(57)【要約】【課題】消費電力の低減等を図ることが可能な表示パネルの駆動装置を提供することを目的とする。【解決手段】画素データに応じた画素データパルスを発生して列電極に印加する画素データパルス発生回路と、所定の共振振幅にて電位が変動する共振パルス電源電位を発生してこれを電源ラインに印加すると共に画素データパルスによるパルス系列のパターンに応じて最大電位を維持しつつ共振振幅を変動させる共振パルス電源回路とを有し、入力映像信号における１フィールド分の画素データに基づいて共振パルス電源回路の予測消費電力量を求め、この予測消費電力量に応じて共振パルス電源回路の電力消費量を調整すべく画素データパルス発生回路を制御する。【選択図】　図１
2004029553.tif 000002
【特許請求の範囲】
【請求項１】
表示ラインを担う複数の行電極と前記行電極各々に交叉して配列された複数の列電極との各交差部に画素を担う容量性の発光セルが形成されている表示パネルを入力映像信号に基づく各画素毎の画素データに応じて駆動する表示パネルの駆動装置であって、
前記画素データに応じて前記列電極と電源ラインとを接続することにより画素データパルスを発生して前記列電極に印加する画素データパルス発生回路と、
所定の共振振幅にて電位が変動する共振パルス電源電位を発生してこれを前記電源ラインに印加すると共に前記画素データパルスによるパルス系列のパターンに応じて最大電位を維持しつつ前記共振振幅を変動させる共振パルス電源回路と、
前記入力映像信号における１フィールド分の前記画素データに基づいて前記共振パルス電源回路の予測消費電力量を求める電力予測手段と、
前記予測消費電力量に応じて前記共振パルス電源回路の電力消費量を調整すべく前記画素データパルス発生回路を制御する消費電力制御手段と、を備えたことを特徴とする表示パネルの駆動装置。
【請求項２】
前記電力予測手段手段は、前記共振パルス電源回路が共振動作する際の共振駆動電力量と前記共振パルス電源回路が直流動作する際の直流駆動電力量との二乗平均値を前記予測消費電力量として得る手段を含むことを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項３】
前記消費電力制御手段は、前記予測消費電力量に応じて前記画素データパルスの１フィールド期間内での印加回数を変更すべく前記画素データパルス発生回路を制御する手段を含むことを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項４】
前記消費電力制御手段は、前記予測消費電力量が大なる場合には小なる場合に比して前記画素データパルスの印加回数を小にすべく前記画素データパルス発生回路を制御する手段を含むことを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項５】
前記画素データパルス発生回路は、各々が所定数の列電極からなる列電極群に夫々対応した複数のＩＣチップに分割して構築されており、
前記電力予測手段は、前記ＩＣチップ毎に前記予測消費電力量を求める手段を有し、
前記消費電力制御手段は、前記ＩＣチップ各々に対する前記予測消費電力量に基づいて前記ＩＣチップ毎に前記画素データパルスの１フィールド期間内での印加回数を制御する手段を含むことを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項６】
前記消費電力制御手段は、前記予測消費電力量が大なる前記画素データパルス発生回路に対してのみに前記画素データパルスの印加回数を小にすべき制御を施すことを特徴とする請求項５記載の表示パネルの駆動装置。
【請求項７】
前記共振パルス電源回路は、１の前記列電極上に印加される少なくとも２つの連続した前記画素データパルスが互いに同一電位である場合には前記第１電位を維持したまま前記共振振幅を小にすることをことを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項８】
前記共振パルス電源回路は、一端が接地されたコンデンサと、前記コンデンサの他端及び前記電源ライン間に設けられた第１スイッチング素子及び第１コイルの直列回路からなる第１電流路と、前記コンデンサの他端及び前記電源ライン間に設けられた第２スイッチング素子及び第２コイルの直列回路からなる第２電流路と、直流の前記第１電位を発生する直流電源と、前記直流電源及び前記電源ライン間に設けられた第３スイッチング素子と、を含み、
前記画素データパルス発生回路は、前記画素データの論理レベルに応じて前記電源ライン及び前記列電極間を接続する複数の第４スイッチング素子と、前記画素データの論理レベルの反転値に応じて前記列電極を接地せしめる複数の第５スイッチング素子と、を含むことを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項９】
前記共振パルス電源回路は、前記第１〜第３スイッチング素子各々の内の前記第１スイッチング素子のみをオン状態にせしめた後に前記第３スイッチング素子のみをオン状態にせしめてから前記第２スイッチング素子のみをオン状態にせしめる制御を周期的に繰り返し実行する駆動制御手段を含むことを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項１０】
表示ラインを担う複数の行電極と前記行電極各々に交叉して配列された複数の列電極との各交差部に画素を担う容量性の発光セルが形成されている表示パネルを入力映像信号に基づく各画素毎の画素データに応じて駆動する表示パネルの駆動装置であって、
前記画素データに応じて前記列電極と電源ラインとを接続することにより画素データパルスを発生して前記列電極に印加する画素データパルス発生回路と、所定の共振振幅にて電位が変動する共振パルス電源電位を発生してこれを前記電源ラインに印加すると共に前記画素データパルスによるパルス系列のパターンに応じて最大電位を維持しつつ前記共振振幅を変動させる共振パルス電源回路と、前記入力映像信号における１フィールド分の前記画素データに基づいて前記共振パルス電源回路の予測消費電力量を求める電力予測手段と、前記予測消費電力量に応じて前記共振パルス電源回路の電力消費量を調整すべく前記画素データパルス発生回路を制御する消費電力制御手段と、を備え、
前記画素データパルス発生回路は、各々が所定数の前記列電極からなる列電極群に夫々対応した複数のＩＣチップに分割して構築されており、
前記ＩＣチップの各々は、前記表示パネルの基板上に形成されている前記共振パルス電源回路における前記電源ライン及び前記列電極に夫々接続されている複数のフレキシブル配線基板上に実装されていることを特徴とする表示パネルの駆動装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、表示パネルの駆動装置に関する。
【０００２】
【従来の技術】
近年、表示装置の大画面化にともなって薄型のものが要求され、各種の薄型表示デバイスが実用化されている。プラズマディスプレイパネル（以下、ＰＤＰと称する）は、画素を担う複数の放電セルをマトリクス状に配列して為る薄型の表示パネルの１つとして着目されている。この際、各放電セルは、放電によって発光するものである為、所定の輝度で発光する”点灯状態”と、”消灯状態”の２状態、つまり、２階調分の輝度しか表現出来ない。そこで、このような放電セルからなるＰＤＰ１０に対して、入力された映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いた階調駆動を実施する。
【０００３】
サブフィールド法では、１フィールドの表示期間をＮ個のサブフィールドに分割し、各サブフィールドに、放電セルを連続して放電せしめるべき回数を予め割り付けておく。各サブフィールド内では、入力映像信号に応じて放電セル各々を選択的に放電せしめて点灯セル状態及び消灯セル状態のいずれか一方に設定するアドレス行程と、点灯セル状態にある放電セルのみを上述した如く割り当てられている回数だけ繰り返し放電発光させる発光維持行程と、を実行する。かかる駆動によれば、１フィールド表示期間内において各発光維持行程で実施された放電発光の総数に応じた中間輝度が表現されるのである。
【０００４】
ここで、プラズマディスプレイ装置では、実際の画像表示を担う発光維持行程での放電の他に上記アドレス行程時においても放電が生起され、この放電に伴って流れる電流に応じた電力が消費される。この際、かかるアドレス行程において各放電セルが放電するか否かは入力映像信号に依存している。よって、表示すべき画像を指定する入力映像信号によっては、アドレス行程で消費される電力が増大する等の問題が生じた。
【０００５】
【発明が解決しようとする課題】
本発明は、上記問題等を解決するためになされたものであり、消費電力の抑制等を図ることが可能な表示パネルの駆動装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、表示ラインを担う複数の行電極と前記行電極各々に交叉して配列された複数の列電極との各交差部に画素を担う容量性の発光セルが形成されている表示パネルを入力映像信号に基づく各画素毎の画素データに応じて駆動する表示パネルの駆動装置であって、前記画素データに応じて前記列電極と前記電源ラインとを接続することにより画素データパルスを発生して前記列電極に印加する画素データパルス発生回路と、所定の共振振幅にて電位が変動する共振パルス電源電位を発生してこれを電源ラインに印加すると共に前記画素データパルスによるパルス系列のパターンに応じて最大電位を維持しつつ前記共振振幅を変動させる共振パルス電源回路と、前記入力映像信号における１フィールド分の前記画素データに基づいて前記共振パルス電源回路の予測消費電力量を求める電力予測手段と、前記予測消費電力量に応じて前記共振パルス電源回路の電力消費量を調整すべく前記画素データパルス発生回路を制御する消費電力制御手段と、を備える。
【０００７】
又、請求項１０に記載の発明は、表示ラインを担う複数の行電極と前記行電極各々に交叉して配列された複数の列電極との各交差部に画素を担う容量性の発光セルが形成されている表示パネルを入力映像信号に基づく各画素毎の画素データに応じて駆動する表示パネルの駆動装置であって、前記画素データに応じて前記列電極と前記電源ラインとを接続することにより画素データパルスを発生して前記列電極に印加する画素データパルス発生回路と、所定の共振振幅にて電位が変動する共振パルス電源電位を発生してこれを電源ラインに印加すると共に前記画素データパルスによるパルス系列のパターンに応じて最大電位を維持しつつ前記共振振幅を変動させる共振パルス電源回路と、前記入力映像信号における１フィールド分の前記画素データに基づいて前記共振パルス電源回路の予測消費電力量を求める電力予測手段と、前記予測消費電力量に応じて前記共振パルス電源回路の電力消費量を調整すべく前記画素データパルス発生回路を制御する消費電力制御手段と、を備え、前記画素データパルス発生回路は、各々が所定数の前記列電極からなる列電極群に夫々対応した複数のＩＣチップに分割して構築されており、前記ＩＣチップの各々は、前記表示パネルの基板上に形成されている前記共振パルス電源回路における前記電源ライン及び前記列電極に夫々接続されている複数のフレキシブル配線基板上に実装されている。
【０００８】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
図１は、本発明による表示パネルの駆動装置を搭載したプラズマディスプレイ装置の概略構成を示す図である。
このプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ１０と、Ａ／Ｄ変換器１、駆動制御回路２０、同期検出回路３、メモリ４、アドレスドライバ電力予測回路５、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８からなる駆動部と、から構成されている。
【０００９】
ＰＤＰ１０は、表示画面を担う透明の前面基板上において互いに交互に、かつ平行に配置されている帯状の行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙと、放熱板が固着されている背面基板上において上記行電極各々に交叉して配置されている帯状の列電極Ｄ１〜Ｄｍとを備えている。列電極Ｄ、行電極Ｘ及びＹは放電空間に対して誘電体層で被覆されており、各行電極対と列電極との交差部に画素を担う放電セルが形成される構造となっている。尚、行電極Ｘ及び行電極Ｙの一対にて１表示ライン分の表示を担う。
【００１０】
Ａ／Ｄ変換器１は、駆動制御回路２０から供給されるクロック信号に応じて、入力されたアナログの入力映像信号をサンプリングしてこれを各画素に対応した例えば８ビットの画素データＰＤに変換する。データ変換回路３０は、かかる８ビットの画素データＰＤを１４ビットの画素駆動データＧＤに変換する。
図２は、かかるデータ変換回路３０の内部構成を示す図である。
【００１１】
図２において、第１データ変換回路３２は、Ａ／Ｄ変換器１から順次供給されてくる８ビットの画素データＰＤを、図３に示されるが如き変換特性に基づいて（１４×１６）／２５５、つまり２２４／２５５にした８ビット（０〜２２４）の変換画素データＰＤＨに変換し、これを多階調化処理回路３３に供給する。この変換特性は、画素データＰＤのビット数　、及び多階調化処理回路３３の多階調化処理による圧縮ビット数、並びに表示階調数に応じて設定される。かかる第１データ変換回路３２によるデータ変換により、以下に説明する多階調化処理回路３３での輝度飽和の発生及び表示階調がビット境界にない場合に生じる表示特性の平坦部の発生（すなわち、階調歪みの発生）を防止する。
【００１２】
多階調化処理回路３３は、上記第１データ変換回路３２から供給された変換画素データＰＤＨに対して誤差拡散処理及びディザ処理等の多階調化処理を施す。これにより、多階調化処理回路３３は、視覚上における輝度の階調表現数を略２５６階調に維持しつつもそのビット数を４ビットに圧縮した多階調化画素データＰＤＳを得る。例えば、上記誤差拡散処理では、上記変換画素データＰＤＨの上位６ビット分を表示データ、残りの下位２ビット分を誤差データとして夫々分離する。そして、周辺画素各々に対応した上記変換画素データＰＤＨから求められた誤差データを夫々重み付け加算したものを、上記表示データに反映させる。かかる動作により、原画素における下位２ビット分の輝度が上記周辺画素により擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になるのである。次に、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データにディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに、互いに異なる係数値からなるディザ係数を夫々割り当てて加算してディザ加算画素データを得る。かかるディザ係数の加算によれば、上記１画素単位で眺めた場合には上記ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、多階調化処理回路３３は、上記ディザ加算画素データからその上位４ビット分を抽出したものを多階調化画素データＰＤＳとして、これを第２データ変換回路３４及び３５の各々に供給する。
【００１３】
第２データ変換回路３４は、４ビットの上記多階調化画素データＰＤＳを図４に示されるが如き変換テーブルに従って１４ビットの画素駆動データＧＤａに変換し、これをセレクタ３６に供給する。第２データ変換回路３５は、４ビットの上記多階調化画素データＰＤＳを図５に示されるが如き変換テーブルに従って１４ビットの画素駆動データＧＤｂに変換し、これをセレクタ３６に供給する。
【００１４】
セレクタ３６は、駆動制御回路２０から論理レベル「０」のアドレス電力抑制信号ＡＰＣが供給された場合には上記画素駆動データＧＤａ及びＧＤｂの内からＧＤａを選択しこれを画素駆動データＧＤとしてメモリ４に供給する。一方、論理レベル”１”のアドレス電力抑制信号ＡＰＣが供給された場合には、セレクタ３６は、上記画素駆動データＧＤｂを選択しこれを画素駆動データＧＤとしてメモリ４に供給する。
【００１５】
メモリ４は、１４ビットの上記画素駆動データＧＤを、駆動制御回路２０から供給された書込信号に従って順次書き込む。そして、１画面（ｎ行、ｍ列）分の画素駆動データＧＤ１、１〜ＧＤｎ、ｍの書き込みが終了すると、メモリ４は、駆動制御回路２０から供給された読出信号に従ってその書き込まれたデータを以下の如く読み出す。すなわち、メモリ４は、画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々を各ビット桁（第１〜第１４ビット）毎に１表示ライン分ずつ読み出し、これを画素駆動データビットＤＢ１〜ＤＢ（ｍ）としてアドレスドライバ６に供給する。つまり、メモリ４は、後述するサブフィールドＳＦ１では画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第１ビットのみを１表示ライン分ずつ読み出し、これを画素駆動データビットＤＢ１〜ＤＢ（ｍ）としてアドレスドライバ６に供給する。又、サブフィールドＳＦ２では、メモリ４は、画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第２ビットのみを１表示ライン分ずつ読み出し、これを画素駆動データビットＤＢ１〜ＤＢ（ｍ）としてアドレスドライバ６に供給する。又、サブフィールドＳＦ３では、メモリ４は、画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第３ビットのみを１表示ライン分ずつ読み出し、これを画素駆動データビットＤＢ１〜ＤＢ（ｍ）としてアドレスドライバ６に供給する。そして、サブフィールドＳＦ４以降のサブフィールドにおいても同様に、メモリ４は、画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々における各サブフィールドに対応したビットのみを１表示ライン分ずつ読み出し、これを画素駆動データビットＤＢ１〜ＤＢ（ｍ）としてアドレスドライバ６に供給するのである。
【００１６】
アドレスドライバ６は、メモリ４から供給された画素駆動データビットＤＢ１〜ＤＢ（ｍ）に応じて１表示ライン分のｍ個の画素データパルスを発生し、夫々、列電極Ｄ１〜Ｄｍの各々に印加する。
図６は、かかるアドレスドライバ６の内部構成を示す図である。
図６に示す如く、アドレスドライバ６は、共振パルス電源回路２１ａ〜２１ｄと、画素データパルス発生回路２２ａ〜２２ｄから構成される。
【００１７】
共振パルス電源回路２１ａ〜２１ｄの各々は、直流電源Ｂ１、コンデンサＣ１、スイッチング素子ＳＷ１〜ＳＷ３、コイルＬ１及びＬ２、ダイオードＤＤ１及びＤＤ２からなり、互いに同一の回路構成を有する。コンデンサＣ１は、その一端がＰＤＰ１０の接地電位としてのＰＤＰ接地電位Ｖｓに接地されている。スイッチング素子Ｓ１は、上記駆動制御回路２０から論理レベル「０」のスイッチング信号ＳＷ１が供給されている間はオフ状態にある。一方、スイッチング信号ＳＷ１の論理レベルが「１」である場合には、スイッチング素子Ｓ１はオン状態となり、上記コンデンサＣ１の他端に生じた電位をコイルＬ１及びダイオードＤＤ１を介して電源ライン２上に印加する。スイッチング素子Ｓ２は、駆動制御回路２０から論理レベル「０」のスイッチング信号ＳＷ２が供給されている間はオフ状態にある。一方、スイッチング信号ＳＷ２が論理レベル「１」である場合には、スイッチング素子Ｓ２はオン状態となり、電源ライン２上の電位をコイルＬ２及びダイオードＤＤ２を介してコンデンサＣ１の他端に印加する。この際、コンデンサＣ１は、電源ライン２上の電位によって充電される。スイッチング素子Ｓ３は、駆動制御回路２０から論理レベル「０」のスイッチング信号ＳＷ３が供給されている間はオフ状態にある。一方、スイッチング信号ＳＷ３が論理レベル「１」である場合には、スイッチング素子Ｓ３はオン状態となり、直流電源Ｂ１が発生した直流の電源電位Ｖａを電源ライン２上に印加する。
【００１８】
共振パルス電源回路２１ａ〜２１ｄの各々は、図７の駆動行程Ｇ１〜Ｇ３にて示されるシーケンスにてスイッチング素子Ｓ１〜Ｓ３を駆動すべく駆動制御回路２０から供給されたスイッチング信号ＳＷ１〜ＳＷ３に応じて、所定振幅を有する共振パルス電源電位を発生し、これを電源ライン２ａ〜２１ｄに印加する。
先ず、図７に示す駆動行程Ｇ１では、スイッチング素子Ｓ１〜Ｓ３の内のスイッチング素子Ｓ１のみがオン状態となり、コンデンサＣ１に蓄えられていた電荷が放電する。この際、画素データパルス発生回路２２のスイッチング素子ＳＺ１（後述する）がオン状態にあると、上記放電に伴う放電電流は図６に示す如きスイッチング素子Ｓ１、コイルＬ１、及びダイオードＤＤ１からなる放電電流路、電源ライン２、及びスイッチング素子ＳＺ１を介してＰＤＰ１０の列電極Ｄに流れ込む。かかる放電電流により、列電極Ｄに寄生する負荷容量Ｃ０が充電され、この負荷容量Ｃ０内に電荷の蓄積が為される。そして、コイルＬ１及び負荷容量Ｃ０による共振作用により、電源ライン２上の電位が徐々に上昇し、コンデンサＣ１の一端の電位Ｖｃの２倍の電位を有する電位Ｖａに到達する。この際、電源ライン２上での緩やかな電位上昇部分が、上記共振パルス電源電位のフロントエッジ部となる。
【００１９】
次に、駆動行程Ｇ２では、スイッチング素子Ｓ１〜Ｓ３の内のスイッチング素子Ｓ３のみがオン状態となり、直流電源Ｂ１による直流の電位Ｖａがスイッチング素子Ｓ３を介して電源ライン２上に印加される。この際、画素データパルス発生回路２２のスイッチング素子ＳＺ１（後述する）がオン状態にあると、直流の電位Ｖａに基づく電流がスイッチング素子ＳＺ１を介してＰＤＰ１０の列電極Ｄに流れ、この列電極Ｄに寄生する負荷容量Ｃ０が充電される。かかる充電により、負荷容量Ｃ０には電荷の蓄積が為される。
【００２０】
そして、駆動行程Ｇ３では、スイッチング素子Ｓ１〜Ｓ３の内のスイッチング素子Ｓ２のみがオン状態となり、列電極Ｄに寄生する負荷容量Ｃ０が放電を開始する。かかる放電により、列電極Ｄ、スイッチング素子ＳＺ１、電源ライン２、更に、コイルＬ２、ダイオードＤＤ２及びスイッチング素子Ｓ２からなる充電電流路を介してコンデンサＣ１に電流が流れ込む。すなわち、ＰＤＰ１０の負荷容量Ｃ０に蓄積されていた電荷が共振パルス電源回路２１のコンデンサＣ１に回収されるのである。このとき、コイルＬ２及び負荷容量Ｃ０で決まる時定数により、電源ライン２上の電位は徐々に低下する。この際、電源ライン２上での緩やかな電位下降部分が、上記共振パルス電源電位のリアエッジ部となる。
【００２１】
共振パルス電源回路２１ａ〜２１ｄの各々は、上述した如き駆動シーケンス（Ｇ１〜Ｇ３）の実行によって生成された共振パルス電源電位を電源ライン２ａ〜２ｄを介して画素データパルス発生回路２２ａ〜２２ｄの各々に供給する。
画素データパルス発生回路２２ａは、メモリ４から供給された画素駆動データビットＤＢ１〜ＤＢ（ｉ）に応じて、夫々独立してオン・オフ制御されるスイッチング素子ＳＺ１１〜ＳＺ１ｉ及びＳＺ０１〜ＳＺ０ｉからなる。スイッチング素子ＳＺ１１〜ＳＺ１ｉの各々は、夫々に供給された画素駆動データビットＤＢ１〜ＤＢ（ｉ）が論理レベル「１」である場合にオン状態となり、電源ライン２ａを介して共振パルス電源回路２１ａから供給された上記共振パルス電源電位をＰＤＰ１０の列電極Ｄ１〜Ｄｉに印加する。スイッチング素子ＳＺ０１〜ＳＺ０ｉの各々は、画素駆動データビットＤＢ１〜ＤＢ（ｉ）が論理レベル「０」である場合にオン状態となり、列電極Ｄ１〜Ｄｉ上の電位を強制的にＰＤＰ接地電位Ｖｓにする。かかる動作により、画素データパルス発生回路２２ａは、画素駆動データビットＤＢ１〜ＤＢ（ｉ）が論理レベル「１」である場合に限り高電圧の画素データパルスを発生して列電極Ｄ１〜Ｄｉに夫々印加する。尚、画素駆動データビットＤＢ１〜ＤＢ（ｉ）が論理レベル「０」である場合には画素データパルス発生回路２２ａは、低電位（０ボルト）を夫々列電極Ｄ１〜Ｄｉに印加する。
【００２２】
画素データパルス発生回路２２ｂは、メモリ４から供給された画素駆動データビットＤＢ（ｉ＋１）〜ＤＢ（ｊ）に応じて夫々独立してオン・オフ制御されるスイッチング素子ＳＺ１（ｉ＋１）〜ＳＺ１ｊ及びＳＺ０（ｉ＋１）〜ＳＺ０ｊからなる。スイッチング素子ＳＺ１（ｉ＋１）〜ＳＺ１ｊの各々は、夫々に供給された画素駆動データビットＤＢ（ｉ＋１）〜ＤＢ（ｊ）が論理レベル「１」である場合にオン状態となり、電源ライン２ｂを介して共振パルス電源回路２１ｂから供給された共振パルス電源電位をＰＤＰ１０の列電極Ｄ（ｉ＋１）〜Ｄｊに印加する。スイッチング素子ＳＺ０（ｉ＋１）〜ＳＺ０ｊの各々は、上記画素駆動データビットＤＢ（ｉ＋１）〜ＤＢ（ｊ）が論理レベル「０」である場合にオン状態となり、列電極Ｄ（ｉ＋１）〜Ｄｊ上の電位を強制的にＰＤＰ接地電位Ｖｓにする。かかる動作により、画素データパルス発生回路２２ｂは、画素駆動データビットＤＢ（ｉ＋１）〜ＤＢ（ｊ）が論理レベル「１」である場合に限り高電圧の画素データパルスを発生して列電極Ｄ（ｉ＋１）〜Ｄｊに夫々印加する。尚、画素駆動データビットＤＢ（ｉ＋１）〜ＤＢ（ｊ）が論理レベル「０」である場合には画素データパルス発生回路２２ｂは、低電位（０ボルト）を夫々列電極Ｄ（ｉ＋１）〜Ｄｊに印加する。
【００２３】
画素データパルス発生回路２２ｃは、メモリ４から供給された画素駆動データビットＤＢ（ｊ＋１）〜ＤＢ（ｋ）に応じて夫々独立してオン・オフ制御されるスイッチング素子ＳＺ１（ｊ＋１）〜ＳＺ１ｋ及びＳＺ０（ｊ＋１）〜ＳＺ０ｋからなる。スイッチング素子ＳＺ１（ｊ＋１）〜ＳＺ１ｋの各々は、夫々に供給された画素駆動データビットＤＢ（ｊ＋１）〜ＤＢ（ｋ）が論理レベル「１」である場合にオン状態となり、電源ライン２ｃを介して共振パルス電源回路２１ｃから供給された共振パルス電源電位をＰＤＰ１０の列電極Ｄ（ｊ＋１）〜Ｄｋに印加する。スイッチング素子ＳＺ０（ｊ＋１）〜ＳＺ０ｋの各々は、画素駆動データビットＤＢ（ｊ＋１）〜ＤＢ（ｋ）が論理レベル「０」である場合にオン状態となり、列電極Ｄ（ｊ＋１）〜Ｄｋ上の電位を強制的にＰＤＰ接地電位Ｖｓにする。かかる動作により、画素データパルス発生回路２２ｃは、画素駆動データビットＤＢ（ｊ＋１）〜ＤＢ（ｋ）が論理レベル「１」である場合に限り高電圧の画素データパルスを発生して列電極Ｄ（ｊ＋１）〜Ｄｋに夫々印加する。尚、画素駆動データビットＤＢ（ｊ＋１）〜ＤＢ（ｋ）が論理レベル「０」である場合には画素データパルス発生回路２２ｃは、低電位（０ボルト）を夫々列電極Ｄ（ｊ＋１）〜Ｄｋに印加する。
【００２４】
画素データパルス発生回路２２ｄは、メモリ４から供給された画素駆動データビットＤＢ（ｋ＋１）〜ＤＢ（ｍ）に応じて夫々独立してオン・オフ制御されるスイッチング素子ＳＺ１（ｋ＋１）〜ＳＺ１ｍ及びＳＺ０（ｋ＋１）〜ＳＺ０ｍからなる。スイッチング素子ＳＺ１（ｋ＋１）〜ＳＺ１ｍの各々は、夫々に供給された画素駆動データビットＤＢ（ｋ＋１）〜ＤＢ（ｍ）が論理レベル「１」である場合にオン状態となり、電源ライン２ｄを介して共振パルス電源回路２１ｄから供給された共振パルス電源電位をＰＤＰ１０の列電極Ｄ（ｋ＋１）〜Ｄｍに印加する。スイッチング素子ＳＺ０（ｋ＋１）〜ＳＺ０ｍの各々は、画素駆動データビットＤＢ（ｋ＋１）〜ＤＢ（ｍ）が論理レベル「０」である場合にオン状態となり、列電極Ｄ（ｋ＋１）〜Ｄｍ上の電位を強制的にＰＤＰ接地電位Ｖｓにする。かかる動作により、画素データパルス発生回路２２ｄは、画素駆動データビットＤＢ（ｋ＋１）〜ＤＢ（ｍ）が論理レベル「１」である場合に限り高電圧の画素データパルスを発生して列電極Ｄ（ｋ＋１）〜Ｄｍに夫々印加する。尚、画素駆動データビットＤＢ（ｋ＋１）〜ＤＢ（ｍ）が論理レベル「０」である場合には画素データパルス発生回路２２ｄは、低電位（０ボルト）を夫々列電極Ｄ（ｋ＋１）〜Ｄｍに印加する。
【００２５】
尚、上記共振パルス電源回路２１ａ〜２１ｄ及び画素データパルス発生回路２２ａ〜２２ｄは図８に示す如き形態にてＰＤＰ１０に実装されている。
共振パルス電源回路２１ａが構築されている回路基板Ｋ１、共振パルス電源回路２１ｂが構築されている回路基板Ｋ２、共振パルス電源回路２１ｃが構築されている回路基板Ｋ３、及び共振パルス電源回路２１ｄが構築されている回路基板Ｋ４の各々が放熱板１０１の一方の面に固着されている。尚、放熱板１０１の他方の面には、列電極Ｄ１〜Ｄｍが配列されている背面基板１００が固着されている。回路基板Ｋ１と背面基板１００とはフレキシブルケーブルＦＬ１にて接続されており、このフレキシブルケーブルＦＬ１上に画素データパルス発生回路２２ａをＩＣチップ化したドライバモジュールＤＭ１が設けられている。尚、フレキシブルケーブルＦＬ１内には図６に示す電源ライン２ａに相当する電源ライン、並びに、画素データパルス発生回路２２ａが発生した画素データパルスを列電極Ｄ１〜Ｄｉの各々に伝送する為のｉ個の伝送ラインが設けられている。又、回路基板Ｋ２と背面基板１００とはフレキシブルケーブルＦＬ２にて接続されており、このフレキシブルケーブルＦＬ２上に画素データパルス発生回路２２ｂをＩＣチップ化したドライバモジュールＤＭ２が設けられている。尚、フレキシブルケーブルＦＬ２内には図６に示す電源ライン２ｂに相当する電源ライン、並びに、画素データパルス発生回路２２ｂが発生した画素データパルスを列電極Ｄ（ｉ＋１）〜Ｄｊの各々に伝送する為の（ｊ−ｉ）個の伝送ラインが設けられている。又、回路基板Ｋ３と背面基板１００とはフレキシブルケーブルＦＬ３にて接続されており、このフレキシブルケーブルＦＬ３上に画素データパルス発生回路２２ｃをＩＣチップ化したドライバモジュールＤＭ３が設けられている。尚、フレキシブルケーブルＦＬ３内には図６に示す電源ライン２ｃに相当する電源ライン、並びに、画素データパルス発生回路２２ｃが発生した画素データパルスを列電極Ｄ（ｊ＋１）〜Ｄｋの各々に伝送する為の（ｋ−ｊ）個の伝送ラインが設けられている。又、回路基板Ｋ４と背面基板１００とはフレキシブルケーブルＦＬ４にて接続されており、このフレキシブルケーブルＦＬ４上に画素データパルス発生回路２２ｄをＩＣチップ化したドライバモジュールＤＭ４が設けられている。尚、フレキシブルケーブルＦＬ４内には図６に示す電源ライン２ｄに相当する電源ライン、並びに、画素データパルス発生回路２２ｄが発生した画素データパルスを列電極Ｄ（ｋ＋１）〜Ｄｍの各々に伝送する為の（ｍ−ｋ）個の伝送ラインが設けられている。
【００２６】
アドレスドライバ電力予測回路５は、上記画素駆動データビットＤＢに基づいてアドレスドライバ６の画素データパルス発生回路２２ａ〜２２ｄの各々において消費されるであろう予測消費電力を測定し、この予測消費電力を表す予測アドレス電力値ＷＰを駆動制御回路２０に供給する。
例えば、アドレスドライバ電力予測回路５は、先ず、１画面分（ｎ行、ｍ列）の画素駆動データビットＤＢ１、１〜ＤＢｎ、ｍ各々を図９に示す如きｎ行、ｍ列のデータビット行列ＤＢ（ｎ、ｍ）と捉える。そして、アドレスドライバ電力予測回路５は、データビット行列ＤＢ（ｎ、ｍ）における各行毎に、論理レベル１となるデータビットＤＢの総数を以下の如く求めてパルス数合計ＰＮを得る。
【００２７】
ｍＰＮ＝ΣＤＢ（Ｎ、Ｍ）Ｍ＝１　　　　　Ｎ：１〜ｎ又、アドレスドライバ電力予測回路５は、上記データビット行列ＤＢ（ｎ、ｍ）における各行毎に、互いに横方向に隣接する２つのデータビットＤＢ同士が互いに異なる論理レベルとなる総数を以下の如く求めて横変化合計ＱＮを得る。
【００２８】
ｍＱＮ＝Σ｜ＤＢ（Ｎ、Ｍ）−ＤＢ（Ｎ、Ｍ＋１）｜Ｍ＝１　　　　　Ｎ：１〜ｎ又、アドレスドライバ電力予測回路５は、データビット行列ＤＢ（ｎ、ｍ）において、互いに縦方向に隣接する２つのデータビットＤＢ同士が互いに異なる論理レベルとなる総数を以下の如く各行毎に求めて縦変化合計ＲＮを得る。
【００２９】
ｍＲＮ＝Σ｜ＤＢ（Ｎ、Ｍ）−ＤＢ（Ｎ＋１、Ｍ）｜Ｍ＝１　　　　　Ｎ：１〜ｎ又、アドレスドライバ電力予測回路５は、データビット行列ＤＢ（ｎ、ｍ）において、互いに隣接する縦方向及び横方向の双方においてデータビットＤＢ同士が互いに異なる論理レベルとなる総数を以下の如く各行毎に求めて縦横変化合計ＳＮを得る。
【００３０】
ｍＳＮ＝Σ｜｜ＤＢ（Ｎ、Ｍ）−ＤＢ（Ｎ＋１、Ｍ）｜−｜ＤＢ（Ｎ、Ｍ＋１）−ＤＢ（Ｎ＋１、Ｍ＋１）｜｜　　Ｍ＝１　　　　　Ｎ：１〜ｎ次に、アドレスドライバ電力予測回路５は、上記パルス数合計ＰＮ、横変化合計ＱＮ、縦変化合計ＲＮ、及び縦横変化合計ＳＮを用いた下記演算により、直流駆動電力パラメータＡＮ、及び共振駆動電力パラメータＢＮを夫々求める。
【００３１】
ＡＮ＝（ＣＡＳ・ＲＮ＋ＣＡＡ・ＳＮ）／２
ＢＮ＝ＣＫ＋［ＣＡＳ（ＰＮ＋ＰＮ＋１）＋ＣＡＡ（ＱＮ＋ＱＮ＋１）］／２
Ｎ：１〜ｎ
ＣＡＳ：列電極及び行電極間容量
ＣＡＡ：列電極間容量
ＣＫ：アドレスドライバ６の電源及びＧＮＤ間容量尚、共振駆動電力パラメータＢＮは、図６に示す如きアドレスドライバ６内の電源ライン２に共振パルス電源電位が印加されている時に画素データパルス発生回路２２において消費される消費電力を表すものである。一方、直流駆動電力パラメータＡＮは、上記共振パルス電源電位が直流化した際に画素データパルス発生回路２２において消費される消費電力を表すものである。
【００３２】
アドレスドライバ電力予測回路５は、上記直流駆動電力パラメータＡＮ及び共振駆動電力パラメータＢＮの二乗平均に基づく下記演算により１フィールド（ＳＦ１〜ＳＦ１４）あたりの予測アドレス電力値ＷＰを求める。
2004029553.tif 000003
Ｂ：共振係数
Ｖ：画素データパルスＤＰの電圧
Ｆ：フィールド周波数
ＳＦ：サブフィールド
駆動制御回路２０は、上記予測アドレス電力値ＷＰにて示されるアドレスドライバ６の予測消費電力が所定電力よりも小なる場合には論理レベル「０」、大なる場合には論理レベル「１」のアドレス電力抑制信号ＡＰＣを上記データ変換回路３０のセレクタ３６に供給する。
【００３３】
更に、駆動制御回路２０は、図１０に示される発光駆動フォーマットに従ってＰＤＰ１０を駆動制御すべき各種タイミング信号をアドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。
図１０に示す発光駆動フォーマットでは、１フィールドの表示期間を１４個のサブフィールドＳＦ１〜ＳＦ１４に分割してＰＤＰ１０を駆動する。この際、各サブフィールド内ではアドレス行程Ｗｃ及び発光維持行程Ｉｃを実施し、先頭のサブフィールドＳＦ１においてのみで一斉リセット行程Ｒｃを実行し、最後尾のサブフィールドＳＦ１４においてのみで消去行程Ｅを実施する。
【００３４】
図１１は、上記一斉リセット行程Ｒｃ、アドレス行程Ｗｃ、発光維持行程Ｉｃ及び消去行程Ｅなる各行程において、上記アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々がＰＤＰ１０に印加する各種駆動パルスと、その印加タイミングを示す図である。
先ず、サブフィールドＳＦ１のみで実施される一斉リセット行程Ｒｃでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が、図１０に示す如き波形を有するリセットパルスＲＰｘ及びＲＰＹをＰＤＰ１０の行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎに一斉に印加する。これらリセットパルスＲＰｘ及びＲＰＹの一斉印加により、ＰＤＰ１０中の全ての放電セルがリセット放電する。そして、かかるリセット放電の直後、各放電セル内には一様に所定量の壁電荷が形成され、全ての放電セルが点灯セル状態に初期化される。
【００３５】
次に、各サブフィールド内のアドレス行程Ｗｃでは、アドレスドライバ６が、メモリ４から供給された画素駆動データビットＤＢ１〜ＤＢ（ｍ）に応じて１表示ライン分の画素データパルスＤＰを発生し、列電極Ｄ１〜Ｄｍの各々に印加する。例えば、サブフィールドＳＦ１のアドレス行程Ｗｃでは、画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第１ビットのみが１表示ライン分ずつ、画素駆動データビットＤＢ１〜ＤＢ（ｍ）として供給される。よって、アドレスドライバ６は、画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第１ビットからなる画素駆動データビットＤＢを１表示ライン分ずつ、そのデータビットの論理レベルに対応した電圧を有する画素データパルスＤＰに変換して列電極Ｄ１〜Ｄｍの各々に印加する。すなわち、サブフィールドＳＦ１のアドレス行程Ｗｃでは、アドレスドライバ６は、画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第１ビットに基づく、第１表示ライン〜第ｎ表示ライン各々に対応した画素データパルス群ＤＰ１、ＤＰ２、ＤＰ３、・・・・、ＤＰ（ｎ）を図１１に示す如く順次、列電極Ｄ１〜Ｄｍに印加して行く。又、サブフィールドＳＦ２のアドレス行程Ｗｃでは、アドレスドライバ６は、画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第２ビットに基づく、第１表示ライン〜第ｎ表示ライン各々に対応した画素データパルス群ＤＰ１、ＤＰ２、ＤＰ３、・・・・、ＤＰ（ｎ）を図１１に示す如く順次、列電極Ｄ１〜Ｄｍに印加して行くのである。
【００３６】
更に、各アドレス行程Ｗｃでは、第２サスティンドライバ８が、上述した如き画素データパルス群ＤＰ１〜ＤＰ（ｎ）各々の印加タイミングと同一タイミングにて、図１１に示す如き走査パルスＳＰを発生してこれを行電極Ｙ１〜Ｙｎへと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ選択的に放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が消去される。ここで、上記選択消去放電が生起されて壁電荷を失った放電セルは消灯セル状態に設定される。一方、上記選択消去放電の生起されなかった放電セル内には、上記一斉リセット行程Ｒｃにおいて生成された壁電荷が残留したままとなるので、この放電セルは点灯セル状態に設定されることになる。
【００３７】
すなわち、アドレス行程Ｗｃの実行により、各放電セルは、後述する発光維持行程Ｉｃにおいて放電（維持放電）することが可能な点灯セル状態、及びこの発光維持行程Ｉｃにおいて放電しない消灯セル状態のいずれか一方に設定されるのである。
次に、各サブフィールド内において実施される発光維持行程Ｉｃでは、第１サスティンドライバ７及び第２サスティンドライバ８が行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎに対して図１１に示されるように交互に維持パルスＩＰＸ及びＩＰＹを繰り返し印加する。尚、かかる発光維持行程Ｉｃにおいて印加する維持パルスＩＰの回数は、図１０に示す如くサブフィールド毎に異なる。
【００３８】
すなわち、サブフィールドＳＦ１での発光維持行程Ｉｃにおける印加回数を「１」とした場合、
ＳＦ１：４
ＳＦ２：１２
ＳＦ３：２０
ＳＦ４：３２
ＳＦ５：４０
ＳＦ６：５２
ＳＦ７：６４
ＳＦ８：７６
ＳＦ９：８８
ＳＦ１０：１００
ＳＦ１１：１１２
ＳＦ１２：１２８
ＳＦ１３：１４０
ＳＦ１４：１５６
である。
【００３９】
そして、壁電荷が残留したままとなっている放電セル、すなわち上記アドレス行程Ｗｃにおいて点灯セル状態に設定された放電セルのみが、上記維持パルスＩＰＸ及びＩＰＹが印加される度に維持放電し、各サブフィールド毎に割り当てられた放電回数分だけ、その維持放電に伴う発光状態を維持する。ここで、各放電セルがアドレス行程Ｗｃにおいて点灯セル状態に設定されるか否かは、入力映像信号に基づいて生成された上記画素駆動データＧＤによって決まる。ここで、１４ビットの画素駆動データＧＤとして取り得るパターンは、図４又は図５に示されるが如き１５パターンである。
【００４０】
図４及び図５に示す画素駆動データＧＤは、最低輝度を表す”００００”の多階調化画素データＰＤＳに対応したものを除き、その第１ビットが論理レベル「０」である。そして、第２ビット以降のビットが、表現すべき輝度レベルに応じた分だけ連続して論理レベル「０」となる。この際、図５に示す画素駆動データＧＤでは、最大輝度を表す”１１１０”の多階調化画素データＰＤＳに対応したものを除き、上記論理レベル「０」の連続後、次のビット桁のみが論理レベル「１」となり、それ以降のビット各々が再び連続して論理レベル「０」となる。一方、図４に示す画素駆動データＧＤでは、上記論理レベル「０」の連続後、次のビット桁以降のビット各々が連続して論理レベル「１」となる。
【００４１】
図４及び図５に示す画素駆動データＧＤを用いた駆動によれば、図４及び図５中の黒丸印が付されているサブフィールドのアドレス行程Ｗｃのみで選択消去放電が生起される。つまり、一斉リセット行程Ｒｃにて全放電セル内に形成された壁電荷が上記選択消去放電の生起されるまで残留し、その間に存在するサブフィールド各々の発光維持行程Ｉｃにおいて連続して維持放電が生起されるのである。そして、図４及び図５中の黒丸印が付されているサブフィールドにおいて選択消去放電が生起されると、放電セル内に残留していた壁電荷が消滅してこの放電セルは消灯セル状態に推移し、この状態を最後尾のサブフィールドＳＦ１４まで維持する。よって、各放電セルは１フィールド期間内において最初に選択消去放電が生起されるアドレス行程Ｗｃ（黒丸印にて示す）までの間、点灯セル状態に保持され、その間に存在する各サブフィールドの発光維持行程Ｉｃ（白丸印にて示す）で連続して発光する。
【００４２】
従って、図４又は図５に示されるが如き１５パターン分の画素駆動データＧＤによれば、視覚的な発光輝度比が夫々、
｛０、４、１６、３６、６８、１０８、１６０、２２４、３００、３８８、４８８、６００、７２８、８６８、１０２４｝
となる１５段階分の中間輝度表示が為されるのである。
ここで、図５に示す画素駆動データＧＤｂを用いた駆動によれば、１フィールド期間内において生起される選択消去放電の回数は、多くても１回である。これは、１フィールド期間内において壁電荷を形成させることができるのはサブフィールドＳＦ１の一斉リセット行程Ｒｃだけなので、選択消去放電を１回だけ生起させておけば、それ以降、放電セルを消灯セル状態に保持させておくことが可能となるからである。ところが、選択消去放電が正しく生起されなかった場合には、放電セル内に壁電荷が残留してしまうので、それ以降の発光維持行程Ｉｃにおいて不正な維持放電が生起されてしまう。そこで、図４に示す画素駆動データＧＤａを用いた駆動では、図４中の白丸印に示されるが如き連続発光の後のサブフィールド各々のアドレス行程Ｗｃにおいて、黒丸印に示されるように連続して選択消去放電を生起させるようにしたのである。かかる駆動によれば、たとえ１回目の選択消去放電が誤放電となって放電セル内の壁電荷を全て消滅させることが出来なくとも、２回目以降の選択消去放電により壁電荷を消滅させることが可能となるので、誤放電による表示劣化を抑制できる。
【００４３】
更に、駆動制御回路２０は、図４に示す駆動及び図５に示す駆動の内から、上記アドレスドライバ電力予測回路５にて測定されたアドレスドライバ６の消費電力を表す予測アドレス電力値ＷＰに応じた方を選択し、これを実行するようにしている。
すなわち、予測アドレス電力値ＷＰにて示されるアドレスドライバ６の予測消費電力が所定電力よりも小なる場合には、駆動制御回路２０は、論理レベル「０」のアドレス電力抑制信号ＡＰＣを上記データ変換回路３０のセレクタ３６に供給する。すると、図４に示す如き画素駆動データＧＤａがメモリ４に供給され、この画素駆動データＧＤａに基づいて図１０及び図１１に従った駆動が実施される。かかる駆動によれば、図４の黒丸印に示す如く、１フィールド表示期間内において各放電セルに対して選択消去放電が繰り返し生起されるので、放電セル内の壁電荷を確実に消滅させることが可能となり、誤放電による表示劣化が抑制される。
【００４４】
一方、予測アドレス電力値ＷＰにて示されるアドレスドライバ６の予測消費電力が所定電力よりも大なる場合には、駆動制御回路２０は、論理レベル「１」のアドレス電力抑制信号ＡＰＣを上記データ変換回路３０のセレクタ３６に供給する。すると、図５に示す如き画素駆動データＧＤｂがメモリ４に供給され、この画素駆動データＧＤｂに基づいて図１０及び図１１に従った駆動が実施される。かかる駆動によれば、図５の黒丸印に示す如く、１フィールド表示期間内において各放電セルに対して生起させるべき選択消去放電の回数が１回以下に制限されるので、この選択消去放電に伴う電力消費が抑制される。つまり、画素データパルス発生回路２２ａ〜２２ｄの内、電力損失が大となる画素データパルス発生回路２２のみが、駆動対象とする列電極Ｄに対して１フィールド期間内に印加すべき高電圧の画素データパルスの回数が減る。よって、高電圧の画素データパルスの印加に応じて生起される選択消去放電の回数が減少し、その発熱が大幅に抑制される。これにより、図８に示す如く、画素データパルス発生回路２２を分割してＩＣチップ化したドライバモジュールＤＭの各々をフレキシブルケーブルＦＬ上に実装することが可能となり、大幅なコストダウンを図ることができる。
【００４５】
以上の如く、図１に示すプラズマディスプレイ装置においては、入力映像信号に対応した１フィールド分の画素データ毎に、その画素データに基づき画素データパルス発生回路２２において消費されるであろう予測消費電力を求める。そして、かかる予測消費電力に基づき、１フィールド表示期間内において印加すべき高電圧の画素データパルスの印加回数を放電セル毎に変更するようにしている。この際、予測消費電力が大なる場合には、１フィールド表示期間内において印加すべき高電圧の画素データパルスの印加回数を各放電セル毎に減らすことにより選択消去放電の回数を減らして、アドレスドライバ６の電力消費を抑えるのである。
【００４６】
ここで、アドレスドライバ６の消費電力は電源ライン２ａ〜２ｄ上に印加される共振パルス電源電位に伴って流れる電流量によって決定する。この共振パルス電源電位は、列電極Ｄに印加される画素データパルス群ＤＰ１、ＤＰ２、ＤＰ３、・・・・、ＤＰ（ｎ）による画素データパルスの印加パターンに応じて、例えば図７（ａ）〜図７（ｃ）の如く変動する。
【００４７】
図７（ａ）は、ＰＤＰ１０の第ｉ列（ｉは１〜ｍ）における第１表示ライン〜第７表示ライン各々に対応した画素データビットＤＢのビット系列が、
［１、０、１、０、１、０、１］
なる場合に列電極Ｄに印加される画素データパルスＤＰと、電源ライン２上での共振パルス電源電位の推移を表す図である。
【００４８】
又、図７（ｂ）は、ＰＤＰ１０の第ｉ列（ｉは１〜ｍ）における第１表示ライン〜第７表示ライン各々に対応した画素データビットＤＢのビット系列が、
［１、１、１、１、１、１、１］
なる場合に列電極Ｄに印加される画素データパルスＤＰと、電源ライン２上での共振パルス電源電位の推移を表す図である。
【００４９】
又、図７（ｃ）は、ＰＤＰ１０の第ｉ列（ｉは１〜ｍ）における第１表示ライン〜第７表示ライン各々に対応した画素データビットＤＢのビット系列が、
［０、０、０、０、０、０、０］
なる場合に列電極Ｄに印加される画素データパルスＤＰと、電源ライン２上での共振パルス電源電位の推移を表す図である。
【００５０】
先ず、画素データビットＤＢのビット系列が［１、０、１、０、１、０、１］の如く、隣接する表示ライン毎に反転している場合、画素データパルス発生回路２２のスイッチング素子ＳＺ１及びＳＺ０各々は、図７（ａ）に示すようにオン状態及びオフ状態に交互に推移する。第１サイクルＣＹＣ１〜第７サイクルＣＹＣ７各々の駆動行程Ｇ１では、スイッチング素子Ｓ１〜Ｓ３の内のスイッチング素子Ｓ１のみがオン状態となり、コンデンサＣ１に蓄えられていた電荷が放電される。尚、図７（ａ）では、第１サイクルＣＹＣ１、第３サイクルＣＹＣ３、第５サイクルＣＹＣ５、第７サイクルＣＹＣ７各々においてスイッチング素子ＳＺ１がオン状態になる。従って、上述した如き奇数番目のサイクルＣＹＣでは、上記放電に伴う放電電流は、スイッチング素子Ｓ１、コイルＬ１、ダイオードＤＤ１、電源ライン２、及びスイッチング素子ＳＺ１を介してＰＤＰ１０の列電極Ｄに流れ込む。すると、列電極Ｄに寄生する負荷容量Ｃ０が充電され、負荷容量Ｃ０内に電荷の蓄積が為される。更に、上記コンデンサＣ１の放電に伴って電源ライン２上の電位は、コイルＬ１及び負荷容量Ｃ０による共振作用により徐々に上昇し、図７（ａ）に示す如くコンデンサの一端の電位Ｖｃの２倍の電位を有する電位Ｖａに到達する。この際、電源ライン２上での緩やかな電位上昇部分が上記共振パルス電源電位のフロントエッジ部となる。尚、第１サイクルＣＹＣ１、第３サイクルＣＹＣ３、第５サイクルＣＹＣ５、第７サイクルＣＹＣ７では、上述した如き共振パルス電源電位のフロントエッジ部がそのまま、図７（ａ）に示す如く列電極Ｄｉに印加される画素データパルスＤＰ１ｉ、ＤＰ３ｉ、ＤＰ５ｉ、ＤＰ７ｉのフロントエッジ部となる。又、第１サイクルＣＹＣ１〜第７サイクルＣＹＣ７各々の駆動行程Ｇ２では、スイッチング素子Ｓ１〜Ｓ３の内のスイッチング素子Ｓ３のみがオン状態となるので、直流電源Ｂ１による直流の電位Ｖａが、スイッチング素子Ｓ３を介して電源ライン２上に印加される。この際、上記電位Ｖａが、上記共振パルス電源電位の最大電位部分となる。尚、第１サイクルＣＹＣ１、第３サイクルＣＹＣ３、第５サイクルＣＹＣ５、第７サイクルＣＹＣ７各々では、この共振パルス電源電位の最大電位部分（電位Ｖａ）がそのまま、図７（ａ）に示す如く列電極Ｄｉ上に印加される画素データパルスＤＰ１ｉ、ＤＰ３ｉ、ＤＰ５ｉ、ＤＰ７ｉの最大電位部分となる。この際、ＰＤＰ１０の列電極Ｄｉには電流が流れ、この列電極Ｄｉに寄生する負荷容量Ｃ０が充電されて電荷の蓄積が為される。又、第１サイクルＣＹＣ１〜第７サイクルＣＹＣ７各々の駆動行程Ｇ３では、スイッチング素子Ｓ１〜Ｓ３の内のスイッチング素子Ｓ２のみがオン状態となり、ＰＤＰ１０の負荷容量Ｃ０が放電を開始する。かかる放電により、列電極Ｄｉ、スイッチング素子ＳＺ１、電源ライン２、コイルＬ２、ダイオードＤＤ２、及びスイッチング素子Ｓ２を介してコンデンサＣ１に電流が流れ込む。すなわち、ＰＤＰ１０の負荷容量Ｃ０内に蓄積された電荷が、共振パルス電源回路２１内に形成されているコンデンサＣ１に回収されて行く。このとき、コイルＬ２及び負荷容量Ｃ０で決まる時定数により、電源ライン２上の電位は図７（ａ）に示す如く徐々に低下する。この際、上述した如き電源ライン２上での緩やかな電位下降部分が、上記共振パルス電源電位のリアエッジ部となる。尚、第１サイクルＣＹＣ１、第３サイクルＣＹＣ３、第５サイクルＣＹＣ５、第７サイクルＣＹＣ７各々では、上述した如き共振パルス電源電位のリアエッジ部がそのまま図７（ａ）に示す如く列電極Ｄｉ上に印加される画素データパルスＤＰ１ｉ、ＤＰ３ｉ、ＤＰ５ｉ、ＤＰ７ｉのリアエッジ部となる。ここで、図７（ａ）においては、第２サイクルＣＹＣ２、第４サイクルＣＹＣ４、及び第６サイクルＣＹＣ６の各々では、スイッチング素子ＳＺ１がオフ状態にある。よって、第２表示ライン、第４表示ライン、及び第６表示ライン各々に対応した画素データパルスＤＰ２ｉ、ＤＰ４ｉ、ＤＰ６ｉとしては、低電圧（０ボルト）のものが列電極Ｄｉに印加されることになる。更に、これら偶数のサイクルＣＹＣでは、スイッチング素子ＳＺ０がオン状態にあるので、ＰＤＰ１０の負荷容量Ｃ０に残存していた電荷が列電極Ｄｉ及びスイッチング素子ＳＺ０なる電流路を介して全て回収される。よって、例えば、第２サイクルＣＹＣ２が終了し、次の第３サイクルＣＹＣ３にてスイッチング素子ＳＺ１がオフ状態からオン状態に切り替わった時には、図７（ａ）に示す如く電源ライン２上の電位は、ほぼ０ボルトになる。
【００５１】
このように、１つの列電極Ｄに対する画素データビットＤＢによる少なくとも２つのビット系列が［１、０］の如く１表示ライン分毎に反転している場合には、図７（ａ）に示す如く、最大電位Ｖａで共振振幅Ｖ１を有する共振パルス電源電位が電源ライン２上に印加されるのである。
一方、１つの列電極Ｄに対する画素データビットＤＢによるビット系列が［１、１、１、１、１、１、１］の如く連続して論理レベル「１」となる場合には、図７（ｂ）に示すように、画素データパルス発生回路２２のスイッチング素子ＳＺ１はオン状態、ＳＺ０がオフ状態固定になる。すなわち、この間、図７（ａ）の場合とは異なり、列電極Ｄｉ及びスイッチング素子ＳＺ０なる電流路による電荷回収が為されない。よって、各サイクルＣＹＣの駆動行程Ｇ３で回収しきれなかった電荷が徐々にＰＤＰ１０の負荷容量Ｃ０内に蓄積されて行く。その結果、図７（ｂ）に示すように、電源ライン２上に印加された共振パルス電源電位はその最大電位Ｖａを維持しつつ共振振幅Ｖ１が徐々に小となり、これがそのまま高電圧の画素データパルスＤＰ１ｉ〜ＤＰ７ｉとして列電極Ｄｉに印加されることになる。
【００５２】
このように、１つの列電極Ｄに対する画素データビットＤＢによる少なくとも２つの連続したデータビットが互いに論理レベル「１」となる場合には、共振パルス電源電位の共振振幅が図７（ｂ）に示す如くその最大電位Ｖａを維持したまま小さくなって直流化（電位Ｖａに固定）する。これにより、共振作用に伴う充放電動作が停止して無効電力の抑制が図られるのである。
【００５３】
又、１つの列電極Ｄに対する画素データビットＤＢによるビット系列が［０、０、０、０、０、０、０］の如く連続して論理レベル「０」となる場合には、図７（ｃ）に示すように、スイッチング素子ＳＺ１はオフ状態、ＳＺ０がオン状態固定になる。この際、第１サイクルＣＹＣ１〜第７サイクルＣＹＣ７各々の駆動行程Ｇ１では、図７（ａ）の場合と同様に、コンデンサＣ１に蓄えられていた電荷が放電する。この放電に伴ってコンデンサＣ１の一端に発生した電位Ｖｃは、コイルＬ１及び電源ライン２に寄生する寄生容量Ｃｅによる共振作用により図７（ｃ）に示す如く徐々に上昇する。そして、電源ライン２上に印加される最終的な電位は上記電位Ｖｃの２倍の電位を有する電位Ｖａに到達する。この際、上述した如き電源ライン２上での緩やかな電位上昇部分が、共振パルス電源電位のフロントエッジ部となる。次に、第１サイクルＣＹＣ１〜第７サイクルＣＹＣ７各々の駆動行程Ｇ２では、直流電源Ｂ１による電位Ｖａがスイッチング素子Ｓ３を介して電源ライン２上に印加される。この際、電源ライン２に寄生する寄生容量Ｃｅが充電されて電荷の蓄積が為される。尚、上記電位Ｖａが、共振パルス電源電位の最大電位部分となる。そして、駆動行程Ｇ３が実施されると、この寄生容量Ｃｅが放電を開始し、寄生容量Ｃｅに蓄積されていた電荷が共振パルス電源回路２１内に形成されているコンデンサＣ１に回収されて行く。このとき、コイルＬ２及び寄生容量Ｃｅで決まる時定数により電源ライン２上の電位が徐々に低下する。ところが、各サイクルＣＹＣ毎の駆動行程Ｇ３において回収しきれなかった電荷が徐々に寄生容量Ｃｅに蓄積される為、電源ライン２上に印加された共振パルス電源電位は、図７（ｃ）に示すように、その最大電位Ｖａを維持しつつ共振振幅Ｖ１が徐々に小となる。
【００５４】
このように、１つの列電極Ｄに対する画素データビットＤＢによるビット系列中の少なくとも２つの連続したデータビットが互いに論理レベル「０」となる場合においても、図７（ｃ）に示す如く、電源ライン２上に印加される共振パルス電源電位の振幅が徐々に減少して直流化（電位Ｖａに固定）する。従って、上述した如き共振作用に伴う充放電動作が実施されなくなるので無効電力の抑制が為される。
【００５５】
以上の如く、共振パルス電源回路２１は、図７（ａ）〜図７（ｃ）に示す如く、列電極Ｄに印加された画素データパルスによるパルス系列のパターンに応じて、最大電位Ｖａを維持したまま共振パルス電源電位の共振振幅を変動させることにより、無効電力の抑制を図るのである。
ところで、列電極Ｄ１〜Ｄｍの内の大半の列電極Ｄに対する画素データビットＤＢのビット系列が連続して同一論理レベルとなり、かつ一部の列電極Ｄに対する画素データビットＤＢのビット系列が論理反転を繰り返す場合には、アドレスドライバ６は図７（ｂ）又は図７（ｃ）に示す如き直流駆動となる。よって、高電圧の画素データパルスＤＰ及び低電圧の画素データパルスＤＰを各表示ライン毎に交互に列電極Ｄに供給することになるスイッチング素子ＳＺ１では、上述した如き直流駆動が為されるが故に電力損失が増加して発熱量が増大してしまう。
【００５６】
しかしながら、図１に示すプラズマディスプレイ装置では、アドレスドライバ電力予測回路５によって求められたアドレスドライバ６の予測消費電力が所定電力量よりも大となる場合には、１フィールド表示期間内において印加すべき高電圧の画素データパルスの印加回数を各放電セル毎に減らすようにしている。よって、高電圧の画素データパルスの印加によって生起される選択消去放電の回数が減る分だけ放電に伴って消費される電力が減少するので、スイッチング素子ＳＺ１の発熱が抑えられる。
【００５７】
尚、上記実施例においては、アドレス行程Ｗｃでの各放電セルの設定方法として、予め全放電セル内に壁電荷を形成させておき、画素データに応じて選択的にその壁電荷を消去する、いわゆる選択消去アドレス法を採用した場合について述べた。
しかしながら、本発明は、画素データに応じて各放電セル内に選択的に壁電荷を形成させるようにした、いわゆる選択書込アドレス法を採用した場合についても同様に適用可能である。
【００５８】
図１２は、かかる選択書込アドレス法を採用した場合に駆動制御回路２０において用いられる発光駆動フォーマットを示す図である。又、図１３は、この選択書込アドレス法を採用した場合に第２データ変換回路３４で用いられるデータ変換テーブルと、このデータ変換テーブルによって得られた画素駆動データＧＤａに基づく発光駆動パターンとを示す図である。更に、図１４は、上記選択書込アドレス法を採用した場合に第２データ変換回路３５で用いられるデータ変換テーブルと、このデータ変換テーブルによって得られた画素駆動データＧＤｂに基づく発光駆動パターンとを示す図である。
【００５９】
選択書込アドレス法を採用した場合には、図１２に示す如き先頭のサブフィールドＳＦ１４の一斉リセット行程Ｒｃにおいて、全ての放電セルに対してリセット放電を生起せしめ、全放電セル内に残留する壁電荷を消滅させる。そして、サブフィールドＳＦ１４〜ＳＦ１各々のアドレス行程Ｗｃにおいて、各放電セルを図１３又は図１４に示される画素駆動データＧＤに基づき選択的に放電（選択書込放電）せしめる。この際、選択書込放電の生起された放電セルではその放電セル内に壁電荷が形成され、この放電セルは点灯セル状態に設定される。一方、上記選択書込放電の生起されなかった放電セルでは、壁電荷の形成が為されないので、この放電セルは消灯セル状態に設定される。そして、サブフィールドＳＦ１４〜ＳＦ１各々の発光維持行程Ｉｃにおいて点灯セル状態にある放電セルのみが、図１２に記述さされている回数だけ繰り返し放電（維持放電）し、この維持放電に伴う発光状態を維持する。
【００６０】
この際、駆動制御回路２０は、アドレスドライバ電力予測回路５によって測定されたアドレスドライバ６の消費電力を表す予測アドレス電力値ＷＰに基づいて、図１３に示す駆動及び図１４に示す駆動のいずれか一方を実行する。
先ず、予測アドレス電力値ＷＰによって示されるアドレスドライバ６の予測消費電力が所定電力よりも小なる場合には、駆動制御回路２０は、論理レベル「０」のアドレス電力抑制信号ＡＰＣを上記データ変換回路３０のセレクタ３６に供給する。すると、図１３に示す如き画素駆動データＧＤａがメモリ４に供給され、この画素駆動データＧＤａに基づいて図１２に従った駆動が実施される。すなわち、図１３の三角印にて示すように、表現すべき輝度レベルに応じた分だけ連続して各サブフィールドのアドレス行程Ｗｃにおいて選択書込放電が生起されるのである。そして、図１３の三角印に示される各サブフィールドの発光維持行程Ｉｃにおいてそのサブフィールドに対応した回数だけ維持放電が生起される。かかる駆動により、１フィールド期間内で実施された維持放電の総数に応じた、
｛０、１、４、９、１７、２７、４０、５６、７５、９７、１２２、１５０、１８２、２１７、２５５｝
なる１５段階分の中間輝度表示が為される。
【００６１】
この際、図１３の三角印にて示す如く、１フィールド期間内において繰り返し選択書込放電を実施させることにより確実に放電セル内に壁電荷を形成させて、誤放電による表示劣化を抑制するのである。
一方、予測アドレス電力値ＷＰによって示されるアドレスドライバ６の現時点での消費電力が所定電力よりも大なる場合には、駆動制御回路２０は、論理レベル「１」のアドレス電力抑制信号ＡＰＣを上記データ変換回路３０のセレクタ３６に供給する。すると、図１４に示す如き画素駆動データＧＤｂがメモリ４に供給され、この画素駆動データＧＤｂに基づいて図１２に従った駆動が実施される。すなわち、図１４の黒丸印に示す如く、１フィールド期間内において１回（又は０回）だけ選択書込放電を生起させるのである。選択書込アドレス法を採用した場合、放電セル内の壁電荷を消去させる行程は、先頭のサブフィールドＳＦ１４の一斉リセット行程Ｒｃ及び最後尾のサブフィールドＳＦ１の消去行程Ｅのみである。よって、図１４の黒丸印に示すサブフィールドのアドレス行程Ｗｃにおいて１度だけ選択書込放電を生起させておけば、それ以降のサブフィールド各々のアドレス行程Ｗｃにおいて選択書込放電を生起させなくても、放電セルを点灯セル状態に維持させておくことが出来る。従って、図１４の黒丸印及び白丸印に示される各サブフィールドの発光維持行程Ｉｃにおいてそのサブフィールドに対応した回数だけ維持放電が生起される。かかる駆動により、１フィールド期間内で実施された維持放電の総数に応じた、
｛０、１、４、９、１７、２７、４０、５６、７５、９７、１２２、１５０、１８２、２１７、２５５｝
なる１５段階分の中間輝度表示が、図１０の場合と同様に為される。
【００６２】
ただし、図１４に示す駆動では、１フィールド期間内で実施する選択書込放電の回数を１回以下にしてあるので、この選択書込放電に伴う電力消費が図１３に示す駆動に比して小である。
又、上記実施例においては、アドレスドライバ６の予測消費電力が大なる場合には、１フィールド期間内で生起させる選択消去（又は書込）放電の回数を１回以下にしているが、これに限定されるものではない。要するに、アドレスドライバ６の予測消費電力が大なる場合には、１フィールド期間内で生起させる選択消去（又は書込）放電の回数を減らせば良いのである。
【００６３】
又、このように、１フィールド期間内で生起させる選択消去（又は書込）放電の回数を減らす代わりに、サブフィールドの数を減らすようにしても良い。
図１５は、かかる点に鑑みて為された発光駆動フォーマットの一例を示す図である。
すなわち、駆動制御回路２０は、アドレスドライバ６の予測消費電力が所定電力よりも小なる場合には、図１５（ａ）に示す如き１４個のサブフィールドＳＦ１〜ＳＦ１４によって階調駆動を実施する。一方、アドレスドライバ６の予測消費電力が所定電力よりも大なる場合には、駆動制御回路２０は、図１５（ｂ）に示す１２個のサブフィールドＳＦ１〜ＳＦ１２によって階調駆動を実施する。よって、アドレスドライバ６の予測消費電力が比較的大なる場合には、サブフィールドの数が１４から１２に減るので、その分だけアドレス行程Ｗｃ内で生起される選択放電の数も減少する。従って、１フィールド期間内で生起される選択放電の数が減るので、この選択放電に伴うアドレスドライバ６での電力消費が小さくなる。
【００６４】
又、上記実施例においては、アドレスドライバ６の現時点での消費電力に応じて、１フィールド期間内で実施する選択放電の回数を、図４（図１３）の場合と、図５（図１４）の場合の２段階で切り換えているが、これに限定されるものではない。要するに、アドレスドライバ６の予測消費電力に応じて、１フィールド期間内で繰り返して生起させるべき選択放電の回数を３段階以上で切り換えるように構成しても良いのである。
【００６５】
又、図６に示す共振パルス電源回路２１では、スイッチング素子Ｓ１、コイルＬ１及びダイオードＤＤ１からなる放電電流路と、コイルＬ２、ダイオードＤＤ２及びスイッチング素子Ｓ２からなる充電電流路との各々にコイルを設けたが、図１６に示す如く、放電電流路及び充電電流路各々で１つのコイル（ＬＬ）を共有しても良い。
【００６６】
又、上記実施例においては、フレキシブルケーブルＦＬ上に画素データパルス発生回路２２をＩＣチップ化したドライバモジュールＤＭを実装したが、このドライバモジュールＤＭを背面基板１００の周辺部に直接実装して列電極引き出し線及び電源ラインに夫々接続するように構成しても良い。
【図面の簡単な説明】
【図１】本発明による表示パネルの駆動装置を搭載したプラズマディスプレイ装置の概略構成を示す図である。
【図２】図１に示すプラズマディスプレイ装置のデータ変換回路３０の内部構成の一例を示す図である。
【図３】図２に示される第１データ変換回路３２におけるデータ変換特性を示す図である。
【図４】第２データ変換回路３４における変換テーブルと、その変換テーブルによって変換された画素駆動データＧＤａに基づいて実施される駆動パターンの一例を示す図である。
【図５】第２データ変換回路３５における変換テーブルと、その変換テーブルによって変換された画素駆動データＧＤｂに基づいて実施される駆動パターンの一例を示す図である。
【図６】図１に示されるアドレスドライバ６の内部構成を示す図である。
【図７】アドレスドライバ６の内部動作を説明する為の図である。
【図８】アドレスドライバ６の実装形態を示す図である。
【図９】ｎ行、ｍ列のデータビット行列ＤＢ（ｎ、ｍ）を表す図である。
【図１０】選択消去アドレス法を採用してＰＤＰ１０を駆動する際に用いられる発光駆動フォーマットの一例を示す図である。
【図１１】図１０に示される発光駆動フォーマットに従ってＰＤＰ１０に印加する各種駆動パルスとその印加タイミングを示す図である。
【図１２】選択書込アドレス法を採用してＰＤＰ１０を駆動する際に用いられる発光駆動フォーマットの一例を示す図である。
【図１３】選択書込アドレス法を採用してＰＤＰ１０を駆動する際に第２データ変換回路３４において用いられる変換テーブルと、その変換テーブルによって得られた画素駆動データＧＤａに基づく駆動パターンの一例を示す図である。
【図１４】選択書込アドレス法を採用してＰＤＰ１０を駆動する際に第２データ変換回路３５において用いられる変換テーブルと、その変換テーブルによって得られた画素駆動データＧＤｂに基づく駆動パターンの一例を示す図である。
【図１５】本発明の他の実施例による発光駆動フォーマットを示す図である。
【図１６】共振パルス電源回路２１の他の構成を示す図である。
【主要部分の符号の説明】
５　　アドレスドライバ電力予測回路
６　　アドレスドライバ
１０　ＰＤＰ
２０　駆動制御回路
２１　電源回路
２２　画素データパルス発生回路
３４，３５　第２データ変換回路
３６　セレクタ
【図１】
2004029553.tif 000004
【図２】
2004029553.tif 000005
【図３】
2004029553.tif 000006
【図４】
2004029553.tif 000007
【図５】
2004029553.tif 000008
【図６】
2004029553.tif 000009
【図７】
2004029553.tif 000010
【図８】
2004029553.tif 000011
【図９】
2004029553.tif 000012
【図１０】
2004029553.tif 000013
【図１１】
2004029553.tif 000014
【図１２】
2004029553.tif 000015
【図１３】
2004029553.tif 000016
【図１４】
2004029553.tif 000017
【図１５】
2004029553.tif 000018
【図１６】
2004029553.tif 000019