(57)【要約】【課題】位相変調と振幅変調を行なう機能を有し、送信開始時に出力パワーアンプの出力電力を規定時間内に所定のレベルまで確実に増加させることができる携帯電話器のような無線通信装置を実現する。【解決手段】送信用発振器（ＴｘＶＣＯ）から出力される搬送波の位相を制御する位相制御ループと、電力増幅回路（２１０）から出力される送信出力信号の振幅を制御する振幅制御ループとを有するポーラーループ方式の無線通信装置において、送信開始時に、先ず振幅制御ループをオフした状態で位相制御ループを起動させて位相制御ループを安定化させた後に、振幅制御ループを起動させるようにした。【選択図】　図１
2004007446.tif 000002
【特許請求の範囲】
【請求項１】
送信用発振器から出力される搬送波の位相を制御する位相制御ループと、電力増幅回路から出力される送信出力信号の振幅を制御する振幅制御ループとを有する無線通信装置における送信起動方法であって、送信開始時に、先ず振幅制御ループをオフした状態に維持して位相制御ループを起動させるステップと、位相制御ループが安定した後に振幅制御ループを起動させるステップとを有する無線通信装置の送信起動方法。
【請求項２】
位相変調と振幅変調を行なう変調回路と、該変調回路で変調された信号の位相成分を検出する位相検出回路と、前記変調回路で変調された信号の振幅成分を検出する振幅検出回路と、送信信号を電力増幅し増幅された信号を出力する電力増幅回路の出力レベルに応じた信号を前記振幅検出回路に帰還させるフィードバック経路と、前記振幅検出回路と前記電力増幅回路との間のフォワード経路上に設けられ振幅制御ための制御電圧を発生する可変利得増幅回路と、前記フィードバック経路と前記フォワード経路とからなる振幅制御ループの周波数帯域を与えるループフィルタと、供給されたコマンドに基づいて所定の順序で関連する回路を動作させる制御信号を順次生成し供給するシーケンス制御回路とにより構成されている通信用半導体集積回路。
【請求項３】
前記シーケンス制御回路は、送信開始時に、振幅制御ループをオフした状態で位相制御ループを起動させて位相制御ループを安定化させ、それから振幅制御ループを起動させるような制御信号を生成し出力するように構成されている請求項２に記載の通信用半導体集積回路。
【請求項４】
前記フォワード経路を所定のレベルまで持ち上げるプリチャージ手段を備え、前記シーケンス制御回路は、送信開始時に、振幅制御ループをオフした状態で位相制御ループを起動させ、位相制御ループが安定した後に前記プリチャージ手段を動作させるような制御信号を生成し出力する請求項３に記載の通信用半導体集積回路。
【請求項５】
前記位相検出回路はデジタル位相検出回路とアナログ位相検出回路とからなり、前記シーケンス制御回路は、送信開始時に、アナログ位相検出回路により位相制御ループの位相をロックさせる前に、デジタル位相検出回路により位相制御ループの初期引込みを行なわせるような制御信号を生成し出力する請求項３または４に記載の通信用半導体集積回路。
【請求項６】
前記シーケンス制御回路は、送信開始時に、アナログ位相検出回路により位相制御ループの位相をロックさせる前に、デジタル位相検出回路により位相制御ループの初期引込みを行なわせるような制御信号を生成し出力する請求項３または４に記載の通信用半導体集積回路。
【請求項７】
前記シーケンス制御回路は、送信開始時に、デジタル位相検出回路により位相制御ループの初期引込みを行なわせ、前記プリチャージ手段により前記フォワード経路を所定のレベルまで持ち上げて振幅制御ループを安定させてから、前記デジタル位相検出回路を停止させ前記アナログ位相検出回路により位相制御ループの位相をロックさせるような制御信号を生成し出力する請求項６に記載の通信用半導体集積回路。
【請求項８】
供給される制御データを保持するレジスタと、前記シーケンス制御回路により設定され前記レジスタに保持されている制御データに応じた時間を計時するタイマカウンタとをさらに備えるように構成されている請求項２〜７のいずれかに記載の通信用半導体集積回路。
【請求項９】
前記シーケンス制御回路は、クロック信号を計数するタイマカウンタを備え、該タイマカウンタの状態に基づいて出力する制御信号のタイミングを調整するように構成されている請求項２〜８のいずれかに記載の通信用半導体集積回路。
【請求項１０】
前記シーケンス制御回路は、前記タイマカウンタが設定された時間を計時した時に出力する信号を計数するカウンタを備え、該カウンタの値に基づいて出力する制御信号の状態を変化させるように構成されている請求項９に記載の通信用半導体集積回路。
【請求項１１】
請求項２〜１０のいずれかに記載の通信用半導体集積回路と、該通信用半導体集積回路内の位相検出回路の出力に応じて発振動作する送信用発振器と、前記通信用半導体集積回路内の前記可変利得増幅回路から出力される制御電圧に応じて前記発振器の出力を増幅する電力増幅回路と、前記可変利得増幅回路および送信用発振器、電力増幅回路の動作を制御する制御回路とを備える無線通信装置。
【請求項１２】
データ信号を送信するための送信器であって、位相および／または周波数が制御信号によって決定される出力信号を生成するための発振手段と、前記出力信号とデータ信号を比較することによって前記制御信号を生成するための位相比較手段とを備え、前記位相比較手段が、アナログ位相検出手段およびディジタル位相周波数検出手段を備え、前記アナログ位相検出手段およびディジタル位相周波数検出手段の各々が、前記出力信号とデータ信号の間の位相差および／または周波数差を測定することによって前記制御信号を生成可能に構成された送信器。
【請求項１３】
前記位相比較手段が、前記ディジタル位相検出手段を使用して、データ信号と前記出力信号の間の初期位相ロックを達成し、アナログ位相検出手段を使用して初期位相ロックを維持するようになされた請求項１２に記載の送信器。
【請求項１４】
前記出力信号の電力を増幅するための増幅手段をさらに備えた請求項１２または１３に記載の送信器。
【請求項１５】
前記ディジタル位相検出手段が、前記測定の実施に際して、前記電力増幅の前の前記出力信号を使用するようになされた請求項１４に記載の送信器。
【請求項１６】
前記アナログ位相検出手段が、前記測定の実施に際して、前記電力増幅の前の前記出力信号を使用するようになされた請求項１４または１５に記載の送信器。
【請求項１７】
前記アナログ位相検出手段が、前記測定の実施に際して、前記電力増幅の後の前記出力信号を使用するようになされた請求項１４または１５に記載の送信器。
【請求項１８】
前記制御信号に作用するループフィルタをさらに備えた請求項１２から１７のいずれか一項に記載の送信器。
【請求項１９】
前記ループの帯域幅を調整することができる請求項１８に記載の送信器。
【請求項２０】
１つまたは複数の帯域において、ＧＭＳＫモードまたはＥＤＧＥモードで動作することができるようになされた請求項１２または１３に記載の送信器。
【請求項２１】
前記出力信号の電力を増幅するための増幅手段をさらに備え、アナログ位相検出手段が、前記ＧＳＭ−ＧＳＭＫモードでの前記測定の実施に際して、前記増幅の前の前記出力信号を使用するようになされ、前記ＧＳＭ−ＥＤＧＥモードでの前記測定の実施に際して、前記増幅の後の前記出力信号を使用するようになされた請求項２０に記載の送信器。
【請求項２２】
前記制御信号に作用するループフィルタをさらに備え、使用中の前記モードに応じて前記フィルタの帯域幅を選択可能に構成された請求項２０または２１に記載の送信器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波電力増幅回路のパワーコントロール信号による出力電力の制御性を向上させるとともに起動時に高周波電力増幅回路の出力電力を確実に立ち上げるための技術に関し、特に位相検出回路と振幅検出回路を内蔵する通信用半導体集積回路およびこの通信用半導体集積回路を組み込んだ携帯電話機等の無線通信装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
従来、携帯電話機等の無線通信装置（移動体通信装置）の方式の一つに、欧州で採用されているＧＳＭ（Ｇｌｏｂａｌ　Ｓｙｓｔｅｍ　ｆｏｒ　Ｍｏｂｉｌｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と呼ばれる方式がある。このＧＳＭ方式は、搬送波の位相を送信データに応じてシフトするＧＭＳＫ（Ｇａｕｓｓｉａｎ　Ｍｉｎｉｍｕｍ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ）と呼ばれる位相変調方式が用いられている。
【０００３】
一般に、無線通信装置における送信側出力部には、高周波電力増幅回路が組み込まれている。従来のＧＳＭ方式の無線通信装置には、送信出力を検出する検出器からの信号とベースバンドＬＳＩからの送信要求レベルに基づいて、送信出力の制御信号を生成するＡＰＣ（Ａｕｔｏｍａｔｉｃ　Ｐｏｗｅｒ　Ｃｏｎｔｒｏｌ）回路と呼ばれる回路から出力される制御電圧によって通話に必要な出力電力となるように、高周波電力増幅回路のバイアス電圧を制御する構成が採用されているものがある。
【０００４】
ところで、近年の携帯電話機においては、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ　Ｄａｔａ　Ｒａｔｅｓ　ｆｏｒ　ＧＭＳ　Ｅｖｏｌｕｔｉｏｎ）と呼ばれる方式が提案されている。ＥＤＧＥ方式は、音声信号の通信はＧＭＳＫ変調で行ない、データ通信は３π／８ｒｏｔａｔｉｎｇ８−ＰＳＫ（Ｐｈａｓｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ）変調で行なうデュアルモードの通信機能を有する。８−ＰＳＫ変調は、ＧＭＳＫ変調における搬送波の位相シフトにさらに振幅シフトを加えたような変調であり、１シンボル当たり１ビットの情報を送るＧＭＳＫ変調に対し、８−ＰＳＫ変調では１シンボル当たり３ビットの情報を送ることができるため、ＥＤＧＥ方式はＧＳＭ方式に比べて高い伝送レートによる通信を行なうことができる。
【０００５】
送信信号の位相成分と振幅成分にそれぞれ情報を持たせる変調方式の実現方法としては、送信したい信号を位相成分と振幅成分に分離した後、位相制御ループと振幅制御ループでそれぞれフィードバックをかけ、アンプで合成して出力するポーラーループと呼ばれる方式が従来より知られている（例えば、ＡＲＴＥＣＨ　ＨＯＵＳＥ，ＩＮＣ．が１９７９年に出版の“Ｈｉｇｈ　Ｌｉｎｅａｒｉｔｙ　ＲＦ　Ａｍｐｌｉｆｉｅｒ　Ｄｅｓｉｇｎ”ｂｙ　Ｋｅｎｉｎｇｔｏｎ，Ｐｅｔｅｒ　Ｂ．の第１６２頁）。
【０００６】
【発明が解決しようとする課題】
ＧＳＭ方式の通信システムでは、位相変調された信号を要求出力レベルに応じて出力すれば良いので、最終段の高周波電力増幅回路を飽和領域で動作させることができるが、８−ＰＳＫ変調モード（ＥＤＧＥ方式）による送受信が可能な通信システムでは、振幅制御を行なう必要があるため最終段の高周波電力増幅回路を非飽和領域で線形動作させなければならない。
【０００７】
しかしながら、従来のＧＳＭ方式の通信システムに用いられている高周波電力増幅回路の駆動方法は、出力レベルが小さい領域において高周波電力増幅回路に要求される線形性を保証することが困難である。これに対し、ポーラーループ方式は、高周波電力増幅回路の線形性に対する要求を満たすことができるとともに、低出力レベル領域における電力効率も向上させることができるという利点を有する。
【０００８】
そこで、本発明者等はＥＤＧＥ方式の無線通信システムにポーラーループ方式を採用することについて検討を行なった。その結果、ＥＤＧＥまたはＧＳＭ対応の携帯電話端末では、送信開始時に出力パワーアンプの出力電力ＰＯＵＴを一定時間内に所定のレベルまで増加させることが規定されているが、ポーラーループ方式では規定の時間内に出力電力を立ち上げるのが困難であるという課題があることが分かった。
【０００９】
本発明の目的は、位相変調と振幅変調を行なう機能を有し、送信開始時に出力パワーアンプの出力電力を規定時間内に所定のレベルまで確実に増加させることができる携帯電話器のような無線通信装置を提供することにある。　本発明の他の目的は、位相変調と振幅変調を行なう機能を有し、位相変調と振幅変調を行なうモードや振幅変調を行なわず位相変調のみ行なうモードなど複数のモードで動作できるようにシステムを構成する場合にも、単にレジスタに設定する値を変えるだけで動作モードごとに送信開始時に出力パワーアンプの出力電力を規定されている時間内に所定のレベルまで確実に増加させることができる柔軟性の高い携帯電話器のような無線通信装置を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
すなわち、送信用発振器から出力される搬送波の位相を制御する位相制御ループと、電力増幅回路から出力される送信出力信号の振幅を制御する振幅制御ループとを有するポーラーループ方式の無線通信装置において、送信開始時に、先ず振幅制御ループをオフした状態で位相制御ループを起動させて位相制御ループを安定化させた後に、振幅制御ループを起動させるようにしたものである。
【００１１】
出力パワーアンプは、出力制御電圧が非常に小さい領域では動作が保証されないとともに、位相制御ループの不安定な動作で出力立上げ開始直後は振幅制御ループが不安定になり易い。しかるに、本発明によれば、振幅制御ループが起動される前に位相制御ループが安定化されるため、位相制御ループが安定した直後の非常に低い出力レベルから振幅制御ループを起動させる場合よりも短い時間に振幅制御ループが安定し、それにより規定時間内に所定のレベルまで出力パワーアンプの出力電力を確実に増加させることができる。
【００１２】
【発明の実施の形態】
図１は、本発明に係る無線通信装置におけるポーラーループの一実施例の概略構成を示す。図１のポーラーループは、ＧＳＭシステムにおけるＧＭＳＫ変調やＥＤＧＥシステムにおける８−ＰＳＫ変調を行なうことができる高周波ＩＣ１００、アンテナＡＮＴを駆動して送信を行なう高周波電力増幅回路（以下、パワーアンプと称する）２１０や送信電力を検出するためのカプラ２２０などを含むパワーモジュール２００、送信データ（ベースバンド信号）に基づいてＩ／Ｑ信号を生成したり高周波ＩＣ１００の制御信号やパワーモジュール２００内のパワーアンプ２１０に対するバイアス電圧ＶＢＩＶＧＡＳを生成したりするベースバンド回路３００、位相変調された送信信号（搬送波）を生成する送信用発振器ＴｘＶＣＯ、位相ループの帯域を制限するループフィルタＬＰＦ１から構成される。
【００１３】
高周波ＩＣ１００は１つの半導体チップ上に半導体集積回路として実現される。この高周波ＩＣ１００のチップ上には、以下に詳述するような送信系の回路の他に、ロウノイズアンプ（ＬＮＡ）、受信信号を中間周波数の信号にダウンコンバートするミクサ（Ｒｘ−ＭＩＸ）、高ゲインのプログラマブル・ゲインアンプ（ＰＧＡ）などからなる受信系回路１９０が形成されている。この高周波ＩＣ１００と送信用発振器ＴｘＶＣＯとループフィルタＬＰＦ等を１つのセラミック基板のような絶縁基板上に実装してモジュールとして構成することができる。
【００１４】
本実施例のポーラーループは、２つの制御ループを備える。すなわち、位相制御のためのフィードバックループ（以下、位相ループと称する）と、振幅制御のためのフィードバックループ（以下、振幅ループと称する）である。ＥＤＧＥモードが必要とされる場合にのみ、位相情報が振幅ループのフィードバック経路と同じフィードバック経路を取る。
【００１５】
上記のようなポーラーループを構成する本実施例の高周波ＩＣ１００は、発振器ＩＦ−ＶＣＯで生成された中間周波数の発振信号φＩＦから互いに位相が９０°ずれた信号を生成する位相分周回路１１０、ベースバンドＬＳＩ３００から供給されるＩ／Ｑ信号と位相分周回路１１０で分周された信号とをミキシングして直交変調を行なう直交変調回路１２０、送信用発振器ＴｘＶＣＯからのフィードバック信号と高周波発振器ＲＦ−ＶＣＯからの発振信号φＲＦとをミキシングして８０ＭＨｚのような信号にダウンコンバートするミクサ１３１、該ミクサ１３１の出力信号と前記直交変調回路１２０の出力信号との位相差を検出する位相検出回路１４０、パワーアンプ２１０の出力レベルを検出する前記カプラ２２０の検出信号と高周波発振器ＲＦ−ＶＣＯからの発振信号φＲＦとをミキシングするミクサ１３２、該ミクサ１３２の出力を増幅するフィードバック側可変利得増幅回路ＭＶＧＡ、増幅された信号と前記直交変調回路１２０の出力信号とを比較して振幅差を検出する振幅検出回路１５０、振幅検出回路１５０の出力に応じた電圧を発生するとともに振幅ループの周波数帯域を規制する２セクション・ループフィルタＬＰＦ２、該ループフィルタＬＰＦ２の出力を増幅するフォワード側可変利得増幅回路ＩＶＧＡ、可変利得増幅回路ＭＶＧＡおよびＩＶＧＡの利得を制御する利得制御回路１６０、チップ内部の制御情報や動作モード等を設定するためのレジスタ１７０、レジスタ１７０の設定値に基づいてチップ内部の各回路に対するタイミング信号を出力して動作モードに応じて所定の順序で動作させるシーケンサ１８０などから構成される。
【００１６】
この実施例では、位相検出回路１４０−ループフィルタＬＰＦ１−送信用発振器ＴｘＶＣＯ−ミクサ１３１−位相検出回路１４０により位相ループが構成される。具体的には、直交変調回路１２０の出力信号とミクサ１３０からのフィードバック信号に位相差が生じていると、この誤差を減少させるような電圧が送信用発振器ＴｘＶＣＯの周波数制御端子に供給され、ミクサ１３１からのフィードバック信号の位相が直交変調回路１２０の出力信号の位相と一致するようになる。この位相ループにより、送信用発振器ＴｘＶＣＯの出力の位相が電源電圧変動や温度変化に対してずれないような制御が行われる。
【００１７】
なお、送信用発振器ＴｘＶＣＯの振幅は一定である。位相ループ上のループフィルタＬＰＦ１は、容量Ｃ０，Ｃ１およびＣ１と直列に接続された抵抗Ｒ１とから構成されている。このループフィルタＬＰＦ１の周波数帯域は、位相変調のみ行なうＧＭＳＫ変調モードを考慮してノイズ抑制度の高い１．２ＭＨｚのような周波数帯域となるように各容量や抵抗の値が決定されている。
【００１８】
さらに、この実施例では、上記カプラ２２０−ミクサ１３２−可変利得増幅回路ＭＶＧＡ−振幅検出回路１５０−ループフィルタＬＰＦ２−可変利得増幅回路ＩＶＧＡ−パワーアンプ２１０により振幅ループが構成されている。ＩＶＧＡの後段には、ＶＩＣ（電圧／電流変換器）、コンデンサＣ１およびレベル・シフタＬＶＳが設けられ、スイッチＳＷ１が続いている。
【００１９】
振幅ループ上のループフィルタＬＰＦ２は、ループの安定性およびノイズ抑制の観点からは開ループ周波数帯域が低い方が良いが、振幅変調の精度（ＥＶＭ）を高めスペクトルリグロースを良好にするためにはループ帯域は広い方が良い。
【００２０】
このことから、本実施例では、振幅ループの開ループ周波数帯域を約１．８ＭＨｚに設定するため、容量Ｃ４，Ｃ２，Ｃ３およびＣ３と直列に接続された抵抗Ｒ３とからなり、７ＫＨｚの近傍に２つの極を、１０ＭＨｚの近傍に１つの極を、また０．３ＭＨｚ近傍に零点を有するフィルタが使用されている。このような低周波数域に２つの極と１つの零点と高周波数域に１つの極を有する高次数のループフィルタＬＰＦ２を含む振幅ループでは精度の高い振幅制御が可能である一方、位相余裕が少なくなるためループの安定性が保証されない。
【００２１】
そこで、この実施例では、図１に示すように、ループフィルタＬＰＦ２の他に、極を１つか持たない低次数のフィルタＬＰＦ３と切替え用のスイッチＳＷ２とを設けて、精度の高い振幅制御が必要な場合にはスイッチＳＷ２をフィルタＬＰＦ２側に切り替えて動作させ、精度の高い振幅制御が不要で位相余裕を大きくしたい場合や測定目的のためにループの安定性を特に高めたい場合には、スイッチＳＷ２をフィルタＬＰＦ３側に切り替えた状態で動作させるようにされている。スイッチＳＷ２はシーケンサ１８０からの制御信号φ２によって切替えが行なわれる。
【００２２】
振幅ループにおいては、パワーアンプ２１０の出力がカプラ２２０により検出され、その検出信号がミクサ１３２により中間周波数帯（ＩＦ）に変換され、可変利得増幅回路ＭＶＧＡにより増幅されてフィードバック信号ＳＦＢとして振幅検出回路１５０に供給される。そして、振幅検出回路１５０で直交変調回路１２０により変調された送信信号とフィードバック信号ＳＦＢとが比較されて振幅差が検出され、その振幅差が可変利得増幅回路ＭＶＧＡで増幅され、パワーアンプ２１０の出力制御端子に制御電圧ＶＡＰＣとして印加され、振幅制御が行なわれる。
【００２３】
この実施例においては、可変利得増幅回路ＭＶＧＡとＩＶＧＡのゲインが、それらのゲインの和がほぼ一定になるように、利得制御回路１６０によりベースバンドＬＳＩ３００からの制御電圧ＶＲＡＭＰに応じて逆方向へ制御される。この制御は以下の理由から実行される。すなわち、振幅ループの周波数帯域を一定に保つためには開ループ利得（ｏｐｅｎ　ｌｏｏｐ　ｇａｉｎ）を一定に保つ必要があるが、振幅ループを使ってパワーアンプ２１０の出力電力を制御する際、フィードバックパス上の可変利得増幅回路ＭＶＧＡのゲインが変化すると振幅ループのゲインが変化して位相余裕が減少しループの安定性が低下するからである。
【００２４】
本実施例においては、パワーアンプ２１０の出力電力を制御する際、フィードバックパス上の可変利得増幅回路ＭＶＧＡのゲインを増加させた場合にはフォワードパス上の可変利得増幅回路ＩＶＧＡのゲインは逆に減少させ、フィードバックパス上の可変利得増幅回路ＭＶＧＡのゲインを減少させた場合にはフォワードパス上の可変利得増幅回路ＩＶＧＡのゲインは逆に増加させるようにしている。これによって、開ループ利得を一定に保つことができ、振幅ループの周波数帯域も一定に保たれる。このプロセスの間、パワーアンプのゲインすなわち微小信号ゲインＳＳＧＡＩＮ＝ｄＰｏｕｔ／ｄＶＡＰＣは一定であると仮定している。
【００２５】
ＥＤＧＥモードでは、パワーアンプ２１０の出力に位相変調成分と振幅変調成分の両方が含まれるので、出力側の位相成分を有する位相検出回路１４０への帰還信号として送信用発振器ＴｘＶＣＯの出力またはパワーアンプ２１０の出力のいずれを用いてもよい。ただし、パワーアンプ２１０の電源が投入された送信開始時はパワーアンプ２１０の出力が非常に低いので、振幅ループからのフィードバック信号では位相ループをロックさせることができない。
【００２６】
一方、ＥＤＧＥモードでは、振幅ループのフィードバックパスは振幅成分と位相成分の両方にとって不可欠であるので、振幅ループは位相検出器にフィードバックをかけるのに使用されなくてはならず、それにより精度の高い位相変調が行なえるという利点が生まれる。また、振幅フィードバックパスを使用して位相ループを確立した後、ミクサ１３１を含む位相ループを遮断することができ、それにより消費電力を低減できる。
【００２７】
そこで、この実施例では、上記可変利得増幅回路ＭＶＧＡの出力を位相検出回路１４０へフィードバック可能にするためのスイッチＳＷ０が設けられており、カプラ２２０−ミクサ１３２−可変利得増幅回路ＭＶＧＡの経路が、振幅ループと位相ループの共通のフィードバックパスとして使用可能に構成されている。出力立上げ時はスイッチＳＷ０を位相ループからのフィードバック信号を選択する側に切り替えて動作させ、ループが安定したら振幅ループからのフィードバック信号を選択する側に切り替えるようにしている。このスイッチＳＷ０の切替えは、ベースバンドＬＳＩ３００からのレジスタ１７０への設定によりシーケンサ１８０で生成される信号φ０によって行なわれる。
【００２８】
また、ＥＤＧＥまたはＧＳＭ対応の携帯電話端末では、パワーアンプの出力電力ＰＯＵＴを一定時間内に所望の値まで増加または減少させるパワー制御を行なわれる。本実施例のポーラーループでは、このパワー制御を可変利得増幅回路ＭＶＧＡのゲインを制御することにより行なう。
【００２９】
具体的には、可変利得増幅回路ＭＶＧＡのゲインを減少させれば振幅ループのフィードバック信号は小さくなるので、変調回路からの基準信号と一致させるために、パワーアンプ２１０は振幅ループフィルタによってそのゲインＧＰＡ（ＰＯＵＴ／ＰＩＮ）が制御され、フィードバック信号は変調回路１２０からの基準信号と同じレベルに維持される。これにより、パワーアンプ２１０の出力電力ＰＯＵＴは増加する。出力電力ＰＯＵＴを減少させたい時は可変利得増幅回路ＭＶＧＡのゲインを増加させればよい。本実施例では、可変利得増幅回路ＭＶＧＡのゲイン制御は、ベースバンドＬＳＩ３００からの制御電圧ＶＲＡＭＰにより行なう。
【００３０】
前記制御とともに、本実施例では、スイッチＳＷ１によってレベルシフタＬＶＳの出力電圧またはベースバンドＬＳＩ３００からの制御電圧ＶＲＡＭＰが、パワーアンプ２１０の制御のために選択的に供給されるように構成されている。具体的には、パワーアンプ２１０は、８−ＰＳＫ変調モードおよびＧＭＳＫ変調モードにおける振幅ループからの、最大電力レベルを除くすべての電力レベルの制御電圧によって制御されている。最大電力レベルでは、振幅ループからの制御電圧に代わって、ベースバンドＬＳＩ３００の中心電圧ＶＲＡＭＰが、パワーアンプ２１０に直接印加される。なお、このスイッチＳＷ１の切替えは、シーケンサ１８０から出力される信号φ１によって行なわれる。
【００３１】
前述のようにポーラーループでは、位相ループと振幅ループの共同作用により、パワーアンプの出力の位相と振幅を正確に制御できるので、ＧＳＭとＥＤＧＥの両方式に対応したデュアルモードの送信回路に適している。これは、振幅一定モードのＧＭＳＫ変調方式では、位相成分のみに送信情報を持たせているのに対し、ＥＤＧＥ方式では、転送レートを高めるために振幅成分にも情報を持たせており、パワーアンプの出力振幅が一定になるように制御をかけていた従来のＧＭＳＫ方式のみに対応していた送信回路では、ＥＤＧＥ方式のように振幅が変化する方式には対応できなかったからである。ポーラーループは、パワーアンプ２１０の出力からのフィードバック信号と変調回路１２０の可変出力とを比較しているので、パワーアンプ２１０の出力も同じく可変振幅成分を有するＥＤＧＥ信号である。また、振幅の変調成分を持たないＧＳＭにも同時に対応できることになる。
【００３２】
しかし、ＧＳＭ、ＥＤＧＥどちらの方式の場合においても、規格により、アンテナ端において、立ち上がり（ランプアップ）期間、立下がり（ランプダウン）期間及びデータ送信期間の電力は、所定のタイムマスク（図６参照）に常に収まらなければならないと規定されているが、特に立上がり期間に関して規格を満足する回路の実現は比較的困難である。以下、その規格を可能にする実施例についてより詳細に説明する。
【００３３】
図２には、ポーラーループ方式を適用した送信回路のより詳細な構成例が示されている。図２に示されているように、本実施例の位相検出回路１４０は、デジタル位相比較器ＤＰＤと、アナログ位相比較器ＡＰＤと、前記デジタル位相比較器ＤＰＤの差動出力により制御される一対の定電流源ＣＳ１１，ＣＳ１２と、前記アナログ位相比較器ＡＰＤの差動出力により制御される一対の定電流源ＣＳ２１，ＣＳ２２とで構成されている。後述するように、送信開始時には先ずデジタル位相比較器ＤＰＤで位相比較を行ない、その後アナログ位相比較器ＡＰＤに切り替えることで、高速で位相ループをロックさせることができるようにされている。
【００３４】
なお、デジタル位相比較器ＤＰＤにより制御される定電流源ＣＳ１１とＣＳ１２の電流の大きさは等しく、アナログ位相比較器ＡＰＤにより制御される定電流源ＣＳ２１とＣＳ２２の電流は等しくされる。また、デジタル位相比較器ＤＰＤとアナログ位相比較器ＡＰＤとでループフィルタＬＰＦ１を共有する場合には、デジタル位相比較器ＤＰＤにより制御される定電流源ＣＳ１１，ＣＳ１２の電流は、アナログ位相比較器ＡＰＤにより制御される定電流源ＣＳ２１，ＣＳ２２の電流の４倍程度に設定しておくのが望ましい。
【００３５】
定電流源ＣＳ１１，ＣＳ１２とループフィルタＬＰＦ１の容量Ｃ０，Ｃ１とにより、また定電流源ＣＳ２１，ＣＳ２２とループフィルタＬＰＦ１の容量Ｃ０，Ｃ１とによりそれぞれチャージポンプが構成され、変調信号とデジタル位相比較器ＤＰＤまたはアナログ位相比較器ＡＰＤにより検出された帰還信号との位相差に応じた電圧が容量Ｃ０，Ｃ１にチャージされ、送信用発振器ＴｘＶＣＯは容量Ｃ０，Ｃ１のチャージ電圧に応じて発振動作することで、変調回路１２０から出力される変調信号と位相が一致した信号を生成する。
【００３６】
また、図１には示されていないが本実施例の送信回路には、図２に示すように、振幅ループを構成するカプラ２２０とミクサ１３２との間に、カプラ２２０の出力を減衰してミクサ１３２に供給するアッテネータＡＴＴが、またミクサ１３２と可変利得増幅回路ＭＶＧＡとの間および可変利得増幅回路ＭＶＧＡと振幅検出回路１５０との間にはそれぞれ不要波や高調波を除去するためにロウパスフィルタＭＬＰＦ１，ＭＬＰＦ２が設けられている。
【００３７】
さらに、この実施例の送信回路では、可変利得増幅回路ＩＶＧＡの後段に、可変利得増幅回路ＩＶＧＡの差動出力によりチャージまたはディスチャージを行なって可変利得増幅回路ＩＶＧＡの出力に応じた電圧を発生するチャージポンプＣＧＰと、チャージポンプで発生された電圧を約０．６Ｖだけ負の方向へシフトするレベルシフト回路ＬＶＳとが設けられている。チャージポンプＣＧＰは一対の電流源ＩＳ１，ＩＳ２と容量Ｃ４とから構成されているとともに、電流源ＩＳ１，ＩＳ２と容量Ｃ４との間にはループ遮断用のスイッチＳＷ１１が設けられている。
【００３８】
また、チャージポンプＣＧＰの出力ノードＮ１には、該ノードをプリチャージするためのプリチャージ用電流源ＰＣＩがスイッチＳＷ１２を介して接続されている。さらに、本実施例の送信回路には、変調回路１２０からの信号と振幅ループの帰還信号とを比較して、帰還信号が所定レベルに達したか否かを検出するレベル検出回路ＤＣＴと、該レベル検出回路ＤＣＴの出力信号によって動作され前記スイッチＳＷ１１，ＳＷ１２のオン、オフ制御信号を生成するフリップフロップＦＦ１とが設けられている。
【００３９】
レベル検出回路ＤＣＴは、帰還信号が−５．９ｄＢｍになった時に出力信号がハイレベルに変化するように構成されている。なお、この帰還信号の−５．９ｄＢｍは、パワーモジュール２００の出力制御端子（ＶＡＰＣ）が−１１ｄＢのようなレベルになっているときの帰還信号のレベルに相当する。通常は、レベル検出回路ＤＣＴが帰還信号の所定レベルへの到達を検出した時に、スイッチＳＷ１１がオン、ＳＷ１２がオフされてプリチャージが終了される。しかし、プリチャージが所定時間（例えば５μｓｅｃ）行なわれても帰還信号が所定レベルに達しないときは、フリップフロップＦＦ１がシーケンサ１８０からの制御信号φ２によってリセットされて、プリチャージが強制終了される。
【００４０】
振幅制御ループを閉じたまま出力パワーアンプ２１０の出力電力を立ち上げようとすると、振幅制御ループが安定するまでに時間がかかり、規定の時間内に立ち上げるのが困難であるが、プリチャージを行なうことにより振幅制御ループの位相余裕が大きくなりループゲインが安定して、送信開始時に出力パワーアンプの出力電力を規定時間内に所定のレベルまで確実に増加させることができるようになる。
【００４１】
一方、出力電力を電力振幅のループゲインが一定になるレベルに迅速に増加させるためにプリチャージが実施され、それにより、送信の開始を失敗することなく、出力パワーアンプ２１０の出力電力の規定時間内における所定の送信レベルへの増加を可能にしている。チャージポンプＣＧＰにシフト回路ＬＶＳが設けられているのは、チャージポンプには、最大０Ｖの制御電圧を出力パワーモジュール２００に印加する能力を持たせる必要があるのに、電流源ＩＳ２の性質により０Ｖを提供することができないためである。
【００４２】
図３には、デジタル位相比較器ＤＰＤとアナログ位相比較器ＡＰＤとからなる位相検出回路１４０の具体例が示されている。
デジタル位相比較器ＤＰＤは、各々差動の入力信号ＳＦＢ，／ＳＦＢと基準信号ＳＲＥＦ，／ＳＲＥＦを入力とする差動入力−シングル出力のバッファＢＦＦ１１，ＢＦＦ１２と、該バッファＢＦＦ１１，ＢＦＦ１２によってそれぞれラッチ動作するＤ型フリップフロップＦＦ１，ＦＦ２と、該フリップフロップＦＦ１，ＦＦ２の出力を入力とするＮＡＮＤゲートＧ１と、該ＮＡＮＤゲートＧ１の出力と活性化信号ＤＰＤ＿ＯＮとを入力とするＡＮＤゲートＧ２とから構成されている。バッファＢＦＦ１１，ＢＦＦ１２はサイン波形の入力信号を波形整形して方形波として出力するリミッタの機能を備える回路が望ましい。
【００４３】
このデジタル位相比較器ＤＰＤは、活性化信号ＤＰＤ＿ＯＮがハイレベルにされると位相比較動作を開始し、バッファＢＦＦ１１，ＢＦＦ１２の出力の立上がりによりフリップフロップＦＦ１，ＦＦ２がラッチ動作して出力がハイレベルに変化し、２つのフリップフロップＦＦ１，ＦＦ２の出力が共にハイレベルになるとＮＡＮＤゲートＧ１を介してフリップフロップＦＦ１，ＦＦ２がリセットされる。
【００４４】
その結果、位相の早い方のフリップフロップＦＦ１，ＦＦ２の出力パルスの幅の方が他方の出力パルスよりも広くなり、このパルス幅が広い分だけ電流源ＣＳ１１またはＣＳ１２の電流が余分に流される。これにより、ループフィルタＬＰＦ１の容量Ｃ０，Ｃ１の充電電圧が変化し、送信用発振器ＴｘＶＣＯに対する制御電圧が変化されて出力の位相が進んだり遅らされたりする。入力信号ＳＦＢと基準信号ＳＲＥＦの位相が一致した時点で、電流源ＣＳ１１のチャージ電流とＣＳ１２のディスチャージ電流とがバランスして、ループフィルタＬＰＦ１の容量Ｃ０，Ｃ１の充電電圧が一定になりロック状態となる。
【００４５】
このときデジタル位相比較器ＤＰＤは、図４に破線で示すように、位相差が−３６０°，０°，＋３６０°のときに出力電流Ｉｏｕｔが「０」になってロック状態となる。アナログ位相比較器ＡＰＤの出力電流波形を示す実線と比較すると分かるように、デジタル位相比較器ＤＰＤは、位相引込み範囲が７２０°でありアナログ位相比較器ＡＰＤの１８０°に比べて広いとともに、ロックするポイントが１つであるためイメージロックのおそれもない。従って、このデジタル位相比較器ＤＰＤにより先ずループの位相引込みを行なうことで高速（８μｓｅｃ以下）の引込みが可能となる。
【００４６】
ただし、デジタル位相比較器ＤＰＤにおいては、上述したように、入力信号ＳＦＢと基準信号ＳＲＥＦの位相が一致した時点で電流源ＣＳ１１のチャージ電流とＣＳ１２のディスチャージ電流による貫通電流が流れるため、この貫通電流によって送信用発振器ＴｘＶＣＯの出力にスプリアスノイズが発生するという不具合がある。従って、制御信号ＤＰＤ＿ＯＮ，ＡＰＤ＿ＯＮでデジタル位相比較器ＤＰＤにより位相をロックした後にアナログ位相比較器ＡＰＤに切り替えるように制御することによって、送受信時におけるノイズの発生を回避しつつロックアップタイムの短縮が可能となる。なお、制御信号ＤＰＤ＿ＯＮ，ＡＰＤ＿ＯＮは図１のシーケンサ１８０から与えることができる。
【００４７】
アナログ位相比較器ＡＰＤは、各々差動の入力信号ＳＦＢ，／ＳＦＢと基準信号ＳＲＥＦ，／ＳＲＥＦを入力とする差動入力−差動出力のバッファＢＦＦ２１，ＢＦＦ２２と、該バッファＢＦＦ２１，ＢＦＦ２２の出力を入力とする乗算回路ＭＬＴとからなる。
【００４８】
乗算回路ＭＬＴは、バッファＢＦＦ２２の差動出力をベースに受ける差動対トランジスタＱ１，Ｑ２と、Ｑ１，Ｑ２の共通エミッタに接続された定電流源ＣＳ０と、Ｑ１のコレクタに共通エミッタが接続されベースにバッファＢＦＦ２１の差動出力を受ける差動対トランジスタＱ３，Ｑ４と、Ｑ２のコレクタに共通エミッタが接続されベースにバッファＢＦＦ２１の差動出力を受ける差動対トランジスタＱ５，Ｑ６と、Ｑ３のコレクタと電源電圧Ｖｃｃとの間に接続されたトランジスタＱ７と、Ｑ６のコレクタと電源電圧Ｖｃｃとの間に接続されたトランジスタＱ８と、トランジスタＱ７とカレントミラー接続されたトランジスタＱ９と、Ｑ９と直列に接続されたトランジスタＱ１０とから構成されている。そして、上記トランジスタＱ８と前記チャージポンプの定電流源ＣＳ２１としてのトランジスタＱ１１とがカレントミラー接続され、また上記トランジスタＱ１０と前記チャージポンプの定電流源ＣＳ２２としてのトランジスタＱ１２とがカレントミラー接続されている。
【００４９】
上記アナログ位相比較器ＡＰＤは、定電流源ＣＳ０が制御信号ＡＰＤ＿ＯＮによりオン状態にされることにより活性化されて、入力信号ＳＦＢと基準信号ＳＲＥＦの位相差の比較を開始し、位相差に応じて図４に実線で示すような電流Ｉｏｕｔを出力する。ここで、図４に示されているアナログ位相比較器ＡＰＤの出力電流特性（実線）とデジタル位相比較器ＤＰＤの出力電流特性（破線）とを比較すると、デジタル位相比較器ＤＰＤでの位相ロックは位相差ゼロのときであるのに対し、アナログ位相比較器ＡＰＤでの位相ロックは位相差が±９０°のときである。
【００５０】
そのため、デジタル位相比較器ＤＰＤでループを位相ロックさせた後にアナログ位相比較器ＡＰＤに切り替えたとしても、切り替え後に必ず位相が９０°ずれてアナログ位相比較器ＡＰＤが位相ロック（再同期）することとなる。ただし、この再同期に要する時間は通常１μｓｅｃ以下であるのでほとんど問題はない。また、送信用発振器ＴｘＶＣＯの制御電圧が若干変動するおそれがある。従って、この再同期に要する時間やＶＣＯ制御電圧変動が気になるようなら、例えば図３に破線ＰＳＦで示すような箇所に位相を９０°シフトするための位相シフタを設けてデジタル位相比較器ＤＰＤに入力される基準信号ＳＲＥＦ，／ＳＲＥＦの位相を９０°ずらすようにしてやれば良い。
【００５１】
これによって、図４に一点鎖線で示すように、デジタル位相比較器ＤＰＤの出力電流特性をずらしてデジタル位相比較器ＤＰＤでの位相ロックポイントとアナログ位相比較器ＡＰＤでの位相ロックポイントとを一致させ、切替えの際の遅れや制御電圧の変動を防止することができる。なお、位相シフタを設ける箇所はデジタル位相比較器ＤＰＤの入力側でなくアナログ位相比較器ＡＰＤの入力側であっても良い。
【００５２】
図５には、ベースバンドＬＳＩ３００からのコマンドやレジスタ１７０の設定値に基づいて、上記送信回路内の位相検出回路１４０を制御する制御信号ＤＰＤ＿ＯＮ，ＡＰＤ＿ＯＮやスイッチＳＷ０，ＳＷ１，ＳＷ１１，ＳＷ１２等を制御する信号φ０，φ１，φ２を生成し、出力パワーアンプ２１０の出力を立ち上げて送信を行なわせるレジスタ１７０およびシーケンサ１８０の構成例が示されている。
【００５３】
レジスタ１７０は、ベースバンドＬＳＩ３００から例えば２３ビットのような単位で供給されるシリアルデータＳＤＡＴＡを、同じくベースバンドＬＳＩ３００から供給されるクロックＳＣＫに同期して取り込んでパラレルデータに変換するシリアル／パラレル変換回路１７１、シリアル／パラレル変換回路１７１により変換されたデータの上位２０ビットを保持する複数のレジスタからなるデータレジスタ群１７２、シリアル／パラレル変換回路１７１に取り込まれたデータの下位３ビットをデコードして上位２０ビットを保持するレジスタを指定する信号を生成するデコーダ回路１７３などから構成されている。デコーダ１７３およびレジスタ群１７２は、ベースバンドＬＳＩ３００から供給されるロードイネーブル信号ＬＥに応じてそれぞれ動作する。
【００５４】
また、シーケンサ１８０は、レジスタ群１７２に取り込まれたデータのコマンドコードをデコードして内部制御信号を生成するコマンドデコーダ１８１、ベースバンドＬＳＩ３００から供給されたコマンドに応じたタイミングの信号を生成するために計時を行なうタイマ回路１８２、前記制御信号ＤＰＤ＿ＯＮ，ＡＰＤ＿ＯＮやφ０，φ１，φ２など送信回路内部を制御する信号を生成する信号生成回路１８３などから構成されている。
【００５５】
タイマ回路１８２は、高周波ＩＣ１００内にある発振信号（例えば発振器ＩＦ−ＶＣＯで生成された変調用の発振信号φＩＦ）を分周回路ＤＶＤで分周して生成したクロックφｃによりカウント動作するタイマカウンタＴＭＣと、タイマカウンタＴＭＣがタイムアップするとカウントアップするステップカウンタＳＴＣとを備えている。コマンドデコーダ１８１は、入力されたコマンドに応じてレジスタ群１７２に取り込まれているデータの中から、所定のタイミング設定データを選択して各タイマカウンタに設定して起動させる。
【００５６】
起動されたタイマカウンタＴＭＣがタイムアップするとタイマカウンタＴＭＣには次に計時すべき時間データが設定されて再起動されるとともに、タイマカウンタＴＭＣのタイムアップによりステップカウンタＳＴＣがカウントアップされ、ステップカウンタＳＴＣの値（ステップ番号）が信号生成回路１８３に供給されて次のステップへ移行し、信号生成回路１８３がステップ番号に応じて所定のタイミングで変化する内部制御信号を生成し出力する。
【００５７】
次に、本実施例のポーラーループ方式の送信回路において、ＥＤＧＥ変調モードで送信を開始する際における出力電力の立上げ動作を、図６，図７および図８を用いて説明する。図６と図７はＥＤＧＥシステムの規格で規定されているタイムマスクの一例、図８は８−ＰＳＫ変調モードにおける回路の各部の動作を時系列的に示したタイムチャートである。なお、図６は基地局から比較的離れていて出力要求レベルが２７ｄＢｍのように比較的高い場合のタイムマスクと立上げ動作を、また図７は基地局から比較的近くで出力要求レベルが１３ｄＢｍのように比較的低い場合のタイムマスクと立上げ動作を示したものである。
【００５８】
出力電力の立上げ動作では、先ず送信用発振器ＴｘＶＣＯを発振起動させる（図８の期間Ｔ０−Ｔ１）。この起動はベースバンドＬＳＩ３００によって直接送信用発振器ＴｘＶＣＯに対して行なわれるので、期間Ｔ０−Ｔ１は、高周波ＩＣ１００にとっては送信用発振器ＴｘＶＣＯの発振が安定するのを待つ期間である。
【００５９】
タイミングＴ１で送信用発振器ＴｘＶＣＯが起動されると、ベースバンドＬＳＩ３００は変調回路１２０へＩ，Ｑ信号を送って中間周波数信号φＩＦを変調させ、変調された信号を位相検出回路１４０と振幅検出回路１５０へ供給するとともに、位相ループをオンさせる（図８の期間Ｔ１−Ｔ２）。位相検出はまだである。これにより、送信用発振器ＴｘＶＣＯの送信信号がミクサ１３１でダウンコンバートされ、位相検出回路１４０に帰還される。
【００６０】
次に、タイミングＴ２でデジタル位相比較器ＤＰＤをオンさせて、送信用発振器ＴｘＶＣＯからの帰還信号と前記変調信号の位相とを比較し、位相を一致させるような制御を開始させる（図８の期間Ｔ２−Ｔ３）。このとき、振幅検出回路１５０においても、カプラ２２０からの検出信号がフィードバックパスを介して入力され変調信号との振幅比較が開始される（ただし振幅ループのフォワードパスはオフ）。
【００６１】
また、パワーモジュール２００ではベースバンドＬＳＩ３００からバイアス電圧ＶＢＡＩＳが供給されて制御が開始される。容量Ｃ４は、ＶＡＰＣ入力として１００ｍＶの最大レベルを保証する電圧である０．６Ｖまでプリチャージされる。そして、この状態を所定時間保持して位相ループがロックされるのを待つ（図８の期間Ｔ３−Ｔ４）。
【００６２】
次に、フリップフロップＦＦ１を制御信号φ２によりリセットさせて、その出力信号によって振幅ループのフォワードパス上のスイッチＳＷ１１をオフさせ、ループをオープン状態にさせるとともに、スイッチＳＷ１２をオンさせてプリチャージ用電流源ＰＣＩによってチャージポンプの容量Ｃ４のプリチャージを開始する（図８のタイミングＴ４）。
【００６３】
その後、レベル検出回路ＤＣＴが変調信号と振幅ループからの帰還信号のレベルが一致したと判定すると、レベル検出回路ＤＣＴによってフリップフロップＦＦ１をラッチ動作させてその出力を変化させる。これによって、スイッチＳＷ１２がオフされて容量Ｃ４のプリチャージが停止されるとともに、フォワードパス上のスイッチＳＷ１１がオンされて振幅ループが閉ループ状態にされ、振幅制御が開始される（図８のタイミングＴ５）。
【００６４】
また、このとき、レベル検出回路ＤＣＴによってフリップフロップＦＦ１をラッチ動作させる前に所定時間（例えば５μｓｅｃ）が経過するとシーケンサ１８０からの制御信号φ２によってフリップフロップＦＦ１のリセットを解除してプリチャージを強制終了させる。　このシステムは、ループアンロックの問題の発生を回避し、かつ危険な状態になる前にプリチャージを停止させている。この方法によれば、パワー・アンプ２１０の出力が、振幅ループが速やかに（Ｔ５〜Ｔ６周期）収束する−１１ｄＢｍというレベルまで増加される。
【００６５】
次に、タイミングＴ６の少し後で、ベースバンドＬＳＩ３００から出力制御電圧ＶＲＡＭＰを与えることにより、パワーモジュール２００の出力電力を所望のレベルに立ち上げるように制御が行なわれる。このタイミングＴ６で位相ループ内ではデジタル位相検出器ＤＰＤからアナログ位相検出器ＡＰＤへの切替えが素早く行なわれる。
【００６６】
本実施例においては、図８のタイムチャートに従った上記のような動作が、ベースバンドＬＳＩ３００から高周波ＩＣ１００のレジスタ１７０に送信開始コマンドや設定データを送ることにより、シーケンサ１８０によって自動的に実行される。その結果、ＥＤＧＥ方式で規定されているタイムマスク（ＧＳＭ方式でも同じ）の範囲内での立上げが可能となる。
【００６７】
出力要求レベルが比較的低い場合には、図７に示すように、プリチャージの開始を例えば１０μ秒のような所定時間だけ遅らせることにより、規定されているタイムマスクの範囲内での立上げが可能となる。プリチャージの開始を１０μ秒遅らせる動作は、例えばタイマで計時する図８のタイミングＴ１とＴ２の時間をレジスタの設定データを変更することで実行させることができる。
【００６８】
図９には、本実施例の送信回路において、ＧＭＳＫ変調モードで振幅ループを利用してベースバンドＬＳＩ３００から高周波ＩＣ１００に供給される出力制御電圧ＶＲＡＭＰに基づいてパワーモジュール２００を制御する電圧ＶＡＰＣを生成して出力電力を制御する場合の動作手順が示されている。図８との違いは、デジタル位相検出器ＤＰＤからアナログ位相検出器ＡＰＤへの切替えを行なっている点のみである（Ｔ３の代わりにＴ６）。
【００６９】
なお、図９には示されていないが、ＧＭＳＫ変調モードで振幅ループを利用する場合には、振幅ループ上のスイッチＳＷ２を切り替えて低次数のフィルタＬＰＦ３を使用するような接続が行なわれる。フィルタＬＰＦ３への切替えによって、振幅ループの位相余裕が大きくなって、よりループの安定性が良くなる。そして、そのため、上記のようにデジタル位相検出器ＤＰＤからアナログ位相検出器ＡＰＤへの切替えタイミングを早くすることができる。
【００７０】
図１０には、本実施例の送信回路において、ＧＭＳＫ変調モードで振幅ループを利用しないでパワーモジュール２００の出力電力を制御する場合の動作手順が示されている。ＶＡＰＣ信号は、ベースバンドＬＳＩ３００への電圧ＶＲＡＭＰによって制御される。
図１０の動作手順が図９の動作手順と異なる点は、振幅ループを使用しないため、振幅ループのフィードバックパスおよびフォワードパスが連続してオフ状態にされるとともに、振幅ループのプリチャージも行なわれない点にある。また、パワーモジュール２００は、バイアス電圧ＶＢＡＩＳにより制御されてもよいし、されなくてもよい。これは、振幅ループを利用しない場合には、パワーアンプがオンするとすぐに一定のバイアス電圧ＶＢＡＩＳをパワーモジュール２００に印加するためである。
【００７１】
本実施例の送信回路は、従来ＧＭＳＫシステムでは外付けＩＣで対応していた出力電力制御機能（ＡＰＣ機能）を高周波ＩＣ１００に内蔵させることにより、ＧＳＭシステムに要求されるＧＭＳＫ変調にも対応することができ、また、本実施例の高周波ＩＣ１００は、ＡＰＣ回路を有する従来のＧＭＳＫシステムにも使用することができる。
【００７２】
最後に、フォワードパス上の可変利得増幅回路ＩＶＧＡとフィードバックパス上の可変利得増幅回路ＭＶＧＡに対する利得制御について説明する。
ＥＤＧＥまたはＧＳＭ対応の携帯電話端末では、パワーアンプの出力電力ＰＯＵＴを一定時間内に所望の値まで増加または減少させるパワー制御を行なわれる。ポーラーループでは、このパワー制御を可変利得増幅回路ＭＶＧＡのゲインを制御することにより行なう。
【００７３】
具体的には、可変利得増幅回路ＭＶＧＡのゲインを減少させれば振幅ループのフィードバック信号は減少するので、出力電力ＰＯＵＴを変調回路からの基準信号と一致させるために、パワーアンプ２１０はゲインＧＰＡ（ＰＯＵＴ／ＰＩＮ）が増加するように制御される。出力電力ＰＯＵＴを減少させるには、可変利得増幅回路ＭＶＧＡのゲインを増加させればよい。本実施例では、可変利得増幅回路ＭＶＧＡのゲイン制御は、ベースバンドＬＳＩ３００からの制御電圧ＶＲＡＭＰにより行なわれる。しかも、可変利得増幅回路ＭＶＧＡのゲインＧＭＶＧＡの減少または増加の割合と、パワーアンプのゲインＧＰＡの増加または減少の割合は常に等しくされる。
【００７４】
このような制御により、制御電圧ＶＲＡＭＰに対する可変利得増幅回路ＭＶＧＡのゲインの変化は、図１１（Ａ）に実線ＧＭＡで示すように右下がりの直線になる。一方、制御電圧ＶＲＡＭＰに対するパワーアンプ２１０のゲインの変化は、図１１（Ａ）に実線ＧＰＡで示すように右上がりの直線になる。また、これによってパワーアンプ２１０の出力電力ＰＯＵＴは、図１１（Ｂ）に示すように、制御電圧ＶＲＡＭＰに対して直線的に増加するようになる。このようにパワーアンプ２１０の出力電力ＰＯＵＴを制御電圧ＶＲＡＭＰにより、ｄＢの単位で線形に制御することは、振幅ループを安定に動作させるために有効なことである。
【００７５】
一方、変調回路からの基準信号ＳＲＥＦは８−ＰＳＫで変調された信号であり変動する振幅成分を有しているが、振幅制御ループの作用により、パワーアンプ２１０の出力電力ＰＯＵＴの振幅成分が基準信号ＳＲＥＦと一致するように制御がなされる。このときパワーアンプ２１０の出力電力ＰＯＵＴは上述したパワー制御により所望の値に固定される。このようにポーラーループでは、８−ＰＳＫで変調された振幅成分に影響を与えることなく、所望の出力パワーを維持できる。
【００７６】
なお、可変利得増幅回路ＭＶＧＡは、例えば図１２のような回路で構成されている場合、そのバイアス電流ＩＥＥを指数関数的に変化させることにより、制御電圧ＶＲＡＭＰに対してゲインをリニアに変化させるように制御することができる。
【００７７】
以上本発明者によってなされた発明を幾つかの実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、発振器ＩＦ−ＶＣＯで生成された変調用の発振信号φＩＦを分周回路ＤＶＤで分周して、タイマカウンタＴＭＣに供給されてこれをカウント動作させるクロックφｃを生成するようにしているが、ＲＦ−ＶＣＯで生成された発振信号φＲＦを分周回路で分周してタイマカウンタＴＭＣを動作させるクロックを生成してもよい。さらに、ベースバンドＬＳＩ３００から供給されるシステムクロックが、タイマカウンタＴＭＣを動作させるのに用いられるようにしても良い。また、前記実施例では、送信系回路の制御についてのみ説明したが、受信系回路１９０に対する制御信号もシーケンサ１８０により生成させることができる。
【００７８】
本発明は、ＧＳＭ方式とＤＣＳ１８００方式の２つの方式に従った通信が可能に構成されたデュアルバンド方式のシステムに適用した場合を説明しているが、ＧＳＭ方式またはＤＣＳ方式のいずれか一方、またはこれらの方式に加えＰＣＳ（Ｐｅｒｓｏｎａｌ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ　Ｓｙｓｔｅｍ）１９００方式やＧＳＭ８５０方式に従った通信が可能に構成されたトリプルバンド方式やクォッドバンド方式のシステムにおいて、ＧＭＳＫ変調モードの他に８−ＰＳＫ変調モードによる位相変調を伴なう通信を行なえるようにする場合にも利用することができる。
【００７９】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、位相変調と振幅変調を行なう機能を有し、送信開始時に出力パワーアンプの出力電力を規定時間内に所定のレベルまで確実に増加させることができる携帯電話器のような無線通信装置を実現することができる。
【００８０】
また、本発明に従うと、位相変調と振幅変調を行なうモードや振幅変調を行なわず位相変調のみ行なうモードなど複数のモードで動作できるようにシステムを構成する場合にも、単にレジスタに設定する値を変えるだけで動作モードごとに送信開始時に出力パワーアンプの出力電力を規定されている時間内に所定のレベルまで確実に増加させることができる柔軟性の高い無線通信装置を実現することができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施形態であるポーラーループ方式の送信回路の概略構成とそれを用いた無線通信システムの構成例を示すブロック図である。
【図２】図２は、図１の送信回路におけるポーラーループのより詳細な構成例を示すブロック図である。
【図３】図３は、本発明の実施例において使用する位相検出回路の具体例を示す回路図である。
【図４】図４は、図３の位相検出回路における入力信号の位相差と出力電流との関係を示すグラフである。
【図５】図５は、本発明の実施例におけるシーケンサの構成例を示す回路図である。
【図６】図６は、本発明のポーラーループ方式の送信回路による出力電力立上げ時の出力レベルの変化とＧＳＭシステムの規格で規定されている要求出力レベルが高い時のタイムマスクとの関係を示す説明図である。
【図７】図７は、本発明のポーラーループ方式の送信回路による出力電力立上げ時の出力レベルの変化とＧＳＭシステムの規格で規定されている要求出力レベルが低い時のタイムマスクとの関係を示す説明図である。
【図８】図８は、本発明の実施例の送信回路による８−ＰＳＫ変調モードにおける出力電力立上げ時の動作手順を示すタイムチャートである。
【図９】図９は、本発明の実施例の送信回路による振幅ループを使用したＧＭＳＫ変調モードにおける出力電力立上げ時の動作手順を示すタイムチャートである。
【図１０】図１０は、本発明の実施例の送信回路による振幅ループを使用しないＧＭＳＫ変調モードにおける出力電力立上げ時の動作手順を示すタイムチャートである。
【図１１】図１１（Ａ），（Ｂ）は、本発明による送信回路のポーラーループにおける出力制御電圧ＶＲＡＭＰと出力パワーアンプおよび利得可変増幅回路のゲインとの関係、並びに出力制御電圧ＶＲＡＭＰと出力パワーアンプの出力電力との関係を示すグラフである。
【図１２】図１２は、本発明の実施例において使用する利得可変増幅回路の具体例を示す回路図である。
【符号の説明】
１００　　高周波ＩＣ
１１０　　位相分周回路
１２０　　直交変調回路
１３１　　ミクサ
１３２　　ミクサ
１４０　　位相検出回路
１５０　　振幅検出回路
１６０　　利得制御回路
１７０　　レジスタ
１８０　　シーケンサ
１９０　　受信系回路
２００　　パワーモジュール
２１０　　パワーアンプ
２２０　　カプラ
２３０　　電圧制御回路
３００　　ベースバンド回路
ＴｘＶＣＯ　　送信用発振器
φＲＦ　　高周波発振器からの発振信号
φＩＦ　　中間周波数の発振信号
ＬＰＦ１　　ループフィルタ
Ｉ，Ｑ　　Ｉ／Ｑ信号
ＳＲＥＦ　　基準信号
ＳＦＢ　　フィードバック信号
Ｃ０〜Ｃ４　　容量素子
Ｒ１〜Ｒ３，ＲＴ１　　抵抗素子
ＳＷ０〜ＳＷ３　　スイッチ
ＡＰＤ　　アナログ位相比較器
ＤＰＤ　　デジタル位相比較器
ＬＶＳ　　レベルシフト回路
ＲＦ−ＶＣＯ　　高周波発振器
ＩＦ−ＶＣＯ　　発振器
ＭＶＧＡ，ＩＶＧＡ　　可変利得増幅回路
ＶＩＣ　　電流電圧変換器
【図１】
2004007446.tif 000003
【図２】
2004007446.tif 000004
【図３】
2004007446.tif 000005
【図４】
2004007446.tif 000006
【図５】
2004007446.tif 000007
【図６】
2004007446.tif 000008
【図７】
2004007446.tif 000009
【図８】
2004007446.tif 000010
【図９】
2004007446.tif 000011
【図１０】
2004007446.tif 000012
【図１１】
2004007446.tif 000013
【図１２】
2004007446.tif 000014