(57)【要約】【課題】完全なゲートワイヤードロジックや汎用プロセッサ方式の問題点を解決し、小さな回路規模で複数の暗復号方式をサポートするデータ暗復号回路を提供する。【解決手段】暗復号化処理に必要な演算手段（加算器１０１など）の組み合わせパターンを複数格納する演算パターン格納メモリ１０９に、プログラムカウンタ１１０から組み合わせパターンの出力順を指令し、この指令に基づき演算選択回路１０８で複数の演算手段から任意の演算手段を選択して組み合わせ、デジタル信号により伝送されるデータを前記組み合わされた演算手段により暗復号化処理する。【選択図】　　　図１
2004029347.tif 000002
【特許請求の範囲】
【請求項１】
暗復号化処理に必要な演算手段の組み合わせパターンを複数格納する演算パターン格納手段と、
前記演算パターン格納手段に組み合わせパターンの出力順を指令するパターン出力指令手段と、
前記パターン出力指令手段の指令により出力される組み合わせパターンに基づき前記複数の演算手段から任意の演算手段を選択して組み合わせる演算選択手段とを備え、
デジタル信号により伝送されるデータを前記選択された演算手段により暗復号化処理することを特徴とするデータ暗復号回路。
【請求項２】
請求項１記載のデータ暗復号回路において、
演算手段は、外部からの入力値、回路内部の演算値又は定数のうちの任意の２値と加減乗除が可能な演算器を含むことを特徴とするデータ暗復号回路。
【請求項３】
請求項１記載のデータ暗復号回路において、
演算手段は、否定、論理和、論理積或いは排他的論理和のいずれか、又はそれらの組み合わせを含むことを特徴とするデータ暗復号回路。
【請求項４】
請求項１記載のデータ暗復号回路において、
演算手段は、データ束線のうちの任意の１ビット、複数ビット又は全ビットを他の任意のビットと入れ替えることができるビット変換回路を含むことを特徴とするデータ暗復号回路。
【請求項５】
請求項４記載のデータ暗復号回路において、
ビット変換回路は、ビットの入れ替え位置を指定するセレクタ回路を備えていることを特徴とするデータ暗復号回路。
【請求項６】
請求項１記載のデータ暗復号回路において、
演算手段の演算結果を一時的に保持するデータ保持手段を備え、
前記データ保持手段に前記演算手段の演算結果を出力することで演算手段を再度演算可能なように解放することを特徴とするデータ暗復号回路。
【請求項７】
請求項１記載のデータ暗復号回路において、
演算パターン格納手段に外部から書き込みができる入力手段を備えていることを特徴とするデータ暗復号回路。
【請求項８】
請求項１記載のデータ暗復号回路において、
演算パターン格納手段に格納されている組み合わせパターンの出力範囲を指定して当該出力範囲をパターン出力指令手段に繰り返し指定する演算パターン制御手段を備えていることを特徴とするデータ暗復号回路。
【請求項９】
請求項８記載のデータ暗復号回路において、
演算パターン制御手段は、複数の繰り返し演算パターン群が登録可能になっていることを特徴とするデータ暗復号回路。
【請求項１０】
請求項８又は９記載のデータ暗復号回路において、
演算パターン制御手段は、演算パターン格納手段に格納されている組み合わせパターンの出力範囲の起点を指定する繰り返し起点レジスタと、
前記演算パターン格納手段に格納されている組み合わせパターンの出力範囲の終点を指定する繰り返し終点レジスタと、
パターン出力指令手段から出力される現在時点における組み合わせパターンと前記繰り返し終点レジスタに設定されている組み合わせパターンの終点とを比較し、両者の値が等しくなると前記パターン出力指令手段の組み合わせパターンの値が起点になるように前記繰り返し起点レジスタに信号を出力する比較器と、
組み合わせパターンの出力範囲の繰り返し回数を設定する繰り返し回数レジスタとを備えていることを特徴とするデータ暗復号回路。
【請求項１１】
請求項１０記載のデータ暗復号回路において、
繰り返し起点レジスタ、繰り返し終点レジスタ及び繰り返し回数レジスタは、外部から書き込みができるようになっていることを特徴とするデータ暗復号回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル信号により伝送されるデータを暗復号化処理するデータ暗復号回路に関する。
【０００２】
【従来の技術】
近年、放送／通信を媒体とした情報ネットワークが急速に発展しているが、その技術的背景には、デジタル化の技術進展が大きく貢献している。デジタル化によって膨大なデータが超高速で正確に伝送できるようになり、デジタル放送／通信網を活用したサービスが急増している。このようなデジタル放送／通信を用いて伝送されるデータの中には、第三者には見られたくないデータや、対価を要求する（契約者のみ取得を許可する）データなどがある。これらのデータは、通常、暗号化（スクランブル）されて伝送し、受信側で復号化（デスクランブル）処理を行なった後にデータ処理を行なう。復号化のための鍵を持っている受信者のみ、受信したデータの内容を確認できることによって、データの守秘性を確保している。
【０００３】
また、今日では、受信したデータをハードディスクや磁気テープなどの媒体に記録する場合がある。折角、暗復号を用いて受信したデータも、記録する時にそのままのデータを記録しておくと、不正にアクセスされる場合が考えられる。また、放送／通信元の思惑として、そのデータを複製して欲しくない場合もある。このような場合には、記録する前にデータを再暗号化する必要がある。
【０００４】
暗復号方式には、様々な種類のものが考えられているが、基本的なアーキテクチャは次の通りである。
【０００５】
暗復号化を行なう場合には鍵を用いる。元となるデータと鍵を用いて、和差演算、ビットシフトやビット単位での排他的論理和（Ｅ−ＯＲ）などのビット演算、ビット位置の入れ替えなどの各種演算を組み合わせて、暗復号化を行なう。暗復号方式によっては、対象データの直前の処理データや、複数種の鍵を用いることにより、より強固な暗復号化を行なう場合もある。
【０００６】
【発明が解決しようとする課題】
しかし、今までのデータ暗復号回路は、その方式によって演算方法が全く異なるため、複数の暗復号方式を実現しようとすると、各々の暗復号方式に対応した回路を別々に搭載するしかなく、回路規模が大きくなる欠点があった。その欠点は、搭載するデータ暗復号回路が増えれば増えるほど大きくなる。また、設計完了後、新たな暗復号方式をサポートすることはできなかった。
【０００７】
一方、汎用プロセッサによる暗復号演算についても、同一性能の処理をするものを用意しようと思うと、専用ハードウェアと比べて回路規模的に不利であった。特に、暗復号方式でよく用いられるビットシフトやビット変換処理は、ハードウェアで実現するには各ビット線を入れ替えるだけで実現（ゲート不要。処理時間も限りなく零に近い）できるが、汎用プロセッサでは、その処理だけで数クロックから数十クロックを要してしまう。
【０００８】
本発明はかかる点に鑑みてなされたものであり、その目的とするところは、完全なゲートワイヤードロジックや汎用プロセッサ方式の問題点を解決し、少ないゲート数で複数の暗復号方式をサポートするデータ暗復号回路を提供することである。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、様々な暗復号方式があるといえども、使用されている演算の種類は従来の技術で述べた種類にほぼ限定されているので、必要とされる演算器を必要数準備しておき、暗復号方式に合わせてその都度、これらの演算器を組み合わせることにより暗復号の演算を実行すること、及び組み合わせパターンを演算パターン格納メモリに格納しておき、演算選択回路にて組み合わせを制御することを特徴とし、次のような解決手段を講じた。
【００１０】
すなわち、請求項１に記載の発明は、暗復号化処理に必要な演算手段の組み合わせパターンを複数格納する演算パターン格納手段と、前記演算パターン格納手段に組み合わせパターンの出力順を指令するパターン出力指令手段と、前記パターン出力指令手段の指令により出力される組み合わせパターンに基づき前記複数の演算手段から任意の演算手段を選択して組み合わせる演算選択手段とを備え、デジタル信号により伝送されるデータを前記選択された演算手段により暗復号化処理することを特徴とする。
【００１１】
請求項２に記載の発明は、請求項１に記載の発明において、演算手段は、外部からの入力値、回路内部の演算値又は定数のうちの任意の２値と加減乗除が可能な演算器を含むことを特徴とする。
【００１２】
請求項３に記載の発明は、請求項１に記載の発明において、演算手段は、否定、論理和、論理積或いは排他的論理和のいずれか、又はそれらの組み合わせを含むことを特徴とする。
【００１３】
請求項４に記載の発明は、請求項１に記載の発明において、演算手段は、データ束線のうちの任意の１ビット、複数ビット又は全ビットを他の任意のビットと入れ替えることができるビット変換回路を含むことを特徴とする。
【００１４】
請求項５に記載の発明は、請求項４に記載の発明において、ビット変換回路は、ビットの入れ替え位置を指定するセレクタ回路を備えていることを特徴とする。
【００１５】
請求項６に記載の発明は、請求項１に記載の発明において、演算手段の演算結果を一時的に保持するデータ保持手段を備え、前記データ保持手段に前記演算手段の演算結果を出力することで演算手段を再度演算可能なように解放することを特徴とする。
【００１６】
請求項７に記載の発明は、請求項１に記載の発明において、演算パターン格納手段に外部から書き込みができる入力手段を備えていることを特徴とする。
【００１７】
請求項８に記載の発明は、請求項１に記載の発明において、演算パターン格納手段に格納されている組み合わせパターンの出力範囲を指定して当該出力範囲をパターン出力指令手段に繰り返し指定する演算パターン制御手段を備えていることを特徴とする。
【００１８】
請求項９に記載の発明は、請求項８に記載の発明において、演算パターン制御手段は、複数の繰り返し演算パターン群が登録可能になっていることを特徴とする。
【００１９】
請求項１０に記載の発明は、請求項８又は９に記載の発明において、演算パターン制御手段は、演算パターン格納手段に格納されている組み合わせパターンの出力範囲の起点を指定する繰り返し起点レジスタと、前記演算パターン格納手段に格納されている組み合わせパターンの出力範囲の終点を指定する繰り返し終点レジスタと、パターン出力指令手段から出力される現在時点における組み合わせパターンと前記繰り返し終点レジスタに設定されている組み合わせパターンの終点とを比較し、両者の値が等しくなると前記パターン出力指令手段の組み合わせパターンの値が起点になるように前記繰り返し起点レジスタに信号を出力する比較器と、組み合わせパターンの出力範囲の繰り返し回数を設定する繰り返し回数レジスタとを備えていることを特徴とする。
【００２０】
請求項１１に記載の発明は、請求項１０に記載の発明において、繰り返し起点レジスタ、繰り返し終点レジスタ及び繰り返し回数レジスタは、外部から書き込みができるようになっていることを特徴とする。
【００２１】
上記の構成により、請求項１〜１１に記載の発明では、暗復号に必要な複数の演算手段の組み合わせパターンが演算選択手段にて自在に設定されるため、複数の暗復号処理が最小限の回路規模で実現可能になる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について図面に基づいて説明する。
【００２３】
図１は本発明の実施の形態に係るデータ暗復号回路の基本形の例を示す。
【００２４】
図１において、１０１は２値の和を計算する演算手段としての加算器である。１０２は入出力のビットを入れ替える演算手段としてのビット変換回路である。１０３は入力のビットを左右のどちらかにシフト演算して出力する演算手段としてのシフト回路である。１０４、１０５は２値の排他的論理和を計算する演算手段としてのＥ−ＯＲ回路である。１０６、１０７は演算結果を一時的に保持しておくデータ保持手段としてのフリップフロップ回路である。１０８は演算選択手段としての演算選択回路である。１０９は暗復号化処理に必要な演算手段の組み合わせパターンを複数格納する演算パターン格納手段としての演算パターン格納メモリである。１１０は演算パターン格納メモリ１０９のリードアドレスを保持し、前記演算パターン格納メモリ１０９に組み合わせパターンの出力順を指令するパターン出力指令手段としてのプログラムカウンタである。このプログラムカウンタ１１０の指令により出力される組み合わせパターンに基づき、前記演算選択回路１０８で複数の演算手段（加算器１０１など）から任意の演算手段を選択して組み合わせ、デジタル信号により伝送されるデータを前記選択された演算手段により暗復号化処理するようになっている。
【００２５】
次に、これらの接続関係を詳しく説明する。
【００２６】
プログラムカウンタ１１０は演算パターン格納メモリ１０９に接続されており、プログラムカウンタ１１０が指し示す演算パターン格納メモリ１０９のアドレスに格納されている値が演算選択回路１０８に出力される。
【００２７】
演算選択回路１０８は、各演算手段の出力や外部データを入力とし、演算パターン格納メモリ１０９からの出力に応じて各演算手段の入力や出力データを選択する。前記各演算手段及びフリップフロップ回路１０６、１０７の入出力はいずれも演算選択回路１０８に接続されている。
【００２８】
次に、このデータ暗復号回路の動作を説明するための暗復号方式の演算の一例を図２に示す。本方式においては、排他的論理和、加算、シフト演算、ビット変換の各演算から構成されている。また、パターン２２１の部分はパターン２２０と同一処理であり、全体としてパターン２２０を２回繰り返すことを意味している。
【００２９】
なお、本実施の形態においては、入出力信号線（バス幅６４ビット）を除いて各信号線のバス幅はすべて３２ビットと仮定して以下説明するが、このバス幅は本発明の本質ではなく、何ビットでも構わないことを予め断っておく。
【００３０】
次に、この暗復号方式を図１に示す本発明のデータ暗復号回路によって処理する動作を説明する。
【００３１】
暗復号処理すべきデータは、外部から入力するものとする。データはまず図２で示すように、上位３２ビットと下位３２ビットの排他的論理和２０１（Ｅ−ＯＲ）をとる必要がある。演算選択回路１０８により、信号線１５５には外部の上位３２ビット、信号線１５６には外部の下位３２ビットが接続される。その結果、Ｅ−ＯＲ回路１０４にて所定の演算が行なわれ、その結果が信号線１６４に出力される。また、同時に下位３２ビットとキー１の排他的論理和２０２（Ｅ−ＯＲ）を求めるために、演算選択回路１０８により外部からのデータの下位３２ビットを信号線１５７へ、ＫＥＹ１から入力されるキー１値を信号線１５８へそれぞれ接続する。これにより、Ｅ−ＯＲ回路１０５にて所定の演算が行なわれ、信号線１６５にその結果が出力される。
【００３２】
次に、図２のフローにおける加算処理２０３を実行させる。加算には、排他的論理和２０１の結果、すなわち信号線１６４の値と、排他的論理和２０２の結果、すなわち信号線１６５の値を用いる。信号線１６４と加算器１０１の入力信号線１５１、信号線１６５と加算器１０１の入力信号線１５２をそれぞれ、演算選択回路１０８を用いて接続する。その結果、加算器１０１にて両値が加算されてその結果が信号線１６１に出力される。この加算結果は、引き続き図２のフローにおけるシフト処理２０４に使う必要があるので、演算選択回路１０８を介して信号線１５４に接続する。その結果、シフト回路１０３にてシフト処理２０４が行なわれ、信号線１６３に結果が出力される。
【００３３】
次に、図２のフローにおける排他的論理和２０５、２０６の演算を引き続き行なう必要があるが、図１に与えられているＥ−ＯＲ回路１０４、１０５は既に使っている。また同期回路では、１システムクロックの間に処理できる演算回路量に限界があるので、ここでこれまでの演算結果をフリップフロップ回路１０６、１０７に一時的に保持させることにする。排他的論理和２０１の結果、すなわち信号線１０６と信号線１５９とを、またシフト処理２０４の結果、すなわち信号線１６３と信号線１６０とを演算選択回路１０８を介して各々接続する。フリップフロップ回路１０６、１０７は、図１には記載されていないシステムクロックにより演算結果が保持される。
【００３４】
ここで、これまでの演算を行なった各演算手段は、フリップフロップ回路１０６、１０７に一旦演算結果を保持したことにより解放され、再度演算可能になる。すなわち、演算選択回路１０８により接続されていた各信号線は、改めて新しい信号線の組み合わせを実現することができる。
【００３５】
そこで、次に、図２のフローにおける排他的論理和２０５の演算を行なう。フリップフロップ回路１０７に保持されたシフト処理２０４の結果が信号線１６７に出力されているので、演算選択回路１０８にて信号線１５５と接続する。また、外部の下位３２ビットを信号線１５６に接続することにより、Ｅ−ＯＲ回路１０４にて排他的論理和２０５の処理を行なうことができ、結果が信号線１６４に出力される。また、同時に上位３２ビットとキー２の排他的論理和２０６を求めるために、演算選択回路１０８により外部からのデータの上位３２ビットを信号線１５７へ、ＫＥＹ２から入力されるキー２値を信号線１５８へそれぞれ接続する。これにより、Ｅ−ＯＲ回路１０５にて排他的論理和２０６の処理を行なうことができ、結果が信号線１６５に出力される。その後、ビット変換２０７と加算処理２０８を実行させる。
【００３６】
このように必要な演算手段及びフリップフロップ回路１０６、１０７を演算選択回路１０８を用いて接続することにより、演算を自由に組み合わせることができる。
【００３７】
次に、ビット変換回路１５３とシフト回路１５４について図３を用いて説明する。
【００３８】
ビット変換回路１０２内は、出力ビットごとにセレクタ回路３０１、３０２、…３３２を構成している。各セレクタ回路３０１、３０２、…３３２は、入力されている信号線（バス）の全ビット或いは必要なビットのみが選択される信号線として入力されている。これにより入力される信号線の各ビットを任意のビット位置に変換して出力することができる。このうち、入力信号線の全ビットを前後を入れ替えないまま、上位側或いは下位側に移動させることにより、シフト回路と同等となる。なお、これらのビット入替（シフト）制御は信号線３５１により行なわれる。
【００３９】
次に、演算手段の選択接続を行なう演算選択回路１０８について図４の例を用いて説明する。
【００４０】
演算選択回路１０８は、接続すべき演算手段及びフリップフロップ回路１０６、１０７の入力信号線、さらに出力信号線の本数に相当するセレクタ回路４０１、４０２、…４３２を持っている。信号線４５１は各セレクタ回路４０１、４０２、…４３２の選択制御線である。この信号により複数入力のうちのどの信号線を各演算回路の入力とするかを選択することができる。信号線４５１の値は、システムクロックに同期して変化し、各信号線の接続が変更される。なお、各セレクタ回路４０１、４０２、…４３２の出力に接続されている演算手段及びフリップフロップ回路１０６、１０７の出力信号線は、同じセレクタの入力信号線の１つとはならない。
【００４１】
次に、この演算選択回路１０８、ビット変換回路１０２及びシフト回路１０３を制御する動作を図１を用いて説明する。
【００４２】
プログラムカウンタ１１０は、外部からの起動（例えばＣＰＵによる暗復号処理スタート）によりシステムクロックごとにカウントアップを始め、その値を演算パターン格納メモリ１０９に出力するカウンタである。演算パターン格納メモリ１０９には、演算選択回路１０８、ビット変換回路１０２及びシフト回路１０３の制御組み合わせパターンが番地ごとに複数格納されている。最初はプログラムカウンタ１１０は先頭番地を指しており、信号線１７０、１７１、１７２には、先頭番地に格納されている制御組み合わせパターンが出力されている。プログラムカウンタ１１０がカウントアップするごとに指し示す番地が進み、出力される制御組み合わせパターンが変更される。演算パターン格納メモリ１０９に必要な制御組み合わせパターン群を順番に格納しておくことによって所定の演算が所定の順番に処理される。これにより、所望の暗復号方式に従った演算を行なうことができる。
【００４３】
なお、演算パターン格納メモリ１０９に外部のＣＰＵから書き込みができる入力手段としてのインタフェースを付加することにより、ソフトのより自由な演算パターンを指定／変更することができる。
【００４４】
複数の暗復号方式をサポートする場合には、演算パターン格納メモリ１０９に演算パターン群を２方式分搭載しておく。暗復号処理の起動時（プログラムカウンタ１１０の起動時）にどの演算パターン群の処理を行なうかを同時に指定するため、プログラムカウンタの初期値を設定する。これにより、演算パターンは任意の箇所から選択実行することができる。
【００４５】
次に、同じ処理を繰り返し実行することができる演算パターン制御手段としての演算パターン制御回路５００の例を図５を用いて説明する。
【００４６】
暗復号処理では、同じ処理を複数回繰り返す必要がある場合が多い。例えば図２において、パターン２２０とパターン２２１は同じ処理である。このような場合、演算パターン格納メモリ１０９に同じパターンを順に登録しておいてもよいが、それだけ多くのメモリを使用しなければならない。３回、４回の繰り返しの場合にはさらに多くのメモリが必要である。
【００４７】
本発明の演算パターン制御回路５００は、処理が必要な演算パターン登録範囲の起点と終点を指定する繰り返し起点レジスタ５０１及び繰り返し終点レジスタ５０２と、現在のプログラムカウンタ１１０が持つ値と繰り返し終点レジスタ５０２の値とを比較する比較器５０３と、繰り返し回数を設定する繰り返し回数レジスタ５０４から構成される。
【００４８】
この演算パターン制御回路５００では、プログラムカウンタ１１０のカウントアップにより順次演算パターンを信号線１７０、１７１、１７２に出力するが、プログラムカウンタ１１０の値が繰り返し終点レジスタ５０２の設定値と等しくなり、なおかつ、繰り返し回数レジスタ５０４に１以上の値が設定されている場合には、プログラムカウンタ１１０の値は繰り返し起点レジスタ５０１の値に置き換えられる。これにより、ある範囲内の同一演算パターンを繰り返し実行できる。なお、繰り返し回数レジスタ５０４の値は、プログラムカウンタ１１０の値が繰り返し起点レジスタ５０１の値に置き替わるごとに１ずつデクリメントされる。
【００４９】
また、繰り返し演算パターン群が複数ある場合には、繰り返し起点、繰り返し終点、繰り返し回数を複数登録しておく繰り返しパターンテーブル（図示しない）を準備することもできる。ＣＰＵが演算を行なう時、必要とするエントリを指定すると、そのエントリに登録されている繰り返し起点、繰り返し終点、繰り返し回数がそれぞれ繰り返し起点レジスタ５０１、繰り返し終点レジスタ５０２、繰り返し回数レジスタ５０４に設定されて処理を開始させることができる。これにより、複数の演算パターン群に対する繰り返し処理を行なうことができる。
【００５０】
このように、本発明の実施の形態に係るデータ暗復号回路では、暗復号化処理に必要な演算手段（加算器１０１など）の組み合わせパターンを複数格納する演算パターン格納メモリ１０９に、プログラムカウンタ１１０から組み合わせパターンの出力順を指令し、この指令に基づき演算選択回路１０８で複数の演算手段から任意の演算手段を選択して組み合わせ、デジタル信号により伝送されるデータを前記選択された演算手段により暗複号化処理するようにしたので、複数の暗復号処理を必要な場合に最小限の回路規模で実現することができる。また、仕様の変更／追加、新規格に対しても対応することも可能である。
【００５１】
【発明の効果】
以上説明したように、本発明によれば、暗復号に必要な複数の演算手段の組み合わせパターンを演算選択手段にて自在に設定できるようにしたので、最小限のハードウェア資源を有効利用しながら複数の暗復号処理を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るデータ暗復号回路の例である。
【図２】本発明の実施の形態を説明するための暗復号方式の一例である。
【図３】本発明の実施の形態におけるビット変換回路の例である。
【図４】本発明の実施の形態における演算選択回路の例である。
【図５】本発明の実施の形態における演算パターン制御回路の例である。
【符号の説明】
１０１　　　　　　　　　　加算器（演算手段）
１０２　　　　　　　　　　ビット変換回路（演算手段）
１０３　　　　　　　　　　シフト回路（演算手段）
１０４、１０５　　　　　　　　　　Ｅ−ＯＲ回路（演算手段）
１０６、１０７　　　　　　　　　　フリップフロップ回路（データ保持手段）
１０８　　　　　　　　　　演算選択回路（演算選択手段）
１０９　　　　　　　　　　演算パターン格納メモリ（演算パターン格納手段）
１１０　　　　　　　　　　プログラムカウンタ（パターン出力指令手段）
２０１、２０２、２０５、２０６　　　　Ｅ−ＯＲ論理
２０３、２０８　　　　　　　　　　加算論理
２０４　　　　　　　　　　シフト論理
２０７　　　　　　　　　　ビット変換論理
２２０、２２１　　　　　　　　　　演算論理群
３０１、３０２、…３３２　　　　　　セレクタ回路
４０１、４０２、…４３２　　　　　　セレクタ回路
５００　　　　　　　　　演算パターン制御手段（演算パターン制御回路）
５０１　　　　　　　　　　繰り返し起点レジスタ
５０２　　　　　　　　　　繰り返し終点レジスタ
５０３　　　　　　　　　　比較器
５０４　　　　　　　　　　繰り返し回数レジスタ
【図１】
2004029347.tif 000003
【図２】
2004029347.tif 000004
【図３】
2004029347.tif 000005
【図４】
2004029347.tif 000006
【図５】
2004029347.tif 000007