(57)【要約】【課題】後の組み立て工程でのワイヤボンド性を損なうことなく、紫外線照射により低下したＬ−ＰＮＰトランジスタの電流増幅率を回復させることができる半導体装置の製造方法を提供する。【解決手段】不揮発性半導体記憶素子を消去状態とする紫外線消去工程と、ウェハから切り分けられたＩＣチップをパッケージする組立工程との間にて、ＩＣに対して２５０℃の熱処理を施す。これにより、不揮発性半導体記憶素子とラテラル型ＰＮＰトランジスタとを同一の半導体基板に混載した半導体装置の製造において、ウェハ加工後や不揮発性半導体記憶素子の特性検査後に行う紫外線照射により、Ｌ−ＰＮＰトランジスタに紫外線が照射されることでｈｆｅが低下しても、低下したｈｆｅを回復させることができる。【選択図】        図１
2004241708.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性半導体記憶素子とラテラル型ＰＮＰトランジスタとを同一の半導体基板に混載した半導体装置の製造方法において、
同一半導体基板に前記不揮発性半導体記憶素子と前記ラテラル型ＰＮＰトランジスタとを混載したＩＣを半導体ウェハに形成するウェハ加工工程と、
前記ＩＣに紫外線を照射し、前記不揮発性半導体記憶素子を消去状態とする第１の紫外線消去工程と、
前記第１の紫外線消去工程の後に、前記ＩＣ中の前記不揮発性半導体記憶素子を検査する工程と、
前記検査後の前記ＩＣに紫外線を照射し、前記不揮発性半導体記憶素子を消去状態とする第２の紫外線消去工程と、
前記第２の紫外線消去工程の後に、前記Ｌ−ＰＮＰトランジスタに対して２５０℃以上３００℃未満で行う熱処理工程と、
前記ＩＣを半導体ウェハから切り分けてＩＣチップを形成する工程と、
前記熱処理工程の後に前記ＩＣチップをパッケージする組み立て工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不揮発性半導体記憶素子とラテラル型ＰＮＰトランジスタとを同一の半導体基板に混載した半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、不揮発性半導体記憶素子とラテラル型ＰＮＰトランジスタ（以下、Ｌ−ＰＮＰトランジスタと呼ぶ。）とを同一の半導体基板に混載した半導体装置がある（例えば、非特許文献１参照）。
【０００３】
また、不揮発性半導体記憶素子を有する半導体装置を製造する方法としては、図５に示す製造工程にて製造する方法がある（例えば、特許文献１参照）。図５に不揮発性半導体記憶素子を有する半導体装置の製造工程を示す。
【０００４】
図５に示すように、不揮発性半導体記憶素子を有する半導体装置の製造工程は、半導体ウェハに不揮発性半導体記憶素子を含むＩＣを形成する半導体ウェハ加工工程と、紫外線照射により、半導体ウェハ加工工程にて書き込み状態となった不揮発性半導体記憶素子を消去状態とする第１の紫外線消去工程と、不揮発性半導体記憶素子の良否を検査する検査工程と、検査後に、紫外線照射により不揮発性半導体記憶素子のデータを消去する第２の紫外線消去工程と、半導体ウェハからＩＣチップを切り分けた後、そのＩＣチップをパッケージする組立工程と、を有して構成されている。
【０００５】
不揮発性半導体記憶素子とＬ−ＰＮＰトランジスタとを同一の半導体基板に混載した半導体装置の製造方法も、上記した不揮発性半導体記憶素子を有する半導体装置の製造工程と同様に、半導体ウェハ加工工程と、第１の紫外線消去工程と、ＩＣ特性検査工程と、第２の紫外線消去工程と、組み立て工程とを有して構成される。
【０００６】
具体的には、不揮発性半導体記憶素子としてＥＰＲＯＭを有する場合を例にすると、半導体ウェハ加工工程では、ソース領域、ドレイン領域、フローティングゲート、及びコントロールゲート等を有するＥＰＲＯＭと、Ｎ型ベース領域、Ｐ型コレクタ領域、及びＰ型エミッタ領域等を有するＬ−ＰＮＰトランジスタと、を同一の半導体基板に混載したＩＣを形成する。
【０００７】
この半導体ウェハ加工工程では、種々のチャージにより、ＥＰＲＯＭのフローティングゲート内に電荷が集まるため、しきい値電圧が変化している。そこで、第１の紫外線消去工程では、この不均一となったしきい値電圧を均一にするため、ＥＰＲＯＭに対して、紫外線を照射する。これにより、ＥＰＲＯＭをデータが消去された消去状態とする。
【０００８】
次に、ＩＣ特性検査工程では、まず、先の第１の紫外線消去工程により、ＥＰＲＯＭが消去状態となっているかどうか判定する。そして、ＥＰＲＯＭに対してデータの書き込みを行い、書き込み状態を判定する。これにより、ＥＰＲＯＭに対して、正常に書き込みが行えるかどうか検査する。
【０００９】
なお、この工程では、同一の基板に形成されているＬ−ＰＮＰトランジスタ等の他の素子に対しても素子特性の検査を行う。このようにして、半導体ウェハに形成されている種々のＩＣを検査する。
【００１０】
第２の紫外線消去工程では、ＩＣ特性検査工程で書き込み状態となったＥＰＲＯＭに対して紫外線照射することにより、ＥＰＲＯＭを消去状態とする。つまり、この工程ではＥＰＲＯＭを初期化する。
【００１１】
第２の紫外線消去工程後に、半導体ウェハからＩＣチップを切り分け、その後、組み立て工程を行う。この組み立て工程では、例えば、リードフレームにＩＣチップを搭載する工程、ＩＣチップを外部電極と接続するために、ＩＣチップの表面周辺部に配置されたボンディングパッドと、リードフレーム側のリード電極を、金等のワイヤにより電気的に接続するボンディング工程、樹脂によりＩＣチップを封止する樹脂封止工程等を行い、ＩＣチップをパッケージする。
【００１２】
その後、更にパッケージされたＩＣに対する検査工程等を経ることにより、ＥＰＲＯＭと、Ｌ−ＰＮＰトランジスタとを同一の半導体基板に混載した半導体装置が製造される。
【００１３】
ところで、第１、第２の紫外線消去工程では、ＩＣに対して紫外線が照射されることから、紫外線はＬ−ＰＮＰトランジスタにも照射される。このため、以下に説明するように、Ｌ−ＰＮＰトランジスタにおけるエミッタ領域を接地したときのベース電流（Ｉｂ）に対するコレクタ電流（Ｉｃ）の比である電流増幅率（ｈｆｅ）が低下するという問題が生じることがわかった。
【００１４】
図２に紫外線照射時間とＬ−ＰＮＰトランジスタにおけるｈｆｅとの関係を示す。図２の左側半分に示すように、紫外線の照射時間が長くなるにつれて、ｈｆｅが低下してしまう。
【００１５】
本発明者がこの原因を調査したところ、次のことが推測される。図６に紫外線照射時間と、Ｌ−ＰＮＰトランジスタにおけるＶｅｂ−Ｉｂ、Ｉｃ特性との関係を示す。また、図７に図６中の一点鎖線領域の拡大図を示す。Ｉｃは、紫外線の照射時間が増加しても変化が見られないが、図中の矢印にて示すように、Ｉｃが１×１０−５Ａよりも小さい場合では、紫外線照射時間が２時間、４時間と長くなるにつれ、Ｉｂが増加していることがわかる。なお、Ｉｃは紫外線照射の前後で変わらないため、図中では重なって一本の線となっている。また、紫外線照射時間が４時間と６時間のときのＩｂも、図中では重なって一本の線となっている。
【００１６】
一般に、Ｉｂはｅｘｐ（ｑＶｂｅ／ｍＫＴ）に比例し、電流成分が主に再結合電流であるときｍ＝２であり、主に拡散電流であるときｍ＝１であることが知られている。図６中には参考として、ｍ＝１、２のときの傾きを示している。図６、７において、Ｉｂが増加したときのＩｂの傾きはｍ＝２のときの傾きに近づいている。
【００１７】
これらのことから、ｈｆｅが低下したのは、Ｌ−ＰＮＰトランジスタが紫外線に照射され、再結合電流が増加したためであると推測される。なお、再結合電流はエミッタ−ベース接合（ＰＮ接合）における空乏層内で、少数キャリアが多数キャリアと再結合して消滅することにより流れる。
【００１８】
ここで、従来、能動素子を形成した半導体基板において、その能動素子領域を形成した側の基板表面上にスパッタ処理にて薄膜層を形成した後、この半導体基板に４００〜５５０℃の第１の熱処理をし、その後、紫外線等の電磁波を照射し、次いで、３００〜５００℃の第２の熱処理をする技術がある。これは、紫外線等の電磁波を照射することで、低下した電流増幅率を第２の熱処理により、回復することができる技術である（例えば、特許文献２参照）。
【００１９】
このことから、同一半導体基板にＥＰＲＯＭとＬ−ＰＮＰトランジスタとを混載した半導体装置の製造工程において、第１、第２の紫外線消去工程により、低下したＬ−ＰＮＰトランジスタのｈｆｅを回復させる方法として、第２の紫外線消去工程後に、３００〜５００℃の高温での熱処理を行う方法が考えられる。
【００２０】
【非特許文献１】
Ｃｌａｕｄｉｏ  Ｃｏｎｔｉｅｒｏ，  Ｍｕｌｔｉｐｏｗｅｒ−ＢＣＤ  Ｔｅｃｈｎｏｌｏｇｙ，  Ｔｈｅ  ２１ｓ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ  ＭＩＥＬ  ９３  Ｓｅｐｔｅｍｂｅｒ  ２９  ｔｏ  Ｏｃｔｏｂｅｒ  １ｓｔ  １９９３
【００２１】
【特許文献１】
特開平９−２１３０８９号公報
【００２２】
【特許文献２】
特公昭６１−１９１０３号公報
【００２３】
【発明が解決しようとする課題】
しかし、上記した方法にて、ＩＣ特性の検査後に空気中にて３００℃以上の高温で熱処理すると、ＩＣ表面に形成されているボンディングパッド部の表面上に厚い酸化膜が形成される。このため、組み立て工程にてボンディングパッドと外部電極とをワイヤボンディングする際、一般的な方法でワイヤーボンディングを行うと、良好にワイヤーボンディングされない恐れがある。
【００２４】
なお、上記した高温での熱処理を行う方法では、組み立て工程にて、良好にワイヤーボンディングを行うためには、ＩＣ特性の検査後に高温で熱処理する際、窒素雰囲気を備えた拡散炉等の高価な熱処理装置を用いることで、厚い酸化膜が形成されるのを防いだり、若しくは、例えば、ワイヤの材料を変更する等、この高温での熱処理を行わない他の製品とは異なる特別な条件にて、ワイヤーボンディングを行うことが考えられる。しかしながら、高価な熱処理装置を用いたり、ワイヤーボンディングを特別な条件にて行うと、製造コストが増大するため好ましくない。
【００２５】
本発明は上記点に鑑みて、後の組み立て工程でのワイヤボンド性を損なうことなく、紫外線照射により低下したＬ−ＰＮＰトランジスタの電流増幅率を回復させることができる半導体装置の製造方法を提供することを目的とする。
【００２６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、同一半導体基板に不揮発性半導体記憶素子とラテラル型ＰＮＰトランジスタとを混載したＩＣを半導体ウェハに形成するウェハ加工工程と、ＩＣに紫外線を照射し、不揮発性半導体記憶素子を消去状態とする第１の紫外線消去工程と、第１の紫外線消去工程の後に、ＩＣ中の不揮発性半導体記憶素子を検査する工程と、検査後のＩＣに紫外線を照射し、不揮発性半導体記憶素子を消去状態とする第２の紫外線消去工程と、第２の紫外線消去工程の後に、Ｌ−ＰＮＰトランジスタに対して２５０℃以上３００℃未満で行う熱処理工程と、ＩＣを半導体ウェハから切り分けてＩＣチップを形成する工程と、熱処理工程の後にＩＣチップをパッケージする組み立て工程とを有することを特徴としている。
【００２７】
このように、本発明では、第２の紫外線消去工程と、ＩＣチップをパッケージする組み立て工程との間に、ＩＣに対して行う２５０℃以上３００℃未満での熱処理工程を有していることから、第１、第２の紫外線消去工程での紫外線照射により低下したラテラル型ＰＮＰトランジスタの電流増幅率を回復させることができる。また、この熱処理工程は、３００℃未満の低温で行うことから、空気中にて熱処理を行っても、ＩＣのボンディングパッド表面に厚い酸化膜が形成されるのを抑制できる。これにより、ワイヤーボンド性が損なわれないため、その後の組み立て工程でのワイヤーボンディングを良好に行うことができる。
【００２８】
なお、ＩＣを半導体ウェハから切り分けてＩＣチップを形成する工程は、例えば、熱処理工程と組み立て工程との間に配置することができ、ウェハ加工工程から組み立て工程の間であれば、どの工程間に配置されていても良い。例えば、ウェハ加工工程とウェハ加工後の紫外線照射工程との間にて、半導体ウェハからＩＣチップを切り分けてることもできる。
【００２９】
【発明の実施の形態】
（第１実施形態）
本実施形態では、不揮発性半導体記憶素子としてのＥＰＲＯＭと、Ｌ−ＰＮＰトランジスタとを同一の半導体基板に混載した半導体装置を例として説明する。図１に本発明の一実施形態を適用した半導体装置の製造工程を示す。
【００３０】
図１に示すように、本実施形態の製造工程は、従来の技術の欄にて説明した製造工程のうち、第２の紫外線消去工程と組み立て工程との間に、熱処理工程を有する構成となっている。
【００３１】
具体的には、本実施形態の製造工程は、ウェハにＩＣを形成するウェハ加工工程と、ＩＣに対して紫外線を照射し、不揮発性半導体記憶素子を消去状態とする第１の紫外線消去工程と、不揮発性半導体記憶素子の書き込み状態や、他のＬ−ＰＮＰトランジスタ等の特性を検査するＩＣ特性検査工程と、この検査後に、ＩＣに対して紫外線を照射し、不揮発性半導体記憶素子を消去状態とする第２の紫外線消去工程と、熱処理工程と、ウェハから切り分けてＩＣチップを形成する工程、ＩＣチップをパッケージする組立工程とを有して構成され、これらの工程を順に経ることで、本実施形態の半導体装置が製造される。以下では、従来の技術の欄にて説明した製造工程と異なる部分について説明する。
【００３２】
本実施形態では、第２の紫外線消去工程の後に、熱処理工程にて、空気中で熱処理を行う熱処理装置を用いて、ウェハに形成されているＩＣに対し、例えば、２５０℃、２０ｈｒ程度の熱処理を施す。これにより、第２の紫外線消去工程での紫外線照射により、Ｌ−ＰＮＰトランジスタにも紫外線が照射されることで低下したＬ−ＰＮＰトランジスタのｈｆｅを回復させることができる。
【００３３】
参考として、図２にＬ−ＰＮＰトランジスタのｈｆｅと紫外線照射時間及びＬ−ＰＮＰトランジスタのｈｆｅと上記した工程での熱処理時間との関係を示す。なお、熱処理は、６時間紫外線照射されたＬ−ＰＮＰトランジスタに対して行っており、このときの温度は２５０℃である。また、ｈｆｅはＩｃ＝１μＡのときの値である。
【００３４】
図２の左側半分に示すように、Ｌ−ＰＮＰトランジスタは紫外線の照射時間が増加するにつれｈｆｅが低下するが、図２の右側半分に示すように、その後、２５０℃での熱処理を行えば、ｈｆｅを回復させることができる。熱処理時間が１時間のときでは、ｈｆｅを紫外線照射前の大きさに対して８０％以上の大きさまで回復させることができ、さらに２０、５０時間のときでは、９０％以上の大きさまでｈｆｅを回復させることができる。
【００３５】
この結果より、ｈｆｅの回復率は高い程好ましく、製造工程では処理時間はできるだけ短いことが望ましいことから、ｈｆｅを紫外線照射前に対して９０％以上まで回復させることが良いと考えられ、このための熱処理条件としては、２５０℃、２０時間が好ましいと言える。
【００３６】
なお、図示しないが、本発明者が２５０℃よりも低い２００℃等の温度条件にてこの熱処理を行ったところ、ｈｆｅの大きさが紫外線照射前に対して９０％以上となるまでに回復させるためには、２４時間以上かかってしまうことがわかっている。したがって、熱処理時間を１日以内としたい場合、２５０℃以上で行うのが良いと言える。
【００３７】
また、３００℃にて上記した熱処理を行った場合では、２５０℃で行った場合よりも、短時間でｈｆｅの大きさを紫外線照射前に対して９０％以上となるまでに回復させることができることがわかっている。しかし、この場合、空気中で行うとＩＣに形成されているボンディングパッドの表面上に厚い酸化膜が形成されてしまうため、後の組み立て工程でのワイヤボンディングを良好に行うことができない。これらのことから、上記した熱処理は２５０℃以上３００℃未満にて行うことが良いと言える。
【００３８】
ここで、図３に６時間紫外線照射した後のＬ−ＰＮＰトランジスタに対して、各時間にて２５０℃の熱処理をしたときのＶｅｂ−Ｉｃ、Ｉｂ特性を示し、図４に図３中の矢印近傍の一点鎖線領域を拡大した図を示す。なお、図３には、Ｉｂの大きさを示す式、ｅｘｐ（ｑＶｂｅ／ｍＫＴ）において、ｍ＝１、２のときの傾きも示している。
【００３９】
図中の矢印にて示すように、Ｉｃが１×１０−５Ａよりも小さい場合では、熱処理が１時間、２０時間と増えるにつれ、Ｉｂが減少している。そして、熱処理時間が２０時間、５０時間のとき、Ｉｂは紫外線照射前の初期値と同等となる。なお、これらは同等であるため、図では重なって一本の線となっている。
【００４０】
このように、熱処理が１時間、２０時間と増えるにつれ、Ｉｂが減少しており、つまり、ベース電流の傾きがｍ＝２からｍ＝１に近づいていることがわかる。このことから、本実施形態のように、ＩＣ特性検査後の第２の紫外線照射の後に、Ｌ−ＰＮＰトランジスタに対して２５０℃での熱処理を行うことで、増加したＬ−ＰＮＰトランジスタのベース電流の再結合成分を低減できると推察する。このため、Ｌ−ＰＮＰトランジスタのｈｆｅを回復させることができる。
【００４１】
従来、例えば、オペアンプ回路において、Ｌ−ＰＮＰトランジスタをペアトランジスタとして用いている場合、このペアトランジスタの片方では、エミッタ−ベース接合での空乏層領域が金属配線にて覆われており、一方では、空乏層領域が金属配線にて覆われていない等の金属配線パターンのアンバランスが生じているときがあった。
【００４２】
ｈｆｅが低下する現象は、図６に示すように、低電流駆動領域ほど顕著である。このため、特に、高利得（低電流駆動）で高精度な性能が要求されるオペアンプ回路において、ペアトランジスタ間にて金属配線パターンのアンバランスがあると、それぞれの空乏層領域への紫外線照射量に差が生じてしまう。これにより、ｈｆｅのペア性が大きくずれ、回路の精度が低下しまうことがあった。
【００４３】
これに対して、本実施形態では、第１、第２の紫外線消去工程にて、Ｌ−ＰＮＰトランジスタが紫外線照射されることで、そのｈｆｅが低下しても、その後、熱処理を行うことで、低下したｈｆｅを回復させることができる。このことから、Ｌ−ＰＮＰトランジスタをオペアンプ回路として用いても、紫外線照射により、回路の精度が低下してしまうのを抑制することができる。
【００４４】
また、本実施形態では、空気中にて３００℃よりも低い温度にて熱処理を行っていることから、３００℃以上の温度にて熱処理する場合と比較して、ＩＣに形成されたボンディングパッドの表面上での酸化を抑制できる。このため、後の組み立て工程の際、ＩＣチップ表面上のボンディングパッドと外部電極とを接続するためのワイヤーボンディングを良好に行うことができる。
【００４５】
（他の実施形態）
なお、第１実施形態では、不揮発性半導体記憶素子として、ＥＰＲＯＭを例として説明したが、ウェハ加工工程の後に、不揮発性半導体記憶素子を初期化するために紫外線を照射するものであれば、ＥＰＲＯＭに限らず、ＥＥＰＲＯＭ、フラッシュメモリ素子等を用いる場合においても、本発明を適用することができる。
【００４６】
また、第１実施形態では、空気中にて熱処理を行う場合を説明したが、この熱処理は、Ｎ２、Ａｒ等の不活性雰囲気中においても行うことができる。
【００４７】
また、第１実施形態では、熱処理工程後に、ウェハを切り分けてＩＣチップを形成する場合を説明したが、ウェハ加工工程から組み立て工程の間であればどの工程間で、半導体ウェハからＩＣチップを切り分けても良い。
【００４８】
例えば、ウェハ加工工程後であって、ウェハ加工後の紫外線照射工程前に、ＩＣを半導体ウェハから切り分けてＩＣチップを形成することもできる。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるＥＰＲＯＭとＬ−ＰＮＰトランジスタとを同一の半導体基板に混載した半導体装置の製造工程を示すフロー図である。
【図２】Ｌ−ＰＮＰトランジスタのｈｆｅと紫外線照射時間との関係及びＬ−ＰＮＰトランジスタのｈｆｅと熱処理時間との関係を示す図である。
【図３】６時間紫外線照射した後のＬ−ＰＮＰトランジスタに対して、各時間にて２５０℃の熱処理をしたときのＶｅｂ−Ｉｃ、Ｉｂ特性を示す図である。
【図４】図３中の一点鎖線に囲まれた領域を拡大した図である。
【図５】従来の不揮発性半導体記憶素子を有する半導体装置の製造方法を示すフロー図である。
【図６】Ｌ−ＰＮＰトランジスタに対する紫外線照射の時間とＬ−ＰＮＰトランジスタのＶｅｂ−Ｉｃ、Ｉｂ特性との関係を示す図である。
【図７】図６中の一点鎖線に囲まれた領域を拡大した図である。
【図１】
2004241708.tif 000003
【図２】
2004241708.tif 000004
【図３】
2004241708.tif 000005
【図４】
2004241708.tif 000006
【図５】
2004241708.tif 000007
【図６】
2004241708.tif 000008
【図７】
2004241708.tif 000009