(57)【要約】【課題】過渡状態中に高速応答で高出力電流を供給すると共に、ＤＣ条件下において低零入力電流を維持する低ドロップアウト調整器を提供する。【解決手段】低ドロップアウト調整器４００は、誤差増幅器４０２、電流帰還増幅器４０６、パスデバイス４０４を含む。また、複合増幅器帰還構造を含み、電流帰還増幅器は全体的複合帰還構造から減結合され、効果的な補償を行う。その結果、電流帰還増幅器４０６は、誤差増幅器４０２から供給される低電流により動作し、負荷装置が要求する十分に高い電流に関しパスデバイス４０４の制御端子を駆動できる。また電流帰還増幅器４０６は、パスデバイス４０４の制御端子における電圧がレールからレールへ動作することを可能にする。さらに、低ドロップアウト調整器４００の利得およびオフセットは、大量の電流を駆動する必要なしに、誤差増幅器４０２により提供することができる。【選択図】　　　図４
2004005670.tif 000002
【特許請求の範囲】
【請求項１】
出力電流を負荷装置に供給するように構成された低ドロップアウト調整器において、前記低ドロップアウト調整器は、
前記低ドロップアウト調整器の利得を制御するように構成された誤差増幅器であって、前記誤差増幅器は、基準電圧を受けるように構成された正入力端子と、複合帰還ループ内の複合帰還信号を受けるように構成された負入力端子とを有する、前記誤差増幅器と、
前記誤差増幅器の出力に結合された負入力端子と、ローカル帰還ループ内の帰還信号を受けるように構成された正入力端子と、を有する電流帰還増幅器であって、前記ローカル帰還ループは前記誤差増幅器の前記複合帰還ループから減結合されている、前記電流帰還増幅器と、
下流装置を駆動するように構成されたパスデバイスであって、前記パスデバイスは前記下流装置に負荷電流を駆動するように構成されたパワートランジスタを含み、前記パスデバイスは前記電流帰還増幅器の出力に結合された制御端子を有し、前記ローカル帰還ループ内の前記帰還信号は前記パスデバイスの出力信号を含み、前記パスデバイスの前記出力信号はさらに前記複合帰還信号を発生するように構成されている、前記パスデバイスと、
を含む前記低ドロップアウト調整器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源回路に関する。特に、本発明は、高性能電源回路を与えるように構成された複合増幅器を有する低ドロップアウト調整器に関する。
【０００２】
【従来の技術】
高性能電源回路の需要の増大は、電圧調整装置の持続的発展をもたらした。多くの低電圧の応用は、セルラ電話機、ポケットベル、ラップトップコンピュータ、カメラレコーダ、および他の移動電池式装置において用いられるような、低ドロップアウト（ＬＤＯ）調整器の使用をいま必要としている。これらの携帯電子装置における応用は、一般に、電池の効率および寿命の増大を容易にするために、低電圧および零入力電流を必要とする。低ドロップアウト調整器に代わるものとしては、ＤＣ−ＤＣ変換器として動作するスイッチング調整器がある。スイッチング調整器は、機能的には類似しているが、多くの応用において低ドロップアウト調整器よりも好まれることはない。そのわけは、スイッチング調整器は本来複雑で高価なものであり、すなわち、スイッチング調整器は、低ドロップアウト調整器よりも高コストかつ複雑で、出力雑音が多い。
【０００３】
低ドロップアウト調整器は、一般に、入力電圧と出力電圧との差が小さい、明示された安定なＤＣ電圧を供給する。低ドロップアウト調整器は、一般に、その低ドロップアウト調整器の入力端子と出力端子との間に直列に接続された、パスデバイス、例えば、パワートランジスタ、に直列な誤差増幅器を有する。この誤差増幅器は、パスデバイスを駆動するように構成され、パスデバイスは次に出力負荷を駆動する。低ドロップアウト調整器の動作は制御ループに基づいており、制御ループは、出力負荷を駆動するパワートランジスタの出力電流を制御するために用いられる増幅された誤差信号の帰還を行う。低ドロップアウト調整器のドロップアウト電圧は、制御ループが調整を停止する入力／出力の差電圧の値として定義される。低ドロップアウト調整器１００はまた、一般に低い電気的直列抵抗（ＥＳＲ）を有するために要求される大きい出力キャパシタを必要とする。しかし、そのようなキャパシタは大きい回路板面積を必要とし、従って、低ドロップアウト調整器の全体的コストを大きくする原因となる。
【０００４】
そのような低ドロップアウト調整器は、入力電圧の大きさがそれぞれの出力電圧よりも大きく、また良好なパフォーマンスを与えるために出力インピーダンスが低い、という２つの固有の特性を有する。低ドロップアウト調整器はまた、一般に、低電力または高電力のいずれかに分類することができる。低電力低ドロップアウト調整器は、一般に、１Ａよりも小さい最大出力電流を有し、主として上述の携帯装置への応用において用いられる。一方、高電力低ドロップアウト調整器は、出力に１Ａに等しい、または１Ａよりも大きい電流を生じることができ、これは多くの自動車への応用および産業上の応用により要求される。
【０００５】
図１を参照すると、従来の低ドロップアウト調整器１００の概略図が示されている。低ドロップアウト調整器１００は、誤差増幅器１０２と、帰還構造内に配置されたパスデバイス１０４とを含む。誤差増幅器１０２は、ＤＣ条件下においては低電流を駆動し、高スルー条件または過渡条件下においては高電流、例えば１ｍＡ、を駆動するように構成される。誤差増幅器は、一般に、ＡＢ級増幅装置を含む。誤差増幅器１０２は、基準電圧ＶＲＥＦに接続された正入力を有し、入力供給電圧ＶＩＮにより電力を受ける。高電圧の応用のためのツェナーダイオード、または低電圧および高精度の応用のための禁制帯幅基準を通常含む基準電圧ＶＲＥＦは、制限された電流駆動能力を有する安定したＤＣバイアス電圧を供給するように構成される。
【０００６】
パスデバイス１０４は、負荷装置への出力電流ＩＯＵＴを駆動するように構成された、パワートランジスタデバイスＭＰを含む。パスデバイス１０４は、誤差増幅器１０２の出力に適切に結合された制御端子を有し、ＮＰＮホロワ、ＮＭＯＳホロワ、またはエミッタ接地ＰＮＰまたはソース接地ＰＭＯＳトランジスタのようなさまざまな構成を含むことができる。高出力電流を必要とする応用においては、一般にバイポーラデバイスが用いられて、高零入力電流を発生することができ、一方、最小化された零入力電流を必要とする応用においては、一般にＭＯＳデバイスが用いられる。バイポーラデバイスにおいては、β（ベータ）は、コレクタ電流とベース電流との比として定義される。このベース電流は大きくなることができ、かつしばしば接地内へ駆動され、すなわち、接地電流はかなり増大する。低ドロップアウト調整器においては、βはまた効率の測度、すなわち、出力電流ＩＯＵＴと接地電流との比でもある。バイポーラデバイスは、電流利得デバイスと考えられるので、β（ベータ）はきわめて低く、ほぼ１００から１０００までの範囲にありうる。従って、出力ＩＯＵＴに供給されるミリアンペア毎に、１μＡから１０μＡが接地へ供給され、すなわち、１００ｍＡの出力電流に対しては、１００μＡと１０００μＡとの間の接地電流が実現され、そのようなバイポーラデバイスにおいては効率が低くなる。
【０００７】
従って、ＣＭＯＳトランジスタのパスデバイスが、通常、効率を最適化するための最良の全体的構成を与える。図１の例において、パスデバイス１０４は、ＰＭＯＳトランジスタデバイスを含み、それは一般に全負荷条件下において極めて低いＤＣ電流を必要とする。パスデバイス１０４は、出力端子ＶＯＵＴにおいて出力負荷を駆動する時、制御端子、例えば、ゲート端子に、パスデバイス１０４の出力電流を制御するように構成された誤差増幅器１０２から、増幅された誤差信号を受ける。パスデバイス１０４は、その誤差信号を誤差増幅器１０２へ帰還するように構成される。
【０００８】
パスデバイス１０４はまた、低ドロップアウト調整器１００に、大きい寄生キャパシタンスＣ１およびＣ２を導入する。これらの大きいキャパシタンスは、例えば、１００ｐＦまたはそれ以上であり、誤差増幅器１０２の能力を制限できる。そのわけは、これらのキャパシタンスが、速い遷移中に高電流を必要とするからである。例えば、出力負荷の変化に高速応答するように構成された装置を設計する時には、パスデバイス１０４は大量の電流を必要とする。そのわけは、寄生キャパシタンスＣ１およびＣ２が充電され、かつ放電されなければならないからである。従って、過渡状態においては、まさに寄生キャパシタンスＣ１およびＣ２を充電するために、マイクロ秒単位の期間中にミリアンペア単位の電流が、誤差増幅器１０２により供給されなければならない。
【０００９】
過渡状態中に高電流が必要とされるほかに、誤差増幅器１０２には他の制約も存在する。例えば、現在入手できる電力システムは、１．８ボルトの動作電圧のような小さい動作供給電圧ＶＩＮの使用を要求するので、低ドロップアウト調整器は、あるゲート−ソース電圧ＶＧＳ内、またはパスデバイスのスレショルド電圧ＶＴと特別電圧Δとのほぼ和内において動作しなければならない。従って、単ゲート−ソース電圧ＶＧＳのトポロジーにおいて、パスデバイス１０４を０．７ないし１．２ボルトのスレショルド電圧ＶＴによりターンオンするためには、誤差増幅器１０２は、少なくともその電圧と特別電圧Δとの和を供給しなければならず、これらは全て１．８ボルトの制限されたヘッドルーム（ｈｅａｄｒｏｏｍ）内にある。
【００１０】
誤差増幅器１０２におけるもう１つの制約は、低ドロップアウト調整器のオフセットを制御する必要があることである。換言すれば、誤差増幅器１０２は、低電圧にある間に低零入力電流を供給すると同時に、大量の出力電流を駆動することができるＡＢ級装置を含む必要があるのみでなく、誤差増幅器１０２はまた、オフセットの寄与を最小化する必要がある。
【００１１】
誤差増幅器１０２におけるさらにもう１つの制約は、補償が必要であることである。上述のように、パスデバイス１０４は大きい寄生キャパシタンスを含むので、パスデバイス１０４の高負荷キャパシタンスから、誤差増幅器１０２の利得段の高出力抵抗を分離するための、バッファ、またはｇｍブースト、の具備がしばしば必要となる。例えば、図２を参照すると、誤差増幅器２０２の出力とパスデバイス２０４との間にバッファ２０６を備えた、低ドロップアウト調整器２００が示されている。バッファ２０６は、誤差増幅器２０２からの出力電流を受け、パスデバイス２０４のゲートを駆動するように構成されている。バッファ２０６からの出力は、トランジスタＭ１ないしＭ５を含む複雑な電流鏡映回路を経て鏡映帰還され、誤差増幅器２０２を補償することができる。他のスキームにおいては、出力電流を検出するために、パスデバイスの出力にさらに追加の演算増幅器を組み込むことができる。しかし、そのような追加の部品を追加すると、安定性の問題を生じることがありうる。さらに、低ドロップアウト調整器２００は、一般に、高い接地電流のために、すなわち、トランジスタＭ１ないしＭ５を含む電流鏡映回路が電流を接地へ駆動する傾向があるために、低い効率を有する。
【００１２】
図３に示されている低ドロップアウト調整器３００に関連するある応用においては、バッファ３０６は、Ａ級動作をするようにバイアスされたバイポーラホロワ構成を含むことができる。しかし、いずれの補償スキームにおいても、電流は電源から取られて接地へ駆動され、すなわち、接地電流がかなり増大して効率を低下させる。
【００１３】
さらに、バイポーラバッファ構成においては、ヘッドルーム制約が明らかとなることが多い。例えば、誤差増幅器３０２をバッファし、パスデバイス３０４を駆動するためには、ＮＰＮホロワデバイス３０６が、少なくとも駆動電圧よりも高いベース−エミッタ電圧ＶＢＥを有する必要があり、すなわち、パスデバイス３０４のゲートにおける電圧のレベルのシフトが必要である。このようにして、パスデバイス３０４のゲートを駆動するのに０．８ボルトの駆動電圧が必要とされる、０．８ないし１．０ボルトのベース−エミッタ電圧ＶＢＥの場合には、低電圧電源回路は、１．８ボルトの供給電圧ＶＩＮを用いる場合におけるような、極めて小さいヘッドルームしか利用しえないことになる。その結果、パスデバイス３０４の制御は困難となりうる。
【００１４】
【発明が解決しようとする課題】
従って、本発明は、高い性能および効率を有し、従来技術の低ドロップアウト調整器におけるさまざまな問題を克服できる、低ドロップアウト調整器を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明による方法および回路は、従来技術の多くの欠点を改善する。本発明のさまざまな特徴によれば、低ドロップアウト調整器は、過渡状態中に高速応答により高出力電流を供給すると共に、ＤＣ条件下において低零入力電流を維持するように構成される。
【００１６】
典型的な実施例によれば、代表的な低ドロップアウト調整器は、誤差増幅器、電流帰還増幅器、およびパスデバイスを含む。この低ドロップアウト調整器は、複合増幅器帰還構造を含み、電流帰還増幅器は全体的複合帰還構造から減結合され、効果的な補償を行うように構成されている。その結果、電流帰還増幅器は、誤差増幅器から供給される低電流により動作するように構成され、負荷装置が要求する十分に高い電流に関しパスデバイスの制御端子を駆動できる。
【００１７】
本発明のもう１つの特徴によれば、電流帰還増幅器は、パスデバイスの制御端子における電圧がレールからレールへ動作することを可能にするように構成されることができる。典型的な実施例によれば、帰還信号および基準信号を、１対の入力デバイスの高インピーダンス制御端子へ供給する代わりに、電流帰還増幅器を、帰還信号および／または基準信号が１対の入力デバイスの低インピーダンス入力端子へ供給されるように構成する。その結果、電流は、１対の入力デバイスを強制的に通過させられ適切に用いられて、低ドロップアウト調整器が、電流帰還増幅器の出力デバイスからパスデバイスに対してのレールからレールへの出力駆動能力を、与えうるようにする。
【００１８】
本発明のもう１つの特徴によれば、低ドロップアウト調整器の利得およびオフセットは、大量の電流を電流帰還増幅器へ駆動する必要なしに、誤差増幅器により提供することができる。
【００１９】
本発明のさらに完全な理解は、添付図面との関連において考察するとき、詳細な説明および特許請求の範囲を参照することにより得られる。添付図面において、同じ参照番号は、添付図面を通じて同じ要素に関連している。
【００２０】
【発明の実施の形態】
ここで、本発明を、さまざまな機能部品およびさまざまな処理ステップに関して説明する。そのような機能部品は、指定された機能を行うように構成された任意の数のハードウェアまたは構造部品により実現されることを認識すべきである。例えば、本発明は、さまざまな目的のために適切に構成された値を有するさまざまな電気装置、例えば、抵抗、トランジスタ、キャパシタ、ダイオードなどを含むバッファ、電流ミラー、および論理装置のような、さまざまな統合部品を用いる。さらに、本発明は、任意の集積回路の応用において実施される。しかし、ここでは本発明の実施例は、例としての目的のためにのみ、電源回路と共用される低ドロップアウト調整器に関連して説明される。さらに、さまざまな部品は、代表的な回路内の他の部品に適切に結合または接続されるが、そのような接続および結合は、部品間の直接接続により、または、それらの間にある他の部品および装置を経ての接続により、実現できることに注意すべきである。
【００２１】
上述のように、従来技術の低ドロップアウト調整器は、低零入力電流の維持において、またオフセットの寄与の制御において、困難を有する。さらに、従来技術の低ドロップアウト調整器は、複雑な補償スキームを用いており、また、制限されたヘッドルームしか利用できない時に、パスデバイスの制御が困難である。しかし、本発明のさまざまな特徴によれば、低ドロップアウト調整器は、過渡状態中に高速応答により高出力電流を供給すると共に、低零入力電流をも維持するように構成される。
【００２２】
典型的な実施例によれば、代表的な低ドロップアウト調整器は、誤差増幅器、電流帰還増幅器、およびパスデバイスを含む。この低ドロップアウト調整器は、複合増幅器帰還構造を含み、電流帰還増幅器は全体的複合帰還構造から減結合される。その結果、電流帰還増幅器は、誤差増幅器から供給される低電流により動作するように構成され、負荷装置が要求する十分に高い電流に関しパスデバイスのゲートを駆動できる。
【００２３】
図４を参照すると、本発明の典型的な実施例による代表的な低ドロップアウト調整器４００が示されている。低ドロップアウト調整器４００は、誤差増幅器４０２、パスデバイス４０４、電流帰還増幅器４０６、および分圧器回路網４０８を適切に含む。低ドロップアウト調整器４００は複合増幅器帰還構造を含み、電流帰還増幅器４０６の帰還ループは全体的複合帰還ループから減結合され、電流帰還増幅器４０６は効果的な補償を行うように構成される。
【００２４】
典型的な実施例によれば、誤差増幅器４０２は、低ドロップアウト調整器４００の利得およびオフセットを制御するように構成されたＡ級装置を適切に含む。誤差増幅器４０２は、禁制帯幅基準電圧ＶＢＧのような基準電圧を受けるように構成された非反転入力端子と、抵抗装置ＲＣを経て抵抗回路網４０８から複合帰還信号を受けるように構成された負入力端子とを含む。さらに、キャパシタＣＣが、誤差増幅器４０２の出力から、誤差増幅器４０２の負入力端子に結合される。キャパシタＣＣはまた、例えば、出力端子ＶＯＵＴにおける出力電圧が引き下げられた時にパスデバイス４０４の制御端子を接地へ駆動するために、追加の電流を電流帰還増幅器４０６の入力へ供給して過渡状態中におけるパスデバイス４０４の制御端子の駆動を容易にするように構成できる。さらに後述されるように、誤差増幅器４０２は、電流帰還増幅器４０６を動作させるために大量の電流を駆動する必要はない。
【００２５】
電流帰還増幅器４０６は、誤差増幅器４０２からの低電流により動作し、パスデバイス４０４の制御端子を適切に駆動するように構成される。典型的な実施例においては、電流帰還増幅器４０６は、反転入力端子に誤差増幅器４０２からの出力信号を受けるように構成される。電流帰還増幅器はまた、パスデバイス４０４により構成された利得１のバッファと、パスデバイス４０４の出力から非反転入力端子に結合されたローカル帰還ループ、すなわち、複合増幅器ループから減結合された電流帰還ループと、を含む。さらに後述するように、電流帰還増幅器４０６は、パスデバイス４０４を駆動するためのさまざまな回路構成内に配置することができる。
【００２６】
パスデバイス４０４は、負荷装置への出力電流ＩＯＵＴを駆動するように構成されたパワートランジスタデバイスを含む。典型的な実施例においては、パスデバイス４０４は、ＰＭＯＳトランジスタデバイスを含み、そのソースは電源電圧レールＶＳに結合され、ドレインは出力電圧端子ＶＯＵＴに結合され、制御端子、すなわちゲートは、電流帰還増幅器４０６の出力に結合される。しかし、パスデバイスは、ＮＰＮまたはＮＭＯＳホロワトランジスタのような任意のパワートランジスタ構成、または負荷装置への出力電流ＩＯＵＴを駆動するための任意の他のトランジスタ構成を含むことができる。パスデバイス４０４は、負荷装置および／または分圧器回路網４０８が必要とする量の電流を供給するように構成される。
【００２７】
分圧器回路網４０８は、複合帰還信号を供給するように構成された抵抗分圧器を適切に含む。典型的な実施例においては、分圧器回路網４０８は、１対の抵抗ＲＤ１およびＲＤ２を含む。抵抗ＲＤ１は、パスデバイス４０４と抵抗ＲＤ２との間に結合され、一方、抵抗ＲＤ２は接地に接続される。複合帰還信号は、抵抗ＲＤ１およびＲＤ２の間にあるノードＶＦＤＢＫから、抵抗ＲＣを経て誤差増幅器４０２の反転入力端子へ供給される。
【００２８】
動作中には、出力端子ＶＯＵＴにおける出力電流ＩＯＵＴが定常状態にある正常なＤＣ条件下において、誤差増幅器４０２は、電流帰還増幅器４０６の反転入力端子へ、出力電圧端子ＶＯＵＴにおける電圧に等しい出力電圧と、低出力電流とを供給するように構成されている。出力負荷において過渡事象、例えば、出力負荷が要求する出力電流ＩＯＵＴの増加または減少、が起こった時に、電流帰還増幅器４０６は、誤差増幅器４０２から低い入力電流を、またキャパシタＣＣから供給される高い過渡電流を受けつつ、パスデバイス４０４を駆動するために高い出力電流を供給するように構成されている。
【００２９】
本発明のもう１つの特徴によれば、電流誤差増幅器は、パスデバイスの制御端子における電圧、例えば、ＰＭＯＳトランジスタデバイスＭＰのゲート電圧が、レールからレールへ動作することを可能にするように構成できる。この誤差増幅器の動作を理解するために、図５には、出力デバイス５０２を駆動するための基本的な誤差増幅器５００の図が示されている。誤差増幅器５００において、高インピーダンス入力構成を用いる時には、禁制帯幅基準電圧ＶＢＧおよび帰還電圧ＶＦＤＢＫが、１対のＰＭＯＳトランジスタデバイス５０６および５０８のゲート端子に現れる。ＰＭＯＳデバイス５０６および５０８のそれぞれ、および出力デバイス５０２は、大きい寄生キャパシタンスを含み、それらの寄生キャパシタンスは、トランジスタ５０１および５０３を含む電流ミラーを経てのパスデバイス５０２への電流の駆動を容易にするために、充電される必要がある。さらに、ＰＭＯＳデバイス５０６および５０８のそれぞれ、およびパスデバイス５０２は、１０ｘデバイスのような大形トランジスタデバイスとして構成される。しかし、前述の大きいキャパシタンスは、出力へ駆動できる電流の量を制限しがちである。さらに、駆動できる出力電流の量もまた、ＰＭＯＳデバイス５０２のドレインに構成される電流源５１２により制限される。
【００３０】
しかし、典型的な実施例によれば、１対の入力デバイスの高インピーダンスゲートへ帰還信号および基準信号を供給する代わりに、帰還信号および／または基準信号が、１対の入力デバイスの低インピーダンスソース端子へ供給されるように電流帰還増幅器が構成される。その結果、電流は、１対の入力デバイスを強制的に通過させられ適切に用いられて、低ドロップアウト調整器が、電流帰還増幅器の出力デバイスからパスデバイスに対してのレールからレールへの出力駆動能力を、与えうるようにする。
【００３１】
例えば、図６を参照すると、本発明の典型的な実施例による代表的な電流帰還増幅器６００が示されている。電流帰還増幅器６００は、高速応答を行うように構成されると共に、パスデバイスへ大量の電流を駆動するように構成されている。さらに、電流帰還増幅器６００は、パスデバイスのゲートのレールからレールへの動作を容易にすることができる。電流帰還増幅器６００は、１対の入力トランジスタデバイス６０２および６０４、１対のダイオード接続されたデバイス６０６および６０８、１対の下位電流ミラー６１０および６１６、１対の電流源６２６および６２８、および上位電流ミラー６２０を適切に含む。
【００３２】
入力トランジスタデバイス６０２および６０４は、それらのソースに、電圧端子ＶＰＰ（＋）およびＶＮＮ（−）からなどの入力電流信号をそれぞれ受け、入力トランジスタデバイス６０２のソースは、電流帰還増幅器６００の正入力端子、すなわち非反転入力端子を含み、入力トランジスタデバイス６０４のソースは、負入力端子、すなわち反転入力端子を含む。典型的な実施例によれば、入力トランジスタデバイス６０２のソースは、帰還構造内においてパスデバイスの出力に結合でき、入力トランジスタデバイス６０４のソースは、誤差増幅器の出力に結合できる。入力デバイス６０２のゲートは、ダイオード接続されたトランジスタデバイス６０６のゲートに結合され、一方、入力デバイス６０４のゲートは、ダイオード接続されたトランジスタデバイス６０８のゲートに結合される。さらに、入力デバイス６０２のドレインは、電流ミラー６１０に結合され、一方、入力デバイス６０４のドレインは、電流ミラー６１６に結合される。
【００３３】
ダイオード接続されたデバイス６０６および６０８は、入力デバイス６０２および６０４を通る電流の制御を容易にするように構成される。ダイオード接続されたデバイス６０６および６０８は、電圧端子ＶＰＰ（＋）およびＶＮＮ（−）からなどの任意の入力電流信号が、それぞれ入力デバイス６０２および６０４を経て送られるように、固定した仕方で入力デバイス６０２および６０４のゲートを制御するように構成される。ダイオード接続されたデバイス６０６のソースは、入力デバイス６０４のソースの接続と同様に、入力電圧信号ＶＮＮ（−）に結合され、またドレインは電流源６２６を経て接地に結合されており、一方、ダイオード接続されたデバイス６０８のソースは、入力デバイス６０２のソースの接続と同様に、入力電圧信号ＶＰＰ（＋）に結合され、またドレインは電流源６２８を経て接地に結合されている。ダイオード接続されたデバイス６０６および６０８は、入力デバイス６０２および６０４とほぼ同じトランジスタデバイスサイズに構成することができるが、本発明の典型的な実施例によれば、入力デバイス６０２および６０４は、デバイス６０６および６０８のトランジスタサイズのほぼ２倍となる。
【００３４】
電流源６２６および６２８は、ダイオード接続されたデバイス６０６および６０８を経て流れる固定電流を供給するように構成され、さまざまな電流源構成を含むことができる。電流源６２６および６２８は、ダイオード接続されたデバイス６０６および６０８を経て流れることができる低電流、例えば、ほぼ２μＡの電流、により動作するように構成される。ダイオード接続されたデバイス６０６および６０８を経て流れるこの小量の電流は、入力デバイス６０２および６０４を低キュー電流、すなわち、ＤＣ条件下、に保持するよう動作する。例えば、典型的な実施例によれば、ダイオード接続されたデバイス６０６および６０８は２μＡの電流により動作し、入力デバイス６０２および６０４は、ＤＣ条件下において、それぞれを経て流れる４μＡの電流を実現できる。
【００３５】
電流ミラー６１０および６１６は、トランジスタ６０２および６０４を経て流れる電流を鏡映し、鏡映された電流を、上位レール電流ミラー６２０、ダイオード接続されたトランジスタ６２２、および電流帰還増幅器６００の上位レールに構成された上位出力デバイス６２４へ供給するように構成される。電流ミラー６１０は、入力デバイス６０２に結合されたドレインを有するダイオード接続されたトランジスタ６１４と、トランジスタ６１４のゲートに結合されたゲート、および上位トランジスタ６２２に結合されたドレインを有するトランジスタ６１２と、を含む。同様にして、電流ミラー６１６は、入力デバイス６０４に結合されたドレインを有するダイオード接続されたトランジスタ６１８と、トランジスタ６１８のゲートに結合されたゲート、および上位トランジスタ６２４に結合されたドレインを有する下位出力デバイス６２０と、を含む。
【００３６】
上位レールトランジスタ６２２および６２４は、出力電流を低ドロップアウト調整器のパスデバイスへ供給するように構成される。ダイオード接続されたトランジスタ６２２は、電流ミラー６１０から受けた任意の電流を、トランジスタ６２４のドレインを経てパスデバイスの制御端子へ適切に鏡映するように構成され、トランジスタ６２４は電流帰還増幅器６００の上位出力デバイスを構成する。典型的な実施例によれば、上位出力デバイス６２４は、上位レールトランジスタ６２２のトランジスタサイズのほぼ４倍あり、例えば、出力デバイス６２４は８Ｘデバイスサイズを有し、トランジスタ６２２は２Ｘデバイスサイズを有する。下位出力デバイス６２０もまた、下位レールトランジスタ６１８のトランジスタサイズのほぼ４倍のサイズを有する。
【００３７】
従って、電流帰還増幅器６００は、ＤＣ条件下において入力デバイス６０２および６０４における極めて低いキュー電流により動作するように構成される。しかし、帰還信号から受取った追加の電流を、誤差増幅器５００のそれのように直接接地へ供給する代わりに、電流帰還増幅器６００は、スルー条件下において、すなわち、出力負荷が遷移中に追加の電流を要求した時に、追加の電流を出力デバイス６２２および６２４を経てパスデバイスへ供給することができる。
【００３８】
代表的な電流帰還増幅器の構成および動作を説明し終わったので、低ドロップアウト調整器内における代表的な電流帰還増幅器の実施を行うことができる。図７を参照すると、本発明の典型的な実施例による代表的な低ドロップアウト調整器７００が示されている。低ドロップアウト調整器７００は、誤差増幅器７０２、パスデバイス７０４、電流帰還増幅器７０６、および分圧器回路網７０８を含む。低ドロップアウト調整器７００は、複合帰還ループと共に適切に構成され、電流帰還増幅器７０６の帰還ループは全体的な帰還ループから減結合される。
【００３９】
この典型的な実施例によれば、誤差増幅器７０２は、低ドロップアウト調整器７００の利得およびオフセットを制御するように構成されたＡ級デバイスを適切に含む。誤差増幅器７０２は、差動対のトランジスタ７１０および７１２、電流源回路７２６、および出力デバイス７２４を含む。トランジスタ７１２のゲートは、禁制帯幅基準電圧、例えば、約１．２ボルトの禁制帯幅電圧、のような基準電圧ＶＲＥＦに結合された正入力端子として構成されている。トランジスタ７１０のゲートは、抵抗回路網７０８から複合帰還信号を受けるように構成された負入力端子として構成されている。トランジスタ７１０および７１２のソース端子は、差動対構成内において互いに接続され、かつ電流源７１６に結合されている。差動対のトランジスタ７１０および７１２のドレインは、トランジスタ７２０および７２２を含む電流ミラーを経て出力トランジスタ７２４のゲートに結合することができる。典型的な実施例においては、トランジスタ７１０からの出力電流は、ダイオード接続されたトランジスタ７２０およびトランジスタ７２２を経て、出力トランジスタ７２４のゲートへ適切に鏡映でき、一方、入力トランジスタ７１２からの出力電流は、出力トランジスタ７２４のゲートを駆動するように直接接続できる。
【００４０】
複合増幅器帰還ループは、分圧器回路網７０８から抵抗装置ＲＣを経て、誤差増幅器７０２の負端子へ、すなわち、入力トランジスタ７１０のゲートへ、設けることができる。抵抗装置ＲＣは、誤差増幅器７０２に対する補償を効果的に変化させるためのさまざまな抵抗値を有することができる。さらに、誤差増幅器７０２は、誤差増幅器７０２の負端子、すなわち、入力トランジスタ７１０のゲートと、出力デバイス７２４のドレインと、の間に結合されたキャパシタＣＣを含むことができ、キャパシタＣＣは、例えば、出力端子ＶＯＵＴにおける出力電圧が引き下げられた時にパスデバイス７０４のゲートを接地へ駆動するために追加の電流を適切に供給し、過渡状態中におけるパスデバイス７０４のゲートの駆動を容易にする。キャパシタＣＣのキャパシタンスレベルは、ほぼ１０ｐＦから１００ｐＦの間で変化することができ、抵抗ＲＣの抵抗値が低いほど、このキャパシタンスの値は高くなる。典型的な実施例によれば、抵抗装置ＲＣは能動的な可変装置を含むことができるが、キャパシタＣＣはほぼ２０ｐＦの固定キャパシタンスを含む。
【００４１】
電源電圧ＶＳは、上位電源レールへ電圧を供給するように適切に構成される。電源電圧ＶＳは、追加のヘッドルームを与える、２．８ボルトなどのさまざまなレベルの電源電圧を含むことができる。しかし、電源電圧ＶＳはまた、１．８ボルトのような、かなり低い、しかも低ドロップアウト調整器７００の動作のために十分なヘッドルームを有する電圧源を含むこともできる。
【００４２】
電流源装置７２６は、複数の電流源７１６、７１８、６２６、および６２８を駆動するように構成される。電流源装置７２６は、複数の電流源を駆動する電流源装置のさまざまなタイプおよび構成を含むことができる。電流源７１６、７１８、６２６、および６２８の駆動を容易にするために、誤差増幅器７０２は、電流源装置７２６からの電流を電流源７１６、７１８、６２６、および６２８へ鏡映するように構成されたダイオード接続されたトランジスタデバイス７１４を含むことができる。電流帰還増幅器６００に関して上述したように、電流源６２６および６２８の動作のため、誤差増幅器７０２は、電流帰還増幅器７０６を動作させるのに大量の電流を駆動する必要はない。
【００４３】
電流帰還増幅器７０６は、誤差増幅器７０２からの低電流で動作し、パスデバイス７０４のゲートを適切に駆動するように構成される。典型的な実施例においては、電流帰還増幅器７０６は、電流帰還増幅器６００の増幅器と同様な増幅器を含む。しかし、電流帰還増幅器７０６はまた、パスデバイス７０４を駆動するために構成されたさまざまな他の回路構造に構成することもできる。この典型的な実施例においては、入力デバイス６０２のソースは、入力端子ＶＰＰ（＋）を経て出力端子ＶＯＵＴに、またパスデバイス７０４に結合され、一方、入力デバイス６０４のソースは、入力端子ＶＮＮ（−）を経て誤差増幅器７０２の出力デバイス７２４に結合されている。
【００４４】
パスデバイス７０４は、出力電流ＩＯＵＴを負荷装置へ駆動するように構成されたパワートランジスタデバイスを含む。典型的な実施例においては、パスデバイス７０４はＰＭＯＳトランジスタデバイスを含み、そのソースは電源電圧レールＶＳに結合され、そのドレインは出力電圧端子ＶＯＵＴに結合される。しかし、パスデバイスは、負荷装置への出力電流ＩＯＵＴを駆動するための任意のパワートランジスタ構成を含むことができる。さらに、パスデバイス７０４は、負荷装置および／または分圧器回路網７０８が必要とする量の電流を供給するように構成される。
【００４５】
分圧器回路網７０８は、複合帰還信号を供給するように構成された抵抗分圧器を適切に含む。典型的な実施例においては、分圧器回路網７０８は、１対の抵抗ＲＤ１およびＲＤ２を含む。しかし、分圧器回路網７０８は、分圧器動作を行うための抵抗の任意の構造を含むことができる。抵抗ＲＤ１は、パスデバイス７０４と抵抗ＲＤ２との間に結合され、一方、抵抗ＲＤ２は接地に接続されている。複合帰還信号は、抵抗ＲＤ１およびＲＤ２の間にあるノードＶＦＤＢＫから、誤差増幅器７０２の負入力端子へ、すなわち、入力トランジスタ７１０のゲートへ供給される。
【００４６】
典型的な実施例においては、電流帰還増幅器７０６の正入力端子、すなわち、入力トランジスタ６０２のソースは、帰還構造内において出力端子ＶＯＵＴに、またパスデバイス７０４のドレインに結合される。さらに、ダイオード接続されたデバイス６０６および６０８は、入力端子ＶＰＰ（＋）およびＶＮＮ（−）に現れる任意の電流信号が入力デバイス６０２および６０４をそれぞれ経て流れるように、入力デバイス６０２および６０４を制御するよう構成される。
【００４７】
低ドロップアウト調整器７００の動作中に、例えば、出力負荷を急にターンオフして出力電圧の上昇を解放した時のように、端子ＶＯＵＴにおける出力電圧が急増した時には、電流増幅器７０６は、パスデバイス７０４の駆動ノードＶＧＡＴＥを上位レール電源電圧ＶＳへ駆動するように動作する。
【００４８】
負荷電流がかなり減少させられるので、パスデバイス７０４は、入力端子ＶＰＰ（＋）を経て入力デバイス６０２へ高電流を適切に駆動する。入力デバイス６０２を経て流れるこの高電流は、電流ミラー６１０を経て上位レールデバイス６２２へ適切に鏡映され、出力デバイス６２４をターンオンし、ノードＶＧＡＴＥを極めて急速に電源レール電圧ＶＳに向かって引き上げる。
【００４９】
デバイス６０８のゲート−ソース電圧ＶＧＳは固定されたままなので、ノード６３２はＶＰＰ（＋）の上昇を追跡する。デバイス６０４のゲート−ソース電圧ＶＧＳは減少して、下位出力デバイス６２０を効果的にシャットアウトし、ノードＶＧＡＴＥを解放して上位電源レールＶＳに近くなるようにさえ上昇させる。
【００５０】
同時に、端子ＶＯＵＴにおける上昇電圧は、ＲＤ１およびＲＤ２により分圧低下される。ＶＦＤＢＫノードもまた上昇し、誤差増幅器７０２の出力デバイス７２４を急速にシャットアウトすることにより、入力端子ＶＮＮ（−）における電圧を減少させる。入力デバイス６０４を経て駆動される電流はさらに低減され、ノードＶＧＡＴＥを解放して上位電源レールＶＳに近くなるようにさえ上昇させる。
【００５１】
デバイス６０６のゲート−ソース電圧ＶＧＳは固定されたままなので、ノード６３０はＶＮＮ（−）の減少を追跡する。デバイス６０２のゲート−ソース電圧ＶＧＳは増加し、デバイス６０２を通る電流をさらに増加させ、この電流は電流ミラー６１０を経て上位レールデバイス６２２へ適切に鏡映され、さらに出力デバイス６２４をターンオンし、パスデバイス７０４のゲートを上昇させる。
【００５２】
一方、出力負荷が急速にターンオンされて出力電圧が引き下げられた時のように、端子ＶＯＵＴにおける出力電圧が急減した時には、電流増幅器７０６は、パスデバイス７０４の駆動ノードＶＧＡＴＥを接地へ駆動するように動作する。
【００５３】
負荷電流がかなり増加させられるので、パスデバイス７０４は、入力端子ＶＰＰ（＋）を経て入力デバイス６０２へ低電流を適切に駆動する。入力デバイス６０２を経て流れるこの低電流は、電流ミラー６１０を経て上位レールデバイス６２２へ適切に鏡映され、出力デバイス６２４を効果的にターンオフし、ノードＶＧＡＴＥを解放して接地へ低下させる。
【００５４】
デバイス６０８のゲート−ソース電圧ＶＧＳは固定されたままなので、ノード６３２はＶＰＰ（＋）の低下を追跡する。デバイス６０４のゲート−ソース電圧ＶＧＳは増加して、下位出力デバイス６２０をターンオンし、ノードＶＧＡＴＥを極めて急速に接地に向かって引き下げる。
【００５５】
同時に、端子ＶＯＵＴにおける低下電圧は、ＲＤ１およびＲＤ２により分圧低下される。ＶＦＤＢＫノードもまた低下し、誤差増幅器７０２の出力デバイス７２４を急速にターンオンすることにより、入力端子ＶＮＮ（−）における電圧を増加させる。入力デバイス６０４を経て駆動される電流はさらに増加され、ノードＶＧＡＴＥを接地に近くなるようにさえ低下させる。
【００５６】
デバイス６０６のゲート−ソース電圧ＶＧＳは固定されたままなので、ノード６３０はＶＮＮ（−）の増加を追跡する。デバイス６０２のゲート−ソース電圧ＶＧＳは減少し、デバイス６０２を通る電流をさらに減少させ、この電流は電流ミラー６１０を経て上位レールデバイス６２２へ適切に鏡映され、さらに出力デバイス６２４をターンオフし、従ってＶＧＡＴＥを解放して接地に近くなるようにさえ低下させる。
【００５７】
その結果、パスデバイス７０４のゲートへ供給される高電流は、誤差増幅器７０２および電流帰還増幅器７０６の動作を損なうことなく、パスデバイス７０４の寄生キャパシタンスが急速に充放電されることを適切に可能にする。さらに、パスデバイス７０４のゲートは、電流帰還増幅器７０６から供給される電流により、上位レールおよび接地へ、すなわち、レールからレールへ、適切に駆動されることができる。従って、電流帰還増幅器７０６は、電圧よりもむしろ電流を適切に利用して、前記寄生キャパシタンスを極めて急速に充放電する。換言すれば、電流帰還増幅器７０６は、入力電流を適切に受取り、その電流を電圧に変換し、かつ次にその電圧を電流に逆変換して、パスデバイスを駆動するために出力する。
【００５８】
さらに、電流帰還増幅器７０６は、動作のために高入力電圧または高入力電流を必要としない。代わりに、スレショルド電圧ＶＴの２倍よりも低い電圧を、誤差増幅器７０２および電流帰還増幅器７０６へ供給することができる。さらに、電流帰還増幅器７０６は、わずか数マイクロアンペアの電流により動作することができ、しかも極めて急速に数ミリアンペアの出力電流を供給してパスデバイス７０４のゲートを駆動することができる。
【００５９】
本発明のもう１つの特徴によれば、低ドロップアウト調整器７００の利得は誤差増幅器７０２へ委託することができ、誤差増幅器７０２はまたオフセットをも制御し、誤差増幅器７０２は電流帰還増幅器７０６へ大量の電流を駆動する必要がない。本発明のこの特徴によれば、デバイス６０２、６０４、６０６、６０８、６１２、６１４、６１８、６２０、６２２および６２４のような、電流帰還増幅器７０６のさまざまなトランジスタデバイス、および、デバイス７１０および７１２のような、誤差増幅器７０２のさまざまなトランジスタデバイスの整合は、低ドロップアウト調整器７００の動作にとって重要ではない。低ドロップアウト調整器７００のオフセットを制御するように構成された、誤差増幅器７０２の複合帰還構造は、電流帰還増幅器７０６の出力の正確さに著しい影響は与えない。さらに、低ドロップアウト調整器７００の利得は誤差増幅器７０２により制御され、すなわち、電流帰還増幅器７０６はこの利得を制御する必要はなく、従って、補償は電流帰還増幅器７０６から行われる必要はない。従って、トランジスタデバイス７１０および７１２は１０ｘデバイスを含むことができ、一方、デバイス６０２および６０４（４ｘ）、デバイス６０６および６０８（２ｘ）、およびデバイス６１０および６１２（１ｘ）は、低ドロップアウト調整器７００のオフセットに強い影響を与えることなく異なるサイズのデバイスを含むことができる。
【００６０】
以上においては、さまざまな典型的な実施例に関して本発明を説明した。しかし、当業者は、それらの典型的な実施例に対し、本発明の範囲を逸脱することなく、変更および改変を行いうることを認識するであろう。例えば、さまざまな部品は、例えば、さまざまなデバイスにおいてＢＪＴデバイスを実施することによるなどして、別の方法で実施しうる。さらに、さまざまな典型的な実施例は、以上において示した回路のほかに、他のタイプの電源回路により実施することもできる。これらの選択肢は、特定の応用に依存して、またはシステムの動作に関連する任意の数の要因を考慮することにより、適切に選択できる。さらに、これらの、また他の、変更または改変は、特許請求の範囲に記載された本発明の範囲内に含まれるように意図されている。
【００６１】
以上の説明に関して更に以下の項を開示する。
（１）出力電流を負荷装置に供給するように構成された低ドロップアウト調整器において、前記低ドロップアウト調整器は、
前記低ドロップアウト調整器の利得を制御するように構成された誤差増幅器であって、前記誤差増幅器は、基準電圧を受けるように構成された正入力端子と、複合帰還ループ内の複合帰還信号を受けるように構成された負入力端子とを有する、前記誤差増幅器と、
前記誤差増幅器の出力に結合された負入力端子と、ローカル帰還ループ内の帰還信号を受けるように構成された正入力端子と、を有する電流帰還増幅器であって、前記ローカル帰還ループは前記誤差増幅器の前記複合帰還ループから減結合されている、前記電流帰還増幅器と、
下流装置を駆動するように構成されたパスデバイスであって、前記パスデバイスは前記下流装置に負荷電流を駆動するように構成されたパワートランジスタを含み、前記パスデバイスは前記電流帰還増幅器の出力に結合された制御端子を有し、前記ローカル帰還ループ内の前記帰還信号は前記パスデバイスの出力信号を含み、前記パスデバイスの前記出力信号はさらに前記複合帰還信号を発生するように構成されている、前記パスデバイスと、
を含む前記低ドロップアウト調整器。
【００６２】
（２）前記低ドロップアウト調整器はさらに分圧器回路網を含み、前記分圧器回路網は、前記パスデバイスの前記出力信号を受けるように構成され、また前記複合帰還信号を発生し、かつ前記複合帰還信号を抵抗装置を経て前記誤差増幅器の前記負入力端子へ供給するように構成されている、第１項記載の低ドロップアウト調整器。
【００６３】
（３）前記誤差増幅器は、前記誤差増幅器から前記電流帰還増幅器へ低電流を供給するＡ級出力構造を含む、第１項記載の低ドロップアウト調整器。
【００６４】
（４）前記誤差増幅器はさらに、前記誤差増幅器の前記出力と、前記誤差増幅器の前記負入力端子と、の間に結合されたキャパシタを含み、前記キャパシタは、前記パスデバイスを駆動する前記電流帰還増幅器へ電流を供給するように構成されている、第１項記載の低ドロップアウト調整器。
【００６５】
（５）前記誤差増幅器は、
差動対のトランジスタと、
前記差動対のトランジスタの一方のドレインからの電流を鏡映するように構成された電流ミラー回路と、
前記電流ミラー回路から鏡映された前記電流と、前記差動対のトランジスタの他方の出力からの電流と、を受けるように構成された制御端子を有する出力トランジスタと、
を含む、第１項記載の低ドロップアウト調整器。
【００６６】
（６）前記電流帰還増幅器は、前記パスデバイスの前記制御端子のレールからレールへの動作を容易にするように構成され、前記電流帰還増幅器は、
１対の入力トランジスタであって、第１の入力トランジスタは前記ローカル帰還ループ内の前記帰還信号を受けるように構成された入力端子を有し、第２の入力トランジスタは前記誤差増幅器から低電流を受けるように構成された入力端子を有する、前記１対のトランジスタと、
前記１対の入力トランジスタ内の電流の流れを制御するように構成された１対のダイオード接続されたデバイスであって、第１のダイオード接続されたデバイスは前記第１の入力トランジスタの制御端子に接続された制御端子を有し、第２のダイオード接続されたデバイスは前記第２の入力トランジスタの制御端子に接続された制御端子を有する、前記１対のダイオード接続されたデバイスと、
前記１対の入力トランジスタによる前記電流の流れを鏡映するように構成された１対の電流ミラーであって、第１の電流ミラーは前記第１の入力トランジスタの出力端子に結合され、第２の電流ミラーは前記第２の入力トランジスタの出力端子に結合されている、前記１対の電流ミラーと、
高出力電流を前記パスデバイスに供給するように構成された１対の上位レールトランジスタであって、前記１対の上位レールトランジスタは、前記第１の電流ミラーからの電流を、前記高出力電流を供給するように構成された前記電流帰還増幅器のための出力デバイスを含む第２の上位レールトランジスタへ鏡映するように構成された第１の上位レールトランジスタを含む、前記１対の上位レールトランジスタと、
を含む、第１項記載の低ドロップアウト調整器。
【００６７】
（７）低ドロップアウト調整器は、過渡状態中に高速応答により高出力電流を供給すると共に、ＤＣ条件下において低零入力電流を維持するように構成される。代表的な低ドロップアウト調整器は、誤差増幅器、電流帰還増幅器、およびパスデバイスを含む。この低ドロップアウト調整器は、複合増幅器帰還構造を含み、電流帰還増幅器は全体的複合帰還構造から減結合され、効果的な補償を行うように構成されている。その結果、電流帰還増幅器は、誤差増幅器から供給される低電流により動作するように構成され、負荷装置が要求する十分に高い電流に関しパスデバイスの制御端子を駆動できる。さらに、電流帰還増幅器は、パスデバイスの制御端子における電圧がレールからレールへ動作することを可能にするように構成されることができる。さらに、低ドロップアウト調整器の利得およびオフセットは、大量の電流を駆動する必要なしに、誤差増幅器により提供することができる。
【図面の簡単な説明】
【図１】従来技術の低ドロップアウト調整器のブロック図である。
【図２】バッファ構成を組み込んだ、従来技術の低ドロップアウト調整器のブロック図である。
【図３】ＮＰＮホロワを組み込んだ、もう１つの従来技術の低ドロップアウト調整器のブロック図である。
【図４】本発明の典型的な実施例による低ドロップアウト調整器のブロック図である。
【図５】本発明による誤差増幅器の典型的な実施例の概略図である。
【図６】本発明による電流帰還増幅器の典型的な実施例の概略図である。
【図７】本発明による低ドロップアウト調整器の典型的な実施例の概略図である。
【符号の説明】
４００　低ドロップアウト調整器
４０２　誤差増幅器
４０４　パスデバイス
４０６　電流帰還増幅器
４０８　分圧器回路網
７００　低ドロップアウト調整器
７０２　誤差増幅器
７０４　パスデバイス
７０６　電流帰還増幅器
７０８　分圧器回路網
ＩＯＵＴ　出力電流
ＶＢＧ　基準電圧
ＶＲＥＦ　基準電圧
【図１】
2004005670.tif 000003
【図２】
2004005670.tif 000004
【図３】
2004005670.tif 000005
【図４】
2004005670.tif 000006
【図５】
2004005670.tif 000007
【図６】
2004005670.tif 000008
【図７】
2004005670.tif 000009