(57)【要約】【課題】時間を短縮して接続／非接続状態を検出するようにした場合でも、時間短縮用の比較器なしで、かつカウンタの全機能の検証が可能なコンピュータシステムを提供する。【解決手段】パーソナルコンピュータ１と、外部装置２と、前記パーソナルコンピュータ１と前記外部装置２に接続されたケーブル３とから成るコンピュータシステムにおいて、前記外部装置２はコネクタ５と、インターフェース回路６と、ユーザ回路７とを有し、前記インターフェース回路６は、前記コネクタ５を介して前記パーソナルコンピュータ１と接続／非接続されたことを検出する検出手段として、２個以上の計数手段１０１、１０２と、２個以上の比較器１０３、１０４と、切替信号が入力されたセレクタ１０５とを有し、前記切替信号により、接続／非接続された検出信号を前記ユーザ回路７に出力するタイミングを切り換える。【選択図】　　　　図１
2004046538.tif 000002
【特許請求の範囲】
【請求項１】
パーソナルコンピュータと、外部装置と、前記パーソナルコンピュータと前記外部装置に接続されたケーブルとから成るコンピュータシステムにおいて、前記外部装置はコネクタと、インターフェース回路と、ユーザ回路とを有し、前記インターフェース回路は、前記コネクタを介して前記パーソナルコンピュータと接続／非接続されたことを検出する検出手段として、２個以上の計数手段と、２個以上の比較器と、切替信号が入力されたセレクタとを有し、前記切替信号により、接続／非接続された検出信号を前記ユーザ回路に出力するタイミングを切り換えることを特徴とするコンピュータシステム。
【請求項２】
ケーブルによってパーソナルコンピュータと接続される外部装置に、コネクタ及びユーザ回路と共に内蔵されるインターフェース回路において、前記コネクタを介して前記パーソナルコンピュータと接続／非接続されたことを検出する検出手段として、２個以上の計数手段と、２個以上の比較器と、切替信号が入力されたセレクタとを有し、前記切替信号により、接続／非接続された検出信号を前記ユーザ回路に出力するタイミングを切り換えることを特徴とするインターフェース回路。
【請求項３】
ケーブルによってパーソナルコンピュータと接続される外部装置において、コネクタと、インターフェース回路と、ユーザ回路とを有し、前記インターフェース回路は、前記コネクタを介して前記パーソナルコンピュータと接続／非接続されたことを検出する検出手段として、２個以上の計数手段と、２個以上の比較器と、切替信号が入力されたセレクタとを有し、前記切替信号により、接続／非接続された検出信号を前記ユーザ回路に出力するタイミングを切り換えることを特徴とする外部装置。
【請求項４】
前記検出手段を少なくとも２個以上有し、各々の検出手段で計数手段及び比較器を構成する総ビット数が異なる場合、計数手段及び比較器の最大のビット長が２ｎ（偶数の場合）、２ｎ−１（奇数の場合）、としたとき、その他の検出手段の計数手段及び比較器のビット長をｍ＋ｎ（ｍ≦ｎ）、ｐ＋ｎ（ｐ≦ｎ）、ｑ＋ｎ（ｑ≦ｎ）…と構成することを特徴とする請求項２に記載のインターフェース回路。
【請求項５】
請求項４に記載のインターフェース回路を有することを特徴とする外部装置。
【請求項６】
請求項２または請求項４に記載のインターフェース回路をテストする際に、テスト手段が、接続／非接続された検出信号を前記ユーザ回路に出力するタイミングを切り換えることを特徴とするインターフェース回路のテスト方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パーソナルコンピュータと、外部装置と、前記パーソナルコンピュータと前記外部装置に接続されたケーブルとから成るコンピュータシステムに関するものであり、さらに詳細には、コンピュータシステムと周辺機器を接続するユニバーサル・シリアル・バスの接続／非接続の検出技術に関するものである。
【０００２】
【従来の技術】
コンピュータは、集中型で大規模なシステムから、個人でも利用可能な分散型のシステムに変化してきた。いわゆるパーソナルコンピュータである。パーソナルコンピュータ出現直後は、機能拡張を実現するには専門的な知識が求められた。例えば、インターフェースカードなどのコンピュータ内蔵機器を取り付ける際には、ＩＲＱが衝突しないようにＩ／Ｏアドレス及びＤＭＡアドレスを設定しなければならなかった。
【０００３】
しかしながら、各種の機能拡張用装置は非常に高価で、頻繁に移動させる必要もなく、パーソナルコンピュータ１台あたりに割当て可能なＩ／ＯアドレスやＤＭＡアドレスの数が少なかったため、機能拡張に起因する問題は存在していたものの、何とか対応できていた。
【０００４】
ところが近年、コンピュータ技術が急激に発展し、コンピュータ内蔵機器を取り付ける方式も、Ｉ／Ｏアドレス及びＤＭＡアドレスをマニュアルで設定していた機器に代わり、システムが自動で割当てる機器に進化してきた。しかし、拡張装置を取り付け或いは取り外す場合には、依然として、システムの電源を一旦落とし、カバーを外し、取り付け或いは取り外しを行い、再度カバーを付け、電源を投入する、というステップを踏む必要がある。
【０００５】
機能拡張用装置の種類及び数は膨大なものとなってきており、かつ装置自体のポータビリティも上がってきている。１部門あるいは１家族で２台以上のパーソナルコンピュータを所有するケースも珍しくなく、１台の機能拡張用装置を複数のパーソナルコンピュータで使いたいというケースが増えている。このような要求に応えるべく、プラグアンドプレイ機器が提案された。これは、パーソナルコンピュータ及び／或いは機能拡張用装置に電源が投入されている状態で着脱が可能となっている。
【０００６】
さらに、機能拡張用装置のインターフェース部分をホスト（パーソナルコンピュータ）が一定時間間隔で監視し、機器が接続されたとき、その機器とホストが通信を行って機器の情報を読み取り、自動的に利用が可能となる。機器が非接続されたときは、ホストが非接続状態であることを自動的に認識する。このように、ハードウエアに関する知識が特別なくても、ユーザは各種機能拡張用装置を使うことができる。
【０００７】
上記の各種機能拡張用装置のシステムに関する規格の一つとして、最近注目されているのがユニバーサル・シリアル・バス、いわゆるＵＳＢである。関連する文献として、特開２０００−２１５１１６号公報にＵＳＢシステムのテスト方法が開示されている。
【０００８】
図３はコンピュータシステムの構成図であり、パーソナルコンピュータ（ＰＣ）１、外部装置（ＵＳＢ外部装置）２、ケーブル３から成る。ケーブル３の端にはコネクタ４（ＰＣ側）及びコネクタ５（外部装置側）が装着されている。図に示すように、パーソナルコンピュータ１と外部装置２を接続するのに、ケーブル１本だけで済む。但し、パーソナルコンピュータ１側には、ＵＳＢ外部装置２が接続されたことを認識させるのに必要なデバイスドライバの組み込みが予め必要となる。
【０００９】
図４は外部装置の内部ブロック図である。コネクタ５、インターフェース回路（Ｉ／Ｆ回路）６及びユーザ回路（ＵＳＥＲ回路）７から成る。ケーブル３がパーソナルコンピュータ１と接続されたことをコネクタ５を通じて検出すると、必要な手順を踏んで信号をユーザ回路７に出力する。ユーザ回路７は、自分自身（外部装置２）の情報をパーソナルコンピュータ１に送信する。
【００１０】
これにより、パーソナルコンピュータ１は新たに接続された外部装置２の機能、性能を取り込み、アドレス等を割り振り、内部にそれらの情報を保持する。外部装置２も必要な情報を内部に保持する。この状態（認識された状態）になって初めてデータのやりとりが可能となる。
【００１１】
図５はインターフェース回路のテストの概念を示しており、インターフェース回路（ＬＳＩ）６の入出力（Ｉ／Ｆ１及びＩ／Ｆ２）を通して信号のやりとりを行い、その機能／性能をテストする。一般的に、テストを実行するためのプログラムをテストベンチと呼ぶ。
【００１２】
図６はケーブル接続から認識されるまでのフロー及び必要な時間の例を示す図である。図中、ＤＥＶは外部装置（デバイス）を示し、ＨＯＳＴはＰＣ（ホスト）を示す。電源投入（Ｐｏｗｅｒ　ＯＮ）後、初期化（ＩＮＩＴ）を経て準備完了（Ｒｅａｄｙ（ＤＥＶ））となる。ここまでは数ｍｓ程度と考えられる。
【００１３】
この後、ケーブルがＰＣと外部装置間に接続（Ａｔｔａｃｈ）されると、検出を行い（ＤＥＴＥＣＴ（ＨＯＳＴ＆ＤＥＶ））、設定（ＥＮＵＭＥＲＡＴＩＯＮ（ＨＯＳＴ＆ＤＥＶ））が行われ、設定用データのやりとりが終了すれば準備完了（Ｒｅａｄｙ（ＨＯＳＴ＆ＤＥＶ））となる。この状態まで遷移して初めて、ＰＣと外部装置のデータのやりとりが可能となる。ケーブル接続からここまでは、少なくとも数１００ｍｓの時間を要する。
【００１４】
図７は従来のインターフェース回路のブロック図であり、ＣＭＰ１、ＣＭＰ２は各々比較器１１、１２を示し、ＣＮＴはカウンタ１３を示す。またｓｅｌはセレクタ１４を示す。カウンタ１３にはカウントスタート入力（ｓｔａｒｔ）、クロック（ｃｋ）及びリセット（ｒｅｓｂ）が入力される。ＣＭＰ１とＣＭＰ２の比較値は各々異なり、ＣＭＰ１はＵＳＢプロトコルに従った時間経過後にｔｃ１を出力する。これに対し、ＣＭＰ２はｔｃ１より短い時間でｔｃ２を出力する。
【００１５】
図中、ビット数は偶数の場合を２ｎ、奇数の場合を２ｎ−１と表記している。さて、ケーブルが接続された後、必要な手続きを経てカウントスタート入力信号がカウンタに入力され、カウントが始まる。通常動作時（システムとして動作しているとき）はｔｃ３にｔｃ１が出力され、テスト時にはｔｃ２が出力される。
【００１６】
【発明が解決しようとする課題】
このように、ユーザ側から見ればハードウエアに関する特別な知識が無くても各種機能拡張用装置を使うことができるようになった反面、これら装置を設計、製作する側は、着脱に関連する処理を自動で行う機能を付加することが要求されるようになった。
【００１７】
ＵＳＢ規格では、特に、装置を接続した直後にホスト（パーソナルコンピュータ）との間で行われる初期の通信（ＵＳＢ規格で云うパワード状態。データのやりとりは行われない）に非常に長い時間（数百ミリセカンド。人間にとっては短い時間であるが、ハードウエア動作上で見ると非常に長い時間）が必要となる。その後のデータのやりとりに要する時間は比較的短い（数十〜数千マイクロセカンド）。
【００１８】
即ち、接続から一連のファンクション上の動作検証を実施する場合、ほぼ全ての時間が初期の通信に費やされ、インターフェース回路の設計及び検証に時間がかかってしまうという問題があった。この問題を回避するために、従来は通常動作時に必要な時間を検出する比較器に加え、より短い時間を検出するための比較器を別に設けて時間短縮を図っていた。
【００１９】
しかしながら、時間を短縮して機能確認を行った場合、カウンタ及び比較器においては本来必要な部分のビットが動作しないため、その部分の機能確認ができないという問題があった。これらの機能確認を行うためには、通常動作と同じ時間がかかるという問題があった。
【００２０】
また、時間短縮用に設けた比較器は通常動作時は使用されず、テスト用の冗長回路として残ってしまうという問題があった。さらに、設計及び検証に係る時間以外に、インターフェース装置（一般的にはＬＳＩ化される）のテストにも時間が掛かることを意味し、テストコストの上昇を招くという問題があった。
【００２１】
本発明は、以上述べたような課題を解決するためになされたものであり、時間を短縮して接続／非接続状態を検出するようにした場合でも、時間短縮用の比較器なしで、かつカウンタの全機能の検証が可能なインターフェース回路、インターフェース回路が内蔵された外部装置、外部装置が構成要素となるコンピュータシステムを提供することを目的とする。
【００２２】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、パーソナルコンピュータと、外部装置と、前記パーソナルコンピュータと前記外部装置に接続されたケーブルとから成るコンピュータシステムにおいて、前記外部装置はコネクタと、インターフェース回路と、ユーザ回路とを有し、前記インターフェース回路は、前記コネクタを介して前記パーソナルコンピュータと接続／非接続されたことを検出する検出手段として、２個以上の計数手段と、２個以上の比較器と、切替信号が入力されたセレクタとを有し、前記切替信号により、接続／非接続された検出信号を前記ユーザ回路に出力するタイミングを切り換えるコンピュータシステムを最も主要な特徴とする。
【００２３】
請求項２記載の発明は、ケーブルによってパーソナルコンピュータと接続される外部装置に、コネクタ及びユーザ回路と共に内蔵されるインターフェース回路において、前記コネクタを介して前記パーソナルコンピュータと接続／非接続されたことを検出する検出手段として、２個以上の計数手段と、２個以上の比較器と、切替信号が入力されたセレクタとを有し、前記切替信号により、接続／非接続された検出信号を前記ユーザ回路に出力するタイミングを切り換えるインターフェース回路を最も主要な特徴とする。
【００２４】
請求項３記載の発明は、ケーブルによってパーソナルコンピュータと接続される外部装置において、コネクタと、インターフェース回路と、ユーザ回路とを有し、前記インターフェース回路は、前記コネクタを介して前記パーソナルコンピュータと接続／非接続されたことを検出する検出手段として、２個以上の計数手段と、２個以上の比較器と、切替信号が入力されたセレクタとを有し、前記切替信号により、接続／非接続された検出信号を前記ユーザ回路に出力するタイミングを切り換える外部装置を最も主要な特徴とする。
【００２５】
請求項４記載の発明は、前記検出手段を少なくとも２個以上有し、各々の検出手段で計数手段及び比較器を構成する総ビット数が異なる場合、計数手段及び比較器の最大のビット長が２ｎ（偶数の場合）、２ｎ−１（奇数の場合）、としたとき、その他の検出手段の計数手段及び比較器のビット長をｍ＋ｎ（ｍ≦ｎ）、ｐ＋ｎ（ｐ≦ｎ）、ｑ＋ｎ（ｑ≦ｎ）…と構成する請求項２に記載のインターフェース回路を主要な特徴とする。
【００２６】
請求項５記載の発明は、請求項４に記載のインターフェース回路を有する外部装置を主要な特徴とする。
【００２７】
請求項６記載の発明は、請求項２または請求項４に記載のインターフェース回路をテストする際に、テスト手段が、接続／非接続された検出信号を前記ユーザ回路に出力するタイミングを切り換えるインターフェース回路のテスト方法を最も主要な特徴とする。
【００２８】
【発明の実施の形態】
以下、図面により本発明の実施の形態を詳細に説明する。図１は本発明の第１の実施の形態に係るインターフェース回路のブロック図である。本インターフェース回路は、２個のｎビットのカウンタ　（ｎｂｉｔ　ＣＮＴ）、１０１、１０２、２個のｎビットの比較器　（ｎｂｉｔ　ＣＭＰ）１０３、１０４、及びセレクタ（ｓｅｌ）１０５から構成される。
【００２９】
ここでは、通常動作時には１２５ｍｓ経過後にｔｃ（ターミナルカウント）がアサートされる場合で述べる。クロック周波数を３０ＭＨｚとすると、１２５ｍｓは１０進数で３，７５０，３７６カウントに相当する。１６進数では３９３，９Ｅ８カウントとなる。これをカウントするためには、２２ビットのカウンタが必要となる。従って、ｎ＝１１となる。
【００３０】
通常時の動作について説明する。２個のカウンタ１０１、１０２をシリアルに接続して２２ビット相当のカウンタとして用いる。ｓｔａｒｔがアサートされ（時間０）、クロックが入力され、カウントが進む。下位側の比較器１０４（ＣＭＰ２）は、下位１１ビットが時間１Ｅ８となったとき、ｔｃ２をアサートする。上位側の比較器１０３（ＣＭＰ１）のカウント値は、未だ０である。
【００３１】
カウントが進み、上位側の比較器１０３（ＣＭＰ１）のカウント値が７２７になったとき、ｔｃ１がアサートされる。さらにカウントが進み、再び下位１１ビットが時間１Ｅ８となったとき、ｔｃがアサートされる。
【００３２】
時間短縮時の動作について説明する。２個のカウンタ１０１、１０２及び比較器１０３、１０４を各々独立して動作させる。ｓｔａｒｔがアサートされ（時間０）、クロックが入力され、カウンタ１０１、１０２のカウントが同時に進む。時間１Ｅ８でｔｃ２がアサートされ、セレクタ１０５内で保持される。
【００３３】
時間７２７でｔｃ１がアサートされ、セレクタ１０５内で保持される。時間７ＦＦでｔｃ３がアサートされる。このときｔｃ１が保持され、かつ、ｔｃ２が保持されていれば、ｔｃがアサートされる。ｔｃがアサートされるまでの時間は約３４ｕｓとなる。
【００３４】
以上から、検出手段を構成する要素回路カウンタ１０１、１０２、比較器１０３、１０４が全て正常に動作しているかどうかを短時間（通常動作時の３，６６６分の１）で検証することができ、さらに、テストコストを低減することができる。
【００３５】
図２は本発明の第２の実施の形態に係るインターフェース回路のブロック図である。本インターフェース回路は、ｍビットのカウンタ（ｍｂｉｔ　ＣＮＴ）１１１及びｎビットのカウンタ（ｎｂｉｔ　ＣＮＴ）１０２、ｍビットの比較器（ｍｂｉｔ　ＣＭＰ）１１２及びｎビットの比較器（ｎｂｉｔ　ＣＭＰ）１０４、及びセレクタ（ｓｅｌ）１０５から構成される。
【００３６】
インターフェース回路６（図４参照）内には同様の検出手段が２個以上存在し、カウンタ１０２、１１１及び比較器１０４、１１２がｐ＋ｎ、ｑ＋ｎ（ｍ≦ｎ、ｐ≦ｎ、ｑ≦ｎ）…のように構成されている。但し、カウンタ１０２、１１１及び比較器１０４、１１２の最大ビット数を２ｎ（偶数ビットの場合）或いは２ｎ−１（奇数ビットの場合）とする。
【００３７】
各々の検出手段の動作は第１の実施の形態で説明した場合と同一である。本実施形態ではカウンタ及び比較器の分割方法を工夫し、時間短縮時のｔｃ（ターミナルカウント）が全て同一時間（ｎ）で出力されるようにしている点が第１の実施形態異なる。このようにすれば、検証時の時間（条件）が統一され、設計及び検証に係る負荷が非常に軽減される。
【００３８】
第１、第２の実施形態で述べたインターフェース回路を用いて外部装置（通信装置）を構成することで、設計時間の短縮化が図られ、低コストの外部装置を提供することができる。
【００３９】
また本発明では、テストベンチがインターフェース回路６に時間短縮テスト切り替え端子を設け、直接操作するようにしている。本発明によれば、検出手段は時間短縮モードで全機能をテストできるので、基本的には時間短縮モードのみを検証すれば良いが、設計段階では時間短縮テストモードとし、最終段階で通常動作モードに切り替えてテストするようにし、信頼性及び確実性を増している。
【００４０】
【発明の効果】
以上説明したように、請求項１、請求項２、請求項３のコンピュータシステム、インターフェース回路、外部装置においては、接続／非接続されたことを検出する検出手段を構成するカウンタと比較器を分割し、検出信号を出力するタイミングを切り替えているので、短時間で設計及び検証が可能で、冗長回路を付加する必要がなく、かつ、テストコストを抑えることができる。
【００４１】
請求項４のインターフェース回路においては、複数の検出手段が存在する場合でも各々の検出時間を統一することで、設計及び検証に係る負荷を軽減することができる。
【００４２】
請求項５の外部装置においては、複数の検出手段が存在する場合でも各々の検出時間を統一することで、設計及び検証に係る負荷を軽減することができる。
【００４３】
請求項６のテスト方法においては、テストベンチがインターフェース回路に時間短縮テスト切り替え端子を設け、直接操作するようにし、設計段階では時間短縮テストモードとし、最終段階で通常動作モードに切り替えてテストするようにしているので、テストにおける信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るインターフェース回路のブロック図である。
【図２】本発明の第２の実施の形態に係るインターフェース回路のブロック図である。
【図３】コンピュータシステムの構成図である。
【図４】外部装置の内部ブロック図である。
【図５】インターフェース回路のテストの概念を示す図である。
【図６】ケーブル接続から認識されるまでのフロー図である。
【図７】従来のインターフェース回路のブロック図である。
【符号の説明】
１　パーソナルコンピュータ
２　外部装置
３　ケーブル
５　コネクタ
６　インターフェース回路
７　ユーザ回路
１０１、１０２　カウンタ（計数手段）
１０３、１０４　比較器
１０５　セレクタ
【図１】
2004046538.tif 000003
【図２】
2004046538.tif 000004
【図３】
2004046538.tif 000005
【図４】
2004046538.tif 000006
【図５】
2004046538.tif 000007
【図６】
2004046538.tif 000008
【図７】
2004046538.tif 000009