(57)【要約】【課題】挿入損を極力抑えることができ、かつ小型化を維持できるようにする。【解決手段】半絶縁性基板１０上に形成されたストリップ線路１１の上面に、この上面から鉛直方向に所定間隔で形成される複数のスルーホールを備えたスルーホール形成線路１２を積層し、このスルーホール形成線路１２の上面にストリップ線路１３を積層した２層構造とし、さらにストリップ線路１１，１３をスパイラル形状とすることで、高周波状態における信号電流がストリップ線路１１，１３に均等に流れるようにする。【選択図】    図２
2004214414.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性基板上に形成され、一方の端部から入力された信号電流を他方の端部へ通過させるスパイラル形状の第１のストリップ線路と、
この第１のストリップ線路の上面に積層され、前記第１のストリップ線路の形状に沿って該第１のストリップ線路の上面から鉛直方向に、所定間隔で形成される複数のスルーホールを備える第１のスルーホール形成線路と、
この第１のスルーホール形成線路の上面に積層され、前記第１のストリップ線路の形状に沿ったスパイラル形状の第２のストリップ線路とを具備したことを特徴とするスパイラルインダクタ。
【請求項２】
前記第１のスルーホール形成線路は、前記信号電流の２／３波長に比して小さい間隔ごとに前記スルーホールを形成してなることを特徴とする請求項１記載のスパイラルインダクタ。
【請求項３】
前記第２のストリップ線路の上面に積層され、前記第２のストリップ線路の形状に沿って該第２のストリップ線路の上面から鉛直方向に、所定間隔で形成される複数のスルーホールを備える第２のスルーホール形成線路と、
この第２のスルーホール形成線路の上面に積層され、前記第２のストリップ線路の形状に沿ったスパイラル形状の第３のストリップ線路とをさらに具備したことを特徴とする請求項１記載のスパイラルインダクタ。
【請求項４】
前記第１及び第２のストリップ線路は、互いに金であることを特徴とする請求項１記載のスパイラルインダクタ。
【請求項５】
前記請求項１記載のスパイラルインダクタを製造する方法であって、
前記半絶縁性基板上に、一方の端部から入力された信号電流を他方の端部へ通過させるスパイラル形状の第１のストリップ線路を形成し、
この第１のストリップ線路の上面に、前記第１のストリップ線路の形状に沿って該第１のストリップ線路の上面から鉛直方向に、所定間隔で形成される複数のスルーホールを備える第１のスルーホール形成線路を積層し、
前記第１のスルーホール形成線路の上面に、前記第１のストリップ線路の形状に沿ったスパイラル形状の第２のストリップ線路を積層するようにしたことを特徴とするスパイラルインダクタの製造方法。
【請求項６】
前記請求項１記載のスパイラルインダクタを備えたことを特徴とするマイクロ波集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、例えばＲＦ（無線周波数）回路に用いられるスパイラルインダクタ及びその製造方法、及びスパイラルインダクタを備えたマイクロ波集積回路に関する。
【０００２】
【従来の技術】
近年、マイクロ波通信においては、移動体通信等に適用できるような開発が盛んに行われている。この種の通信システムでは、特に通信装置の小型化が強く要求されている。
【０００３】
そこで、通信装置のＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）回路に使用されるインダクタをスパイラル構造のインダクタに代えることで、装置の小型化を図るようにした通信装置が提案されている（例えば特許文献１）。
【０００４】
【特許文献１】
特開平１１−０４６１０１号公報。
【０００５】
【発明が解決しようとする課題】
ところが、上記スパイラル構造のインダクタは、その導体（ストリップ線路）が例えばＧａＡｓ（ガリウムヒ素）などの半絶縁性基板上に直接配置される構成であるため、高周波状態において電流が導体端部に集中し挿入損が大きくなるという問題が生じている。
【０００６】
そこで、この発明の目的は、挿入損を極力抑えることができ、かつ小型化を図り得るスパイラルインダクタ及びその製造方法、及びスパイラルインダクタを備えたマイクロ波集積回路を提供することにある。
【０００７】
【課題を解決するための手段】
この発明は、上記目的を達成するために、以下のように構成される。
【０００８】
半絶縁性基板上に形成され、一方の端部から入力された信号電流を他方の端部へ通過させるスパイラル形状の第１のストリップ線路と、この第１のストリップ線路の上面に積層され、第１のストリップ線路の形状に沿って該第１のストリップ線路の上面から鉛直方向に、所定間隔で形成される複数のスルーホールを備える第１のスルーホール形成線路と、この第１のスルーホール形成線路の上面に積層され、第１のストリップ線路の形状に沿ったスパイラル形状の第２のストリップ線路とを備えるようにしたものである。
【０００９】
（１）の構成によれば、半絶縁性基板上に形成された第１のストリップ線路の上面に第２のストリップ線路をスルーホール形成線路を介して設けた２層構造であり、さらに第１及び第２のストリップ線路をスパイラル形状としたので、高周波状態における電流が第１及び第２のストリップ線路に流れ、２つのストリップ線路端に集中することになる。このため、従来の１つのストリップ線路を設けた場合に比べて、挿入損が約半分に低減することが可能となり、さらに小型化を維持できるようになる。
【００１０】
（２）第２のストリップ線路の上面に積層され、第２のストリップ線路の形状に沿って該第２のストリップ線路の上面から鉛直方向に、所定間隔で形成される複数のスルーホールを備える第２のスルーホール形成線路と、この第２のスルーホール形成線路の上面に積層され、第２のストリップ線路の形状に沿ったスパイラル形状の第３のストリップ線路とをさらに備えるようにしたものである。
【００１１】
（２）の構成によれば、第２のストリップ線路の上面に第２のスルーホール形成線路を積層し、この第２のスルーホール形成線路の上面に第３のストリップ線路を積層した３層構造により、高周波状態における電流を第１，第２及び第３のストリップ線路にそれぞれ分配するようにしているので、上記（１）の構成に比して、挿入損をいっそう低減することが可能となる。
【００１２】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照して詳細に説明する。
【００１３】
（第１の実施形態）
図１は、この発明の第１の実施形態に係わるスパイラルインダクタを上から見た平面図であり、図２は図１に示すスパイラルインダクタを正面（図１中では線Ａ−Ａ‘から見た方向）から見た断面図である。さらに、図３は上記図１に示したスパイラルインダクタの分解斜視図である。
【００１４】
図１において、図中符号１Ａはスパイラルインダクタで、例えばＧａＡｓ（ガリウムヒ素）からなる半絶縁性基板１０上にストリップ線路１１を形成している。このスリップ線路１１は、例えば金から成り、かつスパイラル形状を成し、入力端１１ａに入力される信号電流を出力端１１ｂへ導く。
【００１５】
ストリップ線路１１の上面には、スルーホール形成線路１２が積層される。スルーホール形成線路１２には、図３に示す如く、ストリップ線路１１側から鉛直方向に貫通した複数のスルーホール１２１が設けられている。これら複数のスルーホール１２１は、例えば高周波状態における信号電流の（２／３）λ（波長）より小さい間隔で設けられることになる。
【００１６】
スルーホール形成線路１２の上面には、ストリップ線路１３が積層される。このストリップ１３は、例えば金から成り、かつストリップ線路１１と同一形状を成し、入力端１１ａに入力された信号電流を出力端１１ｂへ導く。
【００１７】
図１中、ストリップ線路１１の交差点１１ｂは、ストリップ線路１１の第１線路１１−１及びストリップ線路１３の第１線路１３−１上を、ストリップ線路１１の第２線路１１−２及びストリップ線路１３の第２線路１３−２がまたぐことになる。この際、ストリップ線路１１の第２線路１１−２及びストリップ線路１３の第２線路１３−２がストリップ線路１１の第１線路１１−１及びストリップ線路１３の第１線路１３−１に接触しないように構成する。
【００１８】
次に、上記のように構成されたスパイラルインダクタ１Ａの動作について説明する。
【００１９】
周知のスパイラルインダクタ２は、図４に示すように、半絶縁性基板２０上にストリップ線路２１を配置し、このストリップ線路２１を図５に示すようにスパイラル構造を成すように形成している。
【００２０】
しかしながら、上記スパイラルインダクタ２では、高周波状態において電流がストリップ線路２１に集中し、その結果挿入損が大きくなってしまうことになる。
【００２１】
そこで、この第１の実施形態では、ストリップ線路１１の上部に、スルーホール形成線路１２を介してストリップ線路１３を接続するようにしている。この状態で、スパイラルを形成すると、高周波状態における信号電流は、ストリップ線路１１，１３の両者に流れることになる。
【００２２】
従って、半絶縁性基板２０上にストリップ線路２１のみを配置するスパイラルインダクタ２に比べて、高周波状態における挿入損が約半分となる。
【００２３】
ところで、上記第１の実施形態におけるスパイラルインダクタ１Ａは、図６に示すＲＦ回路に適用されることになる。このＲＦ回路は、例えばマイクロ波通信を行う通信装置に使用されるものである。
【００２４】
すなわち、スパイラルインダクタ１Ａの入力端１１ａには、電界効果型トランジスタ（ＦＥＴ）３が接続され、出力端１１ｂには、コンデンサ４及び出力端子５が接続される。また、ＦＥＴ３には入力端子６が接続される。
【００２５】
入力端子６に入力された高周波信号電流、つまりマイクロ波信号電流は、ＦＥＴ３によりオン・オフ制御された後、スパイラルインダクタ１に供給される。スパイラルインダクタ１Ａは、入力されたマイクロ波信号電流をストリップ線路１１，１３に均等に分配する。このスパイラルインダクタ１Ａの出力マイクロ波信号電流は、コンデンサ４に蓄積された後、出力端子５に出力される。
【００２６】
以上のように上記第１の実施形態では、半絶縁性基板１０上に形成されたストリップ線路１１の上面にスルーホール形成線路１２を積層し、このスルーホール形成線路１２の上面にストリップ線路１３を積層した２層構造であり、さらにストリップ線路１１，１３をスパイラル形状としたので、高周波状態における信号電流がストリップ線路１１，１３に流れることになる。従って、従来の１つのストリップ線路２１を設けた場合に比べて、挿入損が約半分に低減することが可能となり、このスパイラルインダクタ１Ａを用いた装置全体の小型化を維持できるようになる。
【００２７】
（第２の実施形態）
図７は、この発明の第２の実施形態に係わるスパイラルインダクタ１Ｂを正面から見た断面図である。なお、図７において、上記図２と同一部分には同一符号を付して詳細な説明を省略する。
【００２８】
すなわち、この第２の実施形態では、上記ストリップ線路１３の上面に、スルーホール形成線路１４を積層し、かつスルーホール形成線路１４の上面に、ストリップ線路１５を積層するようにしている。このストリップ線路１５は、例えば金から成り、かつスパイラル形状を成し、入力端１１ａに入力された信号電流を出力端１１ｂへ導く。
【００２９】
このような第２の実施形態であれば、ストリップ線路１３の上面にさらにスルーホール形成線路１４及びストリップ線路１５を積層した３層構造により、高周波状態における電流をストリップ線路１１，１３，１５にそれぞれ分配するようにしているので、上記第１の実施形態に比して、挿入損をいっそう低減することが可能となる。
【００３０】
（その他の実施形態）
この発明は上記各実施形態に限定されるものではない。例えばスルーホールの形成間隔を高周波における信号電流の（２／３）λより小さい間隔としたが、取り扱う電流に応じて、スルーホールの形成間隔を任意に設定してもよい。
【００３１】
また、上記第２の実施形態では、３層構造までとしたが、３層以上の多層構造にしてもよい。このようにすれば、高周波状態における挿入損をさらに低減することができる。
【００３２】
また、各実施形態では、ストリップ線路に金を使用する例について説明したが、金以外の導伝性の高い金属を使用するようにしてもよい。
【００３３】
その他、スパイラルインダクタの種類及びその構造、スルーホール形成線路の種類、ＲＦ回路といったマイクロ波集積回路等についても、この発明の要旨を逸脱しない範囲で種々変形して実施できる。
【００３４】
【発明の効果】
以上詳述したようにこの発明によれば、挿入損を極力抑えることができ、かつ小型化を図り得るスパイラルインダクタ及びその製造方法、及びスパイラルインダクタを備えたマイクロ波集積回路を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係わるスパイラルインダクタを上から見た平面図。
【図２】同第１の実施形態に係わるスパイラルインダクタを正面から見た断面図。
【図３】同第１の実施形態に係わるスパイラルインダクタの分解斜視図。
【図４】従来から考えられていたスパイラルインダクタを正面から見た断面図。
【図５】同従来から考えられていたスパイラルインダクタを上から見た平面図。
【図６】同第１の実施形態に係わるスパイラルインダクタをＲＦ回路に適用した場合のブロック図。
【図７】この発明の第２の実施形態に係わるスパイラルインダクタを正面から見た断面図。
【符号の説明】
１Ａ，１Ｂ，２…スパイラルインダクタ、３…電界効果型トランジスタ（ＦＥＴ）、４…コンデンサ、５…出力端子、６…入力端子、１０…半絶縁性基板、１１，１３，１５…ストリップ線路、１２，１４…スルーホール形成線路、１１ａ…入力端、１１ｂ…出力端、１１ｃ…交差点、１２１…スルーホール。
【図１】
2004214414.tif 000003
【図２】
2004214414.tif 000004
【図３】
2004214414.tif 000005
【図４】
2004214414.tif 000006
【図５】
2004214414.tif 000007
【図６】
2004214414.tif 000008
【図７】
2004214414.tif 000009