(57)【要約】【課題】システムインパッケージ（ＳＩＰ）における機能を損なうことなく、デバイスの放熱を効果的に行なうことができる半導体装置を提供する。【解決手段】第１と第２の面を金属が充填された複数のヴィアホール６で電気的に接続された回路基板１と、第１の面１ａに搭載された半導体デバイス２とを備え、第１の面１ａを半導体デバイス２と共に樹脂４により封止してなる半導体装置であって、半導体デバイス２を第１の面１ａに金属製板５を介して搭載する。金属製板５は、銅板又は銅タングステン板で形成し、多数のヴィアホール６に接触させて放熱させる。【選択図】        図２
2004214460.tif 000002
【特許請求の範囲】
【請求項１】
第１と第２の面を金属が充填された複数のヴィアホールで電気的に接続された回路基板と、前記第１の面に搭載された半導体デバイスとを備え、前記第１の面を前記半導体デバイスと共に樹脂により封止してなる半導体装置であって、前記半導体デバイスを前記第１の面に金属製板を介して搭載したことを特徴とする半導体装置。
【請求項２】
前記金属製板は、前記半導体デバイスの搭載面よりも大きく、前記半導体デバイスの搭載面の全面が前記金属製板に接して搭載されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属製板は、前記第１の面の複数の前記ヴィアホールと接していることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記金属製板は、銅板であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記金属製板は、銅タングステン板であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項６】
前記回路基板上にさらに回路素子が搭載されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、両面を複数のヴィアホールで電気的に接続した回路基板に半導体デバイスを搭載し、樹脂で封止した半導体装置に関する。
【０００２】
【従来の技術】
１ＧＨｚを越えるような高周波帯域の信号を増幅する増幅器として、例えば、ハイブリットＩＣと呼ばれる形態で構成することが知られている（例えば、特許文献１参照）。前記特許文献１では、回路基板上にトランジスタ等の増幅素子と、コンデンサ・抵抗等の能動素子を一体に搭載し、この回路基板の全体を金属製の蓋で覆い、回路基板を金属板等の上に載せて接地電位とするとともに、上記金属製の蓋で全体をシールドしている。増幅器への信号、供給電源等は、回路基板の側方に突き出しているリードピンを介して行われる。
【０００３】
この種のハイブリッドＩＣの形態においては、信号周波数が高くなってくると、回路基板の側方に突き出しているリードピンを信号が伝播するので、このリードピンのインピーダンス整合が問題となってくる。増幅器内の回路配線、この増幅器を搭載し増幅器との間で信号の授受を行う回路板（以下、マザーボードという）上では、配線パターンの伝送インピーダンスは正常に保つことができる。しかし、空気中に剥き出しの状態のリードピンでは、伝送インピーダンスを規定値に保つことができず、このリードピンの個所で信号の反射等が発生し回路特性に重大な影響を及ぼすこととなる。
【０００４】
また、近年は、システムインパッケージ（以下、ＳＩＰという）なる半導体回路の封止方法が提案され一部実用化されるに至っている（例えば、特許文献２参照）。この方法は、予め回路パターンが形成された回路基板の一面上に、ベアチップ状の能動素子、チップコンデンサ、チップ抵抗、チップインダクタ等の受動素子を予め表面実装し、この搭載部を樹脂で封止してパッケージとするものである。表面実装された回路素子は、回路基板に設けられたヴィアホールにより回路基板の裏面と電気的に接続されている。
【０００５】
パッケージは、比較的広い面積の回路基板上に同一の回路パターンを多数形成し、その各々について回路素子を搭載した後、この回路素子を覆うように表面を樹脂封止し、最後に個々の回路パターンにしたがって回路基板を分離することで、あたかも集積回路を製造するが如く同一の増幅器を多量に生産できることとなる。このパッケージが搭載されるマザーボードとの電気的な接続は、パッケージをマザーボードに表面実装することにより実現される。
【０００６】
このＳＩＰにおいては、例えば、増幅器とこの増幅器が搭載されるマザーボードとの間の信号の授受は、パッケージの回路基板中に設けられたヴィアホールの先端に半田ボールを設けておき、マザーボードとの間で表面実装を行うことで実現される。従って、従来のハイブリッドＩＣにおける空気中に剥き出しのリードピンを介して信号が伝播する構成と比べると、その距離を短くできるばかりでなく、回路基板の誘電率とヴィアホールの径、隣接ヴィアホールとの距離の関係から、伝送インピーダンスを規定値にすることも困難ではない。
【０００７】
【特許文献１】
特開平１０−７０２２０号公報
【特許文献２】
特開２００１−１５６２０８号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、このようなＳＩＰによる方法では次の様な問題が生ずる。すなわち、ＧａＡｓＦＥＴを用いた高周波高出力増幅器においては、トランジスタの消費電力が数Ｗに至ることもあり、半導体デバイス（以下、単にデバイスという）の発熱を効果的に増幅器外部に放出しなければ、デバイスの動作温度が所定値（接合温度Ｔｊ＝１２５℃）を越えてデバイス破壊に至ってしまう。破壊に至らないまでも、特性が劣化し、定常温度時に比較して増幅器の性能が劣化してしまうこととなる。
【０００９】
従来の特許文献１に示されるようなハイブリッドＩＣの構成においては、回路基板の下面全体が接する金属板を設けてあり、この金属板にデバイスからの発熱を拡散させることで、効果的に放熱を行っていた。しかしながら、ＳＩＰにおいては、デバイスがヴィアホールを有する回路基板上に搭載することが必須であるため、ハイブリッドＩＣのような効果的な放熱対策をとることができない。
【００１０】
デバイス搭載面のヴィアホールの個数を増やし、また、隣接ヴィアホールとの間隔を狭めることにより、ヴィアホールを放熱手段として用いる方法が提案されているが、デバイス面積とヴィアホール径とを比較すると、デバイス搭載面の直下に設けることのできるヴィアホールの個数には、自ずと限界がある。また、ヴィアホール径を細くしてヴィアホール数を増加させることは、放熱対策の上ではヴィアホールの全断面積で放熱効果が決定されるので無意味な対策となる。
【００１１】
本発明は、上述した実情に鑑みてなされたもので、ＳＩＰにおける機能を損なうことなく、デバイスの放熱を効果的に行なうことができる半導体装置の提供を課題とする。
【００１２】
【課題を解決するための手段】
本発明による半導体装置は、第１と第２の面を金属が充填された複数のヴィアホールで電気的に接続された回路基板と、第１の面に搭載された半導体デバイスとを備え、第１の面を半導体デバイスと共に樹脂により封止してなる半導体装置であって、半導体デバイスを第１の面に金属製板を介して搭載するようにしたものである。また、金属製板５は、銅板又は銅タングステン板で形成し、多数のヴィアホール６に接触させて放熱させる。
【００１３】
【発明の実施の形態】
図により本発明の実施の形態を説明する。図１はＳＩＰにより製造された半導体装置の概略を説明する図、図２は半導体デバイスの搭載形態を説明する図、図３は半導体装置の裏面から見た回路基板の一例を示す図である。図中、１は回路基板、１ａは第１の面（上面）、１ｂは第２の面（裏面）、２は半導体デバイス、３は回路素子、４は封止樹脂、５は金属製板、６はヴィアホール、７はボンディングワイヤ、８は回路パターン、９は半田バンプ、１０はマザーボード、１１は配線パターンを示す。
【００１４】
図１は、ＳＩＰによる最終形態の半導体装置の概略を示し、第１の面１ａ（以下、上面という）と第２の面１ｂ（以下、裏面という）を有する回路基板１の上面１ａに、トランジスタ等の半導体デバイス２（以下、単にデバイスと略称する）を搭載し、この他、必要に応じてチップ抵抗やチップコンデンサ等の回路素子３を搭載して構成される。デバイス２は、回路基板１の上面１ａに表面実装により搭載され、デバイス２の上面の端子電極と回路基板１の上面１ａに露出しているヴィアホール６にボンディングワイヤ７等で接続される。また、チップ状の回路素子３等も表面実装で接続される。図１では、デバイス２からのボンディングワイヤ７が直接ヴィアホール６に接続する例を示しているが、ヴィアホール６から延びる回路パターン８に接続するようにしてもよい。
【００１５】
本発明においては、デバイス２は、後述する金属製板５を介して回路基板１に搭載される。回路基板１の上面１ａには封止樹脂４が付与され、デバイス２及び回路素子３等が共に封止される。図１に示す半導体装置は、大きな回路基板上に多数のデバイス２、回路素子３等を搭載して封止樹脂４で封止した後、各半導体装置単位で封止樹脂４と回路基板１を同時に切り離して作成することができる。この場合、回路基板１と封止樹脂４の外形寸法は等しく、薄い矩形形状の外観を呈したものとなる。
【００１６】
回路基板１の上面１ａには、デバイス２及び回路素子３を接続することにより、例えば、高周波高出力増幅器が得られるような回路パターン８が形成されている。また、図２に示すように、裏面１ｂには、マザーボード１０等の配線パターン１１と電気的に接続される半田バンプ９等が設けられている。そして、回路パターン８を含む上面１ａ側と裏面１ｂ側の所定個所は、内部にＡｕ等の金属導体が充填されたヴィアホール６により電気的に接続されている。
【００１７】
上記の半導体装置をマザーボード１０上に表面実装することにより、所定の回路接続が得られ、マザーボード１０等の装置外部と半導体装置との信号、電源の授受は、回路基板１の裏面１ｂに露出しているヴィアホール６により行われる。ヴィアホール６の先端に設けた半田バンプ９は、半田リフローによりマザーボード１０の配線パターン１１との間で電気接続を形成することができる。逆に半田バンプ９は、マザーボード１０側の配線パターン１１の所定個所に設けておき、この半田バンプ９とヴィアホール６の位置を合わせて半田リフローにより接続することもできる。
【００１８】
図３に示すように、回路基板１には、用途に合わせて複数種類のヴィアホール６を設けることができる。例えば、デバイス２が搭載される中央部の領域Ａには、ピッチＰ１（例えば、０．１５ｍｍ）のグリッドで直径Ｄ１（例えば、０．１２５ｍｍ）のヴィアホール６ａを密に設ける。その他の領域Ｂには、ピッチＰ２（例えば、０．２５ｍｍ）のグリッドで直径Ｐ２（０．１５ｍｍ）のヴィアホール６ｂを設ける。
【００１９】
回路基板１の領域Ａの上面１ａには、金属製板５を介してデバイス２が搭載される。金属製板５が回路基板１の上面１ａに露出したヴィアホール６内の充填金属と接触することで、デバイス２からの発熱を、効果的に回路基板外に放出させることができる。また、この領域Ａのヴィアホール６を、図に示すように密に設ければ、金属製板５が多数のヴィアホール６と接触することになるので、放熱効果をさらに高めることができる。
【００２０】
金属製板５とヴィアホール６との接続は、例えば、ＡｕＳｎ合金を用いてもよいが、通常の半田で行なってもよい。ヴィアホール６内の充填金属としては、金等が一般的であるが、熱伝導性、電気導電性のよい金属であればよい。また、領域Ｂには、図３では全てのグリッド点にヴィアホール６を設けた例を示したが、回路基板１の上面１ａに形成される回路パターン８に対応して、限られた所定のグリッド点に形成されていればよい。
【００２１】
回路基板１の材料としては、例えば、ＦＲ４（樹脂名）が一般的であるが、これに限定される必要はなく、一般的な基板材料を用いてもよい。回路基板１の厚さは、通常０．５ｍｍ程度であり、ヴィアホール６が設けられている領域以外の個所については、配線層を複数有する多層回路基板を用いることも可能である。また、封止樹脂４としては、一般的なエポキシ樹脂等を用いることができる。封止樹脂４の厚さは、約０．７ｍｍ程度である。封止樹脂４の表面は平坦にされ、表面にメーカ名、品番等が付与される。
【００２２】
本発明においては、上述したように、デバイス２を回路基板１に金属製板５を介して搭載し、デバイス２の発熱を金属製板５に伝熱し、外部に放熱させるようにすることを特徴としている。金属製板５の面積は、デバイス２よりも広い面積で、かつ、デバイス全体がこの金属製板２上の搭載されていることが好ましい。このような形状により、デバイス２による発熱を効果的に回路基板外に放熱させることができる。また、金属製板５の厚さは、０．３ｍｍ程度が組立て時のハンドリングの容易性という点で望ましい。厚さが薄すぎる場合には、ハンドリングが困難となるばかりでなく、熱抵抗が高くなって、デバイス２からの発熱を効果的に金属製板全体に放熱することができなくなる。
【００２３】
金属製板５としては、銅板もしくは銅タングステン板であることが好ましい。銅（Ｃｕ）はその熱伝導率が高く、価格的にも安価であり、デバイスの発熱を効率よく放熱することができる。銅タングステン（ＣｕＷ）は、Ｃｕほどには熱伝導率は高くないものの、デバイス２との熱膨張率の差が小さい材料であり、デバイス２を構成する主材料である、例えば、ＧａＡｓ（ガリウムヒ素）やＳｉなどの熱膨張率に近づけることができる。したがって、デバイス２の発熱による周囲温度の上昇が起こったとしても、熱膨張率の差に起因するデバイス２への機械的応力を低減することが可能となり、信頼性の高い半導体装置を得ることができる。
【００２４】
ちなみに、ＧａＡｓの熱膨張率（線膨張率）は、６．８（×１０−６／Ｋ）であり、ＣｕＷのそれは、５．０〜８．５（×１０−６／Ｋ）である。一方、Ｃｕは約１６（×１０−６／Ｋ）と一桁大きい熱膨張率を示し、エポキシ樹脂等の樹脂にいたっては３０〜２００（×１０−６／Ｋ）と広い範囲で、かつＧａＡｓに対して一桁以上大きな値を有している。このように、金属製板５としてＣｕを用いた場合には、その熱伝導率特性を有効に利用でき、ＣｕＷを用いた場合には、その熱膨張率の特性を有効に利用できることとなる。
【００２５】
デバイス２のチップ厚さは薄い方が好ましく、３０μｍ〜７０μｍ程度の薄さで形成されたものが好ましい。デバイス２の表面側にトランジスタ等のデバイスが作製され、裏面側の全面には、接合のための厚さ１０μｍ程度の金属層（例えば、Ａｕ層）がメッキされている。金属製板５へは、例えば、ＡｕＳｎ合金を用いて接合される。また、デバイス２内で裏面から上面側デバイスの所定個所に向かって貫通孔を形成し、この貫通孔に金属層を設けて表面側と裏面金属とを直接接続することにより、高周波領域の電気的特性が改善されるばかりでなく、放熱の面からも好適である。
【００２６】
以上、本発明による半導体装置を、図では単体のデバイス２を搭載したもので説明したが、複数個のデバイスを集積化した半導体装置についても同様な構造で構成することができる。さらに、回路基板１の中央部分にデバイス２と金属製板５を搭載配置する例で示したが、この配置に限定される必要はなく、回路構成上の観点で任意の位置に配置することができる。また、複数個のデバイス２を搭載する場合においては、共通の広い金属製板を用いてもよく、デバイス２毎に載置する金属製板を用いてもよい。
【００２７】
図４〜図５は、本発明の放熱効果を検証した測定結果を示す図である。図４（Ａ）は、金属製板５の面積をデバイス２の面積の２倍とした場合の温度分布を示す図、図４（Ｂ）は、金属製板５の面積をデバイス２の面積の３倍とした場合の温度分布を示す図である。図５（Ａ）は本発明の比較例で、デバイス２をＣｕＷのチップキャリア１３を介して金属板１２に直接搭載した場合の温度分布を示す図、図５（Ｂ）は本発明の他の比較例で、デバイス２を回路基板１に直接搭載した場合の温度分布を示す図である。いずれの場合も、デバイス２の発熱部として６μｍ２を想定し、その領域に１Ｗの発熱を起こしたときの各部の温度を示している。
【００２８】
図４において、デバイス２には、高周波領域で一般に用いられているＧａＡｓを材料としたトランジスタで、厚さ３０μｍ、外形０．７５ｍｍ×０．７２５ｍｍ、裏面全体にＡｕメッキしたものを使用した。回路基板１には、基板材料がＦＲ４で、厚さ０．５ｍｍ、外形３．５ｍｍ×３．５ｍｍで、ヴィアホール６にＡｕ充填したものを使用した。金属製板５は、Ｃｕ板で、厚さ０．５ｍｍ、面積を図４（Ａ）ではデバイス２の２倍（外形１．０ｍｍ×２．０ｍｍ）、図４（Ｂ）ではデバイス２の３倍（外形１．０ｍｍ×３．０ｍｍ）とした。デバイス２と金属製板５との接合、並びに、金属製板５と回路基板１のヴィアホール６との接合は、いずれもＡｕＳｎ合金を用いて行なった。
【００２９】
図４（Ａ）は、金属製板５の面積をデバイス２の面積の２倍としたものである。発熱部近傍のＸ部分（５１℃〜）、その周辺のＹ部分（３３℃〜５０℃）を経て、Ｚ部分（２８℃〜３２℃）は金属製板５のほぼ全体にわたっていたが、回路基板１の温度は３０℃以下であった。また、Ｘ部分での最高温度は６１．３℃であった。
【００３０】
図４（Ｂ）は、金属製板５の面積をデバイス２の面積の３倍としたものである。発熱部近傍のＸ部分（５１℃〜）、その周辺のＹ部分（３３℃〜５０℃）を経て、Ｚ部分（２８℃〜３２℃）は金属製板５のデバイス周辺部のみで３０℃前後となっていたが、デバイスから離れるにしたがって、室温に近い温度となっていた。また、Ｘ部分での最高温度は６０．６℃であった。
【００３１】
図５において、デバイス２には、図４と同様に高周波領域で一般に用いられているＧａＡｓを材料としたトランジスタで、厚さ３０μｍ、外形０．７５ｍｍ×０．７２５ｍｍ、裏面全体にＡｕメッキしたものを使用した。図５（Ａ）では回路基板を用いず、金属板１２にチップキャリア１３を用いて直接搭載した。このチップキャリアには、厚さ０．３ｍｍで、外形１．０ｍｍ×１．０ｍｍのＣｕＷを用いた。図５（Ｂ）では金属製板５を用いずに直接回路基板１に搭載した。この回路基板は図４に用いたものと同じものを使用した。デバイス２と金属製板５との接続、並びに、回路基板のヴィアホール６との接続は、いずれもＡｕＳｎ合金を用いて行なった。
【００３２】
図５（Ａ）は、従来技術の特許文献１で開示されているような形態を想定したもので、広い面積の金属板１２上に、ＣｕＷのチップキャリア１３を用いてデバイス２を搭載し、１Ｗの発熱をさせた時の温度分布を示している。発熱部近傍のＸ部分（５１℃〜）、その周辺のＹ部分（３３℃〜５０℃）では最高温度が５６．８℃であったが、ＣｕＷのチップキャリアを用いた放熱対策が施されているため、発熱部周辺以外は３０℃以下に抑えられていた。
【００３３】
図５（Ｂ）は、従来技術の特許文献２で開示されているような形態を想定したもので、本発明に用いた回路基板１上に金属製板５を介さずにデバイス２を直接搭載し、１Ｗの発熱をさせた時の温度分布を示している。発熱部近傍のＸ部分（５１℃〜）では、最高温度が６７℃まで上昇し、その周辺のＹ部分（３３℃〜５０℃）は回路基板２の全体にわたり、４０℃程度まで上昇した。
【００３４】
以上の結果から、発熱の大きい（例えば、１Ｗ以上）デバイスを用いて、ＳＩＰによる半導体装置を得る場合、デバイスを回路基板上に直接搭載する構成では、回路基板の温度上昇を抑制することは難しいことが明らかである。しかし、図４（Ａ）及び図４（Ｂ）の結果から、金属製板を介して、デバイスを回路基板上に搭載することにより、最も放熱効果が大きい図５（Ａ）の大面積の金属板に熱伝導性のよいチップキャリアで直接放熱させたときの状態に近づけることが可能となる。
【００３５】
そして、図５（Ａ）の構成では採用することができない回路基板のヴィアホールを用いたマザーボードへの表面実装を、容易に実現することができ、半導体装置の信頼性を高めたものとすることができる。また、図４（Ａ）と図４（Ｂ）との比較から、金属製板の面積を大きくすることで、放熱効果をさらに高めることが可能であることも明らかとなった。
【００３６】
【発明の効果】
上述したとおり、本発明によれば、システムインパッケージ（ＳＩＰ）の機能を維持して、効果的に放熱することができ、信頼性に優れた半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の実施形態の概略を説明する図である。
【図２】本発明による半導体デバイスの搭載形態を説明する図である。
【図３】本発明に使用する回路基板の一例を示す図である
【図４】本発明の半導体装置の放熱効果を検証した図である。
【図５】放熱効果の比較例を検証した図である。
【符号の説明】
１…回路基板、１ａ…第１の面（上面）、１ｂ…第２の面（裏面）、２…半導体デバイス（デバイス）、３…回路素子、４…封止樹脂、５…金属製板、６…ヴィアホール、７…ボンディングワイヤ、８…回路パターン、９…半田バンプ、１０…マザーボード、１１…配線パターン。
【図１】
2004214460.tif 000003
【図２】
2004214460.tif 000004
【図３】
2004214460.tif 000005
【図４】
2004214460.tif 000006
【図５】
2004214460.tif 000007