(57)【要約】【課題】製造コスト増加を招くことなく狭ピッチ化に対応する。【解決手段】電極と、樹脂で形成され電極よりも突出する複数の突起体４と、電極に電気的に接続され、突起体４の上面に至る導電層５とを有する。半導体装置１に電極を避けて樹脂の層４ａを形成する工程と、電極上及び樹脂の層４ａ上に導電層５を突起体４に応じてパターニングする工程と、パターニングされた導電層５をマスクとし、導電層５の間に位置する樹脂の層４ａを除去して突起体４を形成する工程とを有する。【選択図】      図４
2004186333.tif 000002
【特許請求の範囲】
【請求項１】
電極と、前記電極よりも突出し、樹脂により所定のパターンで形成される複数の突起体と、前記電極に電気的に接続され、前記突起体の上面に至る導電層とを有する半導体装置の製造方法であって、
前記半導体装置に前記電極を避けて前記樹脂の層を形成する工程と、
前記電極上及び前記樹脂の層上に前記導電層を、前記突起体の前記所定パターンに応じてパターニングする工程と、
パターニングされた前記導電層をマスクとし、前記導電層の間に位置する前記樹脂の層を除去して前記突起体を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記樹脂の層の除去は、プラズマ加工で行うことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２記載の半導体装置の製造方法において、
前記導電層は、スパッタリングで形成されることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１または２記載の半導体装置の製造方法において、
前記導電層は、メッキで形成されることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１から４のいずれかに記載の半導体装置の製造方法において、
前記導電層をパターニングする工程は、前記樹脂の層を形成する前に前記電極を覆う第１の導電層を形成する工程と、
第１の導電層と接続し前記樹脂の層の上面に至る第２の導電層を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記第１の導電層を無電解ニッケルメッキで形成することを特徴とする半導体装置の製造方法。
【請求項７】
請求項１から請求項６のいずれか一項に記載の半導体装置の製造方法を用いて製造されたことを特徴とする半導体装置。
【請求項８】
請求項７記載の半導体装置において、
所定ピッチで配列され開口部を有する複数の電極と、
前記電極の開口部の直上を避け、前記電極と同一ピッチで樹脂により形成された複数の突起体と、
前記開口部を介して前記電極に電気的に接続され前記突起体の上面に至る導電層と、
を含むことを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置において、
前記突起体は、能動面領域の外側に配置されていることを特徴とする半導体装置。
【請求項１０】
請求項８または９記載の半導体装置において、
前記導電層は、前記電極に電気的に接続される第１の導電層と、前記第１の導電層と接続し前記樹脂の層の上面に至る第２の導電層とを有することを特徴とする半導体装置。
【請求項１１】
請求項７から１０のいずれかに記載の半導体装置が実装されることを特徴とする回路基板。
【請求項１２】
電気光学パネルと、
前記電気光学パネルに電気的に接続された請求項７から１０のいずれかに記載の半導体装置と、
を備えることを特徴とする電気光学装置。
【請求項１３】
請求項１２記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器に関するものである。
【０００２】
【従来の技術】
従来、ドライバーＩＣ等の半導体装置の実装には、いわゆるＡｕバンプが多く用いられている。このＡｕバンプの形成時には、半導体素子上に、ＴｉＷ／Ａｕなどのシード層をスパッタし、レジストをパターニングした後に、高さ２０μｍ程度の電界Ａｕメッキを施している。ところが、上記のドライバーＩＣの電極が狭ピッチ化するのに伴って、高アスペクトのレジスト形成、あるいはシード層のエッチングなど、安定したバンプ形成が困難となることが予測される。
また、近年では、狭ピッチ化に対応した安価な無電解Ｎｉバンプの開発も進められているが、このバンプはＡｕバンプに比べて硬いため、特に表示体パネル上に直接ドライバーＩＣを実装するＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）には、接続信頼性の観点から対応しづらい場合がある。
【０００３】
そこで、特許文献１には、電極と離れた位置に樹脂製の突起部を設け、突起部の表面とを覆って接続する接続パターンを導電層として設けることで突起電極を形成する技術が開示されている。この技術によれば、小径の突起電極形成が容易で半導体チップサイズの縮小化に寄与するとともに、樹脂製突起の弾性により実装時のストレスを吸収して、実装品質の安定化に寄与できる。
【０００４】
【特許文献１】
特開平２−２７２７３７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上述したような従来技術には、以下のような問題が存在する。
突起電極を形成する場合には、半導体素子上に樹脂をコーティングした後にパターニングし、次いでスパッタリング等により導電層を形成し、さらにこの導電層をパターニングする必要がある。従来のパターニングでは、例えばフォトエッチングにより所望形状を得ているため、形成すべき形状に対応したフォトマスク等をエッチング工程毎に用意する必要があり、製造コストの上昇を招いてしまう。また、樹脂層及び導電層の双方に対して微細パターニングが必要であり製造が煩雑になるという問題もあった。
【０００６】
また、フォトエッチングを用いて複数の突起を形成した場合、突起間の隙間がテーパ状に形成される可能性があり、この場合、突起の基部においては隙間が小さくなってしまい、突起の狭ピッチ化への対応が困難になることもある。
【０００７】
本発明は、以上のような点を考慮してなされたもので、製造工程を簡素化でき、狭ピッチ化にも対応できる半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明に係る半導体装置の製造方法は、電極と、前記電極よりも突出し、樹脂により所定のパターンで形成される複数の突起体と、前記電極に電気的に接続され、前記突起体の上面に至る導電層とを有する半導体装置の製造方法であって、前記半導体装置に前記電極を避けて前記樹脂の層を形成する工程と、前記電極上及び前記樹脂の層上に前記導電層を、前記突起体の前記所定パターンに応じてパターニングする工程と、パターニングされた前記導電層をマスクとし、前記導電層の間に位置する前記樹脂の層を除去して前記突起体を形成する工程と、を有することを特徴とするものである。
【０００９】
従って、本発明では、導電層間の樹脂の層をエッチング等により除去して複数の突起体としてパターニングする際に、導電層をマスクとして利用するので、樹脂の層に対する微細なパターニングが不要になり、製造工程を簡素化できる。また、この樹脂の層を除去する際には、プラズマ加工で行うことが好ましい。この場合、テーパ状になる可能性がある突起体の側面をほぼ垂直に形成できるので、隣り合う突起体の基部間の隙間が小さくならない。そのため、複数の突起体の配置に関して狭ピッチ化を実現することが可能になる。
【００１０】
導電層としては、スパッタリングやメッキで形成する構成を採用できる。スパッタリングで形成する場合、レジストを用いて導電層をパターニングした後のプラズマ加工により、導電層上に残留するレジストも同時に除去できるため、レジスト除去工程を別途設ける必要がなくなる。また、メッキで形成した場合は、導電層を厚く形成することができ、断線等を防ぐことが可能になる。
【００１１】
導電層を形成する工程としては、樹脂の層を形成する前に電極を覆う第１の導電層を形成する工程と、樹脂の層の表面と第１の導電層とを接続する第２の導電層を形成する工程とを有してもよい。この場合、第１の導電層により電極を覆う（被覆する）ことができるので、Ａｌ電極を用いた場合のように電極が腐食することを防止できる。第１の導電層としては、無電解ニッケルメッキで形成することが好ましい。なお、スパッタリングで第１の導電層及び第２の導電層を形成することも可能である。この場合、第１の導電層を半導体装置の能動面領域まで引き延ばすことが可能なため、突起体の形成に関してさらに自由度を増すことができる。
【００１２】
一方、本発明の半導体装置は、上記の半導体装置製造方法を用いて製造されたことを特徴としている。また、本発明の回路基板は、上記の半導体装置が実装されることを特徴としている。これにより、本発明では、狭ピッチ実装が可能となり、高機能な半導体装置及び回路基板を得ることが可能になる。
【００１３】
そして、本発明の電気光学装置は、電気光学パネルと、前記電気光学パネルに電気的に接続された上記の半導体装置と、を備えることを特徴としている。また、本発明の電子機器は、上記の電気光学装置を備えることを特徴としている。
この発明によれば、狭ピッチ実装が可能となり、狭ピッチで高密度に半導体装置が実装された高機能な電気光学装置及び電子機器を得ることができる。
【００１４】
【発明の実施の形態】
以下、本発明の半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器の実施の形態を、図１ないし図１０を参照して説明する。ここでは、まず本発明の特徴的な工程を説明する前に、本発明の製造方法で用いられる半導体装置の構造及びその製造工程の一例について説明する。
【００１５】
図１は、本発明に係る半導体装置としての半導体素子の部分平面図であり、図２は図１におけるＡ−Ａ線視断面図であり、図３は図１におけるＢ−Ｂ線視断面図である。なお、本実施形態における半導体素子としては、多数の半導体チップが形成されている状態のシリコンウェハ等の半導体基板であっても、個々の半導体チップであってもよい。また、半導体チップの場合には、一般的には直方体（立方体を含む）であるが、その形状は限定されず、球状であってもよい。
【００１６】
図１中、符号１は半導体素子（半導体装置）、符号２は半導体素子１上に電気信号の入出力を行うために設けられたＡｌ電極、符号３は半導体素子１の能動面を保護するために設けられたパッシベーション膜、符号４は樹脂で形成されＡｌ電極２と同一ピッチに配置された突起体、符号５はＡｌ電極２及び突起体４の表面（頂面）を覆うように形成された導電層（金属膜）である。
【００１７】
Ａｌ電極２は、例えばスパッタリングにより形成し、レジスト等を用いて所定の形状（例えば、矩形形状）にパターニングすることにより形成される。尚、本実施形態では、電極がＡｌ電極で形成されている場合を例に挙げて説明するが、例えばＴｉ（チタン）層、ＴｉＮ（窒化チタン）層、ＡｌＣｕ（アルミニウム／銅）層、及びＴｉＮ層（キャップ層）を順に積層した構造であってもよい。さらに、電極は、上記の構成に限られず、必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更しても良い。
【００１８】
また、Ａｌ電極２は、半導体素子１の端縁近傍に所定のピッチで複数形成されている。そして、パッシベーション膜３は、Ａｌ電極２の周辺部を覆うように形成されている。このパッシベーション膜３は、ＳｉＯ２（酸化珪素）、ＳｉＮ（窒化珪素）、ポリイミド樹脂等により形成することができる。尚、パッシベーション膜３の厚みは、例えば１μｍ程度である。
【００１９】
突起体４は、Ａｌ電極２の能動面側にＡｌ電極２よりも突出する高さ（例えば１〜３０μｍの厚さ）に、Ａｌ電極２と同一ピッチで図１中、左右方向に複数配列形成されている。突起体４としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；ＢｅｎｚｏＣｙｃｌｏＢｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ；ＰｏｌｙＢｅｎｚＯｘａｚｏｌｅ）等の樹脂により形成することができる。
【００２０】
導電層５としては、Ａｕ、ＴｉＷ、Ｃｕ、Ｃｒ、Ｎｉ、Ｔｉ、Ｗ、ＮｉＶ、Ａｌ等の金属、または、これらの金属のいくつかを積層して形成することができる。また、導電層５（積層構造の場合、少なくとも１層）は、Ａｌ電極２よりも耐腐食性の高い材料、例えばＣｕ、ＴｉＷ、Ｃｒで形成することが好ましい。これにより、Ａｌ電極２の腐食を阻止して、電気的不良の発生を防止することが可能になる。
【００２１】
次に、上記の構成の半導体素子１に突起体４を形成する行程を、図４（ａ）〜（ｄ）を参照して順次説明する。なお、図４は、配列方向に隣り合う突起体４、４の位置を断面した図（図１中、Ｃ−Ｃ断面図）であり、図中、一点鎖線は、各突起体４が形成されるべき位置を示している。
また、図示は省略しているが、パッシベーション膜３は、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジストをパッシベーション膜３上の全面に塗布した後、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、レジストを所定形状にパターニングし、Ａｌ電極２を覆うパッシベーション膜３の一部をエッチングして開口部を形成することでパターニングされる。尚、エッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）であってもよい。また、エッチングとしてウェットエッチングを適用してもよい。
【００２２】
図４（ａ）に示すように、半導体素子１上に成膜されたパッシベーション膜３上に突起体４を構成する既述の樹脂（例えばポリイミド）を塗布して樹脂層４ａを形成する。このとき、樹脂層４ａは、図１及び図３に示すように、Ａｌ電極２の開口部直上を避けた範囲Ｌの全面に亘ってパターニングして形成される（本実施の形態では、Ａｌ電極２と樹脂層４ａとを完全に離間させている）。
【００２３】
続いて、図４（ｂ）に示すように、Ａｌ電極２及び樹脂層４ａの表面（頂面）を含む半導体素子１の表面全面に導電層５（例えばＴｉＷ／Ａｕ）を形成する。導電層５の形成方法としては、スパッタリングやメッキ処理を採ることができる。なお、メッキ処理を施すときは、この工程で形成される層はシード層となる。次に、導電層５上全面にレジストをスピンコート法、ディッピング法、スプレーコート法等の方法により塗布した後に、導電層５の平面形状（平面パターン）に対応する開口が形成されたマスクを用いて露光処理及び現像処理を行い、レジストを所定形状にパターニングする。この後、エッチング処理を行い、図４（ｃ）に示すように、突起体に応じた位置に導電層５をそれぞれパターニング形成する。なお、導電層５の形成にメッキ法を用いる場合には、レジストをパターニングしたシード層に対してメッキ処理（例えばＡｕメッキ；厚さ０．５〜１０μｍの厚さ）を施す。この後、（導電層５上に）残留するレジストを剥離する工程を設けるが、導電層５がスパッタリングで形成された膜のみであれば、この剥離工程は不要である。なお、スパッタリングで形成した膜上に、さらにメッキ処理で膜を成膜し、これら積層した複数の膜で導電層５を形成することも可能である。この場合、スパッタリング、レジスト塗布、メッキ、レジスト剥離、エッチングという工程を順次実施することになる。
【００２４】
続いて、樹脂層４ａの中、導電層５の間に位置して露出する樹脂層をエッチングにより除去する。エッチング方法としては、プラズマ処理（プラズマ加工）が好ましく、例えばＯ２プラズマにより露出する樹脂層４ａを除去する。このとき、導電層５がマスクとして機能するため、フォトマスク等のような部材を別途用いることなく、導電層５の間の樹脂を除去することができる。このプラズマエッチングにより、図４（ｄ）に示すように、半導体素子１上の不要な樹脂が除去され、Ａｌ電極２と接続された導電層５が表面（頂面）に製膜された突起体５（突起電極）が形成される。
【００２５】
ここで、樹脂層４ａをフォトエッチングで除去した場合には、隣り合う突起体４、４の間がテーパ状に形成される度合いが大きく導電層５間の距離に比べて基部における隙間が狭くなることで実際には突起体４の狭ピッチ化が困難であるが、プラズマエッチングを施すことで側面がほぼ垂直な突起体４を形成することができるため、突起体４の狭ピッチ化に対応できる。また、導電層５がスパッタリングで形成された膜のみであれば、このプラズマエッチングにより、導電層５上に残留していたレジストも樹脂層４ａと同時に除去される。
【００２６】
以上のように、本実施形態に係る半導体装置及びその製造方法では、パターニングされた導電層５をマスクとし樹脂層４ａを除去して突起体４を形成するので、容易に突起体４を形成できることに加えて、突起体４をパターニングするための微細パターンのマスクを用意する必要がなくなり、製造コストの上昇防止に寄与することができる。また、本実施の形態では、突起体形成に係る樹脂層除去をプラズマエッチングにより実施しているので、突起体４の側面をほぼ垂直面に形成することが可能になり、突起体４のさらなる狭ピッチ化にも対応することができる。しかも、本実施の形態では、導電層５がスパッタリングで形成された膜のみであれば、導電層形成に係り残留したレジストをプラズマ処理で同時に剥離することができるため、剥離工程を別途設ける必要がなくなり、製造効率の向上にも寄与することができる。
【００２７】
次に、本発明の半導体装置の製造方法の別形態について説明する。
上記の実施の形態では、導電層５がＡｌ電極２と突起体４の表面とを直接接続する構成としたが、間接的に接続する構成とすることも可能である。具体的には、上記の製造方法で樹脂層４ａを形成する前に、まずＡｌ電極２を覆うように第１の導電層を形成することにより、Ａｌ電極２の直上を避けて樹脂層を形成する。第１の導電層を形成する方法としては、無電解ニッケルメッキ処理、スパッタリング等が挙げられる。
【００２８】
第１の導電層を無電解ニッケルメッキ処理で形成する場合には、まずアルカリ性の亜鉛溶液を使用して、Ａｌ電極２上にジンケート処理を施す。すなわち、アルミニウム（Ａｌ電極２）上の表面を亜鉛に置換する。Ａｌ電極２にアルカリ性の亜鉛溶液を設けるときに、半導体素子１を溶液に浸してもよい。また、Ａｌ電極２の表面に亜鉛を析出させるときに、Ａｌ電極２をアルカリ性の亜鉛溶液に浸した後に、置換した亜鉛を硝酸によって溶解させ、再びアルカリ性の亜鉛溶液に浸してもよい。次に、表面を亜鉛に置換したＡｌ電極２に無電解ニッケルメッキ液を設けて、亜鉛とニッケルの置換反応を経てニッケル層をＡｌ電極２上に形成する。この工程は、半導体素子１を無電解ニッケルメッキ液に浸して行う。この後、上述した樹脂層４ａを形成した後に、第２の導電層を形成する。この第２の導電層は、突起体の表面と第１の導電層とを接続するようにパターニングされて形成される。この後のプラズマ処理による樹脂層４ａの除去は、上記の実施形態と同様である。
本実施の形態では、Ａｌ電極２が第１の導電層により完全に覆われるため、Ａｌ腐食を防止できるとともに、ジンケート処理によりＡｌ部に選択的にＮｉを付けるレジストパターニングが不要になる。
【００２９】
一方、第１の導電層をスパッタリングで形成する場合には、上記の実施形態と同様に、スパッタ膜を形成後にレジストパターニングを実施し、エッチング処理、レジスト剥離を行うことで、所望形状の第１の導電層を得ることができる（メッキ処理を施してもよい）。この後の工程は、無電解ニッケルメッキ処理を施す場合と同様である。
本実施の形態では、無電解ニッケルメッキ処理と同様に、Ａｌ腐食を防止できることに加えて、第１の導電層を半導体素子１の能動面領域まで引き延ばすことが可能なため、突起体４の配置形成する際の自由度がさらに増すことになる。
【００３０】
なお、上記の実施形態では、突起体が半導体素子１の能動面領域まで引き延ばされる構成としたが、これに限定されるものではなく、例えば図５に示すように、小開口のＡｌ電極２に対応して、半導体素子１の能動面領域１Ｆの外側の端縁近傍にのみ突起体４が延びる構成であってもよい。
【００３１】
図６は、本発明の一実施形態による電気光学装置としての液晶表示装置の概略構成を示す斜視図である。図６に示す液晶表示装置は、電気光学パネルとしてのカラーの液晶パネル５１と、上記半導体装置の製造方法により製造された半導体装置１０１を備え液晶パネル５１に接続されるＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）式の回路基板１００とを備えている。また、必要に応じて、バックライト等の照明装置、その他の付帯機器が液晶パネル５１に付設される。
【００３２】
また、本発明は、上記ＣＯＦ以外にも表示体パネル（液晶パネル）上に直接ドライバーＩＣ等を実装するＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）式の電気光学装置にも適用可能である。図７に、ＣＯＧ式液晶表示装置の一例を示す。
この図において、電気光学装置としての液晶表示装置５０は、金属板から成る枠状のシールドケース６８と、電気光学パネルとしての液晶パネル５２と、液晶駆動用ＬＳＩ５８と、液晶パネル５２と液晶駆動用ＬＳＩ５８の能動面に形成されたバンプとをＣＯＧ実装方式によって互いに電気的に接続するための図示しないＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ  ：異方性導電膜）と、全体の強度を保つための保持部材１７２とを有している。
【００３３】
この液晶パネル５２は、一方の面に第１透明電極層を設けた０．７ｍｍ厚のソーダガラスからなる第１基板５３と、一方の面に第２の透明電極層を設けた０．７ｍｍ厚のソーダガラスからなる第２基板５４とを、第１透明電極層と第２透明電極層とが相対向するように貼り合わせ、さらに、これらの基板間に液晶組成物を封入して構成される。そして、ＣＯＧ用ＡＣＦを用いて液晶駆動用ＬＳＩ５８を一方の基板５４上に直接、電気的に接続する。こうしてＣＯＧ型の液晶パネル５２が形成される。この液晶駆動用ＬＳＩ５８は、上記半導体装置の製造方法により製造される。
【００３４】
なお、電気光学装置としては、液晶表示装置以外にも有機ＥＬ表示装置を用いることも可能である。図８は、本発明による電気光学装置としての有機ＥＬ表示装置に設けられる有機ＥＬパネルの断面図である。有機ＥＬパネル（電気光学パネル）３０は、基板３１上にマトリクス状にＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）３２を形成し、更にその上に複数の積層体３３を形成して概略構成されている。ＴＦＴ３２は、ソース電極、ゲート電極、及びドレイン電極が形成されており、ゲート電極及びソース電極は例えば図１に示した導電層５の何れかと電気的に接続される。上記積層体３３は、陽極層３４、正孔注入層３５、発光層３６、及び陰極層３７を含んで構成される。上記陽極層３４は、ＴＦＴ３２のドレイン電極と接続されており、ＴＦＴ３２がオン状態にあるときに電流が、ＴＦＴ３２のソース電極及びドレイン電極を介して陽極層３４に供給される。
【００３５】
以上の構成の有機ＥＬパネル３０において、陽極層３４から正孔注入層３５を介して発光層３６に注入された正孔（ホール）と、陰極層３７から発光層３６に注入された電子とが発光層３６内において再結合して生ずる光は、基板３１側から射出される。
【００３６】
以上、本発明の実施形態による半導体装置の製造方法及び回路基板並びに電気光学装置について説明したが、本実施形態の電気光学装置が搭載される電子機器について説明する。以上説明した電気光学装置としての液晶表示装置、ＣＰＵ（中央処理装置）等を備えたマザーボード、キーボード、ハードディスク等の電子部品を筐体内に組み込むことで、例えば図９に示すノート型のパーソナルコンピュータ６０（電子機器）が製造される。
【００３７】
図９は、本発明の一実施形態による電子機器としてのノート型コンピュータを示す外観図である。図９において６１は筐体であり、６２は液晶表示装置（電気光学装置）であり、６３はキーボードである。尚、図９においては、液晶表示装置を備えるノート形コンピュータを示しているが、液晶表示装置に代えて有機ＥＬ表示装置を備えていても良い。図１０は、他の電子機器としての液晶表示装置（電気光学装置）を示す斜視図である。図１０に示した携帯電話機７０は、アンテナ７１、受話器７２、送話器７３、液晶表示装置７４、及び操作釦部７５等を備えて構成されている。また、図１０に示した携帯電話機においても液晶表示装置７４に代えて有機ＥＬ表示装置を備えた構成であっても良い。
【００３８】
また、上記実施形態では、電子機器としてノート型コンピュータ及び携帯電話機を例に挙げて説明したが、これらに限らず、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
【００３９】
以上、本発明の実施形態による半導体装置及びその製造方法、電気光学装置、並びに電子機器について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。
例えば上述した実施の形態の「半導体チップ」や「半導体素子」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の部分平面図である。
【図２】図１におけるＡ−Ａ線視断面図である。
【図３】図１におけるＢ−Ｂ線視断面図である。
【図４】（ａ）〜（ｄ）は、突起体の製造工程を示す図である。
【図５】半導体装置の別形態を示す部分平面図である。
【図６】本発明に係る液晶表示装置の概略構成を示す斜視図である。
【図７】ＣＯＧ式液晶表示装置の一例を示す分解斜視図である。
【図８】本発明に係る有機ＥＬパネルの断面図である。
【図９】本発明の電子機器を示す外観図である。
【図１０】他の電子機器としての携帯電話機を示す斜視図である。
【符号の説明】
１  半導体素子（半導体装置）、２  Ａｌ電極（電極）、４  突起体、４ａ  樹脂層、５  導電層（金属膜）、３０  有機ＥＬパネル（電気光学パネル）、６０  パーソナルコンピュータ（電子機器）、６２、７４  液晶表示装置（電気光学装置）、７０  携帯電話機（電子機器）、１００  回路基板、１０１  半導体装置
【図１】
2004186333.tif 000003
【図２】
2004186333.tif 000004
【図３】
2004186333.tif 000005
【図４】
2004186333.tif 000006
【図５】
2004186333.tif 000007
【図６】
2004186333.tif 000008
【図７】
2004186333.tif 000009
【図８】
2004186333.tif 000010
【図９】
2004186333.tif 000011
【図１０】
2004186333.tif 000012