(57)【要約】【課題】ＰＤＰの走査電極に流れるアドレス電流を低減して、走査駆動用ドライバの負荷、又はその数を低減する。【解決手段】基板上に配設された複数の第１電極と、複数の第１電極の各々の電極間に配設された複数の第２電極と、それらの電極と交差する複数の第３電極とを有し、第１電極とその両側に隣接する第２電極との間で維持放電を同時に発生可能な放電セルを有するように構成したＰＤＰに対して、アドレス期間において、第１電極の奇数番目と偶数番目との２本の電極を対にして所定の順序で走査すると共に、アドレス期間を第１期間と第２期間とに分け、第１期間では第２電極の奇数番目の電極群及び偶数番目の電極群の内の一方の電極群を選択状態にし他方の電極群を非選択状態にして、かつ第２期間では他方の電極群を選択状態にし一方の電極群を非選択状態にして、第１電極の対を走査するように駆動することを特徴とするＰＤＰの駆動方法。【選択図】　図４
2004029118.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配設された複数の第１電極と、前記複数の第１電極の各々の電極間に配設された複数の第２電極と、それらの電極と交差する複数の第３電極とを有し、前記第１電極と前記第３電極との間でアドレス放電を行い前記第１電極と前記第２電極との間で維持放電を行うと共に、前記第１電極とその両側に隣接する第２電極との間で維持放電を同時に発生可能な放電セルを有するように構成したプラズマディスプレイパネルを駆動するに際し、
前記アドレス放電を行うためのアドレス期間において、
前記第１電極の奇数番目と偶数番目との２本の電極を対にして所定の順序で走査すると共に、
前記アドレス期間を第１期間と第２期間とに分け、前記第１期間では前記第２電極の奇数番目の電極群及び偶数番目の電極群の内の一方の電極群を選択状態にし他方の電極群を非選択状態にして、かつ前記第２期間では前記他方の電極群を選択状態にし前記一方の電極群を非選択状態にして、前記第１電極の対を走査する
ことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記第１電極の奇数番目と偶数番目との２本の電極の対として、隣同士の２本の第１電極を用いる
請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記隣同士の２本の第１電極の間に位置する第２電極に対応する奇数番目及び偶数番目の内の一方の第２電極群を選択状態にし他方の第２電極群を非選択状態にする
請求項２記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記隣同士の第１電極の対の外側に隣接する第２電極に対応する奇数番目及び偶数番目の内の一方の第２電極群を選択状態にし他方の第２電極群を非選択状態にする
請求項２記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第１電極の奇数番目と偶数番目との２本の電極を対にして所定の順序で走査するに際し、
前記２本の第１電極の内の一方の第１電極に印加する走査パルスと、他方の第１電極に印加する走査パルスとのそれぞれの位相をずらして駆動する
請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記第１電極の走査パルスに対応して放電セルのオンまたはオフを選択するために第３電極に印加するアドレスパルスは、前記２本の第１電極のそれぞれに対応して印加する２種類のパルスの位相を、前記２本の第１電極の走査パルスの位相に対応するようにずらして駆動する
請求項５記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記第１電極の中の隣同士の電極の対を常時共通に接続し、
前記第１期間及び前記第２期間の内の一方の期間において、前記第１電極の対の間に位置する第２電極に対応する奇数番目及び偶数番目の内の一方の第２電極群を選択状態にすると共に他方の第２電極群を非選択状態にし、かつ
他方の期間において、前記電極対の外側に隣接する第２電極に対応する奇数番目及び偶数番目の内の一方の第２電極群を選択状態にすると共に他方の第２電極群を非選択状態にする
請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
請求項７記載の駆動方法に適用されるプラズマディスプレイパネルであって、
基板上に配設された複数の第１電極と、前記複数の第１電極の各々の電極間に配設された複数の第２電極と、それらの電極と交差する複数の第３電極とを有し、前記第１電極と前記第３電極との間でアドレス放電を行い前記第１電極と前記第２電極との間で維持放電を行うと共に、前記第１電極とその両側に隣接する第２電極との間で維持放電を同時に発生可能な放電セルを有し、
しかも前記第１電極の隣同士の対を共通に接続してなる構成を特徴とする。
【請求項９】
請求項８記載のプラズマディスプレイパネルは、放電を分離するための隔壁として蛇行する形状の隔壁を備えていることを特徴とする。
【請求項１０】
基板上に配設された複数の第１電極と、前記複数の第１電極の各々の電極間に配設された複数の第２電極と、それらの電極と交差する複数の第３電極とを有し、前記第１電極と前記第３電極との間でアドレス放電を行い前記第１電極と前記第２電極との間で維持放電を行うと共に、前記第１電極とその両側に隣接する第２電極との間で維持放電を同時に発生可能な放電セルを有するように構成したプラズマディスプレイパネルと、
前記第１電極、前記第２電極、及び前記第３電極を駆動するための駆動回路とを備え、
前記駆動回路は、複数の前記第１電極をアドレスするための複数のドライバを有するＩＣドライバを複数個備えると共に、奇数番目の前記第１電極と偶数番目の前記第１電極とはそれぞれ異なるＩＣドライバに接続されている
ことを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関し、特に、走査電極に流れるアドレス電流を低減して、スキャンドライバの負荷又はその個数を低減するための駆動方法と駆動回路などに関するものである。
【０００２】
【従来の技術】
先ず図１９を参照して、プラズマディスプレイパネル（以下ＰＤＰと称する）の構造について説明する。図１９はＰＤＰの中の一つの画素の構造を模式的に示す分解斜視図である。前面基板１０には表示用の二つの電極１１，１２が略平行に設けられ、これらの電極１１，１２が前面基板１０全体にこの順序で多数配設されている。これらの電極１１，１２は維持電極と称され、通常は透明電極１１ｉ，１２ｉとその上に形成されたバス電極１１ｂ，１２ｂからなる。さらに、これらの電極１１，１２は誘電体層１３で被覆され、その誘電体層１３は表面に保護層１４（通常ＭｇＯ）を備えている。
【０００３】
一方、背面基板２０にはアドレス電極２１が、維持電極１１，１２と交差する方向に設けられ、これらの電極を誘電体層２３が覆っている。それぞれのアドレス電極２１の間には隔壁２５が設けられ、この隔壁２５に挟まれた誘電体層２３の上面とそれぞれの隔壁２５の側面には赤、緑、青の蛍光体層２６Ｒ，２６Ｇ，２６Ｂが設けられている。なお、図１９では蛍光体層２６Ｒ，２６Ｇ，２６Ｂを１組しか示していないが、実際にはＰＤＰの画素数に対応して多数設けられている。
【０００４】
このＰＤＰを駆動する回路を含むプラズマディスプレイ装置（以下ＰＤＰ装置と称する）の構成を図１６（ａ）に示す。図１９に示した維持電極１１，１２は、それぞれＸ電極、Ｙ電極と称し、図１６（ａ）ではＸｉ（ｉ＝１，２，３，・・・）、Ｙｊ（ｊ＝１，２，３，・・・）で示している。これらはそれぞれ、図中のＸ電極ドライバ回路１０１と、Ｙスキャンドライバ１１２及びＹ電極ドライバ回路１１１とにより駆動される。一方、図１９に示したアドレス電極２１（Ａ電極）は図１６（ａ）ではＡｋ（ｋ＝１，２，３，・・・）で示され、図中のアドレスドライバ１２１により駆動される。
【０００５】
アドレス電極ＡｋとＹ電極Ｙｊとの間でセルの点灯（ＯＮ）または非点灯（ＯＦＦ）が選択され、その結果ＯＮ状態になったセルは、Ｘ電極とＹ電極との間で全画面共通に印加される維持パルスで行われる維持放電により発光して、カラー画像の表示を行う。
【０００６】
図１６（ａ）の中のＹスキャンドライバの構成例を同図（ｂ）に示す。２本のスキャンドライバ共通電極Ｙｐ，ＹｑはＹ電極ドライバ回路１１１に接続され、各々のスキャンドライバの出力Ｙ１〜Ｙｎが、同図（ａ）のＰＤＰ１の各々のＹ電極Ｙ１〜Ｙｎに接続される。
【０００７】
次に、駆動波形及びフレーム構成について、それぞれ図１７及び図１８を参照して説明する。
【０００８】
図１７に示すように駆動波形は基本的に、リセット期間、アドレス期間、及び維持期間（表示期間）の三つの期間から構成され、それぞれの期間においてＸ電極、Ｙ電極及びＡ電極に、図示したような波形が印加される。リセット期間において初期化が行われ、アドレス期間において所望のセルの選択が行われ、そして維持期間において表示用の維持放電が行われる。
【０００９】
図１８に示すように、一つの画像を構成する複数のフレームのそれぞれは、表示輝度の重みに対応したｎ個のサブフレームからなり、各サブフレームは図１７に示した三つの期間（リセット期間、アドレス期間、及び維持期間）からなるように構成される。図１８の各サブフレームの維持期間は同じような長さになっているが、実際にはこの長さに重み付けをして所望の階調表示を行う。
【００１０】
【発明が解決しようとする課題】
アドレス期間の駆動を実現するためには、図１に模式的に示すように、各々の走査電極（Ｙ電極）に独立にスキャンドライバが接続されている。個々のスキャンドライバは複数個纏められてＬＳＩ（Ｙスキャンドライバ１１２）を構成し、その構成の一例を図１６（ｂ）に示した。このＹスキャンドライバ１１２により、図１７のアドレス期間の走査パルス（電圧値−Ｖｙのパルス）が各々のＹ電極に出力される。
【００１１】
ところが、このようなＬＳＩに用いられるスイッチング素子はオン抵抗が高いため電圧ドロップを引き起こし、その結果アドレスミスが発生することがある。また、オン抵抗が高いことにより、走査パルスの立ち上がりや立下りに時間がかかり、結果的に走査パルスの幅が狭くなってしまい動作が不安定になるという問題もある。
【００１２】
これらの問題は、アドレス期間のアドレス放電時に走査電極に流れる電流（アドレス電流）が大きいことに起因するものである。
【００１３】
そこで本発明は、上記の点に鑑みて、走査電極に流れるアドレス電流を分散することにより低減させること、そして、それによりスキャンドライバへの負荷を低減し、又はスキャンドライバの数を減らすことを可能にするプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置の提供を目的とする。
【００１４】
【課題を解決するための手段】
上記の課題を解決するために、本発明は所謂デルタセル構造（デルタ配列の画素を有する構造）とよばれるＰＤＰを用いるものであり、第１グループの発明（駆動方法）は、アドレス期間中の走査電極（Ｙ電極）及び共通電極（Ｘ電極）の組み合わせ方と印加電圧の工夫とにより、走査電極に流れるアドレス電流を分散して低減させる。
【００１５】
先ず、請求項１記載の駆動方法は、基板上に配設された複数の第１電極と、複数の第１電極の各々の電極間に配設された複数の第２電極と、それらの電極と交差する複数の第３電極とを有し、第１電極と第３電極との間でアドレス放電を行い第１電極と第２電極との間で維持放電を行うと共に、第１電極とその両側に隣接する第２電極との間で維持放電を同時に発生可能な放電セルを有するように構成したプラズマディスプレイパネルを駆動するに際し、アドレス放電を行うためのアドレス期間において、第１電極の奇数番目と偶数番目との２本の電極を対にして所定の順序で走査すると共に、アドレス期間を第１期間と第２期間とに分け、第１期間では第２電極の奇数番目の電極群及び偶数番目の電極群の内の一方の電極群を選択状態にし他方の電極群を非選択状態にして、かつ第２期間では他方の電極群を選択状態にし一方の電極群を非選択状態にして、第１電極の対を走査することを特徴とする。
【００１６】
次に、請求項２記載の駆動方法は、請求項１記載の駆動方法において、第１電極の奇数番目と偶数番目との２本の電極の対として、隣同士の２本の第１電極を用いることを特徴とする。
【００１７】
請求項３記載の駆動方法は、請求項２記載の駆動方法において、隣同士の２本の第１電極の間に位置する第２電極に対応する奇数番目及び偶数番目の内の一方の第２電極群を選択状態にし他方の第２電極群を非選択状態にすることを特徴とする。
【００１８】
請求項４記載の駆動方法は、請求項２記載の駆動方法において、隣同士の第１電極の対の外側に隣接する第２電極に対応する奇数番目及び偶数番目の内の一方の第２電極群を選択状態にし他方の第２電極群を非選択状態にすることを特徴とする。
【００１９】
上記の課題を解決するために、本願の第２グループの発明（駆動方法）は、走査パルスの位相をずらして、アドレス期間中に走査電極に流れるアドレス電流を分散させる。
【００２０】
先ず、請求項５記載の駆動方法は、請求項１記載の駆動方法において、第１電極の奇数番目と偶数番目との２本の電極を対にして所定の順序で走査するに際し、２本の第１電極の内の一方の第１電極に印加する走査パルスと、他方の第１電極に印加する走査パルスとのそれぞれの位相をずらして駆動することを特徴とする。
【００２１】
次に、請求項６記載の駆動方法は、請求項５記載の駆動方法において、第１電極の走査パルスに対応して放電セルのオンまたはオフを選択するために第３電極に印加するアドレスパルスは、２本の第１電極のそれぞれに対応して印加する２種類のパルスの位相を、２本の第１電極の走査パルスの位相に対応するようにずらして駆動することを特徴とする。
【００２２】
上記の課題を解決するために、本願の第３グループの発明は、走査電極に流れるアドレス電流を低減させると共に、隣同士の走査電極を常時接続することを可能にし、それによりスキャンドライバの数を低減（半減）する。
【００２３】
先ず、請求項７記載の駆動方法は、請求項１記載の駆動方法において、第１電極の中の隣同士の電極の対を常時共通に接続し、第１期間及び第２期間の内の一方の期間において、第１電極の対の間に位置する第２電極に対応する奇数番目及び偶数番目の内の一方の第２電極群を選択状態にすると共に他方の第２電極群を非選択状態にし、かつ他方の期間において、その電極対の外側に隣接する第２電極に対応する奇数番目及び偶数番目の内の一方の第２電極群を選択状態にすると共に他方の第２電極群を非選択状態にすることを特徴とする。
【００２４】
次に、請求項８記載のプラズマディスプレイパネルは、請求項７記載の駆動方法に適用されるプラズマディスプレイパネルであって、基板上に配設された複数の第１電極と、複数の第１電極の各々の電極間に配設された複数の第２電極と、それらの電極と交差する複数の第３電極とを有し、第１電極と第３電極との間でアドレス放電を行い第１電極と第２電極との間で維持放電を行うと共に、第１電極とその両側に隣接する第２電極との間で維持放電を同時に発生可能な放電セルを有し、しかも、第１電極の隣同士の対を共通に接続してなる構成を特徴とする。
【００２５】
請求項９記載のプラズマディスプレイパネルは、請求項８記載のプラズマディスプレイパネルにおいて、放電を分離するための隔壁として蛇行する形状の隔壁を備えていることを特徴とする。
【００２６】
上記の課題を解決するために、本願の第４グループの発明は、スキャンドライバの電極とＰＤＰのＹ電極との接続の仕方を工夫して、スキャンドライバの負荷を分散する。
【００２７】
具体的には、請求項１０記載のプラズマディスプレイ装置として、基板上に配設された複数の第１電極と、複数の第１電極の各々の電極間に配設された複数の第２電極と、それらの電極と交差する複数の第３電極とを有し、第１電極と第３電極との間でアドレス放電を行い第１電極と第２電極との間で維持放電を行うと共に、第１電極とその両側に隣接する第２電極との間で維持放電を同時に発生可能な放電セルを有するように構成したプラズマディスプレイパネルと、第１電極、第２電極、及び第３電極を駆動するための駆動回路とを備え、駆動回路は、複数の第１電極をアドレスするための複数のドライバを有するＩＣドライバを複数個備えると共に、奇数番目の第１電極と偶数番目の第１電極とはそれぞれ異なるＩＣドライバに接続されていることを特徴とする。
【００２８】
【発明の実施の形態】
本発明では、アドレス期間中のアドレス放電時に走査電極に流れる電流を分散して低減させるための手段の一つとして、所謂デルタセル構造（デルタ配列の画素を有する構造）のＰＤＰ（又はそれに類似したＰＤＰ）を用いる。
【００２９】
このデルタセル構造のＰＤＰについて、図２０の分解斜視図と図２の平面図とを参照して説明する。図２０及び図２のＰＤＰは特開平９−５０７６８号公報に開示された「蛇行リブ型ＰＤＰ」と呼ばれるもので、デルタセル構造のＰＤＰの中の代表的なものである。
【００３０】
基板１０，２０、維持電極１１，１２、アドレス電極２１、誘電体層１３，２３、隔壁２５、及び蛍光体層２６Ｒ，２６Ｇ，２６Ｂなどの構成は、従来のＰＤＰ（図１９）と比較したとき基本的には類似しているが、特に次の三つの点において異なるものである。
【００３１】
第１に、隔壁２５の形状が異なる。図２０及び図２に示すように、このＰＤＰの隔壁２５は蛇行した構造になっている。（従来のＰＤＰの隔壁の形状は、図１９に示すように直線状である）。
【００３２】
第２に、その蛇行した隔壁２５により、隣接する二つの隔壁間において隔壁相互間の幅広部のみで放電が発生するように放電セルが形成されている。しかも、一つのＹ電極１２とそれに隣接する二つのＸ電極１１の間に、即ち一つのＹ電極１２の両側に複数の放電セルが存在し、それらの放電セルは同時に維持放電を発生させることができる。（従来のＰＤＰの放電セルは、通常一つのＹ電極の一方の側にのみ存在する）。
【００３３】
第３に、このように放電セルが一つのＹ電極１２の両側に配設されたことに伴って、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の放電セルが図２に示すように三角形状（デルタ状）の配列になっている。（従来のＰＤＰの放電セルは、直線状の配列となっている）。
【００３４】
（第１実施形態）
第１実施形態（図４及び図５）の説明をする前に、その特徴を明確にするための比較例として、デルタセル構造のＰＤＰ（図２）を通常の駆動波形（図３）で駆動する技術について説明する。
【００３５】
図２に示すデルタセル構造のＰＤＰにおいて、Ｘ電極の奇数本目を奇数Ｘ電極Ｘｏ，偶数本目を偶数Ｘ電極Ｘｅと呼び，Ｙ電極の奇数本目を奇数Ｙ電極Ｙｏ，偶数本目を偶数Ｙ電極Ｙｅと呼ぶ。これらの電極は図２に示すようにＹ電極から始まり、Ｙｏ（１），Ｘｏ（１），Ｙｅ（１），Ｘｅ（１），Ｙｏ（２），Ｘｏ（２），Ｙｅ（２），Ｘｅ（２），・・・という順番で並んでいるものとする。ここで、奇数Ｘ電極Ｘｏと奇数Ｙ電極Ｙｏ、偶数Ｘ電極Ｘｅと偶数Ｙ電極Ｙｅで囲まれるセルをＯｄｄセルと呼び，奇数Ｘ電極Ｘｏと偶数Ｙ電極Ｙｅ，偶数Ｘ電極Ｘｅと奇数Ｙ電極Ｙｏで囲まれるセルをＥｖｅｎセルと呼ぶ。Ｏｄｄセルをアドレスする為のアドレス電極を奇数Ａ電極Ａｏ、Ｅｖｅｎセルをアドレスする為のアドレス電極を偶数Ａ電極Ａｅとする。
【００３６】
このＰＤＰをアドレスするために図１７で示した駆動波形の中のアドレス期間の駆動波形を適用すると、図３のような駆動波形になる。
【００３７】
例えば、図２の奇数Ｙ電極Ｙｏ（２）を走査する場合、その電極と、その両側のＸ電極Ｘｅ（１），Ｘｏ（２）との間に挟まれたＥｖｅｎセル群とＯｄｄセル群とが同時にアドレスされる。このとき、二つのＸ電極Ｘｅ（１），Ｘｏ（２）の各々は、１ライン分の半分のセル群をアドレスするため、アドレス放電時の電流量が１／２ライン分（従来の半分）となる。一方、奇数Ｙ電極Ｙｏ（２）にはＥｖｅｎセル群とＯｄｄセル群の両方のアドレス電流が流れるため、Ｙ電極１本当たりのアドレス電流は１ライン分（従来と同等）となる。
【００３８】
即ち、Ｙ電極とそのＹ電極の上下に位置するＸ電極間でアドレス放電が発生するため，Ｘ電極１本当たりのアドレス放電時の電流量は従来の半分となるが，Ｙ電極のアドレス放電時の電流量（即ち、個々のスキャンドライバの負荷）は従来と変わらない。
【００３９】
このような駆動方法に対して、Ｙ電極のアドレス放電時の電流量（即ち、個々のスキャンドライバの負荷）を低減（半減）することができる第１実施形態の駆動方法を、図４及び図５を参照して説明する。
【００４０】
図４に示すように，奇数Ｘ電極Ｘｏの上下に位置するセルを選択する「Ｘｏアドレス期間」と、偶数Ｘ電極Ｘｅの上下に位置するセルを選択する「Ｘｅアドレス期間」とに分離し、「Ｘｏアドレス期間」には奇数Ｘ電極Ｘｏを偶数Ｘ電極Ｘｅに比べて高い電圧とし、「Ｘｅアドレス期間」には偶数Ｘ電極Ｘｅを奇数Ｘ電極Ｘｏに比べて高い電圧とする。アドレス期間中に偶数Ｘ電極Ｘｅもしくは奇数Ｘ電極Ｘｏに印加される電圧のうち高い電圧を選択Ｘ電圧Ｖｘｈ、低い電圧を非選択Ｘ電圧Ｖｘｌと呼ぶ。前者は「Ｘ電極を”選択状態”にする電圧」であり、後者は「Ｘ電極を”非選択状態”にする電圧」に相当する。
【００４１】
なお、図５において、電極の記号の隣又は下に示した「＝」の記号は、その電極の電圧を「＝」の記号の後に示した電圧値（Ｖｘｈ、又はＶｘｌ）に設定することを示すものである。（以下同様）
互いに隣同士の１対（２本）のＹ電極（奇数Ｙ電極Ｙｏと偶数Ｙ電極Ｙｅ）には、同時に走査電圧が印加され、奇数Ｘ電極Ｘｏの上下もしくは偶数Ｘ電極Ｘｅの上下のセルが走査されるようにする。このように対となる２本のＹ電極を所定の順序で（即ち図４の中に図示したように）走査することにより、ＰＤＰの全部の放電セルをアドレスすることができる。
【００４２】
これらのうちの「Ｘｏアドレス期間」について各放電セルの電圧の状態や放電の状態について説明する。図５に示すように奇数Ｘ電極Ｘｏ（ｎ）の上下をアドレスする場合、奇数Ｙ電極Ｙｏ（ｎ）と偶数Ｙ電極Ｙｅ（ｎ）に同時に走査電圧が印加されるため、奇数Ｘ電極Ｘｏ（ｎ）と奇数Ｙ電極Ｙｏ（ｎ）に囲まれる放電セルと、奇数Ｘ電極Ｘｏ（ｎ）と偶数Ｙ電極Ｙｅ（ｎ）に囲まれる放電セルとをアドレスすることになる。これらの放電セルを走査セルと呼ぶ。また奇数Ｙ電極Ｙｏ（ｎ）と偶数Ｘ電極Ｘｅ（ｎ−１）に囲まれる放電セルと、偶数Ｙ電極Ｙｅ（ｎ）と偶数Ｘ電極Ｘｅ（ｎ）に囲まれる放電セルとについては、Ｙ電極側に走査電圧が印加されるがＸ電極側には非選択レベルの電圧を印加するため、これらの放電セルを非走査セルと呼ぶ。
【００４３】
このように駆動すると、上側の走査セルのアドレス電流は奇数Ｙ電極Ｙｏ（ｎ）側に流れ、下側の走査セルのアドレス電流は偶数Ｙ電極Ｙｅ（ｎ）側に流れるため、Ｙ電極１本当たりのアドレス放電時の電流量が半分となる。これは、スキャンドライバのオン抵抗の観点から非常に有利となる。
【００４４】
一方、それらのＹ電極Ｙｏ（ｎ），Ｙｅ（ｎ）に挟まれた奇数Ｘ電極Ｘｏ（ｎ）には、上側の走査セルと下側の走査セルとの両方のアドレス電流が流れるため、Ｘ電極（１本当たり）にはＹ電極（１本当たり）の２倍の電流量が流れることになる。しかし、このように駆動されるＰＤＰのＸ電極側は、通常、Ｎ／２本（ＮはＸ電極の総数）づつ共通に接続され、しかも電流供給能力が充分に大きい共通のドライバにより駆動されるため、ドライバの負荷の問題は発生しないのが普通である。
【００４５】
しかしながら、Ｘ電極１本当たりに流れるアドレス電流量を半減させる改良ができれば更に望ましい。そのような改良技術は、別の実施形態（第２実施形態）として説明する。
【００４６】
さて、走査セル及び非走査セルには、それぞれ次に示すように４　通りの電圧状態がある。
【００４７】
記号Ｖ（Ｘ），Ｖ（Ｙ），Ｖ（Ａ）が、それぞれＸ電極、Ｙ電極、Ａ電極に印加される電圧レベルを示すものとするとき、走査セルにおいては、
▲１▼選択　　：Ｖ（Ｘ）＝Ｖｘｈ，Ｖ（Ｙ）＝−Ｖｙ，Ｖ（Ａ）＝Ｖａ、
▲２▼半選択：Ｖ（Ｘ）＝Ｖｘｈ，Ｖ（Ｙ）＝−Ｖｙ＋Ｖｓｃ，Ｖ（Ａ）＝Ｖａ、
▲３▼非選択：Ｖ（Ｘ）＝Ｖｘｈ，Ｖ（Ｙ）＝−Ｖｙ，Ｖ（Ａ）＝０　、
▲４▼基準　　：Ｖ（Ｘ）＝Ｖｘｈ，Ｖ（Ｙ）＝−Ｖｙ＋Ｖｓｃ，Ｖ（Ａ）＝０　、
非走査セルにおいては、
▲５▼擬選択　　：Ｖ（Ｘ）＝Ｖｘｌ，Ｖ（Ｙ）＝−Ｖｙ，Ｖ（Ａ）＝Ｖａ、
▲６▼擬半選択：Ｖ（Ｘ）＝Ｖｘｌ，Ｖ（Ｙ）＝−Ｖｙ＋Ｖｓｃ，Ｖ（Ａ）＝Ｖａ、
▲７▼擬非選択：Ｖ（Ｘ）＝Ｖｘｌ，Ｖ（Ｙ）＝−Ｖｙ，Ｖ（Ａ）＝０　、
▲８▼擬基準　　：Ｖ（Ｘ）＝Ｖｘｌ，Ｖ（Ｙ）＝−Ｖｙ＋Ｖｓｃ，Ｖ（Ａ）＝０　。
【００４８】
これら▲１▼〜▲８▼のそれぞれの状態にある放電セルの挙動は、次の通りである。
先ず、走査セルにおいては、
▲１▼Ｘ−Ｙ間、Ａ−Ｙ間に十分な電位差があるため、Ａ−Ｙ間の放電をトリガーとするＸ−Ｙ間の放電が発生し壁電荷が形成される、
▲２▼Ｘ−Ｙ間、Ａ−Ｙ間の電位差が小さいため放電が発生しない、
▲３▼Ｘ−Ｙ間の電位差は大きいものの、Ａ　−Ｙ　間の電位差が小さい為、放電が発生しない、
▲４▼Ｘ−Ｙ間、Ａ−Ｙ間の電位差が小さいため放電が発生しない、
そして、非走査セルにおいては、
▲５▼　Ａ‐Ｙ　間の電位差が大きいがＸ−Ｙ間の電位差が小さい為に放電が発生しない、
▲６▼Ｘ−Ｙ間，Ａ−Ｙ間の電位差が小さいために放電が発生しない、
▲７▼Ｘ−Ｙ間，Ａ−Ｙ間の電位差が小さいために放電が発生しない、
▲８▼Ｘ−Ｙ間，Ａ−Ｙ間の電位差が小さいために放電が発生しない、
となり、上記▲１▼の状態に対応する放電セルのみを、選択的に放電させることができるため、所望のアドレス動作を実現することができる。
【００４９】
（第２実施形態）
第２実施形態においては、走査電極に流れるアドレス電流を第１実施形態の場合と同様に低減（半減）させると共に、さらに、共通電極（奇数Ｘ電極Ｘｏ及び偶数Ｘ電極Ｘｅ）に流れるアドレス放電の電流をも第１実施形態の場合の半分にすることが可能な駆動方法を実現する。
【００５０】
具体的には、図６及び図７に示すように、連続する（隣同士の）走査電極Ｙｏ（ｎ），Ｙｅ（ｎ）に挟まれる共通電極（図７の奇数Ｘ電極Ｘｏ）を低い電圧Ｖｘｌ（非選択状態の電圧）とし、他方の共通電極（図７の偶数Ｘ電極Ｘｅ）を高い電圧Ｖｘｈ（選択状態の電圧）とすることで、Ｙｏ（ｎ）の上側に位置する放電セルとＹｅ（ｎ）の下側に位置する放電セルを走査する。
【００５１】
このように駆動することにより、例えば「Ｘｅアドレス期間」においては、図７の上側の走査セル群がＹｏ（ｎ）とＸｅ（ｎ−１）とで走査され、図７の下側の走査セル群がＹｅ（ｎ）とＸｅ（ｎ）とで走査される。結局、１本づつのＸ電極とＹ電極とで、１ライン分の半分の走査セル群をアドレスすることになるため、Ｘ電極及びＹ電極は、いずれも１本当たりの放電電流量が半分になる。この点は第１実施形態の場合よりも更に好ましい。
【００５２】
（第３実施形態）
走査される奇数Ｙ電極Ｙｏの１本と偶数Ｙ電極Ｙｅの１本とは、必ずしも、第１実施形態や第２実施形態の場合のように連続している（隣同士である）必要はなく、任意の箇所でかまわない。ただし、同時に走査される２本は奇数Ｙ電極Ｙｏと偶数Ｙ電極Ｙｅとの組み合わせであることが必要である。
【００５３】
この場合の実施形態を第３実施形態として、その走査セル及び非走査セルを図８に示す。図８においては、偶数Ｘ電極Ｘｅの側に選択Ｘ電圧Ｖｘｈを印加し、奇数Ｘ電極Ｘｏの側に非選択Ｘ電圧Ｖｘｌを印加する。
【００５４】
一方、偶数Ｘ電極Ｘｅの側に非選択Ｘ電圧Ｖｘｌを印加し、奇数Ｘ電極Ｘｏの側に選択Ｘ電圧Ｖｘｈを印加するように駆動すれば、図８の走査セルと非走査セルの関係は逆転したものとなる。
【００５５】
この実施形態では、走査電極（Ｙ電極）及び共通電極（Ｘ電極）を流れるアドレス電流の分散の程度は第２実施形態と同等であるが、対となる走査電極（Ｙ電極）の位置を離すことにより、駆動ドライバ（ＩＣドライバ）の位置を離すことができ、第２実施形態の場合よりもＩＣドライバの発熱の分散を図ることができる。
【００５６】
一方、画面全体を走査するための制御は、第２実施形態の場合の方が簡単であることを付言する。
【００５７】
（第４実施形態）
第４実施形態におけるＰＤＰとＹスキャンドライバとの電極間の接続構成について、図１０を参照して説明する。
【００５８】
本実施形態の比較例として、従来タイプの接続構成を図９に示した。この図９においては、全てのＹ電極を順番にＹスキャンドライバの端子に接続している。その結果、奇数Ｙ電極Ｙｏと偶数Ｙ電極Ｙｅとが同じＩＣドライバに接続されることになる。
【００５９】
これに対して、本実施形態においては、図１０に示すように奇数Ｙ電極Ｙｏと偶数Ｙ電極Ｙｅとを別々のＩＣドライバに接続する。
【００６０】
上記の第１実施形態〜第３実施形態の説明から明らかなように、本発明においては、奇数Ｙ電極Ｙｏと偶数Ｙ電極Ｙｅとが対となって同時に走査パルスの印加が行われる。そこで、奇数Ｙ電極Ｙｏと偶数Ｙ電極Ｙｅとを別々のＩＣドライバから駆動することにより、ＩＣドライバ間での負荷の分散を図ることができ、ＩＣドライバの発熱を分散することができる。
【００６１】
（第５実施形態）
第５実施形態の駆動方法を、図１１を参照して説明する。
【００６２】
図１１の「Ｘｏアドレス期間」では、奇数Ｙ電極Ｙｏで走査する放電セルはＯｄｄセルであり、偶数Ｙ電極Ｙｅで走査する放電セルはＥｖｅｎセルである（Ｏｄｄセル及びＥｖｅｎセルについては、図２を参照）。これらのセルをアドレシングするためのアドレス電極はそれぞれＡｏとＡｅとなる（図２を参照）。つまり、Ｙｏで走査しＡｏでアドレスするセル群とＹｅで走査しＡｅでアドレスするセル群が存在する。
【００６３】
そこで本実施形態においては、図１１に示すように、奇数Ｙ電極Ｙｏ、及び偶数Ｙ電極Ｙｅにかかる走査パルスの位相をずらすように駆動している。
【００６４】
このように位相をずらして駆動することにより、第１実施形態（図５）のような単一のＸ電極（奇数Ｘ電極Ｘｏもしくは偶数Ｘ電極Ｘｅ）の上下のセルを同時にアドレスするような場合においても、その単一のＸ電極に流れるアドレス放電の電流（即ち、それらの電極を駆動するドライバに流れる電流）のピーク値が小さくなり有利である。
【００６５】
このように、走査パルスの位相をずらすことによりアドレス放電の電流が分散される様子を図１２に模式的に示した。
【００６６】
図１２において、偶数Ｙ電極Ｙｅの走査パルスを、奇数Ｙ電極Ｙｏの走査パルスよりも少し遅らせて印加する。このように走査パルスの位相がずれると、偶数Ｙ電極Ｙｅと偶数Ａ電極Ａｅの間のアドレス放電は、奇数Ｙ電極Ｙｏと奇数Ａ電極Ａｏの間のアドレス放電よりも、図１２に示すように少し遅れて発生する。その結果、アドレス放電の発生タイミングが分散してアドレス放電電流のピーク値が半減し、その結果、ドライバの瞬時的な負荷が半減するため有利である。
【００６７】
またこの位相ずらしは、アドレス放電の放電時間程度であることが望ましく、一般的には２００ｎｓ〜５００ｎｓ程度とするのが望ましい。
【００６８】
（第６実施形態）
駆動パルスの位相をずらす駆動方法において、上記の第５実施形態よりもさらに改良した駆動方法を第６実施形態として、図１３を参照して説明する。
【００６９】
第５実施形態においては、図１１の２種類のアドレスパルス（２種類のアドレス電極Ａｏ，Ａｅを駆動するパルス）のパルス幅が、位相をずらした一対の走査パルス（２種類のＹ電極Ｙｏ，Ｙｅを駆動するパルス）の全体をカバーする広い幅になっているため、走査の周期が長くなるという欠点がある。
【００７０】
そこで図１３に示すように、アドレス電極に印加するパルスの位相を、２種類の走査パルスの位相に対応させて、２種類のアドレス電極Ａｏ，Ａｅの間でずらすことにより、それぞれのパルス幅を狭くすることができる。その結果、第５実施形態の効果を保ちつつ、アドレス時間を短縮させることができる。
【００７１】
（第７実施形態）
第７実施形態のＰＤＰ構成と駆動方法について、図１４及び図１５を参照して説明する。
【００７２】
上記の第１実施形態及び第２実施形態で説明したように、隣同士のＹ電極Ｙｏ（ｎ），Ｙｅ（ｎ）を同時に走査することでアドレス可能であるので、それらの隣同士のＹ電極Ｙｏ（ｎ），Ｙｅ（ｎ）を同一の電極として構成したＰＤＰを用い、このＰＤＰを図１５のような駆動波形で駆動することにより、そのＰＤＰのアドレスが可能である。
【００７３】
先ず、このように構成したＰＤＰを図１４に示す。
図１５の駆動波形においては、「Ｘｏアドレス期間」で、図１４のＰＤＰの中の隣同士のＹ電極Ｙｏ（ｎ），Ｙｅ（ｎ）の間に挟まれた放電セルを走査セルとし、「Ｘｅアドレス期間」で、図１４のＰＤＰの中の隣同士のＹ電極Ｙｏ（ｎ），Ｙｅ（ｎ）の外側に隣接する放電セルを走査セルとする。
【００７４】
この実施形態は、第１実施形態と第２実施形態とを組み合わせて用いたものに相当する。
【００７５】
具体的には、先ず「Ｘｅアドレス期間」において、第２実施形態の場合と同様に、一対のＹ電極〔例えばＹｏ（ｎ）とＹｅ（ｎ）〕の外側に位置するセル群〔例えばＹｏ（ｎ）とＸｅ（ｎ−１）の間のセル群と、Ｙｅ（ｎ）とＸｅ（ｎ）の間のセル群〕が走査される。次に、「Ｘｏアドレス期間」において、第１実施形態の場合と同様に、一対のＹ電極〔Ｙｏ（ｎ）とＹｅ（ｎ）〕の内側に位置するセル群〔Ｙｏ（ｎ）とＸｏ（ｎ）の間のセル群と、Ｙｅ（ｎ）とＸｏ（ｎ）の間のセル群〕が走査される。
【００７６】
本実施形態においても、第１実施形態及び第２実施形態の場合と同様に、一対のＹ電極Ｙｏ（ｎ），Ｙｅ（ｎ）のそれぞれに流れるアドレス電流量が従来の駆動方法を適用した場合よりも低減（半減）する。そこで、これらの走査電極を共通に接続する構成にしてその共通にしたＹ電極を一つのドライバで駆動することにより、そのドライバの負荷は従来とほぼ同等のものとはなるが、ドライバの数が半減するという効果を奏する。
【００７７】
また、このように構成したＰＤＰはＹ電極の出力端子数が半減するため、ＰＤＰの端子とドライバの端子との接続が簡単になるという長所もある。
【００７８】
なお、上記の各実施形態においては、例えば図１及び図２に示したように、ＰＤＰの電極配列が、パネルの上側からＹｏ（１）、Ｘｏ（１）、Ｙｅ（１）、Ｘｅ（１）……　（以下「Ｙ始まり」）　と並んでいる場合について説明した。しかし、この電極配列がＸｏ（１）、Ｙｏ（１）、Ｘｅ（１）、Ｙｅ（１）……（　以下「Ｘ始まり」）　と並んでいる場合もある。これらを比較して、図２１に示した。図２１の（ａ）が「Ｙ始まり」であり、（ｂ）が「Ｘ始まり」である。
【００７９】
これらの「Ｙ始まり」と「Ｘ始まり」との違いにより、上記の実施形態の説明における走査セルや非走査セルの関係などが異なったものとなる（逆転する）ことに注意する必要がある。
【００８０】
例えば、第１実施形態の「Ｙ始まり」のＰＤＰに対する図４の駆動波形を、そのまま「Ｘ始まり」のＰＤＰに適用する場合は、その走査セルと非走査セルとは、第１実施形態で示した図５ではなく、第２実施形態で示した図７に対応するものとなる。即ち、この場合には走査セルと非走査セルとの関係が逆転したものとなる。さらに、「奇数番目」や「偶数番目」などの関係も読み替える必要があることを付言する。
【００８１】
また、上記の実施形態においては、デルタセル構造のＰＤＰを用いて説明したが、本発明は、走査電極（Ｙ電極）と共通電極（Ｘ電極）が交互に配置され、走査電極の上側と下側とに放電セルが分散して形成される構造のＰＤＰ（即ち、放電セルの全てが上側もしくは下側に位置していることがないＰＤＰ）に対して効果がある。より効果があるのは、走査電極の上側に位置する放電セルと下側に位置する放電セルが同程度の個数となるように構成されたＰＤＰの場合である。
【００８２】
なお、上記の説明における「走査電極の”上”又は”上側”」とは、地面に対して画面が垂直となり、維持電極が水平となるようにＰＤＰを設置したときに、「その走査電極に対する”上”又は”上側”」を言うものとする。「走査電極の”下”又は”下側”」や「走査電極の”上下”」についても同様である。
【００８３】
【発明の効果】
請求項１〜請求項６記載のＰＤＰの駆動方法を用いることにより、アドレス期間中のアドレス放電時に走査電極（Ｙ電極）を流れる電流を分散して低減することができる。その結果、アドレスドライバの負荷を低減してアドレス動作を安定化することができる。
【００８４】
また、請求項７〜請求項９記載のＰＤＰの駆動方法により、１本の走査電極（Ｙ電極）におけるアドレス放電の電流量を減少させると共に、スキャンドライバの数やＹ電極の端子数を半減することができる。
【００８５】
一方、請求項１０記載のＰＤＰ装置を用いることにより、走査電極（Ｙ電極）を駆動するＩＣドライバの発熱を分散して、ＩＣドライバの動作を安定化することができる。
【図面の簡単な説明】
【図１】ＹスキャンドライバとＰＤＰ電極との接続を模式的に示す図
【図２】蛇行リブ型ＰＤＰの構造を示す平面図
【図３】図２のＰＤＰに対する駆動波形を示す図
【図４】第１実施形態の駆動波形を示す図
【図５】第１実施形態における走査セル及び非走査セルを示す図
【図６】第２実施形態の駆動波形を示す図
【図７】第２実施形態における走査セル及び非走査セルを示す図
【図８】第３実施形態における走査セル及び非走査セルを示す図
【図９】従来のＹスキャンドライバの接続構成を示す図
【図１０】第４実施形態のＹスキャンドライバの接続構成を示す図
【図１１】第５実施形態の駆動波形を示す図
【図１２】図１１の駆動波形の部分拡大図
【図１３】第６実施形態の駆動波形を示す図
【図１４】第７実施形態のＰＤＰ　におけるＹ電極の接続、並びに走査セル及び非走査セルを示す図
【図１５】第７実施形態の駆動波形を示す図
【図１６】プラズマディスプレイ装置の構成を示す図
【図１７】従来の駆動波形を示す図
【図１８】フレーム構成の一例を示す図
【図１９】従来のＰＤＰの構造を示す分解斜視図
【図２０】蛇行リブ型ＰＤＰの構造を示す分解斜視図
【図２１】ＰＤＰにおけるＸ電極及びＹ電極の配列関係を示す図
【符号の説明】
１　　　　　　　　　　　　ＰＤＰ
１０　　　　　　　　　　　前面基板
１１　　　　　　　　　　　Ｘ電極、維持電極、共通電極
１２　　　　　　　　　　　Ｙ電極、走査電極
１１ｉ，１２ｉ　　　　　　透明電極
１１ｂ，１２ｂ　　　　　　バス電極
１３，２３　　　　　　　　誘電体層
１４　　　　　　　　　　　保護層
２０　　　　　　　　　　　背面基板
２１　　　　　　　　　　　アドレス電極、Ａ電極
２５　　　　　　　　　　　隔壁、リブ
２６　　　　　　　　　　　蛍光体層
２６Ｒ，２６Ｇ，２６Ｂ　　赤、緑、青の蛍光体層
１０１　　　　　　　　　　Ｘ電極ドライバ回路
１１１　　　　　　　　　　Ｙ電極ドライバ回路
１１２　　　　　　　　　　Ｙスキャンドライバ
１２１　　　　　　　　　　アドレスドライバ
１３１　　　　　　　　　　制御回路部
【図１】
2004029118.tif 000003
【図２】
2004029118.tif 000004
【図３】
2004029118.tif 000005
【図４】
2004029118.tif 000006
【図５】
2004029118.tif 000007
【図６】
2004029118.tif 000008
【図７】
2004029118.tif 000009
【図８】
2004029118.tif 000010
【図９】
2004029118.tif 000011
【図１０】
2004029118.tif 000012
【図１１】
2004029118.tif 000013
【図１２】
2004029118.tif 000014
【図１３】
2004029118.tif 000015
【図１４】
2004029118.tif 000016
【図１５】
2004029118.tif 000017
【図１６】
2004029118.tif 000018
【図１７】
2004029118.tif 000019
【図１８】
2004029118.tif 000020
【図１９】
2004029118.tif 000021
【図２０】
2004029118.tif 000022
【図２１】
2004029118.tif 000023