(57)【要約】【課題】回路規模を大きくすることなく、Ｎチャネル型及びＰチャネル型トランジスタの特性バランスが良好で回路動作の安定性に優れたＣＭＯＳ回路を得ることが可能な半導体装置及びその製造方法を提供すること。【解決手段】Ｎチャネル型及びＰチャネル型トランジスタを組み合わせてなるＣＭＯＳ回路を含む半導体装置の製造方法であって、絶縁基板（１０）上に半導体膜（１４）を形成する半導体膜形成工程と、半導体膜（１４）のＮチャネル型トランジスタを形成すべき第１の領域（ａｒ１）を金属誘起固相成長法によって結晶化する金属誘起固相成長工程と、半導体膜（１４）の第１の領域（ａｒ１）及びＰチャネル型トランジスタを形成すべき第２の領域（ａｒ２）を溶融結晶化法によって結晶化する溶融結晶化工程と、結晶化した半導体膜の第１及び第２の領域にそれぞれＮチャネル型トランジスタ及びＰチャネル型トランジスタを形成する素子形成工程と、を含む。【選択図】    図２
2004186568.tif 000002
【特許請求の範囲】
【請求項１】
Ｎチャネル型トランジスタとＰチャネル型トランジスタを組み合わせてなる相補型回路を含む半導体装置の製造方法であって、
絶縁基板上に半導体膜を形成する半導体膜形成工程と、
前記半導体膜の前記Ｎチャネル型トランジスタを形成すべき第１の領域を金属誘起固相成長法によって結晶化する金属誘起固相成長工程と、
前記半導体膜の前記第１の領域及び前記Ｐチャネル型トランジスタを形成すべき第２の領域を溶融結晶化法によって結晶化する溶融結晶化工程と、
結晶化した前記半導体膜の前記第１及び第２の領域にそれぞれ前記Ｎチャネル型トランジスタ及び前記Ｐチャネル型トランジスタを形成する素子形成工程と、
を含む、半導体装置の製造方法。
【請求項２】
前記金属誘起固相成長工程は、
前記半導体膜上に保護絶縁膜を形成する保護絶縁膜形成工程と、
前記第１の領域に対応する前記保護絶縁膜の所定位置に当該保護絶縁膜の下側の前記半導体膜を露出させる貫通孔を形成する貫通孔形成工程と、
前記貫通孔内に当該貫通孔の底部に露出した半導体膜と接するようにして、金属含有物質からなり半導体膜の結晶化を促進する結晶化促進材料を埋設する結晶化促進材料埋設工程と、
前記絶縁基板に熱処理を加えて、前記結晶化促進材料と前記半導体膜との界面近傍に当該結晶化促進材料と当該半導体膜を構成する半導体との化合物を形成する化合物形成工程と、
前記半導体膜に熱処理を加えて固相成長させ、前記化合物の形成位置を略中心とした範囲の半導体膜を結晶化する固相成長工程と、
を含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記結晶化促進材料を除去する結晶化促進材料除去工程を更に含む、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記保護絶縁膜を除去する保護絶縁膜除去工程を更に含む、請求項２に記載の半導体装置の製造方法。
【請求項５】
前記結晶化促進材料を構成する前記金属含有物質は、ニッケル、鉛、白金、銅、金、イリジウム、オスミウム、鉄、コバルト、ルテニウム、ロジウム及びアンチモンのうち何れかを含む物質である、請求項２に記載の半導体装置の製造方法。
【請求項６】
前記化合物形成工程における前記熱処理を１５０℃以上２５０℃以下の温度で行う、請求項２に記載の半導体装置の製造方法。
【請求項７】
前記固相成長工程における前記熱処理を４５０℃以上６５０℃以下の温度で行う、請求項２に記載の半導体装置の製造方法。
【請求項８】
前記溶融結晶化工程はレーザ照射によって前記半導体膜の溶融結晶化を行う、請求項１乃至７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記素子形成工程は、前記結晶化促進材料の形成位置を含む領域を除去するように前記第１の領域の前記半導体膜を整形し、当該整形後の前記半導体膜を用いて前記Ｎチャネル型トランジスタを形成する、請求項１乃至８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
Ｎチャネル型トランジスタとＰ型トランジスタを組み合わせてなる相補型回路を含む半導体装置であって、
前記Ｎチャネル型トランジスタ及び前記Ｐ型トランジスタはそれぞれ第１及び第２の結晶性半導体膜を用いて活性領域が形成されており、
前記第１の結晶性半導体膜は前記第２の結晶性半導体膜よりも相対的に結晶粒径が大きく形成されてなる、半導体装置。
【請求項１１】
前記第１の結晶性半導体膜は結晶粒径が１．０μｍ以上２０μｍ以下であり、前記第２の結晶性半導体膜は結晶粒径が０．０１μｍ以上０．６μｍ以下である、請求項１０に記載の半導体装置。
【請求項１２】
前記第２の結晶性半導体膜を構成する結晶粒内には前記第１の結晶性半導体膜を構成する結晶粒内よりも積層欠陥、双晶欠陥及び転移欠陥といった結晶欠陥がより少ない、請求項１０又は１１に記載の半導体装置。
【請求項１３】
前記第１の結晶性半導体膜は結晶粒内の欠陥密度が５×１０１０ｃｍ−２以上２×１０１１ｃｍ−２以下である、請求項１２に記載の半導体装置。
【請求項１４】
前記第１の結晶性半導体膜を構成する結晶粒内部には低角結晶粒界が含まれ、前記第２の結晶性半導体膜を構成する結晶粒同士の粒界は不規則粒界を主として含む、請求項１０乃至１３のいずれかに記載の半導体装置。
【請求項１５】
前記第１の結晶性半導体膜は非晶質半導体膜を金属誘起固相成長法によって結晶化し、更に溶融結晶化法によって結晶化したものであり、
前記第２の結晶性半導体膜は非晶質半導体膜を溶融結晶化法によって結晶化したものである、請求項１０乃至１４のいずれかに記載の半導体装置。
【請求項１６】
請求項１０乃至１５のいずれかに記載の半導体装置を備える集積回路。
【請求項１７】
請求項１０乃至１５のいずれかに記載の半導体装置を備える電気光学装置。
【請求項１８】
請求項１０乃至１５のいずれかに記載の半導体装置を備える電子機器。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、Ｎチャネル型トランジスタとＰチャネル型トランジスタを組み合わせて構成される相補型回路（ＣＭＯＳ回路）を含む半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
近年、低温プロセスによって形成された結晶性半導体膜（例えば、多結晶シリコン膜）を用いて、電流駆動能力の高い薄膜トランジスタを形成する技術が研究されている。例えば、特開平８−１３９０２０号公報（特許文献１）や特開２００１−５３２９２号公報（特許文献２）などの文献には、半導体の結晶化を促進（助長）する金属元素（例えばニッケル等）をシリコン膜の一部と接触するように配置し、その後、比較的低温の熱処理によるシリコン膜の結晶化を行うことにより、上記金属元素の配置位置を中心とした範囲に結晶性シリコン膜を形成する技術が開示されている。このような技術は、金属元素による触媒的な作用を利用した半導体結晶化技術であり、金属誘起固相成長法と称されている。かかる方法によって形成される結晶性シリコン膜を用いることにより、電流駆動能力の高い薄膜トランジスタの形成が可能となる。これにより、液晶表示装置やＥＬ（エレクトロルミネッセンス）表示装置などの表示装置（電気光学装置）を製造する際に、画素回路等を含む表示部と駆動回路とを同一基板上に形成することができるようになり、製造工程の簡略化による低コスト化や駆動回路の実装面積の縮小による狭額縁化が可能となる。
【０００３】
【特許文献１】
特開平８−１３９０２０号公報
【特許文献２】
特開２００１−５３２９２号公報
【発明が解決しようとする課題】
ところで、上述した表示装置における駆動回路など種々の集積回路にはＣＭＯＳ回路が用いられている場合が多い。ＣＭＯＳ回路はＮ型のＭＯＳ電界効果トランジスタ（以下、「Ｎチャネル型トランジスタ」と称する。）とＰ型のＭＯＳ電界効果トランジスタ（以下、「Ｐチャネル型トランジスタと称する。）を組み合わせて構成されるものであり、消費電力が非常に低いという特徴を有する。
【０００４】
ところが、上述した金属誘起固相成長法によって形成される結晶性半導体膜を用いて薄膜トランジスタを形成した場合には、Ｐチャネル型トランジスタに比べてＮチャネル型トランジスタの方が移動度や電流特性等の諸特性が劣る傾向にあり、このような特性のアンバランスに起因してＣＭＯＳ回路の動作が安定しない場合がある。これに対して、Ｎチャネル型トランジスタの素子サイズ（特にチャネル形成領域の幅）をＰチャネル型トランジスタに比べて大きくすることにより両者の特性バランスを合わせ込むなどの解決方法が考えられるが、かかる手法はＮチャネル型トランジスタの素子サイズに支配されてＣＭＯＳ回路の回路規模が大きくなってしまうという点で好ましくない。
【０００５】
そこで、本発明は、回路規模を大きくすることなく、Ｎチャネル型及びＰチャネル型トランジスタの特性バランスが良好で回路動作の安定性に優れたＣＭＯＳ回路を得ることが可能な半導体装置及びその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置の製造方法は、Ｎチャネル型トランジスタとＰチャネル型トランジスタを組み合わせてなる相補型回路（ＣＭＯＳ回路）を含む半導体装置の製造方法であって、絶縁基板上に半導体膜を形成する半導体膜形成工程と、半導体膜のＮチャネル型トランジスタを形成すべき第１の領域を金属誘起固相成長法によって結晶化する金属誘起固相成長工程と、半導体膜の第１の領域及びＰチャネル型トランジスタを形成すべき第２の領域を溶融結晶化法によって結晶化する溶融結晶化工程と、結晶化した半導体膜の第１及び第２の領域にそれぞれＮチャネル型トランジスタ及びＰチャネル型トランジスタを形成する素子形成工程と、を含む。
【０００７】
半導体膜（例えばシリコン膜）のＮチャネル型トランジスタを形成すべき第１の領域とＰチャネル型トランジスタを形成すべき第２の領域のそれぞれに対して上記のように異なる結晶化処理を行うことにより、第１の領域については電子の移動度が大きい結晶性半導体膜を形成し、かつ第２の領域については正孔（ホール）の移動度が大きい結晶性半導体膜を形成することが可能となる。したがって、当該半導体膜の第１及び第２の領域をそれぞれ用いてＮチャネル型トランジスタ及びＰチャネル型トランジスタを形成することにより、回路規模を大きくすることなく、Ｎチャネル型及びＰチャネル型トランジスタの特性バランスが良好で回路動作の安定性に優れたＣＭＯＳ回路を得ることが可能となる。
【０００８】
上述した金属誘起固相成長工程は、半導体膜上に保護絶縁膜を形成する保護絶縁膜形成工程と、第１の領域に対応する保護絶縁膜の所定位置に当該保護絶縁膜の下側の半導体膜を露出させる貫通孔を形成する貫通孔形成工程と、貫通孔内に当該貫通孔の底部に露出した半導体膜と接するようにして、金属含有物質からなり半導体膜の結晶化を促進する結晶化促進材料を埋設する結晶化促進材料埋設工程と、絶縁基板に熱処理を加えて、結晶化促進材料と半導体膜との界面近傍に当該結晶化促進材料と当該半導体膜を構成する半導体との化合物を形成する化合物形成工程と、半導体膜に熱処理を加えて固相成長させ、上記化合物の形成位置を略中心とした範囲の半導体膜を結晶化する固相成長工程とを含むことが好ましい。かかる方法により、結晶化促進材料を必要な場所にのみ選択的に供給することが容易となる。
【０００９】
また、結晶化促進材料を除去する結晶化促進材料除去工程を更に含むことが好ましい。これにより、素子形成時には不要となる結晶化促進材料を基板上に残留させないようにすることができる。
【００１０】
また、保護絶縁膜を除去する保護絶縁膜除去工程を更に含むことが好ましい。これにより、半導体膜の結晶化処理が容易になる。
【００１１】
上述した結晶化促進材料を構成する金属含有物質は、ニッケル、鉛、白金、銅、金、イリジウム、オスミウム、鉄、コバルト、ルテニウム、ロジウム及びアンチモンのうち何れかを含む物質とすることが好適である。これらの物質を用いることにより、結晶成長を促進する作用をより確実に得ることが可能となる。
【００１２】
また、化合物形成工程における熱処理は、約１５０℃以上２５０℃以下の温度で行うことが好ましい。なお、この場合における熱処理時間は適宜設定すればよいが、例えば１０分間程度とすることが好適である。かかる条件によれば、化合物を必要十分に形成することが可能となる。
【００１３】
また、固相成長工程における熱処理は約４５０℃以上６５０℃以下の温度で行うことが好ましい。この場合においても、熱処理時間は適宜設定すればよいが、例えば２時間程度とすることが好適である。かかる条件によれば、固相成長を促進し、粒径の大きな結晶粒を多く含有する結晶性半導体膜を第１の領域に形成することが可能となる。
【００１４】
上述した溶融結晶化工程は、レーザ照射によって半導体膜の溶融結晶化を行うことが好ましい。これにより、溶融結晶化を効率よく行うことが可能となる。用いるレーザとしてはエキシマレーザ、固体レーザ、ガスレーザなど種々のものが考えられるが、特に、波長３０８ｎｍ、パルス幅数１０ｎｓ程度のＸｅＣｌエキシマレーザを用いることが好適である。
【００１５】
上述した素子形成工程は、結晶化促進材料の形成位置を含む領域を除去するように第１の領域の半導体膜を整形し、当該整形後の半導体膜を用いてＮチャネル型トランジスタを形成することが好ましい。結晶化促進材料の形成位置は固相結晶化の起点となるため、当該位置及びその近傍の領域の半導体膜は結晶性が劣っている場合が多い。このため、当該領域の半導体膜を除去することにより、Ｎチャネル型トランジスタの特性をより向上させることが可能となる。
【００１６】
また、本発明は上述した製造方法を用いて製造される半導体装置でもあり、具体的には以下に述べるような特徴を備えるものである。すなわち、本発明の半導体装置は、Ｎチャネル型トランジスタとＰチャネル型トランジスタを組み合わせてなるＣＭＯＳ回路を含む半導体装置であって、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタはそれぞれ第１及び第２の結晶性半導体膜を用いて活性領域が形成されており、第１の結晶性半導体膜は第２の結晶性半導体膜よりも相対的に結晶粒径が大きく形成されてなる。
【００１７】
このように、含有する結晶粒の結晶粒径の大きさが異なるように形成された第１及び第２の結晶性半導体膜を用いることにより、Ｎチャネル型トランジスタの活性領域については電子の移動度を大きくし、Ｐチャネル型トランジスタの活性領域については正孔の移動度を大きくすることが可能となる。したがって、回路規模を大きくすることなく、Ｎチャネル型及びＰチャネル型トランジスタの特性バランスが良好で回路動作の安定性に優れたＣＭＯＳ回路を得ることが可能となる。
【００１８】
更に詳細には、本発明における第１及び第２の結晶性半導体膜は、それぞれ以下に述べるような特徴を有する。まず、各結晶性半導体膜に含有される結晶粒の結晶粒径は、第１の結晶性半導体膜が１．０μｍ以上２０μｍ以下となり、第２の結晶性半導体膜が０．０１μｍ以上０．６μｍ以下となる。また、第２の結晶性半導体膜を構成する結晶粒内には第１の結晶性半導体膜を構成する結晶粒内よりも積層欠陥、双晶及び転移といった結晶内欠陥がより少ない。より詳細には、第１の結晶性半導体膜は結晶粒内の欠陥密度が５×１０１０ｃｍ−２以上２×１０１１ｃｍ−２以上となり、第２の結晶性半導体膜の欠陥密度はそれよりも低い値（５×１０１０ｃｍ−２より低い値）となる。また、第１の半導体膜を構成する結晶粒内部には低角結晶粒界が含まれ、第２の半導体膜を構成する結晶粒同士の粒界は不規則粒界を主として含む。
【００１９】
上述したような第１及び第２の結晶性半導体膜を組み合わせて用い、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタを形成することにより、特性の良好なＣＭＯＳ回路を形成することができる。各結晶性半導体膜は、例えば第１の結晶性半導体膜については非晶質の半導体膜を金属誘起固相成長法によって結晶化し、更に溶融結晶化法によって結晶化し、第２の結晶性半導体膜については非晶質の半導体膜を溶融結晶化法によって結晶化することによって形成することが可能である。なお、第１及び第２の結晶性半導体膜は、それぞれが上述した物理的な特徴を有するように形成されるのであれば他の形成方法を採用してもよく、その場合であっても本発明にかかる半導体装置と同様な作用効果を奏することが可能であると考えられる。
【００２０】
また、本発明は上述した半導体装置を備える集積回路でもある。ここで「集積回路」とは、一定の機能を奏するように半導体素子及び関連する配線等が集積され配線された回路をいう。本発明にかかる集積回路は、例えば、液晶表示装置やＥＬ（エレクトロルミネッセンス）表示装置等の表示装置において、表示領域と同一基板上に形成されて当該表示領域に含まれる画素回路を駆動する駆動回路を形成する際に用いて好適である。
【００２１】
また、本発明は上述した半導体装置を備える電気光学装置でもある。ここで「電気光学装置」とは、本発明にかかる半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の透過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電気放出素子を備えた表示装置等をいう。
【００２２】
また、本発明は上述した半導体装置を備える電子機器でもある。ここで「電子機器」とは、本発明にかかる半導体装置を備えた一定の機能を有する機器一般をいい、例えば電気光学装置やメモリ等を備えて構成される。その構成には特に限定がないが、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ（携帯型情報端末）、電子手帳、ＩＣカード、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２４】
図１〜図３は、一実施形態の半導体装置の製造方法を説明する図である。
【００２５】
（Ａ）半導体膜形成工程
まず、図１（ａ）に示すように、ガラス等の絶縁材料からなる基板１０上に下地絶縁膜としての酸化シリコン膜１２を形成し、当該酸化シリコン膜１２上に非晶質シリコン膜１４を形成する。酸化シリコン膜１２は、例えばＥＣＲ−ＰＥＣＶＤ法（電子サイクロトロン共鳴−プラズマ励起化学気相堆積法）を用いて２００ｎｍ〜５００ｎｍ程度の厚さに形成することが好適であるが、ＬＰＣＶＤ法（減圧化学気相堆積法）やスパッタリング法などの他の成膜法を用いるようにしてもよい。また、非晶質シリコン膜１４は、ＰＥＣＶＤ法やＬＰＣＶＤ法を用いて３０ｎｍ〜１００ｎｍ程度の厚さに形成することが好適であるが、他の成膜法を用いてもよい。
【００２６】
ここで、本実施形態では図１（ａ）に示すように、基板１０上に酸化シリコン膜１２を成膜した状態のものが「絶縁基板」に対応している。なお、当該酸化シリコン膜１２は、ガラス製の基板１０から不純物（例えばアルカリ成分等）が流出することを回避する等の理由から設けられているものであり、本発明の原理的には必須の構成要素ではない。したがって、不純物の含有量が極めて少ない基板を用いる場合などにおいては、酸化シリコン膜１２を形成せずに基板単体を「絶縁基板」として用いてもよい。また、基板を構成する材料もガラスに限定されるものではない。
【００２７】
（Ｂ）金属誘起固相成長工程
次に、非晶質シリコン膜１４のＮチャネル型トランジスタを形成すべき第１の領域を金属誘起固相成長法によって結晶化する。具体的には、本実施形態における金属誘起固相成長工程は以下に詳述する（Ｂ−１）〜（Ｂ−５）の各工程を含んでいる。
【００２８】
（Ｂ−１）保護絶縁膜形成工程
図１（ｂ）に示すように、非晶質シリコン膜１４上に保護絶縁膜としての酸化シリコン膜１６を形成する。当該酸化シリコン膜１６についても、ＰＥＣＶＤ法、ＬＰＣＶＤ法、あるいはＥＣＲ−ＰＥＣＶＤ法など種々の成膜法によって形成可能である。
【００２９】
（Ｂ−２）貫通孔形成工程
次に、図１（ｃ）に示すように、Ｎチャネル型トランジスタを形成すべき第１の領域ａｒ１に対応する酸化シリコン膜１６の所定位置に当該酸化シリコン膜１６の下側の非晶質シリコン膜１４を露出させる貫通孔１８を形成する。本実施形態では、第１の領域ａｒ１に形成されるべきＮチャネル型トランジスタの活性領域（チャネル形成領域）となる部分の近くに当該貫通孔１８を形成している。この貫通孔１８は、例えば貫通孔１８の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を酸化シリコン膜１６上に形成し、当該フォトレジスト膜をマスクとして用いて反応性イオンエッチングを行い、その後、酸化シリコン膜１６上のフォトレジスト膜を除去することによって形成することができる。
【００３０】
（Ｂ−３）結晶化促進材料埋設工程
次に、貫通孔１８内に当該貫通孔１８の底部に露出した非晶質シリコン膜１４と接するようにして、金属含有物質からなり半導体膜の結晶化を促進する結晶化促進材料を埋設する。結晶化促進材料を構成する金属含有物質としては、例えばニッケル（Ｎｉ）、鉛（Ｐｂ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、イリジウム（Ｉｒ）、オスミウム（Ｏｓ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）及びアンチモン（Ｓｂ）のうち何れかを含む物質を用いることが好適である。本実施形態では、図１（ｄ）に示すように、保護絶縁膜としての酸化シリコン膜１６上に５ｎｍ〜３０ｎｍ程度の厚さのニッケル膜２０を真空蒸着法により形成することによって貫通孔１８内に結晶化促進材料の埋設を行っている。
【００３１】
（Ｂ−４）化合物形成工程、結晶化促進材料除去工程
次に、図１（ｅ）に示すように、基板１０に熱処理を加えて、ニッケル膜２０と非晶質シリコン膜１４との界面近傍にニッケル膜２０を構成するニッケル元素と非晶質シリコン膜１４を構成する半導体（シリコン元素）との化合物（ニッケルシリサイド）２２を形成する。本工程における熱処理は、１５０℃以上２５０℃以下程度の温度で１０分間程度を行うことが好適である。その後、不要になったニッケル膜２０を塩酸等の溶液を用いた洗浄を行うことによって除去する。
【００３２】
（Ｂ−５）固相成長工程、保護絶縁膜除去工程
次に、図２（ａ）に示すように、非晶質シリコン膜１４に熱処理を加えて固相成長させ、ニッケルシリサイド２２の形成位置を略中心とした範囲の非晶質シリコン膜１４を結晶化する。本工程における熱処理は、４５０℃以上６００℃以下程度の温度にて２時間程度行うことが好適である。これにより、図２（ｂ）に示すように、ニッケルシリサイド２２の形成位置を中心として結晶化した多結晶シリコン膜２４（結晶性半導体膜）が形成される。その後、保護絶縁膜としての酸化シリコン膜１６を除去する。
【００３３】
（Ｃ）溶融結晶化工程
次に、図２（ｃ）に示すように、半導体膜の第１の領域ａｒ１（多結晶シリコン膜２４）及びＰチャネル型トランジスタを形成すべき第２の領域ａｒ２（非晶質シリコン膜１４）を溶融結晶化法によって結晶化する。本工程における溶融結晶化は、レーザ照射によって瞬間的に各シリコン膜を融点付近まで温度上昇させることにより行うことが好適である。このようなレーザ照射は、例えば波長３０８ｎｍ、パルス幅が数１０ｎｓ〜３００ｎｓ程度のＸｅＣｌパルスエキシマレーザを用いて、エネルギー密度が３８０ｍＪ／ｃｍ２程度となるようにして行うとよい。エキシマレーザを用いた熱処理（エキシマレーザアニール）を採用することによりシリコン膜の部分のみを選択的に加熱することが可能であり、基板１０等がダメージを受けることを極力回避することができる。なお、必要に応じて当該エキシマレーザアニールによる溶融結晶化工程を複数回繰り返して行ってもよい。これにより、図２（ｄ）に示すように、先に金属誘起固相成長法によって形成されていた多結晶シリコン膜２４に含まれる各結晶粒の粒内欠陥を低減することができるとともに、第２の領域ａｒ２に対応する非晶質シリコン膜１４を結晶化して多結晶シリコン膜２６とすることができる。
【００３４】
ここで、上述した多結晶シリコン膜２４と多結晶シリコン膜２６はともに結晶性の観点から分類すると「多結晶」に属するものの両者の物理的な特徴は顕著に異なっている。具体的には、本実施形態の製造方法によって形成される多結晶シリコン膜２４及び２６はそれぞれ以下に示すような物理的特徴を有する。
【００３５】
まず、各シリコン膜に含有される結晶粒の結晶粒径は、多結晶シリコン膜２４（第１の結晶性半導体膜に対応）が１．０μｍ以上２０μｍ以下くらいの範囲となり、多結晶シリコン膜２６（第２の結晶性半導体膜に対応）が０．０１μｍ以上０．６μｍ以下くらいの範囲となる。また、多結晶シリコン膜２６は多結晶シリコン膜２４よりも積層欠陥、双晶欠陥及び転移欠陥といった結晶内欠陥がより少なく、多結晶シリコン膜２６については結晶内欠陥をほとんど含まない状態となる。結晶粒内の欠陥密度については、多結晶シリコン膜２４は結晶粒内の欠陥密度が５×１０１０ｃｍ−２以上２×１０１１ｃｍ−２以上の値となり、多結晶シリコン膜２６はそれよりも低い値（５×１０１０ｃｍ−２以下）となる。また、多結晶シリコン膜２４を構成する結晶粒内部には低角結晶粒界が含まれ、多結晶シリコン膜２６を構成する結晶粒同士の粒界は不規則粒界を主として含む。
【００３６】
上述した特徴の中で、特に注目すべきは結晶粒径の差異であり、多結晶シリコン膜２４と多結晶シリコン膜２６で大幅に異なっていることが分かる。このように、含有する結晶粒の結晶粒径の大きさ等が異なるように形成された多結晶シリコン２４及び多結晶シリコン２６を組み合わせて用いることにより、Ｎチャネル型トランジスタの活性領域については電子の移動度を大きくし、Ｐチャネル型トランジスタの活性領域については正孔の移動度を大きくすることが可能となる。これらの多結晶シリコン膜を用いてＮチャネル型及びＰチャネル型トランジスタを形成した場合の特性については後ほど詳述する。
【００３７】
（Ｄ）素子形成工程
次に、上述した各工程によって結晶化した半導体膜の第１の領域ａｒ１（多結晶シリコン膜２４）及び第２の領域ａｒ２（多結晶シリコン膜２６）にそれぞれＮチャネル型トランジスタ及びＰチャネル型トランジスタを形成する。
【００３８】
具体的には、まず図３（ａ）に示すように、多結晶シリコン膜２４及び多結晶シリコン膜２６をそれぞれパターニングし、薄膜トランジスタの形成に不要となる部分を除去する。この際に、第１の領域の半導体膜である多結晶シリコン膜２４については、結晶化促進材料の形成位置（すなわちニッケルシリサイド２２の形成位置）を含む領域を除去するようにして整形する。
【００３９】
次に、図３（ｂ）に示すように、多結晶シリコン膜２４及び多結晶シリコン膜２６の上面に酸化シリコン膜３０を形成する。この酸化シリコン膜３０は薄膜トランジスタのゲート絶縁膜として機能する。酸化シリコン膜２０は、例えば電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）またはＰＥＣＶＤ法等の成膜法によって形成することができる。
【００４０】
次に、図３（ｃ）に示すように、スパッタリング法などの成膜法によってタンタル、アルミニウム等の導電体薄膜を形成した後にパターニングを行うことによって、Ｎチャネル型トランジスタのゲート電極３１及びＰチャネル型トランジスタのゲート電極３２をそれぞれ形成する。
【００４１】
次に、各ゲート電極３１、３２をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、Ｎチャネル型トランジスタのソース／ドレイン領域３４及び活性領域３６と、Ｐチャネル型トランジスタのソース／ドレイン領域３８及び活性領域４０をそれぞれ形成する。なお、図３では簡略化して示しているが、実際には多結晶シリコン膜２４と多結晶シリコン膜２６に対するイオン打ち込みはそれぞれ個別に行われる。例えば、多結晶シリコン膜２４に対するイオン打ち込みを行う際には、多結晶シリコン膜２６の上面を保護膜（例えばポリイミド膜等）により覆って保護し、不要な不純物元素の導入を回避する。反対に、多結晶シリコン膜２６に対するイオン打ち込みを行う際には、多結晶シリコン膜２４の上面を保護膜により覆って保護し、不要な不純物元素の導入を回避する。
【００４２】
次に、図３（ｄ）に示すように、酸化シリコン膜３０およびゲート電極３１、３２の上面に酸化シリコン膜４２を形成する。本実施形態では、ＰＥＣＶＤ法などの成膜法によって５００ｎｍ程度の膜厚の酸化シリコン膜４２を形成する。次に、酸化シリコン膜３０、４２のそれぞれを貫通して各ソース／ドレイン領域３４、３８のそれぞれに至るコンタクトホールを形成する。その後、これらのコンタクトホール内にスパッタリング法などの成膜法によってアルミニウム、タングステン等の導電体を埋め込んでパターニングすることにより、Ｎチャネル型トランジスタのソース／ドレイン電極４４およびＰチャネル型トランジスタのソース／ドレイン電極４６をそれぞれ形成する。これにより、図３（ｄ）に示すように、多結晶シリコン膜２４を用いて活性領域３６等が形成されたＮチャネル型トランジスタＴ１と多結晶シリコン膜２６を用いて活性領域４０等が形成されたＰチャネル型トランジスタＴ２が得られ、これらの間に適宜配線を行うことによってＣＭＯＳ回路が形成される。
【００４３】
図４は、本実施形態の製造方法によって製造されたＮチャネル型トランジスタ及びＰチャネル型トランジスタの特性の一例を示す図であり、ゲート電圧（横軸）対ドレイン電流（縦軸）の特性を示している。Ｎチャネル型トランジスタ及びＰチャネル型トランジスタは、共にチャネル長を１０μｍ、チャネル幅を１０μｍ、活性領域を形成する多結晶シリコン膜の膜厚を５００Å、ゲート絶縁膜の膜厚を６００Åとし、ほぼ同形状（同サイズ）に形成された。このときのゲート絶縁膜の単位面積あたりの容量Ｃｏｘは５．７８×１０−８Ｆ／ｃｍ２であった。また、ドレイン電圧Ｖｄｓは、Ｎチャネル型トランジスタについては＋４Ｖ及び＋８Ｖ、Ｐチャネル型トランジスタについては−４Ｖ及び−８Ｖに設定して測定を行った。図４に示すように、本実施形態の製造方法を用いることにより、各トランジスタを同サイズに形成した場合であっても、Ｎチャネル型及びＰチャネル型トランジスタを特性バランスが良好な状態に形成することが可能となる。より詳細には、上記条件により形成した場合のＰチャネル型トランジスタは、移動度が９９．８ｃｍ２／Ｖｓ、しきい値電圧Ｖｔｈが−２．９３６Ｖ、オン電流Ｉｏｎが８．６４×１０−５Ａ、Ｓ値（ゲート電圧変化量）が０．３０４６Ｖという特性値が得られた。また、Ｎチャネル型トランジスタは、移動度が１７４．２ｃｍ２／Ｖｓ、しきい値電圧Ｖｔｈが＋２．２１９Ｖ、オン電流Ｉｏｎが２．７７×１０−４Ａ、Ｓ値が０．３０７０Ｖという特性値が得られた。
【００４４】
このように本実施形態では、非晶質シリコン膜１４（半導体膜）のＮチャネル型トランジスタを形成すべき第１の領域ａｒ１とＰチャネル型トランジスタを形成すべき第２の領域ａｒ２のそれぞれに対して異なる処理を施すことにより、第１の領域については電子の移動度が大きい多結晶シリコン膜２４（結晶性半導体膜）を形成し、かつ第２の領域については正孔（ホール）の移動度が大きい多結晶シリコン膜２６（結晶性半導体膜）を形成している。そしてこれらの多結晶シリコン膜２４及び２６をそれぞれ用いてＮチャネル型トランジスタ及びＰチャネル型トランジスタを形成しているので、回路規模を大きくすることなく、Ｎ型及びＰチャネル型トランジスタの特性バランスが良好で回路動作の安定性に優れたＣＭＯＳ回路を得ることが可能となる。
【００４５】
次に、本実施形態にかかるＣＭＯＳ回路の適用例について説明する。本実施形態にかかるＣＭＯＳ回路は、例えば、ＥＬ表示装置や液晶表示装置などの電気光学装置において表示部の画素回路を駆動する駆動回路を形成する際に用いて好適である。図５は、一実施形態の電気光学装置について概略的に示す図である。図５に示す電気光学装置１００は、有機ＥＬ素子や液晶素子などの電気光学素子を含んで構成される表示部１０１と、当該表示部１０１の画素回路を駆動する駆動回路（ドライバ）１０２、１０３を備えている。駆動回路１０２、１０３は、それぞれ表示部１０１が構成される基板と同一基板上に形成されるものであり、上述したＮチャネル型トランジスタＴ１とＰチャネル型トランジスタＴ２を組み合わせてなるＰＭＯＳ回路を用いて構成されている。
【００４６】
次に、上述した電気光学装置１００を適用して構成される種々の電子機器について説明する。図６は、電気光学装置１００を適用可能な電子機器の例を示す図である。図６（ａ）は携帯電話への適用例であり、当該携帯電話２３０はアンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の表示装置１００を備えている。このように本発明にかかる電気光学装置は表示部として利用可能である。図６は（ｂ）ビデオカメラへの適用例であり、当該ビデオカメラ２４０は受像部２４１、操作部２４２、音声入力部２４３、および本発明の表示装置１００を備えている。このように本発明にかかる電気光学装置はファインダや表示部として利用可能である。図６（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０はカメラ部２５１、操作部２５２、および本発明にかかる電気光学装置１００を備えている。このように本発明にかかる電気光学装置は表示部として利用可能である。
【００４７】
図６（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０はバンド２６１、光学系収納部２６２および本発明にかかる電気光学装置１００を備えている。このように本発明にかかる電気光学装置は画像表示源として利用可能である。図６（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター２７０は筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、２７５、スクリーン２７６、および本発明にかかる電気光学装置１００を備えている。このように本発明にかかる電気光学装置は画像表示源として利用可能である。図６（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター２８０は筐体２８２に光学系２８１および本発明にかかる電気光学装置１００を備え、画像をスクリーン２８３に表示可能になっている。このように本発明にかかる電気光学装置は画像表示源として利用可能である。また、本発明にかかる電気光学装置１００は、上述した例に限らず有機ＥＬ表示装置や液晶表示装置などの表示装置を適用可能なあらゆる電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００４８】
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、Ｎチャネル型トランジスタＴ１に用いられる多結晶シリコン膜２４については非晶質シリコン１４を金属誘起固相成長法によって結晶化し、更に溶融結晶化法によって結晶化して形成しており、Ｐチャネル型トランジスタＴ２に用いられる多結晶シリコン膜２６については非晶質シリコン膜１４を溶融結晶化法によって結晶化することによって形成していたが、他の方法によって各多結晶シリコン膜を形成してもよい。この場合にも、上述したような物理的な特徴を有するように各多結晶シリコン膜の形成を行うことにより、上述した実施形態にかかるＣＭＯＳ回路と同様な作用効果を奏するＣＭＯＳ回路を形成可能であると考えられる。
【００４９】
また、上述した実施形態では、ＣＭＯＳ回路を用いて形成される集積回路の一例として電気光学装置に用いられる駆動回路を示していたが、他にも、ガラス等の絶縁基板上にＲＡＭ、ＲＯＭ等のメモリやＣＰＵなどを形成する場合についても本発明にかかるＣＭＯＳ回路を適用可能である。
【００５０】
また、上述した実施形態では、半導体膜の一例としてシリコン膜を挙げていたがこれに限定する趣旨ではなく、他の半導体膜を用いることも可能である。
【図面の簡単な説明】
【図１】一実施形態の半導体装置の製造方法を説明する図である。
【図２】一実施形態の半導体装置の製造方法を説明する図である。
【図３】一実施形態の半導体装置の製造方法を説明する図である。
【図４】本実施形態の製造方法によって製造されたＮチャネル型トランジスタ及びＰチャネル型トランジスタの特性の一例を示す図である。
【図５】一実施形態の電気光学装置について概略的に示す図である。
【図６】電気光学装置を適用可能な電子機器の例を示す図である。
【符号の説明】
１０…基板、  １２…酸化シリコン膜（下地絶縁膜）、  １４…非晶質シリコン膜、  １６…酸化シリコン膜（保護絶縁膜）、  １８…貫通孔、  ２０…ニッケル膜（結晶化促進材料）、  ２２…ニッケルシリサイド（化合物）、  ２４…多結晶シリコン膜（第１の結晶性半導体膜）、  ２６…多結晶シリコン膜（第２の結晶性半導体膜）、  １００…電気光学装置、  １０２、１０３…駆動回路、Ｔ１…Ｎチャネル型トランジスタ、  Ｔ２…Ｐチャネル型トランジスタ、  ａｒ１…第１の領域、  ａｒ２…第２の領域
【図１】
2004186568.tif 000003
【図２】
2004186568.tif 000004
【図３】
2004186568.tif 000005
【図４】
2004186568.tif 000006
【図５】
2004186568.tif 000007
【図６】
2004186568.tif 000008