(57)【要約】      （修正有）【課題】  金属系酸化膜を誘電膜として使用しながらも酸素拡散による下部フローティングゲートの酸化を抑制することで、全体誘電体膜の誘電率の減少と充電容量の減少を防止することが可能な不揮発性メモリ素子の製造方法を提供する。【解決手段】  半導体基板１００上にフローティングゲート１０４を形成する段階と、前記フローティングゲートの上部表面を窒化処理し窒化処理膜１０６ａを形成する段階と、窒化処理された前記フローティングゲート上にシリコン窒化膜１０８を堆積する段階と、前記シリコン窒化膜上に金属系酸化膜１１０を堆積する段階と、前記金属系酸化膜に対して酸素を補充するために熱処理する段階と、前記金属系酸化膜上にコントロールゲート１１４を形成する段階とを含む。【選択図】        図５
2004214618.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にフローティングゲートを形成する段階と、
前記フローティングゲートの上部表面を窒化処理する段階と、
窒化処理されたフローティングゲート上にシリコン窒化膜を形成する段階と、
前記シリコン窒化膜上に金属系酸化膜を形成する段階と、
前記金属系酸化膜に対して酸素を補うために熱処理する段階と、
前記金属系酸化膜上にコントロールゲートを形成する段階とを含むことを特徴とする不揮発性メモリ素子の製造方法。
【請求項２】
前記窒化処理段階の後前記シリコン窒化膜を形成する前に、窒化処理された前記フローティングゲート上に自然酸化膜を形成する段階をさらに含むことを特徴とする請求項１記載の不揮発性メモリ素子の製造方法。
【請求項３】
前記窒化処理はファーネスでＮＨ３ガスを用いて行うことを特徴とする請求項１記載の不揮発性メモリ素子の製造方法。
【請求項４】
前記窒化処理は６００〜８５０℃の温度、１０〜１００Ｔｏｒｒの圧力で３０〜１２０分間行うことを特徴とする請求項３記載の不揮発性メモリ素子の製造方法。
【請求項５】
前記シリコン窒化膜はＮＨ３ガスとＳｉＨ２Ｃｌ２ガス、或いはＮＨ３ガスとＳｉＨ４ガスをソースとしてＬＰＣＶＤ法で形成することを特徴とする請求項１記載の不揮発性メモリ素子の製造方法。
【請求項６】
前記シリコン窒化膜は６００〜８００℃の温度、０.０５〜０.５Ｔｏｒｒの圧力で３〜５０Åの厚さに形成することを特徴とする請求項５記載の不揮発性メモリ素子の製造方法。
【請求項７】
前記金属系酸化膜はＴａ２Ｏ５膜、ＴｉＯ２膜、Ｔａ３Ｎ４膜またはＴａＯＮ膜であることを特徴とする請求項１記載の不揮発性メモリ素子の製造方法。
【請求項８】
前記金属系酸化膜は、金属前駆体をソース物質として、酸素Ｏ２を反応ガスとして用いて２０〜１５０Åの厚さに形成することを特徴とする請求項７記載の不揮発性メモリ素子の製造方法。
【請求項９】
前記熱処理はＯ２雰囲気またはＮ２Ｏ雰囲気中で急速熱処理（ＲＴＰ）またはファーネス熱処理を用いて７００〜９００℃の温度で行うことを特徴とする請求項１記載の不揮発性メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に係り、さらに詳しくは、金属系酸化膜を誘電膜として使用しながらも酸素拡散による下部フローティングゲートの酸化を抑制することで、全体誘電体膜の誘電率の減少と充電容量の減少を防止することが可能な不揮発性メモリ素子の製造方法に関する。
【背景技術】
【０００２】
フラッシュメモリ素子の集積度の増加に伴ってセルサイズ、すなわちフローティングゲートのデザインルール(design rule)が減少し、これによりフラッシュメモリ素子の動作に必要なフローティングゲートの充電容量を確保するために、誘電体膜としてＯＮＯ(oxide／nitride／oxide)膜を使用しており、最近はＴａ２Ｏ５などの金属系酸化膜が開発されつつある。現在、０.１３μｍ及び０.１１μｍ以下のデザインルールを有するフラッシュメモリ素子の誘電体膜として適用可能性のあるＴａ２Ｏ５などの金属系酸化膜は、既存のＳｉ３Ｎ４膜(ε=７)またはＳｉＯ２膜(ε=３.８)より３〜４倍の高い誘電率を有しているが、実際誘電体膜として適用するにはいろいろの問題点がある。
【０００３】
Ｔａ２Ｏ５などの金属系酸化膜は、誘電率確保のための後続熱処理過程でフローティングゲート(ドープされたポリシリコン膜)との界面反応によって低誘電層を形成し、全体充電容量を大幅低下させる。一般に、金属系酸化膜の後続熱処理としては、酸素プラズマまたは紫外線(ultraviolet；ＵＶ)−オゾンＯ３のような低温熱処理、ファーネス(furnace)熱処理または急速熱処理(rapid thermal process; ＲＴＰ)のような高温熱処理を行う。しかしながら、前記熱処理が進むほど金属系酸化膜自体の誘電特性は向上することができるが、酸素拡散によって下部シリコン膜の酸化が進行し、これにより全体誘電体膜の誘電率の減少と充電容量の減少をもたらす。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、かかる従来の問題点を解決するためのもので、その目的は、金属系酸化膜を誘電膜として使用しながらも酸素拡散による下部フローティングゲートの酸化を抑制することで、全体誘電体膜の誘電率の減少と充電容量の減少を防止することが可能な不揮発性メモリ素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明は、半導体基板上にフローティングゲートを形成する段階と、前記フローティングゲートの上部表面を窒化処理する段階と、窒化処理された前記フローティングゲート上にシリコン窒化膜を形成する段階と、前記シリコン窒化膜上に金属系酸化膜を形成する段階と、前記金属系酸化膜に対して酸素を補充するために熱処理する段階と、前記金属系酸化膜上にコントロールゲートを形成する段階とを含む不揮発性メモリ素子の製造方法を提供する。
【発明の実施の形態】
【０００６】
以下、添付図面を参照して本発明に係る好適な実施例を詳細に説明する。しかし、以下の実施例はこの技術分野で通常の知識を有する者に本発明の十分な理解のために提供されるもので、様々な変形が可能であり、本発明の範囲は下記の実施例に限定されるものではない。以下の説明において、ある層が他の層の真上に存在すると記述されるということは、他の層の直ぐ上に存在することもできるし、その間に第３の層が介在することもできるという意味である。また、各図において、各層の厚さや大きさは説明の便宜及び明確性のために誇張された。また、各図において、同一の符号は同一の構成要素を示す。
【０００７】
図１〜図５は本発明の好適な実施例に係る不揮発性メモリ素子の製造方法を説明するための断面図である。
【０００８】
図１を参照すると、半導体基板１００上にゲート酸化膜１０２を形成する。ゲート酸化膜１０２はウェット酸化方式を用いて形成することが好ましい。例えば、７５０℃〜８００℃の温度でウェット酸化を行い、９００℃〜９１０℃の温度と窒素Ｎ２雰囲気中で２０〜３０分間アニールを行って形成する。
【０００９】
ゲート酸化膜１０２上に、電荷ストレージノード(storage node)のフローティングゲート１０４を形成するために、不純物のドープされたポリシリコン膜を蒸着する。前記ポリシリコン膜はＳｉＨ４またはＳｉ２Ｈ６ガスとＰＨ３ガスとを用いてＬＰＣＶＤ(Low Pressure-Chemical Vapor Deposition)法によって形成することができる。この時、ドープされる不純物は燐Ｐなどであり、１.０Ｅ２０〜３.０Ｅ２０ａｔｏｍｓ／ｃｃのドーズ量でドープすることが好ましい。前記ポリシリコン膜１０６は５５０〜６２０℃の温度と０.１〜３Ｔｏｒｒの低圧で１０００〜２０００Åの厚さに形成することが好ましい。
【００１０】
図２を参照すると、フローティングゲート１０４の表面積を増加させるために半球状グレイン(hemi spherical grain；ＨＳＧ)１０４ａを形成する。前記半球状グレイン（ＨＳＧ）１０４ａによってセルトランジスタの充電容量値は増加するようになる。
【００１１】
次いで、フローティングゲート１０４の表面を窒化処理する。前記窒化処理１０６はファーネスでＮＨ３ガスを用いて行う。前記窒化処理１０６は６００〜８５０℃の温度、１０〜１００ｔｏｒｒの圧力で３０〜１２０分間行うことが好ましい。前記窒化処理１０６によってフローティングゲート１０４の上部表面に窒化膜１０６ａが形成される。
【００１２】
図３を参照すると、窒化膜１０６ａ上に自然酸化膜(図示せず)を形成する。自然酸化膜は半導体基板１００を空気中に露出させて形成することができる。
【００１３】
前記自然酸化膜上にシリコン窒化膜(Ｓｉ３Ｎ４)１０８を蒸着する。前記シリコン窒化膜１０８はＮＨ３ガスとＳｉＨ２Ｃｌ２ガス、或いはＮＨ３ガスとＳｉＨ４ガスとを用いて蒸着することができる。前記シリコン窒化膜１０８は６００〜８００℃の温度、０.０５〜０.５ｔｏｒｒの圧力でＬＰＣＶＤ(Low Pressure-Chemical Vapor Deposition)法によって蒸着することが好ましい。前記シリコン窒化膜１０８は３〜５０Åの厚さに形成する。
【００１４】
図４を参照すると、シリコン窒化膜１０８上に金属系酸化膜１１０を形成する。金属系酸化膜１１０はＴａ２Ｏ５膜、ＴｉＯ２膜、Ｔａ３Ｎ４膜またはＴａＯＮ膜である。金属系酸化膜１１０はＴａ(ＯＣ２Ｈ５)５のような金属前駆体をソース物質として、酸素Ｏ２を反応ガスとして用いて形成する。金属系酸化膜１１０は２０〜１５０Åの厚さに形成する。
【００１５】
次いで、金属系酸化膜１１０内の酸素空乏量を補充するためにＯ２雰囲気またはＮ２Ｏ雰囲気中で高温熱処理１１２を行う。前記高温熱処理１１２は、急速熱処理（ＲＴＰ）またはファーネス熱処理を用いて７００〜９００℃の温度で３０〜１２０分間行うことが好ましい。
【００１６】
図５を参照すると、金属系酸化膜１１０上にプレート電極(plate electrode)としてのコントロールゲート１１４を形成する。前記コントロールゲート１１４はチタン窒化膜ＴｉＮ、ポリシリコン膜またはチタン窒化膜とポリシリコン膜が順次積層された膜で形成することができる。コントロールゲート１１４はＣＶＤ(Chemical Vapor Deposition)法で５００〜２０００Åの厚さに形成する。
【００１７】
以上、本発明を好適な実施例によって詳細に説明したが、本発明は、前記実施例に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で当該分野で通常の知識を有する者によって様々な変形が可能である。
【発明の效果】
【００１８】
以上説明したように、本発明に係る不揮発性メモリ素子の製造方法によれば、電荷ストレージノードであるフローティングゲート、すなわちＳｉ電極の酸化を防止することにより、Ｔａ２Ｏ５膜のような金属系酸化膜とＳｉ電極との界面がＳｉＯ２(ε=３.８)からＳｉ３Ｎ４(ε=７)成分に豊かな層に変わり、これにより充電容量が増加し、界面の不均性に起因した漏洩電流がなくなるので、電気的特性が改善される。また、既存のＤＲＡＭ(Dynamic Random Access Memory)キャパシタで使用する工程装備をそのまま使用することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の好適な実施例に係る不揮発性メモリ素子の製造方法を説明するための断面図である。
【図２】本発明の好適な実施例に係る不揮発性メモリ素子の製造方法を説明するための断面図である。
【図３】本発明の好適な実施例に係る不揮発性メモリ素子の製造方法を説明するための断面図である。
【図４】本発明の好適な実施例に係る不揮発性メモリ素子の製造方法を説明するための断面図である。
【図５】本発明の好適な実施例に係る不揮発性メモリ素子の製造方法を説明するための断面図である。
【符号の説明】
【００２０】
１００  半導体基板
１０２  ゲート酸化膜
１０４  フローティングゲート
１０４ａ  半球状グレイン
１０６  窒化処理
１０８  シリコン窒化膜
１１０  金属系酸化膜
１１２  高温熱処理
１１４  コントロールゲート
【図１】
2004214618.tif 000003
【図２】
2004214618.tif 000004
【図３】
2004214618.tif 000005
【図４】
2004214618.tif 000006
【図５】
2004214618.tif 000007