(57)【要約】【課題】構造が簡単で、かつ、少数のクロックを入力するだけで簡単に多様な走査を行うことができる画素列選択回路を搭載した固体撮像素子を提供する。【解決手段】２次元に配列された光検出器と、該光検出器に蓄積された信号電荷を垂直方向に順次読みだすＣＳＤ方式の垂直電荷転送素子と、前記光検出器と前記垂直電荷転送素子との間に配置され、前記光検出器から前記垂直電荷転送素子への前記信号電荷の転送を制御するトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでおり、前記画素列選択回路が、前記光検出器の各水平ラインに対応したシフトレジスタと、該シフトレジスタの出力と前記トランスファーゲートとのあいだに接続され、ゲート電極に前記シフトレジスタの出力を前記トランスファーゲートに印加する制御信号が印加されるスイッチングトランジスタとを水平ライン毎に１個備えている固体撮像素子。【選択図】図１
2004129309.tif 000002
【特許請求の範囲】
【請求項１】
２次元に配列された光検出器と、該光検出器に蓄積された信号電荷を垂直方向に順次読みだすＣＳＤ方式の垂直電荷転送素子と、前記光検出器と前記垂直電荷転送素子との間に配置され、前記光検出器から前記垂直電荷転送素子への前記信号電荷の転送を制御するトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、１つの水平帰線期間内に、少なくとも１つの水平ラインに含まれる光検出器から前記垂直電荷転送素子に前記信号電荷が読みだされ、前記水平帰線期間を含む１つの水平期間内に、前記垂直電荷転送素子内の前記信号電荷が前記光検出器が２次元に配列された光検出器アレイ領域外に転送されるように動作する固体撮像素子であって、前記画素列選択回路が、前記光検出器の各水平ラインに対応したシフトレジスタと、該シフトレジスタの出力と前記トランスファーゲートとのあいだに接続され、ゲート電極に前記シフトレジスタの出力を前記トランスファーゲートに印加する制御信号が印加されるスイッチングトランジスタとを水平ライン毎に１個備えた固体撮像素子。
【請求項２】
２次元に配列された光検出器と、該光検出器に蓄積された信号電荷を垂直方向に順次読みだすＣＳＤ方式の垂直電荷転送素子と、前記光検出器と前記垂直電荷転送素子とのあいだに配置され、前記光検出器から前記垂直電荷転送素子への前記信号電荷の転送を制御するトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、１つの水平帰線期間内に、少なくとも１つの水平ラインに含まれる光検出器から前記垂直電荷転送素子に前記信号電荷が読みだされ、前記水平帰線期間を含む１つの水平期間内に、前記垂直電荷転送素子内の前記信号電荷が前記光検出器が２次元に配列された光検出器アレイ領域外に転送されるように動作する固体撮像素子であり、前記画素列選択回路が、前記光検出器の各水平ラインに対応したシフトレジスタと、該シフトレジスタの出力と前記トランスファーゲートとのあいだに接続された水平ライン毎に１個のスイッチングトランジスタとを備え、前記スイッチングトランジスタのゲート電極に印加する制御信号により、前記シフトレジスタを選択レベルにする信号を前記トランスファーゲートに印加して信号電荷を読み出す固体撮像素子の駆動方法であって、
１フレームが２つのフィールドで構成され、
第１のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間にシフトレジスタの１段目の出力が選択レベルになり、かつ、前記２つ目の水平帰線期間以後の各水平帰線期間においては、１つの水平帰線期間につき、シフトレジスタの残りの各段の出力が連続する２段分ずつ順次選択レベルになるようにシフトレジスタを駆動し、第２のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目以降の水平帰線期間において、１つの水平帰線期間につき、シフトレジスタの各段の出力が連続する２段分ずつ順次選択レベルになるようにシフトレジスタを駆動し、さらに少なくとも前記シフトレジスタの少なくとも１つの段の出力が選択レベルになるときは、前記スイッチングトランジスタがオン状態となるように、前記スイッチングトランジスタに制御信号を与えることを特徴とする駆動方法。
【請求項３】
２段分ずつ電荷が混合されて転送されることを特徴とする請求項２に記載の固体撮像素子の駆動方法。
【請求項４】
２次元に配列された光検出器と、該光検出器に蓄積された信号電荷を垂直方向に順次読みだすＣＳＤ方式の垂直電荷転送素子と、前記光検出器と前記電荷転送素子とのあいだに配置され、前記光検出器から前記垂直電荷転送素子への前記信号電荷の転送を制御するトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、１つの水平帰線期間内に、少なくとも１つの水平ラインに含まれる光検出器から前記垂直電荷転送素子に前記信号電荷が読みだされ、前記水平帰線期間を含む１つの水平期間内に、前記垂直電荷転送素子内の前記信号電荷が前記光検出器が２次元に配列された光検出器アレイ領域外に転送されるように動作する固体撮像素子であり、前記画素列選択回路が、前記光検出器の各水平ラインに対応したシフトレジスタと、該シフトレジスタの出力と前記トランスファーゲートとのあいだに接続された水平ライン毎に１個のスイッチングトランジスタを備え、前記スイッチングトランジスタのゲート電極に印加する制御信号により、前記シフトレジスタを選択レベルにする信号を前記トランスファーゲートに印加して信号電荷を読み出す固体撮像素子の駆動方法であって、
１フレームが２つのフィールドで構成され、
第１のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間にシフトレジスタの１段目の出力が選択レベルになり、かつ、前記所定の水平帰線期間後の各水平帰線期間においては、１つの水平帰線期間につき、シフトレジスタの残りの各段の出力が連続する２段分ずつ順次選択レベルになるようにシフトレジスタを駆動し、第２のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間以後の水平帰線期間において、１つの水平帰線期間につき、シフトレジスタの各段の出力が連続する２段分ずつ順次選択レベルになるようにシフトレジスタを駆動し、さらに少なくとも前記シフトレジスタの少なくとも１つの段の出力が選択レベルになるときは、前記スイッチングトランジスタがオン状態となるように、前記スイッチングトランジスタに制御信号を与えることを特徴とする駆動方法。
【請求項５】
２次元に配列された光検出器と、該光検出器に蓄積された信号電荷を垂直方向に順次読みだすＣＳＤ方式の垂直電荷転送素子と、前記光検出器と前記垂直電荷転送素子とのあいだに配置され、前記光検出器から前記垂直電荷転送素子への前記信号電荷の転送を制御するトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、１つの水平帰線期間内に、少なくとも１つの水平ラインに含まれる光検出器から前記垂直電荷転送素子に前記信号電荷が読みだされ、前記水平帰線期間を含む１つの水平期間内に、前記垂直電荷転送素子内の前記信号電荷が前記光検出器が２次元に配列された光検出器アレイ領域外に転送されるように動作する固体撮像素子であり、前記画素列選択回路が、前記光検出器の各水平ラインに対応したシフトレジスタと、該シフトレジスタの出力と前記トランスファーゲートとのあいだに接続された水平ライン毎に１個のスイッチングトランジスタとを備え、前記スイッチングトランジスタのゲート電極に印加する制御信号により選択された水平ラインの前記シフトレジスタを選択レベルにする信号を前記トランスファーゲートに印加して信号電荷を読み出す固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、２次元固体撮像素子およびその駆動方法に関する。
【背景技術】
【０００２】
　従来の固体撮像素子について図面を用いて説明する。図１１は、従来の固体撮像素子の一例である、アイイーイーイー　ジャーナル　オブ　ソリッド　ステート　サーキッツ（ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ）、Ｖｏｌ．ＳＣ−２２、ｐ．１１２４−１１２９（以下、「論文１」という）に示されるＣＳＤ（ｃｈａｒｇｅ　ｓｗｅｅｐ　ｄｅｖｉｃｅ）方式のイメージセンサの構造を示すブロック図である。図１１において、１１１〜１１８、２１１〜２１８および３１１〜３１８は光検出器を示し、１２１〜１２８、２２１〜２２８および３２１〜３２８は、光検出器１１１〜１１８、２１１〜２１８、３１１〜３１８に蓄積された信号電荷の垂直電荷転送素子１３０、２３０、３３０への転送を制御するトランスファーゲートを示し、１４０、２４０および３４０は、垂直電荷転送素子１３０、２３０、３３０を介して転送されてきた信号電荷を一時的に蓄積する蓄積ゲートを示し、１５０、２５０および３５０は、蓄積ゲート１４０、２４０、３４０に蓄積された信号電荷の、水平電荷転送素子５００への転送を制御する蓄積制御ゲートを示し、６００は、水平電荷転送素子５００から出力されてくる信号電荷の量に応じて電圧信号を発生するプリアンプを示し、７００はイメージセンサの出力部を示し、８００は画素列選択回路を示し、９００は、垂直電荷転送素子１３０、２３０、３３０の駆動回路を示す。また、光検出器はフォトダイオードまたはショットキーバリアダイオードからなり、トランスファーゲートはＭＯＳトランジスタからなり、垂直電荷転送素子はＣＳＤからなり、蓄積ゲートはＭＯＳキャパシタからなり、水平電荷転送素子はＣＣＤ（ｃｈａｒｇｅ　ｃｏｕｐｌｅ　ｄｅｖｉｃｅ）からなり、蓄積制御ゲートはＭＯＳトランジスタ（ソース電極およびドレイン電極は、それぞれ蓄積ゲートおよび水平電荷転送素子で構成される）からなる。
【０００３】
　図１２は、図１１に示されるイメージセンサの画素列選択回路とトランスファーゲートとを示すブロック図である。画素列選択回路８００はシフトレジスタからなる。８０１〜８０８は画素列選択回路の各段を示す。画素列選択回路８００の各段は、水平な方向に沿って設けられた３つのトランスファゲートにそれぞれ接続される。たとえば画素列選択回路の１段目８０１は、トランスファゲート１２１、２２１、３２１に接続され、画素列選択回路の２段目８０２は、トランスファゲート１２２、２２２、３２２に接続される。
【０００４】
　図１３は、図１１に示されるイメージセンサの駆動回路と垂直電荷転送素子とを示すブロック図である。垂直電荷転送素子１３０、２３０、３３０は、それぞれＣＳＤからなる。図１３において、１３１〜１３８は、垂直電荷転送素子１３０の各ゲート電極（以下、単に「垂直ゲート電極」という）を示し、２３１〜２３８は、垂直電荷転送素子２３０の各ゲート電極（以下、単に「垂直ゲート電極」という）を示し、３３１〜３３８は、垂直電荷転送素子３３０の各ゲート電極（以下、単に「垂直ゲート電極」という）を示す。また、駆動回路９００はＭＯＳスイッチ回路またはシフトレジスタなどからなる。９０１〜９０８は駆動回路の各ゲート電極（以下、「駆動ゲート電極」という）を示す。駆動ゲート電極９０１〜９０８は、水平な方向に沿って設けられた３つの垂直ゲート電極にそれぞれ接続される。たとえば駆動ゲート電極９０１は垂直ゲート電極１３１、２３１、３３１に接続され、駆動ゲート電極９０２は垂直ゲート電極１３２、２３２、３３２に接続される。したがって、各駆動ゲート電極は、水平な方向に沿って設けられた３つの垂直ゲート電極にそれぞれクロックを与える。前述の従来のイメージセンサは、説明を簡単にするために光検出器が水平方向に３個、垂直方向に８個設けられているが、実際には通常水平方向にも垂直方向にも数百個程度設けられる。前記光検出器の数はイメージセンサの画素の数に等しいので、従来のイメージセンサは、実際には水平方向および垂直方向にそれぞれ数百画素程度となる。
【０００５】
　図１１〜１２を参照すると、トランスファーゲート１２１〜１２８、２２１〜２２８および３２１〜３２８と、垂直ゲート電極１３１〜１３８、２３１〜２３８、３３１〜３３８とは、別々の構造体のように示されている。しかし、前記論文１にも示されているように、垂直ゲート電極と、該垂直ゲート電極に隣接するトランスファーゲートのゲート電極（以下、単に「トランスゲート電極」という）とを１つのゲート電極で形成してもよく、垂直ゲート電極およびトランスゲート電極の下部のチャネル内の不純物濃度を独立して制御することで、トランスファーゲートと垂直電荷転送素子とを別々に動作させうる。
【０００６】
　つぎに、イメージセンサの動作について説明する。図１４は、図１１に示される従来のイメージセンサの画素列選択回路が出力するクロックを示すタイミングチャートである。図１４において、φ８０１〜φ８０８は画素列選択回路の各段の出力を示す。なお、画素列選択回路のｎ段目の出力がハイ（Ｈ）レベルになってから、ｎ＋１段目の出力がハイ（Ｈ）レベルになるまでの時間は一水平期間、すなわちイメージセンサが一つの水平ラインを走査する時間（図中、「ｔＨ」で示される）である。トランスファゲートは、該トランスファゲートが接続された画素列選択回路の段においてクロックが発生したときに、光検出器の信号電荷を垂直電荷転送素子に転送する。したがって、一水平期間毎に画素列選択回路のいずれかの段においてクロックを発生させることによって、一水平期間毎に一水平ラインの信号電荷が垂直電荷転送素子に転送されるようにイメージセンサを動作させることができる。なお、前記水平ラインとは、２次元に配列された光検出器のうち水平な方向において隣接する複数の光検出器からなる。たとえば図１１においては、光検出器１１１、２１１、３１１が水平な方向において隣接する複数の光検出器である。
【０００７】
　つぎに、タイミングＴ１〜Ｔ７のあいだに、水平電荷転送素子５００のうち前記蓄積制御ゲート１５０が接続されるゲート電極（以下、「水平ゲート電極」という）５０１の下部に転送される信号電荷ＱＳ１、ＱＳ２について、図１５および図１６を用いて詳しく説明する。
【０００８】
　図１５は、図１１のＡ−Ａ線断面およびＡ−Ａ線断面のポテンシャル状態を示す説明図である。図１５（ａ）は、垂直ゲート電極１３１〜１３８と、蓄積ゲート１４０と、蓄積制御ゲート１５０と、水平ゲート電極５０１と、イメージセンサの各構成要素が形成される基板（図１１には図示せず）１０とを示す断面説明図である。なお、図示されていないが、垂直ゲート電極１３１〜１３８、蓄積ゲート１４０、蓄積制御ゲート１５０および水平ゲート電極５０１、基板１０とのあいだには、絶縁性の膜が形成されている。図１５（ｂ）は、図１５（ａ）に示される垂直ゲート電極１３１〜１３８、蓄積ゲート１４０、蓄積制御ゲート１５０および水平ゲート電極５０１の下部のポテンシャル状態を示す説明図である。垂直ゲート電極１３１〜１３８には、駆動ゲート電極からの信号φ９０１〜φ９０８がそれぞれ入力される。図１５には、トランスファゲートに画素列選択回路からクロックが印加され、光検出器から垂直電荷転送素子に信号電荷が転送された（読みだされた）後の状態を示しており、図１５において、ＱＳ１およびＱＳ２で示したのは、一つの光検出器からの信号電荷である。
【０００９】
　図１６は、図１５（ａ）に示される垂直ゲート電極に接続される駆動ゲート電極の出力を示すタイミングチャートである。図１５および図１６において、タイミングＴ１〜Ｔ５は水平走査期間を示し、タイミングＴ６およびＴ７は水平帰線期間を示す。なお、水平期間は１つの水平帰線期間と１つの水平走査期間とからなる。図１６において、φ９０１〜φ９０８は、駆動ゲート電極から垂直ゲート電極１３１〜１３８に印加される電気的な信号をそれぞれ示し、φＳＴ、φＳＣは、図１５（ａ）に示される蓄積ゲート１４０および蓄積制御ゲート１５０にそれぞれ印加される電気的な信号を示す。なお、図示されていないが水平ゲート電極５０１に印加される電気的な信号をφＨと示す。
【００１０】
　まず、タイミングＴ１において、信号φ９０１、φ９０２がＨレベルとなってるため、信号電荷ＱＳ１は垂直ゲート電極１３１、１３２の下部に蓄積される。タイミングＴ１〜Ｔ２において、信号φ９０１はロー（Ｌ）レベルとなり、信号φ９０２は信号φ９０１よりも後にＬレベルとなる。同時に、信号φ９０１がＬレベルになる際、信号φ９０３がＨレベルとなり、信号φ９０２がＬレベルになる際、信号φ９０４がＨレベルとなる。したがって、タイミングＴ２において、信号電荷ＱＳ１は垂直ゲート電極１３３、１３４の下部に蓄積される。図１５（ｂ）においては、信号電荷ＱＳ１が垂直ゲート電極１３１、１３２の下部から、垂直ゲート電極１３３、１３４の下部に移動する様子を矢印Ｂ１で示す。
【００１１】
　タイミングＴ２〜Ｔ３において、信号φ９０３はＬレベルとなり、信号φ９０４は信号φ９０３よりも後にＬレベルとなる。同時に、信号φ９０３がＬレベルになる際、信号φ９０５がＨレベルとなり、信号φ９０４がＬレベルになる際、信号φ９０６がＨレベルとなる。したがって、タイミングＴ３において、信号電荷ＱＳ１は垂直ゲート電極１３５、１３６の下部に蓄積される。図１５（ｂ）においては、信号電荷ＱＳ１が垂直ゲート電極１３３、１３４の下部から、垂直ゲート電極１３５、１３６の下部に移動する様子を矢印Ｂ４で示す。
【００１２】
　タイミングＴ３〜Ｔ４において、信号φ９０５はＬレベルとなり、信号φ９０６は信号φ９０５よりも後にＬレベルとなる。同時に、信号φ９０５がＬレベルになる際、信号φ９０７がＨレベルとなり、信号φ９０６がＬレベルになる際、信号φ９０８がＨレベルとなる。また、タイミングＴ３〜Ｔ４において、信号φＳＴは常にＨレベルとなっており、信号φＳＣは常にＬレベルとなっている。したがって、タイミングＴ４において、信号電荷ＱＳ１は垂直ゲート電極１３７、１３８および蓄積ゲート１４０の下部に蓄積される。図１５（ｂ）においては、信号電荷ＱＳ１が垂直ゲート電極１３５、１３６の下部から、垂直ゲート電極１３７、１３８および蓄積ゲート１４０の下部に移動する様子を矢印Ｂ５および矢印Ｂ６で示す。
【００１３】
　タイミングＴ４〜Ｔ５において、信号φ９０７はＬレベルとなり、信号φ９０８は信号φ９０７よりも後にＬレベルとなる。また、タイミングＴ４〜Ｔ５において、信号φＳＴは常にＨレベルとなっており、信号φＳＣは常にＬレベルとなっている。したがって、タイミングＴ５において、信号電荷ＱＳ１は蓄積ゲート１４０の下部に蓄積される。
【００１４】
　一方、タイミングＴ１において、信号φ９０５、φ９０６がＨレベルとなってるため、信号電荷ＱＳ２は垂直ゲート電極１３５、１３６の下部に蓄積される。タイミングＴ１およびタイミングＴ２のあいだに、信号φ９０５はＬレベルとなり、信号φ９０６は信号φ９０５よりも後にＬレベルとなる。同時に、信号φ９０５がＬレベルになる際、信号φ９０７がＨレベルとなり、信号φ９０６がＬレベルになる際、信号φ９０８がＨレベルとなる。また、タイミングＴ１〜Ｔ２において、信号φＳＴは常にＨレベルとなっており、信号φＳＣは常にＬレベルとなっている。したがって、タイミングＴ２において、信号電荷ＱＳ２は垂直ゲート電極１３７、１３８および蓄積ゲート１４０の下部に蓄積される。図１５（ｂ）においては、信号電荷ＱＳ２が垂直ゲート電極１３５、１３６の下部から、垂直ゲート電極１３７、１３８および蓄積ゲート１４０の下部に移動する様子を矢印Ｂ２および矢印Ｂ３で示す。
【００１５】
　タイミングＴ２〜Ｔ３において、信号φ９０７はＬレベルとなり、信号φ９０８は信号φ９０７よりも後にＬレベルとなる。また、タイミングＴ２〜Ｔ３において、信号φＳＴは常にＨレベルとなっており、信号φＳＣは常にＬレベルとなっている。したがって、タイミングＴ３において、信号電荷ＱＳ２は蓄積ゲート１４０の下部に蓄積される。
【００１６】
　図１５に示されるように、タイミングＴ５において、信号電荷ＱＳ１、ＱＳ２は蓄積ゲート１４０の下部に蓄積される。タイミングＴ５〜Ｔ７において、信号φＳＣ、φＨがＨレベルになり、信号φＳＣ、φＨがＨレベルになった後に信号φＳＴがＬレベルになることで、水平ゲート電極５０１の下部に信号電荷ＱＳ１、ＱＳ２が蓄積される。
【００１７】
　タイミングＴ１〜Ｔ７のうち、タイミングＴ１〜Ｔ５からなる水平走査期間において蓄積ゲート１４０の下部に蓄積された信号電荷ＱＳ１、ＱＳ２は、図１５に示されるタイミングＴ１〜Ｔ７を含む水平期間のつぎの水平期間に、水平電荷転送素子５００およびプリアンプ６００を介して、イメージセンサから出力される。なお、タイミングＴ１〜Ｔ５からなる水平走査期間においては、信号電荷ＱＳ１、ＱＳ２と同様に蓄積ゲート２４０、３４０（図１１参照）の下部にも信号電荷がそれぞれ蓄積される。蓄積ゲート１４０、２４０、３４０の下部に蓄積された各信号電荷は、水平電荷転送素子５００およびプリアンプ６００を介してイメージセンサから順次出力される。
【００１８】
　なお、タイミングＴ１〜Ｔ５においては、水平ゲート電極５０１の下部のポテンシャル状態は、Ｃ１〜Ｃ５で示されるＨレベルからＬレベルのあいだであればよい。
【００１９】
　つぎに、図１１に示される画素列選択回路８００の動作について詳しく説明する。図１７は、図１１に示される画素列選択回路から出力されるクロックを示すタイミングチャートである。画素列選択回路は、一般的に２相クロックとしての電気的な信号φＴ１、φＴ２を入力して動作させるシフトレジスタで構成することができる。φＴＳは、画素列選択回路の動作開始を決めるスタートクロックを含む電気的な信号を示す。画素列選択回路の出力φ８０１〜８０８は、信号φＴ１に同期しており、信号φＴＳのスタートクロックにしたがって各水平期間ｔＨにつき、１つずつ出力φ８０１〜８０８の順に出力される。
【００２０】
　画素列選択を、たとえばＲＳ１７０と呼ばれる標準的なテレビの走査方式であるインターレース走査方式を用いて行うように、前記画素列選択回路を設計することも可能である。また、インターレースの仕方を外部から与える電気信号だけで切り替えることができるようにする方法が、特開平５−２９２４０５号公報に開示されており、固体撮像素子の使用状況にしたがって最適なインターレース方法を選択しうる技術が示されている。かかる方法では、各フィールドに固体撮像素子内に配置されたすべての画素の光検出器の信号電荷を読みだすフィールド蓄積方式と、各画素の光検出器の信号電荷を１フレームに一度だけ読みだすフレーム蓄積方式とを切り替えることができる。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
　前述の従来のＣＳＤ方式の固体撮像素子では、フィールド蓄積方式とフレーム蓄積方式とを切り替えることができるが、この切り替えを実現するために必要な回路は複雑であり、固体撮像素子に入力する電気信号の数も増える。さらに、任意のインターレースを行ったり、画素の一部分を走査するなど多様な走査方式を実現することができないという問題がある。
【００２２】
　また、ランダムアクセスを可能にするように画素列選択回路を設計することも可能であるが、必要以上に多様性が増す一方、外部からのクロック入力が増え、制御が複雑になるという問題がある。
【００２３】
　本発明は、前述の問題を解決し、構造が簡単で、かつ、少数のクロックを入力するだけで簡単に多様な走査を行うことができる画素列選択回路を搭載したＣＳＤ方式固体撮像素子を提供するものである。
【課題を解決するための手段】
【００２４】
　請求項１記載の固体撮像素子は、２次元に配列された光検出器と、該光検出器に蓄積された信号電荷を順次読みだす電荷転送素子と、前記光検出器および前記電荷転送素子間に接続されるトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、１つの水平帰線期間内に、少なくとも１つの水平ラインに含まれる光検出器から垂直電荷転送素子に前記信号電荷が読みだされ、前記１つの水平帰線期間を含む水平期間内に、前記光検出器が２次元に配列された光検出器アレイ領域外に前記垂直電荷転送素子内の前記信号電荷が転送されるように動作する固体撮像素子であって、前記画素列選択回路が、シフトレジスタと、該シフトレジスタおよび前記トランスファーゲート間に接続されるスイッチングトランジスタとからなり、前記シフトレジスタとスイッチングトランジスタとの駆動の組み合わせによって、前記水平ラインが選択され、信号電荷が読みだされる光検出器が選択されるものである。
【００２５】
　請求項２記載の固体撮像素子の駆動方法は、２次元に配列された光検出器と、該光検出器に蓄積された信号電荷を垂直方向に順次読みだすＣＳＤ方式の垂直電荷転送素子と、前記光検出器と前記垂直電荷転送素子とのあいだに配置され、前記光検出器から前記垂直電荷転送素子への前記信号電荷の転送を制御するトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、１つの水平帰線期間内に、少なくとも１つの水平ラインに含まれる光検出器から前記垂直電荷転送素子に前記信号電荷が読みだされ、前記水平帰線期間を含む１つの水平期間内に、前記垂直電荷転送素子内の前記信号電荷が前記光検出器が２次元に配列された光検出器アレイ領域外に転送されるように動作する固体撮像素子であり、前記画素列選択回路が、前記光検出器の各水平ラインに対応したシフトレジスタと、該シフトレジスタの出力と前記トランスファーゲートとのあいだに接続された水平ライン毎に１個のスイッチングトランジスタとを備え、前記スイッチングトランジスタのゲート電極に印加する制御信号により、前記シフトレジスタを選択レベルにする信号を前記トランスファーゲートに印加して信号電荷を読み出す固体撮像素子の駆動方法であって、
１フレームが２つのフィールドで構成され、
第１のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間にシフトレジスタの１段目の出力が選択レベルになり、かつ、前記２つ目の水平帰線期間以後の各水平帰線期間においては、１つの水平帰線期間につき、シフトレジスタの残りの各段の出力が連続する２段分ずつ順次選択レベルになるようにシフトレジスタを駆動し、第２のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目以降の水平帰線期間において、１つの水平帰線期間につき、シフトレジスタの各段の出力が連続する２段分ずつ順次選択レベルになるようにシフトレジスタを駆動し、さらに少なくとも前記シフトレジスタの少なくとも１つの段の出力が選択レベルになるときは、前記スイッチングトランジスタがオン状態となるように、前記スイッチングトランジスタに制御信号を与えるものである。
【００２６】
　請求項４記載の固体撮像素子の駆動方法は、２次元に配列された光検出器と、該光検出器に蓄積された信号電荷を垂直方向に順次読みだすＣＳＤ方式の垂直電荷転送素子と、前記光検出器と前記電荷転送素子とのあいだに配置され、前記光検出器から前記垂直電荷転送素子への前記信号電荷の転送を制御するトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、１つの水平帰線期間内に、少なくとも１つの水平ラインに含まれる光検出器から前記垂直電荷転送素子に前記信号電荷が読みだされ、前記水平帰線期間を含む１つの水平期間内に、前記垂直電荷転送素子内の前記信号電荷が前記光検出器が２次元に配列された光検出器アレイ領域外に転送されるように動作する固体撮像素子であり、前記画素列選択回路が、前記光検出器の各水平ラインに対応したシフトレジスタと、該シフトレジスタの出力と前記トランスファーゲートとのあいだに接続された水平ライン毎に１個のスイッチングトランジスタを備え、前記スイッチングトランジスタのゲート電極に印加する制御信号により、前記シフトレジスタを選択レベルにする信号を前記トランスファーゲートに印加して信号電荷を読み出す固体撮像素子の駆動方法であって、
１フレームが２つのフィールドで構成され、
第１のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間にシフトレジスタの１段目の出力が選択レベルになり、かつ、前記所定の水平帰線期間後の各水平帰線期間においては、１つの水平帰線期間につき、シフトレジスタの残りの各段の出力が連続する２段分ずつ順次選択レベルになるようにシフトレジスタを駆動し、第２のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間以後の水平帰線期間において、１つの水平帰線期間につき、シフトレジスタの各段の出力が連続する２段分ずつ順次選択レベルになるようにシフトレジスタを駆動し、さらに少なくとも前記シフトレジスタの少なくとも１つの段の出力が選択レベルになるときは、前記スイッチングトランジスタがオン状態となるように、前記スイッチングトランジスタに制御信号を与えるものである。
【００２７】
　請求項５記載の固体撮像素子の駆動方法は、２次元に配列された光検出器と、該光検出器に蓄積された信号電荷を垂直方向に順次読みだすＣＳＤ方式の垂直電荷転送素子と、前記光検出器と前記垂直電荷転送素子とのあいだに配置され、前記光検出器から前記垂直電荷転送素子への前記信号電荷の転送を制御するトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、１つの水平帰線期間内に、少なくとも１つの水平ラインに含まれる光検出器から前記垂直電荷転送素子に前記信号電荷が読みだされ、前記水平帰線期間を含む１つの水平期間内に、前記垂直電荷転送素子内の前記信号電荷が前記光検出器が２次元に配列された光検出器アレイ領域外に転送されるように動作する固体撮像素子であり、前記画素列選択回路が、前記光検出器の各水平ラインに対応したシフトレジスタと、該シフトレジスタの出力と前記トランスファーゲートとのあいだに接続された水平ライン毎に１個のスイッチングトランジスタとを備え、前記スイッチングトランジスタのゲート電極に印加する制御信号により選択された水平ラインの前記シフトレジスタを選択レベルにする信号を前記トランスファーゲートに印加して信号電荷を読み出すものである。
【発明の効果】
【００２８】
　本発明の固体撮像素子は、２次元に配列された光検出器と、該光検出器に蓄積された信号電荷を垂直方向に順次読みだすＣＳＤ方式の垂直電荷転送素子と、前記光検出器と前記垂直電荷転送素子との間に配置され、前記光検出器から前記垂直電荷転送素子への前記信号電荷の転送を制御するトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、１つの水平帰線期間内に、少なくとも１つの水平ラインに含まれる光検出器から前記垂直電荷転送素子に前記信号電荷が読みだされ、前記水平帰線期間を含む１つの水平期間内に、前記垂直電荷転送素子内の前記信号電荷が前記光検出器が２次元に配列された光検出器アレイ領域外に転送されるように動作する固体撮像素子であって、前記画素列選択回路が、前記光検出器の各水平ラインに対応したシフトレジスタと、該シフトレジスタの出力と前記トランスファーゲートとのあいだに接続され、ゲート電極に前記シフトレジスタの出力を前記トランスファーゲートに印加する制御信号が印加されるスイッチングトランジスタとを水平ライン毎に１個備えたものであるので、容易に通常のテレビのインターレース走査方式に適合するように動作させることができる固体撮像素子をうることができるという効果がある。
【００２９】
　また、本発明の固体撮像素子の駆動方法は、２次元に配列された光検出器と、該光検出器に蓄積された信号電荷を垂直方向に順次読みだすＣＳＤ方式の垂直電荷転送素子と、前記光検出器と前記垂直電荷転送素子とのあいだに配置され、前記光検出器から前記垂直電荷転送素子への前記信号電荷の転送を制御するトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、１つの水平帰線期間内に、少なくとも１つの水平ラインに含まれる光検出器から前記垂直電荷転送素子に前記信号電荷が読みだされ、前記水平帰線期間を含む１つの水平期間内に、前記垂直電荷転送素子内の前記信号電荷が前記光検出器が２次元に配列された光検出器アレイ領域外に転送されるように動作する固体撮像素子であり、前記画素列選択回路が、前記光検出器の各水平ラインに対応したシフトレジスタと、該シフトレジスタの出力と前記トランスファーゲートとのあいだに接続された水平ライン毎に１個のスイッチングトランジスタとを備え、前記スイッチングトランジスタのゲート電極に印加する制御信号により、前記シフトレジスタを選択レベルにする信号を前記トランスファーゲートに印加して信号電荷を読み出す固体撮像素子の駆動方法であって、
１フレームが２つのフィールドで構成され、
第１のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間にシフトレジスタの１段目の出力が選択レベルになり、かつ、前記２つ目の水平帰線期間以後の各水平帰線期間においては、１つの水平帰線期間につき、シフトレジスタの残りの各段の出力が連続する２段分ずつ順次選択レベルになるようにシフトレジスタを駆動し、第２のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目以降の水平帰線期間において、１つの水平帰線期間につき、シフトレジスタの各段の出力が連続する２段分ずつ順次選択レベルになるようにシフトレジスタを駆動し、さらに少なくとも前記シフトレジスタの少なくとも１つの段の出力が選択レベルになるときは、前記スイッチングトランジスタがオン状態となるように、前記スイッチングトランジスタに制御信号を与えるものであるので、容易に通常のテレビのインターレース走査方式に適合するように動作させることができる。
【００３０】
　また、本発明の固体撮像素子の駆動方法は、２次元に配列された光検出器と、該光検出器に蓄積された信号電荷を垂直方向に順次読みだすＣＳＤ方式の垂直電荷転送素子と、前記光検出器と前記電荷転送素子とのあいだに配置され、前記光検出器から前記垂直電荷転送素子への前記信号電荷の転送を制御するトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、１つの水平帰線期間内に、少なくとも１つの水平ラインに含まれる光検出器から前記垂直電荷転送素子に前記信号電荷が読みだされ、前記水平帰線期間を含む１つの水平期間内に、前記垂直電荷転送素子内の前記信号電荷が前記光検出器が２次元に配列された光検出器アレイ領域外に転送されるように動作する固体撮像素子であり、前記画素列選択回路が、前記光検出器の各水平ラインに対応したシフトレジスタと、該シフトレジスタの出力と前記トランスファーゲートとのあいだに接続された水平ライン毎に１個のスイッチングトランジスタを備え、前記スイッチングトランジスタのゲート電極に印加する制御信号により、前記シフトレジスタを選択レベルにする信号を前記トランスファーゲートに印加して信号電荷を読み出す固体撮像素子の駆動方法であって、
１フレームが２つのフィールドで構成され、
第１のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間にシフトレジスタの１段目の出力が選択レベルになり、かつ、前記所定の水平帰線期間後の各水平帰線期間においては、１つの水平帰線期間につき、シフトレジスタの残りの各段の出力が連続する２段分ずつ順次選択レベルになるようにシフトレジスタを駆動し、第２のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間以後の水平帰線期間において、１つの水平帰線期間につき、シフトレジスタの各段の出力が連続する２段分ずつ順次選択レベルになるようにシフトレジスタを駆動し、さらに少なくとも前記シフトレジスタの少なくとも１つの段の出力が選択レベルになるときは、前記スイッチングトランジスタがオン状態となるように、前記スイッチングトランジスタに制御信号を与えるものであるので、容易に通常のテレビのインターレース走査方式に適合するように動作させることができる。
【００３１】
　さらに、本発明の固体撮像素子の駆動方法は、２次元に配列された光検出器と、該光検出器に蓄積された信号電荷を垂直方向に順次読みだすＣＳＤ方式の垂直電荷転送素子と、前記光検出器と前記垂直電荷転送素子とのあいだに配置され、前記光検出器から前記垂直電荷転送素子への前記信号電荷の転送を制御するトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、１つの水平帰線期間内に、少なくとも１つの水平ラインに含まれる光検出器から前記垂直電荷転送素子に前記信号電荷が読みだされ、前記水平帰線期間を含む１つの水平期間内に、前記垂直電荷転送素子内の前記信号電荷が前記光検出器が２次元に配列された光検出器アレイ領域外に転送されるように動作する固体撮像素子であり、前記画素列選択回路が、前記光検出器の各水平ラインに対応したシフトレジスタと、該シフトレジスタの出力と前記トランスファーゲートとのあいだに接続された水平ライン毎に１個のスイッチングトランジスタとを備え、前記スイッチングトランジスタのゲート電極に印加する制御信号により選択された水平ラインの前記シフトレジスタを選択レベルにする信号を前記トランスファーゲートに印加して信号電荷を読み出すものであるので、容易に通常のテレビのインターレース走査方式に適合するように動作させることができる。
【発明を実施するための最良の形態】
【００３２】
　つぎに、本発明の固体撮像素子およびその駆動方法の実施の形態について説明する。
【００３３】
実施の形態１
　以下、図面を参照しながら本発明の固体撮像素子およびその駆動方法の実施の形態１について説明する。
【００３４】
　図１は、本発明の固体撮像素子の実施の形態１を示すブロック図であり、従来の固体撮像素子の一例を示す図１１に対応する図面である。従来の固体撮像素子と、本発明の固体撮像素子との相違点は、図１１に示される画素列選択回路８００の代わりに、シフトレジスタ１１００とスイッチングトランジスタアレイ１０００とを設け、シフトレジスタ１１００とスイッチングトランジスタアレイ１０００とで画素列選択回路を構成したことである。
【００３５】
　図２は、図１に示される固体撮像素子の画素列選択回路とトランスファーゲートとを示すブロック図であり、従来の固体撮像素子の画素列選択回路とトランスファーゲートとの一例を示す図１２に対応する図面である。シフトレジスタ１１００の各段の出力は、スイッチングトランジスタアレイ１０００の各スイッチングトランジスタ１００１〜１００８を介して各トランスファーゲート１２１〜１２８、２２１〜２２８、３２１〜３２８に印加される。スイッチングトランジスタ１００１〜１００８のゲート電極は、配線１００９によって互いに電気的に接続される。配線１００９には、スイッチングトランジスタ１００１〜１００８のオン・オフ制御のための制御信号φＴＥが印加される。
【００３６】
　つぎに、本発明の固体撮像素子の駆動方法について図１〜図３を用いて説明する。本実施の形態では、フィールド蓄積方式にしたがって固体撮像素子を動作させるばあいについて説明する。本実施の形態では、１フレームを２つのフィールドで構成している。図３は、フィールド蓄積方式にしたがって固体撮像素子を動作させるばあいに、図１の固体撮像素子の画素列選択を行うための第１のフィールド内で用いられる電気的な信号のクロックを示すタイミングチャートである。
【００３７】
　図３において、φＴ１、φＴ２はシフトレジスタを駆動するためのクロックを含む電気的な信号を示し、φＴＳはシフトレジスタの動作開始を決めるスタートクロックを含む電気的な信号を示す。φＴＥは、スイッチングトランジスタ１００１〜１００８のゲート電極に印加される制御信号を示し、スイッチングトランジスタの動作を制御するために印加されるクロックを含む制御信号である。φ８０１〜φ８０８は、シフトレジスタおよびスイッチングトランジスタからなる画素列選択回路の各段の出力を示す。シフトレジスタの出力は、信号φＴ１に同期して出力される。
【００３８】
　信号φＴＳがＨレベルになり、シフトレジスタにスタートクロックが入力されたときから２つ目の水平期間の水平帰線期間に信号φＴ１、φＴ２が１クロック分Ｈレベルになる。このとき制御信号φＴＥはＨレベルとなっているので、スイッチングトランジスタはオン状態となる。したがって、画素列選択回路の１段目の出力φ８０１が選択レベルＨレベルになる。このとき光検出器１１１、２１１、３１１に蓄積された信号電荷が垂直電荷転送素子１３０、２３０、３３０に読みだされる。垂直電荷転送素子１３０、２３０、３３０に読みだされた信号電荷は、従来の固体撮像素子と同様に、前記２つ目の水平期間の残りの時間内に、光検出器が配列された領域（光検出器アレイ領域）外に形成された蓄積ゲート１４０、２４０、３４０まで転送される。
【００３９】
　なお、前記水平期間とは、２次元に配列された画素のうち一列分の画素に関する電気信号を固体撮像素子から出力するのに必要な時間であり、水平帰線期間と水平走査期間とからなる。前記水平帰線期間（図示せず）とは、１つの画面のうちの１つの水平ラインの走査を終了し、次の水平ラインの走査を開始するまでに必要な時間である。また、前記水平走査期間（図示せず）とは、１つの水平ラインを走査するのに必要な時間である。
【００４０】
　前記２つ目の水平期間のつぎの水平期間の水平帰線期間に、信号φＴ１、φＴ２が２クロック分Ｈレベルになる。このとき制御信号φＴＥはＨレベルとなっているので、スイッチングトランジスタはオン状態となる。したがって、画素列選択回路の２段目、３段目の出力φ８０２、φ８０３がＨレベル（選択レベル）になる。このとき光検出器１１２、２１２、３１２、１１３、２１３、３１３に蓄積された信号電荷が垂直電荷転送素子１３０、２３０、３３０に読みだされる。光検出器１１２、１１３の信号電荷は垂直電荷転送素子１３０の中で混合され、光検出器２１２、２１３の信号電荷は垂直電荷転送素子２３０の中で混合され、光検出器３１２、３１３の信号電荷は垂直電荷転送素子３３０の中で混合され、それぞれ１つの信号電荷として読みだされる。その後、前の水平期間と同様に蓄積ゲート１４０、２４０、３４０まで転送される。
【００４１】
　さらに、同様に画素列選択回路の４段目、５段目の出力φ８０４、φ８０５がつぎの水平帰線期間にＨレベルになり、画素列選択回路の６段目、７段目の出力φ８０４、φ８０５がさらにつぎの水平帰線期間にＨレベルになり、画素列選択回路の８段目の出力φ８０８が最後の水平帰線期間にＨレベルになり、すべての光検出器からの信号電荷の読みだしが完了する。
【００４２】
　つぎに第２のフィールドにおける固体撮像素子の駆動方法について、図１、図２および図４を用いて説明する。図４は、第２のフィールド内で用いられるクロックを示すタイミングチャートである。図３と比べて異なっている点は、信号φＴＳがＨレベルになり、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間に、信号φＴ１、φＴ２が２クロック分Ｈレベルになり、画素列選択回路の１段目の出力φ８０１および２段目の出力φ８０２がＨレベルになることと、その後の各水平帰線期間には信号φＴ１、φＴ２が２クロック分Ｈレベルになり、２段ずつシフトレジスタの出力がＨレベルになる。したがって、各水平期間においては、２つの水平ラインずつ信号電荷の読みだしが行われる。
【００４３】
　以上、図３および図４に示した２つのフィールドで１つのフレーム（テレビ画面で１画面に相当）がえられ、図３および図４を用いて説明した動作方法を繰り返すことで通常のテレビのインターレース走査方式に適合させて固体撮像素子を動作させることができる。
【００４４】
　光検出器の各水平ラインを上から順にＬ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６、Ｌ７およびＬ８とし、同時に信号電荷が読みだされる水平ラインを１つの（）内に示すと、図３に示すフィールドでは（Ｌ１）、（Ｌ２、Ｌ３、）（Ｌ４、Ｌ５）、（Ｌ６、Ｌ７）、（Ｌ８）となり、図４に示すフィールドでは（Ｌ１、Ｌ２）、（Ｌ３、Ｌ４）、（Ｌ５、Ｌ６）、（Ｌ７、Ｌ８）となる。すなわち、フィールドごとに同時に信号電荷が読みだされる水平ラインのペアを変更することでフィールド蓄積方式でのインターレース走査を行っている。
【００４５】
　なお、本実施の形態では、制御信号φＴＥが、１つの水平帰線期間内で発生する信号φＴ１、φＴ２の２つのクロックを含む期間Ｈレベルを続けているようにしていたが、制御信号φＴＥは、シフトレジスタの各段のうち、選択したい水平ラインに関わる信号φＴ１がＨレベルになったときにＨレベルとなればよく、また、信号φＴ１に同期して、制御信号φＴＥを１つの水平帰線期間内で２クロック分Ｈレベルにしてもよい。さらに、信号φＴ１がＨレベルになっている期間以外の期間の制御信号φＴＥのレベルは任意である。
【００４６】
　なお、図２に示されるスイッチングトランジスタとして、ＭＯＳトランジスタまたはバイポーラトランジスタを用いることができ、固体撮像素子の他の構成要素（たとえばＣＳＤ）と同じプロセスで製造できる点でＭＯＳトランジスタを用いることが好ましい。
【００４７】
実施の形態２
　つぎに、本発明の固体撮像素子の駆動方法の実施の形態２を図面を参照しつつ説明する。本実施の形態では、フレーム蓄積方式にしたがって固体撮像素子を動作させるばあいについて説明する。なお、固体撮像素子の構造は実施の形態１の固体撮像素子の構造と同一であり、図１および図２に示されるものである。
【００４８】
　図５は、フレーム蓄積方式にしたがって図１の固体撮像素子を動作させるばあいに第１のフィールド内で用いられるクロックを示すタイミングチャートである。また、図６は、第２のフィールド内で用いられるクロックを示すタイミングチャートである。図５に示される信号φＴＳ、および信号φＴ１、φＴ２は、図３に示される信号φＴＳ、および信号φＴ１、φＴ２と同じである。また、図６に示される信号φＴＳ、および信号φＴ１、φＴ２は、図４に示される信号φＴＳ、および信号φＴ１、φＴ２と同じである。実施の形態１と本実施の形態２とのあいだで異なっている点は、制御信号φＴＥがＨレベルになるタイミング、すなわちクロックが発生するタイミングである。図５のばあい、制御信号φＴＥがＨレベルになるタイミングは、信号φＴＳがＨレベルになってから数えて１、３、５および７回目の、信号φＴ１、φＴ２がＨレベルになっている期間のみとなっている。図６のばあい、制御信号φＴＥがＨレベルになるタイミングは、信号φＴＳがＨレベルになってから数えて２、４、６および８回目の、信号φＴ１、φＴ２がＨレベルになっている期間のみとなっている。すなわち、第１のフィールドでは、前記シフトレジスタの奇数段目の出力が選択レベルになるときのみ、前記スイッチングトランジスタがオン状態となるように、前記スイッチングトランジスタの制御信号たる制御信号φＴＥがＨレベルとなる。また、第２のフィールドでは、前記シフトレジスタの偶数段目の出力が選択レベルになるときのみ、前記スイッチングトランジスタがオン状態となるように、前記スイッチングトランジスタの制御信号たる制御信号φＴＥがＨレベルとなる。
【００４９】
　したがって、図５に示される第１のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間にシフトレジスタの１段目の出力が選択レベルになり、水平ラインＬ１が選択されて水平ラインＬ１の信号電荷が読みだされ、その後は、一水平帰線期間ごとに水平ラインＬ３、Ｌ５またＬ７が順次選択される。さらに、つぎの第２のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間にシフトレジスタの２段目の出力が選択レベルになり、水平ラインＬ２が選択されて水平ラインＬ２の信号電荷が読みだされ、その後は、一水平帰線期間ごとに水平ラインＬ４、Ｌ６またＬ８が順次選択され、通常のテレビのインターレース走査方式に対応するように固体撮像素子を動作させることができる。
【００５０】
　なお、本実施の形態では、制御信号φＴＥが、１つの水平帰線期間内で発生する信号φＴ１、φＴ２の１つのクロックを含む期間Ｈレベルを続けているようにしていたが、制御信号φＴＥは、シフトレジスタの各段のうち、選択したい水平ラインに関わる信号φＴ１がＨレベルになったときにＨレベルとなればよい。さらに、信号φＴ１がＨレベルになっている期間以外の期間の制御信号φＴＥのレベルは任意である。
【００５１】
実施の形態３
　つぎに、本発明の固体撮像素子の駆動方法の実施の形態３について説明する。
【００５２】
　実施の形態１および実施の形態２では、通常のテレビのインターレース走査方式に対応するように固体撮像素子を動作させる例として、２つのフィールドで１画面を構成するように固体撮像素子を動作させているが、本発明の固体撮像素子におけるインターレース走査方式では、３つ以上の任意の数のフィールドで１画面を構成することもできる。本発明の固体撮像素子においても、図１および図２に示す構造のままで、信号φＴ１、φＴ２および制御信号φＴＥを変更するだけで容易に３つ以上の任意の数のフィールドで１フレーム（一画面）を構成することができる。
【００５３】
　たとえばｎ個のフィールドで１フレームを構成するように固体撮像素子を駆動する方法において、第１のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間にシフトレジスタの１段目の出力が選択レベルになり、かつ、前記２つ目の水平帰線期間後の各水平帰線期間においては、シフトレジスタの出力がｎ段ずつ選択レベルになるようにシフトレジスタを駆動する。また、第ｉ番目のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間にシフトレジスタの１段目からｉ段目までの出力が選択レベルになり、かつ、前記２つ目の水平帰線期間後の各水平帰線期間においては、シフトレジスタの出力がｎ段ずつ選択レベルになるようにシフトレジスタを駆動する。さらに、少なくとも前記シフトレジスタの少なくとも１つの段の出力が選択レベルになるときは、前記スイッチングトランジスタがオン状態となるように、前記スイッチングトランジスタに制御信号を与える。なお、ｎは３以上の正の数であり、ｉは、初期値を２とし最大値をｎとし、一フィールドごとに１加算される正の数である。
【００５４】
　たとえば、図１および図２に示される固体撮像素子を前述の駆動方法にしたがって駆動したばあいの一例として、３つのフィールドで１フレームを構成するばあいについて説明する。
【００５５】
　まず、第１のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間にシフトレジスタの１段目の出力が選択レベルになる。３つ目の水平帰線期間においてはシフトレジスタの２段目、３段目および４段目の出力が同時に選択レベルになる。４つ目の水平帰線期間においてはシフトレジスタの５段目、６段目および７段目の出力が同時に選択レベルになる。５つ目の水平帰線期間においてはシフトレジスタの８段目の出力が選択レベルになる。
【００５６】
　続いて、第２のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間にシフトレジスタの１段目および２段目の出力が選択レベルになる。３つ目の水平帰線期間においてはシフトレジスタの３段目、４段目および５段目の出力が同時に選択レベルになる。４つ目の水平帰線期間においてはシフトレジスタの６段目、７段目および８段目の出力が同時に選択レベルになる。
【００５７】
　最後に、第３のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間にシフトレジスタの１段目、２段目および３段目の出力が選択レベルになる。３つ目の水平帰線期間においてはシフトレジスタの４段目、５段目および６段目の出力が同時に選択レベルになる。４つ目の水平帰線期間においてはシフトレジスタの７段目および８段目の出力が同時に選択レベルになる。
【００５８】
実施の形態４
　つぎに、ｎ個のフィールドで１フレームを構成するように固体撮像素子を駆動する方法の他の実施の形態について説明する。
【００５９】
　本実施の形態において、第１のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間にシフトレジスタの１段目の出力が選択レベルになり、かつ、前記２つ目の水平帰線期間後の各水平帰線期間においては、１つの水平帰線期間につき、シフトレジスタの残りの各段の出力が連続するｎ段分ずつ順次選択レベルになるようにシフトレジスタを駆動するとともに、少なくとも前記シフトレジスタの１、ｎ＋１、２ｎ＋１．．．．．．段目の出力が選択レベルになるときは、前記スイッチングトランジスタがオン状態となるように、前記スイッチングトランジスタに制御信号を与える。また、第ｉのフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間にシフトレジスタの１段目からｉ段目までの出力が選択レベルになり、かつ、前記２つ目の水平帰線期間後の各水平帰線期間においては、シフトレジスタの出力がｎ段ずつ選択レベルになるようにシフトレジスタを駆動するとともに、少なくとも前記シフトレジスタのｉ、ｎ＋ｉ、２ｎ＋ｉ．．．．．．段目の出力が選択レベルになるときは、前記スイッチングトランジスタがオン状態となるように、前記スイッチングトランジスタに制御信号を与える。なお、ｎは３以上の正の数であり、ｉは、初期値を２とし最大値をｎとし、一フィールドごとに１加算される正の数である。
【００６０】
　たとえば、図１および図２に示される固体撮像素子を前述の駆動方法にしたがって駆動したばあいの一例として、３つのフィールドで１フレームを構成するばあいについて説明する。
【００６１】
　まず、第１のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間にシフトレジスタの１段目の出力が選択レベルになり、３つ目の水平帰線期間にシフトレジスタの２段目、３段目および４段目の出力が選択レベルになり、４つ目の水平帰線期間にシフトレジスタの５段目、６段目および７段目の出力が選択レベルになり、５つ目の水平帰線期間にシフトレジスタの８段目の出力が選択レベルになる。ただし、第１のフィールドでは、シフトレジスタの１、４、７段目の出力が選択レベルになるときのみ、スイッチングトランジスタをオン状態にする。
【００６２】
　さらに、第２のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間にシフトレジスタの１段目および２段目の出力が選択レベルになり、３つ目の水平帰線期間にシフトレジスタの３段目、４段目および５段目の出力が選択レベルになり、４つ目の水平帰線期間にシフトレジスタの６段目、７段目および８段目の出力が選択レベルになる。ただし、第２のフィールドでは、シフトレジスタの２、５、８段目の出力が選択レベルになるときのみ、スイッチングトランジスタをオン状態にする。
【００６３】
　最後に、第３のフィールドでは、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間にシフトレジスタの１段目、２段目および３段目の出力が選択レベルになり、３つ目の水平帰線期間にシフトレジスタの４段目、５段目および６段目の出力が選択レベルになり、４つ目の水平帰線期間にシフトレジスタの７段目および８段目の出力が選択レベルになる。ただし、第３のフィールドでは、シフトレジスタの３、６段目の出力が選択レベルになるときのみ、スイッチングトランジスタをオン状態にする。
【００６４】
　したがって、第１のフィールドでは、上から１、４、７番目の水平ラインに対応するシフトレジスタの出力が選択レベルになるときのみスイッチングトランジスタがオン状態にされ、第２のフィールドでは、上から２、５、８番目の水平ラインがに対応するシフトレジスタの出力が選択レベルになるときのみスイッチングトランジスタがオン状態にされ、第３のフィールドでは、上から３、６番目の水平ラインがに対応するシフトレジスタの出力が選択レベルになるときのみスイッチングトランジスタがオン状態にされる。
【００６５】
実施の形態５
　つぎに、本発明の固体撮像素子の駆動方法の実施の形態５について説明する。図７は、本発明の固体撮像素子の駆動方法の実施の形態５において固体撮像素子に入力されるクロックを示すタイミングチャートである。本実施の形態においても、固体撮像素子の構造は図１および図２に示される固体撮像素子の構造と同じでよい。また、本実施の形態では、信号φＴ１、φＴ２は各水平帰線期間に１クロック分ずつＨレベルになっており、この点は従来の固体撮像素子の駆動方法と同じである。しかし、制御信号φＴＥは、信号φＴＳがＨレベルになってから３、４および５回目の、信号φＴ１、φＴ２がＨレベルになっている期間のみＨレベルとなっている。
【００６６】
　このような制御信号φＴＥを入力することにより、信号φＴＳがＨレベルになってから４つ目の水平帰線期間には画素列選択回路の３段目の出力φ８０３のみがＨレベルとなり、５つ目の水平帰線期間には画素列選択回路の４段目の出力φ８０４のみがＨレベルとなり、６つ目の水平帰線期間には画素列選択回路の５段目の出力φ８０５のみがＨレベルとなる。したがって、垂直方向に連続する複数の水平ラインたる水平ラインＬ３、Ｌ４、Ｌ５の信号電荷のみが順次読みだされる。このばあい、画素列選択回路の１段目、２段目、６段目、７段目、８段目の出力φ８０１、φ８０２、φ８０６、φ８０７、φ８０８はＨレベルとなることはなく、水平ラインＬ１、Ｌ２、Ｌ６、Ｌ７、Ｌ８の信号電荷は読みだされない。
【００６７】
　したがって、本実施の形態の固体撮像素子の駆動方法では、一画面のうち、信号電荷が読みだされる水平ラインに対応する中央付近のみに、有効な画像を表示することができ、画像の所望の領域に関わる部分のみを走査することができる。本実施の形態では、水平ラインＬ３、Ｌ４、Ｌ５の信号電荷を読みだしたが、制御信号φＴＥを変更することにより、容易に信号電荷を読みだす水平ラインを変更することができる。したがって、一画面のうち表示させる場所を任意に設定することができる。
【００６８】
　なお、本実施の形態における固体撮像素子の駆動方法は、通常のインターレース走査方式を行うばあいにも適用できる。
【００６９】
実施の形態６
　つぎに、本発明の固体撮像素子の駆動方法の実施の形態６について説明する。図８は、本発明の固体撮像素子の駆動方法の実施の形態６において固体撮像素子に入力されるクロックを示すタイミングチャートである。本実施の形態においても、固体撮像素子の構造は図１および図２に示される固体撮像素子の構造と同じでよい。また、本実施の形態では、信号φＴ１、φＴ２は各水平帰線期間に１クロック分ずつＨレベルになっており、この点は従来の固体撮像素子の駆動方法と同じである。しかし、制御信号φＴＥは、信号φＴＳがＨレベルになってから１、２、３、７および８回目の、信号φＴ１、φＴ２がＨレベルになっている期間のみＨレベルとなっている。
【００７０】
　このような制御信号φＴＥを入力することにより、信号φＴＳがＨレベルになってから２つ目の水平帰線期間には画素列選択回路の１段目の出力φ８０１のみがＨレベルとなり、３つ目の水平帰線期間には画素列選択回路の２段目の出力φ８０２のみがＨレベルとなり、４つ目の水平帰線期間には画素列選択回路の３段目の出力φ８０３のみがＨレベルとなり、８つ目の水平帰線期間には画素列選択回路の７段目の出力φ８０７のみがＨレベルとなり、９つ目の水平帰線期間には画素列選択回路の８段目の出力φ８０８のみがＨレベルとなる。したがって、垂直方向に連続する複数の水平ラインからなる１つの水平ライン群たる水平ラインＬ１、Ｌ２、Ｌ３および垂直方向に連続する複数の水平ラインからなる他の水平ライン群たる水平ラインＬ７、Ｌ８の信号電荷のみが順次読みだされる。このばあい、画素列選択回路の４段目、５段目、６段目の出力φ８０４、φ８０５、φ８０６はＨレベルとなることはなく、水平ラインＬ４、Ｌ５、Ｌ６の信号電荷は読みだされない。
【００７１】
　したがって、本実施の形態の固体撮像素子の駆動方法では、一画面のうち、信号電荷が読みだされる水平ラインに対応する領域のみに、有効な画像を表示することができ、画像の所望の領域に関わる部分のみを走査することができる。本実施の形態では、水平ラインＬ１、Ｌ２、Ｌ３、Ｌ７、Ｌ８の信号電荷を読みだしたが、制御信号φＴＥを変更することにより、容易に信号電荷を読みだす水平ラインを変更することができる。したがって、一画面のうちの表示させる場所を任意に設定することができる。
【００７２】
　なお、本実施の形態における固体撮像素子の駆動方法は、通常のインターレース走査方式を行うばあいにも適用できる。
【００７３】
実施の形態７
　つぎに、本発明の固体撮像素子の駆動方法の実施の形態７について説明する。図９は、本発明の固体撮像素子の駆動方法の実施の形態７において固体撮像素子に入力されるクロックを示すタイミングチャートである。実施の形態５において示された図７と図９とを比較すると、図９においては、信号φＴ１、φＴ２のクロックのうち、信号電荷を読みださない水平ラインに関わる期間の信号φＴ１、φＴ２のクロックを高速で入力するようにし、シフトレジスタの各段の走査する速度を、所望の水平ラインに関わるときより、所望の水平ラインを除く水平ラインに関わるときの方が速くなるようにしている。本実施の形態の信号φＴ１、φＴ２は、実施の形態６に示されるような所望の領域のみ表示をするような駆動方法にも適用可能である。
【００７４】
　本実施の形態に示されるような駆動方法を用いることで、画像として無効な領域に関わる走査時間を減少でき、効率的な走査を行うことができる。このため、画像の部分的な表示では、光検出器の信号電荷の読みだしの際の一水平期間の長さを、全画像を表示するばあいと同じにしたとしても、一画面を取得するのに要する時間が短縮され、フレームレート（１秒間にえられるフレームの数）を増加させることができる。
【００７５】
　なお、図９に示されるように、信号電荷を読みださない水平ラインに関わる期間の信号φＴ１、φＴ２のクロックのうち、連続するクロックを１つの水平帰線期間φｔＨＢに発生させるようにすれば、所望の水平ラインを除く水平ラインのうち、互いに隣接する複数の水平ラインに関わるシフトレジスタの段の走査を、１つの水平帰線期間内に行うことができ、画像として無効な領域に関わる走査時間を最短にできる。
【００７６】
　なお、本実施の形態における固体撮像素子の駆動方法は、通常のインターレース走査方式を行うばあいにも適用できる。
【００７７】
実施の形態８
　前述の実施の形態１〜７では、個別のインターレース走査方式または走査方式を実現するための駆動方法について示した。しかし、本発明の固体撮像素子は、信号φＴ１、φＴ２および制御信号φＴＥのクロック発生パターンを変更するのみで走査方式を切り替えることができる。したがって、固体撮像素子を駆動するための回路に、信号φＴ１、φＴ２および制御信号φＴＥを変更しうる機能を追加すれば、１つの固体撮像素子のみが搭載されたカメラでも、状況に応じて最適な走査方式を選択することができる。
【００７８】
実施の形態９
　前述の実施の形態１〜７においては、シフトレジスタのいずれかの段の出力が最初に選択レベルになる水平帰線期間を、シフトレジスタにスタートクロックが入力されたときから２つ目の水平帰線期間としているがこれに限定されない。
【００７９】
　たとえば、シフトレジスタにスタートクロックが入力される水平期間の水平帰線期間、すなわち１つ目の水平帰線期間にシフトレジスタのいずれかの段の出力が選択レベルになるようにしてもよい。１つ目の水平帰線期間にシフトレジスタのいずれかの段の出力を選択レベルにするには、シフトレジスタにスタートクロックが入力された１つ目の水平帰線期間内に信号φＴ１、φＴ２および制御信号φＴＥが同時にＨレベルになるように、信号φＴ１、φＴ２および制御信号φＴＥを変更すればよい。なお、本実施の形態によれば、２つ目の水平帰線期間以後のシフトレジスタの動作は、実施の形態１〜７に記載された３つ目の水平帰線期間以後のシフトレジスタの動作がそれぞれ１水平帰線期間分だけ繰上った状態になる。
【００８０】
　図１０は、本発明の固体撮像素子の駆動方法の実施の形態９において固体撮像素子に入力されるクロックを示すタイミングチャートである。実施の形態７において示された図９と本実施の形態にいて示される図１０とを比較すると、図９においては、スタートクロックが入力されてから２つ目の水平帰線期間ではじめて信号φＴ１、φＴ２および制御信号φＴＥが同時にＨレベルになるが、図１０においては、スタートクロックが入力されてから１つ目の水平帰線期間で信号φＴ１、φＴ２および制御信号φＴＥが同時にＨレベルになる。したがって、図９においては、前記２つ目の水平帰線期間にシフトレジスタの３段目の出力が選択レベルになるのに対し、図１０においては、前記１つ目の水平帰線期間にシフトレジスタの３段目の出力が選択レベルになる。なお、２つ目の水平帰線期間以後のシフトレジスタの動作は、図９に示される３つ目の水平帰線期間以後のシフトレジスタの動作がそれぞれ１水平帰線期間分だけ繰上った状態になる。
【００８１】
　なお、スタートクロックが入力されてからはじめて信号φＴ１、φＴ２および制御信号φＴＥが同時にＨレベルになる水平帰線期間は、１つ目の水平帰線期間および２つ目の水平帰線期間に限定されるものではなく、３つ目の水平帰線期間以降でも本実施の形態と同様の効果がえられる。
【図面の簡単な説明】
【００８２】
【図１】本発明の固体撮像素子の実施の形態１を示すブロック図である。
【図２】図１に示される固体撮像素子の画素列選択回路とトランスファーゲートとを示すブロック図である。
【図３】図１の固体撮像素子の画素列選択を行うための第１のフィールド内で用いられる電気的な信号のクロックを示すタイミングチャートである。
【図４】図１の固体撮像素子の画素列選択を行うための第２のフィールド内で用いられるクロックを示すタイミングチャートである。
【図５】フレーム蓄積方式にしたがって図１の固体撮像素子を動作させるばあいに第１のフィールド内で用いられるクロックを示すタイミングチャートである。
【図６】フレーム蓄積方式にしたがって図１の固体撮像素子を動作させるばあいに第２のフィールド内で用いられるクロックを示すタイミングチャートである。
【図７】本発明の固体撮像素子の駆動方法の実施の形態５において固体撮像素子に入力されるクロックを示すタイミングチャートである。
【図８】本発明の固体撮像素子の駆動方法の実施の形態６において固体撮像素子に入力されるクロックを示すタイミングチャートである。
【図９】本発明の固体撮像素子の駆動方法の実施の形態７において固体撮像素子に入力されるクロックを示すタイミングチャートである。
【図１０】本発明の固体撮像素子の駆動方法の実施の形態９において固体撮像素子に入力されるクロックを示すタイミングチャートである。
【図１１】従来の固体撮像素子の一例を示すブロック図である。
【図１２】図１１に示されるイメージセンサの画素列選択回路とトランスファーゲートとを示すブロック図である。
【図１３】図１１に示されるイメージセンサの駆動回路と垂直電荷転送素子とを示すブロック図である。
【図１４】図１１に示される従来のイメージセンサの画素列選択回路が出力するクロックを示すタイミングチャートである。
【図１５】図１１のＡ−Ａ線断面およびＡ−Ａ線断面のポテンシャル状態を示す説明図である。
【図１６】図１５に示される垂直ゲート電極に接続される駆動ゲート電極の出力を示すタイミングチャートである。
【図１７】図１１に示される画素列選択回路から出力されるクロックを示すタイミングチャートである。
【符号の説明】
【００８３】
　１１１〜１１８，２１１〜２１８，３１１〜３１８　光検出器、
１２１〜１２８，２２１〜２２８，３２１〜３２８　トランスファーゲート、
１３０，２３０，３３０　垂直電荷転送素子、１４０，２４０，３４０　蓄積ゲート、
１５０，２５０，３５０　蓄積制御ゲート、５００　水平電荷転送素子、６００　プリアンプ、７００　出力部、９００　駆動回路、１０００　スイッチングトランジスタアレイ、１１００　シフトレジスタ。
【図１】
2004129309.tif 000003
【図２】
2004129309.tif 000004
【図３】
2004129309.tif 000005
【図４】
2004129309.tif 000006
【図５】
2004129309.tif 000007
【図６】
2004129309.tif 000008
【図７】
2004129309.tif 000009
【図８】
2004129309.tif 000010
【図９】
2004129309.tif 000011
【図１０】
2004129309.tif 000012
【図１１】
2004129309.tif 000013
【図１２】
2004129309.tif 000014
【図１３】
2004129309.tif 000015
【図１４】
2004129309.tif 000016
【図１５】
2004129309.tif 000017
【図１６】
2004129309.tif 000018
【図１７】
2004129309.tif 000019