(57)【要約】【課題】レベルシフト回路における信号の処理速度を高速化して音声出力信号の歪みの発生を抑制できる増幅器を提供する。【解決手段】波形整形回路からのＰＤＭ信号は、コンデンサ６１，６６によりＤＣ成分が除去され、ダイオード６２，６７と抵抗６５，７０とにより、信号ライン７３，７４のＤＣ電圧レベルがスイッチング素子駆動回路の電源電圧に基づいて設定されることにより、信号ライン７３，７４に乗ったＰＤＭ信号のＤＣ電圧レベルは、スイッチング素子駆動回路が動作可能なＤＣ電圧レベルに変えられる。このようにスイッチング素子を用いず、ＰＤＭ信号のレベルシフトを行うので、レベルシフト回路における信号の処理速度が高速化する。【選択図】　　図２
2004104399.tif 000002
【特許請求の範囲】
【請求項１】
入力されたアナログ信号をアナログ／デジタル変換系回路によりデジタル信号に変換し、この変換されたデジタル信号を増幅系回路にてスイッチング信号として電力増幅し、この電力増幅されたスイッチング信号からアナログ信号を取り出して出力する増幅器において、前記アナログ／デジタル変換系回路からデジタル信号のＤＣ成分を除去するＤＣ成分除去手段と、該ＤＣ成分除去手段からのデジタル信号をレベルシフトするために前記増幅系回路の電源電圧に基づいて前記ＤＣ成分除去手段からの信号ラインを所定のＤＣ電圧レベルに設定するレベル設定手段とを有するレベルシフト回路を、前記アナログ／デジタル変換系回路と前記増幅系回路との間に設けたことを特徴とする増幅器。
【請求項２】
入力されたアナログ信号からΔΣ変調されたＰＤＭ信号を出力する変調回路と、該変調回路からのＰＤＭ信号を波形整形する波形整形回路と、該波形整形回路で波形整形されたＰＤＭ信号のＤＣ電圧レベルを所定のＤＣ電圧レベルに変えるレベルシフト回路と、該レベルシフト回路からの出力信号に基づいて駆動信号を出力する駆動信号出力回路と、該駆動信号出力回路からの駆動信号に基づいて音声発生手段を駆動させる音声発生駆動回路とを備えた増幅器において、前記波形整形回路からのＰＤＭ信号のＤＣ成分を除去するＤＣ成分除去手段と、該ＤＣ成分除去手段からのＰＤＭ信号をレベルシフトするために前記駆動信号出力回路の電源電圧に基づいて前記ＤＣ成分除去手段からの信号ラインを所定のＤＣ電圧レベルに設定するレベル設定手段とを、前記レベルシフト回路に設けたことを特徴とする増幅器。
【請求項３】
前記ＤＣ成分除去手段としてはコンデンサを用いることを特徴とする請求項１または請求項２に記載の増幅器。
【請求項４】
前記レベル設定手段としてはダイオードと抵抗を用いることを特徴とする請求項１または請求項２に記載の増幅器。
【請求項５】
前記レベルシフト回路は、前記ダイオードのアノードがマイナス電源に接続され、前記ダイオードのカソードが前記コンデンサと前記駆動信号出力回路間の信号ラインに接続され、前記信号ラインと前記駆動信号出力回路の電源電圧に基づくプラス電源間に抵抗が接続された回路構成を有することを特徴とする請求項２，３，４に記載の増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力された音声などのアナログ信号をデジタル信号に変換した後、このデジタル信号をスイッチング信号として電力増幅し、電力増幅された音声などのアナログ信号として出力する増幅器に関し、特に、この増幅器においてアナログ／デジタル変換系回路から増幅系回路に入力されるデジタル信号をレベルシフトするためのレベルシフト回路の構成に関する。
【０００２】
【従来の技術】
図３はこの種の従来の増幅器の概略構成を示す回路図である。また、図４は、図３中のレベルシフト回路１１の詳細な回路図である。
【０００３】
この従来の増幅器は、入力されたアナログ信号に対するスライスレベル電圧を設定するスライスレベル電圧設定回路１と、このスライスレベル電圧設定回路１の出力信号に対する後段回路のオフセット電圧を調整する出力オフセット調整回路２と、前記スライスレベル電圧設定回路１および前記出力オフセット調整回路２を通って入力されたアナログ信号をΔΣ変調１ビット変換してＰＤＭ（ｐｕｌｓｅ　ｄｕｒａｔｉｏｎ　ｍｏｄｕｌａｔｉｏｎ）信号として出力するΔΣ変調１ビット変換ＬＳＩ３と、このΔΣ変調１ビット変換ＬＳＩ３からのＰＤＭ信号の最終段回路でのロスを減らすために該ＰＤＭ信号の立ち上がりを立ち下がりよりも遅らせるデッドタイムコントロール回路４と、このデッドタイムコントロール回路４からのＰＤＭ信号を波形整形して方形波または矩形波のＰＤＭ信号とする波形整形回路５とから構成されるアナログ／デジタル変換系回路を備えている。
【０００４】
また、この増幅器は、前記波形整形回路５からのＰＤＭ信号を所定のＤＣ電圧レベルにレベルシフトするレベルシフト回路１１を備え、更に、そのレベルシフト回路１１によりレベルシフトされたＰＤＭ信号により動作しスイッチング素子を駆動させるスイッチング駆動信号を出力するスイッチング素子駆動回路７と、このスイッチング素子駆動回路７からのスイッチング駆動信号をスイッチング素子により電力増幅するスイッチング素子回路８と、このスイッチング素子回路８からの電力増幅されたスイッチング出力信号のうち音声信号に相当するアナログ信号を取り出しスピーカ１０に出力するローパスフィルタ９とから構成される増幅系回路を備えている。
【０００５】
スライスレベル電圧設定回路１は、アナログ信号を入力する信号ライン１５上に直列接続された抵抗１３およびコンデンサ１４と、抵抗１３とコンデンサ１４間の接続点にアノードが接続されたダイオード１１およびカソードが接続されたダイオード１２とを備えている。ダイオード１１のカソードおよびダイオード１２のアノードは、設定されるスライスレベルに応じて＋電源または−電源に接続される。
【０００６】
出力オフセット調整回路２は、信号ライン１５上の抵抗２４と、この抵抗２４と前記コンデンサ１４間の接続点に可変接点が接続された可変抵抗２２と、この可変抵抗２２の一端に接続された抵抗２１と、同じく可変抵抗２２の他端に接続された抵抗２３とを備えている。抵抗２１の他端は調整されるオフセット電圧に応じて＋電源または−電源に接続される。抵抗２３の他端は接地されている。
【０００７】
ΔΣ変調１ビット変換ＬＳＩ３は、スライスレベル電圧設定回路１および出力オフセット調整回路２を通ったアナグロ信号を入力するＩＮ端子と、その入力されたアナログ信号をΔΣ変調１ビット変換したＰＤＭ信号を出力するハイサイドのＯＵＴ＋端子およびローサイドのＯＵＴ−端子と、変調の歪みを最小にするためハイサイドのフィードバック信号を信号ライン３１および抵抗３５を介して入力するハイサイドのＮＦ＋端子およびローサイドのフィードバック信号を信号ライン３２および抵抗３６を介して入力するローサイドのＮＦ−端子とを備えている。
【０００８】
デッドタイムコントロール回路４は、コンデンサ４１とダイオード４２と抵抗４３から成る回路と、コンデンサ４４とダイオード４５と抵抗４６から成る回路とを備えている。ダイオード４２のカソードと抵抗４３の一端は、ΔΣ変調１ビット変換ＬＳＩ３のＯＵＴ−端子に接続された信号ライン３４に接続され、ダイオード４２のアノードと抵抗４３の他端はコンデンサ４１により＋電源にプルアップされ、また、次段の波形整形回路５の一方の入力端に接続されている。
【０００９】
ダイオード４５のカソードと抵抗４６の一端は、ΔΣ変調１ビット変換ＬＳＩ３のＯＵＴ＋端子に接続された信号ライン３３に接続され、ダイオード４５のアノードと抵抗４６の他端はコンデンサ４４により−電源にプルアップされ、また次段の波形整形回路５の他方の入力端に接続されている。
【００１０】
波形整形回路５は、ＡＮＤゲート回路５１とＡＮＤゲート回路５２を備えている。ＡＮＤゲート回路５１の入力端は、前記コンデンサ４１とダイオード４２と抵抗４３との接続点に接続されている。ＡＮＤゲート回路５２の入力端は、前記コンデンサ４４とダイオード４５と抵抗４６との接続点に接続されている。
【００１１】
レベルシフト回路１１は、図４に示すように、トランジスタ１１３、抵抗１１１、抵抗１１２、抵抗１１５、抵抗１１６、およびダイオード１１４から構成される回路と、トランジスタ１１９、抵抗１１７、抵抗１１８、抵抗１２１、抵抗１２２、およびダイオード１２２から構成される回路とを備えている。
【００１２】
トランジスタ１１３のコレクタは抵抗１１１を介して−電源に接続され、そのエミッタは抵抗１１６を介して＋電源に接続されている。トランジスタ１１３のベースとエミッタ間には抵抗１１５が接続され、トランジスタ１１３のベースには抵抗１１２の一端およびダイオード１１４のカソードが接続されている。抵抗１１２の他端およびダイオード１１４のアノードは前記ＡＮＤゲート回路５１の出力端に接続されている。
【００１３】
トランジスタ１１９のコレクタは抵抗１１７を介して−電源に接続され、そのエミッタは抵抗１２２を介して＋電源に接続されている。トランジスタ１１９のベースとエミッタ間には抵抗１２１が接続され、トランジスタ１１９のベースには抵抗１１８の一端およびダイオード１２０のカソードが接続されている。抵抗１１８の他端およびダイオード１２０のアノードは前記ＡＮＤゲート回路５２の出力端に接続されている。
【００１４】
スイッチング素子駆動回路７は駆動回路７１と駆動回路７２を備えている。駆動回路７１において、Ｌ・ＩＮ端子は前記トランジスタ１１９のコレクタに接続され、Ｈ・ＩＮ端子は前記トランジスタ１１３のコレクタに接続され、ＢＳ端子は信号ライン８５に接続されている。また、駆動回路７１において、Ｌ・ＯＵＴ端子およびＨ・ＯＵＴ端子は次段のスイッチング素子回路８に接続されている。
【００１５】
駆動回路７２において、Ｌ・ＩＮ端子は前記トランジスタ１１３のコレクタに接続され、Ｈ・ＩＮ端子は前記トランジスタ１１９のコレクタに接続され、ＢＳ端子は信号ライン８６に接続されている。また、駆動回路７２において、Ｌ・ＯＵＴ端子およびＨ・ＯＵＴ端子は次段のスイッチング素子回路８に接続されている。駆動回路７１および駆動回路７２は、それぞれＢＳ端子に入力されるスイッチング素子からのフィードバック信号によりブートストラップを構成している。
【００１６】
スイッチング素子回路８は、ＦＥＴ８１，８２およびＦＥＴ８３，８４からＨブリッジ構成のＦＥＴアレイを有し、ＦＥＴ８１のゲートは駆動回路７１のＬ・ＯＵＴ端子に、ＦＥＴ８２のゲートは駆動回路７１のＨ・ＯＵＴ端子に、ＦＥＴ８３のゲートは駆動回路７２のＬ・ＯＵＴ端子に、ＦＥＴ８４のゲートは駆動回路７２のＨ・ＯＵＴ端子にそれぞれ接続されている。
【００１７】
ＦＥＴ８１のドレインとＦＥＴ８２のソースとの接続点は信号ライン８５に接続されている。ＦＥＴ８１のソースは−電源に接続され、ＦＥＴ８２のドレインは＋電源に接続されている。ＦＥＴ８３のドレインとＦＥＴ８４のソースとの接続点は信号ライン８６に接続されている。ＦＥＴ８３のソースは−電源に接続され、ＦＥＴ８４のドレインは＋電源に接続されている。
【００１８】
信号ライン８５は抵抗ｒ１，ｒ２，ｒ３，ｒ４を介して接地され、信号ライン８６は抵抗ｒ５，ｒ６，ｒ７，ｒ８を介して接地されている。抵抗ｒ２と抵抗ｒ３の接続点には信号ライン３１が接続され、抵抗ｒ６と抵抗ｒ７の接続点には信号ライン３２が接続されている。
【００１９】
ローパスフィルタ９は、コンデンサ９１およびコイル９２から成るフィルタ回路と、コンデンサ９３およびコイル９３から成るフィルタ回路とを備えている。コイル９２の一端は信号ライン８５に接続され、その他端はコンデンサ９１を介して接地されている。コイル９４の一端は信号ライン８６に接続され、その他端はコンデンサ９３を介して接続されている。
【００２０】
コンデンサ９１とコイル９２との接続点は信号ライン９５に接続され、コンデンサ９３とコイル９４との接続点は信号ライン９６に接続されている。音声発生手段としての例えばスピーカ１０は信号ライン９５と信号ライン９６間に接続される。
【００２１】
次に、この従来の増幅器の動作について説明する。信号ライン１５に入力されたアナログ信号はスライスレベル調整回路１および出力オフセット調整回路２を経由して所定の電圧レベル内に収まったアナログ信号となり、ΔΣ変調１ビット変換ＬＳＩ３のＩＮ端子に入力される。ΔΣ変調１ビット変換ＬＳＩ３では、入力したアナログ信号に対してΔΣ変調１ビット変換を行う。
【００２２】
ここで、参考としてΔ変調とΔΣ変調について説明しておく。アナログ信号を１ビット信号に符号化する方法として、最も良く知られているものにΔ変調符号化方式がある。このΔ変調符号化方式はアナログ信号波形を段階状の波形で追跡して符号化する。例えば、アナログ信号の上昇勾配が大きい時は「１」に符号化し、アナログ信号の下降勾配が大きい時は「０」に符号化される。即ち、Δ変調により得られる１ビット信号は、アナログ信号の傾き、つまり微分値の大きさを「１」「０」の頻度で表している。
【００２３】
一方、ΔΣ変調では、Δ変調に対し、入力されるアナログ信号を予め積分しておけば、元の信号の振幅に対応した符号列が生成されることになる。このΔΣ変調における１次ΔΣ変調の原理図を図５に示す。
【００２４】
この図５において、積分手段の出力が「正」であれば、入力側に対し「正の単位ベクトル」を減算し、積分手段の出力が「負」であれば、入力側に対し「負の単位ベクトル」を減算する。積分手段の出力が増大した場合、即ち入力信号（アナログ信号）の振幅が増大した場合、これを抑制するため１標本化遅延手段を介して負帰還がかかる。
【００２５】
言い換えると、積分手段の出力が継続的に「正」であると言うことは、入力信号の振幅が大きいことを意味し、量子化手段により「１」に符号化される頻度が多くなる。同様に、積分手段の出力が継続的に「負」であると言うことは、入力信号の振幅が小さいことを意味し、量子化手段により「０」に符号化される頻度が多くなる。このような１次ΔΣ変調の動作により、入力信号の振幅に対応した２値符号を得ることができる。
【００２６】
図３に戻って、ΔΣ変調１ビット変換ＬＳＩ３は、入力したアナログ信号に対してΔΣ変調１ビット変換を行い、時間軸方向にアナログ的な値を持つＰＤＭ信号をＯＵＴ＋端子とＯＵＴ−端子から出力する。なお、ＯＵＴ＋端子から出力されるＰＤＭ信号はアナログ信号の正電圧方向の振幅に対応し変調信号であり、ＯＵＴ−端子から出力されるＰＤＭ信号はアナログ信号の負電圧方向の振幅に対応する変調信号である。
【００２７】
ΔΣ変調１ビット変換ＬＳＩ３のＯＵＴ＋端子とＯＵＴ−端子から出力された各ＰＤＭ信号は、デッドタイムコントロール回路４を通ることにより、波形の立ち上がりが立ち下りに比べ、例えば、２０ナノ秒から２５ナノ秒遅れることになる。これは最終段のスイッチング素子回路８のスイッチング動作におけるロスを減らすためである。
【００２８】
デッドタイムコントロール回路４を通った各ＰＤＭ信号は、波形整形回路５により方形波または矩形波となり、レベルシフト回路６に入力される。波形整形回路５のＡＮＤゲート回路５１，５２には、例えば±５Ｖ電源が供給され、出力信号電圧は中点電位（０Ｖ）を基準にして±５Ｖで変化する。したがって、ＡＮＤゲート回路５１，５２から出力される各ＰＤＭ信号は、±５Ｖの振幅で変化する信号となる。
【００２９】
次のレベルシフト回路１１では、トランジスタ１１３，１１９を中心にした動作により、前記ＡＮＤゲート回路５１，５２からの各ＰＤＭ信号のＤＣ電圧レベルを所定のＤＣ電圧レベルにレベルシフトする。即ち、レベルシフト回路１１の次段のスイッチング素子駆動回路７が、例えば＋９Ｖ電源で動作するため、ＡＮＤゲート回路５１，５２の出力信号を直接にスイッチング素子駆動回路７に与えても、スイッチング素子駆動回路７は動作しない。そこで、スイッチング素子駆動回路７の前段にレベルシフト回路１１を設け、ＡＮＤゲート回路５１，５２からの各ＰＤＭ信号のＤＣ電圧レベルを所定のＤＣ電圧レベルにレベルシフトしている。
【００３０】
図４に示すレベルシフト回路１１において、＋電源と−電源が供給されたトランジスタ１１３，１１９はＡＮＤゲート回路５１，５２から入力された各ＰＤＭ信号によりスイッチング動作し、所定のＤＣ電圧レベルに変化した各ＰＤＭ信号をスイッチング素子駆動回路７へ供給する。前記所定のＤＣ電圧レベルは、トランジスタ１１３の回路では抵抗１１１と抵抗１１６の抵抗値を調整することにより設定され、トランジスタ１１９の回路では抵抗１１７と抵抗１２２の抵抗値を調整することにより設定される。したがって、トランジスタ１１３，１１９の各コレクタから出力されるＰＤＭ信号は、例えば、ＤＣ電圧レベル（中点電位）を約２Ｖ底上げした５Ｖ振幅の信号となる。
【００３１】
トランジスタ１１３のコレクタから出力されたＰＤＭ信号は、スイッチング素子駆動回路７における駆動回路７１のＨ・ＩＮ端子および駆動回路７２のＬ・ＩＮ端子に入力される。また、トランジスタ１１９のコレクタから出力されたＰＤＭ信号は、スイッチング素子駆動回路７における駆動回路７１のＬ・ＩＮ端子および駆動回路７２のＨ・ＩＮ端子に入力される。
【００３２】
スイッチング素子駆動回路７には、例えば＋９Ｖの電源が供給されており、出力信号の電圧は−電源を基準にして９Ｖ以下の範囲で変化する。スイッチング素子駆動回路７における駆動回路７１は、Ｌ・ＩＮ端子およびＨ・ＩＮ端子に入力されたＰＤＭ信号に従ってスイッチング駆動信号を作成し、このスイッチング駆動信号をＬ・ＯＵＴ端子およびＨ・ＯＵＴ端子から出力し、スイッチング素子回路８のＦＥＴ８１およびＦＥＴ８２をスイッチング動作する。
【００３３】
また、駆動回路７２は、Ｌ・ＩＮ端子およびＨ・ＩＮ端子に入力されたＰＤＭ信号に従ってスイッチング駆動信号を作成し、このスイッチング駆動信号をＬ・ＯＵＴ端子およびＨ・ＯＵＴ端子から出力し、スイッチング素子回路８のＦＥＴ８３およびＦＥＴ８４をスイッチング動作する。
【００３４】
なお、ＦＥＴ８１，８３の動作点は、基準電圧がスイッチング素子駆動回路７と同じであるため、そのまま−電源を基準に９Ｖ振幅で駆動されるが、ＦＥＴ８２，８４の動作点は、＋電源が基準となるため、そのままでは駆動しない。
【００３５】
これを解消するために、スイッチング素子回路８の出力のフィードバック信号を、駆動回路７１，７２のＢＳ端子より駆動回路７１，７２内のブートストラップに入力し、このブートストラップの動作によりＨ・ＯＵＴ端子から出力されるスイッチング駆動信号の振幅を−電源を基準に例えば＋６Ｖ位の振幅にし、ＦＥＴ８２，８４を駆動可能にしている。
【００３６】
スイッチング素子回路８では、駆動回路７１からのスイッチング駆動信号によりＦＥＴ８１，８２がスイッチング動作して、電力増幅されたスイッチング出力信号をローパスフィルタ９のコイル９２の一端に入力し、また、駆動回路７２からのスイッチング駆動信号によりＦＥＴ８３，８４がスイッチング動作して、電力増幅されたスイッチング出力信号をローパスフィルタ９のコイル９４の一端に入力する。
【００３７】
ローパスフィルタ９は、コイル９２およびコンデンサ９１によるフィルタ回路と、コイル９４およびコンデンサ９３によるフィルタ回路とによって、スイッチング素子回路８のスイッチング出力信号から高周波成分を取り除き、アナログの音声信号を取り出し、スピーカ１０に供給する。これにより、スピーカ１０から音声が発生することになる。
【００３８】
【発明が解決しようとする課題】
ところで、前述したように、ＰＤＭ信号を波形整形する波形整形回路５の電源電圧と、最終段のスイッチング素子を駆動させるためのスイッチング素子駆動回路７の電源電圧とは通常は異なっており、波形整形されたＰＤＭ信号をスイッチング素子駆動回路７の入力信号とするには、スイッチング素子駆動回路７の電源電圧を基準としたＤＣ電圧レベルにＰＤＭ信号を補正する必要があり、この補正を行う回路がレベルシフト回路１１である。
【００３９】
そこで、従来の増幅器におけるレベルシフト回路１１では、スイッチング素子であるトランジスタ１１３，１１９を用いて、次段のスイッチング素子駆動回路７に入力するＰＤＭ信号のＤＣ電圧レベルを変えている。
【００４０】
しかしながら、このような従来の増幅器におけるレベルシフト回路１１は、スイッチング素子であるトランジスタ１１３，１１９を用いて信号電圧の処理が行われているため、スイッチング動作による信号の処理速度の遅延が生じ、この信号の処理速度の遅延により、スピーカに供給される音声出力信号に歪みが発生することもあり、音質の低下を招くこともあった。
【００４１】
本発明は上記のような課題を解決するためになされたもので、レベルシフト回路における信号の処理速度を高速化して音声などの出力信号の歪みの発生を抑制できる増幅器を提供することを目的とする。
【００４２】
【課題を解決するための手段】
斯かる課題を解決するべく本発明は、入力されたアナログ信号をアナログ／デジタル変換系回路によりデジタル信号に変換し、この変換されたデジタル信号を増幅系回路にてスイッチング信号として電力増幅し、この電力増幅されたスイッチング信号からアナログ信号を取り出して出力するように構成されており、前記アナログ／デジタル変換系回路からのデジタル信号のＤＣ成分を除去するＤＣ成分除去手段と、該ＤＣ成分除去手段からのデジタル信号をレベルシフトするために前記増幅系回路の電源電圧に基づいて前記ＤＣ成分除去手段からの信号ラインを所定のＤＣ電圧レベルに設定するレベル設定手段とを有するレベルシフト回路を、前記アナログ／デジタル変換系回路と前記増幅系回路との間に備えた増幅器を提供する。
【００４３】
この発明の増幅器によれば、前記アナログ／デジタル変換系回路からのデジタル信号は、前記レベルシフト回路のＤＣ成分除去手段によりＤＣ成分が除去されることより、前記レベルシフト回路に対して前記アナログ／デジタル変換系回路のＤＣ電圧の影響が排除され、更に、前記レベル設定手段により前記ＤＣ成分除去手段からの信号ラインのＤＣ電圧レベルが前記増幅系回路の電源電圧に基づいて設定されることにより、前記信号ラインに乗ったデジタル信号のＤＣ電圧レベルは、次段の増幅系回路が動作可能なＤＣ電圧レベルに変えられる。
【００４４】
このように前記デジタル信号のレベルシフトは、トランジスタなどのスイッチング素子を用いず、前記増幅系回路の電源電圧に基づくＤＣ電圧レベルにより行うので、前記レベルシフト回路における信号の処理速度が高速化し、これにより前記増幅系回路の出力信号の歪みの発生が抑制されて、出力信号の精度を高めることができる。この出力信号がアナログの音声信号である場合は、音質の精度の高い音声を発生させることが可能になる。
【００４５】
また、本発明は、入力されたアナログ信号からΔΣ変調されたＰＤＭ信号を出力する変調回路と、該変調回路からのＰＤＭ信号を波形整形する波形整形回路と、該波形整形回路で波形整形されたＰＤＭ信号のＤＣ電圧レベルを所定のＤＣ電圧レベルに変えるレベルシフト回路と、該レベルシフト回路からの出力信号に基づいて駆動信号を出力する駆動信号出力回路と、該駆動信号出力回路からの駆動信号に基づいて音声発生手段を駆動させる音声発生駆動回路とを備えた構成を有し、前記波形整形回路からのＰＤＭ信号のＤＣ成分を除去するＤＣ成分除去手段と、該ＤＣ成分除去手段からのＰＤＭ信号をレベルシフトするために前記駆動信号出力回路の電源電圧に基づいて前記ＤＣ成分除去手段からの信号ラインを所定のＤＣ電圧レベルに設定するレベル設定手段とを、前記レベルシフト回路に設けた増幅器を提供する。
【００４６】
この発明の増幅器によれば、前記波形整形回路からのＰＤＭ信号は、前記レベルシフト回路のＤＣ成分除去手段によりＤＣ成分が除去されることより、前記レベルシフト回路に対して前記波形整形回路のＤＣ電圧の影響が排除され、更に、前記レベル設定手段により、前記ＤＣ成分除去手段からの信号ラインのＤＣ電圧レベルが前記駆動信号出力回路の電源電圧に基づいて設定されることにより、前記信号ラインに乗ったＰＤＭ信号のＤＣ電圧レベルは、次段の駆動信号出力回路が動作可能なＤＣ電圧レベルに変えられる。
【００４７】
このように前記ＰＤＭ信号のレベルシフトは、トランジスタなどのスイッチング素子を用いず、前記駆動信号出力回路の電源電圧に基づくＤＣ電圧レベルにより行うので、前記レベルシフト回路における信号の処理速度が高速化し、これにより、最終段の音声発生駆動回路の音声出力信号の歪みの発生が抑制されて、音声出力信号の精度を高めることができ、したがって、音質の精度の高い音声を発生させることが可能になる。
【００４８】
好ましくは、前記ＤＣ成分除去手段としてはコンデンサを用いることにより、簡単な回路で、前記レベルシフト回路は、前記波形整形回路からのＰＤＭ信号のＤＣ成分を除去でき、これにより、前記波形整形回路によるＤＣ電圧の影響を排除でき、レベルシフト動作の精度を上げることができる。
【００４９】
好ましくは、前記レベル設定手段としてはダイオードと抵抗を用いることにより、簡単な回路で、前記レベルシフト回路は、前記駆動信号出力回路の電源電圧に基づいてＤＣ電圧レベルを設定でき、前記波形整形回路からのＰＤＭ信号のＤＣ電圧レベルを所定のＤＣ電圧レベルに変えることができる。
【００５０】
しかも、ＰＤＭ信号のレベルシフトは、トランジスタなどのスイッチング素子を用いずに、前記ダイオードと抵抗により、前記レベルシフト回路のＤＣ電圧レベルが次段の駆動信号出力回路の電源電圧に基づいて設定できるので、前記レベルシフト回路における信号の処理速度が高速化し、これにより、最終段の音声発生駆動回路の音声出力信号の歪みの発生が抑制されて、音声出力信号の精度を高めることに貢献できる。
【００５１】
好ましくは、前記レベルシフト回路は、前記ダイオードのアノードがマイナス電源に接続され、そのカソードが前記コンデンサと前記駆動信号出力回路間の信号ラインに接続され、前記信号ラインと前記駆動信号出力回路の電源電圧に基づくプラス電源間に抵抗が接続された回路構成を有する。
【００５２】
この構成のレベルシフト回路によれば、前記抵抗を経由して前記プラス電源が前記信号ラインに供給され、前記ダイオードを経由してマイナス電源が同じく前記信号ラインに供給されることにより、前記ラインには所定のＤＣ電圧レベルが設定される。前記波形整形回路からのＰＤＭ信号は、前記コンデンサによりＤＣ成分が除去され、前記信号ラインに乗ると、次段の駆動信号出力回路が動作できるようにレベルシフトされる。
【００５３】
このように、ＰＤＭ信号のレベルシフトは、トランジスタなどのスイッチング素子を用いずに、前記ダイオードと前記抵抗により、前記レベルシフト回路のＤＣ電圧レベルが前記駆動信号出力回路の電源電圧に基づいて設定できるので、前記レベルシフト回路における信号の処理速度が高速化し、これにより、最終段の音声発生駆動回路の音声出力信号の歪みの発生が抑制されて、音声出力信号の精度を高めることに貢献できる。
【００５４】
なお、前記ダイオードのカソードと前記信号ライン間にダイオードと抵抗による並列回路を接続すれば、信号ライン上の信号の立ち上がりおよび立ち下り速度を速くでき、信号の精度を高めることができるので、より好ましい。
【００５５】
【発明の実施の形態】
以下、添付図面を参照しつつ、本発明の実施の形態について説明する。図１は本発明の一実施形態に係る増幅器の概略構成を示す回路図である。また、図２は図１中のレベルシフト回路６の詳細な回路図である。
【００５６】
この増幅器は、入力された音声のアナログ信号に対するスライスレベル電圧を設定するスライスレベル電圧設定回路１と、このスライスレベル電圧設定回路１の出力信号に対する後段回路のオフセット電圧を調整する出力オフセット調整回路２と、前記スライスレベル電圧設定回路１および前記出力オフセット調整回路２を通って入力されたアナログ信号をΔΣ変調１ビット変換してＰＤＭ（ｐｕｌｓｅ　ｄｕｒａｔｉｏｎ　ｍｏｄｕｌａｔｉｏｎ）信号として出力するΔΣ変調１ビット変換ＬＳＩ３と、このΔΣ変調１ビット変換ＬＳＩ３からのＰＤＭ信号の最終段回路でのロスを減らすために該ＰＤＭ信号の立ち上がりを立ち下がりよりも遅らせるデッドタイムコントロール回路４と、このデッドタイムコントロール回路４からのＰＤＭ信号を波形整形して方形波または矩形波のＰＤＭ信号とする波形整形回路５とから構成されるアナログ／デジタル変換系回路を備えている。
【００５７】
また、この増幅器は、前記波形整形回路５からのＰＤＭ信号を所定のＤＣ電圧レベルにレベルシフトするレベルシフト回路６を備え、更に、そのレベルシフト回路６によりレベルシフトされたＰＤＭ信号により動作しスイッチング素子を駆動させるスイッチング駆動信号を出力するスイッチング素子駆動回路７と、このスイッチング素子駆動回路７からのスイッチング駆動信号をスイッチング素子により電力増幅するスイッチング素子回路８と、このスイッチング素子回路８からの電力増幅されたスイッチング出力信号のうち音声信号に相当するアナログ信号を取り出しスピーカ１０に出力するローパスフィルタ９とから構成される増幅系回路を備えている。
【００５８】
スライスレベル電圧設定回路１は、アナログ信号を入力する信号ライン１５上に直列接続された抵抗１３およびコンデンサ１４と、抵抗１３とコンデンサ１４間の接続点にアノードが接続されたダイオード１１およびカソードが接続されたダイオード１２とを備えている。ダイオード１１のカソードおよびダイオード１２のアノードは、設定されるスライスレベルに応じて＋電源または−電源に接続される。
【００５９】
出力オフセット調整回路２は、信号ライン１５上の抵抗２４と、この抵抗２４と前記コンデンサ１４間の接続点に可変接点が接続された可変抵抗２２と、この可変抵抗２２の一端に接続された抵抗２１と、同じく可変抵抗２２の他端に接続された抵抗２３とを備えている。抵抗２１の他端は調整されるオフセット電圧に応じて＋電源または−電源に接続される。抵抗２３の他端は接地されている。
【００６０】
ΔΣ変調１ビット変換ＬＳＩ３は、スライスレベル電圧設定回路１および出力オフセット調整回路２を通ったアナグロ信号を入力するＩＮ端子と、その入力されたアナログ信号をΔΣ変調１ビット変換したＰＤＭ信号を出力するハイサイドのＯＵＴ＋端子およびローサイドのＯＵＴ−端子と、変調の歪みを最小にするためハイサイドのフィードバック信号を信号ライン３１および抵抗３５を介して入力するハイサイドのＮＦ＋端子およびローサイドのフィードバック信号を信号ライン３２および抵抗３６を介して入力するローサイドのＮＦ−端子とを備えている。
【００６１】
デッドタイムコントロール回路４は、コンデンサ４１とダイオード４２と抵抗４３から成る回路と、コンデンサ４４とダイオード４５と抵抗４６から成る回路とを備えている。ダイオード４２のカソードと抵抗４３の一端は、ΔΣ変調１ビット変換ＬＳＩ３のＯＵＴ−端子に接続された信号ライン３４に接続され、ダイオード４２のアノードと抵抗４３の他端はコンデンサ４１により＋電源にプルアップされ、また、次段の波形整形回路５の一方の入力端に接続されている。
【００６２】
また、ダイオード４５のカソードと抵抗４６の一端は、ΔΣ変調１ビット変換ＬＳＩ３のＯＵＴ＋端子に接続された信号ライン３３に接続され、ダイオード４５のアノードと抵抗４６の他端は、コンデンサ４４により−電源にプルアップされ、また、次段の波形整形回路５の他方の入力端に接続されている。
【００６３】
波形整形回路５は、ＡＮＤゲート回路５１とＡＮＤゲート回路５２を備えている。ＡＮＤゲート回路５１の入力端は、前記コンデンサ４１とダイオード４２と抵抗４３との接続点に接続されている。ＡＮＤゲート回路５２の入力端は、前記コンデンサ４４とダイオード４５と抵抗４６との接続点に接続されている。
【００６４】
レベルシフト回路６は、図２に示すようにコンデンサ６１、ダイオード６２、ダイオード６３、抵抗６４、および抵抗６５から構成される回路と、コンデンサ６６、ダイオード６７、ダイオード６８、抵抗６９、および抵抗７０から構成される回路とを備えている。
【００６５】
コンデンサ６１，６２は、波形整形回路５からのＰＤＭ信号のＤＣ成分を除去するＤＣ成分除去手段として用いられる。ダイオード６２，６７および抵抗６５，７０は、コンデンサ６１，６２からのＰＤＭ信号をレベルシフトするためにスイッチング素子駆動回路７の電源電圧に基づいて信号ライン７３，７４を所定のＤＣ電圧レベルに設定するレベル設定手段として用いられる。
【００６６】
また、ダイオード６３と抵抗６４による並列回路、およびダイオード６８と抵抗６９による並列回路は、信号ライン７３，７４上の信号の立ち上がりおよび立ち下り速度を速くし、信号の精度を高めるために用いられる。
【００６７】
コンデンサ６１の一端はＡＮＤゲート回路５１の出力端に接続され、その他端は信号ライン７３に接続されている。ダイオード６２のアノードは−電源に接続され、そのカソードはダイオード６３のアノードおよび抵抗６４の一端に接続されている。ダイオード６３のカソードおよび抵抗６４の他端は信号ライン７３に接続されている。抵抗６５の一端は信号ライン７３に接続され、その他端は＋電源に接続されている。
【００６８】
コンデンサ６６の一端はＡＮＤゲート回路５２の出力端に接続され、その他端は信号ライン７４に接続されている。ダイオード６７のアノードは−電源に接続され、そのカソードはダイオード６８のアノードおよび抵抗６９の一端に接続されている。ダイオード６８のカソードおよび抵抗６９の他端は信号ライン７４に接続されている。抵抗７０の一端は信号ライン７４に接続され、その他端は＋電源に接続されている。
【００６９】
このような回路構成により、＋電源には後段のスイッチング素子駆動回路７の電源電圧と同じ例えば＋９Ｖが与えられ、信号ライン７３には、＋電源が抵抗６５を介して供給されると共に、−電源がダイオード６２およびダイオード６３と抵抗６４との並列回路を介して供給されることによって得られるＤＣ電圧レベルが設定される。したがってコンデンサ６１を通過してＤＣ成分が除去されたＰＤＭ信号は、信号ライン７３上のＤＣ電圧レベルによりＤＣ電圧レベルが上昇され次段のスイッチング素子駆動回路７が動作可能な状態にレベルシフトされる。
【００７０】
また、信号ライン７４には、＋電源が抵抗７０を介して供給されると共に、−電源がダイオード６７およびダイオード６８と抵抗６９との並列回路を介して供給されることによって得られるＤＣ電圧レベルが設定される。したがって、コンデンサ６６を通過してＤＣ成分が除去されたＰＤＭ信号は、信号ライン７４上のＤＣ電圧レベルによりＤＣ電圧レベルが上昇され、次段のスイッチング素子駆動回路７が動作可能な状態にレベルシフトされる。
【００７１】
スイッチング素子駆動回路７は駆動回路７１と駆動回路７２を備えている。駆動回路７１において、Ｌ・ＩＮ端子は前記信号ライン７４に接続され、Ｈ・ＩＮ端子は前記信号ライン７３に接続され、ＢＳ端子は信号ライン８５に接続されている。また、駆動回路７１において、Ｌ・ＯＵＴ端子およびＨ・ＯＵＴ端子は次段のスイッチング素子回路８に接続されている。
【００７２】
駆動回路７２において、Ｌ・ＩＮ端子は前記信号ライン７３に接続され、Ｈ・ＩＮ端子は前記信号ライン７４に接続され、ＢＳ端子は信号ライン８６に接続されている。また、駆動回路７２において、Ｌ・ＯＵＴ端子およびＨ・ＯＵＴ端子は次段のスイッチング素子回路８に接続されている。駆動回路７１および駆動回路７２は、それぞれＢＳ端子に入力されるスイッチング素子からのフィードバック信号によりブートストラップを構成している。
【００７３】
スイッチング素子回路８は、ＦＥＴ８１，８２およびＦＥＴ８３，８４からＨブリッジ構成のＦＥＴアレイを有し、ＦＥＴ８１のゲートは駆動回路７１のＬ・ＯＵＴ端子に、ＦＥＴ８２のゲートは駆動回路７１のＨ・ＯＵＴ端子に、ＦＥＴ８３のゲートは駆動回路７２のＬ・ＯＵＴ端子に、ＦＥＴ８４のゲートは駆動回路７２のＨ・ＯＵＴ端子にそれぞれ接続されている。
【００７４】
ＦＥＴ８１のドレインとＦＥＴ８２のソースとの接続点は信号ライン８５に接続されている。ＦＥＴ８１のソースは−電源に接続され、ＦＥＴ８２のドレインは＋電源に接続されている。ＦＥＴ８３のドレインとＦＥＴ８４のソースとの接続点は信号ライン８６に接続されている。ＦＥＴ８３のソースは−電源に接続され、ＦＥＴ８４のドレインは＋電源に接続されている。
【００７５】
信号ライン８５は抵抗ｒ１，ｒ２，ｒ３，ｒ４を介して接地され、信号ライン８６は抵抗ｒ５，ｒ６，ｒ７，ｒ８を介して接地されている。抵抗ｒ２と抵抗ｒ３の接続点には信号ライン３１が接続され、抵抗ｒ６と抵抗ｒ７の接続点には信号ライン３２が接続されている。
【００７６】
ローパスフィルタ９は、コンデンサ９１およびコイル９２から成るフィルタ回路と、コンデンサ９３およびコイル９３から成るフィルタ回路とを備えている。コイル９２の一端は信号ライン８５に接続され、その他端はコンデンサ９１を介して接地されている。コイル９４の一端は信号ライン８６に接続され、その他端はコンデンサ９３を介して接続されている。コンデンサ９１とコイル９２との接続点は信号ライン９５に接続され、コンデンサ９３とコイル９４との接続点は信号ライン９６に接続されている。音声発生手段としての例えばスピーカ１０は信号ライン９５と信号ライン９６間に接続される。
【００７７】
次に、この実施形態による増幅器の動作について説明する。信号ライン１５に入力されたアナログ信号はスライスレベル調整回路１および出力オフセット調整回路２を経由して所定の電圧レベル内に収まったアナログ信号となり、ΔΣ変調１ビット変換ＬＳＩ３のＩＮ端子に入力される。ΔΣ変調１ビット変換ＬＳＩ３では入力したアナログ信号に対してΔΣ変調１ビット変換を行う。このΔΣ変調１ビット変換については前述したので、ここでは説明を省略する。
【００７８】
ΔΣ変調１ビット変換ＬＳＩ３は、入力したアナログ信号に対してΔΣ変調１ビット変換を行い、時間軸方向にアナログ的な値を持つＰＤＭ信号をＯＵＴ＋端子とＯＵＴ−端子から出力する。なお、ＯＵＴ＋端子から出力されるＰＤＭ信号はアナログ信号の正電圧方向の振幅に対応し変調信号であり、ＯＵＴ−端子から出力されるＰＤＭ信号はアナログ信号の負電圧方向の振幅に対応する変調信号である。
【００７９】
ΔΣ変調１ビット変換ＬＳＩ３のＯＵＴ＋端子とＯＵＴ−端子から出力された各ＰＤＭ信号は、デッドタイムコントロール回路４を通ることにより、波形の立ち上がりが立ち下りに比べ例えば２０ナノ秒から２５ナノ秒遅れることになる。これは最終段のスイッチング素子回路８のスイッチング動作におけるロスを減らすためである。
【００８０】
デッドタイムコントロール回路４を通った各ＰＤＭ信号は、波形整形回路５により方形波または矩形波となり、レベルシフト回路６に入力される。波形整形回路５のＡＮＤゲート回路５１，５２には、例えば±５Ｖ電源が供給され、出力信号電圧は中点電位（０Ｖ）を基準にして±５Ｖで変化する。したがって、ＡＮＤゲート回路５１，５２から出力される各ＰＤＭ信号は、±５Ｖの振幅で変化する信号となる。
【００８１】
レベルシフト回路６では、図２で説明したように、＋電源には次段のスイッチング素子駆動回路７の電源電圧と同じ例えば＋９Ｖが与えられ、信号ライン７３には＋電源が抵抗６５を介して供給されると共に、−電源がダイオード６２およびダイオード６３と抵抗６４との並列回路を介して供給されることによって得られるＤＣ電圧レベルが設定される。したがって、コンデンサ６１を通過してＤＣ成分が除去されたＰＤＭ信号は、信号ライン７３上のＤＣ電圧レベルによりＤＣ電圧レベルが変えられ、次段のスイッチング素子駆動回路７が動作可能な状態にレベルシフトされる。
【００８２】
また、信号ライン７４には、＋電源が抵抗７０を介して供給されると共に、−電源がダイオード６７およびダイオード６８と抵抗６９との並列回路を介して供給されることによって得られるＤＣ電圧レベルが設定される。したがって、コンデンサ６６を通過してＤＣ成分が除去されたＰＤＭ信号は、信号ライン７４上のＤＣ電圧レベルによりＤＣ電圧レベルが変えられ、次段のスイッチング素子駆動回路７が動作可能な状態にレベルシフトされる。
【００８３】
例えば、ＰＤＭ信号の＋５Ｖのパルスがコンデンサ６１を通過し、このパルスが信号ライン７３上に乗ると、＋電源の＋９Ｖが抵抗６５を介して信号ライン７３に供給されて得られる＋バイアス電圧により、そのパルスが正電位方向にレベルシフトする。また、ＰＤＭ信号の−５Ｖのパルスがコンデンサ６１を通過し、このパルスが信号ライン７３上に乗ると、−電源がダイオード６２およびダイオード６３を介して信号ライン７３に供給されて得られる−バイアス電圧により、そのパルスが負電位方向にレベルシフトする。
【００８４】
即ち、レベル設定手段であるダイオード６２および抵抗６５により信号ライン７３にＤＣ電圧レベルが設定されるので、信号ライン７３上に乗ったＰＤＭ信号はレベルシフトが可能になる。これにより、レベルシフト回路６の出力信号は、中点電位が例えば、約２Ｖ底上げされた５Ｖ振幅の信号となる。
【００８５】
次に、スイッチング素子駆動回路７には、例えば＋９Ｖの電源が供給されており、出力信号の電圧は−電源を基準にして９Ｖ以下の範囲で変化する。スイッチング素子駆動回路７における駆動回路７１は、Ｌ・ＩＮ端子およびＨ・ＩＮ端子に入力されたＰＤＭ信号に従ってスイッチング駆動信号を作成し、このスイッチング駆動信号をＬ・ＯＵＴ端子およびＨ・ＯＵＴ端子から出力し、スイッチング素子回路８のＦＥＴ８１およびＦＥＴ８２をスイッチング動作する。
【００８６】
また、駆動回路７２は、Ｌ・ＩＮ端子およびＨ・ＩＮ端子に入力されたＰＤＭ信号に従ってスイッチング駆動信号を作成し、このスイッチング駆動信号をＬ・ＯＵＴ端子およびＨ・ＯＵＴ端子から出力し、スイッチング素子回路８のＦＥＴ８３およびＦＥＴ８４をスイッチング動作する。
【００８７】
なお、ＦＥＴ８１，８３の動作点は、基準電圧がスイッチング素子駆動回路７と同じであるため、そのまま−電源を基準に９Ｖ振幅で駆動されるが、ＦＥＴ８２，８４の動作点は、＋電源が基準となるため、そのままでは駆動しない。これを解消するためにスイッチング素子回路８の出力のフィードバック信号を、駆動回路７１，７２のＢＳ端子より駆動回路７１，７２内のブートストラップに入力し、このブートストラップの動作によりＨ・ＯＵＴ端子から出力されるスイッチング駆動信号の振幅を−電源を基準に例えば＋６Ｖ位の振幅にし、ＦＥＴ８２，８４を駆動可能にしている。
【００８８】
スイッチング素子回路８では、駆動回路７１からのスイッチング駆動信号によりＦＥＴ８１，８２がスイッチング動作して、電力増幅されたスイッチング出力信号をローパスフィルタ９のコイル９２の一端に入力し、また、駆動回路７２からのスイッチング駆動信号によりＦＥＴ８３，８４がスイッチング動作して、電力増幅されたスイッチング出力信号をローパスフィルタ９のコイル９４の一端に入力する。
【００８９】
ローパスフィルタ９は、コイル９２およびコンデンサ９１によるフィルタ回路と、コイル９４およびコンデンサ９３によるフィルタ回路とによって、スイッチング素子回路８のスイッチング出力信号から高周波成分を取り除き、アナログの音声信号を取り出し、スピーカ１０に供給する。これにより、スピーカ１０から音声が発生することになる。
【００９０】
なお、本実施形態では、音声のアナログ信号をＰＤＭ信号に変換し、このＰＤＭ信号から再び音声のアナログ信号を作成し、電力増幅したアナログ信号を出力する増幅器に備えられるレベルシフト回路の回路構成ついて説明したが、音声以外のアナログ信号をデジタル処理して電力増幅したアナログ信号を出力する増幅器についても、同様な回路構成のレベルシフト回路をアナログ／デジタル変換系回路と増幅系回路間に設けても良い。
【００９１】
本実施形態によれば、波形整形回路５からのＰＤＭ信号は、レベルシフト回路６のコンデンサ６１，６６によりＤＣ成分が除去されることより、レベルシフト回路６に対して波形整形回路５のＤＣ電圧の影響が排除され、更に、ダイオード６２，６３，６７，６８および抵抗６５，７０により、コンデンサ６１，６６からの信号ライン７３，７４のＤＣ電圧レベルがスイッチング素子駆動回路７の電源電圧に基づいて設定されることにより、信号ライン７３，７４に乗ったＰＤＭ信号のＤＣ電圧レベルは、スイッチング素子駆動回路７が動作可能なＤＣ電圧レベルに変えられる。
【００９２】
このようにＰＤＭ信号のレベルシフトは、トランジスタなどのスイッチング素子を用いず、スイッチング素子駆動回路７の電源電圧に基づくＤＣ電圧レベルにより行うので、レベルシフト回路６における信号の処理速度が高速化し、これにより、最終段のスイッチング素子回路８の音声出力信号の歪みの発生が抑制されて、音声出力信号の精度を高めることができ、したがって、音質精度の高い音声を発生させることが可能になる。
【００９３】
また、レベルシフト回路６は、従来のようにトランジスタを用いていないので熱損失が少なくなり、増幅器としての効率が改善され、また、部品点数が減って回路構成も簡単化し、増幅器のコストダウンも図れる。
【００９４】
【発明の効果】
以上のように本発明の増幅器によれば、アナログ／デジタル変換系回路からのデジタル信号のＤＣ成分を除去するＤＣ成分除去手段と、該ＤＣ成分除去手段からのデジタル信号をレベルシフトするために増幅系回路の電源電圧に基づいて前記ＤＣ成分除去手段からの信号ラインを所定のＤＣ電圧レベルに設定するレベル設定手段とを有するレベルシフト回路が、前記アナログ／デジタル変換系回路と前記増幅系回路との間に備えられている。
【００９５】
したがって、前記アナログ／デジタル変換系回路からのデジタル信号は、前記レベルシフト回路のＤＣ成分除去手段によりＤＣ成分が除去されることより、前記レベルシフト回路に対して前記アナログ／デジタル変換系回路のＤＣ電圧の影響が排除され、更に、前記レベル設定手段により前記ＤＣ成分除去手段からの信号ラインのＤＣ電圧レベルが前記増幅系回路の電源電圧に基づいて設定されることにより、前記信号ラインに乗ったデジタル信号のＤＣ電圧レベルは、次段の増幅系回路が動作可能なＤＣ電圧レベルに変えられる。
【００９６】
このように前記デジタル信号のレベルシフトは、トランジスタなどのスイッチング素子を用いず、前記増幅系回路の電源電圧に基づくＤＣ電圧レベルにより行うので、前記レベルシフト回路における信号の処理速度が高速化し、これにより前記増幅系回路の出力信号の歪みの発生が抑制されて、出力信号の精度を高めることができる。この出力信号がアナログの音声信号である場合は、音質の精度の高い音声を発生させることが可能になる。
【００９７】
また、本発明の増幅器によれば、入力されたアナログ信号からΔΣ変調されたＰＤＭ信号を出力する変調回路と、該変調回路からのＰＤＭ信号を波形整形する波形整形回路と、該波形整形回路で波形整形されたＰＤＭ信号のＤＣ電圧レベルを所定のＤＣ電圧レベルに変えるレベルシフト回路と、該レベルシフト回路からの出力信号に基づいて駆動信号を出力する駆動信号出力回路と、該駆動信号出力回路からの駆動信号に基づいて音声発生手段を駆動させる音声発生駆動回路とを備えた構成を有し、前記波形整形回路からのＰＤＭ信号のＤＣ成分を除去するＤＣ成分除去手段と、該ＤＣ成分除去手段からのＰＤＭ信号をレベルシフトするために前記駆動信号出力回路の電源電圧に基づいて前記ＤＣ成分除去手段からの信号ラインを所定のＤＣ電圧レベルに設定するレベル設定手段とが前記レベルシフト回路に備えられている。
【００９８】
したがって、前記波形整形回路からのＰＤＭ信号は、前記レベルシフト回路のＤＣ成分除去手段によりＤＣ成分が除去されることより、前記レベルシフト回路に対して前記波形整形回路のＤＣ電圧の影響が排除され、更に、前記レベル設定手段により、前記ＤＣ成分除去手段からの信号ラインのＤＣ電圧レベルが前記駆動信号出力回路の電源電圧に基づいて設定されることにより、前記信号ラインに乗ったＰＤＭ信号のＤＣ電圧レベルは、前記駆動信号出力回路が動作可能なＤＣ電圧レベルに変えられる。
【００９９】
このように前記ＰＤＭ信号のレベルシフトは、トランジスタなどのスイッチング素子を用いず、前記駆動信号出力回路の電源電圧に基づくＤＣ電圧レベルにより行うので、前記レベルシフト回路における信号の処理速度が高速化し、これにより、最終段の音声発生駆動回路の音声出力信号の歪みの発生が抑制されて、音声出力信号の精度を高めることができ、したがって、音質精度の高い音声を発生させることが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る増幅器の概略構成を示す回路図である。
【図２】図１中のレベルシフト回路の詳細を示す回路図である。
【図３】従来の増幅器の概略構成を示す回路図である。
【図４】図３中のレベルシフト回路の詳細を示す回路図である。
【図５】参考としてΔΣ変調を説明するためのブロック図である。
【符号の説明】
３　　ΔΣ変調１ビット変換ＬＳＩ（変調回路）
５　　波形整形回路
６　　レベルシフト回路
７　　スイッチング素子駆動回路（駆動信号出力回路）
８　　スイッチング素子回路（音声発生駆動回路）
１０　　スピーカ（音声発生手段）
６１，６６　　コンデンサ（ＤＣ成分除去手段）
６２，６７　　ダイオード（レベル設定手段）
６５，７０　　抵抗（レベル設定手段）
７３，７４　　信号ライン
【図１】
2004104399.tif 000003
【図２】
2004104399.tif 000004
【図３】
2004104399.tif 000005
【図４】
2004104399.tif 000006
【図５】
2004104399.tif 000007