(57)【要約】【課題】力率改善機能を備えるワイドレンジ対応のスイッチング電源回路として、コストダウン及び回路の小型軽量化を図る。【解決手段】整流平滑電圧Ｅｉ（直流入力電圧）を入力して動作するスイッチングコンバータ（第１〜第３コンバータ部１０１，１０２，１０３）を複数備える。このスイッチングコンバータは、フルブリッジ結合方式による電流共振形コンバータに対して、部分共振電圧回路を組み合わせた複合共振形コンバータである。そして、各コンバータ部は、ＡＣ１５０Ｖ以下ではフルブリッジ動作で、、ＡＣ１５０Ｖ以上ではハーフブリッジ動作となるように動作を切り換える構成とする。各コンバータ部の力率改善回路（３−１，３−２，３−３）は、絶縁コンバータトランス（ＰＩＴ−１，ＰＩＴ−２，ＰＩＴ−３）に巻装した三次巻線Ｎ３に伝達されたスイッチング出力を整流電流経路に対して電圧帰還して整流電流を断続し、これにより交流入力電流の導通角を拡大させる構成を採る。【選択図】　　　　図１
2004129320.tif 000002
【特許請求の範囲】
【請求項１】
商用交流電源を等倍電圧整流動作により整流平滑化して、上記商用交流電源レベルの等倍に対応するレベルの直流入力電圧を生成する整流回路と、
上記直流入力電圧を入力して動作するスイッチングコンバータ部を複数備え、
上記複数のスイッチングコンバータ部の少なくとも１つは、
上記直流入力電圧を入力してスイッチング動作を行うものとされ、ハイサイドのスイッチング素子と、ローサイドのスイッチング素子とをハーフブリッジ結合して形成される第１のハーフブリッジ回路と、第２のハーフブリッジ回路を備え、これら第１のハーフブリッジ回路と第２のハーフブリッジ回路とを、直流入力電圧と一次側アース間に対して並列に接続することで形成される、フルブリッジ結合のスイッチング手段と、
上記各スイッチング素子をスイッチング駆動するスイッチング駆動手段と、
少なくとも、上記スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、該一次巻線に得られたスイッチング出力としての交番電圧が励起される二次巻線とを巻装して形成される絶縁コンバータトランスと、
少なくとも、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、上記一次巻線に直列接続された一次側直列共振コンデンサのキャパシタンスとによって形成され、上記スイッチング手段の動作を電流共振形とする一次側直列共振回路と、
上記各ハーフブリッジ回路を形成する２つのスイッチング素子のうち、一方のスイッチング素子に対して並列接続された部分電圧共振コンデンサのキャパシタンスと、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、上記各スイッチング素子がターンオン及びターンオフするタイミングに応じてのみ電圧共振動作が得られる一次側部分電圧共振回路と、
上記絶縁コンバータトランスの二次巻線に得られる交番電圧を入力して、整流動作を行うことで二次側直流出力電圧を生成するように構成された直流出力電圧生成手段と、
上記二次側直流出力電圧のレベルに応じて上記スイッチング駆動手段を制御して、上記スイッチング手段のスイッチング周波数を可変することで、二次側直流出力電圧に対する定電圧制御を行うように構成された定電圧制御手段と、
上記商用交流電源のレベルに応じて、上記スイッチング手段のスイッチング動作を、フルブリッジ結合されたスイッチング素子によりオン／オフ動作を行うフルブリッジ動作と、ハーフブリッジ結合されたスイッチング素子によりオン／オフ動作を行うハーフブリッジ動作とに切り換える切換制御手段と、
上記絶縁コンバータトランスの一次側に巻装した三次巻線に励起される交番電圧を利用して整流電流成分を断続して、上記整流回路における整流電流経路に対して供給するように構成される力率改善回路とを備え、
上記スイッチング駆動手段は、
上記各スイッチング素子をスイッチング駆動するためのドライブ信号として、互いに１８０°の位相差を有するとされる波形による、所要の周波数に応じた第１のドライブ信号と第２のドライブ信号を生成して出力するドライブ信号生成回路と、
上記第１のドライブ信号に基づいて、上記第１のハーフブリッジ回路のハイサイドのスイッチング素子と、上記第２のハーフブリッジ回路のローサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する、第１の駆動回路と、
上記第２のドライブ信号に基づいて、上記第１のハーフブリッジ回路のローサイドのスイッチング素子と、上記第２のハーフブリッジ回路のハイサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する、第２の駆動回路とを備える、
ことを特徴とするスイッチング電源回路。
【請求項２】
上記整流回路を複数設け、
各整流回路により生成される直流入力電圧を、上記複数のスイッチングコンバータ部のうち、所要のスイッチングコンバータ部に入力するように構成されている、
ことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
上記複数のスイッチングコンバータ部のうち、所要のスイッチングコンバータ部において、上記商用交流電源のレベルに応じて、上記三次巻線としての巻数を切り換える巻数切り換え手段をさらに備える、
ことを特徴とする請求項１に記載のスイッチング電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、力率改善のための回路を備えたスイッチング電源回路に関するものである。
【０００２】
【従来の技術】
近年、高周波の比較的大きい電流及び電圧に耐えることができるスイッチング素子の開発によって、商用電源を整流して所望の直流電圧を得る電源回路としては、大部分がスイッチング方式の電源回路になっている。
スイッチング電源回路はスイッチング周波数を高くすることによりトランスその他のデバイスを小型にすると共に、大電力のＤＣ−ＤＣコンバータとして各種の電子機器の電源として使用される。
【０００３】
ところで、一般に商用電源を整流すると平滑回路に流れる電流は歪み波形になるため、電源の利用効率を示す力率が損なわれるという問題が生じる。
また、歪み電流波形となることによって発生する高調波を抑圧するための対策が必要とされている。
【０００４】
そこで、スイッチング電源回路において力率を改善する力率改善手段として、整流回路系においてＰＷＭ制御方式の昇圧型コンバータを設けて力率を１に近付ける、いわゆるアクティブフィルタを設ける方法が知られている。
【０００５】
図６の回路図は、このようなアクティブフィルタの基本構成を示している。　この図においては、商用交流電源ＡＣにブリッジ整流回路Ｄｉを接続している。このブリッジ整流回路Ｄｉの正極／負極ラインに対しては並列に出力コンデンサＣｏｕｔが接続される。ブリッジ整流回路Ｄｉの整流出力が出力コンデンサＣｏｕｔに供給されることで、出力コンデンサＣｏｕｔの両端電圧として、直流電圧Ｖｏｕｔが得られる。この直流電圧Ｖｏｕｔは、例えば後段のＤＣ−ＤＣコンバータなどの負荷１０に入力電圧として供給される。
【０００６】
また、力率改善のための構成としては、図示するようにして、インダクタＬ、高速リカバリ型のダイオードＤ、抵抗Ｒｉ、スイッチング素子Ｑ、及び乗算器１１を備える。
インダクタＬ、ダイオードＤは、ブリッジ整流回路Ｄｉの正極出力端子と、出力コンデンサＣｏｕｔの正極端子との間に、直列に接続されて挿入される。
抵抗Ｒｉは、ブリッジ整流回路Ｄｉの負極出力端子（一次側アース）と出力コンデンサＣｏｕｔの負極端子との間に挿入される。
また、スイッチング素子Ｑ１は、この場合には、ＭＯＳ−ＦＥＴが選定されており、図示するようにして、インダクタＬとダイオードＤの接続点と、一次側アース間に挿入される。
【０００７】
乗算器１１に対しては、フィードフォワード回路として、電流検出ラインＬＩ及び波形入力ラインＬｗが接続され、フィードバック回路として電圧検出ラインＬＶが接続される。
乗算器１１は、電流検出ラインＬＩから入力される、ブリッジ整流回路Ｄｉの負極出力端子に流れる整流電流レベルを検出する。
また、波形入力ラインＬｗから入力される、ブリッジ整流回路Ｄｉの正極出力端子の整流電圧波形を検出する。これは、即ち、商用交流電源ＡＣ（交流入力電圧）の波形を絶対値化して検出していることに相当する。
また、電圧検出ラインＬＶから入力される、出力コンデンサＣｏｕｔの直流電圧Ｖｏｕｔの変動差分を検出する。つまり、負荷１０に入力すべき直流入力電圧の変動差分を検出する。
そして、乗算器１１からは、スイッチング素子Ｑを駆動するためのドライブ信号が出力される。
【０００８】
電流検出ラインＬＩから乗算器１１に対しては、ブリッジ整流回路Ｄｉの負極出力端子に流れる整流電流が入力される。乗算器１１では、この電流検出ラインＬＩから入力された整流電流レベルを検出する。また、電圧検出ラインＬＶから入力される、出力コンデンサＣｏｕｔの直流電圧Ｖｏｕｔ（直流入力電圧）の変動差分を検出する。また、波形入力ラインＬｗから入力される、ブリッジ整流回路Ｄｉの正極出力端子の整流電圧波形を検出する。これは、即ち、商用交流電源ＡＣ（交流入力電圧）の波形を絶対値化して検出していることに相当する。
【０００９】
乗算器１１では、先ず、上記のようにして電流検出ラインＬＩから検出した整流電流レベルと、上記電圧検出ラインＬＶから検出した直流入力電圧の変動差分と乗算する。そして、この乗算結果と、波形入力ラインＬｗから検出した交流入力電圧の波形とによって、交流入力電圧ＶＡＣと同一波形の電流指令値を生成する。
【００１０】
さらに、この場合の乗算器１１では、上記電流指令値と実際の交流入力電流レベル（電流検出ラインＬ１からの入力に基づいて検出される）を比較し、この差に応じてＰＷＭ信号についてＰＷＭ制御を行い、ＰＷＭ信号に基づいたドライブ信号を生成する。スイッチング素子Ｑは、このドライブ信号によってスイッチング駆動される。この結果、交流入力電流は交流入力電圧と同一波形となるように制御されて、力率がほぼ１に近付くようにして力率改善が図られることになる。また、この場合には、乗算器１１によって生成される電流指令値は、直流入力電圧（Ｖｏｕｔ）の変動差分に応じて振幅が変化するように制御されるため、直流入力電圧（Ｖｏｕｔ）の変動も抑制されることになる。
【００１１】
図７（ａ）は、上記図６に示したアクティブフィルタ回路に入力される入力電圧Ｖｉｎ及び入力電流Ｉｉｎを示している。電圧Ｖｉｎは、ブリッジ整流回路Ｄｉの整流出力としての電圧波形に対応し、電流Ｉｉｎは、ブリッジ整流回路Ｄｉの整流出力としての電流波形に対応する。ここで、電流Ｉｉｎの波形は、ブリッジ整流回路Ｄｉの整流出力電圧（電圧Ｖｉｎ）と同じ導通角となっているが、これは、商用交流電源ＡＣからブリッジ整流回路Ｄｉに流れる交流入力電流の波形も、この電流Ｉｉｎと同じ導通角となっていることを示す。つまり、ほぼ１に近い力率が得られている。
【００１２】
また、図７（ｂ）は、出力コンデンサＣｏｕｔに入出力するエネルギー（電力）Ｐｃｈｇの変化を示す。出力コンデンサＣｏｕｔは、入力電圧Ｖｉｎが高いときにエネルギーを蓄え、入力電圧Ｖｉｎが低いときにエネルギーを放出して、出力電力の流れを維持する。
図７（ｃ）は、上記出力コンデンサＣｏｕｔに対する充放電電流Ｉｃｈｇの波形を示している。この充放電電流Ｉｃｈｇは、上記図７（ｂ）の入出力エネルギーＰｃｈｇの波形と同位相となっていることからも分かるように、出力コンデンサＣｏｕｔにおけるエネルギーＰｃｈｇの蓄積／放出動作に対応して流れる電流である。
【００１３】
上記充放電電流Ｉｃｈｇは、入力電流Ｖｉｎとは異なり、交流ライン電圧（商用交流電源ＡＣ）の第２高調波とほぼ同一の波形となる。交流ライン電圧には、出力コンデンサＣｏｕｔとの間のエネルギーの流れによって、図７（ｄ）に示すようにして、第２高調波成分にリップル電圧Ｖｄが生じる。このリップル電圧Ｖｄは、無効なエネルギー保存のために、図７（ｃ）に示す充放電電流Ｉｃｈｇに対して、９０°の位相差を有する。出力コンデンサＣｏｕｔの定格は、第２高調波のリップル電流と、その電流を変調するブースト・コンバータ・スイッチからの高周波リップル電流を処理することを考慮して決定するようにされる。
【００１４】
また、図８には、図６の回路構成を基として、基本的なコントロール回路系を備えたアクティブフィルタの構成例を示している。なお、図６と同一とされる部分については同一符号を付して説明を省略する。
ブリッジ整流回路Ｄｉの正極出力端子と、出力コンデンサＣｏｕｔの正極端子間には、スイッチングプリレギュレータ１５が備えられる。このスイッチングプリレギュレータ１５は、図６においては、スイッチング素子Ｑ、インダクタＬ、及びダイオードＤなどにより形成される部位となる。
【００１５】
そして、乗算器１１を含むコントロール回路系は、他に、電圧誤差増幅器１２、除算器１３、二乗器１４を備えて成る。
電圧誤差増幅器１２では、出力コンデンサＣｏｕｔの直流電圧Ｖｏｕｔを、分圧抵抗Ｒｖｏ−Ｒｖｄにより分圧してオペアンプ１５の非反転入力に入力する。オペアンプ１５の反転入力には基準電圧Ｖｒｅｆが入力される。オペアンプ１５では、基準電圧Ｖｒｅｆに対する分圧された直流電圧Ｖｏｕｔの誤差に応じたレベルの電圧を、帰還抵抗Ｒｖｌ、コンデンサＣｖｌによって決定される増幅率により増幅して、誤差出力電圧Ｖｖｅａとして除算器１３に出力する。
【００１６】
また、二乗器１４には、いわゆるフィードフォワード電圧Ｖｆｆが入力される。このフィードフォワード電圧Ｖｆｆは、入力電圧Ｖｉｎを平均化回路１６（Ｒｆ１１，Ｒｆ１２，Ｒｆ１３，Ｃｆ１１，Ｃｆ１２）により平均化した出力（平均入力電圧）とされる。二乗器１４では、このフィードフォワード電圧Ｖｆｆを二乗して除算器１３に出力する。
【００１７】
除算器１３では、電圧誤差増幅器１２からの誤差出力電圧Ｖｖｅａについて、二乗器１４から出力された平均入力電圧の二乗値により除算を行いい、この除算結果としての信号を乗算器１１に出力する。
つまり、電圧ループは、二乗器１４、除算器１３、乗算器１１の系から成るものとされる。そして、電圧誤差増幅器１２から出力される誤差出力電圧Ｖｖｅａは、乗算器１１で整流入力信号Ｉｖａｃにより乗算される前の段階で、平均入力電圧（Ｖｆｆ）の二乗により除算されることになる。この回路によって、電圧ループの利得は、平均入力電圧（Ｖｆｆ）の二乗として変化することなく、一定に維持される。平均入力電圧（Ｖｆｆ）は、電圧ループ内において順方向に送られる開ループ補正の機能を有する。
【００１８】
乗算器１１には、上記除算器１１により誤差出力電圧Ｖｖｅａを除算した出力と、抵抗Ｒｖａｃを介したブリッジ整流回路Ｄｉの正極出力端子（整流出力ライン）の整流出力（Ｉａｃ）が入力される。ここでは、整流出力を電圧によるのではなく、電流（Ｉａｃ）として示している。乗算器１１では、これらの入力を乗算することによって、電流プログラミング信号（乗算器出力信号）Ｉｍｏを生成して出力する。これは、図６にて説明した電流指令値に相当する。出力電圧Ｖｏｕｔは、この電流プログラミング信号の平均振幅を可変することで制御される。つまり、電流プログラミング信号の平均振幅の変化に応じたＰＷＭ信号が生成され、このＰＷＭ信号に基づいたドライブ信号によってスイッチング駆動が行われることによって、出力電圧Ｖｏｕｔのレベルをコントロールするものである。
したがって、電流プログラミング信号は、入力電圧と出力電圧を制御する平均振幅の波形を有する。なお、アクティブフィルタは、出力電圧Ｖｏｕｔのみではなく、入力電流Ｖｉｎも制御するようになっている。そして、フィードフォワード回路における電流ループは、整流ライン電圧によってプログラムされるということがいえるので、後段のコンバータ（負荷１０）への入力は抵抗性になる。
【００１９】
図９は、上記図８に示した構成に基づくアクティブフィルタの後段に対して電流共振形コンバータを接続して成る電源回路の構成例を示している。この図に示す電源回路は、交流入力電圧ＶＡＣ＝８５Ｖ〜２８８Ｖに対応する。つまり、商用交流電源についてＡＣ１００Ｖ系とＡＣ２００Ｖ系の両者の交流入力電圧に対応する、いわゆるワイドレンジ対応（ワールドワイド仕様）とされている。また、対応可能な負荷電力としては６００Ｗ以上とされている。また、電流共振形コンバータとしては、他励式のハーフブリッジ結合方式による構成を採る。
また、この図９に示す電源回路は、例えばプラズマディスプレイパネルを備えたテレビジョン受像機、モニタ装置などに搭載される。
【００２０】
この場合の商用交流電源ＡＣラインには、図示する接続態様により、２組のラインフィルタトランスＬＦＴ，ＬＦＴと、３組のアクロスコンデンサＣＬが接続されて、コモンモードノイズのためのラインノイズフィルタを形成する。
【００２１】
商用交流電源ＡＣの正／負のラインに対しては、それぞれ、２組のブリッジ整流回路Ｄｉ１，Ｄｉ２の各正極入力端子と負極入力端子が共通に接続される。また、ブリッジ整流回路Ｄｉ１，Ｄｉ２の正極出力端子どうしと、負極出力端子どうしが接続されるようになっている。つまり、この場合には、商用交流電源ＡＣに対して、２段のブリッジ整流回路が備えられていることになる。
【００２２】
また、上記ブリッジ整流回路Ｄｉ１，Ｄｉ２の正極出力端子と負極出力端子間には、１組のチョークコイルＬＮと、３組のフィルタコンデンサ（フィルムコンデンサ）ＣＮ，ＣＮ，ＣＮを図示するようにして接続して成るノーマルモードノイズフィルタ４が接続される。
【００２３】
ブリッジ整流回路Ｄｉ１，Ｄｉ２の正極出力端子は、上記チョークコイルＬＮと、パワーチョークコイルＰＣＣ１のインダクタＬｐｃ１と、パワーチョークコイルＰＣＣ２のインダクタＬｐｃ２の直列接続を介して、並列接続された２本の高速リカバリ型の整流ダイオード［Ｄ１０／／Ｄ１０］のアノードの接続点と接続される。整流ダイオード［Ｄ１０／／Ｄ１０］のカソードの接続点は、平滑コンデンサＣｉＡ，ＣｉＢの各正極端子に接続される。
平滑コンデンサＣｉＡ，ＣｉＢは、図示するようにして、２本で１組となるようにして並列に接続されている。平滑コンデンサＣｉＡ，ＣｉＢの正極端子は、上記もしているように、整流ダイオード［Ｄ１０／／Ｄ１０］−インダクタＬｐｃ２−インダクタＬｐｃ１−チョークコイルＬＮの直列接続を介して、ブリッジ整流回路Ｄｉ１，Ｄｉ２の各正極出力端子に対して接続される。また、平滑コンデンサＣｉＡ，ＣｉＢの負極端子は、ブリッジ整流回路Ｄｉ１，Ｄｉ２の各負極出力端子（一次側アース）に対して接続される。
【００２４】
上記平滑コンデンサ［ＣｉＡ／／ＣｉＢ］の組は、図６，図８における出力コンデンサＣｏｕｔに相当する。従って、この場合においては、この並列接続された平滑コンデンサ［ＣｉＡ／／ＣｉＢ］の組の両端電圧として整流平滑電圧Ｅｉが得られることになる。この整流平滑電圧Ｅｉが、後段の各コンバータ部２０１、２０２、２０３に対して直流入力電圧として供給される。
また、パワーチョークコイルＰＣＣ１、２のインダクタＬｐｃ１，Ｌｐｃ２の直列接続は、図６に示したインダクタＬに相当する。ダイオード［Ｄ１０／／Ｄ１０］は、図９に示したとダイオードＤに相当する。
また、この図におけるダイオードＤ１０／／Ｄ１０の並列回路に対しては、コンデンサＣｓｎ−抵抗Ｒｓｎから成るＲＣスナバ回路が並列に接続される。
【００２５】
スイッチング素子Ｑ１１，Ｑ１２，Ｑ１３から成るスイッチング素子の組は、図６におけるスイッチング素子Ｑに相当する。つまり、実際にアクティブフィルタのスイッチング素子を実装するのにあたって、この場合には、３つのスイッチング素子Ｑ１１，Ｑ１２，Ｑ１３を１組としており、これらのスイッチング素子Ｑ１１，Ｑ１２，Ｑ１３を、それぞれ、パワーチョークコイルＬｐｃ２と高速リカバリ型の整流ダイオード［Ｄ１０／／Ｄ１０］の接続点と、一次側アース（負極整流出力ライン）との間に並列に挿入するようにしている。
【００２６】
このようにして、３つのスイッチング素子を備えるのは、信頼性確保のためである。
つまり、負荷電力Ｐｏ＝６００Ｗ以上程度の重負荷の条件である場合、例えば交流入力電圧ＶＡＣが１００Ｖ以下となる条件では、スイッチング素子に流れる総合的なドレイン電流（スイッチング電流）が非常に高くなる。そこで、この場合には、３つのスイッチング素子を並列に接続することで、各スイッチング素子に流れるドレイン電流のピークレベルを抑えているものである。
この場合のスイッチング素子Ｑ１１，Ｑ１２，Ｑ１３には、ＭＯＳ−ＦＥＴが選定されている。そして、スイッチング素子Ｑ１１，Ｑ１２，Ｑ１３の各ゲート−ソース間には、それぞれ、ゲート−ソース間抵抗Ｒ５２，Ｒ５４，Ｒ６４が接続されている。
【００２７】
アクティブフィルタコントロール回路２０は、力率を１に近付けるように力率改善を行うアクティブフィルタの動作を制御するもので、例えば１石の集積回路（ＩＣ）とされている。
この場合、アクティブフィルタコントロール回路２０は、乗算器、除算器、誤差電圧増幅器、ＰＷＭ制御回路、及びスイッチング素子をスイッチング駆動するためのドライブ信号を出力するドライブ回路等を備えて構成される。図８に示した乗算器１１、誤差電圧増幅器１２、除算器１３、及び二乗器１４などに相当する回路部は、このアクティブフィルタコントロール回路２０内に搭載される。
【００２８】
この場合、フィードバック回路は平滑コンデンサＣｉの両端電圧（整流平滑電圧Ｅｉ）を分圧抵抗Ｒ５５，Ｒ５６，Ｒ５７により分圧した電圧値を、アクティブフィルタコントロール回路２０の端子Ｔ１に入力するようにして形成される。
【００２９】
また、フィードフォワード回路としては、先ず、抵抗Ｒ５８を介して整流出力が端子Ｔ３に入力される。これによって、交流入力電圧波形の検出と、平均化回路のためのフィードフォワード回路が形成されている。
また、ブリッジ整流回路Ｄｉの負極出力端子と一次側アース間に挿入される抵抗Ｒ６１との接続点から、抵抗Ｒ６０を介して、端子Ｔ６に対して整流電流レベルを入力するようにしている。つまり、図６における電流検出ラインＬＩに相当するラインとしてのフィードフォワード回路が形成されている。
【００３０】
また、端子Ｔ４には、起動抵抗Ｒｓを介したブリッジ整流回路Ｄｉの正極の整流出力が、起動電圧として入力されている。アクティブフィルタコントロール回路２０は、電源起動時において、この端子Ｔ４に入力される起動電圧によって起動される。
また、パワーチョークコイルＰＣＣ１においては、インダクタＬｐｃ１とトランス結合された巻線Ｎ５が巻装されている。この巻線Ｎ５に励起された交番電圧は、ダイオードＤ１１及びコンデンサＣ１１とから成る半波整流回路により所定の低圧直流電圧に変換されるが、上記端子Ｔ４には、この低圧直流電圧も入力されている。アクティブフィルタコントロール回路２０は、上記起動電圧により起動した後は、この低圧直流電圧を電源として入力して動作するようになっている。
また、端子Ｔ５は、抵抗Ｒ５９を介して、一次側アースと接続されている。
【００３１】
端子Ｔ２からは、スイッチング素子を駆動するためのドライブ信号が出力される。そして、この端子Ｔ２に対しては、トランジスタＱ２１，Ｑ２２及びツェナーダイオードＺＤから成る、いわゆるトーテムポール回路が接続されている。この場合のトーテムポール回路は、１つのドライブ信号によって３つのスイッチング素子Ｑ１１，Ｑ１２，Ｑ１３を駆動するのに必要な電力を得るためにドライブ信号を増幅することと、周知のようにして、ＭＯＳ−ＦＥＴとしてのスイッチング素子Ｑ１１，Ｑ１２，Ｑ１３を安定して高速スイッチングすることを目的として設けられている。
このトーテムポール回路から出力されたドライブ信号は、分岐して、それぞれ抵抗Ｒ５１，Ｒ５３，Ｒ６３を介してスイッチング素子Ｑ１１，Ｑ１２，Ｑ１３のゲートに対して出力される。
スイッチング素子Ｑ１１は、上記のようにして印加されるドライブ信号に応じて、ゲート−ソース間抵抗Ｒ５２の両端にゲート電圧が発生するようになっている。そして、ゲート電圧が閾値以上となることでオンとなり、閾値以下となるとオフとなるようにしてスイッチング動作を行う。
スイッチング素子Ｑ１２，Ｑ１３も同様にして、それぞれ、ドライブ信号によってゲート−ソース間抵抗Ｒ５４，Ｒ６４の両端電圧であるゲート電圧が閾値以上／以下で変化するのに応じて、上記スイッチング素子Ｑ１１と同じオン／オフタイミングでスイッチング動作を行う。
【００３２】
そして、上記したスイッチング素子Ｑ１１，Ｑ１２，Ｑ１３のスイッチング駆動は、図６及び図８により説明したようにして、整流出力電流の導通角が、整流出力電圧波形とほぼ同等の導通角となるように、ＰＷＭ制御に基づくドライブ信号によって行われる。整流出力電流の導通角が整流出力電圧波形とほぼ同等の導通角となるということは、即ち、商用交流電源ＡＣから流入する交流入力電流の導通角が、交流入力電圧ＶＡＣの波形とほぼ同じ導通角となることであり、結果的に、力率が１に近づくように制御されることになる。つまり、力率改善が図られる。実際においては、負荷電力Ｐｏ＝６００Ｗ時において、力率ＰＦ＝０．９９５程度となる特性が得られる。
【００３３】
また、この図９に示すアクティブフィルタコントロール回路２０によっては、整流平滑電圧Ｅｉ（図８では、Ｖｏｕｔに相当する）＝３７５Ｖの平均値について、交流入力電圧ＶＡＣ＝８５Ｖ〜２８８Ｖの範囲で定電圧化するようにも動作する。つまり、後段の電流共振形コンバータには、交流入力電圧ＶＡＣ＝８５Ｖ〜２６４Ｖの変動範囲に関わらず、３７５Ｖで安定化された直流入力電圧が供給されることとなる。
上記交流入力電圧ＶＡＣ＝８５Ｖ〜２８８Ｖの範囲は、商用交流電源ＡＣ１００Ｖ系と２００Ｖ系を連続的にカバーするものであり、従って、後段のスイッチングコンバータには、商用交流電源ＡＣ１００Ｖ系と２００Ｖ系とで、同じレベルで安定化された直流入力電圧（Ｅｉ）が供給されることとなる。つまり、図９に示す電源回路は、アクティブフィルタを備えることで、ワイドレンジの電源回路としても構成されている。
【００３４】
そして、この図に示す電源回路においては、前述したような重負荷の条件に対応するために、平滑コンデンサ［ＣｉＡ／／ＣｉＢ］を直流入力電圧として動作電源とする複数の電流共振形コンバータが並列に設けられている。この図では、第１コンバータ部２０１，第２コンバータ部２０２、第３コンバータ部２０３の３つの電流共振形コンバータが設けられており、それぞれ、所定レベルに安定化された二次側直流出力電圧ＥＯ１、ＥＯ２、ＥＯ３を出力可能とされている。
【００３５】
例えば、第１コンバータ部２０１の構成としては、図示するようにして、２石のスイッチング素子Ｑ１，Ｑ２を備えて成る。この場合には、スイッチング素子Ｑ１がハイサイドで、スイッチング素子Ｑ２がローサイドとなるようにしてハーフブリッジ接続し、整流平滑電圧Ｅｉ（直流入力電圧）に対して並列に接続している。つまり、ハーフブリッジ結合方式による電流共振形コンバータを形成している。
【００３６】
この場合の電流共振形コンバータは他励式とされ、これに対応して上記スイッチング素子Ｑ１，Ｑ２には、ＭＯＳ−ＦＥＴが用いられている。これらスイッチング素子Ｑ１，Ｑ２に対しては、それぞれ並列にクランプダイオードＤＤ１，ＤＤ２が接続され、これによりスイッチング回路が形成される。これらクランプダイオードＤＤ１，ＤＤ２は、スイッチング素子Ｑ１，Ｑ２のターンオフ時における逆方向電流を流す経路を形成する。
また、スイッチング素子Ｑ１，Ｑ２の各ゲート−ソース間には、それぞれゲート−ソース間抵抗ＲＧ１，ＲＧ２が挿入されている。
【００３７】
コントロールＩＣ２は、電流共振形コンバータを他励式により駆動するための発振回路、制御回路、及び保護回路等を備えて構成されるもので、内部にバイポーラトランジスタを備えた汎用のアナログＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）とされる。
このコントロールＩＣ２は、電源入力端子Ｖｃｃに入力される直流電圧により動作する。
【００３８】
そして、コントロールＩＣ２においては、スイッチング素子に対してドライブ信号（ゲート電圧）を出力するための端子として、２つのドライブ信号出力端子ＶＧＨ，ＶＧＬが備えられる。
ドライブ信号出力端子ＶＧＨからは、ハイサイドのスイッチング素子をスイッチング駆動するためのドライブ信号が出力され、ドライブ信号出力端子ＶＧＬからは、ローサイドのスイッチング素子をスイッチング駆動するためのドライブ信号が出力される。
そして、この場合には、ドライブ信号出力端子ＶＧＨは、ハイサイドのスイッチング素子Ｑ１のゲートと接続される。また、ドライブ信号出力端子ＶＧＬは、ローサイドのスイッチング素子Ｑ２のゲートと接続される。
これにより、ドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号は、スイッチング素子Ｑ１のゲートに対して印加され、ドライブ信号出力端子ＶＧＬから出力されるローサイド用のドライブ信号は、スイッチング素子Ｑ２のゲートに対して印加されることになる。
【００３９】
また、この図では図示を省略しているが、コントロールＩＣ２の端子Ｖｓに対して、外付けの回路として、１組のブートストラップ回路が接続される。このブートストラップ回路によりドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号は、スイッチング素子Ｑ１を適正にドライブ可能なレベルとなるようにレベルシフトされる。
【００４０】
コントロールＩＣ２では、内部の発振回路により所要の周波数の発振信号を生成する。そして、コントロールＩＣ２では、上記発振回路にて生成された発振信号を利用して、ハイサイド用のドライブ信号と、ローサイド用のドライブ信号を生成する。ここで、ハイサイド用のドライブ信号と、ローサイド用のドライブ信号は、互いに１８０°の位相差を有する関係となるようにして生成される。そして、ハイサイド用のドライブ信号をドライブ信号出力端子ＶＧＨから出力し、ローサイド用のドライブ信号をドライブ信号出力端子ＶＧＬから出力するようにされる。
【００４１】
このようなハイサイド用のドライブ信号と、ローサイド用のドライブ信号が、スイッチング素子Ｑ１，Ｑ２に対してそれぞれ印加されることによって、ドライブ信号がＨレベルとなる期間に応じては、スイッチング素子Ｑ１，Ｑ２のゲート電圧がゲート閾値以上となってオン状態となる。またドライブ信号がＬレベルとなる期間では、ゲート電圧がゲート閾値以下となってオフ状態となる。これにより、スイッチング素子Ｑ１，Ｑ２は、交互にオン／オフとなるタイミングによって所要のスイッチング周波数によりスイッチング駆動されることになる。
【００４２】
絶縁コンバータトランスＰＩＴ−１は、上記スイッチング素子Ｑ１，Ｑ２のスイッチング出力を一次側から二次側に伝送するために設けられる。
絶縁コンバータトランスＰＩＴ−１の一次巻線Ｎ１の一方の端部は、一次側直列共振コンデンサＣ１を介してスイッチング素子Ｑ１，Ｑ２の接続点（スイッチング出力点）に対して接続され、他方の端部は一次側アースに接続される。ここで、直列共振コンデンサＣ１は、自身のキャパシタンスと一次巻線Ｎ１のリーケージインダクタンス（Ｌ１）とによって一次側直列共振回路を形成する。この一次側直列共振回路は、スイッチング素子Ｑ１，Ｑ２のスイッチング出力が供給されることで共振動作を生じるが、これによって、スイッチング素子Ｑ１，Ｑ２から成るスイッチング回路の動作を電流共振形とする。
【００４３】
絶縁コンバータトランスＰＩＴ−１の二次側には二次巻線Ｎ２が巻装される。
この場合の二次巻線Ｎ２に対しては、図示するようにしてセンタータップを設けて二次側アースに接続した上で、整流ダイオードＤＯ１，ＤＯ２、及び平滑コンデンサＣＯ１から成る両波整流回路を接続している。これにより、平滑コンデンサＣＯ１の両端電圧として二次側直流出力電圧ＥＯ１が得られる。この二次側直流出力電圧ＥＯ１は、図示しない負荷側に供給されるとともに、制御回路１のための検出電圧としても分岐して入力される。
制御回路１では、入力される二次側直流出力電圧ＥＯ１のレベルに応じてそのレベルが可変された電圧又は電流を制御出力としてコントロールＩＣ２の制御入力端子Ｖｃに供給する。コントロールＩＣ２では、制御入力端子Ｖｃに入力された制御出力に応じて、例えば発振信号の周波数を可変することで、ドライブ信号出力端子ＶＧＨ，ＶＧＬから出力すべきドライブ信号の周波数を可変する。これにより、スイッチング素子Ｑ１，Ｑ２は、スイッチング周波数が可変制御されることになるが、このようにしてスイッチング周波数が可変されることによっては、二次側直流出力電圧Ｅ０１のレベルが一定となるように制御される。つまり、スイッチング周波数制御方式による安定化が行われる。
【００４４】
なお、第２コンバータ部２０２は、ハーフブリッジ結合されたスイッチング素子Ｑ３，Ｑ４、クランプダイオードＤＤ３，ＤＤ４、ゲート−ソース間抵抗ＲＧ３，ＲＧ４、コントロールＩＣ２，絶縁コンバータトランスＰＩＴ−２（一次巻線Ｎ１，二次巻線Ｎ２）、一次側直列共振コンデンサＣ１、整流ダイオードＤＯ３，Ｄ０４、平滑コンデンサＣＯ２を備え、上記第１コンバータ部２０１と同様の接続態様による構成を採る。
【００４５】
また、第３コンバータ部２０３も、ハーフブリッジ結合されたスイッチング素子Ｑ５，Ｑ６、クランプダイオードＤＤ５，ＤＤ６、ゲート−ソース間抵抗ＲＧ５，ＲＧ６、コントロールＩＣ２，絶縁コンバータトランスＰＩＴ−３（一次巻線Ｎ１，二次巻線Ｎ２）、一次側直列共振コンデンサＣ１を備え、第１コンバータ部２０１と同様の接続態様による一次側構成を採る。
但し、第３コンバータ部２０３の絶縁コンバータトランスＰＩＴ−３の二次側においては、図示するようにして、二次巻線Ｎ２に対して整流ダイオードＤＯ５，Ｄ０６，Ｄ０７，Ｄ０８及び平滑コンデンサＣＯ３，ＣＯ４を接続していることで、整流ダイオードＤＯ５，Ｄ０６及び平滑コンデンサＣＯ３から成る両波整流回路と、整流ダイオードＤＯ７，Ｄ０８及び平滑コンデンサＣＯ４から成る両波整流回路との２組の両波整流回路が形成されることになる。
整流ダイオードＤＯ５，Ｄ０６及び平滑コンデンサＣＯ３から成る両波整流回路によっては二次側直流出力電圧ＥＯ３が生成される。整流ダイオードＤＯ７，Ｄ０８及び平滑コンデンサＣＯ４から成る両波整流回路によっては、二次側直流出力電圧ＥＯ３よりも低圧レベルの二次側直流出力電圧Ｅ０４が生成される。
【００４６】
ここで、第１コンバータ部２０１の二次側直流出力電圧ＥＯ１が対応する負荷電力は３００Ｗ、第２コンバータ部２０２の二次側直流出力電圧ＥＯ２が対応する負荷電力は２００Ｗ、第３コンバータ部２０３の二次側直流出力電圧ＥＯ３，Ｅ０４により対応する負荷電力は１００Ｗとなっており、これにより、総合的に負荷電力Ｐｏ＝６００Ｗ以上に対応可能に構成されているものである。
【００４７】
【発明が解決しようとする課題】
これまでの説明から分かるように、先行技術として図９に示した電源回路は、従来から知られている図６及び図８に示した構成を基本とするアクティブフィルタを実装して構成されている。また、図９に示す回路の場合には、アクティブフィルタの後段に対して、３つの電流共振形コンバータを並列に接続している。
このような構成を採ることによって、力率改善を図っている。また、負荷電力６００Ｗ以上の条件の下で、商用交流電源ＡＣ１００Ｖ系とＡＣ２００Ｖ系とで動作する、いわゆるワイドレンジ対応としている。
【００４８】
しかしながら、上記図９に示した構成による電源回路では次のような問題を有している。
図９に示す電源回路における電力変換効率としては、前段のアクティブフィルタに対応するＡＣ−ＤＣ電力変換効率（ηＡＣ→ＤＣ）と、後段の電流共振形コンバータ（第１、第２、第３コンバータ部２０１，２０２，２０３）のＤＣ−ＤＣ電力変換効率（ηＤＣ→ＤＣ）とを総合的したものとなる。
【００４９】
ここで、第１、第２、第３コンバータ部２０１，２０２，２０３におけるＤＣ−ＤＣ電力変換効率（ηＤＣ→ＤＣ）は、９６％程度である。
また、アクティブフィルタにおけるＡＣ−ＤＣ電力変換効率（ηＡＣ→ＤＣ）は、交流入力電圧ＶＡＣ＝１００Ｖ時では、９４％、交流入力電圧ＶＡＣ＝２３０Ｗ時では９７％となる。
従って、総合電力変換効率としては、交流入力電圧ＶＡＣ＝１００Ｖ時では、
９４％×９６％＝９０．２％
となる。また、交流入力電圧ＶＡＣ＝２３０Ｖ時では、
９７％×９６％＝９３．１％
となる。
また、これに対応して、交流入力電力は、交流入力電圧ＶＡＣ＝１００Ｖ時では６６５．２Ｗ、交流入力電力２３０Ｖ時では、６４４．５Ｗとなる。
つまり、交流入力電圧ＶＡＣ＝２３０Ｖ（ＡＣ１００Ｖ系）時に対して、交流入力電圧ＶＡＣ＝１００Ｖ（ＡＣ２００Ｖ系）時においては、アクティブフィルタ回路側における電力変換効率が低下して、総合効率が低下してしまう。
【００５０】
また、図９に示す回路では、上記した電力変換効率の特性を下回ることが無いように、アクティブフィルタにおけるＡＣ−ＤＣ電力変換効率（ηＡＣ→ＤＣ）ついては、例えば交流入力電圧ＶＡＣ＝１００Ｖ〜２３０Ｖの範囲で、９４％〜９７％で維持されるように設計する必要がある。
また、アクティブフィルタ回路では、スイッチング素子Ｑ１１，Ｑ１２，Ｑ１３、及び高速リカバリ型の整流ダイオード［Ｄ１０／／Ｄ１０］がスイッチング動作を行うことになるが、これらのスイッチング動作は、ｄｖ／ｄｉ，ｄｉ／ｄｔによるもので、ハードスイッチング動作であることから、ノイズの発生レベルが非常に大きいため、比較的重度のノイズ抑制対策が必要となる。
これらの必要性から、図９に示す電源回路のアクティブフィルタとしては、先ず商用交流電源ＡＣを整流する整流回路系において、ブリッジ整流回路Ｄｉ１，Ｄｉ２の２組を備える必要がある。また、２組のパワーチョークコイル（ＰＣＣ１、ＰＣＣ２）を備える必要がある。さらに、スイッチングのための半導体素子については、３組のスイッチング素子Ｑ１１，Ｑ１２，Ｑ１３を並列接続したうえで、トーテムポール回路により駆動するとともに、２本の高速リカバリ型の整流ダイオードＤ１０，Ｄ１０を並列接続して設ける構成を採らなければならない。そして、これらの半導体素子に対しては、大型の放熱板を取り付ける必要もある。
さらに、図９に示す回路では、商用交流電源ＡＣのラインに対して、２組のラインフィルタートランスＬＦＴと、３組のアクロスコンデンサによるラインノイズフィルタを形成している。つまり、２段以上のラインノイズフィルタが必要となっている。
また、整流出力ラインに対しては、１組のチョークコイルＬＮと、３組のフィルタコンデンサＣＮから成るノーマルモードノイズフィルタ４を設けている。さらに、整流用の高速リカバリ型のダイオードＤ１０／／Ｄ１０の並列回路に対しては、ＲＣスナバ回路を設けている。特に、図９の回路のように重負荷に対応する場合、ＲＣスナバ回路を形成する抵抗Ｒｓｎは、セメント抵抗であり大型である。
このようにして、実際の回路としては、非常に多くの部品点数によるノイズ対策が必要であり、コストアップ及び電源回路基板の実装面積の大型化を招いている。
【００５１】
また、前述もしたように、図９に示す回路では、交流入力電圧ＶＡＣが１００Ｖ以下の条件ではスイッチング素子に流れるドレイン電流（スイッチング出力電流）のピークレベルが上昇するので、ＭＯＳ−ＦＥＴのスイッチング素子としては、スイッチング素子Ｑ１１，Ｑ１２，Ｑ１３の３本を並列接続して信頼性を確保する必要が生じる。
このようにして、図９に示す回路ではスイッチング素子を３本並列接続している。しかしながら、これに対して、汎用ＩＣとしてのアクティブフィルタコントロール回路２０は、ドライブ信号の出力端子として、端子Ｔ２の１つしか備えていない。このために、アクティブフィルタコントロール回路２０からのドライブ信号出力を分岐して各スイッチング素子Ｑ１１，Ｑ１２，Ｑ１３に印加する必要があるが、そのままでは電力が不足して高い信頼性でもってスイッチング素子を駆動することが難しい。そこで、図９にも示したように、トランジスタＱ２１，Ｑ２２を備えたトーテムポール回路が必要となるが、これによっても、部品点数が増加していることになる。
【００５２】
さらに、汎用ＩＣとしてのアクティブフィルタコントロール回路２０によって動作するスイッチング素子Ｑ１１，Ｑ１２，Ｑ１３のスイッチング周波数は５０ＫＨｚであるのに対して、後段の電流共振形コンバータのスイッチング周波数は７０ＫＨｚ〜１５０ＫＨｚの範囲となっている。これにより、１次側アース電位が干渉しあって、電源回路としての動作が不安定になりやすいという問題も有している。
【００５３】
【課題を解決するための手段】
そこで、本発明は上記した課題を考慮して、スイッチング電源回路として次のように構成する。
つまり、商用交流電源を等倍電圧整流動作により整流平滑化して、上記商用交流電源レベルの等倍に対応するレベルの直流入力電圧を生成する整流回路と、直流入力電圧を入力して動作するスイッチングコンバータ部を複数備える。
そして、上記複数のスイッチングコンバータ部の少なくとも１つは、直流入力電圧を入力してスイッチング動作を行うものとされ、ハイサイドのスイッチング素子と、ローサイドのスイッチング素子とをハーフブリッジ結合して形成される第１のハーフブリッジ回路と、第２のハーフブリッジ回路を備え、これら第１のハーフブリッジ回路と第２のハーフブリッジ回路とを、直流入力電圧と一次側アース間に対して並列に接続することで形成される、フルブリッジ結合のスイッチング手段と、各スイッチング素子をスイッチング駆動するスイッチング駆動手段を備える。
また、少なくとも、スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、この一次巻線に得られたスイッチング出力としての交番電圧が励起される二次巻線とを巻装して形成される絶縁コンバータトランスを備える。
また、少なくとも、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、一次巻線に直列接続された一次側直列共振コンデンサのキャパシタンスとによって形成され、スイッチング手段の動作を電流共振形とする一次側直列共振回路と、各ハーフブリッジ回路を形成する２つのスイッチング素子のうち、一方のスイッチング素子に対して並列接続された部分電圧共振コンデンサのキャパシタンスと、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、各スイッチング素子がターンオン及びターンオフするタイミングに応じてのみ電圧共振動作が得られる一次側部分電圧共振回路を備える。
また、絶縁コンバータトランスの二次巻線に得られる交番電圧を入力して、整流動作を行うことで二次側直流出力電圧を生成するように構成された直流出力電圧生成手段と、二次側直流出力電圧のレベルに応じて上記スイッチング駆動手段を制御して、上記スイッチング手段のスイッチング周波数を可変することで、二次側直流出力電圧に対する定電圧制御を行うように構成された定電圧制御手段を備える。
また、商用交流電源のレベルに応じて、スイッチング手段のスイッチング動作を、フルブリッジ結合されたスイッチング素子によりオン／オフ動作を行うフルブリッジ動作と、ハーフブリッジ結合されたスイッチング素子によりオン／オフ動作を行うハーフブリッジ動作とに切り換える切換制御手段を備える。
そして、絶縁コンバータトランスの一次側に巻装した三次巻線に励起される交番電圧を利用して整流電流成分を断続して、整流回路における整流電流経路に対して供給するように構成される力率改善回路とを備える。
また、スイッチング駆動手段は、各スイッチング素子をスイッチング駆動するためのドライブ信号として、互いに１８０°の位相差を有するとされる波形による、所要の周波数に応じた第１のドライブ信号と第２のドライブ信号を生成して出力するドライブ信号生成回路と、第１のドライブ信号に基づいて、第１のハーフブリッジ回路のハイサイドのスイッチング素子と、第２のハーフブリッジ回路のローサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する第１の駆動回路を備える。また、第２のドライブ信号に基づいて、第１のハーフブリッジ回路のローサイドのスイッチング素子と、第２のハーフブリッジ回路のハイサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する第２の駆動回路を備える。
【００５４】
上記構成によると、本発明のスイッチング電源回路は、重負荷の条件に対応するのにあたって、整流平滑電圧（直流入力電圧）を入力して動作する複数のスイッチングコンバータ部が複数備えられる。
そして、各スイッチングコンバータ部としては、フルブリッジ結合方式による電流共振形コンバータに対して、部分電圧共振回路を組み合わせた構成を採っていることになる。
また、力率改善は、絶縁コンバータトランスに巻装した三次巻線に伝達されたスイッチング出力を整流電流経路に対して電圧帰還して整流電流を断続し、これにより交流入力電流の導通角を拡大して力率改善を図る構成が採られる。
そして、ワイドレンジ対応とするのにあたっては、整流回路は等倍電圧整流動作により直流入力電圧を生成する構成としたうえで、スイッチングコンバータ部においては、商用交流電源レベルに応じて、ハーフブリッジ動作とフルブリッジ動作とで切り換えが行われるように構成される。
これにより、例えば力率改善回路を備える電源回路としてワイドレンジ対応の構成とするのにあたっては、スイッチングコンバータへの直流入力電圧の安定化を図るアクティブフィルタを備える必要は無いこととなる。
【００５５】
【発明の実施の形態】
図１は、本発明の第１の実施の形態としての電源回路の構成例を示している。この図に示す電源回路は、先行技術として図９に示した回路と同様に、負荷電力Ｐｏ＝６００Ｗ以上に対応可能で、かつ、商用交流電源ＡＣ１００Ｖ系とＡＣ２００Ｖ系とで動作するワイドレンジ対応としての構成を採る。
【００５６】
この図に示す電源回路においては、商用交流電源ＡＣに対して、１組のラインフィルタトランスＬＦＴと２本のアクロスコンデンサＣＬ，ＣＬから成るラインノイズフィルタが備えられる。
【００５７】
この場合、商用交流電源から整流平滑電圧Ｅｉ（直流入力電圧）を生成する整流回路系は、ブリッジ整流回路Ｄｉ１，Ｄｉ２と、１本の平滑コンデンサＣｉを備えて成る。ブリッジ整流回路Ｄｉ１，Ｄｉ２は、それぞれ、４本の低速リカバリ型の整流ダイオードを接続して形成される。
【００５８】
ブリッジ整流回路Ｄｉ１の正極入力端子と負極入力端子は、それぞれ、商用交流電源ＡＣの正／負の各ラインとの接続点に対して接続される。また、ブリッジ整流回路Ｄｉ１の正極出力端子は、後述する第１コンバータ部１０１の力率改善回路３−１を形成するとされる低速リカバリ型のダイオードＤ２を介して、平滑コンデンサＣｉの正極端子に対して接続される。負極出力端子は一次側アースに接続される。
【００５９】
ブリッジ整流回路Ｄｉ２も同様にして、正極入力端子と負極入力端子の各々が商用交流電源ＡＣの正／負の各ラインとの接続点に対して接続される。また、正極出力端子は、後述する第２コンバータ部１０２及び第３コンバータ部１０３の各力率改善回路３−２，３−３に対して共通の構成部位となる低速リカバリ型のダイオードＤ２Ａを介して、平滑コンデンサＣｉの正極端子に対して接続される。負極出力端子は一次側アースに接続される。
つまり、図１に示す回路では、商用交流電源ＡＣを整流するためのブリッジ整流回路を２段備え、商用交流電源ＡＣのラインに対して並列に接続しているものである。
【００６０】
このような整流回路系（整流平滑回路）の構成によると、平滑コンデンサＣｉには、ブリッジ整流回路Ｄｉ１及びＤｉ２の全波整流動作によって整流電流が充放電されることになって、平滑コンデンサＣｉの両端電圧として整流平滑電圧Ｅｉが得られることになる。この整流平滑電圧Ｅｉは、交流入力電圧ＶＡＣの等倍に対応するレベルを有している。つまり等倍電圧整流動作により直流入力電圧を得るようにしており、この直流入力電圧を後段の各コンバータ部（１０１，１０２，１０３）に入力する。
【００６１】
図１に示す回路において、平滑コンデンサＣｉの両端電圧として得られる直流入力電圧（整流平滑電圧Ｅｉ）を入力して動作するスイッチングコンバータとしては、図示するようにして第１コンバータ部１０１，第２コンバータ部１０２，第３コンバータ部１０３の３つが備えられる。これらの第１コンバータ部１０１，第２コンバータ部１０２，第３コンバータ部１０３は、直流入力電圧（整流平滑電圧Ｅｉ）に対して並列となるようにして多段接続される。
【００６２】
第１コンバータ部１０１，第２コンバータ部１０２，第３コンバータ部１０３は、それぞれ他励式のフルブリッジ結合方式による電流共振形コンバータに対して、一次側部分電圧共振回路を備えた複合共振形コンバータとしての構成を採る。また、電圧帰還方式による力率改善回路（３−１，３−２，３−３）を備えて力率改善を図るようにも構成される。
【００６３】
ここで、第１コンバータ部１０１の構成について説明する。
この第１コンバータ部１０１は、電流共振形コンバータとしての基本構成を採る。そして、そして、フルブリッジ結合方式であることに対応して、４石のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４を備える。また、この場合には他励式とされることに対応して、これらスイッチング素子Ｑ１〜Ｑ４には、電圧駆動タイプであるＭＯＳ−ＦＥＴを選定している。
【００６４】
スイッチング素子Ｑ１のドレインは、整流平滑電圧Ｅｉ（直流入力電圧）のラインと接続される。スイッチング素子Ｑ１のソースは、スイッチング素子Ｑ２のドレインと接続される。スイッチング素子Ｑ２のソースは一次側アースに対して接続される。
つまり、スイッチングＱ１，Ｑ２は、スイッチング素子Ｑ１がハイサイドで、スイッチング素子Ｑ２がローサイドとなるように、ハーフブリッジ結合されるようにして直列に接続され、これにより、１組のハーフブリッジ回路（第１のハーフブリッジ回路）を形成している。
【００６５】
同様にして、スイッチング素子Ｑ３のドレインは、整流平滑電圧Ｅｉ（直流入力電圧）のラインと接続され、ソースは、スイッチング素子Ｑ４のドレインと接続される。スイッチング素子Ｑ４のソースは一次側アースに対して接続される。
つまり、スイッチングＱ３，Ｑ４については、スイッチング素子Ｑ３がハイサイドで、スイッチング素子Ｑ４がローサイドとなるようにしてハーフブリッジ結合して接続され、もう１組のハーフブリッジ回路（第２のハーフブリッジ回路）を形成する。
このような接続態様に依れば、スイッチング素子［Ｑ１，Ｑ２］の組と、スイッチング素子［Ｑ３，Ｑ４］の組とによる２組のハーフブリッジ回路が、直流入力電圧（Ｅｉ）のラインと一次側アース間に対して並列に挿入されていることになる。これにより、フルブリッジ結合方式としてのスイッチング回路系が形成されることになる。
【００６６】
また、スイッチング素子Ｑ１のドレイン−ソース間には、クランプダイオードＤＤ１が並列に接続される。クランプダイオードＤＤ１のアノード、カソードは、それぞれ、スイッチング素子Ｑ１のソース、ドレインに対して接続される。このクランプダイオードＤＤ１は、スイッチング素子Ｑ１と共に１組のスイッチング回路を形成し、スイッチング素子Ｑ１がターンオンするときの逆方向電流を流す経路を形成する。
同様の接続態様により、スイッチング素子Ｑ２，Ｑ３，Ｑ４に対しても、それぞれ、クランプダイオードＤＤ２，ＤＤ３，ＤＤ４が並列に接続される。
【００６７】
また、スイッチング素子Ｑ１のゲート−ソース間には、ゲート−ソース間抵抗Ｒ１２が接続される。同様に、スイッチング素子Ｑ２，Ｑ３，Ｑ４に対しても、ゲート−ソース間抵抗Ｒ２２，Ｒ３２，Ｒ４２が接続される。
【００６８】
また、各ハーフブリッジ回路におけるローサイドのスイッチング素子Ｑ２，Ｑ４のドレイン−ソース間に対しては、それぞれ並列に、部分共振コンデンサＣｐ１，Ｃｐ２が接続されている。
部分共振コンデンサＣｐ１，Ｃｐ２のキャパシタンスと、後述する絶縁コンバータトランスＰＩＴ−１の一次巻線Ｎ１の漏洩インダクタンス成分Ｌ１によっては、それぞれ並列共振回路（部分電圧共振回路）を形成する。
そして、このようにして、部分電圧共振回路が形成されることによっては、スイッチング素子Ｑ１〜Ｑ４がターンオン／ターンオフする短期間にのみ電圧共振する部分電圧共振動作が得られる。
なお、これらスイッチング素子Ｑ１〜Ｑ４についてのスイッチング駆動回路系の構成については後述する。
【００６９】
絶縁コンバータトランスＰＩＴ−１はスイッチング素子Ｑ１〜Ｑ４のスイッチング出力を二次側に伝送する。
絶縁コンバータトランスＰＩＴ−１の構造としては、ここでの図示は省略するが、例えばＥＥ型コアに対して、一次巻線Ｎ１及び二次巻線Ｎ２を、一次側と二次側とに対応して形成された分割領域の各々に巻装して構成される。また、この場合の絶縁コンバータトランスＰＩＴ−１においては、図示するように、一次側に三次巻線Ｎ３も巻装される。この場合の三次巻線Ｎ３は、後述する力率改善回路３−１を形成する。
【００７０】
絶縁コンバータトランスＰＩＴ−１の一次巻線Ｎ１の一端は、直列共振コンデンサＣ１を介してスイッチング素子Ｑ１のソースとスイッチング素子Ｑ２のドレインの接続点（スイッチング出力点）に接続される。また一次巻線Ｎ１の他端は、スイッチング素子Ｑ３のソースとスイッチング素子Ｑ４のドレインの接続点（スイッチング出力点）に接続される。
【００７１】
そして、上記直列共振コンデンサＣ１のキャパシタンスと、一次巻線Ｎ１のインダクタンス成分Ｌ１を含む絶縁コンバータトランスＰＩＴ−１の漏洩インダクタンス成分（Ｌ１）によっては一次側直列共振回路が形成される。
フルブリッジ結合方式では、後述するようにして、スイッチング素子［Ｑ１，Ｑ４］の組と、スイッチング素子［Ｑ２，Ｑ３］の組が交互にオン／オフするタイミングでスイッチング動作するが、上記のようにして一次巻線Ｎ１−直列共振コンデンサＣ１から成る一次側直列共振回路が、スイッチング出力点と接続されていることで、この一次側直列共振回路には、スイッチング素子Ｑ１〜Ｑ４のスイッチング出力が伝達されることになる。そして、このスイッチング出力に応じて一次側直列共振回路が共振動作を行うことで、電流共振形としての動作が得られる。この電流共振形としての動作に応じて、一次巻線Ｎ１には、共振波形に近い一次巻線電流Ｉ１が得られることとなる。
【００７２】
このようにして、本実施の形態のスイッチングコンバータ部としては、電流共振形としての動作と、前述した部分電圧共振動作とが複合的に得られていることになる。つまり、複合共振形コンバータとしての構成が採られている。
【００７３】
また、絶縁コンバータトランスＰＩＴ−１の二次巻線Ｎ２には、上記一次巻線Ｎ１に伝達されるスイッチング出力に応じて励起された交番電圧が発生する。
この場合、二次巻線Ｎ２に対しては、センタータップが設けられている。このセンタータップは二次側アースに接続される。そのうえで、図示するようにして、二次巻線Ｎ２に対して、２本の整流ダイオードＤＯ１，ＤＯ２、及び平滑コンデンサＣｏを接続することで、両波整流回路が形成される。この両波整流回路が、二次巻線Ｎ２に励起された交番電圧を入力して整流動作を行うことによって、平滑コンデンサＣＯの両端電圧として、二次側直流出力電圧ＥＯ１が得られる。
二次側直流出力電圧ＥＯ１は、図示しない負荷に対して供給される。さらに、この二次側直流出力電圧ＥＯ１は、図示するように制御回路１のための検出電圧としても分岐して入力される。
【００７４】
制御回路１は、例えば二次側の直流出力電圧ＥＯ１のレベルに応じてそのレベルが可変される電流又は電圧を制御出力として得る。この制御出力は、コントロールＩＣ２の制御端子Ｖｃに対して入力される。
コントロールＩＣ２では、後述するようにして発振信号を生成するとともに、この発振信号を利用して、スイッチング素子を他励式により駆動するためのハイサイド用とローサイド用のドライブ信号を出力する。そして、このドライブ信号によって、スイッチング素子Ｑ１〜Ｑ４が所要のスイッチングタイミングによりスイッチング駆動されることになる。
そして、コントロールＩＣ２では、制御端子Ｖｃに入力された制御出力レベルに応じて、内部で生成する発振信号の周波数を可変するように動作する。これによって、ドライブ信号の周波数が制御出力レベルに応じて可変されることになる。つまり、コントロールＩＣ２では、制御端子Ｖｃに入力された制御出力レベルに応じて、スイッチング素子Ｑ１〜Ｑ４のスイッチング周波数を可変制御するように動作する。
スイッチング周波数が可変されることによっては、直列共振回路における共振インピーダンスが変化することになる。このようにして共振インピーダンスが変化することによっては、一次側の直列共振回路の一次巻線Ｎ１に供給される電流量が変化して二次側に伝送される電力も変化することになる。これにより、二次側出力電圧が変化することとなって定電圧制御が図られることになる。
【００７５】
続いては、第１コンバータ部１０１における、スイッチング素子Ｑ１〜Ｑ４をスイッチング駆動するためのスイッチング駆動回路系について説明する。本実施の形態のスイッチング駆動回路系は、主として、１つのコントロールＩＣ２と、２組のドライブトランスＣＤＴ−１，ＣＤＴ−２を備えて構成される。
コントロールＩＣ２は、電流共振形コンバータを他励式により駆動するための発振回路、制御回路、及び保護回路等を備えて構成されるもので、内部にバイポーラトランジスタを備えたアナログＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）とされる。
【００７６】
このコントロールＩＣ２は、電源入力端子Ｖｃｃに入力される直流電圧（１８Ｖ）により動作する。また、このコントロールＩＣ２は、アース端子Ｅにより一次側アースに接地させるようにしている。
【００７７】
そして、コントロールＩＣ２においては、スイッチング素子に対してドライブ信号（ゲート電圧）を出力するための端子として、２つのドライブ信号出力端子ＶＧＨ，ＶＧＬが備えられる。
ドライブ信号出力端子ＶＧＨからは、ハイサイドのスイッチング素子をスイッチング駆動するためのドライブ信号（第１のドライブ信号）が出力され、ドライブ信号出力端子ＶＧＬからは、ローサイドのスイッチング素子をスイッチング駆動するためのドライブ信号（第２のドライブ信号）が出力される。
そして、この場合には、ドライブ信号出力端子ＶＧＨは、ゲート抵抗Ｒ１１を介してハイサイドのスイッチング素子Ｑ１のゲートと接続される。また、分岐して、コンデンサＣ３Ｂ−Ｒ３Ｂの直列接続を介してドライブトランスＣＤＴ−２の一次巻線Ｎ２１の一端に接続される。一次巻線Ｎ２１の他端は、ブートストラップ用の端子Ｖｓに対して接続される。
これにより、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、スイッチング素子Ｑ１のゲートに対して出力されると共に、ＣＤＴ−２の一次巻線Ｎ２１にも出力されることになる。
【００７８】
また、ドライブ信号出力端子ＶＧＬは、ゲート抵抗Ｒ２１を介してハイサイドのスイッチング素子Ｑ２のゲートと接続される。また、分岐して、コンデンサＣ３Ａ−Ｒ３Ａの直列接続を介して、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１の一端に接続される。一次巻線Ｎ１１の他端は、一次側アースに対して接続される。これにより、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号は、スイッチング素子Ｑ２のゲートに対して出力されると共に、ＣＤＴ−１の一次巻線Ｎ１１にも出力されることになる。
【００７９】
また、この図では図示を省略しているが、コントロールＩＣ２の端子Ｖｓに対しては、外付けの回路として、１組のブートストラップ回路が備えられる。このブートストラップ回路が設けられることで、後述するようにして、ハイサイドのスイッチング素子Ｑ１に対して印加されるドライブ信号（ゲート電圧ＶＧＨ１）は、スイッチング素子Ｑ１を適正にドライブ可能なレベルとなるように、レベルシフトが行われることになる。
【００８０】
ドライブトランスＣＤＴ−１は、スイッチング素子Ｑ３をスイッチング駆動するために設けられるもので、図示するようにして、一次巻線Ｎ１１と二次巻線Ｎ１２とが巻装される。
先の説明によると、一次巻線Ｎ１１には、コントロールＩＣ２のドライブ信号出力端子ＶＧＬから出力されるドライブ信号が伝送されてくることになる。そして、ドライブトランスＣＤＴ−１においては、この一次巻線Ｎ１１に得られたドライブ信号を、トランス結合を介して、二次巻線Ｎ１２に励起させるようにして伝達することになる。
【００８１】
二次巻線Ｎ１２の一端は、ゲート抵抗Ｒ３１を介して、スイッチング素子Ｑ３のゲートに接続され、他端は、スイッチング素子Ｑ３のソースと、スイッチング素子Ｑ４のドレインとの接続点に対して接続される。
【００８２】
このようなドライブトランスＣＤＴ−１の二次側における接続形態によると、コントロールＩＣ２のドライブ信号出力端子ＶＧＬから出力されるドライブ信号として、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１に出力されたドライブ信号は、ドライブトランスＣＤＴ−１のトランス結合を介して、スイッチング素子Ｑ３のゲートに印加されることになる。
そして、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号は、先にも述べたように、ドライブトランスを介することなくスイッチング素子Ｑ２のゲートにも印加される。
従って、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号は、スイッチング素子Ｑ２，Ｑ３に対して共通に出力されるということがいえる。つまり、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号に基づいてスイッチング素子を駆動する駆動回路系（第２の駆動回路）としては、スイッチング素子Ｑ２，Ｑ３を駆動する構成を採っているものである。
【００８３】
一方、ドライブトランスＣＤＴ−２は、スイッチング素子Ｑ４をスイッチング駆動するために設けられるもので、一次巻線Ｎ２１と二次巻線Ｎ２２とが巻装される。
前述したように、ドライブトランスＣＤＴ−２の一次巻線Ｎ２１には、コントロールＩＣ２のドライブ信号出力端子ＶＧＨから出力されるドライブ信号が伝送される。ドライブトランスＣＤＴ−２においては、この一次巻線Ｎ２１に得られたドライブ信号を、トランス結合を介して二次巻線Ｎ２２に伝達する。
二次巻線Ｎ２２の一端は、ゲート抵抗Ｒ４１を介して、スイッチング素子Ｑ４のゲートに接続され、他端は、一次側アースに対して接続される。
【００８４】
このようなドライブトランスＣＤＴ−２の二次側における接続形態によれば、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、ドライブトランスＣＤＴ−２のトランス結合を介して一次側から二次側に伝送され、スイッチング素子Ｑ４のゲートに印加される構成が採られていることになる。
また、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、ドライブトランスを介することなく、スイッチング素子Ｑ１のゲートにも印加されるから、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、スイッチング素子Ｑ１，Ｑ４に対して共通に出力されていることとなる。つまり、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号に基づいてスイッチング素子を駆動する駆動回路系（第１の駆動回路）としては、スイッチング素子Ｑ１，Ｑ４を駆動する構成となっている。
【００８５】
ここで、上記ドライブトランスＣＤＴ−１，ＣＤＴ−２の構造例について、図２及び図３を参照して説明しておく。
先ず図２に示すドライブトランスＣＤＴ（ＣＤＴ−１，ＣＤＴ−２）は、フェライト材によるＥ型コアＣＲ１、ＣＲ２を互いの磁脚が対向するように組み合わせたＥＥ型コアを備える。
そして、一次側と二次側の巻装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビンＢが備えられる。このボビンＢの一方の巻装部に対して一次巻線（Ｎ１１，Ｎ２１）が巻装される。また、他方の巻装部に対して二次巻線（Ｎ１２，Ｎ２２）が巻装される。このようにして一次巻線及び二次巻線が巻装されたボビンＢを上記ＥＥ型コア（ＣＲ１，ＣＲ２）に取り付けることで、一次側巻線及び二次側巻線とがそれぞれ異なる巻装領域により、ＥＥ型コアの中央磁脚に巻装される状態となる。このようにしてドライブトランスＣＤＴ全体としての構造が得られる。
また、この場合のＥＥ型コアにおいては、中央磁脚に対してはギャップは形成しないものとしている。これによって、所要の結合係数による密結合の状態が得られるようにしている。
【００８６】
また、ドライブトランスＣＤＴ（ＣＤＴ−１，ＣＤＴ−２）としては、図３に示すようにして、Ｕ型コアを用いた構造とすることもできる。
この図に示すドライブトランスＣＤＴは、２つのＵ型コアＣＲ１１，ＣＲ１２を組み合わせてＵ−Ｕ型コアを形成する。この際、Ｕ型コアＣＲ１１，ＣＲ１２の各磁脚が対向する面に対しては、ギャップを形成せずに、そのまま磁脚の対向面どうしを接触させている。
そして、ボビンＢに対して、図示するようにして一次巻線（Ｎ１１，Ｎ２１）と、二次巻線（Ｎ１２，Ｎ２２）とを互いに分割された巻装部に巻装した上で、上記のようにして形成されるＵ−Ｕ型コアの一方の磁脚に対して、取り付けるようにされる。
【００８７】
続いて、これまでの説明のようにして構成されるスイッチング駆動回路系による、スイッチング素子Ｑ１〜Ｑ４のスイッチング駆動動作について説明する。
本実施の形態では、後述するようにして、交流入力電圧ＶＡＣ（商用交流電源ＡＣ）のレベルに応じて、フルブリッジ結合方式によるスイッチング動作と、ハーフブリッジ結合方式によるスイッチング動作とで切り換えが行われる。しかしここでは、基本的な動作として、フルブリッジ結合方式の場合に対応して、スイッチング素子Ｑ１〜Ｑ４の全てをスイッチング駆動するときの動作について説明する。
【００８８】
コントロールＩＣ２では、内部の発振回路により所要の周波数の発振信号を生成する。なお、この発振回路は、後述するようにして制御回路１から端子Ｖｃに入力される制御出力のレベルに応じて、発振信号の周波数を可変するようにされている。
そして、コントロールＩＣ２では、上記発振回路にて生成された発振信号を利用して、ハイサイド用のドライブ信号と、ローサイド用のドライブ信号を生成する。そして、ハイサイド用のドライブ信号をドライブ信号出力端子ＶＧＨから出力し、ローサイド用のドライブ信号をドライブ信号出力端子ＶＧＬから出力するようにされる。
【００８９】
上記のようにしてドライブ信号出力端子ＶＧＨ，ＶＧＬから出力されるドライブ信号による、スイッチング素子Ｑ１〜Ｑ４のスイッチング駆動タイミングについて、図４を参照して説明する。図４には、スイッチング素子Ｑ１〜Ｑ４の各ゲート−ソース間電圧が示されている。
ここで先ず、図４（ａ）と図４（ｂ）を参照して、ドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号と、ドライブ信号出力端子ＶＧＬから出力されるローサイド用のドライブ信号との関係に応じた、スイッチング素子Ｑ１、Ｑ２のスイッチングタイミングについて説明しておく。
【００９０】
スイッチング素子Ｑ１に対しては、ドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号がゲート抵抗Ｒ１１を介して印加される。これによって、スイッチング素子Ｑ１のゲート−ソース間電圧ＶＧＨ１としては、このハイサイド用のドライブ信号に対応した波形が得られることになる。
つまり、図４（ａ）に示すようにして、１スイッチング周期内において、正極性による矩形波のパルスが発生する期間と、０Ｖとなる期間が得られることになる。
そして、この図４（ａ）に示されるゲート−ソース間電圧ＶＧＨ１によって、スイッチング素子Ｑ１は、先ず、１スイッチング周期内において、正極性の矩形波パルスが得られるタイミングでオン状態となるようにされる。つまり、スイッチング素子Ｑ１がオンとなるには、ゲート閾値電圧（≒５Ｖ）以上の適切なレベルの電圧が印加されることが必要である。上記正極性のパルスとしてのゲート−ソース間電圧ＶＧＨ１は１０Ｖと成るように設定されているから、この正極性のパルスが印加される期間に対応してオンとなる状態が得られることになる。そして、ゲート−ソース間電圧ＶＧＨ１が０Ｖでゲート閾値電圧以下となると、オフ状態に切り換わることになる。このようなタイミングにより、スイッチング素子Ｑ１は、オン／オフするようにしてスイッチング動作を行うことになる。
【００９１】
一方、スイッチング素子Ｑ２に対しては、ドライブ信号出力端子ＶＧＬから出力されるローサイド用のドライブ信号が、ゲート抵抗Ｒ２１を介して印加されるようになっている。このドライブ信号に応じては、図４（ｂ）に示す波形によるスイッチング素子Ｑ２のゲート−ソース間電圧ＶＧＬ１が得られる。
つまり、ゲート−ソース間電圧ＶＧＬ１は、図４（ａ）に示したスイッチング素子Ｑ１のゲート−ソース間電圧ＶＧＨ１と同じ波形とされたうえで、タイミングとしては、ゲート−ソース間電圧ＶＧＨ１に対して１８０°の位相差を有した波形が得られているものである。このことから、スイッチング素子Ｑ２は、スイッチング素子Ｑ１と交互にオン／オフするタイミングによりスイッチング駆動されることになる。
また、図４（ａ）（ｂ）によると、スイッチング素子Ｑ１がターンオフしてスイッチング素子Ｑ２がターンオンするまでの間と、スイッチング素子Ｑ２がターンオフして、スイッチング素子Ｑ１がターンオンするまでの間には期間ｔｄが形成されるようになっている。
【００９２】
この期間ｔｄは、スイッチング素子Ｑ１（Ｑ４），Ｑ２（Ｑ３）が共にオフとなるデッドタイムである。このデッドタイムとしての期間ｔｄは、部分電圧共振動作として、スイッチング素子Ｑ１〜Ｑ４がターンオン／ターンオフするタイミングでの短時間において、部分共振コンデンサＣｐ１，Ｃｐ２における充放電の動作が確実に得られるようにすることを目的として形成している。そして、このような期間ｔｄとしての時間長は、例えばコントロールＩＣ２側で設定することができるようになっており、コントロールＩＣ２では、設定された時間長による期間ｔｄが形成されるように、ドライブ信号出力端子ＶＧＨ，ＶＧＬから出力すべきドライブ信号についてのパルス幅のデューティ比を可変する。
【００９３】
続いては、スイッチング動作として、上記したスイッチング素子Ｑ１，Ｑ２のオン／オフタイミングの関係が得られていることを前提として、スイッチング素子Ｑ３，Ｑ４のオン／オフタイミングについて説明する。
先の説明によると、ドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号は、スイッチング素子Ｑ１のゲートに印加されると共に、ドライブトランスＣＤＴ−２のトランス結合を介するようにして、スイッチング素子Ｑ４に対しても印加されることになる。
そして、上記ハイサイド用のドライブ信号が、ドライブトランスＣＤＴ−２のトランス結合を介して一次側から二次側に伝送されることによっては、二次側で得られるドライブ信号は、０レベルを基準に正／負に反転する波形となって得られる。これに応じて、ドライブトランスＣＤＴ−２の二次巻線側からドライブ信号が印加されるスイッチング素子Ｑ４のゲート−ソース間電圧ＶＧＨ２は、図４（ｃ）に示すものとなる。
【００９４】
つまり、１スイッチング周期内において、正極性の＋１０Ｖの矩形波パルスが得られる期間と、負極性による−１０Ｖの矩形波パルスとなる期間が得られる。ここで、正極性の＋１０Ｖの矩形波パルスが得られる期間は、図４（ａ）のゲート−ソース間電圧ＶＧＨ１が正極性の矩形パルスが得られる期間と同一となる。また、負極性による−１０Ｖの矩形波パルスとなる期間は、図４（ａ）のゲート−ソース間電圧ＶＧＨ１が０レベルとなる期間と同一となる。
そして、このような波形のゲート−ソース間電圧ＶＧＨ２が得られることによっては、スイッチング素子Ｑ４は、１スイッチング周期内において、正極性の矩形パルスが得られている期間においてオン状態となるようにされる。一方、負極性の矩形パルスが得られている期間においてオフ状態となるようにされる。従って、スイッチング素子Ｑ４のオン／オフタイミングは、図４（ａ）のゲート−ソース間電圧ＶＧＨ１に対応するスイッチング素子Ｑ１と同様となる。つまり、スイッチング素子Ｑ１，Ｑ４は、同じタイミングでオン／オフするようにスイッチング駆動される。
【００９５】
また、スイッチング素子Ｑ３については、ドライブ信号出力端子ＶＧＬから出力されるローサイド用のドライブ信号（ゲート電圧）が、ドライブトランスＣＤＴ−１を介するようにして印加されていることになる。
このローサイド用のドライブ信号についても、ドライブトランスＣＤＴ−１のトランス結合を介して一次側から二次側に伝送されることで、０レベルを基準に正／負に反転する波形の信号となって二次側で得られることになる。このため、スイッチング素子Ｑ３のゲート−ソース間電圧ＶＧＬ２は、図４（ｄ）に示すようにして、１スイッチング周期内において、正極性の＋１０Ｖの矩形波パルスとなる期間と、負極性による−１０Ｖの矩形波パルスとなる波形が得られる。これに応じて、スイッチング素子Ｑ３は、１スイッチング周期内において、正極性の矩形パルスが得られている期間においてオン状態となり、負極性の矩形パルスが得られている期間においてオフ状態となるようにスイッチング動作を行うことになる。
そして、このオン／オフタイミングは、図４（ｂ）のゲート−ソース間電圧ＶＧＬ１に対応するスイッチング素子Ｑ２と同様となるものであり、従って、スイッチング素子Ｑ３は、スイッチング素子Ｑ２と同じタイミングでオン／オフするようにスイッチング駆動されることになる。
【００９６】
このようにして、本実施の形態の駆動回路系によっては、フルブリッジ結合方式により、スイッチング素子［Ｑ１，Ｑ４］の組と、スイッチング素子［Ｑ２，Ｑ３］の組とが交互にオン／オフするようにしてスイッチング駆動させることができる。
このときのスイッチング動作として、スイッチング素子［Ｑ１，Ｑ４］の組がオンとなっているときには、出力として、スイッチング素子Ｑ１のドレイン−ソース→直列共振コンデンサＣ１→一次巻線Ｎ１→スイッチング素子Ｑ４のドレイン−ソース→一次側アースの経路で電流が流れる。
また、スイッチング素子［Ｑ２，Ｑ３］の組がオンとなっているときには、出力として、スイッチング素子Ｑ３のドレイン−ソース→一次巻線Ｎ１→直列共振コンデンサＣ１→スイッチング素子Ｑ２のドレイン−ソース→一次側アースの経路で電流が流れる。そして、この動作が繰り返されるのに応じて、一次側直列共振回路（Ｃ１−Ｎ１）では共振動作が得られることになり、絶縁コンバータトランスの一次側巻線Ｎ１に共振電流波形に近いドライブ電流を供給することになる。
【００９７】
また、上記のようにしてスイッチング素子［Ｑ１，Ｑ４］の組がターンオフ／ターンオンするタイミングでは、スイッチング素子Ｑ４に対して接続された並列共振コンデンサＣｐ２が、自身のキャパシタンスと一次巻線Ｎ１のリーケージインダクタンス成分Ｌ１によって並列共振回路を形成し、電圧共振動作を行う。つまり、スイッチング素子［Ｑ１，Ｑ４］の組のターンオフ／ターンオン時にのみ電圧共振となる部分電圧共振動作が得られる。
同様にして、スイッチング素子［Ｑ２，Ｑ３］の組がターンオフ／ターンオンするタイミングでは、スイッチング素子Ｑ２に対して接続された並列共振コンデンサＣｐ１のキャパシタンスと一次巻線Ｎ１のリーケージインダクタンス成分Ｌ１によって並列共振回路が形成される。そして、スイッチング素子［Ｑ２，Ｑ３］の組のターンオフ／ターンオン時において部分電圧共振動作が得られる。
【００９８】
このようにして、本実施の形態の第１コンバータ部１０１では、スイッチング素子［Ｑ１，Ｑ４］［Ｑ２，Ｑ３］の各組（スイッチング回路）が交互にオン／オフするフルブリッジ結合方式の電流共振形コンバータと、部分電圧共振回路（Ｃｐ１，Ｃｐ２，Ｎ１）が組み合わされたコンバータが形成されているものである。
【００９９】
ところで、図示による説明は省略するが、例えば従来において、他励式によりフルブリッジ結合方式よる４石のスイッチング素子を、スイッチング周波数制御方式によりスイッチング駆動するのにあたっては、３つのＩＣが必要となる。
つまり、電流共振形コンバータ用の汎用のドライブＩＣとしては、ハイサイドとローサイドの２つで一組のスイッチング素子を駆動する構成を採っている。つまり、１つのドライブＩＣは、１組のハーフブリッジ結合された２本のスイッチング素子から成るスイッチング回路を駆動する構成を採っているものである。従って、フルブリッジ結合方式に対応して、２組のハーフブリッジ回路を駆動する場合には、２組のドライブＩＣが必要とされることになる。
そのうえで、２組のドライブＩＣが、スイッチング周波数制御を伴うスイッチング駆動を、同期して行うことができるようにする必要から、これらのドライブＩＣとは別に、スイッチング周波数制御によるドライブが可能なコントロールＩＣが必要となるものである。このようにして、最低限３つのＩＣが必要となる。
【０１００】
これに対して、本実施の形態の駆動回路系の構成とすれば、スイッチング駆動のためのＩＣとしては、コントロールＩＣ２の１つのみとすることができる。これにより、ＩＣの数が削減され、さらにはこれに伴って、ＩＣの外付け部品の点数も削減される分、回路規模が縮小され、また、コストも削減されることになる。
【０１０１】
ただし、この場合の駆動回路系の構成では、ドライブトランスＣＤＴ−１，ＣＤＴ−２と、これらのドライブトランスにドライブ信号を入力するためのコンデンサＣ３Ａ，抵抗Ｒ３Ａ、及びコンデンサＣ３Ｂ，抵抗Ｒ３Ｂが新たに追加されることになる。しかしながら、これらの部品点数と、上記したコントロールＩＣ２の外付け部品を合計しても１５点程度であり、各コンバータ部における部品点数は、先行技術による他励式フルブリッジ結合方式の電源回路に対して大幅に削減されている。また、ドライブトランスＣＤＴ−１，ＣＤＴ−２も非常に小さいサイズであることから、スイッチング駆動用のＩＣが複数備えられることと比較すれば、図１に示す電源回路は、先行技術と比較してはるかに小さい回路規模となる。また、他励式フルブリッジ結合方式の電源回路としてのコストダウンも有効に図られていることになる。
また、スイッチング駆動用のＩＣの数が削減されることによっては、それだけ消費電力も低減されることになる。
また、スイッチング素子Ｑ３，Ｑ４については、図４（ｃ）（ｄ）にも示したように、オフ時には、負極性に反転した−１０Ｖのゲート−ソース間電圧ＶＧＨ２，ＶＧＬ２が印加される。これによって、スイッチング素子Ｑ３，Ｑ４については、ターンオフ時における下降時間が短縮されて、その分、この下降時間に依る電力損失が低減することにもなる。これにより、電力変換効率が向上することになり、また、スイッチング素子Ｑ３，Ｑ４における発熱も低下する。
このようにして、本実施の形態の第１コンバータ部１０１としての回路は、他励式フルブリッジ結合方式のスイッチングコンバータ単体として見た場合にも、上記のような利点を有している。
【０１０２】
そして、この第１コンバータ部１０１は、上記した他励式フルブリッジ結合方式の構成の下で、以降説明するようにして、ＡＣ１００Ｖ系ではフルブリッジ結合方式によるスイッチング動作（フルブリッジ動作）となり、ＡＣ２００Ｖ系ではハーフブリッジ結合方式によるスイッチング動作（ハーフブリッジ動作）となるように、スイッチング動作を切り換える構成を採る。
【０１０３】
第１コンバータ部１０１においては、平滑コンデンサＣｉに対して並列に、分圧抵抗Ｒａ，Ｒｂ，Ｒｃを直列接続した分圧ラインが接続される。そして、この分圧ラインにおける分圧抵抗Ｒｂ，Ｒｃの接続点（分圧点）に対して、ツェナーダイオードＺＤ１のカソードが接続される。ツェナーダイオードＺＤ１のアノードは、ＮＰＮ型のトランジスタＱ５のベースに接続される。また、ツェナーダイオードＺＤ１のアノードと一次側アース間には、図示するように抵抗Ｒｄが接続される。
トランジスタＱ５のコレクタは、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１と、抵抗Ｒ３Ａの接続点に対して接続され、エミッタは一次側アースに接地される。
上記した回路構成により、ＡＣ１００Ｖ系と２００Ｖ系とに応じて、第１コンバータ部１０１のスイッチング動作をフルブリッジ動作とハーフブリッジ動作とで切り換える、切り換え制御回路が備えられる。
【０１０４】
上記切り換え制御回路の動作は次のようになる。
ここで、分圧ライン（抵抗Ｒａ−Ｒｂ−Ｒｃ）の抵抗値による分圧比は、次のように設定されている。つまり、分圧ライン（抵抗Ｒａ−Ｒｂ−Ｒｃ）の分圧点の電位について、交流入力電圧ＶＡＣ＝１５０Ｖ以下に対応する整流平滑電圧Ｅｉのレベルでは、ツェナーダイオードＺＤ１の逆方向電圧以下となり、交流入力電圧ＶＡＣ＝１５０Ｖ以上に対応する整流平滑電圧Ｅｉのレベルでは、ツェナーダイオードＺＤ１の逆方向電圧以上となるようにされている。ここで、交流入力電圧ＶＡＣ＝１５０Ｖ以下の状態は、ＡＣ１００Ｖ系の商用交流電源が入力されている状態に対応する。また、交流入力電圧ＶＡＣ＝１５０Ｖ以上の状態は、ＡＣ２００Ｖ系の商用交流電源が入力されている状態に対応する。
【０１０５】
上記のようにして分圧ライン（抵抗Ｒａ−Ｒｂ−Ｒｃ）の分圧比が設定されていることで、交流入力電圧ＶＡＣ＝１５０Ｖ以下の状態では、ツェナーダイオードＺＤ１は非導通の状態となる。従って、トランジスタＱ５のベースにはベース電流が供給されないので、トランジスタＱ５はオフ状態となる。この場合には、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１には、コントロールＩＣ２のドライブ信号出力端子ＶＧＬからコンデンサＣ３Ａ−抵抗Ｒ３Ｂを介してドライブ信号が供給されることになる。
これにより、例えば先に図４を参照して説明したように、４つのスイッチング素子Ｑ１〜Ｑ４がスイッチング駆動される状態が得られる。
【０１０６】
これに対して、交流入力電圧ＶＡＣ＝１５０Ｖ以上となる状態では、ツェナーダイオードＺＤ１が導通状態となって、トランジスタＱ５のベースにベース電流が供給されることとなる。これにより、トランジスタＱ５はオン状態となる。
トランジスタＱ５がオン状態となると、ドライブ信号出力端子ＶＧＬからコンデンサＣ３Ａ−抵抗Ｒ３Ｂを介して供給されるドライブ信号は、トランジスタＱ５のコレクタ−エミッタを介して一次側アースに接地される。従って、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１にはドライブ信号は供給されないこととなる。
これにより、ドライブトランスＣＤＴ−１の二次側のスイッチング素子Ｑ３は、スイッチング動作を停止させた状態となり、残るスイッチング素子Ｑ１，Ｑ２，Ｑ４がスイッチング動作する状態が得られる。
なお、このときのオン／オフタイミングは、図４により説明したものとなる。つまり、スイッチング素子［Ｑ１，Ｑ４］の組が同じタイミングでオン／オフするのに対し、この場合には、スイッチング素子Ｑ２のみが、スイッチング素子［Ｑ１，Ｑ４］の組に対して交互となるタイミングでオン／オフすることになる。
【０１０７】
上記のようにして、３つのスイッチング素子Ｑ１，Ｑ２，Ｑ４がスイッチング動作を行うということは、ハーフブリッジ結合されたスイッチング素子Ｑ１、Ｑ２が交互にオン／オフするタイミングでスイッチング動作を行っているときに、スイッチングＱ４が、スイッチング素子Ｑ１と同期したオン／オフタイミングでスイッチング動作しているという、ハーフブリッジ動作が得られているということがいえる。
【０１０８】
これまでの説明から理解されるように、第１コンバータ部１０１としては、先ずは、４本のスイッチング素子Ｑ１〜Ｑ４を備えた、他励フルブリッジ結合方式による電流共振形コンバータを形成している。そのうえで、ＡＣ１００Ｖ系ではフルブリッジ動作、ＡＣ２００Ｖ系ではハーフブリッジ動作となるように、スイッチング動作の切り換えを行うように構成される。このようにして、本実施の形態の電源回路においては、ワイドレンジ対応としているものである。
【０１０９】
続いて、第１コンバータ部１０１に備えられる力率改善回路３−１について説明する。
本実施の形態の力率改善回路３−１は、絶縁コンバータトランスＰＩＴ−１の一次側に巻装した三次巻線Ｎ３と、高速リカバリ型ダイオードＤ１、インダクタＬ２０、フィルタコンデンサＣＮ１、及び低速リカバリ型のダイオードＤ２とを備えている。
【０１１０】
そして、三次巻線Ｎ３に対して、高速リカバリ型ダイオードＤ１−インダクタＬ２０を直列に接続している。この場合には、高速リカバリ型ダイオードＤ１のアノードがブリッジ整流回路Ｄｉ１の正極出力端子と接続され、カソードがインダクタＬ２０の直列接続を介するようにして三次巻線Ｎ３の一端と接続される。三次巻線Ｎ３の他端は、平滑コンデンサＣｉの正極端子と接続される。
つまり、本実施の形態の力率改善回路３−１としては、高速リカバリ型ダイオードＤ１，インダクタＬ２０，三次巻線Ｎ３から成る直列接続回路を、ブリッジ整流回路Ｄｉの正極出力端子と、平滑コンデンサＣｉの正極端子との間の整流電流経路に挿入して形成していることになる。
【０１１１】
さらに、この力率改善回路３−１では、高速リカバリ型ダイオードＤ１−インダクタＬ２０−三次巻線Ｎ３の直列接続回路に対して、低速リカバリ型のダイオードＤ２を並列に接続するようにしている。この場合には、ダイオードＤ２のアノードを高速リカバリ型ダイオードＤ１側に接続し、カソードを三次巻線Ｎ３側に接続するようにしている。さらに、ノーマルモードノイズ対策のフィルタコンデンサＣＮ１は、高速リカバリ型ダイオードＤ１と低速リカバリ型ダイオードＤ２の接続点と一次側アース間に対して挿入される。
【０１１２】
このような構成による力率改善回路３−１の動作を図５の波形図を参照して説明する。
例えば図５（ａ）示す周期により交流入力電圧ＶＡＣが得られているとする。このとき、ブリッジ整流回路Ｄｉ１，Ｄｉ２の整流出力電圧は、交流入力電圧ＶＡＣのレベルに応じたピークレベルを有した、正極性による正弦波状の波形となる。
そして、ブリッジ整流回路Ｄｉ１，Ｄｉ２の整流出力として得られる整流電流は、この場合、図５（ｃ）に示す電流Ｉ１として低速リカバリ型のダイオードＤ２を流れて平滑コンデンサＣｉに流入する経路と、図５（ｄ）の交番電流Ｉ２として、高速リカバリ型ダイオードＤ１−インダクタＬ２０−三次巻線Ｎ３を介して平滑コンデンサＣｉに流入する経路と、フィルタコンデンサＣＮ１に流入する経路との三経路に分岐して流れることになる。
【０１１３】
この際、一次巻線Ｎ１に伝達されたスイッチング出力が三次巻線Ｎ３に対しても励起されるようにして伝達されることで、三次巻線Ｎ３には、スイッチング周期に応じた交番電圧が発生し、整流出力電圧に重畳することになる。そして、スイッチング周期のもとで、高速リカバリ型ダイオードＤ１のアノード電位が、三次巻線Ｎ３の電位よりもよりも高いとされる期間において、高速リカバリ型ダイオードＤ１が導通して上記交番電流Ｉ２が流れることになる。
このときに三次巻線Ｎ３に得られる電圧は、スイッチング出力に基づく交番波形であり、スイッチング周波数に応じた周期を有している。このため、高速リカバリ型ダイオードＤ１が導通して交番電流Ｉ２が流れることによっては、高速リカバリ型ダイオードＤ１はスイッチング周期でオン／オフするスイッチング動作を行っていることになる。従って、交番電流Ｉ２は、スイッチング周期で高速リカバリ型ダイオードＤ１により断続されるようにして流れ、平滑コンデンサＣｉに流入することとなる。
【０１１４】
このようにして、本実施の形態では、三次巻線Ｎ３により電圧帰還されるスイッチング出力によって、整流ダイオードである高速リカバリ型ダイオードＤ１をスイッチングさせ、この高速リカバリ型ダイオードＤ１を流れる整流電流を断続するようにしている。そして、図５（ｃ）と図５（ｄ）とを比較して分かるように、高速リカバリ型ダイオードＤ１によりスイッチングされて得られる交番電流Ｉ２は、ブリッジ整流回路Ｄｉから平滑コンデンサに流入する電流Ｉ１よりも導通角が拡大されているとともに、帰還されたスイッチング出力により増幅されて振幅も大きくなっていることが分かる。
【０１１５】
このような動作が得られることで、交流入力電圧ＶＡＣの正負の絶対値が、整流平滑電圧レベルよりも低いとされる期間においても平滑コンデンサＣｉへの充電電流が流れるようにされる。
この結果、図５（ｂ）に示すようにして、交流入力電流ＩＡＣの平均的な波形が交流入力電圧の波形（正弦波）に近付くことになって交流入力電流の導通角が拡大され、力率改善が図られることになる。
【０１１６】
第２コンバータ部１０２は、図示するようにして、フルブリッジ結合されたスイッチング素子Ｑ１〜Ｑ４、コントロールＩＣ２、絶縁コンバータトランスＰＩＴ−２、部分電圧共振コンデンサＣｐ１，Ｃｐ２、二次側整流回路（ＤＯ１，ＤＯ２，ＣＯ）等を備えることで、第１コンバータ部１０１と同様の回路構成を採り、所定レベルで安定化される二次側直流出力電圧Ｅ０２を出力する。そして、第２コンバータ部１０２においても、ツェナーダイオードＺＤ１と接続されるトランジスタＱ５が備えられることで、ＡＣ１００Ｖ系ではフルブリッジ動作となり、ＡＣ２００Ｖ系ではハーフブリッジ動作となるようにしてスイッチング動作の切り換えが行われるようにされている。
また、第２コンバータ部１０２においては、力率改善回路３−２が備えられる。力率改善回路３−２は、ブリッジ整流回路Ｄｉ２側に対して接続されるフィルタコンデンサＣＮ２、低速リカバリ型のダイオードＤ２Ａ、高速リカバリ型ダイオードＤ１Ａ，インダクタＬ２０、絶縁コンバータトランスＰＩＴ−２の三次巻線Ｎ３を、第１コンバータ部１０１の力率改善回路３−１と同様の接続態様により接続して形成される、そして、この力率改善回路３−２としても、先に図５により説明したのと同様の動作を行うことで、交流入力電流ＩＡＣの導通角を拡大して力率改善を図るようにされている。
【０１１７】
さらに、第３コンバータ部１０３についても、図示するようにして、フルブリッジ結合されたスイッチング素子Ｑ１〜Ｑ４、コントロールＩＣ２、絶縁コンバータトランスＰＩＴ−３、部分電圧共振コンデンサＣｐ１，Ｃｐ２、二次側整流回路等を備えて、第１コンバータ部１０１と同様の回路構成を採る。また、第３コンバータ部１０２においても、ツェナーダイオードＺＤ１と接続されるトランジスタＱ５が備えられており、これによりＡＣ１００Ｖ系ではフルブリッジ動作となり、ＡＣ２００Ｖ系ではハーフブリッジ動作となるようにしてスイッチング動作の切り換えが行われる。
また、第３コンバータ部１０３は、力率改善回路３−３を備える。力率改善回路３−３は、第２コンバータ部１０２と同様に、ブリッジ整流回路Ｄｉ２側に対して接続されるフィルタコンデンサＣＮ２、低速リカバリ型のダイオードＤ２Ａ、高速リカバリ型ダイオードＤ１Ａ，インダクタＬ２０、絶縁コンバータトランスＰＩＴ−２の三次巻線Ｎ３を備えて形成される。この力率改善回路３−３によっても、力率改善動作が得られることになる。
【０１１８】
但し、この場合の第３コンバータ部１０３については、絶縁コンバータトランスＰＩＴ−３の二次巻線Ｎ２に対して、図示する接続態様によって、整流ダイオードＤＯ５，Ｄ０６，Ｄ０７，Ｄ０８及び平滑コンデンサＣＯ３，ＣＯ４を接続していることで、整流ダイオードＤＯ５，Ｄ０６及び平滑コンデンサＣＯ３から成る両波整流回路と、整流ダイオードＤＯ７，Ｄ０８及び平滑コンデンサＣＯ４から成る両波整流回路との２組の両波整流回路を形成している。
整流ダイオードＤＯ５，Ｄ０６及び平滑コンデンサＣＯ３から成る両波整流回路によっては二次側直流出力電圧ＥＯ３が生成される。整流ダイオードＤＯ７，Ｄ０８及び平滑コンデンサＣＯ４から成る両波整流回路によっては、二次側直流出力電圧ＥＯ３よりも低圧レベルの二次側直流出力電圧Ｅ０４が生成される。
【０１１９】
なお、第１コンバータ部１０１の二次側直流出力電圧ＥＯ１が対応する負荷電力は３００Ｗ、第２コンバータ部１０２の二次側直流出力電圧ＥＯ２が対応する負荷電力は２００Ｗ、第３コンバータ部１０３の二次側直流出力電圧ＥＯ３，Ｅ０４により対応する負荷電力は１００Ｗとなっている。これにより、図１に示す本実施の形態の電源回路としては、総合的に負荷電力Ｐｏ＝６００Ｗ以上に対応可能に構成されている。
【０１２０】
そして、図１に示す電源回路においては、各力率改善回路（３−１，３−２，３−３）について、第１コンバータ部１０１は負荷電力Ｐｏ＝３００Ｗ、第２コンバータ部１０１は負荷電力Ｐｏ＝２００Ｗ、第３コンバータ部１０３は負荷電力Ｐｏ＝１００Ｗの条件で、交流入力電圧ＶＡＣ＝１００Ｖでは力率ＰＦについて約０．８となるようして、インダクタＬ２０と三次巻線Ｎ３の巻数を選定するようにされる。
また、これと共に、上記と同様の負荷条件の下で、交流入力電圧ＶＡＣ＝１００Ｖ時において、電力変換効率が９２％程度となるように、第１、第２、第３コンバータ部（１０１，１０２，１０３）の各々の部品素子等を選定して構成するようにする。
【０１２１】
このように構成したことで、本実施の形態としては、総合負荷電力Ｐｏ＝６００Ｗの負荷条件で、交流入力電圧ＶＡＣ＝１００Ｖ時には、電力変換効率（ηＡＣ→ＤＣ）＝９２％、交流入力電力は６５２．２Ｗ、力率ＰＦ＝０．８０となり、交流入力電圧ＶＡＣ＝２３０Ｖ時には、電力変換効率（ηＡＣ→ＤＣ）＝９６％、交流入力電力は６２５．０Ｗ、力率ＰＦ＝０．７７となる特性が得られることが、実験結果から分かった。
これに対して、図９に示した回路では、同じ負荷条件において、交流入力電圧ＶＡＣ＝１００Ｖ時では、総合電力変換効率が９０．２％、交流入力電力は６６５．２Ｗ、また、交流入力電圧ＶＡＣ＝２３０Ｖ時では総合電力変換効率が９３．１％、交流入力電力は６４４．５Ｗとされていた。
従って、図１に示す回路の特性としては、図９に示す回路に対して、交流入力電圧ＶＡＣ＝１００Ｖ時において、電力変換効率は、１．８Ｗ向上し、交流入力電力は１３．０Ｗ低減されていることがわかる。また、交流入力電圧ＶＡＣ＝２３０Ｖ時において、電力変換効率は２．９Ｗ向上し、交流入力電力は１９．５Ｗ低減されていることがわかる。
このようにして、図１に示す本実施の形態の電源回路では、大幅な電力変換効率の向上が図られることになる。
なお、上記した交流入力電圧ＶＡＣ＝１００Ｖ時と、交流入力電圧ＶＡＣ＝２３０Ｖ時の力率特性は、例えば図９に示した先行技術の回路よりも低い値となってはいるが、一定条件で測定することとされている電源高調波歪規制値はクリアしており、力率は実用上充分なまでに改善されているということがいえる。
【０１２２】
ここで、参考として、上記した実験結果を得るのにあたり、図１のように構成される電源回路の要部の部品素子については、上記のようにして選定した。
［第１コンバータ部１０１］
絶縁コンバータトランスＰＩＴ−１：ＥＥＲ−４２のフェライトコア
一次巻線Ｎ１＝３５Ｔ
三次巻線Ｎ３＝７Ｔ
一次側直列共振コンデンサＣ１＝０．０３３μＦ
インダクタＬ２０＝３９μＨ
［第２コンバータ部１０２］
絶縁コンバータトランスＰＩＴ−２：ＥＥＲ−４０のフェライトコア
一次巻線Ｎ１＝４４Ｔ
三次巻線Ｎ３＝９Ｔ
一次側直列共振コンデンサＣ１＝０．０３３μＦ
インダクタＬ２０＝４７μＨ
［第２コンバータ部１０３］
絶縁コンバータトランスＰＩＴ−３：ＥＥＲ−３５のフェライトコア
一次巻線Ｎ１＝５５Ｔ
三次巻線Ｎ３＝１３Ｔ
一次側直列共振コンデンサＣ１＝０．０３３μＦ
インダクタＬ２０＝７５μＨ
【０１２３】
このようにして構成される図１に示す本実施の形態の電源回路と、先行技術として示した図９の回路とを比較した場合には次のようなことがいえる。
先ず、図１に示した回路では、電圧帰還方式による力率改善回路（３−１，３−２，３−３）を備える構成としていることでアクティブフィルタが省略される。アクティブフィルタは、１組のコンバータを構成するものであり、図９による説明からも分かるように、実際には、２本のスイッチング素子と、これらを駆動するためのＩＣ等を始め、多くの部品点数により構成される。
これに対して、図１に示す電源回路に備えられる力率改善回路（３−１，３−２，３−３）の各々は、絶縁コンバータトランスＰＩＴに巻装する三次巻線Ｎ３と、インダクタＬ２０、フィルタコンデンサＣＮ１又はＣＮ２、１本の高速リカバリ型ダイオードＤ１と，１本の低速リカバリ型ダイオードＤ２を備えているのみであり、また、何れの部品素子も小型である。従って、例えば３つの力率改善回路（３−１，３−２，３−３）の部品を総合したとしても、アクティブフィルタと比較すれば相当に少ない部品点数となり、また、部品素子の基板実装面積も縮小する。
これにより、図１に示す電源回路としては、力率改善機能を備えるワイドレンジ対応の電源回路として、図９に示す回路よりもはるかに低コストとすることができる。また、回路基板についても有効に小型軽量化を図ることができる。
【０１２４】
また、図１に示す電源回路では、共振形コンバータ及び力率改善回路（３−１，３−２，３−３）の動作は、いわゆるソフトスイッチング動作であるから、図９に示したアクティブフィルタと比較すれば、スイッチングノイズのレベルは大幅に低減される。
このため、図１に示した回路では、１組のラインフィルタトランスＬＦＴと２本のアクロスコンデンサＣＬから成る１段のラインノイズフィルタを備えれば、電源妨害規格をクリアすることが充分に可能とされる。また、整流出力ラインのノーマルモードノイズについては、図１にも示しているように、２つのフィルタコンデンサＣＮ１，ＣＮ２のみにより対策を行っている。そして、これらの部品から成るノイズフィルタにより、電源妨害規格値をクリアすることができる。
このようにしてノイズフィルタとしての部品点数が削減されることによっても、電源回路のコストダウンと、回路基板の小型軽量化は促進される。
【０１２５】
また、図９に示す電源回路の総合電力変換効率は、前段のアクティブフィルタにおけるＡＣ−ＤＣ電力変換効率（ηＡＣ／ＤＣ）と、後段の電流共振形コンバータのＤＣ−ＤＣ電力変換効率（ηＤＣ／ＤＣ）とにより決定されるものであった。これに対して、図１に示す電源回路は、アクティブフィルタを前段に備えていないから、総合電力変換効率は、この電流共振形コンバータのＡＣ−ＤＣ電力変換効率として見ればよいことになる。そして、本実施の形態のようにして、電圧帰還方式による力率改善改善回路を備える場合、その電力変換効率は、力率改善回路を備えない場合の複合共振形コンバータとほぼ同等であることが分かっている。
これにより、図１に示す電源回路としては、前述もしたように、電力変換効率について、図９に示す電源回路よりも大幅に向上されることになる。
【０１２６】
また、図１に示す電源回路の場合、一次側のスイッチングコンバータのスイッチング周波数は、交流入力電圧ＶＡＣ及び負荷電力の変化などに応じて、定電圧化のために例えば７０ＫＨｚ〜１５０ＫＨｚの範囲で変化するのであるが、このスイッチングコンバータを形成する各スイッチング素子Ｑ１，Ｑ２は、同期してスイッチング動作する。従って、一次側アース電位としては、図９の電源回路のように、アクティブフィルタ側と、その後段のスイッチングコンバータとの間で干渉することが無く、スイッチング周波数の変化に関わらず安定することとなる。
【０１２７】
また、補足的に述べておくと、図１に示す電源回路は、ワイドレンジ対応のために、ＡＣ１００Ｖ系とＡＣ２００Ｖ系とで動作を切り換える構成を採る電源回路としての側面においても、次のような利点を有している。
例えば従来において、ワイドレンジ対応の共振形コンバータを構成する場合には、スイッチング回路系の動作は固定としたうえで、直流入力電圧（整流平滑電圧Ｅｉ）を生成する整流回路について、ＡＣ１００Ｖ系とＡＣ２００Ｖ系とで切り換えを行う構成を採ることが行われていた。つまり、ＡＣ１００Ｖ系では、倍電圧整流動作により交流入力電圧ＶＡＣの２倍に対応する直流入力電圧が生成され、ＡＣ２００Ｖ系では、全波整流動作によって交流入力電圧ＶＡＣの等倍に対応する直流入力電圧が生成されるように切り換えを行っていたものである。
【０１２８】
しかしながら、上記のような整流回路の切り換えが可能な構成を採るためには、ブリッジ整流回路に対して２組の平滑コンデンサを接続して、電磁リレーにより整流経路を切り換えるように回路を構成しなければならず、それだけ部品点数が増加することになる。
さらに、整流回路を切り換える構成を採る場合、例えば瞬間停電などによって、公称ＡＣ２２０Ｖ又は２４０Ｖの商用交流電源が１５０Ｖ以下に低下したときに倍電圧整流動作に切り換わる誤動作が生じると、スイッチング素子や平滑コンデンサが耐圧オーバーとなって破壊されるおそれがある。そこで、このような誤動作が生じないようにするために、実際の切り換え回路としては複雑なものとなっており、多くの点数の部品を必要としていた。例えば実際には、メイン電源とスタンバイ電源とから、複数系統の検出ラインを引き出して商用交流電源ＡＣのレベルを検出する必要があり、また、実際には、複数の切り換え制御系が必要であり、これに応じて電磁リレーも複数が必要とされていた。
【０１２９】
これに対して、図１に示した電源回路においては、ワイドレンジ対応とするのにあたり、先ずは、各コンバータ部（１０１，１０２，１０３）について、４本のスイッチング素子Ｑ１〜Ｑ４を備えた、他励フルブリッジ結合方式による電流共振形コンバータを形成する。そのうえで、ＡＣ１００Ｖ系ではフルブリッジ動作、ＡＣ２００Ｖ系ではハーフブリッジ動作となるように、スイッチング動作の切り換えを行うように構成している。これによって、商用交流電源ＡＣから直流入力電圧（整流平滑電圧Ｅｉ）を生成する整流回路系としては、通常の全波整流回路とすることができる。これにより、従来のようにして整流動作の切り換えを行う構成を採る必要はないこととなる。
従って、図１に示す電源回路では、直流入力電圧用の平滑コンデンサは１本でよいこととなり、また、整流回路切り換えのための電磁リレーも不要となる。これにより、整流回路系における部品数は、従来のワイドレンジ対応の電源回路よりも削減されていることになる。
【０１３０】
また、図１に示す構成であれば、例えば瞬間停電などによって、公称ＡＣ２２０Ｖ又は２４０Ｖの商用交流電源が１５０Ｖ以下に低下して誤動作したとしても、スイッチング動作がハーフブリッジ動作からフルブリッジ動作となるだけである。つまり、従来の電源回路のように倍電圧整流動作への切り換わりによる直流入力電圧レベルの上昇は生じないから、平滑コンデンサＣｉや、スイッチング素子が耐圧オーバーとなることはない。
従って、本実施の形態では、実際に図１に示す回路を電子機器に搭載する場合においても、整流動作切り換えのための複雑な回路構成を採る必要はない。これによっても、低コスト化及び回路基板の小型／軽量化が有効に図られる。
【０１３１】
そして、上記のように、整流動作切り換えのための回路系が省略されることによっては、ワイドレンジ対応のためにスタンバイ電源側の電圧を検出する必要もなくなる。従って、本実施の形態の電源回路は、スタンバイ電源を備えない電子機器に対しても採用することが可能となるものである。
【０１３２】
続いて、上記実施の形態についての変形例として、３例を説明しておくこととする。
上記図１に示した各コンバータ部（１０１，１０２，１０３）において、ＡＣ２００Ｖ系時におけるハーフブリッジ動作としては、スイッチング素子Ｑ１，Ｑ２によるハーフブリッジ回路に加えて、スイッチング素子Ｑ４も、スイッチング素子Ｑ１と同位相でスイッチング動作を行っていた。
これに対して、第１の変形例としては、ＡＣ２００Ｖ系時におけるハーフブリッジ動作として、スイッチング素子Ｑ１，Ｑ２のハーフブリッジ回路のみによるスイッチング動作となるようにして、もう一方のハーフブリッジ回路を形成するスイッチング素子Ｑ３，Ｑ４においては、スイッチング素子Ｑ３だけではなく、スイッチング素子Ｑ４についても完全にスイッチング出力を停止させるように構成する。
このためには、例えば各コンバータ部（１０１，１０２，１０３）において、リレー回路を追加して、ＡＣ１００Ｖ系時には、一次巻線Ｎ１の端部と、スイッチング素子Ｑ３，Ｑ４の接続点と接続し、ＡＣ２００Ｖ系時には、一次巻線Ｎ１の端部をスイッチング素子Ｑ３，Ｑ４の接続点から切り離して一次側アースに接地させるように切り換えを行う構成を採ればよい。
このような切り換えを行えば、ＡＣ２００Ｖ系時においては、スイッチング素子Ｑ４にドライブ信号が印加されていても、スイッチング素子Ｑ４のスイッチング出力を一次側直列共振回路に供給する経路が遮断されることになって、スイッチング素子Ｑ４としては、スイッチング動作を行わない状態となる。
【０１３３】
そして、このような回路構成とすることによっては、リレー回路を追加することで部品点数は増加するものの、ＡＣ２００Ｖ系時におけるスイッチング素子Ｑ４によるスイッチング損失が無くなることになる。従って、ＡＣ２００Ｖ系時における電力変換効率を向上させることができる。
【０１３４】
続いて、第２の変形例について説明する。
先ず、図１に示す回路においては、整流平滑回路として、２段のブリッジ整流回路Ｄｉ１，Ｄｉ２が備えられるのに対して、平滑コンデンサＣｉは、ブリッジ整流回路Ｄｉ１，Ｄｉ２に対して共通で１組とされていた。つまり、整流平滑回路系としては、ブリッジ整流回路は２段構成とされているが、全体としては１系統とされていることになる。
これに対して、第２の変形例では、さらに１組の平滑コンデンサを追加して備えることとする。そして、ブリッジ整流回路Ｄｉ１と１組の平滑コンデンサにより１系統の整流平滑回路を形成し、ブリッジ整流回路Ｄｉ２ともう１組の追加された平滑コンデンサにより１系統の整流平滑回路を形成するように構成する。つまり、整流回路系として独立した２系統を備えるようにする。
そして、例えばブリッジ整流回路Ｄｉ１を含む一方の整流平滑回路により得られる整流平滑電圧Ｅｉは、最も対応負荷電力が重い第１コンバータ部１０１の直流入力電圧として供給し、ブリッジ整流回路Ｄｉ２を含む他方の整流平滑回路により得られる整流平滑電圧Ｅｉは、残る第２コンバータ部１０２，第３コンバータ部１０３の直流入力電圧として供給するように構成する。
【０１３５】
このような構成とすれば、２組の平滑コンデンサの各キャパシタンスについては、図１に示す平滑コンデンサＣｉのキャパシタンスよりも小さなものを選定することができる。
このようにして、１本あたりの平滑コンデンサのキャパシタンスが小さくなることで、各平滑コンデンサとしての部品サイズは小型なものとなる。そして、部品の選定の仕方や、基板レイアウトによっては、大きなキャパシタンスの平滑コンデンサを１本とする場合よりも、低コスト化と、基板サイズを小型化することが可能となる。
【０１３６】
また、第３の変形例としては、１つの力率改善回路において、ＡＣ１００Ｖ系時よりもＡＣ２００Ｖ系時における三次巻線Ｎ３の巻数が増加するように構成する。
このためには、先ず、三次巻線Ｎ３についてタップ出力を形成する。そして、平滑コンデンサＣｉの正極端子と接続すべき三次巻線Ｎ３の端部について、ＡＣ１００Ｖ系時にはタップ出力端子を選択し、ＡＣ２００Ｖ系時には、三次巻線Ｎ３全体の巻線の端部を選択するように回路の切り換えを行えばよい。このような切り換え回路も、リレー回路を追加することで容易に可能である。
【０１３７】
三次巻線Ｎ３としての巻線数が変化すれば、この三次巻線Ｎ３と一次巻線Ｎ１との巻線比が変化することになって、三次巻線Ｎ３に励起されて整流電流経路に帰還されるべき交番電圧レベルも変化することになる。
そして、上記のようにして、ＡＣ２００Ｖ系時に三次巻線Ｎ３の巻線数が増加することによっては、三次巻線Ｎ３に励起される交番電圧レベルも上昇して、整流電流経路に帰還される交番電圧レベルも増加することになる。これによっては、力率改善回路３−１において帰還されるエネルギーが増加するために、より高い力率を得ることが可能となる。
【０１３８】
例えば、図１に示した回路では、総合負荷電力Ｐｏ＝６００Ｗの負荷条件で、交流入力電圧ＶＡＣ＝１００Ｖ時には、力率ＰＦ＝０．８０であるのに対して、交流入力電圧ＶＡＣ＝２３０Ｖ時には力率ＰＦ＝０．７７という特性が得られていた。つまりは、ＡＣ１００Ｖ系時と比較した場合には、ＡＣ２００Ｖ系時の力率が低下していたものであるが、第３の変形例としての構成を採れば、この特性が改善される。
具体例として、三次巻線Ｎ３としてインダクタＬ２０側の端部からタップ出力までの巻線数を７Ｔとしたうえで、タップ出力から他方の端部までの巻線数＝２Ｔとなるように選定した場合の特性は次のようになった。
この場合、三次巻線Ｎ３としての巻数は、ＡＣ１００Ｖ系時ではインダクタＬ２０側の端部からタップ出力までの巻線数である７Ｔ、ＡＣ２００Ｖ系時では９Ｔ（＝７Ｔ＋２Ｔ）となるように切り換えが行われる。
そして、この構成では、負荷電力Ｐｏ＝６００Ｗ〜３００Ｗの条件の下で、交流入力電圧ＶＡＣ＝２３０Ｖ時における力率はＰＦ＝０．８〜０．７５となり、交流入力電圧ＶＡＣ＝１００Ｖ時と同等の力率となるように改善される。そして、このような力率特性によれば、欧州の高調波歪規制値をクリアすることになる。
なお、三次巻線Ｎ３＝７Ｔで固定としている場合には、交流入力電圧ＶＡＣ＝１００Ｖで、負荷電力Ｐｏ＝６００Ｗ〜５０Ｗの範囲で、力率ＰＦ＝０．７５〜０．９０であり、例えば我が国（日本国）の電源高調波歪規制値をクリアする。
【０１３９】
このような第３の変形例としての構成を、実際に、図１に示す回路に適用しようとした場合には、例えば第１コンバータ部１０１の力率改善回路３−１においてのみ、三次巻線Ｎ３の巻数を切り換える構成を採用すればよい。つまり、第１コンバータ部１０１が最も重負荷に対応するために、力率改善作用としては、この第１コンバータ部１０１の力率改善回路３−１が最も影響が強い。このために、第１コンバータ部１０１の力率改善回路３−１についてのみ三次巻線Ｎ３の巻数を切り換える構成としても、ＡＣ２００Ｖ系時における力率は充分に向上される。しかしながら、必要に応じては、他の第２コンバータ部１０２、第３コンバータ部１０３の力率改善回路３−２，３−３についても、三次巻線Ｎ３の巻数を切り換える構成を採ってもよいものである。
また、このような三次巻線Ｎ３の巻数を切り換える構成は、第２の変形例のようにして、複数の整流回路系を備える構成にも適用できるものである。
【０１４０】
また、本発明としては、これまでに説明した電源回路の構成に限定されるものではない。
例えばスイッチング素子としては、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）など、他励式に使用可能な素子であれば、ＭＯＳ−ＦＥＴ以外の素子が採用されて構わない。また、先に説明した各部品素子の定数なども、実際の条件等に応じて変更されて構わない。
また、例えば絶縁コンバータトランスＰＩＴの二次側において二次側直流出力電圧を生成するための回路構成としても、適宜変更されて構わない。
また、この場合には、実施の形態として３段のスイッチングコンバータ部（複合共振形コンバータ）を備える構成を示したが、スイッチングコンバータ部の段数構成としては、これに限定されるものではない。
また、上記各実施の形態においては、複数段備えられるスイッチングコンバータ部の全てについて、電圧帰還方式による力率改善回路を備えた複合共振形コンバータ（電流共振形コンバータ＋部分電圧共振回路）としている。しかしながら、本発明としては、例えば、少なくとも１つのスイッチングコンバータ部について、上記電圧帰還方式による力率改善回路を備えた複合共振形コンバータとし、他のスイッチングコンバータ部については、例えば電圧共振形などのコンバータをはじめ、各種の形式のスイッチングコンバータが備えられてもよいものである、
また、力率改善回路（３−１，３−２，３−３）の構成としても、上記各実施の形態として示したもの以外に限定されるものではなく、これまでに本出願人が提案してきた各種の電圧帰還方式による回路構成として、倍電圧整流回路に適用可能なものを採用することも可能である。
【０１４１】
また、前述した第１の変形例も含め、本実施の形態においては、ハーフブリッジ動作を得るのにあたり、スイッチング素子Ｑ１，Ｑ２側のハーフブリッジ回路が主体となって動作するようにしていた。しかしながら、スイッチング素子Ｑ３，Ｑ４側のハーフブリッジ回路が主体となって動作するように構成してもよいものである。
つまり、本発明としての第１と第２のハーフブリッジ回路の関係は、相対的なものである。例えばスイッチング素子Ｑ１，Ｑ２の組を第１のハーフブリッジ回路であるとすれば、スイッチング素子Ｑ３，Ｑ４の組が第２のハーフブリッジ回路となる。逆に、スイッチング素子Ｑ３，Ｑ４の組を第１のハーフブリッジ回路であるとすれば、スイッチング素子Ｑ１，Ｑ２の組が第２のハーフブリッジ回路となる。
【０１４２】
【発明の効果】
以上説明したようにして本発明は、力率改善機能を備えるワイドレンジ対応のスイッチング電源回路として、アクティブフィルタを備えない構成を採る。これにより、例えばアクティブフィルタによって力率改善を図る場合よりも電力変換効率が向上されるという効果を有している。
【０１４３】
また、本発明の電源回路としては、アクティブフィルタを構成するための多数の部品素子が不要となる。また、電源回路を構成する電流共振形コンバータ、及び力率改善回路はソフトスイッチング動作であり、スイッチングノイズが大幅に低減されるから、ノイズフィルタを強化する必要もなくなる。
このために、先行技術と比較しては、部品点数が大幅に削減されることになって、電源回路サイズの小型／軽量化を図るすることが可能となる。また、それだけコストダウンが図られることにもなる。
特に本発明によるスイッチング電源回路は、重負荷の条件に対応するものであるが、重負荷に対応するアクティブフィルタは、さらに多くの部品を必要とするから、本発明によりアクティブフィルタが省略されることによる、回路の小型軽量化とコストダウンの効果は、非常に有効なものとなる。
【０１４４】
さらには、アクティブフィルタが省略されたことで、一次側アース電位の干渉が無くなるので、一次側アース電位も安定することとなって、信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の実施の形態としての電源回路の構成例を示す回路図である。
【図２】実施の形態の電源回路に備えられるドライブトランスの構造例を示す断面図である。
【図３】実施の形態の電源回路に備えられるドライブトランスの構造例を示す断面図である。
【図４】実施の形態の電源回路におけるスイッチング素子のゲート−ソース間電圧を示す波形図である。
【図５】本実施の形態の要部の動作を、商用交流電源周期により示す波形図である。
【図６】アクティブフィルタの基本的回路構成を示す回路図である。
【図７】図６に示すアクティブフィルタにおける動作を示す波形図である。
【図８】アクティブフィルタのコントロール回路系の構成を示す回路図である。
【図９】先行技術として、アクティブフィルタを実装した電源回路の構成例を示す回路図である。
【符号の説明】
１　制御回路、２　コントロールＩＣ、３−１，３−２，３−３　力率改善回路、１０１　第１コンバータ部、１０２　第２コンバータ部、１０３　第３コンバータ部、Ｄｉ１，Ｄｉ２　ブリッジ整流回路、Ｃｉ　平滑コンデンサ、Ｑ１，Ｑ２，Ｑ３，Ｑ４　スイッチング素子、ＰＩＴ−１，ＰＩＴ−２，ＰＩＴ−３　絶縁コンバータトランス、Ｃ１　一次側直列共振コンデンサ、Ｃｐ１，Ｃｐ２　部分共振コンデンサ、Ｎ１　一次巻線、Ｌ２０　インダクタ、Ｄ１，Ｄ２　高速リカバリ型ダイオード、ＣＮ１，ＣＮ２　フィルタコンデンサ、Ｎ３　三次巻線、Ｎ３Ａ，Ｎ３Ｂ　巻線部、ＬＦＴ　ラインフィルタトランス、ＣＬ　アクロスコンデンサ、ＣＤＴ−１，ＣＤＴ−２　ドライブトランス、Ｎ１１，Ｎ２１　一次巻線（ドライブトランス）、Ｎ１２，Ｎ２２　二次巻線（ドライブトランス）、Ｒ１１，Ｒ２１，Ｒ３１，Ｒ４１　ゲート抵抗、Ｒ１２，Ｒ２２，Ｒ３２，Ｒ４２　ゲート−ソース間抵抗、Ｒａ，Ｒｂ，Ｒｃ　分圧抵抗、ＺＤ１　ツェナーダイオード、Ｑ５　トランジスタ
【図１】
2004129320.tif 000003
【図２】
2004129320.tif 000004
【図３】
2004129320.tif 000005
【図４】
2004129320.tif 000006
【図５】
2004129320.tif 000007
【図６】
2004129320.tif 000008
【図７】
2004129320.tif 000009
【図８】
2004129320.tif 000010
【図９】
2004129320.tif 000011