(57)【要約】【課題】消費電力を減少させると同時に性能を向上できる動画像圧縮方法及び圧縮装置を提供すること。【解決手段】動画像圧縮方法は、現在フレームの多数のマクロブロックよりなる１つのスライスに対するパラメータを出力する段階と、前記パラメータに応答して前記１つのスライスを構成する各マクロブロックに対して、連続的に圧縮及び復元を行う段階と、前記１つのスライスに対するインタラプト信号を出力する段階とを具備する。これにより、ＩＲＱ信号の発生回数を減少させることができるのでインタラプト信号を処理するＭＣＵの負担は減少する。したがって、動画像圧縮装置の全体的な性能は向上する。【選択図】　　　図４
2004007602.tif 000002
【特許請求の範囲】
【請求項１】
動画像圧縮方法において、
現在フレームの多数のマクロブロックよりなる１つのスライスに対するパラメータを出力する段階と、
前記パラメータに応答して前記１つのスライスを構成する各マクロブロックに対して連続的に圧縮及び復元を行う段階と、
前記１つのスライスに対するインタラプト信号を出力する段階とを具備することを特徴とする動画像圧縮方法。
【請求項２】
前記パラメータは、前記１つのスライスの最初のマクロブロックのアドレス、直前フレームで現在処理されるマクロブロックに対応する探索領域のアドレス、及び前記１つのスライスを構成するマクロブロックの数を含むことを特徴とする請求項１に記載の動画像圧縮方法。
【請求項３】
前記インタラプト信号は、前記スライスを構成する各マクロブロックに対する圧縮及び復元が完了したことを示す信号であることを特徴とする請求項１に記載の動画像圧縮方法。
【請求項４】
前記連続的に圧縮及び復元を行う段階は、
前記パラメータに応答して動きベクトルを予測する段階と、
前記スライスの現在マクロブロックをインターモード処理するかあるいはイントラモード処理するかを決定する段階と、
決定されたモードによって離散余弦変換及び量子化に必要なデータを生成し、生成されたデータに対して前記離散余弦変換及び前記量子化を行って量子化係数を出力する段階と、
前記量子化係数を可変長符号化する段階と、
前記量子化された係数に対して逆離散余弦変換及び逆量子化を行い、前記決定されたモードによって前記マクロブロックを復元する段階とを具備することを特徴とする請求項１に記載の動画像圧縮方法。
【請求項５】
前記連続的に圧縮及び復元を行う段階は、
前記パラメータに応答して動きベクトルを予測する段階と、
前記スライスを構成するマクロブロックをインターモード処理するかあるいはイントラモード処理するかを決定する段階と、
前記マクロブロックをインターモード処理する場合、前記マクロブロックと動き補償されたマクロブロックとの差を計算して前記差を離散余弦変換及び量子化し、量子化された係数を生成し、前記量子化された係数に基づいてコード化ブロックパターンを形成し、
前記マクロブロックをイントラモード処理する場合、前記マクロブロックに対して離散余弦変換及び量子化を行って量子化された係数を形成し、前記量子化された係数に基づいてコード化ブロックパターンを形成する段階とを具備することを特徴とする請求項１に記載の動画像圧縮方法。
【請求項６】
前記連続的に圧縮及び復元を行う段階は、
決定されたモード、前記コード化ブロックパターン、及び前記量子化された係数に応答して前記マクロブロックに対するヘッダを作成し、前記量子化された係数を可変長符号化する段階をさらに具備することを特徴とする請求項５に記載の動画像圧縮方法。
【請求項７】
前記動画像圧縮方法は、
前記量子化された係数に対して逆量子化及び逆離散余弦変換を行い、前記決定されたモードによって前記マクロブロックを復元する段階をさらに具備することを特徴とする請求項５に記載の動画像圧縮方法。
【請求項８】
動画像圧縮装置において、
現在フレームの多数のマクロブロックで構成される１つのスライスに対するパラメータを出力するための主制御ユニットと、
前記パラメータに応答して前記１つのスライスを構成する各マクロブロックに対して連続的に圧縮及び復元を行い、前記１つのスライスに対する圧縮及び復元が終了する場合にインタラプト信号を前記主制御ユニットに出力するための動き予測器とを具備することを特徴とする動画像圧縮装置。
【請求項９】
前記パラメータは、前記１つのスライスを構成する最初のマクロブロックのアドレス、直前フレームで現在処理されるマクロブロックに対応する探索領域のアドレス、及び前記１つのスライスを構成するマクロブロックの数を含むことを特徴とする請求項８に記載の動画像圧縮装置。
【請求項１０】
前記動き予測器は、前記パラメータに応答して動きベクトルを予測し、前記スライスの現在マクロブロックをインターモード処理するかあるいはイントラモード処理するかを決定し、決定されたモードによって離散余弦変換及び量子化に必要なデータを生成し、生成されたデータに対して離散余弦変換及び量子化を行って量子化された係数を出力することを特徴とする請求項８に記載の動画像圧縮装置。
【請求項１１】
前記動画像圧縮装置は可変長コーダをさらに具備し、
前記可変長コーダは前記量子化係数を受信して可変長符号化し、
前記動き予測器は、前記可変長符号化が終了する場合に前記量子化された係数に対して逆量子化及び逆離散余弦変換を行い、前記決定されたモードによって前記マクロブロックを復元することを特徴とする請求項１０に記載の動画像圧縮装置。
【請求項１２】
前記動き予測器は、前記パラメータに応答して動きベクトルを予測し、前記１つのスライスを構成するマクロブロックをインターモード処理するかあるいはイントラモード処理するかを決定し、
前記マクロブロックをインターモード処理する場合、前記マクロブロックと動き補償されたマクロブロックとの差を計算し、前記差に対して離散余弦変換及び量子化を行って量子化された係数を形成し、前記量子化された係数に基づいてコード化ブロックパターンを形成し、
前記マクロブロックをイントラモード処理する場合、前記マクロブロックに対して離散余弦変換及び量子化を行って量子化された係数を形成し、前記量子化された係数に基づいてコード化ブロックパターンを形成することを特徴とする請求項８に記載の動画像圧縮装置。
【請求項１３】
前記動画像圧縮装置は可変長コーダをさらに具備し、
前記可変長コーダは決定されたモード、前記コード化ブロックパターン及び前記マクロブロックと動き補償されたマクロブロックとの差に応答して前記マクロブロックに対するヘッダを作成し、前記量子化された係数を可変長符号化することを特徴とする請求項１２に記載の動画像圧縮装置。
【請求項１４】
前記動き予測器は、前記可変長符号化が終了する場合に前記量子化された係数に対して逆離散余弦変換及び逆量子化を行い、前記決定されたモードによって前記マクロブロックを復元することを特徴とする請求項１３に記載の動画像圧縮装置。
【請求項１５】
前記動画像圧縮装置は、前記パラメータに応答して動きベクトルを予測し、前記１つのスライスを構成して現在処理されるマクロブロックをインターモード処理するかあるいはイントラモード処理するかを決定し、決定されたモードによって離散余弦変換及び量子化に必要なデータを生成することを特徴とする請求項８に記載の動画像圧縮装置。
【請求項１６】
前記動画像圧縮装置は量子化／逆量子化回路及び可変長コーダをさらに具備し、
前記可変長コーダは前記量子化係数を受信して可変長符号化し、
前記量子化／逆量子化回路は量子化係数を得るために生成されたデータに対して離散余弦変換及び量子化を行い、
前記可変長符号化が終了する場合に前記量子化された係数に対して逆量子化及び逆離散余弦変換を行うことを特徴とする請求項１５に記載の動画像圧縮装置。
【請求項１７】
前記動き予測器は、前記量子化された係数に対して前記逆量子化及び前記逆離散余弦変換が終了した場合に前記決定されたモードによって現在のマクロブロックを復元することを特徴とする請求項１６に記載の動画像圧縮装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は動画像圧縮方法及び装置に係り、より詳細には１スライス当り一回のインタラプト信号を発生させることによって改善された性能を有するＳＯＣ（ｓｙｓｔｅｍｏｎｃｈｉｐ）のための動画像圧縮方法及び圧縮装置に関する。より詳細には前記動画像圧縮装置は、Ｈ．２６１、Ｈ．２６３またはＭＰＥＧのように動画像を圧縮するための装置で使われる。
【０００２】
【従来の技術】
図１は従来の動画像圧縮装置を示す。図１を参照すれば、動画像圧縮装置１０は主制御ユニット（ＭａｉｎＣｏｎｔｒｏｌＵｎｉｔ；ＭＣＵ）２０、動き予測器（ＭｏｔｉｏｎＥｓｔｉｍａｔｉｏｎＰｒｏｃｅｓｓｏｒ；ＭＥＰ）３０、動き補償器（ＭｏｔｉｏｎＣｏｍｐｅｎｓａｔｉｏｎＰｒｏｃｅｓｓｏｒ；ＭＣＰ）４０、内部バスシステム５０、メモリ６０、メモリコントローラ７０及びカメラシステム８０を具備する。
【０００３】
ＭＥＰ３０は、直前フレームと現在フレームとの差を利用してマクロブロックの動きを予測する。ＭＣＰ４０は、ＭＥＰ３０が予測した動きに基づいて直前フレームで現在マクロブロックと最もよくマッチングされる１６×１６ブロック、すなわち、動き補償されたマクロブロックをメモリ６０から読出す。
メモリ６０は、ＳＤＲＡＭのようにデータを貯蔵する装置を意味し、直前フレームと現在フレームなどを貯蔵する。メモリコントローラ７０は、メモリ６０の全般的な動作、すなわち、メモリ６０から直前フレーム、現在フレームまたは動き補償されたマクロブロックなどを読出したり、メモリ６０に直前フレーム、現在フレーム、または復元された画像などを書込む動作を制御する。
カメラシステム８０は動画像をキャプチャし、その結果をメモリ６０に伝送する。ＭＣＵ２０、ＭＥＰ３０、ＭＣＰ４０、メモリコントローラ７０及びカメラシステム８０は内部バスシステム５０に各々接続されて所定のデータを交換する。
【０００４】
図２は、図１に図示された動画像圧縮装置のプロセスを示すシーケンス図である。図１及び図２を参照して動画像圧縮装置のプロセスを説明すれば次の通りである。
カメラシステム８０によってキャプチャされた動画像フレームがメモリ６０に貯蔵された場合、ＭＣＵ２０は前記圧縮する動画像フレームに対するピクチャヘッダを生成し、１６×１６ピクセルブロック（マクロブロック）単位で前記フレームを圧縮する。前記ピクチャヘッダは動画像の大きさ、動画像のタイプ（Ｉ（ｉｎｔｒａ）、Ｐ（ｐｒｅｄｉｃｔｅｄ））等に関する情報を含む。
そしてＭＣＵ２０は、内部バスシステム５０を通じてＭＥＰパラメータをＭＥＰ３０に伝送する。ＭＥＰパラメータは、ＭＥＰ３０が動きベクトルを計算するために必要な情報を意味し、ＭＥＰパラメータは、現在のマクロブロックのアドレスと、現在のマクロブロックに対応する直前フレームの探索領域のアドレスとを含む。
【０００５】
ＭＥＰ３０はＭＥＰパラメータを受信して動きベクトルを予測する。ＭＥＰ３０が動きベクトルを予測する間、量子化係数を計算する動作を含めて他の動作を行える。ＭＥＰ３０が動きベクトルを予測する時間は可変的であるため、ＭＥＰ３０は動きベクトルの予測が終了する場合、ＩＲＱ信号（ｉｎｔｅｒｒｕｐｔｓｉｇｎａｌ）を発生させてＭＣＵ２０に伝送する。ＩＲＱ信号はＭＣＵ２０の動作をインタラプトするための信号である。
ＭＣＵ２０は、ＩＲＱ信号に応答して量子化係数計算を中止してＭＣＰパラメータをＭＣＰ４０に出力する。ＭＣＰパラメータは、ＭＥＰ３０によって予測された動きベクトルと直前フレームの探索領域の開始アドレスとを含む。
【０００６】
ＭＣＰ４０は、ＭＣＰパラメータに応答してメモリ６０から動き補償されたマクロブロックを読出す。ＭＣＰ４０によるデータ読出し動作が終了する場合、ＭＣＰ４０はＭＣＵ２０にＩＲＱ信号を発生させる。
ＭＣＵ２０は、ＩＲＱ信号に応答してＭＣＰ４０に貯蔵された動き補償されたマクロブロックを読出した後で差分信号を計算する。前記差分信号は、現在マクロブロックと動き補償されたマクロブロックとの差を示す信号である。
そして、ＭＣＵ２０は、現在マクロブロックをインターモード処理するか、またはイントラモード処理するかを決定する。現在マクロブロックをインターモード処理する場合、ＭＣＵ２０は現在マクロブロックと動き補償されたマクロブロックとの差に対して離散余弦変換（ＤｉｓｃｒｅｔｅＣｏｓｉｎｅｔｒａｎｓｆｏｒｍ；ＤＣＴ）及び量子化（ｑｕａｎｔｉｚａｔｉｏｎ；Ｑ）を行う。
【０００７】
しかし、現在マクロブロックをイントラモード処理する場合、ＭＣＵ２０は現在マクロブロックに対してＤＣＴ及びＱを行う。
そして、ＭＣＵ２０はＤＣＴ及びＱを行った後、現在マクロブロックヘッダを生成し、Ｑされた係数に対して可変長符号化を行う。可変長符号化が終了すれば、ＭＣＵ２０はＱされた係数に対して逆量子化（ｄｅｑｕａｎｔｉｚａｔｉｏｎ；ＩＱ）及び逆離散余弦変換（ｉｎｖｅｒｓｅｄｉｓｃｒｅｔｅｃｏｓｉｎｅｔｒａｎｓｆｏｒｍ；ＩＤＣＴ）を行う。
もし、現在マクロブロックがイントラモードである場合、ＭＣＵ２０はＩＱ及びＩＤＣＴを通じて復元された画像をメモリ６０に伝送する。
しかし、現在マクロブロックがインターモードである場合、ＭＣＵ２０はＭＥＰ３０によって予測された動きベクトルと直前フレームの探索領域の開始アドレスとをＭＣＰ４０に伝送する。
【０００８】
ＭＣＰ４０は、ＭＥＰ３０によって予測された動きベクトルと、直前フレームの探索領域の開始アドレスとに応答して、メモリ６０から動き補償された画像を読出した後、ＭＣＵ２０にＩＲＱ信号を出力する。
ＭＣＵ２０は、ＩＲＱ信号に応答し、ＭＣＰ４０に貯蔵された動き補償された画像とＩＱされた画像とを合わせ、復元された画像を生成してメモリ６０に貯蔵する。前記の過程によって、１つのマクロブロックに対する圧縮及び復元が終了すれば、動画像圧縮装置１０は次のマクロブロックに対して圧縮及び復元を行う。
【０００９】
従来の動画像圧縮装置１０は、１つのマクロブロックに対して圧縮及び復元を行うために３回のＩＲＱ信号を発生させる。したがって、３５２×２８８画像を秒当り３０枚を処理する動画像圧縮装置１０は、３５６４０回（＝３５２×２８８×３×３０／１６×１６）のＩＲＱ信号を発生させる。従来の動画像圧縮装置１０は、動画像圧縮以外に他の動作も同時に行うので、頻繁なＩＲＱ信号の発生は動画像圧縮装置１０の性能を低下させる。
ＭＣＵ２０は、各ＩＲＱ信号を処理するために数十乃至数百サイクルを必要とするので、ＭＣＵ２０の他の動作はＩＲＱ信号によって大きな支障を受け、また、ＭＣＵ２０がＤＣＴ及びＱを行う場合、電力が多く消耗される問題点がある。
【００１０】
【発明が解決しようとする課題】
したがって、本発明は上記従来技術の課題に鑑みて、ＩＲＱ信号の発生回数を大幅に減少させ、性能を向上できる動画像圧縮方法及び圧縮装置を提供することを目的とする。
また、本発明は、消費電力を減少させることができる動画像圧縮方法及び圧縮装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
前記技術的な課題を達成するため、本発明の動画像圧縮方法は、現在フレームの多数のマクロブロックよりなる１つのスライスに対するパラメータを出力する段階と、前記パラメータに応答して前記１つのスライスを構成する各マクロブロックに対して連続的に圧縮及び復元を行う段階と、前記１つのスライスに対するインタラプト信号を出力する段階とを具備する。
前記パラメータは、前記１つのスライスの最初のマクロブロックのアドレス、直前フレームで現在処理されるマクロブロックに対応する探索領域のアドレス、及び前記１つのスライスを構成するマクロブロックの数を含む。
前記インタラプト信号は、前記スライスを構成する各マクロブロックに対する圧縮及び復元が完了したことを示す信号である。
【００１２】
前記連続的に圧縮及び復元を行う段階は、前記パラメータに応答して動きベクトルを予測する段階と、前記スライスの現在マクロブロックをインターモード処理するかあるいはイントラモード処理するかを決定する段階と、決定されたモードによってＤＣＴ及びＱに必要なデータを生成し、生成されたデータに対して前記ＤＣＴ及び前記Ｑを行ってＱ係数を出力する段階と、前記Ｑ係数を可変長符号化する段階と、前記Ｑされた係数に対して逆ＤＣＴ及びＩＱを行い、前記決定されたモードによって前記マクロブロックを復元する段階とを具備する。
【００１３】
前記連続的に圧縮及び復元を行う段階は、前記パラメータに応答して動きベクトルを予測する段階と、前記スライスを構成するマクロブロックをインターモード処理するかあるいはイントラモード処理するかを決定する段階と、前記マクロブロックをインターモード処理する場合、前記マクロブロックと動き補償されたマクロブロックとの差を計算して前記差をＤＣＴ及びＱし、Ｑされた係数を生成し、前記Ｑされた係数に基づいてコード化ブロックパターン（ＣｏｄｅｄＢｌｏｃｋＰａｔｔｅｒｎ；ＣＢＰ）を形成し、前記マクロブロックをイントラモード処理する場合、前記マクロブロックに対してＤＣＴ及びＱを行ってＱされた係数を形成し、前記Ｑされた係数に基づいてＣＢＰを形成する段階とを具備する。
【００１４】
前記連続的に圧縮及び復元を行う段階は、決定されたモード、前記ＣＢＰ、及び前記Ｑされた係数に応答して前記マクロブロックに対するヘッダを作成し、前記Ｑされた係数を可変長符号化する段階をさらに具備する。
前記動画像圧縮方法は、前記Ｑされた係数に対してＩＱ及び逆ＤＣＴを行い、前記決定されたモードによって前記マクロブロックを復元する段階をさらに具備する。
前記技術的な課題を達成するため、本発明の動画像圧縮装置は、現在フレームの多数のマクロブロックで構成される１つのスライスに対するパラメータを出力するための主制御ユニットと、前記パラメータに応答して前記１つのスライスを構成する各マクロブロックに対して連続的に圧縮及び復元を行い、前記１つのスライスに対する圧縮及び復元が終了する場合にインタラプト信号を前記主制御ユニットに出力するための動き予測器とを具備する。
【００１５】
前記パラメータは、前記１つのスライスを構成する最初のマクロブロックのアドレス、直前フレームで現在処理されるマクロブロックに対応する探索領域のアドレス、及び前記１つのスライスを構成するマクロブロックの数を含む。
前記動き予測器は、前記パラメータに応答して動きベクトルを予測し、前記スライスの現在マクロブロックをインターモード処理するかあるいはイントラモード処理するかを決定し、決定されたモードによってＤＣＴ及びＱに必要なデータを生成し、生成されたデータに対してＤＣＴ及びＱを行って、Ｑされた係数を出力する。
前記動画像圧縮装置は可変長コーダをさらに具備し、前記可変長コーダは前記Ｑ係数を受信して可変長符号化し、前記動き予測器は、前記可変長符号化が終了する場合に前記Ｑされた係数に対してＩＱ及び逆ＤＣＴを行い、前記決定されたモードによって前記マクロブロックを復元する。
【００１６】
前記動き予測器は、前記パラメータに応答して動きベクトルを予測し、前記１つのスライスを構成するマクロブロックをインターモード処理するかあるいはイントラモード処理するかを決定し、前記マクロブロックをインターモード処理する場合、前記マクロブロックと動き補償されたマクロブロックとの差を計算し、前記差に対してＤＣＴ及びＱを行ってＱされた係数を形成し、前記Ｑされた係数に基づいてＣＢＰを形成し、前記マクロブロックをイントラモード処理する場合、前記マクロブロックに対してＤＣＴ及びＱを行ってＱされた係数を形成し、前記Ｑされた係数に基づいてＣＢＰを形成する。
【００１７】
前記動画像圧縮装置は可変長コーダをさらに具備し、前記可変長コーダは決定されたモード、前記ＣＢＰ及び前記マクロブロックと動き補償されたマクロブロックとの差に応答して前記マクロブロックに対するヘッダを作成し、前記Ｑされた係数を可変長符号化する。
前記動き予測器は、前記可変長符号化が終了する場合に、前記Ｑされた係数に対してＩＤＣＴ及びＩＱを行い、前記決定されたモードによって前記マクロブロックを復元する。
【００１８】
前記動画像圧縮装置は、前記パラメータに応答して動きベクトルを予測し、前記１つのスライスを構成して、現在処理されるマクロブロックをインターモード処理するかあるいはイントラモード処理するかを決定し、決定されたモードによってＤＣＴ及びＱに必要なデータを生成する。
前記動画像圧縮装置はＱ／ＩＱ回路及び可変長コーダをさらに具備し、前記可変長コーダは前記Ｑ係数を受信して可変長符号化し、前記Ｑ／ＩＱ回路はＱ係数を得るために生成されたデータに対してＤＣＴ及びＱを行い、前記可変長符号化が終了する場合に前記Ｑされた係数に対してＩＱ及びＩＤＣＴを行う。
前記動き予測器は、前記Ｑされた係数に対して、前記ＩＱ及び前記ＩＤＣＴが終了した場合に前記決定されたモードによって現在のマクロブロックを復元する。
【００１９】
【発明の実施の形態】
本発明と本発明の動作上の利点、及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を例示する添付図面及び添付図面に記載された内容を参照せねばならない。
以下、添付図面を参照して、本発明の望ましい実施の形態を説明することによって、本発明を詳細に説明する。各図面に提示された同一の参照符号は同じ部材を示す。
【００２０】
図３は、本発明の第１の実施の形態である動画像圧縮装置を示す。図３を参照すれば、動画像圧縮装置１００はＭＣＵ１１０、ＭＥＰ１２０、ＶＬＣ（Ｖａｒｉａｂｌｅｌｅｎｇｔｈｃｏｄｅｒ）１４０、内部バスシステム１５０、メモリ１６０、メモリコントローラ１７０及びカメラシステム１８０を具備する。動画像圧縮装置１００は半導体チップで具現される。
図４は、図３に図示された動画像圧縮装置のプロセスを示すシーケンス図である。図３及び図４を参照して動画像圧縮装置１００のプロセスを時間順序によって説明すれば次の通りである。
【００２１】
まず、カメラシステム１８０は動画像フレームをキャプチャし、その結果を内部バスシステム１５０を通じてメモリ１６０に出力する。メモリ１６０は、カメラシステム１８０から出力される動画像フレームを受信して貯蔵する。
そして、ＭＣＵ１１０は、圧縮する動画像フレームに対するピクチャヘッダを生成しながら圧縮を始める。ＭＣＵ１１０は生成されたピクチャヘッダをＶＬＣ１４０に伝送する。ＶＬＣ１４０は、受信されたピクチャヘッダを可変長符号化してメモリ１６０に出力する。
ＭＣＵ１１０は、圧縮する動画像フレームをスライス単位に分割し、分割されたスライスをマクロブロック単位に分割し、分割されたマクロブロックをブロック単位に分割しながら圧縮する。
【００２２】
ＭＣＵ１１０はＭＥＰパラメータをＭＥＰ１２０に伝送する。ＭＥＰパラメータは、ＭＥＰ１２０が動きベクトルを計算するために必要な情報である。ＭＥＰパラメータは、１つのスライスの最初のマクロブロックのアドレス、直前フレームで現在マクロブロックに対応する探索領域のアドレス及び１つのスライスをなすマクロブロックの数を含む。
ＭＣＵ１１０は、ＭＥＰパラメータをＭＥＰ１２０に伝送した後、新しいスライスを圧縮、復元するまでＱ係数を計算することを含めて他の動作を行う。
ＭＥＰ１２０は、ＭＥＰパラメータに応答して動きベクトルを予測し、現在マクロブロックをインターモード処理するかあるいはイントラモード処理するかを決定する。
【００２３】
ＭＥＰ１２０は、決定されたモードによってＤＣＴ及びＱに必要なデータを準備する。例えば、現在マクロブロックをインターモード処理する場合、ＭＥＰ１２０は現在マクロブロックと動き補償されたマクロブロックとの差を計算し、その差に対してＤＣＴ及びＱを行い、ＱされたＤＣＴ係数をＶＬＣ１４０に出力する。また、ＭＥＰ１２０はＱされたＤＣＴ係数に基づいてＣＢＰを生成してＶＬＣ１４０に出力する。
ＭＥＰ１２０は、Ｈ．２６３またはＭＰＥＧ４で使われる動きベクトル予測方法によって、現在マクロブロックの動きベクトルと予測された動きベクトルとの差を計算できる。
また、現在マクロブロックをイントラモード処理する場合、ＭＥＰ１２０は現在マクロブロックに対してＤＣＴ及びＱを行い、ＱされたＤＣＴ係数をＶＬＣ１４０に出力する。
【００２４】
ＶＬＣ１４０は、ＭＥＰ１２０から出力されるモード情報（イントラモードまたはインターモード）、ＣＢＰ、及びＱされたＤＣＴ係数を受信し、これらを利用してマクロブロックヘッダを生成してメモリ１６０に出力する。また、ＶＬＣ１４０はＱされたＤＣＴ係数を可変長符号化してメモリ１６０に出力する。
ＱされたＤＣＴ係数に対する可変長符号化が終了した後、ＭＥＰ１２０はＱされたＤＣＴ係数に対してＩＱ及びＩＤＣＴを行う。イントラモードの場合、ＭＥＰ１２０は復元された原マクロブロックを直ちにメモリ１６０に出力する。しかし、インターモードの場合、ＭＥＰ１２０は動き補償されたマクロブロックとＩＱされたマクロブロックとを合わせて復元された原マクロブロックをメモリ１６０に出力する。
【００２５】
前述したように、１つのマクロブロックに対する圧縮及び復元が終了すれば、同じスライス内の隣接したマクロブロックに対して圧縮及び復元を連続的に行う。
したがって、ＭＥＰ１２０は、１スライスが終了する時点を指示する指示信号であるＩＲＱ信号を発生させてＭＣＵ１１０に出力する。ＭＣＵ１１０はＩＲＱ信号に応答してＭＥＰパラメータをＭＥＰ１２０に伝送する。その後の圧縮及び復元過程は前述した通りである。
したがって、本発明による動画像圧縮装置１００は、毎スライスに一回のＩＲＱを発生させる。したがって、３５２×２８８画像を秒当り３０枚処理する動画像圧縮装置１００は、秒当り５４０（＝２８８×３０／１６）回のＩＲＱを発生させる。
したがって、本発明による動画像圧縮装置１００のＩＲＱ発生回数は、従来の動画像圧縮装置１０のＩＲＱ発生回数に比べて最大６６分の１に減少する。したがって、ＩＲＱを処理するＭＣＵ１１０の負担が減少するので、動画像圧縮装置１００の全体的なシステムが向上する。
【００２６】
図５は、本発明の第２の実施の形態である動画像圧縮装置を示す。図５の圧縮装置２００はＭＣＵ１１０、ＭＥＰ１２１、ＤＳＰ１３０、ＶＬＣ１４０、内部バスシステム１５０、メモリ１６０、メモリコントローラ１７０及びカメラシステム１８０を具備する。
ＶＬＣ１４０、メモリ１６０、メモリコントローラ１７０及びカメラシステム１８０の各々は、内部バスシステム１５０に接続されて所定のデータを交換する。図６は、図５に図示された動画像圧縮装置のプロセスを示すシーケンス図である。動画像圧縮装置２００の動作は、動画像圧縮装置１００の動作と類似している。
【００２７】
図５及び図６を参照して動画像圧縮装置２００のプロセスを時間順序によって説明すれば次の通りである。
圧縮する動画像フレームが準備されると、ＭＣＵ１１０は前記動画像フレームに対するピクチャヘッダを生成しながら圧縮を始める。ＭＣＵ１１０は生成されたピクチャヘッダをＶＬＣ１４０に伝送する。
ＶＬＣ１４０は、受信されたピクチャヘッダを可変長符号化してメモリ１６０に出力する。メモリ１６０はＶＬＣ１４０の出力信号を受信して貯蔵する。
ＭＣＵ１１０は、ＭＥＰパラメータをＭＥＰ１２１に伝送する。ＭＥＰパラメータは１つのスライスの最初のマクロブロックのアドレス、直前フレームで現在マクロブロックに対応する探索領域のアドレス、１スライスを構成するマクロブロックの数を含む。
【００２８】
ＭＣＵ１１０は、ＭＥＰパラメータをＭＥＰ１２１に伝送した後、新しいスライスを圧縮復元するまでＱ係数を計算することを含めて他の動作を行う。
ＭＥＰ１２１は、ＭＥＰパラメータに応答して動きベクトルを予測し、現在マクロブロックをインターモード処理するかあるいはイントラモード処理するかを決定する。
ＭＥＰ１２１は、決定されたモードによってＤＣＴ及びＱに必要なデータを準備する。例えば、現在マクロブロックをインターモード処理する場合、ＭＥＰ１２１は、現在マクロブロックと動き補償されたマクロブロックとの差を計算し、その差をＤＳＰ１３０に出力する。
ＭＥＰ１２１は、Ｈ．２６３またはＭＰＥＧ４で使われる動きベクトル予測方法によって、現在マクロブロックの動きベクトルと予測された動きベクトルとの差を計算できる。
【００２９】
そして、現在マクロブロックをイントラモード処理する場合、ＭＥＰ１２１は現在マクロブロックをＤＳＰ１３０に出力する。
そして、ＭＥＰ１２１は、ＭＥＰ１２１によって決定されたモードに関する情報（これを“モード情報”という）及び現在マクロブロックの動きベクトルと予測された動きベクトルとの差をＶＬＣ１４０に直接出力する。
ＤＳＰ１３０は、現在マクロブロックと動き補償されたマクロブロックとの差または現在マクロブロックを受信してＤＣＴ及びＱを行い、ＱされたＤＣＴ係数をＶＬＣ１４０に出力する。
また、ＤＳＰ１３０は、ＱされたＤＣＴ係数に基づいてＣＢＰを生成してＶＬＣ１４０に出力する。
【００３０】
ＶＬＣ１４０は、ＭＥＰ１２１から出力されるモード情報、ＣＢＰ及びＱされたＤＣＴ係数を受信し、これらを利用してマクロブロックヘッダを生成してメモリ１６０に出力する。そして、ＶＬＣ１４０は、ＱされたＤＣＴ係数を可変長符号化してメモリ１６０に出力する。
ＱされたＤＣＴ係数に対する可変長符号化が終了した後、ＤＳＰ１３０はＱされたＤＣＴ係数に対してＩＱ及びＩＤＣＴを行う。イントラモードの場合、ＭＥＰ１２１は、復元された原マクロブロックを直ちにメモリ１６０に出力する。
【００３１】
しかし、インターモードの場合、ＭＥＰ１２１は、動き補償されたマクロブロックとＩＱされたマクロブロックとを合わせて原マクロブロックを復元してメモリ１６０に出力する。
前述したように、１つのマクロブロックに対する圧縮及び復元が終了すれば、同じスライス内の隣接したマクロブロックに対して圧縮及び復元を連続的に行う。そして、ＭＥＰ１２１は、１スライスが終了する時点を示す信号であるＩＲＱ信号を発生させてＭＣＵ１１０に出力する。
【００３２】
図７は、本発明の第３の実施の形態である動画像圧縮装置を示す。図７を参照すると、動画像圧縮装置３００は、ＭＣＵ１１０、ＭＥＰ２２０、ＶＬＣ２４０、内部バスシステム１５０、メモリ１６０、メモリコントローラ１７０、ＭＣＰ２７０及びカメラシステム１８０を具備する。
図８は、図７に図示された動画像圧縮装置のプロセスを示すシーケンス図である。図７及び図８を参照して動画像圧縮装置３００のプロセスを時間順序によって説明すれば次の通りである。
【００３３】
圧縮する動画像フレームが準備されれば、ＭＣＵ１１０は、圧縮する動画像フレームに対するピクチャヘッドを生成しながら圧縮を始め、生成されたピクチャヘッドをＶＬＣ２４０に伝送する。ＶＬＣ２４０は、受信されたピクチャヘッドを可変長符号化してメモリ１６０に貯蔵する。
ＭＣＵ１１０はＭＥＰパラメータをＭＥＰ２２０に伝送する。ＭＥＰパラメータは、最初のマクロブロックのアドレス、直前フレームで現在マクロブロックに対応する探索領域のアドレス及び１スライスにあるマクロブロックの数を含む。ＭＣＵ１１０は、ＭＥＰパラメータをＭＥＰ２２０に伝送した後、新しいスライスを圧縮復元するまでＱ係数を計算することを含めて他の動作を行う。
【００３４】
ＭＥＰ２２０は、ＭＥＰパラメータに応答して動きベクトルを予測し、現在マクロブロックをインターモード処理するかあるいはイントラモード処理するかを決定する。
ＭＥＰ２２０は、モード情報によってＤＣＴ及びＱに必要なデータを準備する。例えば現在マクロブロックをインターモード処理する場合、ＭＥＰ２２０は、現在マクロブロックと動き補償されたマクロブロックとの差を計算し、その差に対してＤＣＴ及びＱを行い、ＱされたＤＣＴ係数をＶＬＣ２４０に出力する。また、ＭＥＰ２２０はＱされたＤＣＴ係数に基づいてＣＢＰを生成してＶＬＣ２４０に出力する。
【００３５】
ＭＥＰ２２０は、Ｈ．２６３またはＭＰＥＧ４で使われる動きベクトル予測方法によって、現在マクロブロックの動きベクトルと予測された動きベクトルとの差を計算できる。
しかし、現在マクロブロックをイントラモード処理する場合、ＭＥＰ２２０は現在マクロブロックに対してＤＣＴ及びＱを行い、ＱされたＤＣＴ係数をＶＬＣ２４０に出力する。
また、ＭＥＰ２２０は、ＱされたＤＣＴ係数に基づいてＣＢＰを生成してＶＬＣ２４０に出力する。ＭＥＰ２２０はスライスが終了する時点を指示するＩＲＱ信号を発生させ、ＭＣＵ１１０に出力する。
【００３６】
ＶＬＣ２４０は、ＭＥＰ２２０から出力されるモード情報、ＣＢＰ、及びＱされたＤＣＴ係数を受信し、これらを利用してマクロブロックヘッダを生成してメモリ１６０に出力する。
そして、ＶＬＣ２４０は、ＱされたＤＣＴ係数を可変長符号化してメモリ１６０に出力する。メモリ１６０は可変長符号化されたマクロブロックヘッダと可変長符号化されたＱされたＤＣＴ係数とを順番に貯蔵する。
ＱされたＤＣＴ係数に対する可変長符号化が終了した後、ＭＥＰ２２０は、ＱされたＤＣＴ係数に対してＩＱ及びＩＤＣＴを行う。イントラモードの場合、ＭＥＰ２２０は復元された原マクロブロックを直ちにメモリ１６０に出力する。
しかし、インターモードの場合、ＭＥＰ２２０が、ＱされたＤＣＴ係数に対してＩＱ及びＩＤＣＴを行った後、ＭＣＰ２７０は、動き補償されたマクロブロックとＩＱされたマクロブロックとを合わせて復元された原マクロブロックをメモリ１６０に出力する。
【００３７】
前述したように、１つのマクロブロックに対する圧縮及び復元が終了すれば、同じスライス内の隣接したマクロブロックに対して圧縮及び復元を連続的に行う。
図９は、本発明の第４の実施の形態である動画像圧縮装置を示す。図９を参照すれば、動画像圧縮装置４００は、ＭＣＵ１１０、ＭＥＰ２２１、ＤＳＰ２３０、ＶＬＣ２４０、内部バスシステム１５０、メモリ１６０、メモリコントローラ１７０、ＭＣＰ２７０及びカメラシステム１８０を具備する。
【００３８】
図１０は、図９に図示された動画像圧縮装置のプロセスを示すシーケンス図である。図９及び図１０を参照して動画像圧縮装置４００のプロセスを時間順序によって説明すれば次の通りである。
圧縮する動画像フレームが準備されれば、ＭＣＵ１１０は前記動画像フレームに対するピクチャヘッダを生成しながら圧縮を始める。ＭＣＵ１１０は生成されたピクチャヘッドをＶＬＣ２４０に伝送する。ＶＬＣ２４０は受信したピクチャヘッドを可変長符号化してメモリ１６０に出力する。メモリ１６０はＶＬＣ２４０の出力信号を受信して貯蔵する。
【００３９】
ＭＣＵ１１０はＭＥＰパラメータをＭＥＰ２２１に伝送する。ＭＥＰパラメータは、最初のマクロブロックのアドレス、直前フレームで現在マクロブロックに対応する探索領域のアドレス、１スライスにあるマクロブロックの数を含む。
ＭＣＵ１１０は、ＭＥＰパラメータをＭＥＰ２２１に伝送した後、新しいスライスを圧縮復元するまでＱ係数を計算することを含めて他の動作を行う。
ＭＥＰ２２１はＭＥＰパラメータに応答して動きベクトルを予測し、モードを決定する。すなわち、ＭＥＰ２２１は現在マクロブロックをインターモード処理するかあるいはイントラモード処理するかを決定する。決定されたモード情報は直接ＶＬＣ２４０に伝送される。
ＭＥＰ２２１はモード情報によってＤＣＴ及びＱに必要なデータを準備する。例えば、現在マクロブロックをインターモード処理する場合、ＭＥＰ２２１はＨ．２６３またはＭＰＥＧ４で使われる動きベクトル予測方法によって、現在マクロブロックの動きベクトルと予測された動きベクトルとの差を計算して、その結果を直接ＶＬＣ２４０に出力する。
【００４０】
しかし、現在マクロブロックをイントラモード処理する場合、ＭＥＰ２２１は現在マクロブロックをバス１５０を通じてＤＳＰ２３０に出力する。そしてＭＥＰ２２１は、１スライスが終了する時点を指示する信号であるＩＲＱ信号を発生させてＭＣＵ１１０に出力する。
ＤＳＰ２３０は、現在マクロブロックと動き補償されたマクロブロックとの差、または現在マクロブロックを受信してＤＣＴ及びＱを行い、ＱされたＤＣＴ係数をＶＬＣ２４０に出力する。また、ＤＳＰ２３０はＱされたＤＣＴ係数に基づいてＣＢＰを生成してＶＬＣ２４０に出力する。
【００４１】
ＶＬＣ２４０は、ＭＥＰ２２１から出力されるモード情報、ＣＢＰ及びＱされたＤＣＴ係数を受信し、これらを利用してマクロブロックヘッダを生成してメモリ１６０に出力する。そして、ＶＬＣ２４０は、ＱされたＤＣＴ係数を可変長符号化してメモリ１６０に出力する。
ＱされたＤＣＴ係数に対する可変長符号化が終了した後、ＤＳＰ２３０はＱされたＤＣＴ係数に対してＩＱ及びＩＤＣＴを行う。イントラモードの場合、ＭＥＰ２２１は復元された原マクロブロックを直ちにメモリ１６０に出力する。
しかし、インターモードの場合、ＭＥＰ２２１は、動き補償されたマクロブロックとＩＱされたマクロブロックとを合わせて原マクロブロックを復元してメモリ１６０に出力する。
【００４２】
前述したように、１つのマクロブロックに対する圧縮及び復元が終了すれば、同じスライス内の隣接したマクロブロックに対して圧縮及び復元を連続的に行う。
したがって、本発明による各動画像圧縮装置２００、３００、４００は毎スライスに一回のＩＲＱを発生させる。したがって、３５２×２８８画像を秒当り３０枚処理する動画像圧縮装置１００は、秒当り５４０（＝２８８×３０／１６）回のＩＲＱを発生させる。
したがって、本発明による各動画像圧縮装置２００、３００、４００のＩＲＱ発生回数は、従来の動画像圧縮装置１０のＩＲＱ発生回数に比べ、最大６６分の１に減少する。したがって、ＩＲＱを処理するＭＣＵ１１０の負担が減少するので、各動画像圧縮装置２００、３００、４００の全体的なシステムは向上する。
【００４３】
以上、本発明の詳細を図面に示された上記実施の形態を参考に説明したが、これは例示的なものに過ぎず、本技術分野の当業者であれば、これより多様な変形及び均等な他実施例が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。
【００４４】
【発明の効果】
このように、本発明による動画像圧縮装置によれば、ＩＲＱ信号の発生回数を減少させることができるので、インタラプト信号を処理するＭＣＵの負担を減少させることができる。したがって、動画像圧縮装置の全体的な性能が向上する。
【図面の簡単な説明】
【図１】従来の動画像圧縮装置を示す図面である。
【図２】図１に図示された動画像圧縮装置のプロセスを示すシーケンス図である。
【図３】本発明の第１の実施の形態である動画像圧縮装置を示す図面である。
【図４】図３に図示された動画像圧縮装置のプロセスを示すシーケンス図である。
【図５】本発明の第２の実施の形態である動画像圧縮装置を示す図面である。
【図６】図５に図示された動画像圧縮装置のプロセスを示すシーケンス図である。
【図７】本発明の第３の実施の形態である動画像圧縮装置を示す図面である。
【図８】図７に図示された動画像圧縮装置のプロセスを示すシーケンス図である。
【図９】本発明の第４の実施の形態である動画像圧縮装置を示す図面である。
【図１０】図９に図示された動画像圧縮装置のプロセスを示すシーケンス図である。
【符号の説明】
１１０　　　　　　ＭＣＵ
１２０，１２１　　ＭＥＰ
２２０，２２１　　ＭＥＰ
１４０，２４０　　ＶＬＣ
１６０　　　　　　メモリ
【図１】
2004007602.tif 000003
【図２】
2004007602.tif 000004
【図３】
2004007602.tif 000005
【図４】
2004007602.tif 000006
【図５】
2004007602.tif 000007
【図６】
2004007602.tif 000008
【図７】
2004007602.tif 000009
【図８】
2004007602.tif 000010
【図９】
2004007602.tif 000011
【図１０】
2004007602.tif 000012