(57)【要約】【課題】　ＡＣ型ＰＤＰ等の表示装置を駆動する場合、アドレスデータドライバの低耐圧化と電源の簡素化を図ると共に維持放電パルスの立ち下がり時のノイズ発生を抑え、維持放電期間の安定した維持放電を保証することを目的とする。【解決手段】　第１の基板に第１および第２の電極を配置し、第１の基板と対向する第２の基板に第３の電極を配置し、第１または第２の電極と第３の電極とにより選択された表示セルへの書き込みを行う場合、維持放電に必要な所定の電圧の１／２の電圧を第１の電極に供給する第１の電圧供給手段４と、極性の異なる所定の電圧の１／２の電圧を第２の電極に供給する第２の電圧供給手段５とを備え、アドレス期間に第２の電極を選択する電位は、維持放電期間と同等の電圧を有し、第２の電極の電圧とは逆極性で維持放電期間の電圧と同等の電圧が第１の電極に印加される。【選択図】　　　図１
2004029851.tif 000002
【特許請求の範囲】
【請求項１】
　第１の基板に第１の電極および第２の電極を表示ライン毎に平行に配置すると共に、該第１の基板または該第１の基板と対向する第２の基板に第３の電極を前記第１および第２の電極と交差するように配置し、表示データに応じた表示セルのオン／オフ動作を行うアドレス期間と、前記第１および第２の電極間で発光表示を実行する維持放電期間とを含む画像表示装置の駆動方法であって、
　前記維持放電期間において、維持放電を実行するために前記第１および第２の電極間にて交互に印加される双方の電圧パルスが入れ代わる際に、前記第３の電極の電位を一定電圧から引き下げることを特徴とする画像表示装置の駆動方法。
【請求項２】
　前記維持放電期間において、前記第３の電極の電位を一定電圧から一旦、ほぼ基準電位に引き下げ、その後に前記第３の電極の電位を元の一定電圧に引き上げる場合、前記第１および第２の電極と前記第３の電極間の静電容量によって前記第３の電極の電位を引き上げる請求項１記載の画像表示装置の駆動方法。
【請求項３】
　最初の維持放電用の電圧パルスが印加される場合のみ、前記第３の電極を駆動する手段によって該第３の電極の電位を所定の電圧にする請求項２記載の画像表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、メモリ機能を有する表示素子である表示セルの集合によって構成された画像表示パネル上に表示データを表示するために画像表示パネルを駆動する技術に係り、特に、ＡＣ（交流）型のプラズマディスプレイパネルにおいて、低コスト化と信頼性の向上を実現するための画像表示装置および画像表示装置の駆動方法に関する。
【０００２】
　上記のＡＣ型のプラズマディスプレイパネルを用いた画像表示装置、すなわち、ＡＣ型プラズマディスプレイ装置（通常、ＡＣ型ＰＤＰと略記される）は、２本の維持放電電極に、交互にパルス状の電圧波形を印加することで放電を持続し、発光表示を行うものである。一度の放電は、パルス印加後、１μｓ（マイクロ秒、１マイクロ秒は１０-6秒に相当する）から数μｓで終了する。放電によって発生した正電荷であるイオンは、負の電圧が印加されている電極上の絶縁層の表面に蓄積され、同様に負電荷である電子は、正の電圧が印加されている電極上の絶縁層の表面に蓄積される。
【０００３】
　したがって、初めに高い電圧（書き込み電圧）のパルス（書き込みパルス）で放電させて壁電荷を生成した後、極性の異なる前回よりも低い電圧（維持放電電圧）のパルス（維持放電パルス、サスティンパルスともよばれる）を印加すると、前に蓄積された壁電荷が維持放電電圧に重複され、放電空間に対する電圧は大きなものとなり、放電電圧のしきい値を越えて発光による放電を開始する。つまり、一度書き込み放電を行い壁電荷を生成した表示セルは、その後、維持放電パルスを交互に逆極性で印加することで、放電を持続するという特徴がある。これをメモリ効果、またはメモリ駆動と呼んでいる。ＡＣ型ＰＤＰは、このメモリ効果を利用してプラズマ・ディスプレイ・パネル上への表示を実現するものである。
【背景技術】
【０００４】
　ＡＣ型ＰＤＰには、第１の電極および第２の電極からなる２本の電極で選択放電（アドレス放電）および維持放電を行う２電極型と、第３の電極を利用してアドレス放電を行う３電極型がある。特に、多階調表示を行うカラー表示用ＰＤＰでは、放電により発生する紫外線によって表示セル内の蛍光体を励起しているが、この蛍光体は、放電により同時に発生する正電荷であるイオンの衝撃に非常に弱いという欠点がある。上記の２電極型では、蛍光体がイオンに直接当たるような構成になっているため、蛍光体の寿命低下を招くおそれがある。これを回避するために、カラー表示用ＰＤＰでは、面放電を利用した３電極型の構造が一般に使用されている。
【０００５】
　さらに、この種の３電極面放電型構造においても、維持放電を行う第１の電極および第２の電極が配置されている基板に第３の電極を形成する場合と、対向するもう一つの基板に第３の電極を形成する場合がある。さらに、同一基板に上記の３種の電極を形成する場合でも、維持放電を行う２本の電極の上に第３の電極を配置する場合と、その下に第３の電極を配置する場合がある。さらにまた、蛍光体から発せられた可視光を、その蛍光体を透過して見る場合（透過型）と、蛍光体からの反射光を見る場合（反射型）がある。
【０００６】
　また一方で、放電を行う表示セル（放電セルともよばれる）は、障壁（リブ、またはバリアともよばれる）によって、隣接する表示セルとの空間的な結合が断ち切られている。さらに、このような障壁が、放電セルを取り囲むように四方に設けられ各放電セルが完全に密封されている場合と、上記障壁が一方向のみに設けられ、障壁のない側では、電極間のギャップ（すなわち、電極間の距離）の適正化によって隣接する表示セルとの空間的な結合が切られている場合がある。
【０００７】
　本明細書では、維持放電を行う２本の電極が配置されている基板とは別の対向する基板に第３の電極を形成した構造の画像表示パネルを用いた画像表示装置を対象とする。さらに、本明細書では、障壁が垂直方向（すなわち、第１の電極と第２の電極に直交し、かつ、第３の電極と平行な方向）にのみ形成され、第１の電極および第２の電極からなる維持電極（サスティン電極ともよばれる）の一部が透明電極により構成されている反射型の３電極面放電・ＡＣ型ＰＤＰの例をもとに従来の画像表示装置の構成を説明することとする。
【０００８】
　図１２〜図１４は、一般的な反射型の３電極面放電・ＡＣ型ＰＤＰの構造を示す図である。さらに詳しく説明すると、図１２は、一般的な反射型の３電極面放電・ＡＣ型ＰＤＰ中のプラズマディスプレイパネルからなる画像表示パネルの概略的構造を示す平面図、図１３は図１２の３電極面放電・ＡＣ型ＰＤＰにおける画像表示パネル中の一つの表示セル（図１２の網かけ部分）のアドレス電極に沿った概略的構造を示す断面図（垂直方向）、そして、図１４は、図１２の３電極面放電・ＡＣ型ＰＤＰの維持電極に沿った概略的構造を示す断面図（水平方向）である。
【０００９】
　図１２において、２は、例えばプラズマディスプレイパネルからなる画像表示パネルを表している。さらに、１４は、例えば共通のＸサスティン電極からなる第１の電極を表し、１５は、例えばＮ個（Ｎは任意の正の整数）の表示ラインにそれぞれ対応するＹスキャン電極Ｙ１、Ｙ２、…、ＹＮからなる第２の電極を表している。これらの第１の電極１４および第２の電極１５は、互いに平行に配置されている。さらに、１６は、例えばＭビット（Ｎは任意の正の整数）分の複数のアドレス電極Ａ１、Ａ２、…、ＡＭからなる第３の電極を表している。ここで、一対のＸサスティン電極およびＹスキャン電極と１本のアドレス電極との交差部分には、Ｍ×Ｎ個の表示セル２２が構成されている。なお、２３は表示セル２２を仕切る障壁を表している。
【００１０】
　さらに、図１３に示すように、画像表示パネル２（図１２）は、第１の基板としての前面ガラス基板２４と第２の基板としての背面ガラス基板２５からなる２枚のガラス基板によって構成されている。第１の基板（前面ガラス基板２４）には、平行する第１の電極１４および第２の電極１５からなる維持電極を備えている。これらの維持電極は、第１の電極１４および第２の電極１５の主要部を構成するバス電極と、このバス電極の下地となる透明電極１７により構成されている。この透明電極１７は、蛍光体２８からの反射光を透過させる役割を有しているため、ＩＴＯ（酸化インジュームを主成分とする透明の導体膜）等により形成されている。
【００１１】
　また一方で、上記のバス電極は、電極抵抗による電圧降下（電圧ドロップ）を防止するため、低抵抗の材料により形成する必要がある。このような必要条件を満たすために、バス電極は、通常、クロム（Ｃｒ）または銅（Ｃｕ）によって形成される。さらに、このバス電極は、ガラス等の誘電体層２６により被覆され、放電空間Ｓの放電面には、保護膜２７として酸化マグネシューム（ＭｇＯ）膜が形成される。さらにまた、上記第１の基板と向かい合う第２の基板には、維持電極と直交する形で第３の電極（アドレス電極）１６が形成される。
【００１２】
　さらに、図１４に示すように、隣接するアドレス電極間には障壁２３が形成される。これらの障壁２３の間には、アドレス電極を覆う形で赤、緑および青の発光特性を有する蛍光体２８が形成される。ここでは、障壁２３の尾根とＭｇＯ膜の面とが密着する形で２枚のガラス基板が組み立てられている。
　図１５は、一般的な３電極面放電・ＡＣ型ＰＤＰを駆動するための周辺回路の構成を示すブロック図である。
【００１３】
　図１５に示す３電極面放電・ＡＣ型ＰＤＰ内の画像表示パネル２、例えば、プラズマディスプレイパネルにおいては、既述したとおり、共通のＸサスティン電極等からなる第１の電極１４、および、Ｙスキャン電極Ｙ１、Ｙ２、Ｙ３、…、ＹＮ等からなる第２の電極１５の対が表示ライン毎に平行に配置される。さらに、アドレス電極Ａ１、Ａ２、Ａ３、…、ＡＭ等からなる第３の電極１６を、第１および第２の電極１４、１５の対と対向する位置であって第１および第２の電極１４、１５と直交する状態に配置することによって、上記の第１および第２の電極１４、１５の対と第３の電極１６との交点の位置に平面マトリクス状の複数の表示セル２２が形成される。
【００１４】
　さらに、図１５において、プラズマディスプレイパネル内の表示セル２２を駆動するための複数種のドライバ（駆動回路部）や、これらのドライバを制御するための制御回路部を含む周辺回路の構成を説明することとする。
　図１５におけるドライバとして、上記表示セルのアドレス放電を目的として各表示ライン毎にアドレス電極Ａ１、Ａ２、Ａ３、…、ＡＭのデータ駆動を行うアドレスデータドライバ６０と、上記表示セル２２の維持放電を目的としてＸサスティン電極Ｘに対し共通の維持放電駆動（すなわち、サスティン駆動）を行うＸ共通ドライバ４０とが設けられている。さらに、選択書き込み放電を行うアドレス期間では、Ｙスキャン電極Ｙ１〜ＹＮ（例えば、Ｎ＝４８０）に対し上記アドレスデータドライバ６０にてセットされた１表示ライン分のデータに関して順次データ走査（スキャン）を行い、維持放電期間（すなわち、サスティン期間）になるとサスティン駆動を行うＹ共通ドライバ５０が設けられている。さらに、このＹ共通ドライバ５０にはＹスキャンドライバ５５が接続されている。このＹスキャンドライバ５５は、Ｙ共通ドライバ５０によって、自身の供給電源そのものに維持放電パルスを印加してＹスキャン電極Ｙ１〜ＹＮに対し共通のサスティン駆動を行うものである。
【００１５】
　さらに、図１５においては、上記のアドレスデータドライバ６０、Ｘ共通ドライバ４０、Ｙ共通ドライバ５０、Ｙスキャンドライバ５５、およびプラズマディスプレイパネルを含むＡＣ型ＰＤＰの動作をすべて制御する制御回路部３１が設けられている。この制御回路部３１の主要部は、複数の表示セル２２のアドレス放電により表示データの制御を行う表示データ制御部３２と、上記の各種のドライバによるプラズマディスプレイパネル内の表示セル２２を駆動するタイミングを制御するパネル駆動制御部３４とから構成される。
【００１６】
　ここで、アドレス電極Ａ１、Ａ２、Ａ３、…、ＡＭは、１本（１ビット）毎にアドレスデータドライバ６０に接続され、このアドレスデータドライバ６０によってアドレス放電時のアドレスパルスが印加される。さらに、Ｙスキャン電極Ｙ１〜ＹＮは個別にＹスキャンドライバ５５に印加される。このＹスキャンドライバ５５はＹ共通ドライバ５０に接続されており、アドレス放電時のスキャンパルスは、Ｙスキャンドライバ５５から生成される。さらに、維持放電パルス等は、Ｙ共通ドライバ５０から生成され、Ｙスキャンドライバ５５を経由してＹスキャン電極Ｙ１〜ＹＮに印加される。また一方で、Ｘサスティン電極Ｘは、プラズマディスプレイパネルの全面にわたって共通に接続され取り出されている。Ｘ共通ドライバ４０は、書き込みパルスや維持放電パルス等を生成する。これらのドライバの回路は、制御回路部３１によって制御される。この制御回路部３１は、ＡＣ型ＰＤＰの外部より入力されるドットクロックＣＬＯＣＫ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣおよび表示データＤＡＴＡによって制御される。
【００１７】
　さらに詳しく説明すると、制御回路部３１内の表示データ制御部３２は、フレームメモリ部３３を有している。外部から入力されるカラー表示用の表示データＤＡＴＡは、ドットクロックＣＬＯＣＫに基づいて、ＡＣ型ＰＤＰを駆動するためのデータに並び替えられ、この並び替えられたデータは、フレームメモリ部３３内に一旦格納された後、アドレス期間にアドレス放電制御用の制御信号（すなわち、Ｍビットの表示データ信号）として順次アドレスデータドライバ６０に転送される。
【００１８】
　また一方で、制御回路部３１内のパネル駆動制御部３４は、外部から入力されるドットクロックＣＬＯＣＫ、垂直同期信号ＶＳＹＮＣ、および水平同期信号ＨＳＹＮＣ等の各種信号に基づいて、Ｙスキャンドライバ５５を駆動するための制御信号を生成するスキャンドライバ制御部３５と、Ｘ共通ドライバ４０およびＹ共通ドライバ５０を駆動するための制御信号を共通ドライバ制御部３６とを有している。
【００１９】
　図１６は、アドレス期間／維持放電期間分離型・書き込みアドレス方式で、かつ、リセット期間に全面消去放電を用いた従来の画像表示パネル駆動方式を説明するための駆動波形図である。図１６においては、従来の「アドレス期間／維持放電期間分離型・書き込みアドレス方式」における１サブフレーム（サブフィールド）期間の駆動波形を例示することとする。
【００２０】
　図１６の例では、１サブフレームは、リセット期間、アドレス期間および維持放電期間（すなわち、サスティン期間）に分離される。リセット期間の最初の部分においては、まず、すべてのＹスキャン電極Ｙ１〜ＹＮの電位が０Ｖのレベル（ＧＮＤレベル）にされ、これと同時に、Ｘサスティン電極Ｘに対し、電圧Ｖｓ＋Ｖｗ（例えば、約３３０Ｖ）からなる全面書き込みパルス（例えば、約１０μｓのパルス幅）が印加される。この全面書き込みパルスを印加することにより、以前の表示状態にかかわらず、全表示ラインの全表示セルで放電が行われる。このときのアドレス電極Ａ１、Ａ２、Ａ３、…、ＡＭの各々の電位は、約１００Ｖの電圧（Ｖａｗ）を有する。
【００２１】
　さらに、リセット期間の残りの部分においては、Ｘサスティン電極とアドレス電極の電位が０Ｖのレベルになり、全表示セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。この放電は、電極間の電位差がないため、壁電荷が形成されることはなく、空間電荷は自己中和して放電が終息する。このような現象は、一般に、自己消去放電とよばれる。この自己消去放電によって、プラズマディスプレイパネル内の全表示セルの状態が、壁電荷のない均一な状態となる。上記のリセット期間は、前のサブフレームの点灯状態にかかわらず、すべての表示セルを同じ状態にする作用があり、次のアドレス放電（書き込み放電）を安定に行うことができる。
【００２２】
　次に、アドレス期間において、表示データに応じた表示セルのオン／オフ（ＯＮ／ＯＦＦ）動作を行うために、線順次方式によりアドレス放電が行われる。このアドレス期間では、まず、Ｙスキャン電極に−ＶＹの電圧（例えば、約１５０Ｖ）を有するスキャンパルスが印加されると共に、アドレス電極中、維持放電を起こす表示セル、すなわち、点灯させるべき表示セルに対応するアドレス電極に対しＶａの電圧（例えば、約５０Ｖ）を有するアドレスパルスが選択的に印加され、上記の点灯させるべき表示セルのアドレス電極とＹスキャン電極との間で放電が起こる。次に、この放電をプライミング（種火）として、Ｘサスティン電極（Ｘサスティン電極の電位は、例えば、約５０Ｖの電圧ＶＸを有する）とＹスキャン電極との間の放電に移行する。これにより、選択された表示ライン上の選択セルに対応するＸサスティン電極とＹスキャン電極上のＭｇＯ膜等の面に対し、維持放電が可能な量の壁電荷が蓄積される。
【００２３】
　以下、順次、他の表示ラインについても、同じような動作が行われ、全表示ラインにおいて、新たな表示データの書き込みが行われる。
　その後、維持放電期間になると、Ｘサスティン電極とＹスキャン電極に対し交互に、電圧Ｖｓ（例えば、約１８０Ｖ）からなる維持放電パルスが印加されて維持放電が行われ、１サブフレームの画像表示が行われる。なお、このような「アドレス期間／維持放電期間分離型・書き込みアドレス方式」においては、維持放電期間の長短、すなわち、維持放電パルスの回数によって点灯表示セルの輝度が決定される。
【００２４】
　図１７は、図１６のアドレス期間／維持放電期間分離型・書き込みアドレス方式において複数のサブフレームを形成した状態を示す図である。ただし、ここでは、多階調表示の一例として、２５６階調分の階調表示を行う場合のプラズマディスプレイパネルの駆動方法を例示することとする。
　図１７の例では、１フレームは、８個のサブフレームＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４、…ＳＦ８に区分される。
【００２５】
　そして、これらのサブフレームＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、…ＳＦ８においては、全面書き込み放電が行われるリセット期間、および、アドレスラインに沿って選択書き込み放電が行われるアドレス期間は、それぞれ、同一の長さとなる。また一方で、維持放電期間の長さは、１：２：４：８：１６：３２：６４：１２８の比率となる。したがって、表示セルを点灯させるべきサブフレームを選択して組み合わせることにより、０から２５５までの２５６段階（２8 ＝２５６）の輝度の違いを表示することができる。
【００２６】
　さらに、実際の時間配分の一例は以下のようになる。プラズマディスプレイパネル上の画面の書き換えの周波数を６０Ｈｚ（ヘルツ）とした場合、１フレームの長さは１／６０秒、すなわち、１６．６ｍｓ（ミリ秒、１ミリ秒は１０-3秒に相当する）となる。
　１フレーム内の維持放電サイクル（すなわち、サスティンサイクル）の回数を５１０回とすると、各サブフレームの維持放電サイクルの回数は、サブフレームＳＦ１が２サイクル、サブフレームＳＦ２が４サイクル、サブフレームＳＦ３が８サイクル、サブフレームＳＦ４が１６サイクル、サブフレームＳＦ５が３２サイクル、サブフレームＳＦ６が６４サイクル、そして、サブフレームＳＦ７が１２８サイクル、そして、サブフレームＳＦ８が２５６サイクルとなる。維持放電サイクルの時間を８μｓとすると、１フレームでの合計は、４．０８ｍｓとなる。したがって、残りの約１２ｍｓの中に８回のリセット期間とアドレス期間が割り当てられる。この場合、各サブフレームのリセット期間は５０μｓである。さらに、１表示ラインあたりのスキャンに相当するアドレスサイクルに必要な時間は３μｓであるから、垂直方向に４８０ラインの表示ラインを持つプラズマディスプレイパネルであれば、多階調のカラー表示に対し１．４４ｍｓ（３×４８０）の時間を必要とする。
【００２７】
　上記のとおり、一般的なＡＣ型ＰＤＰ等における従来の画像表示パネル駆動方式では、アドレス期間が終了して維持放電期間に入ると、Ｘサスティン電極（第１の電極）およびＹスキャン電極（第２の電極）に対し交互に、維持放電パルスが印加されて維持放電が行われが、その場合のアドレス電極の電位は、例えば、維持放電パルスの電圧Ｖｓの約１／２、あるいは、全面書き込み放電時のアドレス電極の電位が有する電圧Ｖａｗと同程度の値に設定され、かつ、一定の値に固定されている。
【００２８】
　維持放電期間中のアドレス電極の電位は、アドレス放電を行った選択セルにおいては、安定に維持放電が行えるような電位でなくてはならず、また一方で、アドレス放電を行わなかった非選択セルにおいては、維持放電パルスが繰り返し印加されるなかで、放電を引き起こすことのないような電位でなくてはならない。すなわち、Ｘサスティン電極およびＹスキャン電極に対し維持放電パルスが印加された場合、この維持放電パルスの電圧であるＶｓとアドレス電極の電圧との電位差を放電開始電圧未満にすることが必要になる。
【００２９】
　このような必要条件が満足されない場合、アドレス期間で選択を行わなかった表示セルにおいても放電を開始してしまうおそれがある。また一方で、アドレス期間でアドレス放電を行い、維持放電を持続する必要がある表示セルは、アドレス期間に蓄積された壁電荷によって安定に維持放電を行うことが要求される。アドレス放電によって、アドレス電極側とＸサスティン電極には負（−）の壁電荷が蓄積され、Ｙスキャン電極側には正（＋）の壁電荷が蓄積される。しかしながら、この場合、維持放電時の初めの部分では、Ｙスキャン電極およびアドレス電極間においても放電を行う可能性が生ずる。このため、Ｙスキャン電極およびアドレス電極間の放電が先行し、Ｘサスティン電極およびＹスキャン電極間の目的とする維持放電が行えないおそれが出てくる。このため、点灯させるべき選択セルにおいても、アドレス電極の電位に最適値が存在する。
【００３０】
　上記の現象は、面放電を行うＸサスティン電極およびＹスキャン電極間の放電開始電圧よりも、対向放電を行うＹスキャン電極およびアドレス電極間の放電開始電圧が非常に低くなるという、アドレス電極を面放電を行う側と向かい合う基板に配置した３電極面放電・ＡＣ型ＰＤＰの一般的な特性に起因して生ずる。
　このような観点から、従来の駆動方式では、維持放電期間のアドレス電極の電位を、維持放電パルスの電圧Ｖｓの約１／２の値（あるいは、全面書き込み放電時のアドレス電極の電位が有する電圧Ｖａｗと同程度の値）に維持するようにしている。この値の電位が維持されている場合、維持放電時に、発生したイオンや電子等の荷電粒子がアドレス電極側に飛来する可能性が最も少なくなり、これらの荷電粒子が壁電荷として蓄積されることも少なくなる。なお、アドレスデータドライバに付加される電源の数を節約するために、維持放電期間のアドレス電極の電位を、維持放電パルスの電圧Ｖｓの約１／２の値（例えば、約９０Ｖ）に近いような全面書き込み放電時（リセット期間）の電圧Ｖａｗ（例えば、約１００Ｖ）と同程度の値にすることも考えられる。
【００３１】
　この場合、リセット期間において、全面書き込み放電および全面消去放電を行うことで、Ｘサスティン電極側とＹスキャン電極側のＭｇＯ膜等の表面に蓄積された壁電荷を積極的に除去してクリアの状態にしているが、アドレス電極側は、比較的クリアの状態になりにくい。この結果、アドレス放電の均一性が失われるおそれが生じてくる。よって、維持放電期間のアドレス電極の電位を０Ｖにすることにより、壁電荷が最も蓄積しにくい状態にしておくことが必要である。
【００３２】
　本来、アドレスデータドライバは、アドレス期間に表示セルの選択を行うための回路であり、表示セルの選択と非選択とを互いに区別する電位である約０Ｖの電圧とＶａの電圧（例えば、約５０Ｖ）の２値出力が可能であればよい。さらに、アドレスデータドライバの耐圧はＶａ（５０Ｖ）を満足すればよい。
　ところが、従来の駆動方式では、前述の理由により、維持放電期間には、アドレス電極の電位を維持放電パルスの電圧Ｖｓの約１／２の値に維持することがどうしても必要になってくる。このため、第１の問題として、アドレスデータドライバの耐圧を９０Ｖ（維持放電パルスの電圧Ｖｓの約１／２）以上にすることが必要になり、アドレスデータドライバの低耐圧化による低コスト化を妨げるおそれが生ずる。因みに、アドレスデータドライバの耐圧が低ければ低いほど、集積回路化のための製造プロセス等が簡単になり、ドライバの値段が格段に安くなる。
【００３３】
　さらに、特開昭５９−９４３２８号公報等によれば、維持放電を行う場合に印加する電圧として、２つの維持電極に対し維持放電パルスの電圧の半分の電圧を、それぞれ正極性および負極性にて同じタイミングで印加し、維持放電を行っている。しかしながら、この場合、アドレス放電を行うときに、維持電極に印加するパルスの電圧は、維持放電を行う場合に印加する電圧とは異なった値を有しているため、第２の問題として、多くの電源を必要とし、アドレスデータドライバのコストが増大するおそれが生ずる。
【００３４】
　さらにまた、従来の周辺回路の構成によれば、維持放電パルスを終了させる場合、電圧Ｖｓ（約１８０Ｖ）から０Ｖまで急峻に立ち下がるため、瞬間的に大きな電流が流れ、ノイズが発生する。このため、第３の問題として、この種のノイズが他の回路に侵入したり不要な電波となって他の回路に放射されたりすることによって、誤動作や障害が発生するおそれが生ずる。
【００３５】
　また一方で、維持放電期間のアドレス電極の電位を、例えば、全面書き込み放電時のアドレス電極の電位が有する電圧Ｖａｗと同程度の値に固定する場合について考察することとする。
　この場合も、維持放電期間中のアドレス電極の電位は、アドレス放電を行った選択セルにおいては、安定に維持放電が行えるような電位でなくてはならず、また一方で、アドレス放電を行わなかった非選択セルにおいては、維持放電パルスが繰り返し印加されるなかで、放電を引き起こすことのないような電位でなくてはならない。
【００３６】
　ここに、アドレス電極とＸサスティン電極（第１の電極）およびＹスキャン電極（第２の電極）の異常放電によって維持放電が減衰してしまう現象を説明する。
　維持放電期間中のＸサスティン電極およびＹスキャン電極には維持放電パルスが印加されるが、それぞれの維持放電パルスが入れ替わる瞬間、すなわち、Ｘサスティン電極およびＹスキャン電極の電位が両方共０Ｖになるとき、維持放電期間中のアドレス電極の電位が電圧Ｖａｗの値を有していると、放電電位が低い特性のプラズマディスプレイパネルについては、アドレス電極とＸサスティン電極との間、および、アドレス電極とＹスキャン電極との間で異常放電を引き起こす状態となる。このような異常放電の発生により、第４の問題として、安定した維持放電が保証されず、ＡＣ型ＰＤＰ等の安定な動作特性を妨げるおそれが生ずる。
【特許文献１】特開昭５９−９４３２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００３７】
　本発明は上記問題点に鑑みてなされたものであり、ＡＣ型ＰＤＰのプラズマディスプレイパネル等を駆動する場合に、アドレスデータドライバの低耐圧化および電源構成の簡素化を実現すると共に、維持放電パルスの立ち下がり時のノイズの発生を抑制することが可能な画像表示装置、および画像表示装置の駆動方法を提供することを第１の目的とするものである。
【００３８】
　さらに、本発明は、維持放電期間中にアドレス電極と第１の電極との間、および、アドレス電極と第２の電極との間で異常放電が発生するのを防止し、安定した維持放電を保証することが可能な画像表示装置の駆動方法を提供することを第２の目的とするものである。
【課題を解決するための手段】
【００３９】
　図１は本発明の原理構成を示すブロック図である。ただし、ここでは、画像表示装置１の中で本発明に関係する駆動回路部および画像表示パネル２の部分を重点的に示すこととする。さらに、ここでは、複数の表示セル中の一つの表示セル２２を拡大して示すこととする。なお、これ以降、前述した構成要素と同様のものについては、同一の参照番号を付して表すこととする。
【００４０】
　本発明の画像表示装置は、図１に示すように、第１の基板に第１の電極１４および第２の電極１５を表示ライン毎に平行に配置すると共に、第１の基板またはこの第１の基板と対向する第２の基板に第３の電極１６を第１および第２の電極１４、１５と直交するように配置し、かつ、第１の電極１４または第２の電極１５のいずれか一方と、第３の電極１６により選択された画像表示パネル２中の表示セル２２に対する書き込みを実行するアドレス期間と、この書き込みにより書き込まれた情報に基づいて、第１および第２の電極１４、１５で維持放電を行い発光表示を実行する維持放電期間とを備えた画像表示装置を対象にしている。
【００４１】
　さらに、上記の第１の目的を達成するために、本発明の画像表示装置は、図１に示すように、維持放電期間において、維持放電に必要な所定の電圧として、第１の電極１４に対しこの所定の電圧のほぼ１／２の電圧を供給する第１の電圧供給手段４と、第２の電極１５に対し極性の異なる上記所定の電圧のほぼ１／２の電圧を供給する第２の電圧供給手段５とを備えている。
　さらに、本発明の画像表示装置では、アドレス期間において、第２の電極１５を選択する電位は、維持放電期間に供給される電圧とほぼ同等の電圧を有し、さらに、第２の電極１５に印加される電圧とは逆極性にて、維持放電期間に供給される電圧とほぼ同等の電圧が第１の電極１４に印加されるようになっている。
【００４２】
　好ましくは、本発明の画像表示装置において、アドレス期間に印加され、かつ、第２の電極１５を選択する電位は、０Ｖに対して負極性である電圧パルスからなり、第１の電極１４の電位は、０Ｖに対して正極性である電圧パルスからなる。
　さらに好ましくは、本発明の画像表示装置において、アドレス期間に印加される第３の電極１６の選択電位は、０Ｖに対して正極性であり維持放電に必要な所定の電圧のほぼ１／２の電圧を有する。
【００４３】
　さらに好ましくは、本発明の画像表示装置において、第１の電圧供給手段４および第２の電圧供給手段５は、維持放電期間において、維持放電に必要な所定の印加電圧を取り除く場合に動作させる維持電圧解除用スイッチング手段を備えており、この維持電圧解除用スイッチング手段は、第１の電極１４または第２の電極１５に維持放電を実行するために必要な電流を流すための維持放電用スイッチング手段に対してインピーダンスの高い素子にて構成される。
【００４４】
　さらに好ましくは、本発明の画像表示装置において、上記のインピーダンスの高い素子は、導通状態での抵抗が高い電界効果トランジスタから構成される。
　さらに好ましくは、本発明の画像表示装置において、上記のインピーダンスの高い素子は、上記電界効果トランジスタの出力段に抵抗を挿入することにより実現される。
【００４５】
　さらに好ましくは、本発明の画像表示装置において、全面書き込み放電、および、全面自己消去放電による全表示セルのリセットを行う場合、第３の電極１６に印加する電圧は、０Ｖに対して正極性であり維持放電に必要な所定の電圧のほぼ１／２の電圧であり、第１、第２および第３の電極１４、１５および１６のすべてを、０Ｖに対して正極性であり維持放電に必要な所定の電圧のほぼ１／２の電圧にすることで全面自己消去放電が実行される。
【００４６】
　また一方で、上記の第１の目的を達成するために、本発明の画像表示装置の駆動方法においては、第１の基板に第１の電極および第２の電極を表示ライン毎に平行に配置すると共に、第１の基板またはこの第１の基板と対向する第２の基板に第３の電極を第１および第２の電極と直交するように配置し、かつ、第１の電極または第２の電極のいずれか一方と、上記第３の電極により選択された画像表示パネル中の表示セルに対する書き込みを実行するアドレス期間と、この書き込みにより書き込まれた情報に基づいて第１および第２の電極で発光表示を実行する維持放電期間とを備えた画像表示装置を駆動する。
【００４７】
　さらに、本発明の画像表示装置の駆動方法では、維持放電期間において、維持放電に必要な所定の電圧として、第１の電極に対し上記所定の電圧のほぼ１／２の電圧を印加すると共に、第２の電極に対し極性の異なるほぼ１／２の電圧を印加することにより維持放電を行う。
　さらに、アドレス期間において、第２の電極を選択する電位は、維持放電期間に印加される電圧とほぼ同等の電圧を有し、さらに、第２の電極に印加される電圧とは逆極性にて、維持放電期間に印加される電圧とほぼ同等の電圧が第１の電極に印加される。
【００４８】
　好ましくは、本発明の画像表示装置の駆動方法において、アドレス期間に印加され、かつ、第２の電極を選択する電位は、０Ｖに対して負極性である電圧パルスからなり、第１の電極の電位は、０Ｖに対して正極性である電圧パルスからなる。
　さらに、好ましくは、本発明の画像表示装置の駆動方法において、アドレス期間に印加される第３の電極の選択電位は、０Ｖに対して正極性であり維持放電に必要な所定の電圧のほぼ１／２の電圧を有する。
【００４９】
　さらに、上記の第２の目的を達成するために、本発明の画像表示装置の駆動方法では、維持放電期間において、維持放電を実行するために第１および第２の電極間にて交互に印加される双方の電圧パルスが入れ代わる際に、第３の電極の電位を一定電圧から引き下げるようにしている。
　さらに、好ましくは、上記の第２の目的を達成するために、本発明の画像表示装置の駆動方法では、維持放電期間において、第３の電極の電位を一定電圧から一旦、ほぼ０Ｖに引き下げ、その後に上記第３の電極の電位を元の一定電圧に引き上げる場合、第１および第２の電極と第３の電極間の静電容量によって第３の電極の電位を引き上げるようにしている。
【００５０】
　さらに、好ましくは、上記の第２の目的を達成するために、本発明の画像表示装置の駆動方法では、最初の維持放電用の電圧パルスが印加される場合のみ、第３の電極を駆動する手段によって上記第３の電極の電位を所定の電圧にするようにしている。
【００５１】
　上記の第１の目的を達成するための本発明の画像表示装置、または、画像表示装置の駆動方法によれば、第１に、維持放電に必要な電圧を１／２ずつ交互に異なる極性で、Ｘサスティン電極等の第１の電極と、Ｙスキャン電極等の第２の電極に印加している。それゆえに、アドレス電極等の維持放電に対する悪影響を最小限に抑えることが可能になると共に、アドレスデータドライバの低耐圧化も可能になる。さらに、Ｙスキャン電極等の選択電位と維持放電時の電位を同じものとしているため、電源の種類が節減され、電源回路の構成の簡素化が図れる。
【００５２】
　さらに、本発明の画像表示装置、または、画像表示装置の駆動方法によれば、第２に、アドレス期間にアドレス電極等に印加されるアドレスパルスは０Ｖに対して正極性であり、Ｙスキャン電極等に印加されるスキャンパルスは０Ｖに対して負極性であるため、選択書き込み放電時にアドレス電極側の蛍光体に対するイオンの衝撃を最小限に抑えることが可能になる。
【００５３】
　さらに、本発明の画像表示装置、または、画像表示装置の駆動方法によれば、第３に、アドレスパルスは０Ｖに対して正極性であって、かつ、維持放電パルスと同じ電圧を有しているので、電源回路の構成が簡略化することが可能になる。
　さらに、本発明の画像表示装置によれば、第４に、維持放電パルスの電位を０Ｖにする場合、インピーダンスの高い素子を使用しているので、大電流が流れることがなくなり、他の回路へのノイズの侵入やノイズの放射が抑止されるので、誤動作や障害の発生を防止することが可能になる。
【００５４】
　さらに、本発明の画像表示装置によれば、第５に、リセット期間において、充分にインピーダンスの低いスイッチング素子を利用して全面自己消去放電による全表示セルのリセットを行うことができるので、効率の良いリセット動作が可能になる。
　また、上記の第２の目的を達成するための本発明の画像表示装置の駆動方法によれば、第１に、維持放電期間におけるＸサスティン電極等の第１の電極、および、Ｙスキャン電極等の第２の電極と、アドレス電極等の第３の電極との間での異常放電を防止するため、Ｘサスティン電極およびＹスキャン電極に維持放電パルスが印加されている状態においては、アドレス電極をＶａｗの電圧まで駆動することが必要である。このため、初めの維持放電パルス（Ｙスキャン電極の維持放電パルス）が印加される場合のみ、アドレス電極側の回路を使用してＶａｗの電圧まで駆動させる。その後、Ｘサスティン電極およびＹスキャン電極に印加される維持放電パルスが入れ替わるとき、すなわち、Ｘサスティン電極およびＹスキャン電極が共に０Ｖのときのみ、アドレス電極の駆動波形として、電圧Ｖａｗのレベルから例えば０Ｖのレベルに下げるような電圧パルス波形を駆動することによって、アドレス期間における選択セルに対し安定した維持放電を行うことが可能になる。
【００５５】
　ただし、上記のパルス状の駆動波形を実現する際に、０Ｖから再度、元の電圧Ｖａｗに引き上げる必要がある。従来の駆動方法である駆動回路部のドライバ機能を使用した場合、維持放電期間中の維持放電パルスと同等の駆動回数を要することになり、従来より多くの駆動電力を消費するという不都合が生ずる。このため、上記の第２の目的を達成するための本発明の画像表示パネルの駆動方法によれば、第２に、駆動回路部のドライバ機能を使用せずにＸサスティン電極およびＹスキャン電極とアドレス電極との間に存在する静電容量を利用し、アドレス電極の電圧を自己的に引き上げているため、回路の駆動電力を抑えながら安定した維持放電を実現することが可能になる。
【発明の効果】
【００５６】
　換言すれば、本発明の画像表示装置によれば、第１に、維持放電に必要な電圧を１／２ずつ交互に異なる極性で、Ｘサスティン電極等の第１の電極と、Ｙスキャン電極等の第２の電極に印加している。それゆえに、アドレス電極等の維持放電に対する悪影響を最小限に抑えることが可能になると共に、低耐圧のアドレスデータドライバの使用が可能になる。さらに、Ｙスキャン電極等の選択電位と維持放電時の電位を同じものとしているため、電源の種類が節減され、電源回路の構成の簡素化が図れるので、低コストで信頼性の高い表示装置を提供することができる。
【００５７】
　さらに、本発明の画像表示装置によれば、第２に、アドレス期間にアドレス電極等に印加されるアドレスパルスは０Ｖに対して正極性であり、Ｙスキャン電極等に印加されるスキャンパルスは０Ｖに対して負極性であるため、選択書き込み放電時にアドレス電極側の蛍光体に対するイオンの衝撃が最小限に抑えられる。
　さらに、本発明の画像表示装置によれば、第３に、アドレスパルスは０Ｖに対して正極性であって、かつ、維持放電パルスと同じ電圧を有しているので、電源回路の構成の簡素化が図れる。
【００５８】
　さらに、本発明の画像表示装置によれば、第４に、維持放電パルスの電位を０Ｖにする場合、インピーダンスの高い素子を使用しているので、大電流が流れることがなくなり、他の回路へのノイズの侵入等に起因する誤動作や障害の発生を防止することができる。
　さらに、本発明の画像表示装置によれば、第５に、リセット期間中は、充分にインピーダンスの低いスイッチング素子を利用して全面自己消去放電による全表示セルのリセットを行うことができるので、効率の良い安定したリセット動作が行える。
【００５９】
　また一方で本発明の画像表示装置の駆動方法によれば、第１に、維持放電に必要な電圧を１／２ずつ交互に異なる極性で、Ｘサスティン電極等の第１の電極と、Ｙスキャン電極等の第２の電極に印加している。それゆえに、アドレス電極等の維持放電に対する悪影響を最小限に抑えることが可能になると共に、アドレスデータドライバの低耐圧化も可能になる。
【００６０】
　さらに、本発明の画像表示装置の駆動方法によれば、第２に、アドレス期間にアドレス電極等に印加されるアドレスパルスは０Ｖに対して正極性であり、Ｙスキャン電極等に印加されるスキャンパルスは０Ｖに対して負極性であるため、選択書き込み放電時にアドレス電極側の蛍光体に対するイオンの衝撃に起因する画像表示パネルの品質低下が抑えられる。
【００６１】
　さらに、本発明の画像表示装置の駆動方法によれば、第３に、アドレスパルスは０Ｖに対して正極性であって、かつ、維持放電パルスと同じ電圧を有しているので、電源回路の構成および制御方法が簡単になる。
　さらに、本発明の画像表示装置の駆動方法によれば、第４に、Ｘサスティン電極およびＹスキャン電極に印加される維持放電パルスが入れ替わるとき、すなわち、Ｘサスティン電極およびＹスキャン電極が共に０Ｖのときのみ、アドレス電極の駆動波形として、電圧Ｖａｗのレベルから例えば０Ｖのレベルに下げるような電圧パルスを印加することによって、アドレス期間における選択セルに対し安定した維持放電が行える。この結果、画像表示パネルの動作特性の向上が図れるようになる。
【００６２】
　さらに、本発明の画像表示装置の駆動方法によれば、第５に、駆動回路部のドライバ機能を使用せずにＸサスティン電極およびＹスキャン電極とアドレス電極との間に存在する静電容量を利用し、アドレス電極の電圧を自己的に引き上げているため、回路の駆動電力の増加を抑えながら安定した維持放電が実現される。
　さらに、本発明の画像表示装置の駆動方法によれば、第６に、初めの維持放電パルスが印加される場合のみ、アドレス電極側の回路を使用して一定電圧（Ｖａｗの電圧）まで駆動させるようにしているので、維持放電期間中のアドレス電極、Ｘサスティン電極、およびＹスキャン電極間での放電電位の安定化が図れる。
【発明を実施するための最良の形態】
【００６３】
　以下、図２〜図１１を参照しながら、本発明の好適な実施例を説明する。
　以下の各実施例において、画像表示装置としてのＡＣ型ＰＤＰは、例えば、前述の図１２、図１３および図１４に示すような構造を有するものとする。さらに、ＡＣ型ＰＤＰを動作させる周辺回路は、概略的に、前述の図１５に示した構成とほぼ同じである。
【００６４】
　図２は、本発明の第１実施例において１サブフレームの期間に電極に印加する電圧パルスの駆動波形を示すタイミングチャートである。
　本発明の第１実施例に係る画像表示装置の駆動方法を示す図２のタイミングチャートにおいては、維持放電期間に印加される維持放電パルスの電圧であるＶｓのほぼ１／２の値を、正極性と負極性（＋１／２Ｖｓ、−１／２Ｖｓ）にてＸサスティン電極およびＹスキャン電極から印加し、極性を変えて維持放電を繰り返している。このとき、アドレス電極の電位は０Ｖに保持する。また一方で、リセット期間においては、Ｙスキャン電極に対し負極性の−１／２Ｖｓの電圧からなる電圧パルスを印加し、Ｘサスティン電極に対し正極性の１／２Ｖｓ＋Ｖｗの電圧からなる電圧パルスを印加することにより、全面書き込み動作を行う。
【００６５】
　次に、Ｘサスティン電極およびＹスキャン電極の両電極を同時に０Ｖに戻すことによって、全面自己消去放電が起こり、全表示セルが壁電荷のない状態になる。このときも、アドレス電極の電位は０Ｖに保持されたままである。さらに、アドレス期間においては、Ｙスキャン電極に対し負極性の−１／２Ｖｓの電圧からなるスキャンパルスが印加され、これと同時に、アドレス電極に対しＶａの電圧からなるアドレスパルスが印加された選択セルにおいてアドレス放電が行われる。このような一連の動作は、１番目の表示ラインから最終番目の表示ラインまで実行される。このとき、Ｘサスティン電極の電位は、正極性の＋１／２Ｖｓの電圧に保持される。
【００６６】
　図３は、本発明の第１実施例による画像表示装置の駆動回路部の構成を示す回路図（その１）であり、図４は、本発明の第１実施例による画像表示装置の駆動回路部の構成を示す回路図（その２）である。ただし、ここでは、駆動回路部の電界効果トランジスタ（通常、ＦＥＴと略記される）等のスイッチング素子（スイッチング手段）とダイオードの構成を重点的に図示することとする。
【００６７】
　図３および図４において、第３の電極１６を構成するアドレス電極Ａ１、Ａ２、Ａ３、…、ＡＭを駆動するためのアドレスデータドライバ６０は、アドレス期間中にアドレス電極に対し電圧Ｖａのアドレスパルスを供給するスイッチング素子からなる第１の電界効果トランジスタＴ１と、維持放電期間中にアドレス電極の電位をほぼ０Ｖ（ＧＮＤレベル）に保持する第２の電界効果トランジスタＴ２とを含む。さらに、これらの電界効果トランジスタＴ１、Ｔ２に対し並列かつ逆極性でダイオードＤ１、Ｄ２が接続される。
【００６８】
　さらに、第１の電極１４を構成するＸサスティン電極Ｘを駆動するためのＸ共通ドライバ４０は、維持放電期間中に印加される維持放電パルスの電圧であるＶｓのほぼ１／２の値を、それぞれ、正極性と負極性（＋１／２Ｖｓ、−１／２Ｖｓ）にてＸサスティン電極Ｘに供給するスイッチング素子からなる第１３の電界効果トランジスタＴ１３、および、第１４の電界効果トランジスタＴ１４を含む。さらに、これらの電界効果トランジスタＴ１３、Ｔ１４に対し並列かつ逆極性でダイオードＤ１３、Ｄ１４が接続される。上記の電界効果トランジスタＴ１３、Ｔ１４は、第１の電圧供給手段４としての機能を有している。
【００６９】
　さらに、上記のＸ共通ドライバ４０は、Ｖｗの電圧からなる書き込み用の電圧パルスを、コンデンサ４１を介してＸサスティン電極Ｘに供給するスイッチング素子からなる第１５の電界効果トランジスタＴ１５、および、第１６の電界効果トランジスタＴ１６を含む。さらに、これらの電界効果トランジスタＴ１５、Ｔ１６に対し並列かつ逆極性でダイオードＤ１５、Ｄ１６が接続される。これらのダイオードは、通常、ＦＥＴに内蔵されている。
【００７０】
　さらに、Ｘサスティン電極Ｘの電位を＋１／２Ｖｓから０Ｖに戻すためのスイッチング素子からなる第１１の電界効果トランジスタＴ１１と、Ｘサスティン電極Ｘの電位を−１／２Ｖｓから０Ｖに戻すためのスイッチング素子からなる第１２の電界効果トランジスタＴ１２とが設けられている。さらに、これらの維持電圧解除用の電界効果トランジスタＴ１１、Ｔ１２に対し並列かつ逆極性でダイオードＤ１１、Ｄ１２が接続される。これらの電界効果トランジスタＴ１１、Ｔ１２は、オン状態（導通状態）での抵抗が比較的高い素子から構成されている。
【００７１】
　さらに、図３において、第２の電極１５を構成するＹスキャン電極Ｙ１、Ｙ２、Ｙ３、…、ＹＮを駆動するためのＹ共通ドライバ５０は、維持放電期間中に印加される維持放電パルスの電圧であるＶｓのほぼ１／２の値を、それぞれ、負極性と正極性（−１／２Ｖｓ、＋１／２Ｖｓ）にてＹスキャン電極に供給するスイッチング素子からなる第３の電界効果トランジスタＴ３、および、第４の電界効果トランジスタＴ４を含む。さらに、これらの電界効果トランジスタＴ３、Ｔ４に対し並列かつ逆極性でダイオードＤ３、Ｄ４が接続される。上記の電界効果トランジスタＴ３、Ｔ４は、第２の電圧供給手段５としての機能を有している。
【００７２】
　さらに、第３の電界効果トランジスタＴ３と＋１／２Ｖｓの電圧供給用の電源との間にはダイオードＤ３０が接続され、第４の電界効果トランジスタＴ４と−１／２Ｖｓの電圧供給用の電源との間にはダイオードＤ３０が接続されている。
　さらに、Ｙスキャン電極の電位を＋１／２Ｖｓから０Ｖに引き下げるための第５のスイッチング素子からなる電界効果トランジスタＴ５と、Ｙスキャン電極の電位を−１／２Ｖｓから０Ｖに引き上げるためのスイッチング素子からなる第６の電界効果トランジスタＴ６とが設けられている。さらに、これらの維持電圧解除用の電界効果トランジスタＴ５、Ｔ６に対し並列かつ逆極性でダイオードＤ５、Ｄ６が接続される。これらの電界効果トランジスタＴ５、Ｔ６は、オン状態での抵抗が比較的高い素子から構成されている。
【００７３】
　さらに、アドレス期間において、Ｙスキャンドライバ５５に対し０Ｖの非選択信号ＳＤを供給するスイッチング素子からなる第７の電界効果トランジスタＴ７と、Ｙスキャンドライバ５５に対し−１／２Ｖｓの選択信号ＳＵを供給するスイッチング素子からなる第８の電界効果トランジスタＴ８とが設けられている。さらに、これらの電界効果トランジスタＴ７、Ｔ８に対し並列かつ逆極性でダイオードＤ７、Ｄ８が接続される。さらに、第７の電界効果トランジスタＴ７と直列にダイオードＤ７０が接続されている。
【００７４】
　さらに、図３において、Ｙスキャンドライバ５５は、非選択セルを駆動するためのスイッチング素子からなる第９の電界効果トランジスタＴ９と、選択セルを駆動するためのスイッチング素子からなる第１０の電界効果トランジスタＴ１０とを含む。さらに、これらの電界効果トランジスタＴ９、Ｔ１０に対し並列かつ逆極性でダイオードＤ９、Ｄ１０が接続される。
【００７５】
　なお、図３および図４の実施例の駆動回路部では、Ｘサスティン電極およびＹスキャン電極の電位を、−１／２Ｖｓまたは＋１／２Ｖｓから０Ｖに戻すためのスイッチング素子が必要になる。ただし、これらのスイッチング素子は、ガス放電電流を流す必要がないため、スイッチング素子の個数の増加はほとんど問題にはならない。
【００７６】
　図５は、本発明の第１実施例の駆動回路部の動作を説明するためのタイミングチャートである。
　図５において、リセット期間中の全面書き込み時は、Ｙスキャン電極に接続されるＹ共通ドライバ側の第３の電界効果トランジスタＴ３がオン状態になる。さらに、第３の電界効果トランジスタＴ３がオン状態になると、対応する信号がＹスキャンドライバ内のダイオードを経由してＹスキャン電極の電位が−１／２Ｖｓに引き込まれる。さらに、Ｘサスティン電極に接続されているＸ共通ドライバ側の第１３の電界効果トランジスタＴ１３および第１５の電界効果トランジスタＴ１５がオン状態になり、Ｘサスティン電極に対し１／２Ｖｓ＋Ｖｗの電圧からなる電圧パルスが印加される。この電圧パルスの終了後は、第６の電界効果トランジスタＴ６がオン状態になってＹスキャン電極の電位を０Ｖに引き上げ、同時に、第１２の電界効果トランジスタＴ１２がオン状態になってＸサスティン電極の電位を０Ｖに引き下げる。
【００７７】
　アドレス期間においては、Ｙ共通ドライバ側の第７の電界効果トランジスタＴ７および第８の電界効果トランジスタ８がそれぞれオン状態になって、Ｙスキャンドライバの非選択信号ＳＤの側に、非選択電位である０Ｖを印加すると共に、Ｙスキャンドライバの選択信号ＳＵの側に、選択電位である−１／２Ｖｓを印加する。さらに、Ｙスキャンドライバ内の第９の電界効果トランジスタ９を非選択時にオン状態にし、第１０の電界効果トランジスタＴ１０を選択時にオン状態にすることで、Ｙスキャン電極に順次スキャンパルスを印加する。このときに、Ｘサスティン電極は＋１／２Ｖｓに保持されるため、第１３の電界効果トランジスタＴ１３がオン状態になり続ける。アドレスデータドライバは、選択／非選択に応じて第１の電界効果トランジスタＴ１および第２の電界効果トランジスタＴ２のオン／オフ動作を行う。
【００７８】
　維持放電期間においては、Ｙ共通ドライバ側の電界効果トランジスタＴ３〜Ｔ６、および、Ｘ共通ドライバ側の電界効果トランジスタＴ１１〜Ｔ１４がオン／オフ動作を繰り返し、Ｘサスティン電極およびＹスキャン電極に維持放電パルスを印加する。維持放電時の放電により電流が流れる電界効果トランジスタは、Ｔ３、Ｔ４、Ｔ１３、およびＴ１４である。
【００７９】
　図６は、本発明の第２実施例による画像表示装置の駆動回路部の構成を示す回路図（その１）であり、図７は、本発明の第２実施例による画像表示装置の駆動回路部の構成を示す回路図（その２）である。ただし、ここでも、前述の第１実施例（図３および図４）の場合と同じように、駆動回路部の電界効果トランジスタ等のスイッチング素子（スイッチング手段）とダイオードの構成を重点的に図示することとする。
【００８０】
　本発明の第２実施例の構成は、前述の第２実施例の構成と概ね同じであるが、維持電圧解除用の電界効果トランジスタＴ５、Ｔ６、Ｔ１１およびＴ１２に対し抵抗５１、５２、４２および４３をそれぞれ接続している点が前述の第２実施例の場合と異なる。
　図６および図７に示す第２実施例においては、維持電圧解除用の電界効果トランジスタの出力段に抵抗を挿入することにより、スイッチング素子を含むスイッチング手段のインピーダンスをさらに高くしている。このような構成により、特に維持放電パルスの立ち下がりが安定に行えるようになっている。
【００８１】
　図８は、本発明の第２実施例の駆動回路部の動作を説明するためのタイミングチャートである。
　図８に示すタイミングチャートは、前述の第２実施例の場合のタイミングチャート（図５）と概ね同じである。ただし、図８においては、Ｘサスティン電極およびＹスキャン電極に印加される維持放電パルスの電圧を０Ｖに戻す場合、抵抗５１、５２、４２および４３の挿入によって電界効果トランジスタＴ５、Ｔ６、Ｔ１１およびＴ１２をそれぞれ流れる電流を制限するようにしている。このため、維持放電パルスの立ち下がりが緩やかになって大電流が流れるのを抑制することができるので、大電流によるノイズの発生を防止することが可能になる。また一方で、リセット期間においては、オン抵抗の比較的低い電界効果トランジスタＴ１３、Ｔ１５を動作させることにより、大電流が流せる状態にて全面自己消去放電を効率良く行えるようにしている。
【００８２】
　図９は、本発明の第３実施例において１サブフレームの期間に電極に印加する電圧パルスの駆動波形を示すタイミングチャートである。
　上記第３実施例においては、従来の駆動方式であるアドレス期間／維持放電期間分離型・書き込みアドレス方式に基づいた例を示している。図９のタイミングチャートにおいては、各電極に印加する電圧パルスの１サブフレームの期間は、リセット期間、アドレス期間および維持放電期間に分離される。
【００８３】
　リセット期間においては、全表示セルの初期化を目的として、Ｘサスティン電極に対し正極性のＶｓ＋Ｖｗの電圧からなる電圧パルスを印加することにより、全面書き込み動作を行う。次に、Ｘサスティン電極の電位を０Ｖに戻すことによって、全面自己消去放電が行われる。
　さらに、アドレス期間において、表示データに応じた選択セルに対し、アドレス電極およびＹスキャン電極間の放電を線順次走査方式により実行し、選択セルの壁電荷のセットを行う。
【００８４】
　そして、維持放電期間において、Ｘサスティン電極とＹスキャン電極に対し交互に、Ｖｓの電圧（例えば、１８０Ｖ）からなる維持放電パルスを印加し、壁電荷のセットがなされた選択セルに対し維持放電が行われる。すなわち、この場合は、従来と同じ構成のドライバを使用することにより、全面書き込み動作、全面自己消去放電、アドレス放電および維持放電が行われる。
【００８５】
　さらに、図９において、上記の維持放電期間を開始する際、初めの維持放電パルス（すなわち、Ｙスキャン電極の維持放電パルス）が印加される場合のみアドレス電極側の回路を使用し、アドレス電極を電圧Ｖａｗの電位まで引き上げ、Ｘサスティン電極、Ｙスキャン電極およびアドレス電極からなる３電極間での放電電位の安定化を図るようにしている。
【００８６】
　その後、上記の維持放電期間におけるアドレス電極の駆動波形として、Ｘサスティン電極とＹスキャン電極の維持放電パルスが入れ替わる際（維持放電パルスが未出力のとき）に電圧Ｖａｗのレベルから０Ｖのレベルに下げるようなパルス波形を印加することにより、アドレス期間における選択セルの安定した維持放電を行うことが可能になる。
【００８７】
　図１０は、本発明の第３実施例に関係するアドレス電極部の構成を示す図であり、図１１は、本発明の第３実施例のアドレス電極部の動作を説明するためのタイミングチャートである。ここで、アドレス電極部とは、アドレスデータドライバ６０、および、このアドレスデータドライバ６０に接続されたアドレス電極を有する画像表示パネル２を含む構成部分を指すものとする。
【００８８】
　図１０において、第３の電極１６を構成するアドレス電極を駆動するためのアドレスデータドライバ６０は、リセット期間および維持放電期間の初めの部分においてアドレス電極に対し電圧Ｖａｗの電圧パルスを供給するスイッチング素子からなる電界効果トランジスタ６１と、アドレス電極の電位を０Ｖに保持する電界効果トランジスタ６２とを含む。さらに、これらの電界効果トランジスタ６１、６２に対し並列かつ逆極性でダイオード６３、６４が接続される。
【００８９】
　図１０のアドレス電極部において、アドレス電極に対するパルス状の駆動波形の供給を実現させるために、０Ｖから再度、元の電圧に引き上げる際の駆動方法として、駆動回路部のドライバ機能を使用せずにＸサスティン電極およびＹスキャン電極とアドレス電極との間の静電容量（パネルコンデンサ容量）を利用することにより、アドレス電極の電位を自己的に引き上げるようにしている。このような電極間の交点に存在する静電容量を利用した駆動方法を実行することにより、駆動回路部の駆動電力の増加を抑えることが可能になる。
【００９０】
　さらに詳しく説明すると、本発明の第３実施例においては、図１０に示すように、Ｘサスティン電極およびアドレス電極間の静電容量Ｃ１３、Ｙスキャン電極およびアドレス電極間の静電容量Ｃ２３、ならびに、Ｘサスティン電極およびＹスキャン電極間の静電容量Ｃ１２を利用してアドレス電極の電位を自己的に引き上げるようにしている。これらの静電容量を利用することにより、約１００Ｖまで自己的に電位を引き上げることが可能になる。さらに、これらの静電容量により昇圧した電位は、アドレスデータドライバ６０内のスイッチング素子によって強制的に０Ｖに戻すようになっている。
【００９１】
　換言すれば、図１１のタイミングチャートに示すように、アドレスデータドライバ６０に入力される高電位側ＦＥＴ制御信号ＵＰおよび低電位側ＦＥＴ制御信号ＤＯＷＮに基づき、電界効果トランジスタ６１および電界効果トランジスタ６２をオン状態にすることにより、アドレス電極の電位をＶａｗの電圧から０Ｖの電圧に引き下げるようにしている。その後、アドレスデータドライバ内の電界効果トランジスタが高インピーダンスの状態でＸサスティン電極またはＹスキャン電極のいずれかの電圧が立ち上がると、上記の静電容量によってアドレス電極の電位が再びＶａｗの電圧まで引き上げられる。このような一連の動作により、駆動回路部の能力を利用せずにパルス状の電圧を印加することが可能になる。
【図面の簡単な説明】
【００９２】
【図１】本発明の原理構成を示すブロック図である。
【図２】本発明の第１実施例において１サブフレームの期間に電極に印加する電圧パルスの駆動波形を示すタイミングチャートである。
【図３】本発明の第１実施例による画像表示装置の駆動回路部の構成を示す回路図（その１）である。
【図４】本発明の第１実施例による画像表示装置の駆動回路部の構成を示す回路図（その２）である。
【図５】本発明の第１実施例の駆動回路部の動作を説明するためのタイミングチャートである。
【図６】本発明の第２実施例による画像表示装置の駆動回路部の構成を示す回路図（その１）である。
【図７】本発明の第２実施例による画像表示装置の駆動回路部の構成を示す回路図（その２）である。
【図８】本発明の第２実施例の駆動回路部の動作を説明するためのタイミングチャートである。
【図９】本発明の第３実施例において１サブフレームの期間に電極に印加する電圧パルスの駆動波形を示すタイミングチャートである。
【図１０】本発明の第３実施例に関係するアドレス電極部の構成を示す図である。
【図１１】本発明の第３実施例のアドレス電極部の動作を説明するためのタイミングチャートである。
【図１２】一般的な３電極面放電・ＡＣ型ＰＤＰの概略的構造を示す平面図である。
【図１３】一般的な３電極面放電・ＡＣ型ＰＤＰのアドレス電極に沿った概略的構造を示す断面図である。
【図１４】一般的な３電極面放電・ＡＣ型ＰＤＰの維持電極に沿った概略的構造を示す断面図である。
【図１５】一般的な３電極面放電・ＡＣ型ＰＤＰを駆動するための周辺回路の構成を示すブロック図である。
【図１６】アドレス期間／維持放電期間分離型・書き込みアドレス方式で、かつ、リセット期間に全面消去放電を用いた従来の画像表示パネル駆動方式を説明するための駆動波形図である。
【図１７】図１６のアドレス期間／維持放電期間分離型・書き込みアドレス方式において複数のサブフレームを形成した状態を示す図である。
【符号の説明】
【００９３】
１…画像表示装置
２…画像表示パネル
４…第１の電圧供給手段
５…第２の電圧供給手段
１４…第１の電極
１５…第２の電極
１６…第３の電極
２２…表示セル
３１…制御回路部
３２…表示データ制御部
３３…フレームメモリ部
３４…パネル駆動制御部
３５…スキャンドライバ制御部
３６…共通ドライバ制御部
４０…Ｘ共通ドライバ
５０…Ｙ共通ドライバ
５５…Ｙスキャンドライバ
６０…アドレスデータドライバ
Ｔ１〜Ｔ１６…電界効果トランジスタ
【図１】
2004029851.tif 000003
【図２】
2004029851.tif 000004
【図３】
2004029851.tif 000005
【図４】
2004029851.tif 000006
【図５】
2004029851.tif 000007
【図６】
2004029851.tif 000008
【図７】
2004029851.tif 000009
【図８】
2004029851.tif 000010
【図９】
2004029851.tif 000011
【図１０】
2004029851.tif 000012
【図１１】
2004029851.tif 000013
【図１２】
2004029851.tif 000014
【図１３】
2004029851.tif 000015
【図１４】
2004029851.tif 000016
【図１５】
2004029851.tif 000017
【図１６】
2004029851.tif 000018
【図１７】
2004029851.tif 000019