(57)【要約】【課題】量子細線構造に関し、比較的緩いデザイン・ルールで再現性良く量子細線構造を実現する。【解決手段】Ｓｉ基板１上に在るＳｉＯ２  からなるＢＯＸ層２上に形成された横断面三角形形状のＳｉからなる動作層３Ｓと、動作層３Ｓの三角形形状の頂点にゲート絶縁膜４を介して形成され正の電圧（又は負の電圧）が印加されて直下の三角形形状の頂点に電子ガス（又は正孔ガス）を誘起するゲート電極５Ｇと、動作層３Ｓの三角形形状の底辺近傍にゲート絶縁膜４を介して形成され負の電圧（又は正の電圧）が印加されて三角形形状の頂点に電子ガス（又は正孔ガス）を閉じ込めて１次元化する制御電極５Ｃを備える。【選択図】        図１
2004186596.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ基板上に在る絶縁膜上に形成された横断面三角形形状のＳｉ動作層と、
該Ｓｉ動作層の三角形形状の頂点にゲート絶縁膜を介して形成され正の電圧が印加されて直下の該三角形形状の頂点に電子ガスを誘起するゲート電極と、
該Ｓｉ動作層の三角形形状の底辺近傍にゲート絶縁膜を介して形成され負の電圧が印加されて該三角形形状の頂点に電子ガスを閉じ込めて１次元化する制御電極と
を備えてなることを特徴とする量子細線構造。
【請求項２】
Ｓｉ基板上に在る絶縁膜上に形成された横断面三角形形状のＳｉ動作層と、
該Ｓｉ動作層の三角形形状の頂点にゲート絶縁膜を介して形成され負の電圧が印加されて直下の該三角形形状の頂点に正孔ガスを誘起するゲート電極と、
該Ｓｉ動作層の三角形形状の底辺近傍にゲート絶縁膜を介して形成され正の電圧が印加されて該三角形形状の頂点に正孔ガスを閉じ込めて１次元化する制御電極と
を備えてなることを特徴とする量子細線構造。
【請求項３】
横断面三角形形状のＳｉ動作層、ゲート電極、制御電極の組が複数個作り込まれて集積化されてなること
を特徴とする請求項１或いは２記載の量子細線構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリコン系半導体を材料とし、１次元キャリヤ・ガスを生成する量子細線を比較的緩いデザイン・ルールで実現することができる量子細線の構造に関する。
【０００２】
【従来の技術】
現在、シリコン系半導体を材料とするＭＯＳトランジスタに於いては、その微細化及び薄膜化について開発が進められているところであるが、ゲート絶縁膜の薄膜化に伴ってトンネル電流が支配的となるなど物理限界が近いとされている。
【０００３】
そこで、ＭＯＳトランジスタに代えて、量子閉じ込め効果を利用した量子効果デバイスが求められつつある。
【０００４】
然しながら、量子閉じ込め効果を室温で実現する為には、通常、電子ドブロイ波長、即ち、１０〔ｎｍ〕程度の微細加工寸法を実現する必要があり、素子を作製する大きな障害になっている。
【０００５】
これまで、量子細線構造を実現する為に多くの努力が払われていて、例えば電子線露光技術に依るパターニング及びエッチングで細線構造を得ようとする試みがなされたが、エッチング技術の限界、電子線の揺らぎ、エッチング後のダメージなどに依って、その実現は困難であった。
【０００６】
前記電子線リソグラフィに代えて走査型電子顕微鏡に依るリソグラフィ技術が提案（例えば、非特許文献１参照。）され、又、ＳＴＭ（ｓｃａｎｎｉｎｇ  ｔｕｎｎｅｌｉｎｇ  ｍｉｃｒｏｓｃｏｐｅ）探針を用いてＳｉ表面酸化を行ってから、ＫＯＨをエッチャントとしてウエット・エッチングすることに依って微細なＳｉ細線を形成することも提案（例えば、非特許文献２参照。）されている。
【０００７】
ＳＴＭ探針を用いたパターニングに依った場合、ｎｍオーダの微細加工が可能となるが、基板表面の清浄度や材質などへの依存性が大きく、しかも、それ等の要因が不安定であるのに加え、スルー・プットが遅い旨の問題もある。
【０００８】
前記したＳｉ細線に代えて立体構造を採り入れることに依って、効率的に量子閉じ込め効果を得る試みもなされ、例えば、三角柱構造を用いることで比較的容易に量子閉じ込め効果を実現できることが知られ、その一例として、フリースタンディングの断面三角形構造に依る量子細線構造作製の報告がある（例えば、非特許文献３参照。）。
【０００９】
然しながら、この従来の技術に於いては、Ｓｉの三角形構造を得る為に異方性ウエット・エッチングを用いているのであるが、ウエット・エッチングでは、薬液の温度や濃度の揺らぎに依ってエッチング・レートが変動し、この為、微細パターンを形成する際の再現性が問題となる。
【００１０】
また、同じくウエット・エッチングを用いて断面三角形構造を作製する方法は他にも開示されているが、電気特性など不明な点が多い（例えば、非特許文献４参照。）。
【００１１】
更にまた、本発明に於ける量子細線とは構造が全く相違しているが、１次元電子ガスを得る為、ゲートで電荷を誘起し、制御電極で制御する点で類似する発明が開示されている（例えば、特許文献１参照。）。
【００１２】
特許文献１の発明では、ＳＯＩ基板を用い、バック側電極としてヘビードーピングのＳｉを使っているのであるが、先ず、このバック電極の作製が困難であると共にＳｉ動作層中への汚染が問題になろう。
【００１３】
【非特許文献１】
Ｂａｂａ  ａｎｄ  Ｍａｔｓｕｉ  Ｊ．Ｖ．ａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ１２  ３７１６（１９９４）
【非特許文献２】
Ｃａｍｂｂｅｌｌ  ｅｔ．ａｌ．ＩＳＤＲＳ，ｐｐ３３３（１９９３）
【非特許文献３】
Ｋｉｙｏｙｕｋｉ  Ｍｏｒｉｔａ  Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ  ３５  ｐｐ８５３  Ｐａｒｔ１（１９９６）
【非特許文献４】
Ｇｅｎ  Ｈａｓｈｉｇｕｃｈｉ  ａｎｄ  Ｈｉｄｅｎｏｒｉ  Ｍｉｕｒａ  Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ  ３３  ｐｐＬ１６４９  Ｐａｒｔ２（１９９４）
【特許文献１】
特開平６−３２６２９９号公報
【００１４】
【発明が解決しようとする課題】
本発明では、比較的緩いデザイン・ルールで再現性良く量子細線構造を実現することが目的である。
【００１５】
【課題を解決するための手段】
本発明に依る量子細線構造に於いては、Ｓｉ基板（例えばＳｉ基板１）上に在る絶縁膜（例えばＳｉＯ２  からなるＢＯＸ層２）上に形成された横断面三角形形状のＳｉ動作層（例えば量子細線であるＳｉ動作層３Ｓ）と、該Ｓｉ動作層の三角形形状の頂点にゲート絶縁膜（例えばゲート絶縁膜４）を介して形成され正の電圧（或いは負の電圧）が印加されて直下の該三角形形状の頂点に電子ガス（或いは正孔ガス）を誘起するゲート電極（例えばゲート電極６）と、該Ｓｉ動作層の三角形形状の底辺近傍にゲート絶縁膜を介して形成され負の電圧（或いは正の電圧）が印加されて該三角形形状の頂点に電子ガス（或いは正孔ガス）を閉じ込めて１次元化する制御電極（例えば制御電極５）とを備えることが基本になっている。
【００１６】
前記手段を採ることに依り、横断面が三角形形状を成す半導体層を緩いデザイン・ルールで形成しても、簡単な構成に依って、横断面三角形形状の半導体層頂部に電子や正孔であるキャリヤを閉じ込め、１次元キャリヤ・ガスを生成させることができ、実用になる量子細線を容易に実現することができる。
【００１７】
【発明の実施の形態】
図１は本発明の実施の形態を説明する為の量子細線構造を表す要部説明図であり、（Ａ）は要部切断正面、（Ｂ）は同じく量子細線構造に於ける電極配置関係を説明する為の要部切断斜面である。
【００１８】
図に於いて、１はＳｉ基板、２はＳｉＯ２  からなるＢＯＸ層、３ＳはＳｉからなる横断面が三角形形状の動作層（以下、細線とする。）、４はＳｉＯ２  からなるゲート絶縁膜、５Ｃは制御電極、５Ｇはゲート電極、７Ｓはソース領域、７Ｄはドレイン領域をそれぞれ示している。尚、図１（Ｂ）に於いては、ゲート絶縁膜４を省略してある。
【００１９】
図示の量子細線構造に於いて、細線３の頂点に在るゲート電極５Ｇに正電圧、例えば、＋３〔Ｖ〕の電圧を印加し、ゲート電極５Ｇの下方に於ける細線３Ｓに電子ガスを誘起し、また、横断面が三角形形状の細線３Ｓの底辺に近い箇所に設けた制御電極５Ｃに負電圧、例えば、−３〔Ｖ〕の電圧を印加し、前記誘起した電子ガスを細線３Ｓの頂点に押し込めて電子の自由度を奪うことで１次元電子ガスを実現する。
【００２０】
この場合に於ける、制御電極５Ｃに於ける電圧は１０５  〔ＭＶ／ｃｍ〕程度の電界を生成できれば良く、この電界に依って電子押し込め効果を発生させ、比較的緩いデザイン・ルールで作製された横断面三角形形状の細線であっても、その頂点に１次元電子ガスを生成させることができる。
【００２１】
実施例を作製する工程の説明
図２は１実施例の量子細線構造を作製する工程を説明する為の工程要所に於ける量子細線構造を表す要部説明図であり、（Ａ）は要部切断斜面、（Ｂ）は要部切断正面をそれぞれ示し、また、図３は同じく工程要所に於ける量子細線構造を表す要部切断斜面図であり、以下、これ等の図及び図１を参照しつつ説明する。
【００２２】
図２（Ａ）参照
（１）
面指数（１００）のＳｉ基板１上に厚さ１２００〔ｎｍ〕のＳｉＯ２  からなるＢＯＸ層２、厚さ１００〔ｎｍ〕のＳｉからなる動作層を形成したＳＯＩ基板をフッ酸処理してから、例えば、ＰＣＶＤ（ｐｌａｓｍａ  ｃｈｅｍｉｃａｌ  ｖａｐｏｕｒ  ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、厚さ２０〔ｎｍ〕程度のＳｉＯ２  膜１１を形成する。
【００２３】
（２）
フォト・リソグラフィ法及びドライ・エッチング法を適用することに依り、ＳｉＯ２  膜１１をエッチングして細線部分をもったダンベル状にパターン化する。尚、フォト・リソグラフィ法は電子線リソグラフィ法に代替して良い。
【００２４】
（３）
ダンベル状パターンのＳｉＯ２  膜１１をマスクとして、エッチャントをＴＭＡＨ（ｔｅｔｒａ  ｍｅｔｈｙｌ  ａｍｍｏｎｉｕｍ  ｈｙｄｒｉｄｅ）とするウエット・エッチング法を適用することに依り、Ｓｉ動作層の異方性エッチングを行って横断面三角形形状の細線３Ｓ及びメサ状ソース領域７Ｓ及びメサ状ドレイン領域７Ｄを形成する。
【００２５】
この場合、エッチャントとしては、ＴＭＡＨの他にアルカリ性エッチング液やＫＯＨを用いることができ、これ等の異方性エッチング液は、Ｓｉの１００面に対するエッチング・レートが１１１面に比較して５０倍も速いから、エッチングを行った後、マスクであるＳｉＯ２  膜１１の細線部分の直下を頂点としてＳｉの１１１面が残って横断面三角形形状が形成されるものである。尚、細線３Ｓの三角形形状は若干の曲率をもっていても差し支えない。
【００２６】
図２（Ｂ）参照
（４）
フッ酸などを用い、マスクとして用いたＳｉＯ２  膜１１を除去してから、乾性酸化法などを適用することに依り、少なくとも細線３Ｓの表面を覆う厚さ５〜１０〔ｎｍ〕のＳｉＯ２  からなるゲート絶縁膜４を形成する。
【００２７】
ゲート絶縁膜４は、前記ＳｉＯ２  に限られず、ＭＯＣＶＤ法などを適用して成膜したＴａ２  Ｏ５  、ＨｆＯなどからなるものであって良い。
【００２８】
図３参照
（５）
ＬＰＣＶＤ（ｌｏｗ  ｐｒｅｓｓｕｒｅ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、全面に厚さ１００〔ｎｍ〕の高濃度ドープ多結晶Ｓｉ膜を形成する。
【００２９】
（６）
電子線リソグラフィ法及びプラズマ・エッチング法を適用することに依り、高濃度ドープ多結晶Ｓｉ膜のエッチングを行って制御電極及びゲート電極となるべき領域５を形成する。
【００３０】
（７）
イオン注入法を適用することに依り、全面に燐（Ｐ）の打ち込みを行う。このようにすると、Ｓｉ細線３Ｓには、制御電極及びゲート電極となるべき領域５で覆われた部分を除いた全域がＰドーピングされる。
【００３１】
図１参照
（８）
電子線リソグラフィ法及びプラズマ・エッチング法を適用することに依り、高濃度ドープ多結晶Ｓｉからなる領域５を分断して制御電極５Ｃ及びゲート電極５Ｇを形成する。尚、この場合、ゲート電極５Ｇの幅は１００〔ｎｍ〕以下であることが必要であるが、電子線リソグラフィ法及びプラズマ・エッチング法を適用することで容易に実現することができる。尚、この後、ＲＴＡ（ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌ）法を適用してＰの活性化を行う。
【００３２】
前記工程では、高濃度ドープ多結晶Ｓｉからなる制御電極５Ｃ及びゲート電極５Ｇを形成したが、これはスパッタリング法を適用して成膜したＡｌ膜を用いて形成しても良い。
【００３３】
（７）
この後、熱ＣＶＤ法を適用するなどして、ＳｉＯ２  膜かＳｉ３  Ｎ４  膜からなる層間絶縁膜を形成し、その層間絶縁膜に電極コンタクト・ホールを形成して制御電極５Ｃ及びゲート電極５Ｇを外部配線と接続し、また、ソース電極及びドレイン電極を形成する。
【００３４】
図４は他の実施例を説明する為の量子細線構造を表す要部切断正面図であり、図１乃至図３に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００３５】
この実施例では、横断面三角形形状の細線３Ｓ、制御電極５Ｃ、ゲート電極５Ｇが複数個並設されて集積化されていることが特徴であり、このような集積化量子細線構造の作製も前記説明した工程を採用して容易に実施することができる。
【００３６】
図５は本発明の実施例である量子細線構造に於けるＩ−Ｖ特性を表す線図であり、横軸にゲート電圧を、また、縦軸に電流をそれぞれ採ってある。
【００３７】
このデータを得た際の諸条件は、ゲート電極には＋３〔Ｖ〕、制御電極には−３〔Ｖ〕、ドレイン電極には０．１〔Ｖ〕の各電圧を印加し、ソース電極は接地した。
【００３８】
図示されているように、ゲート電圧が閾値電圧近傍にある場合、Ｉ−Ｖ特性に振動が起こっている。
【００３９】
この振動はクーロン振動であって、ゲート電圧が変化することで量子細線内で電子が反転状態に依り励起され、量子状態が変化していることを示している。
【００４０】
従って、前記Ｉ−Ｖ特性に於けるクーロン振動を観察することで、量子細線内で量子状態が実現していることが看取され、本発明の量子細線構造が量子閉じ込め効果を奏していることが確認できる。
【００４１】
前記各実施例では、電子をキャリヤとする量子細線構造について説明したが、正孔をキャリヤとする量子細線構造も容易に実現することができる。唯、その場合、制御電極５Ｃ及びゲート電極５Ｇに印加する電圧の正負は、前記説明した場合と逆になることは云うまでもなく、また、ソース領域７Ｓ及びドレイン領域７Ｄの導電型はｎからｐに変えることが必要であって、具体的には、例えばホウ素（Ｂ）を導入すれば良い。
【００４２】
【発明の効果】
本願発明に依る量子細線構造に於いては、Ｓｉ基板上に在る絶縁膜上に形成された横断面三角形形状のＳｉ動作層と、該Ｓｉ動作層の三角形形状の頂点にゲート絶縁膜を介して形成され正又は負の電圧が印加されて直下の該三角形形状の頂点に電子ガス或いは正孔ガスであるキャリヤ・ガスを誘起するゲート電極と、該Ｓｉ動作層の三角形形状の底辺近傍にゲート絶縁膜を介して形成され負又は正の電圧が印加されて該三角形形状の頂点にキャリヤ・ガスを閉じ込めて１次元化する制御電極とを備える。
【００４３】
前記構成を採ることに依り、横断面が三角形形状を成す半導体層を緩いデザイン・ルールで形成しても、簡単な構成に依って、横断面三角形形状の半導体層頂部に電子或いは正孔であるキャリヤを閉じ込め、１次元キャリヤ・ガスを生成させることができ、実用になる量子細線を容易に実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を説明する為の量子細線構造を表す要部説明図である。
【図２】１実施例の量子細線構造を作製する工程を説明する為の工程要所に於ける量子細線構造を表す要部説明図である。
【図３】１実施例の量子細線構造を作製する工程を説明する為の工程要所に於ける量子細線構造を表す要部切断斜面図である。
【図４】他の実施例を説明する為の量子細線構造を表す要部切断正面図である。
【図５】本発明の実施例に依る量子細線構造に於けるＩ−Ｖ特性を表す線図である。
【符号の説明】
１  Ｓｉ基板
２  ＢＯＸ層
３Ｓ  横断面が三角形形状の動作層（細線）
４  ゲート絶縁膜
５  制御電極及びゲート電極となるべき領域
５Ｃ  制御電極
５Ｇ  ゲート電極
７Ｓ  ソース領域
７Ｄ  ドレイン領域
【図１】
2004186596.tif 000003
【図２】
2004186596.tif 000004
【図３】
2004186596.tif 000005
【図４】
2004186596.tif 000006
【図５】
2004186596.tif 000007