(57)【要約】【課題】増幅特性に優れ且つモード切り換え時の発生ノイズが小さいマスタクロック入力回路を提供する。【解決手段】トランスミッションゲート１２０はオン抵抗が小さいＭＯＳトランジスタ１２１，１２２で構成され、インピーダンス調整ゲート１３０はオン抵抗が大きいＭＯＳトランジスタ１３１，１３２で構成される。トランスミッションゲート１２０のゲート長が小さいので、ＭＯＳトランジスタ１２１，１２２のゲート・ドレイン間寄生容量のインピーダンスは大きく、さらには、インピーダンス調整ゲート１３０のインピーダンスが大きい。したがって、モード信号ＰＤがローレベルからハイレベルに切り換わったときにマスタクロックＭＣＬＫに重畳されるノイズは小さい。インピーダンス調整ゲート１３０のオン抵抗が大きいので、トランスミッションゲート１２０が開いているときの、ＮＯＲゲート１１０の入力インピーダンスは、十分に大きくなる。【選択図】　　　図１
2004029863.tif 000002
【特許請求の範囲】
【請求項１】
モード信号がアクティブレベルのときにマスタクロックを増幅して出力し且つ前記モード信号がノンアクティブレベルのときに出力値を固定する、増幅用ゲート回路と、
前記モード信号がアクティブレベルのときに前記増幅用ゲート回路の出力クロックを前記増幅用ゲート回路のマスタクロック用入力端子に供給し、前記モード信号がノンアクティブレベルのときに出力をハイインピーダンスにする、トランスミッション用ゲート回路と、
前記トランスミッション用ゲート回路の出力端子と前記増幅用ゲート回路の前記マスタクロック用入力端子との間に設けられ、前記トランスミッション用ゲート回路のオン抵抗よりも高い抵抗を有する、インピーダンス調整回路と、
を備えることを特徴とするマスタクロック入力回路。
【請求項２】
モード信号がアクティブレベルのときにマスタクロックを増幅して出力し、前記モード信号がノンアクティブレベルのときに出力をハイインピーダンスにする、増幅用ゲート回路と、
前記増幅用ゲート回路の出力端子と前記増幅用ゲート回路の入力端子との間に設けられた、前記増幅用ゲート回路のオン抵抗よりも高い抵抗を有するインピーダンス調整回路と、
前記モード信号がアクティブレベルのときに前記増幅用ゲート回路の出力クロックに対応する信号を出力し且つ前記モード信号がノンアクティブレベルのときに出力値を固定する、出力用ゲート回路と、
を備えることを特徴とするマスタクロック入力回路。
【請求項３】
前記増幅用ゲート回路が、制御端子からモード信号を入力し且つ入力端子からマスタクロックを入力するクロックドインバータであることを特徴とする請求項２に記載のマスタクロック入力回路。
【請求項４】
前記増幅用ゲート回路が、
一方の入力端子からモード信号を入力し、他方の入力端子からマスタクロックを入力する論理ゲートと、
前記モード信号がアクティブレベルのときは前記論理ゲートと電源ラインまたはグランドラインとを接続し、且つ、前記モード信号がノンアクティブレベルのときは前記論理ゲートと電源ラインまたはグランドラインとを切断するスイッチと、
を備えることを特徴とする請求項２に記載のマスタクロック入力回路。
【請求項５】
モード信号がアクティブレベルのときにマスタクロックを増幅して出力し且つ前記モード信号がノンアクティブレベルのときに出力値を固定する、増幅用ゲート回路と、
前記モード信号がアクティブレベルのときに前記増幅用ゲート回路の出力クロックを前記増幅用ゲート回路のマスタクロック用入力端子に供給し、前記モード信号がノンアクティブレベルのときに出力をハイインピーダンスにする、トランスミッション用ゲート回路と、
前記トランスミッション用ゲート回路のアクティブ／ノンアクティブが切り換わるときの切り換え周波数を小さくする周波数調整回路と、
を備えることを特徴とするマスタクロック入力回路。
【請求項６】
モード信号がアクティブレベルのときにマスタクロックを増幅して出力し且つ前記モード信号がノンアクティブレベルのときに出力値を固定する、増幅用ゲート回路と、
前記増幅用ゲート回路の出力端子とマスタクロック用入力端子との間に設けられた第１導電型の第１トランジスタおよび第２導電型の第２トランジスタを有するトランスミッション用ゲート回路と、
前記第１トランジスタの制御端子に供給される前記モード信号と、前記第２トランジスタの制御端子に供給される前記モード信号の反転信号との、変化タイミングを揃えるタイミング調整回路と、
を備えることを特徴とするマスタクロック入力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、モード信号がアクティブレベルのときに、発振器等から入力されたマスタクロックを増幅して出力する、マスタクロック入力回路に関する。
【０００２】
【従来の技術】
従来より、マスタクロック入力回路の一種として、低消費電流モードを備えるものが知られている。かかるマスタクロック入力回路は、通常モードで動作するときにはクロックを出力するが、低消費電流モードで動作するときには出力レベルを固定する。
【０００３】
図１１は、従来の、この種のマスタクロック入力回路の構成例を示す回路図である。
【０００４】
図１１に示したように、発振器モジュール１１５０には、カップリングコンデンサ１１６０，１１６０，・・・（例えば０．０１μＦ）およびクロック入力端子１１７０，１１７０，・・・を介して、複数のマスタクロック入力回路１１００，１１００，・・・が接続される。
【０００５】
各マスタクロック入力回路１１００において、ＮＯＲゲート１１１０は、一方の入力端子から、低消費電流モード信号ＰＤ（ＰＤ１，ＰＤ２，・・・のいずれか）を入力する。さらに、ＮＯＲゲート１１１０は、発振器モジュール１１５０で生成されたマスタクロックＭＣＬＫを、他方の入力端子から入力する。ＮＯＲゲート１１１０の出力端子とマスタクロック用入力端子とは、トランスミッションゲート１１２０を介して、接続されている。トランスミッションゲート１１２０は、ｐＭＯＳトランジスタ１１２１とｎＭＯＳトランジスタ１１２２とを備えている。ｐＭＯＳトランジスタ１１２１のゲートは、低消費電流モード信号ＰＤを入力する。一方、ｎＭＯＳトランジスタ１１２２のゲートは、ＮＯＴゲート１１３０から、低消費電流モード信号ＰＤの反転値を入力する。ＮＯＲゲート１１１０の出力は、ＮＯＴゲート１１４０を介して、内部回路に供給される。
【０００６】
通常モードでは、低消費電流モード信号ＰＤは、ローレベルに設定される。このため、ＮＯＲゲート１１１０は、マスタクロックＭＣＬＫを、反転出力する。また、低消費電流モード信号ＰＤがローレベルなので、ＭＯＳトランジスタ１１２１，１１２２はオンする。このため、ＮＯＲゲート１１１０の出力は、トランスミッションゲート１１２０を通過して、マスタクロックＭＣＬＫに重畳される。この重畳により、本来のマスタクロックＭＣＬＫに、直流成分が付加されたことになる。したがって、重畳後のマスタクロックＭＣＬＫは、ＮＯＲゲート１１１０で増幅される。増幅後のマスタクロックＭＣＬＫは、ＮＯＴゲート１１４０で反転されて、内部回路に供給される。
【０００７】
一方、低消費電流モードでは、低消費電流モード信号ＰＤは、ハイレベルに設定される。このため、ＮＯＲゲート１１１０の出力は、ローレベルに固定される。したがって、ＮＯＴゲート１１４０の出力は、ハイレベルに固定される。また、低消費電流モード信号ＰＤがハイレベルのとき、ｐＭＯＳトランジスタ１１２１およびｎＭＯＳトランジスタ１１２２は、オフする。このため、トランスミッションゲートの出力は、ハイインピーダンスになる。したがって、ＮＯＲゲート１１１０の出力は、マスタクロックＭＣＬＫに重畳されない。
【０００８】
図１１に示したようなマスタクロック入力回路１１００では、ＮＯＲゲート１１１０のゲインおよび入力インピーダンスを適切な値にするために、ＭＯＳトランジスタ１１２１，１１２２のオン抵抗を十分に大きい値（例えば１ＭΩ程度）に設定する。オン抵抗を大きくするためには、例えば、ＭＯＳトランジスタ１１２１，１１２２のゲート長を、大きくすればよい。
【０００９】
【発明が解決しようとする課題】
しかしながら、図１１に示したようなマスタクロック入力回路には、低消費電流モード信号ＰＤの論理値を切り換えるときに、ノイズが発生してしまうという欠点があった。
【００１０】
ＭＯＳトランジスタ１１２１，１１２２のゲート・ドレイン間には、図１２に示したように、寄生容量１２０１，１２０２が発生する。このため、低消費電流モード信号ＰＤがローレベルからハイレベルに変化した場合（図１３（Ａ）参照）、寄生容量１２０１によって、クロック入力端子１１７０の電位が、瞬間的に正方向に引き上げられる（図１３（Ｃ）参照）。その後、ＮＯＴゲート１１３０の出力電位がハイレベルからローレベルに変化すると（図１３（Ｂ）参照）、寄生容量１２０２によって、クロック入力端子１１７０の電位が、瞬間的に負方向に引き下げられる（図１３（Ｃ）参照）。
【００１１】
クロック入力端子１１７０に対する寄生容量１２０１，１２０２のインピーダンスＺは、それぞれ、下式（１）で与えられる。ここで、ｆは、ＭＯＳトランジスタ１１２１，１１２２のゲートに印加される電圧変化の周波数、すなわち低消費電流モード信号ＰＤが変化するときの周波数である。また、Ｃは、寄生容量１２０１，１２０２のキャパシタンスである。
【００１２】
Ｚ＝１／（２πｆＣ）・・・（１）
式（１）から解るように、周波数ｆおよびキャパシタンスＣが大きくなるほどインピーダンスは小さくなり、したがって、発生するノイズは大きくなる。上述のように、ＭＯＳトランジスタ１１２１，１１２２は、ゲート長を十分に大きくすることが望ましい。しかしながら、ＭＯＳトランジスタ１１２１，１１２２のゲート長を大きくするほど、寄生容量１２０１，１２０２のキャパシタンスも大きくなるので、発生ノイズは大きくなる。
【００１３】
このようにして発生したノイズは、カップリングコンデンサ１１６０を通過してマスタクロックＭＣＬＫに重畳され、他のマスタクロック入力回路１１００に供給される。このため、かかるノイズは、他のマスタクロック入力回路１１００を誤動作させる原因になる。
【００１４】
【課題を解決するための手段】
（１）第１の発明に係るマスタクロック入力回路は、モード信号がアクティブレベルのときにマスタクロックを増幅して出力し且つモード信号がノンアクティブレベルのときに出力値を固定する、増幅用ゲート回路と、モード信号がアクティブレベルのときに増幅用ゲート回路の出力クロックを増幅用ゲート回路のマスタクロック用入力端子に供給し、モード信号がノンアクティブレベルのときに出力をハイインピーダンスにする、トランスミッション用ゲート回路と、トランスミッション用ゲート回路の出力端子と増幅用ゲート回路のマスタクロック用入力端子との間に設けられ、トランスミッション用ゲート回路のオン抵抗よりも高い抵抗を有する、インピーダンス調整回路とを備える。
【００１５】
かかる構成によれば、インピーダンス調整回路を設けたので、トランスミッション用ゲート回路のオン抵抗を小さくでき、したがって、寄生容量のインピーダンスを大きくできるので、ノイズの発生を抑制できる。また、トランスミッション用ゲート回路の出力とマスタクロック用入力端子との間には高インピーダンス（例えば１ＭΩ程度）のインピーダンス調整回路が設けられるので、ノイズの発生を抑制できる。
【００１６】
（２）第２の発明に係るマスタクロック調整回路は、モード信号がアクティブレベルのときにマスタクロックを増幅して出力し、モード信号がノンアクティブレベルのときに出力をハイインピーダンスにする、増幅用ゲート回路と、増幅用ゲート回路の出力端子と増幅用ゲート回路の入力端子との間に設けられた、増幅用ゲート回路のオン抵抗よりも高い抵抗を有するインピーダンス調整回路と、モード信号がアクティブレベルのときに増幅用ゲート回路の出力クロックに対応する信号を出力し且つモード信号がノンアクティブレベルのときに出力値を固定する、出力用ゲート回路とを備える。
【００１７】
かかる構成によれば、トランスミッション用ゲート回路の出力とマスタクロック用入力端子との間には高インピーダンス（例えば１ＭΩ程度）のインピーダンス調整回路が設けられるので、ノイズの発生を抑制できる。
【００１８】
（３）第３の発明に係るマスタクロック調整回路は、モード信号がアクティブレベルのときにマスタクロックを増幅して出力し且つモード信号がノンアクティブレベルのときに出力値を固定する、増幅用ゲート回路と、モード信号がアクティブレベルのときに増幅用ゲート回路の出力クロックを増幅用ゲート回路のマスタクロック用入力端子に供給し、モード信号がノンアクティブレベルのときに出力をハイインピーダンスにする、トランスミッション用ゲート回路と、トランスミッション用ゲート回路のアクティブ／ノンアクティブが切り換わるときの切り換え周波数を小さくする周波数調整回路とを備える。
【００１９】
かかる構成によれば、周波数調整回路を設けたので、トランスミッション用ゲート回路のアクティブ／ノンアクティブが切り換わるときの周波数を小さくできるので、ノイズの発生を抑制できる。
【００２０】
（４）第４の発明に係るマスタクロック調整回路は、モード信号がアクティブレベルのときにマスタクロックを増幅して出力し且つモード信号がノンアクティブレベルのときに出力値を固定する、増幅用ゲート回路と、増幅用ゲート回路の出力端子とマスタクロック用入力端子との間に設けられた第１導電型の第１トランジスタおよび第２導電型の第２トランジスタを有するトランスミッション用ゲート回路と、第１トランジスタの制御端子に供給されるモード信号と、第２トランジスタの制御端子に供給されるモード信号の反転信号との、変化タイミングを揃えるタイミング調整回路とを備える。
【００２１】
かかる構成によれば、タイミング調整回路を設けたので、第１トランジスタと第２トランジスタとを同時にオン／オフさせることができ、したがって、ノイズを相殺することができる。
【００２２】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を用いて説明する。なお、図中、各構成成分の大きさ、形状および配置関係は、本発明が理解できる程度に概略的に示してあるにすぎず、また、以下に説明する数値的条件は単なる例示にすぎない。
【００２３】
第１の実施の形態
以下、第１の発明に係るマスタクロック入力回路の実施の形態について、図１を用いて説明する。
【００２４】
図１は、この実施の形態に係るマスタクロック入力回路の回路図である。
【００２５】
図１に示したように、このマスタクロック入力回路１００は、ＮＯＲゲート１１０と、トランスミッションゲート１２０と、インピーダンス調整ゲート１３０と、ＮＯＴゲート１４０，１５０とを備えている。なお、従来の例（図１１参照）と同様、発振器モジュール（図示せず）には、複数のマスタクロック入力回路が、カップリングコンデンサ（図示せず）を介して接続される。
【００２６】
図１に示したように、ＮＯＲゲート１１０は、一方の入力端子から低消費電流モード信号ＰＤを入力し、他方の入力端子からマスタクロックＭＣＬＫを入力する。このマスタクロックＭＣＬＫは、図１１のマスタクロック入力回路と同様、カップリングコンデンサおよびクロック入力端子（ともに、図１では示さず）を介して、発振器モジュール（図１では示さず）から入力される。
【００２７】
トランスミッションゲート１２０は、ｐＭＯＳトランジスタ１２１とｎＭＯＳトランジスタ１２２とを備えている。ｐＭＯＳトランジスタ１２１のゲートは、低消費電流モード信号ＰＤを入力する。一方、ｎＭＯＳトランジスタ１２２のゲートは、ＮＯＴゲート１４０を介して、低消費電流モード信号ＰＤを入力する。また、これらのＭＯＳトランジスタ１２１，１２２のソースは、ＮＯＲゲート１１０の出力端子に共通接続されている。
【００２８】
インピーダンス調整ゲート１３０は、ｐＭＯＳトランジスタ１３１とｎＭＯＳトランジスタ１３２とを備えている。ｐＭＯＳトランジスタ１３１のゲートは、グランドラインに接続されている。一方、ｎＭＯＳトランジスタ１３２のゲートは、電源ラインに接続されている。これにより、これらのＭＯＳトランジスタ１３１，１３２は、常時オンする。また、これらのＭＯＳトランジスタ１３１，１３２のソースは、ＭＯＳトランジスタ１２１，１２２のドレインに共通接続されている。さらに、ＭＯＳトランジスタ１３１，１３２のドレインは、ＮＯＲゲート１１０のマスタクロック用入力端子に共通接続されている。
【００２９】
ＮＯＴゲート１５０は、ＮＯＲゲート１１０の出力信号を入力して反転し、図示しない内部回路に供給する。
【００３０】
図１に示したマスタクロック入力回路１００では、トランスミッションゲート１２０のＭＯＳトランジスタ１２１，１２２としては、オン抵抗が十分に小さいものを使用する。このため、ＭＯＳトランジスタ１２１，１２２は、ゲート長を十分に小さくする。一方、インピーダンス調整ゲート１３０のＭＯＳトランジスタ１３１，１３２としては、オン抵抗が十分に大きいもの（例えば１ＭΩ）を使用する。このため、ＭＯＳトランジスタ１３１，１３２は、ゲート長を十分に大きくする。
【００３１】
次に、マスタクロック入力回路１００の動作を説明する。
【００３２】
通常モードでは、低消費電流モード信号ＰＤは、ローレベルに設定される。このため、ＮＯＲゲート１１０の出力は、マスタクロックＭＣＬＫの信号レベルに応じて変化する。すなわち、ＮＯＲゲートは、マスタクロックＭＣＬＫを反転して出力する。また、低消費電流モード信号ＰＤがローレベルなので、ＭＯＳトランジスタ１２１，１２２はオンする。加えて、上述のように、ＭＯＳトランジスタ１３１，１３２は常にオンしている。このため、ＮＯＲゲート１１０の出力は、トランスミッションゲート１２０およびインピーダンス調整ゲート１３０を通過して、マスタクロックＭＣＬＫに重畳される。重畳後のマスタクロックＭＣＬＫは、ＮＯＲゲート１１０で反転増幅される。このようにして、マスタクロックＭＣＬＫは、ＮＯＲゲート１１０のゲインに応じた信号レベルに増幅される。増幅後のマスタクロックＭＣＬＫは、ＮＯＴゲート１５０で反転されて、内部回路に供給される。上述したように、この実施の形態では、インピーダンス調整ゲート１３０を、オン抵抗が十分に大きいＭＯＳトランジスタ１３１，１３２で構成する。このため、トランスミッションゲート１２０のオン抵抗が小さいにも拘わらず、ＮＯＲゲート１１０は、適切なゲインおよび入力インピーダンスを得ることができる。
【００３３】
次に、低消費電流モード信号ＰＤが、ローレベルからハイレベルに変化した場合を説明する。この場合、ｐＭＯＳトランジスタ１２１のゲート電位はローレベルからハイレベルに変化し、ｎＭＯＳトランジスタ１２２のゲート電位はハイレベルからローレベルに変化する。このため、上述したような理由により、ノイズが発生する（図１２および図１３参照）。しかし、この実施の形態では、ＭＯＳトランジスタ１２１，１２２のゲート長が十分に小さく、したがって、寄生容量（図１２参照）のキャパシタンスは十分に小さくなる。また、ノイズ源であるトランスミッションゲート１２０とマスタクロック入力端子（図１では示さず。図１２参照）との間には、高インピーダンスのインピーダンス調整ゲート１３０が設けられている。このため、低消費電流モード信号ＰＤがローレベルからハイレベルに変化するときに発生するノイズ（図１３参照）は十分に小さい。したがって、他のマスタクロック入力回路（図示せず）に悪影響を及ぼすことなく、マスタクロック入力回路１００を低消費電流モードに切り換えることができる。なお、低消費電流モード信号ＰＤがハイレベルからローレベルに変化した場合も、同様である。
【００３４】
低消費電流モードでは、低消費電流モード信号ＰＤがハイレベルなので、ＮＯＲゲート１１０の出力は、ローレベルに固定される。したがって、ＮＯＴゲート１４０の出力は、ハイレベルに固定される。また、低消費電流モード信号ＰＤがローレベルのとき、ｐＭＯＳトランジスタ１２１およびｎＭＯＳトランジスタ１２２は、オフする。このため、トランスミッションゲート１２０の出力は、ハイインピーダンスになる。したがって、ＮＯＲゲート１１０の出力は、マスタクロックＭＣＬＫに重畳されない。
【００３５】
次に、マスタクロック入力回路１００を用いた回路のシミュレーション結果を説明する。
【００３６】
図２は、このシミュレーションに使用した回路の構成を示す回路図である。図２において、図１と同じ符号が付された構成要素は、それぞれ図１と同じものを示している。
【００３７】
図２に示したように、発振器モジュール３００は、カップリングコンデンサ１６０，２５０（ここでは０．０１μＦとする）を介して、マスタクロック入力回路１００，２００に、マスタクロックＭＣＬＫを供給する。発振器モジュール３００は、４０ＭＨｚの水晶発振器と５００Ωの抵抗素子とで構成した。マスタクロック入力回路１００は、図１に示された、この実施の形態のマスタクロック入力回路である。一方、マスタクロック入力回路２００は、図２に示したように、ゲート１２０，１３０の代わりに抵抗素子２２０（ここでは５００ｋΩとした）を設け、且つ、出力段に２個のＮＯＴゲート２３０，２４０を設けた。さらに、回路２００では、ＮＯＲゲート２１０の低消費電流モード信号ＰＤを入力する側の入力端子を、接地した。これにより、低消費電流モード信号ＰＤがローレベルのときのマスタクロック入力回路とほぼ等価な回路が得られる。また、比較のために、マスタクロック入力回路１００に代えて従来のマスタクロック入力回路１１００（図１１参照）を使用した回路のシミュレーションも行った。
【００３８】
図３は図２に示された回路のシミュレーション結果であり、図４は図３の部分拡大図である。また、図５は比較用の回路のシミュレーション結果であり、図６は図５の部分拡大図である。図３〜図６において、‘ＰＤ’はマスタクロック入力回路１００（または１１００）に供給される低消費電流モード信号、‘ＩＮ’はＮＯＲゲート２１０に入力されるマスタクロックＭＣＬＫ、‘Ｓ’はＮＯＲゲート２１０の出力、‘ＯＵＴ’はＮＯＴゲート２４０の出力である。
【００３９】
図５および図６に示したように、比較用の回路では、マスタクロック入力回路に供給される低消費電流モード信号ＰＤがローレベルからハイレベルに変化して正方向のノイズ（図１３（Ｃ）参照）が発生すると、回路２００の信号ＩＮが一時的に急上昇する（図６のＡ参照）。このため、ＮＯＲゲート２１０の出力Ｓは、一時的に急低下する（図６のＢ参照）。したがって、ＮＯＴゲート２４０の出力ＯＵＴから、増幅されたノイズが出力される（図６のＣ参照）。このノイズは、回路２００の後段の回路が誤動作する原因になる。
【００４０】
これに対して、図３および図４に示したように、図２の回路では、低消費電流モード信号ＰＤがローレベルからハイレベルに変化したときに、ノイズが発生しない。このため、ＮＯＲゲート２１０の入力信号ＩＮにノイズが重畳させることはなく、したがって、ＮＯＴゲート２４０からノイズが出力されることもない。よって、回路２００の後段の回路が誤動作するおそれはない。
【００４１】
このように、この実施の形態によれば、マスタクロック入力回路１００の増幅特性を損なうことなく、モード切り換え時のノイズ発生を抑えることが可能になる。
【００４２】
第２の実施の形態
次に、第２の発明に係るマスタクロック入力回路の一実施形態について、図７を用いて説明する。
【００４３】
図７は、この実施の形態に係るマスタクロック入力回路の回路図である。
【００４４】
図７に示したように、この実施の形態に係るマスタクロック入力回路７００は、クロックドインバータ７１０と、インピーダンス調整ゲート７２０と、ＮＯＲゲート７３０とを備えている。なお、従来の例（図１１参照）と同様、発振器モジュール（図示せず）には、複数のマスタクロック入力回路が、カップリングコンデンサ（図示せず）を介して接続される。
【００４５】
クロックドインバータ７１０は、入力端子からマスタクロックＭＣＬＫを入力し、且つ、コントロール端子から低消費電流モード信号ＰＤを入力する。そして、低消費電流モード信号ＰＤがローレベルのとき、クロックドインバータ７１０は、マスタクロックＭＣＬＫを反転して出力する。一方、低消費電流モード信号ＰＤがハイレベルのとき、クロックドインバータ７１０は、出力をハイインピーダンスにする。
【００４６】
インピーダンス調整ゲート７２０は、ｐＭＯＳトランジスタ７２１とｎＭＯＳトランジスタ７２２とを備えている。ｐＭＯＳトランジスタ７２１のゲートは、グランドラインに接続されている。一方、ｎＭＯＳトランジスタ７２２のゲートは、電源ラインに接続されている。これにより、これらのＭＯＳトランジスタ７２１，７２２は、常時オンする。これらのＭＯＳトランジスタ７２１，７２２のソースは、クロックドインバータ７１０の出力端子に共通接続されている。さらに、ＭＯＳトランジスタ７２１，７２２のドレインは、クロックドインバータ７１０の入力端子に共通接続されている。インピーダンス調整ゲート７２０のＭＯＳトランジスタ７２１，７２２としては、オン抵抗が十分に大きいもの（例えば１ＭΩ）を使用する。このため、ＭＯＳトランジスタ７２１，７２２は、ゲート長を十分に大きくする。
【００４７】
ＮＯＲゲート７３０は、一方の入力端子から低消費電流モード信号ＰＤを入力し、且つ、他方の入力端子からクロックドインバータ７１０の出力信号を入力する。そして、これらの信号の論理和の反転値を出力する。
【００４８】
次に、マスタクロック入力回路７００の動作を説明する。
【００４９】
通常モードでは、低消費電流モード信号ＰＤは、ローレベルに設定される。このため、クロックドインバータ７１０は、マスタクロックＭＣＬＫを反転して出力する。また、ＭＯＳトランジスタ７２１，７２２は、常にオンしている。このため、クロックドインバータ７１０の出力は、インピーダンス調整ゲート７２０を通過して、マスタクロックＭＣＬＫに重畳される。重畳後のマスタクロックＭＣＬＫは、クロックドインバータ７１０で反転増幅される。このようにして、マスタクロックＭＣＬＫは、クロックドインバータ７１０のゲインに応じた信号レベルに増幅される。増幅後のマスタクロックＭＣＬＫは、ＮＯＲゲート７３０で反転されて、内部回路に供給される。上述したように、この実施の形態では、インピーダンス調整ゲート７２０を、オン抵抗が十分に大きいＭＯＳトランジスタ７２１，７２２で構成する。このため、クロックドインバータ７１０は、適切なゲインおよび入力インピーダンスを得ることができる。
【００５０】
次に、低消費電流モード信号ＰＤが、ローレベルからハイレベルに変化した場合を説明する。この場合、クロックドインバータ７１０は、出力をハイインピーダンスに切り換える。クロックドインバータ７１０は、トランスミッションゲート１１２０（図１２参照）と同様、オン／オフの切り換え時にノイズを発生する。しかし、この実施の形態では、インピーダンス調整ゲート７２０が設けられているので、このノイズの影響は十分に小さくなる。したがって、他のマスタクロック入力回路（図示せず）に悪影響を及ぼすことなく、マスタクロック入力回路７００を低消費電流モードに切り換えることができる。なお、低消費電流モード信号ＰＤがハイレベルからローレベルに変化した場合も、同様である。
【００５１】
低消費電流モードでは、低消費電流モード信号ＰＤがハイレベルになり、且つ、クロックドインバータ７１０の出力はハイインピーダンスになる。低消費電流モード信号ＰＤがハイレベルであるため、ＮＯＲゲート７３０の出力はローレベルに固定される。また、クロックドインバータ７１０の出力がハイインピーダンスであるため、マスタクロックＭＣＬＫには増幅信号が重畳されない。
【００５２】
マスタクロック入力回路７００を用いて第１の実施の形態と同様のシミュレーション（図２〜図６参照）を行ったところ、第１の実施の形態と同様の結果が得られた。
【００５３】
このように、この実施の形態によれば、マスタクロック入力回路７００の増幅特性を損なうことなく、モード切り換え時のノイズ発生を抑えることが可能になる。
【００５４】
第３の実施の形態
次に、第３の発明に係るマスタクロック入力回路の他の実施形態について、図８を用いて説明する。
【００５５】
図８は、この実施の形態に係るマスタクロック入力回路の回路図である。
【００５６】
図８に示したように、この実施の形態に係るマスタクロック入力回路８００は、ＮＯＲゲート８１０，８５０と、ｎＭＯＳトランジスタ８２０と、ＮＯＴゲート８３０と、インピーダンス調整ゲート８４０とを備えている。なお、従来の例（図１１参照）と同様、発振器モジュール（図示せず）には、複数のマスタクロック入力回路が、カップリングコンデンサ（図示せず）を介して接続される。
【００５７】
ＮＯＲゲート８１０は、一方の入力端子からマスタクロックＭＣＬＫを入力し、且つ、他方の入力端子から低消費電流モード信号ＰＤを入力する。さらに、ＮＯＲゲート８１０の電源入力端子は電源ラインに接続され、且つ、グランド入力端子はｎＭＯＳトランジスタ８２０のドレインに接続されている。
【００５８】
ｎＭＯＳトランジスタ８２０のソースは、グランドラインに接続されている。また、このｎＭＯＳトランジスタ８２０のゲートは、ＮＯＴゲート８３０の出力端子に接続されている。
【００５９】
ＮＯＴゲート８３０は、低消費電流モード信号ＰＤを入力して、反転値を出力する。
【００６０】
インピーダンス調整ゲート８４０は、ｐＭＯＳトランジスタ８４１とｎＭＯＳトランジスタ８４２とを備えている。ｐＭＯＳトランジスタ８４１のゲートは、グランドラインに接続されている。一方、ｎＭＯＳトランジスタ８４２のゲートは、電源ラインに接続されている。これにより、これらのＭＯＳトランジスタ８４１，８４２は、常時オンする。これらのＭＯＳトランジスタ８４１，８４２のソースは、ＮＯＲゲート８１０の出力端子に共通接続されている。さらに、ＭＯＳトランジスタ８４１，８４２のドレインは、ＮＯＲゲート８１０のマスタクロック用入力端子に共通接続されている。インピーダンス調整ゲート８４０のＭＯＳトランジスタ８４１，８４２としては、オン抵抗が十分に大きいもの（例えば１ＭΩ）を使用する。このため、ＭＯＳトランジスタ８４１，８４２は、ゲート長を十分に大きくする。
【００６１】
ＮＯＲゲート８５０は、一方の入力端子から低消費電流モード信号ＰＤを入力し、且つ、他方の入力端子からＮＯＲゲート８１０の出力信号を入力する。そして、これらの信号の論理和の反転値を出力する。
【００６２】
次に、マスタクロック入力回路８００の動作を説明する。
【００６３】
通常モードでは、低消費電流モード信号ＰＤは、ローレベルに設定される。このため、ＮＯＲゲート８１０の出力端子は、マスタクロックＭＣＬＫがハイレベルのときはグランド入力端子と導通し、マスタクロックＭＣＬＫがローレベルのときには電源入力端子と導通する。ここで、低消費電流モード信号ＰＤがローレベルのとき、ＮＯＴゲート８３０の出力はハイレベルになるので、ｎＭＯＳトランジスタ８２０はオンする。したがって、ＮＯＲゲート８１０のグランド入力端子は、グランドラインと導通する。このため、ＮＯＲゲート８１０は、マスタクロックＭＣＬＫを反転して出力することができる。また、ＭＯＳトランジスタ８４１，８４２は、常にオンしている。このため、ＮＯＲゲート８１０の出力は、インピーダンス調整ゲート８４０を通過して、マスタクロックＭＣＬＫに重畳される。重畳後のマスタクロックＭＣＬＫは、ＮＯＲゲート８１０で反転増幅される。このようにして、マスタクロックＭＣＬＫは、ＮＯＲゲート８１０のゲインに応じた信号レベルに増幅される。増幅後のマスタクロックＭＣＬＫは、ＮＯＲゲート８５０で反転されて、内部回路に供給される。上述したように、この実施の形態では、インピーダンス調整ゲート８４０を、オン抵抗が十分に大きいＭＯＳトランジスタ８４１，８４２で構成する。このため、ＮＯＲゲート８１０は、適切なゲインおよび入力インピーダンスを得ることができる。
【００６４】
次に、低消費電流モード信号ＰＤが、ローレベルからハイレベルに変化した場合を説明する。低消費電流モード信号ＰＤがハイレベルのとき、ＮＯＲゲート８１０の出力端子は、電源入力端子とは切断され且つグランド入力端子とは導通している状態に固定される。しかし、低消費電流モード信号ＰＤがハイレベルになると、ＮＯＴゲート８３０の出力がローレベルになり、したがってｎＭＯＳトランジスタ８２０はオフする。このため、ＮＯＲゲート８１０の出力は、ハイインピーダンスになる。ここで、ＮＯＲゲート８１０は、トランスミッションゲート１１２０（図１２参照）と同様、オン／オフの切り換え時にノイズを発生する。しかし、この実施の形態では、インピーダンス調整ゲート８４０が設けられているので、このノイズの影響は十分に小さくなる。したがって、他のマスタクロック入力回路（図示せず）に悪影響を及ぼすことなく、マスタクロック入力回路８００を低消費電流モードに切り換えることができる。なお、低消費電流モード信号ＰＤがハイレベルからローレベルに変化した場合も、同様である。
【００６５】
低消費電流モードでは、低消費電流モード信号ＰＤがハイレベルになり、且つ、ＮＯＲゲート８１０の出力はハイインピーダンスになる。低消費電流モード信号ＰＤがハイレベルであるため、ＮＯＲゲート８５０の出力はローレベルに固定される。また、ＮＯＲゲート８１０の出力がハイインピーダンスであるため、マスタクロックＭＣＬＫには増幅信号が重畳されない。
【００６６】
マスタクロック入力回路８００を用いて第１の実施の形態と同様のシミュレーション（図２〜図６参照）を行ったところ、第１の実施の形態と同様の結果が得られた。
【００６７】
このように、この実施の形態によれば、マスタクロック入力回路８００の増幅特性を損なうことなく、モード切り換え時のノイズ発生を抑えることが可能になる。
【００６８】
第４の実施の形態
次に、第４の発明に係るマスタクロック入力回路の実施の形態について、図９を用いて説明する。
【００６９】
図９は、この実施の形態に係るマスタクロック入力回路の回路図である。
【００７０】
図９に示したように、この実施の形態に係るマスタクロック入力回路９００は、ＮＯＲゲート９１０と、トランスミッションゲート９２０と、ＮＯＴゲート９３０，９４０，９５０，９８０と、コンデンサ９６０，９７０とを備えている。なお、従来の例（図１１参照）と同様、発振器モジュール（図示せず）には、複数のマスタクロック入力回路が、カップリングコンデンサ（図示せず）を介して接続される。
【００７１】
図９に示したように、ＮＯＲゲート９１０は、一方の入力端子から低消費電流モード信号ＰＤを入力し、他方の入力端子からマスタクロックＭＣＬＫを入力する。
【００７２】
トランスミッションゲート９２０は、ｐＭＯＳトランジスタ９２１とｎＭＯＳトランジスタ９２２とを備えている。ｐＭＯＳトランジスタ９２１のゲートは、ＮＯＴゲート９４０の出力端子に接続されている。一方、ｎＭＯＳトランジスタ９２２のゲートは、ＮＯＴゲート９５０の出力端子に接続されている。また、これらのＭＯＳトランジスタ９２１，９２２は、ソースがＮＯＲゲート９１０の出力端子に共通接続され、ドレインがＮＯＲゲート９１０のマスタクロック入力用端子に共通接続されている。トランスミッションゲート９２０のＭＯＳトランジスタ９２１，９２２としては、オン抵抗が十分に大きいものを使用する。このため、ＭＯＳトランジスタ９２１，９２２は、ゲート長を十分に大きくする。
【００７３】
ＮＯＴゲート９３０の入力端子には、低消費電流モード信号ＰＤが入力される。また、ＮＯＴゲート９３０の出力端子は、ＮＯＴゲート９４０の入力端子に接続されている。ＮＯＴゲート９５０の入力端子には、低消費電流モード信号ＰＤが入力される。
【００７４】
コンデンサ９６０は、一端がＮＯＴゲート９４０の出力端子に接続され、且つ、他端がグランドラインに接続されている。また、コンデンサ９７０は、一端がＮＯＴゲート９５０の出力端子に接続され、且つ、他端がグランドラインに接続されている。
【００７５】
ＮＯＴゲート９８０は、ＮＯＲゲート９１０の出力信号を入力して反転し、図示しない内部回路に供給する。
【００７６】
次に、マスタクロック入力回路９００の動作を説明する。
【００７７】
通常モードでは、低消費電流モード信号ＰＤは、ローレベルに設定される。このため、ＮＯＲゲート９１０は、マスタクロックＭＣＬＫを反転して出力する。また、このとき、ｐＭＯＳトランジスタ９２１のゲート電位はローレベルになり、且つ、ｎＭＯＳトランジスタ９２２のゲート電位はハイレベルになる。このため、これらのＭＯＳトランジスタ９２１，９２２はオンする。したがって、ＮＯＲゲート９１０の出力は、トランスミッションゲート９２０を通過して、マスタクロックＭＣＬＫに重畳される。重畳後のマスタクロックＭＣＬＫは、ＮＯＲゲート９１０で反転増幅される。このようにして、マスタクロックＭＣＬＫは、ＮＯＲゲート９１０のゲインに応じた信号レベルに増幅される。増幅後のマスタクロックＭＣＬＫは、ＮＯＴゲート９８０で反転されて、内部回路に供給される。上述したように、この実施の形態では、トランスミッションゲート９２０を、オン抵抗が十分に大きいＭＯＳトランジスタ９２１，９２２で構成する。このため、ＮＯＲゲート９１０は、適切なゲインおよび入力インピーダンスを得ることができる。
【００７８】
次に、低消費電流モード信号ＰＤが、ローレベルからハイレベルに変化した場合を説明する。この場合、ｐＭＯＳトランジスタ９２１のゲート電位はローレベルからハイレベルに変化し、且つ、ｎＭＯＳトランジスタ９２２のゲート電位はハイレベルからローレベルに変化する。ここで、この実施の形態に係るマスタクロック入力回路９００では、ＮＯＴゲート９３０，９４０およびコンデンサ９６０が設けられているので、ｐＭＯＳトランジスタ９２１のゲート電位の立ち上がりは、緩やかになる。すなわち、ＮＯＴゲート９３０，９４０のオン抵抗およびコンデンサ９６０のキャパシタンスにより、ＭＯＳトランジスタ９２１のゲート電位が立ち上がる際の電圧変化の周波数ｆが小さくなる。このため、寄生容量（図１２参照）のインピーダンスが大きくなるので（式（１）参照）、発生ノイズ（図１３参照）は小さくなる。同様に、ＮＯＴゲート９５０のオン抵抗およびコンデンサ９７０のキャパシタンスにより、ＭＯＳトランジスタ９２２のゲート電位が立ち下がる際の電圧変化の周波数ｆが小さくなる。このため、寄生容量（図１２参照）のインピーダンスが大きくなるので（式（１）参照）、発生ノイズ（図１３参照）は小さくなる。このようにして、マスタクロック入力回路９００は、他のマスタクロック入力回路（図示せず）に悪影響を及ぼさずに低消費電流モードに切り換わる。なお、低消費電流モード信号ＰＤがハイレベルからローレベルに変化した場合も、同様である。
【００７９】
低消費電流モードでは、低消費電流モード信号ＰＤがハイレベルなので、ＮＯＲゲート９１０の出力は、ローレベルに固定される。したがって、ＮＯＴゲート９８０の出力は、ハイレベルに固定される。また、低消費電流モード信号ＰＤがローレベルのとき、ｐＭＯＳトランジスタ９２１およびｎＭＯＳトランジスタ９２２は、オフする。このため、トランスミッションゲート９２０の出力は、ハイインピーダンスになる。したがって、ＮＯＲゲート９１０の出力は、マスタクロックＭＣＬＫに重畳されない。
【００８０】
マスタクロック入力回路９００を用いて第１の実施の形態と同様のシミュレーション（図２〜図６参照）を行ったところ、第１の実施の形態と同様の結果が得られた。
【００８１】
このように、この実施の形態によれば、マスタクロック入力回路９００の増幅特性を損なうことなく、モード切り換え時のノイズ発生を抑えることが可能になる。
【００８２】
第５の実施の形態
次に、第５の発明に係るマスタクロック入力回路の実施の形態について、図１０を用いて説明する。
【００８３】
図１０は、この実施の形態に係るマスタクロック入力回路の回路図である。
【００８４】
図１０に示したように、この実施の形態に係るマスタクロック入力回路１０００は、ＮＯＲゲート１０１０と、トランスミッションゲート１０２０と、ＮＯＴゲート１０３０，１０４０，１０５０，１０６０とを備えている。なお、従来の例（図１１参照）と同様、発振器モジュール（図示せず）には、複数のマスタクロック入力回路が、カップリングコンデンサ（図示せず）を介して接続される。
【００８５】
図１０に示したように、ＮＯＲゲート１０１０は、一方の入力端子から低消費電流モード信号ＰＤを入力し、他方の入力端子からマスタクロックＭＣＬＫを入力する。
【００８６】
トランスミッションゲート１０２０は、ｐＭＯＳトランジスタ１０２１とｎＭＯＳトランジスタ１０２２とを備えている。ｐＭＯＳトランジスタ１０２１のゲートは、ＮＯＴゲート１０４０の出力端子に接続されている。一方、ｎＭＯＳトランジスタ１０２２のゲートは、ＮＯＴゲート１０５０の出力端子に接続されている。また、これらのＭＯＳトランジスタ１０２１，１０２２は、ソースがＮＯＲゲート１０１０の出力端子に共通接続され、ドレインがＮＯＲゲート１０１０のマスタクロック入力用端子に共通接続されているている。トランスミッションゲート１０２０のＭＯＳトランジスタ１０２１，１０２２としては、オン抵抗が十分に大きいものを使用する。このため、ＭＯＳトランジスタ１０２１，１０２２は、ゲート長を十分に大きくする。
【００８７】
ＮＯＴゲート１０３０，１０４０は、直列接続されている。すなわち、低消費電流モード信号ＰＤは、ＮＯＴゲート１０３０の入力端子から入力され、ＮＯＴゲート１０４０の出力端子から出力される。この実施の形態では、ＮＯＴゲート１０３０，１０４０の遅延時間、すなわちＮＯＴゲート１０３０の入力端子から入力された低消費電流モード信号ＰＤがＮＯＴゲート１０４０の出力端子から出力されるまでの所要時間を、ｔｄとする。一方、ＮＯＴゲート１０５０の入力端子には、低消費電流モード信号ＰＤが入力される。この実施の形態では、ＮＯＴゲート１０５０の遅延時間も、ｔｄとする。すなわち、この実施の形態では、直列接続されたＮＯＴゲート１０３０，１０４０の遅延時間と、ＮＯＴゲート１０５０の遅延時間とを、同一に設定する。これにより、低消費電流モード信号ＰＤがｐＭＯＳトランジスタ１０２１のゲートに到達するタイミングと、このモード信号ＰＤの反転信号がｎＭＯＳトランジスタ１０２２のゲートに到達するタイミングとを、実質的に一致させている。
【００８８】
ＮＯＴゲート１０６０は、ＮＯＲゲート１０１０の出力信号を入力して反転し、図示しない内部回路に供給する。
【００８９】
次に、マスタクロック入力回路１０００の動作を説明する。
【００９０】
通常モードでは、低消費電流モード信号ＰＤは、ローレベルに設定される。このため、ＮＯＲゲート１０１０は、マスタクロックＭＣＬＫを反転して出力する。このとき、ｐＭＯＳトランジスタ１０２１のゲート電位はローレベルになり、且つ、ｎＭＯＳトランジスタ１０２２のゲート電位はハイレベルになる。このため、これらのＭＯＳトランジスタ１０２１，１０２２はオンする。したがって、ＮＯＲゲート１０１０の出力は、トランスミッションゲート１０２０を通過して、マスタクロックＭＣＬＫに重畳される。重畳後のマスタクロックＭＣＬＫは、ＮＯＲゲート１０１０で反転増幅される。このようにして、マスタクロックＭＣＬＫは、ＮＯＲゲート１０１０のゲインに応じた信号レベルに増幅される。増幅後のマスタクロックＭＣＬＫは、ＮＯＴゲート１０６０で反転されて、内部回路に供給される。上述したように、この実施の形態では、トランスミッションゲート１０２０を、オン抵抗が十分に大きいＭＯＳトランジスタ１０２１，１０２２で構成する。このため、ＮＯＲゲート１０１０は、適切なゲインおよび入力インピーダンスを得ることができる。
【００９１】
次に、低消費電流モード信号ＰＤが、ローレベルからハイレベルに変化した場合を説明する。この場合、ｐＭＯＳトランジスタ１０２１のゲート電位はローレベルからハイレベルに変化し、且つ、ｎＭＯＳトランジスタ１０２２のゲート電位はハイレベルからローレベルに変化する。上述したように、この実施の形態ではＮＯＴゲート１０３０，１０４０の遅延時間とＮＯＴゲート１０５０の遅延時間とが一致しているので、ＭＯＳトランジスタ１０２１，１０２２のゲート電位は同じタイミングで変化する。したがって、ＭＯＳトランジスタ１０２１，１０２２は、実質的に同時にオフする。このため、ｐＭＯＳトランジスタ１０２１のゲート・ドレイン間寄生容量（図１２の寄生容量１２０１に対応する寄生容量）に起因するノイズと、ｎＭＯＳトランジスタ１０２２のゲート・ドレイン間寄生容量（図１２の寄生容量１２０２に対応する寄生容量）に起因するノイズとは、同時に発生する。図１３に示したように、ｐＭＯＳトランジスタ側のノイズとｎＭＯＳトランジスタ側のノイズとは、極性が逆である。このため、これらのノイズが同時に発生した場合、互いに打ち消し合うことになる。したがって、マスタクロック入力回路１０００は、他のマスタクロック入力回路（図示せず）に悪影響を及ぼさずに低消費電流モードに切り換わる。なお、低消費電流モード信号ＰＤがハイレベルからローレベルに変化した場合も、同様である。
【００９２】
低消費電流モードでは、低消費電流モード信号ＰＤがハイレベルなので、ＮＯＲゲート１０１０の出力は、ローレベルに固定される。したがって、ＮＯＴゲート１０６０の出力は、ハイレベルに固定される。また、低消費電流モード信号ＰＤがローレベルのとき、ｐＭＯＳトランジスタ１０２１およびｎＭＯＳトランジスタ１０２２は、オフする。このため、トランスミッションゲート１０２０の出力は、ハイインピーダンスになる。したがって、ＮＯＲゲート１０１０の出力は、マスタクロックＭＣＬＫに重畳されない。
【００９３】
マスタクロック入力回路１０００を用いて第１の実施の形態と同様のシミュレーション（図２〜図６参照）を行ったところ、第１の実施の形態と同様の結果が得られた。
【００９４】
このように、この実施の形態によれば、マスタクロック入力回路１０００の増幅特性を損なうことなく、モード切り換え時のノイズ発生を抑えることが可能になる。
【００９５】
【発明の効果】
以上詳細に説明したように、本発明によれば、増幅用ゲート回路のゲインやインピーダンスが適切に設定され且つモード切り換え時の発生ノイズが抑制されたマスタクロック入力回路、すなわち増幅性に優れ且つ他の回路に悪影響を及ぼさないマスタクロック入力回路を提供することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係るマスタクロック入力回路を示す回路図である。
【図２】第１の実施の形態に係るシミュレーション用回路を示す回路図である。
【図３】図２に示した回路のシミュレーション結果を示す波形図である。
【図４】図３に示した波形図の部分拡大図である。
【図５】図２と比較する回路のシミュレーション結果を示す波形図である。
【図６】図５に示した波形図の部分拡大図である。
【図７】第２の実施形態に係るマスタクロック入力回路を示す回路図である。
【図８】第３の実施形態に係るマスタクロック入力回路を示す回路図である。
【図９】第４の実施形態に係るマスタクロック入力回路を示す回路図である。
【図１０】第５の実施形態に係るマスタクロック入力回路を示す回路図である。
【図１１】従来のマスタクロック入力回路を示す回路図である。
【図１２】従来のマスタクロック入力回路の寄生容量を説明するための回路図である。
【図１３】従来のマスタクロック入力回路の信号波形図である。
【符号の説明】
１００　マスタクロック入力回路
１１０　ＮＯＲゲート
１２０　トランスミッションゲート
１３０　インピーダンス調整ゲート
１４０，１５０　ＮＯＴゲート
【図１】
2004029863.tif 000003
【図２】
2004029863.tif 000004
【図３】
2004029863.tif 000005
【図４】
2004029863.tif 000006
【図５】
2004029863.tif 000007
【図６】
2004029863.tif 000008
【図７】
2004029863.tif 000009
【図８】
2004029863.tif 000010
【図９】
2004029863.tif 000011
【図１０】
2004029863.tif 000012
【図１１】
2004029863.tif 000013
【図１２】
2004029863.tif 000014
【図１３】
2004029863.tif 000015
【手続補正書】
【提出日】平成15年9月16日(2003.9.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
モード信号がアクティブレベルのときに、マスタクロック入力端子の入力電位を増幅してマスタクロック出力端子から出力するとともに、外部から入力されたマスタクロックと前記マスタクロック出力端子の出力電位との重畳電位を所定の入力インピーダンスで前記マスタクロック入力端子から入力し、且つ、前記モード信号がノンアクティブレベルのときに、前記マスタクロック出力端子からの出力電位を固定する増幅用ゲート回路と、
該増幅用ゲート回路の前記マスタクロック出力端子に信号入力端子が接続され、前記モード信号のアクティブレベル／ノンアクティブレベルに応じて開／閉し、且つ、開状態での抵抗を前記増幅用ゲート回路が前記所定の入力インピーダンスを得られる抵抗値よりも低く設定した、トランスミッション用ゲート回路と、
該トランスミッション用ゲート回路の信号出力端子と前記増幅用ゲート回路の前記マスタクロック入力端子との間に常に開いている状態で設けられ、前記増幅用ゲート回路が前記所定の入力インピーダンスを得られるような抵抗値を有する、インピーダンス調整回路と、
を備えることを特徴とするマスタクロック入力回路。
【請求項２】
モード信号がアクティブレベルのときは、マスタクロック入力端子の入力電位を増幅して所定の出力インピーダンスでマスタクロック出力端子から出力するとともに、外部から入力されたマスタクロックと前記マスタクロック出力端子の出力電位との重畳電位を前記所定の出力インピーダンスよりも大きい所定の入力インピーダンスで前記マスタクロック入力端子から入力し、且つ、前記モード信号がノンアクティブレベルのときには、前記マスタクロック出力端子をハイインピーダンスにする増幅用ゲート回路と、
該増幅用ゲート回路の前記マスタクロック出力端子と前記マスタクロック入力端子との間に常に開いている状態で設けられ、前記増幅用ゲート回路が前記所定の入力インピーダンスを得られるような抵抗値を有する、インピーダンス調整回路と、
前記モード信号がアクティブレベルのときに前記増幅用ゲート回路の出力クロックに対応する信号を出力し且つ前記モード信号がノンアクティブレベルのときに出力電位を固定する、出力用ゲート回路と、
を備えることを特徴とするマスタクロック入力回路。
【請求項３】
前記増幅用ゲート回路が、制御端子からモード信号を入力し且つ入力端子からマスタクロックを入力するクロックドインバータであることを特徴とする請求項２に記載のマスタクロック入力回路。
【請求項４】
前記増幅用ゲート回路が、
一方の入力端子から前記モード信号を入力し、他方の入力端子からマスタクロックを入力する論理ゲートと、
前記モード信号がアクティブレベルのときは前記論理ゲートと電源ラインまたはグランドラインとを接続し、且つ、前記モード信号がノンアクティブレベルのときは前記論理ゲートと電源ラインまたはグランドラインとを切断するスイッチと、
を備えることを特徴とする請求項２に記載のマスタクロック入力回路。
【請求項５】
モード信号がアクティブレベルのときは、マスタクロック入力端子の入力電位を増幅してマスタクロック出力端子から出力するとともに、外部から入力されたマスタクロックと前記マスタクロック出力端子の出力電位との重畳電位を所定の入力インピーダンスで前記マスタクロック入力端子から入力し、且つ、前記モード信号がノンアクティブレベルのときには、前記マスタクロック出力端子からの出力電位を固定する増幅用ゲート回路と、
該増幅用ゲート回路の前記マスタクロック出力端子と前記マスタクロック入力端子との間に設けられ、前記モード信号のアクティブレベル／ノンアクティブレベルに応じて開／閉し、且つ、開状態での抵抗を前記増幅用ゲート回路が前記所定の入力インピーダンスを得られる抵抗値に設定した、トランスミッション用ゲート回路と、
前記トランスミッション用ゲート回路のアクティブ／ノンアクティブが切り換わるときの切り換え周波数を小さくする周波数調整回路と、
を備えることを特徴とするマスタクロック入力回路。
【請求項６】
モード信号がアクティブレベルのときは、マスタクロック入力端子の入力電位を増幅してマスタクロック出力端子から出力するとともに、外部から入力されたマスタクロックと前記マスタクロック出力端子の出力電位との重畳電位を所定の入力インピーダンスで前記マスタクロック入力端子から入力し、且つ、前記モード信号がノンアクティブレベルのときには、前記マスタクロック出力端子からの出力電位を固定する増幅用ゲート回路と、
一方の主電極が該トランスミッション用ゲート回路の信号出力端子に接続され且つ他方の主電極が前記増幅用ゲート回路の前記マスタクロック入力端子に接続され、前記増幅用ゲート回路が前記所定の入力インピーダンスを得られるようなオン抵抗を有する第１導電型第１トランジスタおよび第２導電型第２トランジスタを備えるトランスミッション用ゲート回路と、
前記第１トランジスタの制御電極に供給される前記モード信号と前記第２トランジスタの制御電極に供給される前記モード信号の反転信号との、変化タイミングを揃えるタイミング調整回路と、
を備えることを特徴とするマスタクロック入力回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
【課題を解決するための手段】
（１）第１の発明に係るマスタクロック入力回路は、モード信号がアクティブレベルのときに、マスタクロック入力端子の入力電位を増幅してマスタクロック出力端子から出力するとともに、外部から入力されたマスタクロックとマスタクロック出力端子の出力電位との重畳電位を所定の入力インピーダンスでマスタクロック入力端子から入力し、且つ、モード信号がノンアクティブレベルのときに、マスタクロック出力端子からの出力電位を固定する増幅用ゲート回路と、増幅用ゲート回路のマスタクロック出力端子に信号入力端子が接続され、モード信号のアクティブレベル／ノンアクティブレベルに応じて開／閉し、且つ、開状態での抵抗を増幅用ゲート回路が所定の入力インピーダンスを得られる抵抗値よりも低く設定した、トランスミッション用ゲート回路と、トランスミッション用ゲート回路の信号出力端子と増幅用ゲート回路のマスタクロック入力端子との間に常に開いている状態で設けられ、増幅用ゲート回路が所定の入力インピーダンスを得られるような抵抗値を有する、インピーダンス調整回路とを備える。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
かかる構成によれば、インピーダンス調整回路の抵抗を十分に高く設定することにより、トランスミッション用ゲート回路のオン抵抗に拘わらず、増幅用ゲート回路のゲインおよび入力インピーダンスを十分に高い値に設定することができる。このため、トランスミッション用ゲート回路のオン抵抗を十分に低く設定することが可能になるので、モード信号の切り換え時に発生するノイズを抑制できる。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
（２）第２の発明に係るマスタクロック調整回路は、モード信号がアクティブレベルのときは、マスタクロック入力端子の入力電位を増幅して所定の出力インピーダンスでマスタクロック出力端子から出力するとともに、外部から入力されたマスタクロックとマスタクロック出力端子の出力電位との重畳電位を所定の出力インピーダンスよりも大きい所定の入力インピーダンスでマスタクロック入力端子から入力し、且つ、モード信号がノンアクティブレベルのときには、マスタクロック出力端子をハイインピーダンスにする増幅用ゲート回路と、増幅用ゲート回路のマスタクロック出力端子とマスタクロック入力端子との間に常に開いている状態で設けられ、増幅用ゲート回路が所定の入力インピーダンスを得られるような抵抗値を有する、インピーダンス調整回路と、モード信号がアクティブレベルのときに増幅用ゲート回路の出力クロックに対応する信号を出力し且つモード信号がノンアクティブレベルのときに出力電位を固定する、出力用ゲート回路とを備える。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
かかる構成によれば、インピーダンス調整回路の抵抗を十分に高く設定することにより、増幅用ゲート回路のオン抵抗に拘わらず、増幅用ゲート回路のゲインおよび入力インピーダンスを十分に高い値に設定することができる。このため、増幅用ゲート回路のオン抵抗を十分に低く設定することが可能になるので、モード信号の切り換え時に発生するノイズを抑制できる。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
（３）第３の発明に係るマスタクロック入力回路は、モード信号がアクティブレベルのときは、マスタクロック入力端子の入力電位を増幅してマスタクロック出力端子から出力するとともに、外部から入力されたマスタクロックとマスタクロック出力端子の出力電位との重畳電位を所定の入力インピーダンスでマスタクロック入力端子から入力し、且つ、モード信号がノンアクティブレベルのときには、マスタクロック出力端子からの出力電位を固定する増幅用ゲート回路と、増幅用ゲート回路のマスタクロック出力端子とマスタクロック入力端子との間に設けられ、モード信号のアクティブレベル／ノンアクティブレベルに応じて開／閉し、且つ、開状態での抵抗を増幅用ゲート回路が所定の入力インピーダンスを得られる抵抗値に設定した、トランスミッション用ゲート回路と、トランスミッション用ゲート回路のアクティブ／ノンアクティブが切り換わるときの切り換え周波数を小さくする周波数調整回路とを備える。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
かかる構成によれば、トランスミッション用ゲート回路の開／閉周波数を十分に小さくすることができるので、トランスミッション用ゲート回路のオン抵抗に拘わらず、モード信号の切り換え時に発生するノイズを抑制できる。このため、トランスミッション用ゲート回路のオン抵抗を十分に高く設定することが可能になるので、増幅用ゲート回路のゲインおよび入力インピーダンスを十分に高い値に設定することができる。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
（４）第４の発明に係るマスタクロック入力回路は、モード信号がアクティブレベルのときは、マスタクロック入力端子の入力電位を増幅してマスタクロック出力端子から出力するとともに、外部から入力されたマスタクロックとマスタクロック出力端子の出力電位との重畳電位を所定の入力インピーダンスでマスタクロック入力端子から入力し、且つ、モード信号がノンアクティブレベルのときには、マスタクロック出力端子からの出力電位を固定する増幅用ゲート回路と、一方の主電極がトランスミッション用ゲート回路の信号出力端子に接続され且つ他方の主電極が増幅用ゲート回路のマスタクロック入力端子に接続され、増幅用ゲート回路が所定の入力インピーダンスを得られるようなオン抵抗を有する第１導電型第１トランジスタおよび第２導電型第２トランジスタを備えるトランスミッション用ゲート回路と、第１トランジスタの制御電極に供給されるモード信号と第２トランジスタの制御電極に供給されるモード信号の反転信号との、変化タイミングを揃えるタイミング調整回路とを備える。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
かかる構成によれば、トランスミッション用ゲート回路に供給されるモード信号およびその反転信号の変化タイミングを揃えることにより、トランスミッション用ゲート回路のオン抵抗に拘わらず、モード信号の切り換え時に発生するノイズを抑制できる。このため、トランスミッション用ゲート回路のオン抵抗を十分に高く設定することができるので、増幅用ゲート回路のゲインおよび入力インピーダンスを十分に高い値に設定することができる。