(57)【要約】【課題】マイクロ電子デバイスおよびナノ構造のための真空堆積された薄膜のためのＣＭＰ補助されたリフトオフ微細パターニングを提供すること。【解決手段】基板を覆う第１の膜と、第１の膜を覆う第１の研磨耐性層と、第１の研磨耐性層を覆う第２の膜と、第２の膜を覆う第２の研磨耐性層と、第１および第２の膜の間の一般的には垂直な接合部であって、第１および第２の研磨耐性層はダイヤモンド・ライク・カーボンを含む接合部とを具備するマイクロ電子デバイスのための形成方法および構造。第１の膜は電気抵抗材料を含み、一方、第２の膜は低抵抗導電材料を含む。第１の膜は磁気読取センサとして具現された電気抵抗である。電気抵抗材料は磁界に敏感に反応する。本デバイスは第１および第２の膜の間に一般的に垂直な接合部と、電気抵抗材料に隣接する絶縁膜とをさらに含む。【選択図】  図１３
2004186673.tif 000002
【特許請求の範囲】
【請求項１】
a)基板を覆う第１の膜と、
b)前記第１の膜を覆う第１の研磨耐性層と、
c)前記第１の研磨耐性層を覆う第２の膜と、
d)前記第２の膜を覆う第２の研磨耐性層と、
e)前記第１および第２の膜の間の一般的には垂直な接合部であって、前記第１および第２の研磨耐性層はダイヤモンド・ライク・カーボンを含む、接合部とを、
具備するマイクロ電子デバイス。
【請求項２】
前記第１の膜は電気的抵抗材料を含む、請求項１に記載のデバイス。
【請求項３】
前記第２の膜は低抵抗導電材料を含む、請求項１に記載のデバイス。
【請求項４】
前記電気的抵抗材料は磁界に敏感に反応する、請求項２に記載のデバイス。
【請求項５】
前記電気的抵抗材料に隣接する絶縁膜をさらに含む、請求項２に記載のデバイス。
【請求項６】
前記第１の膜は電気抵抗である、請求項１に記載のデバイス。
【請求項７】
前記電気抵抗は磁気読取センサである、請求項６に記載のデバイス。
【請求項８】
読取センサと、
前記読取センサに接続する一般的には縦側壁を有する電気リードであって、
前記読取センサは巨大磁気抵抗絶縁膜を含む、電気リードとを、
具備する磁気センサ・デバイス。
【請求項９】
前記電気リードは磁気導電膜を含む、請求項８に記載のデバイス。
【請求項１０】
前記磁気導電膜は磁気バイアス膜および導電リード膜を含む、請求項８に記載のデバイス。
【請求項１１】
マイクロ電子デバイスをパターニングする方法であって、
a)第１の膜を基板に堆積する工程と、
b)前記第１の膜を覆ってステンシルを位置合わせする工程と、
c)前記ステンシルを覆って第２の膜を堆積する工程と、
d)前記ステンシルおよび前記ステンシルの上に位置する前記第２の膜を除去する工程と、
e)前記第１および第２の膜を研磨して側壁フェンスを除去しかつ前記第１および第２の膜を滑らかに形作る工程と、を含む方法。
【請求項１２】
前記ステンシルはフォトレジスト・ステンシルである、請求項１１に記載の方法。
【請求項１３】
前記ステンシルはフォトリソグラフィーのイメージ転換プロセスを含む、請求項１１に記載の方法。
【請求項１４】
前記第１および第２の膜は研磨耐性材料を含む、請求項１１に記載の方法。
【請求項１５】
前記第１および第２の膜各々の上に研磨耐性膜をさらに含む、請求項１１に記載の方法。
【請求項１６】
前記研磨耐性膜は真空堆積プロセスによって堆積される、請求項１５に記載の方法。
【請求項１７】
前記真空堆積プロセスはスパッター堆積、化学的気相堆積、蒸着、およびイオン・ビーム堆積を含む、請求項１６に記載の方法。
【請求項１８】
前記研磨耐性膜は反応性イオン・エッチング、プラズマ処理、および化学的エッチングの任意の方法を用いて選択的にパターン化される、請求項１５に記載の方法。
【請求項１９】
前記研磨耐性材料はダイヤモンド・ライク・カーボンを含む、請求項１４に記載の方法。
【請求項２０】
前記研磨耐性膜はダイヤモンド・ライク・カーボンを含む、請求項１５に記載の方法
【請求項２１】
前記除去の工程において、前記ステンシルおよび前記ステンシルの上に位置する前記第２の膜が熱的および化学的剥離プロセスの実施によって除去される、請求項１１に記載の方法
【請求項２２】
前記除去の工程において、前記ステンシルおよび前記ステンシルの上に位置する前記第２の膜が前記研磨工程の間に除去される、請求項１１に記載の方法
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にマイクロ電子デバイスのパターニングに関する、より具体的にはマイクロ電子デバイスおよびナノ構造のための真空堆積された薄膜のＣＭＰ補助のリフトオフ微細パターニングに関する。
【背景技術】
【０００２】
フォトレジストおよびエッチングを用いるパターニング材料は従来から知られた技術であり、およそ１００ｎｍの構造が用いられるマイクロ電子工学においる普及により、特に大規模集積（ＶＬＳＩ）シリコン・チップおよびコンピューターのディスク・ドライブ用磁気記録ヘッドに対して、進歩してきた。真空堆積の薄膜材料のいくつかは、簡単にはエッチングできない。Francoらの米国特許番号３８７３３６１によれば、オーバーハング断面を有するフォトレジストのステンシルを介して堆積することによって、これらの材料はパターニングできると教示されている。ステンシル内部の材料は、溶剤中でフォトレジストを剥離し、レジストおよび上に位置する薄膜を除去した後でも残存する。このリフトオフ・プロセスは、シリコン集積回路と特に薄膜記録ヘッドにおいて、特に磁気抵抗読取センサおよびその導電リードを画定するために用いられる。数１００ｎｍより少ないギャップでパターンを形成することが、オーバーハング構造の深さが制限され、かつレジストがリフトオフされたときレジスト上に堆積された材料が極めて好ましくない鋭くとがったフェンスを形成するので、極めて難しくなってきた。Jasoらの米国特許番号５２４６８８４によれば、ダイヤモンド・ライク・カーボン（ＤＬＣ）のような薄い研磨耐性層を、化学機械式研磨（ＣＭＰ）を止めるためのゲージ（基準）層として使用できると教示されている。
【０００３】
電気リードを磁気センシティブ抵抗（巨大磁気抵抗あるいはＧＭＲセンサ）に接着（接続）するためのリフトオフ・プロセスにおいて、センサが堆積されるオーバーハングのフォトレジスト開口部の内部でＧＭＲセンサを除去するイオン・ミル（アルゴン・スパッタ・エッチング）プロセスによって画定されたリード間にその領域（寸法）を有するセンサ薄膜形成から開始する。次に同一のフォトレジスト・パターンを用いてセンサが堆積されると、堆積された薄膜は同じフォトレジスト構造の中に堆積された導電リードに（自己整合的に）位置合わせされる。
【０００４】
自己整合プロセスにおいて、イオン・ミル・プロセスは、センサのエッジがかなり狭い角度を有する、必須のアンダーカットを得るために効果的なフォトレジスト・マスクがウエハから引き上げた２層レジストを使用する。同様に、リードが堆積されると、この浅い堆積角度を覆うようにリードは先細になっている（テーパが付けられている）。このことによりＧＭＲセンサの正確な長さを確定し制御することが難しい。
【０００５】
従来技術には重要な問題がいくつかある。第一に、リフトオフ・プロセスは、アンダーカットが小さくなりすぎるために、おそらく２５０ｎｍのサブミクロン・サイズの構造には適用できない。第二に、極小磁気読取センサの例では、読取センサ抵抗および自己整合型電気リードが十分に画定できるようにイオン・ミル・プロセスが急傾斜（ほぼ垂直）の側壁を提供することが望ましい。このような幾何学的構造は、従来のプロセスでは形成できていない。最後に、薄い研磨耐性層は堆積された薄膜および従来プロセスにおける従前の表面特性をきちんと保護できない。事実、ある程度の平坦性を得るのに集中している。それゆえ、エッチングが難しい材料のために、サブミクロン・サイズのデバイスまで対応できる新規微細パターニング技術に対する必要性がある。
【特許文献１】米国特許第３８７３３６１号
【特許文献２】米国特許第５２４６８８４号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、リフトオフ・プロセスに用いられるものと同様のフォトレジスト・パターンを用いてエッチングしにくい膜にパターン形成を行う。また一方、本発明は、フォトレジストの薄い１層で形成された膜をパターン化する。本発明は、従来のリフトオフ・プロセスおよび研磨プロセスで覆われる領域をはっきり制限するための研磨耐性層の使用に基づいて確立する新規プロセスを用いてサブミクロンのスペースを有する構造体を形成するプロセスを提供する。本発明は、ダイヤモンド・ライク・カーボン（ＤＬＣ）のような研磨耐性材料の極めて薄い層のような２つの研磨耐性表面つまり薄膜を用いる。一方でこれらの薄膜つまり表面は、パターン化された領域（すなわちフォトレジストの下）の外側のウエハ表面を保護するために用いられるものもあれば、他方で研磨プロセスから堆積された膜を保護するために用いられるものもある。パターニングを完成するために用いられる研磨プロセスの間、元の表面と堆積されたパターンの間の極めて狭い接合部のみが、研磨プロセスにさらされ、パターンのエッジを形作りかつ滑らかにするのを助けるためにトポグラフィー（地形学）の使用を可能にする。
【課題を解決するための手段】
【０００７】
本プロセスは、堆積された膜が既存の表面の上に直接位置し、磁気読取ヘッドのためのリードのオーバーレイ構成においてと同様のオーバーレイ方法において、あるいはエッチング・プロセスが下部に位置する膜およびエッチングされた膜と自己整合されたキャビテイー（空洞）内部に位置する堆積された膜を除去するために用いられる自己整合（self aligned）構造において用いることができる。これは、リードそれ自体が接するＧＭＲ読取センサと同一平面にある磁気読取ヘッドを画定するための最も一般的な方法である。
【０００８】
本発明の一つの実施形態は、巨大磁気抵抗（ＧＭＲ）読取センサ・デバイスのための構造例で示すことができ、この構造は一般にセンサのための縦側壁およびＧＭＲセンサの対向する端に接続される２つの導電リード（導電リードとして機能し、センサに必要な磁場環境を提供する）を形成するパターニング・プロセスでＧＭＲ読取センサを構成する。ＧＭＲセンサの幅は、達成でき得る平行記録トラック密度およびこのようにしてコンピューターのディスク・ドライブによって蓄積できる情報量に関する重要なパラメーターの一つである。本発明は極小さいＧＭＲセンサの製造を可能とする。
【０００９】
ＧＭＲ読取センサを製造する方法は、薄い絶縁層（これは次に、磁気読取ギャップの一端を磁気的に画定する磁気シールド上に堆積される）上に堆積されたＧＭＲセンサ材料の薄膜を利用する。ＤＬＣのような研磨耐性材料による第１の薄膜層が、後で研磨材にさらされるときセンサを保護するためにウエハの表面の上に堆積される。フォトレジストの薄い単一層（反射防止のサブ層がある、あるいはない）が、研磨耐性膜を覆って塗布され、２つのリードが形成される開口部と読取センサの幅を画定するリード間のフォトレジストの極めて狭い配線とがパターン化される。第１のＤＬＣ膜は反応性イオン・エッチング（ＲＩＥ）によってリード・パターンから除去され、かつＧＭＲ膜はイオン・ミリング・プロセスを用いて同じ領域内でエッチングされる。フォトレジストの薄い単一層とともに、ＧＭＲ膜の一般的には縦側壁を有する構造は、本発明によって達成される構造的特徴であり、イオン・ミリングによって達成できる。
【００１０】
薄膜リードが、今度はウエハ全体を覆って真空堆積される。これらのリードは、ＧＭＲ膜および高導電層のために適当な磁場環境を提供するために磁気バイアス層から構成される。該リードはフォトレジストを覆うだけでなく、必要とされるフォトレジスト内部のパターンを充たす。第２の研磨耐性膜（ＤＬＣのような）がリード膜を覆って堆積され、リード・パターン領域内部でリード膜を保護する。フォトレジストとフォトレジスト上に位置する薄膜リードの一部は、通常の熱／化学的剥離によって除去される。場合によっては、多くのフォトレジストが研磨によって除去するには機械的に弱いので、このプロセスは任意選択である。該構造が次に化学機械的研磨プロセスにさらされ、このときリード・パターンを取り囲む狭いマージンのみがプロセスで影響を受ける。リードとＧＭＲセンサを覆う耐性膜は、これら２つの領域を保護する。リードとセンサ間の厚みの差が２つの領域間の接合部の形を画定する。リードは、一般により厚く、耐性層が端から腐食されるのにつれて徐々に丸くなり、一方センサは完全に保護されたままである。
【００１１】
代替構成において、読取センサ片（strip）とバイアス層の画定はリードの堆積から分離して完成される。この構成において読取センサはより大きいので、通常のリフトオフ・プロセスは読取センサおよびバイアス層のパターン化に用いることができる。リードは次に上述のように隣接してというよりＧＭＲセンサの上に堆積される。このリード・オーバーレイ（ＬＯＬ）プロセスは、本質的にイオン・ミリング工程が用いられないのを除いて上述のプロセスと同じである。リード・オーバーレイ・プロセスは、リード間のスペースがヘッドの機能し得る読み取り幅よりもかなり小さいので、特に取り組み甲斐がある。必要とされるスペースはおおよそ読み取り幅の半分であり、０.１５ミクロンの読取トラックを達成するためにはリード間で０.０７ミクロンのスペースが
必要となる。
【００１２】
第３の構成が読取センサの裏面（backside)を画定するために用いられる。これは第１の構成と似ているが、イオン・ミリング後センサを隣接させるために、金属リードではなく絶縁体が用いられる。イオン・ミル・プロセスは一般にＧＭＲセンサ薄膜の上に縦方向の壁を画定する。アルミナ（酸化アルミニウム）もしくは同等の絶縁材料が次にセンサの裏面をシールしかつ精密に画定するフォトレジストを覆って堆積される。この充填は研磨後の出来上がりが平面に近い接合部になるように、一般的にはＧＭＲ薄膜とほぼ同じ厚さである。
【００１３】
本発明は、真空堆積薄膜のためのパターニング・プロセスを提供し、２つの研磨耐性層または材料表面およびＣＭＰ研磨を用いてフェンスといわれる望ましくない材料を堆積プロセスから除去し、かつＣＭＰを用いて堆積された薄膜と周辺領域間の接合部のプロファイルを調整する。隣接構造を形成するためにイオン・ミリングとともに用いられると、近接マスキングにより元のパターン化された表面と隣接して堆積された膜の間の垂直方向インターフェイスが可能となる。
【００１４】
既述の３つの例が薄膜記録ヘッドのための読取センサに対する製造プロセスに関連する場合、本発明はシリコン・マイクロ電子工学（新規の薄膜材料が適用できる）、極小の構成要素へのリード接続のようなナノ構造、およびマイクロ機械システムのような多くの他の領域において有用であることは明らかである。
【００１５】
本発明は、基板を覆う第１の膜と、第１の膜を覆う第１の研磨耐性層と、第１の研磨耐性層を覆う第２の膜と、第２の膜を覆う第２の研磨耐性層とを含み、第１および第２の研磨耐性層はダイヤモンド・ライク・カーボンを含む、マイクロ電子デバイスを提供する。第１の膜は電気的抵抗材料を含み、一方第２の膜は低抵抗導電材料を含む。第１の膜は磁気読取センサとして具現化される電気抵抗である。電気的抵抗材料は磁界に敏感に反応する。該デバイスは第１と第２の膜の間に一般には垂直方向の接合部および電気的抵抗材料に隣接する絶縁膜をさらに含む。
【００１６】
本発明は、読取センサと、読取センサに接続する一般には縦側壁を有する電気リードとを含み、読取センサは巨大磁気抵抗絶縁膜を含む、磁気センサ・デバイスをさらに提供する。電気リードは、磁気導電膜を有し、かつ磁気導電膜は磁気バイアス膜および導電リード膜を有する。
【００１７】
本発明の利点は、適当な研磨耐性層およびトポグラフィーの選択を用いて、フォトリソグラフのイメージ上に堆積された膜が研磨プロセスを用いて、レジストの上に位置する材料をレジスト膜に沿って除去できることである。これにより、エッチングが難しい膜材料をにより精密にパターニングすることができ、かつオーバーハンギングのリソグラフィー構造が必要となるステンシル・リフトオフのような従来のプロセスによって得られる構造体サイズに比べより小さく製造することが可能となる。さらに、本発明は、研磨耐性層および研磨工程を用いてエッチングの難しい材料を従来のリフトオフ・プロセスで確実に達成できるギャップよりかなり小さいギャップでパタ−ン化できる。加えて、従来プロセスがある程度の平坦化を達成することに焦点がおかれているのに対して、本発明は極めて平坦でない（non-planar）構造を含む。
【発明を実施するための最良の形態】
【００１８】
図面を参照すれば本発明の好ましい実施形態の詳細な説明によって本発明をより良く理解できるであろう。
【００１９】
前述したように、エッチングの難しい材料のためにサブミクロン・サイズまで適用（スケーリング）できる新規の微細パターニング技術が必要である。これが必要にある良い例は、大容量コンピューターのディスク・ドライブの記録ヘッドのための磁気読取センサの画定である。読取センサは巨大磁気抵抗効果を利用する小さな磁気に感応する電気的抵抗である。ほぼ５０ギガバイト／ｉｎ２（３２３ギガバイト／ｃｍ２）の記録密度を達成するためには、磁気書込トラックあたり２５０ｎｍのスペースを取るとして、ディスク上でインチあたり約１×１０５（ｃｍあたり約２.５４×１０５）のサークル記録トラックが必要となる。読取センサはトラック・スペースよりかなり狭くなければならず、その結果、記録技術の進歩につれて増加する要求とともに１００−１５０ｎｍの読取センサ幅が使用されている。この読取感度は、センサに接続する２つの電気リードの間のスペースによって制御される。
【００２０】
図、具体的には図１乃至図２２および図２４乃至図２５を参照すると、本発明の好ましい実施形態が示されている。一方ではマイクロ電子工学およびナノテクノロジーにおいて本発明によるプロセスに対して多くの潜在的な応用があるが、記録ヘッドに対する小さな巨大磁気抵抗（ＧＭＲ）読取センサの画定に関する具体例を使ってプロセスおよびその能力を説明する。
【００２１】
本発明を薄膜記録ヘッドによる磁気読取センサのための導電リード形成の観点で説明する。これは読取センサに対して自己整合された隣接リードを挿入すること、あるいは読取センサの表面上にリードをオーバーレイすることに使用できるので、便宜的な具体例である。これら実施形態の両方とも本発明によって提供される新規パターニング・プロセスを使用する例である。
【００２２】
これらの実施例において、研磨耐性表面はシリコンの接着層を覆って塗布されたダイヤモンド・ライク・カーボンの薄い層を用いることによって達成される。従って、約０.５−２ｎｍのシリコンを覆う約５−２０ｎｍのＤＬＣによって、コロイダル・シリカのような軟らかい研磨剤で研磨されるとき、極端に低い侵食率を有する非常に耐性のある表面コーティングが提供される。明らかに、研磨における表面の侵食率が最小になることを原則とすると、研磨耐性表面と研磨剤のその他多くの組み合わせで代替できる。この研磨耐性は、リード接合部の一方の側またはもう一方の側へと研磨の大部分を導くトポグラフィー（形状）の使用と組み合わされる。
【００２３】
本発明の好ましい実施形態は、エッチング・プロセスを用いてパターニングするのが難しいかあるいは不可能な薄膜材料のパターニングをリソグラフィーで画定するために、選択的なＣＭＰプロセスを使用する。本発明は薄い単一層のフォトレジスト・パターンを利用し、かつ選択的な研磨耐性表面の使用により、研磨プロセスを介してフォトレジストと上に位置する薄膜の除去を達成するプロセスを教示する。
【００２４】
２つの導電リード５５に隣接する磁気記録ヘッド６５のための読取センサのウエハ表面の概観を図１に示す。読取感度の幅は、２つのリード５５間のスペースによって確定される。この発明の一つの実施形態は、エッチングが難しい複合膜であるこれらのリード５５をパターン化することである。記録ヘッドの形成において、このパターニングは、通常２層レジストを用いて達成できるオーバーハングのフォトレジスト・プロファイルを必要とするステンシル・リフトオフ・プロセスによって従来どおり実施される。しかしながら、この従来プロセスでは、たとえばＧＭＲデバイスのような数１００ｎｍ未満のパターンで、いよいよ難易度が増してきた。本発明に基づいて記述された２つの実施形態は、フェーズ・マスク技術を伴うディープＵＶ露光あるいは電子ビーム露光のようなリソグラフィー技術の増強を伴って、薄い単一層のフォトレジストを用いることによって画定できるので、かなり小さな寸法まで適用できる。
【００２５】
読取センサ６５およびリード５５が配置された後、電磁書込ヘッドは読取ヘッドの上に形成される。ウエハ処理が完了すると、個々のヘッドはウエハから（図１の点線で示すように）切り離され、空気ベアリング表面１１に垂直な表面上に重ね合わされる。回転するディスクに面するのがこの表面である。以下に示す空気ベアリング表面１１での構造的断面を見ることによって、好ましい実施形態が最も良く説明できる。
【００２６】
図２は、空気ベアリング表面１１での断面で概観した読取ヘッド・センサ６５の好ましい実施形態を示す。図に示すように、読取センサ６５は導電リード５５に隣接する。センサ６５とリード５５は、２つの軟らかい磁気シールド５と１０の間に配置される。２つのシールド５と１０の間のスペースは、記録トラック（図示せず）に沿ったセンサ６５の空間的解像度を確定する。シールド５、１０は導電性のため、センサ６５とリード５５は薄い絶縁層３によってシールド５、１０から絶縁されている。
【００２７】
１インチあたり５×１０５ビット（１ｃｍあたり１.２７×１０６ビット）の線形記録を達成するために、読取センサ６５は、ほぼ５０ｎｍ離れた磁気転移に感応する。シールド５、１０のスペースは感度の範囲を決定し、かつシールド５、１０のスペースは好ましくはセンサ６５に近接して、ほほ５０ｎｍである。このように、センサ６５とセンサ６５の上下の絶縁膜３を合わせた厚みは、極めて小さいことが望ましい。図に示すように、リード５５は、ＧＭＲセンサ６５の抵抗に比べて小さな電気抵抗を保持するように、一般にセンサ６５よりやや厚い。
【００２８】
図３はリード１５５がセンサ膜１６５の上にオーバーレイされた代替の実施形態を示す。この構成において、センサ１６５は、センサ１６５の端に隣接する分離されたバイアス・マグネット１７５を利用する。好ましい実施形態のように、オーバーレイ構造は磁性体層１１０と１１５およびそれらの間に位置する絶縁層１３を含む。センサ１６５は、リード１５５間の臨界スペースより大きく、バイアス・マグネット１７５とセンサ１６５のパターニングはさほど重要ではなく、本発明のＣＭＰ補助のプロセスあるいは従来のリフトオフ・プロセスを用いて達成できる。リード１５５の代替の構造（図３）は一般に隣接する構造（図１および図２）に対してより簡便であるが、ＧＭＲセンサ６５の感応領域がややリード・スペースより幅が広く、１００ｎｍ未満のリード５５間のスペースが要求されるので、本プロセスは取り組み甲斐がある。
【００２９】
図４乃至図１４は、本プロセスをより詳細に示している（全て空気ベアリング表面１１での断面図を示す）。代替プロセス手順が実施される間、リードが画定される領域４を除いてセンサ膜６５をエッチング除去するイオン・ミル・プロセスによってパターン化されるＧＭＲセンサ膜の小さな領域を図４に示す。アルミナのような絶縁材料３が次にエッチングされたセンサ領域４の周りに堆積され、これはセンサ６５が除去された領域を充填しかつ該表面を基本的にプラナー（平面）状態に戻す。このパターニングは従来のリフトオフ・プロセスあるいは本発明によるＣＭＰ補助技術によって実施される。図４に示すように、薄い絶縁層３は下部の磁気シールド１０の上に位置する。
【００３０】
次に、図５に示すように、後のプロセスにおいて実施される研磨工程からセンサ６５および周囲領域を保護するために、研磨耐性膜３０がセンサ６５および絶縁層３の上に塗布される。摩擦および磨耗への耐性のために、空気ベアリング表面および記録メディアのヘッドに用いられる膜と基本的には同等なダイヤモンド・ライク・カーボン（ＤＬＣ）膜を含む、いくつかの異なるタイプの薄膜３０が使用でき得る。説明の目的のために、残りのプロセスはＤＬＣ膜を研磨耐性膜３０として用いることとして記述する。好ましくは、研磨耐性膜３０のパラメーター（要素）は、１ｎｍのシリコン接着層の上に１０ｎｍのＤＬＣを含む（個々の層は図に示していないが集合的に研磨耐性膜層３０を形成する）。
【００３１】
研磨耐性膜３０の他の要素は研磨耐性表面を含み、これは平らな表面（トポグラフィーなし）の研磨による除去率は他の材料（研磨プロセスがトポグラフィーによって拡張されるエッジに露出した）の研磨侵食率に比べて小さい。この特性は研磨剤の硬さおよび研磨環境での化学的性質（反応）といった表面の物理／化学的特性によって制御できる。良い研磨耐性を有する属性は、物理的硬さが研磨剤の硬さより硬い表面を含み、炭化シリコン、窒化タンタル、炭化ホウ素、およびダイヤモンド・ライク・カーボンは、コロイダル・シリカのような研磨剤より硬い材料である。その他の属性として、研磨剤によって除去されないように堅いおよび／もしくは柔軟（延性）な表面が含まれる。そのような表面は固いというよりむしろ軟らかく、銅、ロジウム、およびナイロンのような材料を含む。さらに他の属性として、ダイヤモンド・ライク・カーボンのような低い摩擦係数の表面と、軟らかい研磨剤（酸化セリウム、ルージュ、およびシリカはアルミナに比べ軟らかく、炭化シリコン、およびダイヤモンド・ライク・カーボンはそれほど軟らかくない）を用いることを含む。最後に、化学反応もまた重要な役割を果たすことができる。たとえば、銅はいくつかの化学的性質において研磨耐性があり、別の性質においては容易に研磨され、一方ダイヤモンド・ライク・カーボンはほとんどの化学的環境において不活性である。
【００３２】
図５にさらに示すように、フォトレジスト膜４０がＤＬＣ層３０を覆って塗布され、リードが配置される開口領域３２にパターン化される。読取センサ６５を画定する構造体は、開口領域３２の間の狭いレジスト・パターン４１である。この狭いレジスト・パターン４１はフォトレジスト膜４０を含む。この狭レジスト・パターン４１は好ましくは、１００ｎｍかそれ未満の幅を有する。リソグラフィー・プロセスは反射防止層を使っても使わなくてもよく、パターンの画定は従来どおりであるが、かなり高解像度を有する。
【００３３】
次に、図６に示すように、反応性イオン・エッチング（ＲＩＥ）プロセスがＤＬＣ層を介して開口領域３２の内部にエッチングをするために用いられる。ＤＬＣ層３０はかなり薄いので、ＲＩＥプロセスによるレジスト４０の侵食は小さい。ＲＩＥプロセスはＧＭＲセンサ材料６５および周辺のアルミナ絶縁層３をレジスト・パターン４１の下のゾーンを除いて、露出する。ＧＭＲセンサ６５とアルミナ絶縁層３の両方は、エッチングが非常に難しい材料を含む。
【００３４】
図７は、読取センサ６５と周辺のアルミナ３をスパッター除去するため、励起アルゴン・イオンをウエハ１表面に照射するイオン・ミル・プロセス後の構造を示す。フォトレジスト４０とＤＬＣ膜３０は、リードが開口領域３２の内部に配置されるところを除いて、ウエハ１の表面を保護する。このプロセスは、センサ６５はリードが配置される領域３２の内部でアルミナ絶縁膜３の厚みをほとんど失わずに適切に除去されると、終了する。
【００３５】
次に、図８は、導電リード層５５の堆積後の好ましい実施形態を示す。リード層５５は、多層膜を具備し、この多層膜は読取センサ６５を正確に磁気的な配向を保持するために永久磁石膜を有する底部層（図示せず）およびＧＭＲ読取センサ６５を接続するための導電上部層（図示せず）を含む。リード層５５は、ＤＬＣ膜３０の任意の露出表面と同様に、ウエハ３およびフォトレジスト４０を完全に覆うが、しかしリード層５５は、重要な電気的接続をしかつ適切な磁気環境を形成するＧＭＲセンサ６５の両側に、具体的に接触する。
【００３６】
ひき続く研磨プロセスにおいてリードの保護をするために、図９に示すように、第２の研磨耐性層３１がリード層５５の上に配置される。リード金属５５の上面が十分に研磨耐性があれば、この工程は必要ないであろう。この第２の研磨耐性層３１は、たとえば第１の研磨耐性層３０と同一であリ得る。さらに、第２の研磨耐性層３１はＤＬＣを含み、より具体的には１ｎｍのシリコン接着層上に堆積された約１０ｎｍのＤＬＣを含む（集合的に層３１として示す）。
【００３７】
本発明の好適な実施形態において、フォトレジスト４０は、任意選択の化学的剥離プロセスによって除去される。このプロセスは一般に、フォトレジスト４０とその上にある材料（たとえばリード層５５および第２のＤＬＣ層３１のような）を除去するその後の化学的剥離に先立ちレジストをしわ寄せる（wrinkle）えぐり取るための焼成を含む。図１０はフォトレジスト１０が除去された後の構造を示す。示されるように、フォトレジスト４０の両側を覆う第２のＤＬＣ層３１とリード金属５５は、刈り込まれ、主な突出部つまりフェンス９９が残る。それでもなお、リード５５は第２の研磨耐性層３１で覆われたままである。さらに、センサ６５とリード５５を取り囲む絶縁層３は、第１研磨耐性層３０で覆われる。加えて、リード５５の極めて粗いエッジ９９のみが、研磨耐性表面で保護されない。
【００３８】
ウエハ１は、この段階でＣＭＰ工程にさらされる。この工程で、ウエハ１はスラリーの中（もしくは研磨パッドに内蔵されて）で、マイクロエレクトロニクス産業で用いられる従来のＣＭＰプロセスに従って、軟らかい研磨剤で研磨される。コロイダル・シリカのような比較的軟らかい研磨剤が、研磨耐性層３０、３１に顕著な影響をあたえることなく、リード５５の軟らかい金属材料を研磨するために用いられる。
【００３９】
図１１は研磨プロセスの結果を示し、ここでフェンス９９は研磨によって取り去られる。ＧＭＲセンサ６５よりやや厚いリード５５のトポグラフィーを用いて、研磨はリード５５のエッジ９５に集中され、そこで研磨耐性層３１はエッジ９５からゆっくりと侵食されスムーズでフェンスのない輪郭を形成する。
【００４０】
図１２は、ＲＩＥプロセスを用いた研磨耐性層３０、３１の除去後の好適な実施形態を示す。第２の絶縁層１５、好ましくはアルミナが次にウエハ１の表面に堆積される。次に、第２の磁気シールド５がウエハ１を覆って堆積されかつパターン化され、そして完成したデバイス１００は、結果的にリード５５が自己整合されＧＭＲセンサ６５に隣接した、図１３に示された構造になる。
【００４１】
図１４は隣接リードを製造するための好適な実施形態に対するプロセス・フローの概要を説明している。示されたように、本プロセスは、磁気シールド１０を覆う薄い絶縁層３上の完全膜のＧＭＲセンサ６５、あるいは絶縁膜３上にはめ込まれたパターン化されたＧＭＲセンサ６５から始まる（４０５）。次に、ＤＬＣのような薄い研磨耐性膜３０が、ウエハ１の上に堆積され、かつフォトレジスト膜４０がスパン・オンされパターン化され、それに続いて、ＧＭＲセンサがその間に画定される２つの導電リードが画定される（４１０）。その後、研磨耐性層３０がＲＩＥプロセスを用いてパターン化される（４１５）。この後、ＧＭＲ膜６５と周辺の絶縁膜３がイオン・ミリング・プロセスによってエッチングされ、続いてリード・キャビティー３２の間に狭いＧＭＲセンサを画定する（４２０）。
【００４２】
次の工程は、上部に導電層を有する磁気バイアス層を構成する２層リード材料５５の堆積を含む（４２５）。このプロセスはできたリード５５のためのキャビティー３２を充填しかつウエハ１を覆う。次に、ＤＬＣのような第２の研磨耐性層３１がウエハ１覆って堆積される（４３０）。その後、フォトレジスト４０と、第２の研磨耐性層３１と、フォトレジスト４０の上に位置するリード層５５とが化学的剥離もしくはＣＭＰプロセスの使用によって除去される（４３５）。剥離プロセスは、レジスト側壁４０の上に堆積されたリード材料５５の険しいフェンス９９を残す。本プロセスの次の工程で、ＣＭＰプロセスを用いてフェンス９９が除去される（４４０）。ここで、リード５５、ＧＭＲセンサ６５、およびウエハ１の表面は研磨耐性膜３０、３１によって保護される。研磨プロセスは、またリード５５の周囲９５を滑らかにする。さらに、第１のＤＬＣ層３０に沿ったリード５５のトポグラフィーがセンサ６５を保護する。次に、研磨耐性層３０、３１がＲＩＥプロセスを用いて除去される（４４５）。最後に、上部絶縁層１５と第２の磁気シールド５はウエハ１の上に堆積され、センサ・デバイス１００が完成する（４５０）。
【００４３】
図１５乃至図２２は隣接リード５５（図４乃至図１４）よりむしろオーバーレイされたリードを有する代替の実施形態を示す。代替の実施形態は、読取センサ１６５の感度を改善する可能性を提供するが、リード１５５間のスペースが読取トラック幅よりかなり小さくすることが要求される。隣接読取センサのトラック幅をリード間の１５０ｎｍのスペースに適合させるために、オーバーレイ構造は約７０ｎｍのスペースを用いる。本発明は、以下に説明するプロセスを用いてこれを達成する。
【００４４】
図１５に示すように、リードが形成される開口領域１３２が画定するように、保護ＤＬＣ膜１３０とフォトレジスト膜１４０が用いられる。該構造は、好適な実施形態の隣接構造に類似しており、絶縁層１３が好ましくはアルミナを含み、磁気シールド１１０の上に準備される。さらに、レジスト・パターン１４１を用いて、出来上がりのリード１５５が画定される。また、図１５に示されるように、ＤＬＣ膜１３０がパターン化され、センサ１６５とバイアス・マグネット１７５が露出される。さらに、代替の構造において、マグネット・バイアス層１７５がリード１５５内部のサブ層というよりはリード１５５から分離して形成される。読取センサ１６５は物理的にそれに隣接するマグネット・バイアス層１７５より大きく、図１６に示すように平坦化のために補充される。寸法（領域）をより大きくできるので、開始の構造は、従来のリフトオフ・パターン化技術もしくは本発明によるＣＭＰ補助プロセスを用いて形成できる。
【００４５】
代替の実施形態のオーバーレイされたリードの場合において、ＧＭＲ膜１６５は、好適な実施形態の場合のようにはイオン・ミリングされない。代わりに、導電リード層１５５（マグネット・サブ層のために必要ない）が図１６に示すようにウエハ１１を覆って堆積される。
【００４６】
再び、第２の研磨耐性膜１３１は、好ましくはＤＬＣを含み、図１７に示すように導電リード層１５５を覆って塗布される。フォトレジスト１４０が前例のように化学的剥離を用いて除去され、その結果、図１８に示す構造になり、好適な実施形態における隣接パターンと同じように、導電リード層１５５のエッジ１９５にフェンス１９９が残存する。
【００４７】
その後、一般に軟らかい研磨剤を用いるＣＭＰ研磨を用いて、フェンス１９９が除去されかつ図１９に示すように導電リード１５５に対して滑らかな輪郭が提供される。次に、研磨耐性膜１３０、１３１がＲＩＥプロセスによって除去され、できた結果の構造は図２０に示される。
【００４８】
次に、キャップ絶縁層１１５がセンサ１６５とリード１５５ばかりでなく絶縁層１３を覆って塗布される。その後、第２の磁気シールド１０５が堆積され、パターン化され、図２１に示すようにオーバーレイされたリード１５５を有するセンサ・デバイス１０１が完成する。図２２はバイアス層が配置されたＧＭＲセンサ膜１６５の上から本プロセスが開始する、代替の実施形態を説明するフロー図である。薄い研磨耐性層１３０がセンサ膜１６５の上に堆積され、さらに続いてフォトレジスト膜１４０と研磨耐性層１３０がＲＩＥによってパターン化され、引き続いてリード１５５が形成される領域１３２が画定される（５０５）。次に、導電リード層がキャビティーをエッチングすることなく堆積され、その結果リード１５５はＧＭＲセンサ１６５を覆って配置され、それによってリード・オーバーレイ構造が形成される（５１０）。次に、第２の研磨耐性層１３１は、好ましくはＤＬＣを含み、ウエハ１を覆って堆積される（５１５）。本プロセスの次工程おいて、フォトレジスト１４０とその上に位置する膜（リード層１５５と第２の研磨耐性層１３１の部分）が化学的剥離もしくはＣＭＰプロセスを用いて除去される（５２０）。剥離プロセスでは、レジスト側壁１４０の上に堆積されるリード材料１５５のフェンス１９９が残存する。
【００４９】
次の工程において、ＣＭＰプロセスを用いて、フェンス１９９が除去される（５２５）。ここで、リード１５５、ＧＭＲセンサ１６５および絶縁層表面１３は、残存する研磨耐性層１３０、１３１によって保護される。また、研磨工程において、リード１５５の周辺は、リード１５５のトポグラフィーおよびセンサ１６５を保護する第１のＤＬＣ層１３０で滑らかにされる。その後、残存する研磨耐性層１３０、１３１はＲＩＥプロセスで除去され（５３０）、最後に上部絶縁層１１５と第２の磁気シールド１０５が堆積され（５３５）、センサ・デバイス１０１が完成する。
【００５０】
ＣＭＰ補助の研磨を用いて、第１の実施形態で記述したように読取センサ６５に対して隣接リード５５を形成するとき、従来のデバイスおよびプロセスに対して多くの利点が生まれる。レジスト構造のシャドーイングがＧＭＲ膜の表面から引き上げられる従来のリフトオフ・プロセスとともに、該膜のイオン・ミルされたエッジに、図２３の接合部プロファイルに示されるように、傾斜がつけられる。このことで、磁気センサ領域の長さが一般に不確定でイオン・ミル・プロセスに極めて敏感になる。本発明によるＣＭＰ補助プロセスとともに、センサ・エッジ５６（図２に示される）はほぼ垂直であり、ＧＭＲセンサ６５のサイズを精密に画定するための優れた構造となる。その間にほぼ垂直な壁を有するＧＭＲセンサ６５とリード５５が、図２４の接合部プロファイルに示される。
【００５１】
同様に、２つのリード５５の間の読取センサ構造６５の裏面エッジとともに、これが従来のリフトオフ・プロセスによって画定されるとき、イオン・ミル・プロセスは、徐々に傾斜した構造を形成し、その一部は磁界の変化にさらされると電子的に不活性になる。しかしながら、このエッジが本発明によるＣＭＰ補助プロセスを用いて画定されるとき、そのプロファイルは一般に垂直であり、センサを電子的に切り替える不活性材料の長いテイルはない。
【００５２】
ＣＭＰ補助リフトオフがオーバーレイの方法で用いられるとき、本発明の第２の実施形態に示されるように、課題はフェンス１９９なしでリード１５５の間の極めて小さいスペースを形成することである。ＣＭＰ補助プロセスで、研磨プロセスにおいて、薄い単一層のフォトレジスト１４０を用いて、すべてのフェンス１９９が除去され、１００ｎｍ未満のスペースでセンサ１６５の上部にリード１５５を形成することができる。このサイズ範囲において、従来のリフトオフ・プロセスではフェンス（状になること）を避けるために十分なアンダーカットが簡単にはできない。
【００５３】
一般に、マイクロ電子デバイスをパターニングする方法は図２５のフロー図に示され、該方法は第１の膜６５を基板（図示せず）の上に堆積し（６０５）、第１の膜６５を覆ってステンシル４０を位置合わせし（６１０）、第２の膜５５をステンシル４０を覆って堆積し（６１５）、ステンシル４０とステンシル４０の上に位置する第２の膜を５５を除去し（６２０）、第１および第２の膜６５、５５を研磨して、側壁フェンス９９を除去しかつ第１および第２の膜６５、５５を滑らかな形にする（６２５）。プロセスに用いられるステンシル４０は、フォトレジスト・ステンシル４０である。代わって、ステンシル４０はフォトリソグラフィーのイメージ転換プロセスによって形成される材料を含む。
【００５４】
第１および第２の膜６５、５５は、ダイヤモンド・ライク・カーボンからなる研磨耐性材料を含み得る。また、研磨耐性膜３０、３１が、それぞれ第１および第２の膜６５、５５の上に堆積され、研磨耐性膜３０、３１はダイヤモンド・ライク・カーボンを含む。さらに、研磨耐性膜３０、３１が、真空堆積プロセスによって堆積され、真空堆積プロセスはスパッター堆積、化学的気相堆積、蒸着、およびイオン・ビーム堆積を含む。さらに、研磨耐性膜３０、３１は、任意の反応性イオン・エッチング、プラズマ処理、および化学エッチング技術を用いて、選択的にパターン化される。
除去の工程（６２０）において、ステンシル４０とステンシル４０の上に位置する第２の膜５５が熱的および化学的剥離プロセスを実施することによって除去される。代わって、除去の工程（６２０）において、ステンシル４０とステンシル４０の上に位置する第２の膜５５が研磨工程（６２５）の間に除去される。
【００５５】
いくつかの他の実施形態が本発明には存在する。たとえば、他の多くの膜が使用でき、上述の技術を用いてパターン化できる。特に、従来のステンシル・リフトオフ・プロセスを用いてパターン化される任意の膜は、リソグラフィーの寸法が減少するにつれて、ＣＭＰ補助プロセスに転換される傾向にある。加えて、記録ヘッドの形成において、上述したＣＭＰ補助パターニングは、金属、アルミナ、バイアス層などをパターニングするために使用できる。さらに、イオン・ミリングが隣接構造の実施形態のためにＧＭＲ膜をエッチングするために用いられるとき、ＲＩＥプロセスがＧＭＲ膜のために選択された材料のタイプに基づいて使用され得る。たとえば、自己整合の応用に対してキャビティーのエッチングにより適した材料は、ＲＩＥプロセスを用いるのに好適である。
【００５６】
加えて、本発明はシリコン集積回路技術において、リードに対して用いられるダマシン・プロセスを代替する可能性がある。さらに、エッチングが難しい材料において、極めて小さいパターンを形成する能力は、マイクロ電子工学全般において新規の材料使用に対する機会を拡張し得る。さらに、フォトレジストの化学的剥離が好適な実施形態に含まれる一方で、いくつかのフォトレジストはこの工程を不要にする機械的特性を有する。また、フォトレジストおよび上に位置する膜が、表面を滑らかにしフェンスを除去する同じ研磨工程において除去できる。
【００５７】
本発明の利点は、適当な研磨耐性層を用いることおよびトポグラフィーの選択によって、フォトリソグラフィーのイメージの上部に堆積された膜はレジストの上に位置する材料が研磨プロセスを用いてレジスト膜に沿って除去され得る。これはエッチングが難しい膜材料のより精密なパターニングを可能にし、かつオーバーハングのリソグラフィー構造を必要とするステンシル・リフトオフのような従来のプロセスによって得られるサイズに比べより小さい構造体サイズの製造が可能となる。さらに、本発明は新規な擬似リフトオフ・プロセスを提供し、これは研磨耐性層と研磨を用いて、エッチングが難しい材料が、従来のリフトオフ・プロセスによって確実に達成でき得るものに比べ、極めて小さいギャップでのパターン化を可能にする。加えて、従来プロセスがある程度平坦化に焦点を当てる一方で、本発明は明らかに平坦でない（non-planar）構造を含む。
【００５８】
本発明を好適な実施形態の点で記述してきたが、請求の範囲に記載された発明の精神および範囲から逸脱せずに、本発明には多数の変更を行うことができることが当業者には理解できるであろう。一方、本発明は、単一層のレジスト、研磨耐性薄膜あるいは表面、選択的研磨、およびトポグラフィー効果を用いて、薄膜のための一般的なパターニング・プロセスを提供する。説明したように、マイクロ電子工学およびナノテクノロジーにおいて、本発明のプロセスに対して多くの応用の可能性がある。たとえば、本発明は、ＧＭＲセンサのための自己整合リードの形成に応用可能である。ＧＭＲセンサ（リード・オーバーレイ）上のオーバーレイ・リードに用いることができる。読取センサの裏面側を画定し、かつアルミナ絶縁膜を有する表面を再平坦化するのに用いることができる。フェンスを避けるためにリフトオフを用いる可能性のあるいかなるところでも使用できる。シリコン半導体素子の製造においても用いることが可能である。磁気記録ヘッドの製造、シリコン・マイクロ電子工学、マイクロ電気機械（ＭＥＭ）技術、およびナノテクノロジーにおいてその他の応用も見出すであろう。さらに、本発明によるパターニング・プロセスはセンサの画定のために有機レジスト層マスクの使用に限定されるわけではない。たとえば、ＳｉＯ２もしくはＴａＯ ｘのようなハード・マスクも薄い（数百オングストローム）有機層によって支持されるならば、リフトオフもできる。
【図面の簡単な説明】
【００５９】
【図１】微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。
【図２】微細パターニング途中の完成したマイクロ電子デバイスの説明図を示す。
【図３】微細パターニング途中の完成したマイクロ電子デバイスの代替実施形態の説明図を示す。
【図４】微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。
【図５】微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。
【図６】微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。
【図７】微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。
【図８】微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。
【図９】微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。
【図１０】微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。
【図１１】微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。
【図１２】微細パターニング途中の部分的に完成したマイクロ電子デバイスの説明図を示す。
【図１３】完成したマイクロ電子デバイスの説明図を示す。
【図１４】本発明の好ましい方法を説明するフロー図を示す。
【図１５】微細パターニング途中の部分的に完成したマイクロ電子デバイスの代替実施形態の説明図を示す。
【図１６】微細パターニング途中の部分的に完成したマイクロ電子デバイスの代替実施形態の説明図を示す。
【図１７】微細パターニング途中の部分的に完成したマイクロ電子デバイスの代替実施形態の説明図を示す。
【図１８】微細パターニング途中の部分的に完成したマイクロ電子デバイスの代替実施形態の説明図を示す。
【図１９】微細パターニング途中の部分的に完成したマイクロ電子デバイスの代替実施形態の説明図を示す。
【図２０】微細パターニング途中の部分的に完成したマイクロ電子デバイスの代替実施形態の説明図を示す。
【図２１】完成したマイクロ電子デバイスの代替実施形態の説明図を示す。
【図２２】本発明の代替の方法を説明するフロー図を示す。
【図２３】従来のリフトオフ技術によって形成される２つのリード間の磁気抵抗センサについての透過型電子顕微鏡（ＴＥＭ）観察による略図を示す。
【図２４】本発明によって形成される２つのリード間の磁気抵抗センサについての透過型電子顕微鏡（ＴＥＭ）観察による略図を示す。
【図２５】本発明の好ましい方法を説明するフロー図である。
【符号の説明】
【００６０】
１    ウエハ
３    薄い絶縁層（アルミナ絶縁層）
４    エッチングされた領域
５    磁気シールド
１０  （下部）磁気シールド
１１  空気ベアリング表面（ウエハ）
１３  絶縁層
１５  第２の絶縁層
３０  研磨耐性層（ＤＬＣ膜）
３１  第２の研磨耐性層（膜）
３２  開口領域（キャビテイー）
４０  フォトレジスト、ステンシル
４１  レジスト・パターン
５５  導電リード、第２の膜
５６  センサ・エッジ
６５  磁気記録ヘッド（読取センサ、ＧＭＲセンサ）、第１の膜
９５  エッジ
９９  フェンス（エッジ）
１００、１０１  センサ・デバイス
１０５  磁気シールド
１１０  磁性体層
１１５  上部絶縁層
１３０  研磨耐性層（ＤＬＣ膜）
１３１  第２の研磨耐性層
１３２  開口領域
１４０  フォトレジスト膜
１４１  レジスト・パターン
１５５  導電リード
１６５  （読取）センサ膜（ＧＭＲ膜）
１７５  バイアス・マグネット
１９５  エッジ
１９９  フェンス
【図１】
2004186673.tif 000003
【図２】
2004186673.tif 000004
【図３】
2004186673.tif 000005
【図４】
2004186673.tif 000006
【図５】
2004186673.tif 000007
【図６】
2004186673.tif 000008
【図７】
2004186673.tif 000009
【図８】
2004186673.tif 000010
【図９】
2004186673.tif 000011
【図１０】
2004186673.tif 000012
【図１１】
2004186673.tif 000013
【図１２】
2004186673.tif 000014
【図１３】
2004186673.tif 000015
【図１４】
2004186673.tif 000016
【図１５】
2004186673.tif 000017
【図１６】
2004186673.tif 000018
【図１７】
2004186673.tif 000019
【図１８】
2004186673.tif 000020
【図１９】
2004186673.tif 000021
【図２０】
2004186673.tif 000022
【図２１】
2004186673.tif 000023
【図２２】
2004186673.tif 000024
【図２３】
2004186673.tif 000025
【図２４】
2004186673.tif 000026
【図２５】
2004186673.tif 000027