(57)【要約】      （修正有）【課題】光通信用光受信素子に利用されるピンフォトダイオードにおいて、素子の静電容量の増加を抑制し、高速動作特性を得る。【解決手段】ピンフォトダイオードは、接合層２５とコンタクトした電極２６に負の電圧を印加する時に接合層が過度に空乏されることを防止するように、ゲート絶縁層２８及びゲート電極パッド２９からなるゲート電極構造をさらに含むこと特徴とする。ゲート電力を利用して接合層の側面方向への空乏程度を調節することによって、素子の静電容量増加を抑制することができる。【選択図】  図２Ｂ
2004186699.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
該第１導電型の半導体基板に順次に形成された真性半導体層及び第２導電型の半導体層と、
該第２導電型の半導体層上に形成され、中央部に前記真性半導体層が露出されるようにウィンドウが形成された第１絶縁層と、
前記ウィンドウ内の前記真性半導体層上に形成された第２導電型活性層と、
該第２導電型活性層とコンタクトするように前記第１絶縁層上に形成された第１電極と、
前記第１絶縁層上に形成された前記第１電極に第１極性の電圧を印加する時に前記第２導電型活性層の側面方向への拡張程度を調節するように、第２極性の電圧を印加するために前記第２導電型の半導体層上に形成された第２絶縁層及び第２電極からなるゲート電極構造と、
を含むピンフォトダイオード。
【請求項２】
第２電極は、第２導電型活性層を囲繞するように形成される請求項１記載のピンフォトダイオード
【請求項３】
ウィンドウ内の第２導電型活性層上に形成された反射防止層をさらに含む請求項１記載のピンフォトダイオード。 
【請求項４】
第１絶縁層は、第１電極及び第２電極が交差する部分で該第１電極及び該第２電極が重ならずに電気的に離隔する程度の厚さで形成される請求項１記載のピンフォトダイオード。
【請求項５】
第２絶縁層は、第２電極に印加される電界を効果的に第２導電型活性層に伝達することのできる程度の厚さで形成される請求項１記載のピンフォトダイオード。
【請求項６】
第２導電型活性層は、Ｐ＋活性層である請求項１記載のピンフォトダイオード。   
【請求項７】
第１極性の電圧は、負の電圧である請求項１記載のピンフォトダイオード。   
【請求項８】
第２極性の電圧は、正の電圧である請求項１記載のピンフォトダイオード。   
【請求項９】
第１絶縁層の厚さは、第２電極の厚さより厚い請求項１記載のピンフォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信用光受信素子に利用されるピン(PIN)構造のフォトダイオード(Photo Diode)に関する。 
【背景技術】
【０００２】
一般的に、ピンフォトダイオードは、Ｐ型半導体、Ｎ型半導体、及びＰ型半導体とＮ型半導体との間に位置した真性半導体(intrinsic)層から構成され、光信号を電気信号に変換する受光素子として使用される。このピンフォトダイオードは、空乏層の幅を増加させることができるので、入射した光子を電子に変換する能力に優れている。
【０００３】
図１Ａは、従来技術によるピンフォトダイオードの平面図であり、図１Ｂは、図１ＡのＡ−Ｂ方向に沿う断面図である。  
【０００４】
図１Ａ及び図１Ｂを参照すると、従来のピンフォトダイオードは、Ｎ＋ＩｎＰ基板１に順次に形成された、非ドーピングのＩｎＰ層２、Ｐ−ＩｎＰ層３、中央部に円形ウィンドウが形成されたドーナツ形のＳｉＮ絶縁層４、円形ウィンドウ内のＩｎＰ層２上に形成されたＰ＋接合層５、Ｐ＋接合層５の一部と接しながらＳｉＮ絶縁層４上に形成された電極パッド６、及び電極パッド６が形成されないＰ＋接合層５上に形成されたＳｉＮ反射防止層７から構成される。一般的に、ピンフォトダイオードは、Ｐ＋接合層５に負の電界を印加してＰ＋接合層５を十分空乏(depletion)させ、この時に生じる特性を利用する。
【０００５】
しかしながら、従来のピンフォトダイオードにおいては、電極パッドを通してＰ＋接合層に負の電界を印加した場合、電界を印加しない時と比べて側面(lateral)方向に接合が拡張され、Ｐ＋接合層の面積が増加する。それによって寄生効果が生じ、素子の静電容量が大きくなる。静電容量が増大するにつれて、ＲＣ時定数の値も大きくなり、結果としてダイオード素子の高速動作特性が低下してしまう。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、ピンフォトダイオードの接合層の側面空乏程度を調節することによって、フォトダイオードの静電容量増加を抑制し、高速受信素子としての性能が向上したピンフォトダイオードを提供することにある。  
【課題を解決するための手段】
【０００７】
このような目的を達成するための本発明によるピンフォトダイオードは、第１導電型の半導体基板と、第１導電型の半導体基板に順次に形成された真性半導体層及び第２導電型の半導体層と、第２導電型の半導体層上に形成され、中央部に真性半導体層が露出されるようにウィンドウが形成された第１絶縁層と、ウィンドウ内の真性半導体層上に形成された第２導電型活性層と、第２導電型活性層とコンタクトするように第１絶縁層上に形成された第１電極と、第１絶縁層上に形成された第１電極に第１極性の電圧を印加する時に活性層の側面方向への拡張程度を調節するように、第２極性の電圧を印加するために第２導電型の半導体層上に形成された第２絶縁層及び第２電極からなるゲート電極構造と、を備える。
【０００８】
このピンフォトダイオードは、ウィンドウ内の活性層上に形成された反射防止層をさらに有することもできる。 
【０００９】
その第１絶縁層は、第１電極及び第２電極が交差する部分で第１電極及び第２電極が重ならずに電気的に離隔する程度の厚さで形成すると良い。
【００１０】
また、第２絶縁層は、第２電極に印加される電界を効果的に活性層に伝達することのできる程度の厚さで形成されることができる。
【００１１】
当該ピンフォトダイオードの第２導電型活性層はＰ＋活性層とし、第１極性の電圧は負の電圧とし、第２極性の電圧は正の電圧とすることができる。   
【００１２】
第１絶縁層の厚さは、第２電極の厚さより厚くしても良い。
【発明の効果】
【００１３】
本発明によるピンフォトダイオードは、ゲート電極パッドを利用して接合層の側面方向への空乏程度を調節することによって、素子の静電容量を調節することができる。従って、素子の静電容量増加を抑制し、高速動作特性を得ることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の好適な実施形態について添付図を参照しつつ詳細に説明する。図面において同一の構成要素に対しては同一の参照番号及び符号を使用する。下記の説明において、本発明の要旨のみを明確にする目的で、関連した公知機能又は構成に関する具体的な説明は省略する。
【００１５】
図２Ａは、本発明によるピンフォトダイオードの実施形態を示す平面図であり、図２Ｂは、図２ＡのＡ'−Ｂ'方向に沿う断面図である。本実施形態においては、Ｐ＋接合層を有するピンフォトダイオードを例にして説明する。    
【００１６】
図２Ａ及び図２Ｂを参照すると、本実施形態のピンフォトダイオードは、Ｎ＋ＩｎＰ基板（第１導電型の半導体基板）２１に順次形成された、非ドーピング真性半導体層であるＩｎＰ層（真性半導体層）２２、Ｐ−ＩｎＰ層（第２導電型の半導体層）２３、中央部に円形ウィンドウが形成されたドーナツ形のＳｉＮ絶縁層（第１絶縁層）２４、円形ウィンドウ内のＩｎＰ層２２上に形成されたＰ＋接合層（第２導電型活性層）２５、Ｐ＋接合層２５とコンタクトするようにＳｉＮ絶縁層２４上に形成された電極パッド（第１電極）２６、及び電極パッド２６が形成されていないＰ＋接合層２５上に形成されたＳｉＮ反射防止層２７から基本的に構成される。また、このピンフォトダイオードは、Ｐ−ＩｎＰ層２３上に形成されたゲート絶縁層２８（第２絶縁層）及びゲート絶縁層２８上にＰ＋接合層２５を囲繞するようにして形成されたゲート電極パッド（第２電極）２９からなるゲート電極構造３０をさらに含む。
【００１７】
ＳｉＮ、ＳｉＯ２等を原材料として成膜工程により形成されるゲート絶縁層２８は、ゲート電極パッド２９に印加される正の電界を効果的にＰ＋接合層２５に伝達する。
【００１８】
ゲート電極パッド２９は、Ｐ＋接合層２５とコンタクトするように形成された電極パッド２６に負の電界が印加された場合、ゲート電極パッド２９に正の電界を印加することによってＰ＋接合層２５の側面方向への空乏を防止することを可能にする。従って、ゲート電極パッド２９に印加される電圧の大きさによって側面方向への空乏程度を調節することができる。
【００１９】
前述したように、ゲート絶縁層２８及びゲート電極パッド２９からなるゲート電極構造３０は、ＭＯＳ型トランジスタのゲートと機能及び構造が類似している。ＭＯＳ型トランジスタは、金属のゲート電極が絶縁被膜を通して半導体に付着されており、ゲート電極に与える電圧によってソースとドレインとの間に流れる電流を制御する素子である。
【００２０】
ＳｉＮ絶縁層２４は、電極パッド２６及びゲート電極パッド２９が交差する部分(Ｃ)において、電極パッド２６及びゲート電極パッド２９が電気的に重なることなく離隔するようにする。従って、ＳｉＮ絶縁層２４は、ゲート電極パッド２９の厚さより厚く形成されるべきであり、電極パッド２６とゲート電極パッド２９との間の電気的隔離ができるように十分な厚さで形成する。
【００２１】
前述の如く、本発明を具体的な実施形態を参照して詳細に説明してきたが、本発明の範囲は前述の一実施形態によって限られるべきではなく、本発明の範囲内で様々な変形が可能であるということは、当該技術分野における通常の知識を持つ者には明らかである。
【図面の簡単な説明】
【００２２】
【図１Ａ】従来技術によるピンフォトダイオードの平面図。
【図１Ｂ】図１ＡのＡ−Ｂ方向に沿う断面図。
【図２Ａ】本発明によるピンフォトダイオードの実施形態を示す平面図。
【図２Ｂ】図２ＡのＡ'−Ｂ'方向に沿う断面図。
【符号の説明】
【００２３】
１，２１  Ｎ＋ＩｎＰ基盤
２，２２  非ドーピングのＩｎＰ層
３，２３  Ｐ−ＩｎＰ層
４，２４  ＳｉＮ絶縁層
５，２５  Ｐ＋接合層
６，２６  電極パッド
７，２７  ＳｉＮ反射防止層２７
２８  ゲート絶縁層
２９  ゲート電極パッド
３０  ゲート電極構造
【図１Ａ】
2004186699.tif 000003
【図１Ｂ】
2004186699.tif 000004
【図２Ａ】
2004186699.tif 000005
【図２Ｂ】
2004186699.tif 000006