(57)【要約】【目的】高速での画像の読取り走査を行わせても感度が低下することなく、低照度時に残像の影響が生ずることなく、高照度時には広いダイナミックレンジをもって、家照度から高照度にいたるまでの全領域において常に良好な画情報の読取りを行わせることができるようにする。【構成】ＭＯＳ型の光センサ回路を画素に用いたラインイメージセンサにあって、対数出力特性を有するＭＯＳ型ラインイメージセンサとリニア出力特性を有するＭＯＳ型ラインイメージセンサとを同一の画像を撮影できるように併設して、入射光量が所定値よりも少ない低照度時にはリニア出力特性を有するＭＯＳ型ラインイメージセンサの出力を選択し、入射光量が所定以上の高照度時には対数出力特性を有するＭＯＳ型ラインイメージセンサの出力を選択する手段を設ける。【選択図】　　　　図１
2004104740.tif 000002
【特許請求の範囲】
【請求項１】
対数出力特性を有するＭＯＳ型ラインイメージセンサとリニア出力特性を有するＭＯＳ型ラインイメージセンサとを同一の画像を撮影できるように併設し、入射光量が所定値よりも少ない低照度時にリニア出力特性を有するＭＯＳ型ラインイメージセンサの出力を選択し、入射光量が所定以上の高照度時に対数出力特性を有するＭＯＳ型ラインイメージセンサの出力を選択する手段を設けたことを特徴とするラインイメージセンサ。
【請求項２】
各ラインイメージセンサにおける出力のしきい値を予め設定して、そのしきい値よりも小さい領域ではリニア出力特性を有するＭＯＳ型ラインイメージセンサの出力を選択し、そのしきい値以上の領域では対数出力特性を有するＭＯＳ型ラインイメージセンサの出力を選択する信号選択回路を設けたことを特徴とする請求項１の記載によるライナイメージセンサ。
【請求項３】
対数出力特性を有するＭＯＳ型ラインイメージセンサとリニア出力特性を有するＭＯＳ型ラインイメージセンサとを副走査方向に対して前後に配列して、各ラインイメージセンサにおけるセンサ信号の読出しを同時に行わせるようにしたうえで、前方に配されるラインイメージセンサの出力系統に信号遅延回路を設けて、両センサにおける各画素の出力タイミングが揃うようにしたことを特徴とする請求項１の記載によるラインイメージセンサ。
【請求項４】
対数出力特性を有するＭＯＳ型ラインイメージセンサが、撮影時の入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して、その変換された電圧信号に応じたセンサ信号を出力する光センサ回路を画素単位として、主走査方向に１ライン分配設したものであることを特徴とする請求項１の記載によるラインイメージセンサ。
【請求項５】
撮影に先がけて、各画素の光電変換素子の寄生容量に過剰電荷を注入して初期化する手段を設けたことを特徴とする請求項３の記載によるラインイメージセンサ。
【請求項６】
リニア出力特性を有するＭＯＳ型ラインイメージセンサが、撮影時の入射光量に応じて光電変換素子にセンサ電流が流れることによってその寄生容量に電荷が蓄積され、そのときの寄生容量の充電電圧に応じたセンサ信号を出力する光センサ回路を画素単位として、主走査方向に１ライン分配設したものであることを特徴とする請求項１の記載によるラインイメージセンサ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ＭＯＳ型の光センサ回路を画素として主走査方向に１ライン分配設して、画像に対して副走査させることによって画素単位による画情報の読取りを行わせるようにしたラインイメージセンサに関する。
【０００２】
【従来の技術】
従来、ＭＯＳ型のイメージセンサにあっては、その１画素分の光センサ回路が、図１に示すように、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、フォトダイオードＰＤに流れるセンサ電流に応じてフォトダイオードＰＤの寄生容量Ｃに電荷の蓄積を行わせるトランジスタＱ１と、その寄生容量Ｃの端子電圧をハイインピーダンスで受けて増幅するトランジスタＱ２と、読出し信号Ｖｓのパルスタイミングでもってセンサ信号Ｓｏを出力するトランジスタＱ３とからなっている。
【０００３】
図２は、そのときの光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期時にトランジスタＱ１のゲート電圧ＶＧを一時的にハイレベルＨにして寄生容量Ｃを充電状態にする初期化のタイミングを、ｔ２は光信号の検出タイミングを示している。Ｔは光検知時のフォトダイオードＰＤの寄生容量Ｃにおける電荷の蓄積期間である。
【０００４】
このような光センサ回路にあっては、図４の入射光量に対する電圧値に規定されたセンサ信号Ｖｏの出力特性Ａで示すように、入射光量に応じてフォトダイオードＰＤに流れるセンサ電流に対してリニアな出力特性を示すものとなっている。
【０００５】
また、最近、図１に示す構成による光センサ回路にあって、対数出力特性をもたせることによってダイナミックレンジを拡大して光信号の検出を高感度で行わせることができるようにするべく、トランジスタＱ１によりフォトダイオードＰＤに流れるセンサ電流を弱反転状態で対数特性をもって電圧信号Ｖｐｄに変換させ、その対数特性に変換された電圧信号（寄生容量Ｃの端子電圧）を増幅して出力させるようにしたものが開発されている。
【０００６】
このような対数出力特性をもって光センサ回路を画素に用いたイメージセンサでは、各光センサ回路におけるフォトダイオードＰＤに充分な光量をもって入射光Ｌｓが当たっているときには、トランジスタＱ１には充分なセンサ電流が流れることになり、そのトランジスタＱ１の抵抗値もさほど大きくないことから、イメージセンサとして残像を生ずることがないような充分な応答速度をもって光信号の検出を行わせることができる。
【０００７】
しかし、フォトダイオードＰＤの入射光Ｌｓの光量が少なくなってトランジスタＱ１に流れる電流が小さくなると、トランジスタＱ１はそれに流れる電流が１桁小さくなるとその抵抗値が１桁大きくなるように動作するように設定されていることから、トランジスタＱ１の抵抗値が増大し、フォトダイオードＰＤの寄生容量Ｃとの時定数が大きくなってその寄生容量Ｃに蓄積された電荷を放電するのに時間がかかるようになる。そのため、入射光Ｌｓの光量が少なくなるにしたがって、残像が長時間にわたって観測されることになる。
【０００８】
そのため、このような光センサ回路を画素に用いたＭＯＳ型のイメージセンサにあって、撮影に先がけて各光センサ回路におけるトランジスタＱ１のドレイン電圧ＶＤを所定時間だけ撮影時の定常値よりも低く設定することにより、フォトダイオードＰＤの寄生容量Ｃに蓄積された残留電荷を排出して初期化することにより、センサ電流に急激な変化が生じても即座にそのときの入射光Ｌｓの光量に応じた電圧信号Ｖｐｄが得られるようにして、入射光量が少ない場合でも残像が生ずることがないようにしている（特開２０００−３２９６１６号公報参照）。
【０００９】
図３は、そのときの光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１はトランジスタＱ１のドレイン電圧ＶＤを一時的にローレベルＬに切り繁える初期化のタイミングを、ｔ２は光信号の検出タイミングを示している。
【００１０】
このような光センサ回路にあっては、図４の入射光量に対する電圧値に規定されたセンサ信号Ｖｏの出力特性Ｂに示すように、入射光量に応じてフォトダイオードＰＤに流れるセンサ電流が多いときには対数出力特性を示すが、センサ電流が少ないときにはフォトダイオードＰＤの寄生容量Ｃの充電に応答遅れを生じてほぼ線形の非対数出力特性を示すようになっている。図中、ＷＡは非対数応答領域を示し、ＷＢは対数応答領域を示している。
【００１１】
【発明が解決しようとする課題】
解決しようとする問題点は、画素を主走査方向に１ライン分配設して、画像に対して副走査させることによって画素単位による画情報の読取りを行わせるラインイメージセンサにあっては高速で画像の読取り走査を行わせる必要があるが、ＭＯＳ型の光センサ回路を画素に用いたものでは高速での読取り走査を行わせると充分な光電荷の蓄積時間をとることができず、感度が低下してしまい、特に低照度時に残像の影響が顕著になってしまうことである。
【００１２】
【課題を解決するための手段】
本発明は、ＭＯＳ型の光センサ回路を画素に用いたラインイメージセンサにあって、高速での画像の読取り走査を行わせても感度が低下することなく低照度から高照度にいたるまで常に良好な画素単位による画情報の読取りを行わせることができるようにするべく、対数出力特性を有するＭＯＳ型ラインイメージセンサとリニア出力特性を有するＭＯＳ型ラインイメージセンサとを同一の画像を撮影できるように併設し、入射光量が所定値よりも少ない低照度時にリニア出力特性を有するＭＯＳ型ラインイメージセンサの出力を選択し、入射光量が所定以上の高照度時に対数出力特性を有するＭＯＳ型ラインイメージセンサの出力を選択する手段を設けるようにしている。
【００１３】
【実施例】
本発明にあっては、図５に示すように、リニア出力特性を有するＭＯＳ型ラインイメージセンサ１と、対数出力特性を有するＭＯＳ型ラインイメージセンサ２とを同一の画像を撮影できるように併設し、入射光量が所定値よりも少ない低照度時にリニア出力特性を有するＭＯＳ型ラインイメージセンサ１の出力を選択し、入射光量が所定以上の高照度時に対数出力特性を有するＭＯＳ型ラインイメージセンサ２の出力を選択する信号選択回路３を設けるようにしている。図中、Ｄ１〜Ｄｎは主走査方向に１ライン分配設された光センサ回路からなる画素を示し、６は各画素Ｄ１〜Ｄｎからセンサ信号の読出しを時系列的に行わせる主走査回路を示している。
【００１４】
具体的には、信号選択回路３において、各ラインイメージセンサ１，２における出力のしきい値を予め設定して、そのしきい値よりも小さい領域ではリニア出力特性を有するラインイメージセンサ１の出力を選択し、そのしきい値以上の領域では対数出力特性を有するラインイメージセンサ２の出力を選択するようにしている。
【００１５】
ここでは、リニア出力特性を有するラインイメージセンサ１と、対数出力特性を有するラインイメージセンサ２とを副走査Ｙ方向に対して前後に配列して、コントローラ４の制御下において各ラインイメージセンサ１，２におけるセンサ信号の読出しを同時に行わせるようにしたうえで、前方に配されるリニア出力特性を有するラインイメージセンサ１の出力系統に信号遅延回路５を設けて、両ラインイメージセンサ１，２における各画素の出力タイミングが揃うようにしている。
【００１６】
なお、リニア出力特性を有するラインイメージセンサ１と対数出力特性を有するラインイメージセンサ２とを併設するに際して、副走査Ｙ方向に対して対数出力特性を有するラインイメージセンサ２を前方に配設して、そのラインイメージセンサ１の出力系統に信号遅延回路５を設けるようにしてもよいことはいうまでもない。
【００１７】
図６は、信号選択回路３から出力するセンサ信号Ｖｏ′の特性を示している。ここで、Ｉｔｈはリニア出力特性を有するラインイメージセンサ１と対数出力特性を有するラインイメージセンサ２との各センサ信号の切り換えを行わせるときのセンサ電流のしきい値を、Ｖｔｈはリニア出力特性を有するラインイメージセンサ１と対数出力特性を有するラインイメージセンサ２との各センサ信号の切り換えを行わせるときの出力のしきい値を示している。
【００１８】
このように、本発明によれば、信号選択回路３により、予め設定されたしきい値Ｖｔｈよりも小さい領域ではリニア出力特性を有するラインイメージセンサ１の出力を選択し、そのしきい値Ｖｔｈ以上の領域では対数出力特性を有するラインイメージセンサ２の出力を選択することにより、高速での画像の読取り走査を行わせても感度が低下することなく、低照度時に残像の影響が生ずることなく、家照度から高照度にいたるまでの全領域において常に良好な画情報の読取りを行わせることができるようになる。
【００１９】
図７は、図１に示す光センサ回路を画素として、４つの画素を主走査Ｘ方向に配設したリニア出力特性をもたせたラインイメージセンサの一構成例を示している。図中、６は各画素の出力用トランジスタＱ３に読出し信号Ｖｓを順次与えて、各画素のセンサ信号Ｓｏを時系列的に読み出す主走査回路である。ここでは、各画素から読み出されたセンサ信号Ｓｏをバイアス回路７によって電圧値に規定してセンサ信号Ｖｏとして出力するようにしている。また、８は初期化時にコントローラ（図示せず）の制御下においてトランジスタＱ１のゲート電圧ＶＧを一時的にハイレベルＨに切りえる電圧切換回路である。
【００２０】
図８は、リニア出力特性をもたせたラインイメージセンサにあって、ここでは主走査回路６から順次出力する読出し信号Ｖｓを各画素のトランジスタＱ１のゲート電圧ＶＧを一時的にハイレベルＨにする初期化信号ＶＧＨに用いるようにして、一つの画素のセンサ信号Ｓｏが読み出されると、その前に読み出された画素が初期化されるようにしている。
【００２１】
図９は、リニア出力特性をもたせたラインイメージセンサにあって、ここでは各画素のセンサ信号Ｓｏの出力側にサンプルアンドホールド回路９をそれぞれ設けるようにしている。ラインイメージセンサでは、主走査Ｘ方向に各画素を配設して、画像に対して副走査Ｙ方向に移動して画情報の読取りを行わせるようにしているので、各画素の出力側にサンプルアンドホールド回路９をそれぞれ設けることにより、各画素の出力タイミングを揃えることができるようになる。
【００２２】
図１０は、図１に示す光センサ回路を画素として、４つの画素を主走査Ｘ方向に配設した対数出力特性をもたせたラインイメージセンサの一構成例を示している。図中、６は各画素の出力用トランジスタＱ３に読出し信号Ｖｓを順次与えて、各画素のセンサ信号Ｓｏを時系列的に読み出す主走査回路である。ここでは、各画素から読み出されたセンサ信号Ｓｏをバイアス回路７によって電圧値に規定してセンサ信号Ｖｏとして出力するようにしている。また、１０は初期化時にコントローラ（図示せず）の制御下においてトランジスタＱ１のドレイン電圧ＶＤを一時的にローレベルＬに切りえる電圧切換回路である。
【００２３】
図１１は、対数出力特性をもたせたラインイメージセンサにあって、ここでは特にドレイン電圧ＶＤを一時的にローレベルＬに切りえる電圧切換回路１０を設けることなく、各画素のドレイン電圧ＶＤをハイレベルＨとローレベルＬとに切り換えるスイッチＳＷをそれぞれ設けて、主走査回路６から順次出力する読出し信号ＶｓをそのスイッチＳＷをローレベルＬ側に切り換える初期化信号ＶＧＬに用いるようにして、一つの画素のセンサ信号Ｓｏが読み出されると、その前に読み出された画素が初期化されるようにしている。
【００２４】
図１２は、対数出力特性をもたせたラインイメージセンサにあって、ここでは各画素のセンサ信号Ｓｏの出力側にサンプルアンドホールド回路９をそれぞれ設けるようにしている。ラインイメージセンサでは、主走査Ｘ方向に各画素を配設して、画像に対して副走査Ｙ方向に移動して画情報の読取りを行わせるようにしているので、各画素の出力側にサンプルアンドホールド回路９をそれぞれ設けることにより、各画素の出力タイミングを揃えることができるようになる。
【００４２】
【発明の効果】
以上、本発明は、ＭＯＳ型の光センサ回路を画素に用いたラインイメージセンサにあって、対数出力特性を有するＭＯＳ型ラインイメージセンサとリニア出力特性を有するＭＯＳ型ラインイメージセンサとを同一の画像を撮影できるように併設して、入射光量が所定値よりも少ない低照度時にはリニア出力特性を有するＭＯＳ型ラインイメージセンサの出力を選択し、入射光量が所定以上の高照度時には対数出力特性を有するＭＯＳ型ラインイメージセンサの出力を選択するようにしているので、高速での画像の読取り走査を行わせても感度が低下することなく、低照度時に残像の影響が生ずることなく、高照度時には広いダイナミックレンジをもって、家照度から高照度にいたるまでの全領域において常に良好な画情報の読取りを行わせることができるという利点を有している。
【図面の簡単な説明】
【図１】一般的なＭＯＳ型イメージセンサの画素に用いられる光センサ回路を示す電気回路図である。
【図２】リニア出力特性を有する光センサ回路における各部信号のタイムチャートである。
【図３】対数出力特性を有する光センサ回路における各部信号のタイムチャートである。
【図４】光センサ回路における入射光量に対するセンサ信号の出力特性を示す図である。
【図５】本発明によるラインイメージセンサの一実施例を示すブロック構成図である。
【図６】同実施例における信号選択回路から出力するセンサ信号の出力特性を示す図である。
【図７】光センサ回路を画素として、４つの画素を主走査Ｘ方向に配設したリニア出力特性をもたせたラインイメージセンサの一構成例を示す電気回路図である。
【図８】光センサ回路を画素として、４つの画素を主走査Ｘ方向に配設したリニア出力特性をもたせたラインイメージセンサの他の構成例を示す電気回路図である。
【図９】光センサ回路を画素として、４つの画素を主走査Ｘ方向に配設したリニア出力特性をもたせたラインイメージセンサのさらに他の構成例を示す電気回路図である。
【図１０】光センサ回路を画素として、４つの画素を主走査Ｘ方向に配設した対数出力特性をもたせたラインイメージセンサの一構成例を示す電気回路図である。
【図１１】光センサ回路を画素として、４つの画素を主走査Ｘ方向に配設した対数出力特性をもたせたラインイメージセンサの他の構成例を示す電気回路図である。
【図１２】光センサ回路を画素として、４つの画素を主走査Ｘ方向に配設した対数出力特性をもたせたラインイメージセンサのさらに他の構成例を示す電気回路図である。
【符号の説明】
１　リニア出力特性を有するＭＯＳ型ラインイメージセンサ
２　対数出力特性を有するＭＯＳ型ラインイメージセンサ
３　信号選択回路
４　コントローラ
５　信号遅延回路
６　主走査回路
７　バイアス回路
８　ゲート電圧切換回路
９　サンプルアンドホールド回路
１０　ドレイン電圧切換回路
【図１】
2004104740.tif 000003
【図２】
2004104740.tif 000004
【図３】
2004104740.tif 000005
【図４】
2004104740.tif 000006
【図５】
2004104740.tif 000007
【図６】
2004104740.tif 000008
【図７】
2004104740.tif 000009
【図８】
2004104740.tif 000010
【図９】
2004104740.tif 000011
【図１０】
2004104740.tif 000012
【図１１】
2004104740.tif 000013
【図１２】
2004104740.tif 000014