(57)【要約】　　　（修正有）【課題】ばらつきを抑制した出力を得られる電流信号出力回路を実現する。【解決手段】電流信号制御回路は第１から第６のスイッチ、第１、２の容量素子、第１、２のトランジスタを備え、第１スイッチの第１、２端子は夫々電圧信号線と第１容量素子の第１端子に、第１容量素子の第２端子は第１トランジスタのゲート電極に、第３スイッチの第１、２端子は夫々第１トランジスタのゲート電極と第２主電極に、第１トランジスタの第１、２主電極は夫々第１電源と第４スイッチの第１端子に、第２スイッチの第１、２端子は夫々電圧信号線と第２容量素子の第１端子に、第２容量素子の第２端子は第２トランジスタのゲート電極に、第５スイッチの第１、２端子は夫々第２トランジスタのゲート電極と第２主電極に、第２トランジスタの第１、２主電極は夫々第１電源と第６スイッチの第１端子に接続され、第１から第６スイッチを制御し、第４、６スイッチから電流を出力する。【選択図】図１
2004145296.tif 000002
【特許請求の範囲】
【請求項１】
入力される電圧信号に応じて電流信号を出力する電流信号出力回路であって、
　電流信号制御回路を有しており、
　該電流信号制御回路は、
　少なくとも、第１から第６のスイッチと、第１、第２の容量素子と、第１、第２のトランジスタとを備えており、
　第１のスイッチの第１端子は電圧信号を与える電圧信号線に接続され、第１のスイッチの第２端子は第１の容量素子の第１端子に接続され、
　第１の容量素子の第２端子は第１のトランジスタのゲート電極に接続され、
　第３のスイッチの第１端子と第２端子とは第１のトランジスタのゲート電極と第２主電極とに夫々接続され、
　第１のトランジスタの第１主電極は第１の電源に接続され、
　第１のトランジスタの第２主電極は第４のスイッチの第１端子に接続され、
　第２のスイッチの第１端子は電圧信号を与える電圧信号線に接続され、第２のスイッチの第２端子は第２の容量素子の第１端子に接続され、
　第２の容量素子の第２端子は第２のトランジスタのゲート電極に接続され、
　第５のスイッチの第１端子と第２端子とは第２のトランジスタのゲート電極と第２主電極とに夫々接続され、
　第２のトランジスタの第１主電極は第１の電源に接続され、
　第２のトランジスタの第２主電極は第６のスイッチの第１端子に接続され、
　第４及び第６のスイッチの第２端子は互いに接続されて前記電流信号を出力する電流信号出力端子とされ、
　第１から第６のスイッチの制御端子は、夫々第１から第６の制御信号線に接続されていることを特徴とする電流信号出力回路。
【請求項２】
入力される電圧信号に応じて電流信号を出力する電流信号出力回路であって、
　電流信号制御回路を有しており、
　該電流信号制御回路は、
　少なくとも、第１から第８のスイッチと、第１、第２の容量素子と、第１から第４のトランジスタとを備えており、
　第１のスイッチの第１端子は電圧信号を与える電圧信号線に接続され、第１のスイッチの第２端子は第１の容量素子の第１端子に接続され、
　第１の容量素子の第２端子は第１のトランジスタのゲート電極に接続され、
　第３のスイッチの第１端子と第２端子とは第１のトランジスタのゲート電極と第２主電極とに夫々接続され、
　第１のトランジスタの第１主電極は第１の電源に接続され、
　第１のトランジスタの第２主電極は第４のスイッチの第１端子と第７のスイッチの第１端子とに接続され、
　第７のスイッチの第２端子は第３のトランジスタの第１主電極に接続され、
　第３のトランジスタはゲート電極と第１主電極又は第２主電極とが短絡されており且つ第２主電極は第２の電源に接続され、
　第２のスイッチの第１端子は電圧信号を与える電圧信号線に接続され、第２のスイッチの第２端子は第２の容量素子の第１端子に接続され、
　第２の容量素子の第２端子は第２のトランジスタのゲート電極に接続され、
　第５のスイッチの第１端子と第２端子とは第２のトランジスタのゲート電極と第２主電極とに夫々接続され、
　第２のトランジスタの第１主電極は第１の電源に接続され、
　第２のトランジスタの第２主電極は第６のスイッチの第１端子と第８のスイッチの第１端子とに接続され、
　第８のスイッチの第２端子は第４のトランジスタの第１主電極に接続され、
　第４のトランジスタはゲート電極と第１主電極又は第２主電極とが短絡されており且つ第２主電極は第２の電源に接続され、
　第４及び第６のスイッチの第２端子は互いに接続されて外部に前記電流信号を出力する電流信号出力端子とされ、
　第１から第８のスイッチの制御端子は、夫々第１から第８の制御信号線に接続されていることを特徴とする電流信号出力回路。
【請求項３】
第３のスイッチと第７のスイッチの双方が導通する期間を設ける及び／又は第５のスイッチと第８のスイッチの双方が導通する期間を設けたことを特徴とする請求項２に記載の電流信号出力回路。
【請求項４】
入力される電圧信号に応じて電流信号を出力する電流信号出力回路であって、
　電流信号制御回路を有しており、
　該電流信号制御回路は、
　少なくとも、第１及び第３のスイッチと、第１の容量素子と、第１のトランジスタとを備えており、
　第１のスイッチの第１端子は電圧信号を与える電圧信号線に接続され、第１のスイッチの第２端子は第１の容量素子の第１端子に接続され、
　第１の容量素子の第２端子は第１のトランジスタのゲート電極に接続され、
　第３のスイッチの第１端子と第２端子とは第１のトランジスタのゲート電極と第２主電極とに夫々接続され、
　第１のトランジスタの第１主電極は第１の電源に接続されていることを特徴とする電流信号出力回路。
【請求項５】
前記第３のスイッチを介して第１のトランジスタのゲート電極を充電した後、第１のトランジスタのゲート電極の電圧が閾値電圧に近づくように放電させてから、前記第１のスイッチに与えられる電圧信号に応じた電圧に第１のトランジスタのゲート電極を充電し、該充電された状態に応じた電流信号を前記第１のトランジスタの第２主電極から電流信号を出力する請求項４に記載の電流信号出力回路。
【請求項６】
入力される電圧信号に応じて電流信号を出力する電流信号出力回路であって、
　電流信号制御回路を有しており、
　該電流信号制御回路は、
　少なくとも、第１のスイッチと、第１の容量素子と、第１のトランジスタとを備えており、
　第１のスイッチの第１端子は電圧信号を与える電圧信号線に接続され、第１のスイッチの第２端子は第１の容量素子の第１端子に接続され、
　第１の容量素子の第２端子は第１のトランジスタのゲート電極に接続され、
　第１のトランジスタの第１主電極は第１の電源に接続されていることを特徴とする電流信号出力回路。
【請求項７】
前記第１のトランジスタのゲート電極の電圧が閾値電圧に近づくように放電させてから、前記第１のスイッチに与えられる電圧信号に応じた電圧に第１のトランジスタのゲート電極を充電し、該充電された状態に応じた電流信号を前記第１のトランジスタの第２主電極から出力する請求項６に記載の電流信号出力回路。
【請求項８】
第１のスイッチに与えられる電圧信号が基準レベルになっている期間において、前記第１のトランジスタのゲート電極の電圧が閾値電圧に近づくように放電させることを特徴とする請求項５もしくは７に記載の電流信号出力回路。
【請求項９】
請求項４から８のいずれかに記載の電流信号制御回路を少なくとも２つ有しており、一方の電流信号制御回路において前記電流信号を出力しているときに、他方の電流信号制御回路において第１のトランジスタのゲート電極を電圧信号に応じた電圧に充電することを特徴とする電流信号出力回路。
【請求項１０】
請求項１から９のいずれかに記載の電流信号出力回路と、複数の表示素子とを備えており、前記電流信号出力回路が複数の前記表示素子に対して順次前記電流信号を供給することを特徴とする表示装置。
【請求項１１】
請求項９に記載の電流信号出力回路と、複数の表示素子とを備えており、前記電流信号出力回路が複数の前記表示素子に対して順次前記電流信号を供給するように構成されており、前記電流信号出力回路を構成する少なくとも２つの電流信号制御回路と前記複数の表示素子それぞれとの対応関係が非固定的に制御されることを特徴とする表示装置。
【請求項１２】
前記電流信号出力回路と、該電流信号出力回路が順次電流信号を供給する複数の表示素子とからなる組を複数備えており、各組に属する表示素子によって表示素子のマトリックスが構成されており、前記電流信号出力回路は該マトリックスの列方向の制御を行うものであり、更に該マトリックスの行方向の制御を行う行制御回路を有する請求項１０もしくは１１に記載の表示装置。
【請求項１３】
請求項１から３のいずれかに記載の電流信号出力回路を備えており、該電流信号出力信号からの信号の供給を受ける表示素子を２次元の領域に複数配置した表示装置であって、
　第４及び第６のスイッチを選択的に動作させる機能を有し、表示する映像信号のフレームによって第４及び第６のスイッチの動作を奇数行または偶数行で変更したことを特徴とする表示装置。
【請求項１４】
請求項１乃至１０いずれかに記載の電流信号出力回路を複数備えており、該電流信号出力回路から信号の供給を受けてそれぞれ異なる色の光を出力する複数の表示素子とを備えた表示装置において、
　電圧信号として３色の映像信号群が少なくとも入力されるものであり、３つの電流信号制御回路を一組とし、該一組の電流信号制御回路から出力される各色の映像信号に対応する電流信号を、映像信号フレーム単位で前記一組の電流信号制御回路に含まれる３つの電流信号制御回路間で切り替えて出力させる表示装置。
【請求項１５】
前記表示素子が、エレクトロルミネセンス素子を少なくとも含む請求項１０から１４のいずれかに記載の表示装置。
【請求項１６】
前記表示素子が画素回路を有しており、該画素回路は前記電流信号出力回路からの信号に対応した電圧値を保持し、該保持した電圧値に応じた電流値を出力するものである請求項１０から１５いずれかに記載の表示装置。
【請求項１７】
情報表示装置であって、情報入力部と、該情報入力部に入力される情報に基づいて表示を行う請求項１０から１６のいずれかに記載の表示装置とを有する情報表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、電流信号を出力する電流信号出力回路に関する。また該電流信号出力回路を用いた表示装置に関する。
【背景技術】
【０００２】
　従来から種々の表示装置が知られている。表示装置の一例としてエレクトロルミネセンス素子を用いた表示装置がある。その例が、特許文献１に記載されている。
【０００３】
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
　本発明者は、表示装置の構成として種々の構成を検討してきた。
【０００５】
　以下にエレクトロルミネセンス素子を用いた表示装置として検討してきた構成を説明する。
【０００６】
　エレクトロルミネセンス（ＥＬ）素子は一般にＴＦＴで構成された画素表示回路を２次元に配列したパネル型画像表示システム（以後ＥＬパネルと言う）等に応用されている。このＥＬ素子の発光設定方式としては電圧設定方式と電流設定方式とを挙げることができる。
【０００７】
　＜電圧設定方式によるＥＬパネル＞
　電圧設定方式によるカラー化したＥＬパネルの回路構成を図１２に示す。
【０００８】
　入力映像信号１０は、赤、緑、青（ＲＧＢ）各色ごとに設けられたＥＬパネルの水平画素数の３倍数設けられた列制御回路２２に適宜入力される。また、水平走査制御信号１１ａは入力回路６に入力され水平走査制御信号１１を出力し、該水平走査制御信号１１は水平画素数のレジスタからなる水平シフトレジスタ３に入力される。水平走査制御信号１１は水平クロック信号と水平走査開始信号からなる。そして水平シフトレジスタ３の各端子から出力される水平サンプリング信号群１７は各々が受け持つ列制御回路２２に入力される。
【０００９】
　列制御回路２２の構成は、図１４に示す様に水平サンプリング信号ＳＰがＭ１００／Ｇに接続され、Ｍ１００／Ｓに入力映像信号ｖｉｄｅｏ（ここではＲＧＢの１つ）が接続され、Ｍ１００／Ｄに列制御信号１４である映像電圧データｖ（ｄａｔａ）を出力する非常に簡単な構成である。
【００１０】
　尚、本明細書中においては説明の便宜上、トランジスタのゲート電極、ソース電極、ドレイン電極をそれぞれ／Ｇ、／Ｓ、／Ｄの略号にて示し、また信号とそれを供給する信号線とを区別せずに表現する。
【００１１】
　画像表示領域９には各々同等の構成を有する画素回路２が２次元に配置され、各々ＲＧＢのＥＬ表示素子の駆動を受け持ち、３個対の画素回路２で１画素の表示を受け持つことになる。
【００１２】
　列制御回路２２から出力される映像電圧データｖ（ｄａｔａ）は、同じ列に配置された画素回路２群に入力される。また、垂直走査制御信号１２ａは入力回路７を介して垂直走査制御信号１２を出力し、該垂直走査制御信号１２はＥＬパネルの垂直画素数に等しいレジスタを含む垂直シフトレジスタ５に入力される。この垂直走査制御信号１２は垂直クロック信号と垂直走査開始信号からなる。そして垂直シフトレジスタの各出力端子から出力される行制御信号２０は、同じ行に配置されている画素回路２に入力される。
【００１３】
　〔電圧設定方式の画素回路〕
　電圧設定方式の画素回路２の構成を図１３に示す。
【００１４】
　電圧データｖ（ｄａｔａ）はＭ３００／Ｓに接続される。また、行制御信号２０はＰ１３、Ｐ１４、Ｐ１５に対応し、各々Ｍ３００／Ｇ、Ｍ２００／Ｇ、Ｍ４００／Ｇに接続される。Ｍ３００／Ｄは容量Ｃ２００に接続され、容量Ｃ２００はソースが電源に接続されたＭ１００／Ｇと容量Ｃ１００に接続される。そしてＭ１００／ＤとＭ１００／Ｇは各々Ｍ２００／ＤとＭ２００／Ｓに接続され、Ｍ１００／ＤはＭ４００／Ｓに接続されＭ４００／Ｄは一端が接地されたＥＬ素子の電流注入端子に接続される。
【００１５】
　次に図１２のＥＬパネルの動作について図１５のタイムチャートを使用して説明する。（ａ）は入力映像信号ｖｉｄｅｏを示し、（ｂ）は水平サンプリング信号ＳＰ、（ｃ）〜（ｅ）は該当行の行制御信号Ｐ１３〜Ｐ１５を示す。尚、図１５では３水平期間、つまり３行期間を示している。
【００１６】
　まず入力映像信号の水平ブランキング期間内の時間ｔ１〜ｔ２において各水平サンプリングパルスＳＰは一斉にＨレベルに変化し、このとき入力映像信号であるブランキング電圧が列制御信号１４とされる。尚、図１５（ｂ）のＳＰにおいては、該当列の水平サンプリング信号を太線で示している。
【００１７】
　◇時刻ｔ５以前（発光保持期間）
　時間ｔ１〜ｔ５において該当行の画素回路２の行制御信号Ｐ１３〜Ｐ１５は、各々Ｈレベル、Ｈレベル、Ｌレベルになっており、時間ｔ１〜ｔ２において各水平サンプリングパルスＳＰが一斉にＨレベルに変化しても、該当画素回路２のＭ２００、Ｍ３００、Ｍ４００が各々ＯＦＦ、ＯＦＦ、ＯＮのままであるので、容量Ｃ１００及びＭ１００のゲート容量の保持電圧である該当画素回路２のＭ１００／Ｇ電圧によって決定されるＭ１００のドレイン電流が該当ＥＬ素子に注入され発光を継続している。尚、水平ブランキング期間内の時間ｔ１〜ｔ２においては、入力映像信号ｖｉｄｅｏ電圧は図１５に示すように黒レベル近傍の電圧Ｖｂｌである。
【００１８】
　◇時刻ｔ５〜ｔ９（発光設定期間）
　時刻ｔ５において、該当行の行制御信号Ｐ１３及びＰ１５はＬレベル及びＨレベルに変化する。時間ｔ５〜ｔ６において、再び各水平サンプリングパルスＳＰは一斉にＨレベルに変化するとともに、このとき入力映像信号であるブランキング電圧が列制御信号１４とされる。
【００１９】
　このとき、該当行の図１３に示す画素回路２において、Ｍ４００はＯＦＦして該当ＥＬ素子への電流供給は無くなるため該当ＥＬ素子は消灯する。またＭ２００及びＭ３００は各々ＯＮ及びＯＮ状態になっているので（ＶＣＣ−Ｍ１００／Ｇ）電圧がＭ１００の閾電圧Ｖｔｈに漸近するように容量Ｃ１００、Ｃ２００及びＭ１００のゲート容量は放電動作するため、Ｍ１００のドレイン電流は非常に小さい値にリセットされる。尚、水平ブランキング期間内の時間ｔ５〜ｔ６においても、入力映像信号ｖｉｄｅｏ電圧は図１５に示すようにｔ１〜ｔ２と同様に黒レベル近傍の電圧Ｖｂｌである。
【００２０】
　時刻ｔ６において、ＳＰ及びＰ１４は各々Ｌレベル及びＨレベルになるが、該当画素回路２の（ＶＣＣ−Ｍ１００／Ｇ）電圧は引き続きＭ１００の閾電圧Ｖｔｈである。
【００２１】
　時間ｔ７〜ｔ８において該当列のＳＰがＨレベルになり、この時の入力映像信号値ｄ２がｖ（ｄａｔａ）として該当画素回路２に入力される。このとき該当画素回路２のＭ１００／Ｇ電圧は電圧ΔＶだけ電圧変化する。電圧ΔＶは概略（１）式に示される。
【００２２】
　　ΔＶ＝−ｄ２×Ｃ２００÷（Ｃ２００＋Ｃ１００＋Ｃ（Ｍ１００））　・・・（１）
【００２３】
　ここで、Ｃ（Ｍ１００）は該当画素回路２内のＭ１００のゲート入力容量を示している。
【００２４】
　時刻ｔ８において再びＳＰはＬレベルに変化して（１）式で示されるＭ１００／Ｇ電圧の変化は保持され、時刻ｔ９までこの状態を保持する。
【００２５】
　◇時刻ｔ９以降（発光保持期間）
　時刻ｔ９において、Ｐ１３及びＰ１５は再びＨレベル及びＬレベルに変化して、該当画素回路２のＭ３００及びＭ４００はＯＦＦ及びＯＮ状態になる。こうして変化した該当画素回路のＭ１００／Ｇ電圧によって決定されるＭ１００のドレイン電流が該当ＥＬ素子に注入され、発光量の変化が起こり、この状態が保持される。
【００２６】
　時間ｔ９〜ｔ１０及び時間ｔ１１〜ｔ１２において該当のＳＰ信号はＨレベルに変化するが、該当画素回路２のＭ３００がＯＦＦであるので該当ＥＬ素子の発光動作に影響はない。
【００２７】
　（１）式は、発光量が入力映像信号ｖｉｄｅｏの水平ブランキング期間中のＶｂｌを基準とした電圧値（ｄ２）によって設定できることを意味している。画素回路２のＭ１００のドレイン電流Ｉｄは、（２）式によって概略示すことができる。
【００２８】
　　Ｉｄ＝β×ΔＶ2　・・・（２）
【００２９】
　ＥＬ素子は基本的に注入電流に比例した発光動作をするので、図１２で示した電圧設定方式のＥＬパネルにおいて、各画素のＥＬ素子の発光量はブランキング電圧を基準とした入力映像信号レベルの２乗に比例した値で制御可能であることが（２）式より分かる。電圧設定方式のＥＬパネルは、画素回路２を除くと実績のある液晶パネルの回路構成を流用できる。
【００３０】
　＜電流設定方式によるＥＬパネル＞
　電流設定方式によるカラー化したＥＬパネルの回路構成を図３に示す。まず、図１２の電圧設定方式によるＥＬパネルとの違いについて説明する。
【００３１】
　補助列制御信号１３ａは入力回路８を介して補助列制御信号１３を出力し、該補助列制御信号１３はゲート回路４及び１６に入力される。また、水平シフトレジスタ３の各端子に出力される水平サンプリング信号群１７はゲート回路１５に入力され、変換された水平サンプリング信号群１８が列制御回路１に入力される。ゲート回路１５にはゲート回路１６から出力される制御信号２１が入力される。列制御回路１にはゲート回路４から出力される制御信号１９が入力される。
【００３２】
　〔列制御回路〕
　電流設定方式のＥＬパネルの水平画素数と同数配列される列制御回路１の構成を図８に示す。
【００３３】
　入力映像情報は入力映像信号ｖｉｄｅｏ及び基準信号ＲＥＦであり、各々Ｍ１００／Ｓ、Ｍ２００／Ｓ及びＭ５００／Ｓ、Ｍ６００／Ｓに入力される。また、ゲート回路１５より出力される水平サンプリング信号群１８は各々ＳＰａ及びＳＰｂからなり、列制御回路１のＭ１００／Ｇ、Ｍ５００／Ｇ及びＭ２００／Ｇ、Ｍ６００／Ｇに接続される。そしてＭ１００／Ｄ、Ｍ２００／Ｄ、Ｍ５００／Ｄ及びＭ６００／Ｄには各々容量Ｃ１００、Ｃ２００、Ｃ３００及びＣ４００が接続されるとともに、Ｍ３００／Ｓ、Ｍ４００／Ｓ、Ｍ７００／Ｓ、及びＭ８００／Ｓが接続される。制御信号１９はＰ１１及びＰ１２であり各々Ｍ３００／Ｇ、Ｍ７００／Ｇ及びＭ４００／Ｇ、Ｍ８００／Ｇに接続される。Ｍ３００／ＤとＭ４００／Ｄ及びＭ７００／ＤとＭ８００／Ｄは各々接続されてｖ（ｄａｔａ）及びｖ（ＲＥＦ）として電圧電流変換回路ｇｍに入力される。また、電圧電流変換回路ｇｍには基準電流設定バイアスＶＢが入力され列制御信号１４として使用される電流信号ｉ（ｄａｔａ）を出力する。
【００３４】
　電圧電流変換回路の構成例を図１０（ａ）に示す。基本的動作は一般的なので説明は省くが、留意点としては省電力を目指すＥＬパネルにおいて例えば２００ｐｐｉＥＬパネルを想定すると、各画素のＥＬ素子への注入電流が小さく、最大電流で１μＡを大きく下回り１００ｎＡを想定していることである。この条件で、できる限り線形な電圧電流変換特性を得るためには、Ｍ２００，Ｍ３００のゲート領域のＷ／Ｌ比を小さくして、電流駆動能力を小さくしておく必要がある。
【００３５】
　図１０（ｂ）に図１０（ａ）の電圧電流変換特性を示す。図１０（ａ）の電圧電流変換回路では最小電圧Ｖ１（黒レベル）における最小電流Ｉ１（黒電流）をゼロ電流にする設計が難しい。黒電流Ｉ１がゼロ電流にできないと画像表示パネルとして重要なコントラストが確保できなくなる。
【００３６】
　この点に関して対策した電圧電流変換回路の構成例を図１１（ａ）に示す。第１のソースカップル回路Ｍ２００、Ｍ３００の各ドレイン端子に各々ソースが接地されドレインとゲートが短絡されたＭ６００、Ｍ７００を接続する。さらにソースが電源に接続されゲートが基準電流バイアスＶＢに接続された第２の基準電流源として動作するＭ８００を設け、Ｍ８００／Ｄを第２のソースカップル回路Ｍ９００、Ｍ１０００に接続し、Ｍ９００／Ｇ及びＭ１０００／Ｇを各々Ｍ７００／Ｄ、Ｍ６００／Ｄに接続する。そしてＭ１０００／Ｄから図１０（ａ）の電圧電流変換回路と同様にＭ４００及びＭ５００のカレントミラー回路を介して列制御信号１４となる電流信号ｉ（ｄａｔａ）を出力する。図１１（ａ）においてＭ６００及びＭ７００の電流駆動能力をＭ９００及びＭ１０００より小さくするため、Ｍ６００及びＭ７００のゲート領域のＷ／Ｌ比をＭ９００及びＭ１０００のゲート領域のＷ／Ｌ比より小さくしておく。
【００３７】
　このように設計された図１１（ａ）の電圧電流変換回路の電圧電流変換特性を図１１（ｂ）に示す。黒レベルＶ１における黒電流Ｉ１が小さくすることができるとともに、電圧電流変換特性の線形性を崩すことなく実現できる。
【００３８】
　列制御回路の動作を図９のタイムチャートで説明する。
【００３９】
　時刻ｔ１において制御信号Ｐ１１、Ｐ１２は各々Ｌレベル、Ｈレベルに変化する。
【００４０】
　時間ｔ１〜ｔ４の入力映像信号の有効期間において水平サンプリング信号群ＳＰａが発生する。この時間ｔ２〜ｔ３において該当列のＳＰａが発生して、この時点のｖｉｄｅｏ及びＲＥＦを容量Ｃ１００及びＣ３００にサンプリングして時刻ｔ３以降ホールドする。
【００４１】
　時刻ｔ４において、制御信号Ｐ１１、Ｐ１２は各々Ｈレベル、Ｌレベルに変化し、電圧電流変換回路に入力される（ｖ（ｄａｔａ）−ｖ（ＲＥＦ））はｄ１となり、時間ｔ２〜ｔ３に取り込まれた映像情報に基づいて時間ｔ４〜ｔ７の間電流信号ｉ（ｄａｔａ）を列制御信号１４として出力する。
【００４２】
　時間ｔ４〜ｔ７の入力映像信号の有効期間において水平サンプリング信号群ＳＰｂが発生し、時間ｔ５〜ｔ６において該当列のＳＰｂが発生してこの時点の入力ｖｉｄｅｏ及びＲＥＦが容量Ｃ２００及びＣ４００にサンプリングされ、時刻ｔ６以降ホールドされる。
【００４３】
　時刻ｔ７において、制御信号Ｐ１１、Ｐ１２は再び各々Ｌレベル、Ｈレベルに変化し、電圧電流変換回路に入力される（ｖ（ｄａｔａ）−ｖ（ＲＥＦ））はｄ２となり、時間ｔ５〜ｔ６に取り込まれた映像情報に基づいて時間ｔ７から１水平走査期間、電流信号ｉ（ｄａｔａ）を列制御信号１４として出力する。
【００４４】
　時間ｔ７から１水平走査期間の入力映像信号の有効期間において再び水平サンプリング信号群ＳＰａが発生し、時間ｔ８〜ｔ９において該当列のＳＰａ発生してこの時点の入力ｖｉｄｅｏ及びＲＥＦが容量Ｃ２００及びＣ４００にサンプリングされ時刻ｔ９以降ホールドされる。
【００４５】
　以上の動作を繰り返すことによって、列制御信号１４である電流信号ｉ（ｄａｔａ）は入力映像信号ｖｉｄｅｏの水平走査周期毎に更新される線順次信号に変換される。
【００４６】
　〔電流設定方式の画素回路〕
　図６は電流設定方式の画素回路２の構成例である。Ｐ９及びＰ１０が行制御信号２０に対応し、列制御信号１４として電流信号ｉ（ｄａｔａ）が入力され、Ｍ１００／Ｄは接地されたＥＬ素子の電流注入端子に接続されている。
【００４７】
　図７のタイムチャートを使用して動作を説明する。時刻ｔ０以前において、該当ｍ行のＰ９及びＰ１０はＨレベルであるのでＭ３００及びＭ４００は共にＯＦＦであり容量Ｃ１００及びＭ１００のゲート容量に保持された充電電圧によって決定されたＭ１００／Ｇ電圧によってＥＬ素子に電流が注入され、これに応じて該当ＥＬ素子は発光している。
【００４８】
　時刻ｔ０において、該当行のＰ９、Ｐ１０は共にＬレベルに変化するとともに、ｍ行目の電流信号ｉ（ｍ）が確定する。即ち、Ｍ３００、Ｍ４００がともにＯＮになるためＭ２００に電流信号ｉ（ｍ）が供給され、これに応じてＭ２００／Ｇ電圧が設定され容量Ｃ１００及びＭ１００、Ｍ２００のゲート容量は充電され、電流信号ｉ（ｍ）に対応した電流が該当ＥＬ素子に注入され始める。
【００４９】
　電流信号ｉ（ｍ）が確定している時刻ｔ１において、Ｐ１０はＨレベルに変化してＭ３００はＯＦＦ状態になり、Ｍ２００／Ｇ電圧の設定動作は終了して保持動作に移行する。時刻ｔ２においてＰ９もＨレベルに変化してＭ２００への電流供給を停止するが、電流信号ｉ（ｍ）によって設定されたＭ２００／Ｇ電圧は保持されたままであり、引き続き再設定された注入電流によって該当ＥＬ素子が再設定されて発光を継続する。
【００５０】
　図４は電流設定方式の画素回路２の他の構成例である。Ｐ７及びＰ８が行制御信号２０に対応し、列制御信号１４として電流信号ｉ（ｄａｔａ）が入力され、Ｍ４００／Ｄは接地されたＥＬ素子の電流注入端子に接続されている。
【００５１】
　図５のタイムチャートを使用して動作を説明する。時刻ｔ０以前において、該当ｍ行のＰ７及びＰ８は各々Ｌレベル及びＨレベルであるのでＭ２００及びＭ３００は共にＯＦＦでありＭ４００がＯＮであるので容量Ｃ１００及びＭ１００のゲート容量に保持された充電電圧によって決定されたＭ１００／Ｇ電圧によってＥＬ素子に電流が注入されこれに応じて該当ＥＬ素子は発光している。
【００５２】
　時刻ｔ０において、該当行のＰ７及びＰ８は各々Ｈレベル及びＬレベルに変化するとともに、ｍ行目の電流信号ｉ（ｍ）が確定する。Ｍ２００、Ｍ３００がともにＯＮしＭ４００がＯＦＦするため、該当行ＥＬ素子への電流注入は停止して該当行のＥＬ素子は消灯する。さらにＭ１００に電流信号ｉ（ｍ）が供給されるため、これに応じてＭ１００／Ｇ電圧が設定され容量Ｃ１００及びＭ１００のゲート容量は充電される。
【００５３】
　電流信号ｉ（ｍ）が確定している時刻ｔ１において、Ｐ８は再びＨレベルに変化してＭ２００はＯＦＦ状態になり、Ｍ１００／Ｇ電圧の設定動作は終了して保持動作に移行する。
【００５４】
　時刻ｔ２においてＰ７はＬレベルに変化してＭ１００への電流供給を停止するとともにＭ４００がＯＮしてＭ１００／Ｇ電圧で設定されたＭ１００のドレイン電流が該当ＥＬ素子に注入されこれに応じて該当ＥＬ素子は時刻ｔ１以前の再設定された発光を開始しこれを再び設定されるまで継続する。
【００５５】
　本発明は以上の検討結果を踏まえ、これまで知られていなかった新規な電流信号出力回路を実現し、特にばらつきを抑制した出力を得られる電流信号出力回路を実現することを課題とする。また、それを用いて表示むらの少ない表示装置を実現することを課題とする。
【課題を解決するための手段】
【００５６】
　本発明に係る電流信号出力回路の発明の一つは以下のように構成される。すなわち、
　入力される電圧信号に応じて電流信号を出力する電流信号出力回路であって、
　電流信号制御回路を有しており、
　該電流信号制御回路は、
　少なくとも、第１から第６のスイッチと、第１、第２の容量素子と、第１、第２のトランジスタとを備えており、
　第１のスイッチの第１端子は電圧信号を与える電圧信号線に接続され、第１のスイッチの第２端子は第１の容量素子の第１端子に接続され、
　第１の容量素子の第２端子は第１のトランジスタのゲート電極に接続され、
　第３のスイッチの第１端子と第２端子とは第１のトランジスタのゲート電極と第２主電極とに夫々接続され、
　第１のトランジスタの第１主電極は第１の電源に接続され、
　第１のトランジスタの第２主電極は第４のスイッチの第１端子に接続され、
　第２のスイッチの第１端子は電圧信号を与える電圧信号線に接続され、第２のスイッチの第２端子は第２の容量素子の第１端子に接続され、
　第２の容量素子の第２端子は第２のトランジスタのゲート電極に接続され、
　第５のスイッチの第１端子と第２端子とは第２のトランジスタのゲート電極と第２主電極とに夫々接続され、
　第２のトランジスタの第１主電極は第１の電源に接続され、
　第２のトランジスタの第２主電極は第６のスイッチの第１端子に接続され、
　第４及び第６のスイッチの第２端子は互いに接続されて前記電流信号を出力する電流信号出力端子とされ、
　第１から第６のスイッチの制御端子は、夫々第１から第６の制御信号線に接続されていることを特徴とする電流信号出力回路、である。
【００５７】
　なお本発明においては、スイッチの第１端子、第２端子とは、スイッチがその間の導通を制御するところの２端子を意味しており、スイッチの導通はスイッチの制御端子に入力される制御信号により制御される。また、トランジスタの第１主電極、第２主電極とは、ゲート電極以外の２電極、即ちソース電極とドレイン電極とのいずれかを表している。また、容量素子の第１端子、第２端子とは、容量素子の２端子の各々を便宜上示すものに過ぎず、特別区別する意味を有するものではない。
【００５８】
　本発明に係る電流信号出力回路の他の発明は以下のように構成される。すなわち、
　入力される電圧信号に応じて電流信号を出力する電流信号出力回路であって、
　電流信号制御回路を有しており、
　該電流信号制御回路は、
　少なくとも、第１から第８のスイッチと、第１、第２の容量素子と、第１から第４のトランジスタとを備えており、
　第１のスイッチの第１端子は電圧信号を与える電圧信号線に接続され、第１のスイッチの第２端子は第１の容量素子の第１端子に接続され、
　第１の容量素子の第２端子は第１のトランジスタのゲート電極に接続され、
　第３のスイッチの第１端子と第２端子とは第１のトランジスタのゲート電極と第２主電極とに夫々接続され、
　第１のトランジスタの第１主電極は第１の電源に接続され、
　第１のトランジスタの第２主電極は第４のスイッチの第１端子と第７のスイッチの第１端子とに接続され、
　第７のスイッチの第２端子は第３のトランジスタの第１主電極に接続され、
　第３のトランジスタはゲート電極と第１主電極又は第２主電極とが短絡されており且つ第２主電極は第２の電源に接続され、
　第２のスイッチの第１端子は電圧信号を与える電圧信号線に接続され、第２のスイッチの第２端子は第２の容量素子の第１端子に接続され、
　第２の容量素子の第２端子は第２のトランジスタのゲート電極に接続され、
　第５のスイッチの第１端子と第２端子とは第２のトランジスタのゲート電極と第２主電極とに夫々接続され、
　第２のトランジスタの第１主電極は第１の電源に接続され、
　第２のトランジスタの第２主電極は第６のスイッチの第１端子と第８のスイッチの第１端子とに接続され、
　第８のスイッチの第２端子は第４のトランジスタの第１主電極に接続され、
　第４のトランジスタはゲート電極と第１主電極又は第２主電極とが短絡されており且つ第２主電極は第２の電源に接続され、
　第４及び第６のスイッチの第２端子は互いに接続されて外部に前記電流信号を出力する電流信号出力端子とされ、
　第１から第８のスイッチの制御端子は、夫々第１から第８の制御信号線に接続されていることを特徴とする電流信号出力回路である。
【００５９】
　具体的には、第３のスイッチと第７のスイッチの双方が導通する期間を設ける及び／又は第５のスイッチと第８のスイッチの双方が導通する期間を設けるようにすると好適である。
【００６０】
　また本発明に係る電流信号出力回路の他の発明として、以下を挙げることができる。すなわち、
　入力される電圧信号に応じて電流信号を出力する電流信号出力回路であって、
　電流信号制御回路を有しており、
　該電流信号制御回路は、
　少なくとも、第１及び第３のスイッチと、第１の容量素子と、第１のトランジスタとを備えており、
　第１のスイッチの第１端子は電圧信号を与える電圧信号線に接続され、第１のスイッチの第２端子は第１の容量素子の第１端子に接続され、
　第１の容量素子の第２端子は第１のトランジスタのゲート電極に接続され、
　第３のスイッチの第１端子と第２端子とは第１のトランジスタのゲート電極と第２主電極とに夫々接続され、
　第１のトランジスタの第１主電極は第１の電源に接続されていることを特徴とする電流信号出力回路である。
【００６１】
　ここで、前記第３のスイッチを介して第１のトランジスタのゲート電極を充電した後、第１のトランジスタのゲート電極の電圧が閾値電圧に近づくように放電させてから、前記第１のスイッチに与えられる電圧信号に応じた電圧に第１のトランジスタのゲート電極を充電し、該充電された状態に応じた電流信号を前記第１のトランジスタの第２主電極から電流信号を出力する構成を好適に採用できる。また、前記第３のスイッチの第２端子には第３のスイッチを介して第１のトランジスタのゲート電極を充電するための電流供給経路が接続されている構成を好適に採用できる。該電流供給経路に流れる電流を制御するスイッチを更に有する構成を好適に採用できる。
【００６２】
　本発明に係る電流信号出力回路の他の発明は以下のように構成される。すなわち、
　入力される電圧信号に応じて電流信号を出力する電流信号出力回路であって、
　電流信号制御回路を有しており、
　該電流信号制御回路は、
　少なくとも、第１のスイッチと、第１の容量素子と、第１のトランジスタとを備えており、
　第１のスイッチの第１端子は電圧信号を与える電圧信号線に接続され、第１のスイッチの第２端子は第１の容量素子の第１端子に接続され、
　第１の容量素子の第２端子は第１のトランジスタのゲート電極に接続され、
　第１のトランジスタの第１主電極は第１の電源に接続されていることを特徴とする電流信号出力回路である。
【００６３】
　ここで、前記第１のトランジスタのゲート電極の電圧が閾値電圧に近づくように放電させてから、前記第１のスイッチに与えられる電圧信号に応じた電圧に第１のトランジスタのゲート電極を充電し、該充電された状態に応じた電流信号を前記第１のトランジスタの第２主電極から出力する構成を好適に採用できる。
【００６４】
　また、前記第１のトランジスタのゲート電極の電圧が閾値電圧に近づくように放電させる構成においては、第１のスイッチに与えられる電圧信号が基準レベルになっている期間において、前記第１のトランジスタのゲート電極の電圧が閾値電圧に近づくように放電させる構成を好適に採用できる。
【００６５】
　また請求項４から８のいずれかに記載の電流信号制御回路を少なくとも２つ有しており、一方の電流信号制御回路において前記電流信号を出力しているときに、他方の電流信号制御回路において第１のトランジスタのゲート電極を電圧信号に応じた電圧に充電する構成を好適に採用できる。各電流信号制御回路が前記第１のトランジスタの第２主電極から出力される電流信号を外部に出力するか否かを制御するスイッチを有しており、一方の電流信号制御回路の該スイッチが第１のトランジスタの第２主電極から出力される電流信号を外部に出力する状態にあるときに、他方の電流信号制御回路の該スイッチが第１のトランジスタの第２主電極から出力される電流信号を外部に出力しない状態に制御しておく構成を好適に採用できる。
【００６６】
　また本発明は表示装置の発明として、上記の電流信号出力回路と、複数の表示素子とを備えており、前記電流信号出力回路が複数の前記表示素子に対して順次前記電流信号を供給することを特徴とする表示装置の発明を含んでいる。
【００６７】
　特に、請求項９に記載の電流信号出力回路と、複数の表示素子とを備えており、前記電流信号出力回路が複数の前記表示素子に対して順次前記電流信号を供給するように構成されており、前記電流信号出力回路を構成する少なくとも２つの電流信号制御回路と前記複数の表示素子それぞれとの対応関係が非固定的に制御されることを特徴とする表示装置の発明を含んでいる。電流信号出力回路を構成する少なくとも２つの電流信号制御回路と前記複数の表示素子それぞれとの対応関係が非固定的に制御されるとは、複数の表示素子に対する電流信号の順次の供給を複数回行う際に、ある一巡の順次供給の際に所定の表示素子に対して一方の電流信号制御回路からの出力電流が供給された場合には、該一巡に続く一巡など前記一巡とは異なる一巡の順次供給の際には前記所定の表示素子に対しては他方の電流信号制御回路からの出力電流が供給されるようにすることを言う。複数の表示素子により画面を構成する場合、例えば１フレーム毎など画面の更新（表示画面の内容が変化しない場合を含む）ごとに各表示素子に対応する電流信号制御回路が変化する構成が特に好適である。
【００６８】
　なお、表示装置としては前記電流信号出力回路を列方向信号の入力に用い、更に業方向信号の制御を行う行方向制御回路を持つ構成を好適に採用できる。具体的には、請求項１０もしくは１１に記載の電流信号出力回路と、該電流信号出力回路が順次電流信号を供給する複数の表示素子とを組として、該組を複数備えており、各組に属する表示素子によって表示素子のマトリックスが構成されており、前記電流信号出力回路は該マトリックスの列方向の制御を行うものであり、更に該マトリックスの行方向の制御を行う行制御回路を有する構成を好適に採用できる。
【００６９】
　また、上記第４のスイッチ及び第６のスイッチを持つ構成に関して言うと、電流信号出力回路を備えており、該電流信号出力信号からの信号の供給を受ける表示素子を２次元の領域に複数配置した表示装置であって、
　第４及び第６のスイッチを選択的に動作させる機能を有し、表示する映像信号のフレームによって第４及び第６のスイッチの動作を奇数行または偶数行で変更する表示装置を好適に採用できる。第４及び第６のスイッチに相当する他のスイッチがなければ第４及び第６のスイッチを相補的に動作させればよい。
【００７０】
　また、電流信号制御回路と表示素子との対応関係を非固定にする構成として、電流信号制御回路が各色に対応する信号を切り替えながら出力する構成を好適に採用できる。
【００７１】
　なお、以上の構成における表示素子としては、電子放出素子と該電子放出素子が放出する電子によって発光する発光体とを組み合わせたものなど種々の構成の表示素子を採用できるが、特に好適なのはエレクトロルミネセンス素子を用いた表示素子である。更に具体的に言うと、エレクトロルミネセンス素子と該エレクトロルミネセンス素子を駆動する画素回路とを有する表示素子を好適に用いることができる。
【００７２】
　また前記表示素子が画素回路を有しており、該画素回路は前記電流信号出力回路からの信号に対応した電圧値を保持し、該保持した電圧値に応じた電流値を出力するものである構成を特に好適に採用できる。
【発明の効果】
【００７３】
　本発明によると、良質な電流信号を発生することができる。また良質な表示を実現することができる。
【発明を実施するための最良の形態】
【００７４】
　以下に本発明に係る各実施の形態を説明するが、特に次に示す具体的な問題点を解消できるような実施の形態を説明している。
【００７５】
　本発明者は、以下に示す具体的な課題に着目した。
【００７６】
　まず図１３の電圧設定方式の画素回路を用いた場合、閾電圧Ｖｔｈのトランジスタ間バラツキをリセットできているが、チャネルの移動度μバラツキが主因の駆動係数βのバラツキに対して対応できていない。チャネルの移動度μバラツキを抑えるには電流駆動トランジスタＭ１００のゲート領域面積を拡大するのが良いが、画素回路面積への制約の大きい２００ｐｐｉを目指す小型且つ高精細パネルでは駆動トランジスタＭ１００のゲート領域面積によって駆動係数βのバラツキを大きく改善できない。
【００７７】
　従って、特に小型の表示パネルを想定した場合に、個々の画素の輝度がランダムに変動した固定ノイズを有した画像となり高画質な表示パネルを実現できないという問題がある。
【００７８】
　また、図４の電流設定方式の画素回路を用いた場合、個々の画素回路２においては、小型且つ高精細な表示パネルにおいても閾電圧Ｖｔｈ及び駆動係数βのバラツキのリセットが可能であるが、電流設定方式の場合、点順次信号から線順次信号に電圧電流変換して電流信号ｉ（ｄａｔａ）を列制御信号１４として出力する列制御回路が必要になる。
【００７９】
　しかし、図１０（ａ）及び図１１（ａ）で示すソースカップル回路及びカレントミラー回路を含む電圧電流変換回路ｇｍではＴＦＴの閾電圧Ｖｔｈ及び駆動係数βのバラツキによって各画素列の電圧電流変換特性が均一化されず画像として縦縞の固定パターンを有する表示パネルとなり、高画質化が困難である。
【００８０】
　また、上記のように入力映像信号に忠実な電流信号を画素回路に出力しようとすると、列制御回路の構成が複雑化し、表示パネルの小型化に適したものとは言えなかった。
【００８１】
　図１は図３に示すような電流設定方式のＥＬパネルに使用する、エレクトロルミネセンス素子駆動制御回路に含まれる電流信号制御回路（以下では主に列制御回路として記す）の一実施形態である。以下、図１に示す具体的な実施態様を参照して本発明を詳細に説明するが、本発明はこの形態に限定されるものではない。
【００８２】
　図１に示す好ましい形態においては、列制御回路１は、少なくとも、第１から第８のスイッチ（Ｍ１、Ｍ７、Ｍ２、Ｍ６、Ｍ８、Ｍ１０、Ｍ４、Ｍ１１）と、第１、第２の容量素子（Ｃ１、Ｃ３）と、第１から第４のトランジスタ（Ｍ３、Ｍ９、Ｍ５、Ｍ１２）とを含み、第１のスイッチＭ１の第１端子は情報電圧信号を与える情報電圧信号線（映像信号ｖｉｄｅｏ）に接続され、第１のスイッチＭ１の第２端子は第１の容量素子Ｃ１の第１端子に接続され、第１の容量素子Ｃ１の第２端子は第１のトランジスタＭ３のゲート電極に接続され、第３のスイッチＭ２の第１端子と第２端子とは第１のトランジスタＭ３のゲート電極と第２主電極とに夫々接続され、第１のトランジスタＭ３の第１主電極は第１の電源（ＧＮＤ）に接続され、第１のトランジスタＭ３の第２主電極は第４のスイッチＭ６の第１端子と第７のスイッチＭ４の第１端子とに接続され、第７のスイッチＭ４の第２端子は第３のトランジスタＭ５の第１主電極に接続され、第３のトランジスタＭ５はゲート電極と第１主電極又は第２主電極とが短絡されており且つ第２主電極は第２の電源（ＶＣＣ）に接続され、第２のスイッチＭ７の第１端子は情報電圧信号を与える情報電圧信号線（映像信号ｖｉｄｅｏ）に接続され、第２のスイッチＭ７の第２端子は第２の容量素子Ｃ３の第１端子に接続され、第２の容量素子Ｃ３の第２端子は第２のトランジスタＭ９のゲート電極に接続され、第５のスイッチＭ８の第１端子と第２端子とは第２のトランジスタＭ９のゲート電極と第２主電極とに夫々接続され、第２のトランジスタＭ９の第１主電極は第１の電源ＧＮＤに接続され、第２のトランジスタＭ９の第２主電極は第６のスイッチＭ１０の第１端子と第８のスイッチＭ１１の第１端子とに接続され、第８のスイッチＭ１１の第２端子は第４のトランジスタＭ１２の第１主電極に接続され、第４のトランジスタＭ１２はゲート電極と第１主電極又は第２主電極とが短絡されており且つ第２主電極は第２の電源ＶＣＣに接続され、第４及び第６のスイッチＭ６及びＭ１０の第２端子は互いに接続されて外部に前記電流信号を出力する電流信号出力端子とされ、第１から第８のスイッチ（Ｍ１、Ｍ７、Ｍ２、Ｍ６、Ｍ８、Ｍ１０、Ｍ４、Ｍ１１）の制御端子は、夫々第１から第８の制御信号線（ＳＰａ、ＳＰｂ、Ｐ１、Ｐ３、Ｐ４、Ｐ６、Ｐ２、Ｐ５）に接続されている。なお、図１の形態においては、列制御回路１は第３の容量素子（Ｃ２）及び第４の容量素子（Ｃ４）をも含み、第３の容量素子Ｃ２の第１端子は第１の電源に接続され、第２端子は第１のトランジスタＭ３のゲート電極に接続され、第４の容量素子Ｃ４の第１端子は第１の電源に接続され、第２端子は第２のトランジスタＭ９のゲート電極に接続されているが、これらＣ２、Ｃ４はＭ３及びＭ９のゲート入力容量（チャネル容量）のみで実現してもよく、この場合容量Ｃ２及びＣ４は必要ない。
【００８３】
　次に、トランジスタのチャネル特性を図１に示すようにＭ１はｎチャネル、Ｍ５はｐチャネルというように特定した場合について、より具体的に本発明の構成を示し、その動作を説明するが、これは一例に過ぎず、第１の電源ＧＮＤと、第２の電源ＶＣＣとの間の電位の関係や、各トランジスタのチャネル特性を逆転させたりした場合には、それに合わせて適宜構成を変更すれば良い。
【００８４】
　列制御回路１には、映像信号ｖｉｄｅｏ、サンプリング信号ＳＰａ、ＳＰｂ、制御信号１９であるＰ１〜Ｐ６が入力される。
【００８５】
　映像信号ｖｉｄｅｏはＭ１／Ｓ及びＭ７／Ｓに接続されサンプリング信号ＳＰａ及びＳＰｂは各々Ｍ１／Ｇ、Ｍ７／Ｇに接続される。Ｍ１／Ｄは容量Ｃ１に接続され容量Ｃ１の他端は一端が接地された容量Ｃ２とソースが接地されたＭ３／Ｇに接続される。Ｍ３／Ｄ及びＭ３／ＧはＭ２／Ｄ及びＭ２／Ｓと接続され、Ｍ２／ＧにはＰ１が接続される。Ｍ３／ＤはＭ４／Ｓと接続され、Ｍ４／Ｄはソースが電源ＶＣＣに接続されゲートとドレインが短絡されたＭ５に接続され、Ｍ４／ＧにはＰ２が接続される。さらにＭ３／ＤにはＭ６／Ｓが接続され、Ｍ６／Ｄは電流信号ｉ（ｄａｔａ）を出力する端子に接続され、Ｍ６／ＧはＰ３と接続されている。一方、Ｍ７／Ｄは容量Ｃ３に接続され容量Ｃ３の他端は一端が接地された容量Ｃ４とソースが接地されたＭ９／Ｇに接続される。Ｍ９／Ｄ及びＭ９／ＧはＭ８／Ｄ及びＭ８／Ｓと接続され、Ｍ８／ＧにはＰ４が接続される。Ｍ９／ＤはＭ１１／Ｓと接続され、Ｍ１１／Ｄはソースが電源ＶＣＣに接続されゲートとドレインが短絡されたＭ１２に接続され、Ｍ１１／ＧにはＰ５が接続される。さらにＭ９／ＤにはＭ１０／Ｓが接続され、Ｍ１０／Ｄは電流信号ｉ（ｄａｔａ）を出力する端子に接続され、Ｍ１０／ＧはＰ６と接続されている。また各トランジスタのゲートサイズ（Ｗ、Ｌ）及び容量値は、
　Ｍ１＝Ｍ７、Ｍ３＝Ｍ９、Ｍ２＝Ｍ８、Ｍ５＝Ｍ１２、Ｃ１＝Ｃ３、Ｃ２＝Ｃ４　・・・（３）
となっている。
【００８６】
　〔列制御回路の動作説明〕
　図２は図１の動作を説明するタイムチャートである。図２は映像信号の３水平走査期間、ＥＬパネルからすると３行分の動作を示したものである。
【００８７】
　◇時刻ｔ１直前
　ＳＰａ、ＳＰｂは各々Ｌ、Ｌレベルであり、Ｐ１〜Ｐ６は各々Ｌ、Ｌ、Ｈ、Ｌ、Ｈ、Ｌレベルである。したがって、各ＳＷ動作をするトランジスタは
　　Ｍ１＝ＯＦＦ、Ｍ２＝ＯＦＦ、Ｍ４＝ＯＦＦ、Ｍ６＝ＯＮ
　　Ｍ７＝ＯＦＦ、Ｍ８＝ＯＦＦ、Ｍ１１＝ＯＮ、Ｍ１０＝ＯＦＦ　となる。
【００８８】
　この時、Ｍ３及びＭ９は各々ゲート電極に付随する容量に充電された保持電圧Ｖａ１及びＶｂ１によって電流駆動している。即ち、Ｍ３／Ｄ電流Ｉａ１が電流信号ｉ（ｄａｔａ）に出力され列制御信号１４となる。Ｍ９／Ｄ電流はＭ１２に供給されＭ９／Ｄ電圧が決定される。
【００８９】
　◇時刻ｔ１〜ｔ７
　時刻ｔ１において、入力映像信号ｖｉｄｅｏはブランキングレベルＶｂｌになっているとともに、ＳＰａ、Ｐ２、Ｐ３、Ｐ５、Ｐ６は各々Ｈ、Ｈ、Ｌ、Ｌ、Ｈレベルに変化する。
【００９０】
　したがって、各ＳＷ動作をするトランジスタは
　　Ｍ１＝ＯＮ、Ｍ２＝ＯＦＦ、Ｍ４＝ＯＮ、Ｍ６＝ＯＦＦ
　　Ｍ７＝ＯＦＦ、Ｍ８＝ＯＦＦ、Ｍ１１＝ＯＦＦ、Ｍ１０＝ＯＮ　となる。
【００９１】
　この時、Ｍ９／Ｇ電圧のＶｂ１によって駆動されたＭ９／Ｄ電流Ｉｂ１がＭ３／Ｄ電流Ｉｂ２に替わって電流信号ｉ（ｄａｔａ）に出力されるようになる。電流信号ｉ（ｄａｔａ）はＥＬパネルの列長を通過し多数の列画素数に対応する素子に接続する為、大きな寄生容量を駆動しなければならないので、図に示すように画素回路への有効電流供給遷移Ｉａ１→Ｉｂ１に時間を要する。時刻ｔ２になる前にＰ１はＨレベルになりＭ２＝ＯＮとなり、この時点から時刻ｔ２の短時間においてＭ３／ＧはＭ５によって充電される。
【００９２】
　時刻ｔ２でＭ３／ＧのＭ５による充電動作は停止して、Ｍ３／Ｇは自身の閾電圧Ｖｔｈに漸近するように自己放電動作を行う。
【００９３】
　時刻ｔ３においてＳＰａはＬレベルに変化してＭ１＝ＯＦＦになる。時刻ｔ４になる前にＰ１がＬレベルに変化しＭ２＝ＯＦＦになり、この時点でＭ３の自己放電動作は終了する。この時点から時刻ｔ４までの期間、Ｍ２及びＭ４はともにＯＦＦになりＭ３／Ｄは急速にＬレベルに変化する為、ドレイン−ゲート容量などによってＭ３／Ｇは図に示すように多少電圧降下が発生する。
【００９４】
　Ｐ２がＨレベルに変化する時刻ｔ４においてＭ４＝ＯＮになるので再びＭ３／Ｄは上昇する為、再びＭ３／Ｇは図に示すように再び電圧上昇しほぼ元の状態に戻る。この時点でＭ３／Ｇは自身の閾電圧Ｖｔｈ近傍であるのでＭ３／Ｄ電流はほとんどゼロである。時刻ｔ１〜ｔ７の映像信号ｖｉｄｅｏの有効期間内では、水平サンプリング信号群ＳＰａが発生するがＳＰｂは発生しない。時刻ｔ５〜ｔ６において該当する列の水平サンプリング信号ＳＰａが発生して自身の閾電圧Ｖｔｈ近傍に保持されているＭ３／Ｇ電圧を、この時点でのブランキングレベルを基準とする映像信号レベルｄ１によって遷移電圧ΔＶ１変化させる。
【００９５】
　ΔＶ１は（４）式で概略示される。
【００９６】
　　ΔＶ１＝ｄ１×Ｃ１÷（Ｃ１＋Ｃ２＋Ｃ（Ｍ３））　・・・（４）
【００９７】
　Ｃ（Ｍ３）はＭ３ゲート入力容量を示す。このときＭ３／Ｄ電流は（２）式で示される。該当するＳＰａがＬレベルに変化するとＭ１＝ＯＦＦなり、Ｍ１の寄生容量動作によって多少電圧降下したＶａ２に変化して再びＭ３／Ｇ電圧は保持状態になる。
【００９８】
　◇時刻ｔ７〜ｔ１３
　時刻ｔ７において、入力映像信号ｖｉｄｅｏはブランキングレベルＶｂｌになっているとともに、ＳＰｂ、Ｐ２、Ｐ３、Ｐ５、Ｐ６は各々Ｈ、Ｌ、Ｈ、Ｈ、Ｌレベルに変化する。
【００９９】
　したがって、各ＳＷ動作をするトランジスタは
　　Ｍ１＝ＯＦＦ、Ｍ２＝ＯＦＦ、Ｍ４＝ＯＦＦ、Ｍ６＝ＯＮ
　　Ｍ７＝ＯＮ、Ｍ８＝ＯＦＦ、Ｍ１１＝ＯＮ、Ｍ１０＝ＯＦＦ　となる。
【０１００】
　この時、Ｍ３／Ｇ電圧のＶａ２によって駆動されたＭ３／Ｄ電流Ｉａ２がＭ９／Ｄ電流Ｉｂ１に替わって電流信号ｉ（ｄａｔａ）に出力されるようになる。電流信号ｉ（ｄａｔａ）はＥＬパネルの列長を通過し多数の列画素数に対応する素子に接続する為、大きな寄生容量を駆動しなければならないので、図に示すように画素回路への有効電流供給遷移Ｉｂ１→Ｉａ２に時間を要する。時刻ｔ８になる前にＰ４はＨレベルになりＭ８＝ＯＮとなり、この時点から時刻ｔ８までの短時間においてＭ９／ＧはＭ１２によって充電される。
【０１０１】
　時刻ｔ８でＭ９／ＧのＭ１２による充電動作は停止して、Ｍ９／Ｇは自身の閾電圧Ｖｔｈに漸近するように自己放電動作を行う。
【０１０２】
　時刻ｔ９においてＳＰｂはＬレベルに変化してＭ７＝ＯＦＦになる。時刻ｔ１０になる前にＰ４がＬレベルに変化しＭ８＝ＯＦＦになり、この時点でＭ９の自己放電動作は終了する。この時点から時刻ｔ１０までの期間、Ｍ８及びＭ１１はともにＯＦＦになりＭ９／Ｄは急速にＬレベル変化する為、ドレイン−ゲート容量などによってＭ９／Ｇは図に示すように多少電圧降下が発生する。
【０１０３】
　Ｐ５がＨレベルに変化する時刻ｔ１０においてＭ１１＝ＯＮになるので再びＭ９／Ｄは上昇する為、再びＭ９／Ｇは図に示すように再び電圧上昇しほぼ元の状態に戻る。この時点でＭ９／Ｇは自身の閾電圧Ｖｔｈ近傍であるのでＭ９／Ｄ電流はほとんどゼロである。時刻ｔ７〜ｔ１３の映像信号ｖｉｄｅｏの有効期間内で水平サンプリング信号群ＳＰｂが発生するがＳＰａは発生しない。
【０１０４】
　時間ｔ１１〜ｔ１２において該当する列の水平サンプリング信号ＳＰｂが発生して自身の閾電圧Ｖｔｈ近傍に保持されているＭ９／Ｇ電圧を、この時点でのブランキングレベルを基準とする映像信号レベルｄ２によって遷移電圧ΔＶ２だけ変化させる。ΔＶ２は（５）式で概略示される。
【０１０５】
　　ΔＶ２＝ｄ２×Ｃ３÷（Ｃ３＋Ｃ４＋Ｃ（Ｍ９））　・・・（５）
　Ｃ（Ｍ９）はＭ９ゲート入力容量を示す。このときＭ９／Ｄ電流は（２）式で示される。該当するＳＰｂがＬレベルに変化するとＭ７＝ＯＦＦなり、Ｍ７の寄生容量動作によって多少電圧降下したＶｂ２に変化して再びＭ９／Ｇ電圧は保持状態になる。
【０１０６】
　◇時刻ｔ１３〜１水平走査期間
　時刻ｔ１３において、入力映像信号ｖｉｄｅｏはブランキングレベルＶｂｌになっているとともに、ＳＰａ、Ｐ２、Ｐ３、Ｐ５、Ｐ６は各々Ｈ、Ｈ、Ｌ、Ｌ、Ｈレベルに変化する。
【０１０７】
　したがって、各ＳＷ動作をするトランジスタは
　　Ｍ１＝ＯＮ、Ｍ２＝ＯＦＦ、Ｍ４＝ＯＮ、Ｍ６＝ＯＦＦ
　　Ｍ７＝ＯＦＦ、Ｍ８＝ＯＦＦ、Ｍ１１＝ＯＦＦ、Ｍ１０＝ＯＮ　となる。
【０１０８】
　この時、Ｍ９／Ｇ電圧のＶｂ２によって駆動されたＭ９／Ｄ電流Ｉｂ２がＭ３／Ｄ電流Ｉａ２に替わって電流信号ｉ（ｄａｔａ）に出力されるようになる。電流信号ｉ（ｄａｔａ）はＥＬパネルの列長を通過し多数の列画素数に対応する素子に接続する為、大きな寄生容量を駆動しなければならないので、Ｉａ２とＩｂ２とが異なる場合には、Ｉｂ１→Ｉａ２の変化と同様に画素回路への有効電流供給遷移Ｉａ２→Ｉｂ２の変化に時間を要する。時刻ｔ１４になる前にＰ１はＨレベルになりＭ２＝ＯＮとなり、この時点から時刻ｔ１４の短時間においてＭ３／ＧはＭ５によって充電される。
【０１０９】
　時刻ｔ１４でＭ３／ＧのＭ５による充電動作は停止してＭ３／Ｇは自身の閾電圧Ｖｔｈに漸近するように自己放電動作を行う。
【０１１０】
　時刻ｔ１５においてＳＰａはＬレベルに変化してＭ１＝ＯＦＦになる。時刻ｔ１６になる前にＰ１がＬレベルに変化しＭ２＝ＯＦＦになり、この時点でＭ３の自己放電動作は終了する。この時点から時刻ｔ１６までの期間、Ｍ２及びＭ４はともにＯＦＦになりＭ３／Ｄは急速にＬレベルに変化する為、ドレイン−ゲート容量などによってＭ３／Ｇは図に示すように多少電圧降下が発生する。
【０１１１】
　Ｐ２がＨレベルに変化する時刻ｔ１６においてＭ４＝ＯＮになるので再びＭ３／Ｄは上昇する為、再びＭ３／Ｇは図に示すように再び電圧上昇しほぼ元の状態に戻る。この時点でＭ３／Ｇは自身の閾電圧Ｖｔｈ近傍であるのでＭ３／Ｄ電流はほとんどゼロである。
【０１１２】
　時間ｔ１６〜ｔ１７の映像信号ｖｉｄｅｏの有効期間内では、水平サンプリング信号群ＳＰａが発生するがＳＰｂは発生しない。
【０１１３】
　時間ｔ１７〜ｔ１８において該当する列の水平サンプリング信号ＳＰａが発生し、自身の閾電圧Ｖｔｈ近傍に保持されているＭ３／Ｇ電圧を、この時点でのブランキングレベルを基準とする映像信号レベルｄ３によって遷移電圧ΔＶ３だけ変化させる。
【０１１４】
　ΔＶ３は（６）式で概略示される。
【０１１５】
　　ΔＶ３＝ｄ３×Ｃ１÷（Ｃ１＋Ｃ２＋Ｃ（Ｍ３））　・・・（６）
【０１１６】
　Ｃ（Ｍ３）はＭ３ゲート入力容量を示す。このときＭ３／Ｄ電流は（２）式で示される。該当するＳＰａがＬレベルに変化するとＭ１＝ＯＦＦとなり、Ｍ１の寄生容量動作によって多少電圧降下したＶａ２に変化して再びＭ３／Ｇ電圧は保持状態になる。
【０１１７】
　本発明のＥＬパネルは、図３に示すようなアクティブマトリクス型の電流設定方式のＥＬパネルにおいて、列制御回路１として上記本発明の電流信号制御回路を用いることにより実現され、列制御回路１を上記のように制御する以外は従来と同様にして動作させることができる。従って、画素回路２についても、言うまでもなく図４や図６に示す形態のものが使用できる。
【０１１８】
　また本発明は、エレクトロルミネセンス素子と一対に配置され、入力される電流信号に応じて各々のエレクトロルミネセンス素子に注入電流を供給する画素回路が、２次元の領域に複数配置されたエレクトロルミネセンスパネルにおいて、外部から入力される情報電圧信号に応じて画素回路に対して電流信号を供給するための電流信号制御回路を複数備え、夫々の電流信号制御回路が、単一の情報電圧信号を入力とし、該当する制御回路書き込み期間に入力される情報電圧信号に対応した第１の電圧値を保持し、該保持した第１の電圧値に対応した電流信号を制御回路出力期間に選択された画素回路に出力する機能を有し、夫々の画素回路が、該当する画素回路書き込み期間に入力される電流信号に対応した第２の電圧値を保持し、該保持した第２の電圧値に対応した注入電流をエレクトロルミネセンス素子に対して該当する発光期間に供給し続ける機能を有するものを含んでいる。
【０１１９】
　このようなエレクトロルミネセンスパネルは、上記に詳述した本発明の電流信号制御回路を用い、図４〜図７に示すような電流設定方式の画素回路を用いた図３のようなＥＬパネルをその具体的な実施形態として包むものである。図１、図２に基づく本発明の電流信号制御回路の構成及び動作についての説明、及び図４〜図７に基づく従来の画素回路の構成及び動作についての説明と対応させると、次のようになる。
【０１２０】
　まず、電流信号制御回路が入力する単一の情報電圧信号とは、ｖｉｄｅｏに対応し、図８に示すような従来例と異なり基準信号ＲＥＦは不要である。
【０１２１】
　該当する制御回路書き込み期間とは、図１のような一つの電流信号制御回路において、サンプリング信号ＳＰａにより、第１のスイッチＭ１がＯＮしている期間（例えば図２におけるｔ５〜ｔ６の間のＳＰａがＨである期間）等に対応する。この期間に該当する電流信号制御回路に入力された情報電圧信号に対応した第１の電圧値は、例えば、第１の容量素子Ｃ１にて保持し、Ｃ１にゲート電極が接続された第１のトランジスタＭ３を出力手段として用いて前記保持した第１の電圧値に対応した電流信号を出力することができる。この電流信号は、制御回路出力期間に選択された画素回路に出力するが、制御回路出力期間とは、図１のような一つの電流信号制御回路において、第４の制御信号Ｐ３により第４のスイッチＭ６がＯＮしている期間（例えば図２におけるｔ７〜ｔ１３のＰ３がＨである期間）等に対応している。また、画素回路が選択されているとは、例えば図４に示すような画素回路２の場合には、図５におけるｔ０〜ｔ２の期間のように、行制御信号のＰ７がＨでありＭ３００がＯＮしてＭ１００／Ｇの設定動作の状態にあることを指しており、これは画素回路書き込み期間でもある。
【０１２２】
　夫々の画素回路において、上記画素回路書き込み期間に電流信号制御回路から入力される電流信号に対応した第２の電圧値は、例えば図４の画素回路の場合には、第２電圧保持手段として容量素子Ｃ１００を利用して保持し、Ｃ１００にゲート電極が接続されたトランジスタＭ３を注入手段として用いて前記保持した第２の電圧値に対応した注入電流をＥＬ素子に対して該当する発光期間に供給し続けることができる。ここで該当する発光期間とは、例えば図５におけるｔ２以降のＰ７がＬでありＭ３００がＯＦＦし、Ｍ４００がＯＮしてＥＬ素子に注入電流が供給できる期間である。
【０１２３】
　以上説明したような本発明は、入力映像信号ｖｉｄｅｏ等の情報電圧信号を基に線順次電流信号ｉ（ｄａｔａ）を出力することができるものである。
【０１２４】
　図１の列制御回路１には電圧設定回路が搭載されているので、電流駆動トランジスタであるＭ３及びＭ９の動作に留意する必要がある。ＥＬパネルにおいて、列制御回路１は画素回路に比べると面積的な余裕があるため、Ｍ３及びＭ９のゲート面積を大きくできる。一般にＴＦＴの基本サイズの駆動係数バラツキΔβは２０％ｐｐ程度であるが、本発明のようにＭ３及びＭ９のゲート面積を大きくできることにより、例えばこれらを画素回路に設ける場合よりも１６倍のサイズで構成した場合、駆動係数バラツキΔβを１／４の５％ｐｐ程度とすることが期待できる。
【０１２５】
　さらに図２で示す動作において、ＳＰａ、Ｐ１、Ｐ２，Ｐ３とＳＰｂ、Ｐ４、Ｐ５、Ｐ６の各々のペアの制御信号を、映像信号フレーム毎に受け持つ水平走査期間を奇数⇔偶数と切り替え、第４及び第６のスイッチ（Ｍ６、Ｍ１０）を相補的に動作させると、各画素の電流信号ｉ（ｄａｔａ）はＭ３及びＭ９によって発生したものになるので駆動係数バラツキΔβはさらに１／√２の３．５％ｐｐになる。
【０１２６】
　また、該当列の列制御回路の処理する色を決定せず映像信号フレーム毎に入力映像信号によって、例えばＲ→Ｇ→Ｂ、Ｇ→Ｂ→Ｒ、Ｂ→Ｒ→Ｇの様に切り替え、同一画素の３色の列制御回路１からの電流信号ｉ（ｄａｔａ）を切り替えるようにすることもできる。即ち、情報電圧信号として３色の映像信号群が少なくとも入力されるものであるとき、３つの列制御回路を一組とし、該一組の列制御回路から出力される各色の映像信号に対応する電流信号を、映像信号フレーム単位で前記一組の列制御回路に含まれる３つの列制御回路間で切り替えて出力させるようにする。この場合、駆動係数バラツキΔβはさらに１／√３の２．０％ｐｐにできる。
【０１２７】
　また、本発明において、ＳＰａ、Ｐ１、Ｐ２、Ｐ３を使用するＭ１〜Ｍ６及びＣ１、Ｃ２を含む第１のブロックと、ＳＰｂ、Ｐ４，Ｐ５，Ｐ６を使用するＭ７〜Ｍ１２及びＣ３、Ｃ４を含む第２のブロックとにより交互に電流信号ｉ（ｄａｔａ）を出力させることにより、サンプリング信号ＳＰａ群又はＳＰｂ群の終了時点から各列制御回路から所望の電流出力が得られるため、このような構成が好ましい。しかしながら、サンプリング信号ＳＰａ群の終了時点から次の行制御開始タイミングまで該当画素回路に電流供給するように構成すると、図１の列制御回路はＳＰｂ、Ｐ４，Ｐ５，Ｐ６を使用せずＭ７〜Ｍ１２、Ｃ３、Ｃ４を除く列制御回路に構成しても良い。
【０１２８】
　また、図１において、Ｐ２、Ｍ４、Ｍ５及びＰ５、Ｍ１１、Ｍ１２から構成される、Ｍ３／Ｄ及びＭ９／Ｄのバイアス回路及びＭ３／Ｇ及びＭ９／Ｇの充電回路は、無くても本発明の基本的概念を崩すものでは無い。
【０１２９】
　さらに、図２において、Ｐ１及びＰ２の変化タイミングは時刻ｔ１、ｔ３、ｔ１３、ｔ１５としてＳＰａと等しくしても良い。また、Ｐ４及びＰ５の変化タイミングは時刻ｔ８、ｔ１０としてＳＰｂと等しくしても良い。
【０１３０】
　また、本発明においてはトランジスタとして、通常、特性のばらつきが問題となるＴＦＴを用いた場合に顕著な効果を有するものであるが、単結晶シリコンを用いた絶縁ゲート型電界効果トランジスタで回路を構成した場合にも広く適用できるものである。
【０１３１】
　以上説明した様に本発明を適用したＥＬ素子駆動制御回路を使用した場合、ＴＦＴ等の絶縁ゲート型電界効果トランジスタの素子特性バラツキを簡単な回路構成によって高精細表示の要望を損うこと無く大幅に軽減できるため、均一な特性を有する表示画像が得られるＥＬパネルを実現でき、高精細ＥＬパネルの小型化にも著しい効果を有するものとなる。
【０１３２】
　図１６は上記実施形態で説明したＥＬパネルを表示装置として用いた情報表示装置の構成を説明する図である。この情報表示装置は携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラのいずれかの形態をとる。もしくはそれらの各機能の複数を実現する装置である。上記実施形態で説明してきたＥＬパネルに相当するのが表示装置１６０１である。符号１６０２は情報入力部である。携帯電話の場合には情報入力部はアンテナを含んで構成され、例えばＰＤＡや携帯パソコンの場合には情報入力部はネットワークに対するインターフェース部を含んで構成され、スチルカメラやムービーカメラの場合には情報入力部はＣＣＤやＣＭＯＳなどによるセンサ部を含んで構成される。符号１６０３は情報入力部１６０２と表示装置１６０１を保持する筐体である。
【図面の簡単な説明】
【０１３３】
【図１】エレクトロルミネセンス素子駆動制御回路に含まれる列制御回路の一実施形態である。
【図２】図１の列制御回路の動作を説明するタイムチャートである。
【図３】電流設定方式によるＥＬパネル全体の回路図である。
【図４】電流設定方式の画素回路である。
【図５】図４の画素回路の動作を説明するタイムチャートである。
【図６】電流設定方式の画素回路である。
【図７】図６の画素回路の動作を説明するタイムチャートである。
【図８】電流設定方式のＥＬ素子駆動制御回路に含まれる列制御回路の一例である。
【図９】図８の列制御回路の動作を説明するタイムチャートである。
【図１０】図８の形態の列制御回路に使用される電圧電流変換回路を説明するための図である。（ａ）は回路図である。（ｂ）は（ａ）の回路の電圧電流変換特性を説明する図である。
【図１１】図８の形態の列制御回路に使用される別の電圧電流変換回路を説明するための図である。（ａ）は回路図である。（ｂ）は（ａ）の回路の電圧電流変換特性を説明する図である。
【図１２】電圧設定方式によるＥＬパネル全体の回路図である。
【図１３】電圧設定方式による画素回路である。
【図１４】電圧設定方式による列制御回路である。
【図１５】図１２のＥＬパネルの動作を説明するタイムチャートである。
【図１６】情報表示装置の構成を示す図である。
【符号の説明】
【０１３４】
　１　列制御回路
　２　画素回路
　３　水平シフトレジスタ
　４　ゲート回路
　５　垂直シフトレジスタ
　６，７，８　入力回路
　９　画素表示領域
　１０　入力映像信号
　１１，１１ａ　水平走査制御信号
　１２，１２ａ　垂直走査制御信号
　１３，１３ａ　補助列制御信号
　１４　列制御信号
　１５　水平サンプリング信号ゲート回路
　１６　ゲート回路
　１７　水平サンプリング信号
　１８　水平サンプリング信号
　１９　制御信号
　２０　行制御信号
　２１　制御信号
　２２　列制御回路
【図１】
2004145296.tif 000003
【図２】
2004145296.tif 000004
【図３】
2004145296.tif 000005
【図４】
2004145296.tif 000006
【図５】
2004145296.tif 000007
【図６】
2004145296.tif 000008
【図７】
2004145296.tif 000009
【図８】
2004145296.tif 000010
【図９】
2004145296.tif 000011
【図１０】
2004145296.tif 000012
【図１１】
2004145296.tif 000013
【図１２】
2004145296.tif 000014
【図１３】
2004145296.tif 000015
【図１４】
2004145296.tif 000016
【図１５】
2004145296.tif 000017
【図１６】
2004145296.tif 000018