(57)【要約】【課題】入力データを他の形式のデータに変換した後、さらに直交変換が施された信号に変換することができるようにする。【解決手段】ブロック抽出部３１は、コンポジット信号からクラスタップを抽出する。画素位置モード出力部３２は、抽出されたクラスタップから画素位置モードを決定し、係数メモリ３３に出力する。係数演算部３７は、種係数メモリ３６から種係数を取得し、指定部３８から入力された変換方式選択信号に基づいて予測係数を演算して、係数メモリ３３に記憶する。係数メモリ３３は、画素位置モードに対応する予測係数を予測演算部３５に供給する。ブロック抽出部３４は、コンポジット信号から予測タップを抽出し、予測演算部３５に出力する。予測演算部３５は、予測タップと予測係数に基づいて、コンポーネント信号、またはコンポーネント変換信号を出力する。本発明は、テレビジョン受像機に適用することができる。【選択図】　　　図２
2004104636.tif 000002
【特許請求の範囲】
【請求項１】
入力データに予測係数を用いて所定の予測演算を施すデータ処理装置において、
学習を行うことにより求められた第１の予測係数を保持する第１の保持手段と、
前記第１の予測係数の変換を指示する指示手段と、
前記指示手段により変換が指示された場合、所定の変換方式に基づいて、前記第１の保持手段により保持されている前記第１の予測係数から第２の予測係数を演算する第１の演算手段と
を備えることを特徴とするデータ処理装置。
【請求項２】
前記第１の演算手段は、前記指示手段により変換が指示された場合、前記第２の予測係数を演算して出力し、前記指示手段により変換が指示されない場合、前記第２の予測係数を演算せずに、前記第１の予測係数をそのまま出力し、
前記第１の演算手段により出力された前記第１の予測係数または前記第２の予測係数を保持する第２の保持手段をさらに備える
ことを特徴とする請求項１に記載のデータ処理装置。
【請求項３】
前記入力データからクラスを決定するための第１のデータを抽出する第１の抽出手段と、
前記第１の抽出手段により抽出された前記第１のデータに基づいて、前記クラスを決定する決定手段と、
前記入力データから演算するための第２のデータを抽出する第２の抽出手段と、
前記第２の抽出手段により抽出された前記第２のデータと、前記第２の保持手段により保持されている前記第１の予測係数または前記第２の予測係数に基づいて、出力データを演算する第３の演算手段と
をさらに備え、
前記第２の保持手段は、前記決定手段により決定された前記クラスに対応する前記第１の予測係数または前記第２の予測係数を前記第３の演算手段に供給する
ことを特徴とする請求項２に記載のデータ処理装置。
【請求項４】
前記第１の予測係数は、前記入力データに対応する生徒信号としての第３のデータと、前記出力データに対応する教師信号としての第４のデータに基づき、前記クラス毎に演算された予測係数である
ことを特徴とする請求項３に記載のデータ処理装置。
【請求項５】
前記入力データは、コンポジット信号のデータであり、
前記出力データは、コンポーネント信号のデータまたはコンポーネント信号のデータを前記変換方式で変換したデータである
ことを特徴とする請求項３に記載のデータ処理装置。
【請求項６】
外部より入力されたデータと、前記第３の演算手段により生成された前記出力データの一方を選択し、デコードするデコード手段をさらに備える
ことを特徴とする請求項３に記載のデータ処理装置。
【請求項７】
前記指示手段は、前記変換方式もさらに指示し、
前記第１の演算手段は、前記指示手段により指示された前記変換方式に基づいて、前記第１の保持手段により保持されている前記第１の予測係数から前記第２の予測係数を演算する
ことを特徴とする請求項１に記載のデータ処理装置。
【請求項８】
前記第１の演算手段は、前記変換方式に対応する変換式を保持し、前記指示手段により指示された前記変換方式に応じて、前記変換式を選択する第３の保持手段を備え、前記第３の保持手段により保持された前記変換式に基づいて、前記第１の予測係数から前記第２の予測係数を演算する
ことを特徴とする請求項７に記載のデータ処理装置。
【請求項９】
前記第３の保持手段は、前記変換方式に対応する前記変換式として、直交変換に対応する変換式を保持する
ことを特徴とする請求項８に記載のデータ処理装置。
【請求項１０】
入力データに予測係数を用いて所定の予測演算を施すデータ処理装置のデータ処理方法において、
保持されている、学習を行うことにより求められた第１の予測係数の変換を指示する指示ステップと、
前記指示ステップの処理により変換が指示された場合、所定の変換方式に基づいて、保持されている前記第１の予測係数から第２の予測係数を演算する演算ステップと
を含むことを特徴とするデータ処理方法。
【請求項１１】
入力データに予測係数を用いて所定の予測演算を施すプログラムであって、
保持されている、学習を行うことにより求められた第１の予測係数の変換を指示する指示ステップと、
前記指示ステップの処理により変換が指示された場合、所定の変換方式に基づいて、保持されている前記第１の予測係数から第２の予測係数を演算する演算ステップと
を含むことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体。
【請求項１２】
入力データに予測係数を用いて所定の予測演算を施すプログラムであって、
保持されている、学習を行うことにより求められた第１の予測係数の変換を指示する指示ステップと、
前記指示ステップの処理により変換が指示された場合、所定の変換方式に基づいて、保持されている前記第１の予測係数から第２の予測係数を演算する演算ステップと
をコンピュータに実行させることを特徴とするプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ処理装置およびデータ処理方法、記録媒体、並びにプログラムに関し、特に、入力データを他の形式のデータに変換した後、さらに直交変換が施された信号に変換する場合に用いて好適なデータ処理装置およびデータ処理方法、記録媒体、並びにプログラムに関する。
【０００２】
【従来の技術】
従来のＮＴＳＣ（Ｎａｔｉｏｎａｌ　Ｔｅｌｅｖｉｓｉｏｎ　Ｓｙｓｔｅｍ　Ｃｏｍｍｉｔｔｅｅ）方式のテレビジョン信号のデコーダは、信号が輝度信号Ｙにクロマ信号Ｃを平衡変調して多重化を行ってエンコードされるため、輝度信号Ｙとクロマ信号Ｃとを分離（Ｙ／Ｃ分離）する構成となっている（例えば、特許文献１参照）。
【０００３】
また、ＭＰＥＧ（Ｍｏｖｉｎｇ　Ｐｉｃｔｕｒｅ　Ｅｘｐｅｒｔｓ　Ｇｒｏｕｐ）方式の映像信号のデコーダは、信号をブロック単位に区切り、ＤＣＴ（Ｄｉｓｃｒｅｔｅ　Ｃｏｓｉｎｅ　Ｔｒａｎｓｆｏｒｍ）を行った後で、量子化やジグザグスキャン等を行いエンコードされるため、テーブルに基づいて量子化データを求め、ＩＤＣＴ（Ｉｎｖｅｒｓｅ　Ｄｉｓｃｒｅｔｅ　Ｃｏｓｉｎｅ　Ｔｒａｎｓｆｏｒｍ）を行う構成となっている（例えば、特許文献２参照）。
【０００４】
【特許文献１】
特開２０００−１３８９４９号公報（第３ページ、図１）
【０００５】
【特許文献２】
特開２００１−３２０２７７号公報（第１５−第１６ページ、図２０）
【０００６】
【発明が解決しようとする課題】
このように、エンコードされた信号をデコードする場合、デコーダの構成をエンコーダの構成（処理）に合わせる必要があるため、１つの装置で、複数のエンコード方式の入力信号を処理させようとした場合、各エンコード方式に合わせたデコーダを用意しなければならず、装置全体としての規模が増大するという課題があった。
【０００７】
本発明は、このような状況に鑑みてなされたものであり、入力信号をデコードする際、規模を大きくすることなく、１つの装置で２つ以上の異なる形式の信号を生成することができるようにするものである。
【０００８】
【課題を解決するための手段】
本発明のデータ処理装置は、学習を行うことにより求められた第１の予測係数を保持する第１の保持手段と、第１の予測係数の変換を指示する指示手段と、　指示手段により変換が指示された場合、所定の変換方式に基づいて、第１の保持手段により保持されている第１の予測係数から第２の予測係数を演算する第１の演算手段とを備えることを特徴とする。
【０００９】
第１の演算手段は、指示手段により変換が指示された場合、第２の予測係数を演算して出力し、指示手段により変換が指示されない場合、第２の予測係数を演算せずに、第１の予測係数をそのまま出力し、第１の演算手段により出力された第１の予測係数または第２の予測係数を保持する第２の保持手段をさらに備えるようにすることができる。
【００１０】
入力データからクラスを決定するための第１のデータを抽出する第１の抽出手段と、第１の抽出手段により抽出された第１のデータに基づいて、クラスを決定する決定手段と、入力データから演算するための第２のデータを抽出する第２の抽出手段と、第２の抽出手段により抽出された第２のデータと、第２の保持手段により保持されている第１の予測係数または第２の予測係数に基づいて、出力データを演算する第３の演算手段とをさらに備え、第２の保持手段は、決定手段により決定されたクラスに対応する第１の予測係数または第２の予測係数を第３の演算手段に供給するようにすることができる。
【００１１】
第１の予測係数は、入力データに対応する生徒信号としての第３のデータと、出力データに対応する教師信号としての第４のデータに基づき、クラス毎に演算された予測係数であるようにすることができる。
【００１２】
入力データは、コンポジット信号のデータであり、出力データは、コンポーネント信号のデータまたはコンポーネント信号のデータを変換方式で変換したデータであるようにすることができる。
【００１３】
外部より入力されたデータと、第３の演算手段により生成された出力データの一方を選択し、デコードするデコード手段をさらに備えるようにすることができる。
【００１４】
指示手段は、変換方式もさらに指示し、第１の演算手段は、指示手段により指示された変換方式に基づいて、第１の保持手段により保持されている第１の予測係数から第２の予測係数を演算するようにすることができる。
【００１５】
第１の演算手段は、変換方式に対応する変換式を保持し、指示手段により指示された変換方式に応じて、変換式を選択する第３の保持手段を備え、第３の保持手段により保持された変換式に基づいて、第１の予測係数から第２の予測係数を演算するようにすることができる。
【００１６】
第３の保持手段は、変換方式に対応する変換式として、直交変換に対応する変換式を保持するようにすることができる。
【００１７】
本発明のデータ処理方法は、保持されている、学習を行うことにより求められた第１の予測係数の変換を指示する指示ステップと、指示ステップの処理により変換が指示された場合、所定の変換方式に基づいて、保持されている第１の予測係数から第２の予測係数を演算する演算ステップとを含むことを特徴とする。
【００１８】
本発明の記録媒体のプログラムは、保持されている、学習を行うことにより求められた第１の予測係数の変換を指示する指示ステップと、指示ステップの処理により変換が指示された場合、所定の変換方式に基づいて、保持されている第１の予測係数から第２の予測係数を演算する演算ステップとを含むことを特徴とする。
【００１９】
本発明のプログラムは、保持されている、学習を行うことにより求められた第１の予測係数の変換を指示する指示ステップと、指示ステップの処理により変換が指示された場合、所定の変換方式に基づいて、保持されている第１の予測係数から第２の予測係数を演算する演算ステップとをコンピュータに実行させることを特徴とする。
【００２０】
本発明においては、学習を行うことにより求められた第１の予測係数の変換が指示された場合、所定の変換方式に基づいて、保持されている第１の予測係数から第２の予測係数が演算される。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。図１は、本発明を適用した画像情報変換システムの構成を示している。この画像情報変換システムは、ＮＴＳＣ信号のコンポジット信号が入力される入力端子１１、クラス分類適応処理回路１２、輝度信号Ｙ、色差信号Ｒ−Ｙ、色差信号Ｂ−Ｙがそれぞれ出力される出力端子１３Ａ乃至１５Ａ、並びに、輝度信号Ｙ、色差信号Ｒ−Ｙ、色差信号Ｂ−Ｙをそれぞれ直交変換した信号Ｔ（Ｙ）、Ｔ（Ｒ−Ｙ）、Ｔ（Ｂ−Ｙ）を出力する端子１３Ｂ乃至１５Ｂから構成されている。
【００２２】
入力端子１１から入力されたＮＴＳＣ信号のコンポジット信号は、クラス分類適応処理回路１２に供給され、輝度信号Ｙ、色差信号Ｒ−Ｙ、色差信号Ｂ−Ｙのコンポーネント信号に変換されるか、またはそのコンポーネント信号をさらに直交変換した直交変換信号Ｔ（Ｙ）、Ｔ（Ｒ−Ｙ）、Ｔ（Ｂ−Ｙ）に変換される。それぞれの信号は、出力端子１３Ａ乃至１５Ａ、または出力端子１３Ｂ乃至１５Ｂから出力される。なお、出力端子１３Ａ乃至１５Ａと出力端子１３Ｂ乃至１５Ｂは共通としてもよい。
【００２３】
図２は、クラス分類適応処理回路１２の構成例を示すブロック図である。入力されたコンポジット信号は、ブロック抽出部３１とブロック抽出部３４に供給される。ブロック抽出部３１は、供給された信号から、予め指定されたブロックの画素データ（クラスタップ）を抽出し、画素位置モード出力部３２に出力する。画素位置モード出力部３２は、入力されたブロックの画素データ（クラスタップ）から、予測値を算出する画素位置のモード（クラス）を出力し、係数メモリ３３に供給する。
【００２４】
種係数メモリ３６は、種係数（その詳細は後述する）を予め記憶している。係数演算部３７は、ユーザが指定部３８を操作することで指定した変換方式に対応する変換方式選択信号に基づいて、種係数メモリ３６から供給された種係数から予測係数を演算する。係数メモリ３３は、係数演算部３７により演算された係数を記憶する。係数メモリ３３はまた、画素位置モード出力部３２から画素位置モードが入力されると、画素位置モードに応じた予測係数を選択し、その係数を予測演算部３５に供給する。
【００２５】
ブロック抽出部３４は、入力されたコンポジット信号から、コンポーネント信号を予測生成するために必要なブロックの画素データ（以下、予測タップと称する）を抽出し、予測演算部３５に出力する。
【００２６】
予測演算部３５は、ブロック抽出部３４から入力された予測タップと、係数メモリ３３から入力された予測係数を用いて予測演算を行い、コンポーネント信号を出力するか、またはコンポーネント信号をさらに直交変換した信号（コンポーネント変換信号）を出力する。
【００２７】
クラス分類適応処理回路１２の予測演算処理を、図３のフローチャートを参照して説明する。ステップＳ１において、ブロック抽出部３４は、コンポジット信号から予測タップを抽出する。ステップＳ２において、ブロック抽出部３１は、コンポジット信号からクラスタップを抽出する。ステップＳ３において、画素位置モード出力部３２は、クラスタップから、予測値を算出する画素位置のモード（その詳細は、図７を参照して後述する）を決定する。ステップＳ４において、予測演算部３５は、画素位置モードに対応する予測係数を係数メモリ３３から取得する。なお、このとき係数メモリ３３には、図１０と図１１を参照して後述する予測係数演算処理を予め行なうことで、実際に使用される所定の予測係数が記憶されている。ステップＳ５において、予測演算部３５は、入力された予測係数と予測タップに基づいて、出力信号を予測演算し、処理を終了する。
【００２８】
図４は、種係数メモリ３６に記憶される種係数を学習する学習装置５０の構成例を示す。学習装置５０には、輝度信号Ｙ、色差信号Ｒ−Ｙ、色差信号Ｂ−Ｙからなる教師信号としてのコンポーネント信号が入力され、ブロック抽出部５１とＮＴＳＣエンコーダ５２に供給される。
【００２９】
ブロック抽出部５１は、入力された教師信号から、予め指定されたブロック領域のデータを抽出し、ブロック内データ出力部５５に出力する。
【００３０】
ＮＴＳＣエンコーダ５２は、入力された教師信号をエンコードして、生徒信号としてのＮＴＳＣ信号のコンポジット信号を生成し、ブロック抽出部５３とブロック抽出部５６に出力する。ブロック抽出部５３は、供給された生徒信号から、クラスタップを抽出し、画素位置モード出力部５４に出力する。画素位置モード出力部５４は、入力されたクラスタップから、画素位置モードを出力し、ブロック内データ出力部５５と正規方程式生成部５７に供給する。ブロック内データ出力部５５は、画素位置モード出力部５４から入力された画素位置モードに対応する、ブロック抽出部５１から入力された教師信号の画素データを正規方程式生成部５７に出力する。
【００３１】
ブロック抽出部５６は、入力された生徒信号のブロックから、予測タップを抽出し、正規方程式生成部５７に出力する。
【００３２】
正規方程式生成部５７は、ブロック内データ出力部５５から入力された教師信号の画素データと、ブロック抽出部５６から入力された生徒信号の予測タップから、画素位置モード出力部５４から入力された画素位置モード毎に、正規方程式を生成し、係数決定部５８に出力する。係数決定部５８は、供給された正規方程式から係数（種係数）を演算し、種係数を種係数メモリ３６に記憶する。
【００３３】
学習装置５０の種係数決定処理を、図５と図６のフローチャートを参照して詳細に説明する。ステップＳ３１において、ブロック抽出部５１は、教師信号から所定のブロック（予め指定されたブロック）のデータを抽出する。ステップＳ３２において、ＮＴＳＣエンコーダ５２は、教師信号をエンコードし、ＮＴＳＣ方式のコンポジット信号（生徒信号）を生成する。ステップＳ３３において、ブロック抽出部５３は、生徒信号（エンコードされた教師信号）からクラスタップを抽出する。ステップＳ３４において、画素位置モード出力部５４は、クラスタップから画素位置モードを決定する。ステップＳ３５において、ブロック内データ出力部５５は、ブロック抽出部５１から供給された教師信号の所定のブロックのデータから、画素位置モードに対応する教師信号のブロックの画素データを抽出する。
【００３４】
ステップＳ３６において、ブロック抽出部５６は、生徒信号から予測タップを抽出する。ステップＳ３７において、正規方程式生成部５７は、予測タップと教師信号のブロックの画素データに基づいて、画素位置モード毎に正規方程式を生成する。ステップＳ３８において、係数決定部５８は、正規方程式を演算し、種係数を決定する。ステップＳ３９において、係数決定部５８は、決定した種係数を種係数メモリ３６に記憶し、処理は終了する。
【００３５】
なお、この学習装置に基づく種係数の決定と、種係数メモリ３６への記億処理は、クラス分類適応処理回路１２のメーカにより実行される。
【００３６】
例えば、図７Ａに示されるように、３×８個の予測タップのブロック７２から、画素位置モードに対応する１×８個の教師信号のブロック７１に対応する、図中×印が付されている位置の１×８個の画素を予測生成する場合、１つのブロックから予測生成する画素データは８つあるため、画素位置モードは８つ（ｉ＝１，２，３，・・・，８）存在する。したがって、正規方程式は、以下の式によって８つ生成される。
【数１】
2004104636.tif 000003
【００３７】
なお、式（１）において、図７Ｂに示されるように、ｙは教師信号の画素値であり、ｘは予測タップの画素値である。また、ａは種係数である。ｉ（ｉ＝１，２，３，・・・，８）は、教師信号の画素を表し、ｊ（ｊ＝１，２，３，・・・，２４）は、生徒信号の画素を表す。
【００３８】
このように、信号をブロック単位で区切り、ブロック毎に順次処理させることで、画素位置モードに応じた正規方程式が生成され、最終的に求まった正規方程式を解くことによって、種係数ａが決定される。なお、生成された正規方程式の数が種係数ａを求めるのに不十分である場合、例えば、最小２乗法を用いて正規方程式を解き、種係数ａが求められる。
【００３９】
ここで、１×８の教師信号のブロックに対して、アダマール変換が行われた例を図８に示す。教師信号のブロックの画素値ｙ１乃至ｙ８をアダマール変換した値が、ｙ１’乃至ｙ８’である。ｙ１’乃至ｙ８’は、以下の式で表される。
【数２】
2004104636.tif 000004
【００４０】
また、１×８の教師信号のブロックに対して、ＤＣＴが行われた例を図９に示す。教師信号のブロックの画素値ｙ１乃至ｙ８をＤＣＴした値が、ｙ１”乃至ｙ８”である。ｙ１”乃至ｙ８”は、以下の式で表される。
【数３】
2004104636.tif 000005
【００４１】
なお、式（３）において、Ｃ（ｉ，ｊ）は、ｉとｊが、それぞれ、１，２，３，・・・８の８×８の行列であり、
ｊ＝１ではない場合、
【数４】
2004104636.tif 000006
で表され、
ｊ＝１の場合、
【数５】
2004104636.tif 000007
で表される。
【００４２】
このように、変換方式がアダマール変換やＤＣＴ等の直交変換である場合、式（２）と式（３）に示されるように、教師信号のブロックの画素値ｙ１乃至ｙ８の変換信号（アダマール変換した信号ｙ１’乃至ｙ８’またはＤＣＴした信号ｙ１”乃至ｙ８”）が、教師信号の画素値ｙ１乃至ｙ８の線形和で表されるので、教師信号のブロックの画素値ｙ１乃至ｙ８の予測係数から、変換後の教師信号（いまの場合、ｙ１’乃至ｙ８’またはｙ１”乃至ｙ８”）の予測係数を求めることができる。
【００４３】
即ち、図８に示されるように、教師信号のブロックの画素値ｙ１乃至ｙ８をアダマール変換した値を、ｙ１’乃至ｙ８’とした場合、例えば、ｙ１’は、以下の式で表される。
【数６】
2004104636.tif 000008
【００４４】
したがって、ｙ１’の予測係数は、所定の１つの生徒信号のｙ１予測時の種係数をａ、同様にｙ２予測時の種係数をｂ、ｙ３予測時の種係数をｃ、ｙ４予測時の種係数をｄ、ｙ５予測時の種係数をｅ、ｙ６予測時の種係数をｆ、ｙ７予測時の種係数をｇ、ｙ８予測時の種係数をｈとした時、以下の式で表される。
【数７】
2004104636.tif 000009
【００４５】
式（７）と同様に、式（２）より、ｙ２’乃至ｙ８’の予測係数も演算すると、所定の１つの生徒信号のｙ１’乃至ｙ８’予測時の予測係数ａ’乃至ｈ’は、ｙ１乃至ｙ８予測時の予測係数ａ乃至ｈを用いて、以下の式で表される。
【数８】
2004104636.tif 000010
【００４６】
また、図９に示されるように、教師信号のブロックの画素値ｙ１乃至ｙ８にＤＣＴをした値を、ｙ１”乃至ｙ８”とした場合、所定の１つの生徒信号のｙ１”乃至ｙ８”予測時の予測係数ａ”乃至ｈ”は、ｙ１乃至ｙ８予測時の予測係数ａ乃至ｈを用いて、以下の式で表される。
【数９】
2004104636.tif 000011
なお、式（９）において、Ｃ（ｉ，ｊ）は、ｉとｊが、それぞれ、１，２，３，・・・８の８×８の行列であり、ｊ＝１ではない場合、
【数１０】
2004104636.tif 000012
で表され、ｊ＝１の場合、
【数１１】
2004104636.tif 000013
で表される。
【００４７】
したがって、図２のクラス分類適応処理回路１２の係数演算部３７を、図１０に示されるような構成にすることにより、種係数から、入力信号を予測演算するための係数（予測係数）を求めることができる。なお、変換行列メモリ９１には、予め各種変換を行う変換行列が記憶されている。例えば、上述した式（８）のアダマール変換のための変換行列、または、式（９）のＤＣＴのための変換行列が記憶されている。
【００４８】
即ち、ユーザが指定部３８を操作することで指定した変換方式選択信号が変換行列メモリ９１に入力されると、変換行列メモリは、記憶した変換行列から、変換方式選択信号に応じた変換行列を選択し、演算部９２に出力する。また、種係数メモリ３６は、学習装置５０で決定され、記億された種係数を演算部９２に出力する。
【００４９】
演算部９２は、入力された変換行列と種係数に基づいて、予測係数を演算し、係数メモリ３３に出力する。
【００５０】
以上においては、学習装置５０がコンポーネント信号（教師信号）のＹ信号の場合の種係数を求める場合について説明したが、同様の処理によって、コンポーネント信号の色差信号Ｒ−Ｙ，Ｂ−Ｙの種係数も求めることができる。
【００５１】
なお、変換行列メモリ９１に記憶されている変換行列が１種類である場合には、指定部３８から出力される変換方式選択信号は、その変換行列を使用するのか、または使用しないのかを選択する信号となる。
【００５２】
係数演算部３７の予測係数演算処理を、図１１のフローチャートを参照して詳細に説明する。この処理は、図３の予測演算処理を実行する前に、ユーザの指示に基づいて実行される。
【００５３】
即ち、ユーザは、複数の変換方式のうちのいずれを使用するのかを、指定部３８を操作して指定する。そこで、ステップＳ５１において、変換行列メモリ９１は、ユーザの操作に基づいて、指定部３８から変換方式選択信号が入力されたか否かを判定する。変換方式選択信号が入力されたと判定された場合、変換行列メモリ９１は、処理をステップＳ５２に進め、変換方式選択信号に基づいて、記憶されている変換行列から所定の変換行列を選択する。これにより、例えば、アダマール変換のための変換行列（式（８））、または、ＤＣＴのための変換行列（式（９））が選択される。
【００５４】
ステップＳ５３において、演算部９２は、種係数メモリ３６から種係数を取得する。ステップＳ５４において、演算部９２は、選択された変換行列と取得された種係数に基づいて、予測係数を演算する。これにより、種係数メモリ３６から読み出された種係数ａ乃至ｈから、例えば、アダマール変換のための変換行列が選択されている場合、式（８）に基づいて、係数ａ’乃至ｈ’が演算され、ＤＣＴのための変換行列が選択されている場合、式（９）に基づいて、係数ａ”乃至ｈ”が演算される。ステップＳ５５において、演算部９２は、演算された予測係数を係数メモリ３３に記憶する。
【００５５】
ステップＳ５１において、変換方式選択信号が入力されていないと判定された場合、変換が指示されていないので、変換行列メモリ９１は、処理をステップＳ５５に進め、種係数をそのまま係数メモリ３３に記憶する。
【００５６】
このようにして、係数メモリ３３に記憶された予測係数を用いて、図３のフローチャートを参照して説明した予測演算処理が行なわれる。その結果、変換方式が選択されていなければ、図１の出力端子１３Ａ乃至１５Ａから、ＮＴＳＣ信号の輝度信号Ｙ、色差信号Ｒ−Ｙ、色差信号Ｂ−Ｙのコンポーネント信号が出力される。例えば、アダマール変換のための変換行列が選択されている場合には、コンポーネント信号をアダマール変換した変換信号Ｔ（Ｙ），Ｔ（Ｒ−Ｙ），Ｔ（Ｂ−Ｙ）が、出力端子１３Ｂ乃至１５Ｂから出力され、ＤＣＴのための変換行列が選択されている場合には、コンポーネント信号をＤＣＴした変換信号Ｔ（Ｙ），Ｔ（Ｒ−Ｙ），Ｔ（Ｂ−Ｙ）が、出力端子１３Ｂ乃至１５Ｂから出力される。
【００５７】
このように、本発明においては、種係数に基づいて、コンポジット信号をコンポーネント信号に変換するか、またはコンポーネント信号をさらに直交変換を施した信号に、直接変換することができる。また、変換方式毎に予測係数を学習する必要がないので、全ての変換方式の異なる予測係数を記憶しておく場合に比べて、予測係数を記憶するメモリの容量を小さくすることができる。さらに、変換行列メモリ９１の変換行列を変更するだけで、異なる変換方式の予測係数が得られるように、簡単に変更することができる。
【００５８】
なお、変換行列メモリ９１は、記憶させる変換行列の内容を変更できるように、外部から書き換え可能なメモリにしてもよい。
【００５９】
また、上述の説明では、予測タップを３×８個のブロックに区切り、教師信号を１×８個のブロックに区切ったが、ブロックの区切り方は任意の形状でよい。
【００６０】
さらに、上述の説明では、ＮＴＳＣ信号を、輝度信号Ｙ、色差信号Ｒ−Ｙ、色差信号Ｂ−Ｙのコンポーネント信号に対し、アダマール変換やＤＣＴ等の直交変換を行った信号に直接変換したが、学習装置で学習する際に、教師信号のブロックと生徒信号のブロックが１対１に対応し、かつ各々のブロックが他のブロックと独立の関係にあれば、ＮＴＳＣ信号や映像信号だけでなく任意の信号を対象としてもよい。
【００６１】
上述したクラス分類適応処理回路１２にデコーダを設けた画像情報変換装置の構成例を図１２のブロック図に示す。この画像情報変換装置は、例えば、テレビジョン受像機として構成される。
【００６２】
画像情報変換装置において、ＮＴＳＣ信号のコンポジット信号は、クラス分類適応処理回路１２に入力される。クラス分類適応処理回路１２は、入力されたＮＴＳＣ信号をＤＣＴが行われたコンポーネント信号に直接変換し、ＭＰＥＧデコーダ１２１に出力する。ＭＰＥＧデコーダ１２１は、入力されたＤＣＴが行われたコンポーネント信号をデコードし、コンポーネント信号を出力する。
【００６３】
一方、この画像情報変換装置において、ＭＰＥＧ信号はＭＰＥＧデコーダ１２１に直接供給される。ＭＰＥＧデコーダ１２１は、ＭＰＥＧ信号をデコードして、コンポーネント信号を出力する。
【００６４】
このように、本発明のデータ処理装置にデコーダを設けることにより、様々な方式でエンコードされた信号を１つのデコーダで処理することができる。
【００６５】
なお、上述した例では、ＭＰＥＧ信号を用いたが、アダマール変換された信号等の他の信号とＮＴＳＣ信号がともに入力される画像情報変換装置にも用いることができる。この場合、ＭＰＥＧデコーダ１２１の代わりに、例えば、アダマール変換の逆変換を行うデコーダが用いられる。
【００６６】
上述した一連の処理は、ハードウエアにより行うこともできるし、ソフトウエアにより行うこともできる。一連の処理をソフトウエアによって行う場合には、そのソフトウエアを構成するプログラムが、汎用のコンピュータ等にインストールされる。
【００６７】
図１３は、上述した一連の処理を実行するプログラムがインストールされるコンピュータ２０１の一実施の形態の構成例を示している。
【００６８】
コンピュータ２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）２０２を内蔵している。ＣＰＵ２０２にはバス２０５を介して、入出力インターフェース２０６が接続されている。バス２０５には、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）２０３およびＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）２０４が接続されている。
【００６９】
入出力インターフェース２０６には、ユーザが操作するキーボード、マウス、スキャナ、マイクロホン等の入力デバイスで構成される入力部２０７、ディスプレイ、スピーカ、プリンタ、プロッタ等の出力デバイスで構成される出力部２０８が接続されている。また、入出力インターフェース２０６には、プログラムや各種データを格納するハードディスクドライブ等よりなる記憶部２０９、およびインターネットを含む各種のネットワークを介してデータを通信する通信部２１０が接続される。
【００７０】
さらに、入出力インターフェース２０６には、リムーバブルメモリ２１２などの記録媒体に対してデータを読み書きするドライブ２１１が必要に応じて接続される。
【００７１】
このコンピュータ２０１に本発明を適用した画像情報変換装置としての動作を実行させる画像情報変換プログラムは、リムーバブルメモリ２１２に格納された状態でコンピュータ２０１に供給され、ドライブ２１１によって読み出されて、記憶部２０９に内蔵されるハードディスクドライブにインストールされる。記憶部２０９にインストールされた情報処理プログラムは、入力部２０７に入力されるユーザからのコマンドに対応するＣＰＵ２０２の指令によって、記憶部２０９からＲＡＭ２０４にロードされて実行される。
【００７２】
この記録媒体は、図１３に示されるように、装置本体とは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されているリムーバブルメモリ２１２などよりなるパッケージメディアにより構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているＲＯＭ２０３や記憶部２０９に含まれるハードディスクなどで構成される。
【００７３】
本明細書において、コンピュータに各種の処理を行わせるためのプログラムを記述する処理ステップは、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含むものである。
【００７４】
【発明の効果】
以上のように、本発明によれば、入力データを他の形式のデータに変換することができる。特に複数の形式のデータのいずれかに、簡単に変換することができる。また、変換する形式の変更が容易となる。さらに、複数の方式でエンコードされた信号を１つのデコーダで処理することができる。
【図面の簡単な説明】
【図１】本発明を適用した画像情報変換システムの構成例を示す図である。
【図２】図１のクラス分類適応処理回路の構成例を示すブロック図である。
【図３】図２のクラス分類適応処理回路の予測演算処理を説明するフローチャートである。
【図４】学習装置の構成例を示すブロック図である。
【図５】図４の学習装置の種係数決定処理を説明するフローチャートである。
【図６】図４の学習装置の種係数決定処理を説明するフローチャートである。
【図７】教師信号のブロックと予測タップの構成を示す図である。
【図８】教師信号のブロックとアダマール変換後のブロックの構成を示す図である。
【図９】教師信号のブロックとＤＣＴ後のブロックの構成を示す図である。
【図１０】図２の係数演算部の構成を示すブロック図である。
【図１１】図１０の係数演算部の予測係数演算処理を説明するフローチャートである。
【図１２】画像情報変換装置の構成を示すブロック図である。
【図１３】本発明を適用したコンピュータの一実施の形態の構成例を示すブロック図である。
【符号の説明】
１１　入力端子，　１２　クラス分類適応処理回路，　１３乃至１５　出力端子，　３１　ブロック抽出部，　３２　画素位置モード出力部，　３３　係数メモリ，　３４　ブロック抽出部，　３５　予測演算部，　３６　種係数メモリ，３７　係数演算部，　３８　指定部，　５０　学習装置，　５１　ブロック抽出部，　５２　ＮＴＳＣエンコーダ，　５３　ブロック抽出部，　５４　画素位置モード出力部，　５５　ブロック内データ出力部，　５６　ブロック抽出部，　５７　正規方程式生成部，　５８　係数決定部，　９１　変換行列メモリ，　９２演算部，　１２１　ＭＰＥＧデコーダ，　２０１　コンピュータ，　２０２　ＣＰＵ，　２０３　ＲＯＭ，　２０４　ＲＡＭ，　２０５　バス，　２０６　入出力インターフェース，　２０７　入力部，　２０８　出力部，　２０９　記憶部，　２１０通信部
【図１】
2004104636.tif 000014
【図２】
2004104636.tif 000015
【図３】
2004104636.tif 000016
【図４】
2004104636.tif 000017
【図５】
2004104636.tif 000018
【図６】
2004104636.tif 000019
【図７】
2004104636.tif 000020
【図８】
2004104636.tif 000021
【図９】
2004104636.tif 000022
【図１０】
2004104636.tif 000023
【図１１】
2004104636.tif 000024
【図１２】
2004104636.tif 000025
【図１３】
2004104636.tif 000026