(57)【要約】【課題】集積回路の面積の増加や配線性の悪化を最小限に抑えつつ、横方向だけでなく、クロック信号線の上下方向に対してもシールドをおこなうこと。【解決手段】標準セルの電源線１５または接地線１６をシールド線として利用するとともに、この電源線等のすぐ下の配線層で、電源線等の真下に、クロック信号線１２と、クロック信号線１２を両側から挟むシールド線１１を配線する。クロック信号線１２を最下層の配線層に設けるか、あるいはクロック信号線１２の下に配線層がある場合には、その下層の配線層の、クロック信号線１２の真下の領域には、信号線を配線しない。また、半導体基板１３の、クロック信号線１２の下の領域を、トランジスタなどのデバイス領域とせずに、フィールド酸化膜やトレンチアイソレーション領域などの素子分離領域１７とする。【選択図】        図２
2004186561.tif 000002
【特許請求の範囲】
【請求項１】
多層配線構造を有する半導体集積回路の、最下層の配線層に設けられたクロック信号線と、
前記クロック信号線と同じ配線層で、前記クロック信号線の両隣にそれぞれ設けられた第１のシールド線と、
下から２番目の配線層で、前記クロック信号線の真上に設けられ、標準セルの電源線または接地線を兼ねる第２のシールド線と、
を具備することを特徴とする半導体集積回路の配線構造。
【請求項２】
多層配線構造を有する半導体集積回路の、最下層の配線層と最上層の配線層を除く配線層に設けられたクロック信号線と、
前記クロック信号線と同じ配線層で、前記クロック信号線の両隣にそれぞれ設けられた第１のシールド線と、
前記クロック信号線が設けられた配線層のすぐ上の配線層で、前記クロック信号線の真上に設けられ、標準セルの電源線または接地線を兼ねる第２のシールド線と、
前記クロック信号線が設けられた配線層のすぐ下の配線層で、前記クロック信号線の真下に設けられた非信号配線領域と、
を具備することを特徴とする半導体集積回路の配線構造。
【請求項３】
多層配線構造を有する半導体集積回路の、最下層の配線層に設けられたクロック信号線と、
前記クロック信号線と同じ配線層で、前記クロック信号線の両隣にそれぞれ設けられた配線禁止領域と、
下から２番目の配線層で、前記クロック信号線の真上に設けられ、標準セルの電源線または接地線を兼ねるシールド線と、
を具備することを特徴とする半導体集積回路の配線構造。
【請求項４】
多層配線構造を有する半導体集積回路の、最下層の配線層と最上層の配線層を除く配線層に設けられたクロック信号線と、
前記クロック信号線と同じ配線層で、前記クロック信号線の両隣にそれぞれ設けられた配線禁止領域と、
前記クロック信号線が設けられた配線層のすぐ上の配線層で、前記クロック信号線の真上に設けられ、標準セルの電源線または接地線を兼ねるシールド線と、前記クロック信号線が設けられた配線層のすぐ下の配線層で、前記クロック信号線の真下に設けられた非信号配線領域と、
を具備することを特徴とする半導体集積回路の配線構造。
【請求項５】
半導体基板の、前記クロック信号線の真下の領域は、素子分離領域であることを特徴とする請求項１〜４のいずれか一つに記載の半導体集積回路の配線構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の配線構造に関し、特に多層配線構造を有する半導体集積回路のクロック信号線の配線構造に関する。
【０００２】
半導体集積回路において、回路に供給されるクロック信号のタイミング精度を高めることが重要である。また、クロック信号線と、その周囲に配置された一般信号線との間のクロストークノイズの影響を低減することも重要である。これらのことを実現するため、クロック信号線に対してシールドをおこなう構造が公知である。
【０００３】
【従来の技術】
従来の一般的なシールド構造は、クロック信号線と同じ配線層で、クロック信号線の両側に、電源電位もしくは接地電位が印加されたシールド線を配置したものである。また、電源電位や接地電位を印加する代わりに、シールド線をクロック信号と同様に駆動するようにした構造もある。
【０００４】
図４はこのようなシールド構造を模式的に示す平面図、図５は図４のＡ−Ａにおける断面図であり、符号１はシールド線、符号２はクロック信号線、符号３は半導体基板である。このような構造では、クロック信号線２に沿ってシールド線１の領域が必要となるため、また、シールド線１を設けることによる各種信号線の配線が悪化し、チップ面積の増大化を招くという問題点がある。
【０００５】
この対策として、図６に平面構成を模式的に示すように、クロック信号線２と同じ配線層で、クロック信号線２の両側に、標準セル４の電源線５または接地線６を配線し、これら電源線５または接地線６をシールド線として利用するという提案がある（たとえば、特許文献１参照。）。また、シールド線を配線する代わりに、クロック信号線と同じ配線層の、クロック信号線の両隣を配線禁止領域とした構造も公知である。また、クロック信号線が設けられた配線層に対して上下に隣接する層に、シールド線を配線する構造も提案されている（たとえば、特許文献２参照。）。
【０００６】
【特許文献１】
特開２０００−２３６０６６号公報
【特許文献２】
特開平４−１９６４６２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、クロック信号線の上下に隣接する層にシールド線が設けられていない場合には、クロック信号線とその上下に存在する信号線との間のクロストークや、構造物の粗密による配線容量の変動や、クロック信号のタイミング精度の悪化が問題となる。また、クロック信号線の上下に隣接する層にシールド線を単純に配線したのでは、クロック信号線の配線方向と上下のシールド線の配線方向が同じになるため、クロック信号線と同じ配線層にシールド線を設ける場合よりも、さらに配線性が悪化し、チップ面積が増大してしまうという問題点がある。通常、半導体集積回路では、隣接層同士の主たる配線方向が直交するが、クロック信号線の配線方向と上下のシールド線の配線方向が同じであると、配線が複雑化するため、配線性が悪化し、チップ面積が増大するという問題点がある。
【０００８】
本発明は、上記問題点に鑑みてなされたものであって、集積回路の面積の増加や配線性の悪化を最小限に抑えつつ、横方向だけでなく、クロック信号線の上下方向に対してもシールドをおこなうことが可能な半導体集積回路の配線構造を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明は、多層配線構造を有する半導体集積回路において、標準セルの電源線または接地線（以下、電源線等とする）をシールド線として利用するとともに、この電源線等のすぐ下の配線層で、電源線等の真下に、クロック信号線と、クロック信号線を両側から挟むシールド線を配線することを特徴とする。この発明において、クロック信号線の両側にシールド線を配線する代わりに、クロック信号線の両側を、配線を設けない領域（配線禁止領域）とし、クロック信号線の隣の配線を、クロック信号線との間でクロストークが起こらない程度に離す構成としてもよい。
【００１０】
この発明によれば、標準セルの電源線等の下にクロック信号線とその両隣のシールド線が配線されるので、クロック信号線とその両隣のシールド線を配線するための新規の配線資源が不要である。また、クロック信号線の上側のシールドについては、標準セルの電源線等がシールド線を兼ねるので、クロック信号線および電源線等を除く他の信号線の配線が妨げられずに済む。また、他の信号線を、電源線等が配線される層もしくはこれよりも上の配線層、または電源線等が配線される層とこれよりも上の配線層に配線することにより、上下に隣り合う配線層の主配線方向が直交するという関係を維持しつつ配線することが可能である。
【００１１】
また、上記発明において、クロック信号線の下に配線層がある場合には、その配線層の、クロック信号線の真下の領域を、信号線を配線しない領域（非信号配線領域）とする。また、好ましくは、半導体基板の、クロック信号線の下の領域を、トランジスタなどのデバイスを作製した領域とせずに、フィールド酸化膜やトレンチアイソレーション領域などの素子分離領域とする。このようにすることによって、クロック信号線の下側について、クロック信号とのクロストークを避けることができるとともに、半導体基板との間の静電容量の場所的なバラツキを避け、容量値を小さくすることができる。
【００１２】
【発明の実施の形態】
以下に、本発明の実施の形態にかかる半導体集積回路の配線構造について図面を参照しつつ詳細に説明する。
【００１３】
（実施の形態１）
図１は、本発明の実施の形態１にかかるシールド構造の平面構成およびその断面構成を模式的に示す図であり、図２は、本発明の実施の形態１にかかるシールド構造の断面構成を模式的に示す図である。図１および図２に示すように、多層配線構造を有する半導体集積回路において、第１のシールド線１１は、クロック信号線１２と同じ配線層で、クロック信号線１２の両隣に配線されている。標準回路の単位セル１４中に収容されている電源線１５または接地線１６は、クロック信号線１２のすぐ上の配線層で、クロック信号線１２と、その両隣の第１のシールド線１１を覆うように配線されており、第２のシールド線となっている。
【００１４】
クロック信号線１２は、好ましくは、最下層の配線層に設けられているのがよい。この場合、半導体基板１３の、クロック信号線１２の下側領域は、フィールド酸化膜やトレンチアイソレーション領域などの素子分離領域１７である。クロック信号線１２のある配線層が最下層でない場合には、この配線層のすぐ下の配線層において、クロック信号線１２の下側領域は、信号線のない非信号配線領域１８となる。つまり、クロック信号線１２のすぐ下には、信号線は配置されない。なお、図１において、符号１９は、クロック信号線１２の、単位セル１４ヘのつなぎ込み配線である。
【００１５】
上述した実施の形態１によれば、クロック信号線１２と第１のシールド線１１を配線するための新規の配線資源が不要である。また、第２のシールド線（電源線１５または接地線１６）よりも上の配線層に他の信号線を配線することにより、クロック信号線１２、第１のシールド線１１および第２のシールド線によって、他の信号線の配線が妨げられずに済む。また、上下に隣り合う配線層の主配線方向が直交するという一般的な関係を維持しつつ配線することができる。したがって、集積回路の面積の増加や配線性の悪化を最小限に抑えることができる。
【００１６】
また、実施の形態１によれば、クロック信号線１２の周囲について信号配線との静電容量が小さくなり、場所によらず静電容量が一定になるので、クロック信号と一般信号の間のクロストークが低減する。また、クロック信号のタイミング精度が悪化するのを防ぐことができる。したがって、クロック信号線１２に対して良好なシールド構造を得ることができる。
【００１７】
（実施の形態２）
図３は、本発明の実施の形態２にかかるシールド構造の断面構成を模式的に示す図である。図３に示すように、実施の形態２では、クロック信号線１２と同じ配線層で、クロック信号線１２の両隣の、信号線があるとしたらクロック信号線１２との間でクロストークが生じ得る領域が、配線を設けてはいけない領域、すなわち配線禁止領域２１となっている。
【００１８】
電源線１５または接地線１６は、クロック信号線１２と、その両隣の配線禁止領域２１を覆うように配線されている。その他の構成は、実施の形態１と同じである。したがって、実施の形態２によれば、実施の形態１と同様の効果が得られる。なお、実施の形態１と同じ構成については、同一の符号を付して説明を省略する。
【００１９】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。
【００２０】
（付記１）多層配線構造を有する半導体集積回路の、最下層の配線層に設けられたクロック信号線と、
前記クロック信号線と同じ配線層で、前記クロック信号線の両隣にそれぞれ設けられた第１のシールド線と、
下から２番目の配線層で、前記クロック信号線の真上に設けられ、標準セルの電源線または接地線を兼ねる第２のシールド線と、
を具備することを特徴とする半導体集積回路の配線構造。
【００２１】
（付記２）多層配線構造を有する半導体集積回路の、最下層の配線層と最上層の配線層を除く配線層に設けられたクロック信号線と、
前記クロック信号線と同じ配線層で、前記クロック信号線の両隣にそれぞれ設けられた第１のシールド線と、
前記クロック信号線が設けられた配線層のすぐ上の配線層で、前記クロック信号線の真上に設けられ、標準セルの電源線または接地線を兼ねる第２のシールド線と、
前記クロック信号線が設けられた配線層のすぐ下の配線層で、前記クロック信号線の真下に設けられた非信号配線領域と、
を具備することを特徴とする半導体集積回路の配線構造。
【００２２】
（付記３）多層配線構造を有する半導体集積回路の、最下層の配線層に設けられたクロック信号線と、
前記クロック信号線と同じ配線層で、前記クロック信号線の両隣にそれぞれ設けられた配線禁止領域と、
下から２番目の配線層で、前記クロック信号線の真上に設けられ、標準セルの電源線または接地線を兼ねるシールド線と、
を具備することを特徴とする半導体集積回路の配線構造。
【００２３】
（付記４）多層配線構造を有する半導体集積回路の、最下層の配線層と最上層の配線層を除く配線層に設けられたクロック信号線と、
前記クロック信号線と同じ配線層で、前記クロック信号線の両隣にそれぞれ設けられた配線禁止領域と、
前記クロック信号線が設けられた配線層のすぐ上の配線層で、前記クロック信号線の真上に設けられ、標準セルの電源線または接地線を兼ねるシールド線と、前記クロック信号線が設けられた配線層のすぐ下の配線層で、前記クロック信号線の真下に設けられた非信号配線領域と、
を具備することを特徴とする半導体集積回路の配線構造。
【００２４】
（付記５）半導体基板の、前記クロック信号線の真下の領域は、素子分離領域であることを特徴とする付記１〜４のいずれか一つに記載の半導体集積回路の配線構造。
【００２５】
（付記６）前記第２のシールド線は、前記第１のシールド線上も覆っていることを特徴とする付記１または２に記載の半導体集積回路の配線構造。
【００２６】
（付記７）前記第２のシールド線は、前記配線禁止領域上も覆っていることを特徴とする付記３または４に記載の半導体集積回路の配線構造。
【００２７】
【発明の効果】
本発明によれば、クロック信号線とその両隣のシールド線を配線するための新規の配線資源が不要であるとともに、クロック信号線および電源線等を除く他の信号線の配線が妨げられずに済む。また、上下に隣り合う配線層の主配線方向が直交するという関係を維持しつつ配線することが可能である。また、クロック信号線の周囲について信号配線との静電容量が小さくなり、場所によらず静電容量が一定になるので、クロック信号と一般信号の間のクロストークが低減するとともに、クロック信号のタイミング精度の悪化を回避することができる。したがって、集積回路の面積の増加や配線性の悪化を最小限に抑えつつ、クロック信号線に対して良好なシールド構造を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかるシールド構造を模式的に示す平面図である。
【図２】本発明の実施の形態１にかかるシールド構造を模式的に示す断面図である。
【図３】本発明の実施の形態２にかかるシールド構造を模式的に示す断面図である。
【図４】従来の一般的なシールド構造を模式的に示す平面図である。
【図５】図４のＡ−Ａにおける断面図である。
【図６】従来の別のシールド構造を模式的に示す平面図である。
【符号の説明】
１１  第１のシールド線
１２  クロック信号線
１５，１６  第２のシールド線（標準セルの電源線または接地線）
１７  素子分離領域
２１  配線禁止領域
【図１】
2004186561.tif 000003
【図２】
2004186561.tif 000004
【図３】
2004186561.tif 000005
【図４】
2004186561.tif 000006
【図５】
2004186561.tif 000007
【図６】
2004186561.tif 000008