(57)【要約】【課題】半導体ウェーハのダイシング方法に関し、ダイシング時に半導体ウェーハに加わる応力を低減しチップ不良を抑えることを目的とする。【解決手段】半導体ウェーハ１上でチップ領域２ごとにその周囲を閉ループを描いて取り囲むダイシングライン３を設け、ダイシングライン３に沿ってダイシングすることにより、半導体ウェーハ１から各チップを個別に分離するように構成する。【選択図】      図１
2004186401.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェーハ上でチップ領域ごとにその周囲を閉ループを描いて取り囲むダイシングラインを設け、該ダイシングラインに沿ってダイシングすることにより、該半導体ウェーハから各チップを個別に分離することを特徴とする半導体ウェーハのダイシング方法。
【請求項２】
該ダイシングラインは、チップ領域の４隅を面取りするように描かれていることを特徴とする請求項１記載の半導体ウェーハのダイシング方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体ウェーハを複数の半導体チップに分離する半導体ウェーハのダイシング方法に関する。
【０００２】
【従来の技術】
半導体ＩＣの製造では、半導体ウェーハ上に所定の機能を有する回路パターンをマトリクス状に繰り返し形成し、ダイシングによりこの半導体基板をチップに分離する。
図３は半導体ウェーハをチップに分離する従来の方法を説明する図であり、（ａ）は平面図、（ｂ）はＡＡ断面図である。図３（ａ）  に見られるように、半導体ウェーハ１１の表面には多数のチップ領域１２がマトリクス状に配置され、且つこれらのチップ領域１２間を分離するようにダイシングライン１３が網の目状に設けられている。また、半導体ウェーハ１１は、図３（ｂ）  に示したように、接着剤を介してプラスチック等からなる支持体１４に貼り付けられており、この状態でダイシングライン１３に沿って半導体基板１１をダイシングしチップに分離する。
【０００３】
通常は、ダイシングライン１３に沿って高速に回転するブレードを移動させ、これにより機械的に半導体ウェ−ハ１１を切断する方法が用いられ、たとえば、同図に見られるように、最初にｙ方向のダイシングラインに沿って繰り返しダイシングし、続けてｘ方向に繰り返しダイシングする。
ダイシングブレードを用いる方法以外にもレーザ照射を用いる方法や放電加工法あるいは電解加工法が知られているが、いずれの方法を用いた場合にも、図３（ｂ）  に示す切断面１５の近傍には機械的あるいは熱的に大きな応力が加わることになる。特に、ダイシングライン１３が交差する領域、即ち、チップ１２の四隅ではｙ方向にダイシングしたときの切断面に対し、さらにｘ方向からの応力が加わるため、交差領域以外の領域に比べてより応力が集中することになる。
【０００４】
従って、チップの四隅には、チップの辺に比べてクラックや欠けが生じやすくなる。チップの四隅で発生したクラックはチップ内部へ広がり、その電気的特性に悪影響を与えて不良チップを増加させる恐れがある。また、チップの欠けによって生じた破損片がチップに付着した状態で実装工程等へ送られた場合、良品と判定されたチップに対しても表面の回路パターンに接触して損傷を与え不良品に変えてしまう等の問題をひき起こす可能性がある。
【０００５】
そのため、ダイシング時の応力によって発生するチップ不良を防止するダイシング方法が提案されている（特許文献１）。
この方法は、ダイシングラインが交差する領域の幅をあらかじめ他の領域の幅より広く形成するものであり、たとえば、ダイシングラインをチップ領域の四隅を面取りした八角形のパターンとする。これによりダイシングラインの交差領域からチップ領域までの距離が大きくなるため、交差領域で発生したクラックがチップ領域へ及ぼす影響を低減することができる。
【０００６】
【特許文献１】
特開平８−２９３４７６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記方法はダイシングラインの交差領域における応力の集中を抑えるものではなく、そのため、交差領域でのクラックの発生やチップ破損片の発生は従来と変わりなく生じることになる。
そこで、本発明はダイシング時に半導体ウェーハに加わる応力を低減することによりチップ不良を抑えることを目的とする。
【０００８】
【課題を解決するための手段】
上記課題の解決は、半導体ウェーハ上でチップ領域ごとにその周囲を閉ループを描いて取り囲むダイシングラインを設け、該ダイシングラインに沿ってダイシングすることにより、該半導体ウェーハから各チップを個別に分離することを特徴とする半導体ウェーハのダイシング方法、
あるいは、該ダイシングラインは、チップ領域の４隅を面取りするように描かれていることを特徴とする上記半導体ウェーハのダイシング方法によって達成される。
【０００９】
本発明では、ダイシングラインは各チップ領域ごとにその周囲を閉ループを描いて取り囲むように形成されているためダイシングラインは交差しない。従って、ダイシング時にチップの隅に応力が集中することはなくチップの周辺には均一な応力が加わることになり、チップの隅におけるクラックの発生やチップ欠けを防ぐことができる。
【００１０】
【発明の実施の形態】
図１は本発明の実施例を説明する図であり、（ａ）は平面図、（ｂ）はＡＡ断面図である。同図は半導体ウェーハ１が接着剤を介して支持基板４に貼り付けられた状態を示している。半導体ウェーハ１の表面には、多数のチップ領域２がマトリクス状に配置されており、各チップ領域２ごとにその周囲に閉ループを描いて取り囲むダイシングライン３を設ける。そして、半導体ウェーハ１の上方からダイシングライン３に沿ってレーザ光を走査し、これにより半導体ウェーハ１に対し局所的な熱応力を加えて切断し各チップを個別に半導体ウェーハ１から分離する。
【００１１】
ダイシング用のレーザ光源として、ＹＡＧレーザや炭酸ガスレーザを用いることができる。ダイシングに際しては、これらのレーザ光源から発生させたレーザ光を整形光学系により所望の形状・幅のビーム径に設定した後、走査光学系により各ダインシグラインに沿って走査し切断する。
図１（ｂ）  はダイシングライン３に沿って半導体ウェーハ１を支持体４に達するまで切断した場合を示しているが、支持体４に達する前の任意の深さまで切断した後、支持体４から各チップを引き離す力を印加することにより分離することもできる。
【００１２】
本実施例によれば、各チップ領域２ごとに設けたダイシングライン３が互いに交差することなく閉ループを描いているため、ダイシング時にチップ領域２の周囲に全て同等の熱応力が印加される。従って、チップの周囲における特定の箇所、たとえば、チップの四隅に特に大きな応力が加わることがないためクラックやチップ欠けの発生が抑えられることになる。
【００１３】
また、図１（ｂ）  に見られるように、隣接するダイシングライン３の間に間隙を設けると、各チップを分離したときに隣接する他のチップへの熱応力の影響を低減することができる。
図２は本発明の他の実施例を示す平面図である。図１に示した実施例では、チップ領域２の四隅でダイシングライン３の向きが直角に鋭く変化しているため、それ以外の領域に比べて熱応力が多少大きくなる恐れがある。そこで、図２に示したように、各チップ領域２の四隅を面取りするようにダイシングライン３を描くとダイシングライン３の向きの変化が緩和され、図１に比べてチップ領域２の四隅における熱応力をより小さくすることができる。
【００１４】
また、図２はチップ領域２の四隅を直線で面取りした例を示しているが、曲線で面取りすることもできる。
以上のように、本発明はダイシング時にチップ領域の四隅に加わる応力をチップ領域の辺に加わる応力と同程度にまで低減するものであるが、チップ領域の辺に加わる応力を低減する方法と併用することによりチップの不良発生防止の効果を一層大きくすることができる。
【００１５】
即ち、レーザ光源として前述したＹＡＧレーザや炭酸ガスレーザに代えて近赤外線レーザを用いることにより熱応力をより小さくすることができる。また、半導体基板をできるだけ薄く、たとえば、５０μｍ  程度にまで薄層化することによりダイシング時に加わる応力を低減することができる。
また、ダイシング方法として、上述したレーザ照射による方法以外にも放電加工や電解加工等の方法を用いることができる。
【００１６】
【発明の効果】
以上のように、本発明によれば半導体ウェーハをダイシングしてチップに分離する際にチップの四隅に加わる応力を低減することができるため、チップの歩留りを上げ半導体装置の信頼性を向上させる上で有益である。
【図面の簡単な説明】
【図１】本発明の実施例を説明する図であり、（ａ）  は平面図、（ｂ）  はＡＡ断面図。
【図２】本発明の他の実施例を説明する平面図。
【図３】従来例を説明する図であり、（ａ）  は平面図、（ｂ）  はＡＡ断面図。
【符号の説明】
１、１１  半導体ウェーハ
２、１２  チップ領域
３、１３  ダイシングライン
４、１４  支持体
【図１】
2004186401.tif 000003
【図２】
2004186401.tif 000004
【図３】
2004186401.tif 000005