(57)【要約】【課題】不均一な結晶領域を減少させて工程時間を短縮することができる結晶化用マスクとこれを利用した非晶質シリコンの結晶化方法及びアレイ基板の製造方法を提供する。【解決手段】レーザービームを利用して非晶質シリコン膜を結晶化する時、レーザービームが何度も照射される部分には不均一な結晶領域が生じるが、このような領域を液晶表示装置の画素領域に配置する場合画質を低下する問題がある。本発明では薄膜トランジスタに対応するパターン部とアラインキーに対応するマスクを利用して非晶質シリコンを結晶化することによって、必要な部分だけを結晶化できて工程時間を短縮させることができる。また、レーザービームの照射が重なった領域には多結晶シリコンが形成されないために、不均一な結晶領域が生じない。【選択図】図６Ｂ
2004214615.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタと画素電極及びアラインキーを含むアレイ基板の製造方法において、
少なくても両領域を有する基板を備える段階と；
前記基板上部に非晶質シリコン膜を形成する段階と；
前記薄膜トランジスタに対応するパターン部と前記アラインキーに対応するアラインキーパターンを含むマスクを備える段階と；
前記非晶質シリコン膜を有する基板の第１領域上に前記マスクを配置させる段階と；
前記マスクを利用して前記第１領域の非晶質シリコン膜に第１アラインキーを形成する段階と；
前記マスクを通してレーザービームを照射して、前記第１アラインキーを含む前記第１領域の非晶質シリコン膜に前記パターン部と対応する第１多結晶シリコンパターンを形成する段階と；
前記第１多結晶シリコンパターンを有する基板の第２領域上に、前記マスクのアラインキーパターンの一部が前記第１アラインキーの一部と対応するように前記マスクを配置させる段階と；
前記マスクを利用して前記第２領域の非晶質シリコン膜に第２アラインキーを形成する段階と； 
前記マスクを通してレーザービームを照射して、前記第２アラインキーを含む前記第２領域の非晶質シリコン膜に前記パターン部と対応する第２多結晶シリコンパターンを形成する段階と
を含むことを特徴とする非晶質シリコンの結晶化方法。
【請求項２】
前記第１領域及び第２領域は、相互に重なる第３領域を有する
ことを特徴とする請求項１に記載の非晶質シリコンの結晶化方法。
【請求項３】
前記第３領域は、前記第１アラインキーの一部を含む
ことを特徴とする請求項２に記載の非晶質シリコンの結晶化方法。
【請求項４】
前記第３領域は、前記非晶質シリコン膜だけで構成された
ことを特徴とする請求項３に記載の非晶質シリコンの結晶化方法。
【請求項５】
マスクを利用して非晶質シリコン膜を結晶化する段階を含み、薄膜トランジスタと画素電極及びアラインキーを有するアレイ基板の製造方法において、
前記薄膜トランジスタに対応する複数のパターン部と；
前記アラインキーに対応する複数のアラインキーパターンと
を含むことを特徴とする非晶質シリコンの結晶化用マスク。
【請求項６】
前記パターン部は、一定間隔離隔されている複数のスリットを含む
ことを特徴とする請求項５に記載の非晶質シリコンの結晶化用マスク。
【請求項７】
前記スリットは、約２μｍないし約３μｍの幅を有する
ことを特徴とする請求項６に記載の非晶質シリコンの結晶化用マスク。
【請求項８】
前記スリットは、約４μｍないし６μｍの間隔を有する
ことを特徴とする請求項６に記載の非晶質シリコンの結晶化用マスク。
【請求項９】
前記パターン部は、第１領域及び第２領域を有し、前記第１領域は一定間隔を有する第１スペースにより分離されている複数の第１スリットを含み、前記第２領域は一定間隔を有する第２スペースにより分離されて前記第１スリットと並んでいる複数の第２スリットを含む
ことを特徴とする請求項５に記載の非晶質シリコンの結晶化用マスク。
【請求項１０】
前記第１スリットは、前記第２スペースと対応し、前記第１スペースは前記第２スリットと対応する
ことを特徴とする請求項９に記載の非晶質シリコンの結晶化用マスク。
【請求項１１】
前記第１スリット及び第２スリットは、約２μｍないし３μｍの幅を有する
ことを特徴とする請求項９に記載の非晶質シリコンの結晶化用マスク。
【請求項１２】
薄膜トランジスタと画素電極及びアラインキーを含むアレイ基板において、
少なくても両領域を有する基板を備える段階と；
前記基板上部に非晶質シリコン膜を形成する段階と；
ａ）前記薄膜トランジスタに対応するパターン部と前記アラインキーに対応するアラインキーパターンを含むマスクを備える段階と；ｂ）前記非晶質シリコン膜を有する基板の第１領域上に前記マスクを配置させる段階と；ｃ）前記マスクを利用して前記第１領域の非晶質シリコン膜に第１アラインキーを形成する段階と；ｄ）前記マスクを通してレーザービームを照射して、前記第１アラインキーを含む前記第１領域の非晶質シリコン膜に前記パターン部と対応する第１多結晶シリコンパターンを形成する段階と；ｅ）前記第１多結晶シリコンパターンを有する基板の第２領域上に、前記マスクのアラインキーパターンの一部が前記第１アラインキーの一部と対応するように前記マスクを配置させる段階と；ｆ）前記マスクを利用して前記第２領域の非晶質シリコン膜に第２アラインキーを形成する段階と；ｇ）前記マスクを通してレーザービームを照射して、前記第２アラインキーを含む前記第２領域の非晶質シリコン膜に前記パターン部と対応する第２多結晶シリコンパターンを形成する段階と；
前記第１多結晶シリコンパターン及び第２多結晶シリコンパターンをパターニングしてアクティブ層を形成する段階と；
前記アクティブ層上部にゲート絶縁膜とゲート電極を逐次形成する段階と；
前記ゲート電極をマスクにして前記アクティブ層の両端に不純物を注入してソース及びドレイン領域を形成する段階と；
前記ゲート電極上部に前記ソース及びドレイン領域を各々あらわす第１コンタクトホール及び第２コンタクトホールを有する層間絶縁膜を形成する段階と；
前記層間絶縁膜上部に前記第１コンタクトホール及び第２コンタクトホールを通じて前記ソース電極及びドレイン電極と各々連結されるソース電極及びドレイン電極を形成する段階と；
前記ソース電極及びドレイン電極上部に前記ドレイン電極をあらわす第３コンタクトホールを有する保護膜を形成する段階と；そして
前記保護膜上部に前記第３コンタクトホールを通じて前記ドレイン電極と連結する画素電極を形成する段階と
を含むことを特徴とするアレイ基板の製造方法。
【請求項１３】
前記第１領域及び第２領域は、相互に重なる第３領域を有することを特徴とする請求項１２に記載のアレイ基板の製造方法。
【請求項１４】
前記第３領域は、前記第１アラインキーの一部を含む
ことを特徴とする請求項１３に記載のアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光学用マスクとこれを利用した非晶質シリコン膜の結晶化方法及びアレイ基板の製造方法に関する。
【背景技術】
【０００２】
最近、情報化社会に時代が急発展するにつれて薄形化、軽量化、低消費電力化などの優れた特性を有する平板表示装置（flat panel display）の必要性が台頭してきたが、そのうち色再現性などが優れた液晶表示装置（liquid crystal display）が活発に開発されている。
【０００３】
一般的に、液晶表示装置は、電界生成電極が各々形成されている両基板を両電極が形成されている面が向かい合うように配置して、両基板間に液晶物質を挿入した後に、両電極に電圧を印加して生成される電界により液晶分子を動かすことによって液晶分子の動きによって変わる光の透過率により画像を表現する装置である。
【０００４】
液晶表示装置の下部基板は、スイッチング素子である薄膜トランジスタを含むが、薄膜トランジスタに使われるアクティブ層は非晶質シリコン（ａ−Ｓｉ：Ｈ）が主流を形成している。これは、非晶質シリコンが低温において低価のガラス基板のような大型基板上に形成することが可能であるためである。
【０００５】
ところが、このような非晶質シリコンを利用した薄膜トランジスタを駆動するためには駆動回路が必要である。駆動回路は、複数のＣＭＯＳ（complementary metal-oxide-semiconductor）素子を含むが、このようなＣＭＯＳ素子を形成するためには単結晶シリコン（single crystal silicon）が利用される。
【０００６】
したがって、液晶表示装置は、非晶質シリコンで製作された薄膜トランジスタアレイ基板に単結晶シリコンで製作された高密度集積回路（large scale integration）をＴＡＢ（tape automated bonding）などの方法で連結して駆動する。しかし、駆動回路の価格が非常に高いためにこのような液晶表示装置は価格が高い短所がある。
【０００７】
近来、多結晶シリコン（poly−Ｓｉ）を利用した薄膜トランジスタを採用する液晶表示装置が広く研究及び開発されている。多結晶シリコンを利用した液晶表示装置では薄膜トランジスタと駆動回路を同一基板上に形成でき、薄膜トランジスタと駆動回路を連結する過程が不必要なので工程が簡単になる。また、多結晶シリコンは非晶質シリコンに比べて電界効果移動度が１００ないし２００倍程度さらに大きいので応答速度が速く、温度と光に対する安全性も優れているという長所がある。
【０００８】
このような多結晶シリコンは、直接蒸着（as-deposition）したり、プラズマ化学気相蒸着法（plasma enhanced chemical vapor deposition）または低圧化学気相蒸着法（low pressure chemical vapor deposition）で非晶質シリコンを蒸着した後これを結晶化することによって形成できる。
【０００９】
非晶質シリコンを利用して多結晶シリコンを形成する方法としては、固相結晶化（ＳＰＣ：solid phase crystallizxation）方法、金属誘導結晶化（metal induced crystallization：ＭＩＣ）方法、そしてレーザー熱処理（laser annealing）方法などがある。
【００１０】
ここで、固相結晶化方法は、非晶質シリコンを高温で長時間熱処理することによって多結晶シリコンを形成する方法であって、６００℃以上の高温に耐えることができる石英基板に不純物の拡散を防止するために所定の厚さに緩衝層を形成して、緩衝層上に非晶質シリコンを蒸着した後、ファーネス（furnace）で高温長時間熱処理する。
【００１１】
ところが、このような固相結晶化方法は、高温で長時間処理されるので所望する多結晶シリコン相（ｐｈａｓｅ）を得ることができなく、グレーン（grain）の成長方向性が不規則で薄膜トランジスタへの応用時に多結晶シリコンと接触するゲート絶縁膜が不規則に成長するので素子の降伏電圧が低くなる。また、多結晶シリコンのグレーンの大きさが不均一で素子の電気的特性を低下させるだけでなく、高価な石英基板を用いなければならないという問題点がある。
【００１２】
一方、金属誘導結晶化方法は、非晶質シリコン上に金属を蒸着してこの金属を利用して多結晶シリコンを形成する方法であって、金属が非晶質シリコンの結晶化温度を低めて大面積のガラス基板を用いることができるが、触媒として使われた金属物質がシリコン膜内に残って不純物として作用する場合がある。
【００１３】
さらに、レーザー熱処理方法は、非晶質シリコンが蒸着された基板にレーザービーム（ｂｅａｍ）を加えて多結晶シリコンを形成する方法であって、非晶質シリコンが蒸着された基板に瞬間的に（数十ないし数百ナノ秒（nano second；十億分の一秒））レーザーエネルギーを供給して非晶質シリコンを溶融状態にした後、続いて冷却することによって多結晶シリコンを形成する。
【００１４】
このようなレーザー熱処理による結晶化方法は４００℃以下の低温において結晶化が可能であるが、結晶化が不均一で均一度（uniformity）が落ちる。また、レーザービームの単一照射（single shot）により結晶化されたシリコン薄膜は非常に小さな大きさのグレーンを有するために、グレーンの大きさを向上させるためには同一位置に約１０回程度レーザービームを照射して小さなシリコングレーンを再結晶化しなければならない。それゆえ、レーザー熱処理方法は生産性が低い問題がある。
【００１５】
一方、レーザービームが照射されたシリコン膜の表面温度は、約１４００℃程度になるので、シリコン膜の表面は酸化されやすい。特に、このようなレーザー熱処理結晶化方法においては、レーザービームの照射が複数回実施されるために、大気の中でレーザー熱処理を実施する場合、レーザービームが照射されたシリコン膜の表面が酸化されてＳｉＯ2が生成される。したがって、レーザー熱処理は約１０-7ないし１０-6ｔｏｒｒ程度の真空で実施しなければならない。
【００１６】
このようなレーザー熱処理による結晶化方法の短所を補完するために、最近レーザーを利用して逐次的横方向結晶化（sequential lateral solidification：以下ＳＬＳ方法と称する）による方法が提案されて広く研究されている。
【００１７】
ＳＬＳ方法は、シリコンのグレーンがシリコン液相領域とシリコン固相領域の境界面からその境界面に対して垂直方向に成長するという事実を利用したものであって、レーザーエネルギーの大きさとレーザービームの照射範囲を適切に移動してグレーンを所定の長さだけ側面成長させることによって、シリコングレーンの大きさを向上させることができる非晶質シリコン薄膜の結晶化方法（Robert S. Sposilli, M. A. Crowder and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, pp956-957, 1997）である。ＳＬＳ方法は、基板上にシリコングレーンの大きさが画期的に大きいＳＬＳシリコン薄膜を形成することによって、単結晶シリコンチャネル領域を有する薄膜トランジスタの製造を可能にする。
【００１８】
このようなＳＬＳ結晶化方法に対して以下添附した図面を参照しながら説明する。図１Ａは、ＳＬＳ結晶化時に使われるマスクのパターンを示したものであって、図１Ｂは、図１Ａのマスクパターンにより結晶化されたシリコン層を示したものである。
【００１９】
図１Ａに示したように、ＳＬＳ結晶化に使われるマスク１０は、数μｍのスリットパターン１２を有し、レーザービームが数μｍの幅を有してシリコン層に入射されるようにする。ここで、スリットパターン１２間の間隔も数μｍになり、スリットパターン１２の幅は２μｍないし３μｍでありうる。
【００２０】
このようなマスク１０のスリットパターン１２を通じて図１Ｂの非晶質シリコン層２０にレーザービームを照射すれば、レーザービームが照射された非晶質シリコン層２２は完全に溶融された後凝固することによって結晶が成長するが、この時、レーザービームが照射された領域２２の両端からグレーン２４ａ、２４ｂが側面に成長してグレーン２４ａ、２４ｂが接する部分２６で成長を止める。このような結晶が接する部分２６は結晶粒界（grain boundary）になる。
【００２１】
ここで、マスク１０は、スリットパターン１２を複数個有しており、マスク１０の大きさに対応して結晶化される領域を単位領域と称する。続いて、結晶化された領域を含んでレーザービームを再び照射することによって、同一過程を反復して非晶質シリコン層をすべて結晶化する。
【００２２】
前記した方法により結晶化された多結晶シリコン層の一部を図２に示した。図示したように、多結晶シリコン層は、いくつかの単位領域３０を含み、隣接する単位領域３０の間にはレーザービームの照射が重なる第１重畳領域４０及び第２重畳領域５０が生じる。第１重畳領域４０は横方向に隣接した単位領域３０間に配置し、第２重畳領域５０は縦方向に隣接した単位領域３０間に配置する。
【発明の開示】
【発明が解決しようとする課題】
【００２３】
ここで、第１重畳領域４０及び第２重畳領域５０は、レーザービームが何度も照射されるので不均一な部分を有するようになるが、このような領域を液晶表示装置の画素領域に配置する場合画質が低下する問題がある。
【００２４】
本発明は前記した従来の問題点を解決するために案出されたものであって、本発明の目的は不均一な結晶領域を減少させて工程時間を短縮することができる結晶化用マスクとこれを利用した非晶質シリコンの結晶化方法及びアレイ基板の製造方法を提供する。
【課題を解決するための手段】
【００２５】
前記した目的を達成するための本発明による非晶質シリコンの結晶化方法は、薄膜トランジスタと画素電極及びアラインキーを含むアレイ基板の製造方法において、少なくとも両領域を有する基板を備える段階、前記基板上部に非晶質シリコン膜を形成する段階、前記薄膜トランジスタに対応するパターン部と前記アラインキーに対応するアラインキーパターンを含むマスクを備える段階、前記非晶質シリコン膜を有する基板の第１領域上に前記マスクを配置させる段階、前記マスクを利用して前記第１領域の非晶質シリコン膜に第１アラインキーを形成する段階、前記マスクを通してレーザービームを照射して、前記第１アラインキーを含む前記第１領域の非晶質シリコン膜に前記パターン部と対応する第１多結晶シリコンパターンを形成する段階、前記第１多結晶シリコンパターンを有する基板の第２領域上に、前記マスクのアラインキーパターンの一部が前記第１アラインキーの一部と対応するように前記マスクを配置させる段階、前記マスクを利用して前記第２領域の非晶質シリコン膜に第２アラインキーを形成する段階、そして前記マスクを通してレーザービームを照射して、前記第２アラインキーを含む前記第２領域の非晶質シリコン膜に前記パターン部と対応する第２多結晶シリコンパターンを形成する段階を含む。
【００２６】
ここで、前記第１領域及び第２領域は、相互に重なる第３領域を有し、前記第３領域は前記第１アラインキーの一部を含む。前記第３領域は前記非晶質シリコン膜だけで構成される。
【００２７】
マスクを利用して非晶質シリコン膜を結晶化する段階を含み、薄膜トランジスタと画素電極及びアラインキーを有するアレイ基板の製造方法において、非晶質シリコンの結晶化用マスクは前記薄膜トランジスタに対応する複数のパターン部と、前記アラインキーに対応する複数のアラインキーパターンを含む。
【００２８】
前記パターン部は、一定間隔離隔されている複数のスリットを含むことができる。前記スリットは約２μｍないし約３μｍの幅を有し、約４μｍないし６μｍの間隔を有することができる。
【００２９】
一方、前記パターン部は、第１領域及び第２領域を有し、前記第１領域は一定間隔を有する第１スペース（ｓｐａｃｅ）により分離されている複数の第１スリットを含んで、前記第２領域は一定間隔を有する第２スペースにより分離されて前記第１スリットと並んでいる複数の第２スリットを含むことができる。
【００３０】
ここで、前記第１スリットは、前記第２スペースと対応して、前記第１スペースは前記第２スリットと対応し、前記第１スリット及び第２スリットは約２μｍないし３μｍの幅を有することができる。
【００３１】
薄膜トランジスタと画素電極及びアラインキーを含むアレイ基板において、前記アレイ基板の製造方法は少なくとも両領域を有する基板を備える段階と、前記基板上部に非晶質シリコン膜を形成する段階、ａ）前記薄膜トランジスタに対応するパターン部と前記アラインキーに対応するアラインキーパターンを含むマスクを備える段階と；ｂ）前記非晶質シリコン膜を有する基板の第１領域上に前記マスクを配置させる段階と；ｃ）前記マスクを利用して前記第１領域の非晶質シリコン膜に第１アラインキーを形成する段階と；ｄ）前記マスクを通してレーザービームを照射して、前記第１アラインキーを含む前記第１領域の非晶質シリコン膜に前記パターン部と対応する第１多結晶シリコンパターンを形成する段階と；ｅ）前記第１多結晶シリコンパターンを有する基板の第２領域上に、前記マスクのアラインキーパターンの一部が前記第１アラインキーの一部と対応するように前記マスクを配置させる段階と；ｆ）前記マスクを利用して前記第２領域の非晶質シリコン膜に第２アラインキーを形成する段階と；ｇ）前記マスクを通してレーザービームを照射して、前記第２アラインキーを含む前記第２領域の非晶質シリコン膜に前記パターン部と対応する第２多結晶シリコンパターンを形成する段階、前記第１多結晶シリコンパターン及び第２多結晶シリコンパターンをパターニングしてアクティブ層を形成する段階、前記アクティブ層上部にゲート絶縁膜とゲート電極を逐次形成する段階、前記ゲート電極をマスクにして前記アクティブ層の両端に不純物を注入してソース及びドレイン領域を形成する段階、前記ゲート電極上部に前記ソース及びドレイン領域を各々あらわす第１コンタクトホール及び第２コンタクトホールを有する層間絶縁膜を形成する段階、前記層間絶縁膜上部に前記第１コンタクトホール及び第２コンタクトホールを通じて前記ソース電極及びドレイン電極と各々連結されるソース電極及びドレイン電極を形成する段階、前記ソース電極及びドレイン電極上部に前記ドレイン電極をあらわす第３コンタクトホールを有する保護膜を形成する段階、前記保護膜上部に前記第３コンタクトホールを通じて前記ドレイン電極と連結する画素電極を形成する段階を含む。
【００３２】
前記第１領域及び第２領域は、相互に重なる第３領域を有し、前記第３領域は前記第１アラインキーの一部を含む。
【発明の効果】
【００３３】
本発明は非晶質シリコンを結晶化することにおいて、薄膜トランジスタに対応する領域だけを結晶化するので工程時間を短縮させることができる。また、レーザービーム照射が重なった領域には多結晶シリコンが形成されないために、不均一な結晶領域が生じない。一方、本発明により形成された多結晶シリコン膜を利用して液晶表示装置の薄膜トランジスタ基板を製造する場合、ＣＭＯＳのような素子を含む駆動回路を薄膜トランジスタ基板上に一緒に形成できるので、製造費用及び工程を減少させることができる。
【発明を実施するための最良の形態】
【００３４】
以下、添附した図面を参照しながら本発明の実施例に対して詳細に説明する。図３は、本発明による非晶質シリコン膜を結晶化するためのマスクを示した平面図である。図示したように、本発明による結晶化用マスク１３０は、複数のパターン部１３２を有すると共に、四隅に各々アラインキー（align key）パターン１３４を有する。パターン部１３２は、結晶化されたシリコン膜を利用してアレイ基板を形成する際の薄膜トランジスタの形成位置と対応するものであって、図３のマスク１３０を利用して非晶質シリコン膜を結晶化する場合に薄膜トランジスタと対応する領域だけ結晶化される。ここで、点線で示した領域はアレイ基板の画素領域Ｐに該当する。この時、パターン部１３２は、アラインメントマージン（align margin）を考慮して実際に形成される薄膜トランジスタの領域よりさらに広く形成されるように設計して、画素領域Ｐの光が通過される部分には形成されないようにする。
【００３５】
図３において一つの画素領域に対して拡大した図面を図４に示したが、図４は、図３のＡ領域を拡大した図面である。図４に示したように、図３のマスク１３０で一つの画素領域Ｐは、光を遮断する遮光膜で構成されており、薄膜トランジスタに対応するパターン部Ｂには複数のスリットパターンが形成されている。
【００３６】
このようなスリットパターンの構造を図５Ａ及び図５Ｂに各々図示した。まず、図５Ａに示したように、薄膜トランジスタに対応するパターン部（図４のＢ）は、一定のスペース１５４により分離されている複数のスリット１５２を有する。スリット１５２は、レーザービームが数μｍの幅を有して非晶質シリコン膜に入射されるようにする。ここで、スリット１５２は約２μｍないし３μｍの幅を有することができ、スペース１５４は約４μｍ以上、さらに詳細には、約４μｍないし６μｍの幅を有することができる。
【００３７】
一方、図５Ｂに示したように、パターン部（図４のＢ）は、第１領域Ｃ及び第２領域Ｄを有する。第１領域Ｃは、一定間隔を有する第１スペース１６４により分離されている複数の第１スリット１６２を有し、第２領域Ｄは、一定間隔を有する第２スペース１７４により分離されている複数の第２スリット１７２を有する。ここで、第１スリット１６２は第２スペース１７４と対応して、第１スペース１６４は第２スリット１７２と対応する。第１スリット１６２及び第２スリット１７２は約２μｍないし３μｍの幅を有することができる。
【００３８】
このようなマスクのスリットとスペース及びアラインキーパターンの大きさは、結晶化の際に利用されるプロジェクションレンズの縮小比率を考慮して設計することが望ましい。
【００３９】
本発明による結晶化用マスクを利用して非晶質シリコン膜を結晶化する過程を図６Ａ及び図６Ｂに示した。まず、図６Ａに示したように、非晶質シリコン膜２３０が形成されている基板２２０がステージ２１０上に置かれていて、基板２２０上部にはプロジェクションレンズ２４０が一定間隔離隔されて配置されている。その上にマスク２５０が配置されているので、マスク２５０は複数のパターン部２５４とアラインキーパターン２５２を含む。ここで、マスク２５０は一部だけを図示したものである。
【００４０】
続いて、マスク２５０のアラインキーパターン２５２を通じて光源２６０の光を照射して非晶質シリコン膜２３０にアラインキー２３２を形成する。この時、光源２６０は結晶化に利用されるレーザーを利用することもできるので、そのような場合レーザーのエネルギーを結晶化する時よりも小さくすることができる。
【００４１】
次に、図６Ｂに示したように、ミラー２７０に反射させてレーザービームを照射してマスク２５０のパターン部２５４と対応する領域の非晶質シリコン膜２３０を逐次的横方向結晶化（ＳＬＳ）方法により結晶化させる。したがって、以後形成される薄膜トランジスタと対応する領域に多結晶シリコンパターン２３４が形成される。
【００４２】
このように非晶質シリコン膜２３０の第１領域を結晶化した後、ステージ２１０を移動して図６Ａ及び図６Ｂの過程を反復することによって隣接する第２領域の非晶質シリコン膜２３０を結晶化する。この時、第１領域のアラインキー２３２とマスク２５０のアラインキーパターン２５２を利用してマスク２５０と基板２２０をアラインする。したがって、第１領域と第２領域は重なるが、重なる領域には多結晶シリコンパターン２３４が形成されない。すなわち、第１領域と第２領域が重なる領域はレーザービームの照射が重ならない。
【００４３】
このような過程を反復して基板の全面積に多結晶シリコンパターンを形成できる。このように、本発明では薄膜トランジスタと対応するパターン部とアラインキーパターンを有するマスクを利用して非晶質シリコン膜を結晶化して、工程時間を短縮して不均一な結晶領域が生じない。
【００４４】
一方、本発明によって形成された多結晶シリコンを利用してアクティブ層を形成し、その上にゲート絶縁膜とゲート電極、ソース電極及びドレイン電極、そして画素電極を逐次形成して液晶表示装置用アレイ基板を製作できるが、このような液晶表示装置用アレイ基板の製造方法に対して図７Ａないし図７Ｆを参照して詳細に説明する。
【００４５】
まず、図７Ａに示したように、先に説明した方法により薄膜トランジスタが形成される領域に多結晶シリコンパターンを形成して、これをパターニングして基板３１０上にアイランド形態の多結晶シリコン層３２０を形成する。
【００４６】
続いて、図７Ｂに示したように、シリコン酸化膜やシリコン窒化膜のような絶縁膜と金属層を逐次蒸着した後、金属層及び絶縁膜をパターニングして多結晶シリコン層３２０上部にゲート電極３４２とその下部のゲート絶縁膜３３０を各々形成する。次に、ゲート電極３４２により現われた多結晶シリコン層３２０にイオンドーピング（ｉｏｎｄｏｐｉｎｇ）を実施する。
【００４７】
次に、図７Ｃに示したように、イオンドーピング後、多結晶シリコン層は、イオンがドーピングされたソース領域３２２及びドレイン領域３２３とイオンがドーピングされないアクティブ層３２１に分けられる。ここで、ソース領域３２２及びドレイン領域３２３にドーピングされたイオンを活性化させるための過程が必要であるが、一般的に熱処理（ａｎｎｅａｌｉｎｇ）方法が利用される。
【００４８】
一方、図７Ｂのイオンドーピング時にイオンドーピングエネルギーによってソース領域３２２及びドレイン領域３２３の半導体構造が多結晶質から非晶質に変わる場合があるので、これを多結晶状態に復元させる過程も必要である。
【００４９】
ところが、このように非晶質化されたソース及びドレイン領域を再び多結晶状態に復元するために、一般的な熱処理方法を利用する場合、高温で長時間の熱処理が実施されなければならないので基板の変形を招くようになる。したがって、このような問題を解決するためにレーザーを利用して熱処理を行う。
【００５０】
このように、レーザーを利用して熱処理することによってドーピングされたイオンを活性化させるだけでなく、非晶質化されたソース領域３２２及びドレイン領域３２３を多結晶状態に復元させることができる。
【００５１】
次に、図７Ｄに示したように、シリコン酸化膜やシリコン窒化膜で層間絶縁膜３５０を形成して、これをパターニングしてソース領域３２２及びドレイン領域３２３を各々あらわす第１コンタクトホール３５１及び第２コンタクトホール３５２を形成する。
【００５２】
続いて、図７Ｅに示したように、金属のような物質を蒸着してパターニングしてソース電極３６２及びドレイン電極３６３を形成する。したがって、ソース電極３６２及びドレイン電極３６３は第１コンタクトホール３５１及び第２コンタクトホール３５２を通じてソース領域３２２及びドレイン領域３２３と各々接触するようにする。
【００５３】
次に、図７Ｆに示したように、ソース電極３６２及びドレイン電極３６３が形成されている基板３１０上の全面にかけて保護膜３７０を形成してパターニングしてドレイン電極３６３をあらわす第３コンタクトホール３７１を形成した後、その上に透明導電物質で画素電極３８１を形成する。この時、画素電極３８１は第３コンタクトホール３７１を通じてドレイン電極３６３と連結される。
【００５４】
このような多結晶シリコンを利用した薄膜トランジスタは、電界効果移動度が高くて応答速度が速く、多結晶シリコン薄膜トランジスタを液晶表示装置に利用する場合には駆動回路を同一基板上に形成できるので、液晶表示装置の製造工程及び費用を減少させることができる。
【００５５】
本発明は前記した実施の形態に限定されなく、本発明の精神を外れない以上多様な変化と変形が可能である。
【図面の簡単な説明】
【００５６】
【図１Ａ】横方向結晶化時に使われるマスクのパターンを示した図面。
【図１Ｂ】図１Ａのマスクパターンにより結晶化されたシリコン層を示した図面。
【図２】横方向結晶化方法により結晶化された多結晶シリコン層の一部を示した図面。
【図３】本発明による非晶質シリコンの結晶化用マスクを示した図面。
【図４】図３のＡ領域を拡大した図面。
【図５Ａ】図４においてＢ領域を拡大した図面。
【図５Ｂ】図４においてＢ領域を拡大した図面。
【図６Ａ】本発明による結晶化用マスクを利用して非晶質シリコン膜を結晶化する過程を示した図面。
【図６Ｂ】本発明による結晶化用マスクを利用して非晶質シリコン膜を結晶化する過程を示した図面。
【図７Ａ】本発明による液晶表示装置用アレイ基板の製造方法を示した図面。
【図７Ｂ】図７Ａに続く製造工程を示した図面。
【図７Ｃ】図７Ｂに続く製造工程を示した図面。
【図７Ｄ】図７Ｃに続く製造工程を示した図面。
【図７Ｅ】図７Ｄに続く製造工程を示した図面。
【図７Ｆ】図７Ｅに続く製造工程を示した図面。
【符号の説明】
【００５７】
２１０：ステージ、２２０：基板、２３０：非晶質シリコン膜、２３２：アラインキー、２３４：多結晶シリコンパターン、２４０：プロジェクションレンズ、２５０：結晶化用マスク、２５２：アラインキーパターン、２５４：パターン部、２７０：ミラー。
【図１Ａ】
2004214615.tif 000003
【図１Ｂ】
2004214615.tif 000004
【図２】
2004214615.tif 000005
【図３】
2004214615.tif 000006
【図４】
2004214615.tif 000007
【図５Ａ】
2004214615.tif 000008
【図５Ｂ】
2004214615.tif 000009
【図６Ａ】
2004214615.tif 000010
【図６Ｂ】
2004214615.tif 000011
【図７Ａ】
2004214615.tif 000012
【図７Ｂ】
2004214615.tif 000013
【図７Ｃ】
2004214615.tif 000014
【図７Ｄ】
2004214615.tif 000015
【図７Ｅ】
2004214615.tif 000016
【図７Ｆ】
2004214615.tif 000017