(57)【要約】【課題】任意の原稿を読み取ってカラー画像を形成する場合に、原稿読み取り機能及び画像形成機能間の接続保護方法を強化して有価証券などの偽造犯罪を防止、かつ、デジタルカラー複写機等の改造を防止できるようにする。【解決手段】シリアルＩＤ番号を有して原稿を読み取りカラー画像情報を出力する原稿読取部１１と、この原稿読取部１１により読み取られたカラー画像情報を画像処理する画像処理手段と、シリアルＩＤ番号を有して画像処理手段により読み取られたカラー画像情報に基づいて画像を形成する画像形成部１８と、原稿読取部１１のシリアルＩＤ番号と画像形成部１８のシリアルＩＤ番号とを入力して当該シリアルＩＤ番号の真偽を判定し、当該判定結果に基づいて原稿読取部１１と画像処理手段及び当該画像処理手段と画像形成部１８との各々の接続可否を決定する画像制御部１５とを備えるものである。【選択図】        図１
2004214800.tif 000002
【特許請求の範囲】
【請求項１】
任意の原稿を読み取ってカラー画像を形成する装置であって、
固体識別情報を有して前記原稿を読み取りカラー画像情報を出力する原稿読取手段と、
前記原稿読取手段により読み取られたカラー画像情報を画像処理する画像処理手段と、
固体識別情報を有して前記画像処理手段により読み取られたカラー画像情報に基づいて画像を形成する画像形成手段と、
前記原稿読取手段の固体識別情報と前記画像形成手段の固体識別情報とを入力して当該固体識別情報の真偽を判定し、当該判定結果に基づいて前記原稿読取手段と画像処理手段及び当該画像処理手段と前記画像形成手段との各々の接続可否を決定する制御手段とを備えることを特徴とするカラー画像形成装置。
【請求項２】
前記制御手段は、
前記画像処理手段に対応した前記原稿読取手段に予め割り当てられた固体識別情報と、前記画像処理手段に対応した前記画像形成手段に予め割り当てられた固体識別情報とを比較して当該固体識別情報の真偽を判定することを特徴とする請求項１に記載のカラー画像形成装置。
【請求項３】
前記原稿読取手段には、
前記画像処理手段と接続可能で、かつ、プログラム可能な画像補正手段と、
前記画像補正手段を回路構築するための回路結線情報を記憶した不揮発性の第１記憶手段を有し、
前記画像形成手段には、
前記画像処理手段と接続可能で、かつ、プログラム可能な画像入力制御手段と、
前記画像入力制御手段を回路構築するための回路結線情報を記憶した不揮発性の第２記憶手段とを有することを特徴とする請求項１に記載のカラー画像形成装置。
【請求項４】
前記制御手段は、
前記画像処理手段に対する前記原稿読取手段の固体識別情報と前記画像形成手段の固体識別情報とが不良であると判断した場合に、
前記第１及び第２記憶手段からの回路結線情報の読み出し拒否をすると共に前記画像補正手段及び前記画像入力制御手段の回路構築を実行しないことを特徴とする請求項１に記載のカラー画像形成装置。
【請求項５】
前記制御手段は、
前記画像処理手段に対する前記原稿読取手段の固体識別情報と前記画像形成手段の固体識別情報とが良好であると判断した場合に、前記原稿読取手段と前記画像処理手段と前記画像形成手段との間の通信確立処理に移行し、
前記画像処理手段に対する前記原稿読取手段の固体識別情報と前記画像形成手段の固体識別情報とが不良であると判断した場合に、前記原稿読取手段と画像処理手段との間及び、当該画像処理手段と画像形成手段との間をそれぞれ通信動作無効状態に維持することを特徴とする請求項１に記載のカラー画像形成装置。
【請求項６】
前記制御手段は、
前記画像処理手段に対する前記原稿読取手段の固体識別情報と前記画像形成手段の固体識別情報とが不良であると判断した場合に、前記第１及び第２記憶手段から回路結線情報を消去することを特徴とする請求項１に記載のカラー画像形成装置。
【請求項７】
少なくとも、前記原稿読取手段の出力部と、
前記画像処理手段の入力部及び出力部とにＵＳＢ通信規格準拠の高速シリアルインタフェースが設けられることを特徴とする請求項１に記載のカラー画像形成装置。
【請求項８】
任意の原稿を読み取って画像処理をした後にカラー画像を形成する方法であって、
前記原稿を読み取りカラー画像情報を出力する原稿読取系に対して、画像処理系に対応した固体識別情報を予め割り当てると共に当該カラー画像情報に基づいて画像を形成する画像形成系に対して固体識別情報を割り当て、
前記カラー画像形成時に、
前記原稿読取系の固体識別情報と画像形成系の固体識別情報とを比較して当該固体識別情報の真偽を判定し、
当該判定結果に基づいて前記原稿読取系と画像処理系と画像形成系とを接続し、
接続された前記原稿読み取り系で原稿を読み取り、前記画像処理系でカラー画像情報を画像処理すると共に前記画像形成系で画像処理後のカラー画像情報に基づいて画像を形成することを特徴とする画像形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、カラー原稿読取系及びカラー画像形成系を備えた改造防止機能付きカラーデジタル複写機に適用して好適なカラー画像形成装置及び画像形成方法に関するものである。
【０００２】
【従来の技術】
近年、色付きの原稿画像から取得した赤（Ｒ）色、緑（Ｇ）色、青（Ｂ）色に係るカラー画像データに基づいてカラー画像形成を行うデジタルカラー複写機が使用されるに至っている。この複写機では原稿の画像情報がスキャナ等により読み込まれ、その原稿の画像情報に係るカラー画像データが一旦、画像メモリに蓄えられる。このカラー画像データをメモリに蓄える際に、シェーディング補正や、タイミング制御、ライン間補正等がなされる。
【０００３】
これらの修正処理後のＲＧＢ色に係るカラー画像データはγ補正や色再現性処理（ＲＧＢ系の画像信号を色材によるＹＭＣＫ信号に変換する処理）、変倍処理、空間フィルタ、画像圧縮処理等がなされる。ここで処理されたカラー画像データに基づいて、画像形成手段（プリンタ）により所定の用紙にカラー画像が形成される。この結果、カラー原稿画像の複写（コピー）ができる。
【０００４】
ところで、近年の画像処理及び画像形成分野における技術の向上に伴い、高性能かつ高機能のディジタルカラー複写機が製造可能となったことから、この複写機の画像処理及び画像形成機能を悪用して紙幣を含む有価証券等を偽造する者が出現している。
【０００５】
このような悪質な犯罪を防止するために、様々な偽造防止機能を備えた複写機が開示されている。特許文献１には画像再現装置が開示されている。この画像再現装置によれば、偽造防止対策用の微細な追跡データを常に一定のレベルで再現画像に書き込むようになされる。特許文献２には画像形成装置が開示されている。この画像形成装置によれば、有価証券を複写する要求であるか否かを判別する機能を付加し、複写要求が有価証券であると判別されたとき、メッセージを表示して警告するようになされる。
【０００６】
また、特許文献３にはディジタルカラー複写機が開示されている。この複写機によれば、偽造防止対策用の追跡情報を格納したＲＯＭを設け、このＲＯＭが改ざんされたかを判別し、このＲＯＭが改ざんされたと判断された場合には複写動作を禁止するようになされる。特許文献４には画像生成方法及び画像生成装置が開示されている。この画像生成方法によれば、複写による偽造が禁止されている文書データに基づく画像形成要求の有無を検出し、この文書データによる画像形成要求の有った場合は、プリント流通経路の追跡を容易にするための複写防止偽造画像データを付加するようになされる。
【０００７】
更に特許文献５には文書偽造を防止する印刷方法が開示されている。この印刷方法によれば、印刷される文書に関して保護レベルを判定し、この保護レベルに応じた透かし印刷が施され、複写時に、透かし印刷の有無及び透かし印刷に施された保護レベルから真偽を判別するようになされる。
【０００８】
また、特許文献６にはカラー画像形成装置が開示されている。このカラー画像形成装置によれば、電子透かしデータ判別回路を備え、上位装置からの印刷データに電子透かしデータを付加するか否かを判別し、電子透かしデータを付加すると判別された場合は、印刷画像に追跡パターンを合成して出力するようになされる。
【０００９】
【特許文献１】
特開平７−７４９２６号公報（第３頁、第８図）
【特許文献２】
特開平７−２９８０４４号公報（第２頁、第２図）
【特許文献３】
特開２００１−１１７４５５号公報（第３頁、第３図）
【特許文献４】
特開２００１−３４６０３２号公報（第３頁、第３図）
【特許文献５】
特開２００２−１９０９４７号公報（第２頁、第２図）
【特許文献６】
特開２００２−１００５７号公報（第２頁、第１図）
【００１０】
【発明が解決しようとする課題】
ところで、従来例に係る偽造防止機能を備えた複写機によれば、以下のような問題がある。
▲１▼  特許文献１、特許文献３乃至特許文献６のいずれも、有価証券が偽造された後に、どの画像形成装置で形成されたかを追跡するという消極的なものであって、積極的に有価証券を偽造させないというものでない。
▲２▼  特許文献２では複写要求が有価証券であると判別されたとき、メッセージを表示して警告するに止まり、これを無視して有価証券を複写されるおそれがある。
▲３▼  近年では、有価証券の偽造の発覚を恐れて１台のディジタルカラー複写機を使用して有価証券を複写することなく、メーカの異なる原稿読取ユニットや画像処理ユニット、画像形成ユニットを組み合わせて、有価証券を偽造するといった事例が報告されている。これらの処理ユニットを組み合わせて使用することで、どの画像形成装置で形成されたかの追跡を免れ、犯罪を逃れようとする考えである。
【００１１】
そこで、この発明はこのような従来例に係る課題を解決したものであって、任意の原稿を読み取ってカラー画像を形成する場合に、原稿読み取り機能及び画像形成機能間の接続保護方法を強化して有価証券などの偽造犯罪を防止、かつ、デジタルカラー複写機等の改造を未然に防止できるようにしたカラー画像形成装置及び画像形成方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上述した課題を解決するために、本発明に係るカラー画像形成装置は、任意の原稿を読み取ってカラー画像を形成する装置であって、固体識別情報を有して原稿を読み取りカラー画像情報を出力する原稿読取手段と、この原稿読取手段により読み取られたカラー画像情報を画像処理する画像処理手段と、固体識別情報を有して画像処理手段により読み取られたカラー画像情報に基づいて画像を形成する画像形成手段と、原稿読取手段の固体識別情報と画像形成手段の固体識別情報とを入力して当該固体識別情報の真偽を判定し、当該判定結果に基づいて原稿読取手段と画像処理手段及び当該画像処理手段と画像形成手段との各々の接続可否を決定する制御手段とを備えることを特徴とするものである。
【００１３】
本発明に係るカラー画像形成装置によれば、任意の原稿を読み取ってカラー画像を形成する場合に、原稿読取手段には予め固体識別情報が割り当てられる。画像形成手段にも予め固体識別情報が割り当てられる。これを前提にして、制御手段では原稿読取手段の固体識別情報と画像形成手段の固体識別情報とを入力して当該固体識別情報の真偽を判定し、当該判定結果に基づいて原稿読取手段と画像処理手段及び当該画像処理手段と画像形成手段との接続可否を決定するようになされる。
【００１４】
例えば、原稿読取手段の固体識別情報に対する画像形成手段の固体識別情報が良好であると制御手段によって判断された場合に、原稿読取手段と画像形成手段との間及び、当該画像処理手段と画像形成手段との間の通信確立処理に移行される。この結果、原稿読取手段で原稿を読み取ったカラー画像情報が画像処理手段に出力される。画像処理手段ではカラー画像情報が画像処理される。画像形成手段では画像処理後のカラー画像情報に基づいてカラー画像を形成するようになされる。
【００１５】
また、原稿読取手段の固体識別情報に対する画像形成手段の固体識別情報が不良であると判断された場合に、原稿読取手段と画像形成手段との間及び、画像処理手段と画像形成手段との間を各々通信動作無効状態に維持することができる。従って、原稿読取手段の固体識別情報に対する画像形成手段の固体識別情報が良好であると判断され、画像補正手段や画像入力制御手段等の主要部が回路構築（プログラムアップ）されない限り、カラー画像形成装置としての機能を剥奪（無効に）できるので、有価証券などの偽造犯罪防止、かつ、デジタルカラー複写機の改造防止等に寄与するところが大きい。
【００１６】
本発明に係る画像形成方法は、任意の原稿を読み取って画像処理をした後にカラー画像を形成する方法であって、原稿を読み取りカラー画像情報を出力する原稿読取系に対して、画像処理系に対応した固体識別情報を予め割り当てると共に当該カラー画像情報に基づいて画像を形成する画像形成系に対して固体識別情報を割り当て、カラー画像形成時に、原稿読取系の固体識別情報と画像形成系の固体識別情報とを比較して当該固体識別情報の真偽を判定し、当該判定結果に基づいて原稿読取系と画像処理系と画像形成系とを接続し、ここに接続された原稿読み取り系で原稿を読み取り、画像処理系でカラー画像情報を画像処理すると共に画像形成系で画像処理後のカラー画像情報に基づいて画像を形成することを特徴とするものである。
【００１７】
本発明に係る画像形成方法によれば、任意の原稿を読み取って画像処理をした後にカラー画像を形成する場合に、原稿読取手段の固体識別情報に対する画像形成手段の固体識別情報が良好であると判断され、画像補正手段や画像入力制御手段等の主要部が回路構築（プログラムアップ）されない限り、カラー画像形成装置としての機能を剥奪（無効に）できるので、有価証券などの偽造犯罪防止、かつ、デジタルカラー複写機の改造防止等に寄与するところが大きい。
【００１８】
【発明の実施の形態】
続いて、この発明に係るカラー画像形成装置及び画像形成方法の一実施の形態について、図面を参照しながら説明をする。
（１）実施形態
図１は本発明に係る実施形態としてのカラー画像形成装置を応用したカラーディジタル複写機１００の構成例を示すブロック図である。
この実施形態では、任意の原稿を読み取ってカラー画像を形成する場合に、原稿読取手段と画像処理手段及び当該画像処理手段と画像形成手段との各々の接続可否を決定する制御手段を備え、原稿読取手段の固体識別情報と画像形成手段の固体識別情報とを入力して当該固体識別情報の真偽を判定し、当該判定結果に基づいて原稿読取手段の固体識別情報に対する画像形成手段の固体識別情報が不良であると判断された場合に、原稿読取手段と画像処理手段との間及び、画像処理手段と画像形成手段との間の各々を通信動作無効状態に維持できるようにすると共に、カラー画像形成装置としての機能を剥奪（無効に）できるようにしたものである。
【００１９】
図１に示すカラーディジタル複写機１００はカラー画像形成装置の一例であり、任意の色付き原稿を読み取ってカラー画像を形成する改造防止機能付き装置である。この複写機１００は原稿読取部１１、機械制御部１２、操作部１４、画像制御部１５、プリンタコントローラ１６、外部インターフェース（以下外部Ｉ／Ｆという）１７及び画像形成部１８を有している。
【００２０】
画像制御部１５は制御手段の一例であり、この画像制御部１５には原稿読取部（原稿読取手段）１１が接続され、色付き原稿を含む任意の原稿を読み取りカラー画像情報Ｒ，Ｇ，Ｂを出力するようになされる。原稿読取部１１は固体識別情報の一例となるユニット・シリアルＩＤ番号を有している。シリアルＩＤ番号は数字や記号を並べたものであり、原稿読取部等の固体を識別するための固有の番号情報である。
【００２１】
画像制御部１５には画像形成部（画像形成手段）１８が接続され、原稿読取部１１により読み取られたカラー画像情報Ｒ，Ｇ，Ｂに基づくカラー画像形成データＹ，Ｍ，Ｃ，ＢＫに基づいてカラー画像を形成するようになされる。画像形成部１８にも予め固体識別情報の一例となるユニット・シリアルＩＤ番号が割り当てられ、このＩＤ番号情報を不揮発性のメモリ等に記憶するようになされる。
【００２２】
画像制御部１５は全体制御部を構成し、原稿読取部１１及び画像形成部１８の他に、機械制御部１２、操作部１４、プリンタコントローラ１６、外部Ｉ／Ｆ１７が接続されている。機械制御部１２では例えば、画像制御部１５からの給紙制御データに基づいて給紙トレイから用紙を繰り出すようになされる。
【００２３】
操作部１４は原稿読取時や画像形成時の制御条件を設定するように操作されると共に、この操作に基づいて操作データを画像制御部１５へ出力するようになされる。操作部１４は例えば、液晶表示パネルとタッチパネル等から構成される。プリンタコントローラ１６は外部入力されるカラー画像情報に基づいて画像形成部１８を制御するようになされる。外部入力されるカラー画像情報Ｄinは、例えば、外部Ｉ／Ｆ１７に接続された上位のコンピュータから入力される。
【００２４】
この画像制御部１５は、ＲＯＭ５１、ＲＡＭ５２及びＣＰＵ（中央処理ユニット）５３を有している。ＲＯＭ５１には複写機全体を制御するためのシステムプログラムが格納される。この他にユニット・シリアルＩＤ番号の真偽を判定するための比較照合プログラムが格納される。比較照合プログラムは、例えば、原稿読取部１１のユニット・シリアルＩＤ番号と画像形成部１８のユニット・シリアルＩＤ番号とを入力してこれらのユニット・シリアルＩＤ番号の真偽を判定する手順を記述したアルゴリズム等である。
【００２５】
ＲＡＭ５２はワークメモリとして使用され、例えば、制御コマンドや比較照合プログラム等を一時記憶するようになされる。ＣＰＵ５３は電源がオンされると、ＲＯＭ５１からシステムプログラムを読み出してシステムを起動する。その後、原稿読取部１１のメモリ回路２６からユニット・シリアルＩＤ番号を読出し、メモリ回路８４からユニット・シリアルＩＤ番号を読出し、両ＩＤ番号を比較照合するようになされる。当該シリアルＩＤ番号の真偽を判定するためである。比較照合結果で原稿読取部１１と画像形成部１８との接続可否を決定するようになされる。
【００２６】
図２は原稿読取部１１及び画像制御部１５の内部構成例を示すブロック図である。図２に示す原稿読取部１１は例えば、ディアルロール機器を構成し、ＵＳＢ（Universal Serial Bus）のホスト及びＵＳＢ周辺機器としての両方の機能を備えたものであり、ＣＣＤ２１、アナログ回路２２、アナログ・ディジタル（以下Ａ／Ｄという）変換回路２３、読取補正回路２４、読取制御部２５、メモリ回路２６及びＵＳＢインターフェース回路（以下、ＵＳＢＩ／Ｆという）２７を有している。ＵＳＢＩ／Ｆ２７にはデータ転送速度が４８０Ｍビット／秒のＵＳＢ２．０規格のインターフェースが使用される。
【００２７】
もちろん、これに限られることはなく、２つのデータ転送速度、例えばロースピードモードとして１．５Ｍビット／秒及びフルスピードモードとして１２Ｍビット／秒に対応したＵＳＢ１．１規格のインターフェースを使用してもよい。このＵＳＢ２．０規格のインターフェースには、「ＯＮ−ＴＨＥ−ＧＯ（ＯＴＧ）」規格が追加され、このＯＴＧ規格によれば、パーソナルコンピュータを介することなく、ＵＳＢ搭載機器間でデータ交換を実行するようになされる。このＵＳＢ規格では、先に相手へファイル転送（データセット）をした機器側がホストとなる。
【００２８】
カラー画像撮像素子（以下，単にＣＣＤ２１という）はＲ，Ｇ，Ｂ色用の３つのラインイメージセンサを構成し、例えば、光学系が同期信号及び制御信号に基づいて原稿台上に載置された原稿上を走査し、原稿画像がＣＣＤ２１に読み込まれる。ＣＣＤ２１にはＲ，Ｇ，Ｂ色毎にアナログ回路２２が接続され、各々のアナログ回路２２では同期信号及び制御信号に基づいてＣＣＤ２１により光電変換された各々のアナログ信号Ｒin、Ｇin，Ｂinが増幅等のアナログ処理がなされる。
【００２９】
アナログ回路２２にはＡ／Ｄ変換回路２３が接続され、アナログ処理後の信号Ｒin、Ｇin，Ｂinが同期・制御信号に基づいてＡ／Ｄ変換された後にカラー画像情報Ｒ，Ｇ，Ｂとなされる。Ａ／Ｄ変換回路２３には画像補正手段の一例となるプログラム可能な読取補正回路２４が接続され、Ｒ，Ｇ，Ｂ色毎にシェーディング補正や、タイミング制御、ライン間補正処理、γ補正、変倍処理及び空間フィルタ処理等がなされる。読取補正回路２４はプログラマブルロジックアレイ（ＰＬＤ）から構成される。
【００３０】
プログラマブルロジックアレイは、例えば、プログラマブルセルの１つが算術論理素子（ＬＡＹ）及びメモリセル（ＭＥＣ）から構成され、このプログラマブルセルをマトリクス状に配置し、その周辺にＩ／Ｏインターフェースを配置したもので、各プログラマブルセル間にはプログラム可能な配線が配置されているものである。
【００３１】
読取補正回路２４には不揮発性の第１の記憶手段の一例となるメモリ回路２６が接続され、この読取補正回路２４を回路構築するための回路結線情報（以下プログラムデバイスデータＰＤ＃１という）が記憶される。プログラムデバイスデータＰＤ＃１は、シェーディング補正回路や、タイミング制御回路、ライン間補正回路、γ補正回路、変倍回路及び空間フィルタ等を構築する際のプログラマブルセルを結線するための情報である。このメモリ回路２６にはＥＥＰＲＯＭやフラッシュメモリが使用される。ＥＥＰＲＯＭやフラッシュメモリは電源が切られても情報が保持され、所定の手順（電圧やコマンド）によって情報の書換えが可能な読出し専用メモリである。
【００３２】
読取制御部２５はＵＳＢＩ／Ｆ２７から取り込んだ比較照合データに基づいてメモリ回路２６の読み出し制御するようになされる。比較照合データはプログラムデバイスデータＰＤ＃１を読み出すための先頭アドレスＡＤＤ１から終端アドレスＡＤＤＸを含むものである。先頭アドレスＡＤＤ１から終端アドレスＡＤＤＸは情報読出し許可信号ＳＲと共に画像制御部１５からＵＳＢＩ／Ｆ２７を通じて読取制御部２５へ入力される。
【００３３】
読取補正回路２４にはＵＳＢＩ／Ｆ２７が接続され、パラレルのカラー画像情報Ｒ，Ｇ，Ｂをシリアルのカラー画像情報ＲＧＢに変換するようになされる。ＵＳＢＩ／Ｆ２７にはＵＳＢ通信規格準拠の高速シリアルインターフェースが使用され、ＵＳＢＩ／Ｆ２７は画像制御部１５と接続可能となされている。ＵＳＢＩ／Ｆ２７には、ＵＳＢ規格準拠の通信ケーブルが接続され、この通信ケーブルが画像制御部５に接続される。原稿読取部１１はスキャナー装置としてのホスト・コンピュータ（パーソナル・コンピュータ等）として接続し利用される場合もある。このような場合は、ホスト・コンピュータ等で利用するための制御ソフトウエア（スキャナーのドライバソフト）により、利用可能なスキャナー装置であるかを認識・判定することとなる。
【００３４】
この例で図２に示す画像制御部１５は画像処理手段５、プリンタコントローラ１６、外部Ｉ／Ｆ１７、全体制御部５０及び電子ＲＤＨ５１０を有している。全体制御部５０は図１に示したＲＯＭ５１、ＲＡＭ５２及びＣＰＵ５３から構成される。全体制御部５０では画像処理手段５に対応した原稿読取部１１に予め割り当てられたシリアルＩＤ番号と、画像処理手段５に対応した画像形成部１８に予め割り当てられたシリアルＩＤ番号とを比較して当該シリアルＩＤ番号の真偽を判定するようになされる。この判定は改造防止機能を向上させるためである。
【００３５】
画像処理手段５は原稿読取部１１から出力されるシリアルのカラー画像情報ＲＧＢを画像処理するようになされる。画像処理手段５は例えば、ＵＳＢＩ／Ｆ５４、色再現処理回路５５、画像判別処理回路５６、フィルタリング処理回路５７、拡大／縮小処理回路５８及び濃度変換処理＆ＵＳＢＩ／Ｆ５９から構成される。
【００３６】
ＵＳＢＩ／Ｆ５４にはＵＳＢ通信規格準拠の高速シリアルインターフェースが使用され、原稿読取部１１からの通信ケーブルが接続される。ＵＳＢＩ／Ｆ５４ではシリアルのカラー画像情報ＲＧＢがパラレルのカラー画像情報Ｒ，Ｇ，Ｂに変換される。
【００３７】
ＵＳＢＩ／Ｆ５４には色再現処理回路５５、画像判別処理回路５６及び電子ＲＤＨ５１０が接続される。電子ＲＤＨ５１０は読み取った原稿情報を画像圧縮してページ単位でメモリに記憶し、複数部数や複写物のページ構成に合わせて原稿情報を読出し、画像伸長して画像を形成する機能である。色再現処理回路５５ではカラー画像情報Ｒ，Ｇ，Ｂを８つのカラー画像形成データＤＹ（ダークイエロー）、Ｙ（イエロー）、ＬＭ（ライトマゼンタ）、Ｍ（マゼンタ）、ＬＣ（ライトシアン）、Ｃ、（ライトブラック）ＬＢＫ、（ブラック）ＢＫに変換するようになされる。例えば、色再現処理回路５５には色変換用の複数のＲＯＭが設けられ、カラー画像情報Ｒ，Ｇ，Ｂをアドレスにしてカラー画像形成データＤＹ、Ｙ、ＬＭ、Ｍ、ＬＣ、Ｃ、ＬＢＫ、ＢＫを読出すようになされる。
【００３８】
画像判別処理回路５６ではカラー画像情報Ｒ，Ｇ，Ｂに基づいてフィルタ係数や、濃度係数を判別し、その判別結果をフィルタリング処理回路５７及び濃度変換処理回路５９に出力するようになされる。色再現処理回路５５にはフィルタリング処理回路５７が接続され、画像判別処理回路５６から得られるフィルタ係数に基づいてカラー画像形成データＤＹ、Ｙ、ＬＭ、Ｍ、ＬＣ、Ｃ、ＬＢＫ、ＢＫをフィルタリング処理するようになされる。フィルタリング処理回路５７には拡大／縮小処理回路５８が接続され、予め設定された画像処理条件に基づいてカラー画像形成データＤＹ、Ｙ、ＬＭ、Ｍ、ＬＣ、Ｃ、ＬＢＫ、ＢＫを拡大／縮小処理するようになされる。
【００３９】
拡大／縮小処理回路５８には濃度変換処理＆ＵＳＢＩ／Ｆ５９が接続され、画像判別処理回路５６から得られる濃度係数に基づいてカラー画像形成データＤＹ、Ｙ、ＬＭ、Ｍ、ＬＣ、Ｃ、ＬＢＫ、ＢＫを濃度変換処理するようになされる。濃度変換処理後のカラー画像形成データＤＹ、Ｙ、ＬＭ、Ｍ、ＬＣ、Ｃ、ＬＢＫ、ＢＫはＵＳＢＩ／Ｆのシリ−パラ変換機能を利用してシリアルのカラー画像形成データＤＹ、Ｙ、ＬＭ、Ｍ、ＬＣ、Ｃ、ＬＢＫ、ＢＫとなされる。濃度変換処理＆ＵＳＢＩ／Ｆ５９は画像形成部１８と接続可能となされている。濃度変換処理＆ＵＳＢＩ／Ｆ５９には、ＵＳＢ規格準拠の通信ケーブルが接続され、この通信ケーブルが画像形成部１８に接続される。画像処理手段５を１ユニットとして単体で取引される場合があるからである。
【００４０】
図３は画像形成部１８の内部構成例を示すブロック図である。図３に示す画像形成部１８はインクジェット方式の印字ヘッドによりカラー画像を形成する場合の例である。もちろん、画像形成部１８はインクジェット方式に限られることはなく、電子写真方式によりカラー画像を形成する場合であってもよい。この例で画像形成部１８はＵＳＢＩ／Ｆ機能を有した印字バッファメモリ＆制御回路８１、印字ヘッド駆動回路８２、印字ヘッド８３、メモリ回路８４及びプリンタ制御部８５を有している。
【００４１】
印字バッファメモリ＆制御回路８１はプログラム可能な画像入力制御手段の一例であり、画像処理手段５と接続可能となされる。印字バッファメモリ＆制御回路８１ではシリアルのカラー画像形成データＤＹ、Ｙ、ＬＭ、Ｍ、ＬＣ、Ｃ、ＬＢＫ、ＢＫを入力してＮビットのパラレルのカラー画像形成データに変換し、このＮビットのパラレルのカラー画像形成データを更にＭ（Ｎ＞Ｍ）ビットのカラー画像形成データに変換するようになされる。これは分割印字やワンパス印字と言った動作モードに対応して印字ヘッド駆動能力を可変するためである。
【００４２】
印字バッファメモリ＆制御回路８１はプログラマブルロジックアレイから構成される。例えば、プログラマブルセルの１つが算術論理素子（ＬＡＹ）及びメモリセル（ＭＥＣ）から構成され、このプログラマブルセルをマトリクス状に配置し、その周辺にＩ／Ｏインターフェースを配置したもので、各プログラマブルセル間にはプログラム可能な配線が配置されているものである。
【００４３】
印字バッファメモリ＆制御回路８１には不揮発性の第２記憶手段の一例となるメモリ回路８４が接続され、この印字バッファメモリ＆制御回路８１を回路構築するためのプログラムデバイスデータＰＤ＃２が記憶される。プログラムデバイスデータＰＤ＃２は、各カラー画像形成データ用の印字バッファメモリや、バッファメモリ制御回路を構築する際のプログラマブルセル間を結線するための情報である。このメモリ回路８４にはＥＥＰＲＯＭやフラッシュメモリが使用される。ＥＥＰＲＯＭやフラッシュメモリは電源が切られても情報が保持され、所定の手順（電圧やコマンド）によって情報の書換えが可能な読出し専用メモリである。
【００４４】
印字バッファメモリ＆制御回路８１にはプリンタ制御部８５が接続され、この印字バッファメモリ＆制御回路８１から取り込んだ比較照合データに基づいてメモリ回路８４の読み出し制御するようになされる。比較照合データはプログラムデバイスデータＰＤ＃２を読み出すための先頭アドレスＡｄｄ１から終端アドレスＡｄｄｘを含むものである。先頭アドレスＡｄｄ１から終端アドレスＡｄｄｘは情報読出し許可信号ＳＲと共に画像制御部１５から印字バッファメモリ＆制御回路８１のＵＳＢＩ／Ｆ機能を利用してプログラム制御部８５へ入力される。
【００４５】
印字バッファメモリ＆制御回路８１には印字ヘッド駆動回路８２が接続され、ビット変換処理された後のカラー画像形成データＤＹ、Ｙ、ＬＭ、Ｍ、ＬＣ、Ｃ、ＬＢＫ、ＢＫを各色毎に印字ヘッド駆動電圧に変換するようになされる。印字ヘッド駆動回路８２にはインクジェット方式の印字ヘッド８３が接続される。印字ヘッド８３は各色毎の印字ヘッド駆動電圧に基づいて動作するＤＹ用、Ｙ用、ＬＭ用、Ｍ用、ＬＣ用、Ｃ用、ＬＢＫ用及びＢＫ用の８つの印字ヘッドを有している。
【００４６】
この例で画像制御部１５は原稿読取部１１のシリアルＩＤ番号と画像形成部１８のシリアルＩＤ番号とを入力して当該シリアルＩＤ番号の真偽を判定する。当該判定結果に基づいて原稿読取部１１と画像処理手段５及び当該画像処理手段５と画像形成部１８との各々の接続可否を決定するようになされる。
【００４７】
この例で画像制御部１５は、画像処理手段５に対する原稿読取部１１のシリアルＩＤ番号と画像形成部１８のシリアルＩＤ番号とが良好であると判断した場合に、原稿読取部１１の読取補正回路２４と画像処理手段５と画像形成部１８の印字バッファメモリ＆制御回路８１との間の通信確立処理に移行する。これが終了すると、操作部１４からの操作データに基づいて当該画像形成装置全体を制御するようになされる。
【００４８】
また、画像処理手段５に対する原稿読取部１１のシリアルＩＤ番号と画像形成部１８のシリアルＩＤ番号とが不良であると判断した場合に、原稿読取部１１の読取補正回路２４と画像処理手段５との間及び、当該画像処理手段５と画像形成部１８との間をそれぞれ通信動作無効状態に維持するものである。
【００４９】
なお、画像制御部１５において、画像処理手段５に対する原稿読取部１１のシリアルＩＤ番号と画像形成部１８のシリアルＩＤ番号とが不良であると判断した場合に、メモリ回路２６及びメモリ回路８４からプログラムデバイスデータＰＤ＃１を消去するようにしてもよい。プログラムデバイスデータＰＤ＃１は、通常の読出し電圧よりも数倍高い書込み電圧をメモリ回路２６及びメモリ回路８４を構成するＥＥＰＲＯＭ等に印加することで、一瞬にしてデータ消去が可能となる。メモリ回路２６及びメモリ回路８４からプログラムデバイスデータＰＤ＃１が消去されることで、より一層、不正な手段により読取補正回路２４や、印字バッファメモリ＆制御回路８１を構築することが困難になり、水際で有価証券等の偽造を防止できる。
【００５０】
図４は読取補正回路２４の内部構成例を示すブロック図である。図４に示す読取補正回路２４はプログラマブルロジックアレイ（ＰＬＤ）から構成され、例えば、３つのＩ／Ｏインターフェース４１、４３及び４４と、Ｒ，Ｇ，Ｂ各色用のシェーディング補正や、タイミング制御、ライン間補正処理等を実行するプログラマブルセル４５Ｒ、４５Ｇ、４５Ｂと、γ補正や変倍処理、空間フィルタ処理等を実行するプログラマブルセル４６Ｒ、４６Ｇ、４６Ｂと、これらのセル４５Ｒ、４５Ｇ、４５Ｂやセル４６Ｒ、４６Ｇ、４６Ｂ等を制御する制御ロジック回路４７を有している。
【００５１】
Ｉ／Ｏインターフェース４１はカラー画像データＲ，Ｇ，Ｂを入力するように機能され、Ｉ／Ｏインターフェース４３は読取補正後のカラー画像データＲ，Ｇ，Ｂを出力するように機能する。Ｉ／Ｏインターフェース４４は当該読取補正回路２４の構築時にプログラムデバイスデータＰＤ＃１を入力し、これらのセル４５Ｒ、４５Ｇ、４５Ｂやセル４６Ｒ、４６Ｇ、４６Ｂ、及び制御ロジック回路４７へ供給するように機能する。
【００５２】
これらのセル４５Ｒ、４５Ｇ、４５Ｂやセル４６Ｒ、４６Ｇ、４６Ｂ、制御ロジック回路４７は図５で説明するような複数のメモリセル／算術論理演算素子ブロックから構成される。この例ではＩ／Ｏインターフェース４１とセル４５Ｒとが配線パターンＬ１で接続され、カラー画像データＲが伝送される。Ｉ／Ｏインターフェース４１とセル４５Ｇとが配線パターンＬ２で接続され、カラー画像データＧが伝送される。Ｉ／Ｏインターフェース４１とセル４５Ｂとが配線パターンＬ３で接続され、カラー画像データＢが伝送される。Ｉ／Ｏインターフェース４１と制御ロジック回路４７とが配線パターンＬ４で接続され、同期・制御信号ＳＹＮＣが伝送される。
【００５３】
また、セル４５Ｒとセル４６Ｒとが配線パターンＬ５で接続され、Ｒ色用のシェーディング補正や、タイミング制御、ライン間補正処理等されたカラー画像データＲが伝送される。セル４５Ｇとセル４６Ｇとが配線パターンＬ６で接続され、Ｇ色用のシェーディング補正や、タイミング制御、ライン間補正処理等されたカラー画像データＧが伝送される。セル４５Ｂとセル４６Ｂとが配線パターンＬ７で接続され、Ｂ色用のシェーディング補正や、タイミング制御、ライン間補正処理等されたカラー画像データＢが伝送される。
【００５４】
更に、セル４６ＲとＩ／Ｏインターフェース４３とが配線パターンＬ８で接続され、Ｒ色用のγ補正や変倍処理、空間フィルタ処理等されたカラー画像データＲが伝送される。セル４６ＧとＩ／Ｏインターフェース４３とが配線パターンＬ９で接続され、Ｇ色用のγ補正や変倍処理、空間フィルタ処理等されたカラー画像データＧが伝送される。セル４６ＢとＩ／Ｏインターフェース４３とが配線パターンＬ１０で接続され、Ｂ色用のγ補正や変倍処理、空間フィルタ処理等されたカラー画像データＢが伝送される。制御ロジック回路４７とＩ／Ｏインターフェース４３とが配線パターンＬ１１で接続され、同期・制御信号ＳＹＮＣが伝送される。
【００５５】
制御ロジック回路４７とセル４５Ｒとは配線パターンＬ１２で接続され、同期・制御信号ＳＹＮＣに基づくＲ色用のタイミング制御信号が伝送される。制御ロジック回路４７とセル４５Ｇとは配線パターンＬ１３で接続され、同期・制御信号ＳＹＮＣに基づくＧ色用のタイミング制御信号が伝送される。制御ロジック回路４７とセル４５Ｂとは配線パターンＬ１４で接続され、同期・制御信号ＳＹＮＣに基づくＢ色用のタイミング制御信号が伝送される。
【００５６】
制御ロジック回路４７とセル４６Ｒとは配線パターンＬ１５で接続され、同期・制御信号ＳＹＮＣに基づくＢ色用の補正制御信号が伝送される。制御ロジック回路４７とセル４６Ｇとは配線パターンＬ１６で接続され、同期・制御信号ＳＹＮＣに基づくＧ色用の補正制御信号が伝送される。制御ロジック回路４７とセル４６Ｂとは配線パターンＬ１７で接続され、同期・制御信号ＳＹＮＣに基づくＢ色用の補正制御信号が伝送される。
【００５７】
セル４５Ｒは回路構築情報Ｄ２１に基づいてＲ色用のシェーディング補正回路や、タイミング制御回路、ライン間補正処理回路が構築される。セル４５Ｇは回路構築情報Ｄ２２に基づいてＧ色用のシェーディング補正回路や、タイミング制御回路、ライン間補正処理回路が構築される。セル４５Ｂは回路構築情報Ｄ２３に基づいてＢ色用のシェーディング補正回路や、タイミング制御回路、ライン間補正処理回路が構築される。制御ロジック回路４７は回路構築情報Ｄ２４に基づいて構築される。
【００５８】
セル４６Ｒは回路構築情報Ｄ２５に基づいてＲ色用のγ補正回路や変倍処理回路、空間フィルタ処理回路が構築される。セル４６Ｇは回路構築情報Ｄ２６に基づいてＧ色用のγ補正回路や変倍処理回路、空間フィルタ処理回路が構築される。セル４６Ｂは回路構築情報Ｄ２７に基づいてＢ色用のγ補正回路や変倍処理回路、空間フィルタ処理回路が構築される。なお、プログラムデバイスデータＰＤ＃１はＩ／Ｏインターフェース４４から供給するようになされるが、もちろん、これに限られることはなく、Ｉ／Ｏインターフェース４２から供給するようにしてもよい。
【００５９】
（２）読取補正回路２４の構築方法
図５は本発明に係る読取補正回路２４の回路構築例（その１）を示す平面図である。
この実施形態では例えば、プログラマブルセルの１つが算術論理素子（ＬＡＹ）及びメモリセル（ＭＥＣ）から構成されるプログラマブルロジックアレイを使用する。このプログラマブルロジックアレイはプログラマブルセルをマトリクス状に配置し、その周辺にＩ／Ｏインターフェースを配置したもので、各プログラマブルセル間にはプログラム可能な配線が配置されているものである。
【００６０】
この実施形態では図４に示した読取補正回路２４を構築する場合に、予め同一半導体チップ上に形成された複数のメモリセル及び算術論理演算素子を組み合わせてＲ、Ｇ、Ｂ色用の各シェーディング補正回路や、タイミング制御回路、ライン間補正処理回路、γ補正回路、変倍処理回路、空間フィルタ処理回路等が構築される。
【００６１】
図５に示す読取補正回路２４は予め同一半導体チップ上に複数のメモリセルＭＳＥ及び算術論理演算素子ＬＡＹを形成したプログラム可能な半導体デバイス（ＰＬＤ；Programmable Logic Device）である。この半導体デバイスの行方向には例えばＮ＝７本（ｉ＝１，２，ｉ・・・Ｎ）の配線パターン（以下で行配線ＣＯ１〜ＣＯ７という）が配置される。
【００６２】
列方向には同様にしてＭ＝７本（ｊ＝１，２，ｊ・・・Ｍ）の配線パターン（以下で列配線ＲＯ１〜ＲＯ７という）が配置される。この行配線ＣＯ１〜ＣＯ７と直交するように配置された列配線ＲＯ１〜ＲＯ７によってＰＬＤが格子状を構成するようになされている。各々の格子内には複数のメモリセルＭＳＥ及び算術論理演算素子ＬＡＹを一単位とするメモリセル／算術論理演算素子ブロック（以下で単にセルブロックという）ＳＥｉｊ（ｉ＝１〜８、ｊ＝１〜８）が設けられている。
【００６３】
この例では８×８＝６４個のセルブロックＳＥ１１〜ＳＥ８８が同一半導体チップ上に形成されている。１つのセルブロックＳＥｉｊの上半分には複数のメモリセルＭＳＥが配置され、その下半分には複数の算術論理演算素子ＬＡＹが配置されている。また、シェーディング補正回路や、タイミング制御回路、ライン間補正処理回路、γ補正回路、変倍処理回路、空間フィルタ処理回路等はセルブロックＳＥｉｊ内のメモリセルを組み合わせて画定する場合と、他のセルブロックＳＥｉｊ内のメモリセルをも組み合わせてこれらの機能回路を画定する場合とを想定している。
【００６４】
各々の行配線ＣＯ１〜ＣＯ７の両終端側にはＩ／Ｏインターフェース４２及び４４が設けられ、各々の列配線ＲＯ１〜ＲＯ７の両終端側にはＩ／Ｏインターフェース４１及び４３が設けられる。Ｉ／Ｏインターフェース４２には行配線ＣＯ１〜ＣＯ７の一端側が接続され、その他端側にはＩ／Ｏインターフェース４４が接続されている。Ｉ／Ｏインターフェース４１には列配線ＲＯ１〜ＲＯ７の一端側が接続され、その他端側にはＩ／Ｏインターフェース４３が接続されている。セルブロックＳＥ１１に最も近い行配線ＣＯ１や、列配線ＲＯ１等を使用してＩ／Ｏインターフェース４１又はＩ／Ｏインターフェース４２に配線をプログラムすることが可能となされている。もちろん、他の行配線ＣＯ２〜ＣＯ７や、列配線ＲＯ２〜ＲＯ８等を使用して他のセルブロックＳＥｉｊに配線をプログラムすることが可能となされている。
【００６５】
４つのＩ／Ｏインターフェース４１〜４４は例えば、格子内の６４個のセルブロックＳＥｉｊの内、外周縁部を構成するセルブロックＳＥ１１，ＳＥ１２・・・ＳＥ１８、ＳＥ１１，ＳＥ２１・・・ＳＥ８１、ＳＥ８１、ＳＥ８２・・・ＳＥ８８、及びＳＥ１８，ＳＥ２８・・・ＳＥ８８に沿ってこれらを取り囲むように配置されている。
【００６６】
各セルブロックＳＥｉｊ内のメモリセル間、算術論理演算素子間の配線や、セルブロックＳＥ１１〜ＳＥ８８間の配線、これらの間を結線する列配線ＲＯ１〜ＲＯ７とＩ／Ｏインターフェース間には複数のスイッチ素子（トランジスタ）が至る所に配置され、プログラムデバイスデータＰＤ＃１（回路結線情報）に基づいてスイッチ素子をＯＮすることで、回路要素間を自在に接続できるようになされている。
【００６７】
なお、この段階ではシェーディング補正回路や、タイミング制御回路、ライン間補正処理回路、γ補正回路、変倍処理回路、空間フィルタ処理回路等が画定されておらず、汎用性を有したプログラマブル・ロジック・デバイスを成している。この例では、プログラマブル・ロジック・デバイスを原稿読取部１１に読取補正部２４として組み込む場合に、各機能回路にセルブロックＳＥ１１〜ＳＥ８８を割り当てたり、これらの間を列配線ＲＯ１〜ＲＯ７や、行配線ＣＯ１〜ＣＯ７等を使用して結線し、当該原稿読取部１１で要求される読取補正機能を構築するようになされる。
【００６８】
図６は、読取補正回路２４の構築例（その２）を示す平面図である。図６においては、図５で準備された半導体チップ上に、図６に示す波線で囲むようなＲ，Ｇ，Ｂ各色用のシェーディング補正や、タイミング制御、ライン間補正処理等を実行するプログラマブルセル４５Ｒ、４５Ｇ、４５Ｂと、γ補正や変倍処理、空間フィルタ処理等を実行するプログラマブルセル４６Ｒ、４６Ｇ、４６Ｂと、これらのセル４５Ｒ、４５Ｇ、４５Ｂやセル４６Ｒ、４６Ｇ、４６Ｂ等を制御する制御ロジック回路４７を画定して読取補正回路２４をレイアウトする。
【００６９】
この例で、Ｒ色用のシェーディング補正や、タイミング制御、ライン間補正処理等を実行するプログラマブルセル４５Ｒには例えば、セルブロックＳＥ１１〜ＳＥ１４及びＳＥ２１〜ＳＥ２４を割り当てて構成する。セル４５Ｒは回路構築情報Ｄ２１に基づいてＲ色用のシェーディング補正回路や、タイミング制御回路、ライン間補正処理回路が構築される。
【００７０】
Ｇ色用のシェーディング補正や、タイミング制御、ライン間補正処理等を実行するプログラマブルセル４５Ｇには例えば、セルブロックＳＥ３１〜ＳＥ３４及びＳＥ４１〜ＳＥ４４を割り当てて構成する。セル４５Ｇは回路構築情報Ｄ２２に基づいてＧ色用のシェーディング補正回路や、タイミング制御回路、ライン間補正処理回路が構築される。
【００７１】
Ｂ色用のシェーディング補正や、タイミング制御、ライン間補正処理等を実行するプログラマブルセル４５Ｂには例えば、セルブロックＳＥ５１〜ＳＥ５４及びＳＥ６１〜ＳＥ６４を割り当てて構成する。セル４５Ｂは回路構築情報Ｄ２３に基づいてＢ色用のシェーディング補正回路や、タイミング制御回路、ライン間補正処理回路が構築される。制御ロジック回路４７には例えば、セルブロックＳＥ７１〜ＳＥ７８及びＳＥ８１〜ＳＥ８８を割り当てて構成する。制御ロジック回路４７は回路構築情報Ｄ２４に基づいて構築される。
【００７２】
また、Ｒ色用のγ補正や変倍処理、空間フィルタ処理等を実行するプログラマブルセル４６Ｒには、例えば、セルブロックＳＥ１５〜ＳＥ１８及びＳＥ２５〜ＳＥ２８を割り当てて構成する。セル４６Ｒは回路構築情報Ｄ２５に基づいてＲ色用のγ補正回路や変倍処理回路、空間フィルタ処理回路が構築される。
【００７３】
Ｇ色用のγ補正や変倍処理、空間フィルタ処理等を実行するプログラマブルセル４６Ｇには、例えば、セルブロックＳＥ３５〜ＳＥ３８及びＳＥ４５〜ＳＥ４８を割り当てて構成する。セル４６Ｇは回路構築情報Ｄ２６に基づいてＲ色用のγ補正回路や変倍処理回路、空間フィルタ処理回路が構築される。
【００７４】
Ｂ色用のγ補正や変倍処理、空間フィルタ処理等を実行するプログラマブルセル４６Ｂには、例えば、セルブロックＳＥ５５〜ＳＥ５８及びＳＥ６５〜ＳＥ６８を割り当てて構成する。セル４６Ｂは回路構築情報Ｄ２７に基づいてＢ色用のγ補正回路や変倍処理回路、空間フィルタ処理回路が構築される。
【００７５】
また、Ｉ／Ｏインターフェース４１とセル４５Ｒとの間の接続や、セル４５Ｒとセル４６Ｒとの間の接続、セル４６ＲとＩ／Ｏインターフェース４３との間の接続には、列配線Ｒ０１が使用され、配線パターンＬ１、Ｌ５及びＬ８を構築するようになされる。Ｉ／Ｏインターフェース４１とセル４５Ｇとの接続や、セル４５Ｇとセル４６Ｇとの接続、セル４６ＧとＩ／Ｏインターフェース４３との接続には、列配線Ｒ０３が使用され、配線パターンＬ２、Ｌ６及びＬ９を構築するようになされる。
【００７６】
Ｉ／Ｏインターフェース４１とセル４５Ｂとの接続や、セル４５Ｂとセル４６Ｂとの接続、セル４６ＢとＩ／Ｏインターフェース４３との接続には、列配線Ｒ０５が使用され、配線パターンＬ３、Ｌ７及びＬ１０を構築するようになされる。Ｉ／Ｏインターフェース４１と制御ロジック回路４７との間及び、制御ロジック回路４７とＩ／Ｏインターフェース４３との間の接続には、列配線Ｒ０７が使用され、配線パターンＬ４及びＬ１１を構築するようになされる。
【００７７】
更に、制御ロジック回路４７とセル４５Ｒとの間の接続には行配線Ｃ０１が使用され、配線パターンＬ１２を構築するようになされる。制御ロジック回路４７とセル４５Ｇとの間の接続には行配線Ｃ０２が使用され、配線パターンＬ１３を構築するようになされる。制御ロジック回路４７とセル４５Ｂとの間の接続には行配線Ｃ０３が使用され、配線パターンＬ１４を構築するようになされる。制御ロジック回路４７とセル４６Ｒとの間の接続には行配線Ｃ０５が使用され、配線パターンＬ１５を構築するようになされる。制御ロジック回路４７とセル４６Ｇとの間の接続には行配線Ｃ０６が使用され、配線パターンＬ１６を構築するようになされる。制御ロジック回路４７とセル４６Ｂとの間の接続には行配線Ｃ０７が使用され、配線パターンＬ１７を構築するようになされる。
【００７８】
図７は読取補正回路２４の構築例（その３）を示すイメージ図である。図７においては、図６で画定されたＲ，Ｇ，Ｂ各色用のシェーディング補正や、タイミング制御、ライン間補正処理等を実行するプログラマブルセル４５Ｒ、４５Ｇ、４５Ｂと、γ補正や変倍処理、空間フィルタ処理等を実行するプログラマブルセル４６Ｒ、４６Ｇ、４６Ｂと、これらのセル４５Ｒ、４５Ｇ、４５Ｂやセル４６Ｒ、４６Ｇ、４６Ｂ等を制御する制御ロジック回路４７間をプログラムデバイスデータＰＤ＃１により結線して読取補正回路２４を構築するようになされる。Ｉ／Ｏインターフェース４１〜４４は省略している。
【００７９】
この例では原稿読取部１１の例えば、プリント配線基板に、読取補正回路２４を構築するプログラマブル・ロジック・デバイスを取り付けると共に、書き換え可能な不揮発性の記憶装置の一例となるメモリ回路２６が取り付けられる。このメモリ回路２６には、各セルブロックＳＥｉｊ内のメモリセル間、算術論理演算素子間の配線や、セルブロックＳＥ１１〜ＳＥ８８間の配線、これらの間を結線する列配線ＲＯ１〜ＲＯ７とＩ／Ｏインターフェース間等の至る所に配置されたスイッチ素子をＯＮするためのプログラムデバイスデータＰＤ＃１が格納されている。
【００８０】
図８はメモリ回路２６によるプログラムデバイスデータＰＤ＃１の格納例を示す表図である。図８に示すプログラムデバイスデータＰＤ＃１の格納例では配線情報Ｄ１〜Ｄ１７に対する配線パターンＬ１〜Ｌ１７と共に、当該配線パターンＬ１〜Ｌ１７に伝送される信号又はデータ等の用途を示している。回路構築情報Ｄ２１〜Ｄ２７に対するセル４５Ｒ〜４６Ｂ、セル４６Ｒ〜４６Ｂと共に、その各々の回路機能を示している。配線情報Ｄ１〜Ｄ１７や回路構築情報Ｄ２１〜Ｄ２７等は回路技術言語により作成され、ネットリスト（回路結線情報）として準備される。
【００８１】
（３）印字バッファメモリ＆制御回路８１の構築方法
図９は本発明に係る印字バッファメモリ＆制御回路８１の内部構築例を示すブロック図である。図９に示す印字バッファメモリ＆制御回路８１はプログラマブルロジックアレイ（ＰＬＤ）から構成され、例えば、３つのＩ／Ｏインターフェース４１’、４３’及び４４’と、８つの印字バッファメモリ８０１〜８０８と、１個のバッファメモリ制御回路８０９とを有している。シリアルのカラー画像形成データＤＹ、Ｙ、ＬＭ、Ｍ、ＬＣ、Ｃ、ＬＢＫ、ＢＫを入力してＮビットのパラレルのカラー画像形成データに変換し、このＮビットのパラレルのカラー画像形成データを更にＭ（Ｎ＞Ｍ）ビットのカラー画像形成データに変換するためである。
【００８２】
この例でＩ／Ｏインターフェース４１’と印字バッファメモリ８０１との間は配線パターンＬ３１により接続され、Ｎビットのカラー画像形成データＤＹが伝送される。Ｉ／Ｏインターフェース４１’と印字バッファメモリ８０２との間は配線パターンＬ３２により接続され、Ｎビットのカラー画像形成データＹが伝送される。Ｉ／Ｏインターフェース４１’と印字バッファメモリ８０３との間は配線パターンＬ３３により接続され、Ｎビットのカラー画像形成データＬＭが伝送される。Ｉ／Ｏインターフェース４１’と印字バッファメモリ８０４との間は配線パターンＬ３４により接続され、Ｎビットのカラー画像形成データＭが伝送される。
【００８３】
また、Ｉ／Ｏインターフェース４１’と印字バッファメモリ８０５とは配線パターンＬ３５により接続され、Ｎビットのカラー画像形成データＬＣが伝送される。Ｉ／Ｏインターフェース４１’と印字バッファメモリ８０６との間は配線パターンＬ３６により接続され、Ｎビットのカラー画像形成データＣが伝送される。Ｉ／Ｏインターフェース４１’と印字バッファメモリ８０７とは配線パターンＬ３７により接続され、Ｎビットのカラー画像形成データＬＢＫが伝送される。Ｉ／Ｏインターフェース４１’と印字バッファメモリ８０８との間は配線パターンＬ３８により接続され、Ｎビットのカラー画像形成データＢＫが伝送される。
【００８４】
更に、印字バッファメモリ８０１とバッファメモリ制御回路８０９との間は配線パターンＬ３９により接続され、ビット変換後のＭ（Ｍ＜Ｎ）ビットのカラー画像形成データＤＹが伝送される。印字バッファメモリ８０２とバッファメモリ制御回路８０９との間は配線パターンＬ４０により接続され、ビット変換後のＭビットのカラー画像形成データＹが伝送される。印字バッファメモリ８０３とバッファメモリ制御回路８０９との間は配線パターンＬ４１により接続され、ビット変換後のＭビットのカラー画像形成データＬＭが伝送される。印字バッファメモリ８０４とバッファメモリ制御回路８０９との間は配線パターンＬ４２により接続され、ビット変換後のＭビットのカラー画像形成データＭが伝送される。
【００８５】
また、印字バッファメモリ８０５とバッファメモリ制御回路８０９との間は配線パターンＬ４３により接続され、ビット変換後のＭビットのカラー画像形成データＬＣが伝送される。印字バッファメモリ８０６とバッファメモリ制御回路８０９との間は配線パターンＬ４４により接続され、ビット変換後のＭビットのカラー画像形成データＣが伝送される。印字バッファメモリ８０７とバッファメモリ制御回路８０９との間は配線パターンＬ４５により接続され、ビット変換後のＭビットのカラー画像形成データＬＢＫが伝送される。印字バッファメモリ８０８とバッファメモリ制御回路８０９との間は配線パターンＬ４６により接続され、ビット変換後のＭビットのカラー画像形成データＢＫが伝送される。
【００８６】
バッファメモリ制御回路８０９とＩ／Ｏインターフェース４３’の間は配線パターンＬ４９〜Ｌ５４により接続され、Ｍビットのカラー画像形成データＤＹ、Ｙ、ＬＭ、Ｍ、ＬＣ、Ｃ、ＬＢＫ、ＢＫが伝送される。Ｉ／Ｏインターフェース４３’はＭビットのカラー画像形成データＤＹ、Ｙ、ＬＭ、Ｍ、ＬＣ、Ｃ、ＬＢＫ、ＢＫを図３に示した印字ヘッド駆動回路８２に出力するようになされる。Ｉ／Ｏインターフェース４４’は当該印字バッファメモリ＆制御回路８１の構築時にプログラムデバイスデータＰＤ＃２を入力し、上述した印字バッファメモリ８０１〜８０８及びバッファメモリ制御回路８０９へ供給するように機能する。
【００８７】
印字バッファメモリ８０１は回路構築情報Ｄ５５に基づいて構築される。印字バッファメモリ８０２は回路構築情報Ｄ５６に基づいて構築される。印字バッファメモリ８０３は回路構築情報Ｄ５７に基づいて構築される。印字バッファメモリ８０４は回路構築情報Ｄ５８に基づいて構築される。
【００８８】
また、印字バッファメモリ８０５は回路構築情報Ｄ５９に基づいて構築される。印字バッファメモリ８０６は回路構築情報Ｄ６０に基づいて構築される。印字バッファメモリ８０７は回路構築情報Ｄ６１に基づいて構築される。印字バッファメモリ８０８は回路構築情報Ｄ６２に基づいて構築される。バッファメモリ制御回路８０９は回路構築情報Ｄ６３に基づいて構築される。
【００８９】
図１０は印字バッファメモリ＆制御回路８１の構築例（その１）を示す平面図である。この例では、図５で準備された半導体チップ上に、図１０に示す波線で囲むような８個の印字バッファメモリ８０１〜８０８と、１個のバッファメモリ制御回路８０９を画定して印字バッファメモリ＆制御回路８１をレイアウトする。
【００９０】
この例で、印字バッファメモリ８０１には例えば、セルブロックＳＥ１１〜ＳＥ１５を割り当てて構成する。印字バッファメモリ８０２には例えば、セルブロックＳＥ２１〜ＳＥ２５を割り当てて構成する。印字バッファメモリ８０３には例えば、セルブロックＳＥ３１〜ＳＥ３５を割り当てて構成する。印字バッファメモリ８０４には例えば、セルブロックＳＥ４１〜ＳＥ４５を割り当てて構成する。
【００９１】
印字バッファメモリ８０５には例えば、セルブロックＳＥ５１〜ＳＥ５５を割り当てて構成する。印字バッファメモリ８０６には例えば、セルブロックＳＥ６１〜ＳＥ６５を割り当てて構成する。印字バッファメモリ８０７には例えば、セルブロックＳＥ７１〜ＳＥ７５を割り当てて構成する。印字バッファメモリ８０８には例えば、セルブロックＳＥ８１〜ＳＥ８５を割り当てて構成する。
【００９２】
印字バッファメモリ８０９には例えば、セルブロックＳＥ１６〜ＳＥ１８、セルブロックＳＥ２６〜ＳＥ２８、セルブロックＳＥ３６〜ＳＥ３８、セルブロックＳＥ４６〜ＳＥ４８、セルブロックＳＥ５６〜ＳＥ５８、セルブロックＳＥ６６〜ＳＥ６８、セルブロックＳＥ７６〜ＳＥ７８、セルブロックＳＥ８６〜ＳＥ８８を割り当てて構成する。
【００９３】
また、Ｉ／Ｏインターフェース４１’と印字バッファメモリ８０１や８０２との間の接続や、この印字バッファメモリ８０１や８０２とバッファメモリ制御回路８０９との間の接続、及び、このバッファメモリ制御回路８０９とＩ／Ｏインターフェース４３’との間の接続には、列配線Ｒ０１が使用され、配線パターンＬ３１、Ｌ３９及びＬ４７や、Ｌ３２、Ｌ４０及びＬ４８等を構築するようになされる。
【００９４】
Ｉ／Ｏインターフェース４１’と印字バッファメモリ８０２や８０３との間の接続や、この印字バッファメモリ８０２や８０３とバッファメモリ制御回路８０９との間の接続、及び、このバッファメモリ制御回路８０９とＩ／Ｏインターフェース４３’との間の接続には、列配線Ｒ０２が使用され、配線パターンＬ３２、Ｌ４０及びＬ４８や、Ｌ３３、Ｌ４１及びＬ４９等を構築するようになされる。
【００９５】
Ｉ／Ｏインターフェース４１’と印字バッファメモリ８０３や８０４との間の接続や、この印字バッファメモリ８０３や８０４とバッファメモリ制御回路８０９との間の接続、及び、このバッファメモリ制御回路８０９とＩ／Ｏインターフェース４３’との間の接続には、列配線Ｒ０３が使用され、配線パターンＬ３３、Ｌ４１及びＬ４９や、Ｌ３４、Ｌ４２及びＬ５０等を構築するようになされる。
【００９６】
Ｉ／Ｏインターフェース４１’と印字バッファメモリ８０４や８０５との間の接続や、この印字バッファメモリ８０４や８０５とバッファメモリ制御回路８０９との間の接続、及び、このバッファメモリ制御回路８０９とＩ／Ｏインターフェース４３’との間の接続には、列配線Ｒ０４が使用され、配線パターンＬ３４、Ｌ４２及びＬ５０や、Ｌ３５、Ｌ４３及びＬ５１等を構築するようになされる。
【００９７】
Ｉ／Ｏインターフェース４１’と印字バッファメモリ８０５や８０６との間の接続や、この印字バッファメモリ８０５や８０６とバッファメモリ制御回路８０９との間の接続、及び、このバッファメモリ制御回路８０９とＩ／Ｏインターフェース４３’との間の接続には、列配線Ｒ０５が使用され、配線パターンＬ３５、Ｌ４３及びＬ５１や、Ｌ３６、Ｌ４４及びＬ５２等を構築するようになされる。
【００９８】
Ｉ／Ｏインターフェース４１’と印字バッファメモリ８０６や８０７との間の接続や、この印字バッファメモリ８０６や８０７とバッファメモリ制御回路８０９との間の接続、及び、このバッファメモリ制御回路８０９とＩ／Ｏインターフェース４３’との間の接続には、列配線Ｒ０６が使用され、配線パターンＬ３６、Ｌ４４及びＬ５２や、Ｌ３７、Ｌ４５及びＬ５３等を構築するようになされる。
【００９９】
Ｉ／Ｏインターフェース４１’と印字バッファメモリ８０７や８０８との間の接続や、この印字バッファメモリ８０７や８０８とバッファメモリ制御回路８０９との間の接続、及び、このバッファメモリ制御回路８０９とＩ／Ｏインターフェース４３’との間の接続には、列配線Ｒ０７が使用され、配線パターンＬ３７、Ｌ４５及びＬ５３や、Ｌ３８、Ｌ４６及びＬ５４等を構築するようになされる。なお、プログラムデバイスデータＰＤ＃２はＩ／Ｏインターフェース４４’から供給するようになされるが、もちろん、これに限られることはなく、Ｉ／Ｏインターフェース４２’から供給するようにしてもよい。
【０１００】
図１１は印字バッファメモリ＆制御回路８１の構築例（その２）を示す平面図である。図１１に示す印字バッファメモリ＆制御回路８１にはメモリ回路８４が接続され、この印字バッファメモリ＆制御回路８１を回路構築するためのプログラムデバイスデータＰＤ＃２が記憶される。プログラムデバイスデータＰＤ＃２は、各カラー画像形成データ用の印字バッファメモリや、バッファメモリ制御回路を構築する際のプログラマブルセル間を結線するための情報である。このメモリ回路８４にはＥＥＰＲＯＭが使用される。ＥＥＰＲＯＭは電源が切られても情報が保持され、所定の書込み電圧によって情報の書換えが可能な読出し専用メモリである。
【０１０１】
図１２はメモリ回路８４によるプログラムデバイスデータＰＤ＃２の格納例を示す表図である。図１２に示すプログラムデバイスデータＰＤ＃２の格納例では配線情報Ｄ３１〜Ｄ５４に対する配線パターンＬ３１〜Ｌ５４と共に、当該配線パターンＬ３１〜Ｌ５４に伝送されるカラー画像データ等を示している。回路構築情報Ｄ５５〜Ｄ６３に対する印字バッファメモリ８０１〜８０８及びバッファメモリ制御回路８０９の各々の回路機能を示している。配線情報Ｄ３１〜Ｄ５４や回路構築情報Ｄ５５〜Ｄ６３等は回路技術言語により作成され、ネットリスト（回路結線情報）として準備される。
【０１０２】
図１３はカラーディジタル複写機１００のシステム立ち上げ時の動作例を示す梯子図である。
この例では初期通信（ＩＤ番号の照合処理）あるいは操作部１４からの動作設定モードにおいては画像制御部１５がホスト（マスタ）となってバス制御権を取得し、原稿読取部１１及び画像形成部１８等が周辺機器（スレーブ）となって制御される。複写動作中は、原稿読取部１１又は画像形成部１８がホストとなってバス制御権を取得し、画像制御部１５が周辺機器となって制御される関係となるものである。
【０１０３】
これを前提にして、初期通信では図１３において画像制御部１５はポイントＰ１で原稿読取部１１に対して例えば、通信開設依頼を示すデータをセットする。これと共に、画像制御部１５はポイントＰ２で画像形成部１８に対して同様なデータをセットする。これを受けて原稿読取部１１ではポイントＰ３にて画像制御部１５に通信開設ＯＫを返信し、画像形成部１８ではポイントＰ４にて画像制御部１５に通信開設ＯＫを返信する。
【０１０４】
その後、画像制御部１５はポイントＰ５で原稿読取部１１に対して、ユニット・シリアルＩＤ番号の閲覧要求を示すデータをセットする。これと共に、画像制御部１５はポイントＰ６で画像形成部１８に対して同様なデータをセットする。これを受けて原稿読取部１１ではポイントＰ７にて画像制御部１５に対してユニット・シリアルＩＤ番号情報を返信し、画像形成部１８ではポイントＰ８にて画像制御部１５にユニット・シリアルＩＤ番号情報を返信する。
【０１０５】
そして、画像制御部１５はポイントＰ８で例えば、画像処理手段（系）５が期待するシリアルＩＤ番号情報（比較基準値）と、原稿読取部１１から送信されてきたユニット・シリアルＩＤ番号情報とを比較してデータ照合処理を実行する。これと共に、画像制御部１５はポイントＰ９で同様にして、画像処理手段５が期待するシリアルＩＤ番号情報（比較基準値）と、画像形成部１８から送信されてきたユニット・シリアルＩＤ番号情報とを比較してデータ照合処理を実行する。
【０１０６】
これは当該シリアルＩＤ番号の真偽を判定するためである。このとき、原稿読取部１１のシリアルＩＤ番号と画像形成部１８のシリアルＩＤ番号とが画像処理手段５に対応したシリアルＩＤ番号と一致しない場合は、ポイントＰ１１に移行して通信動作が停止される。これ以降はサービスマンコールの対象となる。
【０１０７】
上述のポイントＰ８で原稿読取部１１のシリアルＩＤ番号と画像処理手段５が期待する画像形成部１８のシリアルＩＤ番号とが一致した場合は、ポイントＰ１２に移行して原稿読取部１１に対してシリアルＩＤ番号ＯＫ情報を送信する。これと共に、上述のポイントＰ１０で画像形成部１８のシリアルＩＤ番号が画像処理手段５が期待する原稿読取部１１のシリアルＩＤ番号と一致した場合は、ポイントＰ１３に移行して画像形成部１８に対してシリアルＩＤ番号ＯＫ情報を送信する。
【０１０８】
これを受けて原稿読取部１１ではポイントＰ１４にて画像制御部１５に対して回路構築を許可を受けるために再度、シリアルＩＤ番号情報を返信する。これを受信して画像制御部１５ではポイント１５でポイントＰ８で実行したようなデータ照合処理を実行する。データ照合結果でＯＫとなった場合は、ポイントＰ１９で画像制御部１５は原稿読取部１１に対して読取補正回路２４の回路構築依頼要求する。
【０１０９】
また、画像形成部１８ではポイントＰ１６にて画像制御部１５に対して回路構築を許可を受けるために再度、シリアルＩＤ番号情報を返信する。これを受信して画像制御部１５ではポイント１７でポイントＰ１０で実行したようなデータ照合処理を実行する。データ照合結果でＯＫとなった場合は、ポイントＰ２０で画像制御部１５は画像形成部１８に対して印字バッファメモリ＆制御回路８１の回路構築依頼要求する。
【０１１０】
なお、２回目の照合処理で原稿読取部１１のシリアルＩＤ番号と画像形成部１８のシリアルＩＤ番号とが画像処理手段５に対応したシリアルＩＤ番号と一致しない場合は、ポイントＰ１８に移行して通信動作が停止される。これ以降もサービスマンコールの対象となる。
【０１１１】
そして、原稿読取部１１では読取補正回路２４が構築され、それが完了すると、ポイントＰ２１にて画像制御部１５に対して回路構築完了を返信する。画像形成部１８では印字バッファメモリ＆制御回路８１が構築され、それが完了すると、ポイントＰ２２にて画像制御部１５に対して回路構築完了を返信する。これを受けて画像制御部１５はポイントＰ２３で読取補正回路２４及び印字バッファメモリ＆制御回路８１の回路構築完了を認識すると、ポイントＰ２４に移行して当該複写機１００におけるスタンバイ状態となる。これ以降は、ユーザの原稿読取指示や、画像形成条件等の設定操作入力を待つこととなる。
【０１１２】
上述したデータ照合処理に関しては、ＵＳＢインターフェースによる通信対話機能が応用される。図１４Ａ及びＢはＵＳＢＩ／Ｆ２７、５４におけるユニット番号照合例、図１５はそのメイン・ループ処理例及び図１６はエンドポイント「０」受信割り込み例を各々示すフローチャートである。
【０１１３】
この例では、原稿読取部１１のＵＳＢＩ／Ｆ２７と画像制御部１５におけるＵＳＢＩ／Ｆ５４との間で通信対話機能を実行して、ユニット番号の照合がなされる。エニュメレートを緑色のＬＥＤで表示する場合を例に挙げる。エニュメレートとはＵＳＢ対応の周辺機器が接続されたとき、画像制御部１５等のホスト側が実施する一連の手続きをいう。この手続きの内容は、原稿読取機能や、画像形成機能などのコンフィギュレーション（システム構成）設定に必要な情報（ディスクリプタ）の読み込み処理、ＵＳＢアドレスの割り当てである。ホストはコンフィギュレーション設定されたシステムを実施するようになされる。
【０１１４】
図１４Ａに示すユニット番号照合例のフローチャートにおいて、当該複写機１００のリセットスタートと共に、ステップＡ１で画像制御部１５は初期化処理がなされる。その後、ステップＡ２に移行してメイン・ループ処理が実行される。例えば、図１５のメイン・ループ処理に係るフローチャートのステップＢ１で、割り込みマスク・データの再設定が実行される。このとき、図１４Ｂに示す１μｓタイマ割り込みサブルーチンにおいて、そのステップＣ１でウオッチドック処理が実行され、その後、ステップＣ２に移行してタイマ・データの更新がなされる。
【０１１５】
また、図１６に示すエンドポイント「０」受信割り込みルーチンでは、ステップＥ１でセットアップトランザクション処理がなされたかがチェックされる。エンドポイント（Ｅndpoint）とは、ＵＳＢ対応機器においてターゲット目標となった周辺機器に内蔵されたバッファメモリ（ＦＩＦＯメモリ）をいう。ＵＳＢ対応機器には複数のバッファメモリが備えられ、これらのバッファメモリには番号が付けられ、データ転送方式毎にターゲットポイントが割り当てられる。この割り当てられたターゲットポイントのバッファメモリにデータが転送される（書込まれる）。
【０１１６】
この処理では原稿読取部１１や、画像制御部１５、画像形成部１８が通信可能な状態に環境設定されたかが検出される。原稿読取部１１や、画像制御部１５、画像形成部１８がセットアップされた場合は、ステップＥ２に移行して画像制御部１５（ホスト）から送られてくるデータを原稿読取部１１や、画像形成部１８において、バッファメモリに設定する。各種アウトリクエストを受信するためである。ステップＥ１で原稿読取部１１や、画像制御部１５、画像形成部１８等がセットアップされていない場合は、メイン・ルーチンにリターンする。
【０１１７】
また、画像制御部１５では各種インリクエストを受信するべく、ステップＥ３に移行して、原稿読取部１１や、画像形成部１８等の各々のバッファメモリデバイスのディスクリプタをホストに送信する。更に、原稿読取部１１や、画像形成部１８等における、処理要求等のベンダリクエストを受けるべく、ステップＥ４でベンダが定める処理を受信する。このベンダが定める処理に関して原稿読取処理、画像処理及び画像形成処理が該当する。具体的には、原稿読取部１１から画像処理手段５へのカラー画像情報Ｒ、Ｇ、Ｂの受け渡しや、画像処理手段５から画像形成部１８へのカラー画像形成データＤＹ、Ｙ、ＬＭ、Ｍ、ＬＣ、Ｃ、ＬＢＫ、ＢＫの受け渡し処理である。
【０１１８】
なお、設定外のリクエストについてはデータが周辺機器でストール（ダウンロード）される。そして、メイン・ルーチンのステップＢ１にリターンする。
その後、ステップＢ１からステップＢ２へ移行する。ステップＢ２で画像制御部１５はエニュメレートフラグをチェックする。エニュメレートフラグは、ＵＳＢ対応の周辺機器に接続された画像制御部１５等のホスト側において一連の手続きを実施する必要が生じた場合に立ち上げられる。そして、ステップＢ３に移行して画像制御部１５ではエニュメレート終了か否かが判別される。エニュメレート終了の場合はステップＢ４に移行する。エニュメレート終了ではない場合はステップＢ１に戻る。
【０１１９】
このステップＢ４ではエニュメレートフラグをチェックする。ＵＳＢ対応の周辺機器と画像制御部１５との間における一連の手続きの実行するためである。そして、これら一連の手続きの実行する場合は、ステップＢ５に移行してエニュメレート完了表示をしたがチェックされる。エニュメレート完了表示をした場合はステップＢ７へ移行する。エニュメレート完了表示をしていない場合はステップＢ６に移行して緑色のＬＥＤを点灯して、エニュメレートフラグを更新する。その後、ステップＢ７でＲＡＭアドレス３０ｈをチェックする。
【０１２０】
このＲＡＭアドレス３０ｈはカスタム・リクエスト時にバッファメモリに記述される内容である。例えば、ＲＡＭアドレス３０ｈは表１に示す内容となる。表１において、ＲＡＭアドレス３０ｈの記録項目１〜１５に対応してＲＡＭ３０ｈデータが０１ｈ〜０Ｆｈが割り当てられ、ＲＡＭ３０ｈデータの０１ｈ〜０３ｈに関してその各々の機能を表１に示している。なお、ＲＡＭ３０ｈデータの０４ｈ〜０Ｆｈに関してはブランクである。
【０１２１】
【表１】
2004214800.tif 000003
【０１２２】
このＲＡＭアドレス３０ｈが０１ｈの場合は、ステップＢ８に移行してサブルーチン、例えば、サービスルーチン０１ｈを実行する。ステップＢ７でＲＡＭアドレス３０ｈが０１ｈではない場合は、ステップＢ９に移行してＲＡＭアドレス３０ｈが０Ｆｈであるかをチェックする。このＲＡＭアドレス３０ｈが０Ｆｈの場合は、ステップＢ１０に移行してサブルーチン、例えば、サービスルーチン０Ｆｈを実行する。上述したステップＢ９でＲＡＭアドレス３０ｈが００ｈ及び上記番号以外の場合はステップＢ１に戻って、ステップＢ１からの処理を繰り返すようになされる。
【０１２３】
このカスタム・リクエストにおいて、画像制御部（ホスト）１５から周辺機器となっている原稿読取部１１や画像形成部１８へユニット・シリアル番号の読出し提示要求データをこれらのバッファメモリにセットすれば、ＵＳＢ通信対話機能を利用してユニット・シリアル番号の照合処理することができる。
【０１２４】
続いて、カラーディジタル複写機１００の動作例について説明をする。図１７及び図１８はカラーディジタル複写機１００の動作例（その１、２）を示すフローチャートである。
【０１２５】
この実施形態では、任意の原稿を読み取って画像処理をした後にカラー画像を形成する場合を前提とし、原稿を読み取りカラー画像情報を出力する原稿読取部（系）１１に対して、画像処理手段（系）５に対応したシリアルＩＤ番号が予め割り当てられていると共に当該カラー画像形成データＤＹ、Ｙ、ＬＭ、Ｍ、ＬＣ、Ｃ、ＬＢＫ、ＢＫに基づいて画像を形成する画像形成部（系）１８に対してもシリアルＩＤ番号が割り当てられている場合を前提とする。
【０１２６】
これを動作条件にして、カラー画像形成時には、図１７に示すフローチャートのステップＦ１で画像制御部１５は電源ＯＮ情報を検出する。この電源ＯＮ情報は、例えば、ユーザが電源スイッチをオン操作することでＣＰＵ５３等により検出される。その後、ステップＦ２に移行して画像制御部１５は原稿読取部１１からユニット・シリアル番号情報を読み出すと共に、画像形成部１８からユニット・シリアル番号情報を読み出す。ユニット・シリアル番号情報は例えば、工場出荷時に原稿読取部１１のメモリ回路２６や、画像形成部１８のメモリ回路８４に予め記憶される。
【０１２７】
そして、ステップＦ３に移行して画像制御部１５では原稿読取部１１のシリアルＩＤ番号と画像形成系のシリアルＩＤ番号とを比較して当該シリアルＩＤ番号の真偽を判定する。例えば、原稿読取部１１のシリアルＩＤ番号と画像形成部１８のシリアルＩＤ番号とが画像処理手段５に対応したシリアルＩＤ番号と一致するかが検出される。
【０１２８】
ステップＦ４では画像制御部１５によってこのシリアルＩＤ番号が一致したかがチェックされる。シリアルＩＤ番号が一致した場合はステップＦ５に移行する。ステップＦ５では判定結果に基づいて原稿読取部１１ではメモリ回路２６からプログラムデバイスデータＰＤ＃１が読み出されて読取補正回路２４に設定される。画像形成部１８ではメモリ回路８４からプログラムデバイスデータＰＤ＃２が読み出されて印字バッファメモリ＆制御回路８１に設定される。
【０１２９】
この設定によって、ステップＦ６では原稿読取部１１では読取補正回路２４が構築される。画像形成部１８では印字バッファメモリ＆制御回路８１が構築される。この結果、原稿読取部１１と画像処理手段５と画像形成部１８とが電気的に接続され、カラー画像情報Ｒ、Ｇ、Ｂの受け渡しや、画像処理後のカラー画像形成データＤＹ、Ｙ、ＬＭ、Ｍ、ＬＣ、Ｃ、ＬＢＫ、ＢＫの受け渡しが可能となる。これにより、当該複写機１００は待機状態に移行する。
【０１３０】
そして、図１８に示すフローチャートに移行してそのステップＦ７でユーザからの処理要求を待機する。ユーザからの処理要求は操作部１４を通じて入力される。ここでユーザから操作部１４を通じて原稿読取及び画像形成要求が有った場合は、ステップＦ８に移行して原稿読取部１１で原稿を読み取り処理を実行する。
【０１３１】
その後、ステップＦ９に移行して画像処理手段５でカラー画像情報Ｒ，Ｇ，Ｂを画像処理する。そして、ステップＦ１０に移行して画像形成部１８で画像処理後のカラー画像形成データＤＹ、Ｙ、ＬＭ、Ｍ、ＬＣ、Ｃ、ＬＢＫ、ＢＫに基づいてカラー画像を形成するようになされる。その後、ステップＦ１１に移行する。ステップＦ１１ではカラー画像を全部形成したかがチェックされる。カラー画像を全部形成していない場合はステップＦ１０に戻って画像形成処理が繰り返される。
【０１３２】
また、上述のステップＦ４でシリアルＩＤ番号が一致しない場合及び、ステップＦ１０で画像形成処理が終了した場合は、ステップＦ１２へ移行して当該処理を終了するかを否かを判別する。例えば、電源ＯＦＦ情報を検出して処理を終了する。電源ＯＦＦ情報が検出されない場合は、ステップＦ２に戻って上述した処理が繰り返される。従って、ステップＦ４で原稿読取部１１のシリアルＩＤ番号に対する画像形成部１８のシリアルＩＤ番号が不良であると判断された場合に、ステップＦ１２→ステップＦ２→ステップＦ３→ステップＦ４を繰り返す無限ループに突入する。
【０１３３】
この結果、原稿読取部１１ではメモリ回路２６からプログラムデバイスデータＰＤ＃１が読み出されることなく、読取補正回路２４が構築されない。また、画像形成部１８でもメモリ回路８４からプログラムデバイスデータＰＤ＃２が読み出されることなく、印字バッファメモリ＆制御回路８１も構築されない。これにより、原稿読取部１１と画像処理手段５との間及び、画像処理手段５と画像形成部１８との間を各々通信動作無効状態に維持される。
【０１３４】
このように、本発明に係る実施形態としてのカラーディジタル複写機によれば、任意の原稿を読み取ってカラー画像を形成する場合に、画像制御部１５では原稿読取部１１のシリアルＩＤ番号と画像形成部１８のシリアルＩＤ番号とを入力して当該シリアルＩＤ番号の真偽を判定し、当該判定結果に基づいて原稿読取部１１と画像処理手段５及び当該画像処理手段５と画像形成部１８との接続可否を決定するようになされる。
【０１３５】
従って、原稿読取部１１のシリアルＩＤ番号に対する画像形成部１８のシリアルＩＤ番号が良好であると判断され、読取補正回路２４や印字バッファメモリ＆制御回路８１等の主要部が回路構築（プログラムアップ）されない限り、カラーディジタル複写機１００としての機能を剥奪（無効に）できるので、有価証券などの偽造を未然に防止できる。また、読取補正回路２４や印字バッファメモリ＆制御回路８１等の主要部をプログラムデバイスにより構成することで、デジタルカラー複写機１００の改造防止等に大きく寄与する。
【０１３６】
【発明の効果】
以上説明したように、本発明に係るカラー画像形成装置及び画像形成方法によれば、任意の原稿を読み取ってカラー画像を形成する場合に、原稿読取手段の固体識別情報と画像形成手段の固体識別情報とを入力して当該固体識別情報の真偽を判定し、当該判定結果に基づいて原稿読取手段と画像処理手段及び当該画像処理手段と画像形成手段との各々の接続可否を決定する制御手段を備えるものである。
【０１３７】
この構成によって、原稿読取手段の固体識別情報に対する画像形成手段の固体識別情報が不良であると判断された場合に、原稿読取手段と画像処理手段との間及び、画像処理手段と画像形成手段との間の各々を通信動作無効状態に維持することができる。従って、原稿読取手段の固体識別情報に対する画像形成手段の固体識別情報が良好であると判断され、画像補正手段や画像入力制御手段等の主要部が回路構築（プログラムアップ）されない限り、カラー画像形成装置としての機能を剥奪（無効に）できるので、有価証券などの偽造犯罪防止、かつ、デジタルカラー複写機の改造防止等に寄与するところが大きい。
【０１３８】
この発明はカラー原稿読取系及びカラー画像形成系を備えた改造防止機能付きカラーデジタル複写機に適用して極めて好適である。
【図面の簡単な説明】
【図１】本発明に係る実施形態としてのカラー画像形成装置を応用したカラーディジタル複写機１００の構成例を示すブロック図である。
【図２】原稿読取部１１及び画像制御部１５の内部構成例を示すブロック図である。
【図３】画像形成部１８の内部構成例を示すブロック図である。
【図４】読取補正回路２４の内部構成例を示すブロック図である。
【図５】本発明に係る読取補正回路２４の回路構築例（その１）を示す平面図である。
【図６】読取補正回路２４の回路構築例（その２）を示す平面図である。
【図７】読取補正回路２４の回路構築例（その３）を示すイメージ図である。
【図８】メモリ回路２６によるプログラムデバイスデータＰＤ＃１の格納例を示す表図である。
【図９】本発明に係る印字バッファメモリ＆制御回路８１の内部構築例を示すブロック図である。
【図１０】印字バッファメモリ＆制御回路８１の回路構築例（その１）を示す平面図である。
【図１１】印字バッファメモリ＆制御回路８１の回路構築例（その２）を示すイメージ図である。
【図１２】メモリ回路８４によるプログラムデバイスデータＰＤ＃２の格納例を示す表図である。
【図１３】カラーディジタル複写機１００のシステム立ち上げ時の動作例を示す梯子図である。
【図１４】Ａ及びＢはＵＳＢＩ／Ｆ２７、５４におけるユニット番号照合例を示すフローチャートである。
【図１５】そのメイン・ループ処理例を示すフローチャートである。
【図１６】エンドポイント「０」受信割り込み例を示すフローチャートである。
【図１７】カラーディジタル複写機１００の動作例（その１）を示すフローチャートである。
【図１８】カラーディジタル複写機１００の動作例（その２）を示すフローチャートである。
【符号の説明】
５  画像処理手段
１１  原稿読取部（原稿読取系）
１３  機械制御部
１４  操作部
１５  画像制御部（制御手段）
１６  プリンタコントローラ
１７  外部Ｉ／Ｆ
１８  画像形成部（画像形成手段）
２４  読取補正部
２５  読取制御部
２６，８４  メモリ回路（不揮発性の第１・第２記憶装置）
２７，５４  ＵＳＢＩ／Ｆ
５０  全体制御部
８１  印字バッファメモリ＆制御回路
８２  印字ヘッド駆動回路
８３  印字ヘッド
８５  プリンタ制御回路
１００  カラーディジタル複写機
【図１】
2004214800.tif 000004
【図２】
2004214800.tif 000005
【図３】
2004214800.tif 000006
【図４】
2004214800.tif 000007
【図５】
2004214800.tif 000008
【図６】
2004214800.tif 000009
【図７】
2004214800.tif 000010
【図８】
2004214800.tif 000011
【図９】
2004214800.tif 000012
【図１０】
2004214800.tif 000013
【図１１】
2004214800.tif 000014
【図１２】
2004214800.tif 000015
【図１３】
2004214800.tif 000016
【図１４】
2004214800.tif 000017
【図１５】
2004214800.tif 000018
【図１６】
2004214800.tif 000019
【図１７】
2004214800.tif 000020
【図１８】
2004214800.tif 000021