(57)【要約】【課題】簡単な構成で安定した分解能のパルスを発生する。【解決手段】パルス発生装置１は、遅延調整回路２２の遅延時間を切り換え、信号の反転周期を４ＴＰと５ＴＰに切り換えるパルス周回回路１と（ＴＰは実数）、カウント値Ｐ２を記憶し、パルス周回回路１から出力される信号の反転回数がＰ２に達すると、遅延調整回路２２の遅延時間を制御し、信号の反転周期を５ＴＰから４ＴＰに切り換える切換カウンタ３と、カウント値Ｐ１を記憶し、カウント値がＰ１に達すると、出力パルスを生成するパルス出力カウンタ４とを有し、カウント値Ｐ１とカウント値Ｐ２との設定を変更することにより分解能ＴＰで出力パルスを生成する。【選択図】　図４
2004129152.tif 000002
【特許請求の範囲】
【請求項１】
所定の周期で出力パルスを発生するパルス発生装置であって、
遅延時間を少なくとも２段階に切り換える遅延調整回路と、上記遅延調整回路からの出力を反転させる反転回路とがリング状に接続され、上記遅延調整回路の遅延時間を切り換え、上記反転回路から出力される反転信号の周期を少なくとも２段階に切り換えるパルス周回回路と、
上記反転信号が反転した回数をカウントするカウント手段と、
上記所定の周期に基づいて、上記反転信号の周期に対応するカウント値を算出するカウント値算出手段と、
上記反転信号の周期に対応するカウント値が全てカウントされると、出力パルスを生成するパルス発生手段と
を備えることを特徴とするパルス生成装置。
【請求項２】
上記カウント値算出手段は、
上記パルス周回回路から出力される反転信号の周期と、上記反転信号の周期に対応するカウント値との積の総和が上記所定の周期と同一になるようにカウント値を算出することを特徴とする請求項１記載のパルス生成装置。
【請求項３】
上記出力パルスの周期を入力する入力手段を備え、
上記パルス算出手段は、上記入力手段から入力される出力パルスの周期に基づいて、カウント値を算出し、出力パルスの周期を動的に変化させることを特徴とする請求項２記載のパルス生成装置。
【請求項４】
上記パルス周回回路は、ＴＰ×Ｎの第１の周期の反転信号とＴＰ×（Ｎ＋１）の第２の周期の反転信号（Ｎは任意の自然数、ＴＰは任意の実数）とを生成し、上記カウント値算出手段は、上記第１の周期に対するカウント値と上記第２の周期に対するカウント値との関係を変更し、上記パルス発生手段は、分解能ＴＰで出力パルスを生成することを特徴とする請求項１記載のパルス生成装置。
【請求項５】
２つの遅延時間で信号を遅延させる遅延調整回路と、上記遅延調整回路からの出力を反転させる反転回路とをリング状に接続し、ＴＰ×Ｎの第１の周期のパルス信号とＴＰ×（Ｎ＋１）の第２の周期との２つの周期で反転する反転信号を生成するパルス周回回路と、
上記パルス周回回路から発生された反転信号が反転する回数をカウントし、カウント値がＰ２となったタイミングで上記パルス周回回路から発生する反転信号の周期を第２の周期から第１の周期に切り換え、カウント値をリセットするタイミングで上記パルス周回回路から発生する反転信号の周期を第１の周期から第２の周期に切り換える第１のカウント手段と、
上記パルス周回回路から発生された反転信号が反転する回数をカウントし、カウント値Ｐ１となったタイミングで自己のカウント値及び上記第１のカウント値をリセットするとともに、出力パルスを発生する第２のカウント手段と、
出力パルスの発生周期ＴＯＵＴが入力され、当該ＴＯＵＴに基づき上記Ｐ２及び上記Ｐ１を設定する設定手段とを備え、
上記設定手段は、下式（２）を満たすＰ１およびＰ２を算出することを特徴とするパルス生成装置。
ＴＯＵＴ＝ＴＰ×（Ｐ１×Ｎ＋Ｐ２）・・・（２）
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、デジタルＰＬＬ回路で使用される数値制御発振器として用いられるパルス生成装置に関する。
【０００２】
【従来の技術】
デジタルＰＬＬ（Ｄｉｇｉｔａｌ　Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）は、デジタル論理回路によって構成されたＰＬＬである。デジタルＰＬＬは、出力信号と基準信号との２つの信号の位相差を算出し、算出した位相差に応じて生成された制御信号に基づいて出力信号の周波数および位相を基準信号に一致させる回路である。パルス生成装置は、この制御信号を入力し、制御信号に対応する周波数のパルスを出力信号として生成する。
【０００３】
従来のパルス生成回路は、発振器から出力された固定周波数の信号を分周することにより、様々な周波数のパルスを出力している（例えば、特許文献１参照。）。
【０００４】
また、パルス生成装置には、パルス周回回路に複数のスイッチを設け、パルス周回回路の段数を切り換えることにより、様々な周波数のパルスを出力しているものもある（例えば、特許文献２参照。）。
【０００５】
【特許文献１】
特開２００２−３３６６０号公報　（第４−６頁、図１ａ）
【特許文献２】
特許第３１２７５１７号公報
【０００６】
【発明が解決しようとする課題】
特許文献１に記載のパルス生成装置は、固定周波数を基準としている。そのため、このパルス生成装置には、分解能が基準の周波数の値に制限されてしまう、低周波数のパルスしか出力することができない、出力周波数の範囲を広くかつ出力周波数の分解能を細かく取る際、大きなチップ面積を占有してしまうなどの問題がある。
【０００７】
また、特許文献２に記載のパルス生成装置は、複数のスイッチを用いて分解能を調整するため、制御が複雑になるという問題がある。
【０００８】
本発明は、上記課題に鑑みてなされたものであって、簡単な構成で安定した分解能のパルスを発生するパルス生成装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上述した課題を解決するために、本発明におけるパルス発生装置は、任意の周期で出力パルスを発生するパルス発生装置であって、遅延時間を少なくとも２段階に切り換える遅延調整回路と、遅延調整回路からの出力を反転させる反転回路とがリング状に接続され、遅延調整回路の遅延時間を切り換え、反転回路から出力される反転信号の周期を少なくとも２段階に切り換えるパルス周回回路と、反転信号が反転した回数をカウントするカウント手段と、出力パルスの周期に基づいて、反転信号の周期に対応するカウント値を算出するカウント値算出手段と、反転信号の周期に対応するカウント値が全てカウントされると、出力パルスを生成するパルス発生手段とを備えることを特徴とする。
【００１０】
【発明の実施の形態】
本発明を適用したパルス発生装置は、出力する反転信号の周期を少なくとも２段階に切り換えるパルス周回回路を備え、反転信号の周期に対するカウント値を設定し、反転信号が設定した回数だけ出力された時点で出力パルスを生成する。このとき、反転信号の周期に対するカウント値は、出力パルスの周期をもとに算出されている。
【００１１】
例えば、パルス周回回路から出力される反転信号の周期がＴ１およびＴ２であるとき、周期Ｔ１の反転信号がＲ１回、周期Ｔ２の反転信号がＲ２回出力されるまでに、Ｔ１×Ｒ１＋Ｔ２×Ｒ２の時間が経過する。周期Ｔ１の反転信号がＲ１回、周期Ｔ２の反転信号がＲ２回反転するごとに出力パルスを生成すると、出力パルスの周期はＴ１×Ｒ１＋Ｔ２×Ｒ２、すなわち、反転信号の周期と反転回数との積の総和となる。
【００１２】
出力パルスの周期は、反転信号の反転回数Ｒ１、Ｒ２の関数であるため、反転回数Ｒ１、Ｒ２の設定を変更することにより、出力パルスの出力周期を変更することができる。
【００１３】
このように、本発明を適用したパルス発生装置は、反転信号の周期と反転信号の反転回数との積の総和が出力パルスの周期となるように反転回数を設定し、出力パルスの周期を変更することを特徴としている。
【００１４】
以下、図面を参照してパルス発生装置１の具体的な構成について説明する。図１は、パルス発生装置１の構成を示している。パルス発生装置１は、２つの周波数の信号を出力するパルス周回回路２と、パルス周回回路２の周波数を切り換える切換カウンタ３と、パルス周回回路２の出力周期をカウントし出力パルスを生成するパルス出力カウンタ４と、切換カウンタ３およびパルス出力カウンタ４のカウント値を算出するカウント値算出部５とを備える。
【００１５】
パルス周回回路２は、２つの周期で反転する信号ＰＬＳを生成する。図１に示すように、パルス周回回路２は、反転回路２１と遅延調整回路２２とを備える。反転回路２１と遅延調整回路２２とは、リング状に連結されており、パルス周回回路２内を信号が周回している。
【００１６】
遅延調整回路２２は、パルス周回回路２を周回する信号の遅延時間を切り換え、パルス周回回路２の出力信号の周期を調整する。遅延調整回路２２は、図２に示すように、複数のバッファ回路２４が連結された後、２つに分岐している。一方の経路には更に複数のバッファ回路２４が連結して接続されており、他方の経路にはなにも接続されていない。遅延調整回路２２の遅延時間は、バッファ回路２４の個数が多いほど長くなる。バッファ回路２４の多い経路の遅延時間をＴＤＥＬ２、反転回路２４を接続していない経路の遅延時間をＴＤＥＬ１とすると、この遅延調整回路２２は、ＴＤＥＬ１とＴＤＥＬ２との遅延時間の差ＴＤＥＬ２−ＴＤＥＬ１がパルス発生装置１の分解能ＴＰと同じになるように設定されている。また、遅延調整回路２２は、遅延時間の切り換えを行うセレクタ２３を備えている。セレクタ２３は、切換カウンタ３からの遅延切換信号ＤＴＳを入力し、ＤＴＳの出力が“Ｈｉｇｈ”のとき、遅延時間をＴＤＥＬ１に切り換え、ＤＴＳの出力が“Ｌｏｗ”のとき、遅延時間をＴＤＥＬ２に切り換える。
【００１７】
反転回路２１は、遅延調整回路２２によって遅延された信号を入力し、この信号を反転させて、周期的に反転する信号を生成する。
【００１８】
切換カウンタ３は、パルス周回回路２から出力されるパルス信号ＰＬＳを入力し、遅延調整回路２２に遅延切り換え信号ＤＴＳを出力する。切換カウンタ３は、始めに出力信号ＤＴＳとして“Ｌｏｗ”の信号を出力する。そして、切換カウンタ３は、パルス周回回路の出力信号ＰＬＳの立ち上がりと立ち下がりの回数をカウントし、この回数が予め設定されたカウント値Ｐ２に達すると遅延切り換え信号ＤＴＳの出力を“Ｈｉｇｈ”に切り換える。
【００１９】
パルス出力カウンタ４は、パルス発生装置１の出力パルスを生成する。パルス出力カウンタ４は、パルス周回回路２から出力されるパルス信号ＰＬＳを入力する。パルス出力カウンタ４は、信号ＰＬＳの立ち上がりと立ち下がりの回数をカウントし、この回数が予め設定されたカウント値Ｐ１に達すると、出力パルスを生成して外部に出力する。また、このとき、パルス出力カウンタ４は、切換カウンタ３のカウント値とパルス出力カウンタ４自身のカウント値をクリアするロード信号を生成し、カウント値Ｐ１、Ｐ２を初期化させる。
【００２０】
カウント値算出部５は、図３に示すようなカウント値データを記憶している。例えば、パルス発生装置をＰＬＬに適用した場合、カウント値算出部５は、出力パルスの発振周期を入力し、入力した発振周期に基づいてカウント値Ｐ１およびカウント値Ｐ２を算出する。カウント値データは、図３に示すように、目標周期とカウント値が関連付けて記録され、目標周期に基づいてカウント値が検索できるようになっている。
【００２１】
上述した、遅延調整回路２２と反転回路２１との遅延時間は以下のような関係を持っている。パルス周回回路２の遅延時間は、反転回路２１と遅延調整回路２２の遅延時間を加算したものになる。ここで、反転回路２１の遅延時間をＴＩＮＶとおくと、パルス周回回路２の遅延時間は、ＴＩＮＶ＋ＴＤＥＬ１とＴＩＮＶ＋ＴＤＥＬ２とになる。
【００２２】
パルス周回回路２の遅延時間は、分解能ＴＰのＮ倍および分解能ＴＰのＮ＋１倍とに設定されている。以下、パルス周回回路２における遅延時間と分解能との関係を示す。
ＴＩＮＶ＋ＴＤＥＬ１＝ＴＰ×Ｎ　　　　　　・・・（１）
ＴＩＮＶ＋ＴＤＥＬ２＝ＴＰ×（Ｎ＋１）　　・・・（２）
上述したように、本発明を適用したパルス発生装置１は、周期ＴＰ×（Ｎ＋１）の信号がＰ２回反転すると、出力信号の周期をＴＰ×ＮＰに切り換え、パルス周回回路の出力が全体でＰ１回反転するとパルスを発生する。そのため、１回のパルスを出力するために、周期ＴＰ×（Ｎ＋１）の信号がＰ２回と、周期ＴＰ×Ｎの信号がＰ１−Ｐ２回出力されることになり、出力パルスの周期ＴＯＵＴは式（３）で表せる。
ＴＯＵＴ＝Ｐ２×｛ＴＰ×（Ｎ＋１）｝＋（Ｐ１−Ｐ２）×（ＴＰ×Ｎ）・・・（３）
この式（３）を変形すると、出力パルスの周波数ＴＯＵＴは式（４）のようになる。
2004129152.tif 000003
式（４）に示すように、出力パルスの周期ＴＯＵＴは、切換カウンタ３のカウント値Ｐ２、パルス出力カウンタ４のカウント値Ｐ１に応じて変更させることができる。
【００２３】
図４を参照して、パルス発生装置１のパルス出力動作を具体的に説明する。図４は、パルス周回回路２から出力される信号ＰＬＳ、遅延切換信号ＤＴＳ、出力パルスＯＵＴの時間ごとの変化を示した図である。図４において、破線で示した縦線は、パルス発生装置１の分解能ＴＰを示している。
【００２４】
この例において、パルス出力カウンタ４のカウント値Ｐ１は“５”、切換カウンタ３のカウント値Ｐ２は“２”に設定されている。また、パルス周回回路２からの出力信号ＰＴＳの周期は４ＴＰと５ＴＰに切り換えられるようになっている。
【００２５】
パルス発生装置１が動作を開始すると、パルス周回回路２は５ＴＰの周期で反転する信号ＰＬＳを切換カウンタ３およびパルス出力カウンタ４に出力する。切換カウンタ３およびパルス出力カウンタ４は、信号ＰＬＳの立ち上がりおよび立ち下がりの回数をカウントする。切換カウンタ３は、カウントした回数が２回になると、遅延切換信号ＤＴＳの出力を“Ｈｉｇｈ”にする。このとき、パルス周回回路２は、５ＴＰの周期で反転する信号を２回出力しているため、１０ＴＰの時間が経過している。
【００２６】
パルス周回回路２は、遅延切換信号ＤＴＳが“Ｈｉｇｈ”になると、４ＴＰの周期で反転する信号ＰＬＳを出力する。パルス出力カウンタ４は、信号ＰＬＳの立ち上がりと立ち下がりの回数をカウントし、この回数が５になると出力パルスＯＵＴを生成する。出力パルスＯＵＴを出力するまでに信号ＰＬＳが反転した回数は５回であり、このうち、５ＴＰの周期で反転した回数が２回である。そのため、４ＴＰの周期で反転した回数は、３（＝５−２）回となる。
【００２７】
以上のように、パルス発生装置１は、５ＴＰの周期の信号が２回と４ＴＰの周期の信号が３回出力したときに、出力パルスＯＵＴを生成する。そのため、パルス発生装置１が生成する出力パルスの周期は、５ＴＰ×２＋４ＴＰ×３（＝２２ＴＰ）となる。この式は上述の式（３）に対応している。
【００２８】
以下、上述のパルス発生装置１において、切換カウンタ３のカウント値Ｐ２およびパルス出力カウンタ４のカウント値Ｐ１を変更し、さまざまな周期のパルスを出力する例を説明する。
【００２９】
例えば、切換カウンタ３のカウント値Ｐ２を“３”、パルス出力カウンタ４のカウント値Ｐ１を“５”とする。また、上述のパルス発生装置１は、パルス周回回路２の遅延時間が４ＴＰと５ＴＰに切り換わるので、Ｎ＝４である。これらの値を式（４）に代入すると、パルス発生装置１の出力パルスＯＵＴの周期ＴＯＵＴは、ＴＰ×（５×４＋３）、すなわち、２３ＴＰとなる。
【００３０】
切換カウンタ３のカウント値Ｐ２を“１”、パルス出力カウンタ４のカウント値Ｐ１を“４”とすると、出力パルスＯＵＴの周期ＴＯＵＴは、ＴＰ×（５×４＋１）。すなわち、２１ＴＰとなる。
【００３１】
以上のように、本発明におけるパルス発生装置１は、出力する信号の周期を２段階に切り換えることができるパルス周回回路２と、パルス周回回路２の出力周期を制御し、出力された信号の周期をカウントする切換カウンタ３およびパルス出力カウンタ４とを組み合わせることにより、パルス周回回路２の段数が少なくても、低周波数から高周波数まで安定した分解能を持つパルスの生成を可能にしている。
【００３２】
また、パルス発生装置１は、パルス周回回路２の段数が少ないため、パルス周回回路２を小さい面積で造ることができる。さらに、パルス発生装置１は、切換カウンタ３およびパルス出力カウンタ４のカウント値を変更するだけで、出力パルスの周期を変更することができ、制御が簡単である。
【００３３】
また、近年、ＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）のニーズとして移動通信で必要となる低電圧動作や高速ロックの動作の要求が増えている。これらの要求に対してはアナログＰＬＬよりデジタルＰＬＬの方が得意としている。本発明におけるパルス発生装置１は、デジタルＰＬＬに組み込むことにより、デジタルＰＬＬの性能を向上させることができる。
【００３４】
【発明の効果】
上述したように、本発明におけるパルス発生装置は、任意の周期で出力パルスを発生するパルス発生装置であって、遅延時間を少なくとも２段階に切り換える遅延調整回路と、遅延調整回路からの出力を反転させる反転回路とがリング状に接続され、遅延調整回路の遅延時間を切り換え、反転回路から出力される反転信号の周期を少なくとも２段階に切り換えるパルス周回回路と、反転信号が反転した回数をカウントするカウント手段と、出力パルスの周期に基づいて、反転信号の周期に対応するカウント値を算出するカウント値算出手段と、反転信号の周期に対応するカウント値が全てカウントされると、出力パルスを生成するパルス発生手段とを備えることによって、出力パルスの周期を変更するため、簡単な構成で安定した分解能のパルスを発生することができる。
【図面の簡単な説明】
【図１】パルス発生装置の回路構成を示す図である。
【図２】遅延調整回路の回路構成を示す図である。
【図３】カウント値データの構成を示す図である。
【図４】出力パルス生成のために発生させるパルスの関係を示す図である。
【符号の説明】
１　パルス発生装置、２　パルス周回回路、３　切換カウンタ、４　パルス出力カウンタ、５　カウント値算出部、２１　反転回路、２２　遅延調整回路、２３セレクタ、２４　バッファ回路
【図１】
2004129152.tif 000004
【図２】
2004129152.tif 000005
【図３】
2004129152.tif 000006
【図４】
2004129152.tif 000007