(57)【要約】【課題】連続でＤＭＡ転送する場合、次のＤＭＡ転送パラメータをＦＩＦＯに設定するタイミングを知ることができるようにする。【解決手段】データを記憶するＲＡＭ４と、ＲＡＭ４にアクセスしてＤＭＡ転送を行わせるＤＭＡコントローラ５と、ＤＭＡコントローラ５ａに内蔵され、ＤＭＡ転送に必要な先頭アドレスとデータ長を含むパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなるレジスタ群（ＦＩＦＯ）５ａと、レジスタ群５ａにアクセスしてＤＭＡに必要なパラメータを保存し、ＤＭＡの起動を決定するＣＰＵ１とを備えたＤＭＡ制御装置において、ＤＭＡコントローラ５は前記ＦＩＦＯ形式のレジスタ群内のパラメータ群５ａがある一定の量より少なくなった時にＣＰＵ１に対し割り込みを発生させる。【選択図】        図１
2004246828.tif 000002
【特許請求の範囲】
【請求項１】
データを記憶するメインメモリと、
前記メインメモリにアクセスしてＤＭＡ転送を行わせるＤＭＡコントローラと、
前記ＤＭＡコントローラに内蔵され、ＤＭＡ転送に必要な先頭アドレスとデータ長を含むパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなるレジスタ群と、
前記レジスタ群にアクセスしてＤＭＡに必要なパラメータを保存し、ＤＭＡの起動を決定するＣＰＵと、
を備えたＤＭＡ制御装置において、
前記ＤＭＡコントローラは前記ＦＩＦＯ形式のレジスタ群内のパラメータ群がある一定の量より少なくなった時に前記ＣＰＵに対し割り込みを発生させることを特徴とするＤＭＡ制御装置。
【請求項２】
データを記憶するメインメモリと、
前記メインメモリにアクセスしてＤＭＡ転送を行わせるＤＭＡコントローラと、
前記ＤＭＡコントローラに内蔵され、ＤＭＡ転送に必要な先頭アドレスとデータ長を含むパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなるレジスタ群と、
前記レジスタ群にアクセスしてＤＭＡに必要なパラメータを保存し、ＤＭＡの起動を決定するＣＰＵと、
を備えたＤＭＡ制御装置において、
前記ＤＭＡコントローラは、前記ＦＩＦＯ形式のレジスタ群内のパラメータ群がある一定の量より多くなった時に前記ＣＰＵに対し割り込みを発生させることを特徴とするＤＭＡ制御装置。
【請求項３】
前記ＣＰＵに対し割り込みを発生させるＦＩＦＯ内のパラメータ個数を設定する設定手段を備えていることを特徴とする請求項１または２記載のＤＭＡ制御装置。
【請求項４】
前記設定手段は、レジスタ設定によりパラメータ個数を設定することを特徴とする請求項３記載のＤＭＡ制御装置。
【請求項５】
請求項１ないし４のいずれか１項に記載のＤＭＡ制御装置と、
入力された画像データに基づいて記録媒体に可視画像を形成する画像出力手段と、
を備えていることを特徴とする画像形成装置。
【請求項６】
入力される画像データが、画像読み取り装置によって読み取られたデータ、パーソナルコンピュータから送られて来るデータ、及びファクシミリから公衆回線を介して送られてくるデータのいずれかであることを特徴とする請求項５記載の画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は画像転送に使用されるＤＭＡ制御装置、及び画像情報のデジタル処理を行うデジタル複写機、スキャナ、プリンタ、ＦＡＸ等の画像処理部においてＤＭＡ制御装置を使用した画像形成装置に関する。
【０００２】
【従来の技術】
従来からＤＭＡ転送を複数回行う際は、１回の転送が終わるごとに割り込みやフラグによってＣＰＵに知らせ、次のＤＭＡを起動したり、１回の転送が終わるごとにＤＭＡコントローラ内にフラグを立てて、ＣＰＵに知らせ、ＣＰＵからのＤＭＡ起動を待つという方法が取られていた。
【０００３】
ところが近年、より高速なデータ転送が要求されるようになり、１回のＤＭＡ転送とＤＭＡ転送の間の時間を節約する必要性が生じてきている。
【０００４】
そこで、例えば特開平３−２５６１５３号公報には、複数回分のＤＭＡ転送に関するパラメータを転送順にＦＩＦＯに蓄積し、１つのＤＭＡ転送が終わるごとに割り込みを待つことなく、複数のＤＭＡ転送を順次行うことができるようにした発明が開示されている。この発明では、また、転送データが用意でき次第、ＦＩＦＯにＤＭＡ転送に関するパラメータを蓄積していくことによってＤＭＡ転送の終了を待つことなく複数回ののＤＭＡ転送を連続して行うことも可能になっている。
【０００５】
また、他の例として特開平１１−１３４２８６号公報に開示された発明も公知である。この発明では、複数回（仮にＮ回とする）のＤＭＡ転送時には、Ｎ回分のＤＭＡ転送に必要な先頭アドレスとデータ長の情報を、Ｎ個のレジスタに設定しておき、１回のＤＭＡ起動動作でＮ回のＤＭＡ転送を実現することにより、ＣＰＵの負担を軽減し、より早いＤＭＡ転送を実現するようにしている。
【０００６】
この例では、ＤＭＡ転送終了をＣＰＵに通知する方法として、ＤＭＡＣ内にフラグを立てることで行っている。
【０００７】
【特許文献１】
特開平３−２５６１５３号公報
【０００８】
【特許文献２】
特開平１１−１３４２８６号公報
【０００９】
【発明が解決しようとする課題】
従来、ＦＩＦＯにＤＭＡ転送に関するパラメータを複数回分設定しておいて、連続してＤＭＡ転送を行う場合、各ＤＭＡ転送が終了したタイミングか、ＦＩＦＯに蓄積されたパラメータの個数分のすべてのＤＭＡ転送が終了したタイミングしかＣＰＵは知ることができなかった。そのため、連続でＤＭＡ転送する場合、次のＤＭＡ転送パラメータをＦＩＦＯに設定するタイミングを知ることができず、連続でＤＭＡ転送する場合、次のＤＭＡ転送パラメータをＦＩＦＯに設定できる最大個数を知ることもできなかった。
【００１０】
そこで、本発明の第１の目的は、連続でＤＭＡ転送する場合、次のＤＭＡ転送パラメータをＦＩＦＯに設定するタイミングを知ることができるＤＭＡ制御装置及びそのＤＭＡ制御装置を使用した画像形成装置を提供することにある。
【００１１】
第２の目的は、連続でＤＭＡ転送する場合、次のＤＭＡ転送パラメータをＦＩＦＯに設定できる最大個数を知ることができるＤＭＡ制御装置及びそのＤＭＡ制御装置を使用した画像形成装置を提供することにある。
【００１２】
また、前述の従来例では、ＣＰＵに対し割り込みを発生するＦＩＦＯ内のパラメータの個数が固定されている場合、そのシステムに最適な割り込みパラメータ個数を設定することはできなかった。そのため、ＤＭＡ制御装置をＡＳＩＣで構成した場合、そのＡＳＩＣ製造後に、当該ＡＳＩＣを使用するシステムに最適な割り込みパラメータ個数に変更することができなかった。
【００１３】
そこで、本発明の第３の目的は、ＤＭＡ制御装置をＡＳＩＣで構成した場合、当該ＡＳＩＣを使用するシステムに最適な割り込みパラメータ個数に変更することができるＤＭＡ制御装置及びそのＤＭＡ制御装置を使用した画像形成装置を提供することにある。
【００１４】
【課題を解決するための手段】
前記目的を達成するため、第１の手段は、データを記憶するメインメモリと、前記メインメモリにアクセスしてＤＭＡ転送を行わせるＤＭＡコントローラと、前記ＤＭＡ制御手段に内蔵され、ＤＭＡ転送に必要な先頭アドレスとデータ長を含むパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなるレジスタ群と、前記レジスタ群にアクセスしてＤＭＡに必要なパラメータを保存し、ＤＭＡの起動を決定するＣＰＵとを備えたＤＭＡ制御装置において、前記ＤＭＡコントローラは前記ＦＩＦＯ形式のレジスタ群内のパラメータ群がある一定の量より少なくなった時に前記ＣＰＵに対し割り込みを発生させることを特徴とする。
【００１５】
第２の手段は、第１の手段と同様の前提のＤＭＡ制御装置において、前記ＤＭＡコントローラは、前記ＦＩＦＯ形式のレジスタ群内のパラメータ群がある一定の量より多くなった時に前記ＣＰＵに対し割り込みを発生させることを特徴とする。
【００１６】
第３の手段は、第１または第２の手段において、前記ＣＰＵに対し割り込みを発生させるＦＩＦＯ内のパラメータ個数を設定する設定手段を備えていることを特徴とする。
【００１７】
第４の手段は、第３の手段において、前記設定手段はレジスタ設定によりパラメータ個数を設定することを特徴とする。
【００１８】
第５の手段は、第１ないし第４の手段に係るＤＭＡ制御装置と、入力された画像データに基づいて記録媒体に可視画像を形成する画像出力手段とを備えていることを特徴とする。
【００１９】
第６の手段は、第５の手段において、入力される画像データが、画像読み取り装置によって読み取られたデータ、パーソナルコンピュータから送られて来るデータ、及びファクシミリから公衆回線を介して送られてくるデータのいずれかであることを特徴とする。
【００２０】
第１の手段によれば、ＦＩＦＯに蓄積されたパラメータの個数がある一定の個数より少なくなる毎にＣＰＵに対する割り込みが入るため、連続でＤＭＡ転送する場合、次のＤＭＡ転送パラメータをＦＩＦＯに設定するタイミングを知ることができる。
【００２１】
第２の手段によれば、ＦＩＦＯに蓄積されたパラメータの個数がある一定の個数より多くなる毎にＣＰＵに対する割り込みが入るため、連続でＤＭＡ転送する場合、次のＤＭＡ転送パラメータをＦＩＦＯに設定できる最大個数を知ることができる。
【００２２】
第３の手段によれば、設定手段により、ＣＰＵに対し割り込みを発生させるＦＩＦＯ内のパラメータ個数を設定することができるので、ＤＭＡ制御装置を構成するＡＳＩＣ製造後に、そのシステムに最適なパラメータ個数に変更することが可能となる。
【００２３】
第４の手段によれば、パラメータ個数の設定をレジスタの設定により容易に行える。
【００２４】
第５の手段によれば、画像処理するデータ、画像処理されたデータ、画像形成するデータ等を貯蔵する画像形成装置のメインメモリのデータ転送に第１ないし第４の手段に係るＤＭＡ制御装置を使用することにより、第１ないし第４の手段の効果を奏する画像形成装置を提供することができる。
【００２５】
第６の手段によれば、複写機だけでなく、プリンタやファクシミリあるいはこれらを複合したいわゆるＭＦＰ（Ｍｕｌｔｉ  Ｆｕｎｔｉｏｎ  Ｐｅｒｉｐｈｅｒａｌ）と称されるデジタル複合機においても第１ないし第４の手段に係るＤＭＡ制御装置が適用できる。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００２７】
＜第１の実施形態＞
図１は本発明の第１の実施形態に係るＤＭＡシステムのシステム構成を示すブロック図である。図１において、ＤＭＡシステムは、ＣＰＵ１、ＲＯＭ２、メモリコントローラ３、ＤＭＡコントローラ５から主に構成され、これらはバス７を介して接続されている。また、メモリコントローラ３にはＲＡＭ４が接続され、メモリコントローラ３はこのＲＡＭ４の書き込み読み出しを制御する。ＤＭＡコントローラ５はパラメータ設定用ＦＩＦＯ（ＦＩＦＯ形式のレジスタ群−以下、同様）５ａを含み、スキャナ、操作部、画像出力部などの外部装置がＩ／Ｏデバイス６として接続されている。
【００２８】
図２は図１のＤＭＡシステムの転送動作の制御手順を示すフローチャートである。
【００２９】
この実施形態では、ＤＭＡコントローラ５内の前記ＦＩＦＯ形式のレジスタ群内のパラメータ群がある一定の量より少なくなった時に、前記ＤＭＡコントローラ５が前記ＣＰＵ１に対し割り込みを発生させるように構成した例である。
【００３０】
この第１の実施形態に係るＤＭＡシステムの転送動作では、ＤＭＡパラメータを蓄積するＦＩＦＯ５ａにためられるパラメータの総量をＮ個とし、ＦＩＦＯ５ａ内のパラメータがＭ個を下回ると割り込みが発生するものとする。この条件下で、まず、Ｘ（Ｎ≧Ｘ）個のＤＭＡパラメータをＦＩＦＯ５ａに設定する（ステップＳ１０１）。
【００３１】
ＤＭＡパラメータは、図３に示すようにそれぞれのデータバッファ１０−３，１１−３，１２−３が先頭アドレス１０−１，１１−１，１２−１とデータ長１０−２，１１−２，１２−２等によって指定されている。なお、先頭アドレス１０−１，１１−１，１２−１とデータ長１０−２，１１−２，１２−２等はそれぞれ第１ないし第３ブロックのレジスタ群を構成している。
【００３２】
ＤＭＡコントローラ５のＦＩＦＯ５ａにパラメータを設定後、ＣＰＵ１からＤＭＡ転送開始命令を受けると、ＤＭＡコントローラ５は（Ｘ−Ｍ）個のブロックのデータをＩ／Ｏデバイス６にＤＭＡ転送する（ステップＳ１０２）。（Ｘ−Ｍ）個のブロックを転送すると（ステップＳ１０３）、ＦＩＦＯ５ａ内の残りのパラメータ数がＭ個となるのでＤＭＡコントローラ５はＣＰＵ１に対し割り込みを発生させる（ステップＳ１０４）。ここで、まだＤＭＡ転送したいデータが残っているとすると（ステップＳ１０５−ＹＥＳ）、ＣＰＵ１は総量としてＮを超えない残りのＤＭＡ転送したいデータのパラメータをＦＩＦＯ５ａに書き込む（ステップＳ１０６）。ＤＭＡ転送したいデータがなくなるまでこれを繰り返し（ステップＳ１０６→Ｓ１０３→Ｓ１０４→Ｓ１０５）、ＦＩＦＯ５ａ内のすべてのパラメータ分のデータが転送終了すると（ステップＳ１０５−ＮＯ）、Ｍ個のブロックをＤＭＡ転送して（ステップＳ１０７）完了割り込みを発生し（ステップＳ１０８）、ＤＭＡ転送を終了する。
【００３３】
＜第２の実施形態＞
この実施形態は、第１の実施形態に係るＤＭＡシステムとシステム構成は同一であるので、第１の実施形態と同等な各部には同一の参照符号を付し、第１の実施形態と異なる点についてのみ説明し、重複する説明は省略する。
【００３４】
この第２の実施形態は、第１の実施形態が、ＦＩＦＯ形式のレジスタ群５ａ内のパラメータ群がある一定の量より少なくなった時にＤＭＡコントローラ５がＣＰＵ１に対し割り込みを発生するように構成したのに対し、ＦＩＦＯ形式のレジスタ群５ａ内のパラメータ群がある一定の量より多くなった時にＤＭＡコントローラ５がＣＰＵ１に対し割り込みを発生するように構成した例である。このときの処理を図４に示す。なお、ハード構成及びＤＭＡパラメータの指定方法は図１及び図２に示した第１の実施形態と同様である。
【００３５】
この実施形態では、ＤＭＡパラメータを蓄積するＦＩＦＯ５ａにためられるパラメータの総量をＮ個とし、ＦＩＦＯ５ａ内のパラメータがＭ個を上回ると割り込みが発生するものとする。まず、Ｘ（Ｎ≧Ｘ）個のＤＭＡパラメータをＦＩＦＯ５ａに設定する（ステップＳ２０１）。ＤＭＡパラメータは、前述の図３に示したようにそれぞれのデータバッファが先頭アドレスとデータ長等によって指定されている。ＦＩＦＯ５ａにパラメータを設定後、ＣＰＵ１からＤＭＡ転送開始命令が送られ（ステップＳ２０２）、ＤＭＡコントローラ５がＤＭＡ転送開始命令を受けると、ＤＭＡコントローラ５はＤＭＡの転送を開始する（ステップＳ２０３）。
【００３６】
まだ、ＤＭＡ転送したいデータが残っている場合（ステップＳ２０４−ＹＥＳ）、（Ｘ−Ｍ）個以上のブロックをＤＭＡ転送後再び２個以上（複数）のＤＭＡパラメータをＦＩＦＯ５ａに設定する（ステップＳ２０５）。ＦＩＦＯ５ａ内のパラメータがＭ個を上回ると割り込みを発生し（ステップＳ２０６）、残り（Ｎ−Ｍ）個しかＦＩＦＯ５ａに入らないことをＣＰＵ１に知らせる。ＣＰＵ１は（Ｎ−Ｍ）以下のＹ個のパラメータをＦＩＦＯ５ａに設定し（ステップＳ２０７）、再び（Ｘ−Ｍ）個以上のブロックがＤＭＡ転送されるのを待つ（ステップＳ２０３）。ここで、Ｘ−Ｍ個以上のブロックがＤＭＡ転送されたかどうかを判断するには、前記第１の実施形態におけるステップＳ１０４のように残りのパラメータの数をチェックする。そして、ＤＭＡ転送したいデータがなくなるまでこれを繰り返し（ステップＳ２０４→Ｓ２０５→Ｓ２０６→Ｓ２０７→Ｓ２０３→Ｓ２０４）、ＦＩＦＯ５ａ内のすべてのパラメータ分のデータが転送終了すると（ステップＳ２０８）、完了割り込みを発生し（ステップＳ２０９）、ＤＭＡ転送を終了する。
【００３７】
この第１及び第２の実施形態に係るようなＤＭＡシステムは、例えば図５に示すような画像形成装置に使用される。図５において、画像形成装置は、スキャナ１０１、Ａ／Ｄ変換部１０２、画像処理部１０３、画像格納部１０４、画像出力部１０５及び主制御部１０６から基本的に構成されている。このような構成では、まず、スキャナ１０１で画像データを読み取り、Ａ／Ｄ変換器１０２でデジタル信号に変換し、画像処理部１０３でγ変換、画質補正などの画像処理を行う。そして、一度、画像データを画像格納部１０４に書き込み、画像出力部１０５へ画像データを読み出して紙上に画素単位で印字を行い、画像出力が行われる。
【００３８】
前記第１及び第２の実施形態に係るＤＭＡシステムは、画像格納部１０４に対応する。また、図５では、スキャナ１０１によって画像を読み取る例を示しているが、パーソナルコンピュータから入力されたプリントデータやファクシミリから送られてきた画像データを格納して画像出力する場合も同様である。
【００３９】
【発明の効果】
以上のように本発明によれば、割り込みがＦＩＦＯ内のパラメータの個数がある一定の個数を下回った時に発生するので、新たなパラメータを設定するタイミングを知ることができる。
【００４０】
また、本発明によれば、割り込みがＦＩＦＯ内のパラメータの個数がある一定の個数を上回った時に発生するので、新たなパラメータを設定できる最大数を知ることができる。
【００４１】
さらに、本発明によれば、割り込みの発生するタイミングをＦＩＦＯ内のパラメータの個数設定レジスタによって変えられるので、そのシステム最適のタイミングに設定し直することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＤＭＡシステムのシステム構成を示すブロック図である。
【図２】第１の実施形態におけるＤＭＡシステムの転送動作の制御手順を示すフローチャートである。
【図３】第１の実施形態におけるＤＭＡコントローラのＤＭＡパラメータの構成を示す説明図である。
【図４】第２の実施形態におけるＤＭＡシステムの転送動作の制御手順を示すフローチャートである。
【図５】本発明が適用される画像形成装置の概略構成を示すブロック図である。
【符号の説明】
１  ＣＰＵ
２  ＲＯＭ
３  メモリコントローラ
４  ＲＡＭ
５  ＤＭＡコントローラ
５ａ  パラメータ設定用ＦＩＦＯ（レジスタ群）
６  Ｉ／Ｏデバイス
１０１  スキャナ
１０２  Ａ／Ｄ変換部
１０３  画像処理部
１０４  画像収納部
１０５  画像出力部
１０６  主制御部
【図１】
2004246828.tif 000003
【図２】
2004246828.tif 000004
【図３】
2004246828.tif 000005
【図４】
2004246828.tif 000006
【図５】
2004246828.tif 000007