(57)【要約】【課題】新規で有効に機能し得る検査方法、検査装置、プログラムおよび記録媒体を提供する。【解決手段】プリント基板の回路機能を検査する検査方法において、検査対象のプリント基板の実際の動作状態または当該実際の動作状態に近似した状態で回路を検査するようにしたものである。また、上記検査対象のプリント基板の線路シミュレーションおよび／または回路シミュレーションの結果を用いて、上記検査対象のプリント基板の検査を行うようにしたものである。【選択図】　　　　図１
2004132805.tif 000002
【特許請求の範囲】
【請求項１】
プリント基板の回路機能を検査する検査方法において、
検査対象のプリント基板の実際の動作状態または当該実際の動作状態に近似した状態で回路を検査する
ものである検査方法。
【請求項２】
請求項１に記載の検査方法において、
前記検査対象のプリント基板の線路シミュレーションおよび／または回路シミュレーションの結果を用いて前記検査対象のプリント基板の検査を行う
ものである検査方法。
【請求項３】
請求項１に記載の検査方法において、
信号電圧の反射波を用いて前記検査対象のプリント基板の部品の動作と接続状態の検査を行う
ものである検査方法。
【請求項４】
プリント基板の回路機能を検査する検査方法において、
テストプローブ位置でのシミュレーション波形と実測波形とを記憶し、
前記記憶したシミュレーション波形と実測波形とを比較し、該比較結果に応じて機能の良否を判定する
ものである検査方法。
【請求項５】
プリント基板の回路機能を検査する検査方法において、
信号電圧の反射波の状態に基づいて負荷側の不良モードを推測する
ものである検査方法。
【請求項６】
請求項１に記載の検査方法において、
前記検査対象のプリント基板の設計データを用いて、前記検査対象のプリント基板の信号波形に影響しない配線の位置にテストプローブを配置する
ものである検査方法。
【請求項７】
請求項２または請求項６のいずれか１項に記載の検査方法において、
前記検査対象のプリント基板上の配線にテストプローブを含む測定回路部を接続する際に、該接続前後の接続点における信号電圧の変化分に応じて測定結果を補正する
ものである検査方法。
【請求項８】
請求項７に記載の検査方法において、
テストプローブを含む測定回路部の周波数特性に応じて測定結果を補正する
ものである検査方法。
【請求項９】
請求項３、請求項４、請求項５、請求項６、請求項７または請求項８のいずれか１項に記載の検査方法において、
自動的に検査を行う
ものである検査方法。
【請求項１０】
プリント基板の回路機能を検査する検査方法において、
ＣＡＤのネット情報からドライバＩＣとテストプローブ間ならびにテストプローブと負荷間の距離を算出し、基板の層構成から線路の伝播遅延時間を求める
ものである検査方法。
【請求項１１】
プリント基板の回路機能を検査する検査方法において、
検査対象のプリント基板の配線間にＩＣが存在する回路において、シミュレータを用いてＩＣの内部回路の伝播遅延を判定する
ものである検査方法。
【請求項１２】
プリント基板の回路機能を検査する検査方法において、
検査対象のプリント基板のバス配線中のテストプローブ位置に関し、ドライブ側とプローブの距離が一定でない場合でも、該距離をＣＡＤデータから算出し、配線による伝播遅延を補正する
ものである検査方法。
【請求項１３】
プリント基板の回路機能を検査する検査装置において、
検査対象のプリント基板の実際の動作状態または当該実際の動作状態に近似した状態で回路を検査する検査手段
を有する検査装置。
【請求項１４】
請求項１３に記載の検査装置において、
前記検査手段は、前記検査対象のプリント基板の線路シミュレーションおよび／または回路シミュレーションの結果を用いて前記検査対象のプリント基板の検査を行う
ものである検査装置。
【請求項１５】
請求項１３に記載の検査装置において、
前記検査手段は、信号電圧の反射波を用いて前記検査対象のプリント基板の部品の動作と接続状態の検査を行う
ものである検査装置。
【請求項１６】
プリント基板の回路機能を検査する検査装置において、
テストプローブ位置でのシミュレーション波形と実測波形とを記憶する記憶手段と、
前記記憶手段が記憶したシミュレーション波形と実測波形とを比較する比較手段と、
前記比較手段の比較結果に応じて機能の良否を判定する判定手段と
を有する検査装置。
【請求項１７】
プリント基板の回路機能を検査する検査装置において、
信号電圧の反射波の状態に基づいて負荷側の不良モードを推測する推測手段
を有する検査装置。
【請求項１８】
請求項１３に記載の検査装置において、
前記検査対象のプリント基板の設計データを用いて、前記検査対象のプリント基板の信号波形に影響しない配線の位置にテストプローブを配置する配置手段
を有する検査装置。
【請求項１９】
請求項１４または請求項１８のいずれか１項に記載の検査装置において、
前記検査対象のプリント基板上の配線にテストプローブを含む測定回路部を接続する際に、該接続前後の接続点における信号電圧の変化分に応じて測定結果を補正する補正手段
を有する検査装置。
【請求項２０】
請求項１９に記載の検査装置において、
テストプローブを含む測定回路部の周波数特性に応じて測定結果を補正する第２の補正手段
を有する検査装置。
【請求項２１】
請求項１５、請求項１６、請求項１７、請求項１８、請求項１９または請求項２０のいずれか１項に記載の検査装置において、
自動的に検査を行う
ものである検査装置。
【請求項２２】
プリント基板の回路機能を検査する検査装置において、
ＣＡＤのネット情報からドライバＩＣとテストプローブ間ならびにテストプローブと負荷間の距離を算出する算出手段と、
基板の層構成から線路の伝播遅延時間を取得する取得手段と
を有する検査装置。
【請求項２３】
プリント基板の回路機能を検査する検査装置において、
検査対象のプリント基板の配線間にＩＣが存在する回路において、シミュレータを用いてＩＣの内部回路の伝播遅延を判定する判定手段と
を有する検査装置。
【請求項２４】
プリント基板の回路機能を検査する検査装置において、
検査対象のプリント基板のバス配線中のテストプローブ位置に関し、ドライブ側とプローブの距離が一定でない場合でも、該距離をＣＡＤデータから算出する算出手段と、
配線による伝播遅延を補正する補正手段と
を有する検査装置。
【請求項２５】
請求項１乃至請求項１２のいずれか１項に記載の検査方法をコンピュータに実行させるためのプログラム。
【請求項２６】
請求項１３乃至請求項２４のいずれか１項に記載の検査装置としてコンピュータを機能させるためのプログラム。
【請求項２７】
請求項２５または請求項２６のいずれか１項に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、検査方法、検査装置、プログラムおよび記録媒体に関し、さらに詳細には、プリント基板の回路機能を検査する際に用いて好適な検査方法、検査装置、プログラムおよび記録媒体に関する。
【０００２】
【発明の背景】
一般に、最近のプリント基板は高密度に設計されているものが多く、また、プリント基板に搭載される各種の部品自体の小型化も急激に進んでいるため、自動機でなければこうした各種の部品をプリント基板に搭載することができなくなってきている。
【０００３】
一方、プリント基板に搭載される部品の端子間のピッチも狭くなってきているため（具体的に一例をあげるならば、ＱＦＰではその端子間のピッチは、例えば、０．３ｍｍ以下である。）、はんだクリームを溶融する従来の接続技術は、はんだ自体の粒子径や印刷技術などの問題のためにすでに限界に達していることが指摘されている。
【０００４】
ところで、上記したような実装技術の進展に対し、一般に、プリント基板の製造工程においては、部品の有無やはんだ接続不良などのような組み立てに起因する回路の不良を検出するためインサーキットテスターが活用されている。
【０００５】
ここで、このインサーキットテスターは、検査プログラムの開発が簡単な反面、プリント基板の配線毎に狭ピッチ部品の全端子にテストプローブを配置する必要があるため、各端子と各テストプローブとの間の接触不良の問題が生じることを無視することができなかった。そして、こうした各端子と各テストプローブとの接触不良の傾向は、環境対応の一環として最近導入が進んでいるフラックスの無洗浄化によってさらに加速しているということが指摘されていた。
【０００６】
さらに、インサーキットテスターでは、部品や回路の不良までは検査することができないという問題点もあった。
【０００７】
一方、上記したようなインサーキットテスターが内在する種々の問題点を解決する手法として、従来より回路機能を確認することのできるファンクションテスターが用いられてきている。
【０００８】
ところで、上記したファンクションテスターとしては、個別のプリント基板に対応する小規模の専用治具から高機能なものまで、多種多様なものが開発されてきている。
【０００９】
しかしながら、こうした種々のファンクションテスターの共通の問題としては、検査プログラムの開発が難しいということが言われている。特に、最近のようにＭＰＵやＡＳＩＣの高機能化が進んでくると、検査プログラムの作成者がデバイスの機能を理解するだけで多くの日数を費やしてしまい、検査プログラムの開発に長時間を要するという問題点があった。
【００１０】
しかも、検査プログラム作成者のデバイスの機能の理解の程度によっては、検査プログラムにより実行される検査の品質に大きな影響を与えることも指摘されており、検査自体の信頼性を損なう恐れが生じているという大きな問題点があった。
【００１１】
また、ファンクションテスターを用いた検査においても、当該検査の際に検査対象のプリント基板（本明細書においては、「検査対象のプリント基板」を「被試験基板」と適宜に称する。）と同等の速度で動作させている訳ではないので、タイミング不良など高速回路ならでは発生する恐れのある不良に対応することができないという問題点もあった。
【００１２】
即ち、インサーキットテスターやファンクションテスターを用いた検査においては、上記したようにそれぞれ種々の問題点があるため、最近のプリント基板製造工程においては、まず、インサーキットテスターを用いた検査により組み立て不良を取り除いておき、組み立て不良のないプリント基板を実機に組み込んで動作試験を行うというような検査手法を採用するメーカーが増えてきている。
【００１３】
しかしながら、こうした検査手法によれば、実機における動作試験で不良になったプリント基板の修理をすることができないという新たな問題点があった。このため、不良在庫が山積みになっているメーカーも多いと言われ、プリント基板の検査にかかる開発納期の短縮や検査品質の向上は大きな課題となっている。
【００１４】
以上において詳述したように、プリント基板の検査手法については、およそ２０年前から殆ど変わっていないというのが実態であり、新規で有効に機能し得る検査手法の提案が切に要望されていた。
【００１５】
【発明が解決しようとする課題】
本発明は、上記したような従来からの強い要望に鑑みてなされたものであり、その目的とするところは、新規で有効に機能し得る検査方法、検査装置、プログラムおよび記録媒体を提供しようとするものである。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明による検査方法、検査装置、プログラムおよび記録媒体は、以下に説明するような手法に基づいてなされたものである。
【００１７】
即ち、本発明は、検査対象のプリント基板の実際の動作状態または当該動作状態に近い状態で当該検査対象のプリント基板を検査するようにしたものである。
【００１８】
また、本発明は、検査対象のプリント基板の信号波形に影響しない位置にプローブを配置するようにしたものである。
【００１９】
また、本発明は、検査対象のプリント基板の測定回路部の周波数特性を補償するようにしたものである。
【００２０】
従って、従来のインサーキットテスターやファンクションテスターを用いた検査手法では、検査対象のプリント基板の動作速度と同等の速度で検査することができなかったが、本発明では検査対象のプリント基板の実際の動作状態または当該動作状態に近い状態で当該検査対象のプリント基板を検査するので、当該検査対象のプリント基板の動作速度と同等の速度で検査することができるようになる。
【００２１】
さらに、本発明では、ソフトウエアとハードウエアとの協調設計に関しては、検査対象のプリント基板の配線上のどの位置にテストプローブがあるかを特定することによって、その位置の信号電圧波形に含まれる進行波や反射波電圧に基づいて、ドライブ側ＩＣの機能や負荷側ＩＣの動作状態ならびに配線の分岐状態などを検査することができるようにしたものである。
【００２２】
また、本発明は、検査対象のプリント基板の線路シミュレーションの結果および／または回路シミュレーションの結果を、当該検査対象のプリント基板の検査に活用するようにしたものである。
【００２３】
また、本発明は、配線にテストプローブを接続したときと接続しないときとの接続点における信号電圧の変化を考慮して、測定結果に補正をかけるようにしたものである。
【００２４】
従って、従来のインサーキットテスターやファンクションテスターを用いた検査手法では、検査プログラムの開発が困難であり、開発に時間を要するとともに検査品質に問題があったが、本発明では回路設計段階で使われる回路シミュレータの結果および／またはプリント基板設計段階で使われる伝送線路シミュレータの結果を部品実装後のプリント基板の機能検査に利用することにより、検査プログラムの開発効率、検査速度、検査精度の大幅な向上を図ることができるようになる。
【００２５】
また、本発明は、ドライブ側の信号電圧波形と負荷容量、配線の状態から負荷側の信号電圧波形を推測するようにしたものである。
【００２６】
従って、本発明によれば、検査にかかる開発期間短縮と検査品質の向上を同時に達成することができる。
【００２７】
即ち、本発明により、実動作状態の回路の信号についても、従来最も開発に時間がかかっていた回路機能を記述するという検査プログラムは必要なしに良否判定が可能となる。判定する電圧は、ドライバ側から進行する信号と負荷側から反射する信号とが何度も重畳した信号と考えられる。ここで、時間的な差を見ると、信号の最初の立ち上がりはドライバからの進行波によるものであり、ある時間を経過した信号波形は進行波と反射波が重なったものであって、ある時間とはテストプローブから負荷までの距離の２倍（プローブを通過し負荷に到達してからプローブに戻るまでの時間なので２倍となる。）を進む信号の伝播時間で求めることができる。例えば、負荷が複数に分岐していたとしても、各々の負荷までの距離がわかれば、同様に反射時間を算出することができる。この時間と進行波、反射波の合成波の振幅を求める式は様々な手法が知られているが、公知の伝送線路シミュレータで簡単に計算することができる。
【００２８】
例えば、負荷側がグラウンドまたは他の負荷とショートした場合を考えると、波形の立ち上がり時は、まだ負荷の影響は受けていないので正常品と同様に立ち上がる。信号が負荷に到達するとショートしているので反射係数は「−１」となって０Ｖの電圧が反射する。従って、この時間差での電圧振幅を見ることで負荷がショートしていることがわかる。同様に負荷がオープンになっている不良を考えると、立ち上がりはショートの場合と同様であり、負荷から戻ってくる反射波の電圧は進行波の約２倍に跳ね上がるはずである。以上で負荷側の不良モードを検出することができる。
【００２９】
また、ドライブ側の不良、例えば、ドライブＩＣの電流不足やダンピング抵抗の誤挿入等については、進行波の立ち上がり時間とそのときの電圧を見ることで対応することができる。例えば、ドライブ電流が不足していれば、立ち上がり時間が正常品より遅れるし、ダンピング抵抗の誤挿入も同様の現象となる。また、ドライブ側の端子がショートしていても、電圧は異常な波形となる。
【００３０】
また、被検査プリント基板（被試験基板）を自走させることにより、配線上の信号の立ち上がりをセンシングして検査をスタートさせ、時間経過と信号電圧との関係をモニターして正常品と比較して、問題なければ次の配線上の信号に移るというようにプログラムを組めば良い。従って、回路動作に合わせて検査プログラムを組む必要はないということになる。
【００３１】
そして、本発明のうち請求項１に記載の発明は、プリント基板の回路機能を検査する検査方法において、検査対象のプリント基板の実際の動作状態または当該実際の動作状態に近似した状態で回路を検査するようにしたものである。
【００３２】
また、本発明のうち請求項２に記載の発明は、本発明のうち請求項１に記載の発明において、上記検査対象のプリント基板の線路シミュレーションおよび／または回路シミュレーションの結果を用いて上記検査対象のプリント基板の検査を行うようにしたものである。
【００３３】
また、本発明のうち請求項３に記載の発明は、本発明のうち請求項１に記載の発明において、信号電圧の反射波を用いて上記検査対象のプリント基板の部品の動作と接続状態の検査を行うようにしたものである。
【００３４】
また、本発明のうち請求項４に記載の発明は、プリント基板の回路機能を検査する検査方法において、テストプローブ位置でのシミュレーション波形と実測波形とを記憶し、上記記憶したシミュレーション波形と実測波形とを比較し、該比較結果に応じて機能の良否を判定するようにしたものである。
【００３５】
また、本発明のうち請求項５に記載の発明は、プリント基板の回路機能を検査する検査方法において、信号電圧の反射波の状態に基づいて負荷側の不良モードを推測するようにしたものである。
【００３６】
また、本発明のうち請求項６に記載の発明は、本発明のうち請求項１に記載の発明において、上記検査対象のプリント基板の設計データを用いて、上記検査対象のプリント基板の信号波形に影響しない配線の位置にテストプローブを配置するようにしたものである。
【００３７】
また、本発明のうち請求項７に記載の発明は、本発明のうち請求項２または請求項６のいずれか１項に記載の発明において、上記検査対象のプリント基板上の配線にテストプローブを含む測定回路部を接続する際に、該接続前後の接続点における信号電圧の変化分に応じて測定結果を補正するようにしたものである。
【００３８】
また、本発明のうち請求項８に記載の発明は、本発明のうち請求項７に記載の発明において、テストプローブを含む測定回路部の周波数特性に応じて測定結果を補正するようにしたものである。
【００３９】
また、本発明のうち請求項９に記載の発明は、本発明のうち請求項３、請求項４、請求項５、請求項６、請求項７または請求項８のいずれか１項に記載の発明において、自動的に検査を行うようにしたものである。
【００４０】
また、本発明のうち請求項１０に記載の発明は、プリント基板の回路機能を検査する検査方法において、ＣＡＤのネット情報からドライバＩＣとテストプローブ間ならびにテストプローブと負荷間の距離を算出し、基板の層構成から線路の伝播遅延時間を求めるようにしたものである。
【００４１】
また、本発明のうち請求項１１に記載の発明は、プリント基板の回路機能を検査する検査方法において、検査対象のプリント基板の配線間にＩＣが存在する回路において、シミュレータを用いてＩＣの内部回路の伝播遅延を判定するようにしたものである。
【００４２】
また、本発明のうち請求項１２に記載の発明は、プリント基板の回路機能を検査する検査方法において、検査対象のプリント基板のバス配線中のテストプローブ位置に関し、ドライブ側とプローブの距離が一定でない場合でも、該距離をＣＡＤデータから算出し、配線による伝播遅延を補正するようにしたものである。
【００４３】
また、本発明のうち請求項１３に記載の発明は、プリント基板の回路機能を検査する検査装置において、検査対象のプリント基板の実際の動作状態または当該実際の動作状態に近似した状態で回路を検査する検査手段を有するようにしたものである。
【００４４】
また、本発明のうち請求項１４に記載の発明は、本発明のうち請求項１３に記載の発明において、上記検査手段は、上記検査対象のプリント基板の線路シミュレーションおよび／または回路シミュレーションの結果を用いて上記検査対象のプリント基板の検査を行うようにしたものである。
【００４５】
また、本発明のうち請求項１５に記載の発明は、本発明のうち請求項１３に記載の発明において、上記検査手段は、信号電圧の反射波を用いて上記検査対象のプリント基板の部品の動作と接続状態の検査を行うようにしたものである。
【００４６】
また、本発明のうち請求項１６に記載の発明は、プリント基板の回路機能を検査する検査装置において、テストプローブ位置でのシミュレーション波形と実測波形とを記憶する記憶手段と、上記記憶手段が記憶したシミュレーション波形と実測波形とを比較する比較手段と、上記比較手段の比較結果に応じて機能の良否を判定する判定手段とを有するようにしたものである。
【００４７】
また、本発明のうち請求項１７に記載の発明は、プリント基板の回路機能を検査する検査装置において、信号電圧の反射波の状態に基づいて負荷側の不良モードを推測する推測手段を有するようにしたものである。
【００４８】
また、本発明のうち請求項１８に記載の発明は、本発明のうち請求項１３に記載の発明において、上記検査対象のプリント基板の設計データを用いて、上記検査対象のプリント基板の信号波形に影響しない配線の位置にテストプローブを配置する配置手段を有するようにしたものである。
【００４９】
また、本発明のうち請求項１９に記載の発明は、本発明のうち請求項１４または請求項１８のいずれか１項に記載の発明において、上記検査対象のプリント基板上の配線にテストプローブを含む測定回路部を接続する際に、該接続前後の接続点における信号電圧の変化分に応じて測定結果を補正する補正手段を有するようにしたものである。
【００５０】
また、本発明のうち請求項２０に記載の発明は、本発明のうち請求項１９に記載の発明において、テストプローブを含む測定回路部の周波数特性に応じて測定結果を補正する第２の補正手段を有するようにしたものである。
【００５１】
また、本発明のうち請求項２１に記載の発明は、本発明のうち請求項１５、請求項１６、請求項１７、請求項１８、請求項１９または請求項２０のいずれか１項に記載の発明において、自動的に検査を行うようにしたものである。
【００５２】
また、本発明のうち請求項２２に記載の発明は、プリント基板の回路機能を検査する検査装置において、ＣＡＤのネット情報からドライバＩＣとテストプローブ間ならびにテストプローブと負荷間の距離を算出する算出手段と、基板の層構成から線路の伝播遅延時間を取得する取得手段とを有するようにしたものである。
【００５３】
また、本発明のうち請求項２３に記載の発明は、プリント基板の回路機能を検査する検査装置において、検査対象のプリント基板の配線間にＩＣが存在する回路において、シミュレータを用いてＩＣの内部回路の伝播遅延を判定する判定手段とを有するようにしたものである。
【００５４】
また、本発明のうち請求項２４に記載の発明は、プリント基板の回路機能を検査する検査装置において、検査対象のプリント基板のバス配線中のテストプローブ位置に関し、ドライブ側とプローブの距離が一定でない場合でも、該距離をＣＡＤデータから算出する算出手段と、配線による伝播遅延を補正する補正手段とを有するようにしたものである。
【００５５】
また、本発明のうち請求項２５に記載の発明は、本発明のうち請求項１乃至請求項１２のいずれか１項に記載の発明をコンピュータに実行させるためのプログラムである。
【００５６】
また、本発明のうち請求項２６に記載の発明は、本発明のうち請求項１３乃至請求項２４のいずれか１項に記載の発明としてコンピュータを機能させるためのプログラムである。
【００５７】
また、本発明のうち請求項２７に記載の発明は、本発明のうち請求項２５または請求項２６のいずれか１項に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体である。
【００５８】
【発明の実施の形態】
以下、添付の図面を参照しながら、本発明による検査方法、検査装置、プログラムおよび記録媒体の実施の形態の一例について詳細に説明する。
【００５９】
まず、図１には、本発明による検査装置の概念構成説明図が示されており、本発明による検査装置は、マイクロコンピュータ１１により実現されるプリント基板の検査装置ソフトウェアシステム（以下、「プリント基板の検査装置ソフトウェアシステム」を「検査装置ソフトウェアシステム」と適宜に称する。）１０と、検査装置ソフトウェアシステム１０からの制御命令に基づいて動作するプリント基板の検査システムハードウェア部（以下、「プリント基板の検査システムハードウェア部」を「検査システムハードウェア部」と適宜に称する。）２０とを有して構成されている。
【００６０】
ここで、検査装置ソフトウェアシステム１０は、検査システムメイン制御部１２と、ユーザーインターフェース（ＵＩ）１３と、Ｉ／Ｏ制御部１４と、判定準備部１５と、波形判定部１６と、ＣＡＤ　Ｉ／Ｏ１７と、検査システムハードウェア部２０とのＩ／Ｏ１８と、プリント基板ＣＡＤ（プリント板ＣＡＤ）３０から得られた配置・配線情報４０を抽出して記憶する検査情報抽出部１９とを有している。
【００６１】
なお、検査装置ソフトウェアシステム１０により得られた不良情報５０は、プリント基板ＣＡＤ３０へ出力される。
【００６２】
また、検査システムハードウェア部２０は、検査装置ソフトウェアシステム１０とのＩ／Ｏ２１と、検査対象のプリント基板（被試験基板）２２を配置するテストピンボード２３と、テストピンボード２３とのＩ／ＯやＣＰＵ回路を備えた制御部２４とを有して構成されている。
【００６３】
以下、上記した本発明による検査装置について、さらに詳細に説明するものとする。
【００６４】
（１）第１の実施の形態について
上記した「発明の背景」の項において説明した従来の技術では、被試験基板２２の回路を実動作状態で検査していなかった。
【００６５】
即ち、被試験基板２２を検査するに際しては、回路の動作速度は実動作状態における速度よりも低速度に下げて検査するのが通例であった。なお、この動作速度の問題に関しては後述する。
【００６６】
ここで、回路を実動作状態で検査しないことに関係するものとして、信号の値に関する問題がある。即ち、検査対象の信号波形に含まれるリンギング等の信号ノイズは検査ミスの原因となるため、従来の技術においては、信号ノイズを除去するために検査回路にバッファなどを挿入し、検査回路に挿入したバッファなどを用いて信号ノイズを除去することが一般に行われている。
【００６７】
従って、従来の技術によれば、信号がＨｉｇｈ（１）またはＬｏｗ（０）のいずれかの状態であれば問題は無いのであるが、Ｈｉｇｈ（１）とＬｏｗ（０）との間の中間値を判別することができなかった。
【００６８】
このため、図２に示すように状態がＨｉｇｈ（１）とＬｏｗ（０）との配線間で短絡（ショート）不良が起こった場合には、本来ならば配線短絡不良に起因して、出力が図３（ａ）に示すようにＨｉｇｈ（１）とＬｏｗ（０）との中間的な信号値となるものであるが、検査回路に挿入したバッファなどによって強制的にＨｉｇｈ（１）（図３（ｂ）に示す状態）またはＬｏｗ（０）のどちらかの値に整形されてしまい、その中間的な値を検出することができなかった。
【００６９】
従って、従来の技術による検査手法では、上記したような配線の短絡不良は原理的に検出不可能であった。
【００７０】
しかしながら、本発明による検査手法は、実動作状態の回路の実信号をそのままで観測・分析する手法であるため、このような不良についても検出することが可能である。即ち、本発明による検査手法は、信号波形をそのまま、あるいは、ほぼそのまま扱うことができるため、中間値も判定することができる。
【００７１】
さらに、この本発明による検査手法は、ディジタル信号の検査だけではなく、アナログ信号の検査にも適用可能である。
【００７２】
（２）第２の実施の形態について
上記した第１の実施の形態の構成において、被試験基板２２の線路シミュレーション（伝送線路シミュレーション）や回路シミュレーションの結果を被試験基板２２の検査に活用するようにしてもよい。
【００７３】
即ち、回路シミュレーションではＬＳＩやディスクリート回路の論理と伝播遅延を検証することができ、伝送線路シミュレーションではドライバＩＣの出力インピーダンス、配線の特性インピーダンスおよび負荷容量（または抵抗）から、配線各部の信号電圧波形を検証することができる。
【００７４】
従って、これらの結果を検査プログラムに生かすことにより、検査プログラム作成者が個々のデバイス、回路まで掘り下げて理解したり、タイミングを作りこんだりする必要はなくなる。
【００７５】
（３）第３の実施の形態について
上記した「発明の背景」の項において説明した従来の技術、例えば、インサーキットテスターにおいては、回路を集中定数として扱うために、電気的ネット当たり２本以上のプローブが必要であった。即ち、インサーキットテスターでは、それぞれの検査対象ネット毎に２本以上のプローブが必要であり、プローブ数が多くなるという問題点があった。
【００７６】
しかしながら、本発明は、反射波を利用して回路を伝送線路として扱うようにしたため、電気的ネット当たり１本のプローブで測定可能である。
【００７７】
即ち、本発明によれば、反射波を利用するためプローブは電気的ネット毎に１本を用意すれば良い。
【００７８】
次に、本発明による検査方法が、信号波形の反射波を利用する原理を詳細に説明する。
【００７９】
（ａ）プローブで測定される信号波形は、伝搬遅延のため進行波と反射波とに時間の差が出る。ここで、進行波には配線上の負荷の影響が現れないので、この原理を用いてドライバ側の良・不良を検査することができる（例えば、負荷側ＩＣがＧＮＤとショートしていたとしても、進行波の電圧レベルは負荷側の不良には左右されないので、ドライブ側の不良を検査することができる。）。
【００８０】
そして、反射波は、負荷側の部品動作や接続状態により影響が現れるので、負荷側ＩＣの良・不良を検査することができる（例えば、負荷側の接続状態がオープンの場合には、反射波の立ち上がりが良品波形よりも鋭くなる。）。
【００８１】
また、反射波の戻ってくる時間（遅延時間）からは、配線上の不良の有無を判断することができる。
【００８２】
（ｂ）進行波と反射波とは、その時間差が大きくなればなるほど、測定精度は向上する。また、プローブは、信号波形に与える影響が少ない低インピーダンスな配線箇所にある方がよい（なお、プローブ位置に関する詳細な説明については後述する。）このことから、プローブはドライバ端寄りに設けられることが好ましい。
【００８３】
上記した原理を利用した被試験基板２２のオープン／ショートの判定手順を説明する。
【００８４】
即ち、例えば、被試験基板２２上で配線が断線している場合にレシーバ側から返ってくる反射波（この反射波の波形を、図４において「被試験基板の実測波形」として実線で示す。）は、シミューレションにより得た被試験基板２２上で配線が断線していない場合におけるレシーバ側から返ってくる基準波（この基準波の波形を、図４において「基準波形」として破線で示す。）から予測される伝搬時間より短くなるため（図４参照）、この反射波を利用すると配線のオープン不良を検出することができる。なお、配線のオープン不良とは、端子の浮きやツームストーン現象などによる配線の断線不良である。
【００８５】
また、半田ブリッジや半田ボールでＧＮＤ／電源ラインや他の信号線とショートしている信号波形（この信号波形を、図５において「被試験基板の実測波形」として実線で示す。）の場合は、その信号波形が、シミューレションにより得たＧＮＤ／電源ラインや他の信号線とショートしていない場合における基準波（この基準波の波形を、図５において「基準波形」として破線で示す。）から推測される電圧レベルまで到達しないため、これを利用して反射波からの不良検出を行うことが可能となる。
【００８６】
（４）第４の実施の形態について
本発明の特徴は、線路シミュレーションや回路シミュレーションの結果を検査に活用し、ドライブ側の信号波形と負荷容量および配線の状態から負荷側の信号波形を推測することができるようにした点にある。これにより、基板がなくても検査プログラムの開発を進めることができる。また、難しい回路構成の理解をしなくとも、検査プログラムの開発を簡単に行なうことができる。これらは、チャンピオンボードを作成する前段階や、設計の初期段階で検査準備を始める場合などに効果がある。
【００８７】
こうした本発明の特徴から、以下２点の作用効果が得られる。
【００８８】
（ａ）ＬＳＩや回路の複雑な動作仕様を理解せずとも検査プログラムを作ることができるため、開発工数の大幅な短縮が期待できる。
【００８９】
（ｂ）同様の理由で、検査プログラム開発者の熟練度に依存せずに一定品質のプログラム開発が可能となる。
【００９０】
本発明を実現するための具体的な手順としては、配線の信号を分布定数として扱い、ドライバＩＣからの進行波および負荷側ＩＣからの反射波の電圧（電流）を、実動作状態（またはそれに近い状態）で時間領域にて測定し保存する。
【００９１】
プリント基板の線路を信号が伝搬する速度は、以下に示す伝搬遅延と配線長との関係式に従う。
【００９２】
Ｔｄ＝（Ｌ×√ε）／ｃ　・・・　伝搬遅延と配線長との関係式
Ｔｄ：伝播遅延時間
Ｌ：距離
ε：比誘電率
ｃ：真空中の光の速度
真空中で電磁波の進む速度は３００，０００ｋｍ／ｓである。これに対し伝送線路に沿って進む電磁波の速度は、基板の比誘電率により必ず遅くなる。このため、配線の信号を分布定数として扱うことができる。
【００９３】
信号の測定範囲（時間）は、ドライバから信号が出力された時点からその信号が負荷側のＩＣに反射して測定点に戻ってくるまでの時間（＝配線の長さ×２×伝搬速度）である。
【００９４】
この実施の形態を、図６に示すようなドライバ（ＩＣ１）にダンピング抵抗（Ｒ１）を介して負荷側ＩＣ（ＩＣ２）が接続された長さｌの回路を使用して、さらに詳細に説明する。さらに、図７ならびに図８を用いて比較処理（比較手段）について説明する。
【００９５】
図７ならびに図８の各図には、測定された信号波形（ＤＵＴ［Ｖ］：図７および図８において実線で示す。）、シミュレーションによる基準波形（ＲＥＦ［Ｖ］：図７および図８において破線で示す。）、および両者の差分波形（ＤＵＴ［Ｖ］−ＲＥＦ［Ｖ］：図７および図８において一点鎖線で示す。）を示す。図７は終端がオープン、図８は終端がショートの波形を含む。
【００９６】
ここで、良否の判定は差分波形のピーク値で行う。良品の場合は、この差分波形が０となることが理想である。演算処理としては、微分や積分などを用いて、さらに精度を高めることができる。
【００９７】
なお、図９には、上記した比較処理の処理手順を示すフローチャートが示されている。
【００９８】
この図９に示す上記した比較処理の処理手順を説明すると、シミュレーションによる基準波形を波形基準データとして予め記憶しておき（ステップＳ９０２）、こうした予め記憶しておいた波形基準データの中から検査用の基準波形（図７および図８におけるＲＥＦ［Ｖ］である。）を取り出す（ステップＳ９０４）。
【００９９】
一方、被試験基板２２を測定し（ステップＳ９０６）、その実測結果を実機の測定の結果を示す信号波形として記憶しておき（ステップＳ９０８）、こうして記憶しておいた実機の測定の結果たる測定された信号波形（図７および図８におけるＤＵＴ［Ｖ］である。）を取り出す（ステップＳ９１０）。
【０１００】
そして、ステップＳ９０４で取り出したシミュレーションによる基準波形とステップＳ９１０で取り出した測定された信号波形とを比較（図７および図８におけるＤＵＴ［Ｖ］−ＲＥＦ［Ｖ］である。）して、その比較結果を得る（ステップＳ９１４）。
【０１０１】
その比較結果が所定の基準を満たすか否かに基づいて、良ネット（良品）であると判定したり（ステップＳ９１６）、あるいは、不良ネット（不良品）と判定する（ステップＳ９１８）。
【０１０２】
それから、ステップＳ９１６ならびにステップＳ９１８の判定結果を比較判定結果として記憶して（ステップＳ９２０）、この比較処理を終了する。
【０１０３】
従来の技術によれば、基準信号は実際に基板が完成してからではないと取得することができないものであって、基板が実際に無いと検査の基準信号波形を得ることができないという問題点があった。しかしながら、本発明によれば、実際に基板が無くても、基準信号はシミュレーションや補正手段により取得可能である。
【０１０４】
また、従来の技術によれば、ＬＳＩの動作スペックを理解した上で検査プログラムの開発を行っていたため、開発工数が大きかった。即ち、従来の技術によれば、動作の複雑なＬＳＩを含んだ基板の検査プログラムの開発には回路の理解が必要なため、開発工数が大きくならざるを得ないという問題点があった。しかしながら、本発明によれば、ＬＳＩの動作スペックではなく、実動作する回路の信号波形に着目した検査プログラムを開発すれば良く、その開発工数はＬＳＩの複雑度には左右されない。
【０１０５】
また、従来の技術によれば、ＬＳＩの動作スペックを理解して、開発者の力量の範囲で検査プログラムを開発していた。即ち、動作の複雑なＬＳＩを含んだ基板の検査プログラムの開発には、有効な検査プログラム開発に個人差が発生してしまうという問題点があった。しかしながら、本発明によれば、ＬＳＩの動作スペックではなく、実動作する回路の信号波形に着目した検査プログラムを開発すれば良く、その検査内容はＬＳＩの複雑度に左右されることはない。
【０１０６】
（５）第５の実施の形態について
上記した「発明の背景」における従来の技術は、インサーキットテスターなどを利用しても、部品や回路の不良までは検査することができないという問題点があった。また、製造後の実機検査などで不良品が見つかった場合も同様で、不良の原因を特定するためには熟練の経験者が１箇所ずつ手で検査しているような現状であり、実際のところ不良原因の特定をすることはできなかった。
【０１０７】
本発明では、信号電圧の反射波の状態から、負荷側の部品の動作や接続状態を検査することができるようにした。このため、熟練した経験者のノウハウが無くても安定した検査精度を得ることができる。以下に、こうした点について詳細に説明することとする。
【０１０８】
（５−１）配線上の不良を推測する処理の手順について、以下に説明することとする。
【０１０９】
図１０乃至図１３を参照しながら、反射波を利用した負荷側の不良モード（オープン、ショート、デバイスの不良など）を推測する手法を説明する。
【０１１０】
この実施の形態における説明のために、図１０に示すような、ドライバ（ＩＣ１）からダンピング抵抗（Ｒ１）を介してレシーバ（ＩＣ２）が接続された長さＬの回路を考える。
【０１１１】
良品ネットを図１０のテストプローブ位置で測定すると、図１１のｗａｖｅ．１（図１１において細実線で示す。）のような信号電圧が得られる。配線の途中に断線がある場合は、信号電圧は図１１のｗａｖｅ．２（図１１において太実線で示す。）のように得られる（なお、「配線長（Ｌ）＝１５０ｍｍ」、「伝搬速度＝０．１５ｍｍ／ｐｓ」とする。）。なお、図１２には、図１１の領域Ａ部分を拡大したグラフが示されている。
【０１１２】
検査対象ネットの反射波が戻ってくる時間（図１２において×で示すＡ点とＢ点との間の時間）は、約１．３３ｎｓである（良品ネットの場合は、「１５０×２／０．１５×１０−３＝２（ｎｓ）」となる。よって、反射波は２ｎｓ後に測定される。）。
【０１１３】
伝搬遅延と長さとの関係より配線長を算出すると、「１．３３×１０３×０．１５／２＝９９．７５」となり、約１００ｍｍと求められる。即ち、このネットはドライバ端からおよそ１００ｍｍ前後の位置で断線（図１３参照）をしていると推測することができる。
【０１１４】
（５−２）次に、デバイス不良を推測する処理の手順について説明することとする。
【０１１５】
図１４に示すようなネットについて、反射波を用いた不良モード推測の処理の手順について説明する。
【０１１６】
図１４に示すようなネットに不良がある場合、その不良箇所（図１４において×で示す。）により、測定される反射波の信号波形は異なる。そのため、反射波から信号波形の特徴点をつかむことで、パッケージのワイヤボンディング不良　（デバイス不良）か、半田付け部分の接触不良　（マウント／インサート不良）かを判定することができる。この点について、図１５を用いて詳細に説明する。
【０１１７】
まず、「遅延時間＝長さ×２×伝搬速度」であることを利用し、反射波が戻ってくる時間から配線長を算出する。算出される配線長は、配線の断線箇所の推測に利用する。例えば、算出した配線長の値が、図１５のａより小さい場合は、配線（パターン）の異常を推測することができる。算出結果がｂの場合には、デバイスの半田付けが不良であることを推測することができる。同様に、算出結果がｃであった場合には、配線の異常が検出されないので、デバイス不良やワイヤボンディングの不良であることを判定できる。なお、結果がｄの場合には、良品と判定する。
【０１１８】
（５−３）次に、デバイス特性の違いを診断する処理を行う。
【０１１９】
製造工程では、ロットごとに、例えば、メモリーなどのデバイスが変更になることがある。このため、その都度、デバイスの入力容量が変化し、タイミングの変化やノイズ量が増えるなどの問題が起こる。
【０１２０】
しかしながら、本発明を用いることにより、変更前と変更後とのデバイスの入力容量の差を（５−１）のような処理の手順でチェックすることができ、部品の変更が回路にどのような影響を与えているのかを検査することなどに応用することができる。
【０１２１】
（５−４）検査結果の表示に関する処理の説明
本発明を用いた検査の結果を表示するには、例えば、推測した不良箇所をＣＡＤシステムなどへバックアノテーションし、画面上に表示させるようにすればよい。ＣＡＤシステム上に不良箇所と不良内容を表示すれば、製造工程などの不備をすばやく特定する効果が得られる。
【０１２２】
なお、推測した不良箇所をＣＡＤシステム上に画面表示させる際に、不良の可能性を段階分けし、疑わしい箇所を段階毎に表示させるようにしてもよい。
【０１２３】
従来の技術によれば、熟練者による直感とカットアンドトライで配線不良を推測しており、配線不良の推測が困難であるという問題点があった。しかしながら、本発明によれば、反射波を観測分析して、故障診断すなわち不良モードや不良箇所を特定することが可能となる。
【０１２４】
また、従来の技術によれば、インサーキットテスターやファンクションテスターではデバイスの不良モードは検査することができないので、デバイスの不良モードの推測が困難であるという問題点があった。しかしながら、本発明によれば、反射波の観測分析から、不良箇所がデバイスなのか配線なのか判別することが可能となる。
【０１２５】
また、従来の技術によれば、ロット違いやコストダウンによる部品の変更などによるデバイス特性変化が、放射ノイズの増加などの不具合の原因となっており、この原因特定が困難であるという問題点があった。しかしながら、本発明によれば、測定した信号波形の立ち上がり／立ち下がりの傾きで、デバイスの入力容量の違いを判別することが可能となる。
【０１２６】
また、従来の技術によれば、発見した不良箇所の有効な表示方法がないという問題点があった。しかしながら、本発明によれば、ＣＡＤシステムなどに検査の結果をバックアノテーションするようにしたので、不良箇所を視覚的に確認することができる。
【０１２７】
（６）第６の実施の形態について
上記した「発明の背景」における従来の技術のインサーキットテスターやファンクションテスターでは、被試験基板２２と同等の動作速度で被試験板２２を検査することはできない。
【０１２８】
本発明によれば、被試験基板２２の信号波形に影響しない位置にプローブを配置するようにした。
【０１２９】
即ち、プローブ自体で１０ｐＦ程度の容量を持っており、この容量が被試験基板２２の負荷容量に追加されると、信号波形に大きな影響を与えてしまう。しかしながら、例えば、ドライバ側にプローブを立てれば、インピーダンスが低いので影響はほとんど出なくなる。
【０１３０】
従来技術では、テストプローブの位置を決めるに際して、例えば、プローブの物理的な干渉対策や、衝撃に弱い部品の破壊防止などは行なっていたが、信号波形への影響までは考慮していなかった。
【０１３１】
これに対して、本発明では、テストプローブ位置が測定に影響がないことを確認し、実際の動作状態（またはそれに近い状態）での検査を実現するようにした。
【０１３２】
ここで、テストプローブの接触による信号波形への影響については、以下のような例が考えられる。
【０１３３】
（例１）レシーブ側が高インピーダンスの場合
・通常、ドライブ側に近い（ドライバＩＣからテストプローブ位置までの配線長が短い）ほど、テストプローブ接触の影響度は少ない。
【０１３４】
・そこで、もしテストプローブ位置の候補が複数ある場合は、それぞれについてドライブ側からの配線長を求め、配線長が最小のテストプローブ位置を採用する方法がとれる。
【０１３５】
・ただし、レシーブ側に近いテストプローブ位置でも、測定に影響を及ぼさないことが確認できれば、その位置を採用してもかまわない。
【０１３６】
次に、図１６にレシーブ側が高インピーダンスの場合の例を示す。
【０１３７】
・ドライバＩＣ（ＩＣ１）がダンピング抵抗（Ｒ１）を介してレシーバＩＣ（ＩＣ２）と接続されている。
【０１３８】
・ＴＰ１、ＴＰ２、ＴＰ３はテストプローブ位置の候補であり、レイアウト上では部品端子や配線ビアなどである。
【０１３９】
・ｌ１、ｌ２は、レイアウト上の配線長を示す。
【０１４０】
この図１６に示す例では、ドライブ側からの配線長が最も短いテストプローブ位置候補はＴＰ１であるから、ＴＰ１をテストプローブ位置とすることが望ましい。
【０１４１】
（例２）レシーバ側が整合終端されている場合
・線路上のインピーダンスがどこでも同じであるので、テストプローブ位置による違いは基本的にないので、配線長による差異は気にしなくてよい。
【０１４２】
・ただし、レシーバ側との距離が短い場合、反射波が戻ってくるまでの時間差が少ないため、測定の精度が落ちる場合があるので、ドライバ側に近い位置にテストプローブを配置することが好ましい。
【０１４３】
次に、線路シミュレーションを使って信号波形に影響しない個所にテストプローブを配置する例を、図１７に示すフローチャートを参照しながら説明する。
【０１４４】
まず、レイアウトＣＡＤから電気的ネットのレイアウト情報を得る（ステップＳ１７０２）。具体的には、ドライバ、ダンピング抵抗、レシーバを含む一連の接続について、配線の情報（配線長、幅、層）、端子やビアの情報（位置、層、大きさ）などを得る。
【０１４５】
次に、電気的ネットについてテストプローブ位置の候補を抽出する（ステップＳ１７０４）。具体的には、まず、従来のインサーキットテスターと同様の手順で、物理的に針立てが可能な場所を抽出する。従来のインサーキットテスターでは、プローブの物理的な干渉対策や、衝撃に弱い部品の破壊防止などを配慮してテストプローブ位置を決めており、これに際してＣＡＤの活用も行なわれている。本発明を実施する場合も、まずこれらの制約チェックを行なっておいたほうが好ましい。なお、これらの制約チェックについては、ＣＡＤで行なっておいてもよい。
【０１４６】
もし、テストプローブ位置の候補が複数ある場合は、ドライバＩＣからの配線長が最小の候補を選択することが望ましい。
【０１４７】
次に、線路シミュレーションを使ってテストプローブ接触の影響度を調べる（ステップＳ１７０６）。具体的には、テストプローブ候補について、線路シミュレーションを使ってドライバから信号を与え、テストプローブがある状態とない状態それぞれの結果を比較し、影響度が許容値以下であれば、テストプローブ候補をテストプローブ位置として決定する。
【０１４８】
従来の技術によれば、プローブ位置を決定するに際して電気的特性の配慮は無くスペースが優先されていたため、測定波形に影響がある位置にプローブが付けられがちであるという問題点があった。しかしながら、本発明によれば、伝送線路シミュレータを利用して、測定波形に影響を与えない位置にプローブを配置することができる。
【０１４９】
（７）第７の実施の形態について
上記した「発明の背景」における従来の技術のファンクションテスターは、検査プログラムの開発が難しい。
【０１５０】
ここで、本発明では、配線上の接続点にテストプローブを接続したときと、当該接続点にテストプローブを接続しないときのとの当該接続点における信号電圧の変化を考慮して、測定結果に補正をかけるようにした。即ち、テストプローブを接続することによって電圧波形が変わってしまうのでは何を検査しているか分からなくなるので、伝送線路シミュレーションで事前にチェックしておき、デバッグ時に詳細を追い込むなどの仕組みを作ることにより、機能検査装置の開発をよりスムーズにできる．
図１８には第７の実施の形態の説明に用いる回路図が示されているが、この図１８に示す回路図は、被試験基板２２の測定ネットとテストプローブとの簡単な等価回路である。テストプローブは、何らかのＲ成分（図におけるＲ２）やＣ成分（図におけるＣ２）を持つため、その影響で測定波形は多少なりとも変化する。
【０１５１】
ここで、プローブによる電圧変化の影響を考慮した補正の例について、図１９乃至図２１を参照しながら説明する。
【０１５２】
図１９に示すような等価回路で表わせるプローブで測定した被試験基板２２の信号波形は、プローブのＲ成分の影響によって、その信号電圧が変化する（図２０参照）。なお、図２０においては、プローブが無い場合の波形を実線で示し、プローブがある場合の波形を破線で示している。
【０１５３】
そこで、線路シミュレータを利用してプローブ部分を含む測定回路の影響を考慮した信号波形を作成し、被試験基板の実測結果を推測する。以下に、図２１に示すフローチャートを参照しながらその手順を示す。
【０１５４】
まず、テストプローブを含む測定回路部の等価回路を求める（ステップＳ２１０２）。
【０１５５】
次に、線路シミュレータにステップＳ２１０２で求めた結果を与え、線路シミュレーションによって、テストプローブを使うことによる測定電圧の変化分を補正した基準波形、即ち、測定回路部の電圧変化の影響を考慮した波形（基準波形）を作成する（ステップＳ２１０４）。
【０１５６】
そして、上記のようにして求めたシミュレーション結果たる基準波形を記憶する（ステップＳ２１０６）。
【０１５７】
こうして記憶した基準波形を用いて、被試験基板２２の実測結果と比較することにより、基板上の実際の信号波形を推測することができる。
【０１５８】
従来の技術によれば、プローブを含む測定回路部の影響で、実測される波形は実際の伝送線路上の波形と異なるという問題点があった。しかしながら、本発明によれば、適正な位置にプローブを配置しかつその位置情報も加味した伝送線路シミュレーションを行うことにより、プローブを含む測定回路の影響による誤差を除去または配慮した判定を行うことが可能となる。
【０１５９】
（８）第８の実施の形態について
上記した「発明の背景」における従来の技術のインサーキットテスターやファンクションテスターでは、検査基板と同等の動作速度で検査を行うことができない。
【０１６０】
ここで、本発明では、測定回路部の周波数特性を補償することによって、周波数の高い成分を安定に判定することができるようにした。
【０１６１】
図２２には実施の形態の説明に用いる回路図が示されているが、この図２２に示す回路図は、被試験基板２２の測定ネットとテストプローブとの簡単な等価回路である。テストプローブは、何らかのＲ成分（図２２におけるＲ２）やＣ成分（図２２におけるＣ２）を持つため、その影響で測定波形は多少なりとも変化する。
【０１６２】
ここで、周波数特性による変化を考慮する補正の例について、図２３乃至図２５を参照しながら説明する。
【０１６３】
図２３に示すような等価回路で表わせるプローブで測定した被試験基板２２の信号波形は、プローブのＲＣ成分の影響がローパスフィルタの役割を果たし、信号波形の立ち上がりに変化を及ぼす（図２４参照）。
【０１６４】
なお、図２４においては、プローブが無い場合の波形を実線で示し、プローブがある場合の波形を破線で示している。
【０１６５】
こうした信号波形の立ち上がりの変化を考慮するため、線路シミュレータを利用して基準波形を補正した信号波形を作成し、被試験基板の信号波形を推測する処理の手順を図２５に示すフローチャートを参照しながら説明する。
【０１６６】
まず、テストプローブを含む測定回路部の等価回路（図２３参照）を求める（ステップＳ２５０２）。
【０１６７】
次に、線路シミュレータにステップＳ２５０２で求めた結果を与え、線路シミュレーションによって、テストプローブによる信号波形の周波数特性による変化を補正した基準波形、即ち、測定回路部の周波数特性を考慮した波形を作成する（ステップＳ２５０４）。
【０１６８】
こうして作成した基準波形を、シミュレーション結果として記憶しておく（ステップＳ２５０６）。
【０１６９】
従来の技術によれば、実動作スピード（高速）での検査ができないものであり、プローブを含む測定回路部の周波数特性による影響が測定信号に含まれてしまうという問題点があった。しかしながら、本発明によれば、適正な位置にプローブを配置しかつその位置情報も加味した伝送線路シミュレーションを行うことにより、プローブを含む測定回路の周波数特性の影響による誤差を除去または配慮した判定が可能となる。
【０１７０】
（９）第９の実施の形態について
図２６には、上記した処理をソフトウエアで自動的に行なうシステムのブロック構成図が示されている。このシステムは、メイン制御部２６０２と、ＣＡＤデータＩ／Ｏ部２６０４と、プローブ情報処理部２６０６と、測定データ判定部２６１０と、検査ハードウェアＩ／Ｏ部２６０８とを有して構成されている。以下、上記した各構成要素について、詳細に説明する。
【０１７１】
まず、メイン制御部２６０２は、ＣＡＤデータＩ／Ｏ部２６０４、プローブ情報処理部２６０６、測定データ判定部２６１０ならびに検査ハードウェアＩ／Ｏ部２６０８の動作手順を制御する。また、メイン制御部２６０２は、ユーザーの指示受付や検査結果の表示なども行なう。
【０１７２】
次に、ＣＡＤデータＩ／Ｏ部２６０４は、ＴＰ、テストプローブ、配線長などのＣＡＤデータを自動的に本システムに読込む処理を行う。また、ＣＡＤシステムに不良情報を表示させるために、ＣＡＤデータＩ／Ｏ部２６０４は不良情報をＣＡＤデータとして出力する。
【０１７３】
次に、プローブ情報処理部２６０６は、信号波形に影響しない位置にテストプローブを配置する。また、プローブ情報処理部２６０６は、テストプローブを含む測定回路による影響を考慮する。
【０１７４】
次に、検査ハードウエアＩ／Ｏ部２６０８は、検査ハードウエアを制御して、検査プローブの指定、検査開始の指示などを行なう。また、検査ハードウエアＩ／Ｏ部２６０８は、ハードウエアから測定データ読み込んで検査ソフトウエアに取り込む。
【０１７５】
さして、測定データ判定部２６１０は、測定データを検査判定する。
【０１７６】
次に、ソフトウエアにより処理を自動で行なう手順を、図２７に示すフローチャートを参照しながら説明する。
【０１７７】
はじめに、検査準備の処理を行う（ステップＳ２７０２乃至ステップＳ２７０６）。即ち、まず、検査ソフトウエアシステムを使って、検査の準備を行なう。
【０１７８】
具体的には、ＣＡＤデータＩ／Ｏ２６０４より、ＣＡＤデータを自動的に本システムに取り込む（ステップＳ２７０２）。つまり、ドライバＩＣと負荷間のレイアウト接続情報、基板の層構成情報、部品や配線の線路モデルなど、テストプローブを含む線路シミュレーションに必要なデータを取り込む。
【０１７９】
次に、プローブ情報処理部２６０６でテストプローブの位置を決定する（ステップＳ２７０４）。つまり、テストプローブ位置候補を抽出する。具体的には、テストプローブを含む測定回路の影響を考慮した線路シミュレーションを行ない、信号波形に影響がないことを確認して、テストプローブ位置を決定する。なお、テストプローブ位置情報は、検査冶具作成データとしても外部出力することができる。また、従来手法での物理的制約を満たす位置候補については、ＣＡＤ上で抽出しておくことが好ましい（なお、テストプローブ位置候補の抽出は、本システムで行なってもよい）。
【０１８０】
次に、線路シミュレーション波形で得られた波形を格納する（ステップＳ２７０６）。
【０１８１】
上記のようにして、検査準備の処理を終了すると、基板測定の処理を行う（ステップＳ２７０８乃至ステップＳ２７１０）。つまり、被試験基板を測定し、反射を利用して良否判定や故障診断を行なう。
【０１８２】
具体的には、検査ハードウエアＩ／Ｏ部２６０８でハードウエアに測定開始の指示を出し、検査ハードウエアから測定データを取り込む（ステップＳ２７０８）。
【０１８３】
次に、測定データ判定部２６１０で、取り込んだデータの検査判定を行なう（ステップＳ２７１０）。ここで、不良情報などの検査判定の結果は、ＣＡＤデータＩ／Ｏ部２６０４をとおしてＣＡＤ上に表示させることができる。
【０１８４】
なお、検査判定の例としては、良否判定、故障個所の不良モードや故障個所の診断がある。
【０１８５】
従来の技術によれば、検査や、特に、故障診断において熟練者による作業を必要とするケースが多々あるという問題点があった。しかしながら、本発明によれば、検査や故障診断の一連の処理を自動化できるようになる。
【０１８６】
（１０）第１０の実施の形態について
図２８に示す基板上のレイアウトの例で、テストプローブ位置の伝播遅延の求め方を説明する。図２８の内容は、以下の（ａ）〜（ｃ）の３項目の内容を示している。
【０１８７】
（ａ）ドライバＩＣ（ＩＣ１）がダンピング抵抗（Ｒ１）を介してレシーバＩＣ（ＩＣ２）と接続されている。
【０１８８】
（ｂ）ＴＰ１はテストプローブ位置で、実際のレイアウト上では部品端子や配線ビアなどである。
【０１８９】
（ｃ）ｌ１はＩＣ１からＴＰ１までの配線長、ｌ２はＴＰ１からＩＣ２までの配線長を示す。
【０１９０】
次に、伝播遅延と配線長との関係についてであるが、その関係は、一般に図２９で示す式で知られている。
【０１９１】
従って、図２８の例では、伝播遅延の計算式は次のようになる。
【０１９２】
ＩＣ１とＴＰ１間：Ｔｄ１＝ｌ１＊√ε／ｃ
ＴＰ１とＩＣ２間：Ｔｄ２＝ｌ２＊√ε／ｃ
これらをもとに、ＣＡＤの情報からテストプローブ位置での伝播遅延を求めるフローチャートを図３０に示す。
【０１９３】
即ち、ＣＡＤ情報からレイアウト上の配線長や物理的にテストプローブが置ける位置を抽出したり、線路シミュレーションなどを用いて伝播遅延を計算することは一般に行なわれている。しかしながら、実動作（またはそれに近い状態）でのプリント基板検査でこれらを活用することは従来行われていないものであり、本発明はこの点を要旨の一つとするものである。
【０１９４】
以下、図３０のフローチャートを参照しながら、テストプローブ位置の伝播遅延をソフトウエアで求める処理の一例について説明する。
【０１９５】
まず、レイアウトＣＡＤから電気的ネットのレイアウト情報と基板の層構成情報を得る（ステップＳ３００２）。ここで、電気的ネットのレイアウト情報とは、ドライバ、ダンピング抵抗、負荷の位置情報およびそれらを接続している配線の構成要素（幅や長さ）、ビアのレイアウト情報などである。また、基板の層構成情報は、層数、各層の種別（電源／ＧＮＤ／信号）、基板材質、厚みなどである。
【０１９６】
次に、テストプローブ位置とドライバＩＣや負荷との配線長を算出する（ステップＳ３００４）。図２８に示す例では、ＩＣ１とＴＰ１間の配線長ｌ１と、ＴＰ１とＩＣ２間の配線長ｌ２を求める。なお、配線の形状については、途中から分岐して複数の負荷がつながっている場合もあるが、同様にしてドライバや負荷とテストプローブ位置間の配線長を求めればよい。また、これらの配線長の算出はＣＡＤで行なっておいてから本システムに渡してもよい。
【０１９７】
次に、基板の層構成から線路の単位長さあたりの伝播遅延時間を求める（ステップＳ３００６）。具体的には、ステップＳ３００２で得られた基板の層構成情報、ステップＳ３００４で得られた配線長、および各配線が属する層の情報をもとに、線路シミュレーションなどを使って、テストプローブ位置での伝播遅延時間を求める。
【０１９８】
従来の技術によれば、ガーバー出力図などから読みとる手法のため、精度や手間に問題があり、伝搬遅延については何らの手段もなく、テストプローブの位置情報に基づく配線の伝搬遅延を求めるのが困難であるという問題点があった。しかしながら、本発明によれば、ＣＡＤデータの配線情報（長さ、幅、基板層構成）から算出した伝搬遅延時間を検査プログラムに利用することができる。
【０１９９】
（１１）第１１の実施の形態について
上記した「発明の背景」において説明した従来の検査技術では、配線間にＩＣが存在するような回路で、そのＩＣの内部遅延を正確に検査することはできていない。その理由は、検査工程でＩＣの内部遅延を求めてタイミングの検査を行なうには、複雑な回路構成を理解する必要があるためである。
【０２００】
本発明は、回路シミュレータを利用してＩＣの内部遅延を正確に算出するようにしたものであり、被試験基板２２のＩＣのタイミング検査が容易に可能になる。
【０２０１】
以下、図３１乃至図３２を参照しながら、タイミング不良検査の一例について詳細に説明する。具体的には、デバイスのタイミング不良を検査する処理の手順を説明する。
【０２０２】
図３１に図示した回路に示すＩＣ２は、チップセレクト信号を受けると、ｐｉｎ１〜ｐｉｎ３のそれぞれのピンからＩＣ３へデータ信号を出力するデバイスである。
【０２０３】
従来の技術では、このＩＣ２がデバイスの能力通りのタイミングで信号を出力しているかを検査する方法として、チップセレクトにテスト用の低速信号を入力し、ＩＣ２から出力される信号（こちらも同様にテスト用の低速信号）を検査している。しかしこの検査方法では、そのデバイスが実動作においても正常に動作しているかどうかについて検査できていない。
【０２０４】
また、検査に要する時間も、低速信号を利用するために絶対的に増加している。
【０２０５】
これに対し、本発明では、このようなデバイスのタイミング検査も実動作状態で行なえるため、検査精度の向上を図ることができ、検査速度も速くなるため、コスト的なメリットも得られる。以下に、その処理の手順を図３２のフローチャートを参照しながら詳細に説明する。
【０２０６】
はじめに、事前準備について説明する。事前準備としては、まず、回路シミュレータのシミュレーションモデルを記憶したデータベース（ステップＳ３２０２）から、シミュレーションモデルを取り込む（ステップＳ３２０４）。
【０２０７】
一方、伝播遅延、配線長などの基板情報を記憶したデータベース（ステップＳ３２０６）から、基板データを取り込む（ステップＳ３２０８）。
【０２０８】
そして、ステップＳ３２０４において取り込んだシミュレーションモデルとステップＳ３２０８において取り込んだ基板データとを用いて回路シミュレーションを実行し（ステップＳ３２１０）、ＩＣ２にチップセレクト信号が入力されるその立ち上がりのタイミングとその信号に対してＩＣ２のｐｉｎ１〜ｐｉｎ３から出力される信号の立ち上がりのタイミングとに基づいてＩＣの内部遅延を算出し、その算出結果を基準データとして記憶する（ステップＳ３２１２）。
【０２０９】
次に、被試験基板２２の実測データとして、被試験基板２２の検査時にプローブＡのチップセレクト信号の入力をサーチして記憶するとともに、プローブＢの出力信号の立ち上がりのタイミングを測定して記憶しておく（ステップＳ３２１４）。
【０２１０】
そして、ステップＳ３２１４において記憶したプローブＡの実測データを取り込み（ステップＳ３２１６）、また、、ステップＳ３２１４において記憶したプローブＢの実測データを取り込んで（ステップＳ３２１８）、これら両者を比較して遅延時間の算出を行う（ステップＳ３２２０）。
【０２１１】
次に、ステップＳ３２２０で算出した遅延時間とステップＳ３２１２に記憶した基準データとを比較する（ステップＳ３２２２）。この比較処理により、ＩＣ２が実動作状態でデバイスの能力通りの遅延時間で機能しているのかどうかを検査することができる。
【０２１２】
即ち、ステップＳ３２２２における比較結果が所定の基準を満たすか否かに基づいて比較結果の判定を行い（ステップＳ３２２４）、デバイスが良品であると判定したり（ステップＳ３２２６）、あるいは、デバイスが不良品であると判定する（ステップＳ３２２８）。
【０２１３】
それから、ステップＳ３２２６ならびにステップＳ３２２８の判定結果を比較判定結果として記憶して（ステップＳ３２３０）、この検査の処理を終了する。
【０２１４】
従来の技術によれば、ＩＣの内部回路の伝搬遅延を検査することができないという問題点があった。しかしながら、上記したように、本発明によれば、実動作状態の基板で、ＩＣの内部回路の伝搬遅延の検査を行なうことができるようになる。
【０２１５】
また、従来の技術によれば、ＩＣの内部回路の伝搬遅延を予測することができないため、測定のタイミングマージンを大きくしているので検査スピードを上げることができないという問題点があった。しかしながら、上記したように、本発明によれば、基板の実動作のスピードで高速に検査を行うことができる。
【０２１６】
（１２）第１２の実施の形態について
次に、図３３を参照しながら、バス配線中のテストプローブ位置に関する伝播遅延を補正する第１２の実施の形態について説明する。
【０２１７】
まず、図３３に示すレイアウト状況は、次のとおりである。即ち、ＩＣ１とＩＣ２がバス配線で結ばれており、各配線のドライバ側にダンピング抵抗がある。また、ダンピング抵抗とＩＣ２との間にテストプローブ位置を設けている。また、ＩＣ１の各ドライバ端子と各ダンピング抵抗の距離や各ダンピング抵抗とテストプローブ位置との距離は一様ではない。
【０２１８】
ここで、ＩＣ１の各端子から同じタイミングで出力された信号をＴＰ１〜ＴＰ３のそれぞれのプローブ位置で測定した場合の波形を線路シミュレーションで得て（図３４ならびに図３５）、それを基準信号とすれば、ドライバからプローブまでの伝播遅延時間がバス上の各ネットで異なっていても、その違いを補正して正確な判定ができる。
【０２１９】
なお、図３４ならびに図３５においては、ＴＰ１のテストプローブ位置で測定した場合の波形を実線で示し、ＴＰ２のテストプローブ位置で測定した場合の波形を破線で示し、ＴＰ３のテストプローブ位置で測定した場合の波形を一点鎖線で示している。また、図３５は、図３４の領域Ｂ部分を拡大して示したグラフである。
【０２２０】
このようにテストプローブまでの伝播遅延が一様でない場合でも、線路シミュレーションを利用してドライバから各テストプローブまでの信号の伝播遅延とレシーバの反射波の伝播遅延を求めておけば、精度よくバス配線のタイミング検査の基準信号を用意することができる。
【０２２１】
なお、ＣＡＤシステムから同じバス配線に属する電気的ネットを得る手法であるが、例えば、部品端子にバス属性を持たせれば、それをもとに同じバスに属するネットを得ることができる。
【０２２２】
従来の技術によれば、ドライバ端子からテストプローブ位置までの距離が一様でない場合、バス配線の正確なタイミング不良の検査を行うことができないという問題点があった。しかしながら、本発明によれば、バス配線でドライバからプローブ位置までの距離が異なっている場合でも、配線の伝搬遅延を線路シミュレータを利用して補正することで、精度よくタイミング不良を検査することができる。
【０２２３】
【発明の効果】
本発明は、以上説明したように構成されているので、新規で有効に機能し得るプリント基板の回路機能を検査する検査方法、検査装置、プログラムおよび記録媒体を提供することができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明による検査装置の概念構成説明図である。
【図２】第１の実施の形態を説明するための回路図である。
【図３】第１の実施の形態を説明するための波形図である。
【図４】第３の実施の形態説明するための波形図である。
【図５】第３の実施の形態説明するための波形図である。
【図６】第４の実施の形態を説明するための回路図である。
【図７】第４の実施の形態を説明するための波形図である。
【図８】第４の実施の形態を説明するための波形図である。
【図９】第４の実施の形態を説明するためのフローチャートである。
【図１０】第５の実施の形態を説明するための回路図である。
【図１１】第５の実施の形態を説明するための波形図である。
【図１２】第５の実施の形態を説明するための波形図である。
【図１３】第５の実施の形態を説明するための回路図である。
【図１４】第５の実施の形態を説明するための回路図である。
【図１５】第５の実施の形態を説明するための説明図である。
【図１６】第６の実施の形態を説明するための回路図である。
【図１７】第６の実施の形態を説明するためのフローチャートである。
【図１８】第７の実施の形態を説明するための回路図である。
【図１９】第７の実施の形態を説明するための等価回路図である。
【図２０】第７の実施の形態を説明するための波形図である。
【図２１】第７の実施の形態を説明するためのフローチャートである。
【図２２】第８の実施の形態を説明するための回路図である。
【図２３】第８の実施の形態を説明するための等価回路図である。
【図２４】第８の実施の形態を説明するための波形図である。
【図２５】第８の実施の形態を説明するためのフローチャートである。
【図２６】第９の実施の形態を説明するためのブロック構成図である。
【図２７】第９の実施の形態を説明するためのフローチャートである。
【図２８】第１０の実施の形態を説明するための基板上のレイアウト図である。
【図２９】伝播遅延と配線長との関係を示す計算式である。
【図３０】第１０の実施の形態を説明するためのフローチャートである。
【図３１】第１１の実施の形態を説明するための基板上のレイアウト図である。
【図３２】第１１の実施の形態を説明するためのフローチャートである。
【図３３】第１２の実施の形態を説明するための基板上のレイアウト図である。
【図３４】第１２の実施の形態を説明するための波形図である。
【図３５】第１２の実施の形態を説明するための波形図である。
【符号の説明】
１０　　　　　プリント基板の検査装置ソフトウェアシステム
１１　　　　　マイクロコンピュータ
１２　　　　　検査システムメイン制御部
１３　　　　　ユーザーインターフェース（ＵＩ）
１４　　　　　Ｉ／Ｏ制御部
１５　　　　　判定準備部
１６　　　　　波形判定部
１７　　　　　ＣＡＤ　Ｉ／Ｏ
１８　　　　　Ｉ／Ｏ
１９　　　　　検査情報抽出部
２０　　　　　プリント基板の検査システムハードウェア部
２１　　　　　Ｉ／Ｏ
２２　　　　　検査対象のプリント基板（被試験基板）
２３　　　　　テストピンボード
２４　　　　　制御部２４
３０　　　　　プリント基板ＣＡＤ（プリント板ＣＡＤ）
４０　　　　　配置・配線情報
５０　　　　　不良情報
【図１】
2004132805.tif 000003
【図２】
2004132805.tif 000004
【図３】
2004132805.tif 000005
【図４】
2004132805.tif 000006
【図５】
2004132805.tif 000007
【図６】
2004132805.tif 000008
【図７】
2004132805.tif 000009
【図８】
2004132805.tif 000010
【図９】
2004132805.tif 000011
【図１０】
2004132805.tif 000012
【図１１】
2004132805.tif 000013
【図１２】
2004132805.tif 000014
【図１３】
2004132805.tif 000015
【図１４】
2004132805.tif 000016
【図１５】
2004132805.tif 000017
【図１６】
2004132805.tif 000018
【図１７】
2004132805.tif 000019
【図１８】
2004132805.tif 000020
【図１９】
2004132805.tif 000021
【図２０】
2004132805.tif 000022
【図２１】
2004132805.tif 000023
【図２２】
2004132805.tif 000024
【図２３】
2004132805.tif 000025
【図２４】
2004132805.tif 000026
【図２５】
2004132805.tif 000027
【図２６】
2004132805.tif 000028
【図２７】
2004132805.tif 000029
【図２８】
2004132805.tif 000030
【図２９】
2004132805.tif 000031
【図３０】
2004132805.tif 000032
【図３１】
2004132805.tif 000033
【図３２】
2004132805.tif 000034
【図３３】
2004132805.tif 000035
【図３４】
2004132805.tif 000036
【図３５】
2004132805.tif 000037