(57)【要約】【課題】デジタル信号受信装置において、入力信号レベルに関わらず、一定の応答時間で動作する自動利得制御回路を実現すること。【解決手段】選局信号発生部１が選局信号８を出力すると、チューナ部２は選局信号８に基づいて入力信号から所望のチャネルの信号を選択し、中間周波信号に周波数変換する。利得関数信号発生部４はアナログ／デジタル変換部３から得られたデジタルの中間周波信号から利得関数信号１０を算出する。制御部１２は利得制御関数を決定するパラメータ情報を供給する。利得制御信号発生部５Ｂは利得関数信号１０から利得制御信号を算出し、デジタル／アナログ変換部６を介してアナログの利得制御信号１１をチューナ部２に与える。復調処理部７は中間周波信号９を復調する。【選択図】　　　　図１
2004007136.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号受信装置で使用される自動利得制御回路であって、
入力信号から所望のチャネルの信号を選択した後、中間周波信号に周波数変換するチューナ部と、
前記中間周波信号から利得関数信号を算出する利得関数信号発生部と、
前記利得関数信号から利得制御信号を算出する利得制御信号発生部と、
前記入力信号と前記利得関数信号の線形性を補償するための制御情報を生成する制御部と、を具備し、
前記利得制御信号発生部は、
前記制御情報に基づき、前記利得制御信号を算出する関数のパラメータを決定する回路と、
前記関数のパラメータに基づき、前記利得関数信号から前記利得制御信号を算出する回路と、を備え、
前記チューナ部は、
前記利得制御信号に基づき、前記中間周波信号のレベルの制御を行う高周波増幅器回路を備えることを特徴とする自動利得制御回路。
【請求項２】
前記利得制御信号を算出する関数のパラメータを決定する回路は、
前記制御情報に基づいて、ある入力信号のレベル変動に対する前記利得関数信号の変化量が他の入力信号のレベルと比べて大きいときは、前記利得関数信号の変化量に対する前記利得制御信号の変化率を大きくし、
ある入力信号のレベルの変動に対する前記利得関数信号の変化量が他の入力信号のレベルと比べて小さいときは、前記利得関数信号の変化量に対する前記利得制御信号の変化率を小さくなるように前記関数のパラメータを決定することを特徴とする請求項１記載の自動利得制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログチューナを含む自動利得制御回路に係わり、特に入力レベル帯の違いによる入力信号レベルの変動に対する応答時間の変動の差を抑え、デジタル信号処理性能を改善した技術に関するものである。
【０００２】
【従来の技術】
情報通信分野のデジタル化は近年ますます進展し、放送、無線ＬＡＮ、ブルートゥースといったデジタル信号を用いた無線通信分野での実用化も始まっている。デジタル無線通信の受信器としてはマルチパス妨害に強いとともに、同一チャネル内に妨害波が存在する状況下でも、所望の信号を安定した受信できるものが望まれている。
【０００３】
図１０は従来の自動利得制御（ＡＧＣ）回路を中心とするデジタル信号受信装置の構成を示すブロック図である。このデジタル信号受信装置は点線部で示すようにアナログ信号処理手段とデジタル信号処理手段からなる。これらのアナログ信号処理手段とデジタル信号処理手段全体をデジタル信号受信装置と呼び、復調処理部を除いたものを自動利得制御回路と呼ぶ。
【０００４】
選局信号発生部１は選局信号８をチューナ部２に供給する。チューナ部２は選局信号８を基に入力信号から所望のチャネルの信号を抽出し、アナログの中間周波信号を出力する。アナログ／デジタル変換部（Ａ／Ｄ）３はアナログの中間周波信号をデジタルの中間周波信号９に変換する。
【０００５】
利得関数信号発生部４はデジタルの中間周波信号９を積分して信号レベルを平均化することにより利得関数信号１０を生成する。利得制御信号発生部５Ａはチューナ部２の利得を制御するために平均化された信号レベル、即ち利得関数信号１０に応じて利得制御信号を出力する。デジタル／アナログ変換部（Ｄ／Ａ）６はデジタルの利得制御信号をアナログの利得制御信号１１に変換し、チューナ部２に与える。
【０００６】
チューナ部２は利得制御信号１１の大きさに応じて所望のチャネルの信号を増幅する。復調処理部７はアナログ／デジタル変換部３を介した与えられたデジタルの中間周波信号９に対して、デジタル無線信号の変調方式に応じて復調処理を行う。
【０００７】
次にチューナ部２について説明する。図２はチューナ部２Ａの構成を示すブロック図である。このチューナ部２Ａは、第１段間同調回路（ＢＰＦ）２０、第１局部発振回路２１、高周波増幅回路２２、第１混合回路２３、第１次中間周波増幅回路２４を含んで構成される。
【０００８】
第１段間同調回路２０及び第１局部発振回路２１の制御に基づいて所望のチャネルの信号が入力信号から抽出される。第１段間同調回路２０で抽出された所望のチャネルの信号は利得制御信号１１に基づき高周波増幅回路２２において増幅され、その出力は第１混合回路２３に供給される。第１混合回路２３は高周波増幅回路２２の出力を第１局部発振回路２１からの第１の局部発振信号と混合して第１次中間周波信号に周波数変換する。第１次中間周波信号は第１次中間周波増幅回路２４に供給される。第１次中間周波増幅回路２４は第１次中間周波信号を所定のレベルに増幅する。第１次中間周波増幅回路２４の出力は図１０のアナログ／デジタル変換部３を介して利得関数信号発生部４及び復調処理部７へ供給される。
【０００９】
次に利得関数信号発生部４について説明する。図３は利得関数信号発生部４の構成を示すブロック図である。この利得関数信号発生部４は、レベル算出回路３１、基準レベル発生回路３２、減算器３３、ループフィルタ３４を含んで構成される。
【００１０】
レベル算出回路３１はチューナ部２より出力された中間周波信号９のレベルを算出するもので、その出力は減算器３３に供給される。基準レベル発生回路３２は復調処理部７に対して最適となるレベルの中間周波信号８を発生するもので、その出力は減算器３３に供給される。減算器３３はレベル算出回路３１の出力から基準レベル発生回路３２の出力を減じることによりレベル誤差信号を生成するもので、その出力はループフィルタ３４に供給される。ループフィルタ３４はレベル誤差信号を積分するもので、その出力は図１０の利得制御信号発生部５Ａに供給される。
【００１１】
次にループフィルタ３４について説明をする。図４はループフィルタ３４の構成を示すブロック図である。このループフィルタ３４は、利得信号増幅回路４１、加算器４２、遅延回路４３を含んで構成される。
【００１２】
利得信号増幅回路４１は図３の減算器３３からのレベル誤差信号を増幅するもので、その出力は加算器４２に供給される。加算器４２は利得信号増幅回路４１からのレベル誤差信号と遅延回路４３の出力である遅延したレベル誤差信号を加算するものであり、その出力はレベル誤差積分信号として遅延回路４３へ供給される。遅延回路４３は加算器４２からのレベル誤差積分信号を遅延させるものであり、その出力はループフィルタ３４の出力として図１０の利得制御信号発生部５Ａへ供給される。
【００１３】
このような構成のループフィルタ３４はレベル誤差信号を積分することで、急激な入力レベルの変動に伴う中間周波信号９の急激な変動を抑え、信号レベルを平均化させる機能を有する。このため図１０に示すデジタル信号処理手段において、安定した信号レベルでデジタル信号処理を行うことができる。図１０の自動利得制御回路の応答時間を制御するには、ループフィルタ３４内の利得信号増幅回路４１の増幅率を変化させることで可能である。利得信号増幅回路４１の増幅率を固定したときに、自動利得制御回路の応答時間が信号レベルによって変化するということは、利得信号増幅回路４１以外に要因があることを意味している。
【００１４】
図５（ａ）は入力信号レベルに対して利得関数信号をどのように設定するかを示した特性図であり、図５（ｂ）は利得制御信号に対する利得関数信号の関係を示す特性図である。図１０の利得制御信号発生部５Ａでは、図５（ｂ）の実線で示すように、利得関数信号の大きさに応じて利得制御信号の大きさを制御する。特に利得関数信号の変化量に対する利得制御信号の変化量は一定の値に保たれていた。即ち利得関数信号と利得制御信号との関係は線形関数に準じたものであった。
【００１５】
以上のようなデジタル信号受信装置の自動利得制御回路によれば、チューナ部２の同調回路において、隣接チャネルの不要な信号による歪の発生を防ぐことができる。また、利得制御信号１１を用いて利得制御を行うことにより、所望のチャネルの信号レベルを所定レベルに保つことができる。
【００１６】
【発明が解決しようとする課題】
以上のように自動利得制御回路は、アナログ信号を扱うチューナ部２と、デジタル信号を扱う利得関数信号発生部４及び利得制御信号発生部５Ａに大別できる。デジタル信号処理手段において利得関数信号１０の変化量に対する利得制御信号１１の変化量が一定な場合にも、アナログ信号処理手段によっては入力信号の変化量に対する利得関数信号１０の変化量が変化し、非線形な特性を示すことがある。このような非線形な特性が生じると、入力信号レベルによって自動利得制御回路の信号レベルが収束するまでの応答時間が変化することになる。このような場合は、入力信号レベルが変動する環境においては後段の復調処理部７で安定した信号レベルで復号処理ができなくなってしまう。
【００１７】
利得関数信号１０に対して利得制御信号１１が単調変化する自動利得制御回路において応答時間が変化するのは、アナログ信号回路で構成されたチューナ部２の入力信号の変化量に対する利得関数信号１０の変化量が、図５（ａ）の実線で示すように入力信号レベルによって変化し、信号を収束させるまでに自動利得制御回路のループを回る回数が変化するからである。
【００１８】
本発明は、このような従来の問題点に鑑みてなされたものであって、自動利得制御回路においてアナログ信号処理手段による入力信号レベルによる応答時間の変動を抑え、広い範囲の入力信号レベルで自動利得制御回路が一定の応答時間で動作する技術を実現することを目的とする。
【００１９】
【課題を解決するための手段】
本願の請求項１の発明は、デジタル信号受信装置で使用される自動利得制御回路であって、入力信号から所望のチャネルの信号を選択した後、中間周波信号に周波数変換するチューナ部と、前記中間周波信号から利得関数信号を算出する利得関数信号発生部と、前記利得関数信号から利得制御信号を算出する利得制御信号発生部と、前記入力信号と前記利得関数信号の線形性を補償するための制御情報を生成する制御部と、を具備し、前記利得制御信号発生部は、前記制御情報に基づき、前記利得制御信号を算出する関数のパラメータを決定する回路と、前記関数のパラメータに基づき、前記利得関数信号から前記利得制御信号を算出する回路と、を備え、前記チューナ部は、前記利得制御信号に基づき、前記中間周波信号のレベルの制御を行う高周波増幅器回路を備えることを特徴とするものである。
【００２０】
本願の請求項２の発明は、請求項１の自動利得制御回路において、前記利得制御信号を算出する関数のパラメータを決定する回路は、前記制御情報に基づいて、ある入力信号のレベル変動に対する前記利得関数信号の変化量が他の入力信号のレベルと比べて大きいときは、前記利得関数信号の変化量に対する前記利得制御信号の変化率を大きくし、ある入力信号のレベルの変動に対する前記利得関数信号の変化量が他の入力信号のレベルと比べて小さいときは、前記利得関数信号の変化量に対する前記利得制御信号の変化率を小さくなるように前記関数のパラメータを決定することを特徴とするものである。
【００２１】
ここで利得関数信号発生部は、利得関数信号ｘ＝Ｐ（ｍ）として、チューナ部の入力信号をｉ、中間周波信号をｍ、収束後の中間周波信号をｍｃ、チューナ部に与える利得制御信号をｃ、チューナ部の入出力関数をＦ（ｃ）＝Ｆ０・ｃ＋Ｆ１、利得制御信号発生部の入出力関数をＧ（ｘ）＝−Ｇ０・ｘ＋Ｇ１とすると、入力信号ｉと利得関数信号ｘの関係が、
ｘ＝Ｐ（ｍ）＝Ｇ−１（Ｆ−１（ｍｃ／ｉ））
＝（１／Ｇ０）・〔Ｇ１＋（Ｆ１／Ｆ０）−（ｍｃ／ｉ・Ｆ０）〕
を満足するものとすることができる。
【００２２】
【発明の実施の形態】
本発明の実施の形態における自動利得制御回路と、この回路を用いたデジタル信号受信装置とについて説明する。図１は本実施の形態における自動利得制御回路を含むデジタル信号受信装置の構成を示すブロック図であり、図１０に示すデジタル信号受信装置と同一部分は同一の符号を付けて説明する。このデジタル信号受信装置は選局信号発生部１、チューナ部２、アナログ／デジタル変換部（Ａ／Ｄ）３、利得関数信号発生部４、利得制御信号発生部５Ｂ、デジタル／アナログ変換部（Ｄ／Ａ）６、復調処理部７、制御部１２を含んで構成される。ここでチューナ部２をアナログ信号処理手段と呼び、選局信号発生部１、利得関数信号発生部４、利得制御信号発生部５Ｂ、復調処理部７、制御部１２を含む部分をデジタル信号処理手段と呼ぶ。
【００２３】
チューナ部２は、選局信号発生部１からの選局信号８に基づいて、入力された信号を周波数変換することにより、特定チャンネルの信号を選択するものであり、その出力はアナログの中間周波信号としてアナログ／デジタル変換部３に与えられる。アナログ／デジタル変換部３はアナログの中間周波信号をデジタルの中間周波信号９に変換し、利得関数信号発生部４及び復調処理部７に供給する。
【００２４】
利得関数信号発生部４は中間周波信号９を入力して利得関数信号１０を算出するものであり、その出力は利得制御信号発生部５Ｂに供給される。利得制御信号発生部５Ｂは制御部１２より出力された制御情報１３に基づいて、利得制御信号発生部５内部のパラメータを決定する回路によって利得制御関数を決定し、利得関数信号発生部４より出力された利得関数信号１０に基づいて利得制御信号を算出する。この利得制御信号はデジタル／アナログ変換部６を介してデジタル信号からアナログの利得制御信号１１に変換され、チューナ部２に供給される。
【００２５】
復調処理部７はアナログ／デジタル変換部３を介してチューナ部２より出力され中間周波信号９に基づき、デジタル無線信号の変調方式に応じて復調処理を行うものであり、復調した信号をデジタル信号受信装置の出力として外部に出力する。
【００２６】
制御部１２は、利得制御関数を決定するための制御情報１３を利得制御信号発生部５Ｂへ供給する。制御情報１３としては、（１）利得関数信号１０の変化量に対する利得制御信号１１の変化量を表す利得変化率情報、（２）利得関数信号１０と利得制御信号１１の特性における変曲点の個数を表す利得変化率数情報、（３）利得関数信号１０と利得制御信号１１の特性において変曲点が存在する箇所を表す利得変化位置情報等がある。
【００２７】
入力信号レベルに対する利得関数信号１０の変化率が非線形に変化することを抑え、入力信号に対して利得関数信号が入力信号レベルの広い範囲にわたって線形変化するように補正する利得制御信号発生部５Ｂの動作について、図６を用いて説明する。図６は自動利得制御回路において、各部の入出力関数と入出力信号を示した説明図である。
【００２８】
チューナ部２の入出力関数をＦ（ｃ）、利得制御信号発生部５Ｂの入出力関数をＧ（ｘ）、利得関数信号発生部４の入出力関数をＰ（ｍ）、入力信号をｉ、中間周波信号をｍ、利得関数信号をｘ、利得制御信号をｃとすると、各ブロックの入出力の関係は以下の式で表現できる。
【００２９】
ｍ＝Ｆ（ｃ）・ｉ　　　・・・（１）
ｘ＝Ｐ（ｍ）　　　　　　　・・・（２）
ｃ＝Ｇ（ｘ）　　　　　　　・・・（３）
ここでＰ（ｍ）は遅延回路を含んだ関数である。
上記（１），（２），（３）式より入力信号ｉと利得関数信号ｘの関係を求めると、次の（４）式のようになる。
ｘ＝Ｇ−１（Ｆ−１（ｍｃ／ｉ））　・・・（４）
【００３０】
ｍは時間の経過とともに収束し、ｍｃは収束後の中間周波信号を示す。ｍｃは利得制御信号発生部４内部の基準レベル発生回路で設定される基準レベルによって決まる値であり、前記基準レベルが変化しない限り変化しない値となる。
【００３１】
デジタル信号処理手段において同値の入力信号ｉに対して利得関数信号ｘの値を変化させるには（４）式の右辺を変化させればよく、これは（３）式の右辺である利得制御信号発生部５Ｂの入出力関数を変化させることによって可能となる。
【００３２】
利得制御信号発生部５Ｂを用いて入力信号ｉと利得関数信号ｘの関係を変化させる方法について具体的に説明する。定数Ｆ０、Ｆ１を用いて、チューナ部２の入出力関数Ｆ（ｃ）を（５）式のように近似して表現できる。
Ｆ（ｃ）＝Ｆ０・ｃ＋Ｆ１・・・（５
また利得制御信号発生部５Ｂの入出力関数Ｇ（ｘ）が図５（ｂ）の実線で示すように変化するとき、Ｇ（ｘ）は定数Ｇ０、Ｇ１を用いて（６）式のように表現できる。
Ｇ（ｘ）＝−Ｇ０・ｘ＋Ｇ１・・・（６
【００３３】
（１）式、（３）式、（５）式、（６）式より、入力信号ｉと利得関数信号ｘの関係式を求めると、次の（７）式のようになる。
ｘ＝（１／】０）・〔Ｇ１＋（Ｆ１／Ｆ０）−（ｍｃ／ｉ・Ｆ０）〕・・・（７）
【００３４】
この場合（７）式の入力信号ｉと利得関数信号ｘは、図５（ａ）の実線で示すような関係になる。入力信号ｉの変化量に対する利得関数信号ｘの変化量が大きく変わる点を変曲点とし、変曲点における利得関数信号ｘの大きさをｘｔｈとする。ｘｔｈより小さな利得関数信号ｘの範囲では入力信号ｉの変化量に対する利得関数信号ｘの変化量を変化率α２とする。そしてｘｔｈより大きな利得関数信号ｘの範囲では入力信号ｉの変化量に対する利得関数信号ｘの変化量は、α２とは異なる値α１をとる。
【００３５】
入力信号ｉと利得関数信号ｘの関係が上記のように非線形特性を示すとき、入力信号ｉのレベルと利得関数信号ｘが線形に変化する範囲を広げるには、変曲点での利得関数信号の値をｘｔｈより小さな値ｘ’ｔｈにすればよい。これは同一値の入力信号ｉに対して利得関数信号ｘの値がより大きな値を示すとともに、ｘｔｈより小さな利得関数信号のｘｔｈ近傍での変化率α２がα１に近い値をとるようにすることで可能となる。これは（７）式の右辺において変更可能な定数Ｇ０およびＧ１の値を大きくすることで実現できる。
【００３６】
利得関数信号がｘｔｈより小さいときの利得関数信号の変化量に対する利得制御信号の変化量をＧ０１とし、ｘｔｈより大きなときの利得関数信号の変化量に対する利得制御信号の変化量をＧ０２としたとき、図５（ｂ）の破線に示すようにＧ０２をＧ０１より大きくした制御関数によって上記のような制御を具現化できる。
【００３７】
なお図５（ｂ）において変曲点は一つである必要はなく、複数個設けることで、より広い入力信号レベルにおいて入力信号と利得関数信号の関係を線形変化に近づけることが可能である。
【００３８】
以上の説明では、利得制御信号発生部５Ｂでの制御を制御部１２からの制御情報１３をもとにパラメータ決定回路で決定した。しかし、予め利得制御信号発生部５Ｂの入出力関数を決定するパラメータの組み合わせを表にして蓄積しておき、パラメータの組み合わせ情報を選択するようにしてもよい。
【００３９】
以上の実施の形態では、図２に示すようにチューナ部２Ａへフィードバックする利得制御信号１１は一系統とした。しかし図７に示すようにチューナ部２Ｂとして第２段間同調回路（ＢＰＦ）７１、第２次中間周波増幅回路７２、第２混合回路７３、第２局部発振回路７４、第３次中間周波増幅回路７５を更に設け、利得制御信号分配部７０を介して利得制御信号を二系統に分け、利得制御信号をフィードバックすることもできる。
【００４０】
図７において、第２段間同調回路７１は第１次中間周波増幅回路２４より出力された第１次中間周波信号から所望のチャネルの信号のみを抽出するもので、その出力は第２次中間周波増幅回路７２に供給される。第２次中間周波増幅回路７２は利得制御信号発生部５Ｂから出力された利得制御信号１１に基づいて所望チャネルの信号を増幅するもので、その出力は第２混合回路７３に供給される。
【００４１】
第２混合回路７３は第２次中間周波増幅回路７２の出力を第２局部発振回路７４からの第２の局部発振信号と混合することにより、第２次中間周波信号に周波数変換するもので、その出力は第３次中間周波増幅回路７５に供給される。第３次中間周波増幅回路７５は第２次中間周波信号を所定のレベルに増幅するもので、その出力は中間周波信号９として図１のアナログ／デジタル変換部３を介して利得制御信号発生部４及び復調処理部７へ供給される。
【００４２】
図７の構成を有するチューナによる二系統フィードバック制御では、高周波増幅回路２２と第２次中間周波増幅回路７２への利得の分配を行うために利得制御信号分配部７０をチューナ部２Ｂの内部に設けた。しかし図８に示すように利得制御信号発生部５Ｂの後段に設けて、デジタル信号処理として利得分配することも可能である。
【００４３】
次にデジタルの利得二分配制御について図９を用いて説明する。レベルの小さな入力信号に対して熱雑音の影響を極力抑えるために、実線で示すように高周波増幅回路２２の利得を利得ｇ１に保ち、破線で示すように第２中間周波増幅回路７２の利得を変化させて利得を制御する。入力信号が大きくなるにつれて熱雑音の影響は小さくなるので、ある利得関数信号の値ｘｔｈを境に第２次中間周波増幅回路７２の利得を一定に保ち、高周波増幅回路２２の利得を利得ｇ１から下げて第２次中間周波増幅回路７２の利得による利得制御比率を高めていく。このとき利得制御信号１１の変化量に対する利得関数信号１０の変化量を変化率Ｇ０１、Ｇ０２のように複数設ける。そして、アナログ信号処理手段内の入力信号と利得関数信号１０の出力との非線形な関係に応じて、変曲点を境に上記変化率Ｇ０１、Ｇ０２を用いてデジタル信号処理手段内の制御を非線形にする。こうすると、デジタル信号受信装置全体として入力信号の広いレベル範囲で線形となる入出力特性が得られる。
【００４４】
同様に、第２次中間周波増幅回路７２の利得においても、必要に応じて変曲点を設けて第１次中間周波信号と利得関数信号の特性の非線形変化をより広い範囲の第１次中間周波信号レベルで線形変化にすることができる。
【００４５】
また、利得制御信号分配部７０は必ずしも利得制御信号発生部５Ｂの後段に設ける必要はなく、利得制御信号発生部５Ｂの前段に設けて利得二分配制御を行うことも可能である。
【００４６】
【発明の効果】
以上のように本発明による自動利得制御回路は、利得制御信号発生部において利得関数信号の変化量に対する利得制御信号の変化量を段階的に変化させることにより、入力信号の変化量に対する利得関数信号の変化量が線形変化する入力信号レベルの範囲を広げることができ、広い範囲の入力信号レベルで一定の応答時間を確保することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における自動利得制御回路を含むデジタル信号受信装置の構成図である。
【図２】チューナ部（その１）の内部構成を示すブロック図である。
【図３】利得制御信号発生部の内部構成を示すブロック図である。
【図４】利得制御信号発生部内のループフィルタの構成を示すブロック図である。
【図５】（ａ）はチューナ部において入力信号に対する利得関数信号の特性を示す説明図、
（ｂ）は利得制御信号発生部の入出力特性を示す説明図である。
【図６】自動利得制御回路において、各部の入出力関数と入出力信号を示した説明図である。
【図７】二系統フィードバック制御を行うチューナ部（その２）の内部構成を示すブロック図である。
【図８】デジタル信号処理手段に利得制御信号分配部を付加した場合のブロック図である。
【図９】利得制御信号分配部における利得の分配方法を示す説明図である。
【図１０】自動利得制御回路を含む従来のデジタル信号受信装置の構成を示すブロック図である。
【符号の説明】
１　選局信号発生部
２，２Ａ，２Ｂ　チューナ部
３　アナログ／デジタル変換部（Ａ／Ｄ）
４　利得関数信号発生部
５Ａ，５Ｂ　利得制御信号発生部
６　デジタル／アナログ変換部（Ｄ／Ａ）
７　復調処理部
８　選局信号
９　中間周波信号
１０　利得関数信号
１１　利得制御信号
１２　制御部
１３　制御情報
２０　第１段間同調回路
２１　第１局部発振回路
２２　高周波増幅回路
２３　第１混合回路
２４　第１次中間周波増幅回路
３１　レベル算出回路
３２　基準レベル発生回路
３３　減算器
３４　ループフィルタ
４１　利得信号増幅回路
４２　加算器
４３　遅延回路
７０　利得制御信号分配部
７１　第２段間同調回路
７２　第２次中間周波増幅回路
７３　第２混合回路
７４　第２局部発振回路
７５　第３次中間周波増幅回路
【図１】
2004007136.tif 000003
【図２】
2004007136.tif 000004
【図３】
2004007136.tif 000005
【図４】
2004007136.tif 000006
【図５】
2004007136.tif 000007
【図６】
2004007136.tif 000008
【図７】
2004007136.tif 000009
【図８】
2004007136.tif 000010
【図９】
2004007136.tif 000011
【図１０】
2004007136.tif 000012