(57)【要約】【課題】本発明は、半導体パッケージを積層する際の、各基板相互における接続ランド相互の位置ずれ量を抑制して、高精度化を図った積層型半導体装置の製造方法を提供する。【解決手段】ベース基板１４と天井基板１５との間に、半導体チップ１０が実装された半導体素子領域Ｇａと接続ランド４と貫通孔７が形成される層間接続領域Ｇｂを備えた複数の配線基板２と、半導体チップが挿通可能な開口部Ｓと位置合わせ用バンプ８を備えた複数の中間基板１３を用意し、中間基板の表面に接着剤層を形成する第１の工程と、ベース基板に対して中間基板の位置合わせ用バンプと配線基板の貫通孔とをずらしながら位置合わせて交互に積層し最上部に天井基板を位置合わせして積層する第２の工程と、この積層体を熱圧着して接着剤層の接着剤を熱硬化させ積層型半導体装置を成形する第３の工程とを具備する。【選択図】    図２
2004186494.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板と天井基板との間に、半導体素子が実装された半導体素子領域と接続ランドと掛止部が形成される層間接続領域をそれぞれ主面上に備えた複数の配線基板と、上記半導体素子が挿通可能な開口部と、接続ランドと、上記掛止部と噛合して掛合する掛合部を備えた複数の中間基板とをそれぞれ用意し、
上記中間基板の表面に接着剤層を形成する第１の工程と、
上記ベース基板に対して、上記中間基板の掛合部と配線基板の掛止部とをずらしながら位置合わせて交互に積層し、かつこの積層体の最上部に天井基板を位置合わせして積層する第２の工程と、
これら中間基板、ベース基板および天井基板からなる積層体を熱圧着して上記接着剤層の接着剤を熱硬化させ積層型半導体装置を成形する第３の工程と
を具備することを特徴とする積層型半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体パッケージを積層接続して形成した積層型半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、フラッシュメモリーを搭載した小型のメモリーカードが、デジタルスチルカメラや携帯情報端末等の携帯情報機器用として急速に市場を拡大している。特に、デジタルカメラの分野では既に主流になりつつあり、ＭＤやフロッピーディスクの代替としてその位置を固めようとしている。
【０００３】
このような背景の中、小型メモリーカードは、さらに大記録容量や小型軽量化および低コスト化等が求められており、様々なメモリＩＣのパッケージ構造や、実装構造が提案されている。
【０００４】
上記メモリーカードは、一般にＴＳＯＰ（Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）等の薄型モールドパッケージをベース基板にはんだ付けする方法や、ベアチップをワイヤボンディングやフリップチップ実装方法等によって、ベース基板に直接接続する方法がとられている。
【０００５】
しかしながら、同一面積に搭載できる容量は半導体チップ（半導体素子）のサイズで決定してしまうことから、さらに大容量化を進めるためには、半導体チップを３次元的に積層する実装構造を考える必要がある。
【０００６】
このような半導体装置は、薄い配線基板に半導体チップを実装した半導体パッケージを積層するが、配線基板相互は離間しなければならず、そのため配線基板相互間に中間基板を介在させる。そして、この配線基板と中間基板をはんだ接合することにより、配線基板相互の電気的および構造的な接合を得られる。
【０００７】
以下、従来構想の積層型半導体装置の製造方法について説明する。
図６は、３次元実装構造の半導体装置を組み立てるべく治具上にセットした状態を示す断面図であり、図７は治具上に組み立てられた３次元実装構造の半導体装置を示す断面図である。
【０００８】
図中２０は、はんだ等のバンプ２２を備え、かつ接続ランド２１が形成される薄板構造の配線基板１８の表面上に、フリップチップ法を用いて半導体チップ１９が実装され、パッケージ化された複数（ここでは４個）の半導体パッケージ２０である。
【０００９】
これら半導体パッケージ２０の相互間には中間基板２７が介在され、互いに交互に、かつ上下方向に積層される。上記中間基板２７は、配線基板１８に実装された半導体チップ１９が挿入される開口部Ｓを備えている。
【００１０】
この中間基板２７にもはんだ等のバンプ２２を備えた接続ランド２１が形成されていて、それぞれのバンプ２２を介して上記配線基板１８と中間基板２７が電気的、構造的に接続される。
【００１１】
積層された半導体パッケージ２０のうちの最下部のものは、ベース基板２３のバンプ２２と接続ランド２１を介して、かつ最上部の半導体パッケージ２０は、天井基板２８に形成される接続ランド２１を介して、それぞれ電気的、構造的に接続される。
【００１２】
上記配線基板１８は、ガラスエポキシ樹脂材等からなる絶縁基板の表面に、銅薄膜からなる配線パターン２４が形成されている。この配線パターン２４の所定箇所に半導体チップ１９が異方性導電膜（ＡＣＦ）２５を用いて取付けられ、金材等の導電材料であるバンプ２６を介してフリップチップ接続される。
【００１３】
半導体チップ１９と配線基板１８、中間基板２７、ベース基板２３および天井基板２８相互の隙間および半導体チップ１９の側面はエポキシ等の樹脂２９で封止されている。
【００１４】
半導体チップ１９と配線基板１８、中間基板２７、ベース基板２３および天井基板２８の所定位置には位置合わせ孔３０が設けられていて、互いの基板の位置合わせ孔の全てが連通する。
【００１５】
積層実装方法の点からなお説明すれば、４個の半導体チップ１９をフリップチップ接続によりそれぞれ配線基板１８に実装して４個の半導体パッケージ２０を形成する。
【００１６】
そして、組み立て用治具Ｚに立設されるピン２９に位置合わせ孔３０を介挿し各基板における接続ランド２１の位置合わせをしながら、ベース基板２３上に半導体パッケージ２０と中間基板２８を順次、マウントし積層していく。最後に、天井基板２８が載る。
【００１７】
このとき、ベース基板２６、中間基板２７および天井基板２８にはエポキシ樹脂２９を供給しておく。半導体パッケージ２０を４段積層後、真空プレス装置に投入し、それぞれの接続ランド２１相互の接続を行うと同時に樹脂２９を硬化させることにより積層型半導体装置が完成する。
【００１８】
【発明が解決しようとする課題】
この３次元実装構造の積層型半導体装置では、４層の積層半導体パッケージ２０として、接続ランド２１のバンプ２２を介して接続する構造であるため、電気的な導通を正確に確保するためには各接続ランド２１相互でずれ量を所定値（例えば、５０μｍ）以内に保つ必要がある。
【００１９】
しかしながら、この積層方式は配線基板１８等に位置合わせ孔３０を設け、この位置合わせ孔をピン２９に介挿して位置合わせを行っている。位置合わせ孔２９周面とピン３０周面との間にはクリアランスが必要である。
【００２０】
そのため、接続される接続ランド２１相互の積層ずれ量が、クリアランスの分だけ発生し、上記所定値を越えることもある。この状態で半導体パッケージ２０を積層して積層型半導体装置を製造してしまうと、電気的な導通不良を発生する虞れがある。
【００２１】
本発明は、上記事情に着目してなされたものであり、その目的とするところは、半導体パッケージを積層する際の、各基板相互における接続ランド相互の位置ずれ量を抑制して、高精度化を図った積層型半導体装置の製造方法を提供しようとするものである。
【００２２】
【課題を解決するための手段】
上記課題を解決し目的を達成するために、本発明の積層型半導体装置の製造方法は、ベース基板と天井基板との間に半導体素子が実装された半導体素子領域と接続ランドと掛止部が形成される層間接続領域をそれぞれ主面上に備えた複数の配線基板と、半導体素子が挿通可能な開口部と、接続ランドと、掛止部と噛合して掛合する掛合部を備えた複数の中間基板とをそれぞれ用意し、
中間基板の表面に接着剤層を形成する第１の工程と、ベース基板に対して中間基板の掛合部と配線基板の掛止部とをずらしながら位置合わせて交互に積層しかつこの積層体の最上部に天井基板を位置合わせして積層する第２の工程と、これら中間基板、ベース基板および天井基板からなる積層体を熱圧着して接着剤層の接着剤を熱硬化させ積層型半導体装置を成形する第３の工程とを具備する。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図面にもとづいて説明する。
図１は、半導体パッケージの構成を説明する縦断側面図である。
この半導体パッケージ１は、厚さが５０μｍ程度のたとえばガラスエポキシ樹脂材からなる配線基板２を備えている。この配線基板２の主面上には、厚さが１８μｍ程度の銅等の配線パターン３および、直径φ３００μｍ程度の接続ランド４が形成されている。
【００２４】
上記接続ランド４の表面には、厚さが１０μｍ程度のはんだ等からなるバンプ５がメッキにより設けられている。そして、接続ランド４にははんだ等からなるバンプ６が形成され、配線基板２の裏面に突出している。
【００２５】
また、配線パターン３の所定箇所には、厚さが６０μｍ程度に形成され可撓性を有する半導体チップ（半導体素子）１０が、高さ１０μｍ〜３０μｍのバンプ１１を介してフリップチップ接合により実装されている。
【００２６】
この半導体チップ１０をフリップチップ接合する際は、樹脂中に導電粒子を分散配置させた異方性導電膜（ＡＣＦ）１１を間に介在させる。そのうえで、例えば１８０℃の温度で熱圧着することにより、半導体チップ１０と配線基板２との電気的接続が行えるとともに樹脂封止も行える。
【００２７】
なお、フリップチップ接合については、上述の熱圧着以外にも、はんだ接続法や圧着接続法等を適宜用いることができる。また、フリップチップボンディングの代用として、シングルポイントボンディング等の接続方法を適宜選択し、配線基板２と半導体チップ１０を接続してもよい。
【００２８】
上記配線基板２は、半導体チップ１０が実装される半導体素子領域Ｇａと、この領域の周囲もしくは左右両側に上記接続ランド４が設けられる層間接続領域Ｇｂを備えている。
【００２９】
特に、層間接続領域Ｇｂには、接続ランド４相互の位置ずれを防止するための掛止部である貫通孔７と、この貫通孔の近傍部位に位置合わせ用バンプ８が複数、形成されている。
【００３０】
上記貫通孔７と位置合わせ用バンプ８は、互いの直径が同一、もしくはバンプ８よりも貫通孔７が大きく形成される。このことにより、後述するようにして配線相互を積層した際に、配線基板２の貫通孔７とバンプ８に対して他の基板に形成されるバンプと貫通孔が確実に嵌合するようになっている。
【００３１】
上記貫通孔７とバンプ８相互を確実に嵌合させるために、貫通孔７の周囲には突部９が形成されている。上記突部９は、たとえば高さ２５μｍ程度のはんだ等の金属メッキが施されてなる。
【００３２】
上記突部９は、金属メッキを用いるばかりでなく、この代用としてレジスト等の樹脂材を貫通孔７の周囲に沿って充填してもよく、突部９を形成するにあたって適宜選択できる。
【００３３】
つぎに、このようにして構成される半導体パッケージ１を複数個（ここでは４個）積層して積層型半導体装置を得る製造方法の第１の実施の形態について説明する。
図２は、積層する以前（組み立て前）の状態の半導体装置の断面図、図３は組み立てして完成した状態の積層型半導体装置の断面図である。
【００３４】
先に図１で説明したように一体に形成された４個の半導体パッケージ１が、それぞれ半導体チップ１０を下面側に向け、配線基板２をその上面側に向けて用意される。
【００３５】
各半導体パッケージ相互間には中間基板１３が介在され、これらが交互に積層される。上記中間基板１３には、半導体チップ１０を収容する開口部Ｓが設けられ、積層した状態で半導体チップに接触しないように設計されている。
【００３６】
上記中間基板１３上の所定位置に複数の接続ランド４が配設され、この表面には、厚さが１０μｍ程度のはんだ等からなるバンプ５がメッキにより設けられている。そして、接続ランド４には中間基板１３の裏面側に突出するはんだ等のバンプ６が形成されている。
【００３７】
また、中間基板１３の所定部位には掛合部である位置決め用バンプ６が形成されている。この位置決め用バンプ８は、半導体パッケージ１相互間に中間基板１３を介在させた状態で上記配線基板２に設けられる貫通孔７と正しく対向する位置にある。
【００３８】
さらに、中間基板１３における接続ランド４の近傍部位には掛止部である貫通孔７が設けられている。この貫通孔７の周囲に沿って、高さ２５μｍ程度のはんだ等の金属メッキからなる突部９が設けられている。
【００３９】
中間基板１３の貫通孔７も、半導体パッケージ１相互間に中間基板１３を介在させた状態で配線基板２に設けられる位置決め用バンプ８と対向する位置にある。そして、中間基板１３における貫通孔７と位置決め用バンプ８の直径の関係も、配線基板における貫通孔７とバンプ８の直径の関係と同一になっている。
【００４０】
各中間基板１３の両面は、接着剤を所定の厚さで覆う接着剤層１６が形成される。この接着剤層１６は、接続ランド４を覆うとともに、バンプ５とほぼ同一の厚さで覆う。そして、バンプ６，８の先端がわずかに突出し、上記貫通孔７に充填してこれを完全に閉塞している。
【００４１】
上述した半導体パッケージ１と中間基板１３との積層とともに、これらの最下部にはベース基板１４が重ねられ、最上部には天井基板１５が重ねられる。なお、最下部の中間基板１３とベース基板１４との間には、ダミー半導体パッケージ１８が介在される。
【００４２】
このダミー半導体パッケージ１８は、配線パターンを不要とし、かつ半導体チップを備えていない基板１９を用意し、上記配線基板２と同一位置に全く同様構造のバンプ６，８が形成される接続ランド４および貫通孔７を備えている。その両面は接着剤層１６で覆われ貫通孔７は接着剤で閉塞される。
【００４３】
上記半導体パッケージ１を構成する配線基板２と中間基板１３、天井基板１５と配線基板２、中間基板１３とダミー半導体パッケージ１８の基板１９およびベース基板１４は、平板状の治具Ｚａ上に互いに重ね合わされる。
【００４４】
そして、それぞれの基板２、１３、…に形成される接続ランド４がバンプ６によって互いに電気的に接合され、かつ接着剤層１６によって接合および封止され積層型半導体装置が得られる。
【００４５】
つぎに、上述の４個の半導体パッケージ１を積層して形成する積層型半導体装置の製造方法について説明する。図４は、積層型半導体装置の製造方法のフローチャート図である。
【００４６】
ステップＳ１として、図１に示した半導体チップ１０をパッケージ化する以前の構成の配線基板２と、図２に示した接着剤層１６を形成する以前の構造の中間基板１３と、ダミー半導体パッケージ１８と、ベース基板１４および天井基板１５をそれぞれ製造する。
【００４７】
ステップＳ２として、中間基板１３と、ダミー半導体パッケージ１８のそれぞれ両面と、ベース基板１４および天井基板１５のそれぞれ片面に接着剤を塗布して接着剤層１６を形成する。（第１の工程）
ステップＳ３として、各配線基板２に対してそれぞれ半導体チップ１０を図１で説明したようにパッケージ化し、半導体パッケージ１を製作する。ここでは、４個の半導体パッケージ１が得られる。
【００４８】
ステップＳ４として、ベース基板１４上にダミー半導体パッケージ１８を重ね合わせ、この上に順次、中間基板１３と半導体パッケージ１を交互に積層する。このとき、半導体パッケージ１と中間基板１３の位置合わせ用バンプ８と貫通孔７を視覚認識により位置合せをして配置する。
【００４９】
たとえば、位置がずれて重ね合わされる場合には、掛合感が得られるまで中間基板１３を位置合わせする。位置が合うと、位置合わせ用バンプ８と貫通孔７とが掛合してずらすことができなくなるので、そこで位置合せが完了する。
【００５０】
互いの貫通孔７と位置合わせ用バンプ８の位置と設定条件から、それぞれの接続ランド４に相対的な位置ずれの発生する余地がない。最後に、これら半導体パッケージ１と中間基板１３の積層体の最上部に、天井基板１５を位置合せをして配置する。（第２の工程）
ステップＳ５として、積層状態にある半導体パッケージ１等を真空プレス機に投入する。プレス条件としてたとえば、真空度４．０ｋＰａ以下、温度１８０℃で６０分間、荷重３．０ＭＰａ程度の圧力で加圧し熱圧着を行わせる。したがって、積層型半導体装置が完成する。（第３の工程）
上述の製造方法を採用することにより、半導体パッケージ１、中間基板１３、ベース基板１４および天井基板１５等を積層接続する際に、認識による位置合せが可能であり、従来構想のように位置合わせをピン２９にて行う場合に困難であった精密な位置決めが可能となる。
【００５１】
また、層間接着時には接着剤の流れや熱応力により発生し易い位置ずれも確実に抑止して、所定仕様に合致した積層型半導体装置を効率よく生産することができる。
【００５２】
図５は、積層型半導体装置の製造方法の、第２の実施の形態を説明する図である。
ここに示される配線基板２Ａに半導体チップ１０を実装した半導体パッケージ１Ａと、中間基板１３Ａと、ベース基板１４Ａと、天井基板１５Ａおよびダミー半導体パッケージ１８Ａは、基本的には先に図１ないし図３で説明したものと同一構成であリ、同一部に同番号を付して新たな説明を省略する。
【００５３】
相違点として、各基板２Ａ、１３Ａ、…の少なくとも左右両側部が外方に延在されている。これらの延在量は、各基板とも全て同一であり、その延在部分に位置合わせ用孔ａが設けられる。当然、位置合わせ用孔ａの位置は正確に出されていて、互いの基板を積層した状態で、互いに対向した位置にある。
【００５４】
一方、先に図６および図７で説明したような位置決め用治具Ｚを用意して、図２と図３で説明した順に各基板２Ａ、１３Ａ、…相互を積層する。すなわち、各基板２Ａ、１３Ａ、…の位置合わせ用孔ａを位置決め用治具Ｚのピン２９に介挿すればよい。
【００５５】
すなわち、各基板２Ａ、１３Ａ、…相互に設けられる貫通孔７と位置合わせ用バンプ８との位置合わせは、視覚認識にばかり限るものではなく、従来構想と同様、ピン１７による位置合せを併用しても可能である。
このときも、ピン１７とのクリアランスの範囲内で各基板を２Ａ，１３Ａ、…をずらしながら掛合感が得られるまで位置合せを行うことは勿論である。
【００５６】
【発明の効果】
以上説明したように本発明によれば、簡便な方法で生産効率よく積層でき、しかも接続ランドにおける位置ずれに起因する接続不良のない積層型半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る、半導体パッケージの断面側面図。
【図２】同実施の形態に係る、積層型半導体装置の組み立て前の断面図。
【図３】同実施の形態に係る、積層型半導体装置の組み立て後の断面図。
【図４】同実施の形態に係る、積層型半導体装置の製造方法のフローチャート図。
【図５】他の実施の形態に係る、積層型半導体装置の断面図。
【図６】従来構想の積層型半導体装置の組み立て前の断面図
【図７】従来構想の積層型半導体装置の組み立て後の断面図
【符号の説明】
１０…半導体チップ（半導体素子）、Ｇａ…半導体素子領域、４…接続ランド、７…貫通孔（掛止部）、Ｇｂ…層間接続領域、２…配線基板、Ｓ…開口部、８…位置合わせ用バンプ（掛合部）、１３…中間基板、１４…ベース基板、１５…天井基板、１６…接着剤層、１０…半導体パッケージ。
【図１】
2004186494.tif 000003
【図２】
2004186494.tif 000004
【図３】
2004186494.tif 000005
【図４】
2004186494.tif 000006
【図５】
2004186494.tif 000007
【図６】
2004186494.tif 000008
【図７】
2004186494.tif 000009