(57)【要約】【課題】周辺回路構成を複雑化することなく部分書き込みを可能としたアクティブマトリクス表示装置を提供する。【解決手段】アクティブマトリクス表示装置は、行列配置した画素を含む画素アレイ部１と、画素を行単位で順次選択する走査回路２と、各画素に対応するドットデータをシリアルに含む画像信号を受け入れ、選択された画素に該ドットデータを書き込む信号回路３とを備える。信号回路３は、書き換えるべき画素に対応するドットデータを含む一方書き換えない画素に対応するドットデータを含んでおらずその代りに飛越量を規定したスキップデータを含んだ画像信号を受け入れる。該ドットデータ及びスキップデータを逐次処理し、飛越量に応じて書き換え不要の画素を飛越しながら書き換えるべき画素にのみ対応するドットデータを書き込む。【選択図】　　　図１
2004029538.tif 000002
【特許請求の範囲】
【請求項１】
画素が行列状に配されたパネルと、
上記パネル上の画素を行単位で順次選択する走査回路と、
各画素の書き換えの有無を表わすステータス部及び各画素に書き込む画像データを表わすデータ本体部とからなる画像データを逐次受け入れ、選択された各画素のうちステータス部により書き換え有りとされた画素に対してのみ対応する画像データを書き込み、残りの画素は飛び越すようにした信号回路と、
を備えるアクティブマトリクス表示装置。
【請求項２】
行列配置した画素を含む画素アレイ部と、
画素を行単位で順次選択する走査回路と、
各画素に対応するドットデータをシリアルに含む画像信号を受け入れ、選択された画素に該ドットデータを書き込む信号回路とを備えたアクティブマトリクス表示装置において、
前記信号回路は、書き換えるべき画素に対応するドットデータを含む一方書き換えない画素に対応するドットデータを含んでおらずその代りに飛越量を規定したスキップデータを含んだ画像信号を受け入れ、
該ドットデータ及びスキップデータを逐次処理し、飛越量に応じて書き換え不要の画素を飛越しながら書き換えるべき画素にのみ対応するドットデータを書き込むことを特徴とするアクティブマトリクス表示装置。
【請求項３】
前記信号回路は、ともにステータス部とデータ部からなる同一フォーマットのドットデータ及びスキップデータを含む画像信号を受け入れ、
ステータス部によりドットデータとスキップデータを識別し、
識別されたスキップデータのデータ部から、飛び越すべき画素の個数を表わす飛越量を得る一方、
識別されたドットデータのデータ部から、書き換えるべき画素の輝度情報を抽出することを特徴とする請求項２記載のアクティブマトリクス表示装置。
【請求項４】
前記信号回路は、飛び越すべき画素の個数が一個のスキップデータで規定可能な最大数を越えている時、目標の飛越量に到達するまで連続的に入力されるスキップデータを処理して画素の飛越しを実行することを特徴とする請求項３記載のアクティブマトリクス表示装置。
【請求項５】
前記信号回路は、行単位で飛越量を規定する行スキップデータを含む画像信号を受け入れ、該行スキップデータに応じて行単位でドットデータの書き込みを飛越し可能なことを特徴とする請求項２記載のアクティブマトリクス表示装置。
【請求項６】
前記信号回路は、該ドットデータ及び該スキップデータを含む画像信号を処理して行列配置した画素を部分的に書き換える部分書換動作を行なうフレームと、該ドットデータを含む画像信号を処理して行列配置した画素を全面的に書き換える全面書換動作を行なうフレームとを、所定の割合で混合することを特徴とする請求項２記載のアクティブマトリクス表示装置。
【請求項７】
前記信号回路に対して該ドットデータ及び該スキップデータを含む画像信号を供給する信号処理回路を含んでおり、
該信号処理回路は、注目画素に対応する現フレームの画像データと前フレームの画像データとの差分を検出し差分値を出力する差分検出手段と、
該差分検出手段により出力された差分値が所定の閾値以上であるか否かを判別する判別手段と、
該判別手段により上記差分値が所定の閾値以上であると判別されたとき、画素の書き換え有りを示すステータスデータと現フレームの画像データとによりドットデータを生成し、該差分検出手段により出力された差分値が所定の閾値未満であるとき、画素書き換え無しを示すステータスデータと次に書き換えるべき画素までの飛越し量を規定する飛越量とによりスキップデータを生成する出力データ生成手段とからなることを特徴とする請求項２記載のアクティブマトリクス表示装置。
【請求項８】
注目画素に対応する現フレームの画像データと前フレームの画像データとの差分を検出し差分値を出力する差分検出手段と、
上記差分検出手段により出力された差分値が所定の閾値以上であるか否かを判別する判別手段と、
上記判別手段により上記差分値が所定の閾値以上であると判別されたとき、画素の書き換え有りを示すステータスデータと現フレームの画像データとにより出力データを生成し、上記差分検出手段により出力された差分値が所定の閾値未満であるとき、画素の書き換え無しを示すステータスデータと次に書き換えるべき画素までの飛越し量を規定する飛越量とにより出力データを生成する出力データ生成手段と、
を備える信号処理装置。
【請求項９】
画素が行列状に配されたパネルを備えたアクティブマトリクス表示装置の駆動方法であって、
上記パネル上の画素を行単位で順次選択する手順と、
各画素の書き換えの有無を表わすステータス部及び各画素に書き込む画像データを表わすデータ本体部とからなる画像データを逐次受け入れる手順と、
選択された各画素のうちステータス部により書き換え有りとされた画素に対してのみ対応する画像データを書き込み、残りの画素は飛び越す手順とを行なう、
アクティブマトリクス表示装置の駆動方法。
【請求項１０】
行列配置した画素を含む画素アレイ部と、画素を行単位で順次選択する走査回路と、各画素に対応するドットデータをシリアルに含む画像信号を受け入れ、選択された画素に該ドットデータを書き込む信号回路とを備えたアクティブマトリクス表示装置の駆動方法であって、
書き換えるべき画素に対応するドットデータを含む一方書き換えない画素に対応するドットデータを含んでおらずその代りに飛越量を規定したスキップデータを含んだ画像信号を受け入れる手順と、
該ドットデータ及びスキップデータを逐次処理し、飛越量に応じて書き換え不要の画素を飛越しながら書き換えるべき画素にのみ対応するドットデータを書き込む手順とを行なうことを特徴とするアクティブマトリクス表示装置の駆動方法。
【請求項１１】
注目画素に対応する現フレームの画像データと前フレームの画像データとの差分を検出し差分値を出力する差分検出手順と、
上記差分検出手順により出力された差分値が所定の閾値以上であるか否かを判別する判別手順と、
上記判別手順により上記差分値が所定の閾値以上であると判別されたとき、画素の書き換え有りを示すステータスデータと現フレームの画像データとにより出力データを生成し、上記差分検出手順により出力された差分値が所定の閾値未満であるとき、画素の書き換え無しを示すステータスデータと次に書き換えるべき画素までの飛越し量を規定する飛越量とにより出力データを生成する出力データ生成手順と、
を有する信号処理方法。
【請求項１２】
画素が行列状に配されたパネルを備えるアクティブマトリクス表示装置を駆動するために実行されるコンピュータプログラムであって、
上記パネル上の画素を行単位で順次選択する手順と、
各画素の書き換えの有無を表わすステータス部及び各画素に書き込む画像データを表わすデータ本体部とからなる画像データを逐次受け入れる手順と、
選択された各画素のうちステータス部により書き換え有りとされた画素に対してのみ対応する画像データを書き込み、残りの画素は飛び越す手順とを含む、
コンピュータプログラム。
【請求項１３】
行列配置した画素を含む画素アレイ部と、画素を行単位で順次選択する走査回路と、各画素に対応するドットデータをシリアルに含む画像信号を受け入れ、選択された画素に該ドットデータを書き込む信号回路とを備えたアクティブマトリクス表示装置を駆動するために実行されるコンピュータプログラムであって、
書き換えるべき画素に対応するドットデータを含む一方書き換えない画素に対応するドットデータを含んでおらずその代りに飛越量を規定したスキップデータを含んだ画像信号を受け入れる手順と、
該ドットデータ及びスキップデータを逐次処理し、飛越量に応じて書き換え不要の画素を飛越しながら書き換えるべき画素にのみ対応するドットデータを書き込む手順とを有することを特徴とするコンピュータプログラム。
【請求項１４】
コンピュータによって実行される信号処理プログラムであって、
注目画素に対応する現フレームの画像データと前フレームの画像データとの差分を検出し差分値を出力する差分検出手順と、
上記差分検出手順により出力された差分値が所定の閾値以上であるか否かを判別する判別手順と、
上記判別手順により上記差分値が所定の閾値以上であると判別されたとき、画素の書き換え有りを示すステータスデータと現フレームの画像データとにより出力データを生成し、上記差分検出手順により出力された差分値が所定の閾値未満であるとき、画素の書き換え無しを示すステータスデータと次に書き換えるべき画素までの飛越し量を規定する飛越量とにより出力データを生成する出力データ生成手順とを有する
信号処理プログラム。
【請求項１５】
請求項１２に記載したコンピュータプログラムを格納した記憶媒体。
【請求項１６】
請求項１３に記載したコンピュータプログラムを格納した記憶媒体。
【請求項１７】
請求項１４に記載した信号処理プログラムを格納した記憶媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアクティブマトリクス表示装置及び画像信号処理装置に関する。より詳しくは、動画表示を行なう場合などフレーム毎に変化の生じた画素に画像データを書き込んでいく部分書き込み方式あるいは差分書き込み方式を採用したアクティブマトリクス表示装置に関する。又、部分書き込みを可能とする画像信号の生成もしくは処理を行なう画像信号処理装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス表示装置はフラットタイプであり、ＣＲＴに代わる次世代ディスプレイとして開発が進められている。図７は、従来のアクティブマトリクス表示装置の一般的な構成を示す模式的なブロック図である。図示する様に、この表示装置は画素アレイ部１とこれを駆動する周辺回路部２３とで構成されている。画素アレイ部１と周辺回路部２３は同一基板上に形成される場合と、別体として構成する場合がある。画素アレイ部１は行状のゲート線Ｘと列状の信号線Ｙと両者の交差部に配置した行列状の画素とを含んでいる。個々の画素はＴＦＴなどのスイッチング素子により駆動される。ＴＦＴのゲート電極は対応するゲート線Ｘに接続し、ソース電極は対応する信号線Ｙに接続し、ドレイン電極は対応する画素に接続している。
【０００３】
周辺回路部２３は垂直シフトレジスタ２Ｘと水平シフトレジスタ３Ｙとサンプリングスイッチ群３１とを含んでいる。垂直シフトレジスタ２Ｘは各ゲート線Ｘを介して画素を行単位で順次選択する。サンプリングスイッチ群３１はビデオラインＶＬと各信号線Ｙとの間に介在する複数のサンプリングスイッチを含んでいる。ビデオラインＶＬには外部の信号源から画像信号が供給される。画像信号は各画素に対応したドットデータを含み、時系列一次元構成となっている。水平シフトレジスタ３Ｙは、順次サンプリングスイッチを開閉駆動して、画像信号をビデオラインＶＬから各信号線Ｙにサンプリングし、選択された行の画素に対して点順次で対応するドットデータを書き込んでいく。
【０００４】
この様に、従来のアクティブマトリクス表示装置は時系列一次元の画像信号を点順次で画素に書き込んでいく点順次駆動型が一般的である。場合によっては、サンプリングスイッチ群３１と各信号線Ｙとの間に一行分のラッチ回路を設け、選択された画素の行に、線順次で画像信号を書き込む線順次駆動型もある。従来のアクティブマトリクス表示装置は、画像入力形式がＣＲＴと同じ時系列一次元であり、一フレーム毎に点順次で全画素を更新している。この方式は、画素数が増えるに連れ、サンプリングクロック周波数の増大化を招く。
【０００５】
【発明が解決しようとする課題】
アクティブマトリクス表示装置は次のフレームまで画素の輝度がそのまま維持される特徴があり、いわゆるホールド特性を有している。ホールド特性は、動画の品質においては動きぼけの原因になるが、この特性を積極的に使って、動画などを表示する際にフレーム差分だけを更新する方式が提案されており、例えば特開２０００−２８４７５５に開示されている。図８を参照して、フレーム差分だけを更新する部分書換方式の原理を簡潔に説明する。図８はｎ番目のフレーム（ｎＦ）からｎ＋１番目のフレーム（ｎ＋１Ｆ）に切り換わる画面のパタンを類型的に表わしている。画面中で円形のオブジェクトは移動物体を表わし、縦長型のオブジェクトは静止物体を表わしている。（Ａ）はカメラ固定の場合で、移動物体のみがｎＦとｎ＋１Ｆとの間で変化している。この様に、移動物体が画面の一部にのみ存在する場合、フレーム差分成分が画面全体に対して最も少なくなる。この場合、フレーム差分のみを更新することで、動画表示が可能になる。（Ｂ）の場合、移動物体を追尾する様にカメラも移動している。この時には画面中の静止物体が総体的にフレーム間で変化することになる。（Ｃ）の場合移動物体とは無関係にカメラが移動している。この時には、フレーム間で移動物体及び静止物体の両方が変化する。（Ｂ）及び（Ｃ）の場合、カメラが動く為原理的にはフレーム差分成分が画面全体を占めることになるが、実際には元々の画面に空間的な冗長度があり、その分差分の占める割合も減る。従って、（Ａ）〜（Ｃ）のいずれのパタンでも、フレーム差分だけを各フレーム書き換え、全画面の書換は数フレーム〜数十フレーム周期で行なうことが可能になる。この様な部分書換と全面書換を混合することで、ほぼ各フレームの書き換え画素数は差分画素数だけで済む。仮に、差分画素数が全体の１０％とすれば、サンプリングクロック周波数（ドットクロック）も１／１０に低速化できる。
【０００６】
図９は部分書き込みを可能としたアクティブマトリクス表示装置の一例を示すブロック図である。図７に示した先の従来例と対応する部分には対応する参照番号を付して理解を容易にしている。図示の例は、点順次駆動型の表示装置で部分書換を行なう様に、水平シフトレジスタに代えて水平アドレッシング回路３Ａを採用したものである。図７の点順次駆動方式では、水平シフトレジスタ３Ｙが順次サンプリングスイッチを開閉制御している。これに対し、図９の水平アドレッシング回路３Ａは必要なサンプリングスイッチのみを開閉制御する為、ランダムスキャニングを行なっている。水平アドレッシング回路３Ａには画像信号に加え、アドレス信号も供給される。アドレス信号は書き換えを必要とする画素の位置を指定するものである。水平アドレッシング回路３Ａはこのアドレス信号に応じてサンプリングスイッチをランダムアクセスし、必要な画素のみにドットデータをランダムアクセスで書き込む。図９に示した部分書換を行なうことで、ドットデータの転送速度を低減化できるというメリットが得られる。仮に、画像形式が６０フレーム／秒、７２０×４８０画素の点順次走査の場合、ドットデータの転送速度（ドットクロック）は約２５ＭＨｚとなる。ＣＲＴと同じ時系列一次元入力の場合、アクティブマトリクス表示装置では垂直方向に約３０ＫＨｚで動作するシフトレジスタが必要であり、水平方向では約２５ＭＨｚで動作する水平シフトレジスタが必要になる。これは、画像が静止画であっても動画であっても変わらない。ここで、差分画素数が全体の１０％とすればドットクロックも１／１０に低速化可能である。この方法なら、データ転送速度の低減に効果があり、又画像入力側の符号化信号と組み合わせて効率のよい表示形式を構成できる。
【０００７】
しかしながら、差分画像を表示する為、メモリと同様なランダムアドレッシングを採用すると、パネルに対して画像入力に加えアドレス入力も必要となる。そうすると、表示装置に対する外部入力端子数が増える。又、表示装置側においても水平アドレッシング回路内にアドレスデコーダなどが必要となり、周辺回路が複雑化する。その為、表示装置の周辺回路部分の規模が大きくなり好ましくない。更にランダムアドレッシングでは、水平／垂直ともにアクセス周波数がドット周波数（数十ＭＨｚ）となり、アドレッシング動作の確実性が危うくなるとともに、パネル内の配線長による伝搬遅延やノイズの問題も大きくなり、必ずしも適切とは言えない。この様にフレーム間で変化した部分だけを書き換える方式において、書き換えるべき画素に対しメモリと同様なランダムアドレッシングを行なうことは、必ずしも賢明な方式とは言えず、解決すべき課題となっている。
【０００８】
図１０は、ランダムアドレッシングを模式的に表わしている。図では画素をドット（〇印）で表わしてある。黒ドットは書き換えるべき画素であり、白ドットは書き換え不要な画素を示している。個々の画素の位置は絶対アドレスで与えられており、ある基準点からの絶対的な距離／方向で、書き換えるべき画素を指定する。この絶対アドレス情報に基づき、水平アドレッシング回路３Ａはサンプリングスイッチ群をランダムスキャンし、所望の画素にドットデータを書き込んでいく。例えば、黒ドットは（Ｘ１，Ｙ２）、（Ｘ２，Ｙ４）、（Ｘ３，Ｙ６）といった絶対アドレスで特定される。しかしながら、ランダムアドレッシングでは、次の画素を点灯する際、前の画素からの距離／方向ともランダムになってしまう。極端な場合、例えば画面左上から画面右下といった様に最も離れたところにスキャンする場合、これをドットクロックの数ＭＨｚの速度で行なうことは、集積度の高いメモリならともかく、物理的にある程度の面積を持ったアクティブマトリクス表示装置では困難である。
【０００９】
【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明は周辺回路構成を複雑化することなく部分書き込みを可能としたアクティブマトリクス表示装置を提供することを目的とする。係る目的を達成するために以下の手段を講じた。即ち、本発明に係るアクティブマトリクス表示装置は、画素が行列状に配されたパネルと、上記パネル上の画素を行単位で順次選択する走査回路と、各画素の書き換えの有無を表わすステータス部及び各画素に書き込む画像データを表わすデータ本体部とからなる画像データを逐次受け入れ、選択された各画素のうちステータス部により書き換え有りとされた画素に対してのみ対応する画像データを書き込み、残りの画素は飛び越すようにした信号回路とを含む。
【００１０】
また、本発明は、行列配置した画素を含む画素アレイ部と、画素を行単位で順次選択する走査回路と、各画素に対応するドットデータをシリアルに含む画像信号を受け入れ、選択された画素に該ドットデータを書き込む信号回路とを備えたアクティブマトリクス表示装置において、前記信号回路は、書き換えるべき画素に対応するドットデータを含む一方書き換えない画素に対応するドットデータを含んでおらずその代りに飛越量を規定したスキップデータを含んだ画像信号を受け入れ、該ドットデータ及びスキップデータを逐次処理し、飛越量に応じて書き換え不要の画素を飛越しながら書き換えるべき画素にのみ対応するドットデータを書き込むことを特徴とする。好ましくは、前記信号回路は、ともにステータス部とデータ部からなる同一フォーマットのドットデータ及びスキップデータを含む画像信号を受け入れ、ステータス部によりドットデータとスキップデータを識別し、識別されたスキップデータのデータ部から、飛び越すべき画素の個数を表わす飛越量を得る一方、識別されたドットデータのデータ部から、書き換えるべき画素の輝度情報を抽出する。この場合、前記信号回路は、飛び越すべき画素の個数が一個のスキップデータで規定可能な最大数を越えている時、目標の飛越量に到達するまで連続的に入力されるスキップデータを処理して画素の飛越しを実行する。また、前記信号回路は、行単位で飛越量を規定する行スキップデータを含む画像信号を受け入れ、該行スキップデータに応じて行単位でドットデータの書き込みを飛越し可能である。さらに前記信号回路は、該ドットデータ及び該スキップデータを含む画像信号を処理して行列配置した画素を部分的に書き換える部分書換動作を行なうフレームと、該ドットデータを含む画像信号を処理して行列配置した画素を全面的に書き換える全面書換動作を行なうフレームとを、所定の割合で混合する。
【００１１】
又本発明に係る信号処理装置は、注目画素に対応する現フレームの画像データと前フレームの画像データとの差分を検出し差分値を出力する差分検出手段と、上記差分検出手段により出力された差分値が所定の閾値以上であるか否かを判別する判別手段と、上記判別手段により上記差分値が所定の閾値以上であると判別されたとき、画素の書き換え有りを示すステータスデータと現フレームの画像データとにより出力データを生成し、上記差分検出手段により出力された差分値が所定の閾値未満であるとき、画素の書き換え無しを示すステータスデータと次に書き換えるべき画素までの飛越し量を規定する飛越量とにより出力データを生成する出力データ生成手段とを備えている。
【００１２】
本発明に係るアクティブマトリクス表示装置は、アドレス情報と画像信号を別々の系統から受け入れる必要がない。本発明のアクティブマトリクス表示装置は、ドットデータとスキップデータを合成した画像信号に基づき、部分書き込みを行なうことができる。合成画像信号は、書き換えるべき画素に対応するドットデータを含む一方書き換えない画素に対応するドットデータを含んでおらず、その代わりに飛越量を規定したスキップデータを含んでいる。ドットデータとスキップデータを混合したシリアルの画像信号を逐次処理し、飛越量に応じて書き換え不要の画素を飛越しながら書き換えるべき画素にのみ対応するドットデータを書き込む。本発明では、書き換えるべき画素にアドレッシングする際、従来の様に絶対アドレスではなく飛越量という相対アドレスを利用してアクセスしている。ドットデータとスキップデータをシリアルに混合した画像信号を受け入れることで、従来の様に絶対アドレス情報と画像信号を別系統で入力する必要がなくなる。又、シリアル画像信号中では、ドットデータ及びスキップデータはともにステータス部とデータ部からなる同一フォーマットとなっている。ステータス部によりドットデータとスキップデータを識別し、識別されたスキップデータのデータ部から飛び越すべき画素の個数を表わす飛越量（相対アドレス）を得ている。この相対アドレスにより、飛越し走査で部分書換を実現している。
【００１３】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明に係るアクティブマトリクス表示装置の構成並びに動作を示す模式図である。（Ａ）に示す様に、本アクティブマトリクス表示装置は、画素アレイ部１と走査回路２と信号回路３とで構成されている。画素アレイ部１は行状のゲート線Ｘと列状の信号線Ｙと両者の交差部に配された行列状の画素とを含んでいる。係る構成を有する画素アレイ部１はフラットパネルとして構成することができる。個々の画素を駆動する為、ＴＦＴなどのスイッチング素子も、パネルに集積形成されている。画素としては、所定の間隙を介して対向配置した画素電極と対向電極との間に液晶を保持した液晶セルを利用することができる。
【００１４】
走査回路２はゲート線Ｘに接続されており、画素を行単位で順次選択する。信号回路３は、各画素に対応するドットデータをシリアルに含む画像信号を受け入れ、選択された画素にドットデータを書き込む。この目的で、信号回路３はサンプリングスイッチ群３１を備えている。走査回路２及び信号回路３は、画素アレイ部１を構成するパネルに周辺回路として内蔵させることが可能である。場合によっては、画素アレイ部１のみでパネルを構成し、周辺回路部は別基板として接続する様にしてもよい。
【００１５】
特徴事項として、信号回路３は飛越し制御部３２を備えており、「セルフアドレッシング」で部分書き込みを実現している。飛越し制御部３２は各サンプリングスイッチに画像信号を供給するとともに、その開閉をセルフアドレッシング方式で制御している。具体的には、飛越し制御部３２は、書き換えるべき画素に対応するドットデータを含む一方書き換えない画素に対応するドットデータを含んでおらずその代わりに飛越量を規定したスキップデータを含んだ画像信号を受け入れる。飛越し制御部３２は、ドットデータ及びスキップデータを逐次処理し、飛越量に応じて書き換え不要の画素を飛越しながら書き換えるべき画素にのみ対応するドットデータを書き込む。
【００１６】
飛越し制御部３２は、共にステータス部とデータ部からなる同一フォーマットのドットデータ及びスキップデータを含む画像信号を受け入れる。飛越し制御部３２は、ステータス部によりドットデータとスキップデータを識別する。識別されたスキップデータのデータ部から、飛び越すべき画素の個数を表わす飛越量を得る一方、識別されたドットデータのデータ部から、書き換えるべき画素の輝度情報を抽出する。飛越し制御部３２は、飛び越すべき画素の個数が一個のスキップデータで規定可能な最大数を越えている時、目標の飛越量に到達するまで連続的に入力されるスキップデータを処理して画素の飛越しを実行する。好ましくは、飛越し制御部３２は、行単位で飛越量を規定する行スキップデータを含む画像信号を受け入れ可能である。この場合、行スキップデータに応じて行単位でドットデータの書き込みを飛越し可能にできる。尚、本実施形態では走査回路２及び信号回路３は、ドットデータとスキップデータを含む画像信号を処理して行列配置した画素を部分的に書き換える部分書換動作と、ドットデータのみを含む画像信号を処理して行列配置した画素を全面的に書き換える全面書換動作を選択的に行なうことができる。本実施形態では、部分書換動作を行なうフレーム（差分フレーム）と、全面書換動作を行なうフレーム（リフレッシュフレーム）とを所定の割合で混合可能である。例えば毎フレーム部分書換動作を実行するとともに、数フレーム〜数十フレーム周期で全面書換動作を行なう。
【００１７】
（Ｂ）は、飛越し走査を表わした模式図である。画素を〇印のドットで示してある。黒ドットが書き換えるべき画素で白ドットが書き換え不要の画素を表わしている。一番目の黒ドットから二番目の黒ドットまでの間に書き換え不要な白ドットが７個介在している。本発明では、最初の黒ドットから次の黒ドットまで飛越し走査を行なうことで、部分書き換えを実現している。飛越量はスキップデータで与えられる。通常の画像信号は、最初の黒ドットデータの後７個の白ドットデータが続きその後二番目の黒ドットデータとなる。本発明では、２個の黒ドットデータの間に挿入された７個の白ドットデータの代わりにスキップデータが置き換わる。このスキップデータは初めの黒ドットから次の黒ドットまでの飛越量を表わしている。図示の例では、スキップデータは飛越量が画素の個数で７となっている。この様に、本発明では書き換えるべき画素を指定する為従来の様な絶対アドレスではなく飛越量という相対アドレスを用いている点に特徴がある。
【００１８】
図２はドットデータとスキップデータの具体的な構成を示す模式図である。（Ａ）に示す様に、ドットデータはパラレル９ビット構成となっており、ＭＳＢがステータス部（フラグ）となり、残るＬＳＢまでの８ビットがデータ部を構成している。フラグとなるＭＳＢが０の場合、書き換え有りを表わし当該パラレル９ビットデータがドットデータであることを表わしている。ステータス部に続くデータ部は該当する画素の輝度を表わしている。通常、データ部は当該画素に書き込まれるべき階調データである。本実施例の場合、データ部は８ビット構成であり、２５６階調のデータを書き込むことができる。図示の例では、階調データは１６進表示でＥ０となっている。Ｅ０は十進表示で２２４である。従って、画素は階調レベル２２４に相当する輝度に書き換えられることになる。
【００１９】
（Ｂ）はスキップデータを表わしている。スキップデータは（Ａ）に示したドットデータと同一フォーマットでありパラレル９ビット構成となっている。ステータス部のＭＳＢが１である時、書き換え無しを表わし、当該パラレル９ビットデータがドットデータではなくスキップデータであることを指標している。スキップデータの本体部は８ビット構成で飛越量を表わしている。具体的には、飛び越すべき画素の個数を２８＝２５６個まで指定可能である。図示の例の場合、飛越量はＥ０＝２２４となっている。従って、このスキップデータは２２４画素飛越して次の画素にアドレッシングすべきことを指示している。尚、飛越量が最大数２５６を越える場合には、スキップデータを連続させることで、所望の飛越量を実質的に指定することができる。
【００２０】
通常の画像データは例えば８ビット構成で２５６階調を表現する。本発明では、これに１ビット加え画像データを９ビット構成としている。下位８ビットは通常の画像データに割り振り、ＭＳＢは書き換えの有無をインデックス化している。書き換え有りなら、下位８ビットは通常の画像データとして扱い、表示画素へ書き込まれる。書き換え無しの場合、飛び越すべき画素数を示す飛越量を下位８ビットに入れる。この方法だと最高２５６ドットまで飛び越すことができる。以上の様なステータスビットの追加により、画像データ（ドットデータ）と飛越量データ（スキップデータ）を同一フォーマットで画像信号に混合することができる。これにより、新たなアドレスバスを追加せずに済み、効率よく部分書換による表示が行なえる。又、書き換えのインデックスが連続して無しのスキップデータを供給すれば、連続飛越しが実現し、結果的に任意の距離だけ飛越し走査を行なうことができる。この様にして画面の書換スピードの低減化を主たる目的とした部分書換を実現できる。その際、飛越し構造による相対アドレス指定により、部分書換を効率よく行なうことができる。
【００２１】
図３は、ドットデータとスキップデータを混合した合成画像信号を生成する信号処理部４を表わす模式的なブロック図である。信号処理部４は図１に示した画素アレイ部１、走査回路２及び信号回路３とともにアクティブマトリクス表示装置の一部として包含させることができる。あるいは、信号処理部４は別体とし、その出力である合成画像信号を図１に示したアクティブマトリクス表示装置に供給する様にしてもよい。
【００２２】
信号処理部４は原画像信号Ａ（例えばデジタルビデオ信号）を処理してドットデータとスキップデータを含む合成画像信号Ｄを生成する。この目的で、信号処理部４はフレームメモリ４１、ディレイ４２、フレームメモリ４３、差分検出部４４、判別部４５、画像データ生成部４６、飛越データ生成部４７及び合成部４８を含んでいる。フレームメモリ４１は現フレームの画像データを格納する。フレームメモリ４３は現フレームの画像データを遅延処理して得られた前フレームの画像データを格納する。差分検出部４４は、現フレームの画像データと前フレームの画像データとの差分をドット単位で検出し、差分値を出力する。判別部４５は差分検出部４４により出力された差分値が所定の閾値以上であるか否かを判別する。この閾値は例えば０レベルから５レベルまで適応的に設定可能である。すなわち、表示すべき絵柄に応じて閾値を適応的に変更することができる。例えば絵柄の平坦な部分には高い閾値レベルを設定することが考えられる。判別部４５により差分値が所定閾値以上であると判別された時、画像データ生成部４６は画素書き換え有りを示すステータスデータと現フレームの画像データＡとにより出力データＢ（ドットデータ）を生成する。差分検出部４４により出力された差分値が所定閾値未満である時、飛越データ生成部４７は画素書き換え無しを示すステータスデータと次に書き換えるべき画素までの飛越し量を規定する飛越量データとにより出力データＣ（スキップデータ）を生成する。合成部４８はドットデータＢとスキップデータＣを混合し、シリアルな合成画像信号Ｄを得る。この様にして生成された合成画像信号Ｄは信号回路に供給される。
【００２３】
図４は図３に示した信号処理部の動作説明に供するタイミングチャートである。（Ａ）は原画像信号Ａを表わしている。原画像信号は８ビット構成のドットデータＤをシリアルに含んでいる。このうち、ドットデータＤ０，Ｄ１，Ｄ２，Ｄ６，Ｄ７，Ｄ８，Ｄ９は書き換えが必要とされたドットデータであり、ハッチングを付したドットデータＤ３，Ｄ４，Ｄ５は書き換え不要とされたドットデータである。（Ｂ）は画像データ生成部４６から出力されたドットデータ列Ｂを表わしている。画像データ生成部４６は書き換えが必要とされたドットデータＤ０，Ｄ１，Ｄ２，Ｄ６，Ｄ７，Ｄ８，Ｄ９に対してそれぞれステータスビットを付加した上で出力している。その際、書き換え不要とされたドットデータＤ３，Ｄ４，Ｄ５は脱落している。（Ｃ）は飛越データ生成部４７から出力されたスキップデータＣを表わしている。飛越データ生成部４７は書き換え不要とされたドットデータＤ３，Ｄ４，Ｄ５をカウントし、これらの代わりとしてスキップデータＳを出力する。スキップデータＳは３個のドットデータＤ３，Ｄ４，Ｄ５に対応した飛越量ｎ＝３をデータ本体部に格納している。（Ｄ）は合成部４８から出力された合成画像信号Ｄを表わしている。合成部４８はＦＩＦＯを備え、ドットデータＤ及びスキップデータＳを時系列順に整形した上で、シリアルな合成画像信号Ｄを出力している。図示の例では、ドットデータＤ２とＤ６の間に３ドットの飛越を示すステップデータＳが挿入されている。
【００２４】
図５は、図１に示したアクティブマトリクス表示装置の具体的な構成を示すブロック図である。理解を容易にする為、図１と対応する部分には対応する参照番号を付してある。本実施例に係る表示装置はＭ行Ｎ列の画素アレイ部１と走査回路２と信号回路とで構成されている。図示する様に、信号回路はサンプリングスイッチ群３１と飛越し制御部３２とで構成されている。飛越し制御部３２はセレクタ３２１とデコーダ３２２とで構成されている。デコーダ３２２は分離部３２２１と計数部３２２２とアドレスレジスタ（ＡＤＲ）３２２３とで構成されている。
【００２５】
分離部３２２１はステータス部（フラグ）を参照してシリアル画像データをドットデータＤとスキップデータＳに分離する。ドットデータＤはサンプリングスイッチ群３１に供給され、対応する画素に書き込まれる。又、ドットデータＤはアドレスレジスタ３２２３にも供給され、その値を順次インクリメントする。アドレスレジスタ３２２３は書き換え対象となる画素のアドレスを逐次格納更新するものである。一方スキップデータＳは計数部３２２２に入力され、データ本体部に含まれる飛越量が読み取られる。アドレスレジスタ３２２３は計数部３２２２から入力される飛越量に応じてレジスタ内容の数値を飛越し更新する。セレクタ３２１はアドレスレジスタ３２２３から逐次出力されるアドレス情報に従い、サンプリングスイッチを開閉制御する。その際、アドレスレジスタ３２２３で指定されたアドレスに対応するサンプリングスイッチのみ開閉動作される為、飛越し走査が可能になる。
【００２６】
尚、アドレスレジスタ３２２３は最大値が一行分に含まれる画素の個数Ｎに設定されている。換言すると、アドレスレジスタ３２２３は信号線Ｙの本数を順にＮまで数える様になっている。アドレスレジスタ３２２３の内容が最大値を越えた時（オーバーフローした時）桁上げ信号が走査回路２に送られ、次の行の選択が行なわれる。
【００２７】
図６は図５に示した表示装置の飛越し走査を示すフローチャートである。スタートした後まずステップＰ１でアドレスレジスタＡＤＲを０に初期化する。次にステップＰ２に進み、入力データのフラグＦＬＧをチェックする。ＦＬＧ＝１の場合、入力データはスキップデータである。この時にはステップＰ３に進みステップデータＳから飛越量ｎを獲得する。続いてステップＰ４に進み、ＡＤＲの内容を飛越量ｎだけスキップインクリメントする。一方ＦＬＧ＝０の場合、入力データはドットデータであり、ステップＰ５に分岐する。ステップＰ５でアドレスレジスタの内容を１だけインクリメントした後、ステップＰ６で該当する画素にドットデータを書き込む。この後ステップＰ７に合流し、ＡＤＲの内容が信号線の総本数に対応する最大値Ｎを越えたか否か判断する。判定がＮＯの場合には、ステップＰ２に戻り上述した処理を繰り返す。一方、ステップＰ７の判断がＹＥＳの場合にはステップＰ８に進み、選択すべきゲート線の番号（行番号）Ｘを１だけインクリメントする。更にステップＰ９に進み行番号Ｘがゲート線の総本数Ｍに到達したか否かを判定する。判定結果がＮＯの場合にはステップＰ２に戻り、上述した処理を繰り返す。一方、ステップＰ９の判定結果がＹＥＳの場合には、１フレーム分の差分画像の書き込みを終了する。
【００２８】
尚、画像信号に行スキップデータが含まれる場合には、図６のフローチャートに点線で示すステップＰ１１，Ｐ１２が加えられる。すなわちステップＰ１１で行スキップデータが含まれているかどうかを判断する。判定結果がＮＯの場合には通常通りステップＰ２に進む。一方判定結果がＹＥＳの場合には、ステップＰ１２にジャンプし、行番号を指定された行飛越量ｍだけスキップインクリメントする。これにより、ｍ行分の画素が一括でスキップ可能となる。
【００２９】
尚、図６に示した処理フローは、図５に示したハードウェア構成で実現できるばかりでなく、ハードウェア構成と等価なソフトウェア構成によっても実現可能である。すなわち、本発明は図６に示した飛越走査を可能とするコンピュータプログラムを包含している。更には、飛越走査プログラムを格納したＲＯＭ、ハードディスク、ＣＤなどの記録媒体も包含している。同様に、図３に示した信号処理もコンピュータプログラム化が可能である。
【００３０】
尚、上述の実施形態では画素として液晶セルを用いているが、本発明はこれに限られるものではない。液晶ディスプレイ（ＬＣＤ）の他、いわゆるホールド型のディスプレイであれば本発明を適用可能である。この様なホールド型ディスプレイには、有機ＥＬ素子、ＦＥＤ、電子ペーパーなどが含まれる。電子ペーパーは液晶などと同じ薄型ディスプレイ技術の１つである。電子”ペーパー”と呼ばれるように見た目が通常の紙に近く、画面内容の維持に電力を消費しないために極めて消費電力が少ないのが特徴である。米国イー・インク社の技術を例にとると、マイナスに帯電したカーボン（黒）とプラスに帯電した酸化チタン（白）を透明な樹脂で包んだ微小なカプセルを使う。これをフィルム上に塗り前面版とする。この下に電極を配する。ここで電極に電圧をかけると酸化チタンとカーボンが上下に移動して白黒のパターンが形成される。酸化チタンは真っ白な粉で、カーボンは真っ黒な粉である。これで文字や絵を表現するので、見た目は極めて紙に近くなる。液晶のような視野角依存性はない。また一度書き換えると、その表示内容は電気を切っても保持されるため、反射型液晶ディスプレイの１０分の１以下という超低消費電力を実現できる。電極には液晶ディスプレイなどで多用されているＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）基板を使う。現在のガラス製のＴＦＴ基板をベースにした電子ペーパーの厚さは０．９ｍｍ程度、将来プラスチックの薄型ＴＦＴ基板が使えるようになればさらに薄くできる。既に厚さ０．３ｍｍの電子ペーパーの試作品もできている。プラスチックのようにフレキシブルな基板を使えば、折り曲げることもできる。当初は携帯電話やＰＤＡ、電子ブックリーダーなどで採用可能である。
【００３１】
【発明の効果】
以上説明した様に、本発明によれば、動画表示でフレーム毎に差分だけを更新する表示装置において、従来のランダムアドレッシングから飛越しアドレッシングにすることで、アドレス入力の為の新たなバスを必要としない簡便な回路構成が得られる。従来の様な絶対アドレスに代えて相対アドレスを採用することで、アドレスデコード回路が複雑化することなしに、部分書き換えを実現することが比較的容易になる。更に、本発明に係るセルフアドレッシング方式はランダムアドレッシングに比べ飛越量が大幅に変動することがない。従って、次にアドレスする画素は現画素から近い為信号の伝搬遅延などが生じにくく、動作の確実性が向上する。更に、書き換え不要なドットデータをまとめてスキップデータに置き換えることで、１フレーム当りのデータ数が少なくなり、その分動作クロックを下げることが可能となり、省電力化に貢献できる。加えて、動作クロックを下げることで、最大動作周波数のマージンが上がり、リフレッシュレートを上げることができるので、高画質化につながる。
【図面の簡単な説明】
【図１】本発明に係るアクティブマトリクス表示装置を示す模式図である。
【図２】図１に示した表示装置の動作説明に供する模式図である。
【図３】信号処理部のブロック図である。
【図４】図４に示した信号処理部の動作説明に供するタイミングチャートである。
【図５】図１に示した表示装置の実施例を示す回路図である。
【図６】図５に示した実施例の動作説明に供するフローチャートである。
【図７】従来のアクティブマトリクス表示装置を示すブロック図である。
【図８】部分書き込み方式の原理を表わした模式図である。
【図９】従来の部分書き込み方式の表示装置を示すブロック図である。
【図１０】図９に示した表示装置の動作説明に供する模式図である。
【符号の説明】
１・・・画素アレイ部、２・・・走査回路、３・・・信号回路、４・・・信号処理部、３１・・・サンプリングスイッチ群、３２・・・飛越し制御部、４１・・・フレームメモリ、４２・・・ディレイ、４３・・・フレームメモリ、４４・・・差分検出部、４５・・・判別部、４６・・・画像データ生成部、４７・・・飛越データ生成部、４８・・・合成部、３２１・・・セレクタ、３２２・・・デコーダ、３２２１・・・分離部、３２２２・・・計数部、３２２３・・・アドレスレジスタ
【図１】
2004029538.tif 000003
【図２】
2004029538.tif 000004
【図３】
2004029538.tif 000005
【図４】
2004029538.tif 000006
【図５】
2004029538.tif 000007
【図６】
2004029538.tif 000008
【図７】
2004029538.tif 000009
【図８】
2004029538.tif 000010
【図９】
2004029538.tif 000011
【図１０】
2004029538.tif 000012