(57)【要約】【課題】近接した周波数の２つの基準クロック信号を使用して、同一の水平方向画素数の表示素子に、高逓倍回路等を用いることなく、容易に良好な画像を表示する。【解決手段】　表示ブロック１２０Ｂのタイミング発生器１２３は、基準クロック信号ＣＫや、同期信号ＨＤ，ＶＤに基づいて、液晶表示素子１２１Ｂの駆動用信号を発生する。例えば、表示素子１２１Ｂは、水平方向画素数が６５０、垂直方向画素数が２２０であり、その物理的な寸法縦横比は４：３．１６である。また例えば、基準クロック周波数は１４．３１８１８ＭＨｚあるいは１３．５ＭＨｚである。基準クロック周波数が１３．５ＭＨｚであるとき、液晶表示素子１２１Ｂの垂直方向の表示位置制御を一定間隔で停止し、入力映像信号に対する有効表示領域の比率を変化させる。基準クロック周波数が１４．３１８１８ＭＨｚであるときは、そのような制御はしない。【選択図】　　　　図７
2004145358.tif 000002
【特許請求の範囲】
【請求項１】
　映像信号による画像をフラットパネルディスプレイに表示する表示部を備える画像表示装置において、
　上記表示部は、垂直方向の表示位置制御を一定間隔で停止することによって、入力映像信号に対する有効表示領域の比率を変化させる表示制御手段を有する
　ことを特徴とする画像表示装置。
【請求項２】
　上記映像信号を出力するビデオ部と、該ビデオ部および上記表示部で使用する基準クロック信号を発生するための唯一の基準発振器とをさらに備える
　ことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
　映像信号による画像をフラットパネルディスプレイに表示する表示部を備える画像表示装置において、
　上記表示部は、水平方向の表示位置制御を一定間隔で停止することによって、入力映像信号に対する有効表示領域の比率を変化させる表示制御手段を有する
　ことを特徴とする画像表示装置。
【請求項４】
　上記映像信号を出力するビデオ部と、該ビデオ部および上記表示部で使用する基準クロック信号を発生するための唯一の基準発振器とをさらに備える
　ことを特徴とする請求項３に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
　この発明は、ビデオ部より出力される映像信号による画像を表示部の表示素子に表示する画像表示装置に関する。詳しくは、この発明は、フラットパネルディスプレイの垂直方向または水平方向の表示位置制御を一定間隔で停止して入力映像信号に対する有効表示領域の比率を変化させることで、近接した周波数の２つの基準クロック信号を使用して、同一の水平方向画素数の表示素子に、高逓倍回路等を用いることなく、容易に良好な画像を表示できるようにした画像表示装置に係るものである。
【背景技術】
【０００２】
　図１５は、従来の画像表示装置２００の構成例を示している。この例は、ＣＣＤ（charge coupled device）固体撮像素子を使用したカメラブロック２１０と、液晶表示素子（ＬＣＤ：liquid crystal display）を使用した表示ブロック２２０とから構成されている。
【０００３】
　カメラブロック２１０は、ＣＣＤ固体撮像素子２１１と、このＣＣＤ固体撮像素子２１１より出力される撮像信号を処理して映像信号ＳＶを得るための信号処理回路２１２とを有している。信号処理回路２１２では、撮像信号に輪郭強調、色再現補正、ニー圧縮、ガンマ補正等の処理が施される。
【０００４】
　また、カメラブロック２１０は、基準発振器２１４と、同期発生器２１５と、タイミング発生器２１３とを有している。基準発振器２１４は、カメラブロック２１０における基準クロック信号ＣＫ１を発生する。同期発生器２１５は、基準発振器２１４で発生される基準クロック信号ＣＫ１に基づいて、タイミング発生器２１３で使用されるＣＣＤ駆動用信号生成用のクロック信号および同期信号や、信号処理回路２１２で使用されるカメラ信号処理用のクロック信号および同期信号を発生する。タイミング発生器２１３は、同期発生器２１５で発生されるクロック信号および同期信号に基づいて、ＣＣＤ固体撮像素子２１１で使用されるＣＣＤ駆動用信号や、信号処理回路２１２で使用されるカメラ信号処理用のクロック信号および同期信号を発生する。
【０００５】
　表示ブロック２２０は、液晶表示素子２２１と、信号処理回路２２２と、タイミング発生器２２３とを有している。信号処理回路２２２は、カメラブロック２１０の信号処理回路２１２より出力される映像信号ＳＶに対して増幅等の処理を行って液晶表示器２２１に供給する。タイミング発生器２２３は、液晶表示素子２２１で使用されるＬＣＤ駆動用信号や、信号処理回路２２２で使用されるＬＣＤ信号処理用のクロック信号および同期信号を発生する。
【０００６】
　また、表示ブロック２２０は、同期分離回路２２４と、基準発振器２２５とを有している。同期分離回路２２４は、映像信号ＳＶより水平同期信号ＨＤおよび垂直同期信号ＶＤを分離する。基準発振器２２５は、同期分離回路２２４で分離された水平同期信号ＨＤに同期した基準クロック信号ＣＫ２を発生する。上述した、タイミング発生器２２３では、同期分離回路２２４で分離された同期信号ＨＤ，ＶＤおよび基準発振器２２５で発生される基準クロック信号ＣＫ２に基づいて、ＬＣＤ駆動用信号や、ＬＣＤ信号処理用のクロック信号および同期信号が発生される。
【０００７】
　図１５に示す画像表示装置２００の動作を説明する。
　カメラブロック２１０においては、ＣＣＤ固体撮像素子２１１より出力される撮像信号は信号処理回路２１２に供給されて輪郭強調、色再現補正、ニー圧縮、ガンマ補正等が施され、この信号処理回路２１２より被写体に対応した映像信号ＳＶが得られる。また、表示ブロック２２０においては、カメラブロック２１０より供給される映像信号ＳＶが信号処理回路２２２に供給され、増幅等の処理が施された後に液晶表示素子２２１に供給され、この液晶表示素子２２１に被写体に対応した画像が表示される。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
　上述したように、図１５に示す画像表示装置２００においては、表示ブロック２２０に、映像信号ＳＶより分離された水平同期信号ＨＤに同期した基準クロック信号ＣＫ２を発生する基準発振器２２５を有するものである。この場合、基準クロック信号ＣＫ２を水平同期信号ＨＤに位相ロックさせるためにＰＬＬ（phase-locked loop）回路が必要となり、基準発振器２２５の回路規模、従って表示ブロック２２０の回路規模が大きくなるという問題点があった。
【０００９】
　また、図１５に示す画像表示装置２００において、基準発振器２２５で発生される基準クロック信号ＣＫ２の周波数は、液晶表示素子２２１の水平方向の画素数から一義的に決まる。そのため、基準クロック信号ＣＫ２の周波数毎の種類の液晶表示素子２２１を用意する必要があり、コストアップの要因となっていた。
【００１０】
　また、図１５に示す画像表示装置２００において、カメラブロック２１０の基準発振器２１４で発生される基準クロック信号ＣＫ１の周波数と、表示ブロック２２０の基準発振器２２５で発生される基準クロック信号ＣＫ２の周波数とが異なる場合、表示ブロック２２０の液晶表示素子２２１に表示される画像には再サンプリングによる折り返しの影響で水平方向に表示むらが生じ、特に文字の線幅が表示位置によって異なり、見づらくなる等の欠点があった。
【００１１】
　また、図１５に示す画像表示装置２００において、カメラブロック２１０に基準クロック信号ＣＫ１を発生させるための基準発振器２１４を有する他に、表示ブロック２２０に基準クロック信号ＣＫ２を発生させるための基準発振器２２５を有するものであり、放射される電磁波ノイズが多くなる等の欠点があった。
【００１２】
　そこで、この発明は、回路規模を小さくすると共に、放射される電磁波ノイズを低減する画像表示装置を提供するものである。また、この発明は、単一の表示素子で複数の基準クロック信号の周波数に対応可能な画像表示装置を提供するものである。さらに、この発明は、表示画像が水平表示位置に影響されないあるいは影響されにくい画像表示装置を提供するものである。
【課題を解決するための手段】
【００１３】
　この発明は、映像信号による画像をフラットパネルディスプレイに表示する表示部を備える画像表示装置において、表示部は、垂直方向の表示位置制御を一定間隔で停止することによって、入力映像信号に対する有効表示領域の比率を変化させる表示制御手段を有するものである。
【００１４】
　また、この発明は、映像信号による画像をフラットパネルディスプレイに表示する表示部を備える画像表示装置において、表示部は、水平方向の表示位置制御を一定間隔で停止することによって、入力映像信号に対する有効表示領域の比率を変化させる表示制御手段を有するものである。
【００１５】
　この発明において、表示部には、例えば、ビデオカメラ、ビデオテープレコーダ等のビデオ部より出力される映像信号が供給される。表示部は、この映像信号による画像をフラットパネルディスプレイに表示する。例えば、ビデオ部および表示部で使用される基準クロック信号は、唯一の基準発振器で発生される。表示部では、垂直方向または水平方向の表示位置制御を一定間隔で停止することで、入力映像信号に対する有効表示領域の比率が変化するようにされる。
【発明の効果】
【００１６】
　この発明によれば、フラットパネルディスプレイの垂直方向または水平方向の表示位置制御を一定間隔で停止して入力映像信号に対する有効表示領域の比率を変化させるものであり、近接した周波数の２つの基準クロック信号を使用して、同一の水平方向画素数のフラットパネルディスプレイに、高逓倍回路等を用いることなく、容易に良好な画像を表示できる。
【００１７】
　また、ビデオ部および表示部で使用する基準クロック信号を発生するための唯一の基準発振器を備えるものであり、回路規模を小さくできると共に、放射される電磁波ノイズを低減することができる。
【００１８】
　また、ビデオ部および表示部で同一周波数の基準クロック信号を使用することで、映像信号の各画素部分と表示素子の表示画素とは常に一定の位相関係となり、文字等の表示画素が水平表示位置に影響されないあるいは影響されにくくなる利益がある。
【発明を実施するための最良の形態】
【００１９】
　以下、図面を参照しながら、この発明の実施の形態について説明する。図１は、第１の構成例の画像表示装置１００を示している。この画像表示装置１００は、ＣＣＤ固体撮像素子を使用したカメラブロック１１０と、液晶表示素子を使用した表示ブロック１２０とから構成されている。
【００２０】
　カメラブロック１１０は、ＣＣＤ固体撮像素子１１１と、このＣＣＤ固体撮像素子１１１より出力される撮像信号を処理して映像信号ＳＶを得るための信号処理回路１１２とを有している。信号処理回路１１２では、撮像信号に輪郭強調、色再現補正、ニー圧縮、ガンマ補正等の処理が施される。
【００２１】
　また、カメラブロック１１０は、基準発振器１１４と、同期発生器１１５と、タイミング発生器１１３とを有している。基準発振器１１４は、カメラブロック１１０における基準クロック信号ＣＫを発生する。同期発生器１１５は、基準発振器１１４で発生される基準クロック信号ＣＫに基づいて、タイミング発生器１１３で使用されるＣＣＤ駆動用信号生成用のクロック信号および同期信号や、信号処理回路１１２で使用されるカメラ信号処理用のクロック信号および同期信号を発生する。タイミング発生器１１３は、同期発生器１１５で発生されるクロック信号および同期信号に基づいて、ＣＣＤ固体撮像素子１１１で使用されるＣＣＤ駆動用信号や、信号処理回路１１２で使用されるカメラ信号処理用のクロック信号および同期信号を発生する。
【００２２】
　表示ブロック１２０は、液晶表示素子１２１と、信号処理回路１２２と、タイミング発生器１２３とを有している。信号処理回路１２２は、カメラブロック１１０の信号処理回路１１２より出力される映像信号ＳＶに対して増幅等の処理を行って液晶表示素子１２１に供給する。タイミング発生器１２３は、液晶表示素子１２１で使用されるＬＣＤ駆動用信号や、信号処理回路１２２で使用されるＬＣＤ信号処理用のクロック信号および同期信号を発生する。
【００２３】
　ここで、タイミング発生器１２３には、カメラブロック１１０の基準発振器１１４で発生される基準クロック信号ＣＫが供給されると共に、カメラブロック１１０の同期発生器１１５より出力される水平同期信号ＨＤおよび垂直同期信号ＶＤが供給される。そして、タイミング発生器１２３では、同期信号ＨＤ，ＶＤおよび基準クロック信号ＣＫに基づいて、ＬＣＤ駆動用信号や、ＬＣＤ信号処理用のクロック信号および同期信号が発生される。
【００２４】
　図１に示す画像表示装置１００の動作を説明する。
　カメラブロック１１０においては、ＣＣＤ固体撮像素子１１１より出力される撮像信号は信号処理回路１１２に供給されて輪郭強調、色再現補正、ニー圧縮、ガンマ補正等が施され、この信号処理回路１１２より被写体に対応した映像信号ＳＶが得られる。また、表示ブロック１２０においては、カメラブロック１１０より出力される映像信号ＳＶが信号処理回路１２２に供給され、増幅等の処理が施された後に液晶表示素子１２１に供給され、この液晶表示素子１２１に被写体に対応した画像が表示される。
【００２５】
　図１に示す画像表示装置１００によれば、カメラブロック１１０の基準発振器１１４で発生される基準クロック信号ＣＫが表示ブロック１２０でも使用されるものであり、表示ブロック１２０にＰＬＬ回路を有する基準発振器を設けなくてもよくなり、表示ブロック１２０、従って画像表示装置１００の回路規模を小さくできる。また、表示ブロック１２０に基準発振器を設けない分だけ、放射される電磁波ノイズを低減できる。
【００２６】
　なお、図１に示す画像表示装置１００においては、カメラブロック１１０の基準発振器１１４で発生される基準クロック信号ＣＫが表示ブロック１２０でも使用されることから、液晶表示素子１２１の駆動周波数は、ＣＣＤ固体撮像素子１１１の駆動周波数と等しくなる。
【００２７】
　現在、ビデオカメラのＣＣＤ固体撮像素子の駆動や信号処理で用いられている基準駆動周波数には、ＮＴＳＣ方式では（ａ）４fsc＝９１０ｆh（＝１４．３１８１８ＭＨｚ、ｆscは色副搬送波周波数、ｆhは水平周波数）、（ｂ）ディジタルフォーマットの基準周波数である８５８ｆh（＝１３．５ＭＨｚ)、（ｃ）１８２０ｆh／３（＝９．５４ＭＨｚ）などがある。一方、ＰＡＬ方式のビデオカメラのＣＣＤ固体撮像素子の駆動や信号処理で用いられている基準駆動周波数には、（ａ）９０８ｆh（１４．１８７５ＭＨｚ）、（ｂ）４ｆsc＝９１０ｆh（＝１７．７３４４７５ＭＨｚ）、（ｃ）ディジタルフォーマットの基準周波数である８６４ｆh（＝１３．５ＭＨｚ)、（ｃ）１８１６ｆh／３（＝９．４５８ＭＨｚ）などがある。
【００２８】
　図１に示す画像表示装置１００の液晶表示素子１２１の水平表示画素数は、基準駆動周波数と水平有効表示比率とから、（１）式のように決定される。
　水平表示画素数
＝基準駆動周波数×（水平走査期間−水平帰線期間）×水平有効表示比率
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　・・・（１）
【００２９】
　例えば、ＮＴＳＣ方式、基準駆動周波数＝４ｆsc、水平有効表示比率＝９０％である場合、水平表示画素数は、（２）式に示すようになる。
　水平表示画素数
＝14.31818MHz×（63.556μs−10.9μs）×0.9＝678.5≒679
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　・・・（２）
【００３０】
　したがって、図１に示す画像表示装置１００においては、液晶表示素子１２１の水平表示画素数の選択自由度が少ないという不都合がある。
【００３１】
　図２は、第２の構成例の画像表示装置１００Ａを示している。この図２において、図１と対応する部分には同一符号を付し、その詳細説明は省略する。
【００３２】
　画像表示装置１００Ａは、ＣＣＤ固体撮像素子を使用したカメラブロック１１０Ａと、液晶表示素子を使用した表示ブロック１２０Ａとから構成されている。カメラブロック１１０Ａは、図１に示す画像表示装置１００におけるカメラブロック１１０と同様に構成され、ＣＣＤ固体撮像素子１１１、信号処理回路１１２、タイミング発生器１１３、基準発振器１１４および同期発生器１１５を有している。
【００３３】
　表示ブロック１２０Ａは、図１に示す画像表示装置１００における表示ブロック１２０と同様に、液晶表示素子１２１と、信号処理回路１２２と、タイミング発生器１２３とを有している。さらに、この表示ブロック１２０Ａは、カメラブロック１１０Ａの基準発振器１１４で発生される基準クロック信号ＣＫをｎ逓倍（ｎは正の整数）する逓倍回路１２４と、この逓倍回路１２４の出力信号をｍ分周（ｍは正の整数）して表示ブロック１２０Ａで使用する基準クロック信号ＣＫａを得る分周回路１２５とを有している。この場合、逓倍回路１２４および分周回路１２５によって基準クロック信号形成手段が構成される。
【００３４】
　ここで、タイミング発生器１２３には、分周回路１２５より出力される基準クロック信号ＣＫａが供給されると共に、カメラブロック１１０Ａの同期発生器１１５より出力される水平同期信号ＨＤおよび垂直同期信号ＶＤが供給される。そして、タイミング発生器１２３では、同期信号ＨＤ，ＶＤおよび基準クロック信号ＣＫａに基づいて、ＬＣＤ駆動用信号や、ＬＣＤ信号処理用のクロック信号および同期信号が発生される。
【００３５】
　図２に示す画像表示装置１００Ａにおいても、図１に示す画像表示装置１００と同様に、カメラブロック１１０Ａより被写体に対応した映像信号ＳＶが出力され、表示ブロック１２０Ａの液晶表示素子１２１には、その映像信号ＳＶによる画像が表示される。この画像表示装置１００Ａによれば、表示ブロック１２０ＡにＰＬＬ回路を有する基準発振器を設けなくてもよく、図１に示す画像表示装置１００と同様に、画像表示装置１００の回路規模を小さくでき、また放射される電磁波ノイズを低減できる。
【００３６】
　また、図２に示す画像表示装置１００Ａにおいて、液晶表示素子１２１の水平表示画素数は、ｎ，ｍの値によって変化する。例えば、ＮＴＳＣ方式、基準駆動周波数＝４ｆsc、水平有効表示比率＝９０％である場合を考える。ｎ＝１、ｍ＝１であるときは、上述した（２）式に示すようになる。そして、ｎ＝２、ｍ＝３であるときは（３）式に示すようになり、ｎ＝４、ｍ＝３であるときは（４）式に示すようになる。
　水平表示画素数
＝（14.31818MHz×2÷3）×（63.556μs−10.9μs）×0.9＝452.4≒452
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　・・・（３）
　水平表示画素数
＝（14.31818MHz×4÷3）×（63.556μs−10.9μs）×0.9＝904.7≒905
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　・・・（４）
【００３７】
　このように、図２に示す画像表示装置１００Ａでは、ｎ，ｍの値を変化させることで液晶表示素子１２１の水平表示画素数を変化させることができ、水平表示画素数の選択自由度を増すことができる。図２に示す逓倍回路１２４と分周回路１２５の順序を逆にしても同様である。
【００３８】
　なお、図２に示す画像表示装置１００Ａのように、逓倍回路１２４および分周回路１２５を使用して基準クロック信号ＣＫより表示ブロック１２０Ａで使用される基準クロック信号ＣＫａを形成する方法で、近接した周波数の２つの基準クロック信号ＣＫより同一の水平方向画素数の液晶表示素子１２１を駆動する同一の周波数の基準クロック信号ＣＫａを形成することは、高逓倍回路の実現が困難であることから実用的ではない。
【００３９】
　例えば、基準クロック信号ＣＫの周波数（基準クロック周波数）として、ＮＴＳＣ方式の４ｆsc＝１４．３１８１８ＭＨｚと、８５８ｆh＝１３．５ＭＨｚとを考える。この場合、液晶表示素子１２１として基準駆動周波数が１３．５ＭＨｚのものを使用するとすれば、基準クロック周波数が１３．５ＭＨｚであるときは、ｎ＝１、ｍ＝１として、１３．５ＭＨｚの基準クロック信号ＣＫａを形成し、一方基準クロック周波数が１４．３１８１８ＭＨｚであるときは、例えばｎ＝１９、ｍ＝２０として、１３．６ＭＨｚ（＝14.31818MHz×19÷20）の基準クロック信号ＣＫａを形成することとなるが、１９逓倍回路は実現困難である。
【００４０】
　ところで、図３は、液晶表示素子１２１の走査順序の一例を説明するための図である。そして、図３Ａは液晶表示素子１２１に供給される映像信号ＳＶに対応する液晶用映像信号ＬＶを示しており、図３Ｂは液晶表示素子１２１の表示画素を模式的に示している。この例では、テレビ方式の走査方向と同じ方向に走査していくものとする。その場合、ＣＲＴ（cathode-ray tube）のような飛び越し走査ではなく、左から右に、そして上から下に順次走査される。
【００４１】
　従来の走査方法では、最初の１水平周期期間には、駆動周波数周期（画素周期）毎にＡ１→Ａ２→Ａ３→・・・のように左から右に順次表示していき、Ａｎ（ｎは水平方向の画素数）まで表示する。次の１水平周期期間には、駆動周波数周期毎にＢ１→Ｂ２→Ｂ３→・・・のように左から右に順次表示していき、Ｂｎまで表示する。以下、同様にして、１水平周期期間毎に上から下に順次表示していく。なお、映像信号ＳＶが飛び越し走査に対応したテレビ方式のものであるときは、映像信号ＳＶに対して予め飛び越し走査→順次走査の変換を行ってから使用するか、あるいはそのような変換を行わずに偶数フィールドと奇数フィールドを同じ位置に表示するようにしている。
【００４２】
　図４は、液晶表示素子１２１の具体的な構成例を示している。この例は、アクティブマトリックス駆動方式のものであって、水平方向画素数が６５０、垂直方向画素数が２２０のものである。
【００４３】
　マトリックス状に配される表示画素のそれぞれに対応してスイッチ要素としてのＴＦＴ（thin film transistor）が配されている。各ＴＦＴのソースは、液晶セルＳCLおよび蓄積容量ＣSの並列回路を介して共通電極に接続される。そして、共通電極からは共通電極端子１１が導出されている。また、第１〜第６５０の水平方向の表示画素に対応したＴＦＴのドレインは、それぞれ垂直方向に延びる第１〜第６５０の信号電極に接続される。さらに、第１〜第２２０の垂直方向の表示画素に対応したＴＦＴのゲートは、それぞれ水平方向に延びる第１〜第２２０の走査電極に接続される。
【００４４】
　また、液晶表示素子１２１は、水平方向に走査するための水平シフトレジスタ１２と、垂直方向に走査するための垂直シフトレジスタ１３と、水平走査位置を選択するための電界効果トランジスタＴ1〜Ｔ650とを有している。
【００４５】
　水平シフトレジスタ１２には、入力端子１２ａよりスタートパルスＨＳＴ（図５Ａに図示）が供給されると共に、入力端子１２ｂ，１２ｃより互いに位相が反転しているシフトクロックＨＣＫ１，ＨＣＫ２（図５Ｂに図示）が供給される。これにより、水平シフトレジスタ１２の第１段〜第６５０段の出力端子には、スタートパルスＨＳＴが供給された後に駆動周波数周期毎に順次ハイレベル「Ｈ」となる水平位置選択パルスｈ1〜ｈ650が得られる（図５Ｃに図示）。
【００４６】
　垂直シフトレジスタ１３には、入力端子１３ａよりスタートパルスＶＳＴ（図６Ａに図示）が供給されると共に、入力端子１３ｂ，１３ｃより互いに位相が反転しているシフトクロックＶＣＫ１，ＶＣＫ２（図６Ｂに図示）が供給される。これにより、垂直シフトレジスタ１３の第１段〜第２２０段の出力端子には、スタートパルスＶＳＴが供給された後に１水平周期毎に順次ハイレベル「Ｈ」となる垂直位置選択パルスｖ1〜ｖ220が得られる（図６Ｃに図示）。
【００４７】
　水平シフトレジスタ１２の第１段〜第６５０段の出力端子はそれぞれトランジスタＴ1〜Ｔ650のゲートに接続され、このトランジスタＴ1〜Ｔ650のソースは、それぞれ垂直方向に延びる第１〜第６５０の信号電極に接続されている。そして、このトランジスタＴ1〜Ｔ650のドレインは、それぞれ液晶用映像信号ＬＶが入力される映像信号入力端子１４に共通に接続されている。垂直シフトレジスタ１３の第１段〜第２２０段の出力端子は、それぞれ水平方向に延びる第１〜第２２０の走査電極に接続されている。
【００４８】
　以上の構成では、各水平周期期間において、水平シフトレジスタ１２の第１段〜第６５０段の出力端子に、駆動周波数周期（画素周期）毎に順次ハイレベル「Ｈ」となる水平位置選択パルスｈ1〜ｈ650が得られ、トランジスタＴ1〜Ｔ650が駆動周波数周期毎に順次オンとなるため、水平方向の走査が行われる。また、各垂直周期期間において、垂直シフトレジスタ１３の第１段〜第２２０段の出力端子に、１水平周期毎に順次ハイレベル「Ｈ」となる垂直位置選択パルスｖ1〜ｖ220が得られ、第１〜第２２０の走査電極に対応するＴＦＴが１水平周期毎に順次オンとなるため、垂直方向の走査が行われる。
【００４９】
　この場合、水平および垂直の走査位置に対応した表示画素の液晶セルＳCLには、映像信号ＬＶが印加され、その映像信号ＬＶによって液晶容量ＣLCおよび蓄積容量ＣSが充放電される。これにより、映像信号ＬＶがサンプリングされて非走査期間の間保持される。したがって、液晶表示素子１２１の各表示画素の液晶セルＳCLに映像信号ＬＶに対応した電圧がそれぞれ印加された状態となり、この液晶表示素子１２１によって映像信号ＬＶによる画像を表示することが可能となる。
【００５０】
　このような走査方法では、上述した（１）式の他に、以下の（５）式が成立する。
　垂直表示画素数
＝垂直有効走査線数×垂直有効表示比率　　　　　　　　　　　　・・・（５）
【００５１】
　例えば、ＮＴＳＣ方式、垂直有効表示比率＝９０％、偶／奇フィールド同一位置表示である場合、垂直表示画素数は、（６）式に示すようになる。
　垂直表示画素数＝485÷2×0.9＝218.3≒218　　　　　　　　　 ・・・（６）
【００５２】
　ここで、図１に示す画像表示装置１００において、カメラブロック１１０の基準発振器１１４で発生される基準クロック信号ＣＫの周波数（基準クロック周波数）がＮＴＳＣ方式の４ｆsc＝１４．３１８１８ＭＨｚと、８５８ｆh＝１３．５ＭＨｚである場合について説明する。この場合、液晶表示素子１２１は、水平方向画素数が６５０、垂直方向画素数が２２０であり、その物理的な寸法縦横比率が４：３であるものとする。
【００５３】
　図３に示す走査方法では、基準クロック周波数が１４．３１８１８ＭＨｚおよび１３．５ＭＨｚである場合の水平方向有効表示比率、垂直有効表示比率は、（７）式〜（１０）式に示すようになる。
（ａ）水平方向有効表示比率
　14.31818MHzのとき・・・650÷(14.31818MHz×52.656μs)
　　　　　　　　　　　＝0.862  　　　　　　　　　　　　　　・・・（７）
　　　13.5MHzのとき・・・650÷(13.5MHz×52.656μs)
　　　　　　　　　　　＝0.914  　　　　　　　　　　　　　　・・・（８）
（ｂ）垂直方向有効表示比率
　14.31818MHzのとき・・・220÷(485÷2）＝0.907　　　　　　 ・・・（９）
　　　13.5MHzのとき・・・220÷(485÷2）＝0.907　　　　　 ・・・（１０）
【００５４】
　この場合、上述したように物理的な寸法縦横比が４：３である液晶表示素子１２１に表示される映像の縦横比は、基準クロック周波数が１３.５ＭＨｚである場合は、４×(０．９１４／０．９０７)＝４．０３：３となり、ほぼ正しい表示（横方向に０．９０７／０．９１４＝０．９９２倍にせばまった表示）となるが、基準クロック周波数が１４．３１８１８ＭＨｚであるときは、４×(０．８６２／０．９０７)＝３．８０：３となり、横方向に０．９０７／０．８６２＝１．０５２倍に広がった表示となる。
【００５５】
　図７は、この発明の第１の実施の形態としての画像表示装置１００Ｂを示している。この図７において、図１と対応する部分には同一符号を付し、その詳細説明は省略する。
【００５６】
　画像表示装置１００Ｂは、ＣＣＤ固体撮像素子を使用したカメラブロック１１０Ｂと、液晶表示素子を使用した表示ブロック１２０Ｂとから構成されている。カメラブロック１１０Ｂは、図１に示す画像表示装置１００におけるカメラブロック１１０と同様に構成され、ＣＣＤ固体撮像素子１１１、信号処理回路１１２、タイミング発生器１１３、基準発振器１１４および同期発生器１１５を有している。
【００５７】
　表示ブロック１２０Ｂは、液晶表示素子１２１Ｂと、信号処理回路１２２と、タイミング発生器１２３Ｂとを有している。信号処理回路１２２は、カメラブロック１１０Ｂの信号処理回路１１２より出力される映像信号ＳＶに対して増幅等の処理を行って液晶表示素子１２１Ｂに供給する。タイミング発生器１２３Ｂは、液晶表示素子１２１Ｂで使用されるＬＣＤ駆動用信号や、信号処理回路１２２で使用されるＬＣＤ信号処理用のクロック信号および同期信号を発生する。液晶表示素子１２１Ｂは、水平方向画素数が６５０、垂直方向画素数が２２０であり、その物理的な寸法縦横比は４：３×（０．９０７／０．８６２）＝３．１６とされている。なお、液晶表示素子１２１Ｂは、物理的な寸法縦横比が異なるのみで、その他の構成は、図４に示す液晶表示素子１２１と同様とされている。
【００５８】
　タイミング発生器１２３Ｂには、カメラブロック１１０Ｂの基準発振器１１４で発生される基準クロック信号ＣＫが供給されると共に、カメラブロック１１０Ｂの同期発生器１１５より出力される水平同期信号ＨＤおよび垂直同期信号ＶＤが供給される。そして、タイミング発生器１２３Ｂでは、同期信号ＨＤ，ＶＤおよび基準クロック信号ＣＫに基づいて、ＬＣＤ駆動用信号やＬＣＤ信号処理用のクロック信号および同期信号が発生される。
【００５９】
　図７に示す画像表示装置１００Ｂにおいて、カメラブロック１１０Ｂの基準発振器１１４で発生される基準クロック信号ＣＫの周波数（基準クロック周波数）は、１４．３１８１８ＭＨｚあるいは１３．５ＭＨｚとされる。タイミング発生器１２３Ｂには、モード制御信号ＭＤＣが供給される。このモード制御信号ＭＤＣは、例えば、基準クロック周波数が１４．３１８１８ＭＨｚである場合はハイレベル「Ｈ」とされ、基準クロック信号が１３．５ＭＨｚである場合はローレベル「Ｌ」とされる。
【００６０】
　これにより、タイミング発生器１２３Ｂで発生されるＬＣＤ駆動用信号は、基準クロック周波数が１４．３１８１８ＭＨｚである場合には、液晶表示素子１２１Ｂで従来と同様の走査方法（図３参照）を実行するものとされ、一方基準クロック周波数が１３．５ＭＨｚである場合には、液晶表示素子１２１Ｂで２０水平期間に１水平期間の割合で映像信号ＬＶを間引く間引き走査を実行するものとされる。
【００６１】
　すなわち、基準クロック周波数が１４．３１８１８ＭＨｚである場合、タイミング発生器１２３Ｂより液晶表示素子１２１Ｂに供給されるシフトクロックＶＣＫ１，ＶＣＫ２は図６Ｂに示すように形成されるが、基準クロック周波数が１３．５ＭＨｚである場合、そのシフトクロックＶＣＫ１，ＶＣＫ２は、図８Ｂに示すように形成される。図８Ａは、スタートパルスＶＳＴを示している。
【００６２】
　これにより、垂直シフトレジスタ１３（図４参照）の第１段〜第２２０段の出力端子には、図８Ｃに示すように垂直位置選択パルスｖ1〜ｖ220が得られ、２０水平期間に１水平期間の割合で映像信号ＬＶを間引く間引き走査が実現される。図９は、この間引き走査の様子を示している。図９Ａは液晶表示素子１２１Ｂに供給される映像信号ＬＶを示しており、図９Ｂは液晶表示素子１２１Ｂの表示画素を模式的に示している。
【００６３】
　図７に示す画像表示装置１００Ｂにおいても、図１に示す画像表示装置１００と同様に、カメラブロック１１０Ｂより被写体に対応した映像信号ＳＶが出力され、表示ブロック１２０Ｂの液晶表示素子１２１Ｂには、その映像信号ＳＶによる画像が表示される。この画像表示装置１００Ｂによれば、表示ブロック１２０ＢにＰＬＬ回路を有する基準発振器を設けなくてもよく、図１に示す画像表示装置１００と同様に、画像表示装置１００Ｂの回路規模を小さくでき、また放射される電磁波ノイズを低減できる。
【００６４】
　また、図７に示す画像表示装置１００Ｂでは、基準クロック周波数が１４．３１８１８ＭＨｚである場合は、垂直方向の間引き走査が行われないため、物理的な寸法縦横比が４：３．１６である液晶表示素子１２１Ｂに表示される映像の縦横比は、４×(０．８６２／０．９０７)＝３．８０：３、従って４：３．１６となる。この場合、映像の縦横比が液晶表示素子１２１Ｂの物理的な寸法縦横比と一致するため、液晶表示素子１２１Ｂには正しい縦横比で映像信号ＳＶによる画像が表示される。
【００６５】
　一方、図７に示す画像表示装置１００Ｂでは、基準クロック周波数が１３．５ＭＨｚである場合は、２０水平期間に１水平期間の割合で垂直方向の間引き走査が行われるため、垂直方向画素数が２２０の場合、２２０×（２０／１９）＝２３１．６≒２３２水平期間分の画像を表示していることになる。このときの、垂直方向有効表示比率は、２３２÷（４８５÷２）＝０．９５７となり、物理的な寸法縦横比が４：３．１６である液晶表示素子１２１Ｂに表示される映像の縦横比は、４×(０．９１４／０．９５７)＝３．８２：３、従って４：３．１４となる。この場合にも、映像の縦横比が液晶表示素子１２１Ｂの物理的な寸法縦横比とほぼ一致するため、液晶表示素子１２１Ｂにはほぼ正しい縦横比で映像信号ＳＶによる画像が表示される。
【００６６】
　図１０は、ＮＴＳＣ方式の有効表示領域（外枠で囲まれた範囲）に対する液晶表示素子１２１Ｂに実際に表示される領域（斜線範囲）の関係を示している。図１０Ａは基準クロック周波数が１３．５ＭＨｚの場合を示しており、図１０Ｂは基準クロック周波数が１４．３１８１８ＭＨｚの場合を示している。
【００６７】
　このように図７に示す画像表示装置１００Ｂでは、基準クロック周波数が１４．３１８１８ＭＨｚまたは１３．５ＭＨｚのいずれであっても、物理的な寸法縦横比が４：３．１６で、水平方向画素数が６５０、垂直方向画素数が２２０である液晶表示素子１２１Ｂに、映像信号ＳＶによる画像を良好に表示できる。この場合、上述した高逓倍回路を使用して実現するものでなく、実現が容易となる利益がある。なお、詳細説明は省略するが、間引きの割合を変更することによって、その他の基準クロック周波数であっても、液晶表示素子１２１Ｂに映像信号ＳＶによる画像を良好に表示できることは明らかである。
【００６８】
　また、図７に示す画像表示装置１００Ｂでは、カメラブロック１１０Ｂの基準発振器１１４で発生される基準クロック信号ＣＫを使用して表示ブロック１２０のタイミング発生器１２３ＢでＬＣＤ駆動用信号やＬＣＤ信号処理用のクロック信号および同期信号を発生させるものであり、映像信号ＳＶの各画素部分と液晶表示素子１２１の表示画素とは常に一定の位相関係にある。そのため、文字等の表示画像が水平表示位置に影響されないあるいは影響されにくくなる利益がある。なお、この効果は、上述せずも図１に示す画像表示装置１００や、後述する図１１に示す画像表示装置１００Ｃにおいても同様に得ることができる。
【００６９】
　図１１は、この発明の第２の実施の形態としての画像表示装置１００Ｃを示している。この図１１において、図１と対応する部分には同一符号を付し、その詳細説明は省略する。
【００７０】
　画像表示装置１００Ｃは、ＣＣＤ固体撮像素子を使用したカメラブロック１１０Ｃと、液晶表示素子を使用した表示ブロック１２０Ｃとから構成されている。カメラブロック１１０Ｃは、図１に示す画像表示装置１００におけるカメラブロック１１０と同様に構成され、ＣＣＤ固体撮像素子１１１、信号処理回路１１２、タイミング発生器１１３、基準発振器１１４および同期発生器１１５を有している。
【００７１】
　表示ブロック１２０Ｃは、液晶表示素子１２１と、信号処理回路１２２と、タイミング発生器１２３Ｃとを有している。信号処理回路１２２は、カメラブロック１１０Ｃの信号処理回路１１２より出力される映像信号ＳＶに対して増幅等の処理を行って液晶表示素子１２１に供給する。タイミング発生器１２３Ｃは、液晶表示素子１２１で使用されるＬＣＤ駆動用信号や、信号処理回路１２２で使用されるＬＣＤ信号処理用のクロック信号および同期信号を発生する。液晶表示素子１２１は、水平方向画素数が６５０、垂直方向画素数が２２０であり、その物理的な寸法縦横比は４：３とされ、図４に示すように構成されている。
【００７２】
　タイミング発生器１２３Ｃには、カメラブロック１１０Ｃの基準発振器１１４で発生される基準クロック信号ＣＫが供給されると共に、カメラブロック１１０Ｃの同期発生器１１５より出力される水平同期信号ＨＤおよび垂直同期信号ＶＤが供給される。そして、タイミング発生器１２３Ｃでは、同期信号ＨＤ，ＶＤおよび基準クロック信号ＣＫに基づいて、ＬＣＤ駆動用信号や、ＬＣＤ信号処理用のクロック信号および同期信号が発生される。
【００７３】
　図１１に示す画像表示装置１００Ｃにおいて、カメラブロック１１０Ｃの基準発振器１１４で発生される基準クロック信号ＣＫの周波数（基準クロック周波数）は、１４．３１８１８ＭＨｚあるいは１３．５ＭＨｚとされる。タイミング発生器１２３Ｃには、モード制御信号ＭＤＣが供給される。このモード制御信号ＭＤＣは、例えば、基準クロック周波数が１４．３１８１８ＭＨｚである場合はハイレベル「Ｈ」とされ、基準クロック信号が１３．５ＭＨｚである場合はローレベル「Ｌ」とされる。
【００７４】
　これにより、タイミング発生器１２３Ｃで発生されるＬＣＤ駆動用信号は、基準クロック周波数が１３．５ＭＨｚである場合には、液晶表示素子１２１で従来と同様の走査方法（図３参照）を実行するものとされ、一方基準クロック周波数が１４．３１８１８ＭＨｚである場合には、液晶表示素子１２１で２０画素期間に１画素期間の割合で映像信号ＬＶを間引く間引き走査を実行するものとされる。
【００７５】
　すなわち、基準クロック周波数が１３．５ＭＨｚである場合、タイミング発生器１２３Ｃより液晶表示素子１２１に供給されるシフトクロックＨＣＫ１，ＨＣＫ２は図５Ｂに示すように形成されるが、基準クロック周波数が１４．３１８１８ＭＨｚである場合、そのシフトクロックＨＣＫ１，ＨＣＫ２は、図１２Ｂに示すように形成される。図１２Ａは、スタートパルスＨＳＴを示している。
【００７６】
　これにより、水平シフトレジスタ１２（図４参照）の第１段〜第６５０段の出力端子には、図１２Ｃに示すように垂直位置選択パルスｈ1〜ｈ650が得られ、２０画素期間に１画素期間の割合で映像信号ＬＶを間引く間引き走査が実現される。図１３は、この間引き走査の様子を示している。図１３Ａ，Ｂは液晶表示素子１２１に供給される映像信号ＬＶを示しており、図１３Ｃは液晶表示素子１２１の表示画素を模式的に示している。
【００７７】
　図１１に示す画像表示装置１００Ｃにおいても、図１に示す画像表示装置１００と同様に、カメラブロック１１０Ｃより被写体に対応した映像信号ＳＶが出力され、表示ブロック１２０Ｃの液晶表示素子１２１には、その映像信号ＳＶによる画像が表示される。この画像表示装置１００Ｃによれば、表示ブロック１２０ＣにＰＬＬ回路を有する基準発振器を設けなくてもよく、図１に示す画像表示装置１００と同様に、画像表示装置１００Ｃの回路規模を小さくでき、また放射される電磁波ノイズを低減できる。
【００７８】
　また、図１１に示す画像表示装置１００Ｃでは、基準クロック周波数が１３．５ＭＨｚである場合は、水平方向の間引き走査が行われないため、物理的な寸法縦横比が４：３である液晶表示素子１２１に表示される映像の縦横比は、４×(０．９１４／０．９０７)＝４．０３：３となり、液晶表示素子１２１にはほぼ正しい縦横比で映像信号ＳＶによる画像が表示される。
【００７９】
　一方、図１１に示す画像表示装置１００Ｃでは、基準クロック周波数が１４．３１８１８ＭＨｚである場合は、２０画素期間に１画素期間の割合で水平方向の間引き走査が行われるため、水平方向画素数が６５０の場合、６５０×（２０／１９）＝６８４．２≒６８４画素期間分の画像を表示していることになる。このときの、水平方向有効表示比率は、６８４÷（１４．３１８１８ＭＨｚ×５２．６５６μｓ）＝０．９０７となり、物理的な寸法縦横比が４：３である液晶表示素子１２１に表示される映像の縦横比は、４×(０．９０７／０．９０７)＝４：３となる。この場合にも、映像の縦横比が液晶表示素子１２１の物理的な寸法縦横比と一致するため、液晶表示素子１２１には正しい縦横比で映像信号ＳＶによる画像が表示される。
【００８０】
　図１４は、ＮＴＳＣ方式の有効表示領域（外枠で囲まれた範囲）に対する液晶表示素子１２１に実際に表示される領域（斜線範囲）の関係を示している。図１４Ａは基準クロック周波数が１３．５ＭＨｚの場合を示しており、図１４Ｂは基準クロック周波数が１４．３１８１８ＭＨｚの場合を示している。
【００８１】
　このように図１１に示す画像表示装置１００Ｃでは、基準クロック周波数が１４．３１８１８ＭＨｚまたは１３．５ＭＨｚのいずれであっても、物理的な寸法縦横比が４：３で、水平表示画素数が６５０、垂直表示画素数が２２０である液晶表示素子１２１に、映像信号ＳＶによる画像を良好に表示できる。この場合、上述した高逓倍回路を使用して実現するものでなく、実現が容易となる利益がある。なお、詳細説明は省略するが、間引きの割合を変更することによって、その他の基準クロック周波数であっても、液晶表示素子１２１に映像信号ＳＶによる画像を良好に表示できることは明らかである。
【００８２】
　なお、上述実施の形態では説明していないが、液晶表示素子の表示画素がカラーフィルタの構成に従って１走査線毎に０．５画素分ずつずれて配列されたいわゆるデルタ配列の液晶表示素子にも、この発明を同様に適用できることは勿論である。
【００８３】
　また、上述実施の形態においては、表示素子として液晶表示素子を使用したものであるが、この発明はその他の表示素子、例えばＬＥＤ（Light Emitting Diode）表示素子、ＥＬ（Electro Luminescence）表示素子、プラズマ表示素子等のフラットパネルディスプレイを使用するものであってもよい。
【００８４】
　また、上述実施の形態においては、カメラブロックに基準発振器１１４を設けるものを示したが、基準発振器を表示ブロックに設けるようにしてもよい。これにより、カメラブロックの回路規模を小さくできる。
【００８５】
　また、上述実施の形態においては、映像信号を出力するビデオ部がカメラブロックであるものを示したが、このビデオ部は映像信号を出力するもの、例えばビデオテープレコーダ、チューナ、カメラ一体型ビデオテープレコーダ、チューナ、コンピュータ、ビデオディスク装置等であってもよい。
【産業上の利用可能性】
【００８６】
　この発明は、近接した周波数の２つの基準クロック信号を使用して、同一の水平方向画素数のフラットパネルディスプレイに、高逓倍回路等を用いることなく、容易に良好な画像を表示できるものであり、フラットパネルディスプレイに、基準駆動周波数の異なる撮像素子で得られる映像信号による画像を表示する表示部に適用して好適である。
【図面の簡単な説明】
【００８７】
【図１】第１の構成例の画像表示装置を示すブロック図である。
【図２】第２の構成例の画像表示装置を示すブロック図である。
【図３】液晶表示素子の走査順序の一例を示す図である。
【図４】液晶表示素子の具体的な構成例を示す図である。
【図５】液晶表示素子を構成する水平シフトレジスタの動作を説明するためのタイミングチャートである。
【図６】液晶表示素子を構成する垂直シフトレジスタの動作を説明するためのタイミングチャートである。
【図７】第１実施の形態としての画像表示装置の構成を示すブロック図である。
【図８】第１の実施の形態の液晶表示素子を構成する垂直シフトレジスタの動作（垂直方向間引き走査）を説明するためのタイミングチャートである。
【図９】液晶表示素子における垂直方向の間引き走査を説明するための図である。
【図１０】第１の実施の形態でのＮＴＳＣ方式の有効表示領域と表示素子の表示領域との関係を示す図である。
【図１１】第２の実施の形態としての画像表示装置の構成を示すブロック図である。
【図１２】第２の実施の形態の液晶表示素子を構成する水平シフトレジスタの動作（水平方向間引き走査）を説明するためのタイミングチャートである。
【図１３】液晶表示素子における水平方向の間引き走査を説明するための図である。
【図１４】第２の実施の形態でのＮＴＳＣ方式の有効表示領域と表示素子の表示領域との関係を示す図である。
【図１５】従来の画像表示装置の一例を示すブロック図である。
【符号の説明】
【００８８】
　１００，１００Ａ，１００Ｂ，１００Ｃ・・・画像表示装置、１１０，１１０Ａ，１１０Ｂ，１１０Ｃ・・・カメラブロック、１１１・・・ＣＣＤ固体撮像素子、１１２・・・信号処理回路、１１３・・・タイミング発生器、１１４・・・基準発振器、１１５・・・同期発生器、１２０，１２０Ａ，１２０Ｂ，１２０Ｃ・・・表示ブロック、１２１，１２１Ｂ・・・液晶表示素子、１２２・・・信号処理回路、１２３，１２３Ｂ，１２３Ｃ・・・タイミング発生器、１２４・・・逓倍回路、１２５・・・分周回路
【図１】
2004145358.tif 000003
【図２】
2004145358.tif 000004
【図３】
2004145358.tif 000005
【図４】
2004145358.tif 000006
【図５】
2004145358.tif 000007
【図６】
2004145358.tif 000008
【図７】
2004145358.tif 000009
【図８】
2004145358.tif 000010
【図９】
2004145358.tif 000011
【図１０】
2004145358.tif 000012
【図１１】
2004145358.tif 000013
【図１２】
2004145358.tif 000014
【図１３】
2004145358.tif 000015
【図１４】
2004145358.tif 000016
【図１５】
2004145358.tif 000017