(57)【要約】【課題】未使用の冗長回路で発生するリーク電流を削減する。【解決手段】メモリ部２の診断結果に基づいてメモリ部の欠陥個所に置き換えられる冗長回路４を有する冗長救済回路と、メモリ部２を有する半導体集積回路に対する電源（１）とは別系統の電源ラインとを備え、メモリ部２の診断結果に基づいて冗長回路４をメモリ部の欠陥箇所に置き換える場合にのみ、冗長救済回路に対する電源供給を行う。【選択図】  図１
2004185795.tif 000002
【特許請求の範囲】
【請求項１】
メモリを有する半導体集積回路のメモリ故障を救済するメモリ故障救済回路であって、
前記メモリの診断結果に基づいて前記メモリの欠陥個所に置き換えられる冗長回路を有する冗長救済回路と、前記半導体集積回路に対する電源とは別系統の電源ラインとを備えるメモリ故障救済回路。
【請求項２】
メモリを有する半導体集積回路のメモリ故障を救済するメモリ故障救済回路であって、
前記メモリを診断し、診断結果を電源制御回路へ出力する自己診断回路からの診断結果に基づいて前記メモリの欠陥個所に置き換えられる冗長回路を有する冗長救済回路を有し、前記冗長救済回路に対する電源供給が前記診断結果に基づいて作動する前記電源制御回路により前記半導体集積回路に対する電源供給から独立して制御されるメモリ故障救済回路。
【請求項３】
メモリを有する半導体集積回路のメモリ故障を救済するメモリ故障救済回路であって、
前記半導体集積回路の検査時の前記メモリの診断結果を保持する保持手段に保持された診断結果に基づいて前記メモリの欠陥個所に置き換えられる冗長回路を有する冗長救済回路を有し、前記半導体集積回路の実使用時の前記冗長救済回路に対する電源供給が前記診断結果に基づいて作動する前記電源制御回路により前記半導体集積回路に対する電源供給から独立して制御されるメモリ故障救済回路。
【請求項４】
前記冗長救済回路に対する電源が前記半導体集積回路とは異なる電源から供給される請求項１から３のいずれか一項記載のメモリ故障救済回路。
【請求項５】
前記自己診断回路は、電源投入ごとに作動して得られる前記メモリの診断結果を前記電源制御回路へ出力する請求項２または４記載のメモリ故障救済回路。
【請求項６】
前記メモリの欠陥個所との置き換えをヒューズ制御で行う請求項１から５のいずれか一項記載のメモリ故障救済回路。
【請求項７】
前記電源制御回路が、前記半導体集積回路の外部にある請求項２から６のいずれか一項記載のメモリ故障救済回路。
【請求項８】
前記電源制御回路が、前記半導体集積回路の内部にある請求項２から６のいずれか一項記載のメモリ故障救済回路。
【請求項９】
請求項１記載のメモリ故障救済回路の電源制御方法であって、
前記メモリの診断結果に基づいて前記冗長回路を前記メモリの欠陥箇所に置き換える場合にのみ、前記冗長救済回路に対する電源供給を行うメモリ故障救済回路の電源制御方法。
【請求項１０】
請求項１記載のメモリ故障救済回路の電源配線方法であって、
前記メモリの診断結果に基づいて前記冗長回路を前記メモリの欠陥個所に置き換えない場合、前記冗長救済回路に対する電源供給ラインをトリミングでカットするメモリ故障救済回路の電源配線方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリを有する半導体集積回路のメモリ故障を救済するメモリ故障救済回路に関する。
【背景技術】
【０００２】
従来、半導体加工の微細化に伴い、半導体記憶装置を含む半導体集積回路においては、記憶部の欠陥を救済するための冗長回路を併せ持っており、検査時に記憶部の欠陥が見つかった際には、冗長回路と置き換えることによって、半導体集積回路の歩留まり向上を実現してきた（特許文献１等）。
【特許文献１】特開平１１−２３８３９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の半導体記憶装置を含む半導体集積回路では、検査時に記憶部に欠陥がなかった場合でも未使用の冗長回路に電源が供給されるため、未使用の冗長回路において不要なリーク電流が発生してしまうという問題ある。
【０００４】
本発明は、上記従来の問題点を解決するもので、未使用の冗長回路で発生するリーク電流を削減することができるメモリ故障救済回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明のメモリ故障救済回路の第１の態様は、メモリを有する半導体集積回路のメモリ故障を救済するメモリ故障救済回路であって、前記メモリの診断結果に基づいて前記メモリの欠陥個所に置き換えられる冗長回路を有する冗長救済回路と、前記半導体集積回路に対する電源とは別系統の電源ラインとを備える。この構成によれば、冗長救済回路と半導体集積回路の電源を別系統とすることで、半導体集積回路の検査時にメモリ故障がなかった場合に、冗長救済回路に対する電源を供給しないことが可能となり未使用時の冗長回路で発生するリーク電流を削減することができる。
【０００６】
本発明のメモリ故障救済回路の第２の態様は、メモリを有する半導体集積回路のメモリ故障を救済するメモリ故障救済回路であって、前記メモリを診断し、診断結果を電源制御回路へ出力する自己診断回路からの診断結果に基づいて前記メモリの欠陥個所に置き換えられる冗長回路を有する冗長救済回路を有し、前記冗長救済回路に対する電源供給が前記診断結果に基づいて作動する前記電源制御回路により前記半導体集積回路に対する電源供給から独立して制御される。この構成によれば、冗長救済回路に対する電源供給が自己診断結果に基づいて半導体集積回路に対する電源供給から独立して制御されるため、半導体集積回路の検査時にメモリ故障がなかった場合に、冗長救済回路への電源を供給しない制御を行うことにより未使用の冗長回路で発生するリーク電流を削減することができる。
【０００７】
本発明のメモリ故障救済回路の第３の態様は、メモリを有する半導体集積回路のメモリ故障を救済するメモリ故障救済回路であって、前記半導体集積回路の検査時の前記メモリの診断結果を保持する保持手段に保持された診断結果に基づいて前記メモリの欠陥個所に置き換えられる冗長回路を有する冗長救済回路を有し、前記半導体集積回路の実使用時の前記冗長救済回路に対する電源供給が前記診断結果に基づいて作動する前記電源制御回路により前記半導体集積回路に対する電源供給から独立して制御される。この構成によれば、冗長救済回路に対する電源供給が半導体集積回路の検査時に予め保持した診断結果を利用して半導体集積回路の実使用時に半導体集積回路に対する電源供給から独立して制御されるため、半導体集積回路の検査時にメモリ故障がなかった場合に、冗長救済回路への電源を供給しない制御を行うことにより未使用の冗長回路で発生するリーク電流を削減することができる。
【０００８】
本発明のメモリ故障救済回路の第２、第３の態様において、前記冗長救済回路に対する電源は前記半導体集積回路とは異なる電源から供給される。この構成によれば、冗長救済回路の電源と半導体集積回路の電源とを異ならせることで、冗長救済回路に対する電源制御が確実に行われる。
【０００９】
また、前記自己診断回路は、電源投入ごとに作動して得られる前記メモリの診断結果を前記電源制御回路へ出力する。この構成によれば、電源投入時にのみ診断結果に基づく電源制御を行うだけで、それ以降は通常どおりに使用することができる。
【００１０】
本発明において、前記メモリの欠陥個所との置き換えをヒューズ制御で行う。この構成によれば、ヒューズ制御を利用することでメモリの欠陥個所を冗長回路で確実に置き換えることができる。
【発明の効果】
【００１１】
本発明によれば、冗長救済回路に対する電源が半導体集積回路に対する電源から独立しているため、メモリ故障がなかった場合に冗長救済回路への電源供給を遮断することが可能となり未使用の冗長回路で発生するリーク電流を削減することができる。
【発明を実施するための最良の形態】
【００１２】
（実施の形態１）
図１は、本発明の実施の形態１のメモリ故障救済回路の構成を示すブロック図である。図１において、メモリ故障救済回路は、実機能を実現しているロジック回路１と、ロジック回路１が使用するメモリ部２と、メモリ部２の故障の有無を判定する自己診断回路３と、自己診断回路３の判定結果からヒューズ制御等によりメモリ部２の欠陥個所との置き換えを行う冗長回路４と、ロジック回路１が指定するメモリのアドレスと自己診断回路３から出力される判定結果（欠陥箇所を示すアドレス）とを比較する比較器５と、比較器５の比較結果からメモリ部２に欠陥個所がある場合に、ロジック回路１の冗長回路４へのアクセスを可能とするセレクタ６とを備える。
【００１３】
ロジック回路１、メモリ部２、自己診断回路３およびセレクタ６を有する半導体集積回路には電源（１）が供給され、冗長回路４および比較器５を有する冗長救済回路には電源（２）が供給される。電源制御回路１０は、自己診断回路３の判定結果に基づき電源（１）、（２）の供給を制御するものであり、チップの外部又は内部に配置される。
【００１４】
図２はメモリ故障救済回路に対する電源制御の動作フローを示している。電源が投入されると、自己診断回路３が作動してメモリ部２の自己診断を行う。（Ｓ１０）。自己診断結果を判断し（Ｓ１１）、メモリ故障無しの診断結果が出力されると、電源制御回路１０が電源（２）をＯＦＦにする（Ｓ１２）。メモリ故障有りの診断結果が出力されると、冗長回路４がその診断結果を保存する（Ｓ１３）。次いで、電源制御回路１０が電源（２）をＯＮにする（Ｓ１４）。自己診断の結果は、電源が投入されている間継続して保持されるので、電源投入時に一度自己診断回路３を作動させれば、その後、電源（２）の制御が行われることはない。
【００１５】
実施の形態１によれば、半導体集積回路と冗長救済回路の電源を別系統としておき、検査時に半導体集積回路のメモリ部に欠陥がなかった場合には冗長救済回路への電源供給を行わないように制御することで、未使用の冗長回路によるリーク電流の発生を防止することができる。
【００１６】
（実施の形態２）
図３は、本発明の実施の形態２のメモリ故障救済回路の構成を示すブロック図である。なお、図１と同一部分には同一符号を付して説明する。図３において、メモリ故障救済回路は、ロジック回路１と、メモリ部２と、冗長回路４と、半導体集積回路の検査結果を保持するフラッシュメモリ９と、ロジック回路１が指定するアドレスとフラッシュメモリ９に記憶されている判定結果とを比較する比較器５と、比較器５の比較結果からメモリ部２に欠陥メモリセルがある場合にロジック回路１の冗長回路４へのアクセスを可能とするセレクタ６とを備える。
【００１７】
ロジック回路１、メモリ部２およびセレクタ６を有する半導体集積回路には電源（１）が供給され、冗長回路４および比較器５を有する冗長救済回路には電源（２）が供給される。電源制御回路１０は、フラッシュメモリ９に保持されているメモリ評価結果に基づき電源（１）、（２）の供給を制御する。
【００１８】
図４はメモリ故障救済回路に対する電源制御の動作フローを示している。動作フローは、半導体検査工程と実使用とに大きく分けることが可能である。半導体検査工程において、メモリ部２のテストを行い（Ｓ２０）、メモリ欠陥故障の有無とメモリ故障箇所についての検査結果をフラッシュメモリ９に格納させる（Ｓ２１）。実使用時において、フラッシュメモリ９に格納されているメモリ欠陥故障の有無を用いて、検査結果を判定し（Ｓ２２）、メモリ欠陥故障があれば電源制御回路１０が電源（２）をＯＮにする（Ｓ２３）。メモリ欠陥故障がなければ電源制御回路１０が電源（２）をＯＦＦにする（Ｓ２４）。
【００１９】
実施の形態２によれば、半導体集積回路と冗長救済回路の電源を別系統としておき、検査時におけるメモリ部の欠陥故障の有無をフラッシュメモリに記憶させておき、実使用時にメモリ部の欠陥故障の有無によって冗長回路の電源供給を行わないように制御することで、未使用の冗長回路によるリーク電流の発生を防止することができる。
【００２０】
なお、実施の形態１、２において、メモリ故障があれば電源（２）をＯＮにし、メモリ故障がなければ電源（２）をＯＦＦにして冗長救済回路への電源供給を制御する場合について説明したが、メモリ故障がなければ電源（２）を供給する電源ラインをトリミングでカットして冗長救済回路への電源供給を行わないようにしてもよい。
【産業上の利用可能性】
【００２１】
本発明のメモリ故障救済回路は、冗長救済回路に対する電源が半導体集積回路に対する電源から独立しているため、メモリ故障がなかった場合に冗長救済回路への電源供給を遮断することが可能となり未使用の冗長回路で発生するリーク電流を削減することができるという効果を有し、メモリを有する半導体集積回路のメモリ故障を救済するメモリ故障救済回路等として有用である。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態１のメモリ故障救済回路の構成を示す図。
【図２】実施の形態１のメモリ故障救済回路に対する電源制御の動作フローを示す図。
【図３】本発明の実施の形態２のメモリ故障救済回路の構成を示す図。
【図４】実施の形態２のメモリ故障救済回路に対する電源制御の動作フローを示す図。
【符号の説明】
【００２３】
１  ロジック回路
２  メモリ部
３  自己診断回路
４  冗長回路
５  比較器
６  セレクタ
７  フラッシュメモリ
１０  電源制御回路
【図１】
2004185795.tif 000003
【図２】
2004185795.tif 000004
【図３】
2004185795.tif 000005
【図４】
2004185795.tif 000006