(57)【要約】【課題】サブミクロンオーダーの半導体チャネル層形成能力をもつパターニング方法により作製された薄膜トランジスタの提供、および大面積化に対応でき量産性のある製造方法を提供する。【解決手段】微細加工された凹凸面２を有する基板１上に形成された薄膜トランジスタであって、その凹凸面２の隣接する凸部にソースとドレインを形成し、その凸部間の凹部領域にチャネルとゲートを形成することにより、上記課題を解決した。このときの凹部領域は、凹部底面からその上方に向かって、ゲート電極５、ゲート絶縁膜６、半導体チャネル層７の順で積層される。この薄膜トランジスタにおいては、凹凸面が硬化性樹脂で形成されていること、薄膜トランジスタを構成する半導体が多結晶シリコン等の半導体または有機半導体材料で形成されていること、記基板がガラス、プラスチックまたはそれらの複合材からなることが好ましい。【選択図】    図１
2004241397.tif 000002
【特許請求の範囲】
【請求項１】
凹凸面を有する基板上に形成された薄膜トランジスタであって、当該凹凸面の隣接する凸部にソース電極とドレイン電極が形成され、当該凸部間の凹部領域に半導体チャネル層とゲート電極が形成されていることを特徴とする薄膜トランジスタ。
【請求項２】
前記凹部領域は、凹部底面から、ゲート電極、ゲート絶縁膜、半導体チャネル層の順で積層されていることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記凹部領域は、凹部底面から、半導体チャネル層、ゲート絶縁膜、ゲート電極の順で積層されていることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
凹凸面を有する基板上に形成された薄膜トランジスタであって、当該凹凸面の凸部頂上面にソース電極およびドレイン電極のいずれか一方が形成され、当該凸部頂上面に連続する側面領域に半導体チャネル層とゲート電極が形成され、当該凸部側面に連続する凹部底面にソース電極およびドレイン電極の他の一方が形成されていることを特徴とする薄膜トランジスタ。
【請求項５】
凹凸面を有する基板上に形成された薄膜トランジスタであって、当該凹凸面の凸部に半導体チャネル層、ゲート絶縁層およびゲート電極が順に積層され、当該凸部両側の底面にはソース電極およびドレイン電極がそれぞれ形成されていることを特徴とする薄膜トランジスタ。
【請求項６】
前記凹凸面が、硬化性樹脂で形成されていることを特徴とする請求項１から５のいずれか１項に記載の薄膜トランジスタ。
【請求項７】
前記薄膜トランジスタを構成する半導体が、多結晶シリコンまたは有機半導体材料で形成されていることを特徴とする請求項１から６のいずれか１項に記載の薄膜トランジスタ。
【請求項８】
前記基板が、ガラス材、プラスチック材またはそれらの複合材からなることを特徴とする請求項１から７のいずれか１項に記載の薄膜トランジスタ。
【請求項９】
凹凸面を有する基板上の当該凹凸面の隣接する凸部に、ソース電極とドレイン電極を形成し、当該凸部間の凹部領域に、凹部底面から、ゲート電極、ゲート絶縁膜、半導体チャネル層の順で積層してなる薄膜トランジスタの製造方法であって、
（１）基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、（２）両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、（３）その凹凸面の全面に導電性薄膜を形成した後さらにその凹凸面が平坦になるまでポジ型レジスト膜を形成し、（４）前記凹凸面形成用基板と同じ凹凸パターンを有するマスクを用いて当該レジスト膜を露光・現像して凸部頂上面の導電性薄膜を露出し、（５）露出後の全面に不純物含有アモルファスシリコン薄膜を形成し、（６）前記基板前面から露光・現像して凹部領域に残るレジスト膜と不純物含有アモルファスシリコン薄膜を除去し、（７）露出した導電性薄膜をエッチングし、（８）エッチング後の基板全面にアモルファスシリコン薄膜を形成し、（９）レーザーアニールを行ってポリシリコンからなる半導体チャネル層を形成すると同時に、凸部頂上面の不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、（１０）前記半導体チャネル層、ソース側拡散層およびドレイン側拡散層上にゲート絶縁膜を形成し、（１１）半導体チャネル層上部のゲート絶縁膜上にゲート電極を形成する、ことを特徴とする薄膜トランジスタの製造方法。
【請求項１０】
凹凸面を有する基板上の当該凹凸面の隣接する凸部に、ソース電極とドレイン電極を形成し、当該凸部間の凹部領域に、凹部底面から、半導体チャネル層、ゲート絶縁膜、ゲート電極の順で積層してなる薄膜トランジスタの製造方法であって、
（１）基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、（２）両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、（３）その凹凸面の全面に不純物含有アモルファスシリコン薄膜を形成した後さらにその凹凸面が平坦になるまでネガ型レジスト膜を形成し、（４）前記凹凸面形成用基板と同じ凹凸パターンを有するマスクを用いて当該レジスト膜を露光・現像して凹部領域の不純物含有アモルファスシリコン薄膜を露出し、（５）露出した不純物含有アモルファスシリコン薄膜をエッチングし、（６）凸部頂上面に残るレジスト膜を除去し、（７）所定領域にアモルファスシリコン薄膜を形成し、（８）レーザーアニールを行ってポリシリコンからなる半導体チャネル層を凹部領域に形成すると同時に、当該凹部両側の凸部頂上面の不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、（９）その全面にゲート絶縁層を形成し、（１０）そのゲート絶縁層にコンタクトホールを形成した後に導電性薄膜を形成して、ソース電極、ゲート電極およびドレイン電極を形成する、ことを特徴とする薄膜トランジスタの製造方法。
【請求項１１】
凹凸面を有する基板上の当該凹凸面の凸部頂上面に、ソース電極およびドレイン電極のいずれか一方を形成し、当該凸部頂上面に連続する側面領域に、半導体チャネル層とゲート電極を形成し、当該凸部側面に連続する凹部底面に、ソース電極およびドレイン電極の他の一方を形成してなる薄膜トランジスタの製造方法であって、
（１）基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、（２）両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、（３）その凹凸面の全面に導電性薄膜を形成した後、さらにその上に不純物含有アモルファスシリコン薄膜を形成し、さらにその上に凹凸面が平坦になるまでポジ型レジスト膜を形成し、（４）このポジ型フォトレジスト膜上に、前記凹凸面の段差部である側面領域に成膜されている導電性薄膜及び不純物含有アモルファスシリコン薄膜の膜厚程度の開口部をもつフォトマスクを側面領域に位置合わせをして密着させ、フォトマスク側から露光・現像して前記側面領域のレジスト膜を除去し、（５）露出した不純物含有アモルファスシリコン薄膜と導電性薄膜をエッチング除去し、（６）凹凸面上のレジスト膜を除去し、（７）側面領域を含む所定領域にアモルファスシリコン薄膜を形成し、（８）レーザーアニールを行ってポリシリコンからなる半導体チャネル層を側面領域に形成すると同時に、当該側面領域に連続する凸部頂上面と凹部底面の不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、（９）結晶化したポリシリコン上にゲート絶縁層を形成し、（１０）そのゲート絶縁層上にゲート電極を形成する、ことを特徴とする薄膜トランジスタの製造方法。
【請求項１２】
凹凸面を有する基板上の当該凹凸面の凸部に半導体チャネル層、ゲート絶縁層およびゲート電極を順に積層し、当該凸部両側の底面にソース電極およびドレイン電極をそれぞれ形成してなる薄膜トランジスタの製造方法であって、
（１）基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、（２）両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、（３）その凹凸面の全面に導電性薄膜と不純物含有アモルファスシリコン薄膜を積層した後さらにその凹凸面が平坦になるまでポジ型レジスト膜を形成し、（４）前記凹凸面形成用基板と同じ凹凸パターンを有するマスクを用いて当該レジスト膜を露光・現像して凸部頂上面の不純物含有アモルファスシリコン薄膜を露出し、（５）エッチングにより露出した不純物含有アモルファスシリコン薄膜および導電性薄膜を除去し、（６）凹凸面上のレジスト膜を除去し、（７）凸部頂上面を含む所定領域にアモルファスシリコン薄膜を形成し、（８）レーザーアニールを行ってポリシリコンからなる半導体チャネル層を凸部頂上面に形成すると同時に、当該凸部頂上面の両側の凹部領域に形成されている不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、（９）結晶化したポリシリコン上にゲート絶縁層を形成し、（１０）そのゲート絶縁層上にゲート電極を形成する、ことを特徴とする薄膜トランジスタの製造方法。
【請求項１３】
凹凸面を有する基板上の当該凹凸面の凸部に半導体チャネル層、ゲート絶縁層およびゲート電極を順に積層し、当該凸部両側の底面にソース電極およびドレイン電極をそれぞれ形成してなる薄膜トランジスタの製造方法であって、
（１）基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、（２）両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、（３）その凹凸面の全面に導電性薄膜を積層した後さらにその凹凸面が平坦になるまでネガ型レジスト膜を形成し、（４）前記凹凸面形成用基板と同じ凹凸パターンを有するマスクを用いて当該レジスト膜を露光・現像して凹部上の導電性薄膜を露出し、（５）エッチングにより露出した導電性薄膜を除去し、（６）凹凸面上のレジスト膜を除去し、（７）その全面にゲート絶縁膜を形成し、（８）前記ゲート絶縁膜上にアモルファスシリコン薄膜を形成し、さらに前記アモルファスシリコン薄膜上に不純物含有アモルファスシリコン薄膜を形成し、（９）レーザーアニールを行ってポリシリコンからなる半導体チャネル層を凸部頂上面に形成すると同時に、当該凸部頂上面の両側の凹部領域に形成されている不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、（１０）当該ソース側拡散層上にソース電極を形成し、当該ドレイン側拡散層上にドレイン電極を形成する、ことを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、凹凸面を有する基板上に薄膜半導体及び絶縁材料が形成された電界効果型薄膜トランジスタおよびその製造方法に関するものである。
【０００２】
【従来の技術】
一般に、薄膜トランジスタ（ＴＦＴ）を製造する際には、必要なパターンを基板上に転写するための露光装置が使用される。この露光装置は、微細なパターンを基板上に転写するための露光光学系、マスクと基板を高精度に位置合わせするためのアライメント系、マスクと基板を自動的に搬送する自動搬送系などより構成される。そうした露光装置が使用される露光処理の前には、所定の感光度を有するレジスト薄膜が基板上に形成される。
【０００３】
近年、液晶表示装置においては、表示精度を高精細化したり低消費電力で駆動したりすることにより、液晶表示装置を高性能化する試みがなされている。そして、この液晶表示装置の高性能化が進むのに従って、液晶画面に形成されるＴＦＴの精度はサブミクロン（＜１μｍ）の単位にまで至っており、広面積領域における微細加工の必要性がより強く求められてきている。
【０００４】
このような微細加工を実現するためには、要求される精密度に応じた露光技術が必要不可欠であることは勿論であるが、このような精密度を全て充分に満たすだけの解像度を備える露光装置や露光技術は、スループットの点からも未だ完成されているとは言えず、優れた技術の開発が待たれている。
【０００５】
また、ＬＳＩの代表であるＤＲＡＭの集積化はここ３年で４倍の非常な勢いで進んでいる。それにつれて、集積回路パターンの微細化も進んでおり、１３０ｎｍ以下の線幅加工精度の必要性が現実のものとなってきている。
【０００６】
こうしたなか、パターン形成技術として一般的に用いられている微細加工技術としては、フォトリソグラフィ技術があり（例えば、非特許文献１参照。）、少量多品種のものに対する微細加工技術としては、電子ビームによる直接描画技術等がある。
【０００７】
しかし、上述した微細加工技術にはそれぞれ問題がある。例えば、フォトリソグラフィ技術においては、光波長との関係でその解像度に限界があり、１００ｎｍ以下の転写露光は困難であるという問題が指摘されている（例えば、非特許文献２を参照。）。また、電子ビームによる直接描画技術においては、単位時間当たりのスループットが不足し、量産に適さなことが認知されている。
【０００８】
一方、非特許文献１には、上記のフォトリソグラフィ技術の解像度の限界を超える微細加工技術として、ナノインプリントリソグラフィ技術が紹介されている。このナノインプリントリソグラフィ技術は、シリコン基板上のパターン転写層に熱可塑性のＰＭＭＡ（ポリメタクリル酸メチル）を設け、そのパターン転写層に、予めパターニングされたモールドを押圧し、ＰＭＭＡ樹脂層に微細な凹凸パターンを形成する技術であり、その後Ａｌ等を形成して配線パターンの形成等が検討されている。また、特許文献１にも、ナノインプリントリソグラフィ技術と同様な技術である２Ｐ（Ｐｈｏｔｏ−Ｐｏｌｙｍｅｒｉｚｅｄ）法によりスタンパーの凹凸を転写して、所望の凹凸かターンを形成する技術が記載されている。
【０００９】
【非特許文献１】
碓井節夫、フラットパネルディスプレイ’９１、日経ＢＰ社、１９９１年発行、ｐ．１１７−１２８。
【００１０】
【非特許文献２】
谷口ら、砥粒加工学学会誌、２００２年発行、４６巻、６号、ｐ．２８２−２８５。
【００１１】
【特許文献１】
特開平１１−２０４７４２号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、上述したナノインプリントリソグラフィ技術またはそれと同様な技術については未だ研究途上であり、十分な検討はなされておらず、特に、電界効果型薄膜トランジスタおよびその製造方法について検討し、または実用した例はない。
【００１３】
本発明は、上述したフォトリソグラフィ技術および電子ビームによる直接描画技術における問題を解決すべくなされたものであって、その目的は、サブミクロンオーダーの半導体チャネル層形成能力をもつパターニング方法により作製された薄膜トランジスタの提供、および大面積化に対応でき量産性のある製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記課題を解決するための、薄膜トランジスタの第１の発明は、凹凸面を有する基板上に形成された薄膜トランジスタであって、当該凹凸面の隣接する凸部にソース電極とドレイン電極が形成され、当該凸部間の凹部領域に半導体チャネル層とゲート電極が形成されていることを特徴とする。
【００１５】
この第１の発明に係る薄膜トランジスタにおいては、（ｉ）上記凹部領域は、凹部底面から、ゲート電極、ゲート絶縁膜、半導体チャネル層の順で積層されている態様、および、（ｉｉ）上記凹部領域は、凹部底面から、半導体チャネル層、ゲート絶縁膜、ゲート電極の順で積層されている態様、が好ましく挙げられる。
【００１６】
また、上記課題を解決するための、薄膜トランジスタの第２の発明は、凹凸面を有する基板上に形成された薄膜トランジスタであって、当該凹凸面の凸部頂上面にソース電極およびドレイン電極のいずれか一方が形成され、当該凸部頂上面に連続する側面領域に半導体チャネル層とゲート電極が形成され、当該凸部側面に連続する凹部底面にソース電極およびドレイン電極の他の一方が形成されていることを特徴とする。
【００１７】
また、上記課題を解決するための、薄膜トランジスタの第３の発明は、凹凸面を有する基板上に形成された薄膜トランジスタであって、当該凹凸面の凸部に半導体チャネル層、ゲート絶縁層およびゲート電極が順に積層され、当該凸部両側の底面にはソース電極およびドレイン電極がそれぞれ形成されていることを特徴とする。
【００１８】
なお、上記第１〜第３の発明に係る薄膜トランジスタにおいては、▲１▼上記凹凸面が、硬化性樹脂で形成されていること、▲２▼上記薄膜トランジスタを構成する半導体が、多結晶シリコンまたは有機半導体材料で形成されていること、▲３▼上記基板が、ガラス材、プラスチック材またはそれらの複合材からなること、が好ましい。
【００１９】
上記課題を解決するための、本発明の薄膜トランジスタの第１の製造方法は、凹凸面を有する基板上の当該凹凸面の隣接する凸部に、ソース電極とドレイン電極を形成し、当該凸部間の凹部領域に、凹部底面から、ゲート電極、ゲート絶縁膜、半導体チャネル層の順で積層してなる薄膜トランジスタの製造方法であって、（１）基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、（２）両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、（３）その凹凸面の全面に導電性薄膜を形成した後さらにその凹凸面が平坦になるまでポジ型レジスト膜を形成し、（４）上記凹凸面形成用基板と同じ凹凸パターンを有するマスクを用いて当該レジスト膜を露光・現像して凸部頂上面の導電性薄膜を露出し、（５）露出後の全面に不純物含有アモルファスシリコン薄膜を形成し、（６）上記基板前面から露光・現像して凹部領域に残るレジスト膜と不純物含有アモルファスシリコン薄膜を除去し、（７）露出した導電性薄膜をエッチングし、（８）エッチング後の基板全面にアモルファスシリコン薄膜を形成し、（９）レーザーアニールを行ってポリシリコンからなる半導体チャネル層を形成すると同時に、凸部頂上面の不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、（１０）上記半導体チャネル層、ソース側拡散層およびドレイン側拡散層上にゲート絶縁膜を形成し、（１１）半導体チャネル層上部のゲート絶縁膜上にゲート電極を形成する、ことを特徴とする。
【００２０】
また、上記課題を解決するための、本発明の薄膜トランジスタの第２の製造方法は、凹凸面を有する基板上の当該凹凸面の隣接する凸部に、ソース電極とドレイン電極を形成し、当該凸部間の凹部領域に、凹部底面から、半導体チャネル層、ゲート絶縁膜、ゲート電極の順で積層してなる薄膜トランジスタの製造方法であって、（１）基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、（２）両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、（３）その凹凸面の全面に不純物含有アモルファスシリコン薄膜を形成した後さらにその凹凸面が平坦になるまでネガ型レジスト膜を形成し、（４）上記凹凸面形成用基板と同じ凹凸パターンを有するマスクを用いて当該レジスト膜を露光・現像して凹部領域の不純物含有アモルファスシリコン薄膜を露出し、（５）露出した不純物含有アモルファスシリコン薄膜をエッチングし、（６）凸部頂上面に残るレジスト膜を除去し、（７）所定領域にアモルファスシリコン薄膜を形成し、（８）レーザーアニールを行ってポリシリコンからなる半導体チャネル層を凹部領域に形成すると同時に、当該凹部両側の凸部頂上面の不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、（９）その全面にゲート絶縁層を形成し、（１０）そのゲート絶縁層にコンタクトホールを形成した後に導電性薄膜を形成して、ソース電極、ゲート電極およびドレイン電極を形成する、ことを特徴とする。
【００２１】
また、上記課題を解決するための、本発明の薄膜トランジスタの第３の製造方法は、凹凸面を有する基板上の当該凹凸面の凸部頂上面に、ソース電極およびドレイン電極のいずれか一方を形成し、当該凸部頂上面に連続する側面領域に、半導体チャネル層とゲート電極を形成し、当該凸部側面に連続する凹部底面に、ソース電極およびドレイン電極の他の一方を形成してなる薄膜トランジスタの製造方法であって、（１）基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、（２）両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、（３）その凹凸面の全面に導電性薄膜を形成した後、さらにその上に不純物含有アモルファスシリコン薄膜を形成し、さらにその上に凹凸面が平坦になるまでポジ型レジスト膜を形成し、（４）このポジ型フォトレジスト膜上に、上記凹凸面の段差部である側面領域に成膜されている導電性薄膜及び不純物含有アモルファスシリコン薄膜の膜厚程度の開口部をもつフォトマスクを側面領域に位置合わせをして密着させ、フォトマスク側から露光・現像して上記側面領域のレジスト膜を除去し、（５）露出した不純物含有アモルファスシリコン薄膜と導電性薄膜をエッチング除去し、（６）凹凸面上のレジスト膜を除去し、（７）側面領域を含む所定領域にアモルファスシリコン薄膜を形成し、（８）レーザーアニールを行ってポリシリコンからなる半導体チャネル層を側面領域に形成すると同時に、当該側面領域に連続する凸部頂上面と凹部底面の不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、（９）結晶化したポリシリコン上にゲート絶縁層を形成し、（１０）そのゲート絶縁層上にゲート電極を形成する、ことを特徴とする。
【００２２】
また、上記課題を解決するための、本発明の薄膜トランジスタの第４の製造方法は、凹凸面を有する基板上の当該凹凸面の凸部に半導体チャネル層、ゲート絶縁層およびゲート電極を順に積層し、当該凸部両側の底面にソース電極およびドレイン電極をそれぞれ形成してなる薄膜トランジスタの製造方法であって、（１）基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、（２）両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、（３）その凹凸面の全面に導電性薄膜と不純物含有アモルファスシリコン薄膜を積層した後さらにその凹凸面が平坦になるまでポジ型レジスト膜を形成し、（４）上記凹凸面形成用基板と同じ凹凸パターンを有するマスクを用いて当該レジスト膜を露光・現像して凸部頂上面の不純物含有アモルファスシリコン薄膜を露出し、（５）エッチングにより露出した不純物含有アモルファスシリコン薄膜および導電性薄膜を除去し、（６）凹凸面上のレジスト膜を除去し、（７）凸部頂上面を含む所定領域にアモルファスシリコン薄膜を形成し、（８）レーザーアニールを行ってポリシリコンからなる半導体チャネル層を凸部頂上面に形成すると同時に、当該凸部頂上面の両側の凹部領域に形成されている不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、（９）結晶化したポリシリコン上にゲート絶縁層を形成し、（１０）そのゲート絶縁層上にゲート電極を形成する、ことを特徴とする。
【００２３】
さらに、上記課題を解決するための、本発明の薄膜トランジスタの第５の製造方法は、凹凸面を有する基板上の当該凹凸面の凸部に半導体チャネル層、ゲート絶縁層およびゲート電極を順に積層し、当該凸部両側の底面にソース電極およびドレイン電極をそれぞれ形成してなる薄膜トランジスタの製造方法であって、
（１）基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、（２）両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、（３）その凹凸面の全面に導電性薄膜を積層した後さらにその凹凸面が平坦になるまでネガ型レジスト膜を形成し、（４）上記凹凸面形成用基板と同じ凹凸パターンを有するマスクを用いて当該レジスト膜を露光・現像して凹部上の導電性薄膜を露出し、（５）エッチングにより露出した導電性薄膜を除去し、（６）凹凸面上のレジスト膜を除去し、（７）その全面にゲート絶縁膜を形成し、（８）上記ゲート絶縁膜上にアモルファスシリコン薄膜を形成し、さらに上記アモルファスシリコン薄膜上に不純物含有アモルファスシリコン薄膜を形成し、（９）レーザーアニールを行ってポリシリコンからなる半導体チャネル層を凸部頂上面に形成すると同時に、当該凸部頂上面の両側の凹部領域に形成されている不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、（１０）当該ソース側拡散層上にソース電極を形成し、当該ドレイン側拡散層上にドレイン電極を形成する、ことを特徴とする。
【００２４】
これらの第１〜第５の発明に係る製造方法によれば、従来の方法のような一般的なフォトリソグラフィ技術を用いたＴＦＴ作製手段とは異なり、基板上に凹凸面形成用基板を用いて基板上に硬化性樹脂からなる凹凸面を形成し、その凹凸面の凹部をＴＦＴの半導体チャネル層として使用するので、上記の凹凸面形成用基板を用いた凹凸面の精細度を高めることにより、半導体チャネル層の均一化および微細化を図ることができる。その結果、サブミクロンオーダーの半導体チャネル層を有する薄膜トランジスタの製造を容易にすることができると共に、大面積化に対応でき量産性のある製造方法を提供することができる。
【００２５】
【発明の実施の形態】
以下、本発明の薄膜トランジスタおよびその製造方法について図面を参照しつつ説明する。図１は、本発明の第１態様の薄膜トランジスタの一例を示す断面図であり、図２は、本発明の第２態様の薄膜トランジスタの一例を示す断面図であり、図３は、本発明の第３態様の薄膜トランジスタの一例を示す断面図であり、図４は、本発明の第４態様の薄膜トランジスタの一例を示す断面図であり、図５は、本発明の第５態様の薄膜トランジスタの一例を示す断面図である。また、図６〜図１６は、本発明の薄膜トランジスタの製造方法の各工程の説明図である。
【００２６】
（薄膜トランジスタ）
本発明の薄膜トランジスタは、凹凸面を有する基板上に形成されていることに特徴がある。
【００２７】
第１態様および第２態様の薄膜トランジスタにおいては、図１および図２に示すように、その凹凸面の隣接する凸部にソース（以下、単に「ソース」というときは、ソース電極３およびソース側拡散層８を含む構成を指す。）とドレイン（以下、単に「ドレイン」というときは、ドレイン電極４およびドレイン側拡散層９を含む構成を指す。）が形成され、その凸部間の凹部領域に半導体チャネル層７とゲート（以下、単に「ゲート」というときは、ゲート電極５およびゲート絶縁膜６を含む構成を指す。）が形成されている。
【００２８】
このうち第１態様の薄膜トランジスタの凹部領域は、図１に示すように、凹部底面から上方に向かって、ゲート電極５、ゲート絶縁膜６、半導体チャネル層７の順で積層されている。また、その凹部領域の両側に隣接する一方の凸部の頂上面には、ソース電極３とソース側拡散層８である多結晶シリコン層とがその順に積層され、もう一方の凸部の頂上面には、ドレイン電極４とドレイン側拡散層９である多結晶シリコン層とがその順に積層されている。
【００２９】
また、第２態様の薄膜トランジスタの凹部領域は、図２に示すように、凹部底面から上方に向かって、半導体チャネル層７、ゲート絶縁膜６、ゲート電極５の順で積層されている。また、その凹部領域の両側に隣接する一方の凸部の頂上面には、ソース側拡散層８である多結晶シリコン層とソース電極３とがゲート絶縁膜６に形成されたコンタクトホール１０を介してその順に積層され、もう一方の凸部の頂上面には、ドレイン側拡散層９である多結晶シリコン層とドレイン電極４とがゲート絶縁膜６に形成されたコンタクトホール１０を介してその順に積層されている。
【００３０】
第３態様の薄膜トランジスタにおいては、図３に示すように、その凹凸面２の凸部頂上面にソース電極３とドレイン電極４のいずれか一方が形成され、その凸部頂上面に連続する側面領域に半導体チャネル層７とゲート電極５が形成され、その凸部側面に連続する凹部底面にソース電極３およびドレイン電極４の他の一方が形成されている。図３の例に基づいてより詳しく説明すると、凸部頂上面には、ソース電極３とソース側拡散層８である多結晶シリコン層と半導体チャネル層７である多結晶シリコン層とがその順で積層され、凹部底面には、ドレイン電極４とドレイン側拡散層９である多結晶シリコン層とがその順で積層されている。半導体チャネル層７である多結晶シリコン層は、凸部側面から凸部頂上面のソース側拡散層８を覆うように設けられ、ゲート絶縁膜６は、その半導体チャネル層７と凹部底面上のドレイン側拡散層９を覆うように設けられている。また、ゲート電極５は、凸部側面上のゲート絶縁膜６の上に設けられている。
【００３１】
第４態様の薄膜トランジスタにおいては、図４に示すように、その凹凸面２の凸部頂上面に半導体チャネル層７、ゲート絶縁層６およびゲート電極５が順に積層され、その凸部両側に位置する各底面にはソース電極３／ソース側拡散層８およびドレイン電極４／ドレイン側拡散層９がそれぞれ形成されている。
【００３２】
第５態様の薄膜トランジスタにおいては、図５に示すように、その凹凸面２の凸部頂上面にゲート電極５、ゲート絶縁層６および半導体チャネル層７が順に積層され、その凸部両側に位置する各底面にはソース側拡散層８／ソース電極３およびドレイン側拡散層９／ドレイン電極４がそれぞれ形成されている。
【００３３】
こうした特徴を有する本発明の薄膜トランジスタは、寸法精度のよい微細な凹凸面形状の上に形成されているので、ソース、ドレイン、ゲートおよび半導体チャネル層が微細なスケールで形成されている。その結果、この薄膜トランジスタは、作製されるチャネル部が大面積にわたって均一に作製可能であり、性能が揃った薄膜トランジスタを大面積で形成できる。また近年要求されているサブミクロンオーダー（例えば、１００ｎｍ以下のオーダー）の半導体チャネル層も実現できる。
【００３４】
以下、各構成について説明する。
【００３５】
基板１は、薄膜トランジスタの回路基板をなすものであり、例えば、ガラス、シリコンウェハーまたは石英等の無機基材、または、ポリアミド、ポリアセタール、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、もしくはシンジオタクティック・ポリスチレン等、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、もしくはポリエーテルニトリル等、ポリカーボネート、変性ポリフェニレンエーテル、ポリシクロヘキセン、もしくはポリノルボルネン系樹脂等、または、ポリサルホン、ポリエーテルサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、もしくは熱可塑性ポリイミド等からなる有機基材、またはそれらの複合基材を挙げることができる。また、有機基材としては、一般的なプラスチックからなるものも使用可能である。特に基板１が有機基材である場合、厚みが５μｍ〜１０００μｍ程度のものが好ましく、特に厚みが５μｍ〜３００μｍ程度の薄いフレキシブルなフィルム状のものを使用することにより、薄膜トランジスタが形成された基板をフレキシブルなものとすることができる。
【００３６】
凹凸面は、基材１上に、硬化性樹脂により形成されている。その凹凸面を形成するために用いられる硬化性樹脂組成物としては、例えば、不飽和ポリエステル、メラミン、エポキシ、ポリエステル（メタ）アクリレート、ウレタン（メタ）アクリレート、エポキシ（メタ）アクリレート、ポリエーテル（メタ）アクリレート、ポリオール（メタ）アクリレート、メラミン（メタ）アクリレート、もしくはトリアジン系アクリレート等などの硬化性樹脂を単独もしくは混合したものを挙げることができる。これらの硬化性樹脂組成物には、必要に応じて、硬化剤、光重合開始剤等を加えてあってよく、熱硬化性樹脂組成物、もしくは紫外線硬化性等の電離放射線硬化性樹脂組成物の硬化性樹脂組成物として使用することができる。硬化性樹脂組成物は塗布に適した粘度を有することが好ましく、溶剤もしくはモノマーを配合して粘度を調整するとよい。上記の硬化性樹脂組成物は、後述するように、基板１と凹凸面形成用基板との間に挟まれた状態で熱、紫外線、電離放射線等により硬化し、所望の微細形状が付与される。
【００３７】
本発明においては、凹凸面が大面積にわたって精度良く、しかもサブミクロンオーダーの微細構造の形成も可能になっていることが特徴であり、その結果、その凹凸形状を利用した極めて均一な薄膜トランジスタを提供でき、また極めて微細な薄膜トランジスタも提供できるのであり、したがって、その凹凸面のスケールとしては、凹部底面の幅が、１０ｎｍ〜１００，０００ｎｍの範囲内であり、凹部底面から凸部の頂上面までの高さは、５０ｎｍ〜１０，０００ｎｍの範囲内であり、凸部頂上面の幅は、１０ｎｍ〜１００，０００ｎｍの範囲内であることが好ましく、本発明の薄膜トランジスタは、この範囲で任意に変化させることができる凹凸面上に形成されるので、極めて微細な素子とすることができる。なお、図１７（ｂ）は、本発明の薄膜トランジスタに適用した基板が備える凹凸面の顕微鏡写真であり、図１７（ａ）は、その凹凸面を形成するための凹凸面形成用基板表面の顕微鏡写真である。
【００３８】
本方法は、非常に微細な構造を形成することが可能であり、構造作製実験においても０．１μｍ／０．３μｍの構造作製が可能であることを示している（写真を参照。）。また、その１０ｎｍの構造も形成できることが判明しており、フォトリソグラフィを超えるパターニングの可能性を有している。
【００３９】
薄膜トランジスタを構成する各要素については、従来より一般的に使われている材料を適用することができる。例えば、ソース電極３、ドレイン電極４およびゲート電極５は、Ａｌ、Ｃｕ、その他の電極材料が好ましく用いられ、その厚みは、１０ｎｍ〜１０００ｎｍ程度である。また、ソース側拡散層８を構成する多結晶シリコン膜およびドレイン側拡散層９を構成する多結晶シリコン膜は、不純物がドープされた従来と同様の低抵抗の多結晶シリコンにより形成されている。また、半導体チャネル層７には、一般的な多結晶シリコンにより形成されている。なお、各拡散層を構成する多結晶シリコン膜は、後述の製造方法で説明するように、アモルファスシリコンを成膜した後にレーザーアニール等で結晶化させて得ることができる。
【００４０】
なお、半導体チャネル層７には、多結晶シリコン膜以外の半導体であってもよく、薄膜トランジスタ用の半導体材料として広く使用されている材料や検討されている材料を用いることもでき、例えば、その他の無機化合物半導体材料としては、水素化非晶質シリコン、水素化非晶質シリコンゲルマニウム、水素化非晶質シリコンカーバイト、微結晶シリコンまたは多結晶シリコン等が使用できる。さらに、ＣｄＳ、ＺｎＳまたはＣｄＳおよびＺｎＳの混晶、ＣｄＴｅ、Ｓｅ等も使用可能である。
【００４１】
また、有機半導体材料としては、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等が好ましい。具体的な材料としては、ペンタセン、テトラセン、チオフェンオリゴマ誘導体、フェニレン誘導体、フタロシアニン化合物、ポリアセチレン誘導体、ポリチオフェン誘導体、シアニン色素等が挙げられるが、これらの材料に限定されるわけではない。
【００４２】
なお、この薄膜トランジスタには、さらに、保護膜、遮光層、相補型の薄膜トランジスタ等を形成してもよい。保護膜については、スパッタリング法などによりＳｉＯ２膜やＳｉＮ膜等を形成することができる。
【００４３】
（薄膜トランジスタの製造方法）
上述した微細構造を有する薄膜トランジスタは、以下の方法により製造することができる。なお、ここで例示する製造方法は、後述する第１実施形態に係る製造方法に該当するものであり、その詳細部分は後述する第２実施形態〜第４実施形態の製造方法のいずれにも適用される。
【００４４】
（１）先ず、図６（ａ）に示すように、薄膜トランジスタを形成するための基板１と、凹凸面形成用パターン２２（以下、パターン２２という。）が形成された凹凸面形成用基板２１を準備する。なお、基板１については上述したとおりである。
【００４５】
凹凸面形成用基板２１を構成する素材は、上記基板１を構成するものと同じ素材にすることができる。なお、この凹凸面形成用基板２１を、後述のマスク２５と併用する場合には、ＵＶ光等の露光光に対する透明性を有するものであることが好ましい。凹凸面形成用基板２１の厚みは任意であるが、寸法安定性の観点からいえば、厚い方が好ましい。基材材質がガラスや石英であれば通常１ｍｍ〜５ｍｍ程度である、有機基材であれば通常５０μｍ〜１０００μｍ程度である。
【００４６】
凹凸面形成用基板に形成されているパターン２２は、光硬化性樹脂層等のパターニング可能な材料を基板２１上に形成し、その後パターニングして形成したものである。そのパターン２２は、クロム等の無機物の薄膜層であっても、染料や顔料等を含有する樹脂組成物の層のいずれであってもよい。パターン２２がクロム等の無機物の薄膜層の有無で構成される場合、そのパターン２２は、半導体製造用のフォトマスクを製造するのと同様なフォトエッチング法で形成することができる。あるいは、そのパターン２２は、基材上に塗布もしくはラミネートにより形成された感光性樹脂層に対し、パターン露光および現像を施す方法によって形成することもできる。
【００４７】
パターン２２は、後述する基板上に凸部を形成するための凹部形状からなる箇所と、基板上に凹部を形成するための凸部形状からなる箇所とで構成される。なお、この凹凸面形成用基板２１は、薄膜トランジスタを形成する基板１上の凹凸面２１の形状を付与するスタンパとしての役割があるので、そのパターン２２の厚みは例えば、５０ｎｍ〜１０，０００ｎｍの範囲内で精度よく形成されている。また、パターン２２の幅およびパターン間隔の幅寸法も例えば、１０ｎｍ〜１００，０００ｎｍの範囲内で精度よく形成されている。そのパターン２２の断面形状は、できるだけ四角形に近いものであることが好ましく、断面形状における角の部分が丸みを帯びているとしても、その曲率半径ｒが、遮光性層の厚みの１／１０以下であることが好ましい。
【００４８】
本発明に係る製造方法においては、凹凸面形成用基板２１と同じパターン形状の基板を露光用マスク２５として後に使用することができる。凹凸面形成用基板２１と露光用マスク２５を同じもので併用する場合には、パターンを遮光性となるように形成することが好ましい。遮光性のパターンの形成方法については従来同様の方法を適用すればよく、例えば、パターン２２をクロム薄膜等で形成したり、遮光性染料や顔料を含有する組成物でパターン２２を形成することができる。
【００４９】
（２）次に、図６（ａ）に示すように、両基板１、２１で硬化性樹脂組成物を挟んだ後、その硬化性樹脂組成物を硬化させ、その後凹凸面形成用基板２１を離型して硬化性樹脂からなる凹凸面２を有する基板を形成する。
【００５０】
すなわち、基板１と凹凸面形成用基板２１とを、パターン２２が基板１側になるよう、かつ、両者の間に硬化性樹脂組成物を介して重ね合わせて挟む。両基板間に挟むものは、必ずしも硬化性樹脂組成物でなくてもよいが、後の工程で各種の薄膜を形成する際に加えられる熱や薄膜トランジスタの用途とを考慮すると、耐熱性およびその他の耐久性の高い硬化性樹脂組成物を用いることが好ましい。
【００５１】
このとき、基板１と凹凸面形成用基板２１とで樹脂組成物を挟むには、基板１の表面および凹凸面形成用基板２１のパターン面のいずれか一方または両方に、硬化性樹脂組成物を塗布して重ね合わせるか、予め両者を隙間を保って固定し、その間に硬化性樹脂組成物を注入する等による。
【００５２】
硬化性樹脂組成物の硬化は、常温または加温して所要時間放置することにより行われる。また、紫外線硬化性等の電離放射性硬化性樹脂組成物を使用した場合には、ＵＶ光（紫外線）等の電離放射線を照射することにより硬化を行うことができる。なお、電離放射線を照射して硬化を行う際には、基板１もしくは凹凸面形成用基板２１のいずれかのうち、電離放射線透過性であるものの側から照射を行うことができる。
【００５３】
その後、凹凸面形成用基板２１を離型することにより、基板１上に硬化性樹脂からなる微細凹凸パターンを有する凹凸面２が形成される。この凹凸面の厚さ、高さ、幅等については上述したとおりである。
【００５４】
（３）次に、図６（ｂ）に示すように、その凹凸面２の全面に導電性薄膜２３を形成した後さらにその凹凸面２が平坦になるまでレジスト膜２４を形成する。導電性薄膜２３は、最終的にソース電極３３、ドレイン電極３４およびゲート電極３５となるものであり、そのため薄膜材料としては、Ａｌ、Ｃｕおよびその他の電極材料が好ましく用いられ、スパッタリング等の公知の薄膜形成手段によって製膜される。導電性薄膜２３の厚みは通常、１０ｎｍ〜１０００ｎｍの範囲内である。
【００５５】
レジスト膜２４は、例えばポジ型フォトレジスト等が好ましく用いられる。ポジ型フォトレジストでレジスト膜を形成したのは、後述するマスクで凸部上のレジストを溶解除去することができるためである。レジスト膜２４は、レジストをスピンナー等の手段で全面に塗布し、かつその凹凸面２が平坦になるように硬化させることが好ましい。このように凹凸面２が平坦になるまでレジスト膜２４を形成するのは、後述のマスクをレジスト膜２４上に密着させることができるからであり、その結果、凹凸による光散乱を防止することができ、パターン化したときの均一性を向上させることができるといった利点があるからである。
【００５６】
（４）次に、図６（ｃ）（ｄ）に示すように、前記の凹凸面形成用基板２１と同じ凹凸パターン２６を有するマスク２５を用いてそのレジスト膜２４を露光・現像して凸部頂上面の導電性薄膜２３を露出させる。
【００５７】
マスク２５は、通常ガラス基板上にクロム等の遮光性材料で遮光パターンを形成したものを用いることができる。遮光性のパターンの形成方法については従来同様の方法を適用すればよく、例えば、パターン２２をクロム薄膜等で形成したり、遮光性染料や顔料を含有する組成物でパターン２２を形成することができる。なお、マスク２５は、上述した凹凸面形成用基板２１と併用して用いることが好ましい。
【００５８】
（５）次に、図６（ｅ）に示すように、露出後の全面に不純物含有アモルファスシリコン薄膜２９を形成する。不純物を含有させるのは、その後のレザーアニールにより、低抵抗の多結晶シリコン薄膜とし、また金属電極とオーミックコンタクトをとるためである。アモルファスシリコン中への不純物のドープは、不純物がドープされたシリコンターゲットを用いてスパッタリング等することにより行われる。この薄膜２９形成手段としては、スパッタリングの他、蒸着法、ＣＶＤ法等を挙げることができる。不純物含有アモルファスシリコン薄膜の厚みは通常、５ｎｍ〜５０ｎｍの範囲内である。
【００５９】
（６）次に、図６（ｆ）および図７（ｇ）に示すように、基板１の前面から露光・現像して凹部領域に残るレジスト膜２４と不純物含有アモルファスシリコン薄膜２９を除去した。基板の前面から露光光を照射することにより、凹部領域に形成されていたポジ型フォトレジストが可溶化する。可溶化したレジスト膜は現像液で溶解するので、凹部領域のレジスト膜２４と不純物含有アモルファスシリコン薄膜２９が除去される。
【００６０】
（７）次に、図７（ｈ）に示すように、露出した部分の導電性薄膜２３をエッチングする。エッチング液は一般的なもの、例えば硝酸とリン酸の混合溶液等を用いることができる。不純物含有アモルファスシリコン薄膜２９はレジスト膜として作用し、エッチング後の基板は、凸部頂上面に導電性薄膜２３と不純物含有アモルファスシリコン薄膜２９が形成されている。
【００６１】
（８）次に、図７（ｉ）に示すように、エッチング後の基板全面にアモルファスシリコン薄膜３１を形成する。アモルファスシリコン薄膜３１は、不純物を含まないシリコンターゲットを用いたスパッタリング法、蒸着法、ＣＶＤ法等により形成される。アモルファスシリコン薄膜３１の厚みは通常、３０ｎｍ〜３００ｎｍの範囲内である。
【００６２】
（９）次に、図７（ｊ）（ｋ）に示すように、レーザーアニールを行ってポリシリコンからなる半導体チャネル層３７を形成すると同時に、凸部頂上面の不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層３８およびドレイン側拡散層３９を形成する。レーザーアニールは、アモルファスシリコン薄膜を結晶化させてポリシリコン（多結晶シリコン）にする結晶化手段であり、ＸｅＣｌエキシマレーザー、ＣＷ（Ｃｏｎｔｉｎｕｏｕｓ  Ｗａｖｅ）レーザー等の種々のレーザーで行うことができる。なお、結晶化後に多結晶粒界中等のシリコンの欠陥をターミネートするために、水素プラズマ処理やＨ２Ｏベーバー処理も有効である。また、不純物含有アモルファスシリコン薄膜を形成しない場合には、レーザアニール前または後にイオンドーピングを行ってソース側拡散層３８およびドレイン側拡散層３９を形成してもよい。
【００６３】
（１０）次に、図７（ｌ）に示すように、半導体チャネル層３７、ソース側拡散層３８およびドレイン側拡散層３９上にゲート絶縁膜３６を形成する。ゲート絶縁膜３６としては、ＳｉＯ２薄膜を好ましく挙げることができ、例えば反応性スパッタリング等の製膜手段で製膜できる。また、その他の成膜方法（ＴＥＯＳによるＣＶＤ、有機薄膜、その他）でも製膜することができる。
【００６４】
（１１）次に、半導体チャネル層上部のゲート絶縁膜３６上にゲート電極３５を形成する。ゲート電極３５は、上述したソース電極３やドレイン電極４と同じＡｌ、Ｃｕ、その他の導電性材料をスパッタリング等の製膜プロセスにより形成できる。
【００６５】
こうした第１の製造方法によれば、従来の方法のような一般的なフォトリソグラフィ技術を用いたＴＦＴ作製手段とは異なり、基板上に凹凸面形成用基板を用いて基板上に硬化性樹脂からなる凹凸面を形成し、その凹凸面の凹部をＴＦＴの半導体チャネル層として使用するので、前記の凹凸面形成用基板を用いた凹凸面の精細度を高めることにより、半導体チャネル層の均一化および微細化を図ることができる。その結果、１００ｎｍ以下オーダーの半導体チャネル層を有する薄膜トランジスタの製造を容易にすることができると共に、大面積化に対応でき量産性のある製造方法を提供することができる。
【００６６】
（第１実施態様）
石英基板上に厚み５００ｎｍのＣｒの薄膜層を形成した後、フォトエッチング法により所定のパターン２２を形成して凹凸面形成用基板２１を作製した（図６（ａ））。このときのパターン２２は、凹部の深さが５００ｎｍ、凹部の幅が１０μｍのものが２本１０μｍの幅をおいて対向しているものとした。
【００６７】
この凹凸面形成用基板２１のパターン２２と、厚み０．７ｍｍの無アルカリガラス（コーニング社製、１７３７）からなる基板１との間に、未硬化の透明紫外線硬化樹脂組成物を挟んでラミネートし、基板１側より紫外線露光して、紫外線硬化型樹脂組成物を硬化させた。その後、凹凸面形成用基板２１を剥離することにより、基板１上に、線幅１０μｍ、高さ５００ｎｍ、２本の間隔が１０μｍの凸部を有する凹凸面２を形成した（図６（ａ））。
【００６８】
得られた凹凸面２上に、スパッタリング法で全面に厚み５００ｎｍのＡｌ薄膜２３を形成した後、ポジ型フォトレジスト（東京応化工業（株）製、品名：ＰＭＥＲ  Ｐ−ＬＡ９００）をスピンナーにより塗布し、塗布後８０℃・３０分加熱して、厚み８μｍのポジ型フォトレジスト膜２４を形成した。このとき、レジスト膜２４の表面を平坦とした（図６（ｂ））。
【００６９】
このポジ型フォトレジスト膜２４上に、最初に用いた凹凸面形成用基板２１を、パターン２２の側がポジ型フォトレジスト膜２４に接するように、かつ、凹凸面２を形成したときと同じ位置に位置合わせして密着させ、凹凸面形成用基板２１側から紫外線２７を露光した（図６（ｃ））。露光後、現像液（東京応化工業（株）、品名：ＰＭＥＲ  Ｄｅｖ  Ｐ−７Ｇ）を用いて現像し、露光部である凸部上のポジ型フォトレジスト膜２４の可溶化部を除去し、凸部上にＡｌ薄膜２３を露出させた（図６（ｄ））。
【００７０】
このパターン形成された基板１上の全面に、さらにスパッタリング法によりＰ型不純物がドープされたシリコンターゲットを使用して、不純物含有アモルファスシリコン薄膜２９を３０ｎｍ厚で成膜した（図６（ｅ））。その後、基板１の前面から紫外線３０を露光し（図６（ｆ））、凹部領域に残留していたポジ型フォトレジスト膜２４を可溶化させ、現像液（東京応化工業（株）、品名：ＰＭＥＲ  Ｄｅｖ  Ｐ−７Ｇ）を用いて除去した（図７（ｇ））。
【００７１】
その後、混酸（硝酸とリン酸の混合物）により、露出しているＡｌ薄膜２３のエッチングを行った。このとき、凸部上のＡｌ薄膜２３は不純物含有アモルファスシリコン膜２９がレジスト膜として作用するため、ソース電極３３およびドレイン電極３４として残り、凹部のＡｌ薄膜２３のみが除去された（図７（ｈ））。
【００７２】
次いで、パターニングされた基板１上全面に、不純物を含まないシリコンターゲットを使用してスパッタリングを行い、不純物を含まないアモルファスシリコン薄膜３１を５０ｎｍ厚で成膜した（図７（ｉ））。
【００７３】
その後、ＸｅＣｌエキシマレーザ３２により所定のパワーをもってレーザアニールを行い（図７（ｊ））、アモルファスシリコンの結晶化を行って、半導体チャネル層３７となるポリシリコン薄膜を形成した（図７（ｋ））。ここで、Ａｌ電極上の不純物含有アモルファスシリコン薄膜２９と不純物を含まないアモルファスシリコン薄膜３１とは、結晶化の際において、不純物含有アモルファスシリコン薄膜２９中の不純物が、不純物を含まないアモルファスシリコン薄膜３１中に拡散し、さらに両者は結晶化する。そのため、それらの積層したシリコン薄膜部は、低抵抗のソース側拡散層３８とドレイン側拡散層３９として形成される。しかも結晶化の際の熱により、不純物の活性化が同時に行われる。
【００７４】
この後、ポリシリコン薄膜上に、反応性スパッタリング法によりＳｉＯ２の薄膜を１００ｎｍ厚で成膜しゲート絶縁膜３６を形成した。そして、半導体チャネル層部３７上に５００ｎｍ厚のＡｌをパターニングしてゲート電極３５を形成し、本発明の薄膜トランジスタ（ＴＦＴ）を作製した（図７（ｌ））。
【００７５】
（第２実施態様）
石英基板上に厚み５００ｎｍのＣｒの薄膜層を形成した後、フォトエッチング法により、チャネル長５０μｍ・チャネル幅５０μｍに相当するソース電極及びドレイン電極パターンを形成して凹凸面形成用基板２１を作製した（図８（ａ））。
【００７６】
この凹凸面形成用基板２１のパターン２２側と、厚み０．７ｍｍの無アルカリガラス（コーニング社製、１７３７）からなる基板１との間に、未硬化の透明な紫外線硬化樹脂を挟んでラミネートし、基板１側より紫外線露光して、紫外線硬化型樹脂を硬化させた。その後、凹凸面形成用基板２１を剥離することにより、基板１上に、線幅５０μｍ、高さ５００ｎｍ、２本の間隔が５０μｍの凸状の構造を有する凹凸面２を形成した（図８（ａ））。
【００７７】
得られた凹凸面２上に、スパッタリング法を適用し、不純物がドープされたシリコンターゲットを使用して、不純物含有アモルファスシリコンの薄膜２９を３０ｎｍ厚で成膜した。次に、ネガ型フォトレジスト（東京応化工業（株）製、品名：ＴＨＭＲ−ｉＰ）をスピンナーにより塗布し、厚みが２μｍの上面が平坦なネガ型フォトレジスト膜２４´を形成した（図８（ｂ））。
【００７８】
このネガ型フォトレジスト膜２４´上に、最初に用いた凹凸面形成用基板２１を、パターン側がネガ型フォトレジスト膜２４´に接するように、かつ、凹凸面２を形成したときと同じガラス基板上の位置に位置合わせして密着させ、凹凸面形成用基板２１側から紫外線２７で露光した（図８（ｃ））。露光後、現像液を用いて現像し、露光部である凸部上のネガ型フォトレジスト膜２４´以外を除去し、凹部上に不純物含有アモルファスシリコン薄膜２９を露出させた（図８（ｄ））。
【００７９】
その後、ドライエッチング装置により、露出している凹部の不純物含有アモルファスシリコン膜２９のエッチングを行い、凹部の不純物含有アモルファスシリコン膜２９を除去した（図８（ｅ））。その後、レジスト膜２４´を剥離することにより、凸部のみに不純物含有アモルファスシリコン膜２９を形成した（図９（ｆ））。
【００８０】
パターニングされた基板１上全面に、スパッタリング法により不純物を含まないシリコンターゲットを使用して、不純物を含まないアモルファスシリコンの薄膜３１を５０ｎｍ厚で成膜した（図９（ｇ））。その後、ＸｅＣｌエキシマレーザ３２により所定のパワーをもってレーザアニールを行い（図９（ｈ））、アモルファスシリコンの結晶化を行ってポリシリコンの薄膜３７を形成した（図９（ｉ））。ここで、結晶化の際に、不純物含有アモルファスシリコンの薄膜２９上に積層されている不純物を含まないアモルファスシリコン膜３１中には、不純物含有アモルファスシリコンの薄膜２９中の不純物が拡散し、さらに結晶化して低抵抗のソース側拡散層３８とドレイン側拡散層３９として形成された。しかも結晶化の際の熱により不純物の活性化が同時に行われる。
【００８１】
この後、ポリシリコンの薄膜上に、反応性スパッタリング法によりＳｉＯ２の薄膜を１００ｎｍ厚で成膜しゲート絶縁膜３６を形成する。
【００８２】
そして、ソース側拡散層３８とドレイン側拡散層３９上のゲート絶縁膜３６にドライエッチング等によりコンタクトホール１０を形成した（図９（ｊ））。
【００８３】
その後、全面に５００ｎｍアルミ（Ａｌ）膜を蒸着、パターニングして、ソース電極３３、ドレイン電極３４、ゲート電極３５を形成、薄膜トランジスタ（ＴＦＴ）を作製した（図９（ｋ））。
【００８４】
（第３実施態様）
シリコンウェハ基板上に、高さ１．５μｍの段差をもつ、凹形状のパターンをドライエッチングにより作製し、凹凸面形成用基板２１として準備した（図１０（ａ））。
【００８５】
この凹凸面形成用基板２１のパターン側と、厚みが０．７ｍｍの無アルカリガラス（コーニング社製、１７３７）からなる基板１との間に、未硬化な透明な紫外線硬化樹脂を挟んで、ラミネートし、基板１側より紫外線露光して、紫外線硬化型樹脂を硬化させた。その後、凹凸面形成用基板２１を剥離することにより、基板１上に、高さ１．５μｍの凸状の構造有する凹凸面２を形成した（図１０（ａ））。
【００８６】
得られた凹凸面２の全面に、スパッタリング法を適用し、Ａｌの薄膜２３を１００ｎｍとなるように形成した後、さらにＡｌ薄膜２３の全面にスパッタリング法を適用し、不純物がドープされたシリコンターゲットを使用して、不純物含有アモルファスシリコンの薄膜２９を３０ｎｍ厚で成膜した。
【００８７】
次に、ポジ型フォトレジスト（東京応化工業（株）製、品名「ＯＦＰＲ８００」）をスピンナーにより塗布し、厚みが２μｍの上面が平坦なポジ型フォトレジスト膜２４を形成した（図１０（ｂ））。
【００８８】
このポジ型フォトレジスト膜２４上に、段差の部分に成膜されているＡｌ薄膜２３及び不純物含有アモルファスシリコン膜２９の膜厚程度の開口部４１をもつフォトマスク４０を段差の部分に位置合わせをして密着させ、フォトマスク４０側から紫外線２７で露光した（図１０（ｃ））。露光後、現像液を用いて現像し、露光部である段差部のポジ型フォトレジスト膜２４を除去し、段差部の不純物含有アモルファスシリコン薄膜２９を露出させた（図１０（ｄ））。
【００８９】
その後、ドライエッチング装置及びウェットエッチング装置の組合せにより、段差部の不純物含有アモルファスシリコン膜２９及びＡｌ薄膜２３のエッチングを行い、段差部の不純物含有アモルファスシリコン膜２９及びＡｌ薄膜２３を除去した（図１０（ｅ））。その後、レジスト膜２４を剥離することにより、凹部と凸部の不純物含有アモルファスシリコン膜２９及びＡｌ薄膜２３を分離した（図１１（ｆ））。
【００９０】
パターニングされた基板１上全面に、スパッタリング法により不純物を含まないシリコンターゲットを使用して、不純物を含まないアモルファスシリコンの薄膜３１を５０ｎｍ厚で成膜した（図１１（ｇ））。その後、ＸｅＣｌエキシマレーザ３２により所定のパワーをもってレーザアニールを行い（図１１（ｈ））、アモルファスシリコン薄膜３１の結晶化を行ってポリシリコンの薄膜３７を形成した（図１１（ｉ））。ここで、不純物含有アモルファスシリコンの薄膜２９上の不純物を含まないアモルファスシリコン膜３１中には、結晶化の際に、その不純物が拡散し、さらに結晶化して低抵抗のソース側拡散層３８とドレイン側拡散層３９として形成される。しかも結晶化の際の熱により不純物の活性化が同時に行われる。
【００９１】
この後、ポリシリコンの薄膜上に、反応性スパッタリング法によりＳｉＯ２の薄膜を１００ｎｍ厚で成膜しゲート絶縁膜３６を形成する。その後、段差部に５００ｎｍアルミ（Ａｌ）膜を蒸着、パターニングしてゲート電極３５を形成、薄膜トランジスタ（ＴＦＴ）を作製した（図１１（ｊ））。
【００９２】
（第４実施態様）
石英基板上に厚みが５００ｎｍのＣｒの薄膜層を形成した後、フォトエッチング法により、チャネル長１０μｍ・チャネル幅５０μｍに相当するように凹部を形成した凹凸面形成用基板２１を準備する（図１２（ａ））。
【００９３】
この凹凸面形成用基板２１のパターン２２側と、厚みが０．７ｍｍの無アルカリガラス（コーニング社製、１７３７）からなる基板１との間に、未硬化の透明な紫外線硬化樹脂を挟んで、ラミネートし、基板１側より紫外線露光して、紫外線硬化型樹脂を硬化させた。その後、凹凸面形成用基板２１を剥離することにより、基板１上に、線幅１０μｍ、長さ５０μｍ、高さ５００ｎｍの凸状の構造を有する凹凸面２を形成した（図１２（ａ））。
【００９４】
得られた凹凸面２の全面に、スパッタリング法を適用してＡｌの薄膜２３を１００ｎｍとなるように形成した。その後、さらにＡｌ面の全面にスパッタリング法を適用し、不純物がドープされたシリコンターゲットを使用して、不純物含有アモルファスシリコンの薄膜２９を３０ｎｍ厚で成膜した。その後、ポジ型フォトレジスト（東京応化工業（株）製、品名「ＰＭＥＲ  Ｐ−ＬＡ９００」）をスピンナーにより塗布し、塗布後８０℃で３０分加熱して、厚みが８μｍの上面が平坦なポジ型フォトレジスト膜２４を形成した（図１２（ｂ））。
【００９５】
このポジ型フォトレジスト膜２４上に、最初に用いた凹凸面形成用基板２１を、パターン２２側がポジ型フォトレジスト膜２４に接するように、かつ、凹凸パターンを形成したときと同じガラス基板上の位置に位置合わせして密着させ、凹凸面形成用基板２１側より紫外線２７で露光した（図１２（ｃ））。
【００９６】
露光後、現像液（東京応化工業（株）、品名「ＰＭＥＲ  Ｄｅｖ  Ｐ−７Ｇ」）を用いて現像し、露光部である凸部上のポジ型フォトレジスト膜２４の可溶化部を除去し、凸部上に不純物含有アモルファスシリコン膜２９を露出させた（図１２（ｄ））。
【００９７】
その後、ドライエッチング装置及びウェットエッチング装置の組合せにより不純物含有アモルファスシリコン膜２９及び不純物含有アモルファスシリコン膜２９下のＡｌ薄膜２３のエッチングを行い、凸部の不純物含有アモルファスシリコン膜２９及びＡｌ薄膜２３を除去した（図１２（ｅ））。さらにその後、レジスト膜２４を剥離した（図１３（ｆ））。
【００９８】
パターニングされた基板１上全面に、スパッタリング法により不純物を含まないシリコンターゲットを使用して、不純物を含まないアモルファスシリコンの薄膜３１を５０ｎｍ厚で成膜した（図１３（ｇ））。その後、ＸｅＣｌエキシマレーザ３２により所定のパワーをもってレーザアニールを行い（図１３（ｈ））、アモルファスシリコンの結晶化を行ってポリシリコンの薄膜３７を形成した（図１３（ｉ））。ここで、結晶化の際に、不純物含有アモルファスシリコンの薄膜２９上に積層されている不純物を含まないアモルファスシリコン膜３１中には、不純物含有アモルファスシリコンの薄膜２９中の不純物が拡散し、さらに結晶化して低抵抗のソース側拡散層３８とドレイン側拡散層３９として形成された。しかも結晶化の際の熱により不純物の活性化が同時に行われる。
【００９９】
この後、ポリシリコンの薄膜上に、反応性スパッタリング法によりＳｉＯ２の薄膜を１００ｎｍ厚で成膜しゲート絶縁膜３６を形成した。その後、全面に５００ｎｍアルミ（Ａｌ）膜を蒸着、パターニングして、ゲート電極３５を形成、薄膜トランジスタ（ＴＦＴ）を作製した（図１３（ｊ））。
【０１００】
（第５実施態様）
石英基板上に厚みが５００ｎｍのＣｒの薄膜層を形成した後、フォトエッチング法により、チャネル長１０μｍ・チャネル幅５０μｍに相当するように凹部を形成した凹凸面形成用基板２１を準備する（図１４（ａ））。
【０１０１】
この凹凸面形成用基板２１のパターン２２側と、厚みが０．７ｍｍの無アルカリガラス（コーニング社製、１７３７）からなる基板１との間に、未硬化な透明な紫外線硬化樹脂を挟んで、ラミネートし、基板１側より紫外線露光して、紫外線硬化型樹脂を硬化させた。その後、凹凸面形成用基板２１を剥離することにより、基板１上に、線幅１０μｍ、長さ５０μｍ、高さ１．５μｍの凸状の構造を有する凹凸面２を形成した（図１４（ａ））。
【０１０２】
得られた凹凸面２の全面に、スパッタリング法を適用し、Ａｌの薄膜２３を１００ｎｍとなるように形成した。その後、ネガ型フォトレジスト（東京応化工業（株）製、品名「ＴＨＭＲ−ｉＰ」）をスピンナーにより塗布し、厚みが２μｍの上面が平坦なネガ型フォトレジスト膜２４´を形成した（図１４（ｂ））。
【０１０３】
このネガ型フォトレジスト膜２４´上に、最初に用いた凹凸面形成用基板２１を、パターン２２側がネガ型フォトレジスト膜２４´に接するように、かつ、凹凸パターンを形成したときと同じガラス基板上の位置に位置合わせして密着させ、凹凸面形成用基板２１側より紫外線２７で露光した（図１４（ｃ））。
【０１０４】
露光後、現像液を用いて現像し、露光部である凸部上のネガ型フォトレジスト膜２４´以外を除去し、凹部上にＡｌ薄膜２３を露出させた。その後、混酸（硝酸とリン酸の混合物）によりＡｌ薄膜２３のエッチングを行い、凸部上のＡｌ薄膜２３はゲート電極３５として残り、凹部上のＡｌ薄膜２３のみ除去された（図１４（ｄ））。さらにその後レジスト膜２４´を剥離した（図１４（ｅ））。
【０１０５】
この後、反応性スパッタリング法によりＳｉＯ２の薄膜を１００ｎｍ厚で成膜しゲート絶縁膜３６を形成した（図１５（ｆ））。
【０１０６】
この基板１上全面に、スパッタリング法により不純物を含まないシリコンターゲットを使用して、不純物を含まないアモルファスシリコンの薄膜３１を５０ｎｍ厚で成膜した。次に不純物がドープされたシリコンターゲットを使用して、不純物を含まないアモルファスシリコンの薄膜３１上に不純物含有アモルファスシリコンの薄膜２９を３０ｎｍ厚で成膜した（図１５（ｇ））。
【０１０７】
次にポジ型フォトレジスト（東京応化工業（株）製、品名「ＯＦＰＲ８００」）をスピンナーにより塗布し、厚みが２μｍの上面が平坦なポジ型フォトレジスト膜２４を形成した。このポジ型フォトレジスト膜２４上に、最初に用いた凹凸面形成用基板２１を、パターン２２側がポジ型フォトレジスト２４膜に接するように、かつ、凹凸面２を形成したときと同じガラス基板上の位置に位置合わせして密着させ、凹凸面形成用基板２１側より紫外線露光した（図１５（ｈ））。露光後、現像液を用いて現像し、露光部である凸部上のポジ型フォトレジスト２４を除去し、不純物含有アモルファスシリコン薄膜２９を露出させた。
【０１０８】
ドライエッチング装置により不純物含有アモルファスシリコン２９をエッチングし、凸部上の不純物含有アモルファスシリコン薄膜２９を除いて、ドープされていないアモルファスシリコン薄膜３１を露出させた（図１５（ｉ））。
【０１０９】
その後、ＸｅＣｌエキシマレーザ３２により所定のパワーをもってレーザアニールを行い（図１６（ｊ））、アモルファスシリコンの結晶化を行ってポリシリコンの薄膜３７を形成した（図１６（ｋ））。ここで、不純物含有アモルファスシリコン薄膜２９と不純物を含まないアモルファスシリコン薄膜３１とは、結晶化の際において、不純物含有アモルファスシリコン薄膜２９中の不純物が、不純物を含まないアモルファスシリコン薄膜３１中に拡散し、さらに両者は結晶化する。それらの積層したシリコン薄膜部は、低抵抗のソース側拡散層３８とドレイン側拡散層３９として形成される。しかも結晶化の際の熱により、不純物の活性化が同時に行われる。
【０１１０】
この後、ソース側拡散層３８およびドレイン側拡散層３９の薄膜上に、膜厚５００ｎｍアルミ（Ａｌ）膜を蒸着し、パターニングして、ソース電極３３及びドレイン電極３４を形成し、薄膜トランジスタ（ＴＦＴ）を作製した（図１６（ｋ））。
【０１１１】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【０１１２】
【発明の効果】
以上説明したように、本発明の薄膜トランジスタによれば、凹凸面が微細構造で形成されているので、その凹凸形状を利用した極めて微細な薄膜トランジスタを提供できる。そして、本発明の薄膜トランジスタを構成する要素を、その凹凸面の微細形状に範囲で任意に変化させることができるので、極めて微細な薄膜トランジスタとすることができる。
【０１１３】
また、本発明の薄膜トランジスタの製造方法によれば、従来の方法のような一般的なフォトリソグラフィ技術を用いたＴＦＴ作製手段とは異なり、基板上に凹凸面形成用基板を用いて基板上に硬化性樹脂からなる凹凸面を形成し、その凹凸面の凹部をＴＦＴの半導体チャネル層として使用するので、凹凸面形成用基板を用いた凹凸面の精細度を高めることにより、半導体チャネル層の均一化および微細化を図ることができる。その結果、サブミクロンオーダーの半導体チャネル層を有する薄膜トランジスタの製造を容易にすることができると共に、大面積化に対応でき量産性のある製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１態様の薄膜トランジスタの一例を示す断面図である。
【図２】本発明の第２態様の薄膜トランジスタの一例を示す断面図である。
【図３】本発明の第３態様の薄膜トランジスタの一例を示す断面図である。
【図４】本発明の第４態様の薄膜トランジスタの一例を示す断面図である。
【図５】本発明の第５態様の薄膜トランジスタの一例を示す断面図である。
【図６】本発明の薄膜トランジスタの製造方法の第１の例を示す各工程中、基板の前面からレジスト膜に露光する工程までを示す工程図である。
【図７】本発明の薄膜トランジスタの製造方法の第１の例を示す各工程中、レジスト現像工程後からゲート電極形成工程までの工程を示す工程図である。
【図８】本発明の薄膜トランジスタの製造方法の第２の例を示す各工程中、エッチング工程までの工程を示す工程図である。
【図９】本発明の薄膜トランジスタの製造方法の第２の例を示す各工程中、レジスト現像除去工程から電極形成工程までの工程を示す工程図である。
【図１０】本発明の薄膜トランジスタの製造方法の第３の例を示す各工程中、エッチング工程までの工程を示す工程図である。
【図１１】本発明の薄膜トランジスタの製造方法の第３の例を示す各工程中、レジスト除去工程からゲート電極／ゲート絶縁膜形成工程までの工程を示す工程図である。
【図１２】本発明の薄膜トランジスタの製造方法の第４の例を示す各工程中、エッチング工程までの工程を示す工程図である。
【図１３】本発明の薄膜トランジスタの製造方法の第４の例を示す各工程中、レジスト現像除去工程からゲート電極／ゲート絶縁膜形成工程までの工程を示す工程図である。
【図１４】本発明の薄膜トランジスタの製造方法の第５の例を示す各工程中、エッチング工程までの工程を示す工程図である。
【図１５】本発明の薄膜トランジスタの製造方法の第５の例を示す各工程中、レジスト除去工程から不純物含有アモルファスシリコンをエッチングするまでの工程を示す工程図である。
【図１６】本発明の薄膜トランジスタの製造方法の第５の例を示す各工程中、アモルファスシリコンの結晶化を行う工程から、電極形成工程までの工程を示す工程図である。
【図１７】凹凸面を形成するための凹凸面形成用基板表面の顕微鏡写真、および本発明の薄膜トランジスタに適用した基板が備える凹凸面の顕微鏡写真である。
【符号の説明】
１  基板
２  凹凸面
３  ソース電極
４  ドレイン電極
５  ゲート電極
６  ゲート絶縁膜
７  半導体チャネル層
８  ソース側拡散層
９  ドレイン側拡散層
１０  コンタクトホール
２１  凹凸面形成用基板
２２  パターン
２３  Ａｌ薄膜
２４  ポジ型フォトレジスト膜
２４´  ネガ型フォトレジスト膜
２５  マスク
２６  遮光パターン
２７  ＵＶ光
２９  不純物含有アモルファスシリコン
３０  ＵＶ光
３１  アモルファスシリコン
３２  レーザー
３３  ソース電極
３４  ドレイン電極
３５  ゲート電極
３６  ゲート絶縁膜
３７  半導体チャネル層
３８  ソース側拡散層
３９  ドレイン側拡散層
４０  フォトマスク
４１  開口部
【図１】
2004241397.tif 000003
【図２】
2004241397.tif 000004
【図３】
2004241397.tif 000005
【図４】
2004241397.tif 000006
【図５】
2004241397.tif 000007
【図６】
2004241397.tif 000008
【図７】
2004241397.tif 000009
【図８】
2004241397.tif 000010
【図９】
2004241397.tif 000011
【図１０】
2004241397.tif 000012
【図１１】
2004241397.tif 000013
【図１２】
2004241397.tif 000014
【図１３】
2004241397.tif 000015
【図１４】
2004241397.tif 000016
【図１５】
2004241397.tif 000017
【図１６】
2004241397.tif 000018
【図１７】
2004241397.tif 000019