(57)【要約】【課題】特にウエットエッチングによって新たに膜浮き（剥離）が生じた場合にも、この膜浮きに起因して異物が発生し、これによって歩留まりが低下するのを防止した、デバイスの製造方法等を提供する。【解決手段】デバイス形成層となる半導体層２０６ａを有した半導体基板と支持基板１０Ａとを貼り合わせてなる複合基板Ｓを用い、半導体層２０６ａからデバイスを形成するデバイスの製造方法である。複合基板Ｓをウエットエッチング処理する工程を複数有し、各ウエットエッチング処理後、半導体基板の周端部をドライエッチング処理によって除去する。【選択図】    図６
2004246028.tif 000002
【特許請求の範囲】
【請求項１】
デバイス形成層となる半導体層を有した半導体基板と支持基板とを貼り合わせてなる複合基板を用い、前記半導体層からデバイスを形成するデバイスの製造方法において、
前記複合基板をウエットエッチング処理する工程を複数有し、
前記各ウエットエッチング処理後、前記半導体基板の周端部をドライエッチング処理によって除去することを特徴とするデバイスの製造方法。
【請求項２】
前記複合基板を最初にウエットエッチング処理するに先立ち、前記半導体基板の周端部をドライエッチング処理によって除去することを特徴とする請求項１記載のデバイスの製造方法。
【請求項３】
請求項１又は２に記載のデバイスの製造方法において、
前記半導体層を犠牲酸化する工程を更に有し、
前記犠牲酸化により形成される犠牲酸化層をウエットエッチング処理した後、前記半導体基板の周端部をドライエッチング処理によって除去することを特徴とするデバイスの製造方法。
【請求項４】
請求項１乃至３のいずれかに記載のデバイスの製造方法によって製造されたことを特徴とするデバイス。
【請求項５】
支持基板上に半導体基板が設けられてなる複合基板の製造方法において、
前記支持基板と前記半導体基板とを貼り合せる工程と、
前記半導体基板の周端部をエッチング処理によって除去する工程と、
を有することを特徴とする複合基板の製造方法。
【請求項６】
請求項５に記載の複合基板の製造方法において、前記半導体基板の周端部はドライエッチングによって除去されることを特徴とする複合基板の製造方法。
【請求項７】
請求項４に記載のデバイスを具備することを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を具備することを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体層を有したデバイス形成層と支持基板とを貼り合わせてなる複合基板を用いたデバイスの製造方法、及びこれを用いて製造されたデバイス、複合基板の製造方法、電気光学装置、並びに電子機器に関する。
【０００２】
【従来の技術】
絶縁体上にシリコン層からなる半導体層を形成し、その半導体層にトランジスタ素子等の半導体デバイスを形成するＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）技術は、素子の高速化や低消費電力化、高集積化等の利点を有しており、例えば液晶装置等の電気光学装置を製造するための基板の製造に適用されている。
【０００３】
ＳＯＩ技術を用いて電気光学装置用の基板を製造するには、まず、支持基板に単結晶シリコンなどからなる単結晶半導体層を有する半導体基板を貼り合わせ、研磨法等により薄膜単結晶半導体層を形成して複合基板とする。次いで、この複合基板の薄膜単結晶半導体層を例えば液晶駆動用の薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下、「ＴＦＴ」と略記する）等のデバイスに形成するといった手法が採られる。
【０００４】
ところで、このようなＳＯＩ技術を用いた複合基板（貼り合わせＳＯＩ基板）にあっては、支持基板と半導体基板との間の貼り合わせ強度が弱い箇所、すなわち半導体基板の周端部において、この半導体基板が支持基板から浮いてしまう局部的な剥離が生じることがある。特に、薄膜単結晶半導体層（デバイス形成層）からデバイスを作る際のウエットエッチング工程により、半導体基板と支持基板との貼り合わせ界面にウエットエッチング液が浸入し、膜浮き（剥離）を引き起こしてしまう。
【０００５】
このような膜浮き（剥離）が生じると、この膜浮き箇所の薄膜単結晶半導体層が例えばウエットエッチング工程において複合基板から剥がれ落ち、これがウエットエッチング液を介して複合基板の薄膜単結晶半導体層上に異物として残ってしまい、歩留まりを低下させるといった問題を引き起こしていた。
【０００６】
このような問題を解決するため従来では、例えば前記の貼り合わせ界面を保護膜で覆って保護することにより、エッチングによる膜剥がれを防止し、異物発生による歩留まり低下を防止するいった技術が知られている（例えば、特許文献１参照）。
また、貼り合わせ強度の弱い部分（例えば単結晶半導体領域を有する基体の外周部）を予め選択的に除去し、異物発生による歩留まり低下を防止するといった技術も知られている（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開平７−１６１９４８号公報
【特許文献２】
特開平７−９９２９５号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、前記の保護膜で覆う技術では、保護膜種によっては応力によってこの保護膜にクラックなどが入り、そこからウエットエッチング液が浸入して膜浮き（剥離）を引き起こしてしまうおそれがある。
一方、貼り合わせ強度の弱い部分を予め選択的に除去する方法では、この貼り合わせ強度の弱い部分を検査する工程が必要となり、また、検査結果に基づいて選択的に除去を行う際、その都度新たな露光マスクなどを作製する必要があり、コスト的にも生産性のうえでもきわめて実施が困難である。
【０００９】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、特にウエットエッチングによって新たに膜浮き（剥離）が生じた場合にも、この膜浮きに起因して異物が発生し、これによって歩留まりが低下するのを防止した、デバイスの製造方法、及びこれを用いて製造されたデバイス、複合基板の製造方法、電気光学装置、並びに電子機器を提供することにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するため、本発明のデバイスの製造方法は、デバイス形成層となる半導体層を有した半導体基板と支持基板とを貼り合わせてなる複合基板を用い、前記半導体層からデバイスを形成するデバイスの製造方法において、前記複合基板をウエットエッチング処理する工程を複数有し、前記各ウエットエッチング処理後、前記半導体基板の周端部をドライエッチング処理によって除去することを特徴としている。
【００１１】
このデバイスの製造方法によれば、複合基板をウエットエッチング処理した後、必ずこの複合基板の半導体基板の周端部をドライエッチング処理で除去するようにしたので、ウエットエッチング処理によって半導体基板の周端部に新たに膜浮き（剥離）が生じた場合にも、この膜浮き（剥離）部をドライエッチング処理によって除去することができ、したがって異物発生を防止して異物発生に起因する不良を防止し、安定した歩留まりを確保することができる。
【００１２】
また、前記デバイスの製造方法においては、前記複合基板を最初にウエットエッチング処理するに先立ち、前記半導体基板の周端部をドライエッチング処理によって除去するのが好ましい。
このようにすれば、最初のウエットエッチング処理前に既に半導体基板の周端部に膜浮き（剥離）が生じていても、この膜浮き（剥離）部をドライエッチング処理によって除去することができ、したがって前述したように異物発生を防止して安定した歩留まりを確保することができる。
【００１３】
また、前記デバイスの製造方法においては、前記半導体層を犠牲酸化する工程を更に有し、前記犠牲酸化により形成される犠牲酸化層をウエットエッチング処理した後、前記半導体基板の周端部をドライエッチング処理によって除去するのが好ましい。
このようにすれば、犠牲酸化層のウエットエッチング処理によって半導体基板の周端部に新たに膜浮き（剥離）が生じた場合にも、この膜浮き（剥離）部をドライエッチング処理によって除去することができ、したがって異物発生を防止して異物発生に起因する不良を防止し、安定した歩留まりを確保することができる。
【００１４】
本発明のデバイスは、前記デバイスの製造方法によって製造されたことを特徴としている。
このデバイスによれば、異物発生が防止されて異物発生に起因する不良が防止されていることにより、安定した歩留まりが確保されたものとなる。
【００１５】
本発明の複合基板の製造方法は、支持基板上に半導体基板が設けられてなる複合基板の製造方法において、前記支持基板と前記半導体基板とを貼り合せる工程と、前記半導体基板の周端部をエッチング処理、好ましくはドライエッチングによって除去する工程と、を有することを特徴としている。
この複合基板の製造方法によれば、半導体基板の周端部をドライエッチングなどのエッチング処理によって除去するようにしたので、半導体基板の周端部に膜浮き（剥離）が生じている場合に、この膜浮き（剥離）部を例えばドライエッチングによって除去することができ、したがって異物発生を防止して異物発生に起因する不良を防止し、安定した歩留まりを確保することができる。
【００１６】
本発明の電気光学装置は、前記デバイスを具備することを特徴としている。
この電気光学装置によれば、異物発生に起因する不良が防止されて安定した歩留まりが確保されたデバイスを具備しているので、電気光学装置自体も安定した歩留まりが確保されたものとなる。
【００１７】
本発明の電子機器は、前記電気光学装置を具備することを特徴としている。
この電子機器によれば、安定した歩留まりが確保された電気光学装置を具備しているので、電子機器自体も安定した歩留まりが確保されたものとなる。
【００１８】
【発明の実施の形態】
以下、本発明を詳しく説明する。
まず、本発明のデバイスの製造方法、および複合基板の製造方法を適用して製造される、本発明の電気光学装置の一例としての液晶パネルを説明する。図１は、この液晶パネルの全体構成を説明するための平面図であり、ＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板の側から見た状態を示した平面図である。また、図２は図１のＡ−Ａ’断面図である。
【００１９】
図１および図２に示す液晶パネルは、一対の基板間に液晶が封入されたものであり、一方の基板をなす薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと略記する）アレイ基板１０と、これに対向配置された他方の基板をなす対向基板２０とを備えている。
図１は、ＴＦＴアレイ基板１０をその上に形成された各構成要素とともに対向基板２０の側から見た状態を示している。図１に示すように、ＴＦＴアレイ基板１０の上には、シール材５１がその縁に沿って設けられており、その内側には、シール材５１に並行して額縁としての遮光膜５３が設けられている。また、図１において、符号５２は、表示領域を示している。表示領域５２は、額縁としての遮光膜５３の内側の領域であり、液晶パネルの表示に使用する領域である。また、符号５４は、表示領域の外側の領域である非表示領域を示している。
【００２０】
非表示領域５４には、データ線駆動回路１０１および外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられ、走査線駆動回路１０４がこの一辺に隣接する２辺に沿って設けられ、プリチャージ回路１０３が残る一辺に沿って設けられている。さらに、データ線駆動回路１０１、プリチャージ回路１０３、走査線駆動回路１０４と外部回路接続端子１０２との間をつなぐための複数の配線１０５が設けられている。
また、対向基板２０のコーナー部に対応する位置には、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、シール材５１とほぼ同じ輪郭を持つ対向基板２０が当該シール材５１によりＴＦＴアレイ基板１０に固着されている。
【００２１】
また、図２に示すように、ＴＦＴアレイ基板１０は、石英などの光透過性の絶縁基板からなる基板本体１０Ａと、その液晶層５０側表面上に形成され、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜などの透明導電性膜からなる画素電極９ａと、表示領域に設けられた画素スイッチング用ＴＦＴ（スイッチング素子）３０および非表示領域に設けられた駆動回路用ＴＦＴ（スイッチング素子）（図示せず）と、ポリイミド膜等の有機膜から形成され、ラビング処理等の所定の配向処理が施された配向膜１６とを主体として構成されている。
【００２２】
他方、対向基板２０は、透明なガラスや石英などの光透過性基板からなる基板本体２０Ａと、その液晶層５０側表面上に形成された対向電極２１と、配向膜２２と、金属などからなり、各画素部の開口領域以外の領域に設けられた遮光膜２３、および、遮光膜２３と同じかあるいは異なる材料からなる額縁としての遮光膜５３とを主体として構成されている。
このように構成され、画素電極９ａと対向電極２１とが対向するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。
【００２３】
また、図２に示すように、ＴＦＴアレイ基板１０の基板本体１０Ａの液晶層５０側表面上において、各画素スイッチング用ＴＦＴ３０に対応する位置には、遮光層１１ａが設けられている。また、遮光層１１ａと画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを遮光層１１ａから電気的に絶縁するために設けられるものである。
【００２４】
図２に示すように、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ  ）構造を有しており、走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域（ソース領域）１ｄ並びに高濃度ドレイン領域１ｅ（ドレイン領域）を備えている。
【００２５】
ここで、半導体層１ａは単結晶シリコンからなっており、この半導体層１ａの厚さは１５０ｎｍ以上であるのが望ましい。１５０ｎｍ未満であると、画素電極９ａとスイッチング素子（画素スイッチング用ＴＦＴ３０や駆動回路用ＴＦＴ）とを接続するコンタクトホールを設ける際の加工や、スイッチング素子（画素スイッチング用ＴＦＴ３０や駆動回路用ＴＦＴ）の耐圧に悪影響を及ぼすおそれがあるからである。
ゲート絶縁膜２は、その厚さが例えば６０〜８０ｎｍ程度とされているのが好ましい。これは、特に画素スイッチング用ＴＦＴ３０や駆動回路用ＴＦＴ（図示せず）の駆動電圧を１０〜１５Ｖ程度に設定した場合に、前記範囲の厚さが耐圧を確保するうえで必要となるからである。
【００２６】
また、この液晶パネルにおいては、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、さらにこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。容量線３ｂおよび走査線３ａは、同一のポリシリコン膜、または、ポリシリコン膜と、金属単体、合金、金属シリサイド等の積層構造からなり、蓄積容量７０の誘電体膜と画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ（図示せず）のゲート絶縁膜２とは、同一の高温酸化膜からなっている。また、画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’、ソース領域１ｄ、ドレイン領域１ｅと、駆動回路用ＴＦＴ（図示せず）のチャネル領域、ソース領域、ドレイン領域と、第１蓄積容量電極とは、同一の半導体層１ａからなっている。半導体層１ａは、前述したように単結晶シリコンによって形成されたもので、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）技術が適用されたＴＦＴアレイ基板１０に設けられたものである。
【００２７】
また、図２に示すように、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には第２層間絶縁膜４が形成されており、この第２層間絶縁膜４には、画素スイッチング用ＴＦＴ３０の高濃度ソース領域１ｄへ通じるコンタクトホール５、及び画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅへ通じるコンタクトホール８がそれぞれ形成されている。さらに、データ線６ａ及び第２層間絶縁膜４の上には第３層間絶縁膜７が形成されており、この第３層間絶縁膜７には画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅへのコンタクトホール８が形成されている。また、画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００２８】
次に、このような構成の液晶パネルの製造方法に基づき、本発明のデバイスの製造方法および複合基板の製造方法を説明する。
まず、図３〜図１０に基づき、図１および図２に示した液晶パネルの製造方法におけるＴＦＴアレイ基板１０の製造方法について説明する。なお、図３および図４と図５および図６、図７〜図１０とはそれぞれ異なる縮尺で示している。
まず、図３および図４に基づいて、ＴＦＴアレイ基板１０の基板本体１０Ａの表面上に、遮光層１１ａと第１層間絶縁膜１２とを形成する工程について説明する。なお、図３および図４は、各工程におけるＴＦＴアレイ基板の一部分を、図２に示した液晶パネルの断面図に対応させて示す工程図である。
【００２９】
はじめに、石英基板、ハードガラス等の透光性の基板本体１０Ａを用意する。ここで、この基板本体１０Ａは、本発明における支持基板となるものである。この基板本体１０Ａについては、好ましくはＮ２（窒素）等の不活性ガス雰囲気下で約８５０〜１３００℃、より好ましくは１０００℃の高温でアニール処理し、後に実施される高温プロセスにおいて基板本体１０Ａに生じる歪みが少なくなるように前処理しておくのが望ましい。すなわち、製造工程において処理される最高温度に合わせて、基板本体１０Ａを同じ温度かそれ以上の温度で熱処理しておくのが望ましい。
【００３０】
このように処理された基板本体１０Ａの表面上の全面に、図３（ａ）に示すように、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等を、スパッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法などにより、例えば１５０〜２００ｎｍの膜厚に堆積することにより、遮光材料層１１を形成する。
【００３１】
次に、基板本体１０Ａの表面上の全面にフォトレジスト層を形成し、最終的に形成する遮光層１１ａのパターンを有するフォトマスクを用いてフォトレジスト層を露光する。その後、フォトレジスト層を現像することにより、図３（ｂ）に示すように、最終的に形成する遮光層１１ａのパターンを有するフォトレジスト２０７を形成する。
次に、フォトレジスト２０７をマスクとして遮光材料層１１のエッチングを行い、その後、フォトレジスト２０７を剥離することにより、基板本体１０Ａの表面上における画素スイッチング用ＴＦＴ３０の形成領域に、図３（ｃ）に示すように、所定のパターン（図２参照）を有する遮光層１１ａを形成する。遮光層１１ａの膜厚は、例えば１５０〜２００ｎｍとする。
【００３２】
次に、図４（ａ）に示すように、遮光層１１ａを形成した基板本体１０Ａの表面上に、スパッタリング法、ＣＶＤ法などにより、第１層間絶縁膜１２を形成する。このとき、遮光層１１ａを形成した領域上には、第１層間絶縁膜１２の表層部に凸部１２ａが形成される。第１層間絶縁膜１２の材料としては、酸化シリコンや、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス等を例示することができる。
次に、第１層間絶縁膜１２の表面をＣＭＰ（化学的機械的研磨）法などの方法を用いて研磨し、図４（ｂ）に示すように前記凹部１２ａを除去して第１層間絶縁膜１２の表面を平坦化する。第１層間絶縁膜１２の膜厚については、約４００〜１０００ｎｍ程度、より好ましくは８００ｎｍ程度とする。
【００３３】
次に、図５〜図１０に基づいて、第１層間絶縁膜１２が形成された基板本体（支持基板）１０ＡからＴＦＴアレイ基板１０を製造する方法について説明する。なお、図５〜図１０は、各工程におけるＴＦＴアレイ基板の一部分を、図２に示した液晶パネルの断面図に対応させて示す工程図である。
図５（ａ）は、図４（ｂ）の一部分を取り出して異なる縮尺で示す図である。図５（ｂ）に示すように、図５（ａ）に示した表面が平坦化された第１層間絶縁膜１２を有する基板本体１０Ａと、単結晶シリコン層２０６ａを形成した単結晶シリコン基板２０６との貼り合わせを行う。なお、基板本体１０Ａと単結晶シリコン基板２０６との貼り合わせは、コストなどの点から、通常は図５（ｂ）に示したように単結晶シリコン基板２０６の周端部が基板本体１０Ａの周端部より例えば３ｍｍ程度内側となるようにしている。
【００３４】
ここで、この単結晶シリコン基板２０６は本発明における半導体基板となるものであり、単結晶シリコン層２０６ａは本発明における半導体層、すなわちデバイスを形成するためのデバイス形成層となるものである。そして、この単結晶シリコン基板２０６と前記基板本体１０Ａおよび第１層間絶縁膜１２とから、本発明における複合基板Ｓが形成される。
単結晶シリコン基板２０６の厚さは例えば６００μｍであり、予め単結晶シリコン基板２０６の基板本体１０Ａと貼り合わせる側の表面には酸化膜層２０６ｂが形成されている。また、この単結晶シリコン基板２０６には、水素イオン（Ｈ＋）が、例えば加速電圧１００ｋｅＶ、ドーズ量１０×１０１６／ｃｍ２の条件で注入されている。酸化膜層２０６ｂは、単結晶シリコン基板２０６の表面が０．０５〜０．８μｍ程度酸化されたことにより形成されたものである。
【００３５】
貼り合わせ工程は、例えば３００℃で２時間熱処理することにより２枚の基板を直接貼り合わせる方法を採用することができる。また、貼り合わせ強度をさらに高めるためには、熱処理温度を上げて４５０℃程度にする必要があるが、石英などからなる基板本体１０Ａの熱膨張係数と単結晶シリコン基板２０６の熱膨張係数との間には大きな差があるため、このまま加熱すると単結晶シリコン層２０６ａにクラックなどの欠陥が発生し、製造されるＴＦＴアレイ基板１０の品質が劣化するおそれがある。
【００３６】
クラックなどの欠陥の発生を抑制するためには、一度３００℃にて熱処理を行った単結晶シリコン基板２０６を、ウエットエッチングまたはＣＭＰによって１００〜１５０μｍ程度まで薄くし、その後、さらに高温の熱処理を行うことが望ましい。例えば、８０℃のＫＯＨ水溶液を用いて単結晶シリコン基板２０６の厚さが１５０μｍとなるようにエッチングし、その後、基板本体１０Ａとの貼り合わせを行い、さらに４５０℃にて再び熱処理することにより貼り合わせ強度を高めることが望ましい。
【００３７】
また、貼り合わせ強度をさらに高める別の方法としては、基板本体１０Ａと単結晶シリコン基板２０６とを貼り合わせた後に、急速熱処理法（ＲＴＡ）などによって加熱するといった手法も採用可能である。加熱温度としては、６００℃〜１２００℃、望ましくは第１層間絶縁膜１２や酸化膜層２０６ｂの粘度を下げ、原子的に密着性を高めるため１０５０℃〜１２００℃で加熱することが望ましい。
【００３８】
このようにして複合基板Ｓを形成したら、その単結晶シリコン層２０６からデバイスを形成するに際して、特にこの複合基板Ｓを最初にウエットエッチング処理するに先立ち、単結晶シリコン基板２０６の周端部、すなわち単結晶シリコン層２０６ａと酸化膜層２０６ｂとの周端部をドライエッチング処理によって除去する。これは、貼り合わせ工程後、特に基板本体１０Ａと単結晶シリコン基板２０６との間の熱膨張係数の差などによって応力がかかり、これによって図５（ｂ）に示したように単結晶シリコン基板２０６の周端部にて、単結晶シリコン基板２０６と基板本体１０Ａとの間の露出した界面、本例では酸化膜層２０６ｂと第１層間絶縁膜１２との界面で剥離による膜浮きＴが生じてしまうことがあるからである。
ここで、本発明における複合基板の製造方法は、このように単結晶シリコン層２０６ａと酸化膜層２０６ｂとの周端部をドライエッチング処理によって除去する工程も、含むものとする。
【００３９】
単結晶シリコン基板２０６の周端部のドライエッチング処理については、まず、公知のフォトリソグラフィ技術、エッチング技術等によって図５（ｃ）に示すように単結晶シリコン基板２０６上にレジストパターン８０を形成する。ここで、このレジストパターン８０については、単結晶シリコン基板２０６の周端部を例えば２ｍｍ程度の幅で露出させ、その内側の全面を覆うようにして形成する。
【００４０】
次いで、このレジストパターン８０をマスクとして、単結晶シリコン基板２０６の周端部における単結晶シリコン層２０６ａ、および酸化膜層２０６ｂをドライエッチングで除去する。このドライエッチングについては、従来公知の条件を採用することができる。その後、図５（ｄ）に示すようにレジストパターン８０を除去する。
このようにすれば、前述したように単結晶シリコン基板２０６と基板本体１０Ａとの間の界面に膜浮きＴが生じていても、図５（ｄ）に示したようにこの膜浮きＴが生じていた箇所（周端部）を除去するので、結果的に界面に膜浮きＴのない良好な状態となる。
ここで、酸化膜層２０６ｂの下地となる第１層間絶縁膜１２も基本的に酸化膜層２０６ｂと同じ材質となるため、エッチング時間等を管理することでこの第１層間絶縁膜１２に対するオーバーエッチングを最小限に抑えるのが好ましい。ただし、第１層間絶縁膜１２をオーバーエッチングしても特に後のデバイス形成に支障はない。
【００４１】
次に、図６（ａ）に示すように、貼り合わせた単結晶シリコン基板２０６の貼り合わせ面側の酸化膜層２０６ｂと単結晶シリコン層２０６ａの一部とを残したまま、単結晶シリコン層２０６ａの残部を基板本体１０Ａ側から剥離（分離）するべく熱処理を行う。この基板の剥離現象は、単結晶シリコン基板２０６中に導入された水素イオンによって、単結晶シリコン基板２０６の表面近傍のある層でシリコンの結合が分断されるために生じるものである。ここでの熱処理は、例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することにより行うことができる。この熱処理により、貼り合わせた単結晶シリコン基板２０６の一部が基板本体１０Ａから分離し、基板本体１０Ａの表面上には約２００ｎｍ±５ｎｍ程度の単結晶シリコン層２０６ａが形成される。
【００４２】
また、このような単結晶シリコン層２０６ａの薄厚化の後、さらに単結晶シリコン層２０６ａを薄厚化して所望の厚さにするべく、図６（ｂ）に示すように単結晶シリコン層２０６ａを熱酸化してその表層部に厚さ３００ｎｍ程度の犠牲酸化層２０６ｃを形成する。そして、形成した犠牲酸化層２０６ｃを、ＨＦ（フッ酸）などのウエットエッチング液によってウエットエッチングし、図６（ｃ）に示すようにこれを除去して単結晶シリコン層２０６ａの厚さを例えば５０ｎｍ程度にする。このとき、犠牲酸化層２０６ｃのエッチングをドライエッチングでなくウエットエッチングで行うのは、ドライエッチングで行った場合に犠牲酸化層２０６ｃの下地層である単結晶シリコン層２０６ａにダメージが与えられ、この単結晶シリコン層２０６ａからデバイスを作った場合に所望の特性が得られなくなるおそれがあるからである。
【００４３】
このようにしてウエットエッチングを行うと、ウエットエッチング液が単結晶シリコン基板２０６と基板本体１０Ａとの間の界面、すなわち酸化膜層２０６ｂと第１層間絶縁膜１２との界面に浸入し、特に酸化膜層２０６ｂを溶解してしまうことなどによって図６（ｃ）に示したようにここに剥離による膜浮きＴを生じさせてしまうことがある。
【００４４】
そこで、本発明では、このウエットエッチング処理の直後に、前述した場合と同様にして膜浮きＴを除去するべく、単結晶シリコン基板２０６（単結晶シリコン層２０６ａと酸化膜層２０６ｂ）の周端部をドライエッチング処理する。
すなわち、図６（ｄ）に示すように単結晶シリコン基板２０６の周端部を例えば２ｍｍ程度の幅で露出させた状態でレジストパターン８１を形成し、その後、このレジストパターン８１をマスクにして単結晶シリコン基板２０６の周端部における単結晶シリコン層２０６ａ、および酸化膜層２０６ｂをドライエッチングで除去する。
その後、レエジストパターン３０１を除去することにより、図６（ｅ）に示すように膜浮きＴが生じていた箇所（周端部）を除去することができ、結果的に界面に膜浮きＴのない良好な状態とすることができる。
【００４５】
なお、デバイス形成層となる単結晶シリコン層２０６ａについては、これから形成するデバイスの種類が複数ある場合、その種類毎に単結晶シリコン層２０６ａの膜厚が異なるのが望ましいことがある。そのような場合には、さらに前記の図６（ｂ）〜図６（ｅ）に示した熱酸化処理、ウエットエッチング処理、レジストパターン形成、ドライエッチング処理、レジストパターン除去を繰り返し、ウエットエッチングによって単結晶シリコン基板２０６の周端部に生じた膜浮きＴを除去するようにする。
【００４６】
次いで、このようにして単結晶シリコン層２０６ａの膜厚調整がなされた複合基板Ｓに対し、そのデバイス形成層となる単結晶シリコン層２０６ａからデバイスを形成する。なお、これ以降の工程を説明する図については、図５、図６とは異なる縮尺で、かつ図５〜図６に示した部位を一部として含んだ状態で示す。
まず、図７（ａ）に示すように、フォトリソグラフィ技術、エッチング技術等によるメサ型分離法により、単結晶シリコン層２０６ａから所定パターンの半導体層１ａを形成する。特に、データ線６ａ下で容量線３ｂが形成される領域及び走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。なお、前記素子分離工程については、周知のＬＯＣＯＳ分離法やトレンチ分離法を用いてもよい。また、このような素子分離工程について、エッチング技術としてウエットエッチングを行った場合には、やはり図６（ｂ）〜図６（ｅ）に示した各処理を繰り返し、膜浮きＴを除去するようにする。
【００４７】
次に、図７（ｂ）に示すように、半導体層１ａを約８００〜１０５０℃の温度で熱酸化することによって熱酸化膜（シリコン酸化膜）を形成し、これによってゲート酸化膜２を得る。
【００４８】
次に、図８（ａ）に示すように、Ｎチャネルの半導体層１ａに対応する位置にレジスト膜３０１を形成し、Ｐチャネルの半導体層１ａにＰ（リン）などのＶ族元素のドーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、２×１０１１／ｃｍ２のドーズ量にて）ドープする。
次に、図８（ｂ）に示すように、図示を省略するＰチャネルの半導体層１ａと対応する位置にレジスト膜を形成し、Ｎチャネルの半導体層１ａにＢ（ホウ素）などのＩＩＩ  族元素のドーパント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１×１０１２／ｃｍ２のドーズ量にて）ドープする。
【００４９】
次に、図８（ｃ）に示すように、Ｐチャネル、Ｎチャネル毎に各半導体層１ａのチャネル領域１ａ’の端部を除く基板１０の表面にレジスト膜３０５を形成し、Ｐチャネルについて、図８（ａ）に示した工程の約１〜１０倍のドーズ量のＰなどのＶ族元素のドーパント３０６、Ｎチャネルについて図８（ｂ）に示した工程の約１〜１０倍のドーズ量のＢなどのＩＩＩ  族元素のドーパント３０６をドープする。
次に、図８（ｄ）に示すように、半導体層１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化するため、基板本体１０Ａ表面の第１蓄積容量電極１ｆ以外の部分に対応する部分にレジスト膜３０７（走査線３ａよりも幅が広い）を形成し、これをマスクとしてその上からＰなどのＶ族元素のドーパント３０８を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０１４／ｃｍ２のドーズ量にて）ドープする。
【００５０】
次に、図９（ａ）に示すように、第１層間絶縁膜１２に遮光層１１ａに達するコンタクトホール１３を反応性イオンエッチング（ＲＩＥ）等のドライエッチングにより、あるいはウエットエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。ただし、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
なお、コンタクトホール１３の形成においてウエットエッチングを用いた場合には、図６（ｂ）〜図６（ｅ）に示した各処理を繰り返し、膜浮きＴを除去するようにする。
【００５１】
次に、図９（ｂ）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎｍ程度の厚さで堆積し、その後、リン（Ｐ）を熱拡散してポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層３の導電性を高めることができる。さらに、ポリシリコン層３の導電性を高めるため、ポリシリコン層３の上部に、Ｔｉ、Ｗ、Ｃｏ及びＭｏのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等を、スパッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法などにより、例えば１５０〜２００ｎｍの膜厚に堆積した層構造にしてもよい。
次に、図９（ｃ）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した所定パターンの走査線３ａと共に容量線３ｂを形成する。なお、この後、基板本体１０Ａの裏面に残存するポリシリコンを基板本体１０Ａの表面をレジスト膜で覆ってエッチングすることにより除去する。
【００５２】
次に、図９（ｄ）に示すように、半導体層１ａに駆動回路用ＴＦＴ（図示せず）のＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆い、ゲート電極３ｃを拡散マスクとして、ＢなどのＩＩＩ  族元素のドーパント３１０を低濃度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、３×１０１３／ｃｍ２のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域（図示せず）及び低濃度ドレイン領域（図示せず）を形成する。
【００５３】
続いて、図９（ｅ）に示すように、半導体層１ａに画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ（図示せず）のＰチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆った状態で、かつ、図示はしていないが走査線３ａよりも幅の広いマスクでレジスト層をＰチャネルに対応する走査線３ａ上に形成した状態で、同じくＢなどのＩＩＩ  族元素のドーパント３１１を高濃度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、２×１０１５／ｃｍ２のドーズ量にて）ドープする。
【００５４】
次に、図１０（ａ）に示すように、半導体層１ａに画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ（図示せず）のＮチャネルのＬＤＤ領域を形成するため、Ｐチャネルの半導体層１ａに対応する位置をレジスト膜（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１０１２／ｃｍ２のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【００５５】
続いて、図１０（ｂ）に示すように、半導体層１ａに画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ（図示せず）のＮチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するため、走査線３ａよりも幅の広いマスクでレジスト６２をＮチャネルに対応する走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４×１０１５／ｃｍ２のドーズ量にて）ドープする。
【００５６】
次に、図１０（ｃ）に示すように、容量線３ｂ及び走査線３ａを覆うように、例えば常圧又は減圧ＣＶＤ法によってＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。この第２層間絶縁膜４の膜厚としては、約５００〜１５００ｎｍとするのが好ましく、８００ｎｍとするのがより好ましい。
【００５７】
このようにして第２層間絶縁膜４を形成すると、先に述べた単結晶シリコン基板２０６と基板本体１０Ａとの間の露出した貼り合わせ界面、すなわち単結晶シリコン基板２０６と基板本体１０Ａとの周端部における酸化膜層２０６ｂと第１層間絶縁膜１２との間の露出した界面が、第２層間絶縁膜４によって覆われることから、これ以降の工程においてウエットエッチングを行ってもウエットエッチング液が前記貼り合わせ界面に浸入し、膜浮きＴを生じさせるといったことがなくなる。したがって、これ以降の工程においては、ウエットエッチングを行っても、その直後にドライエッチングを行って単結晶シリコン基板２０６の周端部を除去する必要はない。
【００５８】
以下、従来と同様にして層間膜や各種配線などの形成を行い、さらに画素電極９ａ、配向膜１６を形成することにより、ＴＦＴアレイ基板１０を製造する。
また、対向基板２０については従来と同様にして製造しておき、この対向基板２０と前記ＴＦＴアレイ基板１０とから液晶パネルを製造する。
すなわち、前述のように製造されたＴＦＴアレイ基板１０と対向基板２０とを、配向膜１６及び２２が互いに対向するようにシール材５１によって貼り合わせる。そして、真空吸引法などの方法により、両基板間の空間に例えば複数種類のネマティック液晶を混合してなる液晶を吸引し、所定の厚みを有する液晶層５０を形成する。これにより、前記構造の液晶パネルが得られる。
【００５９】
このようなデバイスの製造方法および複合基板の製造方法にあっては、基板本体（支持基板）１０Ａと単結晶シリコン基板（半導体基板）２０６との貼り合わせ界面が露出している状態のもとで複合基板Ｓをウエットエッチング処理した後、必ずこの複合基板Ｓの単結晶シリコン基板２０６の周端部をドライエッチング処理で除去するようにしたので、ウエットエッチング処理によって単結晶シリコン基板２０６の周端部に新たに膜浮きＴが生じた場合にも、この膜浮きＴをドライエッチング処理によって除去することができる。したがって、異物発生を防止して異物発生に起因する不良を防止し、安定した歩留まりを確保することができる。
【００６０】
また、複合基板Ｓを最初にウエットエッチング処理するに先立ち、単結晶シリコン基板２０６の周端部をドライエッチング処理によって除去しているので、最初のウエットエッチング処理前に既に単結晶シリコン基板２０６の周端部に膜浮きＴが生じていても、この膜浮きＴをドライエッチング処理によって除去することができる。したがって、前述したように異物発生を防止して安定した歩留まりを確保することができる。
【００６１】
なお、前記例では、本発明における半導体層として単結晶シリコンを用いたが、これに代えて多結晶シリコンや非晶質シリコンを用いるようにしてもよく、さらには化合物半導体を用いるようにしてもよい。
また、製造するデバイスについても、液晶パネルにおけるＴＦＴなどに限定されず、種々の半導体素子を備えたデバイスの製造に適用することができる。
【００６２】
次に、本発明の電子機器の一例として、投射型表示装置について説明する。
図１１は、例えば図１、図２に示した電気光学装置（液晶パネル）を備えた投射型表示装置の一例を示した概略構成図である。この投射型表示装置は、３つの液晶パネルを使用した、いわゆる３板式の投射型液晶表示装置である。
図１１において、符号５１０は光源、５１３，５１４はダイクロイックミラー、５１５，５１６，５１７は反射ミラー、５１８，５１９，５２０はリレーレンズ、５２２，５２３，５２４は液晶ライトバルブ、５２５はクロスダイクロイックプリズム、５２６は投射レンズ系を示している。
【００６３】
光源５１０は、超高圧水銀灯等のランプ５１１とランプ５１１の光を反射するリフレクタ５１２とから構成されている。青色光・緑色光反射のダイクロイックミラー５１３は、光源５１０からの白色光のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー５１７で反射され、赤色光用液晶ライトバルブ５２２に入射される。
【００６４】
一方、ダイクロイックミラー５１３で反射された色光のうち、緑色光は、緑色光反射のダイクロイックミラー５１４によって反射され、緑色用液晶ライトバルブ５２３に入射される。一方、青色光は、第２のダイクロイックミラー５１４も透過する。青色光に対しては、光路長が緑色光、赤色光と異なるのを補償するために、入射レンズ５１８、リレーレンズ５１９、出射レンズ５２０を含むリレーレンズ系からなる導光手段５２１が設けられ、これを介して青色光が青色光用液晶ライトバルブ５２４に入射される。
【００６５】
各ライトバルブにより変調された３つの色光は、クロスダイクロイックプリズム５２５に入射する。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されたものである。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ系５２６によってスクリーン５２７上に投射され、画像が拡大されて表示される。
このような投射型液晶表示装置は、前記の電気光学装置（液晶装置）を備えたものであるので、安定した歩留まりが確保されたものとなる。
【００６６】
なお、本発明の技術範囲は前記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であるのはもちろんである。
【図面の簡単な説明】
【図１】本発明の電気光学装置の一例である液晶パネルの平面図である。
【図２】図１のＡ−Ａ’断面図である。
【図３】（ａ）〜（ｃ）は液晶パネルの製造工程図である。
【図４】（ａ）、（ｂ）は液晶パネルの製造工程図である。
【図５】（ａ）〜（ｄ）は液晶パネルの製造工程図である。
【図６】（ａ）〜（ｅ）は液晶パネルの製造工程図である。
【図７】（ａ）、（ｂ）は液晶パネルの製造工程図である。
【図８】（ａ）〜（ｄ）は液晶パネルの製造工程図である。
【図９】（ａ）〜（ｅ）は液晶パネルの製造工程図である。
【図１０】（ａ）〜（ｃ）は液晶パネルの製造工程図である。
【図１１】投射型表示装置の構成図である。
【符号の説明】
１０Ａ…基板本体（支持基板）、１２…第１層間絶縁膜、
８０、８１…レジストパターン、
２０６…単結晶シリコン基板（半導体基板）、
２０６ａ…単結晶シリコン層（半導体層）、
２０６ｂ…酸化膜層、
Ｓ…複合基板
【図１】
2004246028.tif 000003
【図２】
2004246028.tif 000004
【図３】
2004246028.tif 000005
【図４】
2004246028.tif 000006
【図５】
2004246028.tif 000007
【図６】
2004246028.tif 000008
【図７】
2004246028.tif 000009
【図８】
2004246028.tif 000010
【図９】
2004246028.tif 000011
【図１０】
2004246028.tif 000012
【図１１】
2004246028.tif 000013