(57)【要約】【課題】ピーク電流を抑え消費電流を低減することが出来る液晶駆動回路を提供する。【解決手段】フレーム毎に順番を切り替えて走査順を決定するシフト信号ＳＳを出力するシフトレジスタ部２０と、シフト信号ＳＳに併せてアドレス信号ＡＳを出力するデコーダ部３０と、マトリクス状に配置された複数のメモリセル４１を備え、表示データＨＤをメモリセル４１へ書き込み格納データＫＤとし、アドレス信号ＡＳを基に格納データＫＤを読み出す表示メモリ４０と、シフト信号ＳＳを入力し、コモン配線の走査順をフレーム毎に切り替えるコモンドライバ５０と、格納データＫＤを入力し、走査順に併せて表示信号ＳＧＳを出力するセグメントドライバ６０とを備える。【選択図】      図２
2004246050.tif 000002
【特許請求の範囲】
【請求項１】
互いに直交する複数本のコモン配線と複数本のセグメント配線とを備えた表示部と、
前記複数本のコモン配線の走査順をフレーム毎に切り替え、且つ前記走査順に併せて前記複数のセグメント配線に表示信号を出力する液晶駆動回路と、
前記液晶駆動回路に制御信号を出力する中央処理装置
とを備えることを特徴とする液晶表示装置。
【請求項２】
前記液晶駆動回路は、
前記フレーム毎に順番を切り替えて前記走査順を決定するシフト信号を出力するシフトレジスタ部と、
前記シフト信号に併せてアドレス信号を出力するデコーダ部と、
マトリクス状に配置された複数のメモリセルを備え、表示データを前記メモリセルへ書き込み格納データとし、前記アドレス信号により前記格納データを読み出す表示メモリと、
前記シフト信号を入力し、前記コモン配線の前記走査順を前記フレーム毎に切り替えるコモンドライバと、
前記格納データを入力し、前記走査順に併せて前記表示信号を出力するセグメントドライバ
とを備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記シフトレジスタ部は、互いに異なる走査で前記シフト信号を出力する複数のシフトレジスタを備えることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記複数のシフトレジスタは、それぞれ複数のフリップフロップを有する第１及び第２のシフトレジスタを含み、
前記第１のシフトレジスタは、前記フリップフロップを順に駆動する順次走査の前記シフト信号を出力し、
前記第２のシフトレジスタは、奇数番の前記フリップフロップを駆動後、偶数番の前記フリップフロップを駆動する非順次走査の前記シフト信号を出力する
ことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記デコーダ部は、前記複数のシフトレジスタのそれぞれの前記シフト信号の出力順番に併せて前記アドレス信号を出力する、前記複数のシフトレジスタと同数のデコーダを備えることを特徴とする請求項３又は４に記載の液晶表示装置。
【請求項６】
前記シフトレジスタ部、前記デコーダ部、前記表示メモリ、前記コモンドライバ、及び前記セグメントドライバが１チップに集積化されていることを特徴とする請求項１〜５のいずれか１項に記載の液晶表示装置。
【請求項７】
フレーム毎に順番を切り替えるシフト信号を出力するシフトレジスタ部と、
前記シフト信号により、表示部の複数のコモン配線の走査順を前記フレーム毎に切り替えるコモンドライバと、
前記走査順に併せて表示信号を出力するセグメントドライバ
とを備えることを特徴とする液晶駆動回路。
【請求項８】
前記シフト信号に併せてアドレス信号を出力するデコーダ部と、
マトリクス状に配置された複数のメモリセルを備え、表示データを前記メモリセルへ書き込み格納データとし、前記アドレス信号を基に前記格納データを読み出す表示メモリ
とを更に備えることを特徴とする請求項７に記載の液晶駆動回路。
【請求項９】
前記シフトレジスタ部は、互いに異なる走査で前記シフト信号を出力する複数のシフトレジスタを備えることを特徴とする請求項８に記載の液晶駆動回路。
【請求項１０】
前記複数のシフトレジスタは、それぞれ複数のフリップフロップを有する第１及び第２のシフトレジスタを含み、
前記第１のシフトレジスタは、前記フリップフロップを順に駆動する順次走査の前記シフト信号を出力し、
前記第２のシフトレジスタは、奇数番の前記フリップフロップを駆動後、偶数番の前記フリップフロップを駆動する非順次走査の前記シフト信号を出力する
ことを特徴とする請求項９に記載の液晶駆動回路。
【請求項１１】
前記デコーダ部は、前記複数のシフトレジスタのそれぞれの前記シフト信号の出力順番に併せて前記アドレス信号を出力する、前記複数のシフトレジスタと同数のデコーダを備えることを特徴とする請求項８〜１０のいずれか１項に記載の液晶駆動回路。
【請求項１２】
表示部に備える行方向に延びるコモン配線を順次走査して１フレームの画像を表示するステップと、
前記コモン配線を非順次走査して１フレームの画像を表示するステップ
とをフレーム毎に切り替えることを特徴とする液晶表示装置の表示方法。
【請求項１３】
前記順次走査して１フレームの画像を表示するステップは、順次走査のシフト信号を出力し、
前記非順次走査して１フレームの画像を表示するステップは、シフトレジスタに備える奇数番のフリップフロップを駆動後、前記シフトレジスタに備える偶数番のフリップフロップを駆動する非順次の前記シフト信号を出力する
ことを特徴とする請求項１２に記載の液晶表示装置の表示方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関し、特に低消費電流で液晶パネルを駆動可能な液晶表示装置、液晶駆動回路及び液晶表示装置の表示方法に関する。
【０００２】
【従来の技術】
現在、液晶表示装置（ＬＣＤ）の主流になっている構造は、ネマティック液晶を用いた「単純マトリクス型」とアクティブ素子の薄膜トランジスタが単純マトリクス型に配置された「アクティブマトリクス型」とがある。単純マトリクス型ＬＣＤは、アクティブマトリクス型ＬＣＤに比べ、基板に高価なスイッチング素子を用いる必要がなく安価である。したがって、単純マトリクス型ＬＣＤは、携帯用コンピュータ及び携帯用電子機器のモニタ等に広く用いられている。
【０００３】
単純マトリクス型ＬＣＤには、行方向に延びる複数の線状の走査電極（コモン配線）と、コモン配線群と交差するように列方向に延びる複数の信号電極（セグメント配線）が設けられている。単純マトリクス型ＬＣＤの駆動方式として、主にマルチプレクス駆動法が使用されている。マルチプレクス駆動法は、各コモン配線を順次選択して駆動するとともに、各コモン配線の選択期間と同期して、表示画像に応じた電圧をセグメント配線群に印加する方式である。マルチプレクス駆動法において、コモン配線毎に時分割して、画像を表示する方法を線順次走査という。
【０００４】
携帯電話やページャ等の携帯用電子機器の分野では、小型化，軽量化の他に、電池を交換をしないで長時間使用可能な表示装置の要求が高まっている。そのために、携帯用電子機器に搭載される表示装置は、消費電流を低減することが要求される。
【０００５】
液晶表示装置の消費電流を低減するために、例えばコモン配線の走査／非走査設定を各コモン配線に対応する記憶回路に設定するとともに、コモン信号をシフトするシフト回路の回路構成を任意に変更可能にする手法が知られている（例えば、特許文献１参照。）。シフト回路の回路構成を任意に変更可能にすることにより、部分表示する画素位置の自由度を高くするとともに、コモン配線駆動及び非走査／走査設定の際のクロック数を減らすことで低消費電流化を期待している。
【０００６】
【特許文献１】
特開２００１−２４９６３６号公報
【０００７】
【発明が解決しようとする課題】
従来のマルチプレクス駆動法の線順次走査では、例えば、図１２（ａ）に示すような１ドット毎のチェッカーパターン表示、及び図１２（ｂ）に示すような横縞パターン表示の際にセグメントドライバの出力波形はハイレベル（Ｈ）とロウレベル（Ｌ）を繰り返す。よって、駆動バッファと液晶パネルの容量負荷との充放電電流及び駆動バッファを構成するＣＭＯＳの貫通電流を発生してしまいピーク電流が大きくなってしまう。
【０００８】
そこで、本発明は上記課題を解決するためになされたものであって、ピーク電流を抑え消費電流を低減することが出来る液晶表示装置、液晶駆動回路及び液晶表示装置の表示方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の特徴は、（イ）互いに直交する複数本のコモン配線と複数本のセグメント配線とを備えた表示部と、（ロ）複数本のコモン配線の走査順をフレーム毎に切り替え、且つ走査順に併せて複数のセグメント配線に表示信号を出力する液晶駆動回路と、（ハ）液晶駆動回路に制御信号を出力する中央処理装置とを備える液晶表示装置であることを要旨とする。
【００１０】
本発明の第１の特徴によれば、フレーム毎に走査順を切り替えることで、一方のシフトレジスタの駆動方法における消費電流が大きくても、他方の駆動方法における消費電流が小さくなり、平均消費電流を低減することが出来る。更に、本発明の第１の特徴によれば、走査順が定期的に切り替わるので、表示画像のチラツキ（ウェービング）を抑えることが出来る。
【００１１】
本発明の第２の特徴は、（イ）フレーム毎に順番を切り替えるシフト信号を出力するシフトレジスタ部と、（ロ）シフト信号により、表示部の複数のコモン配線の走査順をフレーム毎に切り替えるコモンドライバと、（ハ）走査順に併せて表示信号を出力するセグメントドライバとを備える液晶駆動回路であることを要旨とする。
【００１２】
本発明の第２の特徴によれば、フレーム毎に走査順を切り替えることで、一方のシフトレジスタの駆動方法における消費電流が大きくても、他方の駆動方法における消費電流が小さくなり、平均消費電流を低減することが出来る。更に、本発明の第２の特徴によれば、ピーク電流を減少することが出来るので、昇圧回路の能力設定を低くすることが出来る。
【００１３】
本発明の第３の特徴は、（イ）表示部に備える行方向に延びるコモン配線を順次走査して１フレームの画像を表示するステップと、（ロ）コモン配線を非順次走査して１フレームの画像を表示するステップとをフレーム毎に切り替えることを特徴とする液晶表示装置の表示方法であることを要旨とする。
【００１４】
本発明の第３の特徴によれば、フレーム毎に走査順を切り替えることで、一方のシフトレジスタの駆動方法における消費電流が大きくても、他方の駆動方法における消費電流が小さくなり、平均消費電流を低減することが出来る。
【００１５】
【発明の実施の形態】
以下に図面を参照して、本発明の実施の形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。
【００１６】
本発明の第１の実施の形態に係る液晶表示装置は、図１に示すように、互いに直交する複数本のコモン配線ＣＯＭ１，ＣＯＭ２，・・・・・，ＣＯＭｍと複数本のセグメント配線ＳＥＧ１，ＳＥＧ２，・・・・・，ＳＥＧｎとを備えた表示部３と、複数本のコモン配線ＣＯＭ１，ＣＯＭ２，・・・・・，ＣＯＭｍの走査順をフレーム毎に切り替え、且つ走査順に併せて複数のセグメント配線ＳＥＧ１，ＳＥＧ２，・・・・・，ＳＥＧｎに表示信号ＳＧＳｊ（ｊ＝１，・・・・・ｎ）を出力する液晶駆動回路１と、液晶駆動回路１に制御信号ＣＩを出力する中央処理装置（ＣＰＵ）２とを備える。
【００１７】
表示部３は、単純マトリクス型であって、複数のコモン配線ＣＯＭ１，ＣＯＭ２，・・・・・，ＣＯＭｍが並行して配列された第１の透明基板と、複数のセグメント配線ＳＥＧ１，ＳＥＧ２，・・・・・，ＳＥＧｎが並行して配列された第２の透明基板とを、セグメント配線ＳＥＧ１，ＳＥＧ２，・・・・・，ＳＥＧｎとコモン配線ＣＯＭ１，ＣＯＭ２，・・・・・，ＣＯＭｍが交差するように対向配置する。第１の透明基板及び第２の透明基板の間には液晶層が挟持された構造を有している。また、各コモン出力端子３５ａ，３５ｂ，３５ｃ，・・・・・，３５ｍには各々異なる１本のコモン配線ＣＯＭｉ（ｉ＝１，・・・・・ｍ）が接続され、各セグメント出力端子３６ａ，３６ｂ，３６ｃ，・・・・・，３６ｎには各々異なる１本のセグメント配線ＳＥＧｊ（ｊ＝１，・・・・・ｎ）が接続されている。表示部３は、液晶駆動回路１の供給する走査信号ＣＭＳｉにより、コモン配線ＣＯＭｉの第１〜第ｍ行が水平走査される。表示部３は、コモン配線ＣＯＭｉの水平走査に併せて、液晶駆動回路１の供給する表示信号ＳＧＳｊによりセグメント配線ＳＥＧｊの第１〜第ｎ列に電圧が供給されることで画像を表示する。
【００１８】
液晶駆動回路１は、ＣＰＵ２が供給する制御信号ＣＩに従って、走査順をフレーム毎に順次走査と非順次走査とを切り替えて走査信号ＣＭＳｉ（ｉ＝１，・・・・・ｍ）を出力する。また、液晶駆動回路１は、フレーム毎に走査順を切り替えた走査信号ＣＭＳｉに併せて、表示パターンに応じた電圧をセグメント出力端子３６ａ，３６ｂ，３６ｃ，・・・・・，３６ｎに印加するように表示信号ＳＧＳｊ（ｊ＝１，・・・・・ｎ）を表示部３に出力する。
【００１９】
液晶駆動回路１は、図２に示すように、ＣＰＵ２の出力端子８１に入力側が接続されたコントローラ１０と、コントローラ１０の出力側に入力側が接続されたシフトレジスタ部２０と、コントローラ１０の出力側に入力側が接続されたデコーダ部３０と、コントローラ１０の出力側に入力側が接続され、デコーダ部３０の出力側に入力側が接続された表示メモリ４０と、シフトレジスタ部２０の出力側に接続されたコモンドライバ５０と、表示メモリ４０の出力側に接続されたセグメントドライバ６０と、高位電源ＶＣＣの出力側に入力側が接続され、出力側がコモンドライバ５０及びセグメントドライバ６０の入力側に接続された電源回路７０とを備える。
【００２０】
コントローラ１０は、図１に示したＣＰＵ２の出力端子８１を介して入力される制御信号ＣＩに応じて、クロック信号ＣＫＳ、シフトレジスタ選択信号ＣＲＳ１、デコーダ選択信号ＣＲＳ２、データ信号ＤＳ及び表示データＨＤを出力する。
【００２１】
シフトレジスタ部２０は、図２に示すように、コントローラ１０の出力側に入力側が接続されたシフトレジスタ切替器２１と、シフトレジスタ切替器２１の出力側に入力側が接続された第１のシフトレジスタ２２と、シフトレジスタ切替器２１の出力側に入力側が接続された第２のシフトレジスタ２３とを備える。第１のシフトレジスタ２２及び第２のシフトレジスタ２３は、図３（ａ）及び図３（ｂ）に示すように、それぞれｍ個のフリップフロップ（ＦＦ）を備える。シフトレジスタ切替器２１は、コントローラ１０から出力されたシフトレジスタ選択信号ＣＲＳ１を入力され、フレーム毎に第１のシフトレジスタ２２と第２のシフトレジスタ２３を切り替える。シフトレジスタ切替器２１は、選択した第１のシフトレジスタ２２又は第２のシフトレジスタ２３のいずれか一方にクロック信号ＣＫＳを出力する。第１のシフトレジスタ２２は、図３（ａ）に示すように、クロック信号ＣＫＳが入力される毎に第１のＦＦ２５ａ→第２のＦＦ２５ｂ→・・・・・→第ｍのＦＦ２５ｍへとシフトする。第１のシフトレジスタ２２は順次走査のシフト信号ＳＳを出力する。第２のシフトレジスタ２３は、図３（ｂ）に示すように、クロック信号ＣＫＳが入ると第１のＦＦ２６ａ→第３のＦＦ２６ｃ→・・・・・→第ｍ−１のＦＦ２６ｍ−１と１つ飛ばしにシフトしていき、その後に、第２のＦＦ２６ｂ→第４のＦＦ２６ｄ→・・・・・→第ｍのＦＦ２６ｍと飛ばしたＦＦを順にシフトしていく。つまり、第２のシフトレジスタ２３は、第１のシフトレジスタ２２とは異なる走査をする非順次走査のシフト信号ＳＳを出力する。
【００２２】
デコーダ部３０は、図２に示すように、コントローラ１０の出力側に入力側が接続されたデコーダ切替器３１と、デコーダ切替器３１の出力側に入力側が接続された第１のデコーダ３２と、デコーダ切替器３１の出力側に入力側が接続された第２のデコーダ３３とを備える。デコーダ切替器３１は、コントローラ１０から出力されたデコーダ選択信号ＣＲＳ２を入力され、選択された第１のシフトレジスタ２２又は第２のシフトレジスタ２３に対応するように第１のデコーダ３２又は第２のデコーダ３３を選択する。デコーダ切替器３１は、選択した第１のデコーダ３２又は第２のデコーダ３３のいずれか一方にクロック信号ＣＫＳ及びデータ信号ＤＳを出力する。第１のデコーダ３２又は第２のデコーダ３３は、入力されたクロック信号ＣＫＳ及びデータ信号ＤＳに基づいて、表示メモリ４０の読み込むアドレスを指定するアドレス信号ＡＳを出力する。第１のデコーダ３２は第１のシフトレジスタ２２に対応して順次走査に合うようにアドレス信号ＡＳを出力し、第２のデコーダ３３は第２のシフトレジスタ２３に対応して非順次走査に合うようにアドレス信号ＡＳを出力する。
【００２３】
表示メモリ４０は、マトリクス状に配列された複数のメモリセル４１からなる。そして各メモリセル４１は、図示を省略した２個のトランジスタと、２個のインバータゲートとからなるラッチ回路によって構成される。表示メモリ４０は、例えばシングルポートＲＡＭである。
【００２４】
コモンドライバ５０は、ｍ個のコモン端子Ｙ１，コモン端子Ｙ２，・・・・・，コモン端子Ｙｍを備えている。コモンドライバ５０は、シフトレジスタ部２０から供給されるシフト信号ＳＳに基づいて、それぞれのコモン端子Ｙ１，Ｙ２，・・・・・，Ｙｍに接続されている表示部３の横方向（行方向）のｍ本のコモン配線ＣＯＭ１，ＣＯＭ２，・・・・・，ＣＯＭｍのそれぞれに走査信号ＣＭＳ１，ＣＭＳ２，・・・・・，ＣＭＳｍを出力する。コモンドライバ５０は、走査信号ＣＭＳ１，ＣＭＳ２，・・・・・，ＣＭＳｍを適宜出力することで、対応するそれぞれのコモン配線ＣＯＭ１，ＣＯＭ２，・・・・・，ＣＯＭｍを走査状態に設定して駆動する。
【００２５】
セグメントドライバ６０は、ｎ個のセグメント端子Ｘ１，セグメント端子Ｘ２，・・・・・，セグメント端子Ｘｎを備えている。セグメントドライバ６０は、表示メモリ４０から入力される格納データＫＤに基づいて、それぞれのセグメント端子Ｘ１，Ｘ２，・・・・・，Ｘｎに接続されている表示部３の縦方向（列方向）のｎ本のセグメントＳＥＧ１，ＳＥＧ２，・・・・・，ＳＥＧｎのそれぞれに表示信号ＳＧＳ１，ＳＧＳ２，・・・・・，ＳＧＳｎを出力する。セグメントドライバ６０は、表示信号ＳＧＳ１，ＳＧＳ２，・・・・・，ＳＧＳｎを適宜出力することでセグメントＳＥＧ１，ＳＥＧ２，・・・・・，ＳＥＧｎに所定の電圧を印加する。
【００２６】
電源回路７０は、高位電源ＶＣＣから液晶駆動回路１に供給される電圧を上昇させる昇圧回路７１と、昇圧された電圧を増幅するアンプ７２とからなる。電源回路７０は、高位電源ＶＣＣを安定した電源電圧にし、コモンドライバ５０に電圧ＶＣを、セグメントドライバ６０に電圧ＶＳをそれぞれ供給する。
【００２７】
以下に、本発明の実施の形態に係る液晶駆動回路１の動作を、図２を参照しながら説明する。
【００２８】
（ａ）コモンドライバ５０が順次走査をする場合：
（イ）まず、ＣＰＵ２が制御信号ＣＩをコントローラ１０に出力する。この制御信号ＣＩを入力したコントローラ１０は、表示データＨＤを表示メモリ４０に出力する。表示データＨＤは、１フレームの画像を表示するための表示部３の各画素のデータである。コントローラ１０は、第１のシフトレジスタ選択信号ＣＲＳ１及びクロック信号ＣＫＳをシフトレジスタ部２０に出力する。第１のシフトレジスタ選択信号ＣＲＳ１は、第１のシフトレジスタ２２を選択する信号である。コントローラ１０は、第１のデコーダ選択信号ＣＲＳ２、データ信号ＤＳ、及びクロック信号ＣＫＳをデコーダ部３０に出力する。第１のデコーダ選択信号ＣＲＳ２は、第１のデコーダ３２を選択する信号である。データ信号ＤＳは、表示メモリ４０に格納されたデータを読み出す指示をする信号である。クロック信号ＣＫＳは、シフトレジスタ部２０とデコーダ部３０を同期させるための信号である。
【００２９】
（ロ）表示データＨＤは、表示メモリ４０に入力され、ＣＰＵ２によって決められた各メモリセル４１に格納されて格納データＫＤとなる。表示メモリ４０は、１フレーム分の格納データＫＤを各メモリセル４１に格納する。
【００３０】
（ハ）第１のシフトレジスタ選択信号ＣＲＳ１及びクロック信号ＣＫＳは、シフトレジスタ切替器２１に入力される。第１のシフトレジスタ選択信号ＣＲＳ１を入力されたシフトレジスタ切替器２１は第１のシフトレジスタ２２を選択し、第１のシフトレジスタ２２にクロック信号ＣＫＳを出力する。また、第１のデコーダ選択信号ＣＲＳ２、データ信号ＤＳ及びクロック信号ＣＫＳは、デコーダ切替器３１に入力される。第１のデコーダ選択信号ＣＲＳ２を入力されたデコーダ切替器３１は第１のデコーダ３２を選択し、第１のデコーダ３２にクロック信号ＣＫＳ及びデータ信号ＤＳを出力する。
【００３１】
（ニ）シフトレジスタ切替器２１によって選択された第１のシフトレジスタ２２は、シフトレジスタ切替器２１から入力されたクロック信号ＣＫＳに基づいてシフト信号ＳＳをコモンドライバ５０に出力する。また、デコーダ切替器３１によって選択された第１のデコーダ３２は、データ信号ＤＳに従いアドレス信号ＡＳによって決められた読み出すメモリセル４１を選択する。そして、選択されたメモリセル４１に格納されている格納データＫＤがクロック信号ＣＫＳに基づいて読み出され、セグメントドライバ６０に出力する。
【００３２】
（ホ）シフト信号ＳＳを入力されたコモンドライバ５０は、電源回路７０から電圧ＶＣを供給され、走査順に併せてコモン端子Ｙ１，コモン端子Ｙ２，・・・・・，コモン端子Ｙｍを介して、コモン配線ＣＯＭ１，ＣＯＭ２，・・・・・，ＣＯＭｍを走査させる走査信号ＣＭＳを出力する。また、表示データＨＤを入力されたセグメントドライバ６０は、電源回路７０から電圧ＶＳを供給され、セグメント端子Ｘ１，セグメント端子Ｘ２，・・・・・，セグメント端子Ｘｎを介して、セグメント配線ＳＥＧ１，ＳＥＧ２，・・・・・，ＳＥＧｎに所定の印加電圧を制御する表示信号ＳＧＳを出力する。以上で表示画像の１フレーム分の駆動が終了する。
【００３３】
（ｂ）コモンドライバ５０が非順次走査をする場合：
（イ）まず、ＣＰＵ２が制御信号ＣＩをコントローラ１０に出力する。コントローラ１０は、表示データＨＤを表示メモリ４０に出力する。コントローラ１０は、第２のシフトレジスタ２３を選択する第２のシフトレジスタ選択信号ＣＲＳ１及びクロック信号ＣＫＳをシフトレジスタ部２０に出力する。コントローラ１０は、第２のデコーダ３３を選択する第２のデコーダ選択信号ＣＲＳ２、データ信号ＤＳ、及びクロック信号ＣＫＳをデコーダ部３０に出力する。
【００３４】
（ロ）表示データＨＤは、表示メモリ４０に入力され、ＣＰＵ２によって決められた各メモリセル４１に格納されて格納データＫＤとなる。表示メモリ４０は、１フレーム分の格納データＫＤを各メモリセル４１に格納する。
【００３５】
（ハ）第２のシフトレジスタ選択信号ＣＲＳ１及びクロック信号ＣＫＳは、シフトレジスタ切替器２１に入力される。第２のシフトレジスタ選択信号ＣＲＳ１を入力されたシフトレジスタ切替器２１は第２のシフトレジスタ２３を選択し、第２のシフトレジスタ２３にクロック信号ＣＫＳを出力する。また、第２のデコーダ選択信号ＣＲＳ２、データ信号ＤＳ及びクロック信号ＣＫＳは、デコーダ切替器３１に入力される。第２のデコーダ選択信号ＣＲＳ２を入力されたデコーダ切替器３１は第２のデコーダ３３を選択し、第２のデコーダ３３にクロック信号ＣＫＳ及びデータ信号ＤＳを出力する。
【００３６】
（ニ）シフトレジスタ切替器２１によって選択された第２のシフトレジスタ２３は、シフトレジスタ切替器２１から入力されたクロック信号ＣＫＳに基づいてシフト信号ＳＳをコモンドライバ５０に出力する。また、デコーダ切替器３１によって選択された第２のデコーダ３３は、データ信号ＤＳに従いアドレス信号ＡＳによって決められた読み出すメモリセル４１を選択する。そして、選択されたメモリセル４１に格納されている格納データＫＤがクロック信号ＣＫＳに基づいて読み出され、セグメントドライバ６０に出力する。
【００３７】
（ホ）シフト信号ＳＳを入力されたコモンドライバ５０は、電源回路７０から電圧ＶＣを供給され、コモン端子Ｙ１，コモン端子Ｙ３，コモン端子Ｙ５・・・・・，コモン端子Ｙｍ−１を介して、コモン配線ＣＯＭ１，ＣＯＭ３，ＣＯＭ５・・・・・，ＣＯＭｍ−１と１つ飛ばしに走査した後に、コモン端子Ｙ２，コモン端子Ｙ４，コモン端子Ｙ６・・・・・，コモン端子Ｙｍを介して、コモン配線ＣＯＭ２，ＣＯＭ４，ＣＯＭ６・・・・・，ＣＯＭｍを走査させる走査信号ＣＭＳを出力する。また、表示データＨＤを入力されたセグメントドライバ６０は、電源回路７０から電圧ＶＳを供給され、走査順に併せてセグメント端子Ｘ１，セグメント端子Ｘ２，・・・・・，セグメント端子Ｘｎを介して、セグメント配線ＳＥＧ１，ＳＥＧ２，・・・・・，ＳＥＧｎに所定の印加電圧を制御する表示信号ＳＧＳを出力する。以上で表示画像の１フレーム分の駆動が終了する。
【００３８】
上記した（ａ）コモンドライバ５０が順次走査をする場合と（ｂ）コモンドライバ５０が非順次走査をする場合とを、図４に示すように、フレーム毎に繰り返すことで、画像が表示される。
【００３９】
例えば、図１２（ａ）及び図１２（ｂ）で示した表示パターンを、図５に示すように、第１のシフトレジスタ２２のような順次走査を行うときは、セグメントドライバ６０からセグメント配線ＳＥＧ１への表示信号ＳＧＳ１の出力波形はクロック信号ＣＫＳ毎にＨとＬを繰り返す。つまり、図１２（ａ）及び図１２（ｂ）で示した表示パターンを順次走査する場合、セグメントドライバ６０でＨとＬを切り替えるスイッチングを繰り返すために、図７（ａ）に示すように、消費電流は大きい値（Ａ）を維持する。他のセグメント配線ＳＥＧ２，・・・・・，ＳＥＧｎについても同様のことがいえる。
【００４０】
一方、図１２（ａ）及び図１２（ｂ）で示した表示パターンを、図６に示すように、第２のシフトレジスタ２３のような非順次走査を行うときは、セグメントドライバ６０からセグメント配線ＳＥＧ１への表示信号ＳＧＳ１の出力波形のＨとＬの切り替えは順次走査をしたときに比べて１／３に減少する。つまり、図１２（ａ）及び図１２（ｂ）で示した表示パターンを非順次走査する場合、セグメントドライバ６０のスイッチングの回数が少ないために、図７（ｂ）に示すように、消費電流は小さい値（Ｂ）を維持する。そこで、本発明の実施の形態に係る液晶駆動回路を用いれば、図１２（ａ）及び図１２（ｂ）で示した表示パターンを表示する場合、図７（ｃ）の点線で示すように、消費電流は大きい値と小さい値を繰り返す。よって、平均消費電流は、図７（ｃ）の実線で示すように、大きい値と小さい値の中間値となる。
【００４１】
また、図８に示す表示パターンを、図９に示すように、順次走査を行うときは、セグメントドライバ６０からセグメント配線ＳＥＧ１への表示信号ＳＧＳ１の出力波形のＨとＬの切り替えは少ない。よって、セグメントドライバ６０のスイッチング回数が減ることで、図１１（ａ）に示すように、消費電流は小さい値（Ｂ）を維持する。他のセグメント配線ＳＥＧ２，・・・・・，ＳＥＧｎについても同様のことがいえる。
【００４２】
一方、図８に示す表示パターンを、図１０に示すように、非順次走査を行うときは、セグメントドライバ６０からセグメント配線ＳＥＧ１への表示信号ＳＧＳ１の出力波形のＨとＬの切り替えが多くなり、図１１（ｂ）に示すように、消費電流は大きい値（Ａ）を維持する。つまり、本発明の実施の形態に係る液晶駆動回路を用いれば、図８で示した表示パターンを表示する場合、図１１（ｃ）の点線で示すように、消費電流は大きい値と小さい値を繰り返す。よって、図８に示す表示パターンを表示するときの平均消費電流は、図１１（ｃ）の実線で示すように、大きい値と小さい値の中間値となり、実質的に図１２（ａ）及び図１２（ｂ）で示した表示パターンを表示する場合と同じになる。
【００４３】
本発明の実施の形態に係る液晶駆動回路を用いる液晶表示装置によれば、フレーム毎に走査順を切り替えることで、一方のシフトレジスタの駆動方法における消費電流が大きくても、他方の駆動方法における消費電流が小さくなり、平均消費電流を低減することが出来る。更に、本発明の実施の形態に係る液晶表示装置の液晶駆動回路は、図１２（ａ）及び図１２（ｂ）で示したような表示パターンの場合、ピーク電流を３割程度減少することが出来る。ピーク電流が低くなることによって、昇圧回路の能力設定を低くすることが出来る。したがって、昇圧回路の小型化が可能となり、基板上にスペースを確保出来るので、回路設計を容易にすることが出来る。更に、本発明の実施の形態に係る液晶表示装置によれば、走査順が定期的に切り替わるので、表示画像のチラツキ（ウェービング）を抑えることが出来る。
【００４４】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
【００４５】
本発明の実施の形態において一例として、シフトレジスタ部２０に第１のシフトレジスタ２２と第２のシフトレジスタ２３の２つで示したが、走査順の異なるシフトレジスタをいくつ用いても良い。但し、シフトレジスタを多数用いる場合は、それぞれのシフトレジスタの走査順に対応する同数のデコーダを用いなくてはならない。
【００４６】
また、シフトレジスタが２つであっても、本発明の実施の形態において第２のシフトレジスタ２３の走査順のようにＦＦを１つ飛ばしに走査する場合に限られず、２つ飛ばし走査及び３つ飛ばし走査等であっても構わない。
【００４７】
また、本発明の実施の形態において液晶駆動回路１は、１チップで示したが、２つのチップに分割しても構わない。例えば、コントローラ１０、シフトレジスタ部２０、コモンドライバ５０及び電源回路７０を１つのチップに搭載し、デコーダ部３０、表示メモリ４０、及びセグメントドライバ６０を別のチップ搭載することも出来る。
【００４８】
この様に、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【００４９】
【発明の効果】
本発明によれば、ピーク電流を抑え消費電流を低減することが出来る液晶表示装置、液晶駆動回路及び液晶表示装置の表示方法を提供することが出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る液晶表示装置のブロック図である。
【図２】本発明の実施の形態に係る液晶駆動回路のブロック図である。
【図３】図３（ａ）は、本発明の実施の形態に係る第１のシフトレジスタの走査順を示した図である。図３（ｂ）は、本発明の実施の形態に係る第２のシフトレジスタの走査順を示した図である。
【図４】本発明の実施の形態に係る液晶駆動回路の駆動を表す模式図である。
【図５】図１２（ａ）及び図１２（ｂ）で示す表示パターンを順次走査したときのタイミングチャートである。
【図６】図１２（ａ）及び図１２（ｂ）で示す表示パターンを非順次走査したときのタイミングチャートである。
【図７】図７（ａ）は、図１２（ａ）及び図１２（ｂ）で示す表示パターンを順次走査したときの消費電流を示すグラフである。図７（ｂ）は、図１２（ａ）及び図１２（ｂ）で示す表示パターンを非順次走査したときの消費電流を示すグラフである。図７（ｃ）は、図１２（ａ）及び図１２（ｂ）で示す表示パターンを本発明の実施の形態に係る液晶駆動回路を用いたときの消費電流を示すグラフである。
【図８】表示部によって表示される表示パターン（その３）である。
【図９】図８で示す表示パターンを順次走査したときのタイミングチャートである。
【図１０】図８で示す表示パターンを非順次走査したときのタイミングチャートである。
【図１１】図１１（ａ）は、図８で示す表示パターンを順次走査したときの消費電流を示すグラフである。図１１（ｂ）は、図８で示す表示パターンを非順次走査したときの消費電流を示すグラフである。図１１（ｃ）は、図８で示す表示パターンを本発明の実施の形態に係る液晶駆動回路を用いたときの消費電流を示すグラフである。
【図１２】表示部によって表示される表示パターン（その１）である。表示部によって表示される表示パターン（その２）である。
【符号の説明】
１…液晶駆動回路
２…ＣＰＵ
３…表示部
１０…コントローラ
２０…シフトレジスタ部
２１…シフトレジスタ切替器
２２…第１のシフトレジスタ
２３…第２のシフトレジスタ
２５ａ〜２５ｍ、２６ａ〜２６ｍ…ＦＦ
３０…デコーダ部
３１…デコーダ切替器
３２…第１のデコーダ
３３…第２のデコーダ
３５ａ〜３５ｍ…コモン出力端子
３６ａ〜３６ｎ…セグメント出力端子
４０…表示メモリ
４１…メモリセル
５０…コモンドライバ
６０…セグメントドライバ
７０…電源回路
７１…昇圧回路
７２…アンプ
８１…出力端子
ＣＯＭｉ…コモン配線
ＳＥＧｊ…セグメント配線
ＶＣ、ＶＳ…電圧
ＶＣＣ…高位電源
Ｘ１〜Ｘｎ…セグメント端子
Ｙ１〜Ｙｍ…コモン端子
【図１】
2004246050.tif 000003
【図２】
2004246050.tif 000004
【図３】
2004246050.tif 000005
【図４】
2004246050.tif 000006
【図５】
2004246050.tif 000007
【図６】
2004246050.tif 000008
【図７】
2004246050.tif 000009
【図８】
2004246050.tif 000010
【図９】
2004246050.tif 000011
【図１０】
2004246050.tif 000012
【図１１】
2004246050.tif 000013
【図１２】
2004246050.tif 000014