(57)【要約】【課題】複数の増幅回路を縦列接続した構成において、バイアス回路を経由した帰還ループによる発振を防止するマイクロ波増幅器を提供すること。【解決手段】ＦＥＴ１１２およびＦＥＴ１１２の入力側に接続された入力側整合回路１１１、出力側に接続された出力側整合回路１１３を有する第１増幅回路１１と、ＦＥＴ１２２およびＦＥＴ１２２の入力側に接続された入力側整合回路１２１、出力側に接続された出力側整合回路１２３を有し、第１増幅回路１１で増幅された高周波信号を増幅する第２増幅回路１２とを具備したマイクロ波増幅器において、第２増幅回路２１の入力側整合回路がキャパシタＣ２を有するハイパスフィルタ型で構成され、かつ、キャパシタＣ２がスリット１８で形成されている。【選択図】  図１
2004214840.tif 000002
【特許請求の範囲】
【請求項１】
第１増幅素子およびこの第１増幅素子の入力側に接続された入力側整合回路、前記第１増幅素子の出力側に接続された出力側整合回路を有する第１増幅回路と、第２増幅素子およびこの第２増幅素子の入力側に接続された入力側整合回路、前記第２増幅素子の出力側に接続された出力側整合回路を有し、前記第１増幅回路で増幅された高周波信号を増幅する第２増幅回路とを具備したマイクロ波増幅器において、前記第２増幅回路の入力側整合回路がキャパシタを有するハイパスフィルタ型に構成され、かつ、前記キャパシタが伝送線路に設けられたスリットで形成されていることを特徴とするマイクロ波増幅器。
【請求項２】
増幅素子およびこの増幅素子の入力側に接続された入力側整合回路、前記増幅素子の出力側に接続された出力側整合回路をそれぞれが有する複数の増幅回路を縦列接続したマイクロ波増幅器において、隣り合う２つの増幅回路の少なくとも後段に位置する増幅回路の入力側整合回路が、キャパシタを有するハイパスフィルタ型に構成され、かつ、前記キャパシタが伝送線路に設けられたスリットで形成されていることを特徴とするマイクロ波増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は複数の増幅回路を縦列接続したマイクロ波増幅器に関する。
【０００２】
【従来の技術】
一般に、利得の大きいマイクロ波増幅回路を実現する場合、たとえば複数の増幅回路を縦列接続する構成が採用されている。
【０００３】
ここで、従来のマイクロ波増幅器について、複数の増幅回路を縦列接続した場合を例にとり図２を参照して説明する。図２は、入力端子ＩＮと出力端子ＯＵＴとの間に、複数たとえば第１および第２の２つの増幅回路２１、２２が接続されている。
【０００４】
第１増幅回路２１は、入力端子ＩＮに接続された入力側整合回路２１１および高周波用増幅素子たとえばＦＥＴ２１２、出力側整合回路２１３、バイアス回路２１４などから構成されている。
【０００５】
入力側整合回路２１１は、入力信号が伝送する伝送線路に直列に接続されたキャパシタＣ１と、伝送線路に並列に接続された所定長の線路導体Ｌ１とで構成され、いわゆるハイパスフィルタ型に形成されている。
【０００６】
ＦＥＴ２１２は、キャパシタＣ１に接続されたゲートＧ１およびソースＳ１、ドレインＤ１の各電極を有し、ソースＳ１は接地されている。ドレインＤ１は出力側整合回路２１３に接続されている。
【０００７】
バイアス回路２１４は、高周波信号を通すキャパシタＣ０１と、キャパシタＣ０１に並列に接続された抵抗Ｒ０１とで構成されている。キャパシタＣ０１の一端は線路導体Ｌ１に接続され、他端は接地されている。抵抗Ｒ０１はバイアス電圧が供給されるバイアス端子Ｔ１に接続されている。
【０００８】
第２増幅回路２２は、第１増幅回路２１の出力側整合回路２１３に接続された入力側整合回路２２１および高周波用増幅素子たとえばＦＥＴ２２２、出力側整合回路２２３、バイアス回路２２４などから構成されている。
【０００９】
入力側整合回路２２１は、入力信号が伝送する伝送線路に直列に接続されたキャパシタＣ２と、伝送線路に並列に接続された所定長の線路導体Ｌ２とで構成され、第１増幅回路２１の場合と同様にハイパスフィルタ型に形成されている。
【００１０】
ＦＥＴ２２２は、キャパシタＣ２に接続されたゲートＧ２およびソースＳ２、ドレインＤ２の各電極を有し、ソースＳ２は接地されている。ドレインＤ２は出力側整合回路２２３に接続され、出力側整合回路２２３は出力端子ＯＵＴに接続ている。
【００１１】
バイアス回路２２４は、高周波信号を通すキャパシタＣ０２と、キャパシタＣ０２に並列に接続された抵抗Ｒ０２とで構成されている。キャパシタＣ０２の一端は線路導体Ｌ２に接続され、他端は接地されている。抵抗Ｒ０２はバイアス電圧が供給されるバイアス端子Ｔ２に接続されている。
【００１２】
上記した構成において、入力端子ＩＮから入力した高周波信号は第１および第２の増幅回路２１、２２で増幅され、出力端子ＯＵＴに出力される。
【００１３】
なお、複数の増幅回路を縦列接続した構成のマイクロ波増幅器は特許文献１などにも記載されている。
【００１４】
【特許文献１】
特開２００１−２７４４１５
【００１５】
【発明が解決しようとする課題】
従来のマイクロ波増幅回路、たとえば複数の増幅回路２１、２２を縦列接続したマイクロ波増幅回路は、各増幅回路の入力側整合回路２１１、２２１を構成するキャパシタＣ１、Ｃ２が伝送線路に直列に接続され、インダクタとして機能する所定長の線路導体Ｌ１、Ｌ２が伝送線路に並列に接続され、いわゆるハイパスフィルタ型に形成されている。
【００１６】
ハイパスフィルタ型の入力側整合回路を構成するキャパシタ２１、２２には、たとえばＭＩＭキャパシタが用いられている。ＭＩＭキャパシタは周波数が高くなると、キャパシタとしての機能が低下し、実質的にインダクタとして機能する性質がある。そのため、図２のように、ＭＩＭキャパシタを用いた場合、第２増幅回路２２のキャパシタＣ２から線路導体Ｌ２、抵抗Ｒ０２、第１増幅回路２１の抵抗Ｒ０１、線路導体Ｌ１、ＦＥＴ２１２、出力側整合回路２１３と、各増幅回路２１、２２のバイアス回路１２４、１１４を経由する帰還ループが形成され、たとえば低い周波数成分の発振が生じることがある。
【００１７】
本発明は、上記した欠点を解決し、複数の増幅回路を縦列接続した構成において、バイアス回路を経由した帰還ループによる発振を防止するマイクロ波増幅器を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明は、第１増幅素子およびこの第１増幅素子の入力側に接続された入力側整合回路、前記第１増幅素子の出力側に接続された出力側整合回路を有する第１増幅回路と、第２増幅素子およびこの第２増幅素子の入力側に接続された入力側整合回路、前記第２増幅素子の出力側に接続された出力側整合回路を有し、前記第１増幅回路で増幅された高周波信号を増幅する第２増幅回路とを具備したマイクロ波増幅器において、前記第２増幅回路の入力側整合回路がキャパシタを有するハイパスフィルタ型に構成され、かつ、前記キャパシタが伝送線路に設けられたスリットで形成されていることを特徴とする。
【００１９】
【発明の実施の形態】
本発明の実施形態について図１を参照して説明する。図１（ａ）に示すように、入力端子ＩＮと出力端子ＯＵＴとの間に、複数たとえば第１および第２の２つの増幅回路１１、１２が接続されている。
【００２０】
第１増幅回路１１は、入力端子ＩＮに接続された入力側整合回路１１１などから構成されている。入力側整合回路１１１はハイパスフィルタ型に形成され、たとえば入力信号が入力する伝送線路に直列に接続されたキャパシタＣ１と、伝送線路に並列に接続された所定長の線路導体Ｌ１から構成されている。キャパシタＣ１は高周波用増幅素子たとえばＦＥＴ１１２に接続されている。
【００２１】
ＦＥＴ１１２は、キャパシタＣ１に接続されたゲートＧ１およびソースＳ１、ドレインＤ１の各電極を有し、ソースＳ１は接地されている。ドレインＤ１は出力側整合回路１１３に接続されている。
【００２２】
入力側整合回路１１１の線路導体Ｌ１はバイアス回路１１４に接続されている。バイアス回路１１４は、高周波信号を通過するキャパシタＣ０１およびこのキャパシタＣ０１に並列に接続された抵抗Ｒ０１から構成されている。キャパシタＣ０１の一端は線路導体Ｌ１に接続され、他端は接地されている。抵抗Ｒ０１はバイアス電圧が供給されるバイアス端子Ｔ１に接続されている。
【００２３】
第２増幅回路１２は、第１増幅回路１１の出力側整合回路１１３に接続された入力側整合回路１２１などから構成されている。入力側整合回路１２１は、入力信号が伝送する伝送線路に直列に接続されたキャパシタＣ２と、伝送線路に並列に接続された所定長の線路導体Ｌ２とで構成され、第１増幅回路１１の場合と同様に、ハイパスフィルタ型に形成されている。そしてキャパシタＣ２は高周波用増幅素子たとえばＦＥＴ１２２に接続されている。
【００２４】
ＦＥＴ１２２は、キャパシタＣ２に接続されたゲートＧ２およびソースＳ２、ドレインＤ２の各電極を有し、ソースＳ２は接地されている。ドレインＤ２は出力側整合回路１２３に接続され、出力側整合回路１２３は出力端子ＯＵＴに接続されている。
【００２５】
入力側整合回路１２１の線路導体Ｌ２はバイアス回路１２４に接続されている。バイアス回路１２４は、高周波信号を通過するキャパシタＣ０２およびこのキャパシタＣ０２に並列に接続された抵抗Ｒ０２から構成になっている。キャパシタＣ０２の一端は線路導体Ｌ１に接続され、他端は接地されている。抵抗Ｒ０１はバイアス電圧が供給されるバイアス端子Ｔ２に接続されている。
【００２６】
上記した構成において、入力端子ＩＮから入力した高周波信号は第１および第２の増幅回路１１、１２でそれぞれ増幅され、出力端子ＯＵＴに出力される。
【００２７】
ここで、入力側整合回路１１１、１２１に使用されるキャパシタＣ１、Ｃ２を図１（ｂ）に示す。図は、たとえば第１増幅回路１１あるいは第２増幅回路１２で増幅される高周波信号が伝送する伝送線路の一部を示し、誘電体基板１５の下面に接地導体１６が形成され、上面にストリップ導体１７ａ、１７ｂが形成されている。そして、ストリップ導体１７ａ、１７ｂ間にキャパシタを構成するスリット１８が形成されている。
【００２８】
図１（ａ）の構成において、たとえば入力側整合回路１２１のキャパシタＣ２を、図１（ｂ）に示すようなスリット１８で形成すると、周波数の低い低周波成分はスリット１８で遮断される。したがって、従来技術で説明したようなバイアス回路を経由した帰還ループが形成されず、発振が防止される。
【００２９】
上記した実施形態は、増幅回路が２段に接続されている例で説明している。しかし、本発明は、ｎ個（ｎ≧２）の増幅回路をｎ段に縦列接続した構成のマイクロ波増幅回路に適用できる。この場合、各増幅回路の入力側整合回路を構成するすべてのキャパシタを、伝送線路に設けたスリットで形成してもよく、また、隣り合ういずれか２つの増幅回路間において、その後段に位置する増幅回路の入力側整合回路のキャパシタをスリットで形成する構成でもよい。
【００３０】
このように隣り合う２つの増幅回路間において、その後段に位置する増幅回路の入力側整合回路のキャパシタをスリットで形成した場合は、隣り合う２つの増幅回路間での帰還ループの形成がなくなり、発振が防止される。
【００３１】
上記した構成によれば、入力側整合回路をハイパスフィルタ型に形成した複数の増幅回路を多段に縦列接続した場合に、バイアス系の帰還効果が発生するようなことがなく、低周波発振を防止できる。
【００３２】
【発明の効果】
本発明によれば、複数の増幅回路を縦列接続した構成において、バイアス回路を経由した帰還ループによる発振を防止するマイクロ波増幅器を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための回路構成図である。
【図２】従来例を説明するための回路構成図である。
【符号の説明】
１１…第１増幅回路
１１１…入力側整合回路
１１２…ＦＥＴ
１１３…出力側整合回路
１１４…バイアス回路
Ｃ１…キャパシタ
Ｌ１…線路導体
Ｃ０１…バイアス回路のキャパシタ
Ｒ０１…バイアス回路の抵抗
１２…第２増幅回路
１２１…入力側整合回路
１２２…ＦＥＴ
１２３…出力側整合回路
１２４…バイアス回路
Ｃ２…キャパシタ
Ｌ２…線路導体
Ｃ０２…バイアス回路のキャパシタ
Ｒ０２…バイアス回路の抵抗
１５…誘電体基板
１６…接地導体
１７ａ、１７ｂ…ストリップ導体
１８…スリット
【図１】
2004214840.tif 000003
【図２】
2004214840.tif 000004