(57)【要約】【課題】　低耐圧スイッチング素子を使用するプラズマディスプレイパネルの駆動回路を提供する。【解決手段】　プラズマディスプレイパネルの駆動回路において，＋電源Ｖｓ／２とパネルキャパシタＹ電極の間にスイッチング素子Ｙｓ，Ｙｈが直列連結されており，Ｙ電極と電源−Ｖｓ／２との間にスイッチング素子Ｙｌ，Ｙｇが直列連結されている。スイッチング素子Ｙｓ，Ｙｈ，Ｙｌ，Ｙｇには各々キャパシタＣＹｓ，ＣＹｈ，ＣＹｌ，ＣＹｇが形成されており，ダイオードＤｙｓがスイッチング素子Ｙｓ，Ｙｈの接続点と接地線０との間に逆方向に連結され，ダイオードＤｙｇがスイッチング素子Ｙｌ，Ｙｇの接続点と接地線０との間に順方向に連結されている。Ｃｙｓの容量値はＣｙｈより小さく，Ｃｙｌの容量値はＣｙｇより大きい場合，全てのスイッチング素子の耐圧をＶｓ／２に維持することができる。【選択図】　　図３
2004145289.tif 000002
【特許請求の範囲】
【請求項１】
　第１電極と第２電極との間に形成されるパネルキャパシタに駆動電圧を印加するためのプラズマディスプレイパネルの駆動装置において；
　第１電圧を供給する第１電源と前記パネルキャパシタの第１端との間に直列に連結され，両端に第１及び第２キャパシタが各々形成されている第１及び第２スイッチング素子と，
　前記パネルキャパシタの第１端と前記第１電圧より小さい第２電圧を供給する第２電源との間に直列に連結され，両端に第３及び第４キャパシタが各々形成されている第３及び第４スイッチング素子と，
　前記第１及び第２スイッチング素子の接続点と，前記第１電圧及び前記第２電圧の間の大きさを有する第３電圧を供給する第３電源との間に逆方向に連結される第１ダイオードと，
　前記第３及び第４スイッチング素子の接続点と前記第３電源との間に順方向に連結される第２ダイオードと，
　を含み，
　前記第１及び第２スイッチング素子と前記第３及び第４スイッチング素子が交互に導通し，前記パネルキャパシタの第１端に前記第１電圧及び前記第２電圧が交互に印加され，前記第１キャパシタの容量値は前記第２キャパシタの容量値より小さく，前記第３キャパシタの容量値は前記第４キャパシタの容量値より大きいことを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項２】
　前記第１〜第４スイッチング素子は電界効果トランジスタであり，前記第１〜第４キャパシタは各々前記第１〜第４スイッチング素子それぞれの寄生キャパシタであることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動装置。
【請求項３】
　前記第１電圧及び前記第２電圧の差は，前記パネルキャパシタの維持放電に必要な電圧であり，前記第３電圧は前記第１電圧及び前記第２電圧の中間電圧であることを特徴とする請求項１または２に記載のプラズマディスプレイパネルの駆動装置。
【請求項４】
　前記パネルキャパシタの第１端に連結されるインダクタをさらに含み，前記インダクタと前記パネルキャパシタの共振によって，前記パネルキャパシタが前記第１電圧または前記第２電圧に変わることを特徴とする請求項１，２または３のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項５】
　前記パネルキャパシタの第１端に前記第１電圧が印加される間には前記パネルキャパシタの第２端には前記第２電圧が印加され，前記パネルキャパシタの第１端に前記第２電圧が印加される間には前記パネルキャパシタの第２端には前記第１電圧が印加されることを特徴とする請求項１，２，３または４のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項６】
　前記第１電源と前記パネルキャパシタの第２端との間に直列に連結され，両端に第５及び第６キャパシタが各々形成されている第５及び第６スイッチング素子と，
　前記パネルキャパシタの第２端と前記第２電源との間に直列に連結され，両端に第７及び第８キャパシタが各々形成されている第７及び第８スイッチング素子と，
　前記第５及び第６スイッチング素子の接続点と前記第３電源との間に逆方向に連結される第３ダイオードと，
　前記第７及び第８スイッチング素子の接続点と前記第３電源との間に順方向に連結される第４ダイオードと，
　をさらに含み，
　前記第５キャパシタの容量値は前記第６キャパシタの容量値より小さく，前記第７キャパシタの容量値は前記第８キャパシタの容量値より大きいことを特徴とする請求項１，２，３，４または５のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項７】
　第１電極と第２電極の間に形成されるパネルキャパシタに駆動電圧を印加するためのプラズマディスプレイパネルの駆動装置において；
　第１電圧を供給する第１電源と前記パネルキャパシタの第１端との間に直列に連結され，両端に第１及び第２キャパシタが各々形成されている第１及び第２スイッチング素子を含み，
　前記パネルキャパシタの第１端に前記第１電圧と前記第２電圧とが交互に印加され，前記第１及び第２スイッチング素子が遮断されて前記パネルキャパシタの第１端に前記第２電圧が印加される間には，前記第１及び第２スイッチング素子と前記第１電圧及び前記第２電圧の間の大きさを有する第３電圧との間に第１電気的経路が形成され，前記第１キャパシタの容量値は前記第２キャパシタの容量値より小さいことを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項８】
　前記第１及び第２スイッチング素子は電界効果トランジスタであり，前記第１及び第２キャパシタは各々前記第１及び第２スイッチング素子の寄生キャパシタであることを特徴とする請求項７に記載のプラズマディスプレイパネルの駆動装置。
【請求項９】
　前記第１電気的経路を形成するために，前記第１及び第２スイッチング素子の接続点と前記第３電圧との間に連結されるダイオードをさらに含むことを特徴とする請求項７または８に記載のプラズマディスプレイパネルの駆動装置。
【請求項１０】
　前記パネルキャパシタの第１端と前記第２電圧を供給する第２電源との間に直列に連結され，両端に第３及び第４キャパシタが各々形成されている第３及び第４スイッチング素子をさらに含み，
　前記第３及び第４スイッチング素子が遮断され，前記パネルキャパシタの第１端に前記第１電圧が印加される間には前記第３及び第４スイッチング素子の接続点と前記第３電圧との間に第２電気的経路が形成され，前記第３キャパシタの容量値は前記第４キャパシタの容量値より大きいことを特徴とする請求項７，８または９のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項１１】
　前記第１電源と前記パネルキャパシタの第２端の間に直列に連結され，両端に第５及び第６キャパシタが各々形成されている第５及び第６スイッチング素子と，
　前記パネルキャパシタの第２端と前記第２電源との間に直列に連結され，両端に第７及び第８キャパシタが各々形成されている第７及び第８スイッチング素子と，
　をさらに含み，
　前記第５及び第６スイッチング素子が遮断され，前記パネルキャパシタの第２端に前記第２電圧が印加される間には前記第５及び第６スイッチング素子と前記第３電圧との間に第３電気的経路が形成され，前記第７及び第８スイッチング素子が遮断され，前記パネルキャパシタの第２端に前記第１電圧が印加される間には前記第７及び第８スイッチング素子の接続点と前記第３電圧との間に第４電気的経路が形成され，前記第５キャパシタの容量値は前記第６キャパシタの容量値より小さく，前記第７キャパシタの容量値は前記第８キャパシタの容量値より大きいことを特徴とする請求項７，８，９または１０のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項１２】
　前記第１及び第２電圧の差は前記パネルキャパシタの維持放電に必要な電圧であり，前記第３電圧は前記第１及び第２電圧の中間電圧であることを特徴とする請求項７，８，９，１０または１１のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項１３】
　前記パネルキャパシタの第１端に電気的に連結されるインダクタを含み，前記インダクタと前記パネルキャパシタとの間で発生する共振を利用して前記パネルキャパシタの第１端の電圧を変える電力回収部をさらに含むことを特徴とする請求項７，８，９，１０，１１または１２のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項１４】
　前記電力回収部は，前記第１電源の第１電圧と前記第３電圧との電圧差を利用して前記インダクタに電流を注入し，前記インダクタに電流が流れる状態で共振を発生させることを特徴とする請求項７，８，９，１０，１１，１２または１３のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項１５】
　第１電極と第２電極との間に形成されるパネルキャパシタに，第１電圧及び第２電圧を交互に印加しながらプラズマディスプレイパネルを駆動する方法において；
　前記パネルキャパシタの第１端と前記第１電圧を供給する第１電源との間に連結された第１及び第２スイッチング素子を遮断し，前記パネルキャパシタの第１端に前記第２電圧を印加する第１段階と，
　前記第１及び第２スイッチング素子の接続点と前記第１及び第２電圧の間の大きさを有する第３電圧との間に第１電気的経路を形成する第２段階と，
　を含み，
　前記第１スイッチング素子の両端に形成された第１キャパシタの容量値は，前記第２スイッチング素子の両端に形成された第２キャパシタの容量値より小さいことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１６】
　前記第１段階は，前記パネルキャパシタの第２端に前記第１電圧を印加する段階を含むことを特徴とする請求項１５に記載のプラズマディスプレイパネルの駆動方法。
【請求項１７】
　前記第１段階は，前記パネルキャパシタの第１端と前記第２電圧を供給する第２電源との間に直列に連結された第３及び第４スイッチング素子を導通させ，前記第２電圧を前記パネルキャパシタの第１端に供給することを特徴とする請求項１５または１６に記載のプラズマディスプレイパネルの駆動方法。
【請求項１８】
　前記第３及び第４スイッチング素子を遮断し，前記第１及び第２スイッチング素子を導通して前記パネルキャパシタの第１端に前記第１電圧を印加する第３段階と，
　前記第３及び第４スイッチング素子の接続点と前記第３電圧との間に電気的経路を形成する第４段階と，
　をさらに含むことを特徴とする請求項１５，１６または１７のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項１９】
　前記第１段階において，前記パネルキャパシタの第１端に前記第２電圧を印加する前に，前記パネルキャパシタの第１端に連結されたインダクタと前記パネルキャパシタとの共振を利用して前記パネルキャパシタの第１端の電圧を変える共振段階をさらに含むことを特徴とする請求項１５，１６，１７または１８のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項２０】
　前記共振段階前に，前記第１電圧及び前記第３電圧の差を利用して前記インダクタに電流を注入する段階をさらに含むことを特徴とする請求項１５，１６，１７，１８または１９のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は，プラズマディスプレイパネル（Ｐｌａｓｍａ　Ｄｉｓｐｌａｙ　Ｐａｎｅｌ：ＰＤＰ）の駆動装置及び駆動方法に関する。
【背景技術】
【０００２】
　プラズマディスプレイパネルは気体放電によって生成されたプラズマを利用して文字または映像を表示する平面表示装置であって，その大きさによって数十から数百万個以上の画素がマトリックス形態に配列されている。このようなプラズマディスプレイパネルは印加される駆動電圧波形の形態と放電セルの構造によって直流型（ＤＣ型）と交流型（ＡＣ型）に区分され，交流型が多く使われている。
【０００３】
　一般に交流型プラズマディスプレイパネルの駆動方法は，時間的な動作変化で表現すれば，リセット期間，アドレシング期間，維持放電期間，消去期間から構成される。
【０００４】
　リセット期間はセルにアドレシング動作が円滑に行われるようにするために各セルの状態を初期化する期間であり，アドレシング期間はパネルで点灯されるセルと点灯されないセルを選択して点灯されるセル（アドレシングされたセル）に壁電荷を積む動作を行う期間である。維持放電期間はアドレシングされたセルに実際に画像を表示するための放電を行う期間であって，走査電極と維持電極に維持放電パルスが電極間極性を交互に反転させながら印加されて，維持放電が行われて映像が表示される。消去期間はセルの壁電荷を減少させて維持放電を終了させる期間である。
【０００５】
　交流型プラズマディスプレイパネルは，その維持放電のための走査及び維持電極が容量性負荷として作用するために走査電極及び維持電極に対する容量値が存在するが，これを等価的にパネルキャパシタとして示す。このようなパネルキャパシタに維持放電パルスを印加する駆動回路が特許文献１に開示されている。
【０００６】
　特許文献１の駆動回路では，維持放電に必要な電圧Ｖｓの半分に相当する電圧Ｖｓ／２を供給する電源とキャパシタを使用してパネルキャパシタのＹ電極にＶｓ／２の電圧と−Ｖｓ／２の電圧を交互に印加する。詳しく説明すれば，電源を通じてパネルキャパシタのＹ電極にＶｓ／２電圧を印加しながらキャパシタにはＶｓ／２電圧を充電する。次に，キャパシタを接地線とパネルキャパシタのＹ電極との間に連結して−Ｖｓ／２電圧をパネルキャパシタのＹ電極に印加する。
【０００７】
　このように駆動することによってＹ電極に正の電圧＋Ｖｓ／２と負の電圧−Ｖｓ／２を交互に印加することができ，同様にＸ電極にも正の電圧＋Ｖｓ／２と負の電圧−Ｖｓ／２を交互に印加することができる。この時，Ｘ電極及びＹ電極の各々に印加する電圧±Ｖｓ／２は互いに位相が反転されるように印加し，パネルキャパシタの両端に維持放電に必要な電圧Ｖｓが印加されるようにする。
【０００８】
【特許文献１】特許第３２０１６０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
　しかし，このような従来の回路では，−Ｖｓ／２から＋Ｖｓ／２にスイングするパルスを使用するプラズマディスプレイパネルでだけ使用することができ，また，トランジスタの特性のためにトランジスタの耐圧がＶｓ／２に維持されない場合が発生する。そして，従来の回路では負の電圧として利用される電圧を保存するためのキャパシタの容量が大きくなければならないので，このようなキャパシタによって初期起動時に非常に大きな突入電流が流れるという問題点があった。
【００１０】
　そこで，本発明は，このような問題に鑑みてなされたものであり，その目的とするところは，低耐圧スイッチング素子を使用することができ，キャパシタの容量を低減することにより，大きな突入電流が発生するのを防止できる，新規かつ改良されたプラズマディスプレイパネルの駆動装置及び駆動方法を提供することである。
【課題を解決するための手段】
【００１１】
　上記課題を解決するために，本発明のある観点によれば，第１電極と第２電極との間に形成されるパネルキャパシタに駆動電圧を印加するためのプラズマディスプレイパネルの駆動装置において，第１電圧を供給する第１電源とパネルキャパシタの第１端との間に直列に連結され，両端に第１及び第２キャパシタが各々形成されている第１及び第２スイッチング素子と，パネルキャパシタの第１端と第１電圧より小さい第２電圧を供給する第２電源との間に直列に連結され，両端に第３及び第４キャパシタが各々形成されている第３及び第４スイッチング素子と，第１及び第２スイッチング素子の接続点と第１電圧及び第２電圧の間の大きさの第３電圧を供給する第３電源との間に逆方向に連結される第１ダイオードと，第３及び第４スイッチング素子の接続点と第３電源との間に順方向に連結される第２ダイオードと，を含み，第１及び第２スイッチング素子と第３及び第４スイッチング素子が交互に導通し，パネルキャパシタの第１端に第１電圧及び第２電圧が交互に印加され，第１キャパシタの容量値は第２キャパシタの容量値より小さく，第３キャパシタの容量値は第４キャパシタの容量値より大きいことを特徴とするプラズマディスプレイパネルの駆動装置が提供される。
【００１２】
　ここで，第１〜第４スイッチング素子は電界効果トランジスタであり，各々第１〜第４キャパシタを寄生キャパシタとして有することにより，スイッチング素子が遮断された時に第１〜第４キャパシタが電圧分割用キャパシタとして作用する。
【００１３】
　また，第１電圧及び第２電圧の差は，パネルキャパシタを維持放電するために，維持放電に必要な電圧とすることが好ましく，第３電圧は第１及び第２電圧の中間電圧とすることが好ましい。
【００１４】
　さらに，パネルキャパシタの第１端に連結されるインダクタをさらに含むことにより，インダクタとパネルキャパシタの共振によって，パネルキャパシタの電圧を第１電圧または第２電圧に変えることができる。ここで，パネルキャパシタの第１端に第１電圧が印加される間にはパネルキャパシタの第２端には第２電圧が印加され，パネルキャパシタの第１端に第２電圧が印加される間にはパネルキャパシタの第２端には第１電圧が印加されることが望ましい。
【００１５】
　また，第１電源とパネルキャパシタの第２端との間に直列に連結され，両端に第５及び第６キャパシタが各々形成されている第５及び第６スイッチング素子と，パネルキャパシタの第２端と第２電源との間に直列に連結され，両端に第７及び第８キャパシタが各々形成されている第７及び第８スイッチング素子と，第５及び第６スイッチング素子の接続点と第３電源との間に逆方向に連結される第３ダイオードと，第７及び第８スイッチング素子の接続点と第３電源との間に順方向に連結される第４ダイオードと，をさらに含み，第５キャパシタの容量値は第６キャパシタの容量値より小さく，第７キャパシタの容量値は第８キャパシタの容量値より大きいことが好ましい。
【００１６】
　上記装置を用いることにより，スイッチング素子として維持放電電圧の半分という，低耐圧のスイッチング素子を用いることができる。また，パネルキャパシタに負電圧充電の必要なキャパシタを使用しないので，初期起動時に大きな突入電流が発生するのを防ぐことができる。
【００１７】
　また，本発明の別の観点から，第１電極と第２電極の間に形成されるパネルキャパシタに駆動電圧を印加するためのプラズマディスプレイパネルの駆動装置において，第１電圧を供給する第１電源とパネルキャパシタの第１端との間に直列に連結され，両端に第１及び第２キャパシタが各々形成されている第１及び第２スイッチング素子を含み，パネルキャパシタの第１端に第１電圧と第２電圧とが交互に印加され，第１及び第２スイッチング素子が遮断されてパネルキャパシタの第１端に前記第２電圧が印加される間には，第１及び第２スイッチング素子と第１電圧及び第２電圧の間の大きさを有する第３電圧との間に第１電気的経路が形成され，第１キャパシタの容量値は第２キャパシタの容量値より小さいことを特徴とするプラズマディスプレイパネルの駆動装置が提供され，スイッチング素子として低耐圧のスイッチング素子を用いることができ，大きな突入電流が発生するのを防ぐことができる。
【００１８】
　ここで，第１及び第２スイッチング素子は電界効果トランジスタであり，第１及び第２キャパシタは電圧分割に用いることができ，各々第１及び第２スイッチング素子の寄生キャパシタであることが好ましい。
【００１９】
　さらに第１電気的経路を形成するために，第１及び第２スイッチング素子の接続点と第３電圧との間に連結されるダイオードをさらに含むことが好ましく，スイッチング素子に印加される電圧を低く抑えることができる。
【００２０】
　パネルキャパシタの第１端と第２電圧を供給する第２電源との間に直列に連結され，両端に第３及び第４キャパシタが各々形成されている第３及び第４スイッチング素子をさらに含み，第３及び第４スイッチング素子が遮断され，パネルキャパシタの第１端に第１電圧が印加される間には第３及びスイッチング素子の接続点と第３電圧との間に第２電気的経路が形成され，第３キャパシタの容量値は第４キャパシタの容量値より大きいことが好ましい。
【００２１】
　第１電源とパネルキャパシタの第２端の間に直列に連結され，両端に第５及び第６キャパシタが各々形成されている第５及び第６スイッチング素子と，パネルキャパシタの第２端と第２電源との間に直列に連結され，両端に第７及び第８キャパシタが各々形成されている第７及び第８スイッチング素子と，をさらに含み，第５及び第６スイッチング素子が遮断され，パネルキャパシタの第２端に第２電圧が印加される間には第５及び第６スイッチング素子と第３電圧との間に第３電気的経路が形成され，第７及び第８スイッチング素子が遮断され，パネルキャパシタの第２端に第１電圧が印加される間には第７及び第８スイッチング素子の接続点と第３電圧との間に第４電気的経路が形成され，第５キャパシタの容量値は第６キャパシタの容量値より小さく，第７キャパシタの容量値は第８キャパシタの容量値より大きいことが好ましい。
【００２２】
　また，パネルキャパシタの第１端に電気的に連結されるインダクタを含み，インダクタとパネルキャパシタとの間で発生する共振を利用してパネルキャパシタの第１端の電圧を変える電力回収部をさらに含むことが望ましい。ここで，電力回収部は，第１電源の第１電圧と第３電圧との電圧差を利用してインダクタに電流を注入し，インダクタに電流が流れる状態で共振を発生させることができる。
【００２３】
　維持放電のための波形をパネルキャパシタに印加するためには，パネルキャパシタの容量値成分のために放電のための電力以外に多くの無効電力が必要なので，電源負荷を軽減するため，無効電力を回収して再使用することができる。
【００２４】
　また，上記駆動装置を用いて，第１電極と第２電極との間に形成されるパネルキャパシタに，第１電圧及び第２電圧を交互に印加しながらプラズマディスプレイパネルを駆動する方法において，パネルキャパシタの第１端と第１電圧を供給する第１電源との間に連結された第１及び第２スイッチング素子を遮断し，パネルキャパシタの第１端に第２電圧を印加する第１段階と，第１及び第２スイッチング素子の接続点と第１及び第２電圧の間の大きさを有する第３電圧との間に第１電気的経路を形成する第２段階と，を含み，第１スイッチング素子の両端に形成された第１キャパシタの容量値は，第２スイッチング素子の両端に形成された第２キャパシタの容量値より小さいことを特徴とするプラズマディスプレイパネルの駆動方法が提供される。
【００２５】
　ここで，第１段階は，パネルキャパシタの第２端に第１電圧を印加する段階を含むことが好ましい。また，パネルキャパシタの第１端と第２電圧を供給する第２電源との間に直列に連結された第３及び第４スイッチング素子を導通させることにより，第２電圧をパネルキャパシタの第１端に供給することができる。
【００２６】
　さらに，パネルキャパシタの第１端に第１電圧を印加するために，第３及び第４スイッチング素子を遮断し，第１及び第２スイッチング素子を導通してパネルキャパシタの第１端に第１電圧を印加する第３段階と，第３及び第４スイッチング素子の接続点と第３電圧との間に電気的経路を形成する第４段階と，を含むことが望ましい。
【００２７】
また，第１段階において，パネルキャパシタの第１端に第２電圧を印加する前には，パネルキャパシタの第１端に連結されたインダクタとパネルキャパシタとの共振を利用してパネルキャパシタの第１端の電圧を変える共振段階をさらに含むことが望ましい。またさらに，共振段階前に，第１電圧及び第３電圧の差を利用してインダクタに電流を注入する段階を含むことが望ましい。
【発明の効果】
【００２８】
　以上詳述したように本発明によれば，スイッチング素子の耐圧を維持放電に必要な電圧の半分にすることができるので低耐圧のスイッチング素子を用いることができ，これにより生産単価を減らすことができる。そして外部キャパシタに充電された電圧を使用してパネルキャパシタの端子電圧を変える場合に発生し得る突入電流を除去することができる。また，駆動回路に印加される電源を変えることによって維持放電電圧パルスの波形に関係なく本発明による駆動回路を適用することができる。
【発明を実施するための最良の形態】
【００２９】
　以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００３０】
（第１の実施の形態）
　第１の実施の形態によるプラズマディスプレイパネルの駆動装置について図１を参照して説明する。図１に示したように，プラズマディスプレイパネルはプラズマパネル１００，アドレス駆動部２００，走査，維持駆動部３００及び制御部４００を含む。
【００３１】
　プラズマパネル１００は，列（縦）方向に配列されている複数のアドレス電極（Ａ１−Ａｍ）と行（横）方向に１本づつ対になって配列されている複数の走査電極（Ｙ１−Ｙｎ：以下Ｙ電極とする）及び維持電極（Ｘ１−Ｘｎ：以下Ｘ電極とする）対を含む。アドレス駆動部２００は，制御部４００からアドレス駆動制御信号を受信して表示しようとする放電セルを選択するためのアドレスパルスを各アドレス電極（Ａ１−Ａｍ）に印加する。
【００３２】
　走査，維持駆動部３００は，制御部４００から，まず走査制御信号を受信してＹ電極に走査パルスを出力し，点灯すべきセルを選択して放電準備状態を記憶させ，次いで維持放電信号を受信してＹ電極（Ｙ１−Ｙｎ）とＸ電極（Ｘ１−Ｘｎ）に維持放電電圧を，電極間極性を交互に反転させながら入力することによって，選択された放電セルに対して交流型の維持放電を行う。制御部４００は外部から映像信号を受信してアドレス駆動制御信号と維持放電信号を生成し各々アドレス駆動部２００と走査，維持駆動部３００に印加する。
【００３３】
　以下，図２〜図５を参照して第１の実施の形態による走査，維持駆動部３００の駆動回路について説明する。
【００３４】
　図２は第１の実施の形態によるプラズマディスプレイパネルの駆動回路の概略的な回路図であり，図３は第１の実施の形態によるプラズマディスプレイパネルの駆動回路の詳細回路図である。図４は第１の実施の形態による駆動回路の動作タイミングを示すタイミング図であり，図５（ａ）及び図５（ｂ）は第１の実施の形態による駆動回路で各モードの電流経路を示す概略的な等価回路図である。
【００３５】
　図２に示したように，駆動回路は例えば第１電極であるＹ電極のＹ電極駆動部３１０，例えば第２電極であるＸ電極のＸ電極駆動部３２０，Ｙ電極クランプ部３３０及びＸ電極クランプ部３４０を含む。
【００３６】
　Ｙ電極駆動部３１０及びＸ電極駆動部３２０はパネルキャパシタＣｐの両端（Ｙ電極とＸ電極）に連結されている。Ｙ電極駆動部３１０は例えば第１電源の＋電源線の第１電圧として例えばＶｓ／２とパネルキャパシタＣｐの第１端であるＹ電極との間に直列に連結されている第１及び第２スイッチング素子であるスイッチング素子Ｙｓ，Ｙｈと，パネルキャパシタＣｐのＹ電極と例えば第２電源の−電源線の第２電圧として例えば−Ｖｓ／２との間に直列に連結されている第３及び第４スイッチング素子であるスイッチング素子Ｙｌ，Ｙｇとを含む。
【００３７】
　同様に，Ｘ電極駆動部３２０は例えば第１電源の＋電源線とパネルキャパシタＣｐの第２端であるＸ電極との間に直列に連結されている第５及び第６スイッチング素子であるスイッチング素子Ｘｓ，Ｘｈと，パネルキャパシタＣｐのＸ電極と例えば第２電源の−電源線との間に直列に連結されている第７及び第８スイッチング素子であるスイッチング素子Ｘｌ，Ｘｇとを含む。
【００３８】
　Ｙ電極クランプ部３３０は，第１ダイオードであるダイオードＤｙｓ及び第２ダイオードであるダイオードＤｙｇを含む。ダイオードＤｙｓ，Ｄｙｇはスイッチング素子Ｙｓ，Ｙｈの接続点とスイッチング素子Ｙｌ，Ｙｇの接続点との間に直列に連結され，その接続点はＶｓ／２と−Ｖｓ／２との中間電圧である第３電圧を有する第３電源の接地線０に連結されている。同様にＸ電極クランプ部３４０は，第３ダイオードであるダイオードＤｘｓ及び第４ダイオードであるダイオードＤｘｇを含む。ダイオードＤｘｓ，Ｄｘｇはスイッチング素子Ｘｓ，Ｘｈの接続点とスイッチング素子Ｘｌ，Ｘｇの接続点との間に直列に連結され，その接続点は接地線０に連結されている。
【００３９】
　そして，図３に示すように本実施の形態に用いられるスイッチング素子（Ｙｓ，Ｙｈ，Ｘｌ，Ｘｇ，Ｘｓ，Ｘｈ，Ｙｌ，Ｙｇ）の両端には各々第１〜第８キャパシタである寄生キャパシタ（Ｃｙｓ，Ｃｙｈ，Ｃｙｌ，Ｃｙｇ，Ｃｘｓ，Ｃｘｈ，Ｃｘｌ，Ｃｘｇ）が形成されている。このような寄生キャパシタ（Ｃｙｓ，Ｃｙｈ，Ｃｙｌ，Ｃｙｇ，Ｃｘｓ，Ｃｘｈ，Ｃｘｌ，Ｃｘｇ）はスイッチング素子（Ｙｓ，Ｙｈ，Ｙｌ，Ｙｇ，Ｘｓ，Ｘｈ，Ｘｌ，Ｘｇ）が遮断された時，電圧分割用キャパシタとして作用し，寄生キャパシタの容量値が以下の数１式を満足するように構成する。便宜上寄生キャパシタ（ＣＹｓ，ＣＹｈ，ＣＹｌ，ＣＹｇ，ＣＸｓ，ＣＸｈ，ＣＸｌ，ＣＸｇ）の容量値をキャパシタ名と同一符号で示す。
【００４０】
【数１】
2004145289.tif 000003
　　　　　…（式１）
【００４１】
　ここで，寄生キャパシタを使用することを仮定して説明するが，（式１）を満足させるために，寄生キャパシタに別途のキャパシタを付加してもよい。また，図２及び図３ではＹ電極駆動部３１０及びＸ電極駆動部３２０とＹ電極クランプ部３３０及びＸ電極クランプ部３４０に含まれるスイッチング素子（Ｙｓ，Ｙｈ，Ｙｌ，Ｙｇ，Ｘｓ，Ｘｈ，Ｘｌ，Ｘｇ）をＭＯＳＦＥＴで表示したが，これに限定されず，同一または類似な機能を行えば他のスイッチング素子を使用してもよい。このようなスイッチング素子はボディーダイオードまたは同等の付加素子を有するのが好ましい。
【００４２】
　次に図４，図５（ａ）及び図５（ｂ）を参照して第１の実施の形態による駆動回路の駆動方法を説明する。図４の上端はスイッチング素子（Ｘｓ，Ｘｈ，Ｘｇ，Ｘｌ，Ｙｓ，Ｙｈ，Ｙｇ，Ｙｌ）の導通，遮断状況を示しており，上方が導通，下方が遮断を示す。そして図４の下部にはパネルキャパシタＣｐのＸ電極電圧Ｖｘ，Ｙ電極電圧Ｖｙを示す。
【００４３】
　本実施の形態では＋，−電源線が供給する電圧を各々Ｖｓ／２及び−Ｖｓ／２と仮定する。そしてＶｓ／２電圧はパネルの維持放電に必要な電圧である維持放電電圧Ｖｓの半分に相当する電圧である。
【００４４】
　まず，図４に示したようにモード１（Ｍ１）ではスイッチング素子（Ｘｓ，Ｘｈ，Ｙｇ，Ｙｌ）が遮断された状態でスイッチング素子（Ｙｓ，Ｙｈ，Ｘｇ，Ｘｌ）が導通する。
【００４５】
　以下，図５（ａ）に示したように導通したスイッチング素子Ｙｓ，ＹｈによってパネルキャパシタＣｐのＹ電極にはＶｓ／２電圧が印加され，導通したスイッチング素子Ｘｌ，ＸｇによってパネルキャパシタＣｐのＸ電極には−Ｖｓ／２電圧が印加される。したがって，パネルキャパシタＣｐのＹ電極電圧Ｖｙ及びＸ電極電圧Ｖｘは各々Ｖｓ／２及び−Ｖｓ／２になり，パネルキャパシタＣｐの両端に維持放電電圧Ｖｓが印加される。
【００４６】
　従ってスイッチング素子の直列構造（Ｙｌ，Ｙｇ）と（Ｘｓ，Ｘｈ）には各々に電圧Ｖｓが印可されるが，個々のスイッチング素子に印加される電圧は，ダイオード（Ｄｙｓ，Ｄｙｇ，Ｄｘｓ，Ｄｘｇ）がない場合に，各スイッチング素子（Ｙｌ，Ｙｇ，Ｘｓ，Ｘｈ）の両端にかかる電圧（Ｖｙｌ，Ｖｙｇ，Ｖｘｓ，Ｖｘｈ）は寄生キャパシタ（Ｃｙｌ，Ｃｙｇ，Ｃｘｓ，Ｃｘｈ）によって分圧されて，各々数２式及び数３式のようになる。
【００４７】
【数２】
2004145289.tif 000004
【００４８】
【数３】
2004145289.tif 000005
【００４９】
　しかし，（式１）に示したように容量値Ｃｙｌが容量値Ｃｙｇより大きいので電圧ＶｙｌはＶｓ／２より小さく，電圧ＶｙｇはＶｓ／２より大きい。つまり，スイッチング素子Ｙｌ，Ｙｇの中間接続点の電位が接地線０の電位より＋側にある。このような状態で本実施の形態のようにダイオードＤｙｇがスイッチング素子Ｙｌ，Ｙｇの接続点に連結されていれば，電圧差によってダイオードＤｙｇは導通して，第２電気的経路を形成する。
【００５０】
　したがって，ダイオードＤｙｇを通じてスイッチング素子Ｙｌ，Ｙｇの両端電圧Ｖｙｌ，Ｖｙｇは各々Ｖｓ／２にクランプされ，各スイッチング素子ＹｌまたはＹｇに印加される電圧の最大値は大略Ｖｓ／２となる。同様に，容量値Ｃｘｓが容量値Ｃｘｈより小さいので電圧ＶｘｓはＶｓ／２より大きく電圧ＶｘｈはＶｓ／２より小さく，ダイオードＤｘｓがスイッチング素子Ｘｓ，Ｘｈの接続点に連結されていればダイオードＤｘｓは導通して，第３電気的経路を形成する。
【００５１】
　したがって，ダイオードＤｘｓを通じてスイッチング素子Ｘｓ，Ｘｈの両端電圧Ｖｘｓ，Ｖｘｈは各々Ｖｓ／２にクランプされ，各スイッチング素子ＸｌまたはＸｇに印加される電圧の最大値は大略Ｖｓ／２となる。
【００５２】
　次に，図４に示したようにモード２（Ｍ２）ではスイッチング素子（Ｙｓ，Ｙｈ，Ｘｇ，Ｘｌ）が遮断され，スイッチング素子（Ｘｓ，Ｘｈ，Ｙｇ，Ｙｌ）が導通する。
【００５３】
　以下，図５（ｂ）に示したように導通したスイッチング素子Ｙｇ，ＹｌによってパネルキャパシタＣｐのＹ電極には−Ｖｓ／２電圧が印加され，導通したスイッチング素子Ｘｓ，ＸｈによってパネルキャパシタＣｐのＸ電極ではＶｓ／２電圧が印加される。したがって，パネルキャパシタＣｐのＹ及びＸ電極電圧Ｖｙ，Ｖｙは各々−Ｖｓ／２及びＶｓ／２になり，パネルキャパシタＣｐの両端に維持放電電圧Ｖｓが印加される。
【００５４】
　この時，ダイオード（Ｄｙｓ，Ｄｙｇ，Ｄｘｓ，Ｄｘｇ）がなければスイッチング素子（Ｙｓ，Ｙｈ，Ｘｌ，Ｘｇ）の両端にかかる電圧（Ｖｙｓ，Ｖｙｈ，Ｖｘｌ，Ｖｘｇ）は寄生キャパシタ（Ｃｙｓ，Ｃｙｈ，Ｃｘｌ，Ｃｘｇ）によって各々数４式及び数５式のようになる。
【００５５】
【数４】
2004145289.tif 000006
【００５６】
【数５】
2004145289.tif 000007
【００５７】
　しかし，（式１）に示したように容量値Ｃｙｓが容量値Ｃｙｈより小さく，容量値Ｃｘｌが容量値Ｃｘｇより大きいので，電圧Ｖｙｓ，ＶｘｇはＶｓ／２より大きく電圧Ｖｙｈ，ＶｘｌはＶｓ／２より小さい。もし，この条件を満たさないならば，スイッチング素子Ｙｈ，Ｘｌに意図的にキャパシタを付加すればよい。
【００５８】
　モード１（Ｍ１）で説明したように，ダイオードＤｙｓ，Ｄｘｇがスイッチング素子Ｙｓ，Ｙｈの接続点及びスイッチング素子Ｘｌ，Ｘｇの接続点に各々連結されていれば電圧差によってダイオードＤｙｓが導通して第１電気的経路を形成し，ダイオードＤｘｇが導通して第４電気的経路を形成する。
【００５９】
　したがって，ダイオードＤｙｓを通じてスイッチング素子Ｙｓ，Ｙｈの両端電圧Ｖｙｓ，Ｖｙｈは各々Ｖｓ／２にクランプされ，ダイオードＤｘｇを通じてスイッチング素子Ｘｌ，Ｘｇの両端電圧Ｖｘｌ，Ｖｘｇも各々Ｖｓ／２にクランプされる。
【００６０】
　このように本実施の形態によれば，パネルキャパシタＣｐの両端に維持放電電圧Ｖｓが印加される間に，ダイオード（Ｄｙｓ，Ｄｙｇ，Ｄｘｓ，Ｄｘｇ）によってスイッチング素子（Ｙｓ，Ｙｈ，Ｘｌ，Ｘｇ）及びスイッチング素子（Ｙｌ，Ｙｇ，Ｘｓ，Ｘｈ）の両端電圧を各々Ｖｓ／２にクランプすることができる。
【００６１】
　したがって，スイッチング素子（Ｙｓ，Ｙｈ，Ｙｌ，Ｙｇ，Ｘｓ，Ｘｈ，Ｘｌ，Ｘｇ）として，放電電圧Ｖｓの半分という，低耐圧のスイッチング素子を用いることができる。また，パネルキャパシタＣｐのＹ電極またはＸ電極に負電圧（−Ｖｓ／２）充電の必要なキャパシタを使用しないので，従来技術のように初期起動時，大きい突入電流が発生しない。
【００６２】
（第２の実施の形態）
　維持放電のための波形をパネルキャパシタＣｐに印加するためには，パネルキャパシタＣｐの容量値成分のために放電のための電力以外に多くの無効電力が必要なので，電源負荷を軽減するため，無効電力を回収して再使用する回路（電力回収回路）の使用が望ましい。以下では第１の実施の形態による駆動回路に電力回収回路を追加した回路について図６，図７，図８（ａ）〜図８（ｈ）を参照して詳しく説明する。
【００６３】
　図６は第２の実施の形態によるプラズマディスプレイパネルの駆動回路の概略的な回路図であり，図７は第２の実施の形態による駆動回路の動作タイミングを示すタイミング図面である。図８（ａ）〜図８（ｈ）は第２の実施の形態による駆動回路で各モードの電流経路を示す概略的な回路図である。
【００６４】
　図６に示したように，第２の実施の形態による駆動回路は，第１の実施の形態による駆動回路にＹ電極電力回収部３５０及びＸ電極電力回収部３６０が追加されて形成される。
【００６５】
　Ｙ電極電力回収部３５０は，インダクタＬ１及びスイッチング素子Ｙｒ，Ｙｆを含む。インダクタＬ１は一端がＹ電極駆動部３１０のスイッチング素子Ｙｈ，Ｙｌの接続点，つまり，パネルキャパシタＣｐのＹ電極に連結され，２個のスイッチング素子Ｙｒ，Ｙｆは並列にインダクタＬ１の他端と接地線０の間に連結されている。
【００６６】
　このようなＹ電極電力回収部３５０はスイッチング素子Ｙｒ，ＹｆとインダクタＬ１の間に各々連結されるダイオードＤ１，Ｄ２をさらに含むことができる。このようなダイオードＤ１，Ｄ２は各々スイッチング素子Ｙｒ，Ｙｆのボディーダイオードによって生じ得る電流経路を遮断する。
【００６７】
　Ｘ電極電力回収部３６０はインダクタＬ２及びスイッチング素子Ｘｒ，Ｘｆを含み，また，ダイオードＤ３，Ｄ４をさらに含むことができる。Ｘ電極電力回収部３６０の構造についてはＹ電極電力回収部３５０の構造と同一であるので説明を省略する。そしてＹ電極電力回収部３５０及びＸ電極電力回収部３６０のスイッチング素子（Ｙｒ，Ｙｆ，Ｘｒ，Ｘｆ）はボディーダイオードを有するＭＯＳＦＥＴなどで構成できる。
【００６８】
　次に，図７，図８（ａ）〜図８（ｈ）を参照して，本実施の形態による駆動回路の時系列的動作変化について説明する。ここで変化は８個のモード（Ｍ１〜Ｍ８）で一循し，全ての変化はスイッチング素子の操作によって生じる。そして以下の説明でＬＣ共振と称する現象は連続的な発振ではなくスイッチング素子（Ｘr，Ｙｆ，Ｘｆ，Ｙｒ）の導通時に生じるインダクタとパネルキャパシタＣｐの組み合わせによるエネルギー移動循環に伴う電圧及び電流の過渡的変化現象である。
【００６９】
　図７の上端はスイッチング素子（Ｘｓ，Ｘｈ，Ｘｇ，Ｘｌ，Ｘｒ，Ｘｆ，Ｙｓ，Ｙｈ，Ｙｇ，Ｙｌ，Ｙｒ，Ｙｆ）の導通／遮断状況を示しており，上方が導通，下方が遮断を示す。そして図７の下端はパネルキャパシタＣｐのＸ電極の電圧Ｖｘ及びＹ電極の電圧ＶｙとインダクタＬ１，Ｌ２の電流ＩＬ１，ＩＬ２を示す。
【００７０】
　本実施の形態ではモード１（Ｍ１）が始まる前にスイッチング素子（Ｙｓ，Ｙｈ，Ｘｇ，Ｘｌ）が導通して，パネルキャパシタＣｐのＹ電極電圧Ｖｙ及びＸ電極電圧Ｖｘは各々Ｖｓ／２及び−Ｖｓ／２に維持されているとする。そしてインダクタＬ１，Ｌ２のインダクタンスは共通の値Ｌと仮定する。
【００７１】
　図７及び図８（ａ）に示したように，モード１（Ｍ１）では導通したスイッチング素子Ｙｓ，Ｙｈ及びスイッチング素子Ｘｌ，ＸｇによってパネルキャパシタＣｐのＹ電極電圧Ｖｙ及びＸ電極電圧Ｖｘは各々Ｖｓ／２及び−Ｖｓ／２に継続して維持される。また，第１の実施の形態のモード１（Ｍ１）で説明したように，ダイオードＤｙｇ，Ｄｘｓによってスイッチング素子（Ｙｌ，Ｙｇ，Ｘｓ，Ｘｈ）の両端電圧（Ｖｙｌ，Ｖｙｇ，Ｖｘｓ，Ｖｘｈ）は各々Ｖｓ／２にクランプされる。
【００７２】
　そしてスイッチング素子Ｙｆ，Ｘｒが導通しているので，電源（Ｖｓ／２），スイッチング素子Ｙｓ，Ｙｈ，インダクタＬ１，ダイオードＤ２，スイッチング素子Ｙｆ及び接地線０への電流経路，及び接地線０，スイッチング素子Ｘｒ，ダイオードＤ３，インダクタＬ２，スイッチング素子Ｘｌ，Ｘｇ及び電源−Ｖｓ／２への電流経路が形成される。２つの電流経路によってインダクタＬ１，Ｌ２に電流が注入され，インダクタＬ１，Ｌ２に流れる電流ＩＬ１，ＩＬ２の大きさは時間経過によって単位時間当たり各々Ｖｓ／２Ｌの傾きで線形的に増加する。
【００７３】
　次に，モード２（Ｍ２）ではスイッチング素子（Ｙｓ，Ｙｈ，Ｘｇ，Ｘｌ）が遮断されて，図８（ｂ）に示したようにスイッチング素子Ｘｒ，ダイオードＤ３，インダクタＬ２，パネルキャパシタＣｐ，インダクタＬ１，ダイオードＤ２及びスイッチング素子Ｙｆに電流経路が形成される。したがって，インダクタＬ１，Ｌ２とパネルキャパシタＣｐによる共振電流が流れ，この共振電流によってパネルキャパシタＣｐのＹ電極電圧Ｖｙは下降してＸ電極電圧Ｖｘは増加する。これらＹ電極電圧Ｖｙ，Ｘ電極電圧Ｖｘは各々スイッチング素子Ｙｌ，Ｙｇ及びスイッチング素子Ｘｓ，Ｘｈのボディーダイオードによってクランプされ，−Ｖｓ／２及びＶｓ／２を越えない。
【００７４】
　このようにモード２（Ｍ２）ではモード１（Ｍ１）でインダクタＬ１，Ｌ２に電流が流れる状態で共振が発生するので，回路に寄生成分がある場合にもＹ及びＸ電極電圧Ｖｙ，Ｖｘを各々−Ｖｓ／２及びＶｓ／２まで変えることができ，また，切換速度を速くすることができる。
【００７５】
　モード３（Ｍ３）では，スイッチング素子（Ｘｓ，Ｘｈ，Ｙｇ，Ｙｌ）が導通して，図８（ｃ）に示したようにパネルキャパシタＣｐのＹ電極電圧Ｖｙ及びＸ電極電圧Ｖｘが各々−Ｖｓ／２及びＶｓ／２に維持される。また，インダクタＬ１に流れた電流ＩＬ１はスイッチング素子Ｙｇ，Ｙｌのボディーダイオード，インダクタＬ１，ダイオードＤ２及びスイッチング素子Ｙｆで形成される経路を通じて接地線０に回収され，インダクタＬ２に流れた電流ＩＬ２はスイッチング素子Ｘｒ，ダイオードＤ３，インダクタＬ２及びスイッチング素子Ｘｈ，Ｘｓのボディーダイオードで形成される経路を通じて電源Ｖｓ／２に回収される。
【００７６】
　モード４（Ｍ４）では，図８（ｄ）に示すようにインダクタＬ１，Ｌ２に流れる電流ＩＬ１，ＩＬ２が零アンペアになった時，スイッチング素子Ｙｆ，Ｘｒが遮断される。そしてスイッチング素子（Ｙｌ，Ｙｇ，Ｘｓ，Ｘｈ）は継続して導通しているのでパネルキャパシタＣｐのＹ及びＸ電極電圧Ｖｙ，Ｖｘは各々−Ｖｓ／２及びＶｓ／２に継続して維持される。
【００７７】
　次に，モード５（Ｍ５）ではパネルキャパシタＣｐのＹ電極電圧Ｖｙ及びＸ電極電圧Ｖｘを各々−Ｖｓ／２及びＶｓ／２に維持しながらインダクタＬ１，Ｌ２に電流を注入する。詳しく説明すれば，スイッチング素子（Ｙｒ，Ｘf）が導通して図８（ｅ）に示したように接地線０，スイッチング素子Ｙｒ，ダイオードＤ１，インダクタＬ１，スイッチング素子Ｙｌ，Ｙｇ及び電源−Ｖｓ／２への電流経路と電源Ｖｓ／２，スイッチング素子Ｘｓ，Ｘｈ，インダクタＬ２，ダイオードＤ４，スイッチング素子Ｘｆ及び接地線０への電流経路が形成される。２つの電流経路によってインダクタＬ１，Ｌ２に流れる電流ＩＬ１，ＩＬ２は時間経過によってＶＳ／２Ｌの傾きで線形的に増加する。
【００７８】
　モード３〜５（Ｍ３〜Ｍ５）ではパネルキャパシタＣｐのＹ電極電圧Ｖｙ及びＸ電極電圧Ｖｘが各々−Ｖｓ／２及びＶｓ／２に維持された状態でスイッチング素子（Ｙｓ，Ｙｈ，Ｘｌ，Ｘｇ）が遮断されているので，第１の実施の形態のモード２で説明したようにダイオードＤｙｓ，Ｄｘｇによってスイッチング素子（Ｙｓ，Ｙｈ，Ｘｌ，Ｘｇ）の両端電圧（Ｖｙｓ，Ｖｙｈ，Ｖｘｌ，Ｖｘｇ）は各々Ｖｓ／２にクランプされる。
【００７９】
　インダクタＬ１，Ｌ２に電流を注入した後，モード６（Ｍ６）ではスイッチング素子（Ｘｓ，Ｘｈ，Ｙｌ，Ｙｇ）が遮断される。そうすると，図８（ｆ）に示した電流経路を通じてインダクタＬ１，Ｌ２とパネルキャパシタＣｐの間に共振が発生する。この共振電流によってパネルキャパシタＣｐのＹ電極電圧Ｖｙは増加しＸ電極電圧Ｖｘは減少し，これら電圧は各々スイッチング素子Ｙｓ，Ｙｈ及びスイッチング素子Ｘｌ，ＸｇのボディーダイオードによってＶｓ／２及び−Ｖｓ／２を越えない。モード６（Ｍ６）でもモード２（Ｍ２）のようにインダクタＬ１，Ｌ２に電流が流れる状態で共振が発生する。
【００８０】
　モード７（Ｍ７）ではスイッチング素子（Ｙｓ，Ｙｈ，Ｘｌ，Ｘｇ）が導通して，図８（ｇ）に示した経路を通ってパネルキャパシタＣｐのＹ電極電圧Ｖｙ及びＸ電極電圧Ｖｘは各々Ｖｓ／２及び−Ｖｓ／２に維持される。この時，インダクタＬ１に流れた電流ＩＬ１はスイッチング素子Ｙｒ，ダイオードＤ１，インダクタＬ１及びスイッチング素子Ｙｈ，Ｙｓのボディーダイオードで形成される経路を通って電源Ｖｓ／２に回収され，インダクタＬ２に流れた電流ＩＬ２はスイッチング素子Ｘｇ，Ｘｌのボディーダイオード，インダクタＬ２，ダイオードＤ４及びスイッチング素子Ｘｆで形成される経路を通って接地線０に回収される。
【００８１】
　次に，モード８（Ｍ８）では，図８（ｈ）に示すようにインダクタＬ１，Ｌ２に流れる電流ＩＬ１，ＩＬ２が零アンペアになった時，スイッチング素子Ｙｒ，Ｘｆが遮断される。そしてスイッチング素子（Ｙｓ，Ｙｈ，Ｘｌ，Ｘｇ）は導通しているのでパネルキャパシタＣｐのＹ電極電圧Ｖｙ及びＸ電極電圧Ｖｘは各々Ｖｓ／２及び−Ｖｓ／２に継続して維持される。また，モード７及び８（Ｍ７，Ｍ８）ではモード１（Ｍ１）で説明したようにダイオードＤｙｇ，Ｄｘｓによってスイッチング素子（Ｙｌ，Ｙｇ，Ｘｓ，Ｘｈ）の両端電圧（Ｖｙｌ，Ｖｙｇ，Ｖｘｓ，Ｖｘｈ）が各々Ｖｓ／２にクランプされる。
【００８２】
　その後，モード１〜モード８のサイクルを継続して繰り返してＶｓ／２及び−Ｖｓ／２の間をスイングするＹ電極電圧Ｖｙ及びＸ電極電圧Ｖｘを生成することによって，Ｘ電極とＹ電極間の電位差を維持放電電圧Ｖｓとすることができる。
【００８３】
　本実施の形態ではモード１及び５（Ｍ１，Ｍ５）の過程を通じて先にインダクタＬ１，Ｌ２に電流を流した後共振を発生させたが，モード１及び５（Ｍ１，Ｍ５）の過程を省略して直ちに共振を発生させることも可能である。また，このような電力回収回路以外に他の変形された電力回収回路を使用することもできる。
【００８４】
（第３の実施の形態）
　第１及び第２の実施の形態では電源Ｖｓ／２及び電源−Ｖｓ／２が供給する電圧を各々Ｖｓ／２及び−Ｖｓ／２にしたが，２つの電源の電圧差が維持放電に必要な電圧であるＶｓになれば，他の電圧を使用してもよい。つまり，２つの第１電源及び第２電源が各々供給する第１電圧及び第２電圧をＶｈ及び（Ｖｈ−Ｖｓ）とし，第３電源である接地線側から供給される第３電圧を（２Ｖｈ−Ｖｓ）／２として，Ｙ電極電圧Ｖｙ及びＸ電極電圧ＶｘがＶｈ及び（Ｖｈ−Ｖｓ）の間をスイングするようにできる。
【００８５】
　例えば，第１の実施の形態で電源に，Ｖｓ電圧を供給する第１電源として電源Ｖｓと第２電源として接地線０を使用した場合について図９を参照して説明する。図９は第３の実施の形態によるプラズマディスプレイパネルの駆動回路の概略的な回路図である。
【００８６】
　図９に示したように，第３の実施の形態による駆動回路は各々Ｖｓ／２電圧を供給する２つの電源を使用する。詳しく説明すれば，Ｙ電極駆動部３１０及びＸ電極駆動部３２０のスイッチング素子Ｙｓ，Ｘｓは直列に連結された２つの電源に連結されており，スイッチング素子Ｙｇ，Ｘｇは接地線０に連結されている。そしてＹ電極クランプ部３３０及びＸ電極クランプ部３４０のダイオードＤｙｓ，Ｄｙｇの接続点及びダイオードＤｘｓ，Ｄｘｇの接続点は２つの電源の接続点に連結されている。
【００８７】
　本実施の形態による駆動回路の動作は第１の実施の形態とパネルキャパシタＣｐのＹ電極電圧Ｖｙ及びＸ電極電圧Ｖｘに印加される電圧を除けば同一である。
【００８８】
　詳しく説明すれば，モード１ではパネルキャパシタＣｐのＹ電極及びＸ電極には各々Ｖｓ及び零ボルトの電圧が印加される。そして第１の実施の形態で説明したようにダイオードＤｙｇが導通してスイッチング素子Ｙｌ，Ｙｇの両端には各々Ｖｓ／２の電圧がかかる。同様にダイオードＤｘｓによってスイッチング素子Ｘｓ，Ｘｈの両端電圧Ｖｘｓ，Ｖｘｈも各々Ｖｓ／２にクランプされる。モード２ではパネルキャパシタＣｐのＹ電極及びＸ電極には各々零ボルト及びＶｓの電圧が印加される。この時もダイオードＤｙｓ，Ｄｘｇによってスイッチング素子（Ｙｓ，Ｙｈ，Ｘｌ，Ｘｇ）の両端には各々Ｖｓ／２の電圧がかかる。
【００８９】
　このように，本実施の形態では，電源Ｖｓ／２及び電源−Ｖｓ／２が供給する電圧を各々Ｖｓ／２及び−Ｖｓ／２として，−Ｖｓ／２から＋Ｖｓ／２にスイングするパルスを使用するだけでなく，２つの電源の電圧差が維持放電に必要な電圧であるＶｓになれば，他の電圧を使用してもよいので，設計の自由度が向上させることができる。
【００９０】
　以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００９１】
　また，第１〜第３の実施の形態では電源とパネルキャパシタＣｐのＸ電極またはＹ電極の間にスイッチング素子が２つ形成される場合について説明したが，これに限定されず，スイッチング素子が複数個形成される場合にも適用可能である。例えば，第１の実施の形態で電源Ｖｓ／２とパネルキャパシタＣｐのＹ電極の間に４個のスイッチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４が直列に連結され，パネルキャパシタＣｐのＹ電極と電源−Ｖｓ／２の間に４個のスイッチング素子Ｓ５，Ｓ６，Ｓ７，Ｓ８が直列に連結されると仮定する。この時，スイッチング素子Ｓ２，Ｓ３の接続点とスイッチング素子Ｓ６，Ｓ７の接続点との間にキャパシタＣ１を連結すれば，隣接した２つのスイッチング素子（Ｓ１，Ｓ２），（Ｓ３，Ｓ４），（Ｓ５，Ｓ６），（Ｓ７，Ｓ８）に各々Ｖｓ／２の電圧がかかる。
【産業上の利用可能性】
【００９２】
　本発明は，プラズマディスプレイパネルに適用可能であり，低耐圧のスイッチング素子を用い，突入電流を低減するためのプラズマディスプレイパネルの駆動装置に適用可能である。
【図面の簡単な説明】
【００９３】
【図１】第１の実施の形態によるプラズマディスプレイパネルの概略的な説明図である。
【図２】第１の実施の形態によるプラズマディスプレイパネルの概略的な駆動回路図である。
【図３】第１の実施の形態によるプラズマディスプレイパネルの駆動回路の詳細回路図である。
【図４】第１の実施の形態によるプラズマディスプレイパネルの駆動回路の動作タイミングを示すタイミング図である。
【図５（ａ）】第１の実施の形態によるプラズマディスプレイパネルの駆動回路のモード１の電流経路を示す説明図である。
【図５（ｂ）】第１の実施の形態によるプラズマディスプレイパネルの駆動回路のモード２の電流経路を示す説明図である。
【図６】第２の実施の形態によるプラズマディスプレイパネルの概略的な駆動回路図である。
【図７】第２の実施の形態によるプラズマディスプレイパネルの駆動回路の動作タイミングを示すタイミング図である。
【図８（ａ）】第２の実施の形態によるプラズマディスプレイパネルの駆動回路のモード１の電流経路を示す概略的な説明図である。
【図８（ｂ）】第２の実施の形態によるプラズマディスプレイパネルの駆動回路のモード２の電流経路を示す概略的な説明図である。
【図８（ｃ）】第２の実施の形態によるプラズマディスプレイパネルの駆動回路のモード３の電流経路を示す概略的な説明図である。
【図８（ｄ）】第２の実施の形態によるプラズマディスプレイパネルの駆動回路のモード４の電流経路を示す概略的な説明図である。
【図８（ｅ）】第２の実施の形態によるプラズマディスプレイパネルの駆動回路のモード５の電流経路を示す概略的な説明図である。
【図８（ｆ）】第２の実施の形態によるプラズマディスプレイパネルの駆動回路のモード６の電流経路を示す概略的な説明図である。
【図８（ｇ）】第２の実施の形態によるプラズマディスプレイパネルの駆動回路のモード７の電流経路を示す概略的な説明図である。
【図８（ｈ）】第２の実施の形態によるプラズマディスプレイパネルの駆動回路のモード８の電流経路を示す概略的な説明図である。
【図９】第３の実施の形態によるプラズマディスプレイパネルの概略的な駆動回路図である。
【符号の説明】
【００９４】
　Ｄｙｓ　　　ダイオード
　Ｄｙｇ　　　ダイオード
　Ｄｘｓ　　　ダイオード
　Ｄｘｇ　　　ダイオード
　Ｙｓ　　　　スイッチング素子
　Ｙｈ　　　　スイッチング素子
　Ｙｌ　　　　スイッチング素子
　Ｙｇ　　　　スイッチング素子
　Ｘｓ　　　　スイッチング素子
　Ｘｇ　　　　スイッチング素子
　Ｘｈ　　　　スイッチング素子
　Ｘｌ　　　　スイッチング素子
　ＣＹｓ　　　寄生キャパシタ
　ＣＹｈ　　　寄生キャパシタ
　ＣＹｌ　　　寄生キャパシタ
　ＣＹｇ　　　寄生キャパシタ
　ＣＸｓ　　　寄生キャパシタ
　ＣＸｈ　　　寄生キャパシタ
　ＣＸｌ　　　寄生キャパシタ
　ＣＸｇ　　　寄生キャパシタ
　Ｃｐ　　　　パネルキャパシタ
　Ｌ１　　　　インダクタ
　Ｌ２　　　　インダクタ
　Ｖｓ　　　　維持放電電圧
　Ｖｙ　　　　Ｙ電極電圧
　Ｖｘ　　　　Ｘ電極電圧
　　０　　　　接地線
【図１】
2004145289.tif 000008
【図２】
2004145289.tif 000009
【図３】
2004145289.tif 000010
【図４】
2004145289.tif 000011
【図５（ａ）】
2004145289.tif 000012
【図５（ｂ）】
2004145289.tif 000013
【図６】
2004145289.tif 000014
【図７】
2004145289.tif 000015
【図８（ａ）】
2004145289.tif 000016
【図８（ｂ）】
2004145289.tif 000017
【図８（ｃ）】
2004145289.tif 000018
【図８（ｄ）】
2004145289.tif 000019
【図８（ｅ）】
2004145289.tif 000020
【図８（ｆ）】
2004145289.tif 000021
【図８（ｇ）】
2004145289.tif 000022
【図８（ｈ）】
2004145289.tif 000023
【図９】
2004145289.tif 000024