(57)【要約】【課題】Ｂ−ステージ状態にすることにより、半導体素子を半導体素子搭載用基板に載置したとき位置ずれ、潰れがなく、半田電極形成を一括に行うことができ特性を有する半田ペーストを提供すること。【解決手段】（Ａ）エポキシ樹脂と、常温で結晶の１分子当たり少なくとも２個以上のフェノール性水酸基と１分子当たり少なくとも１個以上の芳香族カルボン酸を有するフラックス機能を有する硬化剤を含む熱硬化性成分、（Ｂ）前記エポキシ樹脂を溶解させ前記硬化剤を溶解せず、且つ水酸基を有さない溶剤及び（Ｃ）半田粉を必須成分とし、且つＢ−ステージ性を有することを特徴とする半田ペースト。【選択図】  なし【特許請求の範囲】
【請求項１】
（Ａ）エポキシ樹脂と、常温で結晶の１分子当たり少なくとも２個以上のフェノール性水酸基と１分子当たり少なくとも１個以上の芳香族カルボン酸を有するフラックス機能を有する硬化剤を含む熱硬化性成分、（Ｂ）前記エポキシ樹脂を溶解させ前記硬化剤を溶解せず、且つ水酸基を有さない溶剤及び（Ｃ）半田粉を必須成分とし、且つＢ−ステージ性を有することを特徴とする半田ペースト。
【請求項２】
請求項１記載の半田ペーストを半導体素子搭載用基板もしくはウエハー又は個片化した半導体素子に塗布し、加熱処理により半田ペーストをＢ−ステージ化後、接合する部位を有する部材に載置し、全体加熱法又は部分加熱法を用いて半田粉の融点以上に加熱し、半田電極形成及び半導体素子／半導体搭載用基板間の電気的接合を行い、且つ熱硬化性成分が前記半田電極の周囲を補強することを特徴とする半導体装置の組立方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半田ペースト及びそれを用いた半導体装置の組立方法に関するものである。
【０００２】
【従来の技術】
半導体素子の高集積化、高密度化と半導体装置の小型化という要求からフリップチップ実装方式が登場した。このフリップチップ実装方式は、従来のワイヤーボンディングによる接続とは異なり、半導体素子と半導体素子搭載用基板とを半田電極を介して電気的接合をすることにより小型、薄型化を可能としたものである。しかし、半導体素子、半導体素子搭載用基板、半田電極に関し、それぞれの熱膨張係数が異なるために冷熱衝撃試験時に熱ストレスが発生する。特に半導体素子中央から遠いコーナー近辺の半田電極には局所的に熱ストレスが集中するため接合部位にクラックが生じ、回路の作動信頼性が大きく低下する等のおそれがあった。
【０００３】
そこで、熱ストレスを緩和する目的から液状注入封止アンダーフィル材による封止が行なわれ工業的に普及している。この液状注入封止アンダーフィル材を用いる一連の製造工程の一例を示す。先ず半導体素子に半田電極を形成する。その形成方法は、半導体素子にフラックス機能を有する活性ロジン等（以下、フラックスという）のカルボン酸化合物を含む半田ペーストを塗布し、加熱して半田粉を一体化させ半田電極を形成する方法と予め作製された所定の大きさの半田ボールにフラックスを塗布して電極形成部位に載置し加熱後、接合させて半田電極を形成する方法が一般的に行われている。この際、フラックスは一部揮散するが一部は変性し半田電極の周りに残る。この残渣はイオン性の不純物を含むことが多く、高温高湿下での半田電極間のリーク電流の原因ともなり好ましくないため、残渣を液体洗浄剤で除去する。更に半導体素子搭載用基板に半田電極を同様のフラックスを介して加熱接合させる。その際も洗浄工程が必要な場合もある。最後に液状注入封止アンダーフィル材を注入硬化させ半導体装置が製造される。このように製造工程は長く、又洗浄工程があるため環境に対する負荷の問題もある。
【０００４】
これらの問題を解決するためにノンフローアンダーフィル材を用いる方法が提案されている。これは半導体素子搭載用基板又は半田電極付半導体素子の電極形成部位に熱硬化性樹脂、硬化剤及びフラックス機能を有する化合物を含む材料を塗布し半導体素子と半導体搭載用基板を重ね、封止と接合を同時に行う技術である（例えば、特許文献１参照。）。ところが、活性ロジンの様な有機系フラックスやハロゲン化合物の様な無機系のフラックス機能を有する化合物等は、硬化後に硬化物中にフリーで残存し、先に述べた半田電極間のリーク問題が発生するおそれがあり、更には急激な高温加熱により工程中に発生するボイドを皆無にすることが困難である。
【０００５】
又半田電極を形成する際に用いられるフラックスを熱硬化性樹脂系とすることにより、半田電極形成と共に半田電極の周りに熱硬化性フラックスが接合し半田補強を行う技術が提案されている（例えば、特許文献２参照。）。この場合の補強は、一度に一つの電極形成部位に施される。即ち、半田ボールないし対応する半導体素子搭載用基板に熱硬化性フラックスを塗布、半田ボールを載置し加熱後、半田電極を形成すると共に半田電極の周りを補強することができる。この方法によると半田電極の補強は一回の工程において、半田電極の片側の補強（半導体素子／半田電極又は半導体搭載用基板／半田電極）を行うことができる。しかし、補強をより強化するためには、全ての半田電極接合の際に用いれば両側の半田電極形成部位の補強を行うことができ、より信頼性向上が期待できる。しかし、上記の方法によると工程が二度になるため工程が長くなる問題は引き続き残っており、半田電極を一括補強できる半導体装置の組立方法が求められている。そこで半田ペーストを半導体素子搭載用基板もしくはウエハー又は個片化した半導体素子に塗布し、加熱処理によりＢ−ステージ化することが可能であれば、その剛性のため半導体素子を半導体素子搭載用基板に接合する際の位置決めが可能であり、更に加熱することにより溶融し、その際フラックス活性が発現するため前記基板と半田電極とを接合させることができ、半田ペーストに含まれる熱硬化性成分が、形成された半田電極の周囲を保護することができる。又Ｂ−ステージ状態で保管すれば半導体装置の生産計画性を向上させることができ、先に述べた半導体装置の組立工程を大幅に短縮することもできる。しかし、このような要求を満たす半田ペーストはなかった。
【０００６】
【特許文献１】
米国特許第５，１２８，７４６号明細書（全頁）
【特許文献２】
国際公開第０１／４７６６０号パンフレット（全頁）
【０００７】
【発明が解決しようとする課題】
本発明は、半田ペーストがＢステージ性を有しており、Ｂ−ステージ状態にすることにより、半導体素子を半導体素子搭載用基板に載置したとき位置ずれ、潰れがなく、半田電極形成を一括に行うことができ、同時に半田電極の全面を硬化した熱硬化性成分で補強でき、従来の液状注入アンダーフィル材で充填する半導体装置の組立方法に比べ製造工程を大幅に短縮化できる半導体装置の組立方法を提供するものである。
【０００８】
【課題を解決するための手段】
本発明は、
［１］  （Ａ）エポキシ樹脂と、常温で結晶の１分子当たり少なくとも２個以上のフェノール性水酸基と１分子当たり少なくとも１個以上の芳香族カルボン酸を有するフラックス機能を有する硬化剤を含む熱硬化性成分、（Ｂ）前記エポキシ樹脂を溶解させ前記硬化剤を溶解せず、水酸基を有さない溶剤及び（Ｃ）半田粉を必須成分とし、且つＢ−ステージ性を有することを特徴とする半田ペースト、［２］  第［１］項記載の半田ペーストを半導体素子搭載用基板もしくはウエハー又は個片化した半導体素子に塗布し、加熱処理により半田ペーストをＢ−ステージ化後、接合する部位を有する部材に載置し、全体加熱法又は部分加熱法を用いて半田粉の融点以上に加熱し、半田電極形成及び半導体素子／半導体搭載用基板間の電気的接合を行い、且つ熱硬化性成分が前記半田電極の周囲を補強することを特徴とする半導体装置の組立方法、
である。
【０００９】
【発明の実施の形態】
以下、本発明について詳細に説明する。
本発明に用いられる半田ペーストは、エポキシ樹脂と、常温で結晶の１分子当たり少なくとも２個以上のフェノール性水酸基と１分子当たり少なくとも１個以上の芳香族カルボン酸を有するフラックス機能を有する硬化剤（以下、硬化剤という）を含む熱硬化性成分、前記エポキシ樹脂を溶解させ前記硬化剤を溶解せず、水酸基を有さない溶剤及び半田粉を必須成分とし、加熱処理後にＢ−ステージ性を有するものである。尚、本発明での常温とは、２３℃±３℃のことを指す。本発明に用いられるエポキシ樹脂は、特に限定しないが、例えばビスフェノールＡジグリシジルエーテル型エポキシ樹脂及びそれらの水添物、ビスフェノールＦジグリシジルエーテル型エポキシ樹脂及びその水添物、ビスフェノールＳジグリシジルエーテル型エポキシ樹脂、３，３’，５，５’−テトラメチル−４，４’−ジヒドロキシビフェニルジグリシジルエーテル型エポキシ樹脂、４，４’−ジヒドロキシビフェニルジグリシジルエーテル型エポキシ樹脂、１，６−ジヒドロキシビフェニルジグリシジルエーテル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、臭素型クレゾールノボラック型エポキシ樹脂、ビスフェノールＡＤジグリシジルエーテル型エポキシ樹脂、１，６−ナフタレンジオールのグリシジルエーテル、アミノフェノール類のトリグリシジルエーテル等ビスフェノール型エポキシ樹脂、ナフタレンジオールのグリシジルエーテル、又直鎖脂肪族グリシジルエーテル類、脂環式エポキシ樹脂類等が挙げられる。
【００１０】
本発明に用いられる常温で結晶の硬化剤としては、例えば２，３−ジヒドロキシ安息香酸、２，４−ヒドロキシ安息香酸、２，５−ヒドロキシ安息香酸、２，６−ヒドロキシ安息香酸、３，４−ジヒドロキシ安息香酸、没食子酸、１，４−ジヒドロキシ−２−ナフトエ酸、３，５−ジヒドロキシ−２−ナフトエ酸、フェノールフタリン、ジフェノール酸等が挙げられるがこの限りではない。これらを硬化剤とした場合、フラックス機能が発現した後エポキシ樹脂と反応し硬化マトリックスの一部になるため、前記したような電気的不良を起こすおそれが極めて低くなる。
【００１１】
本発明に用いられる溶剤は、エポキシ樹脂を溶解させ、硬化剤は溶解しないことが必要である。本発明での溶解しないということは、常温で通常の溶解法（攪拌、振動等）により溶解性が５％以下のことを指し、好ましくは１％以下である。溶剤に対する硬化剤の溶解性が向上するに従い、エポキシ樹脂との反応が常温でも加速され、Ｂ−ステージ性が発現できなくなる。溶剤の具体例としては、モノグリシジルエーテルのような反応性希釈剤、エステル、ケトン、芳香族炭化水素、脂肪族炭化水素等が挙げられる。水酸基を有さない溶剤は、前記硬化剤に対する溶解性が高くＢ−ステージ性を発現させるのは困難であるため使用不可能である。溶解性は、硬化剤の種類により変わるため、予め溶解試験を行い選択使用することが好ましい。このような溶剤を用いることにより、Ｂ−ステージ状態でも硬化剤の結晶が残り、Ｂ−ステージ性が向上する。
【００１２】
本発明に用いられる半田粉は、錫、銀、銅、鉛、亜鉛、ビスマス、アンチモン、インジウム等の金属を組み合わせた、既存の合金半田である。半田粉の粒子径は、少なくとも得られる半田電極の径に比べて小さいことが必要である。作業性等を考慮すると、粒径としては４０μｍ以下が好ましい。半田粉の含有量としては、７５〜９５重量％が好ましく、より好ましくは８０〜９５重量％である。上限値を越えると半田ペーストの粘度が高くなり過ぎ作業性に支障をきたし、下限値未満だと熱硬化性成分が多くなりすぎ半田電極が正確に形成されなくなるおそれがある。又半田ペーストには、必要によって硬化促進剤、着色剤、レベリング剤、カップリング剤、チクソ剤、消泡剤等の各種添加剤を配合することができる。半田ペーストの作製方法は、例えばライカイ機、ロール、遠心混練機等の方法を用いて作製すればよい。
【００１３】
本発明に用いられる半田ペーストが、Ｂ−ステージ性を有するということは、半田ペーストを半導体素子搭載用基板もしくはウエハー又は個片化した半導体素子に塗布し、加熱乾燥した後常温に１ヶ月以上保存しても固形又はタックのある固形状態を維持し、且つ接合時に乾燥した半田ペーストが流動しフラックス作用や半田補強等の機能が発現できることを指す。
【００１４】
本発明の半田ペーストが、Ｂ−ステージ性を発現させるための方法としては、エポキシ樹脂に硬化剤を固体のまま分散させればよいが、半田粉を配合することにより、粘度が高くなりペースト性状が得られにくい場合、溶剤の量を調整すればよい。Ｂ−ステージ性を発現させるためには、加熱処理中に用いた硬化剤が溶解せす゛、且つ所定硬化条件より加熱温度を低く設定することが重要である。
【００１５】
次に、本発明の半田ペーストを用いた半導体装置の組立方法の例について図面を用いて説明するが、これらに限定されるものではない。図１は、回路形成されたウエハー２の電極形成部位５に、熱硬化性成分３と半田粉４を含む半田ペースト１を塗布した状態を示す概念図である。塗布する方法は印刷、ディスペンス等の既存の方法を用いればよい。塗布後、Ｂ−ステージ化するために硬化剤が溶解しない程度に、且つ所定硬化条件より低い温度条件で加熱処理をする。予め加熱処理しＢ−ステージ化することにより半田ペーストは、常温で固体状態なので、半導体素子搭載用基板であるプリント配線板等と接合する際の位置決め時に変形等の問題がない。液状状態の半田ペーストではこのような工程は極めて困難である。図２は、ウエハーを各半導体素子６にダイシングした状態を示す図である。又位置決めを容易にするためにステージを加温させることにより、Ｂ−ステージ化した半田ペーストにタック性を発現させることもできる。この場合、再固化することにより位置がずれ危険性を回避できる。
【００１６】
図３は、Ｂ−ステージ化された半田ペーストを有する半導体素子をプリント配線基板７にフリップチップボンダーにより位置決めし、対応するプリント配線基板の電極形成部位（金属表面パッド）８に載置した状態を示す概念図である。位置決めの際は、Ｂ−ステージ化された部材をボンダー上で加温してタックを持たせるようにして載置すると取り扱いが容易になる。この状態にてフリップチップボンダー上で部分加熱法（パルスヒート法等）により加熱溶融させるか、リフロー炉（全体加熱法）に載置したものを通す。いずれの加熱方法でも半田粉の融点を越える温度に加熱する。昇温中にＢ−ステージ化した半田ペーストが再溶融し半田の融点付近でフラックス作用を発現し、図４に示すように半田の溶融と共に半田粉が一体化し半田電極９を形成し、更にプリント配線基板の電極形成部位８周辺と半導体素子の電極形成部位５の周辺を濡らし、半導体素子側とプリント配線基板側に同時に接合する。並行して溶融したＢ−ステージ化された熱硬化性成分は半田電極の周り、半導体素子、プリント配線基板に浸出し硬化した後は半田電極の全体を補強する。図４は、半導体素子とプリント配線基板が半田電極を介して接合され、半田電極の周り、半導体素子の電極形成部位とプリント配線基板の電極形成部位の周りが硬化した熱硬化性成分１０で補強された状態を示す。予めＢ−ステージ状態にすることにより、半導体素子をプリント配線基板に載置したとき位置ずれ、潰れがなく、半田電極形成、接合を一括で行うことができる。
【００１７】
半田接合条件で硬化が不十分の場合は、ポストベークをすることも可能である。又本発明では予め半導体素子側と基板側の各々に半田ペーストを塗布し、Ｂ−ステージ化後、加熱することにより半田電極形成、接合、硬化した熱硬化性成分での補強を行なうこともできる。
本発明では、ウエハーに塗布し加熱処理により半田ペーストをＢ−ステージ化したものは、個片化して接合する。更にＢ−ステージ化された半田ペーストを有する半導体素子搭載用基板については、必要により個片化して接合する。本発明に用いる半導体素子搭載用基板とは、プラスチックやセラミック等の各種絶縁基板のことをいう。
【００１８】
実施例１
ビスフェノールＡ型エポキシ樹脂（エポキシ当量２００）７０重量部をブチルセロソルブアセテート（ブチルセロソルブアセテートに対する、下記硬化剤の溶解度は１％以下）３０重量部に溶解させたワニス１００重量部、フラックス作用を有する硬化剤として２，５−ジヒドロキシ安息香酸１８重量部、硬化促進剤として２−フェニル−４−エチルイミダゾール０．２重量部、半田粉として融点１８３℃の錫／鉛共晶の半田粉（平均粒径３０μｍ）９０重量部を秤量し３本ロールにて混練・分散後、真空脱泡処理を行い半田ペーストを作製した。作製した半田ペーストを、メタルマスクを用いて印刷法により、厚み３５０μｍのウエハー（個片化した後それぞれの半導体素子で電気的接続性が調べられるようなデイジーチェーンの回路が形成してあるもの、接続金属パッド数：４００、パッド配列：フルアレイ、パッド開口１００μｍ）上に樹脂塗布した。その後８０℃、９０分でＢ−ステージ化を行い、最終厚みが１００μｍ、ウエハーに接する部分の直径が約１２０μｍの突起物を全ての電極形成部位（パッド）上に形成させた。次にダイシングソーを用いてウエハーを半導体素子毎に個片化した（半導体素子サイズ６×６ｍｍ）。更にフリップチップボンダーを用いて１０ｍｍ角のガラス−エポキシ基板（対応部位に金メッキされた開口径１００μｍのパッドが形成してあるもの）に半導体素子を載置し、最高温度２２０℃、最低温度１８３℃で６０秒（昇温を含めた通過時間１８０秒）のＩＲリフロー炉に通した。半田ペースト中の半田粉は一体化し半導体素子及びガラス−エポキシ基板の各接合パッドに接合した。更に半田周辺（半導体素子、ガラス−エポキシ基板部分含む）が熱硬化性成分で覆われていることが確認できた。更に１５０℃で１時間のポストベークを行い硬化させた。又Ｂ−ステージ化した後１ヶ月、２ヶ月それぞれ常温にて保存したものを同様に接合を行い、初期と同様に半田接合がなされていることを確認できた。接続はデイジーチェーンにより調査した。得られたパッケージの信頼性として熱衝撃試験を行い、全てのバンプの接続信頼性を調べた。試験条件は−４０℃⇔１２５℃であり、測定は１００サイクル毎に行い、試験数はＮ＝１０、不良が起こり始めるサイクル数をカウントした（以下、Ｔ／Ｃ信頼性という）。
【００１９】
実施例２
ビスフェノールＡ型エポキシ樹脂（エポキシ当量２００）７０重量部をブチロセロソルブアセテート（ブチルセロソルブアセテートに対する、下記硬化剤の溶解度は１％以下）３０重量部に溶解させたワニス１００重量部、フラックス作用を示す硬化剤としてフェノールフタリン２０重量部、硬化促進剤として２−フェニル−４−エチルイミダゾール０．５重量部、融点２２０℃の錫／銀／銅の半田粉（平均粒径２０μｍ）８０重量部を秤量し３本ロールにて混練・分散後、真空脱泡処理を行い半田ペーストを作製し、リフローの条件を最高温度２５０℃、最低温度２２０℃で６０秒（昇温含めた通過時間１８０秒）とした以外は、実施例１と同様にパッケージを組立、評価を行った。
【００２０】
比較例１
ビスフェノールＡ型エポキシ樹脂（エポキシ当量２００）７０重量部をブチルセロソルブアセテート１０重量部に溶解させたワニス８０重量部、フラックス作用を有する硬化剤として２，５−ジヒドロキシ安息香酸１８重量部、硬化促進剤として２−フェニル−４−エチルイミダゾール０．２重量部を用いて、実施例１と同様の操作でペーストを作製した。次に実施例１の仕様のウエハーに、実施例１と同一の組成の共晶半田粉、活性ロジンを含む半田ペーストを用いて、直径１００μｍの半田電極を形成した後、フラックス洗浄（以下、フラックス洗浄１という）をした後、ダイシングして個片化した半導体素子（個片化後：６×６ｍｍ）の半田電極に、作製したペーストを塗布しフリップチップボンダーを用いて対応する実施例１と同一のガラス−エポキシ基板に載置し、実施例１と同一のリフローを用いて接合した。図５に示すように硬化した熱硬化性成分１０が、半田電極のガラス−エポキシ基板の近い側、即ち基板の電極形成部位の周りを覆っていることが確認された。以後の評価は実施例１と同様に行った。
【００２１】
比較例２
実施例１の仕様のウエハーに、実施例１と同一の組成で、予め作製した直径１００μｍの共晶半田ボールに、比較例１で作製したペーストを塗布しボールマウンターを用いて載置し、実施例１のリフロー条件により半田ボールを溶融させ半田電極を形成させた後、ダイシングして個片化した半導体素子（個片化後：６×６ｍｍ）を得た。半田電極を有する半導体素子の半田電極に活性ロジンを含むペーストを塗布し、実施例１と同一のガラス−エポキシ基板に載置し、実施例１と同一のリフローを用いて接合した。その後フラックス洗浄を行った（以下、フラックス洗浄２という）。図６に示すように硬化した熱硬化性成分１０が、半田電極の半導体素子に近い側、半導体素子の電極形成部位の周りを覆っていることが確認された。以後の評価は実施例１と同様に行った。
【００２２】
比較例３
実施例１の仕様のウエハーに、実施例１と同一の組成で、予め作製した直径１００μｍの共晶半田ボールに、比較例１で作製したペーストを塗布しボールマウンターを用いて載置し、実施例１のリフロー条件により半田ボールを溶融させ半田電極を形成させた後、ダイシングして個片化した半導体素子（個片化後：６×６ｍｍ）を得た。半田電極を有する半導体素子の半田電極に、比較例１で作製したペーストを塗布し、実施例１と同一のガラス−エポキシ基板に載置し、実施例１と同一のリフローを用いて接合した。接合状態、半田電極と半導体素子の電極形成部位、ガラス−エポキシ基板の電極形成部位の周りは良好な被覆状態であることが確認された。
【００２３】
比較例４
実施例１の仕様のウエハーに、実施例１と同一の組成の共晶半田粉、活性ロジンを含む半田ペーストを用いて、直径１００μｍの半田電極を形成した後、（このあたりの条件は）フラックス洗浄（以下、フラックス洗浄１という）をした後、ダイシングして個片化した半導体素子（個片化後：６×６ｍｍ）の半田電極に、上記と同一の半田ペーストを塗布しフリップチップボンダーを用いて対応する実施例１と同一のガラス−エポキシ基板に載置し、実施例１と同一のリフローを用いて接合した。この後に、フラックス洗浄（以下、フラックス洗浄２という）を行った。次に液状注入封止アンダーフィル剤［（ＣＲＰ−４１５２（住友ベークライト（株）・製））を充填させ、１５０℃、１２０分で硬化させた。図７に示すように、硬化したアンダーフィル材１１が充填され、半田電極が補強されている。実施例１と同様の信頼性試験を行った。
【００２４】
【表１】
2004174574.tif 000002
【００２５】
実施例１、実施例２は、一括接合ができ、半田電極周辺が完全に補強されているため、Ｔ／Ｃ信頼性に優れている。比較例１、比較例２では半田電極が部分的にしか補強されていないので、Ｔ／Ｃ信頼性に劣る。比較例３、比較例４は、Ｔ／Ｃ信頼性には優れている。いずれにしても比較例１〜比較例４は一括接合ができないので、生産性の相対工数の比較では、本発明に較べて劣る。
【００２６】
【発明の効果】
本発明の組立方法に従うと、用いる半田ペーストがＢステージ性を有しており、Ｂ−ステージ状態にすることにより、半導体素子を半導体搭載用基板に載置したとき位置ずれ、潰れがなく、半田電極形成を一括に行うことができ、同時に半田電極の周り、半導体素子の電極形成部位と半導体搭載用基板の電極形成部位の周りを硬化した熱硬化性成分で補強でき、従来の液状注入封止アンダーフィル材で充填する組立方法に比べ、製造工程を大幅に短縮化することができる。Ｂ−ステージ性を有するため、Ｂ−ステージ状態での在庫が可能となり計画的生産を行うことができる。
【図面の簡単な説明】
【図１】回路形成されたウエハーの電極形成部位に、半田ペーストを塗布した状態を示す断面の概念図である。
【図２】ウエハーを各半導体素子にダイシングした状態を示す断面の図である。
【図３】Ｂ−ステージ化された半田ペーストを有する半導体素子をプリント配線基板の電極形成部位に載置した状態を示す断面の概念図である。
【図４】半導体素子とプリント配線基板が半田電極を介して接合され、半田電極の周り、半導体素子の電極形成部位とプリント配線基板の電極形成部位の周りを硬化した熱硬化性成分で補強された状態を示す断面図である。
【図５】比較例１における、硬化した熱硬化性成分が、半田電極のガラス−エポキシ基板の近い側、基板の電極形成部位の周りを覆っている状態を示す断面図である。
【図６】比較例２における、硬化した熱硬化性成分が、半田電極の半導体素子の近い側、半導体素子の電極形成部位の周りを覆っている状態を示す断面図である。
【図７】比較例４における、硬化したアンダーフィル材が充填され、半田電極が補強されていることを示す断面図である。
【図１】
2004174574.tif 000003
【図２】
2004174574.tif 000004
【図３】
2004174574.tif 000005
【図４】
2004174574.tif 000006
【図５】
2004174574.tif 000007
【図６】
2004174574.tif 000008
【図７】
2004174574.tif 000009