(57)【要約】【課題】レジストの解像限界を正確にシミュレートすることができるレジストシミュレータによる解像限界の決定方法を提供する。【解決手段】特定の露光条件において実験により解像限界（露光線幅）を求めると共に、同一の条件で、前記レジストシミュレータによりシミュレーションを行い、そのときに、溶解部分がレジストの底部に達するまでの現像時間（規格化された時間）を求める。そして、他の条件で前記レジストシミュレータによりシミュレーションを行った場合には、前記規格化された時間が経過したときに溶解部分がレジストの底部に達する場合の露光線幅を、当該条件における解像限界とする。【選択図】  図２
2004241716.tif 000002
【特許請求の範囲】
【請求項１】
荷電粒子線又は電磁波によりレジストを露光し、当該レジストを現像した場合に解像できる解像限界（限界露光線幅）を、レジストシミュレータにより求める方法であって、特定の露光条件において実験により解像限界を求めると共に、前記レジストシミュレータにより、実験と同一の条件で、解像限界の露光線幅を露光した場合のシミュレーションを行い、そのときに、溶解部分がレジストの底部に達するまでの現像時間（規格化された時間）を求め、他の条件で前記レジストシミュレータによりシミュレーションを行った場合には、前記規格化された時間が経過したときに溶解部分がレジストの底部に達する場合の露光線幅を、当該条件における解像限界とすることを特徴とするレジストシミュレータによる解像限界の決定方法。
【請求項２】
荷電粒子線又は電磁波によりレジストを露光し、当該レジストを現像した場合に解像できる解像限界（限界露光線幅）を、レジストシミュレータにより求める方法であって、特定の露光条件において実験により解像限界を求めると共に、前記レジストシミュレータにより、実験と同一の条件で、解像限界の露光線幅を露光した場合のシミュレーションを行い、そのときの、現像部と非現像部の現像レートの比の時間平均値（標準現像レート比）を求め、他の条件で前記レジストシミュレータによりシミュレーションを行った場合には、前記標準現像レート比が得られるときの露光線幅を、当該条件における解像限界とすることを特徴とするレジストシミュレータによる解像限界の決定方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、荷電粒子線又は電磁波によりレジストを露光し、当該レジストを現像した場合に解像できる解像限界（限界露光線幅）を、レジストシミュレータにより求める方法に関するものである。
【０００２】
【従来の技術】
例えば、荷電粒子線露光装置によりレチクル上に形成されたパターンをウエハ上に塗布されたレジストに露光転写し、レジストを現像して、ウエハ上に所定のパターンを形成することが行われている。レジストが現像されるか否かは、レジスト中に蓄積された蓄積エネルギーが、レジストと現像条件によって定まる閾値を超えるかどうかで決定される。
【０００３】
このように、実際にレジストが現像されて形成されるパターンは、レジスト中での蓄積エネルギー分布、レジストの種類、現像条件によって変化するので、レジストを現像した後に目的のパターンを得るためには、これらの条件に合わせて、予め、レチクルに形成するパターンの形状を変化させておく必要がある。そのため、レチクルに形成されたパターンと、現像後のレジストのパターンの関係を、シミュレーションにより求めることが、レチクルパターンの設計において必要となってくる。
【０００４】
このシミュレーションは、普通、レジストシミュレータと呼ばれるプログラムを用いて行われるが、２つの段階に分けられる。第１段階は、レジスト中に蓄積されるエネルギー分布を求める段階であり、モンテカルロ法を用いて蓄積エネルギー分布を計算したり、ＥＩＤ（Ｅｘｐｏｓｕｒｅ  Ｉｎｔｅｎｓｉｔｙ  Ｄｉｓｔｒｉｂｕｔｉｏｎ）関数を用いて、レジストを照射するパターンとＥＩＤ関数のコンボリューションを求めることにより、蓄積エネルギー分布を近似計算することが行われている。
【０００５】
第２段階は蓄積されたエネルギー分布に基づいて、レジストが現像された場合の形状を求める段階である。この段階では、現像時間の経過と共に変化するレジストの形状が分かるようになっている。
【０００６】
【発明が解決しようとする課題】
しかしながら、近年の半導体加工技術の微細化に伴い、従来行われていたレジストパターンの２次元形状の解析のみならず、現像されたレジストの３次元形状をシミュレーションに求めることが必要とされるようになってきた。又、露光条件をいろいろ変えたときに、レジストに実現できるパターン線幅の最小幅、すなわち解像限界をシミュレーションにより求め、その結果、要求される解像限界が得られるように露光条件を決定することも必要とされるようになった。
【０００７】
モンテカルロ法によるシミュレーションは、原理的にはこのような要求に応えることができるが、パターンの大きさが大きくなると、入射させるべき荷電粒子の数が非常に多くなり、莫大な計算時間がかかるという問題点がある。又、ＥＩＤ関数を用いる方法は、ＥＩＤ関数そのものが近似計算で求められているため、要求される精密な計算には向いておらず、得られたシミュレーション結果が、現実の現像パターンと合わないという問題点を有していた。
【０００８】
本発明はこのような事情に鑑みてなされたもので、ＥＩＤ関数を用いるような近似計算で蓄積エネルギー分布を計算したような場合でも、レジストの解像限界を正確にシミュレートすることができるレジストシミュレータによる解像限界の決定方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
前記課題を解決するための第１の手段は、荷電粒子線又は電磁波によりレジストを露光し、当該レジストを現像した場合に解像できる解像限界（限界露光線幅）を、レジストシミュレータにより求める方法であって、特定の露光条件において実験により解像限界を求めると共に、前記レジストシミュレータにより、実験と同一の条件で、解像限界の露光線幅を露光した場合のシミュレーションを行い、そのときに、溶解部分がレジストの底部に達するまでの現像時間（規格化された時間）を求め、他の条件で前記レジストシミュレータによりシミュレーションを行った場合には、前記規格化された時間が経過したときに溶解部分がレジストの底部に達する場合の露光線幅を、当該条件における解像限界とすることを特徴とするレジストシミュレータによる解像限界の決定方法（請求項１）である。
【００１０】
前述のように、レジストシミュレータにおいては、現像時間と共に変化するレジストの形状を求めることができる。しかし、シミュレーションモデルやＥＩＤ関数の誤差により、この現像時間とレジスト形状の関係は、実際に行われる現像時間とレジスト形状の関係とは一致していない。発明者は、このシミュレーション結果と実際の現像結果を注意深く観察した結果、シミュレーションモデルで使用する時間を実データで確性（キャリブレーション）してやれば、シミュレーションモデルにより、実際に得られる解像限界に近い解像限界を得ることができることを見いだした。
【００１１】
すなわち、本手段においては、特定の露光条件において実験により解像限界を求めると共に、レジストシミュレータにより、実験と同一の条件で、解像限界の露光線幅を露光した場合のシミュレーションを行い、そのときに、溶解部分がレジストの底部に達するまでの現像時間（規格化された時間）を求める。
【００１２】
すなわち、レジストシミュレータにおいては、現像時間に応じてレジストの形状が変化していくので、このレジストの形状を見て、レジストの溶解部分がレジストの底部に達するまでの現像時間を求め、これを「規格化された時間」と定める。
【００１３】
一度、「規格化された時間」が求まれば、後は、通常の手法により露光線幅をいろいろ変えて、レジストシュミレータによりレジストの現像をシミュレートし、「規格化された時間」が経過した時点で溶解部分がレジストの底部に達する場合の露光線幅を解像限界とすることにより、シミュレーションモデルに誤差がある場合であっても、解像限界を正確に求めることができる。
【００１４】
前記課題を解決するための第２の手段は、荷電粒子線又は電磁波によりレジストを露光し、当該レジストを現像した場合に解像できる解像限界（限界露光線幅）を、レジストシミュレータにより求める方法であって、特定の露光条件において実験により解像限界を求めると共に、前記レジストシミュレータにより、実験と同一の条件で、解像限界の露光線幅を露光した場合のシミュレーションを行い、そのときの、現像部と非現像部の現像レートの比の時間平均値（標準現像レート比）を求め、他の条件で前記レジストシミュレータによりシミュレーションを行った場合には、前記標準現像レート比が得られるときの露光線幅を、当該条件における解像限界とすることを特徴とするレジストシミュレータによる解像限界の決定方法（請求項２）である。
【００１５】
本手段は、前記第１の手段と等価なものである。すなわち、前記第１の手段では、実験とシミュレーションの対比により、「規格化された時間」を求め、それを基準として使用していたのに対して、本手段においては「標準現像レート比」を求め、それを基準として用いるところが異なっているだけである。現像レートとは、単位時間当たりに進むレジストの膜減り量をいう。
【００１６】
レジストシュミレータの結果を見ると、現像される部分での現像レートと、現像されない部分での現像レートとの比は異なっている。シミュレーション結果から現像される部分での現像レートが分かる範囲で、現像部と非現像部の現像レートの比の時間平均値を求め、これを「標準現像レート比」とする。実際のシミュレーション結果では、所定のタイムステップごとのレジストの断面形状が表示されるので、このタイムステップごとに現像部と非現像部の現像レートの比を求め、これを平均して「標準現像レート比」とする。
【００１７】
一度、「標準現像レート比」が求まれば、後は、通常の手法により、露光線幅をいろいろ変えて、レジストシュミレータによりレジストの現像をシミュレートし、「標準現像レート比」が得られる場合の露光線幅を解像限界とすることにより、シミュレーションモデルに誤差がある場合であっても、解像限界を正確に求めることができる。
【００１８】
なお、「現像される部分」とは、ポジ型レジストの場合は露光部分、ネガ型レジストの場合は非露光部分を言い、「現像されない部分」とは、ポジ型レジストの場合は非露光部分、ネガ型レジストの場合は露光部分を言うことは言うまでもない。
【００１９】
【実施例】
以下本発明による実施例について図１、図２を用いて説明する。本実施例では電子線露光装置を用いて、ネガレジストを露光した。入射エネルギーは１００ｋｅＶ、レジスト厚は３００ｎｍとした。パターンは１：１のＬｉｎｅ／ｓｐａｃｅパターンとした、すなわち、線幅と線間の間隔が同一の線が長く伸びているパターンとする。そして、電子線露光におけるボケ（ｂｌｕｒ）が変化したときに解像限界がどのように変化するかについて、実験結果と本発明によるシミュレーション結果を比較した。
【００２０】
まず、所定の条件でこのレジストを実際に露光して現像を行った結果、解像限界は１００ｎｍであった。すなわち、電子顕微鏡で観察した結果、露光線幅が１００ｎｍ以下のパターンでは、エッジラフネスが大きかったり、レジストの残膜がランダムに存在することが分かった。このような状態では、実際にパターンを形成した場合に、出来上がる半導体デバイスが良好に作動しない。このときの電子線露光におけるボケはＡｎｍであった。
【００２１】
一方、１００ｎｍを露光線幅として、レジストシミュレータを用いてシミュレーションを行った結果を図１に示す。図１は、レジストの断面を示したもので、等高線に相当する線は、４ｓｅｃ毎のレジストの形状を示す線であり、その時間までに溶解したレジストの部分に対応している。この条件では、１００ｎｍの設計線幅に対して、線幅の増加は見られたが、レジストの能力としては、設計線幅１００ｎｍの解像力を有している。図では１２本目の線と１３本目の線の間で溶解部分がレジストの底部に達しているので、５０ｓｅｃまでの現像により、レジストの溶解がレジストの底部に達していることになる。よって、５０ｓｅｃが規格化された時間となる。
【００２２】
他の露光条件を同じにして電子線露光におけるボケをいろいろ変えて、ボケの変化に対する解像限界を実験で求めた、図２にその結果を示す。図２の横軸は設計線幅、すなわち露光線幅を示す。縦軸は、前記１００ｎｍの解像限界が得られたときのボケＡｎｍで規格化したボケの大きさを示す。
【００２３】
一方、シミュレーション計算においては、他の条件を実験と同じとして、所定の電子線露光におけるボケに対して、露光線幅を変えてシミュレーションを行い、前記規格化された時間である５０ｓｅｃ経過したときに、レジストの溶解がレジストの底部に達する場合の露光線幅を、解像限界とした。このようにして、電子線露光におけるボケを変化させて、ボケと解像限界の関係を求めた。このようにして求まった、設計線幅、すなわち露光線幅と、ボケＡで規格化したボケの大きさの関係を、図２に実線で示す。
【００２４】
図２を見ると分かるように、本実施例における実験結果とシミュレーション結果は良く一致しており、実施例の手法によれば、シミュレーションにより解像限界を精度良くシミュレートすることができることが分かる。
【００２５】
又、図１において、ＢからＬの線（４ｓｅｃから４８ｓｅｃに対応）の各々に付いて、現像部と非現像部における現像レートの比を求め、その平均値を求めたところ、３７２．０であった。よって、これを標準現像レート比とした。
【００２６】
一方、シミュレーション計算においては、他の条件を実験と同じとして、所定の電子線露光におけるボケに対して、露光線幅を変えてシミュレーションを行い、現像部と非現像部における現像レートの比を求め、その平均値が前記標準現像レート比（３７２．０）となる場合の露光線幅を、解像限界とした。このようにして、電子線露光におけるボケを変化させて、ボケと解像限界の関係を求めた。このようにして求まった、設計線幅、すなわち露光線幅と、ボケＡで規格化したボケの大きさの関係を、図２に破線で示す。
【００２７】
本実施例における実験結果とシミュレーション結果は良く一致しており、実施例の手法によれば、シミュレーションにより解像限界を精度良くシミュレートすることができることが分かる。
【００２８】
【発明の効果】
以上説明したように、本発明によれば、ＥＩＤ関数を用いるような近似計算で蓄積エネルギー分布を計算したような場合でも、レジストの解像限界を正確にシミュレートすることができる。
【図面の簡単な説明】
【図１】本発明の実施例によるシミュレーションで求まったレジストの断面プロファイルの時間変化を示す図である。
【図２】本発明の実施例におけるシミュレーション結果と実験結果の対応を示す図である。
【図１】
2004241716.tif 000003
【図２】
2004241716.tif 000004