(57)【要約】【課題】ドライブ信号の停止時に発生するリンギング電圧がスイッチング素子を導通させる閾値を越えないようにして、スイッチング素子の破損を防止する。【解決手段】ドライブ回路１は、トランジスタＱ１〜Ｑ６がトーテムポールの増幅回路を構成している。最終段のトランジスタＱ６のコレクタとその前段のトランジスタＱ４のコレクタを接続するグランドラインには、トランジスタＱ６のコレクタ側をカソードとする極性でツェナーダイオードＤＺ１が接続されている。また、ツェナーダイオードＤＺ１の電流制限用の抵抗Ｒ１が、ＶＣＣとツェナーダイオードＤＺ１のカソードとの間に接続されている。これによって、パルストランスＴ１のグランド側の電圧は、真のグランド（ＧＮＤ）レベルよりツェナーダイオードＤＺ１のツェナー電圧分だけ高い状態となり、ドライブ信号ＯＦＦ時のリンギング電圧はＦＥＴＱ７のゲート電圧の閾値以下に抑えられる。【選択図】　　　　図１
2004007857.tif 000002
【特許請求の範囲】
【請求項１】
ドライブ信号を増幅回路で増幅してパルストランスに供給し、該パルストランスの出力信号によりスイッチング電源の主スイッチング素子を駆動するドライブ回路において、
前記ドライブ信号の停止時に前記パルストランスに発生するリンギング電圧が、前記主スイッチング素子の閾値以下となるように、前記増幅回路の給電線上であって該増幅回路の最終段をなす半導体素子の基準電位の位置と直前の前段にある半導体素子の基準電位の位置との間に電圧分担素子を設けたことを特徴とするドライブ回路。
【請求項２】
前記半導体素子はトランジスタであり、且つ前記電圧分担素子はツェナーダイオードであって、
前記増幅回路は、トランジスタが複数段のトーテムポールに接続されて構成され、最終段のトランジスタの基準電位の位置とその前段のトランジスタの基準電位の位置との間に、最終段のトランジスタの基準電位の位置をカソードとする極性で前記ツェナーダイオードが接続され、且つ電源のプラスラインと前記ツェナーダイオードのカソードとの間に該ツェナーダイオードの電流制限用の抵抗が接続されていることを特徴とする請求項１に記載のドライブ回路。
【請求項３】
トーテムポールに接続されている各増幅段は、ＮＰＮトランジスタとＰＮＰトランジスタの直列回路で構成され、
最終段のトランジスタの基準電位の位置とその前段のトランジスタの基準電位の位置はグランドラインであって、前記ツェナーダイオードは、最終段のトランジスタのコレクタとその前段のトランジスタのコレクタとの間のグランドラインに介在されていることを特徴とする請求項２に記載のドライブ回路。
【請求項４】
前記ツェナーダイオードのツェナー電圧は、最終段のトランジスタを除く全ての前段のトランジスタのベース−エミッタ電圧の加算値以上の値であることを特徴とする請求項３に記載のドライブ回路。
【請求項５】
前記半導体素子はトランジスタであり、且つ前記電圧分担素子はダイオードであって、
前記増幅回路は、トランジスタが複数段のトーテムポールに接続されて構成され、最終段のトランジスタの基準電位の位置とその前段のトランジスタの基準電位の位置との間に、最終段のトランジスタの基準電位の位置をアノードとする極性で前記ダイオードが接続されていることを特徴とする請求項１に記載のドライブ回路。
【請求項６】
前記ダイオードの順方向電圧降下が最終段のトランジスタを除く全ての前段のトランジスタのベース−エミッタ電圧の加算値以上の値となるように、複数個の前記ダイオードが直列に接続されることを特徴とする請求項５に記載のドライブ回路。
【請求項７】
請求項１〜請求項６の何れかに記載のドライブ回路を備えたことを特徴とするスイッチング電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源を駆動するためのドライブ回路とこのドライブ回路を用いたスイッチング電源に関するものであり、より詳細には、スイッチング素子を安定的に駆動・停止させるドライブ回路とこのドライブ回路を用いたスイッチング電源に関するものである。
【０００２】
【従来の技術】
従来より、ＤＣ−ＤＣコンバータとしてスイッチング電源が広く用いられている。スイッチング電源を駆動するためのドライブ回路には、スイッチング電源の出力回路よりフィードフォワードによりスイッチング素子を駆動する自励式ドライブ回路と、独立した駆動源を持つ他励式ドライブ回路とがあり、それぞれの用途に応じて使い分けられている。図６は従来から用いられている他励式ドライブ回路の一例である。尚、以下の説明では、他励式ドライブ回路を単にドライブ回路ということにする。図６において、従来のドライブ回路は、外部から入力されるドライブ信号Ｓｇを電流増幅するために、トランジスタＱ１〜Ｑ６をトーテムポールにして３段増幅回路を構成している。ＮＰＮのトランジスタＱ１，Ｑ３，Ｑ５がＯＮの期間において、コンデンサＣ１，抵抗Ｒ２を介してパルストランスＴ１に励磁電流を流し、トランジスタＱ１，Ｑ３，Ｑ５がＯＦＦでＰＮＰのトランジスタＱ２，Ｑ４，Ｑ６がＯＮの期間において、パルストランスＴ１に貯えられたエネルギはダイオードＤ１を介してトランジスタＱ２に流れる。このような動作によってパルストランスＴ１の１次巻線ｎ１にパルス電圧が発生し、２次巻線ｎ２に誘起された電圧によってスイッチング電源を構成するＦＥＴＱ７をＯＮ／ＯＦＦ駆動させる。これによってスイッチング電源の主トランスＴ１０の２次巻線より定電圧化されたスイッチング電圧が出力され、平滑整流された後に負荷側へ供給される。
【０００３】
【発明が解決しようとする課題】
しかしながら、図６に示す従来のドライブ回路では、ドライブ信号Ｓｇを停止したときにパルストランスＴ１の２次巻線ｎ２にリンギング電圧が発生する。図７は、図６に示す従来のドライブ回路のパルストランスＴ１の２次巻線に発生する電圧波形である。図７の波形は、横軸に時間（１０μｓ／ｄｉｖ）、縦軸に電圧（Ｖ／ｄｉｖ）を示し、約５０ＫＨｚのドライブ信号Ｓｇを供給してドライブ電圧を出力している状態から、時刻ｔ１でドライブ信号Ｓｇを停止してリンギング電圧が発生している過度状態を示している。ドライブ信号Ｓｇを停止する直前には、パルストランスＴ１の１次巻線ｎ１の電流が、ダイオードＤ１→トランジスタＱ６→パルストランスＴ１の閉ループで流れている。したがって、ドライブ信号を停止した瞬間の過度状態においては、パルストランスＴ１の１次巻線ｎ１には、ダイオードＤ１の順方向電圧ＶＤ１とトランジスタＱ２，Ｑ４，Ｑ６の各々のベース−エミッタ電圧ＶＢＥの加算値に、さらにスパイク電圧が加わった電圧が印加される。
【０００４】
つまり、ドライブ信号Ｓｇを停止したときには、パルストランスＴ１の１次巻線ｎ１に印加するリンギング電圧ＶＲは、ＶＲ≧ＶＤ１＋３ＶＢＥとなる。例えば、ダイオードＤ１の順方向電圧ＶＤ１が０．３Ｖ、トランジスタＱ２，Ｑ４，Ｑ６の各々のベース−エミッタ電圧ＶＢＥが０．３Ｖであるとすると、パルストランスＴ１の１次巻線ｎ１に印加されるリンギング電圧ＶＲのピーク値は１．２＋α（Ｖ）となる。ここで、α（Ｖ）はリンギングによるスパイク電圧である。
【０００５】
図７には、ドライブ信号Ｓｇを停止したときに、パルストランスＴ１の１次巻線ｎ１に３．０Ｖのリンギング電圧ＶＲが印加された状態を示している。通常、パルストランスＴ１の１次巻線ｎ１と２次巻線ｎ２の比は１：１であるので、結果的には、スイッチング電源におけるＦＥＴＱ７のゲート（Ｇ）−ソース（Ｓ）間には、ドライブ信号Ｓｇを停止したときには、パルストランスＴ１の１次巻線ｎ１に発生した電圧がそのまま印加されることになる。したがって、図６で検証した前述の例では、ドライブ信号Ｓｇを停止したときに、１．２Ｖ以上の電圧がＦＥＴＱ７のゲート（Ｇ）−ソース（Ｓ）間に印加されることになる。また、図７によれば、ドライブ信号Ｓｇを停止したときのリンギング電圧発生時に、３．０Ｖの電圧がＦＥＴＱ７のゲート（Ｇ）−ソース（Ｓ）間に印加される。
【０００６】
一方、ＦＥＴＱ７は、ドライブ電圧が充分に高いときは（例えば５Ｖ程度のときは）低いＯＮ抵抗状態で電流を流すが、ゲート電圧の閾値以上であって比較的低いドライブ電圧であると高いＯＮ抵抗状態で電流を流すことになる。したがって、従来のドライブ回路では、ドライブ信号Ｓｇを停止したときにリンギング電圧ＶＲが発生して、そのリンギング電圧ＶＲがＦＥＴＱ７のゲート電圧の閾値を超えると、比較的低いドライブ電圧でＦＥＴＱ７をＯＮさせる状態となる。このため、結果として、高いＯＮ抵抗状態にあるＦＥＴＱ７に電流を流すことになる。なお、ＦＥＴなどのスイッチング素子が、低いドライブ電圧によって高抵抗状態でＯＮして電流を流す駆動モードをハーフドライブと云うことにする。つまり、図６のような従来のドライブ回路では、ドライブ信号を停止した瞬間にＦＥＴＱ７がハーフドライブで駆動するので、ＦＥＴＱ７は高抵抗で電流を流すために熱損失（Ｉ２Ｒ）が大きくなって電流破壊する虞がある。
【０００７】
通常、ＭＯＳＦＥＴなどにおいては、ゲート電圧の閾値は１Ｖ程度であるので、前述のダイオードＤ１の順方向電圧ＶＤ１が０．３Ｖ、トランジスタＱ２，Ｑ４，Ｑ６の各々のベース−エミッタ電圧ＶＢＥが０．３Ｖであると、最低でも１．２Ｖのリンギング電圧ＶＲがＦＥＴＱ７のゲート−ソース間に印加されるので、ＦＥＴＱ７はハーフドライブ状態となって熱破壊するおそれがある。図７のようにリンギング電圧ＶＲが３Ｖ程度のときでもＦＥＴＱ７はハーフドライブ状態となって熱破壊する虞がある。
【０００８】
本発明は、上述の課題に鑑みてなされたもので、その目的とするところは、ドライブ信号を停止したときに発生するリンギング電圧がスイッチング素子を導通させる閾値電圧を越えないようにし、高抵抗状態でスイッチング素子をＯＮさせないようにしてスイッチング素子が破損しないようなドライブ回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため、本発明のドライブ回路は、ドライブ信号を増幅回路で増幅してパルストランスに供給し、該パルストランスの出力信号によりスイッチング電源の主スイッチング素子を駆動するドライブ回路において、前記ドライブ信号の停止時に前記パルストランスに発生するリンギング電圧が、前記主スイッチング素子の閾値以下となるように、前記増幅回路の給電線上であって該増幅回路の最終段をなす半導体素子の基準電位の位置と直前の前段にある半導体素子の基準電位の位置との間に電圧分担素子を設けたことを特徴とする。
【００１０】
通常、ドライブ信号を停止した瞬間にはパルストランスにリンギング電圧が発生する。このリンギング電圧が主スイッチング素子をＯＮさせるトリガ電圧の閾値より高いと、主スイッチング素子を再びＯＮさせてしまう。しかし、このときは、主スイッチング素子は高抵抗状態でＯＮするので主スイッチング素子がＩ２Ｒによって熱破壊する虞がある。そこで、本発明のドライブ回路では、電圧分担素子を設けてリンギング電圧の一部を分担させる。これによってパルストランスから出力される信号は、主スイッチング素子をＯＮさせるトリガ電圧の閾値より低くなるので、リンギング電圧によって主スイッチング素子がＯＮする虞はなくなる。
【００１１】
また、本発明のドライブ回路においては、半導体素子はトランジスタであり、且つ電圧分担素子はツェナーダイオードであって、増幅回路はトランジスタが複数段のトーテムポールに接続されて構成され、最終段のトランジスタの基準電位の位置とその前段のトランジスタの基準電位の位置との間に、最終段のトランジスタの基準電位の位置をカソードとする極性でツェナーダイオードが接続され、且つ電源のプラスラインとツェナーダイオードのカソードとの間にツェナーダイオードの電流制限用の抵抗が接続されていることを特徴とする。
【００１２】
つまり、本発明のドライブ回路によれば、スイッチング電源のドライブ回路を構成する増幅回路の最終段のトランジスタとその直前の前段のトランジスタとの間の基準電位側に、全ての前段のトランジスタのベース電圧をキャンセルするようにツェナーダイオードを設けた構成にしている。これによって、ドライブ信号を停止したときにパルストランスに印加されるリンギング電圧は、パルストランスに直列なダイオードの順方向電圧降下分と最終段のトランジスタのベース電圧の加算値のみとなる。よって、リンギング電圧は主スイッチング素子をＯＮさせるトリガ電圧の閾値以下に抑えられる。
【００１３】
また、本発明のドライブ回路においては、トーテムポールに接続されている各増幅段は、ＮＰＮトランジスタとＰＮＰトランジスタの直列回路で構成され、最終段のトランジスタの基準電位の位置とその前段のトランジスタの基準電位の位置はグランドラインであって、ツェナーダイオードは、最終段のトランジスタのコレクタとその前段のトランジスタのコレクタとの間のグランドラインに介在されていることを特徴とする。
【００１４】
つまり、本発明のドライブ回路によれば、最終段のトランジスタのコレクタとその前段のトランジスタのコレクタとの間のグランドラインにツェナーダイオードを介在させている。したがって、最終段を除く前段のトランジスタのベース−エミッタ電圧はツェナーダイオードの電圧によってキャンセルされる。これによって、ドライブ信号を停止したときにパルストランスに印加されるリンギング電圧は、スイッチング電源の主スイッチング素子（例えばＦＥＴ）のゲート電圧の閾値以下に抑えられる。このため、ドライブ信号を停止したときにＦＥＴが高抵抗状態で導通して熱破壊する虞はなくなる。
【００１５】
また、本発明のドライブ回路においては、ツェナーダイオードのツェナー電圧は、最終段のトランジスタを除く全ての前段のトランジスタのベース−エミッタ電圧の加算値以上の値であることを特徴とする。つまり、本発明のドライブ回路によれば、最終段のトランジスタを除く全ての前段のトランジスタのベース−エミッタ電圧の加算値より高いツェナー電圧を有するツェナーダイオードを選べば、リンギング電圧は最終段のトランジスタのベース−エミッタ電圧とダイオードの順方向電圧降下分の加算値に抑えられる。
【００１６】
また、本発明のドライブ回路においては、半導体素子はトランジスタであり、且つ前記電圧分担素子はダイオードであって、増幅回路はトランジスタが複数段のトーテムポールに接続されて構成され、最終段のトランジスタの基準電位の位置とその前段のトランジスタの基準電位の位置との間に、最終段のトランジスタの基準電位の位置をアノードとする極性で前記ダイオードが接続されていることを特徴とする。つまり、電圧分担素子としてツェナーダイオードの代わりにダイオードを用いてもリンギング電圧を低く抑える効果はある。この場合はツェナーダイオードのように電流制限抵抗を設けなくてもよい。
【００１７】
また、本発明のドライブ回路は、ダイオードの順方向電圧降下が最終段のトランジスタを除く全ての前段のトランジスタのベース−エミッタ電圧の加算値以上の値となるように、複数個のダイオードが直列に接続されることを特徴とする。つまり、最終段のトランジスタを除く全ての前段のトランジスタのベース−エミッタ電圧をキャンセルするためには、必要に応じて複数個のダイオードが直列に接続する必要がある。
【００１８】
また、本発明は、上記の各発明のドライブ回路を用いたスイッチング電源にも適用される。たとえば、絶縁型スイッチング電源や非絶縁型スイッチング電源に上記各発明のドライブ回路を用いれば、動作時の安定性は勿論のこと、ドライブ信号を停止したときにリンギング電圧によってスイッチング電源が誤動作したり故障したりする虞はなくなるので、極めて信頼性の高いスイッチング電源を構築することができる。
【００１９】
【発明の実施の形態】
以下、図面を用いて、本発明におけるドライブ回路の実施の形態を詳細に説明する。図１は、本発明における第１の実施の形態のドライブ回路の構成図である。図１において、ドライブ回路１は、外部から入力されるドライブ信号Ｓｇを電流増幅するために、プラス電源（ＶＣＣ）とグランド（ＧＮＤ）を電源としてトランジスタＱ１〜Ｑ６を３組のトーテムポールにして３段の増幅回路を構成している。尚、トランジスタＱ１，Ｑ３，Ｑ５がＮＰＮトランジスタ、トランジスタＱ２，Ｑ４，Ｑ６がＰＮＰトランジスタとして構成されている。そして、最終段のトランジスタＱ５，Ｑ６のエミッタのコモン点より、コンデンサＣ１および抵抗Ｒ２とダイオードＤ１との並列回路を介して、パルストランスＴ１の１次巻線ｎ１の一端に接続されている。また、パルストランスＴ１の１次巻線ｎ１の他端は、トランジスタＱ２，Ｑ４，Ｑ６のコレクタと共にグランド（ＧＮＤ）に接続されている。さらに、パルストランスＴ１の２次巻線ｎ２から、抵抗Ｒ３，Ｒ４の直並列回路を介して、スイッチング電源を構成するスイッチング素子であるＦＥＴＱ７のゲート（Ｇ）−ソース（Ｓ）間に接続されている。
【００２０】
さらに、本発明におけるドライブ回路１は、トーテムポールを構成するトランジスタＱ１〜Ｑ６の増幅回路において、最終段のトランジスタＱ６のコレクタ（トランジスタＱ６の基準電位の位置）とその前段のトランジスタＱ４のコレクタ（トランジスタＱ４の基準電位の位置）を接続するグランドラインに、トランジスタＱ６のコレクタ側をカソードとする極性でツェナーダイオードＤＺ１が介挿されて接続されている。また、ツェナーダイオードＤＺ１の電流を制限してツェナーダイオードＤＺ１と電圧を分担する抵抗Ｒ１が、ＶＣＣとツェナーダイオードＤＺ１のカソードとの間に接続されている。これによって、トランジスタＱ６のコレクタの電圧、すなわち、パルストランスＴ１のグランド側の電圧は、真のグランド（ＧＮＤ）レベルよりツェナーダイオードＤＺ１のツェナー電圧分だけ高い状態となる。
【００２１】
先ず、このような構成のドライブ回路における通常の動作状態について説明する。ドライブ信号ＳｇのトリガによってトランジスタＱ１，Ｑ３，Ｑ５がＯＮしている期間において、コンデンサＣ１，抵抗Ｒ２を介してパルストランスＴ１に励磁電流を流す。そして、トランジスタＱ１，Ｑ３，Ｑ５がＯＦＦでトランジスタＱ２，Ｑ４，Ｑ６がＯＮの期間において、パルストランスＴ１に貯えられたエネルギはダイオードＤ１を介してトランジスタＱ２に流れる。このような動作によってパルストランスＴ１の１次巻線ｎ１にパルス電圧が発生し、２次巻線ｎ２に誘起された電圧によってスイッチング電源を構成するスイッチング素子であるＦＥＴＱ７をＯＮ／ＯＦＦ駆動させる。
【００２２】
ここで、ドライブ回路のＯＮ／ＯＦＦ駆動状態からドライブ信号Ｓｇを停止させる状態について波形を用いて説明する。図４は、図１に示す本発明におけるドライブ回路のパルストランスＴ１の２次巻線に発生する電圧波形である。図４の波形は、横軸に時間（１０μｓ／ｄｉｖ）、縦軸に電圧（Ｖ／ｄｉｖ）を示し、ドライブ信号Ｓｇを供給してドライブ電圧を出力している状態から、時刻ｔ１でドライブ信号Ｓｇを停止した以降でリンギング電圧が発生する過度状態を示している。ドライブ信号Ｓｇを停止する直前は、パルストランスＴ１の１次巻線ｎ１の電流は、ダイオードＤ１→トランジスタＱ６→パルストランスＴ１の閉ループで流れている。したがって、ドライブ信号Ｓｇを停止した直後のリンギング状態では、パルストランスＴ１の１次巻線ｎ１には、ダイオードＤ１の順方向電圧ＶＤ１とトランジスタＱ２，Ｑ４，Ｑ６の各々のベース−エミッタ電圧ＶＢＥの加算値からツェナーダイオードＤＺ１のツェナー電圧ＶＤＺ１を差し引いた電圧が印加されることになる。
【００２３】
つまり、時刻ｔ１でドライブ信号Ｓｇを停止したときには、パルストランスＴ１の１次巻線ｎ１に印加するリンギング電圧ＶＲは、ＶＲ≧ＶＤ１＋３ＶＢＥ−ＶＤＺ１となる。ここで、ツェナーダイオードＤＺ１のツェナー電圧ＶＤＺ１をトランジスタＱ２，Ｑ４の各々のベース−エミッタ電圧ＶＢＥの加算値以上に選べば、つまり、ＶＤＺ１≧Ｑ２のＶＢＥ＋Ｑ４のＶＢＥとすれば、パルストランスＴ１の１次巻線ｎ１に印加されるリンギング電圧ＶＲは、最大でも、ダイオードＤ１の順方向電圧ＶＤ１とトランジスタＱ６のベース−エミッタ電圧ＶＢＥの加算値とすることができる。
【００２４】
例えば、トランジスタＱ２，Ｑ４，Ｑ６の各々のベース−エミッタ電圧ＶＢＥがそれぞれ０．３Ｖであるとすると、ツェナーダイオードＤＺ１のツェナー電圧ＶＤＺ１を０．６Ｖ以上に選べば、トランジスタＱ２，Ｑ４のベース−エミッタ電圧ＶＢＥの加算値（０．６Ｖ）は、ツェナー電圧ＶＤＺ１の０．６Ｖによってキャンセルされる。したがって、ダイオードＤ１の順方向電圧ＶＤ１を０．３Ｖとすれば、これにトランジスタＱ６のベース−エミッタ電圧ＶＢＥの０．３Ｖのみが加算されて、パルストランスＴ１の１次巻線ｎ１には０．６Ｖのリンギング電圧ＶＲが印加されることになる。
【００２５】
したがって、ドライブ信号Ｓｇを停止した直後のリンギング状態でも、パルストランスＴ１の２次巻線ｎ２よりＦＥＴＱ７のゲート（Ｇ）−ソース（Ｓ）間には０．６Ｖの電圧しか印加されない。一方、ＦＥＴＱ７のゲート電圧の閾値は約１．０Ｖであるので、ドライブ信号Ｓｇを停止した直後のリンギング電圧によってＦＥＴＱ７がＯＮされることはなくなり、結果的に、ＦＥＴＱ７が高抵抗で導通して電流破壊することは防止される。
【００２６】
図２は、絶縁型スイッチング電源の典型的な回路図である。図１に示す本発明のドライブ回路１を用いてスイッチング素子であるＦＥＴＱ７をＯＮ／ＯＦＦ駆動している。この絶縁型スイッチング電源はＯＮ−ＯＮ型のスイッチング回路を示しており、ＦＥＴＱ７のＯＮ時に電池Ｅ１１より主トランスＴ１１の１次巻線に電流が流れ、主トランスＴ１１の２次巻線よりダイオードＤ１２，インダクタンスＬ１１，およびコンデンサＣ１１で整流並びに平滑された定電圧の直流電圧が負荷Ｌ０へ供給される。尚、主トランスＴ１１の１次巻線に逆並列接続されたダイオードＤ１１は、ＦＥＴＱ７のスイッチングＯＦＦ時に発生するスパイク電圧を吸収するフライホイルダイオードである。また、主トランスＴ１１の２次側に逆並列接続されたダイオードＤ１３は、ＦＥＴＱ７のスイッチングＯＦＦ時にインダクタンスＬ１１に貯えられているエネルギーを負荷Ｌ０へ循環させるためのフライホイルダイオードである。
【００２７】
また、絶縁型スイッチング電源の停止時においては、図１に示すようなドライブ回路１を用いることによって、ドライブ信号Ｓｇを停止したときに発生するリンギング電圧をＦＥＴＱ７のゲート電圧の閾値以下に抑えることができる。したがって、絶縁型スイッチング電源の停止時にＦＥＴＱ７が電流によって熱破壊する虞はなくなる。
【００２８】
図３は、非絶縁型スイッチング電源の典型的な回路図である。図１に示す本発明のドライブ回路１を用いてスイッチング素子であるＦＥＴＱ７をＯＮ／ＯＦＦ駆動している。この非絶縁型スイッチング電源は昇圧コンバータを示しており、ＦＥＴＱ７のＯＮ時に、電池Ｅ２１の電圧にインダクタンスＬ２１の電圧が加算されて負荷Ｌ０に供給される。また、ＦＥＴＱ７のＯＦＦ時にはインダクタンスＬ２１のエネルギーはフライホイルダイオードＤ２１を介して負荷Ｌ０へ循環される。尚、インダクタンスＬ２１とコンデンサＣ２１は平滑回路を構成している。
【００２９】
また、非絶縁型スイッチング電源の停止時においては、図１に示すようなドライブ回路１を用いることによって、ドライブ信号Ｓｇを停止したときに発生するリンギング電圧をＦＥＴＱ７のゲート電圧の閾値以下に抑えることができる。したがって、非絶縁型スイッチング電源の停止時にＦＥＴＱ７が電流によって熱破壊する虞はなくなる。
【００３０】
図５は、本発明における第２の実施の形態のドライブ回路の構成図である。図５に示す第２の実施の形態のドライブ回路が図１に示す第２の実施の形態のドライブ回路と異なるところは、ツェナーダイオードを通常のダイオードに置き換えた点である。つまり、図５に示すように、トーテムポールを構成するトランジスタＱ１〜Ｑ６の増幅回路において、最終段のトランジスタＱ６のコレクタとその前段のトランジスタＱ４のコレクタを接続するグランドラインに、トランジスタＱ４のコレクタ側をカソードとする極性でダイオードＤ２，Ｄ３が直列に接続されている。これによって、ダイオードＤ２，Ｄ３の順方向電圧分だけ、真のグランド（ＧＮＤ）レベルよりトランジスタＱ６のコレクタの電圧、すなわち、パルストランスＴ１のグランド側の電圧が高くなる。
【００３１】
例えば、トランジスタＱ２，Ｑ４，Ｑ６の各々のベース−エミッタ電圧ＶＢＥがそれぞれ０．３Ｖであり、ダイオードＤ２，Ｄ３の順方向電圧がそれぞれ０．３Ｖであれば、トランジスタＱ２，Ｑ４のベース−エミッタ電圧ＶＢＥの加算値（０．６Ｖ）はダイオードＤ２，Ｄ３の順方向電圧の加算値（０．６Ｖ）によってキャンセルされる。したがって、ダイオードＤ１の順方向電圧ＶＤ１を０．３Ｖとすれば、これにトランジスタＱ６のベース−エミッタ電圧ＶＢＥの０．３Ｖのみが加算されて、パルストランスＴ１の１次巻線ｎ１には０．６Ｖのリンギング電圧ＶＲが印加されることになる。よって、ドライブ信号Ｓｇの停止時には、ＦＥＴＱ７にはゲート電圧の閾値以下の電圧しか印加されないので、ＦＥＴＱ７がハーフドライブ状態で熱破壊する虞はなくなる。
【００３２】
以上述べた実施の形態は本発明を説明するための一例であり、本発明は、上記の実施の形態に限定されるものではなく、発明の要旨の範囲で種々の変形が可能である。つまり、上記の各実施の形態では、ドライブ回路をトーテムポールによる増幅回路で構成した場合について述べたが、これに限定されるものではない。例えば、ダーリントン接続による増幅回路の最終段とその前段の間に所定の電圧を持たせる素子（ツェナーダイオード、ダイオード、トランジスタなど）を介在させて、この素子が分担する電圧によって増幅回路の前段のベース電圧をキャンセルするように構成してもよい。要するに、パルストランスの１次巻線に印加されるリンギング電圧が、見掛け上、最終段のトランジスタのベース電圧と１次巻線に直列なダイオードの順方向電圧のみになるように構成して、ドライブ信号を停止したときのリンギング電圧がＦＥＴのゲート電圧の閾値以下になるようにすれば、ＦＥＴはハーフドライブ状態になることはない。よって、ドライブ信号を停止したときのリンギング電圧がＦＥＴのゲート電圧の閾値以下になるように構成すれば、どのような回路構成であっても全て本発明の範囲に含まれることは云うまでもない。
【００３３】
【発明の効果】
以上説明したように、本発明のドライブ回路によれば、スイッチング電源のドライブ回路を構成する増幅回路の最終段のトランジスタとその直前の前段のトランジスタとの間の基準電位側（例えばグランド側）に、全ての前段のトランジスタのベース電圧をキャンセルするような素子（例えばツェナーダイオード）を設けた構成にしている。これによって、ドライブ信号を停止したときにパルストランスに印加されるリンギング電圧は、パルストランスに直列なダイオードの順方向電圧降下分と最終段のトランジスタのベース電圧の加算値のみとなる。
【００３４】
よって、ドライブ信号を停止したときにパルストランスに印加されるリンギング電圧は、スイッチング電源におけるＦＥＴのゲート電圧閾値以下に抑えられる。このため、ドライブ信号を停止したときにＦＥＴが高抵抗状態で導通して熱破壊する虞はなくなる。また、本発明によれば、ドライブ回路の最終段のトランジスタをＯＮさせたときのサチュレーション電圧を最良の状態にすることができ、パルストランスの１次巻線のクランプ能力を一段と向上させることができる。
【図面の簡単な説明】
【図１】本発明における第１の実施の形態のドライブ回路の構成図である。
【図２】絶縁型スイッチング電源の典型的な回路図である。
【図３】非絶縁型スイッチング電源の典型的な回路図である。
【図４】図１に示す本発明におけるドライブ回路のパルストランスＴ１の２次巻線に発生する電圧波形である。
【図５】本発明における第２の実施の形態のドライブ回路の構成図である。
【図６】従来から用いられている他励式ドライブ回路の一例である。
【図７】図６に示す従来のドライブ回路のパルストランスＴ１の２次巻線に発生する電圧波形である。
【符号の説明】
１…ドライブ回路、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６…トランジスタ、Ｑ７…ＦＥＴ、Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗、Ｄ１，Ｄ２，Ｄ３，Ｄ１１，Ｄ１２，Ｄ１３，Ｄ２１…ダイオード、ＤＺ１…ツェナーダイオード、Ｃ１，Ｃ１１，Ｃ２１…コンデンサ、Ｌ１１，Ｌ２１…インダクタンス、Ｔ１…パルストランス、Ｔ１１…主トランス、Ｌ０…負荷、Ｅ１１，Ｅ２１…電池、Ｓｇ…ドライブ信号。
【図１】
2004007857.tif 000003
【図２】
2004007857.tif 000004
【図３】
2004007857.tif 000005
【図４】
2004007857.tif 000006
【図５】
2004007857.tif 000007
【図６】
2004007857.tif 000008
【図７】
2004007857.tif 000009