(57)【要約】【課題】寄生容量を低減し、高速応答性を有する半導体受光素子およびを実現する。【解決手段】半導体受光素子では、半絶縁性基板１表面部分に形成された凹部４０の底面から両側の半絶縁性基板１表面までＮクラッド層（第１半導体層）２が延在形成されこの凹部４０底面のＮクラッド層２上にガイド層（第２半導体層）３、光吸収層４、Ｐ層３１、Ｐクラッド層（第３半導体層）５およびＰ窓層３２が、凹部４０内側面のＮクラッド層２との間に空隙Ｇを形成するように積層形成され、Ｎクラッド層２にＮ側電極（第１電極）１３ｂ、１３ｃが形成され、Ｐ側電極（第２電極）１３ａがＰ窓層３２および半絶縁基板１上にＰ側電極（第２電極）１３ａが形成されている。そして、このＰ側電極１３ａは空隙Ｇを跨いで形成された空中配線１５によって互に連結されている。【選択図】  図１
2004241609.tif 000002
【特許請求の範囲】
【請求項１】
表面部分に凹部を有する半絶縁性基板と、
前記半絶縁性基板上に選択的に形成され、前記凹部の底面から前記半絶縁性基板表面まで延在する第１導電型の第１半導体層と、
前記凹部底面の第１半導体層上に、凹部内側面の第１半導体層との間に空隙を形成するように選択的に形成された第１導電型の第２半導体層と、
前記第２半導体層上に選択的に形成された光吸収層と、
前記光吸収層上に選択的に形成された第２導電型の第３半導体層と、
前記半絶縁性基板表面の前記第１半導体層上に形成された第１電極と、
前記凹部内の前記第３半導体層と前記半絶縁性基板表面とに前記空隙を跨いで形成された第２電極と、
を具備することを特徴とする半導体受光素子。
【請求項２】
前記第３半導体層表面と前記半絶縁性基板表面は、ほぼ同一平面上にあることを特徴とする請求項１記載の半導体受光素子。
【請求項３】
前記凹部底面に形成された前記第２半導体層、前記光吸収層および第３半導体層の側面部分は、前記凹部側面部分に形成された前記第１半導体層と空隙で分離されていることを特徴とする請求項１または２記載の半導体受光素子。
【請求項４】
前記第１および第２電極は、アロイ電極を介して第１半導体層および第３半導体層にそれぞれ形成されていることを特徴とする請求項１乃至３のいずれか１項記載の半導体受光素子。
【請求項５】
前記第１および第３半導体層は、前記第２の半導体層より高不純物濃度に形成され、第１および第２電極がそれぞれ直接コンタクトされていることを特徴とする請求項１乃至３のいずれか１項記載の半導体受光素子。
【請求項６】
前記凹部は、半絶縁性基板の側面において開放され、この開放側から信号光が入射されることを特徴とする請求項１乃至５のいずれか１項記載の端面入射型の半導体受光素子。
【請求項７】
前記半絶縁性基板の裏面側から信号光が入射されることを特徴とする請求項１乃至５のいずれか１項記載の裏面入射型の半導体受光素子。
【請求項８】
半絶縁性基板表面に凹部をエッチング形成する工程と、
前記凹部の底面から前記半絶縁性基板表面まで第１導電型の第１半導体層を選択的に延在形成する工程と、
前記凹部底面の第１半導体層上に、第１導電型の第２半導体層、光吸収層および第２導電型の第３半導体層を、凹部内側面の第１半導体層との間に空隙を残して、順次、選択的に形成する工程と、
前記空隙に充填物を埋め込む工程と、
前記半絶縁性基板表面に電極材料を形成した後、この電極材料をパターニングして第１半導体層上に第１電極を形成し、且つ前記凹部内の第３半導体層と前記半絶縁性基板表面とに前記充填物を跨いで第２電極を形成する工程と、
前記空隙内の充填物を除去する工程と、
を具備することを特徴とする半導体受光素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体受光素子に係り、特に、光通信システムの受信モジュール等に用いられる半導体受光素子およびその製造方法に関する。
【０００２】
【従来の技術】
近年、１０ギガビットレベル以上の光通信を行なうために、高速応答性を有する半導体受光素子が求められている。この種の半導体受光素子としては、図８に示すものが知られている（例えば、特許文献１参照。）。
【０００３】
図８は半導体受光素子を示す図であり、図８（ａ）は半導体受光素子の上面図、図８（ｂ）は図８（ａ）のＥ−Ｅ線に沿う拡大断面図、図８（ｃ）は図８（ａ）のＦ−Ｆ線に沿う拡大断面図である。
【０００４】
この特許文献１に開示された半導体受光素子は、図８に示すように、半絶縁性ＩｎＰ基板１０１上にＮ＋−ＩｎＰからなるＮクラッド層１０２、Ｎ＋−ＩｎＡｌＧａＡｓからなるガイド層１０３、ｉ−ＩｎＧａＡｓからなる光吸収層１０４およびＰ＋−ＩｎＰからなるＰクラッド層１０５が選択的に順次積層形成されている。また、Ｐクラッド層１０５表面にはＡｕＺｎからなるアロイ電極１１１ａが、Ｎクラッド層１０２表面にはＡｕＧｅＮｉからなるアロイ電極１１１ｂ、１１１ｃがそれぞれ選択的に形成されている。
【０００５】
このアロイ電極１１１ａ、１１１ｂ、１１１ｃを除く活性領域表面および半絶縁性ＩｎＰ基板１０１表面には、パッシベーション膜としての窒化シリコン膜１１０が形成されている。このアロイ電極１１１ａ上にはＴｉ／Ｐｔ／ＡｕからなるＰ側電極１１３ａが形成され、その端子部分は窒化シリコン膜１１０を介して半絶縁性ＩｎＰ基板１０１表面部分に形成されている。このＰ側電極１１３ａの配線部分直下には、半導体受光素子の寄生容量削減のために膜厚の厚いポリイミド膜１１２が形成されている。アロイ電極１１１ｂ、１１１ｃ上にはＴｉ／Ｐｔ／ＡｕからなるＮ側電極１１３ｂ、１１３ｃがそれぞれ形成され、その端子部分は窒化シリコン膜１１０を介して半絶縁性ＩｎＰ基板１０１表面部分にそれぞれ形成されている。
【０００６】
なお、このＮクラッド層１０２、ガイド層１０３、光吸収層１０４およびＰクラッド層１０５からなる活性領域Ａｃは、半絶縁性ＩｎＰ基板１０１の一側面から相対向する他側端方向に形成され、且つ断面凸型形状に形成されている。
【０００７】
そして、信号光が反射防止膜である窒化シリコン膜１１０を介して活性領域側面方向から入射される。
【０００８】
【特許文献１】
特開２００１―３２００７６号公報（第６頁、第１図）
【０００９】
【発明が解決しようとする課題】
上述した従来の半導体受光素子においては、Ｐクラッド層および半絶縁性ＩｎＰ基板表面のＰ側電極を連結するためのＰ側電極の配線部分直下に膜厚の厚いポリイミド膜を形成することにより寄生容量を低減しているが、このポリイミド膜の比誘電率は約３．５と大きく、近年、要求されている１０ギガビットレベル以上の高速応答性を満足させることができないという問題を有していた。
【００１０】
本発明は、上記問題に鑑みてなされたもので、その目的とするところは、寄生容量をさらに低減し、高速応答性を有する半導体受光素子およびその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体受光素子は、表面部分に凹部を有する半絶縁性基板と、前記半絶縁性基板上に選択的に形成され、前記凹部の底面から前記半絶縁性基板表面まで延在する第１導電型の第１半導体層と、前記凹部底面の第１半導体層上に、凹部内側面の第１半導体層との間に空隙を形成するように選択的に形成された第１導電型の第２半導体層と、前記第２半導体層上に選択的に形成された光吸収層と、前記光吸収層上に選択的に形成された第２導電型の第３半導体層と、前記半絶縁性基板表面の第１半導体層上に形成された第１電極と、前記凹部内の第３半導体層と前記半絶縁性基板表面とに前記空隙を跨いで形成された第２電極とを具備することを特徴とする。
【００１２】
上記構成によれば、凹部底面に形成された第１半導体層、第２半導体層、光吸収層および第３半導体層が凹部内側面の第１半導体層との間に空隙を形成するように設けられ、そして第２電極が凹部内の第３半導体層と半絶縁性基板表面に空隙を跨いで形成されている。従って、第３半導体層および半絶縁性基板表面の第２電極を連結するための第２電極の配線部分直下の比誘電率が１．０と極めて小さく寄生容量を大幅に低減でき、１０ギガビット以上の高速応答性を有する半導体受光素子が得られる。
【００１３】
また、上記目的を達成するために、本発明の半導体受光素子の製造方法は、半絶縁性基板表面に凹部をエッチング形成する工程と、前記凹部の底面から前記半絶縁性基板表面まで第１導電型の第１半導体層を選択的に延在形成する工程と、前記凹部底面の第１半導体層上に、第１導電型の第２半導体層、光吸収層および第２導電型の第３半導体層を、凹部内側面の第１半導体層との間に空隙を残して、順次、選択的に形成する工程と、前記空隙に充填物を埋め込む工程と、前記半絶縁性基板表面に電極材料を形成した後、この電極材料をパターニングして第１半導体層上に第１電極を形成し、且つ前記凹部内の第３半導体層と前記半絶縁性基板表面とに前記充填物を跨いで第２電極を形成する工程と、前記空隙内の充填物を除去する工程とを具備することを特徴とする。
【００１４】
上記構成によれば、凹部内にＮ層、光吸収層およびＰ層を、凹部内側面の第１半導体層との間に空隙を形成するように設け、この空隙を充電物で埋め込み半絶縁性基板表面を平坦化した後に、配線部分を含む第２電極を形成しているので、段切れ等の発生のない形状の安定した第２電極が容易に得られる。また、電極形成後に充電物を除去することにより第２電極の配線部分直下を空隙にしているので、寄生容量を大幅に低減でき、１０ギガビット以上の高速応答性を有する半導体受光素子の製造方法が得られる。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。
【００１６】
（第１の実施の形態）
まず、本発明の第１の実施の形態に係わる半導体受光素子について、図１を参照して説明する。この第１の実施の形態は、本発明を端面入射型フォトダイオードに適用した例である。図１は本発明の第１の実施の形態に係わる端面入射型フォトダイオードを示す図であり、図１（ａ）は端面入射型フォトダイオードの上面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿う拡大断面図、図１（ｃ）は図１（ａ）のＢ−Ｂ線に沿う拡大断面図である。
【００１７】
図１に示すように、本実施の形態の端面入射型フォトダイオードでは、半絶縁性ＩｎＰ基板１の表面部分に深さ３ｕｍを有する凹部４０が形成されている。この凹部４０は、半絶縁性ＩｎＰ基板１の一側端から相対向する他側端方向に形成され、一側端で開放されている。
【００１８】
この凹部４０の底面から両側の半絶縁性ＩｎＰ基板１の表面まで、第１半導体層としてのＮ−ＩｎＰからなるＮクラッド層２が延在形成されている。
【００１９】
そして、第２半導体層としてのＮ−ＩｎＧａＡｓＰからなるガイド層３、Ｎ−−ＩｎＧａＡｓからなる光吸収層４、Ｐ−ＩｎＧａＡｓからなるＰ層３１、第３半導体層としてのＰ−ＩｎＧａＡｓＰからなるＰクラッド層５およびＰ−ＩｎＰからなるＰ窓層３２が凹部４０内側面のＮクラッド層２との間に空隙Ｇを形成するように、順次、選択的に積層形成されている。
【００２０】
ここでは、Ｐクラッド層５にＰ−ＩｎＧａＡｓＰを採用し、光吸収層４とＰクラッド層５の間にＰ−ＩｎＧａＡｓからなるＰ層３１を、また、Ｐクラッド層５上にＰ−ＩｎＰからなるＰ窓層３２をそれぞれ設けている。そして、Ｐ窓層３２と半絶縁性ＩｎＰ基板１の表面は、ほぼ同一平面上にあるが、Ｐクラッド層５をＰ−ＩｎＰに変更してもよい。この場合には、Ｐ層３１およびＰ窓層３２が不要となるため、Ｐクラッド層５を半絶縁性ＩｎＰ基板１表面とほぼ同一平面上に形成する。
【００２１】
このＰ窓層３２表面には、ＡｕＺｎからなるアロイ電極１１ａが形成され、また、凹部４０内からひきだされた半絶縁性ＩｎＰ基板１上のＮクラッド層２表面には、ＡｕＧｅＮｉからなるアロイ電極１１ｂ、１１ｃが形成されている。
【００２２】
このアロイ電極１１ａ、１１ｂ、１１ｃを除く半絶縁性ＩｎＰ基板１、Ｎクラッド層２、ガイド層３、光吸収層４、Ｐ層３１、Ｐクラッド層５およびＰ窓層３２表面には、パッシベーション膜としての窒化シリコン膜１０が形成されている。
【００２３】
そして、アロイ電極１１ｂ、１１ｃ上には、第１電極としてのＴｉ／Ｐｔ／ＡｕからなるＮ側電極１３ｂ、１３ｃがそれぞれ形成されている。
【００２４】
また、アロイ電極１１ａ上には、第２電極としてのＴｉ／Ｐｔ／ＡｕからなるＰ側電極１３ａが形成され、このＰ側電極１３ａの端子部分は空隙Ｇを跨いで半絶縁性ＩｎＰ基板１上に窒化シリコン膜１０を介して形成されている。即ち、このＰ窓層３２および半絶縁性ＩｎＰ基板１上に形成されたＰ側電極１３ａは、空隙Ｇを跨いで形成された配線部分（以下、これを空中配線部分という）１５により互に連結されている。
【００２５】
そして、この端面入射型フォトダイオードでは、凹部４０の開放端から信号光が活性領域Ａｃ（Ｎクラッド層２、ガイド層３、光吸収層４、Ｐ層３１、Ｐクラッド層５およびＰ窓層３２）に直接信号光が入射する。
【００２６】
次に、この端面入射型フォトダイオードの製造方法を図２および図３を参照して説明する。図２および図３は端面入射型フォトダイオードの製造工程を工程順に示す工程断面図であり、図の左部分が図１（ａ）のＡ−Ａ線に沿う工程断面図（Ａ−Ａ断面）、図の右部分が図１（ａ）のＢ−Ｂ線に沿う工程断面図（Ｂ−Ｂ断面）である。
【００２７】
まず、図２（ａ）に示すように、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇで、以下、ＲＩＥという）法により半絶縁性ＩｎＰ基板１の表面を選択的にエッチングした後、ダメージ除去処理を施して、深さ３ｕｍで、側面が垂直な凹部４０を形成する。ここでは、ＲＩＥ法を用いて凹部４０を形成しているが、ウエットエッチングにより形成してもよい。
【００２８】
次に、図２（ｂ）に示すように、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤで、以下、ＭＯＣＶＤという）法により、凹部４０を含む半絶縁性ＩｎＰ基板１の表面全面にＮ−ＩｎＰからなるＮクラッド層２を堆積し、図２（ｃ）に示すように、凹部４０の底面部、凹部４０の両側面およびこの両側の半絶縁性ＩｎＰ基板１表面以外のＮクラッド層２をウエットエッチングにより選択的に除去し、凹部４０の底面部から両側の半絶縁性ＩｎＰ基板１表面まで延在するＮクラッド層２を形成する。
【００２９】
そして、図２（ｄ）に示すように、凹部４０の底面部のＮクラッド層２領域以外に窒化シリコン膜１０を形成する。
【００３０】
つづいて、図２（ｅ）に示すように、ＭＯＣＶＤ法により窒化シリコン膜１０をマスクとして凹部４０内にＮ−ＩｎＧａＡｓＰからなるガイド層３、Ｎ−−ＩｎＧａＡｓからなる光吸収層４、Ｐ−ＩｎＧａＡｓからなるＰ層３１、Ｐ−ＩｎＧａＡｓＰからなるＰクラッド層５およびＰ−ＩｎＰからなるＰ窓層３２を、順次、選択エピタキシャル成長し、Ｐ窓層３２表面と半絶縁性ＩｎＰ基板１表面とが同一平面になるように形成する。
【００３１】
次に、図３（ａ）に示すように、選択エピタキシャル成長したガイド層３、光吸収層４、Ｐ層３１、Ｐクラッド層５およびＰ窓層３２からなる活性領域Ａｃの周辺部分をエッチング除去して、半絶縁性ＩｎＰ基板１との間に空隙Ｇを形成した後、窒化シリコン膜１０を除去する。
【００３２】
さらに、図３（ｂ）に示すように、凹部４０の一側部を含む半絶縁性ＩｎＰ基板１の一側部を凹部４０以上の深さにエッチング除去して深溝を形成して凹部４０の一側部を開放状態にし、この凹部４０の開放端に活性領域Ａｃ（Ｎクラッド層２、ガイド層３、光吸収層４、Ｐ層３２、Ｐクラッド層５、Ｐ窓層３２）を露出させる。
【００３３】
再度、半絶縁性ＩｎＰ基板１、Ｎクラッド層２、ガイド層３、光吸収層４、Ｐ層３２、Ｐクラッド層５およびＰ窓層３２表面に窒化シリコン膜１０を堆積した後、Ｐ窓層３２および半絶縁ＩｎＰ基板１表面のＮクラッド層２表面における後述のアロイ電極形成予定領域の窒化シリコン膜１０を選択的にエッチング除去する。
【００３４】
次に、露出されたＰ窓層３２表面には、ＡｕＺｎからなるアロイ電極１１ａを形成し、また、露出された半絶縁性ＩｎＰ基板１表面上のＮクラッド層２表面には、ＡｕＧｅＮｉからなるアロイ電極１１ｂ、１１ｃをそれぞれ形成する。
【００３５】
そして、図３（ｃ）に示すように、活性領域Ａｃと半絶縁性ＩｎＰ基板１との間の空隙Ｇ部分および上記深溝部分にＢＣＢ（ベンゾシクロブテン）樹脂５０からなる充填物を埋め込み、図３（ｄ）に示すように、Ｔｉ／Ｐｔ／Ａｕからなる電極材料をアロイ電極１１ａおよびアロイ電極１１ｂ、１１ｃを介して、Ｐ側電極１３ａおよびＮ側電極１３ｂ、１３ｃを蒸着法によりにそれぞれ形成する。
【００３６】
その後、空隙Ｇ部分および深溝部内のＢＣＢ樹脂５０をケミカルドライエッチング（ＣＤＥ：Ｃｈｅｍｉｃａｌ  Ｄｒｙ  Ｅｔｃｈｉｎｇで、以下、ＣＤＥという）法により除去する。このＢＣＢ樹脂５０の除去により、不要な部分のＴｉ／Ｐｔ／Ａｕも除去される。
【００３７】
その結果、アロイ電極１１ｂ上にＮ側電極１３ｂ、１３ｃが形成され、また、アロイ電極１１ａ上にＰ側電極１３ａが形成され、そのＰ側電極１３ａの端子部分は、空隙Ｇを跨いで半絶縁性ＩｎＰ基板１上に窒化シリコン膜１０を介して形成される。即ち、このＰ窓層３２および半絶縁性ＩｎＰ基板１上に形成されたＰ側電極１３ａは、空隙Ｇを跨いで形成された空中配線部分１５により互に連結される。
【００３８】
なお、ここでは、ＢＣＢ樹脂５０を用いているがフォトレジストを用いることも可能であり、電極としてＴｉ／Ｐｔ／ＡｕのかわりにＴｉ／Ａｕ、Ｔｉ／Ｍｏ／Ａｕ、Ｎｉ／Ａｕ、Ａｕ単層等を用いてもよい。
【００３９】
本実施の形態の端面入射型フォトダイオードでは、半絶縁ＩｎＰ性基板１の凹部４０底面に形成された活性領域Ａｃと凹部４０内側面のＮクラッド層２との間に空隙を有し、そして凹部４０内のＰ窓層３２と半絶縁ＩｎＰ性基板１表面とに形成されたＰ側電極１３ａは、空隙Ｇを跨いで形成された空中配線１５によって互に連結されている。
【００４０】
従って、Ｐ側電極１３ａの空中配線１５の直下は比誘電率１．０の空気で絶縁されているので、寄生容量を大幅に低減でき、１０ギガビット以上の高速応答性が得られる。
【００４１】
さらに、その製造方法においては、Ｐ窓層３２と半絶縁ＩｎＰ性基板１との表面が同一平面上に形成され、且つ空隙Ｇおよび深溝部分には充填物５０が埋め込まれているので、電極形成の際には段差が発生せず、段切れ等の発生のない形状の安定した空中配線を含む電極が容易に得られ、且つ寄生容量を大幅に低減でき１０ギガビット以上の高速応答性を有するデバイス構造を提供できる。
【００４２】
（第２の実施の形態）
次に、本発明の第２の実施の形態に係わる半導体受光素子について、図４を参照して説明する。図４は本発明の第２の実施の形態の端面入射型フォトダイオードの断面図である。
【００４３】
本実施の形態は、第１の実施の形態とアロイ電極１１ｂ，１１ｃの形状が異なり、それ以外の構成については同じであり、同一部分には同一符号を付して説明は省略する。
【００４４】
図４に示すように、本実施の形態の端面入射型フォトダイオードでは、アロイ電極１１ｂ、１１ｃが凹部４０両側の半絶縁性ＩｎＰ基板１表面部のＮクラッド層２から凹部４０底面のＮクラッド層２まで延在形成されている。そして凹部４０両側のＮ側電極１３ｂ、１３ｃが半絶縁性ＩｎＰ基板１上のアロイ電極１１ｂ、１１ｃ部分に形成されている。
【００４５】
本実施の形態の端面入射型フォトダイオードでは、アロイ電極１１ｂ、１１ｃが凹部４０両側の半絶縁性ＩｎＰ基板１表面部のＮクラッド層２から凹部４０底面まで延在形成されているため、Ｎ側電極１３ｂ、１３ｃの配線抵抗が第１の実施形態よりさらに低減でき、高速応答性が得られる。
【００４６】
（第３の実施の形態）
次に、本発明の第３の実施の形態に係わる半導体受光素子について、図５を参照して説明する。この第３の実施の形態は、本発明をノンアロイ型の端面入射型フォトダイオードに適用した例である。図５は本発明の第３の実施の形態のノンアロイ型の端面入射型フォトダイオードの断面図である。
【００４７】
本実施の形態は、第１の実施の形態とは、Ｎクラッド層２とＰ窓層３２の構造を異ならしめてアロイ電極１１ａ、１１ｂを省いた点で異なり、それ以外の構成については同じであり、同一部分には同一符号を付して説明は省略する。
【００４８】
図５に示すように、本実施の形態のノンアロイ型の端面入射型フォトダイオードでは、Ｎクラッド層２に代えてＮ＋−ＩｎＰからなる高濃度Ｎクラッド層２ａを形成し、またＰ窓層３２に代えてＰ＋−ＩｎＰからなる高濃度Ｐ窓層３２ａを形成して、ＡｕＺｎからなるアロイ電極１１ａとＡｕＧｅＮｉからなるアロイ電極１１ｂ、１１ｃを省いている。
【００４９】
本実施の形態のノンアロイ型の端面入射型フォトダイオードでは、Ｎクラッド層２とＰ窓層３２を高濃度にすることにより、高速応答性を含め性能を低下することなく、アロイ電極１１ａ、１１ｂ、１１ｃを形成する工程を省くことができ、第１の実施の形態よりも製造コストを低減できる。
【００５０】
（第４の実施の形態）
次に、本発明の第４の実施の形態に係わる半導体受光素子について、図６を参照して説明する。この第４の実施の形態は、本発明を端面入射型ＰＩＮフォトダイオードに適用した例である。図６は本発明の第４の実施の形態に係わる端面入射型ＰＩＮフォトダイオードを示す断面図である。
【００５１】
本実施の形態は、第１の実施の形態とは、活性領域の構造が異なりそれ以外の構成については同一である。
【００５２】
図６に示すように、本実施の形態の端面入射型ＰＩＮフォトダイオードは、半絶縁性ＩｎＰ基板１表面部分に深さ３ｕｍを有する凹部４０が形成されている。この凹部４０は、半絶縁性ＩｎＰ基板１の一側端から相対向する他側端方向に形成され、一側端で開放されている。この凹部４０の底面から凹部４０両側の半絶縁性ＩｎＰ基板１表面まで第１半導体層としてのＮ−ＩｎＰからなるＮクラッド層２が延在形成されている。
【００５３】
そして、第２半導体層としてＮ−ＩｎＡｌＧａＡｓからなるガイド層３、ｉ−ＩｎＧａＡｓからなる光吸収層４および第３半導体層としてのＰ−ＩｎＰからなるＰクラッド層５が凹部４０の内側面のＮクラッド層２との間に空隙Ｇを形成するように、順次、選択的に積層形成されている。
【００５４】
このＰクラッド層５表面には、ＡｕＺｎからなるアロイ電極１１ａが形成され、また、凹部４０内からひきだされた半絶縁性ＩｎＰ基板１表面上のＮクラッド層２表面には、ＡｕＧｅＮｉからなるアロイ電極１１ｂ、１１ｃが形成されている。
【００５５】
このアロイ電極１１ａ、１１ｂ、１１ｃを除く半絶縁性ＩｎＰ基板１、Ｎクラッド層２、ガイド層３、光吸収層４およびＰクラッド層５上には、パッシベーション膜として窒化シリコン膜１０が形成されている。
【００５６】
そして、アロイ電極１１ｂ、１１ｃ上には、第１電極としてのＴｉ／Ｐｔ／ＡｕからなるＮ側電極１３ｂ、１３ｃが形成されている。
【００５７】
また、このアロイ電極１１ａ上には、第１電極としてのＴｉ／Ｐｔ／ＡｕからなるＰ側電極１３ａが形成され、そのＰ側電極１３ａの端子部分は、空隙Ｇを跨いで半絶縁性ＩｎＰ基板１上に窒化シリコン膜１０を介して形成されている。即ち、このＰ窓層３２および半絶縁性ＩｎＰ基板１上に形成されたＰ側電極１３ａは、空隙Ｇを跨いで形成された空中配線部分１５により互に連結される。
【００５８】
そして、この端面入射型ＰＩＮフォトダイオードでは、活性領域Ａｃは、Ｎクラッド層２、ガイド層３、光吸収層４およびＰクラッド層５とで構成され、図示していないが、凹部４０の開放端から信号光がこの活性領域Ａｃに直接信号光が入射する。
【００５９】
本実施の形態の端面入射型ＰＩＮフォトダイオードでは、半絶縁ＩｎＰ性基板１の凹部４０底面に形成された活性領域Ａｃと凹部４０内側面のＮクラッド層２との間に空隙Ｇを有し、そして凹部４０内のＰクラッド層５と半絶縁ＩｎＰ性基板１表面に形成されたＰ側電極１３ａは、空隙Ｇを跨いで形成された空中配線部分１５により互に連結されている。
【００６０】
従って、Ｐ側電極の空中配線１５直下は、比誘電率１．０の空気で絶縁されているので、第１の実施の形態と同様に、寄生容量を大幅に低減でき、１０ギガビット以上の高速応答性が得られる。
【００６１】
（第５の実施の形態）
次に、本発明の第５の実施の形態に係わる半導体受光素子について、図７を参照して説明する。この第５の実施の形態は、本発明を裏面入射型ＰＩＮフォトダイオードに適用した例である。図７は本発明の第５の実施の形態に係わる裏面入射型ＰＩＮフォトダイオードを示す断面図であり、図７（ａ）は裏面入射型ＰＩＮフォトダイオードの上面図、図７（ｂ）は図７（ａ）のＣ−Ｃ線に沿う拡大断面図、図７（ｃ）は図７（ａ）のＤ−Ｄ線に沿う拡大断面図である。
【００６２】
本実施の形態は、第４の実施の形態とは、活性領域Ａｃ（Ｎクラッド層２、ガイド層３、光吸収層４、Ｐクラッド層５）に対して信号光を半絶縁性ＩｎＰ基板１の裏面側から入射するように構成した点およびその製造工程において凹部の一側部を含む半絶縁性ＩｎＰ基板１の一側部を除去する工程を省いた点で異なり、それ以外の構成・工程については同一であり、同一部分には同一符号を付して説明は省略する。
【００６３】
図７に示すように、本実施の形態の裏面入射型ＰＩＮフォトダイオードは、凹部４０内にＮクラッド層２、ガイド層３、光吸収層４、Ｐクラッド層５からなる活性領域Ａｃを設け、凹部４０の両側の半絶縁性ＩｎＰ基板１上のＮクラッド層３表面にアロイ電極１１ｂ、１１ｃを介してＮ側電極１３ｂ、１３ｃを設け、活性領域Ａｃと凹部４０内側面のＮクラッド層２との間の空隙Ｇを跨いで凹部４０内のＰクラッド層５と半絶縁ＩｎＰ性基板１表面にＰ側電極１３ａを設けている。更にこの電極形成工程後に、半絶縁性ＩｎＰ基板１の裏面に鏡面処理を施して反射防止膜としての窒化シリコン膜１０ａを設け、半絶縁性基板１の裏面側から信号光を活性領域Ａｃに入射するようにしている。
【００６４】
本実施の形態の裏面入射型ＰＩＮフォトダイオードでは、活性領域Ａｃと凹部４０内側面のＮクラッド層２との間に空隙Ｇを有し、そして凹部４０内のＰクラッド層５と凹部４０の両側における半絶縁ＩｎＰ性基板１表面上のＮクラッド層２とに形成されたＰ側電極１３ａは、空隙Ｇを跨いで形成された空中配線部分１５により互に連結されている。
【００６５】
従って、Ｐ側電極の空中配線１５直下は、比誘電率１．０の空気で絶縁されているので、第１の実施の形態と同様に、寄生容量を大幅に低減でき、１０ギガビット以上の高速応答性が得られる。
【００６６】
以上、第１乃至第５の実施の形態では、フォトダイオードとＰＩＮフォトダイオードについて説明したが、この構造に限らず、光吸収層の上層または下層にフォトキャリアをアバランシェ増幅させるための倍増層を挿入したアバランシェ・フォトダイオード、あるいは光吸収層の上部にショットキー電極を設けたショットキーフォトダイオードであっても、同等の効果が得られる。
【００６７】
【発明の効果】
本発明によれば、寄生容量を低減し、高速応答性を有する半導体受光素子およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わる半導体受光素子を示す図であり、図１（ａ）は上面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿う拡大断面図、図１（ｃ）は図１（ａ）のＢ−Ｂ線に沿う拡大断面図。
【図２】本発明の第１の実施の形態に係わる半導体受光素子の製造方法を工程順に示す工程断面図。
【図３】本発明の第１の実施の形態に係わる半導体受光素子の製造方法を工程順に示す工程断面図。
【図４】本発明の第２の実施の形態に係わる半導体受光素子を示す断面図。
【図５】本発明の第３の実施の形態に係わる半導体受光素子を示す断面図。
【図６】本発明の第４の実施の形態に係わる半導体受光素子を示す断面図。
【図７】本発明の第５の実施の形態に係わる半導体受光素子を示す図であり、図７（ａ）は上面図、図７（ｂ）は図７（ａ）のＣ−Ｃ線に沿う拡大断面図、図７（ｃ）は図７（ａ）のＤ−Ｄ線に沿う拡大断面図。
【図８】従来の半導体受光素子を示す図であり、図８（ａ）は上面図、図８（ｂ）は図８（ａ）のＥ−Ｅ線に沿う拡大断面図、図８（ｃ）は図８（ａ）のＦ−Ｆ線に沿う拡大断面図。
【符号の説明】
１、１０１  半絶縁性ＩｎＰ基板
２、２ａ、１０２  Ｎクラッド層（第１半導体層）
３、１０３  ガイド層（第２半導体層）
４、１０４  光吸収層
５、１０５  Ｐクラッド層（第３半導体層）
１０、１０ａ、１１０  窒化シリコン膜
１１ａ、１１ｂ、１１ｃ、１１１ａ、１１１ｂ、１１１ｃ  アロイ電極
１３ａ、１１３ａ  Ｐ側電極（第２電極）
１３ｂ、１３ｃ、１１３ｂ、１１３ｃ  Ｎ側電極（第１電極）
１５  空中配線
３１  Ｐ層
３２、３２ａ  Ｐ窓層
４０  凹部
５０  ＢＣＢ樹脂
１１２  ポリイミド膜
Ａｃ  活性領域
Ｇ  空隙
【図１】
2004241609.tif 000003
【図２】
2004241609.tif 000004
【図３】
2004241609.tif 000005
【図４】
2004241609.tif 000006
【図５】
2004241609.tif 000007
【図６】
2004241609.tif 000008
【図７】
2004241609.tif 000009
【図８】
2004241609.tif 000010