(57)【要約】【課題】エミッタ接地回路を含む可変利得増幅回路において、信号の位相変化量を低減し、所期の増幅率により近い増幅率を得る。【解決手段】可変利得増幅回路１０では、トランジスタＴｒｉ並びに該トランジスタＴｒｉに接続される少なくとも一つのエミッタ抵抗Ｒｅｉｊおよびコレクタ抵抗Ｒｃｉを含むエミッタ接地回路１６−ｉを有する単位増幅回路１２−ｉが、縦列に複数接続される。各単位増幅回路１２−ｉは並列に複数のエミッタ抵抗Ｒｅｉｊを含み、各エミッタ抵抗Ｒｅｉｊの有効／無効をスイッチング素子ＳＷｉｊによって切り替える。単位増幅回路１２−ｉを縦列に複数段備えることで、各単位増幅回路１２−ｉのエミッタ抵抗Ｒｅｉｊを比較的小さくでき、その分、ＯＦＦされたスイッチング素子ＳＷｉｊの浮遊容量による悪影響を軽減できる。【選択図】　　　　図１
2004104634.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタ並びに該トランジスタに接続される少なくとも一つのエミッタ抵抗およびコレクタ抵抗を含むエミッタ接地回路を有する単位増幅回路が、縦列に複数接続され、
各単位増幅回路は該エミッタ抵抗とコレクタ抵抗との抵抗値比を選択的に可変設定自在であり、
前記選択的に設定される抵抗値比に基づいて定まる各単位増幅回路の増幅率の組み合わせにより複数レベルの増幅率を設定自在な可変利得増幅回路。
【請求項２】
前記単位増幅回路では、
エミッタ抵抗またはコレクタ抵抗のうち少なくともいずれか一方が複数並列に設けられ、
エミッタ抵抗またはコレクタ抵抗の有効／無効を切り替えるスイッチング素子が設けられることを特徴とする請求項１に記載の可変利得増幅回路。
【請求項３】
複数の単位増幅回路のスイッチング素子に接続され、該スイッチング素子による抵抗の有効／無効の切り替えを制御する制御信号を伝送する制御信号線を備えることを特徴とする請求項１または２に記載の可変利得増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は可変利得増幅回路に関し、特に、トランジスタ並びに該トランジスタに接続される少なくとも一つのエミッタ抵抗およびコレクタ抵抗を含むエミッタ接地回路によって増幅を行う回路に関する。
【０００２】
【従来の技術】
従来より、図５に示すような、トランジスタＴｒを含むエミッタ接地回路４２を備える増幅回路４０による信号電圧の増幅率Ａは、エミッタ抵抗をＲｅ（抵抗値）、コレクタ抵抗をＲｃ（抵抗値）としたとき、Ａ＝Ｒｃ／Ｒｅとなることが知られている（例えば非特許文献１参照。）。なお、図５の増幅回路４０では、インピーダンス整合のため、エミッタ接地回路４２の後段にエミッタフォロワ４４が設けられている。このエミッタフォロワ４４による信号電圧の増幅率は１である。
【０００３】
上記増幅回路４０の応用として、例えば図６に示すように、エミッタ抵抗の抵抗値Ｒｅを可変とすることで増幅率Ａを変更自在な可変利得増幅回路５０が考えられる。この可変利得増幅回路５０のエミッタ接地回路５２では、トランジスタＴｒ１のエミッタに複数の並列なエミッタ抵抗（Ｒｅ１〜ＲｅＮ）が接続されており、さらに各エミッタ抵抗（Ｒｅ１〜ＲｅＮ）と接地との間の接続／遮断を切り替えるスイッチング素子（ＳＷ１〜ＳＷＮ）が設けられている。このような構成によれば、スイッチング素子（ＳＷ１〜ＳＷＮ）を選択的に開閉することにより、可変利得増幅回路５０の増幅率Ａを変更することができる。例えば、スイッチング素子ＳＷ１のみを閉じ、それ以外のスイッチング素子（ＳＷ２〜ＳＷＮ）を開いたときは、エミッタ接地回路５２のエミッタ抵抗値Ｒｅはエミッタ抵抗Ｒｅ１の抵抗値（すなわちＲｅ１）となり、可変利得増幅回路５０の増幅率Ａは、Ａ＝Ｒｃ／Ｒｅ１となる。また、スイッチング素子ＳＷ２のみを閉じ、それ以外のスイッチング素子（ＳＷ１，ＳＷ３〜ＳＷＮ）を開いたときは、エミッタ抵抗Ｒｅ２の抵抗値（すなわちＲｅ２（≠Ｒｅ１））となり、可変利得増幅回路５０の増幅率Ａは、Ａ＝Ｒｃ／Ｒｅ２となる。このように、複数のスイッチング素子（ＳＷ１〜ＳＷＮ）の開閉を選択的に切り替えることにより、可変利得増幅回路５０の増幅率Ａを可変設定することができる。
【０００４】
【非特許文献１】
鈴木雅臣著「定本　トランジスタ回路の設計」ＣＱ出版社、１９９１年１２月２０日、ｐ．２９−５４
【０００５】
【発明が解決しようとする課題】
上記構成において、並列に設けたエミッタ抵抗の可変範囲を拡大することで、増幅率の可変範囲を拡大することができる。しかしながら、そのために並列に接続した抵抗の抵抗値を大きくすると、各スイッチング素子における浮遊容量成分の影響によって、所期の増幅率を得るのが難しくなる。これを図７および図８を参照して説明する。
【０００６】
ここでは、図７（ａ）に示すように、トランジスタＴｒ１のエミッタに並列な二つのエミッタ抵抗Ｒｅ１，Ｒｅ２が接続され、エミッタ抵抗Ｒｅ１を有効とするためのスイッチング素子ＳＷ１がＯＮされ、エミッタ抵抗Ｒｅ２を有効とするためのスイッチング素子ＳＷ２がＯＦＦされた回路の等価回路（図７（ｂ））によって考える。図７（ｂ）は、図７（ａ）の回路の破線枠内の等価回路である。ＯＮされたスイッチング素子ＳＷ１の抵抗値Ｒｓｗ１を０、ＯＦＦされたスイッチング素子ＳＷ２の浮遊容量をＣｓｗ２とすると、エミッタ側からみたインピーダンスＺは、
【数１】
2004104634.tif 000003
となる。図８（ａ）は、上記式（１）のインピーダンスＺとエミッタ抵抗Ｒｅ１との誤差ｄ（図８（ｂ）参照）が、エミッタ抵抗Ｒｅ１，Ｒｅ２の抵抗値に応じてどのように変化するかを示すグラフである（ただし、縦軸は｜ｄ／Ｒｅ１｜として表示。）。ここでは、信号の角振動数ω＝６７．９［ＭＨｚ］（周波数ｆ＝１０．８［ＭＨｚ］）、浮遊容量Ｃｓｗ２＝１．５［ｐＦ］とし、エミッタ抵抗Ｒｅ２が、１）Ｒｅ２＝１８［Ω］（○印）、２）Ｒｅ２＝１２０［Ω］（×印）の各場合について、エミッタ抵抗Ｒｅ１に対して誤差｜ｄ／Ｒｅ１｜がどのように変化するかを示している。このグラフから、エミッタ抵抗Ｒｅ１およびＲｅ２が大きい値となるほど、インピーダンスＺとエミッタ抵抗Ｒｅ１との誤差ｄが大きくなるのがわかる。つまり、図６のようにエミッタ抵抗（Ｒｅ１〜ＲｅＮ）が複数並列に接続される回路では、エミッタ抵抗（Ｒｅ１〜ＲｅＮ）の抵抗値が大きくなるほどＯＦＦされているスイッチング素子（ＳＷ１〜ＳＷＮ）の浮遊容量の影響が大きくなり、その結果、所期の増幅率Ａを得るのが難しくなる。その場合、エミッタ抵抗の抵抗値が制約されるため、結果として増幅率を大きくすることができなくなり、さらに、信号の位相の変化量が増大してしまう。
【０００７】
【課題を解決するための手段】
本発明にかかる可変利得増幅回路は、トランジスタ並びに該トランジスタに接続される少なくとも一つのエミッタ抵抗およびコレクタ抵抗を含むエミッタ接地回路を有する単位増幅回路が縦列に複数接続され、各単位増幅回路は該エミッタ抵抗とコレクタ抵抗との抵抗値比を選択的に可変設定自在であり、前記選択的に設定される抵抗値比に基づいて定まる各単位増幅回路の増幅率の組み合わせにより複数レベルの増幅率を設定自在である。
【０００８】
このような構成によれば、複数の単位増幅回路の増幅率の乗算値が可変利得増幅回路の増幅率となる。したがって、一つのエミッタ抵抗の抵抗値を可変とすることにより増幅率を可変とした上述の可変利得増幅回路に比べて、個々の単位増幅回路におけるエミッタ抵抗あるいはコレクタ抵抗の抵抗値の設定範囲を小さくすることができるから、スイッチング素子の浮遊容量による所期の増幅率に対する実増幅率の誤差を抑制することができ、また可変利得増幅回路に入力されることによって生じる信号の位相変化を抑制することができる。
【０００９】
また本発明にかかる可変利得増幅回路では、エミッタ抵抗またはコレクタ抵抗のうち少なくともいずれか一方が複数並列に設けられ、エミッタ抵抗またはコレクタ抵抗の有効／無効を切り替えるスイッチング素子が設けられるのが好適である。このような構成によれば、スイッチング素子の作動状態を切り替えることにより、増幅率を変更することができる。なお、増幅率の変更は、エミッタ抵抗（群）またはコレクタ抵抗（群）のいずれか一方あるいは両方に対応するスイッチング素子（群）を制御することで、実行することができる。
【００１０】
また本発明にかかる可変利得増幅回路では、複数の単位増幅回路のスイッチング素子に接続され、該スイッチング素子による抵抗の有効／無効の切り替えを制御する制御信号を伝送する制御信号線を備えるのが好適である。このような構成によれば、一つの制御信号線に供給した制御信号により、複数のスイッチング素子の作動状態を切り替えることができる。
【００１１】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図１を参照して説明する。図１は、本実施形態にかかる可変利得増幅回路１０の構成を示す回路図である。
【００１２】
図１に示すように、本実施形態にかかる可変利得増幅回路１０は、縦続に接続されたＮ個の単位増幅回路１２−ｉ（ｉ＝１，２，・・・，Ｎ，Ｎ：２以上の整数、以下の添字ｉにつき同じ。）を含み、それら単位増幅回路１２−ｉで入力端子ＩＮに入力された信号を増幅して出力端子ＯＵＴより出力する。なお、本実施形態では、第一段目の単位増幅回路１２−１の前段に、バイアス回路１４が設けられている。
【００１３】
各単位増幅回路１２−ｉは、エミッタ接地回路（共通エミッタ）１６−ｉおよびエミッタフォロワ（コレクタ接地回路）１８−ｉを含む。エミッタフォロワ１８−ｉの増幅率は１であるから、各単位増幅回路１２−ｉの増幅率Ａｉは、エミッタ接地回路１６−ｉの増幅率に等しく、Ａｉ＝Ｒｃｉ／Ｒｅｉである。ここに、Ｒｃｉは、エミッタ接地回路１６−ｉのコレクタ抵抗の抵抗値、また、Ｒｅｉは、エミッタ接地回路１６−ｉのエミッタ抵抗の抵抗値である。
【００１４】
エミッタ接地回路１６−ｉは、それぞれ、トランジスタＴｒｉ、コレクタ抵抗Ｒｃｉ、およびエミッタ抵抗Ｒｅｉｊ（ｊ＝１，２，・・・Ｍ，Ｍ：２以上の整数、以下の添字ｊにつき同じ。）を含む。コレクタ抵抗Ｒｃｉは、各トランジスタＴｒｉのコレクタと共通電源端子Ｖｃｃとの間に設けられ、エミッタ抵抗Ｒｅｉｊは、各トランジスタＴｒｉのエミッタとグラウンドとの間に設けられる。増幅処理の対象としての信号（正電圧側）はトランジスタＴｒｉのゲートに入力され、該トランジスタＴｒｉによって増幅された信号がコレクタから出力される。
【００１５】
エミッタ接地回路１６−ｉのエミッタ抵抗値Ｒｅｉは、可変設定自在となっている。具体的には、エミッタ接地回路１６−ｉは、複数の並列なエミッタ抵抗Ｒｅｉｊと、各エミッタ抵抗Ｒｅｉｊの有効／無効を切り替えるスイッチング素子ＳＷｉｊとを備える。エミッタ接地回路１６−ｉの増幅率Ａｉは、有効となるエミッタ抵抗Ｒｅｉｊによって決まる。例えば、エミッタ接地回路１６−１においてエミッタ抵抗Ｒｅ１１のみが有効となった場合、そのエミッタ接地回路１６−１のエミッタ抵抗値Ｒｅ１は、Ｒｅ１＝Ｒｅ１１となり、増幅率Ａ１は、Ａ１＝Ｒｃ１／Ｒｅ１１となる。各エミッタ接地回路１６−ｉの増幅率Ａｉの可変範囲（ダイナミックレンジ）および増幅率Ａｉのレベル（値）は、コレクタ抵抗Ｒｃｉに対して複数のエミッタ抵抗Ｒｅｉｊの抵抗値をどのように設定するかによって決まる。
【００１６】
スイッチング素子ＳＷｉｊは、例えば、制御部２０より出力される制御信号によって駆動され、対応するエミッタ抵抗Ｒｅｉｊと接地との間の回路の開閉を切り替える。具体的には、例えば、スイッチング素子ＳＷｉｊはトランジスタとして構成され、そのゲートが、制御部２０から伸びる複数の制御信号線（２２ａ〜２２ｃ）のうち少なくとも一つに接続される。そして、スイッチング素子ＳＷｉｊのゲートに、接続された制御信号線（２２ａ〜２２ｃ）のうちいずれかを介して回路を開く制御信号（例えば所定電圧（例えば５Ｖ）の電圧信号）が入力されたときには、スイッチング素子ＳＷｉｊは回路を閉じて対応するエミッタ抵抗Ｒｅｉｊを有効とする。他方、回路を開く制御信号が入力されないときにはスイッチング素子ＳＷｉｊは回路を開き対応するエミッタ抵抗Ｒｅｉｊを無効とする。この前記回路を開く制御信号が入力されない状態は、回路を閉じる制御信号（例えば所定電圧（例えば０Ｖ）の電圧信号）が入力された状態と言うこともできる。なお、各エミッタ接地回路１６−ｉでは、少なくとも一つのエミッタ抵抗Ｒｅｉｊが必ず有効となるように制御される。
【００１７】
本実施形態では、どの制御信号線（２２ａ〜２２ｃ）に制御信号を入力するかによって、縦続に配置された各エミッタ接地回路１６−ｉにおいて有効とするエミッタ抵抗Ｒｅｉｊを選択できるようになっている。すなわち、制御信号線（２２ａ〜２２ｃ）に入力される制御信号が、それぞれ、各単位増幅回路１２−ｉにおける増幅率Ａｉおよびその増幅率Ａｉの積としての可変利得増幅回路１０の増幅率Ａ（総増幅率；Ａ＝Ａ１×Ａ２×・・・×Ａｉ×・・・×ＡＮ）を決定づけることになる。図１の可変利得増幅回路１０では、全ての制御信号線（２２ａ〜２２ｃ）は、それぞれ、各エミッタ接地回路１６−ｉ（単位増幅回路１２−ｉ）について少なくとも一つのスイッチング素子ＳＷｉｊに接続されている。そして、制御信号線（２２ａ〜２２ｃ）に入力された制御信号により、各エミッタ接地回路１６−ｉにおいて、その制御信号線（２２ａ〜２２ｃ）に対応するスイッチング素子ＳＷｉｊがＯＮされ、少なくとも一つのエミッタ抵抗Ｒｅｉｊが有効となる。なお、各制御信号線（２２ａ〜２２ｃ）において、複数のスイッチング素子ＳＷｉｊについての共用区間２４から分岐された分岐区間２６−ｉには、共用区間２４側からスイッチング素子ＳＷｉｊ側への電流の通過のみを許容するダイオード３０が設けられており、これにより、一の制御信号線（２２ａ〜２２ｃ）に供給された制御信号が分岐区間２６−ｉを介して他の制御信号線（２２ａ〜２２ｃ）に漏洩するのが防止される。
【００１８】
なお、各エミッタ接地回路１６−ｉには、エミッタ抵抗Ｒｅｉｊと直列にバイアス調整回路２８−ｉｊが設けられている。バイアス調整回路２８−ｉｊは、抵抗ＲｂｉｊとコンデンサＣｂｉｊとを並列に備える。抵抗Ｒｂｉｊの抵抗値は、トランジスタＴｒｉのエミッタと接地との間の並列な複数の回路の各抵抗値Ｒｉｊ（＝Ｒｅｉｊ＋Ｒｂｉｊ）が、トランジスタＴｒｉ毎に全て同じ値となるように設定されている。
【００１９】
エミッタフォロワ１８−ｉは、トランジスタＴｒｆｉ、ゲート抵抗およびエミッタ抵抗を含み、トランジスタＴｒｆｉのゲートが、ゲート抵抗を介してエミッタ接地回路１６−ｉのトランジスタＴｒｉのコレクタに接続されている。このエミッタフォロワ１８−ｉにより、インピーダンス整合が図られている。
【００２０】
次に、本実施形態にかかる可変利得増幅回路１０の一実施例としての可変利得増幅回路１０ｂについて図２〜図４を参照して説明する。図２は、本実施形態にかかる可変利得増幅回路１０ａの一実施例を示す回路図、図３は、図２の各制御信号線（２２ａ〜２２ｎ）にスイッチング素子（ＳＷ１１〜ＳＷ３３）を閉じる制御信号を入力したときに、各単位増幅回路（１２−１〜１２−３）において有効となるエミッタ抵抗（Ｒｅ１１〜Ｒｅ３３）および増幅率（Ａ１〜Ａ３）と可変利得増幅回路１０ａの総増幅率Ａ（利得）とを示す図、また図４は、可変利得増幅回路１０ａで実現可能な各利得（増幅率）に対する位相差（実験値）を示す図である。なお、図２の回路図中、各抵抗の近傍の（）内に表記した数字は、その抵抗の抵抗値［Ω］である。
【００２１】
図２に示すように、可変利得増幅回路１０ａは、縦続に（直列に）接続された合計三段の単位増幅回路（１２−１〜１２−３）を備える。各単位増幅回路（１２−１〜１２−３）には、それぞれ、三つの並列なエミッタ抵抗（Ｒｅ１１〜Ｒｅ３３）が設けられるととともに、各エミッタ抵抗（Ｒｅ１１〜Ｒｅ３３）の有効／無効を切り替えるスイッチング素子（ＳＷ１１〜ＳＷ３３）が設けられる。この例でも、スイッチング素子（ＳＷ１１〜ＳＷ３３）は、エミッタ抵抗（Ｒｅ１１〜Ｒｅ３３）と接地との間に設けられている。また、各単位増幅回路（１２−１〜１２−３）には、バイアス調整回路（２８−１１〜２８−３２）が設けられており、同じトランジスタ（Ｔｒ１〜Ｔｒ３）に接続される並列な複数の回路については、エミッタ抵抗（Ｒｅ１１〜Ｒｅ３３）とバイアス抵抗（Ｒｂ１１〜Ｒｂ３３）との抵抗値の合計が同じとなるように調整されている。
【００２２】
複数の制御信号線２２ａ〜２２ｎのいずれかに選択的にスイッチング素子（ＳＷ１１〜ＳＷ３３）を有効とする制御信号を入力することにより、複数レベルの増幅率を設定することができる。そして、図３および図４から、可変利得増幅回路１０ａにおいて、各エミッタ抵抗（Ｒｅ１１〜Ｒｅ３３）およびコレクタ抵抗（Ｒｃ１〜Ｒｃ３）の抵抗値を適切に設定し、かつ制御信号線（２２ａ〜２２ｎ）を適切に接続することで、増幅率Ａの可変設定範囲および該可変設定範囲におけるレベル設定（設定可能な増幅率Ａの分布）を調整することができるのが理解できよう。なお、コレクタ抵抗値Ｒｃｉとエミッタ抵抗値Ｒｅｉとの比が１より小さくなる抵抗値の組み合わせによれば、可変利得増幅回路１０ａを減衰器として用いることができる。また、制御信号線（例えば２２ｌ〜２２ｎ）を一つの単位増幅回路中（１２−１〜１２−３）で複数のスイッチング素子（ＳＷ１１〜ＳＷ３３）に接続しておき、一つの単位増幅回路中（１２−１〜１２−３）で複数の並列なエミッタ抵抗（Ｒｅ１１〜Ｒｅ３３）が共に有効となるようにすることもできる。
【００２３】
この例では、可変利得増幅回路１０ａの総増幅率Ａをディジタルデータとして取り扱うことができるようになる。例えば、制御信号を、制御信号線（２２ａ〜２２ｎ）の合計本数に等しい数（この例では１３）のビットを含み、スイッチング素子（ＳＷ１１〜ＳＷ３３）を有効とする制御信号を入力する制御信号線（２２ａ〜２２ｎ）に対応するビットを「１」とし、それ以外のビットを「０」とするディジタルデータとすればよい。その場合、スイッチング素子（ＳＷ１１〜ＳＷ３３）を有効とする制御信号を制御信号線２２ａのみに入力する場合における総増幅率１５．２（利得：２３．６［ｄＢ］）に対応するディジタルデータは「１００００００００００００」となり、制御信号線２２ｂのみに入力する場合における総増幅率１０．５（利得：２０．４［ｄＢ］）に対応するディジタルデータは「０１０００００００００００」となる。このように、総増幅率Ａをディジタルデータとして取り扱うのは、可変利得増幅回路１０，１０ａにおいてその総増幅率Ａで増幅した信号またはそれに関連する他の信号を、その総増幅率Ａに基づいてディジタル処理（例えばディジタル信号の増幅処理や減衰処理等）するような場合や、総増幅率Ａの設定履歴をメモリ等に保存しておくような場合等に、特に便利である。
【００２４】
また、図２の可変利得増幅回路１０ａによれば、各単位増幅回路（１２−１〜１２−３）において並列構成するエミッタ抵抗（Ｒｅ１１〜Ｒｅ３３）の抵抗値を比較的小さくし、かつその数を比較的少なくすることができるから、図４に示すように、ＯＦＦ状態のスイッチング素子（ＳＷ１１〜ＳＷ３３）の浮遊容量によって生じる位相変化を抑制することができる。総増幅率あるいは総減衰率の誤差についても小さく抑えることができる。
【００２５】
以上、本発明の好適な実施形態および実施例について説明したが、本発明は上記実施形態および実施例には限定されず、種々の変形が可能である。例えば、上記実施形態および実施例では、いずれも、各単位増幅回路においてエミッタ抵抗のみを複数並列に配置してスイッチング素子によりその抵抗値が可変となるようにしたが、これに替えてコレクタ抵抗のみを複数並列に配置してスイッチング素子によりその抵抗値が可変となるようにしてもよいし、エミッタ抵抗およびコレクタ抵抗の双方を複数並列に配置してスイッチング素子により双方の抵抗値が可変となるようにようにしてもよい。また、単位増幅回路の段数、各単位増幅回路におけるエミッタ抵抗やコレクタ抵抗の数、抵抗値、増幅率の可変範囲や分布等も、上記実施形態および実施例には限定されず、用途に応じて種々の値に設定することが可能である。また、上記実施形態および実施例では、抵抗を有する並列な回路の全てにその回路を開閉するスイッチング素子が設けられたが、必ずしもその必要はない。ただしその場合、スイッチング素子の設けられない回路の抵抗は常に有効となる。
【図面の簡単な説明】
【図１】本発明の実施形態にかかる可変利得増幅回路の回路図である。
【図２】本発明の実施形態にかかる可変利得増幅回路の回路構成の一例を示す図である。
【図３】図２の可変利得増幅回路において各制御信号線に入力される制御信号に対する各単位増幅回路の増幅率および可変利得増幅回路の増幅率の設定例を示す図である。
【図４】図２の可変利得増幅回路で設定される利得の分布および各利得における信号の位相変化量を示す図である。
【図５】従来のエミッタ接地回路を含む増幅回路の回路図である。
【図６】従来のエミッタ接地回路を含む可変利得増幅回路の回路図である。
【図７】図６の可変利得増幅回路の一例（ａ）およびその回路の一部の等価回路（ｂ）を示す図である。
【図８】図６の等価回路において可変利得増幅回路の利得に対する位相の変化量（ａ）および所期の抵抗値と実際のインピーダンスとの誤差（ｂ）を示す図である。
【符号の説明】
１０，１０ａ　可変利得増幅回路、１２　単位増幅回路、１４　バイアス回路、１６　エミッタ接地回路、１８　エミッタフォロワ、２０　制御部、２２ａ〜２２ｎ　制御信号線、２８−ｉｊ　バイアス調整回路、３０　ダイオード、Ｒｅｉエミッタ抵抗値、Ｒｅｉｊ　エミッタ抵抗（エミッタ抵抗値）、Ｒｃｉ　コレクタ抵抗（コレクタ抵抗値）、ＳＷｉｊ　スイッチング素子、Ｔｒｉ，Ｔｒｆｉ　トランジスタ。
【図１】
2004104634.tif 000004
【図２】
2004104634.tif 000005
【図３】
2004104634.tif 000006
【図４】
2004104634.tif 000007
【図５】
2004104634.tif 000008
【図６】
2004104634.tif 000009
【図７】
2004104634.tif 000010
【図８】
2004104634.tif 000011