(57)【要約】【課題】Ａｌ／Ｃｒ積層膜のパターン形成時の、Ｃｒ膜のエッチングの際に発生するエッチング阻害や、エッチング時間過多によるフォトレジストの剥れを回避する。【解決手段】ガラス基板１上にＣｒ膜２を成膜する。次に、Ｏ２プラズマ処理等を施し、Ｃｒ膜２表面上に薄い酸化層３を形成する。次に、Ａｌ膜４を成膜し、フォトレジスト５をパターニングする。次に、レジスト５をマスクにしてＡｌ膜４をウェットエッチングする。テーパー形状は隣酸，硝酸，酢酸の混酸エッチング液の組成比を硝酸と酢酸濃度の和を１６ｗｔ％以上とすることにより実現される。最後にＣｒウェットエッチングの前に、フォトレジストを剥離除去し、Ａｌ膜４をマスクとして酸化層３及びＣｒ膜２をウェットエッチングする。【選択図】      図２
2004241395.tif 000002
【特許請求の範囲】
【請求項１】
基板上にＣｒまたはＣｒ合金膜とＡｌまたはＡｌ合金膜を順次成膜して積層膜とし、この積層膜上にフォトレジストをパターン形成した後、前記ＡｌまたはＡｌ合金膜をウェットエッチングし、前記ＣｒまたはＣｒ合金膜をウェットエッチング、またはウェットエッチングとドライエッチングによりエッチングする積層膜のパターン形成方法において、前記ＣｒまたはＣｒ合金膜の表面を酸化することを特徴とする積層膜のパターン形成方法。
【請求項２】
前記ＣｒまたはＣｒ合金膜の表面酸化は、反応性スパッタ、Ｏ２プラズマ処理、アニールの何れかの方法で行うことを特徴とする請求項１記載の積層膜のパターン形成方法。
【請求項３】
基板上にＣｒまたはＣｒ合金膜とＡｌまたはＡｌ合金膜を順次成膜して積層膜とし、この積層膜上にフォトレジストをパターン形成した後、前記ＡｌまたはＡｌ合金膜をウェットエッチングし、前記ＣｒまたはＣｒ合金膜をウェットエッチング、またはウェットエッチングとドライエッチングによりエッチングする積層膜のパターン形成方法において、前記ＡｌまたはＡｌ合金膜をエッチングした後、前記フォトレジストを剥離除去し，前記ＡｌまたはＡｌ合金膜をマスクとして前記ＣｒまたはＣｒ合金膜をエッチングすることを特徴とする積層膜のパターン形成方法。
【請求項４】
前記ＡｌまたはＡｌ合金膜のウェットエッチングを燐酸，硝酸、酢酸の混酸で行い、前記硝酸と酢酸の濃度の和を１６ｗｔ％以上とすることを特徴とする請求項１乃至３の何れか一項に記載の積層膜のパターン形成方法。
【請求項５】
前記ＣｒまたはＣｒ合金膜をウェットエッチングとドライエッチングによりエッチングする積層膜のパターン形成方法において、前記ＣｒまたはＣｒ合金膜を塩素系ガスでドライエッチングした後、前記ＡｌまたはＡｌ合金膜の側面に付着した前記塩素ガスを除去する工程を有することを特徴とする、請求項１乃至４の何れか一項に記載の積層膜のパターン形成方法。
【請求項６】
前記ＣｒまたはＣｒ合金膜と前記ＡｌまたはＡｌ合金膜がこの順に積層した配線電極において、前記ＣｒまたはＣｒ合金膜表面に酸化層を有することを特徴とする積層配線電極。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ合金）と高融点金属の積層膜のパターン形成方法及び積層配線電極に関し、特にクロム（Ｃｒ）またはクロム合金（Ｃｒ合金）上にＡｌまたはＡｌ合金を積層した積層膜のパターン形成方法において、Ｃｒ（合金）膜のエッチングの際に発生するエッチング阻害や、エッチング時間過多によるレジスト膜剥れを回避する積層膜のパターン形成方法及び積層配線電極に関する。
【０００２】
【従来の技術】
従来、薄膜トランジスタ（ＴＦＴ）をスイッチング素子に用いた液晶表示装置では、走査線や信号線に配線遅延が生じると、書き込みやクロストーク等の問題が生じる。特に大型高精細の液晶表示装置では、この問題を回避するため、走査線や信号線に低抵抗配線が用いられる。低抵抗配線としては、ＡｌまたはＡｌ合金が広く用いられるが、半導体層や透明導電膜とのオーミックコンタクトを確保するため、通常高融点金属と積層し、例えば、高融点金属（上層）／Ａｌ（下層）やＡｌ／高融点金属の２層配線や高融点金属／Ａｌ／高融点金属の３層配線が用いられている。
【０００３】
例えば、高融点金属にＣｒ膜を用い、Ｃｒ膜上にＡｌ膜を積層したＡｌ／Ｃｒ積層配線の製造方法及びこれを薄膜トランジスタアレイ基板（ＴＦＴ基板）に適用した技術が特許文献１に開示されている。図９に示すように、基板１０１上に第１の金属膜（Ｃｒ膜）１０２と第１の金属膜とは異なる第２の金属膜（Ａｌ膜）１０３を順次成膜し、第２の金属膜１０３上に所望のフォトレジスト１０４のパターンを形成し、このフォトレジスト１０４をマスクとして、第２の金属膜を選択的にエッチングする第１のエッチング液で第２の金属膜１０３をエッチングし（図９（ａ））、続いて、第１の金属膜を選択的にエッチングする第２のエッチング液で第１の金属膜１０２をエッチングし（図９（ｂ））、さらに、第１のエッチング液で第２の金属膜１０３をサイドエッチングして（図９（ｃ））、最後に、フォトレジスト１０４を除去する（図９（ｄ））。このとき、第２の金属膜１０３のサイドエッチング量を第１の金属膜１０２の端部から０．５μｍ以上とする。これより、次に積層される画素電極等の導電膜との段差接続性を向上させ、ＴＦＴ基板の歩留や品質を向上させることができるというものである。
【０００４】
【特許文献１】
特開平４−１５５３１５（第３−４頁、第１図，第２図（ａ））
【０００５】
【発明が解決しようとする課題】
上述した従来の積層膜のパターン形成方法においては、本発明者の実験によると、第２の金属膜（Ａｌ膜）のエッチング後、第１の金属膜（Ｃｒ膜）のエッチングが阻害され、エッチングレートが極端に遅くなることが判明した。また、このため、第１の金属膜（Ｃｒ膜）のエッチングを長時間行っていると、フォトレジストと第２の金属膜（Ａｌ膜）の界面にエッチング液がしみ込み、フォトレジストが剥がれて、エッチング装置を汚染するという問題があることがわかった。第１の金属膜（Ｃｒ膜）のエッチングが阻害される理由は、Ｃｒ膜のエッチング液中で、第１の金属膜（Ｃｒ膜）と第２の金属膜（Ａｌ膜）間の異種金属接触電位差がＡｌ膜をエッチングする様に働くためと考えられる。
【０００６】
従って、本発明の目的は、低抵抗配線であるＡｌ／Ｃｒ積層膜のパターン形成方法において、Ｃｒ膜のエッチングの際に発生するエッチング阻害や、エッチング時間過多によるフォトレジストの剥れを回避する製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の積層膜のパターン形成方法は、基板上にＣｒまたはＣｒ合金膜とＡｌまたはＡｌ合金膜を順次成膜して積層膜とし、この積層膜上にフォトレジストをパターン形成した後、前記ＡｌまたはＡｌ合金膜をウェットエッチングし、前記ＣｒまたはＣｒ合金膜をウェットエッチング、またはウェットエッチングとドライエッチングによりエッチングする積層膜のパターン形成方法において、前記ＣｒまたはＣｒ合金膜の表面を酸化することを特徴とする。
また、前記ＣｒまたはＣｒ合金膜の表面酸化は、反応性スパッタ、Ｏ２プラズマ処理、アニールの何れかの方法で行うことを特徴とする。
また、基板上にＣｒまたはＣｒ合金膜とＡｌまたはＡｌ合金膜を順次成膜して積層膜とし、この積層膜上にフォトレジストをパターン形成した後、前記ＡｌまたはＡｌ合金膜をウェットエッチングし、前記ＣｒまたはＣｒ合金膜をウェットエッチング、またはウェットエッチングとドライエッチングによりエッチングする積層膜のパターン形成方法において、前記ＡｌまたはＡｌ合金膜をエッチングした後、前記フォトレジストを剥離除去し，前記ＡｌまたはＡｌ合金膜をマスクとして前記ＣｒまたはＣｒ合金膜をエッチングすることを特徴とする。
また、前記ＡｌまたはＡｌ合金膜のウェットエッチングを燐酸，硝酸、酢酸の混酸で行い、前記硝酸と酢酸の濃度の和を１６ｗｔ％以上とすることを特徴とする。
また、前記ＣｒまたはＣｒ合金膜をウェットエッチングとドライエッチングによりエッチングする積層膜のパターン形成方法において、前記ＣｒまたはＣｒ合金膜を塩素系ガスでドライエッチングした後、前記ＡｌまたはＡｌ合金膜の側面に付着した前記塩素ガスを除去する工程を有することを特徴とする
また、本発明による積層配線電極は、前記ＣｒまたはＣｒ合金膜と前記ＡｌまたはＡｌ合金膜がこの順に積層した配線電極において、前記ＣｒまたはＣｒ合金膜表面に酸化層を有することを特徴とする。
【０００８】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。図１、図２は本発明の第１の実施形態の積層膜のパターン形成方法を示す工程断面図である。本実施形態は、まず，図１（ａ）に示すように、ガラスや半導体の基板１上にスパッタによりＣｒ膜またはＣｒ合金膜２を約７０ｎｍ成膜する。次に、図１（ｂ）に示すように、Ａｌ膜成膜の前に一度スパッタ装置から基板を取り出し、プラズマエッチ（ＰＥモード）構成のドライエッチ装置等を使ってＯ２プラズマ処理を施し、Ｃｒ（合金）膜２表面上に１０ｎｍ〜５０ｎｍ程度の酸化層３を形成する。その次に、図１（ｃ）に示すように、スパッタによりＡｌ膜またはＡｌ合金膜４を約３００ｎｍ成膜し、続いて、図１（ｄ）に示すようにフォトリゾグラフィーにより所望のパターンにフォトレジスト５をパターニングする。
【０００９】
次に、図２（ａ）に示すように、フォトレジスト５をマスクにして燐酸と酢酸と硝酸との混酸でＡｌ（合金）膜４をウェットエッチングする。Ａｌ膜側面のテーパー形状は、エッチング液の組成比調整で実現される。燐酸と酢酸と硝酸の組成比は、硝酸と酢酸濃度の和が１６ｗｔ％以上になるようにする。例えば、燐酸６０ｗｔ％、硝酸１２ｗｔ％、酢酸１２ｗｔ％、残り水の組成のエッチング液を用いる。
【００１０】
最後に、図２（ｂ）に示すように、フォトレジスト５を剥離除去し、続いて、図２（ｃ）に示すように、Ａｌ（合金）膜４をマスクにして酸化層３とＣｒ（合金）膜２を硝酸第２セリウムアンモニウムと硝酸の混合液でウェットエッチングして、Ｃｒ（合金）膜２とＡｌ（合金）膜４の積層パターンが形成される。Ｃｒ（合金）膜２のエッチングは、オーバーエッチングの時間をできるだけ短くし、Ａｌ（合金）膜４の端部からのサイドエッチングを抑制する。
【００１１】
次に、上記で説明した表面酸化処理及びエッチング条件の具体例を示す。
（１）Ｃｒ膜表面の酸化のためのＯ２プラズマ処理
エッチングモード：ＰＥモード（プラズマエッチングモード）
圧力：１３３〜２６０（Ｐａ）、Ｏ２流量：４００（ｓｃｃｍ）付近、
放電パワー：８００〜１５００（Ｗ）、放電時間：６０（秒）
（２）各膜のウェットエッチング処理条件
▲１▼Ａｌ（合金）膜のウェットエッチング：その時点での薬液劣化における、目的の膜厚をエッチオフする処理時間の０．５倍以上１倍未満。
▲２▼Ｃｒ（合金）膜のウェットエッチング：その時点での薬液劣化における、目的の膜厚をエッチオフする処理時間の２〜３倍程度。
【００１２】
ここでは、Ｃｒ（合金）膜表面への酸化処理方法として、Ｏ２プラズマ処理の方法について述べたが、Ｃｒスパッタ終期のＯ２ガス導入による反応性スパッタや、大気アニール処理によってもよい。しかし、単なる大気開放による自然酸化や、洗浄、剥離処理による酸化は、酸化層の厚さが１０ｎｍ未満なので、適さない。また、Ｃｒ（合金）膜のエッチングはウェットエッチングする方法を述べたが、ウェットエッチングとドライエッチングを併用してもよい。この場合の処理条件の具体例を示す。
▲１▼Ｃｒ（合金）膜のウェットエッチング：
その時点での薬液劣化における、目的の膜厚をエッチオフする処理時間の１．０〜１．５倍程度（膜厚の半分程度をエッチング）。
▲２▼Ｃｒ（合金）膜のドライエッチング：
圧力：４０．０（Ｐａ）
ガス流量：ＣＬ２／Ｏ２／Ｈｅ＝４５０／２７０／１３５（ｓｃｃｍ）
放電パワー：１６００（Ｗ）
放電時間：ジャストエッチ時間＋オーバーエッチ時間３０（秒）
▲３▼アフターコロージョン処理
以下の処理を前記▲２▼の後に連続して実施する。
１ステッフ゜目：
圧力：６．６７（Ｐａ）
ガス流量：ＣＦ４／Ｏ２＝１１０／９９０（ｓｃｃｍ）
放電パワー：０（Ｗ）
放電時間：７０（秒）
２ステッフ゜目：
圧力：６．６７（Ｐａ）
ガス流量：ＣＦ４／Ｏ２＝８０／７２０（ｓｃｃｍ）
放電パワー：１０００（Ｗ）
放電時間：６０（秒）
ここで、アフターコロージョン処理は、Ｃｒ（合金）膜のドライエッチング時にＡｌ（合金）膜表面に付着した塩素（Ｃｌ２）ガスを除去し，基板をドライエッチング装置から取り出した際、空気中の水分と反応して生成された塩酸によりＡｌ（合金）膜が腐食することを防止するために行うものである。
【００１３】
以上のように、Ａｌ（合金）成膜前にＣｒ（合金）膜表面に酸化処理を施すことにより、Ｃｒウェットエッチングの阻害となるＣｒ（合金）とＡｌ（合金）との異種金属接触電位差による電池効果を、エッチング可能なレベルにまで低減させることができる。また、Ａｌエッチング終了後、Ｃｒエッチングの前にフォトレジストを剥離し、ＣｒウェットエッチングをＡｌ（合金）膜パターンをマスクとして実施することにより、エッチング時間が長いために、エッチング液がフォトレジストとＡｌ（合金）膜界面の間にしみ込み、フォトレジストが剥れることを防止することができる。
【００１４】
次に本発明の積層膜のパターン形成方法を薄膜トランジスタアレイ基板（ＴＦＴ基板）のゲート電極や走査線、並びにソース、ドレイン電極や信号線に適用した液晶表示装置の製造方法について図面を参照して説明する。
【００１５】
図３は本発明の積層膜のパターン形成方法を適用したＴＦＴ基板の構成を示す概念図である。図３に示すように、ＴＦＴ基板１０には、透明絶縁性基板上に複数の走査線１１と複数の信号線１２とがほぼ直交して配設され、その交点近傍にこれらに接続されるスイッチング素子の薄膜トランジスタ（ＴＦＴ）１３が設けられ、これらがマトリクス状に配置されている。また、走査線１１の端部にはアドレス信号を入力する走査線端子１４が、信号線１２の端部にはデータ信号を入力する信号線端子１５がそれぞれ設けられている。
【００１６】
図４は、本発明の積層膜のパターン形成方法の第１の実施形態を適用したＴＦＴ基板の１画素部の平面図であり、図５〜図６は、このＴＦＴ基板の製造方法を示す製造工程断面図、図７は、このＴＦＴ基板を有する液晶パネルの断面図を図示したものである。ここで、製造工程断面図はＴＦＴ部及び画素部（図４のＡ−Ａ線）、信号線端子部（図３のＢ−Ｂ線）及び走査線端子部（図３のＣ−Ｃ線）に沿って切断したときのものである。なお、この適用例は６枚のマスクを用いて製造される逆スタガチャンネルエッチ型ＴＦＴ基板を有する液晶表示装置の例である。
【００１７】
図４及び図６（ｂ）に示したＴＦＴ基板は、透明絶縁性基板２０上に画素電極２１と、ゲート電極２２と、ゲート電極２２に接続する走査線１１と、走査線１１の端部に接続する走査線端子１４と、信号線端子１５が形成されており、ゲート電極２２と走査線１１上にはゲート絶縁膜２３が設けられ、ゲート絶縁膜２３上にゲート電極２２と対向して半導体層２４が設けられ、半導体層２４上にソース電極２５及びドレイン電極２６が分離されて形成されている。また、画素電極２１、走査線端子１４と信号線端子１５、走査線１１上のゲート絶縁膜２３には、それぞれ画素部コンタクトホール３１、端子部コンタクトホール３２、蓄積容量電極部コンタクトホール３３が設けられている。また、ソース電極２５と、ドレイン電極２６と、ゲート絶縁膜２３上に設けられたドレイン電極２６に接続する信号線１２と、蓄積容量電極部コンタクトホール３３を介して前段の走査線１１に接続された蓄積容量電極３４と、遮光層３５上にはパッシベーション膜２７が設けられており、画素部コンタクトホール３１と端子部コンタクトホール３２の内側に、ゲート絶縁膜２３とパッシベーション膜２７に開口した開口部３６が設けられている。また、画素部コンタクトホール３１を介してソース電極２５と画素電極２１が、信号線端子の端子部コンタクトホール３２を介して信号線１２の端部と信号線端子１５が接続されている。ここで、蓄積容量電極３４と画素電極２１との間で保持容量が形成されている。
【００１８】
次に、本発明の積層膜のパターン形成方法の第１の実施形態を適用したＴＦＴ基板を有する液晶表示装置の製造方法について説明する。このＴＦＴ基板の製造方法は、（ａ）透明絶縁性基板上に画素電極を形成する工程、（ｂ）ゲート電極及び走査線を形成する工程、（ｃ）ゲート絶縁膜、半導体層を形成する工程、（ｄ）コンタクトホールを形成する工程、（ｅ）ソース、ドレイン電極及び信号線を形成する工程、（ｆ）パッシベーション膜、開口部を形成する工程を有する。ここでゲート電極及び走査線とソース、ドレイン電極及び信号線が、何れも下層Ｃｒ（合金）膜、上層Ａｌ（合金）膜の２層積層構造からなり、Ｃｒ（合金）層の表面に酸化層を形成すること、上層Ａｌ（合金）膜エッチング後、マスクのフォトレジストを剥離除去し、Ａｌ（合金）膜をマスクとして、下層Ｃｒ（合金）膜をエッチングしてパターン形成することを特徴としている。
【００１９】
図５〜図６に示すように、まず、厚さ０．７ｍｍの無アルカリガラスからなる透明絶縁性基板２０上に、スパッタにより厚さ５０ｎｍのインジウム錫酸化膜（ＩＴＯ）またはインジウム亜鉛酸化膜（ＩＺＯ）からなる透明導電膜を成膜し、フォトリソグラフィーとエッチングにより、画素電極２１及び走査線端子１４、信号線端子１５を形成する（図５（ａ））。
【００２０】
次に、スパッタにより厚さ約７０ｎｍのＣｒ膜またはＣｒ合金膜と厚さ約３００ｎｍのＡｌ膜またはＡｌ合金膜とを成膜し、フォトリソグラフィーとエッチングにより、ゲート電極２２、走査線（図示せず）を形成する（図５（ｂ））、このパターン形成方法は第１の実施形態で説明した通りである。ここで、Ａｌ合金としてはアルミニウム−銅（Ａｌ−Ｃｕ），アルミニウム−ネオジム（Ａｌ−Ｎｄ）合金等が、Ｃｒ合金としては、クロム−モリブデン（Ｃｒ−Ｍｏ）、窒化クロム（ＣｒＮ）等が選択される。
【００２１】
次に、プラズマＣＶＤにより厚さ約４００ｎｍのシリコン窒化膜からなるゲート絶縁膜２３と厚さ約２００ｎｍのアモルファスシリコン（ａ−Ｓｉ）層２８と厚さ約３０ｎｍのリンをドープしたＮ型アモルファスシリコン（ｎ＋型ａ−Ｓｉ）層２９とを順次成膜し、フォトリソグラフィーとエッチングにより、半導体層２４を形成する（図５（ｃ））。
【００２２】
次に、画素電極２１、走査線端子１４と信号線端子１５、走査線１１上のゲート絶縁膜２３に、それぞれ画素部コンタクトホール３１、端子部コンタクトホール３２、蓄積容量電極部コンタクトホール３３を開口する（図５（ｄ））。
【００２３】
次に、スパッタにより厚さ約７０ｎｍのＣｒ膜またはＣｒ合金膜と厚さ２００ｎｍのＡｌ膜またはＡｌ合金膜を順次成膜し、フォトリソグラフィーとエッチングにより、ソース電極２５、ドレイン電極２６、信号線１２を形成する。このパターン形成方法も第１の実施形態で説明した通りである。ただし、Ｃｒ（合金）膜のエッチングは、ウェットエッチングとドライエッチングを併用して行ってもよいが、ドライエッチング後のアフターコロージョン処理が半導体層２４やゲート絶縁膜２３にダメージを与えるため、ウェットエッチングで行うことが望ましい。また、次のチャンネル形成工程で、エッチングガスによるＡｌ（合金）膜の腐食を防止するため、Ａｌウェットエッチング後またはフォトレジスト剥離後水洗を４０℃〜５０℃の温水で行い、Ａｌ（合金）膜の表面及び側面にＡｌ（合金）の酸化膜または水酸化膜からなる保護膜（図示せず）を形成することが望ましい。保護膜の厚さは、温水の温度によって異なるが、２００〜３００ｎｍ程度である。
【００２４】
次に、ソース電極２５とドレイン電極２６との間のｎ＋型ａ−Ｓｉ層２９をエッチング除去する（図６（ａ））。このエッチングは、例えば、６フッ化硫黄（ＳＦ６）と塩酸（ＨＣｌ）とヘリウム（Ｈｅ）との混合ガスによるエッチングや３フッ化メタン（ＣＨＦ３）と酸素（Ｏ２）とヘリウム（Ｈｅ）の混合ガスとＳＦ６とＨＣｌとＨｅの混合ガス、あるいは、ＣＨＦ３とＯ２とＨｅの混合ガスとＳＦ６とＣＨＦ３とＨｅの混合ガスによる２ステップエッチング等、フッ素系ガスまたはフッ素系ガスと塩素（Ｃｌ２）を除く塩素系ガスにより行われる。塩素（Ｃｌ２）を除くのは、下記に述べるＡｌの腐食を発生しにくくするためである。エッチングはプラズマエッチング（ＰＥモード）でもリアクティブイオンエッチング（ＲＩＥ）モードでもどちらで行ってもよい。これらいずれかのガスを用いたエッチングに際して、Ａｌ（合金）膜の表面及び側面に保護膜が形成されているため、Ａｌ（合金）膜が直接エッチングガスのプラズマに曝されることがない。引き続き、上記ドライエッチング後、同一チャンバー内で真空引きを行う。このとき、基板裏面に付着したエッチングガスをも除去できるようにするため、基板を電極から引き離して真空引きを行うことが望ましい。さらに、上記真空引きプロセスの後、同一真空中で酸素（Ｏ２）、窒素（Ｎ２）、水素（Ｈ２）、ヘリウム（Ｈｅ）の何れかのガスでプラズマ処理を行う。このプラズマ処理を行うことで、真空引きで完全に除去し切れなかった残留フッ素、残留塩素成分を置換することができる。残留フッ素，残留塩素成分が除去されずにそのまま大気中に搬送される場合、基板に付着したＦやＣｌが大気中の水分と反応しフッ酸（ＨＦ）や塩酸（ＨＣｌ）となりＡｌ（合金）膜を腐食させてしまうが、以上のような手法を用いることにより、Ａｌ（合金）膜がエッチングガスのプラズマに曝されることがなく、また、基板に付着したＦやＣｌを除去できるため、Ａｌの腐食を防止することができる。
【００２５】
次に、プラズマＣＶＤにより厚さ約２００ｎｍのシリコン窒化膜からなるパッシベーション膜２７を成膜し、フォトリソグラフィーとエッチングにより、画素部と端子部に開口部３６を開口する。最後に、約２７０℃の温度でアニールしてＴＦＴ基板を完成する（図６（ｂ））。
【００２６】
尚、第１の実施形態で述べたＣｒ（合金）膜表面の酸化層は、本来は絶縁膜であるが、膜厚が１０ｎｍ〜５０ｎｍと薄く、また、アドレス信号やデータ信号が交流駆動であるため、電流は、Ａｌ（合金）膜とＣｒ（合金）膜の両方を流れることになる。また、Ｃｒ（合金）膜はＡｌ（合金）膜に対して、サイドエッチングされるがＡｌ合金膜がテーパー形状であり、Ｃｒ膜に比べて厚いため、上層に形成するゲート絶縁膜やパッシベーション膜のカバレッジが問題にとなることはない。
【００２７】
次に、上記ＴＦＴ基板１０の上に、印刷により厚さ約５０ｎｍの配向膜４１を形成し、約２２０℃の温度で焼成し、配向処理を行う。
【００２８】
一方、ＴＦＴ基板１０に対向して対向基板４０が形成される。対向基板４０は、厚さ０．７ｍｍの無アルカリガラスからなる透明絶縁性基板５０、透明絶縁性基板５０上に設けられＴＦＴ基板１０の各画素領域に対応するカラーフィルタ４２、ＴＦＴ部を含む画素領域の周辺部に対応するブラックマトリクス４３、これらを覆うＩＴＯ等の透明導電膜からなる共通電極４４を有する。対向基板４０の最上層に、印刷により厚さ５０ｎｍの配向膜４１を形成し、約２２０℃の温度で焼成し、配向処理を行う。これらのＴＦＴ基板１０と対向基板４０とをエポキシ系樹脂接着剤からなるシール４５及びプラスチック粒子等からなる面内スペーサー（図示せず）を介して、各々の膜面が対向するようにして所定間隔に重ね合わせる。その後、ＴＦＴ基板１０と対向基板４０との間に液晶４６を注入し、液晶４６を注入したシール４５の空間部（図示せず）をＵＶ硬化型アクリレート系樹脂からなる封孔材（図示せず）で密閉する。最後に、ＴＦＴ基板１０と対向基板４０の膜面とは反対側の面に、それぞれ偏光板４７を貼って、液晶パネルを完成する（図７）。
【００２９】
この後、図示していないが、走査線端子１４と信号線端子１５上に駆動回路に接続するテープキャリアパッケージ（ＴＣＰ）を圧接し、液晶表示装置を完成する。
【００３０】
次に、本発明の第１の実施形態において、Ｃｒ（合金）膜上のＡｌ（合金）膜のテーパーエッチング液の組成について説明する。図８は、本発明者の実験による燐酸６０ｗｔ％のときの硝酸、酢酸濃度とＡｌ−Ｎｄ合金膜のテーパー角度（図２（ｃ）のθ）の関係の一例を示したものである。ここで、○印はθが３０°程度、□印は４５°程度、△印は６０°程度、×印は８０°〜９０°であることを示す。これより、硝酸と酢酸の濃度の和が１６ｗｔ％以上であれば、θが６０°程度以下のテーパー形状が得られることを確認した。また、この関係は燐酸濃度によらず、例えば、燐酸濃度が７０ｗｔ％、６０ｗｔ％、４０ｗｔ％でもほぼ成り立つことを確認した。即ち、燐酸濃度はＡｌ（合金）膜のエッチングレートにのみ関係し、テーパー角に関係しない。一方、硝酸はフォトレジストとＡｌ（合金）膜の密着性を悪くするため、硝酸濃度の増加に伴い、テーパー角が小さくなる。酢酸は緩衝剤として添加されるが、硝酸と同様に、酢酸濃度の増加に伴いＡｌ（合金）膜にテーパーをつける効果があることがわかった。
【００３１】
以上述べたように、本発明によれば、Ａｌ（合金）／Ｃｒ（合金）積層膜のパターン形成方法において、両金属間の異種金属接触電位差に伴うＣｒ（合金）膜のエッチング阻害やフォトレジストの剥れを防止することができる。
【００３２】
前述した本発明の液晶表示装置への適用例では、逆スタガ型ＴＦＴのゲート電極、走査線やソース、ドレイン電極、信号線として用いる場合を示したが、本発明は、順スタガ型ＴＦＴのゲート電極、走査線や反射型、半透過型液晶表示装置の反射電極に適用することも可能である。また、スイッチング素子はポリシリコン（ｐ−Ｓｉ）ＴＦＴでもよいし、ＭＩＭでもよい、これらの場合、Ａｌ（合金）／Ｃｒ（合金）積層膜は、何れもこれより下層に形成される画素電極等の透明導電膜や下層金属膜とのオーミックコンタクト性改善のために用いられる。
【００３３】
【発明の効果】
以上説明したように、本発明は、Ａｌ（合金）／Ｃｒ（合金）積層膜のパターン形成方法において、Ｃｒ（合金）膜表面に薄い酸化層を形成することにより、Ｃｒ（合金）膜のウェットエッチングの際に発生するエッチング阻害を抑制でき、さらに、Ａｌ（合金）膜をエッチングした後、フォトレジストを剥離除去し、Ａｌ（合金）膜をマスクとしてＣｒ（合金）膜のエッチングを行うことにより、Ｃｒ（合金）膜のウェットエッチング時のフォトレジストの剥れを回避することができる。また、Ａｌ（合金）膜のウェットエッチング時のエッチング液（燐酸，硝酸，酢酸の混酸）の組成比を硝酸と酢酸濃度の和を１６ｗｔ％以上にすることにより、Ｃｒ（合金）膜上のＡｌ（合金）膜のテーパー形状化が可能となる。これにより、本発明の積層膜のパターン形成方法を適用した液晶表示装置等の半導体装置の製造歩留まりや品質を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の積層膜のパターン形成方法を示す工程断面図である。
【図２】図１に続く工程断面図である。
【図３】本発明の積層膜パターン形成方法を適用したＴＦＴ基板の構成を示す概念図である。
【図４】本発明の積層膜パターン形成方法の第１の実施形態を適用したＴＦＴ基板の１画素部の平面図である。
【図５】本発明の積層膜パターン形成方法の第１の実施形態を適用したＴＦＴ基板の製造方法を示す工程断面図である。
【図６】図５に続く工程断面図である。
【図７】本発明の積層膜パターン形成方法の第１の実施形態を適用したＴＦＴ基板を有する液晶表示パネルの断面図である。
【図８】燐酸６０ｗｔ％のときの硝酸、酢酸濃度とＡｌ−Ｎｄ合金膜のテーパー角度の関係の一例を示した図である。
【図９】従来例の積層膜パターン形成方法を示した工程断面図である。
【符号の説明】
１    基板
２    Ｃｒ（合金）膜
３    酸化層
４    Ａｌ（合金）膜
５    フォトレジスト
１０    ＴＦＴ基板
１１    走査線
１２    信号線
１３    ＴＦＴ
１４    走査線端子
１５    信号線端子
２０，５０    透明絶縁性基板
２１    画素電極
２２    ゲート電極
２３    ゲート絶縁膜
２４    半導体層
２５    ソース電極
２６    ドレイン電極
２７    パッシベーション膜
２８    ａ−Ｓｉ層
２９    ｎ＋型ａ−Ｓｉ層
３１    画素部コンタクトホール
３２    端子部コンタクトホール
３３    蓄積容量電極部コンタクトホール
３４    蓄積容量電極
３５    遮光層
３６    開口部
４０    対向基板
４１    配向膜
４２    カラーフィルタ
４３    ブラックマトリクス
４４    共通電極
４５    シール
４６    液晶
４７    偏光板
【図１】
2004241395.tif 000003
【図２】
2004241395.tif 000004
【図３】
2004241395.tif 000005
【図４】
2004241395.tif 000006
【図５】
2004241395.tif 000007
【図６】
2004241395.tif 000008
【図７】
2004241395.tif 000009
【図８】
2004241395.tif 000010
【図９】
2004241395.tif 000011