(57)【要約】　　　（修正有）【課題】ＣＭＯＳイメージセンサにおける過飽和入射光状態を検出しこれを補正する方法および装置を提供する。【解決手段】本方法及び装置は複数の検出された電気信号を光検出素子から発生させるステップと、列バッファ増幅器を用いて上記電気信号を増幅して、複数の増幅信号を生みだすステップと、相関２重サンプリング回路を用いて上記増幅信号のいくつかのサンプリングを行うステップと、過飽和状態に応答して信号をクランプするステップとを有している。これによって画像反転の少なくとも部分的減退が行われる。又光検知信号と相関２重サンプリング回路によりサンプリングした信号とを少なくとも１つの過飽和状態の検出に応答してクランプすることで画像の反転を防止する。【選択図】図１
2004007394.tif 000002
【特許請求の範囲】
【請求項１】
画像検知方法において、
光学像に応答する複数の検出された電気信号を光検出素子から生成するアクションと、
列バッファ増幅器を用いて、前記検出した電気信号から選定した信号を増幅して複数の増幅信号を生成するアクションと、
相関２重サンプリング回路を用いて、前記増幅信号から選定した信号をサンプリングして複数のサンプル信号を生成するアクションと、
前記検出した電気信号と、前記サンプル信号とから選定した少なくとも１つの信号とを少なくとも１つの過飽和状態の検出に応答してクランプ回路によりクランプするアクションと、を有し、
これにより、画像反転の少なくとも部分的減退を行うことを特徴とする方法。
【請求項２】
請求項１記載の方法において、前記光検出素子がフォトダイオードを備えることを特徴とする方法。
【請求項３】
請求項１記載の方法において、前記光検出素子がフォトゲートを備えることを特徴とする方法。
【請求項４】
請求項１記載の方法において、ＮウェルＣＭＯＳ処理技術とＰウェルＣＭＯＳ処理技術とから成るリストから選定した技術で前記クランプ回路を実現することを特徴とする方法。
【請求項５】
ビデオ画像の向上を図る方法において、
相関２重サンプリング回路を用いて複数の画像信号をサンプリングし、複数のサンプル信号を生成するアクションと、
前記相関２重サンプリング回路のリセット段の間前記画像信号と前記サンプル信号とから選定した信号をクランプ回路を用いてクランプするアクションと、を有することを特徴とする方法。
【請求項６】
請求項５記載の方法において、前記クランプ回路がリセット電圧を制限することを特徴とする方法。
【請求項７】
請求項５記載の方法において、前記クランプ回路がソース・フォロワを備えた列バッファ増幅器と連携して動作することを特徴とする方法。
【請求項８】
請求項５記載の方法において、列バッファ増幅器と連携して動作する前記クランプ回路が分散型画素列増幅器を備えることを特徴とする方法。
【請求項９】
請求項８記載の方法において、前記分散型画素列増幅器が、差動帰還と不平衡型帰還とから成るリストから選定した帰還を前記列バッファ増幅器へ出力することを特徴とする方法。
【請求項１０】
回路において、
イメージセンサ・アレイであって、
クランプ回路と、
列バッファ増幅器と、
相関２重サンプリング回路と、を備えるイメージセンサ・アレイを備えることを特徴とする回路。
【請求項１１】
請求項１０記載の回路において、前記イメージセンサ・アレイが静止画像をキャプチャすることを特徴とする回路。
【請求項１２】
請求項１０記載の回路において、前記イメージセンサ・アレイが動画ビデオ画像をキャプチャすることを特徴とする回路。
【請求項１３】
信号処理方法において、
入射光に応答する複数の出力輝度信号を生成するステップと、
前記輝度信号のうちの１つの第１のサンプルを第１のタイムに生成し、前記それぞれの輝度信号の第２のサンプルを第２のタイムに生成するステップと、
前記入射光による過飽和状態に応答してしきい値超過信号出力を生成するステップと、
前記しきい値超過信号に応答して前記第１のタイムの間前記それぞれの輝度信号サンプルをクランプするステップと、を有することを特徴とする方法。
【請求項１４】
請求項１３記載の方法において、２つの次元を持つセンサ・アレイとして構成されたセンサにより前記複数の出力輝度信号が生成されることを特徴とする方法。
【請求項１５】
請求項１４記載の方法において、前記アレイ内の次元方向に従ってサブセットの輝度信号を選定するアクションをさらに有することを特徴とする方法。
【請求項１６】
信号出力回路において、
入射光に応答する複数の出力輝度信号を持つ複数の画素セルと、
前記輝度信号のうちの１つの第１のサンプルを第１のタイムに生成し、前記それぞれの輝度信号サンプルの第２のサンプルを第２のタイムに生成するように動作する相関２重サンプリング回路と、
前記入射光により過飽和となった前記画素セルのうちの１つの状態に応答するしきい値超過信号出力を持つしきい値検出回路と、
前記しきい値超過信号に応答して前記第１のタイムの間前記それぞれの輝度信号をクランプするクランプ回路と、を備えることを特徴とする回路。
【請求項１７】
請求項１６記載の回路において、サブセットの輝度信号を選定する複数の列毎の回路をさらに備えることを特徴とする回路。
【請求項１８】
請求項１７記載の回路において、前記サブセットの輝度信号が、前記複数の画素セルが対応する画像内の列と、前記複数の画素セルが対応する画像内の行とから成るリストから選定した方向に対応することを特徴とする回路。
【請求項１９】
請求項１８記載の回路において、列毎の回路の数の方が前記サブセットの輝度信号よりも大きな数（ｃａｒｄｉｎａｌｉｔｙ）を持つことを特徴とする回路。
【請求項２０】
信号出力回路において、
入射光に応答する複数の出力輝度信号を生成する手段と、
前記輝度信号のうちの１つの第１のサンプルを第１のタイムに生成し、前記それぞれの輝度信号の第２のサンプルを第２のタイムに生成する手段と、
前記入射光による過飽和状態に応答して過飽和信号出力を生成する手段と、
前記第１のタイムの間前記それぞれの輝度信号サンプルを前記過飽和信号に応答してクランプする手段と、を備えることを特徴とする信号出力回路。
【請求項２１】
請求項２０記載の回路において、サブセットの輝度信号を選定する手段をさらに備えることを特徴とする回路。
【請求項２２】
請求項２１記載の回路において、前記サブセットの輝度信号が、信号を出力する前記回路が応答する画像内の列に対応することを特徴とする回路。
【請求項２３】
請求項２１記載の回路において、前記サブセットの輝度信号が、信号を出力する前記回路が応答する画像内の行に対応することを特徴とする回路。
【請求項２４】
光検出素子のリセット後の第１のインタバルの間、第１の信号の第１のサンプルを相関づけ、次いで、輝度信号を生成する後半のインタバルの間、前記第１の信号の第２のサンプルを相関づけるイメージセンサにおいて、前記第１のインタバルの間の前記第１の信号の過度のスルーイングに起因する前記輝度信号内のエラーを減退する方法において、改善が、
前記第１の信号が前記第１のインタバルの間過度に急速にスルーイングを行っていることを検出するステップと、
前記第１のサンプルの値を制限するステップと、を有し、
これにより、前記イメージセンサが、向上した精度の出力を生みだすことを特徴とする方法。
【請求項２５】
請求項２４記載の方法において、前記エラーが過飽和に起因する画像反転であることを特徴とする方法。
【請求項２６】
請求項２４記載の方法において、前記検出が所定のしきい値の限度に達する前記第１の信号に応答することを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般に光検知回路構成に関する。本発明は、さらに詳細には、デジタル電子カメラで一般に見られるようなＣＭＯＳベースの画像検知回路用回路に関する。
【０００２】
【従来の技術】
電子デジタル・カメラは化学処理に依拠する従来のカメラに取って代わりつつある。他の消費者向け電子製品の場合と同様、コスト削減という大きなプレッシャが存在する。コンピュータや通信機器を補う低価格の固体撮像装置および実行可能なテレビ会議等々に対する要望もある。この画像入力用デバイスはこのようなアプリケーションの中心にあるデバイスである。ＣＭＯＳイメージセンサは、低消費電力の移動体を操作するための優れた画像入力用デバイスであることが証明されている。ＣＭＯＳイメージセンサには他の面での応用も可能である。ＣＭＯＳイメージセンサ（イメージャ）の重要な利点として、イメージャと信号処理回路とを単一の半導体チップ内に容易に組み込むことが可能であるという点が挙げられる。この事実は単一チップによるカメラシステムを可能にするものである。電荷結合素子（ＣＣＤ）がＣＭＯＳイメージャの代替物として利用されているが、所定レベルのパフォーマンスと能力について、後者の方がより安い価格で製造が可能である。本発明の構成に使用できるようなＣＭＯＳ製造は当業では周知のものである。一般に、イメージセンサは、画像を構成する入射光に対応し、画像を構成する入射光に応答するデジタル化された電気輝度信号のラスタ様アレイを生みだす。
【０００３】
ＣＭＯＳイメージセンサのパフォーマンスがＣＣＤイメージセンサのパフォーマンスに匹敵し始めるレベルまで、ＣＭＯＳイメージセンサが生みだすイメージセンサの画質は最近向上している。そのため、ＣＭＯＳイメージセンサはＤＳＣ（デジタルスチルカメラ）市場に浸透し始めている。良好な画質を保証するために、ＣＭＯＳイメージセンサでは、ＦＰＮ（一定のパターン・ノイズ）を除去するＣＤＳ（相関２重サンプリング）回路の利用が可能である。ＣＤＳは当業では周知のものである。光る面から極度に明るい光や反射を受けた場合、ＣＤＳ回路の使用により映像の画像品質が劣悪になることがあるという問題が生じている。上記のような状態で、非常に明るいエリアの中央に偽の暗い中心エリアが現れる場合がある。この現象は画像反転と命名されることもある。上記問題を解決する、過飽和検出回路および画像反転補正回路を用いる方法およびイメージセンサについて説明する。
【０００４】
（発明の開示）
本発明の１つの局面によれば、画像の検知方法が開示されている。上記方法は、複数の検出された電気信号を光検出素子から発生させるステップと、列バッファ増幅器を用いて上記電気信号を増幅して、複数の増幅信号を生みだすステップと、相関２重サンプリング回路を用いて上記増幅信号のいくつかのサンプリングを行うステップと、過飽和状態に応答して信号をクランプするステップとを有している。これによって画像反転の少なくとも部分的減退が行われる。
【０００５】
本発明のさらなる局面によれば、ビデオ画像の向上を図る方法が開示されている。上記方法は、相関２重サンプリング回路を用いて画像信号のサンプリングを行うステップと、上記相関２重サンプリング回路のリセット段の間信号をクランプするステップとを有している。
【０００６】
本発明のさらなる局面によれば、１つの回路が開示されている。上記回路は、クランプ回路、列バッファ増幅器、相関２重サンプリング回路を備えたイメージセンサ・アレイを有している。
【０００７】
本発明のさらなる局面によれば、信号処理方法が開示されている。上記方法は、入射光に応答して複数の出力輝度信号を生成するステップと、輝度信号のうちの１つの第１のサンプルを第１のタイムに発生させ、それぞれの輝度信号の第２のサンプルを第２のタイムに発生させるステップと、入射光による過飽和状態に応答してしきい値超過信号出力を生成するステップと、しきい値超過信号に応答して第１のタイム中それぞれの輝度信号サンプルをクランプするステップとを有している。
【０００８】
本発明のさらなる局面によれば、信号出力用回路が開示されている。上記回路は、複数の画素セルと、相関２重サンプリング回路と、入射光により過飽和状態の画素セルのうちの１つの状態に応答するしきい値超過信号出力を行うしきい値検出回路と、それぞれの輝度信号をクランプするクランプ回路とを含んでいる。
【０００９】
本発明のさらなる局面によれば、信号出力用回路が開示されている。上記回路は、入射光に応答して複数の出力輝度信号を生成する手段と、輝度信号のうちの１つの第１のサンプルを第１のタイムに発生させ、それぞれの輝度信号の第２のサンプルを第２のタイムに発生させる手段と、入射光による過飽和状態に応答してしきい値超過信号出力を生成する手段と、しきい値超過信号に応答して第１のタイム中それぞれの輝度信号サンプルをクランプする手段とを備えている。
【００１０】
説明の便宜上、種々の図面においても同一の構成要素には同じ参照番号をつけることにする。
【００１１】
【発明の実施の形態】
以下の説明では、説明の明瞭さと簡潔さを旨として、概略図に示す多数の構成要素のすべてが必ずしも説明されているわけではない。これら多数の構成要素は、本発明の完全な実施可能な開示を当業者に提供するために図面に示されている。当業者にはこれらの構成要素の多くの動作が理解され、これらの動作は自明のものであろう。
【００１２】
図１は、本発明の実施形態によるイメージセンサの回路構成１０１を示すブロック図である。イメージセンサの回路構成１０１を利用して静止ビデオ画像や映画のような動画ビデオ画像の作成が可能である。画素セル回路１１０は列毎の回路１２０に画素信号１１９を出力する。１つの実施形態では、画素セル回路は光入力（図示せず）を受け取り、その光入力と、リセット信号１１１と、行選択信号１１２とに応答して画素信号１１９を生成する。本発明の一般的範囲内で、画素信号１１９は、複数の導体が伝える複数の信号から成るものであってもよい。列バッファ増幅器１４０は出力ＣＯＬ−ＯＵＴ信号１２９を生成し、信号１５９をクランプ回路１５０と交換する。ＣＤＳ回路１３０は相関２重サンプリングを実行し、ＣＯＬ−ＯＵＴ信号１２９と、サンプル信号１１３と、サンプル・リセット１１４とに応答して出力信号ＣＤＳ−ＯＵＴ１３９を生成する。本実施形態では、列毎の回路１２０は列バッファ増幅器１４０とクランプ回路１５０とを備えている。
【００１３】
さらに図１を参照すると、行と列とを持つ行列で構成される多数の画素セルを用いて完全なイメージセンサの具現化が可能となる。これらの行と列とにより、一般に、画像化される映像の中で水平方向と垂直方向もしくはその逆方向（垂直方向と水平方向）のマッピングが行われる。したがって、画素セルが同数のインスタンスとして具現化されるため、１画素セル当たりのコストを低く抑える必要がある。その名称が示唆するように、列毎の回路の具現化が、画素セルの列当たりの、上記回路の１つのインスタンスに基づいて可能となる。別の設計では、画素セルからなる列毎に１つの回路ではなく列毎に少数の回路を設けてもよい。クランプ回路１５０とＣＤＳ回路１３０とは、各々、列毎の回路１２０と１対１で関連づけられるため、一般的実施形態ではこれらの回路の番号はすべて３つの同じ番号となる。
【００１４】
図２は、本発明の実施形態によるいくつかの信号の時間波形を示す図である。トレース２２９はＣＯＬ−ＯＵＴ信号１２９を表している。３つの可能な波形２２９Ａ、２２９Ｂ、２２９Ｃが示され、これらの波形は、暗い状態、中程度の状態、飽和状態（但し過飽和状態ではない）という入射光の状態に対応している。入射光が非常に明るいために対応する波形トレースがその範囲の限界に達した場合、飽和入射光状態が生じる。過飽和入射光状態とは入射光が飽和状態よりも明るくなった状態である。この場合、コントラストが失われる場合もあれば、入射光状態が過飽和になったとき、画像反転が生じる場合もある。トレース２１１はリセット信号１１１を表している。リセット信号１１１は映像の基準黒レベルの確立に使用される。行選択信号２１２がアクティブ（本実施形態の好適例ではハイ）になると、ＣＯＬ−ＯＵＴ２２９がハイへ引っ張られる。その後少しして、リセット２１１が解除されると、ＣＯＬ−ＯＵＴ２２９は、以下に説明する電荷注入現象に従って急速に一定量だけ低下する。その後、ＣＯＬ−ＯＵＴ２２９は、入射光レベルに呼応して、例示ライン２２９Ａ、２２９Ｂまたは２２９Ｃもしくはいくつかの中間ラインのうちの１つに沿って比較的緩慢に降下する。次いで、上記サイクルが再開する。
【００１５】
図１と図２を参照すると、信号２１２は行選択信号１１２を表している。画素セルは、１波形サイクルにつき１回、行と列で構成され、行選択信号２１２によってセルからなる１つの特定行がアクティブになる。したがって、唯一のアクティブな画素セルがいつでも各列毎の回路と関連づけられる。図２で、行選択信号２１２は完全な波形サイクル中アクティブな状態で示されているが、第２のサイクル（一部分しか示されていない）ではアクティブな状態ではない。したがって、ＣＯＬ−ＯＵＴ信号経路２２９Ｘは別の画素セルに起因するものとなり、行選択信号２１２を示す信号経路ではなくなる。信号２１４は“サンプル・リセット”信号を表し、ＣＤＳ回路１３０はこの信号を使用して、ＣＯＬ−ＯＵＴ信号２２９でデータ値２５０をストローブする。信号２１３は“サンプル・シグナル”信号１１３を表し、ＣＤＳ回路１３０はこの信号を使用して、入射光のレベルに従って、ＣＯＬ−ＯＵＴ信号２２９で入射光依存値（例えば、２６０Ａ、２６０Ｂまたは２６０Ｃ）をストローブする。ＣＤＳ回路は２６０Ａ（または２６０Ｂあるいは２６０Ｃもしくはいくつかの中間値）から得られる値２５０間の差を計算して、ＣＤＳ−ＯＵＴ信号（図２には図示せず）を発生させる。
【００１６】
図３は、本発明の実施形態によるＣＯＬ−ＯＵＴ信号２２９Ｊと２２９Ｋのさらなる時間波形を示す図である。図１と図３とを共に参照すると、トレース２２９Ｊはわずかに過飽和な画素のＣＯＬ−ＯＵＴ信号を示している。この過飽和状態に起因して、“サンプル・シグナル”信号（図３には図示せず）に応答してサンプル２６０Ｊを取得する前にトレースはある限度に達すると降下を停止する。トレース２２９Ｊの場合、リセットされたデータサンプル２５０Ｊは（図２のような）不飽和状態の場合と同様の方法で形成され、ＣＤＳ回路１３０によりＣＤＳ−ＯＵＴ信号の有効値が形成される。
【００１７】
トレース２２９Ｋは過飽和画素のＣＯＬ−ＯＵＴ信号を表している。リセットの解除後、以下説明するような電荷注入アクションに起因してカーブは基準レベル３１０まで急速に下がる。次いで、感光性検出器の大きな過飽和に起因してトレースは急速に下がり続ける。ＣＯＬ−ＯＵＴ電圧がしきい値レベル３２０を越えると、クランプ回路１５０は、その状態を検出し、電圧をハイに引き上げるアクションを行い、ＣＤＳ回路１３０が“サンプル・リセット”データサンプル２５０Ｋを得るまで電圧をハイに保持する。その後カーブは急速に下がり、サンプル２６０Ｊと同じ（飽和）レベルで“サンプル・シグナル”値２６０Ｋが結果として得られる。クランプ回路のアクションにより、ＣＤＳ回路１３０から結果として得られる、エラーを含むＣＤＳ−ＯＵＴ値である２５０Ｚとして示すような、劣悪な“サンプル・リセット”データサンプルの取得が防止される。このタイプのエラーを含むＣＤＳ−ＯＵＴは画像反転として合成画像に現れる場合がある。例えば、太陽がその中心に黒い円盤を持つように見える場合もある。本発明が解決する問題として、非常に急速な信号の降下すなわち過度のスルーイング（ｓｌｅｗｉｎｇ）に起因して、従来開発された実施構成でのデータサンプルの値がリセット・レベルを表すものではない場合があるという点が挙げられる。本発明の一般的範囲内では、信号レベルの非常に急速なスルーイングと降下とを検出する別の手段が実行可能である。
【００１８】
図４は、本発明の実施形態によるさらに多くの時間波形を示す図である。図１と図４の双方を参照すると、トレース４５１はクランプ・イネーブル（Ｃｌａｍｐ　Ｅｎａｂｌｅ）信号１５１（図１）を表している。ＣＯＬ−ＯＵＴ信号トレースの一部が２２９Ｋとして示されているが、このトレースは極度に過飽和な画素状態に対応するトレースである。クランプ・イネーブル１５１信号がハイになる（４０１として図示）と、クランプ回路は、ＣＯＬ−ＯＵＴ信号２２９ＫとＶｔｒｉｐ１５２信号の電圧レベル（３２０として図示）との比較を開始する。ＣＯＬ−ＯＵＴ信号２２９ＫがＶｔｒｉｐレベル３２０以下になった（このポイントは４０３として図示）とき、クランプ・イネーブル１５１がハイレベルにセットされていれば、クランプ回路１５０はＶｔｒｉｐレベル３２０までＣＯＬ−ＯＵＴ信号２２９をクランプする。このアクションにより、ＣＤＳ回路１３０による良好な測定値２５０ＫをＶｔｒｉｐレベル３２０で取得することが可能となる。良好なパフォーマンスを得るためには、ノイズや別の原因に起因する偽のトリップを経験することなく、可能な限り基準レベルに近いレベルにＶｔｒｉｐレベルをセットすることが望ましい。クランプ・イネーブル１５１信号がもはやハイレベルにセットされなくなった（４０２として図示）とき、クランプ回路１５０はＣＯＬ−ＯＵＴ信号２２９Ｋを解除し、次いで、ＣＯＬ−ＯＵＴ信号２２９Ｋは飽和へ向かって急速に降下し始める。このようにして、クランプ回路１５０により仮説値２５０Ｚのような劣悪な測定値を防止するアクションが行われる。
【００１９】
図５は、本発明の実施形態による例示の画素セル回路と列毎の回路とを一部略図的部分ブロック図である。各画素セル１１０は、入射光に応答する光電荷を供給する感光性光検出素子５２１を含むものであってもよい。光検出素子は、フォトダイオードやフォトゲートのような種々の方法で具現化されるものであってもよい。各画素セル１１０は、入射光の強度を示す出力を供給する第１、第２、第３のトランジスタ５２２、５２３、５２４をさらに含むものであってもよい。図５に描かれている例示の画素セル回路１１０の動作は当業者には自明のものである。
【００２０】
さらに図５を参照すると、列毎の回路１２０は電源５３１を備えるものであってもよい。過飽和状態が存在しない場合、クランプ回路１５０がＣＯＬ−ＯＵＴ信号１２９に影響を与えることはない。強い過飽和状態では、クランプ回路１５０は、“クランプ・イネーブル”信号１５１により決定されるクランプ・イネーブル時間の間、所定のしきい値電圧Ｖｔｒｉｐ１５２でトリップする。クランプ回路１５０がトリップした後、かつ、“クランプ・イネーブル”信号１５１がハイレベルにセットされている間、クランプ回路１５０はＣＯＬ−ＯＵＴ信号電圧を制限するアクションを行う。一旦トランジスタ５２４の電源からの電圧レベルがクランプ回路１５０のトリップ電圧Ｖｔｒｉｐ１５２以下に下がると、クランプ回路１５０はＣＯＬ−ＯＵＴ１２９信号電圧をアクティブにし、この電圧を制限する。
【００２１】
図６は、一部略図的部分ブロック図で、差動帰還増幅回路を利用する本発明の別の実施形態の好適例による画素セルと列毎の回路とを示す図である。画素セル１１０と列毎の回路１２０とが示されている。この回路は、光検出素子５２１と、トランジスタ６２２、６２３、６２４、６２５と、電源６３１と、差動帰還増幅回路６４０と、入力ポートＩＮ６２０を持つクランプ回路１５０とを備えている。本実施形態の好適例では、差動帰還増幅回路は列バッファ増幅器として使用される。本発明の一般的範囲内で別の形の列バッファ増幅器を用いてもよい。例えば、不平衡増幅器および／またはソース・フォロワを用いる増幅信号の生成も可能である。さらなる例として、画素セル１１０の間に列バッファ増幅器機能の部分を分散してもよい。
【００２２】
図７は、一部略図的部分ブロック図で、不平衡帰還増幅回路７４０を利用する本発明の別の実施形態の好適例による画素セルと列毎の回路とを示す図である。
【００２３】
図８は、本発明の実施形態による一般的クランプ回路１５０を一部略図的部分ブロック図である。クランプ信号がアクティブのとき、増幅器８１０と帰還回路８２０はＩＮ信号をＶｔｒｉｐにクランプする帰還ループを形成する。
【００２４】
図９Ａ、９Ｂ、９Ｃ、９Ｄは、本発明のさらなる実施形態の好適例による一般的クランプ回路を一部略図的部分ブロック図である。図９Ａと９Ｂで、クランプ・イネーブル信号１５１は２つの機能を有する。第１に、クランプ・イネーブル信号はクランプ回路の起動を可能にする。第２に、クランプ・イネーブル信号は、ＶＲＤに基準を合わせてＶｔｒｉｐのレベルを確立する。上記ケースでは、クランプ・イネーブル信号はしきい値超過信号である。すなわち、クランプ・イネーブル信号は、ＩＮ信号６２０が画素セル内での過飽和状態の検出に対応するしきい値を越えたときハイレベルにセットされる。図９Ｃで、別々のＶｔｒｉｐが利得増幅器と連携して使用され、ＩＮ信号がさらに正確にＶｔｒｉｐレベルにクランプされる。図９Ｃで、ポートＶＢＮはバイアス電流制御用バイアス電圧を受け取る。図９Ｄで、ノット・クランプ・イネーブル信号９５１は、前図のクランプ・イネーブル信号１５１の負論理バージョンである。
【００２５】
図１０は、本発明の別の実施形態によるイメージセンサの回路構成１００１を示すブロック図である。図１のブロック図と対照すると、クランプ回路１０５０は列バッファ増幅器１４０からの出力をモニタするが、そのクランプ・アクションは、過飽和状態の間、ＭＵＸ（多重化装置）１０９９に電圧Ｓａｔイネーブル１０９５を印加することである。次いで、ＭＵＸは２つの入力信号間で選定を行い、その一方の信号が信号１０９０としてＡ／Ｄ（アナログ・デジタル変換器−図１０には図示せず）へ進む。ＭＵＸは、飽和入射光状態に対応するＣＤＳ−ＯＵＴ信号１３９と、Ｖｓａｔ電圧発生器１０９８からのＶｓａｔ電圧とを受信する。校正されたクランプ回路と電圧発生器とを設けることは当業者にとって自明のことである。本発明の一般的範囲に入る同様の別の均等な実施形態は当業者には自明のものである。
【００２６】
本発明の上記のような同様のまたは均等な１つの実施形態が、本発明の別の実施形態によるイメージセンサの回路構成１１０１のブロック図である図１１に示されている。図１０のブロック図と対照すると、Ａ／Ｄ１１１０とデジタルＭＵＸ１１９０とが示されている。Ｓａｔイネーブル１０９５は、Ａ／Ｄ１１１０とデジタル基準値Ｄｓａｔ１１８０とから得られるマルチビット信号間で選定を行うデジタルＭＵＸ１１９０の制御を行う。上記のような構成要素およびその用途は当業者には周知のものである。
【００２７】
本明細書に記載のような本発明の実施形態には従来開発された実施構成に優る著しい利点がある。例えば、イメージセンサの従来開発された実施形態では過飽和に対するいくつかのＣＤＳ回路の反応に起因して画像反転を適切に減退することは不可能である。また、当業で周知のような適切な調整を行って、ＰウェルまたはＮウェル共通の工業処理の利用も可能である。当業で周知のように、Ｐチャネル素子とＮチャネル素子とを適当なソース−ドレインおよび極性転置（ｐｏｌａｒｉｔｙ　ｔｒａｎｓｐｏｓｉｔｉｏｎｓ）と入れ替えることも可能となる。多くの他の実施形態が本発明の一般的範囲内で実行可能であり、これらの実施形態は関連技術の当業者には自明のものである。信号レベルのスルーイングと非常に急速な降下とを検出する多くの他の手段が本発明の一般的範囲内で実行可能である。例えば、ハイパス・フィルタと結合された微分回路を使用して高周波スパイクが検出されるため、大きな電位差にわたる非常に高速のスルーと関連するスペクトル検出も可能となる。
【００２８】
上記実施形態は本発明を限定するものではなく、例示するものであり、本発明の範囲は請求項により決定されるべきものである。
【図面の簡単な説明】
【図１】本発明の実施形態によるイメージセンサの回路構成を示すブロック図である。
【図２】本発明の実施形態によるいくつかの信号の時間波形を示す図である。
【図３】本発明の実施形態によるＣＯＬ−ＯＵＴ信号のさらなる時間波形を示す図である。
【図４】本発明の実施形態によるさらに多くの時間波形を示す図である。
【図５】本発明の実施形態による画素セルおよび列毎の回路を一部略図的部分ブロック図である。
【図６】本発明の別の実施形態による画素セルおよび列毎の回路を一部略図的部分ブロック図である。
【図７】本発明の別の実施形態による画素セルおよび列毎の回路を一部略図的部分ブロック図である。
【図８】本発明の実施形態による一般的クランプ回路を一部略図的部分ブロック図である。
【図９Ａ】本発明のさらなる実施形態の好適例による一般的クランプ回路を一部略図的部分ブロック図である。
【図９Ｂ】本発明のさらなる実施形態の好適例による一般的クランプ回路を一部略図的部分ブロック図である。
【図９Ｃ】本発明のさらなる実施形態の好適例による一般的クランプ回路を一部略図的部分ブロック図である。
【図９Ｄ】本発明のさらなる実施形態の好適例による一般的クランプ回路を一部略図的部分ブロック図である。
【図１０】本発明の別の実施形態によるイメージセンサの回路構成を示すブロック図である。
【図１１】本発明のさらなる別の実施形態によるイメージセンサの回路構成を示すブロック図である。
【符号の説明】
１０１　イメージセンサの回路構成
１１０　画素セル
１２０　列毎の回路
１３０　相関２重サンプリング回路
１４０　列バッファ増幅器
１５０　クランプ回路
５２１　光検出素子
【図１】
2004007394.tif 000003
【図２】
2004007394.tif 000004
【図３】
2004007394.tif 000005
【図４】
2004007394.tif 000006
【図５】
2004007394.tif 000007
【図６】
2004007394.tif 000008
【図７】
2004007394.tif 000009
【図８】
2004007394.tif 000010
【図９Ａ】
2004007394.tif 000011
【図９Ｂ】
2004007394.tif 000012
【図９Ｃ】
2004007394.tif 000013
【図９Ｄ】
2004007394.tif 000014
【図１０】
2004007394.tif 000015
【図１１】
2004007394.tif 000016