(57)【要約】【課題】静電気による過剰な電流がドレインに印加されたときにソース下部の電位を効率的に上昇させてスナップバックを速やかに生じさせることができる静電気放電保護素子を提供する。【解決手段】Ｐウエル２２の表面に、Ｎ＋拡散層からなるＮＭＯＳトランジスタのソース２７及びドレイン２９が形成され、ゲート２８が形成されている。ソース２７と、素子分離絶縁膜２６との間の基板表面には、Ｐエピタキシャル層２２に達するＮウエル２４ａが形成されており、ドレイン２９の直下には同様にＰエピタキシャル層２２に達するＮウエル２４ｂがドレイン２９と接して形成されている。【選択図】  図２
2004186511.tif 000002
【特許請求の範囲】
【請求項１】
Ｐ＋基板と、このＰ＋基板上のＰ層と、このＰ層の表面に形成されたＮ＋拡散層からなるソース及びドレイン並びにこれらのソースとドレインとの間の前記Ｐ層の表面上に形成されたゲートからなるＮＭＯＳトランジスタと、前記ドレインの下方にこのドレインと接して形成された第１Ｎウエルと、前記Ｐ層の表面に形成されたＰ＋拡散層からなるＰ＋ガードリングと、前記Ｐ＋ガードリングと前記ソースとの間に形成された第２Ｎウエルと、を有し、前記ドレインは保護すべき入力端子に接続されていることを特徴とする静電気放電保護素子。
【請求項２】
前記ソースドレインの対向方向に直交する方向における前記ソースの両端部の外側に設けられた第３及び第４のＮウエルを有することを特徴とする請求項１に記載の静電気放電保護素子。
【請求項３】
Ｐ＋基板と、このＰ＋基板上のＰ層と、このＰ層の表面に形成されたＮ＋拡散層からなるソース及びドレイン並びにこれらのソースとドレインとの間の前記Ｐ層の表面上に形成されたゲートからなるＮＭＯＳトランジスタと、前記Ｐ層の表面に形成されたＰ＋拡散層からなるＰ＋ガードリングと、前記Ｐ＋ガードリングと前記ソースとの間に形成されたＮウエルと、を有し、前記ドレインは保護すべき入力端子に接続されていることを特徴とする静電気放電保護素子。
【請求項４】
Ｐ＋基板と、このＰ＋基板上のＰ層と、このＰ層の表面に形成されたＮ＋拡散層からなるソース及び第１及び第２のドレイン並びにこれらのソースと第１及び第２のドレインとの間の前記Ｐ層の表面上に夫々形成された第１及び第２のゲートからなる２個のＮＭＯＳトランジスタと、前記第１及び第２のドレインの下方にこのドレインと接して形成された第１及び第２のＮウエルと、を有し、前記ドレインは保護すべき入力端子に接続されていることを特徴とする静電気放電保護素子。
【請求項５】
前記ソースドレインの対向方向に直交する方向における前記ソースの両端部の外側に設けられた第３及び第４のＮウエルを有することを特徴とする請求項４に記載の静電気放電保護素子。
【請求項６】
前記第１及び第２のゲートは第３及び第４のゲートにより相互に接続されてリング状をなしていることを特徴とする請求項４に記載の静電気放電保護素子。
【請求項７】
前記ＮＭＯＳトランジスタを囲むようにして前記Ｐ層の表面に形成されたＰ＋拡散層からなるＰ＋ガードリングを有することを特徴とする請求項４乃至６のいずれか１項に記載の静電気放電保護素子。
【請求項８】
Ｐ＋基板と、このＰ＋基板上のＰ層と、このＰ層の表面に形成されたＮ＋拡散層からなるソース及びドレイン並びにこれらのソースとドレインとの間の前記Ｐ層の表面上に形成されたゲートからなる複数個のＮＭＯＳトランジスタと、前記各ドレインの下方にこのドレインと接して形成された複数個のＮウエルと、前記ソース及びドレインの上に形成されたシリサイド膜と、前記ＮＭＯＳトランジスタを囲むようにして前記Ｐ層の表面に形成されたＰ＋拡散層からなるＰ＋ガードリングと、を有し、前記ソースは隣接するＮＭＯＳトランジスタ間で共通であり、前記ドレイン上の前記シリサイド膜はその中間で分断されていて隣接するトランジスタのドレイン上にシリサイド膜が個別に設けられ、各ドレイン上のシリサイド膜間にバラスト抵抗が形成されており、前記ドレインは保護すべき入力端子に接続されていることを特徴とする静電気放電保護素子。
【請求項９】
前記Ｐ＋ガードリングとこのＰ＋ガードリング寄りの前記ＮＭＯＳトランジスタとの間に、他のＮＭＯＳトランジスタが形成されており、前記ドレイン上に形成されたシリサイド膜が前記ＮＭＯＳトランジスタと前記他のＮＭＯＳトランジスタとで分断されていて、ドレインが個別化されていることを特徴とする請求項８に記載の静電気放電保護素子。
【請求項１０】
前記他のＮＭＯＳトランジスタと前記Ｐ＋ガードリングとの間にＮウエルが形成されていることを特徴とする請求項９に記載の静電気放電保護素子。
【請求項１１】
Ｐ＋基板と、このＰ＋基板上のＰ層と、このＰ層の表面に形成されたＰ＋拡散層からなるＰ＋ガードリングと、このＰ＋ガードリングに囲まれた領域内にて前記Ｐ層の表面に交互に形成された複数個のＮ＋拡散層からなるソース及びドレイン並びにこれらのソースとドレインとの間の前記Ｐ層の表面上に形成されたゲートからなるＮＭＯＳトランジスタと、少なくとも最外側の前記ドレインの下方にこのドレインと接して形成された複数個のＮウエルと、を有し、隣接するＮＭＯＳトランジスタ間で前記ソース又はドレインを共通にし、前記ドレインは保護すべき入力端子に接続され、前記ゲートは最外側のゲートが接地に接続され内側のゲートが抵抗を介して接地に接続されていることを特徴とする静電気放電保護素子。
【請求項１２】
前記ソース及びドレインのうち、最外側にソースが配置されていることを特徴とする請求項１１に記載の静電気放電保護素子。
【請求項１３】
前記複数個のＮウエルは前記ゲートの長手方向の両端部の外側に配置された他のＮウエルにより接続されており、前記Ｎウエル間のソースが前記Ｎウエル及び他のＮウエルにより囲まれていることを特徴とする請求項１１又は１２に記載の静電気放電保護素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ内に設けられ、静電気放電から内部回路を保護する静電気放電保護素子に関する。
【０００２】
【従来の技術】
半導体デバイスの構造の複雑化及び高密度化に伴い、その製造工程中及び組み立て工程中等においては、静電気放電（ＥＳＤ：  Ｅｌｅｃｔｒｏ  ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）でデバイスが破壊するという問題点が顕在化している。このため、その対策として、半導体デバイスのチップ内に、静電気放電の電流を効率的に安全な経路で放電させて、回路素子を保護するオンチップ静電気放電保護素子が使用されている。
【０００３】
ＭＯＳ集積回路（ＭＯＳＩＣ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）で、最も一般的に使用されているＥＳＤ保護素子としては、ＮＭＯＳトランジスタの寄生バイポーラ動作を利用するものがある。図１４はこの従来のＥＳＤ保護素子を示す断面図である。Ｐ＋シリコン基板１の表面にＰ＋拡散層からなるラッチアップ防止用のＰ＋ガードリング６が形成されており、このＰ＋ガードリングに囲まれた領域内の更に素子分離領域５（溝分離）の内側に、Ｎ＋拡散層からなるソース２と、Ｎ＋拡散層からなるドレイン４とが交互に形成され、これらのソース２とドレイン４との間の基板１上には、ゲート絶縁膜（図示せず）を介してゲート３が形成されている。
【０００４】
このソース２、ドレイン４及びゲート３からなるＮＭＯＳトランジスタ６ａ、６ｂ、６ｃにおいて、そのソース２はグラウンドに接続され、ゲート３はグラウンドに接続され、ドレイン４は保護すべきピン（入出力パッド又は電源パッド）に接続されている。これらのＮＭＯＳトランジスタを通常の入出力保護及び電源保護に使用しようとすると、電流の放電能力を高くするために、保護素子の幅を広くする必要があるので、単一フィンガーでは、規定領域内に置けない。そこで、幅が１０〜５０μｍ程度の小型のＭＯＳＦＥＴを横方向（ソースドレインの対向方向）に並列に配置している。即ち、隣接するＮＭＯＳトランジスタ間で、ソース又はドレインを共通にすることにより、これらの複数個のトランジスタを並列に接続したり、個別に小型ＭＯＳＦＥＴを並べて、並列に接続したりして、規定の面積内に収める必要がある場合がある。
【０００５】
トランジスタ幅が１０〜３０μｍの小型の単一フィンガートランジスタ（隣接するトランジスタ間でソースが相互に独立しているもの）は、例えば、入力インバータの近傍に２次保護素子として使用される。
【０００６】
過大な電流が保護すべきピン（入力端子）に流入した場合には、ドレイン側ＰＮ接合の電位が、瞬時に高くなり、アバランシェブレークダウンが生じる。電子電流は、ドレイン４へ吸収されるが、ホール電流は、シリコン基板１を経由して、ラッチアップ防止ガードリング６に流れ、又はチップ全体に配置されている基板コンタクトを経由して流れることにより、グラウンド電極に吸収される。このときに、電流径路の抵抗Ｒと電流との積ＩＲだけ、ソース底面とグラウンド電極との間に電位差が生じる。
【０００７】
図１４においては、模式的に抵抗のネットワークでそれを説明している。ホール電流量が多くなり、ソース２を構成するＮ＋拡散層の底面の電位が高くなり、そのＰＮ接合を順方向にバイアスするようになったときに、ソース２から電流がドレイン４に供給されるようになる。そうすると、高電界にあるＰＮ接合に電流が更に供給されるようになり、アバランシェ降伏によるホール電流の量が更に増大する。このような正のフィードバックが生じるので、ＭＯＳトランジスタは、瞬時に、寄生バイポーラ動作状態となって、低抵抗の放電径路が形成される。
【０００８】
この電流は、温度が高くなると、大きくなるという性質を持っている。従って、ＰＮ接合に過大な電流が流れると、発熱してその領域の温度が高くなるが、それが、アバランシェブレークダウンの電流を更に大きくするという正のフィードバックが生じて、所謂「熱暴走：ｔｈｅｒｍａｌ  ｒｕｎ−ａｗａｙ」で、ＰＮ接合が溶融するまで継続する。
【０００９】
半導体デバイスが形成されるシリコン基板１には、メーカーの製造プロセス、製品の歴史的な背景及び目的によって、種々のタイプのものが使用されている。ＤＺＩＧといわれる基板で、基板全体が１×１０１５〜１×１０１６ａｔｏｍｓ／ｃｍ３程度の比較的低濃度のボロンがドープされたシリコン基板が使用されることもある。この基板は、比較的安価なことから、広く汎用製品に使用されている。その他に、ＥＳＤ保護素子の性能は低下するものの、逆に、内部回路のラッチアップ防止の観点からは、基板抵抗が低いほうが有利であることなどの理由により、所謂低抵抗エピタキシャル基板を使用する場合がある。この基板は、１×１０１８〜１×１０１９ａｔｏｍｓ／ｃｍ３程度のボロンがドープされたシリコン基板上に、ボロンが１×１０１６〜１×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度で、Ｐ型エピタキシャルシリコン膜を３〜１０μｍ程度形成したものである。
【００１０】
近年、ＭＯＳＩＣの回路動作を高速にするために、ＭＯＳＦＥＴの短チャネル化が進行し、更にソース拡散層及びドレイン拡散層の接合深さを浅くする技術が進行してきた。この背景の基に、弊害として、ソース拡散層及びドレイン拡散層の抵抗が増大するという問題点が顕在化してきた。ソース拡散層及びドレイン拡散層並びにゲート電極は、配線の一部に使用されるので、拡散層の層抵抗の増大及びゲート電極の縮小化は、配線抵抗の急増及び回路の動作速度の著しい低下を招来し、半導体集積回路装置の高速化を阻害する要因となる。そこで、その低抵抗化が必要であるという要求から、ソース領域及びドレイン領域と、ゲート電極上に、金属薄膜を付着させて、高速熱処理により、金属とシリコンの化合物を形成する所謂シリサイド化の技術が、広く使用されるようになってきた。拡散層とゲート電極とを同時にシリサイド化する技術が、そのプロセスの簡略化技術が進歩したために、広まっている。
【００１１】
しかし、このシリサイド化のプロセスによって、ＥＳＤ保護素子の性能低下が生じることが、１９８６年ケイ・エル・チェン等によりアイ・イー・ディー・エム，テクニカル・ダイジェスト，４８４−４８７頁（Ｋ．Ｌ．Ｃｈｅｎ  ｅｔ  ａｌ，ＩＥＤＭ  Ｔｅｃｈ．Ｄｉｇ．，１９８６，ｐｐ４８４−４８７：以下、従来技術１（非特許文献１））に報告されている。この従来技術１においては、サリサイド構造を採用しないＭＯＳＦＥＴに比較して、ＥＳＤ保護性能が数分の１程度以下と、著しく劣化するという記載がある。このほかにも、同様の問題点が生じるとの報告が相次いで出された。
【００１２】
従来の拡散層がシリサイド化されていないＩＣでは、拡散層抵抗（シート抵抗）が数百Ω／□と極めて高く、過大な電流が流れると、拡散層の領域で電圧降下が起こり、電流が流れなくなるというバラスト抵抗の役割を果たしていたので、熱暴走による保護性能の低下といった問題は顕在化しなかったのであるが、シリサイド化により、シート抵抗が数Ω／□にまで低くなったために、そのバラスト抵抗の役割を果たせなくなり、ＥＳＤ保護素子の破壊電流が低くなったのである。
【００１３】
この影響は、特に、高抵抗基板に顕著である。ＭＯＳトランジスタが、多数のフィンガーに分割されている場合は、所謂高抵抗基板では、各フィンガーから見た基板抵抗（即ち、寄生バイポーラのベース抵抗）が、図１４に示すように、全て異なる。このために、各フィンガー間で特性がそろわないという問題点がある。また、バラスト抵抗を含まなかったり、トランジスタの寄生抵抗が小さかったりすると、一つのフィンガーがターンオンして破壊する際の破壊電圧が低くなってしまうので、他のフィンガーがターンオンせず、特定のフィンガーに電流が集中してしまうということが起こる。この点に関して、「Ａｎ  ａｎａｌｙｔｉｃａｌ  ｍｏｄｅｌ  ｏｆｐｏｓｉｔｉｖｅ  ＨＢＭ  ＥＳＤ  ｃｕｒｒｅｎｔ  ｄｉｓｔｒｉｂｕｔｉｏｎ  ａｎｄ  ｔｈｅ  ｍｏｄｉｆｉｅｄ  ｍｕｌｔｉ−ｆｉｎｇｅｒ  ｐｒｏｔｅｃｔｉｏｎ  ｓｔｒｕｃｔｕｒｅ」と題する論文がＪｉａｎ−Ｈｓｉｎｇ  Ｌｅｅらにより、１９９９年に発表されている（Ｐｈｙｓｉｃａｌ  ａｎｄ  Ｆａｉｌｕｒｅ  Ａｎａｌｙｓｉｓ  ｏｆ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ，  １９９９．  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  １９９９  ７ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ｔｈｅ  ，  １９９９  Ｐａｇｅ（ｓ）：  １６２−１６７：以下、従来技術２（非特許文献２））。この論文（従来技術２）によると、ソースを２分割して、その間に、Ｐ＋拡散層で基板コンタクトを形成して、各フィンガーの寄生バイポーラトランジスタのベース抵抗（基板抵抗）を同じ値にそろえる工夫がなされており、破壊個所が特定の場所にかたよらなかったことから、電流が均一に流れていると結論している。
【００１４】
つまり、すべてのフィンガーの特性をそろえるためには、寄生バイポーラのベース抵抗（基板抵抗）を同じ値にしなければならないことが従来技術２に開示されている。このような寄生バイポーラトランジスタのベース抵抗（基板抵抗）の点から考えると、低抵抗エピタキシャル基板で、基板のＰ＋層の抵抗が極めて低い場合には、基本的にすべてのフィンガーで、寄生バイポーラトランジスタのベース抵抗（基板抵抗）がそろっているように考えることができるが、実際は、後述するように、両端のフィンガーの特性が基板の内部とは異なっている場合があることが、本願発明者等のシミュレーション結果で明らかになっている。
【００１５】
チャンネル幅方向に亘って均一に電流を流すことが、アバランシェブレークダウンを均一に生じさせることになる。その方法の一つに、特公平７−７０６０９号公報（特許文献１）に記載されたものがある。この方法では、ゲート電極には、高い抵抗を接続して、グラウンド電極に接続する。この場合は、サージ電流を流入したときに、ゲートの電位がドレイン電極との間の寄生容量でカップリングしているので、ゲートの電位が高くなり、チャンネルが形成され始めて、幅方向に均一に電流が流れる。同様の方式として、特開平０１−０３６０６０号公報（特許文献２）に開示されたものがある。この方法は，サージ電流が流入したときに、保護素子のゲート電位をフローティングにするもので、ＤＧＦ（Ｄｙｎａｍｉｃ−Ｇａｔｅ−Ｆｌｏａｔｉｎｇ）といわれている。
【００１６】
他の方法として、ドレイン領域に、シリサイド化されない領域を形成する方法（以下、従来技術３）がある。これに関して、例えば、特開昭６３−０７５５３号公報（特許文献３）、特開平５−３１７３号公報（特許文献４）に開示された技術がある。
【００１７】
図１５はこの従来技術３を示す断面図である。低抵抗のＰ＋シリコン基板１の上に高抵抗のＰエピタキシャル層１ａが形成されており、このＰエピタキシャル層１の表面にコバルトシリサイド層７が形成されている。しかし、ドレイン４の上の領域の一部に、シリサイドが形成されていない領域８がある。なお、コバルトシリサイド層７はコバルトとシリコンの化合物であり、低抵抗層である。また、領域８はシリサイドマスク領域であり、スナイパー抵抗となる領域である。
【００１８】
この領域８の形成方法は、ドレイン４上の一部にだけ、シリコン酸化膜などの絶縁膜を形成し、その後、シリサイド化することにより、特定領域のみ、シリサイドを形成しないようにしたものである。
【００１９】
この従来技術３においては、シリコン酸化膜を、ドレイン４の上の一部に形成して、その他の領域を、シリサイド化した例を示しているが、その他にも種々の方法が試みられている。
【００２０】
また、ＭＯＳトランジスタの素子のレイアウトを工夫して、熱暴走を防ぐ技術が開示されている（米国出願特許第５，４０４，０４１号：以下、従来技術４（特許文献５））。この従来技術４においては、ソースのコンタクトを、ゲートから最小の距離に配置することである。即ち、ソース側のコンタクト−ゲート間距離を、ドレイン側のコンタクト−ゲート間距離より小さくすることで、バラスト抵抗の最適化ができる。ＮＭＯＳトランジスタのスナップバックを、ＥＳＤ保護動作に用いる場合には、寄生バイポーラトランジスタの動作の原因となる基板抵抗が、ＩＯバッファ及び電源保護等のレイアウトでどの程度であるかを把握しておくことが、保護素子開発及び素子設計の上で極めて重要である。従って、基板抵抗の算出及びそれが保護動作に及ぼす影響に関しての考察、又は、保護素子自身の性能のレイアウトパラメータとの関係に関する性能調査が、種々の文献で発表されている。
【００２１】
従来技術２においては、ＮＭＯＳトランジスタ近傍のラッチアップ防止用Ｐ＋ガードリング６の配置と、基板抵抗及び素子特性の関係に関して議論している。
「Ｓｕｂｓｔｒａｔｅ  ｒｅｓｉｓｔａｎｃｅ  ｍｏｄｅｌｉｎｇ  ａｎｄ  ｃｉｒｃｕｉｔ−ｌｅｖｅｌ  ｓｉｍｕｌａｔｉｏｎ  ｏｆ  ｐａｒａｓｉｔｉｃ  ｄｅｖｉｃｅ  ｃｏｕｐｌｉｎｇ  ｅｆｆｅｃｔｓ  ｆｏｒ  ＣＭＯＳ  Ｉ／Ｏ  ｃｉｒｃｕｉｔｓ  ｕｎｄｅｒ  ＥＳＤ  ｓｔｒｅｓｓ」と題する文献が、Ｌｉ，  Ｔ．；  Ｔｓａｉらにより、１９９８年のＥｌｅｃｔｒｉｃａｌ  Ｏｖｅｒｓｔｒｅｓｓ／Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ  Ｓｙｍｐｏｓｉｕｍ  Ｐｒｏｃｅｅｄｉｎｇｓ，  １９９８，Ｐａｇｅ（ｓ）：２８１−２８９（非特許文献３）に発表されており、そのなかで、Ｕｎｉｔｅｄ  Ｓｔａｔｅｓ  Ｐａｔｅｎｔ  ６，３１０，３７９に記載されているように、基板トリガＮＭＯＳトランジスタをもとに、レイアウトパラメータの重要なものに関する最適化を行っている。
【００２２】
また、「Ｎｏｎ−ｕｎｉｆｏｒｍ  ｂｉｐｏｌａｒ  ｃｏｎｄｕｃｔｉｏｎ  ｉｎ  ｓｉｎｇｌｅ  ｆｉｎｇｅｒ  ＮＭＯＳ  ｔｒａｎｓｉｓｔｏｒｓ  ａｎｄ  ｉｍｐｌｉｃａｔｉｏｎｓ  ｆｏｒ  ｄｅｅｐ  ｓｕｂｍｉｃｒｏｎ  ＥＳＤ  ｄｅｓｉｇｎ」と題する文献（著者Ｋｗａｎｇ−Ｈｏｏｎ  Ｏｈ；ら）が、Ｒｅｌｉａｂｉｌｉｔｙ  Ｐｈｙｓｉｃｓ  Ｓｙｍｐｏｓｉｕｍ，  ２００１．  Ｐｒｏｃｅｅｄｉｎｇｓ．  ３９ｔｈ  Ａｎｎｕａｌ．  ２００１  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ，  ２００１のＰａｇｅ（ｓ）：２２６−２３４（非特許文献４）に発表されているほか、「Ａ  ｓｔｒａｔｅｇｙ  ｆｏｒ  ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ  ａｎｄ  ｅｖａｌｕａｔｉｏｎ  ｏｆ  ＥＳＤ  ｒｏｂｕｓｔｎｅｓｓ  ｏｆ  ＣＭＯＳ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｔｅｃｈｎｏｌｏｇｉｅｓ」と題する文献がＳＥＭＡＴＥＣＨ  ＥＳＤ  ＴＥＣＨＮＯＬＰＧＹ  Ｗｏｒｋｉｎｇ  ＧｒｏｕｐよりＥｌｅｃｔｒｉｃａｌ  Ｏｖｅｒｓｔｒｅｓｓ／Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ  Ｓｙｍｐｏｓｉｕｍ  Ｐｒｏｃｅｅｄｉｎｇｓ，  １９９９  ，  １９９９  Ｐａｇｅ（ｓ）：  ２１２  −２２４（非特許文献５）に発表されている。これらの文献は、ＥＳＤ保護素子の特性評価法及びＥＳＤ保護素子のレイアウトパラメータの評価法に関するものである。
【００２３】
また、「Ｐｒｏｃｅｓｓ  ａｎｄ  ｄｅｓｉｇｎ  ｆｏｒ  ＥＳＤ  ｒｏｂｕｓｔｎｅｓｓ  ｉｎ  ｄｅｅｐ  ｓｕｂｍｉｃｒｏｎ  ＣＭＯＳ  ｔｅｃｈｎｏｌｏｇｙ」と題する文献が、Ｃｈｕｎ  Ｊｉａｎｇらにより、Ｒｅｌｉａｂｉｌｉｔｙ  Ｐｈｙｓｉｃｓ  Ｓｙｍｐｏｓｉｕｍ，  １９９６．  ３４ｔｈ  Ａｎｎｕａｌ  Ｐｒｏｃｅｅｄｉｎｇｓ．，  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ，  １９９６  Ｐａｇｅ（ｓ）：  ２３３−２３６（非特許文献６）に発表されている。この文献によると、米国出願特許第５，４０４，０４１と同様に、ソース側のコンタクト−ゲート間の距離を最小にすることで、破壊電流が高くできるという記載がある。
【００２４】
【特許文献１】
特公平７−７０６０９号公報
【特許文献２】
特開平０１−０３６０６０号公報
【特許文献３】
特開昭６３−０７５５３号公報
【特許文献４】
特開平５−３１７３号公報
【特許文献５】
米国出願特許第５，４０４，０４１号
【特許文献６】
米国特許第６，０４３，１１６号
【非特許文献１】
１９８６年ケイ・エル・チェン等によりアイ・イー・ディー・エム，テクニカル・ダイジェスト，４８４−４８７頁（Ｋ．Ｌ．Ｃｈｅｎ  ｅｔ  ａｌ，ＩＥＤＭ  Ｔｅｃｈ．Ｄｉｇ．，１９８６，ｐｐ４８４−４８７
【非特許文献２】
Ｊｉａｎ−Ｈｓｉｎｇ  Ｌｅｅら，「Ａｎ  ａｎａｌｙｔｉｃａｌ  ｍｏｄｅｌ  ｏｆ  ｐｏｓｉｔｉｖｅ  ＨＢＭ  ＥＳＤ  ｃｕｒｒｅｎｔ  ｄｉｓｔｒｉｂｕｔｉｏｎ  ａｎｄ  ｔｈｅ  ｍｏｄｉｆｉｅｄ  ｍｕｌｔｉ−ｆｉｎｇｅｒ  ｐｒｏｔｅｃｔｉｏｎ  ｓｔｒｕｃｔｕｒｅ」“Ｐｈｙｓｉｃａｌ  ａｎｄ  Ｆａｉｌｕｒｅ  Ａｎａｌｙｓｉｓ  ｏｆ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ，  １９９９．  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  １９９９  ７ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ｔｈｅ  ，  １９９９  Ｐａｇｅ（ｓ）：  １６２−１６７”
【非特許文献３】
Ｌｉ，  Ｔ．；  Ｔｓａｉら「Ｓｕｂｓｔｒａｔｅ  ｒｅｓｉｓｔａｎｃｅ  ｍｏｄｅｌｉｎｇ  ａｎｄ  ｃｉｒｃｕｉｔ−ｌｅｖｅｌ  ｓｉｍｕｌａｔｉｏｎ  ｏｆ  ｐａｒａｓｉｔｉｃ  ｄｅｖｉｃｅ  ｃｏｕｐｌｉｎｇ  ｅｆｆｅｃｔｓ  ｆｏｒ  ＣＭＯＳ  Ｉ／Ｏ  ｃｉｒｃｕｉｔｓ  ｕｎｄｅｒ  ＥＳＤ  ｓｔｒｅｓｓ」，“１９９８年のＥｌｅｃｔｒｉｃａｌ  Ｏｖｅｒｓｔｒｅｓｓ／Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ  Ｓｙｍｐｏｓｉｕｍ  Ｐｒｏｃｅｅｄｉｎｇｓ，  １９９８，Ｐａｇｅ（ｓ）：２８１−２８９”
【非特許文献４】
Ｋｗａｎｇ−Ｈｏｏｎ  Ｏｈ；ら，「Ｎｏｎ−ｕｎｉｆｏｒｍ  ｂｉｐｏｌａｒ  ｃｏｎｄｕｃｔｉｏｎ  ｉｎ  ｓｉｎｇｌｅ  ｆｉｎｇｅｒ  ＮＭＯＳ  ｔｒａｎｓｉｓｔｏｒｓ  ａｎｄ  ｉｍｐｌｉｃａｔｉｏｎｓ  ｆｏｒ  ｄｅｅｐ  ｓｕｂｍｉｃｒｏｎ  ＥＳＤ  ｄｅｓｉｇｎ」，“Ｒｅｌｉａｂｉｌｉｔｙ  Ｐｈｙｓｉｃｓ  Ｓｙｍｐｏｓｉｕｍ，  ２００１．  Ｐｒｏｃｅｅｄｉｎｇｓ．  ３９ｔｈ  Ａｎｎｕａｌ．  ２００１  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ，  ２００１のＰａｇｅ（ｓ）：２２６−２３４”
【非特許文献５】
「Ａ  ｓｔｒａｔｅｇｙ  ｆｏｒ  ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ  ａｎｄ  ｅｖａｌｕａｔｉｏｎ  ｏｆ  ＥＳＤ  ｒｏｂｕｓｔｎｅｓｓ  ｏｆ  ＣＭＯＳ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｔｅｃｈｎｏｌｏｇｉｅｓ」，“ＳＥＭＡＴＥＣＨ  ＥＳＤ  ＴＥＣＨＮＯＬＰＧＹ  Ｗｏｒｋｉｎｇ  ＧｒｏｕｐよりＥｌｅｃｔｒｉｃａｌ  Ｏｖｅｒｓｔｒｅｓｓ／Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ  Ｓｙｍｐｏｓｉｕｍ  Ｐｒｏｃｅｅｄｉｎｇｓ，  １９９９  ，  １９９９  Ｐａｇｅ（ｓ）：  ２１２  −２２４”
【非特許文献６】
Ｃｈｕｎ  Ｊｉａｎｇら，「Ｐｒｏｃｅｓｓ  ａｎｄ  ｄｅｓｉｇｎ  ｆｏｒ  ＥＳＤ  ｒｏｂｕｓｔｎｅｓｓ  ｉｎ  ｄｅｅｐ  ｓｕｂｍｉｃｒｏｎ  ＣＭＯＳ  ｔｅｃｈｎｏｌｏｇｙ」，“Ｒｅｌｉａｂｉｌｉｔｙ  Ｐｈｙｓｉｃｓ  Ｓｙｍｐｏｓｉｕｍ，  １９９６．  ３４ｔｈＡｎｎｕａｌ  Ｐｒｏｃｅｅｄｉｎｇｓ．，  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ，  １９９６  Ｐａｇｅ（ｓ）：  ２３３−２３６”
【００２５】
【発明が解決しようとする課題】
しかし、これらの従来技術には、以下に示すような欠点がある。所謂低抵抗基板と、通常の高抵抗基板とを対比すると、図１５に示す低抵抗エピタキシャル層１ａを有する低抵抗基板では、横方向の抵抗Ｒ２が極めて小さいので、各フィンガーから見た基板抵抗は、概念的には、縦方向に電流が流れるときの抵抗Ｒ１＋Ｒ３になる。Ｒ２が、Ｒ１、Ｒ３に比較して極めて小さいために、電流はＰ＋エピタキシャル層１ａに入ってしまうと、かなり広い領域にまで広がり、ＮＭＯＳトランジスタ周辺に配置されているラッチアップ防止用のＰ＋ガードリング６だけでなく、グラウンド配線に接続されている他のバッファのガードリングと、その他の内部回路の基板コンタクト等を経由して、電流がグラウンド配線に流入してくるので、これらをすべて、チップレベルで、見積もらねばならず、抵抗Ｒ３は極めて低い値にせざるを得ない場合が多い。しかし、実際に、製品ごとにレイアウトが異なることもあり、その値の計算精度は高くなく、実質的に、経験値を用いている場合が多い。従って、保護素子の設計に関して、要求される保護性能を満たさなくなるリスクを抱えているという問題点があることになる。
【００２６】
一方、ＥＳＤ試験においては、近年、１０００ピンを超えるＬＳＩが実現しており、従来の試験方法の「全てのピンから２本を選ぶ組み合わせ」は実質的に不可能であるために、各電源系のグラウンドを束ねてＥＳＤ試験機のコモンとしている場合が一般的である。この試験方法では、先に述べたように、グラウンド配線に接続された基板コンタクトの面積が実質的に増加してしまうために、基板抵抗Ｒ３が更に低くなってしまい、試験結果の保護性能が低くなるという問題がある。これは、通常の基板を用いている場合には、このような問題は生じないので、それらと比較して、低抵抗基板を使用する場合に、極めて不利な状況になってしまう。
【００２７】
前述の如く、低抵抗基板を考えた場合は、その動作が高抵抗基板とは異なっていることが容易に説明できる。それは、Ｐ＋基板の抵抗Ｒ２が極めて小さいので、各トランジスタの基板抵抗は殆ど同じ値になって、素子間での性能ばらつきが、高抵抗基板に比較して著しく小さい。しかし、本願発明者等がシミュレーションでの検討から推察した結果、低抵抗薄膜エピタキシャル基板、つまり、Ｐ＋層の抵抗率が低く、エピタキシャル層の厚さ３〜５μｍ程度と薄い基板では、両端のトランジスタのホール電流は、通常、図１６及び図１７のように、ソース２をラッチアップ防止用Ｐ＋ガードリング６寄りに配置しているために、ドレイン４側の電位に押されて、ガードリング６側に広がって行く。両端以外のトランジスタでは、ソース２が両側のＮ＋拡散層の電位が高いために、基板電流（ホール電流）がソース２の下部領域に閉じ込められており、その基板抵抗は、フィンガー間で差の無いことがわかる。つまり、低抵抗基板でも、両端のフィンガーの他のフィンガーとの特性差が生じ易くなっているということがいえる。
【００２８】
本発明はかかる問題点に鑑みてなされたものであって、静電気による過剰な電流がドレインに印加されたときにソース下部の電位を効率的に上昇させてスナップバックを速やかに生じさせることができる静電気放電保護素子を提供することを目的とする。
【００２９】
【課題を解決するための手段】
本願第１発明に係る静電気放電保護素子は、Ｐ＋基板と、このＰ＋基板上のＰ層と、このＰ層の表面に形成されたＮ＋拡散層からなるソース及びドレイン並びにこれらのソースとドレインとの間の前記Ｐ層の表面上に形成されたゲートからなるＮＭＯＳトランジスタと、前記ドレインの下方にこのドレインと接して形成された第１Ｎウエルと、前記Ｐ層の表面に形成されたＰ＋拡散層からなるＰ＋ガードリングと、前記Ｐ＋ガードリングと前記ソースとの間に形成された第２Ｎウエルと、を有し、前記ドレインは保護すべき入力端子に接続されていることを特徴とする。
【００３０】
この静電気放電保護素子において、前記ソースドレインの対向方向に直交する方向における前記ソースの両端部の外側に設けられた第３及び第４のＮウエルを有することが好ましい。
【００３１】
本願第２発明に係る静電気放電保護素子は、Ｐ＋基板と、このＰ＋基板上のＰ層と、このＰ層の表面に形成されたＮ＋拡散層からなるソース及びドレイン並びにこれらのソースとドレインとの間の前記Ｐ層の表面上に形成されたゲートからなるＮＭＯＳトランジスタと、前記Ｐ層の表面に形成されたＰ＋拡散層からなるＰ＋ガードリングと、前記Ｐ＋ガードリングと前記ソースとの間に形成されたＮウエルと、を有し、前記ドレインは保護すべき入力端子に接続されていることを特徴とする。
【００３２】
本願第３発明に係る静電気放電保護素子は、Ｐ＋基板と、このＰ＋基板上のＰ層と、このＰ層の表面に形成されたＮ＋拡散層からなるソース及び第１及び第２のドレイン並びにこれらのソースと第１及び第２のドレインとの間の前記Ｐ層の表面上に夫々形成された第１及び第２のゲートからなる２個のＮＭＯＳトランジスタと、前記第１及び第２のドレインの下方にこのドレインと接して形成された第１及び第２のＮウエルと、を有し、前記ドレインは保護すべき入力端子に接続されていることを特徴とする。
【００３３】
この静電気放電保護素子において、前記ソースドレインの対向方向に直交する方向における前記ソースの両端部の外側に設けられた第３及び第４のＮウエルを有することができる。
【００３４】
また、前記第１及び第２のゲートは第３及び第４のゲートにより相互に接続されてリング状をなしているように構成することができる。
【００３５】
更に、例えば、前記ＮＭＯＳトランジスタを囲むようにして前記Ｐ層の表面に形成されたＰ＋拡散層からなるＰ＋ガードリングを有する。
【００３６】
本願第４発明に係る静電気放電保護素子は、Ｐ＋基板と、このＰ＋基板上のＰ層と、このＰ層の表面に形成されたＮ＋拡散層からなるソース及びドレイン並びにこれらのソースとドレインとの間の前記Ｐ層の表面上に形成されたゲートからなる複数個のＮＭＯＳトランジスタと、前記各ドレインの下方にこのドレインと接して形成された複数個のＮウエルと、前記ソース及びドレインの上に形成されたシリサイド膜と、前記ＮＭＯＳトランジスタを囲むようにして前記Ｐ層の表面に形成されたＰ＋拡散層からなるＰ＋ガードリングと、を有し、前記ソースは隣接するＮＭＯＳトランジスタ間で共通であり、前記ドレイン上の前記シリサイド膜はその中間で分断されていて隣接するトランジスタのドレイン上にシリサイド膜が個別に設けられ、各ドレイン上のシリサイド膜間にバラスト抵抗が形成されており、前記ドレインは保護すべき入力端子に接続されていることを特徴とする。
【００３７】
この静電気放電保護素子において、例えば、前記Ｐ＋ガードリングとこのＰ＋ガードリング寄りの前記ＮＭＯＳトランジスタとの間に、他のＮＭＯＳトランジスタが形成されており、前記ドレイン上に形成されたシリサイド膜が前記ＮＭＯＳトランジスタと前記他のＮＭＯＳトランジスタとで分断されていて、ドレインが個別化されている。
【００３８】
また、例えば、前記他のＮＭＯＳトランジスタと前記Ｐ＋ガードリングとの間にＮウエルが形成されている。
【００３９】
本願第５発明に係る静電気放電保護素子は、Ｐ＋基板と、このＰ＋基板上のＰ層と、このＰ層の表面に形成されたＰ＋拡散層からなるＰ＋ガードリングと、このＰ＋ガードリングに囲まれた領域内にて前記Ｐ層の表面に交互に形成された複数個のＮ＋拡散層からなるソース及びドレイン並びにこれらのソースとドレインとの間の前記Ｐ層の表面上に形成されたゲートからなるＮＭＯＳトランジスタと、少なくとも最外側の前記ドレインの下方にこのドレインと接して形成された複数個のＮウエルと、を有し、隣接するＮＭＯＳトランジスタ間で前記ソース又はドレインを共通にし、前記ドレインは保護すべき入力端子に接続され、前記ゲートは最外側のゲートが接地に接続され内側のゲートが抵抗を介して接地に接続されていることを特徴とする。
【００４０】
この静電気放電保護素子において、前記ソース及びドレインのうち、最外側にソースを配置することができる。また、前記複数個のＮウエルは前記ゲートの長手方向の両端部の外側に配置された他のＮウエルにより接続されており、前記Ｎウエル間のソースが前記Ｎウエル及び他のＮウエルにより囲まれているように構成することができる。
【００４１】
【発明の実施の形態】
以下、本発明の実施の形態について添付の図面を参照して具体的に説明する。図１は本発明の第１実施形態に係る静電気放電保護素子を示す平面図、図２は図１のＡ−Ａ線による断面図である。低抵抗のＰ＋基板２１上にＰエピタキシャル層２２が形成されており、更にこのＰエピタキシャル層２２上にＰウエル２３が形成されている。そして、Ｐウエル２３の表面に、ＮＭＯＳトランジスタを取り囲むように設けられたラッチアップ防止用Ｐ＋ガードリング２５が形成されており、このＰ＋ガードリング２５の内側には、素子分離絶縁膜２６が形成されている（図１に図示せず）。Ｐ＋ガードリング２５は接地に接続されている。
【００４２】
そして、Ｐウエル２２の表面に、Ｎ＋拡散層からなるＮＭＯＳトランジスタのソース２７及びドレイン２９が形成されており、これらのソース２７とドレイン２９との間の基板表面上には、ゲート絶縁膜（図示せず）を介してゲート２８が形成されている。ソース２７、ゲート２８及びドレイン２９上には、夫々コバルトシリサイド等のシリサイド膜３０（図１には図示せず）が形成されている。
【００４３】
そして、ソース２７と、素子分離絶縁膜２６との間の基板表面には、Ｐエピタキシャル層２２に達するＮウエル２４ａが形成されており、ドレイン２９の直下には同様にＰエピタキシャル層２２に達するＮウエル２４ｂがドレイン２９と接して形成されている。Ｎウエル２４ａと、ソース２７と、ドレイン２９とには、夫々複数個のコンタクト３１、３２及び３３が形成されており、これらのＮウエル２４ａと、ソース２７と、ドレイン２９（ひいてはＮウエル２４ｂ）とに、所定の電位を与えるようになっている。
【００４４】
本実施形態においては、ソース２７を接地に接続し、ドレイン２９を入力端子（入力電位）に接続しており、ソース側のＮウエル２４ａをドレイン２９と共通に入力端子に接続している。但し、このソース側のＮウエル２４ａは、直接入力端子に接続するのではなく、容量結合により入力端子に接続してもよい。このように、容量結合により入力端子に接続しておくと、サージ電流が流れたときにソース下部の電位が上昇するようにすることができる。
【００４５】
次に、本実施形態の静電気放電保護素子の動作について説明する。保護すべき入力端子に過大な電流が流入した場合には、ドレイン側ＰＮ接合の電位が瞬時に高くなり、アバランシェブレークダウンが生じる。電子電流は、ドレイン２９へ吸収されるが、ホール電流２０は、Ｐ＋基板２１を経由して、ラッチアップ防止ガードリング２５に流れ、又はチップ全体に配置されている基板コンタクトを経由して流れることにより、グラウンドに吸収される。このときに、電流径路の抵抗Ｒと電流との積ＩＲだけ、ソース底面とグラウンド電極との間に電位差が生じる。ホール電流量２０が多くなり、ソース２７を構成するＮ＋拡散層の底面の電位が高くなり、そのＰＮ接合を順方向にバイアスするようになったときに、ソース２７から電流がドレイン２９に供給されるようになる。そうすると、高電界にあるＰＮ接合に電流が更に供給されるようになり、アバランシェ降伏によるホール電流の量が更に増大する。このような正のフィードバックが生じるので、ＭＯＳトランジスタは、瞬時に、寄生バイポーラ動作状態となって、低抵抗の放電径路が形成される。
【００４６】
本実施形態においては、Ｎウエル２４ａ、２４ｂが入力端子に接続されているので、ドレイン２９に過大な電流が入力されてホール電流が生じた場合に、このホール電流は、双方のＮウエル２４ａ、２４ｂの電位の影響で、ソース２７の下部の領域に閉じ込められる。これにより、この領域の電流密度が高くなり、ソース下部の電位を上昇させる効果が高まり、ＥＳＤ保護性能が高くなる。このとき、ソース２７の幅を可及的に短くし、更にＮウエル２４ａ、２４ｂ間の間隔を最小（最小の設計ルールで）に形成して、電流密度をできるだけ高くすることが好ましい。
【００４７】
また、このＮウエル２４ａ、２４ｂにより、Ｐ＋ガードリング２５等との電位の干渉が低減できるので、特性のレイアウト依存性が小さくなる。
【００４８】
本実施形態においては、ソース２７からＰ＋基板２１に流れる電流の経路を電位が高い１対のＮウエル２４ａ、２４ｂで挟むように、ソース２７及びＮウエル２４ａ、２４ｂを形成したので、電流密度が高くなり、ソース２７の下部の電位を上昇しやすくすることができ、ＮＭＯＳトランジスタのスナップバックを起こしやすくすることができる。この場合に、前述の如く、ソース２７の幅を極力小さくすることが好ましい。
【００４９】
図３は本発明の第２実施形態に係る静電気放電保護素子を示す平面図である。本実施形態においては、ゲート２８の長手方向の両端部（トランジスタの幅方向の両端部）の近傍に、Ｎウエル２４ａとＮウエル２４ｂとを接続するＮウエル２４ｃ、２４ｄを形成し、ソース２７をこれらのＮウエル２４ａ、２４ｂ、２４ｃ、２４ｄで取り囲んでいる。
【００５０】
このように、ソース２７をこれらのＮウエル２４ａ、２４ｂ、２４ｃ、２４ｄで取り囲むことにより、トランジスタの幅が小さい場合に、トランジスタの幅方向に基板電流が広がっても、それをブロックして、基板電流をこの囲まれた領域に閉じこめて、電流密度を高めることができる。
【００５１】
図４は本発明の第３実施形態に係る静電気放電保護素子を示す平面図である。本実施形態においては、ドレイン２９の下方のＮウエル２４ｂは形成しておらず、ソース２７におけるトランジスタ幅方向の両端部に、Ｎウエル２４ｃを配置している。このように、ソース２７の長手方向（トランジスタの幅方向）の両端部にＮウエル２４ｃ、２４ｄを配置しただけでも、基板電流（ホール電流）２０がトランジスタ幅方向に広がることを防止できる。
【００５２】
例えば、トランジスタの幅ＷがＷ＝２０μｍ程度の小型の単一フィンガーＮＭＯＳトランジスタの場合、入力バッフファの２次保護として、インバータの直前に接続して内部回路を静電気から保護することができる。ゲート２８の電位は、高抵抗を介して、グラウンドへ接続するか、又はＤＧＦ（Ｄｙｎａｍｉｃ−Ｇａｔｅ−Ｆｌｏａｔｉｎｇ）にすることが好ましい。これは、全ての実施例で同じであり、通常のＧＧ（ｇａｔｅ−ｇｒｏｕｎｄｅｄ）ＮＭＯＳトランジスタでは、トランジスタの幅方向に均一に電流が流れ難いので、本発明を適用しにくくなる。
【００５３】
従来の図１６に示すように、Ｐウエル１ｂを形成している場合は、Ｐ＋ガードリング６に電流が流入して、基板抵抗が低くなっている場合がある。また、図１７に示すように、部分的にＰウエル１ｂを形成しない場合でも、基板のＰ＋層までの距離と同じ距離以上、Ｐ＋ガードリング６からドレイン４を離す必要があるので、レイアウト面積が大きくなってしまう。どこまで基板抵抗を高くできるかは、レイアウトの制約によっていた。
【００５４】
また、トランジスタ全体及びＰ＋ガードリングの内側にＰウエルを形成しない場合で、かつ、ドレインとＰ＋ガードリングとの距離が十分離れている場合でも、電流はソースの外側に向かって流れていた。このように、電流が広がりながら流れて行く場合はソース下部の電位を上昇させる効果が低い。
【００５５】
これに対し、図３及び図４に示す実施形態においては、Ｎウエル２４ｃ、２４ｄにより電流の広がりを防止するので、ソース下部の電位を上昇させる効果が高い。
【００５６】
次に、図５及び図６を参照して本発明の第４実施形態に係る静電気放電保護素子について説明する。図５は平面図、図６は図５のＢ−Ｂ線による断面図である。本実施形態においては、トランジスタを単一フィンガーではなく、２つのフィンガーに分けて、ソースを共通としてレイアウトしたものである。Ｐ＋基板４１上にＰエピタキシャル層４２が形成されており、このＰエピタキシャル層４２上にＰウエル４３が形成されている。そして、このＰウエルの表面上にＰ＋ガードリング４５が形成されており、その内側に素子分離絶縁膜４６が形成されている。この素子分離絶縁膜４６ａと内部の素子分離絶縁膜４６ｂとの間の基板表面に、Ｎ＋拡散層からなる１対のドレイン４９ａ、４９ｂと、その間のソース４７とが形成されている。そして、このソース４７と、その両側部のドレイン４９ａ、４９ｂとの間の基板上に、ゲート４８ａ、４８ｂが形成されている。これらのソース４７、ゲート４８ａ、４８ｂ及びドレイン４９ａ、４９ｂ上には、コバルトシリサイド等のシリサイド膜５０が形成されている。なお、ソース及びドレインは、夫々複数個のコンタクトを介して、夫々接地及び入力端子に接続されている。そして、ドレイン４９ａ、４９ｂの下方には、Ｎウエル４４ａ、４４ｂがドレイン４９ａ、４９ｂに接するようにして形成されている。
【００５７】
本実施形態においても、ドレイン４９ａ、４９ｂからＰ＋基板４１に流れる基板電流（ホール電流）５１は、Ｎウエル４４ａ、４４ｂ間に挟まれた限られた領域を流れるので、電流密度が高く、ソース４７下部の電位を効率的に上昇させる。本実施形態においても、２つのフィンガーの共通ソースの幅を最小の設計ルールに従って、可及的に短くすることが好ましい。これにより、電流がソース下部に閉じ込められる空間が最小になるので電位を上昇させる効果は高くなる。また、ソース領域の幅が狭いので、一方のドレイン側の電位の上昇が、他方のドレイン側の基板に伝わりやすいので、片側のＮＭＯＳトランジスタのみがスナップバックに入る可能性が極めて低くなる。
【００５８】
基板４１がＰ＋導電型の低抵抗の基板でなくても効果があるが、その場合は、周囲のガードリング４５をも含めて、ソースを中心として対象に各層を配置することが好ましい。また、本発明は、２つのフィンガーでなくても、適用可能だが、本実施形態のように、２つのフィンガーに適用することにより、ソース共通で、その対称性を保つことができ、基本的にタイミングがそろうので、バラスト抵抗を用いる必要がないという利点がある。従って、同じ合計幅で性能を比較した場合でも、このレイアウトのほうが性能が高くなる。しかし、２分割ではなく４分割などにしてしまうと、従来技術のように、ソースを共通にできないので、効果が無くなってしまう。このため、フィンガーを２つづつに分けたほうが、性能は高くなる。Ｎウエル４４ａ、４４ｂの端部とゲート４８ａ、４８ｂとの間の好ましい距離は、例えば、０．４（トランジスタ下部にＰウエル４３を形成したとき）〜１μｍ（Ｐウエル４３を形成しないとき）程度である。
【００５９】
なお、ソース４７及びドレイン４９ａ、４９ｂをセルフアラインコンタクトにより形成すると、ソース４７を極めて狭いものにすることができる（米国特許第６，０４３，１１６号（特許文献６））。
【００６０】
図７は本発明の第５実施形態に係る静電気放電保護素子を示す平面図である。本実施形態においては、ソース４７の長手方向（トランジスタの幅方向）の両端部の近傍に、夫々Ｎウエル４４ｃ及び４４ｄ及びその入力端子に接続するコンタクトを配置する。これにより、基板電流をこのＮウエル４４ａ〜４４ｄに囲まれた領域に効率的に閉じこめることができる。
【００６１】
図８は本発明の第６実施形態に係る静電気放電保護素子を示す平面図である。本実施形態においては、２フィンガー用の１対のゲート４８ｃがトランジスタの幅方向の両端部で相互に接続されて楕円の円輪状をなし、この端部に配置された部分からゲートの電位をとるための引き出し部４８ｄが延びている。ソース４７とドレイン４９ａ、４９ｂとの間の間隔により決まるゲート長は、ゲート４８ｃの本来のゲート部分（ソースドレインの対向方向に直交する方向に延びる部分）のゲート長よりも、この本来部分の両端部を接続する部分（ソースドレインの対向方向に延びる部分）のゲート長の方が長い。ゲート電位はフローティングにされている。
【００６２】
次に、本発明の第７実施形態について図９を参照して説明する。本実施形態は、多数のフィンガーのＮＭＯＳトランジスタに適用したものである。低抵抗のＰ＋基板６１の上に、高抵抗のＰエピタキシャル層６２を形成し、このＰエピタキシャル層６２の表面に、ラッチアップ防止用Ｐ＋ガードリング６５が形成され、このＰ＋ガードリング６５の内側に溝分離等の素子分離絶縁膜６６が形成されている。そして、この素子分離絶縁膜６６に接して、Ｎ＋拡散層からなるソース６７ａと、ドレイン６９ａと、ソース６７ｂと、ドレイン６９ｂとが形成されており、これらのソースドレイン間の基板表面上には、ゲート６８ａ、ゲート６８ｂと、ゲート６８ｃとが形成されている。これらのソース６７ａ、６７ｂ、ゲート６８ａ、６８ｂ、６８ｃ、及びドレイン６９ａ、６９ｂ上には、コバルトシリサイド等のシリサイド膜７０が形成されている。但し、ドレイン６９ａ及びドレイン６９ｂ上のシリサイド膜は途中で分離されて、ゲート近傍の部分とそれらの中間部分（シリサイド膜７０ａ、７０ｂ）とに分断されている。
【００６３】
そして、ドレイン６９ａ及びドレイン６９ｂの下方であって、ドレインの端部からＤ２だけ内側のドレイン中央領域の下方にＮウエル６４ａ、６４ｂが形成されている。
【００６４】
また、本実施形態においては、ソースを共通にできないので、完全にはスナップバックのタイミングをそろえることができない。そこで、本実施形態においては、ドレインに６９ａにバラスト抵抗を付加するために、シリサイド膜７０を分断し、ゲートの側部のドレイン６９ａに接するシリサイド膜７０と、それらの中間のこのシリサイド膜７０から分離したシリサイド膜７０ａとを設け、シリサイド膜７０ａは接地している。しかし、このバラスト抵抗は抵抗値が低い。
【００６５】
図９に示すように、ソース６７ｂの幅はＤ１、Ｎウエル６４ｂとゲート６８ｃとの間の距離はＤ２、Ｎウエル６４ａ、６４ｂ間の間隔はＤ３である。このＰ＋ガードリング６５に囲まれた両端部以外のＮＭＯＳトランジスタのソースの幅Ｄ１は最小の設計ルールで形成する。これにより、静電気放電保護性能が高くなる。
【００６６】
本実施形態においては、Ｐ＋ガードリング６５に近いＮＭＯＳトランジスタのドレイン６９ａが入力端子に接続され、ソース６７ａ、シリサイド膜７０ａ、ソース６７ｂ、シリサイド膜７０ｂが接地に接続されている。そして、ドレイン６９ａに過剰の電流が流れた場合に、ドレイン６９ａ、６９ｂの下方にＮウエル６４ａ、６４ｂが形成されているので、基板電流をソース６７ｂの下部に閉じこめることができる。
【００６７】
図１０は本発明の第８実施形態に係る静電気放電保護素子を示す断面図である。本実施形態においては、Ｐ＋ガードリング６５寄りのＮＭＯＳトランジスタのソース６７ａと素子分離絶縁膜６６との間に、更に素子分離絶縁膜６６ａが設けられていると共に、この素子分離絶縁膜６６ａと素子分離絶縁膜６６との間にＮウエル６４ｃが形成されている。これにより、Ｐ＋ガードリング６５に近接するＮＭＯＳトランジスタの基板電流も、分散せずに狭い限られた領域に制限することができる。
【００６８】
図１１は本発明の第９実施形態に係る静電気放電保護素子を示す断面図である。本実施形態においては、図１０に示す第８実施形態の静電気放電保護素子のＰ＋ガードリング６５に近接するＮＭＯＳトランジスタ（ソース６７ａ、ドレイン６９ａ、ゲート６８ａ）を省略したものである。つまり、Ｐ＋ガードリング６５に近接するＮＭＯＳトランジスタとして、ソース６７ｂを共通にする２つのフィンガーを配置し、この２つのフィンガーと素子分離絶縁膜６６との間のドレイン６９ａの下方に、Ｎウエル６４ａを配置したものである。
【００６９】
図１０に示す実施形態においても、ガードリングに囲まれたトランジスタの中の縁部のトランジスタについては、その基板電流分布が改善されているとはいえ、それより内側のトランジスタよりも対称性が低いために、この内側のトランジスタよりも基板電流分布密度が若干劣る。そこで、フィンガーの配置の態様を変更して、ドレイン６９ａがこの縁部にくるようにした。これにより、基板電流７２はＮウエル間の領域に高対称性で閉じこめられて、電流密度を上昇させることができる。
【００７０】
図１２は本発明の第１０実施形態に係る静電気放電保護素子を示す平面図である。ドレイン８１及びソース８２が交互に配置されており、夫々ドレインコンタクト８５及びソースコンタクト８６が設けられている。また、ドレイン８１の下方には、Ｎウエル８４が形成されている。そして、ゲート８３ａ、８３ｂはソース８２とドレイン８１との間の近傍で、ソース及びドレインの長手方向（トランジスタの幅方向）にほぼ平行に延びている。しかし、この隣接するゲート８３ａ、８３ｂはその中央部で相互に接近するように曲がっており、この隣接するゲート８３ａ、８３ｂが最近接する部分８７では、コンタクト８６を形成できる最小の設計ルールを満足しないために、コンタクト８６が形成されていない。このコンタクト８６が形成されていない部分８７の幅（トランジスタ幅方向の幅）は、表面からＰ＋基板までの深さより広いことが好ましい。また、ソース８２の全域には、コバルトシリサイド等のシリサイド膜を形成しているが、ドレイン８１においては、複数個のコンタクト８５を接続するためのシリサイド膜しか形成しておらず、従って、ドレイン８１上には、シリサイド膜を形成していない領域８８が存在する。このシリサイド膜を形成していない領域８８は面方向の抵抗が高く、抵抗層（バラスト抵抗）となっている。
【００７１】
本実施形態においては、ＮＯＳトランジスタの中央部分に、ソースコンタクト８６を形成しない部分８７を設けて、隣接するゲート間隔を狭くする。そうすると、基板へのホール電流はこの部分８７の直下には流れないので、基板へのホール電流が閉じ込められる空間が更に狭くなる。このため、ソース下部の電位を上昇させる効果は、更に一層高くなる。一旦、このソース８２における部分８７がスナップバックしたら、それがフィンガー全体に伝わるので、この狭くした部分８７がスナップバックのトリガーとなる。ゲート８３ａ、８３ｂが直線状ではなく、部分８７で湾曲しているが、これはシリサイド膜を形成しない領域８８を設けることにより、バラスト抵抗を付加しているので、この部分８７で破壊する可能性は極めて少ない。
【００７２】
図１３は本発明の第１１実施形態に係る静電気放電保護素子を示す平面図である。ゲート９０ａ、９０ｂと、ソース９２と、ドレイン９１とからＮＭＯＳトランジスタトランジスタが構成されており、これらの複数のＮＭＯＳトランジスタトランジスタについて、隣接するトランジスタのソース９２又はドレイン９１は共通である。各ドレイン９１の下方にＮウエル９３が形成されており、これらの複数個のＮウエル９３はゲート９０ａ、９０ｂの長手方向の両端部の外側で、Ｎウエル９４により相互に接続されている。これにより、ソース９２がＮウエル９３及び９４により囲まれている。これらのＮＭＯＳトランジスタは、Ｐ＋ガードリング（図示せず）により囲まれている。なお、各ソース９２及びドレイン９１は複数個のコンタクトにより夫々接地及び入力端子に接続されており、Ｎウエル９３，９４はドレイン９１と同一電位にある。また、外側のゲート９０ａは接地に接続され、内側のＮウエル９３，９４に囲まれた領域に形成されたゲート９０ｂは抵抗９５を介して接地に接続されている。
【００７３】
本実施形態においては、ＮＭＯＳトランジスタの各フィンガーの間にＮウエル９３を形成して、隣接するＮウエル９３間をトランジスタの外側でＮウエル９４により接続して、ソース９２をＮウエル９３，９４で囲むような構造を有している。基板電流は、ソース９２下部から基板を流れて周囲に配置されたＰ＋ガードリングへ流れ込む際に、Ｎウエル９３の部分を回り込むので、基板抵抗を高く保つことができる。これは、低抵抗基板に限らず、通常基板でも同様の効果がある。但し、高抵抗基板の場合は、ソース９２の面積などに依存しないという差はある。
【００７４】
図１３では、各フィンガーのドレイン９１の下部にＮウエル９３を形成しているが、これに限らず、周囲のフィンガーのドレインの下部だけにＮウエル９３を形成しても良い。Ｎウエル９３，９４に囲まれたゲート９０ｂは、１〜１０ｋΩの高抵抗９５を介して、グランドに接続されている。一方、両端のフィンガーは、従来例で説明したように、他の実施形態と同じようにドレイン９１を外側に配置して基板抵抗を低くしても良いが、高抵抗基板などで、周囲回路とのラッチが心配な場合には、十分、距離をとる必要があるので、図１３に示すように、通常の配置（ソース９２が外側）としても良い。その場合には、内側のフィンガーが最初にスナップバック状態に入るように、両側のゲート９０ａはグランド（接地）電位に接続しておく。
【００７５】
本実施形態においても、ドレイン９１から基板に流れる電流をＮウエル９３で挟まれた領域に閉じこめることができ、電流密度を上げることができる。
【００７６】
【発明の効果】
以上詳述したように、本発明においては、ドレインの下方にＮウエルを配置することにより、静電気によりドレインに過剰な電流が印加された場合のホール電流をＮウエルにより規制された領域に限定することができ、このため、電流密度を高めることができる。これにより、ソース下部の電位が上昇しやすくなり、速やかにＮＭＯＳトランジスタがスナップバックすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る静電気放電保護素子の平面図である。
【図２】同じくそのＡ−Ａ線による断面図である。
【図３】本発明の第２実施形態に係る静電気放電保護素子の平面図である。
【図４】本発明の第３実施形態に係る静電気放電保護素子の平面図である。
【図５】本発明の第４実施形態に係る静電気放電保護素子の平面図である。
【図６】同じくそのＢ−Ｂ線による断面図である。
【図７】本発明の第５実施形態に係る静電気放電保護素子の平面図である。
【図８】本発明の第６実施形態に係る静電気放電保護素子の平面図である。
【図９】本発明の第７実施形態に係る静電気放電保護素子の断面図である。
【図１０】本発明の第８実施形態に係る静電気放電保護素子の断面図である。
【図１１】本発明の第９実施形態に係る静電気放電保護素子の断面図である。
【図１２】本発明の第１０実施形態に係る静電気放電保護素子の平面図である。
【図１３】本発明の第１１実施形態に係る静電気放電保護素子を示す平面図である。
【図１４】従来の静電気放電保護素子の断面図である。
【図１５】従来の他の静電気放電保護素子の断面図である。
【図１６】従来の他の静電気放電保護素子の断面図である。
【図１７】従来の他の静電気放電保護素子の断面図である。
【符号の説明】
１：Ｐ＋シリコン基板
１ａ、１ｂ、２２、４２、６２：Ｐエピタキシャル層
２、２７、４７、６７ａ、６７ｂ、８２、９２：ソース
３、２８、４８ａ、４８ｂ、４８ｃ、４８ｄ、６８ａ、６８ｂ、６８ｃ、６８ｄ、６８ｅ、８３ａ、８３ｂ、９０ａ、９０ｂ：ゲート
４、２９、４９ａ、４９ｂ、６９ａ、６９ｂ、６９ｃ、６９ｄ、８１、９１：ドレイン
５：素子分離領域
６、２５、４５、６５：Ｐ＋ガードリング
６ａ、６ｂ、６ｃ：ＮＭＯＳトランジスタ
７：コバルトシリサイド層
８：シリサイドマスク領域
２０、５１：ホール電流
２１、４１、６１：Ｐ＋基板
２３、４３：Ｐウエル
２４ａ、２４ｂ、２４ｃ、２４ｄ、４４ａ、４４ｂ、４４ｃ、４４ｄ、６４ａ、６４ｂ、６４ｃ、８４、９３、９４：Ｎウエル
２６、４６ａ、４６ｂ、６６、６６ａ：素子分離絶縁膜
３０、５０、７０、７０ａ、７０ｂ：シリサイド膜
３１、３２、３３：コンタクト
７２：基板電流
８５：ドレインコンタクト
８６：ソースコンタクト
８７：コンタクト８６が形成されていない部分
８８：シリサイド膜を形成していない領域
９５：抵抗
【図１】
2004186511.tif 000003
【図２】
2004186511.tif 000004
【図３】
2004186511.tif 000005
【図４】
2004186511.tif 000006
【図５】
2004186511.tif 000007
【図６】
2004186511.tif 000008
【図７】
2004186511.tif 000009
【図８】
2004186511.tif 000010
【図９】
2004186511.tif 000011
【図１０】
2004186511.tif 000012
【図１１】
2004186511.tif 000013
【図１２】
2004186511.tif 000014
【図１３】
2004186511.tif 000015
【図１４】
2004186511.tif 000016
【図１５】
2004186511.tif 000017
【図１６】
2004186511.tif 000018
【図１７】
2004186511.tif 000019