(57)【要約】【課題】信号線駆動回路が複数のブロックに分割され、各ブロックが順次駆動される液晶表示装置において、色ラスタ表示時に縦スジの発生を防止する【解決手段】信号線駆動回路１０７ａは複数段シフトレジスタ１０９ａを備え、シフトレジスタ１０９ａの各段出力は、同時に複数本の信号線（Ｒ，Ｇ，Ｂ）に信号電圧を供給し、画素ＴＦＴ１２１のソース電極は、信号線駆動回路１０７ａに備えられているシフトレジスタ１０９ａのスキャン方向と同側の信号線（Ｒ，Ｇ，Ｂ）と接続されている。【選択図】　　　図１
2004046009.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号線と複数の走査線とが直交するように配置され、各々の交点近傍に画素ＴＦＴが配置され、前記画素ＴＦＴのゲート電極は前記走査線に、ソース電極は前記信号線に、ドレイン電極は画素電極にそれぞれ接続されたアレイ部と、前記信号線に信号電圧を供給する信号線駆動回路と、前記走査線に走査電圧を供給する走査線駆動回路とを備えた液晶表示装置において、
前記信号線駆動回路は複数段シフトレジスタを備え、前記シフトレジスタの各段出力は、同時に複数本の信号線に信号電圧を供給し、前記画素ＴＦＴのソース電極は、前記信号線駆動回路に備えられているシフトレジスタのスキャン方向と同側の信号線と接続されていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型の液晶表示装置に関し、特に複数のシフトレジスタを順次駆動する液晶表示装置に関する。
【０００２】
【従来の技術】
ワードプロセッサ、パーソナルコンピュータおよび携帯テレビなどでは、薄型で軽量の表示装置が広く用いられている。特に、液晶表示装置は、薄型、軽量および低消費電力化が容易なことから、盛んに開発が行われており、高解像度で大画面サイズの液晶表示装置が比較的低価格で手に入るようになってきた。
【０００３】
液晶表示装置の中でも、信号線と走査線の各交点付近に薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を配置したアクティブマトリクス型の液晶表示装置は、発色性に優れ、残像が少ないことから、今後の主流になると考えられている。
【０００４】
【発明が解決しようとする課題】
信号線駆動回路の構成がアナログサンプルホールド方式である場合、Ｖライン反転駆動時に、外部駆動回路内には正極性用と負極性用の２個のデジタル・アナログ・コンバータ（ＤＡＣ）が必要であった。それに対し、Ｈコモン反転駆動時には必要なＤＡＣは１個のみとなり、コスト低減に大きな役割を果たす。また、液晶パネルの用途が、車載またはデジタルカメラ、ＰＤＡ（パーソナル・デジタル・アシスタント）等の場合、コモン波形の振幅によってコントラストの調整ができることが要求されてきている。これらの理由から、Ｈコモン反転駆動が多くなってきているのが現状である。
【０００５】
図８に、従来のＨコモン反転駆動を想定した液晶表示装置を示す。図８に示すように、従来の液晶表示装置は、画素アレイ部１１、走査線駆動回路１０３ａ、外部駆動回路１０５ａ、信号線駆動回路１０７ａなどから構成される。信号線駆動回路１０７ａはガラス基板上に内蔵されており、信号線駆動回路内１０７ａ内に設けられるシフトレジスタは、図示しないバッファ、アナログスイッチを介して、複数の信号線１１１に接続される。各信号線Ｒ，Ｇ，Ｂは、画素ＴＦＴ１３のソース電極に接続される。また、各走査線Ｈは、画素ＴＦＴのゲート電極に接続される。
【０００６】
図９は、図８の画素ＴＦＴ、信号線、走査線、シフトレジスタの一部を拡大した図である。シフトレジスタ１段目ＳＲ１の出力は、信号線Ｒ（レッド）１，Ｇ（グリーン）１，Ｂ（ブルー）１〜Ｒ６，Ｇ６，Ｂ６に、シフトレジスタ２段目ＳＲ２の出力は、信号線Ｒ７，Ｇ７，Ｂ７〜Ｒ１２，Ｇ１２，Ｂ１２に入力される。ただし、図９にはシフトレジスタ１段目ＳＲ１とシフトレジスタ２段目ＳＲ２の境界付近の信号線Ｇ５〜Ｒ７のみを示す。また、外部駆動回路から入力されるビデオ信号は０．２〜４．８Ｖ、コモン波形は０〜５Ｖの１走査期間毎の反転信号が入力されている。
【０００７】
ここで、中間調青ラスタ表示を行った場合、正極性ラインでは、コモン波形は０Ｖとなり、シフトレジスタ１段目ＳＲ１の出力ＯＮ時に、信号線Ｂ１〜Ｂ６には２．５Ｖの電圧が印加され、信号線Ｒ１〜Ｒ６および信号線Ｇ１〜Ｇ６には４．８Ｖの電圧が印加される。その結果、信号線Ｂ１〜Ｂ６に接続されている画素には２．５Ｖの中間調電位が保持される。
【０００８】
次にシフトレジスタ２段目ＳＲ２の出力がＯＮとなると、信号線Ｒ７〜Ｒ１２および信号線Ｇ７〜Ｇ１２には、前行が負極性であったため、０．２Ｖ→４．８Ｖ（振幅４．６Ｖ）の電圧が印加され、信号線Ｂ７〜Ｂ１２には２．５Ｖの電圧が印加される。
【０００９】
その結果、シフトレジスタ１段目ＳＲ１の信号線Ｂ６に接続されている画素９１に２．５Ｖの電位が保持されているところに、次段のシフトレジスタ２段目ＳＲ２の信号線Ｒ７に４．６Ｖ振幅の電位が印加されることとなる。信号線Ｂ６に接続されている画素９１の保持電圧は、その画素９１に隣接する信号線Ｒ７の信号線電位が０．２Ｖから４．８Ｖに反転する時、画素―信号線間容量を介して変動する。これに対し、シフトレジスタブロック境界以外のＢ画素９０などは、隣接信号線（例えば、信号線Ｂ５と信号線Ｒ６）に同時に電位が印加されるため、電位変動を生じない。
【００１０】
以上から中間調青ラスタ表示時、シフトレジスタブロック境界部の信号線Ｂ６に接続されている画素９１についてだけ保持電位が変動し、縦スジとなって視認されることとなる。これは、正極性ラインだけではなく、負極性ラインについても同様である。この現象を回避するためには、カップリング指数（Ｃｓｉｇ−ｇａｓｏ／（Ｃｌｃ＋Ｃｓ＋Ｃｇｓ＋Ｃｓｉｇ−ｇａｓｏ））を小さくすることが効果的であるが、開口率の著しい低下という不利益が生じる。なお、Ｃｓｉｇ−ｇａｓｏは信号線−画素間容量を、Ｃｌｃは液晶容量を、Ｃｓは補助容量を、Ｃｇｓはゲート線−画素間容量をそれぞれ示す。
【００１１】
本発明は、このような点に鑑みてなされたものであり、その目的は、信号線駆動回路が複数のブロックに分割され、各ブロックが順次駆動される液晶表示装置において、色ラスタ表示時に縦スジの発生を防止することにある。
【００１２】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされたものであり、複数の信号線と複数の走査線とが直交するように配置され、各々の交点近傍に画素ＴＦＴが配置され、前記画素ＴＦＴのゲート電極は前記走査線に、ソース電極は前記信号線に、ドレイン電極は画素電極にそれぞれ接続されたアレイ部と、前記信号線に信号電圧を供給する信号線駆動回路と、前記走査線に走査電圧を供給する走査線駆動回路とを備えた液晶表示装置において、前記信号線駆動回路は複数段シフトレジスタを備え、前記シフトレジスタの各段出力は、同時に複数本の信号線に信号電圧を供給し、前記画素ＴＦＴのソース電極は、前記信号線駆動回路に備えられているシフトレジスタのスキャン方向と同側の信号線と接続されていることを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら説明するが、本発明はこれらの実施の形態に限定されるものではない。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、形状や寸法は現実のものとは異なる。また、「接続」という用語は、２つの要素が物理的に直接接続されているか否かに関わらず、電気的に接続されている状態を表すものとする。
【００１４】
図１は、本発明の実施形態に係る液晶表示装置の概略構成を示す。図１に示すように、液晶表示装置は、走査線駆動回路１０３ａと、複数のシフトレジスタ１０９ａを有する信号線駆動回路１０７ａと、画素アレイ部１０１ａとから構成される。なお、画素アレイ部の画素数は２４０×３２０とする。
【００１５】
画素アレイ部１０１は複数の信号線Ｒ１，Ｇ１，Ｂ１…と、複数の走査線Ｈ１，Ｈ２…が直交するように配線されている。信号線Ｒ１，Ｇ１，Ｂ１…と走査線Ｈ１，Ｈ２…とのマトリクス状の各交点近傍には、画素ＴＦＴ１２１と、一端が画素ＴＦＴ１２１のドレイン端子に接続された画素電極が設けられている。画素ＴＦＴ１２１のゲート電極には走査線Ｈ１，Ｈ２…が接続され、ソース電極には、信号線Ｒ１，Ｇ１，Ｂ１…Ｇ６ｎ，Ｂ６ｎ，Ｒ（６ｎ＋１）…が接続されている。
【００１６】
走査線駆動回路１０３ａは、走査線Ｈ１，Ｈ２…を駆動し、信号線駆動回路１０７ａは、信号線Ｒ１，Ｇ１，Ｂ１…Ｇ６ｎ，Ｂ６ｎ，Ｒ（６ｎ＋１）…を駆動する。
【００１７】
外部駆動回路１０５ａは、走査線駆動回路１０３ａにスタートパルスＹＳＴとクロックＹＣＫとを供給し、また信号線駆動回路１０７ａにスタートパルスＸＳＴとクロックＸＣＫを供給することにより、それぞれの動作タイミングの調整を行う。
【００１８】
信号線駆動回路１０７ａは、６相ストレート駆動であり、４０段のシフトレジスタを備え、シフトレジスタ１段あたり１８本の信号線が接続されている。シフトレジスタｎ段目は信号線Ｒ（６ｎ−５）から信号線Ｂ６ｎまでを駆動し、シフトレジスタ（ｎ＋１）段目は信号線Ｒ（６ｎ＋１）から信号線Ｂ（６ｎ＋６）までを駆動する。シフトレジスタｎ段目が駆動した後、シフトレジスタ（ｎ＋１）段目が駆動する、つまりシフトレジスタのスキャン方向は左から右（→）である。
【００１９】
ゲート電極が走査線Ｈ１，Ｈ２…に接続され、ソース電極が信号線Ｂ６ｎに接続される画素ＴＦＴ１２１のドレイン電極は、信号線Ｇ６ｎと信号線Ｂ６ｎとの間に設けられる画素電極に接続される。
【００２０】
図２に、各シフトレジスタと各信号線との関係を詳細に示す。シフトレジスタ（ＳＲ）は１段目から４０段目までの４０段構成であり、各シフトレジスタには１８本の信号線が接続される。
【００２１】
具体的には、シフトレジスタ１段目にはＲ１，Ｇ１，Ｂ１〜Ｒ６，Ｇ６，Ｂ６が、
シフトレジスタ２段目にはＲ７，Ｇ７，Ｂ７〜Ｒ１２，Ｇ１２，Ｂ１２が、
シフトレジスタ３段目にはＲ１３，Ｇ１３，Ｂ１３〜Ｒ１８，Ｇ１８，Ｂ１８が、
シフトレジスタ４段目にはＲ１９，Ｇ１９，Ｂ１９〜Ｒ２４，Ｇ２４，Ｂ２４が、
シフトレジスタ５段目にはＲ２５，Ｇ２５，Ｂ２５〜Ｒ３０，Ｇ３０，Ｂ３０が、
シフトレジスタ６段目にはＲ３１，Ｇ３１，Ｂ３１〜Ｒ３６，Ｇ３６，Ｂ３６が、
シフトレジスタ４０段目にはＲ２３５，Ｇ２３５，Ｂ２３５〜Ｒ２４０，Ｇ２４０，Ｂ２４０が、それぞれ接続されている。
【００２２】
図３に、シフトレジスタ１段目及びそれに接続される信号線並びにシフトレジスタ２段目及びそれに接続される信号線の関係を示す。
【００２３】
信号線駆動回路１０７ａのシフトレジスタ１段目が第１番目から第１８番目の信号線（つまり、Ｒ１からＢ６まで）に電圧を供給した後、シフトレジスタ２段目が第１９番目から第３６番目の信号線（つまり、Ｒ７からＢ１２まで）に電圧を供給する。シフトレジスタ１段目が電圧を供給した後、シフトレジスタ１段目の右側のシフトレジスタ２段目が電圧を供給する。つまり、シフトレジスタのスキャン方向は、左から右（→）である。
【００２４】
ゲート電極が走査線Ｈ１，Ｈ２…に接続され、ソース電極が第１８番目の信号線Ｂ６に接続される画素ＴＦＴ１２１のドレイン電極は、第１７番目の信号線Ｇ６と第１８番目の信号線Ｂ６との間に設けられる画素電極に接続される。つまり、画素ＴＦＴ１２１のソース電極は、画素ＴＦＴ１２１から見てシフトレジスタスキャン方向に位置する信号線Ｂ６に接続される。
【００２５】
図５に、シフトレジスタ１段目からシフトレジスタ６段目までのタイミングチャートを示す。外部駆動回路１０５から入力されるクロックＸＣＫとスタートパルスＸＳＴにより、シフトレジスタ１段目からシフトレジスタ６段目までが順次走査される。シフトレジスタ１段目がＯＮの時、信号線Ｒ１，Ｇ１，Ｂ１〜Ｒ６，Ｇ６，Ｂ６に接続されている画素ＴＦＴ１２１に書き込みが行われ、シフトレジスタ２段目がＯＮの時、信号線Ｒ７，Ｇ７，Ｂ７〜Ｒ１２，Ｇ１２，Ｂ１２に接続されている画素ＴＦＴ１２１に書き込みが行われる。
【００２６】
図４に画素部詳細図を示す。保持電位変動ΔＶｇａｓｏは、以下の式により表される。
【００２７】
ΔＶｇａｓｏ　＝　（Ｃｓｉｇ−ｇａｓｏ／（Ｃｌｃ＋Ｃｓ＋Ｃｇｓ＋Ｃｓｉｇ−ｇａｓｏ））ΔＶｓｉｇ
ここで、Ｃｓｉｇ−ｇａｓｏは信号線−画素間容量、Ｃｌｃは液晶容量、Ｃｓは補助容量、Ｃｇｓはゲート線−画素間容量、ΔＶｓｉｇは隣接する信号線の電位変動を示す。
【００２８】
図３に示すように、画素ＴＦＴ１２１（Ｂ６）のソース電極を、シフトレジスタのスキャン方向と同じ側の信号線Ｂ６と接続することによって、後段のシフトレジスタに接続される信号線Ｒ７に電圧が供給される際の信号線Ｂ６の電位変動ΔＶｓｉｇは０Ｖとなる。このため信号線Ｇ６と信号線Ｂ６との間に設けられる画素の保持電位変動ΔＶｇａｓｏは０Ｖとなる。その結果、中間調青ラスタ表示の際、縦スジが発生することはない。
【００２９】
もし仮に、シフトレジスタブロック境界部（シフトレジスタとシフトレジスタとの境界部）に隣接する信号線であって、前段シフトレジスタに接続される信号線が、信号線Ｂではなく、信号線Ｒまたは信号線Ｇだとしても、縦スジ発生を防止できることは言うまでも無い。
【００３０】
（第２の実施の形態）
前述の第１実施形態では、信号線駆動回路のスキャン方向を左から右（→）としたが、本発明はかかるスキャン方向に限定されない。
【００３１】
図６に本発明の第２実施形態の構成を示す。シフトレジスタｎ段目が信号線Ｒ（６ｎ−５）から信号線Ｂ６ｎまでに電圧を供給した後、シフトレジスタ（ｎ＋１）段目が信号線Ｒ（６ｎ＋１）から信号線Ｂ（６ｎ＋６）までに電圧を供給する。信号線Ｂ６ｎと信号線Ｒ（６ｎ＋１）とが、シフトレジスタｎ段目とシフトレジスタ（ｎ＋１）段目との境界に配置される。
【００３２】
信号線Ｂ６ｎと信号線Ｇ６ｎとの間に配置される画素ＴＦＴ１２１は、
ゲート電極が、走査線Ｈ１，Ｈ２・・・に接続され、
ソース電極が、信号線Ｂ６ｎに接続され、
ドレイン電極が、信号線Ｂ６ｎと信号線Ｇ６ｎとの間に配置される液晶セル１２３の画素電極に接続される。
【００３３】
かかる構成によれば、信号線Ｂ６ｎに電圧が供給された後、信号線Ｒ（６ｎ＋１）に電圧が供給される際であっても、信号線Ｂ６ｎは電位変動を生じないため、信号線Ｂ６ｎに接続される画素の保持電位も変動しない。
【００３４】
従って、図６に示すように、スキャン方向を右から左（←）としても、第１実施形態と同様の効果が得られる。つまり、スキャン方向が左から右（→）であるか、または右から左であるかにかかわらず、画素ＴＦＴのソース電極を、シフトレジスタのスキャン方向と同じ側の信号線と接続することによって、画素の保持電位変動を０Ｖとし、色ラスタ表示での縦スジの発生を回避することができる。
【００３５】
（第３の実施の形態）
前述の第１実施形態及び第２実施形態の駆動方法は、信号線駆動回路が動作する方向が一方向、つまりストレート駆動であるが、本発明はこのような駆動方法に限定されない。
【００３６】
図７に本発明の第３実施形態を示す。シフトレジスタａ段目が信号線Ｒ（６ａ−５）から信号線Ｂ６ａまでに電圧を供給した後、シフトレジスタ（ａ＋１）段目が信号線Ｒ（６ａ＋１）から信号線Ｂ（６ａ＋６）までに電圧を供給する。信号線Ｂ６ａと信号線Ｒ（６ａ＋１）とが、シフトレジスタａ段目とシフトレジスタ（ａ＋１）段目との境界に配置される。
【００３７】
信号線Ｂ６ａとその左側の信号線Ｇ６ａ（図示せず）との間に配置される画素ＴＦＴは、
ゲート電極が、走査線Ｈ１，Ｈ２・・・に接続され、
ソース電極が、信号線Ｂ６ａに接続され、
ドレイン電極が、信号線Ｂ６ａと信号線Ｇ６ａ（図示せず）との間に配置される液晶セルの画素電極に接続される。
【００３８】
一方、シフトレジスタｂ段目が信号線Ｒ（６ｂ−５）から信号線Ｂ６ｂまでに電圧を供給した後、シフトレジスタ（ｂ＋１）段目が信号線Ｒ（６ｂ＋１）から図示しない信号線Ｂ（６ｂ＋６）までに電圧を供給する。信号線Ｂ６ｂと信号線Ｒ（６ｂ＋１）とが、シフトレジスタｂ段目とシフトレジスタ（ｂ＋１）段目との境界に配置される。
【００３９】
信号線Ｂ６ｂとその右側の信号線Ｇ６ｂ（図示せず）との間に配置される画素ＴＦＴは、
ゲート電極が、走査線Ｈ１，Ｈ２・・・に接続され、
ソース電極が、信号線Ｂ６ｂに接続され、
ドレイン電極が、信号線Ｂ６ｂと信号線Ｇ６ｂ（図示せず）との間に配置される液晶セルの画素電極に接続される。
【００４０】
図７に示すように、画素アレイ部１０１ｃの右半分エリアについてはスキャン方向を左から右（→）とし、左半分エリアについてはスキャン方向を右から左（←）としても、各画素ＴＦＴのソース電極を各エリアにおけるシフトレジスタのスキャン方向と同じ側の信号線と接続することによって、第１，第２実施形態と同様に、色ラスタ表示での縦スジの発生を回避することができる。
【００４１】
第３実施形態では、画素アレイ部の右半分エリアのスキャン方向は左から右（→）、左半分エリアのスキャン方向は右から左（←）としたが、各スキャン方向を反対にしても良い。具体的には、右半分エリアのスキャン方向を右から左（←）とし、左半分エリアのスキャン方向を左から右（→）としても良い。
【００４２】
また、画素アレイ部の分割数は２分割に限られない。例えば、画素アレイ部を４分割し、
最も左のエリアのスキャン方向を右から左（←）とし、
左から２番目のエリアのスキャン方向を左から右（→）とし、
左から３番目のエリアのスキャン方向を右から左（←）とし、
最も右のエリアのスキャン方向を左から右（→）としても良い。
【００４３】
さらに、各エリアのスキャン方向を逆にしても良い。つまり、
最も左のエリアのスキャン方向を右から左（→）とし、
左から２番目のエリアのスキャン方向を左から右（←）とし、
左から３番目のエリアのスキャン方向を右から左（→）とし、
最も右のエリアのスキャン方向を左から右（←）としても良いことは言うまでもない。
【００４４】
また、各シフトレジスタが駆動する信号線は６相（６×ＲＧＢ＝１８本）に限定されない。例えば８相（８×ＲＧＢ＝２４本）またはそれ以上であっても、画素ＴＦＴと信号線とのつなぎを、シフトレジスタのスキャン方向（走査方向）と同じ側とすることによって同様の効果を得ることができる。
【００４５】
さらに、水平ライン反転のみではなく、ドット反転等においても同様の効果を得ることができる。
【００４６】
【発明の効果】
本発明によれば、シフトレジスタブロック境界付近の信号線が、隣接信号線電位変動の影響を受けないため、色ラスタ表示時の縦スジ発生を回避することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る液晶表示装置の概略構成を示す図である。
【図２】上記液晶表示装置の各シフトレジスタと各信号線との関係を詳細に示す図である。
【図３】上記液晶表示装置のシフトレジスタ１段目とシフトレジスタ２段目との境界部における信号線と画素ＴＦＴとの接続関係を詳細に示す図である。
【図４】上記液晶表示装置の画素部の信号線、走査線、補助容量配線、画素ＴＦＴ、画素電極、信号線−画素間容量、ゲート−画素間容量、補助容量、液晶容量、対向電極などの関係を示す図である。
【図５】信号線駆動回路に供給されるクロック信号、スタート信号、１段目から６段目までのシフトレジスタ、及びデータに関するタイミングチャートである。
【図６】上記液晶表示装置の第２実施形態の構成を示す図である。
【図７】上記液晶表示装置の第３実施形態の構成を示す図である。
【図８】従来の液晶表示装置の概略構成を示す図である。
【図９】従来の液晶表示装置のシフトレジスタ１段目とシフトレジスタ２段目との境界部における信号線と画素ＴＦＴとの接続関係を詳細に示す図である。
【符号の説明】
１０１…画素アレイ部、１０２…信号線駆動部、１０３…走査線駆動部、
１０４…外部駆動回路
【図１】
2004046009.tif 000003
【図２】
2004046009.tif 000004
【図３】
2004046009.tif 000005
【図４】
2004046009.tif 000006
【図５】
2004046009.tif 000007
【図６】
2004046009.tif 000008
【図７】
2004046009.tif 000009
【図８】
2004046009.tif 000010
【図９】
2004046009.tif 000011