(57)【要約】【課題】　不揮発性メモリ素子のトランジスタ及びその形成方法を提供する。【解決手段】　半導体基板１００上にゲートパターン２００を形成後、ゲートパターン２００を含む半導体基板１００の全面に拡散防止膜１６４を形成する。以後、拡散防止膜１６４を異方性エッチングしてゲートパターン２００の側面に拡散防止スペーサ１６４ａを形成する。ここでゲートパターン２００は、ゲート酸化膜１１０、浮遊ゲート１２０、ゲート層間絶縁膜パターン１３０、制御ゲート１４０からなる。以後、拡散防止スペーサ１６４ａが形成された半導体基板１００に対して熱酸化工程を実施する。これによって、浮遊ゲート１２０の下部角が熱酸化されてラウンドされたプロフィールを有し、結果的に、膜のエッジでの厚さと中央での厚さとの差はゲート層間絶縁膜パターン１３０よりゲート酸化膜１１０の方が大きくなる。【選択図】　　　　　　図８
2004104119.tif 000002
【特許請求の範囲】
【請求項１】
　不揮発性メモリ素子のゲート構造体において、
　前記ゲート構造体の下に配置された基板上に形成され、前記ゲート構造体の側壁を定義する熱酸化膜と、
　前記ゲート構造体の前記側壁に配置された酸素拡散防止膜と、
　湾曲した側壁部を有し、かつ前記熱酸化膜上に配置された浮遊ゲートを含むことを特徴とするゲート構造体。
【請求項２】
　少なくとも前記湾曲した側壁部の下部は前記ゲート構造体の側壁から前記基板に向き合う前記浮遊ゲートの表面に向けて湾曲することを特徴とする請求項１に記載のゲート構造体。
【請求項３】
　前記浮遊ゲートの表面は第１表面を含み、前記浮遊ゲートの前記湾曲した側壁は上部湾曲した側壁部をさらに含み、
　前記浮遊ゲートの前記上部湾曲した側壁部は前記ゲート構造体の側壁から前記基板で離隔された前記浮遊ゲートの第２表面に向けて湾曲することを特徴とする請求項２に記載のゲート構造体。
【請求項４】
　第１位置で前記側壁の前記湾曲した部分と直接連結される前記浮遊ゲート側壁の直線部分をさらに含み、前記第１位置は第１距離だけ前記熱酸化膜及び前記基板の間の界面から離隔され、
　前記基板と向き合う前記浮遊ゲートの表面の直線部分は前記第１距離より短い第２距離だけ前記界面から離隔されることを特徴とする請求項２に記載のゲート構造体。
【請求項５】
　前記表面は第１表面を含み、前記浮遊ゲートの前記湾曲した側壁は上部湾曲した側壁部をさらに含み、
　前記浮遊ゲートの前記上部湾曲した側壁部は前記ゲート構造体の側壁から前記基板から離隔された前記浮遊ゲートの第２表面に向けて湾曲することを特徴とし、
　前記ゲート構造体は
　前記浮遊ゲート上の制御ゲートと、
　前記シリコン窒化膜を含み、前記制御ゲート及び前記浮遊ゲートの間に介在されるゲート層間絶縁膜をさらに具備し、前記第２表面の直線部は第３距離だけ前記シリコン窒化物から離隔され、
　前記浮遊ゲートの前記側壁の前記直線部は前記第３距離より長い第４距離だけ前記シリコ窒化膜から離隔された第２位置で前記浮遊ゲートの前記上部湾曲した側壁部に直接連結されることを特徴とする請求項４に記載のゲート構造体。
【請求項６】
　前記第１及び第２距離の間の差は前記第３及び第４距離の間の差より大きいことを特徴とする請求項５に記載のゲート構造体。
【請求項７】
　前記下部湾曲した側壁の長さは前記上部湾曲した側壁の長さより長いことを特徴とする請求項３に記載のゲート構造体。
【請求項８】
　湾曲した側壁を有し、前記浮遊ゲート上に配置される制御ゲートをさらに具備することを特徴とする請求項１に記載のゲート構造体。
【請求項９】
　前記制御ゲートの前記湾曲した側壁の長さは前記上部湾曲した側壁の長さより短いことを特徴とする請求項８に記載のゲート構造体。
【請求項１０】
　前記浮遊ゲート上の制御ゲートと、
　湾曲した側壁を有するシリコン窒化膜とを含み、前記制御ゲート及び前記浮遊ゲートの間に配置されるゲート層間絶縁膜をさらに含むことを特徴とする請求項１に記載のゲート構造体。
【請求項１１】
　前記シリコン窒化膜の前記湾曲した側壁は前記ゲート構造体の側壁から前記浮遊ゲートに向けて湾曲することを特徴とする請求項１０に記載のゲート構造体。
【請求項１２】
　基板上に、酸化膜上に形成される浮遊ゲートを含むゲート構造体を形成する段階と、
　前記酸化膜上に、前記ゲート構造体の側壁に酸素拡散防止膜を形成する段階と、
　前記浮遊ゲートの湾曲した側壁部を定義し、前記酸素拡散防止膜と前記浮遊ゲートとの間に配置される熱酸化膜を形成する段階とを具備することを特徴とするゲート構造体形成方法。
【請求項１３】
　前記熱酸化膜を形成する段階は
　前記浮遊ゲート上にそして前記ゲート構造体の周辺の基板上に、絶縁膜を形成する段階と、
　前記絶縁膜及び前記酸化膜を熱処理して、前記酸素拡散防止膜の下の基板上に前記熱酸化膜を形成する段階とを含み、前記酸素拡散防止膜は前記熱酸化膜内への経路を提供することを特徴とする請求項１２に記載のゲート構造体形成方法。
【請求項１４】
　前記ゲート構造体を形成する段階は
　前記浮遊ゲート上にシリコン酸化膜を形成する段階と、
　前記シリコン酸化膜上にシリコン窒化膜を形成して、前記浮遊ゲート上にゲート層間絶縁膜を形成する段階と、を含むことを特徴とする請求項１３に記載のゲート構造体形成方法。
【請求項１５】
　前記熱酸化膜を形成する段階は、第１量で、前記経路を通じて前記浮遊ゲートに含まれたシリコン原子に到逹する酸素原子を含む大気で前記熱酸化膜を形成する段階をさらに含むことを特徴とする請求項１４に記載のゲート構造体形成方法。
【請求項１６】
　前記熱酸化膜を形成する段階は前記第１量より少ない第２量で、前記経路を通じて前記ゲート層間絶縁膜に含まれたシリコン原子に到逹する酸素原子を含む大気で前記熱酸化膜を形成する段階をさらに含むことを特徴とする請求項１５に記載のゲート構造体形成方法。
【請求項１７】
　前記ゲート層間絶縁膜上に制御ゲートを形成する段階をさらに含み、前記熱酸化膜を形成する段階は前記第２量より少ない第３量で、前記経路を通じて前記制御ゲートに含まれたシリコン原子に到逹する酸素原子を含む大気で前記熱酸化膜を形成する段階をさらに含むことを特徴とする請求項１６に記載のゲート構造体形成方法。
【請求項１８】
　少なくとも前記湾曲した側壁部の下部は前記ゲート構造体の側壁から前記基板に接する前記浮遊ゲートの表面に向けて湾曲することを特徴とする請求項１２に記載のゲート構造体形成方法。
【請求項１９】
　前記表面は第１表面を含み、前記浮遊ゲートの前記湾曲した側壁は前記ゲート構造体の前記側壁から前記基板で離隔された前記浮遊ゲートの第２表面に向けて湾曲する前記浮遊ゲートの上部湾曲した側壁部を含むことを特徴とする請求項１８に記載のゲート構造体形成方法。
【請求項２０】
　前記側壁の前記湾曲した部分と第１位置で直接連結される前記浮遊ゲート側壁の直線部分をさらに含み、前記第１位置は前記熱酸化膜及び前記基板の間の界面から第１距離だけ離隔されることを特徴とし、
　前記基板を向き合う前記表面の直線部分は前記第１距離より短い第２距離だけ前記界面から離隔されることを特徴とする請求項１８に記載のゲート構造体形成方法。
【請求項２１】
　前記下部湾曲した側壁の長さは前記上部湾曲した側壁の長さより長いことを特徴とする請求項１９に記載のゲート構造体形成方法。
【請求項２２】
　湾曲した側壁を有する前記浮遊ゲート上に制御ゲートを形成する段階をさらに具備することを特徴とするゲート構造体形成方法。
【請求項２３】
　前記制御ゲートの前記湾曲した側壁の長さは前記上部湾曲した側壁の長さより短いことを特徴とする請求項２２に記載のゲート構造体形成方法。
【請求項２４】
　前記浮遊ゲート上に制御ゲートを形成する段階と、
　湾曲した側壁を有するシリコン窒化膜を含み、前記制御ゲート及び前記浮遊ゲートの間に配置されるゲート層間絶縁膜を形成する段階とをさらに含むことを特徴とする請求項１２に記載のゲート構造体形成方法。
【請求項２５】
　基板上に、ゲート酸化膜、浮遊ゲート、ゲート層間絶縁膜パターン及び制御ゲートが順次に積層されたゲートパターンを形成する段階と、
　前記ゲートパターンを含む基板の全面に、拡散防止膜を形成する段階と、
　前記拡散防止膜を異方性エッチングして前記ゲートパターンの側面に配置される拡散防止スペーサを形成する段階と、
　前記拡散防止スペーサが形成された基板に対して熱酸化工程を実施する段階とを含むことを特徴とする不揮発性メモリ素子のトランジスタ形成方法。
【請求項２６】
　前記ゲート層間絶縁膜パターンは順次に積層されたシリコン酸化膜、シリコン窒化膜及びシリコン酸化膜に形成されることを特徴とする請求項２５に記載の不揮発性メモリ素子のトランジスタ形成方法。
【請求項２７】
　前記ゲートパターンを形成する段階は
　前記基板の所定の領域に活性領域を限定する素子分離膜を形成する段階と、
　前記活性領域上にゲート酸化膜を形成する段階と、
　前記ゲート酸化膜上に、前記活性領域に平行な方向に配置される下部導電膜パターンを形成する段階と、
　前記下部導電膜パターンが形成された基板の全面にゲート層間絶縁膜及び上部導電膜を形成する段階と、
　前記活性領域に垂直な方向に、前記上部導電膜、ゲート層間絶縁膜及び下部導電膜パターンを順次にパターニングする段階とを含むことを特徴とする請求項２５に記載の不揮発性メモリ素子のトランジスタ形成方法。
【請求項２８】
　前記ゲート酸化膜は前記活性領域を熱酸化させることで形成されるシリコン酸化膜であることを特徴とする不揮発性メモリ素子のトランジスタ形成方法。
【請求項２９】
　前記下部導電膜パターンは多結晶シリコンで形成することを特徴とする請求項２７に記載の不揮発性メモリ素子のトランジスタ形成方法。
【請求項３０】
　前記上部導電膜は順次に積層された多結晶シリコン及びシリサイドで形成することを特徴とする請求項２７に記載の不揮発性メモリ素子のトランジスタ形成方法。
【請求項３１】
　前記上部導電膜をパターニングする前に、前記上部導電膜上にキャッピング膜を形成する段階をさらに含むことを特徴とする請求項２７に記載の不揮発性メモリ素子のトランジスタ形成方法。
【請求項３２】
　前記拡散防止膜は化学気相蒸着の方法で形成したシリコン窒化膜であることを特徴とする請求項２５に記載の不揮発性メモリ素子のトランジスタ形成方法。
【請求項３３】
　前記拡散防止膜を形成する前に、前記ゲートパターンが形成された基板の全面を覆う緩衝絶縁膜を形成する段階をさらに含むことを特徴とする請求項２５に記載の不揮発性メモリ素子のトランジスタ形成方法。
【請求項３４】
　前記緩衝絶縁膜は化学気相蒸着の方法で形成するシリコン酸化膜であることを特徴とする請求項３３に記載の不揮発性メモリ素子のトランジスタ形成方法。
【請求項３５】
　前記熱酸化工程は前記浮遊ゲートの下部エッジを熱酸化させることを特徴とする請求項２５に記載の不揮発性メモリ素子のトランジスタ形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は半導体装置及びその製造方法に関するものであり、特に不揮発性メモリ素子のゲート構造体及びその形成方法に関するものである。
【背景技術】
【０００２】
　不揮発性メモリ素子は電源が供給されなくても貯蔵された情報を維持することができる半導体装置である。このような不揮発性メモリ素子に対する産業的需要は電子装置の小型化及び携帯化に従って急増している。
【０００３】
　このような不揮発性メモリ素子の代表的なものの一つに不揮発性メモリ素子がある。
【０００４】
　フラッシュメモリ素子は浮遊ゲート（ｆｌｏａｔｉｎｇ　ｇａｔｅ）を含むスタック（ｓｔａｃｋ）構造が一般的に使用されている。
【０００５】
　図１は従来の不揮発性メモリ素子（フラッシュメモリ素子）のゲート構造体を形成する方法を示す断面図である。
【０００６】
　図１を参照すると、半導体基板１０上に不揮発性メモリ素子のゲートパターン９０を形成する。前記ゲートパターン９０は順次に積層されたゲート酸化膜１２、浮遊ゲート１４、ゲート層間絶縁膜２１、制御ゲート２２及びキャッピングパターン２４で構成される。
【０００７】
　ここで前記ゲート酸化膜１２はシリコン酸化膜として、前記半導体基板１０を熱酸化させる方法で形成する。前記ゲート層間絶縁膜２１は順次に積層された下部シリコン酸化膜１６、シリコン窒化膜１８及び上部シリコン酸化膜２０で形成する。また、前記浮遊ゲート１４は多結晶シリコンで形成し、前記制御ゲート２２は順次に積層された多結晶シリコン及びシリサイドで形成する。
【０００８】
　前記ゲートパターン９０を形成する段階はプラズマを利用する乾式エッチングの段階を含む。このようなプラズマ乾式エッチングは前記ゲートパターン９０にエッチング損傷を誘発する。このようなエッチング損傷は不揮発性メモリ素子の特性に悪影響を与えることになる。
【０００９】
　このエッチング損傷を治癒するために前記ゲートパターン９０を形成した後に、熱酸化工程をさらに実施する。前記熱酸化工程は高温の酸素雰囲気で実施される（特許文献１参照）。
【００１０】
　この熱酸化工程の結果、前記浮遊ゲート１４及び制御ゲート２２の側壁にはシリコン酸化膜が形成される。このシリコン酸化膜は前記ゲート層間絶縁膜２１及び前記ゲート酸化膜１２のエッジを厚くする原因になる。前記ゲート層間絶縁膜２１が厚くなれば、前記制御ゲート２２に印加される電圧が前記浮遊ゲート１４に伝達する效率を示すカップリングの割合（ｃｏｕｐｌｉｎｇ　ｒａｔｉｏ）が減少する。前記カップリングの割合が減少する場合に、不揮発性メモリ素子の動作電圧を高めなければならないなどの問題が発生する。
【００１１】
　図２は、従来の不揮発性メモリ素子（特にフラッシュメモリ素子）のゲート構造体を形成する他の方法を示す断面図である。
【００１２】
　図２を参照すると、熱酸化工程を実施する前、すなわちゲートパターン９０を形成するまでの段階は図１の説明と同一である。
【００１３】
　前記ゲートパターン９０を形成した後に、その結果物の全面を覆う下部絶縁膜２８及び上部絶縁膜３０を順次に形成する。この時に、前記下部絶縁膜２８及び前記上部絶縁膜３０は各々シリコン酸化膜及びシリコン窒化膜に形成される。
【００１４】
　前記上部絶縁膜３０が形成された半導体基板に対して熱酸化工程を実施する。この時、拡散防止膜で使用される前記上部絶縁膜３０が前記ゲートパターン９０を含む半導体基板の全面を覆うので、前記熱酸化工程の間、酸素原子は前記ゲートパターン９０に浸透することができない。これによって、前記熱酸化工程は熱エネルギーを供給してエッチング損傷された部位を安定した状態で治癒する機能のみを実行し、前記浮遊ゲート１４の形態改善には寄与しない。なお、前記浮遊ゲート１４の形態改善という熱酸化工程のまた他の機能に対しては下の図３で説明する。
【００１５】
　図３を参照すると、前記上部絶縁膜３０及び下部絶縁膜２８を順次に除去して前記ゲートパターン９０を露出させる。前記ゲートパターン９０が露出した半導体基板の全面を覆うスペーサ膜を形成する。前記スペーサ膜は化学気相蒸着の方法で形成したシリコン酸化膜であることが一般的である。以後、前記ゲートパターン９０の上部面が露出するまで前記スペーサ膜を異方性エッチングすることによって、前記ゲートパターン９０の側壁にゲートスペーサ３２を形成する（特許文献１参照）。
【００１６】
　この時、前記浮遊ゲート１４は前記熱酸化工程で酸化されないので、下部角６０は角ばっている形を有する。これによって、前記ゲート酸化膜１２及び前記ゲートスペーサ３２を過ぎる二つの経路に対して前記浮遊ゲート１４から前記半導体基板１０までの距離を考慮すると、二つの経路の長さは類似である。
【００１７】
　一方、前記ゲートスペーサ３２は化学気相蒸着の方法で形成されたシリコン酸化膜であるので、熱酸化工程を通じて形成された前記ゲート酸化膜１２に比べて電気的特性が不良である。このような事実により、前記ゲートスペーサ３２は前記浮遊ゲート１４に貯蔵された電荷が漏洩しやすい経路を形成する。
【００１８】
　これに加えて、前記浮遊ゲート１４の下部角６０はそれの角ばっている形のため、印加される電場が集中する部分である。このように局所的な領域に電場が易しく集中する場合に、不揮発性メモリ素子の耐久性及び電荷貯蔵特性が悪くなる問題を誘発する。
【特許文献１】韓国公開特許２００１−０００４２６３号
【発明の開示】
【発明が解決しようとする課題】
【００１９】
　本発明の目的は、ゲートパターン形成のためのエッチング工程で発生するエッチング損傷を治癒し、カップリングの割合の減少を最小化することができる不揮発性メモリ素子のゲート構造体形成方法を提供することにある。
【００２０】
　本発明の他の目的は、浮遊ゲートの下部角に電場が集中する問題を解決することができる不揮発性メモリ素子のゲート構造体形成方法を提供することにある。
【００２１】
　本発明のまた他の目的は、制御ゲートに印加される電圧を效率的に浮遊ゲートに伝達し、浮遊ゲートの下部角に電場が集中する問題を解決することができる不揮発性メモリ素子のゲート構造体を提供することにある。
【００２２】
　また、本発明のまた他の目的は、制御ゲートに印加される電圧を效率的に浮遊ゲートに伝達し、浮遊ゲートの下部角に電場が集中する問題を解決することができる不揮発性メモリ素子のトランジスタ形成方法を提供することにある。
【課題を解決するための手段】
【００２３】
　上述の諸目的を達成するために、本発明はゲートパターンの側壁に拡散防止スペーサを形成する段階を含む不揮発性メモリ素子のトランジスタ形成方法を提供する。この方法は半導体基板上にゲートパターンを形成し、前記ゲートパターンを含む半導体基板の全面に拡散防止膜を形成した後に、前記拡散防止膜を異方性エッチングして前記ゲートパターンの側面に配置される拡散防止スペーサを形成する段階を含む。この時、前記ゲートパターンは順次に積層されたゲート酸化膜、浮遊ゲート、ゲート層間絶縁膜パターン及び制御ゲートからなる。以後に、前記拡散防止スペーサが形成された半導体基板に対して熱酸化工程を実施する。
【００２４】
　前記ゲートパターンを形成する段階は、前記半導体基板の所定の領域に活性領域を限定する素子分離膜を形成した後に、前記活性領域上にゲート酸化膜を形成する段階を含む。以後、前記ゲート酸化膜上に前記活性領域に平行な方向に配置される下部導電膜パターンを形成した後に、その結果物の全面にゲート層間絶縁膜及び上部導電膜を順次に形成した後、前記活性領域に垂直な方向に前記上部導電膜、ゲート層間絶縁膜及び下部導電膜パターンをパターニングする。この時、前記ゲート酸化膜は前記活性領域を熱酸化させることによって形成されるシリコン酸化膜であることが望ましい。また、前記下部導電膜パターンは多結晶シリコンで形成し、前記上部導電膜は順次に積層された多結晶シリコン及びシリサイドで形成することが望ましい。一方、前記上部導電膜をパターニングする前に、前記上部導電膜上にキャッピング膜をさらに形成することもできる。前記キャッピング膜は前記ゲートパターン形成のためのエッチング工程でエッチングマスクまたは反射防止膜などとして使用することができる。
【００２５】
　望ましくは、前記ゲート層間絶縁膜パターンは、順次に積層されたシリコン酸化膜、シリコン窒化膜及びシリコン酸化膜で形成する。また、前記拡散防止膜はシリコン窒化膜を化学気相蒸着の方法で形成することが望ましい。前記拡散防止膜を形成する前に、前記ゲートパターンが形成された半導体基板の全面を覆う緩衝絶縁膜をさらに形成することもできる。この時、前記緩衝絶縁膜は化学気相蒸着の方法で形成したシリコン酸化膜であることが望ましい。
【００２６】
　一方、前記熱酸化工程は前記浮遊ゲートの下部エッジを熱酸化させるように実施される。これによって、前記浮遊ゲートの下部エッジはラウンドされたプロフィール（ｒｏｕｎｄｅｄ　ｐｒｏｆｉｌｅ）を有する。
【００２７】
　また上述の諸目的を達成するために、本発明はゲート構造体の側壁に拡散防止スペーサを具備する不揮発性メモリ素子のゲート構造体を提供する。このゲート構造体は、前記ゲート構造体の下に配置された基板上に形成され、前記ゲート構造体の側壁を定義する熱酸化膜と、前記ゲート構造体の前記側壁に配置された酸素拡散防止膜と、湾曲した側壁部を有し、かつ前記熱酸化膜上に配置された浮遊ゲートを含むことを特徴とする。
【００２８】
　また、本発明はゲートパターンの側壁に拡散防止スペーサを具備する不揮発性メモリ素子のトランジスタを提供する。このトランジスタは半導体基板の所定の領域に配置されて活性領域を限定する素子分離膜、前記活性領域上に配置される複数個のゲートパターン及び前記ゲートパターンの側壁に配置される拡散防止スペーサを含む。前記ゲートパターンは前記活性領域上に配置されるゲート酸化膜、前記ゲート酸化膜及び前記素子分離膜を横切る制御ゲート、前記制御ゲートの下に配置されて前記ゲート酸化膜を覆う浮遊ゲート及び前記浮遊ゲートと前記制御ゲートとの間に介在されるゲート層間絶縁膜パターンを含む。この時に、膜のエッジでの厚さと中央での厚さとの差は前記ゲート層間絶縁膜パターンより前記ゲート酸化膜の場合がさらに大きい。
【００２９】
　望ましくは、前記ゲートパターンと前記拡散防止スペーサとの間には緩衝絶縁膜が介在されることもできる。この時に、前記浮遊ゲートは多結晶シリコンからなり、前記制御ゲートは順次に積層された多結晶シリコン及びシリサイドからなる。また、前記拡散防止すペーサはシリコン窒化膜からなり、前記緩衝絶縁膜はシリコン酸化膜からなることが望ましい。一方、前記浮遊ゲートの下部角はラウンドされたプロフィールを有する。
【発明の効果】
【００３０】
　本発明によると、ゲートパターンの側壁を覆う拡散防止スペーサを形成した後に、熱酸化工程を実施する。これによって、前記ゲートパターン形成工程で発生したエッチング損傷は癒される。
【００３１】
　一方、前記拡散防止スペーサは酸素原子がゲート層間絶縁膜パターンまで浸透するための経路の長さを増加させる。これによって、前記ゲート層間絶縁膜パターンが厚くなる現象は最小化され、制御ゲートに印加される電圧が浮遊ゲートに伝達する效率を高めることができる。
【００３２】
　また、前記拡散防止スペーサは前記ゲートパターンの側壁を覆うように形成されるので、　酸素原子が前記浮遊ゲートまで浸透することを可能にする。これによって、電場が浮遊ゲートの下部角に集中することを予防することができる。その結果、低電圧で動作し、電荷貯蔵特性が優れており、電気的耐久性が優れた不揮発性メモリ素子を製造することができる。
【発明を実施するための最良の形態】
【００３３】
　以下、添付した図面を参照して本発明の望ましい実施の形態を詳細に説明する。しかし、本発明はここで説明する実施の形態に限定されず、他の形態で具体化されることもできる。むしろ、ここで紹介される実施の形態は開示された内容が徹底で完全になることができるように、そして当業者に本発明の思想が十分に伝達するために提供されるものである。図面において、層及び領域の厚さは明確性のために誇張されたものである。また層が他の階層または基板上にあると言及される場合に、それは他の層または基板上に直接形成されることができるもの、またはそれらの間に第３の層が介在されることもできるものである。
【００３４】
　図４乃至図７は本発明の望ましい実施の形態による不揮発性メモリ素子のゲート構造体を形成する方法を示す工程断面図である。
【００３５】
　図４を参照すると、半導体基板１００の所定の領域に活性領域を限定する素子分離膜（図示しない）を形成する。前記活性領域上にゲート酸化膜１１０を形成する。前記ゲート酸化膜１１０は前記活性領域を熱酸化させることによって形成するシリコン酸化膜であることが望ましい。
【００３６】
　前記ゲート酸化膜１１０が形成された半導体基板の全面に下部導電膜を形成した後、これをパターニングして前記活性領域に平行な下部導電膜パターンを形成する。前記下部導電膜パターンは前記活性領域の前記ゲート酸化膜１１０を覆うようにパターニングされる。
【００３７】
　前記下部導電膜パターンが形成された半導体基板上にゲート層間絶縁膜、上部導電膜及びキャッピング膜を順次に積層する。
【００３８】
　以後、前記キャッピング膜、上部導電膜、ゲート層間絶縁膜及び下部導電膜パターンを順次に異方性エッチングし、キャッピングパターン１５０、制御ゲート１４０、ゲート層間絶縁膜パターン１３０及び浮遊ゲート１２０を形成する。前記ゲート酸化膜１１０、浮遊ゲート１２０、ゲート層間絶縁膜パターン１３０、制御ゲート１４０、及びキャッピングパターン１５０はゲートパターン２００を構成する。ここで、このゲートパターン２００がゲート構造体となる。
【００３９】
　前記ゲートパターン２００は前記活性領域を横切るように形成される。すなわち、前記下部導電膜パターンと前記ゲートパターン２００の方向は互いに垂直する。これによって、前記浮遊ゲート１２０は、平面的に見る時に、四角形の島模様で形成される。
【００４０】
　前記下部導電膜及びこれから形成される前記浮遊ゲート１２０は化学気相蒸着工程を通じて形成された多結晶シリコンであることが望ましい。
【００４１】
　前記ゲート層間絶縁膜パターン１３０は順次に積層された下部シリコン酸化膜１３２、シリコン窒化膜１３４及び上部シリコン酸化膜１３６からなることが望ましい。
【００４２】
　前記上部導電膜及び今これから形成される前記制御ゲート１４０は順次に積層された下部制御ゲート１４２及び上部制御ゲート１４４で構成される多層構造であり得る。この時、前記下部制御ゲート１４２及び前記上部制御ゲート１４４は各々多結晶シリコン及びシリサイドで構成されることが望ましい。
【００４３】
　前記キャッピングパターン１５０はシリコン窒化膜、シリコン酸化膜及びシリコン酸化窒化膜のうちから選択された少なくとも一つの物質で形成することが望ましい。
【００４４】
　図５を参照すると、前記ゲートパターン２００が形成された半導体基板の全面にスペーサ絶縁膜１６０を形成する。前記スペーサ絶縁膜１６０は順次に積層された緩衝絶縁膜１６２及び拡散防止膜１６４で構成される。
【００４５】
　前記緩衝絶縁膜１６２及び拡散防止膜１６４は前記ゲートパターン２００をコンフォーマルに覆うように形成することが望ましい。このため、前記緩衝絶縁膜１６２及び拡散防止膜１６４は化学気相蒸着（ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）の方法で形成することが望ましい。
【００４６】
　また、前記緩衝絶縁膜１６２はシリコン酸化膜で形成し、前記拡散防止膜１６４は前記シリコン酸化膜より密度が高いシリコン窒化膜で形成する。前記緩衝絶縁膜１６２は１５０Åの以下の厚さで形成することが望ましく、前記拡散防止膜１６４は３００Åの以下の厚さで形成することが望ましい。
【００４７】
　図６を参照すると、前記ゲートパターン２００の上部で前記緩衝絶縁膜１６２が露出するように、前記拡散防止膜１６４を異方性エッチングする。これによって、前記ゲートパターン２００の側面には前記緩衝絶縁膜１６２の側壁を覆う拡散防止スペーサ１６４ａが形成される。前記拡散防止スペーサ１６４ａ形成のためのエッチング工程は前記緩衝絶縁膜１６２に対してエッチング選択性を有するエッチングレシピを使用することが望ましい。
【００４８】
　前記ゲートパターン２００は前記緩衝絶縁膜１６２によってその上部面が覆われ、前記緩衝絶縁膜１６２及び前記拡散防止スペーサ１６４ａによってその側面が覆われる。前記拡散防止スペーサ１６４ａは密度が高いシリコン窒化膜で形成されるので、酸素などが前記ゲートパターン２００で直接浸透することを遮断することができる。これによって、酸素原子が前記ゲート層間絶縁膜パターン１３０に浸透するためには、前記ゲートパターン２００と前記拡散防止スペーサ１６４ａとの間の前記緩衝絶縁膜１６２を通路として使用されるようになる。この時、酸素原子の浸透入口は前記ゲートパターン２００の上部及び前記拡散防止スペーサ１６４ａの下部に露出した前記緩衝絶縁膜１６２である。すなわち、酸素原子が前記ゲート層間絶縁膜パターン１３０に浸透するための経路は前記拡散防止スペーサ１６４ａによって長くなる。浸透経路が長くなるだけ、酸素原子の到着頻度、すなわち浸透確率は低くなる。これは前記制御ゲート１４０と前記浮遊ゲート１２０との間のカップリングの割合の減少を予防するのに寄与する。
【００４９】
　図７を参照すると、前記拡散防止スペーサ１６４ａが形成された半導体基板に対して熱酸化工程を実施する。前記熱酸化工程は高温の酸素雰囲気で実施することが望ましい。この時、酸素原子は前記ゲートパターン２００に浸透し、前記ゲート酸化膜１１０及び前記ゲート層間絶縁膜パターン１３０の厚さを増加させる。このような厚さの増加は前記酸素原子が前記浮遊ゲート１２０及び前記制御ゲート１４０のシリコン原子と反応して形成されたシリコン酸化膜に起因する結果である。そして、このようにして前記浮遊ゲート１２０及び前記制御ゲート１４０のシリコン原子と反応して形成されたシリコン酸化膜がゲート構造体の側壁を定義する熱酸化膜となる。
【００５０】
　前記熱酸化工程の結果として、前記拡散防止スペーサ１６４ａの周辺に露出した半導体基板１００には前記ゲート酸化膜１１０と連結される熱酸化膜１７０が形成される。図６の説明のように、前記ゲート層間絶縁膜パターン１３０の厚さが増加する現象は、前記拡散防止スペーサ１６４ａによって抑制され、非常に少ないものとなる。
【００５１】
　一方、前記拡散防止スペーサ１６４ａの下部面は前記ゲート酸化膜１１０の側面に形成される。したがって、前記熱酸化工程間、酸素原子が前記ゲート酸化膜１１０及び前記浮遊ゲート１２０まで浸透するための経路の長さは前記ゲート層間絶縁膜パターン１３０のそれより短い。これによって、前記浮遊ゲート１２０の側壁及び角には熱酸化膜が形成され、これに加えて、前記浮遊ゲート１２０の下部角はラウンドされたプロフィールを有する。上述のように、前記ゲート層間絶縁膜パターン１３０のエッジでの厚さの増加の割合は前記ゲート酸化膜１１０に比べて非常に小さい。
【００５２】
　なお、前記拡散防止スペーサ１６４ａ及び前記緩衝絶縁膜１６２を除去した後に、前記ゲートパターン２００の側壁に、また他のゲートスペーサを形成することもできる。また、前記拡散防止スペーサ１６４ａをゲートスペーサとして続けて使用することもできる。
【００５３】
　一方、前記スペーサ絶縁膜１６０を形成する前に、前記ゲートパターン２００をマスクとして使用する低濃度イオン注入工程をさらに実施することができる。これに加えて、前記拡散防止スペーサ１６４ａを形成した後には、これをマスクとして使用する高濃度イオン注入工程をさらに実施することもできる。または、前記高濃度イオン注入工程を実施する前に、前記拡散防止スペーサ１６４ａの側壁にまた他のゲートスペーサをさらに形成することもできる。
【００５４】
　図８は本発明の望ましい実施の形態による不揮発性メモリ素子のゲート構造体を示す斜視図であり、図９は図８に表示されたＡ部分の拡大図である。
【００５５】
　図８及び図９を参照すると、半導体基板１００の所定の領域に活性領域を限定する素子分離膜１０５が配置される。前記素子分離膜１０５が形成された半導体基板１００上には、前記活性領域及び前記素子分離膜１０５を横切るゲートパターン２００が配置される。
【００５６】
　ゲート構造体となる前記ゲートパターン２００は順次に積層されたゲート酸化膜１１０、浮遊ゲート１２０、ゲート層間絶縁膜パターン１３０、制御ゲート１４０及びキャッピングパターン１５０で構成される。
【００５７】
　前記ゲート酸化膜１１０は熱酸化工程を通じて形成されたシリコン酸化膜である。前記浮遊ゲート１２０は前記素子分離膜１０５上で切断され、前記素子分離膜１０５の上部面を露出させる。望ましくは、前記浮遊ゲート１２０は不純物を含む多結晶シリコンからなる。この時、前記浮遊ゲート１２０の下部角はラウンドされたプロフィール、すなわち、角部がなく丸くなった形状を有することによって、前記下部角に電場が集中する従来の問題点を最小化することができる。
【００５８】
　前記ゲート層間絶縁膜パターン１３０は前記浮遊ゲート１２０の上部面及び側壁、そして前記素子分離膜１０５の露出した上部面をコンフォーマルに覆いながら配置される。前記ゲート層間絶縁膜パターン１３０は順次に積層された下部シリコン酸化膜１３２、シリコン窒化膜１３４及び上部シリコン酸化膜１３６で構成されることが望ましい。
【００５９】
　前記制御ゲート１４０は順次に積層された下部制御ゲート１４２及び上部制御ゲート１４４で構成されることが望ましい。前記下部制御ゲート１４２は前記ゲート層間絶縁膜パターン１３０を覆い、望ましくは、多結晶シリコンからなる。前記上部制御ゲート１４４はタングステンシリサイドであることが望ましく、多様な金属物質及びこれらのシリサイド物質のうちから選択された一つであり得る。一方、前記キャッピングパターン１５０はシリコン窒化膜、シリコン酸化膜及びシリコン酸化窒化膜のうちから選択された少なくとも一つの物質で形成されることができる。
【００６０】
　前記ゲートパターン２００の上部面及び側壁はシリコン酸化膜からなる緩衝絶縁膜１６２で覆われる。前記緩衝絶縁膜１６２は１５０Åの以下の厚さであることが望ましい。前記緩衝絶縁膜１６２が覆われた前記ゲートパターン２００の側面にはシリコン窒化膜からなる拡散防止スペーサ１６４ａが配置される。
【００６１】
　前記拡散防止スペーサ１６４ａは酸素原子の浸透を遮断する機能を有する。これによって、本発明によると、中央での厚さとエッジでの厚さとの差は前記ゲート層間絶縁膜パターン１３０より前記ゲート酸化膜１１０でさらに大きい。すなわち、前記ゲート酸化膜１１０のエッジの厚さＬ２と中央の厚さＬ１の差Ｌ２−Ｌ１は前記下部シリコン酸化膜１３２のエッジの厚さＬ４と中央厚さとの差Ｌ４−Ｌ３より大きいことを特徴とする。このような割合の差は前記拡散防止スペーサ１６４ａの存在に原因を有する。
【００６２】
　図９に示したように、前記浮遊ゲートの前記湾曲した側壁は下部湾曲部、上部湾曲部、及び前記下部湾曲部と前記上部湾曲部を直接連結する直線部を含む。
【００６３】
　前記下部湾曲部は前記湾曲した側壁上の第１位置９０５で前記直線部と連結される。前記上部湾曲部は前記湾曲した側壁上の第２位置９１０で前記直線部と連結される。
【００６４】
　前記下部湾曲部は前記ゲートパターン２００の側壁から前記基板に接する前記浮遊ゲート１２０の下部面に向けて湾曲する。前記上部湾曲部は前記ゲート構造体の前記側壁から前記基板から離隔された前記浮遊ゲート１２０の上部面に向けて湾曲する。前記下部湾曲部の長さは前記上部湾曲部の長さより長い。
【００６５】
　図９に示したように、前記浮遊ゲートの前記下部面は前記距離Ｌ１だけ前記基板と前記酸化膜との間の界面から離隔される。（前記下部湾曲部と前記直線部が連結される）前記第１位置９０５はＬ１より大きいＬ２の距離だけ前記基板と前記酸化膜との間の界面から離隔される。前記上部面はＬ３の距離だけ前記シリコン窒化膜から離隔される。（前記上部湾曲部と前記直線部が連結される）前記第２位置９１０はＬ３より大きいＬ４の距離だけ前記シリコン窒化膜から離隔される。
【００６６】
　図９に示したように、前記基板と前記酸化膜との間の前記界面は前記ゲート構造体のどの部分が言及されるかに従って、異なる位置になることもできる。例えば、前記浮遊ゲート１２０の前記側壁に整列した前記界面の位置は前記第１表面の中央部の下の前記界面の前記位置の下である。
【産業上の利用可能性】
【００６７】
　この発明は拡散防止スペーサを利用して酸素浸透現象を効果的に統制することができるので、活性領域内に前記ゲート構造体と共にソースおよびドレイン領域を設けたＭＯＳ型トランジスタとすることで、優れた電気的特性を有するＭＯＳ型トランジスタの形成、製造に利用することができる。
【図面の簡単な説明】
【００６８】
【図１】従来の技術による不揮発性メモリ素子のゲート構造体を形成する方法を示す工程断面図である。
【図２】従来の技術による不揮発性メモリ素子のゲート構造体を形成するまた他の方法を示す工程断面図である。
【図３】従来の技術による不揮発性メモリ素子のゲート構造体を形成するまた他の方法を示す工程断面図である。
【図４】本発明の望ましい実施の形態による不揮発性メモリ素子のゲート構造体を形成する方法を示す工程断面図である。
【図５】本発明の望ましい実施の形態による不揮発性メモリ素子のゲート構造体を形成する方法を示す工程断面図である。
【図６】本発明の望ましい実施の形態による不揮発性メモリ素子のゲート構造体を形成する方法を示す工程断面図である。
【図７】本発明の望ましい実施の形態による不揮発性メモリ素子のゲート構造体を形成する方法を示す工程断面図である。
【図８】本発明の望ましい実施の形態による不揮発性メモリ素子のゲート構造体を示す斜視図である。
【図９】図９に表示されたＡの拡大図である。
【符号の説明】
【００６９】
１００　半導体基板
１０５　素子分離膜
１１０　ゲート酸化膜
１２０　浮遊ゲート
１３０　ゲート層間絶縁膜パターン
１３２　下部シリコン酸化膜
１３４　シリコン窒化膜
１３６　上部シリコン酸化膜
１４０　制御ゲート
１４２　下部制御ゲート
１４４　上部制御ゲート
１５０　キャッピングパターン
１６２　緩衝絶縁膜
１６４ａ　拡散防止スペーサ
２００　ゲートパターン
【図１】
2004104119.tif 000003
【図２】
2004104119.tif 000004
【図３】
2004104119.tif 000005
【図４】
2004104119.tif 000006
【図５】
2004104119.tif 000007
【図６】
2004104119.tif 000008
【図７】
2004104119.tif 000009
【図８】
2004104119.tif 000010
【図９】
2004104119.tif 000011