(57)【要約】【課題】個々の相変化媒体パッチの差動的信号処理を可能にすること。【解決手段】記憶デバイス(62)は、ステータ層(26)と、放出器層(22)と、ロータ層(24)とを有する。ロータ層(24)は複数のデータクラスタ(45)を有し、各データクラスタは基板(34A,34B)を有し、その基板は誘電体材料(58)によって他のデータクラスタ(45)から電気的に分離されている。別の記憶デバイス(62)は、導電性基板(34A,34B)に結合された相変化媒体(36)からなる複数のデータクラスタ(45)を互いから電気的に分離するための手段と、各データクラスタ(45)内で相変化媒体(36)から導電性基板(34A,34B)に流れる電流に基づいて各データクラスタ(45)から差動信号(図7)を読み取るための手段とを有する。【選択図】図７
2004185801.tif 000002
【特許請求の範囲】
【請求項１】
記憶デバイス（６２）であって、
ステータ層（２６）と、
放出器層（２２）と、および
ロータ層（２４）とを含み、
前記ロータ層（２４）が複数のデータクラスタ（４５）を含み、各データクラスタが基板（３４Ａ、３４Ｂ）を有し、前記基板が誘電体材料（５８）によって他のデータクラスタ（４５）から電気的に分離されている、記憶デバイス（６２）。
【請求項２】
前記ロータ層（２４）が前記放出器層（２２）と前記ステータ層（２６）との間に結合される、請求項１に記載の記憶デバイス（６２）。
【請求項３】
前記ステータ層（２６）および前記ロータ層（２４）が、アクチュエータ（３８）によって互いに結合される、請求項２に記載の記憶デバイス（６２）。
【請求項４】
前記データクラスタ（４５）が相変化媒体（３６）からなる、請求項１に記載の記憶デバイス（６２）。
【請求項５】
前記放出器層（２２）を前記ロータ層（２４）に結合する第１の導電性結合表面（２８）と、および
前記ロータ層（２４）を前記ステータ層（２６）に結合する第２の導電性結合表面（２８）とをさらに含む、請求項１に記載の記憶デバイス（６２）。
【請求項６】
記憶デバイス（６２）であって、
導電性基板（３４Ａ、３４Ｂ）に結合された相変化媒体（３６）からなる複数のデータクラスタ（４５）を互いから電気的に分離するための手段と、および
各データクラスタ（４５）内で前記相変化媒体（３６）から前記導電性基板（３４Ａ、３４Ｂ）に流れる電流に基づいて各データクラスタ（４５）から差動信号（図７）を読み取るための手段とを含む、記憶デバイス（６２）。
【請求項７】
記憶デバイス（６２）からデータを読み出す方法であって、
相変化媒体（３６）および基板（３４Ａ、３４Ｂ）を含む記憶場所（４５）上に入射する電子ビーム流を生成することと、および
前記相変化媒体と前記基板との間の電気信号を差動的に測定することと（図７）を含む、方法。
【請求項８】
マイクロムーバ装置上の導電性領域を電気的に分離する方法であって、
ロータ基板ウェーハ（２４）内へ分離領域（５６）をエッチングにより形成することと（６８）、
前記分離領域（５６）を絶縁性誘電体（５８）で埋めることと（７０）、
前記ロータ基板ウェーハ（２４）を背面（５９）から薄くして（７２）、電気的に分離された基板領域（３４Ａ、３４Ｂ）を残すことと、
前記ロータ基板ウェーハ（２４）内へ間隙（４０）をエッチングにより形成して（７６）、前記分離された基板領域（３４Ａ、３４Ｂ）が移動できるようにする可撓性ビーム（４４）を画定することと、および
第２のウェーハ（２２）とステータウェーハ（２６）との間に前記ロータウェーハ（２４）を結合することと（７８）を含む、方法。
【請求項９】
前記マイクロムーバ装置が記憶デバイス（６２）であり、前記第２のウェーハが放出器ウェーハ（２２）であり、前記方法が、
前記ロータ基板を薄くした（７２）後に、前記分離された基板領域（３４Ａ、３４Ｂ）上に相変化媒体（３６）を堆積、拡散、注入、または打ち込むこと（７４）をさらに含む、請求項８に記載の方法。
【請求項１０】
前記分離領域がエッチングにより形成されて、絶縁性誘電体で埋められ、前記基板（図９、図１０）に対する前記絶縁性誘電体の比およびレイアウトを通して前記マイクロムーバの係数が調整される、請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して記憶デバイスに関する。
【背景技術】
【０００２】
磁気ハードドライブ、光ドライブおよびダイナミックランダムアクセスメモリ（ＤＲＡＭ）のような記憶装置の記憶密度を高めることは難しくなってきている。多くの科学者が記憶密度を高めるための代替の手法を提案している。Gibson他による特許文献１は、超高密度記憶デバイスを開示する。この超高密度記憶デバイスは、記憶媒体に非常に接近した少なくとも１つの電界放出器と、その電界放出器に対して記憶媒体を移動させるためのマイクロムーバとを含む。各電界放出器は電子ビーム流を生成することができる。記憶媒体は、その上に２つ以上の記憶領域を有することができ、各記憶領域に対して、または複数の記憶領域に対して１つの電界放出器が割り当てられ得る。その記憶デバイスに情報を格納する際に、電界放出器によって生成される電子ビーム流の電力密度を調整して、電子ビーム流によってボンバードされる記憶領域の状態を変更する。ある電流閾値よりも高い場合、電子ビーム流によってボンバードされる記憶領域において、種々の物理的な状態変化を行うことができる。２つの物理的状態が用いられる場合、記憶領域内の各記憶場所が二値データ電位を有する。所与の場所において３つ以上の物理的状態をとることができるので、各記憶場所において、二値データよりも高いレベルが実現可能である。そのデバイスから情報を読み出す際には、電子ビーム流の電力密度が低減されて、電子ビーム流によってボンバードされる記憶領域から信号電流を生成することができる。読出し中、電力密度は、書込みが行われないように、十分に低くなるように選択される。信号電流の大きさは記憶領域の物理的状態によって決まる。記憶領域に格納された情報は、信号電流の大きさを測定することにより読み出される。マイクロムーバは、各電界放出器が１つまたは複数の記憶領域内の多くの記憶場所にアクセスできるように、電界放出器に対して記憶媒体を位置決めすることができる。
【特許文献１】米国特許第５，５５７，５９６号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
各記憶領域、すなわちデータクラスタは、高い導電性のシリコン基板に結合された相変化材料の領域を有することができる。相変化材料のデータクラスタは互いから分離されるが、それらの共通のシリコン基板によって、個々の媒体パッチの差動的信号処理を行うことはできない。
【課題を解決するための手段】
【０００４】
本発明の第１の態様によれば、ステータ層と、放出器層と、ロータ層とを含む記憶デバイスが提供され、前記ロータ層が複数のデータクラスタを含み、前記データクラスタがそれぞれ基板を有し、前記基板が誘電体材料によって他のデータクラスタから電気的に分離されている、記憶デバイスが提供される。
【０００５】
本発明の第２の態様によれば、導電性基板に結合された相変化媒体からなる複数のデータクラスタを互いから電気的に分離するための手段と、前記各データクラスタ内で前記相変化媒体から前記導電性基板に流れる電流に基づいて前記各データクラスタから差動信号を読み取るための手段とを含む、記憶デバイスが提供される。
【０００６】
本発明の第３の態様によれば、記憶デバイスからデータを読み出す方法が提供され、相変化媒体および基板を含む記憶場所上に入射する電子ビーム流を生成することと、前記相変化媒体と前記基板との間の電気信号を差動信号として測定することとを含む、方法が提供される。
【０００７】
本発明の第４の態様によれば、マイクロムーバ装置上の導電性領域を電気的に分離する方法が提供され、ロータ基板ウェーハ内に分離領域をエッチングにより形成することと、前記分離領域を絶縁用誘電体で満たすことと、前記ロータ基板ウェーハを背面から薄くして、電気的に分離された基板領域を残すことと、前記ロータ基板ウェーハ内に間隙をエッチングにより形成して、前記分離された基板領域が移動できるようにする可撓性ビームを画定することと、第２のウェーハとステータウェーハとの間の前記ロータウェーハを結合することとを含む、方法が提供される。
【発明の効果】
【０００８】
本発明によれば、電気的に分離された相変化媒体のパッチを利用して差動的な信号を検出することが可能となり、それにより結果として、電気的な雑音が極めて低くなる。
【発明を実施するための最良の形態】
【０００９】
図１は、一実施形態の記憶デバイス２０の側断面図を概略的に示す。記憶デバイス２０は、放出器層２２、ロータ層２４およびステータ層２６を含む、互いに結合された３つの層を有する。結合表面２８は、結合する前に層２２、２４、２６のいずれかの一部として構成されることができるか、または別個の要素にすることができる。また、結合表面２８は、層２２、２４、２６間の電気的結合を可能にするために、導電性にすることができるか、または導電性トレースを含むこともできる。放出器層２２は、１つまたは複数の電界放出器３０と、各電界放出器３０のためのゲート３２とを有する。電界放出器３０は、電界放出器３０とその対応するゲート３２との間に予め選択された電位差がかけられる際に、電界放出器３０の先端からロータ層２４に向かって電子ビーム流が放出されるようなサイズの曲率半径を有する先鋭な先端を有する。電界放出器３０は、１つの先端を有するものとして示されるが、任意の応用形態によっては、フラット電界放出器のような他の形状を有する電界放出器が望ましい場合もある。
【００１０】
ロータ層２４は基板３４を有し、基板３４は、一般に高い導電性を有するようにドープされたシリコンのような結晶構造から形成される。相変化媒体３６のパッチが基板３４に結合される。ステータ層２６およびロータ層２４は、ここではアクチュエータ３８として概略的に示される駆動機構を通して互いに作用し合う。アクチュエータ３８は、ステータ層２６とロータ層２４との間に物理的に結合されるように概略的に示されるが、物理的に接続される必要はない。圧電アクチュエータ等がステータ層２６とロータ層２４との間に物理的に結合され得るが、非接触の駆動方法を用いることもできる。たとえば、ステータ層２６上およびロータ層２４上に互いに対面して電極が形成され、電極が合成電界内に自ら配置される際に、ある特定の電極への電圧を変更してロータ層２４を移動させることができるように、それらの電極を整列させることができる。図１は、理解しやすいように概略的にアクチュエータ３８を示しているが、ロータ層２４を移動させる全ての接触および非接触の方法を記憶デバイスに適合させることができることは理解されたい。
【００１１】
ロータ層２４は一連の間隙４０を画定し、それによりロータ層２４の一部がアクチュエータ３８によって移動されることが可能になる。間隙４０は図２でさらに良く見ることができる。図２は断面線２−２に沿って見た、ロータ層２４を示す図１の具現化された記憶デバイス２０の横断水平図である。ロータ層２４の可動部分は、マイクロムーバ４２と呼ばれる場合もある。マイクロムーバ４２は、間隙４０とビーム４４とによって画定される。ビーム４４は、撓むことができるように十分に薄く製造され、それによりアクチュエータ３８によって駆動される際に、Ｘ軸およびＹ軸、またはその組み合わせに沿って前後左右にマイクロムーバ４２が移動することが可能になる。マイクロムーバ４２は、種々の場所に相変化媒体３６のパッチを有する。
【００１２】
もう一度図１を参照すると、各電界放出器３０は相変化媒体３６の対応するパッチ上に配置される。他の実施形態では、相変化媒体３６のいくつかのパッチに対して１つの電界放出器３０が割り当てられ得る。相変化媒体３６の各パッチは、データクラスタ４５と呼ばれる場合もある。電界放出器３０がデータクラスタ４５上のある特定の場所に配置されるとき、放出器３０は記憶場所の上にあると言われる。電子ビーム流が電界放出器３０からロータ層２４に向かって放出されるとき、電子ビーム流はデータクラスタ４５内の記憶場所に接触するであろう。各データクラスタ４５の記憶密度は、マイクロムーバ４２が動かされることができる固有の記憶場所の数によって決定され得る。固有の記憶場所の数は、電子ビームのスポットサイズによって主に決定される。マイクロムーバ４２を移動させる方法、電界放出器３０で書込みを行う方法、電子ビームを集束して記憶密度を改善する方法、ならびに種々のタイプの相変化媒体３６に関するさらなる情報については、特許文献１を参照することができる。
【００１３】
図３は、図１の記憶デバイスのためのデータ読出し回路の一実施形態を概略的に示す。図３では、記憶デバイス２０のロータ層２４のみが示される。これは説明を容易にするためであるが、記憶デバイス２０が図１に関して説明されたように互いに結合された３つの層２２、２４、２６を有することは理解されたい。図３は、第１のデータクラスタ４５に結合されたバイアス電圧４６の正の端末を示す。バイアス電圧４６の負の端末は、第１の電流制限抵抗５２を通って共通のグランド５０に結合される。バイアス電圧４８の正の端末は、第２のデータクラスタ４５に結合される。バイアス電圧４８の負の端末は、第２の電流制限抵抗５２を通って共通グランド５０に結合される。データ読出し期間中にデータクラスタ４５の状態をモニタするために、コントローラ５４を設けることができる。データクラスタ４５のうちの１つは、入力Ａにおいてコントローラ５４に結合される。他のデータクラスタ４５は、入力Ｂにおいてコントローラ５４に結合される。電子ビーム流が電界放出器３０から放射され、データクラスタ４５に向けられることができる。閾値（相変化媒体３６によって決定される）未満の電子ビーム流は、媒体３６の物理的特性を変更しない。この場合、記憶場所における電子ビームからの励起によって、データクラスタ４５から基板３４を通って電流が流れる。電子ビームの励起が生じないときには、データクラスタ４５および基板３４に電流が流れないので、入力ＡおよびＢのそれぞれにおいて、バイアス電圧４６および４８によって与えられる電圧が検出される。所与のデータクラスタ４５において電子ビームの励起が生じるときには、入力ＡおよびＢにおいて検出される電圧は、それらが結合される相変化媒体３６の物理的な状態によって決まる。たとえば、入力Ａに結合される相変化媒体がある特定のデータ位置において第１の物理的状態にある場合には、そのデータ位置における電子ビームの励起によって、相変化媒体３６および基板３４を通ってグランド５０に容易に電流が流れるので、コントローラ５４は、励起中に入力Ａにおいて（バイアス電圧４６と比べて）低い電圧を検出することができる。一方、入力Ａに結合される相変化媒体がある特定のデータ位置において（第１の状態よりも低い導電性の）第２の物理的状態にあるとき、そのデータ位置における同じ電子ビームの励起によって、コントローラ５４は、入力Ａにおいて（媒体が第１の物理的状態にあるときの電圧と比べて）高い電圧を検出することができる。その後、コントローラ５４は、入力ＡおよびＢにおいて読み出された変化する電圧を、それらの個々のデータクラスタ４５内のデータ位置の二値または多レベルのデータ値と関連付けることができる。図３に概略的に示される回路の代わりに、機能的および構造的に等価な回路が用いられることもでき、本明細書は、当業者には明らかである全てのそのような等価物を含むことを意図している。コントローラ５４は、適切にプログラミングされたマイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、ディスクリートのアナログ部品、デジタル部品、あるいはその任意の組み合わせまたは等価物とすることができる。コントローラ５４から読み出される信号はコモンモード信号である。
【００１４】
図４Ａ〜図４Ｆは、記憶デバイスのデータクラスタを分離するための方法の一実施形態を側断面図で概略的に示す。図４Ａは、ロータ層２４に基板３４を形成することを目的とした材料の開始スラブを示す。基板３４には、高い導電性を有するようにドープされている結晶性シリコンが一般に選択される。エッチングステップでは、図４Ｂに示されるように、基板３４内へ深いトレンチ５６がエッチングされる。トレンチ５６は、データクラスタ４５が形成されることになる場所の周囲に配置されるようにエッチングされる。その後、トレンチ５６は、図４Ｃに示されるように絶縁性誘電体材料５８で満たされる。図４Ｃの実施形態では、単一の誘電体材料５８がトレンチ５６を完全に埋める。適切な誘電体材料は、酸化アルミニウム、二酸化シリコンおよび窒化シリコンのような窒化物および酸化物、ならびに高抵抗率の多結晶シリコンとすることができる。その後、基板３４は、背面５９から破線６０として示されるレベルまで薄くされる。背面を薄くすることは、種々の化学的または機械的アブレーションプロセスによって達成され得る。背面を薄くした後に、ロータ層２４は図４Ｄに示された形態をとり、誘電体材料５８が、基板領域３４Ａおよび３４Ｂのような基板３４の領域を電気的に分離することができる。また、誘電体材料５８は、基板領域３４Ａ、３４Ｂを機械的にも支持しており、望み通りに、マイクロムーバ４２の可撓性を大きくするか、または小さくするロータ層２４の引張りおよび圧縮特性を与えるように選択されることさえできる。図４Ｅに示される別のステップでは、相変化媒体３６が、誘電体材料５８間の基板領域３４Ａおよび３４Ｂに堆積される。相変化媒体３６は、基板領域３４Ａ、３４Ｂの上側に堆積または積層されるものとして示されるが、相変化媒体３６は基板領域３４Ａ、３４Ｂの表面内へと注入されるか、または拡散されることもできる。図４Ｆに示される別のステップでは、基板３４がエッチングされ、間隙４０が画定され、ロータ層２４のマイクロムーバ４２を支持するためのビーム４４が残される。図５は、図４Ｆに概略的に示されたロータ層２４の平面図である。図５では、間隙４０およびビーム４４をさらに明瞭に見ることができる。データクラスタ４５を包囲して分離する誘電体材料５８も示される。図４Ａ〜図４Ｆのプロセスを用いることにより、放出器層２２、ロータ層２４およびステータ層２６を結合した後に、比較的高温のプロセスによって基板３４の部分を除去することを必要とせずに、分離が達成される。貫通ウェーハ接続（図示せず）の形成において深いトレンチエッチングおよび酸化物の埋め戻しが既に用いられているので、図４Ａ〜図４Ｆのロータ層２４の形成は、製造工程の流れに追加のステップを導入することはないであろう。記憶デバイス上の接続の形成、および半導体デバイスを製造する際に用いられるリソグラフィ技術のようなマスキング工程は説明されないが、そのような技術は本開示に適合するように変更され、当業者には知られている。
【００１５】
図６は、記憶デバイス６２の一実施形態を側断面図で概略的に示す。記憶デバイス６２は、放出器層２２、ロータ層２４およびステータ層２６を含む、互いに結合された３つの層を有する。図６に示されたロータ層２４は、図４Ｆおよび図５において前述されたロータ層２４である。結合表面２８は、結合する前に層２２、２４、２６のいずれかの一部として構成されることができるか、または別個の要素とすることができる。また、結合表面２８は、層２２、２４、２６間を電気的に結合できるようにするために、導電性にすることができるか、または導電性トレースを含むこともできる。放出器層は、１つまたは複数の電界放出器３０と、各電界放出器３０のためのゲート３２とを有する。
【００１６】
ステータ層２６およびロータ層２４は、ここではアクチュエータ３８として概略的に示される駆動機構を通して互いに作用し合う。アクチュエータ３８は、ステータ層２６とロータ層２４との間に物理的に結合されるように概略的に示されるが、物理的に接続される必要はない。圧電アクチュエータ等がステータ層２６とロータ層２４との間に物理的に結合される場合があるが、前述したように、ロータ層２４のマイクロムーバ４２を付勢するか、または移動させる非接触および接触の両方の方法を用いることができる。
【００１７】
図７は、図６の記憶デバイスのためのデータ読出し回路の一実施形態を概略的に示す。図７では、記憶デバイス６２のロータ層２４のみが示される。これは説明を容易にするためであるが、記憶デバイス６２が図６に関して説明されたような互いに結合された３つの層２２、２４、２６を有することは理解されたい。図７は、基板３４Ａに関連するデータクラスタ４５に結合されたバイアス電圧４６の正の端末を示す。バイアス電圧４８の正の端末は、基板３４Ｂに関連するデータクラスタ４５に結合される。バイアス電圧４６の負の端末は、抵抗６４の第１の側に結合される。バイアス電圧４８の負の端末は、抵抗６６の第１の側に結合される。基板３４Ａは抵抗６４の第２の側に結合され、基板３４Ｂは抵抗６６の第２の側に結合される。データ読出し期間中にデータクラスタ４５の状態をモニタするために、コントローラ５４が設けられる。抵抗６４の第１の側は、入力Ａ１においてコントローラ５４に結合される。抵抗６４の第２の側は、入力Ａ２においてコントローラ５４に結合される。抵抗６４の両端の電位差がコントローラ５４によって検出され、この差が、基板３４Ａに関連するデータクラスタ４５内の記憶場所のデータ状態に相関され得る。抵抗６６の第１の側は、入力Ｂ１においてコントローラ５４に結合される。抵抗６６の第２の側は、入力Ｂ２においてコントローラ５４に結合される。抵抗６６の両端の電位差がコントローラ５４によって検出され、この差が、基板３４Ｂに関連するデータクラスタ４５内の記憶場所のデータ状態に相関され得る。
【００１８】
電子ビーム流が電界放出器３０から放出され、データクラスタ４５に向けられる。閾値（相変化媒体３６によって決定される）未満の電子ビーム流は、媒体３６の物理的な特性を変更しない。この場合、記憶場所における電子ビームからの励起によって、１つまたは複数のどのデータクラスタが用いられているかに応じて、データクラスタ４５から基板３４Ａまたは基板３４Ｂを通って電流が流れる。基板３４Ａに関連するデータクラスタ４５の場合、電子ビームの励起が生じないとき、データクラスタ４５および基板３４Ａには電流が流れず、それゆえ抵抗６４には電流が流れない。したがって、入力Ａ１およびＡ２は、抵抗６４の両端における電位差を検出しない。基板３４Ａに関連するデータクラスタ４５において電子ビームの励起が生じるとき、所与の記憶場所における相変化媒体３６の物理的な状態に関連して、基板３４Ａに電流が流れる。入力Ａ１とＡ２との間で検出される電位差は、電子ビームの励起によって引き起こされる電流に関連して変化する。たとえば、相変化媒体がある特定のデータ位置において第１の物理的な状態にある場合には、第１の物理的な状態にある相変化媒体３６の特性のために、そのデータ位置における電子ビーム励起によって、コントローラ５４は励起中に入力Ａ１とＡ２との間で第１の電位差を検出できる。一方、相変化媒体３６がある特定のデータ位置において第２の物理的な状態（第１の状態よりも高い導電性）にある場合には、そのデータ位置における同じ電子ビームの励起によって、コントローラ５４は、入力Ａ１とＡ２との間に（媒体が第１の物理的状態にあるときの電位差に比べて）高い電位差を検出できる。その後、コントローラ５４は入力Ａ１とＡ２との間の変化する電位差を、データクラスタ４５内のデータ位置の二値または多レベルのデータ値と関連付けることができる。基板３４Ｂならびに入力Ｂ１およびＢ２と関連するデータクラスタ４５も同じようにして動作する。この実施形態は電気的に分離された媒体パッチ３６を利用して、差動的な信号を検出できるようにし、それにより結果として、電気的な雑音が極めて低くなる。差動的な信号処理の能力を保持しながら、図７に概略的に示された回路の代わりに、機能的および構造的に等価な回路を用いることもでき、本明細書は、当業者には明らかになるような全てのそのような等価物を含むことを意図している。コントローラ５４は、適切にプログラミングされたマイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、ディスクリートのアナログ部品、デジタル部品またはそれらの任意の組み合わせまたは等価物とすることができる。図７においてコントローラ５４によって読み出される信号は、差動モード信号である。
【００１９】
図８は、記憶デバイス６２のデータクラスタ４５を分離するために用いることができる処理の一実施形態を示す流れ図である。分離領域がロータ基板ウェーハ内へエッチングにより形成される（６８）。分離領域が絶縁性誘電体で埋められる（７０）。ロータ基板が背面から薄くされ（７２）、電気的に分離された基板領域が残される。電気的に分離された基板領域上に相変化媒体を堆積、拡散、注入、または打ち込むことにより、分離されたデータクラスタが形成される（７４）。ロータ基板内へ間隙がエッチングにより形成され、分離されたデータクラスタが移動できるようにする可撓性ビームを画定する（７６）。ロータのウェーハ（すなわちロータ層）が放出器のウェーハ（すなわち放出器層）とステータのウェーハ（すなわちステータ層）との間に結合される（７８）。
【００２０】
図８の処理を用いて、図４Ｆおよび図５に関して前述したロータ層が作成される。図９および図１０に概略的に示されるロータ層２４のような他のタイプのロータ層も、図８の処理で製造され得る。図９は、記憶デバイスの分離されたデータクラスタの一実施形態を側断面図で概略的に示す。図１０は、図９に概略的に示される分離されたデータクラスタの平面図である。図９および図１０の実施形態では、データクラスタ４５の周囲だけでなく、誘電体材料５８がマイクロムーバ４２の全体にわたって配置されている。これは、データクラスタ４５間にさらなる電気的分離が必要とされる場合に、または誘電体５８の機械的特性が、基板材料３４をより多く含んでいた場合よりもロータ層２４を軽くしたり重くしたりする場合に、または撓みやすくしたり撓みにくくしたりする場合に望ましい場合がある。異なる量の誘電体材料５８を加えることにより、または誘電体材料５８の物理的なレイアウトを変更することにより、マイクロムーバ４２の制動が望み通りに調整され得る。分離領域はエッチングにより形成されて、絶縁性誘電体で埋められ、基板に対する絶縁性誘電体の比およびレイアウトを通して、マイクロムーバの係数を調整することができる。
【００２１】
具現化された記憶デバイス２０、６２は、データクラスタ４５毎に１つの電子電界放出器３０を有するものとして例示されてきたが、特定の記憶デバイス設計によっては、単一の電界放出器３０を用いて２つ以上のデータクラスタにアクセスすることができ、これらのタイプの記憶デバイスおよびそれらの等価物が添付の特許請求の範囲内にあるものと見なされることは理解されたい。マイクロムーバの分離技術が記憶デバイスに関して説明されてきたが、開示された分離技術は、高い導電性の基板上に分離が必要とされる他のマイクロムーバ装置にも適用可能である。さらに、特定の実施形態によっては、本明細書に網羅される概念によるデータクラスタの分離またはマイクロムーバ装置上の分離を実施するために、種々の他の構造的および機能的に等価な変更形態および代替形態を行うことができるが、それらも依然として添付の特許請求の範囲内に入ることは明らかである。
【図面の簡単な説明】
【００２２】
【図１】記憶デバイスの一実施形態の概略的な側断面図である。
【図２】図１の具現化された記憶デバイスの横断平面図である。
【図３】図１の記憶デバイスのデータ読出し回路の一実施形態を示す概略図である。
【図４Ａ】記憶デバイスのデータクラスタを分離するための方法に関する一実施形態の概略的な側断面図である。
【図４Ｂ】記憶デバイスのデータクラスタを分離するための方法に関する一実施形態の概略的な側断面図である。
【図４Ｃ】記憶デバイスのデータクラスタを分離するための方法に関する一実施形態の概略的な側断面図である。
【図４Ｄ】記憶デバイスのデータクラスタを分離するための方法に関する一実施形態の概略的な側断面図である。
【図４Ｅ】記憶デバイスのデータクラスタを分離するための方法に関する一実施形態の概略的な側断面図である。
【図４Ｆ】記憶デバイスのデータクラスタを分離するための方法に関する一実施形態の概略的な側断面図である。
【図５】図４Ｆに概略的に示される分離されたデータクラスタの平面図である。
【図６】図４Ｆの分離されたデータクラスタを利用する記憶デバイスの一実施形態を示す概略的な側断面図である。
【図７】図６の記憶デバイスのためのデータ読出し回路の一実施形態を示す概略図である。
【図８】記憶デバイスのデータクラスタを分離するために用いることができる処理の一実施形態を示す流れ図である。
【図９】記憶デバイスの分離されたデータクラスタの一実施形態を概略的に示す側断面図である。
【図１０】図９に概略的に示される分離されたデータクラスタの平面図である。
【符号の説明】
【００２３】
20、62  記憶デバイス
22  放出器層
24  ロータ層
26  ステータ層
28  結合表面
30  電界放出器
34  基板
36  相変化媒体
38  アクチュエータ
45  データクラスタ
58  誘電体材料
【図１】
2004185801.tif 000003
【図２】
2004185801.tif 000004
【図３】
2004185801.tif 000005
【図４Ａ】
2004185801.tif 000006
【図４Ｂ】
2004185801.tif 000007
【図４Ｃ】
2004185801.tif 000008
【図４Ｄ】
2004185801.tif 000009
【図４Ｅ】
2004185801.tif 000010
【図４Ｆ】
2004185801.tif 000011
【図５】
2004185801.tif 000012
【図６】
2004185801.tif 000013
【図７】
2004185801.tif 000014
【図８】
2004185801.tif 000015
【図９】
2004185801.tif 000016
【図１０】
2004185801.tif 000017