(57)【要約】【課題】所望の周波数帯域全域にわたる減衰特性を向上させ、共振回路段数の低減及びそれに伴う回路の小型化を可能にする有極形帯域阻止フィルタを得る。【解決手段】複数の直列共振回路３０１  〜３０２ｎの一方の端子は共通に接続され、他方の端子は共振周波数における約４分の１波長の奇数倍の長さの伝送線路２０１  〜２０２ｎ−１で直列に接続された有極形帯域阻止フィルタであって、複数の直列共振回路３０１  〜３０２ｎのうちの隣接しない直列共振回路を疎結合により接続するアドミタンスインバータ４０１  ，４０２  を備えている。【選択図】        図２
2004214929.tif 000002
【特許請求の範囲】
【請求項１】
複数の直列共振回路の一方の端子は共通に接続され、他方の端子は共振周波数における約４分の１波長の奇数倍の長さの伝送線路で直列に接続された有極形帯域阻止フィルタであって、
前記複数の直列共振回路のうちの隣接しない直列共振回路を疎結合により接続する飛び越し結合回路を備えたことを特徴とする有極形帯域阻止フィルタ。
【請求項２】
前記飛び越し結合回路は、キャパシタ、共振周波数における約４分の１波長の奇数倍の長さの伝送線路及び他のキャパシタが直列に接続されて成ることを特徴とする請求項１記載の有極形帯域阻止フィルタ。
【請求項３】
前記伝送線路、前記直列共振回路及び前記飛び越し結合回路に含まれる伝送線路は、誘電体基板上に形成されたマイクロストリップ線路、スロット線路又はコプレーナ線路から成り、
前記キャパシタ及び前記他のキャパシタは、チップキャパシタ、伝送線路によって形成されるギャップキャパシタ又はインターディジタルキャパシタから成ることを特徴とする請求項２記載の有極形帯域阻止フィルタ。
【請求項４】
前記飛び越し結合回路は、共振周波数において約４分の１波長の奇数倍の長さを有する高インピーダンス線路、前記高インピーダンス線路と略同じ長さを有する低インピーダンス線路及び前記高インピーダンス線路と同じ長さを有する他の高インピーダンス線路が直列に接続されて成ることを特徴とする請求項１記載の有極形帯域阻止フィルタ。
【請求項５】
前記伝送線路、前記直列共振回路、前記高インピーダンス線路、前記低インピーダンス線路及び前記他の高インピーダンス線路は、誘電体基板上に形成されたマイクロストリップ線路、スロット線路又はコプレーナ線路から成ることを特徴とする請求項４記載の有極形帯域阻止フィルタ。
【請求項６】
前記飛び越し結合回路は、キャパシタから成ることを特徴とする請求項１記載の有極形帯域阻止フィルタ。
【請求項７】
前記伝送線路及び前記直列共振回路は、誘電体基板上に形成されたマイクロストリップ線路、スロット線路又はコプレーナ線路から成り、
前記キャパシタは、チップキャパシタ、伝送線路から形成されるギャップキャパシタ又はインターディジタルキャパシタから成ることを特徴とする請求項６記載の有極形帯域阻止フィルタ。
【請求項８】
複数の並列共振回路が共振周波数における約４分の１波長の奇数倍の長さの伝送線路で直列に接続された有極形帯域阻止フィルタであって、
前記複数の並列共振回路のうちの隣接しない並列共振回路を疎結合により接続する飛び越し結合回路を備えたことを特徴とする有極形帯域阻止フィルタ。
【請求項９】
前記飛び越し結合回路は、キャパシタ、共振周波数における約４分の１波長の奇数倍の長さの伝送線路及び他のキャパシタが直列に接続されて成ることを特徴とする請求項８記載の有極形帯域阻止フィルタ。
【請求項１０】
前記伝送線路及び前記飛び越し結合回路に含まれる伝送線路は、誘電体基板上に形成されたマイクロストリップ線路、スロット線路又はコプレーナ線路から成り、
前記キャパシタ及び前記他のキャパシタは、チップキャパシタ、伝送線路によって形成されるギャップキャパシタ又はインターディジタルキャパシタから成ることを特徴とする請求項９記載の有極形帯域阻止フィルタ。
【請求項１１】
前記伝送線路は、矩形導波管から成り、
前記並列共振回路は、前記矩形導波管の広壁面に設けた結合孔を介して電磁結合する誘電体共振器から成り、
前記共振周波数における約４分の１波長の奇数倍の長さの伝送線路は、前記矩形導波管の狭壁面に設けられた飛び越し結合用導波管から成り、
前記キャパシタ及び前記他のキャパシタは、前記矩形導波管の狭壁面に設けられた結合孔から成ることを特徴とする請求項９記載の有極形帯域阻止フィルタ。
【請求項１２】
前記飛び越し結合回路は、共振周波数において約４分の１波長の奇数倍の長さを有する高インピーダンス線路、前記高インピーダンス線路と略同じ長さを有する低インピーダンス線路及び前記高インピーダンス線路と同じ長さを有する他の高インピーダンス線路が直列に接続されて成ることを特徴とする請求項８記載の有極形帯域阻止フィルタ。
【請求項１３】
前記伝送線路、前記高インピーダンス線路、前記低インピーダンス線路及び前記他の高インピーダンス線路は、誘電体基板上に形成されたマイクロストリップ線路、スロット線路又はコプレーナ線路から成ることを特徴とする請求項１２記載の有極形帯域阻止フィルタ。
【請求項１４】
前記伝送線路は、矩形導波管から成り、
前記並列共振回路は、前記矩形導波管の広壁面に設けた結合孔を介して電磁結合する誘電体共振器から成り、
前記高インピーダンス線路及び前記他の高インピーダンス線路は、前記矩形導波管の狭壁面に設けられた幅狭且つ厚型の飛び越し結合用導波管から成り、
前記低インピーダンス線路は、前記矩形導波管の狭壁面に設けられた幅広且つ薄型の飛び越し結合用導波管から成ることを特徴とする請求項１２記載の有極形帯域阻止フィルタ。
【請求項１５】
前記飛び越し結合回路は、キャパシタから成ることを特徴とする請求項８記載の有極形帯域阻止フィルタ。
【請求項１６】
前記伝送線路は、誘電体基板上に形成されたマイクロストリップ線路、スロット線路又はコプレーナ線路から成り、
前記キャパシタは、チップキャパシタ、伝送線路から形成されるギャップキャパシタ又はインターディジタルキャパシタから成ることを特徴とする請求項１５記載の有極形帯域阻止フィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、複数個の共振回路により構成される有極形帯域阻止フィルタに関するものである。
【０００２】
【従来の技術】
従来、複数個の共振回路を備えた帯域阻止フィルタが知られている（例えば、非特許文献１参照）。この帯域阻止フィルタは、図１１に示すように、複数の直列共振回路２００が伝送線路２０１を介して直列に接続されることにより構成されている。伝送線路２０１は、直列共振回路２００の共振周波数において長さ４分の１波長となる伝送線路である。また、この帯域阻止フィルタは、インピーダンスＺｏを有する入出力端子２０３を備えている。
【０００３】
この帯域阻止フィルタは、直列共振回路２００の共振周波数において共振回路の接続点が電気的な短絡状態になるので減衰量が無限大になり、且つ共振周波数近傍において有限の減衰量を有する特性を呈する。
【０００４】
【非特許文献１】
Ｇ．Ｍａｔｔｈａｅｉ、外２名著、「Ｍｉｃｒｏｗａｖｅ  Ｆｉｌｔｅｒｓ、Ｉｍｐｅｄａｎｃｅ−Ｍａｔｃｈｉｎｇ  Ｎｅｔｗｏｒｋｓ、ａｎｄ  Ｃｏｕｐｌｉｎｇ  Ｓｔｒｕｃｔｕｒｅｓ」、Ａｒｔｅｃｈ  Ｈｏｕｓｅ社、１９８０年、ｐ７３５
【特許文献１】
特開昭５２−７５９５３号公報
【０００５】
【発明が解決しようとする課題】
上述した従来の帯域阻止フィルタは、ある周波数帯域において所望の減衰量を得るために必要な共振回路の段数が時として大きくなり、回路規模が大きくなってしまうという問題がある。また、減衰量が極大値を有する所謂減衰極は常に共振回路の共振周波数のみに形成され、その近傍の複数の周波数においても十分な減衰量を得ることが困難であった。
【０００６】
この発明は上述した問題を解決するためになされたもので、所望の周波数帯域全域にわたる減衰特性を向上させ、共振回路段数の低減及びそれに伴う回路の小型化を可能にする有極形帯域阻止フィルタを得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る有極形帯域阻止フィルタは、上記目的を達成するために、複数の直列共振回路の一方の端子は共通に接続され、他方の端子は共振周波数における約４分の１波長の奇数倍の長さの伝送線路で直列に接続された有極形帯域阻止フィルタであって、複数の直列共振回路のうちの隣接しない直列共振回路を疎結合により接続する飛び越し結合回路を備えたものである。
【０００８】
この発明に係る有極形帯域阻止フィルタは、上記と同様の目的で、複数の並列共振回路が共振周波数における約４分の１波長の奇数倍の長さの伝送線路で直列に接続された有極形帯域阻止フィルタであって、複数の並列共振回路のうちの隣接しない並列共振回路を疎結合により接続する飛び越し結合回路を備えたものである。
【０００９】
【発明の実施の形態】
以下、この発明の実施の形態を図面を参照しながら詳細に説明する。
実施の形態１．
図１は、この発明の実施の形態１に係る有極形帯域阻止フィルタの構造を示す平面図である。この有極形帯域阻止フィルタは、誘電体基板１の上にマイクロストリップ線路により形成された伝送線路２及び先端開放スタブ３１  〜３６  、並びに誘電体基板１の上に形成された飛び越し結合回路４１  及び４２  から構成されている。
【００１０】
伝送線路２は、２本の平行線分パターンの一方の端部同士が接続され、他方の端部は開放された形状を有する。この伝送線路２の開放された端部は入出力端子５１  及び５２  として使用される。
【００１１】
先端開放スタブ３１  〜３６  の各々は、直列共振回路として機能する。各先端開放スタブ３１  〜３６  は、直列共振回路の共振周波数における４分の１波長の長さを有し、伝送線路２から外側に突出するように形成されている。なお、この発明における４分の１波長は厳密である必要はなく、また４分の１波長の奇数倍の波長でも所期の目的を達成できることから、この明細書で単に「４分の１波長の長さ」と記載されている場合は、「約４分の１波長の奇数倍の長さ」を意味する。各先端開放スタブ３１  〜３６  は、隣接する先端開放スタブの間が共振周波数における４分の１波長の長さになる位置に設けられている。
【００１２】
先端開放スタブ３１  〜３６  のうちの隣接しない先端開放スタブの間、例えば先端開放スタブ３１  と先端開放スタブ３６  との間には、飛び越し結合回路４１  が及び飛び越し結合回路４２  が配置されている。
【００１３】
飛び越し結合回路４１  は、キャパシタ４１１  、伝送線路４１３  及び他のキャパシタ４１２  が直列に接続されて構成されている。キャパシタ４１１  ４１２  とは同じものであり、それぞれチップキャパシタから構成されている。また、伝送線路４１３  は、共振周波数における４分の１波長の長さを有するマイクロストリップ線路により構成されている。
【００１４】
同様に、飛び越し結合回路４２  は、キャパシタ４２１  、伝送線路４２３  及び他のキャパシタ４２２  が直列に接続されて構成されている。キャパシタ４２１  と４２２  とは同じものであり、それぞれチップキャパシタから構成されている。また、伝送線路４２３  は、共振周波数における４分の１波長の長さを有するマイクロストリップ線路により構成されている。これら飛び越し結合回路４１  及び４２  は、後述するアドミタンスインバータを構成する。
【００１５】
なお、この実施の形態１に係る有極形帯域阻止フィルタでは、上述したキャパシタ４１１  、４１２  、４２１  及び４２２  をチップキャパシタから構成したが、チップキャパシタの代わりに、例えば伝送線路のギャップにより形成されるギャップキャパシタ又はインターディジタルキャパシタから構成することができる。また、伝送線路２、４１３  及び４２３  をマイクロストリップ線路から構成したが、マイクロストリップ線路の代わりに、スロット線路又はコプレーナ線路から構成することができる。
【００１６】
有極形帯域阻止フィルタは、一般に、図２（Ａ）に示す等価回路で表すことができる。即ち、この有極形帯域阻止フィルタは、２ｎ個（ｎは２以上の整数）の直列共振回路３０１  〜３０２ｎの一方の端子が共通に接続され（例えば接地され）、他方の端子が共振周波数における４分の１波長の長さの伝送線路２０１  〜２０２ｎ−１で直列に接続されて構成されている。なお、図１に示した構造を有する有極形帯域阻止フィルタは、「ｎ」を「３」とした場合の例である。
【００１７】
また、直列共振回路３０１  と直列共振回路３０２ｎとの間には飛び越し結合回路４１  から構成されるアドミタンスインバータ４０１  が接続され、直列共振回路３０２  と直列共振回路３０２ｎ−１との間には飛び越し結合回路４２  から構成されるアドミタンスインバータ４０２  が接続されている。アドミタンスインバータ４０１  のパラメータＪ値及びアドミタンスインバータ４０２  のパラメータＪ値は何れも負の値を有し、それぞれ「−Ｊ１  」及び「−Ｊ２  」で表される。
【００１８】
更に、直列共振回路３０１  及び直列共振回路３０２ｎには信号源インピーダンスＺｏを有する入出力端子５０１  及び５０２  がそれぞれ設けられている。
【００１９】
図２（Ａ）の等価回路に示した負値を有するアドミタンスインバータ４０１  及び４０２  は、一般に、図３（Ａ）に示すように、直列に接続されたアドミタンスインバータ「±Ｊｉ  」、「Ｊ１２／Ｊ」及び「±Ｊｉ  」により表すことができる。また、一般に、アドミタンスインバータは４分の１波長の長さを有する伝送線路、又は直列キャパシタを用いた回路により近似的に実現することができる。
【００２０】
従って、上記±Ｊｉ  のアドミタンスインバータは、図３（Ｂ）に示すように、近似的に容量値Ｊｉ  ／ω（ωは動作角周波数）の直列キャパシタに置換することができる。また、Ｊｉ２／Ｊのアドミタンスインバータは、図３（Ｃ）に示すように、近似的に４分の１波長の長さで特性アドミタンスＪｉ２／Ｊを有する伝送線路で置換することができる。その結果、図２（Ａ）の等価回路で示される有極形帯域阻止フィルタは、「ｎ」が「３」である場合は、図１に示す構造により実現することができる。即ち、この図１に示す構造を有する回路は有極形帯域阻止フィルタとしての特性を呈する。
【００２１】
図２（Ａ）に示した有極形帯域阻止フィルタの等価回路は、図２（Ｂ）に示すように、更に簡略化したブロック図を用いて表すことができる。この図２（Ｂ）に示す有極形帯域阻止フィルタは、直列共振回路３０１  〜３０２ｎの相互間に形成される結合として、隣接する直列共振回路間を結ぶ主結合と隣接しない直列共振回路間を疎結合させる飛び越し結合とを含む。この実施の形態１に係る有極形帯域阻止フィルタは、図２（Ｂ）に示すように、隣接する直列共振回路間を結ぶ主結合に加えて、隣接しない直列共振回路間を疎結合させる飛び越し結合を含む点に特徴がある。この飛び越し結合により直列共振回路間を伝播する電磁波の経路が複数個存在することになり、その電磁波の位相が互いに逆相になるときに各経路の成分が互いに打ち消しあい減衰極を形成する。
【００２２】
図４は、４段の有極形帯域阻止フィルタの特性計算例を示すものであり、直列共振回路の共振周波数の両側に通過量が極小となる減衰極が得られていることが分かる。また、図４には上述した有極形帯域阻止フィルタと同一の段数、帯域幅、反射損を有する非有極形帯域阻止フィルタの特性が破線で併記されているが、飛び越し結合を有する有極形帯域阻止フィルタを形成することにより所望の減衰帯域において所望の減衰量を確保できていることがわかる。
【００２３】
以上説明したように、この実施の形態１の構成によれば、隣接しない直列共振回路を、キャパシタ４１１  、４分の１波長の長さを有する伝送線路４１３  及び他のキャパシタ４１２  が直列に接続されて構成された飛び越し結合回路４１  、並びにキャパシタ４２１  、４分の１波長の長さを有する伝送線路４２３  及び他のキャパシタ４２２  が直列に接続されて構成された飛び越し結合回路４２  で結ぶことにより、フィルタ特性に複数個の減衰極を有する有極形帯域阻止フィルタを実現することができる。その結果、所望の減衰量を得るためのフィルタ段数を少なくできるので回路の小型化を図ることができる。
【００２４】
実施の形態２．
この発明の実施の形態２に係る有極形帯域阻止フィルタは、実施の形態１における飛び越し結合回路の代わりに、高インピーダンス線路、低インピーダンス線路及び他の高インピーダンス線路を直列に接続した飛び越し結合回路を採用したものである。
【００２５】
図５は、この実施の形態２に係る有極形帯域阻止フィルタの構造を示す平面図である。以下においては、実施の形態１と同一又は相当部分には実施の形態１と同じ符号を付し、説明を省略する。
【００２６】
飛び越し結合回路４１  は、高インピーダンス線路４３１  、低インピーダンス線路４３３  及び他の高インピーダンス線路４３２  が直列に接続されて構成されている。高インピーダンス線路４３１  及び４３２  は、インピーダンスが高くするための曲部を有し、共振周波数における４分の１波長の長さを有するマイクロストリップ線路により構成されている。また、低インピーダンス線路４３３  は、共振周波数における４分の１波長の長さを有する直線状のマイクロストリップ線路により構成されている。
【００２７】
飛び越し結合回路４２  は、同様に、高インピーダンス線路４４１  、低インピーダンス線路４４３  及び他の高インピーダンス線路４４２  が直列に接続されて構成されている。高インピーダンス線路４４１  及び４４２  は、インピーダンスが高くするための曲部を有し、共振周波数における４分の１波長の長さを有するマイクロストリップ線路により構成されている。また、低インピーダンス線路４４３  は、共振周波数における４分の１波長の長さを有する直線状のマイクロストリップ線路により構成されている。
【００２８】
なお、この実施の形態２に係る有極形帯域阻止フィルタでは、上述した高インピーダンス線路４３１  、４３２  、４４１  及び４４２  、並びに低インピーダンス線路４３３  及び４４３  をマイクロストリップ線路で構成したが、マイクロストリップ線路の代わりに、スロット線路又はコプレーナ線路から構成することができる。
【００２９】
図３を参照して既に説明したアドミタンスインバータ±Ｊｉ  を、実施の形態１で採用したキャパシタではなく、共振周波数における４分の１波長の長さを有する高インピーダンスの線路で構成した場合、アドミタンスインバータＪ１２／Ｊは一般にＪが十分小さくなるので、アドミタンスインバータＪ１２／Ｊを共振周波数における４分の１波長の長さを有する低インピーダンスの線路により実現できる。従って、各々が共振周波数における４分の１波長の長さを有する高インピーダンス線路、低インピーダンス線路及び高インピーダンス線路を直列に接続することにより、有極形帯域阻止フィルタの飛び越し結合回路を実現することができる。
【００３０】
以上説明したように、この実施の形態２の構成によれば、隣接しない直列共振回路を、共振周波数における４分の１波長の長さを有する高インピーダンス線路４３１  、低インピーダンス線路４３３  及び他の高インピーダンス線路４３２  が直列に接続されて構成された飛び越し結合回路４１  、並びに共振周波数における４分の１波長の長さを有する高インピーダンス線路４４１  、低インピーダンス線路４４３  及び他の高インピーダンス線路４４２  が直列に接続されて構成された飛び越し結合回路４２  で結ぶことにより、フィルタ特性に複数個の減衰極を有する有極形帯域阻止フィルタを実現することができる。その結果、所望の減衰量を得るためのフィルタ段数を少なくできるので回路の小型化を図ることができる。
【００３１】
実施の形態３．
この発明の実施の形態３に係る有極形帯域阻止フィルタは、実施の形態１における飛び越し結合回路の代わりに、共振周波数における波長に比べて十分短い長さのマイクロストリップ線路、キャパシタ及び共振周波数における波長に比べて十分短い長さの他のマイクロストリップ線路を直列に接続した飛び越し結合回路を採用したものである。
【００３２】
図６は、この実施の形態３に係る有極形帯域阻止フィルタの構造を示す平面図である。以下においては、実施の形態１と同一又は相当部分には実施の形態１と同じ符号を付し、説明を省略する。
【００３３】
飛び越し結合回路４１  は、マイクロストリップ線路４５１  、キャパシタ４５３  及び他のマイクロストリップ線路４５２  が直列に接続されて構成されている。マイクロストリップ線路４５１  とマイクロストリップ線路４５２  とは同じものであり、それぞれ共振周波数における波長に比べて十分短い長さを有する。また、キャパシタ４５３  は、チップキャパシタから構成されている。
【００３４】
同様に、飛び越し結合回路４２  は、マイクロストリップ線路４６１  、キャパシタ４６３  及び他のマイクロストリップ線路４６２  が直列に接続されて構成されている。マイクロストリップ線路４６１  とマイクロストリップ線路と４６２  は同じものであり、それぞれ共振周波数における波長に比べて十分短い長さを有する。また、キャパシタ４６３  は、チップキャパシタから構成されている。
【００３５】
なお、マイクロストリップ線路４５１  及び４５２  は、先端開放スタブ３１  と先端開放スタブ３６  とをコンデンサ４５３  を介して接続するにあたってコンデンサ４５３  の実装を容易にするために設けられており、同様に、マイクロストリップ線路４６１  及び４６２  は、先端開放スタブ３２  と先端開放スタブ３５  とをコンデンサ４６３  を介して接続するにあたってコンデンサ４６３  の実装を容易にするために設けられている。従って、これらマイクロストリップ線路４５１  、４５２  、４６１  及び４６２  は、場合によっては除去することができる。
【００３６】
また、この実施の形態３に係る有極形帯域阻止フィルタでは、上述したキャパシタ４５３  及び４６３  をチップキャパシタから構成したが、チップキャパシタの代わりに、例えば伝送線路のギャップにより形成されるギャップキャパシタ又はインターディジタルキャパシタを使用することができる。また、伝送線路２、４５１  、４５２  、４６１  及び４６２  をマイクロストリップ線路で構成したが、マイクロストリップ線路の代わりに、スロット線路又はコプレーナ線路から構成することができる。
【００３７】
この実施の形態３に係る有極形帯域阻止フィルタは、直列共振回路３０１  〜３０２ｎのうちの隣接しない直列共振回路を結ぶアドミタンスインバータ４０１  及び４０２  として、キャパシタを用いたものである。図３を参照して既に説明したように、負のパラメータ値「−Ｊ」を有するアドミタンスインバータは、容量値Ｊ１  ／ω（ωは動作角周波数）のキャパシタに近似的に置換することができる。従って、キャパシタを用いることにより、有極形帯域阻止フィルタの飛び越し結合回路を実現することができる。
【００３８】
以上説明したように、この実施の形態３の構成によれば、隣接しない共振回路を、キャパシタ４５３  で構成された飛び越し結合回路４１  及びキャパシタ４６３  で構成された飛び越し結合回路４２  を介して結ぶことにより、フィルタ特性に複数個の減衰極を有する有極形帯域阻止フィルタを実現することができる。その結果、所望の減衰量を得るためのフィルタ段数を少なくできるので回路の小型化を図ることができる。
【００３９】
実施の形態４．
図７は、この発明の実施の形態４に係る有極形帯域阻止フィルタの構造を示す図であり、図７（Ａ）は断面図、図７（Ｂ）は上面図である。この有極形帯域阻止フィルタは、主導波管６の上側の広壁面に設けられた金属キャビティ７１  及び７２  、主導波管６の下側の広壁面に設けられた金属キャビティ７３  及び７４  、金属キャビティ７１  〜７４  にそれぞれ収納された誘電体共振器８１  〜８４  、並びに主導波管６の一方の狭壁面に設けられた飛び越し結合用導波管９から構成されている。
【００４０】
飛び越し結合用導波管９は、誘電体共振器８１  〜８４  の共振周波数において電気長が約９０度になるように、その横幅（導波路長）が設定されている。主導波管６の端部には、入出力端子１０１  及び１０２  として使用される。また、主導波管６と金属キャビティ７１  〜７４  との間には結合孔１１１  〜１１４  が形成されている。更に、主導波管６と飛び越し結合用導波管９との間には、結合孔１２１  及び１２２  が設けられており、この発明のキャパシタ及び他のキャパシタとして作用する。
【００４１】
次に動作について説明する。上述した図２（Ａ）に示した直列共振回路からなる有極形帯域阻止フィルタは、図８に示すような並列共振回路を用いた有極形帯域阻止フィルタに変形することができる。この並列共振回路を用いた有極形帯域阻止フィルタは、並列共振回路８０１  〜８０２ｎが、その共振周波数における４分の１波長の長さの伝送線路６０１  〜６０２ｎ−１で直列に接続されて構成されている。
【００４２】
また、並列共振回路８０１  と並列共振回路８０２ｎとの間には飛び越し結合用導波管９から構成されるアドミタンスインバータ９０１  が接続され、並列共振回路８０２  と並列共振回路８０２ｎ−１との間には飛び越し結合用導波管９から構成されるアドミタンスインバータ９０２  が接続されている。アドミタンスインバータ９０１  のパラメータＪ値及びアドミタンスインバータ９０２  のパラメータＪ値は何れも負の値を有し、それぞれ「−Ｊ１  」及び「−Ｊ２  」で表される。
【００４３】
更に、並列共振回路８０１  及び並列共振回路８０２ｎには信号源インピーダンスＺｏを有する入出力端子１００１  及び１００２  が設けられている。
【００４４】
一方、図７に示す有極形帯域阻止フィルタにおいて、金属キャビティ７１  〜７４  と誘電体共振器８１  〜８４  とは、それぞれ並列共振回路として動作する。また、飛び越し結合用導波管９及び結合孔１２１  及び１２２  はそれぞれ共振周波数の４分の１波長の長さを有する線路及びキャパシタとして動作するので、これらは実施の形態１に係る有極形帯域阻止フィルタの飛び越し結合回路と同一の機能を有する。以上により、図７に示す構造を有する有極形帯域阻止フィルタは、図８に示す有極形帯域阻止フィルタと同一の特性、つまり図２（Ａ）に示す有極形帯域阻止フィルタと同一の特性を有するので、実施の形態１に示した有極形帯域阻止フィルタと同一の特性を呈する。
【００４５】
以上説明したように、この実施の形態４の構成によれば、隣接しない並列共振回路を主導波管６の狭壁面に設けられた結合孔１２１  及び１２２  及び飛び越し結合用導波管９で結ぶことにより、フィルタ特性に複数個の減衰極を有する有極形帯域阻止フィルタを実現することができる。その結果、所望の減衰量を得るためのフィルタ段数を少なくできるので回路の小型化を図ることができる。
【００４６】
実施の形態５．
この発明の実施の形態５に係る有極形帯域阻止フィルタは、実施の形態４における飛び越し結合用導波管の代わりに、高インピーダンスの導波管、低インピーダンスの導波管及び他の高インピーダンスの導波管を直列に接続した導波管を採用したものである。
【００４７】
図９は、この実施の形態５に係る有極形帯域阻止フィルタの構造を示す図であり、図９（Ａ）は断面図、図９（Ｂ）は平面図である。以下においては、実施の形態４と同一又は相当部分には実施の形態１と同じ符号を付し、説明を省略する。
【００４８】
この実施の形態５では、実施の形態４における飛び越し結合用導波管９の代わりに、主導波管６の一方の狭壁面に接続された幅狭且つ厚型の高インピーダンスの飛び越し結合用導波管１３と、幅広且つ薄型の低インピーダンスの飛び越し結合用導波管１４とが設けられており、何れも誘電体共振器８１  〜８４  の共振周波数において電気長が約９０度となるように導波路長が設定されている。
【００４９】
次に動作について説明する。この実施の形態５に係る有極形帯域阻止フィルタは、実施の形態２における直列共振回路に代えて並列共振回路を用い、伝送線路に代えて主導波管６を用い、更に飛び越し結合回路に代えて飛び越し結合用導波管１３及び１４を用いたものである。従って、その等価回路は図８に示した有極形帯域阻止フィルタの回路と同じになり、実施の形態４と同様のフィルタ特性を呈する。従って、図９に示した構造により有極形帯域阻止フィルタを実現することができる。
【００５０】
以上説明したように、この実施の形態５の構成によれば、隣接しない並列共振回路を、電気長約９０度の高インピーダンスの飛び越し結合用導波管１３、低インピーダンスの飛び越し結合用導波管１４及び高インピーダンスの飛び越し結合用導波管１３を直列に接続した導波路で結ぶことにより、フィルタ特性に複数個の減衰極を有する有極形帯域阻止フィルタを実現することができる。その結果、所望の減衰量を得るためのフィルタ段数を少なくし回路の小型化を図ることができる。
【００５１】
実施の形態６．
この発明の実施の形態６に係る有極形帯域阻止フィルタは、実施の形態３における直列共振回路３０１  〜３０６  （先端開放スタブ３１  〜３６  ）を、伝送線路２に埋め込まれた並列共振回路１５１  〜１５６  で置き換えたものである。
【００５２】
図１０は、この実施の形態６に係る有極形帯域阻止フィルタの構造を示す平面図である。以下においては、実施の形態３と同一又は相当部分には実施の形態１と同じ符号を付し、説明を省略する。
【００５３】
この有極形帯域阻止フィルタでは、並列共振回路１５１  〜１５６  は、共振周波数における４分の１波長の長さの間隔で伝送線路２に埋め込まれている。並列共振回路１５１  〜１５６  は、インダクタとして動作するコイルＬ１  〜Ｌ６  とチップコンデンサＣ１  〜Ｃ６  とがそれぞれ並列に接続されて構成されている。
【００５４】
次に動作について説明する。この実施の形態６に係る有極形帯域阻止フィルタは、実施の形態３に係る有極形帯域阻止フィルタの直列共振回路に代えて並列共振回路を用いたものであり、その等価回路は図９に示した有極形帯域阻止フィルタの等価回路と同じであり、実施の形態３に係る有極形帯域阻止フィルタと同様のフィルタ特性を呈する。従って図１０に示した構造により有極形帯域阻止フィルタを実現することができる。
【００５５】
以上説明したように、この実施の形態６の構成によれば、隣接しない並列共振回路を、キャパシタ４５３  で構成された飛び越し結合回路４１  及びキャパシタ４６３  で構成された飛び越し結合回路４２  を介して結ぶことにより、フィルタ特性に複数個の減衰極を有する有極形帯域阻止フィルタを実現することができる。その結果、所望の減衰量を得るためのフィルタ段数を少なくできるので回路の小型化を図ることができる。
【００５６】
なお、この実施の形態６に係る有極形帯域阻止フィルタは、実施の形態３における直列共振回路３０１  〜３０６  を並列共振回路１５１  〜１５６  で置き換えて構成したものであるが、実施の形態１又は実施の形態２における直列共振回路３０１  〜３０６  を並列共振回路１５１  〜１５６  で置き換えて構成することもでき、この場合も上述した実施の形態１又は実施の形態２と同様の作用及び効果を奏する。
【００５７】
【発明の効果】
以上のように、この発明によれば、複数の直列共振回路の一方の端子を共通に接続し、他方の端子を共振周波数における約４分の１波長の奇数倍の長さの伝送線路で直列に接続し、複数の直列共振回路のうちの隣接しない直列共振回路を飛び越し結合させるように構成したので、所望の周波数帯域全域にわたる減衰特性を向上させると共に、共振回路段数の低減及びそれに伴う回路の小型化を実現できる効果がある。
【００５８】
この発明によれば、複数の並列共振回路を共振周波数における約４分の１波長の奇数倍の長さの伝送線路で直列に接続し、複数の並列共振回路のうちの隣接しない並列共振回路を飛び越し結合させるように構成したので、所望の周波数帯域全域にわたる減衰特性を向上させると共に、共振回路段数の低減及びそれに伴う回路の小型化を実現できる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係る有極形帯域阻止フィルタの構造を示す平面図である。
【図２】この発明の実施の形態１に係る有極形帯域阻止フィルタの等価回路を示す回路図である。
【図３】この発明の実施の形態１に係る有極形帯域阻止フィルタで使用されるアドミタンスインバータの等価回路を示す図である。
【図４】この発明の実施の形態１に係る有極形帯域阻止フィルタの特性計算例を示す図である。
【図５】この発明の実施の形態２に係る有極形帯域阻止フィルタの構造を示す平面図である。
【図６】この発明の実施の形態３に係る有極形帯域阻止フィルタの構造を示す平面図である。
【図７】この発明の実施の形態４に係る有極形帯域阻止フィルタの構造を示す断面図及び上面図である。
【図８】この発明の実施の形態４に係る有極形帯域阻止フィルタの等価回路を示す回路図である。
【図９】この発明の実施の形態５に係る有極形帯域阻止フィルタの構造を示す断面図及び上面図である。
【図１０】この発明の実施の形態６に係る有極形帯域阻止フィルタの構造を示す平面図である。
【図１１】従来の帯域阻止フィルタを説明するための図である。
【符号の説明】
１  誘電体基板、２，２０１  〜２０２ｎ−１，４１３  ，４２３  ，４５１  ，４５２  ，４６１  ，４６２  ，６０１  〜６０２ｎ−１  伝送線路、３１  〜３６    先端開放スタブ、４１  ，４２    飛び越し結合回路、５１  ，５２  ，５０１  ，５０２  ，１０１  ，１０２  ，１００１  ，１００２    入出力端子、６  主導波管、７１  〜７４    金属キャビティ、８１  〜８４    誘電体共振器、９  飛び越し結合用導波管、１１１  〜１１４  ，１２１  ，１２２    結合孔、１３，１４  飛び越し結合用導波管、１５１  〜１５６  ，８０１  〜８０２ｎ  並列共振回路、３０１  〜３０２ｎ  直列共振回路、４０１  ，４０２  ，９０１  ，９０２    アドミタンスインバータ、４１１  ，４１２  ，４２１  ，４２２  ，４５３  ，４６３    キャパシタ、４３１  ，４３２  ，４４１  ，４４２    高インピーダンス線路、４３３  ，４４３    低インピーダンス線路。
【図１】
2004214929.tif 000003
【図２】
2004214929.tif 000004
【図３】
2004214929.tif 000005
【図４】
2004214929.tif 000006
【図５】
2004214929.tif 000007
【図６】
2004214929.tif 000008
【図７】
2004214929.tif 000009
【図８】
2004214929.tif 000010
【図９】
2004214929.tif 000011
【図１０】
2004214929.tif 000012
【図１１】
2004214929.tif 000013