(57)【要約】      （修正有）【課題】比較的低電圧で溶断でき、かつ周囲の構造体に損傷を与えない半導体デバイス用ヒューズ構造体とその製造方法を提供する。【解決手段】ヒューズ構造体は、絶縁層１０、第一絶縁層の最上面の金属層２０、その金属層はその金属層の第一および第二外側部分よりも狭い中間部分を持ち、金属層の上の第二絶縁層３０、その第二絶縁層の最上面の第一最上部金属層４０および第二最上部金属層６０，７０、およびその第一および第二最上部金属層をそれぞれ金属層と接続する複数のバイア５０を含む。第一最上部金属層は金属層の第一外側部分に接続され、かつ第二最上部金属層は金属層の第二外側部分に接続される。中間部分は金属層の第一と第二外側部分との間に配置される。【選択図】図１
2004186631.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたデバイス構造体、
そのデバイス構造体とその基板の上に形成された第一絶縁層、
その第一絶縁層に埋め込まれた複数の第一金属層、ここでその第一金属層の最上部金属層はそのデバイス構造体から十分離れており、および
その第一絶縁層上に形成されたヒューズ部分構造体を有することを特徴とする基板上のヒューズ構造体。
【請求項２】
そのヒューズ部分構造体は、
その第一絶縁層の最上面の第二金属層、その第二金属層はその第二金属層の第一および第二外側部分よりも狭い中間部分を持ち、ここでその第二金属層は望ましい抵抗性を持ち、
その第二金属層の上の第二絶縁層、
その第二絶縁層の最上面の第一最上部金属層および第二最上部金属層、および
その第一および第二最上部金属層をそれぞれ第二金属層と接続する複数のバイアを有し、ここで第一最上部金属層は第二金属層の第一外側部分に接続されかつ第二最上部金属層は第二金属層の第二外側部分に接続されていることを特徴とする請求項１５に記載のヒューズ構造体。
【請求項３】
そのデバイス構造体はＭＯＳトランジスタを含むことを特徴とする請求項１５に記載のヒューズ構造体。
【請求項４】
そのデバイス構造体は金属層を含むことを特徴とする請求項１５に記載のヒューズ構造体。
【請求項５】
そのデバイス構造体はワード線を含むことを特徴とする請求項１５に記載のヒューズ構造体。
【発明の詳細な説明】
【０００１】
【発明の分野】
本発明は、半導体デバイス用ヒューズ構造体とその製造方法に関する。より詳細には、本発明は、半導体デバイス中の閉鎖ヒューズ構造体とその組立方法に関する。
【０００２】
【発明の背景】
半導体デバイスは小型化されているので、シリコン結晶中の欠陥や不純物の影響を受け易くなってきている。チップ中の一個のダイオードまたはトランジスタの故障は、チップ全体を不良にしてしまう。この問題に対処するために、半導体デバイスは接続ヒューズを備えた冗長回路を使用することが多くなってきている。もしある回路が製造後に不良と判明すると、それを電気的に不作動にさせ、そして可能な限り冗長回路を作動させるように、ヒューズは変更される。メモリーデバイスの場合、不良メモリーセルはそのアドレスを良好なメモリーセルのアドレスに割り当てられることができる。ヒューズを集積回路に使用する別の理由は、識別コードのような制御ワードを、チップ中に固定的にプログラムするためである。
【０００３】
Ｋａｗａｎａｂｅ等は、米国特許Ｎｏ，４，７９５，７２０において半導体デバイスの製造およびヒューズ切断の方法を開示している。この方法では、常閉ヒューズを切断するためにレーザービームを使用する。外側保護層にある開口部により、レーザービームはヒューズを切断することができる。しかしながら、保護カバーにあるその開口部は処理過程において汚損を引き起こす可能性があり、その穴は切断発生後保護層で覆わなければならない。ヒューズが切断される時破片を生ずることが多く、それによって周囲のＭＯＳ構造を操作不能にする可能性がある。
【０００４】
米国特許Ｎｏ，４，５３６，９４８、表題「プログラム可能半導体デバイスの製造方法」においてＴｅ  Ｖｅｌｄｅ等はヒューズ溶断方法を開示している。ヒューズは多結晶シリコンまたは金属アクセス回線で形成されることが多い。多結晶シリコンヒューズには、ヒューズを加熱しかつ酸化させて絶縁ＳｉＯ２にする高電圧（例えば１５−２０Ｖ）が印加される必要がある。ＩＣは通常Ｓｉ３Ｎ４、ＳｉＯ２またはＳｉ３Ｎ４／ＳｉＯ２のサンドウィッチ構造の保護用不活性化層によって覆われる。しかしながら多結晶シリコン、または金属ヒューズの焼損による熱は、上に重なる不活性化層を破損する可能性もある。従って、多結晶シリコンヒューズは上に重なる層に開口部を必要とすることが多く、それによりデバイス中の導体または電気的接触を腐食する周囲の湿気を取り込むことになる。このタイプの技術の第二の欠点は、ヒューズ材料が溶断する時飛び散り、デバイスの表面に付着し、そのデバイスを損傷する可能性があることである。更なる欠点は、ヒューズプログラミング電力が比較的大きなアクセス（アドレシング）トランジスタを必要とすることであり、それによりＩＣのサイズとコストが増加する。
【０００５】
従って比較的低電圧で溶断でき、かつ周囲の構造体に損傷を与えない常閉ヒューズの必要性が存在する。
【発明の要約】
【０００６】
本発明を特徴付けるこれら、および他の特長は、ここに添付されかつその一部を形成する特許請求項に記述される。しかしながら本発明、およびその使用を通じて得られる長所と目的をより良く理解するために、本発明の例示実施例がそこに記載されている図面および添付説明事項を参照すべきである。
【０００７】
従って半導体デバイス内部のヒューズ構造体とその製造方法を提供することが、本発明の一つの目的である。
【０００８】
比較的低電圧／電流で溶断できるヒューズ構造体を提供することが、本発明の別の目的である。
【０００９】
溶断時に周囲の半導体構造に悪影響を与えないヒューズ構造体を提供することが、本発明の更に別の目的である。
【００１０】
従って、本発明は下記を有する半導体デバイス中のヒューズ構造体を提供する。すなわち、絶縁層、第一絶縁層の最上面の金属層、その金属層はその金属層の第一および第二外側部分よりも狭い中間部分を持ち、金属層の上の第二絶縁層、その第二絶縁層の最上面の第一最上部金属層および第二最上部金属層、およびその第一および第二最上部金属層をそれぞれ金属層と接続する複数のバイアを有し、ここで第一最上部金属層は金属層の第一外側部分に接続され、かつ第二最上部金属層は金属層の第二外側部分に接続され、中間部分は金属層の第一と第二外側部分との間に配置される。
【００１１】
上記ヒューズ構造体において、金属層は第一および第二最上部金属層よりも高い抵抗率を持つ。
【００１２】
従って、本発明は下記を有する半導体デバイス中のヒューズ構造体を提供する。すなわち、第一金属層、第一金属層の上の第一絶縁層、その第一絶縁層の最上面の第二金属層、その第二金属層はその第二金属層の第一および第二外側部分よりも狭い中間部分を持ち、第二金属層の上の第二絶縁層、その第二絶縁層の最上面の第一最上部金属層および第二最上部金属層、およびその第一および第二最上部金属層をそれぞれ第二金属層と接続する複数のバイアを有し、そこで第一最上部金属層は第二金属層の第一外側部分に接続されかつ第二最上部金属層は第二金属層の第二外側部分に接続され、中間部分は第二金属層の第一と第二外側部分との間に配置される。
【００１３】
上記ヒューズ構造体において、第二金属層は第一および第二最上部金属層よりも高い抵抗率を持つ。
【００１４】
上記ヒューズ構造体において、第一金属層、第一絶縁層および第二金属層は組合されて、金属―絶縁体―金属（ＭＩＭ）コンデンサとなる。
【００１５】
従って、本発明は下記を有する半導体デバイス中のヒューズ構造体についての製造方法を提供する。すなわち、絶縁層を形成し、第一絶縁層の最上面に金属層を形成し、その金属層はその金属層の第一および第二外側部分よりも狭い中間部分を持ち、金属層の上に第二絶縁層を形成し、その第二絶縁層の最上面に第一最上部金属層および第二最上部金属層を形成し、およびその第一および第二最上部金属層をそれぞれ金属層と接続する複数のバイアを形成し、そこで第一最上部金属層は金属層の第一外側部分に接続されかつ第二最上部金属層は金属層の第二外側部分に接続され、中間部分は金属層の第一と第二外側部分との間に配置される。
【００１６】
ヒューズ構造体についての上記製造方法において、金属層は第一および第二最上部金属層よりも高い抵抗率を持つ。
【００１７】
ヒューズ構造体についての上記製造方法において、第一絶縁層はＴａ２Ｏ５の酸化物層を含む。
【００１８】
ヒューズ構造体についての上記製造方法において、金属層はＴｉＮ膜を有する。
【００１９】
従って、本発明は下記を有する半導体デバイス中のヒューズ構造体の製造方法を提供する。すなわち、第一金属層を形成し、第一金属層の上に第一絶縁層を形成し、その第一絶縁層の最上面に第二金属層を形成し、その第二金属層はその第二金属層の第一および第二外側部分よりも狭い中間部分を持ち、第二金属層の上に第二絶縁層を形成し、その第二絶縁層の最上面に第一最上部金属層および第二最上部金属層を形成し、およびその第一および第二最上部金属層をそれぞれ第二金属層と接続する複数のバイアを形成し、そこで第一最上部金属層は第二金属層の第一外側部分に接続されかつ第二最上部金属層は第二金属層の第二外側部分に接続され、中間部分は第二金属層の第一と第二外側部分との間に配置される。
【００２０】
ヒューズ構造体の上記製造方法において、第二金属層は第一および第二最上部金属層よりも高い抵抗率を持つ。
【００２１】
ヒューズ構造体の上記製造方法において、第一金属層、第一絶縁層および第二金属層は、組合されて金属―絶縁体―金属（ＭＩＭ）コンデンサとなる。
【図面の簡単な説明】
【図１】本発明の好適実施例のヒューズ構造体を示す。
【図２】上部金属層の上面図である。
【図３】バイア接続を示す。
【図４】本発明の好適実施状態を示す。
【詳細な説明】
【００２２】
好適実施例の下記の詳細な説明において、その一部を形成する添付図面が参照され、かつそこでは本発明が実施することができる特定の好適実施例が例示目的で示されている。好適実施例は当業者が本発明を実施できる程度に十分詳細に記述されており、および他の実施例も利用でき、かつ論理的な変更は本発明の意図とその範囲から逸脱することなくされ得る、ということが理解されるべきである。従って下記の詳細な説明は限定的な意味で取られるべきではなく、本発明の範囲は添付請求の範囲によってのみ規定される。
【００２３】
図１の断面図に示されるヒューズ構造体を形成する方法を、説明する。半導体デバイスにおいて、底部金属層２０は典型的に誘電体層１０のような絶縁層の上に形成される。底部金属層２０は、例えば誘電体層１０の表面に金属層を均一に蒸着するために化学気相成長法（ＣＶＤ）によって形成される。一旦底部金属層２０のパターンが確定されると、エッチングプロセスが底部金属層の余剰部分を除去し、かつその後に底部金属層２０が形成される。次いで、絶縁層３０が形成される。好適実施例において、絶縁層３０はＴａ２Ｏ５のような厚い酸化物膜、または酸化物層とスピンオングラスの組合せを有する。次いで、上部金属層４０が絶縁層３０の上に形成される。好適実施例では、上部金属層４０は、原料としてＴｉＣｌ４が使用され、反応ガスとしてＮＨ３が使用され、反応炉内部の温度が３００−５００℃に維持され、かつ反応炉内部の圧力が０．１−２Ｔｏｒｒに維持された条件の下で、化学気相成長法（ＣＶＤ）によって２００−５００Åの厚みに形成されたＴｉＮ膜である。底部金属層２０、絶縁層３０および上部金属層４０は、ＲＦ−ＣＭＯＳ半導体プロセスに適合する金属―絶縁体―金属（ＭＩＭ）コンデンサとなることができる。
【００２４】
上部金属層４０は典型的に低い導電特性、換言すれば高抵抗率を持つ。本発明の好適実施例では、抵抗率は厚さ０．１μｍを持つ上部金属層４０で平方インチ当たり約１０Ωである。上部金属層の材料を抵抗率の高い、または低い、ものに変更することによって、または、上部金属層の長さ、幅、または厚さを変更することによって、上部金属層４０の抵抗率を変化させることができる。好適実施例の図２に示されるように、上部金属層４０はより広い外側部分と対比して狭い中間部分４２を持つ形状で形成される。従って二つのバイアコンタクトに狭いチャンネルを設けることにより、上部金属層４０の中により少ない電流で安定して焼損する位置を必要とする高抵抗率の部分が生じる。
【００２５】
金属間誘電体層８０はヒューズ構造体１００を覆い、かつ化学機械的研磨（ＣＭＰ）プロセスが金属間誘電体層８０の表面を平坦化するために使用される。フォトレジスト層（図示せず）およびリソグラフィックプロセスがバイア５０の場所を規定するために使用される。バイアの数と大きさは、電流条件と上部金属層４０により変化させることができる。一つのバイア構造体の実施例が図３において構造体の上面図で示されており、最上部金属層６０と７０を上部金属層４０に接続するバイア５０が使用される。フォトレジストによって覆われない金属間誘電体層部分８０は除去され、次いでフォトレジスト層が除去される。バイアホールを充填する金属層を形成するために、スパッタリングプロセスが実施される。次いでバイアホール中の金属層の表面がバイアプラグ５０を形成するために金属間誘電体層の表面と揃えられるように、余剰金属を除去するためにエッチングバックプロセスが実施される。次いで最上部金属層が誘電体層とバイアの表面上に蒸着され、そして個々の金属層６０および７０を形成するためにエッチングプロセスが使用される。
【００２６】
ヒューズが破壊、すなわち焼損される時、高電流が最上部金属層６０および７０を通し、バイア５０を通して上部金属層４０に流れる。上部金属層４０の狭隘部分の高抵抗率は、最上部金属層６０と７０との間の電気接続の切断を起こす破断を生じるであろう。しかしながら前述したような上部金属層の設計の実行により、ヒューズを溶断するのに比較的小電流／電圧のみで十分である、ということが明白になる。
【００２７】
図４は、半導体デバイスにおけるヒューズ構造体１００の好適実行を示す。シリコン基板上に構築された構造体２００。次いでワード線のような上に重なる金属線が、構造体２００の上に形成される。最上部金属層６０および７０からアクセスできるように、ヒューズ構造体が最上段金属層（金属ｎ−１）の上に置かれる。この設計は、溶融金属の残渣がいかなるＭＯＳトランジスタからも十分離れた位置に置くことのできる上部金属層４０の近傍に留まり、その結果ＭＯＳトランジスタの性能に干渉しないであろうという利点を持つ。その実施例はまた、多くの金属―絶縁体―金属（ＭＩＭ）コンデンサとつながるＭＯＳにも適合する。このことは、溶融ヒューズの残渣によって発生される信頼性の問題点を少なくすることになる。
【００２８】
本発明の意図とその範囲から逸脱することなく、様々な追加的修正が図示の実施例に為されることができる。従って本発明は付属する請求の範囲に存在する。
【図１】
2004186631.tif 000003
【図２】
2004186631.tif 000004
【図３】
2004186631.tif 000005
【図４】
2004186631.tif 000006
【手続補正書】
【提出日】平成15年2月19日(2003.2.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】基板上に形成されたデバイス構造体、
そのデバイス構造体とその基板の上に形成された第一絶縁層、
その第一絶縁層に埋め込まれた複数の第一金属層、ここでその第一金属層の最上部金属層はそのデバイス構造体から十分離れており、および
その第一絶縁層上に形成されたヒューズ部分構造体を有することを特徴とする基板上のヒューズ構造体。
【請求項２】そのヒューズ部分構造体は、
その第一絶縁層の最上面の第二金属層、その第二金属層はその第二金属層の第一および第二外側部分よりも狭い中間部分を持ち、ここでその第二金属層は望ましい抵抗性を持ち、
その第二金属層の上の第二絶縁層、
その第二絶縁層の最上面の第一最上部金属層および第二最上部金属層、およびその第一および第二最上部金属層をそれぞれ第二金属層と接続する複数のバイアを有し、ここで第一最上部金属層は第二金属層の第一外側部分に接続されかつ第二最上部金属層は第二金属層の第二外側部分に接続されていることを特徴とする請求項１５に記載のヒューズ構造体。
【請求項３】そのデバイス構造体はＭＯＳトランジスタを含むことを特徴とする請求項１５に記載のヒューズ構造体。
【請求項４】そのデバイス構造体は金属層を含むことを特徴とする請求項１５に記載のヒューズ構造体。
【請求項５】そのデバイス構造体はワード線を含むことを特徴とする請求項１５に記載のヒューズ構造体。
【発明の詳細な説明】
【０００１】
【発明の分野】
本発明は、半導体デバイス用ヒューズ構造体とその製造方法に関する。より詳細には、本発明は、半導体デバイス中の閉鎖ヒューズ構造体とその組立方法に関する。
【０００２】
【発明の背景】
半導体デバイスは小型化されているので、シリコン結晶中の欠陥や不純物の影響を受け易くなってきている。チップ中の一個のダイオードまたはトランジスタの故障は、チップ全体を不良にしてしまう。この問題に対処するために、半導体デバイスは接続ヒューズを備えた冗長回路を使用することが多くなってきている。もしある回路が製造後に不良と判明すると、それを電気的に不作動にさせ、そして可能な限り冗長回路を作動させるように、ヒューズは変更される。メモリーデバイスの場合、不良メモリーセルはそのアドレスを良好なメモリーセルのアドレスに割り当てられることができる。ヒューズを集積回路に使用する別の理由は、識別コードのような制御ワードを、チップ中に固定的にプログラムするためである。
【０００３】
Ｋａｗａｎａｂｅ等は、米国特許Ｎｏ．４，７９５，７２０において半導体デバイスの製造およびヒューズ切断の方法を開示している。この方法では、常閉ヒューズを切断するためにレーザービームを使用する。外側保護層にある開口部により、レーザービームはヒューズを切断することができる。しかしながら、保護カバーにあるその開口部は処理過程において汚損を引き起こす可能性があり、その穴は切断発生後保護層で覆わなければならない。ヒューズが切断される時破片を生ずることが多く、それによって周囲のＭＯＳ構造を操作不能にする可能性がある。
【０００４】
米国特許Ｎｏ．４，５３６，９４８、表題「プログラム可能半導体デバイスの製造方法」においてＴｅ  Ｖｅｌｄｅ等はヒューズ溶断方法を開示している。ヒューズは多結晶シリコンまたは金属アクセス回線で形成されることが多い。多結晶シリコンヒューズには、ヒューズを加熱しかつ酸化させて絶縁ＳｉＯ２にする高電圧（例えば１５−２０Ｖ）が印加される必要がある。ＩＣは通常Ｓｉ３Ｎ４、ＳｉＯ２またはＳｉ３Ｎ４／ＳｉＯ２のサンドウィッチ構造の保護用不活性化層によって覆われる。しかしながら多結晶シリコン、または金属ヒューズの焼損による熱は、上に重なる不活性化層を破損する可能性もある。従って、多結晶シリコンヒューズは上に重なる層に開口部を必要とすることが多く、それによりデバイス中の導体または電気的接触を腐食する周囲の湿気を取り込むことになる。このタイプの技術の第二の欠点は、ヒューズ材料が溶断する時飛び散り、デバイスの表面に付着し、そのデバイスを損傷する可能性があることである。更なる欠点は、ヒューズプログラミング電力が比較的大きなアクセス（アドレシング）トランジスタを必要とすることであり、それによりＩＣのサイズとコストが増加する。
【０００５】
従って比較的低電圧で溶断でき、かつ周囲の構造体に損傷を与えない常閉ヒューズの必要性が存在する。
【発明の要約】
【０００６】
本発明を特徴付けるこれら、および他の特長は、ここに添付されかつその一部を形成する特許請求項に記述される。しかしながら本発明、およびその使用を通じて得られる長所と目的をより良く理解するために、本発明の例示実施例がそこに記載されている図面および添付説明事項を参照すべきである。
【０００７】
従って半導体デバイス内部のヒューズ構造体とその製造方法を提供することが、本発明の一つの目的である。
【０００８】
比較的低電圧／電流で溶断できるヒューズ構造体を提供することが、本発明の別の目的である。
【０００９】
溶断時に周囲の半導体構造に悪影響を与えないヒューズ構造体を提供することが、本発明の更に別の目的である。
【００１０】
従って、本発明は下記を有する半導体デバイス中のヒューズ構造体を提供する。すなわち、絶縁層、第一絶縁層の最上面の金属層、その金属層はその金属層の第一および第二外側部分よりも狭い中間部分を持ち、金属層の上の第二絶縁層、その第二絶縁層の最上面の第一最上部金属層および第二最上部金属層、およびその第一および第二最上部金属層をそれぞれ金属層と接続する複数のバイアを有し、ここで第一最上部金属層は金属層の第一外側部分に接続され、かつ第二最上部金属層は金属層の第二外側部分に接続され、中間部分は金属層の第一と第二外側部分との間に配置される。
【００１１】
上記ヒューズ構造体において、金属層は第一および第二最上部金属層よりも高い抵抗率を持つ。
【００１２】
従って、本発明は下記を有する半導体デバイス中のヒューズ構造体を提供する。すなわち、第一金属層、第一金属層の上の第一絶縁層、その第一絶縁層の最上面の第二金属層、その第二金属層はその第二金属層の第一および第二外側部分よりも狭い中間部分を持ち、第二金属層の上の第二絶縁層、その第二絶縁層の最上面の第一最上部金属層および第二最上部金属層、およびその第一および第二最上部金属層をそれぞれ第二金属層と接続する複数のバイアを有し、そこで第一最上部金属層は第二金属層の第一外側部分に接続されかつ第二最上部金属層は第二金属層の第二外側部分に接続され、中間部分は第二金属層の第一と第二外側部分との間に配置される。
【００１３】
上記ヒューズ構造体において、第二金属層は第一および第二最上部金属層よりも高い抵抗率を持つ。
【００１４】
上記ヒューズ構造体において、第一金属層、第一絶縁層および第二金属層は組合されて、金属―絶縁体―金属（ＭＩＭ）コンデンサとなる。
【００１５】
従って、本発明は下記を有する半導体デバイス中のヒューズ構造体についての製造方法を提供する。すなわち、絶縁層を形成し、第一絶縁層の最上面に金属層を形成し、その金属層はその金属層の第一および第二外側部分よりも狭い中間部分を持ち、金属層の上に第二絶縁層を形成し、その第二絶縁層の最上面に第一最上部金属層および第二最上部金属層を形成し、およびその第一および第二最上部金属層をそれぞれ金属層と接続する複数のバイアを形成し、そこで第一最上部金属層は金属層の第一外側部分に接続されかつ第二最上部金属層は金属層の第二外側部分に接続され、中間部分は金属層の第一と第二外側部分との間に配置される。
【００１６】
ヒューズ構造体についての上記製造方法において、金属層は第一および第二最上部金属層よりも高い抵抗率を持つ。
【００１７】
ヒューズ構造体についての上記製造方法において、第一絶縁層はＴａ２Ｏ５の酸化物層を含む。
【００１８】
ヒューズ構造体についての上記製造方法において、金属層はＴｉＮ膜を有する。
【００１９】
従って、本発明は下記を有する半導体デバイス中のヒューズ構造体の製造方法を提供する。すなわち、第一金属層を形成し、第一金属層の上に第一絶縁層を形成し、その第一絶縁層の最上面に第二金属層を形成し、その第二金属層はその第二金属層の第一および第二外側部分よりも狭い中間部分を持ち、第二金属層の上に第二絶縁層を形成し、その第二絶縁層の最上面に第一最上部金属層および第二最上部金属層を形成し、およびその第一および第二最上部金属層をそれぞれ第二金属層と接続する複数のバイアを形成し、そこで第一最上部金属層は第二金属層の第一外側部分に接続されかつ第二最上部金属層は第二金属層の第二外側部分に接続され、中間部分は第二金属層の第一と第二外側部分との間に配置される。
【００２０】
ヒューズ構造体の上記製造方法において、第二金属層は第一および第二最上部金属層よりも高い抵抗率を持つ。
【００２１】
ヒューズ構造体の上記製造方法において、第一金属層、第一絶縁層および第二金属層は、組合されて金属―絶縁体―金属（ＭＩＭ）コンデンサとなる。
【００２２】
好適実施例の下記の詳細な説明において、その一部を形成する添付図面が参照され、かつそこでは本発明が実施することができる特定の好適実施例が例示目的で示されている。好適実施例は当業者が本発明を実施できる程度に十分詳細に記述されており、および他の実施例も利用でき、かつ論理的な変更は本発明の意図とその範囲から逸脱することなくされ得る、ということが理解されるべきである。従って下記の詳細な説明は限定的な意味で取られるべきではなく、本発明の範囲は添付請求の範囲によってのみ規定される。
【００２３】
図１の断面図に示されるヒューズ構造体を形成する方法を、説明する。半導体デバイスにおいて、底部金属層２０は典型的に誘電体層１０のような絶縁層の上に形成される。底部金属層２０は、例えば誘電体層１０の表面に金属層を均一に蒸着するために化学気相成長法（ＣＶＤ）によって形成される。一旦底部金属層２０のパターンが確定されると、エッチングプロセスが底部金属層の余剰部分を除去し、かつその後に底部金属層２０が形成される。次いで、絶縁層３０が形成される。好適実施例において、絶縁層３０はＴａ２Ｏ５のような厚い酸化物膜、または酸化物層とスピンオングラスの組合せを有する。次いで、上部金属層４０が絶縁層３０の上に形成される。好適実施例では、上部金属層４０は、原料としてＴｉＣｌ４が使用され、反応ガスとしてＮＨ３が使用され、反応炉内部の温度が３００−５００℃に維持され、かつ反応炉内部の圧力が０．１−２Ｔｏｒｒに維持された条件の下で、化学気相成長法（ＣＶＤ）によって２００−５００Åの厚みに形成されたＴｉＮ膜である。底部金属層２０、絶縁層３０および上部金属層４０は、ＲＦ−ＣＭＯＳ半導体プロセスに適合する金属―絶縁体―金属（ＭＩＭ）コンデンサとなることができる。
【００２４】
上部金属層４０は典型的に低い導電特性、換言すれば高抵抗率を持つ。本発明の好適実施例では、抵抗率は厚さ０．１μｍを持つ上部金属層４０で平方インチ当たり約１０Ωである。上部金属層の材料を抵抗率の高い、または低い、ものに変更することによって、または、上部金属層の長さ、幅、または厚さを変更することによって、上部金属層４０の抵抗率を変化させることができる。好適実施例の図２に示されるように、上部金属層４０はより広い外側部分と対比して狭い中間部分４２を持つ形状で形成される。従って二つのバイアコンタクトに狭いチャンネルを設けることにより、上部金属層４０の中により少ない電流で安定して焼損する位置を必要とする高抵抗率の部分が生じる。
【００２５】
金属間誘電体層８０はヒューズ構造体１００を覆い、かつ化学機械的研磨（ＣＭＰ）プロセスが金属間誘電体層８０の表面を平坦化するために使用される。フォトレジスト層（図示せず）およびリソグラフィックプロセスがバイア５０の場所を規定するために使用される。バイアの数と大きさは、電流条件と上部金属層４０により変化させることができる。一つのバイア構造体の実施例が図３において構造体の上面図で示されており、最上部金属層６０と７０を上部金属層４０に接続するバイア５０が使用される。フォトレジストによって覆われない金属間誘電体層部分８０は除去され、次いでフォトレジスト層が除去される。バイアホールを充填する金属層を形成するために、スパッタリングプロセスが実施される。次いでバイアホール中の金属層の表面がバイアプラグ５０を形成するために金属間誘電体層の表面と揃えられるように、余剰金属を除去するためにエッチングバックプロセスが実施される。次いで最上部金属層が誘電体層とバイアの表面上に蒸着され、そして個々の金属層６０および７０を形成するためにエッチングプロセスが使用される。
【００２６】
ヒューズが破壊、すなわち焼損される時、高電流が最上部金属層６０および７０を通し、バイア５０を通して上部金属層４０に流れる。上部金属層４０の狭隘部分の高抵抗率は、最上部金属層６０と７０との間の電気接続の切断を起こす破断を生じるであろう。しかしながら前述したような上部金属層の設計の実行により、ヒューズを溶断するのに比較的小電流／電圧のみで十分である、ということが明白になる。
【００２７】
図４は、半導体デバイスにおけるヒューズ構造体１００の好適実行を示す。シリコン基板上に構築された構造体２００。次いでワード線のような上に重なる金属線が、構造体２００の上に形成される。最上部金属層６０および７０からアクセスできるように、ヒューズ構造体が最上段金属層（金属ｎ−１）の上に置かれる。この設計は、溶融金属の残渣がいかなるＭＯＳトランジスタからも十分離れた位置に置くことのできる上部金属層４０の近傍に留まり、その結果ＭＯＳトランジスタの性能に干渉しないであろうという利点を持つ。その実施例はまた、多くの金属―絶縁体―金属（ＭＩＭ）コンデンサとつながるＭＯＳにも適合する。このことは、溶融ヒューズの残渣によって発生される信頼性の問題点を少なくすることになる。
【００２８】
本発明の意図とその範囲から逸脱することなく、様々な追加的修正が図示の実施例に為されることができる。従って本発明は付属する請求の範囲に存在する。
【図面の簡単な説明】
【図１】本発明の好適実施例のヒューズ構造体を示す。
【図２】上部金属層の上面図である。
【図３】バイア接続を示す。
【図４】本発明の好適実施状態を示す。
【外国語明細書】
2004186631.tif 000007
2004186631.tif 000008
2004186631.tif 000009
2004186631.tif 000010
2004186631.tif 000011
2004186631.tif 000012
2004186631.tif 000013
2004186631.tif 000014
2004186631.tif 000015
2004186631.tif 000016
2004186631.tif 000017
2004186631.tif 000018
2004186631.tif 000019
2004186631.tif 000020
2004186631.tif 000021
2004186631.tif 000022
2004186631.tif 000023
2004186631.tif 000024
2004186631.tif 000025
2004186631.tif 000026
2004186631.tif 000027
2004186631.tif 000028