(57)【要約】【課題】電子基板にリフロー半田付けされる電子部品に何ら手を加えることなく、取り付け後における熱的、機械的ストレスに対する信頼性の向上を図る。【解決手段】電子基板１には、リフロー半田付けの際、素子端子５と端子用ランド８とが半田９により接続される共に、同一の高さの第１及び第２の半田バンプ６ａ，６ｂと、この第１及び第２の半田バンプ６ａ，６ｂより高く、かつ、同一の高さの第３及び第４の半田バンプ６ｃ，６ｄが形成されて、素子２と電子基板１と間には傾きθが生ずるようになっており、リフロー半田付け処理の際に、従来と異なり、溶融した半田９による素子２の移動が阻止され、かつ、半田膜厚ｄが十分確保されるようになっている。【選択図】        図１
2004186203.tif 000002
【特許請求の範囲】
【請求項１】
電子基板に半田バンプを形成するために予め当該電子基板上に設けられたバンプ用ランドの位置に対応するよう透孔が形成されてなるクリーム半田塗布用ステンシルを、前記電子基板に載置してクリーム半田を塗布し、しかる後、リフロー加熱を施して複数の半田バンプを形成するにおいて、前記バンプ用ランドの直径、前記クリーム半田塗布用ステンシルの透孔の穴径及び前記クリーム半田塗布用ステンシルの厚みの組み合わせを違えることで、所望する高さの異なる半田バンプを複数形成可能としたことを特徴とする電子基板における半田バンプ形成方法。
【請求項２】
電子部品が半田付けされてなる電子基板であって、
当該電子基板には、所定の電子部品が当接される複数の半田バンプが、前記所定の電子部品が当接された場合に、当該電子部品が前記電子基板に対して傾きを有するよう高さを違えて設けられてなることを特徴とする電子基板。
【請求項３】
電子部品は、半田バンプと当接する平面部分を有してなる一方、複数の半田バンプは、前記平面部分に当接するものであって、少なくとも、同一の高さを有してなる２つの半田バンプと、この２つの半田バンプよりも高く、かつ、同一の高さを有してなる２つの半田バンプとからなるものであることを特徴とする請求項２記載の電子基板。
【請求項４】
半田バンプは、電子基板上に設けられたバンプ用ランド上に形成されたものであることを特徴とする請求項３記載の電子基板。
【請求項５】
半田バンプの高さは、バンプ用ランドの直径、クリーム半田塗布用ステンシルにおける透孔の穴径及び前記ステンシルの厚さの組み合わせによって決定されるものであることを特徴とする請求項４記載の電子基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子部品が実装された電子基板の構造に係り、特に、電子部品の取付における信頼性等の向上を図ったものに関する。
【０００２】
【従来の技術】
近年の電子基板は、半導体技術の発達に伴い多ピン化されたいわゆるパッケージＩＣや他の種々の電子部品が搭載されるものが大半である。このような電子基板における電子部品の取り付けは、例えば、リフロー半田付け処理により行われる。
ところで、このようなパッケージＩＣなどがリフロー半田処理される場合、溶融半田の熱等に起因して取り付け部品の位置ずれが生ずることがあり、この種の対策技術が種々提案されている。
すなわち、例えば、電子基板にＩＣをリフロー半田付け処理によって溶着するためにＩＣに突設された半田バンプが、リフロー半田付け処理中に熱によって溶融し、自重によって押し潰されることに起因して、半田バンプと半田ペーストの半田材料によって外部端子とランドとの間に形成される接続端子群の高さが所望の高さより低くなり、ＩＣ実装後における半田づけ部分の温度サイクル試験や稼働時の熱ストレスに対する疲労寿命の短縮化を招くという不都合を生ずることがある。そのため、電子基板に取り付けられる素子に、半田バンプとは別に接続端子群の高さを規定するストッパを突設するようにしたもの等が提案されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平９−２９８２５３号公報（第３頁及び第４頁、図１）
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来技術においては、電子部品そのものに位置ずれ防止の対策を講ずるものであるので、電子部品の製造者でなければ実現することはできず、従来の電子部品をそのまま用いて、しかも、上述の様な不都合を解消できる技術を提供するものではないと言う欠点がある。
本発明は、かかる実状に鑑みてなされたもので、電子基板にリフロー半田付けされる電子部品、素子の構造に何ら手を加えることなく、取り付け後における位置ずれを生ずることのない電子基板を提供するものである。
本発明の他の目的は、熱的、機械的ストレスに対する信頼性の高い電子基板を提供することにある。
本発明の他の目的は、高さの異なる半田バンプを電子基板に同時に形成するための方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係る電子基板は、
電子部品がリフロー半田付け処理によって半田付けされてなる電子基板であって、
当該電子基板には、所定の電子部品が当接される複数の半田バンプが、前記所定の電子部品が当接された場合に、当該電子部品が前記電子基板に対して傾きを有するよう高さを違えて設けられてなるものである。
【０００６】
かかる構成においては、電子基板側に設けられた半田バンプによって、その上に搭載される電子部品が電子基板に対して傾きを有し、それによって、電子部品に何ら処置を施すことなくリフロー半田付け処理の際の電子部品の移動が阻止され、しかも、電子部品の端子と電子基板との間の半田の厚みを熱的、機械的ストレスに十分耐え得るものとすることが可能となり、信頼性の高い電子基板を提供することができることとなるものである。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態における電子基板について、図１及び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
まず、本発明の実施の形態における電子基板１に搭載される素子２は、素子本体３と土台部４とに大別されてなるもので、例えば、セラミック部材を用いてなる土台部４に、素子本体３が例えば半導体製造技術により設けられ一体化されたものとなっている。なお、素子本体３の具体的な内容は、特定のものに限定される必要はなく、種々選択可能なものである。
本発明の実施の形態における土台部４は、素子本体３が載置される面側の外観形状、すなわち平面形状（図２に表された形状）が矩形状に形成され、かつ、素子本体３よりも大きな寸法を有するものとなっている。また、土台部４の素子本体３が設けられる面と反対側の面（下面側）には、素子端子５が設けられたものとなっている。この素子端子５は、導電性部材を用いてなり、素子本体３と外部との電気的な入出力に用いられるものとなっている。
なお、図１は、図２に示された実線ａ、実線ｂの位置で図２の紙面表裏方向へ切断した際に臨まれる切断面を重ね合わせて表された図となっている。
【０００８】
本発明の実施の形態における素子端子５は、外観形状がほぼ短冊状に形成されてなるもので、その長手軸方向（図１において紙面上下方向）の一端が土台部４の一側端に位置するようにして配設されたものとなっている（図１参照）。したがって、本発明の実施の形態における素子端子５は、その長手軸方向で見れば、土台部４の中央から一側面側に片寄って配設されたものとなっており、土台部４の中心に対して非点対称な配置となっているものである。また、本発明の実施の形態において、この素子端子５は、複数設けられたものとなっており、図１において紙面表裏方向、換言すれば、素子端子５の短手軸方向において適宜な間隔を隔てて複数配置されたものとなっている。
【０００９】
ここで、本発明の実施の形態における土台部４において素子端子５が上述のように非対称に配置されているのは、セラミック部材を用いてなる土台部４とガラスエポキシ樹脂を用いてなる電子基板１のそれぞれの膨張係数は大きく異なるため、耐熱衝撃性を考慮すると、両者の接続面積は可能な限り小さい方が望ましいことと、素子２が電子基板１に搭載された状態において、その上面側（図２に表された面側）から見た場合に、電子基板１との接続部分が素子２の下側に完全に隠れてしまうような構造は、製造過程における検査の容易性等の観点から好ましくないことなどの理由によるものである。
【００１０】
一方、上述の構成を有してなる素子２が後述するようにしてリフロー半田付け処理により搭載される電子基板１は、次述するように構成されたものとなっている。
すなわち、まず、電子基板１は、例えば、ガラスエポキシ樹脂を用いてなるもので、素子２が搭載される面上には、素子２の土台部４に当接される４つの半田バンプ６ａ〜６ｄが、土台部４より若干小さく、かつ、素子本体３よりも若干大きめの矩形の四隅に位置するように設けられている（図２参照）。本発明の実施の形態における半田バンプ６ａ〜６ｄは、半田バンプ６ａ〜６ｄにそれぞれ対応して設けられたバンプ用ランド７上に設けられたものとなっており、このバンプ用ランド７は、半田バンプ６ａ〜６ｄよりも大径を有し、導電性部材を用いて円形状に形成されたものとなっている（図１参照）。
また、本発明の実施の形態においては、土台部４の一つの側端に位置する素子端子５の端部側に近い第１及び第２の半田バンプ６ａ，６ｂの高さが、これらと対向するよう設けられた第３及び第４の半田バンプ６ｃ，６ｄの高さよりも高くなるように設定されており、リフロー半田付け処理により素子２がこの電子基板１に半田付けされた状態において、電子基板１に対してθの傾きが生ずるようにしてある（図１参照、詳細は後述）。
また、電子基板１には、先の複数の素子端子５の配列に対応するようにして複数の端子用ランド８が設けられている（本発明の実施の形態においては３つの素子端子５及び端子用ランド８が設けられたものとなっている）。
【００１１】
次に、素子２の電子基板１への半田付けによる搭載手順について説明する。
素子２の電子基板１への搭載は、リフロー半田付け処理による行うのが好適であり、このリフロー半田付け処理の際、素子端子５と端子用ランド８とを半田９で接続すると同時に、半田バンプ６ａ〜６ｄを形成するものとなっている。
すなわち、まず、リフロー加熱処理に先立ち、クリーム半田塗布用ステンシル（図示せず）を電子基板１上に載置する。このクリーム半田塗布用ステンシル自体は、リフロー半田付け処理において用いられる公知・周知のものであるので、ここでの詳細な説明及び図示は省略するが、本発明の実施の形態においては、半田バンプ６ａ〜６ｄを形成するための透孔に加えて、端子５と端子ランド８との間の半田９を形成するための透孔が形成されたものとなっている。
次いで、クリーム半田（図示せず）をクリーム半田塗布用ステンシル（図示せず）を介して電子基板１へ塗布する。すなわち、具体的には、透孔が位置する電子基板１の部分へクリーム半田を塗布することとなる。なお、塗布されるクリーム半田の量は、透孔の大きさ、すなわち、その穴径Φとクリーム半田塗布用ステンシルの厚みとによって一義的に定まるものとなっている。
そして、クリーム半田塗布用ステンシルが電子基板１上に載置された状態で、素子２を、図２に示されたように土台部４と半田バンプ６ａ〜６ｄとの相対位置関係がほぼ片寄りのないようにして半田バンプ６ａ〜６ｄ上に載置し、リフロー加熱を施す。その結果、素子端子５と端子用ランド８との間に半田９が充填されて、素子端子５と端子用ランド８とが接続されると共に、高さの異なる第１乃至第４の半田バンプ６ａ〜６ｄが形成されることとなる。ここで、第１乃至第４の半田バンプ６ａ〜６ｄが仮に従来と同様に全て同一の高さに形成されると仮定すると、素子２の素子端子５が先に述べたような理由により非対称配置となっていることに起因して、このリフロー加熱の際に、土台部４の一側端部に位置する素子端子５の一方の端部と溶融した半田９との間に、素子２をこの素子端子５の一方の端部のある方向へより移動させようとする力Ｆ（図１参照）が生じ、その結果、素子２が本来の位置より移動した位置で半田付けされてしまうということが多発する傾向にあった。
【００１２】
これに対して、本発明の実施の形態においては、上述のような力Ｆが生ずる側に位置する第１及び第２の半田バンプ６ａ，６ｂが、第３及び第４の半田バンプ６ｃ，６ｄより高く形成され、電子基板１と土台部４との間に傾きθが生ずるようになっているために、上述のような力Ｆが生じてもこの力Ｆと反対方向の力を発生させることができ、従来と異なり、素子２の移動が阻止されるものとなっている。
また、本発明の実施の形態においては、上述のように素子２の移動が阻止されると共に、素子端子５と端子用ランド８との間の半田膜厚ｄの最小値が規定されることとなる。すなわち、これは、半田バンプの高さが一律であった従来においては、電子基板１側に半田バンプ６ａ〜６ｄが無かったために、リフロー半田付け処理の際に、素子２の重さによって半田９が押し潰されて、半田膜厚ｄが十分でない部分が生じ、その結果、熱試験において目標サイクルに満たない段階で半田９にクラックが発生してしまうということがあった。これに対して、本発明の実施の形態においては、電子基板１に半田バンプ６ａ〜６ｄが設けられているために、従来と異なり、半田膜厚ｄが不十分な部分が生ずることがなく、所望の値以下となることが防止されるようになっているものである。
【００１３】
ここで、素子２に上述のような傾きθを与え、かつ、半田膜厚ｄを規定するために必要となる半田バンプ６ａ〜６ｄの高さの設定は、”バンプ用ランド７の直径Φ”と、”クリーム半田塗布用ステンシルにおける透孔の穴径Φ´”と、”クリーム半田塗布用ステンシルの厚さ”の組み合わせによって決定され得るものである。なお、これらの要素をどのように組み合わせることで、具体的に如何なる、傾きθ、半田膜厚ｄ、そして、半田バンプ６ａ〜６ｄの高さとなるかは、実測データに基づいて求めるのが好適である。
なお、傾きθの好適な値は、素子２の重さや大きさ、さらに、半田膜厚ｄによって種々異なるものであり、一律に特定の値に定められるものではないので、具体的な素子毎にこれらの条件に基づいて決定されるべきものである。
また、半田膜厚ｄの好適な値も、具体的な素子２の大きさや重さによって異なるものであり、一律に特定の値に定められるものではないので、個々の素子２の具体的な大きさ等に基づいて決定されるべきものである。
【００１４】
上述した構成例においては、素子端子５が非対称な配置を有してなる素子２を例に採り説明したが、本発明は、勿論、素子端子５が対称な配置の場合にも適用可能なものである。
【００１５】
【発明の効果】
以上、述べたように、本発明によれば、リフロー半田付け処理の際における電子部品の移動と、この電子部品の端子と電子基板との間に形成される半田膜厚の確保が可能となるように、電子基板に電子部品が当接される高さの異なる半田バンプを設け、電子基板と電子部品との間に傾きが生ずるな構成としたので、電子部品に何ら処置を施すことなくリフロー半田付け処理の際の電子部品の移動を阻止し、しかも、電子部品の端子と電子基板との間の半田の厚みを熱的、機械的ストレスに十分耐え得るものとすることができ、信頼性の高い電子基板を提供することができるという効果を奏するものである。
また、本発明によれば、半田バンプの高さを所望の大きさに比較的簡易に設定することができるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態における電子基板の一部断面を含む側面図である。
【図２】本発明の実施の形態における電子基板の平面図である。
【符号の説明】
１…電子基板
２…素子
４…土台部
５…素子端子
６ａ〜６ｄ…第１の半田バンプ〜第４の半田バンプ
７…バンプ用ランド
８…端子用ランド
９…半田
【図１】
2004186203.tif 000003
【図２】
2004186203.tif 000004