(57)【要約】【課題】回路規模の増大を可及的に少なくしつつ利得を増減させることができる差動増幅器を提供すること。【解決手段】本発明では、差動増幅回路に負荷回路を接続するとともに、同負荷回路に負荷切換手段を接続し、同負荷切換手段によって、負荷回路の全体を差動増幅回路の負荷とする全体負荷と、負荷回路の一部分を差動増幅回路の負荷とする部分負荷とに切換えることで差動増幅回路の利得を増減できるべく構成することにした。【選択図】　　　図３
2004007134.tif 000002
【特許請求の範囲】
【請求項１】
差動増幅回路に負荷回路を接続するとともに、同負荷回路に負荷切換手段を接続し、同負荷切換手段によって、負荷回路の全体を差動増幅回路の負荷とする全体負荷と、負荷回路の一部分を差動増幅回路の負荷とする部分負荷とに切換えることで差動増幅回路の利得を増減できるべく構成したことを特徴とする差動増幅器。
【請求項２】
前記負荷回路は、カスコード接続したトランジスタを具備し、全体負荷をカスコード負荷とし、部分負荷をダイオード負荷とすることを特徴とする請求項１記載の差動増幅器。
【請求項３】
前記負荷回路は、カスコード接続したトランジスタより構成し、前記負荷切換手段は、カスコード接続したトランジスタのうちの一方のトランジスタに並列接続するとともに他方のトランジスタに直列接続したスイッチング素子とし、スイッチング素子を接続状態とすることで差動増幅回路の負荷をダイオード負荷とする一方、スイッチング素子を切断状態とすることで差動増幅回路の負荷をカスコード負荷とすべく構成した請求項２記載の差動増幅器。
【請求項４】
前記カスコード接続したトランジスタのうちのダイオード負荷となるトランジスタに、ダイオード負荷時に印加される電圧を保持する電圧保持手段を接続したことを特徴とする請求項２又は請求項３記載の差動増幅器。
【請求項５】
前記差動増幅回路をＰチャンネル型トランジスタで構成するとともに、カスコード接続したトランジスタをＮチャンネル型トランジスタで構成したことを特徴とする請求項２〜請求項４のいずれかに記載の差動増幅器。
【請求項６】
少なくとも２個の差動増幅器を直列接続し、後段の差動増幅器の利得を増大させることによって前段の差動増幅器のオフセット電圧を圧縮するオフセット圧縮機能を有する２段増幅器において、
後段の差動増幅器は、差動増幅回路に負荷回路を接続するとともに、同負荷回路に負荷切換手段を接続し、同負荷切換手段によって、負荷回路の全体を差動増幅回路の負荷とする全体負荷と、負荷回路の一部分を差動増幅回路の負荷とする部分負荷とに切換えることで差動増幅回路の利得を増減できるべく構成したことを特徴とする２段増幅器。
【請求項７】
前記負荷回路は、カスコード接続したトランジスタを具備し、全体負荷をカスコード負荷とし、部分負荷をダイオード負荷とすることを特徴とする請求項６記載の２段増幅器。
【請求項８】
前記負荷回路は、カスコード接続したトランジスタより構成し、前記負荷切換手段は、カスコード接続したトランジスタのうちの一方のトランジスタに並列接続するとともに他方のトランジスタに直列接続したスイッチング素子とし、スイッチング素子を接続状態とすることで差動増幅回路の負荷をダイオード負荷とする一方、スイッチング素子を切断状態とすることで差動増幅回路の負荷をカスコード負荷とすべく構成した請求項７記載の２段増幅器。
【請求項９】
前記カスコード接続したトランジスタのうちのダイオード負荷となるトランジスタに、ダイオード負荷時に印加される電圧を保持する電圧保持手段を接続したことを特徴とする請求項７又は請求項８記載の２段増幅器。
【請求項１０】
前記差動増幅回路をＰチャンネル型トランジスタで構成するとともに、カスコード接続したトランジスタをＮチャンネル型トランジスタで構成したことを特徴とする請求項７〜請求項９のいずれかに記載の２段増幅器。
【請求項１１】
前記前段の差動増幅器は、カスコード接続したトランジスタで差動増幅回路を構成したことを特徴とする請求項６〜請求項１０のいずれかに記載の２段増幅器。
【請求項１２】
前記前段の差動増幅器と後段の差動増幅器との間に、前段の差動増幅器の出力振幅を制限するための振幅制限手段を設けたことを特徴とする請求項６〜請求項１１のいずれかに記載の２段増幅器。
【請求項１３】
アナログ信号の電圧と複数の異なる参照電圧との差を複数の増幅手段でそれぞれ増幅してディジタル信号に変換すべく構成したアナログ／ディジタル変換器において、
増幅手段は、少なくとも２個の差動増幅器を直列接続し、後段の差動増幅器の利得を増大させることによって前段の差動増幅器のオフセット電圧を圧縮するオフセット圧縮機能を有する２段増幅器とし、
後段の差動増幅器は、差動増幅回路に負荷回路を接続するとともに、同負荷回路に負荷切換手段を接続し、同負荷切換手段によって、負荷回路の全体を差動増幅回路の負荷とする全体負荷と、負荷回路の一部分を差動増幅回路の負荷とする部分負荷とに切換えることで差動増幅回路の利得を増減できるべく構成したことを特徴とするアナログ／ディジタル変換器。
【請求項１４】
前記負荷回路は、カスコード接続したトランジスタを具備し、全体負荷をカスコード負荷とし、部分負荷をダイオード負荷とすることを特徴とする請求項１３記載のアナログ／ディジタル変換器。
【請求項１５】
前記負荷回路は、カスコード接続したトランジスタより構成し、前記負荷切換手段は、カスコード接続したトランジスタのうちの一方のトランジスタに並列接続するとともに他方のトランジスタに直列接続したスイッチング素子とし、スイッチング素子を接続状態とすることで差動増幅回路の負荷をダイオード負荷とする一方、スイッチング素子を切断状態とすることで差動増幅回路の負荷をカスコード負荷とすべく構成した請求項１４記載のアナログ／ディジタル変換器。
【請求項１６】
前記カスコード接続したトランジスタのうちのダイオード負荷となるトランジスタに、ダイオード負荷時に印加される電圧を保持する電圧保持手段を接続したことを特徴とする請求項１４又は請求項１５記載のアナログ／ディジタル変換器。
【請求項１７】
前記差動増幅回路をＰチャンネル型トランジスタで構成するとともに、カスコード接続したトランジスタをＮチャンネル型トランジスタで構成したことを特徴とする請求項１４〜請求項１６のいずれかに記載のアナログ／ディジタル変換器。
【請求項１８】
前記前段の差動増幅器は、カスコード接続したトランジスタで差動増幅回路を構成したことを特徴とする請求項１４〜請求項１７のいずれかに記載のアナログ／ディジタル変換器。
【請求項１９】
前記前段の差動増幅器と後段の差動増幅器との間に、前段の差動増幅器の出力振幅を制限するための振幅制限手段を設けたことを特徴とする請求項１４〜請求項１８のいずれかに記載のアナログ／ディジタル変換器。
【請求項２０】
アナログ信号をサンプルホールドするサンプルホールド手段に増幅手段を接続し、同増幅手段でアナログ信号の電圧とそれぞれ異なる参照電圧との差を増幅してディジタル信号に変換すべく構成したアナログ／ディジタル変換器において、
複数の参照電圧の範囲を段階的に狭めながら各増幅手段でアナログ信号の電圧と参照電圧との差を増幅することによって、アナログ信号をディジタル信号の上位ビット側から順に変換すべく構成し、
増幅手段は、少なくとも２個の差動増幅器を直列接続した複数の２段増幅器と、隣接する２段増幅器の前段の差動増幅器に接続されて両前段の差動増幅器の出力を差動増幅する補完増幅器とから構成し、
しかも、２段増幅器は、後段の差動増幅器の利得を増大させることによって前段の差動増幅器のオフセット電圧を圧縮するオフセット圧縮機能を有し、
前段の差動増幅器は、カスコード接続したトランジスタで差動増幅回路を構成し、
後段の差動増幅器は、差動増幅回路に負荷回路を接続するとともに、同負荷回路に負荷切換手段を接続し、同負荷切換手段によって、負荷回路の全体を差動増幅回路の負荷とする全体負荷と、負荷回路の一部分を差動増幅回路の負荷とする部分負荷とに切換えることで差動増幅回路の利得を増減できるべく構成したことを特徴とするアナログ／ディジタル変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、差動増幅器及び同差動増幅器を具備する２段増幅器並びに同２段増幅器を具備するアナログ／ディジタル変換器に関するものである。
【０００２】
【従来の技術】
従来より、アナログ信号をディジタル信号に変換するアナログ／ディジタル変換器は、ディジタル機器の普及によって広範に使用されてきている。そして、近年のディジタル機器の高性能化・小型化・低廉化に伴って、アナログ／ディジタル変換器には、分解能の向上や処理速度の向上や消費電力の低減が要求されている。
【０００３】
ここで、基本的なアナログ／ディジタル変換器の構成について説明すると、図８に示すように、アナログ／ディジタル変換器１００は、アナログ信号をサンプルホールドするサンプルホールド手段１０１と、基準電源１０２の基準電圧を複数個の同一抵抗値を有する抵抗１０３で分圧することによって複数の異なる参照電圧を生成する参照電圧生成手段１０４と、アナログ信号の電圧と参照電圧とを比較する複数個の比較器１０５からなる比較手段１０６と、複数個の比較器１０５の出力を論理処理してアナログ信号に対応するディジタル信号を出力する論理処理手段１０７とから構成しており、サンプルホールド手段１０１でサンプルホールドしたアナログ信号を全ての比較器１０５に印加し、同比較器１０５で参照電圧と比較していた。
【０００４】
このように、アナログ／ディジタル変換器１００は、サンプルホールド手段１０１に複数個の比較器１０５を並列に接続した構成となっていた。
【０００５】
そして、各比較器１０５としては、図９に示すように、増幅回路１０８の入力側に入力電圧を保持するためのサンプリングコンデンサ１０９を接続した構造のチョッパ型比較器１１０を用いていた。
【０００６】
すなわち、アナログ／ディジタル変換器１００は、サンプルホールド手段１０１に複数個のサンプリングコンデンサ１０９を並列に接続した構成となっていた。
【０００７】
【発明が解決しようとする課題】
ところが、上記従来のアナログ／ディジタル変換器にあっては、サンプルホールド手段に複数個のサンプリングコンデンサが並列に接続されていたため、これらの複数個のサンプリングコンデンサがサンプルホールド手段の負荷となっており、アナログ／ディジタル変換器の高分解能化、高速化、低消費電力化を同時に実現することが困難であった。
【０００８】
すなわち、チョッパ型比較器を用いたアナログ／ディジタル変換器では、分解能を向上させるためには、各チョッパ型比較器の精度を向上させつつチョッパ型比較器の個数を増加しなければならず、各チョッパ型比較器の精度はサンプリングコンデンサの容量に依存しているため、各チョッパ型比較器のサンプリングコンデンサの容量を増大させる必要があった。そして、精度向上のために各チョッパ型比較器のサンプリングコンデンサの容量を増大させると、サンプルホールド手段に接続される負荷が増大することになり、それに伴って、アナログ／ディジタル変換器の処理速度が低減するとともに消費電力が増大してしまうのである。
【０００９】
そこで、アナログ／ディジタル変換器の低消費電力化を図るために、アナログ信号を直接的に差動増幅回路に接続して、サンプリングコンデンサを使用しない構成とすることが考えられる。
【００１０】
しかしながら、アナログ信号を直接的に差動増幅回路に接続した場合には、差動増幅回路を構成する一対のトランジスタの寄生容量を小さくしなければ、依然としてサンプルホールド手段の負荷が重くなり、アナログ／ディジタル変換器の消費電力を大幅に低減することは困難であった。
【００１１】
そのため、差動増幅回路を構成する一対のトランジスタのサイズを小さくして寄生容量を低減させる必要があるが、トランジスタのサイズを小さくした場合には、個々のトランジスタが有する利得の個体差の影響が顕著に現れ、一対のトランジスタの利得の差によって生じる差動増幅回路のオフセット電圧が増大してしまい、これにより、比較器の精度を向上させることができず、アナログ／ディジタル変換器の高分解能化を図ることができないおそれがあった。
【００１２】
ここで、差動増幅回路のオフセット電圧を低減させた増幅器として、２個の差動増幅器を直列接続し、後段の差動増幅器の利得を増大させることによって前段の差動増幅器のオフセット電圧を見かけ上圧縮する２段増幅器がある。
【００１３】
しかしながら、従来のオフセット電圧を圧縮する２段増幅器では、後段の差動増幅器の利得を増減させるために高負荷回路と低負荷回路とを別個独立して設けており、回路が複雑であるとともに回路規模が大きいものであったため、アナログ／ディジタル変換器のように多数の差動増幅器を必要とする装置では、回路規模が増大してしまい装置が大型化するおそれがあった。
【００１４】
そこで、本発明では、回路規模の増大を可及的に少なくしつつ利得を増減させることができる差動増幅器を提供することで、アナログ／ディジタル変換器のように多数の差動増幅器を必要とする装置の回路規模の増大を可及的に少なくすることができるようにするとともに、かかる差動増幅器をアナログ／ディジタル変換器に適用することで、アナログ／ディジタル変換器の高分解能化、高速化、低消費電力化を同時に実現することができるようにした。
【００１５】
【課題を解決するための手段】
すなわち、本発明では、差動増幅回路に負荷回路を接続するとともに、同負荷回路に負荷切換手段を接続し、同負荷切換手段によって、負荷回路の全体を差動増幅回路の負荷とする全体負荷と、負荷回路の一部分を差動増幅回路の負荷とする部分負荷とに切換えることで差動増幅回路の利得を増減できるべく構成した。
【００１６】
また、前記負荷回路は、カスコード接続したトランジスタを具備し、全体負荷をカスコード負荷とし、部分負荷をダイオード負荷とすることにした。
【００１７】
また、前記負荷回路は、カスコード接続したトランジスタより構成し、前記負荷切換手段は、カスコード接続したトランジスタのうちの一方のトランジスタに並列接続するとともに他方のトランジスタに直列接続したスイッチング素子とし、スイッチング素子を接続状態とすることで差動増幅回路の負荷をダイオード負荷とする一方、スイッチング素子を切断状態とすることで差動増幅回路の負荷をカスコード負荷とすべく構成することにした。
【００１８】
また、前記カスコード接続したトランジスタのうちのダイオード負荷となるトランジスタに、ダイオード負荷時に印加される電圧を保持する電圧保持手段を接続することにした。
【００１９】
また、前記差動増幅回路をＰチャンネル型トランジスタで構成するとともに、カスコード接続したトランジスタをＮチャンネル型トランジスタで構成することにした。
【００２０】
また、本発明では、少なくとも２個の差動増幅器を直列接続し、後段の差動増幅器の利得を増大させることによって前段の差動増幅器のオフセット電圧を圧縮するオフセット圧縮機能を有する２段増幅器において、後段の差動増幅器は、差動増幅回路に負荷回路を接続するとともに、同負荷回路に負荷切換手段を接続し、同負荷切換手段によって、負荷回路の全体を差動増幅回路の負荷とする全体負荷と、負荷回路の一部分を差動増幅回路の負荷とする部分負荷とに切換えることで差動増幅回路の利得を増減できるべく構成することにした。
【００２１】
また、前記負荷回路は、カスコード接続したトランジスタを具備し、全体負荷をカスコード負荷とし、部分負荷をダイオード負荷とすることにした。
【００２２】
また、前記負荷回路は、カスコード接続したトランジスタより構成し、前記負荷切換手段は、カスコード接続したトランジスタのうちの一方のトランジスタに並列接続するとともに他方のトランジスタに直列接続したスイッチング素子とし、スイッチング素子を接続状態とすることで差動増幅回路の負荷をダイオード負荷とする一方、スイッチング素子を切断状態とすることで差動増幅回路の負荷をカスコード負荷とすべく構成することにした。
【００２３】
また、前記カスコード接続したトランジスタのうちのダイオード負荷となるトランジスタに、ダイオード負荷時に印加される電圧を保持する電圧保持手段を接続することにした。
【００２４】
また、前記差動増幅回路をＰチャンネル型トランジスタで構成するとともに、カスコード接続したトランジスタをＮチャンネル型トランジスタで構成することにした。
【００２５】
また、前記前段の差動増幅器は、カスコード接続したトランジスタで差動増幅回路を構成することにした。
【００２６】
また、前記前段の差動増幅器と後段の差動増幅器との間に、前段の差動増幅器の出力振幅を制限するための振幅制限手段を設けることにした。
【００２７】
また、本発明では、アナログ信号の電圧と複数の異なる参照電圧との差を複数の増幅手段でそれぞれ増幅してディジタル信号に変換すべく構成したアナログ／ディジタル変換器において、増幅手段は、少なくとも２個の差動増幅器を直列接続し、後段の差動増幅器の利得を増大させることによって前段の差動増幅器のオフセット電圧を圧縮するオフセット圧縮機能を有する２段増幅器とし、後段の差動増幅器は、差動増幅回路に負荷回路を接続するとともに、同負荷回路に負荷切換手段を接続し、同負荷切換手段によって、負荷回路の全体を差動増幅回路の負荷とする全体負荷と、負荷回路の一部分を差動増幅回路の負荷とする部分負荷とに切換えることで差動増幅回路の利得を増減できるべく構成することにした。
【００２８】
また、前記負荷回路は、カスコード接続したトランジスタを具備し、全体負荷をカスコード負荷とし、部分負荷をダイオード負荷とすることにした。
【００２９】
また、前記負荷回路は、カスコード接続したトランジスタより構成し、前記負荷切換手段は、カスコード接続したトランジスタのうちの一方のトランジスタに並列接続するとともに他方のトランジスタに直列接続したスイッチング素子とし、スイッチング素子を接続状態とすることで差動増幅回路の負荷をダイオード負荷とする一方、スイッチング素子を切断状態とすることで差動増幅回路の負荷をカスコード負荷とすべく構成することにした。
【００３０】
また、前記カスコード接続したトランジスタのうちのダイオード負荷となるトランジスタに、ダイオード負荷時に印加される電圧を保持する電圧保持手段を接続することにした。
【００３１】
また、前記差動増幅回路をＰチャンネル型トランジスタで構成するとともに、カスコード接続したトランジスタをＮチャンネル型トランジスタで構成することにした。
【００３２】
また、前記前段の差動増幅器は、カスコード接続したトランジスタで差動増幅回路を構成することにした。
【００３３】
また、前記前段の差動増幅器と後段の差動増幅器との間に、前段の差動増幅器の出力振幅を制限するための振幅制限手段を設けることにした。
【００３４】
また、本発明では、アナログ信号をサンプルホールドするサンプルホールド手段に増幅手段を接続し、同増幅手段でアナログ信号の電圧とそれぞれ異なる参照電圧との差を増幅してディジタル信号に変換すべく構成したアナログ／ディジタル変換器において、複数の参照電圧の範囲を段階的に狭めながら各増幅手段でアナログ信号の電圧と参照電圧との差を増幅することによって、アナログ信号をディジタル信号の上位ビット側から順に変換すべく構成し、増幅手段は、少なくとも２個の差動増幅器を直列接続した複数の２段増幅器と、隣接する２段増幅器の前段の差動増幅器に接続されて両前段の差動増幅器の出力を差動増幅する補完増幅器とから構成し、しかも、２段増幅器は、後段の差動増幅器の利得を増大させることによって前段の差動増幅器のオフセット電圧を圧縮するオフセット圧縮機能を有し、前段の差動増幅器は、カスコード接続したトランジスタで差動増幅回路を構成し、後段の差動増幅器は、差動増幅回路に負荷回路を接続するとともに、同負荷回路に負荷切換手段を接続し、同負荷切換手段によって、負荷回路の全体を差動増幅回路の負荷とする全体負荷と、負荷回路の一部分を差動増幅回路の負荷とする部分負荷とに切換えることで差動増幅回路の利得を増減できるべく構成することにした。
【００３５】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら説明する。なお、ここでは、アナログ信号をディジタル信号の上位２ビットに変換した後に、ディジタル信号の下位２ビットを変換する計４ビットのサブレンジング型アナログ／ディジタル変換器を一例にとり説明しているが、本発明の具体的な実施の形態についてはこれに限られるものではない。
【００３６】
本発明に係るアナログ／ディジタル変換器１は、図１に示すように、アナログ信号をサンプルホールドするサンプルホールド手段２と、複数の異なる参照電圧を生成する参照電圧生成手段３と、アナログ信号の電圧と複数の異なる参照電圧とを比較する比較手段４と、同比較手段４の出力を論理処理してアナログ信号に対応するディジタル信号を出力する論理処理手段５とから構成している。
【００３７】
サンプルホールド手段２は、入力端子Ｔｉｎに印加されたアナログ信号の電圧を所定のタイミングで所定期間保持してホールド信号線６に出力するようにしている。
【００３８】
参照電圧生成手段３は、高電位側の基準電位となる高電位側基準電源端子Ｔｒｔと低電位側の基準電位となる低電位側基準電源端子Ｔｒｂとの間に１６個の同一抵抗値を有する抵抗Ｒ１〜Ｒ１６を直列接続し、高電位側の基準電位と低電位側の基準電位との間の電圧を１６個の抵抗Ｒ１〜Ｒ１６で分圧することによって複数の参照電圧を生成し、所定の参照電圧を上位ビット側参照電圧信号線７，８又は下位ビット側参照電圧信号線９，１０から出力するようにしている。
【００３９】
具体的には、参照電圧生成手段３は、高電位側基準電源端子Ｔｒｔから４個目の抵抗Ｒ４と５個目の抵抗Ｒ５との間、及び低電位側基準電源端子Ｔｒｂから４個目の抵抗Ｒ１３と５個目の抵抗Ｒ１２との間に上位ビット側の参照電圧を出力する上位ビット側参照電圧信号線７，８をそれぞれ接続する一方、高電位側基準電源端子Ｔｒｔから１個目の抵抗Ｒ１と２個目の抵抗Ｒ２との間、及び高電位側基準電源端子Ｔｒｔから３個目の抵抗Ｒ３と４個目の抵抗Ｒ４との間に下位ビット側の参照電圧を出力する下位ビット側参照電圧信号線９，１０を連動連結したスイッチＳＷ１，ＳＷ２を介してそれぞれ接続しており、同下位ビット側参照電圧信号線９，１０は、高電位側基準電源端子Ｔｒｔから７個目の抵抗Ｒ７と８個目の抵抗Ｒ８との間、及び高電位側基準電源端子Ｔｒｔから５個目の抵抗Ｒ５と６個目の抵抗Ｒ６との間に連動連結したスイッチＳＷ３，ＳＷ４を介して接続されるとともに、高電位側基準電源端子Ｔｒｔから９個目の抵抗Ｒ９と１０個目の抵抗Ｒ１０との間、及び高電位側基準電源端子Ｔｒｔから１１個目の抵抗Ｒ１１と１２個目の抵抗Ｒ１２との間に連動連結したスイッチＳＷ５，ＳＷ６を介して接続され、さらには、高電位側基準電源端子Ｔｒｔから１５個目の抵抗Ｒ１５と１６個目の抵抗Ｒ１６との間、及び高電位側基準電源端子Ｔｒｔから１３個目の抵抗Ｒ１３と１４個目の抵抗Ｒ１４との間に連動連結したスイッチＳＷ７，ＳＷ８を介して接続されている。
【００４０】
そして、参照電圧生成手段３は、アナログ信号を上位ビット側のディジタル信号に変換する場合には、全てのスイッチＳＷ１〜ＳＷ８を切断状態として、上位ビット側参照電圧信号線７，８から参照電圧を出力する一方、アナログ信号を下位ビット側のディジタル信号に変換する場合には、上位ビット側の変換結果に基づいていずれか一対のスイッチＳＷ１〜ＳＷ８だけを接続状態として、下位ビット側参照電圧信号線９，１０から参照電圧を出力するようにしている。
【００４１】
比較手段４は、アナログ信号の電圧と上位ビット側の参照電圧とを比較する上位ビット側比較手段１１とアナログ信号の電圧と下位ビット側の参照電圧とを比較する下位ビット側比較手段１２とから構成している。ここで、上位ビット側比較手段１１と下位ビット側比較手段１２とは同様の構成となっているため、以下では上位ビット側比較手段１１について説明する。
【００４２】
上位ビット側比較手段１１は、アナログ信号の電圧と参照電圧との差を増幅する増幅手段１３と、同増幅手段１３の出力を比較・保持する比較保持手段１４とから構成している。
【００４３】
ここで、増幅手段１３は、２個の差動増幅器１５，１６を直列接続した２個の２段増幅器１７と、隣接する２段増幅器１７，１７の前段の差動増幅器１５，１５に接続されて両前段の差動増幅器１５，１５の出力を差動増幅する補完増幅器１８とから構成している。なお、２段増幅器１７は、２個の差動増幅器１５，１６を直列接続した場合だけに限られず、３個以上の差動増幅器を直列接続した構成とすることもできる。
【００４４】
各２段増幅器１７は、図２及び図３に模式的に示すように、２個の差動増幅器１５，１６を直列接続しており、前段の差動増幅器１５は、同相側入力端子１９にホールド信号線６を接続するとともに、逆相側入力端子２０に上位ビット側参照電圧信号線７（８）をスイッチＳＷ９を介して接続し、これらの同相側入力端子１９と逆相側入力端子２０とをスイッチＳＷ１０を介して短絡している。ここで、スイッチＳＷ９，ＳＷ１０は、クロック信号ＣＬＫによって断続制御されている。
【００４５】
後段の差動増幅器１６は、差動増幅回路２１に負荷回路２２を接続するとともに、同負荷回路２２に負荷切換手段２３を接続し、同負荷切換手段２３によって、負荷回路２２の全体を差動増幅回路２１の負荷とする全体負荷と、負荷回路２２の一部分を差動増幅回路２１の負荷とする部分負荷とに切換えることで差動増幅回路２１の利得を増減できるようにしている。
【００４６】
そして、各２段増幅器１７は、後段の差動増幅器１６の利得を増大させることによって前段の差動増幅器１５のオフセット電圧を見かけ上圧縮するオフセット圧縮機能を有している。
【００４７】
以下に、各２段増幅器１７の具体的な構造について、図４に基づいて説明する。
【００４８】
前段の差動増幅器１５は、一対のＮチャンネル型のトランジスタＴ１１，Ｔ１２を差動接続しており、同トランジスタＴ１１，Ｔ１２は、ゲート端子に同相側入力端子１９と逆相側入力端子２０とを接続し、ドレイン端子と電源ＶＣＣとの間に電流源Ｉ１，Ｉ２を接続し、ソース端子とグランドＧＮＤとの間に電流源Ｉ３を接続している。
【００４９】
また、前段の差動増幅器１５は、トランジスタＴ１１，Ｔ１２にトランジスタＴ２１，Ｔ２２をカスコード接続している。すなわち、トランジスタＴ１１，Ｔ１２のドレイン端子にトランジスタＴ２１，Ｔ２２のソース端子を接続し、同トランジスタＴ２１，Ｔ２２のゲート端子に所定のバイアス電圧Ｖｂ１を印加しており、同トランジスタＴ２１，Ｔ２２のドレイン端子から前段の差動増幅器１５の出力を取り出している。
【００５０】
前段の差動増幅器１５と後段の差動増幅器１６との間には、前段の差動増幅器１５の出力振幅を制限するための振幅制限手段２４を設けている。
【００５１】
かかる振幅制限手段２４は、トランジスタＴ２１，Ｔ２２のドレイン端子に負荷抵抗Ｒ２１，Ｒ２２を接続し、両負荷抵抗Ｒ２１，Ｒ２２とグランドＧＮＤとの間に抵抗Ｒ３０を接続して構成している。ここで、負荷抵抗Ｒ２１，Ｒ２２によって前段の差動増幅器１５の出力振幅を制限しており、抵抗Ｒ３０によって後段の差動増幅器１６の入力信号のＤＣ動作点を最適な電圧に調整している。
【００５２】
後段の差動増幅器１６は、カスコード接続したＰ型のトランジスタＴ３１，Ｔ４１，Ｔ３２，Ｔ４２を差動接続しており、同トランジスタＴ３１，Ｔ３２は、ゲート端子に前段の差動増幅器１５の出力（トランジスタＴ２１，Ｔ２２のドレイン端子）を接続し、ソース端子と電源ＶＣＣとの間に電流源Ｉ４を接続し、ドレイン端子にトランジスタＴ４１，４２のソース端子を接続し、さらに、同トランジスタＴ４１，Ｔ４２は、ゲート端子に所定のバイアス電圧Ｖｂ２を印加し、ドレイン端子に同相側出力端子２５と逆相側出力端子２６を接続している。
【００５３】
また、後段の差動増幅器１６は、差動対をなすカスコード接続したＰ型のトランジスタＴ３１，Ｔ４１，Ｔ３２，Ｔ４２にカスコード接続したＮ型のトランジスタＴ６１，Ｔ７１，Ｔ６２，Ｔ７２を接続するとともに、同カスコード接続したトランジスタＴ６１，Ｔ７１，Ｔ６２，Ｔ７２のうちの一方のトランジスタＴ６１，Ｔ６２にスイッチングトランジスタＴ５１，Ｔ５２を並列接続しており、同スイッチングトランジスタＴ５１，Ｔ５２は、他方のトランジスタＴ７１，Ｔ７２に直列接続している。
【００５４】
すなわち、トランジスタＴ４１，Ｔ４２のドレイン端子にトランジスタＴ６１，Ｔ６２のドレイン端子を接続し、同トランジスタＴ６１，Ｔ６２は、ゲート端子に所定のバイアス電圧Ｖｂ３を印加するとともに、ソース端子にトランジスタＴ７１，Ｔ７２のドレイン端子を接続し、さらに、同トランジスタＴ７１，Ｔ７２は、ソース端子をグランドＧＮＤに接続している。また、トランジスタＴ４１，Ｔ４２のドレイン端子にスイッチングトランジスタＴ５１，Ｔ５２のドレイン端子をトランジスタＴ６１，Ｔ６２と並列に接続しており、同スイッチングトランジスタＴ５１，Ｔ５２は、ゲート端子にクロック信号ＣＬＫを印加するとともに、ソース端子にトランジスタＴ７１，Ｔ７２のゲート端子を直列接続している。
【００５５】
ここで、後段の差動増幅器１６は、カスコード接続したトランジスタＴ６１，Ｔ７１，Ｔ６２，Ｔ７２によって負荷回路２２を構成しており、スイッチング素子であるスイッチングトランジスタＴ５１，Ｔ５２によって負荷切換手段２３を構成している。
【００５６】
そして、後段の差動増幅器１６は、スイッチングトランジスタＴ５１，Ｔ５２を切断状態とした場合には、負荷回路２２の全体が負荷（全体負荷）となり、その場合には、カスコード接続したトランジスタＴ６１，Ｔ７１，Ｔ６２，Ｔ７２によるカスコード負荷となって負荷が低減し、これにより、後段の差動増幅器１６の利得は増大し、一方、スイッチングトランジスタＴ５１，Ｔ５２を接続状態とした場合には、負荷回路２２の一部分が負荷（部分負荷）となり、その場合にはトランジスタＴ７１，Ｔ７２によるダイオード負荷となって負荷が増大し、これにより、後段の差動増幅器１６の利得は低減する。
【００５７】
また、後段の差動増幅器１６は、カスコード接続したトランジスタＴ６１，Ｔ７１，Ｔ６２，Ｔ７２のうちのダイオード負荷となるトランジスタＴ７１，Ｔ７２に、ダイオード負荷時に印加される電圧を保持する電圧保持手段２７としてのコンデンサＣ１１，Ｃ１２を接続している。すなわち、トランジスタＴ７１，Ｔ７２のゲート端子とグランドＧＮＤとの間にコンデンサＣ１１，Ｃ１２を接続している。
【００５８】
次に、上記２段増幅器１７の動作について説明する。
【００５９】
２段増幅器１７は、クロック信号ＣＬＫによってスイッチＳＷ９を切断状態にするとともにスイッチＳＷ１０を接続状態にして、前段の差動増幅器１５の同相側入力端子１９及び逆相側入力端子２０にアナログ信号の電圧を印加するリセットモードと、クロック信号ＣＬＫによってスイッチＳＷ９を接続状態にするとともにスイッチＳＷ１０を切断状態にして、前段の差動増幅器１５の同相側入力端子１９にアナログ信号の電圧を印加する一方、逆相側入力端子２０に参照電圧を印加する比較モードとを交互に繰返す。
【００６０】
そして、リセットモード時には、負荷切換手段２３（スイッチングトランジスタＴ５１，Ｔ５２）を接続状態にして、後段の差動増幅器１６の負荷をダイオード負荷とし、後段の差動増幅器１６の利得を低減させ、一方、比較モード時には、負荷切換手段２３（スイッチングトランジスタＴ５１，Ｔ５２）を切断状態にして、後段の差動増幅器１６の負荷をカスコード負荷とし、後段の差動増幅器１６の利得を増大させるようにしている。すなわち、２段増幅器１７は、後段の差動増幅器１６の利得をリセットモード時よりも比較モード時のほうが大きくなるようにしている。
【００６１】
このように、後段の差動増幅器１６の利得を増大させることによって、２段増幅器１７は、前段の差動増幅器１５のオフセット電圧を見かけ上圧縮するようにしている。
【００６２】
すなわち、前段の差動増幅器１５のオフセット電圧をＶｏｓ、リセットモード時（ダイオード負荷時）の利得をＧｒ、比較モード時（カスコード負荷時）の利得をＧｃ、出力電圧をＶｏｕｔ、比較時の入力電圧をＶｉｎとすると、リセットモード時の出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｇｒ・Ｖｏｓ
となり、一方、比較時の出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｇｃ・Ｖｉｎ
となることから、
Ｇｒ・Ｖｏｓ＝Ｇｃ・Ｖｉｎ
となり、
Ｖｉｎ＝Ｖｏｓ・Ｇｒ／Ｇｃ
となる。すなわち、２段増幅器１７の入力換算オフセットは、Ｖｏｓ・Ｇｒ／Ｇｃと表せる。かかる入力換算オフセットから、２段増幅器１７では、前段の差動増幅器１５のオフセット電圧がＧｒ／Ｇｃ倍に圧縮することになる。
【００６３】
したがって、リセットモード時の利得Ｇｒを小さくする一方、比較モード時の利得Ｇｃを大きくして、両利得の比（Ｇｒ／Ｇｃ）を小さくすることによって、２段増幅器１７のオフセット圧縮効果を増大させることができ、比較モード時の精度を向上させることができる。
【００６４】
ここで、図４に示した２段増幅器１７では、リセットモード時の利得Ｇｒは、前段の差動増幅器１５の利得をＡ、トランジスタＴ３１，Ｔ３２のトランスコンダクタンスをｇｍ１、トランジスタＴ７１，Ｔ７２のトランスコンダクタンスをｇｍ２とすると、
Ｇｒ＝Ａ・ｇｍ１／ｇｍ２
となる。そのため、リセットモード時の利得Ｇｒをより一層小さくするには、トランジスタＴ３１，Ｔ３２のトランスコンダクタンスｇｍ１を小さくする一方、トランジスタＴ７１，Ｔ７２のトランスコンダクタンスｇｍ２を大きくすればよい。そこで、図４に示した２段増幅器１７では、物性上、トランジスタＴ３１，Ｔ３２としてトランスコンダクタンスが小さいＰチャンネル型のトランジスタを用い、一方、トランジスタＴ７１，Ｔ７２としてトランスコンダクタンスが大きいＮチャンネル型のトランジスタを用いている。なお、リセットモード時や比較モード時の動作速度はトランジスタＴ７１，Ｔ７２のトランスコンダクタンスｇｍ２によって支配的に決定されるため、トランジスタＴ７１，Ｔ７２のトランスコンダクタンスｇｍ２を大きくすることによって、高速動作が可能となる。
【００６５】
次に、上記アナログ／ディジタル変換器１の動作について図５に基づいて説明する。
【００６６】
アナログ／ディジタル変換器１は、クロック信号ＣＬＫに同期して動作するようにしている。
【００６７】
そして、サンプルホールド手段２は、クロック信号ＣＬＫの立上がりに同期して所定期間（Ｔ）だけアナログ信号をトラック（サンプル）し、その後、次にクロック信号ＣＬＫが立上がるまでの所定期間（Ｈ）だけアナログ信号をホールドする。
【００６８】
上位ビット側の増幅手段１３は、クロック信号ＣＬＫの立上がりから所定時間（ｔ１）後にリセットモードから比較モードに切換わり、サンプルホールド手段２でホールドしたアナログ信号の電圧と参照電圧との電圧差を増幅し、クロック信号ＣＬＫの立下がりに同期して比較モードからリセットモードに再び切換わる。
【００６９】
また、上位ビット側の比較保持手段１４は、クロック信号ＣＬＫの立上がりに同期してリセットされ、クロック信号ＣＬＫの立下がりに同期して増幅手段１３の出力を保持する。
【００７０】
そして、上位ビット側の比較保持手段１４で保持された出力を論理処理手段５で論理処理し、上位ビット側のディジタル信号を生成するとともに、参照電圧生成手段３によって下位ビット側の参照電圧を生成する。
【００７１】
一方、下位ビット側の増幅手段１３は、クロック信号ＣＬＫの立上がりから所定時間（ｔ２）後にリセットモードから比較モードに切換わり、サンプルホールド手段２でホールドしたアナログ信号の電圧と参照電圧との電圧差を増幅し、クロック信号ＣＬＫの立上がりに同期して比較モードからリセットモードに再び切換わる。
【００７２】
また、下位ビット側の比較保持手段１４は、クロック信号ＣＬＫの立下がりに同期してリセットされ、クロック信号ＣＬＫの立上がりに同期して増幅手段１３の出力を保持する。
【００７３】
そして、下位ビット側の比較保持手段１４で保持された出力を論理処理手段５で論理処理し、下位ビット側のディジタル信号を生成し、クロック信号ＣＬＫの１クロック後にアナログ信号に対応するディジタル信号を論理処理手段５から出力する。
【００７４】
なお、上記アナログ／ディジタル変換器１では、増幅手段１３として図４に示した２段増幅器１７を用いているが、増幅手段１３としては、図６に示すように、カスコード接続したトランジスタＴ８１，Ｔ９１，Ｔ８２，Ｔ９２を差動接続した差動増幅器２８としてもよい。図中、２９，３０は入力端子、３１，３２は出力端子、Ｒ４１，Ｒ４２は抵抗、Ｉ４０は電流源、Ｖｂはバイアス電圧である。
【００７５】
また、上記アナログ／ディジタル変換器１では、図１に示すように、比較手段４を１個の上位ビット側比較手段１１と１個の下位ビット側比較手段１２とから構成しているが、比較手段４としては、図７に示すように、サンプルホールド手段２のホールド信号線６に複数個の上位ビット側比較手段１１と複数個の下位ビット側比較手段１２をスイッチを介してそれぞれ並列に接続し、それら複数個の上位ビット側比較手段１１や複数個の下位ビット側比較手段１２を順に動作させていくことで、アナログ／ディジタル変換器１の高速化を図ることができる。例えば、２個の１００ＭＳ／ｓ（Ｓａｍｐｌｉｎｇ／ｓｅｃｏｎｄ：サンプリング周波数）で動作する比較手段を交互に動作させることで２００ＭＳ／ｓで動作するアナログ／ディジタル変換器１となる。
【００７６】
以上に説明したように、上記差動増幅器１６では、差動増幅回路２１に負荷回路２２を接続するとともに、同負荷回路２２に負荷切換手段２３を接続し、同負荷切換手段２３によって、負荷回路２２の全体を差動増幅回路２１の負荷とする全体負荷と、負荷回路２２の一部分を差動増幅回路２１の負荷とする部分負荷とに切換えることで差動増幅回路２１の利得を増減できるようにしている。
【００７７】
そのため、利得を可変とした差動増幅器１６の負荷回路２２の回路規模を可及的に小さくすることができる。
【００７８】
また、前記負荷回路２２がカスコード接続したトランジスタＴ６１，Ｔ７１，Ｔ６２，Ｔ７２を具備し、全体負荷をカスコード負荷とし、部分負荷をダイオード負荷としているため、負荷回路２２の構成を簡単なものとすることができ、安価な負荷回路２２とすることができるとともに、負荷回路２２の回路規模をより一層小さくすることができる。
【００７９】
特に、前記負荷回路２２をカスコード接続したトランジスタＴ６１，Ｔ７１，Ｔ６２，Ｔ７２より構成し、前記負荷切換手段２３をカスコード接続したトランジスタＴ６１，Ｔ７１，Ｔ６２，Ｔ７２のうちの一方のトランジスタＴ６１，Ｔ６２に並列接続するとともに他方のトランジスタＴ７１，Ｔ７２に直列接続したスイッチング素子とし、スイッチング素子を接続状態とすることで差動増幅回路２１の負荷をダイオード負荷とする一方、スイッチング素子を切断状態とすることで差動増幅回路２１の負荷をカスコード負荷とするように構成しているため、差動増幅器１６の構成を簡単なものとすることができ、安価な差動増幅器１６とすることができるとともに、差動増幅器１６の回路規模を可及的に小さくすることができる。
【００８０】
また、前記カスコード接続したトランジスタＴ６１，Ｔ７１，Ｔ６２，Ｔ７２のうちのダイオード負荷となるトランジスタＴ７１，Ｔ７２に、ダイオード負荷時に印加される電圧を保持する電圧保持手段２７を接続しているため、差動増幅器１６の利得を増減させても差動増幅回路２１のＤＣ動作点が変化せず、差動増幅器１６を安定的に高速動作させることができる。
【００８１】
また、以上に説明したように、上記２段増幅器１７は、２個の差動増幅器１５，１６を直列接続するとともに、後段の差動増幅器１６の利得を増大させることができるように構成している。
【００８２】
そのため、２段増幅器１７は、前段の差動増幅器１５のオフセット電圧を圧縮するオフセット圧縮機能を有しており、かかるオフセット圧縮機能によって２段増幅器１７の精度を向上させることができる。
【００８３】
しかも、後段の差動増幅器１６の差動増幅回路２１をＰチャンネル型トランジスタで構成するとともに、カスコード接続したトランジスタＴ６１，Ｔ７１，Ｔ６２，Ｔ７２をＮチャンネル型トランジスタで構成しているため、より一層オフセット圧縮機能の向上を図ることができる。
【００８４】
また、前段の差動増幅器１５と後段の差動増幅器１６との間に、前段の差動増幅器１５の出力振幅を制限するための振幅制限手段２４を設けているため、後段の差動増幅器１６に大振幅の信号が入力されて回路が飽和してしまうのを未然に防止することができ、応答速度の向上を図ることができる。
【００８５】
また、以上に説明したように、上記アナログ／ディジタル変換器１は、アナログ信号をサンプルホールドするサンプルホールド手段２に増幅手段１３を接続し、同増幅手段１３でアナログ信号の電圧とそれぞれ異なる参照電圧との差を増幅してディジタル信号に変換するように構成したものである。
【００８６】
そして、複数の参照電圧の範囲を段階的に狭めながら増幅手段１３でアナログ信号の電圧と参照電圧との差を増幅することによって、アナログ信号をディジタル信号の上位ビット側から順に変換するようにしたサブレンジング型アナログ／ディジタル変換器としているため、サンプルホールド手段２に接続する増幅手段１３の個数を減らすことができ、サンプルホールド手段２の負荷容量を低減することができ、アナログ／ディジタル変換器１の処理速度を向上することができるとともに、消費電力を低減することができる。
【００８７】
また、増幅手段１３を、２個の差動増幅器を直列接続した複数の２段増幅器１７と、隣接する２段増幅器１７，１７の前段の差動増幅器１５，１５に接続されて両前段の差動増幅器１５，１５の出力を差動増幅する補完増幅器１８とから構成することで補完型アナログ／ディジタル変換器としているため、サンプルホールド手段２に接続する増幅手段１３の個数をさらに減らすことができ、サンプルホールド手段２の負荷容量を低減することができ、アナログ／ディジタル変換器１の処理速度を向上することができるとともに、消費電力を低減することができる。
【００８８】
しかも、２段増幅器１７が、後段の差動増幅器１６の利得を増大させることによって前段の差動増幅器１５のオフセット電圧を圧縮するオフセット圧縮機能を有しているため、２段増幅器１７の精度を向上させることができるので、アナログ／ディジタル変換器１の分解能を向上させることができるとともに、前段の差動増幅器１５の入力側のトランジスタＴ１１，Ｔ１２のサイズを小さくすることができ、これにより、サンプルホールド手段２に直接的に接続されるトランジスタＴ１１，Ｔ１２の寄生容量を小さくすることができるので、これによっても、サンプルホールド手段２の負荷容量をより一層低減することができ、アナログ／ディジタル変換器１の処理速度を向上することができるとともに、消費電力を低減することができる。
【００８９】
特に、アナログ／ディジタル変換器１の場合のように、複数の増幅器を必要とする装置の増幅器としてオフセット圧縮機能を有する増幅器を用いた場合には、各増幅器の個々のオフセット電圧を圧縮することができるだけでなく、複数個の増幅器のオフセット電圧の個体差を可及的に小さくすることができ、装置の精度を向上させることができる。
【００９０】
また、前段の差動増幅器１５としてカスコード接続したトランジスタＴ１１，Ｔ２１，Ｔ１２，Ｔ２２で差動増幅回路を構成したものを用いているため、ゲート・ドレイン間のミラー容量やドレイン・グランド間の寄生容量を除去することができるので、これによっても、サンプルホールド手段２の負荷容量をより一層低減することができ、アナログ／ディジタル変換器１の処理速度を向上することができるとともに、消費電力を低減することができる。
【００９１】
そして、後段の差動増幅器１６が、差動増幅回路２１に負荷回路２２を接続するとともに、同負荷回路２２に負荷切換手段２３を接続し、同負荷切換手段２３によって、負荷回路２２の全体を差動増幅回路２１の負荷とする全体負荷と、負荷回路２２の一部分を差動増幅回路２１の負荷とする部分負荷とに切換えることで差動増幅回路２１の利得を増減できるように構成しているため、利得を可変とした差動増幅器１６の負荷回路２２の回路規模を可及的に小さくすることができ、これによっても、アナログ／ディジタル変換器１の消費電力を低減することができる。
【００９２】
このように、上記アナログ／ディジタル変換器１は、サンプルホールド手段２に接続される負荷容量を徹底的に削減することによって、アナログ／ディジタル変換器１の消費電力を極限まで低減させるとともに、アナログ／ディジタル変換器１の処理速度を向上させ、しかも、オフセット圧縮効率の良好なオフセット圧縮機能を有する増幅機を用いることによって、アナログ／ディジタル変換器１の分解能を向上させたものであり、アナログ／ディジタル変換器１の高分解能化、高速度化、低消費電力化を同時に実現できるようにしたものである。
【００９３】
なお、上記実施の形態では、２ビットずつ２回に分けて変換を行う４ビットのサブレンジング型アナログ／ディジタル変換器を一例にとり説明しているが、これに限られず、複数段階に分けて変換を行う構成としたものでもよく、また、シングル入力型のものに限られず、差動入力型のものでもよい。また、具体的な回路についても、正電源のみのものに限られず、正負電源を用いたり、負電源だけを用いたものでもよく、また、回路を構成する具体的な素子についても適宜選択したものでよい。
【００９４】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００９５】
すなわち、本発明では、利得を可変とした差動増幅器の回路規模を可及的に小さくすることができ、また、かかる差動増幅器をアナログ／ディジタル変換器のように多数の差動増幅器を必要とする装置に適用した場合の回路規模の増大を可及的に少なくすることができ、さらには、かかる差動増幅器をアナログ／ディジタル変換器に適用することで、アナログ／ディジタル変換器の高分解能化、高速度化、低消費電力化を同時に実現することができる。
【図面の簡単な説明】
【図１】本発明に係るアナログ／ディジタル変換器を示す説明図。
【図２】増幅手段（リセットモード時）を示す模式図。
【図３】増幅手段（比較モード時）を示す模式図。
【図４】増幅手段を示す回路図。
【図５】アナログ／ディジタル変換器の動作を示すタイミングチャート。
【図６】他の増幅手段を示す回路図。
【図７】他の比較手段を示す説明図。
【図８】従来のアナログ／ディジタル変換器を示す説明図。
【図９】チョッパー型比較器を示す説明図。
【符号の説明】
１　アナログ／ディジタル変換器
２　サンプルホールド手段
３　参照電圧生成手段
４　比較手段
５　論理処理手段
６　ホールド信号線
７，８　上位ビット側参照電圧信号線
９，１０　下位ビット側参照電圧信号線
１１　上位ビット側比較手段
１２　下位ビット側比較手段
１３　増幅手段
１４　比較保持手段
１５，１６　差動増幅器
１７　２段増幅器
１８　補完増幅器
２１　差動増幅回路
２２　負荷回路
２３　負荷切換手段
２４　振幅制限手段
２７　電圧保持手段
【図１】
2004007134.tif 000003
【図２】
2004007134.tif 000004
【図３】
2004007134.tif 000005
【図４】
2004007134.tif 000006
【図５】
2004007134.tif 000007
【図６】
2004007134.tif 000008
【図７】
2004007134.tif 000009
【図８】
2004007134.tif 000010
【図９】
2004007134.tif 000011