(57)【要約】【課題】昇圧効率を良好に保持した状態で消費電流を低減させる。【解決手段】昇圧電圧として所定の上昇電圧値を検出する毎に、検出した出力昇圧電圧Ｖｏｕｔに対応したクロック制御信号に基づいて二つのコンデンサＣ３，Ｃ４へのクロック信号ＣＬＫ３，ＣＬＫ４の供給を制御してチャージポンプセルの駆動段数を２段に制御する。さらに、これに加えて、検出した出力昇圧電圧Ｖｏｕｔに対応したクロック制御信号に基づいて二つのコンデンサＣ５，Ｃ６へのクロック信号ＣＬＫ１，ＣＬＫ２の供給を制御してチャージポンプセルの駆動段数を３段に制御する。即ち、出力昇圧電圧Ｖｏｕｔが低い時は少い段数のチャージポンプセルを用い、出力昇圧電圧Ｖｏｕｔが高くなると、より多数段のチャージポンプセルに切り替えて昇圧動作を行う。【選択図】　図１
2004005773.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号により駆動され、二つのキャパシタ手段および第１および第２スイッチング手段からなるチャージポンプセルが複数段直列に接続され、入力電圧を該チャージポンプセル毎に順次昇圧した昇圧電圧を出力する昇圧装置において、
該昇圧電圧を検出すると共に、検出した昇圧電圧に応じてクロック制御信号を出力する電圧検出回路と、
該クロック制御信号に基づいて該キャパシタ手段への該クロック信号の供給を制御して該チャージポンプセルの駆動段数を制御するクロック制御回路とを有する昇圧装置。
【請求項２】
前記クロック制御手段は、前記電圧検出回路が前記昇圧電圧として所定の電圧変化を検出する毎に、前記チャージポンプセルの駆動段数を変化させるように制御する請求項１記載の昇圧装置。
【請求項３】
前記複数段のチャージポンプセル毎の各昇圧電圧出力端をそれぞれ各ダイオード手段をそれぞれ介して最終出力端に接続した出力回路を有する請求項１または２記載の昇圧装置。
【請求項４】
前記電圧検出回路は、前記最終出力端に直列接続された複数の分割抵抗と、該分割抵抗の各接続点毎の各分割電圧と所定の基準電圧とをそれぞれ比較することにより前記チャージポンプセル毎に前記クロック制御信号をそれぞれ出力する複数の比較手段とを有する請求項３記載の昇圧装置。
【請求項５】
前記クロック制御回路は、前記クロック制御信号が一方の各入力端子にそれぞれ入力され、前記クロック信号が他方の各入力端子にそれぞれ入力されるアンド回路対が前記チャージポンプセル毎に設けられ、該アンド回路対からの各出力を二つのキャパシタ手段にそれぞれ供給することにより所定のチャージポンプセルを駆動させる請求項４記載の昇圧装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置、例えば電源電圧以上の高いレベルに昇圧された電位を必要とする不揮発性半導体記憶装置など用いられて有効なチャージポンプ型昇圧回路などの昇圧装置に関する。
【０００２】
【従来の技術】
近年、不揮発性半導体記憶装置において低電圧化が進んでいる。しかしながら、フラッシュメモリを例に挙げると、メモリ動作として、データの読み出し時、書き込み時および消去時に電源電圧以上に昇圧された電圧を必要とする。この昇圧電圧を得るための昇圧回路を図２に示している。
【０００３】
図２は、従来の一般的なチャージポンプ型昇圧回路の一構成例を示す回路図である。
【０００４】
図２において、チャージポンプ型昇圧回路１００は、第１Ｎ型ＭＯＳＦＥＴ（以下、単にトランジスタという）と第２Ｎ型ＭＯＳＦＥＴ（以下、単にトランジスタという）および二つのキャパシタ（コンデンサ）からなるチャージポンプセルが３段直列に接続されている。
【０００５】
即ち、チャージポンプセル回路の１段目のユニットとして、電源電圧出力端ＶＣＣにトランジスタＴ７，Ｔ１０の各ソースが接続され、トランジスタＴ７のドレインはトランジスタＴ１０のゲートおよびコンデンサＣ１の一端にノードＮ４で接続され、トランジスタＴ７のゲートはトランジスタＴ１０のドレインおよびコンデンサＣ２の一端にノードＮ１で接続されている。
【０００６】
次に、チャージポンプセル回路の２段目のユニットとして、ノードＮ１にトランジスタＴ８，Ｔ１１の各ソースが接続され、トランジスタＴ８のドレインはトランジスタＴ１１のゲートおよびコンデンサＣ３の一端にノードＮ５で接続され、トランジスタＴ８のゲートはトランジスタＴ１１のドレインおよびコンデンサＣ４の一端にノードＮ２で接続されている。
【０００７】
さらに、チャージポンプセル回路の３段目のユニットとして、ノードＮ２にトランジスタＴ９，Ｔ１２の各ソースが接続され、トランジスタＴ９のドレインはトランジスタＴ１２のゲートおよびコンデンサＣ５の一端にノードＮ６で接続され、トランジスタＴ９のゲートはトランジスタＴ１２のドレインおよびコンデンサＣ６の一端にノードＮ３で接続されている。
【０００８】
このように、３段のチャージポンプセルの繰り返し構成により昇圧回路が構成されており、必要とする出力昇圧電圧Ｖｏｕｔに応じたチャージポンプセルの段数を決定し、最終段のノードＮ３には、逆流防止用のＮＭＯＳダイオードを構成するトランジスタＴ１３が接続され、このトランジスタＴ１３を介して出力昇圧電圧Ｖｏｕｔが出力される。
【０００９】
上記構成により、チャージポンプ型昇圧回路１００による昇圧動作について説明する。図３に、クロック発生回路１０１により生成されたクロック信号ＣＬＫ１〜４のタイミング波形例を示している。
【００１０】
図３に示すように、まず、クロック信号ＣＬＫ３を立ち下げることにより、トランジスタＴ１１をオフ状態にする。さらに、クロック信号ＣＬＫ４を立ち上げることによりトランジスタＴ８のゲート電圧を昇圧させ、トランジスタＴ１１のゲートに電荷を供給可能とする。
【００１１】
さらに、クロック信号ＣＬＫ２を立ち下げることによりトランジスタＴ７をオフ状態にし、クロック信号ＣＬＫ１を立ち上げることでトランジスタＴ１０のゲート電圧を昇圧させ、トランジスタＴ１０を介して、ノードＮ１には電源電圧ＶＣＣが供給される。
【００１２】
次に、クロック信号ＣＬＫ１を立ち下げることによりトランジスタＴ１０をオフ状態にし、クロック信号ＣＬＫ２を立ち上げることにより、電源電圧ＶＣＣのノードＮ１を更に昇圧させる。その後、ＣＬＫ４を立ち下げ、クロック信号ＣＬＫ３を立ち上げることにより、ノードＮ１の昇圧電圧がトランジスタＴ１１を介して次段のノードＮ２に伝えられる。
【００１３】
以上の動作が繰り返されることにより、最終段のチャージポンプセルにおいて所望の昇圧電圧を得ることができる。理想的には、１段目のチャージポンプセルのノードＮ１では、ＮＭＯＳトランジスタのしきい値分の電圧降下をすることなく、２倍の電源電圧ＶＣＣに昇圧する。さらに、２段目のチャージポンプセルのノードＮ２では３倍の電源電圧ＶＣＣ、３段目のチャージポンプセルのノードＮ３では４倍の電源電圧ＶＣＣへと順に昇圧させていくことができる。
【００１４】
ここで、チャージポンプ型昇圧回路１００の起動時直後について考えると、出力昇圧電圧Ｖｏｕｔは０Ｖ（初期状態）であり、その電圧より昇圧を開始することになるが、このような低電圧出力時に、多段数のチャージポンプセルを使用することはチャージポンプ型昇圧回路１００に必要以上の過剰な電力を供給することを意味する。即ち、チャージポンプ型昇圧回路１００において、その構成要素であるキャパシタＣ１〜Ｃ６の充放電電流が、消費電流の大きな要因となっているため、多数段のチャージポンプセルを使用することは、チャージポンプセルの段数に比例するような形で消費電流の増大につながっている。
【００１５】
また、出力昇圧電圧Ｖｏｕｔの昇圧スピードは、チャージポンプ型昇圧回路１００の出力電流および出力負荷に依存するため、出力負荷が大きいほど消費電流値が高い値を示す時間が長くなる。このため、チャージポンプ型昇圧回路１００の出力昇圧電圧Ｖｏｕｔが低い場合には、チャージポンプ型昇圧回路１００の消費電流を低減させること、さらに電流効率（チャージポンプ出力電流／消費電流）も向上させることが望ましい。
【００１６】
このようなチャージポンプ型昇圧回路１００の起動時の電流効率を向上させるために、特開２００１−１１２２３９では、図４に示すように、チャージポンプ型昇圧回路の出力昇圧電圧Ｖｏｕｔを検知してチャージポンプセルの段数を変更することが提案されている。
【００１７】
図４は、従来のチャージポンプ型昇圧回路の他の構成例を示す回路図である。
【００１８】
図４に示すように、チャージポンプ型昇圧回路２００は次のように構成されている。即ち、ダイオードＤ１〜Ｄ５が直列に接続され、各接続点にそれぞれコンデンサＣ７〜Ｃ１０の各一端がそれぞれ接続されている。初段のダイオードＤ１のアノードには電源電圧ＶＣＣが印加されている。ダイオードＤ１，Ｄ２の接続点のノードＮ１１にはコンデンサＣ７の一端が接続され、ダイオードＤ２，Ｄ３の接続点のノードＮ１２には、アノードに電源電圧ＶＣＣが印加されたダイオードＤ６のカソードおよびコンデンサＣ８の一端が接続され、ダイオードＤ３，Ｄ４の接続点のノードＮ１３には、アノードに電源電圧ＶＣＣが印加されたダイオードＤ７のカソードおよびコンデンサＣ９の一端が接続され、ダイオードＤ４，Ｄ５の接続点のノードＮ１４にはコンデンサＣ１０の一端が接続されている。これらの各コンデンサＣ７〜Ｃ１０の各他端には、互いに逆相の第１、第２クロック信号ＣＫ１，ＣＫ２が交互に供給可能とされている。最終段のダイオードＤ５のカソードから出力昇圧電圧ＶＨが出力される。
【００１９】
また、チャージポンプ型昇圧回路２００は、出力昇圧電圧ＶＨを検知する電圧検知回路２０１と、この電圧検知回路２０１によって検知された出力昇圧電圧ＶＨに応じて第１、第２のクロックＣＫ１，ＣＫ２のコンデンサＣ７，Ｃ８への供給を開始または停止させるクロック制御回路２０２とを更に有している。
【００２０】
クロック制御回路２０２は、クロックＣＫ１，ＣＫ２がそれぞれ各一方入力端子にそれぞれ入力された二つのＡＮＤ回路２０３，２０４と、これらのＡＮＤ回路２０３，２０４の各他方入力端子にそれぞれ各制御信号をそれぞれ供給するクロック制御信号発生回路２０５とで構成されている。
【００２１】
上記構成により、チャージポンプ型昇圧回路２００の動作について説明する。
【００２２】
図４に示すように、まず、電圧検知回路２０１によって検知された出力昇圧電圧ＶＨが所望の基準電圧ＶＲＥＦよりも小さいとき、クロック制御信号発生回路２０５は、ＡＮＤ回路２０３へＨレベル信号を出力し、コンデンサＣ８へ第２のクロックＣＫ２の供給を開始する。これによって、チャージポンプ型昇圧回路２００は３段のチャージポンプセルとして動作する。
【００２３】
さらに、この状態でも、出力昇圧電圧ＶＨが所望の基準電圧ＶＲＥＦよりも小さいときには、さらに、クロック制御信号発生回路２０５は、別のＡＮＤ回路２０４へＨレベル信号を出力し、コンデンサ７へ第１のクロックＣＫ１の供給を開始する。これによって、チャージポンプ型昇圧回路２００は４段のチャージポンプセルとして動作する。
【００２４】
【発明が解決しようとする課題】
ところが、上記従来のチャージポンプ型昇圧回路２００では、ダイオードＤ１〜Ｄ７のしきい値電圧分の電圧降下を無視することができず、昇圧効率の面で難点があった。
【００２５】
また、上記従来のチャージポンプ型昇圧回路１００で上述したように、出力昇圧電圧Ｖｏｕｔの大きさは、チャージポンプセルの段数に比例する。起動時など出力昇圧電圧Ｖｏｕｔが低いときに多数段のチャージポンプセルを使用することは、必要以上に無駄な電力を供給し、無駄な電流を消費することになる。
【００２６】
本発明は、上記従来の問題を解決するもので、昇圧効率を良好に保持した状態で消費電流を低減させることができる昇圧装置を提供することを目的とする。
【００２７】
【課題を解決するための手段】
本発明の昇圧装置は、クロック信号により駆動され、二つのキャパシタ手段および第１および第２スイッチング手段からなるチャージポンプセルが複数段直列に接続され、入力電圧を該チャージポンプセル毎に順次昇圧した昇圧電圧を出力する昇圧装置において、昇圧電圧を検出すると共に、検出した昇圧電圧に応じてクロック制御信号を出力する電圧検出回路と、クロック制御信号に基づいて該キャパシタ手段へのクロック信号の供給を制御して該チャージポンプセルの駆動段数を制御するクロック制御回路とを有するものであり、そのことにより上記目的が達成される。
【００２８】
また、好ましくは、本発明の昇圧装置におけるクロック制御手段は、電圧検出回路が昇圧電圧として所定の電圧変化（電圧上昇または電圧降下）を検出する毎に、チャージポンプセルの駆動段数を変化（増加または減少）させるように制御する。
【００２９】
さらに、好ましくは、本発明の昇圧装置において、複数段のチャージポンプセル毎の各昇圧電圧出力端をそれぞれ各ダイオード手段をそれぞれ介して最終出力端に接続した出力回路を有する。
【００３０】
さらに、好ましくは、本発明の昇圧装置における電圧検出回路は、最終出力端に直列接続された複数の分割抵抗と、分割抵抗の各接続点毎の各分割電圧と所定の基準電圧とをそれぞれ比較することによりチャージポンプセル毎にクロック制御信号をそれぞれ出力する複数の比較手段とを有する。
【００３１】
さらに、好ましくは、本発明の昇圧装置におけるクロック制御回路は、クロック制御信号が一方の各入力端子にそれぞれ入力され、クロック信号が他方の入力端子にそれぞれ入力されるアンド回路対がチャージポンプセル毎に設けられ、アンド回路対からの各出力を各キャパシタ手段にそれぞれ供給することにより所定のチャージポンプセルを駆動させる。
【００３２】
この構成により、本発明においては、検出した昇圧電圧に対応したクロック制御信号に基づいてキャパシタ手段へのクロック信号の供給を制御してチャージポンプセルの駆動段数を制御するので、クロック制昇圧効率を良好に保持した状態で消費電流を低減させることが可能となる。
【００３３】
【発明の実施の形態】
以下、本発明のチャージポンプ型昇圧装置について図面を参照しながら説明する。
【００３４】
図１は、本発明のチャージポンプ型昇圧装置の一実施形態における要部構成を示すブロック図である。
【００３５】
図１において、昇圧装置１は、チャージポンプセルが３段設けられた昇圧回路２と、昇圧回路２の出力回路３と、出力回路３からの出力昇圧電圧Ｖｏｕｔを検出する電圧検出回路４と、その検出結果に基づいてチャージポンプセルの段数を選択制御するクロック制御回路５とを有し、クロック制御回路５により選択された最終段のチャージポンプセルの出力ノードから出力回路３を介して出力昇圧電圧Ｖｏｕｔを出力する。
【００３６】
昇圧回路２は、クロック信号ＣＬＫ１〜ＣＬＫ４によって駆動され、第１および第２スイッチング手段としての第１および第２トランジスタおよびキャパシタ手段（二つのコンデンサ）からなるチャージポンプセルが３段直列に接続されている。即ち、チャージポンプセルの１段目のユニットとして、電源電圧出力端ＶＣＣにはトランジスタＴ７，Ｔ１０の各ソースが接続され、トランジスタＴ７のドレインはトランジスタＴ１０のゲートおよびコンデンサＣ１の一端にノードＮ４で接続され、トランジスタＴ７のゲートはトランジスタＴ１０のドレインおよびコンデンサＣ２の一端にノードＮ１で接続されている。次に、チャージポンプセルの２段目のユニットとして、ノードＮ１にはトランジスタＴ８，Ｔ１１の各ソースが接続され、トランジスタＴ８のドレインはトランジスタＴ１１のゲートおよびコンデンサＣ３の一端にノードＮ５で接続され、トランジスタＴ８のゲートはトランジスタＴ１１のドレインおよびコンデンサＣ４の一端にノードＮ２で接続されている。さらに、チャージポンプセルの３段目のユニットとして、ノードＮ２にはＮ型ＭＯＳＦＥＴトランジスタＴ９，Ｔ１２の各ソースが接続され、トランジスタＴ９のドレインはトランジスタＴ１２のゲートおよびコンデンサＣ５の一端にノードＮ６で接続され、トランジスタＴ９のゲートはトランジスタＴ１２のドレインおよびコンデンサＣ６の一端にノードＮ３で接続されている。さらに、コンデンサＣ１，Ｃ２の他端はそれぞれバッファー回路Ｔ１，Ｔ２にそれぞれ接続されており、クロック信号ＣＬＫ１がバッファー回路Ｔ１を介してコンデンサＣ１の他端に伝達され、クロック信号ＣＬＫ２がバッファー回路Ｔ２を介してコンデンサＣ２の他端に伝達される。
【００３７】
出力回路３は、昇圧回路２のノードＮ３にはＮ型ＭＯＳＦＥＴ（以下、単にトランジスタＴ１３という）のゲートおよびドレインが接続され、昇圧回路２のノードＮ２にはＮ型ＭＯＳＦＥＴ（以下、単にトランジスタＴ１４という）のゲートおよびドレインが接続され、昇圧回路２のノードＮ１にはＮ型ＭＯＳＦＥＴ（以下、単にトランジスタＴ１５という）のゲートおよびドレインが接続されており、トランジスタＴ１３〜Ｔ１５の各ソースが出力端（最終出力端）に接続され、この出力端（最終出力端）から出力昇圧電圧Ｖｏｕｔが得られるようになっている。
【００３８】
電圧検出回路４は、出力回路３の出力端（最終出力端）が抵抗Ｒ１〜Ｒ３の直列回路を介して接地されており、第１および第２のコンパレータＳ１，Ｓ２の各反転入力端子（−端子）に基準電圧ＶＲＥＦが入力され、第１のコンパレータＳ１の非反転入力端子（＋端子）に抵抗Ｒ１，Ｒ２の接続点が接続され、第２のコンパレータＳ２の非反転入力端子（＋端子）に抵抗Ｒ２，Ｒ３の接続点が接続されて、出力昇圧電圧Ｖｏｕｔを抵抗分割した第１電位（抵抗Ｒ１，Ｒ２の接続点電位）および第２電位（抵抗Ｒ２，Ｒ３の接続点電位）と基準電圧ＶＲＥＦとをそれぞれ比較し、第１のコンパレータＳ１から第１検出電圧信号（クロック制御信号）がノードＮ７に出力され、第２のコンパレータＳ２から第２検出電圧信号（クロック制御信号）がノードＮ８に出力されるようになっている。
【００３９】
クロック制御回路５は、電圧検出回路４からの第１検出電圧信号および第２検出電圧信号の各電圧レベルに応じてチャージポンプセルの段数を選択するようにクロック信号ＣＬＫ１〜ＣＬＫ４を出力制御する。即ち、クロック制御回路５は、２段目のチャージポンプセルを駆動または駆動停止するためのＡＮＤ回路Ｔ３，Ｔ４（アンド回路対）からなる第１論理回路と、３段目のチャージポンプセルを駆動または駆動停止するためのＡＮＤ回路Ｔ５，Ｔ６（アンド回路対）からなる第２論理回路とを有している。
【００４０】
これらのＡＮＤ回路Ｔ３，Ｔ４の各一方の入力端子には第１検出電圧信号が入力され、ＡＮＤ回路Ｔ３の他方の入力端子にはクロック信号ＣＬＫ３が入力され、ＡＮＤ回路Ｔ４の他方の入力端子にはクロック信号ＣＬＫ４が入力され、ＡＮＤ回路Ｔ３の出力端はコンデンサＣ３の他端に接続され、ＡＮＤ回路Ｔ４の出力端はコンデンサＣ４の他端に接続されており、第１検出電圧信号の電圧レベルに応じてクロック信号ＣＬＫ３をコンデンサＣ３に供給または供給停止すると共にクロック信号ＣＬＫ４をコンデンサＣ４に供給または供給停止する。
【００４１】
また、ＡＮＤ回路Ｔ５，Ｔ６の各一方の入力端子には第２検出電圧信号が入力され、ＡＮＤ回路Ｔ５の他方の入力端子にはクロック信号ＣＬＫ１が入力され、ＡＮＤ回路Ｔ６の他方の入力端子にはクロック信号ＣＬＫ２が入力され、ＡＮＤ回路Ｔ５の出力端はコンデンサＣ５の他端に接続され、ＡＮＤ回路Ｔ６の出力端はコンデンサＣ６の他端に接続されており、第２検出電圧信号の電圧レベルに応じてクロック信号ＣＬＫ１をコンデンサＣ５に供給または供給停止すると共にクロック信号ＣＬＫ２をコンデンサＣ６に供給または供給停止する。
【００４２】
上記構成により、以下、その動作を説明する。
【００４３】
まず、チャージポンプ型昇圧回路１の起動時は、その出力昇圧電圧Ｖｏｕｔの初期値は０Ｖとなっている。このとき、コンパレータＳ１，Ｓ２の各出力端に接続されたノードＮ７，Ｎ８は共にＬレベルになっており、コンデンサＣ３〜Ｃ６へのクロック信号ＣＬＫ１〜ＣＬＫ４の供給が停止されている。この状態において、１段目のチャージポンプセルのみが動作可能状態になっており、出力昇圧電圧Ｖｏｕｔは逆流防止用のトランジスタＴ１５を介して出力される。
【００４４】
出力昇圧電圧Ｖｏｕｔが０Ｖ〜電源電圧ＶＣＣよりもやや高い電圧状態までの低電圧出力状態では、複数段のチャージポンプセルを使用した場合、消費電流が多い。これは、先に述べたように、キャパシタＣ１〜Ｃ６の充放電電流が消費電流の大きな要因となっているためであり、出力昇圧電圧Ｖｏｕｔに適したチャージポンプセルの段数を使用することが望ましい。よって、出力昇圧電圧Ｖｏｕｔが０Ｖ〜電源電圧ＶＣＣよりもやや高い電圧状態においては、１段目のチャージポンプセルのみで昇圧動作させることにより、電流効率を飛躍的に向上させることができて、消費電流の低減が可能となる。
【００４５】
理想状態では、１段のチャージポンプセル構成のチャージポンプ型昇圧回路で２倍の電源電圧ＶＣＣまで昇圧が可能であるが、それ以上の電圧を出力する場合には、２段のチャージポンプセル構成のチャージポンプ型昇圧回路が必要となる。このとき、
（Ｒ２＋Ｒ３）・Ｖｏｕｔ／（Ｒ１＋Ｒ２＋Ｒ３）　＞ＶＲＥＦ
Ｒ３・Ｖｏｕｔ／（Ｒ１＋Ｒ２＋Ｒ３）　＜ＶＲＥＦ
を満たすように抵抗Ｒ１〜Ｒ３を設定することにより、コンパレータＳ１側のノードＮ７の電圧がＨレベル、コンパレータＳ２側のノードＮ８の電圧がＬレベルを保持したままとなり、コンデンサＣ１〜Ｃ４へクロック信号ＣＬＫ１〜ＣＬＫ４の供給を開始する。この状態では、トランジスタＴ１４を介して出力昇圧電圧Ｖｏｕｔが出力される。
【００４６】
さらに、３倍の電源電圧ＶＣＣ以上の電位を必要とする場合は前記状態に加えて、
（Ｒ２＋Ｒ３）・Ｖｏｕｔ／（Ｒ１＋Ｒ２＋Ｒ３）　＞　ＶＲＥＦ
Ｒ３・Ｖｏｕｔ／（Ｒ１＋Ｒ２＋Ｒ３）　＞　ＶＲＥＦ
を満たすように抵抗Ｒ１〜Ｒ３を設定することにより、コンパレータＳ２側のノードＮ８の電圧がＨレベルに変化し、コンデンサＣ１〜Ｃ６を使った３段のチャージポンプセル構成のチャージポンプ型昇圧回路が起動する。このときの出力昇圧電圧ＶｏｕｔはトランジスタＴ１３を介して出力される。
【００４７】
なお、更に高い電位の出力昇圧電圧Ｖｏｕｔを必要とする場合には、抵抗分圧およびコンパレータを追加し、上記と同様にチャージポンプセルの段数を増加するように制御することにより実現可能となる。
【００４８】
以上により、本実施形態によれば、昇圧電圧として起動時からの所定の上昇電圧値（または下降電圧値）を検出する毎に、まず、検出した出力昇圧電圧Ｖｏｕｔに対応したクロック制御信号に基づいて二つのコンデンサＣ３，Ｃ４へのクロック信号ＣＬＫ３，ＣＬＫ４の供給を制御してチャージポンプセルの駆動段数を１段から２段に変更制御する。次に、検出した出力昇圧電圧Ｖｏｕｔに対応したクロック制御信号に基づいて二つのコンデンサＣ５，Ｃ６へのクロック信号ＣＬＫ１，ＣＬＫ２の供給を制御してチャージポンプセルの駆動段数を２段から３段に変更制御する。即ち、出力昇圧電圧Ｖｏｕｔが低い時は少い段数のチャージポンプセルを用い、出力昇圧電圧Ｖｏｕｔが高くなると、より多数段のチャージポンプセルに切り替えて昇圧動作を行う。このため、電流効率の向上およびチャージポンプ型昇圧装置１の出力電流の抑制、つまり、ピーク消費電流の軽減を図ることができる。
【００４９】
また、チャージポンプ型昇圧装置１は電源電圧ＶＣＣの入力電圧値を固定し、出力昇圧電圧Ｖｏｕｔの取り出し口（段数）を変更する方式を特徴としており、例えばトランジスタＴ１３から出力昇圧電圧Ｖｏｕｔを出力しているときに、出力昇圧電圧Ｖｏｕｔが急にレベルダウンした場合にも、トランジスタＴ１４またはＴ１５からの電圧供給アシストが自動的に為されるため、所望の電圧まで、より高速に復帰させることができる。
【００５０】
【発明の効果】
以上により、本発明によれば、検出した昇圧電圧に対応したクロック制御信号に基づいてキャパシタ手段へのクロック信号の供給を制御してチャージポンプセルの駆動段数を制御するため、クロック制昇圧効率を良好に保持した状態で、昇圧回路起動時の消費電流、ピーク消費電流を抑制することができる。このため、電流供給能力が弱い電源装置を用いた回路などで用いると有効である。また、電源電圧ＶＣＣの入力電圧源を固定にし、出力昇圧電圧の取り出し口を変更可能とすることで、出力電圧の急な電圧降下が発生した場合であっても、より高速に復帰できるアシスト機能を同時に得ることができる。
【図面の簡単な説明】
【図１】本発明のチャージポンプ型昇圧装置の一実施形態における要部構成を示すブロック図である。
【図２】従来のチャージポンプ型昇圧回路の一構成例を示す回路図である。
【図３】図２のチャージポンプ型昇圧回路におけるクロック信号ＣＬＫ１〜４のタイミング波形図である。
【図４】従来のチャージポンプ型昇圧回路の他の構成例を示す回路図である。
【符号の説明】
１　　チャージポンプ型昇圧装置
２　　昇圧回路
３　　出力回路
４　　出力電圧検出回路
５　　クロック信号制御手段
Ｔ１〜Ｔ２　　バッファ
Ｔ３〜Ｔ６　　ＡＮＤ回路
Ｔ７〜Ｔ１５　　Ｎ型ＭＯＳＦＥＴ（トランジスタ）
Ｄ１〜Ｄ７　　ダイオード
Ｒ１〜Ｒ３　　抵抗
Ｃ１〜Ｃ１０　　コンデンサ
【図１】
2004005773.tif 000003
【図２】
2004005773.tif 000004
【図３】
2004005773.tif 000005
【図４】
2004005773.tif 000006