(57)【要約】【課題】交流スイッチの数を減らすと共に損失を減少させ、コストの低減及び装置の小型化を可能にする。【解決手段】半導体スイッチング素子のオン、オフにより、多相の交流入力電圧の大きさを調整して出力する多相交流電圧調整装置に関する。相数分の交流入力端子Ｒ，Ｓ，Ｔ及び交流出力端子Ｕ，Ｖ，Ｗのうち、少なくとも一相の交流入力端子Ｓと交流出力端子Ｖとが直接接続され、他の各相の交流入力端子Ｒ，Ｔと交流出力端子Ｕ，Ｗとの間に双方向性の交流スイッチＳ１，Ｓ２がそれぞれ接続されると共に、単一のスイッチング素子１１により各相間を一括して短絡する短絡手段１０を備える。【選択図】　図１
2004145843.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子のオン、オフにより、多相の交流入力電圧の大きさを調整して出力する多相交流電圧調整装置において、
相数分の交流入力端子及び交流出力端子のうち、少なくとも一相の交流入力端子と交流出力端子とが直接接続され、他の各相の交流入力端子と交流出力端子との間に双方向性の交流スイッチがそれぞれ接続されると共に、単一のスイッチ手段により各相間を一括して短絡する一括短絡手段を備えたことを特徴とする多相交流電圧調整装置。
【請求項２】
請求項１に記載した多相交流電圧調整装置において、
前記一括短絡手段が、各相の交流出力端子に交流入力側が接続されるダイオードブリッジ回路と、このダイオードブリッジ回路の直流出力側に接続されてオン時に前記直流出力側を短絡する前記スイッチ手段としての半導体スイッチング素子と、を有することを特徴とする多相交流電圧調整装置。
【請求項３】
請求項２に記載した多相交流電圧調整装置において、
前記スイッチ手段としての半導体スイッチング素子に並列に電圧クランプ手段を接続し、この半導体スイッチング素子のオフ時に発生するサージ電圧を前記電圧クランプ手段により吸収することを特徴とする多相交流電圧調整装置。
【請求項４】
請求項１，２または３に記載した多相交流電圧調整装置において、
共通のパルスが入力されるパルストランスの出力パルスを用いて、ある相の交流入力端子と交流出力端子との間に接続される双方向性の交流スイッチ内の半導体スイッチング素子と、別の相の交流入力端子と交流出力端子との間に接続される双方向性の交流スイッチ内の半導体スイッチング素子とを駆動することを特徴とする多相交流電圧調整装置。
【請求項５】
半導体スイッチング素子のオン、オフにより、多相の交流入力電圧の大きさを調整して出力する多相交流電圧調整装置において、
多相の交流入力端子と交流出力端子との間に接続され、かつ、各相の交流入力端子と交流出力端子との間を一括してオン、オフする一括スイッチング手段と、
単一のスイッチ手段により各相間を一括して短絡する一括短絡手段と、
を備えたことを特徴とする多相交流電圧調整装置。
【請求項６】
請求項５に記載した多相交流電圧調整装置において、
前記一括スイッチング手段が、各相の交流入力端子と交流出力端子との間にそれぞれ接続される半導体スイッチング素子と、これらの半導体スイッチング素子にそれぞれ逆並列接続される環流ダイオードと、を有することを特徴とする多相交流電圧調整装置。
【請求項７】
請求項５または６に記載した多相交流電圧調整装置において、
前記一括短絡手段が、各相の交流出力端子に交流入力側が接続されるダイオードブリッジ回路と、このダイオードブリッジ回路の直流出力側に接続されてオン時に前記直流出力側を短絡する前記スイッチ手段としての半導体スイッチング素子と、を有することを特徴とする多相交流電圧調整装置。
【請求項８】
請求項５〜７の何れか１項に記載した多相交流電圧調整装置において、
前記スイッチ手段としての半導体スイッチング素子に並列に電圧クランプ手段を接続し、この半導体スイッチング素子のオフ時に発生するサージ電圧を前記電圧クランプ手段により吸収することを特徴とする多相交流電圧調整装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体スイッチング素子のオン、オフにより多相交流電圧を出力する可変交流電圧源に関し、特に出力電圧の大きさを調整する多相交流電圧調整装置に関するものである。
【０００２】
【従来の技術】
図７は、多相交流電圧を出力する従来の可変交流電圧源として、２台の交流チョッパにより構成される三相Ｖ結線チョッパを示している。
図７において、Ｒ，Ｓ，Ｔは三相交流電源に接続される交流入力端子、Ｕ，Ｖ，Ｗは負荷に接続される交流出力端子、ＣＨ１，ＣＨ２はチョッパであり、チョッパＣＨ１は双方向性の交流スイッチＳ１，Ｓ３により、チョッパＣＨ２は同じく双方向性の交流スイッチＳ２，Ｓ４により構成されている。
【０００３】
図８は、上記交流スイッチＳ１〜Ｓ４の構成を示している。図８（ａ）は、ＩＧＢＴ等のスイッチＳＡ，ＳＢを２個、逆方向に直列接続したものであり、Ｓａ，Ｓｂはスイッチング素子、Ｄａｆ，Ｄｂｆは環流ダイオードである。この構成によれば、スイッチＳＡ，ＳＢに内蔵された環流ダイオードＤａｆ，Ｄｂｆを用いることで、外付けのダイオードなしに電流を双方向に通流させることが可能である。
【０００４】
また、図８（ｂ）は、スイッチング素子ＳａとダイオードＤａとの直列回路と、スイッチング素子ＳｂとダイオードＤｂとの直列回路とを逆方向に並列接続したもので、スイッチング素子Ｓａ，Ｓｂとして逆耐圧性能を有するものを用いれば、図示するダイオードＤａ，Ｄｂを省略することができる。
更に、図８（ｃ）は、ダイオードＤａ，Ｄｂの直列回路とダイオードＤｃ，Ｄｄの直列回路とスイッチング素子Ｓａとを並列に接続したものであり、複数のダイオードと１個のスイッチング素子Ｓａとの組み合わせにより双方向性の交流スイッチを実現している。
【０００５】
さて、図７に示した三相Ｖ結線チョッパでは、交流出力電圧の大きさを調整するために、交流スイッチＳ１，Ｓ２が同じタイミングでスイッチングし、交流スイッチＳ３，Ｓ４が同じタイミングでスイッチングする。すなわち、交流スイッチＳ１，Ｓ２が同時にオンする時、交流スイッチＳ３，Ｓ４が同時にオフし、交流スイッチＳ１，Ｓ２が同時にオフする時、交流スイッチＳ３，Ｓ４が同時にオンするようにスイッチングする。
これらの交流スイッチＳ１，Ｓ２のペアのオン、オフの時間比率、言い換えれば交流スイッチＳ３，Ｓ４のペアのオフ、オンの時間比率を変えることにより、出力電圧の大きさを調整することができる。この電圧調整動作については、通常の直流チョッパと同様である。
【０００６】
上述した三相Ｖ結線チョッパは、例えば誘導電動機の始動装置である交流電圧調整装置として使用される。
交流電圧調整装置は、始動時に出力電圧を小さくして誘導電動機の突入電流を抑制し、系統の安定化や設備容量の低減に寄与するものであり、誘導電動機の始動後には、交流スイッチＳ１，Ｓ２を常時オンすることによりスイッチング損失をゼロにし、装置の高効率化を図っている。
【０００７】
なお、図７に示した三相Ｖ結線チョッパの基本となる単相交流チョッパが、下記の非特許文献に記載されている。
【０００８】
【非特許文献１】
電気学会半導体電力変換方式調査専門委員会編「半導体電力変換回路」，第６版，１１．３　交流スイッチの制御方式と機能，１１．３．２　交流チョッパ制御，社団法人電気学会，１９９２年４月１日発行，ｐ．２６７〜ｐ．２６８
【０００９】
【発明が解決しようとする課題】
図７の三相Ｖ結線チョッパでは、例えば図８（ａ），（ｂ）に示したように、交流スイッチＳ１〜Ｓ４がそれぞれ２個のスイッチング素子Ｓａ，Ｓｂを有するため、チョッパ全体では８個のスイッチング素子を必要とし、駆動回路も複雑化すると共に、スイッチング損失も多くなる。
また、交流スイッチＳ１〜Ｓ４として図８（ｃ）の構成を用いる場合、スイッチング素子の数を減少させることはできるが、図７において交流スイッチＳ１，Ｓ２が常時オンとなる場合に、通過ダイオードの数が多いため導通損失が増加するという問題がある。
【００１０】
このように、スイッチング素子数の増加はコストの上昇や駆動回路の複雑化を招き、また、損失の増加は、効率の低下と共に、冷却装置の大型化等によって装置全体の小型化を阻害する原因となる。
そこで本発明は、交流スイッチの数を減らすと共に損失を減少させ、コストの低減及び装置の小型化を可能にした多相交流電圧調整装置を提供しようとするものである。
【００１１】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、半導体スイッチング素子のオン、オフにより、多相の交流入力電圧の大きさを調整して出力する多相交流電圧調整装置において、
相数分の交流入力端子及び交流出力端子のうち、少なくとも一相の交流入力端子と交流出力端子とが直接接続され、他の各相の交流入力端子と交流出力端子との間に双方向性の交流スイッチがそれぞれ接続されると共に、単一のスイッチ手段により各相間を一括して短絡する一括短絡手段を備えたものである。
【００１２】
また、請求項２に記載するように、前記一括短絡手段は、各相の交流出力端子に交流入力側が接続されるダイオードブリッジ回路と、このダイオードブリッジ回路の直流出力側に接続されてオン時に前記直流出力側を短絡する前記スイッチ手段としての半導体スイッチング素子と、を有するものである。
【００１３】
なお、請求項３に記載するように、前記スイッチ手段としての半導体スイッチング素子に並列に電圧クランプ手段を接続し、この半導体スイッチング素子のオフ時に発生するサージ電圧を前記電圧クランプ手段により吸収することが望ましい。
【００１４】
更に、請求項４に記載するごとく、前記交流スイッチの駆動回路としては、共通のパルスが入力されるパルストランスの出力パルスを用いて、ある相の交流入力端子と交流出力端子との間に接続される双方向性の交流スイッチ内の半導体スイッチング素子と、別の相の交流入力端子と交流出力端子との間に接続される双方向性の交流スイッチ内の半導体スイッチング素子とを駆動すると良い。
【００１５】
請求項５記載の発明は、半導体スイッチング素子のオン、オフにより、多相の交流入力電圧の大きさを調整して出力する多相交流電圧調整装置において、
多相の交流入力端子と交流出力端子との間に接続され、かつ、各相の交流入力端子と交流出力端子との間を一括してオン、オフする一括スイッチング手段と、単一のスイッチ手段により各相間を一括して短絡する一括短絡手段と、を備えたものである。
【００１６】
請求項６記載の発明は、請求項５における一括スイッチング手段が、各相の交流入力端子と交流出力端子との間にそれぞれ接続される半導体スイッチング素子と、これらの半導体スイッチング素子にそれぞれ逆並列接続される環流ダイオードと、を有するものである。
【００１７】
請求項７記載の発明は、請求項５または６における一括短絡手段が、各相の交流出力端子に交流入力側が接続されるダイオードブリッジ回路と、このダイオードブリッジ回路の直流出力側に接続されてオン時に前記直流出力側を短絡する前記スイッチ手段としての半導体スイッチング素子と、を有するものである。
【００１８】
請求項８記載の発明は、請求項５〜７の何れか１項において、前記スイッチ手段としての半導体スイッチング素子に並列に電圧クランプ手段を接続し、この半導体スイッチング素子のオフ時に発生するサージ電圧を前記電圧クランプ手段により吸収するものである。
【００１９】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。図１は、本発明の第１実施形態を示す構成図であり、請求項１記載の発明に相当する。
図１において、Ｒ，Ｓ，Ｔは三相交流電源に接続される交流入力端子、Ｕ，Ｖ，Ｗは負荷に接続される交流出力端子であり、図７と同様に、交流入力端子Ｒと交流出力端子Ｕとの間には交流スイッチＳ１が接続され、交流入力端子Ｔと交流出力端子Ｗとの間には交流スイッチＳ２が接続されていると共に、交流入力端子Ｓと交流出力端子Ｖとは直接接続されている。前記交流スイッチＳ１，Ｓ２は、例えば図８（ａ），（ｂ）のように構成される。
【００２０】
また、交流出力端子Ｕ，Ｖ，Ｗの各相間には三相一括短絡手段１０が接続されている。この三相一括短絡手段１０は、後述するように単一のスイッチ手段の動作により図７における交流スイッチＳ３，Ｓ４と同様に作用し、交流スイッチＳ１，Ｓ２がオフの時に交流出力端子Ｕ，Ｖ，Ｗ間を短絡し、交流スイッチＳ１，Ｓ２がオンの時に交流出力端子Ｕ，Ｖ，Ｗ間を開放するものである。
この実施形態における電圧調整動作は、実質的に図７の三相Ｖ結線チョッパと等価であり、交流スイッチＳ１，Ｓ２のペアのオン（三相一括短絡手段１０により交流出力端子Ｕ，Ｖ，Ｗ間を開放）と、オフ（同じく交流出力端子Ｕ，Ｖ，Ｗ間を短絡）との時間比率を変えることにより、出力電圧の大きさを調整する。
【００２１】
図２は前記三相一括短絡手段１０の構成を示しており、請求項２に記載した発明に相当する。
図２において、交流出力端子Ｕ，Ｖ，Ｗには、ダイオード１２〜１７からなる三相のダイオードブリッジ回路の交流入力側が接続されており、その直流出力側には、単一のスイッチ手段としてＩＧＢＴ等の半導体スイッチング素子１１が接続されている。
このスイッチング素子１１を図７の交流スイッチＳ３，Ｓ４と同じタイミングでオンすることにより、ダイオードブリッジ回路の出力電圧がゼロになり、ダイオード１２〜１７は負荷電流の極性に応じてオン、オフすることにより交流出力端子Ｕ，Ｖ，Ｗ間を短絡することができ、図７と同様の動作によって交流出力電圧の大きさを調整することができる。
【００２２】
この実施形態によれば、交流スイッチＳ１，Ｓ２を図８（ａ）または（ｂ）により構成したとしても、三相一括短絡手段１０を含めた装置全体のスイッチング素子の数は５個となり、図７の場合のスイッチング素子の数（８個）に比べて大幅に減少させることができる。スイッチング素子数の減少はスイッチング素子自体のコストの低減ばかりでなく駆動回路の削減、簡略化に寄与するため、この点でもコストの低減効果が大きい。更に、交流スイッチＳ１，Ｓ２として図８（ｃ）の構成を用いる場合に比べ、ダイオードによる導通損失も少ない。
また、交流スイッチＳ１，Ｓ２を図８（ｃ）により構成する場合には、図８（ａ）または（ｂ）に比べて導通損失は増加するが、装置全体のスイッチング素子の数は３個となる。
【００２３】
次に、図３は本発明の第２実施形態を示すものであり、請求項３に記載した発明に相当する。
この種の交流電圧調整装置では、負荷として誘導性負荷が接続される場合、スイッチング素子をオフすると誘導性負荷に蓄積されたエネルギーによりスイッチング素子の両端にサージ電圧が発生し、スイッチング素子を破壊するおそれがある。
このため、一般には交流スナバ回路をスイッチング素子に接続してサージ電圧を吸収している。
【００２４】
図３に示す第２実施形態では、サージ電圧吸収手段として、一種の直流スナバ回路である電圧クランプ手段２０が三相一括短絡手段１０と一体化してスイッチング素子１１の両端に接続されている。ここで、電圧クランプ手段２０は例えばツェナーダイオードであり、そのカソードがスイッチング素子１１のコレクタに接続され、アノードがスイッチング素子１１のエミッタに接続される。
このような構成により、スイッチング素子１１のオフ時には、誘導性負荷の蓄積エネルギーに起因するサージ電圧を交流出力端子Ｕ，Ｖ，Ｗからダイオードブリッジ回路を介して整流し、電圧クランプ手段２０により吸収するようにした。
【００２５】
次に、図４は本発明の第３実施形態を示す回路構成図であり、請求項４に記載した発明に相当する。この実施形態は、第１，第２実施形態におけるスイッチング素子の駆動回路に関するものである。
図４において、３１は電圧指令をキャリアと比較してＰＷＭパルスを出力するＰＷＭパルス発生手段、３２〜３４はＰＷＭパルスに基づいて図１の交流スイッチＳ１，Ｓ２及び図２，図３のスイッチング素子１１をそれぞれ駆動するためのゲートパルスを出力するゲートパルス発生手段、３５〜３７はゲートパルス発生手段３２〜３４に一次巻線３５１，３６１，３７１がそれぞれ接続されたパルストランスである。
【００２６】
パルストランス３５の二次巻線３５２は、図１の交流スイッチＳ１のうち一方のスイッチング素子Ｓ１ａ（例えば図８（ａ）におけるＳａに相当）のゲート・エミッタ間に接続され、パルストランス３５の三次巻線３５３は、図１の交流スイッチＳ２のうち一方のスイッチング素子Ｓ２ａ（同じく図８（ａ）におけるＳａに相当）のゲート・エミッタ間に接続される。
また、パルストランス３６の二次巻線３６２は、図１の交流スイッチＳ１のうち他方のスイッチング素子Ｓ１ｂ（例えば図８（ａ）におけるＳｂに相当）のゲート・エミッタ間に接続され、パルストランス３６の三次巻線３６３は、図１の交流スイッチＳ２のうち他方のスイッチング素子Ｓ２ｂ（同じく図８（ａ）におけるＳｂに相当）のゲート・エミッタ間に接続される。
更に、パルストランス３７の二次巻線３７２は、図２，図３における三相一括短絡手段１０のスイッチング素子１１のゲート・エミッタ間に接続される。
【００２７】
前記交流スイッチＳ１，Ｓ２は同一のタイミングでスイッチングを行っており、詳しくは、交流スイッチＳ１，Ｓ２内のスイッチング素子Ｓａ（Ｓ１ａ，Ｓ２ａ）同士、Ｓｂ（Ｓ１ｂ，Ｓ２ｂ）同士がそれぞれ同一のタイミングでスイッチングする。
従って、図４に示すように、ゲートパルス発生手段３２が出力する一つの共通ゲートパルスによりパルストランス３５を介して２個のスイッチング素子Ｓ１ａ，Ｓ２ａを駆動し、同様にしてゲートパルス発生手段３３が出力する一つの共通ゲートパルスによりパルストランス３６を介して２個のスイッチング素子Ｓ１ｂ，Ｓ２ｂを駆動することができる。
これにより、スイッチング素子の駆動回路（駆動電源）の簡略化が可能になる。
【００２８】
なお、上記各実施形態では、図１に示したように交流電圧調整装置の負荷側（交流出力端子Ｕ，Ｖ，Ｗ側）に三相一括短絡手段１０を接続してあるが、電源側（交流入力端子Ｒ，Ｓ，Ｔ側）の各相にリアクトルをそれぞれ直列に挿入し、これらのリアクトルと交流スイッチＳ１，Ｓ２との間に三相一括短絡手段１０を接続しても良い。この場合、装置全体の動作としては、多相交流昇圧チョッパとなる。
【００２９】
次に、図５は本発明の第４実施形態を示す回路構成図であり、請求項５に記載した発明に相当する。
この実施形態は、第１実施形態における交流スイッチＳ１，Ｓ２に代えて、交流入力端子Ｒ，Ｓ，Ｔと交流出力端子Ｕ，Ｖ，Ｗとの間に三相一括スイッチング手段４０を接続したものである。
【００３０】
三相一括スイッチング手段４０は、図６に示すように交流スイッチ４１，４２，４３からなり、交流スイッチ４１は、交流入力端子Ｒと交流出力端子Ｕとの間に接続されたＩＧＢＴ等の半導体スイッチング素子４１Ｓと環流ダイオード４１Ｄとの逆並列回路によって構成され、交流スイッチ４２は、同じく端子Ｓ，Ｖ間に接続された半導体スイッチング素子４２Ｓ及び環流ダイオード４２Ｄの逆並列回路によって構成され、交流スイッチ４３は、同じく端子Ｔ，Ｗ間に接続された半導体スイッチング素子４３Ｓ及び環流ダイオード４３Ｄの逆並列回路によって構成されている。
なお、三相一括短絡手段１０の構成は図２と同一である。
ここで、図６に示した本実施形態の具体的構成は、請求項６，７に記載した発明に相当する。
【００３１】
三相一括スイッチング手段４０のスイッチング素子４１Ｓ，４２Ｓ，４３Ｓは、図７における交流スイッチＳ１，Ｓ２がオン、オフするタイミングと同一のタイミングでオン、オフすることにより三相を一括してスイッチングすると共に、三相一括短絡手段１０のスイッチング素子１１は、第１実施形態と同様に図７の交流スイッチＳ３，Ｓ４がオンするタイミングと同じタイミングでオンすることにより、交流出力端子Ｕ，Ｖ，Ｗ間を短絡する。
【００３２】
なお、図６に示した交流スイッチ４１，４２，４３において、スイッチング素子４１Ｓ，４２Ｓ，４３Ｓは単方向の電流しか制御することができないが、スイッチング素子４１Ｓ，４２Ｓ，４３Ｓのオン時には環流ダイオード４１Ｄ，４２Ｄ，４３Ｄにより両方向の電流を通流させることができ、スイッチング素子４１Ｓ，４２Ｓ，４３Ｓのオフ時には電源に対してすべて同一方向にダイオードが接続されるため、図７の双方向性の交流スイッチＳ１，Ｓ２と同様に電流を阻止することができる。すなわち、三相を一括してスイッチングすることで、図示するような単方向スイッチであっても交流スイッチＳ１，Ｓ２と同様に電流を阻止することが可能である。
ここで、図６ではスイッチング素子４１Ｓ，４２Ｓ，４３Ｓのエミッタを負荷側とし、コレクタを電源側としているが、エミッタを電源側とし、コレクタを負荷側としても良い。
【００３３】
本実施形態によれば、三相一括スイッチング手段４０及び三相一括短絡手段１０が有する合計の半導体スイッチング素子の数は４個となり、図７の場合のスイッチング素子の数（８個）を半減することができる。また、電源から負荷に至る経路にはスイッチング素子１個とダイオード１個のみが存在し、一般にダイオードはスイッチング素子に比べて導通損失が少ないことから、本実施形態でも従来技術より導通損失を低減することが可能である。
このように半導体スイッチング素子の数を低減できることは、素子自体のコストばかりでなく、駆動回路の削減によってコストの低減に大きく寄与する。
【００３４】
なお、この実施形態においても、請求項８に記載するように、図３に示した電圧クランプ手段２０を三相一括短絡手段１０に接続することにより、スイッチング素子１１のオフ時に発生するサージ電圧を電圧クランプ手段２０により吸収することができる。
【００３５】
【発明の効果】
以上述べたように本発明によれば、交流スイッチすなわちスイッチング素子数の低減、及び損失の低減が可能であり、冷却装置の冷却能力も少なくて済む。
また、短絡手段や駆動回路の構成も簡単であるため、小型かつ低コストで高効率の多相交流電圧調整装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す回路構成図である。
【図２】図１における三相一括短絡手段の構成図である。
【図３】本発明の第２実施形態を示す回路構成図である。
【図４】本発明の第３実施形態を示す回路構成図である。
【図５】本発明の第４実施形態を示す回路構成図である。
【図６】図５の具体的構成を示す回路図である。
【図７】従来技術を示す三相Ｖ結線チョッパの回路構成図である。
【図８】図７及び本発明における双方向性の交流スイッチの構成図である。
【符号の説明】
Ｒ，Ｓ，Ｔ：交流入力端子
Ｕ，Ｖ，Ｗ：交流出力端子
１０：三相一括短絡手段
１１：半導体スイッチング素子
１２〜１７：ダイオード
２０：電圧クランプ手段
３１：ＰＷＭパルス発生手段
３２〜３４：ゲートパルス発生手段
３５〜３７：パルストランス
４０：三相一括スイッチング手段
４１〜４３：半導体スイッチ
４１Ｄ，４２Ｄ，４３Ｄ：環流ダイオード
４１Ｓ，４２Ｓ，４３Ｓ：半導体スイッチング素子
【図１】
2004145843.tif 000003
【図２】
2004145843.tif 000004
【図３】
2004145843.tif 000005
【図４】
2004145843.tif 000006
【図５】
2004145843.tif 000007
【図６】
2004145843.tif 000008
【図７】
2004145843.tif 000009
【図８】
2004145843.tif 000010