(57)【要約】【課題】ＦＣＢＧＡパッケージのＢＧＡの配列に変更を与えることなく、デカップリングキャパシタを半導体チップの電源パッドの近傍に配置する。【解決手段】パッケージ基板２０の表面側にフリップチップ接続された半導体チップ１０と、表面側にデカップリングキャパシタ３３が実装され、裏面側が半導体チップの裏面にフリップチップ接続されたキャパシタ実装基板３０と、パッケージ基板上でキャパシタ実装基板と半導体チップとパッケージ基板を固着し、半導体チップおよびキャパシタ実装基板の側面およびキャパシタ上面をモールド樹脂で覆った樹脂パッケージ４０と、パッケージ基板の裏面側に半田ボール４１が配列された外部端子用のボールグリッドアレイとを具備する。【選択図】    図４
2004214509.tif 000002
【特許請求の範囲】
【請求項１】
配線基板の表面側と裏面側とを電気的に接続するスルーホール配線および／またはビア配線が形成され、前記表面側において前記スルーホール配線および／またはビア配線に接続されたパッドを有するパッケージ基板と、素子形成面に形成されたパッド群上にそれぞれバンプが形成され、前記パッド群のうちで電源パッドの少なくとも一部に対応して前記素子形成面と裏面とを電気的に接続するスルーホール配線が形成され、前記裏面において前記スルーホール配線に接続されたパッド上に形成されたバンプを有し、前記素子形成面のバンプが前記パッケージ基板の表面側のパッドに対向するようにフリップチップ接続された半導体チップと、
有機基板あるいはセラミックス基板の表面側と裏面側とを電気的に接続するスルーホール配線が形成され、表面側には前記スルーホール配線に接続された印刷配線に電極部が接続されたキャパシタが実装され、裏面側には前記スルーホール配線に接続されたパッドを有し、このパッドが前記半導体チップの裏面のバンプに対向するようにフリップチップ接続されたキャパシタ実装基板と、
前記半導体チップとパッケージ基板との間および前記半導体チップとキャパシタ実装基板との間にそれぞれ接着樹脂が注入された後に硬化されることによって両者を固着し、さらに、パッケージ基板上で前記半導体チップおよびキャパシタ実装基板の側面およびキャパシタ上面をモールド樹脂で覆った樹脂パッケージと、
前記パッケージ基板の裏面側に配列された外部端子用のボールグリッドアレイ
とを具備することを特徴とする半導体装置。
【請求項２】
前記キャパシタ実装基板の表面側の所定領域上にサーマルペーストを挟んで実装された放熱器
をさらに具備することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記放熱器は前記キャパシタ実装基板の表面の中央領域上に実装され、前記キャパシタは前記キャパシタ実装基板の表面で前記放熱器の周辺に配置されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記パッケージ基板上にそれより若干大きいサイズの半導体チップおよびキャパシタ実装基板が積層された状態でモールド樹脂で覆われており、樹脂パッケージの側端面およびパッケージ基板の側端面はほぼ揃っていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
素子形成面にパッド群を有し、前記パッド群のうちの電源パッドの少なくとも一部については素子形成面から裏面まで貫通するスルーホール配線を有し、前記裏面には前記各スルーホール配線に接続された複数のパッドを有し、前記素子形成面の各パッド上にそれぞれ形成された第１の半田バンプを有する半導体チップを形成する工程と、
表面側と裏面側とを電気的に接続するスルーホール配線またはビア配線を有する配線基板の表面側に前記スルーホール配線またはビア配線に接続された複数の第１の半田パッドを有するパッケージ基板を形成する工程と、
前記半導体チップの素子形成面の各第１の半田バンプを前記パッケージ基板の表面側の各第１の半田パッドにそれぞれ対向させて接続するようにフリップチップ接続を行う工程と、
前記半導体チップと前記パッケージ基板をフリップチップ接続した状態で前記半導体チップの裏面上にある各スルーホール配線に接続された複数のパッド上に第２の半田バンプを形成する工程と、
有機基板あるいはセラミックス基板の表面側と裏面側とを電気的に接続するスルーホール配線を有し、前記表面側には前記スルーホール配線に電気的に接続された印刷配線にキャパシタ電極部を対向させて電気的に接続するようにキャパシタが実装され、前記有機基板あるいはセラミックス基板の裏面側で前記スルーホール配線に接続された第２の半田パッドを有するキャパシタ実装基板を製造する工程と、
前記キャパシタ実装基板の裏面の各第２の半田パッドを前記半導体チップの裏面に形成されている各第２の半田バンプにそれぞれ対向させて接続するようにフリップチップ接続を行う工程と、
その後、前記半導体チップとパッケージ基板との間および半導体チップとキャパシタ実装基板との間に接着樹脂を注入し、パッケージ基板上で半導体チップおよびキャパシタ実装基板の側面およびキャパシタ上面をモールド樹脂で覆って固着するように成型する工程と、
その後、前記パッケージ基板の裏面に半田ボールをつけ、ＢＧＡ  を形成してＦＣＢＧＡ  パッケージを完成させる工程
とを具備することを特徴とする半導体装置のアセンブリ方法。
【請求項６】
前記キャパシタ実装基板を製造する際、キャパシタ実装基板の表面側の所定領域上にサーマルペーストを挟んで放熱器を実装する工程
をさらに具備することを特徴とする請求項５記載の半導体装置のアセンブリ方法。
【請求項７】
前記キャパシタ実装基板を製造する際、前記放熱器を前記キャパシタ実装基板の表面の中央領域上に実装し、
前記キャパシタを実装する際、前記キャパシタ実装基板の表面で前記放熱器の周辺に配置することを特徴とする請求項６記載の半導体装置のアセンブリ方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびそのアセンブリ方法に係り、特にフリップチップ・ボールグリッドアレイ（ＦＣＢＧＡ）パッケージを有する半導体装置にデカップリングキャパシタを付加する構造およびそのアセンブリ方法に関するもので、例えばＤＲＡＭ混載システムＬＳＩや、ネットワーク用システムＬＳＩに使用されるものである。
【０００２】
【従来の技術】
図５は、従来のＦＣＢＧＡパッケージを有する半導体装置の一例を概略的に示す断面図である。
【０００３】
この半導体装置において、ＦＣＢＧＡパッケージの基板６０は、表面側と裏面側とを電気的に接続するスルーホール配線６１が形成されており、その裏面側には半田ボール６２がボールグリッドアレイ（ＢＧＡ）をなすように形成されている。そして、上記基板６０の表面側の中央領域には、半導体チップ（ダイ）６３がフリップチップ接続され、両者間に樹脂６４が注入（アンダーフィル）された後に硬化されており、その周囲を囲むようにスペーサ（スティフナー）６５が配設されて接着剤６６により接着されている。そして、上記スペーサ６５およびダイ６３の上に例えばＣｕ板からなる放熱器（ヒートスプレッダ）兼カバープレート６７が載置されて接着されている。この場合、ダイ６３とカバープレート６７とはサーマルペースト６８により接着され、スペーサ６５とカバープレート６７とは接着剤６６により接着されている。
【０００４】
上記したような半導体装置を応用製品の配線基板上に実装して使用する場合には、通常、配線基板上でＦＣＢＧＡ  パッケージのＢＧＡの近傍に電源電圧安定化用のデカップリングキャパシタ（図示せず）を配置することにより、半導体装置のシグナル・インテグリティー（往復信号の整合性）の向上を図っている。この場合、デカップリングキャパシタを電源ラインの近傍に配置することがベストであるが、ＦＣＢＧＡパッケージでは、アウターリードボール（ＯＬＢ）がＢＧＡの領域に配置されているので、デカップリングキャパシタを電源ラインの近傍に配置することができない。
【０００５】
なお、ＢＧＡの中央領域に、アウターリードボールを配置しないでデカップリングキャパシタを配置することが考えられ、このような構造を有するものと類推されるマイクロプロセッサが非特許文献１に開示されている。しかし、このような構造は、ＢＧＡの配置に制約を与えることになり、必ずしも得策ではない。
【０００６】
【非特許文献１】
インテル（Ｒ）  インターネットホームページ  製品とサポート、インテル（Ｒ）Ｐｅｎｔｉｕｍ（Ｒ）４プロセッサ、［ｏｎｌｉｎｅ］、インターネット＜ＵＲＬ  ：  ｈｔｔｐ：／／ｉｎｔｅｌ．ｃｏ．ｊｐ／ｐｒｏｄｕｃｔｓ／ｄｅｓｋｔｏｐ／ｐｒｏｃｅｓｓｏｒｓ／ｄｅｓｋｔｏｐ／ｐｅｎｔｉｕｍ４／ｉｎｄｅｘ．ｈｔｍｌ
【０００７】
【発明が解決しようとする課題】
上記したように従来のＦＣＢＧＡパッケージを有する半導体装置は、デカップリングキャパシタを電源端子の近傍に配置することができず、シグナル・インテグリティーの向上を十分に図ることができないという問題がある。また、ボールグリッドアレイの中央領域に、アウターリードボールを配置しないでデカップリングキャパシタを配置する構造は、ボールグリッドアレイの配置に制約を与えることになり、必ずしも得策ではないという問題がある。
【０００８】
本発明は上記の問題点を解決すべくなされたもので、ＦＣＢＧＡパッケージのＢＧＡの配列に変更を与えることなく、デカップリングキャパシタを半導体チップの電源パッドの近傍に配置し得る半導体装置およびそのアセンブリ方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、配線基板の表面側と裏面側とを電気的に接続するスルーホール配線および／またはビア配線が形成され、表面側においてスルーホール配線および／またはビア配線に接続されたパッドを有するパッケージ基板と、素子形成面に形成されたパッド群上にそれぞれバンプが形成され、パッド群のうちで電源パッドの少なくとも一部に対応して素子形成面と裏面とを電気的に接続するスルーホール配線が形成され、裏面においてスルーホール配線に接続されたパッド上に形成されたバンプを有し、素子形成面のバンプがパッケージ基板の表面側のパッドに対向するようにフリップチップ接続された半導体チップと、有機基板あるいはセラミックス基板の表面側と裏面側とを電気的に接続するスルーホール配線が形成され、表面側にはスルーホール配線に接続された印刷配線に電極部が接続されたキャパシタが実装され、裏面側にはスルーホール配線に接続されたパッドを有し、このパッドが半導体チップの裏面のバンプに対向するようにフリップチップ接続されたキャパシタ実装基板と、半導体チップとパッケージ基板との間および半導体チップとキャパシタ実装基板との間にそれぞれ接着樹脂が注入された後に硬化されることによって両者を固着し、さらに、パッケージ基板上で半導体チップおよびキャパシタ実装基板の側面およびキャパシタ上面をモールド樹脂で覆った樹脂パッケージと、パッケージ基板の裏面側に配列された外部端子用のボールグリッドアレイとを具備することを特徴とする。
【００１０】
また、本発明の半導体装置のアセンブリ方法は、素子形成面にパッド群を有し、前記パッド群のうちの電源パッドの少なくとも一部については素子形成面から裏面まで貫通するスルーホール配線を有し、前記裏面には前記各スルーホール配線に接続された複数のパッドを有し、前記素子形成面の各パッド上にそれぞれ形成された第１の半田バンプを有する半導体チップを形成する工程と、表面側と裏面側とを電気的に接続するスルーホール配線またはビア配線を有する配線基板の表面側に前記スルーホール配線またはビア配線に接続された複数の第１の半田パッドを有するパッケージ基板を形成する工程と、前記半導体チップの素子形成面の各第１の半田バンプを前記パッケージ基板の表面側の各第１の半田パッドにそれぞれ対向させて接続するようにフリップチップ接続を行う工程と、前記半導体チップと前記パッケージ基板をフリップチップ接続した状態で前記半導体チップの裏面上にある各スルーホール配線に接続された複数のパッド上に第２の半田バンプを形成する工程と、有機基板あるいはセラミックス基板の表面側と裏面側とを電気的に接続するスルーホール配線を有し、前記表面側には前記スルーホール配線に電気的に接続された印刷配線にキャパシタ電極部を対向させて電気的に接続するようにキャパシタが実装され、前記有機基板あるいはセラミックス基板の裏面側で前記スルーホール配線に接続された第２の半田パッドを有するキャパシタ実装基板を製造する工程と、前記キャパシタ実装基板の裏面の各第２の半田パッドを前記半導体チップの裏面に形成されている各第２の半田バンプにそれぞれ対向させて接続するようにフリップチップ接続を行う工程と、その後、前記半導体チップとパッケージ基板との間および半導体チップとキャパシタ実装基板との間に接着樹脂を注入し、パッケージ基板上で半導体チップおよびキャパシタ実装基板の側面およびキャパシタ上面をモールド樹脂で覆って固着するように成型する工程と、その後、前記パッケージ基板の裏面に半田ボールをつけ、ＢＧＡ  を形成してＦＣＢＧＡ  パッケージを完成させる工程とを具備することを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１２】
図１乃至図４は、本発明の一実施形態に係る半導体装置のアセンブリ方法の一例の主要な工程における断面構造を概略的に示している。
【００１３】
まず、図１中に示すような半導体チップ（ダイ）１０、パッケージ基板（ビルドアップサブストレート）２０を形成する。
【００１４】
半導体チップ１０は、素子形成面にパッド群を有し、そのうちの電源パッドの少なくとも一部については素子形成面から裏面まで貫通するスルーホール配線１１を有する。そして、チップ裏面には各スルーホール配線１１に接続された複数のパッドを有し、素子形成面の各パッド上にそれぞれ例えば半田を印刷して形成された第１の半田バンプ１３を有するものである。
【００１５】
また、パッケージ基板２０は、配線基板２１の表面側と裏面側とを電気的に接続するスルーホール配線またはビア配線２２を有し、配線基板２１の表面側にスルーホール配線またはビア配線に接続された複数の第１の半田パッド２３を有するものである。
【００１６】
なお、本例において、半田パッドとは、例えば、Ａｌのパッド上に表面処理をしたものに印刷により半田を厚付けし、これを一度リフローをして円形状にした後、天辺部分を平らにつぶしたものであり、半田の柱のような構成のものをいう。
【００１７】
そして、半導体チップ１０の素子形成面の第１の半田バンプ１３をパッケージ基板２０の表面側の第１の半田パッド２３にそれぞれ対向させて接続するようにフリップチップ接続を行う。このようにフリップチップ接続した状態で、半導体チップ１０の裏面上にある各スルーホール配線に接続された複数のパッド上に第２の半田バンプ１２を形成する。
【００１８】
一方、図１に示した工程とは別に、図２に示すようなキャパシタ実装基板３０を製造する。このキャパシタ実装基板３０は、有機基板（例えば樹脂基板）あるいはセラミックス基板３１の表面側と裏面側とを電気的に接続するスルーホール配線３２を有する。そして、表面側にはスルーホール配線３２に電気的に接続された印刷配線の例えば先端部に形成されたパッド部（図示せず）にキャパシタ（例えばチップコンデンサ）３３の電極部（図示せず）を対向させて電気的に接続するようにキャパシタが実装されている。そして、有機基板あるいはセラミックス基板３１の裏面側でスルーホール配線３２に接続されたパッドに例えば半田が印刷された第２の半田パッド３４を有するものである。
【００１９】
この場合、キャパシタ実装基板３０の表面側におけるキャパシタ３３の実装数や配置位置は特に限定されるものではないが、半導体チップ１０の電源パッドに近い位置に配置されることが望ましい。また、キャパシタ実装基板３０の上面の例えば中央領域には、サーマルペースト３５を挟んで例えばＣｕ板からなる放熱器（ヒートスプレッダ）３６を実装する。
【００２０】
そして、図３に示すように、キャパシタ実装基板３０の裏面の第２の半田パッド３４を半導体チップ１０の裏面の第２の半田バンプ１２にそれぞれ対向させて接続するようにフリップチップ接続を行う。
【００２１】
その後、図４に示すように、半導体チップ１０とパッケージ基板２０との間および半導体チップ１０とキャパシタ実装基板３０との間に接着樹脂を注入（アンダーフィル）して両者を固着し、さらにパッケージ基板２０上で半導体チップ１０およびキャパシタ実装基板３０の側面およびキャパシタ上面をモールド樹脂で覆って固着するように成型して樹脂パッケージ４０を形成する。そして、パッケージ基板２０の裏面に半田ボール４１を付け、ボールグリッドアレイ（ＢＧＡ）を形成してＦＣＢＧＡパッケージを完成させる。
【００２２】
図４に示す半導体装置は、キャパシタ実装基板３０の裏面をＦＣＢＧＡパッケージのパッケージ基板２０のＢＧＡ面とは反対面に配置してフリップチップ接続してなるダブルフリップチップパッケージを有することを特徴とするものである。
【００２３】
即ち、図４において、ＦＣＢＧＡパッケージの基板２０は、配線基板２１の表面側と裏面側とを電気的に接続するスルーホール配線およびビア配線２２が形成されたものである。このパッケージ基板２０の表面側においては、スルーホール配線およびビア配線２２に接続されているパッドに例えば半田が印刷されて半田パッド２３が形成されており、裏面側には外部端子として例えば半田ボール４１が格子状に配列されたＢＧＡが形成されている。
【００２４】
上記パッケージ基板２０上に実装された半導体チップ１０は、その素子形成面に形成されているパッド群の各パッドに例えば半田が印刷されて半田バンプ１３が形成されている。この場合、上記パッド群のうちで電源パッドの少なくとも一部については、素子形成面とチップ裏面とを電気的に接続するスルーホール配線１１が形成されている。そして、チップ裏面においては、スルーホール配線１１に接続されているパッドに例えば半田が印刷されて半田バンプ１２が形成されている。
【００２５】
そして、半導体チップ１０の素子形成面の半田バンプ１３がパッケージ基板２０の表面側の半田パッド２３に対向するようにフリップチップ接続されている。このフリップチップ接続に際しては、半田バンプ１３と対向する半田パッド２３を熱で溶かして接合している。
【００２６】
一方、キャパシタ実装基板３０は、有機基板あるいはセラミックス基板３１の表面側と裏面側とを電気的に接続するスルーホール配線３２が形成されている。このキャパシタ実装基板３０の表面側の例えば中央領域には、サーマルペースト３５を挟んで例えばＣｕ板からなる放熱器３６が実装されており、この放熱器３６の周辺部には、スルーホール配線３２に接続された印刷配線（図示せず）の例えば先端部にキャパシタ（例えばチップコンデンサ）３３の電極部（図示せず）が対向して電気的に接続されるように実装されている。
【００２７】
なお、キャパシタ実装基板３０の表面側におけるキャパシタ３３の実装数や配置位置は特に限定されるものではないが、チップ１０の電源パッドに近い位置でキャパシタ３３の電極部が接続されるように配置されることが、チップ１０の電源電圧の安定化を図る上で望ましい。
【００２８】
また、キャパシタ実装基板３０の裏面側（キャパシタ非実装面側）においては、スルーホール配線３２に電気的に接続されたパッドに例えば半田が印刷されて半田パッド３４が形成されている。
【００２９】
そして、キャパシタ実装基板３０の裏面側の半田パッド３４がチップ１０の裏面の半田バンプ１２に対向するようにフリップチップ接続されている。この際、半田パッド１２と対向する半田パッド３４を熱で溶かして接合している。
【００３０】
さらに、チップ１０とパッケージ基板２０との間およびチップ１０とキャパシタ実装基板３０との間にそれぞれ接着樹脂が注入された後に硬化されることによって両者が固着されており、さらに、パッケージ基板２０上でチップ１０およびキャパシタ実装基板３０の側面およびキャパシタ３３の上面を覆うようにモールド樹脂が成型されることによって、樹脂パッケージ４０が形成されている。
【００３１】
上記したような接着樹脂による固着やモールド樹脂によって、ＦＣＢＧＡパッケージの機械的強度が確保され、外部からの機械的振動や衝撃などに対する半導体装置の信頼性の向上が図られている。
【００３２】
なお、キャパシタ実装基板３０の表面側でサーマルペースト３５を挟んで実装されているヒートスプレッダ３６の高さは特に制約を受けるものではないが、ヒートスプレッダ３６の高さがキャパシタ３３より高い方が、モールド樹脂により成型されたＦＣＢＧＡパッケージの取り扱い上の都合が良い。
【００３３】
即ち、上記実施形態のＦＣＢＧＡパッケージによれば、半導体チップ１０上にキャパシタ実装基板３０が積層された構造を有するので、ＦＣＢＧＡパッケージ基板のＢＧＡの配置やチップ１０の電源パッドの配置に制約を及ぼすことなく、キャパシタ実装基板３０上にデカップリングキャパシタ３３を配置することができる。
【００３４】
【発明の効果】
上述したように本発明の半導体装置およびそのアセンブリ方法によれば、ＦＣＢＧＡパッケージのＢＧＡの配列に変更を与えることなく、デカップリングキャパシタを半導体チップの電源パッドの近傍に配置することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置のアセンブリ方法の一例の主要な工程の一部を概略的に示す断面図。
【図２】図１と工程と並行して行われる工程を概略的に示す断面図。
【図３】図１および図２の工程に続く工程を概略的に示す断面図。
【図４】図３の工程に続く工程を概略的に示す断面図。
【図５】従来のＦＣＢＧＡパッケージを有する半導体装置の一例を概略的に示す断面図。
【符号の説明】
１０…半導体チップ、１１…スルーホール配線、１２…半田バンプ、１３…半田バンプ、２０…パッケージ基板、２１…配線基板、２２…スルーホール配線またはビア配線、２３…半田パッド、３０…キャパシタ実装基板、３１…有機基板あるいはセラミックス基板、３２…スルーホール配線、３３…キャパシタ、３４…半田パッド、３５…サーマルペースト、３６…放熱器、４０…樹脂パッケージ、４１…半田ボール。
【図１】
2004214509.tif 000003
【図２】
2004214509.tif 000004
【図３】
2004214509.tif 000005
【図４】
2004214509.tif 000006
【図５】
2004214509.tif 000007