(57)【要約】【課題】  ゲート電極同士の間に形成される絶縁膜の状態を良好にすることにより、信頼性が高い半導体装置を提供する。【解決手段】  まず、複数のゲート電極３０およびゲート絶縁膜２０、ならびに半導体基板１０それぞれの表面に沿うように絶縁膜１を形成する。次に、絶縁膜１の上に、絶縁膜１とは異なる絶縁膜２を形成する。絶縁膜１および絶縁膜２のうち最後に形成される絶縁膜Ｎの表面により構成された凹部がゲート電極３０の上表面よりも上側に位置するまで、前述の絶縁膜１を形成する工程と絶縁膜２を形成する工程とを交互に繰返す。その後、絶縁膜Ｎの上に絶縁膜Ｎ＋１を形成する。【選択図】        図４
2004214610.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に複数のゲート電極およびゲート絶縁膜の組み合わせが平行に並んで延びるように形成された半導体装置の製造方法であって、
前記複数のゲート電極およびゲート絶縁膜、ならびに前記半導体基板それぞれの表面に沿うように第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、該第１の絶縁膜とは異なる第２の絶縁膜を形成する工程とを備え、
前記第１の絶縁膜を形成する工程と前記第２の絶縁膜を形成する工程とを交互に繰返す、半導体装置の製造方法。
【請求項２】
前記第１の絶縁膜は、
Ｏ3の濃度が０〜３．０ｗｔ％であり、
Ｏ3／ＴＥＯＳのモル比が３．０以下であり、
成膜温度が４５０℃〜５５０℃であり、
成膜圧力が２６６〜７９８ｈＰａであり、かつ、
キャリアガス種が、不活性ガスであるという条件で、形成される、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の絶縁膜はＵＳＧにより構成されており、
第２の絶縁膜はＢＰＳＧ、ＰＳＧ、ＢＳＧ、およびＵＳＧからなる群より選択された１の物質により構成されている、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１の絶縁膜の膜厚は、隣接する２つの前記ゲート電極同士の間の距離の３〜５％である、請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第２の絶縁膜を形成する工程は、
Ｏ3の濃度が８．０〜１７．０ｗｔ％であり、
Ｏ3／ＴＥＯＳのモル比が３．０〜１５．０であり、
成膜温度は４５０℃〜５５０℃であり、
成膜圧力は２６６〜７９８ｈＰａであり、
ＰおよびＢのうち少なくともいずれか一方からなる不純物の総濃度は１５ｗｔ％以下であり、かつ、
キャリアガス種が、不活性ガスであるという条件で行なわれる、請求項１に記載の半導体装置の製造方法。
【請求項６】
前記第２の絶縁膜の膜厚は、隣接する２つの前記ゲート電極同士の間の距離の５〜１０％である、請求項１に記載の半導体装置の製造方法。
【請求項７】
隣接する２つの前記ゲート電極同士の間の隙間において前記第１の絶縁膜または前記第２の絶縁膜により形成される凹部が、前記ゲート電極の上表面よりも上側に達するまで、前記第１の絶縁膜を形成する工程と前記第２の絶縁膜を形成する工程とが繰返される、請求項１に記載の半導体装置の製造方法。
【請求項８】
前記第２の絶縁膜は、チャンバー内へ流入する複数種類のガスからなる反応ガスを用いて堆積され、
前記第２の絶縁膜を堆積する工程の後に、前記複数種類のガスのうち少なくとも１種類のガスは前記チャンバ内へ供給されることが停止され、かつ、前記チャンバ内の圧力が一定に保持されるように前記反応ガスとは異なるガスであって前記第２の絶縁膜の堆積のための反応を生じさせないガスが前記チャンバ内へ流入する、請求項１に記載の半導体装置の製造方法。
【請求項９】
前記第２の絶縁膜は、チャンバー内へ流入する複数種類のガスからなる反応ガスを用いて堆積され、
前記第２の絶縁膜を堆積する工程の後に、前記複数種類のガスのうち少なくとも１種類のガスは前記チャンバ内へ供給されることが停止され、かつ、前記チャンバ内の圧力が一定に保持されるように前記複数種類のガスのうちの少なくとも１種類のガスが前記チャンバ内へ流入し続ける、請求項１に記載の半導体装置の製造方法。
【請求項１０】
前記第２の絶縁膜は、チャンバー内へ流入する複数種類のガスからなる反応ガスを用いて堆積され、
前記第２の絶縁膜を堆積する工程の後に、前記複数種類のガスのうち少なくとも１種類のガスは排出用ラインを用いて前記チャンバ外へ流され、かつ、前記チャンバ内の圧力が一定に保持されるように前記反応ガスとは異なるガスであって前記第２の絶縁膜の堆積のための反応を生じさせないガスが前記チャンバ内へ流入する、請求項１に記載の半導体装置の製造方法。
【請求項１１】
前記第２の絶縁膜は、チャンバー内へ流入する複数種類のガスからなる反応ガスを用いて堆積され、
前記第２の絶縁膜を堆積する工程の後に、前記複数種類のガスのうち少なくとも１種類のガスは排出用ラインを用いて前記チャンバ外へ流され、かつ、前記チャンバ内の圧力が一定に保持されるように前記複数種類のガスのうちの少なくとも１種類のガスが前記チャンバ内へ流入し続ける、請求項１に記載の半導体装置の製造方法。
【請求項１２】
前記第１の絶縁膜を形成する工程と前記第２の絶縁膜を形成する工程とが繰返された後において、前記第１の絶縁膜および前記第２の絶縁膜のうち最後に形成された膜の上に第３の絶縁膜を形成する、請求項１に記載の半導体装置の製造方法。
【請求項１３】
前記第３の絶縁膜を形成する工程は、
成膜圧力が２６６ｈＰａ以下であり、
Ｏ3の濃度が８．０〜１７．０ｗｔ％であり、
Ｏ3／ＴＥＯＳのモル比が３．０〜１５．０であり、
成膜温度は４５０℃〜５５０℃であり、かつ
キャリアガス種は、不活性ガスであるという条件で行なわれる、請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記第３の絶縁膜の膜厚は、１．５μｍ以下である、請求項１２に記載の半導体装置の製造方法。
【請求項１５】
前記第３の絶縁膜は、ＵＳＧ膜である、請求項１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のゲート電極同士の間が絶縁膜で埋込まれる半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来より、一般に、ゲート電極とゲート電極との間が非常に狭い場合には、ゲート電極とゲート電極との間に埋め込まれる絶縁膜として、ＢＰＳＧ（Boro-Phospho-Silicate Glass）膜または高密度プラズマを用いた化学気相成長法（High-Density-Plasma Chemical Vapor Deposition；ＨＤＰＣＶＤ）により形成されたＨＤＰＣＶＤ膜が用いられている。
【０００３】
また、このＢＰＳＧ膜またはＨＤＰＣＶＤ膜が、ゲート電極同士の間に適正に埋め込まれるように、ＢＰＳＧ膜またはＨＤＰＣＶＤ膜に熱処理を施すことにより、ＢＰＳＧ膜またはＨＤＰＣＶＤ膜をリフローさせる方法が用いられている。
【０００４】
従来の半導体デバイスは、ゲート電極とゲート電極との間の距離が、０．１μｍ以上であり、ゲート電極とゲート電極との間の隙間のアスペクト比が、３以下である。また、従来の半導体デバイスは、ＢＰＳＧ膜またはＨＤＰＣＶＤ膜を堆積した後の熱処理工程において、高温処理（８５０℃以上のファーネス処理または９５０℃以上のランプアニール）を行なうことにより半導体デバイスの特性に悪影響をもたらされることがない。そのため、従来の半導体デバイスは、ゲート電極同士の間の隙間の埋込においても不良が発生することはない。つまり、従来の半導体デバイスの製造工程においては、ＢＰＳＧ膜またはＨＤＰＣＶＤ膜を堆積した後の高温処理により、ＢＰＳＧ膜またはＨＤＰＣＶＤ膜の成膜時に形成されたボイドを消失させることが可能である。
【０００５】
また、Ｏ3／ＴＥＯＳ（Tetra Ethyl Ortho Silicate)常圧ＣＶＤ反応による成膜においては、堆積される膜の下地の膜種および表面状態が、堆積される膜の特性に大きく影響する。そのため、等方的な成膜または正常な成膜を行なうためには、成膜前に、ウエットエッチ、プラズマ処理、またはアニールなどの処理を行なっている。それにより、下地の表面の改質が行なわれる。その結果、下地の状態が形成される膜に与える悪影響が軽減された状態で、下地の上にＢＰＳＧ膜またはＨＤＰＣＶＤ膜が形成される。
【特許文献１】特開２０００−２００８３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年の半導体デバイスにおいては、微細化、高密度化、および高アスペクト比化が望まれている。また、一方、近年の半導体デバイスにおいては、ＢＰＳＧなどの絶縁膜をリフローするための熱処理の低温化が望まれている。そのため、ゲート電極同士の間の隙間の埋込を良好に行なうことができない場合もある。その場合には、ゲート電極同士の間に設けられ、それぞれ別個に一のソース／ドレイン領域と他のソース／ドレイン領域とに接続されるコンタクトプラグ同士がショートする。それにより、大量のリーク電流が発生するため、トランジスタが正常に動作しないという問題が起きている。
【０００７】
たとえば、ＬＰ（Low Pressure)−ＣＶＤ法を用いて形成されたＴＥＯＳ膜、ならびに、ＳｉＨ4／Ｏ2系常圧ＣＶＤ法またはＴＥＯＳ／Ｏ3系ＣＶＤ法を用いて形成されたＢＰＳＧ膜を用いて、間隔が狭く、高アスペクト比であり、かつ、変形した形状のゲート電極同士の隙間に絶縁膜を形成する。この絶縁膜は、上部がオーバーハングしてしまうため、ゲート電極同士の隙間のカバレッジの状態が悪い。そのため、絶縁膜には、非常に大きなボイドが残ってしまう。
【０００８】
この大きなボイドを消失させるためには、絶縁膜を形成した後に、ファーネス処理を用いる場合８５０℃で１５分以上、ランプアニールを用いる場合９５０℃で３０秒以上の熱処理工程が必須になる。
【０００９】
しかしながら、前述の温度での熱処理では、サーマルバジェット（半導体装置の製造工程で半導体装置に加えられるトータルの熱容量）が非常に大きくなる。その結果、トランジスタ特性が悪化するという問題が生じる。そのため、ゲート電極同士の隙間に埋め込まれる絶縁膜の熱処理の低温化または絶縁膜のリフローレス化が必要になる。
【００１０】
ゲート電極同士の隙間に埋め込まれる絶縁膜がＢＰＳＧ膜である場合には、ＢＰＳＧの不純物濃度を高くすることにより、ＢＰＳＧ膜のリフロー特性がよくなる。そのため、ＢＰＳＧの熱処理を低温化（２０〜３０℃）することは可能である。
【００１１】
しかしながら、ＢＰＳＧ膜にコンタクトホールを開口した後にＢＰＳＧ膜に対して熱処理が行なわれる場合には、コンタクトホールがスライドすることがある。また、Ｂ（ボロン同位体10Ｂ）に起因して、半導体装置にシステムソフトエラーが発生することもある。
【００１２】
また、ＢＰＳＧ膜に含まれるＰおよびＢが異物として析出するため、後の配線工程が適正に行なわれないことがある。そのため、配線が断線するとともに、ＢＰＳＧ膜のＢおよびＰを高濃度化することのみならず、ＢＰＳＧ膜を使用することまでもが困難な場合がある。
【００１３】
また、不純物濃度が高いＢＰＳＧ膜は、低温でリフローすることが可能である。しかしながら、ＢＰＳＧ膜の熱処理（焼締め）が十分に行なわれない場合には、ＢＰＳＧ膜が露出する部分のＢＰＳＧ膜の膜質の劣化に起因して、ＢＰＳＧ膜から異物が発生する。それにより、配線が断線するため、半導体装置に不良が生じるという問題もある。
【００１４】
一方、Ｏ3／ＴＥＯＳ常圧ＣＶＤ反応により形成された絶縁膜は、上述したように、膜が堆積される下地の表面の状態（膜種、材質、汚染状況などの表面状態）によって膜質が大きく影響される。それにより、下地を親水性から疎水性へ変化させるために下地に表面処理を行なうため、ウエットエッチ、プラズマ処理、またはアニールなどの処理を施することがある。そのため、前工程からのストレージ時間を設定する必要が生じたり、工程数が増加してしまったり、また、製造ラインの運用に規制が生じてしまったりしている。
【００１５】
本発明は、上述のような問題を解決するためになされたものであり、その目的は、ゲート電極同士の間に形成される絶縁膜の状態を良好にすることにより、信頼性が高い半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１６】
本発明の半導体装置の製造方法は、半導体基板上に複数のゲート電極およびゲート絶縁膜の組み合わせが平行に並んで延びるように形成された半導体装置の製造のために用いられる。また、その製造方法は、複数のゲート電極およびゲート絶縁膜、ならびに半導体基板の表面に沿うように第１の絶縁膜を形成する工程と、第１の絶縁膜の上に、第１の絶縁膜とは異なる第２の絶縁膜を形成する工程とを備えている。また、その製造方法においては、第１の絶縁膜を形成する工程と第２の絶縁膜を形成する工程とが交互に繰返し実行される。
【発明の効果】
【００１７】
上記の製法によれば、ゲート電極同士の間に形成される絶縁膜の状態を良好にすることにより、信頼性が高い半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態の半導体装置を、図１〜図４を参照して説明する。
【００１９】
図１に示すように、本実施の形態の半導体装置の製造方法においては、まず、半導体基板１０の上にゲート絶縁膜２０を形成する。次に、ゲート絶縁膜２０の上にゲート電極３０を形成する。その後、半導体基板１０の表面、ゲート絶縁膜２０の側面、ならびに、ゲート電極３０の側面および上表面それぞれに沿うように絶縁膜１を形成する。それにより、図１に示す構造が得られる。絶縁膜１を形成する工程においては、化学気相反応および表面反応を利用して、ＵＳＧ（Un-doped Silicate Glass）からなる絶縁膜１を、ゲート電極３０とゲート電極３０との間の距離の３〜５％の膜厚で堆積させる。
【００２０】
この絶縁膜１を形成する工程（プレデポジション）を行なう目的は、下地である半導体基板１０の表面、ゲート絶縁膜２０の側面、ならびに、ゲート電極３０の側面および上表面を改質することである。そのため、低濃度のＯ3を含む雰囲気で絶縁膜１を形成することが効果的である。
【００２１】
また、絶縁膜１をゲート電極３０とゲート電極３０との間の距離の５％以上の膜厚に形成すると、ゲート電極３０同士の間に形成される絶縁膜１の形状は、オーバーハング形状となってしまう。さらに、ゲート間絶縁膜がオーバーハング形状となってしまうと、その後の成膜ステップにおいて、ゲート電極３０同士の間に形成される絶縁膜２に確実にボイドが形成されてしまう。そのため、絶縁膜１の膜厚は、ゲート電極３０同士の間の距離の３〜５％の範囲であることが望ましい。
【００２２】
なお、絶縁膜１の詳細な成膜条件は以下に示すとおりである。
【００２３】
成膜の雰囲気中のオゾン（Ｏ3）濃度は、０〜３ｗｔ％である。また、Ｏ3／ＴＥＯＳのモル比は、０〜３．０である。成膜温度は、４５０℃〜５５０℃である。成膜圧力は、２００〜６００Ｔｏｒｒ（２６６〜７９８ｈＰａ）である。キャリアガス種は、不活性ガスの一例としてのＨｅ／Ｎ2混合ガスが用いられる。
【００２４】
前述の絶縁膜１を形成した後、図２に示すように、絶縁膜１の表面に沿うように絶縁膜２を形成する工程（メインデポジション）を行なう。絶縁膜２を成膜するときには、絶縁膜１の成膜の場合とは異なり、成膜雰囲気中のオゾン（Ｏ3）濃度を８．０〜１７．０ｗｔ％に変更する。オゾン（Ｏ3）濃度の条件を変更するのは、下地の表面または表面近傍において、分子量の大きい中間生成物（Precursor）を形成するためである。これにより、分子量の大きい中間生成物は、流動性があるため、絶縁膜１の上に形成される絶縁膜２が、ゲート電極３０の上側部の近傍でオーバーハングしない。
【００２５】
なお、絶縁膜２は、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、またはＵＳＧからなる。また、絶縁膜２の成膜条件は、次に示すとおりである。
【００２６】
成膜温度は、４５０℃〜５５０℃である。成膜圧力は、２００〜６００Ｔｏｒｒ（２６６〜７９８ｈＰａ）である。ＰおよびＢのうち少なくともいずれか一方からなる不純物の総濃度は、１５ｗｔ％以下である。また、Ｏ3／ＴＥＯＳモル比は、３．０〜１５．０である。キャリアガス種は、不活性ガスの一例としてのＨｅガスまたはＨｅ／Ｎ2混合ガスが用いられる。また、絶縁膜２の膜厚は、ゲート電極３０同士の間の距離の５〜１０％である。
【００２７】
なお、絶縁膜２の成膜時には、絶縁膜２を形成するための反応ガスとしてのＴＥＯＳ、ＴＥＢ（Triethyl Borate：（Ｃ2Ｈ5Ｏ）3Ｂ）、ＴＥＰＯ（Triethyl Phosphate：（Ｃ2Ｈ5Ｏ）3ＰＯ）、およびＯ3などのガスを反応室内に供給する。
【００２８】
さらに、絶縁膜２の成膜ステップが完了した後には、絶縁膜２の堆積のための反応ガスの供給を停止するとともに、反応室内の圧力を一定に保つために、反応室内にはＯ3ではなくＯ2を送るようにする。それにともなって、ＴＥＯＳ以外のＴＥＢまたはＴＥＰＯなどのガスをベントライン（排出用ライン）を使用して反応室以外へ流すか、または、それらのガス（ＴＥＢまたはＴＥＰＯ）の供給をストップする。
【００２９】
また、前述のステップの別な態様として、反応室内の圧力を一定に保つために、Ｏ3を反応室内に連続的に送り続けるとともに、ＴＥＯＳ、ＴＥＢ、およびＴＥＰＯガスをベントラインに流してもよい。なお、この手法の場合、ＴＥＢおよびＴＥＰＯガスの反応室への供給をストップしてもよい。
【００３０】
このステップにおいては、連続的なメインデポジションを一時中断することにより、絶縁膜２が下地に吸着した後、吸着面に沿って絶縁膜２が自己平坦化（表面マイグレーション）される。この自己平坦化を十分に行なうためには、メインデポジションを１５秒以上中断することが必要である。
【００３１】
上述のプリデポジションおよびメインデポジションのステップをゲート電極３０同士の間が完全にボイドフリーで埋込まれるまで繰返す。すなわち、絶縁膜２の表面により形成される凹部の底面が、ゲート電極３０の上表面よりも高い位置になるまで、絶縁膜１および絶縁膜２を形成する工程を交互に繰返す。それにより、図３に示すように、絶縁膜Ｎ−１の上に絶縁膜Ｎを形成する。なお、Ｎは自然数である。
【００３２】
また、図３および次に説明する図４には、絶縁膜２の上に絶縁膜Ｎ−１が形成されているが、図の描写上の制限から、そのように記載したにすぎず、ゲート電極３０の幅と絶縁膜１および絶縁膜２の膜厚との関係により、絶縁膜２と絶縁膜Ｎ−１との間には、さらに、何層か絶縁膜が含まれていてもよい。
【００３３】
最後に、ゲート電極３０同士の間の埋込が完全に終了した後に、次に示す条件で、図４に示すように、絶縁膜Ｎの上に、膜厚が１．５μｍ以下のＵＳＧ（Un-doped Silicate Glass）からなる絶縁膜Ｎ＋１の成膜を行なう。
【００３４】
成膜圧力は、成膜レートが大きくなるように、２００Ｔｏｒｒ（２６６ｈＰａ）以下である。成膜温度、Ｏ3の濃度、キャリアガス種（不活性ガスの一例としてのＨｅ／Ｎ2混合ガス）、およびＯ3／ＴＥＯＳのモル比については絶縁膜２の成膜条件と同じである。
【００３５】
上記のような本実施の形態の半導体装置の製造方法によれば、プリデポジションおよびメインデポジションを繰返すことにより、次のような効果がある。ゲート電極３０同士の間が狭い場合においても、ゲート電極３０同士の間に良好に絶縁膜の埋込を行なうことができる。また、上記の製造方法によれば、絶縁膜１および２の形成工程においてリフローレスなので、半導体装置の製造工程のサーマルバジェットを抑制することができるため、半導体装置の性能を向上させることができる。
【００３６】
また、下地の表面改質のためのウエットエッチ、プラズマ処理、またはアニールなどの工程が不用であるため、製造工程数を低減することができる。また、最終デポジション膜をＵＳＧ膜にすることにより、ＢＰＳＧに特有の熱処理後の巨大異物（チップキラー異物）の発生を抑制することができる。そのため、後工程において、巨大異物に起因した不良が発生する確率を低減することができるため、半導体装置の歩留りを向上することが可能となる。
【００３７】
またさらに、上記の製造方法によれば、Ｂなどの不純物の使用量を削減することにより、Ｂ（ボロン同位体10Ｂ）などの不純物に起因したシステムのソフトエラーを低減することができる。その結果、半導体装置の歩留まりおよび品質を向上することが可能となる。
【００３８】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００３９】
【図１】実施の形態の半導体装置の製造方法を説明するための図である。
【図２】実施の形態の半導体装置の製造方法を説明するための図である。
【図３】実施の形態の半導体装置の製造方法を説明するための図である。
【図４】実施の形態の半導体装置の製造方法を説明するための図である。
【符号の説明】
【００４０】
１，２，Ｎ−１，Ｎ，Ｎ＋１  絶縁膜、１０  半導体基板、２０  ゲート絶縁膜、３０  ゲート電極。
【図１】
2004214610.tif 000003
【図２】
2004214610.tif 000004
【図３】
2004214610.tif 000005
【図４】
2004214610.tif 000006