(57)【要約】【課題】配置配線後において簡便且つ確実に電源電圧強化が可能であり、安定して動作可能な信頼性の高い半導体集積回路装置を得ること。【解決手段】半導体基板上に、単位セル長を有するセル１２が配列された複数のセル行と、外部からの異なる電位を自装置内部に与える二種類の電位配線パターン５，６と、二種類の電位配線パターン５、６から前記セル行と平行な方向に延在して配置された二種類の複数の電位配線１０、１１とを備え、前記二種類の電位配線１０、１１が単位セル長の間隔で交互に配置され、各セル１２が前記二種類の電位配線１０、１１に接続されてなる半導体集積回路装置において、隣り合う同一種の電位配線間を接続する強化用フィラーセル１を具備する。【選択図】      図２
2004186417.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、
単位セル長を有するセルが配列された複数のセル行と、
外部からの異なる電位を自装置内部に与える二種類の電位配線パターンと、
前記二種類の電位配線パターンから前記セル行と平行な方向に延在して配置された二種類の複数の電位配線とを備え、
前記二種類の電位配線が単位セル長の間隔で交互に配置され、各セルが前記二種類の電位配線に接続されてなる半導体集積回路装置において、
隣り合う同一種の電位配線間を接続する強化用フィラーセルを具備することを特徴とする半導体集積回路装置。
【請求項２】
前記強化用フィラーセルが配置配線後に配置されてなることを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
前記二種類の電位配線は、電源電位線と接地電位線であることを特徴とする請求項１または２に記載の半導体集積回路装置。
【請求項４】
前記強化用フィラーセルがデカップリングＭＯＳキャパシタを具備することを特徴とする請求項１〜３のいずれか一つに記載の半導体集積回路装置。
【請求項５】
前記セル行方向に配置された複数の強化用フィラーセル同士の間、および／または前記電位配線パターンと前記強化用フィラーセルとの間に前記電位配線よりも幅広な強化用配線をさらに具備することを特徴とする請求項１〜４のいずれか一つに記載の半導体集積回路装置。
【請求項６】
前記強化用フィラーセルは、アルミニウム配線と、該アルミニウム配線の両端を前記同一種の電位配線に接続する一対の接続部材とを備えてなることを特徴とする請求項１〜５のいずれか一つに記載の半導体集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路装置に関するものであり、特に電源電圧強化がなされた半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
一般に半導体集積回路装置は、外部から電源が供給されることによって所望の動作を実現する。この電源は、電源配線パターンによって供給するのが通常である。この配線パターンの設計は、自動配置配線技術によって行われている。
【０００３】
従来、配置配線（Ｐ＆Ｒ：Ｐｌａｃｅ  Ａｎｄ  Ｒｏｕｔｅ）では、マクロセルの配置およびこれらのマクロセルを接続する信号配線を行う前に、予め電源配線を行う。そして、配線済みの電源Ａｌ配線領域を考慮したうえで、マクロセルの配置及び信号配線を行う。そして、電源配線時においては、電源配線幅を見積もり、決定するために電圧降下や電圧値、電流値等の詳細なシミュレーションを行う。
【０００４】
【特許文献１】
特開平９−１９９６０１号公報（第３頁）
【０００５】
【発明が解決しようとする課題】
しかしながら、詳細配線後における電圧降下や電圧値、電流値等の値は、信号線実配線の配線状態により電源配線時のシミュレーション結果に対して若干のずれが生じるため、詳細配線前、すなわち電源配線時に詳細な電源配線幅を見積もり、決定することは困難である。
【０００６】
また、チップ面積の削減や低消費電力化を考慮した場合には、マクロセル配置前、すなわちフロアプラン検討段階においては、電源Ａｌ配線の数を極力削減し、マクロセル配置面積や配線面積を確保する方向にある。したがって、マクロセル配置前に詳細な電源配線幅や配置配線幅を見積もり、決定することは困難である。
【０００７】
したがって、詳細配置配線後における電圧降下などの値が、電源配線時のシミュレーション結果に対してずれが生じた場合、詳細配置配線後に、このずれを修正して電源強化することが必要となる。
【０００８】
しかしながら、詳細配置配線後に、チップ内のストライプ状に配置された配線状態を変更することは、時間も手間もかかり困難であり、また、作業フローのＴＡＴ（Ｔｕｒｎ  ａｒｏｕｎｄ  ｔｉｍｅ）の削減の妨げにもなる。また、上記のように電源Ａｌ配線の数を削減することにより、配線形成時の化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程における形状不良が増加し、歩留まりが低下する恐れもある。これらの問題は接地配線においても同様である。
【０００９】
したがって、この発明は上述のような課題を解決するためになされたもので、簡便且つ確実に電源強化が可能であり、安定して動作可能な信頼性の高い半導体集積回路装置およびその製造方法を得ることを目的とする。
【００１０】
【課題を解決するための手段】
以上の目的を達成する本発明に係る半導体集積回路装置は、半導体基板上に、単位セル長を有するセルが配列された複数のセル行と、外部からの異なる電位を自装置内部に与える二種類の電位配線パターンと、二種類の電位配線パターンからセル行と平行な方向に延在して配置された二種類の複数の電位配線とを備え、二種類の電位配線が単位セル長の間隔で交互に配置され、各セルが二種類の電位配線に接続されてなる半導体集積回路装置において、隣り合う同一種の電位配線間を接続する強化用フィラーセルを具備することを特徴とする。
【００１１】
以上のように構成された半導体集積回路装置においては、強化用フィラーセルを有することにより、隣り合う同一種の電位配線間が、通常の電位配線と強化用フィラーセルとにより接続される。これにより、この半導体集積回路装置においては電源電圧強化が図られ、安定して動作する高い信頼性を有する半導体集積回路装置が実現される。
【００１２】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる半導体集積回路装置の好適な実施の形態を詳細に説明する。
【００１３】
実施の形態１．
実施の形態１では、本発明における電源線の強化について説明する。図１は、この発明の実施の形態１である半導体集積回路装置の配置配線構成を平面図で示したものである。また、図１における部分Ａは、同図に示した半導体集積回路装置の構成の中で電圧降下が大きな部分であり、図２はこの部分の要部拡大図である。
【００１４】
図１及び図２に示すように、この半導体集積回路装置においては、半導体基板の外周縁部に、リング形状に形成された電位配線パターンである環状電源線５および環状接地線６がそれぞれ配線されている。環状電源線５および環状接地線６は、その一部において電源パッド７および接地パッド８に接続しており、所定の電位が供給される。
【００１５】
そして、リング形状に配置された環状電源線５および環状接地線６の内側部分には、マクロセル配置領域９が設けられている。このマクロセル配置領域９には、複数のマクロセル１２が縦横に配列され、マクロセル１２に所定の電位を供給する電源線１０および接地線１１がマクロセル行の上を通りかつマクロセルと平行方向及び垂直方向に複数設けられている。これらの電源線１０および接地線１１は金属配線、例えばＡｌ配線で形成される。
【００１６】
各マクロセル１２には、電源線１０および接地線１１がそれぞれ接続され、マクロセル１２に電位を供給できるようになされている。すなわち、各マクロセル１２には、電源パッド７および接地パッド８から、環状電源線５および環状接地線６、電源線１０および接地線１１を介して所定の電位が供給される。
【００１７】
そして、この半導体集積回路装置においては、図２に示すように隣り合う電源線１０同士は、電源線強化用フィラーセル１により接続されている。これにより、この半導体集積回路装置においては電源線１０の補強が図られ、電源電圧強化がなされている。すなわち、詳細配線後における電源配線時のシミュレーション結果に対しての電圧降下や電圧値、電流値等のずれを修正し、補強がなされている。そして、このような電源電圧強化により半導体集積回路の動作が安定するため、高い信頼性を有する半導体集積回路装置が実現されている。
【００１８】
ここで、電源線１０と接地線１１とは単位セル長、すなわちマクロセルのセル長の間隔で交互に配置されているため、隣り合う電源線１０同士の間隔は、単位セル長の２倍とされている。したがって、電源線強化用フィラーセル１のセル長が、単位セル長とされた場合には電源線１０同士を接続することができない。
【００１９】
そこで、この半導体集積回路装置においては、電源線強化用フィラーセル１のセル長Ｈ１は隣り合う電源線１０同士の間隔と同じく単位セル長の２倍とされている。これにより、電源線強化用フィラーセル１をマクロセル同士の間の任意の隙間に、通常行うフィラーセル配置作業と同様にして配置することで電源線１０同士の間を接続して導通させることができ、任意の部分の電源電圧強化を図ることができる。
【００２０】
図３は、本発明において用いた電源線強化用フィラーセル１の概略構成を示した断面図である。電源線強化用フィラーセル１は、図３に示すようにセル内配線であるアルミニウム配線２１と、該アルミニウム配線２１の両端を前記電源線１０に接続する一対の接続部材であるＶＤＤピン２２とを備えてなるものである。
【００２１】
このように、電源線強化用フィラーセル１は、単位セル長の２倍のセル長を有し、且つ両端にＶＤＤピン２２を有することにより、電源線１０同士の間に配置されると同時に該電源線１０に対して自動的に配線される。
【００２２】
また、電源線強化用フィラーセル１は、配置配線終了後の電圧降下シミュレーション後に配置することができる。したがって、マクロセル配置使用率が高い構成の場合においても、空いているマクロセル間の隙間のうち好適な場所を適宜選択して配置することが可能であり、マクロセル間の隙間を有効に活用することができる。
【００２３】
したがって、この半導体集積回路装置は上述した構成とされることにより、詳細配置配線後に上述したような電源線強化用フィラーセル１を自動配置することで簡便且つ確実に電源線１０の補強が図られ、安定して動作する高い信頼性を有する半導体集積回路装置が実現されている。
【００２４】
実施の形態２．
つぎに、この発明の実施の形態２について説明する。実施の形態２では、本発明における接地線の強化について説明する。
【００２５】
この半導体集積回路装置においては、図２に示すように隣り合う接地線１１同士は、接地線強化用フィラーセル２により接続されている。これにより、この半導体集積回路装置においては接地線１１の補強が図られ、電源電圧強化がなされている。すなわち、詳細配線後における電源配線時のシミュレーション結果に対しての電圧降下や電圧値、電流値等のずれを修正し、補強がなされている。そして、このような電源電圧強化により半導体集積回路の動作が安定するため、高い信頼性を有する半導体集積回路装置が実現されている。
【００２６】
上述したように、電源線１０と接地線１１とは単位セル長、すなわちマクロセルのセル長の間隔で交互に配置されているため、隣り合う接地線１１同士の間隔は、単位セル長の２倍とされている。したがって、接地線強化用フィラーセル２のセル長が、単位セル長とされた場合には接地線１１同士を接続することができない。
【００２７】
そこで、この半導体集積回路装置においては、接地線強化用フィラーセル２のセル長Ｈ２は、上述した電源線強化用フィラーセル１と同様に、隣り合う接地線１１同士の間隔と等しい単位セル長の２倍とされている。これにより、接地線強化用フィラーセル２をマクロセル同士の間の任意の隙間に、通常行うフィラーセル配置作業と同様にして配置することで、接地線１１同士を接続して導通させることができ、任意の部分の電源電圧強化を図ることができる。
【００２８】
図４は、本発明において用いた接地線強化用フィラーセル２の概略構成を示した断面図である。接地線強化用フィラーセル２は、図４に示すようにセル内配線であるアルミニウム配線３１と、該アルミニウム配線３１の両端を前記接地線１１に接続する一対の接続部材であるＧＮＤピン３２とを備えてなるものである。
【００２９】
このように、接地線強化用フィラーセル２は、単位セル長の２倍のセル長を有し、且つ両端にＧＮＤピン３２を有することにより、接地線１１同士の間に配置されると同時に該電源線１０に対して自動的に配線される。
【００３０】
したがって、この半導体集積回路装置は上述した構成とされることにより、詳細配置配線後に上述したような接地線強化用フィラーセル２を自動配置することで簡便且つ確実に電源線１０の補強が図られ、安定して動作する高い信頼性を有する半導体集積回路装置が実現されている。
【００３１】
実施の形態３．
つぎに、この発明の実施の形態３について説明する。図５に、デカップリングＭＯＳキャパシタを備えて構成された電源線強化用フィラーセル４０を示す。電源線強化用フィラーセル４０は、上述した電源線強化用フィラーセル１の内部に２つのカップリングＭＯＳキャパシタが追加されたものである。
【００３２】
この電源線強化用フィラーセル４０は、カップリングＭＯＳキャパシタを備えることにより電源配線間に生じる電源変動を抑制する効果を兼ね備え、電源変動や電源の障害による半導体集積回路装置の誤動作を未然に防止することができる。すなわち、電源線強化用フィラーセル４０を半導体集積回路装置に用いることにより、より安定した信頼性の高い動作を実現できる。
【００３３】
したがって、この電源線強化用フィラーセル４０を上述した第１の実施の形態と同様に自動配置することにより、電源電圧強化を行うとともに半導体集積回路の動作の安定化を図ることができ、信頼性の高い半導体集積回路装置を実現できる。
【００３４】
実施の形態４．
つぎに、この発明の実施の形態４について説明する。マクロセル行方向に配置された隣り合う複数の強化用フィラーセル１同士の間は、基本的には電源線１０により接続されている。そして、本発明にかかる半導体集積回路装置においては、マクロセル行方向に配置された隣り合う２つの強化用フィラーセル１同士の間は、通常の電源線１０の他に該電源線１０よりも幅広な強化用配線３により接続されている。
【００３５】
このように強化用フィラーセル１同士の間を、通常の電源線１０の他に該電源線１０よりも幅広な強化用配線３を用いて接続することにより、電源線強化用フィラーセル１同士の間の接続をより確実なものとすることができ、電源電圧強化を図ることができる。すなわち、この半導体集積回路装置では、上述した電源線強化用フィラーセル１に加えて強化用配線３を備えることにより、さらなる電源電圧強化を図ることができ、より信頼性の高い半導体集積回路装置を実現することができる。
【００３６】
また、この半導体集積回路装置では、図２に示すように環状電源線５と電源線強化用フィラーセル１との間も電源線１０よりも幅広な強化用配線３により接続されている。これにより、環状電源線５と電源線強化用フィラーセル１との間の接続がより確実なものとされ、さらなる電源電圧強化が図られている。
【００３７】
このような強化用配線３は、各電源線強化用フィラーセル１配置後に配線配置における自動配線機能により自動配線することができるため、簡便且つ確実に配線することができる。
【００３８】
また、このような配線の強化は接地線強化用フィラーセル２についても同様に行うことが可能である。例えば、図２に示すように環状接地線６と接地線強化用フィラーセル２との間を通常の接地線１１よりも幅広な強化用配線４により接続することができる。これにより、環状接地線６と接地線強化用フィラーセル２との間の接続をより確実なものとして、さらなる電源電圧強化を図ることができる。
【００３９】
なお、上述した強化用配線は、必ずしも隣り合う複数の強化用フィラーセル１同士の間と、環状電源線５と電源線強化用フィラーセル１との間との両方において配置される必要はない。配線構造などの諸条件により、どちらか一方のみに配置しても良い。
【００４０】
実施の形態５．
つぎに、上述した電源線強化用フィラーセル１や接地線強化用フィラーセル２による電源電圧強化をおこなった場合の他の効果について説明する。
【００４１】
各配置配線層においては、配置配線後、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により平坦化を行う。しかしながら、研磨面、すなわち各配置配線層においてマクロセル配置領域９内の金属配線の配置が少ない場合など、配置配線後においてＡｌ占有率の少ない部分が存在すると部分的にへこみが生じるなど良好な平坦度を得ることができず、高精度の平坦化加工を行うことができない。そこで、従来では、Ａｌ占有率の少ない部分にＣＭＰダミーＡｌを配置しなくてはならなかった。
【００４２】
しかしながら、この半導体集積回路装置では、電源線強化用フィラーセル１や接地線強化用フィラーセル２がセル内配線としてＡｌ配線を有しているため、配置配線後において電源線強化用フィラーセル１や接地線強化用フィラーセル２を配置することにより各配置配線層のＡｌ占有率を高くすることができる。
【００４３】
したがって、配置配線後においてＡｌ占有率の少ない部分に電源線強化用フィラーセル１や接地線強化用フィラーセル２を配置することにより、電源電圧強化を行うとともに各配置配線層のＡｌ占有率を高くすることができ、これにより、良好な平坦化加工を行うことが可能となり、高品質な半導体集積回路装置を実現することができる。
【００４４】
【発明の効果】
以上説明したように、この発明によれば、隣り合う同一種の電位配線間を通常の電位配線と強化用フィラーセルとにより接続するため、半導体集積回路における電源電圧強化が簡便且つ確実に実現でき、安定して動作する高い信頼性を有する半導体集積回路装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１である半導体集積回路装置の配置配線構成を示す平面図である。
【図２】図１における部分Ａの一部を拡大して示す要部拡大図である。
【図３】電源線強化用フィラーセルの構成を示す平面図である。
【図４】接地線強化用フィラーセルの構成を示す平面図である。
【図５】デカップリングＭＯＳキャパシタを備えた電源線強化用フィラーセルの構成を示す平面図である。
【符号の説明】
１  電源線強化用フィラーセル、２  接地線強化用フィラーセル、３  強化用配線、４  強化用配線、５  環状電源線、６  環状接地線、７  電極パッド、８  接地パッド、９  マクロセル配置領域、１０  電源線、１１  接地線、１２  マクロセル。
【図１】
2004186417.tif 000003
【図２】
2004186417.tif 000004
【図３】
2004186417.tif 000005
【図４】
2004186417.tif 000006
【図５】
2004186417.tif 000007