(57)【要約】【課題】位相変調と振幅変調を行なう機能を有する携帯電話器のような無線通信装置において、送信波形の変調精度およびスペクトラル・リグロースを向上させるとともに受信周波数帯へ及ぶノイズを充分に抑制することができるようにする。【解決手段】ポーラーループ方式の無線通信装置において、振幅制御ループを構成する振幅検出回路（１５０）から電力増幅回路（２１０）までのフォワードパス上に、可変利得増幅回路（ＩＶＧＡ）と、振幅制御ループの周波数帯域を与えるループフィルタの特性を通常動作時の次数よりも低次数のフィルタの特性に切り替え可能な切替え手段（ＬＰＦ２，ＬＰＦ３，ＳＷ２）とを設け、ループフィルタの特性を低次数のフィルタの特性に切り替えた状態で動作させて電力増幅回路の出力を測定して振幅制御ループのゲインのばらつきを求め、その結果に基づいて可変利得増幅回路の出力制御信号に対するゲイン特性を補正するデータをベースバンドＬＳＩ内の不揮発性メモリに格納するようにした。【選択図】　図１
2004007445.tif 000002
【特許請求の範囲】
【請求項１】
送信用発振器から出力される搬送波の位相を制御する位相制御ループと、電力増幅回路から出力される送信出力信号の振幅を制御する振幅制御ループと、送信出力レベル検出手段から振幅検出回路までのフィードバックパス上に設けられる第１の可変利得増幅回路と、前記振幅検出回路から電力増幅回路までのフォワードパス上に設けられる第２の可変利得増幅回路と、前記振幅ループのゲインばらつきおよび前記電力増幅回路のばらつきを補正するように前記第１の可変利得増幅回路および第２の可変利得増幅回路の出力制御信号に対する利得特性を変化させるためのデータを格納する不揮発性メモリとを備えている無線通信装置。
【請求項２】
送信データに応じたＩ，Ｑ信号を生成して出力するベースバンド回路とを含む変調用半導体集積回路、
搬送波を発生する送信用発振回路と、
前記送信用発振器から出力される搬送波を増幅する電力増幅回路と、
前記電力増幅回路から出力される信号のレベルを検出する送信出力レベル検出手段とからなり、上記変調用半導体集積回路は、
前記Ｉ，Ｑ信号で所定の周波数の発振信号を変調する直交変調回路と、前記送信用発振器から出力される搬送波の位相を制御する位相制御ループと、電力増幅回路から出力される送信出力信号の振幅を制御する振幅制御ループと、前記送信出力レベル検出手段から振幅検出回路までのフィードバックパス上に設けられる第１の可変利得増幅回路と、前記振幅検出回路から電力増幅回路までのフォワードパス上に設けられる第２の可変利得増幅回路と、により構成され、
前記ベースバンド回路には、前記振幅ループのゲインばらつきおよび前記電力増幅回路のばらつきを補正するように前記第１の可変利得増幅回路および第２の可変利得増幅回路の出力制御信号に対する利得特性を変化させるための補正データを格納する不揮発性メモリが前記ベースバンド回路に設けられている無線通信装置。
【請求項３】
前記変調用半導体集積回路には前記補正データを保持するレジスタが設けられ、動作開始時に前記不揮発性メモリから前記補正データが読み出されて前記ベースバンド回路から前記変調用半導体集積回路に送られて前記レジスタに設定されるように構成されている請求項２に記載の無線通信装置。
【請求項４】
送信用発振器から出力される搬送波の位相を制御する位相制御ループと、電力増幅回路から出力される送信出力信号の振幅を制御する振幅制御ループと、送信出力レベル検出手段から振幅検出回路までのフィードバックパス上に設けられた第１の可変利得増幅回路と、前記振幅検出回路から電力増幅回路までのフォワードパス上に設けられた第２の可変利得増幅回路と、を備え、
出力制御信号に基づいて電力増幅回路の出力電力を増加させるときは前記第１の可変利得増幅回路の利得を減少させ、電力増幅回路の出力電力を増加させるときは前記第１の可変利得増幅回路の利得を増加させるとともに、前記第２の可変利得増幅回路の利得を前記第１の可変利得増幅回路の利得と逆方向に制御し、電力増幅回路の出力制御信号に対する出力電力の特性がばらつきを有する場合には前記第２の可変利得増幅回路の利得特性を変化させて前記ばらつきを補正するようにした無線通信装置。
【請求項５】
前記ばらつきを補正するための補正データを保持するレジスタと、該レジスタに設定されている補正データに基づいて前記第１の可変利得増幅回路のバイアス電流を生成する利得制御回路とが設けられている請求項４に記載の無線通信装置。
【請求項６】
前記レジスタに保持される補正データには、前記振幅ループのゲインのずれを補正するための情報が含まれている請求項４または５に記載の無線通信装置。
【請求項７】
前記レジスタに保持される補正データには、前記第２の可変利得増幅回路の前記出力制御信号に対する利得特性の傾きを補正するデータと、前記第２の可変利得増幅回路の前記出力制御信号に対する利得特性のゲインオフセットを補正するためのデータとが含まれる請求項４〜６のいずれかに記載の無線通信装置。
【請求項８】
送信用発振器から出力される搬送波の位相を制御する位相制御ループと、電力増幅回路から出力される送信出力信号の振幅を制御する振幅制御ループとを有するポーラーループ方式の無線通信装置を構成する通信用半導体集積回路であって、
送信出力レベル検出手段から振幅検出回路までのフィードバックパス上に設けられる第１の可変利得増幅回路と、前記振幅検出回路から電力増幅回路までのフォワードパス上に設けられる第２の可変利得増幅回路と、前記振幅ループのゲインばらつきおよび前記電力増幅回路のばらつきを補正するように前記第１の可変利得増幅回路および第２の可変利得増幅回路の出力制御信号に対する利得特性を変化させるためのデータを再設定可能なレジスタを備えている通信用半導体集積回路。
【請求項９】
位相変調と振幅変調を行なう変調回路と、該変調回路で変調された信号の位相成分を検出する位相検出回路と、前記変調回路で変調された信号の振幅成分を検出する振幅検出回路と、送信信号を電力増幅して出力する電力増幅回路と、該電力増幅回路の出力レベルに応じた信号を前記振幅検出回路に帰還させるフィードバック経路と、前記振幅検出回路と前記電力増幅回路との間のフォワード経路上に設けられ振幅制御ための制御電圧を発生する可変利得増幅回路と、前記フィードバック経路と前記のフォワード経路とからなる振幅制御ループの周波数帯域を与えるループフィルタと、前記ループフィルタの特性を通常動作時の次数よりも低い次数の特性に切替え可能な切替え手段とを有する送信器。
【請求項１０】
送信用発振器からの搬送波の位相を制御するための位相制御ループと、電力増幅回路からの出力の振幅を制御するための振幅制御ループと、振幅検出回路から電力増幅回路へのフォワード経路上に設けられた利得可変増幅回路と、前記振幅制御ループのループ次数を切り替えるための選択可能手段とを備えた送信器におけるゲインばらつきを補正する方法であって、
前記選択可能手段によってループ次数を通常動作時のループ次数未満に設定することにより、振幅制御ループのゲインばらつきを評価するステップと、
評価の結果に基づいてゲインばらつきを補正するステップとを含む補正方法。
【請求項１１】
搬送波を変調するための装置であって、変調信号を生成する変調手段を備え前記変調を制御するためのループと、搬送波に変調をかけるため前記変調手段に変調信号を与えるフォワード経路と、前記変調手段に変調搬送波を戻すフィードバック経路とを備え、前記ループがタイプＩおよびタイプＩＩのモードで動作することができる変調装置。
【請求項１２】
前記フォワード経路は、ループのモードを選択するために再構成可能にされている請求項１１に記載の変調装置。
【請求項１３】
前記フォワード経路は、ループのモードを選択するために再構成可能なループフィルタ手段を備える請求項１１または１２に記載の変調装置。
【請求項１４】
前記ループが第１および第２の積分回路を備え、ループをタイプＩＩのモードからタイプＩのモードへ転換させるために、第１の積分回路を選択的に使用禁止状態にすることができ、かつ、選択的に増幅回路に変換することができる請求項１１、１２または１３に記載の変調装置。
【請求項１５】
前記第１の積分回路は、ループをタイプＩＩのモードからタイプＩのモードへ転換させるための、選択的に使用禁止状態にすることができ、かつ、選択的に増幅回路に変換することができる容量素子を備える請求項１４に記載の変調装置。
【請求項１６】
タイプＩおよびタイプＩＩのモードを有し、搬送波に作用する変調手段と増幅手段とにそれぞれ結合されたフォワード経路およびフィードバック経路を備え、前記フォワード経路およびフィードバック経路の各々は共通の利得制御信号に互いに相反して応答するようになされたループフィルタとループアンプとを備えている、送信器に使用される振幅変調ループの補正方法であって、ループをタイプＩのモードに設定するステップと、前記共通利得制御信号の変化に応答して増幅手段の出力を記録するステップと、前記ループのタイプＩＩの動作のための補正情報として使用することができるよう前記記録した応答を補正するステップとを含む振幅変調ループの補正方法。
【請求項１７】
搬送波に作用する変調手段と増幅手段とにそれぞれ結合されたフォワード経路およびフィードバック経路を備え、前記フォワード経路およびフィードバック経路の各々は共通の利得制御信号に互いに相反して応答するように構成された増幅手段をそれぞれ備え、一方のループアンプが補正ゲイン・オフセットを有し、送信器に使用される振幅変調ループを補正する方法であって、フォワード経路に所定の試験変調を導入するステップと、前記試験変調の異なる周波数における前記増幅手段の出力の側帯波振幅を比較することによって、ループ動作におけるオフセットの補正効果を評価するステップとを含む振幅変調ループの補正方法。
【請求項１８】
一方のループアンプが補正ゲイン・オフセットを有し、かつ、フォワード経路に所定の試験変調を導入するステップと、前記試験変調の異なる周波数における増幅手段の出力の側帯波振幅を比較することにより、オフセットの補正効果を評価するステップとをさらに含む請求項１６に記載の振幅変調ループの補正方法。
【請求項１９】
前記オフセットを調整するステップと、前記比較が所望の結果を達成するまで前記評価を実施するステップとをさらに含む請求項１７または１８に記載の振幅変調ループの補正方法。
【請求項２０】
前記試験変調が、所定の振幅および周波数の方形波を使用して生成される請求項１７、１８または１９に記載の振幅変調ループの補正方法。
【請求項２１】
増幅手段に直接制御信号を印加するステップと、直接制御信号による増幅手段の出力を評価するステップと、前記ループ・アンプの少なくとも一方の動作を調整することによって増幅手段の動作を制御するべく前記評価を使用するステップとをさらに含む請求項１６から２０のいずれか１項に記載の振幅変調ループの補正方法。
【請求項２２】
直接制御信号に応じた評価を使用して、前記増幅手段の一方に入力される共通利得制御信号に適用すべき係数を決定し、変調手段が動作している間、ループ帯域幅を実質的に一定に維持するように前記係数を演繹する請求項２１に記載の振幅変調ループの補正方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波電力増幅回路のパワーコントロール信号による出力電力の制御性の向上および振幅制御ループのゲインばらつきによる特性の変動またばらつきを補正する技術に関し、特に位相検出回路と振幅検出回路を内蔵する通信用半導体集積回路および通信用半導体集積回路を組み込んだ携帯電話機のような無線通信装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
従来、携帯電話機のような無線通信装置（移動体通信装置）の方式の一つに欧州で採用されているＧＳＭ（Ｇｌｏｂａｌ　Ｓｙｓｔｅｍ　ｆｏｒ　Ｍｏｂｉｌｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と呼ばれる方式がある。このＧＳＭ方式は、搬送波の位相を送信データに応じてシフトするＧＭＳＫ（Ｇａｕｓｓｉａｎ　Ｍｉｎｉｍｕｍ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ）と呼ばれる位相変調方式が用いられている。
【０００３】
一般に、無線通信装置における送信側出力部には、高周波電力増幅回路が組み込まれており、従来のＧＳＭ方式の無線通信装置の中には、送信出力を検出する検出器からの信号とベースバンドＬＳＩからの送信要求レベルに基づいて送信出力の制御信号を生成するＡＰＣ（Ａｕｔｏｍａｔｉｃ　Ｐｏｗｅｒ　Ｃｏｎｔｒｏｌ）回路と呼ばれる回路からの制御電圧によって通話に必要な送信出力電力となるように、高周波電力増幅回路のバイアス電圧を制御する構成が採用されているものがある。
【０００４】
ところで、近年の携帯電話機においては、音声信号の通信はＧＭＳＫ変調で行ない、データ通信は３π／８ｒｏｔａｔｉｎｇ８−ＰＳＫ（Ｐｈａｓｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ）変調で行なうデュアルモードの通信機能を有するＧＳＭ方式を発展させデータレートを高めたＥＤＧＥ（Ｅｎｈａｎｃｅｄ　Ｄａｔａ　Ｒａｔｅｓ　ｆｏｒ　ＧＭＳ　Ｅｖｏｌｕｔｉｏｎ）方式が提案されている。８−ＰＳＫ変調はＧＭＳＫ変調における搬送波の位相シフトにさらに振幅シフトを加えたような変調であり、１シンボル当たり１ビットの情報を送るＧＭＳＫ変調に対し、８−ＰＳＫ変調では１シンボル当たり３ビットの情報を送ることができる。そのため、ＥＤＧＥ方式はＧＳＭ方式に比べて高い伝送レートによる通信を行なうことができる。
【０００５】
送信信号の位相成分と振幅成分にそれぞれ情報を持たせる変調方式の実現方法としては、送信したい信号を位相成分と振幅成分に分離した後、位相制御ループと振幅制御ループでそれぞれフィードバックをかけアンプで合成して出力するポーラーループと呼ばれる方式が知られている（例えば、ＡＲＴＥＣＨ　ＨＯＵＳＥ，ＩＮＣ．が１９７９年に出版の“Ｈｉｇｈ　Ｌｉｎｅａｒｉｔｙ　ＲＦ　Ａｍｐｌｉｆｉｅｒ　Ｄｅｓｉｇｎ”ｂｙ　Ｋｅｎｉｎｇｔｏｎ，Ｐｅｔｅｒ　Ｂ．の第１６２頁）。
【０００６】
【発明が解決しようとする課題】
ＧＳＭ方式の通信システムでは位相変調された信号を要求出力レベルに応じて出力すれば良いので最終段の高周波電力増幅回路を飽和領域で動作させることができる。これに対し、ＥＤＧＥ方式による送受信が可能な無線通信システムでは、振幅制御を行なう必要があるため最終段の高周波電力増幅回路を非飽和領域で線形動作させなければならない。しかしながら、従来のＧＳＭ方式の通信システムに用いられている高周波電力増幅回路の駆動方式では、出力レベルが小さい領域において高周波電力増幅回路に要求される線形性を確保することが困難である。これに対し、ポーラーループ方式によれば、高周波電力増幅回路の線形性に対する要求を満たすことができるとともに、低出力レベル領域における電力効率も向上させることができるという利点を有する。
【０００７】
そこで、本発明者等はＥＤＧＥ方式の無線通信システムにポーラーループ方式を採用することについて検討を行なった。その結果、ポーラーループ方式で８−ＰＳＫ変調を実現すると、送信波形の変調精度（ＥＶＭ：Ｅｒｒｏｒ　Ｖｅｃｔｏｒ　Ｍａｇｎｉｔｕｄｅ）やノイズ抑圧度等が規格の要求を満たすことが困難であるという課題があることが明らかになった。
【０００８】
具体的には、振幅制御ループの周波数帯域（送信搬送波の周波数を中心周波数からオープンループ利得が０ｄＢになる周波数までの幅）は広い方が変調精度が高くまた波形の歪みの度合いを示すスペクトラル・リグロースと呼ばれる特性も良好となるが、帯域が広くなると送信搬送波の中心周波数から２０ＭＨｚ離れた受信周波数での振幅制御ループの減衰量が小さくなり、充分なノイズ抑圧度が得られなくという課題がある。
【０００９】
また、２つのフィードバックループのうち振幅制御ループについては、製造バラツキによりループゲインが変動し、それによってループの安定性が低下してしまうため、所定の時間内に所望の出力レベルまで持って行くのが困難である。さらに、ポーラーループ方式のシステムでは、振幅制御ループで振幅変調のための出力制御を行なう際に、振幅制御ループのゲインが変化して位相余裕が減少しループの安定性が低下するという課題があることが分かった。
【００１０】
それゆえ、本発明の目的は、位相変調と振幅変調を行なう機能を有する携帯電話器のような無線通信装置において、送信波形の変調精度およびスペクトラル・リグロースを向上させるとともに受信周波数帯へ及ぶノイズを充分に抑制することができるようにすることにある。　本発明の他の目的は、素子の製造バラツキによりループゲインが変動し、それによってループの安定性が低下するのを防止できる信頼性の高い無線通信装置を提供することにある。
【００１１】
本発明のさらに他の目的は、振幅変調のための出力制御を行なう際に、振幅制御ループのゲインが変化して位相余裕が減少しループの安定性が低下するのを防止できる信頼性の高い無線通信装置を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
すなわち、搬送波または送信用発振器から出力される信号の位相を制御する位相制御ループと、電力増幅回路から出力される送信出力信号の振幅を制御する振幅制御ループとを有するポーラーループ方式の無線通信装置において、振幅制御ループを構成する振幅検出回路から電力増幅回路までのフォワードパス上に、可変利得増幅回路と、振幅制御ループの周波数帯域を与えるループフィルタの特性を通常動作時の次数よりも低次数のフィルタの特性に切り替え可能な切替え手段とを設ける。そして、ループフィルタの特性を低次数のフィルタの特性に切り替えた状態で動作させている間に、電力増幅回路の出力を測定して振幅制御ループのゲインのばらつきを演算する。そして、その結果に基づいて可変利得増幅回路の出力制御信号に対するゲイン特性を、前記ばらつきをなくす方向に補正するデータを得るようにした。この補正あるいはこのようにして得られた補正データをベースバンドＬＳＩ内の不揮発性メモリに格納するようにしたものである。
【００１３】
これによって、ループフィルタの特性を低次数のフィルタの特性に切り替えることにより振幅制御ループがより安定な状態で測定を行なえる。これとともに、測定により得られ不揮発性メモリに格納されている補正データに基づいて、可変利得増幅回路の出力制御信号に対するゲイン特性を補正することにより、製造ばらつきに起因する振幅制御ループのゲインのばらつきを補正することができる。
【００１４】
また、本発明に従うと、送信用発振器から出力される搬送波の位相を制御する位相制御ループと、電力増幅回路から出力される送信出力信号の振幅を制御する振幅制御ループとを有するポーラーループ方式の無線通信装置において、振幅制御ループを構成する送信出力レベル検出手段から振幅検出回路までのフィードバックパス上に可変利得増幅回路が設けられる。また、振幅検出回路から電力増幅回路までのフォワードパス上に可変利得増幅回路が設けられる。そして、これら２つの可変利得増幅回路の利得が互いに逆方向に制御されるとともに、電力増幅回路の利得と２つの可変利得増幅回路の利得の総和が出力制御信号に関わらず一定となるように制御される。その結果、出力電力が変化されても振幅制御ループのオープンループゲインを一定に保つことができ、これによりループゲインの変動もしくは変化に起因してループの安定性が低下するのを防止することができる。
【００１５】
【発明の実施の形態】
図１は、本発明に従ったポーラーループ方式の無線通信装置の一実施例の概略構成を示す。図１の構成は、ＧＳＭシステムにおけるＧＭＳＫ変調やＥＤＧＥシステムにおける８−ＰＳＫ変調を行なうことができる高周波ＩＣ１００、アンテナＡＮＴを駆動して送信を行なう高周波電力増幅回路（以下、パワーアンプと称する）２１０や送信電力を検出するためのカプラ２２０などを含むパワーモジュール２００、送信データ（ベースバンド信号）に基づいてＩ／Ｑ信号を生成したり高周波ＩＣ１００の制御信号やパワーモジュール２００内のパワーアンプ２１０に対するバイアス電圧ＶＢＩＡＳを生成したりするベースバンド回路３００、位相変調された送信信号（搬送波）を生成する送信用発振器ＴｘＶＣＯ、位相制御ループの帯域を制限するループフィルタＬＰＦ１を含んでなる。
【００１６】
高周波ＩＣ１００は１つの半導体チップ上に半導体集積回路として構成される。図１には示されていないが、高周波ＩＣ１００のチップ上には、上記のような送信系の回路の他に、ロウノイズアンプ（ＬＮＡ）、受信信号を中間周波数の信号に直接ダウンコンバートするミクサ（Ｒｘ−ＭＩＸ）、高ゲインのプログラマブル・ゲインアンプ（ＰＧＡ）などからなる受信系回路１９０（図３参照）が形成されている。この高周波ＩＣ１００と送信用発振器ＴｘＶＣＯとループフィルタＬＰＦ等を１つのセラミック基板のような絶縁基板上に実装してモジュールとして構成することができる。本実施例のポーラーループは、位相制御のためのフィードバックループ（以下、位相ループと称する）の他に、振幅制御のためのフィードバックループ（以下、振幅ループと称する）の２つの制御ループを備える。
【００１７】
この実施例のポーラーループを構成する高周波ＩＣ１００は、発振器ＩＦ−ＶＣＯで生成された中間周波数の発振信号φＩＦから互いに位相が９０°ずれた信号を生成する位相分周回路１１０、ベースバンドＬＳＩ３００から供給されるＩ／Ｑ信号と位相分周回路１１０で分周された信号とをミキシングして直交変調を行なう直交変調回路１２０、送信用発振器ＴｘＶＣＯからのフィードバック信号と高周波発振器ＲＦ−ＶＣＯからの発振信号φＲＦとをミキシングして８０ＭＨｚのような信号を生成するミクサ１３１、該ミクサ１３１の出力信号と前記直交変調回路１２０の出力信号との位相差を検出する位相検出回路１４０、パワーアンプ２１０の出力レベルを検出する前記カプラ２２０の検出信号と高周波発振器ＲＦ−ＶＣＯからの発振信号φＲＦとをミキシングするミクサ１３２、該ミクサ１３２の出力を増幅するフィードバック側可変利得増幅回路ＭＶＧＡ、増幅された信号と前記直交変調回路１２０の出力信号とを比較して振幅差を検出する振幅検出回路１５０、振幅検出回路１５０の出力に応じた電圧を発生するとともに振幅ループの周波数帯域を規制するループフィルタＬＰＦ２、ループフィルタＬＰＦ２の出力を増幅するフォワード側可変利得増幅回路ＩＶＧＡ、可変利得増幅回路ＭＶＧＡおよびＩＶＧＡの利得を制御する利得制御回路もくしはコントローラ１６０、チップ内部の制御情報（例えば後述のオフセット値やスロープ値）や動作モード等を設定するためのレジスタ１７０、レジスタ１７０の設定値に基づいてチップ内部の各回路に対するタイミング信号を出力して動作モードに応じて所定の順序で動作させるシーケンサ１８０などを備える。可変利得増幅回路ＩＶＧＡの後段には、電圧−電流変換器ＶＩＣ、容量Ｃ１とレベルシフタＬＶＳが設けられ、スイッチＳＷ１に続いている。
【００１８】
上記カプラ２２０，ミクサ１３２，可変利得増幅回路ＭＶＧＡ，振幅検出回路１５０，ループフィルタＬＰＦ２，可変利得増幅回路ＩＶＧＡ，パワーアンプ２１０により振幅ループが構成されている。また、この実施例では、位相検出回路１４０−ループフィルタＬＰＦ１，送信用発振器ＴｘＶＣＯ，ミクサ１３１，位相検出回路１４０により位相ループが構成される。具体的には、直交変調回路１２０の出力信号とミクサ１３１からのフィードバック信号に位相差が生じていると、この誤差を減少させるような電圧が送信用発振器ＴｘＶＣＯの周波数制御端子に供給され、ミクサ１３１からのフィードバック信号の位相が直交変調回路１２０の出力信号の位相と一致するようになる。この位相ループにより、送信用発振器ＴｘＶＣＯの出力の位相が電源電圧変動や温度変化に対してずれないような制御が行われる。なお、送信用発振器ＴｘＶＣＯの振幅は一定である。
【００１９】
この実施例では、上記可変利得増幅回路ＭＶＧＡの出力を位相検出回路１４０にフィードバックさせて、カプラ２２０，ミクサ１３２，可変利得増幅回路ＭＶＧＡを含む経路が振幅ループと位相ループの共通のフィードバックパスとして使用可能に構成されている。ＥＤＧＥモードでは、パワーアンプ２１０の出力に位相変調成分と振幅変調成分の両方が含まれる。また、ＧＭＳＫモードでは、フィードバック信号は送信用発振器ＴｘＶＣＯの出力から取り出される。
【００２０】
よって、出力側の位相成分を有する位相検出回路１４０への帰還信号として送信用発振器ＴｘＶＣＯの出力またはパワーアンプ２１０の出力のいずれを用いてもよい。送信用発振器ＴｘＶＣＯからのフィードバックループはサブループと呼ばれ、パワーアンプ２１０からのフィードバックループはメインループと呼ばれる。ただし、ＥＤＧＥモードでは、送信開始時はパワーアンプ２１０の出力がまだ立ち上がっていないので位相ループをロックさせることができない。
【００２１】
一方、ＥＤＧＥモードでは振幅ループのフィードバックパスは不可欠であるので、フィードバックパスはフィードバック信号を位相検出回路１４０と振幅検出回路１５０の両方に供給しなければならない。そのためには、位相ループがサブからメインに切り替えられる前に振幅ループがロックされる必要がある。位相ループに結合されたフィードバックパスは振幅ループがロックした後に遮断される。それにより、消費電力を低減でき、またより精度の高い位相変調が行なえるという利点がもたらされる。
【００２２】
ＧＭＳＫモードでは、振幅ループにはそれほど正確な振幅信号の制御が必要でない。よって、振幅制御のためにはループフィルタＬＰＦ２は極を１つ有する特性であればよい。１つの極のフィルタにより振幅ループの安定性が保証され、オープンループゲインはノイズ抑制と振幅ループの周波数帯域の両方の妥協点を見出すべく設計される。ＧＭＳＫモードでの低オープンゲインが図２に破線Ｂで示されている。ＧＭＳＫモードにおける妥当なゲインループ帯域は２００ｋＨｚである。
【００２３】
しかしながら、ＥＤＧＥモードの場合、振幅変調の精度を高めるにはループ帯域は広い方がよい。それゆえ、振幅ループのオープンループ周波数帯域を１．８ＭＨｚの帯域に設定するため、本実施例では、振幅ループ上のフィルタとして２つの構成を取り得るものが使用されている。第１の構成のフィルタは、容量Ｃ２，Ｃ３およびＣ３と直列に接続された抵抗Ｒ３とからなり、低周波数域に１つの極と、１つの零点と、高周波数域に１つの極を有するようにされる。第２の構成のフィルタは、容量Ｃ１のみからなり低周波数域に１つの極を有するようにされる。かかる２つの構成を組み合わせることで、図２に実線Ａで示すような周波数特性を有する振幅フィルタが得られる。
【００２４】
しかし、振幅ループには、低周波数域に２つの極と１つの零点と高周波数域に１つの極を有するループフィルタＬＰＦ２を含まれており、安定性は条件によって様々である。ループの安定性は、オープンループゲインが正確に「１」に等しくなる周波数で位相余裕が合理的な値に達するような条件下において得られる。ＧＭＳＫモードでは、振幅ループのフィルタは低周波数域に１つの極を有し、かつ安定した振幅が維持されるよう、第１の構成が単純な抵抗によって置き換えられる。負荷ＬＰＦ３は送信器の出力電力を更正する際にも使用される。ＧＭＳＫモードにおいては、ＧＭＳＫ信号によりパワーアンプ２１０の出力を制御する場合および／または精度の高い振幅制御が不要な場合に、極めて良好なループの安定性を提供するために位相余裕が大きいことが好ましく、負荷ＬＰＦ３によって、回路を構成する素子の数を増加させることなく有効な回路を実現することができる。
【００２５】
また、負荷ＬＰＦ３と切替え用のスイッチＳＷ２とを設けておいて、ベースバンドＬＳＩ３００からの出力制御電圧ＶＲＡＭＰに応じて振幅ループの可変利得増幅回路ＩＶＧＡ，ＭＶＧＡの利得を制御してパワーモジュール２００へ供給される出力制御電圧ＶＡＰＣを生成することで、従来のＧＳＭシステムで必要であった出力レベルを検出してパワーアンプ２１０の出力制御を行なうＡＰＣ回路を不要にすることができる。これは、振幅ループをＧＭＳＫ変調モードに使用する場合、振幅変調は不要であるので、ＧＭＳＫモードにおける変調ループは８−ＰＳＫ変調モードの場合より安定しているが、ＧＭＳＫ信号に伴って出力パワーが大きくなるため、送信器から出力されるノイズレベルも大きくなるためである。それゆえ、ループ帯域を、ＥＤＧＥモードの振幅ループの帯域である１．８ＭＨｚよりも狭い１．２ＭＨｚに設定し、８−ＰＳＫ変調モードにおける１．８ＭＨｚよりも低い２００ｋＨｚに設定するのが望ましい。また、それには振幅ループフィルタとして、低周波数域に２つの極と１つの零点と高周波数域に１つの極を有する前記フィルタＬＰＦ２よりも、ループ全体で極を１つか持たない負荷抵抗からなるＬＰＦ３の方が適している。
【００２６】
なお、この実施例の高周波ＩＣ１００は出力パワーアンプ２１０がＶＲＡＭＰ信号によって直接制御されるＧＳＭシステムにも使用可能に構成されており、その場合にはスイッチＳＷ１が切り替えられてデジタル信号からアナログ信号に変換されたＶＲＡＭＰ信号が直接パワーモジュール２００に供給されるようになる。
【００２７】
８−ＰＳＫ変調モードでは、振幅ループにおいて、パワーアンプ２１０の出力が振幅ループ内のカプラ２２０により検出される。この検出信号はミクサ１３２により中間周波数帯（ＩＦ）に変換され、可変利得増幅回路ＭＶＧＡにより増幅されてフィードバック信号ＳＦＢとして振幅検出回路１５０に供給される。そして、振幅検出回路１５０で直交変調回路１２０により変調された送信信号とフィードバック信号ＳＦＢとが比較されて振幅差が検出される。その振幅差が可変利得増幅回路ＭＶＧＡで増幅され、パワーアンプ２１０の出力制御端子に制御電圧ＶＡＰＣとして印加され、振幅制御が行なわれる。
【００２８】
この実施例においては、パワーアンプ２１０は、例えばドレイン端子とソース端子とゲート端子を有するＦＥＴ（電界効果トランジスタ）などで構成され、このＦＥＴのドレイン端子もしくはソース端子には、パワーモジュール２００に設けられている電圧制御回路（図４の符号２３０）により前記制御電圧ＶＡＰＣに応じた電圧が生成されて印加される。また、パワーＦＥＴのゲート端子には図示しないバイアス回路で生成された適当なバイアス電圧ＶＢＩＡＳが印加される。
【００２９】
図１には示されていないが、カプラ２２０とミクサ１３２との間には、カプラ２２０の出力を減衰してミクサ１３２に供給するアッテネータＡＴＴが設けられている。また、ミクサ１３２と可変利得増幅回路ＭＶＧＡとの間および可変利得増幅回路ＭＶＧＡと振幅検出回路１５０との間には、ロウパスフィルタＭＬＰＦ１，ＭＬＰＦ２が設けられる（図５，図６参照）。
【００３０】
この実施例においては、可変利得増幅回路ＭＶＧＡとＩＶＧＡの各ゲインが、それらのゲインの和がほぼ一定になるように、利得制御回路１６０によりベースバンドＬＳＩ３００からの制御電圧ＶＲＡＭＰに応じて逆方向へ制御される。これとともに、スイッチＳＷ１によって可変利得増幅回路ＩＶＧＡ内のレベルシフタＬＶＳからの出力電圧またはベースバンドＬＳＩ３００からの制御電圧ＶＲＡＭＰが選択的にパワーアンプ２１０の出力制御端子に供給可能に構成されている。
【００３１】
すなわち、この実施例では、８−ＰＳＫ変調モードの時は振幅ループからの制御電圧によって高周波増幅回路２１０が制御される。ＧＭＳＫ変調モードの時は、振幅ループからの制御電圧の代わりにベースバンドＬＳＩ３００からの制御電圧ＶＲＡＭＰが直接パワーアンプ２１０に供給されて出力の制御が可能に構成されている。なお、スイッチＳＷ１はベースバンドＬＳＩ３００によって設定されるレジスタ１７０の状態に応じてシーケンサ１８０により切り替えが行なわれる。
【００３２】
上記ポーラーループ方式の送信回路においては、振幅ループを構成するフィルタおよび各要素の利得によって系の周波数応答特性が決定される。送信波形の変調精度もしくはＥＶＭ（Ｅｒｒｏｒ　Ｖｅｃｔｏｒ　Ｍａｇｎｉｔｕｄｅ）およびスペクトラル・リグロースの要求を満たすためには、振幅ループの周波数帯域は高い程良い。一方、送信周波数から２０ＭＨｚ離れた受信周波数帯でのノイズを抑制するには、振幅ループの周波数帯域を低くした方が良い。
【００３３】
本発明者等が詳しく検討したところによると、実施例のような構成においてＥＶＭやスペクトラル・リグロースとノイズ抑制の両方の要求を満たすためには、振幅ループの開ループ周波数帯域を約１．８ＭＨｚに設定するのが望ましいことが分かった。そこで、振幅ループに図２に実線Ａで示すような開ループ周波数特性を持たせるため、この実施例では、上記ループフィルタＬＰＦ２として、前述のように容量Ｃ２，Ｃ３およびＣ３と直列に接続された抵抗Ｒ３とからなり２つの極と１つの零点を有する２構成フィルタを使用している。
【００３４】
しかし、実際には振幅ループを構成する素子の特性ばらつきによりループの周波数帯域が変動してしまうため、前もった補正なしでは上記の条件を満たせなくなる可能性がある。また、高周波増幅回路（パワーアンプ）２１０の二乗平均電力（ｒｍｓ電力）は、振幅ループのフィードバックパスの利得と参照レベルとにより決定されるため、フィードバックパスのゲインが補正されていないとパワーアンプの出力電力を正しく設定することができない。より具体的には、容量Ｃ２，Ｃ３と抵抗Ｒ３とからなるループフィルタＬＰＦ２を使用した場合には位相余裕が充分にないと、ループが発振して不安定になるおそれがある。この課題を克服するため、本実施例においては、以下の手順でフィードバックパスのゲインばらつきを測定し、その測定結果に基づいて可変利得増幅回路ＭＶＧＡとＩＶＧＡのゲインを補正してループ全体のゲインすなわちループの周波数帯域を１．８ＭＨｚの近傍にて所望の範囲に設定することとした。
【００３５】
さらに、振幅ループの周波数帯域を一定に保つためには開ループ利得（ｏｐｅｎ　ｌｏｏｐ　ｇａｉｎ）を一定に保つ必要がある。しかし、振幅ループを使ったパワーアンプ出力電力の制御において、フィードバックパス上の可変利得増幅回路ＭＶＧＡのゲインが変化すると、振幅ループのゲインが変化し、これにより位相余裕が減少しループの安定性が低下する。そこで、本実施例においては、パワーアンプ出力電力を制御する際、フィードバックパス上の可変利得増幅回路ＭＶＧＡのゲインを増加（減少）した場合には、それと逆方向にフォワードパス上の可変利得増幅回路ＩＶＧＡのゲインを減少（増加）させることとした。これによって、開ループ利得を一定に保つことができ、振幅ループの周波数帯域も一定に保たれる。
【００３６】
ただし、振幅ループを構成する素子の特性ばらつきによる振幅ループの周波数特性のバラツキの測定は、系全体で一度に行なうのは困難である。そこで、本発明においては、振幅ループを構成するパワーアンプ，フィードバックパス，フォワードパスの３つに分けて測定を行なうこととした。なお、ここで、フィードバックパスとはパワーアンプ出力に接続されたカプラ２２０から振幅検出回路１７０の入力までのパスを指し、フォワードパスとは振幅検出回路１７０の入力からパワーアンプ２１０の入力までのパスを指すものとする。
【００３７】
図３に示すように、高周波ＩＣ１００、パワーモジュール２００、ベースバンドＬＳＩ３００、送受信切替えスイッチ４００、受信信号から不要波を除去するフィルタ４１０等を基板上に実装して携帯電話端末システム５００として組み立てた。この状態で、測定・演算装置６００により以下のような測定が行なわれる。
【００３８】
（測定１）
図４には、測定１における回路を抽出して示す。この測定１では，パワーモジュール２００の出力端子に測定・演算装置６００から延長されたプローブ６１０を接触させて、出力制御電圧ＶＡＰＣの入力端子へ供給されるＶＲＡＭＰ信号が変化した時のパワーアンプ２１０の出力電圧ＶＲＦＯＵＴを測定する。そして、このようにして得られたデータは、パワーアンプ２１０の振幅変調利得のばらつきを補正するために使用される。出力制御電圧ＶＡＰＣはベースバンドＬＳＩ３００または測定・演算装置６００から与える。
【００３９】
なお、図１の実施例では説明しなかったが、この実施例ではＧＳＭ方式に従った送信の他、ＤＣＳ（Ｄｉｇｉｔａｌ　Ｃｅｌｌｕｌａｒ　Ｓｙｓｔｅｍ）１８００方式に従った送信が行なえるように構成されている。それゆえ、パワーモジュール２００内にはそれぞれの方式の送信信号を増幅して出力するパワーアンプ２１０Ｇ，２１０Ｄが設けられているシステムを想定した。このシステムで用いられるパワーアンプ２１０Ｇ，２１０Ｄは、各々ＦＥＴなどからなる３段のアンプで構成されている。バイアス電圧ＶＢＩＡＳは各段の増幅用ＦＥＴのゲート端子にバイアス点を与える電圧として供給される。また、パワーモジュール２００内には出力制御電圧ＶＡＰＣに基づいて各段の増幅用ＦＥＴのドレイン側に印加される電源電圧Ｖｄｄを生成して供給するＶｄｄ制御回路２３０が設けられている。
【００４０】
測定１では、例えばスイッチＳＷ１を切り替えるなどして、振幅ループからのフィードバック電圧がパワーモジュール２００に入らないようにし位相ループを有効にされる。この状態で、パワーアンプ２１０Ｇまたは２１０Ｄの入力端子には送信用発振器ＴｘＶＣＯからの発振信号φＴＸを入力するとともに、上記のようにバイアス電圧ＶＢＩＡＳを印加する。出力制御電圧ＶＡＰＣ（ＶＲＡＭＰ）によりパワーモジュール２００を直接制御して、そのときのパワーアンプ２１０Ｇと２１０Ｄの各出力電圧ＶＲＦＯＵＴを測定する。そして、測定値から演算により制御電圧ＶＡＰＣに対するパワーアンプ２１０Ｇと２１０Ｄの出力特性を求める。
【００４１】
具体的には、出力の測定データから当該パワーアンプの出力と出力制御電圧ＶＡＰＣとの関係を示す関数（式）を求め、この関数を微分して一次微分係数α１および二次微分係数α２を求める。この一次微分係数α１によりパワーアンプのゲイン（ｄＲＦＯＵＴ／ｄＶＡＰＣ）が出力制御電圧ＶＡＰＣに対してリニアに変化しているか否かを知ることができる。さらに、上記測定結果から、出力制御電圧ＶＡＰＣに対してパワーアンプの出力電力ＰＯＵＴをリニアに変化させるための制御テーブルを作成することができる。この制御テーブルをベースバンドＬＳＩ３００の不揮発性メモリ３１０に格納しておいて、送信時に出力制御電圧ＶＲＡＭＰを出力させることによって、直接制御モードにおいてパワーアンプがリニア特性を示すように制御することができる。
【００４２】
また、二次微分係数α２から各電力増幅回路ＧＳＭとＤＣＳに対する後述のスロープパラメータが得られる。二次微分係数α２より、ＶＡＰＣによってパワーアンプのゲインが増加または減少する場合に、変化率（曲線の傾き）が正なのか負なのかを示す。得られたスロープパラメータは、ベースバンドＬＳＩ３００の不揮発性メモリ３１０に格納される。このパラメータに基づいて可変利得増幅回路ＭＶＧＡとＩＶＧＡのゲインを調整するためのデータが得られる。このデータを高周波ＩＣに与えてパワーアンプ２１０の特性を補正させるような制御電圧ＶＡＰＣを出力させる。これにより、パワーアンプ２１０をリニア動作させることができる。
【００４３】
（測定２）
図５に測定２の概略を示す。測定２は、振幅ループのフィードバックパスの利得バラツキを補正するためのデータを得るために行なうものである。
振幅ループの安定性を考慮し、図２に破線Ｂで示されているような周波数特性を有する抵抗ＲＴ１からなるループフィルタＬＰＦ３を用いて、ゲイン測定を行なう。ループフィルタＬＰＦ３を用いた振幅ループの開ループ周波数帯域は約２００ｋＨｚとなるように抵抗ＲＴ１の抵抗値が設定されている。ループフィルタＬＰＦ３を用いた振幅ループでは極が１つであるため位相が９０°以下に下がることがないので、ループの安定性が保証される。この測定２の系は、ループの一巡伝達関数において積分を１個含むか低周波数域に極を１つ持つタイプ（ｔｙｐｅ　Ｉ）であればよい。ただし、ループにおける低いゲイン変化により安定性が保証される場合には、一巡伝達関数において積分を２個含むか低周波数域に極を２つ持つタイプ（ｔｙｐｅ　ＩＩ）を使用することが可能である。
【００４４】
この測定２では、図５に示すように、パワーアンプ２１０の入力端子には送信用発振器ＴｘＶＣＯからの発振信号φＴＸを入力する。一方、バイアス電圧ＶＢＩＡＳを印加し、利得制御回路１６０には出力制御電圧ＶＲＡＭＰを与えて利得可変アンプＭＶＧＡ，ＩＶＧＡの利得を制御するとともに、振幅検出回路１５０には無変調の基準信号ＳＲＥＦを与えながら振幅ループを閉ループにて動作させて、そのときのパワーアンプ２１０の出力電圧ＶＲＦＯＵＴを測定する。利得制御回路１６０に与える出力制御電圧ＶＲＡＭＰは、ベースバンドＬＳＩ３００から与えても良いし、測定・演算装置６００から与えても良い。
【００４５】
フィードバックパス上の可変利得増幅回路ＭＶＧＡの利得設定を行なう出力制御電圧ＶＲＡＭＰに対するパワーアンプ出力特性Ｐｏｕｔ　［ｄＢｍ］を測定する。この測定データから演算により所望のパワーアンプ出力を得るために必要な出力制御電圧ＶＲＡＭＰを求めて制御テーブルを作成し、このテーブルをベースバンドＬＳＩ３００内の不揮発性メモリ３１０に格納する。この制御テーブルのデータは、フィルタＬＰＦ３を使用してループを動作させて送信を行なう際に、ベースバンドＬＳＩ３００から高周波ＩＣ１００内の前記レジスタ１７０に設定されて実際の制御に供される。また、この測定２で得られたデータは、高周波ＩＣ１００にベースバンドＬＳＩ３００側から与える出力制御電圧ＶＲＡＭＰを決定するのにも利用される。
【００４６】
（測定３）
図６に測定３の概略を示す。測定３は、振幅ループ全体のゲインバラツキを補正するためのデータを得るために行なうものである。
この測定３では、図６に示すように、スイッチＳＷ２を切替えてループフィルタとして容量Ｃ２，Ｃ３と抵抗Ｒ３とからなるフィルタＬＰＦ２を選択して、振幅ループを図２に実線Ａで示されているような周波数特性を有するループとした状態でゲイン測定を行なう。従って、ループフィルタＬＰＦ２を用いた振幅ループの開ループ周波数帯域は約１．８ＭＨｚとなる。また、この測定３は、測定２を行なって振幅ループを安定（発振防止）させた後に行われる。
【００４７】
この測定３では、パワーアンプ２１０の入力端子には送信用発振器ＴｘＶＣＯからの発振信号φＴＸを入力するとともにバイアス電圧ＶＢＩＡＳを印加し、利得制御回路１６０には出力制御電圧ＶＲＡＭＰを与えて利得可変アンプＭＶＧＡ，ＩＶＧＡの利得を制御する。これとともに、振幅検出回路１５０には振幅変調した基準信号を与えながら振幅ループを閉ループ（ｔｙｐｅ　ＩＩ）にて動作させて、そのときのパワーアンプ２１０の出力電圧ＶＲＦＯＵＴを測定する。利得制御回路１６０に与える出力制御電圧ＶＲＡＭＰは、ベースバンドＬＳＩ３００から与えても良いし、測定・演算装置６００から与えても良い。
【００４８】
さらに、この測定３では、電流パルス生成回路ＣＰＧからの電流パルスを可変利得増幅回路ＩＶＧＡの入力端子に供給して、そのときのパワーアンプ２１０の出力レベルを測定する。これにより、例えば搬送波（ＴｘＶＣＯ）の周波数から約２ＭＨｚ離れた周波数（受信周波数）でのループのゲインも算出する。電流パルス生成回路ＣＰＧは、アンプとチャージポンプとから構成することができ、このような回路を予めチップに内蔵させておく。ただし、外部から所定の電流パルスを可変利得増幅回路ＩＶＧＡの入力端子に与えられるように構成しておいても良い。電流パルス生成回路ＣＰＧをチップに内蔵させておく場合、外部から水晶発振器のような精度の高い発振回路で生成されたクロック信号を与え、電流パルス生成回路ＣＰＧがそのクロックを分周して所望の周波数の電流パルスを生成するように構成することができる。
【００４９】
図７に閉ループ状態で振幅変調を行なった時の周波数応答特性を示す。振幅変調する際に変調信号の振幅は一定（変調指数は一定）とし、少なくとも２種類の変調周波数にて動作させて振幅変調信号の側帯波周波数のみを変化させる。具体的には、第１の変調周波数Ｆｍ１は、振幅ループの周波数特性の通過帯域に含まれるような周波数（例えば送信周波数Ｆｃから１００ｋＨｚ離れた周波数）を選択する。また、第２の変調周波数Ｆｍ２は、振幅ループの周波数特性の減衰帯域に含まれるような周波数（例えば送信周波数ｆｃから２ＭＨｚ離れた周波数）を選択する。
【００５０】
その振幅変調信号の周波数スペクトラムを、測定されたパワーアンプの出力（アンテナ出力でも可）から解析し、側帯波成分の電力の周波数特性を求める。図７には、理想特性の一例が実線ＡＡで、また実測の特性の一例が破線ＢＢで示されている。なお、図７において横軸は周波数が対数目盛で示されており、破線ＢＢは実測の周波数特性が理想特性よりも高くなっている場合を表わしている。開ループ特性（ｔｙｐｅ　ＩＩ）における利得が“１”となる周波数　（ｕｎｉｔｙ　ｇａｉｎ　ｆｒｅｑｕｅｎｃｙ）付近では、閉ループ利得のピークが小さいため、この周波数よりも上の変調周波数が選択され、減衰量を測定することができるようになる。
【００５１】
上記測定３の結果から周波数特性が計算され、要求特性と比較される。この比較から振幅ループの利得における相対変位が計算され、この変位から振幅ループの開ループ周波数帯域が約１．８ＭＨｚの条件を満足するよう、振幅ループの開ループゲインが処置される。そして、周波数帯域が約１．８ＭＨｚを満たすために、フォワードパス上の利得可変アンプＩＶＧＡに与えるゲインオフセットの値を求めてベースバンドＬＳＩ３００内の不揮発性メモリ３１０に格納する。この制御テーブルのデータは、フィルタＬＰＦ２を使用してループを動作させて８−ＰＳＫ変調モードで送信を行なう際に、ベースバンドＬＳＩ３００から高周波ＩＣ１００内の前記レジスタ１７０に設定されて実際の制御に供される。
【００５２】
上記のように測定１，２，３から得られたデータより演算してパワーアンプの２１０の利得のばらつきや振幅ループのゲインのばらつきを求め、このばらつきを補正するために必要な補正値（オフセット値およびスロープ値）を計算してベースバンドＬＳＩ３００の不揮発性メモリ３１０に格納しておく。そして、変調信号の送信動作開始時にこれらの値を高周波ＩＣ１００のレジスタ１７０に送って設定する。
【００５３】
このレジスタ１７０に設定されたオフセット値は、フォワードパス上の可変利得増幅回路ＩＶＧＡに対して、パワーアンプの入出力特性の一次微分係数（ｄＲＯＵＴ／ｄＶＡＰＣ）と、フィードバックパスの利得およびフォワードパスの利得の合計値とを打消して開ループ周波数帯域を約１．８ＭＨｚとするための値として与えられる。また、スロープ値は、フォワードパス上の可変利得増幅回路ＩＶＧＡに対して、パワーアンプの入出力特性の二次微分係数α２を保証するの値として与えられる。これによって、製造ばらつきに起因するパワーアンプの特性ずれと振幅ループの周波数帯域ばらつきを低減することが可能となる。
【００５４】
次に、フォワードパス上の可変利得増幅回路ＩＶＧＡとフィードバックパス上の可変利得増幅回路ＭＶＧＡに対する利得制御について説明する。
前述したように、振幅ループの周波数帯域を一定に保つためには開ループ利得（ｏｐｅｎ　ｌｏｏｐ　ｇａｉｎ）を一定に保つ必要がある。しかし、振幅ループを使ってパワーアンプ出力電力を制御する際、フィードバックパス上の可変利得増幅回路ＭＶＧＡのゲインが変化すると振幅ループのゲインが変化して位相余裕が減少しループの安定性が低下する。そこで、本実施例においては、パワーアンプ出力電力を制御する際、フィードバックパス上の可変利得増幅回路ＭＶＧＡのゲインを増加させた場合にはフォワードパス上の可変利得増幅回路ＩＶＧＡのゲインは逆に減少させる。また、フィードバックパス上の可変利得増幅回路ＭＶＧＡのゲインを減少させた場合にはフォワードパス上の可変利得増幅回路ＩＶＧＡのゲインは逆に増加させるようにしている。これによって、開ループ利得を一定に保つことができ、振幅ループの周波数帯域も一定に保たれる。
【００５５】
ＥＤＧＥまたはＧＳＭ対応の携帯電話端末では、パワーアンプの出力電力ＰＯＵＴを一定時間内に所望の値まで増加または減少させるパワー制御を行なわれる。ポーラーループでは、このパワー制御を可変利得増幅回路ＭＶＧＡのゲインを制御することにより行なう。具体的には、可変利得増幅回路ＭＶＧＡのゲインを減少させれば振幅ループのフィードバック信号は減少するので、変調回路からの基準信号と一致させるために、パワーアンプはゲインＧＰＡ（ＰＯＵＴ／ＰＩＮ）が増加するように制御される。それゆえ、出力電力ＰＯＵＴは増加する。出力電力ＰＯＵＴを減少させたい時は可変利得増幅回路ＭＶＧＡのゲインを減少させればよい。本実施例では、可変利得増幅回路ＭＶＧＡのゲイン制御は、ベースバンドＬＳＩ３００からの制御電圧ＶＲＡＭＰにより行なうようにしている。
【００５６】
本実施例では、可変利得増幅回路ＭＶＧＡのゲインＧＭＶＧＡの減少または増加の割合と、パワーアンプのゲインＧＰＡの増加または減少の割合は常に等しくされる。それゆえ、制御電圧ＶＲＡＭＰに対する可変利得増幅回路ＭＶＧＡのゲインの変化は図８（Ａ）に実線ＧＭＡで示すように右下がりの直線になり、制御電圧ＶＲＡＭＰに対するパワーアンプ２１０のＲＦゲインの変化は図８（Ａ）に実線ＧＰＡで示すように右上がりの直線になる。また、これによってパワーアンプ２１０のｄＢ表記の出力電力ＰＯＵＴは、図８（Ｂ）に示すように、電圧（Ｖ）表記の制御電圧ＶＲＡＭＰに対して直線的に増加するようになる。このようにパワーアンプ２１０の出力電力ＰＯＵＴを制御電圧ＶＲＡＭＰにより、ｄＢの単位で線形に制御することは、振幅ループを安定に動作させるために有効なことである。
【００５７】
一方、変調回路からの基準信号ＳＲＥＦは８−ＰＳＫで変調された信号であり振幅成分は変化しているが、振幅制御ループの作用によりパワーアンプの出力電力ＰＯＵＴの振幅成分が基準信号ＳＲＥＦと一致するように制御がなされる。このときパワーアンプ２１０の出力電力ＰＯＵＴは上述したパワー制御動作により所望の値に維持されている。このようにポーラーループでは、制御電圧ＶＲＡＭＰを一定にすることでＭＶＧＡのゲインは固定され、パワーアンプ２１０の出力電力が基準信号の変化に正確に追従するようにされる。
【００５８】
しかし、上記振幅ループを安定に動作させるためには、振幅ループのオープンループ・ゲインＧＡＭＯＰの変動を極力小さく抑えなければならない。図９には、ループフィルタＬＰＦ２を使用した時の振幅ループのオープンループの周波数特性が示されている。このうち、図９（Ａ）は振幅ループのゲイン特性を、また図９（Ｂ）は振幅ループの位相特性を示す。ＰＭ０〜ＰＭ２は位相余裕である。位相余裕の減少は、振幅ループの安定性を損なわせるので、解決されるべき問題である。振幅ループのオープンループ・ゲインＧＡＭＯＰは、可変利得増幅回路ＭＶＧＡのゲインＧＭＶＧＡが変動すると、その分だけ上下に変動する。この場合、ループの位相は殆ど変化しないので、位相余裕はＭＶＧＡのゲインが最適に設定されているときの位相余裕ＰＭ０と比べ、ＰＭ１，ＰＭ２のように減少してしまう。
【００５９】
本実施例では、フォワードパスの可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡとフィードバックパス上の可変利得増幅回路ＭＶＧＡのゲインＧＭＶＧＡとの和（ＧＩＶＧＡ＋ＧＭＶＧＡ）が一定になるように、ＭＧＶＡとＩＶＧＡを制御することで、この問題を解決する。つまり、制御電圧ＶＲＡＭＰとゲインＧＩＶＧＡ、ＧＭＶＧＡとの関係は、図１１のようにゲインＧＩＶＧＡは右上がりの直線に、またゲインＧＭＶＧＡは右下がりの直線になる。
【００６０】
本実施例では、図１に示されているように、利得制御回路１６０が制御電圧ＶＲＡＭＰに応じてバイアス電流ＩＭＶＧＡ，ＩＩＶＧＡを生成し、可変利得増幅回路ＭＶＧＡとＩＶＧＡのゲインＧＭＶＧＡ，ＧＩＶＧＡは、それぞれ利得制御回路１６０からのバイアス電流ＩＭＶＧＡ，ＩＩＶＧＡにより制御される。ここで、可変利得増幅回路ＭＶＧＡとＩＶＧＡが図１０のようなバイポーラトランジスタからなる一般的な差動アンプで構成されるものとすると、差動アンプのゲインＧＡＭＰは、次式（１）
ＧＡＭＰ＝２０ｌｏｇ１０（ＶＯＵＴ／ＶＩＮ）＝２０ｌｏｇ１０（ＲＬ・ＩＥＥ／２ＶＴ）……（１）
で表わされる。ここで、ＩＥＥは差動アンプのバイアス電流、ＲＬは負荷抵抗、ＶＴは熱電圧（ｋＴ／ｑ）である。
【００６１】
式（１）から分かるように、アンプのゲインはＩＥＥに比例している。従って、可変利得増幅回路ＭＶＧＡのゲインＧＭＶＧＡとＩＶＧＡのゲインＧＩＶＧＡを直線的に変化させるためには、バイアス電流ＩＭＶＧＡ，ＩＩＶＧを図１２のようにＶＲＡＭＰの指数関数に従って変化させなければならない。なお、可変利得増幅回路ＩＶＧＡのバイアス電流ＩＩＶＧＡはＩＩＶＧＡ＝ＩＥＥ・ｅｘｐ（ｌｏｇｅ１０・ＶＲＭＡＰ）である。
【００６２】
図１の利得制御回路１６０は、図１３に示されているように、指数関数的に変化するバイアス電流ＩＭＶＧＡ，ＩＩＶＧＡを発生する電流源回路ＣＳ１，ＣＳ２と、これを駆動するシングル差動変換アンプＳＤＡ１，ＳＤＡ２とから成る。アンプＳＤＡ１の反転入力端子には制御電圧ＶＲＡＭＰが入力され、非反転入力端子には基準電圧ＶＲＥＦが印加される。また、アンプＳＤＡ２は、ＳＤＡ１とは逆に非反転入力端子に制御電圧ＶＲＡＭＰが入力され、反転入力端子に基準電圧ＶＲＥＦが印加される。これによって、制御電圧ＶＲＡＭＰに対する可変利得増幅回路ＩＶＧＡのバイアス電流ＩＩＶＧＡとＭＶＧＡのバイアス電流ＩＭＶＧＡは、図１２に示すような指数関数曲線に沿って変化するようになる。
【００６３】
このバイアス電流ＩＭＶＧＡ，ＩＩＶＧＡを可変利得増幅回路ＭＶＧＡとＩＶＧＡに与えることで、ＩＶＧＡのゲインＧＩＶＧＡとＭＶＧＡのゲインＧＭＶＧＡは図１１のように直線的に変化するなり、これらのゲインの和（ＧＩＶＧＡ＋ＧＭＶＧＡ）は一定になる。従って、パワーアンプ２１０の出力電力ＰＯＵＴを制御するために可変利得増幅回路ＭＶＧＡのゲインを変えても、振幅ループのオープンループ特性に変化は無く、位相余裕が減少することは無い。
【００６４】
ここで、指数関数的に変化するバイアス電流ＩＭＶＧＡ，ＩＩＶＧＡを生成する利得制御回路１６０の具体的な回路例を説明する。図１４は、可変利得増幅回路ＩＶＧＡに供給するバイアス電流ＩＩＶＧＡを生成する電流源回路ＣＳ１の概略を示す。この実施例の電流源回路ＣＳ１は、各々電流値の大きさと開始レベルの異なる複数の可変電流源ＶＣ１，ＶＣ２……ＶＣｎを備え、これらの可変電流源ＶＣ１，ＶＣ２……ＶＣｎを入力制御電圧ＶＲＡＭＰにより制御してそれらの電流を合成してバイアス電流となすとともに、合成電流が入力制御電圧ＶＲＡＭＰに対して指数関数的に変化するように構成されている。
【００６５】
具体的には、可変電流源ＶＣ１，ＶＣ２……ＶＣｎはそれぞれ図１５（Ａ）に示すような電圧−電流特性を有するように構成される。１つ１つの可変電流源の特性は、図１５（Ａ）から分かるように、それぞれ設定された基準電位ＶＲ１，ＶＲ２……ＶＲｎを中心に±ΔＶの範囲だけ電流が直線的に変化するとともに、前の電流源の電流飽和到達レベルが次の電流源の電流開始レベルとほぼ一致するようにつまり電流可変範囲が重ならないように設定され、また直線の傾きつまり電流の変化率が電流源Ｉ１，Ｉ２……Ｉｎの順に大きくなるように設定されている。
【００６６】
そして、実施例の電流源回路ＣＳ１は、上記可変電流源ＶＣ１，ＶＣ２……ＶＣｎのすべての電流Ｉ１，Ｉ２……Ｉｎを合成して、それらの電流値の総和に等しい電流をバイアス電流ＩＩＶＧＡとして可変利得増幅回路ＩＶＧＡに流すように構成されている。この合成電流が制御電圧ＶＲＡＭＰに対して指数関数的に増加する。これによって、可変利得増幅回路ＩＶＧＡのｄＢ表記のゲインが入力制御電圧ＶＲＡＭＰに応じて直線的に変化するように制御される。
【００６７】
図１５（Ｂ）に、制御電圧ＶＡＰＣに対するバイアス電流ＩＩＶＧＡの変化の様子を実線で示す。図１５（Ｂ）から分かるように、バイアス電流ＩＩＶＧＡは折れ線グラフのように変化する。最初の分線Ａ１は電流源ＶＣ１の電流Ｉ１、次の分線Ａ２は電流源ＶＣ１とＶＣ２の電流Ｉ１，Ｉ２を加算したもの、次の分線Ａ３は電流源ＶＣ１とＶＣ２とＶＣ３の電流Ｉ１，Ｉ２，Ｉ３を加算したもの、最後の分線Ａｎはすべての電流源の電流Ｉ１，Ｉ２……Ｉｎを加算したものに相当する。この実施例の電流源回路ＣＳ１では、図１５（Ｂ）の折れ線が指数曲線と近似するように、各可変電流源ＶＣ１〜ＶＣｎの電流値Ｉ１，Ｉ２……Ｉｎが設定されている。可変利得増幅回路ＭＶＧＡのバイアス電流ＩＭＶＧＡを生成する電流源回路ＣＳ２は、複数の可変電流源の合成電流が制御電圧ＶＲＡＭＰに応じて図１５（Ｂ）に破線で示すように指数関数的に減少するように構成される。
【００６８】
図１６には、上記バイアス回路２０の具体的な回路例が示されている。各可変電流源ＶＣ１，ＶＣ２……ＶＣｎは、前記基準電位ＶＲ１，ＶＲ２……ＶＲｎのいずれかがベース端子に印加されたバイポーラトランジスタＱ１１，Ｑ２１，……Ｑｎ１と、これらのトランジスタとそれぞれ対をなすトランジスタＱ１２，Ｑ２２，……Ｑｎ２と、抵抗Ｒ１１，Ｒ１２；Ｒ２１，Ｒ２２……Ｒｎ１，Ｒｎ２と、定電流源ＩＥ１，ＩＥ２，……ＩＥｎとから構成されている。そして、例えばＱ１１，Ｑ１２のように対をなすトランジスタのエミッタ端子に抵抗Ｒ１１，Ｒ１２が接続され、さらにこれらの抵抗を介して定電流源ＩＥ１に接続されている。他のトランジスタ対も図１６のように、互いに一端が結合された抵抗を介して定電流源に接続されている。また、対をなす一方のトランジスタＱ１１，Ｑ２１，……Ｑｎ１のコレクタ端子は電源電圧Ｖｃｃに接続され、他方のトランジスタＱ１２，Ｑ２２，……Ｑｎ２のコレクタ端子は共通接続されている。これにより、Ｑ１２，Ｑ２２，……Ｑｎ２のコレクタ電流Ｉ１，Ｉ２，……Ｉｎが合成されてバイアス電流Ｉｏｕｔが生成される。
【００６９】
また、リニアアンプ１０の出力レベルを制御するための制御電圧ＶＡＰＣに応じてトランジスタＱ１１，Ｑ２１……Ｑｎ１のベース電圧ＶＲ１，ＶＲ２，……ＶＲｎと、トランジスタＱ１２，Ｑ２２……Ｑｎ２のベース電圧ＶＢ１，ＶＢ２，……ＶＢｎを生成するために抵抗分圧回路２２が設けられている。さらに、上記可変電流源ＶＣ１，ＶＣ２……ＶＣｎとは別に、オフセット電流Ｉｏｆｆを流すため、トランジスタＱ０１，Ｑ０２と抵抗Ｒ０１，Ｒ０２、定電流用トランジスタＱｃ０とそのエミッタ抵抗Ｒｅ０とからなる電流源Ｃｏｆｆが設けられている。この電流源Ｃｏｆｆは、制御電圧ＶＡＰＣが０Ｖであっても最小限のバイアス電流をリニアアンプ１０に流すために設けられたものである。
【００７０】
また、各可変電流源ＶＣ１，ＶＣ２……ＶＣｎの定電流源ＩＥ１，ＩＥ２，……ＩＥｎは、それぞれバイポーラトランジスタＱｃ１，Ｑｃ２，……Ｑｃｎとエミッタ抵抗Ｒｅ１，Ｒｅ２，……Ｒｅｎとから構成されており、トランジスタＱｃ１，Ｑｃ２，……ＱｃｎおよびＱｃ０のベースには、これらとカレントミラー接続されたトランジスタＱｃｒのベース電圧と同一の電圧が印加されている。各可変電流源ＶＣｉ（ｉ＝１，２，……ｎ）の定電流源ＩＥｉがそれぞれバイポーラトランジスタＱｃｉとエミッタ抵抗Ｒｅｉとにより構成されることにより、エミッタ抵抗がないトランジスタ単独の電流源に比べてトランジスタのベース・エミッタ間電圧ＶＢＥのばらつきによる電流のばらつきが小さくされる。
【００７１】
上記トランジスタＱｃｒには基準電流ＩＲＥＦが流されるように構成されており、これによって各トランジスタＱｃ１，Ｑｃ２，……Ｑｃｎ，Ｑｃ０には基準電流ＩＲＥＦに比例した電流Ｉｅ１，Ｉｅ２，……Ｉｅｎ，Ｉｏｆｆが流れるようにされる。そして、その電流値はトランジスタＱｃ０のサイズ（特にエミッタ）とＱｃ１，Ｑｃ２，……Ｑｃｎのサイズ比、及び、抵抗Ｒｅ１，Ｒｅ２，……Ｒｅｎの比によって決定される。各トランジスタＱｃ１，Ｑｃ２，……Ｑｃｎに流れる電流Ｉｅ１，Ｉｅ２，……Ｉｅｎが、図１４の電流源回路ＣＳ２の各可変電流源ＶＣ１，ＶＣ２……ＶＣｎの飽和電流となる。また、抵抗Ｒ０１，Ｒ０２；Ｒ１１，Ｒ１２……Ｒｎ１，Ｒｎ２の抵抗値によって、電流変化率（図１５（Ｂ）の分線Ａ１，Ａ２……Ａｎの傾き）が決定される。さらに、各可変電流源ＶＣ１，ＶＣ２……ＶＣｎの電流可変範囲±ΔＶは、対を成すトランジスタのベース電位差によって決定される。
【００７２】
つまり、対を成すトランジスタのベース電位差が２ΔＶとなるように、抵抗分圧回路２２において、トランジスタＱ１１，Ｑ２１……Ｑｎ１のベース電圧ＶＲ１，ＶＲ２，……ＶＲｎと、トランジスタＱ１２，Ｑ２２……Ｑｎ２のベース電圧ＶＢ１，ＶＢ２，……ＶＢｎが生成される。また、制御電圧ＶＡＰＣに応じて変化する電圧ＶＲ１，ＶＲ２，……ＶＲｎとＶＢ１，ＶＢ２，……ＶＢｎの交差電位が、各電流波形Ｉ１，Ｉ２，……Ｉｎの中心電位となるように抵抗分圧回路２２を構成する抵抗の比が設定されている。
【００７３】
この実施例の利得制御回路１６０では、各可変電流源ＶＣ１，ＶＣ２……ＶＣｎの電流変化率が抵抗Ｒ０１，Ｒ０２；Ｒ１１，Ｒ１２……Ｒｎ１，Ｒｎ２の抵抗値によって決まり、抵抗がばらついても抵抗比はほぼ一定であるため、図１５（Ｂ）に示されている合成電流として出力されるバイアス電流ＩＩＶＧＡの指数関数曲線はほとんど変わらないという利点がある。
【００７４】
次に、振幅ループのオープンループゲインばらつきの補正について説明する。振幅ループのオープンループゲインを変動させる要因として、振幅ループ上にある回路のゲインばらつきがある。このゲインばらつきは、製造ばらつきによるものであり、補正する必要がある。例えば、パワーアンプ２１０の出力電力ＰＯＵＴの出力制御電圧ＶＲＡＭＰに対する特性をゲイン制御感度ＡＰＡとすると、実施例においてはパワーアンプ２１０のゲイン制御感度ＡＰＡは一定であることが望まれる。図１７には、出力制御電圧ＶＲＡＭＰに対するパワーアンプのｄＢ表記のゲイン制御感度ＡＰＡの特性が示されている。
【００７５】
パワーアンプ２１０のゲイン制御感度ＡＰＡは、図１７に符号ＡＰＡ０で示す直線のように、出力制御電圧ＶＲＡＭＰによらず一定であることが望ましい。しかしながら、使用するパワーアンプによっては、ＡＰＡ１，ＡＰＡ２のように特性に傾きが生じることがある。これを補正するための手段として、可変利得増幅回路ＩＶＧＡのゲイン制御感度を変えて補正する方法がある。図１８は、可変利得増幅回路ＩＶＧＡのゲイン制御感度を変えたときの特性を示している。図１８において、直線ＧＩＶＧＡ０が目標とするゲイン特性である。これに対し、制御感度を低くしたときの特性は傾きの小さな直線ＧＩＶＧＡ１で示され、逆に高くしたときのときの特性は傾きの大きな直線ＧＩＶＧＡ２で示される。
【００７６】
具体的な補正の仕方は、例えばパワーアンプ２１０のゲイン制御感度ＡＰＡが図１７の特性線ＡＰＡ１のように正の傾きを持った場合は、図１８の直線ＧＩＶＧＡ１のように可変利得増幅回路ＩＶＧＡのゲイン特性の傾きを小さくする。これにより、パワーアンプ２１０のゲインＡＰＡと可変利得増幅回路ＭＶＧＡのゲインＧＭＶＧＡと可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡの和（ＡＰＡ＋ＧＭＶＧＡ＋ＧＩＶＧＡ）を、出力制御電圧ＶＲＡＭＰに対して一定に保たれるようになる。
【００７７】
なお、可変利得増幅回路ＭＶＧＡのゲインＧＭＶＧＡの制御特性は、一定となるように計算され、変えることはできない。逆にパワーアンプ２１０のゲイン制御感度ＡＰＡが図１７の特性線ＧＡＰ２のように負の傾きを持った場合は、図１８の直線ＧＩＶＧＡ２のように可変利得増幅回路ＩＶＧＡのゲイン特性の傾きを大きくするように設定する。このようなゲイン制御感度の補正を、本明細書ではスロープ補正と呼ぶことにする。
【００７８】
ここで、製造ばらつきによりパワーアンプ２１０のゲイン制御感度ＡＰＡやその他の回路のゲインが単純に増加または減少した場合のオフセットの補正の仕方を述べる。例えば、パワーアンプのゲイン制御感度ＡＰＡが、図１７に示されているように、目標とする特性である直線ＡＰＡ０に対して、破線ＡＰＡ３，ＡＰＡ４で示すようにばらついた場合を考える。なお、図１７において、直線ＡＰＡ３とＡＰＡ４はパワーアンプ２１０のゲイン制御感度が増加したときと減少したときの特性を表している。
【００７９】
これらを補正するには、可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡの制御特性を適当なやり方でシフトさせればよい。図１８に符号ＧＩＶＧＡ３で示されているのは可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡの制御特性をゲインが低くなる方向へシフトさせたときの特性、符号ＧＩＶＧＡ４で示されているのは可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡの制御特性をゲインが高くなる方向へシフトさせたときの特性である。
【００８０】
パワーアンプ２１０のゲイン制御感度ＡＰＡが図１７のＡＰＡ３のように増加してしまったときは、可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡの制御特性を図１８の直線ＧＩＶＧＡ３のようにゲインが低くなる方向へ全体的にシフトさせる。逆にパワーアンプ２１０のゲイン制御感度ＡＰＡが図１７のＧＰＡ４のように減少してしまったときは、可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡの制御特性を図１８の直線ＧＩＶＧＡ４のようにゲインが高くなる方向へ全体的にシフトをさせればよい。製造ばらつきで回路のゲインがばらついた場合でも、可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡを上記のように補正することにより、パワーアンプのゲインＡＰＡと可変利得増幅回路ＭＶＧＡのゲインＧＭＶＧＡと可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡの和（ＡＰＡ＋ＧＭＶＧＡ＋ＧＩＶＧＡ）を、出力制御電圧ＶＲＡＭＰに対して一定に保つことができる。このようなゲインの補正を、本明細書ではオフセット補正と呼ぶことにする。
【００８１】
次に、これらの補正を行なうための回路の実施例を説明する。図１９は、スロープ補正とオフセット補正を行えるようにした利得制御回路１６０の具体例である。この実施例の利得制御回路１６０は、スロープ補正のためにシングル差動変換アンプＳＤＡ２のゲインをスロープ制御信号ＳＬＯＰＥにより補正できるように構成されている。この利得制御回路１６０においては、スロープ制御信号ＳＬＯＰＥによりアンプＳＤＡ２のゲインを高く設定すれば、可変利得増幅回路ＩＶＧＡのバイアス電流ＩＩＶＧＡの変化率が急峻になり、可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡの傾きを増加させることができる。逆にアンプＳＤＡ２のゲインを低く設定するとＧＩＶＧＡの傾きを減少させることができる。
【００８２】
図２１は、スロープ制御信号ＳＬＯＰＥによりアンプＳＤＡ２のゲインを変えた場合における出力制御信号ＶＲＡＭＰに対する可変利得増幅回路ＩＶＧＡのバイアス電流ＩＩＶＧＡの特性を示している。図２１において、符号Ｈ１はアンプＳＤＡ２のゲインを高く設定したときの特性で、ＶＲＡＭＰに対するＩＩＶＧＡの変化率が大きくなって基準電圧ＶＲＥＦを中心に横軸方向に圧縮された特性となる。逆に、符号Ｈ２はアンプＳＤＡ２のゲインを低く設定したときの特性で、ＶＲＡＭＰに対するＩＩＶＧＡの変化率が小さくなって横軸方向に伸張された特性となる。従って、シングル差動変換アンプＳＤＡ２のゲインを高くした場合は、可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡは図１８のＧＩＶＧＡ２のように傾きが増加し、ＳＤＡ２のゲインを低くした場合は、可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡは図１８のＧＩＶＧＡ１のように傾きが減少する。
【００８３】
また、図１９の実施例においては、可変利得増幅回路ＩＶＧＡが第１アンプＡＭＰ１と第２ＡＭＰ２とで構成されている。第１アンプＡＭＰ１は図１３の実施例の可変利得増幅回路ＩＶＧＡと同等の機能を持つようにされる。第２アンプＡＭＰ２はオフセット制御信号ＯＦＳＴによりゲインが変化される構成にされている。つまり、この実施例では、第２アンプＡＭＰ２のゲインを増減させることにより、図１８の符号ＧＩＶＧＡ３やＧＩＶＧＡ４のように可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡを制御することができる。
【００８４】
その結果、パワーアンプのゲイン制御感度ＡＰＡと可変利得増幅回路ＭＶＧＡのゲインＧＭＶＧＡと可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡの和（ＡＰＡ＋ＧＭＶＧＡ＋ＧＩＶＧＡ）を一定にすることができる。なお、図１９の実施例では第１アンプＡＭＰ１のゲインを利得制御回路１６０からの電流ＩＩＶＧＡで制御し、第２アンプＡＭＰ２のゲインをオフセット制御信号ＯＦＳＴにより制御するように構成したが、電流ＩＩＶＧＡとオフセット制御信号ＯＦＳＴが逆にされた構成であっても同様の効果が得られる。
【００８５】
オフセット補正を行う別の手法として、図２０のようにレベルシフト回路ＬＳＦを設けて、シングル差動変換アンプＳＤＡ２に入力される基準電圧ＶＲＥＦを一定量シフトする方法も考えられる。レベルシフト回路ＬＳＦは、入力に対し一定の電圧ＶＳＨＩＦＴを加算した電圧を出力する回路であり、シフト量ＶＳＨＩＦＴはオフセット制御信号ＯＦＳＴで制御される。図２２にこの実施例における作用を示す。レベルシフト回路ＬＳＦによりシフト量ＶＳＨＩＦＴを増加させると、符号Ｈ３のように可変利得増幅回路ＩＶＧＡのバイアス電流ＩＩＶＧＡの特性は右方向にシフトする。逆にシフト量ＶＳＨＩＦＴを減少させると、符号Ｈ４のようにバイアス電流ＩＩＶＧＡの特性は左方向にシフトする。
【００８６】
そして、シフト量ＶＳＨＩＦＴを増加させると、可変利得増幅回路ＩＶＧＡのゲイン特性は図１８のＧＩＶＧＡ３のように全体的に下方へずれ、逆にシフト量ＶＳＨＩＦＴを減少させると、可変利得増幅回路ＩＶＧＡのゲイン特性は図１８のＧＩＶＧＡ４のように全体的に上方へずれる。この結果、パワーアンプのゲイン制御感度ＡＰＡと可変利得増幅回路ＭＶＧＡのゲインＧＭＶＧＡと可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡの和（ＡＰＡ＋ＧＭＶＧＡ＋ＧＩＶＧＡ）を目標の値にすることができる。なお、図２０の実施例では、シングル差動変換アンプＳＤＡ２の基準電圧ＶＲＥＦの入力側にレベルシフト回路ＬＳＦを設けたが、シングル差動変換アンプＳＤＡ２のゲイン制御信号ＶＲＡＭＰの入力側にレベルシフト回路を挿入しても良い。ただし、この場合、シフト量ＶＳＨＩＦＴと可変利得増幅回路ＭＶＧＡのゲインＧＭＶＧＡの関係は反転する。つまり、シフト量ＶＳＨＩＦＴを増加させると可変利得増幅回路ＩＶＧＡのバイアス電流ＩＩＶＧＡの特性は左方向にシフトし、逆に減少させると右方向にシフトする。
【００８７】
このようにポーラーループでは、位相ループと振幅ループの組合せ作用により、パワーアンプの出力の位相と振幅を正確に制御できるので、ＧＳＭとＥＤＧＥの両方式に対応したデュアルモードの送信回路に適している。これは、ＧＭＳＫ変調方式を採用するＧＳＭが位相成分のみに送信情報を持たせているのに対し、ＥＤＧＥ方式は、転送レートを高めるために振幅成分にも情報を持たせているためでる。従来ＧＳＭ方式のみに対応していた送信回路では、パワーアンプの出力振幅が一定になるように制御をかけていた。タイプＩの振幅ループは、ＧＭＳＫ信号の振幅を制御し、送信中それが変化しないように制御する。ポーラーループでは、パワーアンプの出力からのフィードバック信号と変調回路の出力とを比較し、可変利得増幅回路でゲインを調整するので、ＥＤＧＥ方式による振幅の変調成分に影響を与えることなくパワーアンプ出力（正確にはパワーアンプの平均出力電力）を制御できる。従って、この構成は、ＧＳＭ方式と振幅の変調成分を持つＥＤＧＥ方式の両方に対応できることになる。
【００８８】
しかし、ＧＳＭ、ＥＤＧＥどちらの方式の場合においても、パワーアンプの出力は温度変動及び素子の製造ばらつきに対し、感度が低くなければならない。しかも、ＧＳＭ方式の規格では、アンテナ端において、立ち上がり（ランプアップ）期間、立下り（ランプダウン）期間及びデータ送信期間の電力は、所定のタイムマスクに常に収まらなければならないと規定されている。ポーラーループにおいて、このような出力電力の制御を行うためには、ループ内の回路特性に変動が少ないことが要求され、特に可変利得増幅回路ＭＶＧＡ、ＩＶＧＡは、広いゲインの可変範囲（約５０ｄＢ）を確保し、その全範囲でばらつきを抑えることが要求される。
【００８９】
このため、そのような制御の実現は非常に困難になる。もしばらつきが許容範囲を超えたならば、ばらつき情報をベースバンド回路に取り込み、ばらつきを補正するように可変利得増幅回路ＭＶＧＡ、ＩＶＧＡのゲインを制御する方式も考えられるが、このようにすると、ベースバンドＬＳＩの製造コストを引き上げてしまうので、好ましくない。また、可変利得増幅回路のゲインが制御信号に対し非線形な場合も、ベースバンド回路に対する負担が増え、製造コストが上がってしまうので、ゲイン制御は線形であることが望まれる。
【００９０】
従って、前記実施例を適用することで、広いゲイン可変範囲を確保しつつ、電源や温度変動及び素子の製造ばらつきに対し感度が低く、且つゲイン制御の線形性も良好な可変利得増幅回路を実現でき、ベースバンドＬＳＩへの負担を低減できるので、ベースバンドＬＳＩの製造コストを引き下げることができる。
【００９１】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施例では、高周波ＩＣ１００に可変利得増幅回路ＭＶＧＡとＩＶＧＡの利得特性を補正するためのデータを設定するレジスタ１７０を設け、ベースバンドＬＳＩ３００内の不揮発性メモリ３１０に可変利得増幅回路ＭＶＧＡとＩＶＧＡの利得を補正するためのデータを格納しておいて、動作開始時にそのデータをベースバンドＬＳＩ３００から高周波ＩＣ１００に送ってレジスタ１７０に設定するようにしているが、高周波ＩＣ１００内に可変利得増幅回路ＭＶＧＡとＩＶＧＡの利得特性を補正するためのデータを格納する不揮発性メモリを設けておくようにしてもよい。
【００９２】
また、上記実施例では、ループ全体で１つの極を有するＬＰＦ３を使用して送信回路の出力電力の補正のための測定２が実行され、振幅ループのループゲイン調整のためループフィルタＬＰＦ２を使用した測定３を行なって、両方の測定結果に基づいてキャリブレーションを行なっているが、測定３を省略して測定２の測定結果のみに基づいてキャリブレーションを行なうようにしてもよい。
【００９３】
以上の説明では本発明を、ＧＳＭ方式とＤＣＳ１８００方式の２つの方式に従った通信が可能に構成されたデュアルバンド方式のシステムに適用した場合を説明しているが、ＧＳＭ方式とＤＣＳ方式とＰＣＳ（Ｐｅｒｓｏｎａｌ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ　Ｓｙｓｔｅｍ）１９００の３つの方式に従った通信が可能に構成されたトリプルバンド方式のシステムにおいてＧＭＳＫ変調モードの他に８−ＰＳＫ変調モードによる変調を伴なう通信を行なえるようにする場合、また８５０ＭＨｚ帯を使用した通信を行なう場合にも利用することができる。
【００９４】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、位相変調と振幅変調を行なう機能を有する携帯電話器のような無線通信装置において、送信波形の変調精度およびスペクトラル・リグロースを向上させるとともに受信周波数帯へ及ぶノイズを充分に抑制することができる。
【００９５】
また、本発明によると、素子の製造バラツキによりループゲインが変動し、それによってループの安定性が低下するのを防止し信頼性の高い無線通信装置を実現することができる。
さらに本発明によると、振幅変調のための出力制御を行なう際に、振幅制御ループのゲインが変化して位相余裕が減少しループの安定性が低下するのを防止して、信頼性の高い無線通信装置を実現することができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施形態であるポーラーループ方式の送信回路の概略構成とこの送信回路を用いた無線通信システムの構成例を示すブロック図である。
【図２】図２は、図１の送信回路における振幅制御ループのオープルゲイン特性を示すグラフである。
【図３】図３は、本発明のポーラーループ方式を適用した高周波ＩＣを用いた無線通信装置と測定システムの構成例を示すブロック図である。
【図４】図４は、出力パワーアンプの出力電力特性を測定する際に動作する回路の概略構成を示すブロック図である。
【図５】図５は、本発明の実施形態に従ったポーラーループ方式の送信回路において、ループ全体の極数を減らしたロウパスフィルタＬＰＦ３を負荷として用いて振幅制御ループのオープルゲイン特性を測定する際に動作する回路の概略構成を示すブロック図である。
【図６】図６は、本発明の実施形態に従ったポーラーループ方式の送信回路において高次数のフィルタＬＰＦ２を用いて振幅制御ループのオープルゲイン特性を測定する際に動作する回路の概略構成を示すブロック図である。
【図７】図７は、振幅制御ループの閉ループ状態で振幅変調を行なった時の周波数応答特性を示すグラフである。
【図８】図８（Ａ）は、本発明の実施形態に従ったポーラーループ方式の送信回路における出力制御電圧ＶＲＡＭＰと出力パワーアンプおよび利得可変増幅回路のゲインとの関係を示すグラフ、（Ｂ）は出力制御電圧ＶＲＡＭＰと出力パワーアンプの出力電力との関係を示すグラフである。
【図９】図９は、ループフィルタＬＰＦ２を使用した時の振幅ループのオープンループのゲイン特性と振幅ループの位相特性を示すグラフである。
【図１０】図１０は、本発明の実施例において使用される利得可変増幅回路の具体例を示す回路図である。
【図１１】図１１は、本発明の実施形態に従ったポーラーループ方式の送信回路における出力制御電圧ＶＲＡＭＰと、フィードバックパス上の利得可変増幅回路（ＭＶＧＡ）のゲインおよびフォワードパス上の利得可変増幅回路（ＩＶＧＡ）のゲインとの関係を示すグラフである。
【図１２】図１２は、本発明のポーラーループ方式の送信回路における出力制御電圧ＶＲＡＭＰと、フィードバックパス上の利得可変増幅回路（ＭＶＧＡ）およびフォワードパス上の利得可変増幅回路（ＩＶＧＡ）のバイアス電流との関係を示すグラフである。
【図１３】図１３は、本発明の実施例において使用する利得制御回路の構成例を示す回路構成図である。
【図１４】図１４は、図１３の利得制御回路を構成するバイアス電流生成回路の概略構成を示す回路構成図である。
【図１５】図１５は、バイアス電流生成回路における出力制御電圧と各電流源の電流およびそれらを合成したバイアス電流との関係を示すグラフである。
【図１６】図１６は、図１４のバイアス電流生成回路の具体例を示す回路図である。
【図１７】図１７は、出力パワーアンプの出力制御電圧ＶＲＡＭＰに対するゲイン制御感度を示すグラフである。
【図１８】図１８は、本発明の実施形態に従ったポーラーループ方式の送信回路におけるフォワードパス上の利得可変増幅回路（ＩＶＧＡ）のゲインのバラツキの様子を示すグラフである。
【図１９】図１９は、利得制御回路の他の構成例を示す回路構成図である。
【図２０】図２０は、利得制御回路のさらに他の構成例を示す回路構成図である。
【図２１】図２１は、スロープ制御信号によりアンプのゲインを変えた場合における出力制御信号ＶＲＡＭＰに対する可変利得増幅回路ＩＶＧＡのバイアス電流ＩＩＶＧＡの特性を示すグラフである。
【図２２】図２２は、オフセット制御信号によりアンプのゲインを変えた場合における出力制御信号ＶＲＡＭＰに対する可変利得増幅回路ＩＶＧＡのバイアス電流ＩＩＶＧＡの特性を示すグラフである。
【符号の説明】
１００　　高周波ＩＣ
１１０　　位相分周回路
１２０　　直交変調回路
１３１　　ミクサ
１３２　　ミクサ
１４０　　位相検出回路
１５０　　振幅検出回路
１６０　　利得制御回路
１７０　　レジスタ
１８０　　シーケンサ
１９０　　受信系回路
２００　　パワーモジュール
２１０　　パワーアンプ
２２０　　カプラ
２３０　　電圧制御回路
３００　　ベースバンド回路
ＴｘＶＣＯ　　送信用発振器
φＲＦ　　高周波発振器からの発振信号
φＩＦ　　中間周波数の発振信号
ＬＰＦ１　　ループフィルタ
Ｉ，Ｑ　　Ｉ／Ｑ信号
ＳＲＥＦ　　基準信号
ＳＦＢ　　フィードバック信号
Ｃ０〜Ｃ４　　容量素子
Ｒ１〜Ｒ３，ＲＴ１　　抵抗素子
ＳＷ０〜ＳＷ３　　スイッチ
ＡＰＤ　　アナログ位相比較器
ＤＰＤ　　デジタル位相比較器
ＬＶＳ　　レベルシフト回路
ＲＦ−ＶＣＯ　　高周波発振器
ＩＦ−ＶＣＯ　　発振器
ＭＶＧＡ，ＩＶＧＡ　　可変利得増幅回路
ＶＩＣ　　電流電圧変換器
【図１】
2004007445.tif 000003
【図２】
2004007445.tif 000004
【図３】
2004007445.tif 000005
【図４】
2004007445.tif 000006
【図５】
2004007445.tif 000007
【図６】
2004007445.tif 000008
【図７】
2004007445.tif 000009
【図８】
2004007445.tif 000010
【図９】
2004007445.tif 000011
【図１０】
2004007445.tif 000012
【図１１】
2004007445.tif 000013
【図１２】
2004007445.tif 000014
【図１３】
2004007445.tif 000015
【図１４】
2004007445.tif 000016
【図１５】
2004007445.tif 000017
【図１６】
2004007445.tif 000018
【図１７】
2004007445.tif 000019
【図１８】
2004007445.tif 000020
【図１９】
2004007445.tif 000021
【図２０】
2004007445.tif 000022
【図２１】
2004007445.tif 000023
【図２２】
2004007445.tif 000024