(57)【要約】【課題】電子回路に用いられるインダクターのインダクタンスをエネルギー損失を低く抑えて、可変とする。【解決手段】MEMS(Micro-Electro-Mechanical-Systems) 技術を使って、インダクターを構成する導体線路の一部を選択してインダクターとする。【選択図】  なし【特許請求の範囲】
【請求項１】
MEMS（Micro- Electro-Mechanical Systems）技術を用いて両端が支持体（アンカー＝anchor）によって支持された薄膜ブリッジ構造、あるいは一方のみを支持体によって支持された薄膜はり（cantilever）構造において、この薄膜ブリッジあるいは薄膜はりに配置された薄膜配線を上部配線としてインダクターの一部とし、この薄膜ブリッジまたは薄膜はりの下部に空間を介して配置された下部配線を上部配線の外部取出し配線とした上下部二層配線よりなるインダクター
【請求項２】
【請求項３】
において薄膜ブリッジあるいは薄膜はり上に配置された上部配線はその配線部分を支持する薄膜を有さなく空間中に存在し、単独
で支持体（アンカー）に支持される
【請求項４】
のインダクター
【請求項５】
【請求項６】
、
【請求項７】
において、下部配線の周辺に複数個の配線を配置しこれらを下部電極とし、これら下部電極の特定の一部に上部配線との間に外部からDC電圧を印加して静電力を利用して、上部配線の特定の一部を、印加した下部電極に囲まれた配線の特定の一部に接触・導通させて実効的な上部配線長を変化させてインダクタンスを変化させた可変インダクター
【請求項８】
絶縁基板上もしくは絶縁膜上に配置されたスパイラル型、メアンダ型などの形状よりなるインダクタンスを提供する下部配線とこれに接近して下部制御電極を有してなる下部構造と、空間を介して上部に配置されたMEMS技術を用いて作成されたメンブレン（Membrane）型もしくはカンチレバー型薄膜に接して上部制御電極と可動電極とを有する上部構造との二層構造において、可動電極と下部配線とを接触させるため、前記上部電極と下部電極との間にDC電圧を印加し、可動電極を静電力により下方に移動して下部配線の一部に接触させて、実効的な下部配線長を短縮して、インダクタンスを変化させたインダクター
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は絶縁基板上もしくは絶縁膜上に構成されるインダクターに関する。
【０００２】
【従来の技術】一般にスパイラルもしくはメアンダなどのイアンダクターは、高周波回路に用いられており、主に増幅器の負荷用やフイルターや電圧制御発信回路のタンク用などとして用いられ重要な回路構成要素である。
【０００３】インダクターは絶縁基板上もしくは絶縁膜上に構成されるが、絶縁基板としてはガラス、セラミックスなどの厚膜基板、絶縁膜としてはシリコン、GaAsなどの半導体基板を被覆したシリコン酸化膜、シリコン窒化膜などの絶縁膜などがある。インダクターの従来技術としてはシリコン酸化膜、シリコン窒化膜などの絶縁膜上に形成されて集積回路を構成する技術として使用されることが多く、以下では集積回路に用いられたインダクター技術を中心に従来技術を概観する。しかしながら、以下の議論は前記厚膜基板にも適用される。
【０００４】シリコン酸化膜、シリコン窒化膜などの半導体プロセスを用いた絶縁膜上に構成されるインダクターは、多層構造の少なくとも一配線工程を用いて一例として図５のようなスパイラルインダクターとなる。
【０００５】図５のインダクターは、能動素子であるCMOS、バイポーラトランジスターなどが形成される領域以外で、比較的厚い絶縁膜例えばCMOS素子を基本素子とした集積回路ではロコスSiO2膜上に配線層を用いてインダクターとして形成される。このときのインダクターの断面形状を図６に示す。
【０００６】このような従来技術になる集積化されたインダクターの特性はインダクタンスそれ自身、エネルギー損失の性能指数としてのQ値、tanδ、共振周波数などによって特徴づけられる。これら特性はインダクターを構成する材料の導電性、誘電体特性、寸法、構造、伝播信号などに支配されている。
【０００７】集積化インダクターの利用価値を高めるためには、所望のインダクタンス（L）を設計通り得られかつ必要に応じて可変であること、エネルギー損失の少ない高Qであること、また共振周波数が高く、高周波領域まで利用可能であることが好ましい。
【０００８】インダクターの構成要素が決まった時、Lは配線長によって決定されが、従来技術になる集積化インダクターではLは固定値となるのが一般的である。しかし、回路を構成するコンデンサー、抵抗値の製造上の変動によっては所望の回路特性を得るためLをトリミングするため、可変インダクターが求められる。このため、従来はバラクターなど電圧可変容量のキャパシタンス値をトランジスターを用いたジヤイレータ回路によりインダクタンスに変換しているため、素子の線形性が悪く、ダイナミックレンジが狭い、さらに能動素子からの雑音を多く発生させるなどの欠点が多く、マイクロ波フイルターなど実用的な回路には用いられていなかった。また、インダクタンスの可変範囲も高々１０％程度と狭い。あるいは、フイルターの共振周波数を変えてマルチモードの特性を実現する時のように、回路本来の目的がLの可変範囲を数倍程度要求するときがあるが、従来技術なるインダクターの構成では数倍程度までのインダクタンスの可変が達成できない。したがって、所望の共振周波数が得られなく、マルチモード、マルチ周波数のシステムは得られない。
【０００９】また、上記Q値は配線の伝送損失・放射損、誘電体損などによって規定され、シリコンプロセスではQ値はたかだか５程度である。このため、高性能な回路の構成要素としては満足できるものではない。インダクターのQを支配する要素としてまず、渦電流（Eddy Current）がある。これは誘電基板に入り込む電界によって生じ、集積回路にあってはサブ電流（基板電流）となって大きなエネルギー損失となる。また、同様にこの電界効果はインダクターを構成する金属配線表面にも渦電流を生じ、同様に比較的大きなエネルギー損失となる。
【００１０】さらに従来技術になる集積化インダクターは、インダクターとしての配線層はシリコン基板との間にシリコン酸化膜を介して寄生容量と基板の寄生抵抗が付加的に付く。これらはいずれも高周波信号の基板への漏洩を意味し、エネルギー損失となり、Qの低下に繋がる。以上の関係を説明する、基板上に構成されたインダクターの等価回路を図７に示す。
【００１１】図７の回路はインダクターを含んだ周辺回路系が共振することを意味し、この周波数を高周波数化することによって、インダクターの使用周波数範囲を拡大できる。このためにはこれら浮遊成分を抑制が必要である。
【００１２】また、これら浮遊成分を有するインダクターをフイルターのLC共振回路に適用したとき、LC共振回路には本来のL、Cの他に図７に示す寄生容量や寄生抵抗が付く。このため、共振周波数の設計値からの変動やQ値の劣化による共振特性の劣化として現れるため、所望のセンター周波数が得られない、帯域特性が得られないという問題が生じた。
【００１３】一方、集積回路のうちCMOSの場合、基板抵抗を大きくする必要があり、バイポーラ集積回路よりも大きな寄生抵抗となり、基板からのエネルギー損失抑制の観点からは有利に働くが、発振回路に適用したとき位相雑音の劣化がより大きくなるなど新たな問題が発生する。
【００１４】また、従来技術としてときには、Q値を向上させるため、スパイラルインダクターの上面を絶縁膜を介して強磁性体、たとえばCoNbZrで覆って、スパイラルインダクターを流れる電流によって誘起された磁束密度を増加させ、結果としてインダクタンス、Q値を増加させ得るが、変動幅は高々１０％程度と小さく、高Q値を得る手法には成り得ない。
【００１５】
【発明が解決解決しようとする課題】本発明によって、従来技術では達成できなかった、１）基板もしくは薄膜上でLを可変とする、２）高Q値のインダクターを実現する、３）寄生成分を減少させて共振周波数を高周波数化する、ことなどの課題を解決して高性能な回路基本素子としてのインダクターを得る。
【００１６】
【課題を解決するための手段】この課題を解決するため、半導体技術の応用であるMEMS（Micro-Electro-Mechanical-Systems）技術のうちの、バルク（Bulk）-MEMS, 表面（Surface）-MEMSいずれの技術も利用する。
【００１７】
【発明の実施の形態】以下、本発明の可変MEMS-インダクターについて、構造を模式的に示した図１(a)の実施例１を参照しながら説明する。図１(a)は本発明なる可変MEMSインダクターの断面図である。図には薄膜ブリッジ１上に配置されたインダクタンスを提供するスパイラル型もしくはメアンダ型の上部配線２と下部配線としてインダクターの外部取出し配線コンタクト部３、および下部電極４が示されている。薄膜ブリッジ１はポリイミド膜、シリコン酸化膜、ポリシリコン膜などが薄膜形成技術によって形成される。上部配線２は金（Au）,アルミニウム（Al）などの金属蒸着によって薄膜上に堆積された後、パターニングされてスパイラル型もしくはメアンダ型形状の配線となる。同様に外部取出し配線コンタクト部３、下部電極４は金（Au）,アルミニウム（Al）などの金属蒸着によってシリコン、ガリウム砒素（GaAs）、セラミックなどの高抵抗基板５上に堆積された後、パターニングされて形成される。この際高抵抗基板５はシリコン酸化膜、窒化シリコン（Si3N4）膜などの絶縁膜６によって被覆されていてもよい。また、上部配線２と外部取出し配線コンタクト部３・下部電極４は空間７によって隔てられ、０．５ミクロン程度から４ミクロン程度の間隔が保持される。これらの構造は層間犠牲膜を用いた表面MEMS技術により容易に達成される。
【００１８】図１(b)は図１(a)の基板５上に配置された外部取出し配線コンタクト部３、下部電極４および外部取出し配線８、電極取出し配線９の平面図を示す。また、図ではインダクタンスを提供する上部配線３としてはメアンダ型を示した。
【００１９】つぎに図1(a)、(b)を使って、前述の構造において、本発明なる可変インダクターが提供される構成につき述べる。図でスパイラル型もしくはメアンダ型配線２を上部電極とし、下部電極４との間にDC電圧、例えば３０Vを印加すると上部配線２と下部電極４の間に静電力が加わり、上部配線２は下方へ移動し、外部取出し配線コンタクト部３に接続され、インダクターの入力端である入力ポートに入ったRF電気信号はスパイラル型もしくはメアンダ型配線２、外部取出し配線コンタクト部３、外部取出し配線８を通じて出力ポートに達する。電極間にDC電圧を印加する際、下部電極は所望のインダクタンスが得られるよう、外部取出し配線コンタクト部３に近接する２つの下部電極４は適当に選択される結果、出力ポート２が選択される。これは選択された外部取出し配線コンタクト部３上の電極を兼ねる上部配線２が最大のたわみとなり、外部取出し配線コンタクト部３には接続するが、他の下部配線とは接続しないことによる。下部電極の組合わせを複数個配置することで、デイジタルなインダクタンスが得られ、最大と最小のインダクタンス比として３乃至５程度得ることは容易である。一例を図１(c)に示す。
また、この時のQは５０程度と高い。
【００２０】図１では薄膜１上に配置された上部配線２の場合を示したが、上部配線２が支持体１０に支持されて単独で空間７に存在してもよい。また、図１では上部配線２は薄膜ブリッジ１の上面に配置されているが、下面に配置されてもよい。
【００２１】図１で得られるインダクターでは大きな可変範囲を得られるとともに空間に浮上した構造故、従来技術で述べた基板での渦電流損および抵抗損のエネルギー損失はほとんどなく、したがって高Qなインダクターを実現できる。
また、同様に浮遊容量も小さく、インダクター系としての共振周波数は従来に比べて高周波側にシフトし、インダクターとしての使用範囲が広がる利点を持つ。
【００２２】つぎに他の実施例２につき、図２を参照しながら述べる。図ではメアンダー配線（インダクターの主要部分となる）１１が基板１２上に配置され、図１と同様なMEMS技術よりなる可動ブリッジ１３の下面に配置されたRF可動電極１４およびメアンダー配線１１とRF可動電極１４に接近して設けられた上下の制御電極１５の主要な部分により構成される。図２では図１(a)と同様にして上下の制御電極１５間にDC電圧、例えば２０Vを印加して、静電力により可動部ブリッジ１３を降下させ、メアンダ配線１１の一部をRF可動電極１４によって覆い、メアンダ配線の一部を短絡させて、実効的なインダクターとしての配線長を短くすることで小さなインダクタンスが得られる。
【００２３】図３は他の実施例３で第２の可動ブリッジ１６を新たに追加して、同様に配線長を変化させて、実効的なインダクター長を変えて、インダクタンスを更に小さくした。このときのインダクター長の変化の様子を模式的に図４（a）に、またインダクタンスの変化を図４（ｂ）に示した。インダクタンスは電極位置によりデジタル的に可変となる。
【００２４】
【発明の効果】以上説明したように、本発明になる可変MEMSインダクターを用いることによって、インダクタンスを５倍程度まで変化させ、エネルギー損失の少ない高Qな、しかも共振周波数を上げた結果、高周波で動作する高性能なインダクターを得ることができる。
【図面の簡単な説明】
【図１】(a)本発明になる可変MEMSインダクターの実施例１の断面図
(b)実施例１の平面図
(c)実施例１によって実現される選択された下部電極位置によるインダクタンスの変化の様子
【図２】実施例２の断面図（上部）と平面図（下部）
【図３】実施例３の平面図
【図４】（a）実施例２、３のインダクターのインダクタンス変化を示す模式図
（ｂ） 実施例２、３のインダクターの可動部配置によってインダクタンス変化を示す図
【図５】従来技術になるシリコン集積回路上に配置されたスパイラルインダクターの電界・磁界モデル
【図６】
【図５】のスパイラルインダクターのロコス部分の拡大図
【図７】従来技術になるシリコン集積回路上に配置されたインダクターの等価回路モデル
【図１】
2004214266.tif 000002
【図２】
2004214266.tif 000003
【図３】
2004214266.tif 000004
【図４】
2004214266.tif 000005
【図５】
2004214266.tif 000006
【図６】
2004214266.tif 000007
【図７】
2004214266.tif 000008
【手続補正書】
【提出日】平成15年1月31日(2003.1.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
MEMS（Micro- Electro-Mechanical Systems）技術を用いて両端が支持体（アンカー＝anchor）によって支持された薄膜ブリッジ構造、あるいは一方のみを支持体によって支持された薄膜はり（cantilever）構造において、この薄膜ブリッジあるいは薄膜はりに配置された薄膜配線を上部配線としてインダクターの一部とし、この薄膜ブリッジまたは薄膜はりの下部に空間を介して配置された下部配線を上部配線の外部取出し配線とした上下部二層配線よりなるインダクター
【請求項２】
請求項１において薄膜ブリッジあるいは薄膜はり上に配置された上部配線はその配線部分を支持する薄膜を有さなく空間中に存在し、単独で支持体（アンカー）に支持される請求項１のインダクター
【請求項３】
請求項１、請求項２において、下部配線の周辺に複数個の配線を配置しこれらを下部電極とし、これら下部電極の特定の一部に上部配線との間に外部からDC電圧を印加して静電力を利用して、上部配線の特定の一部を、印加した下部電極に囲まれた配線の特定の一部に接触・導通させて実効的な上部配線長を変化させてインダクタンスを変化させた可変インダクター
【請求項４】
絶縁基板上もしくは絶縁膜上に配置されたスパイラル型、メアンダ型などの形状よりなるインダクタンスを提供する下部配線とこれに接近して下部制御電極を有してなる下部構造と、空間を介して上部に配置されたMEMS技術を用いて作成されたメンブレン（Membrane）型もしくはカンチレバー型薄膜に接して上部制御電極と可動電極とを有する上部構造との二層構造において、可動電極と下部配線とを接触させるため、前記上部電極と下部電極との間にDC電圧を印加し、可動電極を静電力により下方に移動して下部配線の一部に接触させて、実効的な下部配線長を短縮して、インダクタンスを変化させたインダクター。
【手続補正書】
【提出日】平成15年3月28日(2003.3.28)
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＭＥＭＳ（Ｍｉｃｒｏ−Ｅｌｅｃｔｒｏ−ＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍｓ）技術を用いて両端が支持体（アンカー＝ａｎｃｈｏｒ）によって支持された薄膜ブリッジ構造、あるいは一方のみを支持体によって支持された薄膜はり（ｃａｎｔｉｌｅｖｅｒ）構造において、この薄膜ブリッジあるいは薄膜はりに配置された薄膜配線を上部配線としてインダクターの一部とし、この薄膜ブリッジまたは薄膜はりの下部に空間を介して配置された下部配線を上部配線の外部取出し配線とした上下部二層配線よりなるインダクター
【請求項２】
請求項１において薄膜ブリッジあるいは薄膜はり上に配置された上部配線はその配線部分を支持する薄膜を有さなく空間中に存在し、単独で支持体（アンカー）に支持される請求項１のインダクター
【請求項３】
請求項１、請求項２において、下部配線の周辺に複数個の配線を配置しこれらを下部電極とし、これら下部電極の特定の一部に上部配線との間に外部からＤＣ電圧を印加して静電力を利用して、上部配線の特定の一部を、印加した下部電極に囲まれた配線の特定の一部に接触・導通させて実効的な上部配線長を変化させてインダクタンスを変化させた可変インダクター。
【請求項４】
絶縁基板上もしくは絶縁膜上に配置されたスパイラル型、メアンダ型などの形状よりなるインダクタンスを提供する下部配線とこれに接近して下部制御電極を有してなる下部構造と、空間を介して上部に配置されたＭＥＭＳ技術を用いて作成されたメンブレン（Ｍｅｍｂｒａｎｅ）型もしくはカンチレバー型薄膜に接して上部制御電極と可動電極とを有する上部構造との二層構造において、可動電極と下部配線とを接触させるため、前記上部電極と下部電極との間にＤＣ電圧を印加し、可動電極を静電力により下方に移動して下部配線の一部に接触させて、実効的な下部配線長を短縮して、インダクタンスを変化させたインダクター。