(57)【要約】【課題】アナログ入力信号に直流成分を加算することによりアイドルトーンを回避し、かつ出力されるディジタル出力信号には加算した直流成分が含まれないＡ／Ｄ変換装置を提供することを目的とする。【解決手段】アナログ入力信号を変換して正相信号と逆相信号を出力する変換手段５と、前記正相信号と直流成分との加算処理をする第１のアナログ加算手段６と、前記逆相信号と前記直流成分との加算処理をする第２のアナログ加算手段７とで構成されている平衡回路３と、前記平衡回路３から出力される正相信号を入力とする第１のΔΣ型Ａ／Ｄ変換回路１と、前記平衡回路３から出力される逆相信号を入力とする第２のΔΣ型Ａ／Ｄ変換回路２と、前記第１および第２のΔΣ型Ａ／Ｄ変換回路１、２から出力されるディジタル信号を減算処理するディジタル減算手段４とを備える。【選択図】図１
2004007827.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号を正相信号と逆相信号に変換した後、前記正相信号および前記逆相信号に同一の直流成分を加算する平衡回路と、前記平衡回路から出力される正相信号を入力とする第１のΔΣ型Ａ／Ｄ変換回路と、前記平衡回路から出力される逆相信号を入力とする第２のΔΣ型Ａ／Ｄ変換回路と、前記第１および第２のΔΣ型Ａ／Ｄ変換回路から出力されるディジタル信号を減算処理するディジタル減算手段とを備え、前記第１および第２のΔΣ型Ａ／Ｄ変換回路が同一の回路構成であることを特徴とするＡ／Ｄ変換装置。
【請求項２】
ΔΣ型Ａ／Ｄ変換回路を有するＡ／Ｄ変換装置におけるＡ／Ｄ変換方法において、アナログ入力信号を正相信号と逆相信号に変換し、前記正相信号および前記逆相信号にそれぞれ同一の直流成分を加算したのちＡ／Ｄ変換を行い、このＡ／Ｄ変換した正相信号と逆相信号との減算処理をすることによって加算した直流成分を除去することを特徴とするＡ／Ｄ変換方法。
【請求項３】
アナログ入力信号に重畳する直流成分をコンデンサで除去した後、アナログ入力信号を正相信号と逆相信号に変換することを特徴とする請求項２記載のＡ／Ｄ変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、アナログ信号をディジタル信号に変換するＡ／Ｄ（アナログ／ディジタル）変換装置およびその変換方法に関し、特にΔΣ型Ａ／Ｄ変換回路のノイズ特性改善に関するものである。
【背景技術】
【０００２】
　Ａ／Ｄ変換装置の一つとして、ΔΣ型Ａ／Ｄ変換回路を用いたＡ／Ｄ変換装置が提案されている。例えば、特許文献１に開示されているようなＡ／Ｄ変換回路等がある。以下、従来のΔΣ型Ａ／Ｄ変換回路を用いたＡ／Ｄ変換装置について説明する。
【０００３】
　図５は、従来のＡ／Ｄ変換装置の構成を示すブロック図である。５０はΔΣ型Ａ／Ｄ変換回路、５１はアナログ減算器、５２は積分器、５３は入力信号を１ビットに量子化する量子化器、５４はＤ型フリップフロップ（以下、ＤＦＦと称す）、５５はＤ／Ａ変換器である。
【０００４】
　図６は、積分器５２の構成を示すブロック図である。図６において、５６はアナログ加算器、５７は１サンプリング周期だけ遅延する遅延器である。アナログ減算器５１からの入力信号は、アナログ加算器５６を介して量子化器５３に出力信号を出力すると共に、遅延器５７を介してアナログ加算器５６に正帰還される。即ち、入力信号をサンプリング周期毎に累積加算するものであり、その伝達特性Ｈi(z)をＺ関数で表すと（式１）のようになる。
【０００５】
　　　　Ｈｉ(z)＝１／（１−ｚ-1）　・・・　（式１）
　　　　　但し、ｚ＝ｃｏｓθ−ｊ・ｓｉｎθ
　　　　　　　　ｊ：虚数単位
　以上のように構成された従来のＡ／Ｄ変換装置の動作について、以下図５及び図６を用いて説明する。アナログ入力信号は、アナログ減算器５１を介して積分器５２に入力され、積分器５２内のアナログ加算器５６で累積加算されたのち、量子化器５３でサンプリング周期毎に＋１と−１の２値（１ビット）のディジタル信号に量子化される。この量子化されたディジタル信号は、ディジタル出力信号として出力されると共に、ＤＦＦ５４を介してＤ／Ａ変換器５５に入力され、＋Ｖtと−Ｖtの２値（１ビット）のアナログ信号に変換された後、アナログ減算器５１に帰還される。
【０００６】
　ΔΣ型Ａ／Ｄ変換回路５０のアナログ入力信号をＸ、ディジタル出力信号をＹ、量子化器５３により発生する量子化誤差（量子化器５３の入出力の差）をＶqnとするとき、入出力の関係をＺ関数で記述すると（式２）のようになる。
【０００７】
　　　　Ｙ＝Ｘ＋（１−ｚ-1）Ｖqn　・・・　（式２）
　（式２）から明らかなように、ディジタル出力信号Ｙにはアナログ入力信号成分Ｘの他に量子化誤差Ｖqnの項が含まれるが、１次微分特性（１−ｚ-1）が乗じられているためＶqnによるノイズは低周波ほど少なくなり、僅か１ビットの量子化であっても低周波領域では広いダイナミックレンジを得ることができる。
【０００８】
　より広いダイナミックレンジを得るためには、得ようとするディジタル出力信号よりもサンプリング周期を短く（サンプリング周波数を高く）してＡ／Ｄ変換を行い、低周波領域だけを用いるように出力をディジタル処理すればよい。このため、この方式はオーバーサンプリング方式とも呼ばれ、特にディジタルオーディオ分野で広く応用されている。
【特許文献１】特開平２−１２６７２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
　しかしながら上記のような従来の構成では、アナログ入力信号に直流成分（直流電圧）を加えた場合、ディジタル出力信号に周期性を持つという特性があり、これによって本来周波数特性を持たない（ホワイトな）ノイズであるＶqnに特定の周波数成分（アイドルトーン）が現れてしまうという課題がある。
【００１０】
　本課題の発生原理について図７を用いて簡単に説明する。図７は、ΔΣ型Ａ／Ｄ変換回路５０の量子化器５３の入力信号と出力信号の波形図である。
【００１１】
　まず、ΔΣ型Ａ／Ｄ変換回路５０に直流成分Ｖdcを入力すると、積分器５２で累積加算されて量子化器５３に入力される。量子化器５３は、入力信号が所定の閾値を超えると出力信号が反転してこれがアナログ減算器５１へ帰還されるため、図７に示すように量子化器５３の入力波形は鋸歯状波となり、また出力波形はパルス列となる。
【００１２】
　このときのパルス間隔は入力される直流成分Ｖdcと量子化出力Ｖt の比で決定される一定の周期となり、その周期ｔ0 は（式３）で表される。
【００１３】
　　　　ｔ0＝Ｔs×Ｖt／Ｖdc　・・・　（式３）
　　　　　但し、Ｖdc：直流成分（直流電圧）
　　　　　　　　Ｔs  ：サンプリング周期
　このように一定周期ｔ0 のパルス列となるため、ディジタル出力信号には基本周波数1／ｔ0およびその整数倍（高調波）のノイズが現れる。これを一般にアイドルトーンと呼んでいる。このアイドルトーンは、入力信号に直流成分が無ければ現れないが、アナログ入力信号から直流成分を完全に除去することは極めて困難であり、且つ、Ａ／Ｄ変換装置の回路自体が持つ直流成分の影響も避けることが困難である。
【００１４】
　このアイドルトーンを回避する最も簡単な方法は、（式３）で求められるアイドルトーンの周波数が所期の信号帯域外になるように直流成分Ｖdcを加算すれば良い。
【００１５】
　前述のようにΔΣ型Ａ／Ｄ変換回路では、ダイナミックレンジを広く得ることができる低周波領域を信号帯域として用いるから、この信号帯域の上限周波数よりもアイドルトーンの基本周波数1／ｔ0の方が高ければ良いことになる。
【００１６】
　ところが単にこの手段を用いると、当然ながらディジタル出力信号には加算した直流成分Ｖdcが含まれることとなり、この直流成分Ｖdcを除去するためのディジタル処理が別途必要となるという課題が生じる。ディジタル出力信号に含まれる直流成分Ｖdcを除去するためには、まずその直流値を求める必要があるが、ディジタル出力信号のみから直流値を求め除去すると本来のアナログ入力信号に含まれている直流成分まで除去してしまうことになる。また、加算する直流成分Ｖdcと量子化出力Ｖt の比からディジタル出力信号に含まれる直流値を予め求めておき除去することも原理的には可能であるが、アナログ回路の持つ製造誤差や温度ドリフトなどにより充分な精度で直流成分を除去することは容易でない。Ａ／Ｄ変換回路自体が持つ直流成分の除去に種々の手段が講じられている現状を考慮すればなおさら困難である。
【００１７】
　本発明は、上記のような従来の課題を解決するものであり、アナログ入力信号に直流成分を加算することによりアイドルトーンを回避し、かつ出力されるディジタル出力信号には加算した直流成分が含まれないＡ／Ｄ変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
　本発明に係る第１のＡ／Ｄ変換装置は、アナログ信号を正相信号と逆相信号に変換した後、前記正相信号および前記逆相信号に同一の直流成分を加算する平衡回路と、前記平衡回路から出力される正相信号を入力とする第１のΔΣ型Ａ／Ｄ変換回路と、前記平衡回路から出力される逆相信号を入力とする第２のΔΣ型Ａ／Ｄ変換回路と、前記第１および第２のΔΣ型Ａ／Ｄ変換回路から出力されるディジタル信号を減算処理するディジタル減算手段とを備え、前記第１および第２のΔΣ型Ａ／Ｄ変換回路が同一の回路構成であることを特徴とする。
【００１９】
　この第１の構成によれば、アナログ信号を正相信号と逆相信号に変換した後、正相信号および逆相信号に同一の直流成分を加算し、その後Ａ／Ｄ変換することによって、Ａ／Ｄ変換回路の出力に含まれるアイドルトーン成分の周波数が所定の信号帯域外となるため、アイドルトーン（ノイズ）を回避することができる。しかも、正相信号および逆相信号に加算された直流成分は、ディジタル減算手段による減算処理によって相殺されるため、加算した直流成分を含まないディジタル出力信号を得ることができる。
【００２０】
　本発明に係る第２のＡ／Ｄ変換装置は、上記第１のＡ／Ｄ変換装置が、第１および第２のΔΣ型Ａ／Ｄ変換回路から出力される量子化誤差成分のアナログ信号を減算処理するアナログ減算手段と、前記アナログ減算手段から出力されるアナログ信号を入力とする第３のΔΣ型Ａ／Ｄ変換回路と、前記第３のΔΣ型Ａ／Ｄ変換回路から出力されるディジタル信号を入力とし、該ディジタル信号を微分する微分手段と、ディジタル減算手段からの出力と前記微分手段からの出力とを加算処理するディジタル加算手段とを備えていることを特徴とする。
【００２１】
　この第２の構成によれば、上記第１の構成に、第３のΔΣ型Ａ／Ｄ変換回路と微分手段とアナログ減算手段とディジタル加算手段を追加するだけで、第１の構成の作用効果に加えて２次微分特性を有するＡ／Ｄ変換回路を構成することができる。
【００２２】
　本発明に係る第３のＡ／Ｄ変換装置は、上記第２のＡ／Ｄ変換装置に、第４〜第ｎのΔΣ型Ａ／Ｄ変換回路と、前記第４〜第ｎのΔΣ型Ａ／Ｄ変換回路の出力にそれぞれに接続され、前記第４〜第ｎのΔΣ型Ａ／Ｄ変換回路から出力されるディジタル信号を所定の微分特性に微分するための第４用〜第ｎ用の微分手段とを備え（ｎ≧４の整数）、前記第４〜第ｎのΔΣ型Ａ／Ｄ変換回路が、第３〜第（ｎ−１）のΔΣ型Ａ／Ｄ変換回路から出力される量子化誤差成分のアナログ信号をそれぞれ入力とし、前記第４用〜第ｎ用の微分手段からの出力をディジタル加算手段へ入力して加算処理することを特徴とする。
【００２３】
　この第３の構成によれば、上記第２のＡ／Ｄ変換装置に、ΔΣ型Ａ／Ｄ変換回路と該ΔΣ型Ａ／Ｄ変換回路用の微分手段とを１組の回路として、１組追加すれば３次微分特性を有する回路が構成され、２組追加すれば４次微分特性を有する回路を構成することができる。すなわち、第４〜第ｎのΔΣ型Ａ／Ｄ変換回路および第４〜第ｎ用の微分手段からなる（ｎ−３）組の回路を追加すれば、第２の構成の作用効果に加えて（ｎ−１）次微分特性を有するＡ／Ｄ変換回路を構成することができる。
【００２４】
　上記第１〜第３のＡ／Ｄ変換装置のいずれかの平衡回路が、アナログ入力信号を変換して正相信号と逆相信号を出力する変換手段と、前記正相信号と直流成分との加算処理をして第１のΔΣ型Ａ／Ｄ変換回路に出力する第１のアナログ加算手段と、前記逆相信号と前記直流成分との加算処理をして第２のΔΣ型Ａ／Ｄ変換回路に出力する第２のアナログ加算手段とで構成されていることを特徴とする。
【００２５】
　この平衡回路を用いれば、アナログ信号を正相信号と逆相信号に変換した後、アナログ加算手段によって正相信号および逆相信号に同一の直流成分を加算処理することができる。このとき、アナログ入力信号に重畳されていた直流成分は、そのままＡ／Ｄ変換されてディジタル出力信号に含まれて出力される。
【００２６】
　また、上記第１〜第３のＡ／Ｄ変換装置のいずれかの平衡回路が、アナログ入力信号を入力するコンデンサと、前記コンデンサからの出力を反転入力端子の入力とし、直流成分を非反転入力端子の入力とする第１の演算増幅器を有する第１の反転増幅回路と、前記第１の反転増幅回路からの出力を反転入力端子の入力とし、前記直流成分と同一の直流成分を非反転入力端子の入力とする第２の演算増幅器を有する第２の反転増幅回路とを備え、前記第１および第２の反転増幅回路が同一の回路構成を有し、前記第１の反転増幅回路からは直流成分が加算された逆相信号が出力され、前記第２の反転増幅回路からは直流成分が加算された正相信号が出力されることを特徴とする。さらに、前記第１および第２の反転増幅回路が内蔵する入力抵抗と帰還抵抗が、同一の抵抗値であることを特徴とする。
【００２７】
　この平衡回路を用いれば、アナログ入力信号に重畳されている直流成分は、コンデンサによって除去され、しかも、加算器を用いることなく、簡単な回路構成で正相信号および逆相信号に同一の直流成分を加算処理することができる。したがって、Ａ／Ｄ変換後には、アナログ入力信号に重畳されていた直流成分を含まない交流成分だけのディジタル出力信号が得られる。
【００２８】
　本発明に係るＡ／Ｄ変換装置のＡ／Ｄ変換方法は、ΔΣ型Ａ／Ｄ変換回路を有するＡ／Ｄ変換装置におけるＡ／Ｄ変換方法において、アナログ入力信号を正相信号と逆相信号に変換し、前記正相信号および前記逆相信号にそれぞれ同一の直流成分を加算したのちＡ／Ｄ変換を行い、このＡ／Ｄ変換した正相信号と逆相信号との減算処理をすることによって加算した直流成分を除去することを特徴とする。
【００２９】
　このＡ／Ｄ変換方法によれば、アナログ信号を正相信号と逆相信号に変換した後、正相信号および逆相信号に同一の直流成分を加算し、その後Ａ／Ｄ変換するため、Ａ／Ｄ変換出力に含まれるアイドルトーン成分の周波数が所定の信号帯域外となり、アイドルトーンを回避することができる。しかも、正相信号および逆相信号に加算された直流成分は、ディジタル出力信号を得る前に減算処理によって相殺されるため、加算した直流成分を含まないディジタル出力信号を得ることができる。
【００３０】
　さらに、上記Ａ／Ｄ変換方法において、アナログ入力信号に重畳する直流成分をコンデンサで除去した後、アナログ入力信号を正相信号と逆相信号に変換することを特徴とする。
【００３１】
　このＡ／Ｄ変換方法によれば、アナログ入力信号に重畳されている直流成分は、コンデンサによって除去され、Ａ／Ｄ変換後には、アナログ入力信号に重畳されていた直流成分を含まない交流成分だけのディジタル出力信号が得られる。
【発明の効果】
【００３２】
　本発明のＡ／Ｄ変換装置およびそのＡ／Ｄ変換方法によれば、アナログ入力信号に直流成分を加算することによりアイドルトーンを効果的に回避し、かつ加算した直流成分はディジタル出力信号を得る前に減算処理により相殺され除去されるので、出力されるディジタル出力信号には加算した直流成分が含まれないという優れた特長を有するものである。
【発明を実施するための最良の形態】
【００３３】
　以下、本発明の実施の形態について図面を参照しながら説明する。
【００３４】
　（実施の形態１）
　図１は、本発明の実施の形態１に係るＡ／Ｄ変換装置の構成を示すブロック図である。図１において、１、２は同一の回路構成を有するΔΣ型Ａ／Ｄ変換回路、３は平衡回路、４はディジタル減算器である。ΔΣ型Ａ／Ｄ変換回路１、２は、図５に示すＡ／Ｄ変換回路５０と同一の構成及び機能を有するブロックである。平衡回路３は、アナログ入力信号の正相（同相）信号と符号を反転した逆相信号を出力する反転増幅回路５と、正相信号と直流成分Ｖdcとを加算してΔΣ型Ａ／Ｄ変換回路１に出力するアナログ加算器６と、逆相信号と直流成分Ｖdcとを加算してΔΣ型Ａ／Ｄ変換回路２に出力するアナログ加算器７とで構成されている。ディジタル減算器４では、ΔΣ型Ａ／Ｄ変換回路１とΔΣ型Ａ／Ｄ変換回路２からの出力を減算処理して出力する。
【００３５】
　以上のように構成された本実施の形態１のＡ／Ｄ変換装置について、その一動作例を以下に説明する。
【００３６】
　まず、アナログ入力信号は平衡回路３の反転増幅回路５で正相信号と逆相信号に変換された後、アナログ加算器６において正相信号と直流成分Ｖdcが加算され、且つ、アナログ加算器７において逆相信号と直流成分Ｖdcが加算される。
【００３７】
　従ってアナログ入力信号をＸとすれば、ΔΣ型Ａ／Ｄ変換回路１に入力される正相信号は（Ｘ＋Ｖdc）となり、またΔΣ型Ａ／Ｄ変換回路２に入力される逆相信号は（−Ｘ＋Ｖdc）となる。これらの信号は、ΔΣ型Ａ／Ｄ変換回路１およびΔΣ型Ａ／Ｄ変換回路２によってディジタル信号に変換された後、ディジタル減算器４に出力される。ディジタル減算器４では入力された信号の減算処理がされるため、ディジタル出力信号の信号成分は、（式４）から明らかなように平衡回路３で加算した直流成分Ｖdcは相殺され出力には含まれなくなる。
【００３８】
　　　（Ｘ＋Ｖdc）−（−Ｘ＋Ｖdc）＝２Ｘ　・・・　（式４）
　しかも、直流成分Ｖdcが製造誤差や温度ドリフト等により変動しても、平衡回路３から出力される正相信号と逆相信号には同じ直流成分Ｖdcが含まれるため、ディジタル減算器４で処理される直流成分の相殺には影響しない。
【００３９】
　なお、上記本実施の形態１では平衡回路３として、反転増幅回路５とアナログ加算器６、７で構成した回路を用いて説明したが、前述のようにアナログ入力信号を正相信号と逆相信号に変換した後、正相信号と逆相信号にそれぞれ同一の直流成分を加算して出力できる機能を有する変換手段であれば同様な効果を得ることができる。
【００４０】
　（実施の形態２）
　次に、本発明に係る実施の形態２のＡ／Ｄ変換装置について説明する。
【００４１】
　図２は、本実施の形態２のＡ／Ｄ変換装置に係る平衡回路の構成を示すブロック図である。図１に示す実施の形態１における平衡回路３に換えて、図２に示す平衡回路１２を用いれば、アナログ入力信号に含まれる直流成分が不要な場合、加算器を用いることなく、簡単に正相信号および逆相信号に同一の直流成分を加算することができる。
【００４２】
　図２において、１３、１４はオペアンプ（演算増幅器）、１５、１６は入力抵抗、１７、１８は帰還抵抗、１９はコンデンサである。なお、入力抵抗１５、１６および帰還抵抗１７、１８は、すべて同一の抵抗値Ｒを持つ抵抗とする。
【００４３】
　平衡回路１２は、オペアンプ１３と入力抵抗１５と帰還抵抗１７の３素子から成る第１の反転増幅回路２０と、オペアンプ１４と入力抵抗１６と帰還抵抗１８の３素子からなる第２の反転増幅回路２１とが直列接続され、アナログ入力信号はコンデンサ１９を介して第１の反転増幅回路２０に与えられる。また、オペアンプ１３および１４の非反転入力端子には、同一の直流成分Ｖdcが入力される。
【００４４】
　上記の構成により、第１の反転増幅回路２０からは逆相信号が出力信号として出力されると共に、直列接続された第２の反転増幅回路２１の入力信号として入力され、第２の反転増幅回路２１からは正相信号が出力信号として出力される。
【００４５】
　以上のように構成された本実施の形態２に係る平衡回路１２について、その一動作例を以下に説明する。
【００４６】
　第１の反転増幅回路２０の入力抵抗１５と帰還抵抗１７、および、第２の反転増幅回路２１の入力抵抗１６と帰還抵抗１８は、すべて同一の抵抗値Ｒを有する抵抗であるため、増幅率（ゲイン）は‘１’となる。また、アナログ入力信号は、コンデンサ１９を介して第１の反転増幅回路２０に入力されるため、アナログ入力信号に重畳する直流成分はコンデンサ１９により除去され、コンデンサ１９から出力されるアナログ入力信号の交流分をＸoとすると、正相信号出力および逆相信号出力は（式５）に示す信号となり、アナログ入力信号の交流分Ｘoに等しく直流成分Ｖdcを加算することができる。
【００４７】
　　　正相信号出力＝＋Ｘo＋Ｖdc
　　　逆相信号出力＝−Ｘo＋Ｖdc　・・・　（式５）
　なお、本実施の形態２では、説明を簡単にするために増幅率が‘１’になるように同一の抵抗値Ｒを有する抵抗を用いて説明したが、前述のように同一の直流成分を加算する機能を損なわない範囲内であれば、異なる回路構成を用いても良い。例えば、抵抗１５の抵抗値を変更すればゲインを変更することが出来るし、またいずれかの抵抗に並列にコンデンサを接続すれば周波数特性を持たせることも出来る。
【００４８】
　さて、上記本実施の形態１および本実施の形態２における説明では、各アナログ素子の精度やオペアンプ等が持つ直流成分を無視して説明したが、実際にはこれらの要素が原因となってディジタル出力信号には直流成分が含まれる。特にＣＭＯＳ型集積回路のオペアンプなどは、製造誤差や温度ドリフトなどによって発生する直流成分が無視出来ないレベルであり、従来はＣＭＯＳ型集積回路にてＡ／Ｄ変換装置を構成する場合にはディジタル処理による直流成分の除去が殆ど必須となっている。しかしながら、同一の集積回路上に近接してアナログ素子を構成すれば、絶対精度より遥かに高い相対精度を得ることが可能である。この特徴を利用し、前述のΔΣ型Ａ／Ｄ変換回路１とΔΣ型Ａ／Ｄ変換回路２と平衡回路３または平衡回路１２を同一集積回路上に近接して構成すれば、アナログ素子によって発生する直流成分は相対値としては極めて近接したものとなり、ディジタル減算器４によって精度良く相殺する事が出来る。
【００４９】
　（実施の形態３）
　図５に示すＡ／Ｄ変換装置は、（式２）に示すようにＶqnに乗ぜられる微分特性は１次特性であり、低周波領域のノイズ抑圧量が必ずしも充分でないため、一般的には３〜４次の微分特性を有する回路が多く用いられている。言うまでもなく１次微分特性の回路構成に対して、３〜４次微分特性の回路構成はそれだけ複雑で大規模なものとなる。そのため、図１に示すような同一のΔΣ型Ａ／Ｄ変換回路を２個用いる構成で、単純に２次特性以上の微分特性が得られる回路を構成すると２倍以上の回路規模になってしまう。そこで、本実施の形態３のＡ／Ｄ変換装置では、図１に示すＡ／Ｄ変換装置を基本回路とし、且つ、少ない回路を追加するだけで２次以上の微分特性が得られる回路構成を提供する。
【００５０】
　図３は、本発明の実施の形態３に係るＡ／Ｄ変換装置の構成を示すブロック図である。図３において、図１と同一の構成および機能を有するブロックには同一の符号を付す。１、２、８は同一の回路構成を有するΔΣ型Ａ／Ｄ変換回路、３は平衡回路、４はディジタル減算器、９は微分器、１０はアナログ減算器、１１はディジタル加算器である。なお、平衡回路３は、図１と同様にアナログ入力信号の正相（同相）信号と符号を反転した逆相信号を出力する反転増幅回路５と、正相信号と直流成分Ｖdcとを加算してΔΣ型Ａ／Ｄ変換回路１に出力するアナログ加算器６と、逆相信号と直流入力Ｖdcとを加算してΔΣ型Ａ／Ｄ変換回路２に出力するアナログ加算器７とで構成されている。
【００５１】
　ΔΣ型Ａ／Ｄ変換回路１、２、８は、それぞれの回路に入力されるアナログ信号を同じサンプリングクロックのもとでディジタル信号に変換して出力し、同時に量子化誤差成分（量子化器５３の入出力の差）をアナログ信号Ｖq1、Ｖq2、Ｖq8（Ｖq8は図示せず）としてそれぞれ出力する。ディジタル減算器４は、ΔΣ型Ａ／Ｄ変換回路１とΔΣ型Ａ／Ｄ変換回路２から出力されるディジタル出力信号を入力とし、減算処理したのちディジタル加算器１１に出力する。アナログ減算器１０は、ΔΣ型Ａ／Ｄ変換回路１とΔΣ型Ａ／Ｄ変換回路２から出力される量子化誤差成分のアナログ信号Ｖq1、Ｖq2を入力とし、減算処理したのちΔΣ型Ａ／Ｄ変換回路８に出力する。微分器９は、Ａ／Ｄ変換回路８から出力されるディジタル出力信号を入力とし、理想１階微分を行ったのちディジタル加算器１１に出力する。
【００５２】
　図４は、本発明に係る微分器９の構成を示すブロック図である。図４において、２２はディジタル減算器、２３はＤＦＦである。ΔΣ型Ａ／Ｄ変換回路８からの入力信号は、ディジタル減算器２２に直接入力されると共に、ＤＦＦ２３を介したのちディジタル減算器２２に入力され、ディジタル減算器２２において直接入力された入力信号からＤＦＦ２３を介して入力された信号を減算してディジタル加算器１１に出力する。微分器９の伝達特性Ｈd はＺ関数を用いて（式６）で表される。
【００５３】
　　　Ｈd(z)＝１−ｚ-1　・・・　（式６）
　図３のＡ／Ｄ変換装置において、平衡回路３、ΔΣ型Ａ／Ｄ変換回路１、ΔΣ型Ａ／Ｄ変換回路２、および、ディジタル減算器４までの動作および機能は、図１に示すＡ／Ｄ変換回路５０と同様であり、ディジタル減算器４からのディジタル出力信号Ｙ1は（式７）のようになる。
【００５４】
　　　Ｙ1＝２Ｘ＋（１−ｚ-1）（Ｖq1−Ｖq2）　・・・　（式７）
　また、ΔΣ型Ａ／Ｄ変換回路８からのディジタル出力信号Ｙ2は（式８）のようになる。
【００５５】
　　　Ｙ2＝（Ｖq1−Ｖq2）＋（１−ｚ-1）Ｖq8　・・・　（式８）
　さらに、ΔΣ型Ａ／Ｄ変換回路８からのディジタル出力信号Ｙ2は、微分器９を介してディジタル加算器１１に出力され、ディジタル減算器４からのディジタル出力信号Ｙ1と加算されてディジタル出力信号Ｙ3となる。従って、（式６）、（式７）、（式８）から、ディジタル出力信号Ｙ3は（式９）で表される。
【００５６】
　　　Ｙ3＝Ｙ1＋Ｈd×Ｙ2＝２Ｘ＋（１−ｚ-1）2Ｖqn　・・・　（式９）
　つまり、（式９）からわかるように２次特性を有するＡ／Ｄ変換装置を得ることができる。このように、図１のＡ／Ｄ変換回路５０に、少ない回路を追加するだけで２次微分特性を有するＡ／Ｄ変換装置を実現することが出来るものである。
【００５７】
　したがって、ΔΣ型Ａ／Ｄ変換回路１およびΔΣ型Ａ／Ｄ変換回路２からの出力をディジタル減算器４で減算処理して得られたディジタル信号出力に、ΔΣ型Ａ／Ｄ変換回路８および微分器９により得たディジタル出力信号を加算処理して２次微分特性のディジタル出力信号を得るという技術思想を発展させれば、少ない回路の追加で容易に３次微分特性を有するディジタル出力信号を得ることができる。
【００５８】
　例えば、３次微分特性を有するディジタル出力信号を得るための回路構成を簡単に説明すると、図３のＡ／Ｄ変換装置に３次特性用のΔΣ型Ａ／Ｄ変換回路と３次特性用微分器からなる回路を１組追加し、ΔΣ型Ａ／Ｄ変換回路８の量子化誤差出力Ｖq8を３次特性用ΔΣ型Ａ／Ｄ変換回路に入力し、３次特性用ΔΣ型Ａ／Ｄ変換回路からの出力を３次特性用微分器を介してディジタル加算器１１に出力して加算処理する。なお、３次特性用微分器は、微分器９のディジタル出力信号に含まれる量子化誤差Ｖq8の項を相殺するために、２階微分特性を得る必要があるから、図４の微分器を２個直列に接続して構成する。
【００５９】
　すなわち、図３のＡ／Ｄ変換装置に、ΔΣ型Ａ／Ｄ変換回路と該変換回路用の微分器とを１組の回路として、１組追加すれば３次微分特性を有する回路が構成され、２組追加すれば４次微分特性を有する回路を構成することができる。従って、第４〜第ｎのΔΣ型Ａ／Ｄ変換回路および第４〜第ｎ用の微分手段からなる（ｎ−３）組の回路を追加し、（ｎ−３）組の変換回路からの出力をディジタル加算器１１へ入力して加算処理すれば、（ｎ−１）次微分特性を有するＡ／Ｄ変換回路を構成することができる（ｎ≧４の整数）。
【００６０】
　なお、本実施の形態３では、ΔΣ型Ａ／Ｄ変換回路１、２、８として図５に示すＡ／Ｄ変換回路を用いてすべて同一回路として説明したが、本発明の趣旨はΔΣ型Ａ／Ｄ変換回路１と２との出力を減算処理することで直流成分を相殺する点にあり、ΔΣ型Ａ／Ｄ変換回路１と２が同一回路であれば良く、２次特性以上を得るためのΔΣ型Ａ／Ｄ変換回路はこの限りでは無い。例えば、ΔΣ型Ａ／Ｄ変換回路８を二重積分回路としても良い。
【００６１】
　また、本実施の形態３においてアナログ入力信号に含まれる直流成分が不要な場合には、本実施の形態２の如く平衡回路３に換えて図２に示す平衡回路１２を用いても良い。
【産業上の利用可能性】
【００６２】
　本発明のＡ／Ｄ変換装置およびそのＡ／Ｄ変換方法は、アナログ入力信号に直流成分を加算することによりアイドルトーンを効果的に回避し、かつ加算した直流成分はディジタル出力信号を得る前に減算処理により相殺、除去され、出力されるディジタル出力信号には加算した直流成分が含まれないという効果を有し、ΔΣ型Ａ／Ｄ変換回路のノイズ特性改善等に対して有用である。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施の形態１に係るＡ／Ｄ変換装置の構成を示すブロック図
【図２】本発明の実施の形態２に係るＡ／Ｄ変換装置の平衡回路の構成を示すブロック図
【図３】本発明の実施の形態３に係るＡ／Ｄ変換装置の構成を示すブロック図
【図４】図３における微分器９の構成を示すブロック図
【図５】従来のＡ／Ｄ変換装置の構成を示すブロック図
【図６】図５における積分器５２の構成を示すブロック図
【図７】図５における量子化器５３の入力信号と出力信号の波形図
【符号の説明】
【００６４】
　１、２、８　ΔΣ型Ａ／Ｄ変換回路
　３、１２　平衡回路
　４　ディジタル減算器
　５　正相（同相）信号と逆相信号を出力する反転増幅回路
　６、７　アナログ加算器
　９　微分器
　１０　アナログ減算器
　１１　ディジタル加算器
　１３、１４　オペアンプ
　１５、１６　入力抵抗
　１７、１８　帰還抵抗
　１９　コンデンサ
　２０、２１　反転増幅回路
　２２　ディジタル減算器
　２３　ＤＦＦ
【図１】
2004007827.tif 000003
【図２】
2004007827.tif 000004
【図３】
2004007827.tif 000005
【図４】
2004007827.tif 000006
【図５】
2004007827.tif 000007
【図６】
2004007827.tif 000008
【図７】
2004007827.tif 000009