(57)【要約】【課題】負荷インピーダンスの大きさにかかわらず最大出力を一定にする。【解決手段】入力アンプ１で増幅された入力信号は、電圧リミター回路２を介して電力増幅器３で増幅され、スピーカー６が駆動される。抵抗４の両端に生じるスピーカー６に流れる出力電流に比例した電圧を電流検出アンプ５で検出し、該検出した電流値に応じて電圧リミター回路２で電力増幅器３への入力信号の振幅を制御する。これにより、スピーカー６のインピーダンスにかかわらず最大出力電力を一定値に制御することができる。また、出力電流の瞬時値によっても電圧リミター回路２を制御することにより、連続最大出力値と瞬時最大出力値を独立して制御することができる。【選択図】  図１
2004214793.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の振幅を制限する電圧リミター回路と、
該電圧リミター回路を介して入力される信号を増幅する増幅器と、
該増幅器から負荷に供給される出力電流を検出し、対応する信号を出力する検出手段とを有し、
前記電圧リミター回路は、前記検出手段からの出力に応じて、前記増幅器への入力信号の振幅を制限するものであることを特徴とする増幅回路。
【請求項２】
前記電圧リミター回路は、前記検出手段からの出力の平均値又は実効値に応じて前記増幅器への入力信号の振幅を制限するものであることを特徴とする請求項１記載の増幅回路。
【請求項３】
前記電圧リミター回路は、前記検出手段からの出力のピーク値に応じて前記増幅器への入力信号の振幅を制限するものであることを特徴とする請求項１記載の増幅回路。
【請求項４】
前記電圧リミター回路は、前記検出手段からの出力の平均値又は実効値、及び前記検出値のピーク値に応じて、前記増幅器への入力信号の振幅を制限するものであることを特徴とする請求項１記載の増幅回路。
【請求項５】
前記増幅器は、デジタルアンプであることを特徴とする請求項１ないし４のいずれかに記載の増幅回路。
【請求項６】
入力信号の振幅を制限する電圧リミター回路と、
該電圧リミター回路を介して入力される信号を増幅する増幅器と、
該増幅器の出力電圧を検出する検出手段とを有し、
前記電圧リミター回路は、前記検出手段による検出値の平均値又は実効値、及び前記検出値のピーク値に応じて、前記増幅器への入力信号の振幅を制限するものであることを特徴とする増幅回路。
【請求項７】
入力信号の振幅を制限する電圧リミター回路と、
該電圧リミター回路を介して入力される信号を増幅する増幅器と、
該増幅器から負荷に供給される出力電流を検出する第１の検出手段と、
該増幅器の出力電圧を検出する第２の検出手段と、
前記第１の検出手段による検出値と前記第２の検出手段による検出値に基づいて前記増幅器の出力電力を算出する算出手段とを有し、
前記電圧リミター回路は、前記算出手段による算出値に応じて、前記増幅器への入力信号の振幅を制限するものであることを特徴とする増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スピーカーなどを駆動する増幅回路に関する。
【０００２】
【従来の技術】
スピーカーなどを駆動する増幅回路（パワーアンプ）は基本的に電圧出力であり、負荷に電圧信号を供給する。そのときの電流値は負荷のインピーダンスによって決まるが、スピーカーの場合インピーダンスは機種によって異なり、またインピーダンスは周波数によっても異なる。よって、パワーアンプはかなり広い範囲の負荷インピーダンスに対応する必要がある。
パワーアンプの出力電力は出力電圧と出力電流の積になる。最大出力電圧は電源電圧に依存するが、一般に、電源回路はレギュレーション特性を持っているので、負荷電流（出力電流）が増大すると電源電圧も低下する。よって負荷抵抗が小さくなると負荷電流が増すものの、最大出力電圧は低下するため、最大出力電力は完全には負荷抵抗に反比例しないが、一般的に最大出力電力は増大する方向に向かうため、どこかに出力信号を制限する手段を持たないとアンプが過電流もしくは電力的（熱的）に破壊してしまう。
このような目的で、ほとんどのパワーアンプは保護の目的で何らかのリミター回路（プロテクション回路）を持っている。
【０００３】
リミター回路には、（１）出力電圧を制限する電圧リミター、（２）出力電流を制限する電流リミター、（３）アンプの消費電力を制限するＰＣリミターなどがある。
（１）電圧リミター
アンプの場合、リミター回路がなくても電源電圧でクリップするので、電圧リミターは特に設けなくても問題は無く、実際に無いアンプの方が多い。その場合、出力のクリップ電圧は電源電圧に依存するため、電源電圧が変動するとクリップ電圧も変動する。また、前述したように負荷電流が大きくなると一般的に電源電圧も低下するのでクリップ電圧も低下する。これは、理想アンプという視点からはデメリットに見えるが、現実的にはそうではない。一般的な一定電圧のリミターは、８Ω負荷と２Ω負荷の出力差が広がる（見かけ上理想アンプ＋理想電源の値に近づく）方向になるため意図的にそういう効果を狙う場合を除き、実用的な効果は少ない。
（２）電流リミター
電流リミターは、負荷ショート時の出力素子保護に不可欠な機能であり、負荷ショート時や低インピーダンス負荷時においてリミット値を越えた出力電流が流れたときに動作する。しかし、電流でクリップさせると信号波形が非常に汚くなる（スピーカーのインピーダンスがリアクタンス成分を含むため）ことと、出力が電流性になりスピーカーのダンピングが効かなくなる、などの問題があって耳につきやすい異音が発生するため、音楽再生中にパワーコントロールの目的で頻繁に動作させるわけにはいかず、あくまでアンプの破壊を防ぐ目的で異常負荷時のプロテクションという意味合いで使われる。
（３）ＰＣリミター
ＰＣリミターは、電流リミターのリミット電流値に出力電圧依存性を持たせたものである。負荷ショート時の電流リミット値を小さく設定できるので出力素子の負担が少ないというメリットがある。出力素子の保護という目的では、電流リミターより有効であるが、これも電流制限動作なので電流リミターと同様に音楽再生中に動作させると異音が目立つこととなる。
【０００４】
また、過大な出力を防止するために電力増幅部の出力電圧と基準電圧とを比較し、出力電圧が基準電圧以上になったときに入力信号レベルを低下させるようにした電力増幅器において、負荷に応じて電力増幅部に供給される電流値に応じて前記基準電圧を複数段階に設定するようにした電力増幅器が提案されている（特許文献１参照）。
【０００５】
【特許文献１】
特開平１０−１７３４４６号公報
【０００６】
【発明が解決しようとする課題】
理想的電源（完全な定電圧電源）から電流供給を受ける理想アンプが８Ω負荷時に１００Ｗの最大出力を持つ場合、４Ω負荷で２００Ｗ、２Ω負荷で４００Ｗの最大出力を持つことになる。単純に理想アンプに近い最大出力特性を持つものが良いアンプであるという思想で設計されたアンプも存在しているが、オーディオアンプの場合、実用的には２Ω程度の負荷まで対応する必要があるので、この場合アンプとしては、４００Ｗの出力に耐えられる設計にする必要が生じ、非常に大型のアンプになってしまう。しかも、市場で最もポピュラーな８Ωのスピーカーを駆動する場合は１００Ｗの出力しか得られないので合理性・実用性という面からみると決して好ましいものではない。
すなわち、アンプの最大出力は、負荷インピーダンスが例えば２Ωから８Ωへと変化しても大きく変化しないほうが望ましい。
そこで、本発明は、負荷インピーダンスが変化しても最大出力電力をほぼ一定に制御することが可能な増幅回路を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明の増幅回路は、入力信号の振幅を制限する電圧リミター回路と、該電圧リミター回路を介して入力される信号を増幅する増幅器と、増幅器から負荷に供給される出力電流を検出し、対応する信号を出力する検出手段とを有し、前記電圧リミター回路は、前記検出手段からの出力に応じて、前記増幅器への入力信号の振幅を制限するものとされているものである。
また、前記電圧リミター回路は、前記検出手段からの出力の平均値又は実効値に応じて前記増幅器への入力信号の振幅を制限するもの、あるいは、前記検出手段からの出力のピーク値に応じて前記増幅器への入力信号の振幅を制限するもののいずれか一方または両方とされているものである。
さらに、前記増幅器はデジタルアンプとされているものである。
【０００８】
さらにまた、本発明の他の増幅回路は、入力信号の振幅を制限する電圧リミター回路と、該電圧リミター回路を介して入力される信号を増幅する増幅器と、該増幅器の出力電圧を検出する検出手段とを有し、前記電圧リミター回路は、前記検出手段による検出値の平均値又は実効値、及び前記検出値のピーク値に応じて、前記増幅器への入力信号の振幅を制限するものとされているものである。
さらにまた、本発明のさらに他の増幅回路は、入力信号の振幅を制限する電圧リミター回路と、該電圧リミター回路を介して入力される信号を増幅する増幅器と、該増幅器から負荷に供給される出力電流を検出する第１の検出手段と、該増幅器の出力電圧を検出する第２の検出手段と、前記第１の検出手段による検出値と前記第２の検出手段による検出値に基づいて前記増幅器の出力電力を算出する算出手段とを有し、前記電圧リミター回路は、前記算出手段による算出値に応じて、前記増幅器への入力信号の振幅を制限するものとされているものである。
【０００９】
【発明の実施の形態】
図１は、本発明の増幅回路の第１の実施の形態の概略構成を示すブロック図である。この図において、１は入力信号を電圧増幅する入力アンプ、２は該入力アンプ１の出力信号電圧を電流検出アンプ５の出力に応じて制限する電圧リミター回路、３は該電圧リミター回路２の出力を電力増幅する電力増幅器（パワーアンプ）、４は負荷（スピーカー）６に流れる出力電流（負荷電流）を検出するために電力増幅器３の出力とスピーカー６との間に直列に挿入された抵抗値の小さな抵抗、５は前記抵抗４の両端に発生する電圧を増幅する差動アンプなどにより構成された電流検出アンプ、６はスピーカである。なお、前記パワーアンプ３としてはアナログアンプ又はデジタルアンプのいずれであってもよい。
【００１０】
ここで、前記電流検出アンプ５は、入力電圧の平方根にほぼ比例する電圧を出力する入出力電圧特性とされており、また、そのゲインは大きくされていない。さらに、前記電圧リミター回路２は、前記電流検出アンプ５の出力を積分回路等を用いて平均化した出力に基づいて動作するようになされている。
そして、前記電流検出アンプ５のゲインと前記積分回路等の時定数を、出力電流を増していくとそれに応じて前記電圧リミター回路２のリミット電圧を徐々に下げていくような穏やかな動作（帰還量の少ない動作）となるように設定している。帰還量を非常に多く設定した場合には出力電流が基準値を超えると急激にクリップさせるというような急峻な動作となるが、本発明の増幅回路においては、意図的に電流検出アンプのゲインを大きくせずに帰還量を少なめに調整し、例えば、スピーカ６のインピーダンスが２Ωのときには、８Ωのときよりも大きな電流（約２倍の電流）でクリップするように設定することで、最大出力がほぼ一定となるように制御している。
【００１１】
図２は、本発明の増幅回路の第２の実施の形態の構成を示すブロック図である。この図において、入力アンプ１、電圧リミター回路２、パワーアンプ３、抵抗４、電流検出アンプ５及びスピーカ６は前記図１に示したものと同一である。なお、ここでは、パワーアンプ３としてデジタルアンプが用いられている場合を示しており、パワーアンプ３は、ＰＷＭ変調回路３１、ドライバ回路３２及び該ドライバ回路３２によりスイッチングされるＭＯＳＦＥＴ３３，３４からなっており、正負電源により駆動される。また、前記ＰＷＭ変調回路３１には、前記ＭＯＳＦＥＴ３３，３４の出力からデジタルフィードバックがかけられ、スピーカー６への出力端子からアナログフィードバックがかけられており、高品質の出力を得ることができるようになされている。
【００１２】
図示するように、この実施の形態における電圧リミター回路２は、プラス側とマイナス側それぞれに、前記電流検出アンプ５の出力を検波する検波回路、該検波回路出力のピーク値を検出するピーク値検出回路と平均値を検出する平均値検出回路、及びピーク値検出回路と平均値検出回路の出力に基づいて前記入力アンプ１の出力電圧の振幅を制限するリミター回路を設けている。
すなわち、プラス側には、前記電流検出アンプ５の出力を両波整流したプラス側の信号を出力するプラス出力検波回路２１、該プラス出力検波回路２１の出力の平均値を検出するプラス側平均値検出回路２２、前記プラス出力検波回路２１の出力のピーク値を検出するプラス側ピーク値検出回路２３、及び、前記プラス側ピーク値検出回路２２の出力と前記プラス側平均値検出回路２３の出力により制御されるプラス側リミター回路２４が設けられており、マイナス側にも同様に、マイナス出力検波回路２５、マイナス側平均値検出回路２６、マイナス側ピーク値検出回路２７及びマイナス側リミター回路２８が設けられている。
ここで、前記ピーク値検出回路（２３，２７）は、前記検波回路（２１，２５）の出力の瞬時値を検出するものであり、前記平均値検出回路（２２，２６）は前記検波回路（２１，２５）の出力の平均値又は実効値を検出するものである。
【００１３】
このように構成された増幅回路において、入力信号は、前記入力アンプ１で電圧増幅されてＰＷＭ変調回路３１に入力され、ここでパルス幅変調信号に変換される。ＰＷＭ変調回路３１の出力によりドライバ３２が駆動され、出力トランジスタ３３，３４がオンオフ制御されて、インダクタンスＬとキャパシタンスＣとからなるローパスフィルタを介してスピーカ６が駆動される。このスピーカ６に流れる負荷電流に比例する電圧が前記抵抗４の両端に発生し、ゲインが大きくされていない電流検出アンプ５により増幅されて、電圧リミター回路２に入力される。電圧リミター回路２のプラス出力検波回路２１からは、前記電流検出アンプ５の出力を両波整流したプラス側の信号が出力され、プラス側ピーク値検出回路２３とプラス側平均値検出回路２２とで、それぞれそのピーク値と平均値を検出し、それらがあらかじめ定めたそれぞれの所定の基準値以上のときにプラス側リミター回路２４が作動し、入力アンプ１の電圧出力のプラス側の振幅を制限する。同様に、マイナス出力検波回路２５、マイナス側平均値検出回路２６、マイナス側ピーク値検出回路２７及びマイナス側リミター回路２８により入力アンプ１の出力電圧のマイナス側の振幅が制限される。
【００１４】
このように、この実施の形態においては、前記プラス側平均値検出回路２２及びマイナス側平均値検出回路２６により、負荷電流の平均値が所定の基準値以上であることを検出して入力電圧の振幅を制限するとともに、プラス側ピーク値検出回路２３及びマイナス側ピーク値検出回路２７により負荷電流の瞬時値が所定の基準値以上であるときにも入力電圧の振幅を制限するようにしている。これにより、連続最大出力とダイナミックパワーの両者を独立して制御することができる。
また、プラス側とマイナス側それぞれに検波回路、平均値検出回路、ピーク値検出回路を設け、それらによりプラス側リミター回路とマイナス側リミター回路を制御するようにしている。これにより、リミット処理を確実に行うことができる。
【００１５】
図３は、前記図２における電圧リミター回路の具体的な構成例を示す図である。この図において、入力アンプ１、電圧リミター回路２、パワーアンプ３、抵抗４、電流検出アンプ５は前述のものと同様である。
前記抵抗４の両端に発生する負荷電流に比例する電圧は電流検出アンプ５で増幅され、その交流成分がコンデンサC1と抵抗R1の直列回路を介して増幅器A4の反転入力に供給される。増幅器A4の出力端と前記反転入力との間にコンデンサC2が接続されている。なお、前述のように電流検出アンプ５のゲインは大きくされていない。
正電源＋Ｖと負電源−Ｖとの間に、抵抗R2、ｎｐｎトランジスタT1のコレクタ、トランジスタT1のエミッタ、抵抗R3、抵抗R4、ｐｎｐトランジスタT2のエミッタ、トランジスタT2のコレクタ、抵抗R5が直列に接続されている。前記トランジスタT1のベースとトランジスタT2のベースには前記増幅器A4の出力（コンデンサC2の一端）が接続されており、前記抵抗R3とR4の接続点には前記コンデンサC2の他端が接続されている。
また、前記抵抗R2と前記トランジスタT1のコレクタとの接続点（ａ点）と前記増幅器A4の出力端との間にｎｐｎトランジスタT4のコレクタ、トランジスタT4のエミッタ、抵抗R7が直列に接続されており、前記抵抗R5と前記トランジスタT2のコレクタとの接続点（ｂ点）と前記増幅器A4の出力端との間にｐｎｐトランジスタT3のコレクタ、トランジスタT3のエミッタ、抵抗R6が直列に接続されている。そして、前記トランジスタT3とT4のベースは相互に接続され、前記コンデンサC2の他端が接続されている。
これらトランジスタT1〜T4、抵抗R2〜R7の回路により、前記増幅器A4の出力が両波整流される。すなわち、前記増幅器A4の出力が正のとき、前記トランジスタT1が導通し、トランジスタT3も導通する。また、前記増幅器A4の出力が負のとき、前記トランジスタT2が導通し、トランジスタT4も導通する。これにより、ａ点には正電源から前記増幅器A4の出力を両波整流した出力を減算した電圧（プラス側の検波出力）が生じ、ｂ点には負電源に前記増幅器A4の出力を両波整流した電圧を加算した電圧（マイナス側の検波出力）が生じる。
【００１６】
前記ａ点は、コレクタが接地に接続されたｐｎｐトランジスタT5のベースに接続されるとともに、正電源＋Ｖにコレクタが接続されたｎｐｎトランジスタT7のベースに接続されている。そして、前記ｎｐｎトランジスタT7のエミッタには抵抗R8の一端が接続されており、該抵抗R8の他端には、カソードが前記ｐｎｐトランジスタT5のエミッタに接続されているダイオードD1のアノードが接続されている。前記抵抗R8と前記ダイオードD1のアノードの接続点（ｃ点）と接地との間には、抵抗R10とコンデンサC3が並列に接続されており、また、ｃ点は、エミッタが抵抗R12を介して正電源＋Ｖに接続され、コレクタが接地に接続されたｐｎｐトランジスタT9のベースに接続されている。そして、ｐｎｐトランジスタT9のエミッタには、アノードが前記入力アンプ１の出力に接続されたダイオードD3のカソードが接続されている。
これらにより、前記図２に示した電圧リミター回路におけるプラス側平均値検出回路２２、プラス側ピーク値検出回路２３及びプラス側リミター回路２４が実現されている。
【００１７】
一方、前記ｂ点は、コレクタが接地に接続されたｎｐｎトランジスタT6のベースに接続されるとともに、負電源−Ｖにコレクタが接続されたｐｎｐトランジスタT8のベースに接続されている。そして、前記ｐｎｐトランジスタT8のエミッタには抵抗R9の一端が接続され、該抵抗R9の他端は、アノードが前記ｎｐｎトランジスタT6のエミッタに接続されたダイオードD2のカソードに接続されている。前記抵抗R9と前記ダイオードD2のカソードとの接続点（ｄ点）と接地との間には抵抗R11とコンデンサC4とが並列に接続されており、ｄ点は、コレクタが接地に接続され、エミッタが抵抗R13を介して負電源−Ｖに接続されたｎｐｎトランジスタT10のベースに接続されている。そして、前記ｎｐｎトランジスタT10のエミッタには、カソードが前記入力アンプ１の出力に接続されたダイオードD4のアノードが接続されている。
これらにより、前記図２におけるマイナス側平均値検出回路２６、マイナス側ピーク値検出回路２７及びマイナス側リミター回路２８が実現されている。
【００１８】
このような構成において、前記ａ点の電圧に応じてトランジスタT7が導通する期間に、正電源＋Ｖを抵抗R8とR10で分圧した電圧がコンデンサC3にチャージされる。また、トランジスタT7が非導通の期間には該コンデンサC3にチャージされた電圧は抵抗R10を介して放電する。これにより、ｃ点の電圧は、ａ点に生じたプラス側両波整流電圧の平均値に対応した電圧となる。そして、前記入力アンプ１の出力電圧と前記ｃ点の電圧の差が、（ダイオードD3の順方向電圧降下＋トランジスタT9のエミッタ−ベース間電圧＝約1.2V）以上であるときに、該ダイオードD3及びトランジスタT9が導通し、入力アンプ１の出力電圧を（ｃ点の電圧＋ダイオードD3の順方向電圧降下＋トランジスタT9のエミッタ−ベース間電圧）より大きくならないように制限する。このようにして出力電流の平均値が、前記抵抗R8、R10及びコンデンサC3により決定される所定の基準値以上となったときに、入力アンプ１の出力のプラス側の振幅を制限することができる。
【００１９】
また、前記ａ点の電圧が瞬間的に大きく低下し所定の基準値よりも下がったときには、トランジスタT5が導通し、前記入力アンプ１の出力電圧が（ダイオードD3の順方向電圧降下＋トランジスタT9のエミッタ−ベース間電圧＋ダイオードD1の順方向電圧降下＋トランジスタT5のエミッタ−ベース間電圧＋ａ点の電圧）以上とならないように制限する。これにより、瞬時最大電力（ダイナミックパワー）が所定値以上とならないように制御することができる。なお、前記基準値は、前記ダイオードD1の個数により変更することができる。
【００２０】
一方、マイナス側においても、前記トランジスタT6，T8，T10、ダイオードD2，D4、抵抗R9，R11，R13、コンデンサC4からなる回路が、同様に動作して、定格出力（連続最大出力）及び瞬時最大電力（ダイナミックパワー）がそれぞれ設定した値以上にならないように制御することができる。
ここで、前述のように、前記電流検出アンプ５のゲイン（大きくされていない）と、前記抵抗R8，R10，コンデンサC3からなる回路の時定数又は抵抗R9，R11，コンデンサC4からなる回路の時定数を、出力電流が大きくなるに応じてリミット電圧を徐々に下げていく帰還量の少ない動作となるように設定している。
このように、定格出力及びダイナミックパワーを負荷インピーダンスにかかわらずほぼ一定とすることができ、また、それぞれの値を独立に設定することができる。
【００２１】
なお、上述した実施の形態においては、負荷電流を検出して定格出力及びダイナミックパワーを独立に制御するようにしていたが、負荷電圧を検出して定格出力及びダイナミックパワーを独立に制御するようにしてもよい。すなわち、前記パワーアンプ３の出力電圧を検出してその平均値が所定の基準値以上となったときに前記電圧リミター回路２を制御してパワーアンプ３への入力電圧の振幅を制限し、また、前記パワーアンプ３の出力電圧のピーク値（瞬時値）が所定の基準値以上となったことを検出して、前記電圧リミター回路を制御してパワーアンプ３への入力電圧の振幅を制限する。
これにより、定格電力とダイナミックパワーを独立して制御することができる。
【００２２】
あるいは、負荷電流と出力電圧の両方を検出し、該検出した負荷電流と出力電圧とから出力電力を求め、該出力電力に基づいて電圧リミター回路２を制御するようにしてもよい。
図４は、出力電力を算出し、該算出した出力電力を用いて電圧リミター回路を制御するようにした実施の形態の概略構成を示すブロック図である。この図において、前記図１と同一の構成要素には同一の番号を付し、説明を省略する。
図４において、パワーアンプ３の出力に接続されたバッファアンプ１１は、パワーアンプ３の出力電圧を取り込み、Ａ／Ｄ変換器１２に出力する。また、電流検出アンプ５からの前記抵抗４の両端に発生する出力電流に対応する電圧はＡ／Ｄ変換器１３に入力される。Ａ／Ｄ変換器１２から出力されるパワーアンプ３の出力電圧に対応するデジタルデータとＡ／Ｄ変換器１３から出力される出力電流に対応するデジタルデータは、マイクロコンピュータなどからなる演算部１４に入力され、ここで、乗算されてパワーアンプ３の出力電力が算出される。演算部１４は、該算出した出力電力の平均値を求めて基準値と比較し、該基準値以上であれば、前記パワーアンプ３へ入力する入力信号の振幅を制限するように、電圧リミター回路２に対する制御信号を出力する。例えば、前記図３におけるトランジスタT9及びT10を導通させる信号を電圧リミター回路２に出力する。また、算出した出力電力（の瞬時値）が所定の基準値よりも大きいときにも、同様に制御信号を電圧リミター回路２に出力する。
この実施の形態によれば、パワーアンプ３の出力電力に応じて、電圧リミター回路２を制御することができ、より正確に定格電力及びダイナミックパワーを制御することができる。なお、増幅器を制御するためのマイクロコンピュータが設けられている場合には、該マイクロコンピュータを前記演算部１４として流用することができる。
【００２３】
【発明の効果】
以上説明したように、本発明の増幅回路によれば、例えば、２Ωから８Ωまでの負荷に対してほとんど同じ最大出力電力にすることが可能になる。これにより、アンプの発熱などの負担が少なくなる。逆に、発熱量を同等にした場合、８Ω時の最大出力を大きく設定できる。
また、電圧リミター回路を用いて最大出力を制限しているため、通常のアンプの電圧クリップと同様のクリップ波形となる。そして、クリップ時においてもアンプの出力は定電圧特性を保ちクリップ波形がきれいなため音楽再生中にクリップしても通常のアンプのクリップ時と同等の音質となりそれ以上の異音は発生しない。
さらに、連続最大出力とダイナミックパワーを独立してコントロールできるので、アンプの用途に適した設定が可能となる。
【図面の簡単な説明】
【図１】本発明の増幅回路の第１の実施の形態の構成を示すブロック図である。
【図２】本発明の増幅回路の第２の実施の形態の構成を示すブロック図である。
【図３】本発明の増幅回路における電圧リミター回路の一構成例を示す回路図である。
【図４】本発明の増幅回路の他の実施の形態の構成を示すブロック図である。
【符号の説明】
１  入力アンプ、２  電圧リミター回路、３  パワーアンプ、４  抵抗、５  電流検出アンプ、６  スピーカー、２１  プラス出力検波回路、２２  プラス側平均値検出回路、２３  プラス側ピーク値検出回路、２４  プラス側リミター回路、２５  マイナス出力検波回路、２６  マイナス側平均値検出回路、２７  マイナス側ピーク値検出回路、２８  マイナス側リミター回路、３１  ＰＷＭ変調回路、３２  ドライバ回路、３３，３４  ＭＯＳＦＥＴ
【図１】
2004214793.tif 000003
【図２】
2004214793.tif 000004
【図３】
2004214793.tif 000005
【図４】
2004214793.tif 000006