(57)【要約】【課題】簡単な工程により製造できる容量の大きなＭＩＭキャパシタを構成する。【解決手段】この発明に係るＭＩＭキャパシタは、半導体基板１２と、この半導体基板１２上に配設された（１１１）配向の弱いＴｉＮ膜１４と、このＴｉＮ膜１４上に配設され表面の算術平均粗さＲａが１０ｎｍ以上の表面を有するアルミニウム系材料のキャパシタの下部金属膜１８と、この下部金属膜１８上に配設された誘電体膜２６と、この誘電体膜２６上に配設されたキャパシタの上部金属膜２８と、を備えたもので、（１１１）配向の弱いＴｉＮ膜１４の上にアルミニウム系材料の下部金属膜１８を形成する工程を含む簡単な製造方法により、容量の大きなＭＩＭキャパシタを製造することができる。【選択図】        図１
2004214514.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、Ｘ線回折法による強度分布の（１１１）に対するピークの半値幅（２θ）が１°以上であるＴｉＮ膜を形成する工程と、
半導体基板の温度を２００℃を越える温度にして、半導体基板上にＴｉＮ膜を介してアルミニウム系材料の第１の金属膜を形成する工程と、
第１の金属膜を介してＴｉＮ膜を覆う誘電体膜を形成する工程と、
誘電体膜を介してＴｉＮ膜を覆う第２の金属膜を形成する工程と、
を含むＭＩＭキャパシタの製造方法。
【請求項２】
ＴｉＮ膜を形成した後、半導体基板上にＴｉＮ膜を介してＴｉ膜を形成する工程をさらに含み、この工程の後に第１の金属膜を形成する工程を行うことを特徴とする請求項１記載のＭＩＭキャパシタの製造方法。
【請求項３】
ＴｉＮ膜を形成した後、ＴｉＮ膜を、その一部を残してエッチングにより除去する工程と、
ＴｉＮ膜を介し、ＴｉＮ膜を除去した領域を含め半導体基板上にＴｉ膜を形成する工程と、
をさらに含み、この工程の後に第１の金属膜を形成する工程を行うことを特徴とする請求項１記載のＭＩＭキャパシタの製造方法。
【請求項４】
半導体基板上に絶縁膜を形成する工程と、
絶縁膜を介して半導体基板上にＴｉ系材料膜を形成する工程と、
Ｔｉ系材料膜を、その一部を残してエッチングにより除去する工程と、
半導体基板の温度を２００℃を越える温度にして、Ｔｉ系材料膜を介して、Ｔｉ系材料膜を除去した領域を含め半導体基板上にアルミニウム系材料の第１の金属膜を形成する工程と、
第１の金属膜を介してＴｉ系材料膜を除去した領域を覆う誘電体膜を形成する工程と、
誘電体膜を介してＴｉ系材料膜を除去した領域を覆う第２の金属膜を形成する工程と、
を含むＭＩＭキャパシタの製造方法。
【請求項５】
半導体基板と、
この半導体基板上に配設された、Ｘ線回折法による強度分布の（１１１）に対するピークの半値幅（２θ）が１°以上であるＴｉＮ膜と、
このＴｉＮ膜上に配設され表面の算術平均粗さＲａが１０ｎｍ以上の表面を有するアルミニウム系材料のキャパシタの下部金属膜と、
この下部金属膜上に配設された誘電体膜と、
この誘電体膜上に配設されたキャパシタの上部金属膜と、
を備えたＭＩＭキャパシタ。
【請求項６】
ＴｉＮ膜上にＴｉ膜がさらに配設されるとともにキャパシタ下部金属膜が上記Ｔｉ膜を介してＴｉＮ膜上に配設されたことを特徴とする請求項５記載のＭＩＭキャパシタ。
【請求項７】
ＴｉＮ膜が半導体基板の一部に配設されるとともにＴｉ膜の一部が配線層として上記半導体基板上に延在されたことを特徴とする請求項６記載のＭＩＭキャパシタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＭＩＭキャパシタとその製造方法に係り、特に下部電極における単位投影面積当たりの表面積を高めたＭＩＭキャパシタとその製造方法に関するものである。
【０００２】
【従来の技術】
近年、ロジック回路などの半導体デバイスの微細化・高集積化に伴って、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型キャパシタの電極面積も微細化が進み、電極容量を確保することが困難になってきている。アナログ回路やマイクロ波回路におけるＤＣブロッキングや発振回路の様な数ｐＦの容量を必要とするＭＩＭキャパシタでは、半導体基板上に設けられた下部電極膜の表面に凸状部と溝部とを交互に形成した凹凸形状を形成し、絶縁膜及び上部電極膜を下部電極膜の表面の凹凸形状に沿うように形成することにより単位面積当たり容量を増大させる例がある（例えば特許文献１参照）。
【０００３】
また、誘電体薄膜コンデンサーにおいて、シリコン基板上にスパッタ法によるチタン膜および白金膜からなる下部電極を形成し、機械的研磨により粗面化し電極面積を大きくしたり、チタン膜上に電子線蒸着法で形成した導電性材料の酸化亜鉛（ＺｎＯ）を成膜し、凹凸のある下部電極を形成したりする例がある（例えば特許文献２参照）。
【０００４】
【特許文献１】
特開平６−２２４０７０号公報（第２，３欄、図１）
【特許文献２】
特開２０００−３１３８７号公報（第２，３欄、図１、図２）
【０００５】
【発明が解決しようとする課題】
しかしながら、前者の例では下部電極膜及び上部電極膜はともに凹凸状の形状をしており、微細化が困難であるとともに、ＭＩＭキャパシタ表面に凹凸形状が形成されるので、多層のアルミ配線層を設ける際に支障の生じることがある。
また後者の例では、機械的研磨の工程は、半導体デバイスのプロセス上実施しにくく、また下部電極を金属以外の導電材料である酸化亜鉛を使用することによるデバイス特性の低下などの点で、実施しにくいという問題点があった。
この発明は上記の問題点を解消するためになされたもので、第１の目的は、ＭＩＭキャパシタの下部金属膜表面を粗面化する簡単なＭＩＭキャパシタの製造方法を提供することであり、第２の目的は高密度実装が可能なＭＩＭキャパシタを提供することである。
【０００６】
【課題を解決するための手段】
この発明に係るＭＩＭキャパシタの製造方法は、半導体基板上に（１１１）配向の弱いＴｉＮ膜を形成する工程と、半導体基板の温度を２００℃を越える温度にして、半導体基板上にＴｉＮ膜を介してアルミニウム系材料の第１の金属膜を形成する工程と、第１の金属膜を介してＴｉＮ膜を覆う誘電体膜を形成する工程と、誘電体膜を介してＴｉＮ膜を覆う第２の金属膜を形成する工程と、を含むもので、第１の金属膜の表面粗さを大きくすることができる。
【０００７】
【発明の実施の形態】
実施の形態１．
図１は、この発明の一つの実施の形態に係るＭＩＭキャパシタの断面図である。
図１において示されたＭＩＭキャパシタ１０は、ＭＩＭキャパシタ１０単独の構成であり、次のような構成になっている。
まずＳｉやＧａＡｓなどの半導体基板１２の表面にＴｉＮ膜１４が配設されている。このＴｉＮ膜１４は（１１１）配向の弱いＴｉＮ膜で、この場合の（１１１）配向の程度はＸ線回折法による強度分布の（１１１）に対するピークの半値幅（２θ）が１°以上のものである。
このＴｉＮ膜１４を覆ってＴｉ膜１６が配設されている。このＴｉ膜１６上にアルミニウム系材料、例えばＡｌＣｕを用い、厚みが１００ｎｍ以上の下部金属膜１８が配設されている。この下部金属膜１８の表面が粗面化された表面２０である。
【０００８】
下部金属膜１８はその下地に（１１１）配向の弱いＴｉＮ膜１４が配設されることにより粗面化される。またＴｉ膜１６が無くても下部金属膜１８の表面は粗面化されるが、Ｔｉ膜１６を配設した場合の方が表面を粗くすることができる。すなわち、下地膜として（１１１）配向の弱いＴｉＮ膜１４とこの上にＴｉ膜１６を積層した構造にした場合は、算術平均粗さＲａ＝２０ｎｍ程度の表面が得られる。
また下地膜としてＴｉ膜１６がなく、（１１１）配向の弱いＴｉＮ膜１４のみの場合は、算術平均粗さＲａ＝１０ｎｍ程度の表面が得られる。
なお、下地膜としてＴｉＮ膜１４がなくＴｉ膜１６のみの場合、下部金属膜１８の表面は、平滑な面が得られ、算術平均粗さＲａで記載すると、Ｒａ＝２ｎｍ程度の表面が得られる。
【０００９】
この下部金属膜１８の表面を覆って保護膜２２が配設されている。保護膜２２はＴｉＮ膜またはＴｉＮ／Ｔｉ積層膜（Ｔｉ膜は下層膜で、ＴｉＮ膜はＴｉ膜の上に形成された上層膜である。以下においても同様の表記で積層膜を記載する。）で形成され、粗面化された表面２０に沿って凹凸形状を十分に残せる程度の薄い膜である。これらの下部金属膜１８と保護膜２２とからＭＩＭキャパシタ１０の下部電極２４が構成されている。
次にこの保護膜２２の上に、例えば、シリコン窒化膜やシリコン酸化膜の誘電体膜２６が配設され、下部電極２４が誘電体膜２６により覆われている。この誘電体膜２６は下部金属膜１８の表面の粗面化された表面に沿って凹凸を有している。
【００１０】
さらにこの誘電体膜２６の上にアルミニウム系材料、例えばＡｌＣｕ、を用いた厚みが１００ｎｍ以上の上部金属膜２８が配設される。この上部金属膜２８が誘電体膜２６と接触する表面は、誘電体膜２６が下部電極２４の粗面化された表面に沿っているので、粗面化されるが、上部金属膜２８の上表面は平滑な面になる。
この上部金属膜２８の上に保護膜３０が配設されている。保護膜３０も保護膜２２と同様にＴｉＮ膜またはＴｉＮ／Ｔｉ積層膜で形成されている。これら上部金属膜２８と保護膜３０とによりＭＩＭキャパシタ１０の上部電極３２が構成されている。
【００１１】
図２はこの発明の一つの実施の形態に係るＭＩＭキャパシタの断面図である。図２において示されたＭＩＭキャパシタ１０はＭＩＭキャパシタ１０とこれに接続する配線層領域３４とを有する構成である。なお図２において図１と同じ符号は同一のものか相当のものを示している。以下の各図においても同様である。半導体基板１２の表面の一部にＭＩＭキャパシタ１０の下部電極２４に対応した形状の（１１１）配向の弱いＴｉＮ膜１４が配設され、このＴｉＮ膜１４と半導体基板１２の表面上にＴｉ膜１６が配設されている。
このＴｉ膜１６を覆って、例えばＡｌＣｕの下部金属膜１８が配設される。この下部金属膜１８の一部であって、ＴｉＮ膜１４に対向した下部電極部分１８ａは粗面化された表面２０を有している。
下地膜としてＴｉＮ膜１４がなくＴｉ膜のみを配設した下部金属膜１８の表面は、平滑な面が得られ、算術平均粗さＲａで記載すると、Ｒａ＝２ｎｍ程度の表面が得られる。したがってＴｉＮ膜１４が配設されていない配線層領域３４の配線層部分１８ｂでは下地層がＴｉ膜１６のみとなるので平滑な表面を有し、配線層として支障なく使用することができる。
【００１２】
この下部電極部分１８ａと配線層部分１８ｂとを有する下部金属膜１８の上に、下部金属膜１８を覆って保護膜２２が配設されている。したがって図２の構成においては、ＭＩＭキャパシタ１０の下部電極２４は下部金属膜１８の下部電極部分１８ａと保護膜２２とから構成され、配線層領域３４の配線層３６は下部金属膜１８の配線層部分１８ｂと保護膜２２とから構成されている。このためＭＩＭキャパシタ１０の下部電極２４とこれに接続される配線層とが同じ工程で形成される。
保護膜２２を覆って例えば、シリコン窒化膜やシリコン酸化膜の誘電体膜２６が配設され、さらにこの誘電体膜２６の上に下部電極２４に対向して下部電極２４と同じ平面形状の、例えばＡｌＣｕ膜の上部金属膜２８が配設され、この上部金属膜２８と同じ平面形状の保護膜３０が配設される。この上部金属膜２８と保護膜３０とで上部電極３２を構成している。
【００１３】
図３はこの発明の一つの実施の形態に係る半導体装置の断面図である。
図３の半導体装置４０では、この発明に係るＭＩＭキャパシタをロジック回路に用いた場合を示している。
図３において、Ｓｉ基板４２の表面に、例えばＢＦ２、Ａｓ、Ｐなどの注入種が注入されたソース・ドレイン活性領域４４が配設されている。
ソース・ドレイン活性領域４４に挟まれたＳｉ基板４２の表面とゲート絶縁膜４７を介して対向するゲート電極４８が配設されている。このゲート電極４８の側面に、酸化膜や窒化膜のサイドウォール絶縁膜４６が配設されている。ゲート電極４８はＳｉ基板４２の表面側からポリシリコン及びタングステンシリサイドが積層された構成である。
ソース・ドレイン活性領域４４を取り囲んで酸化膜などの素子分離絶縁膜５０が設けられている。Ｓｉ基板４２の表面上にはＰＳＧ膜やＢＰＳＧ膜からなる層間絶縁膜５２が配設され、この層間絶縁膜５２によりゲート電極４８が埋設されている。層間絶縁膜５２の表面にはＴｉＮ／ＡｌＣｕ／ＴｉＮの積層構造をした下層配線層５４が配設され、この下層配線層５４とソース・ドレイン活性領域４４とがＴｉ／ＴｉＮおよびタングステンからなるコンタクト５６により接続されている。
【００１４】
層間絶縁膜５２の表面上には下層配線層５４を埋設するプラズマ窒化膜やプラズマ酸化膜の層間絶縁膜５８が配設され、この層間絶縁膜５８の表面にこの実施の形態に係るＭＩＭキャパシタ１０及び配線層領域３４とが配設されている。
これらの配線層領域３４と下層配線層５４とは層間絶縁膜５８を貫通するビア６０により接続されている。
ＭＩＭキャパシタ１０及び配線層領域３４はプラズマ窒化膜やプラズマ酸化膜の層間絶縁膜６２により埋設され、層間絶縁膜６２の表面にＴｉＮ／ＡｌＣｕ／ＴｉＮの積層構造をしたアルミ配線６４が設けられ、このアルミ配線６４とＭＩＭキャパシタ１０の上部電極３２と、あるいはアルミ配線６４と配線層領域３４とは適宜Ｔｉ／ＴｉＮおよびタングステンからなるビア６６により接続されている。
【００１５】
次にこの発明の一実施の形態に係るＭＩＭキャパシタの製造方法の概要を述べる。ここでは図２のＭＩＭキャパシタ１０とこれに接続する配線層領域３４とを有する構成について製造方法を説明する。
図４、図５、図６、図７及び図８はこの発明の一つの実施の形態に係るＭＩＭキャパシタの製造方法の一工程を示すＭＩＭキャパシタと配線層との断面図である。
図４を参照して、まずＳｉやＧａＡｓなどの半導体基板１２となる半導体ウエハ７０を用意し、半導体ウエハ７０の表面上に（１１１）配向の弱いＴｉＮ膜をスパッタリング法により成膜する。この場合半導体ウエハ７０の温度は３００℃以下の低温でスパッタリングを行い、５ｎｍ〜２０ｎｍ程度の厚みに成膜する。
【００１６】
続いてＴｉＮ膜上にレジスト膜を形成し、ＭＩＭキャパシタ１０の下部電極２４に対応した形状を残すレジストパターンを形成し、このレジストパターンをマスクとしてエッチングを行い、ＭＩＭキャパシタ１０の下部電極２４に対応した形状以外の部分を除去し、ＴｉＮ膜１４を形成する。この工程の結果が図４に示される。
次に図５を参照して、ＴｉＮ膜１４と半導体ウエハ７０の表面上にスパッタリング法によりＴｉ膜７２が成膜される。この場合半導体ウエハ７０の温度は例えば１００℃程度にし、通常の成膜条件により５ｎｍ〜２０ｎｍ程度の厚みに成膜する。この工程の結果が図５に示される。
【００１７】
次に図６を参照して、半導体ウエハ７０の表面上にＴｉ膜７２を介して下部金属膜１８を形成するための、アルミニウム系材料例えばＡｌＣｕ膜７４（Ｃｕは例えば０．２％〜２％程度）が成膜される。このＡｌＣｕ膜７４は半導体ウエハ７０の温度を２００℃以上さらに望ましくは２５０℃以上にして、スパッタリング法により１００ｎｍ以上成膜される。このとき、ＴｉＮ膜１４に対応した部分のＡｌＣｕ膜７４の表面粗さが大きくなり、Ｒａ＝２０ｎｍ程度の表面が得られる。なおこの部分の表面粗さはＡｌＣｕ膜７４を成膜する温度を高くするとより大きな表面粗さが得られる。
一方ＴｉＮ膜１４が除去され半導体ウエハ７０が露呈した表面上には、Ｔｉ膜７２のみが形成されており、このＴｉ膜７２のみが形成された領域に対応するＡｌＣｕ膜７４の表面粗さは大きくならず平滑で、Ｒａ＝２ｎｍ程度の表面が得られる。この工程の結果が図６に示される。
【００１８】
図７を参照して、続いてＡｌＣｕ膜７４の表面上に保護膜２２としてのＴｉＮ膜またはＴｉＮ／Ｔｉ積層膜からなるＴｉＮ系保護膜７６が形成される。
このＴｉＮ系保護膜７６は、ＡｌＣｕ膜７４から下部電極部分１８ａと配線層部分１８ｂを形成する際に、レジストパターンを形成するための現像液がＡｌＣｕ膜７４を溶かすことを防ぐためにＡｌＣｕ膜７４上に形成される。
このためにＴｉＮ膜１４に対応したＡｌＣｕ膜７４の表面粗さが十分に残る程度の厚さ、例えば１０〜６０ｎｍに形成される。この工程の結果が図７に示される。
次に、図８を参照して、ＴｉＮ系保護膜７６の表面上にフォトレジストが形成され、ＭＩＭキャパシタの下部電極部分１８ａと配線層部分１８ｂとが残るようなパターン形成が行われ、このレジストパターンをマスクとして半導体ウエハ７０が露呈するまでエッチングされ、下部金属膜１８の下部電極部分１８ａと配線層部分１８ｂが形成される。また保護膜２２が形成される。
【００１９】
続いて、下部金属膜１８および保護膜２２を介して半導体ウエハ７０上に、シリコン窒化膜やシリコン酸化膜などの誘電体膜２６がプラズマ酸化膜やプラズマ窒化膜として積層され、上部金属膜２８を形成するためのアルミニウム系材料、例えばＡｌＣｕ膜７８（Ｃｕは例えば０．２％〜２％程度）がスパッタリング法により１００ｎｍ以上成膜される。
なお、ＴｉＮ膜１４に対応した部分ではＡｌＣｕ膜７４の表面粗さが大きくなり、誘電体膜２６が下部電極２４の表面粗さの粗くなった表面に沿っているので、この部分のＡｌＣｕ膜７８の誘電体膜２６と接触する表面はやはり表面粗さが大きくなる。
【００２０】
このＡｌＣｕ膜７８の表面上にも上部金属膜２８を形成するためのレジストパターンを形成する際の現像液からＡｌＣｕ膜７８を保護するための保護膜８０が形成される。この工程の結果が図８に示されている。
次いで、保護膜８０上にフォトレジストを形成し、上部電極３２を残すためのレジストパターンが形成され、このレジストパターンをマスクとして、誘電体膜２６が露呈するまでエッチングされ、上部電極３２が形成される。この結果が図２に示されたＭＩＭキャパシタ１０とこれに接続する配線層領域３４とを有する構成である。
ここに記載した製造方法は図２の構成についての説明であるが、図１に示されたＭＩＭキャパシタ１０及び図３に示された半導体装置４０のＭＩＭキャパシタ１０とこれに接続する配線層領域３４も同様の工程により製造される。
【００２１】
この実施の形態１に係るＭＩＭキャパシタは下部電極の表面の表面粗さを大きく、つまり表面を粗く、することにより、ＭＩＭキャパシタの投影面積、つまり基板上での設置面積が同じでも、キャパシタの電極の表面積を大きくすることができるので、これによりキャパシタンスを大きくし、設置面積当たりの容量を大きくしている。したがってＭＩＭキャパシタの小型化が図られ、延いてはＭＩＭキャパシタを有する半導体装置の高密度化を図ることができる。
さらに、この実施の形態に係るＭＩＭキャパシタの製造方法は、電極を形成するところに（１１１）配向の弱いＴｉＮ膜を形成し、アルミニウム系材料の電極材料を使用し、半導体基板の温度を２００℃以上にするという簡単な工程を含むものである。
【００２２】
また配線層を形成する領域から（１１１）配向の弱いＴｉＮ膜を除去することにより、この領域に対応するアルミニウム系材料の表面粗さを小さく、つまり表面を平滑にすることができるので、表面粗さを大きくしたＭＩＭキャパシタの電極と表面粗さが小さく微細加工にすぐれた配線層とを同じ工程により形成することができる。このため容量の大きなキャパシタと配線層とを同じ工程で簡単に製造することができる。
したがって、容量の大きなＭＩＭキャパシタを安価に提供することができる。
【００２３】
さらには、容量の大きいＭＩＭキャパシタを有する半導体装置の高密度化が可能となり、延いてはＭＩＭキャパシタを有する高密度な半導体装置を簡単な工程で安価に製造することができる。
【００２４】
実施の形態２．
図９は、この発明の一つの実施の形態に係るＭＩＭキャパシタの断面図である。図９において示されたＭＩＭキャパシタは、ＭＩＭキャパシタ１０とこれに接続する配線層領域３４とを有する構成である。
半導体基板１２の表面上にＴＥＯＳ酸化膜あるいはプラズマ酸化膜などの絶縁膜８２が配設され、この絶縁膜８２上にＭＩＭキャパシタ１０の下部電極２４を除く配線層領域３４に対応した形状のＴｉ膜８４が配設され、このＴｉ膜８４と絶縁膜８２の表面上に、例えばＡｌＣｕの下部金属膜１８が配設される。
【００２５】
この下部金属膜１８の一部であってＴｉ膜８４が除かれた領域に対応する部分の表面は、下地の絶縁膜８２の影響を受け粗面化された表面２０で、ＭＩＭキャパシタ１０に対応する下部電極部分１８ａである。
また下部金属膜１８の一部であってＴｉ膜８４に対向した部分はＴｉ膜８４の影響を受けて表面が平滑となり、配線層領域３４に対応した配線層部分１８ｂである。
下部金属膜１８の上に、下部金属膜１８を覆って保護膜２２が配設され、この保護膜２２を覆って、例えばシリコン窒化膜やシリコン酸化膜の誘電体膜２６が配設され、さらにこの誘電体膜２６の上に下部電極２４に対向して同じ平面形状の例えばＡｌＣｕ膜の上部金属膜２８配設され、この上部金属膜２８と同じ平面形状の保護膜３０が配設される。
【００２６】
次にこの発明の一実施の形態に係るＭＩＭキャパシタの製造方法の概要を述べる。
図１０及び図１１はこの実施の形態に係るＭＩＭキャパシタの製造方法の一工程を示すＭＩＭキャパシタの断面図である。
図１０を参照にして、まずＳｉやＧａＡｓなどの半導体基板１２となる半導体ウエハ７０を用意し、半導体ウエハ７０の表面上にＴＥＯＳ酸化膜あるいはプラズマ酸化膜などの絶縁膜８２をＣＶＤ法によって形成する。
次に絶縁膜８２の表面上にスパッタリング法によりＴｉ膜が成膜される。この場合半導体ウエハ７０の温度は例えば１００℃程度にし、通常の成膜条件により５ｎｍ〜２０ｎｍ程度の厚みに成膜する。
【００２７】
続いてＴｉ膜上にレジスト膜を形成し、ＭＩＭキャパシタ１０の下部電極２４に対応した形状を除去するレジストパターンを形成し、このレジストパターンをマスクとしてエッチングを行い、ＭＩＭキャパシタ１０の下部電極２４に対応した形状の部分を除去したＴｉ膜８４を形成する。この工程の結果が図１０に示される。
図１１を参照して、半導体ウエハ７０に形成された絶縁膜８２上に、Ｔｉ膜８４を介して下部金属膜１８を形成するためのアルミニウム系材料、例えばＡｌＣｕ膜７４が成膜される。このＡｌＣｕ膜７４は半導体ウエハ７０の温度を２００℃以上さらに望ましくは２５０℃以上にして、スパッタリング法により１００ｎｍ以上成膜される。このとき、Ｔｉ膜が除去された部分に対応したＡｌＣｕ膜７４の表面粗さが大きくなる。一方Ｔｉ膜８４が形成された部分のＡｌＣｕ膜７４の表面粗さは大きくならず、平滑な表面が得られる。
【００２８】
次にＡｌＣｕ膜７４の表面上に保護膜２２としてのＴｉＮ膜またはＴｉＮ／Ｔｉ積層膜からなるＴｉＮ系保護膜７６が形成される。この工程の結果が図１１に示される。
この後の工程は実施の形態１の製造工程と同じであり、ＭＩＭキャパシタの下部電極部分１８ａと配線層部分１８ｂを形成するためのレジストパターンが形成され、このレジストパターンをマスクとして絶縁膜８２が露呈するまでエッチングされ、下部金属膜１８の下部電極部分１８ａと配線層部分１８ｂが形成される。また保護膜２２が形成される。
【００２９】
続いて、下部金属膜１８および保護膜２２を介して誘電体膜２６がプラズマ酸化膜やプラズマ窒化膜として半導体基板上に積層され、上部金属膜２８を形成するためのアルミニウム系材料、例えばＡｌＣｕ膜とこのＡｌＣｕ膜の表面上に上部金属膜２８を形成するためのレジストパターンを形成する際の現像液からＡｌＣｕ膜を保護するためのＴｉＮ系の保護膜が形成される。
次いで、ＴｉＮ系の保護膜上にフォトレジストを形成し、上部電極３２を残すためのレジストパターンが形成され、このレジストパターンをマスクとして、誘電体膜２６が露呈するまでエッチングされ、上部電極３２が形成される。この結果が図９に示されたＭＩＭキャパシタ１０とこれに接続する配線層領域３４とを有する構成である。
【００３０】
この実施の形態２に係るＭＩＭキャパシタとこれに接続する配線層領域３４とを有する構成は、実施の形態１と同様に、ＭＩＭキャパシタ下部電極の表面の表面粗さを大きくすることにより、ＭＩＭキャパシタの投影面積が同じでも、キャパシタの電極の表面積を大きくすることができ、これによりキャパシタンスを大きくし、設置面積当たりの容量を大きくしている。
従ってＭＩＭキャパシタの小型化が図られ、ＭＩＭキャパシタを有する半導体装置の高密度化を図ることができる。
【００３１】
さらに、この実施の形態２に係るＭＩＭキャパシタの製造方法は、半導体ウエハ表面に形成された絶縁膜上にＴｉ膜を形成し、電極を形成するところのＴｉ膜を除去し、配線層にするところにＴｉ膜を残し、半導体基板の温度を２００℃以上にしてアルミニウム系材料の電極材料を使用して成膜するという簡単な工程を含めることにより、Ｔｉ膜を残した領域に対応する部分のアルミニウム系材料の表面粗さを小さくし、Ｔｉ膜を除去した領域に対応する部分のアルミニウム系材料の表面粗さを大きくすることができるので、表面粗さを大きくしたＭＩＭキャパシタの電極と表面粗さが小さく微細加工にすぐれた配線層とを同じ工程により形成することができる。
【００３２】
従って実施の形態１と同様に、容量の大きなキャパシタと配線層とを同じ工程で簡単に製造することができる。延いては容量の大きなＭＩＭキャパシタを安価に提供することができる。
【００３３】
実施の形態３．
図１２は、この発明の一つの実施の形態に係るＭＩＭキャパシタの断面図である。図１２において示されたＭＩＭキャパシタは、ＭＩＭキャパシタ１０とこれに接続する配線層領域３４とを有する構成である。
図１２の構成は、実施の形態２の図９の構成とほぼ同じで、相違するところは図９におけるＴｉ膜８４を（１１１）配向の強いＴｉＮ膜９０にしたことで、他の構成は同じである。この（１１１）配向の強いＴｉＮ膜９０の（１１１）配向の程度はＸ線回折法による強度分布の（１１１）に対するピークの半値幅（２θ）が１°未満のものである。
【００３４】
図１３及び図１４はこの発明の一つの実施の形態に係るＭＩＭキャパシタの製造方法の一工程を示すＭＩＭキャパシタの断面図である。
製造方法も実施の形態２の工程とほぼ同じである。
図１３を参照して、まずＳｉやＧａＡｓなどの半導体基板１２となる半導体ウエハ７０を用意し、半導体ウエハ７０の表面上にＴＥＯＳ酸化膜あるいはプラズマ酸化膜などの絶縁膜８２を形成する。
次に絶縁膜８２の表面上にスパッタリング法により（１１１）配向の強いＴｉＮ膜が、厚さ５ｎｍ〜２０ｎｍ程度の厚みに成膜される。
【００３５】
続いてＴｉＮ膜上にレジスト膜を形成し、ＭＩＭキャパシタ１０の下部電極２４に対応した形状を除去するレジストパターンを形成し、このレジストパターンをマスクとしてエッチングを行い、ＭＩＭキャパシタ１０の下部電極２４に対応した形状の部分を除去したＴｉＮ膜９０を形成する。この工程の結果が図１３に示される。
図１４を参照して、半導体ウエハ７０に形成された絶縁膜８２上に、ＴｉＮ膜９０を介して下部金属膜１８を形成するための、アルミニウム系材料、例えばＡｌＣｕ膜７４が成膜される。
【００３６】
このＡｌＣｕ膜７４は半導体ウエハ７０の温度を２００℃以上さらに望ましくは２５０℃以上にして、スパッタリング法により１００ｎｍ以上成膜される。このとき、ＴｉＮ膜が除去された領域に対応した部分のＡｌＣｕ膜７４の表面粗さが大きくなる。一方ＴｉＮ膜９０が形成された領域に対応した部分のＡｌＣｕ膜７４の表面粗さは大きくならず、平滑な表面が得られる。
ＡｌＣｕ膜７４の表面上に保護膜２２としてのＴｉＮ膜またはＴｉＮ／Ｔｉ積層膜からなるＴｉＮ系保護膜７６が形成される。この工程の結果が図１４に示される。
【００３７】
以後の製造工程は実施の形態２と同じように実施され、図１２に示されたＭＩＭキャパシタ１０とこれに接続する配線層領域３４とを有する構成が形成される。この実施の形態３に係るＭＩＭキャパシタとこれに接続する配線層領域３４とを有する構成は、実施の形態１と同様に、ＭＩＭキャパシタ下部電極の表面の表面粗さを大きくすることにより、ＭＩＭキャパシタの投影面積が同じでも、キャパシタの電極の表面積を大きくすることができ、これによりキャパシタンスを大きくし、設置面積当たりの容量を大きくしている。
従ってＭＩＭキャパシタの小型化が図られ、ＭＩＭキャパシタを有する半導体装置の高密度化を図ることができる。
【００３８】
さらに、この実施の形態３に係るＭＩＭキャパシタの製造方法は、半導体ウエハ表面に形成された絶縁膜上に（１１１）配向の強いＴｉＮ膜を形成し、電極を形成する領域のＴｉＮ膜を除去し、配線層にする領域のＴｉＮ膜を残し、半導体基板の温度を２００℃以上にしてアルミニウム系材料の電極材料を使用して成膜するという簡単な工程を含めることにより、ＴｉＮ膜を残した領域に対応する部分のアルミニウム系材料の表面粗さを小さくし、ＴｉＮ膜を除去した領域に対応する部分のアルミニウム系材料の表面粗さを大きくすることができるので、表面粗さを大きくしたＭＩＭキャパシタの電極と表面粗さが小さく微細加工にすぐれた配線層とを同じ工程により形成することができる。
【００３９】
従って実施の形態１と同様に、容量の大きなキャパシタと配線層とを同じ工程で簡単に製造することができる。延いては容量の大きなＭＩＭキャパシタを安価に提供することができる。
なお、実施の形態２及び３に係るＭＩＭキャパシタ１０とこれに接続する配線層領域３４とを有する構成は、実施の形態１に係る半導体装置４０のＭＩＭキャパシタ１０とこれに接続する配線層領域３４とを有する構成の部分に替えて、適用することができる。
したがって実施の形態１と同様に、容量の大きいＭＩＭキャパシタを有する半導体装置の高密度化が可能となり、ＭＩＭキャパシタを有する高密度な半導体装置を簡単な工程で安価に製造することができる。
【００４０】
【発明の効果】
この発明に係るＭＩＭキャパシタの製造方法は、半導体基板上に（１１１）配向の弱いＴｉＮ膜を形成する工程と、半導体基板の温度を２００℃を越える温度にして、半導体基板上にＴｉＮ膜を介してアルミニウム系材料の第１の金属膜を形成する工程と、第１の金属膜を介してＴｉＮ膜を覆う誘電体膜を形成する工程と、誘電体膜を介してＴｉＮ膜を覆う第２の金属膜を形成する工程と、を含むもので、第１の金属膜の表面粗さを大きくすることができる。
したがって、ＭＩＭキャパシタの投影面積が同じでも、キャパシタの電極の表面積を大きくすることにより、キャパシタンスを大きくし、単位面積当たりの容量を大きくすることができる。これによりＭＩＭキャパシタの小型化が図られ、延いてはＭＩＭキャパシタを有する半導体装置の高密度化を図ることができる。
【図面の簡単な説明】
【図１】この発明の一つの実施の形態に係るＭＩＭキャパシタの断面図である。
【図２】この発明の一つの実施の形態に係るＭＩＭキャパシタの断面図である。
【図３】この発明の一つの実施の形態に係る半導体装置の断面図である。
【図４】この発明の一つの実施の形態に係るＭＩＭキャパシタの製造方法の一工程を示すＭＩＭキャパシタと配線層との断面図である。
【図５】この発明の一つの実施の形態に係るＭＩＭキャパシタの製造方法の一工程を示すＭＩＭキャパシタと配線層との断面図である。
【図６】この発明の一つの実施の形態に係るＭＩＭキャパシタの製造方法の一工程を示すＭＩＭキャパシタと配線層との断面図である。
【図７】この発明の一つの実施の形態に係るＭＩＭキャパシタの製造方法の一工程を示すＭＩＭキャパシタと配線層との断面図である。
【図８】この発明の一つの実施の形態に係るＭＩＭキャパシタの製造方法の一工程を示すＭＩＭキャパシタと配線層との断面図である。
【図９】この発明の一つの実施の形態に係るＭＩＭキャパシタの断面図である。
【図１０】この発明の一つの実施の形態に係るＭＩＭキャパシタの製造方法の一工程を示すＭＩＭキャパシタの断面図である。
【図１１】この発明の一つの実施の形態に係るＭＩＭキャパシタの製造方法の一工程を示すＭＩＭキャパシタの断面図である。
【図１２】この発明の一つの実施の形態に係るＭＩＭキャパシタの断面図である。
【図１３】この発明の一つの実施の形態に係るＭＩＭキャパシタの製造方法の一工程を示すＭＩＭキャパシタの断面図である。
【図１４】この発明の一つの実施の形態に係るＭＩＭキャパシタの製造方法の一工程を示すＭＩＭキャパシタの断面図である。
【符号の説明】
１２  半導体基板、    １４  ＴｉＮ膜、    １８  下部金属膜、    ２６  誘電体膜、    ２８  上部金属膜、    １６  Ｔｉ膜、    ８４  Ｔｉ膜、    ９０  ＴｉＮ膜。
【図１】
2004214514.tif 000003
【図２】
2004214514.tif 000004
【図３】
2004214514.tif 000005
【図４】
2004214514.tif 000006
【図５】
2004214514.tif 000007
【図６】
2004214514.tif 000008
【図７】
2004214514.tif 000009
【図８】
2004214514.tif 000010
【図９】
2004214514.tif 000011
【図１０】
2004214514.tif 000012
【図１１】
2004214514.tif 000013
【図１２】
2004214514.tif 000014
【図１３】
2004214514.tif 000015
【図１４】
2004214514.tif 000016