(57)【要約】【課題】ビタビデコーダーの利得性能を改善する技術を提供する。【解決手段】本発明によれば、最良パス及び二次的パスに関連するデータをビタビデコーダーに対して格納する。格納したデータを使用して、現在の記号に対し最良パス及び二次的パスに対するスライサーエラーを決定し、且つ該決定したスライサーエラーに応答して、前の記号に対するエラーを補正する。【選択図】　　　図５
2004007693.tif 000002
【特許請求の範囲】
【請求項１】
ビタビデコーダーの符号化利得性能を改善する方法において、
ビタビデコーダーに対する複数個の状態のうちの最良パスに対する最適なデータ値を格納し、
前記ビタビデコーダーに対する複数個の状態のうちの二次的パスに対する次に最適なデータ値を格納し、
前記複数個の状態の各々に対する差分メトリック値を初期化し、前記差分メトリック値は前記最良パス対前記二次的パスの相対的品質を表わしており、
前記複数個の状態の各々に対して前記最良パス及び二次的パスの両方に対するスライサーエラーを計算し、
前記複数個の状態の各々に対する前記最良パス及び二次的パスに対して前記スライサーエラーに応答して新たな差分メトリックを計算し、
前記複数個の状態の各々に対して前記新たな差分メトリックに応答して前記最良パス及び二次的パスを決定する、
上記各ステップを有することを特徴とする方法。
【請求項２】
請求項１において、前記初期化する場合に、
前記ビタビデコーダーの最良メトリックを計算し、
前記ビタビデコーダーの二次的メトリックを計算し、
前記最良メトリックと前記二次的メトリックとを比較して前記差分メトリックを決定する、
ことを特徴とする方法。
【請求項３】
請求項１において、前記スライサーエラーを計算する場合に、前記最良パス及び二次的パスと関連する各チャンネルに対するスライサーエラーを加算することを特徴とする方法。
【請求項４】
請求１項において、新たな差分メトリックを計算する場合に、
前記最良パスのスライサーエラーを前記二次的パスのスライサーエラーから減算してスライサーエラー結果を得、
前記スケールしたスライサーエラー結果を前記差分メトリックに加算して前記新たな差分メトリックを得る、
ことを特徴とする方法。
【請求項５】
請求項１において、前記最良パス及び二次的パスを決定する場合に、前記ビタビデコーダーの最良トレースバックメモリ及び二次的トレースバックメモリ内のエラーを補正してその後のデータ記号に対して可及的に最も低いスライサーエラーを得る、ことを特徴とする方法。
【請求項６】
請求項５において、前記補正をする場合に、
前記新たな差分メトリックが負となるか否かを判別し、
前記新たな差分メトリックが負となる場合には、現在の状態に対して前記二次的パスを前記最良パスとし且つ前記最良パスを前記二次的パスとして確立し、
前記新たな差分メトリックを−１．０で乗算する、
ことを特徴とする方法。
【請求項７】
請求項１において、前記最良パス及び二次的パスを決定する場合に、
前記新たな差分メトリックが前記差分メトリックより小さいか又は大きいかを判別し、
前記新たな差分メトリックがより小さい場合には、新たな二次的パスを選択し、
前記新たな差分メトリックがより大きい場合には、現在の二次的パスを維持する、
ことを特徴とする方法。
【請求項８】
ビタビデコーダーの利得性能を改善する方法において、
ビタビデコーダーに対する最良パス及び二次的パスに関連するデータを格納し、
現在の記号に対して前記最良パス及び二次的パスに対するスライサーエラーを決定し、
前記決定したスライサーエラーに応答して前の記号に対するエラーを補正する、
上記各ステップを有していることを特徴とする方法。
【請求項９】
請求項８において、前記格納する場合に、
前記ビタビデコーダーに対する二次的経路に対する複数個の状態の最良パスに対する最適なデータ値を格納し、
前記ビタビデコーダーに対する複数個の状態の二次的パスに対する次に最適なデータ値を格納する、
ことを特徴とする方法。
【請求項１０】
請求項９において、前記決定をする場合に、
前記複数個の状態の各々に対する差分メトリック値を初期化し、前記差分メトリック値は前記最良パス対二次的パスの相対的な品質を表わし、
前記複数個の状態の各々に対する前記最良パス及び二次的パスの両方に対するスライサーエラーを計算する、
ことを特徴とする方法。
【請求項１１】
請求項１０において、前記補正する場合に、
前記複数個の状態の各々に対する前記最良パス及び二次的パスに対して前記スライサーエラーに応答して新たな差分メトリックを計算し、
前記複数個の状態の各々に対して前記新たな差分メトリックに応答して前記最良パス及び二次的パスを決定する、
ことを特徴とする方法。
【請求項１２】
請求項１１において、前記初期化する場合に、
前記ビタビデコーダーの最良メトリックを計算し、
前記ビタビデコーダーの二次的メトリックを計算し、
前記二次的メトリックを前記最良メトリックから減算して前記差分メトリックを決定する、
ことを特徴とする方法。
【請求項１３】
請求項１２において、前記スライサーエラーを計算する場合に、前記最良パス及び二次的パスに関連する各チャンネルに対するスライサーエラーを加算することを特徴とする方法。
【請求項１４】
請求項１３において、前記新たな差分メトリックを計算する場合に、
前記最良パスのスライサーエラーを前記二次的パスのスライサーエラーから減算してスライサーエラー結果を得、
前記スケールしたスライサーエラー結果を前記差分メトリックへ加算して前記新たな差分メトリックを得る、
ことを特徴とする方法。
【請求項１５】
請求項１４において、前記最良パス及び二次的パスを決定する場合に、前記ビタビデコーダーの最良トレースバックメモリ及び二次的トレースバックメモリ内のエラーを補正してその後のデータ記号に対して可及的に最も低いスライサーエラーを得る、
ことを特徴とする方法。
【請求項１６】
請求項１５において、前記補正する場合に、
前記新たな差分メトリックが負となるか否かを判別し、
前記新たな差分メトリックが負となる場合に、現在の状態に対して前記二次的パスを前記最良パスとし且つ前記最良パスを二次的パスとして確立し、
前記新たな差分メトリックを−１．０で乗算する、
ことを特徴とする方法。
【請求項１７】
請求項１６において、前記最良パス及び二次的パスを決定する場合に、
前記新たな差分メトリックが前記差分メトリックより大きいか又は小さいかを判別し、
前記新たな差分メトリックがより小さい場合には、新たな二次的パスを選択し、
前記新たな差分メトリックがより大きい場合には、現在の二次的パスを維持する、
ことを特徴とする方法。
【請求項１８】
判定帰還型シーケンス推定器（ＤＦＳＥ）において、
ビタビデコーダーに対する最良パスに対するデータを格納する最良トレースバックメモリ、
前記ビタビデコーダーに対する二次的パスに対するデータを格納する二次的トレースバックメモリ、
前記最良パスに対するデータを処理し且つ第一出力を発生し且つ前記二次的パスに対するデータを処理して第二出力を発生する少なくとも１個の判定帰還型等化（ＤＦＥ）フィルタ、
前記第一出力とフィードフォアワード等化器（ＦＦＥ）出力信号とを加算し且つ前記第二出力信号と前記ＦＦＥ出力信号とを加算して夫々第一及び第二加算器出力を発生する加算器、
前記第一及び第二加算器出力に応答して、前記最良パスに対する最良パススライサーエラー及び前記二次的パスに対する二次的パススライサーエラーを計算するデータスライサー、
前記最良パススライサーエラー及び二次的パススライサーエラーに応答して、差分メトリックを決定し且つ前記最良トレースバックメモリ及び二次的トレースバックメモリ内に格納されているデータを決定するパスマネージャ、
を有していることを特徴とするＤＦＳＥ。
【請求項１９】
請求項１８において、前記パスマネージャ内に格納されているデータを決定する場合に、前記最良トレースバックメモリを前記ビタビデコーダーの二次的トレースバックメモリで補正してその後のデータ記号に対して可及的に最も低いスライサーエラーを得ることを特徴とするＤＦＳＥ。
【請求項２０】
請求項１８において、前記パスマネージャにおいて補正する場合に、
前記新たな差分メトリックが負となるか否かを判別し、
前記新たな差分メトリックが負となる場合には、現在の状態に対して前記二次的パスを最良パスとし且つ前記最良パスを二次的パスとして確立し、
前記新たな差分メトリックを−１．０で乗算する、
ことを特徴とするＤＦＳＥ。
【請求項２１】
請求項２０において、前記パスマネージャにおいて決定する場合に、
前記新たな差分メトリックが前記差分メトリックより大きいか又は小さいかを判別し、
前記新たな差分メトリックがより小さい場合には、新たな二次的パスを選択し、
前記新たな差分メトリックがより大きい場合には、現在の二次的パスを維持する、
ことを特徴とするＤＦＳＥ。
【請求項２２】
請求項１８において、前記最良トレースバックメモリがＤＦＥフィルタと同じ長さを有していることを特徴とするＤＦＳＥ。
【請求項２３】
請求項１８において、前記二次的トレースバックメモリが前記ＤＦＥフィルタの長さより小さい長さを有していることを特徴とするＦＤＳＥ。
【請求項２４】
請求項１８において、前記ＤＦＥフィルタが前記最良トレースバックメモリにおけるデータ及び前記二次的トレースバックメモリにおけるデータの両方に応答して前記第二出力を発生することを特徴とするＤＦＳＥ。
【請求項２５】
請求項１８において、前記パスマネージャが、更に、現在の最良メトリック及び現在の二次的メトリックに応答することを特徴とするＤＦＳＥ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＤＦＳＥデコーダーに関するものであって、更に詳細には、ギガビットＰＨＹ（物理層）ビタビデコーダーにおける符号化利得性能の改善に関するものである。
【０００２】
【従来の技術】
銅媒体を介してのギガビットイーサネット（登録商標）は、既存のカテゴリ５ツイストペアケーブルプラントを介して毎秒１ギガビットの全二重通信を可能とさせる迅速に進展している技術である。１Ｇｂ／ｓ通信処理能力は、図１に示したように、２５０Ｍｂ／ｓで動作する８個のトランシーバー４０（各端部において４個）及び４対のツイストペアによって達成される。送信端及び受信端の間の変調は、送信手法に対する基礎として、トレリス符号化及びパーシャルレスポンスシェーピング（ｐａｒｔｉａｌ　ｒｅｓｐｏｎｓｅ　ｓｈａｐｉｎｇ）即ち部分的応答シェーピングと結合させたベースバンド５レベルパルス振幅変調（ＰＡＭ５）を使用する。８ビットのデータが９ビットへコード化され且つこれらの９ビットは４つのＰＡＭ５信号へコード化される。任意の特定のビットに対する情報は全てのチャンネルにわたって拡散される。
【０００３】
図２は図１におけるシステムにおいて使用される１００ベースＴトランシーバー４５のブロック図を示している。ギガビット媒体独立性インターフェース（ＧＭＩＩ）５０は１２５ＭＨｚのレートでバイト幅フォーマットでのデータを受取り且つそのデータをフィジカルコーディングサブレイヤー（Ｐｈｙｓｉａｌ　Ｃｏｄｉｎｇ　Ｓｕｂｌａｙｅｒ）、即ち物理的符号化サブレイヤー（ＰＣＳ）５５へ通過させ、該ＰＣＳ５５はスクランブリング、コーディング（符号化）及び多様な制御機能を実施する。ＧＭＩＩ５０及びＰＣＳ５５のブロックを除いて、図２はトランシーバー４５の４つのチャンネルのうちの１つのみを例示している。トランシーバー４５のその他の３つのチャンネルも同様のブロック図を有している。ＰＣＳ５５内において、８ビットのデータが９ビットへコード化され且つこれらの９ビットは４つのＰＡＭ５信号へコード化される。各チャンネルに対する対応するシンボル即ち記号はパルスシェイパー６０において０．７５＋０．２５ｚ−１シェーピングを介して処理され、次いで１２５ＭＨｚＤ／Ａ変換器６５において変換される。ローパスフィルタ処理及びラインドライバ／ハイブリッド回路７０が、更に、ツイストペア配線を介して送信する前に、該信号を処理する。
【０００４】
受信器パス（経路）上において、受信されたアナログ信号はハイブリッド回路７０によって予備調整され、次いで判定指向型タイミング回復回路８０によって供給されるクロック信号によりサンプルされる１２５ＭＨｚＡ／Ｄ変換器７５を介して処理される。Ａ／Ｄ変換器７５の出力はフィードフォアワード等化器（ＦＦＥ）８５によってフィルタ処理され、該ＦＦＥ８５はチャンネル等化及び前駆体記号間干渉（ＩＳＩ）相殺を実施するＬＭＳ型適応フィルタである。他の３つのローカル送信器によって送信された記号は、ペア間の近端クロストークメカニズムを介して各チャンネルに対しての受信信号において損傷を発生する。各受信器は干渉を発生させる他の３つの送信器からのデータへのアクセスを有しているので、その干渉効果をほぼ相殺する可能性がある。相殺は、３個の適用ＮＥＸＴキャンセルフィルタ９０で達成される。ＮＥＸＴキャンセルフィルタ９０の出力はＦＦＥ８５出力へ加算されて干渉を相殺する。同様に、チャンネルの双方向的性質により、各送信器によってそれ自身の受信器信号に関しエコー障害を発生する。この障害も、別の適用フィルタであるエコーキャンセル９５を使用してほぼ相殺され、その出力は直接的にＦＦＥ８５出力へ加算される。
【０００５】
ＦＦＥ８５、エコーキャンセル９５、３個のＮＥＸＴキャンセラー９０の出力は適用フィードバックフィルタの出力と結合され且つ部分的に等化されたチャンネル値として判定帰還型シーケンス推定（ＤＦＳＥ）ビタビデコーダー１００へ入力されて軟判定（ｓｏｆｔ　ｄｅｃｉｓｉｏｎ）を発生する。ＤＦＳＥ等化器内において４個のチャンネルの各々に関して完了して軟判定を発生し、それらは、更に、該デコーダーによって処理されて現在のサンプルに対する最も蓋然性のある８ビット値を得る。ＤＦＳＥビタビデコーダー１００の動作及びそれにより実行されるアルゴリズムについては、Ｈａｔａｍｉａｎ　ｅｔ　ａｌ．著「ギガビットイーサネット（登録商標）１００ベースＴツイストペアトランシーバーに対する設計検討事項（Ｄｅｓｉｇｎ　Ｃｏｎｓｉｄｅｒａｔｉｏｎｓ　ｆｏｒ　Ｇｉｇａｂｉｔ　Ｅｔｈｅｒｎｅｔ（登録商標）　１００　Ｂａｓｅ−Ｔ　Ｔｗｉｓｔｅｄ　Ｐａｉｒ　Ｔｒａｎｓｃｅｉｖｅｒｓ）」、ＩＥＥＥ１９９８カスタム・インテグレイテッド・サーキッツ・コンフェレンス、３３５−３４２頁、及び「１００ベースＴギガビットイーサネット（登録商標）用１−Ｇｂ／ｓジョイント等化器及びトレリスデコーダー（Ａ　１−Ｇｂ／ｓ　Ｊｏｉｎｔ　Ｅｑｕａｌｉｚｅｒ　ａｎｄ　Ｔｒｅｌｌｉｓ　Ｄｅｃｏｄｅｒ　ｆｏｒ　１００　Ｂａｓｅ−Ｔ　Ｇｉｇａｂｉｔ　Ｅｔｈｅｒｎｅｔ（登録商標））」、Ｈａｒａｔｓｃｈ及びＡｚａｄｅｔ著、ＩＥＥＥ・ジャーナル・オブ・ソリッドステート・サーキッツ、Ｖｏｌ．３６、Ｎｏ．３、２００１年３月、３７４−３８４頁においてより詳細に記載されおり、尚、これらの文献を引用によって本明細書に取込む。ＤＦＳＥビタビデコーダー１００は、又、８状態判定帰還型等化器（ＤＦＥ）ビタビデコーダーとも呼称される。
【０００６】
実際に、ＤＦＳＥデコーダー１００はエラー伝播効果によって影響される。エラー伝播は、ビタビトレースバックメモリ内の誤った判定がＤＦＥフィルタを介して伝播され且つビタビデコーダー１００の入力において増加したノイズ及びエラーを発生させるプロセスのことである。その結果、このようなシステムのコーディングゲイン即ち符号化利得は、実際上、特定の１００メートルのチャンネルに対して５デシベル未満であり且つチャンネルがより長くなり且つＤＦＥ係数の大きさが増加するに従い更に劣化する。８−ＤＦＥビタビデコーダー内の別のチャレンジは、ハードウエア実現のために必要とされる回路のクリチカルパスが利得性能を改善するために新たなハードウエアを付加することを制限することである。従って、ＤＦＳＥデコーダーの既に厳しい拘束条件が課されたクリチカルパス内に付加的な回路を付加することなしに、符号化利得性能を増加させ且つＤＦＥフィルタ内の大きな係数値に対する免疫性を与える必要性がある。
【０００７】
【発明が解決しようとする課題】
本発明は、以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、ＤＦＳＥビタビデコーダーの利得性能を改善する技術を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明のシステム及び方法は、ビタビデコーダーの利得性能を改善し、最良パス（ｂｅｓｔ　ｐａｔｈ）及び二次的パス（ｓｅｃｏｎｄａｒｙ　ｐａｔｈ）に関するデータをビタビデコーダーのために格納する。格納されたデータを使用して現在のシンボル即ち記号に対して最良パス及び二次的パスに対してのスライサーエラー（ｓｌｉｃｅｒ　ｅｒｒｏｒ）を決定し、且つ該決定したスライサーエラーに応答して、前の記号に対するエラーを補正する。
【０００９】
【発明の実施の形態】
次に、図３を参照すると、判定帰還型等化器ビタビデコーダー１００の機能的ブロック図が示されている。ギガビットＰＨＹ（物理層）Ｂａｓｅ　１００−Ｔ仕様、即ち「４対のカテゴリ５平衡型銅ケーブル、タイプ１０００Ｂａｓｅ−Ｔを介しての１０００ＭＢ／ｓ動作用物理層パラメータ及び仕様（Ｐｈｙｓｉｃａｌ　Ｌａｙｅｒ　Ｐａｒａｍｅｔｅｒｓ　ａｎｄ　Ｓｐｅｃｉｆｉｃａｔｉｏｎｆｏｒ　１０００　ＭＢ／ｓ　Ｏｐｅｒａｔｉｏｎ　ｏｖｅｒ　４−ｐａｉｒｏｆ　Ｃａｔｅｇｏｒｙ　５　Ｂａｌａｎｃｅｄ　Ｃｏｐｐｅｒ　Ｃａｂｌｉｎｇ，　Ｔｙｐｅ　１０００　Ｂａｓｅ−Ｔ）」、ＩＥＥＥスタンダード８０２．３ａｂ、１９９９に記載されており、尚それを引用によって本明細書に取込むが、該仕様は、コード化されていないＰＡＭ−５信号処理において最大で６ｄＢの符号化利得を得るために判定帰還型シーケンス推定（ｄｅｃｉｓｉｏｎ　ｆｅｅｄｂａｃｋ　ｓｅｑｕｅｎｃｅ　ｅｓｔｉｍａｔｉｏｎ）、即ちＤＦＳＥと呼ばれる洗練されたシーケンス推定及び等化技術を使用することを必要とする。ＤＦＳＥは、反転帰還型等化器（ＤＦＥ）フィルタ１０５を使用して、ビタビ復号処理（シーケンス推定）を等化と結合させている。ビタビデコーダー１１０は８個の状態を有しており、且つこれらの状態の各々は特定の状態へ通じる最適なデータ値を包含するトレースバックメモリ１１５を維持している。トレースバックメモリ値は、ギガビットチャンネルによって導入される記号間干渉（ＩＳＩ）を相殺させるＤＦＥフィルタ１０５に対するデータ値として使用される。エラーが存在しない動作期間中、これら８個の状態のうちの１つは送信器の真の状態を表わし且つそのトレースバックメモリ１１５内において正しいデータを包含しており、且つそのことにより、その後に受信する記号に関して正しいＩＳＩ相殺を有している。その他の７個の状態はそれらのトレースバックメモリ１１５において１個又はそれ以上の誤った記号を有しており且つ誤ったＩＳＩ相殺を有している。
【００１０】
ギガビットＰＨＹ（物理層）ＤＦＳＥ１００の最も完全な実現においては、４個のチャンネルの１２０の各々に対して８個のＤＦＥフィルタ１０５が必要とされる。各チャンネル１２０は、図２に関して前述したフィルタ推定器８５、エコーキャンセル９５、ＮＥＸＴキャンセラー（相殺器）９０の出力の和からなる該チャンネルに対するフィードフォアワード等化器１２５から入力を受取る。各チャンネル１２０に対して、等化器８５からの入力は判定帰還型等化器フィルタ１０５の各々の出力と加算されて８個の軟判定を供給し、そのうちの１つが前述した如く送信器の真の状態を有している。ビタビデコーダー１１０は各受信した記号１２０から３２個の軟判定を受取る。該デコーダーにおける８個の状態の各々は、全部で３２個の異なる遷移に対して、４つの可能な遷移となる。加算／比較／選択（ＡＣＳ）操作はこれら３２個から該デコーダーの次の繰返しにおいて使用されるべき８個の「優勝候補」を選択する。ビタビデコーダー１１０は、該デコーダーにおける８個の状態の各々に対して最も可能性のあるパス（経路）を選択するためのＡＣＳオペレーター１３０、及びこれら８個の状態の各々へ通じる勝ち残りパス（経路）を格納するトレースバックメモリ１５を有している。ビタビデコーダー１１０は、又、これら８個の状態の各々の品質を表わすこれら８個の状態の各々に対するメトリックを維持する。
【００１１】
トランシーバーの符号化利得特性を改善するために、前のシンボル即ち記号に関してなされた判定を向上させるために、現在のシンボル即ち記号のスライサーエラーを使用して、ビタビデコーダー１１０内において判定向上処理が実施される。本発明の判定向上方法について図４を参照してより詳細に説明する。この判定向上処理は、ステップ１４０において、８個のビタビデコーダー状態の各々に対して２個のトレースバックメモリを維持する。第一トレースバックメモリは「最良トレースバックメモリ」を有しており且つこの状態へ通じるデコーダートレリスを介して最良の生き残りパス（経路）を格納する。「二次的トレースバックメモリ」はこの状態へ通じるデコーダートレリスを介して、最も可能性のある代替的即ち二次的パス（経路）を格納する。最良トレースバックメモリ要素は完全な長さ（即ち、ＤＦＥフィルタの長さと同じ）であり、一方二次的トレースバックメモリ要素はＳ個の要素からなる長さを有しており、尚Ｓは２個の記号から最大で最良トレースバックメモリの完全な長さまでのものとすることが可能である。
【００１２】
ビタビデコーダー１１０における各状態に対して、最良パス対二次的パスの相対的品質を表わす差分メトリックがステップ１４５において初期化される。この差分メトリックは、「二次的メトリック」を「最良メトリック」から減算することにより計算され、該メトリックはビタビデコーダー１１０内において計算した状態メトリックから直接的に取られる。その後のシンボル即ち記号に対して、最良パス及び二次的パスに対するスライサーエラーが、該パスの両方に対して、４個のチャンネルの各々からのスライサーエラーを加算することによりステップ１４８において計算される。最良パススライサーエラーがステップ１４９において二次的パススライサーエラーから減算され（性能を改善し、その結果は定数でスケールさせることが可能である）。その結果はステップ１５０において既存の差分メトリックへ加算されて新たな差分メトリックを形成する。
【００１３】
質問ステップ１５５は、該新たな差分メトリックが負であるか否かを判別する。そうである場合には、ステップ１６０における現在の状態に対して、二次的パスが最良パスとして指定され、ステップ１６５における現在の状態に対して最良のパスが二次的パスとして指定され、且つ該差分メトリックはステップ１７５において−１．０と乗算される。この操作は、後に受信されるデータ記号に対して可及的に最も低いスライサーエラーを得且つ全体的なエラーを最小とすることに基づいてビタビデコーダー１１０のトレースバックメモリ１１５に関して補正を実施する。
【００１４】
デコーダー１１０の各サイクルに対して、該ビタビデコーダーから新たな二次的パスが得られる。質問ステップ１８０は、既存の最良パス及び新たな二次的パスの新たな差分メトリックが既存の最良パス及び既存の二次的パスに対する現在の差分メトリックよりも小さいか又は大きいか、又は二次的メトリックの深さを測定するカウンタが最大値Ｓより小さいか否かを判別する。より小さいか又は該カウンタがＳに等しい場合には、該新たな二次的パスはステップ１８５においてビタビデコーダーから選択され、該カウンタはステップ１８０においてゼロにリセットされ、更に、ステップ１４８へ復帰することにより新たに選択した二次的パスに基づいてスライサーエラー計算が行われる。該新たな差分メトリックが現在の差分メトリックよりも大きく且つ該カウンタがＳより小さい場合には、現在の二次的パスがステップ１９０において維持され、該カウンタはステップ１８７においてインクリメントされ、更に、スライサーエラー情報はステップ１４８へ復帰することによりこの対のパスに関して処理することが可能である。
【００１５】
二次的パスがビタビデコーダー論理から選択されると、カウンタはステップ１８６において初期化される。該デコーダーからの新たなパスが拒否される度に（ステップ１８０）、該カウンタはステップ１８７においてインクリメントされる。このカウンタがステップ１８０において二次的メモリの深さに到達すると、該デコーダーからの新たな二次的パスがステップ１８５において選択される（１８０は常により小さいものとして取られる）。この二次的パスはＳ回のサイクルのアルゴリズムに対して考慮するためにのみ有効であり、尚Ｓは二次的トレースバックメモリの深さである（注意すべきことであるが、この時より後に、これらＳ個の要素に対する最良パス及び二次的パスにおけるデータは同一である）。
【００１６】
次に、図５を参照すると、図４に関して説明した判定向上処理の機能的ブロック図が示されている。最良トレースバックメモリ２００はＤＦＥフィルタ１０５ａの完全な長さをカバーしている。二次的フィードバックメモリ２０５は、ＤＦＥフィルタ１０５ｂの長さのより小さな部分をカバーしている。ＤＦＥフィルタ出力は、最良トレースバックメモリ２００の内容及びＤＦＥフィルタ１０５ａの結合から最良パスに対して発生される。ＤＦＥフィルタ出力は、又、二次的トレースバックメモリ２０５の内容及び最良トレースバックメモリ２００の内容の一部２００ｂ及びＤＦＥフィルタ１０５ｂの結合から二次的パスに対して発生される。
【００１７】
最良パス上のＤＦＥフィルタ１０５ａ及び二次的パス上のＤＦＥフィルタ１０５ｂからの出力は、ＦＦＥ出力信号と共に、加算器２１０において加算されて軟判定を発生する。各パスに対する加算器出力はデータスライサー１１５へ供給される。データスライサー１１５は、図４のステップ１４８において前述した如く、最良パス及び二次的パスに対するスライサーエラーを計算する。ビタビデコーダー論理からの最良メトリック及び二次的メトリック情報に関連する各パスに対するスライサーエラーがパスマネージャモジュール２２０へ供給される。パスマネージャモジュール２２０は差分メトリック２２５をアップデートし且つトレースバックメモリを図４のステップ１５５−１９０において説明したように操作する。
【００１８】
次に、図６を参照すると、本発明の判定向上プロセスを包含する判定帰還型推定器１００のブロック図が示されている。この図から理解されるように、図６の判定シーケンス帰還型推定器１００と図３のものとの間の唯一の差異は、トレースバックメモリ１１５は最良トレースバックメモリ２００及び第二トレースバックメモリ２０５を有しており且つメトリック計算及び加算／比較／選択計算論理が、更に、上述したパスマネージャモジュール論理２２０を有していることである。
【００１９】
判定向上は、従来のＤＦＳＥ技術と比較して最大で０．５ｄＢの符号化利得の改善を与え、且つＤＦＥフィルタにおける可能な係数の範囲にわたってのよりロバスト即ち堅牢な動作を与える。特に、判定向上により与えられる符号化利得の改善は、チャンネルが長くなり且つＩＳＩが増加するか、又はＤＦＥ係数が何等かの理由によりより大きくなる場合に、８−ＤＦＥビタビデコーダーアーキテクチャと相対的に増加する。
【００２０】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】ギガビットイーサネット（登録商標）を示した概略図。
【図２】１０００Ｂａｓｅ−Ｔトランシーバーを示した概略ブロック図。
【図３】１０００Ｂａｓｅ−Ｔトランシーバー内の８状態判定帰還型シーケンス推定（ＤＦＳＥ）デコーダーを示した概略ブロック図。
【図４】本発明に基づく符号化利得性能を改善するための技術を例示したフローチャート。
【図５】本発明の判定向上プロセスを例示したブロック図。
【図６】本発明の判定向上プロセスを包含する８状態判定帰還型シーケンス推定デコーダーを示した概略図。
【符号の説明】
１０５　ＤＦＥフィルタ
１１５　データスライサー
２００　最良トレースバックメモリ
２０５　二次的トレースバックメモリ
２１０　加算器
２２０　パスマネージャモジュール
２２５　差分メトリック
【図１】
2004007693.tif 000003
【図２】
2004007693.tif 000004
【図３】
2004007693.tif 000005
【図４】
2004007693.tif 000006
【図５】
2004007693.tif 000007
【図６】
2004007693.tif 000008