(57)【要約】【課題】偏向回路においてダイナミックレンジを抑制するとともに、消費電力の低減を実現することができる垂直偏向回路を提供することである。【解決手段】同期分離回路１０１により映像信号から垂直パルス信号ＶＳが生成される。垂直鋸波生成回路１０２により垂直鋸ゲイン設定値ＧＤに応じて垂直鋸波形が調整されて出力され、垂直帰線基準パルスＶＰ１が出力される。カウンタ回路１０３および帰線パルス生成回路１０４により垂直帰線基準パルスＶＰ１と帰線幅設定データＫＨＤとに基いて帰線パルスＫＰが出力され、帰線回路１０５により垂直鋸波形ＶＮ１に帰線パルスＫＰが重畳される。出力回路１０６により出力信号ＶＮ２がデジタル信号ＤＳに変換される。ＬＰＦ回路１０７によりデジタル信号ＤＳの高周波成分が除去される。非連続部分を有さない垂直鋸波形を出力でき、消費電力の低減およびダイナミックレンジの超過を防止できる。【選択図】　　　　図１
2004007291.tif 000002
【特許請求の範囲】
【請求項１】
映像信号から垂直同期信号を分離し、垂直走査周期を有する垂直パルス信号を生成する同期分離回路と、
振幅を調整するための利得調整データを受け、前記同期分離回路により生成された垂直パルス信号を基準として垂直走査周期で変化する垂直鋸波形を生成しつつ前記利得調整データに基づいて垂直鋸波形の振幅を調整して出力するとともに、前記垂直鋸波形の垂直帰線期間の開始点を示す垂直帰線基準パルスを出力する垂直鋸波生成回路と、
垂直帰線期間の幅を示す帰線幅設定データを受け、前記垂直鋸波生成回路から出力される垂直帰線基準パルスおよび前記帰線幅設定データに基づいて垂直帰線期間を示す帰線パルスを出力する帰線パルス出力回路と、
前記垂直鋸波生成回路から出力される垂直鋸波形に前記帰線パルス出力回路から出力される帰線パルスを重畳させる帰線回路と、
前記帰線回路の出力信号をパルス幅変調されたデジタル信号に変換して出力する出力回路と、
前記出力回路から出力されたデジタル信号の高周波成分を除去することにより垂直帰線期間を有する垂直鋸波形を出力するローパスフィルタ回路とを備えた垂直偏向回路。
【請求項２】
前記帰線パルス出力回路は、
所定のパルス信号をカウントするとともに前記垂直鋸波生成回路から出力される垂直帰線基準パルスに応答してカウント動作をリセットするカウンタ回路と、
前記カウンタ回路のカウントデータと前記帰線幅設定データとに基づいて前記帰線パルスを生成する帰線パルス生成回路とを含む、請求項１記載の垂直偏向回路。
【請求項３】
前記出力回路は、
水平走査周期を有する水平基準パルスを受け、前記水平走査周期で変化する水平鋸波形を生成する水平鋸波生成回路と、
前記帰線回路の出力信号のレベルを前記水平鋸波生成回路により生成された水平鋸波形のレベルと比較することにより、前記パルス幅変調されたデジタル信号を出力する比較回路とを含むことを特徴とする請求項１または２記載の垂直偏向回路。
【請求項４】
帰線回路は、
前記帰線パルス出力回路から出力される前記帰線パルスのレベルに基づいて所定の電位レベルおよび垂直鋸波生成回路から出力される垂直鋸波形を選択的に切替えて出力する切替回路を含む請求項１〜３のいずれかに記載の垂直偏向回路。
【請求項５】
帰線回路は、
前記垂直鋸波生成回路から出力される垂直鋸波形の振幅を減衰させる減衰回路と、
前記減衰回路の出力信号のレベルに一定値を加算する加算回路と、
前記帰線パルス出力回路から出力される前記帰線パルスのレベルに基づいて所定の電位レベルおよび前記加算回路の出力信号を選択的に切替えて出力する切替回路とを含むことを特徴とする請求項１〜３のいずれかに記載の垂直偏向回路。
【請求項６】
前記利得調整データに連動して前記帰線幅設定データを変化させる帰線幅調整回路をさらに備えたことを特徴とする請求項１〜５のいずれかに記載の垂直偏向回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル処理された垂直偏向波形を生成する垂直偏向回路に関する。
【０００２】
【従来の技術】
テレビジョン受像機に用いられる画像表示用の陰極線管においては、水平偏向コイルおよび垂直偏向コイルに水平偏向電流および垂直偏向電流を供給する水平偏向回路および垂直偏向回路が用いられ、それらの回路の働きにより電子銃から放出される電子ビームの水平方向および垂直方向の偏向が行われる。
【０００３】
図９は従来の垂直偏向回路の一例を示すブロック図である。
従来の垂直偏向回路は、同期分離回路１０１、垂直鋸波生成回路１０２、カウンタ回路１０３、帰線パルス生成回路１０４、出力回路１０６、ＬＰＦ（ローパスフィルタ）回路１０７、垂直ドライブ回路１０８および帰線回路１２０を含む。
【０００４】
図９に示すように、同期分離回路１０１には、映像信号ＶＤが入力される。同期分離回路１０１は、入力された映像信号ＶＤから垂直同期信号を分離し、垂直走査周期を有する垂直パルスＶＳを生成し、垂直鋸波生成回路１０２に与える。
【０００５】
また、垂直鋸波生成回路１０２には、垂直鋸ゲイン設定値ＧＤが入力される。垂直鋸波生成回路１０２は、同期分離回路１０１より与えられる垂直走査周期を有する垂直パルスＶＳから垂直鋸波形および垂直帰線基準パルスＶＰ１を生成し、入力された垂直鋸ゲイン設定値ＧＤに応じて垂直鋸波形を増幅して垂直鋸波形ＶＮ１として出力する。垂直鋸波生成回路１０２は、増幅された垂直鋸波形ＶＮ１を出力回路１０６に与え、垂直帰線基準パルスＶＰ１をカウンタ回路１０３に与える。
【０００６】
出力回路１０６には、水平走査周期を有する水平基準パルスＨＰが入力される。出力回路１０６は、増幅された垂直鋸波形ＶＮ１を水平基準パルスＨＰに応じて１ビットのデジタル信号ＤＳに変換し、ＬＰＦ（ローパスフィルタ）回路１０７に与える。この出力回路１０６の構成については後述する。
【０００７】
ＬＰＦ回路１０７は、与えられた１ビットのデジタル信号ＤＳの高調波を除去し垂直鋸波形のアナログ信号ＡＳに変換して帰線回路１２０に与える。
【０００８】
一方、カウンタ回路１０３は、垂直帰線基準パルスＶＰ１に応じて内部カウンタをリセットするとともにカウンタデータＣＤを生成し、帰線パルス生成回路１０４にカウンタデータＣＤを与える。
【０００９】
また、帰線パルス生成回路１０４には、帰線幅設定データＫＨＤが入力される。帰線パルス生成回路１０４は、カウンタ回路１０３より与えられたカウンタデータＣＤおよび入力された帰線幅設定データＫＨＤに応じて帰線パルスＫＰ２を生成し、帰線回路１２０に与える。
【００１０】
帰線回路１２０は、帰線パルス生成回路１０４より与えられた帰線パルスＫＰ２に応じて、ＬＰＦ回路１０７より与えられる垂直鋸波形のアナログ信号ＡＳを調整し垂直鋸波形ＶＮ２として垂直ドライブ回路１０８に与える。帰線回路１２０の構成については後述する。
【００１１】
垂直ドライブ回路１０８は、帰線回路１２０より与えられた垂直鋸波形ＶＮ２を増幅して垂直出力回路（図示せず）に与える。
【００１２】
次に、図１０は図９の出力回路１０６の構成の一例を示す図である。
図１０（ａ）に示す出力回路１０６は、水平鋸波生成回路５０１および比較回路５０２を備える。一般に出力回路１０６には、ＰＷＭ信号変換回路（Ｐｌｕｓ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調回路）またはデジタルシグマ信号変換回路が用いられ、図１０の出力回路１０６は、ＰＷＭ信号変換回路である。
【００１３】
図１０の水平鋸波生成回路５０１には、水平基準パルスＨＰが入力される。水平鋸波生成回路５０１は、入力された水平基準パルスＨＰに応じて水平鋸波形を生成し、比較回路５０２に与える。
一方、比較回路５０２には、図９の垂直鋸波生成回路１０２より与えられた垂直鋸波形ＶＮ１が入力される。比較回路５０２は、水平鋸波生成回路５０１より与えられた水平鋸波形および入力された垂直鋸波形ＶＮ１を比較し、その比較結果に応じて１ビットのデジタル信号ＤＳをＬＰＦ回路１０７に出力する。
【００１４】
例えば、垂直鋸波形ＶＮ１が水平鋸波形よりも大きい値を示す場合、比較回路５０２は、ＨＩＧＨの１ビットのデジタル信号ＤＳを図９のＬＰＦ回路１０７に出力し、垂直鋸波形ＶＮ１が水平鋸波形の値よりも小さい場合、ＬＯＷの１ビットのデジタル信号ＤＳを図９のＬＰＦ回路１０７に出力する。
【００１５】
次いで、図１１は図９の帰線回路１２０の構成の一例を示す図である。
図１１の帰線回路１２０は、抵抗Ｒ１、Ｒ２および垂直スイッチングトランジスタＱ１１を備える。
【００１６】
垂直スイッチングトランジスタＱ１１のコレクタが抵抗Ｒ１を介してＬＰＦ回路１０７に接続され、垂直スイッチングトランジスタＱ１１のエミッタが接地され、垂直スイッチングトランジスタＱ１１のベースが抵抗Ｒ２を介して帰線パルス生成回路１０４に接続される。
【００１７】
図１１の帰線回路１２０は、帰線パルス生成回路１０４より与えられた帰線パルスＫＰ２に応じて、ＬＰＦ回路１０７より与えられる垂直鋸波形のアナログ信号ＡＳを調整する。調整の詳細については後述する。
【００１８】
次いで、図１２は図９に示す従来の垂直偏向回路の各部の信号を示す波形図である。
【００１９】
例えば、図９の同期分離回路１０１は、入力された映像信号ＶＤから図１２（ａ）に示す垂直同期信号を分離し、垂直走査周期を有する垂直パルスＶＳを生成して出力する。図９の垂直鋸波生成回路１０２は、入力された垂直鋸ゲイン設定値ＧＤに応じて垂直鋸波形を増幅し、図１２（ｂ）に示す垂直鋸波形ＶＮ１を生成する。
【００２０】
次に、出力回路１０６は、図１２（ｂ）に示す垂直鋸波形ＶＮ１を１ビットのデジタル信号ＤＳに変換してＬＰＦ回路１０７に与える。ＬＰＦ回路１０７は、１ビットのデジタル信号ＤＳの高周波を除去し、図１２（ｃ）に示す垂直鋸波形のアナログ信号ＡＳに変換する。この場合、図１２（ｃ）に示すように、ＬＰＦ回路１０７より出力される垂直鋸波形のアナログ信号ＡＳの波形が、ＬＰＦ回路１０７の時定数に依存してゆるやかな曲線形状を有する波形となる。
【００２１】
このゆるやかな曲線形状を有する波形の垂直鋸波形を用いて電子ビームを偏向させた場合、表示画面上部のリニアリティ（リニア特性）が悪化する。
【００２２】
そのため、帰線回路１２０では、図１２（ｄ）に示すように、帰線パルス生成回路１０４より与えられた帰線パルスＫＰ２がＨＩＧＨの信号の場合、ＬＰＦ回路１０７より与えられる垂直鋸波形のアナログ信号ＡＳをＧＮＤ（０Ｖ）、または固定電圧で保持して垂直鋸波形ＶＮ２として垂直ドライブ回路１０８に出力する。また、帰線パルス生成回路１０４より与えられた帰線パルスＫＰ２がＬＯＷの信号の場合、ＬＰＦ回路１０７より与えられる垂直鋸波形のアナログ信号ＡＳをそのまま垂直鋸波形ＶＮ２として垂直ドライブ回路１０８に出力する。
【００２３】
以上のことにより、従来の垂直偏向回路の帰線回路１２０において、垂直偏向波形のゆるやかな曲線形状を有する波形が改善され、表示画面上部のリニアリティの悪化を防止することができる。
【００２４】
【発明が解決しようとする課題】
しかしながら、従来の垂直偏向回路においては、リニアリティの悪化を防止するために帰線期間において電圧をＧＮＤ（０Ｖ）または固定電圧で維持することにより、非連続の駆動波形が垂直ドライブ回路１０８に入力されることとなる。その結果、ダイナミックレンジ（入力信号の最大値と最小値との差）が大きくなり消費電力の増加が生じる。
【００２５】
本発明の目的は、偏向回路においてダイナミックレンジを抑制するとともに、消費電力の低減を実現することができる垂直偏向回路を提供することである。
【００２６】
【課題を解決するための手段】
（第１の発明）
本発明に係る垂直偏向回路は、映像信号から垂直同期信号を分離し、垂直走査周期を有する垂直パルス信号を生成する同期分離回路と、振幅を調整するための利得調整データを受け、同期分離回路により生成された垂直パルス信号を基準として垂直走査周期で変化する垂直鋸波形を生成しつつ利得調整データに基づいて垂直鋸波形の振幅を調整して出力するとともに、垂直鋸波形の垂直帰線期間の開始点を示す垂直帰線基準パルスを出力する垂直鋸波生成回路と、垂直帰線期間の幅を示す帰線幅設定データを受け、垂直鋸波生成回路から出力される垂直帰線基準パルスおよび帰線幅設定データに基づいて垂直帰線期間を示す帰線パルスを出力する帰線パルス出力回路と、垂直鋸波生成回路から出力される垂直鋸波形に帰線パルス出力回路から出力される帰線パルスを重畳させる帰線回路と、帰線回路の出力信号をパルス幅変調されたデジタル信号に変換して出力する出力回路と、出力回路から出力されたデジタル信号の高周波成分を除去することにより垂直帰線期間を有する垂直鋸波形を出力するローパスフィルタ回路とを備えたものである。
【００２７】
第１の発明に係る垂直偏向回路においては、同期分離回路により映像信号から垂直同期信号が分離され、垂直走査周期を有する垂直パルス信号が生成される。振幅を調整するための利得調整データを受けた垂直鋸波生成回路により同期分離回路により生成された垂直パルス信号を基準として垂直走査周期で変化する垂直鋸波形が生成されつつ利得調整データに基づいて垂直鋸波形の振幅が調整されて出力されるとともに、垂直鋸波形の垂直帰線期間の開始点を示す垂直帰線基準パルスが出力される。垂直帰線期間の幅を示す帰線幅設定データを受けた帰線パルス出力回路により垂直鋸波生成回路から出力される垂直帰線基準パルスおよび帰線幅設定データに基づいて垂直帰線期間を示す帰線パルスが出力される。帰線回路により垂直鋸波生成回路から出力される垂直鋸波形に帰線パルス出力回路から出力される帰線パルスが重畳される。出力回路により帰線回路の出力信号がパルス幅変調されたデジタル信号に変換されて出力される。ローパスフィルタ回路により出力回路から出力されたデジタル信号の高周波成分が除去されることにより垂直帰線期間を有する垂直鋸波形が出力される。
【００２８】
この場合、帰線パルスが重畳された垂直鋸波形に対してパルス幅変調および高周波成分除去が順に行われることにより非連続部分を有さない垂直鋸波形を出力することができる。その結果、消費電力の低減を図るとともにダイナミックレンジの超過を防止することができ、偏向回路に与える負担を軽減することができる。
【００２９】
（第２の発明）
第２の発明に係る垂直偏向回路は、第１の発明に係る垂直偏向回路の構成において、帰線パルス出力回路は、所定のパルス信号をカウントするとともに垂直鋸波生成回路から出力される垂直帰線基準パルスに応答してカウント動作をリセットするカウンタ回路と、カウンタ回路のカウントデータと帰線幅設定データとに基づいて帰線パルスを生成する帰線パルス生成回路とを含むものである。
【００３０】
この場合、カウンタ回路により所定のパルス信号がカウントされるとともに垂直鋸波生成回路から出力される垂直帰線基準パルスに応答してカウント動作がリセットされる。そして、帰線パルス生成回路によりカウンタ回路のカウントデータと帰線幅設定データとに基づいて帰線パルスが生成される。その結果、垂直偏向回路において、帰線幅設定データに基づいて帰線パルスを生成することができるため容易に帰線期間の調整を行うことが可能となる。
【００３１】
（第３の発明）
第３の発明に係る垂直偏向回路は、第１または第２の発明に係る垂直偏向回路の構成において、出力回路は、水平走査周期を有する水平基準パルスを受け、水平走査周期で変化する水平鋸波形を生成する水平鋸波生成回路と、帰線回路の出力信号のレベルを水平鋸波生成回路により生成された水平鋸波形のレベルと比較することにより、パルス幅変調されたデジタル信号を出力する比較回路とを含むものである。
【００３２】
この場合、水平走査周期を有する水平基準パルスを受けた水平鋸波生成回路により水平走査周期で変化する水平鋸波形が生成される。そして、比較回路により帰線回路の出力信号のレベルが水平鋸波生成回路により生成された水平鋸波形のレベルと比較され、パルス幅変調されたデジタル信号が出力される。その結果、垂直偏向回路の出力回路は、パルス幅変調のパルスを生成することができ、パルス幅変調に応じた垂直鋸波形を生成することができる。
【００３３】
（第４の発明）
第４の発明に係る垂直偏向回路は、第１〜第３の発明のいずれかに係る垂直偏向回路の構成において、帰線回路は、帰線パルス出力回路から出力される帰線パルスのレベルに基づいて所定の電位レベルおよび垂直鋸波生成回路から出力される垂直鋸波形を選択的に切替えて出力する切替回路を含むものである。
【００３４】
この場合、帰線パルス出力回路から出力される帰線パルスのレベルに基づいて切替回路により所定の電位レベルおよび垂直鋸波生成回路から出力される垂直鋸波形が選択的に切替えて出力される。その結果、垂直偏向回路の帰線回路は、分解能を維持しつつ非連続部分を有さない垂直鋸波形を出力することができる。
【００３５】
（第５の発明）
第５の発明に係る垂直偏向回路は、第１〜第３の発明のいずれかに係る垂直偏向回路の構成において、帰線回路は、垂直鋸波生成回路から出力される垂直鋸波形の振幅を減衰させる減衰回路と、減衰回路の出力信号のレベルに一定値を加算する加算回路と、帰線パルス出力回路から出力される帰線パルスのレベルに基づいて所定の電位レベルおよび加算回路の出力信号を選択的に切替えて出力する切替回路とを含むものである。
【００３６】
この場合、減衰回路により垂直鋸波生成回路から出力される垂直鋸波形の振幅が減衰され、加算回路により減衰回路の出力信号のレベルに一定値が加算され、帰線パルス出力回路から出力される帰線パルスのレベルに基づいて切替回路により所定の電位レベルおよび加算回路の出力信号が選択的に切替えて出力される。その結果、垂直偏向回路の帰線回路は、短い帰線期間を有し、かつ非連続部分を有さない垂直鋸波形を出力することができる。
【００３７】
（第６の発明）
第６の発明に係る垂直偏向回路は、第１〜第５の発明のいずれかに係る垂直偏向回路の構成において、利得調整データに連動して帰線幅設定データを変化させる帰線幅調整回路をさらに備えたものである。
【００３８】
この場合、帰線幅調整回路により利得調整データに連動して帰線幅設定データが変化される。その結果、利得調整データを変化させた場合にローパスフィルタ回路の時定数と帰線パルスとの幅が一致せずになまった垂直鋸波形が出力されることを防止することができる。したがって、垂直偏向回路の利得調整データを変化させた場合でも、表示画面においてリニアリティの悪化を防止することができる。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態に係る垂直偏向回路について図面を参照しながら説明する。まず、本発明の第１の実施の形態に係る垂直偏向回路について説明し、次に、本発明の第２の実施の形態に係る垂直偏向回路について説明し、最後に本発明の第３の実施の形態に係る垂直偏向回路について説明する。
【００４０】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る垂直偏向回路のブロック図の一例を示す。
【００４１】
図１の垂直偏向回路は、同期分離回路１０１、垂直鋸波生成回路１０２、カウンタ回路１０３、帰線パルス生成回路１０４、帰線回路１０５、出力回路１０６、ＬＰＦ（ローパスフィルタ）回路１０７および垂直ドライブ回路１０８を含む。
【００４２】
同期分離回路１０１には、映像信号ＶＤが入力される。同期分離回路１０１は、入力された映像信号ＶＤから垂直同期信号を分離し、垂直走査周期を有する垂直パルスＶＳを生成し、垂直鋸波生成回路１０２に与える。
【００４３】
垂直鋸波生成回路１０２には、垂直鋸ゲイン設定値ＧＤが入力される。垂直鋸波生成回路１０２は、同期分離回路１０１より与えられた垂直走査周期を有する垂直パルスＶＳから垂直鋸波形および垂直帰線基準パルスＶＰ１を生成し、入力された垂直鋸ゲイン設定値ＧＤに応じて垂直鋸波形を増幅して垂直鋸波形ＶＮ１を生成する。垂直鋸波生成回路１０２は、垂直鋸ゲイン設定値ＧＤに応じて増幅した垂直鋸波形ＶＮ１を帰線回路１０５に与え、垂直帰線基準パルスＶＰ１をカウンタ回路１０３に与える。
【００４４】
カウンタ回路１０３は、垂直鋸波生成回路１０２より与えられる垂直帰線基準パルスＶＰ１に応じて内部カウンタをリセットするとともにカウンタデータＣＤを生成し、帰線パルス生成回路１０４に与える。
【００４５】
帰線パルス生成回路１０４には、帰線幅設定データＫＨＤが入力される。帰線パルス生成回路１０４は、カウンタ回路１０３より与えられたカウンタデータＣＤおよび入力された帰線幅設定データＫＨＤに応じて帰線パルスＫＰを生成し、帰線回路１０５に与える。
【００４６】
帰線回路１０５は、帰線パルス生成回路１０４より与えられた帰線パルスＫＰに応じて垂直鋸波生成回路１０２より与えられる垂直鋸波形ＶＮ１を調整し、垂直鋸波形ＶＮ２として出力回路１０６に与える。
【００４７】
出力回路１０６は、調整された垂直鋸波形ＶＮ２を後述するように水平パルスＨＰに応じて１ビットのデジタル信号ＤＳに変換し、ＬＰＦ回路１０７に与える。例えば、この出力回路１０６は、ＰＷＭ信号変換回路（Ｐｌｕｓ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調回路）、またはデジタルシグマ信号変換回路等である。
【００４８】
ＬＰＦ回路１０７は、出力回路１０６より与えられる１ビットのデジタル信号ＤＳの高周波を除去し、垂直鋸波形のアナログ信号ＡＳに変換する。ＬＰＦ回路１０７は、変換した垂直鋸波形のアナログ信号ＡＳを垂直ドライブ回路１０８に与える。
【００４９】
垂直ドライブ回路１０８は、ＬＰＦ回路１０７より与えられる垂直鋸波形のアナログ信号ＡＳを増幅し、垂直出力回路（図示せず）に与える。
【００５０】
次に、図１の帰線回路１０５の構成を説明し、続いて、図１の垂直偏向回路の動作について説明する。
【００５１】
図２は図１の帰線回路１０５の構成の一例を示す図である。
図２に示すように、帰線回路１０５の切替回路２０１の一端は、図１の垂直鋸波生成回路１０２に接続され、帰線回路１０５の切替回路２０１の他端は、図１の帰線パルス生成回路１０４に接続される。
【００５２】
帰線回路２０１の切替回路２０１は、帰線パルス生成回路１０４より与えられる帰線パルスＫＰに応じて、垂直鋸波生成回路１０２より与えられる垂直鋸波形ＶＮ１を調整して出力回路１０６に与える。調整の詳細については後述する。
【００５３】
次に、図３は図１の出力回路１０６の構成の一例を示す図である。
図３（ａ）に示す出力回路１０６は、水平鋸波生成回路５０１および比較回路５０２を備える。図３の出力回路１０６は、ＰＷＭ信号変換回路（Ｐｌｕｓ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調回路）である。
【００５４】
図３の出力回路１０６の水平鋸波生成回路５０１には、水平基準パルスＨＰが入力される。水平鋸波生成回路５０１は、入力された水平基準パルスＨＰに応じて水平鋸波形を生成して比較回路５０２に与える。
【００５５】
一方、比較回路５０２には、図１の帰線回路１０５より与えられた垂直鋸波形ＶＮ２が入力される。比較回路５０２は、水平鋸波生成回路５０１より与えられた水平鋸波形と入力された垂直鋸波形ＶＮ２とを比較し、比較結果に応じて１ビットのデジタル信号ＤＳをＬＰＦ回路１０７に出力する。
【００５６】
例えば、比較回路５０２は、垂直鋸波形ＶＮ２が水平鋸波形よりも大きい値を示す場合、ＨＩＧＨの１ビットのデジタル信号ＤＳをＬＰＦ回路１０７に出力し、垂直鋸波形ＶＮ２が水平鋸波形の値よりも小さい場合、ＬＯＷの１ビットのデジタル信号ＤＳをＬＰＦ回路１０７に出力する。
【００５７】
図４は図１および図２の垂直偏向回路の各部の信号を示す波形図である。
図４（ａ）は図１の同期分離回路１０１より出力される垂直パルスＶＳを示し、図４（ｂ）は図１の垂直鋸生成回路１０２より出力される垂直鋸波形ＶＮ１を示し、図４（ｃ）は帰線回路１０５より出力される垂直鋸波形ＶＮ２を示し、図４（ｄ）はＬＰＦ回路１０７より出力されるアナログ信号ＡＳを示す。
【００５８】
例えば、図１の同期分離回路１０１は、入力された映像信号ＶＤから垂直同期信号を分離し、図４（ａ）に示す垂直走査周期を有する垂直パルスＶＳを生成して出力する。図１の垂直鋸波生成回路１０２は、生成した垂直鋸波形を入力された垂直鋸ゲイン設定値ＧＤに応じて増幅し、図４（ｂ）に示す垂直鋸波形ＶＮ１を生成する。
【００５９】
次に、図１の帰線回路１０５は、与えられた帰線パルスＫＰに応じて垂直鋸波生成回路１０２より与えられる図４（ｂ）の垂直鋸波形ＶＮ１を調整し、図４（ｃ）に示す垂直鋸波形ＶＮ２として出力回路１０６に与える。
【００６０】
例えば、図１の帰線パルス生成回路１０４より与えられる帰線パルスＫＰがＨＩＧＨの信号の場合、図２の帰線回路１０５の切替回路２０１は、垂直鋸波生成回路１０２より与えられる垂直鋸波形ＶＮ１をＧＮＤ（０Ｖ）に調整し垂直鋸波形ＶＮ２として出力回路１０６に与える。
【００６１】
一方、帰線パルス生成回路１０４より与えられる帰線パルスＫＰがＬＯＷの信号の場合、図２の帰線回路１０５の切替回路２０１は、垂直鋸波生成回路１０２より与えられる垂直鋸波形ＶＮ１をそのまま垂直鋸波形ＶＮ２として出力回路１０６に出力する。それにより、図４（ｃ）に示す垂直鋸波形ＶＮ２が出力回路１０６に与えられる。
【００６２】
続いて、出力回路１０６は、図４（ｃ）に示す垂直鋸波形ＶＮ２を１ビットのデジタル信号ＤＳに変換し、ＬＰＦ回路１０７に与える。ＬＰＦ回路１０７は、出力回路１０６より与えられる１ビットのデジタル信号ＤＳの高周波を除去し、図４（ｄ）に示す垂直鋸波形のアナログ信号ＡＳに変換する。
【００６３】
以上のように、帰線回路１０５は、帰線パルス生成回路１０４より与えられる帰線パルスＫＰの値に応じて、垂直鋸波生成回路１０２より与えられる垂直鋸波形ＶＮ１を調整して、出力回路１０６に出力することができる。
【００６４】
この場合、図２に示す帰線回路１０５は、垂直鋸波形ＶＮ１をそのまま利用することができるため分解能を維持しつつ垂直ドライブ回路１０８にアナログ信号ＡＳを与えることが可能となる。
【００６５】
また、垂直ドライブ回路１０８に入力される垂直鋸波形のアナログ信号ＡＳを、図４（ｃ）に示すように、ＧＮＤ（０Ｖ）または固定電圧で保持せず、非連続部分を有さない垂直鋸波形として出力することができるためダイナミックレンジの幅を少なくすることができる。それにより、消費電力の低減を実現することができる。
【００６６】
第１の実施の形態においては、同期分離回路１０１が同期分離回路に相当し、垂直鋸波生成回路１０２が垂直鋸波生成回路に相当し、カウンタ回路１０３がカウンタ回路に相当し、帰線パルス生成回路１０４が帰線パルス生成回路に相当し、帰線回路１０５が帰線回路に相当し、出力回路１０６が出力回路に相当し、ＬＰＦ回路１０７がローパスフィルタ回路に相当し、垂直鋸ゲイン設定値ＧＤが利得調整データに相当する。
【００６７】
（第２の実施の形態）
次いで、本発明の第２の実施の形態に係る垂直偏向回路について説明する。第２の実施の形態に係る垂直偏向回路が第１の実施の形態に係る垂直偏向回路と異なるのは、以下の点である。
【００６８】
図５は図１の帰線回路１０５の構成の他の例を示す図である。
図５に示すように、帰線回路１０５は、減衰器３０１、加算部３０２および切替回路３０３より構成される。
【００６９】
図５に示す帰線回路１０５の減衰器３０１は、図１の垂直鋸波生成回路１０２より与えられる垂直鋸波形ＶＮ１を１／２倍に調整し、加算部３０２に与える。加算部３０２には、予め設定された固定データ値ＫＢが入力される。加算部３０２は、減衰器３０１より与えられる１／２倍に調整された垂直鋸波ＶＮ１と固定データ値ＫＢとを加算し垂直鋸波形ＶＮ１１として切替回路３０３に与える。切替回路３０３は、帰線パルス生成回路１０４より与えられる帰線パルスＫＰに応じて、加算部３０２より与えられる垂直鋸波形ＶＮ１１を調整して出力回路１０６に与える。この帰線回路１０５の動作の詳細については後述する。
【００７０】
図６は図１および図５の垂直偏向回路の各部の信号を示す波形図である。
図６（ａ）は図１の同期分離回路１０１より出力される垂直パルスＶＳを示し、図６（ｂ）は図１の垂直鋸生成回路１０２より出力される垂直鋸波形ＶＮ１を示し、図６（ｃ）は帰線回路１０５より出力される垂直鋸波形ＶＮ２を示し、図６（ｄ）はＬＰＦ回路１０７より出力されるアナログ信号ＡＳを示す。
【００７１】
例えば、図１の同期分離回路１０１は、入力された映像信号ＶＤから垂直同期信号を分離し、図６（ａ）に示す垂直走査周期を有する垂直パルスＶＳを生成して出力する。図１の垂直鋸波生成回路１０２は、生成した垂直鋸波形を入力された垂直鋸ゲイン設定値ＧＤに応じて増幅し、図６（ｂ）に示す垂直鋸波形ＶＮ１を生成する。
【００７２】
次に、図５の帰線回路１０５は、与えられた帰線パルスＫＰに応じて垂直鋸波生成回路１０２より与えられる図６（ｂ）の垂直鋸波形ＶＮ１を調整し、図６（ｃ）に示す垂直鋸波形ＶＮ２として出力回路１０６に与える。
【００７３】
例えば、図５に示す帰線回路１０５の減衰器３０１により、図１の垂直鋸波生成回路１０２より与えられる垂直鋸波形ＶＮ１が１／２倍の垂直鋸波形ＶＮ１に調整され、加算部３０２において、１／２倍の垂直鋸波形ＶＮ１に固定データ値ＫＢが加算され、垂直鋸波形Ｖ１１が生成される。加算部３０２より垂直鋸波形Ｖ１１が切替回路３０３に与えられる。図１の帰線パルス生成回路１０４より与えられる帰線パルスＫＰがＨＩＧＨの信号の場合、図５の帰線回路１０５の切替回路３０３は、加算部３０３より与えられる垂直鋸波形ＶＮ１１をＧＮＤ（０Ｖ）に調整し垂直鋸波形ＶＮ２として出力回路１０６に与える。
【００７４】
一方、帰線パルス生成回路１０４より与えられる帰線パルスＫＰがＬＯＷの信号の場合、図５の帰線回路１０５の切替回路３０３は、加算部３０３より与えられる垂直鋸波形ＶＮ１１をそのまま垂直鋸波形ＶＮ２として出力回路１０６に出力する。それにより、図６（ｃ）に示す垂直鋸波形ＶＮ２が出力回路１０６に与えられる。
【００７５】
続いて、出力回路１０６は、図６（ｃ）に示す垂直鋸波形ＶＮ２を１ビットのデジタル信号ＤＳに変換し、ＬＰＦ回路１０７に与える。ＬＰＦ回路１０７は、出力回路１０６より与えられる１ビットのデジタル信号ＤＳの高周波を除去し、図６（ｄ）に示す垂直鋸波形のアナログ信号ＡＳに変換する。
【００７６】
以上のように、帰線回路１０５は、帰線パルス生成回路１０４より与えられる帰線パルスＫＰの値に応じて、垂直鋸波生成回路１０２より与えられる垂直鋸波形ＶＮ１を調整して、出力回路１０６に出力することができる。
【００７７】
この場合、第１の実施の形態の帰線回路１０５より出力される垂直鋸波形（図４（ｃ）参照）と比較して、第２の実施の形態の帰線回路１０５より出力される垂直鋸波形（図６（ｃ）参照）は、垂直鋸波形ＶＮ２の振幅幅が半分となるため分解能が低下するが、帰線期間の幅を短くすることが可能となる。
【００７８】
また、垂直ドライブ回路１０８に入力される垂直鋸波形のアナログ信号ＡＳを、図６（ｃ）に示すように、ＧＮＤ（０Ｖ）または固定電圧で保持せず、非連続部分を有さない垂直鋸波形として出力することができるためダイナミックレンジの幅を少なくすることができる。それにより、消費電力の低減を実現することができる。
【００７９】
なお、第２の実施の形態においては、垂直鋸波形ＶＮ１を減衰器３０１により１／２倍に調整することとしたが、これに限らず、他の任意の数倍に調整することとしてもよい。
【００８０】
第２の実施の形態においては、減衰器３０１が減衰回路に相当し、加算部３０２が加算回路に相当し、切替回路３０３が切替回路に相当し、同期分離回路１０１が同期分離回路に相当し、垂直鋸波生成回路１０２が垂直鋸波生成回路に相当し、カウンタ回路１０３がカウンタ回路に相当し、帰線パルス生成回路１０４が帰線パルス生成回路に相当し、帰線回路１０５が帰線回路に相当し、出力回路１０６が出力回路に相当し、ＬＰＦ回路１０７がローパスフィルタ回路に相当し、垂直鋸ゲイン設定値ＧＤが利得調整データに相当する。
【００８１】
（第３の実施の形態）
次いで、本発明の第３の実施の形態に係る垂直偏向回路について説明する。第３の実施の形態に係る垂直偏向回路が第１および第２の実施の形態に係る垂直偏向回路と異なるのは、以下の点である。
【００８２】
図７は本発明の第３の実施の形態に係る垂直偏向回路のブロック図の一例を示す。
【００８３】
図７の垂直偏向回路は、図１の垂直偏向回路の構成に帰線幅調整回路１０９をさらに含む。
【００８４】
図７の帰線幅調整回路１０９には、垂直鋸ゲイン設定値ＧＤおよび帰線幅設定データＫＨＤが入力される。帰線幅調整回路１０９は、垂直鋸ゲイン設定値ＧＤに応じて帰線幅設定データＫＨＤを調整し、帰線パルス生成回路１０４に与える。帰線パルス設定回路１０４は、カウンタ回路１０３より与えられたカウンタデータＣＤおよび帰線幅調整回路１０９により調整された帰線幅設定データＫＨＤに応じて帰線パルスＫＰを生成し、帰線回路１０５に与える。
【００８５】
次に、帰線幅調整回路１０９の働きについて説明する。図８は図７の垂直偏向回路の各部の信号を示す波形図である。
【００８６】
図８（ａ）は図７の同期分離回路１０１より出力される垂直パルスＶＳを示し、図８（ｂ）は図７の垂直鋸生成回路１０２より出力される垂直鋸波形ＶＮ１を示し、図８（ｃ）は帰線回路１０５より出力される垂直鋸波形ＶＮ２を示し、図８（ｄ）はＬＰＦ回路１０７より出力されるアナログ信号ＡＳを示し、図８（ｅ）は帰線幅調整回路１０９を動作させない場合のＬＰＦ回路１０７より出力されるアナログ信号ＡＳを示す。
【００８７】
例えば、図７の同期分離回路１０１は、入力された映像信号ＶＤから垂直同期信号を分離し、図８（ａ）に示す垂直走査周期を有する垂直パルスＶＳを生成して出力する。図７の垂直鋸波生成回路１０２は、生成した垂直鋸波形を入力された垂直鋸ゲイン設定値ＧＤに応じて増幅し、図８（ｂ）に示す垂直鋸波形ＶＮ１を生成する。
【００８８】
次に、図７の帰線回路１０５は、与えられた帰線パルスＫＰに応じて垂直鋸波生成回路１０２より与えられる図８（ｂ）の垂直鋸波形ＶＮ１を調整し、図８（ｃ）に示す垂直鋸波形ＶＮ２として出力回路１０６に与える。
【００８９】
第３の実施の形態の図７に示す帰線回路１０５は、第１の実施の形態に係る図２の帰線回路１０５の構成と同じである。したがって、帰線回路１０５により図８（ｃ）に示す垂直鋸波形ＶＮ２が出力回路１０６に与えられる。
【００９０】
続いて、出力回路１０６は、図８（ｃ）に示す垂直鋸波形ＶＮ２を１ビットのデジタル信号ＤＳに変換し、ＬＰＦ回路１０７に与える。ＬＰＦ回路１０７は、出力回路１０６より与えられる１ビットのデジタル信号ＤＳの高周波を除去し、図８（ｄ）に示す垂直鋸波形のアナログ信号ＡＳに変換する。
【００９１】
ここで、垂直鋸波形ＶＮ１の振幅を大きくするために垂直鋸ゲイン設定データＧＤの値を大きく設定した場合、図８（ｅ）に示すように、垂直鋸波形ＶＮ１が曲線形状を有する波形となる。この曲線形状を有する波形は、ＬＰＦ回路１０７の時定数と帰線パルスＫＰの幅が一致しなくなるため発生する。
【００９２】
第３の実施の形態においては、帰線幅調整回路１０９において、垂直鋸ゲイン設定データＧＤの変化に応じて、帰線幅設定データＫＨＤを同時に変化させることができる。その結果、垂直鋸波形ＶＮ１の振幅を大きくするために垂直鋸ゲイン設定データＧＤの値を大きく設定した場合でも、帰線幅調整回路１０９の働きによりＬＰＦ回路１０７の時定数と帰線パルスＫＰの幅とを一致させることができるため、曲線形状を有する波形の発生を防止することができる。
【００９３】
以上のように、垂直ドライブ回路１０８に入力される垂直鋸波形のアナログ信号ＡＳを、図８（ｃ）に示すように、ＧＮＤ（０Ｖ）または固定電圧で保持せず、非連続部分を有さない垂直鋸波形として出力することができるためダイナミックレンジの幅を少なくすることができる。それにより、消費電力の低減を実現することができる。
【００９４】
さらに、帰線幅調整回路１０９において、垂直鋸ゲイン設定データＧＤの変化に応じて、帰線幅設定データＫＨＤを同時に変化させることができるため、垂直鋸ゲイン設定データＧＤを変化させた場合でも、表示画面においてリニアリティの悪化を防止することができる。
【００９５】
なお、第３の実施の形態においては、帰線回路１０５を第１の実施の形態に係る帰線回路１０５と同じ構成としたが、これに限らず、第２の帰線回路１０５と同じ構成としてもよい。
【００９６】
第３の実施の形態においては、同期分離回路１０１が同期分離回路に相当し、垂直鋸波生成回路１０２が垂直鋸波生成回路に相当し、カウンタ回路１０３がカウンタ回路に相当し、帰線パルス生成回路１０４が帰線パルス生成回路に相当し、帰線回路１０５が帰線回路に相当し、出力回路１０６が出力回路に相当し、ＬＰＦ回路１０７がローパスフィルタ回路に相当し、垂直鋸ゲイン設定値ＧＤが利得調整データに相当し、帰線幅調整回路１０９が帰線幅調整回路に相当する。
【００９７】
【発明の効果】
本発明によれば、帰線パルスが重畳された垂直鋸波形に対してパルス幅変調および高周波成分除去が順に行われることにより非連続部分を有さない垂直鋸波形を出力することができる。その結果、消費電力の低減を図るとともにダイナミックレンジの超過を防止することができ、偏向回路に与える負担を軽減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る垂直偏向回路のブロック図の一例
【図２】図１の帰線回路の構成の一例を示す図
【図３】図１の出力回路の構成の一例を示す図
【図４】図１および図２の垂直偏向回路の各部の信号を示す波形図
【図５】図１の帰線回路の構成の他の例を示す図
【図６】図１および図５の垂直偏向回路の各部の信号を示す波形図
【図７】本発明の第３の実施の形態に係る垂直偏向回路のブロック図の一例
【図８】図７の垂直偏向回路の各部の信号を示す波形図
【図９】従来の垂直偏向回路の一例を示すブロック図
【図１０】図９の出力回路の構成の一例を示す図
【図１１】図９の帰線回路の構成の一例を示す図
【図１２】図９に示す従来の垂直偏向回路の各部の信号を示す波形図
【符号の説明】
１０１　同期分離回路
１０２　垂直鋸波生成回路
１０３　カウンタ回路
１０４　帰線パルス生成回路
１０５　帰線回路
１０６　出力回路
１０７　ＬＰＦ回路
１０８　垂直ドライブ回路
１０９　帰線幅調整回路
【図１】
2004007291.tif 000003
【図２】
2004007291.tif 000004
【図３】
2004007291.tif 000005
【図４】
2004007291.tif 000006
【図５】
2004007291.tif 000007
【図６】
2004007291.tif 000008
【図７】
2004007291.tif 000009
【図８】
2004007291.tif 000010
【図９】
2004007291.tif 000011
【図１０】
2004007291.tif 000012
【図１１】
2004007291.tif 000013
【図１２】
2004007291.tif 000014