(57)【要約】【課題】ノイズ除去が可能な入力回路を提供する。【解決手段】ノイズによりアンテナ線１０７が一瞬でもローレベルとなると、ワンショット回路１０８が機能し、一定時間ローレベルである信号を出力する。センサ信号線１０３はバッファ回路１０４を経由するので、一定時間の遅延をもって、ラッチ回路１０５の入力に入る。このとき、物体検知無しの時、ノイズによりワンショット回路１０８が機能した時点で、ラッチ回路１０５出力はハイレベルに保持され、ラッチ入力に入ったスパイク状のローレベルパルスは、ラッチ出力には現れない。【選択図】　　　　図１
2004129086.tif 000002
【特許請求の範囲】
【請求項１】
論理信号を所定の信号線を介して所定の信号処理回路に伝送する入力回路において、
前記信号線上の論理信号を所定時間遅延する信号遅延手段と、
ノイズ検知用のアンテナ線と、
該アンテナ線に乗ったノイズを所定時間遅延するノイズ遅延手段と、
前記信号遅延手段からの論理信号を前記ノイズ遅延手段の出力信号で一旦ラッチし前記信号処理回路に出力するラッチ手段と
を備えたことを特徴とする入力回路。
【請求項２】
請求項１において、前記ラッチ手段は、前記アンテナ線の電位変化が無いとき前記信号線の電位が変化した場合、この変化した電位を前記信号処理回路へ伝達し、他方、前記アンテナ線の電位変化があったとき前記信号線の電位が変化した場合、この変化した電位を前記信号処理回路へ伝達しないことを特徴とする入力回路。
【請求項３】
請求項１において、前記信号線は、スイッチ回路またはセンサ入力回路に接続してあり、
前記アンテナ線は、プルアップまたはプルダウンしてある
ことを特徴とする入力回路。
【請求項４】
請求項１において、前記ノイズ遅延手段の遅延時間は、前記アンテナ線の電位変化を保ち、その間、前記信号線の信号を遮断することにより、前記信号線の電位変化を前記信号処理回路へ伝達させないだけの時間であることを特徴とする入力回路。
【請求項５】
請求項１において、前記アンテナ線は、前記信号線に沿わせて配線したことを特徴とする入力回路。
【請求項６】
請求項１において、前記アンテナ線は、装置のＡＣ電源入力回路の近傍、ＡＣ電源線の近傍、プリント基板の周囲部分、またはプリント基板の入出力コネクタの近傍に沿わせて配線したことを特徴とする入力回路。
【請求項７】
請求項１において、前記アンテナ線は、グランドまたは電源電圧にダイオードを介して結合したことを特徴とする入力回路。
【請求項８】
請求項１において、前記信号処理回路は、ロジックレベルのエッジ検出入力を結合したことを特徴とする入力回路。
【請求項９】
請求項１において、前記信号処理回路は、割込処理回路であることを特徴とする入力回路。
【請求項１０】
第１ないし第ｎ（≧２）論理信号を第１ないし第ｎ信号線を介して所定の信号処理回路に伝送する入力回路であって、
前記第１ないし第ｎ信号線上の論理信号をそれぞれ所定時間遅延する第１ないし第ｎ信号遅延手段と、
ノイズ検知用のアンテナ線と、
該アンテナ線に乗ったノイズを所定時間遅延するノイズ遅延手段と、
前記第１ないし第ｎ信号遅延手段からの論理信号を前記ノイズ遅延手段の出力信号で一旦ラッチし前記信号処理回路に出力する第１ないし第ｎラッチ手段と
を備えたことを特徴とする入力回路。
【請求項１１】
ハイアクティブな機能回路からの論理信号を第１信号線を介して、ローアクティブな機能回路からの論理信号を第２信号線を介して、所定の信号処理回路に伝送する入力回路において、
前記第１信号線上の論理信号を所定時間遅延する第１信号遅延手段と、
プルダウンしたプルノイズ検知用の第１アンテナ線と、
該第１アンテナ線に乗ったノイズを所定時間遅延する第１ノイズ遅延手段と、
前記第１信号遅延手段からの論理信号を前記第１ノイズ遅延手段の出力信号で一旦ラッチし前記信号処理回路に出力する第１ラッチ手段と
を有する第１入力回路と、
前記第２信号線上の論理信号を所定時間遅延する第２信号遅延手段と、
プルアップしたノイズ検知用の第２アンテナ線と、
該第２アンテナ線に乗ったノイズを所定時間遅延する第２ノイズ遅延手段と、
前記第２信号遅延手段からの論理信号を前記第２ノイズ遅延手段の出力信号で一旦ラッチし前記信号処理回路に出力する第２ラッチ手段と
を有する第２入力回路と
を備えたことを特徴とする入力回路。
【請求項１２】
請求項１１において、前記第１ラッチ手段は、前記第１アンテナ線の電位変化が無いとき前記第１信号線の電位変化が発生した場合、この電位変化を前記信号処理回路へ伝達し、前記第１アンテナ線の電位変化があったとき前記第１信号線の電位変化が発生した場合、この電位変化を前記信号処理回路へ伝達しないことを特徴とする入力回路。
【請求項１３】
請求項１１において、前記第２ラッチ手段は、前記第２アンテナ線の電位変化が無いとき前記第２信号線の電位変化が発生した場合、この電位変化を前記信号処理回路へ伝達し、前記第２アンテナ線の電位変化があったとき前記第２信号線の電位変化が発生した場合、この電位変化を前記信号処理回路へ伝達しないことを特徴とする入力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、論理信号を処理する信号処理回路の入力回路に関するものである。
【０００２】
【従来の技術】
装置の入力回路においては、外来ノイズ、例えば、ＡＣ電源ラインからのノイズ、当該装置近傍での静電気によるノイズ、又は外部からの電波などのノイズにさらされ、入力回路にノイズが乗ると、通常の電位レベルが異常な間違った信号が入力回路に入力され、装置が誤動作することがあるため、例えば、図７に示すように、バイパスコンデンサ、インダクタ、フェライトビーズ、フェライトコア等を用いて、パルス状のノイズを除去したり、信号波形自体を鈍らせてノイズを消去していた。あるいは特開平６−７４９９８号公報に記載されているようなノイズのみを検出する回路を別途設けることによりノイズ除去を行っていた。
【０００３】
【特許文献１】
特開平６−７４９９８号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、このようにすると、ノイズが無い状態においても信号波形が鈍ってしまい、本来必要なタイミングでデータ取りができなかった。
【０００５】
また、入力回路にバイパスコンデンサを接続したため、素子のラッチアップが発生することがあった。
【０００６】
さらに、各信号線それぞれにコンデンサやビーズなどを取り付ける必要があるので、コストがアップし、プリント基板の面積が増大していた。
【０００７】
ノイズのみを検出する回路を別途設ける場合にはコストが非常にかかってしまう。
【０００８】
そこで、本発明の目的は、上記のような問題点を解決し、安価にノイズ除去が可能な入力回路を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１の発明は、論理信号を所定の信号線を介して所定の信号処理回路に伝送する入力回路において、前記信号線上の論理信号を所定時間遅延する信号遅延手段と、ノイズ検知用のアンテナ線と、該アンテナ線に乗ったノイズを所定時間遅延するノイズ遅延手段と、前記信号遅延手段からの論理信号を前記ノイズ遅延手段の出力信号で一旦ラッチし前記信号処理回路に出力するラッチ手段とを備えたことを特徴とする。
【００１０】
請求項１において、ラッチ手段は、アンテナ線の電位変化が無いとき信号線の電位が変化した場合、この変化した電位を信号処理回路へ伝達することができ、他方、アンテナ線の電位変化があったとき信号線の電位が変化した場合、この変化した電位を信号処理回路へ伝達することができる。
【００１１】
請求項１において、信号線は、スイッチ回路またはセンサ入力回路に接続することができ、アンテナ線は、プルアップまたはプルダウンすることができる。
【００１２】
請求項１において、ノイズ遅延手段の遅延時間は、アンテナ線の電位変化を保ち、その間、信号線の信号を遮断することにより、信号線の電位変化を信号処理回路へ伝達させないだけの時間とすることができる。
【００１３】
請求項１において、アンテナ線は、信号線に沿わせて配線することができる。
【００１４】
請求項１において、アンテナ線は、装置のＡＣ電源入力回路の近傍、ＡＣ電源線の近傍、プリント基板の周囲部分、またはプリント基板の入出力コネクタの近傍に沿わせて配線することができる。
【００１５】
請求項１において、アンテナ線は、グランドまたは電源電圧にダイオードを介して結合することができる。
【００１６】
請求項１において、信号処理回路は、ロジックレベルのエッジ検出入力を結合することができる。
【００１７】
請求項１において、信号処理回路は、割込処理回路とすることができる。
【００１８】
請求項１０の発明は、第１ないし第ｎ（≧２）論理信号を第１ないし第ｎ信号線を介して所定の信号処理回路に伝送する入力回路であって、前記第１ないし第ｎ信号線上の論理信号をそれぞれ所定時間遅延する第１ないし第ｎ信号遅延手段と、ノイズ検知用のアンテナ線と、該アンテナ線に乗ったノイズを所定時間遅延するノイズ遅延手段と、前記第１ないし第ｎ信号遅延手段からの論理信号を前記ノイズ遅延手段の出力信号で一旦ラッチし前記信号処理回路に出力する第１ないし第ｎラッチ手段とを備えたことを特徴とする。
【００１９】
請求項１１の発明は、ハイアクティブな機能回路からの論理信号を第１信号線を介して、ローアクティブな機能回路からの論理信号を第２信号線を介して、所定の信号処理回路に伝送する入力回路において、前記第１信号線上の論理信号を所定時間遅延する第１信号遅延手段と、プルダウンしたプルノイズ検知用の第１アンテナ線と、該第１アンテナ線に乗ったノイズを所定時間遅延する第１ノイズ遅延手段と、前記第１信号遅延手段からの論理信号を前記第１ノイズ遅延手段の出力信号で一旦ラッチし前記信号処理回路に出力する第１ラッチ手段と有する第１入力回路を備え、前記第２信号線上の論理信号を所定時間遅延する第２信号遅延手段と、プルアップしたノイズ検知用の第２アンテナ線と、該第２アンテナ線に乗ったノイズを所定時間遅延する第２ノイズ遅延手段と、前記第２信号遅延手段からの論理信号を前記第２ノイズ遅延手段の出力信号で一旦ラッチし前記信号処理回路に出力する第２ラッチ手段とを有する第２入力回路とを備えたことを特徴とする。
【００２０】
請求項１１において、第１ラッチ手段は、第１アンテナ線の電位変化が無いとき第１信号線の電位変化が発生した場合、この電位変化を信号処理回路へ伝達することができ、第１アンテナ線の電位変化があったとき第１信号線の電位変化が発生した場合、この電位変化を信号処理回路へ伝達しないようにすることができる。
【００２１】
請求項１１において、第２ラッチ手段は、第２アンテナ線の電位変化が無いとき第２信号線の電位変化が発生した場合、この電位変化を信号処理回路へ伝達することができ、第２アンテナ線の電位変化があったとき第２信号線の電位変化が発生した場合、この電位変化を信号処理回路へ伝達しないようにすることができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
＜第１の実施の形態＞
図１は本発明の第１の実施の形態を示す。図１において、１０７はアンテナ線、１０６はアンテナ線１０７に接続したプルアップ抵抗、１０８はアンテナ線１０７に接続してありローレベルを一定時間保持するワンショット回路である。
【００２３】
１０２はフォトセンサ回路であり、ＬＥＤ（ｌｉｇｈｔ　ｅｍｉｔｔｉｎｇ　ｄｉｏｄｅ）１０２１と、ＬＥＤ１０２１と光結合させたフォトトランジスタ１０２２とが協働して物体を光学的に検知するものである。１０３はフォトセンサ回路１０２の出力に接続したセンサ信号線である。１０４はセンサ信号線１０３に接続したバッファ回路であり、ワンショット回路１０８が確実に動作するまで、センサ信号線１０３の電位レベルを遅延するためのものである。１０５はラッチ回路であり、ワンショット１０８の出力により、バッファ回路１０４の出力をラッチするものである。１０１はラッチ回路１０５に接続したＣＰＵ（ｃｅｎｔｒａｌ　ｐｒｏｃｅｓｓｉｎｇ　ｕｎｉｔ）である。
【００２４】
次に、図２を参照して動作を説明する。センサ信号線１０３にあっては、フォトセンサ回路１０２は通常検知無しで斜光状態であり、フォトトランジスタ１０２２は通常ＯＦＦ、ラッチ回路１０５の入力は通常ハイレベルとなる。フォトセンサ回路１０２が物体を検知したとき、フォトトランジスタ１０２２はＯＮとなり、ラッチ回路１０５の入力はローレベルとなる。このとき、バッファ回路１０４により一瞬のタイムラグが発生する。
【００２５】
アンテナ線１０７にあっては、プルアップ抵抗１０６でアンテナ線１０７はハイレベルとなり、ワンショット回路１０８は入力がハイレベルなので、出力もハイレベルとなる。ラッチ回路１０５はラッチ入力がローレベルの場合、ラッチ出力を保持するので、通常時すなわちラッチが動作していない状態においては、ラッチ回路１０５は入力レベルを出力にそのまま反映する。
【００２６】
いま、静電ノイズやＡＣ電源からのノイズが装置に印加された場合を想定する。図３において、外来のノイズは直流電源のスパイクノイズや誘導ノイズとなり、信号線とアンテナ線に飛び込んでくる。この場合、マイナス側のノイズが入り、センサ信号線１０３とアンテナ線１０７のハイレベル部分がスパイク状にローレベルとなる。ただし、物体検知時はセンサ信号線１０３のローレベル部分となり、ローレベルパルスが印加されるため、実質的に、信号レベルは変化しない。ノイズによりアンテナ線１０７が一瞬でもローレベルとなると、ワンショット回路１０８が機能し、一定時間ローレベルである信号を出力する。センサ信号線１０３はバッファ回路１０４を経由するので、一定時間の遅延をもって、ラッチ回路１０５の入力に入る。このとき、物体検知無しの時、ノイズによりワンショット回路１０８が機能した時点で、ラッチ回路１０５出力はハイレベルに保持され、ラッチ入力に入ったスパイク状のローレベルパルスは、ラッチ出力には現れない。
【００２７】
ノイズが乗っていないラッチ回路１０５出力をＣＰＵ１０１に入力することにより、ノイズによる誤動作を防ぐことができる。ここで、バッファ回路１０４はワンショット回路１０８が確実に動作してからラッチ回路１０５にセンサ信号線１０３の電位レベルを伝えるため、時間遅延素子として用いている。
【００２８】
このようにして、センサ信号線１０３に入ったノイズはアンテナ線１０７を用いた回路によりノイズを除去することが可能となる。
【００２９】
本実施の形態においては、アンテナ線ができるだけノイズを拾いやすくするため、プルアップ抵抗１０６の値を大きくしたり、ワンショット回路１０８の入力インピーダンスを高くして、アンテナ線１０７のインピーダンスを大きくする必要がある。
【００３０】
また、フォトセンサ回路１０２の代えて、スイッチ回路や温度測定用のサーミスタ回路、光を感じるフォトダイオード回路、Ｃｄｓ回路、その他の入力回路または通信回路を採用しても良い。
【００３１】
ＣＰＵ１０１の内部ロジック回路に、ワンショット回路１０８、バッファ回路１０４、ラッチ回路１０５を取り込んだＣＰＵ４００１を採用することも可能であり、この場合、ノイズ除去回路の配線が短くなり、より誤動作しにくくなるとともに、部品点数の削減、低コスト化にもつながる。
【００３２】
さらに、図４のように、アンテナ線１０７をプリント基板４０１周囲を引き回し、センサ信号線１０３に沿わすように配置し、外部センサ接続用のコネクタ４０２を取り囲むように配置することにより、アンテナとしての能力を高め、耐ノイズ性能を上げることができる。
【００３３】
さらにまた、本入力回路を用いることにより、安価でノイズに強い装置を提供することができる。
【００３４】
＜第２の実施の形態＞
図５は本発明の第２の実施の形態を示す。図５において、１０７は図１と同一部分を示し、４０１は図４と同一部分を示す。５０１は機器本体、５０２は電源ユニット、５０３は機内ＡＣ電源コード、５０４はＡＣケーブル、５０５はＡＣインレットである。
【００３５】
今、ＡＣ電源を用いた装置本体５０１の内部の制御基板４０１にアンテナ線１０７が存在するとき、図のようにアンテナ線１０７を機内ＡＣ電源コードに沿わすように配置することにより、ＡＣラインからのノイズを拾いやすくすることが可能となり、アンテナとしての能力を高め、耐ノイズ性能を上げることができる。
【００３６】
＜第３の実施の形態＞
図６は本発明の第３の実施の形態を示す。図６において、図１と同一部分は同一符号を付してある。６０１はローレベルスイッチ、６０２はローレベルスイッチ信号線、６０３はプルダウン抵抗、６０４はハイレベル検出用アンテナ線、６０５はハイレベルを一定時間保持するハイレベルワンショット回路、６０６はハイレベルスイッチ、６０７はハイレベルスイッチ信号線である。６０８はラッチ回路１０５とはラッチ入力の論理が逆となっているラッチ回路である。６０９、６１０は入力保護用ダイオード、６１１はラッチ出力、６１２はＣＰＵ１０１の割り込み入力端子である。
【００３７】
本実施の形態において、アンテナ線は２種類あり、一方はローレベルを検知するアンテナ線１０７であり、他方はハイレベルを検知するアンテナ線６０４である。
【００３８】
ローレベル検知用のアンテナ線１０７に接続されたワンショット回路１０８の出力は、ローレベルがアクティブであるフォトセンサ回路１０２やローレベルスイッチ６０１のラッチ回路に接続し、ハイレベル検知用のアンテナ線６０４は、ハイレベルスイッチ６０６のラッチ回路６０８に接続してある。
【００３９】
それぞれ、アクティブな論理のノイズをキャンセルするように、アンテナ回路の論理を選別している。また、同じ論理の入力回路、すなわちフォトセンサ回路１０２とローレベルスイッチ６０１には、１つのアンテナ線１０７のノイズ検出信号を結合することにより、アンテナ線を共用している。
【００４０】
なお、ここで、ワンショット回路６０５はワンショット回路１０８とは異なり、一瞬のハイレベルパルスの入力で一定時間のハイレベルの信号出力を行う。他方、ラッチ回路６０８はワンショット回路６０５が動作したときに一定時間、出力信号をラッチする。
【００４１】
アンテナ線６０４に接続した入力保護用ダイオード６０９および６１０は、ノイズ源の近くに配線されたアンテナ線６０４が電気ノイズを拾ったときの過大な電圧レベルを吸収して、ワンショット回路６０５の入力部が破壊されないようするためのものである。これら保護ダイオードはアンテナ線１０７にも設置するとなお良い。
【００４２】
本実施の形態では、ラッチ出力６１１はＣＰＵ１０１の割り込み入力端子６１２に接続されている。他の入力端子は割り込み入力でないので、入力をソフトウェアで読み込む際、チャタリングによる誤動作を防止したシーケンス、すなわち入力端子を複数回読み込み、その多数決で入力端子のレベルを検出することが可能なので、図６のようなノイズ除去回路を削除することが不可能ではない。
【００４３】
しかし、割り込み端子などでは入力端子の立ち上がりや立ち下がりエッジで処理が始まったりするので、ソフト的にノイズを除去することが難しい。
【００４４】
そこで、ノイズ除去回路を削減する場合、割り込み端子や、信号の論理が変化するエッジ検出回路は、ノイズ除去回路を残しておくよう優先順位をつけておく必要がある。こうして効率的にノイズ除去回路を付加することができる。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、上記のように構成したので、信号線からノイズを除去することができ、波形鈍りや、コンデンサ取付によるラッチアップを防止し、ノイズ対策部品点数の増大、プリント基板面積の増大などを抑えることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す回路図である。
【図２】図１の回路の動作を説明するための説明図である。
【図３】図１の回路によるノイズ除去を説明するための説明図である。
【図４】アンテナ線１０７をプリント基板４０１の周囲を引き回した様子を示す図である。
【図５】本発明の第２の実施の形態を示す回路図である。
【図６】本発明の第３の実施の形態を示す回路図である。
【図７】従来の入力回路の一例を示す回路図である。
【符号の説明】
１０１　ＣＰＵ
１０２　フォトセンサ回路
１０３　センサ信号線
１０５　ラッチ回路
１０７　アンテナ線
１０８　ワンショット回路
【図１】
2004129086.tif 000003
【図２】
2004129086.tif 000004
【図３】
2004129086.tif 000005
【図４】
2004129086.tif 000006
【図５】
2004129086.tif 000007
【図６】
2004129086.tif 000008
【図７】
2004129086.tif 000009