(57)【要約】【課題】  電力消耗を最小化する節電モードを有する媒体アクセス制御器を提供する。【解決手段】  本発明の媒体アクセス制御器は、バスを通じたデータの安定な送受信を保障するための節電マスタ、節電モードの終了を知らせるウェークアップタイマ、位相固定ループ回路に対する電源印加と遮断、媒体アクセス制御器に対するクロック印加と遮断時点を決める電源制御部、位相固定ループ回路の出力が安定する時間を貯蔵するためのロックタイムレジスタを含む。本発明の媒体アクセス制御器は、節電モードの間、ＣＰＵを始め媒体アクセス制御器内のすべてのブロックに供給されるクロックを遮断する。【選択図】      図５
2004240961.tif 000002
【特許請求の範囲】
【請求項１】
媒体アクセス制御器において、
前記媒体アクセス制御器内の各ブロックを相互連結するローカルバスと、
前記ローカルバスと連結されて前記媒体アクセス制御器を駆動するＣＰＵと、
前記ローカルバスと連結されて前記媒体アクセス制御器の内部の各装置に対して前記ＣＰＵのソフトウェア的な制御のための情報を貯蔵するレジスタ部と、
前記ローカルバスと連結されて前記媒体アクセス制御器とホストとのインタフェースを担当するホストインタフェース部と、
前記ローカルバスに連結されて前記媒体アクセス制御器と物理階層とのインタフェースを担当する物理階層インタフェース部と、
前記ローカルバスを通じて入力される信号と前記レジスタ値に応答して前記ローカルバス占有及び占有解除要請のための信号を発生する節電マスタと、
前記節電マスタからの信号に応答して前記ローカルバスの使用を制御する信号を発生するバスアービタと、
前記バスアービタからの制御信号と前記ローカルバスを通して入力される前記レジスタ値及び前記媒体アクセス制御器の他のブロックからの節電モード終了信号に応答して前記媒体アクセス制御器の各ブロックにクロックと電源が供給されるか否かを決める信号を発生する電源制御部と、
前記電源制御部の前記電源供給の可否信号に応答してクロックを発生する位相固定ループ回路と、
前記位相固定ループ回路の位相同期されたクロックを受けて前記媒体アクセス制御器に必要なクロックを生成し、前記電源制御部のクロック供給可否信号に従って前記生成されたクロックを供給、または遮断するクロック発生器と、
前記ローカルバスとクロック発生器から入力された信号に応答して節電モード終了信号を前記電源制御部に印加するウェークアップタイマと、
を含むことを特徴とする媒体アクセス制御器。
【請求項２】
前記媒体アクセス制御器は、前記節電モード終了信号に従って前記媒体アクセス制御器内の各プロセッサに電源とクロックを供給する時に、直接連結方式で実現することを特徴とする請求項１に記載の媒体アクセス制御器。
【請求項３】
前記レジスタ部はクロック遮断レジスタとロックタイムレジスタとを含むことを特徴とする請求項１に記載の媒体アクセス制御器。
【請求項４】
前記ロックタイムレジスタはＰＬＬ回路の出力の安定化にかかる時間を貯蔵することを特徴とする請求項３に記載の媒体アクセス制御器。
【請求項５】
前記電源制御部は前記バスアービタからの第１制御信号ＭＳＴ、前記ウェークアップタイマからの第２制御信号ＷＫＵＰ及び前記ロックタイムレジスタからの第１入力値ＶＬＯＣと前記クロック遮断レジスタからの第２入力値ＶＳＴＢに応答して前記媒体アクセス制御器の電源及びクロックを制御する複数個の状態制御信号ＰＬＬ＿ＰＷＤＮ、ＰＬＬ＿ＳＴＡ、ＣＬＫ＿ＥＮを発生することを特徴とする請求項１に記載の媒体アクセス制御器。
【請求項６】
前記節電マスタは前記クロック遮断レジスタからの第２入力値ＶＳＴＢと前記電源制御部の前記状態制御信号のうち一つであるＰＬＬ＿ＳＴＡ信号に応答してバスの占有及び占有解除要請のための一つの信号を発生することを特徴とする請求項１または請求項５に記載の媒体アクセス制御器。
【請求項７】
前記節電マスタは一つのレジスタで実現されることを特徴とする請求項６に記載の媒体アクセス制御器。
【請求項８】
前記クロック発生器は前記電源制御部の状態制御信号のうち一つに応答して、前記媒体アクセス制御器の各ブロックにクロックを印加及び遮断することを特徴とする請求項１に記載の媒体アクセス制御器。
【請求項９】
前記ウェークアップタイマはＤＴＩＭ時間を貯蔵するウェークアップタイムレジスタと前記ＤＴＩＭ時間をカウンタするウェークアップカウンタレジスタとを具備することを特徴とする請求項１に記載の媒体アクセス制御器。
【請求項１０】
前記ウェークアップタイマは、節電モードで前記バスアービタからの制御信号ＭＳＴに応答して前記ウェークアップタイムレジスタのＤＴＩＭ時間を前記ウェークアップカウンタレジスタにコピーし、前記クロック発生器からの分周された遅いクロックに同期して前記ウェークアップタイムレジスタの値をカウントすることを特徴とする請求項９に記載の媒体アクセス制御器。
【請求項１１】
媒体アクセス制御器の節電モード転換方法において、
前記媒体アクセス制御器に最初に電源を印加する初期化段階と、
前記媒体アクセス制御器が能動モードで正常な動作を実行する能動モード段階と、
前記媒体アクセス制御器の節電モードへの進行を選択する選択段階と、
前記媒体アクセス制御器内の物理階層インタフェース部の電力制御レジスタを設定する第１設定段階と、
前記媒体アクセス制御器のウェークアップタイムレジスタにウェークアップタイム値を設定する第２設定段階と、
前記媒体アクセス制御器のクロック遮断レジスタに停止ビットを設定する第３設定段階と、
前記媒体アクセス制御器の節電マスタがバスアービタにバス占有要請信号を送出する段階と、
前記媒体アクセス制御器のバスを現在使用中であるバスマスタがあるか否かを確認する段階と、
前記媒体アクセス制御器に供給されるクロックを遮断する段階と、
前記媒体アクセス制御器の位相固定ループ回路の電源を遮断する段階と、
を含むことを特徴とする媒体アクセス制御器の節電モード転換方法。
【請求項１２】
前記初期化段階で、前記媒体アクセス制御器のロックタイムレジスタにロックタイム値を設定することを特徴とする請求項１１に記載の媒体アクセス制御器の節電モード転換方法。
【請求項１３】
前記ロックタイム値は、前記媒体アクセス制御器の位相固定ループ回路の電源安定化時間であることを特徴とする請求項１２に記載の媒体アクセス制御器の節電モード転換方法。
【請求項１４】
前記第１設定段階で設定された前記電力制御レジスタの値により前記媒体アクセス制御器と連結された外部のブロックに供給されるクロックを遮断することを特徴とする請求項１１に記載の媒体アクセス制御器の節電モード転換方法。
【請求項１５】
前記第２設定段階で設定された前記ウェークアップタイムレジスタの値は前記媒体アクセス制御器の節電モード維持時間であることを特徴とする請求項１１に記載の媒体アクセス制御器の節電モード転換方法。
【請求項１６】
節電モードにある媒体アクセス制御器の能動モード転換方法において、
前記媒体アクセス制御器のウェークアップカウンタレジスタの値が１になるまで１ビットずつ減少させる段階と、
前記ウェークアップカウンタレジスタの値が１になるまで、前記媒体アクセス制御器の位相固定ループ回路に電源を印加する段階と、
前記媒体アクセス制御器のロックタイムレジスタの値を０になるまで、１ビットずつ減少させる段階と、
前記媒体アクセス制御器にクロックを印加する段階と、
前記媒体アクセス制御器の節電マスタによるバス占有が終了する段階と、
前記媒体アクセス制御器のクロック遮断レジスタにある停止ビットをクリアする段階と、
を含むことを特徴とする媒体アクセス制御器の能動モード転換方法。
【請求項１７】
前記媒体アクセス制御器が節電モードから能動モードに転換される過程がハードウェアのみによりなされることを特徴とする請求項１６に記載の媒体アクセス制御器の能動モード転換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は無線ＬＡＮ（Ｗｉｒｅｌｅｓｓ  ＬＡＮ）で節電機能を有する媒体アクセス制御器に関するものである。媒体アクセス制御階層は、ＯＳＩ（Ｏｐｅｎ  Ｓｙｓｔｅｍ  Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）７階層のうち二番目の階層であるデータリンク階層に属しており、同一の伝送路を共有する様々なＬＡＮ端末機が伝送路を効率的に利用するための制御方式を定義する。
【背景技術】
【０００２】
図１は無線ＬＡＮでの物理階層と媒体アクセス制御階層に関する標準であるＩＥＥＥ８０２．１１で提案する無線ＬＡＮシステムの基本構成要素を示す。ＩＥＥＥ８０２．１１システムの基本単位は、ベーシックサービスセット（Ｂａｓｉｃ  Ｓｅｒｖｅｃｅ  Ｓｅｔ）１０１，１０２である。ベーシックサービスセットは一般的に一つ以上のステーションとアクセスポインタ（Ａｃｃｅｓｓ  Ｐｏｉｎｔ）１０３、１０４と呼ばれる一つの中心基地局で構成されている。そして、これらアクセスポインタは分散システム（Ｄｉｓｔｒｉｂｕｔｉｏｎ  Ｓｙｓｔｅｍ）１００を通じて互いに連結、またはその他通信網すなわち、有線網や他の無線網とも連結される。
【０００３】
ＩＥＥＥ８０２．１１では、また、無線ＬＡＮ装置の電力損失を減らすための媒体アクセス制御器に対する電力運用プロトコルも提示している。ＩＥＥＥ８０２．１１で提案する電力運用プロトコルでは、各ステーション１０５を電力状態に従って二つのモードに分離し、各ステーションが正常的な動作を実行している能動モードと、ネットワークを通じたデータの送受信を必要しない場合に不要な電力消耗を減らすことができるように制御された状態である節電モードとに分ける。
【０００４】
節電モードに入ったステーション１０５は節電モードにある間、自分に送信されたデータの受信が不可能になることによって、データの損失をもたらす。そこで、節電モードにあるステーション１０５は節電モードの間自分に送信されたデータを確認するため一定の時間が経過すると、能動モードに転換されなければならない。そして、節電モードの間各ステーション１０５に送信されたデータは各ステーション１０５に属しているベーシックサービスセット１０１、１０２のアクセスポインタ１０３、１０４にバッファリングされ、各ステーション１０５が節電モードから能動モードに転換する時、バッファリングされたデータを各ステーション１０５に送信する。
【０００５】
図２に示すように、節電モードから能動モードに転換される時間の間隔は一般的にデリバリトラヒックインディケーションメッセージ（Ｄｅｌｉｖｅｒｙ  Ｔｒａｆｆｉｃ  Ｉｎｄｉｃａｔｉｏｎ  Ｍｅｓｓａｇｅ：以下ＤＴＩＭと記す）と呼ばれる時間の間隔、すなわちＤＴＩＭとＤＴＩＭとの間の間隔ＴＤＴＩＭにより決められる。このＴＤＴＩＭの基本単位はアクセスポインタ１０３、１０４がベーシックサービスセット１０１、１０２にネットワーク情報を送る一定の時間の間隔すなわち、ビーコン（Ｂｅａｃｏｎ）と呼ばれる時間の間隔ＴＢである。そして各ステーションは、図２に示したように、ＴＰＳの間節電モードにあり、その時間の間不要な電力の損失を防止することができる。
【０００６】
図３は一般的な媒体アクセス制御器の基本ハードウェア構造を示す。一般的な媒体アクセス制御器は物理階層と媒体アクセス制御階層のインタフェース機能を実行する物理階層インタフェース部（Ｐｈｙｓｉｃａｌ  Ｌａｙｅｒ  Ｉｎｔｅｒｆａｃｅ  Ｕｎｉｔ）３０８、ホストと媒体アクセス制御器とのインタフェース機能を実行するホストインタフェース部（Ｈｏｓｔ  Ｉｎｔｅｒｆａｃｅ  Ｕｎｉｔ）３０１、媒体アクセス制御器を駆動するための中央処理装置３１０（以下ＣＰＵと記す）と媒体アクセス制御器のソフトウェア的な制御のための情報を貯蔵するレジスタ部３０２、及び多様な周辺装置３１１及びこれらを相互連結するローカルバス３００とバスアービタの役割を実行し、媒体アクセス制御器にクロックを供給するバスインタフェース部３０４で構成される。
【０００７】
既存の媒体アクセス制御器で使用する一般的な節電方式は図４のように、ソフトウェア的に制御することができるレジスタ３０３の設定を通じて各周辺装置ブロック４０２、４０３、４０４に供給されるクロックを遮断することである。しかし、この方法はソフトウェア的に処理されるので、該当時点でＣＰＵの動作が正常に維持されていなければならないので、継続的なクロックの供給が必要である。これによって、媒体アクセス制御器では不要な電力の消耗が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、上述の問題点を解決し、電力消耗を最小化することができる節電モードを有する媒体アクセス制御器を提供することにある。また、本発明は能動モードから節電モードに、または節電モードから能動モードへの転換のための効率的な進行手順を提供することを他の目的とする。
【課題を解決するための手段】
【０００９】
節電機能を有する本発明の媒体アクセス制御器は、既存の媒体アクセス制御器に、バスを通じたデータの安定な送受信を保障するための節電マスタ、節電モードに入った媒体アクセス制御器を一定の時間の後、再び動作するように信号を発生するウェークアップタイマ（Ｗａｋｅ−Ｕｐ  Ｔｉｍｅｒ）、媒体アクセス制御器内の電源とクロックの印加及び遮断信号を発生する電源制御部（Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）が追加されたバスインタフェース部（Ｂｕｓ  Ｉｎｔｅｒｆａｃｅ  Ｕｎｉｔ）、位相固定ループ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ：以下ＰＬＬと記す）回路の出力が安定する時間を貯蔵するロックタイムレジスタ（Ｌｏｃｋｔｉｍｅ  Ｒｅｇｉｓｔｅｒ）が追加されたレジスタ部（Ｒｅｇｉｓｔｅｒ  Ｕｎｉｔ）をさらに含む。
【発明の効果】
【００１０】
本発明によると、節電モードの間、ＣＰＵを始め媒体アクセス制御器のすべてのブロックに供給されるクロックと媒体アクセス制御器のＰＬＬ回路に供給される電源を遮断して電力損失を最小化し、またデータの損失も防止することができる媒体アクセス制御器の実現が可能である。
【発明を実施するための最良の形態】
【００１１】
図５は本発明による媒体アクセス制御器の実施の形態を示すブロック図である。図５を参照すると、本発明の媒体アクセス制御器は、図３に示した従来の媒体アクセス制御器に、節電マスタ５０２とウェークアップタイマ５１６、並びに電源制御部５０９及びロックタイムレジスタ５０５をさらに含む。
【００１２】
節電マスタ５０２は能動モードから節電モードに入る時に、ローカルバス（以下単にバスという）５００を通じたデータの安定な送受信を保障するための機能を実行する。もし、他のプロセッサがバス５００を使用してデータを送信している最中に、節電モードが選択されてクロックが遮断されれば、送信中であるデータが失われる誤謬が発生する。これを防止するため、節電マスタ５０２は節電モードに入る前に、バス５００の占有権限をバスインタフェース部５０６のバスアービタ５０７に要請し、バスアービタ５０７はそれ以前に発生したバス５００を通じるすべての単一のデータ送受信が終わると、節電マスタ５０２にバス５００の占有を許容し、節電マスタ５０２がバス５００を占有している間は他のプロセッサのバス５００の占有を許容しない。
【００１３】
図６は節電マスタ５０２の入出力状態を示す構成図である。クロック遮断レジスタ内の停止ビット値ＶＳＴＢとＰＬＬ回路５０８の出力が安定したことを知らせるパルス信号ＰＬＬ＿ＳＴＡを入力にしてバス５００の占有要請信号ＢＲＱを出力する。すなわち、能動モードでレジスタのＶＳＴＢがソフトウェアにより設定されれば、ＢＲＱ信号が印加されて、バスアービタ５０７にバス５００の占有を要請し、節電モードでＰＬＬ＿ＳＴＡ信号が印加されれば、ＢＲＱ信号が遮断されて、バス５００の占有を終了する。このような節電マスタ５０２は必要なハードウェアの増加を減らすためにレジスタ一つのみを使用して実現される。
【００１４】
バスインタフェース部５０６のバスアービタ５０７は節電マスタ５０２のＢＲＱ信号に応答して現在のバス５００の占有有無を確認し、現在バス５００を占有中である他のバスマスタがなければ、節電マスタ５０２に優先的にバス５００の占有権限を許容し、節電マスタ５０２がバスマスタになったという信号ＭＳＴを電源制御部５０９とウェークアップタイマ５１６に印加する。そして、バスアービタ５０７は節電マスタ５０２がバスマスタとして動作している間は他のプロセッサのバス５００の使用を許容しないことによって、節電モードへの進行過程や、節電モード状態で発生するデータの損失を防止することができる。
【００１５】
レジスタ部５０３内のロックタイムレジスタ５０５はＰＬＬ回路５０８の出力が安定する時間を覚えているレジスタであり、システム初期化時に、ＣＰＵ３１０により設定される。一般的に、ＰＬＬ回路５０８などのアナログ回路は電源印加の後、正常なクロックが出力されるまで多少の時間がかかり、この所要時間を電源安定化時間（ｐｏｗｅｒ−ｏｎ  ｓｅｔｔｌｉｎｇ  ｔｉｍｅ）または、ロックタイム（Ｌｏｃｋｔｉｍｅ）という。この時間は使用されるチップの状態によって異なり、これに備えるためにロックタイムレジスタ５０５を置く。このレジスタの値ＶＬＯＣは電源制御部５０９でＰＬＬ＿ＳＴＡ信号を生成する時に使用する。
【００１６】
ウェークアップタイマ（Ｗａｋｅ−Ｕｐ  Ｔｉｍｅｒ）５１６は節電モードでクロックが遮断されて動作していないブロックがＴＤＴＩＭの後に動作するようにウェークアップ信号ＷＫＵＰを発生させる役目をする。ウェークアップタイマ５１６は図７のように、ＴＤＴＩＭを貯蔵するウェークアップタイムレジスタ７００と、このウェークアップタイムレジスタ７００に貯蔵された値を節電モードに入る時にコピーしてカウントすることができるウェークアップカウンタレジスタ７０１とを含む。
【００１７】
ウェークアップタイマ５１６は節電マスタ５０２がバスマスタになれば、ウェークアップタイムレジスタ７００の値をウェークアップカウンタレジスタ７０１にコピーし、図８のように、クロック発生器５１０からの分周された低速クロックに同期して、ウェークアップカウンタレジスタ値ＶＷＴＣＲが１になるまで、１ずつ減少する。そして、ウェークアップカウンタレジスタ値ＶＷＴＣＲが１になれば、ウェークアップ信号ＷＫＵＰを発生させる。
【００１８】
ウェークアップ信号を印加する方式において、一般的には、インタラプト方式を使用し、このような方式を使用する場合には、インタラプト制御器やＣＰＵに予めクロックが印加されなければならない制約があり、インタラプト制御のためのハードウェア資源も多く必要になる。これに対して、本発明では、ウェークアップ信号ＷＫＵＰを直接連結方式で処理して、インタラプト制御器やＣＰＵのクロック状態に制約を受けない。
【００１９】
本発明で使用されるウェークアップタイムレジスタ７００は３２ビットレジスタにソフトウェアにより設定されたＴＤＴＩＭを記録しており、１０μｓ周期のクロックによりカウントされるので、最大ＴＤＴＩＭは１１時間になる。
【００２０】
図９は節電モードで既存のクロック供給方式（ＩＮＴＥＲＳＩＬ社の製品ＰＲＩＳＭ３）として、独立した専用オシレータを使用してクロックを供給する場合を示す。これに対して、本発明では、図１０のように、内部で分周された遅いクロックを使用して節電モードの間クロックを供給することによって、ボードの空間効率を高める効果もある。
【００２１】
電源制御部５０９は節電モードに入る時、ＰＬＬ回路５０８の電源遮断時点と媒体アクセス制御器のクロック遮断時点を決め、また節電モードから抜ける時の電源印加時点とクロック印加時点を決める。
【００２２】
図１１は電源制御部５０９の入出力状態を示す構成図である。ロックタイムレジスタ５０５の値ＶＬＯＣとクロック遮断レジスタ５０４内の停止ビット値ＶＳＴＢ、及びウェークアップタイマ５１６のウェークアップ信号ＷＫＵＰ及びＭＳＴ信号を入力にしてＰＬＬ回路５０８の電源を遮断するＰＬＬ＿ＰＷＤＮ信号、媒体アクセス制御器のクロック印加可否を決めるＣＬＫ＿ＥＮ信号とＰＬＬ回路５０８の出力が安定したことを示すＰＬＬ＿ＳＴＡ信号を出力する。
【００２３】
図１２は電源制御部５０９の状態遷移過程を示す状態遷移図である。
【００２４】
能動モードで、節電マスタ５０２が媒体アクセス制御器のバスマスタになれば、バスアービタ５０７によりＭＳＴ信号が印加され、ＰＬＬ回路５０８の電源が遮断される。そして、クロック発生器５１０を通じて媒体アクセス制御器に供給されるすべてのクロックを遮断１１０１して節電モードに入るようになる。その後、ウェークアップタイマ５１６のウェークアップ信号によってＰＬＬ回路５０８の電源が印加１１０２された後、ロックタイム時間が過ぎてＰＬＬ回路５０８の出力が安定化し、停止ビットが遮断されれば、再びクロック発生器５１０を通じて媒体アクセス制御器にクロックを供給して能動モード１１００に戻る。
【００２５】
本発明の実施の形態は、大きく二つに分類することができる。能動モードから節電モードに転換される過程での実施の形態と節電モードから能動モードに転換される過程での実施の形態である。
【００２６】
図１３は本発明による能動モードから節電モードに進行する動作過程の実施の形態を示す順序図である。先ず、媒体アクセス制御器に最初に電源が印加されて初期化（段階Ｓ１２００）されれば、自動的に能動モード（段階Ｓ１２０１）になり、この時に、ＣＰＵ３１０により自動的にロックタイムレジスタ５０５にロックタイム値が貯蔵される。以後、能動モードで正常動作を実行し、ＣＰＵ３１０により節電モードが選択（段階Ｓ１２０２）されれば、段階Ｓ１２０３でＣＰＵ３１０は物理階層インタフェース部３０８内の電力制御レジスタ設定を通じて媒体アクセス制御器と連結された外部の無線端末チップ（図示しない）の電源を遮断する。そして、同時に段階Ｓ１２０４でウェークアップタイムレジスタ７００にウェークアップタイムを１０μｓ単位に設定し、段階Ｓ１２０５でクロック遮断レジスタ５０４の停止ビット値ＶＳＴＢを設定する。
【００２７】
以上の段階Ｓ１２０１から段階Ｓ１２０５までは節電モードに入る時、ＣＰＵ３１０によりソフトウェアで処理される部分である。以後の段階は、ハードウェアにより処理される。
【００２８】
段階Ｓ１２０５で、停止ビット値ＶＳＴＢが設定されれば、段階Ｓ１２０６で節電マスタ５０２からＢＲＱ信号が印加される。印加されたＢＲＱ信号に従って段階Ｓ１２０７でバスアービタ５０７は他のバスマスタがない時に、節電マスタ５０２にバス５００の占有権限を付与し、電源制御部５０９とウェークアップタイマ５１６にＭＳＴ信号を印加する。ＭＳＴ信号が印加されれば、ウェークアップタイマ５１６は段階Ｓ１２０４でウェークアップタイムレジスタ７００に設定されたウェークアップタイム値をウェークアップカウンタレジスタ７０１にコピーし、内部で分周された低速クロックに合わせて１ビットずつ減少させる。
【００２９】
段階Ｓ１２０８で、電源制御部５０９はＣＬＫ＿ＥＮ信号を遮断させてクロック発生器５１０に送り、クロック発生器５１０では媒体アクセス制御器に供給されるクロックを遮断（段階Ｓ１２０８）する。同時に、ＰＬＬ回路５０８の電源遮断信号であるＰＬＬ＿ＰＷＤＮを印加して、段階Ｓ１２０９でＰＬＬ回路５０８の電源を遮断し、媒体アクセス制御器は節電モードＳ１２１０に入る。
【００３０】
図１４は図１３の過程で使用される信号のハードウェア動作を示すタイミング図である。図１４の（ａ）波形はＰＬＬ回路５０８に入力される外部クロックの波形であり、図１４（ｂ）の波形は段階Ｓ１２０５で設定された停止ビット値ＶＳＴＢすなわち、節電マスタ５０２と電源制御部５０９に入力されるＶＳＴＢが設定されることを意味する。図１４の（ｃ）波形はＶＳＴＢの設定に従って節電マスタ５０２による出力であるＢＲＱ信号が印加されることを示し、図１４の（ｄ）波形は印加されたＢＲＱ信号により発生するＭＳＴ信号の印加を意味する。そして、図１４の（ｆ）波形はＭＳＴ信号の印加により発生する電源制御部５０９の出力であるＣＬＫ＿ＥＮ信号の遮断によるシステムクロックの遮断を示し、図１４の（ｅ）波形はＰＬＬ＿ＰＷＤＮ信号の印加を示す。図１４の（ｇ）波形は印加されたＰＬＬ＿ＰＷＤＮ信号によりＰＬＬ回路５０８の電源が遮断されて、これ以上クロックが出力されないことを意味する。
【００３１】
図１５は本発明による節電モードから能動モードに進行する動作過程の実施の形態を示す順序図である。能動モードへの進行過程は、完全にハードウェア的になされる。先ず、ウェークアップタイマ５１６はウェークアップカウンタレジスタ値ＶＷＴＣＲを１ビットずつ減少（段階Ｓ１４０１）させながら、ＶＷＴＣＲが１になるまで待つ。
【００３２】
段階Ｓ１４０２で、ＶＷＴＣＲが１になると、ウェークアップタイマ５１６はＷＫＵＰ信号を発生させ、このＷＫＵＰ信号を受ける電源制御部５０９はＰＬＬ＿ＰＷＤＮ信号を遮断してＰＬＬ回路５０８に電源を印加（段階Ｓ１４０３）し、最初のシステム初期化時に入力されたロックタイムレジスタ５０５の値ＶＬＯＣを０になるまで１ビットずつ減少させる（段階Ｓ１４０４）。
【００３３】
段階Ｓ１４０５で、ＶＬＯＣが０になると、電源制御部５０９はＣＬＫ＿ＥＮ信号とＰＬＬ＿ＳＴＡ信号を印加して媒体アクセス制御器へのＢＲＱ信号を遮断する。このＢＲＱ信号の遮断によりバスアービタ５０７は他のプロセッサ間の競争を通じて他のプロセッサにバスマスタ信号を与え、他のプロセッサがバスマスタになれば、節電マスタ５０２のバス占有は終了し、この時に発生する節電マスタ５０２の遮断されたＢＲＱ信号に従ってクロック遮断レジスタ５０４のＶＳＴＢがクリアされる。この時点から媒体アクセス制御器は能動モードで動作する。
【００３４】
図１６は上述の能動モードへの進行過程においてのハードウェアタイミング図である。図１６で（ａ）波形はＰＬＬ回路５０８に供給される外部のクロック信号であり、図１６の（ｂ）波形は段階Ｓ１４０２でのウェークアップ信号ＷＫＵＰの発生を示す。
【００３５】
図１６の（ｃ）波形は段階Ｓ１４０３でＷＫＵＰ信号の生成によるＰＬＬ＿ＰＷＤＮ信号の遮断すなわちＰＬＬ回路５０８に対する電源印加を意味し、図１６の（ｄ）波形はＰＬＬ回路５０８に電源が印加されることによるＰＬＬ回路５０８の出力波形を示す。そして、図１６の（ｅ）波形はＰＬＬ回路５０８の出力信号が安定化する時点すなわち、ＶＬＯＣが０になる時点で発生するＰＬＬ＿ＳＴＡ信号の印加を示し、図１６の（ｆ）波形は段階Ｓ１４０６で媒体アクセス制御器にシステムクロックが供給されることを示す。
【００３６】
図１６の（ｇ）波形は段階Ｓ１４０７で節電マスタ５０２のＢＲＱ信号が遮断されることを示し、図１６の（ｈ）波形はバスアービタ５０７のＭＳＴ信号が遮断されて節電マスタ５０２のバス占有が終了することを示す。そして、図１６の（ｉ）波形は段階S１４０８で説明したクロック遮断レジスタ５０４内の停止ビットがクリアされたことを示す。この時点から媒体アクセス制御器は能動モードで動作する。
【００３７】
以上で本発明の実施形態が詳細に記述されたが、これは一例に過ぎず、本発明の内容を限定するものではないので、本発明の具体例は特許請求の範囲内で変更、変換及び修正があり得る。
【図面の簡単な説明】
【００３８】
【図１】ＩＥＥＥ８０２．１１無線ＬＡＮの基本要素に対する構成図である。
【図２】ＩＥＥＥ８０２．１１で提案する電力運用プロトコルを示すタイミング図である。
【図３】一般的な媒体アクセス制御器のブロック図である。
【図４】図３のクロック遮断レジスタを利用した既存の周辺装置電源遮断方式を示す構成図である。
【図５】本発明による媒体アクセス制御器のブロック図である。
【図６】図５の節電マスタの入出力状態を示す構成図である。
【図７】図５のウェークアップタイマの入出力状態を示す構成図である。
【図８】図７のウェークアップタイマのタイミング図である。
【図９】図５で使用されたウェークアップタイマと他社の製品とのクロック供給方式の差を示す図である。
【図１０】図５で使用されたウェークアップタイマと他社の製品とのクロック供給方式の差を示す図である。
【図１１】図５の電力制御回路の入出力状態を示す構成図である。
【図１２】図１１の電力制御回路の状態遷移図である。
【図１３】本発明による能動モードから節電モードに進行する動作過程を示す順序図である。
【図１４】図１３の過程で使用されるハードウェアの動作を示すタイミング図である。
【図１５】本発明による節電モードから能動モードに進行する動作過程を示す順序図である。
【図１６】図１５の過程で生成される信号のタイミング図である。
【符号の説明】
【００３９】
３０１  ホストインタフェース部
３０８  物理階層インタフェース部
３１０  中央処理装置（ＣＰＵ）
３１１  周辺装置
５００  ローカルバス
５０２  節電マスタ
５０３  レジスタ部
５０４  クロック遮断レジスタ
５０５  ロックタイムレジスタ
５０６  バスインタフェース部
５０７  バスアービタ
５０８  位相固定ループ（ＰＬＬ）回路
５０９  電源制御部
５１０  クロック発生器
５１６  ウェークアップタイマ
【図１】
2004240961.tif 000003
【図２】
2004240961.tif 000004
【図３】
2004240961.tif 000005
【図４】
2004240961.tif 000006
【図５】
2004240961.tif 000007
【図６】
2004240961.tif 000008
【図７】
2004240961.tif 000009
【図８】
2004240961.tif 000010
【図９】
2004240961.tif 000011
【図１０】
2004240961.tif 000012
【図１１】
2004240961.tif 000013
【図１２】
2004240961.tif 000014
【図１３】
2004240961.tif 000015
【図１４】
2004240961.tif 000016
【図１５】
2004240961.tif 000017
【図１６】
2004240961.tif 000018