(57)【要約】【課題】  消費電力の低減を実現する半導体集積回路装置を提供する。【解決手段】  本発明の半導体集積回路装置は、複数の構成要素１０１ｅ〜１２０ｅを含む回路ブロック１Ｃを有しており、電圧ＶＤＤ１〜ＶＤＤ４をそれぞれ供給する電源１１〜１４から、複数の構成要素１０１ｅ〜１２０ｅのうちの少なくとも１つには、他の構成要素とは異なる値の電圧が供給されている。【選択図】  図１
2004186671.tif 000002
【特許請求の範囲】
【請求項１】
複数の構成要素を含んだ回路ブロックを有する半導体集積回路装置であって、
前記複数の構成要素のうちの少なくとも１つには、他の構成要素とは異なる値の電圧が供給されている
ことを特徴とする半導体集積回路装置
【請求項２】
請求項１に記載の半導体集積回路装置において、
各々が異なる値の電圧を前記回路ブロックに供給する複数の電源を備え、
前記複数の電源のうちの１つは、所定の電圧を供給するものであり、残りのものは、前記所定の電圧が順に降圧された電圧を供給するものである
ことを特徴とする半導体集積回路装置。
【請求項３】
請求項１に記載の半導体集積回路装置において、
前記複数の構成要素の各々には、
前記複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値に応じた電圧が、供給されている
ことを特徴とする半導体集積回路装置。
【請求項４】
請求項３に記載の半導体集積回路装置において、
前記複数の構成要素のうち、前記信号伝播遅延値が最大であるパスに属する構成要素には、
そのパスの信号伝播遅延値が許容される最大値以内に収まることが可能な電圧が供給されている
ことを特徴とする半導体集積回路装置。
【請求項５】
請求項３に記載の半導体集積回路装置において、
前記信号伝播遅延値が最大であるパス以外のパスに属する構成要素には、
前記信号伝播遅延値が最大であるパスに対して供給される電圧よりも低い電圧が供給されている
ことを特徴とする半導体集積回路装置。
【請求項６】
請求項３に記載の半導体集積回路装置において、
同一のパスに属する２以上の構成要素には、
前記信号伝播遅延値に基づいて、２種類以上の値を有する電圧が供給されている
ことを特徴とする半導体集積回路装置。
【請求項７】
請求項３に記載の半導体集積回路装置において、
前記信号伝播遅延値に基づいて、一のパスに属する構成要素のうちの一部の構成要素に対して供給される電圧を降圧することが許容される場合に、前記一のパスと他のパスとに属する構成要素には、
前記一のパスに属するその構成要素以外の構成要素に対して供給する電圧よりも低い電圧が供給されている
ことを特徴とする半導体集積回路装置。
【請求項８】
請求項１に記載の半導体集積回路装置において、
前記複数の構成要素は、
各々に供給されるべき電圧の値に対応した複数の領域に分けて配置されている
ことを特徴とする半導体集積回路装置。
【請求項９】
請求項８に記載の半導体集積回路装置において、
各々が異なる値の電圧を前記回路ブロックに供給する複数の電源を備え、
前記複数の電源の各々からの電圧が供給される構成要素の数に基づいて、前記複数の構成要素の各々に供給されるべき電圧の値が決定されている
ことを特徴とする半導体集積回路装置。
【請求項１０】
請求項８に記載の半導体集積回路装置において、
前記複数の構成要素の各々に接続される複数の電源配線のうち少なくとも１つの電源配線を分離することにより、前記各々に供給されるべき電圧の値に対応した前記複数の領域に分けられている
ことを特徴とする半導体集積回路装置。
【請求項１１】
請求項８に記載の半導体集積回路装置において、
前記複数の構成要素の各々は、
前記複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値に応じて、前記複数の領域のいずれかに配置されている
ことを特徴とする半導体集積回路装置。
【請求項１２】
請求項８に記載の半導体集積回路装置において、
同一のパスに属する２以上の構成要素は、
前記複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値に基づいて、前記複数の領域のうちの２つ以上の異なる領域に配置されている
ことを特徴とする半導体集積回路装置。
【請求項１３】
請求項８に記載の半導体集積回路装置において、
前記複数の構成要素の各々が属するパスに生じる所定の条件下での前記信号伝播遅延値に基づいて、一のパスに属する構成要素のうちの一部の構成要素に対して供給される電圧を降圧することが許容される場合に、前記一のパスと他のパスとに属する構成要素は、
前記一のパスに属するその構成要素以外の構成要素が配置されている領域よりも低い電圧が供給される領域に配置されている
ことを特徴とする半導体集積回路装置。
【請求項１４】
請求項８に記載の半導体集積回路装置において、
前記複数の領域のうちの少なくとも１つは、
電源配線からの距離に応じて、更に複数の領域に分けられている
ことを特徴とする半導体集積回路装置。
【請求項１５】
請求項１４に記載の半導体集積回路装置において、
前記電源配線からの距離は、IR-Drop効果を考慮した距離である
ことを特徴とする半導体集積回路装置。
【請求項１６】
請求項１４に記載の半導体集積回路装置において、
前記複数の構成要素の各々は、
前記複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値に応じて、前記更に分けられた複数の領域のいずれかに配置されている
ことを特徴とする半導体集積回路装置。
【請求項１７】
請求項１６に記載の半導体集積回路装置において、
前記信号伝播遅延値が最大であるパスに属する構成要素は、
前記更に分けられた複数の領域のうち、前記電源配線に最も近い領域に配置されている
ことを特徴とする半導体集積回路装置。
【請求項１８】
請求項１６に記載の半導体集積回路装置において、
前記更に分けられた複数の領域のうちの一の領域に構成要素が配置される条件下での前記信号伝播遅延値が許容される最大値未満であるパスに属する前記構成要素は、
前記パスの信号伝播遅延値が許容される最大値以内に収まるように、前記電源配線からの距離が前記一の領域よりも遠い他の領域に配置されている
ことを特徴とする半導体集積回路装置。
【請求項１９】
請求項１４に記載の半導体集積回路装置において、
前記更に分けられた複数の領域は、前記電源配線に接続される接続素子の数に応じて、更に複数の領域に分けられている
ことを特徴とする半導体集積回路装置。
【請求項２０】
複数の構成要素を含んだ回路ブロックを有する半導体集積回路装置の設計方法であって、
前記複数の構成要素のうちの少なくとも１つに対して、他の構成要素とは異なる値の電圧を供給する
ことを特徴とする半導体集積回路装置の設計方法。
【請求項２１】
請求項２０に記載の半導体集積回路装置の設計方法において、
前記複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値を統計的に計算し、前記信号伝播遅延値に基づいて、前記パスの信号伝播遅延値が許容される最大値以内となる電圧のうち最小のものを、前記複数の構成要素に供給すべき電圧の大きさが２番目以降の大きさを有する電圧として供給する
ことを特徴とする半導体集積回路装置の設計方法。
【請求項２２】
請求項２０に記載の半導体集積回路装置の設計方法において、
前記複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値を計算し、前記複数の構成要素の各々に対して、前記信号伝播遅延値に応じた電圧を供給する
ことを特徴とする半導体集積回路装置の設計方法。
【請求項２３】
請求項２２に記載の半導体集積回路装置の設計方法において、
前記信号伝播遅延値に基づいて、同一のパスに属する２以上の構成要素に対して、２種類以上の値を有する電圧を供給する
ことを特徴とする半導体集積回路装置の設計方法。
【請求項２４】
請求項２２に記載の半導体集積回路装置の設計方法において、
前記信号伝播遅延値に基づいて、一のパスに属する構成要素のうちの一部の構成要素に対して供給される電圧を降圧することが許容される場合に、前記一のパスと他のパスとに属する構成要素に対して、前記一のパスに属するその構成要素以外の構成要素に対して供給する電圧よりも低い電圧を供給する
ことを特徴とする半導体集積回路装置の設計方法。
【請求項２５】
請求項２０に記載の半導体集積回路装置の設計方法において、
前記複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値を計算し、前記信号伝播遅延値に基づいて、当該半導体集積回路装置内に、各々に供給される電圧の値に応じた複数の領域を設ける
ことを特徴とする半導体集積回路装置の設計方法。
【請求項２６】
請求項２５に記載の半導体集積回路装置の設計方法において、
前記回路ブロックに対して互いに異なる電圧を供給する複数の電源の各々から電圧の供給を受ける構成要素の数に基づいて、前記複数の構成要素の各々に供給されるべき電圧の値を決定する
ことを特徴とする半導体集積回路装置の設計方法。
【請求項２７】
請求項２６に記載の半導体集積回路装置において、
前記複数の構成要素の各々に接続される複数の電源配線のうち少なくとも１つの電源配線を分離することにより、前記各々に供給されるべき電圧の値に対応した前記複数の領域に分ける
ことを特徴とする半導体集積回路装置の設計方法。
【請求項２８】
請求項２５に記載の半導体集積回路装置の設計方法において、
前記信号伝播遅延値に基づいて、前記複数の構成要素の各々を、前記複数の領域のいずれかに配置する
ことを特徴とする半導体集積回路装置の設計方法。
【請求項２９】
請求項２５に記載の半導体集積回路装置の設計方法において、
前記信号伝播遅延値に基づいて、同一のパスに属する２以上の構成要素を、前記複数の領域のうちの２つ以上の異なる領域に配置する
ことを特徴とする半導体集積回路装置の設計方法。
【請求項３０】
請求項２５に記載の半導体集積回路装置の設計方法において、
前記信号伝播遅延値に基づいて、一のパスに属する構成要素のうちの一部の構成要素に対して供給される電圧を降圧することが許容される場合に、前記一のパスと他のパスとに属する構成要素に対して、前記一のパスに属するその構成要素以外の構成要素が配置されている領域よりも低い電圧が供給される領域に配置する
ことを特徴とする半導体集積回路装置の設計方法。
【請求項３１】
請求項２５に記載の半導体集積回路装置の設計方法において、
前記複数の領域のうちの少なくとも１つに、電源配線からの距離に応じて、更に複数の領域を設ける
ことを特徴とする半導体集積回路装置の設計方法。
【請求項３２】
請求項３１に記載の半導体集積回路装置の設計方法において、
前記電源配線からの距離は、IR-Drop効果を考慮した距離である
ことを特徴とする半導体集積回路装置の設計方法。
【請求項３３】
請求項３１に記載の半導体集積回路装置の設計方法において、
前記複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値を計算し、前記信号伝播遅延値に基づいて、前記複数の構成要素の各々を、前記更に分けられた複数の領域に配置する
ことを特徴とする半導体集積回路装置の設計方法。
【請求項３４】
請求項３３に記載の半導体集積回路装置の設計方法において、
前記更に分けられた複数の領域のうちの一の領域に構成要素が配置される条件下での前記信号伝播遅延値が許容される最大値未満であるパスに属する前記構成要素を、前記パスの信号伝播遅延値が許容される最大値以内に収まるように、前記電源配線からの距離が前記一の領域よりも遠い他の領域に配置する
ことを特徴とする半導体集積回路装置の設計方法。
【請求項３５】
請求項３３に記載の半導体集積回路装置の設計方法において、
前記信号伝播遅延値が許容される最大値未満であるパスに属する構成要素が配置される領域に供給される電圧を、前記構成要素が接続される電源配線の接続素子の数を変化させることにより低減する
ことを特徴とする半導体集積回路装置の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置及び半導体集積回路装置の設計方法に関する。
【背景技術】
【０００２】
半導体集積回路装置の高性能化及び大規模化に伴って、消費電力の増加が問題となっている。特に、移動体通信分野に使用される半導体集積回路装置は、限られた電力量によって動作するので、消費電力を削減することが重要な課題である。
【０００３】
半導体集積回路装置の消費電力を低減する一つの方法として、半導体集積回路装置を構成する回路ブロックに対して与える１つの電圧を制御する技術がある。この技術は、回路ブロック毎に、回路ブロックに供給する電源電圧を一定値へ降圧したり又は電源電圧の供給を遮断する。これにより、半導体集積回路装置の電力削減が可能になる。
【０００４】
【特許文献１】特許３１１７９１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前述の従来技術では、回路ブロック毎の制御であるので、半導体集積回路装置の低消費電力化をより一層実現することは困難である。
【０００６】
また、半導体集積回路装置における素子の微細化に伴い、IR-Drop効果等の電圧降下によって、半導体集積回路装置が目的とする高速動作を実現することが困難になる場合も生じている。
【０００７】
前記に鑑み、本発明は、低消費電力化を実現できる半導体集積回路装置及びその設計方法を提供することを目的とする。また、本発明は、目標の回路動作を維持すると共に性能を劣化させることなく低消費電力化を実現できる半導体集積回路装置及びその設計方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記の課題を解決するために、本発明の半導体集積回路装置は、複数の構成要素を含んだ回路ブロックを有する半導体集積回路装置であって、複数の構成要素のうちの少なくとも１つには、他の構成要素とは異なる値の電圧が供給されていることを特徴とする。
【０００９】
本発明の半導体集積回路装置によると、回路ブロック内の構成要素に他の構成要素とは異なる電圧を供給するので、半導体集積回路装置の低消費電力化を実現できる。
【００１０】
本発明の半導体集積回路装置において、各々が異なる値の電圧を回路ブロックに供給する複数の電源を備え、複数の電源のうちの１つは、所定の電圧を供給するものであり、残りのものは、所定の電圧が順に降圧された電圧を供給することが好ましい。
【００１１】
このようにすると、所定の割合で降圧した電圧又は半導体集積回路装置の構成に応じた電圧などを構成要素に供給できるので、半導体集積回路装置の低消費電力化をより効率的に実現できる。
【００１２】
本発明の半導体集積回路装置において、複数の構成要素の各々には、複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値に応じた電圧が、供給されていることが好ましい。
【００１３】
このようにすると、信号伝播遅延値に応じた電圧を各構成要素に供給するので、半導体集積回路装置の低消費電力化をより効率的に実現できる。
【００１４】
本発明の半導体集積回路装置において、複数の構成要素のうち、信号伝播遅延値が最大であるパスに属する構成要素には、そのパスの信号伝播遅延値が許容される最大値以内に収まることが可能な電圧が供給されていることが好ましい。
【００１５】
このようにすると、半導体集積回路装置の動作速度を維持したまま、低消費電力化を実現できる。
【００１６】
本発明の半導体集積回路装置において、信号伝播遅延値が最大であるパス以外のパスに属する構成要素には、信号伝播遅延値が最大であるパスに対して供給される電圧よりも低い電圧が供給されていることが好ましい。
【００１７】
このようにすると、半導体集積回路装置の低消費電力化をより効率的に実現できる。
【００１８】
本発明の半導体集積回路装置において、同一のパスに属する２以上の構成要素には、信号伝播遅延値に基づいて、２種類以上の値を有する電圧が供給されていることが好ましい。
【００１９】
このようにすると、半導体集積回路装置の低消費電力化をより効率的に実現できる。
【００２０】
本発明の半導体集積回路装置において、信号伝播遅延値に基づいて、一のパスに属する構成要素のうちの一部の構成要素に対して供給される電圧を降圧することが許容される場合に、一のパスと他のパスとに属する構成要素には、一のパスに属するその構成要素以外の構成要素に対して供給する電圧よりも低い電圧が供給されていることが好ましい。
【００２１】
このようにすると、複数のパスに属する構成要素は遷移確率が高いため、その構成要素に低い電圧を供給することにより、半導体集積回路装置の低消費電力化をより効率的に実現できる。
【００２２】
本発明の半導体集積回路装置において、複数の構成要素は、各々に供給されるべき電圧の値に対応した複数の領域に分けて配置されていることが好ましい。
【００２３】
このようにすると、複数の構成要素が電圧別の配置領域に分けて配置されているので、複雑な電源配線を行うことなく、半導体集積回路装置の低消費電力化を実現できる。
【００２４】
本発明の半導体集積回路装置において、各々が異なる値の電圧を回路ブロックに供給する複数の電源を備え、複数の電源の各々からの電圧が供給される構成要素の数に基づいて、複数の構成要素の各々に供給されるべき電圧の値が決定されていることが好ましい。
【００２５】
このようにすると、複数の構成要素を電圧別の配置領域により効果的に配置できるので、半導体集積回路装置の低消費電力化をより効率的に実現できる。
【００２６】
本発明の半導体集積回路装置において、複数の構成要素の各々に接続される複数の電源配線のうち少なくとも１つの電源配線を分離することにより、各々に供給されるべき電圧の値に対応した複数の領域に分けていることが好ましい。
【００２７】
このようにすると、半導体集積回路装置の設計フローを大きく変更することなく最小限の変更を加えるだけで、複数の配置領域を形成できる。
【００２８】
本発明の半導体集積回路装置において、複数の構成要素の各々は、複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値に応じて、複数の領域のいずれかに配置されていることが好ましい。
【００２９】
このようにすると、信号伝播遅延値に応じて、複数の構成要素が電圧別の配置領域に分けて配置されているので、半導体集積回路装置の低消費電力化をより効率的に実現できる。
【００３０】
本発明の半導体集積回路装置において、同一のパスに属する２以上の構成要素は、複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値に基づいて、複数の領域のうちの２つ以上の異なる領域に配置されていることが好ましい。
【００３１】
このようにすると、半導体集積回路装置の低消費電力化をより効率的に実現できる。
【００３２】
本発明の半導体集積回路装置において、複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値に基づいて、一のパスに属する構成要素のうちの一部の構成要素に対して供給される電圧を降圧することが許容される場合に、一のパスと他のパスとに属する構成要素は、一のパスに属するその構成要素以外の構成要素が配置されている領域よりも低い電圧が供給される領域に配置されていることが好ましい。
【００３３】
このようにすると、複数のパスに属する構成要素は遷移確率が高いので、その構成よそに低い電圧を供給することにより、半導体集積回路装置の低消費電力化をより効率的に実現できる。
【００３４】
本発明の半導体集積回路装置において、複数の領域のうちの少なくとも１つは、電源配線からの距離に応じて、更に複数の領域に分けられていることが好ましい。
【００３５】
このようにすると、１つの領域内で、更に、電圧降下に応じた複数の領域に分けているため、構成要素に供給する電圧の種類を増やすことが可能になると共に複雑な電源制御の必要がなくなるので、半導体集積回路装置の低消費電力化をより効率的に実現でき、また、電圧降下による半導体集積回路装置の性能劣化を防ぐことができる。
【００３６】
本発明の半導体集積回路装置において、電源配線からの距離は、IR-Drop効果を考慮した距離であることが好ましい。
【００３７】
本発明の半導体集積回路装置において、複数の構成要素の各々は、複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値に応じて、更に分けられた複数の領域のいずれかに配置されていることが好ましい。
【００３８】
このようにすると、信号伝播遅延値に基づいて、複数の構成要素を更に分けられた複数の領域に配置するので、半導体集積回路装置の低消費電力化をより効率的に実現できる。
【００３９】
本発明の半導体集積回路装置において、信号伝播遅延値が最大であるパスに属する構成要素は、更に分けられた複数の領域のうち、電源配線に最も近い領域に配置されていることが好ましい。
【００４０】
このようにすると、電圧降下による半導体集積回路装置の性能劣化を防ぐと共に、半導体集積回路装置の低消費電力化をより効率的に実現できる。
【００４１】
本発明の半導体集積回路装置において、更に分けられた複数の領域のうちの一の領域に構成要素が配置される条件下での信号伝播遅延値が許容される最大値未満であるパスに属する構成要素は、パスの信号伝播遅延値が許容される最大値以内に収まるように、電源配線からの距離が一の領域よりも遠い他の領域に配置されることが好ましい。
【００４２】
このようにすると、信号伝播遅延値に余裕がある構成要素を電圧降下の影響が大きい領域に配置するので、半導体集積回路装置の性能を保持したままより詳細な低消費電力化を実現できる。
【００４３】
本発明の半導体集積回路装置において、複数の構成要素の各々は、更に分けられた複数の領域は、電源配線に接続される接続素子の数に応じて、更に複数の領域に分けられているもことが好ましい。
【００４４】
このようにすると、接続素子の数に応じた抵抗の違いを利用して、半導体集積回路装置の構成要素へ供給する電源電圧を更に詳細に設定できるので、半導体集積回路装置の低消費電力化をより効率的に実現できる。
【００４５】
また、前記の課題を解決するために、本発明の半導体集積回路装置の設計方法は、複数の構成要素を含んだ回路ブロックを有する半導体集積回路装置の設計方法であって、複数の構成要素のうちの少なくとも１つに対して、他の構成要素とは異なる値の電圧を供給することを特徴とする。
【００４６】
本発明の半導体集積回路装置の設計方法によると、回路ブロック内の構成要素に他の構成要素とは異なる電圧を供給するので、半導体集積回路装置の低消費電力化設計を実現できる。
【００４７】
本発明の半導体集積回路装置の設計方法において、複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値を統計的に計算し、信号伝播遅延値に基づいて、パスの信号伝播遅延値が許容される最大値以内となる電圧のうち最小のものを、複数の構成要素に供給すべき電圧の大きさが２番目以降の大きさを有する電圧として供給することが好ましい。
【００４８】
このようにすると、統計的に計算した信号伝播遅延値をもとにして消費電力が最小となる電圧を決定できるので、一定の割合で順に降圧した電圧を供給する場合に比べ、半導体集積回路装置の低消費電力化設計をより効率的に実現できる。
【００４９】
本発明の半導体集積回路装置の設計方法において、複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値を計算し、複数の構成要素の各々に対して、信号伝播遅延値に応じた電圧を供給することが好ましい。
【００５０】
このようにすると、信号伝播遅延値に応じた電圧を各構成要素に供給するので、半導体集積回路装置の低消費電力化設計をより効率的に実現できる。
【００５１】
本発明の半導体集積回路装置の設計方法において、信号伝播遅延値に基づいて、同一のパスに属する２以上の構成要素に対して、２種類以上の値を有する電圧を供給することが好ましい。
【００５２】
このようにすると、半導体集積回路装置の低消費電力化設計をより効率的に実現できる。
【００５３】
本発明の半導体集積回路装置の設計方法において、信号伝播遅延値に基づいて、一のパスに属する構成要素のうちの一部の構成要素に対して供給される電圧を降圧することが許容される場合に、一のパスと他のパスとに属する構成要素に対して、一のパスに属するその構成要素以外の構成要素に対して供給する電圧よりも低い電圧を供給することが好ましい。
【００５４】
このようにすると、複数のパスに属する構成要素は遷移確率が高いので、その構成要素に低い電圧を供給することにより、半導体集積回路装置の低消費電力化設計をより効率的に実現できる。
【００５５】
本発明の半導体集積回路装置の設計方法において、複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値を計算し、信号伝播遅延値に基づいて、当該半導体集積回路装置内に、各々に供給される電圧の値に応じた複数の領域を設けることが好ましい。
【００５６】
このようにすると、信号伝播遅延値に基づいて、電圧別の複数の配置領域を設けるので、半導体集積回路装置の低消費電力化設計をより効率的に実現できる。
【００５７】
本発明の半導体集積回路装置の設計方法において、回路ブロックに対して互いに異なる電圧を供給する複数の電源の各々から電圧の供給を受ける構成要素の数に基づいて、複数の構成要素の各々に供給されるべき電圧の値を決定することが好ましい。
【００５８】
このようにすると、複数の構成要素を電圧別の配置領域により効果的に配置できるので、半導体集積回路装置の低消費電力化設計をより効率的に実現できる。
【００５９】
本発明の半導体集積回路装置の設計方法において、複数の構成要素の各々に接続される複数の電源配線のうち少なくとも１つの電源配線を分離することにより、各々に供給されるべき電圧の値に対応した複数の領域に分けることが好ましい。
【００６０】
このようにすると、半導体集積回路装置の設計フローを大きく変更することなく最小限の変更を加えるだけで、複数の配置領域を形成することができる。
【００６１】
本発明の半導体集積回路装置の設計方法において、信号伝播遅延値に基づいて、複数の構成要素の各々を、複数の領域のいずれかに配置することが好ましい。
【００６２】
このようにすると、信号伝播遅延値に基づいて、複数の構成要素を電圧別の配置領域に分けて配置するので、複雑な電源配線を行うことなく、半導体集積回路装置の低消費電力化設計を実現できる。
【００６３】
本発明の半導体集積回路装置の設計方法において、信号伝播遅延値に基づいて、同一のパスに属する２以上の構成要素を、複数の領域のうちの２つ以上の異なる領域に配置することが好ましい。
【００６４】
このようにすると、半導体集積回路装置の低消費電力化設計をより効率的に実現できる。
【００６５】
本発明の半導体集積回路装置の設計方法において、信号伝播遅延値に基づいて、一のパスに属する構成要素のうちの一部の構成要素に対して供給される電圧を降圧することが許容される場合に、一のパスと他のパスとに属する構成要素に対して、一のパスに属するその構成要素以外の構成要素が配置されている領域よりも低い電圧が供給される領域に配置することが好ましい。
【００６６】
このようにすると、複数のパスに属する構成要素は遷移確率が高いので、その構成要素に低い電圧を供給することにより、半導体集積回路装置の低消費電力化設計をより効率的に実現できる。
【００６７】
本発明の半導体集積回路装置の設計方法において、複数の領域のうちの少なくとも１つに、電源配線からの距離に応じて、更に複数の領域を設けることが好ましい。
【００６８】
このようにすると、１つの領域内で、更に、電圧降下を考慮した複数の領域に分けるため、供給する電圧の種類を増やすことが可能になると共に複雑な電源制御を伴うことないので、半導体集積回路装置の低消費電力化設計をより効率的に実現でき、また、電圧降下による半導体集積回路装置の性能劣化を防ぐことができる。
【００６９】
本発明の半導体集積回路装置の設計方法において、電源配線からの距離は、IR-Drop効果を考慮した距離であることが好ましい。
【００７０】
本発明の半導体集積回路装置の設計方法において、複数の構成要素の各々が属するパスに生じる所定の条件下での信号伝播遅延値を計算し、信号伝播遅延値に基づいて、複数の構成要素の各々を、更に分けられた複数の領域に配置することが好ましい。
【００７１】
このようにすると、信号伝播遅延値に基づいて、複数の構成要素を更に分けられた複数の領域に配置するので、半導体集積回路装置の低消費電力化設計をより効率的に実現できる。
【００７２】
本発明の半導体集積回路装置の設計方法において、更に分けられた複数の領域のうちの一の領域に構成要素が配置される条件下での信号伝播遅延値が許容される最大値未満であるパスに属する構成要素を、パスの信号伝播遅延値が許容される最大値以内に収まるように、電源配線からの距離が一の領域よりも遠い他の領域に配置することが好ましい。
【００７３】
このようにすると、信号伝播遅延値に余裕がある構成要素を電圧降下の影響が大きい領域に配置するので、半導体集積回路装置の性能を保持したままより詳細な低消費電力化を実現ができる。
【００７４】
本発明の半導体集積回路装置の設計方法において、信号伝播遅延値が許容される最大値未満であるパスに属する構成要素が配置される領域に供給される電圧を、構成要素が接続される電源配線の接続素子の数を変化させることにより低減することが好ましい。
【００７５】
このようにすると、電源配線に接続される接続素子の数を変化させて、信号伝播遅延値に余裕のある構成要素により低い電圧を供給するので、半導体集積回路装置の低消費電力化設計をより効率的に実現できると共に、構成要素の配置と配線を変更することなく半導体集積回路装置の低消費電力化設計を実現できる。
【発明の効果】
【００７６】
本発明の半導体集積回路装置及びその設計方法によると、回路ブロック内の構成要素に他の構成要素とは異なる電圧を供給するので、半導体集積回路装置の低消費電力化を実現できる。
【発明を実施するための最良の形態】
【００７７】
以下、本発明の各実施形態について図面を参照しながら説明する。
【００７８】
（第１の実施形態）
図１は本発明の第１の実施形態に係る半導体集積回路装置の構成例を示す図である。  図１に示した半導体集積回路装置においては、回路ブロック１Ｃと電源１１〜１４とが示されている。
【００７９】
回路ブロック１Ｃは、そのブロック１Ｃを構成する要素（以下、「構成要素」と言う）１０１ｅ〜１２０ｅを有しており、構成要素１０１ｅ〜１２０ｅには、電源１１〜電源１４から電圧ＶＤＤ１〜ＶＤＤ４のいずれかの電圧が供給されている（図上では太い実線）。尚、図１において、各構成要素１０１ｅ〜１２０ｅは、図示するように、パスで接続されている様子が示されている。尚、ここで、回路ブロックとは、例えばＡＮＤゲート、ＯＲゲートなどの構成要素を含んだ回路上のブロックである。
【００８０】
回路ブロック１Ｃに供給される電圧ＶＤＤ２〜ＶＤＤ４は、半導体集積回路装置の定格電圧ＶＤＤ１を基準とし、一定の割合で降圧された電圧、又は半導体集積回路装置の構成に基づいて降圧された電圧であり、各構成要素１０１ｅ〜１２０ｅに供給されるものである。
【００８１】
このように、回路ブロックよりも細かい単位、すなわち各構成要素毎に電源電圧を供給することにより、半導体集積回路装置の低消費電力化を実現できる。
【００８２】
図２(a)及び(b)は、第１の実施形態についてより具体的に説明するための回路ブロック２Ｃａ及び２Ｃｂをそれぞれ示す図である。尚、以降の図においても示すように、各電源から引き出されている太い実線は、電源配線を示している。
【００８３】
また、以下の説明で用いる信号伝播遅延値とは、各構成要素が属するパスの信号伝播遅延値を所定の条件下で求めておいたものである。
【００８４】
図２(a)に示した回路ブロック２Ｃａには、定格電圧ＶＤＤ１と所定の間隔で降圧された電圧ＶＤＤ２が供給されている。また、回路ブロック２Ｃａは、構成要素２０１ｅ〜２０９ｅを有している。各構成要素２０１ｅ〜２０９ｅは、図示するように、２つのパス２０ｐ又はパス２１ｐのいずれかに属している。具体的には、パス２０ｐには構成要素２０１ｅ〜２０６ｅが属しており、パス２１ｐには構成要素２０７ｅ〜２０９ｅが属している。
【００８５】
回路ブロック２Ｃａ内部において、最も大きな信号伝播遅延値を有するパス２０ｐに属する構成要素２０１ｅ〜２０６ｅには、電源１１からの電圧ＶＤＤ１が供給される。一方、許容される最大の信号伝播遅延値（後述の実施形態においても説明しているが、この値は半導体集積回路装置においてタイミング違反を発生させない最大の信号伝播遅延値のことである）からみて、パス２０ｐの信号伝播遅延値に比べて信号伝播遅延値に余裕のあるパス２１ｐに属する構成要素２０７ｅ〜２０９ｅには、電源１１からの電圧ＶＤＤ１又は電源１２からの電圧ＶＤＤ２が供給される。この場合、許容される最大の信号伝播遅延値に対して、回路ブロック２Ｃａ内における各パス（図上ではパス２１ｐ）の信号伝播遅延値の値が大きくならない範囲で、構成要素に対して電圧ＶＤＤ１又はＶＤＤ２を供給する。例えば、図２(a)では、構成要素２０９ｅには電圧ＶＤＤ１を供給し、構成要素２０７ｅ及び２０８ｅには電圧ＶＤＤ１よりも低い電圧を有する電圧ＶＤＤ２を供給する構成を示している。
【００８６】
最も大きい信号伝播遅延値を有するパス２０ｐが、半導体集積回路装置の動作速度を決定する。このため、最も大きい信号伝播遅延値を有するパス２０ｐに属する構成要素２０１ｅ〜２０６ｅには電圧ＶＤＤ１を供給すると共に、許容される最大の信号伝播遅延値からみて信号伝播遅延値に余裕のあるパス２１ｐに属する構成要素２０７ｅ〜２０８ｅには電圧ＶＤＤ１から降圧された電圧ＶＤＤ２を供給することによって、動作速度を維持したまま半導体集積回路装置の低消費電力化を実現することができる。また、許容される最大の信号伝播遅延値に比べて、パス２１ｐの信号伝播遅延値の値が大きくならないように、例えばパス２１ｐに属する構成要素２０９ｅには電圧ＶＤＤ１を供給することにより、半導体集積回路装置の性能劣化を防ぐことができる。
【００８７】
次に、図２(b)に示した回路ブロック２Ｃｂには、電圧ＶＤＤ１と電圧ＶＤＤ２が供給されている。また、回路ブロック２Ｃｂは、構成要素２１０ｅ〜２１７ｅを有している。各構成要素２１０ｅ〜２１７ｅは、図示するように、２つのパス２２ｐ又はパス２３ｐのいずれかに属している。具体的には、パス２２ｐには構成要素２１０ｅ〜２１５ｅが属しており、パス２３ｐには構成要素２１６ｅ、２１２ｅ、２１７ｅが属している。尚、構成要素２１２ｅはパス２２ｐとパス２３ｐの両方に共通の構成要素である。
【００８８】
回路ブロック２Ｃｂ内部において、最も大きな信号伝播遅延値を有するパス２２ｐにのみ属する構成要素２１０ｅ、２１１ｅ、２１３ｅ、２１４ｅ、２１５ｅには、電源１１からの電圧ＶＤＤ１が供給される。一方、許容される最大の信号伝播遅延値からみて、パス２２ｐの信号伝播遅延値に比べて信号伝播遅延値に余裕のあるパス２３ｐに属する構成要素２１６ｅ、２１２ｅ、２１７ｅには、電源１２からの電圧ＶＤＤ２が供給される。このようにして、パス２２ｐの信号伝播遅延値に基づいて、パス２２ｐに属する一部の構成要素に供給する電圧を降圧することが可能であれば、パス２２ｐとパス２３ｐとに属する構成要素２１２ｅに対して電圧ＶＤＤ２を供給する。このため、複数のパスに属する構成要素は遷移確率が高いので、その構成要素に低い電圧を供給することによって、半導体集積回路装置の低消費電力化を効率的に実現することができる。
【００８９】
（第２の実施形態）
以下に、第２の実施形態においては、回路ブロックを構成する各構成要素毎に個別の電源電圧を供給して低消費電力化を実現するための方法の１つとして、電圧毎に定めた領域（以下、配置領域という）内に各構成要素を配置させることにより実現する方法について説明する。
【００９０】
図３は第２の実施形態に係る半導体集積回路装置の構成例を示す図である。
【００９１】
図３に示すように、回路ブロック３Ｃには、配置領域３１Ｒと配置領域３２Ｒとが設けられており、電源１１から電圧ＶＤＤ１が配置領域３１Ｒに供給され、電源１２から電圧ＶＤＤ２が配置領域３２Ｒに供給されている。また、配置領域３１Ｒにはパス３４ｐに属する構成要素３０１ｅ〜３０６ｅが含まれており、配置領域３２Ｒにはパス３６ｐに属する構成要素３０７ｅ〜３０９ｅが含まれている。尚、電源１１と電源１２とは、前述の第１の実施形態で説明したものと同様である。また、以下の説明で用いる信号伝播遅延値については前述の第１の実施形態で説明した通りである。
【００９２】
回路ブロック３Ｃ内において最も大きな信号伝播遅延値を有するパス３４ｐに属する構成要素３０１ｅ〜３０６ｅを含む配置領域３１Ｒには、電源１１から電圧ＶＤＤ１を供給する。一方、許容される最大の信号伝播遅延値からみて信号伝播遅延値に余裕があるパス３６ｐに属する構成要素３０７ｅ〜３０９ｅを含む配置領域３２Ｒには、電源１２から電圧ＶＤＤ２を供給する。
【００９３】
このように、最も大きな信号伝播遅延値を有するパス３４ｐに属する構成要素３０１ｅ〜３０６ｅを含む配置領域３１Ｒには電圧ＶＤＤ１を供給し、許容される最大の信号伝播遅延値からみて信号伝播遅延値に余裕があるパス３６ｐに属する構成要素３０７ｅ〜３０９ｅを含む配置領域３２Ｒには電圧ＶＤＤ１よりも低い電圧ＶＤＤ２を供給する。これにより、半導体集積回路装置の動作速度を維持したまま低消費電力化を実現することができる。
【００９４】
図４は第２の実施形態に係る半導体集積回路装置の別の構成例を示す図である。
【００９５】
図４に示すように、回路ブロック４Ｃには、配置領域４１Ｒ、４２Ｒ、４３Ｒ、４４Ｒ、・・・及び４ｎＲが設けられており、各配置領域４１Ｒ、４２Ｒ、４３Ｒ、４４Ｒ、・・・及び４ｎＲには、それぞれ電源１１からの電圧ＶＤＤ１、電源１２からの電圧ＶＤＤ２、電源１３からの電圧ＶＤＤ３、電源１４からの電圧ＶＤＤ４、・・・及び電源ｎからの電圧ＶＤＤｎが供給されている。尚、電圧ＶＤＤ１、ＶＤＤ２、ＶＤＤ３、ＶＤＤ４、・・・及びＶＤＤｎは、定格電圧ＶＤＤ１から所定の割合で降圧された電圧である。
【００９６】
最も大きな信号伝播遅延値を有するパス４５ｐに属する構成要素４０１ｅ〜４０８ｅを含む配置領域４１Ｒには、最も高い電圧ＶＤＤ１を供給する。一方、パス４５ｐから分岐したパスに属する構成要素４０９ｅ〜４１１ｅは、許容される最大の信号伝播遅延値からみて信号伝播遅延値に余裕がある構成要素であるので、電圧ＶＤＤ１よりも低い電圧ＶＤＤ２が供給される配置領域４２Ｒに配置されている。また、最も小さい信号伝播遅延値を有するパス４ｎＰは、許容される最大の信号伝播遅延値からみてパスに生じる信号伝播遅延値には余裕があるので、パス４ｎＰに属する構成要素４２２ｅ〜４２４ｅは、最も低い電圧ＶＤＤｎが供給される配置領域４ｎＲに配置されている。
【００９７】
このように、各構成要素が属するパスの信号伝播遅延値が許容される最大の信号伝播遅延値よりも大きくならない範囲で、各パスに属する構成要素を、より低い電圧が供給される配置領域に配置している。これにより、半導体集積回路装置の低消費電力化を実現することができる。
【００９８】
また、図示するように、パス４６ｐとパス４７ｐとの両方に属する構成要素４１４ｅ及び４１５ｅが、パス４６ｐに属する他の構成要素４１２ｅ、４１３ｅ、４１６ｅ、４１７ｅ、４１８ｅが配置されている配置領域４３Ｒではなく配置領域４４Ｒに配置されているのは、前述の第１の実施形態と同様の意図である。すなわち、パス４６ｐの信号伝播遅延値に基づいて、パス４６ｐに属する構成要素４１２ｅ〜４１８ｅのうちの一部の構成要素に供給する電圧を降圧することが可能である場合に、パス４６ｐとパス４７ｐとの両方に属する構成要素４１４ｅ及び４１５ｅを電圧ＶＤＤ３よりも低い電圧ＶＤＤ４が供給される領域に配置したものである。このように、遷移確率が高い構成要素に対して低い電圧を供給することによって、半導体集積回路装置の低消費電力化をより効率的に実現することができる。
【００９９】
（第３の実施形態）
以下に、第３の実施形態においては、IR-Drop効果などによる電圧降下を考慮して低消費電力化を実現する方法について説明する。
【０１００】
図５は第３の実施形態に係る半導体集積回路装置の構成例を示す図であり、前述の第４の実施形態で説明した配置領域の一例として、配置領域内部に発生するIR-Drop効果などによる電圧降下を考慮した配置領域内部の構成図である。
【０１０１】
図５に示すように、配置領域５０Ｒの中央には電圧ＶＤＤ５１を供給する電源配線５１Ｌが配線されており、配置領域５０ＲにおいてIR-Drop効果などにより電圧降下が生じる。例えば、配置領域５０Ｒの下半分の領域を用いて説明すると、電源配線５１Ｌから最も距離が近い領域は最も高い電圧を有する領域５０ｒとなり、順に降圧された電圧を有する領域５１ｒ、５２ｒが続き、電源配線５１Ｌから最も距離が遠い領域は、最も低い電圧を有する領域５３ｒとなる。
【０１０２】
したがって、同一電源から一の電圧が供給される配置領域５０Ｒ内において、図示するように、最も大きな信号伝播遅延値を有するパス５２ｐに属する構成要素５０１ｅ〜５０６ｅについては電圧降下が最も少ない領域５０ｒに配置し、パス５２ｐから分岐したパスに属する構成要素５０７ｅ、５０８ｅは、許容される最大の信号伝播遅延値からみてそのパスに生じる信号伝播遅延値には余裕があるので、例えば、構成要素５０７ｅについては領域５２ｒに配置し、構成要素５０８ｅについては領域５３ｒに配置する。
【０１０３】
このように、同一電源から一の電圧が供給される一の配置領域内において、電圧が順に降下する場合に、パスに生じる信号伝播遅延値に基づいて、各構成要素を一の配置領域内において適切な領域に配置する。これにより、半導体集積回路装置における素子の微細化に伴う電圧降下によって生じる性能劣化を防ぐことができるので、半導体集積回路装置の低消費電力化をより効率的に実現することができる。
【０１０４】
（第４の実施形態）
以下に、第４の実施形態においては、各構成要素を配置する電圧毎に定めた配置領域を形成する具体的な方法について説明する。
【０１０５】
図６(a)及び(b)は、本発明の第４の実施形態に係る半導体集積回路装置のレイアイト例を示す図であり、複数の電源電圧を半導体集積回路装置へ供給する場合についてのレイアウト例を示している。
【０１０６】
図６(a)に示すレイアウトでは、複数の電源電圧を半導体集積回路装置に供給するために、半導体集積回路装置の周囲から電源電圧を供給する基幹電源配線６０及び６１と、基幹電源配線から半導体集積回路装置の中央部に電源電圧を供給する準基幹電源配線６２とが形成されている。基幹電源は半導体集積回路装置に供給される電源電圧の数だけ形成され、基幹電源配線６０と６１とには異なる電源電圧が供給される。
【０１０７】
また、図６(b)に示すレイアウトでは、半導体集積回路装置の周囲から電源電圧を供給する基幹電源配線６５及び６６と、基幹電源配線６５及び６６から半導体集積回路装置の中央部に電源電圧を供給する準基幹電源配線６７とが形成されている。また、半導体集積回路装置の微細製造プロセスにおけるIR-Drop効果を最小限に抑えるために、準基幹電源配線６７は配線層の上層部においてメッシュ状の電源配線を形成している。このような電源配線を行うことにより、半導体集積回路装置上におけるほぼ任意の配置領域に、半導体集積回路装置に供給されている複数の電源電圧のうちの一つを供給することが可能になる。
【０１０８】
図７(a)及び(b)は、本発明の第４の実施形態に係る半導体集積回路装置における電源配線のレイアウト例の局部を示す図であり、図７(a)は図６(b)で示したレイアウト例の局部を示す平面図であり、図７(b)は図７(a)を立体的に示した立体図である。
【０１０９】
図７(a)及び(b)に示すレイアウトでは、準基幹電源配線７０及び７１から配線接続素子７２を経由して、半導体集積回路装置の構成要素７７に接続される電源配線７３へ電源電圧が供給される。また、準基幹電源配線７０、７１はそれぞれが対応するグラウンド配線７４、７５と対になっており、グラウンド配線７４及び７５についても配線接続素子を経由して、半導体集積回路装置の構成要素７７に接続されるグラウンド配線７６に接続されている。電源配線７３とグラウンド配線７６とは半導体集積回路装置の構成要素７７を配置するための基準線にそって形成されており、半導体集積回路装置の構成要素７７は電源配線７３とグラウンド配線７６との間に配置される。
【０１１０】
図７(a)の中央に示されるように、半導体集積回路装置の構成要素に供給する電源配線を分離することにより、準基幹電源配線７０及びグラウンド配線７４によって電源電圧が供給される配置領域７Ａと、準基幹電源配線７１及びグラウンド配線７５によって電源電圧が供給される配置領域７Ｂとを形成することができる。このようにして、半導体集積回路装置のほぼ任意の位置に、異なる電源電圧が供給される配置領域を形成することができる。前記図４及び図５を用いて説明した複数の異なる電源電圧が供給される配置領域についてもこのようにして形成することができる。
【０１１１】
（第５の実施形態）
以下に、第５の実施形態においては、前述のIR-Drop効果などによる電圧降下を考慮して低消費電力化を実現する方法について更に詳細に説明する。
【０１１２】
図８(a)及び(b)は本発明の第５の実施形態に係る半導体集積回路装置のレイアウト例を示す図であり、電圧降下を考慮して低消費電力化を実現する方法について詳細に説明するための図である。
【０１１３】
図８(a)に示すレイアウトでは、準基幹電源配線８０とグラウンド配線８１とが対になって存在しており、また、配線接続素子８２及び８３を介して半導体集積回路装置の構成要素へ電源を供給するための電源供給配線８４が形成されている。IR-Drop効果により、準基幹電源配線８０における電源電圧は配線接続素子８２の点よりも配線接続素子８３の点のほうが低くなる。また、IR-Drop効果により、電源供給配線８４についても、配線接続素子８２からの距離が長くなるにつれて電源電圧が低くなる。したがって、このような電源電圧の降下分を考慮することにより、半導体集積回路装置の低消費電力化を実現することができる。
【０１１４】
また、図８(a)において、半導体集積回路装置の構成要素８５が、例えば前記図５を用いて説明したような信号伝播遅延値に余裕があるパスに属する構成要素である場合には、構成要素８５の配置を図８(b)に示す位置へ変更することにより、準基幹電源配線８０におけるIR-Drop効果と電源供給配線８６におけるIR-Drop効果とにより構成要素８５に供給される電源電圧が低減される。これにより、半導体集積回路装置の性能を劣化させることなく低消費電力化を実現することができる。
【０１１５】
図９は本発明の第５の実施形態に係る半導体集積回路装置のレイアウト例を示す図であり、電圧降下を考慮した低消費電力化を実現する他の方法を説明するための図である。
【０１１６】
図９に示すレイアウトでは、準基幹電源配線９０又はグラウンド配線９１は、配線接続素子９２及び９３を介して、半導体集積回路装置の構成要素へ電源を供給する電源供給配線９４及び９５、又は電源供給配線９６及び９７と接続されている。また、グラウンド配線９６、９７は、それぞれ電源供給配線９４、９５と対になるグラウンド配線である。電源供給配線９４は接続素子９２における３つの接続点で準基幹電源配線９０と接続されている。一方、電源供給配線９５は接続素子９３における２つの接続点で準基幹電源配線９０と接続されている。したがって、接続素子９２の抵抗と接続素子９３の抵抗との違いによって、電源供給配線９４と電源供給配線９５とにはそれぞれ異なる電源電圧が供給される。このように、接続素子における接続点の数を変更することにより、IR-Drop効果の度合いが互いに異なる配置領域９Ａ及び９Ｂを形成することができる。このため、半導体集積回路装置の構成要素へ供給する電源電圧を詳細に設定することが可能である。
【０１１７】
（第６の実施形態）
以下に、第６の実施形態においては、半導体集積回路装置の構成要素に個別の電源電圧を供給するために行う半導体集積回路装置の具体的な設計方法について説明する。
【０１１８】
図１０は、本発明の第６の実施形態に係る半導体集積回路装置の設計方法を示すフロー図である。
【０１１９】
図１０に示す半導体集積回路装置の設計方法は、半導体集積回路装置を設計する際に用いられるネットリストと半導体集積回路装置の各構成要素に関するライブラリデータとを用いて、各構成要素に供給する電源電圧を決定するための方法である。
【０１２０】
図１０に示すように、まず、ステップＳＡ１において、ネットリストと半導体集積回路装置に供給される定格電圧下における半導体集積回路装置の各構成要素の特性を記録したライブラリとを用いて、各構成要素が属するパスの信号伝播遅延値を計算すると共に計算したパスの信号伝播遅延値を更に考慮して、半導体集積回路装置におけるパスのタイミング検証を行う。ステップＳＡ１におけるタイミング検証では、半導体集積回路装置のレイアウト情報がないため精度の低い検証であるので、タイミング検証に用いる情報としてレイアウトとの差分のマージンを含めて検証を行う。
【０１２１】
次に、ステップＳＡ２において供給する電源電圧を変更するパスの選定を開始すると共に、ステップＳＡ３において電源電圧を変更すべき候補となるパスがあるか否かを判定する。すなわち、ステップＳＡ１でのタイミング検証の結果を用いて、許容される最大の伝播遅延値を超えることによるタイミング違反を起こすまでに時間的な余裕がある信号伝播遅延値を有するパス（以下、タイミングに余裕があるパスという）を選定する（ステップＳＡ２）が、その選定対象となる候補パスがある場合（ステップＳＡ３でＹＥＳ）にはステップＳＡ４に進む一方、選定対象となる候補パスがない場合（ステップＳＡ３でＮＯ）には終了する。
【０１２２】
次に、ステップＳＡ４において、電圧変更を行うべき候補パスを決定する。電圧変更を行うべき候補パスの決定において、選定対象となる候補パスが複数ある場合には、タイミングに余裕があるパスのうちで最も大きい信号伝播遅延値を有するパスを選択してもよいし、経験的に選択してもよい。
【０１２３】
次に、ステップＳＡ５において、電圧変更を行うべき構成要素の選定を行う。すなわち、ステップＳＡ４において決定したパスに属する構成要素の中から電圧変更を行うべき構成要素を選定する。構成要素の選定方法は、ステップＳＡ４において決定したパスに属する構成要素のうちで複数のパスに属する構成要素があれば、タイミングに余裕があるパスに最も多く属している構成要素を選定する。これにより、動作確立の高い構成要素の電圧を低減することができるので、半導体集積回路装置の低消費電力化を効率的に実現することができる。
【０１２４】
次に、ステップＳＡ６において、構成要素に供給される電源電圧の変更処理を行う。すなわち、ステップＳＡ５において選定した構成要素に供給する電圧として、半導体集積回路装置に供給されている電源電圧のうちで定格電圧よりもひとつ低い電源電圧が供給されるように変更する。具体的には、半導体集積回路装置に供給されている電源電圧毎に構成要素のライブラリデータを用意しておいて、供給される電源電圧は異なるが同一機能を有する構成要素についてのライブラリデータについては別の名前をつけ、ネットリスト内の構成要素の名前を変更する。これにより、選定した構成要素に供給する電源電圧として定格電圧よりもひとつ低い電源電圧を供給することができる。
【０１２５】
次に、ステップＳＡ７において、パス遅延計算を行う。すなわち、ステップＳＡ６において構成要素に対して供給する電源電圧の変更処理がなされたネットリスト及び電源電圧毎のライブラリを用いて、再びパスの信号伝播遅延値を計算する。そして、ステップＳＡ８に進んで、ステップＳＡ７において計算されたパスの信号伝播遅延値を考慮して、ステップＳＡ１での説明と同様にして、半導体集積回路装置におけるパスにタイミング違反が発生するか否かを判定する。タイミング違反が発生すると判定した場合（ステップＳＡ８においてＹＥＳ）には、供給される電源電圧を変更した構成要素に対して供給する電源電圧としてステップＳＡ６で変更する前の電源電圧に戻した後、ステップＳＡ２に戻って電圧を変更すべき他のパスの選定を開始して、以降は前述のステップを繰り返す。一方、タイミング違反が発生しないと判定した場合（ステップＳＡ８においてＮＯ）には、ステップＳＡ９に進む。
【０１２６】
次に、ステップＳＡ９において、構成要素に供給される電源電圧の変更処理を行う。すなわち、ステップＳＡ６において供給される電源電圧の変更処理が行われた構成要素に対して、ステップＳＡ６において変更された後の電源電圧よりも更に低い電源電圧が供給されるように変更する。尚、供給される電源電圧の変更処理は前記ステップＳＡ６と同様である。
【０１２７】
次に、ステップＳＡ１０において、パス遅延計算を行う。すなわち、ステップＳＡ９において構成要素に対して供給する電源電圧の変更処理が行われたので、再びパスの信号伝播遅延値を計算する。そして、ステップＳＡ１１に進んで、ステップＳＡ９において計算されたパスの信号伝播遅延値を考慮して、半導体集積回路装置におけるパスにタイミング違反が発生するか否かを判定する。タイミング違反が発生する判定した場合（ステップＳＡ１１においてＹＥＳ）には、ステップＳＡ９において供給される電源電圧を変更した構成要素に対して供給する電源電圧としてステップＳＡ９で変更する前の電源電圧に戻した後、ステップＳＡ５に戻って電圧を変更すべき他の構成要素の選定を行い、以降は前述のステップを繰り返す。一方、タイミング違反が発生しないと判定した場合（ステップＳＡ１１においてＮＯ）には、ステップＳＡ１２に進む。
【０１２８】
次に、ステップＳＡ１２において、ステップＳＡ９において変更した電源電圧が半導体集積回路装置に供給されている電源電圧のうちで最小値であるか否かを判定する。電源電圧の値が最小値であると判定した場合（ステップＳＡ１２においてＹＥＳ）には、ステップＳＡ１３に進む一方、電源電圧の値が最小値でないと判定した場合（ステップＳＡ１２においてＮＯ）には、ステップＳＡ９に戻って構成要素に供給する電源電圧として更に低い電源電圧に変更して前述のステップを繰り返す。
【０１２９】
次に、ステップＳＡ１３において、電源電圧を変更すべき候補となる他の構成要素があるか否かを判定し、他の構成要素があると判定した場合には、ステップＳＡ５に戻って前述のステップを繰り返す一方、他の構成要素がない場合には、ステップＳＡ２に戻って前述のステップを繰り返す。
【０１３０】
このように、以上のようなステップを順に行うことにより、タイミングに余裕がある全てのパスがタイミング違反を起こすことなく、それらのパスに属する構成要素の電源電圧を低減することが可能になる。また、このようなステップを順に行うことによって、各構成要素に供給される電源電圧の情報を作成することができる。これにより、半導体集積回路装置の低消費電力化を効率的に実現することができる。
【０１３１】
（第７の実施形態）
以下に、第７の実施形態においては、前述の第６の実施形態において作成した半導体集積回路装置の構成要素に対して個別に供給される電源電圧の情報（以下、電源電圧情報という）と半導体集積回路装置のネットリストとを用いて、各構成要素の具体的な配置を行う方法について説明する。
【０１３２】
図１１は本発明の第７の実施形態に係る半導体集積回路装置の設計方法を示すフロー図である。
【０１３３】
図１１に示すように、まず、ステップＳＢ１において、電圧統計情報を作成する。すなわち、半導体集積回路装置のネットリストと各構成要素の電源電圧情報とを用いて、半導体集積回路装置に供給される電源電圧毎に、それらの電源電圧が供給されている構成要素の数を計算することにより、電圧統計情報を作成する。
【０１３４】
図１２(a)は本発明の第７の実施形態に係る半導体集積回路装置に供給される複数の電源電圧に対するその各々の電源電圧を受ける構成要素数の統計図の一例である。図１２(a)に示すように、ステップＳＢ１において作成する電圧統計情報は、半導体集積回路装置に供給される電源電圧ＶＤＤ１〜ＶＤＤ５毎に、電源電圧ＶＤＤ１〜ＶＤＤ５のそれぞれが供給されている構成要素の数を統計として示すものである。また、電圧統計情報の作成については、半導体集積回路装置全体を対象として行ってもよいし、半導体集積回路装置を構成する各回路ブロックを対象として行ってもよい。
【０１３５】
次に、図１１に示すステップＳＢ２において、電源電圧毎の配置領域を決定する。すなわち、ステップＳＢ１において作成した電圧統計情報を用いて、半導体集積回路装置内に電源電圧毎の配置領域を決定する。配置領域の決定方法としては、図１２(a)に示す電圧統計情報が作成された各回路ブロック又は半導体集積回路装置全体に対して、各回路ブロック又は半導体集積回路装置全体においてそれらを構成するいずれかの辺から順に、電圧統計情報に示される統計データの割合に基づいて領域を分割してもよいし、経験則に基づいて適切な割合に領域を分割してもよい。また、ここでいう領域の分割方法は、前述の第４の実施形態において図７(a)を用いて説明したように、半導体集積回路装置の構成要素に供給する電源配線のうちいずれかの電源配線を分離することによって実現できる。
【０１３６】
図１２(b)は本発明の第７の実施形態に係る半導体集積回路装置の電源電圧毎の配置領域の一例を示す図である。図１２(b)に示すように、半導体集積回路装置１２０は回路ブロック１２０ａ〜１２０ｄを有しており、回路ブロック１２０ａでは、図１２(a)に示す電圧統計情報に基づいて、電源電圧ＶＤＤ１〜ＶＤＤ５毎に配置領域を決定している。
【０１３７】
次に、図１１に示すステップＳＢ３において、初期配置配線を行う。ステップＳＢ２において決定した電源電圧毎の配置領域情報と各構成要素の電源電圧情報とを用いて、該当する電源電圧が供給される配置領域に各構成要素を配置した後、配線を行う。この場合、半導体集積回路装置における構成要素が属するパスの信号伝播遅延値が許容される最大の信号伝播遅延値を超えないように、各構成要素の配置と配線を行う。
【０１３８】
次に、ステップＳＢ４において、ステップＳＢ３における初期配置後の半導体集積回路装置におけるパスの信号伝播遅延値を計算する。すなわち、初期配置配線後の半導体集積回路装置についてのレイアウトデータに基づいて、パスの信号伝播遅延値を計算する。そして、ステップＳＢ５に進んで、計算したパスの信号伝播遅延値を考慮して、半導体集積回路装置におけるパスにタイミング違反が発生するか否かを判定し、タイミング違反が発生すると判定した場合にはステップＳＢ６に進む一方、タイミング違反が発生しないと判定した場合には後述するステップＳＢ９に進む。尚、図１０に示したステップＳＡ１においてマージンが考慮されているので、初期配置配線によって大きなタイミング違反が生じることはない。
【０１３９】
次に、ステップＳＢ６において、インクリメント配置配線を行う。すなわち、ステップＳＢ４においてタイミング違反が発生したパスに属する構成要素に対して、電源電圧の変更も含めて配置を改善することにより、タイミング違反を低減する。
【０１４０】
次に、ステップＳＢ７において、パスの信号伝播遅延値を計算する。すなわち、ステップＳＢ６におけるインクリメント配置配線後の半導体集積回路装置におけるパスの信号伝播遅延値を計算する。そして、計算したパスの信号伝播遅延値を考慮して、半導体集積回路装置におけるパスにタイミング違反が発生するか否かを判定し、タイミング違反が発生すると判定した場合にはステップＳＢ６に移って再度インクリメント配置配線を行う処理を繰り返す一方、タイミング違反が発生しないと判定した場合にはステップＳＢ９に進む。
【０１４１】
次に、ステップＳＢ９において、IR-Drop計算を行う。すなわち、半導体集積回路装置における電源配線のレイアウト及び各構成要素の配置に基づいて、電源配線上の電圧降下を計算する。尚、IR-Drop計算は独自の方法で計算してもよいし、計算用のツールを使用して計算してもよい。
【０１４２】
次に、ステップＳＢ１０において、IR-Dropを考慮したパスの信号伝播遅延値を計算する。そして、ステップＳＢ１１において、ステップＳＢ９において計算された半導体集積回路装置におけるIR-Dropを考慮したパスの信号伝播遅延値を用いて、IR-Dropによって半導体集積回路装置におけるパスにタイミング違反が発生するか否かを判定し、タイミング違反が発生すると判定した場合にはステップＳＢ１２に進む一方、タイミング違反が発生しないと判定した場合には後述するステップＳＢ１５に進む。
【０１４３】
次に、ステップＳＢ１２において、IR-Drop対策を行う。すなわち、ステップＳＢ１０において計算したIR-Dropを考慮したパスの信号伝播遅延値に基づいてタイミング違反が発生したパスについて、そのパスに属する構成要素のうちIR-Dropの影響が最も大きい構成要素をIR-Dropの影響が少ない領域へ配置を変更する。また、IR-Dropの影響が少ない領域へ構成要素の配置を変更してもタイミング違反が改善されないパスについては、そのパスに属する構成要素のうち、電源電圧として低減された電源電圧が供給される領域に配置された構成要素があれば、その構成要素を低減された電源電圧よりも高い電源電圧が供給される領域へ配置を変更する。
【０１４４】
次に、ステップＳＢ１３において、再度パスの信号伝播遅延値を計算する。ステップ１２においてIR-Drop対策を行った半導体集積回路装置におけるパスの信号伝播遅延値を計算する。そして、ステップＳＢ１４において、ステップＳＢ１３において計算されたパスの信号伝播遅延値を考慮して、IR-Drop対策後の半導体集積回路装置におけるパスにタイミング違反が発生するか否かを判定し、タイミング違反が発生すると判定した場合にはステップＳＢ１２に戻って再度IR-Drop対策を行う一方、タイミング違反が発生しないと判定した場合にはステップＳＢ１５に進む。
【０１４５】
次に、ステップＳＢ１５においては、IR-Dropを考慮して電力の最適化を行う。すなわち、ステップＳＢ１１においてタイミング違反が発生しないと判定された場合において、タイミングに余裕があるパスについては、前述の図８(a)及び(b)を用いた説明と同様にして、パスに属する構成要素の配置をIR-Dropの影響が大きい領域へ変更することにより、構成要素に供給される電源電圧を低減する。このようにして、半導体集積回路装置の低消費電力化をより詳細に且つより効果的に実現することができる。
【０１４６】
次に、ステップＳＢ１６においては、再度パスの信号伝播遅延値を計算する。そして、ステップＳＢ１７において、ステップＳＢ１６において計算したパスの信号伝播遅延値を考慮して、ステップＳＢ１５においてIR-Dropを考慮した電力の最適化後の半導体集積回路におけるパスにタイミング違反があるか否かを判定する。この場合、タイミング違反が発生すると判定した場合にはステップＳＢ１５に戻り、IR-Dropを考慮した電力の最適化のために変更していた構成要素の配置を元に戻した後、他の構成要素の配置を変更して前述のステップを繰り返す。一方、タイミング違反が発生しないと判定した場合には一連の処理を終了する。
【０１４７】
このように、各構成要素の電源電圧情報を用いて各構成要素に対して個別の電源が供給される配置領域を決定するので、半導体集積回路装置におけるパスにタイミング違反を発生させることなく半導体集積回路装置の低消費電力化を実現することができる。また、IR-Drop対策と共にIR-Dropを考慮した電力の最適化を行うので、IR-Dropによる半導体集積回路装置の性能劣化を防ぎながらIR-Dropを考慮した半導体集積回路装置の低消費電力化を実現することができる。
【産業上の利用可能性】
【０１４８】
以上のように、本発明に係る半導体集積回路装置及びその設計方法によると、半導体集積回路装置の低消費電力化を実現できるので、高性能化及び大規模化が特に要求される移動体通信分野に用いる半導体集積回路装置に本発明を適用すると有用である。
【図面の簡単な説明】
【０１４９】
【図１】本発明の第１の実施形態に係る半導体集積回路装置の構成例を示す図である。
【図２】(a)及び(b)は本発明の第１の実施形態に係る半導体集積回路装置の構成例を示す図である。
【図３】本発明の第２の実施形態に係る半導体集積回路装置の構成例を示す図である。
【図４】本発明の第２の実施形態に係る半導体集積回路装置の構成例を示す図である。
【図５】本発明の第３の実施形態に係る半導体集積回路装置の構成例を示す図である。
【図６】(a)及び(b)は本発明の第４の実施形態に係る半導体集積回路装置の構成例を示す図である。
【図７】(a)は本発明の第４の実施形態に係る半導体集積回路装置のレイアウト例を示す平面図であり、(b)はその立体図である。
【図８】(a)及び(b)は本発明の第５の実施形態に係る半導体集積回路装置のレイアウト例を示す平面図である。
【図９】本発明の第５の実施形態に係る半導体集積回路装置のレイアウト例を示す平面図である。
【図１０】本発明の第６の実施形態に係る半導体集積回路装置の設計方法を示すフロー図である。
【図１１】本発明の第７の実施形態に係る半導体集積回路装置の設計方法を示すフロー図である。
【図１２】(a)は電圧統計情報を示す図であり、(b)は電圧毎の配置領域を示す図である。
【符号の説明】
【０１５０】
１Ｃ、２Ｃａ、２Ｃｂ、３Ｃ、４Ｃ  回路ブロック
１１〜１４  電源
ＶＤＤ１〜ＶＤＤ５、ＶＤＤ５１  電圧
１０１ｅ〜１２０ｅ、２０１ｅ〜２１７ｅ、３０１ｅ〜３０９ｅ、４０１ｅ〜４２４ｅ、５０１ｅ〜５０８ｅ  構成要素
２０ｐ〜２３ｐ、３４ｐ、３６ｐ、４５ｐ〜４７ｐ、４ｎｐ、５２ｐ  パス
３１Ｒ、３２Ｒ、４１Ｒ〜４４Ｒ、４ｎＲ、５０Ｒ、７Ａ、７Ｂ、９Ａ、９Ｂ  配置領域
５０ｒ〜５３ｒ  配置領域内の詳細な領域
５１Ｌ  電源配線
６０、６１、６５、６６、  基幹電源配線
６２、６７、７０、７１、８０、９０  準基幹電源配線
７２、８２、８３、９２、９３  配線接続素子
７３  構成要素の電源配線
７４、７５、８１、９１、９６、９７  グラウンド配線
７６  構成要素のグラウンド配線
７７、８５  構成要素
８４、８７、９４、９５  電源供給配線
【図１】
2004186671.tif 000003
【図２】
2004186671.tif 000004
【図３】
2004186671.tif 000005
【図４】
2004186671.tif 000006
【図５】
2004186671.tif 000007
【図６】
2004186671.tif 000008
【図７】
2004186671.tif 000009
【図８】
2004186671.tif 000010
【図９】
2004186671.tif 000011
【図１０】
2004186671.tif 000012
【図１１】
2004186671.tif 000013
【図１２】
2004186671.tif 000014