(57)【要約】【課題】　選択信号と次の選択信号との間に、信号のオーバラップ時間をなくすことにより、画質を向上すること。【解決手段】　複数のエレクトロルミネセンス素子を選択する複数の選択スイッチＴｘ１〜Ｔｘ３と、選択スイッチＴｘ１〜Ｔｘ３を順次駆動する選択信号ｘ１〜ｘ３を出力する選択信号発生回路と、選択信号ｘ１〜ｘ３をマスクするマスク信号−ＩＮＬ発生回路とを備え、選択信号間のオーバラップ時間をなくすようにした。【選択図】　　　　図１
2004046252.tif 000002
【特許請求の範囲】
【請求項１】
　ｎ段からなるシフトレジスタと、
　（ｎ−１）個の３入力ナンド回路とを有し、
　前記シフトレジスタの各段はインバータ、第１のクロックドインバータ及び第２のクロックドインバータを有し、前記第１のクロックドインバータ及び前記第２のクロックドインバータの出力は前記インバータに入力され、且つ前記インバータの出力は前記第２のクロックドインバータに入力されるように接続されており、
　前記シフトレジスタのｍ段目（１≦ｍ≦ｎ−１：ｍは自然数）の前記インバータの出力は、前記シフトレジスタの（ｍ＋１）段目の前記第１のクロックドインバータに入力されるように前記シフトレジスタの各段は接続され、
　前記シフトレジスタのｍ段目の前記インバータの出力及び前記シフトレジスタの（ｍ＋１）段目の前記インバータの出力は前記（ｎ−１）個のうちｍ番目の３入力ナンド回路に入力されるアクティブマトリクス表示装置の駆動回路であって、
　前記（ｎ−１）個の３入力ナンド回路にはそれぞれマスク信号が入力されることにより、前記ｍ番目の３入力ナンド回路から出力される選択信号と（ｍ＋１）番目の３入力ナンド回路から出力される選択信号とはオーバラップしないことを特徴とするアクティブマトリクス表示装置の駆動回路。
【請求項２】
　ｎ段からなるシフトレジスタと、
　（ｎ−１）個の３入力ナンド回路とを有し、
　前記シフトレジスタの各段はインバータ、第１のクロックドインバータ及び第２のクロックドインバータを有し、前記第１のクロックドインバータ及び前記第２のクロックドインバータの出力は前記インバータに入力され、且つ前記インバータの出力は前記第２のクロックドインバータに入力されるように接続されており、
　前記シフトレジスタのｍ段目（１≦ｍ≦ｎ−１：ｍは自然数）の前記インバータの出力は、前記シフトレジスタの（ｍ＋１）段目の前記第１のクロックドインバータに入力されるように前記シフトレジスタの各段は接続され、
　前記シフトレジスタのｍ段目の前記インバータの出力及び前記シフトレジスタの（ｍ＋１）段目の前記インバータの出力は前記（ｎ−１）個のうちｍ番目の３入力ナンド回路に入力されるアクティブマトリクス表示装置の駆動回路であって、
　前記（ｎ−１）個の３入力ナンド回路にはそれぞれマスク期間を有するマスク信号が入力され、
　前記シフトレジスタの各段の前記インバータの出力が、高レベルから低レベルに切り変わる時及び低レベルから高レベルに切り変わる時に合わせて、前記マスク期間は設定されていることを特徴とするアクティブマトリクス表示装置の駆動回路。
【請求項３】
　ｎ段からなるシフトレジスタと、
　（ｎ−１）個の３入力ナンド回路とを有し、
　前記シフトレジスタの各段はインバータ、第１のクロックドインバータ及び第２のクロックドインバータを有し、前記第１のクロックドインバータ及び前記第２のクロックドインバータの出力は前記インバータに入力され、且つ前記インバータの出力は前記第２のクロックドインバータに入力されるように接続されており、
　前記シフトレジスタのｍ段目（１≦ｍ≦ｎ−１：ｍは自然数）の前記インバータの出力は、前記シフトレジスタの（ｍ＋１）段目の前記第１のクロックドインバータに入力されるように前記シフトレジスタの各段は接続され、
　前記シフトレジスタのｍ段目の前記インバータの出力及び前記シフトレジスタの（ｍ＋１）段目の前記インバータの出力は前記（ｎ−１）個のうちｍ番目の３入力ナンド回路に入力されるアクティブマトリクス表示装置の駆動回路であって、
　前記（ｎ−１）個の３入力ナンド回路にはそれぞれマスク期間を有するマスク信号が入力され、
　前記シフトレジスタのｍ段目の前記インバータの出力が、高レベルから低レベルに切り変わる時及び低レベルから高レベルに切り変わる時、並びに、前記シフトレジスタの（ｍ＋１）段目の前記インバータの出力が、高レベルから低レベルに切り変わる時及び低レベルから高レベルに切り変わる時に合わせて、前記マスク期間は設定されていることを特徴とするアクティブマトリクス表示装置の駆動回路。
【請求項４】
ｎ段からなるシフトレジスタと（ｎ−１）個の３入力ナンド回路とを有する駆動回路と、前記駆動回路によって駆動される表示パネルを有するアクティブマトリクス表示装置において、
　前記シフトレジスタの各段はインバータ、第１のクロックドインバータ及び第２のクロックドインバータを有し、前記第１のクロックドインバータ及び前記第２のクロックドインバータの出力は前記インバータに入力され、且つ前記インバータの出力は前記第２のクロックドインバータに入力されるように接続されており、
　前記シフトレジスタのｍ段目（１≦ｍ≦ｎ−１：ｍは自然数）の前記インバータの出力は、前記シフトレジスタの（ｍ＋１）段目の前記第１のクロックドインバータに入力されるように前記シフトレジスタの各段は接続され、
　前記シフトレジスタのｍ段目の前記インバータの出力及び前記シフトレジスタの（ｍ＋１）段目の前記インバータの出力は前記（ｎ−１）個のうちｍ番目の３入力ナンド回路に入力され、
　前記（ｎ−１）個の３入力ナンド回路にはそれぞれマスク信号が入力されることにより、前記ｍ番目の３入力ナンド回路から出力される選択信号と（ｍ＋１）番目の３入力ナンド回路から出力される選択信号とはオーバラップせず、
　前記（ｎ−１）個の３入力ナンド回路から出力される選択信号は、それぞれ画像データ信号をサンプリングする選択スイッチに入力されることを特徴とするアクティブマトリクス表示装置。
【請求項５】
ｎ段からなるシフトレジスタと（ｎ−１）個の３入力ナンド回路とを有する駆動回路と、前記駆動回路によって駆動される表示パネルを有するアクティブマトリクス表示装置において、
　前記シフトレジスタの各段はインバータ、第１のクロックドインバータ及び第２のクロックドインバータを有し、前記第１のクロックドインバータ及び前記第２のクロックドインバータの出力は前記インバータに入力され、且つ前記インバータの出力は前記第２のクロックドインバータに入力されるように接続されており、
　前記シフトレジスタのｍ段目（１≦ｍ≦ｎ−１：ｍは自然数）の前記インバータの出力は、前記シフトレジスタの（ｍ＋１）段目の前記第１のクロックドインバータに入力されるように前記シフトレジスタの各段は接続され、
　前記シフトレジスタのｍ段目の前記インバータの出力及び前記シフトレジスタの（ｍ＋１）段目の前記インバータの出力は前記（ｎ−１）個のうちｍ番目の３入力ナンド回路に入力され、
　前記（ｎ−１）個の３入力ナンド回路にはそれぞれマスク期間を有するマスク信号が入力され、
　前記シフトレジスタの各段の前記インバータの出力が、高レベルから低レベルに切り変わる時及び低レベルから高レベルに切り変わる時に合わせて、前記マスク期間は設定され、前記（ｎ−１）個の３入力ナンド回路から出力される選択信号は、それぞれ画像データ信号をサンプリングする選択スイッチに入力されることを特徴とするアクティブマトリクス表示装置。
【請求項６】
ｎ段からなるシフトレジスタと（ｎ−１）個の３入力ナンド回路とを有する駆動回路と、前記駆動回路によって駆動される表示パネルを有するアクティブマトリクス表示装置において、
　前記シフトレジスタの各段はインバータ、第１のクロックドインバータ及び第２のクロックドインバータからなり、前記第１のクロックドインバータ及び前記第２のクロックドインバータの出力は前記インバータに入力され、且つ前記インバータの出力は前記第２のクロックドインバータに入力されるように接続されており、
　前記シフトレジスタのｍ段目（１≦ｍ≦ｎ−１：ｍは自然数）の前記インバータの出力は、前記シフトレジスタの（ｍ＋１）段目の前記第１のクロックドインバータに入力されるように前記シフトレジスタの各段は接続され、
　前記シフトレジスタのｍ段目の前記インバータの出力及び前記シフトレジスタの（ｍ＋１）段目の前記インバータの出力は前記（ｎ−１）個のうちｍ番目の３入力ナンド回路に入力され、
　前記（ｎ−１）個の３入力ナンド回路にはそれぞれマスク期間を有するマスク信号が入力され、
　前記シフトレジスタのｍ段目の前記インバータの出力が、高レベルから低レベルに切り変わる時及び低レベルから高レベルに切り変わる時、並びに、前記シフトレジスタの（ｍ＋１）段目の前記インバータの出力が、高レベルから低レベルに切り変わる時及び低レベルから高レベルに切り変わる時に合わせて、前記マスク期間は設定され、
　前記（ｎ−１）個の３入力ナンド回路から出力される選択信号は、それぞれ画像データ信号をサンプリングする選択スイッチに入力されることを特徴とするアクティブマトリクス表示装置。
【請求項７】
　請求項４乃至請求項６のいずれか一において、前記表示パネルを構成する各画素は、
　ゲート信号線及びソース信号線に接続するトランジスタと、
　前記トランジスタのソースまたはドレインの一方とゲートが接続するドライブトランジスタと、
　前記ドライブトランジスタのソースまたはドレインの一方と接続するＥＬ電源線と、
　前記ドライブトランジスタのソースまたはドレインの他方と接続するＥＬ素子と、
　を有することを特徴とするアクティブマトリクス表示装置。
【請求項８】
　請求項４乃至請求項７のいずれか一において、前記表示パネル及び前記駆動回路は同一基板上に形成されていることを特徴とするアクティブマトリクス表示装置。
【請求項９】
　請求項４乃至請求項８のいずれか一において、前記マスク信号はマスク発生回路より出力されることを特徴とするアクティブマトリクス表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、薄膜トランジスタ（以下、ＴＦＴという）を用いてエレクトロルミネセンス（以下、ＥＬという）素子を駆動するアクティブマトリクス表示装置及びその駆動回路に関する。
【背景技術】
【０００２】
　図４〜図６は従来例を示した図である。以下、図面に基づいて従来例を説明する。
【０００３】
　図４（ａ）は、パネルブロック図であり、ディスプレイ（表示）パネル１０には、ディスプレイ画面１１、Ｘ軸のシフトレジスタ１２、Ｙ軸のシフトレジスタ１３が設けてある。
【０００４】
　ディスプレイ画面１１には、ＥＬ電源が供給されており、またＸ軸のシフトレジスタ１２には、シフトレジスタ電源の供給とＸ軸同期信号の入力が行われる。さらにＹ軸のシフトレジスタ１３には、シフトレジスタ電源の供給とＹ軸同期信号の入力が行われる。また、Ｘ軸のシフトレジスタ１２の出力部に画像データ信号の出力が設けてある。
【０００５】
　図４（ｂ）は、図４（ａ）のＡ部の拡大説明図であり、ディスプレイ画面１１の１画素（点線の四角で示す）は、トランジスタが２個、コンデンサが１個、ＥＬ素子が１個より構成されている。
【０００６】
　この１画素の発光動作は、例えば、Ｙ軸のシフトレジスタ１３で選択信号ｙ１の出力があり、またＸ軸のシフトレジスタ１２で選択信号ｘ１の出力があった場合、トランジスタＴｙ１１とトランジスタＴｘ１がオンとなる。
【０００７】
　このため、画像データ信号−ＶＬは、ドライブトランジスタＭ１１のゲートに入力される。これにより、このゲート電圧に応じた電流がＥＬ電源からドライブトランジスタＭ１１のドレイン、ソース間に流れ、ＥＬ素子ＥＬ１１が発光する。
【０００８】
　次のタイミングでは、Ｘ軸のシフトレジスタ１２は、選択信号ｘ１の出力をオフとし、選択信号ｘ２を出力することになるが、ドライブトランジスタＭ１１のゲート電圧は、コンデンサｃ１１で保持されるため、次にこの画素が選択されるまでＥＬ素子ＥＬ１１の前記発光は、持続することになる。
【０００９】
　図５は、従来例のＸ軸シフトレジスタの説明図である。図５において、ナンド回路２１と２２は波形整形回路であり、逆位相のクロック−ＣＬと低レベル（「Ｌ」）のスタートパルス（Ｘ軸同期信号）−ＳＰが入力される。また、クロックドインバータ２６〜３２とインバータ３３〜３７はシフトレジスタである。さらに、インバータ３８〜４３とナンド回路４４〜４６は、選択信号ｘ１〜ｘ３を出力する論理回路である。
【００１０】
　クロックＣＬと逆位相クロック−ＣＬは、一方が高レベル（「Ｈ」）の時他方が低レベル（「Ｌ」）になる。
【００１１】
　クロックドインバータは、クロックＣＬ入力が「Ｌ」で逆位相クロック−ＣＬ入力が「Ｈ」のときアクティブ状態となり、インバータとして動作し、また逆に、クロックＣＬ入力が「Ｈ」で逆位相クロック−ＣＬ入力が「Ｌ」のときハイインピーダンス状態となるものである。
【００１２】
　例えば、クロックドインバータ２６とクロックドインバータ２９とは、クロックＣＬ入力と逆位相クロック入力−ＣＬとが逆に接続されている。このため、クロックドインバータ２６がアクティブ状態の時、クロックドインバータ２９はハイインピーダンス状態となる。
【００１３】
　図６は、従来例の波形説明図であり、以下、図５のＸ軸のシフトレジスタの動作を図６の各点の波形に基づいて説明する。
【００１４】
　（１）波形整形回路の出力であるＡ点の電位は、スタートパルス−ＳＰ（「Ｌ」）がない時「Ｈ」である。この時、「Ｌ」のスタートパルス−ＳＰが入力されると、Ａ点は「Ｌ」となる（図６、Ａ参照）。
【００１５】
　（２）Ｂ点は、Ａ点が「Ｌ」になる時、クロックドインバータ２６はアクティブ状態となるので、「Ｈ」となり、次にクロックドインバータ２６がハイインピーダンス状態となる時、クロックドインバータ２９がアクティブ状態となるので、前記Ｂ点の「Ｈ」がクロックドインバータ２９のアクティブ期間だけ保持される（図６、Ｂ参照）。
【００１６】
　（３）Ｃ点は、インバータ３３によりＢ点と逆位相の波形となる（図６、Ｃ参照）。
【００１７】
　（４）Ｄ点は、クロックドインバータ２９と同時にアクティブ状態となるクロックドインバータ２７と、インバータ３４とクロックドインバータ３０による保持回路によりＢ点より半クロックサイクル遅れた波形となる。
【００１８】
　（５）Ｅ点は、インバータ３４によりＤ点と逆位相の波形となり、Ｃ点の波形より半クロックサイクル遅れた波形となる（図６、Ｅ参照）。
【００１９】
　（６）Ｆ点は、クロックドインバータ３０と同時にアクティブ状態となるクロックドインバータ２８と、インバータ３５とクロックドインバータ３１による保持回路によりＤ点より半クロックサイクル遅れた波形となる。
【００２０】
　（７）Ｇ点は、インバータ３５によりＦ点と逆位相の波形となり、Ｅ点の波形より半クロックサイクル遅れた波形となる（図６、Ｇ参照）。
【００２１】
　（８）Ｈ点は、インバータ３８によりＣ点の反転信号となる（図６、Ｈ参照）。Ｉ点は、インバータ３９によりＥ点の反転信号となる（図６、Ｉ参照）。また、Ｊ点は、インバータ４０によりＧ点の反転信号となる（図６、Ｊ参照）。
【００２２】
　（９）Ｋ点は、ナンド回路４４の出力であり、ナンド回路４４の２つの入力にはＨ点とＥ点の信号が入力される。Ｌ点は、ナンド回路４５の出力であり、ナンド回路４５の２つの入力にはＩ点とＧ点の信号が入力される。また、Ｍ点は、ナンド回路４６の出力であり、ナンド回路４６の２つの入力にはＪ点とインバータ（図示せず）からの信号が入力される。
【００２３】
　（１０）選択信号ｘ１は、インバータ４１によりＫ点の反転信号となり（図６、ｘ１参照）、この選択信号ｘ１は、Ｎチャネルの電界効果トランジスタＴｘ１のゲートに入力される。このため、選択信号ｘ１が「Ｈ」となるとトランジスタＴｘ１がオンとなり、そのドレイン、ソース間が導通する。
【００２４】
　（１１）選択信号ｘ２は、インバータ４２によりＬ点の反転信号となり（図６、ｘ２参照）、この選択信号ｘ２は、Ｎチャネルの電界効果トランジスタＴｘ２のゲートに入力される。このため、選択信号ｘ２が「Ｈ」となるとトランジスタＴｘ２がオンとなる。
【００２５】
　（１２）選択信号ｘ３は、インバータ４３によりＭ点の反転信号となり（図６、ｘ３参照）、この選択信号ｘ３は、Ｎチャネルの電界効果トランジスタＴｘ３のゲートに入力される。このため、選択信号ｘ３が「Ｈ」となるとトランジスタＴｘ３がオンとなる。
【００２６】
　このようにして、選択信号ｘ１、ｘ２、ｘ３、・・・と順に、半クロックサイクルシフトとした信号が得られる。この選択信号ｘ１〜ｘ３の実線の波形は、理想波形であり、現実に選択スイッチであるトランジスタＴｘ１〜Ｔｘ３のゲートに印加される波形は、回路の容量や抵抗のため点線のように、波形の立上がりと立下がりに時間ΔＴが必要となる。
【発明の開示】
【発明が解決しようとする課題】
【００２７】
　上記のような従来のものにおいては、次のような課題があった。
【００２８】
　選択信号ｘ１〜ｘ３の現実の波形（図６の点線）は、立上がりと立下がりに、その回路によって決まる時間ΔＴが必要となる。このため、この時間ΔＴの期間では、例えば選択信号ｘ１と次の選択信号ｘ２の出力がオーバラップする。これにより、この期間で、選択スイッチであるトランジスタＴｘ１とトランジスタＴｘ２が同時にオンとなり、コンデンサｃ１１の画像データ信号−ＶＬが隣りの画素のコンデンサｃ２１に入り込むことになる。このため、ＥＬ表示装置の画質が悪くなることがあった。
【００２９】
　本発明は、選択信号と次の選択信号との間にマスク期間を設け、選択信号間のオーバラップをなくすことにより、ＥＬ表示装置の画質を向上することを目的とする。
【課題を解決するための手段】
【００３０】
　本発明は、上記の課題を解決するため次のように構成した。
【００３１】
　図１は、本発明の実施の形態の説明図であり、Ｘ軸シフトレジスタである選択信号発生回路構成を示す。図１において、ナンド回路２１と２２は、波形整形回路であり、逆位相のクロック−ＣＬと「Ｌ」のスタートパルス−ＳＰが入力される。また、クロックドインバータ２６〜３２とインバータ３３〜３７は、シフトレジスタである。さらに、インバータ３８〜４３と３入力ナンド回路２３〜２５は、Ｘ軸の選択信号ｘ１〜ｘ３を出力する論理回路である。マスク信号発生回路からのマスク信号−ＩＮＬは、３入力ナンド回路２３〜２５の１つの入力に接続され、画像データ信号−ＶＬは、Ｘ軸の選択スイッチであるトランジスタＴｘ１〜Ｔｘ３に接続されている。
【００３２】
　上記構成に基づく作用を説明する。
【００３３】
　Ｘ軸の選択信号ｘ１は、シフトレジスタのインバータ３３からの出力をインバータ３８で反転した出力と、シフトレジスタのインバータ３４の出力と、マスク信号−ＩＮＬとを３入力ナンド回路２３に入力し、この３入力ナンド回路２３の出力をインバータ４１で反転したものである。
【００３４】
　選択信号ｘ２は、インバータ３４からの出力をインバータ３９で反転した出力と、インバータ３５の出力と、マスク信号−ＩＮＬとを３入力ナンド回路２４に入力し、この３入力ナンド回路２４の出力をインバータ４２で反転したものである。
【００３５】
　同様に選択信号ｘ３は、３入力ナンド回路２５からの出力をインバータ４３で反転したものである。
【００３６】
　このマスク信号−ＩＮＬのマスク期間は、従来例（図６参照）の選択信号ｘ１と次の選択信号ｘ２のオーバラップ期間ΔＴ以上とする。
【００３７】
　このように、選択信号と次の選択信号が同時に出力されるオーバラップをなくすことによりＥＬ表示装置の画質を向上することができる。
【発明の効果】
【００３８】
　以上のように本発明によれば、選択スイッチであるトランジスタＴｘ１〜Ｔｘ３を順次駆動する選択信号のオーバラップ時間をなくすマスク手段を設けたため、ある画素の画像データ信号が他の画素の画像データ信号に入り込むことがなく、ＥＬ表示装置の画質の向上を図ることができる。
【発明を実施するための最良の形態】
【００３９】
　以下、本発明の実施の形態を図面に基づいて説明する。
【００４０】
　図１〜図３は、本発明の実施の形態を示した図であり、図４〜図６と同じものは同じ符号で示してある。
【００４１】
　図１は本発明の実施の形態の説明図であり、Ｘ軸のシフトレジスタの回路構成を示す。図１において、ナンド回路２１と２２は、波形整形回路であり、逆位相のクロック−ＣＬと「Ｌ」のスタートパルス−ＳＰが入力される。また、クロックドインバータ２６〜３２とインバータ３３〜３７は、シフトレジスタである。これらの波形整形回路とシフトレジスタは、図５の従来例と同じものである。
【００４２】
　インバータ３８〜４３と３入力ナンド回路２３〜２５は、Ｘ軸の選択信号ｘ１〜ｘ３を出力する論理回路である。
【００４３】
　３入力ナンド回路２３の第１入力にはインバータ３８によりＣ点の反転信号であるＨ点の信号が入力され、第２入力にはＥ点の信号が入力され、第３入力には、マスク信号−ＩＮＬが入力される。この３入力ナンド回路２３の出力であるＫ点の信号をインバータ４１で反転したものが選択信号ｘ１となる。
【００４４】
　３入力ナンド回路２４の第１入力にはインバータ３９によりＥ点の反転信号であるＩ点の信号が入力され、第２入力にはＧ点の信号が入力され、第３入力にはマスク信号−ＩＮＬが入力される。この３入力ナンド回路２４の出力であるＬ点の信号をインバータ４２で反転したものが選択信号ｘ２となる。
【００４５】
　３入力ナンド回路２５の第１入力にはインバータ４０によりＧ点の反転信号であるＪ点の信号が入力され、第２入力にはシフトレジスタのインバータ（図示せず）からの信号が入力され、第３入力にはマスク信号−ＩＮＬが入力される。この３入力ナンド回路２５の出力であるＭ点の信号をインバータ４２で反転したものが選択信号ｘ３となる。
【００４６】
　このようにして、Ｘ軸のシフトパルスである選択信号ｘ１、ｘ２、ｘ３・・・を得ることができる。
【００４７】
　図２は実施の形態における波形説明図であり、３入力ナンド回路２３の第１入力に入力されるＨ点の波形は、シフトレジスタのＣ点の反転波形であり、１クロックサイクル分「Ｈ」となる。３入力ナンド回路２３の第２入力に入力されるＥ点の波形は、Ｃ点の波形より半クロックサイクル遅れた波形である。また、３入力ナンド回路２３の第３入力にはマスク信号−ＩＮＬが入力される。このマスク信号のマスク期間ＭＫは、選択信号ｘ１と次の選択信号ｘ２の立下がりと立上がりがオーバラップしない程度の期間とする。
【００４８】
　この３入力ナンド回路２３の出力であるＫ点の波形は、クロック波形ＣＬよりマスク期間ＭＫだけ「Ｌ」の期間が少なくなる。このＫ点の反転信号が選択信号ｘ１となる。
【００４９】
　以下、同様に選択信号ｘ２、ｘ３もマスク信号−ＩＮＬのマスク期間ＭＫだけ幅の短いパルスとなる。
【００５０】
　このように、選択信号と選択信号との間に「Ｈ」のパルスのないマスク期間を設け、選択スイッチであるトランジスタＴｘ1 と次のトランジスタＴｘ２が同時にオンとなることを防止することができる。
【００５１】
　図３はマスク信号の説明図であり、図３（ａ）はマスク信号発生回路の説明図である。図３（ａ）において、発生器（図示せず）より発生した８倍クロックを８分周回路１と、順次回路２に入力する。
【００５２】
　８分周回路１は、入力クロック（８倍クロック）の４クロックパルスを計数して「Ｈ」、次の４クロックパルスを計数して「Ｌ」、・・・と４パルス毎に出力を「Ｈ」、「Ｌ」とするものである。これにより８倍のパルス幅である標準のクロックＣＬが得られる。
【００５３】
　順次回路２は、入力クロックを３クロックサイクル計数として、１クロックサイクル分「Ｌ」とする繰り返し波形を出力するものである。これにより、マスク信号−ＩＮＬが得られる。
【００５４】
　図３（ｂ）は、波形説明図であり、上記８倍クロックと、８分周出力であるクロックＣＬと、マスク信号−ＩＮＬの波形を示す。この場合マスク信号−ＩＮＬのマスク期間ＭＫは、半クロックサイクルの２５％となる。このマスク期間は、これに限らず選択信号のオーバラップ期間ΔＴ等により適宜変更することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態の説明図である。
【図２】実施の形態における波形説明図である。
【図３】実施の形態におけるマスク信号の説明図である。
【図４】従来例の説明図である。
【図５】従来例のＸ軸シフトレジスタの説明図である。
【図６】従来例の波形説明図である。
【符号の説明】
【００５６】
　２１〜２２　ナンド回路
　２３〜２５　３入力ナンド回路
　２６〜３２　クロックドインバータ
　３３〜４３　インバータ
　Ｔｘ１〜Ｔｘ３　トランジスタ（選択スイッチ）
　ｘ１〜ｘ３　選択信号
　−ＩＮＬ　マスク信号
　−ＶＬ　画像データ信号
【図１】
2004046252.tif 000003
【図２】
2004046252.tif 000004
【図３】
2004046252.tif 000005
【図４】
2004046252.tif 000006
【図５】
2004046252.tif 000007
【図６】
2004046252.tif 000008