(57)【要約】【課題】　発光素子の劣化を抑えて信頼性を向上させることができる、発光装置の駆動におけるデューティー比の決定方法及び該デューティー比を用いた駆動方法を課題とする。【解決手段】　アナログビデオ信号で表示を行う発光装置のデューティー比の決定方法であって、１フレーム期間に発光素子に流れる総電気量を特定の値に定めたときの、電流密度に値するＸ時間後の輝度の特性と、デューティー比に対するＸ時間後の輝度の特性とを積算することで得られる特性において、最大値の０．８倍を超える程度の輝度が得られるデューティー比の範囲を最適な範囲とすることを特徴とする。【選択図】　図４
2004046218.tif 000002
【特許請求の範囲】
【請求項１】
　発光素子を有する発光装置の駆動方法であって、
　前記発光素子の輝度をアナログのビデオ信号で制御し、
　２０％より高くかつ５０％未満の範囲内のデューティー比で駆動することを特徴とする発光装置の駆動方法。
【請求項２】
　発光素子を有する発光装置の駆動方法であって、
　前記発光素子の輝度をアナログのビデオ信号で制御し、
　１フレーム期間に１画素の発光素子に供給される総電気量を一定にした時に、異なるデューティー比に対するＸ時間後の輝度において、該Ｘ時間後の輝度の最大値に対し０．８倍を超える輝度が得られる範囲内のデューティー比で駆動することを特徴とする発光装置の駆動方法。
【請求項３】
　発光素子を有する発光装置の駆動方法であって、
　前記発光素子の輝度をアナログのビデオ信号で制御し、
　１フレーム期間に１画素の発光素子に供給される総電気量を一定にした時の、異なるデューティー比に対するＸ時間後の輝度において、該Ｘ時間後の輝度の最大値に対し０．８倍を超える輝度が得られる範囲内のデューティー比で駆動し、
　前記定められた範囲内のデューティー比は、前記発光素子において、前記陽極と陰極に同じ電圧が印加されているか、もしくは逆方向バイアスの電圧が印加されている期間の、１フレーム期間に占める割合を変えることで制御されることを特徴とする発光装置の駆動方法。
【請求項４】
　発光素子を有する発光装置の駆動におけるデューティー比の決定方法であって、
　前記発光素子の輝度はアナログのビデオ信号で制御しており、
　１フレーム期間に前記発光素子に供給される総電気量を一定にした時に、異なるデューティー比に対するＸ時間後の輝度の特性から、該Ｘ時間後の輝度の最大値に対し０．８倍を超える輝度が得られるデューティー比の範囲を求め、
　該範囲内にデューティー比が納まるように、１フレーム期間における前記発光素子に前記アナログのビデオ信号に応じた電流が供給される期間を定めることを特徴とするデューティー比の決定方法。
【請求項５】
　発光素子を有する発光装置の駆動におけるデューティー比の決定方法であって、
　前記発光素子の輝度はアナログのビデオ信号で制御しており、
　前記発光素子のフレーム周波数と、１フレーム期間に前記発光素子に流れる総電気量を一定にし、
　一定のデューティー比のもとにおける、前記発光素子の電流密度に対するＸ時間後の輝度の特性と、一定の電流密度のもとにおける、前記発光素子の異なるデューティー比に対するＸ時間後の輝度の特性と、を積算することで、前記総電気量が一定のときにおける異なるデューティー比に対するＸ時間後の輝度の特性を得て、
　前記得た特性から、前記Ｘ時間後の輝度の最大値の０．８倍を超える輝度が得られるデューティー比の範囲を求め、
　該範囲内にデューティー比が納まるように、１フレーム期間における前記発光素子に前記アナログのビデオ信号に応じた電流が供給される期間を定めることを特徴とするデューティー比の決定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、電流を発光素子に供給するための手段と発光素子とが、複数の各画素に備えられた発光装置における、デューティー比の決定方法及び該デューティー比を用いた駆動方法に関するものである。なお発光装置とは、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【背景技術】
【０００２】
　アクティブマトリクス型の発光装置では、各画素に書き込まれるビデオ信号により階調が制御される。以下、アナログのビデオ信号（アナログビデオ信号と呼ぶ）を用いた発光装置の駆動方法について説明する。
【０００３】
　フレーム周波数がｋの場合を例に挙げて説明する。図１２に示すように、フレーム周波数がｋの場合、１秒間にｋ個のフレーム期間が設けられる。なおフレーム期間とは、ビデオ信号が全画素に書き込まれ、１画面分の表示が行われる期間に相当する。
【０００４】
　各フレーム期間において、各画素にアナログビデオ信号が書き込まれると、該アナログビデオ信号が有する画像情報に従って各画素の発光素子の輝度が制御されることで、階調が表示される。なお、画素へのアナログビデオ信号の書き込みは、各画素毎に順に行なう点順次と呼ばれる形式と、各行の画素毎に行なう線順次と呼ばれる形式とがある。いずれの形式においても、全ての画素にアナログビデオ信号が書き込まれるまでの期間が、書き込み期間Ｔａに相当する。
【０００５】
　そして、アナログビデオ信号の書き込みが終了した後は、保持期間Ｔｓが開始され、当該フレーム期間が終了するまで各画素において発光素子の輝度が保たれる。
【０００６】
　上記駆動方法を用いた場合、書き込み期間Ｔａ及び保持期間Ｔｓのいずれの期間においても画素が表示を行なうことになるので、アナログビデオ信号が有する画像情報によっては、常に画素が点灯した状態、言い換えると画素の発光素子が発光した状態、となる。なお、実際に表示を行なう期間を表示期間と呼ぶ。図１２に示した駆動方法の場合、書き込み期間Ｔａと保持期間Ｔｓとを合わせた期間が表示期間に相当する。
【０００７】
　なお、図１２では１フレーム期間を書き込み期間Ｔａと保持期間Ｔｓとに分けているが、保持期間Ｔｓを設けずに、書き込み期間Ｔａのみとしても良い。つまり、各画素にアナログビデオ信号が書き込まれたあと、即座に次のフレーム期間が開始され、再び各画素へのアナログビデオ信号の書き込みが開始されることになる。この場合においても、アナログビデオ信号が有する画像情報によっては、常に画素が点灯した状態となる。よって、この駆動方法の場合、書き込み期間Ｔａがそのまま表示期間に相当する。
【０００８】
　また、図１２では書き込み期間Ｔａと保持期間Ｔｓの両方において表示を行っているが、書き込み期間Ｔａにおいて表示を行なわずに、保持期間Ｔｓにおいてのみ表示を行なうようにしても良い。この場合、アナログビデオ信号の有する画像情報に関わらず、書き込み期間において全画素を消灯、言い換えると全画素の発光素子を発光させない状態とする。そして、保持期間においてアナログビデオ信号に従い発光素子の輝度を制御するようにする。よって、この駆動方法の場合、保持期間Ｔｓのみがそのまま表示期間に相当する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
　ところで、発光装置を実用化する上で問題となっているのが、電界発光層の劣化による発光素子の寿命の短さであった。図１３に、発光素子に流れる電流に対する輝度の時間変化を示す。図１３に示すように、時間の経過と共に電界発光材料が劣化すると、流れる電流に対して発光素子の輝度が低くなる。
【００１０】
　電界発光材料の劣化は、水分、酸素、光、熱によって促進される。具体的には、発光装置を駆動するデバイスの構造、電界発光材料の特性、電極の材料、作製工程における条件、発光装置の駆動方法等により、その劣化の速度が左右される。
【００１１】
　特に発光素子に流れる電流の量が増えれば増えるほど、発光素子の劣化が早く進む。発光素子が劣化すると、電界発光層にかかる電圧が一定であっても発光素子の輝度は低下し、表示する画像が不鮮明になる。
【００１２】
　本発明は上述した問題に鑑み、発光素子の劣化を抑えて一定の輝度が得られるような、信頼性の向上を課題とする。
【課題を解決するための手段】
【００１３】
　本発明者らは、各画素が表示を行なう表示期間の、１フレーム期間における存在比（デューティー比）によって、発光装置の信頼性に差が生じることを見出し、同時に、高い信頼性を確保するのに最適なデューティー比の算出のし方を見出した。
【００１４】
　図１に、発光初期を１００％としたときの、時間経過における見た目の輝度の実測値（規格化輝度）の変化量を、デューティー比ごとに示す。なお、デューティー比１００％における画面の輝度は１０００ｃｄである。そして、全てのデューティー比において、発光初期の見た目の輝度を全て同じとした。すなわち、全てのデューティー比において、１フレーム期間に発光素子に流れる電流の総和（総電気量）は、全て等しいと見なすことができる。
【００１５】
　なお本明細書において発光素子（ＯＬＥＤ：Organic Light Emitting Diode）は、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる電界発光材料を含む層（以下、電界発光層と記す）と、陽極層と、陰極層とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に有機化合物を含んでいる場合もあれば、無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【００１６】
　各デューティー比において、発光の初期段階に規格化輝度が１００％より大きくなっているが、その後、時間の経過と共に発光素子が劣化し、規格化輝度が低下しているのが図１からわかる。最も輝度の低下が著しいのはデューティー比２．６６％の場合であり、その次に１００％、７２．６％と続き、最も規格化輝度の低下が小さいのがデューティー比３６％の場合である。
【００１７】
　図１に示したデータを用い、異なるデューティー比に対する規格化輝度の値を、経過時間毎に示したデータを、図２に示す。ここではグラフを見やすくするため、図１に示したデータのうち、特に２時後、２０時間後、４４．３時間後、６８．５時間後、９５．５時間後のデータを代表的に示す。
【００１８】
　図２に示すように、デューティー比３６％の場合が最も規格化輝度の低下が小さく、高い輝度を保っており、デューティー比が７２．６％、１００％と大きすぎても、逆に２．６６％と小さすぎても、信頼性が劣っているのがわかる。このことから、高い信頼性が得られる最適なデューティー比が、この場合３６％前後の範囲に存在すると考えられる。
【００１９】
　本発明者らは、信頼性の高い最適なデューティー比が存在する理由として、デューティー比の最適な範囲を間に挟んで、２つの現象が生じているためではないかと考えた。
【００２０】
　デューティー比が最適な範囲よりも小さい場合について考察する。
【００２１】
　画面における見た目の輝度を一定に保つためには、１フレーム期間に発光素子に流れる総電気量を、デューティー比によらず、常に一定に保つ必要がある。そのため図３（Ａ）に示すようにデューティー比が小さくなって、表示期間が短くなると、単位面積あたり単位時間に通過する電気量、所謂、電流密度が大きくなる。
【００２２】
　図４（Ａ）に、デューティー比を一定にしたときの、電流密度とＸ時間後の輝度の関係を示す。図４（Ａ）に示すように、発光素子の輝度は、電流密度が大きくなるにつれて低下する。これは電流密度が大きくなるほど、発光素子に流れる総電気量が増えるためと考えられる。しかし図４（Ａ）から分かるように、電流密度がある一定の大きさを超えると、発光素子の輝度は急峻なカーブを描いて低下している。これは総電気量の増加のみでは説明がつかない。本発明者らは上記現象から、総電気量を一定に保っていても、電流密度がある一定の値よりも大きくなりすぎると、発光素子の劣化が促進され、輝度が低下するのではないかと考えた。よって、画面における見た目の輝度を一定に保ちつつ、デューティー比を小さくしすぎると、電流密度が大きくなるため、発光素子の輝度の低下が大きくなるのではないかと考えられる。
【００２３】
　次に、デューティー比が最適な範囲よりも大きい場合について考察する。
【００２４】
　画面における見た目の輝度を一定に保つために１フレーム期間の総電気量を固定したとき、デューティー比が大きくなると、図３（Ｂ）に示すように電流密度が小さくなり、替わりに表示期間が長くなる。
【００２５】
　図４（Ｂ）に、電流密度を一定にしたときの、デューティー比とＸ時間後の輝度の関係を示す。図４（Ｂ）に示すように、発光素子の輝度は、デューティー比が大きくなるにつれて低下する。これはデューティー比が大きくなるほど、発光素子に流れる総電気量が増えるためと考えられる。しかし図４（Ｂ）から分かるように、デューティー比がある一定の大きさを超えると、発光素子の輝度は急峻なカーブを描いて低下している。これは総電気量の増加のみでは説明がつかない。本発明者らは上記現象から、総電気量を一定に保っていても、デューティー比がある一定の値よりも大きくなりすぎると、発光素子の劣化が促進され、輝度が低下するのではないかと考えた。よって、画面における見た目の輝度を一定に保ちつつ、デューティー比を大きくしすぎると、連続して表示する期間が長くなるため、発光素子の輝度の低下が大きくなるのではないかと考えられる。
【００２６】
　連続して表示する期間が長いと発光素子の劣化が促進される理由については様々であるが、発光素子において生じる熱によって劣化が促進されるというのが理由の１つとして挙げられる。また、電界発光層中に存在するイオン性の不純物が、一方の電極に寄ってしまうことで、電界発光層の一部に他に比べて抵抗の低い領域が生じ、その抵抗の低い領域に積極的に電流が流れることで劣化が促進されるとも考えられる。
【００２７】
　このように発光素子の輝度の低下には、少なくとも上述した２つの現象が関与しているのではないかと考えられる。
【００２８】
　１フレーム期間に１画素の発光素子に流れる総電気量は、デューティー比によって定まる表示期間と、電流密度との積に相当する。そこで、フレーム周波数を固定したときに、図４（Ａ）の横軸に示した電流密度の値と、図４（Ｂ）の横軸に示したデューティー比の値とを、総電気量が一定になるようにそれぞれ対応させ、それぞれのＸ時間後の輝度の積を求める。図４（Ｃ）に、総電気量を一定にしたときの、デューティー比と電流密度に対するＸ時間後の輝度を示す。図４（Ｃ）における縦軸は、図４（Ａ）と図４（Ｂ）のＸ時間後の輝度の積に相当する。
【００２９】
　図４（Ｃ）に示すように、総電気量が一定の時の、デューティー比または電流密度に対するＸ時間後の輝度の積は、最大値を１つ有する。該最大値が得られるデューティー比で駆動させることで、最も高い信頼性が得られると考えられる。なお高い信頼性が得られるとするデューティー比の範囲は、最大値の０．８倍を超える程度の輝度が得られる範囲であれば良い。例えば、９５．５時間後において、輝度の最大値が初期輝度の５０％だとすると、初期輝度の４０％程度を超える輝度の範囲まで、最適なデューティー比の範囲に含めることができる。
【００３０】
　なお、図４（Ａ）に示したグラフは右上がりのグラフであることに変わりはないが、デューティー比が小さくなればなるほど輝度の低下量が小さくなり、よってグラフの形状が変わってくる。また、図４（Ｂ）に示したグラフは右下がりのグラフであることには変わりはないが、電流密度が大きくなればなるほど輝度の低下量が大きくなり、よってグラフの形状が変わってくる。
【００３１】
　しかし、図４（Ａ）に示したグラフのデューティー比によって定まる表示期間と、図４（Ｂ）に示したグラフの電流密度との積に相当する総電気量を一定にしていれば、図３（Ｃ）に示すような１つの特定の特性を得ることができる。
【００３２】
　そして、最適なデューティー比を用いて駆動を行なうことで、発光素子の劣化を抑えて一定の輝度が得られ、発光装置の信頼性を高めることができる。
【００３３】
　なお最適なデューティー比の値は、発光素子の構成によっても異なる。しかしその都度、総電気量が一定の時の、デューティー比または電流密度に対するＸ時間後の輝度の積から、最適なデューティー比の範囲を定めることができる。
【００３４】
　例えば、図１に示したデータからは、図１のデータを得るのに用いた発光素子の場合、初期輝度を１０００ｃｄとして９５．５時間後の信頼性に基準を置いた場合、デューティー比が例えば２０％より高くかつ５０％未満の範囲を、最適な値として用いることができる。
【００３５】
　また、アナログビデオ信号の有する画像情報によっても、１フレーム期間に１画素に流れる総電気量が変化する。総電気量が大きければ大きいほど発光素子の劣化は著しいので、画像情報によらずに、総電気量が最も大きい場合を基準にして最適なデューティー比の範囲を定めるのが望ましい。
【発明の効果】
【００３６】
　このように、最適なデューティー比を用いて駆動することで、発光素子の劣化を抑えて一定の輝度が得られ、発光装置の信頼性を高めることができる。
【発明を実施するための最良の形態】
【００３７】
　本実施の形態では、最適なデューティー比を用いた駆動方法について説明する。
【００３８】
（実施の形態１）
　本実施の形態では、各画素に設けられた２つの薄膜トランジスタ（ＴＦＴ）を用いて発光素子の発光を制御する発光装置を例に挙げて、本発明の駆動方法について説明する。
【００３９】
　図５（Ａ）に、本発明の駆動方法を用いる発光装置の画素部の回路図を示す。画素部４０１には、信号線（Ｓ１〜Ｓｘ）、電源線（Ｖ１〜Ｖｘ）、走査線（Ｇ１〜Ｇｙ）が設けられている。
【００４０】
　本実例の場合、信号線（Ｓ１〜Ｓｘ）のいずれか１つと、電源線（Ｖ１〜Ｖｘ）のいずれか１つと、走査線（Ｇ１〜Ｇｙ）のいずれか１つとを備えた領域が画素４０４に相当する。画素部４０１にはマトリクス状に複数の画素４０４が配置されている。
【００４１】
　画素４０４の拡大図を図５（Ｂ）に示す。図５（Ｂ）において、４０５はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ４０５のゲートは、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用ＴＦＴ４０５のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が駆動用ＴＦＴ４０６のゲートに接続されている。
【００４２】
　なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。
【００４３】
　また、駆動用ＴＦＴ４０６のソースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、もう一方は発光素子４０７の画素電極に接続される。
【００４４】
　発光素子４０７は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極が駆動用ＴＦＴ４０６のソースまたはドレインと接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用ＴＦＴ４０６のソースまたはドレインと接続している場合、陰極が画素電極、陽極が対向電極となる。
【００４５】
　なお、駆動用ＴＦＴ４０６のソースまたはドレインが発光素子４０７の陽極に接続されている場合、駆動用ＴＦＴ４０６はｐチャネル型ＴＦＴであることが望ましい。また、駆動用ＴＦＴ４０６のソースまたはドレインが発光素子４０７の陰極と接続されている場合、駆動用ＴＦＴ４０６はｎチャネル型ＴＦＴであることが望ましい。
【００４６】
　発光素子４０７の対向電極と、電源線Ｖｉには、それぞれ電源から電圧が与えられている。なお本明細書において電圧とは、特に記載のない限り、グラウンドの電圧との電位差を意味する。
【００４７】
　保持容量４０８が有する２つの電極は、一方は電源線Ｖｉに接続されており、もう一方は駆動用ＴＦＴ４０６のゲートに接続されている。保持容量４０８はスイッチング用ＴＦＴ４０５が非選択状態（オフ状態）にある時、駆動用ＴＦＴ４０６のゲート電圧を保持するために設けられている。なお図５（Ｂ）では保持容量４０８を設ける構成を示したが、本発明はこの構成に限定されず、保持容量４０８を設けない構成にしても良い。
【００４８】
　次に図５で示した発光装置に用いる、本発明の駆動方法について、図６を用いて説明する。
【００４９】
　図６に示すように、フレーム周波数がｋのとき、１秒間にｋ個のフレーム期間が存在している。フリッカ等の画面のちらつきを抑えるためには、ｋは６０以上であることが望ましい。
【００５０】
　図６に示した駆動方法では、１フレーム期間内に、書き込み期間Ｔａと、保持期間Ｔｓと、非表示期間Ｔｅとが設けられている。図６では、代表的に、アナログビデオ信号が最初に入力される行の画素（初行画素）と、最後に入力される行の画素について、表示期間と、非表示期間の出現するタイミングを示す。
【００５１】
　画素の具体的な動作について説明する。書き込み期間Ｔａでは、発光素子４０７の対向電極に、電源線と同じ高さの電圧が印加される。または、発光素子に逆方向バイアスの電圧が印加されるように、対向電極と電源線の電圧差を制御しても良い。
【００５２】
　そして書き込み期間Ｔａでは、走査線Ｇ１〜Ｇｙが順に選択される。各走査線が選択されている期間は互いに重ならない。例えば走査線Ｇｊ（１〜ｙ）が選択されると、走査線Ｇｊにゲートが接続されている全てのスイッチング用ＴＦＴ４０５がオンになる。そして、信号線Ｓ１〜Ｓｘに順に入力されたアナログビデオ信号が、スイッチング用ＴＦＴ４０５を介して駆動用ＴＦＴ４０６のゲートに入力される。なお図６ではアナログビデオ信号が信号線Ｓ１〜Ｓｘに順に入力されている場合について示しているが、信号線Ｓ１〜Ｓｘに同時に入力されていても良い。
【００５３】
　そして、アナログビデオ信号によって定められた駆動用ＴＦＴ４０６のゲート電圧が、保持容量４０８に保持される。なお、本実施の形態では、書き込み期間Ｔａにおいては対向電極に電源線と同じ電圧が印加されているか、または発光素子に逆方向バイアスの電圧が印加されるように、対向電極と電源線の電圧差が制御されているので、駆動用ＴＦＴ４０６のスイッチングに関わらず、全画素の発光素子４０７は発光しない。
【００５４】
　全走査線Ｇ１〜Ｇｙの選択が完了すると、書き込み期間Ｔａが終了し、保持期間Ｔｓが開始される。
【００５５】
　保持期間Ｔｓでは、駆動用ＴＦＴがオンの際に発光素子に順方向バイアスの電圧が印加されるように、対向電極と電源線の間に所定の電圧差を設ける。すると、全ての画素において一斉に、保持容量４０８に保持されているゲート電圧により、駆動用ＴＦＴのオン電流が制御され、該オン電流により発光素子４０７の発光が制御される。
【００５６】
　次に保持期間Ｔｓが終了すると、非表示期間Ｔｅが開始される。非表示期間Ｔｅでは書き込み期間Ｔａと同様に、発光素子４０７の対向電極に、電源線と同じ高さの電圧が印加される。または、発光素子に逆方向バイアスの電圧が印加されるように、対向電極と電源線の電圧差を制御しても良い。よって、全画素の発光素子４０７は一斉に発光しない状態になり、全ての画素が消灯する。
【００５７】
　そして、非表示期間Ｔｅが終了すると、１フレーム期間が終了し、１画面分の表示をすることができる。そして次のフレーム期間が開始され、再び書き込み期間Ｔａと、保持期間Ｔｓと、非表示期間Ｔｅとが出現する。
【００５８】
　図６に示す駆動方法では、書き込み期間Ｔａ及び非表示期間Ｔｅにおいて全画素が強制的に発光しない状態にあり、表示を行なわない。そして、保持期間においてのみ画素が表示を行っており、該期間が表示期間に相当する。
【００５９】
　本発明の駆動方法では、デューティー比を最適な範囲に納める必要がある。図６に示す駆動方法の場合、書き込み期間Ｔａまたは非表示期間Ｔｅの長さを調整することで、デューティー比を最適な範囲に納めるように制御することができる。このように、最適なデューティー比を用いて駆動することで、発光素子の劣化を抑えて一定の輝度が得られ、発光装置の信頼性を高めることができる。
【００６０】
　なお、最適なデューティー比は、発光初期における発光素子の見た目の輝度、つまり１フレーム期間に１画素に流れる総電気量の値によって異なる。なお、１フレーム期間に流れる総電気量は、画素の階調が最も高い状態を基準としても良いし、その他実施者が定めた階調を基準としていても良い。また、発光素子の構成に合わせて、その都度、最適なデューティー比を見出すようにしても良い。
【００６１】
（実施の形態２）
　本実施の形態では、各画素に設けられた３つのＴＦＴを用いて、発光素子の発光を制御する発光装置を例にして、本発明の駆動方法について説明する。
【００６２】
　図７（Ａ）に、本発明の駆動方法を用いた発光装置の画素部の回路図を示す。図７（Ａ）において、信号線（Ｓ１〜Ｓｘ）、電源線（Ｖ１〜Ｖｘ）、第１走査線（Ｇａ１〜Ｇａｙ）、第２走査線（Ｇｅ１〜Ｇｅｙ）が画素部５０１に設けられている。
【００６３】
　信号線（Ｓ１〜Ｓｘ）の１つと、電源線（Ｖ１〜Ｖｘ）の１つと、第１走査線（Ｇａ１〜Ｇａｙ）の１つと、第２走査線（Ｇｅ１〜Ｇｅｙ）の１つとを備えた領域が画素５０５に相当する。画素部５０１にはマトリクス状に複数の画素５０５が配置されている。
【００６４】
　画素５０５の拡大図を図７（Ｂ）に示す。図７（Ｂ）において、５０７はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ５０７のゲートは、第１走査線Ｇａｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用ＴＦＴ５０７のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が駆動用ＴＦＴ５０８のゲートに接続されている。
【００６５】
　消去用ＴＦＴ５０９のゲートは、第２走査線Ｇｅｊ（ｊ＝１〜ｙ）に接続されている。消去用ＴＦＴ５０９のソースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に、もう一方が駆動用ＴＦＴ５０８のゲートに接続されている。
【００６６】
　駆動用ＴＦＴ５０８のソースとドレインは、一方は電源線Ｖｉに、もう一方が発光素子５１０が有する画素電極に接続されている。
【００６７】
　発光素子５１０は陽極と、陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極が駆動用ＴＦＴ５０８のソースまたはドレインと接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用ＴＦＴ５０８のソースまたはドレインと接続している場合、陰極が画素電極、陽極が対向電極となる。
【００６８】
　陽極が画素電極の場合、駆動用ＴＦＴ５０８はｐチャネル型ＴＦＴであることが望ましい。また、陰極が画素電極の場合、駆動用ＴＦＴ５０８はｎチャネル型ＴＦＴであることが望ましい。
【００６９】
　発光素子５１０の対向電極と電源線Ｖｉには、それぞれ電源から電圧が与えられている。そして対向電極と電源線の電圧差は、駆動用ＴＦＴがオンになったときに発光素子に順方向イバイアスの電圧が印加されるような値に保たれている。
【００７０】
　保持容量５１２が有する２つの電極は、一方は電源線Ｖｉに接続されており、もう一方は駆動用ＴＦＴ５０８のゲートに接続されている。保持容量５１２はスイッチング用ＴＦＴ５０７が非選択状態（オフ状態）にある時、駆動用ＴＦＴ５０８のゲート電圧を保持するために設けられている。なお図７（Ｂ）では保持容量５１２を設ける構成を示したが、本発明はこの構成に限定されず、保持容量５１２を設けない構成にしても良い。
【００７１】
　次に、図７に示した発光装置に用いる本発明の駆動方法について、図８を用いて説明する。横軸は時間を示しており、縦軸は、第１及び第２走査線の位置を示している。各フレーム期間内において、書き込み期間Ｔａと、保持期間Ｔｓと、非表示期間Ｔｅとが出現する。
【００７２】
　書き込み期間Ｔａにおいて、各第１走査線の選択されている期間が互いに重ならないように、第１走査線Ｇａ１〜Ｇａｙが順に選択される。例えば第１走査線Ｇａｊ（１〜ｙ）が選択されると、第１走査線Ｇａｊにゲートが接続されている全てのスイッチング用ＴＦＴ５０７がオンになる。そして、信号線Ｓ１〜Ｓｘに順にまたは同時に入力されたアナログビデオ信号が、スイッチング用ＴＦＴ５０７を介して駆動用ＴＦＴ５０８のゲートに入力される。
【００７３】
　そして、アナログビデオ信号が有する画像情報に従って、駆動用ＴＦＴ５０８のオン電流が制御され、該オン電流により発光素子の輝度が制御される。このように本実施の形態では、アナログビデオ信号が書き込まれた画素から順に保持期間Ｔｓが開始され、表示が開始される。
【００７４】
　なお、書き込み期間Ｔａは、全第１走査線Ｇａ１〜Ｇａｙの選択が完了するまでの期間に相当する。そして保持期間Ｔｓは、各画素ごとに、アナログビデオ信号の書き込みが終了した時点で開始されるので、本実施の形態では図８に示すように書き込み期間Ｔａと各画素の保持期間Ｔｓとが重なっている。
【００７５】
　保持期間Ｔｓが終了すると、次に非表示期間Ｔｅが開始される。非表示期間Ｔｅが開始されると、第２走査線Ｇｅ１〜Ｇｅｙが順に選択される。
【００７６】
　第２走査線Ｇｅｊが選択されると、第２走査線Ｇｅｊにゲートが接続されている全ての消去用ＴＦＴ５０９がオンになる。そして電源線Ｖ１〜Ｖｘの電圧が消去用ＴＦＴ５０９を介して駆動用ＴＦＴ５０８のゲートに与えられる。
【００７７】
　電源線の電圧が駆動用ＴＦＴ５０８のゲートに与えられると、駆動用ＴＦＴ５０８のゲートとソースが導通するため、ゲート電圧が０Ｖになり、駆動用ＴＦＴ５０８はオフになる。よって発光素子５１０は非発光の状態になり、該行の画素の表示が強制的に終了する。
【００７８】
　全ての表示期間が終了すると１フレーム期間が終了し、１つの画像を表示することができる。本実施の形態で示す画素では、非表示期間の長さを調整することで、所望のデューティー比で駆動させることができる。
【００７９】
　図８に示す駆動方法では、書き込み期間Ｔａ及び非表示期間Ｔｅにおいて全画素が発光しない状態にあり、表示を行なわない。そして、保持期間Ｔｓにおいてのみ画素が表示を行っており、該期間が表示期間に相当する。
【００８０】
　なお図８に示す駆動方法では、隣り合うフレーム期間どうしで書き込み期間Ｔａが重ならなければ、表示期間の長さを書き込み期間Ｔａよりも短くすることができる。非表示期間Ｔｅは、互いに重なっていても良いし、重なっていなくとも良い。
【００８１】
　実施の形態１及び２で示した駆動方法を用いることで、最適なデューティー比での駆動を行なうことができ、よって、発光素子の劣化を抑えて、発光装置の信頼性を高めることができる。
【００８２】
　なお、本発明の駆動方法を用いる発光装置は、デューティー比を最適な範囲に収めることができれば良く、実施の形態１及び実施の形態２に示した構成に限定されない。
【実施例１】
【００８３】
　本実施例では、図５に示した発光装置の、実施の形態１に示した駆動方法以外の駆動方法について説明する。
【００８４】
　図９（Ａ）を用いて、本実施例の駆動方法の１つについて説明する。横軸は時間を示しており、縦軸は、走査線の位置を示している。図９（Ａ）に示した駆動方法では、１フレーム期間内に、書き込み期間Ｔａと、保持期間Ｔｓと、非表示期間Ｔｅとが設けられており、その出現する順序が実施の形態１で示した駆動方法と異なる。
【００８５】
　画素の具体的な動作について説明する。書き込み期間Ｔａでは、実施の形態１と同様に、発光素子４０７の対向電極に、電源線と同じ高さの電圧が印加される。または、発光素子に逆方向バイアスの電圧が印加されるように、対向電極と電源線の電圧差を制御しても良い。
【００８６】
　そして、走査線Ｇ１〜Ｇｙが順に選択され、各走査線にゲートが接続されている全てのスイッチング用ＴＦＴ４０５がオンになり、信号線Ｓ１〜Ｓｘに順にまたは同時に入力されたアナログビデオ信号によって駆動用ＴＦＴ４０６のゲート電圧が定められ、保持容量４０８に保持される。
【００８７】
　書き込み期間Ｔａにおいては、対向電極に電源線と同じ電圧が印加されているか、または発光素子に逆方向バイアスの電圧が印加されるように、対向電極と電源線の電圧差が制御されているので、駆動用ＴＦＴ４０６のスイッチングに関わらず、全画素の発光素子４０７は発光しない。
【００８８】
　全走査線Ｇ１〜Ｇｙの選択が完了すると、図９（Ａ）に示す駆動方法では、非表示期間Ｔｅが開始される。
【００８９】
　非表示期間Ｔｅでは、アナログビデオ信号によって定められた駆動用ＴＦＴ４０６のゲート電圧が、保持容量４０８に保持されている。そして書き込み期間Ｔａと同様に、対向電極に電源線と同じ電圧が印加されているか、または発光素子に逆方向バイアスの電圧が印加されるように、対向電極と電源線の電圧差が制御されているので、駆動用ＴＦＴ４０６のスイッチングに関わらず、全画素の発光素子４０７は発光せず、全ての画素が消灯している。
【００９０】
　そして非表示期間Ｔｅが終了すると、次に保持期間Ｔｓが開始される。
【００９１】
　保持期間Ｔｓでは、駆動用ＴＦＴ４０６がオンの際に発光素子４０７に順方向バイアスの電圧が印加されるように、対向電極と電源線の間に所定の電圧差を設ける。すると、全ての画素において一斉に、保持容量４０８に保持されているゲート電圧により、駆動用ＴＦＴのオン電流が制御され、該オン電流により発光素子４０７の発光が制御される。
【００９２】
　そして、保持期間Ｔｓが終了すると、１フレーム期間が終了し、１画面分の表示をすることができる。そして次のフレーム期間が開始され、再び書き込み期間Ｔａと、非表示期間Ｔｅと、保持期間Ｔｓとが出現する。
【００９３】
　図９（Ａ）に示す駆動方法では、書き込み期間Ｔａ及び非表示期間Ｔｅにおいて全画素が強制的に発光しない状態にあり、表示を行なわない。そして、保持期間Ｔｓにおいてのみ画素が表示を行っており、該期間が表示期間に相当する。
【００９４】
　本発明の駆動方法では、デューティー比を最適な範囲に納める必要がある。図９（Ａ）に示す駆動方法の場合、書き込み期間Ｔａ、保持期間Ｔｓまたは非表示期間Ｔｅの長さを調整することで、デューティー比を最適な範囲に納めるように制御することができる。このように、最適なデューティー比を用いて駆動することで、発光素子の劣化を抑えて一定の輝度が得られ、発光装置の信頼性を高めることができる。
【００９５】
　図９（Ｂ）を用いて、本実施例の駆動方法の１つについて説明する。横軸は時間を示しており、縦軸は、走査線の位置を示している。図９（Ｂ）に示した駆動方法では、書き込み期間Ｔａにおける対向電極と電源線の間の電圧差の制御のし方が、実施の形態１で示した駆動方法と異なる。
【００９６】
　書き込み期間Ｔａでは、駆動用ＴＦＴがオンの際に発光素子に順方向バイアスの電圧が印加されるように、対向電極と電源線の間に所定の電圧差を設ける。そして、走査線Ｇ１〜Ｇｙが順に選択され、各走査線にゲートが接続されている全てのスイッチング用ＴＦＴ４０５がオンになり、信号線Ｓ１〜Ｓｘに順にまたは同時に入力されたアナログビデオ信号によって駆動用ＴＦＴ４０６のゲート電圧が定められ、保持容量４０８に保持される。
【００９７】
　そして、アナログビデオ信号が有する画像情報に従って、駆動用ＴＦＴ４０６のオン電流が制御され、該オン電流により発光素子４０７の輝度が制御される。このように図９（Ｂ）に示した駆動方法では、アナログビデオ信号が書き込まれた画素から順に保持期間Ｔｓが開始され、表示が開始される。
【００９８】
　全ての走査線Ｇ１〜Ｇｙの選択が完了すると、書き込み期間Ｔａが終了する。そして保持期間は、各画素ごとに、アナログビデオ信号の書き込みが終了した時点で開始されるので、図９（Ｂ）に示した駆動方法では、書き込み期間Ｔａと各画素の保持期間Ｔｓとが重なっている。
【００９９】
　保持期間Ｔｓが終了すると、次に非表示期間Ｔｅが開始される。非表示期間Ｔｅでは、発光素子４０７の対向電極に電源線と同じ高さの電圧が印加される。または、発光素子に逆方向バイアスの電圧が印加されるように、対向電極と電源線の電圧差を制御しても良い。よって、全画素の発光素子４０７は一斉に発光しない状態になり、全ての画素が消灯する。
【０１００】
　そして、非表示期間Ｔｅが終了すると、１フレーム期間が終了し、１画面分の表示をすることができる。そして次のフレーム期間が開始され、再び書き込み期間Ｔａと、保持期間Ｔｓと、非表示期間Ｔｅとが出現する。
【０１０１】
　図９（Ｂ）に示す駆動方法では、非表示期間Ｔｅにおいて全画素が強制的に発光しない状態にあり、表示を行なわない。そして、書き込み期間Ｔａ及び保持期間Ｔｓにおいてのみ画素が表示を行っており、該期間が表示期間に相当する。
【０１０２】
　なお、図９（Ｂ）に示す駆動方法の場合、書き込み期間Ｔａは、アナログ信号の書き込みが最初に行なわれた画素における保持期間Ｔｓよりも短くする必要がある。さらに、図９（Ｂ）に示す駆動方法の場合、最初にアナログ信号の書き込みが行なわれた画素と、最後に行なわれた画素との、保持期間Ｔｓの長さの差を縮めるために、書き込み期間Ｔａの長さは短ければ短いほど、より望ましい。
【０１０３】
　本発明の駆動方法では、デューティー比を最適な範囲に納める必要がある。図９（Ｂ）に示す駆動方法の場合、書き込み期間Ｔａ、保持期間Ｔｓまたは非表示期間Ｔｅの長さを調整することで、デューティー比を最適な範囲に納めるように制御することができる。このように、最適なデューティー比を用いて駆動することで、発光素子の劣化を抑えて一定の輝度が得られ、発光装置の信頼性を高めることができる。
【０１０４】
　また、図９（Ｂ）に示す駆動方法の場合、最初にアナログ信号の書き込みが行なわれた画素と、最後に行なわれた画素との間で、保持期間Ｔｓの長さに差が生じるため、当然デューティー比にも差が生じることになる。よって、図９（Ｂ）に示した画素では、全ての画素においてデューティー比が最適な範囲内に収まるようにする必要がある。
【実施例２】
【０１０５】
　本実施例では、図５または図７に示した発光装置を駆動させるために用いる信号線駆動回路と、走査線駆動回路の詳しい構成について説明する。
【０１０６】
　図１０に発光装置の駆動回路の一例を、ブロック図で示す。
【０１０７】
　図１０（Ａ）に示す信号線駆動回路６０１は、シフトレジスタ６０２、レベルシフタ６０３、サンプリング回路６０４を有している。なおレベルシフタは必要に応じて用いればよく、必ずしも用いなくとも良い。また本実施例においてレベルシフタ６０３はシフトレジスタ６０２とサンプリング回路６０４との間に設ける構成としたが、本発明はこの構成に限定されない。シフトレジスタ６０２の中にレベルシフタ６０３が組み込まれている構成にしても良い。
【０１０８】
　クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）がシフトレジスタ６０２に供給されると、シフトレジスタ６０２ではビデオ信号をサンプリングするタイミングを制御するための、タイミング信号を生成する。生成されたタイミング信号は、レベルシフタ６０３においてその電圧の振幅が増幅され、サンプリング回路６０４に入力される。そしてサンプリング回路６０４に入力されたビデオ信号は、サンプリング回路６０４に入力されたタイミング信号に同期してサンプリングされ、対応する信号線に入力される。
【０１０９】
　図１０（Ｂ）に示す走査線駆動回路６０５は、それぞれシフトレジスタ６０６、バッファ６０７を有している。また場合によってはレベルシフタを有していても良い。
【０１１０】
　走査線駆動回路６０５において、シフトレジスタ６０６からのタイミング信号がバッファ６０７に供給され、対応する走査線（あるいは、第１走査線または第２走査線）に供給される。走査線には、１ライン分の画素のスイッチング用ＴＦＴ（あるいは消去用ＴＦＴ）のゲートが接続されている。そして、１ライン分の画素のスイッチング用ＴＦＴ（あるいは消去用ＴＦＴ）を一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１１１】
　本実施例は、実施例１と自由に組み合わせて実施することができる。
【実施例３】
【０１１２】
　本実施例では、図１及び図２に示したデータを得るために用いた、発光素子の構成及び作製方法について説明する。
【０１１３】
　図１１に、図１及び図２のデータを得るために行なった測定において、用いられた発光素子の構成を示す。図１１に示す発光素子は、画素電極としてＩＴＯを用い、陰極としてＣａからなる導電膜と、Ａｌからなる導電膜との積層からなる陰極を用いている。そして電界発光層は、黄色発光を呈するＰＰＶ系の電界発光材料からなる発光層と、ポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（PEDOT／PSS）を塗布することで得られる正孔注入層とを有する。
【０１１４】
　具体的な作製方法について説明すると、ITOからなる透明導電膜上に、PEDOT/PSS水溶液を1500rpmでスピン塗布したあと、常圧にて100℃で10分間ベークし、次に真空雰囲気下にて80℃で10分間ベークすることで、30nmのPEDOT/PSS層（正孔注入層）を得る。
【０１１５】
　次に、黄色発光を呈するPPV誘導体のトルエン溶液（4g/l相当）を調整し、窒素雰囲気下にて、1300rpmでスピン塗布する。その後、80℃で10分間真空ベークを行い、80nmのPPV誘導体層（発光層）を得る。
【０１１６】
　その後、Caを20nm真空蒸着し、さらにAlを100nm真空蒸着することで、陰極を形成する。
【図面の簡単な説明】
【０１１７】
【図１】発光素子の時間経過に伴う輝度の変化の実測値。
【図２】デューティー比と輝度の変化の関係を示す実測値。
【図３】デューティー比と電流密度の関係を示す図。
【図４】各条件における、Ｘ時間後の発光素子の輝度を示すグラフ。
【図５】発光装置の画素及び画素部の回路図。
【図６】図５に示した発光装置における本発明の駆動方法を示す図。
【図７】発光装置の画素及び画素部の回路図。
【図８】図７に示した発光装置における本発明の駆動方法を示す図。
【図９】図５に示した発光装置における本発明の駆動方法の一実施例を示す図。
【図１０】駆動回路のブロック図。
【図１１】測定に用いた発光素子の構成を示す図。
【図１２】一般的な発光装置の、アナログビデオ信号を用いた場合における駆動方法を示す図。
【図１３】発光素子の輝度の劣化の様子を示す図。
【図１】
2004046218.tif 000003
【図２】
2004046218.tif 000004
【図３】
2004046218.tif 000005
【図４】
2004046218.tif 000006
【図５】
2004046218.tif 000007
【図６】
2004046218.tif 000008
【図７】
2004046218.tif 000009
【図８】
2004046218.tif 000010
【図９】
2004046218.tif 000011
【図１０】
2004046218.tif 000012
【図１１】
2004046218.tif 000013
【図１２】
2004046218.tif 000014
【図１３】
2004046218.tif 000015