(57)【要約】【課題】フラッシュＲＯＭからマスクＲＯＭへの移行を簡易かつ迅速に行うことを可能とし、短期間、低費用で所望のマスクＲＯＭ版のマイクロコンピュータを得ること。【解決手段】フラッシュＲＯＭのメモリ制御部３０と、メモリ制御部以外のメインチップ部１００とを分割して配置したマイクロコンピュータであって、メインチップ部１００は、メインチップ部１００の周縁部に配置されメインチップ部１００のデータの入出力を行うＩ／Ｏ部１３と、マイクロコンピュータをフラッシュＲＯＭ版として使用する場合にはメモリアレイが配置され、マイクロコンピュータをマスクＲＯＭ版として使用する場合にはマスクＲＯＭが配置されるメモリアレイ部１１とを備える。【選択図】      図１
2004186653.tif 000002
【特許請求の範囲】
【請求項１】
フラッシュＲＯＭのメモリ制御部と、前記メモリ制御部以外のメインチップ部とを分割して配置したマイクロコンピュータであって、
前記メインチップ部は、
前記メインチップ部の周縁部に配置され、前記メインチップ部のデータの入出力を行うＩ／Ｏ部と、
前記マイクロコンピュータをフラッシュＲＯＭ版として使用する場合にはメモリアレイが配置され、前記マイクロコンピュータをマスクＲＯＭ版として使用する場合にはマスクＲＯＭが配置されるメモリアレイ部と、
を備えることを特徴とするマイクロコンピュータ。
【請求項２】
前記メモリアレイ部と前記メモリ制御部とを電気的に接続するメモリ間接続部をさらに備えることを特徴とする請求項１に記載のマイクロコンピュータ。
【請求項３】
前記メインチップ部と前記メモリ制御部とを切り離し可能なダイシングラインをさらに備えることを特徴とする請求項１または２に記載のマイクロコンピュータ。
【請求項４】
前記メモリ制御部は、前記メモリ制御部の周縁部に配置され、前記メインチップ部のＩ／Ｏ部とは別のフラッシュＲＯＭのメモリ制御部Ｉ／Ｏを備えることを特徴とする請求項１〜３のいずれか１つに記載のマイクロコンピュータ。
【請求項５】
前記メモリ制御部と前記メモリアレイ部は互いに接して配置され、
前記メモリ制御部は、前記メモリ制御部と前記メモリアレイ部との接続位置と対向する位置に、前記メインチップ部のＩ／Ｏ部とは独立したフラッシュＲＯＭのメモリ制御部Ｉ／Ｏを備えることを特徴とする請求項１に記載のマイクロコンピュータ。
【請求項６】
前記フラッシュＲＯＭのメモリ制御部Ｉ／Ｏは、前記マイクロコンピュータをマスクＲＯＭ版として使用する場合には、前記メモリアレイ部と接する前記メモリ制御部上の位置に移動して配置することが可能なパターンを有することを特徴とする請求項５に記載のマイクロコンピュータ。
【請求項７】
メインチップ部のコーナー部の少なくとも２箇所以上に分割して配置されたフラッシュＲＯＭのメモリ制御部と、
前記メモリ制御部と互いに接して配置され、マイクロコンピュータをフラッシュＲＯＭ版として使用する場合にはメモリアレイが配置され、前記マイクロコンピュータをマスクＲＯＭ版として使用する場合にはマスクＲＯＭが配置されるメモリアレイ部と、
を備えることを特徴とするマイクロコンピュータ。
【請求項８】
前記メモリ制御部は、機能ごとに分割して前記コーナー部に配置され、
前記分割して配置されたコーナー部間を接続するデータバスをさらに備えることを特徴とする請求項７に記載のマイクロコンピュータ。
【請求項９】
前記メモリ制御部は、前記フラッシュＲＯＭの書込／消去時に必要な電圧を供給するチャージポンプ部と、前記フラッシュＲＯＭの電源電圧取込用パッドを有する前記チャージポンプ以外のメモリ制御部とに分割して構成され、前記チャージポンプ以外のメモリ制御部が前記メインチップ部と接するように配置されることを特徴とする請求項１〜４のいずれか１つに記載のマイクロコンピュータ。
【請求項１０】
前記チャージポンプ部と前記チャージポンプ以外のメモリ制御部とを切り離し可能なダイシングラインをさらに備えることを特徴とする請求項９に記載のマイクロコンピュータ。
【請求項１１】
前記メモリ制御部は、前記フラッシュＲＯＭの書込／消去時に必要な電圧を供給するチャージポンプ部と、前記フラッシュＲＯＭの電源電圧取込用パッドを有する前記チャージポンプ以外のメモリ制御部とに分割して構成され、前記チャージポンプ以外のメモリ制御部が前記メインチップ部と接するように配置されることを特徴とする請求項５または６に記載のマイクロコンピュータ。
【請求項１２】
前記メモリ制御部は、前記フラッシュＲＯＭの書込／消去時に必要な電圧を供給するチャージポンプ部と、前記コーナー部に分割して配置され、前記コーナー部の全部または一部に前記電源電圧取込用パッドを備えたチャージポンプ以外のメモリ制御部とで構成され、前記チャージポンプ部は、前記マイクロコンピュータのコーナー部とは独立して配置されることを特徴とする請求項７または８に記載のマイクロコンピュータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、フラッシュＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）からマスクＲＯＭへの移行を簡易かつ迅速に行うことが可能な構成を有するマイクロコンピュータに関するものである。
【０００２】
【従来の技術】
マイクロコンピュータにおいては、フラッシュＲＯＭやマスクＲＯＭが一般的に使用されている。
【０００３】
マスクＲＯＭはデータをあらかじめ回路として作り込んでいるため、書き込み回路などが不要な分、チップサイズが小さくなりコストも安価になるという利点を有する。しかしながら、マスクＲＯＭはデータをあらかじめ回路として作り込んでいるため、データを書き換えることが不可能である。このため、バグ対策などのためにデータ変更の必要が生じると、最初から回路を作り直さなければならず、完成までに長時間を必要とし高コストになる。したがって、マスクＲＯＭは少量生産や短期間での製造には向いていない。
【０００４】
一方、フラッシュＲＯＭはデータを書き換えることが可能であるため、バグ対策に対応できる。しかし、データを書き換えるためのメモリ制御部分が必要となるのでチップサイズが大きくなってしまうという欠点を有する。
【０００５】
そこで、従来では初期段階の製品としてはチップサイズが大きくなるが、データの書き換えが可能なフラッシュＲＯＭ版の製品を供給し、製品の品質が安定した後、低コストでチップサイズの小さいマスクＲＯＭ版の製品を供給して、マイクロコンピュータの製品としての完成度を高めている。
【０００６】
これらの製品においては、通常フラッシュＲＯＭ版の製品およびマスクＲＯＭ版の製品のそれぞれに対してチップサイズを最適化するように設計することが行われている。また、短期間でマスクＲＯＭを設計しようとする場合にはチップサイズが大きくなることを無視して最初に製造されたフラッシュＲＯＭ版を利用して設計することも行われている。
【０００７】
特許文献１では、半導体チップ上で開発支援回路を回路本体より分離して半導体チップの周辺部に配置することにより、マイクロコンピュータの開発効率の向上を図っている。
【０００８】
【特許文献１】
特開昭６３−２８５９４５号公報（第１項）
【０００９】
【発明が解決しようとする課題】
このように従来技術においては、通常フラッシュＲＯＭおよびマスクＲＯＭのそれぞれに対してチップサイズを最適化しているので、フラッシュＲＯＭ版の製品からマスクＲＯＭ版の製品へ変更する際に、マスクＲＯＭ版の製品作成にも、フラッシュＲＯＭ版の製品の新規作成と同程度の手間が必要であり、長期の開発期間、多額の費用、および人工を必要とするという問題があった。一方、最初に作成したフラッシュＲＯＭ版の製品を利用して設計する場合においては、チップサイズが大きくなり低コストでの製造ができないという問題があった。
【００１０】
また、特許文献１では、開発支援回路と量産用回路を夫々別々に開発する必要はないが、開発支援回路を用いてフラッシュＲＯＭを得ることは不可能でありフラッシュＲＯＭからマスクＲＯＭへの変更には対応できなかった。
【００１１】
この発明は上記に鑑みてなされたもので、フラッシュＲＯＭ版の製品からマスクＲＯＭの製品への移行を簡易、迅速かつ低コストで行うことができるマイクロコンピュータを得ることを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかるマイクロコンピュータは、フラッシュＲＯＭのメモリ制御部と、前記メモリ制御部以外のメインチップ部とを分割して配置したマイクロコンピュータであって、前記メインチップ部は、前記メインチップ部の周縁部に配置され、前記メインチップ部のデータの入出力を行うＩ／Ｏ部と、前記マイクロコンピュータをフラッシュＲＯＭ版として使用する場合にはメモリアレイが配置され、前記マイクロコンピュータをマスクＲＯＭ版として使用する場合にはマスクＲＯＭが配置されるメモリアレイ部とを備えることを特徴とする。
【００１３】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかるマイクロコンピュータの好適な実施の形態を詳細に説明する。
【００１４】
実施の形態１．
図１に従ってこの発明の実施の形態１について説明する。図１はこの発明のマイクロコンピュータの構成を示す図である。マイクロコンピュータはメモリアレイ部１１やＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）部１３を搭載するメインチップ部１００と、メインチップ部１００に搭載されたメモリアレイ部１１を制御するフラッシュＲＯＭのメモリ制御部３０から構成される。メモリアレイ部１１はメモリ素子がマトリックス状に配列して構成されており、フラッシュＲＯＭ版として使用される場合にはメモリアレイとして機能し、マスクＲＯＭ版として使用される場合にはマスクＲＯＭとして機能する。Ｉ／Ｏ部１３は入出力装置としての機能を有し、メインチップ部１００に搭載されている。その他チップ部１２はフラッシュＲＯＭおよびメインチップのＩ／Ｏ部１３を除く、演算部分やＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等で構成されている。
【００１５】
図１に示されるように、メインチップ部１００は矩形状を有しており、メインチップ部１００の外縁部分はＩ／Ｏ部１３によって囲まれている。メモリアレイ部１１はメインチップ部１００の内側部分であって、Ｉ／Ｏ部１３の一部と接触するように配置され、残りの部分にはその他チップ部１２が配置されている。メモリアレイ部１１がＩ／Ｏ部１３と接触している矩形状のメインチップ部１００の１辺には、チップを切断するためのスペースとしてのダイシングライン２１ａを介して矩形状のメモリ制御部３０が配置されている。フラッシュＲＯＭ版からマスクＲＯＭ版への変換時にダイシングライン２１ａで切断することによって不要となる矩形状のメモリ制御部３０を削除してマイクロコンピュータの小型化を図ることができる。メモリ間接続２２はメモリ制御部３０とメモリアレイ部１１を電気的に接続するために、ダイシングライン２１ａおよびＩ／Ｏ部１３を跨ぐよう配置されている。
【００１６】
このように、メモリアレイ部１１とメモリ制御部３０で構成されるフラッシュＲＯＭ部分は、メインチップ部１００内のメモリアレイ部１１とメインチップ部１００外のメモリ制御部３０とに分割された配置になっている。
【００１７】
つぎに、このような構成のマイクロコンピュータを用いた製品のフラッシュＲＯＭ版からマスクＲＯＭ版への移行について説明する。
【００１８】
フラッシュＲＯＭ版の場合には、メモリアレイ部１１をメモリ制御部３０で制御することによってマイクロコンピュータを構成する。
【００１９】
マスクＲＯＭ版を作成する時には、フラッシュＲＯＭ版で用いられていたマスクの配置のまま、すなわちメインチップ部１００内にメモリアレイ部１１を、メインチップ部１００外にメモリ制御部３０を分割配置した状態のまま、メモリアレイ部１１の部分にマスクＲＯＭを設ける。このように、この発明の配置構成によれば、メインチップ部１００の再配置とマスクＲＯＭ用のＲＯＭ付けマスクの作成のみで、メモリアレイ部１１にマスクＲＯＭを配置することが可能となり、マスクＲＯＭ版のマイクロコンピュータが実現できる。
【００２０】
なお、上述した説明ではマスクＲＯＭ版用のマスクを準備する場合を説明をしたが、フラッシュＲＯＭ版でのマスク配置のまま、拡散層等との接続を可能とするコンタクト工程およびコンタクト同士を接続させる配線工程のマスク変更のみでフラッシュＲＯＭ版からマスクＲＯＭ版のマイクロコンピュータに変更することもできる。その際、ダイシングライン２１ａでフラッシュＲＯＭ版の時に使用していたフラッシュＲＯＭのメモリ制御部を切り離しても良い。
【００２１】
なお、上述した説明ではメインチップ部１００およびメモリ制御部３０が矩形の場合を示したが、これらは矩形の場合に限られるものではなく、その他の形状を有するものであってもよい。
【００２２】
このように実施の形態１によれば、フラッシュＲＯＭ部分におけるメモリアレイ部１１とメモリ制御部３０とを分割して配置し、メモリアレイ部１１をマスクＲＯＭと置き換え可能に構成したので、マスクＲＯＭ用のＲＯＭ付けマスクの作成のみで、フラッシュＲＯＭ版からマスクＲＯＭ版への移行が容易に行うことができる。また、メモリアレイ部１１にマスクＲＯＭを配置し、フラッシュＲＯＭ版でのマスク配置のまま、コンタクト工程および配線工程のマスク変更のみでマスクＲＯＭ版のマイクロコンピュータと同様の機能を有するマイクロコンピュータを得ることができる。さらにその際、フラッシュＲＯＭ版の時に使用していたフラッシュＲＯＭのメモリ制御部をダイシングライン２１ａで切り離すことによって、マイクロコンピュータのサイズをより小さくすることができる。
【００２３】
したがって、フラッシュＲＯＭ版およびマスクＲＯＭ版のそれぞれのマイクロコンピュータに対してチップサイズを最適化する必要がなくなり、開発期間の短縮化とコスト低減を図ることができるという効果を有する。
【００２４】
実施の形態２．
図２に従ってこの発明の実施の形態２について説明する。図２はこの発明のマイクロコンピュータの構成を示す図である。図２のマイクロコンピュータの各構成要素のうち、図１のものと同一の機能を達する構成要素については同一番号を付しており、重複する説明は省略する。
【００２５】
この実施の形態２のマイクロコンピュータでは、実施の形態１で説明した図１において、フラッシュＲＯＭのメモリ制御部Ｉ／Ｏ３１がメモリ制御部３０と独立して配置されていることを特徴とする。
【００２６】
このメモリ制御部Ｉ／Ｏ３１はメモリ制御部３０の外縁部分のうち、メモリ制御部３０とメインチップ部１００が接していない辺に配置される。また、図１の場合と同様にフラッシュＲＯＭ版からマスクＲＯＭ版への変換時に不要となるフラッシュＲＯＭのメモリ制御部３０とメインチップ部１００とはダイシングライン２１ａを介して接続されている。このメモリ制御部Ｉ／Ｏ３１は、メモリ制御部３０がデータの入出力を行う際に必要な場合に使用される。
【００２７】
このように実施の形態２によれば、実施の形態１で説明した効果に加え、フラッシュＲＯＭのメモリ制御部３０の略外縁部にメモリ制御部Ｉ／Ｏ３１を配置したので、フラッシュＲＯＭ版での使用時におけるアセンブリ時のワイヤの不必要なチップ上の跨ぎを防ぐことができる。
【００２８】
実施の形態３．
図３に従ってこの発明の実施の形態３について説明する。図３はこの発明のマイクロコンピュータの構成を示す図である。図３のマイクロコンピュータの各構成要素のうち、図２のものと同一の機能を達する構成要素については同一番号を付しており、重複する説明は省略する。
【００２９】
この実施の形態３のマイクロコンピュータでは、実施の形態２で説明した図２において、フラッシュＲＯＭのメモリ制御部Ｉ／Ｏ３１がメモリ制御部３０と独立して配置されていることを特徴とする。
【００３０】
メモリ制御部Ｉ／Ｏ３１は、メモリ制御部３０の外縁部分のうち、メインチップ部１００と接する辺に対向する１辺に配置される。
【００３１】
また、メモリ制御部３０とメモリアレイ部１１とは、図２で示した実施の形態２の矩形状のメインチップ部１００の周囲に配置されるＩ／Ｏ部１３のうち、メモリアレイ部１１に近接して配置されるＩ／Ｏ部１３を省いて直接接続されるよう配置されている。
【００３２】
つぎに、このような構成のマイクロコンピュータを用いた製品のフラッシュＲＯＭ版からマスクＲＯＭ版への移行について説明する。
【００３３】
マスクＲＯＭ版を作成する時には、フラッシュＲＯＭ版で用いられていたマスクの配置のまま、すなわちメインチップ部１００内にメモリアレイ部１１を、メインチップ部１００外にメモリ制御部３０を分割配置したまま、メモリアレイ部１１にマスクＲＯＭを配置する。さらに、メモリ制御部３０の回路パターンを外してメモリ制御部Ｉ／Ｏ３１の回路パターンをメインチップ部１００に接するように配置した構成にする。これによって、フラッシュＲＯＭのときに必要だったメモリ制御部３０のスペース分を縮小できる。
【００３４】
このように実施の形態３によれば、マスクＲＯＭ用のマスクの作成のみで、フラッシュＲＯＭ版からマスクＲＯＭ版への移行が容易に行え、フラッシュＲＯＭ版の使用時におけるアセンブリ時のワイヤの不必要なチップ上の跨ぎを防ぐことができる。また、フラッシュＲＯＭ版、マスクＲＯＭ版のそれぞれに対してチップサイズを最適化する必要がなくなり、チップを両者の場合でほぼ共有することができるため、開発期間の短縮化、コスト低減を図ることができるという効果を有する。
【００３５】
さらに、フラッシュＲＯＭのメモリ制御部３０とメモリアレイ部１１を直接接続させるよう配置し、メインチップ部１００と反対側のフラッシュＲＯＭのメモリ制御部３０の端にフラッシュＲＯＭのメモリ制御部Ｉ／Ｏ３１を配置したので、メモリ制御部３０とメモリアレイ部１１の間のＩ／Ｏを省略することができ、チップ面積が大きくなるという問題点を解消することができる。
【００３６】
なお、上述した説明では、メインチップ部１００およびメモリ制御部３０が矩形形状を有する場合を示したが、これらは矩形形状の場合に限られるものではなく、その他の形状の場合であってもよい。
【００３７】
実施の形態４．
図４に従ってこの発明の実施の形態４について説明する。図４はこの発明のマイクロコンピュータの構成を示す図である。マイクロコンピュータは、メモリアレイ部１１、その他チップ部１２、Ｉ／Ｏ部１３、フラッシュＲＯＭのメモリ制御部３０からなる。その他チップ部１２はフラッシュＲＯＭおよびメインチップのＩ／Ｏ部１３を除く、演算部分やＲＡＭ等で構成されている。
【００３８】
フラッシュＲＯＭのメモリ制御部３０は分割されて矩形状のチップの各コーナー部に配置される。また、この各コーナー部以外の外縁部の４辺にＩ／Ｏ部１３が配置され、メモリアレイ部１１はフラッシュＲＯＭのメモリ制御部３０と直接接続されるようＩ／Ｏ部１３の配置位置とその他チップ部１２の配置位置との間に配置されている。この図４の例では、２つのメモリアレイ部１１がそれぞれ異なる一対のメモリ制御部３０に接して配置されている場合が示されている。
【００３９】
このように、この実施の形態３のマイクロコンピュータでは、フラッシュＲＯＭ版からマスクＲＯＭ版への変換時に不要となるメモリ制御部３０を分割してチップの各コーナー部に配置して、チップのアクティブエリアを有効活用して面積を小さくしている。
【００４０】
つぎに、このような構成のマイクロコンピュータを用いた製品のフラッシュＲＯＭ版からマスクＲＯＭ版への移行について説明する。
【００４１】
フラッシュＲＯＭ版の場合には、メモリアレイ部１１をメモリ制御部３０で制御することによってマイクロコンピュータを構成する。
【００４２】
マスクＲＯＭ版を作成する時には、フラッシュＲＯＭ版で用いられていたマスクの配置のまま、すなわちメモリ制御部３０をチップ内の各コーナー部に分割配置した状態のまま、メモリアレイ部１１の部分にマスクＲＯＭを設ける。このようにこの発明の配置構成によれば、マスクＲＯＭ用のＲＯＭ付けマスクの作成のみでメモリアレイ部１１にマスクＲＯＭを配置することが可能となり、マスクＲＯＭ版のマイクロコンピュータが実現できる。
【００４３】
なお、上述した説明ではマスクＲＯＭ版用のマスクを準備する場合を説明したが、フラッシュＲＯＭ版でのマスク配置のまま、コンタクト工程および配線工程のマスク変更を行うのみで、フラッシュＲＯＭ版からマスクＲＯＭ版のマイクロコンピュータに変更することもできる。
【００４４】
このように実施の形態４によれば、マスクＲＯＭ用のマスクの作成のみで、フラッシュＲＯＭ版からマスクＲＯＭ版への移行が容易に行え、フラッシュＲＯＭ版の使用時におけるアセンブリ時のワイヤの不必要なチップ上の跨ぎを防ぐことができる。また、フラッシュＲＯＭ版、マスクＲＯＭ版のそれぞれに対してチップサイズを最適化する必要がなくなり、チップを両者の場合でほぼ共有することができるため、開発期間の短縮化、コスト低減を図ることができるという効果を有する。
【００４５】
さらに、通常ではＩ／Ｏのパッドを置く程度にしか利用されていないチップのコーナー部を有効に利用することによってフラッシュＲＯＭ版およびマスクＲＯＭ版の双方に対して、チップ面積を変更することなく、より小さな面積で最適化されたマイクロコンピュータを得ることができる。
【００４６】
なお、上述した説明では２箇所のメモリアレイ部１１のそれぞれの両端にメモリ制御部３０を４箇所配置した場合を説明したが、メモリアレイ部１１とフラッシュＲＯＭのメモリ制御部３０の接続を保つことができれば、ＲＯＭとしての必要な容量に応じて、メモリアレイ部１１はＩ／Ｏ部１３とその他チップ部１２との間のうち、１，３または４辺に配置させてもよい。
【００４７】
実施の形態５．
図５に従ってこの発明の実施の形態５について説明する。図５は本発明のマイクロコンピュータの構成を示すブロック図である。図５のマイクロコンピュータの各構成要素のうち、図４のものと同一の機能を達する構成要素については同一番号を付しており、重複する説明は省略する。
【００４８】
マイクロコンピュータの中のフラッシュＲＯＭのメモリ制御部３０は、必要な電圧に昇圧するチャージポンプ部３２、データをアナログ／ディジタル変換するアナログ／ディジタル部３３、その他メモリ制御部３５等の機能ごとに各コーナー部に分割配置されている。また、メモリ制御部が分割して配置されたコーナー部間は、例えばチャージポンプ部３２とチャ−ジポンプ部３２間や、アナログ／ディジタル部３３とその他メモリ制御部３５間のように、データバス３４で接続されている。
【００４９】
フラッシュＲＯＭからマスクＲＯＭに移行するときには、実施の形態４の場合と同様に、マスクＲＯＭ用のＲＯＭ付マスクの作成によって、メモリアレイ部１１にマスクＲＯＭを設けるだけ、または、フラッシュＲＯＭ版でのマスク配置のまま、コンタクト工程と配線工程のマスクの変更を行うだけでよい。
【００５０】
このように実施の形態５によれば、マスクＲＯＭ用のマスクの作成のみで、フラッシュＲＯＭ版からマスクＲＯＭ版への移行が容易に行え、フラッシュＲＯＭ版の使用時におけるアセンブリ時のワイヤの不必要なチップ上の跨ぎを防ぐことができる。また、フラッシュＲＯＭ版、マスクＲＯＭ版のそれぞれに対してチップサイズを最適化する必要がなくなり、チップを両者の場合でほぼ共有することができるため、開発期間の短縮化、コスト低減を図ることができるという効果を有する。
【００５１】
さらに、チップの各コーナー部に配置されたチャージポンプ部３２等のメモリ制御部をデータバス３４によって接続することによって、分割配置された各メモリ制御部の改良が容易になるとともに、コーナー部の有効活用を図ることができる。
【００５２】
実施の形態６．
図６に従ってこの発明の実施の形態６について説明する。図６はこの発明のマイクロコンピュータの構成を示す図である。図６のマイクロコンピュータの各構成要素のうち、図２のものと同一の機能を達する構成要素については同一番号を付しており、重複する説明は省略する。
【００５３】
この実施の形態６のマイクロコンピュータでは、実施の形態２で説明した図２において、メモリ制御部３０がチャージポンプ以外のメモリ制御部３６とチャージポンプ部３２に分割され、さらにフラッシュＲＯＭを駆動するために必要な電源を外部電源から得ることが可能な電源電圧取込用パッド４０を有することを特徴とする。
【００５４】
このチャージポンプ以外のメモリ制御部３６の外縁部分のうち、チャージポンプ以外のメモリ制御部３６とメインチップ部１００が接していない３辺には電源電圧取込用パッド４０を配置するためのＩ／Ｏ部４１が配置される。また、チャージポンプ部３２は、電源電圧取込用パッド４０を配置するためのＩ／Ｏ部４１の外縁部分のうち、メインチップ部１００と接する辺に対向する１辺に配置される。
【００５５】
以上のような構成とすることで、メモリアレイ部１１、チャージポンプ以外のメモリ制御部３６、電源電圧取込用パッド４０を配置するためのＩ／Ｏ部４１およびチャージポンプ部３２を備えたフラッシュＲＯＭのフルスペック版のチップ、メモリアレイ部１１、チャージポンプ以外のメモリ制御部３６および電源電圧取込用パッド４０を配置するためのＩ／Ｏ部４１を備え、チャージポンプの代わりに外部電源から電位を取り込むフラッシュＲＯＭの簡易版のチップそして、メモリアレイ部１１にマスクＲＯＭを形成することでマスクＲＯＭ版に変更できる部分を備えたマスクＲＯＭ版のチップの３種のチップを得ることができる。
【００５６】
つぎに、このような構成のマイクロコンピュータを用いた製品のフラッシュＲＯＭ版からマスクＲＯＭ版への移行について説明する。
【００５７】
フラッシュＲＯＭのフルスペック版を作成するときには、チャージポンプ部３２を用いるとともに、メモリアレイ部１１をチャージポンプ以外のメモリ制御部３６で制御することによって、マイクロコンピュータを構成する。
【００５８】
また、フラッシュＲＯＭの簡易版を作成するときには、電源電圧取込用パッド４０を用いるとともに、メモリアレイ部１１をチャージポンプ以外のメモリ制御部３６で制御することによって、マイクロコンピュータを構成する。その際、ダイシングライン２１ｂでフラッシュＲＯＭのフルスペック版で使用するチャージポンプ部３２を切り離してもよい。これによって、フラッシュＲＯＭのフルスペック版を作成するときに必要だったチャージポンプ部３２のスペース分を縮小できる。
【００５９】
一方、マスクＲＯＭ版を作成するときには、実施の形態２で説明したのと同様に、ダイシングライン２１ａでチップをカットすることにより、フラッシュＲＯＭのフルスペック版またはフラッシュＲＯＭの簡易版で使用するチャージポンプ部３２、チャージポンプ以外のメモリ制御部３６および電源電圧取込用パッド４０を配置するためのＩ／Ｏ部を切り離すことができる。これによって、フラッシュＲＯＭ簡易版を作成するときに必要だった電源電圧取込用パッド４０およびチャージポンプ以外のメモリ制御部３６のスペース分をさらに縮小できる。
【００６０】
このように実施の形態６によれば、電源電圧取込用パッド４０を設けたことによって、チャージポンプ以外のメモリ制御部３６を駆動するための電圧とは別途のフラッシュＲＯＭの書込時／消去時の電圧を、直接フラッシュＲＯＭに供給可能となり、フラッシュＲＯＭ版で小さなチップを実現できる。また、１枚のチップで３種類のチップ構成を提供することができ、顧客ニーズに対応したマイクロコンピュータを簡易かつ迅速に得ることができるようになる。
【００６１】
実施の形態７．
図７に従ってこの発明の実施の形態７について説明する。図７はこの発明のマイクロコンピュータの構成を示す図である。図７のマイクロコンピュータの各構成要素のうち、図３のものと同一の機能を達する構成要素については同一番号を付しており、重複する説明は省略する。
【００６２】
この実施の形態７のマイクロコンピュータでは、実施の形態３で説明した図３においてメモリ制御部３０が、チャージポンプ以外のメモリ制御部３６とチャージポンプ部３２に分割され、さらにチャージポンプ部３２に電源電圧取込用パッド４０が配置されることを特徴とする。
【００６３】
このチャージポンプ部３２と、チャージポンプ以外のメモリ制御部３６とは互いに接して配置され、チャージポンプ部３２の表面にはフラッシュＲＯＭの書込／消去時に必要な電圧を供給するための電源電圧取込用パッド４０が配置されたＩ／Ｏ部４１が設けられている。図７の例では、このＩ／Ｏ部４１は、チャージポンプ部３２の外縁部分のうち、チャージポンプ以外のメモリ制御部３６と接する辺に対向する１辺に配置されているが、チャージポンプ以外のメモリ制御部と接する辺に配置されていてもよい。
【００６４】
以上のように配置することで、実施の形態６で説明した場合と同様にフラッシュＲＯＭのフルスペック版、フラッシュＲＯＭの簡易版、そしてマスクＲＯＭ版の３種のチップを実現可能なマイクロコンピュータを得ることができる。
【００６５】
つぎに、このような構成のマイクロコンピュータを用いた製品のフラッシュＲＯＭ版からマスクＲＯＭ版への移行について説明する。
【００６６】
フラッシュＲＯＭのフルスペック版を作成する時には、外部電源から電位を取り込むためチャージポンプ部３２を用いるとともに、メモリアレイ部１１をチャージポンプ以外のメモリ制御部３６で制御することによって、マイクロコンピュータを構成する。
【００６７】
また、フラッシュＲＯＭの簡易版を作成する時には、チャージポンプ部３２の回路パターンを外して電源電圧取込用パッド４０を配置するＩ／Ｏ部４１の回路パターンをメインチップ部１００に接するように配置した構成にする。これによって、フラッシュＲＯＭのフルスペック版を作成するときに必要だったチャージポンプ部３２のスペース分を縮小できる。
【００６８】
一方、マスクＲＯＭ版を作成する時には、メモリアレイ部１１にマスクＲＯＭを配置する。さらに、簡易版を作成するときに外したチャージポンプ部３２に加えチャージポンプ以外のメモリ制御部３６の回路パターンも外して電源電圧取込用パッド４０を配置するＩ／Ｏ部４１の回路パターンをメインチップ部１００に接するように配置した構成にする。これによって、フラッシュＲＯＭの簡易版を作成するときに必要だったチャージポンプ以外のメモリ制御部３６のスペース分をさらに縮小できる。
【００６９】
このように実施の形態７によれば、電源電圧取込用パッド４０を設けたことによって、チャージポンプ以外のメモリ制御部３６を駆動するための電圧とは別途のフラッシュＲＯＭの書込時／消去時の電圧を、直接フラッシュＲＯＭに供給可能となり、フラッシュＲＯＭ版で小さなチップを実現できる。また、１枚のチップで３種類のチップ構成を提供することができ、顧客ニーズに対応したマイクロコンピュータを簡易かつ迅速に得ることができるようになる。
【００７０】
実施の形態８．
図８に従ってこの発明の実施の形態８について説明する。図８は本発明のマイクロコンピュータの構成を示す図である。図８のマイクロコンピュータの各構成要素のうち、図５のものと同一の機能を達する構成要素については同一番号を付しており、重複する説明は省略する。
【００７１】
この実施の形態８のマイクロコンピュータでは、実施の形態５で説明した図５において、フラッシュＲＯＭのメモリ制御部３０を構成するアナログ／ディジタル部３３等から独立したチャージポンプ部３２がチップの外側部分に配置されていること、およびコーナー部に分割して配置されたメモリ制御部に電源電圧取込用パッド４０が配置されることを特徴とする。
【００７２】
矩形状のチップの１辺には、この矩形状のチップと奥行き（図の前後方向）のサイズを同じにする矩形状のチャージポンプ部３２が配置されている。また、フラッシュＲＯＭを駆動するために必要な電源を外部電源によっても得ることができるように電源電圧取込用パッド４０が、アナログ／ディジタル部３３およびその他メモリ制御部３５の全部または一部に設けられている。
【００７３】
以上のように配置することで、実施の形態６で説明した場合と同様に、フラッシュＲＯＭのフルスペック版、フラッシュＲＯＭの簡易版、そしてマスクＲＯＭ版の３種のチップを実現可能なマイクロコンピュータを得ることができる。なお、マスクＲＯＭ版を作成するときには、チャージポンプ部３２の回路パターンを外した配置構成にしても良い。これによってフラッシュＲＯＭ版のときに必要だったチャージポンプ部３２のスペース分を縮小することができる。
【００７４】
また、上述した説明ではメインチップ部１００およびメモリ制御部３０が矩形の場合を示したが、これらは矩形の場合に限られるものではなく、その他の形状を有するものであってもよい。
【００７５】
このように実施の形態８によれば、実施の形態５で説明した効果に加え、電源電圧取込用パッド４０を設けたことによって、チャージポンプ以外のメモリ制御部３６を駆動するための電圧とは別途のフラッシュＲＯＭの書込時／消去時の電圧を、直接フラッシュＲＯＭに供給可能となり、フラッシュＲＯＭ版で小さなチップを実現できる。また、１枚のチップで３種類のチップ構成を提供することができ、顧客ニーズに対応したマイクロコンピュータを簡易かつ迅速に得ることができるようになる。
【００７６】
【発明の効果】
以上説明したように、この発明によれば、フラッシュＲＯＭ部分におけるメモリアレイ部とメモリ制御部とを分割して配置し、メモリアレイ部をマスクＲＯＭと置き換え可能構成したので、マスクＲＯＭ用のＲＯＭ付けマスクの作成のみで、フラッシュＲＯＭ版からマスクＲＯＭ版への移行が容易に行うことができる。またフラッシュＲＯＭ版の時に使用していたフラッシュＲＯＭのメモリ制御部をダイシングラインで切り離すことによって、マイクロコンピュータのサイズをより小さくすることができる。したがって、フラッシュＲＯＭ版およびマスクＲＯＭ版のそれぞれのマイクロコンピュータに対してチップサイズを最適化する必要がなくなり、開発期間の短縮化、コスト低減を図ることができるという効果を有する。
【図面の簡単な説明】
【図１】この発明の実施の形態１にかかるマイクロコンピュータの構成を示す図である。
【図２】この発明の実施の形態２にかかるマイクロコンピュータの構成を示す図である。
【図３】この発明の実施の形態３にかかるマイクロコンピュータの構成を示す図である。
【図４】この発明の実施の形態４にかかるマイクロコンピュータの構成を示す図である。
【図５】この発明の実施の形態５にかかるマイクロコンピュータの構成を示す図である。
【図６】この発明の実施の形態６にかかるマイクロコンピュータの構成を示す図である。
【図７】この発明の実施の形態７にかかるマイクロコンピュータの構成を示す図である。
【図８】この発明の実施の形態８にかかるマイクロコンピュータの構成を示す図である。
【符号の説明】
１１  メモリアレイ部、１２  その他チップ部、１３，４１  Ｉ／Ｏ部、２１ａ，２１ｂ  ダイシングライン、２２  メモリ間接続、３０  フラッシュＲＯＭのメモリ制御部、３１  フラッシュＲＯＭのメモリ制御部Ｉ／Ｏ、３２  チャージポンプ部、３３  アナログ／ディジタル部、３４  データバス、３５  その他メモリ制御部、３６  チャージポンプ以外のメモリ制御部、４０  電源電圧取込用パッド、１００  メインチップ部。
【図１】
2004186653.tif 000003
【図２】
2004186653.tif 000004
【図３】
2004186653.tif 000005
【図４】
2004186653.tif 000006
【図５】
2004186653.tif 000007
【図６】
2004186653.tif 000008
【図７】
2004186653.tif 000009
【図８】
2004186653.tif 000010