(57)【要約】    【課題】  スペーサ形成用絶縁膜のドライエッチングによるフォトダイオード領域の損傷を抑え、駆動時の暗電流特性が改善可能なＣＭＯＳイメージセンサの製造方法を提供すること。    【解決手段】  フィールド絶縁膜３２、及びゲート電極３３ａを形成した基板３０上のエピタキシャル層３１上面にイオン注入用酸化膜３５を形成し、フォトダイオード領域３７、３８を形成し、フォトダイオード領域形成マスク３６を除去した後、窒化膜３９、酸化膜４０の順で積層したスペーサ形成用絶縁膜を形成し、酸化膜４０をドライエッチングして、ゲート電極３３ａの両側壁の窒化膜３９上に酸化膜スペーサ４１を形成した後、ドライエッチングによって露出された窒化膜３９を、ウェットエッチングにより除去し、フォトダイオード領域３７、３８と反対側のゲート電極３３ａ片側のエピタキシャル層３１表層部にフローティング拡散領域４３を形成する。【選択図】  図２Ｆ
2004214665.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオード領域とトランスファートランジスタとを含んで構成されたＣＭＯＳイメージセンサの製造方法において、
基板上に形成されたエピタキシャル層の一定領域に活性領域とフィールド領域とを画定するフィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、
前記活性領域の前記エピタキシャル層上に前記トランスファートランジスタのゲート電極を形成するゲート電極形成ステップと、
前記ゲート電極の片側の前記活性領域における前記エピタキシャル層表層部に前記フォトダイオード領域を形成するフォトダイオード領域形成ステップと、
前記エピタキシャル層、前記フィールド絶縁膜、及び前記ゲート電極を含む全体構造の露出した表面に、酸化膜と窒化膜とを積層したスペーサ形成用絶縁膜を形成するスペーサ形成用絶縁膜形成ステップと、
前記フォトダイオード領域における前記エピタキシャル層上面、及び前記フォトダイオード領域側の前記ゲート電極の端部上面を覆い、前記ゲート電極の反対側の端部上面を露出させるスペーサマスクを形成するスペーサマスク形成ステップと、
前記スペーサマスク下に前記スペーサ形成用絶縁膜を残しつつ、前記スペーサ形成用絶縁膜をドライエッチングして、前記フォトダイオード領域と反対側の前記ゲート電極側壁にスペーサを形成するスペーサ形成ステップと、
前記スペーサマスクを除去するスペーサマスク除去ステップと、
前記フォトダイオード領域と反対側の前記ゲート電極片側の前記エピタキシャル層表層部にフローティング拡散領域を形成するフローティング拡散領域形成ステップとを含むことを特徴とするＣＭＯＳイメージセンサの製造方法。
【請求項２】
前記スペーサ形成用絶縁膜形成ステップにおいて、前記全体構造の露出した表面に前記酸化膜を約２００〜約２０００Åの厚さに形成した後、該酸化膜上に前記窒化膜を約２００〜約１０００Åの厚さに積層して形成することを特徴とする請求項１記載のＣＭＯＳイメージセンサの製造方法。
【請求項３】
前記フォトダイオード領域形成ステップが、
前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上の領域に開口を有するフォトダイオード領域形成マスクを形成するステップと、
該フォトダイオード領域形成マスクを用いて高エネルギーイオン注入を行い、ｎ型イオン注入領域となる第１のフォトダイオード領域を、前記ゲート電極の片側と前記フィールド絶縁膜との間の前記エピタキシャル層表層部に形成するステップと、
連続的に前記フォトダイオード領域形成マスクを用いて低エネルギーイオン注入を行い、ｐ型イオン注入領域となる第２のフォトダイオード領域を、前記第１のフォトダイオード領域と前記エピタキシャル層上面と間に形成するステップとを含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
【請求項４】
前記スペーサマスク形成ステップにおいて、前記フォトダイオード領域形成マスク形成時と同じレチクル、及び感光特性が逆のフォトレジストとを用いることを特徴とする請求項３に記載のＣＭＯＳイメージセンサの製造方法。
【請求項５】
フォトダイオード領域とトランスファートランジスタとを含んで構成されたＣＭＯＳイメージセンサの製造方法において、
基板上に形成されたエピタキシャル層の一定領域に活性領域とフィールド領域とを画定するフィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、
前記活性領域の前記エピタキシャル層上に前記トランスファートランジスタのゲート電極を形成するゲート電極形成ステップと、
前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上面にイオン注入用酸化膜を形成し、該イオン注入用酸化膜３５下方の前記エピタキシャル層表層部に、前記フォトダイオード領域を形成するフォトダイオード領域形成ステップと、
前記エピタキシャル層、前記フィールド絶縁膜、前記ゲート電極、及び前記イオン注入用酸化膜を含む全体構造の露出した表面に、窒化膜を形成し、該窒化膜上に酸化膜を形成して、前記窒化膜、前記酸化膜の順で積層したスペーサ形成用絶縁膜を形成するスペーサ形成用絶縁膜形成ステップと、
前記スペーサ形成用絶縁膜の前記酸化膜をドライエッチングして、前記ゲート電極の両側壁の前記窒化膜上に酸化膜スペーサを形成する酸化膜スペーサ形成ステップと、
前記ドライエッチングによって露出されたスペーサ形成用絶縁膜の前記窒化膜を、ウェットエッチングにより除去する窒化膜除去ステップと、
前記フォトダイオード領域と反対側の前記ゲート電極片側の前記エピタキシャル層表層部にフローティング拡散領域を形成するフローティング拡散領域形成ステップと
を含むことを特徴とするＣＭＯＳイメージセンサの製造方法。
【請求項６】
前記イオン注入酸化膜を約１００〜約５００Åの厚さに形成し、前記スペーサエッチングバッファ窒化膜を１００〜５００Åの厚さに形成することを特徴とする請求項５に記載のＣＭＯＳイメージセンサの製造方法。
【請求項７】
前記フォトダイオード領域形成ステップが、
前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上の領域に開口を有するフォトダイオード領域形成マスクを形成するステップと、
該フォトダイオード領域形成マスクを用いて高エネルギーイオン注入を行い、ｎ型イオン注入領域となる第１のフォトダイオード領域を、前記ゲート電極の片側と前記フィールド絶縁膜との間の前記エピタキシャル層表層部に形成するステップと、
連続的に前記フォトダイオード領域形成マスクを用いて低エネルギーイオン注入を行い、ｐ型イオン注入領域となる第２のフォトダイオード領域を、前記第１のフォトダイオード領域と前記エピタキシャル層上面と間に形成するステップとを含むことを特徴とする請求項５に記載のＣＭＯＳイメージセンサの製造方法。
【請求項８】
フォトダイオード領域とトランスファートランジスタとを含んで構成されたＣＭＯＳイメージセンサの製造方法において、
基板上に形成されたエピタキシャル層の一定領域に活性領域とフィールド領域とを画定するフィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、
前記活性領域の前記エピタキシャル層上に前記トランスファートランジスタのゲート電極を形成するゲート電極形成ステップと、
前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上面にイオン注入用酸化膜を形成し、該イオン注入用酸化膜３５下方の前記エピタキシャル層表層部に、前記フォトダイオード領域を形成するフォトダイオード領域形成ステップと、
前記エピタキシャル層、前記フィールド絶縁膜、前記ゲート電極、及び前記イオン注入用酸化膜を含む全体構造の露出した表面に、窒化膜を形成し、該窒化膜上に酸化膜を形成して、前記窒化膜、前記酸化膜の順で積層したスペーサ形成用絶縁膜を形成するスペーサ形成用絶縁膜形成ステップと、
前記スペーサ形成用絶縁膜の前記酸化膜をドライエッチングして、前記ゲート電極の両側壁の前記窒化膜上に酸化膜スペーサを形成する酸化膜スペーサ形成ステップと、
前記フォトダイオード領域と反対側の前記ゲート電極片側の前記エピタキシャル層表層部にフローティング拡散領域を形成するフローティング拡散領域形成ステップとを含むことを特徴とするＣＭＯＳイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサの製造方法に関し、特に、駆動時の暗電流を減少させることのできるＣＭＯＳイメージセンサの製造方法に関する。
【背景技術】
【０００２】
イメージセンサは、光学画像を電気信号に変換させる半導体素子であって、代表的な例としては、電荷結合素子（ＣＣＤ：ｃｈａｒｇｅ  ｃｏｕｐｌｅｄ  ｄｅｖｉｃｅ）及びＣＭＯＳイメージセンサが挙げられる。ＣＣＤは、個々のＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）キャパシタが互い極めて近接した位置に配置された素子であり、該素子中では、電荷キャリアがキャパシタに捕獲されつつ移送される。一方、ＣＭＯＳイメージセンサは、ＣＭＯＳプロセス技術によって、周辺回路として形成された制御回路及び信号処理回路と、略画素数のＭＯＳトランジスタとを備えた素子であり、該素子においては、ＭＯＳトランジスタを利用して順に出力を検出するスイッチング方式が採用されている。
【０００３】
周知のように、カラーイメージを保存するためのイメージセンサにおいては、外部から光を受け取って光電荷を生成及び蓄積する光感知部の上部にカラーフィルタが配列されている。カラーフィルタアレイ（ＣＦＡ：  Ｃｏｌｏｒ  Ｆｉｌｔｅｒ  Ａｒｒａｙ）は、赤色（Ｒｅｄ）、緑色（Ｇｒｅｅｎ）及び青色（Ｂｌｕｅ）の三つのカラー、或いは、黄色（Ｙｅｌｌｏｗ）、紫紅色（Ｍａｇｅｎｔａ）及び青緑色（Ｃｙａｎ）の三つのカラーからなる。
【０００４】
また、イメージセンサは、光を感知する光感知部と、感知された光を電気的信号に処理してデータ化するロジック回路部とを含んで構成されており、光感度を高めるため、イメージセンサ素子全体面積に対する光感知部の占有面積の比率（Ｆｉｌｌ  Ｆａｃｔｏｒ）を高める研究が進められている。しかしながら、ロジック回路部の縮小は徐々に困難となってきており、このような光感知部の占有比率の向上も困難となってきている。光感度をさらに高めるために、光感知部以外の領域に入射する光の経路を変えて光感知部に集める集光技術を適用する場合もあり、このような集光技術としては、イメージセンサのカラーフィルタ上にマイクロレンズを形成するものが挙げられる。
【０００５】
図１Ａは、通常のＣＭＯＳイメージセンサにおいて、１個のフォトダイオード（ＰＤ）と４個のＭＯＳトランジスタとを含んで構成された単位画素を示す回路図である。図示のように、該単位画素は、光を受け取って光電荷を生成するフォトダイオード１００と、フローティング拡散領域１０２と、フォトダイオード１００で集められた光電荷をフローティング拡散領域１０２に移送するためのトランスファートランジスタ（ＴX）１０１と、フローティング拡散領域の電位を所望の値にセッティングするように電荷を排出してフローティング拡散領域１０２をリセットするためのリセットトランジスタ（ＲX）１０３と、ソースフォロワバッファ増幅器の役割をするドライブトランジスタ（ＤX）１０４と、アドレッシングのためのスイッチングの役割をするセレクトトランジスタ（ＳX）１０５とを含んで構成されている。単位画素の外には出力信号を読み出すことができるように、ロードトランジスタ（ＲL）１０６が形成されている。
【０００６】
図１Ｂないし図１Ｇは、図１Ａに示したような単位画素を有するＣＭＯＳイメージセンサの製造工程におけるトランスファートランジスタ及びリセットトランジスタ周辺の断面構造を工程順に示した図である。
【０００７】
まず、図１Ｂに示すように、高濃度のｐ型基板１０上に低濃度のｐ型エピタキシャル層１１を形成する。このように低濃度のエピタキシャル層１１を用いることにより、フォトダイオード領域の空乏層を深くして特性を向上させることができる。また高濃度のｐ型基板１０を用いることによって、単位画素間のクロストークを防止することができる。
【０００８】
次いで、エピタキシャル層１１の一定領域に熱酸化膜を用いて活性領域とフィールド領域とを画定するフィールド絶縁膜１２を形成する。次いで、活性領域上にゲート絶縁膜（図示せず）とゲートポリシリコン層１３とを成長させ、これをパターニングして、トランスファートランジスタのゲート電極１３ａ及びリセットトランジスタのゲート電極１３ｂを形成する。図示のように、これらのゲート電極１３ａ、１３ｂの上部に、タングステンシリサイド層１４を形成することが好ましい。図１Ｂには示されていないが、ドライブトランジスタ１０４及びセレクトトランジスタ１０５等のゲート電極も共にパターニングしておくとよい。
【０００９】
次いで、図１Ｃないし図１Ｄに示すように、フォトダイオードが形成される領域に開口を有するフォトダイオード領域形成マスク１５を形成した後、高エネルギーイオン注入を行って、ｎ型イオン注入領域となる第１のフォトダイオード領域１６をトランスファートランジスタのゲート電極１３ａとフィールド絶縁膜１２との間のエピタキシャル層１１表層部に形成する。
【００１０】
次いで、図１Ｅに示すように、連続的に低エネルギーイオン注入を行って、ｐ型イオン注入領域となる第２のフォトダイオード領域１７を、第１のフォトダイオード領域１６とエピタキシャル層上面との間のエピタキシャル層１１表層部に形成する。このようにして、低電圧埋め込みフォトダイオード（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｂｕｒｉｅｄ  Ｐｈｏｔｏ  Ｄｉｏｄｅ：  ＬＶＢＰＤ）が形成される。
【００１１】
次いで、窒化膜、または酸化膜からなるスペーサ形成用絶縁膜１８をエピタキシャル層１１、フィールド絶縁膜１２、及びゲート電極１３ａ、１３ｂを含む全体構造の露出した表面に堆積させる。次いで、図１Ｆに示すように、スペーサ形成用絶縁膜１８をドライエッチングして、ゲート電極１３ａ、１３ｂの両側壁にスペーサ１８を形成する。
【００１２】
次いで、図１Ｇに示すように、フローティング拡散領域形成マスク１９を形成し、ｎ型イオン注入を行って、フローティング拡散領域２０、及びソース／ドレイン領域２１を形成する。次いで、一般的な後続を行ってＣＭＯＳイメージセンサの製造工程を終了する。
【非特許文献１】「シリコン欠陥生成に対する活性エッチング中のプラズマ誘発損傷の影響（Ｉｎｆｌｕｅｎｃｅ  ｏｆ  Ｐｌａｓｍａ  Ｉｎｄｕｃｅｄ  Ｄａｍａｇｅ  Ｄｕｒｉｎｇ  Ａｃｔｉｖｅ  Ｅｔｃｈ  ｏｎ  Ｓｉｌｉｃｏｎ  Ｄｅｆｅｃｔ  Ｇｅｎｅｒａｔｉｏｎ）」、２０００年第５回プロセス誘発プラズマに関する国際シンポジウム、５月２３〜２４日、アメリカ合衆国カリフォルニア州サンタクララ、２０００年アメリカ真空協会（Ａｍｅｒｉｃａｎ  Ｖａｃｕｕｍ  Ｓｏｃｉｅｔｙ）、第６１〜６４頁
【非特許文献２】「高感度でクロストークのない埋め込みＣＭＯＳイメージセンサ用の画素技術（Ｈｉｇｈ−Ｓｅｎｓｉｔｉｖｉｔｙ  ａｎｄ  Ｎｏ−Ｃｒｏｓｓｔａｌｋ  Ｐｉｘｅｌ  Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  Ｅｍｂｅｄｄｅｄ  ＣＯＭＳ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）」、ＩＥＥＥ電子装置におけるトランザクション（ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥＳ）、第４８版第１０巻、２００１年１０月、第２２２１〜２２２７頁
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら上記製造方法では、フォトダイオード領域の表面が上記全面ドライエッチング工程で損傷を受けて、結晶格子構造に欠陥が発生してしまい、このような欠陥は暗電流の発生源となる。暗電流とは、光が全く照射されていない状態でも、フォトダイオード等からフローティング拡散領域へ移動する電子により引き起こされるノイズ電流である。このような暗電流は、主に活性領域のエッジ部に存在する線欠陥、点欠陥などの各種欠陥やダングリングボンドによると報告されており、暗電流は低照度環境では深刻な問題をもたらし得る。
【００１４】
上記のような製造方法では、スペーサ１８形成のための上記ドライエッチングでフォトダイオードの表面が損傷されるため、損傷されたシリコン表面に存在するダングリングボンドなど、暗電流の発生源が多く発生してしまうという問題点があった。
【００１５】
また、フォトダイオード領域に入射する光は、酸化膜を経てエピタキシャル層に入射するが、酸化膜のように反射係数の小さい物質からエピタキシャル層のように反射係数が大きい物質に入射する場合、青色光のような短波長の光は、多くの部分が反射されてしまい、光感度が落ちるという問題があった。
【００１６】
本発明は、上述した従来の問題点に鑑みてなされたものであって、スペーサ形成用絶縁膜のドライエッチングによるフォトダイオード領域の損傷を抑え、駆動時の暗電流特性が改善されたＣＭＯＳイメージセンサを製造することができるＣＭＯＳイメージセンサの製造方法を提供することを目的としている。
【００１７】
また、本発明は、青色光のような短波長の光に対する光感度を向上させることができるＣＭＯＳイメージセンサの製造方法を提供することを別の目的としている。
【課題を解決するための手段】
【００１８】
本発明に係るＣＭＯＳイメージセンサの製造方法は、フォトダイオード領域とトランスファートランジスタとを含んで構成されたＣＭＯＳイメージセンサの製造方法において、基板上に形成されたエピタキシャル層の一定領域に活性領域とフィールド領域とを画定するフィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、前記活性領域の前記エピタキシャル層上に前記トランスファートランジスタのゲート電極を形成するゲート電極形成ステップと、前記ゲート電極の片側の前記活性領域における前記エピタキシャル層表層部に前記フォトダイオード領域を形成するフォトダイオード領域形成ステップと、前記エピタキシャル層、前記フィールド絶縁膜、及び前記ゲート電極を含む全体構造の露出した表面に、酸化膜と窒化膜とを積層したスペーサ形成用絶縁膜を形成するスペーサ形成用絶縁膜形成ステップと、前記フォトダイオード領域における前記エピタキシャル層上面、及び前記フォトダイオード領域側の前記ゲート電極の端部上面を覆い、前記ゲート電極の反対側の端部上面を露出させるスペーサマスクを形成するスペーサマスク形成ステップと、前記スペーサマスク下に前記スペーサ形成用絶縁膜を残しつつ、前記スペーサ形成用絶縁膜をドライエッチングして、前記フォトダイオード領域と反対側の前記ゲート電極側壁にスペーサを形成するスペーサ形成ステップと、前記スペーサマスクを除去するスペーサマスク除去ステップと、前記フォトダイオード領域と反対側の前記ゲート電極片側の前記エピタキシャル層表層部にフローティング拡散領域を形成するフローティング拡散領域形成ステップとを含むことを特徴としている（発明１）。
【００１９】
ここで、前記スペーサ形成用絶縁膜形成ステップにおいて、前記全体構造の露出した表面に前記酸化膜を約２００〜約２０００Åの厚さに形成した後、該酸化膜上に前記窒化膜を約２００〜約１０００Åの厚さに積層して形成することが望ましい（発明２）。
【００２０】
また、前記フォトダイオード領域形成ステップが、前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上の領域に開口を有するフォトダイオード領域形成マスクを形成するステップと、該フォトダイオード領域形成マスクを用いて高エネルギーイオン注入を行い、ｎ型イオン注入領域となる第１のフォトダイオード領域を、前記ゲート電極の片側と前記フィールド絶縁膜との間の前記エピタキシャル層表層部に形成するステップと、連続的に前記フォトダイオード領域形成マスクを用いて低エネルギーイオン注入を行い、ｐ型イオン注入領域となる第２のフォトダイオード領域を、前記第１のフォトダイオード領域と前記エピタキシャル層上面と間に形成するステップとを含むことが望ましい（発明３）。
【００２１】
また、前記スペーサマスク形成ステップにおいて、前記フォトダイオード領域形成マスク形成時と同じレチクル、及び感光特性が逆のフォトレジストとを用いることが望ましい（発明４）。
【００２２】
また、本発明に係る別のＣＭＯＳイメージセンサの製造方法は、フォトダイオード領域とトランスファートランジスタとを含んで構成されたＣＭＯＳイメージセンサの製造方法において、基板上に形成されたエピタキシャル層の一定領域に活性領域とフィールド領域とを画定するフィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、前記活性領域の前記エピタキシャル層上に前記トランスファートランジスタのゲート電極を形成するゲート電極形成ステップと、前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上面にイオン注入用酸化膜を形成し、該イオン注入用酸化膜３５下方の前記エピタキシャル層表層部に、前記フォトダイオード領域を形成するフォトダイオード領域形成ステップと、前記エピタキシャル層、前記フィールド絶縁膜、前記ゲート電極、及び前記イオン注入用酸化膜を含む全体構造の露出した表面に、窒化膜を形成し、該窒化膜上に酸化膜を形成して、前記窒化膜、前記酸化膜の順で積層したスペーサ形成用絶縁膜を形成するスペーサ形成用絶縁膜形成ステップと、前記スペーサ形成用絶縁膜の前記酸化膜をドライエッチングして、前記ゲート電極の両側壁の前記窒化膜上に酸化膜スペーサを形成する酸化膜スペーサ形成ステップと、前記ドライエッチングによって露出されたスペーサ形成用絶縁膜の前記窒化膜を、ウェットエッチングにより除去する窒化膜除去ステップと、前記フォトダイオード領域と反対側の前記ゲート電極片側の前記エピタキシャル層表層部にフローティング拡散領域を形成するフローティング拡散領域形成ステップとを含むことを特徴としている（発明５）。
【００２３】
ここで、前記イオン注入酸化膜を約１００〜約５００Åの厚さに形成し、前記スペーサエッチングバッファ窒化膜を１００〜５００Åの厚さに形成することが望ましい（発明６）。
【００２４】
また、前記フォトダイオード領域形成ステップが、前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上の領域に開口を有するフォトダイオード領域形成マスクを形成するステップと、該フォトダイオード領域形成マスクを用いて高エネルギーイオン注入を行い、ｎ型イオン注入領域となる第１のフォトダイオード領域を、前記ゲート電極の片側と前記フィールド絶縁膜との間の前記エピタキシャル層表層部に形成するステップと、連続的に前記フォトダイオード領域形成マスクを用いて低エネルギーイオン注入を行い、ｐ型イオン注入領域となる第２のフォトダイオード領域を、前記第１のフォトダイオード領域と前記エピタキシャル層上面と間に形成するステップとを含むことが望ましい（発明７）。
【００２５】
また、本発明に係るさらに別のＣＭＯＳイメージセンサの製造方法は、フォトダイオード領域とトランスファートランジスタとを含んで構成されたＣＭＯＳイメージセンサの製造方法において、基板上に形成されたエピタキシャル層の一定領域に活性領域とフィールド領域とを画定するフィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、前記活性領域の前記エピタキシャル層上に前記トランスファートランジスタのゲート電極を形成するゲート電極形成ステップと、前記ゲート電極の片側の前記活性領域における前記エピタキシャル層上面にイオン注入用酸化膜を形成し、該イオン注入用酸化膜３５下方の前記エピタキシャル層表層部に、前記フォトダイオード領域を形成するフォトダイオード領域形成ステップと、前記エピタキシャル層、前記フィールド絶縁膜、前記ゲート電極、及び前記イオン注入用酸化膜を含む全体構造の露出した表面に、窒化膜を形成し、該窒化膜上に酸化膜を形成して、前記窒化膜、前記酸化膜の順で積層したスペーサ形成用絶縁膜を形成するスペーサ形成用絶縁膜形成ステップと、前記スペーサ形成用絶縁膜の前記酸化膜をドライエッチングして、前記ゲート電極の両側壁の前記窒化膜上に酸化膜スペーサを形成する酸化膜スペーサ形成ステップと、前記フォトダイオード領域と反対側の前記ゲート電極片側の前記エピタキシャル層表層部にフローティング拡散領域を形成するフローティング拡散領域形成ステップとを含むことを特徴としている（発明８）。
【発明の効果】
【００２６】
上記発明１によれば、前記フォトダイオードの表面に前記スペーサ形成用絶縁膜が残されるので、従来のようなスペーサ形成用絶縁膜のエッチングによるフォトダイオード領域の損傷を抑え、駆動時の暗電流特性が改善されたＣＭＯＳイメージセンサを製造することができる。また、青色光のような短波長の光に対する光感度を向上させることが可能となる。
【００２７】
また、上記発明２によれば、青色光のような短波長の光に対する光感度を向上させることができる。
【００２８】
また、上記発明３によれば、低電圧駆動に好適な埋め込みフォトダイオード領域を形成することができる。
【００２９】
また、上記発明４によれば、一般的に高価となるレチクルの数を削減することができ、製造コストが高くなるのを抑えることができる。
【００３０】
上記発明５によれば、スペーサ形成用絶縁膜のうち、前記酸化膜をドライエッチングで、前記窒化膜をウェットエッチングで除去するので、前記フォトダイオードの表面は、前記窒化膜及び前記イオン注入用酸化膜によってダメージの大きいドライエッチングスペーサ形成用絶縁膜のエッチングから保護される。これにより、該ドライエッチングによるフォトダイオード領域の損傷を抑え、駆動時の暗電流特性が改善されたＣＭＯＳイメージセンサを製造することができる。
【００３１】
また、上記発明６によれば、前記窒化膜を上記ドライエッチング時のエッチングバッファとして好適に作用させ、前記ドライエッチング工程で或る程度のオーバエッチングが行われても、フォトダイオード領域の表面を十分に保護することができる。
【００３２】
また、上記発明７によれば、低電圧駆動に好適な埋め込みフォトダイオード領域を形成することができる。
【００３３】
また、上記発明８によれば、スペーサ形成用絶縁膜のうち、前記酸化膜をドライエッチングで、前記窒化膜をウェットエッチングで除去するので、前記フォトダイオードの表面は、前記窒化膜及び前記イオン注入用酸化膜によってダメージの大きいドライエッチングスペーサ形成用絶縁膜のエッチングから保護される。これにより、該ドライエッチングによるフォトダイオード領域の損傷を抑え、駆動時の暗電流特性が改善されたＣＭＯＳイメージセンサを製造することができる。また、前記フォトダイオードの表面に前記スペーサ形成用絶縁膜が残されるので、青色光のような短波長の光に対する光感度を向上させることが可能となる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の最も好ましい実施の形態を添付する図面を参照しながら説明する。
【００３５】
図２Ａないし図２Ｆは、本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの製造工程におけるトランスファートランジスタ及びリセットトランジスタ周辺の断面構造を工程順に示した図である。尚、本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの単位画素の概形は、図１Ａに示したものと同様であるので、その詳細な説明を省略する。
【００３６】
まず、図２Ａに示すように、高濃度のｐ型基板３０上に低濃度のｐ型エピタキシャル層３１を形成する。このように低濃度のエピタキシャル層３１を用いることにより、フォトダイオードの空乏層を深くして特性を向上させることができる。また、高濃度の基板３０を用いることによって、単位画素間のクロストークを防止することができる。
【００３７】
次いでフィールド絶縁膜形成ステップとして、基板３０上に形成されたエピタキシャル層３１の一定領域に活性領域とフィールド領域とを画定する素子分離膜を形成する。本実施の形態では、素子分離膜として熱酸化膜によりフィールド絶縁膜３２を形成するが、トレンチ構造など別の構造の素子分離膜を用いることもできる。
【００３８】
次いでゲート電極形成ステップとして、活性領域のエピタキシャル層３１上にゲート絶縁膜（図示せず）とゲートポリシリコン層３３とを連続的に成長させ、これをパターニングして、トランスファートランジスタのゲート電極３３ａ及びリセットトランジスタのゲート電極３３ｂを形成する。図示のように、これらのゲート電極３３ａ、３３ｂは、それぞれの上部に形成されたタングステンシリサイド層３４を備えていることが好ましい。図２Ａには示されていないが、ドライブトランジスタ及びセレクトトランジスタ等のゲート電極も共にパターニングしておくとよい。
【００３９】
次いでフォトダイオード領域形成ステップとして、図２Ｂないし図２Ｄに示すように、フォトダイオード領域形成のためのイオン注入によって半導体基板の表面が損傷されるのを抑えるため、イオン注入前に、ゲート電極３３ａの片側の活性領域におけるエピタキシャル層３１上面にイオン注入用酸化膜３５を形成し、該イオン注入用酸化膜３５下方のエピタキシャル層３１表層部にフォトダイオード領域３７、３８を形成する。イオン注入用酸化膜３５を、約１００〜約５００Åの厚さに形成することが望ましい。
【００４０】
本実施の形態では、ゲート電極３３ａの片側の前記活性領域におけるエピタキシャル層３１上、即ちイオン注入用酸化膜３５上の領域に開口を有するフォトダイオード領域形成マスク３６を形成した後、該フォトダイオード領域形成マスク３６を用いて高エネルギーイオン注入を行い、ｎ型イオン注入領域となる第１のフォトダイオード領域３７を、ゲート電極３３ａの片側とフィールド絶縁膜３２との間のエピタキシャル層３１表層部に形成する。次いで、連続的にフォトダイオード領域形成マスク３６を用いて低エネルギーイオン注入を行い、ｐ型イオン注入領域となる第２のフォトダイオード領域３８を、第１のフォトダイオード領域３７とエピタキシャル層３１上面との間に形成する。このようにして、第１のフォトダイオード領域３７と第２のフォトダイオード領域３８とを含む、低電圧駆動に好適な埋め込みフォトダイオード領域を形成することができる。
【００４１】
次いでスペーサ形成用絶縁膜形成ステップとして、図２Ｄに示すように、エピタキシャル層３１、フィールド絶縁膜３２、ゲート電極３３ａ、３３ｂ、及びイオン注入用酸化膜３５を含む全体構造の露出した表面に、窒化膜３９を形成し、該窒化膜３９上に酸化膜４０を形成して、窒化膜３９、酸化膜４０の順で積層したスペーサ形成用絶縁膜を形成する。窒化膜３９は、後述するドライエッチング時にエッチングバッファとして機能するものであり、窒化膜３９を約１００〜約５００Åの厚さに形成することが望ましい。
【００４２】
次いで酸化膜スペーサ形成ステップとして、図２Ｅに示すように、スペーサ形成用絶縁膜の酸化膜４０をドライエッチングして、ゲート電極３３ａ及びゲート電極３３ｂの両側壁の窒化膜３９上に酸化膜スペーサ４１ａを形成する。窒化膜３９は、酸化膜４０に対して高いエッチング選択比が得られるので、このドライエッチングからフォトダイオード領域の表面を保護することができ、前記ドライエッチング工程で或る程度のオーバエッチングが行われても、窒化膜３９が、フォトダイオード領域の表面を十分に保護することができる。
【００４３】
次いで窒化膜除去ステップとして、図２Ｆに示すように、前記ドライエッチングによって露出されたスペーサ形成用絶縁膜の窒化膜３９を、ウェットエッチングにより除去する。これにより、酸化膜スペーサ４１ａとフィールド絶縁膜３２との間の、又は隣接する酸化膜スペーサ４１ａ間のイオン注入用酸化膜３５及びエピタキシャル層３１上面が露出される。
【００４４】
窒化膜３９のうち、酸化膜スペーサ４１ａに覆われた部分は、該ウェットエッチングから保護されて残留し、窒化膜スペーサ４１ｂとなる。これにより酸化膜スペーサ４１ａと窒化膜スペーサ４１ｂとを含むスペーサ４１が形成される。
【００４５】
次いで、フローティング拡散領域形成ステップとして、図２Ｆに示すように、フォトダイオード領域３７、３８と反対側のゲート電極３３ａ片側のエピタキシャル層３１、及びゲート電極３３ｂ両側のエピタキシャル層３１上の領域に開口を有するフローティング拡散領域形成マスク４２を形成した後、ｎ型イオン注入を行って、フォトダイオード領域３７、３８と反対側のゲート電極３３ａ片側のエピタキシャル層３１表層部にフローティング拡散領域４３を形成し、及びゲート電極３３ｂ両側のエピタキシャル層５１表層部にソース／ドレイン領域４４を形成する。次いで、一般的な後続工程を行ってＣＭＯＳイメージセンサの製造工程を終了する。
【００４６】
本実施の形態では、エッチングバッファとなる窒化膜３９を用いてフォトダイオード領域５６、５７の表面をドライエッチング工程から保護し、また、窒化膜３９の除去にウェットエッチングを用いることにより、スペーサ形成用絶縁膜のエッチングによるフォトダイオード領域の損傷を抑え、駆動時の暗電流を減少させることができるＣＭＯＳイメージセンサの製造方法が提供される。
【００４７】
本発明の別の実施の形態では、上記窒化膜除去ステップを省略して、フォトダイオード領域５６、５７上の窒化膜３９を除去せず残留させる。これにより、残留した窒化膜３９の反射防止効果により、青色光のような短波長の光に対する光特性を向上させることができる。
【００４８】
図３Ａないし図３Ｆは、本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの製造工程におけるトランスファートランジスタ及びリセットトランジスタ周辺の断面構造を工程順に示した図である。尚、本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの単位画素の概形も、図１Ａに示したものと同様であるので、その詳細な説明を省略する。
【００４９】
まず、図３Ａに示すように、高濃度のｐ型基板５０上に低濃度のｐ型エピタキシャル層５１を形成する。このように低濃度のエピタキシャル層５１を用いることにより、フォトダイオードの空乏層を深くして特性を向上させることができる。また、高濃度の基板５０を用いることによって、単位画素間のクロストークを防止することができる。
【００５０】
次いで、フィールド絶縁膜形成ステップとして、基板５０上に形成されたエピタキシャル層５１の一定領域に活性領域とフィールド領域とを画定する素子分離膜を形成する。本実施の形態では、素子分離膜として熱酸化膜によりフィールド絶縁膜５２を形成するが、トレンチ構造など別の構造の素子分離膜を用いることもできる。
【００５１】
次いでゲート電極形成ステップとして、活性領域のエピタキシャル層５１上にゲート絶縁膜（図示せず）とゲートポリシリコン５３とを連続的に成長させ、これをパターニングして、トランスファートランジスタのゲート電極５３ａ及びリセットトランジスタのゲート電極５３ｂを形成する。図示のように、これらのゲート電極５３ａ、５３ｂは、それぞれの上部に形成されたタングステンシリサイド層５４を備えていることが好ましい。図３Ａには示されていないが、ドライブトランジスタ及びセレクトトランジスタ等のゲート電極も共にパターニングしておくとよい。
【００５２】
次いでフォトダイオード領域形成ステップとして、図３Ｂないし図３Ｄに示すように、ゲート電極５３ａの片側の前記活性領域におけるエピタキシャル層５１表層部にフォトダイオード領域５６、５７を形成する。本実施の形態では、ゲート電極５３ａの片側の前記活性領域におけるエピタキシャル層５１上の領域に開口を有するフォトダイオード領域形成マスク５５を形成した後、該フォトダイオード領域形成マスク５５を用いて高エネルギーイオン注入を行い、ｎ型イオン注入領域となる第１のフォトダイオード領域５６を、ゲート電極５３ａの片側とフィールド絶縁膜５２との間のエピタキシャル層５１表層部に形成する。次いで、連続的にフォトダイオード領域形成マスク５５を用いて低エネルギーイオン注入を行い、ｐ型イオン注入領域となる第２のフォトダイオード領域５７を、第１のフォトダイオード領域５６とエピタキシャル層上面と間に形成する。このようにして、第１のフォトダイオード領域５６と第２のフォトダイオード領域５７とを含む低電圧埋め込みフォトダイオード領域を形成する。
【００５３】
次いでスペーサ形成用絶縁膜形成ステップとして、図３Ｄないし図３Ｅに示すように、エピタキシャル層５１、フィールド絶縁膜５２、及びゲート電極５３ａ、５３ｂを含む全体構造の露出した表面に、酸化膜と窒化膜とを積層したスペーサ形成用絶縁膜５８を形成する。図では、スペーサ形成用絶縁膜５８を単層で示しているが、本実施の形態では、スペーサ形成用絶縁膜５８は、酸化膜と窒化膜とを積層したものである。好ましくは、まず前記全体構造の露出した表面に前記酸化膜を約２００〜約２０００Åの厚さに形成した後、該酸化膜上に前記窒化膜を約２００〜約１０００Åの厚さに積層して形成する。これにより、青色光のような短波長の光に対するフォトダイオード領域の光特性を向上させることができる。別の実施の形態では、酸化膜、窒化膜、酸窒化膜、又は、これらの膜の積層構造とすることもできる。
【００５４】
次いでスペーサマスク形成ステップとして、図３Ｄに示すように、フォトダイオード領域５６、５７におけるエピタキシャル層５１上面、及びフォトダイオード領域５６、５７側のゲート電極５３ａの端部上面を覆い、ゲート電極５３ａの反対側の端部上面、及びゲート電極５３ｂ上面を露出させるスペーサマスク５９を形成する。スペーサマスク５９を、上記フォトダイオード領域形成マスク５５の反転マスクとする場合、フォトダイオード領域形成マスク５５形成時と同じレチクル、及び感光特性が逆のフォトレジストを用いて容易に形成することもできる。
【００５５】
次いでスペーサ形成ステップとして、図３Ｅに示すように、スペーサマスク５９下にスペーサ形成用絶縁膜５８を残しつつ、スペーサ形成用絶縁膜５８をドライエッチングして、フォトダイオード領域５６、５７と反対側のゲート電極５３ａ側壁、及びゲート電極５３ｂの両側壁にスペーサ６０を形成し、その後、スペーサマスク除去ステップとして、スペーサマスク５９を除去する。このドライエッチングでは、スペーサブロックマスク５９のため、フォトダイオード領域５６、５７上面にスペーサ形成用絶縁膜５８が残される。
【００５６】
次いでフローティング拡散領域形成ステップとして、図３Ｆに示すように、フォトダイオード領域５６、５７と反対側のゲート電極５３ａ片側のエピタキシャル層５１表層部にフローティング拡散領域６２、及びゲート電極５３ｂ両側のエピタキシャル層５１表層部にソース／ドレイン領域６３をそれぞれ形成する。本実施の形態では、フォトダイオード領域５６、５７と反対側のゲート電極５３ａ片側のエピタキシャル層５１、及びゲート電極５３ｂ両側のエピタキシャル層５１上の領域に開口を有するフローティング拡散領域形成マスク６１を形成した後、ｎ型イオン注入を行って、フローティング拡散領域６２及びソース／ドレイン領域６３を形成する。
【００５７】
次いで、フローティング拡散領域形成マスク６１を除去し一般的な後続工程を行って、ＣＭＯＳイメージセンサの製造工程を終了する。
【００５８】
本実施の形態に係るＣＭＯＳイメージセンサの製造方法によれば、フォトダイオード５６、５７の表面にスペーサ形成用絶縁膜５８が残されるので、従来のようなスペーサ形成用絶縁膜のエッチングによるフォトダイオード領域の損傷を抑え、駆動時の暗電流特性が改善されたＣＭＯＳイメージセンサを製造することができる。
【００５９】
以上、本発明を上記実施の形態に基づいて説明したが、本発明は、上記の実施の形態として開示した範囲に限定されるものではない。本発明に係る技術的思想から逸脱しない範囲内で多くの改良、変更が可能であり、それらも本発明の技術的範囲に属する。
【実施例１】
【００６０】
上記実施の形態のように、窒化膜と酸化膜とを積層したスペーサ形成用絶縁膜をフォトダイオード領域上面に形成した。図４Ａないし図４Ｃは、この場合のフォトダイオード領域に入射する光の波長に対する透過率を示すグラフであって、該グラフの横軸はμｍ単位の波長、縦軸は透過率を示している。
【００６１】
図４Ａにおいては、フォトダイオード領域上面に約２００Åの厚さを有する酸化膜と、約３６０〜約４８０Åの厚さを有する窒化膜とを積層した場合の実施例（黒丸付き実線、及び白丸付き破線）と、従来の技術を用いた比較例（点線）との透過率の波長依存性に関する比較を示している。黒丸の実施例では、光源に０．４５μｍの波長の光を用い、白丸の実施例では、０．５５μｍの波長の光を用いた。図中の太い実線、破線、及び点線は、それぞれ、黒丸の実施例、白丸の実施例、及び比較例での透過率の平均値を示している。
【００６２】
図示のように、青色光のような短波長領域において、窒化膜と酸化膜とを積層した実施例では、比較例より光透過率が高くなっていることが分かる。
【００６３】
図４Ｂにおいては、フォトダイオード領域上面に約３００Åの厚さを有する酸化膜と、約２６０〜約３８０Åの厚さを有する窒化膜とを積層した場合の実施例（黒丸付き実線、及び白丸付き破線）と、従来の技術を用いた比較例（点線）との透過率の波長依存性に関する比較を示している。また、図４Ｃにおいては、フォトダイオード領域上面に厚さ約５００Åの酸化膜と、厚さ約１８０Åの窒化膜とを積層した場合の実施例（黒丸付き実線）と、従来の技術を用いた比較例（点線）とを比較している。図４Ｂないし図４Ｃにおいても、図４Ａと同様に光源に０．４５μｍ、または０．５５μｍの波長の光を用い、それぞれの平均値を太線で示した。
【００６４】
図示のように、青色光のような短波長領域において、窒化膜と酸化膜とを積層した実施例では、比較例より光透過率が高くなっていることが分かる。したがって、スペーサマスク下にスペーサ形成用絶縁膜を残す本発明に係るＣＭＯＳイメージセンサの製造方法によれば、青色光のような短波長の光に対する感度を向上させることができる。
【図面の簡単な説明】
【００６５】
【図１Ａ】通常のＣＭＯＳイメージセンサの単位画素構造を示す回路図である。
【図１Ｂ】従来の技術に係るＣＭＯＳイメージセンサの製造過程において、エピタキシャル層上にフィールド絶縁膜及びゲート電極を形成した状態を示す断面図である。
【図１Ｃ】従来の技術に係るＣＭＯＳイメージセンサの製造過程において、フォトダイオード領域形成マスクを形成した後、高エネルギーイオン注入を行った状態を示す断面図である。
【図１Ｄ】従来の技術に係るＣＭＯＳイメージセンサの製造過程において、第１のフォトダイオード領域を形成した後、低エネルギーイオン注入を行った状態を示す断面図である。
【図１Ｅ】従来技術に係るＣＭＯＳイメージセンサの製造過程において、第２のフォトダイオード領域を形成した後、露出した表面にスペーサ形成用絶縁膜を形成した状態を示す断面図である。
【図１Ｆ】従来技術に係るＣＭＯＳイメージセンサの製造過程において、スペーサ形成用絶縁膜をドライエッチングした状態を示す断面図である。
【図１Ｇ】従来技術に係るＣＭＯＳイメージセンサの製造過程において、フローティング拡散領域形成マスクを形成し、ｎ型イオン注入を行って、フローティング拡散領域、及びソース／ドレイン領域を形成した状態を示す断面図である。
【図２Ａ】本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、エピタキシャル層上にフィールド絶縁膜及びゲート電極を形成した状態を示す断面図である。
【図２Ｂ】本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、ゲート電極の片側のエピタキシャル層上面にイオン注入用酸化膜を形成し、高エネルギーイオン注入を行った状態を示す断面図である。
【図２Ｃ】本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、第１のフォトダイオード領域を形成した後、低エネルギーイオン注入を行った状態を示す断面図である。
【図２Ｄ】本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、第２のフォトダイオード領域を形成した後、露出した表面にスペーサ形成用絶縁膜を形成した状態を示す断面図である。
【図２Ｅ】本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、スペーサ形成用絶縁膜の酸化膜をドライエッチングして、酸化膜スペーサを形成した状態を示す断面図である。
【図２Ｆ】本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、ドライエッチングによって露出されたスペーサ形成用絶縁膜の窒化膜を、ウェットエッチングにより除去し、フローティング拡散領域形成マスクを形成した後、ｎ型イオン注入を行って、フローティング拡散領域、及びソース／ドレイン領域を形成した状態を示す断面図である。
【図３Ａ】本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、エピタキシャル層上にフィールド絶縁膜及びゲート電極を形成した状態を示す断面図である。
【図３Ｂ】本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、フォトダイオード領域形成マスクを形成した後、高エネルギーイオン注入を行った状態を示す断面図である。
【図３Ｃ】本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、第１のフォトダイオード領域を形成した後、低エネルギーイオン注入を行った状態を示す断面図である。
【図３Ｄ】本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、第２のフォトダイオード領域を形成した後、露出した表面にスペーサ形成用絶縁膜を形成し、その上にスペーサマスクを形成した状態を示す断面図である。
【図３Ｅ】本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、スペーサ形成用絶縁膜をドライエッチングした状態を示す断面図である。
【図３Ｆ】本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、フローティング拡散領域形成マスクを形成し、ｎ型イオン注入を行って、フローティング拡散領域、及びソース／ドレイン領域を形成した状態を示す断面図である。
【図４Ａ】厚さ２００Åの酸化膜及び厚さ３６０〜４８０Åの窒化膜を積層した場合の実施例と、従来の技術を用いた比較例との透過率の波長依存性を示すグラフである。
【図４Ｂ】厚さ約３００Åの酸化膜及び厚さ約２６０〜約３８０Åの窒化膜を積層した場合の実施例と、従来の技術を用いた比較例との透過率の波長依存性を示すグラフである。
【図４Ｃ】厚さ約５００Åの酸化膜及び厚さ約１８０Åの窒化膜を積層した場合の実施例と、従来の技術を用いた比較例との透過率の波長依存性を示すグラフである。
【符号の説明】
【００６６】
３０、５０  基板
３１、５１  エピタキシャル層
３２、５２  フィールド絶縁膜
３３ａ、３３ｂ、５３ａ、５３ｂ  ゲート電極
３５  イオン注入用酸化膜
３６、５５  フォトダイオード領域形成マスク
３７、５６  第１のフォトダイオード領域
３８、５７  第２のフォトダイオード領域
３９  窒化膜
４０  酸化膜
４１  酸化膜スペーサ
４２、６１  フローティング拡散領域形成マスク
５８  スペーサ形成用絶縁膜
５９  スペーサマスク
６０  スペーサ
【図１Ａ】
2004214665.tif 000003
【図１Ｂ】
2004214665.tif 000004
【図１Ｃ】
2004214665.tif 000005
【図１Ｄ】
2004214665.tif 000006
【図１Ｅ】
2004214665.tif 000007
【図１Ｆ】
2004214665.tif 000008
【図１Ｇ】
2004214665.tif 000009
【図２Ａ】
2004214665.tif 000010
【図２Ｂ】
2004214665.tif 000011
【図２Ｃ】
2004214665.tif 000012
【図２Ｄ】
2004214665.tif 000013
【図２Ｅ】
2004214665.tif 000014
【図２Ｆ】
2004214665.tif 000015
【図３Ａ】
2004214665.tif 000016
【図３Ｂ】
2004214665.tif 000017
【図３Ｃ】
2004214665.tif 000018
【図３Ｄ】
2004214665.tif 000019
【図３Ｅ】
2004214665.tif 000020
【図３Ｆ】
2004214665.tif 000021
【図４Ａ】
2004214665.tif 000022
【図４Ｂ】
2004214665.tif 000023
【図４Ｃ】
2004214665.tif 000024