(57)【要約】【課題】ＦＥＤのカソード基板には、走査線及び信号線の他にスペーサを接地接続するための専用のスペーサ配線が必要であり、従来は三層配線構造のカソード基板を用いていた。本発明は、二層配線構造のカソード基板を用いて、少なくとも三層配線構造で得られる性能を保持し、信頼性高く、製造容易な冷陰極型フラットパネルディスプレイを実現するものである。【解決手段】ＦＥＤのカソード基板１０の配線構造を二層配線とする。第一層目の配線は電子源を構成する下部電極１１であり、これを従来は走査線としたが、本発明では信号線に替え、第二層目の上部電極１３を従来は信号線としたが、本発明では走査線に切り替えると共に、上部電極１３に接続する上部電極給電配線１６の一部をスペーサ配線として共用するか、上部電極給電配線１６を分割してスペーサ配線１６´とする。【選択図】図３２
2004246317.tif 000002
【特許請求の範囲】
【請求項１】
冷陰極型電子源を一定の間隔で複数個配置したカソード基板と、それらに相対するよう点状または線状に蛍光膜を配置したアノード基板と、前記カソード基板と前記アノード基板とを所定間隔で支持する複数個のスペーサーと、真空を保持するための枠ガラスとで真空パネル容器を構成して成り、前記カソード基板上には層間絶縁層を介して互いに交差する行方向と列方向に伸びる複数の電気配線があり、それらの交点座標に対応する位置に前記冷陰極型電子源が、列方向と行方向の前記電気配線につながれて配置され、前記冷陰極型電子源を線順次的に駆動することにより画像表示を行う画像表示装置であって、
前記複数の電気配線のうち上層に位置する配線の一部を走査線とし、下層に位置する配線を信号線とすること、
かつ前記上層に位置する電気配線の一部を、前記スペーサに対して接地電位を与るための接地配線とすると共に、少なくとも隣接する走査線が選択状態にある期間は、前記スペーサは前記接地配線により接地状態であることを特徴とする冷陰極型フラットパネルディスプレイ。
【請求項２】
冷陰極型電子源を一定の間隔で複数個配置したカソード基板と、それらに相対するよう点状または線状に蛍光膜を配置したアノード基板と、前記カソード基板と前記アノード基板とを所定間隔で支持する複数個のスペーサーと、真空を保持するための枠ガラスとで真空パネル容器を構成して成り、前記カソード基板上には層間絶縁層を介して互いに交差する行方向と列方向に伸びる複数の電気配線があり、それらの交点座標に対応する位置に前記冷陰極型電子源が、列方向と行方向の前記電気配線につながれて配置され、前記冷陰極型電子源を線順次的に駆動することにより画像表示を行う画像表示装置であって、
前記複数の電気配線のうち上層に位置する配線を走査線とし、下層に位置する配線を信号線とすること、
かつ前記上層に位置する走査線の一部は、前記スペーサに対して電位を与るための給電配線を兼ねると共に、少なくとも前記走査線が選択状態にある期間内は、走査線電位であることを特徴とする冷陰極型フラットパネルディスプレイ。
【請求項３】
請求項１もしくは２において、カソード基板の縁端部で、上層に位置する電気配線の端子が、走査線駆動回路に繋がったフレキシブル印刷回路と接続され、前記走査線駆動回路によりスペーサ配線に対して電位を与えることを特徴とする冷陰極型フラットパネルディスプレイ。
【請求項４】
請求項１において、カソード基板の縁端部で、上層に位置する電気配線の端子が、走査線駆動回路に繋がったフレキシブル印刷回路と接続され、前記フレキシブル印刷回路の内部配線によりスペーサ配線が互いに短絡された上、独立の給電線により外部から接地電位を与えることを特徴とする冷陰極型フラットパネルディスプレイ。
【請求項５】
請求項１において、カソード基板の縁端におけるスペーサ配線が走査線の端子よりも外側まで延伸され、かつ互いに短絡された上で独立の給電線により外部から接地電位を与えることを特徴とする冷陰極型フラットパネルディスプレイ。
【請求項６】
請求項１乃至５のいずれか一つにおいて、冷陰極型電子源が、下部電極と、電子加速層と、上部電極とをこの順序に積層した構造を有し、前記上部電極に正極性の電圧を印加した際に、前記上部電極表面から電子を放出する電子源素子であることを特徴とする冷陰極型フラットパネルディスプレイ。
【請求項７】
請求項６において、冷陰極型電子源の下部電極がＡｌもしくはＡｌ合金からなり、電子加速層がその陽極酸化アルミナであることを特徴とする冷陰極型フラットパネルディスプレイ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、冷陰極型フラットパネルディスプレイに係り、特に冷陰極電子源を利用した自発光型フラットパネルディスプレイに関するものである。
【０００２】
【従来の技術】
冷陰極型フラットパネルディスプレイは、周知のように、フラットなパネルに形成された電子線励起により発光する蛍光膜と、この蛍光膜に対向して２次元のマトリックス状に配列された微小な冷陰極電子源から放出される電子線を前記蛍光膜に照射してパネル上に画像を表示する機能を有するディスプレイである。このような微小で集積可能な冷陰極電子源を利用するディスプレイは、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）と総称されている。
【０００３】
冷陰極電子源は、大まかに電界放出型電子源とホットエレクトロン型電子源に分類され、前者には、スピント型電子源、表面伝導型電子源、カーボンナノチューブ型電子源が属し、後者には金属―絶縁体―金属を積層したＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型電子源、金属―絶縁体―半導体電極を積層したＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型電子源が含まれる。
【０００４】
ＭＩＭ型電子源については、例えば特許文献１及び特許文献２に開示されている。ＭＩＭ型電子源の構造と動作原理を図１と図２に示す。
【０００５】
図１は、ＭＩＭ型電子放出素子の断面構造図である。図１において、ガラス等の絶縁性のカソード基板１０上に例えばＡｌやＡｌ合金の下部電極１１が例えば３００ｎｍの膜厚で図紙面に対して直交する方向にストライプ状に形成されている。
【０００６】
下部電極１１上には、下部電極１１のエッジで電界が集中するのを防止するとともに、電子放出部を制限乃至規定する層間絶縁膜１４（例えば膜厚１４０ｎｍ）と、トンネル絶縁膜１２（例えば膜厚１０ｎｍ）が形成されている。
【０００７】
層間絶縁膜１４の上部に、電子放出部Ｅを避けて、接続電極１５と上部電極給電配線１６が、下部電極１１とは直交する方向（図紙面に対して左右方向）にストライプ状に形成されている。電子放出部Ｅは、トンネル絶縁膜１２上の上部電極１３に該当する。なお、上部電極１３については後で詳述する。
【０００８】
接続電極１５としては、カソード基板１０や層間絶縁膜１４との接着性が強い金属膜、例えばＷ（タングステン）やＭｏ（モリブデン）等の高融点金属薄膜、もしくはそれらの珪素化合物（シリサイド）を、例えば膜厚１０ｎｍ程度形成する。
【０００９】
上部電極給電配線１６としては、上部電極１３（後述する）へ低抵抗で接続できる給電配線として、Ａｌ−Ｎｄ合金膜を膜厚２００ｎｍ形成する。接続電極下層１５Ａの金属膜は、後述する上部電極１３の断線を防止するため、できるだけ薄くすることが望ましい。
【００１０】
上部電極給電配線１６、層間絶縁膜１４やカソード基板１０上には、電子放出素子を保護するため、電子放出部Ｅを除いて、絶縁膜、例えば高抵抗シリコン、ＳｉＯ２、リン珪酸ガラス、ホウ珪酸ガラス等のガラス類やＳｉ３Ｎ４（ナイトライド）、Ａｌ２Ｏ３（アルミナ）、ポリイミドなどを使って表面保護膜１７が形成されている。ちなみにＳｉ３Ｎ４を用いた場合の膜厚は０．１乃至１μｍである。
【００１１】
トンネル絶縁膜１２には、上部電極１３が被覆されている。この上部電極１３は、耐熱性のよいＩｒ（イリジウム）を下層、Ｐｔ（白金）を中間層に、電子放出効率のよいＡｕ（金）を上層とする３層積層膜の構造からなり、例えばスパッタリング法などの薄膜形成工程により、トンネル絶縁膜１２上に被覆されている。
【００１２】
この薄膜形成工程において、上部電極１３は、表面保護膜１７の表面にも同時に成膜されるが、図で示すように、上部電極給電配線１６が、表面保護膜１７の端面に対して内側に後退し、表面保護膜１７が庇状となっているので、表面保護膜１７上の金属膜１３’とトンネル絶縁膜１２上の上部電極１３とは電気的に絶縁されている。
【００１３】
このように構成されたＭＩＭ型電子放出素子の下部電極１１と上部電極１３との間に、真空中で、印加電圧Ｖｄを加えると、図２のエネルギーバンド図が示すように、下部電極１１中のフェルミ準位近傍の電子がトンネル現象により障壁を透過して、トンネル絶縁層１２と上部電極１３の伝導帯へ注入され、ホットエレクトロンとなる。これらのうち上部電極１３の仕事関数φ以上の運動エネルギーを有するものは、真空中に放出される。
【００１４】
なお、その他この種の技術に関連するものとして特許文献３を挙げることができる。
【特許文献】
特許文献１：特開２００１−１０１９６５号公報
特許文献２：特開２０００−２０８０７６号公報
特許文献３：特開２００１−８３９０７号公報
【００１５】
【発明が解決しようとする課題】
図４６は、従来の表示パネルの概要を示した断面図である。この図に示したように、上述のＭＩＭ型電子源を使い表示装置を構成するには、図１に示した構造の電子源素子をマトリックス状に配列したカソード基板１０と、このカソード基板１０の電子源素子に対応させて蛍光膜１１１をマトリックス状に配したアノード基板１１０とを、ガラスなどから構成される枠部材１１６を介してフリットガラス１１５の接合により貼り合わせて、内部空間１１８を真空に封じることにより、表示パネル（フラットパネルディスプレイ）１２０を得る。アノード基板１１０は、後述するように、透光性の平板で構成され、蛍光膜１１１の表面を含む片側全面が導電膜（メタルバックと称す）１１４で被覆されている。
【００１６】
このとき表示パネル１２０の対角サイズが、５インチを超えると、大気圧を支持するため、補強材として絶縁物質からなるスペーサ３０を数センチメートル間隔でパネル内の内部空間（真空雰囲気）に挿入する必要がある。
【００１７】
これらのスペ−サ３０には、電子源素子から出た電子の一部が衝突し帯電を引き起こす。帯電したスペ−サ近傍では、電子の軌道が曲げられ画像が歪む現象が生じる。これを防ぐために、スペーサ３０の表面に高抵抗膜の酸化スズ、或いは酸化スズと酸化インジウム混晶薄膜や金属または半導体膜等により僅かな導電性を付与し、スペーサ表面の帯電を除去するようにしている。
【００１８】
このためスペーサ３０は、アノード基板１１０側のメタルバック１１４およびカソード基板１０側の表面保護膜１７上の上部電極１３’に、電気的に接続する必要がある。カソード基板１０側で、接地電位を与える上部電極１３’は、厚さが１０ｎｍ以下の薄膜である上に、表面保護膜１７に対する密着力も弱いため、スペーサからの圧力が掛かると、容易に断線が生じ易い。これを防ぐには信号線（上部電極給電配線１６）及び走査線（下部電極１１）から独立した第三の配線を、スペーサ３０用の接地配線１８として表面保護膜１７の上に設ける必要があった。
【００１９】
しかし、この様にカソード基板１０側に信号線１６、走査線１１及び独立した第三の配線１８という三層配線構造を採用した場合、二層配線に比べて必然的に製造工程が長くなり、歩留まりの低下や製造コストの増加が問題となった。
【００２０】
したがって、    本発明の目的は、上記の課題を解決し、二層配線構造のカソード基板でありながら、安価に作製可能なスペーサ用の接地配線を実質的に備えた冷陰極型（詳しくはホットエレクトロン型）フラットパネルディスプレイ（平面型表示装置）を提供することにある。
【００２１】
【課題を解決するための手段】
本発明者等は、種々実験検討の結果、上記課題は下記の方策を講ずれば解決出来るという知見を得た。すなわち、二層配線構造のカソード基板でありながら、下記のように配線構造に工夫を凝らし、安定した構造のスペーサ用の接地配線を実質的に備えたカソード基板１０を実現したものである。
▲１▼  従来、走査線としていた第一層目（下層）配線である下部電極１１を信号線とする（従来の走査線を信号線に換える）。
▲２▼  第二層目配線（上部電極給電配線１６）でスペーサ配線と走査線とを形成し、線順次駆動方式で画像表示を行う（従来の信号線を走査線に換える）。
【００２２】
まず▲１▼により、走査線とスペーサ配線とを同一方向に走らすことが出来る。その上で第二配線を使い、走査線とスペーサ配線とを同一層で形成する。
【００２３】
上記配線構造の実用性に疑問を呈する向きもあるかもしれないが、本発明には十分な根拠がある。
【００２４】
一般的に画素は正方形をしている。走査線ピッチは、この正方形の一辺の長さに対応し、信号線のピッチは、各画素にＲ（赤）、Ｇ（緑）、Ｂ（青）の三色を含むため、その１／３となる。具体的な例をあげると、対角サイズ３２インチのＷＸＧＡ（解像度：７２０Ｘ１２００ドット）では、走査線ピッチと信号線ピッチは、それぞれ５５０μｍと１８３μｍになる。
【００２５】
スペーサ３０自身の厚さは１００〜２００μｍ程度あるので、ピッチの緩い走査線の間にスペーサ３０とその接地配線を挿入する本発明の構成は、合理的な設計といえる。
【００２６】
以上をまとめると、本発明を採用することにより、従来のカソード基板１０に３層あった配線が２層に統合され、これに伴って第三配線と第二配線との間にあった層間絶縁膜も不要となる。
【００２７】
以上説明した通り、本発明によれば、カソード基板１０の配線構造が従来の三層配線構造から二層配線構造となり、しかもスペーサ３０の接地配線が走査線を構成する上部電極給電線と同一平面上に、同一層で形成されるので、配線構造が単純になり、かつ上部電極給電線とスペーサ３０の接地配線とを同一工程で製造できるので、製造工程が短縮され、歩留まりの向上とコスト低減が可能となる。
【００２８】
【発明の実施の形態】
上記本発明の典型的な第１の構成例の特徴は以下の通りである。
すなわち、本発明の冷陰極型フラットパネルディスプレイは、
まず、冷陰極型電子源を一定の間隔で複数個配置したカソード基板と、それらに相対するよう点状または線状に蛍光膜を配置したアノード基板と、前記カソード基板と前記アノード基板とを所定間隔で支持する複数個のスペーサと、真空を保持するための枠ガラスとで真空パネル容器を構成している。
【００２９】
そして、前記カソード基板上には、層間絶縁層を介して互いに交差する行方向と列方向に伸びる複数の電気配線があり、それらの交点座標に対応する位置に前記冷陰極型電子源が、列方向と行方向の前記電気配線につながれて配置され、前記冷陰極型電子源を線順次的に駆動することにより画像表示を行う構成となっている。
【００３０】
そしてこの画像表示装置においては、前記複数の電気配線のうち上層に位置する配線の一部を走査線とし、下層に位置する配線を信号線とすること、
かつ前記上層に位置する電気配線の一部を、前記スペーサに対して接地電位を与るための接地配線とすると共に、少なくとも隣接する走査線が選択状態にある期間は、前記スペーサは前記接地配線により接地状態であることを特徴とする。
【００３１】
また、本発明の典型的な第２の構成例の特徴は以下の通りである。
すなわち、本発明の冷陰極型フラットパネルディスプレイは、
まず、冷陰極型電子源を一定の間隔で複数個配置したカソード基板と、それらに相対するよう点状または線状に蛍光膜を配置したアノード基板と、前記カソード基板と前記アノード基板とを所定間隔で支持する複数個のスペーサーと、真空を保持するための枠ガラスとで真空パネル容器を構成している。
【００３２】
そして、前記カソード基板上には層間絶縁層を介して互いに交差する行方向と列方向に伸びる複数の電気配線があり、それらの交点座標に対応する位置に前記冷陰極型電子源が、列方向と行方向の前記電気配線につながれて配置され、前記冷陰極型電子源を線順次的に駆動することにより画像表示を行う構成となっている。
【００３３】
そしてこの画像表示装置においては、前記複数の電気配線のうち上層に位置する配線を走査線とし、下層に位置する配線を信号線とすること、
前記複数の電気配線のうち上層に位置する配線を走査線とし、下層に位置する配線を信号線とすること、
かつ前記上層に位置する走査線の一部は、前記スペーサに対して電位を与るための給電配線を兼ねると共に、少なくとも前記走査線が選択状態にある期間内は、走査線電位であることを特徴とする。
【００３４】
本発明の第３の構成例の特徴点は以下の通りである。
上記第１もしくは第２の構成例において、カソード基板の縁端部で、上層に位置する電気配線の端子が、走査線駆動回路に繋がったフレキシブル印刷回路（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ以下ＦＰＣと略す）と接続され、この走査線駆動回路によりスペーサ配線に対して電位を与えることを特徴とする。
【００３５】
本発明の第４の構成例の特徴点は以下の通りである。
上記第１の構成例において、カソード基板の縁端部で、上層に位置する電気配線の端子が、走査線駆動回路に繋がったＦＰＣと接続され、このＦＰＣの内部配線によりスペーサ配線が互いに短絡された上、独立の給電線により外部から接地電位を与えることを特徴とする。
【００３６】
本発明の第５の構成例の特徴点は以下の通りである。
上記第１の構成例において、カソード基板の縁端におけるスペーサ配線が走査線の端子よりも外側まで延伸され、かつ互いに短絡された上で独立の給電線により外部から接地電位を与えることを特徴とする。
【００３７】
本発明の第６の構成例の特徴点は以下の通りである。
上記第１乃至５の構成例において、冷陰極型電子源が、下部電極と、電子加速層と、上部電極とをこの順序に積層した構造を有し、前記上部電極に正極性の電圧を印加した際に、前記上部電極表面から電子を放出する電子源素子であることを特徴とする。
【００３８】
本発明の第７の構成例の特徴点は以下の通りである。
上記第６の構成例において、冷陰極型電子源の下部電極がＡｌもしくはＡｌ合金からなり、電子加速層がその陽極酸化アルミナであることを特徴とする。
【００３９】
【実施例】
以下、図面を用いて本発明の実施例を具体的に説明する。
＜実施例１＞
本発明の上記第１の構成例に基づく実施例を図３〜図３３を用いて説明する。
（１）カソード基板１０の作成：
ここでは、上部電極１３が接続電極１５に電気的に接続し、かつ上部電極給電配線１６がアルミニウム、アルミニウム合金、もしくはアルミニウムよりも抵抗率の低い金属により裏打ちされている場合の製造方法を開示する。
【００４０】
ここで予めＭＩＭ電子源製造方法としては、本実施例に限られるものでないことを断っておく。上述の特許文献１（特開２００１−１０１９６５号公報）のみならず、特許文献２（特開２０００−２０８０７６号公報）に開示されたテーパ構造を備えた上部電極給電配線を有するＭＩＭ電子源などに、本発明を適用することは容易に実現可能である。
【００４１】
まず、ガラス等の絶縁性のカソード基板１０上に下部電極１１用の金属膜を成膜する。下部電極材料としてはＡｌやＡｌ合金を用いる。ここでは、Ｎｄを２原子量％ドープしたＡｌ−Ｎｄ合金を用いた。成膜には例えば、スパッタリング法を用いる。膜厚は３００  ｎｍとした。成膜後はホトリソグラフィ工程、エッチング工程により、図３（平面図）、図４（線分Ａ−Ａ´断面図）、図５（線分Ｂ−Ｂ´断面図）に示すようなストライプ状の下部電極１１を形成する。エッチング工程においては、例えば燐酸、酢酸、硝酸の混合水溶液からなるエッチング液によるウェットエッチングを適用する。
図６（平面図）、図７（線分Ａ−Ａ´断面図）及び図８（線分Ｂ−Ｂ´断面図）において、下部電極１１の表面を陽極酸化する。例えば化成電圧を６Ｖとすれば、下部電極１１上に厚さ約１０  ｎｍの絶縁層１２が形成される。
【００４２】
図９（平面図）、図１０（線分Ａ−Ａ´断面図）及び図１１（線分Ｂ−Ｂ´断面図）において、層間絶縁膜１４としてＳｉ３Ｎ４を、メッキの種膜となる接続電極上層１５ＢとしてＣｕを、Ｃｕと下地との接着性を確保するための接続電極下層１５ＡとしてＣｒを、スパッタにより連続成膜した。接続電極下層１５Ａは後で形成する上部電極１３が、接続電極下層１５Ａの段差で断線しないように数１０ｎｍ程度と薄くする。接続電極上層１５Ｂの膜厚に関して特に制限はないが、ピンホールが生じて、メッキ処理に際して接続電極下層１５Ａが溶出しないように定める。
図１２（平面図）、図１３（線分Ａ−Ａ´断面図）及び図１４（線分Ｂ−Ｂ´断面図）において、接続電極上層１５Ｂにメッキマスクとしてレジストパターンを付与した後、電気メッキもしくは無電解メッキによりＣｕを選択的に厚付けし、所望とする厚さ、例えば５μｍのＣｕからなる上部電極給電配線１６を形成する（体裁上図面では厚さを縮小して描いた）。
これらの図は、いずれもＣｕの厚付けメッキが完了してメッキマスク（レジストパターン）を除去した後の状態を示している。レジストパターンは、電子源の電子放出領域を形成するための正方形のパターン及び走査線となる上部電極給電配線１６とスペーサ配線１６´となる領域とを分割するためのストライブ状のパターンとの２種類である。
【００４３】
図１５（平面図）、図１６（線分Ａ−Ａ´断面図）及び図１７（線分Ｂ−Ｂ´断面図）において、  全面をＣｕエッチングすることにより、薄い接続電極上層１５Ｂを下部電極１１とは直交する方向にストライプ状に加工する。接続電極上層１５Ｂは、上部電極給電配線１６に比べて極めて薄いため、エッチング時間を制御することにより、接続電極上層１５Ｂのみを選択的に取り除くことが出来る。エッチング液には例えば、  燐酸、酢酸、硝酸の混合水溶液（ＰＡＮ）が適している。
【００４４】
続いて電子源の電子放出領域（正方形の凹部）を形成する接続電極下層１５Ａに、正方形の枠状のレジストパターンを形成して、枠状パターンの内側に露出する接続電極下層１５Ａ（Ｃｒ）を選択的にウェットエッチングにより加工し、除去する。Ｃｒのウェットエッチングには硝酸第二アンモニウムセリウムの水溶液が適している。このとき留意すべきことは、上記のように枠状のレジストパターンを接続電極下層１５Ａの周縁部に掛かるように形成することである。これにより、後から形成される上部電極１３が、段切れすることなく接続電極下層１５Ａと重なり合って確実に接続できる。
【００４５】
図１８（平面図）、図１９（線分Ａ−Ａ´断面図）及び図２０（線分Ｂ−Ｂ´断面図）において、電子源の電子放出領域を形成する凹部内に電子放出部を開けるために、ホトリソグラフィとドライエッチングにより層間絶縁膜１４の一部を開口し、トンネル絶縁層１２を露出させる。エッチングガスにはＣＦ４とＯ２との混合ガスが好適である。露出したトンネル絶縁膜１２には、再度陽極酸化を施し、エッチングによる加工損傷を修復する。
【００４６】
図２１（平面図）、図２２（線分Ａ−Ａ´断面図）及び図２３（線分Ｂ−Ｂ´断面図）において、上部電極１３を形成して電子源基板（カソード基板１０）が完成する。上部電極１３の成膜は、シャドウマスクを用いたスパッタリング法で行い、上部電極給電配線１６を各々分離する。
【００４７】
上部電極１３の材料としては、前記のＩｒ、Ｐｔ  、  Ａｕの積層膜を用い、それぞれの膜厚は数ｎｍとする。これによりホトリソグラフィ・エッチングに付随する、上部電極やトンネル絶縁膜への損傷を回避することができる。
【００４８】
続いてＭＩＭ型電子源基板（カソード基板１０）を用いて、表示装置全体の製造方法を説明する。
【００４９】
まず、上述の製法にしたがってカソード基板１０上にＭＩＭ型電子源を複数個配列したカソード基板を作製する。
【００５０】
説明を単純化するため、図２４（平面図）、図２５（線分Ａ−Ａ´断面図）及び図２６（線分Ｂ−Ｂ´断面図）には（３×４）ドットのＭＩＭ型電子源基板１０の平面図と断面図を示した。実際には表示ドット数に対応した数のＭＩＭ型電子源マトリクスを形成する。
【００５１】
これまでのＭＩＭ型電子源の製造方法では説明しなかったが、表示装置を構成する場合、下部電極１１、上部電極給電配線１６の電極端部は駆動回路との接続のため、電極面を露出しておかなければならない。
（２）アノード基板１１０の作成：
図２７（平面図）、図２８（線分Ａ−Ａ´断面図）及び図２９（線分Ｂ−Ｂ´断面図）において、アノード基板１１０の作製方法を説明する。
【００５２】
アノード基板１１０には透光性のガラスなどを用いる。まず、表示装置のコントラストを上げる目的でブラックマトリクス１１７を形成する。ブラックマトリクス１１７は、ＰＶＡ（ポリビニルアルコール）と重クロム酸アンモニウムとを混合した溶液をアノード基板１１０に塗布し、ブラックマトリクス１１７を形成したい部分以外に紫外線を照射して感光させた後、未感光部分を除去し、そこに黒鉛粉末を溶かした溶液を塗布し、ＰＶＡをリフトオフすることにより形成する。
【００５３】
次に赤色蛍光体１１１を形成する。蛍光体粒子にＰＶＡ（ポリビニルアルコール）と重クロム酸アンモニウムとを混合した水溶液をアノード基板１１０上に塗布した後、蛍光体を形成する部分に紫外線を照射して感光させた後、未感光部分を流水で除去する。このようにして赤色蛍光体１１１をパターン化する。
【００５４】
パターンは図２７、図２８、図２９に示したようなドット状にパターン化する。同様にして、緑色蛍光体１１２と青色蛍光体１１３を形成する。蛍光体としては、例えば赤色にＹ２Ｏ２Ｓ：Ｅｕ（Ｐ２２−Ｒ）、緑色にＺｎＳ：Ｃｕ、Ａｌ（Ｐ２２−Ｇ）、青色にＺｎＳ：Ａｇ（Ｐ２２−Ｂ）を用いればよい。
【００５５】
次いで、ニトロセルロースなどの膜でフィルミングした後、アノード基板１１０全体にＡｌを、膜厚７５  ｎｍ程度蒸着してメタルバック１１４とする。このメタルバック１１４が加速電極として働く。その後、アノード基板１１０を大気中４００℃程度に加熱してフィルミング膜やＰＶＡなどの有機物を加熱分解する。このようにして、アノード基板１１０が完成する。
（３）表示パネルの作成：
このようにして製作したアノード基板１１０とカソード基板１０とをスペーサ３０を介し、周囲の枠１１６をフリットガラス１１５で封着する。
【００５６】
図３０及び図３１に貼り合わせた表示パネルの線分Ａ−Ａ’断面（図３０）と  線分Ｂ−Ｂ’断面（図３１）に相当する部分を示す。なお、これら表示パネルの線分Ａ−Ａ’断面及び  線分Ｂ−Ｂ’断面は、カソード基板１０及びアノード基板１１０を図示した場合の  線分にそれぞれ対応する。
【００５７】
アノード基板１１０−カソード基板１０間の距離は１〜３ｍｍ程度になるようにスペーサ３０の高さを設定する。スペーサ３０は、例えば板状のガラス製またはセラミックス製で、少なくともその表面に導電性を付与したもので構成し、その一端を上部電極給電配線１６に隣接するスペーサ配線１６´上に配置し、電気的に接続する。
【００５８】
スペーサ３０の他端は表示基板側（アノード基板１１０側）のブラックマトリクス１１７の下に配置し、例えば導電性フリットガラス１１５´等の接続部材で固定されるため、スペーサ３０が蛍光体の発光を阻害することはない。スペーサ３０とスペーサ配線１６´との電気的な接続は、スペーサ３０をカソード基板１０−アノード基板１１０間に圧入して、その一端をスペーサ配線１６´に接触させるか、あるいは必要に応じ例えば導電ペーストで接続しても良い。
【００５９】
スペーサ３０は、上記のようにガラスやセラミックス等の絶縁材に電子伝導性の導電材料をコーティングして、例えばシート抵抗を１Ｅ＋１０〜１Ｅ＋１３Ω／□としたもの、または、これらの絶縁材自身に導電性を付与した導電性ガラスもしくは導電性セラミックスの場合、電子伝導性で、かつ体積抵抗率が例えば１Ｅ＋８〜１Ｅ＋１１Ω・ｃｍのものが好ましい。
【００６０】
図３１に示しているように、この例では、説明を単純化するため、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に発光する蛍光体ドット毎、すなわち、全てのスペーサ配線１６’の上にスペーサ３０を立てているが、実際の表示パネルでは機械強度が耐える範囲で、スペーサ３０の枚数（密度）を減らし、大体数ｃｍおきに立てればよい。
【００６１】
また、本実施例では述べなかったが、板状スペーサの代わりに、支柱状のスペーサ、格子状のスペーサを使用する場合でも同様な手法によりパネル組み立てが可能である。
【００６２】
端部周縁を封着したパネル１２０は、１０−７Ｔｏｒｒ程度の真空に排気して、封じきる。封止後、パネル内に内蔵したゲッターを活性化し、パネル内を高真空に維持する。例えば、Ｂａを主成分とするゲッター材の場合、高周波誘導加熱等によりゲッター膜を形成できる。また、Ｚｒを主成分とする非蒸発型ゲッターを用いてもよい。このようにして、ＭＩＭ型電子源を用いた表示パネル１２０が完成する。
【００６３】
このように本実施例では、アノード基板１１０とカソード基板１０間の距離は１〜３ｍｍ程度と長いので、メタルバック１１４に印加する加速電圧を１〜１０ＫＶと高電圧に出来る。これにより、蛍光体には陰極線管（ＣＲＴ）用の蛍光体を使用できる。
【００６４】
図３２は、このようにして製作した表示装置パネル１２０の駆動回路への結線図であり、本発明の表示装置を駆動する電気回路全体の概略図を示している。
【００６５】
カソード基板１０上に設けられた下部電極１１は、信号線駆動回路４０へＦＰＣ７０で結線し、上部電極給電配線１６は走査線駆動回路５０にＦＰＣ７０で結線する。信号線駆動回路４０には、各信号線１１に対応した信号駆動回路Ｄが配設されており、走査線駆動回路５０には、各走査線１６に対応した走査駆動回路Ｓが配設されている。
【００６６】
スペーサ配線１６’は、同じくＦＰＣ７０を介して走査線駆動回路５０に繋ぎ、駆動回路の内部で接地電位を与える。
【００６７】
この方式の優れた点は、製造工数を増やすことなく、走査線１６の接続と同時にスペーサ配線１６´を介してスペーサ３０へ接地電位を与えることにある。
【００６８】
ここで、ｍ番目の上部電極給電配線（走査線）１６と、ｎ番目の下部電極（信号線）１１の交点に位置する画素を、座標（ｍ、ｎ）で表わす。メタルバック１１４には高電圧発生回路６０から１〜１０ＫＶ程度の加速電圧を印加する。
【００６９】
なお、本実施例では、図３２に示すように、走査線１６及び信号線１１ともにカソード基板１０の片側から駆動することを想定しているが、必要に応じて両側にそれぞれの駆動回路を配備することは、何ら本発明の実現性を妨げるものではない。
【００７０】
図３３は、各駆動回路における発生電圧波形の一例を示す。
時刻ｔ０ではいずれの電極も電圧ゼロであるので電子は放出されず、蛍光体は発光しない。
【００７１】
時刻ｔ１において、上部電極給電配線１６のうちＳ１だけにＶ１なる電圧をかけ、下部電極配線１１のうちＤ２、Ｄ３には−Ｖ２なる電圧を印加する。座標（１、２）、（１、３）において下部電極１１と上部電極給電配線１６間には（Ｖ１＋Ｖ２）なる電圧が印加されるので、（Ｖ１＋Ｖ２）を電子放出開始電圧以上に設定しておけば、これらのＭＩＭ型電子源からは電子が真空中に放出される。放出された電子は、メタルバック１１４に高電圧発生回路６０から印加された加速電圧により加速された後、蛍光体に入射し、発光を起こす。
【００７２】
同様に時刻ｔ２において、上部電極給電配線１６のＳ２にＶ１なる電圧を印加し、下部電極１１のＤ３に−Ｖ２なる電圧を印加すると、同様に座標（２、３）が点灯し、電子が放出され、この電子源座標上の蛍光体が発光する。
【００７３】
このようにして、上部電極給電配線１６に印加する走査信号を変えることにより所望の画像または情報を表示することが出来る。また、下部電極１１への印加電圧−Ｖ２の大きさを適宜変えることにより、階調のある画像を表示することが出来る。
【００７４】
時刻ｔ５において、トンネル絶縁膜１２中に蓄積される電荷を開放するための反転電圧の印加を行う。すなわち、上部電極給電配線１６の全てに−Ｖ３を加え、同時に全下部電極１１に０Ｖを印加する。
【００７５】
なお、本実施例において、選択されていない走査線の電位は、０Ｖ（接地）としているが、例えば特許文献３（特開２００１−８３９０７号公報）の記載のように、非選択状態の走査線を高インピーダンス状態に保持することで、充放電にともなう無効電力を削減する手法を適用することは、何ら本発明の実現性を妨げるものではない。
＜実施例２＞
ここでは、スペーサ配線１６´への接地電位の印加を、走査駆動回路５０を介さず行う方式を開示する。先ず、実施例１に倣って、ＭＩＭ電子源を含むカソード基板１０、アノード基板１１０、及びパネル１２０を作製する。
【００７６】
図３４は、このようにして製作した表示装置パネル１２０の駆動回路への結線図である。下部電極１１は、信号線駆動回路４０へＦＰＣ７０で結線し、上部電極給電配線１６は走査線駆動回路５０にＦＰＣ７０で結線する。
【００７７】
スペーサ配線１６’は、同じくＦＰＣ７０を介して走査線駆動回路５０に繋ぐ。ここで用いるＦＰＣ７０は、予め全てのスペーサ配線１６’を短絡する内部配線を備えたものにする。一つにまとめられたスペーサ配線は、ＦＰＣ７０の端子部で、走査線駆動回路５０と独立した接地配線につながれる。
【００７８】
この方式の優れた点は、万が一パネル１２０内部で放電が発生してスペーサ配線１６’に高電圧が掛かったとしても、走査線駆動回路５０に直接影響が及ばないことである。
＜実施例３＞
ここでは、スペーサ配線１６’への接地電位の印加を、駆動回路を介さず行う別の方式を開示する。先ず、実施例１に倣って、ＭＩＭ電子源を含むカソード基板１０、アノード基板１１０、及びパネル１２０を作製する。
【００７９】
このとき留意することは、実施例２とは異なり、カソード基板１０において、スペーサ配線１６’の端子部を上部電極給電配線１６のそれよりも外側まで延長し、互いに短絡させる点にある。
【００８０】
図３５は、このようにして製作した表示装置パネルの駆動回路への結線図である。下部電極１１は、信号線駆動回路４０へＦＰＣ７０で結線し、上部電極給電配線１６は、走査線駆動回路５０にＦＰＣ７０で結線する。スペーサ配線１６’は、カソード基板上の端部で一つにまとめられ上で、独立した接地配線につながれる。
【００８１】
この方式の優れた点は、ＦＰＣ７０の性能に制限されることなく、低インピーダンスの接地配線を導入できることにある。したがって、万が一パネル内部で放電が発生してスペーサ配線１６’に高電圧が掛かったとしても、走査線駆動回路５０に対するダメージを完全に回避することができる。
＜実施例４＞
本発明の上記第２の構成例に基づく実施例を図１７〜図４５を用いて説明する。
（１）カソード基板１０の作成：
ここでは、上部電極１３が接続電極下層１５Ａに電気的に接続し、かつ上部電極給電配線１６がアルミニウム、アルミニウム合金、もしくはアルミニウムよりも抵抗率の低い金属により裏打ちされている場合の製造方法を開示する。
【００８２】
ここで予めＭＩＭ電子源製造方法としては、本実施例に限られるものでないことを断っておく。上述の特許文献１（特開２００１−１０１９６５号公報）のみならず、特許文献２（特開２０００−２０８０７６号公報）に開示されたテーパ構造を備えた上部電極給電配線を有するＭＩＭ電子源などに、本発明を適用することは容易に実現可能である。
【００８３】
電子源の製造方法に関しては、実施例１に記載された手法を踏襲し図３から図８に従って作製する。完成した電子源を図３６（平面図）、図３７（線分Ａ−Ａ´断面図）及び図３８（線分Ｂ−Ｂ´断面図）に示すが、実施例１における図２１、９図Ｂ、９図Ｃでは、サブピクセル内に２本あった上層に位置する電気配線１６、１６´を、ここでは一本の走査線１６として幅を約２倍に広くし、より低インピーダンス化を図っている。つまり、この実施例の特徴は、スペーサ配線１６´を走査線１６と共用する点にある。したがって、上部電極１６を形成する工程も実施例１に比べて単純化される。
【００８４】
なぜ上部電極給電層をエッチング工程で走査線１６とスペーサ配線１６´とに分割せずに、走査線１６の一部をスペース配線１６´として共用することができるのかについて以下に簡単に説明する。
【００８５】
走査線１６への印加電圧は、通常５Ｖ程度の低電圧であるのに対し、アノード基板１１０のメタルバック１１４への印加電圧（加速電圧）は、前述したように１〜１０ＫＶと云う高電圧である。このことから、上記メタルバック１１４へ印加する高電圧（加速電圧）に対して、走査線１６への５Ｖ程度の印加電圧は、実質的に接地電圧とみなせる。つまり、走査線をスペーサ接地配線とみなせる。したがって、スペーサ配線を独立させずに、走査線１６の一部をスペーサ配線１６´として共用することができるのである。
【００８６】
図３９（平面図）、図４０（線分Ａ−Ａ´断面図）及び図４１（線分Ｂ−Ｂ´断面図）に電子源を配列したカソード基板１０の模式図を示す。説明を単純化するため、ここでは（３×４）ドットのＭＩＭ型電子源基板を示した。実際の表示パネルでは表示ドット数に対応した数のＭＩＭ型電子源マトリクスを形成する。
【００８７】
ＭＩＭ型電子源の製造方法では説明しなかったが、表示装置を構成する場合、下部電極１１、上部電極給電配線１６の電極端部は駆動回路との接続のため、電極面を露出しておかなければならない。
（２）アノード基板１１０の作成：
蛍光面を形成したアノード基板１１０については、実施例１で開示した手法で作製する。
（３）表示パネルの作成：
出来上がったアノード基板１１０と上述のカソード基板１０を張り合わせた状態での表示パネル１２０の断面構造を図４２（線分Ａ−Ａ’断面）、図４３（線分Ｂ−Ｂ’断面）に示す。なお、これら表示パネルの線分Ａ−Ａ’断面及び  線分Ｂ−Ｂ’断面は、カソード基板１０及びアノード基板１１０を図示した場合の  線分にそれぞれ対応する。
【００８８】
ここでスペーサ３０は、走査線１６上の一部（ただし電子放出領域を避けて）に接続されている。
【００８９】
図４４では、この表示パネル１２０と駆動回路との接続状態を模式的に示す。前述のようにスペーサ３０の下端は走査線１６上に接続されており、走査線１６は走査線駆動回路５０にＦＰＣ７０を介してつながれている。
【００９０】
図４５は、本実施例で作成した表示パネル１２０を図４４に示したように駆動回路に繋ぎ、駆動した時の駆動電圧波形を示す。基本的には実施例１における図３３と同じであるが、本実施例では独立した専用のスペーサ配線１６´はなく、スペーサの下端の走査線１６を介して、所定の走査線の選択時（所定座標の電子源を選択する）には走査線電位Ｖ１が印加されている点が異なっている。
【００９１】
言うまでもなく、所定の走査線を選択することにより所定座標の電子源が選択されると、この選択された電子源の電子放出領域から電子が放出されるため、電子源に隣接するスペーサは帯電してチャージアップを起こす。そこで、本実施例では、少なくともこの電子が放出されている期間内にスペーサ３０の電位を、アノード電圧（アノード基板１１０のメタルバック１１４に印加する加速電圧）より低い電位（走査線電位）に固定することで、スペーサの表面伝導により帯電を除去することができる。スペーサ３０の帯電を防止することは電子軌道の歪みや沿面放電を抑止する上で重要である。
【００９２】
本実施例の場合、アノード電圧が１〜１０ＫＶの高電圧であるのに対し、走査線電圧が５Ｖ程度の低電圧であることから、この走査線に接続されたスペーサ３０は、実質的に接地電位となり、帯電を十分に防止することができる。
【００９３】
この走査線が選択されな時については、特許文献３（特開２００１−８３９０７号公報）記載のように、通常０Ｖに固定される走査線を高インピーダンス状態に保持することで、充放電にともなう無効電力を削減することも可能である。この手法を適用することは、本発明の実現性を何ら妨げるものではない。
【００９４】
【発明の効果】
以上説明したように、本発明により所期の目的を達成することができた。すなわち、二層配線を有するカソード基板の製造工程において、第二配線が走査線とスペーサ（接地）配線を兼ねるようにする。これにより配線数を増やすことなくスペーサ用の接地配線を備えることができ、結果的に製造工程が短縮されるとともに高歩留まりが達成され、コスト低減を図ることが可能となる。
【図面の簡単な説明】
【図１】従来技術のＭＩＭ型電子源の構造を示す図である。
【図２】ＭＩＭ型電子源の動作原理を示す図である。
【図３】本発明のＭＩＭ型電子源の製法における下部電極１１の形成工程を示す平面図である。
【図４】本発明のＭＩＭ型電子源の製法における図３の線分Ａ−Ａ´の断面図である。
【図５】本発明のＭＩＭ型電子源の製法における図３の線分Ｂ−Ｂ´の断面図である。
【図６】本発明のＭＩＭ型電子源の製法における下部電極１１上へのトンネル絶縁層１２の形成工程を示す平面図である。
【図７】本発明のＭＩＭ型電子源の製法における図６の線分Ａ−Ａ´の断面図である。
【図８】本発明のＭＩＭ型電子源の製法における図６の線分Ｂ−Ｂ´の断面図である。
【図９】本発明のＭＩＭ型電子源の製法における接続電極１５Ａ、１５Ｂの形成工程を示す平面図である。
【図１０】本発明のＭＩＭ型電子源の製法における図９の線分Ａ−Ａ´の断面図である。
【図１１】本発明のＭＩＭ型電子源の製法における図９の線分Ｂ−Ｂ´の断面図である。
【図１２】本発明のＭＩＭ型電子源の製法における上部電極給電配線１６、スペーサ配線１６´の形成工程を示す平面図である。
【図１３】本発明のＭＩＭ型電子源の製法における図１２の線分Ａ−Ａ´の断面図である。
【図１４】本発明のＭＩＭ型電子源の製法における図１２の線分Ｂ−Ｂ´の断面図である。
【図１５】本発明のＭＩＭ型電子源の製造工程を示す平面図である。
【図１６】本発明のＭＩＭ型電子源の製造工程を示す図１５の線分Ａ−Ａ´の断面図である。
【図１７】本発明のＭＩＭ型電子源の製造工程を示す図１５の線分Ｂ−Ｂ´の断面図である。
【図１８】本発明のＭＩＭ型電子源の製造工程を示す平面図である。
【図１９】本発明のＭＩＭ型電子源の製造工程を示す図１８の線分Ａ−Ａ´の断面図である。
【図２０】本発明のＭＩＭ型電子源の製造工程を示す図１８の線分Ｂ−Ｂ´の断面図である。
【図２１】本発明のＭＩＭ型電子源の製造工程を示す平面図である。
【図２２】本発明のＭＩＭ型電子源の製造工程を示す図２１の線分Ａ−Ａ´の断面図である。
【図２３】本発明のＭＩＭ型電子源の製造工程を示す図２１の線分Ｂ−Ｂ´の断面図である。
【図２４】本発明のカソード基板１０の平面図である。
【図２５】本発明のカソード基板１０を示す図２４の線分Ａ−Ａ´の断面図である。
【図２６】本発明のカソード基板１０を示す図２４の線分Ｂ−Ｂ´の断面図である。
【図２７】本発明のＭＩＭ型電子源を用いたアノード基板１１０の製法を示す平面図である。
【図２８】本発明のＭＩＭ型電子源を用いたアノード基板１１０の製法を示す図２４の線分Ａ−Ａ´の断面図である。
【図２９】本発明のＭＩＭ型電子源を用いたアノード基板１１０の製法を示す図２４の線分Ｂ−Ｂ´の断面図である。
【図３０】本発明のＭＩＭ型電子源を用いた表示装置の製法を示すカソード基板１０と同様の線分Ａ−Ａ´の断面図である。
【図３１】本発明のＭＩＭ型電子源を用いた表示装置の製法を示すカソード基板１０と同様の線分Ｂ−Ｂ´の断面図である。
【図３２】本発明の表示パネル１２０と駆動回路との結線状態を模式的に示す表示装置の平面図である。
【図３３】本発明の表示装置における駆動電圧波形を示す図である。
【図３４】本発明の表示パネル１２０と駆動回路との結線状態を模式的に示す表示装置の平面図である。
【図３５】本発明の表示パネル１２０と駆動回路との結線状態を模式的に示す表示装置の平面図である。
【図３６】本発明のＭＩＭ型電子源の他の製造工程を示す平面図である。
【図３７】本発明のＭＩＭ型電子源の他の製造工程を示す図３６の線分Ａ−Ａ´の断面図である。
【図３８】本発明のＭＩＭ型電子源の他の製造工程を示す図３６の線分Ｂ−Ｂ´の断面図である。
【図３９】本発明の他の実施例となるカソード基板１０の製法を示す平面図である。
【図４０】本発明のＭＩＭ型電子源の他の実施例となる図３９の線分Ａ−Ａ´の断面図である。
【図４１】本発明のＭＩＭ型電子源の他の実施例となる図３９の線分Ｂ−Ｂ´の断面図である。
【図４２】本発明のＭＩＭ型電子源を用いた他の実施例となる表示装置の製法を示す線分Ａ−Ａ´の断面図である。
【図４３】本発明のＭＩＭ型電子源を用いた他の実施例となる表示装置の製法を示す線分Ｂ−Ｂ´の断面図である。
【図４４】本発明の他の実施例となる表示パネル１２０と駆動回路との結線状態を模式的に示す表示装置の平面図である。
【図４５】本発明の他の実施例となる表示装置における駆動電圧波形を示す図である。
【図４６】従来の技術を説明するＭＩＭ型電子源を用いた表示パネルの断面図である。
【符号の説明】
１０…カソード基板、
１１…下部電極（信号線）、
１２…トンネル絶縁層、
１３、１３’…上部電極
１４…層間絶縁層、
１５…接続電極、
１６…上部電極給電配線（走査線）、
１６’…スペーサ配線、
１７…表面保護膜、
２０…真空準位、
３０…スペーサ、
４０…信号線駆動回路、
５０…走査線駆動回路、
６０…高電圧発生回路、
７０…フレキシブル印刷回路（ＦＰＣ）、
１１０…アノード基板、
１１１…赤色蛍光体、
１１２…緑色蛍光体、
１１３…青色蛍光体
１１４…メタルバック、
１１５…フリットガラス、
１１５´…導電性フリットガラス、
１１６…枠ガラス、
１１７…ブラックマトリックス、
１２０…表示パネル、
Ｅ…電子放出領域、
ｅ…放出電子。
【図１】
2004246317.tif 000003
【図２】
2004246317.tif 000004
【図３】
2004246317.tif 000005
【図４】
2004246317.tif 000006
【図５】
2004246317.tif 000007
【図６】
2004246317.tif 000008
【図７】
2004246317.tif 000009
【図８】
2004246317.tif 000010
【図９】
2004246317.tif 000011
【図１０】
2004246317.tif 000012
【図１１】
2004246317.tif 000013
【図１２】
2004246317.tif 000014
【図１３】
2004246317.tif 000015
【図１４】
2004246317.tif 000016
【図１５】
2004246317.tif 000017
【図１６】
2004246317.tif 000018
【図１７】
2004246317.tif 000019
【図１８】
2004246317.tif 000020
【図１９】
2004246317.tif 000021
【図２０】
2004246317.tif 000022
【図２１】
2004246317.tif 000023
【図２２】
2004246317.tif 000024
【図２３】
2004246317.tif 000025
【図２４】
2004246317.tif 000026
【図２５】
2004246317.tif 000027
【図２６】
2004246317.tif 000028
【図２７】
2004246317.tif 000029
【図２８】
2004246317.tif 000030
【図２９】
2004246317.tif 000031
【図３０】
2004246317.tif 000032
【図３１】
2004246317.tif 000033
【図３２】
2004246317.tif 000034
【図３３】
2004246317.tif 000035
【図３４】
2004246317.tif 000036
【図３５】
2004246317.tif 000037
【図３６】
2004246317.tif 000038
【図３７】
2004246317.tif 000039
【図３８】
2004246317.tif 000040
【図３９】
2004246317.tif 000041
【図４０】
2004246317.tif 000042
【図４１】
2004246317.tif 000043
【図４２】
2004246317.tif 000044
【図４３】
2004246317.tif 000045
【図４４】
2004246317.tif 000046
【図４５】
2004246317.tif 000047
【図４６】
2004246317.tif 000048