(57)【要約】【課題】基板実装時のチップ立ち不良がなく、効率のよい高速実装が実現でき、製造コスト低減が図れる超小型半導体装置の製造方法の提案。【解決手段】半導体ウェーハの第一主面側からスクライビングして半導体ウェーハに溝を形成する工程と、第一主面溝に絶縁物を埋め込む工程と、前記ウェーハの第二主面側からスクライビングして、第一主面絶縁物の底に当接する溝を形成する工程と、第二主面溝に導電物を埋め込みかつ第二主面を導電物で覆って電極を形成する工程と、前記ウェーハの第一主面全面を導電物で覆って電極を形成する工程と、前記全工程を終えたウェーハを個々の超小型半導体装置に分離する工程とからなる超小型半導体装置の製造方法で、導電物は導電性ペースト硬化物か、めっき膜で形成。【選択図】  図１
2004186480.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェーハの第一主面側からスクライビングして半導体ウェーハに溝を形成する第一主面溝形成工程と、前記第一主面溝に絶縁物を埋め込む第一主面絶縁物埋め工程と、前記半導体ウェーハの第二主面側からスクライビングして前記第一主面絶縁物の底に当接する溝を形成する第二主面溝形成工程と、前記第二主面溝に導電物を埋め込みかつ第二主面を導電物で覆う第二主面導電物形成工程と、前記半導体ウェーハの第一主面全面を導電物で覆って電極を形成する第一主面電極形成工程と、前記全工程を終えた半導体ウェーハを個々の超小型半導体装置に分離するダイシング工程とからなることを特徴とする超小型半導体装置の製造方法。
【請求項２】
半導体ウェーハの第一主面側からスクライビングして半導体ウェーハに溝を形成する第一主面溝形成工程と、前記第一主面溝に導電物を埋め込みかつ第一主面を導電物で覆う第一主面導電物形成工程と、前記半導体ウェーハの第二主面側からスクライビングして、前記第一主面導電物の底に当接する溝を形成する第二主面溝形成工程と、前記第二主面溝に絶縁物を埋め込む第二主面絶縁物埋め工程と、前記半導体ウェーハの第二主面全面を導電物で覆って電極を形成する第二主面電極形成工程と、前記全工程を終えた半導体ウェーハを個々の超小型半導体装置に分離するダイシング工程とからなることを特徴とする超小型半導体装置の製造方法。
【請求項３】
半導体ウェーハの第一主面側からスクライビングして半導体ウェーハに溝を形成する第一主面溝形成工程と、前記第一主面溝に絶縁物を埋め込む第一主面絶縁物埋め工程と、前記半導体ウェーハの第二主面側からスクライビングして前記第一主面絶縁物の底に当接する溝を形成する第二主面溝形成工程と、前記半導体ウェーハの第一主面全面を導電物で覆って電極を形成する第一主面電極形成工程と、前記半導体ウェーハの第二主面溝に導電物を埋め込みかつ第二主面を導電物で覆う第二主面導電物形成工程と、前記全工程を終えた半導体ウェーハを個々の超小型半導体装置に分離するダイシング工程とからなることを特徴とする超小型半導体装置の製造方法。
【請求項４】
半導体ウェーハの第一主面側からスクライビングして半導体ウェーハに溝を形成する第一主面溝形成工程と、前記第一主面溝に絶縁物を埋め込む第一主面絶縁物埋め工程と、前記半導体ウェーハの第一主面全面を導電物で覆って電極を形成する第一主面電極形成工程と、前記半導体ウェーハの第二主面側からスクライビングして、前記第一主面絶縁物の底に当接する溝を形成する第二主面溝形成工程と、前記各第二主面溝に導電物を埋め込みかつ第二主面を導電物で覆う第二主面導電物形成工程と、前記全工程を終えた半導体ウェーハを個々の超小型半導体装置に分離するダイシング工程とからなることを特徴とする超小型半導体装置の製造方法。
【請求項５】
前記導電物は、導電性ペーストを塗布し硬化して形成されることを特徴とする請求項１、２、３又は４に記載の超小型半導体装置の製造方法。
【請求項６】
前記導電物は、めっき加工により形成されることを特徴とする請求項１、２、３又は４に記載の超小型半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、超小型半導体装置、特に超小型ダイオードの製造方法に関する。
【０００２】
【従来の技術】
超小型のダイオードの製造方法は、従来、種々提案されている（例えば、特許文献１参照）。
【０００３】
図８は、前記特許文献１に記載された超小型のダイオードの（ａ）斜視図、（ｂ）断面図である。
【０００４】
図８において、ダイオード素子が作り込まれたチップ部１２のアノード側に銀めっき被膜からなるアノード電極１３が形成され、カソード側に導電板からなるカソード電極１４が形成され、チップ部１２の側面の両電極間には、絶縁物１７からなる被膜が形成されたダイオードにおいて、その製造方法は、図示はしないが、チップ部が作り込まれたウェーハの第一主面に銀めっき被膜が形成され、ウェーハの反対面の第二主面に導電板が接着され、ウェーハの導電板に支持体が仮接着され、ウェーハがチップに分断され、その後チップが支持された状態でチップの側面に絶縁膜２０が形成される方法である。
【０００５】
このような製造方法により、チップ形態でサイズを縮小でき、またダイオード製造の全行程をウェーハの状態で実施できるため、製造コストが低減できる効果があるとされる。
【０００６】
【特許文献１】
特開２０００−７７４５０号公報（第３頁、図１）
【０００７】
【発明が解決しようとする課題】
しかしながら、このような従来の製造方法によって製造される超小型ダイオードは、一端のアノード電極１３は五つの面をもった電極端子に形成されるが、他端のカソード電極１４は側面部まで絶縁物で形成され一つの面しかもたない電極端子に形成されているため、両端のそれぞれの電極の表面積の違いによりはんだのバランスが悪くなり、回路基板実装の祭に、セルフアライメントが働かず、またチップ立ち不良が発生し、これが高速実装の妨げとなるなど大きな問題となっていた。
【０００８】
そこで、本発明者は先に、基板実装時にチップ立ち不良の発生がなく、高速実装の生産効率のよい、超小型ダイオードの提案をした。その超小型ダイオードを図７に（ａ）斜視図で、（ｂ）に断面図で示した。
【０００９】
すなわち、図７において、１２はチップ部、１３はアノード電極、１４はカソード電極、１７は絶縁物、１８は超小型ダイオードであり、半導体チップ１２の互いに表裏となる一対の端面に導電物からなる電極が形成されて両端子が構成され、両端子間に絶縁物が形成されてなり、両端子は、５面以上の多面で形成された超小型ダイオードである。このような構成の超小型ダイオードとすることによって両電極が同じ形状、同じ表面積の電極となり、しかも共に５面以上の面を有する電極になるので、基板実装時にチップ立ち不良の発生がなく、高速実装の生産効率のよい、超小型ダイオードが実現できる。
【００１０】
そして、今回、本発明が解決しようとする課題は、このような超小型ダイオードをはじめとする超小型半導体装置の、効率のよい製造方法の提案にある。
【００１１】
【課題を解決するための手段】
本発明の超小型半導体装置の製造方法は、半導体ウェーハの第一主面側からスクライビングして半導体ウェーハに溝を形成する第一主面溝形成工程と、前記第一主面溝に絶縁物を埋め込む第一主面絶縁物埋め工程と、前記半導体ウェーハの第二主面側からスクライビングして、前記第一主面絶縁物の底に当接する溝を形成する第二主面溝形成工程と、前記第二主面溝に導電物を埋め込みかつ第二主面を導電物で覆う第二主面導電物形成工程と、前記半導体ウェーハの第一主面全面を導電物で覆って電極を形成する第一主面電極形成工程と、前記全工程を終えた半導体ウェーハを個々の超小型半導体装置に分離するダイシング工程とからなる超小型半導体装置の製造方法である。そして、前記導電物は、導電性ペーストを塗布し硬化させて形成、または、めっき加工により形成するものである。
【００１２】
このような構成の製造方法とすることにより、半導体ウェーハレベルでの電極形成工程で、半導体ウェーハ表面と裏面からそれぞれ同じ電極を形成して、両端面とも同じ形状、同じ表面積の電極が得られるので、両電極のはんだのバランスが良くなって、基板実装時のチップ立ち不良の発生がなくなり、生産効率のよい高速実装が実現でき、より一層の製造コスト低減が図れる。
【００１３】
また、別の解決手段として、半導体ウェーハの第一主面側からスクライビングして半導体ウェーハに溝を形成する第一主面溝形成工程と、前記第一主面溝に導電物を埋め込みかつ第一主面を導電物で覆う第一主面導電物形成工程と、前記半導体ウェーハの第二主面側からスクライビングして、前記第一主面導電物の底に当接する溝を形成する第二主面溝形成工程と、前記第二主面溝に絶縁物を埋め込む第二主面絶縁物埋め工程と、前記半導体ウェーハの第二主面全面を導電物で覆って電極を形成する第二主面電極形成工程と、前記全工程を終えた半導体ウェーハを個々の超小型半導体装置に分離するダイシング工程とからなる超小型半導体装置の製造方法である。そして、前記導電物は、導電性ペーストを塗布し硬化させて形成、または、めっき加工により形成するものである。
【００１４】
また、別の解決手段として、半導体ウェーハの第一主面側からスクライビングして半導体ウェーハに溝を形成する第一主面溝形成工程と、前記第一主面溝に絶縁物を埋め込む第一主面絶縁物埋め工程と、前記半導体ウェーハの第二主面側からスクライビングして、前記第一主面絶縁物の底に当接する溝を形成する第二主面溝形成工程と、前記半導体ウェーハの第一主面全面を導電物で覆って電極を形成する第一主面電極形成工程と、前記半導体ウェーハの第二主面溝に導電物を埋め込みかつ第二主面を導電物で覆う第二主面導電物形成工程と、前記全工程を終えた半導体ウェーハを個々の超小型半導体装置に分離するダイシング工程とからなる超小型半導体装置の製造方法である。そして、前記導電物は、導電性ペーストを塗布し硬化させて形成するか、または、めっき加工により形成するものである。
【００１５】
また、別の解決手段として、半導体ウェーハの第一主面側からスクライビングして半導体ウェーハに溝を形成する第一主面溝形成工程と、前記第一主面溝に絶縁物を埋め込む第一主面絶縁物埋め工程と、前記半導体ウェーハの第一主面全面を導電物で覆って電極を形成する第一主面電極形成工程と、前記半導体ウェーハの第二主面側からスクライビングして、前記第一主面絶縁物の底に当接する溝を形成する第二主面溝形成工程と、前記各第二主面溝に導電物を埋め込みかつ第二主面を導電物で覆う第二主面導電物形成工程と、前記全工程を終えた半導体ウェーハを個々の超小型半導体装置に分離するダイシング工程とからなる超小型半導体装置の製造方法である。
【００１６】
そして、前記導電物は、導電性ペーストを塗布し硬化させて形成するか、または、めっき加工により形成する。
【００１７】
以上これら別の手段においても、各構成による製造方法をとることにより、最初に上げた解決手段の場合と同様、回路基板実装時のチップ立ち不良の発生を無くして高速実装が実現できる超小型半導体装置を、効率よくかつコストも安く製造できる。
【００１８】
【発明の実施の形態】
以下に、本発明の実施の形態について図面とともに詳しく説明する。
【００１９】
（実施の形態１）
図１は本発明の第一の実施の形態である超小型ダイオードの製造方法を示す工程ブロック図である。
【００２０】
図２は同、各工程におけるウェーハの処理状態を示す断面図で各ウェーハ内の数チップ分のみ示してあり、（ａ）は第一主面溝形成工程での半導体ウェーハの部分断面図、（ｂ）は第一主面絶縁物（樹脂）埋め工程での半導体ウェーハの部分断面図、（ｃ）は第二主面溝形成工程での半導体ウェーハの部分断面図、（ｄ）は第二主面導電物形成工程での半導体ウェーハの部分断面図、（ｅ）は第一主面電極形成工程での半導体ウェーハの部分断面図、（ｆ）はダイシング工程での半導体ウェーハの部分断面図である。
【００２１】
図３は、図１の「前工程」で準備される半導体ウェーハであって（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ拡大断面図である。
【００２２】
以上図１〜３に基づいて、超小型ダイオードの製造方法を説明する。
【００２３】
図３（ａ）に示されている通り、まず、ダイオードの生産工程における通常の前工程において、ダイオード素子がシリコン半導体ウェーハ１０にマトリックス形に配置されたチップ部１２毎に作り込まれる。
【００２４】
次に、図２（ａ）において、作り込まれた半導体ウェーハ１０には第一主面溝形成工程において第一主面溝１５が半導体ウェーハ１０の第一主面２２側における隣り合うチップ部１２，１２の境界であるスクライビングライン１９に沿って形成される。このときスクライビングによる第一主面溝１５の大きさは絶縁物を埋めることを考慮して、幅１５０μｍとし、深さは半導体ウェーハ１０の表面から１００μｍ程度とした。但し、この深さは半導体ウェーハ１０の厚みの範囲内であれば、どのような深さでも構わない。
【００２５】
次に、図２（ｂ）に示されている第一主面絶縁物埋め工程において、前記工程でできた第一主面溝１５へエポキシ樹脂やガラス等の第１主面絶縁物１７を流し込んで埋める。
【００２６】
次に、図２（ｃ）に示されている第二主面溝形成工程において、前記半導体ウェーハ１０の反対面である第二主面２７側から前記溝１５に対応する部位で、絶縁物の底２６に当接するまで溝１６を形成する。
【００２７】
なお、半導体ウェーハ片面に形成された第一主面溝に対応する半導体ウェーハの反対裏面の部位にあらかじめ両面アライナー等を用いてスクライビングラインを形成し、そのスクライビングラインに沿って先に埋め込まれた絶縁物の底の位置までの深さでスクライビングを行う。
【００２８】
次に、図２（ｄ）に示されている第二主面導電物形成工程において、前記工程でできた第二主面溝１６へＡｇペースト等の導電物を埋め込みかつ第二主面を同導電物で覆って硬化させ、第二主面導電物２９を形成して電極１４を構成する。なお、電極１４の導電物は、めっき加工によって形成してもよい。
【００２９】
次に、図２（ｅ）に示されるように、第一主面側にＡｇペースト等の導電ペーストを硬化させて第一主面導電物３２を１００μｍ程度の厚さで形成して電極１３を構成する。なお、前記導電物３２をめっき加工で形成してもよい。以上のようにして半導体ウェーハが形成される。
【００３０】
図２（ｆ）に示されるように、ダイシング工程によってチップとチップの間の絶縁物をダイシングによってフルカットすることにより素子に分断され半導体装置が形成される。
【００３１】
（実施の形態２）
第二の実施の形態は、図４に工程図で示したが、第一の実施の形態で説明した製造工程の一部の工程を入れ替えたものである。前工程によりダイオード半導体ウェーハ製作後、第一主面溝形成工程を行い、前記第一主面溝へ導電ペースト等導電物を埋め込みかつ第一主面全体を同導電物で覆って第一主面導電物形成工程を経て、次に第二主面溝形成工程を行い、前記第二主面溝へ樹脂等絶縁物を埋め、その後、第二主面側に導電ペースト等導電物で覆って電極を形成し、最後にダイシング工程で小片にするものである。
【００３２】
（実施の形態３）
第三の実施の形態は、図５に工程図で示したが、前工程によりダイオード半導体ウェーハ作製後、第一主面溝形成工程を行い、前記第一主面溝へ樹脂等絶縁物を埋めた後、第二主面溝形成工程を行い、その後第一主面側を導電ペースト等導電物によって覆って電極構成後、前記第二主面側に形成した溝へ導電ペーストを埋め込みかつ第二主面全体を同導電物で覆って第二主面導電物形成工程を経て電極を構成し、最後にダイシング工程によって小片にするものである。
【００３３】
（実施の形態４）
第四の実施の形態は、図６に工程図で示したが、半導体ウェーハの第一主面側の溝形成工程、次に絶縁物（樹脂）埋め工程、次に第一主面電極形成の処理を行ってから、次に第二主面側の溝を形成してその溝に導電物を埋め込みかつ第二主面導電物を形成し電極を構成後、全工程を終えた半導体ウェーハを個々の超小型半導体装置に分離するダイシング工程とからなる超小型半導体装置の製造方法である。
【００３４】
【発明の効果】
以上のように本発明の超小型半導体装置の製造方法は、素子の両電極端子の表面積が等しく、それぞれ５面で形成されているから、超小型半導体装置を回路基板実装する際にチップ立ち等不良が出ないという有利な効果が得られ、超小型半導体装置を回路基板へ高速実装した際セルフアライメントが期待できて生産性がよく低コストで生産できるという大きな効果をもたらすものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１における超小型ダイオードの製造工程ブロック図
【図２】（ａ）第一主面溝形成工程での半導体ウェーハの部分断面図
（ｂ）第一主面絶縁物（樹脂）埋め工程での半導体ウェーハの部分断面図
（ｃ）第二主面溝形成工程での半導体ウェーハの部分断面図
（ｄ）第二主面導電物形成工程での半導体ウェーハの部分断面図
（ｅ）第一主面電極形成工程での半導体ウェーハの部分断面図
（ｆ）ダイシング工程での半導体ウェーハの部分断面図
【図３】（ａ）半導体ウェーハの平面図
（ｂ）同半導体ウェーハのＸ−Ｘ拡大断面図
【図４】本発明の実施の形態２における超小型ダイオードの製造工程ブロック図
【図５】本発明の実施の形態３における超小型ダイオードの製造工程ブロック図
【図６】本発明の実施の形態４における超小型ダイオードの製造工程ブロック図
【図７】（ａ）本発明の製造方法で製造する超小型ダイオードの斜視図
（ｂ）同、超小型ダイオードの断面図
【図８】（ａ）従来の超小型ダイオードの斜視図
（ｂ）同、超小型ダイオードの断面図
【符号の説明】
１０  半導体ウェーハ
１２  チップ部
１３  アノード電極
１４  カソード電極
１５    第一主面溝
１６    第二主面溝
１７    絶縁物
１８    超小型ダイオード
１９    スクライビングライン
２０    絶縁膜
２２  第一主面
２５  第一主面絶縁物
２６  第一主面絶縁物の底
２７  第二主面
２９  第二主面導電物
３２  第一主面導電物
【図１】
2004186480.tif 000003
【図２】
2004186480.tif 000004
【図３】
2004186480.tif 000005
【図４】
2004186480.tif 000006
【図５】
2004186480.tif 000007
【図６】
2004186480.tif 000008
【図７】
2004186480.tif 000009
【図８】
2004186480.tif 000010