(57)【要約】【課題】ディジタル制御で利得を高精度に切り替えることができる可変利得増幅器を提供する。【解決手段】入力端子１からの入力信号を入力段回路２により電圧−電流変換して可変電流分割回路３に信号電流を入力し、可変電流分割回路から出力される信号電流を出力段回路４により電流−電圧変換して出力端子６に出力信号を取り出し、電流分割比選択回路５によって可変電流分割回路３の電流分割比を選択することで利得切り替えを行う可変利得増幅器であって、可変電流分割回路３の入力インピーダンスＺｉ３を入力段回路２の出力インピーダンスＺｏ２より小さく、かつ可変電流分割回路３の出力インピーダンスＡｏ３を出力段回路４の入力インピーダンスＺｉ４より大きくする。【選択図】　　図１
2004007706.tif 000002
【特許請求の範囲】
【請求項１】
ベースまたはゲートが第１の定電位点に接続され、エミッタまたはソースを電流入力端とし、コレクタまたはドレインを電流出力端とする第１のトランジスタと、
ベースまたはゲートが前記第１の定電位点に接続され、コレクタまたはドレインが第２の定電位点に接続された第２のトランジスタと、
前記第１のトランジスタのエミッタまたはソースと前記第２のトランジスタのエミッタまたはソースとの間に接続されたキャパシタと、
前記第２のトランジスタのエミッタまたはソースに接続され、電流分割比を選択するための選択信号によってオン／オフ制御される定電流源とを有することを特徴とする可変電流分割回路。
【請求項２】
ベースまたはゲートが第１の定電位点に接続され、エミッタまたはソースを電流入力端とし、コレクタまたはドレインを電流出力端とする第１のトランジスタと、
ベースまたはゲートが前記第１の定電位点に接続され、コレクタまたはドレインが第２の定電位点に接続された複数の第２のトランジスタと、
前記第１のトランジスタのエミッタまたはソースと前記第２のトランジスタのそれぞれのエミッタまたはソースとの間に接続された複数のキャパシタと、
前記第２のトランジスタのそれぞれのエミッタまたはソースに接続され、電流分割比を選択するための選択信号によって選択的にオン／オフ制御される複数の定電流源とを有することを特徴とする可変電流分割回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は可変利得増幅器に係り、特に無線通信システムで有用なディジタル制御によって利得切り替えを行う機能を有する可変利得増幅器およびこれに適した可変電流分割回路に関する。
【０００２】
【従来の技術】
無線通信システムにおいては、ダイナミックレンジを広くするために可変利得増幅器を用いることが有効である。例えば、無線受信機においてアンテナから入力された受信信号を増幅する際、過大な入力信号に対しては歪みが生じないように低利得とし、微小な入力信号に対しては雑音特性を良くするように高利得とする可変利得増幅器が使用される。
【０００３】
このような可変利得増幅器の例は、ＩＥＥＥ　Ｊ．Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ，　ｖｏｌ．ＳＣ−８，ｐ２７５“Ｄｉｓｔｏｒｔｉｏｎ　ｉｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ　Ｖａｒｉａｂｌｅ−Ｇａｉｎ　Ａｍｐｌｉｆｉｅｒ”，ＷＩＬＬＹＭ．Ｃ．ＳＡＮＳＥＮ，　ＲＯＢＲＥＴ　Ｇ．ＭＥＹＥＲ著、に記載されている。この可変利得増幅器は、図１４に示すように入力信号電圧ＶｉをトランジスタＱ１０１で電流に変換し、この電流をトランジスタＱ１０２，Ｑ１０３に制御電圧Ｖｃで決まる電流分割比に応じて分割することにより、トランジスタＱ１０３のコレクタから出力される出力信号電圧Ｖｏを可変とした増幅器である。出力信号電圧Ｖｏは次式（１）で表され、Ｖｃの値に応じて０からｇｍ・ＲＬ・Ｖｉまで連続的に変化する。
【０００４】
Ｖｏ＝ｇｍ・ＲＬ・Ｖｉ／（１＋ｅｘｐ（Ｖｃ−ＶＴ））　（１）
但し、ｇｍはトランジスタの相互コンダクタンス、ＶＴは熱電圧、ＲＬは負荷抵抗である。
【０００５】
この可変利得増幅器は、電流分割比をアナログフィードバックで制御してアナログ的に利得を可変するＡＧＣ回路などには有用である。しかし、利得制御をディジタル制御で行う場合には、式（１）で示されるように出力信号電圧Ｖｏが制御電圧Ｖｃの関数となっているため、所望の利得に応じて制御電圧Ｖｃの値を正確に与えないと高精度の利得制御を行うことができないという困難さがある。
【０００６】
この問題を解決するため、所定の利得を持つ増幅器を複数個用意し、図１５にに示すように各増幅器Ａ１〜Ａｎを入力側スイッチＳＷｉ１〜ＳＷｉｎおよび出力側スイッチＳＷｏ１〜ＳＷｏｎにより選択して利得を切り替えたり、図１６に示すように各増幅器Ａ１〜Ａｎを並列に接続し、外部からの制御信号により一つの増幅器を選択的に能動状態として利得を切り替える方法がある。
【０００７】
図１５に示すような利得切り替えにスイッチを利用する方法では、可変利得増幅器全体をＩＣで構成する場合、ＦＥＴのような素子でスイッチを実現する必要があり、スイッチの性能によっては可変利得増幅器全体の性能が劣化したり、利得切り替え精度が低下するという問題がある。スイッチをＩＣ内に集積しない場合には、外付け部品のスイッチを用いることになるので、回路が大型化したり、コストが高くなるという問題が起こる。
【０００８】
一方、図１６に示す方法によれば、利得の切り替えにスイッチを用いないため図１５に示した方法の問題点は解消されるが、並列接続された各増幅器の入力インピーダンスや出力インピーダンスが異なっていると、利得の切り替え時に信号の大きさが変化してしまうため、予定通りの利得が得られなくなる。利得切り替え精度を十分に確保するためには、どの増幅器を能動状態としても入力および出力インピーダンスが一定となるように各増幅器の入力部および出力部の回路を構成しなくてはならないという問題がある。また、各増幅器の入出力インピーダンスがそれぞれ等しくなるように回路を設計しても、構成素子のばらつきによっては利得切り替え時に入出力インピーダンスが変動してしまい、所定の利得切り替え精度が得られなくなる。
【０００９】
【発明が解決しようとする課題】
上述したように、従来の可変利得増幅器のうち二つのトランジスタの電流分割比を変えて利得を可変としたものでは、ディジタル制御で利得切り替えを精度良く行うことが困難であった。また、複数の増幅器をスイッチで切り替える方法では、スイッチを集積化した場合に所望の利得切り替え精度を得ることが難しく、外付けのスイッチを用いると大型化やコストアップを招くという問題があり、さらに並列接続した複数の増幅器を選択的に能動状態として利得を切り替える方法では、各増幅器の入出力インピーダンスのばらつきや構成素子のばらつきにより利得切り替え精度が低下するという問題点があった。
【００１０】
本発明は、このような従来技術の問題点を解消すべくなされたもので、ディジタル制御で利得を高精度に切り替えることができる可変利得増幅器を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記の課題を解決するため、本発明の可変利得増幅器は、入力端子からの入力信号を受けて信号電流を出力する入力段回路と、この入力段回路の出力インピーダンスより小さい入力インピーダンスを有し、該入力段回路から出力される信号電流を選択された電流分割比で少なくとも二つに分割する可変電流分割回路と、この可変電流分割回路の電流分割比を選択する電流分割比選択回路と、可変電流分割回路の出力インピーダンスより小さい入力インピーダンスを有し、該可変電流分割回路により分割された電流の一方を受けて出力信号を出力端子に取り出す出力段回路とを備えたことを特徴とする。
【００１２】
入力段回路は例えば入力信号が電圧信号の場合、電圧−電流変換回路で構成され、出力段回路は出力信号として電圧信号を出力する場合、電流−電圧変換回路によって構成される。
【００１３】
この可変利得増幅器では、可変電流分割回路の電流分割比を変化させることによって、利得が切り替えられる。この場合、上述のように可変電流分割回路の入力インピーダンスを入力段回路の出力インピーダンスより小さく、好ましくは十分に小さくし、かつ可変電流分割回路の出力インピーダンスを出力段回路の入力インピーダンスより大きく、好ましくは十分に大きくすることにより、可変利得増幅器の入力インピーダンスおよび出力インピーダンスは、それぞれ入力段回路の入力インピーダンスおよび出力段回路の出力インピーダンスとなる。
【００１４】
従って、可変利得増幅器の入出力インピーダンスは利得切り替えに際してほとんど変化することがないので、利得切り替え量は可変電流分割回路の電流分割比のみによって決定され、極めて高精度な利得切り替えが可能となる。また、電流分割比選択回路から可変電流分割回路に供給される選択信号は、電流分割比をディジタル的に制御できるだけの精度であればよく、アナログ的に利得制御を行う場合のような高い精度は要求されない。
【００１５】
本発明においては、上述の可変利得増幅器を単位増幅器として複数個有し、これらを直列または並列あるいは直並列に接続して構成することによって、より多段階の利得切り替えを行うこともできる。
【００１６】
本発明における可変電流分割回路は、基本的には複数のバイポーラトランジスタのエミッタ面積比で決められた複数の電流分割比を選択的に設定可能に構成されるか、あるいは複数のＭＯＳトランジスタのゲート幅／ゲート長比（Ｗ／Ｌ）の比で決められた複数の電流分割比を選択的に設定可能に構成される。すなわち、可変電流分割回路は電流入力側が入力段回路に接続され、電流出力側が出力段回路に接続されたトランジスタと、電流入力側が入力段回路に接続され、電流出力側が定電位点に接続されたトランジスタを少なくとも含んで構成され、これら両トランジスタのエミッタ面積比またはＷ／Ｌの比で電流分割比が決定される。
【００１７】
より具体的には、第１の可変電流分割回路は、例えば電流分割比選択回路からの電流分割比を選択するための選択信号が入力される第１および第２の選択信号入力端子と、これら第１および第２の選択信号入力端子にそれぞれのベースまたはゲートが接続され、それぞれのエミッタまたはソースが入力段回路に接続され、それぞれのコレクタまたはドレインが出力段回路に接続された第１および第２のトランジスタと、第１および第２の選択信号入力端子の一方にベースまたはゲートが接続され、エミッタまたはソースが入力段回路に接続され、コレクタまたはドレインが定電位点に接続された第３のトランジスタとにより構成される。
【００１８】
第２の可変電流分割回路は、電流分割比選択回路からの電流分割比を選択するための選択信号がその入力される第１および第２の選択信号入力端子と、これら第１および第２の選択信号入力端子にそれぞれのベースまたはゲートが接続され、それぞれのエミッタまたはソースが入力段回路に接続され、それぞれのコレクタまたはドレインが出力段回路に接続された第１および第２のトランジスタと、第１および第２の選択信号入力端子にそれぞれのベースまたはゲートが接続され、それぞれのエミッタまたはソースが入力段回路に接続され、それぞれのコレクタまたはドレインが定電位点に接続された第３および第４のトランジスタとによりれ構成される。
【００１９】
第３の可変電流分割回路は、ベースまたはゲートが第１の定電位点に接続され、エミッタまたはソースが入力段回路に接続され、コレクタまたはドレインが前記出力段回路に接続された第１のトランジスタと、ベースまたはゲートが第１の定電位点に接続され、コレクタまたはドレインが第２の定電位点に接続された第２のトランジスタと、第１のトランジスタのエミッタまたはソースと第２のトランジスタのエミッタまたはソースとの間に接続されたキャパシタと、第２のトランジスタのエミッタまたはソースに接続され、電流分割比選択回路からの電流分割比を選択するための選択信号によってオン／オフ制御される定電流源とにより構成される。
【００２０】
第４の可変電流分割回路は、ベースまたはゲートが第１の定電位点に接続され、エミッタまたはソースが入力段回路に接続され、コレクタまたはドレインが出力段回路に接続された第１のトランジスタと、ベースまたはゲートが第１の定電位点に接続され、コレクタまたはドレインが第２の定電位点に接続された複数の第２のトランジスタと、第１のトランジスタのエミッタまたはソースと第２のトランジスタのそれぞれのエミッタまたはソースとの間に接続された複数のキャパシタと、第２のトランジスタのそれぞれのエミッタまたはソースに接続され、電流分割比選択回路からの電流分割比を選択するための選択信号によって選択的にオン／オフ制御される複数の定電流源とにより構成される。
【００２１】
さらに、上述した第１〜第４の可変電流分割回路の少なくとも一つを単位回路として複数個有し、これらを直列または並列あるいは直並列に接続して一つの可変電流分割回路として使用することもできる。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
（基本構成）
図１に、本発明に係る可変利得増幅器の基本構成を示す。入力端子１には、入力信号が例えば電圧信号として与えられる。この入力信号は入力段回路２に入力され、ここで入力信号が電圧信号の場合は電圧−電流変換される。入力段回路２から出力される信号電流は、可変電流分割回路３に入力される。可変電流分割回路３では、入力段回路２から出力される信号電流が電流分割比選択回路５により選択された電流分割比で二分割される。分割された一方の信号電流は出力段回路４に入力され、他方の信号電流は交流接地点（ＡＣ　ＧＮＤ）を流れる。出力段回路４では、入力された信号電流が電流−電圧変換されて電圧信号となり、出力端子６から出力信号として取り出される。
【００２３】
なお、入力端子与えられる入力信号や、出力端子６へ出力される出力信号は電流信号であっても構わない。
ここで、入力段回路２の出力インピーダンスをＺｏ２、可変電流分割回路３の入力インピーダンスをＺｉ３、可変電流分割回路３の出力インピーダンスをＺｏ３、出力段回路４の入力インピーダンスをＺｉ４とすれば、これらの関係は図中に示されるように、
Ｚｏ２＞＞Ｚｉ３　　　　　　　　　　　　　（２）
Ｚｏ３＞＞Ｚｉ４　　　　　　　　　　　　　（３）
に選ばれる。
【００２４】
この可変利得増幅器では、電流分割比選択回路５によって可変電流分割回路３の電流分割比を所望の利得に応じて選択することにより、可変電流分割回路３から出力段回路４に入力される信号電流が変化し、入力端子１から出力端子６までの間の利得、この場合は電圧利得がディジタル的に切り替わる。
【００２５】
この利得切り替えに際しては、可変電流分割回路３の電流分割比の変化に伴って可変電流分割回路３の入出力インピーダンスＺｉ３，Ｚｏ３が変化する。ここで、入力インピーダンスＺｉ３を式（２）に示されるように入力段回路２の出力インピーダンスＺｏ２に比べて十分に小さくすることによって、利得切り替えの前後で入力インピーダンスＺｉ３が変化しても、入力段回路２から出力される信号電流にほとんど変化が生じないようにすることができる。
【００２６】
また、可変電流分割回路３の出力インピーダンスＺｏ３を式（３）に示されるように出力段回路４の入力インピーダンスＺｉ４に比べて十分に大きくすることによって、利得切り替えの前後で出力インピーダンスＺｏ３が変化しても、出力段回路４には可変電流分割回路３で分割された信号電流のみが流れ込むようにすることができる。
【００２７】
さらに、可変利得増幅器の入出力インピーダンスは、それぞれ入力段回路２の入力インピーダンスおよび出力段回路４の出力インピーダンスであり、これらは利得切り替えに際し一定に保たれる。
【００２８】
従って、可変利得増幅器としての利得は可変電流分割回路３の電流分割比によってのみ決定されるので、利得切り替え精度を十分に高くとることができ、従来技術の問題点が解決される。
【００２９】
次に、図１の各部について具体的に説明する。
（入力段回路２の具体例）
図２に、入力段回路２の種々の構成例を示す。図２（ａ）（ｂ）は電圧入力・電流出力の形式であり、図２（ａ）はエミッタが接地されたバイポーラトランジスタＱ１のベースに入力端子１を接続し、コレクタから出力電流を取り出すようにした例、図２（ｂ）はソースが接地されたＭＯＳトランジスタＭ１のゲートに入力端子１を接続し、ドレインから出力電流を取り出すようにした例である。
【００３０】
図２（ｃ）（ｄ）は電流入力・電流出力の形式であり、図２（ｃ）はベースに定電位が与えられたバイポーラトランジスタＱ２のエミッタに入力端子１を接続し、コレクタから出力電流を取り出すようにした例、図２（ｄ）はゲートに定電位が与えられたＭＯＳトランジスタＭ２のソースに入力端子１を接続し、ドレインから出力電流を取り出すようにした例である。
【００３１】
図２（ａ）（ｂ）（ｃ）（ｄ）に示した入力段回路２は、いずれもバイアス電流が変化しない限り入力インピーダンスは一定であり、また非常に高い出力インピーダンスを有する。
【００３２】
（出力段回路４の具体例）
図３に、出力段回路４の種々の構成例を示す。図３（ａ）は可変電流分割回路３からの出力電流を抵抗Ｒ１に流し、抵抗Ｒ１の電圧降下を出力信号として出力端子６に取り出すようにした例である。図３（ｂ）は可変電流分割回路３からの出力電流を抵抗Ｒ２に流し、抵抗Ｒ２の電圧降下をバイポーラトランジスタＱ３と定電流源ＣＳで構成されるエミッタフォロワを介して出力端子６に出力信号として取り出すようにした例である。
【００３３】
図３（ａ）（ｂ）に示した出力段回路３は、抵抗Ｒ１，Ｒ２の抵抗値を可変電流分割回路３の出力インピーダンスよりも十分小さな値にとることにより、利得切り替えに際しても出力インピーダンスが一定に保たれる。
【００３４】
（可変電流分割回路３の具体例）
可変電流分割回路３は、具体的には複数のバイポーラトランジスタのエミッタ面積比で決められた複数の電流分割比を選択的に設定可能に構成するか、あるいは複数のＭＯＳトランジスタのＷ／Ｌ（ゲート幅／ゲート長比）の比で決められた複数の電流分割比を選択的に設定可能に構成することによって実現される。図４〜図７に、可変電流分割回路３の種々の構成例を示す。
【００３５】
図４に示す可変電流分割回路３は、電流分割比選択回路５からの選択信号が入力される第１および第２の選択信号入力端子１１，１２と、これらの選択信号入力端子１１，１２にそれぞれのベースが接続され、それぞれのエミッタが入力段回路２に接続され、それぞれのコレクタが出力段回路４に接続された第１および第２のバイポーラトランジスタＱ１１，Ｑ１２と、ベースが第２の選択信号入力端子１２に接続され、エミッタが入力段回路２に接続され、コレクタが定電位点である交流接地点ＡＣ　ＧＮＤに接続された第３のトランジスタＱ１３によって構成される。
【００３６】
この可変電流分割回路３では、選択信号入力端子１１，１２に印加される選択信号の電位関係により、トランジスタＱ１１とトランジスタＱ１２，Ｑ１３のいずれかに選択的に入力段回路２から出力される信号電流が流れる。このとき、図４中に示されるようにトランジスタＱ１２とトランジスタＱ１３のエミッタ面積比を１：ｎ（ｎ＞１）とすれば、電流分割比は１または１／ｎの２段階に切り替えられことになる。この動作については、後述するより具体的な実施例において詳しく説明する。
【００３７】
なお、図４はバイポーラトランジスタで構成した例であるが、トランジスタＱ１１，Ｑ１２，Ｑ１３をＭＯＳトランジスタに置き換えてもよい。その場合は、ベースをゲートに、エミッタをソースに、コレクタをドレインにそれぞれ置き換え、さらにエミッタ面積をＷ／Ｌに置き換えて考えればよい。
【００３８】
図５に示す可変電流分割回路３は、電流分割比選択回路５からの選択信号が入力される第１および第２の選択信号入力端子１１，１２と、これらの選択信号入力端子１１，１２にそれぞれのゲートが接続され、それぞれのソースが入力段回路２に接続され、それぞれのドレインが出力段回路４に接続された第１および第２のＭＯＳトランジスタＭ１１，Ｍ１２と、選択信号入力端子１１，１２にそれぞれのゲートが接続され、それぞれのソースが入力段回路２に接続され、それぞれのドレインが交流接地点ＡＣ　ＧＮＤに接続された第３および第４のＭＯＳトランジスタＭ１３，Ｍ１４によって構成される。
【００３９】
この可変電流分割回路３では、選択信号入力端子１１，１２に入力される選択信号の電位関係により、トランジスタＭ１１，Ｍ１３の組と、トランジスタＭ１２，Ｍ１４の組のいずれかに選択的に入力段回路２から出力される信号電流が流れる。ここで、トランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４のそれぞれのＷ／ＬをＷ／Ｌ（１１），Ｗ／Ｌ（１２），Ｗ／Ｌ（１３），Ｗ／Ｌ（１４）とした時、例えば
Ｗ／Ｌ（１１）：Ｗ／Ｌ（１２）＝１：ｍ
Ｗ／Ｌ（１３）：Ｗ／Ｌ（１４）＝１：ｎ
としておけば、ｍとｎの値に応じて電流分割比は２段階に切り替えられることになる。
【００４０】
なお、図５はＭＯＳトランジスタで構成した例であるが、トランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４をバイポーラトランジスタに置き換えてもよい。その場合は、ゲートをベースに、ソースをエミッタに、ドレインをコレクタにそれぞれ置き換え、さらにＷ／Ｌをエミッタ面積に置き換えて考えればよい。
【００４１】
上述した図４および図５の可変電流分割回路３によれば、その入力インピーダンスを図２に示した入力段回路２の出力インピーダンスに比較して十分に低くすることができる。
【００４２】
図６に示す可変電流分割回路３は、電流分割比選択回路５からの選択信号が入力される第１および第２の選択信号入力端子１１，１２と、ベースが第１の定電位点であるバイアス電圧源Ｖｂに接続され、エミッタが入力段回路２に接続され、コレクタが出力段回路４に接続された第１のトランジスタＱ２１と、ベースがバイアス電圧源Ｖｂに接続され、コレクタが第２の定電位点である交流接地点ＡＣ　ＧＮＤに接続された複数の第２のトランジスタＱ２２，Ｑ２３と、第１のトランジスタＱ２１のエミッタと第２のトランジスタＱ２２，Ｑ２３のそれぞれのエミッタとの間に接続されたキャパシタＣ１１，Ｃ１２と、第２のトランジスタＱ２２，Ｑ２３のそれぞれのエミッタに接続され、選択信号入力端子１１，１２に入力される選択信号によって選択的にオン／オフ制御される定電流源ＣＳ２１，ＣＳ２２によって構成される。
【００４３】
この可変電流分割回路３では、定電流源ＣＳ２１，ＣＳ２２が共にオフの場合は、入力段回路２から出力される信号電流は全てトランジスタＱ２１を介して出力段回路４を流れる。定電流源ＣＳ２１，ＣＳ２２のいずれか一方がオンの場合は、入力段回路２から出力される信号電流はその一部がトランジスタＱ２１を介して出力段回路４を流れ、他の一部がトランジスタＱ２２またはＱ２３およびキャパシタＣ２１またはＣ２２を介して定電流源ＣＳ２１，ＣＳ２２のうちオンになっている方を流れる。
【００４４】
ここで、トランジスタＱ２２，Ｑ２３のエミッタ面積は異なっており、トランジスタＱ２１のエミッタ面積に対してＱ２２のエミッタ面積はｎ倍、Ｑ２３のエミッタ面積はｍ倍となっている。従って、定電流源ＣＳ２１，ＣＳ２２を選択的にオン／オフ制御することによって、電流分割比を１、１／ｎ、１／ｍの３段階に切り替えることができる。
【００４５】
なお、図６はバイポーラトランジスタで構成した例であるが、トランジスタＱ２１，Ｑ２２，Ｑ２３をＭＯＳトランジスタに置き換えてもよい。その場合は、ベースをゲートに、エミッタをソースに、コレクタをドレインにそれぞれ置き換え、さらにエミッタ面積をＷ／Ｌに置き換えて考えればよい。また、図６では第２のトランジスタとキャパシタおよび定電流源を２個としたが、３個以上としてであってもよい。
【００４６】
図７に示す可変電流分割回路３は、電流分割比選択回路５からの選択信号が入力される選択信号入力端子１１と、ゲートが第１の定電位点であるバイアス電圧源Ｖｂに接続され、ソースが入力段回路２に接続され、ドレインが出力段回路４に接続された第１のトランジスタＭ２１と、ゲートがバイアス電圧源Ｖｂに接続され、ドレインが第２の定電位点である交流接地点ＡＣ　ＧＮＤに接続された第２のトランジスタＭ２２と、トランジスタＭ２１のソースとトランジスタＭ２２のソースとの間に接続されたキャパシタＣ２３と、トランジスタＭ２２のソースに接続され、選択信号入力端子１１に入力される選択信号によってオン／オフ制御される定電流源ＣＳ２３により構成される。
【００４７】
この可変電流分割回路３では、定電流源ＣＳ２３がオフの場合は、入力段回路２から出力される信号電流は全てトランジスタＭ２１を介して出力段回路４を流れる。一方、定電流源ＣＳ２３がオンの場合は、入力段回路２から出力される信号電流は一部がトランジスタＭ２１を介して出力段回路４へ流れ、他の一部がトランジスタＭ２２およびキャパシタＣ２３を介して定電流源ＣＳ２３に流れる。従って、定電流源ＣＳ２３をオン／オフ制御することによって、電流分割比を２段階に切り替えることができる。
【００４８】
なお、図６はＭＯＳトランジスタで構成した例であるが、トランジスタＭ２１，Ｍ２３をバイポーラトランジスタに置き換えてもよく、その場合はゲートをベースに、ソースをエミッタに、ドレインをコレクタにそれぞれ置き換えて考えればよい。
【００４９】
上述した図６および図７の可変電流分割回路３では、利得切り替えに際してトランジスタＱ２１，Ｍ２１のバイアス電流が変化しないため、入力段回路２の入力インピーダンスおよび出力段回路４の出力インピーダンスが変化することはない。
【００５０】
図８は、可変電流分割回路３の他の実施形態を示す図であり、図４〜図７で説明した可変電流分割回路を単位回路として複数個用意し、これらを直列または並列あるいは直並列に接続して構成されている。ここでは、単位回路として３つの可変電流分割回路ユニット３ａ，３ｂ，３ｃを用い、ユニット３ｂ，３ｃを直列に接続し、これらをユニット３ａに対して並列に接続している。ユニット３ａ，３ｂ，３ｃには、それぞれ電流分割比切り替え端子７ａ，７ｂ，７ｃが接続されている。各ユニット３ａ，３ｂ，３ｃは、それぞれ図４〜図７に示した可変電流分割回路のいずれかであり、その組み合せは任意である。また、図８の構成は種々変形することが可能であり、ユニットの直列接続数、並列接続数を３以上にしてもよい。
【００５１】
このように可変電流分割回路３を構成すると、入力段回路２に接続されているユニット３ａ，３ｂの入力インピーダンスが入力段回路２の出力インピーダンスより十分に小さければ、利得切り替えの際に入力段回路２から出力される信号電流は一定となる。また、出力段回路４に接続されているユニット３ａ，３ｃの出力インピーダンスが出力段回路４の入力インピーダンスより十分に大きければ、出力段回路４に入力される信号電流は、利得切り替えの際に各ユニット３ａ，３ｂ，３ｃで選択された電流分割比に応じた値となる。
【００５２】
ここで、ユニット３ａ，３ｂの入力インピーダンスがそれぞれの電流分割比の変化に伴い変化しなければ、入力段回路２からユニット３ａ，３ｂに入力される信号電流は利得切り替えの際に変化しないため、利得の切り替え量は各ユニット３ａ，３ｂ，３ｃで選択された電流分割比によって決まることになる。
【００５３】
次に、本発明のより具体的な実施例について説明する。
（第１の実施例）
図９は、第１の実施例に係る可変利得増幅器であり、図２（ａ）に示したトランジスタＱ１からなる入力段回路２と、図４に示した選択信号入力端子１１，１２およびトランジスタＱ１１，Ｑ１２，Ｑ１３からなる可変電流分割回路３と、図３（ａ）に示した抵抗Ｒ１からなる出力段回路４および２つの選択信号を出力する電流分割比選択回路５を組み合わせた構成となっている。
【００５４】
この可変利得増幅器の動作を説明すると、まず入力端子１からの入力信号電圧は入力段回路２においてトランジスタＱ１により電流に変換され、可変電流分割回路３に入力される。このとき、可変電流分割回路３の第１および第２の選択信号入力端子１１，１２に入力される選択信号の電位をＶ１１，Ｖ１２とすると、
Ｖ１１−Ｖ１２＞４ＶＴ（４）
（ＶＴは熱電圧）
の場合は、トランジスタＱ１１がオンとなり、
Ｖ１２−Ｖ１１＞４ＶＴ（５）
の場合は、トランジスタＱ１２，Ｑ１３がオンとなる。この場合、選択信号の精度は、上式を満たす程度でよい。また、選択信号入力端子１１，１２は交流的に接地されているものとする。
【００５５】
入力段回路２のトランジスタＱ１から出力される信号電流は、前者の場合（高利得時：利得Ａ１）はトランジスタＱ１１に流れ、後者の場合（低利得時：利得Ａ２）はトランジスタＱ１２，Ｑ１３を流れ、トランジスタＱ１２を流れた電流のみが出力段回路４の抵抗Ｒ１を流れる。
【００５６】
ここで、抵抗Ｒ１の抵抗値をトランジスタＱ１１，Ｑ１２の出力インピーダンスよりも十分小さな値としておけば、高利得時（利得Ａ１）と低利得時（利得Ａ２）とで抵抗Ｒ１を流れる電流の割合は、コレクタが出力段回路４に接続されているトランジスタＱ１１，Ｑ１２にそれぞれ入力される電流の比で決定され、トランジスタＱ１２とＱ１３のエミッタ面積比を１：ｎとすれば、トランジスタＱ１２に流れる電流はトランジスタＱ１１に流れる電流の１／ｎとなるので、利得Ａ２は利得Ａ１の１／ｎとなる。なお、利得切り替えの後の可変電流分割回路３のインピーダンス変動を小さくするため、トランジスタＱ１１とＱ１２のエミッタ面積比は、（ｎ＋１）：１に選ばれている。
【００５７】
トランジスタＱ１１，Ｑ１２，Ｑ１３はベース接地であり、その入力インピーダンスはエミッタ接地であるトランジスタＱ１の出力インピーダンスよりも十分に小さいので、高利得時と低利得時とでトランジスタＱ１から出力される信号電流はほとんど変化しない。さらに、利得切り替えの際に、トランジスタＱ１１，Ｑ１２，Ｑ１３のエミッタ電位がほとんど変動しないので、ミラー効果によるインピーダンス変動もほとんどない。
【００５８】
このように本実施例によれば、電流分割比選択回路５から式（４）を満たす選択信号と式（５）を満たす選択信号を選択的に可変電流分割回路３に供給することによって、可変電流分割回路３に用意された電流分割比を選択することで、利得を切り替えることができる。
【００５９】
この場合の可変利得増幅器の入力インピーダンスは入力段回路２のトランジスタＱ１に流れるバイアス電流で決定され、利得切り替えの際にバイアス電流に変化は生じないため、入力インピーダンスは一定に保たれる。また、出力段回路４の抵抗Ｒ１の抵抗値をトランジスタＱ１１，Ｑ１２の出力インピーダンスより大きな値に選んでいるため、可変利得増幅器の出力インピーダンスも一定となる。従って、利得切り替え量は可変電流分割回路３に用意された電流分割比により正確に決まることになる。
【００６０】
（第２の実施例）
図１０は、第２の実施例に係る可変利得増幅器であり、二つの可変利得増幅器１０１，１０２を並列に配置して構成される。可変利得増幅器１０１は図９に示した可変利得増幅器と同様であり、トランジスタＱ１で構成される入力段回路２−１と、選択信号入力端子１１，１２とトランジスタＱ１１，Ｑ１２，Ｑ１３で構成される可変電流分割回路３−１と、抵抗Ｒ１で構成される出力段回路４−１および電流分割比選択回路５−１からなる。
【００６１】
一方、可変利得増幅器１０２はトランジスタＱ１で構成される入力段回路２−２と、選択信号入力端子２１，２２とトランジスタＱ３１，Ｑ３２，Ｑ３３，Ｑ３３で構成される可変電流分割回路３−２と、抵抗Ｒ１で構成される出力段回路４−２および電流分割比選択回路５−２からなる。
【００６２】
可変利得増幅器１０２について説明すると、入力端子１からの入力信号は入力段回路２−２２においてトランジスタＱ１により電圧−電流変換され、可変電流分割回路３−２に入力される。このとき、可変電流分割回路３−２の選択信号入力端子２１，２２に入力される選択信号の電位をＶ２１，Ｖ２２とすると、
Ｖ２１−Ｖ２２＞４ＶＴ（６）
の場合は、トランジスタＱ３１，Ｑ３３がオンとなり、
Ｖ２２−Ｖ２１＞４ＶＴ（７）
の場合は、トランジスタＱ３２，Ｑ３４がオンとなる。この場合、選択信号の精度は、上式を満たす程度でよい。また、選択信号入力端子２１，２２は交流的に接地されているものとする。
【００６３】
入力段回路２−２のトランジスタＱ１から出力される信号電流は、前者の場合（高利得時：利得Ａ１）はトランジスタＱ３１，Ｑ３３を流れ、トランジスタＱ３１を流れた信号電流のみが出力段回路４−２の抵抗Ｒ１を流れる。さらに、入力段回路２−２のトランジスタＱ１から出力される信号電流は、後者の場合（低利得時：利得Ａ２）はトランジスタＱ３２，Ｑ３４を流れ、トランジスタＱ３２を流れた信号電流のみが出力段回路４−２の抵抗Ｒ１を流れる。
【００６４】
ここで、出力段回路４−２の抵抗Ｒ１の抵抗値をトランジスタＱ３１，Ｑ３２の出力インピーダンスよりも十分小さな値とすれば、トランジスタＱ３１，Ｑ３２を流れる電流がそのまま抵抗Ｒ１を流れるので、トランジスタＱ３１とＱ３３のエミッタ面積比を１：ｍとし、トランジスタＱ３２とＱ３４のエミッタ面積比を１：ｎとしておけば、利得Ａ２は利得Ａ１のｍ／ｎとなる。
【００６５】
なお、トランジスタＱ３１とＱ３３のエミッタ面積比を１：ｎに、トランジスタＱ３２とＱ３４のエミッタ面積比を１：ｍに保ちつつ、トランジスタＱ３１とＱ３３のエミッタ面積の和と、トランジスタＱ３２とＱ３４のエミッタ面積の和を等しくしてもよい。
【００６６】
トランジスタＱ３１，Ｑ３２，Ｑ３３，Ｑ３４はベース接地であり、その入力インピーダンスはエミッタ接地であるトランジスタＱ１の出力インピーダンスよりも十分に小さいので、高利得時と低利得時とでトランジスタＱ１から出力される信号電流はほとんど変化しない。さらに、利得切り替えの際に、トランジスタＱ３１，Ｑ３２，Ｑ３３，Ｑ３４のエミッタ電位がほとんど変動しないので、ミラー効果によるインピーダンス変動もほとんどない。
【００６７】
このように本実施例によれば、可変利得増幅器１０２は電流分割比選択回路５−２から式（６）を満たす選択信号と式（７）を満たす選択信号を選択的に可変電流分割回路３−２に供給することによって、可変電流分割回路３−２に用意された電流分割比を選択することで、利得を切り替えることができる。
【００６８】
この場合の可変利得増幅器１０２の入力インピーダンスは入力段回路２−２のトランジスタＱ１に流れるバイアス電流で決定され、利得切り替えの際にバイアス電流に変化は生じないため、入力インピーダンスは一定に保たれる。また、出力段回路４−２の抵抗Ｒ１の抵抗値をトランジスタＱ３１，Ｑ３２の出力インピーダンスより大きな値に選んでいるため、可変利得増幅器１０２の出力インピーダンスも一定となる。これにより、利得の切り替え量は可変電流分割回路３−２に用意された電流分割比により正確に決まることになる。
【００６９】
従って、この可変利得増幅器１０２を図１０に示したように図９で説明したと同様の可変利得増幅器１０１と並列に配置して使用すれば、入出力インピーダンスが利得切り替え時に変化することがなく、また二つの可変利得増幅器１０１，１０２内の可変電流分割回路３−１，３−２に用意された合計４つの電流分割比に応じて４段階の利得切り替えが可能であって、さらに利得切り替え精度が可変電流分割回路３−１，３−２に用意された電流分割比に応じて高精度に決まる可変利得増幅器を実現できる。
【００７０】
（第３の実施例）
図１１は、第３の実施例に係る可変利得増幅器であり、図２（ａ）に示した入力段回路２と、図４に示した可変電流分割回路から第２の選択信号入力端子１２とトランジスタＱ２３と定電流源ＣＳ２２を取り除いた可変電流分割回路３と、図３（ａ）に示した出力段回路４および選択信号を出力する電流分割比選択回路５を組み合わせた構成となっている。
【００７１】
この可変利得増幅器の動作を説明すると、まず入力端子１からの入力信号は入力段回路２においてトランジスタＱ１により電圧−電流変換され、可変電流分割回路３に入力される。ここで、電流分割比選択回路５からの選択信号によって定電流源ＣＳ２１がオン／オフ制御され、トランジスタＱ２２のバイアス電流がオン／オフされることにより、可変電流分割回路３の電流分割比が選択される。
【００７２】
すなわち、定電流源ＣＳ２１がオフの場合は、入力段回路２から出力される信号電流は全てトランジスタＱ２１を介して出力段回路４を流れる。定電流源ＣＳ２１がオンになると、入力段回路２のトランジスタＱ１から出力される信号電流がトランジスタＱ２２にもキャパシタＣ２１を介して流れ、トランジスタＱ２１を流れた信号電流のみが出力段回路４の抵抗Ｒ１を流れる。ここで、トランジスタＱ２１，Ｑ２２に流すバイアス電流の比を１：ｎとし、さらにトランジスタＱ２１，Ｑ２２のエミッタ面積比を１：ｎとすると、定電流源ＣＳ２１のオン／オフにより利得比が１：ｎの利得切り替えが行われることになる。
【００７３】
この定電流源ＣＳ２１のオン／オフにより可変電流分割回路３の入力インピーダンスが変化するが、エミッタ接地であるトランジスタＱ１の出力インピーダンスがベース接地であるトランジスタＱ２１，Ｑ２２の入力インピーダンスよりも大きいので、高利得時と低利得時とでトランジスタＱ１から出力される信号電流はほとんど変化しない。この場合の可変利得増幅器の入力インピーダンスはトランジスタＱ１に流れるバイアス電流で決定され、このバイアス電流は利得切り替えの際に変化しないため、入力インピーダンスは一定に保たれる。さらに、抵抗Ｒ１の値をトランジスタＱ２１の出力インピーダンスよりも小さくすることにより、可変利得増幅器の出力インピーダンスも一定に保たれる。従って、利得切り替え量は、可変電流分割回路３の電流分割比によって正確に決まる。
【００７４】
（第４の実施例）
図１２は、第４の実施例に係る可変利得増幅器であり、図２（ｂ）に示した入力段回路２と、図４に示した可変電流分割回路のバイポーラトランジスタＱ１１，Ｑ１２，Ｑ１３をＭＯＳトランジスタＭ２１，Ｍ２２，Ｍ２３に置き換え、第１および第２の選択信号入力端子３１，３２を有する可変電流分割回路３−３と、図５と同様のＭＯＳトランジスタＭ３１，Ｍ３２，Ｍ３３，Ｍ３４と第１および第２の選択信号入力端子３３，３４を有する可変電流分割回路３−４と、図３（ａ）に示した出力段回路４および選択信号を出力する電流分割比選択回路５を組み合わせた構成となっている。
【００７５】
この可変利得増幅器の動作を説明すると、まず入力端子１からの入力信号電圧は入力段回路２においてトランジスタＭ１により電流に変換された後、可変電流分割回路３に入力され、二つの可変電流分割回路３−３，３−４によって分割される。ここで、選択信号入力端子３１，３２，３３，３４に入力される選択信号の電位をそれぞれＶ３１，Ｖ３２，Ｖ３３，Ｖ３４とすると、
Ｖ３１−Ｖ３２＞Ｖｔｈ　　　　　　　　　　　（８）
の場合はトランジスタＭ２１がオンとなり、可変電流分割回路３−３に入力される信号電流はトランジスタＭ２１を流れる。また、
Ｖ３２−Ｖ３１＞Ｖｔｈ　　　　　　　　　　　（９）
の場合はトランジスタＭ２２，Ｍ２３がオンとなり、可変電流分割回路３−３に入力される信号電流はトランジスタＭ２２，Ｍ２３を流れる。但し、ＶｔｈはＭＯＳトランジスタがオンするに必要な電位差であり、これは特に高精度である必要はないので、選択信号の大きさも高精度でなくともよい。
【００７６】
同様に、
Ｖ３３−Ｖ３４＞Ｖｔｈ　　　　　　　　　　　（１０）
の場合はトランジスタＭ３１，Ｍ３３がオンとなり、可変電流分割回路３−４に入力される信号電流はトランジスタＭ３１，Ｍ３３を流れる。また、
Ｖ３４−Ｖ３３＞Ｖｔｈ　　　　　　　　　　　（１１）
の場合はトランジスタＭ３２，Ｍ３４がオンとなり、可変電流分割回路３−４に入力される信号電流はトランジスタＭ３２，Ｍ３４を流れる。ここで、選択信号入力端子３１，３２，３３，３４は交流的に接地されている。
【００７７】
従って、可変電流分割回路３には、４通りの電流分割比が用意されていることになる。すなわち、トランジスタＭ２１，Ｍ２２，Ｍ２３，Ｍ３１，Ｍ３２，Ｍ３３，Ｍ３４のそれぞれのＷ／ＬをＷ／Ｌ（２１），Ｗ／Ｌ（２２），Ｗ／Ｌ（２３），Ｗ／Ｌ（３１），Ｗ／Ｌ（３２），Ｗ／Ｌ（３３），Ｗ／Ｌ（３４）とした時、例えば
Ｗ／Ｌ（２１）
＝Ｗ／Ｌ（２２）＋Ｗ／Ｌ（２３）
＝Ｗ／Ｌ（３１）＋Ｗ／Ｌ（３２）
＝Ｗ／Ｌ（３３）＋Ｗ／Ｌ（３４）
としておけば、それぞれのＷ／Ｌに応じて決定される４通りの電流分割比を用意することができる。
【００７８】
ここで、ゲート接地であるトランジスタＭ２１〜Ｍ２３，Ｍ３１〜Ｍ３４の入力インピーダンスは、入力段回路２のトランジスタＭ１の出力インピーダンスより十分に小さいため、利得が切り替わる際、トランジスタＭ１から出力される信号電流はほとんど変化しない。また、出力段回路４の抵抗Ｒ１の抵抗値をトランジスタＭ２１〜Ｍ２３，Ｍ３１〜Ｍ３４の出力インピーダンスより十分に小さな値とすれば、トランジスタＭ２１〜Ｍ２３，Ｍ３１〜Ｍ３４を流れた電流がそのまま出力段回路４に入力され、かつ出力段回路４の出力インピーダンスは一定となる。さらに、利得切り替えの際、トランジスタＭ１のバイアス状態も不変であるため、入力段回路２の入力インピーダンスも一定に保たれる。従って、利得切り替え量は、可変電流分割回路３に用意された電流分割比によって正確に決まることになる。
【００７９】
（他の実施形態）
図１３（ａ）（ｂ）（ｃ）に、本発明の他の実施形態に係る可変利得増幅器を示す。この可変利得増幅器は、図１に示した基本構成の可変利得増幅器（ＶＧＡで示す）を単位増幅器として複数個用い、これらを直列または並列あるいは直並列に接続して構成することによって、より広範囲かつ多段階の利得切り替えを可能としたものである。
【００８０】
この場合、それぞれの可変利得増幅器において、入力段回路は常に動作しており、また上述したように各入力段回路のインピーダンス変動がないため、可変利得増幅器の入力インピーダンスは常に一定に保たれる。同様に、可変利得増幅器の出力インピーダンスも一定に保たれる。従って、利得切り替え量は各可変利得増幅器内の可変電流分割回路の電流分割比によって正確に決まり、利得の多段切り替えを高精度の利得切り替え量の下で実現することができる。
【００８１】
なお、図３（ａ）（ｂ）（ｃ）以外の種々の構成法を用いてもよいことは勿論であり、特に単位増幅器の直列接続数、並列接続数については種々変更することが可能である。
【００８２】
【発明の効果】
以上説明したように、本発明によれば入力端子からの入力信号を受ける入力段回路から可変電流分割回路に信号電流を入力し、可変電流分割回路から出力される信号電流を受ける出力段回路から出力端子に出力信号を取り出し、電流分割比選択回路によって可変電流分割回路の電流分割比を選択することで利得切り替えを行う可変利得増幅器において、可変電流分割回路の入力インピーダンスを入力段回路の出力インピーダンスより小さくし、かつ可変電流分割回路の出力インピーダンスを出力段回路の入力インピーダンスより大きくすることにより、可変利得増幅器の入出力インピーダンスは利得切り替えに際してほとんど変化することがなく、従って利得切り替え量を可変電流分割回路の電流分割比のみによって決定されるため、ディジタル制御で利得切り替えを高精度に行うことができる。　さらに、本発明によればこのような可変利得増幅器に適した可変電流分割回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る可変利得増幅器の概略構成を示すブロック図
【図２】本発明の可変利得増幅器における入力段回路の種々の構成例を示す回路図
【図３】本発明の可変利得増幅器における出力段回路の種々の構成例を示す回路図
【図４】本発明の可変利得増幅器における可変電流分割回路の構成例を示す回路図
【図５】本発明の可変利得増幅器における可変電流分割回路の構成例を示す回路図
【図６】本発明の可変利得増幅器における可変電流分割回路の構成例を示す回路図
【図７】本発明の可変利得増幅器における可変電流分割回路の構成例を示す回路図
【図８】本発明の可変利得増幅器における複数の単位回路からなる可変電流分割回路の構成例を示すブロック図
【図９】本発明の第１の実施例に係る可変利得増幅器の構成を示す回路図
【図１０】本発明の第２の実施例に係る可変利得増幅器の構成を示す回路図
【図１１】本発明の第３の実施例に係る可変利得増幅器の構成を示す回路図
【図１２】本発明の第４の実施例に係る可変利得増幅器の構成を示す回路図
【図１３】本発明の他の実施形態に係る複数の単位増幅器からなる可変利得増幅器の種々の構成を示すブロック図
【図１４】従来の可変利得増幅器を示す回路図
【図１５】従来の他の可変利得増幅器を示す回路図
【図１６】従来のさらに別の可変利得増幅器を示す回路図
【符号の説明】
１…入力端子
２…入力段回路
３，３−１，３−２，３−３，３−４…可変電流分割回路
３ａ〜３ｃ…可変電流分割回路ユニット（単位回路）
４，４−１，４−２…出力段回路
５，５−１，５−２…電流分割比選択回路
６…出力端子
７ａ〜７ｃ…電流分割比切り替え端子
１１，１２，２１，２２，３１，３２，３３，３４…選択信号入力端子
Ｑ１１…第１のトランジスタ
Ｑ１２…第２のトランジスタ
Ｑ１３…第３のトランジスタ
Ｑ２１…第１のトランジスタ
Ｑ２２，Ｑ２３…第２のトランジスタ
Ｑ３１…第１のトランジスタ
Ｑ３２…第２のトランジスタ
Ｑ３３…第３のトランジスタ
Ｑ３４…第４のトランジスタ
Ｍ１１…第１のトランジスタ
Ｍ１２…第２のトランジスタ
Ｍ１３…第３のトランジスタ
Ｍ１４…第４のトランジスタ
Ｍ２１…第１のトランジスタ
Ｍ２２，Ｍ２３…第２のトランジスタ
Ｍ３１…第１のトランジスタ
Ｍ３２…第２のトランジスタ
Ｍ３３…第３のトランジスタ
Ｍ３４…第４のトランジスタ
ＣＳ２１，ＣＳ２２，ＣＳ２３…定電流源
Ｃ２１，Ｃ２２，Ｃ２３…キャパシタ
【図１】
2004007706.tif 000003
【図２】
2004007706.tif 000004
【図３】
2004007706.tif 000005
【図４】
2004007706.tif 000006
【図５】
2004007706.tif 000007
【図６】
2004007706.tif 000008
【図７】
2004007706.tif 000009
【図８】
2004007706.tif 000010
【図９】
2004007706.tif 000011
【図１０】
2004007706.tif 000012
【図１１】
2004007706.tif 000013
【図１２】
2004007706.tif 000014
【図１３】
2004007706.tif 000015
【図１４】
2004007706.tif 000016
【図１５】
2004007706.tif 000017
【図１６】
2004007706.tif 000018