(57)【要約】　【課題】　ポート拡張部に取り付けたときでも使用することができるスイッチング・アーキテクチャ用フロー制御チャネルを提供する。　【解決手段】　シリアル・データ通信リンクによってコアと通信する関連する分散スイッチ・コア・アクセス層を有する中央スイッチ・コアを含むスイッチング・アーキテクチャのフロー制御方法。シリアル・リンクは、８Ｂ／１０Ｂコードに従ってコード化されたデータ・フローを伝え、３つのカンマ文字のうちの２つを使用して、追加の専用のフロー制御チャネルを作成する。実際には、セルが遊休状態または空のとき、セルの最初に現れるカンマ文字の種類が、適切なフロー制御ビット情報を提供する。【選択図】　図１
2004007848.tif 000002
【特許請求の範囲】
【請求項１】
データ・フローが８Ｂ／１０Ｂコードによってコード化され、少なくとも１つの通信リンク（４０、５０）を介して接続されたスイッチング構造（１０）と分散スイッチ・コア・アクセス層要素（２０、３０）を含むスイッチング・アーキテクチャのフロー制御方法であって、
　３つの利用可能なカンマ文字のうちの２つを使用して、通常のデータ・フローにより並列に伝えられる追加のフロー制御チャネルを作成するステップと、
　入って来るデータ・フローがデータ・セルを提供する場合には、データ・セル内の所定の１ビットを使用してフロー制御情報を運ぶステップと
　を含むフロー制御方法。
【請求項２】
空のセルに基づく第２のチャネルが、即座の送信を必要としない擬似静的情報を送るために使用される請求項１に記載の方法。
【請求項３】
データ・フローが８Ｂ／１０Ｂコードによってコード化され、少なくとも１つの通信リンク（４０、５０）を介して接続されたスイッチング構造（１０）と分散スイッチ・コア・アクセス層要素（２０、３０）を含むスイッチング・アーキテクチャのフロー制御システムであって、前記システムは、
　３つの利用可能なカンマ文字のうちの２つを使用して、通常のデータ・フローにより並列に伝えられる追加のフロー制御チャネルを作成する手段を含み、
　前記追加のフロー制御チャネルを作成する手段は、データ・フローを減少させるためのフロー制御情報として遊休または空のセルの先頭に第１のカンマ文字を配置し、データ・フローを減少させないフロー制御情報として遊休または空のセルの先頭に第２のカンマ文字を配置し、かつカンマ文字のないデータ・フローをデータ・セルとすることにより、通常のデータ・フローと共に追加のフロー制御チャネルを並列的に伝送する、フロー制御システム。
【請求項４】
前記セルが遊休または空の場合に、前記セルの先頭に出現するカンマ文字の種類が前記通信リンクを通して伝送されるフロー制御ビットとされる、請求項３に記載のシステム。
【請求項５】
前記カンマ文字のうち、Ｋ．２８．５文字がデータ・フローを減少させる要求に対応するポジティブなフロー制御情報として受信エンティティにより受信およびデコードされる、請求項３または４に記載のシステム。
【請求項６】
入って来るデータ・フローがデータ・セルを提供する場合には、データ・セル内の所定の１ビットを使用してフロー制御情報を運ぶ、請求項３〜５のいずれか１項に記載のシステム。
【請求項７】
空のセルに基づく第２のチャネルが、即座の送信を必要としない擬似静的情報を送るために使用される請求項３〜６のいずれか１項に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は遠隔通信分野で使用することができ、詳細には、８Ｂ／１０Ｂコードを送るシリアル遠隔通信リンクを使用するスイッチング・アーキテクチャに利用することができる。
【背景技術】
【０００２】
　特許出願第９６４８０１２６．０号（ＩＢＭ整理番号ＦＲ９９６０４０）、第９６４８０１２５．２号（ＩＢＭ整理番号ＦＲ９９６０４１）、第９６４８０１１７．９号（ＩＢＭ整理番号ＦＲ９９６０４２）、第９６４８０１２０．３号（ＩＢＭ整理番号ＦＲ９９６０４５）は、高いスイッチ速度を実現する高性能自己ルーティング・スイッチを示す未公開欧州出願である。
【０００３】
　最新のスイッチング・アーキテクチャは、遠隔通信線の接続を行う強力なスイッチング構造と分散した構成要素を必要とする。そのようなアーキテクチャは、本出願の優先日に出願され、本出願の譲受人に譲渡され、参照により本明細書に組み込まれる、「Flow control process for a switching system, and system for performing the same.」という名称の同時係属出願に見ることができる。
【０００４】
　中央スイッチング構造は、スイッチング性能がある程度制限されているため、スイッチング構造は、ポートのうちの１つまたは複数において、ポートに到着するデータ・フローを減少させなければならない場合があることは明らかである。これは、その目的のためのフロー制御情報を提供する特別なチャネルによって達成されることは明らかである。
【０００５】
　しかしながら、工業地域内の様々な構内に配置されるスイッチング構造と様々な分散エンティティ（ＳＣＡＬ要素）との距離は遠くなる傾向があり、数百メートルにも達するため、フロー制御チャネルは他の物理媒体を使用しないことがきわめて望ましい。そのようなフロー制御チャネルを実現する周知の技術は、この特定のフロー制御情報に運ばれるビットの一部を専用にすることによりセル・オーバヘッドを使用することができる。しかしながら、これは、有用な帯域幅を無駄にする。
【０００６】
　この要件は、スイッチング・アーキテクチャが、多数の独立したスイッチが接続されることになるポート拡張モードに基づくときにさらに重要になる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
　本発明によって解決すべき問題は、追加の物理媒体を必要とせずまた利用可能な帯域幅の最少部分を使用する集中スイッチング構造と分散型スイッチ・コア・アクセス層（Ｓ．Ｃ．Ａ．Ｌ）エンティティに基づく高速スイッチング・アーキテクチャ用の改良型フロー制御チャネルを提供することである。
【０００８】
　本発明の目的は、ポート拡張部に取り付けたときでも使用することができるスイッチング・アーキテクチャ用フロー制御チャネルを提供することである。
【課題を解決するための手段】
【０００９】
　この課題は、利用可能な３つの「カンマ文字」のうちの２つを使用してこの特定のフロー制御チャネルを作成する本発明のフロー制御チャネルによって解決される。セルが遊休状態または空のとき、セルの最初に現れるカンマ文字の種類が、適切なフロー制御ビット情報を提供する。たとえば、Ｋ．２８．５文字が検出された場合は、受信エンティティ（スイッチング構造または分散型ＳＣＡＬ要素）が、Ｋ．２８．５文字を、たとえば入って来るデータ・フローを減少させる要求に対応する肯定的なフロー制御情報としてデコードする。また、Ｋ．２８．１文字が検出された場合は、受信エンティティは、データ・フローの減少が要求されない情報としてデコードする。入って来るデータ・フローがデータ・セルを提供する場合、本発明は、一般にセルの最初のすぐ後に続くデータ・セル内の所定のビットを使用してフロー制御情報を運ぶ。
【００１０】
　好ましくは、本発明は、空のセルに基づきかつ即座の送信を必要としない擬似静的情報を送るために使用される第２のチャネルを使用する。これは、前に定義したような第１のセル周波数チャネル（セル・レートで１ビット・フロー制御チャネルを提供する）と、即座の送信が必要ないかまたは実時間要件があまり重要でない制御情報のための第２の擬似静的制御チャネルの、２つの特有の制御チャネルの有効な組合せを提供する。
【００１１】
　第三に、本発明は、送信時に、擬似静的制御チャネルを介して送る１つの制御情報の変化を監視する特有の付加的機構を使用することによって改善することができる。この機構は、変化した瞬間から自動的に始まる計数プロセスを開始し、必要に応じて、当該の制御情報の変化を最大指定遅延（エッジ歪とも呼ばれる）範囲内にシリアル・リンクの反対側に送ってレポートすることができる空のセルを作成する。
【００１２】
　本発明は、また、有効なフロー制御機構を有するスイッチング・システムを提供する。
【００１３】
　本発明のデータ・フロー制御システムは、データ・フローが８Ｂ／１０Ｂコードによってコード化され、少なくとも１つの通信リンク（４０、５０）を介して接続されたスイッチング構造（１０）と分散スイッチ・コア・アクセス層要素（２０、３０）を含むスイッチング・アーキテクチャのフロー制御システムであって、前記システムは、３つの利用可能なカンマ文字のうちの２つを使用して、通常のデータ・フローにより並列に伝えられる追加のフロー制御チャネルを作成する手段を含み、前記追加のフロー制御チャネルを作成する手段は、データ・フローを減少させるためのフロー制御情報として遊休または空のセルの先頭に第１のカンマ文字を配置し、データ・フローを減少させないフロー制御情報として遊休または空のセルの先頭に第２のカンマ文字を配置し、かつカンマ文字のないデータ・フローをデータ・セルとすることにより、通常のデータ・フローと共に追加のフロー制御チャネルを並列的に伝送する。
【００１４】
　本発明では、前記セルが遊休または空の場合に、前記セルの先頭に出現するカンマ文字の種類が前記通信リンクを通して伝送されるフロー制御ビットとされる。前記カンマ文字のうち、Ｋ．２８．５文字がデータ・フローを減少させる要求に対応するポジティブなフロー制御情報として受信エンティティにより受信およびデコードされる。
【００１５】
　本発明では、入って来るデータ・フローがデータ・セルを提供するときに、フロー制御情報を運ぶためにデータ・セル内の所定のビットが使用される。さらに、本発明では、空のセルに基づく第２のチャネルが、即座の送信を必要としない擬似静的情報を送るために使用される。
【発明を実施するための最良の形態】
【００１６】
　図１を参照し、分散した様々なスイッチ・コア・アクセス層エンティティから来るセルをスイッチングするために使用されるスイッチング構造１０を示す。分かりやすくするために、図には、２つの異なるＳＣＡＬエンティティが表され、ＳＣＡＬ２０が第１の構内に配置され、ＳＣＡＬ３０が別の位置に配置される。それぞれのＳＣＡＬ要素は、特定の遠隔通信回線に適切な接続を実現するように構成される。
【００１７】
　シリアル高速通信リンク４０が、集中スイッチング構造１０とＳＣＡＬ２０の間で確立され、類似の通信リンク５０が、構造１０とＳＣＡＬ３０の間に確立される。集中スイッチング構造とそれに対応するＳＣＡＬエンティティとの間の通信リンク４０と５０は、従来技術において、Ａ．Ｘ．ウィドマー（Widmer）他の論文「A DC-Balanced , partitionned-Block, 8B/lOB Transmission Code」、IBM J. Res. Develop.、 vol.27、n 5、1983年9月に記載されており、またＡ．Ｘ．ウィドマー他の論文「Single-chipx - Mbd CMOS Transceiver」、IEEE Journal of Solid-State Circuits、1996年12月、Vol.31、n12に記載されるように使用されるような、８Ｂ／１０Ｂの適切なコード化によってセルを送る１つまたは複数の独立した電気的または光学的なシリアル・リンクに基づく。
【００１８】
　しかしながら、スイッチング構造とＳＣＡＬの間で何かしらの制御情報を送る必要がある。２つの異なる制御情報が共存する。第１の制御情報は、セルの周波数において変化することがあり、スイッチング機構の最も本質的な部分、すなわちフロー制御処理と関連付けられる。そのような情報は、サイズがきわめて制限されることは明らかであり（１セル当たり１ビットにも）、（スイッチング・バッファが過負荷になった場合の）情報の損失を防ぐために、セル・レートで送られなければならない。本発明においては、このきわめて制限された情報を、特別に設計されたセル周波数チャネルによって直ちに送ることができる。これは、この特有のフロー制御チャネルを構成するために、利用可能な３つのカンマ文字のうちの異なる２つのカンマ文字を使用することによって達成される。セルが遊休状態かまたは空のとき、セルの最初に現れるカンマ文字の種類は、適切なフロー制御ビット情報を提供する。たとえば、Ｋ．２８．５文字が検出された場合、受信エンティティ（スイッチング構造または分散ＳＣＡＬ要素）は、たとえば、Ｋ．２８．５文字を、入ってくるデータ・フローを減少させる要求に対応する肯定的なフロー制御情報としてデコードする。また、Ｋ．２８．１文字が検出された場合、受信エンティティは、それをデータ・フローの減少を要求しない情報としてデコードする。入って来るデータ・フローがデータ・セルを提供するとき、カンマ文字はデータ・フローに現れず、その場合、本発明は、データ・セル内の所定のビット、一般にフロー制御情報を運ぶためのデータ・セルの第１バイトにあるビットを有利に使用する。
【００１９】
　シリアル・リンクを介してセル・レートで送らなければならないフロー制御情報の他に、本発明は、本明細書で後述する擬似静的チャネルを介して伝えられる第２の種類の制御情報を送る。そのような情報は、保守およびエラー回復の手順に関係する情報を含み、所与のエッジ歪に対応する所定の遅延の範囲内で反対側に送信するだけでよい。本発明において、この第２の種類の情報は、以下のように処理される。すなわち、本発明は、集中スイッチング構造ならびにそれと関連した分散ＳＣＡＬ要素において、伝える制御情報の状態を記憶するために１組のレジスタを使用する。たとえば、スイッチング構造１０は、レジスタ１１および１２を含む。レジスタ１１は、内部の（図示してない）プロセッサまたは特有のハードウェア回路から受け取り、図示した２つのシリアル・リンクの一方を介して送られる制御ビット情報を記憶する。これと反対に、レジスタ１２は、２つのシリアル・リンクの一方から制御ビット情報を受け取り、その制御ビット情報を、内部処理装置または前述のハードウェア回路に提供する。同様に、ＳＣＡＬ２０（または３０）は、２つのレジスタ２１および２２（または３１および３２）を含む。レジスタ２１（またはレジスタ３１）は、シリアル・リンク４０（または５０）から受け取り、ＳＣＡＬ２０（またはＳＣＡＬ３０）の内部電子回路に提供される情報を記憶する。レジスタ２２（またはレジスタ３２）は、ＳＣＡＬ２０（またはＳＣＡＬ３０）内の内部ハードウェア回路から受け取り、シリアル・リンク４０（または５０）を介して伝えるべき情報を記憶する。
【００２０】
　スイッチの最適な動作を保証するために、所望のエッジ歪仕様に適合する指定の遅延の間に、レジスタ１１の内容がレジスタ２１（または３１）にレポートされ複製されることが絶対に必要である。これと反対に、レジスタ２２（または３２）の内容は、対応するリンクを介して伝えられ、スイッチング構造１０のレジスタ１２にレポートしなければならない。本発明の好ましい実施形態において、これは、空のセルに基づく第２の擬似静的チャネルによって達成される。たとえば、レジスタ１１内に記憶し、リンク４０を介して伝え、レジスタ２２に複写しなければならない制御情報の送信を検討する。
【００２１】
　データ・セルが送られない場合、スイッチング構造内に使用されるセル送信システムは、レジスタ１１の内容を使用し、その内容をカンマ文字で始まる空のセル内の所定の位置に送る。カンマ文字は前述の２つのカンマ文字のうちの一方であり、それにより、フロー制御と制御情報の２つのタイプの制御情報を同時に送ることができることに注意されたい。本発明の好ましい実施形態において、レジスタ１１の内容は、カンマ文字のすぐ後にある最初のバイトの位置に配置される。次に、この情報を検出して、ＳＣＡＬ２０（またはＳＣＡＬ３０）の対応するレジスタ２１（または３１）にレポートすることができる。当業者は、カンマ文字の検出を行ってセルの所定の位置の内容を適切なレジスタ２１（または３１）に送る回路を設計することは明らかである。
【００２２】
　同様に、レジスタ２２（または３２）の内容は、空のセルの所定の位置に送られ、これは、好ましい実施形態において、内容を集中スイッチング構造１０のレジスタ１２に複写できるような空のセルの最初のバイトである。
【００２３】
　本発明による擬似静的チャネルは、レジスタ１１（集中スイッチング構造１０内の）の内容が、所望のエッジ歪要件に対応する最大の遅延の範囲内で対応するレジスタ２１（または３１）にレポートされるようにする付加的機構によって強化される。これを達成するために、監視回路を使用して、レジスタ１１の内容の変化を検出し、その変化に応答してｋセル・サイクルの計数プロセスを開始する。データ・セルの瞬間的な不足により、空のセルが集中スイッチング構造１０から送られることが明らかなときは、付加的機構がその空のセルを使用してレジスタ１１の内容を送り、計数プロセスをリセットする。しかしながら、計数プロセスが空のセルの発生なしに完了する場合、本発明は、ＳＣＡＬ２０（またはＳＣＡＬ３０）の反対側においてレジスタ１１の内容をレジスタ２１（または３１）に確実に送る空のセルを生成し始める。その結果、最大歪が、ｋセル・サイクルに制限される。
【００２４】
　本発明において、空のセルの作成は、図２と図３に示したようなローカル・フロー制御信号の作成によって有利に行われる。図２と図３は、集中スイッチング構造１０とＳＣＡＬエンティティ２０（または３０）の特定の構造を示し、これは、前述の同時係属出願に詳細に記載されている。
【００２５】
　図２において、レジスタ１１の内容をシリアル・リンク４０（または５０）によって送ることができるように空のセルを作成するためにローカル・フロー制御信号がどのように生成されるかを示す。
【００２６】
　基本的に、集中スイッチング構造１１３０は、１組ｎ個の入力ポートと出力ポートのスイッチングを実現するスイッチ・コア要素４５０と、１つのモジュールに１つの入力ポートと出力ポートがあり、非逐次化機構ＤＥＳ１１７０と、逐次化機構ＳＥＲ１１９０と、機能が前述の出願において詳細に説明されている１組２つのルーティング制御回路１００１−ｉおよび１０１０−ｉと、データ・セルにいくつかのキューイング・リーソスを提供するために使用されるセル記憶機構１とを含む１組ｎ個の専用モジュール１１１０とを含む。集中スイッチング構造１１３０は、さらに、プロセッサ１１６０の形の処理リソースと、ルーティング・インデックスに関連付けられたルーティング・ビット・マップの記憶に必要なスペースを提供する１組ｎ個の記憶機構１１２０を含む。
【００２７】
　モジュール１１１０は、空のセルを作成するために、レジスタ１１（図２には図示せず）に生じた変化を検出するためのエッジ検出器と、所定の数（たとえばｋ）のセル・サイクルを数えるために使用されるハードウェア・カウンタとを使用する。本発明において、図２に示したＳＥＲ逐次化機構１１９０が、シリアル・リンクを介して空のセルを送るとき、ＳＥＲ逐次化機構１１９０は、シリアル・リンク４０（多数配線４４００によって表された）の反対側の非逐次化機構１１８０が検出し、最後にレジスタ２１（図２には図示せず）に複写できるように、レジスタ１１の内容をセルの適切な場所に組み込む。
【００２８】
　計数プロセスが、空のセルの発生なしに値ｋに達すると、モジュール１１１０の境界の範囲内で特有の処理が行われ、それにより、非逐次化機構１１７０が、１セル・サイクル中に、リード９５００−ｉ上のＦＣＸフロー制御送信信号をスイッチ・コア要素４５０に送る。この信号の送信は、前述の出願に詳細に説明されており、モジュール１１１０とスイッチ・コア４５０が、同じ物理領域内に配置されているため、実施はきわめて簡単である。このＦＣＸフロー制御転送信号は、４５０の出力ポートにおいて空のサイクルを発生させ、それにより、逐次化機構１１９０に、レジスタ１１の状態を送るために使用される適切な空のセルが提供される。
【００２９】
　図３を参照すると、ＳＣＡＬ要素２０内の（たとえば）レジスタ２２の内容をスイッチング構造１０に送ることを可能にするＳＣＡＬ２０とスイッチング構造１０との間の空のセルの作成を示す。空のセルを作成するために、モジュール１１１５は、レジスタ２２（図３には示されていない）に生じた変化を検出するエッジ検出器と、所定の数のセル・サイクル（たとえばｋ）を数えるために使用されるハードウェア・カウンタを使用する。
【００３０】
　本発明において、図３に表されたＳＥＲ逐次化機構１１６０が、シリアル・リンクを介して空のセルを送るとき、ＳＥＲ逐次化機構１１６０は、シリアル・リンク４０（複数配線１４００で表された）の反対側の非逐次化機構１１７０が検出し、最終的にレジスタ１２（図３には図示せず）に複写できるように、セルの適切な場所にレジスタ２２の内容を組み込む。
【００３１】
　計数プロセスが、空のセルの発生なしに値ｋに達するときは、モジュール１１１５の境界の範囲内で特有の処理が行われ、これにより、非逐次化機構１１８０は、１セル・サイクルの間にＰＩＮＴ要素５１１−ｉに、リード９５２０−ｉ上のＦＣＲフロー制御受信信号を送る。この信号の送信は、前述の出願に詳細に記載されており、モジュール１１１５とＰＩＮＴ５１１が、同じ物理領域に配置されるので、実施することはきわめて容易である。このＦＣＲフロー制御受信信号は、５１１の出力ポートに空のサイクルを発生させ、それにより、レジスタ２２の状態を送るために使用される適切な空のセルが逐次化機構１１６０に提供される。
【００３２】
　まとめとして、本発明の構成に関して以下の事項を開示する。
（１）データ・フローが８Ｂ／１０Ｂコードによってコード化され、少なくとも１つの通信リンク（４０、５０）を介して接続されたスイッチング構造（１０）と分散スイッチ・コア・アクセス層要素（２０、３０）を含むスイッチング・アーキテクチャのフロー制御方法であって、
　３つの利用可能なカンマ文字のうちの２つを使用して、通常のデータ・フローにより並列に伝えられる追加のフロー制御チャネルを作成するステップと、
　入って来るデータ・フローがデータ・セルを提供するときに、データ・セル内の所定の１ビットを使用してフロー制御情報を運ぶステップと
　を含むフロー制御方法。
（２）空のセルに基づく第２のチャネルが、即座の送信を必要としない擬似静的情報を送るために使用される上記（１）に記載の方法。
（３）データ・フローが８Ｂ／１０Ｂコードによってコード化され、少なくとも１つの通信リンク（４０、５０）を介して接続されたスイッチング構造（１０）と分散スイッチ・コア・アクセス層要素（２０、３０）を含むスイッチング・アーキテクチャのフロー制御システムであって、前記システムは、
　３つの利用可能なカンマ文字のうちの２つを使用して、通常のデータ・フローにより並列に伝えられる追加のフロー制御チャネルを作成する手段を含み、
　前記追加のフロー制御チャネルを作成する手段は、データ・フローを減少させるためのフロー制御情報として遊休または空のセルの先頭に第１のカンマ文字を配置し、データ・フローを減少させないフロー制御情報として遊休または空のセルの先頭に第２のカンマ文字を配置し、かつカンマ文字のないデータ・フローをデータ・セルとすることにより、通常のデータ・フローと共に追加のフロー制御チャネルを並列的に伝送する、フロー制御システム。
（４）前記セルが遊休または空の場合に、前記セルの先頭に出現するカンマ文字の種類が前記通信リンクを通して伝送されるフロー制御ビットとされる、上記（３）に記載のシステム。
（５）前記カンマ文字のうち、Ｋ．２８．５文字がデータ・フローを減少させる要求に対応するポジティブなフロー制御情報として受信エンティティにより受信およびデコードされる、上記（３）または（４）に記載のシステム。
（６）入って来るデータ・フローがデータ・セルを提供するときに、データ・セル内の所定の１ビットを使用してフロー制御情報を運ぶ、上記（３）〜（５）のいずれか１項に記載のシステム。
（７）空のセルに基づく第２のチャネルが、即座の送信を必要としない擬似静的情報を送るために使用される上記（３）〜（６）のいずれか１項に記載のシステム。
【図面の簡単な説明】
【００３３】
【図１】集中スイッチング構造といくつかの分散ＳＣＡＬエンティティに基づくスイッチング・アーキテクチャを示す図である。
【図２】本発明の好ましい実施形態を示す図である。
【図３】本発明の好ましい実施形態を示す図である。
【符号の説明】
【００３４】
　１　セル記憶機構
　１０　スイッチング構造
　１１　レジスタ
　１２　レジスタ
　２０　ＳＣＡＬ
　２１　レジスタ
　２２　レジスタ
　３０　ＳＣＡＬ
　３１　レジスタ
　３２　レジスタ
　４０　通信リンク
　５０　通信リンク
【図１】
2004007848.tif 000003
【図２】
2004007848.tif 000004
【図３】
2004007848.tif 000005