(57)【要約】【課題】ステムの高周波信号ピンを回路基板のストリップ線路に取付ける際に発生する寸法公差、機械的や熱的なストレスを緩和し、かつ伝送レート１０Ｇｂｐｓにおける高周波伝送特性を維持し、またコストを安く、強固に接合すること。【解決手段】高周波信号ピン４１ａ，４１ｂに２つの屈曲部４１１ａ、４１１を形成して段差部４２１を形成するとともに、高周波信号ピン４１ａ，４１ｂと導体パッド３０１ａ，３０１ｂとの接合部における高周波信号ピン４１ａ，４１ｂの屈曲部側の端縁から、導体パッド３０１ａ，３０１ｂの端縁までの長さを、０．６ｍｍ以下とする。【選択図】      図９
2004241480.tif 000002
【特許請求の範囲】
【請求項１】
光半導体素子と、該光半導体素子に接続されるとともに２つの屈曲部が形成されることにより段差部が形成されたリードとを有する光部品と、
前記リードの端部が接合される導体パッドを有する回路基板とを備え、
前記リードと前記導体パッドの接合部における前記リードの屈曲部側の端縁から前記導体パッドの端部が飛び出す長さを０．６ｍｍ以下とするか、あるいは前記２つの屈曲部のうちの前記導体パッドに近い方の屈曲部と前記リードの端部との間に前記導体パッドの端部が位置するようにしたことを特徴とする光半導体装置。
【請求項２】
前記リードの端部と前記導体パッドとは半田接合されるとともに、前記リードの段差部の一部に、誘電体のバックフィレットが形成されることを特徴とする請求項１に記載の光半導体装置。
【請求項３】
前記リードの端部と前記導体パッドは半田接合され、
前記リードの段差部の立ち上がり角度を４５°以下とし、かつ
前記リードと前記導体パッドの接合部における前記リードの屈曲部側の端縁から、前記導体パッドの端縁までの長さよりも、前記リードと半田の接合部における端縁から前記導体パッドの端縁までの長さの方が短いなるように半田接合を行うことを特徴とする請求項１に記載の光半導体装置。
【請求項４】
前記リードを挟んで、接地された２本のリードが配置されることを特徴とする請求項１〜３の何れか一つに記載の光半導体装置。
【請求項５】
前記リードは近接配置された２本のリードであり、近接配置された２本のリードは、一対の差動線路に接続されることを特徴とする請求項１〜３の何れか一つに記載の光半導体装置。
【請求項６】
前記近接配置された２本のリードを挟んで、夫々接地された２本のリードが配置されることを特徴とする請求項４に記載の光半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光半導体素子を搭載した光部品と、その光部品と電気的に接続された回路基板とを備えた光半導体装置に関するものである。
【０００２】
【従来の技術】
従来の光半導体装置は、発光素子を備える発光素子モジュールのリードピン、及び受光素子を備える受光素子モジュールのリードピンと、集積回路の搭載された回路基板上の導体パッドとを、細いワイヤで接続していた。この接続構造は、発光素子モジュール及び受光素子モジュールと回路基板と間の、熱膨張係数の差によるストレスを緩和している（例えば、特許文献１参照）。
【０００３】
しかし、この接続構造は、ワイヤの両端２ヶ所をワイヤボンディングで固定する工程が必要となり、その組立作業が煩雑化した。また、１０Ｇビット／秒の高速の信号伝送レートで使用する際、電気的な反射が生じて、光出力波形が劣化した。
【０００４】
【特許文献１】
特開平６−３４３０５８号公報（第３−６頁、図２３）
【０００５】
また、従来の光半導体装置は、光半導体素子を搭載する光デバイスの複数の信号端子を直線状に配置し、光半導体素子で光電気変換された電気信号を回路素子に導くプリント配線板に、信号端子を平面状に接続する接続構造を採用していた（例えば、特許文献２参照）。なお、特許文献２には、この接続構造を用いても、１７ＧＨｚまでの高周波信号を伝送しても反射波が小さいことが開示されている。
【０００６】
しかし、この接続構造は、光デバイスとプリント配線板間の熱膨張係数差によるストレスを緩和することができないので、温度変化によって信号端子とプリント配線板との接合部分に破損が生じる可能性があった。
【０００７】
【特許文献２】
特開平１１−２３１１７３号公報（第２−５頁、図９）
【０００８】
また、従来の光半導体装置は、半導体レーザ素子を搭載するレーザモジュールのリード端子と、半導体レーザ素子を駆動する集積回路などを搭載した回路基板とを、レーザモジュールのリードを屈曲させることで接続していた（例えば、特許文献３参照）。この接続構造は、レーザモジュールと回路基板間の熱膨張係数差によるストレスを緩和する。
【０００９】
しかし、この接続構造は、リード長が長くなってその寄生リアクタンスや回路基板のスルーホール部分の寄生インピーダンスが無視し得ないものとなり、特に１０Ｇビット／秒の高速の信号伝送レートで使用すると電気的な反射が発生し易かった。
【００１０】
【特許文献３】
特開平５−２９１６９３号公報（第２−３頁、図５）
【００１１】
また、従来の電子部品では、リードに曲折構造を設けることで、リード固定後の熱膨張係数差によるストレスを吸収していた（例えば、特許文献４参照）。
【００１２】
【特許文献４】
実開平５−２９１５６号公報（第６頁、図１）
【００１３】
さらに、従来の薄型集積回路用パッケージでは、リードに曲折構造をたせるとともに、回路基板との半田付け部分にバックフィレットを形成することで、接合強度を高めていた（例えば、特許文献５参照）。
【００１４】
【特許文献５】
実開平６−３１０８４６号公報（第３頁、図１（ｃ））
【００１５】
しかし、特許文献３、及び特許文献４のいずれに関しても、高周波信号を伝送する際の反射防止策については開示されていない。
【００１６】
【発明が解決しようとする課題】
このように、従来技術に示す光半導体装置では、光部品のリードと回路基板との間の接続構造（固定構造）に伴なう熱膨張ストレスを吸収させることと、１０Ｇビット／秒以上の伝送レートでの電気反射を抑圧することの両方の課題を解消し、最適でかつ低コストの接続方法を提供することができなかった。
【００１７】
この発明は、上記に鑑みてなされたものであり、光部品のリードと回路基板との間の固定構造に伴なう熱膨張ストレスを吸収する構造であり、かつ、伝送レート１０Ｇビット／秒での電気反射の防止に最適で、かつ、低コストの接続方法を提供する光半導体装置を得ることを目的とする。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかる光半導体装置は、光半導体素子と、該光半導体素子に接続されるとともに２つの屈曲部が形成されることにより段差部が形成されたリードとを有する光部品と、前記リードの端部が接合される導体パッドを有する回路基板とを備え、前記リードと前記導体パッドの接合部における前記リードの屈曲部側の端縁から前記導体パッドの端部が飛び出す長さ（飛び出し量）を０．６ｍｍ以下とするか、あるいは前記２つの屈曲部のうちの前記導体パッドに近い方の屈曲部と前記リードの端部との間に前記導体パッドの端部が位置するようにしたことを特徴とする。
【００１９】
この発明によれば、光部品のリードに屈曲部分を設けたので熱膨張係数によるストレスを緩和でき、かつそのリードと回路基板の接続パッドの飛び出し量を０．６ｍｍ以下に制限したので、伝送レート１０Ｇビット／秒での電気反射特性を向上させることができる。
【００２０】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる光半導体装置の好適な実施の形態を詳細に説明する。この実施の形態の光半導体装置は、例えば、ビル内に設置されたサーバ間の接続、異なるビルに設置されたサーバ間の接続などのローカルエリアネットワークに適用されるものである。
【００２１】
実施の形態１．
図１〜図１０に従って、この発明の実施の形態１の光半導体装置について説明する。この実施の形態１の光半導体装置には、安価なキャンパッケージ型のモジュール形態が採用され、パッケージ内には光半導体素子としてレーザダイオード（以下ＬＤという）が内蔵されている光半導体素子モジュールと、ＬＤを差動駆動する差動駆動回路が搭載されている集積回路基板とを備えている。
【００２２】
図１は光半導体素子モジュールを構成する光半導体用パッケージ（以下キャンパッケージという）の外観構成を示すもので、図２はキャンパッケージ１およびレセプタクル２から構成される光半導体素子モジュール（以下、この実施の形態１では主にＬＤを搭載した例を示すので、ＬＤモジュールと呼ぶ）３の外観構成を示すもので、図３（ａ）（ｂ）はＬＤモジュール３の水平（図２のｘ軸に平行な方向）断面図，垂直（図２のｙ軸に平行な方向）断面図を示すものである。
【００２３】
図１〜図３に示すように、キャンパッケージ１は、バイアス給電ピン、高周波信号ピンなどがマウントされる円板状のステム１０と、複数のセラミック基板が搭載される台形柱状の台座１１（台座ブロック）と、ＬＤ４０から発生されたレーザ光を集光する集光レンズ１２と、台座１１などを外部から密閉するための円筒形のキャップ１３などを備えている。
【００２４】
キャップ１３は、図３に示すように、プロジェクション溶接などによってステム１０に固定される第１キャップ部材１３ａと、この第１キャップ部材１３ａの先端側に外嵌されてＹＡＧ溶接などによって第１キャップ部材１３ａに固定される第２キャップ部材１３ｂとから成る２段円筒形状を成している。具体的には、第１キャップ部材１３ａは段付きの外筒を有し、太い径の外筒の先に細い径の外筒が設けられている。この細い径の外筒の外周に対して、第２キャップ部材１３ｂの一端側の内筒が嵌合し、貫通ＹＡＧ溶接によって第１キャップ部材１３ａと第２キャップ部材１３ｂが固定される。
【００２５】
第１キャップ部材１３ａの先端側には、レンズ挿入用の孔１４が形成されており、この孔１４に集光レンズ１２が挿入される。集光レンズ１２は、ネジ、接着材などによって第１キャップ部材１３ａに固定される。第１キャップ部材１３ａの内部空間１５は、ガラス製のウィンドウ１６によって外部から画成されており、これにより台座１１が収納される内部空間１５を気密状態に保つようにしている。なお、集光レンズ１２をキャップ１３の孔１４に接着固定することによって、内部空間１５を気密状態に保つことが可能な場合は、ウィンドウ１６を省略してもよい。
【００２６】
第２キャップ部材１３ｂの集光レンズ１２に対向する部分（他端側）には、レーザ光を通過させるための孔１７が形成されている。この第２キャップ部材１３ｂを第１キャップ部材１３ａに対して摺動させ、レーザ光軸方向に位置決め調整し、第１キャップ部材１３ａにＹＡＧ溶接固定することで、集光レンズ１２とレセプタクル２内のダミーフェルール１８とのレーザ光軸方向の位置合わせを行う。
【００２７】
レセプタクル２は、光ファイバ２０が接続されたフェルール２１（図２参照）が挿入されるフェルール挿入孔１９を有している。フェルール挿入孔１９内のキャンパッケージ１側には、内部に光ファイバ１８ａが配設されているダミーフェルール１８が圧入され固定されている。レセプタクル２におけるダミーフェルール１８が固定される側の一端面は、ＹＡＧ溶接による突き合わせ溶接などによってキャンパッケージ１の第２キャップ部材１３ｂの他端側の端面に固定される。レセプタクル２を第２キャップ部材１３ｂに固定する際に、互いの接合面を当接させた状態でレーザ光軸方向に垂直な２つの方向に対する位置決め調整を行うことで、集光レンズ１２とレセプタクル２内のダミーフェルール１８とのレーザ光軸に直角な２つの方向に関する位置合わせを行う。
【００２８】
光ファイバ２０が接続されているフェルール２１は、フェルール２１がレセプタクル２のフェルール挿入孔１９に挿入されたとき、ダミーフェルール１８の方にフェルール２１を押圧し、かつフェルール２１をレセプタクル２にロック固定するための適宜の機構（図示せず）を有している。したがって、フェルール２１がレセプタクル２のフェルール挿入孔１９に挿入されると、ダミーフェルール１８の光ファイバ１８ａとフェルール２１内の光ファイバ２０の端面同士が当接し、これによりファイバ間が接続（光結合）される。
【００２９】
つぎに、キャンパッケージ１内の構成について説明する。キャンパッケージ１内の構成を説明する前に、キャンパッケージ１内の各構成要素の等価回路を図４を用いて説明する。
【００３０】
図４は、キャンパッケージ１内の各構成要素の回路構成およびキャンパッケージ１内のＬＤ４０を差動駆動する差動駆動回路としてのＬＤ駆動回路１００の回路構成例を示すものである。ＬＤ駆動回路１００は、集積回路（ＩＣ）に集積されており、この集積回路１００は、図６に示すように、キャンパッケージ１と電気接続される集積回路基板（外部基板）３００に搭載されている。また、外部基板３００には、マイクロストリップ差動線路として構成される差動線路基板７０（図５，図６参照）が設けられており、この差動線路基板７０を介してキャンパッケージ１とＬＤ駆動回路としての集積回路１００が電気接続されている。なお、差動線路基板７０と集積回路基板３００を多層基板として一体化してもよい。また、差動線路基板７０は信号線路とグランドとの電界結合を強くしてグランデッドコプレナ差動線路としても良い。
【００３１】
図４に示すように、ＬＤ駆動回路１００は、差動型の入力構成を有する入力バッファ１０２と、正相信号および逆相信号を出力する差動構成をなす一対のトランジスタ１０３，１０４と、バイアス定電流源としてのトランジスタ１０５と、インピーダンス整合をとるための抵抗１０６，１０７とを備えている。
【００３２】
入力バッファ１０２は、入力される正相信号と逆相信号の波形を整形し、整形した正相信号と逆相信号をトランジスタ１０３および１０４のベースに出力する。
【００３３】
差動構成をなす一対のトランジスタ１０３，１０４は、差動増幅器を構成する。トランジスタ１０３，１０４の夫々のコレクタ側は、抵抗１０６および１０７に接続されている。抵抗１０６，１０７の他方側は端子３１２，３１３に接続されている。トランジスタ１０３，１０４の夫々のエミッタは、定電流源であるトランジスタ１０５のコレクタに接続されている。トランジスタ１０３のベースは入力バッファ１０２の逆相信号出力端子に接続され、トランジスタ１０４のベースは入力バッファ１０２の正相信号出力端子に接続されている。すなわち、正相の入力されたトランジスタ１０４は正相信号Ｉ２を、逆相の入力されたトランジスタ１０３は逆相信号Ｉ１を、トランジスタ１０５にて決定される電流値に変換して出力する。トランジスタ１０５のエミッタ側が負電源Ｖｅｅ１に接続されている。
【００３４】
トランジスタ１０３，１０４のエミッタ側の出力端子は、マイクロストリップ差動線路やグランデッドコプレナ差動線路や後述する高周波信号ピンなどで構成される分布定数回路３０、整合抵抗３１ａ，３１ｂを介してＬＤ４０の一対の電極（カソード、アノード）に接続されている。
【００３５】
キャンパッケージ１側は、分布定数回路３０と、２０Ω程度のインピーダンス整合用の抵抗３１ａ，３１ｂと、集光レンズ１２と、高周波インピーダンスが５Ω程度のＬＤ４０と、高周波インピーダンスが大きいインダクタンス素子としての空芯ソレノイド３３ａ，３３ｂと、空芯ソレノイド３３ａ，３３ｂに並列接続される共振防止抵抗３４ａ，３４ｂと、ＬＤ４０と空芯ソレノイド３３ａ，３３ｂとを接続するためのワイヤボンド３５ａ，３５ｂとを備えている。
【００３６】
ＬＤ４０のカソード側は、ワイヤボンド３５ａと、このワイヤボンド３５ａに直列に接続された空芯ソレノイド３３ａと、共振防止抵抗３４ａの並列回路を介してバイアス定電流源３６の一端に接続されている。バイアス定電流源３６の他端は負電源Ｖｅｅ２に接続されている。ＬＤ４０のアノード側は、ワイヤボンド３５ｂと、このワイヤボンド３５ｂに直列に接続された空芯ソレノイド３３ｂと、共振防止抵抗３４ｂの並列回路を介して接地されている。なお、空芯ソレノイド３３ａと３３ｂは、いずれも整合抵抗３１ａと３１ｂよりもＬＤ４０に近い側でＬＤ４０の一対の電極に電気的に接続されている。負電源Ｖｅｅ１と負電源Ｖｅｅ２は同じ電源としたほうが好ましいが、別の電源としてもよい。
【００３７】
このＬＤ４０の駆動構成によれば、ＬＤ４０のカソード、アノードにソレノイド３３ａ，３３ｂを介してバイアス電源（図４のバイアス定電流源３６、および接地端子）に接続し、かつ差動型の一対のトランジスタ１０３，１０４によってＬＤ４０のカソード、アノードに高周波の変調信号を差動で入力するようにしている。
【００３８】
すなわち、ＬＤ駆動回路１００のトランジスタ１０４がＯＦＦからＯＮ（トランジスタ１０３がＯＮからＯＦＦ）になると、ＬＤ４０に電流が流れ、ＬＤ４０からのレーザ光出力はＯＦＦからＯＮとなる。また、トランジスタ１０４がＯＮからＯＦＦ（トランジスタ１０３がＯＦＦからＯＮ）になると、ＬＤ４０に流れる電流が小さくなり、ＬＤ４０からのレーザ光出力はＯＮからＯＦＦとなる。
【００３９】
このように、ＬＤ駆動回路１００の差動トランジスタ１０３，１０４より出力された変調電気信号は、分布定数回路３０などを通じてＬＤ４０に伝送され、ＬＤ４０において変調電気信号が光変調信号に変換される。ＬＤ４０から発生された光変調信号は、集光レンズ１２によって光ファイバ１８ａに集光され、光ファイバ１８ａを通じて出力される。
【００４０】
つぎに、図５〜図７を用いてキャンパッケージ１および外部基板３００の各構成要素について説明する。図５は、キャップ１３を外した状態におけるキャンパッケージ１および外部基板３００の一部を示す斜視図であり、図６はその平面図である。また、図７は、ステムとピンと台座の配置関係などを示すための図である。
【００４１】
図５〜図７などに示すように、キャンパッケージ１は、複数のピンがマウントされた円板状のステム１０と、Ａｇロウ付けなどによってステム１０の内壁面に垂直に固定される台形柱状の台座１１とから構成される。
【００４２】
グランドを構成するステム１０には、ＬＤ駆動回路１００からの差動の変調電気信号（以下差動高周波信号ともいう）が伝送される一対の高周波信号ピン４１ａ，４１ｂと、これら高周波信号ピン４１ａ，４１ｂの両側に配される２本のグランドピン４２ａ，４２ｂと、モニタ用の受光素子（例えばフォトダイオード、以下ＰＤという）５０の信号伝送のための１本のモニタ信号ピン４３と、ＬＤ４０に対して外部の直流バイアス電流源からバイアス電流を供給する一対のバイアス給電ピン４４ａ，４４ｂと、モニタ用のＰＤ５０を搭載するためのＰＤ用チップキャリア４５とがマウントされている。例えば、高周波信号ピン４１ａから図４に示す正相の電流信号Ｉ２が引き抜かれるとともに、高周波信号ピン４１ｂに対して図４に示す電流信号Ｉ２と逆相の電流信号Ｉ１が与えられる。
【００４３】
これらの信号ピンのうち、高周波信号ピン４１ａ，４１ｂは、気密を保ったままステム１０を介して電気信号を通過させるフィードスルーを構成している。後で詳述するが、これら各ピンは、ガラスなどの材料で構成される誘電体を介してステム１０に対し気密封止状態で固定されている。グランドピン４２ａ，４２ｂは、グランドを構成するステム１０の外壁面に圧着および溶接によって固着されている。ＰＤ用チップキャリア４５上にマウントされたＰＤ５０は、ＬＤ４０から後方に出射されるモニタ光をモニタするためのものである。
【００４４】
ステム１０に対し台座１１がほぼ垂直に配設されている。台座１１の上面には、マイクロストリップ差動線路基板４６，４７と、ＬＤ用チップキャリア４８と、バイアス回路用基板４９とが搭載されている。台座１１とステム１０とは表面全体に導電性のメッキが施されている。マイクロストリップ差動線路基板４６，４７やＬＤ用チップキャリア４８の裏面に形成され接地導体層となる平面導体板（以下ベタグランドと呼ぶ）が、台座１１の上面に半田接合され電気的に接続されている。また、台座１１は、ＬＤ４０等から発生する熱の放熱経路になっている。
【００４５】
マイクロストリップ差動線路基板４６は、セラミック基板５１と、セラミック基板５１の上面に形成された一対のストリップ差動信号線５２ａ，５２ｂと、セラミック基板５１の裏面に形成されたベタグランド（図示せず）で構成されている。ストリップ差動信号線５２ａ，５２ｂの一端側には、ステム１０から突出された高周波信号ピン４１ａ，４１ｂと接触させて半田付けするためのパッド５３ａ，５３ｂが形成されている。ストリップ差動信号線５２ａ，５２ｂの途中には、互いの信号線に接近するように突出された特性インピーダンスが他の線路部分より低いスタブ５４ａ，５４ｂが形成されている。ストリップ差動信号線５２ａ，５２ｂは、高周波信号ピン４１ａ，４１ｂとのインピーダンス整合のために、ステム１０に近い入力側の部分５２ｄ（図６）では、特性インピーダンスが高くなるよう信号線間隔が大きく設定されている。また、ストリップ差動信号線５２ａ，５２ｂは、信号線間隔が徐々に接近する部分と、間隔が接近して平行に配置される出力側部分とを有している。ステム１０にマウントされる高周波信号ピン４１ａ，４１ｂの端部は、図７に示すように、マイクロストリップ差動線路基板４６のパッド５３ａ，５３ｂにロウ付けまたは半田付けによって接続固定されている。
【００４６】
マイクロストリップ差動線路基板４７は、セラミック基板５５と、セラミック基板５５の上面に形成された一対のストリップ差動信号線５６ａ，５６ｂと、セラミック基板５５の裏面に形成されたベタグランド（図示せず）で構成されている。ストリップ差動信号線５６ａ，５６ｂは、信号線方向を略９０度折り曲げるためのコーナーカーブ部を有している。ストリップ差動信号線５６ａ，５６ｂの途中には、インピーダンス整合用の抵抗３１ａ，３１ｂ（図４参照）がそれぞれ形成されている。ストリップ差動信号線５２ａ，５２ｂと、ストリップ差動信号線５６ａ，５６ｂとは、ワイヤボンド５７ａ，５７ｂによってそれぞれ接続されている。
【００４７】
ＬＤ用チップキャリア４８は、セラミック基板５８と、セラミック基板５８の上面に形成された一対のストリップ差動信号線５９ａ，５９ｂと、セラミック基板５８の裏面に形成されたベタグランド（図示せず）で構成されるマイクロストリップ差動線路を有し、一方のストリップ差動信号線５９ｂ上にＬＤ４０の一方の電極であるアノードが直接当接するように、ＬＤ４０が搭載されている。ＬＤ４０の他方の電極としてのカソードは、ワイヤボンド６０によって他方のストリップ差動信号線５９ａに接続されている。ストリップ差動信号線５６ａ，５６ｂと、ストリップ差動信号線５９ａ，５９ｂとは、ワイヤボンド６１ａ，６１ｂによってそれぞれ接続されている。セラミック基板５８は、熱伝導性の良い窒化アルミ（ＡｌＮ）や炭化シリコン（ＳｉＣ）などの材料から構成されている。ＬＤ４０としては、１０Ｇｂ／ｓの変調が可能な、例えば分布帰還型のレーザダイオード素子が用いられている。
【００４８】
バイアス回路用（セラミック）基板４９上には、２本の配線パターン６２ａ，６２ｂと一対のインダクタンス回路（ソレノイド及び共振防止抵抗の並列回路）が形成されている。一方の配線パターン６２ａには、空芯ソレノイド３３ａおよび空芯ソレノイド３３ｂの線間容量とインダクタンスとの共振を防止する共振防止抵抗３４ａが電気的に並列接続されるように配置され、他方の配線パターン６２ｂには、同様に、空芯ソレノイド３３ｂおよび共振防止抵抗３４ｂとが電気的に並列接続されるように配置されている。空芯ソレノイド３３ａおよび空芯ソレノイド３３ｂは互いの磁界が干渉しないように、各ソレノイド３３ａ，３３ｂの中心軸（の延長線）が交差するように、好ましくは直交するように、離間配置されている。２本の配線パターン６２ａ，６２ｂの一方の各端部は、ＬＤ用チップキャリア４８のストリップ差動信号線５６ａ，５６ｂとワイヤボンド３５ａ，３５ｂを介して接続されており、配線パターン６２ａ，６２ｂの他方の端部は、ワイヤボンド６３ａ，６３ｂを介してステム１０に設けられるバイアス給電ピン４４ａ，４４ｂに接続される。
【００４９】
つぎに、外部基板３００側の構成について説明する。外部基板３００には、前述したように、ＬＤ４０を差動駆動するＬＤ駆動回路を含む集積回路１００と、この集積回路１００とステム１０に設けられた一対の高周波信号ピン４１ａ，４１ｂおよび一対のグランドピン４２ａ，４２ｂとを接続するマイクロストリップ差動線路基板７０とが設けられている。
【００５０】
マイクロストリップ差動線路基板７０は、ガラスエポキシ基板７３の上面に形成された一対のストリップ差動信号線７１ａ，７１ｂと、この一対のストリップ差動信号線７１ａ，７１ｂを挟むようにストリップ差動信号線７１ａ，７１ｂの外側に配置されるグランド７２ａ，７２ｂと、ガラスエポキシ基板７３の裏面または中間層に配置されてグランド７２ａ，７２ｂに接続されるベタグランド（図示せず）とから構成されている。ストリップ差動信号線７１ａ，７１ｂの一端側には、ステム１０から突出された高周波信号ピン４１ａ，４１ｂと接触させて半田付けするための導体パッド３０１ａ，３０１ｂが形成されており、高周波信号ピン４１ａ，４１ｂの端部は、マイクロストリップ差動線路基板７０のパッド３０１ａ，３０１ｂに半田付けによって接続固定されている。
【００５１】
ストリップ差動信号線７１ａ，７１ｂの途中には、互いの信号線から離間するように突出された特性インピーダンスが他の線路部分より低いスタブ３０２ａ，３０２ｂが形成されている。また、パッド３０１ａ，３０１ｂとスタブ３０２ａ，３０２ｂとの間には、半田レジストや半田の濡れ性の悪い金属を表面層とした半田流れ止め部１０００ａ，１０００ｂを設けて、半田流れ止め部１０００ａ，１０００ｂとスタブ３０２ａ，３０２ｂとの間に半田が流れることを防止している。
【００５２】
パッド３０１ａ，３０１ｂからスタブ３０２ａ，３０２ｂに向かって、ストリップ差動信号線７１ａ，７１ｂの間隔が狭くなっている。すなわち、ストリップ差動信号線７１ａ，７１ｂは、スタブ３０２ａ，３０２ｂより集積回路１００側に位置する部分３０４では、スタブ３０２ａ，３０２ｂよりステム１０側に位置する部分３０５よりも特性インピーダンスが低くなるよう信号線間隔を小さく設定されており、このようなスタブ３０２ａ，３０２ｂの配置および信号線間隔の調整によって、高周波信号ピン４１ａ，４１ｂなどから反射が発生しないように、各部分の特性インピーダンスを変化させている。
【００５３】
マイクロストリップ差動線路基板７０のグランド７２ａ，７２ｂは、ステム１０に設けられたグランドピン４２ａ，４２ｂに接続固定されている。
【００５４】
図６に示すように、ＬＤ駆動回路１００内のトランジスタ１０３（図４参照）のコレクタに接続される逆相信号Ｉ１の出力端子３１０は、ワイヤボンド３２０を介して一方のストリップ差動信号線７１ｂに接続されている。ＬＤ駆動回路１００内のトランジスタ１０４（図４参照）のコレクタに接続される正相信号Ｉ２の出力端子３１１は、ワイヤボンド３２１を介して一方のストリップ差動信号線７１ａに接続されている。ＬＤ駆動回路１００内の抵抗１０６が接続される端子３１２はワイヤボンド３２２を介してグランド７２ｂに接続され、ＬＤ駆動回路１００内の抵抗１０７が接続される端子３１３はワイヤボンド３２３を介してグランド７２ａに接続されている。なお、オープンコレクタ型のＬＤ駆動回路の場合は、駆動能力を上げるためにコレクタ側に正電圧をかける場合がある。この場合は、端子３１２，３１３がワイヤボンド３２２，３２３を介して図示しないコンデンサの一方の電極に接続され、コンデンサの他方の電極はグランド７２ｂ，７２ａ上に半田付けされる。また、端子３１２，３１３は正電極Ｖｃｃ（図示せず）に接続される。
【００５５】
このように、図４に示したＬＤ駆動回路１００の差動トランジスタ１０３，１０４から出力される差動高周波信号は、図５および図６に示すように、マイクロストリップ差動線路基板７０を介してキャンパッケージ１に入力される。
【００５６】
つぎに、本実施の形態１のマイクロストリップ差動線路基板７０からマイクロストリップ差動線路基板４７までの差動信号線路において、インピーダンスマッチングをとるための構成について説明する。マイクロストリップ差動線路基板７０、高周波信号ピン４１ａ、４１ｂ、グランドピン４２ａ、４２ｂ、ステム１０、マイクロストリップ差動線路基板４６、およびワイヤボンド５７ａ、５７ｂ等によって、分布定数回路３０が構成される。
【００５７】
一方、図８（ａ）は、この発明の実施の形態１によるキャンパッケージ１に設けた高周波信号ピン４１ａ、４１ｂを有するフィードスルーの断面を、模式的に示したものである。図において、高周波信号ピン４１ａ、４１ｂの半径をＲａ、高周波信号ピン４１ａ、４１ｂの中心間隔をＳとし、高周波信号ピン４１ａ、４１ｂの外周に半径Ｒｂの誘電体（ガラス）６１０（図５の誘電体７７に相当する）を設け、その外側にステム１０が配置されている。図では、説明を簡単にするために誘電体６１０を円形にしている。また、ステム１０は接地してある。
【００５８】
この場合の特性インピーダンスは、下式（１）で表せる。なお、式（１）は、小西義弘著のマイクロ波回路の基礎とその応用（第１版）の第１６ページ（総合電子出版社１９９０年８月２０日）の記載に基づくものである。図８（ｂ）は高周波信号ピン４１ａ、４１ｂの半径Ｒａを０．１５ｍｍ、その中心間隔Ｓを０．６ｍｍから０．９ｍｍ（０．６ｍｍ、０．７ｍｍ、０．８ｍｍ、０．９ｍｍ）とし、誘電体（ガラス）の比誘電率εｓ＝４．１、比透磁率μｓ＝１として、差動線路のフィードスルーの特性インピーダンスを示したものである。例えば、高周波信号ピン４１ａ、４１ｂの半径Ｒａが０．１５ｍｍの場合、その中心間隔Ｓが０．７ｍｍから０．９ｍｍにばらつき、更に誘電体（ガラス）６１０の半径が０．６５ｍｍから１．１ｍｍの範囲でばらついても、特性インピーダンスは６０〜６５オーム（Ω）の範囲であって、その変動が少なくなる。
【００５９】
【数１】
2004241480.tif 000003
単位Ω、但し、Ｒｂ＞ＲａとＳ２＞２Ｒａの条件で簡略化した。
【００６０】
このように、フィードスルーに差動線路を用いることで、高周波信号ピン４１ａ、４１ｂ間の電界結合により特性インピーダンスのバラツキが少なくなる。したがって、高周波信号ピン４１ａ、４１ｂのガラス融着固定工程におけるピンの位置のバラツキや、ステム加工時の穴径のバラツキを適宜に許容することができ、品質が安定し、安価なフィードスルーを得ることができる。
【００６１】
さらに、キャンパッケージ１の内部（マイクロストリップ差動線路基板４６側）に突出するフィードスルーの出力端とマイクロストリップ差動線路基板４６を接続する部分や、キャンパッケージ１の外部（マイクロストリップ差動線路基板７０側）に突出するフィードスルーの出力端とマイクロストリップ差動線路基板７０を接続する部分では、線路間の電界結合が適宜に維持され、特性インピーダンスの変化を抑えることができる。このため、スタブ５４ａ，５４ｂ，３０２ａ，３０２ｂのような整合回路の設計が容易となる。
【００６２】
本実施の形態１においては、ＬＤ駆動回路１００の差動トランジスタ１０３，１０４の出力からＬＤ４０までのインピーダンスマッチングをとるためにこれらの間を全て差動線路で構成してＬＤ４０を駆動するようにしており、ステム１０を貫通するピンも、長円形状の誘電体７７に一対の高周波信号ピン４１ａ，４１ｂを貫通させることで、差動線路を構成する差動ピンとしている。このため、両信号ピン間の電気的結合が高くなり、電界を封じ込めることができ、漏洩による損失を低減することができる。したがって、特に寸法バラツキが生じやすい高周波信号ピン４１ａ，４１ｂにおけるステム１０からＬＤ駆動回路１００側に露出されている部分（以下、ドライバ側ピン露出領域ともいう）の電界の不連続を従来に比べ抑えることができる。さらに、このドライバ側ピン露出領域には、グランドピン４２ａ，４２ｂが高周波信号ピン４１ａ，４１ｂに並走するように配されているので、この部分のインピーダンスを低くして反射を抑えることができる。
【００６３】
また、例えば、単相駆動の場合には、ＬＤを駆動した大電流が接地を経由して駆動回路に帰還するので、接地電位が変動するため、近接して設置された微弱電流を検出する光受信系の電子回路に悪影響がでることがあるが、本実施の形態１では、差動線路を用いて、ＬＤをプッシュプル動作しているので、大電流は差動線路を流れ、接地電位の変動が少なくなり、周辺回路への影響がでにくいという利点もある。
【００６４】
このように、ドライバ側ピン露出領域を差動線路構成としかつその外側にグランドピン４２ａ，４２ｂを配して、この部分のインピーダンスを従来に比べ低くするようにしたので、この部分とステム内側とのインピーダンス差が従来に比べ小さくなり、また電界の不連続も少なくしたので、通過特性および反射特性を改善することができる。
【００６５】
つぎに、図９〜図１１を参照して、各部品の寸法公差のばらつきと熱膨張係数の違いに伴なうストレスを考慮した実装構造と、その際のマイクロストリップ差動線路基板７０からマイクロストリップ差動線路基板４６までの差動信号線路におけるインピーダンス整合に関して説明する。
【００６６】
図９は、分布定数回路３０を構成するマイクロストリップ差動線路基板７０、高周波信号ピン４１ａ、４１ｂ、ステム１０、マイクロストリップ差動線路基板４６を示すものであり、高周波信号ピン（以下、リードとも云う）４１ａ、４１ｂには特許文献４に記載のあるものと同様の、２つの屈曲部４１１ａ、４１１ｂ（リード曲折部）が設けられている。
【００６７】
すなわち、高周波信号ピン（以下、リードとも云う）４１ａ、４１ｂのドライバ側ピン露出領域には、２つの屈曲部４１１ａ，４１１ｂを設けることによって、パッド３０１ａ、３０１ｂに当接するパッド当接部４２０と、屈曲部４１１ａおよび４１１ｂ間の段差部４２１が形成される。図９においては、図５、６に示したマイクロストリップ差動線路基板４７、ＬＤ用チップキャリア４８、バイアス回路用基板４９や各種基板を接続するワイヤボンド等の図示は省略している。
【００６８】
このような屈曲構造４１１ａ、４１１ｂを採用することにより、ステム１０とマイクロストリップ差動線路基板７０との間の様々な固定構造の熱膨張係数の差異による伸び縮みによって発生する機械的なストレスを、高周波信号ピン４１ａ、４１ｂの変形により低減し、高周波信号ピン４１ａ、４１ｂとパッド３０１ａ、３０１ｂとの半田材による接合部の接合強度の劣化を防止している。
【００６９】
ところが、例えば、レーザダイオード４０の出射面と、レンズ１２の入射側主面との間隔が±２０μｍのばらつきであり、かつ、この光学系の横倍率が４倍であるとすれば、縦倍率は横倍率の二乗となるため、レンズ１２の出射側主面とダミーフェルール１８の光ファイバ１８ａの端面との間隔は、±３２０μｍのばらつきを生じる。
【００７０】
さらに、集積回路基板３００や各部品が夫々寸法公差を持つため、結果として図９（ａ）〜（ｃ）に示すように、ステム１０とマイクロストリップ差動線路基板７０との間隔は大きくばらつき、そのばらつきによって接合態様が変化することになる。
【００７１】
特に、最近では伝送レート１０Ｇｂｐｓのイーサネット（登録商標）規格に準拠した光半導体装置として、集積回路基板３００の後方に一体でカードエッジ型の電気コネクタを設けるタイプのものが増えてきている。このタイプの光半導体装置では、レセプタクル２に挿入される光コネクタ（フェルール２１）の位置決め端面（ダミーフェルール１８の端面）の位置と、電気コネクタの位置の寸法公差が精度良く設定される。このため、ステム１０とマイクロストリップ差動線路基板７０との間隔によって、全ての寸法公差上の誤差を吸収する設計となる場合が多い。
【００７２】
そこで、図９（ａ）〜（ｃ）に示すように、高周波信号ピン４１ａ、４１ｂの屈曲部４１１ａ，４１１ｂの位置に対するストリップ差動信号線７１ａ，７１ｂのパッド３０１ａ，３０１ｂの飛び出し部分の長さＬ１（以下、飛び出し長さＬ１という）を各種変化させた際に、インピーダンスマッチングがどのようになるかを計算する。図９（ａ）の場合は、飛び出し長さＬ１は負の値をとり、２つの屈曲部４１１ａ，４１１ｂのうちのパッド３０１ａ，３０１ｂに近い方の屈曲部４１１ａと高周波信号ピン４１ａ、４１ｂの端部との間にパッド３０１ａ，３０１ｂの端部が位置するように、高周波信号ピン４１ａ、４１ｂをパッド３０１ａ，３０１ｂに接合する。図９（ｂ）の場合は、飛び出し長さＬ１は０であり、図９（ｃ）の場合は、飛び出し長さＬ１は正の値をとる。なお、飛び出し長さＬ１とは、屈曲部４１１ａ，４１１ｂの位置とパッド３０１ａ，３０１ｂのステム１０側の端縁との距離であり、図９（ｂ）（ｃ）に示すような０または正の値を対象とする場合は、高周波信号ピン４１ａ、４１ｂとパッド３０１ａ、３０１ｂとの接合部分における高周波信号ピン４１ａ、４１ｂのステム１０側の（または屈曲部４１１ａ，４１１ｂ側の）端縁位置から、パッド３０１ａ、３０１ｂにおけるステム１０側の（または屈曲部４１１ａ，４１１ｂ側の）端縁までの長さとも云うことができる。
【００７３】
図１０（ａ）は、そのシュミレーションモデルを示すものであり、簡単のため、ＬＤ駆動回路１００側（ポート２）とＬＤモジュール３側（ポート１）は特性インピーダンスを夫々５０オームとし、高周波信号ピン（リード）４１ａ、４１ｂも、パッド３０１ａ，３０１ｂも、飛び出し部分も、ストリップ差動信号線７１ａ，７１ｂ（マイクロストリップ差動線路）も全て５０オームで整合しているものとし、飛び出し部分のみがスタブとなると仮定した。なお、ここでは簡単のため、ＬＤ駆動回路１００からＬＤ４０までの伝送線路を単相線路で構成した場合を仮定して計算したが、図４の説明に示したような差動線路で構成した場合であっても、同様の計算結果が得られる。
【００７４】
ここで、実際には、この光半導体装置では複雑なインピーダンス整合が実施されており、ステム１０とパッド３０１ａ、３０１ｂとの間隔を４ｍｍにした際、１０ＧＨｚで差動リターンロスが１０ＧＨｚ弱であり、このような残留反射との干渉を十分に低減するには、当該飛び出し部分のリターンロスは少なくとも−１６ｄＢ、出来れば−２０ｄＢ程度得られることが望ましい。
【００７５】
図１０（ｂ）は、前記シュミレーションの結果を、飛び出し量Ｌ１を０から２ｍｍまで０．２ｍｍ刻みで示すものである。この図からも判るように、飛び出し量Ｌ１を０．６ｍｍ以下（好ましくは０．５ｍｍ以下）と制限することにより、１０ＧＨｚで−２０ｄＢ以上の反射減衰量が得られ、好適な光半導体装置が得られることが分る。
【００７６】
したがって、図９（ａ）または（ｂ）の接続構造か、あるいは図９（ｃ）の接合構造であってその飛び出し量Ｌ１が０．６ｍｍ以下となるように、高周波信号ピン４１ａ、４１ｂとパッド３０１ａ、３０１ｂとの寸法および位置関係を規定すれば良い。なお、高周波信号ピン４１ａ、４１ｂの屈曲部４１１ａの位置はステム１０に対して±０．４ｍｍ程度、マイクロストリップ差動線路基板７０のパッド３０１ａ、３０１ｂは基板の端に対して±０．２ｍｍ程度、ＬＤモジュール３は前述の光学的な寸法ばらつきに加えて機械的寸法公差が加わって±０．６ｍｍ程度長さが変化するので、この寸法変化を考慮する必要がある。
【００７７】
このように実施の形態１においては、高周波信号ピン（リード）４１ａ、４１ｂとパッド３０１ａ、３０１ｂとの接合部における飛び出し部分の長さＬ１を０．６ｍｍ以下とするようにしているので、熱膨張によるストレスを緩和できるとともに伝送レート１０Ｇビット／秒で略−２０ｄｂ以上の反射減衰量を得て電気反射特性を向上させ、これにより高周波伝送特性を劣化させることなく、高信頼性で、またコストを安い光半導体装置が提供できる。
【００７８】
実施の形態２．
つぎに、図１１を用いてこの発明の実施の形態２について説明する。実施の形態１の図９（ａ）〜（ｃ）に示すような高周波信号ピン４１ａ、４１ｂとパッド３０１ａ、３０１ｂとの接続構造を採用した場合、実開平６−３１０８４６公報に開示のある高周波信号ピン４１ａ、４１ｂとパッド３０１ａ、３０１ｂとの接合部分である半田付けのバックフィレットが形成され難くなり、接合強度が低くなる可能性もある。
【００７９】
そこで、実施形態２では、高周波信号ピン４１ａ、４１ｂと、マイクロストリップ差動線路７１ａ，７１ｂのパッド３０１ａ、３０１ｂとを接合する際には、高周波信号ピン４１ａ、４１ｂと、マイクロストリップ差動線路７１ａ，７１ｂのパッド３０１ａ、３０１ｂと接合部分、すなわち高周波信号ピン４１ａ、４１ｂのパッド当接部４２０に通常の半田５０１を形成するとともに、高周波信号ピン４１ａ、４１ｂがパッド３０１ａ、３０１ｂから離間する部分、別言すれば、屈曲部４１１ａをほぼ中心にしてパッド当接部４２０の一部領域および段差部４２１の一部領域にも、有機接着剤からなる誘電体５０２で補強のためバックフィレットを形成している。なお、図１１の場合は、図９（ｂ）に示した飛び出し部分の長さＬ１＝０の接続構造を示している。
【００８０】
このように実施の形態２においては、高周波信号ピン４１ａ、４１ｂがパッド３０１ａ、３０１ｂから離間する部分にも、誘電体５０２でバックフィレットを形成しているので、高周波信号ピン４１ａ、４１ｂとパッド３０１ａ、３０１ｂとの接合強度を補強することができる。
【００８１】
実施の形態３．
つぎに、図１２を用いてこの発明の実施の形態３について説明する。この実施の形態３においては、高周波信号ピン４１ａ、４１ｂにおけるパッド当接部４２０に対する段差部４２１の立上り角度θを４５度以下に小さくすることにより、半田５０１を付ける際に、フィレットがパッド３０１ａ、３０１ｂと段差部４２１との間隙を埋め易くし、結果的に前記飛び出し量がＬ１からＬ１´になるように改善したものである。
【００８２】
長さＬ１´とは、高周波信号ピン４１ａ、４１ｂと半田５０１との接合部における屈曲構造４１１ａ、４１１ｂ側（段差部４２１側）の端縁からパッド３０１ａ、３０１ｂにおける高周波信号ピン４１ａ、４１ｂの屈曲部４１１ａ，４１１ｂ側の端縁までの長さを云う。
【００８３】
すなわち、この実施の形態３においては、立上り角度θを４５度以下に小さくするとともに、前記飛び出し量Ｌ１よりも、長さＬ１´の方が短くなるように半田付けを実行することにより、飛び出し量Ｌ１を実質的に短くし、これにより電気反射特性をより向上させるようにしている。
【００８４】
なお、上記実施の形態１〜３においては、高周波信号ピン４１ａ、４１ｂの両側に配置される接地ピン４２ａ、４２ｂについては言及していないが、接地ピン４２ａ、４２ｂについても高周波信号ピン４１ａ、４１ｂと同様にして屈曲構造を設けても良いし、あるいは通常の真っ直ぐなピン構造としてもよい。また、他の形態として、スルーホールを設けて半田付け接合しても良い。
【００８５】
また、上記実施の形態においては、本発明をＬＤ４０が搭載されたＬＤモジュールに適用するようにしたが、本発明をレーザダイオード集積型電界吸収形変調器を搭載したもの、フォトダイオードを用いたもの、プリアンプ内蔵型フォトダイオードにも適用するようにしてもよい。
【００８６】
【発明の効果】
以上説明したように、この発明によれば、光部品のリードに屈曲部分を設けたので熱膨張係数によるストレスを緩和でき、かつそのリードと回路基板の接続パッドの飛び出し量を０．６ｍｍ以下に制限したので、例えば伝送レート１０Ｇビット／秒での電気反射を防止でき、これにより高周波伝送特性を劣化させることなく、高信頼性で、またコストを安い光半導体装置が提供できる。
【図面の簡単な説明】
【図１】この発明にかかる光半導体装置に用いられる光半導体用パッケージの外観構成を示す斜視図である。
【図２】この発明にかかる光半導体装置に用いられる光半導体用パッケージとレセプタクルが接続されたＬＤモジュールの外観構成を示す斜視図である。
【図３】ＬＤモジュールの水平及び垂直断面図である。
【図４】キャンパッケージ内の構成要素およびＬＤ駆動回路の等価回路図である。
【図５】キャンパッケージの内部構成および外部基板の一部構成を示す斜視図である。
【図６】キャンパッケージの内部構成および外部基板の一部構成を示す平面図である。
【図７】ステムとピンと差動線路基板と台座の配置関係などを示すための図である。
【図８】実施の形態１のフィードスルーの構造の簡易的な説明図と、特性インピーダンスとの関係を示す図である。
【図９】実施の形態１のステム部分とマイクロストリップ差動線路との取付け形態の説明図である。
【図１０】実施の形態１のステム部分とマイクロストリップ差動線路との取付け構造に対応する高周波シュミレーションモデルとそのシュミレーション結果を示す図である。
【図１１】実施の形態２の説明するための高周波ピン（リード）とパッドとの接続構造を示す図である。
【図１２】実施の形態３の説明するための高周波ピン（リード）とパッドとの接続構造を示す図である。
【符号の説明】
１  光半導体用パッケージ（キャンパッケージ）、２  レセプタクル、３  光半導体素子モジュール（ＬＤモジュール）、１０  ステム、１１  台座、１２  集光レンズ、１３  キャップ、１３ａ  第１キャップ部材、１３ｂ  第２キャップ部材、１４  孔、１５  内部空間、１６  ウィンドウ、１７  孔、１８  ダミーフェルール、１８ａ  光ファイバ、１９  フェルール挿入孔、２０  光ファイバ、２１  フェルール、３０  分布定数回路、３１ａ，３１ｂ  整合抵抗（抵抗）、３３ａ，３３ｂ  ソレノイド（空芯ソレノイド）、３４ａ，３４ｂ  共振防止抵抗、３５ａ，３５ｂ  ワイヤボンド、３６  バイアス定電流源、４０  半導体レーザダイオード（ＬＤ）、４１ａ，４１ｂ  高周波信号ピン、４２ａ，４２ｂ  グランドピン（接地ピン）、４３  モニタ信号ピン、４４ａ，４４ｂ  バイアス給電ピン、４５  ＰＤ用チップキャリア、４６，４７  マイクロストリップ差動線路基板、４８  ＬＤ用チップキャリア、４９  バイアス回路用基板、５０フォトダイオード（ＰＤ）、５１  セラミック基板、５２ａ，５２ｂ  ストリップ差動信号線、５３ａ，５３ｂ  パッド、５４ａ，５４ｂ  スタブ、５５  セラミック基板、５６ａ，５６ｂ  ストリップ差動信号線、５７ａ，５７ｂ  ワイヤボンド、５８  セラミック基板、５９ａ，５９ｂ  ストリップ差動信号線、６０  ワイヤボンド、６１ａ，６１ｂ  ワイヤボンド、６２ａ，６２ｂ  配線パターン、６３ａ，６３ｂ  ワイヤボンド、７０  マイクロストリップ差動線路基板、７１ａ，７１ｂ  ストリップ差動信号線、７２ａ，７２ｂ  グランド、７３  ガラスエポキシ基板、７７  誘電体、１００  ＬＤ駆動回路（集積回路）、１０２  入力バッファ、１０３，１０４  トランジスタ（差動トランジスタ）、１０５  トランジスタ（バイアス定電流源）、１０６，１０７  抵抗、３００  集積回路基板（外部基板）、３０１ａ，３０１ｂ  パッド（導体パッド）、３０２ａ，３０２ｂ  スタブ、３１０，３１１  出力端子、３１２，３１３  端子、３２０〜３２３  ワイヤボンド、４１１ａ，４１１ｂ  屈曲部（屈曲構造）、４２０パッド当接部、４２１  段差部、５０１  半田、５０２  誘電体（接着剤）、６１０  誘電体（ガラス）、１０００ａ，１０００ｂ  半田流れ止め部。
【図１】
2004241480.tif 000004
【図２】
2004241480.tif 000005
【図３】
2004241480.tif 000006
【図４】
2004241480.tif 000007
【図５】
2004241480.tif 000008
【図６】
2004241480.tif 000009
【図７】
2004241480.tif 000010
【図８】
2004241480.tif 000011
【図９】
2004241480.tif 000012
【図１０】
2004241480.tif 000013
【図１１】
2004241480.tif 000014
【図１２】
2004241480.tif 000015