(57)【要約】【課題】　シリーズレギュレータからＤＣ−ＤＣコンバータへの動作切替え時における出力電圧の低下を抑制する。【解決手段】　ＤＣ−ＤＣコンバータ１とシリーズレギュレータ２は、並列に接続され、負荷３の軽重によって動作が切替えられる。ＤＣ−ＤＣコンバータ１の第１のスイッチ素子ＳＷ１は、入力電圧Ｖｉｎを負荷３に接続する。第２のスイッチ素子ＳＷ２は、負荷３をグランドに接続する。制御回路１ａは、第１の選択信号が入力されると、第２のスイッチ素子ＳＷ２のオン回数が徐々に増加するように、第１のスイッチ素子ＳＷ１及び第２のスイッチ素子ＳＷ２をオン・オフする。これにより、動作切替えが行われたとき、第２のスイッチ素子ＳＷ２を介して、グランドに逆流する電流の流れを抑制することができ、動作切替えによる出力電圧の低下を抑制することができる。【選択図】　図１
2004129489.tif 000002
【特許請求の範囲】
【請求項１】
　電源装置を切替えて負荷に電圧を出力する電源システムにおいて、
　入力電圧を負荷に接続する第１のスイッチ素子と、前記負荷をグランドに接続する第２のスイッチ素子と、前記第１のスイッチ素子のｎ回（ｎは自然数）のオンを１周期として、第１の選択信号が入力されたとき、前記第１のスイッチ素子を断続的にオンするとともに、前記周期毎に前記第２のスイッチ素子のオン回数を増加するようにかつ前記第１のスイッチ素子と前記第２のスイッチ素子のオン期間が重ならないように、前記第１のスイッチ素子及び前記第２のスイッチ素子をオン・オフする制御回路と、を有するＤＣ−ＤＣコンバータと、
　第２の選択信号が入力されたとき、前記入力電圧を降圧し前記負荷に出力するシリーズレギュレータと、
　を有することを特徴とする電源システム。
【請求項２】
　前記制御回路は、パルス幅が増加していくステップ信号が入力され、前記ステップ信号に基づいて、前記第２のスイッチ素子のオン回数を増加するようにすることを特徴とする請求項１記載の電源システム。
【請求項３】
　前記パルス幅は、前記周期ごとに所定の幅ずつ増加することを特徴とする請求項２記載の電源システム。
【請求項４】
　前記第１の選択信号及び前記第２の選択信号は、前記負荷の軽重に応じて前記ＤＣ−ＤＣコンバータ及びシリーズレギュレータに出力されることを特長とする請求項１記載の電源システム。
【請求項５】
　前記第１の選択信号及び前記第２の選択信号は、互いに反転信号であり、同時に入力されないことを特徴とする請求項１記載の電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は電源システムに関し、特にＤＣ−ＤＣコンバータとシリーズレギュレータとを切替えて負荷に電圧を出力する電源システムに関する。
【背景技術】
【０００２】
　電子機器に搭載される電源装置には、電子機器外部から供給される電源電圧を、内部の電子回路に適合する電圧に降圧するものがあり、出力段に接続される負荷によって、電力効率が変化するものと変化しないものがある。
【０００３】
　例えば、ＰＷＭ制御によって電圧を降下するＤＣ−ＤＣコンバータは、接続される負荷が軽負荷であるほど電力効率が低く、重負荷であるほど電力効率が高い。これは、ＤＣ−ＤＣコンバータ内部の半導体スイッチのオン・オフによって発生する駆動損失のためである。一方、シリーズレギュレータは、負荷の軽重に関わらず、電力効率は、一定である。
【０００４】
　そこで、出力段に接続される負荷の軽重によって、ＤＣ−ＤＣコンバータとシリーズレギュレータを切替える電源システムがある。電源システムに接続される負荷が軽負荷の場合、シリーズレギュレータによって電圧を降下する。電源システムに接続される負荷が重負荷で、ＤＣ−ＤＣコンバータの電力効率が、シリーズレギュレータの電力効率を上回るとき、ＤＣ−ＤＣコンバータによって電圧を降下する（例えば、特許文献１、特許文献２参照）。
【０００５】
　このような電源システムは、例えば、待機モード、通常モードを有する電子機器に搭載される。すなわち、待機モードでは、駆動している電子回路が少ないため軽負荷であり、シリーズレギュレータで電圧降下をする。通常モードでは、駆動している電子回路が多いため重負荷であり、ＤＣ−ＤＣコンバータで電圧降下をする。
【０００６】
　図６は、従来の電源システムの回路図である。
　図に示す電源システムは、ＤＣ−ＤＣコンバータ４０、ＤＣ−ＤＣコンバータ４０と並列接続されたシリーズレギュレータ５０から構成されている。ＤＣ−ＤＣコンバータ４０とシリーズレギュレータ５０の出力には、コンデンサＣ３、負荷６０が接続されている。
【０００７】
　ＤＣ−ＤＣコンバータ４０は、イネーブル信号ＥＮ１が入力されると動作する。シリーズレギュレータ５０は、イネーブル信号ＥＮ２が入力されると動作する。
　イネーブル信号ＥＮ１，ＥＮ２は、負荷６０の軽重に応じて、ＤＣ−ＤＣコンバータ４０、シリーズレギュレータ５０に出力される。負荷６０が軽負荷の場合、イネーブル信号ＥＮ２がシリーズレギュレータ５０に出力される。負荷６０が重負荷になり、ＤＣ−ＤＣコンバータ４０の電力効率が、シリーズレギュレータ５０の電力効率を上回る場合、イネーブル信号ＥＮ１がＤＣ−ＤＣコンバータ４０に出力される。
【０００８】
　ＤＣ−ＤＣコンバータ４０は、ＰＷＭ制御回路４１、ドライバＺ３，Ｚ４、トランジスタＱ３，Ｑ４、ダイオードＤ４，Ｄ５、インダクタＬ３から構成されている。
　ＤＣ−ＤＣコンバータ４０は、同期整流方式で電圧を降圧するＤＣ−ＤＣコンバータである。同期整流方式とは、従来、整流素子として使用していた（トランジスタＱ４の部分に）ダイオードを、オン抵抗の低いトランジスタＱ４に置き換え、トランジスタＱ３，Ｑ４を相補的にオン・オフして、その時比率によって出力電圧を制御する方式である。オン抵抗の低いトランジスタＱ４を使用することで導通損失の改善をすることができる。
【０００９】
　ＰＷＭ制御回路４１は、インダクタＬ３の一端に生じる電圧がフィードバックされ、この電圧に応じて、パルス幅を変調したスイッチ信号ＯＵＴ１，ＯＵＴ２を出力する。
　ドライバＺ３，Ｚ４は、ＰＷＭ制御回路４１から出力されるスイッチ信号ＯＵＴ１，ＯＵＴ２に応じてトランジスタＱ３，Ｑ４を駆動する。
【００１０】
　トランジスタＱ３は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ３は、ゲートに‘Ｈ’状態のスイッチ信号ＯＵＴ１が入力されると、ソース−ドレイン間をオンし、入力電圧ＶｉｎをインダクタＬ３に出力する。トランジスタＱ３のソース−ドレイン間には、ダイオードＤ４が接続されている。なお、トランジスタＱ３のソース−ドレイン間に寄生ダイオードが発生する場合は、ダイオードＤ４を接続する必要はない。
【００１１】
　トランジスタＱ４は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ４は、ゲートに‘Ｈ’状態のスイッチ信号ＯＵＴ２が入力されると、ソース−ドレイン間をオンし、インダクタＬ３をグランドに接続する。トランジスタＱ４のソース−ドレイン間には、ダイオードＤ５が接続されている。なお、トランジスタＱ４のソース−ドレイン間に寄生ダイオードが発生する場合は、ダイオードＤ５を接続する必要はない。
【００１２】
　図７は、ＰＷＭ制御回路に入力されるイネーブル信号、及びＰＷＭ制御回路から出力される出力信号を示したタイミングチャートである。
　図に示すように、イネーブル信号ＥＮ１が‘Ｌ’状態から‘Ｈ’状態になると、ＰＷＭ制御回路４１は、スイッチ信号ＯＵＴ１，ＯＵＴ２を出力する。スイッチ信号ＯＵＴ１，ＯＵＴ２は、相補的に‘Ｈ’状態となるように出力される。また、ＰＷＭ制御回路４１は、トランジスタＱ３，Ｑ４のソース−ドレイン間が同時にオンすることを防止するため、スイッチ信号ＯＵＴ１，ＯＵＴ２の‘Ｈ’状態に重なり期間が生じないように、デッドタイムｔｄを設けてスイッチ信号ＯＵＴ１，ＯＵＴ２を出力する。ＤＣ−ＤＣコンバータ４０のオン時比率Ｄは、出力電流によらず次式で表される。
Ｄ＝Ｖｏｕｔ／Ｖｉｎ　　　……（１）
【特許文献１】特開平１１−３４１７９７号公報（第１−２貢、第１図）
【特許文献２】特開２００２−１１２４５７号公報（第３−４項、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
　ところで、シリーズレギュレータ５０からＤＣ−ＤＣコンバータ４０に動作切替えが行われた直後の初期オン時比率Ｄｏが、式（１）のオン時比率Ｄより小さい場合、初期オン時比率Ｄｏがオン時比率Ｄまで遷移する際、ＰＷＭ制御回路４１の制御の時間遅れにより、トランジスタＱ４のオン時間が過大となる期間が発生する。このため、動作切替え直後に、コンデンサＣ３からインダクタＬ３及びトランジスタＱ４を介して、電流（コンデンサＣ３に蓄えられた電荷による）がグランドに逆流する。これにより、ＤＣ−ＤＣコンバータ４０による出力電圧Ｖｏｕｔは、一時的に大きく低下してしまう。図８は、ＤＣ−ＤＣコンバータから出力される出力電圧、及びＰＷＭ制御回路に入力されるイネーブル信号を示したタイミングチャートである。図に示すように、時間ｔ１において、イネーブル信号ＥＮ１を‘Ｌ’状態から‘Ｈ’状態へ、イネーブル信号ＥＮ２を‘Ｈ’状態から‘Ｌ’状態へ遷移させたとする。これにより、時間ｔ１において、シリーズレギュレータ５０からＤＣ−ＤＣコンバータ４０に動作が切替わる。そして、図示するように、ＤＣ−ＤＣコンバータ４０による出力電圧Ｖｏｕｔは、一時的に大きく低下してしまう。
【００１４】
　すなわち、シリーズレギュレータ５０からＤＣ−ＤＣコンバータ４０に動作切替えを行ったとき、トランジスタＱ４のオン期間が過大となり、トランジスタＱ４を介して、グランドに電流が逆流し、出力電圧Ｖｏｕｔが低下してしまうという問題点があった。
【００１５】
　本発明はこのような点に鑑みてなされたものであり、シリーズレギュレータからＤＣ−ＤＣコンバータへの動作切替え時における出力電圧の低下を抑制する電源システムを提供することを目的とする。
【課題を解決するための手段】
【００１６】
　本発明では上記課題を解決するために、電源装置を切替えて負荷に電圧を出力する電源システムにおいて、入力電圧を負荷に接続する第１のスイッチ素子と、前記負荷をグランドに接続する第２のスイッチ素子と、前記第１のスイッチ素子のｎ回（ｎは自然数）のオンを１周期として、第１の選択信号が入力されたとき、前記第１のスイッチ素子を断続的にオンするとともに、前記周期毎に前記第２のスイッチ素子のオン回数を増加するようにかつ前記第１のスイッチ素子と前記第２のスイッチ素子のオン期間が重ならないように、前記第１のスイッチ素子及び前記第２のスイッチ素子をオン・オフする制御回路と、を有するＤＣ−ＤＣコンバータと、第２の選択信号が入力されたとき、前記入力電圧を降圧し前記負荷に出力するシリーズレギュレータと、を有することを特徴とする電源システムが提供される。
【００１７】
　このような電源システムによると、シリーズレギュレータからＤＣ−ＤＣコンバータへの動作切替えが行われたとき、負荷とグランドを接続する第２のスイッチ素子のオン回数が徐々に増加するので、第２のスイッチ素子を介して、グランドに逆流する電流の流れを抑制する。
【発明の効果】
【００１８】
　本発明では、負荷をグランドに接続する第２のスイッチ素子のオン回数を徐々に増加するようにしたので、シリーズレギュレータからＤＣ−ＤＣコンバータに動作切替えが行われたとき、第２のスイッチ素子を介してグランドに逆流する電流の流れを抑制することができ、動作切替えによる出力電圧の低下を抑制することができる。
【発明を実施するための最良の形態】
【００１９】
　以下、本発明の実施の形態を図面を参照して説明する。
　図１は、本発明の電源システムの原理図である。図に示すように、電源システムは、ＤＣ−ＤＣコンバータ１、シリーズレギュレータ２から構成されている。ＤＣ−ＤＣコンバータ１は、制御回路１ａ、スイッチ素子ＳＷ１，ＳＷ２、転流ダイオードＤ１、及びインダクタＬ１から構成されている。なお、図１には、制御回路１ａから出力されるスイッチ信号ｓ１，ｓ２の電圧波形Ａ１，Ａ２が示してある。
【００２０】
　ＤＣ−ＤＣコンバータ１とシリーズレギュレータ２は並列接続されている。ＤＣ−ＤＣコンバータ１とシリーズレギュレータ２の出力には、コンデンサＣ１が接続され、負荷３が接続されている。
【００２１】
　ＤＣ−ＤＣコンバータ１は、第１の選択信号ＥＮ１が入力されたとき、入力電圧Ｖｉｎを降圧して負荷３に出力する。シリーズレギュレータ２は、第２の選択信号ＥＮ２が入力されたとき、入力電圧Ｖｉｎを降圧して負荷３に出力する。
【００２２】
　第１の選択信号ＥＮ１，第２の選択信号ＥＮ２は、負荷３の軽重に応じて、ＤＣ−ＤＣコンバータ１、シリーズレギュレータ２に入力される。負荷３が軽負荷の場合、第２の選択信号ＥＮ２が入力される。負荷３が重負荷で、ＤＣ−ＤＣコンバータ１の電力効率が、シリーズレギュレータ２の電力効率を上回るとき、第１の選択信号ＥＮ１がＤＣ−ＤＣコンバータ１に入力される。従い、二つの選択信号ＥＮ１，ＥＮ２が重複して入力されることはない。
【００２３】
　制御回路１ａは、第１の選択信号ＥＮ１が入力されると、スイッチ素子ＳＷ１，ＳＷ２をオン・オフするスイッチ信号ｓ１，ｓ２を出力する。ただし、制御回路１ａは、スイッチ信号ｓ１のｎ回（図１ではｎ＝３）のオンを一周期として、その周期毎にスイッチ素子ＳＷ２のオン回数が徐々に増加（図１では０回，１回，２回，…）するようにスイッチ信号ｓ２を出力する。さらに、制御回路１ａは、スイッチ素子ＳＷ１，ＳＷ２のオン期間が重ならないように、スイッチ信号ｓ１，ｓ２を出力する。
【００２４】
　例えば、時間ｔ１において、第１の選択信号ＥＮ１がＤＣ−ＤＣコンバータ１に入力されたとする。制御回路１ａは、電圧波形Ａ１に示すように、スイッチ素子ＳＷ１をオン・オフするスイッチ信号ｓ１を出力する。さらに、制御回路１ａは、電圧波形Ａ２に示すように、スイッチ信号ｓ２を、スイッチ素子ＳＷ２のオン回数が徐々に増加するように出力する。
【００２５】
　スイッチ素子ＳＷ１は、制御回路１ａから出力されるスイッチ信号ｓ１によって、入力電圧Ｖｉｎの負荷３への接続をオン・オフする。スイッチ素子ＳＷ２は、制御回路１ａから出力されるスイッチ信号ｓ２によって、負荷３とグランドの接続をオン・オフする。転流ダイオードＤ１は、スイッチ素子ＳＷ１，ＳＷ２が両方ともオフのときにインダクタＬ１の電流を保持する働きをするが、その抵抗値はスイッチ素子ＳＷ２のオン抵抗より高い。
【００２６】
　インダクタＬ１は、スイッチ素子ＳＷ１のオン・オフによって断続的になった入力電圧Ｖｉｎを平滑化する。コンデンサＣ１は、ＤＣ−ＤＣコンバータ１から出力される電圧Ｖｏｕｔを平滑化する。
【００２７】
　以下、電源システムの動作について説明する。
　負荷３が軽負荷から、重負荷に変わるとする。ＤＣ−ＤＣコンバータ１に第１の選択信号ＥＮ１が入力され、シリーズレギュレータ２からＤＣ−ＤＣコンバータ１に動作が切替わる。
【００２８】
　制御回路１ａは、電圧波形Ａ１，Ａ２に示すように、スイッチ素子ＳＷ１，ＳＷ２をオン・オフするようにスイッチ信号ｓ１，ｓ２を出力する。ただし、スイッチ信号ｓ２については、電圧波形Ａ２に示すように、スイッチ素子ＳＷ２のオン回数が徐々に増加するように出力する。
【００２９】
　すなわち、シリーズレギュレータ２からＤＣ−ＤＣコンバータ１の動作切替えが行われたとき、スイッチ素子ＳＷ２を介した負荷３のグランドへの接続回数（平均接続時間）は、徐々に増加していく。従って、コンデンサＣ１からインダクタＬ１、スイッチ素子ＳＷ２を介した電流（コンデンサＣ１の電荷による）の逆流が抑制され、負荷３に供給される出力電圧Ｖｏｕｔの低下を抑えることができる。
【００３０】
　次に、本発明の実施の形態について詳細に説明する。
　図２は、本発明の実施の形態に係る電源システムの回路図である。
　図に示すように、電源システムは、ＤＣ−ＤＣコンバータ１０、シリーズレギュレータ２０から構成されている。ＤＣ−ＤＣコンバータ１０とシリーズレギュレータ２０は、並列に接続され、出力段にはコンデンサＣ２、負荷３０が接続されている。
【００３１】
　ＤＣ−ＤＣコンバータ１０は、イネーブル信号ＥＮ１が入力されると、入力電圧Ｖｉｎを降圧し、負荷３０に出力電圧Ｖｏｕｔを出力する。シリーズレギュレータ２０は、イネーブル信号ＥＮ２が入力されると、入力電圧Ｖｉｎを降圧して、負荷３０に出力電圧Ｖｏｕｔを出力する。
【００３２】
　イネーブル信号ＥＮ１，ＥＮ２は、負荷３０の軽重に応じて、ＤＣ−ＤＣコンバータ１０、シリーズレギュレータ２０に入力される。負荷３０が軽負荷の場合、軽負荷の電力効率のよいシリーズレギュレータ２０を動作させるため、イネーブル信号ＥＮ２がシリーズレギュレータ２０に入力される。負荷３０が軽負荷から重負荷となる場合、重負荷の電力効率のよいＤＣ−ＤＣコンバータ１０を動作させるため、イネーブル信号ＥＮ１がＤＣ−ＤＣコンバータ１０に入力される。
【００３３】
　ＤＣ−ＤＣコンバータ１０は、同期整流方式によって、電圧を降圧するＤＣ−ＤＣコンバータである。ＤＣ−ＤＣコンバータ１０は、ＰＷＭ制御回路１１、ドライバＺ１，Ｚ２、トランジスタＱ１，Ｑ２、ダイオードＤ２，Ｄ３、及びインダクタＬ２から構成されている。
【００３４】
　ＰＷＭ制御回路１１は、イネーブル信号ＥＮ１が入力されると、トランジスタＱ１，Ｑ２をオン・オフするためのスイッチ信号ＯＵＴ１，ＯＵＴ２を出力する。ＰＷＭ制御回路１１は、一端がトランジスタＱ１とトランジスタＱ２の接続点に接続されたインダクタＬ２の他端の電圧がフィードバックされ、この電圧に応じてパルス幅を変調したパルス信号を生成する。ＰＷＭ制御回路１１は、スイッチ信号ＯＵＴ１については、生成したパルス信号をそのまま出力する。
【００３５】
　ＰＷＭ制御回路１１は、ステップ信号ＳＲが入力される。ＰＷＭ制御回路１１は、ステップ信号ＳＲがＨ状態であれば、上述した生成したパルス信号をスイッチ信号ＯＵＴ２としてそのまま出力する。Ｌ状態であれば上述の生成したパルス信号をマスクして、常にＬ状態のスイッチ信号ＯＵＴ２を出力する。
【００３６】
　図３は、ＰＷＭ制御回路に入力されるステップ信号、イネーブル信号、及びＰＷＭ制御回路から出力されるスイッチ信号の関係を説明するためのタイミングチャートを示す図である。ＳＲ等の信号に関する実際の動作シーケンスについては後述する。図３に示すように、ＰＷＭ制御回路１１は、イネーブル信号ＥＮ１が入力されて（‘Ｈ’状態になって）、トランジスタＱ１をオン・オフするためのスイッチ信号ＯＵＴ１を出力する。ＰＷＭ制御回路１１は、イネーブル信号ＥＮ１が入力され、さらにステップ信号ＳＲが入力されて（‘Ｈ’状態になって）、トランジスタＱ２をオン・オフするためのスイッチ信号ＯＵＴ２を出力する。
【００３７】
　すなわち、ＰＷＭ制御回路１１は、イネーブル信号ＥＮ１が入力されて、スイッチ信号ＯＵＴ１を出力し、さらに、ステップ信号ＳＲが入力されて、スイッチ信号ＯＵＴ２を出力する。
【００３８】
　なお、ＰＷＭ制御回路１１は、通常はトランジスタＱ１，Ｑ２を交互にオンするようにスイッチ信号ＯＵＴ１，ＯＵＴ２を出力する。また、ＰＷＭ制御回路１１は、トランジスタＱ１，Ｑ２のソース−ドレイン間が同時にオンすることを防止するため、スイッチ信号ＯＵＴ１，ＯＵＴ２の‘Ｈ’状態に重なり期間が生じないようデッドタイムｔｄを挿入して出力する。また、ＰＷＭ制御回路１１は、入力されるステップ信号ＳＲの入力期間（‘Ｈ’状態）に応じて、スイッチ信号ＯＵＴ２を出力する。
【００３９】
　図４は、ＰＷＭ制御回路に入力されるステップ信号のタイミングチャートを示す図である。
　図に示すように、スイッチング周期Ｔのｎ周期を１つのブロックとして区切る。ｉ番目のブロックにおけるステップ信号ＳＲのパルス幅をＴＳＲｉとする。
【００４０】
　時間ｔ１において、シリーズレギュレータ２０からＤＣ−ＤＣコンバータ１０に動作切替えが行われたとき、０番目のブロックでは、ステップ信号ＳＲは、‘Ｌ’状態とする。以降のブロックでは、ＴＳＲｉ＋１＞ＴＳＲｉが成り立つように、徐々に、ステップ信号ＳＲのパルス幅を増加する。
【００４１】
　すなわち、ＰＷＭ制御回路１１には、図４に示すように、パルス幅が一定周期ごとに所定の幅ずつ増加するステップ信号ＳＲが入力される。ＰＷＭ制御回路１１は、このステップ信号ＳＲのＬ状態に応じて、上述した生成したパルス信号をマスクし、トランジスタＱ２のオン回数が徐々に増加するスイッチ信号ＯＵＴ２を出力する。
【００４２】
　図２の説明に戻る。ドライバＺ１，Ｚ２は、ＰＷＭ制御回路１１から出力されるスイッチ信号ＯＵＴ１，ＯＵＴ２に応じてトランジスタＱ１，Ｑ２を駆動する。
　トランジスタＱ１は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ１は、ゲートに‘Ｈ’状態のスイッチ信号ＯＵＴ１が入力されると、ソース−ドレイン間をオンし、入力電圧ＶｉｎをインダクタＬ２に出力する。トランジスタＱ１のソース−ドレイン間には、ダイオードＤ２が接続されている。なお、トランジスタＱ１のソース−ドレイン間に寄生ダイオードが発生する場合は、ダイオードＤ２を接続する必要はない。
【００４３】
　トランジスタＱ２は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ２は、ゲートに‘Ｈ’状態のスイッチ信号ＯＵＴ２が入力されると、ソース−ドレイン間をオンし、インダクタＬ２をグランドに接続する。トランジスタＱ２のソース−ドレイン間には、ダイオードＤ３が接続されている。なお、トランジスタＱ２のソース−ドレイン間に寄生ダイオードが発生する場合は、ダイオードＤ３を接続する必要はない。
【００４４】
　インダクタＬ２は、トランジスタＱ１のソース及びトランジスタＱ２のドレインと接続され、さらにコンデンサＣ２、負荷３０に接続されている。
　次に、タイミングチャートを用いて、図２の電源システムの動作について説明する。
【００４５】
　図５は、電源システムから出力される出力電圧、及び電源システムに入力されるイネーブル信号、ステップ信号のタイミングチャートを示す図である。
　負荷３０が軽負荷であるとする。このとき、図５に示すように、イネーブル信号ＥＮ１は、ＤＣ−ＤＣコンバータ１０に入力されず（‘Ｌ’状態）、ＤＣ−ＤＣコンバータ１０は、動作しない。イネーブル信号ＥＮ２は、シリーズレギュレータ２０に入力され（‘Ｈ’状態）、シリーズレギュレータ２０は動作している。シリーズレギュレータ２０は、入力電圧Ｖｉｎを降圧して、負荷３０に出力電圧Ｖｏｕｔ供給する。
【００４６】
　負荷３０が軽負荷から重負荷になるとき、イネーブル信号ＥＮ１は、‘Ｈ’状態となり、イネーブル信号ＥＮ２は、‘Ｌ’状態となる。これにより、シリーズレギュレータ２０は、動作しなくなる。
【００４７】
　ＤＣ−ＤＣコンバータ１０のＰＷＭ制御回路１１は、イネーブル信号ＥＮ１が入力されると、トランジスタＱ１をオン・オフするためのスイッチ信号ＯＵＴ１を出力する。また、ＰＷＭ制御回路１１は、‘Ｈ’状態の期間が徐々に増加するステップ信号ＳＲが入力され、このステップ信号ＳＲに基づいて、トランジスタＱ２のオン回数が徐々に増加するスイッチ信号ＯＵＴ２を出力する。
【００４８】
　これにより、シリーズレギュレータ２０からＤＣ−ＤＣコンバータ１０への動作切替えが行われたとき、負荷３０のグランドへの接続回数（平均接続時間）は、徐々に増加していく。よって、動作切替え時におけるコンデンサＣ２からインダクタＬ２、トランジスタＱ２を介した電流の逆流が抑制され、図５に示すように、負荷３０へ供給される出力電圧Ｖｏｕｔの低下を抑制することができる。
【００４９】
　また、電子機器において、待機時にシリーズレギュレータ、通常動作時にＤＣ−ＤＣコンバータを使用する場合に、動作切替え時の電圧低下によって生じる誤リセットなどを防止することができる。
【００５０】
　なお、上記のトランジスタＱ１，Ｑ２は、共にＮチャネルＭＯＳトランジスタとしたが、負荷に供給される入力電圧Ｖｉｎと、負荷３０のグランドへの接続とが交互に繰り返されればよく、共にＰチャネルＭＯＳトランジスタ、又はＰチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタであってもよい。
【００５１】
　次に、ＤＣ−ＤＣコンバータ１０のオン時比率から、電源システムの動作について説明する。
　シリーズレギュレータ２０からＤＣ−ＤＣコンバータ１０へ動作切替えが行われたとする。負荷３０が重負荷（出力電圧Ｖｏｕｔが低下しない範囲で大きな出力電流を要する負荷量）の場合においては、ＤＣ−ＤＣコンバータ１０のトランジスタＱ２がオフ状態にあるとき、インダクタＬ２には、電流が連続して流れ、ＤＣ−ＤＣコンバータ１０は、電流連続モードとなる。この場合のＤＣ−ＤＣコンバータのオン時比率は、式（１）と同様に、次式で表される。
Ｄ＝Ｖｏｕｔ／Ｖｉｎ　　　……（２）
　一方、負荷３０が軽負荷であり、シリーズレギュレータ２０からＤＣ−ＤＣコンバータ１０へ動作切替えが行われたとする。この場合においては、ＤＣ−ＤＣコンバータ１０のトランジスタＱ２がオフ状態にあるとき、インダクタＬ２には、電流が断続して流れ、ＤＣ−ＤＣコンバータ１０は、電流断続モードとなる。この場合のＤＣ−ＤＣコンバータのオン時比率は、次式で表される。
【００５２】
【数１】
2004129489.tif 000003
【００５３】
　ここで、式（３）の導出について説明する。電流断続モードにおいて、トランジスタＱ１がオンした場合、電源システムの入力から出力へ供給される電力Ｐｏｎは、電源システムに流れ込む電流が、（Ｖｉｎ−Ｖｏｕｔ）ｔ／Ｌとなるので（ｔ：時間、Ｌ：インダクタＬ２のインダクタンス）、次式で表される。
【００５４】
【数２】
2004129489.tif 000004
【００５５】
　式（４）を０〜Ｔｏｎまで積分し、１周期で平均化すると、電力Ｐａｖは、次式で表される。
【００５６】
【数３】
2004129489.tif 000005
【００５７】
　式（５）の電力Ｐａｖは、電源システムの出力電力Ｐｏと等しい。電源システムの出力電流をＩｏｕｔ、出力電圧をＶｏｕｔとすると、出力電力Ｐｏは、次式で表される。
Ｐｏ＝Ｉｏｕｔ・Ｖｏｕｔ　　　……（６）
　式（５）と式（６）は等しいので、次式（７ａ）、（７ｂ）から式（３）が導出される。
【００５８】
【数４】
2004129489.tif 000006
【００５９】
　このため、トランジスタＱ２をオフからオンへ徐々にオン期間を増加させることなく切替えた場合、電流連続モードにおいては、オン時比率は変化せず、出力電圧Ｖｏｕｔは変動しない。電流断続モードにおいては、式（３）で表されるオン時比率から、式（２）で表されるオン時比率に遷移する際、ＰＷＭ制御回路１１の制御の遅れにより、トランジスタＱ２のオン時間が過大となる期間が発生し、出力電圧Ｖｏｕｔは、大きく低下することとなる。しかし、ステップ信号ＳＲによって、トランジスタＱ２のオン期間を徐々に大きくすることにより、出力電圧Ｖｏｕｔの低下を抑制することができる。
【産業上の利用可能性】
【００６０】
　ＤＣ−ＤＣコンバータとシリーズレギュレータとを負荷の軽重に応じて切替えることによって、待機モード、通常モードによって負荷の変化する電子機器にも適用できる。
【図面の簡単な説明】
【００６１】
【図１】本発明の電源システムの原理図である。
【図２】本発明の実施の形態に係る電源システムの回路図である。
【図３】ＰＷＭ制御回路に入力されるステップ信号、イネーブル信号、及びＰＷＭ制御回路から出力されるスイッチ信号の関係を説明するためのタイミングチャートを示す図である。
【図４】ＰＷＭ制御回路に入力されるステップ信号のタイミングチャートを示す図である。
【図５】電源システムから出力される出力電圧、及び電源システムに入力されるイネーブル信号、ステップ信号のタイミングチャートを示す図である。
【図６】従来の電源システムの回路図である。
【図７】ＰＷＭ制御回路に入力されるイネーブル信号、及びＰＷＭ制御回路から出力される出力信号を示したタイミングチャートである。
【図８】ＤＣ−ＤＣコンバータから出力される出力電圧、及びＰＷＭ制御回路に入力されるイネーブル信号を示したタイミングチャートである。
【符号の説明】
【００６２】
　１，１０　ＤＣ−ＤＣコンバータ
　１ａ　制御回路
　１１　ＰＷＭ制御回路
　２，２０　シリーズレギュレータ
　３，３０　負荷
　ＳＷ１，ＳＷ２　スイッチ素子
　Ｑ１，Ｑ２　トランジスタ
　Ｌ１，Ｌ２　インダクタ
　Ｃ１，Ｃ２　コンデンサ
　Ｚ１，Ｚ２　ドライバ
【図１】
2004129489.tif 000007
【図２】
2004129489.tif 000008
【図３】
2004129489.tif 000009
【図４】
2004129489.tif 000010
【図５】
2004129489.tif 000011
【図６】
2004129489.tif 000012
【図７】
2004129489.tif 000013
【図８】
2004129489.tif 000014