(57)【要約】【課題】　本発明の目的は、樹脂層の応力を分散させることにある。【解決手段】　半導体基板１０は、集積回路１２が形成され、内部に電気的に接続された配線１６と配線１６に形成された電極１８とを有する。半導体基板１０上に、その一部が露出するように、複数の樹脂層３０が相互に分離して形成されている。再配置配線３２が電極１８に電気的に接続されている。外部端子４８は、再配置配線３２上に形成され、樹脂層３０にて支持されてなる。【選択図】　　　　図１
2004104103.tif 000002
【特許請求の範囲】
【請求項１】
　集積回路が形成され、内部に電気的に接続された配線と前記配線に形成された電極とを有する半導体基板と、
　前記半導体基板上に、その一部が露出するように、相互に分離して形成された複数の樹脂層と、
　前記電極に電気的に接続されてなる再配置配線と、
　前記再配置配線上に形成され、前記樹脂層にて支持されてなる外部端子と、
　を含む半導体装置。
【請求項２】
　請求項１記載の半導体装置において、
　少なくとも１つの前記樹脂層には、貫通穴が形成されてなる半導体装置。
【請求項３】
　集積回路が形成され、内部に電気的に接続された配線と前記配線に形成された電極とを有する半導体基板と、
　前記半導体基板上に、その一部が露出するように、貫通穴が形成された樹脂層と、
　前記電極に電気的に接続されてなる再配置配線と、
　前記再配置配線上に形成され、前記樹脂層にて支持されてなる外部端子と、
　を含む半導体装置。
【請求項４】
　請求項２又は請求項３記載の半導体装置において、
　前記貫通穴はスリットである半導体装置。
【請求項５】
　請求項４記載の半導体装置において、
　前記半導体基板は、矩形をなし、
　前記スリットは、前記矩形の対角線に沿って形成されてなる半導体装置。
【請求項６】
　請求項１から請求項５のいずれかに記載の半導体装置において、
　前記半導体基板の、前記樹脂層からの露出部内には、素子が形成されてなる半導体装置。
【請求項７】
　請求項１から請求項６のいずれかに記載の半導体装置において、
　前記再配置配線は、前記樹脂層上に至るように形成されてなる半導体装置。
【請求項８】
　請求項１から請求項６のいずれかに記載の半導体装置において、
　前記再配置配線は、前記樹脂層下を通るように形成され、
　前記再配置配線上に設けられて前記樹脂層を貫通する導電ポストをさらに有し、
　前記外部端子は、前記導電ポスト上に設けられてなる半導体装置。
【請求項９】
　請求項１から請求項８のいずれかに記載の半導体装置において、
　隣同士の前記樹脂層の間の領域を避けるように、前記樹脂層上に形成された第２の樹脂層をさらに有する半導体装置。
【請求項１０】
　半導体チップが表面実装されたインターポーザ基板と、
　前記インターポーザ基板の裏面に設けられた配線層と、
　前記配線層上に分割配置された保護層と、
　前記保護層を通して前記配線層に接続されたハンダボールと、
　前記インターポーザ基板に設けられた、前記半導体チップと前記配線層とを接続するスルーホールと、
　を有する半導体装置。
【請求項１１】
　請求項１から請求項１０のいずれかに記載の半導体装置が実装されてなる回路基板。
【請求項１２】
　請求項１から請求項１０のいずれかに記載の半導体装置を有する電子機器。
【請求項１３】
　集積回路が形成されて内部に電気的に接続された配線と前記配線に形成された電極とを有する半導体基板上に、その一部が露出するように、相互に分離して複数の樹脂層を形成すること、
　前記電極に電気的に接続されるように、再配置配線を形成すること、及び、
　前記再配置配線上に、前記樹脂層にて支持されるように外部端子を形成すること、
　を含む半導体装置の製造方法。
【請求項１４】
　集積回路が形成されて内部に電気的に接続された配線と前記配線に形成された電極とを有する半導体基板上に、その一部が露出する貫通穴を有する樹脂層を形成すること、
　前記電極に電気的に接続されるように、再配置配線を形成すること、及び、
　前記再配置配線上に、前記樹脂層にて支持されるように外部端子を形成すること、
　を含む半導体装置の製造方法。
【請求項１５】
　スルーホールを介して接続された配線層を、インターポーザ基板の両面に形成する工程と、
　前記インターポーザ基板の裏面に形成された配線層上に保護層を形成する工程と、
　前記保護層をパターニングすることにより、前記保護層を分割するとともに、前記配線層を露出させる開口部を形成する工程と、
　前記開口部を介して前記配線層に接続されたハンダボールを形成する工程と、
　前記インターポーザ基板の表面上に半導体チップを実装する工程と、
　を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【背景技術】
【０００２】
　図１５は、従来のチップサイズパッケージの概略構成を示す平面図、図１６は、図１５に示すチップサイズパッケージのXVI−XVI線断面図である。半導体素子１２１には、能動領域に接続された配線層１２２が形成され、配線層１２２にはパッド１２３が形成されている。半導体素子１２１には、パッド１２３が露出するようにして能動領域の上方に応力緩和層１２４が形成され、パッド１２３上から応力緩和層１２４上に再配置配線１２５が形成されている。再配置配線１２５上にはソルダレジスト膜１２６が形成されている。ソルダレジスト膜１２６には、応力緩和層１２４の上方において再配置配線１２５の一部を露出させる開口１２７が形成されている。開口１２７を介して、再配置配線１２５上にハンダボール１２８が形成されている。応力緩和層１２４及びソルダレジスト膜１２６は、樹脂から形成されている。
【０００３】
　このように、半導体素子１２１には、広い範囲にわたって樹脂層が形成されており、樹脂層の内部応力によって発生する半導体素子１２１の反りを防止することが難しかった。
【０００４】
　本発明の目的は、樹脂層の応力を分散させることにある。
【発明の開示】
【課題を解決するための手段】
【０００５】
（１）本発明に係る半導体装置は、集積回路が形成され、内部に電気的に接続された配線と前記配線に形成された電極とを有する半導体基板と、
　前記半導体基板上に、その一部が露出するように、相互に分離して形成された複数の樹脂層と、
　前記電極に電気的に接続されてなる再配置配線と、
　前記再配置配線上に形成され、前記樹脂層にて支持されてなる外部端子と、
　を含む。本発明によれば、複数の樹脂層が相互に分離して形成されているので、これらが一体的に形成されている場合と比べて、内部応力が分散される。そのため、半導体基板に加えられる力が分散されるので、半導体基板の反りを低減することができる。
（２）この半導体装置において、
　少なくとも１つの前記樹脂層には、貫通穴が形成されていてもよい。
（３）本発明に係る半導体装置は、集積回路が形成され、内部に電気的に接続された配線と前記配線に形成された電極とを有する半導体基板と、
　前記半導体基板上に、その一部が露出するように、貫通穴が形成された樹脂層と、
　前記電極に電気的に接続されてなる再配置配線と、
　前記再配置配線上に形成され、前記樹脂層にて支持されてなる外部端子と、
　を含む。本発明によれば、樹脂層に貫通穴が形成されているので、貫通穴が無い場合と比べて、内部応力が分散される。そのため、半導体基板に加えられる力が分散されるので、半導体基板の反りを低減することができる。
（４）この半導体装置において、
　前記貫通穴はスリットであってもよい。
（５）この半導体装置において、
　前記半導体基板は、矩形をなし、
　前記スリットは、前記矩形の対角線に沿って形成されていてもよい。
（６）この半導体装置において、
　前記半導体基板の、前記樹脂層からの露出部内には、素子が形成されていてもよい。
（７）この半導体装置において、
　前記再配置配線は、前記樹脂層上に至るように形成されていてもよい。
（８）この半導体装置において、
　前記再配置配線は、前記樹脂層下を通るように形成され、
　前記再配置配線上に設けられて前記樹脂層を貫通する導電ポストをさらに有し、
　前記外部端子は、前記導電ポスト上に設けられてもよい。
（９）この半導体装置は、
　隣同士の前記樹脂層の間の領域を避けるように、前記樹脂層上に形成された第２の樹脂層をさらに有してもよい。
（１０）本発明に係る半導体装置は、半導体チップが表面実装されたインターポーザ基板と、
　前記インターポーザ基板の裏面に設けられた配線層と、
　前記配線層上に分割配置された保護層と、
　前記保護層を通して前記配線層に接続されたハンダボールと、
　前記インターポーザ基板に設けられた、前記半導体チップと前記配線層とを接続するスルーホールと、
　を有する。本発明によれば、半導体チップをモールド樹脂で封止することを可能としつつ、ハンダボールの配置密度を増加させることが可能となるとともに、配線層に加わる応力を緩和することが可能となり、二次実装の信頼性を向上させつつ、実装密度を増大させることが可能となる。
（１１）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（１２）本発明に係る電子機器は、上記半導体装置を有する。
（１３）本発明に係る半導体装置の製造方法は、集積回路が形成されて内部に電気的に接続された配線と前記配線に形成された電極とを有する半導体基板上に、その一部が露出するように、相互に分離して複数の樹脂層を形成すること、
　前記電極に電気的に接続されるように、再配置配線を形成すること、及び、
　前記再配置配線上に、前記樹脂層にて支持されるように外部端子を形成すること、
　を含む。本発明によれば、複数の樹脂層を相互に分離して形成するので、これらを一体的に形成する場合と比べて、内部応力が分散される。そのため、半導体基板に加えられる力が分散されるので、半導体基板の反りを低減することができる。
（１４）本発明に係る半導体装置の製造方法は、集積回路が形成されて内部に電気的に接続された配線と前記配線に形成された電極とを有する半導体基板上に、その一部が露出する貫通穴を有する樹脂層を形成すること、
　前記電極に電気的に接続されるように、再配置配線を形成すること、及び、
　前記再配置配線上に、前記樹脂層にて支持されるように外部端子を形成すること、
　を含む。本発明によれば、貫通穴を有するように樹脂層を形成するので、貫通穴を形成しない場合と比べて、内部応力が分散される。そのため、半導体基板に加えられる力が分散されるので、半導体基板の反りを低減することができる。
（１５）本発明に係る半導体装置の製造方法は、スルーホールを介して接続された配線層を、インターポーザ基板の両面に形成する工程と、
　前記インターポーザ基板の裏面に形成された配線層上に保護層を形成する工程と、
　前記保護層をパターニングすることにより、前記保護層を分割するとともに、前記配線層を露出させる開口部を形成する工程と、
　前記開口部を介して前記配線層に接続されたハンダボールを形成する工程と、
　前記インターポーザ基板の表面上に半導体チップを実装する工程と、
　を含む。本発明によれば、半導体チップをモールド樹脂で封止することを可能としつつ、ハンダボールの配置密度を増加させることが可能となるとともに、製造工程を増加させることなく、配線層に加わる応力を緩和することが可能となる。このため、コストアップを抑制しつつ、二次実装の信頼性を向上させることが可能となるとともに、実装密度を増大させることが可能となる。
【発明を実施するための最良の形態】
【０００６】
　以下、本発明の実施の形態を、図面を参照して説明する。
【０００７】
　（第１の実施の形態）
　図１は、本発明の第１の実施の形態に係る半導体装置を説明する図である。図２は、図１に示す半導体装置のII−II線断面図である。半導体装置は、半導体基板１０を有する。図１に示す半導体基板１０は半導体チップであるが、半導体ウエハを使用してもよい。半導体基板１０には、集積回路１２が形成されている。半導体チップには、１つの集積回路１２が形成され、半導体ウエハには、複数の集積回路１２が形成される。集積回路１２が形成された領域を能動領域ということができる。集積回路１２は、ヒューズ、トランジスタ、センサ（例えば光素子（受光素子又は発光素子））等である素子１４を含んでもよい。
【０００８】
　半導体基板１０は、内部に電気的に接続された複数の配線（又は配線層）１６を有する。複数の配線１６は、集積回路１２（又は能動領域）に電気的に接続された配線を含む。複数の配線１６は、電気的に、集積回路１２に接続されずに半導体基板１０の内部に接続された配線を含んでもよい。配線１６には、電極（パッド）１８が形成されている。
【０００９】
　半導体基板１０は、パッシベーション膜２０を有していてもよい。パッシベーション膜２０は、樹脂膜、シリコン酸化膜、シリコン窒化膜のいずれであってもよい。パッシベーション膜２０は、シリコン酸化膜のように透明であってもよいし、不透明であってもよい。パッシベーション膜２０は、各電極１８の一部（例えば中央部のみ）を除いて形成されていてもよい。パッシベーション膜２０は、配線１６を覆っており、集積回路１２（又は能動領域）の全体を覆っていてもよい。素子１４が光素子であっても、パッシベーション膜２０が透明であれば、パッシベーション膜２０が素子１４を覆っていてもよい（図３（Ａ）参照）。
【００１０】
　半導体基板１０には、相互に分離した複数の樹脂層３０が形成されている。樹脂層３０は、半導体基板１０の一部（例えばパッシベーション膜２０の一部）が露出するように形成されている。樹脂層３０は、電気的絶縁層である。樹脂層３０は、導電性粒子を含まない。樹脂層３０は、応力緩和機能を有してもよい。樹脂層３０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等で形成されてもよい。樹脂層３０は、遮光性を有する材料から形成されてもよい。樹脂層３０は、電極１８の上方を避けて形成されている。樹脂層３０の少なくとも一部は、集積回路１２（又は能動領域）の上方に形成されてもよい。樹脂層３０は、素子１４の上方を避けて形成されてもよい。素子１４が樹脂層３０からの露出部２２内に位置する場合、樹脂層３０が不透明であってもパッシベーション膜２０が透明であれば、素子１４に光が入り込むようになる。また、樹脂層３０が素子１４の上方を避けて形成されていれば、樹脂層３０の内部応力の影響を、素子１４が受けないようになる。
【００１１】
　半導体装置は、電極１８に電気的に接続された再配置配線３２を有する。再配置配線３２は、その一部が電極１８とオーバーラップするように形成されている。再配置配線３２は、樹脂層３０上に（例えばその上面に）至るように形成されている。再配置配線３２は、パッシベーション膜２０上を通ってもよい。再配置配線３２は、例えば、ＴｉＷスパッタ配線層、Ｃｕスパッタ配線層およびＣｕメッキ配線層の３層構造から構成することができる。
【００１２】
　再配置配線３２上には、外部端子（例えばハンダボール）３４が設けられている。外部端子３４は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。軟ろうとして、鉛を含まないハンダ（以下、鉛フリーハンダという。）を使用してもよい。鉛フリーハンダとして、スズー銀（Ｓｎ―Ａｇ）系、スズ−ビスマス（Ｓｎ−Ｂｉ）系、スズ−亜鉛（Ｓｎ−Ｚｎ）系、あるいはスズ−銅（Ｓｎ−Ｃｕ）系の合金を使用してもよいし、これらの合金に、さらに銀、ビスマス、亜鉛、銅のうち少なくとも１つを添加してもよい。外部端子３４は、樹脂層３０の上方に形成されており、樹脂層３０にて支持されている。したがって、外部端子３４に加えられた外力の一部が、樹脂層３０にて吸収される。
【００１３】
　半導体装置は、複数の第２の樹脂層（ソルダレジスト等の保護層）３６を有していてもよい。第２の樹脂層３６は、樹脂層３０上に形成されている。複数の第２の樹脂層３６は、それぞれ、複数の樹脂層（応力緩和層）３０に対応して分割配置されている。複数の第２の樹脂層３６は、隣同士の樹脂層（第１の樹脂層）３０の間の領域を避けて形成されている。第２の樹脂層３６は、半導体基板１０の樹脂層３０からの露出部２２の全てを避けていてもよいし、露出部２２の端部を覆っていてもよい。第２の樹脂層３６は、素子１４の上方を避けて形成されている。
【００１４】
　第２の樹脂層３６は、再配置配線３２の外部端子３４を設ける部分（例えばランド）を避けて、再配置配線３２を覆うように形成されている。第２の樹脂層３６には、各樹脂層３０上において再配置配線３２を露出させる開口が形成されている。外部端子３４は、第２の樹脂層３６に形成された開口を介して再配置配線３２と接続されている。第２の樹脂層３６は、外部端子３４の少なくとも根本部分に接触している。第２の樹脂層３６は、電極１８を覆っていてもよい。
【００１５】
　本実施の形態によれば、複数の樹脂層３０が相互に分離して形成されているので、これらが一体的に形成されている場合と比べて、内部応力が分散される。そのため、半導体基板１０に加えられる力が分散されるので、半導体基板１０の反りを低減することができる。
【００１６】
　本実施の形態によれば、配線１６上に設けられた樹脂層３０の伸縮量を低減させることが可能となるとともに、再配置配線３２上に設けられた第２の樹脂層３６の伸縮量を低減させることが可能となる。このため、配線１６および再配置配線３２に加わる外力を低下させることが可能となり、配線１６および再配置配線３２に生じる歪を低減させつつ、半導体基板１０上に外部端子３４を設けることが可能となる。こうして、二次実装の信頼性を向上させることが可能となるとともに、実装密度を増加させることが可能となる。
【００１７】
　図３（Ａ）〜図３（Ｅ）は、本実施の形態に係る半導体装置の製造方法を説明する図である。製造方法の説明では、半導体基板１０として、半導体ウエハを使用する。図３（Ａ）に示すように、半導体基板１０には、素子１４が形成されている。半導体基板１０には、集積回路１２が形成されている。半導体基板１０は、その内部に電気的に接続された配線１６を有し、配線１６には電極１８が形成されている。
【００１８】
　図３（Ｂ）に示すように、半導体基板１０上に（例えばパッシベーション膜２０上に）、その一部（例えばパッシベーション膜２０の表面の一部）が露出するように、相互に分離して複数の樹脂層３０を形成する。
【００１９】
　樹脂層３０の形成プロセスは、半導体基板１０に樹脂前駆体（例えば熱硬化性樹脂前駆体）を塗布すること、あるいは、半導体基板１０上で樹脂前駆体をスピンコートによって拡げて、樹脂前駆体層を形成することを含んでもよい。放射線（光線（紫外線、可視光線）、Ｘ線、電子線）に感応する性質を有する放射線感応性樹脂前駆体を使用して、連続的又は一体的な樹脂前駆体層を形成し、これを複数の樹脂層３０にパターニングしてもよい。パターニングにはリソグラフィを適用する。あるいは、印刷（例えばスクリーン印刷）によって、樹脂層３０を形成してもよい。各樹脂層３０は、複数層になるように形成してもよいし、１層になるように形成しもよい。樹脂層３０は、電極１８上を避けるように形成する。樹脂層３０は、素子１４上を避けるように形成する。樹脂層３０は、半導体基板１０の切断領域を避けるように形成してもよい。
【００２０】
　図３（Ｃ）に示すように、電極１８に電気的に接続されるように、再配置配線３２を形成する。樹脂層３０上に至るように再配置配線３２を形成する。再配置配線３２は、電極１８上を通るように形成する。再配置配線３２は、樹脂層３０の側面を通ってもよい。再配置配線３２は、ランド（ラインよりも幅の広い部分）を有するように形成してもよい。ランドは、その上に外部端子３４を設けるためのものである。再配置配線３２は、１層で形成してもよいし、複数層で形成してもよい。例えば、スパッタリングにより、ＴｉＷスパッタ膜およびＣｕスパッタ膜を順次積層した後、メッキレジスト膜を形成する。そして、フォトリソグラフィー技術を用いることにより、再配置配線３２に対応する開口をメッキレジスト膜に形成し、この開口を介して電解銅メッキを行うことにより、Ｃｕメッキ配線層を形成する。そして、メッキレジスト膜を除去し、Ｃｕメッキ配線層をマスクとして、Ｃｕスパッタ膜およびＴｉＷスパッタ膜を順次エッチングすることにより、Ｃｕスパッタ配線層およびＴｉＷスパッタ配線層を形成し、再配置配線３２を形成することができる。
【００２１】
　図３（Ｄ）に示すように、樹脂層３０上に第２の樹脂層３６を形成してもよい。第２の樹脂層３６には、樹脂層３０の内容が該当してもよい。あるいは、第２の樹脂層３６はソルダレジストであってもよい。第２の樹脂層３６は、再配置配線３２の一部（例えばランドの中央部）を除いた残りの部分を覆うように形成する。第２の樹脂層３６は、隣同士の樹脂層３０の間の領域を避けるように形成する。第２の樹脂層３６は、半導体基板１０の切断領域が露出するように形成してもよい。
【００２２】
　図３（Ｅ）に示すように、再配置配線３２上に、樹脂層３０にて支持されるように外部端子３４を形成する。外部端子３４の形成には、周知の方法を適用することができる。
【００２３】
　必要に応じて、第２の樹脂層３６上に、図示しない第３の樹脂層を形成してもよい。第３の樹脂層には、樹脂層３０の内容が該当してもよい。第３の樹脂層は、外部端子３４の上端部を除く部分を覆うように設ける。こうすることで、外部端子３４に加えられる外力によって生じる応力を分散することができる。あるいは、外部端子３４と再配置配線３２との接合を補強することができる。第３の樹脂層は、半導体基板１０の全体を覆うように形成した後にパターニングしてもよい。第３の樹脂層を、外部端子３４が覆われるように設けた後、外部端子３４の上端部から第３の樹脂層を除去してもよい。パターニングには、リソグラフィを適用することができる。あるいは、レーザの使用又はアッシングによって、第３の樹脂層の一部を除去してもよい。
【００２４】
　図４に示すように、半導体基板１０を切断（例えば、スクライビング又はダイシング）してもよい。半導体基板１０の切断領域に樹脂層３０及び第２の樹脂層３６を設けないようにすれば、樹脂を切断しないのでカッタ（又はブレード）３８の目詰まりを防止することができる。こうして、半導体装置を得ることができる。
【００２５】
　（第２の実施の形態）
　図５は、本発明の第２の実施の形態に係る半導体装置を説明する図である。本実施の形態では、樹脂層４０の下を通るように再配置配線４２が形成されている。再配置配線４２は、パッシベーション膜２０上に形成されている。再配置配線４２上には、導電ポスト４４が設けられている。導電ポスト４４は、樹脂層４０を貫通する。すなわち、樹脂層４０には、貫通穴４６が形成されている。外部端子４８は、導電ポスト４４上に設けられている。その他の構成及び製造方法は、第１の実施の形態で説明した内容が該当する。
【００２６】
　本実施の形態によれば、樹脂層４０に貫通穴４６が形成されることで、樹脂層４０がさらに分割されているに等しい効果が得られるので、半導体基板１０の反りを一層低減することができる。
【００２７】
　（第３の実施の形態）
　図６は、本発明の第３の実施の形態に係る半導体装置を説明する図である。本実施の形態では、樹脂層５０の下を通るように再配置配線５２が形成されている。再配置配線５２は、パッシベーション膜２０上に形成されている。樹脂層５０には、貫通穴５４が形成されている。貫通穴５４は、再配置配線５２の一部とオーバーラップするように形成されている。すなわち、貫通穴５４を介して再配置配線５２の一部が露出するように、樹脂層５０が形成されている。樹脂層５０からの再配置配線５２の露出部から、貫通穴５４の内面を通って、樹脂層５０上に至るように、配線５６が形成されている。配線５６上に外部端子５８が設けられている。その他の構成及び製造方法は、第１の実施の形態で説明した内容が該当する。
【００２８】
　本実施の形態によれば、樹脂層５０に貫通穴５４が形成されることで、樹脂層５０がさらに分割されているに等しい効果が得られるので、半導体基板１０の反りを一層低減することができる。
【００２９】
　（第４の実施の形態）
　図７は、本発明の第４の実施の形態に係る半導体装置を説明する図である。図８は、図７に示す半導体装置のVIII−VIII線断面図であり、図９は、図７に示す半導体装置のIX−IX線断面図である。半導体装置は、半導体基板６０を含む。半導体基板６０は、１つ又は複数の素子６２を有する。素子６２は、ヒューズ、トランジスタ、センサ（例えば光素子（受光素子又は発光素子））等である。素子６２は、外力の影響を受けやすいもの、あるいは、光が出入射するものであってもよい。半導体基板６０には、第１の実施の形態で説明した半導体基板１０の内容が該当する。
【００３０】
　半導体基板６０上には樹脂層６４が形成されている。樹脂層６４には、１つ又は複数の貫通穴６６，６８が形成されている。貫通穴６６は、素子６２がその内側に配置されるように形成されている。こうすることで、素子６２上を樹脂層６４が覆わないので、樹脂層６４の内部応力の影響を素子６２が受けないようになっている。また、素子６２への（からの）光の出入射を妨げないようになっている。貫通穴６６は、樹脂層６４の中央部に形成されていてもよい。
【００３１】
　貫通穴６８は、スリットである。半導体基板６０が矩形であり、矩形の対角線に沿って貫通穴（スリット）６８が形成されている。貫通穴６８は、樹脂層６４を切断しないように形成されている。スリットである貫通穴６８は、樹脂層６４の端部を避けて形成されており、樹脂層６４の中央部を避けて形成されてもよい。
【００３２】
　半導体装置の製造方法は、半導体基板６０上に、その一部が露出する貫通穴６６，６８を有する樹脂層６４を形成することを含む。その他の構成及び製造方法は、第１の実施の形態で説明した内容が該当する。本実施の形態によれば、樹脂層６４に貫通穴６６，６８が形成されることで、樹脂層６４が分割されているに等しい効果が得られるので、半導体基板６０の反りを低減することができる。
【００３３】
　（第５の実施の形態）
　図１０は、本発明の第５の実施の形態に係る半導体装置の断面図であり、図１１は、図１０に示す半導体装置の底面図である。図１０において、インターポーザ基板７０には、その両面に配線層７２，７４がそれぞれ形成されている。配線層７２，７４は、スルーホール７６を介して接続されている。インターポーザ基板７０の表面には半導体チップ（例えばＩＣチップ）７８が実装（例えば表面実装）されている。半導体チップ７８は、バンプ８０を介して配線層７２と接続されるとともに、モールド樹脂８２により封止されている。インターポーザ基板７０の裏面には、配線層７４上にこれを保護する保護層（例えばソルダレジスト膜）８４が形成されている。保護層８４は、分割配置されるともに、配線層７４を露出させる開口８６が形成されている。開口８６を介して配線層７４上には、ハンダボール９０が配置されている。ハンダボール９０は、保護層８４に形成された開口８６を介して配線層７４に接続されている。これにより、配線層７４上に設けられた保護層８４の伸縮量を低減させることが可能となり、配線層７４に加わる力を低下させることができる。このため、ボールグリッドアレイ（ＢＧＡ）構造の半導体装置において、配線層７４に生じる歪を低減させることが可能となり、二次実装の信頼性を向上させることが可能となるとともに、実装密度を増加させることが可能となる。
【００３４】
　本実施の形態に係る半導体装置の製造方法では、スルーホール７６を介して接続された配線層７２，７４を、インターポーザ基板７０の両面に形成する。インターポーザ基板７０の裏面に形成された配線層７４上に保護層８４を形成する。保護層８４をパターニングすることにより、保護層８４を分割するとともに、配線層７４を露出させる開口８６を形成する。開口８６を介して配線層７４に接続されたハンダボール９０を形成する。インターポーザ基板７０の表面上に半導体チップ７８を実装する。
【００３５】
　図１２には、上述した実施の形態で説明した半導体装置１が実装された回路基板１０００が示されている。この半導体装置を有する電子機器として、図１３にはノート型パーソナルコンピュータ２０００が示され、図１４には携帯電話３０００が示されている。
【００３６】
　本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００３７】
【図１】図１は、本発明の第１の実施の形態に係る半導体装置を説明する図である。
【図２】図２は、図１に示す半導体装置のII−II線断面図である。
【図３】図３（Ａ）〜図３（Ｅ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】図４は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】図５は、本発明の第２の実施の形態に係る半導体装置を説明する図である。
【図６】図６は、本発明の第３の実施の形態に係る半導体装置を説明する図である。
【図７】図７は、本発明の第４の実施の形態に係る半導体装置を説明する図である。
【図８】図８は、図７に示す半導体装置のVIII−VIII線断面図である。
【図９】図９は、図７に示す半導体装置のIX−IX線断面図である。
【図１０】図１０は、本発明の第５の実施の形態に係る半導体装置の断面図である。
【図１１】図１１は、図１０に示す半導体装置の底面図である。
【図１２】図１２は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図１３】図１３は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１４】図１４は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１５】図１５は、従来のチップサイズパッケージの概略構成を示す平面図である。
【図１６】図１６は、図１５に示すチップサイズパッケージのXVI−XVI線断面図である。
【符号の説明】
【００３８】
　１０…半導体基板　１２…集積回路　１４…素子　１６…配線　１８…電極　２０…パッシベーション膜　２２…露出部　３０…樹脂層　３２…再配置配線　３４…外部端子　３６…第２の樹脂層　４０…樹脂層　４２…再配置配線　４４…導電ポスト　４６…貫通穴　４８…外部端子　５０…樹脂層　５２…再配置配線　５４…貫通穴　５６…配線　５８…外部端子　６０…半導体基板　６２…素子　６４…樹脂層　６６…貫通穴　６８…貫通穴　７０…インターポーザ基板　７２…配線層　７４…配線層　７６…スルーホール配線　７８…半導体チップ　８０…バンプ　８２…モールド樹脂　８４…保護層　８６…開口　９０…ハンダボール
【図１】
2004104103.tif 000003
【図２】
2004104103.tif 000004
【図３】
2004104103.tif 000005
【図４】
2004104103.tif 000006
【図５】
2004104103.tif 000007
【図６】
2004104103.tif 000008
【図７】
2004104103.tif 000009
【図８】
2004104103.tif 000010
【図９】
2004104103.tif 000011
【図１０】
2004104103.tif 000012
【図１１】
2004104103.tif 000013
【図１２】
2004104103.tif 000014
【図１３】
2004104103.tif 000015
【図１４】
2004104103.tif 000016
【図１５】
2004104103.tif 000017
【図１６】
2004104103.tif 000018