(57)【要約】【課題】解析式を用いて、大規模ＬＳＩの配線寄生素子であるインダクタンスを計算することにより、実用上の精度を保ちながら、高速な処理時間を実現する。【解決手段】半導体集積回路におけるインダクタンスの計算方法であって、配線のプロセス構造とレイアウトデータから、指定された領域内を対象として、配線の接続と配線の構造を認識する工程と、配線の接続と配線の構造に関して、所定の分割箇所及び指定された配線長さに基づいて配線を複数のセグメントに分割する工程と、分割された各２つのセグメントについて両者間の関係を求める工程と、各２つのセグメントの関係に基づいて、各セグメントの部分自己インダクタンスを、配線断面の幾何学的平均距離（ＧＭＤ）で近似した自己インダクタンスの式を用いて計算するとともに、各２つのセグメント間の部分相互インダクタンスを相互インダクタンスの式を用いて計算する工程とを具備する。【選択図】　　図２
2004145379.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路におけるインダクタンスの計算方法であって、
配線のプロセス構造とレイアウトデータから、指定された領域内を対象として、配線の接続と配線の構造を認識する工程と、
認識された配線の接続と配線の構造に関して、所定の分割箇所及び指定された配線長さに基づいて前記配線を複数のセグメントに分割する工程と、
分割された各２つのセグメントについて両者間の関係を求める工程と、
求めた各２つのセグメントの関係に基づいて、各セグメントの部分自己インダクタンスを、配線断面の幾何学的平均距離（ＧＭＤ）で近似した自己インダクタンスの式を用いて計算するとともに、各２つのセグメント間の部分相互インダクタンスを相互インダクタンスの式を用いて計算する工程と、
を具備することを特徴とするインダクタンスの計算方法。
【請求項２】
前記部分相互インダクタンスを計算する工程において、前記配線を断面が無限小の線状配線とみなし、２つの線状配線が互いに平行な関係にあるときに、指定した間隔以内の配線に対して、線状導体間の正確な平行配線の式を用いて部分相互インダクタンスを計算し、２つの線状配線の角度が０度より大きく９０度より小さい時に、線状導体間の斜め配線の正確な式を用いて部分相互インダクタンスを計算し、２つの線状配線が９０度の時に部分相互インダクタンスを０としてインダクタンスを求めることを特徴とする請求項１記載のインダクタンスの計算方法。
【請求項３】
前記部分相互インダクタンスを計算する工程において、前記配線を断面が無限小の線状配線とみなし、２つの線状配線が互いに平行な関係にあるときに、指定した間隔以内の配線に対して、線状配線間の正確な式と、線状配線間の正確な式をテーラー展開で近似した複数の式と、線状配線間の正確な式をテーラー展開した後、線状配線を複数束ねてなる配線断面の厚みが０でかつ有限幅の配線に対して幾何学的平均距離を適用して導いた複数の式と、配線断面を正確に考慮した式、の中から、配線の幅と間隔と長さの構造パラメータに基づいて、プロセス毎または一般的な構造を用いて予め電磁界解析ツールにより求めたデータと比較して誤差が所定の範囲内に収まる式を選択し、次に、この選択した式の中から計算コストが最も少ない式を用いて前記部分相互インダクタンスを計算することを特徴とする請求項１記載のインダクタンスの計算方法。
【請求項４】
前記配線の構造が表皮効果や近接効果が大きく影響する配線構造である場合に、電磁界解析ツールを併用して、前記部分自己インダクタンスと前記部分相互インダクタンスを求めることを特徴とする請求項１から３のいずれか１つに記載のインダクタンスの計算方法。
【請求項５】
前記配線の構造が表皮効果や近接効果が大きく影響する配線構造である場合に、予め電磁界解析ツールにより得られたデータをテーブル化しておき、このテーブルを併用して、前記部分自己インダクタンスと前記部分相互インダクタンスを求めることを特徴とする請求項１から３のいずれか１つに記載のインダクタンスの計算方法。
【請求項６】
前記配線の構造が表皮効果や近接効果が大きく影響する配線構造である場合に、予め電磁界解析ツールにより得られたデータを多項式化しておき、この多項式を併用して、前記部分自己インダクタンスと前記部分相互インダクタンスを求めることを特徴とする請求項１から３のいずれか１つに記載のインダクタンスの計算方法。
【請求項７】
前記インダクタンスを計算する対象を電源とグラウンド配線とし、それ以外の配線を除外して前記インダクタンスを求めることを特徴とする請求項１から６のいずれか１つに記載のインダクタンスの計算方法。
【請求項８】
前記インダクタンスを計算する対象を電源とグラウンド配線及びクロック配線またはバス配線とし、それ以外の配線を除外して前記インダクタンスを求めることを特徴とする請求項１から６のいずれか１つに記載のインダクタンスの計算方法。
【請求項９】
前記インダクタンスを計算する対象を電源とグラウンド配線及び指定した長さ以上の信号配線とし、それ以外の配線を除外して前記インダクタンスを求めることを特徴とする請求項１から６のいずれか１つに記載のインダクタンスの計算方法。
【請求項１０】
請求項１から９のいずれかの方法により前記部分自己及び部分相互インダクタンスを計算し、電流帰路が支配的な電源配線を用いてループインダクタンスを計算し、抵抗とこのループインダクタンスと容量から遅延を計算し、前記インダクタンスの影響するクリティカルなネットを探索することを特徴とする請求項１から９のいずれか１つに記載のインダクタンスの計算方法。
【請求項１１】
請求項１から９のいずれかの方法により前記部分自己及び部分相互インダクタンスを抽出し、前記セグメントを前記部分自己及び／又は部分相互インダクタンスと抵抗と容量からなるπ型またはＴ型等価回路で構成し、前記部分自己又は部分相互インダクタンスの小さい箇所を削除して、静的または動的なタイミング解析を行なうことを特徴とする請求項１から９のいずれか１つに記載のインダクタンスの計算方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インダクタンスの計算方法に関し、特に、半導体集積回路におけるオンチップインダクタンスの高速抽出方法に関する。
【０００２】
【従来の技術】
一般に、ＬＳＩの設計においては、（１）配線の寄生インダクタンスは考慮されていないか、あるいは、（２）インダクタンスの影響がありそうな一部の配線に対して、３Ｄフィールドソルバーと呼ばれる装置を用いて配線断面を多数のフィラメントに分割して、寄生インダクタンスを求めていた。３Ｄフィールドソルバーの具体的な手法は後述する非特許文献１及び非特許文献２に開示されている。
【０００３】
（１）の理由としては、従来プロセスの配線構造及び動作周波数において、配線遅延は抵抗Ｒと容量Ｃとが支配的であり、インダクタンスが信号の伝搬遅延に影響を与える度合いは、１％以下と非常に小さかったからである。しかし、０．１３μｍプロセスあたりからインダクタンスが伝搬遅延に与える影響が無視できなくなり、抵抗Ｒと容量ＣによるＲＣ遅延と、インダクタンスＬをも考慮したＬＲＣ遅延との差は、最悪の場合数％を超えることがあった。
【０００４】
そこで、（２）で述べたような３Ｄフィールドソルバーを用いて必要に応じた正確な解析を行うことが必要になった。
【０００５】
【非特許文献１】
Ｍ．Ｋａｍｏｎ，Ｍ．Ｊ．Ｔｓｕｋ，ａｎｄ　Ｊ．Ｗｈｉｔｅ，”ＦＡＳＴＨＥＮＲＹ”：　ａ　ｍｕｌｔｉｐｌｅ　ａｃｃｅｌｅｒａｔｅｄ　３Ｄ　ｉｎｄｕｃｔａｎｃｅ　ｅｘｔｒａｃｔｉｏｎ　ｐｒｏｇｒａｍ，”　ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｎ　Ｍｉｃｒｏｗａｖｅ　Ｔｈｅｏｒｙ　＆　Ｔｅｃｈｎｉｑｕｅｓ，ｐｐ．１７５０−１７５８，Ｓｅｐ．１９９４
【０００６】
【非特許文献２】
Ｒａｐｈａｅｌ　ｖｅｒｓｉｏｎ　２０００．４，Ｓｙｎｏｐｓｙｓ　Ｃｏｒｐｏｒａｔｉｏｎ
【０００７】
【発明が解決しようとする課題】
上記した３Ｄフィールドソルバーによるインダクタンスの計算方法は、表皮効果や近接効果をも考慮するので精度が高い反面、インダクタンスを高速に抽出することができず、数百万個のトランジスタを超える現在の大規模ＬＳＩにおいてはこの欠点が顕著になっていた。また、処理速度を低減するためにループの自己インダクタンスのみを求める方法もあるが、この方法は非常に精度が悪く、実際の設計に使用することはできない。
【０００８】
本発明は、このような課題に着目してなされたものであり、その目的とするところは、大規模ＬＳＩの配線寄生素子であるインダクタンスを実用上の精度を保ちながら、高速に計算することができるインダクタンスの計算方法を提供することにある。
【０００９】
また、本発明の他の目的は、配線の構造別に要求精度に見合った最適な式を選択して使用することにより、インダクタンスの計算をより高速かつ高精度で行なうことができるインダクタンスの計算方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために、第１の発明は、半導体集積回路におけるインダクタンスの計算方法であって、配線のプロセス構造とレイアウトデータから、指定された領域内を対象として、配線の接続と配線の構造を認識する工程と、認識された配線の接続と配線の構造に関して、所定の分割箇所及び指定された配線長さに基づいて前記配線を複数のセグメントに分割する工程と、分割された各２つのセグメントについて両者間の関係を求める工程と、求めた各２つのセグメントの関係に基づいて、各セグメントの部分自己インダクタンスを、配線断面の幾何学的平均距離（ＧＭＤ）で近似した自己インダクタンスの式を用いて計算するとともに、各２つのセグメント間の部分相互インダクタンスを相互インダクタンスの式を用いて計算する工程とを具備する。
【００１１】
また、第２の発明は、第１の発明に関わり、前記部分相互インダクタンスを計算する工程において、前記配線を断面が無限小の線状配線とみなし、２つの線状配線が互いに平行な関係にあるときに、指定した間隔以内の配線に対して、線状導体間の正確な平行配線の式を用いて部分相互インダクタンスを計算し、２つの線状配線の角度が０度より大きく９０度より小さい時に、線状導体間の斜め配線の正確な式を用いて部分相互インダクタンスを計算し、２つの線状配線が９０度の時に部分相互インダクタンスを０としてインダクタンスを求める。
【００１２】
また、第３の発明は、第１の発明に関わり、前記部分相互インダクタンスを計算する工程において、前記配線を断面が無限小の線状配線とみなし、２つの線状配線が互いに平行な関係にあるときに、指定した間隔以内の配線に対して、線状配線間の正確な式と、線状配線間の正確な式をテーラー展開で近似した複数の式と、線状配線間の正確な式をテーラー展開した後、線状配線を複数束ねてなる配線断面の厚みが０でかつ有限幅の配線に対して幾何学的平均距離を適用して導いた複数の式と、配線断面を正確に考慮した式、の中から、配線の幅と間隔と長さの構造パラメータに基づいて、プロセス毎または一般的な構造を用いて予め電磁界解析ツールにより求めたデータと比較して誤差が所定の範囲内に収まる式を選択し、次に、この選択した式の中から計算コストが最も少ない式を用いて前記部分相互インダクタンスを計算する。
【００１３】
また、第４の発明は、第１から第３のいずれか１つの発明に関わり、前記配線の構造が表皮効果や近接効果が大きく影響する配線構造である場合に、電磁界解析ツールを併用して、前記部分自己インダクタンスと前記部分相互インダクタンスを求める。
【００１４】
また、第５の発明は、第１から第３のいずれか１つの発明に関わり、前記配線の構造が表皮効果や近接効果が大きく影響する配線構造である場合に、予め電磁界解析ツールにより得られたデータをテーブル化しておき、このテーブルを併用して、前記部分自己インダクタンスと前記部分相互インダクタンスを求める。
【００１５】
また、第６の発明は、第１から第３のいずれか１つの発明に関わり、前記配線の構造が表皮効果や近接効果が大きく影響する配線構造である場合に、予め電磁界解析ツールにより得られたデータを多項式化しておき、この多項式を併用して、前記部分自己インダクタンスと前記部分相互インダクタンスを求める。
【００１６】
また、第７の発明は、第１から第３のいずれか１つの発明に関わり、前記インダクタンスを計算する対象を電源とグラウンド配線とし、それ以外の配線を除外して前記インダクタンスを求める。
【００１７】
また、第８の発明は、第１から第６のいずれか１つの発明に関わり、前記インダクタンスを計算する対象を電源とグラウンド配線及びクロック配線またはバス配線とし、それ以外の配線を除外して前記インダクタンスを求める。
【００１８】
また、第９の発明は、第１から第６のいずれか１つの発明に関わり、前記インダクタンスを計算する対象を電源とグラウンド配線及び指定した長さ以上の信号配線とし、それ以外の配線を除外して前記インダクタンスを求める。
【００１９】
また、第１０の発明は、第１から第９のいずれかの方法により前記部分自己及び部分相互インダクタンスを計算し、電流帰路が支配的な電源配線を用いてループインダクタンスを計算し、抵抗とインダクタンスと容量から遅延を計算し、前記インダクタンスの影響するクリティカルなネットを探索する。
【００２０】
また、第１１の発明は、第１から第９のいずれかの方法により前記部分自己及び部分相互インダクタンスを抽出し、前記セグメントを前記部分自己及び／又は部分相互インダクタンスと抵抗と容量からなるπ型またはＴ型等価回路で構成し、前記部分自己又は部分相互インダクタンスの小さい箇所を削除して、静的または動的なタイミング解析を行なう。
【００２１】
【発明の実施の形態】
まず、本発明の概略を説明する。本発明は、半導体集積回路の設計において、配線のプロセス構造とレイアウトデータから、指定された領域内を対象とし、配線の接続と配線の始点と終点のＸＹＺ座標、配線層、配線幅、配線の厚みを認識し、配線が折れ曲がる箇所、交差、ビア、指定した最大配線長を超える配線を分割し、その長さを認識し、指定した長さ以上のセグメントにおいて、２つのセグメントが平行か９０度か斜めか、及びその間隔を認識し、セグメントの部分自己インダクタンスを配線断面の幾何学的平均距離（ＧＭＤ）で近似した自己インダクタンスの式を用いて計算し、２つのセグメントの間隔が指定した値以上のセグメント間の部分相互インダクタンスを相互インダクタンスの式を用いて計算することを特徴とする。ここで、ＧＭＤは自然対数の平均距離によって定義されるものである。
【００２２】
このように、本発明では、式を用いて大規模ＬＳＩの配線寄生素子であるインダクタンスを計算するようにしたので、実用上の精度を保ちながら、高速な処理時間を実現することができる。
【００２３】
以下、本発明の実施の形態を図面を参照して詳細に説明する。図１は、ＡＳＩＣ／ＳＯＣ設計における全体設計フローである。まず、ＲＴＬの作成を含む仕様設計を行なう（ステップＳ１）。次に、論理設計において、論理合成、静的タイミング解析、論理シミュレーション等の作業を含む論理設計を行なう（ステップＳ２）。次に、フロアプラン、セル配置、電源配線設計、クロック設計、配線、寄生素子（ここでは寄生インダクタンス）の抽出、遅延計算、シグナルインテグレティ解析及び対策、タイミング解析及び検証等の作業を含む物理設計を行なう（ステップＳ３）。次に、最終検証（ＤＲＣ／ＬＶＳ）（ステップＳ４）を行い、最後にマスク処理（ステップＳ５）を行なう。
【００２４】
図２は、本発明の実施形態に係るレイアウト設計におけるタイミング解析に必要な寄生インダクタンスの抽出（図１のステップＳ３）の詳細を示すフローである。まず、レイアウト処理（ＬＥＦ／ＤＥＦ、ＧＤＳＩＩ）（ステップＳ１１）を行う。次に、レイアウトデータから配線の接続と構造（座標、層、幅、厚み等）を抽出する（ステップＳ１２）。
【００２５】
図３（ａ）〜図３（ｃ）は、レイアウトデータから配線の接続と構造を抽出する具体例を説明するための図である。図３（ａ）は、ＬＥＦの場合のレイアウトデータを示しており、図３（ｂ）は、ＤＥＦ、ＧＤＳＩＩの場合のレイアウトデータを示している。図３（ｃ）は、このようなレイアウトデータから得られる配線の接続と構造に関するデータ（配線データ）を示している。インダクタンスＬの算出の場合は、配線の始点と終点のＸＹＺ座標、配線層、配線幅、配線の厚みに関するデータだけでよいので、抵抗Ｒや容量Ｃの算出よりも少ないデータ量で済む利点がある。
【００２６】
次に、配線の折れ曲がり、交差位置、ビア等の箇所で配線をセグメントに分割する（ステップＳ１３）。
【００２７】
図４（ａ）、（ｂ）は、配線データをセグメントに分割する具体例を説明するための図である。図４（ａ）に示すような構造の配線ＡＢ，ＣＥ，ＤＦ，ＤＥ（ビア）があった場合に、配線の交差点、配線の折れ曲がり、ビア、指定された配線長さ、等を分割箇所としてセグメントに分割すると、図４（ｂ）に示すようなセグメントＡＧ，ＧＢ，ＣＧ，ＧＥ，ＤＦ，ＤＥ（ビア）が得られる。
【００２８】
次に、各セグメント間の関係（平行／直交／斜め、長さ、間隔等）を調べる（ステップＳ１４）。ここでは、各セグメントＡＧ，ＧＢ，ＣＧ，ＧＥ，ＤＦ，ＤＥ（ビア）の長さを求めるとともに、各セグメントＡＧ，ＧＢ，ＣＧ，ＧＥ，ＤＦ，ＤＥ（ビア）の関係を調べる。
【００２９】
図５は、図４に示す配線構造について各セグメントの関係をまとめた図である。
【００３０】
次に、各セグメントの部分自己インダクタンスＬと、各セグメント間の部分相互インダクタンスＭを抽出する（ステップＳ１５）。次に、抽出した部分自己インダクタンスＬと部分相互インダクタンスＭを、クリティカルネットの抽出、ＲＬＣ回路網作成、遅延計算等に活用する（ステップＳ１６）。例えば、部分自己インダクタンスＬと部分相互インダクタンスＭとを計算し、電流帰路が支配的な電源配線を用いてループインダクタンスを計算し、抵抗とこのループインダクタンスと容量から遅延を計算し、インダクタンスの影響するクリティカルなネットを探索する。さらには、部分自己インダクタンスＬと部分相互インダクタンスＭを抽出し、セグメントを部分自己インダクタンスＬ及び／又は部分相互インダクタンスＭと抵抗Ｒと容量Ｃからなるπ型またはＴ型等価回路で構成し、部分自己インダクタンスＬ又は部分相互インダクタンスＭの小さい箇所を削除して、静的または動的なタイミング解析を行なうこともできる。
【００３１】
図６は、レイアウトデータから配線の接続と構造を抽出する工程（図２のステップＳ１２）を行うときの条件設定の詳細を示すフローである。まず、全体領域の配線を行なう（ステップＳ２１）。次に、ビアを抽出するかどうかを判断し、ＹＥＳの場合にはステップＳ２３に進む。ＮＯの場合にはビアを除く処理（ステップＳ２２−１）を行い、その後、ステップＳ２３に進む。
【００３２】
ステップＳ２３では、対象としている配線が最大配線長を超えるかどうかを判断し、ＹＥＳの場合にはステップＳ２４に進む。ＮＯの場合には短い配線を除く処理（ステップＳ２３−１）を行い、その後、ステップＳ２４に進む。
【００３３】
ステップＳ２４では、入力ファイルの領域指定の範囲内かどうかを判断し、ＹＥＳの場合には、ステップＳ２５に進む。ＮＯの場合には領域外の部分を除く処理（ステップＳ２４−１）を行い、その後、ステップＳ２５に進む。
【００３４】
ステップＳ２５では、電源／バス／クロック配線を対象にするかどうかを判断し、ＹＥＳの場合にはステップＳ２６に進む。ＮＯの場合には指定外の配線を除く処理（ステップＳ２５−１）を行い、その後、ステップＳ２６に進む。ステップＳ２６では配線の接続と構造の抽出を行う。なお、条件設定の対象としてグラウンド配線を含めても良い。
【００３５】
図７は、セグメントの部分自己インダクタンスを抽出する工程（図２のステップＳ１５）を行なうときの条件設定の詳細を示すフローである。まず、セグメントの部分自己インダクタンスＬの算出に配線断面の幾何学的平均距離（ＧＭＤ）の近似式を使用することを決める（ステップＳ３１）。次に、テーブルを併用するかどうかを判断し（ステップＳ３２）、ＹＥＳの場合にはステップＳ３３に進む。ＮＯの場合にはテーブルも使用することを設定し（ステップＳ３２−１）、その後、ステップＳ３３に進む。ここでは、配線構造が表皮効果や近接効果が大きく影響する配線構造である場合には予め電磁界解析ツールにより得られたデータをテーブル化したものを併用するものとする。また、予め電磁界解析ツールにより得られたデータを多項式化し、これを併用してもよい。
【００３６】
ステップＳ３３では、合わせ込み関数を使用するかどうかを判断し、ＹＥＳの場合にはステップＳ３４に進み、ＮＯの場合には合わせ込み関数も使用することを設定し（ステップＳ３３−１）、その後、ステップＳ３４に進む。
【００３７】
ステップＳ３４では、電磁界解析ツールを併用するかどうかを判断し、ＹＥＳの場合にはステップＳ３５に進む。ＮＯの場合には電磁界解析ツールも使用することを設定し（ステップＳ３４−１）、その後、ステップＳ３５に進む。ここでは、配線構造が表皮効果や近接効果が大きく影響する配線構造である場合に電磁界解析ツールを併用するものとする。
【００３８】
ステップＳ３５では、指定値以下を除くかどうかを判断し、ＹＥＳの場合にはステップＳ３６に進む。ＮＯの場合には全部の値を採用することを設定し（ステップＳ３５−１）、その後、ステップＳ３６に進む。
【００３９】
ステップＳ３６では、部分自己インダクタンスＬを算出し、その後、図８のステップＳ４１に進む。
【００４０】
図８は、セグメント間の部分相互インダクタンスを抽出する工程（図２のステップＳ１５）を行なうときの条件設定の詳細を示すフローである。
【００４１】
まず、セグメント間の部分相互インダクタンスＭの算出に式を使用することを決める（ステップＳ４１）。次に、配線構造に応じて式を選択するかどうかを判断し（ステップＳ４２）、ＮＯの場合にはステップＳ４３に進む。ＴＥＳの場合には後述するマップ（図１８）を使用することを設定し（ステップＳ４２−１）、その後、ステップＳ４３に進む。
【００４２】
ステップＳ４３では、テーブルを併用するかどうかを判断し、ＹＥＳの場合にはステップＳ４４に進み、ＮＯの場合にはテーブルも併用することを設定し（ステップＳ４３−１）、その後、ステップＳ４４に進む。
【００４３】
ステップＳ４４では、合わせ込み関数を併用するかどうかを判断し、ＹＥＳの場合にはステップＳ４５に進む。ＮＯの場合には合わせ込み関数も使用することを設定し（ステップＳ４４−１）、その後、ステップＳ４５に進む。
【００４４】
ステップＳ４５では、電磁界解析ツールを併用するかどうかを判断し、ＹＥＳの場合にはステップＳ４６に進む。ＮＯの場合には電磁界解析ツールも使用することを設定し（ステップＳ４５−１）、その後、ステップＳ４６に進む。
【００４５】
ステップＳ４６では、指定値以下を除くかどうかを判断し、ＹＥＳの場合にはステップＳ４７に進む。ＮＯの場合には全部の値を採用することを設定し（ステップＳ４６−１）、その後、ステップＳ４７に進む。
【００４６】
ステップＳ４７では、部分自己インダクタンスＬを算出し、その後、図２のステップＳ１６に進む。
【００４７】
次に、セグメントの部分自己インダクタンスＬとセグメント間の部分相互インダクタンスＭの式を用いた具体的な計算方法について説明する。
【００４８】
まず、一般的な電磁界解析ツールで行なわれるインダクタンスの計算方法について説明する。ここでは、図９に示すように、断面積Ｓｉ　、Ｓｊ　の２配線ｉ、ｊを考慮の対象にする。すると、この２配線ｉ、ｊ間の相互インダクタンスＭｉｊは、無限小の断面積ｄＳｉ　、ｄＳｊ　を持つ線状導体にそれぞれ細かく分割する時の相互インダクタンスの合成とみなせる。
【００４９】
一方、断面が無視できる２つの閉回路間の相互インダクタンスｄＭｉｊは、ノイマンの公式から、
【数１】
2004145379.tif 000003
で表され、断面積Ｓｉ　、Ｓｊを考慮した相互インダクタンスＭｉｊは、以下のようになる。
【００５０】
【数２】
2004145379.tif 000004
ノイマンの公式を有限長の２つの線分ｌ（エル）、ｍに適用すると、相互インダクタンスＭは、
【数３】
2004145379.tif 000005
となり、線状２配線間の相互インダクタンスを導くことができる。但し、θは線分ｌ（エル）とｍが成す角度である。透磁率μは，非磁性体の配線や絶縁膜では、真空の透磁率μ０にほぼ等しいので以下μ０を使用する。
【００５１】
次に、本実施形態に係る部分自己インダクタンスの算出方法について説明する。ここでは、図１０に示すような、幅ｗと厚みｔと長さｌ（エル）の１本の配線の部分自己インダクタンスを、幾何学的平均距離（ＧＭＤ）を考慮した以下の近似式を使用して求める。
【００５２】
自己インダクタンスＬは、
【数４】
2004145379.tif 000006
この式は矩形断面が幅ｗと厚みｔからなる１本の導体を線状配線（フィラメント）に分割して、ＧＭＤから求めたものである。ここでＧＭＤＲは、Ｒ＝ｋ（ｗ＋ｔ）＝０．２２３５（ｗ＋ｔ）を使用している。係数ｋは幅ｗと厚みｔの全組み合わせで０．２２３１３≦ｋ≦０．２２３６９となり、
【数５】
2004145379.tif 000007
は精度の高い近似を与える。
【００５３】
次に、本実施形態に係る部分相互インダクタンスの算出方法について説明する。ここでは、配線断面を無限小の点とした線状配線と仮定して、２つの線状配線が平行な時に、指定した間隔以内の配線に対して、線状導体間の正確な平行配線の式で部分相互インダクタンスを計算し、２つの配線の角度が０度より大きく９０度より小さい時に線状導体間の斜め配線の正確な式で部分相互インダクタンスを計算し、２つの配線が９０度の時に部分相互インダクタンスを０としてインダクタンスを求める。
【００５４】
上記のことを詳細に説明する。ここでは、図１１に示すような２本の配線（ｌ（エル）は配線の長さ、ｒは配線間の距離）を考慮の対象にする。この２配線間の部分相互インダクタンスは配線断面を断面の中心の点と近似して、中心間距離を用いて線状導体間で正確な式を使用する。
【００５５】
図１２は、２配線が互いに平行な場合を示している。このような線状の平行線の部分相互インダクタンスＭは、
【数６】
2004145379.tif 000008
図１３は、２配線の角度が０度より大きく９０度より小さい時、すなわち、２配線が互いに斜めの関係にある場合を示している。ｄは平面ＢＰＣと線分ａｂの平行平面との距離であり、線分ｌ（エル）、ｍの各端点からの距離をＢｂ＝Ｒ１　、Ｂａ＝Ｒ２　、Ａａ＝Ｒ３　、Ａｂ＝Ｒ４で表す。線状の斜め線の部分相互インダクタンスＭは、
【数７】
2004145379.tif 000009
次に、平行等長の線状配線間の相互インダクタンスの近似式について説明する。平行等長の線状配線間の相互インダクタンスの正確な式は、
【数８】
2004145379.tif 000010
で表現される。これをテーラー展開すると、ｌ（エル）＞ｒのときは、
【数９】
2004145379.tif 000011
となり、ｌ（エル）≦ｒのときは、
【数１０】
2004145379.tif 000012
となる。
【００５６】
（９）式の第２項、第３項及び第４項近似は、それぞれ、
【数１１】
2004145379.tif 000013
である。
【００５７】
（１１）式及び（１２）式は簡略化されたインダクタンス方程式として良く知られている。ｌ（エル）／ｒの比が大きいほど、方程式はより正確になる。
【００５８】
同様にして、（１０）式の第１項及び第２項近似は、それぞれ、
【数１２】
2004145379.tif 000014
となる。
【００５９】
上記（１１）〜（１５）が、線状配線間の正確な式をテーラー展開で近似した式である。
【００６０】
ところで、断面を有する配線を線状配線と仮定した式を用いてインダクタンスを計算する方法は配線の幅が広い場合に誤差が大きくなるという欠点がある。そこで、本出願人は、配線断面の厚みを０とし有限幅を幾何学的平均距離（ＧＭＤ）から導いた新規な近似式を開発した。以下にこの近似式について説明する。有限幅は線状配線を線状に束ねることにより得られる。各導体における全ての線状配線間の平均相互インダクタンスは求める近似式を呈示する。
【００６１】
図１４は、配線断面の厚みが０で有限幅をもつ配線の断面の一例を示す図である。ｗｌ　及びｗｍ　は、各配線の幅であり、ｐｘ　は、各配線の中心間のｘ方向の距離であり、ｐｙ　は、各配線の中心間のｙ方向の距離である。ここで、各配線の中心間の距離の関数をｆ（ｒ）とすると、厚みが０で有限幅を持つ配線の断面間の距離に関連する平均の関数は、以下の式で表わされる。
【００６２】
【数１３】
2004145379.tif 000015
配線断面の厚みが０で有限幅をもつという構造を考慮すると、上記した（１１）式〜（１５）式は以下の式に置き換えられる。
【００６３】
すなわち、ｌ（エル）＞ｒのときは、
【数１４】
2004145379.tif 000016
また、ｌ（エル）≦ｒのときは、
【数１５】
2004145379.tif 000017
上記した（１６）〜（２０）式が、線状配線間の正確な式をテーラー展開した後、配線断面の厚みを０とし有限幅を幾何学的平均距離から導いた式である。
【００６４】
ここで、距離Ｒ１の自然対数の平均は、
【数１６】
2004145379.tif 000018
で表わされるものである。
【００６５】
また、距離Ｒ２の平均は、
【数１７】
2004145379.tif 000019
で表わされるものである。
【００６６】
また、距離Ｒ３の二乗平均は、
【数１８】
2004145379.tif 000020
で表わされるものである。
【００６７】
また、距離Ｒ４は、
【数１９】
2004145379.tif 000021
で表わされるものである。
【００６８】
また、距離Ｒ５の三乗の逆数平均は、
【数２０】
2004145379.tif 000022
で表わされるものである。
【００６９】
また、配線断面を正確に考慮した相互インダクタンスの式は、以下の式（３０）により表わされる。
【００７０】
【数２１】
2004145379.tif 000023
この式は、平行な２つの方形バー間の相互インダクタンスＭｂを表わしており、図１５はその構造図である。
【００７１】
このような相互インダクタンスの式及びその構造図は、論文、Ｃｌｅｔｕｓ　Ｈｏｅｒ　ａｎｄ　Ｃａｒｌ　Ｌｏｖｅ、“Ｅｘａｃｔ　Ｉｎｄｕｃｔａｎｃｅ　Ｅｑｕａｔｉｏｎｓ　ｆｏｒ　Ｒｅｃｔａｎｇｕｌａｒ　Ｃｏｎｄｕｃｔｏｒｓ　Ｗｉｔｈ　Ａｐｐｌｉｃａｔｉｏｎｓ　ｔｏ　Ｍｏｒｅ　Ｃｏｍｐｌｉｃａｔｅｄ　Ｇｅｏｍｅｔｒｉｃｓ”、ＪＯＵＲＮＡＬ　ＯＦ　ＲＥＳＥＡＲＣＨ　ｏｆ　ｔｈｅ　Ｎａｔｉｏｎａｌ　Ｂｕｒｅａｕ　ｏｆ　Ｓｔａｎｄａｒｄｓ−Ｃ．Ｅｎｇｉｎｅｅｒｉｎｇ　ａｎｄ　Ｉｎｓｔｒｕｍｅｎｔａｉｏｎ　Ｖｏｌ．　６９Ｃ，Ｎｏ．２，Ａｐｒｉｌ−Ｊｕｎｅ　１９６５　に開示されており、上記の式（３０）は、同論文の１３１ページにある式（１４）と１３２ページのｗｈｅｒｅの行の式に対応するものである。また、図１５の構造図は、同論文の１３２ページの図６に対応している。
【００７２】
本実施形態では、２配線が平行な関係にあるときの相互インダクタンスの計算を行なうときに、指定した間隔以内の配線に対して、線状配線間の正確な式（上記（８）式）と、線状配線間の正確な式をテーラー展開で近似した複数の式（上記（１１）〜（１５）式）と、線状配線間の正確な式をテーラー展開した後、線状配線を複数束ねてなる配線断面の厚みが０でかつ有限幅の配線に対して幾何学的平均距離を適用して導いた複数の式（上記（１６）〜（２０）式）と、配線断面を正確に考慮した式（上記（３０）式）の中から、配線の幅と間隔と長さの構造パラメータに基づいて、（１）プロセス毎または（２）一般的な構造で予め電磁界解析ツールにより求めたデータと比較して誤差が指定した範囲内に収まる式を選択し、次に、この選択した式の中から最も計算コストの少ない式を用いて部分相互インダクタンスを計算する。
【００７３】
ここで、一般的な構造とは、現行及び将来に渡り配線の最小幅や厚みは、概して以下の関係が成り立つことから、このような関係を満たす構造を一般的な構造と呼んでいる。
【００７４】
【数２２】
2004145379.tif 000024
ここで、ｗｍｉｎは最小の配線幅、ｓｍｉｎは最小間隔、ｔは配線厚み、ｈｍｉｎは金属層間の絶縁膜厚である。
【００７５】
なお、プロセス毎に前記した手順により構造別の最適な式を見つけて、プロセス毎に使用する方法（１）は、一般的な構造においてその構造別に最適な式を見つけてプロセス毎に使用する方法（２）よりも精度が高くなる。
【００７６】
また、上記した相互インダクタンスの計算において、上記した式に加えて、配線幅または厚みのみを考慮した式を採用しても良い。この場合の式としては、例えば、上記論文の（６）、（８）、（１０）式が用いられる。
【００７７】
以下に、上記した式を用いてインダクタンスを計算した結果と、３次元電磁界解析ツールとしての３Ｄフィールドソルバーにより部分インダクタンスを計算した結果とを比較することにより、本実施形態の式の精度についての検証を行なう。ここでは、図１６に示すような、平行等長の２つのコンダクタからなる配線構造を検証することにする。組み合わせの数は５万以上である。
【００７８】
１．まず、このような構造に対して、３Ｄフィールドソルバーで相互インダクタンスを求める。
【００７９】
２．次に、上記した式（８）、（１１）、（１２）、（１３）、（１４）、（１５）、（１６）、（１７）、（１８）、（１９）、（２０）を用いて、同様に図１６に示す配線構造の相互インダクタンスを求める。図１７は、各々の式の相対的な計算コスト（式（１１）を１とした処理時間の比）を示した表である。
【００８０】
３．次に、２．で求めた結果と１．で求めた結果とを比較して、精度が３％以内に入る式を見つける。
【００８１】
４．次に、３％以内に入る式の中で、図１７に示す表において計算コストが最も小さいものを見つける。図１８は、このような手順で得られた最適な式をマップにより表記した図である。すなわち、図１８は、精度が３％以内に入る式で最も計算コストの少ない式のマップである。横軸はｗとｒの比（ｗ／ｒ）、縦軸は、ｒとｌ（エル）との比（ｒ／ｌ）であり、座標位置により構造が特定される。３％以内になる式が複数ある場合には、より簡単な式が選択される。このマップは、要求された精度のしきい値を満たすために正確さと計算コストのトレードオフを考慮して最も効率の良い式を選択する場合に有益であり、構造に応じて上記した各式を使い分ける選択肢をユーザに与える。
【００８２】
図１８において、Ｕｎｍａｔｃｈとして示される領域は、式（８）、（１１）、（１２）、（１３）、（１４）、（１５）、（１６）、（１７）、（１８）、（１９）、（２０）のうちどの式を使用しても精度が３％以内にならない領域である。この場合には、断面を考慮した正確な式、すなわち、上記の論文に記載の式（１４）を使うことにより、精度を３％以内にすることができる。
【００８３】
図１９は、図１８からおおよそ各々の式を構造毎に使い分ける基準を抽出して示した図である。
【００８４】
なお、上記の例では、精度を３％以内として説明したが、精度は任意であり、例えば５％以内に設定すれば、更に計算コストの少ない式が選択されるのでより高速になる。
【００８５】
図２０は、３Ｄフィールドソルバーを基準とした場合の精度分布を示している。横軸は誤差（％）であり、縦軸は構造別の計算頻度である。図２０に示すように、基準としての３Ｄフィールドソルバーを用いた場合と本願の式を用いた場合とでは、多くの場合において誤差が３％以内の範囲に入っていることがわかる。
【００８６】
図２１は、図１８に示す構造別の最適式を使って、実際の０．１３μｍプロセスのＬＳＩ配線に適用し、その処理速度について断面を考慮した正確な式と比較した結果を示す図である。図２１からわかるように、本願の方法によれば約６０倍程度高速であり、３０万セグメントの相互インダクタンスを約１５時間で計算できた。このように、配線の構造別に要求精度に見合った最適な式を選択して使用することにより、インダクタンスの計算をより高速かつ高精度で行なうことができる。
【００８７】
図２２（ａ）、（ｂ）、（ｃ）は、図２のステップＳ１５で計算した自己インダクタンスＬに基づいてステップＳ１６において等価回路を作成する活用例を説明するための図である。図２２（ａ）に示すような１つのセグメントについて算出した自己インダクタンスＬと、別個に算出した抵抗Ｒと容量Ｃとにより、図２２（ｂ）に示すようなπ型等価回路や図２１（ｃ）に示すようなＴ型等価回路を構成することが可能である。Ｔ型等価回路は、図２のステップＳ１５でセグメントを二等分してから自己インダクタンスを算出することで実現できる。しかし、π型等価回路に比べて計算コストが高いので、π型等価回路のほうが実用的である。
【００８８】
図２３（ａ）、（ｂ）は、計算した相互インダクタンスＭに基づいて等価回路を構成した例を示している。
【００８９】
【発明の効果】
本発明によれば、式を用いて大規模ＬＳＩの配線寄生素子であるインダクタンスを計算するようにしたので、実用上の精度を保ちながら、高速な処理時間を実現することができる。
【００９０】
また、配線の構造別に要求精度に見合った最適な式を選択して使用するので、インダクタンスの計算をより高速かつ高精度で行なうことができる。
【図面の簡単な説明】
【図１】ＡＳＩＣ／ＳＯＣ設計における全体設計フローである。
【図２】本発明の実施形態に係るレイアウト設計におけるタイミング解析に必要な寄生インダクタンスの抽出（図１のステップＳ３）の詳細を示すフローである。
【図３】レイアウトデータから配線の接続と構造を抽出する具体例を説明するための図である。
【図４】配線データをセグメントに分割する具体例を説明するための図である。
【図５】図４に示す配線構造について各セグメントの関係をまとめた図である。
【図６】レイアウトデータから配線の接続と構造を抽出する工程（図２のステップＳ１２）を行うときの条件設定の詳細を示すフローである。
【図７】セグメントの部分自己インダクタンスを抽出する工程（図２のステップＳ１５）を行なうときの条件設定の詳細を示すフローである。
【図８】セグメント間の部分相互インダクタンスを抽出する工程（図２のステップＳ１５）を行なうときの条件設定の詳細を示すフローである。
【図９】断面積Ｓｉ　、Ｓｊ　の２配線ｉ、ｊを示す図である。
【図１０】幅ｗと厚みｔと長さｌ（エル）の１本の配線を示す図である。
【図１１】２本の配線（ｌ（エル）は配線の長さ、ｒは配線間の距離）の部分相互インダクタンスを配線断面を断面の中心の点と近似し線状配線として求めることを説明する図である。
【図１２】互いに平行な線状２配線を示す図である。
【図１３】互いに斜めの関係にある線状２配線を示す図である。
【図１４】配線断面の厚みが０で有限幅をもつ配線の断面の一例を示す図である。
【図１５】配線断面を正確に考慮した相互インダクタンスを計算するときの構造図である。
【図１６】本実施形態の式の精度についての検証を行なうために用いられる平行等長の２つのコンダクタを示す図である。
【図１７】各々の式の計算コスト（式（１１）を１とした処理時間の比）を示した表である。
【図１８】本実施形態の手順で得られた最適な式をマップにより表記した図である。
【図１９】図１８からおおよそ各々の式を構造毎に使い分ける基準を抽出して示した図である。
【図２０】３Ｄフィールドソルバーを基準とした場合の精度分布を示す図である。
【図２１】図１８に示す構造別の最適式を使って、実際の０．１３μｍプロセスのＬＳＩ配線に適用し、その処理速度を断面を考慮した正確な式と比較した結果を示す図である。
【図２２】図２のステップＳ１５で抽出した自己インダクタンスＬに基づいてステップＳ１６において等価回路を作成する活用例を説明するための図である。
【図２３】算出した相互インダクタンスＭに基づいて等価回路を構成した例を示す図である。
【符号の説明】
Ｓ１　仕様設計
Ｓ２　論理設計
Ｓ３　物理設計
Ｓ４　最終検証
Ｓ５　マスク工程
Ｓ１１　レイアウト
Ｓ１２　配線の接続と構造の抽出工程
Ｓ１３　セグメントへの分割工程
Ｓ１４　セグメントの関係を求める工程
Ｓ１５　セグメントの部分自己インダクタンスＬとセグメント間の部分相互インダクタンスＭの抽出工程
Ｓ１６　Ｌ＆Ｍの活用工程
【図１】
2004145379.tif 000025
【図２】
2004145379.tif 000026
【図３】
2004145379.tif 000027
【図４】
2004145379.tif 000028
【図５】
2004145379.tif 000029
【図６】
2004145379.tif 000030
【図７】
2004145379.tif 000031
【図８】
2004145379.tif 000032
【図９】
2004145379.tif 000033
【図１０】
2004145379.tif 000034
【図１１】
2004145379.tif 000035
【図１２】
2004145379.tif 000036
【図１３】
2004145379.tif 000037
【図１４】
2004145379.tif 000038
【図１５】
2004145379.tif 000039
【図１６】
2004145379.tif 000040
【図１７】
2004145379.tif 000041
【図１８】
2004145379.tif 000042
【図１９】
2004145379.tif 000043
【図２０】
2004145379.tif 000044
【図２１】
2004145379.tif 000045
【図２２】
2004145379.tif 000046
【図２３】
2004145379.tif 000047