(57)【要約】【課題】ゲート絶縁膜の構成材料として高誘電率材料を用いつつ、ＥＯＴ（酸化シリコン換算膜厚）の劣化を抑制すると共に高誘電率材料の結晶化を抑制して信頼性を向上させる。【解決手段】ＦＥＴ１は、シリコン基板３と、シリコン基板３上に形成された酸化シリコンからなるシード層４と、シード層４上に形成された非晶質のハフニウムアルミネートからなるゲート絶縁膜５と、ゲート絶縁膜５上に形成されたポリシリコンからなるゲート電極６とを有している。ゲート絶縁膜５は、厚さ方向に沿ってシリコン基板３側からゲート電極５へ向けて、ハフニウム濃度が単調減少し、アルミニウム濃度が単調増加するように設定されている。また、ゲート絶縁膜５で、下層側領域５ａと上層側領域５ｂとの境界領域５ｃでは、ハフニウム濃度及びアルミニウム濃度は連続的に変化するように、形成されている。【選択図】  図１
2004214366.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に形成され金属酸化物からなる絶縁膜と、前記絶縁膜上に形成された電極とを備えてなるＭＩＳ型の半導体装置であって、
前記絶縁膜は、アルミニウム及びハフニウムを含むと共に、前記基板の近傍に形成されたハフニウムリッチな第１の絶縁領域と、前記電極の近傍に形成されたアルミニウムリッチな第２の絶縁領域とを有することを特徴とする半導体装置。
【請求項２】
前記金属酸化物は非晶質金属酸化物からなり、前記電極は多結晶半導体からなることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記絶縁膜は、その厚さ方向に沿って前記基板側から前記電極側に向けて、ハフニウム濃度が単調減少し、アルミニウム濃度が単調増加するように形成されていることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記第１の絶縁領域と前記第２の絶縁領域との間には、前記ハフニウム濃度及び前記アルミニウム濃度が、前記絶縁膜の厚さ方向に沿って連続的に変化する第３の絶縁領域が形成されていることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記第１の絶縁領域では、アルミニウムとハフニウムとの原子数の和に対するハフニウムの原子数の割合が、０．５以上０．８以下となるようにアルミニウム濃度及びハフニウム濃度が設定され、前記第２の絶縁領域では、アルミニウムとハフニウムとの原子数の和に対するアルミニウムの原子数の割合が、０．５以上１．０以下となるようにアルミニウム濃度及びハフニウム濃度が設定されていることを特徴とする請求項３又は４記載の半導体装置。
【請求項６】
前記第１の絶縁領域の厚さに対する前記第２の絶縁領域の厚さの割合は、１／３以上１．０以下に設定されていることを特徴とする請求項３、４又は５記載の半導体装置。
【請求項７】
前記絶縁膜の膜厚は、２ナノメートル以上５ナノメートル以下であることを特徴とする請求項１乃至６のいずれか１に記載の半導体装置。
【請求項８】
前記基板と前記絶縁膜との間には、酸化シリコンからなるシード層が介在されていることを特徴とする請求項１乃至７のいずれか１に記載の半導体装置。
【請求項９】
金属酸化物からなりアルミニウム及びハフニウムを含む絶縁膜を基板上に形成する絶縁膜形成工程と、前記絶縁膜上に電極を形成する電極形成工程とを含む半導体装置の製造方法であって、
前記絶縁膜形成工程は、前記基板上にハフニウムリッチな第１の絶縁膜を形成する第１の絶縁膜形成工程と、前記第１の絶縁膜の上に、アルミニウムリッチな第２の絶縁膜を形成する第２の絶縁膜形成工程とを含み、
前記電極形成工程では、前記第２の絶縁膜上に前記電極を形成することを特徴とする半導体装置の製造方法。
【請求項１０】
前記絶縁膜形成工程で用いる前記金属酸化物は非晶質金属酸化物からなり、前記電極形成工程で形成される前記電極は多結晶半導体からなることを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記絶縁膜形成工程では、前記絶縁膜を、その厚さ方向に沿って前記基板側から前記電極側に向けて、ハフニウム濃度が単調減少し、アルミニウム濃度が単調増加するように形成することを特徴とする請求項９又は１０記載の半導体装置の製造方法。
【請求項１２】
前記第１の絶縁膜と前記第２の絶縁膜との間に、前記金属酸化物に含有されるハフニウム及びアルミニウムの濃度が、前記絶縁膜の厚さ方向に沿って変化する第３の絶縁膜を形成する第３の絶縁膜形成工程を含むことを特徴とする請求項９、１０又は１１記載の半導体装置の製造方法。
【請求項１３】
前記第１の絶縁膜形成工程では、前記第１の絶縁膜を、アルミニウムとハフニウムとの原子数の和に対するハフニウムの原子数の割合が、０．５以上０．８以下となるように形成し、
前記第２の絶縁膜形成工程では、前記第２の絶縁膜を、アルミニウムとハフニウムとの原子数の和に対するアルミニウムの原子数の割合が、０．５以上１．０以下となるように形成することを特徴とする請求項１１又は１２記載の半導体装置の製造方法。
【請求項１４】
前記第１の絶縁膜の厚さに対する前記第２の絶縁膜の厚さの割合は、１／３以上１．０以下に設定されていることを特徴とする請求項９乃至１３のいずれか１に記載の半導体装置の製造方法。
【請求項１５】
前記絶縁膜の膜厚は、２ナノメートル以上５ナノメートル以下とされることを特徴とする請求項９乃至１４のいずれか１に記載の半導体装置の製造方法。
【請求項１６】
前記電極形成工程の後に、熱処理を施すことによって、前記絶縁膜の厚さ方向に沿ったアルミニウム濃度及びハフニウム濃度の変化を少なくとも連続的にする熱処理工程を実施することを特徴とする請求項１１乃至１５のいずれか１に記載の半導体装置の製造方法。
【請求項１７】
前記絶縁膜形成工程では、前記絶縁膜は、原子層成長法によって形成されることを特徴とする請求項９乃至１６のいずれか１に記載の半導体装置の製造方法。
【請求項１８】
前記絶縁膜形成工程では、前記絶縁膜は、化学気相成長法によって形成されることを特徴とする請求項９乃至１６のいずれか１に記載の半導体装置の製造方法。
【請求項１９】
前記熱処理工程は、前記電極形成工程又は該電極形成工程の後に実施されるソース・ドレイン電極形成工程において実施されることを特徴とする請求項１６、１７又は１８記載の半導体装置の製造方法。
【請求項２０】
前記絶縁膜形成工程の前に、前記基板上に酸化シリコンからなるシード層を形成するシード層形成工程を実施することを特徴とする請求項９乃至１９のいずれか１に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に係り、特に、シリコン基板上に非晶質のアルミネートからなるゲート絶縁膜を介して例えばポリシリコンからなるゲート電極が形成されて構成されたＭＩＳ（ｍｅｔａｌ  ｉｎｓｕｌａｔｏｒ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化及び高集積化に伴い、例えば、ＦＥＴ（ｆｉｅｌｄ‐ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）のゲート絶縁膜の膜厚は、酸化シリコン（ＳｉＯ２）を用いた場合、数［ｎｍ］以下まで薄くする必要が生じてきている。
しかしながら、ゲート絶縁膜をこのように極めて薄くすると、ゲートバイアス印加時のトンネル電流がソース／ドレイン電流に対して無視できなくなるほど大きくなるという問題があった。
このため、酸化シリコンよりも比誘電率の高い絶縁体材料を用いて、実効的にゲート絶縁膜の膜厚を薄くすることが提案されてきている。
例えば、図１５に示すように、ゲート絶縁膜の材料として、酸化シリコンに代えて、比誘電率εｒが（εｒ≒３０）の酸化ジルコニウムを用いてＦＥＴを製造する技術が提案されている（例えば、特許文献１参照。）。
【０００３】
このＦＥＴ１０１は、同図に示すように、ソース・ドレイン領域１０２が形成されたシリコン基板１０３と、シリコン基板１０３上に形成されたゲート絶縁膜１０４と、ゲート絶縁膜１０４上に形成され、例えばポリシリコン（ｐ‐Ｓｉ）からなるゲート電極１０５とを有している。
この技術では、シリコン基板１０３上にシード層としての酸化アルミニウム層１０６を介して酸化ジルコニウム層１０７が成膜されている。
また、ＦＥＴ１０１を製造する際には、シリコン基板１０３上に共に非晶質の酸化アルミニウム層１０６及び酸化ジルコニウム層１０７を積層してゲート絶縁膜１０４を形成する。
【０００４】
また、図１６に示すように、ゲート絶縁膜の材料として、比誘電率εｒが（εｒ≒２０）の酸化ハフニウムを用いてＦＥＴを製造する技術が提案されている。
このＦＥＴ２０１は、同図に示すように、ソース・ドレイン領域２０２が形成されたシリコン基板２０３と、シリコン基板２０３上に形成された酸化ハフニウムからなるゲート絶縁膜２０４と、ゲート絶縁膜２０４上に直接形成されたゲート電極２０５とを有している。
ＦＥＴ２０１を製造する際には、シリコン基板２０３上に酸化ハフニウム層を積層してゲート絶縁膜２０４を形成する。
ここで、酸化シリコン換算膜厚（以下、ＥＯＴ：ｅｑｕｉｖａｌｅｎｔ  ｏｘｉｄｅ  ｔｈｉｎという。）とリーク電流密度との関係は、ゲート電極２０５の材料として、金属を用いた場合は、図１７において、特性曲線Ｌｐで示すように、良好な結果が得られる。また、ゲート電極２０５の材料としてポリシリコンを用いた場合は、同図において、特性曲線Ｌｑで示すような結果が得られる。
なお、同図において、Ｌｒ、Ｌｓは、ゲート電極の材料として共にポリシリコンを用い、ゲート絶縁膜を、それぞれ、酸化アルミニウムのみ、酸化シリコンのみから構成した場合のＥＯＴとリーク電流密度との間の関係を示す特性曲線を示す。
【０００５】
なお、上記ゲート電極２０５の材料として金属を用いた場合には、単に特性を調べる限りでは良好な結果が得られるが、以下の理由で実用上は採用が困難である。すなわち、ＬＳＩでは、ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴとの両方の種類のＦＥＴを使用する。このため、同一ウェハ上に異なる仕事関数のゲート電極を同時に形成する必要がある。ゲート電極の材料としてポリシリコンやポリシリコンゲルマニウムを用いる場合は、ドーピングによって仕事関数を変えることが可能である。しかしながら、ゲート電極の材料として金属を用いる場合は、仕事関数を変えることができないため、ＣＭＯＳを製造する際には難がある。また、一般に、ゲート電極の材料として金属を用いる場合は、ソース／ドレイン活性化のための熱処理によって、ゲート電極がゲート絶縁膜と反応して、このゲート絶縁膜がショートしてしまい易い。
このため、ゲート電極の材料としてポリシリコン等を用いつつ、ゲート絶縁膜の材料として高誘電率材料を用いて、良好な特性（ＥＯＴとリーク電流密度との関係）を得る努力がなされている。
【０００６】
【特許文献１】
特開２００２−３１４０７２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、ゲート絶縁膜の材料として、酸化ジルコニウムを用いた場合は、ゲート電極１０５を形成する工程で、又はこの後のソース・ドレイン領域１０２を形成する工程で、熱処理により非晶質の酸化ジルコニウムが結晶化してしまい、また、ゲート電極１０５として、ポリシリコンを用いると、酸化ジルコニウムとの相性が悪いために、短絡を生じてしまうという問題があった。
また、ゲート絶縁膜の材料として、酸化ハフニウムを用いる場合にも、酸化ハフニウムが、熱処理によって容易に結晶化して、上下電極間を貫通する粒界が発生するという問題があった。このため、リーク電流が増大して絶縁破壊が生じ易く、信頼性が低下するという問題があった。
また、ポリシリコンをゲート電極の材料として用いた場合は、ゲート電極の材料として金属を用いた場合に比べて静電容量が低下し、同図において、特性曲線Ｌｑで示すように、特性曲線Ｌｐと比較してＥＯＴが大幅に劣化してしまうという問題があった。
【０００８】
この発明は、上述の事情に鑑みてなされたもので、ゲート電極の構成材料としてポリシリコン等の多結晶半導体を用いた場合でも、かつゲート絶縁膜の構成材料として高誘電率材料を用いつつ、ＥＯＴの劣化を抑制すると共に高誘電率材料の結晶化を抑制して信頼性を向上させることができる半導体装置及びその製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、基板と、上記基板上に形成され金属酸化物からなる絶縁膜と、上記絶縁膜上に形成された電極とを備えてなるＭＩＳ型の半導体装置に係り、上記絶縁膜は、アルミニウム及びハフニウムを含むと共に、上記基板の近傍に形成されたハフニウムリッチな第１の絶縁領域と、上記電極の近傍に形成されたアルミニウムリッチな第２の絶縁領域とを有することを特徴としている。
【００１０】
また、請求項２記載の発明は、請求項１記載の半導体装置に係り、上記金属酸化物は非晶質金属酸化物からなり、上記電極は多結晶半導体からなることを特徴としている。
【００１１】
また、請求項３記載の発明は、請求項１又は２記載の半導体装置に係り、上記絶縁膜は、その厚さ方向に沿って上記基板側から上記電極側に向けて、ハフニウム濃度が単調減少し、アルミニウム濃度が単調増加するように形成されていることを特徴としている。
【００１２】
また、請求項４記載の発明は、請求項３記載の半導体装置に係り、上記第１の絶縁領域と上記第２の絶縁領域との間には、上記ハフニウム濃度及び上記アルミニウム濃度が、上記絶縁膜の厚さ方向に沿って連続的に変化する第３の絶縁領域が形成されていることを特徴としている。
【００１３】
また、請求項５記載の発明は、請求項３又は４記載の半導体装置に係り、上記第１の絶縁領域では、アルミニウムとハフニウムとの原子数の和に対するハフニウムの原子数の割合が、０．５以上０．８以下となるようにアルミニウム濃度及びハフニウム濃度が設定され、上記第２の絶縁領域では、アルミニウムとハフニウムとの原子数の和に対するアルミニウムの原子数の割合が、０．５以上１．０以下となるようにアルミニウム濃度及びハフニウム濃度が設定されていることを特徴としている。
【００１４】
また、請求項６記載の発明は、請求項３、４又は５記載の半導体装置に係り、上記第１の絶縁領域の厚さに対する上記第２の絶縁領域の厚さの割合は、１／３以上１．０以下に設定されていることを特徴としている。
【００１５】
また、請求項７記載の発明は、請求項１乃至６のいずれか１に記載の半導体装置に係り、上記絶縁膜の膜厚は、２ナノメートル以上５ナノメートル以下であることを特徴としている。
【００１６】
また、請求項８記載の発明は、請求項１乃至７のいずれか１に記載の半導体装置に係り、上記基板と上記絶縁膜との間には、酸化シリコンからなるシード層が介在されていることを特徴としている。
【００１７】
また、請求項９記載の発明は、金属酸化物からなりアルミニウム及びハフニウムを含む絶縁膜を基板上に形成する絶縁膜形成工程と、上記絶縁膜上に電極を形成する電極形成工程とを含む半導体装置の製造方法に係り、上記絶縁膜形成工程は、上記基板上にハフニウムリッチな第１の絶縁膜を形成する第１の絶縁膜形成工程と、上記第１の絶縁膜の上に、アルミニウムリッチな第２の絶縁膜を形成する第２の絶縁膜形成工程とを含み、上記電極形成工程では、上記第２の絶縁膜上に上記電極を形成することを特徴としてる。
【００１８】
また、請求項１０記載の発明は、請求項９記載の半導体装置の製造方法に係り、上記絶縁膜形成工程で用いる上記金属酸化物は非晶質金属酸化物からなり、上記電極形成工程で形成される上記電極は多結晶半導体からなることを特徴としている。
【００１９】
また、請求項１１記載の発明は、請求項９又は１０記載の半導体装置の製造方法に係り、上記絶縁膜形成工程では、上記絶縁膜を、その厚さ方向に沿って上記基板側から上記電極側に向けて、ハフニウム濃度が単調減少し、アルミニウム濃度が単調増加するように形成することを特徴としている。
【００２０】
また、請求項１２記載の発明は、請求項９、１０又は１１記載の半導体装置の製造方法に係り、上記第１の絶縁膜と上記第２の絶縁膜との間に、上記金属酸化物に含有されるハフニウム及びアルミニウムの濃度が、上記絶縁膜の厚さ方向に沿って変化する第３の絶縁膜を形成する第３の絶縁膜形成工程を含むことを特徴としている。
【００２１】
また、請求項１３記載の発明は、請求項１１又は１２記載の半導体装置の製造方法に係り、上記第１の絶縁膜形成工程では、上記第１の絶縁膜を、アルミニウムとハフニウムとの原子数の和に対するハフニウムの原子数の割合が、０．５以上０．８以下となるように形成し、上記第２の絶縁膜形成工程では、上記第２の絶縁膜を、アルミニウムとハフニウムとの原子数の和に対するアルミニウムの原子数の割合が、０．５以上１．０以下となるように形成することを特徴としている。
【００２２】
また、請求項１４記載の発明は、請求項９乃至１３のいずれか１に記載の半導体装置の製造方法に係り、上記第１の絶縁膜の厚さに対する上記第２の絶縁膜の厚さの割合は、１／３以上１．０以下に設定されていることを特徴としている。
【００２３】
また、請求項１５記載の発明は、請求項９乃至１４のいずれか１に記載の半導体装置の製造方法に係り、上記絶縁膜の膜厚は、２ナノメートル以上５ナノメートル以下とされることを特徴としている。
【００２４】
また、請求項１６記載の発明は、請求項１１乃至１５のいずれか１に記載の半導体装置の製造方法に係り、上記電極形成工程の後に、熱処理を施すことによって、上記絶縁膜の厚さ方向に沿ったアルミニウム濃度及びハフニウム濃度の変化を少なくとも連続的にする熱処理工程を実施することを特徴としている。
【００２５】
また、請求項１７記載の発明は、請求項９乃至１６のいずれか１に記載の半導体装置の製造方法に係り、上記絶縁膜形成工程では、上記絶縁膜は、原子層成長法によって形成されることを特徴としている。
【００２６】
また、請求項１８記載の発明は、請求項９乃至１６のいずれか１に記載の半導体装置の製造方法に係り、上記絶縁膜形成工程では、上記絶縁膜は、化学気相成長法によって形成されることを特徴としている。
【００２７】
また、請求項１９記載の発明は、請求項１６、１７又は１８記載の半導体装置の製造方法に係り、上記熱処理工程は、上記電極形成工程又は該電極形成工程の後に実施されるソース・ドレイン電極形成工程において実施されることを特徴としている。
【００２８】
また、請求項２０記載の発明は、請求項９乃至１９のいずれか１に記載の半導体装置に係り、上記絶縁膜形成工程の前に、上記基板上に酸化シリコンからなるシード層を形成するシード層形成工程を実施することを特徴としている。
【００２９】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
◇第１実施例
図１は、この発明の第１実施例であるＦＥＴの主要部の構造を模式的に示す断面図、図２は、同ＦＥＴを構成するゲート絶縁膜における基板側界面からの距離とハフニウム濃度との間の熱処理後の関係を概略的に示す特性図、図３及び図４は、同ＦＥＴの製造方法を説明するための工程図、図５は、同ＦＥＴを製造するために用いられるＡＬＤ装置の概略構成を示す図、図６及び図７は、同ＡＬＤ装置における原料ガス等の供給方法を説明するための説明図、図８は、同ゲート絶縁膜における基板側界面からの距離とハフニウム濃度との間の熱処理前の関係を概略的に示す特性図、また、図９は、同ＦＥＴの特性を説明するための特性図である。
この例のＭＩＳ（ｍｅｔａｌ  ｉｎｓｕｌａｔｏｒ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のＦＥＴ（半導体装置）１は、図１に示すように、所定の不純物を注入したソース・ドレイン領域２が形成されたシリコン基板（基板）３と、シリコン基板３上に形成された酸化シリコン（ＳｉＯ２）からなるシード層４と、シード層４上に形成された非晶質のハフニウムアルミネート（アルミン酸ハフニウム（ＨｆｘＡｌｙＯｚ（但し、ｘ：ｙ：ｚは、Ｈｆ、Ａｌ、Ｏの組成比（原子数比）を示す。）））からなるゲート絶縁膜（絶縁膜）５と、ゲート絶縁膜５上に形成され、例えばポリシリコン（ｐ‐Ｓｉ）からなるゲート電極（電極）６とを有している。
【００３０】
ゲート絶縁膜５は、所定の膜厚（例えば、２０［Å］〜５０［Å］（２［ｎｍ］〜５［ｎｍ］）程度）を有し、その厚さ方向に沿ってシリコン基板３側からゲート電極５へ向けて、上記組成比が変化し、ハフニウム濃度が単調減少し、アルミニウム濃度が単調増加するように設定されている。
すなわち、ゲート絶縁膜５のシード層４近傍の領域では、ハフニウム濃度としての、ハフニウムアルミネートにおけるアルミニウムとハフニウムとの原子数の和に対するハフニウムの割合（ｘ／（ｘ＋ｙ））は、５０［％］〜８０［％］に設定され、ゲート絶縁膜５のゲート電極６近傍の領域では、アルミニウム濃度としての、アルミニウムの割合（ｙ／（ｘ＋ｙ））は、５０［％］〜１００［％］に設定されている。
【００３１】
この例では、ゲート絶縁膜５は、このゲート絶縁膜５のうち、下層側領域（第１の絶縁領域、この例では、膜厚が全膜厚の略３／４の領域）５ａと、上層側領域（第２の絶縁領域、膜厚が全膜厚の略１／４の領域）５ｂとで、ハフニウム濃度及びアルミニウム濃度は、略一定のそれぞれ所定の濃度とされ、下層側領域５ａと上層側領域５ｂとの境界領域５ｃでは、ハフニウム濃度及びアルミニウム濃度は連続的かつ急峻に変化するように、形成されている。
例えば、図２に示すように、ハフニウム濃度Ｎｈは、下層側領域５ａでは７５％、上層側領域５ｂでは２５％に設定され、境界領域５ｃ（第３の絶縁領域、基板側界面からの距離ｄが、（ｄ１≦ｄ≦ｄ２）の範囲の領域）では、７５％から２５％まで連続的に変化するように設定されている。この場合、アルミニウム濃度Ｎａは、下層側領域５ａでは２５％、上層側領域５ｂでは７５％に設定され、（Ｎａ［％］＝１００−Ｎｈ）の関係が保たれている。なお、図２において、符号ｄｇは、電極側界面までの距離を示す。
【００３２】
次に、図３乃至図８を参照して、この例のＦＥＴの製造方法について説明する。
まず、図３（ａ）に示すように、ＬＯＣＯＳ法やＳＴＩ法等によってシリコン基板３に素子分離絶縁膜（不図示）を形成した後、シリコン基板３上に、例えば３［Å］〜８［Å］（０．３［ｎｍ］〜０．８［ｎｍ］）の膜厚の酸化シリコンからなるシード層４を、熱酸化法によって形成する。
次に、同図（ｂ）に示すように、シード層４上にハフニウム及びアルミニウムを所定の濃度で含むハフニウムアルミネートからなる下層ゲート絶縁膜（第１の絶縁膜）８を、原子層成長法（以下、ＡＬＤ法：ａｔｏｍｉｃ‐ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ法という）によって形成する。
すなわち、シード層４が形成されたシリコン基板３を、図５に示すＡＬＤ装置（ａｔｏｍｉｃ‐ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ  ｓｙｓｔｅｍ）１１内に投入して、酸化アルミニウム層、酸化ハフニウム層を、所定の組成となるように所定のシーケンスで、一層毎に逐次積層形成していく。
【００３３】
ＡＬＤ装置１１は、内部が所定の真空度に保たれる真空容器１２内に、被処理体が載置される加熱体１３が配置され、この真空容器１２に、原料ガス等を導入するためのガス導入管１４ａ，１４ｂ，１４ｃ，１４ｄが接続され、真空容器１２の原料ガスが導入される側と反対側には、真空ポンプ１５に連結されたガス排気管１６が接続されてなっている。
このＡＬＤ装置１１の真空容器１２内に、原料ガスとしての、ＴＭＡ（ｔｒｉｍｅｔｙｌ  ａｌｕｍｉｎｕｍ、Ａｌ（ＣＨ３）３）と、四塩化ハフニウム（ＨｆＣｌ４）と、オゾン（Ｏ３）とを、それぞれガス導入管１４ａ、１４ｂ、１４ｃから、互いに別のタイミングでパルス状にかつ所定の周期で繰り返し導入し、３００［℃］程度の温度で、酸化アルミニウム層と酸化ハフニウム層とを所定の組成となるように所定のシーケンスで、一層毎に逐次積層形成していく。なお、各原料ガスの導入終了後から、次の同一の又は別の原料ガスの導入前まで、パージガスとしての窒素（Ｎ２）をガス導入管１４ｄからパルス状に導入する。
【００３４】
図６及び図７において、パルス状の波形ｐａ，ｐｂ，ｐｃ，ｐｄは、それぞれ、時間ｔの経過とともに変化するＴＭＡの流量、オゾンの流量、四塩化ハフニウムの流量及び窒素の流量を示す。
この例では、まず、図６に示すように、真空容器１２内に、所定の流量ＱａのＴＭＡをガス導入管１４ａから導入時間ｔａだけ、時刻ｔが、（ｔ１≦ｔ≦ｔ２）の間導入する。次に、パージガスとしての所定の流量Ｑｄの窒素をガス導入管１４ｄから導入時間ｔｄだけ、時刻ｔが、（ｔ３≦ｔ≦ｔ４）の間導入する。次に、酸化剤としての所定の流量Ｑｂのオゾンをガス導入管１４ｂから導入時間ｔｂだけ、時刻ｔが、（ｔ５≦ｔ≦ｔ６）の間導入する。次に、パージガスとしての所定の流量Ｑｄの窒素をガス導入管１４ｄから導入時間ｔｄだけ、時刻ｔが、（ｔ７≦ｔ≦ｔ８）の間導入する。これによって、酸化アルミニウム層が１層（１  ｍｏｎｏ−ｌａｙｅｒ）分形成される。
【００３５】
次に、真空容器１２内に、所定の流量Ｑｃの四塩化ハフニウムをガス導入管１４ｃから導入時間ｔｃだけ、時刻ｔが、（ｔ９≦ｔ≦ｔ１０）の間導入する。次に、パージガスとしての所定の流量Ｑｄの窒素をガス導入管１４ｄから導入時間ｔｄだけ、時刻ｔが、（ｔ１１≦ｔ≦ｔ１２）の間導入する。次に、酸化剤としての所定の流量Ｑｂのオゾンをガス導入管１４ｂから導入時間ｔｂだけ、時刻ｔが、（ｔ１３≦ｔ≦ｔ１４）の間導入する。次に、パージガスとしての所定の流量Ｑｄの窒素をガス導入管１４ｄから導入時間ｔｄだけ、時刻ｔが、（ｔ１５≦ｔ≦ｔ１６）の間導入する。これによって、酸化ハフニウム層が１層（１  ｍｏｎｏ−ｌａｙｅｒ）分形成される。
【００３６】
次に、上述した四塩化ハフニウム、窒素、オゾン、窒素の導入をさらに２回繰り返す。すなわち、（ｔ１７≦ｔ≦ｔ１８）で四塩化ハフニウムを、（ｔ１９≦ｔ≦ｔ２０）で窒素を、（ｔ２１≦ｔ≦ｔ２２）でオゾンを、（ｔ２３≦ｔ≦ｔ２４）で窒素を導入して、酸化ハフニウム層をさらに１層（１  ｍｏｎｏ−ｌａｙｅｒ）分形成させる。また、（ｔ２５≦ｔ≦ｔ２６）で四塩化ハフニウムを、（ｔ２７≦ｔ≦ｔ２８）で窒素を、（ｔ２９≦ｔ≦ｔ３０）でオゾンを、（ｔ３１≦ｔ≦ｔ３２）で窒素を導入して、酸化ハフニウム層をさらに１層（１  ｍｏｎｏ−ｌａｙｅｒ）分形成させる。
【００３７】
こうして、１層（１  ｍｏｎｏ−ｌａｙｅｒ）分の酸化アルミニウム層の上に、３層分の酸化ハフニウム層が形成されて、巨視的に見て、所定の組成比のハフニウムアルミネート層が生成される。
この１層（１  ｍｏｎｏ−ｌａｙｅｒ）分の酸化アルミニウム層及び３層分の酸化ハフニウム層の形成工程の実施に要する時間ｔｓ（＝ｔ３３−ｔ１）は、この例では、数秒に設定されている。
次に、上述した、１層（１  ｍｏｎｏ−ｌａｙｅｒ）分の酸化アルミニウム層及び３層分の酸化ハフニウム層の形成工程を、繰り返し実施する。こうして、巨視的に見て、所定の組成比の非晶質のハフニウムアルミネートからなる下層ゲート絶縁膜８が形成される。
【００３８】
次に、図３（ｃ）に示すように、下層ゲート絶縁膜８上に、ハフニウム及びアルミニウムを所定の濃度で含む非晶質のハフニウムアルミネートからなる上層ゲート絶縁膜（第２の絶縁膜）１８をＡＬＤ法によって形成する。
すなわち、図７に示すように、真空容器１２内に、所定の流量Ｑｃの四塩化ハフニウムをガス導入管１４ｃから導入時間ｔｃだけ、時刻ｔが、（ｔ５１≦ｔ≦ｔ５２）の間導入する。次に、パージガスとしての所定の流量Ｑｄの窒素をガス導入管１４ｄから導入時間ｔｄだけ、時刻ｔが、（ｔ５３≦ｔ≦ｔ５４）の間導入する。次に、酸化剤としての所定の流量Ｑｂのオゾンをガス導入管１４ｂから導入時間ｔｂだけ、時刻ｔが、（ｔ５５≦ｔ≦ｔ５６）の間導入する。次に、パージガスとしての所定の流量Ｑｄの窒素をガス導入管１４ｄから導入時間ｔｄだけ、時刻ｔが、（ｔ５７≦ｔ≦ｔ５８）の間導入する。これによって、酸化ハフニウム層が１層（１  ｍｏｎｏ−ｌａｙｅｒ）分形成される。
【００３９】
次に、真空容器１２内に、所定の流量ＱａのＴＭＡをガス導入管１４ａから導入時間ｔａだけ、時刻ｔが、（ｔ５９≦ｔ≦ｔ６０）の間導入する。次に、パージガスとしての所定の流量Ｑｄの窒素をガス導入管１４ｄから導入時間ｔｄだけ、時刻ｔが、（ｔ６１≦ｔ≦ｔ６２）の間導入する。次に、酸化剤としての所定の流量Ｑｂのオゾンをガス導入管１４ｂから導入時間ｔｂだけ、時刻ｔが、（ｔ６３≦ｔ≦ｔ６４）の間導入する。次に、パージガスとしての所定の流量Ｑｄの窒素をガス導入管１４ｄから導入時間ｔｄだけ、時刻ｔが、（ｔ６５≦ｔ≦ｔ６６）の間導入する。これによって、酸化アルミニウム層が１層（１  ｍｏｎｏ−ｌａｙｅｒ）分形成される。
次に、上述したＴＭＡ、窒素、オゾン、窒素の導入をさらに２回繰り返す。すなわち、（ｔ６７≦ｔ≦ｔ６８）でＴＭＡを、（ｔ６９≦ｔ≦ｔ７０）で窒素を、（ｔ７１≦ｔ≦ｔ７２）でオゾンを、（ｔ７３≦ｔ≦ｔ７４）で窒素を導入して、酸化アルミニウム層をさらに１層（１  ｍｏｎｏ−ｌａｙｅｒ）分形成させる。また、（ｔ７５≦ｔ≦ｔ７６）でＴＭＡを、（ｔ７７≦ｔ≦ｔ７８）で窒素を、（ｔ７９≦ｔ≦ｔ８０）でオゾンを、（ｔ８１≦ｔ≦ｔ８２）で窒素を導入して、酸化アルミニウム層をさらに１層（１  ｍｏｎｏ−ｌａｙｅｒ）分形成させる。
【００４０】
こうして、１層（１  ｍｏｎｏ−ｌａｙｅｒ）分の酸化ハフニウム層の上に、３層分の酸化アルミニウム層が形成されて、巨視的に見て、所定の組成比のハフニウムアルミネート層が生成される。
この１層（１  ｍｏｎｏ−ｌａｙｅｒ）分の酸化ハフニウム層及び３層分の酸化アルミニウム層の形成工程の実施に要する時間ｔｓ（＝ｔ８３−ｔ５１）は、この例では、数秒に設定されている。
次に、上述した、１層（１  ｍｏｎｏ−ｌａｙｅｒ）分の酸化ハフニウム層及び３層分の酸化アルミニウム層の形成工程を、繰り返し実施する。こうして、巨視的に見て、所定の組成比の非晶質のハフニウムアルミネートからなる上層ゲート絶縁膜１８を形成する。
また、この例では、上層ゲート絶縁膜１８の膜厚は、下層ゲート絶縁膜８の膜厚の略１／３以上とされる。
【００４１】
次に、上層ゲート絶縁膜１８上に、例えばポリシリコンからなるゲート電極を形成する。
すなわち、上層ゲート絶縁膜１８上に、例えば化学気相成長法（以下、ＣＶＤ法：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ法という。）によって、図３（ｄ）に示すように、例えば膜厚５０［Å］（５［ｎｍ］）のポリシリコン（ｐ−Ｓｉ）からなる電極層１９を形成する。
次に、フォトリソグラフィ技術、エッチング技術を用いて、パターンニングして、図４（ａ）に示すように、ゲート電極６を形成する。
これにより、図８に示すように、ハフニウム濃度Ｎｈは、下層ゲート絶縁膜（基板側界面からの距離ｄが、（０≦ｄ≦ｄａ）の範囲の領域）８においては、例えば７５％、上層ゲート絶縁膜（（ｄａ≦ｄ≦ｄｇ）の範囲の領域）１８においては、例えば２５％に設定され、境界面（ｄ＝ｄａ）で不連続的に変化するように設定されている。この場合、アルミニウム濃度Ｎａは、下層ゲート絶縁膜８では２５％、上層ゲート絶縁膜１８では７５％に設定され、（Ｎａ［％］＝１００−Ｎｈ）の関係が保たれている。
【００４２】
この後、シリコン基板３に、ゲート電極６をマスクとして、所定の不純物を注入した後、例えば１０００［℃］の温度で、アニーリング処理を行って、図４（ｂ）に示すように、ソース・ドレイン領域２を形成する。
ここで、ソース・ドレイン領域形成工程における熱処理の過程で、下層ゲート絶縁膜８と上層ゲート絶縁膜１８との間の境界付近では、拡散によって、ハフニウムやアルミニウムの濃度変化が緩やかになり、境界がなくなって単層のゲート絶縁膜５となる。
こうして、図１に示すようなＦＥＴ１を得る。
【００４３】
次に、図１及び図９を用いて、得られたＦＥＴ１のゲート絶縁膜５が形成された部位の特性について説明する。
ゲート絶縁膜５のうち、図１に示す上層側領域５ｂは、特に、ゲート電極６直下で、アルミニウムの濃度が比較的高く設定されている。これにより、ゲート電極としてポリシリコン（多結晶半導体）を使用し、絶縁膜として酸化ハフニウムを単独で使用した場合に生じた絶縁膜の比誘電率の低下を抑制し、静電容量の低下すなわちＥＯＴの劣化を抑制でき、リーク電流を小さくするために寄与する。また、所定の濃度でハフニウムが含有されていることにより、ゲート絶縁膜５全体の誘電率の低下を抑制し、所定のＥＯＴを確保するために寄与する。
また、下層側領域５ａは、ハフニウムの濃度が比較的高く設定されていることにより、ゲート絶縁膜５全体の誘電率の低下を抑制し、所定のＥＯＴを確保するために寄与すると共に、所定の濃度でアルミニウムが含有されていることにより、酸化ハフニウムの結晶化を抑制することができる。したがって、ゲート絶縁膜５を貫通する粒界の発生を抑制し、リーク電流の増大を抑制するために寄与する。
【００４４】
また、このＦＥＴ１について、特性を評価するために、ＥＯＴとリーク電流密度との関係を測定したところ、図９に示すように良好な結果が得られた。
同図において、Ｌ１は、この例のＦＥＴ１におけるＥＯＴとリーク電流密度との間の関係を示す特性曲線を示す。また、Ｌａは、ゲート電極の材料として金属を用い、ゲート絶縁膜を酸化ハフニウムのみから構成した場合のＥＯＴとリーク電流密度との間の関係を示す特性曲線を示す。また、Ｌｂ、Ｌｃ、Ｌｄは、ゲート電極の材料として共にポリシリコンを用い、ゲート絶縁膜を、それぞれ、酸化ハフニウムのみ、酸化アルミニウムのみ、酸化シリコンのみから構成した場合のＥＯＴとリーク電流密度との間の関係を示す特性曲線を示す。
同図に示すように、この例のＦＥＴ１においては、ゲート絶縁膜を酸化ハフニウムのみから構成するよりも、ＥＯＴが大幅に低下し、ゲート電極の材料として金属を用い、ゲート絶縁膜を酸化ハフニウムのみから構成した場合の特性に近づいている。
【００４５】
このように、この例の構成によれば、ゲート絶縁膜５の全膜厚の略３／４の領域を、高誘電率材料であるハフニウムの濃度を比較的高くした下層側領域５ａとし、上層側領域５ｂにおいても、ハフニウムを所定の濃度で含有させたので、ゲート絶縁膜５全体の誘電率の低下を抑制し、所定のＥＯＴを確保することができる。
しかも、アルミニウムの濃度を比較的高くした上層側領域５ｂを設け、ゲート電極６直下でアルミニウムの濃度を特に高くしたので、ゲート電極としてポリシリコン（多結晶半導体）を使用し、絶縁膜として酸化ハフニウムを単独で使用した場合に生じた絶縁膜の比誘電率の低下を抑制し、静電容量の低下すなわちＥＯＴの劣化を抑制でき、リーク電流を小さくすることができる。
【００４６】
さらに、上層側領域５ｂはもちろん、ハフニウムの濃度を比較的高くした下層側領域５ａにも、アルミニウムを所定の濃度で含有させたので、酸化ハフニウムの結晶化を抑制することができる。したがって、ゲート絶縁膜５を貫通する粒界の発生を抑制し、リーク電流の増大を抑制することができる。これによって、絶縁破壊を抑制し、信頼性を向上させることができる。
また、このように、酸化ハフニウムの結晶化を抑制することができるので、表面ラフネスを改善させ、膜厚が薄い箇所で局所的に電界が集中するようなことを回避し、リーク電流を抑制できるため、信頼性を向上させることができる。
【００４７】
また、下層ゲート絶縁膜８に上層ゲート絶縁膜１８を積層した後に、熱処理を施すことによって、境界領域で、アルミニウム及びハフニウムの濃度変化を連続的にさせることができるため、界面で電荷がトラップされて閾値が低下するようなことを防ぐことができる。
また、ゲート絶縁膜５を形成するために、ＡＬＤ法を用いるので、アルミニウム及びハフニウムの濃度を精密に制御することによって、膜質を向上させることができると共に、パージガスの導入によって原料ガスに含まれる炭素による汚染を防止することができる。
【００４８】
◇第２実施例
図１０は、この発明の第２実施例であるＦＥＴの主要部の構造を模式的に示す断面図、図１１は、同ＦＥＴのゲート絶縁膜の中間領域の構成を模式的に示す断面図、図１２、同ＦＥＴを構成するゲート絶縁膜における基板側界面からの距離とハフニウム濃度との間の熱処理後の関係を概略的に示す特性図、図１３は、同ＦＥＴの製造方法を説明するための工程図、また、図１４は、同ゲート絶縁膜における基板側界面からの距離とハフニウム濃度との間の熱処理前の関係を概略的に示す特性図である。
この例が上述した第１実施例と大きく異なるところは、第１実施例では、下層ゲート絶縁膜８と上層ゲート絶縁膜１８とを形成して、熱処理の過程で、境界領域５ｃで連続的に濃度を変化させるようにしたのに対して、下層ゲート絶縁膜と上層ゲート絶縁膜との間に段階的に濃度を変化させた複数の中間絶縁膜を形成した後、熱処理を行うように構成した点である。
これ以外の構成は、上述した第１実施例の構成と略同一であるので、その説明を簡略にする。
この例のＦＥＴ（半導体装置）２１は、図１０に示すように、所定の不純物を注入したソース・ドレイン領域２２が形成されたシリコン基板（基板）２３と、シリコン基板２３上に形成された酸化シリコンからなるシード層２４と、シード層２４上に形成されたゲート絶縁膜２５と、ゲート絶縁膜（絶縁膜）２５上に形成され、例えばポリシリコンからなるゲート電極（電極）２６とを有している。
【００４９】
ゲート絶縁膜２５は、所定の膜厚（例えば、２０［Å］〜５０［Å］（２［ｎｍ］〜５［ｎｍ］）程度）を有し、厚さ方向に沿ってシリコン基板２３側からゲート電極２５へ向けて、上記組成比が変化し、ハフニウム濃度が単調減少し、アルミニウム濃度が単調増加するように設定されている。
なお、ゲート絶縁膜２５は、シリコン基板２３直上の下層側領域（第１の絶縁領域）２５ａと、ゲート電極２６直下の上層側領域（第２の絶縁領域）２５ｂと、下層側領域２５ａと上層側領域２５ｂとによって挟まれた中間領域（第３の絶縁領域）２５ｃとからなり、下層側領域２５ａと上層側領域２５ｂとでは、それぞれ、ハフニウム濃度及びアルミニウム濃度は略一定とされている。
【００５０】
図１１及び図１２に示すように、中間領域２５ｃ（ｄ３≦ｄ≦ｄ１０）は、第１中間領域２５ｐ（ｄ４≦ｄ≦ｄ５）と、第２中間領域２５ｑ（ｄ６≦ｄ≦ｄ７）と、第３中間領域２５ｒ（ｄ８≦ｄ≦ｄ９）と、下層側領域２５ａと第１中間領域２５ｐとの境界領域２５ｓ（ｄ３≦ｄ≦ｄ４）と、第１中間領域２５ｐと第２中間領域２５ｑとの間の境界領域２５ｔ（ｄ５≦ｄ≦ｄ６）と、第２中間領域２５ｑと第３中間領域２５ｒとの境界領域２５ｕ（ｄ７≦ｄ≦ｄ８）と、第３中間領域２５ｒと上層側領域２５ｂとの境界領域２５ｖ（ｄ９≦ｄ≦ｄ１０）とからなっている。
ここで、第１中間領域２５ｐと、第２中間領域２５ｑと、第３中間領域２５ｒとでは、ハフニウム濃度及びアルミニウム濃度は略一定のそれぞれ所定の濃度とされ、境界領域２５ｓと、境界領域２５ｔと、境界領域２５ｕと、境界領域２５ｖとは、ハフニウム濃度及びアルミニウム濃度は連続的に変化するように、形成されている。
ゲート絶縁膜２５は、例えば、図１２に示すように、ハフニウム濃度Ｎｈが、下層側領域２５ａでは７５％、上層側領域２５ｂでは２５％に設定され、中間領域２５ｃにおいて、段階的にかつ連続的に変化するように、形成されている。この場合は、アルミニウム濃度Ｎａは、下層側領域２５ａでは２５％、上層側領域２５ｂでは７５％に設定され、（Ｎａ＝１００−Ｎｈ）の関係を保っている。
【００５１】
次に、図１３を参照して、この例のＦＥＴの製造方法について説明する。
まず、同図（ａ）に示すように、シリコン基板２３上に、酸化シリコンからなるシード層２４を、熱酸化法によって形成する。
次に、シード層２４上にハフニウム及びアルミニウムを所定の濃度で含むハフニウムアルミネートからなる下層ゲート絶縁膜２７を、ＡＬＤ法によって形成する。
次に、下層ゲート絶縁膜２７上に、第１中間絶縁膜（第３の絶縁膜）２８、第２中間絶縁膜（第３の絶縁膜）２９、第３中間絶縁膜（第３の絶縁膜）３１を、順にハフニウム濃度を減少させて（アルミニウム濃度を増加させて）形成する。
次に、第３中間絶縁膜３１上に、第３中間絶縁膜３１よりもハフニウム濃度を減少させて（アルミニウム濃度を増加させて）上層ゲート絶縁膜３２を形成する。
【００５２】
次に、上層ゲート絶縁膜３２上に、例えばＣＶＤ法によって、ポリシリコンからなる電極層３３を形成する。
次に、フォトリソグラフィ技術、エッチング技術を用いて、パターンニングして、同図（ｂ）に示すように、ゲート電極２６を形成する。
これにより、図１４に示すように、ハフニウム濃度Ｎｈは、下層ゲート絶縁膜（基板側界面からの距離ｄが、（０≦ｄ≦ｄｂ）の範囲の領域）２７においては、例えば７５％、上層ゲート絶縁膜（（ｄｆ≦ｄ≦ｄｇ）の範囲の領域）３２においては、例えば２５％に設定され、第１中間絶縁膜（（ｄｂ≦ｄ≦ｄｃ）の範囲の領域）２８、第２中間絶縁膜（（ｄｃ≦ｄ≦ｄｅ）の範囲の領域）２９、第３中間絶縁膜（（ｄｅ≦ｄ≦ｄｆ）の範囲の領域）３１においては、（２５［％］≦Ｎｈ≦７５［％］）の範囲で、順に減少するように、それぞれ所定の一定の値に設定され、境界面（ｄ＝ｄｂ、ｄｃ、ｄｅ、ｄｆ）で不連続的に変化するように設定されている。この場合、アルミニウム濃度Ｎａは、下層ゲート絶縁膜２７では２５％、上層ゲート絶縁膜３２では７５％に設定され、（Ｎａ［％］＝１００−Ｎｈ）の関係が保たれている。
【００５３】
この後、シリコン基板２３に、ゲート電極２６をマスクとして、所定の不純物を注入した後、アニーリング処理を行って、図１３（ｃ）に示すように、ソース・ドレイン領域２２を形成する。
ここで、ソース・ドレイン領域形成工程における熱処理の過程で、下層ゲート絶縁膜２７と第１中間絶縁膜２８との境界付近、第１中間絶縁膜２８と第２中間絶縁膜２９との境界付近、第２中間絶縁膜２９と第３中間絶縁膜３１との境界付近、第３中間絶縁膜３１と上層ゲート絶縁膜３２との境界付近では、熱拡散によって、ハフニウムやアルミニウムの濃度変化が緩やかになり、境界がなくなって単層のゲート絶縁膜２５となる。
こうして、図１０に示すようなＦＥＴ２１を得る。
【００５４】
この例の構成によれば、上述した第１実施例と略同様の効果を得ることができる。
加えて、境界領域における濃度変化を一段と緩やかにすることができるので、特性を一段と向上させることができる。
【００５５】
以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
例えば、上述の実施例では、ゲート絶縁膜５（２５）を、ＡＬＤ法によって形成する場合について述べたが、ＡＬＤ法に代えてＣＶＤ法を適用しても良い。これによって、スループット（処理能力）を向上させることができる。ＣＶＤ法としては、例えば、常圧ＣＶＤ法や、減圧ＣＶＤ法、プラズマ増速ＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を用いる。
また、ゲート電極を、ポリシリコン層上に金属層が積層された多層構造としても良い。また、ゲート電極の材料として、ポリシリコンに代えて、ポリシリコンゲルマニウムを用いるようにしても良い。
【００５６】
また、ゲート絶縁膜５（２５）を、ＡＬＤ法によって形成する際に、原料ガスとして、四塩化ハフニウム（ＨｆＣｌ４）に代えて、Ｈｆ（ＮＭｅ２）４や、Ｈｆ（ＮＥｔ２）４、Ｈｆ（ＮＭｅＥｔ）４、Ｈｆ（ｔ‐Ｂｕ）４  を用いるようにしても良い。また、酸化剤として、オゾン（Ｏ３）に代えて、酸素（Ｏ２）又は水（Ｈ２Ｏ）を用いるようにしても良い。
また、シード層４（２４）は省略しても良い。
また、ソース・ドレイン領域形成工程における熱処理によって、下層ゲート絶縁膜８と上層ゲート絶縁膜１８との間の境界付近で、ハフニウムやアルミニウムの濃度変化を連続的とする場合について述べたが、ゲート電極形成工程における熱処理によって行うようにしても良いし、ハフニウムやアルミニウムの濃度変化を緩やかとするための熱処理工程を特に設けるようにしても良い。この熱処理の温度範囲は、例えば８００以上１０００℃以下の範囲に設定する。
【００５７】
また、例えば第１実施例では、熱処理によって、境界領域５ｃを形成して、ゲート絶縁膜５の厚さ方向に沿って、ハフニウム濃度及びアルミニウム濃度を連続的に変化させる場合について述べたが、界面を有する構成としても良い。
また、例えば第１実施例では、下層側領域５ａと上層側領域５ｂとで、ハフニウム濃度及びアルミニウム濃度をそれぞれ一定とする場合について述べたが、これらの領域内においても、基板側からゲート電極側に向けてハフニウム濃度が減少し、アルミニウム濃度が増加するように変化させるようにしても良い。
また、第１実施例では、ゲート絶縁膜５のうち、下層側領域５ａの厚さを全膜厚の略３／４、上層側領域５ｂの厚さを全膜厚の略１／４とする場合について述べたが、これに限らず、例えば上層側領域５ｂの厚さの比率をさらに高めても良い。
また、第２実施例では、中間絶縁膜を、ハフニウム濃度及びアルミニウム濃度の異なる３層に分けて形成する場合について述べたが、３層に限らず２層あるいは４層以上としても良い。
【００５８】
【発明の効果】
以上説明したように、この発明によれば、絶縁膜は、構成材料として、高誘電率材料である酸化ハフニウムを含むので、例えば絶縁膜の全領域に亘って濃度を変化させながらハフニウムを分布させることによって、絶縁膜全体の比誘電率の低下を抑制し、所定のＥＯＴを確保することができる。
しかも、電極の直下の所定の厚さの領域では、アルミニウムの濃度を比較的高くしたので、ゲート電極として多結晶半導体を使用し、絶縁膜として酸化ハフニウムを単独で使用した場合に生じた絶縁膜の比誘電率の低下を抑制し、静電容量の低下すなわちＥＯＴの劣化を抑制でき、リーク電流を小さくすることができる。
【００５９】
さらに、第２の絶縁領域はもちろん、ハフニウムの濃度を比較的高くした第１の絶縁領域にも、アルミニウムを所定の濃度で含有させることによって、酸化ハフニウムの結晶化を抑制することができる。したがって、絶縁膜を貫通する粒界の発生を抑制し、リーク電流の増大を抑制することができる。これによって、絶縁破壊を抑制し、信頼性を向上させることができる。
また、このように、酸化ハフニウムの結晶化を抑制することができるので、表面ラフネスを改善させ、膜厚が薄い箇所で局所的に電界が集中するようなことを回避し、リーク電流を抑制できるため、信頼性を向上させることができる。
【００６０】
また、例えば第１の絶縁膜に第２の絶縁領域を積層した後に、熱処理を施すことによって、境界領域で、アルミニウム及びハフニウムの濃度変化を連続的にさせることができるため、界面で電荷がトラップされて閾値が低下するようなことを防ぐことができる。
また、絶縁膜を形成するために、ＡＬＤ法を用いることによって、アルミニウム及びハフニウムの濃度を精密に制御し、膜質を向上させることができると共に、パージガスの導入によって原料ガスに含まれる炭素による汚染を防止することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例であるＦＥＴの主要部の構造を模式的に示す断面図である。
【図２】同ＦＥＴを構成するゲート絶縁膜における基板側界面からの距離とハフニウム濃度との間の熱処理後の関係を概略的に示す特性図である。
【図３】同ＦＥＴの製造方法を説明するための工程図である。
【図４】同ＦＥＴの製造方法を説明するための工程図である。
【図５】同ＦＥＴを製造するために用いられるＡＬＤ装置の概略構成を示す図である。
【図６】同ＡＬＤ装置におけるの原料ガス等の供給方法を説明するための説明図である。
【図７】同ＡＬＤ装置におけるの原料ガス等の供給方法を説明するための説明図である。
【図８】同ゲート絶縁膜における基板側界面からの距離とハフニウム濃度との間の熱処理前の関係を概略的に示す特性図である。
【図９】同ＦＥＴの特性を説明するための特性図である。
【図１０】この発明の第２実施例であるＦＥＴの主要部の構造を模式的に示す断面図である。
【図１１】同ＦＥＴのゲート絶縁膜の中間領域の構成を模式的に示す断面図である。
【図１２】同ＦＥＴを構成するゲート絶縁膜における基板側界面からの距離とハフニウム濃度との間の熱処理後の関係を概略的に示す特性図である。
【図１３】同ＦＥＴの製造方法を説明するための工程図である。
【図１４】同ゲート絶縁膜における基板側界面からの距離とハフニウム濃度との間の熱処理前の関係を概略的に示す特性図である。
【図１５】従来技術を説明するための説明図である。
【図１６】従来技術を説明するための説明図である。
【図１７】従来技術を説明するための説明図である。
【符号の説明】
１、２１      ＦＥＴ（半導体装置）
２、２２      ソースドレイン領域
３、２３      シリコン基板（基板）
４、２４      シード層
５、２５      ゲート絶縁膜（絶縁膜）
５ａ、２５ａ      下層側領域（第１の絶縁領域）
５ｂ、２５ｂ      上層側領域（第２の絶縁領域）
５ｃ      境界領域（第３の絶縁領域）
２５ｃ      中間領域（第３の絶縁領域）
６、２６      ゲート電極（電極）
８、２７      下層絶縁膜（第１の絶縁膜）
１８、３２      上層絶縁膜（第２の絶縁膜）
１９、３３      電極層
２８      第１中間絶縁膜（第３の絶縁膜）
２９      第２中間絶縁膜（第３の絶縁膜）
３１      第３中間絶縁膜（第３の絶縁膜）
【図１】
2004214366.tif 000003
【図２】
2004214366.tif 000004
【図３】
2004214366.tif 000005
【図４】
2004214366.tif 000006
【図５】
2004214366.tif 000007
【図６】
2004214366.tif 000008
【図７】
2004214366.tif 000009
【図８】
2004214366.tif 000010
【図９】
2004214366.tif 000011
【図１０】
2004214366.tif 000012
【図１１】
2004214366.tif 000013
【図１２】
2004214366.tif 000014
【図１３】
2004214366.tif 000015
【図１４】
2004214366.tif 000016
【図１５】
2004214366.tif 000017
【図１６】
2004214366.tif 000018
【図１７】
2004214366.tif 000019