(57)【要約】【課題】小型化を進めた場合であっても、リフローはんだ法による回路基板などへの実装に際してのツームストーン現象が生じ難く、実装不良を効果的に抑制し得る電子部品を提供する。【解決手段】電子部品素体２の対向し合う第１，第２の端面２ａ，２ｂを覆うように、第１，第２の外部電極４，５が形成されており、第１，第２の外部電極４，５が、導電性粉末とガラスフリットとを含む導電ペーストの焼付けにより形成された焼付け電極層４ａ，４ｂと、焼付け電極層４ｂ上に形成されており、焼付け電極層４ａ，４ｂよりも耐はんだ喰われ性に優れた耐はんだ喰われ性メッキ層４ｂ，５ｂと、耐はんだ喰われ性メッキ層４ｂ，５ｂ上に形成されたＳｎメッキ層４ｃ，５ｃとを有し、端面におけるＳｎメッキ層の濡れ上がり時間Ｔ１がＴ１＞０．３（秒）とされている、電子部品１。【選択図】      図１
2004241661.tif 000002
【特許請求の範囲】
【請求項１】
対向し合う第１，第２の端面と、第１，第２の端面を結ぶ側面とを有する電子部品素体と、
前記電子部品素体の第１，第２の端面を覆うように、該端面に連なる側面の一部に至るように形成された第１，第２の外部電極とを備え、
前記第１，第２の外部電極が、導電性粉末とガラスフリットとを含む導電ペーストの焼付けにより形成された焼付け電極層と、焼付け電極層上に形成されており、前記焼付け電極よりも耐はんだ喰われ性に優れた耐はんだ喰われ性メッキ層と、耐はんだ喰われ性メッキ層上に形成されたＳｎメッキ層とを有し、
前記端面におけるＳｎメッキ層の濡れ上がり時間Ｔ１がＴ１＞０．３（秒）とされていることを特徴とする、電子部品。
【請求項２】
前記焼付け電極層表面に前記ガラスフリットが析出されている、請求項１に記載の電子部品。
【請求項３】
前記耐はんだ喰われ性メッキ層がＮｉメッキ層である、請求項１または２に記載の電子部品。
【請求項４】
前記焼付け電極層が、前記耐はんだ喰われ性メッキ層のメッキ時に用いられるメッキ液に対する溶解性が高いＢ−Ｓｉ−Ｚｎ系ガラス粉末と、前記メッキ液に対する溶解性が低いＢ−Ｓｉ−Ｂａ系ガラス粉末とを重量比で５０〜６０：５０〜４０の範囲で含む、請求項１〜３のいずれかに記載の電子部品。
【請求項５】
対向し合う第１，第２の端面と、第１，第２の端面を結ぶ側面とを有する電子部品素体を用意する工程と、
前記電子部品素体の第１，第２の端面を覆うように、かつ該端面に連なる側面の一部に至るように導電性粉末及びガラスフリットを含む導電ペーストを焼付けることにより焼付け電極層を形成する工程と、
前記焼付け電極層上に前記焼付け電極よりもはんだ喰われ性に優れた金属からなる耐はんだ喰われ性メッキ層を形成する工程と、
前記耐はんだ喰われ性メッキ層上にＳｎ膜をメッキする工程とを備え、
前記端面におけるＳｎメッキ層の濡れ上がり時間Ｔ１がＴ１＞０．３（秒）とされていることを特徴とする、電子部品の製造方法。
【請求項６】
前記焼付け電極層表面にガラスフリットを析出させることにより、前記端面におけるＳｎメッキ層の濡れ上がり時間Ｔ１がＴ１＞０．３（秒）とされている、請求項５に記載の電子部品の製造方法。
【請求項７】
前記耐はんだ喰われ性メッキ層がＮｉをメッキすることにより形成される、請求項５または６に記載の電子部品の製造方法。
【請求項８】
前記端面におけるＳｎメッキ層の濡れ上がり時間Ｔ１がＴ１＞０．３（秒）となるように、前記ガラスフリットを焼付け電極層表面に析出させる温度で、前記焼付け電極層が形成される、請求項５〜７のいずれかに記載の電子部品の製造方法。
【請求項９】
前記ガラスフリットとして、前記耐はんだ喰われ性メッキ層のメッキ時に用いられるメッキ液に対する溶解性が高いＢ−Ｓｉ−Ｚｎ系ガラス粉末と、前記メッキ液に対する溶解性が低いＢ−Ｓｉ−Ｂａ系ガラス粉末とを重量比で５０〜６０：５０〜４０の範囲で含む導電ペーストを用いることを特徴とする、請求項５〜８のいずれかに記載の電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリント回路基板などに表面実装される電子部品及びその製造方法に関し、より詳細には、外部電極及びその形成方法が改良された電子部品及び電子部品の製造方法に関する。
【０００２】
【従来の技術】
従来、積層セラミックコンデンサなどの表面実装型のチップ型電子部品では、リフローはんだによりプリント回路基板に実装されている。これを、図２及び図３を参照して説明する。プリント回路基板上に電極ランド２１，２２が形成されており、はんだ２３，２４上に電子部品２５がリフローはんだにより実装される。この場合、はんだ２３，２４が溶融し、電子部品２５の外部電極２６，２７にはんだ２３，２４が付着し、はんだ２３，２４が固化することにより、電子部品２５が固定される。
【０００３】
上記リフローはんだ法による実装に際しては、図２矢印Ａで示すように電子部品２５の実装位置が電極ランド２２側にずれている場合であっても、溶融はんだの表面張力により電子部品２５は矢印Ａとは反対方向に引っ張られ、正しい位置に実装される。これは、セルフアラインメント効果と称されている。
【０００４】
ところで、電子部品の小型化が進むにつれて、電子部品はより軽量となってきいる。そのため、図３に示すように、電子部品２５が電極ランド２２，２２上の正しい位置に配置されなかった場合、一方の外部電極７がはんだ２４によりより強く引っ張られ、外部電極２６が設けられている側の端部が上方に矢印Ｂで示すように移動し、電子部品２５が起立するツームストーン現象が現れ易くなってきている。
【０００５】
上記ツームストーン現象を抑制する方法が、下記の特許文献１〜３などに開示されている。
特許文献１では、外部電極表面にはんだ濡れ性に優れた電極ペーストが塗布され、さらに外部電極の内、電子部品の端面上の部分にのみ、はんだ濡れ性が悪いペーストが塗布される。このようにして、電子部品素体の端面部上における外部電極表面のはんだ濡れ性を相対的に低くし、電子部品素体の端面上の外部電極部分への溶融はんだの濡れ上がりを抑制することによりツームストーン現象が抑制されている。
【０００６】
また、特許文献２に記載の方法では、外部電極表面にはんだ濡れ性の悪い電極ペーストが塗布され、外部電極表面の内、電子部品本体の側面上に位置する部分、すなわち電極被り部上にのみ、はんだ濡れ性が良好なペーストを塗布する方法が開示されている。特許文献２に記載の方法においても、電子部品本体の端面上の外部電極表面のはんだ濡れ性を相対的に低めることにより、特許文献１に記載の方法と同様にツームストーン現象の発生が抑制されている。
【０００７】
他方、下記の特許文献３には、外部電極の電子部品本体の端面上に位置している部分に絶縁層を形成し、それによって端面部分上の外部電極表面のはんだ濡れ性が低下されている。
【０００８】
【特許文献１】
特開平５−２４３０７４号公報
【特許文献２】
特開平５−２４３０７３号公報
【特許文献３】
特開平６−８４６８７号公報
【０００９】
【発明が解決しようとする課題】
上記のように、従来、外部電極の電子部品本体の端面上に位置している部分のはんだ濡れ性を相対的に低下させることにより、ツームストーン現象の抑制が図られていた。
【００１０】
ツームストーン現象は、はんだペーストの印刷ずれ、前述したような電子部品の実装位置のずれ等により、電子部品の対向し合う第１，第２の端面部分におけるはんだの濡れ上がりのタイミングがずれることにより引き起こされる。従来、はんだペーストの適量化、電極ランド形状の最適化などによりツームストーン現象の抑制が図られていた。また、特許文献１〜３に記載のように、電子部品本体の端面上の外部電極部分にはんだ濡れ性の低い材料を用いる方法があった。
【００１１】
しかしながら、近年、電子部品の小型化がより一層進んでおり、上記のような対応方法では、ツームストーン現象を確実に抑制することができなかった。すなわち、はんだペーストの適量化を図る方法では、ツームストーン現象を十分に抑制することはできなかった。また、電極ランド形状の最適化を図る方法では、プリント回路基板上のパターン設計が制限されることになり、高密度実装が妨げられることとなる。
【００１２】
他方、外部電極の電子部品本体の端面上に位置している部分においてはんだ濡れ性の低い材料を用いる方法では、前述したセルフアラインメント効果が良好に発現され難いという問題があった。
【００１３】
本発明の目的は、上述した従来技術の現状に鑑み、より小型の表面実装型の電子部品であっても、リフローはんだによるプリント回路基板などの実装に際してのツームストーン現象がより一層生じ難く、かつ良好なセルフアラインメント効果を期待することができる、電子部品及びその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明に係る電子部品は、対向し合う第１，第２の端面と、第１，第２の端面を結ぶ側面とを有する電子部品素体と、前記電子部品素体の第１，第２の端面を覆うように、該端面に連なる側面の一部に至るように形成された第１，第２の外部電極とを備え、前記第１，第２の外部電極が、導電性粉末とガラスフリットとを含む導電ペーストの焼付けにより形成された焼付け電極層と、焼付け電極層上に形成されており、前記焼付け電極よりも耐はんだ喰われ性に優れた耐はんだ喰われ性メッキ層と、耐はんだ喰われ性メッキ層上に形成されたＳｎメッキ層とを有し、前記端面におけるＳｎメッキ層の濡れ上がり時間Ｔ１がＴ１＞０．３（秒）とされていることを特徴とする。
【００１５】
本願のある特定の局面では、前記焼付け電極層表面に前記ガラスフリットが析出されている。
本発明の電子部品の他の特定の局面では、上記耐はんだ喰われ性メッキ層は、Ｎｉメッキ層により形成される。
【００１６】
また、本発明に係る電子部品のさらに他の特定の局面では、前記焼付け電極層が、前記耐はんだ喰われ性メッキ層のメッキ時に用いられるメッキ液に対する溶解性が高いＢ−Ｓｉ−Ｚｎ系ガラス粉末と、前記メッキ液に対する溶解性が低いＢ−Ｓｉ−Ｂａ系ガラス粉末とを重量比で５０〜６０：５０〜４０の範囲で含む。
【００１７】
本発明に係る電子部品の製造方法は、対向し合う第１，第２の端面と、第１，第２の端面を結ぶ側面とを有する電子部品素体を用意する工程と、前記電子部品素体の第１，第２の端面を覆うように、かつ該端面に連なる側面の一部に至るように導電性粉末及びガラスフリットを含む導電ペーストを焼付けることにより焼付け電極層を形成する工程と、前記焼付け電極層上に前記焼付け電極よりもはんだ喰われ性に優れた金属からなる耐はんだ喰われ性メッキ層を形成する工程と、前記耐はんだ喰われ性メッキ層上にＳｎ膜をメッキする工程とを備え、前記端面におけるＳｎメッキ層の濡れ上がり時間Ｔ１がＴ１＞０．３（秒）とされていることを特徴とする。
【００１８】
本発明に係る製造方法のある特定の局面では、前記焼付け電極層表面にガラスフリットを析出させることにより、前記端面におけるＳｎメッキ層の濡れ上がり時間Ｔ１がＴ１＞０．３（秒）とされている。
【００１９】
本発明に係る製造方法の他の特定の局面では、上記耐はんだ喰われ性メッキ層が、Ｎｉをメッキすることにより形成される。
本発明に係るさらに他の特定の局面では、前記端面におけるＳｎメッキ層の濡れ上がり時間Ｔ１がＴ１＞０．３（秒）となるように、前記ガラスフリットを焼付け電極層表面に析出させる温度で前記焼付け電極層が形成される。
【００２０】
本発明に係る製造方法のさらに別の特定の局面では、前記ガラスフリットとして、前記耐はんだ喰われ性メッキ層のメッキ時に用いられるメッキ液に対する溶解性が高いＢ−Ｓｉ−Ｚｎ系ガラス粉末と、前記メッキ液に対する溶解性が低いＢ−Ｓｉ−Ｂａ系ガラス粉末とを重量比で５０〜６０：５０〜４０の範囲で含む導電ペーストが用いられる。
【００２１】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の具体的な実施例を説明することにより、本発明を明らかにする。
【００２２】
図１は、本発明の一実施例に係る電子部品としての積層セラミックコンデンサを示す正面断面図である。
積層セラミックコンデンサ１は、電子部品素体２を有する。電子部品素体２は、対向し合う第１，第２の端面２ａ，２ｂと、第１，第２の端面２ａ，２ｂを結ぶ４つの側面を有する。焼結体２内には、複数の内部電極３ａ〜３ｄが形成されている。
【００２３】
セラミック焼結体２の対向し合う第１，第２の端面２ａ，２ｂを覆うように第１，第２の外部電極４，５が形成されている。第１，第２の外部電極４，５は、セラミック焼結体２の端面２ａ，２ｂを覆うように、かつ端面２ａ，２ｂを結んでいる４つの側面の一部に至る電極被り部を有するように構成されている。
【００２４】
上記外部電極４，５は、セラミック焼結体の端面２ａ，２ｂ側から、焼付け電極層４ａ，５ａ、耐はんだ喰われ性メッキ層４ｂ，５ｂ及びＳｎメッキ層４ｃ，５ｃを積層した構造を有する。耐はんだ喰われ性メッキ層４ｂ，５ｂは、本実施例では、Ｎｉメッキ膜により形成されている。もっとも、焼付け電極層よりも耐はんだ喰われ性に優れている限り、Ｎｉ金属以外の金属により耐はんだ喰われ性メッキ層が形成されてもよい。
【００２５】
本実施例の特徴は、焼付け電極層４ａ，４ｂ表面にガラスフリットが析出することにより上記端面におけるＳｎメッキ層の濡れ上がり時間Ｔ１がＴ１＞０．３（秒）とされていることにある。そして、このように耐はんだ喰われ性メッキ層４ｂ，５ｂの外表面のはんだ濡れ上がり時間が０．３秒より大きいことにより、ツームストーン現象の発生が抑制される。これは以下の理由による。
【００２６】
すなわち、積層セラミックコンデンサ１をプリント回路基板などにリフローはんだ法などにより実装する場合、電極ランドに付与された溶融はんだは外部電極４，５に付着する。この場合、図１の矢印Ｃで示す下方部分が先ず溶融はんだに接触し、溶融はんだが外部電極４，５の表面を伝って上方に濡れ上がる。
【００２７】
ところで、矢印Ｃで示す下方部分では、溶融はんだはＳｎメッキ層４ｃ，５ｃの表面のはんだ濡れ性により容易に拡がる。これに対して、外部電極４，５の焼結体２の端面２ａ，２ｂ上に位置している部分にはんだが濡れ上がる場合には、溶融はんだとＳｎとが相互拡散し、Ｓｎメッキ層４ｃ，５ｃと、耐はんだ喰われ性メッキ層４ｂ，５ｂの界面においてはんだが濡れ拡がっていくと考えられる。そのため、本実施形態のように、耐はんだ喰われ性メッキ層４ｂ，５ｂの表面のはんだ濡れ上がり時間Ｔ１が０．３秒より大きい場合、端面２ａ，２ｂ上の外部電極部分におけるはんだの濡れ上がり速度が遅くなる。よって、端面２ａ，２ｂ上の外部電極部分におけるはんだの濡れ上がり速度が遅くなるため、両部における溶融はんだの表面張力の差が生じ難くなる。従って、ツームストーン現象の発生を効果的に抑制することができる。
【００２８】
次に、具体的な実施例を説明することにより、本発明をより明らかにする。
（実施例１）
セラミック焼結体２として、幅０．５ｍｍ×長さ１．０ｍｍ×厚み０．５ｍｍのＢａＴｉＯ３系セラミックスからなるセラミック焼結体を用意した。このセラミック焼結体２内には、複数の内部電極が形成されている。そして、上記セラミック焼結体２の端面２ａ，２ｂを覆うように、Ｃｕ粉末とＢ−Ｓｉ−Ｚｎ系ガラスフリットとを含むＣｕペーストを付与し、７４０〜８３０℃の温度で焼付け、焼付け電極層４ａ，５ａを形成した。続いて、電解メッキ法により、２μｍのＮｉメッキ膜を形成し、さらに電解メッキ法により４μｍのＳｎメッキ膜厚を形成した。
【００２９】
次に、Ｓｎ−３７Ｐｂ共晶はんだをプリント回路基板の電極ランド上に印刷し、上記のようにして構成された積層セラミックコンデンサをリフローはんだ法により実装した。この場合、実装試験の検出感度を高めるために、積層セラミックコンデンサは、対をなしている電極ランドを結ぶ方向において正しい位置から１５０、２００及び２５０μｍずらして実装し、２７０℃の温度で及び１５秒の条件でリフローはんだ付法により実装を行った。
【００３０】
このような実装試験におけるツームストーン現象が発生した不良品の数を測定した。また、はんだ濡れ性試験機（タルチン社製、ＳＷＥＴ−２０００）を用いて、各積層セラミックコンデンサのはんだ濡れ性を評価し、ゼロクロスタイム（Ｔ０）とはんだ濡れ上がり時間（Ｔ１）とを求めた。
【００３１】
結果を下記の表１及び表２に示す。
【００３２】
【表１】
2004241661.tif 000003
【００３３】
【表２】
2004241661.tif 000004
【００３４】
表１から明らかなように、８００℃の温度で焼付け電極層４ａ，５ａが形成されている実施例１では、ツームストーン現象が発生した不良品は生じなかった。これに対して、７４０℃及び７７０℃の温度で焼付け電極層が形成された比較例１，２では、ずらし量が大きくなるにつれて、ツームストーン現象が発生し、実装不良が多くなっていることがわかる。
【００３５】
これは、上記Ｃｕペーストの焼付け温度が８００℃に高められた実施例１では、Ｃｕ粉末の焼結が進行し、Ｃｕペースト中のガラスフリットが焼付け電極層表面に析出し、上に形成されるＮｉメッキ層の成膜性が低下したためと考えられる。このことは、表２のはんだ濡れ上がり時間Ｔ１が、実施例１では比較例１，２に比べて遅くなっていることによっても裏付けられる。
【００３６】
他方、比較例３では、８３０℃の温度でＣｕペーストが焼付けられて、焼付け電極層４ａ，５ａが形成されたが、焼付け温度が高過ぎたためか、ずらし量が１５０、２００及び２５０μｍのいずれにおいても、ツームストーン現象が多く発生した。これは、ガラス析出量が過剰となり、焼付け電極層の表面に形成されるＮｉメッキ膜の連続性著しく低下したためと考えられる。
【００３７】
また、表２から明らかなように、比較例３では、はんだ濡れ性の指標であるゼロクロスタイムＴ０も遅くなっており、従ってガラスの染み出しによりＮｉ膜のみならず、Ｓｎメッキ膜の連続性も低下していると考えられる。
【００３８】
従って、実施例１のように、焼付け温度を適度に高め、焼付け電極層４ａ，５ａ表面へのガラスフリットへの析出を適度な状態とすることにより、ツームストーン現象の発生を効果的に抑制し得ることがわかる。すなわち、表２から明らかなように、はんだ濡れ上がり時間Ｔ１が０．３秒より大きくなるようにガラスフリットを焼付け電極表面に析出させれば、上記実施例１で示されているように、ツームストーン現象の発生を確実に抑制し得ることがわかる。
【００３９】
（実施例２）
実施例２においても、実施例１と同様にして積層セラミックコンデンサを作製した。但し、Ｃｕペーストに含まれているガラスフリットとしてＮｉメッキ膜の形成に際してのメッキ液に対する溶解性が異なる第１，第２のガラスフリットを用いた。すなわち、Ｎｉメッキ膜のメッキ液としてはワット浴を用い、第１のガラスフリットとしてワット浴に対する溶解性の高いＢ−Ｓｉ−Ｚｎ系ガラスフリット（平均粒径３μｍ）を、第２のガラスフリットとしてワット浴に対する溶解性の低いＢ−Ｓｉ−Ｂａ系ガラスフリット（平均粒径３μｍ）を用いた。また、Ｃｕペーストの焼付けは８２０℃の温度で行い、焼付け電極層の厚みは４０μｍ、Ｎｉメッキ膜及びＳｎメッキ膜の厚みは、それぞれ、２μｍ及び４μｍとした。
【００４０】
上記のようにして得られた積層セラミックコンデンサについて、実施例１と同様にして、ツームストーン現象の発生割合、はんだ濡れ性を評価した。結果を表３及び表４に示す。
【００４１】
【表３】
2004241661.tif 000005
【００４２】
【表４】
2004241661.tif 000006
【００４３】
表３から明らかなように、第１，第２のガラスフリットが、重量比で６０：４０の割合で配合されているＣｕペーストを用いた場合には、ツームストーン現象の発生は生じなかった。
【００４４】
これに対して、比較例４，５では、ずらし量が１５０、２００及び２５０μｍと高くなるにつれて、ツームストーン現象の発生が多く見られた。また、表４から明らかなように、メッキ液への溶解性の低いガラスの割合が高くなるほど、はんだ濡れ上がり時間Ｔ１が大きくなっていることがわかる。
【００４５】
一般に、導電ペーストの焼付けにより焼付け電極層を形成した場合、焼付け電極層表面に染み出すガラスは、メッキ液中の酸化剤の攻撃を受け、メッキ液中に溶解していく。従って、メッキ液への溶解性が低いガラスフリットが増える程、焼付け電極表面にガラスが多く残存し、上に形成されるＮｉメッキ膜が疎な構造となる。そのため、はんだの濡れ上がり速度が遅くなると考えられる。
【００４６】
すなわち、実施例２によれば、メッキ液への溶解性の低いガラスが比較例４及び５に比べて多く含まれているため、濡れ上がり時間が長くなり、はんだ濡れ上がり速度が遅くなっていると考えられる。
【００４７】
他方、比較例６では、何れのずらし量の場合においても実装不良が多かった。これは、メッキ液への溶解性が低いガラスが多過ぎたため、焼付け電極層表面に残ったガラス量が過剰となり、Ｎｉメッキ膜の連続性が著しく低下したためと考えられる。また、表４から明らかなように、比較例では、濡れ易さの指標であるゼロクロスタイムＴ０も遅くなっている。すなわち、Ｎｉメッキ膜だけでなく、Ｓｎメッキ膜の連続性も低下していると考えられる。
【００４８】
上記のように、メッキ液に対する溶解性が異なる第１，第２のガラスフリットを混合して用いる場合、実施例２、３のように、第１，第２のガラスフリットを重量比で５０：５０〜６０：４０の範囲とすることにより、はんだ濡れ上がり速度を遅くすることができ、かつ焼付け電極層表面に形成されるＮｉメッキ膜を適度に疎な状態とすることができ、それによっんツームストーン現象の発生を効果的に抑制し得ることがわかる。
【００４９】
なお、上記実施例では、積層セラミックコンデンサにつき説明したが、積層セラミックコンデンサ以外の積層セラミック電子部品や内部電極を有しないセラミック電子部品、さらにはセラミック以外の電子部品素体からなる電子部品に一般的に適用することができる。
【００５０】
【発明の効果】
本発明に係る電子部品及びその製造方法では、端面におけるＳｎメッキ層の濡れ上がり時間Ｔ１がＴ１＞０．３（秒）とされているため、焼付け電極層表面に形成された耐はんだ喰われ性メッキ層の表面のはんだ濡れ性が適度に抑制される。すなわち、例えば焼付け電極層表面にガラスフリットを析出させることにより、はんだ濡れ性を上記範囲とすることができる。そのため、電子部品素体の第１，第２の端面上における溶融はんだの濡れ上がり速度が適度に遅くされ、それによって電子部品が小型である場合であっても、ツームストーン現象を効果的に抑制することができる。
【００５１】
また、焼付け電極層が、はんだ喰われ性メッキ層のメッキ時に用いられるメッキ液に対する溶解性が高いＢ−Ｓｉ−Ｚｎ系ガラス粉末と、前記メッキ液に対する溶解性が低いＢ−Ｓｉ−Ｂａ系ガラス粉末とを重量比で５０〜６０：５０〜４０の範囲で含む場合には、端面におけるＳｎメッキ層の濡れ上がり時間Ｔ１がＴ１＞０．３（秒）とされている。
【００５２】
また、本発明の製造方法において、焼付け電極層の焼付けに際しての温度を、制御することにより、端面におけるＳｎメッキ層の濡れ上がり時間Ｔ１がＴ１＞０．３（秒）とされている場合には、従来の製造方法において、焼付け電極層の形成温度を制御するだけで、本発明に従ってツームストーン現象が生じ難い電子部品を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る電子部品としての積層セラミックコンデンサを示す正面断面図。
【図２】従来の電子部品におけるリフローはんだ法による実装に際してのセルフアラインメント効果を説明するための模式的正面断面図。
【図３】従来の電子部品においてツームストーン現象を説明するための模式的正面図。
【符号の説明】
１…電子部品としての積層セラミックコンデンサ
２…電子部品素体としてのセラミック焼結体
２ａ，２ｂ…第１，第２の端面
２ｃ…側面
３ａ〜３ｄ…内部電極
４，５…第１，第２の外部電極
４ａ，５ａ…焼付け電極層
４ｂ，５ｂ…耐はんだ喰われ性メッキ層
４ｃ，５ｃ…Ｓｎメッキ膜
【図１】
2004241661.tif 000007
【図２】
2004241661.tif 000008
【図３】
2004241661.tif 000009