(57)【要約】【課題】いわゆる「バリ」等を生じることなく、レジストマスクを確実に除去し得るパターン化薄膜形成方法およびマイクロデバイスの製造方法を提供する。【解決手段】基層１０１上に、レジストマスク１１０を用いてパターン化薄膜１０７を形成する。次に、レジストマスク１１０及びパターン化薄膜１０７を覆う有機樹脂層１０８、１０９を形成する。次に、加熱処理を行い、その後に、有機樹脂層１０８、１０９及びレジストマスク１１０を除去する。【選択図】　　　図７
2004046007.tif 000002
【特許請求の範囲】
【請求項１】
基層上にパターン化薄膜を形成する方法であって、
前記基層上に、レジストマスクを用いてパターン化薄膜を形成し、
次に、前記レジストマスク及び前記パターン化薄膜を覆う有機樹脂層を形成し、
次に、加熱処理を行い、
その後に、前記有機樹脂層及び前記レジストマスクを除去する
工程を含むパターン化薄膜形成方法。
【請求項２】
請求項１に記載された方法であって、前記有機樹脂層は、熱収縮率の異なる複数の樹脂層を含むパターン化薄膜形成方法。
【請求項３】
請求項２に記載された方法であって、前記複数の樹脂層の少なくとも１層は、水溶性樹脂層であるパターン化薄膜形成方法。
【請求項４】
請求項３に記載された方法であって、前記水溶性樹脂層は、前記レジストマスク及び前記パターン化薄膜に接するように形成されるパターン化薄膜形成方法。
【請求項５】
請求項３に記載された方法であって、前記水溶性樹脂層は、前記レジストマスク及び前記パターン化薄膜を覆う他の樹脂層の上に形成されるパターン化薄膜形成方法。
【請求項６】
請求項１乃至５の何れかに記載された方法であって、
前記レジストマスクは、下層レジスト層と、上層レジスト層とを含んでおり、前記上層レジスト層は、前記下層レジスト層の平面積よりも大きい平面積を有する
パターン化薄膜形成方法。
【請求項７】
請求項１乃至６の何れかに記載されたパターン化薄膜形成方法であって、リフトオフ法、ドライエッチング法または両者の併用の何れかの工程を含むパターン化薄膜形成方法。
【請求項８】
パターン化薄膜を含むマイクロデバイスの製造方法において、前記パターン化薄膜を、請求項１乃至７の何れかに記載されたパターン化薄膜形成方法によって形成する工程を含むマイクロデバイスの製造方法。
【請求項９】
請求項８に記載されたマイクロデバイスの製造方法であって、前記マイクロデバイスは薄膜磁気ヘッドであるマイクロデバイスの製造方法。
【請求項１０】
請求項８または９に記載されたマイクロデバイスの製造方法であって、前記パターン化薄膜は磁気抵抗効果素子であるマイクロデバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パターン化薄膜を形成するパターン化薄膜形成方法およびマイクロデバイスの製造方法に関する。
【０００２】
【従来の技術】
パターン化された薄膜（以下パターン化薄膜と称する）を有するマイクロデバイスにおいて、パターン化薄膜は、パターン化されたレジストマスクを用いて形成される。本発明において、マイクロデバイスとは、薄膜形成技術を利用して製造される小型のデバイスを言う。本発明にいうマイクロデバイスには、半導体デバイスや、薄膜磁気ヘッドや、薄膜を用いたセンサやアクチュエータ等が含まれる。
【０００３】
パターン化されたレジストマスクを用いて、パターン化薄膜を形成するには、例えば特開平９−９６９０９号公報に示されるように、ドライエッチング法（特開平９−９６９０９では、ミリングパタニング法と表記されている）、リフトオフ法、およびこれらを併用した方法（以下併用法と称する）等が適用される。
【０００４】
ところで、半導体デバイス、薄膜磁気ヘッド、薄膜を用いたセンサ、または、アクチュエータ等のマイクロデバイスでは、その微小化及び高機能化等とともに、パターン化薄膜の微細化がより一層強く要求されるようになってきている。このような技術的動向及び要請に応えるためには、それに応じて、レジストマスクの幅及び厚みを縮小しなければならない。
【０００５】
しかし、レジストマスクの幅及び厚みが小さくなってくると、リフトオフ法によるパターン化薄膜形成技術を適用した場合、レジストマスクを除去する溶剤等を、レジストマスクの周りに十分に浸透させることが困難になる。このため、レジストマスクの除去工程において、本来、除去されるべき部分が、除去されずに、いわゆる「バリ」として残ってしまう。
【０００６】
ドライエッチング法によるパターン化薄膜形成技術を適用した場合には、ドライエッチングによってレジストマスクの側面等に再付着した被ドライエッチング成分が、被ドライエッチング膜にも結合し、レジストマスクを溶剤によって除去しても、除去されずに、やはり「バリ」として残ってしまう。
【０００７】
リフトオフ法とドライエッチング法とを併用した場合にも、同様の「バリ」を発生する。
【０００８】
上述のようにして発生した「バリ」が最終的に除去できないという事態に陥れば、最終製品の品質を保証することができず、信頼性を損なうとともに、歩留を著しく低下させてしまう。
【０００９】
【発明が解決しようとする課題】
本発明の課題は、いわゆる「バリ」等を生じることなく、レジストマスクを確実に除去し得るパターン化薄膜形成方法およびマイクロデバイスの製造方法を提供することである。
【００１０】
【課題を解決するための手段】
上述した課題を解決するため、本発明では、基層上にパターン化薄膜を形成するにあたり、前記基層上に、レジストマスクを用いてパターン化薄膜を形成する。次に、前記レジストマスク及び前記パターン化薄膜を覆う有機樹脂層を形成する。次に、加熱処理を行い、その後に、前記有機樹脂層及び前記レジストマスクを除去する。
【００１１】
上述したように、本発明では、基層上に、レジストマスクを用いてパターン化薄膜を形成した後、レジストマスク及びパターン化薄膜を覆う有機樹脂層を形成し、次に、加熱処理を行う。この加熱処理工程において、レジストマスク及びパターン化薄膜を覆う有機樹脂層が収縮し、有機樹脂層の収縮により、レジストマスクに引っ張り力が加わり、レジストマスクとパターン化薄膜との界面に亀裂または剥離が生じる。リフトオフ法を適用した場合には、この亀裂を通して、レジストマスクとパターン化薄膜との界面に、溶剤が十分に行き渡るようになる。ドライエッチング法の場合は、レジストマスク、及び、レジストマスクの側面に再付着した被ドライエッチング成分と、パターン化薄膜との界面に剥離が生じ、レジストマスクの側面に再付着した被ドライエッチング成分とパターン化薄膜との剥離が容易になる。
【００１２】
このため、加熱処理の後に、有機樹脂層及びレジストマスクを除去することにより、いわゆる「バリ」を生じることなく、レジストマスクを除去することができる。
【００１３】
有機樹脂層を構成する材料の具体例としては、例えば、ノボラック樹脂、ポリヒドロキシスチレン等を挙げることができる。
【００１４】
有機樹脂層は、熱収縮率の異なる複数の樹脂層を含んでいてもよい。この構成によれば、樹脂層の材料、特性の違いや、熱収縮率の違い等を利用して、パターン化薄膜にダメージを与えることなく、亀裂を生じさせ、レジストマスクを、確実に除去することができる。
【００１５】
複数の樹脂層を設ける場合、その少なくとも１層は、水溶性樹脂層で構成することができる。水溶性樹脂材料は、一般に、熱収縮率が高いので、レジストマスクに対する引っ張り力が大きくなり、レジストマスクとパターン化薄膜との間に生じる亀裂を拡大し、溶剤の浸透を促進し得る。水溶性樹脂層を構成する材料の具体例としては、ポリビニルアルコール、ポリビニルアセテート等を挙げることができる。
【００１６】
水溶性樹脂層は、レジストマスク及びパターン化薄膜に接するように形成してもよいし、レジストマスク及びパターン化薄膜を覆う他の樹脂層の上に形成してもよい。水溶性樹脂層を、レジストマスク及びパターン化薄膜に接するように形成する手法によれば、水溶性樹脂層の有する高い熱収縮率を有効に利用できる。水溶性樹脂層を、レジストマスク及びパターン化薄膜を覆う他の樹脂層の上に形成する手法は、水溶性樹脂層によるパターン化薄膜の酸化防止に有効である。この場合に用いられる他の樹脂層は、例えば、ノボラック樹脂、ポリヒドロキシスチレン等である。
【００１７】
レジストマスクは、アンダーカットのない単層レジストマスクであっても、アンダーカットの入った構造のものであってもよい。アンダーカットの入ったレジストマスクは、下層レジスト層と、上層レジスト層とを含んでおり、上層レジスト層は、前記下層レジスト層の平面積よりも大きい平面積を有する。アンダーカットの入ったレジストマスクは、パターン化薄膜の微細化に有効である。
【００１８】
本発明に係るパターン化薄膜形成方法は、リフトオフ法、ドライエッチング法または両者の併用の何れにも適用できる。
【００１９】
更に、本発明に係るパターン化薄膜形成方法は、マイクロデバイスの製造方法にも適用できる。マイクロデバイスの製造方法では、上述した本発明に係るパターン化薄膜形成方法によって、マイクロデバイスとなるパターン化薄膜を形成する。マイクロデバイスは薄膜磁気ヘッドであってもよいし、半導体デバイスや、薄膜を用いたセンサやアクチュエータ等であってもよい。マイクロデバイスが薄膜磁気ヘッドである場合、パターン化薄膜の具体例は磁気抵抗効果素子である。
【００２０】
【発明の実施の形態】
１．リフトオフ法
図１〜図１０は本発明に係るパターン化薄膜形成方法及びマイクロデバイスの製造方法について、リフトオフ法を適用した場合を説明する図である。
【００２１】
まず、図１に示すように、基板等の基層１０１の上に、下層レジスト層１０３を形成する。下層レジスト層１０３は、スピンコート法等の手段によって、基層１０１の上に塗布した後、必要に応じて、これを加熱することによって形成される。
【００２２】
下層レジスト層１０３を構成するレジスト材料は、その上に形成される上層レジスト層（後述）を構成するレジスト材料とインターミキシングを起こさない材料であることが必要である他、アンダーカットの入った積層（２層）レジストパターンを形成する場合は、採用されるアンダーカット形成方法に適した材料が選択される。アンダーカット形成方法としては、現像剤のみによる方法、アッシングのみによる方法、及び、現像剤とアッシングとを併用する方法がある。
【００２３】
この内、現像のみでアンダーカットの入った２層レジストパターンを形成する場合は、下層レジスト層１０３を構成するレジスト材料は、現像剤として通常用いられるアルカリ性水溶液に溶解し、かつ、上層レジスト層（後述）よりもアルカリ性水溶液による溶解速度の速い材料によって構成する。この場合の具体例としては、下記の化学式で表されるポリメチルグルタールイミド（以下ＰＭＧＩと称する）を挙げることができる。
2004046007.tif 000003
【００２４】
ここで、Ｒは水素原子またはメチル基、ｎは１以上の整数
アッシングのみでアンダーカットの入った２層レジストを得る場合は、アッシング反応速度が、上層レジスト層（後述）を構成するレジスト材料よりも速いこと等の条件を満たす材料を用いる。
【００２５】
現像剤とアッシングとを併用してアンダーカットを入れる場合は、アルカリ性水溶液に溶解し、かつ、アッシング反応速度が上層レジスト層（後述）を構成するレジスト材料よりも速いこと等の条件を満たす材料を用いる。
【００２６】
以下の説明では、上述した３つのアンダーカット形成方法のうち、現像剤のみによってアンダーカットを入れる場合を例にとって説明する。
【００２７】
図１に示した工程の後、図２に示すように、下層レジスト層１０３の上に、上層レジスト層１０４を、スピンコート法等の手段によって形成する。上層レジスト層１０４は、フェノール性水酸基を含むレジストを主成分とするものが好ましい。上層レジスト層１０４のためのレジストの例としては、少なくとも次の化学式、
2004046007.tif 000004
ここで、ｍは０〜３の整数、ｎは１以上の整数
で表される構造を有する成分を含むものを挙げることができる。
【００２８】
上層レジスト層１０４のレジストの別の例としては、少なくとも下記の化学式、
2004046007.tif 000005
ここで、Ｒ１は水素原子またはメチル基、ｎは１以上の整数
で表される構造を有する成分を含むものを用いることができる。
【００２９】
更に、上層レジスト層１０４に適したフェノール性水酸基を含むレジストの他の例としては、特公昭３７−１８０１５号公報に開示されたＮＱＤ−ノボラックレジスト（ナフトキノンジアジド−ノボラックレジスト）、特開平６−２４２６０２号公報に開示された一体型ＮＱＤ−ノボラックレジスト、特開２０００−６３４６６号公報に開示された疎水性一体型ＮＱＤ−ノボラックレジスト、及び、特開平６−２７３９３４号公報に開示されたポリヒドロキシスチレン系樹脂を主成分とした化学増幅型レジスト等も挙げることができる。
【００３０】
次に、図３に示すように、マスク１０５を介して、上層レジスト層１０４を所定のパターンの潜像形成用の光で露光して、上層レジスト層１０４に所定のパターンの潜像を形成する。露光用の光は、紫外線、エキシマレーザー光、電子ビーム等、どのような光でもよい。露光用の光が電子線である場合には、マスク１０５を介することなく、直接、上層レジスト層１０４に電子線を照射することにより、所定のパターンの潜像を形成してもよい。また、必要に応じて、露光後に上層レジスト層１０４を加熱する。
【００３１】
次に、図４に示すように、現像液によって、露光後の上層レジスト層１０４を現像すると共に、下層レジスト層１０３の一部を溶解させる。現像後、下層レジスト層１０３および上層レジスト層１０４の水洗と乾燥を行う。これにより、アンダーカットの入ったレジストマスク１１０が得られる。アンダーカットの入ったレジストマスク１１０では、上層の上層レジスト層１０４は、下層の下層レジスト層１０３の平面積よりも大きい平面積を有する。このようなレジストマスク１１０は、パターン化薄膜の微細化に有効である。現像液としては、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）の水溶液等のアルカリ性水溶液を用いることが好ましい。
【００３２】
次に、図５に示すように、基層１０１の上にレジストマスク１１０を残したままで、例えば、スッパタまたはＣＶＤ等の薄膜形成プロセスを実行することにより、パターン化薄膜１０７を形成する。
【００３３】
従来は、図５に示した工程の後に、リフトオフ法を実行することにより、基層１０１から、レジストマスク１１０を剥離していた。リフトオフの実行に当たっては、レジストマスク１１０を溶解する溶剤を用いていた。ところが、マイクロデバイスの微小化及び高機能化等に対応して、パターン化薄膜１０７の微細化が進展してくると、それに応じて、レジストマスク１１０の幅及び厚みが縮小されることになるため、図５にも示すように、レジストマスク１１０の上のパターン化薄膜１０７が、その周囲のパターン化薄膜１０７と密着するようになり、レジストマスク１１０を除去する溶剤等を、レジストマスク１１０の周りに十分に浸透させることが困難になる。このため、レジストマスク１１０の除去工程（リフトオフ工程）において、レジストマスク１１０の上のパターン化薄膜１０７が、その周囲のパターン化薄膜１０７と密着する部分で、無理やりに剥離される結果となり、いわゆる「バリ」が発生しまい、最終製品の品質、信頼性及び歩留を低下させてしまうという問題点があったのである。
【００３４】
この問題を解決するため、本発明では、図５の工程の後に、図６に示すように、レジストマスク１１０及びパターン化薄膜１０７を覆う有機樹脂層１０８、１０９を形成し、次に、加熱処理を行う。この加熱処理工程において、図７に示すように、レジストマスク１１０及びパターン化薄膜１０７を覆う有機樹脂層１０８、１０９が収縮して引っ張り力Ｆ１１、Ｆ１２を生じ、レジストマスク１１０に引っ張り力Ｆ１３が加わる。このため、図８に示すように、レジストマスク１１０とパターン化薄膜１０７との界面に亀裂Ｇ１１が入る。図７及び図８は、図示表示の簡明化のため、ハッチングを施さずに示してある。
【００３５】
この後、基板の全体を有機溶剤中に浸漬し、揺動させる等のプロセスを経て、図９に示すように、有機樹脂層１０８、１０９を溶解除去し、更に、レジストマスク１１０を溶解除去する。図９は、有機樹脂層１０８、１０９のみが除去されている状態を図示してあるが、これは、レジストマスク１１０とパターン化薄膜１０７との界面に生じる亀裂Ｇ１１を通して、有機溶剤が確実に入ることを明示するための単なる説明の都合にすぎない。実際には、有機樹脂層１０８、１０９及びレジストマスク１１０は、同一プロセスにおいて、有機溶剤により溶解除去される。
【００３６】
これにより、図１０に示すように、所望の形状にパターンニングされたパターン化薄膜１０７が得られる。有機樹脂層１０８、１０９及びレジストマスク１１０の剥離に当たってはアセトン等の有機溶剤を用いることができる。
【００３７】
ここで、図８及び図９に示したように、レジストマスク１１０とパターン化薄膜１０７との界面に亀裂Ｇ１１が入っているから、有機溶剤が、この亀裂Ｇ１１を通して、レジストマスク１１０の周りに十分に行き渡るようになる。このため、レジストマスク１１０を、いわゆる「バリ」を生じることなく、除去することができる。
【００３８】
有機樹脂層１０８、１０９を構成する材料の具体例としては、例えば、ノボラック樹脂、ポリヒドロキシスチレン等を挙げることができる。
【００３９】
有機樹脂層１０８、１０９は、熱収縮率の異なる複数の樹脂層１０８、１０９を含んでいてもよい。この構成によれば、樹脂層１０８、１０９の材料、特性の違いや、熱収縮率の違い等を利用して、パターン化薄膜１０７にダメージを与えることなく、亀裂を生じさせ、レジストマスク１１０を、確実に除去することができる。図示実施例では、熱収縮率の異なる２層の樹脂層１０８、１０９を積層してある。
【００４０】
２層の樹脂層１０８、１０９のうちの１層は、水溶性樹脂層で構成することができる。図示実施例では、上層の樹脂層１０９を水溶性樹脂層で構成してある。水溶性樹脂材料は、一般に、熱収縮率が高いので、レジストマスク１１０に対する引っ張り力が大きくなり、レジストマスク１１０とパターン化薄膜１０７との間に生じる亀裂Ｇ１１を拡大し、溶剤の浸透を促進し得る。水溶性樹脂層を構成する材料の具体例としては、ポリビニルアルコール、ポリビニルアセテート等を挙げることができる。
【００４１】
水溶性樹脂層は、レジストマスク１１０及びパターン化薄膜１０７に接するように形成してもよいし、図示実施例に示すように、レジストマスク１１０及びパターン化薄膜１０７を覆う樹脂層１０８の上に形成してもよい。水溶性樹脂層を、レジストマスク１１０及びパターン化薄膜１０７に接するように形成する手法によれば、水溶性樹脂層の有する高い熱収縮率を有効に利用できる。水溶性樹脂層を、レジストマスク１１０及びパターン化薄膜１０７を覆う他の樹脂層１０８の上に形成する手法は、水溶性樹脂層１０９によるパターン化薄膜１０７の酸化防止に有効である。水溶性樹脂層１０９と組み合わせて用いるのに適した樹脂層１０８は、例えば、ノボラック樹脂、ポリヒドロキシスチレン等である。次に、実施例及び比較例を挙げて、更に具体的に説明する。
【００４２】
（１）実施例１
まず、図１に示すプロセスにおいて、基層１０１を構成する基板として、直径３インチ、厚み２ｍｍのＡｌＴｉＣ（アルティック）を用い、その上に、ＰＭＧＩを、スピンコートによって塗布し、下層レジスト層１０３を形成した。ＰＭＧＩとしては、シプレイファーイースト社製のＬＯＬ−５００を用い、５０ｎｍの厚さに塗布した。次に、塗布された第１のレジスト層（ＰＭＧＩ）１０３をプリベークした。プリベーク条件は１８０℃、３００秒とした。
【００４３】
次に、図２に示すプロセスでは、ＰＭＧＩでなる下層レジスト層１０３の上に、レジストをスピンコート法によって０．５μｍの厚さに塗布し、上層レジスト層１０４を形成した。上層レジスト層１０４を構成するレジストとして、クラリアントジャパン社製のＡＺ５１０５Ｐを用いた。次に、塗布された第２のレジ外層１０４をプリベークした。プリベーク条件は１２０℃、６０秒とした。
【００４４】
次に、図３に示す露光プロセスでは、露光装置として、ニコン社製ＮＳＲ−ＴＦＨＥＸ１４Ｃを用いた。露光条件は次のとおりである。
【００４５】
ＮＡ；０．６
σ；０．７５
Ｄｏｓｅ；２２ｍＪ／ｃｍ２
焦点；０μｍ
マスク１０５のサイズ；０．２μｍ
次に、図４に示す現像プロセスでは、現像前に、１２０℃の温度で６０秒間加熱した。次に、現像液として、２．３８％テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）の水溶液を用い、３０秒、１パドルで、現像処理を行った。
【００４６】
上述した図１〜図４のプロセスを経ることにより、幅０．２μｍ、長さ３μｍの第１のレジスト層１１１と、第１のレジスト層１１１の両側に３μｍだけ飛び出る第２のレジスト層１１２とを有するアンダーカット入りのレジストマスク１１０を得た（図４参照）。レジストマスク１１０は、基層を構成する基板をウエハーとしてその面上に多数整列して形成される。
【００４７】
次に、図５のスパッタプロセスでは、スパッタ装置として、Ｖｅｅｃｏ　社製ＩＢＥ−ＩＢＤを用いて、スパッタ成膜を行った。スパッタ条件は、次のとおりである。
【００４８】
ガス；Ａｒ
ガス流量；５ｓｃｃｍ
なお、流量単位ｓｃｃｍとは、ｓｔａｎｄａｒｄ　ｃｕｂｉｃ　ｃｍの略語であり、圧力を１気圧（１．０１３２５×１０５Ｐａ）に変換した時の１分間当たりのｃｍ３単位の流量を表す。
圧力：２×１０−４Ｔｏｏｒ
スパッタ角度：３０°（基層面に対して垂直な方向に対する角度）
ビーム電流：３００ｍＡ
ビーム電圧：ＤＣ１５００Ｖ
加速電圧：−２００Ｖ
ターゲット：Ａｕ
成膜厚：５０ｎｍ
【００４９】
次に、図６の樹脂塗布プロセスでは、下層の樹脂層１０８は、クラリアントジャパン社製　ＡＺ５１０５Ｐを用い、スピンコート法の適用により、０．５μｍの厚さに塗布して形成した。塗布後、１２０℃の温度条件で、６０秒間のプリベーク処理を行った。
【００５０】
上層の樹脂層１０９は、積水化学社製　ＫＷ３の水溶液を用いて形成した。ＫＷ３は、ポリビニルアセタールを主成分とする水溶性樹脂である。その４重量％水溶液を、スピンコート法により塗布し、塗布厚み０．５μｍの樹脂層１０９を形成した。塗布後、１３０℃の温度条件で、６０秒間のプリベーク処理を行った。
【００５１】
次に、図７〜図９に示した剥離工程（リフトオフ工程）では、５０℃のＮＭＰ（Ｎ−メチルピロリドン）中に、１時間、揺動を与えながら浸漬し、樹脂層１０８、１０９及びレジストマスク１１０を溶解除去した。これにより、図１０に示す所望パターンを有するパターン化薄膜１０７が得られた。
【００５２】
図１０のパターン化薄膜１０７を、日立製作所製　ＣＤ−ＳＥＭ　Ｓ７８００により観察したところ、０．１８μｍ幅のＡｕ孤立トレンチパターンが得られていることが確認された。基板上の何れの領域のパターン化薄膜にも、バリの発生は確認されず、歩留は１００％であった。
【００５３】
（２）比較例１
図１〜図５のプロセスを、実施例１と全く同じ条件で実行した。次に、図５のプロセスを終了した後、図６〜図９に示したプロセスを省略して、剥離工程（リフトオフ工程）を実行した。剥離工程は実施例１と同じ条件で実行した。基板上で得られたパターン化薄膜の約４０％にバリの発生が見られ、歩留は約６０％であった。
【００５４】
２．ドライエッチング法
図１１〜図２１は本発明に係るマスク形成方法、パターン化薄膜形成方法、及び、マイクロデバイスの製造方法について、ドライエッチング法を適用した例を示す図である。
【００５５】
まず、図１１に示すように、スパッタ法、ＣＶＤ法、またはめっき法等の周知の成膜技術を適用して基板等の下地１０１の上に、基層となる被パターニング膜１０２を形成する。被パターニング膜１０２は、各種金属薄膜、無機膜等で構成される。選択すべき金属材料及び無機材料等には、特に限定はない。また、被パターンニング膜１０２は、単層膜であってもよいし、複数層を積層した積層膜であってもよい。
【００５６】
次に、図１２に示すように、被パターンニング膜１０２の上に、下層レジスト層１０３を形成した後、図１３〜図１５に示す工程が実行される。図１３〜図１５に図示するレジストマスク１１０を形成するまでの工程は、リフトオフ法の図２〜図４と異なることがないので、重複説明は省略する。
【００５７】
次に、図１５に示すように、レジストマスク１１０を形成した後、レジストマスク１１０を用いて、ドライエッチング、例えばイオンミリング、リアクティブ．イオン．エッチング（ＲＩＥ）等によって、被パターニング膜１０２をエッチングして、所望の形状のパターン化薄膜１２１を形成する。パターン化薄膜形成工程前に、基板１０１の表面全体をアッシング処理してもよい。これにより、図１６に示すように、パターン化薄膜１２１が得られる。
【００５８】
エッチングプロセスにおいて、被パターニング膜１０２がドライエッチングされた場合、被パターニング膜１０２から生じた微粒子が、レジストマスク１１０の側面等に再付着し、図１６に示すように、再付着膜１１３が形成される。再付着膜１１３は、レジストマスク１１０の底部に存在するパターン化薄膜１２１に連なっており、結合されている。
【００５９】
従来は、図１６に示した工程の後に、有機溶剤を用いて、レジストマスク１１０を剥離していた。ところが、レジストマスク１１０の側面等に付着した再付着膜１１３が、レジストマスク１１０の底部に存在するパターン化薄膜１２１にも連なっているため、図１６の状態で、レジストマスク１１０を有機溶剤によって溶解しても、再付着膜１１３が、パターン化膜１２１に付着したまま、除去されずに残ってしまい、いわゆる「バリ」が発生することがあった。このため、最終製品の品質、信頼性及び歩留を低下させてしまうという問題点があったのである。
【００６０】
この問題を解決するため、本発明では、図１６の工程の後に、図１７に示すように、レジストマスク１１０及びパターン化膜１２１を覆う有機樹脂層１０８、１０９を形成し、次に、加熱処理を行う。この加熱処理工程において、図１８に示すように、レジストマスク１１０及びパターン化膜１２１を覆う有機樹脂層１０８、１０９が収縮して引っ張り力Ｆ１１、Ｆ１２が発生し、レジストマスク１１０に引っ張り力Ｆ１３が加わる。このため、図１９に示すように、レジストマスク１１０が膨張するように変形し、レジストマスク１１０の底面及び再付着膜１１３と、パターン化膜１２１の表面との接触部分に剥離が生じる。図１８及び図１９は、図示表示の簡明化のため、ハッチングを施さずに示してある。
【００６１】
この後、基板の全体を有機溶剤中に浸漬し、揺動させる等のプロセスを経て、図２０に示すように、有機樹脂層１０８、１０９を溶解除去し、更に、レジストマスク１１０を溶解除去する。
【００６２】
これにより、図２１に示すように、所望の形状にパターンニングされたパターン化膜１２１が得られる。有機樹脂層１０８、１０９及びレジストマスク１１０の剥離に当たってはアセトン等の有機溶剤を用いることができる。
【００６３】
ここで、図１８及び図１９を参照して説明したように、レジストマスク１１０の底面及び再付着膜１１３と、パターン化膜１２１の表面との接触部分に剥離が生じているから、レジストマスク１１０は、図２０の状態から、いわゆる「バリ」を生じることなく、除去することができる。図２０には、有機樹脂層１０８、１０９のみが除去された状態が図示されているが、実際には、有機樹脂層１０８、１０９及びレジストマスク１１０は、同一プロセスにおいて、有機溶剤により溶解除去される。
【００６４】
有機樹脂層１０８、１０９を構成する材料、その積層構造については、図１〜図１０に示したリフトオフ法の場合と同様であるので、重複説明は省略する。次に、実施例及び比較例を挙げて、更に具体的に説明する。
【００６５】
（１）実施例２
まず、図１１に示すプロセスにおいて、下地１０１を構成する基板として、直径３インチ、厚み２ｍｍのＡｌＴｉＣ（アルティック）を用いた。
【００６６】
図１１のスパッタプロセスでは、下地１０１を構成する基板の上に、ＮｉＦｅ（８０ー２０ｗｔ％）を３０ｎｍの膜厚となるように、スパッタ成膜した。スパッタ装置として、アルネバ（株）社製　ＳＰＦ−７４０Ｈを用いた。スパッタ条件は、次のとおりである。
【００６７】
ガス：Ａｒ
電力；１５００Ｗ、ＤＣ
ターゲット径：８インチ
ガス流量；１５ｓｃｃｍ
圧力：０．２５Ｐａ
次に、図１２のプロセスでは、ＰＭＧＩを、スピンコートによって塗布し、下層レジスト層１０３を形成した。ＰＭＧＩとしては、シプレイファーイースト社製のＬＯＬ−５００を用い、５０ｎｍの厚さに塗布した。次に、塗布された第１のレジスト層（ＰＭＧＩ）１０３をプリベークした。プリベーク条件は１８０℃、３００秒とした。
【００６８】
次に、図１３に示すプロセスでは、ＰＭＧＩでなる下層レジスト層１０３の上に、レジストをスピンコート法によって０．５μｍの厚さに塗布し、上層レジスト層１０４を形成した。上層レジスト層１０４を構成するレジストとして、クラリアントジャパン社のＡＺ５１０５Ｐを用いた。次に、塗布された第２のレジ外層１０４をプリベークした。プリベーク条件は１２０℃、６０秒とした。
【００６９】
次に、図１４に示す露光プロセスでは、露光装置として、ニコン社製ＮＳＲ−ＴＦＨＥＸ１４Ｃを用いた。露光条件は次のとおりである。
【００７０】
ＮＡ；０．６
σ；０．７５
Ｄｏｓｅ；２２ｍＪ／ｃｍ２
Ｆｏｃｕｓ；０μｍ
マスク１０５のサイズ；０．２μｍ
次に、図１５に示す現像プロセスでは、現像前に、１２０℃の温度で６０秒間加熱した。次に、現像液として、２．３８％テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）の水溶液を用い、３０秒、１パドルで、現像処理を行った。
【００７１】
上述した図１１〜図１５のプロセスを経ることにより、幅０．２μｍ、長さ３μｍの第１のレジスト層１１１と、第１のレジスト層１１１の両側に３μｍだけ飛び出る第２のレジスト層１１２とを有するアンダーカット入りのレジストマスク１１０を得た。レジストマスク１１０は、基層を構成する基板をウエハーとしてその面上に多数整列して形成される。
【００７２】
図１５に示すように、レジストマスク１１０を形成した後、ミリングを行った。用いられたミリング装置は、Ｖｅｅｃｏ　社製　ＩＢＥ−ＩＢＤである。ミリング条件は次のとおりである。
【００７３】
ガス；Ａｒ
ガス流量；１０ｓｃｃｍ
圧力：２×１０−４Ｔｏｏｒ
ミリング角度：５°（基板表面の垂線に対する角度）
ビーム電流：３００ｍＡ
ビーム電圧：ＤＣ３００Ｖ
加速電圧：−５００Ｖ
これにより、図１６に示すように、パターン化薄膜１２１が得られる。
【００７４】
次に、図１７の樹脂塗布プロセスでは、下層の樹脂層１０８は、クラリアントジャパン社製　ＡＺ５１０５Ｐを用い、スピンコート法の適用により、０．５μｍの厚さに塗布して形成した。塗布後、１２０℃の温度条件で、６０秒間のプリベーク処理を行った。
【００７５】
上層の樹脂層１０９は、積水化学社製　ＫＷ３の水溶液を用いて形成した。ＫＷ３は、ポリビニルアセタールを主成分とする水溶性樹脂である。その４重量％水溶液を、スピンコート法により塗布し、塗布厚み０．５μｍの樹脂層１０９を形成した。塗布後、１３０℃の温度条件で、６０秒間のプリベーク処理を行った。
【００７６】
次に、図１８〜図２０に示した剥離工程では、５０℃のＮＭＰ（Ｎ−メチルピロリドン）中に、１時間、揺動を与えながら浸漬し、樹脂層１０８、１０９及びレジストマスク１１０を溶解除去した。これにより、図２１に示す所望パターンを有するパターン化膜１２１が得られた。
【００７７】
図２１のパターン化膜１２１を、日立製作所製　ＣＤ−ＳＥＭ　Ｓ７８００により観察したところ、０．１８μｍ幅のＮｉ孤立ラインパターンが得られていることが確認された。基板上の何れの領域のパターン化薄膜にも、バリの発生は確認されず、歩留は１００％であった。
【００７８】
（２）比較例２
図１１〜図１６のプロセスを、実施例２と全く同じ条件で実行した。次に、図１６のプロセスを終了した後、図１７〜図２０に示したプロセスを省略して、剥離工程を実行した。剥離工程は実施例２と同じ条件である。基板上で得られたパターン化薄膜の約２５％にバリの発生が見られ、歩留は約７５％であった。
【００７９】
３．併用法
図２２〜図３３はリフトオフ法及びドライエッチング法を併用した本発明に係るパターン化薄膜形成方法、及び、マイクロデバイスの製造方法について説明する図である。
【００８０】
併用法では、まず、図２２〜図２７に示す工程が実行される。図２２〜図２７に示す工程は、ドライエッチング法の図１１〜図１６に示す工程と異なるところはないので、重複説明は省略する。
【００８１】
図２２〜図２７に示した工程を通した後、図２８に示すように、パターン化薄膜１２１の上にレジストマスク１１０を残したままで、スッパタまたはＣＶＤ等の薄膜形成プロセスを実行することにより、薄膜１０７を形成する。この後、図２９〜図３２に示すリフトオフ法を実行することにより、パターン化薄膜１２１から、有機樹脂層１０８、１０９及びレジストマスク１１０を剥離する。これにより、図３３に示すように、マイクロデバイスの一部となるパターン化薄膜１２１、１０７が得られる。図２８〜図３３に図示する工程は、図５〜図１０に示したリフトオフ工程と同じであるので、重複説明は省略する。次に、実施例及び比較例を挙げて具体的に説明する。
【００８２】
（１）実施例３
図２２〜図２７に示す工程は、図１１〜図１６に示すドライエッチング法の工程と異なるところはない。図２２〜図２７に示す工程は、実施例２で説明した図１１〜図１６の具体的プロセス条件をそのまま採用した。
【００８３】
図２８〜図３３に示す工程は、図５〜図１０に示したリフトオフ工程と異なるところはない。図２２〜図２７に示す工程の具体的プロセス条件は、実施例１で説明した図５〜図１０の具体的プロセス条件をそのまま採用した。
【００８４】
図３３のパターン化膜１０７、１２１を、日立製作所製　ＣＤ−ＳＥＭ　Ｓ７８００により観察したところ、０．１８μｍ幅のＮｉ孤立ラインパターン１２１の外側に、Ａｕパターン１０７が連続するＮｉＦｅ−Ａｕ連続パターンが得られていることが確認された。Ｎｉ孤立ラインパターン１２１と、Ａｕパターン１０７との境界には、基板上の何れの領域においても、バリの発生は確認されず、歩留は１００％であった。
【００８５】
（２）比較例３
図２２〜図２８のプロセスを、実施例３と全く同じ条件で実行した。次に、図２８のプロセスを終了した後、図２９〜図３２に示したプロセスを省略して、剥離工程を実行した。剥離工程は実施例３と同じ条件である。基板上で得られたＮｉＦｅ−Ａｕ連続パターンの約５０％に、Ｎｉ孤立ラインパターン１２１と、Ａｕパターン１０７との境界で、バリの発生が見られ、歩留は約５０％であった。
【００８６】
４．具体的適用例
次に、上述したパターン化薄膜形成方法を適用したマイクロデバイスの製造方法の具体例として、薄膜磁気ヘッドの製造方法、特に、巨大磁気抵抗効果素子（以下ＧＭＲ素子と称する）を用いた再生ヘッドを含む薄膜磁気ヘッドを製造する場合を例にとって説明する。ＧＭＲ素子としては、スピンバルブ膜（以下ＳＶ膜と称する）や強磁性トンネル接合素子（以下ＴＭＲ素子と称する）を挙げることができる。
【００８７】
図３４はウエハー上で見た薄膜磁気ヘッド要素の１つを拡大して示す断面図、図３５は図３４の３５ー３５線に沿った拡大側面断面図である。
【００８８】
図示された薄膜磁気ヘッド要素は、再生ヘッドと記録ヘッド（誘導型電磁変換素子）とを備えており、これらは、アルティック（Ａｌ２Ｏ３−ＴｉＣ）等のセラミック材料よりなる基板１の上に搭載されている。基板１はスライダ基体を構成する。基板１の上には、スパッタリング法等によって、アルミナ（Ａｌ２Ｏ３）等の絶縁材料よりなる絶縁層２が、例えば１〜５μｍの厚みに形成されている。下部シールド層３は、パーマロイ（ＮｉＦｅ）等の磁性材料よりなり、絶縁層２の上に、スパッタリング法またはめっき法等によって、例えば約３μｍの厚みとなるように形成されている。
【００８９】
再生ヘッドは、ＧＭＲ素子１２１と、下部シールド層３と、上部シールド層（下部磁極層８）と、下部シールドギャップ層１０１と、上部シールドギャップ層７とを有している。下部シールド層３および上部シールド層８は、ＧＭＲ素子１２１を挟んで対向するように配置されている。
【００９０】
下部シールド層３の上には、下部シールドギャップ層１０１が備えられている。下部シールドギャップ層１０１は、アルミナ等の絶縁材料よりなり、スパッタ等によって、例えば１０〜２００ｎｍの厚み（最小厚み）に形成されている。下部シールドギャップ層１０１には、ＧＭＲ素子１２１及び電極層１０７が、それぞれ、例えば数十ｎｍの厚みに形成されている。
【００９１】
ＧＭＲ素子１２１及び電極層１０７は上部シールドギャップ層７によって覆われている。上部シールドギャップ層７は、アルミナ等の絶縁材料よりなり、スパッタ等によって、例えば１０〜２００ｎｍの厚み（最小厚み）に形成されている。
【００９２】
記録ヘッドは、下部磁極層８、上部磁極層１２、記録ギャップ層９及び薄膜コイル１０、１５等を有している。下部磁極層８及び上部磁極層１２は、互いに磁気的に連結されている。
【００９３】
下部磁極層８は、上部シールドギャップ層７の上に形成されている。記録ギャップ層９は下部磁極層８の磁極部分と上部磁極層１２の磁極部分との間に設けられている。薄膜コイル１０、１５は下部磁極層８および上部磁極層１２の間のインナーギャップ間に、絶縁された状態で配設されている。記録ヘッドは、アルミナ等の保護膜１７によって覆われている。
【００９４】
次に、上述した薄膜磁気ヘッドついて、本発明に係るパターン化薄膜形成方法を用いて、ＧＭＲ素子１２１を形成するプロセスを、図３３〜図４１を参照して説明する。実施例のＧＭＲ素子１２１は、ＳＶ膜である。
【００９５】
まず、図３６に示すように、基板１の上に、絶縁層２、下部シールド層３及びシールドギャップ膜（基層）１０１等を、周知の技術の適用によって形成する。
【００９６】
次に、図３７に示すように、シールドギャップ膜１０１の上に、再生用のＧＭＲ素子となる被パターンニング層１０２を形成する。図では、被パターンニング層１０２は単層表示であるが、実際のＳＶ膜では多層膜構造である。
【００９７】
次に、図３８に示すように、被パターンニング層１０２の上に、下層レジスト層１０３を形成する。下層レジスト層１０３は、既に述べたような基本的特性を有するレジスト材料、具体的にはＰＭＧＩ等で構成される。
【００９８】
次に、図３９に示すように、下層レジスト層１０３の上に上層レジスト層１０４を形成する。上層レジスト層１０４の具体例は、既に示したとおりである。
【００９９】
次に、図４０に示すように、マスク１０５を介して、上層レジスト層１０４を所定のパターンの潜像形成用の光で露光して、上層レジスト層１０４に所定のパターンの潜像を形成する。マスク１０５は、潜像がＧＭＲ素子の位置に形成されるように位置合わせされる。
【０１００】
次に、現像液によって、露光後の上層レジスト層１０４を現像すると共に下層レジスト層１０３の一部を溶解させ、現像後、下層レジスト層１０３および上層レジスト層１０４の水洗と乾燥を行う。
【０１０１】
これにより、図４１に示すように、アンダーカットの入った積層レジストパターン１１１、１１２でなるレジストマスク１１０が形成される。レジストマスク１１０は、アッシング処理をして、スリム化してもよい。
【０１０２】
次に、図４１、図４２に示すように、例えばイオンミリング等のドライエッチングによって、被パターンニング層１０２を選択的にエッチングし、ＧＭＲ素子１２１を形成する。エッチングプロセスにおいて、被パターニング膜１２がドライエッチングされた場合、被パターニング膜１２から生じた微粒子が、レジストマスク１１０の側面等に再付着し、図４２に示すように、再付着膜１１３が形成される。再付着膜１１３は、レジストマスク１１０の底部に存在するパターン化薄膜１２１に連なっており、結合されている。
【０１０３】
次に、図４３に示すように、基層１０１の上にレジストマスク１１０を残したままで、例えば、スッパタまたはＣＶＤ等の薄膜形成プロセスを実行することにより、パターン化薄膜１０７を形成する。パターン化薄膜１０７は、ＧＭＲ素子１２１に電気的に接続される一対の電極層、及び、磁区制御膜を含む。
【０１０４】
従来は、図４５に示した工程の後に、リフトオフ法を実行することにより、基層１０１から、レジストマスク１１０を剥離していた。このため、レジストマスク１１０の除去工程において、レジストマスク１１０の上のパターン化薄膜１０７が、その周囲の薄膜１０７を密着する部分で、無理やりに剥離される結果となって、いわゆる「バリ」が発生しまい、最終製品の品質、信頼性及び歩留を低下させてしまうという問題点があった。即ち、レジストマスク１１０の側面等に付着した再付着膜１１３が、レジストマスク１１０の底部に存在するパターン化薄膜１２１にも連なっている。このため、レジストマスク１１０除去工程において、再付着膜１１３が、パターン化膜１２１に付着したまま、除去されずに残ってしまい、いわゆる「バリ」が発生し、最終製品の品質、信頼性及び歩留を低下させてしまうという問題点があったのである。
【０１０５】
この問題を解決するため、本発明では、図４３の工程の後に、図４４に示すように、レジストマスク１１０及びパターン化薄膜１０７を覆う有機樹脂層１０８、１０９を形成し、次に、加熱処理を行う。この加熱処理工程において、図４５に示すように、レジストマスク１１０及びパターン化薄膜１０７を覆う有機樹脂層１０８、１０９が収縮して引っ張り力Ｆ１１、Ｆ１２が発生し、その結果、レジストマスク１１０に引っ張り力Ｆ１３が加わる。このため、図４６に示すように、レジストマスク１１０とパターン化薄膜１０７との界面に亀裂Ｇ１１が入る。更に、レジストマスク１１０の底面及び再付着膜１１３と、パターン化薄膜１２１との接触部分に剥離が生じる。図４５及び図４６は、図示表示の簡明化のため、ハッチングを施さずに示してある。
【０１０６】
この後、基板の全体を有機溶剤中に浸漬し、揺動させる等のプロセスを経て、図４７に示すように、有機樹脂層１０８、１０９を溶解除去し、更に、レジストマスク１１０を溶解除去する。図４７は、有機樹脂層１０８、１０９のみが除去されている状態を図示してあるが、実際には、有機樹脂層１０８、１０９及びレジストマスク１１０は、同一プロセスにおいて、有機溶剤により溶解除去される。
【０１０７】
これにより、図４８に示すように、所望の形状にパターンニングされたパターン化薄膜１０７が得られる。パターン化薄膜１０７はＳＶ膜である。有機樹脂層１０８、１０９及びレジストマスク１１０の剥離に当たってはアセトン等の有機溶剤を用いることができる。
【０１０８】
ここで、図４６及び図４７に示したように、レジストマスク１１０とパターン化薄膜１０７との界面に亀裂Ｇ１１が入っているから、有機溶剤が、この亀裂Ｇ１１を通して、レジストマスク１１０の周りに十分に行き渡るようになる。更に、レジストマスク１１０の底面及び再付着膜１１３と、パターン化薄膜１２１との接触部分に剥離が生じている。このため、レジストマスク１１０を、いわゆる「バリ」を生じることなく、除去することができる。
【０１０９】
この後、更に、記録ヘッドのための製造プロセスを実行する。記録ヘッドの製造プロセスは周知である。
【０１１０】
具体的なプロセスは、実施例１〜３に示したプロセス条件が適用される。また、図示及び説明は省略するが、本発明は、ＳＶ膜に対して、膜面に垂直に電流を流すＣＰＰ−ＧＭＲ（Ｃｕｒｒｅｎｔ　Ｐｅｒｐｅｎｄｉｃｕｌａｒ　ｔｏ　ａ　Ｐｌａｎｅ　ｏｆ　ａ　Ｇｉａｎｔ　Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）素子またはＴＭＲ素子を有する薄膜磁気ヘッドの製造にも、若干のプロセス修正を加えることにより、適用できることは明らかである。
【０１１１】
本発明は、上記実施の形態に限定されず種々の変更が可能である。例えば、本発明は、半導体デバイスや、薄膜を用いたセンサやアクチュエータ等、薄膜磁気ヘッド以外のマイクロデバイスの製造方法にも適用することができる。
【０１１２】
【発明の効果】
以上述べたように、本発明によれば、レジストマスク等の除去工程において、いわゆる「バリ」等を生じることなく、レジストマスクを確実に除去し得るパターン化薄膜形成方法およびマイクロデバイスの製造方法を提供することができる。
【図面の簡単な説明】
【図１】リフトオフ法による本発明に係るパターン化薄膜形成方法及びマイクロデバイスの製造法に含まれる一工程を示す断面図である。
【図２】図１の工程の後の工程を説明する断面図である。
【図３】図２の工程の後の工程を説明する断面図である。
【図４】図３の工程の後の工程を説明する断面図である。
【図５】図４の工程の後の工程を説明する断面図である。
【図６】図５の工程の後の工程を説明する断面図である。
【図７】図６の工程の後の工程である加熱工程における作用を説明する図である。
【図８】加熱工程における作用を説明する図である。
【図９】図８の工程の後の工程を説明する断面図である。
【図１０】図９の工程の後の工程を説明する断面図である。
【図１１】ドライエッチング法による本発明に係るパターン化薄膜形成方法及びマイクロデバイスの製造法に含まれる一工程を示す断面図である。
【図１２】図１１の工程の後の工程を説明する断面図である。
【図１３】図１２の工程の後の工程を説明する断面図である。
【図１４】図１３の工程の後の工程を説明する断面図である。
【図１５】図１４の工程の後の工程を説明する断面図である。
【図１６】図１５の工程の後の工程を説明する断面図である。
【図１７】図１６の工程の後の工程を説明する断面図である。
【図１８】図１７の工程の後の工程である加熱工程における作用を説明する図である。
【図１９】図１８の加熱工程における作用を説明する図である。
【図２０】図１９の工程の後の工程を説明する断面図である。
【図２１】図２０の工程の後の工程を説明する断面図である。
【図２２】リフトオフ法及びドライエッチング法を併用したによる本発明に係るパターン化薄膜形成方法及びマイクロデバイスの製造法に含まれる一工程を示す断面図である。
【図２３】図２２の工程の後の工程を説明する断面図である。
【図２４】図２３の工程の後の工程を説明する断面図である。
【図２５】図２４の工程の後の工程を説明する断面図である。
【図２６】図２５の工程の後の工程を説明する断面図である。
【図２７】図２６の工程の後の工程を説明する断面図である。
【図２８】図２７の工程の後の工程を説明する断面図である。
【図２９】図２８の工程の後の工程を説明する断面図である。
【図３０】図２９の工程の後の工程である加熱工程における作用を説明する図である。
【図３１】図３０の加熱工程における作用を説明する図である。
【図３２】図３１の工程の後の工程を説明する断面図である。
【図３３】図３２の工程の後の工程を説明する断面図である。
【図３４】本発明に係るパターン化薄膜形成方法及びマイクロデバイス製造方法が適用される薄膜磁気ヘッド要素の断面図である。
【図３５】図３４の３５ー３５線に沿った拡大側面断面図である。
【図３６】図３４、図３５に示した薄膜磁気ヘッド要素に含まれるＧＭＲ素子の製造工程における一工程を示す断面図である。
【図３７】図３６の工程の後の工程を説明する断面図である。
【図３８】図３７の工程の後の工程を説明する断面図である。
【図３９】図３８の工程の後の工程を説明する断面図である。
【図４０】図３９の工程の後の工程を説明する断面図である。
【図４１】図４０の工程の後の工程を説明する断面図である。
【図４２】図４１の工程の後の工程を説明する断面図である。
【図４３】図４２の工程の後の工程を説明する断面図である。
【図４４】図４３の工程の後の工程を説明する断面図である。
【図４５】図４４の工程の後の工程である加熱工程における作用を説明する図である。
【図４６】図４５の加熱工程における作用を説明する図である。
【図４７】図４６の工程の後の工程を説明する断面図である。
【図４８】図４７の工程の後の工程を説明する断面図である。
【符号の説明】
１０１　　　　　　基層
１０２　　　　　　被パターンニング層
１０３　　　　　　第１のレジスト層
１０４　　　　　　第２のレジスト層
１１０　　　　　　マスク
【図１】
2004046007.tif 000006
【図２】
2004046007.tif 000007
【図３】
2004046007.tif 000008
【図４】
2004046007.tif 000009
【図５】
2004046007.tif 000010
【図６】
2004046007.tif 000011
【図７】
2004046007.tif 000012
【図８】
2004046007.tif 000013
【図９】
2004046007.tif 000014
【図１０】
2004046007.tif 000015
【図１１】
2004046007.tif 000016
【図１２】
2004046007.tif 000017
【図１３】
2004046007.tif 000018
【図１４】
2004046007.tif 000019
【図１５】
2004046007.tif 000020
【図１６】
2004046007.tif 000021
【図１７】
2004046007.tif 000022
【図１８】
2004046007.tif 000023
【図１９】
2004046007.tif 000024
【図２０】
2004046007.tif 000025
【図２１】
2004046007.tif 000026
【図２２】
2004046007.tif 000027
【図２３】
2004046007.tif 000028
【図２４】
2004046007.tif 000029
【図２５】
2004046007.tif 000030
【図２６】
2004046007.tif 000031
【図２７】
2004046007.tif 000032
【図２８】
2004046007.tif 000033
【図２９】
2004046007.tif 000034
【図３０】
2004046007.tif 000035
【図３１】
2004046007.tif 000036
【図３２】
2004046007.tif 000037
【図３３】
2004046007.tif 000038
【図３４】
2004046007.tif 000039
【図３５】
2004046007.tif 000040
【図３６】
2004046007.tif 000041
【図３７】
2004046007.tif 000042
【図３８】
2004046007.tif 000043
【図３９】
2004046007.tif 000044
【図４０】
2004046007.tif 000045
【図４１】
2004046007.tif 000046
【図４２】
2004046007.tif 000047
【図４３】
2004046007.tif 000048
【図４４】
2004046007.tif 000049
【図４５】
2004046007.tif 000050
【図４６】
2004046007.tif 000051
【図４７】
2004046007.tif 000052
【図４８】
2004046007.tif 000053