(57)【要約】【課題】トランジスタ特性の大幅な改善をはかることを可能にする。【解決手段】基板に形成される半導体領域と、この半導体領域に形成される第１導電型のチャネル領域と、このチャネル領域上に形成され前記基板と格子間隔が異なる結晶質からなる金属酸化物層を少なくとも含むゲート絶縁膜と、このゲート絶縁膜上に形成されるゲート電極と、このゲート電極の両側の前記半導体領域に形成される第２導電型のソース・ドレイン領域とを備え、前記基板の少なくともチャネル領域の格子間隔が変調していることを特徴とする。【選択図】  図１
2004214386.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成される半導体領域と、この半導体領域に形成される第１導電型のチャネル領域と、このチャネル領域上に形成され前記基板と格子間隔が異なる結晶質からなる金属酸化物層を少なくとも含むゲート絶縁膜と、このゲート絶縁膜上に形成されるゲート電極と、このゲート電極の両側の前記半導体領域に形成される第２導電型のソース・ドレイン領域とを備え、前記基板の少なくともチャネル領域の格子間隔が変調していることを特徴とする電界効果トランジスタ。
【請求項２】
基板に形成される半導体領域と、この半導体領域に形成される第１導電型のチャネル領域と、前記基板と前記チャネル領域の間に形成され前記基板と格子間隔が異なる結晶質からなる金属酸化物層を少なくとも含む絶縁膜と、前記チャネル領域上に形成されるゲート絶縁膜と、このゲート絶縁膜上に形成されるゲート電極と、このゲート電極の両側の前記半導体領域に形成される第２導電型のソース・ドレイン領域と、を備え、前記基板の少なくともチャネル領域の格子間隔が変調していることを特徴とする電界効果トランジスタ。
【請求項３】
前記金属酸化物層は、少なくとも一種類以上の希土類元素を含む希土類酸化物からなることを特徴とする請求項１または２記載の電界効果トランジスタ。
【請求項４】
前記金属酸化物層は、Ｃｅ、Ｄｙ、Ｙ、Ｇｄ、Ｌａ、Ｐｒのいずれか一種類以上の金属元素を含むことを特徴とする請求項１乃至３のいずれかに記載の電界効果トランジスタ。
【請求項５】
前記金属酸化物層は、金属と酸素の組成比が化学量論比よりも少ないことを特徴とする請求項１乃至４のいずれかに記載の電界効果トランジスタ。
【請求項６】
前記金属酸化物層の格子間隔は、金属と酸素の組成比が化学量論比であるときの格子間隔と異なることを特徴とする請求項５記載の電界効果トランジスタ。
【請求項７】
前記金属酸化物層と前記チャネル領域との間に結晶質の岩塩構造金属酸化物が設けられていることを特徴とする請求項１乃至６のいずれかに記載の電界効果トランジスタ。
【請求項８】
前記岩塩構造金属酸化物は、Ｍｇ、Ｃａ、Ｓｒ、Ｂａのいずれか一種類以上の金属元素を含むことを特徴とする請求項７記載の電界効果トランジスタ。
【請求項９】
基板に形成される半導体領域と、この半導体領域に形成される第１導電型のチャネル領域と、前記基板と前記チャネル領域の間に形成され前記基板と格子間隔が異なる結晶質からなる第１の金属酸化物層を少なくとも含む第１の絶縁膜と、前記チャネル領域上に形成され前記基板と格子間隔が異なる結晶質からなる第２の金属酸化物層を少なくとも含むゲート絶縁膜と、このゲート絶縁膜上に形成されるゲート電極と、このゲート電極の両側の前記半導体領域に形成される第２導電型のソース・ドレイン領域と、を備え、前記基板の少なくともチャネル領域の格子間隔が変調していることを特徴とする電界効果トランジスタ。
【請求項１０】
前記第１及び第２の金属酸化物層の少なくとも一方は、少なくとも一種類以上の希土類元素を含む希土類酸化物からなることを特徴とする請求項９記載の電界効果トランジスタ。
【請求項１１】
前記第１及び第２の金属酸化物層の少なくとも一方は、Ｃｅ、Ｄｙ、Ｙ、Ｇｄ、Ｌａ、Ｐｒのいずれか一種類以上の金属元素を含むことを特徴とする請求項９または１０記載の電界効果トランジスタ。
【請求項１２】
前記第１及び第２の金属酸化物層の少なくとも一方は、酸素組成比が化学量論比よりも少ないことを特徴とする請求項９乃至１１のいずれかに記載の電界効果トランジスタ。
【請求項１３】
前記第１及び第２の金属酸化物層の少なくとも一方の格子間隔は、酸素組成比が化学量論比であるときの格子間隔と異なることを特徴とする請求項１２記載の電界効果トランジスタ。
【請求項１４】
前記第２の金属酸化物層と前記チャネル領域との間に結晶質の岩塩構造金属酸化物層が設けられていることを特徴とする請求項９乃至１３のいずれかに記載の電界効果トランジスタ。
【請求項１５】
前記岩塩構造金属酸化物は、Ｍｇ、Ｃａ、Ｓｒ、Ｂａのいずれか一種類以上の金属元素を含むことを特徴とする請求項１４記載の電界効果トランジスタ。
【請求項１６】
基板上に結晶質の金属酸化物を少なくとも含む絶縁膜を形成し、前記金属酸化物中の酸素組成比を化学量論比から減じる工程と、前記絶縁膜上にゲート電極及びこのゲート電極の各側の前記基板にソース・ドレイン領域をそれぞれ形成する工程を少なくとも含むことを特徴とする電界効果トランジスタの製造方法。
【請求項１７】
前記酸素組成比を化学量論比から減じる工程は、前記絶縁膜に、熱処理、レーザー照射、電子線照射、および電磁波照射の少なくとも一つを行うことを特徴とする請求項１６記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）及びその製造方法に関する。
【０００２】
【従来の技術】
トランジスタは、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ＦＥＴの微細度を高めることにより性能向上を果たしてきたが、製造プロセスが進化するにつれて微細度の追求による性能向上に陰りが見え始めている。トランジスタの微細化とは、ゲート絶縁膜の膜厚や、ゲート長等のＭＯＳＦＥＴの各部分を長さ方向と横方向のサイズを同時に縮小することであるが、そのサイズが原子サイズに近づいている為に微細化の効果に限界が見え始めているのである。
【０００３】
例えば、従来から用いられているＳｉＯ２からなるゲート絶縁膜では、２ｎｍ以下の膜厚領域になると直接トンネル電流が流れ始めるため、ゲートリーク電流の抑制ができず消費電力の増加等の問題を回避できない。このため、ＳｉＯ２よりも誘電率が高い材料（高誘電体）をゲート絶縁膜に用いて、ＳｉＯ２換算膜厚（以下、ＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ）とも云う）を抑えつつ、物理膜厚を稼いでリーク電流を抑えることが必要となる。
【０００４】
しかしながら、高誘電体ゲート絶縁膜を用いた場合にはＳｉＯ２の場合に比べ、界面準位密度の増加や高誘電体膜中の不純物散乱により、キャリア移動度が低下してトランジスタの特性が劣化してしまうという大きな問題点がある。このようなキャリア移動度の低下を補うため、チャネル層に歪Ｓｉを用いるトランジスタの開発が進められている。
【０００５】
歪Ｓｉトランジスタは、Ｓｉの結晶格子が、接している別の結晶の格子間隔に影響されて歪む効果を利用して、チャネル層のキャリア移動度を高めるものである。シリコン・ゲルマニウム（ＳｉＧｅ）層の上に、トランジスタのキャリア移動通路であるチャネル層となるシリコン結晶を形成させることで、ＳｉＧｅ層に接したチャネル層のＳｉ結晶が歪み、より高いキャリア移動度が実現できる。しかし、その基板となるＳＧＯＩ（ＳｉＧｅ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を作るにはＳＯＩ（Ｓｉ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板上にＳｉＧｅを堆積した後、ＳｉＧｅを酸化し、酸化によりＧｅを濃縮した後に酸化膜を剥離、その上にＳｉをエピタキシャル成長させる、という複雑な工程を経る必要がある（例えば、非特許文献１参照）。また、チャネル層に引張性の内部応力や格子歪みを与えてトランジスタの移動度の向上を図るために、ＳｉＧｅを用いて歪みＳｉを製造する他の方法が知られている（例えば、特許文献１参照）。
【０００６】
このように、ＦＥＴ形成工程が煩雑化・複雑化するためにプロセスの歩留まりが低下しコスト上昇等の問題を引き起こすことが予想される。さらに、歪みＳｉ層の薄膜化に伴い、ＳｉＧｅ層から拡散したＧｅによる散乱の効果が顕著になり、キャリア移動度が劣化するといった問題も抱えている。
【０００７】
なお、チャネル層に引張性の内部応力や格子歪みを与えてトランジスタの移動度の向上を図るために、チャネル層下部に設けられるアンダーコート絶縁膜や、ゲート絶縁膜の材料として酸化シリコン、窒化シリコンを用いることが知られている（例えば、特許文献２参照）。
【０００８】
また、チャネル層上にＳｉＯ２などのアモルファス層が形成されることなく、Ｓｉ基板に直接接合した単結晶のＣｅ酸化膜をエピタキシャル成長させて極薄のゲート絶縁膜を実現することができることが知られている（例えば、非特許文献２参照）。しかし、この非特許文献２にはチャネル層が歪みＳｉとなっていることは記載されていない。
【０００９】
【非特許文献１】
Ｔ．  Ｍｉｚｕｎｏ  ｅｔ  ａｌ．，  ＩＥＤＭ，  ｐ．９３４（１９９９）
【非特許文献２】
Ｙ．  Ｎｉｓｈｉｋａｗａ  ｅｔ  ａｌ．，  Ｊｐｎ．  Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．  ４１，  ２４８０（２００２）
【特許文献１】
特開２００１−２８４５５８公報
【特許文献２】
特開２００２−１７６０６１公報
【００１０】
【発明が解決しようとする課題】
上記のように、微細度の追求によるトランジスタ性能向上に陰りが見え始めている現在、歪Ｓｉトランジスタのようにトランジスタ構造自体に新しい工夫を導入することが必要となる。
【００１１】
しかし従来型のＳＧＯＩ基板を用いた方法では、ＦＥＴ形成工程が煩雑化・複雑化するために歩留まりが低下しコスト上昇等の問題を引き起こすことが予想され、さらに、歪みＳｉ層の薄膜化に伴い、ＳｉＧｅ層から拡散したＧｅによる散乱の効果が顕著になり、キャリア移動度が劣化するといった問題も抱えていた。
【００１２】
本発明は、上記事情を考慮してなされたものであって、トランジスタ特性の大幅な改善をはかることのできる電界効果トランジスタ及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の第１の様態による電界効果トランジスタは、基板に形成される半導体領域と、この半導体領域に形成される第１導電型のチャネル領域と、このチャネル領域上に形成され前記基板と格子間隔が異なる結晶質からなる金属酸化物層を少なくとも含むゲート絶縁膜と、このゲート絶縁膜上に形成されるゲート電極と、このゲート電極の両側の前記半導体領域に形成される第２導電型のソース・ドレイン領域とを備え、前記基板の少なくともチャネル領域の格子間隔が変調していることを特徴とする。
【００１４】
また、本発明の第２の態様による電界効果トランジスタは、基板に形成される半導体領域と、この半導体領域に形成される第１導電型のチャネル領域と、前記基板と前記チャネル領域の間に形成され前記基板と格子間隔が異なる結晶質からなる金属酸化物層を少なくとも含む絶縁膜と、前記チャネル領域上に形成されるゲート絶縁膜と、このゲート絶縁膜上に形成されるゲート電極と、このゲート電極の両側の前記半導体領域に形成される第２導電型のソース・ドレイン領域と、を備え、前記基板の少なくともチャネル領域の格子間隔が変調していることを特徴とする。
【００１５】
なお、前記金属酸化物層は、少なくとも一種類以上の希土類元素を含む希土類酸化物から構成されていても良い。
【００１６】
なお、前記金属酸化物層は、Ｃｅ、Ｄｙ、Ｙ、Ｇｄ、Ｌａ、Ｐｒのいずれか一種類以上の金属元素を含んでいても良い。
【００１７】
なお、前記金属酸化物層は、金属と酸素の組成比が化学量論比よりも少なくても良い。
【００１８】
なお、前記金属酸化物層の格子間隔は、金属と酸素の組成比が化学量論比であるときの格子間隔と異なっていても良い。
【００１９】
なお、前記金属酸化物層と前記チャネル領域との間に結晶質の岩塩構造金属酸化物が設けられていても良い。
【００２０】
なお、前記岩塩構造金属酸化物は、Ｍｇ、Ｃａ、Ｓｒ、Ｂａのいずれか一種類以上の金属元素を含んでいても良い。
【００２１】
また、本発明の第３の態様による電界効果トランジスタは、基板に形成される半導体領域と、この半導体領域に形成される第１導電型のチャネル領域と、前記基板と前記チャネル領域の間に形成され前記基板と格子間隔が異なる結晶質からなる第１の金属酸化物層を少なくとも含む第１の絶縁膜と、前記チャネル領域上に形成され前記基板と格子間隔が異なる結晶質からなる第２の金属酸化物層を少なくとも含むゲート絶縁膜と、このゲート絶縁膜上に形成されるゲート電極と、このゲート電極の両側の前記半導体領域に形成される第２導電型のソース・ドレイン領域と、を備え、前記基板の少なくともチャネル領域の格子間隔が変調していることを特徴とする。
【００２２】
また、本発明の第４の態様による電界効果トランジスタの製造方法は、基板上に結晶質の金属酸化物を少なくとも含む絶縁膜を形成し、前記金属酸化物中の酸素組成比を化学量論比から減じる工程と、前記絶縁膜上にゲート電極及びこのゲート電極の各側の前記基板にソース・ドレイン領域をそれぞれ形成する工程を少なくとも含むことを特徴とする。
【００２３】
なお、前記酸素組成比を化学量論比から減じる工程は、前記絶縁膜に、熱処理、レーザー照射、電子線照射、および電磁波照射の少なくとも一つを行うことが好ましい。
【００２４】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【００２５】
（第１実施形態）
本発明の第１実施形態によるＭＩＳＦＥＴの断面構成を図１に示す。この実施形態によるＭＩＳＦＥＴは、Ｓｉからなる半導体基板１の表面にチャネル領域５が形成され、このチャネル領域５の両側に、チャネル領域５と導電型が異なるソース領域１１ａおよびドレイン領域１１ｂが形成された構成となっている。また、チャネル領域５上には結晶性の金属酸化膜を少なくとも含むゲート絶縁膜７が形成されている。ゲート絶縁膜７を構成する金属酸化膜の格子間隔がＳｉとは異なるため、チャネル領域５におけるＳｉはゲート絶縁膜７から応力をうけ、歪みＳｉ層が形成されている。ゲート絶縁膜７上には、ポリシリコンからなるゲート電極９が形成されている。つまり、本実施形態においては、チャネル領域５におけるＳｉの格子間隔は半導体基板１におけるＳｉの格子間隔と異なるように構成されている。ここで、ｎチャネルＭＩＳＦＥＴの場合には、金属酸化膜の格子定数をＳｉより大きくし、チャネル層５におけるＳｉの格子間隔を引っ張り応力により広げる。これにより、チャネル層５における電子の移動度を高めることが可能となる。一方、ｐチャネルＭＩＳＦＥＴの場合には、金属酸化膜の格子定数をＳｉより大きく、または小さくし、チャネル層５におけるＳｉの格子間隔を、引っ張り応力、または圧縮応力により変化させる。これにより、チャネル層５における正孔の移動度を高めることが可能となる。
【００２６】
次に、本実施形態によるＭＩＳＦＥＴの製造方法を、ｎチャネルＭＩＳＦＥＴを例にとって図２および図３を参照して説明する。
【００２７】
まず、図２（ａ）に示すように、（００１）面方位を持つシリコン基板１上に素子分離領域２を形成した後、例えば、厚さ５０ｎｍのＳｉＯ２膜４を全面に被膜する。続いて、ＳｉＯ２膜４を介して、ボロン元素のイオン打ち込みを行うことにより、チャネルとなる領域５に急峻な不純物プロファイルを形成する。続いて、ＳｉＯ２膜４をフッ化アンモニア溶液でエッチング除去した後、希フッ酸処理を行い、チャネル領域５のＳｉ表面を水素で終端化する。
【００２８】
次に、このシリコン基板１を電子ビーム蒸着装置に導入する。基板温度を例えば５００℃とし、Ｐｒ６Ｏ１１を蒸着源として用いて金属酸化物Ｐｒ２Ｏ３を５ｎｍ蒸着し、金属酸化膜７ａを形成する（図２（ｂ）参照）。このとき、酸素分圧を１×１０−７Ｔｏｒｒに精密に制御することにより、Ｐｒ２Ｏ３からなる金属酸化膜７ａの配向性を高め結晶性を向上させた。またこのとき、チャネル層５の表面のＳｉが酸化されて、チャネル層５とＰｒ２Ｏ３からなる金属酸化膜７ａの間には、膜厚０．５ｎｍのＳｉＯ２層７ｂが形成された。つまり、絶縁膜７は、膜厚０．５ｎｍのＳｉＯ２層７ｂと膜厚５ｎｍのＰｒ２Ｏ３層７ａからなる積層構造となっている（図２（ｂ）参照）。
【００２９】
Ｘ線回折評価より、Ｐｒ２Ｏ３層７ａは面方位（００１）方向に配向した多結晶膜であり、格子定数は５．５２Åである（Ｓｉに対して格子定数は１．７％大きい）ことがわかった。Ｘ線回折の半値幅は狭く、Ｐｒ２Ｏ３層７ａは（００１）に強く配向した結晶性の高い膜であることが確認された。
【００３０】
次に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いてゲート電極となるポリシリコン膜９を全面に堆積する（図２（ｃ）参照）。
【００３１】
続いて、図３（ａ）に示すように、ポリシリコン膜９およびゲート絶縁膜７を、例えばＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法などの異方性エッチング法を用いてパターニングし、チャネル領域５上にゲート絶縁膜７とゲート電極９を形成する。その後、ゲート電極７をマスクとしてイオン注入と熱工程を行うことにより、不純物を導入したソース・ドレイン領域１１ａ、１１ｂを形成する。
【００３２】
次に、ＣＶＤ法によりＳｉＯ２膜１３を全面に堆積する（図３（ｂ）参照）。続いて、図３（ｃ）に示すように、ソース・ドレイン領域１１ａ、１１ｂおよびゲート電極９上にコンタクトホールを開孔し、Ａｌ等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極１５ａ、１５ｂおよびゲート接続部１５ｃが形成され、ｎチャネルＭＩＳＦＥＴが完成する。
【００３３】
次に、図２および図３に示した構造を持つｎチャネルＭＩＳＦＥＴのゲート絶縁膜の特性について詳細に述べる。通常、絶縁膜として用いる金属酸化物が結晶質のものであっても、その格子定数がチャネル層５のＳｉに影響を与えることはない。しかし、今回、我々は面方位（００１）に強く配向し、結晶性が高いＰｒ２Ｏ３層７ａを形成することにより、チャネル層５のＳｉに引っ張り応力が加わり、格子定数が変化することを見出した。
【００３４】
図４は、図２乃至図３に示した構造を持つｎチャネルＭＩＳＦＥＴにおける絶縁膜７とチャネル領域５の拡大図であり、Ｐｒ２Ｏ３層７ａ、ＳｉＯ２層７ｂ、およびチャネル領域５における断面構造を示す模式図である。図５は透過型電子顕微鏡（以下、ＴＥＭ（Ｔｒａｎｓｐａｒｅｎｔ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ））を用いて測定した電子線回折像から得られた格子定数の変化を示す。ここで測定しているのは、界面に対して平行方向の格子定数である。測定ポイントは図４に示しように、Ｐｒ２Ｏ３層７ａ、ＳｉＯ２層７ｂとシリコン基板の界面近傍のＳｉ、界面から５０ｎｍ離れたシリコン基板のＳｉ、および上記界面から２５０ｎｍ離れた半導体基板１のＳｉである。上記界面から２５０ｎｍ離れたＳｉの格子間隔を基準として、格子定数の変化を示している。図５から分かるようにＰｒ２Ｏ３層７ａの格子定数は、上記界面から２５０ｎｍ離れたＳｉ層に比べて＋１．７％増加しているが、この結果は、Ｘ線回折から得られる金属酸化物Ｐｒ２Ｏ３の格子定数の値に一致する。さらに、このＰｒ２Ｏ３層７ａに引っ張られる形で界面でのＳｉが歪んでおり、格子定数の変化は＋０．５％であることがわかった。界面から５０ｎｍ離れたＳｉでも格子定数の変化は起こっており、格子定数が＋０．４％大きくなっている。
【００３５】
この結果から、Ｓｉと格子間隔が異なり、且つ、結晶性が高い金属酸化物を含む絶縁膜をゲート絶縁膜７とすることにより、チャネル領域５のＳｉ層の格子間隔を変化させることができることが示された。結晶性を高めることにより金属酸化物の弾性定数が大きくなる、つまり、定性的に考えると結晶が硬くなっているものと考えられる。このため、金属酸化物の格子定数が、Ｓｉに対して大きく影響を与え、界面から５０ｎｍの深さにおいても格子変形が起こるものと考えられる。
【００３６】
次に、本実施形態による、Ｓｉと格子間隔の異なる結晶質のＰｒ２Ｏ３層を含むゲート絶縁膜７を有するトランジスタと、比較例としてアモルファスであるＳｉＯＮをゲート絶縁膜として有するトランジスタとを製作し、本実施形態と比較例との特性を比較した。図６は、共にＳｉＯ２換算膜厚（ＥＯＴ）が１．５ｎｍである、ＳｉＯＮからなるゲート絶縁膜を有する比較例のトランジスタと、Ｐｒ２Ｏ３／ＳｉＯ２積層構造からなる絶縁膜を有する本実施形態のトランジスタのＩｄ−Ｖｇ特性を示したものである。
【００３７】
ＳｉＯＮからなるゲート絶縁膜を有する比較例のｎチャネルＭＩＳＦＥＴにおけるＳファクターは９２ｍＶ／ｄｅｃａｄｅであり、この値は、ＳｉＯ２をゲート絶縁膜として有する通常のｎチャネルＭＯＳＦＥＴに比較してかなり劣化している。これは、チャネル領域との界面付近に窒素が拡散し、界面準位密度が増加しているためである。
【００３８】
一方、Ｐｒ２Ｏ３層を含むゲート絶縁膜を有する本実施形態のｎチャネルＭＩＳＦＥＴのＳファクターは７５ｍＶ／ｄｅｃａｄｅであり、大幅に改善されていることがわかる。また、電流駆動力も本実施形態は比較例に比べ向上していることがわかる。これは、チャネル層のＳｉ層に引っ張り歪みが加わることにより電子の移動度が向上したことと、さらに、チャネル層との界面にＳｉＯ２が存在することで界面準位密度が低減できたことによる。
【００３９】
以上、説明したように、本実施形態によれば、Ｓｉと格子間隔が異なる金属酸化物を含む絶縁膜をゲート絶縁膜として用いることでチャネル領域のＳｉに引っ張り応力を与えることができ、電子移動度を高めることによりトランジスタ特性の大幅な改善が可能となる。また、歪みＳｉを発生させるためにＳＯＩ上にＳｉＧｅを堆積、その後、酸化してＧｅを濃縮、その上にＳｉをエピタキシャル成長させる、といった複雑な工程を経る必要がない。このため、基板として、従来通りのＳｉ基板もしくはＳＯＩ基板を用いることが出来、大幅なコストダウンが可能である。
【００４０】
（第２実施形態）
次に、本発明の第２実施形態によるｐチャネルＭＩＳＦＥＴについて説明する。この実施形態によるｐチャネルＭＩＳＦＥＴは、図１に示す第１実施形態によるＭＩＳＦＥＴとほぼ同じ構成を有しているが、チャネル層５のＳｉに圧縮応力を加えるために、Ｓｉより格子定数の小さい金属酸化膜、例えば、Ｄｙ２Ｏ３を用いている。作製方法は、図２および図３に示した方法とほぼ同じように行う。チャネル層５は、砒素元素のイオン打ち込みを行うことにより形成する。Ｄｙ２Ｏ３金属酸化膜７ａは、電子ビーム蒸着法を用いて形成した。Ｄｙ２Ｏ３を蒸着源として用いて金属酸化物Ｄｙ２Ｏ３を５ｎｍ蒸着し、Ｄｙ２Ｏ３からなる金属酸化膜７ａを形成する。このとき、酸素分圧を１×１０−７Ｔｏｒｒに精密に制御することにより、Ｄｙ２Ｏ３の配向性を高め結晶性を向上させた。また、チャネル層５表面のＳｉが酸化されて、チャネル層５とＤｙ２Ｏ３からなる金属酸化膜７ａとの間には、膜厚が０．５ｎｍのＳｉＯ２層７ｂが形成されている。つまり、絶縁膜７は、膜厚が０．５ｎｍのＳｉＯ２層７ｂと膜厚が５ｎｍのＤｙ２Ｏ３層７ａからなる積層構造となっている。
【００４１】
Ｘ線回折評価より、Ｄｙ２Ｏ３層７ａは面方位（００１）方向に配向した多結晶膜であり、格子定数は５．３３Åである（Ｓｉに対して格子定数は１．８％小さい）ことがわかった。Ｘ線回折の半値幅は狭く、Ｄｙ２Ｏ３層は面方位（００１）に強く配向した結晶性の高い膜であることが確認された。また、電子線回折を用いた格子定数評価の結果、面方位（００１）に強く配向し、結晶性が高いＤｙ２Ｏ３層７ａを形成することにより、チャネル層５のＳｉに圧縮応力が加わり、格子定数が小さくなることが確認された。Ｄｙ２Ｏ３層７ａの格子定数の変化は−１．８％であり、このＤｙ２Ｏ３層７ａに付随して界面におけるＳｉが歪んでおり、格子定数の変化は−０．５％であることがわかった。界面から５０ｎｍ離れたＳｉでも格子定数の変化は起こっており、格子定数が−０．４％変化していた。この結果から、Ｓｉより格子間隔が小さく、且つ結晶性が高い金属酸化物を含む絶縁膜をゲート絶縁膜とすることにより、チャネル領域のＳｉ層の格子間隔を小さくできることが示された。
【００４２】
本実施形態によるＤｙ２Ｏ３層７ａを含むゲート絶縁膜７を有するトランジスタと、比較例としてアモルファスであるＳｉＯＮからなるゲート絶縁膜を有するトランジスタとを製作し、本実施形態と比較例の特性を比較した。共にＳｉＯ２換算膜厚（ＥＯＴ）が１．５ｎｍのＳｉＯＮからなるゲート絶縁膜を有する比較例によるｐチャネルＭＩＳＦＥＴと、Ｄｙ２Ｏ３／ＳｉＯ２積層構造からなるゲート絶縁膜を有する本実施形態によるｐチャネルＭＩＳＦＥＴのＩｄ−Ｖｇ特性を比較したところ、ＳｉＯＮゲート絶縁膜を有する比較例におけるＳファクターは、１２０ｍＶ／ｄｅｃａｄｅであり、ＳｉＯ２をゲート絶縁膜として有する通常のｐチャネルＭＯＳＦＥＴに比較してかなり劣化していた。これは、チャネル層との界面付近に窒素が拡散し、界面準位密度が増加しているためである。
【００４３】
一方、Ｄｙ２Ｏ３層を含むゲート絶縁膜を有する本実施形態によるｐチャネルＭＩＳＦＥＴのＳファクターは１００ｍＶ／ｄｅｃａｄｅであり、大幅に改善されていることがわかった。また、本実施形態は、電流駆動力も比較例に比べ向上していることが確認された。これは、チャネル層のＳｉ層に圧縮応力が加わることにより正孔の移動度が向上したことと、さらに、チャネル層との界面にＳｉＯ２が存在することで界面準位密度が低減できたことによる。
【００４４】
以上のように、本実施形態によれば、ｐチャネルＭＩＳＦＥＴにおいても、Ｓｉと格子間隔が異なる金属酸化物を含む絶縁膜をゲート絶縁膜として用いることにより、トランジスタ特性の大幅な改善が可能となる。
【００４５】
第１または第２実施形態では、結晶性の金属酸化物としてＰｒ２Ｏ３またはＤｙ２Ｏ３を例にして述べたが、結晶性の金属酸化物はＳｒＴｉＯ３、ＳｒＺｒＯ３、Ｓｒ（ＴｉＺｒ）Ｏ３、ＳｒＣｅＯ３などのペロブスカイト構造を持つ酸化物でも良い。さらに、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯなどの岩塩構造を持つ酸化物、Ａｌ２Ｏ３やスピネル構造を持つＭｇＡｌ２Ｏ４でも同等の効果が得られる。結晶性の金属酸化物は、結晶方位が配向した多結晶の場合も示したが、単結晶金属酸化物を用いることにより、より大きな格子定数の変化が起こることが確認された。結晶性の金属酸化物の成膜方法として、電子ビーム蒸着法を用いた場合を示したが、成膜方法はＣＶＤ法、スパッタ法、分子線エピタキシー（ＭＢＥ）法など他の成膜方法を用いてもよい。
【００４６】
なお、結晶性の金属酸化物のなかで、希土類元素（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることがさらに好ましい。希土類酸化物は、成膜条件を制御することにより結晶性を高めることが容易であり、効果的にＳｉの格子間隔を変化させ得るからである。そのなかでも、Ｃｅ、Ｄｙ、Ｙ、Ｌａ、Ｐｒ、Ｇｄのいずれかを少なくとも含む酸化物を用いた場合には、高い結晶性をもつ膜が実現でき、特に高い効果が得られることが確認された。
【００４７】
上記に述べた結晶性の金属酸化物のなかで、どの金属酸化物を選定するかは、Ｓｉに引っ張り応力を与えたいのか、圧縮応力を与えたいのかによる。ｎチャネルＭＩＳＦＥＴを作製する場合には、引っ張り応力が加わったＳｉにおいて電子の移動度が向上するので、Ｓｉより格子定数の大きな金属酸化物を選定する。
【００４８】
一方、ｐチャネルＭＩＳＦＥＴを作製する場合には、引っ張り、または、圧縮のどちらの応力においても正孔の移動度は向上するので、Ｓｉと格子定数の異なる金属酸化物を選定すればよい。また、与えたい応力に応じて、金属酸化物の格子定数を選定する。１種類のみの金属元素を含む金属酸化物で所望の格子定数と応力を実現できないときには、２種類以上の金属元素を含む金属酸化物を用いれば良い。例えば、ＥｕとＤｙの２元素を含む（ＥｕｘＤｙ１−ｘ）２Ｏ３を用いることにより、金属酸化物のＳｉに対する格子定数の変化を０から―１．８％の間で任意に変化させることができる。
【００４９】
（第３実施形態）
次に、本発明の第３実施形態によるｎチャネルＭＩＳＦＥＴについて説明する。
【００５０】
本実施形態によるｎチャネルＭＩＳＦＥＴは、図１に示す第１実施形態によるＭＩＳＦＥＴとほぼ同じ構成を有しているが、本実施形態では、チャネル層のＳｉに引っ張り応力を加えるために、酸素組成比が化学量論比より少ない金属酸化物、例えば、Ｃｅ酸化物を用いる。本実施形態におけるｎチャネルＭＩＳＦＥＴの作製方法は、図２および図３に示した方法とほぼ同様である。基板としては、（１１１）面方位を持つＳｉを用い、チャネル領域は、ボロン元素のイオン打ち込みを行うことにより形成する。Ｃｅ酸化物はＭＢＥ法を用いて形成する。チャネル領域のＳｉ表面に希フッ酸処理を行い水素で終端化した後、この基板をＭＢＥ装置に導入する。基板温度を例えば７００℃とし、金属Ｃｅを蒸発源として用いてＣｅを０．６モノレイヤ蒸着した後、オゾンＯ３または酸素ガスを供給して、Ｃｅ酸化物からなる絶縁膜を５ｎｍの厚さで成膜する。成膜時における酸素分圧を１×１０−８Ｔｏｒｒとした。このような成膜方法を用いることにより、界面にＳｉＯ２などのアモルファス層が形成されること無く、Ｓｉに直接接合し、面方位（１１１）方向に配向した単結晶のＣｅ酸化膜をエピタキシャル成長させることができる。この方法を用いて極薄ゲート絶縁膜を実現できることを、本発明者らはすでに報告している（Ｙ．  Ｎｉｓｈｉｋａｗａ  ｅｔ  ａｌ．，  Ｊｐｎ．  Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．  ４１，２４８０（２００２））。なお、この文献には、Ｓｉが歪むことは記載されておらず、その後の本発明者の知見によってＳｉが歪むことが明らかになった。
【００５１】
次に、第３実施形態によるｎチャネルＭＩＳＦＥＴのゲート絶縁膜の特性について詳細に述べる。図７は、Ｃｅ酸化物からなるゲート絶縁膜８とチャネル領域の拡大図であり、Ｃｅ酸化物層８とシリコンからなるチャネル領域５の断面構造の模式図である。図８は、ＴＥＭを用いて測定した電子線回折像から得られた格子定数の変化を示す。ここで測定しているのは、界面に対して平行方向の格子定数である。測定ポイントは図７に示しように、Ｃｅ酸化物からなるゲート絶縁膜８、Ｃｅ酸化物／Ｓｉ界面近傍のＳｉ、上記界面から５０ｎｍ離れたＳｉ、および上記界面から２５０ｎｍ離れたＳｉである。上記界面から２５０ｎｍ離れたＳｉの格子間隔を基準として、格子定数の変化を示している。Ｃｅ酸化物の格子定数はＳｉよりも＋０．８％程度大きくなっている。さらに、それに付随して界面におけるＳｉは＋０．７５％歪んでいる。さらに、界面から５０ｎｍ離れたＳｉにおいても格子定数は変化しており、＋０．６５％と大きな値であることがわかった。ＣｅＯ２はＳｉに直接接合しており、格子定数の違いがより直接的にＳｉ層に影響を及ぼすため、Ｓｉ層は大きく歪み、格子定数の変化はＣｅＯ２層８とほぼ同じ程度まで大きくなっていることがわかる。
【００５２】
バルクのＣｅ酸化物であるＣｅＯ２の格子定数は５．４１１Åと報告されている。つまり、Ｓｉの格子定数（５．４３０Å）に比較してＣｅＯ２の格子定数は小さいはずである。しかし、本発明者らの実験結果はこれまでのＣｅＯ２の格子定数の報告値とは全く逆の傾向であり、図８に示すようにＣｅ酸化物の格子定数はＳｉよりも大きいことがわかった。これらの原因について、詳細に検討を行った結果、Ｃｅ酸化物中の酸素組成比が変化することにより、格子定数が変化するという新たな知見を得た。
【００５３】
図９にＣｅ酸化物（ＣｅＯｘ）における酸素組成比と格子定数の関係を示す。酸素組成比はエネルギー分散蛍光Ｘ線法（ＥＤＸ）により測定した。酸素組成比が化学量論比（ｘ＝２．０）のときの格子定数は５．４１１Åであり、これまでのＣｅ酸化物（ＣｅＯ２）の格子定数の報告値と一致する。一方、酸素組成比が化学量論比より小さくなり、ｘ＜２．０の場合には格子定数が大きくなることがわかった。このように、Ｃｅ酸化物の格子定数が酸素組成比により大きく変化するのは、Ｃｅ酸化物が強いイオン結合を持つ結晶であることによると考えられる。
【００５４】
図１０（ａ）、（ｂ）にＣｅ酸化物における酸素欠損の模式図を示す。結晶中の格子位置の酸素が抜けることにより、抜けた酸素と結合していたＣｅ原子の格子位置が、他の酸素との結合に引っ張られることにより元の格子位置から変位する。この結果、格子間の平均距離は大きくなり格子定数が大きくなるものと考えられる。
【００５５】
本実施形態に示したＣｅ酸化物の格子定数はＳｉに比べて＋０．８％となっており、図９の特性グラフから酸素組成比は１．７７であることがわかった。酸素組成比が減少するのは、ＭＢＥ成膜時における酸素分圧を１×１０−８Ｔｏｒｒと低く設定しているためである。酸素分圧を制御することによりＣｅ酸化物の酸素組成比を変化させることができ、酸素分圧を１×１０−７Ｔｏｒｒとしたときは、酸素組成比は１．８９となった。
【００５６】
次に、Ｓｉと格子間隔の異なる結晶質のＣｅ酸化膜をゲート絶縁膜として有するｎチャネルＭＩＳＦＥＴと、アモルファスＳｉＯＮからなるゲート絶縁膜を有するｎチャネルＭＩＳＦＥＴの特性を比較した。図１１は、ＳｉＯ２換算膜厚（ＥＯＴ）が１ｎｍである、ＳｉＯＮ、酸素組成比の異なるＣｅ酸化物（ＣｅＯ１．７７、ＣｅＯ１．８９、ＣｅＯ２．００）をゲート絶縁膜として有するｎ−チャネルＭＩＳＦＥＴのＩｄ−Ｖｇ特性を示す。
【００５７】
アモルファスＳｉＯＮからなるゲート絶縁膜を有するｎ−チャネルＭＩＳＦＥＴのＳファクターは、９２ｍＶ／ｄｅｃａｄｅであり、ＳｉＯ２からなるゲート絶縁膜を用いた通常のｎ−チャネルＭＩＳＦＥＴの場合より劣化している。これは、チャネル領域との界面に窒素が拡散してきており、界面準位密度が増加しているためである。
【００５８】
Ｃｅ酸化物に注目すると、酸素組成比が小さくなるにつれ、Ｓファクターは小さくなり、さらに、電流駆動力が向上していることがわかる。酸素組成比が化学量論比であるｘ＝２．０のときのＳファクターは１２０ｍＶ／ｄｅｃａｄｅであり、ＳｉＯＮの場合よりさらに劣化している。これはＣｅ酸化物中の不純物散乱（例えば、ゲート電極からのボロンの拡散）により、電子移動度が低下しているためと考えられる。しかし、酸素組成比の減少とともにＳファクターは低下し、ｘ＝１．７７では６１ｍＶ／ｄｅｃａｄｅまで改善されている。これは、酸素組成比が小さくなるにつれＣｅ酸化物の格子間隔が大きくなることによりチャネルのＳｉの格子間隔も大きくなり、電子の移動度が向上するためである。Ｃｅ酸化物中の不純物散乱による電子移動度の低下を補い、歪みの効果による電子移動度の向上のほうが大きく寄与するためであると考えられる。
【００５９】
なお、結晶性の金属酸化物としてＣｅＯ２を用いた場合について述べたが、イオン結合性の高い結晶であれば同等の効果が得られる。つまり、ＳｒＴｉＯ３、ＳｒＺｒＯ３、Ｓｒ（ＴｉＺｒ）Ｏ３、ＳｒＣｅＯ３などのペロブスカイト構造を持つ酸化物でも良い。さらに、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯなどの岩塩構造を持つ酸化物、Ａｌ２Ｏ３やスピネル構造を持つＭｇＡｌ２Ｏ４でもよい。
【００６０】
結晶性のＣｅ酸化物は単結晶の場合を示したが、結晶方位が配向した多結晶の場合も同等の効果が得られる。結晶性の金属酸化物の成膜方法として、ＭＢＥ法を用いた場合を示したが、成膜方法はＣＶＤ法、スパッタ法、電子ビーム蒸着法法など他の成膜方法を用いてもよい。なお、結晶性の金属酸化物のなかで、イオン結合性が強い希土類元素（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることがさらに好ましい。そのなかでも、Ｃｅ、Ｄｙ、Ｙ、Ｌａ、Ｐｒ、Ｇｄのいずれかを少なくとも含む酸化物を用いた場合には、酸素組成比の精密な制御が実現でき、特に高い効果が得られることが確認された。
【００６１】
なお、第１及び第２実施形態においては面方位が（００１）のＳｉ基板上に、第３実施形態においては面方位が（１１１）のシリコン基板上にＭＩＳＦＥＴを形成したが、面方位は（００１）、（１１１）のいずれでもよい。また、ＭＩＳＦＥＴが形成されるシリコン基板は面方位が（１１０）であっても良いし、上記面方位から多少角度がずれていても良い。
【００６２】
（第４実施形態）
次に、本発明の第４実施形態によるｐチャネルＭＩＳＦＥＴについて説明する。本実施形態によるｐチャネルＭＩＳＦＥＴは、第２実施形態によるＭＩＳＦＥＴとほぼ同じ構成を有しているが、本実施形態では、チャネル層のＳｉをより効果的に歪ませるために、結晶性の金属酸化物とチャネル層との間に、岩塩構造の金属酸化物を挟んだことを特徴とする。作製方法は、図２および図３に示した方法とほぼ同様である。
【００６３】
チャネル領域は、砒素元素のイオン打ち込みを行うことにより形成する。岩塩構造金属酸化物としてはＳｒＯ、金属酸化膜としてはＤｙ２Ｏ３を用い、これら２種類の金属酸化物はＭＢＥ法で形成した。チャネル領域のＳｉ表面に希フッ酸処理を行い水素で終端化した後、この基板をＭＢＥ装置に導入する。基板温度を例えば３００℃とし、金属Ｓｒを蒸発源として用いてＳｒを２原子層蒸着した後、酸素ガスを供給して、ＳｒＯ層を形成する。
【００６４】
次に、例えば基板温度を７００℃として、金属Ｄｙと酸素ガスを供給して、Ｄｙ２Ｏ３層を５ｎｍ形成する。成膜時における酸素分圧は１×１０−７Ｔｏｒｒとした。Ｓｉ上にＳｒＯを２原子層成膜することにより、第２の実施形態で示したようなＳｉＯ２層が形成されることなく、Ｄｙ２Ｏ３層が形成された。ＳｒＯが酸素の拡散を防ぐためである。つまり、絶縁膜は、ＳｒＯ層２原子層とＤｙ２Ｏ３層５ｎｍからなる積層構造となっている。このような方法で形成されたＤｙ２Ｏ３の配向性は高く、結晶性が良好であることがＸ線回折評価から確認された。また、Ｄｙ２Ｏ３層は面方位（００１）方向に配向した多結晶膜であり、格子定数は５．３３Åである（Ｓｉに対して格子定数は１．８％小さい）ことがわかった。
【００６５】
電子線回折を用いた格子定数評価の結果、チャネル層のＳｉに圧縮応力が加わり、格子定数が小さくなること確認した。Ｄｙ２Ｏ３の格子定数の変化は−１．８％であり、界面近傍におけるＳｉの格子定数の変化は−０．８％であることがわかった。界面から５０ｎｍ離れたＳｉでも格子定数の変化は起こっており、格子定数が−０．７％変化していた。このＳｉの格子定数の変化量は、ＳｒＯ層を用いていない第２の実施形態に比べて、約２倍程度まで増大している。アモルファスのＳｉＯ２層が形成されないため金属酸化膜における格子間隔の相違がより直接的にＳｉ層に加わったことと、ＳｒＯの格子定数が５．１２ÅとＤｙ２Ｏ３よりもさらに小さいために圧縮応力を加える効果がより高まったためである。ここでは、ＳｒＯ層の厚さを２原子層としたが、ＳｒＯ層の厚さは１乃至３原子層の範囲にあることが望ましいことがわかった。ＳｒＯ、ＭｇＯなどの物質は、空気中で不安定なため、これ以上厚さを増すと、経時的に結晶性が変化して特性が劣化する。一方、１原子層より薄い場合には、酸素の拡散を抑制する効果が得られずに、ＳｉＯ２層が発生してしまうからである。
【００６６】
以上述べたようなＳｒＯ層とＤｙ２Ｏ３層を含むゲート絶縁膜を有するトランジスタと、アモルファスであるＳｉＯＮをゲート絶縁膜として有するトランジスタとの特性を比較した。共にＳｉＯ２換算膜厚（ＥＯＴ）が１．５ｎｍである、ＳｉＯＮからなるゲート絶縁膜と、Ｄｙ２Ｏ３／ＳｒＯ積層構造からなるゲート絶縁膜をそれぞれ有するｐチャネルＭＩＳＦＥＴのＩｄ−Ｖｇ特性を比較したところ、ＳｉＯＮからなるゲート絶縁膜におけるＳファクターは、１２０ｍＶ／ｄｅｃａｄｅであり、ＳｉＯ２をゲート絶縁膜として有する通常のｐチャネルＭＯＳＦＥＴのそれに比較してかなり劣化している。これは、チャネル層との界面付近に窒素が拡散し、界面準位密度が増加しているためである。
【００６７】
一方、Ｄｙ２Ｏ３／ＳｒＯ層を含むゲート絶縁膜を有する本実施形態によるｐチャネルＭＩＳＦＥＴのＳファクターは９０ｍＶ／ｄｅｃａｄｅであり、大幅に改善されていることがわかった。また、本実施形態は、電流駆動力もＳｉＯＮの場合に比べ向上していることが確認された。これは、チャネル層のＳｉ層により大きな圧縮応力が加わることにより正孔の移動度がさらに向上したことによる。
【００６８】
以上説明したように、本実施形態によれば、岩塩構造の金属酸化物を挿入することによりＳｉと格子間隔が異なる金属酸化物を用いる効果がより高まることが明らかとなった。
【００６９】
なお、本実施形態では、ＳｒＯを用いた場合を示したが、他の岩塩構造を持つ金属酸化物を用いてもよい。特に、ＳｒＯ、ＭｇＯ、ＣａＯ、ＢａＯの岩塩構造の金属酸化膜を用いた場合には、酸素拡散の抑制効果が顕著であり、トランジスタ特性の大幅な向上が可能である。
【００７０】
Ｓｉに引っ張り応力を与えたい場合には、Ｓｉより格子定数の大きな岩塩構造の金属酸化物であるＢａＯを用いることが望ましい。また、Ｓｉに圧縮応力を加えたい場合には、Ｓｉより格子定数の小さな岩塩構造の金属酸化物であるＳｒＯ、ＭｇＯ、ＣａＯを用いることが望ましい。しかし、Ｓｉ層における格子定数の変化は、上記Ｓｉ層上に形成される膜厚の大きい結晶性の金属酸化物で主に決まるので、例えば、Ｓｉより格子定数の小さなＳｒＯを挟んで、その上にＳｉより格子定数の大きなＰｒ２Ｏ３を積層した構造では、チャネル領域におけるＳｉは引っ張り応力を受けるので、岩塩構造の金属酸化物と結晶性の金属酸化物は任意に組み合わせることも可能である。
【００７１】
（第５実施形態）
本発明の第５実施形態によるＭＩＳＦＥＴの断面構成を図１２に示す。この実施形態によるＭＩＳＦＥＴは、Ｓｉからなる半導体基板１の中に、Ｓｉとは格子間隔の異なる結晶性の金属酸化物を少なくとも含む絶縁膜３が埋設されている。半導体基板１にはチャネル領域５が形成され、このチャネル領域５の両側の半導体基板１に、チャネル領域５と導電型が異なるソース領域１１ａおよびドレイン領域１１ｂが形成された構成となっている。また、チャネル領域５上にはゲート絶縁膜７が形成されている。チャネル領域５におけるＳｉは、金属酸化物から応力を受けて歪みＳｉ層が形成されている。ゲート絶縁膜７上には、ポリシリコンからなるゲート電極９が形成されている。
【００７２】
本実施形態によるＭＩＳＦＥＴがｎチャネルＭＩＳＦＥＴの場合には、金属酸化物からなる絶縁膜３の格子定数をＳｉより大きくし、チャネル層５におけるＳｉの格子間隔を引っ張り応力により広げる。これにより、チャネル層における電子の移動度を高めることが可能となる。一方、本実施形態によるＭＩＳＦＥＴがｐチャネルＭＩＳＦＥＴの場合には、金属酸化物の格子定数をＳｉより大きく、または、小さくし、チャネル層におけるＳｉの格子間隔を、引っ張り応力、または圧縮応力により変化させる。これにより、チャネル層における正孔の移動度を高めることが可能となる。
【００７３】
次に、本実施形態によるｎチャネルＭＩＳＦＥＴの作製方法を、図１３および図１４を参照にして説明する。
【００７４】
まず、（００１）面方位を持つシリコン基板１の表面に希フッ酸処理を行い、シリコン基板１の表面を水素で終端化する。続いて、図１３（ａ）に示すように、このシリコン基板１をスパッタ装置に導入し、基板温度を例えば６００℃とし、Ｌａ２Ｏ３を蒸着源として用いてシリコン基板１上に金属酸化物Ｌａ２Ｏ３を１０ｎｍ蒸着し、絶縁膜３を形成する。このとき、酸素分圧を５×１０−７Ｔｏｒｒに精密に制御することにより、Ｌａ２Ｏ３の配向性を高め結晶性を向上させた。また、シリコン基板１の表面のＳｉが酸化されて、シリコン基板１と金属酸化物Ｌａ２Ｏ３からなる絶縁膜３ａの間には、膜厚が２ｎｍのＳｉＯ２層３ｂが形成された。Ｘ線回折評価より、Ｌａ２Ｏ３層３ａは（００１）方向に配向した多結晶膜であり、格子定数は５．７０Åであり、Ｓｉに対して格子定数は５．０％大きいことがわかった。Ｘ線回折の半値幅は狭く、Ｌａ２Ｏ３層３ａは面方位（００１）に強く配向した結晶性の高い膜であることが確認された。
【００７５】
次に、ＣＶＤ法を用いて膜厚１００ｎｍのＳｉからなるチャネル層５を成膜する（図１３（ｂ）参照）。このとき、金属酸化物Ｌａ２Ｏ３からなる絶縁膜３ａとチャネル層５との間には、膜厚が１ｎｍのＳｉＯ２層３ｃ形成された。つまり、絶縁膜３は、膜厚２ｎｍのＳｉＯ２層３ｂ、膜厚１０ｎｍのＬａ２Ｏ３層３ａ、膜厚１ｎｍのＳｉＯ２層３ｃからなる積層構造となっている。
【００７６】
次に、チャネル層５の両側に素子分離領域２を形成し、その後、例えば、厚さ５０ｎｍのＳｉＯ２膜４を全面に被膜する。続いて、ＳｉＯ２膜４を介して、ボロンの元素のイオン打ち込みを行うことにより、チャネル層５に急峻な不純物プロファイルを形成する（図１３（ｃ）参照）。その後、ＳｉＯ２膜４をフッ化アンモニア溶液でエッチング除去した後、チャネル層５のシリコン表面に希フッ酸処理を行い水素で終端化する。
【００７７】
次に、熱酸化を行うことにより、ＳｉＯ２からなるゲート絶縁膜７を例えば３ｎｍ成膜する。続いて、ＣＶＤ法を用いてゲート電極となるポリシリコン膜９を全面に堆積する（図１３（ｄ）参照）。
【００７８】
続いて、図１４（ａ）に示すように、ポリシリコン膜９およびゲート絶縁膜７を、例えばＲＩＥ法などの異方性エッチング法を用いてパターニングし、チャネル層５上にゲート絶縁膜７とゲート電極９を形成する。その後、ゲート電極９をマスクとしてイオン注入と熱工程を行うことにより、不純物を導入したソース・ドレイン領域１１ａ、１１ｂを形成する（図１４（ａ）参照）。
【００７９】
次に、ＣＶＤ法によりＳｉＯ２からなる層間絶縁膜１３を全面に堆積する（図１４（ｂ）参照）。続いて、図１４（ｃ）に示すように、ソース・ドレイン領域１１ａ、１１ｂ上およびゲート電極上にコンタクトホールを開孔し、Ａｌ等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極１５ａ、１５ｂおよびゲート電極１５ｃが形成され、ｎチャネルＭＩＳＦＥＴが完成する（図１４（ｃ）参照）。
【００８０】
次に、図１３および図１４に示した構造を持つｎチャネルＭＩＳＦＥＴのチャネル層５の特性について詳細に述べる。図１５は、ＳｉＯ２層３ｂ／Ｌａ２Ｏ３層３ａ／ＳｉＯ２層３ｃの積層構造からなる絶縁膜３と、チャネル層５の拡大図であり、断面構造を模式的に示したものである。図１６は、ＴＥＭを用いて測定した電子線回折像から得られた格子定数の変化を示す。ここで測定しているのは、界面に対して平行方向の格子定数である。測定ポイントは図１５に示したように、ＳｉＯ２層３ｂとＳｉ基板１の界面から２５０ｎｍ離れた位置のＳｉ層、Ｌａ２Ｏ３層３ａ、Ｓｉチャネル層５とＳｉＯ２層３ｃと界面近傍のＳｉ層、この界面から５０ｎｍ離れた位置のＳｉ層、この界面から１００ｎｍ離れた位置のＳｉ層（ＳｉＯ２ゲート絶縁膜７とチャネル層５の界面近傍のＳｉ）である。
【００８１】
図１６は、ＳｉＯ２層３ｂとＳｉ基板１の界面から２５０ｎｍ離れた位置のＳｉの格子間隔を基準として、格子定数の変化を示している。Ｌａ２Ｏ３層３ａの格子定数は、基準となるＳｉ層に比べて５．０％増加している。この結果は、Ｘ線回折から得られる金属酸化物Ｌａ２Ｏ３の格子定数の値に一致する。チャネル層５とＳｉＯ２層３ｃとの界面近傍におけるチャネル層５のＳｉはＬａ２Ｏ３層３ａに付随して＋１．０％歪んでいる。さらに、この界面から５０ｎｍ離れた位置におけるＳｉにおいても格子定数は変化しており、＋０．８％歪んでいることがわかった。また、この界面から１００ｎｍ離れた位置のチャネル層５（すなわち、ＳｉＯ２ゲート絶縁膜７と、チャネル層５の界面近傍のＳｉ）におけるＳｉでも＋０．６％歪んでいることが確認された。この結果から、Ｓｉより格子間隔が大きく、且つ、結晶性が高い金属酸化物を含む絶縁膜を基板中に埋設することで、チャネル領域５のＳｉ層の格子間隔を大きくできることが示された。
【００８２】
本実施形態による、Ｓｉと格子間隔の異なる結晶質のＬａ２Ｏ３層を含む絶縁膜をシリコン基板１に埋設したトランジスタと、比較例となる歪みＳＧＯＩトランジスタの特性を比較する。図１７に、周知の方法により作製された比較例となる歪みＳＧＯＩトランジスタの断面構造を示す。この歪みＳＧＯＩトランジスタは、歪みＳｉを作製するために、シリコン基板１０１、ＳｉＧｅ層１０２、絶縁膜１０３、および図示しないシリコン層からなるＳＯＩ基板上にＳｉＧｅ層１０４を堆積、その後、酸化してＧｅを濃縮する。この濃縮によって、Ｇｅが濃縮されたＳｉＧｅ層１０４上に生じるＳｉＯ２膜を剥離し、その後、ＳｉＧｅ層１０４上にＳｉ層１０５をエピタキシャル成長させる、といった複雑な工程を必要としている。これにより、Ｓｉ層１０５は歪みＳｉとなる。Ｓｉ層１０５上にＳｉＯ２からなるゲート絶縁膜１０７およびゲート電極１０８を形成し、このゲート電極１０８の両側のＳｉ層１０５およびＳｉＧｅ層１０４に不純物を導入することにより、ソース領域１０９ａおよびドレイン領域１０９ｂを形成する。
【００８３】
一方、本実施形態による方法では、基板としてＳｉ基板を用いることが出来、大幅なコストダウンが可能である。図１８は、共に３ｎｍのＳｉＯ２ゲート絶縁膜を有するＳＧＯＩ構造の比較例によるｎチャネルＭＩＳＦＥＴと、Ｌａ２Ｏ３層を埋設して作製した本実施形態によるｎチャネルＭＩＳＦＥＴのＩｄ−Ｖｇ特性を比較したものである。
【００８４】
歪みＳＧＯＩ構造の比較例によるｎチャネルＭＩＳＦＥＴにおけるＳファクターは、７５ｍＶ／ｄｅｃａｄｅである。
【００８５】
これに対して、Ｌａ２Ｏ３層を埋設した本実施形態によるｎチャネルＭＩＳＦＥＴのＳファクターは７０ｍＶ／ｄｅｃａｄｅであり、歪みＳＧＯＩ構造を有する比較例に比べて、遜色が無いばかりか改善されていることが確認された。また、本実施形態は、電流駆動力も比較例に比べ向上していることがわかる。これは、チャネル層のＳｉ層に十分な引っ張り歪みが加えることが可能となり、電子の移動度が向上したことと、さらに、ＳＧＯＩ基板を用いた場合に見られるＧｅ拡散による移動度の低下が回避されたことによる。
【００８６】
以上、詳述したように、本実施形態によれば、Ｓｉと格子間隔が異なる金属酸化物を含む絶縁膜を基板に埋設することでチャネル領域のＳｉに引っ張り応力を与えることができる。また、本実施形態によれば、従来の歪みＳＧＯＩを用いるような複雑な工程を経ることなく、電子移動度を高めることによりトランジスタ特性の改善が可能となる。
【００８７】
第５の実施形態では、絶縁膜３ａを構成する結晶性の金属酸化物としてＬａ２Ｏ３を例にして述べたが、結晶性の金属酸化物はＳｒＴｉＯ３、ＳｒＺｒＯ３、Ｓｒ（ＴｉＺｒ）Ｏ３、ＳｒＣｅＯ３などのペロブスカイト構造を持つ酸化物でも良い。さらに、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯなどの岩塩構造を持つ酸化物、Ａｌ２Ｏ３やスピネル構造を持つＭｇＡｌ２Ｏ４でも同等の効果が得られる。結晶性の金属酸化物は、結晶方位が配向した多結晶の場合も示したが、単結晶金属酸化物を用いることにより、より大きな格子定数の変化が起こることが確認された。
【００８８】
また、結晶性の金属酸化物の成膜方法として、スパッタ法を用いた場合を示したが、成膜方法はＣＶＤ法、電子ビーム蒸着法、ＭＢＥ法など他の成膜方法を用いてもよい。
【００８９】
なお、結晶性の金属酸化物のなかで、希土類元素（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることがさらに好ましい。希土類酸化物は、成膜条件を制御することにより結晶性を高めることが容易であり、効果的にＳｉの格子間隔を変化させうるからである。そのなかでも、Ｃｅ、Ｄｙ、Ｙ、Ｌａ、Ｐｒ、Ｇｄのいずれかを少なくとも含む酸化物を用いた場合には、高い結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。
【００９０】
第５実施形態においては、ｎチャネルＭＩＳＦＥＴの場合について述べたが、ｐチャネルＭＩＳＦＥＴについても同様の方法で実施することができる。上記に述べた結晶性の金属酸化物のなかで、どの金属酸化物を選定するかは、Ｓｉに引っ張り応力を与えたいのか、圧縮応力を与えたいのかによる。ｎチャネルＭＩＳＦＥＴを作製する場合には、引っ張り応力が加わったＳｉにおいて電子の移動度が向上するので、Ｓｉより格子定数の大きな金属酸化物を選定する。一方、ｐチャネルＭＩＳＦＥＴを作製する場合には、引っ張り、または、圧縮のどちらの応力においても正孔の移動度は向上するので、Ｓｉと格子定数の異なる金属酸化物を選定すればよい。
【００９１】
また、与えたい応力に応じて、金属酸化物の格子定数を選定する。１種類のみの金属元素を含む金属酸化物で所望の格子定数と応力を実現できないときには、２種類以上の金属元素を含む金属酸化物を用いればよい。例えば、ＥｕとＤｙの２元素を含む（ＥｕｘＤｙ１−ｘ）２Ｏ３を用いることにより、金属酸化物のＳｉに対する格子定数の変化を０から−１．８％の間で任意に変化させることができる。
【００９２】
（第６実施形態）
次に、本発明の第６実施形態によるｎチャネルＭＩＳＦＥＴについて説明する。本実施形態によるｎチャネルＭＩＳＦＥＴは、図１２に示す第５実施形態によるｎチャネルＭＩＳＦＥＴと同様の構成を有しているが、本実施形態では、チャネル層のＳｉに引っ張り応力を加えるために、絶縁膜３として金属と酸素の組成比が化学量論比より少ない金属酸化物、例えば、Ｃｅ酸化物を基板に埋設する。
【００９３】
本実施形態におけるｎチャネルＭＩＳＦＥＴの作製方法は、図１３、図１４に示した方法とほぼ同様であるが、基板としては、（１１１）面方位を持つシリコン基板を用いる。Ｃｅ酸化物はＭＢＥ法を用いて形成する。基板のＳｉ表面に希フッ酸処理を行い水素で終端化した後、ＭＢＥ装置に導入する。基板温度を例えば７００℃とし、金属Ｃｅを蒸発源として用いてＣｅを０．６モノレイヤ蒸着した後、オゾンＯ３または酸素ガスを供給して、Ｃｅ酸化物からなる絶縁膜を５ｎｍの厚さ成膜する。成膜時における酸素分圧を１×１０−８Ｔｏｒｒとした。このような成膜方法を用いることにより、界面にＳｉＯ２などのアモルファス層が形成されること無く、Ｓｉに直接接合し（１１１）方向に配向した単結晶のＣｅ酸化膜をエピタキシャル成長させることができる。以下、図１３（ｂ）乃至図１４（ｂ）に示すのと、同様の工程を行ってｎチャネルＭＩＳＦＥＴを完成させる。
【００９４】
上記の方法で、成膜したＣｅ酸化物の金属と酸素の組成比は１．７７であり格子定数はＳｉに比べて＋０．８％となっていた。第３実施形態で述べたように、Ｃｅ酸化物の酸素組成比が減少するのは、ＭＢＥ成膜時における酸素分圧を１×１０−８Ｔｏｒｒと低く設定しているためである。酸素分圧を制御することによりＣｅ酸化物の金属と酸素の組成比を変化させることができ、酸素分圧を１×１０−７Ｔｏｒｒとしたときは、組成比が１．８９となり格子定数の変化はほぼ０％である。組成比ｘ＝１．７７のＣｅ酸化物の上に形成したＳｉチャネル層における歪みは＋０．７５％であった。組成比ｘ＝１．８９のＣｅ酸化物の上に形成したＳｉチャネル層における歪みはほぼ０％であった
本実施形態による、Ｓｉと格子間隔の異なる結晶質のＣｅ酸化物をＳｉ基板に埋設したトランジスタと、比較例となる歪みＳＧＯＩトランジスタの特性を比較する。
【００９５】
図１９は共に３ｎｍのＳｉＯ２ゲート絶縁膜を有するＳＧＯＩ構造のｎチャネルＭＩＳＦＥＴと、組成比の異なるＣｅ酸化物（ＣｅＯ１．７７、ＣｅＯ１．８９、ＣｅＯ２．００）を埋設して作製したｎチャネルＭＩＳＦＥＴのＩｄ−Ｖｇ特性を比較したものである。歪みＳＧＯＩのｎチャネルＭＩＳＦＥＴにおけるＳファクターは、７５ｍＶ／ｄｅｃａｄｅである。Ｃｅ酸化物に注目すると、金属と酸素の組成比が小さくなるにつれ、Ｓファクターは小さくなり、さらに、電流駆動力が向上していることがわかる。金属と酸素の組成比が化学量論比であるｘ＝２．０のときのＳファクターは１２０ｍＶ／ｄｅｃａｄｅと劣化している。このときのＣｅ酸化物の格子定数はＳｉより小さく、チャネル層のＳｉには圧縮歪みが加わるため、電子の移動度が低下しＳファクターが劣化する。組成比の減少とともにＳファクターは向上し、ｘ＝１．７７では６１ｍＶ／ｄｅｃａｄｅまで低下している。これは、金属と酸素の組成比が小さくなるにつれＣｅ酸化物の格子間隔が大きくなることによりチャネルのＳｉの格子間隔も大きくなり、電子の移動度が向上するためである。組成比ｘ＝１．７７のＣｅ酸化物を埋設したｎチャネルＭＩＳＦＥＴのＳファクターは、歪みＳＧＯＩと比較して、遜色が無いばかりか改善されていることが確認された。また、電流駆動力も歪みＳＧＯＩの場合に比べ向上していることがわかる。これは、チャネル層のＳｉ層に十分な引っ張り歪みが加えることが可能となり、電子の移動度が向上したことと、さらに、ＳＧＯＩ基板を用いた場合に見られるＧｅ拡散による移動度の低下が回避されたことによる。
【００９６】
なお、結晶性の金属酸化物としてＣｅＯ２を用いた場合について述べたが、イオン結合性の高い結晶であれば同等の効果が得られる。つまり、ＳｒＴｉＯ３、ＳｒＺｒＯ３、Ｓｒ（ＴｉＺｒ）Ｏ３、ＳｒＣｅＯ３などのペロブスカイト構造を持つ酸化物でも良い。さらに、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯなどの岩塩構造を持つ酸化物、Ａｌ２Ｏ３やスピネル構造を持つＭｇＡｌ２Ｏ４でもよい。結晶性のＣｅ酸化物は単結晶の場合を示したが、結晶方位が配向した多結晶の場合も同等の効果が得られる。
【００９７】
また、本実施形態においては結晶性の金属酸化物の成膜方法として、ＭＢＥ法を用いた場合を示したが、成膜方法はＣＶＤ法、スパッタ法、電子ビーム蒸着法法など他の成膜方法を用いても良い。なお、結晶性の金属酸化物のなかで、イオン結合性が強い希土類元素（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることがさらに好ましい。そのなかでも、Ｃｅ、Ｄｙ、Ｙ、Ｌａ、Ｐｒ、Ｇｄのいずれかを少なくとも含む酸化物を用いた場合には、金属と酸素の組成比の精密な制御が実現でき、特に高い効果が得られることを確認した。
【００９８】
なお、第５実施形態においては面方位が（００１）のＳｉ基板上に、第６実施形態においては面方位が（１１１）のシリコン基板上にＭＩＳＦＥＴを形成したが、面方位は（００１）、（１１１）のいずれでもよい。また、ＭＩＳＦＥＴが形成されるシリコン基板は面方位が（１１０）であっても良いし、上記面方位から多少角度がずれていても良い。
【００９９】
さらに、第５及び第６実施形態において、チャネル層のＳｉをより効果的に歪ませるために、結晶性の金属酸化物とチャネル層との間に、岩塩構造の金属酸化物を挟むことも効果がある。その効果は、第４実施形態に詳述したものと同等であり、岩塩構造の金属酸化物を挟むことにより結晶性の酸化物との界面にアモルファスのＳｉＯ２層が形成されないため、金属酸化膜における格子間隔の相違をより直接的にＳｉチャネル層に加えることである。用いる岩塩構造の酸化物の厚さは１乃至３原子層の範囲にあることが望ましい。ＳｒＯ、ＭｇＯなどの物質は、空気中で不安定なため、これ以上厚さを増すと、経時的に結晶性が変化して特性が劣化する。一方、１原子層より薄い場合には、酸素の拡散を抑制する効果が得られずに、アモルファスのＳｉＯ２層が発生してしまうからである。岩塩構造の酸化物の中で、特に、ＳｒＯ、ＭｇＯ、ＣａＯ、ＢａＯの岩塩構造の金属酸化膜を用いた場合には、酸素拡散の抑制効果が顕著であり、トランジスタ特性の大幅な向上が可能である。
【０１００】
また、Ｓｉに引っ張り応力を与えたい場合には、Ｓｉより格子定数の大きな岩塩構造の金属酸化物であるＢａＯを用いることが望ましい。また、Ｓｉに圧縮応力を加えたい場合には、Ｓｉより格子定数の小さな岩塩構造の金属酸化物であるＳｒＯ、ＭｇＯ、ＣａＯを用いることが望ましい。しかし、Ｓｉ層における格子定数の変化は、主に膜厚の大きい結晶性の金属酸化物で決まっているので、例えば、Ｓｉより格子定数の小さなＳｒＯを挟んで、その上にＳｉより格子定数の大きなＰｒ２Ｏ３を積層した構造では、チャネル領域におけるＳｉは引っ張り応力を受けるので、岩塩構造の金属酸化物と結晶性の金属酸化物は任意に組み合わせることも可能である。
【０１０１】
（第７実施形態）
本発明の第７実施形態によるＭＩＳＦＥＴの断面構成を図２０に示す。この実施形態によるＭＩＳＦＥＴは、Ｓｉからなる半導体基板１の中にＳｉとは格子間隔の異なる結晶性の金属酸化を含む絶縁膜３が埋設されている。半導体基板１にはチャネル領域５が形成され、このチャネル領域５の両側の半導体基板１に、チャネル領域５と導電型が異なるソース領域１１ａおよびドレイン領域１１ｂが形成された構成となっている。また、チャネル領域５上にはＳｉとは格子間隔の異なる結晶性の金属酸化物を少なくとも含むゲート絶縁膜７が形成されている。チャネル領域５は絶縁膜３に含まれる金属酸化物、及びゲート絶縁膜７に含まれる金属酸化物から応力をうけ、歪みＳｉ層が形成されている。ゲート絶縁膜７上には、ポリシリコンからなるゲート電極９が形成されている。
【０１０２】
次に、本実施形態によるｐチャネルＭＩＳＦＥＴの作製方法について図２１乃至図２３を参照して説明する。まず、（００１）面方位を持つＳｉ基板１の表面に希フッ酸処理を行い、Ｓｉ基板１の表面を水素で終端化する。続いて、このＳｉ基板１を電子ビーム蒸着装置に導入し基板温度を例えば７００℃とし、Ｙ２Ｏ３を蒸着源として用いてＳｉ基板１上に金属酸化物Ｙ２Ｏ３を１０ｎｍ蒸着し、金属酸化物Ｙ２Ｏ３を含む絶縁膜３を形成する。このとき、酸素分圧を５×１０−７Ｔｏｒｒに精密に制御することにより、Ｙ２Ｏ３層３ａの配向性を高め結晶性を向上させた。また、Ｓｉ基板１の表面のＳｉが酸化されて、Ｓｉ基板１と金属酸化物Ｙ２Ｏ３層３ａとの間には、膜厚が１ｎｍのＳｉＯ２層３ｂ形成された（図２１（ａ）参照）。Ｘ線回折評価より、Ｙ２Ｏ３層３ａは面方位（００１）方向に配向した多結晶膜であり、格子定数は５．３０Åである（Ｓｉに対して格子定数は２．４％小さい）ことがわかった。Ｘ線回折の半値幅は狭く、Ｙ２Ｏ３層３ａは面方位（００１）に強く配向した結晶性の高い膜であることが確認された。
【０１０３】
次に、ＣＶＤ法を用いて膜厚が１００ｎｍのＳｉチャネル層５を成膜する（図２１（ｂ）参照）。このとき、金属酸化物Ｙ２Ｏ３層３ａとチャネル層５との間には、膜厚が１ｎｍのＳｉＯ２層３ｃが形成された。つまり、絶縁膜３は、膜厚が１ｎｍのＳｉＯ２層３ｂ、膜厚が１０ｎｍのＹ２Ｏ３層３ａ、膜厚が１ｎｍのＳｉＯ２層３ｃからなる積層構造となっている（図２１（ｂ）参照）。
【０１０４】
次に、チャネル層５の両側に素子分離領域２を形成し、その後、例えば、膜厚５０ｎｍのＳｉＯ２膜４を全面に被膜する。続いて、ＳｉＯ２膜４を介して、ボロンの元素のイオン打ち込みを行うことにより、チャネル層５に急峻な不純物プロファイルを形成する（図２１（ｃ）参照）。その後、ＳｉＯ２膜４をフッ化アンモニア溶液でエッチング除去した後、チャネル層５のＳｉ表面に希フッ酸処理を行い水素で終端化する。
【０１０５】
次に、Ｓｉ基板１を電子ビーム蒸着装置に導入し基板温度を例えば７００℃とし、Ｙ２Ｏ３を蒸着源として用いてチャネル層５上に金属酸化物Ｙ２Ｏ３を１０ｎｍ蒸着し、ゲート絶縁膜７を形成する。このとき、酸素分圧を５×１０−７Ｔｏｒｒに精密に制御することにより、Ｙ２Ｏ３層７ａの配向性を高め結晶性を向上させた。Ｘ線回折評価より、Ｙ２Ｏ３層７ａは面方位（００１）方向に配向した多結晶膜であり、格子定数は５．３０Åである（Ｓｉに対して格子定数は２．４％小さい）ことがわかった。Ｘ線回折の半値幅は狭く、Ｙ２Ｏ３層７ａは面方位（００１）に強く配向した結晶性の高い膜であることが確認された。このとき、ゲート絶縁膜１２に含まれる金属酸化物Ｌａ２Ｏ３層７ａとチャネル層５との間には、膜厚１ｎｍのＳｉＯ２層７ｂが形成された。つまり、ゲート絶縁膜７は、膜厚１ｎｍのＳｉＯ２層７ｂと、膜厚１０ｎｍのＬａ２Ｏ３層７ａからなる積層構造となっている（図２１（ｄ）参照）。
【０１０６】
次に、ＣＶＤ法を用いてゲート電極となるポリシリコン膜９を全面に堆積する（図２２（ａ）参照）。続いて、図２２（ｂ）に示すように、ポリシリコン膜９およびゲート絶縁膜７を、例えばＲＩＥ法などの異方性エッチング法を用いてパターニングし、チャネル層５上にゲート絶縁膜７とゲート電極９を形成する。その後、ゲート電極９をマスクとしてイオン注入と熱工程を行うことにより、不純物が導入されたソース・ドレイン領域１１ａ、１１ｂを形成する。
【０１０７】
次に、ＣＶＤ法によりＳｉＯ２膜１３を全面に堆積（図２３（ａ）参照）する。続いて、図２３（ｂ）に示すように、ソース・ドレイン領域１１ａ、１１ｂおよびゲート電極９上にコンタクトホールを開孔し、Ａｌ等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極１５ａ、１５ｂおよびゲート接続部１５ｃが形成され、ｐチャネルＭＩＳＦＥＴが完成する。
【０１０８】
次に、図２１乃至図２３に示した構造を持つ本実施形態によるｐチャネルＭＩＳＦＥＴのチャネル層の特性について詳細に述べる。図２４は、ＳｉＯ２層３ｃ／Ｙ２Ｏ３層３ａ／ＳｉＯ２層３ｂの積層構造からなる絶縁膜３、チャネル層５、Ｙ２Ｏ３層７ａ／ＳｉＯ２層７ｂの積層構造からなるゲート絶縁膜７の拡大図であり、断面構造を模式的に示したものである。図２５は、ＴＥＭを用いて測定した電子線回折像から得られた格子定数の変化を示す。ここで測定しているのは、界面に対して平行方向の格子定数である。測定ポイントは図２４に示しように、ＳｉＯ２層３ｂとＳｉ基板１の界面から２５０ｎｍ離れた位置のＳｉ、絶縁膜３におけるＹ２Ｏ３層３ａ、Ｓｉチャネル層５とＳｉＯ２層７ｂとの界面近傍のＳｉチャネル層、この界面から５０ｎｍ離れた位置のＳｉチャネル層、この界面から１００ｎｍ離れた位置のＳｉチャネル層（ゲート絶縁膜７／Ｓｉチャネル層５界面近傍のＳｉ）、ゲート絶縁膜７におけるＹ２Ｏ３層７ａである。ＳｉＯ２層３ｂとＳｉ基板１の界面から２５０ｎｍ離れた位置のＳｉの格子間隔を基準として、格子定数の変化を示している。絶縁膜３におけるＹ２Ｏ３層３ａの格子定数の変化は−２．４％であり、Ｘ線回折から得られた結果と一致する。Ｓｉチャネル層５とＳｉＯ２層７ｂとの界面近傍におけるチャネル層５のＳｉはＹ２Ｏ３層７ａに付随して−１．０％歪んでいる。さらに、この界面から５０ｎｍ離れた位置のＳｉ層においても格子定数は、−１．０％変化している。また、この界面から１００ｎｍ離れた位置のチャネル層（ゲート絶縁膜７とＳｉチャネル層５との界面近傍のＳｉ）におけるＳｉも−１．０％歪んでいることが確認された。ゲート絶縁膜７におけるＹ２Ｏ３層７ａの格子定数の変化も−２．４％であり、Ｘ線回折から得られた結果と一致する。ここでの大きな特徴は、Ｓｉとは格子間隔が異なる結晶性の金属酸化物を含む絶縁膜３をＳｉ基板１に埋設することと、さらに、Ｓｉとは格子間隔の異なる結晶性の金属酸化物を含むゲート絶縁膜７を用いることで、チャネル層５のＳｉに均一の歪みを与えることが可能なことである。つまり、チャネル層のＳｉは、上下に設けられた２つの結晶性の金属酸化物から同じように応力を受けるため、深さ方向に均一の歪みが発生する。
【０１０９】
本実施形態のよる、Ｓｉと格子間隔の異なる結晶質のＹ２Ｏ３層を含む絶縁膜をＳｉ基板に埋設するとともに、Ｓｉと格子間隔の異なる結晶質のＹ２Ｏ３層をゲート絶縁膜に含むトランジスタと、比較例となる歪みＳＧＯＩ構造のトランジスタの特性を比較する。図２６に、本実施形態によるｐチャネルＭＩＳＦＥＴと、比較例によるｐチャネルＭＩＳＦＥＴのＩｄ−Ｖｇ特性を示す。比較例による歪みＳＧＯＩのｐチャネルＭＩＳＦＥＴにおけるＳファクターは８１ｍＶ／ｄｅｃａｄｅである。一方、本実施形態によるＹ２Ｏ３層を用いたｐチャネルＭＩＳＦＥＴのＳファクターは７０ｍＶ／ｄｅｃａｄｅであり、比較例に比べて、遜色が無いばかりか改善されていることが確認された。また、本実施形態は、電流駆動力も歪みＳＧＯＩの場合に比べ向上していることがわかる。これは、チャネル層のＳｉ層に十分で、且つ、深さ方向に均一な圧縮歪みが加えることが可能となり、正孔の移動度が向上したことと、さらに、ＳＧＯＩ基板を用いた場合に見られるＧｅ拡散による移動度の低下が回避されたことによる。
【０１１０】
第７実施形態では、絶縁膜３ａおよび７を構成する結晶性の金属酸化物としてＹ２Ｏ３を例にして述べたが、結晶性の金属酸化物はＳｒＴｉＯ３、ＳｒＺｒＯ３、Ｓｒ（ＴｉＺｒ）Ｏ３、ＳｒＣｅＯ３などのペロブスカイト構造を持つ酸化物でも良い。さらに、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯなどの岩塩構造を持つ酸化物、Ａｌ２Ｏ３やスピネル構造を持つＭｇＡｌ２Ｏ４でも同等の効果が得られる。
【０１１１】
結晶性の金属酸化物は、結晶方位が配向した多結晶の場合も示したが、単結晶金属酸化物を用いることにより、より大きな格子定数の変化が起こることを確認した。結晶性の金属酸化物の成膜方法として、電子ビーム法を用いた場合を示したが、成膜方法はＣＶＤ法、スパッタ法、ＭＢＥ法など他の成膜方法を用いてもよい。
【０１１２】
なお、結晶性の金属酸化物のなかで、希土類元素（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることがさらに好ましい。希土類酸化物は、成膜条件を制御することにより結晶性を高めることが容易であり、効果的にＳｉの格子間隔を変化させうるからである。そのなかでも、Ｃｅ、Ｄｙ、Ｙ、Ｌａ、Ｐｒ、Ｇｄのいずれかを少なくとも含む酸化物を用いた場合には、高い結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。
【０１１３】
第７実施形態では、基板に埋設したＳｉと格子間隔の異なる結晶質の金属酸化物と、ゲート絶縁膜に含まれるＳｉと格子間隔の異なる結晶質の金属酸化物の両方に、Ｙ２Ｏ３を用いたが、両方に必ずしも同じ金属酸化物を用いる必要はなく、必要とされる歪みの方向と歪み量に応じて、任意に上述の金属酸化物から選択することが可能である。
【０１１４】
また、第７実施形態においては、ｐチャネルＭＩＳＦＥＴの場合について述べたが、ｎチャネルＭＩＳＦＥＴについても同様効果を得ることができる。上記に述べた結晶性の金属酸化物のなかで、どの金属酸化物を選定するかは、Ｓｉに引っ張り応力を与えたいのか、圧縮応力を与えたいのかによる。ｎチャネルＭＩＳＦＥＴを作製する場合には、引っ張り応力が加わったＳｉにおいて電子の移動度が向上するので、Ｓｉより格子定数の大きな金属酸化物を選定する。一方、ｐチャネルＭＩＳＦＥＴを作製する場合には、引っ張り、または、圧縮のどちらの応力においても正孔の移動度は向上するので、Ｓｉと格子定数の異なる金属酸化物を選定すればよい。
【０１１５】
また、与えたい応力に応じて、金属酸化物の格子定数を選定する。１種類のみの金属元素を含む金属酸化物で所望の格子定数と応力を実現できないときには、２種類以上の金属元素を含む金属酸化物を用いればよい。例えば、ＥｕとＤｙの２元素を含む（ＥｕｘＤｙ１−ｘ）２Ｏ３を用いることにより、金属酸化物のＳｉに対する格子定数の変化を０から―１．８％の間で任意に変化させることができる。
【０１１６】
さらに、第７実施形態では、チャネル層のＳｉに応力を加えるためにＹ２Ｏ３を用いたが、金属と酸素の組成比が化学量論比より少ない金属酸化物を用いることも可能である。これまで詳述したように、結晶性の金属酸化物としては、イオン結合性の高い結晶を選択すればよい。つまり、ＳｒＴｉＯ３、ＳｒＺｒＯ３、Ｓｒ（ＴｉＺｒ）Ｏ３、ＳｒＣｅＯ３などのペロブスカイト構造を持つ酸化物を用いることができる。さらに、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯなどの岩塩構造を持つ酸化物、Ａｌ２Ｏ３やスピネル構造を持つＭｇＡｌ２Ｏ４でもよい。結晶性の金属酸化物は、単結晶でも、結晶方位が配向した多結晶でもよい。結晶性の金属酸化物の成膜方法としては、ＭＢＥ法、成膜方法はＣＶＤ法、スパッタ法、電子ビーム蒸着法などの方法を用いることができる。なお、結晶性の金属酸化物のなかで、イオン結合性が強い希土類元素（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることがさらに好ましい。そのなかでも、Ｃｅ、Ｄｙ、Ｙ、Ｌａ、Ｐｒ、Ｇｄのいずれかを少なくとも含む酸化物を用いた場合には、金属と酸素の組成比の精密な制御が実現でき、特に高い効果が得られることを確認した。
【０１１７】
基板に埋設したＳｉと格子間隔の異なる結晶質の金属酸化物と、ゲート絶縁膜に含まれるＳｉと格子間隔の異なる結晶質の金属酸化物の両方に、両方に必ずしも同じ金属酸化物を用いる必要がないのと同様に、一方に金属と酸素の組成比が化学量論比である金属酸化物を用い、もう一方に酸素組成比が化学量論比より少ない金属酸化物を用いることも可能である。必要とされる歪みの方向と歪み量に応じて、任意に上述の金属酸化物から選択することができる。
【０１１８】
なお、第７実施形態においては面方位が（００１）のＳｉ基板を用いたが、面方位は（００１）、（１１１）、（１１０）のいずれでもよい。また、上記面方位から多少角度がずれていても良い。
【０１１９】
さらに、第７実施形態において、チャネル層のＳｉをより効果的に歪ませるために、Ｓｉ基板に埋設した結晶性の金属酸化物、または、ゲート絶縁膜に含まれる結晶性の金属酸化物と、チャネル層との間に、岩塩構造の金属酸化物を挟むことも効果がある。その効果は、第４実施形態に詳述したものと同等であり、岩塩構造の金属酸化物を挟むことにより結晶性の酸化物との界面にアモルファスのＳｉＯ２層が形成されないため、金属酸化膜における格子間隔の相違をより直接的にＳｉチャネル層に加えることである。用いる岩塩構造の酸化物の厚さは１乃至３原子層の範囲にあることが望ましい。ＳｒＯ、ＭｇＯなどの物質は、空気中で不安定なため、これ以上厚さを増すと、経時的に結晶性が変化して特性が劣化する。一方、１原子層より薄い場合には、酸素の拡散を抑制する効果が得られずに、アモルファスのＳｉＯ２層が発生してしまうからである。岩塩構造の酸化物の中で、特に、ＳｒＯ、ＭｇＯ、ＣａＯ、ＢａＯの岩塩構造の金属酸化膜を用いた場合には、酸素拡散の抑制効果が顕著であり、トランジスタ特性の大幅な向上が可能である。Ｓｉに引っ張り応力を与えたい場合には、Ｓｉより格子定数の大きな岩塩構造の金属酸化物であるＢａＯを用いることが望ましい。また、Ｓｉに圧縮応力を加えたい場合には、Ｓｉより格子定数の小さな岩塩構造の金属酸化物であるＳｒＯ、ＭｇＯ、ＣａＯを用いることが望ましい。しかし、Ｓｉ層における格子定数の変化は、主に厚さの大きい結晶性の金属酸化物で決まっているので、例えば、Ｓｉより格子定数の小さなＳｒＯを挟んで、その上にＳｉより格子定数の大きなＰｒ２Ｏ３を積層した構造では、チャネル領域におけるＳｉは引っ張り応力を受けるので、岩塩構造の金属酸化物と結晶性の金属酸化物は任意に組み合わせることも可能である。また、基板に埋設したＳｉと格子間隔の異なる結晶質の金属酸化物と、ゲート絶縁膜に含まれるＳｉと格子間隔の異なる結晶質の金属酸化物と、チャネル層との界面の両方に岩塩構造の金属酸化物を挟む必要はなく、どちらか一方でも効果が得られる。
【０１２０】
（第８実施形態）
次に、本発明の第８実施形態による電界効果トランジスタの製造方法について図２７および図２８を参照して説明する。
【０１２１】
まず、図２７（ａ）に示すように、（１１１）面方位を持つシリコン基板１に素子分離領域２を形成し、その後、例えば、厚さ５０ｎｍのＳｉＯ２膜４を全面に被膜する。続いて、ＳｉＯ２膜４を介して、ボロンとインジウム両方の元素のイオン打ち込みを行うことにより、チャネル領域５に急峻な不純物プロファイルを形成する。その後、ＳｉＯ２膜４をフッ化アンモニア溶液でエッチング除去した後、表面に希フッ酸処理を行い、チャネル領域のＳｉ表面を水素で終端化する。
【０１２２】
次に、このシリコン基板１をレーザーアブレーション装置に導入する。基板温度を例えば５００℃とし、ＣｅＯ２を蒸着源として用いてＣｅ酸化物からなる金属酸化物を５ｎｍの厚さで成膜し、金属酸化物層７を形成する（図２７（ｂ）参照）。このとき成膜されたＣｅ酸化物（ＣｅＯｘ）の酸素組成比は化学量論比（ｘ＝２．０）であり、格子定数は５．４１Åであった。
【０１２３】
次に、チャネル領域５上のＣｅ酸化物層７にのみ、レーザーを照射した（図２７（ｃ）参照）。レーザー照射後、酸素組成比を測定したところ、酸素組成比はｘ＝１．７７に減少しており、格子定数は５．４８Åと大きくなった。レーザーの照射により、酸素の欠損が生じ酸素組成比が減少したためである。このような方法により、チャネル領域５上のみに格子定数の大きなＣｅ酸化物層７Ａを作製することができる（図２７（ｃ）参照）。また、図２７（ｃ）の工程で、レーザー照射する例を示したが、加熱処理、電子線照射、電磁波照射を用いても、酸素組成比を減少させる効果が得られる。Ｃｅ酸化物層７Ａの格子定数が大きくなることにより、チャネル層５のＳｉに＋０．８％の歪みが加わっていることを確認した。続いて、ＣＶＤ法を用いてゲート電極となるポリシリコン膜９を全面に堆積する（図２７（ｄ）参照）。
【０１２４】
次に、図２８（ａ）に示すように、ポリシリコン膜９および絶縁膜７、７Ａを、例えばＲＩＥ法などの異方性エッチング法を用いてパターニングし、チャネル領域５上にゲート絶縁膜７Ａとゲート電極９を形成する。その後、ゲート電極９をマスクとしてイオン注入と熱工程を行うことにより、不純物が導入されたソース・ドレイン領域１１ａ、１１ｂを形成する。
【０１２５】
次に、ＣＶＤ法によりＳｉＯ２膜１３を全面に堆積する（図２８（ｂ）参照）。続いて、図２８（ｃ）に示すように、ソース・ドレイン領域１１ａ、１１ｂおよびゲート電極９上にコンタクトホールを開孔し、Ａｌ等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極１５ａ、１５ｂおよびゲート接続部１５ｃが形成され、ＭＩＳＦＥＴが完成する（図２８（ｃ）参照）。
【０１２６】
以上説明したように、本実施形態によれば、チャネル領域に歪みＳｉを形成することができので、トランジスタ特性の大幅な改善をはかることが可能となる。また、レーザー照射等によって歪みＳｉを容易に形成することができる。
【０１２７】
（第９実施形態）
次に、本発明の第９実施形態による電界効果トランジスタの製造方法について図２９および図３０を参照して説明する。
【０１２８】
まず、図２９（ａ）に示すように、（１１１）面方位を持つシリコン基板１の表面に希フッ酸処理を行い、シリコン基板１の表面を水素で終端化する。次に、シリコン基板１をレーザーアブレーション装置に導入する。基板温度を例えば５００℃とし、ＣｅＯ２を蒸着源として用いてＣｅ酸化物からなる金属酸化物層３を１０ｎｍの厚さで成膜する（図２９（ａ）参照）。このとき成膜されたＣｅ酸化物（ＣｅＯｘ）の酸素組成比ｘは化学量論比（ｘ＝２．０）であり、格子定数は５．４１Åであった。
【０１２９】
次に、このＣｅ酸化物層３にレーザーを照射した（図２９（ｂ）参照）。レーザー照射後、Ｃｅ酸化物層３Ａの酸素組成比を測定したところ、酸素組成比ｘは、１．７７に減少しており、格子定数は５．４８Åと大きくなった。レーザーの照射により、酸素の欠損が生じ酸素組成比が減少したためである。このような方法により、格子定数の大きなＣｅ酸化物層３Ａを作製することができる。ここでは、レーザー照射する例を示したが、加熱処理、電子線照射、電磁波照射を用いても、酸素組成比を減少させる効果が得られる。
【０１３０】
次に、ＣＶＤ法を用いてＳｉチャネル層５を例えば１００ｎｍの厚さで成膜する（図２９（ｃ）参照）。このとき、チャネル層５のＳｉにはＣｅ酸化物層３の格子定数に引っ張られて、＋０．８％の歪みがあることを確認した。
【０１３１】
次に、Ｓｉチャネル層５の両側に素子分離領域２を形成する（図２９（ｄ）参照）。続いて、例えば、厚さ５０ｎｍのＳｉＯ２膜４を全面に被膜する（図２９（ｄ）参照）。その後、ＳｉＯ２膜４を介して、ボロン元素のイオン打ち込みを行うことにより、チャネル領域５に急峻な不純物プロファイルを形成する。続いて、ＳｉＯ２膜４をフッ化アンモニア溶液でエッチング除去した後、Ｓｉチャネル層５の表面に希フッ酸処理を行い、表面を水素で終端化する。
【０１３２】
次に、熱酸化により、ＳｉＯ２からなるゲート酸化膜７を例えば３ｎｍ成膜する。続いて、ＣＶＤ法を用いてゲート電極となるポリシリコン膜９を全面に堆積する（図３０（ａ）参照）。続いて、図３０（ｂ）に示すように、ポリシリコン膜９およびゲート絶縁膜７を、例えばＲＩＥ法などの異方性エッチング法を用いてパターニングし、チャネル領域５上にゲート絶縁膜７とゲート電極９を形成する。その後、ゲート電極９をマスクとしてイオン注入と熱工程を行うことにより、不純物が導入されたソース・ドレイン領域１１ａ、１１ｂを形成する（図３０（ｂ）参照）。
【０１３３】
次に、ＣＶＤ法によりＳｉＯ２膜１３を全面に堆積する（図３０（ｃ）参照）。続いて、ソース・ドレイン領域１１ａ、１１ｂおよびゲート電極９上にコンタクトホールを開孔し、Ａｌ等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極１５ａ、１５ｂおよびゲート接続部１５ｃが形成され、ＭＩＳＦＥＴが完成する（図３０（ｃ）参照）。
【０１３４】
以上説明したように、本実施形態によれば、チャネル領域に歪みＳｉを形成することができので、トランジスタ特性の大幅な改善をはかることが可能となる。また、レーザー照射等によって歪みＳｉを容易に形成することができる。
【０１３５】
（第１０実施形態）
次に、本発明の第１０の実施形態による電界効果トランジスタの製造方法について図３１および図３２を参照して説明する。
【０１３６】
まず、（１１１）面方位を持つシリコン基板の表面に希フッ酸処理を行い、このシリコン基板の表面を水素で終端化する。次に、このシリコン基板１をレーザーアブレーション装置に導入する。基板温度を例えば５００℃とし、ＣｅＯ２を蒸着源として用いてＣｅ酸化物からなる金属酸化物層３を１０ｎｍの厚さで成膜する（図３１（ａ）参照）。このとき成膜されたＣｅ酸化物（ＣｅＯｘ）の酸素組成比は化学量論比（ｘ＝２．０）であり、格子定数は５．４１Åであった。
【０１３７】
次に、このＣｅ酸化物層３にレーザーを照射した（図３１（ｂ）参照）。レーザー照射後、Ｃｅ酸化物層３Ａの酸素組成比を測定したところ、酸素組成比ｘは１．７７に減少しており、格子定数は５．４８Åと大きくなった。レーザーの照射により、酸素の欠損が生じ酸素組成比が減少したためである。このような方法により、格子定数の大きなＣｅ酸化物３Ａを作製することができる。ここでは、レーザー照射する例を示したが、加熱処理、電子線照射、電磁波照射を用いても、酸素組成比を減少させる効果が得られる。
【０１３８】
次に、図３１（ｃ）に示すようにＣＶＤ法を用いてＳｉチャネル層５を例えば１００ｎｍの厚さで成膜する。続いて、Ｓｉチャネル層５の両側に素子分離領域２を形成する。続いて、例えば、厚さ５０ｎｍのＳｉＯ２膜４を全面に被膜する（図３１（ｃ）参照）。その後、ＳｉＯ２膜４を介して、ボロンとインジウム両方の元素のイオン打ち込みを行うことにより、チャネル領域５に急峻な不純物プロファイルを形成する。続いて、ＳｉＯ２膜４をフッ化アンモニア溶液でエッチング除去した後、希フッ酸処理を行いチャネル層５のＳｉ表面を水素で終端化する。
【０１３９】
次に、レーザーアブレーション装置に基板を導入する。基板温度を例えば５００℃とし、ＣｅＯ２を蒸着源として用いてＣｅ酸化物からなる金属酸化物層７を５ｎｍの厚さで成膜する（図３１（ｄ）参照）。このとき成膜されたＣｅ酸化物（ＣｅＯｘ）の酸素組成比ｘは化学量論比（ｘ＝２．０）であり、格子定数は５．４１Åであった。
【０１４０】
次に、図３２（ａ）に示すように、チャネル領域５上のＣｅ酸化物層７にのみ、レーザーを照射した。レーザー照射後、Ｃｅ酸化物層７Ａの酸素組成比を測定したところ、酸素組成比ｘは１．７７に減少しており、格子定数は５．４８Åと大きくなった。レーザーの照射により、酸素の欠損が生じ酸素組成比が減少したためである。このような方法により、チャネル領域５上のみに格子定数の大きなＣｅ酸化物層７Ａを作製することができる（図３２（ａ）参照）。また、ここでは、レーザー照射する例を示したが、加熱処理、電子線照射、電磁波照射を用いても、酸素組成比を減少させる効果が得られる。Ｃｅ酸化物層３Ａ及びＣｅ酸化物層７Ａの格子定数が大きくなることにより、チャネル層５のＳｉには均一に＋１．０％の歪みが加わっていることを確認した。
【０１４１】
次に、ＣＶＤ法を用いてゲート電極となるポリシリコン膜９を全面に堆積する（図３２（ｂ）参照）。続いて、図３２（ｃ）に示すように、ポリシリコン膜９、Ｃｅ酸化物層７、７Ａを、例えばＲＩＥ法などの異方性エッチング法を用いてパターニングし、チャネル領域５上にゲート絶縁膜７Ａとゲート電極９を形成する。その後、ゲート電極９をマスクとしてイオン注入と熱工程を行うことにより、不純物が導入されたソース・ドレイン領域１１ａ、１１ｂを形成する。次に、ＣＶＤ法によりＳｉＯ２膜１３を全面に堆積する。続いて、ソース・ドレイン領域１１ａ、１１ｂおよびゲート電極９上にコンタクトホールを開孔し、Ａｌ等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極１５ａ、１５ｂおよびゲート接続部１５ｃが形成され、ＭＩＳＦＥＴが完成する（図３２（ｃ）参照）。
【０１４２】
以上説明したように、本実施形態によれば、チャネル領域に歪みＳｉを形成することができので、トランジスタ特性の大幅な改善をはかることが可能となる。また、レーザー照射等によって歪みＳｉを容易に形成することができる。
【０１４３】
（第１１実施形態）
次に、第１１の実施形態である電界効果トランジスタの製造方法について図３３および図３４を参照して説明する。本実施形態では、ｎ型チャネルおよびｐ型チャネル領域を持つＭＩＳＦＥＴの製造方法を示す。
【０１４４】
まず、図３３（ａ）に示すように、（１１１）面方位を持つシリコン基板１に素子分離領域２を形成し、その後、例えば、厚さ５０ｎｍのＳｉＯ２膜４を全面に被膜する。続いて、ＳｉＯ２膜４を介して、ボロン元素と砒素元素のイオン打ち分けを行うことにより、ｐ型チャネルとして用いる領域５ａと、ｎ型チャネルとして用いる領域５ｂに急峻な不純物プロファイルを形成する。続いて、ＳｉＯ２膜４をフッ化アンモニア溶液でエッチング除去した後、希フッ酸処理を行いチャネル領域５ａ、５ｂのＳｉ表面を水素で終端化する。
【０１４５】
次に、Ｄｙ２Ｏ３酸化物を含む絶縁膜７を、Ｄｙ２Ｏ３を蒸着源として電子ビーム蒸着法を用いて形成した。Ｄｙ２Ｏ３層７ａは５ｎｍの厚さで蒸着した。このとき、酸素分圧を１×１０−７Ｔｏｒｒに精密に制御することにより、Ｄｙ２Ｏ３層７ａの配向性を高め結晶性を向上させた。また、チャネル層表面のＳｉが酸化されて、チャネル層５ａ、５ｂと、Ｄｙ２Ｏ３酸化物層７ａとの間には、膜厚０．５ｎｍのＳｉＯ２層７ｂが形成された。つまり、ゲート絶縁膜７は、膜厚０．５ｎｍのＳｉＯ２層７ｂと、膜厚５ｎｍのＤｙ２Ｏ３層７ａからなる積層構造となっている。Ｘ線回折評価より、Ｄｙ２Ｏ３層７ａは（００１）方向に配向した多結晶膜であり、格子定数は５．３３Åである（Ｓｉに対して格子定数は１．８％小さい）ことがわかった。Ｘ線回折の半値幅は狭く、Ｄｙ２Ｏ３層７ａは（００１）に強く配向した結晶性の高い膜であることが確認された。電子線回折を用いた格子定数評価の結果、（００１）に強く配向し結晶性が高いＤｙ２Ｏ３層７ａを形成することにより、チャネル層５のＳｉに圧縮応力が加わり、格子定数が小さくなることが確認された。Ｄｙ２Ｏ３層７ａの格子定数の変化は、Ｓｉの格子定数に比べて−１．８％であり、このＤｙ２Ｏ３層７ａに付随して界面におけるＳｉが歪んでおり、この界面におけるＳｉの格子定数の変化は−０．５％であることがわかった。界面から５０ｎｍ離れた位置のＳｉでも格子定数の変化は起こっており、格子定数が−０．４％変化していた。
【０１４６】
次に、ｎ型チャネル層５ｂ上のゲート絶縁膜７にのみ選択的にレーザーを照射しところ、Ｄｙ２Ｏ３の組成比が変化して、Ｄｙ：Ｏ＝２．０：２．５を有するＤｙ酸化物を含むゲート絶縁膜７Ａとなった。このときのＤｙ：Ｏ＝２．０：２．５を有するＤｙ酸化物の格子定数は、Ｓｉの格子定数に対して０．７％大きくなっていた。これは前述したように、結晶中の格子位置の酸素が抜けることによって、抜けた酸素と結合していたＤｙ原子の格子位置が、他の酸素との結合に引っ張られることにより元の格子位置から変位し、結果として格子間の平均距離が大きくなり格子定数が大きくなるためである。さらにｎ型チャネル層５ｂのＳｉの格子定数は＋０．３％大きくなっていた。これは、（００１）に強く配向し、結晶性が高いＤｙ：Ｏ＝２．０：２．５を有するＤｙ酸化物の格子間隔をＳｉよりも大きくすることで、チャネル層のＳｉに引っ張り応力が加わり、格子定数が大きくなるためである。この結果から、Ｓｉより格子間隔が小さく、且つ、結晶性が高い金属酸化物を含む絶縁膜をゲート絶縁膜とし、局所的なレーザー照射を行うことで、ｐ型チャネルには圧縮歪み、ｎ型チャネルには引っ張り歪みを生じさせることが可能となり、ＣＭＯＳとしての性能の、大幅な向上を果たすことができるようになる。
【０１４７】
次に、ＣＶＤ法を用いてゲート電極となるポリシリコン膜９を全面に堆積する（図３３（ｄ）参照）。続いて、図３４（ａ）に示すように、ポリシリコン膜９およびＣｅ酸化物を含むゲート絶縁膜７，７Ａを、例えばＲＩＥ法などの異方性エッチング法を用いてパターニングし、チャネル領域５ａ、５ｂ上にゲート絶縁膜７とゲート電極９ａ、ゲート絶縁膜７Ａとゲート電極９ｂを形成する。その後、ゲート電極９ａ、及びゲート電極９ｂをマスクとして、ボロン元素と砒素元素のイオン打ち分けと熱工程を行うことにより、不純物が導入されたソース・ドレイン領域１１ａ、１１ｂ、１２ａ、１２ｂを形成する（図３４（ａ）参照）。
【０１４８】
次に、ＣＶＤ法によりＳｉＯ２膜１３を全面に堆積する（図３４（ｂ）参照）。続いて、図３４（ｃ）に示すように、ソース・ドレイン領域１１ａ、１１ｂ、１２ａ、１２ｂおよびゲート電極９ａ、９ｂ上にコンタクトホールを開孔し、Ａｌ等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極１５ａ、１５ｂ、１６ａ、１６ｂ、およびゲート接続部１５ｃ、１６ｃが形成され、ＭＩＳＦＥＴが完成する（図３４（ｃ）参照）。
【０１４９】
以上述べたような、ｎ型チャネル、ｐ型チャネルを有し、ｎ型チャネル側のＤｙ酸化物の格子定数を変調させた本実施形態によるトランジスタと、比較例であるアモルファスであるＳｉＯ２をゲート絶縁膜として有する歪みＳＧＯＩ構造のトランジスタとの特性を比較した。この比較結果を図３５に示す。
【０１５０】
図３５に示すように、ＳｉＯ２換算膜厚（ＥＯＴ）が８ｎｍのＳｉＯ２からなるゲート絶縁膜を有するＣＭＯＳＦＥＴ（以後、ＳＧＯＩ型ＣＭＯＳとも云う）と、ＳｉＯ２換算膜厚（ＥＯＴ）が８ｎｍのＤｙ酸化物／ＳｉＯ２積層構造からなる絶縁膜を有する本実施形態によるＣＭＯＳＦＥＴ（以後、格子局所変調型ＣＭＯＳとも云う）のゲート遅延時間の電源電圧依存性を比較した。電圧全域に渡って格子局所変調型ＣＭＯＳがＳＧＯＩ型ＣＭＯＳを下回っており、格子局所変調型ＣＭＯＳにすることにより遅延時間が低減できていることがわかる。これは、ＳＧＯＩ型がｎ型、ｐ型共に引っ張り歪みをかけているために、電子のみ移動度が向上し、正孔の移動度があまり向上しないのに対し、格子局所変調型ＣＭＯＳでは、ｎ型では引っ張り歪み、ｐ型では圧縮歪みがかけられているために、電子、正孔共に移動度が大幅に向上しているためである。
【０１５１】
以上説明したように、本実施形態によれば、ｎチャネルＭＩＳＦＥＴ、ｐチャネルＭＩＳＦＥＴだけでなく、その複合のＣＭＯＳにおいても、酸素組成を制御することによりＳｉと格子間隔が変化する金属酸化物を含む絶縁膜をゲート絶縁膜として用いることにより、特性の大幅な改善が可能となる。また、上記手法を、基板中に埋設した金属酸化物に対して行っても同様の効果が得られる。さらに、酸素組成を制御することによりＳｉと格子間隔が変化する金属酸化物を、基板中に埋設することと、ゲート絶縁膜として用いることを併用することによりさらなる性能の向上を果たすことが可能である。
【０１５２】
さらに、第８乃至第１１実施形態では、チャネル層のＳｉに応力を加えるためにＣｅ酸化物とＤｙ酸化物を用いた例を示したが、これまで詳述したように、結晶性の金属酸化物としては、イオン結合性の高い結晶を選択すればよい。つまり、ＳｒＴｉＯ３、ＳｒＺｒＯ３、Ｓｒ（ＴｉＺｒ）Ｏ３、ＳｒＣｅＯ３などのペロブスカイト構造を持つ酸化物を用いることができる。さらに、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯなどの岩塩構造を持つ酸化物、Ａｌ２Ｏ３やスピネル構造を持つＭｇＡｌ２Ｏ４でもよい。結晶性の金属酸化物は、単結晶でも、結晶方位が配向した多結晶でもよい。
【０１５３】
結晶性の金属酸化物の成膜方法としては、ＭＢＥ法、成膜方法はＣＶＤ法、スパッタ法、電子ビーム蒸着法などの方法を用いることができる。なお、結晶性の金属酸化物のなかで、イオン結合性が強い希土類元素（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることがさらに好ましい。そのなかでも、Ｃｅ、Ｄｙ、Ｙ、Ｌａ、Ｐｒ、Ｇｄのいずれかを少なくとも含む酸化物を用いた場合には、酸素組成比の精密な制御が実現でき、特に高い効果が得られることを確認した。
【０１５４】
第１１の実施形態に示すような場合、基板に埋設したＳｉと格子間隔の異なる結晶質の金属酸化物と、ゲート絶縁膜に含まれるＳｉと格子間隔の異なる結晶質の金属酸化物の両方に、両方に必ずしも同じ金属酸化物を用いる必要がない。一方に酸素組成比が化学量論比である金属酸化物を用い、もう一方に酸素組成比が化学量論比より少ない金属酸化物を用いることも可能である。必要とされる歪みの方向と歪み量に応じて、任意に金属酸化物を選択することができる。
【０１５５】
なお、第８乃至第１１実施形態においては面方位が（１１１）のＳｉ基板を用いたが、面方位は（００１）、（１１１）、（１１０）のいずれでもよい。また、上記面方位から多少角度がずれていても良い。
【０１５６】
さらに、第８乃至第１１実施形態において、チャネル層のＳｉをより効果的に歪ませるために、Ｓｉ基板に埋設した結晶性の金属酸化物、または、ゲート絶縁膜に含まれる結晶性の金属酸化物と、チャネル層との間に、岩塩構造の金属酸化物を挟むことも効果がある。その効果は、第４実施形態に詳述したものと同等であり、岩塩構造の金属酸化物を挟むことにより結晶性の酸化物との界面にアモルファスのＳｉＯ２層が形成されないため、金属酸化膜における格子間隔の相違をより直接的にＳｉチャネル層に加えることである。用いる岩塩構造の酸化物の厚さは１乃至３原子層の範囲にあることが望ましい。ＳｒＯ、ＭｇＯなどの物質は、空気中で不安定なため、これ以上厚さを増すと、経時的に結晶性が変化して特性が劣化する。一方、１原子層より薄い場合には、酸素の拡散を抑制する効果が得られずに、アモルファスのＳｉＯ２層が発生してしまうからである。岩塩構造の酸化物の中で、特に、ＳｒＯ、ＭｇＯ、ＣａＯ、ＢａＯの岩塩構造の金属酸化膜を用いた場合には、酸素拡散の抑制効果が顕著であり、トランジスタ特性の大幅な向上が可能である。Ｓｉに引っ張り応力を与えたい場合には、Ｓｉより格子定数の大きな岩塩構造の金属酸化物であるＢａＯを用いることが望ましい。
【０１５７】
また、Ｓｉに圧縮応力を加えたい場合には、Ｓｉより格子定数の小さな岩塩構造の金属酸化物であるＳｒＯ、ＭｇＯ、ＣａＯを用いることが望ましい。しかし、Ｓｉ層における格子定数の変化は、主に厚さの大きい結晶性の金属酸化物で決まっているので、例えば、Ｓｉより格子定数の小さなＳｒＯを挟んで、その上にＳｉより格子定数の大きなＰｒ２Ｏ３を積層した構造では、チャネル領域におけるＳｉは引っ張り応力を受けるので、岩塩構造の金属酸化物と結晶性の金属酸化物は任意に組み合わせることも可能である。また、第１１の実施形態のような場合には、基板に埋設したＳｉと格子間隔の異なる結晶質の金属酸化物と、ゲート絶縁膜に含まれるＳｉと格子間隔の異なる結晶質の金属酸化物と、チャネル層との界面の両方に岩塩構造の金属酸化物を挟む必要はなく、どちらか一方でも効果が得られる。
【０１５８】
【発明の効果】
以上述べたように、本発明によれば、トランジスタ特性の大幅な改善をはかることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による電界効果トランジスタの構成を示す断面図。
【図２】第１実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図３】第１実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図４】第１実施形態による電界効果トランジスタのＰｒ２Ｏ３／ＳｉＯ２／Ｓｉ界面の断面を示す模式図。
【図５】第１実施形態による電界効果トランジスタのＰｒ２Ｏ３層、ＳｉＯ２／Ｓｉ界面、チャネル層における格子定数の変化を示す図。
【図６】第１実施形態及び比較例による電界効果トランジスタによるゲート電圧Ｖｇとドレイン電流Ｉｄの関係を示す特性図。
【図７】本発明の第３実施形態による電界効果トランジスタのＣｅ酸化物／Ｓｉ界面の断面を示す模式図。
【図８】第３実施形態によるＣｅ酸化物／Ｓｉ界面の測定位置と格子定数の変化値を示す図。
【図９】第３実施形態による電界効果トランジスタのＣｅ酸化物の、金属と酸素の組成比と格子定数の関係を示す図。
【図１０】第３実施形態による電界効果トランジスタのＣｅ酸化物の、酸素が抜けて酸素欠損ができ、Ｃｅ酸化物の平均格子定数が大きくなることを示す模式図。
【図１１】第３実施形態及び比較例による電界効果トランジスタの、Ｃｅ酸化物の金属と酸素の組成比と、ゲート電圧とドレイン電流の関係を示す特性図。
【図１２】本発明の第５実施形態による電界効果トランジスタの構成を示す断面図。
【図１３】第５実施形態による電界効果トランジスタの製造工程断面図。
【図１４】第５実施形態による電界効果トランジスタの製造工程断面図。
【図１５】第５実施形態によるＳｉ／ＳｉＯ２／Ｌａ２Ｏ３／ＳｉＯ２／Ｓｉ／ＳｉＯ２界面の断面を示す模式図。
【図１６】第５実施形態によるＳｉ／ＳｉＯ２／Ｌａ２Ｏ３／ＳｉＯ２／Ｓｉ／ＳｉＯ２界面の測定位置と格子定数の変化値を示す図。
【図１７】歪みＳＯＩ構造の電界効果トランジスタの構造を示す断面図。
【図１８】第５実施形態及び比較例によるＳＯＩ型電界効果トランジスタの、ゲート電圧とドレイン電流の関係を示す特性図。
【図１９】第６実施形態及び比較例によるＳＯＩ型電界効果トランジスタの、ゲート電圧とドレイン電流の関係を示す特性図。
【図２０】本発明の第７実施形態による電界効果トランジスタの構成を示す断面図。
【図２１】第７実施形態による電界効果トランジスタの製造工程を示す断面図。
【図２２】第７実施形態による電界効果トランジスタの製造工程を示す断面図。
【図２３】第７実施形態による電界効果トランジスタの製造工程を示す断面図。
【図２４】第７実施形態による電界効果トランジスタの、Ｓｉ／ＳｉＯ２／Ｙ２Ｏ３／ＳｉＯ２／Ｓｉ／ＳｉＯ２界面の断面を示す模式図。
【図２５】第７実施形態による電界効果トランジスタの、Ｓｉ／ＳｉＯ２／Ｙ２Ｏ３／ＳｉＯ２／Ｓｉ／ＳｉＯ２界面の測定位置と格子定数の変化値を示す図。
【図２６】第７実施形態及び比較例によるＳＯＩ型電界効果トランジスタのゲート電圧とドレイン電流の関係を示す特性図。
【図２７】本発明の第８実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図２８】本発明の第８実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図２９】本発明の第９実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図３０】本発明の第９実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図３１】本発明の第１０実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図３２】本発明の第１０実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図３３】本発明の第１１実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図３４】本発明の第１１実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図３５】第１１実施形態によって製造された電界効果トランジスタ及び比較例によるトランジスタの、ドレイン電圧と遅延時間の関係を示す特性図。
【符号の説明】
１  シリコン基板
２  素子分離領域
３  絶縁膜
３ａ  絶縁膜
３ｂ  ＳｉＯ２膜
３ｃ  ＳｉＯ２膜
５  チャネル領域（チャネル層）
７  ゲート絶縁膜
７ａ  絶縁膜
７ｂ  ＳｉＯ２膜
９  ゲート電極
１１ａ  ソース領域
１１ｂ  ドレイン領域
１３  絶縁膜
１５ａ  ソース電極
１５ｂ  ドレイン電極
１５ｃ  ゲート接続部
【図１】
2004214386.tif 000003
【図２】
2004214386.tif 000004
【図３】
2004214386.tif 000005
【図４】
2004214386.tif 000006
【図５】
2004214386.tif 000007
【図６】
2004214386.tif 000008
【図７】
2004214386.tif 000009
【図８】
2004214386.tif 000010
【図９】
2004214386.tif 000011
【図１０】
2004214386.tif 000012
【図１１】
2004214386.tif 000013
【図１２】
2004214386.tif 000014
【図１３】
2004214386.tif 000015
【図１４】
2004214386.tif 000016
【図１５】
2004214386.tif 000017
【図１６】
2004214386.tif 000018
【図１７】
2004214386.tif 000019
【図１８】
2004214386.tif 000020
【図１９】
2004214386.tif 000021
【図２０】
2004214386.tif 000022
【図２１】
2004214386.tif 000023
【図２２】
2004214386.tif 000024
【図２３】
2004214386.tif 000025
【図２４】
2004214386.tif 000026
【図２５】
2004214386.tif 000027
【図２６】
2004214386.tif 000028
【図２７】
2004214386.tif 000029
【図２８】
2004214386.tif 000030
【図２９】
2004214386.tif 000031
【図３０】
2004214386.tif 000032
【図３１】
2004214386.tif 000033
【図３２】
2004214386.tif 000034
【図３３】
2004214386.tif 000035
【図３４】
2004214386.tif 000036
【図３５】
2004214386.tif 000037