(57)【要約】【課題】Ｉ／Ｏモード下でのメモリカードから出力される／ＷＡＩＴ信号の有無を問わずデータアクセスを可能とするメモリカードのアクセス制御回路の提供にある。【解決手段】メモリカードをコネクタ部１に差し装置の電源を投入してから端子制御部４がコネクタ部の４２ｐｉｎと制御部２のＷＡＩＴ端子の信号線を切り離しておく。端子処理が完了してから制御部２がメモリカードにアクセスを開始し、その動作を監視部３が監視を行うことでメモリカードが動作していなければ制御部２へエラー信号を送出し、制御部２は端子制御部３へＷＡＩＴ信号線を接続するように設定を行う。これによりＷＡＩＴ信号の違いによる動作不良を回避でき、メモリカードを動作させることができる。【選択図】　　　図１
2004145585.tif 000002
【特許請求の範囲】
【請求項１】
情報処理装置におけるメモリカードのデータアクセス制御回路において、
前記メモリカードには、ＷＡＩＴ信号を用いてデータアクセス制御を行うメモリと、ＷＡＩＴ信号を用いずにデータアクセス制御を可能とする２つの動作モードのものが含まれ、
前記メモリカードとのインタフェース機能を有するコネクタ部と、
前記メモリカードからの応答を検出することで当該メモリカードの動作モードを監視する監視部と、
前記監視部で検出された動作モードがＷＡＩＴ信号を必要とするデータアクセス制御の場合にアラームを出力する制御部と、
前記コネクタ部に対してメモリカードを装着した際、当該コネクタ部の端子と前記制御部のＷＡＩＴ端子との接続を切断し、その後は前記アラームが出力された場合においてのみ当該コネクタ部の端子と前記制御部のＷＡＩＴ端子とを接続する端子制御部と、
を有することを特徴とする情報処理装置におけるメモリカードのデータアクセス制御回路。
【請求項２】
情報処理装置におけるメモリカードのデータアクセス制御方法において、
前記メモリカードには、ＷＡＩＴ信号を用いてデータアクセス制御を行うメモリと、ＷＡＩＴ信号を用いずにデータアクセス制御を可能とする２つの動作モードのものが含まれ、
前記メモリカードをコネクタに装着された際に、当該コネクタ部の端子と制御部のＷＡＩＴ端子との接続を切断するステップと、前記メモリカードからの応答を検出することで当該メモリカードの動作モードを監視するステップとを有し、
更に、前記メモリカードの装着時に検出された動作モードがＷＡＩＴ信号を必要とするデータアクセス制御の場合においてのみ前記コネクタの端子と制御回路のＷＡＩＴ端子とを接続するステップと、
を有することを特徴とする情報処理装置におけるメモリカードのデータアクセス制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリカードのインタフェースを備えた情報通信装置、及びＰｒｅｓｏｎａｌ　Ｃｏｍｐｕｔｅｒ　Ｍｅｍｏｒｙ　Ｃａｒｄ　Ａｓｓｏｃｉａｔｉｏｎ（以下、ＰＣＭＣＩＡという。）に準拠するアダプタを接続可能な装置におけるメモリカードのデータアクセス制御回路およびそのデータアクセス制御方法に関する。
【０００２】
【従来の技術】
最近のメモリカードには、従来のＰＣカードと比較して、外形寸法が約１／３と小型、薄型を実現した米国Ｓａｎｄｉｓｋ社の開発による外部記憶装置が製品化されている。
【０００３】
このメモリカードのインタフェースはＰＣＭＣＩＡ規格やＣｏｍｐａｃｔＦｌａｓｈ　Ａｓｓｏｃｉａｔｉｏｎ（登録商標・以下ＣＦＡという）規格により業界標準化を進められており、数多くの主要なカメラメーカや半導体メーカなどはこれに準拠している。
【０００４】
また、メモリカードには、メモリカードから出力されるＷＡＩＴ信号を情報処理装置のアクセス制御回路に接続してＩ／Ｏモードのデータアクセスタイミング制御を必要とするメモリカードと、／ＷＡＩＴ信号によりデータアクセスタイミング制御を必要としないメモリカードが存在し、／ＷＡＩＴ信号を必要としない場合のコンパクトフラッシュは／ＷＡＩＴ信号からの出力は常にｈｉｇｈレベルもしくはハイインピーダンス状態である。
【０００５】
なお、かかるＷＡＩＴ信号の有無によりデータアクセス制御を行う技術ではないが、参考技術として下記の公報が知られている。
【０００６】
【特許文献１】
特開２００１−２５６１７４号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記規格を満足しているにも関わらず、装置（例えばデジタルカメラ等）ごとに使用できるメモリカードと使用できないメモリカードが存在する。これは／ＷＡＩＴ信号（４２ｐｉｎ）の扱いがメーカごとに異なることが一つの要因となっている。
【０００８】
これにより、装置がメモリカードからの／ＷＡＩＴ信号によりアクセスタイミング制御しない構造を持つ装置に、／ＷＡＩＴ信号を必要とするメモリカードをこの装置に実装しても、ＷＡＩＴコントロールができないのでメモリカードのリード・ライトタイミング規格を満足することができないことにより動作不良の原因となる。
【０００９】
そこで、本発明の目的は、／ＷＡＩＴ信号を情報処理装置のアクセス制御回路に接続してＩ／Ｏモードのデータアクセスタイミング制御を必要とするメモリカードと、／ＷＡＩＴ信号によりデータアクセスタイミング制御を必要としないメモリカードのどちらでも使用を可能とするアクセス制御回路及びその方法の提供にある。
【００１０】
【課題を解決するための手段】
請求項１記載の発明によれば、情報処理装置におけるメモリカードのデータアクセス制御回路において、前記メモリカードには、ＷＡＩＴ信号を用いてデータアクセス制御を行うメモリと、ＷＡＩＴ信号を用いずにデータアクセス制御を可能とする２つの動作モードのものが含まれ、前記メモリカードとのインタフェース機能を有するコネクタ部と、前記メモリカードからの応答を検出することで当該メモリカードの動作モードを監視する監視部と、前記監視部で検出された動作モードがＷＡＩＴ信号を必要とするデータアクセス制御の場合にアラームを出力する制御部と、前記コネクタ部に対してメモリカードを装着した際、当該コネクタ部の端子と前記制御部のＷＡＩＴ端子との接続を切断し、その後は前記アラームが出力された場合においてのみ当該コネクタ部の端子と前記制御部のＷＡＩＴ端子とを接続する端子制御部と、を有することを特徴とする情報処理装置におけるメモリカードのデータアクセス制御回路を得ることができる。
【００１１】
また、請求項２記載の発明によれば、情報処理装置におけるメモリカードのデータアクセス制御方法において、前記メモリカードには、ＷＡＩＴ信号を用いてデータアクセス制御を行うメモリと、ＷＡＩＴ信号を用いずにデータアクセス制御を可能とする２つの動作モードのものが含まれ、前記メモリカードをコネクタに装着された際に、当該コネクタ部の端子と制御部のＷＡＩＴ端子との接続を切断するステップと、前記メモリカードからの応答を検出することで当該メモリカードの動作モードを監視するステップとを有し、更に、前記メモリカードの装着時に検出された動作モードがＷＡＩＴ信号を必要とするデータアクセス制御の場合においてのみ前記コネクタの端子と制御回路のＷＡＩＴ端子とを接続するステップと、を有することを特徴とする情報処理装置におけるメモリカードのデータアクセス制御方法を得ることができる。
【００１２】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。図１について、装置構成としてはメモリカードを差し込むためのインタフェースとしてコネクタ部１と、メモリカードの動作を監視する監視部３と、装置全体の制御、メモリカードの初期化、及び監視部３の監視結果に基づきコネクタ部１との端子接続制御を端子制御部４に対して指示する制御部２と、制御部２の指示によりメモリカードとの端子接続切り替えを行う端子制御部４とから構成されている。
【００１３】
監視部３はメモリカードの動作を監視する機能を有しており、制御部２からのメモリカードへのアクセスの際にメモリカードからの応答を監視する。この監視部３には例えばカウンタがあり、ある一定時間内にメモリカードからの応答がない場合に制御部２に対してエラー信号を送出する。
【００１４】
端子制御部４はコネクタ部１の端子制御をする機能を有している。端子制御部４にはコネクタ部１の端子（４２ｐｉｎ）と制御部２のＷＡＩＴ端子とを接続もしくは切り離す機能を有する。切り離す場合はコネクタ部１の端子（４２ｐｉｎ）をＯＰＥＮとし、制御部２のＷＡＩＴ端子をＰＵＬＬＵＰ（ＶＣＣ）とする。
【００１５】
次に、本実施形態の動作についてフローチャートを参照して説明する。ユーザが装置に／ＷＡＩＴ信号の出力が常にｈｉｇｈもしくはハイインピーダンス状態となるメモリカードをコネクタ部１に差し込み（ステップＳ１）電源を投入する（ステップＳ２）。電源投入後、端子制御部４がコネクタ部１の端子（４２ｐｉｎ）と制御部２のＷＡＩＴ端子を切り離す（ステップＳ３）。制御部２はメモリカードにアクセスを開始する（ステップＳ４）。その後メモリカードが正常に動作しているか監視部３が確認を行い（ステップＳ５）、正常に動作していれば（ステップＳ６）装置が立ち上がる（ステップＳ７）。
【００１６】
ユーザが／ＷＡＩＴ信号（アクティブＬＯＷ）の出力によりアクセスタイミングを制御するメモリカードをコネクタ部１に差し込んだ場合、装置は上記と同じ手順を行う。しかし、メモリカードが動作していないことが監視部３で確認される（ステップＳ５）と、監視部３は制御部２に対してエラー信号を送る（ステップＳ８）。制御部２はその信号を受けた後、端子制御部４に対し制御部２のＷＡＩＴ端子とコネクタ部１の４２ｐｉｎを接続するように端子制御部４に信号を送る（ステップＳ９）。端子制御部４は信号を受けた後に切り替える。（ステップＳ３）その後再度制御部２がメモリカードにアクセスを開始し（ステップＳ４）、メモリカードが動作しているか監視部３が確認を行う（ステップＳ５）。動作していれば装置が立ち上がる（ステップＳ７）。
【００１７】
【発明の効果】
本発明によれば、／ＷＡＩＴ信号によりデータアクセスタイミング制御を必要としないものと／ＷＡＩＴ信号によりデータアクセスタイミング制御を必要とするメモリカードのどちらでも使用可能とすることができる。
【００１８】
その理由は、メモリカードの動作を監視する監視部３と／ＷＡＩＴ信号を自動的に切断および接続することを可能にする端子制御部４を有することで上記のどちらのメモリカードでも対応を可能とするからである。
【図面の簡単な説明】
【図１】本発明の一実施の形態にかかるブロック構成図である。
【図２】実施形態にかかる動作フローチャートである。
【符号の説明】
１　コネクタ部
２　制御部
３　監視部
４　端子制御部
【図１】
2004145585.tif 000003
【図２】
2004145585.tif 000004