(57)【要約】【課題】レギュレータ回路において、制御可能な電圧をより低くし、かつ過電流検出用抵抗のトリミングの手間を省略する。【解決手段】レギュレータ回路１０には、出力トランジスタＴｒ０のベース電流を増幅するエミッタ接地のプリドライブトランジスタＴｒ２と、そのベースがプリドライブトランジスタＴｒ２のベースに接続される第二のトランジスタＴｒ３と、第二のトランジスタＴｒ３のコレクタ電流に基づいて出力トランジスタＴｒ０の過電流を検出して出力トランジスタのベース電流を制限する過電流保護回路２０と、が設けられ、プリドライブトランジスタＴｒ２と第二のトランジスタＴｒ３とのサイズ比はＮ：１（Ｎ＞１）に設定される。トランジスタＴｒ４およびＴｒ５を含むカレントミラー回路が設けられており、第二のトランジスタＴｒ３のコレクタ電流に応じて、過電流保護回路２０の検出対象としての抵抗Ｒ１の電流Ｉｄ（抵抗Ｒ１の両端間電圧）が変動する。【選択図】        図１
2004240535.tif 000002
【特許請求の範囲】
【請求項１】
出力トランジスタを制御して出力電圧を所定値に調整するレギュレータ回路であって、
出力トランジスタのベース電流を増幅するプリドライブトランジスタであってエミッタ接地されるプリドライブトランジスタと、
そのベースが前記プリドライブトランジスタのベースに接続される第二のトランジスタと、
前記第二のトランジスタのコレクタ電流に基づいて出力トランジスタの過電流を検出して出力トランジスタのベース電流を制限する過電流保護回路と、
を備え、
前記プリドライブトランジスタと前記第二のトランジスタとのサイズ比がＮ：１（Ｎ＞１）であることを特徴とするレギュレータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、レギュレータ回路に関し、特に、過電流保護回路を備えるレギュレータ回路に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
まず、この種のレギュレータ回路について、図面を参照して説明する。
【０００３】
関連技術１（図２，図３）．  図２は、この種のレギュレータ回路の一例を示す回路図、また図３は、図２のレギュレータ回路４０に設けられる過電流保護回路の一例を示す回路図である。
【０００４】
まずは図２のレギュレータ回路４０の基本的な電圧調整機能について説明する。このレギュレータ回路４０では、出力端子１６とグラウンドとの間に二つの抵抗Ｒ２，Ｒ３が直列に設けられる。そして、エラーアンプ１２は、グラウンド側の抵抗Ｒ３の両端間電圧Ｖ３（すなわち出力電圧Ｖｏｕｔの分圧）と基準電源１４の電圧Ｖｒｅｆとを比較し、その比較結果に基づいて制御信号Ｉ１ｂを出力する。ここでは、制御信号Ｉ１ｂは、電圧Ｖ３が電圧Ｖｒｅｆより低い場合にはハイレベル（Ｈレベル）となり、その逆の場合にはローレベル（Ｌレベル）となる。エラーアンプ１２の出力端子は、ダーリントン接続された二つのトランジスタＴｒ１，Ｔｒ２（いずれもＮＰＮ型、これらがプリドライブトランジスタに相当する。）のうち前段のトランジスタＴｒ１のベースに接続されており、さらにトランジスタＴｒ２のコレクタが出力トランジスタＴｒ０（ＰＮＰ型）のベースに接続されている。なお、出力トランジスタＴｒ０のベース（およびトランジスタＴｒ２のコレクタ）と入力端子１８との間には抵抗Ｒ４が接続されている。かかる構成において、出力電圧Ｖｏｕｔが所定の電圧値（すなわち制御目標たる出力電圧値）より低くなると電圧Ｖ３が電圧Ｖｒｅｆより低くなり、エラーアンプ１２の制御信号Ｉ１ｂはＨレベルとなる。逆に出力電圧Ｖｏｕｔが所定の電圧値より高くなると電圧Ｖ３が電圧Ｖｒｅｆより高くなり、エラーアンプ１２の制御信号Ｉ１ｂはＬレベルとなる。そして、出力トランジスタＴｒ０は制御信号Ｉ１ｂに基づいて制御されるので、結局、出力電圧Ｖｏｕｔが低下すると出力トランジスタＴｒ０のコレクタ電流Ｉ０ｃは増大し、出力電圧Ｖｏｕｔが増大すると出力トランジスタＴｒ０のコレクタ電流Ｉ０ｃは減少することになる。このようにして、出力電圧Ｖｏｕｔが所定の電圧値に調整される。
【０００５】
そして、図２のレギュレータ回路４０には、回路内の各素子の電流（特に出力トランジスタＴｒ０のエミッタ電流Ｉ０ｅ）が許容電流量を超えないようにするために、過電流保護回路２０が設けられている。このレギュレータ回路４０では、トランジスタＴｒ２のエミッタとグラウンドとの間に過電流検出用の抵抗Ｒ１が設けられ、過電流保護回路２０は、この抵抗Ｒ１を流れる電流Ｉｄを検出し、この電流Ｉｄが所定値以上となるときに、制御信号Ｉ１ｂの電流を減らす。過電流保護回路２０は、例えば、図３に示すように、トランジスタＴｒ２１、オペアンプ２２および基準電源２４を含む回路として構成することができる。この場合、過電流検出用の抵抗Ｒ１の両端間電圧が基準電源２４の電圧より高いときにトランジスタＴｒ２１がＯＮされ、エラーアンプから出力される制御信号Ｉ１ｂの電流が減少する。
【０００６】
さて、図２のレギュレータ回路４０では、その回路構成上、入力端子の電位をある程度高くしなければ正常に動作せず、低い電圧値に制御するのは難しいという問題がある。すなわち、入力端子１８とグラウンドとの間の電圧値（入力電圧値）を、少なくとも、抵抗Ｒ１の両端間電圧の分（実際の例では例えば０．７Ｖ程度となる）、トランジスタＴｒ２のベース−エミッタ間電圧の分（同０．７Ｖ程度）、トランジスタＴｒ１のベース−エミッタ間電圧の分（同０．７Ｖ程度）、およびエラーアンプ１２における電源端子−出力端子間電圧の分（同０．７Ｖ程度）を積算した電圧値（同２．８Ｖ）以上にしておく必要があり、それより低い制御電圧値（出力電圧値）には基本的には対応できない。
【０００７】
関連技術２（図４）．  図４は、この種のレギュレータ回路の別の例を示す回路図である。
【０００８】
図４のレギュレータ回路５０における出力電圧の制御に関する回路構成は、上記関連技術１のレギュレータ回路４０（図２）と同じである。すなわち、入力端子１８および出力端子１６に対する、エラーアンプ１２、基準電源１４、トランジスタ（プリドライブトランジスタ）Ｔｒ１，Ｔｒ２、出力トランジスタＴｒ０、および抵抗Ｒ２，Ｒ３，Ｒ４の接続およびそれらの動作は、レギュレータ回路４０と同様である。したがって、このレギュレータ回路５０でも、上記関連技術１で説明したのと同様にして、出力電圧が所定の電圧値に調整される。
【０００９】
また、図４のレギュレータ回路５０は、上記関連技術１のレギュレータ回路４０と同様の過電流保護回路２０（例えば図３に示したもの）を備えており、これによりエラーアンプ１２の制御信号Ｉ１ｂが制限される。しかしながら、このレギュレータ回路５０では、過電流を検出するための電流Ｉｄを取得するための回路構成が、図２のレギュレータ回路４０とは異なる。具体的には、図４のレギュレータ回路５０では、過電流検出用の抵抗Ｒ１の他にトランジスタＴｒ６（ＰＮＰ型）が設けられる。そしてトランジスタＴｒ６のエミッタは入力端子１８（および出力トランジスタＴｒ０のエミッタ）に接続され、またベースはトランジスタＴｒ２のコレクタ（および出力トランジスタＴｒ０のベース）に接続される。そして、トランジスタＴｒ６のコレクタとグラウンドとの間に抵抗Ｒ１が設けられる。かかる構成により、出力トランジスタＴｒ０およびトランジスタＴｒ６は、サイズ比（例えばＴｒ０とＴｒ６で２００対２、すなわち１００対１）に応じてほぼ比例するベース電流に基づいて制御され、結果、出力トランジスタＴｒ０およびトランジスタＴｒ６のコレクタ電流は、そのサイズ比に応じてほぼ比例することとなる。そして、過電流保護回路２０は、トランジスタＴｒ６のコレクタ電流に対応する抵抗Ｒ１の電流Ｉｄ（すなわち抵抗Ｒ１の両端間電圧）を検出する。このレギュレータ回路５０によれば、上記関連技術１のレギュレータ回路４０（図２）に比べて制御電圧を低くすることができる。すなわち、レギュレータ回路４０のようにトランジスタＴｒ２のエミッタとグラウンドとの間に抵抗Ｒ１を設けない分、入力端子１８においてその両端間電圧分の電位を確保する必要がないからである。
【００１０】
しかしながら、このレギュレータ回路５０では、出力トランジスタＴｒ０とトランジスタＴｒ６とのサイズ比が大きい（例えばＴｒ０とＴｒ６で１００対１）ことが問題となる。すなわち、このようにサイズ比が大きい場合には、トランジスタＴｒ６のコレクタ電流ひいては過電流検出用の電流Ｉｄの所期値（設計値）に対する誤差（ばらつき）が大きくなるので、所望の制御精度を確保するためには、抵抗Ｒ１の抵抗値を調整（トリミング）してその誤差を吸収することが必要となるからである。そして、その調整作業が必要となる分、レギュレータ回路５０の製造スループットの低下を招き、また製造コストが増大する要因ともなっていた。
【００１１】
【課題を解決するための手段】
本発明にかかるレギュレータ回路は、出力トランジスタを制御して出力電圧を所定値に調整するレギュレータ回路であって、出力トランジスタのベース電流を増幅するプリドライブトランジスタであってエミッタ接地されるプリドライブトランジスタと、そのベースが上記プリドライブトランジスタのベースに接続される第二のトランジスタと、上記第二のトランジスタのコレクタ電流に基づいて出力トランジスタの過電流を検出して出力トランジスタのベース電流を制限する過電流保護回路と、を備え、上記プリドライブトランジスタと上記第二のトランジスタとのサイズ比がＮ：１（Ｎ＞１）である。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施形態について図１を参照して説明する。図１は、本実施形態にかかるレギュレータ回路の一例を示す回路図である。
【００１３】
図１のレギュレータ回路１０における出力電圧の制御に関する回路構成は、上記関連技術１のレギュレータ回路４０（図２）および上記関連技術２のレギュレータ回路５０（図４）と同じである。すなわち、入力端子１８および出力端子１６に対する、エラーアンプ１２、基準電源１４、トランジスタ（プリドライブトランジスタ）Ｔｒ１，Ｔｒ２、出力トランジスタＴｒ０、および抵抗Ｒ２，Ｒ３，Ｒ４の接続およびそれらの動作は、レギュレータ回路４０，５０と同様である。したがって、本実施形態にかかるレギュレータ回路１０でも、上記関連技術１で説明したのと同様にして、出力電圧が所定の電圧値に調整される。
【００１４】
また、本実施形態にかかるレギュレータ回路１０は、上記レギュレータ回路４０，５０と同様の過電流保護回路２０（例えば図３に示したもの）を備えており、これによりエラーアンプ１２の制御信号Ｉ１ｂが制限される。しかしながら、本実施形態では、過電流を検出するための電流Ｉｄを取得するための回路構成が、上記レギュレータ回路４０，５０とは異なる。具体的には、本実施形態にかかるレギュレータ回路１０は、過電流検出用の抵抗Ｒ１の他に、トランジスタＴｒ３（ＮＰＮ型）、トランジスタＴｒ４，Ｔｒ５（ＰＮＰ型）および抵抗Ｒ５を備える。このうち、トランジスタＴｒ３のエミッタはグラウンドに直接接続（接地）され、またベースはトランジスタＴｒ１のエミッタおよびトランジスタ（プリドライブトランジスタ）Ｔｒ２のベースに接続される。トランジスタＴｒ４のエミッタは入力端子１８に接続され、またコレクタはトランジスタＴｒ３のコレクタに接続される。トランジスタＴｒ５はトランジスタＴｒ４とともにカレントミラー回路を構成している。すなわち、トランジスタＴｒ５のエミッタは入力端子１８に接続され、またベースはトランジスタＴｒ４のベースに接続され、トランジスタＴｒ４のベースとコレクタとが直接接続される。そして、このトランジスタＴｒ５のコレクタとグラウンドとの間に過電流検出用の抵抗Ｒ１が設けられる。抵抗Ｒ５は、トランジスタＴｒ２およびＴｒ３のベースとグラウンドとの間に接続される。なお、トランジスタＴｒ２とトランジスタＴｒ３とのサイズ比は、Ｎ対１（Ｎ＞１；例えばＮ＝２）に設定される。
【００１５】
上記構成では、トランジスタ（プリドライブトランジスタ）Ｔｒ２およびトランジスタＴｒ３は、そのベースがトランジスタＴｒ１のエミッタに接続されているから、それらのサイズ比（Ｎ：１）に応じたトランジスタＴｒ１のエミッタ電流の分流によって動作することになる。したがって、トランジスタＴｒ３のコレクタ電流は、トランジスタＴｒ２のコレクタ電流のほぼ１／Ｎとなる。そして、トランジスタＴｒ４，Ｔｒ５を含むカレントミラー回路により、抵抗Ｒ１の電流Ｉｄは、トランジスタＴｒ３のコレクタ電流とほぼ同じかまたはそれにほぼ比例することとなる。そして、本実施形態の過電流保護回路２０は、この電流Ｉｄの電流値、すなわち抵抗Ｒ１の両端間電圧値によって、過電流を検出する。
【００１６】
かかる構成を有するレギュレータ回路１０によれば、上記関連技術１のレギュレータ回路４０（図２）に比べて制御電圧を低くすることができる。これは、レギュレータ回路４０のようにトランジスタＴｒ２のエミッタとグラウンドとの間に抵抗Ｒ１を設けない分、入力端子１８においてその両端間電圧分の電位を確保する必要がないからである。また、本実施形態にかかるレギュレータ回路１０によれば、上記関連技術２のレギュレータ回路５０（図４）のように、抵抗Ｒ１のトリミングの必要がない。これは、トランジスタＴｒ２とＴｒ３とのサイズ比を、レギュレータ回路５０の出力トランジスタＴｒ０とＴｒ６とのサイズ比のように大きくとる必要がないため（これはトランジスタＴｒ２のサイズが出力トランジスタＴｒ０のサイズより小さいことによる）、トランジスタＴｒ３のコレクタ電流の所期値に対する誤差が比較的小さくなるからである。なお、本実施形態では、トランジスタＴｒ２およびＴｒ３のベースとグラウンドとの間に、抵抗Ｒ５（例えば３０ｋΩの抵抗）を備えるが、この抵抗Ｒ５は、トランジスタＴｒ２およびＴｒ３のベースの電位を安定化させ、制御精度をより向上させるという効果を奏するものである。
【００１７】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態の回路構成には限定されず、それと等価な回路構成によっても実現されうる。例えば、カレントミラー回路は、ＰＮＰ型のトランジスタのペアに替えて、ＮＰＮ型のトランジスタのペアによって構築してもよい。また過電流保護回路として、図３の例以外の公知の回路を用いてもよい。さらに、ダーリントン接続されるプリドライブトランジスタの段数は適宜変更することができる。
【図面の簡単な説明】
【図１】本発明の実施形態にかかるレギュレータ回路の一例を示す回路図である。
【図２】関連技術としてのレギュレータ回路の一例を示す回路図である。
【図３】レギュレータ回路に設けられる過電流保護回路の一例を示す回路図である。
【図４】関連技術としてのレギュレータ回路の別の一例を示す回路図である。
【符号の説明】
１０  レギュレータ回路、１２  エラーアンプ、１４  基準電源、１６  出力端子、１８  入力端子、２０  過電流保護回路、２２  オペアンプ、２４  基準電源、Ｒ１，Ｒ２，Ｒ３  抵抗、Ｔｒ０  出力トランジスタ、Ｔｒ１，Ｔｒ２  トランジスタ（プリドライブトランジスタ）、Ｔｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６トランジスタ。
【図１】
2004240535.tif 000003
【図２】
2004240535.tif 000004
【図３】
2004240535.tif 000005
【図４】
2004240535.tif 000006