(57)【要約】【課題】ガードインターバルの相関値のみを利用したシンボル同期処理を実現するとともに、その同期精度を向上させる。【解決手段】ＯＦＤＭ復調装置１は、ガードインターバルの相関値のピークタイミングＮｐを発生するガード相関／ピーク検出回路１２と、ピークタイミングＮｐからシンボル境界タイミングＮｘを推定するタイミング同期回路１３とを備えている。タイミング同期回路１３は、Ｎｐに対してＤＬＬ（（Ｄｅｌａｙ  Ｌｏｃｋｅｄ  Ｌｏｏｐ））４３によるフィルタリングを行い、シンボル境界タイミングＮｘを算出している。さらに、ＤＬＬ４３に、位相誤差成分のレンジを制限するリミッタ５２や、位相誤差の極性に応じてゲインの大きさを変えている非対称ゲイン回路５３を設けて、フェージングやマルチパスによるタイミング同期外れの防止を図っている。【選択図】  図２２
2004214961.tif 000002
【特許請求の範囲】
【請求項１】
情報系列が時分割されて複数のサブキャリアに変調されることにより生成された有効シンボルと、この有効シンボルの一部の信号波形が複写されることにより生成されたガードインターバルとが含まれた伝送シンボルを伝送単位とする直交周波数分割多重（ＯＦＤＭ）信号を復調するＯＦＤＭ復調装置において、
基準クロックに基づき基準時刻を発生する基準時刻発生手段と、
上記ＯＦＤＭ信号の上記ガードインターバル部分の自己相関値がピークとなるタイミングを検出し、上記基準時刻に同期した当該タイミング（ピーク時刻）を発生するガード相関ピーク時刻検出手段と、
上記ピーク時刻に基づき、上記基準時刻に同期した伝送シンボルの境界時刻であるシンボル境界時刻を算出するシンボル境界時刻算出手段とを備え、
上記シンボル境界時刻算出手段は、
上記基準時刻に同期したシンボル境界時刻を発生する時刻発生部と、上記シンボル境界時刻とピーク時刻との誤差時間を検出する誤差時間検出部と、上記誤差時間をローパスフィルタリングすることによって平均化した誤差時間（平均誤差時間）を算出する平均化部とを有し、上記時刻発生部が上記平均誤差時間に基づいて上記シンボル境界時刻を算出すること
を特徴とするＯＦＤＭ復調装置。
【請求項２】
上記シンボル境界時刻算出手段は、
上記誤差時間にゲインを乗算して平均化部に供給する非対称ゲイン部を有し、上記非対称ゲイン部は、上記シンボル境界時刻よりもピーク時刻の方が早い場合と、上記シンボル境界時刻よりもピーク時刻の方が遅い場合とを判別し、シンボル境界時刻よりもピーク時刻の方が早い場合のゲインよりも、上記シンボル境界時刻よりもピーク時刻の方が遅い場合のゲインを大きくすること
を特徴とする請求項１記載のＯＦＤＭ復調装置。
【請求項３】
上記平均化部は、上記誤差時間から上記平均誤差時間を減算して得られた残量に対して係数を乗算する乗算部を有するＩＩＲ型のローパスフィルタであり、
上記乗算部は、上記シンボル境界時刻よりもピーク時刻の方が早い場合と、上記シンボル境界時刻よりもピーク時刻の方が遅い場合とを判別し、シンボル境界時刻よりもピーク時刻の方が早い場合の係数よりも、上記シンボル境界時刻よりもピーク時刻の方が遅い場合の係数を大きくすること
を特徴とする請求項１記載のＯＦＤＭ復調装置。
【請求項４】
上記シンボル境界時刻算出手段は、
上記誤差時間のレベルを制限して平均化部に供給するリミッタを有し、
上記リミッタは、上限値及び下限値が設定されており、上記誤差時間が上限値を上回る場合には誤差時間として当該上限値を出力し、上記誤差時間が下限値を下回る場合には誤差時間として当該下限値を出力し、上記誤差時間が下限値から上限値の間の値の場合には当該誤差時間を出力すること
を特徴とする請求項１記載のＯＦＤＭ復調装置。
【請求項５】
上記シンボル境界時刻算出手段は、
上記ＯＦＤＭ信号の伝送クロックと上記基準クロックとの誤差であるクロック周波数誤差を、上記平均誤差時間に加算するクロック周波数誤差加算部を有すること
を特徴とする請求項１記載のＯＦＤＭ復調装置。
【請求項６】
上記シンボル境界時刻算出手段は、
上記平均化誤差時間に基づき上記クロック周波数誤差の残量成分を換算し、当該残量成分を累積加算して上記クロック周波数誤差を算出し、算出したクロック周波数誤差を上記平均誤差時間に加算すること
を特徴とする請求項５記載のＯＦＤＭ復調装置。
【請求項７】
上記ピーク時刻の変化割合に基づき上記クロック周波数誤差を算出するクロック周波数誤差算出手段をさらに備え、
上記シンボル境界時刻算出手段は、
上記クロック周波数誤差算出手段により算出されたクロック周波数誤差を上記平均誤差時間に加算すること
を特徴とする請求項５記載のＯＦＤＭ復調装置。
【請求項８】
上記ＯＦＤＭ信号の伝送クロックと上記基準クロックとの誤差であるクロック周波数誤差の残量成分を、上記平均化誤差時間に基づき換算する残量換算手段と、
上記残量成分を累積加算して第１のクロック周波数誤差を算出する第１のクロック周波数誤差算出手段と、
上記ピーク時刻の変化割合に基づき第２のクロック周波数誤差を算出する第２のクロック周波数誤差算出手段と、
上記第１のクロック周波数誤差又は上記第２のクロック周波数誤差のうちの一方を選択するクロック周波数誤差選択手段とをさらに備え、
上記シンボル境界時刻算出手段は、
上記クロック周波数誤差選択手段により選択されたクロック周波数誤差と上記残量換算手段により換算された残量と加算し、この加算結果をさらに上記平均化誤差時間に加算すること
を特徴とする請求項１記載のＯＦＤＭ復調装置。
【請求項９】
上記クロック周波数誤差選択手段は、第２のクロック周波数誤差が安定状態であるか不安定状態であるかを判定し、不安定状態である場合には第１のクロック周波数誤差を選択し、安定状態である場合には第２のクロック周波数誤差を選択すること
を特徴とする請求項８記載のＯＦＤＭ復調装置。
【請求項１０】
上記第２のクロック周波数誤差算出手段は、
上記ピーク時刻の時間変化率を算出する複数の変化率算出部と、各変化率算出部から得られた複数の時間変化率に基づき上記第２のクロック周波数誤差を算出する誤差算出部とを有し、
各上記変化率算出部は、上記時間変化率を算出する時間間隔が設定され、その時間間隔が互いに異なっていること
を特徴とする請求項８記載のＯＦＤＭ復調装置。
【請求項１１】
上記第２のクロック周波数誤差算出手段は、
上記ピーク時刻の時間変化率を伝送シンボル単位で算出する変化率算出部と、上記時間変化率が伝送シンボル単位で入力され、当該時間変化率をクラスに分類し、クラス毎の時間変化率の検出頻度を示すヒストグラムを生成するヒストグラム生成部と、
上記ヒストグラムに基づき上記第２のクロック周波数誤差を算出する誤差算出部とを有すること
を特徴とする請求項８記載のＯＦＤＭ復調装置。
【請求項１２】
上記シンボル境界時刻算出手段は、
過去のシンボル境界時刻に基づき生成された第１の初期時刻と、上記ピーク時刻に基づき生成された第２の初期時刻とのうち、いずれか一方を選択する初期時刻選択部を有し、
上記時刻発生部は、上記初期時刻選択部により選択された初期時刻と上記平均化誤差時間とを加算してシンボル境界時刻を生成すること
を特徴とする請求項１記載のＯＦＤＭ復調装置。
【請求項１３】
上記ピーク時刻に基づき上記第２の初期時刻を算出する初期時刻算出手段をさらに備え、
上記初期時刻選択部は、上記初期時刻算出手段から出力される第２の初期時刻が安定状態であるか不安定状態であるかを判定し、不安定状態である場合には第１の初期時刻を選択し、安定状態である場合には第２の初期時刻を選択すること
を特徴とする請求項１２記載のＯＦＤＭ復調装置。
【請求項１４】
上記初期時刻算出手段は、
ローパスフィルタを用いて上記ピーク時刻から上記第２の初期時刻を算出すること
を特徴とする請求項１３記載のＯＦＤＭ復調装置。
【請求項１５】
上記初期時刻算出手段は、
移動平均フィルタを用いて上記ピーク時刻から上記第２の初期時刻を算出すること
を特徴とする請求項１３記載のＯＦＤＭ復調装置。
【請求項１６】
上記初期時刻算出手段は、中央値選択フィルタを用いて上記ピーク時刻に基づき第２の初期時刻を算出すること
を特徴とする請求項１３記載のＯＦＤＭ復調装置。
【請求項１７】
上記シンボル境界時刻算出手段の各設定値を、上記ＯＦＤＭ信号の伝送シンボル周期に応じて制御する設定値制御手段をさらに備えること
を特徴とする請求項１記載のＯＦＤＭ復調装置。
【請求項１８】
上記シンボル境界時刻算出手段は、上記ピーク時刻の入力間隔が一定となるように、伝送シンボル周期に応じて入力された上記ピーク時刻を間引くこと
を特徴とする請求項１記載のＯＦＤＭ復調装置。
【請求項１９】
上記ガード相関ピーク時刻検出手段は、上記自己相関値を所定数のシンボル単位で累積し、累積した結果に基づき累積シンボル間隔毎にピーク時刻を発生すること
を特徴とする請求項１記載のＯＦＤＭ復調装置。
【請求項２０】
上記シンボル境界時刻算出手段の各設定値は、上記ピーク時刻の発生間隔に応じて制御されること
を特徴とする請求項１９記載のＯＦＤＭ復調装置。
【請求項２１】
上記ガード相関ピーク時刻検出手段は、上記ピーク時刻の発生間隔が一定となるように、伝送シンボル周期に応じて累積するシンボル数を制御すること
を特徴とする請求項２０記載のＯＦＤＭ復調装置。
【請求項２２】
上記ＯＦＤＭ信号を上記有効シンボル期間毎に切り出し、切り出した有効シンボル期間毎にフーリエ変換を行うフーリエ変換手段と、
上記シンボル境界時刻算出手段から発生されたシンボル境界時刻に基づき、上記信号抽出手段によるＯＦＤＭ信号の切り出しタイミングを示すスタート信号を生成するスタート信号生成手段とを備えること
を特徴とする請求項１記載のＯＦＤＭ復調装置。
【請求項２３】
上記切り出し制御手段は、上記ガードインターバル期間未満のマージンを設定し、上記シンボル境界算出時刻から上記マージン期間分遅延したタイミングで上記スタート信号を発生すること
を特徴とする請求項２２記載のＯＦＤＭ復調装置。
【請求項２４】
上記シンボル境界時刻算出手段は、
上記誤差時間にゲインを乗算する非対称ゲイン部と、
上記誤差時間のレベルを制限するリミッタとを有し、
上記非対称ゲイン部は、上記シンボル境界時刻よりもピーク時刻の方が早い場合と、上記シンボル境界時刻よりもピーク時刻の方が遅い場合とを判別し、シンボル境界時刻よりもピーク時刻の方が早い場合のゲインよりも、上記シンボル境界時刻よりもピーク時刻の方が遅い場合のゲインを大きくし、
上記リミッタは、上限値及び下限値が設定されており、上記誤差時間が上限値を上回る場合には誤差時間として当該上限値を出力し、上記誤差時間が下限値を下回る場合には誤差時間として当該下限値を出力し、上記誤差時間が下限値から上限値の間の値の場合には当該誤差時間を出力すること
を特徴とする請求項１記載のＯＦＤＭ復調装置。
【請求項２５】
上記シンボル境界時刻算出手段は、
上記ＯＦＤＭ信号の伝送クロックと上記基準クロックとの誤差であるクロック周波数誤差を、上記平均誤差時間に加算するクロック周波数誤差加算部を有すること
を特徴とする請求項２４記載のＯＦＤＭ復調装置。
【請求項２６】
上記ＯＦＤＭ信号の伝送クロックと上記基準クロックとの誤差であるクロック周波数誤差の残量成分を、上記平均化誤差時間に基づき換算する残量換算手段と、
上記残量成分を累積加算して第１のクロック周波数誤差を算出する第１のクロック周波数誤差算出手段と、
上記ピーク時刻の変化割合に基づき第２のクロック周波数誤差を算出する第２のクロック周波数誤差算出手段と、
上記第１のクロック周波数誤差又は上記第２のクロック周波数誤差のうちの一方を選択するクロック周波数誤差選択手段とをさらに備え、
上記シンボル境界時刻算出手段は、
上記クロック周波数誤差選択手段により選択されたクロック周波数誤差と上記残量換算手段により換算された残量と加算し、この加算結果をさらに上記平均化誤差時間に加算すること
を特徴とする請求項２４記載のＯＦＤＭ復調装置。
【請求項２７】
上記シンボル境界時刻算出手段は、
過去のシンボル境界時刻に基づき生成された第１の初期時刻と、上記ピーク時刻に基づき生成された第２の初期時刻とのうち、いずれか一方を選択する初期時刻選択部を有し、
上記時刻発生部は、上記初期時刻選択部により選択された初期時刻と上記平均化誤差時間とを加算してシンボル境界時刻を生成すること
を特徴とする請求項２４記載のＯＦＤＭ復調装置。
【請求項２８】
上記シンボル境界時刻算出手段の各設定値を、上記ＯＦＤＭ信号の伝送シンボル周期に応じて制御する設定値制御手段をさらに備えること
を特徴とする請求項２４記載のＯＦＤＭ復調装置。
【請求項２９】
上記ガード相関ピーク時刻検出手段は、上記自己相関値を所定数のシンボル単位で累積し、累積した結果に基づき累積シンボル間隔毎にピーク時刻を発生すること
を特徴とする請求項２４記載のＯＦＤＭ復調装置。
【請求項３０】
上記ＯＦＤＭ信号を上記有効シンボル期間毎に切り出し、切り出した有効シンボル期間毎にフーリエ変換を行うフーリエ変換手段と、
上記シンボル境界時刻算出手段から発生されたシンボル境界時刻に基づき、上記信号抽出手段によるＯＦＤＭ信号の切り出しタイミングを示すスタート信号を生成するスタート信号生成手段とを備えること
を特徴とする請求項２４記載のＯＦＤＭ復調装置。
【請求項３１】
情報系列が時分割されて複数のサブキャリアに変調されることにより生成された有効シンボルと、この有効シンボルの一部の信号波形が複写されることにより生成されたガードインターバルとが含まれた伝送シンボルを伝送単位とする直交周波数分割多重（ＯＦＤＭ）信号を復調するＯＦＤＭ復調装置において、
基準クロックに基づき基準時刻を発生する基準時刻発生手段と、
上記ＯＦＤＭ信号の上記ガードインターバル部分の自己相関値がピークとなるタイミングを検出し、上記基準時刻に同期した当該タイミング（ピーク時刻）を発生するガード相関ピーク時刻検出手段と、
上記ピーク時刻に基づき、上記基準時刻に同期した伝送シンボルの境界時刻であるシンボル境界時刻を算出するシンボル境界時刻算出手段とを備え、
上記シンボル境界時刻算出手段は、
上記シンボル境界時刻よりもピーク時刻の方が早い場合と、上記シンボル境界時刻よりもピーク時刻の方が遅い場合とを判別し、シンボル境界時刻よりもピーク時刻の方が早い場合のゲインよりも、上記シンボル境界時刻よりもピーク時刻の方が遅い場合のゲインを大きくし、上記ピーク時刻にゲインを乗算する非対称ゲイン部と、
上記非対称ゲイン部によりゲインが乗算されたピーク時刻をローパスフィルタリングすることによってシンボル境界時刻を算出する平均化部とを有すること
を特徴とするＯＦＤＭ復調装置。
【請求項３２】
上記非対称ゲイン部は、上記平均化部の残量に対して係数を乗算すること
を特徴とする請求項３１記載のＯＦＤＭ復調装置。
【請求項３３】
上記シンボル境界時刻算出手段は、
過去のシンボル境界時刻基づき生成された第１の初期時刻と、上記ピーク時刻に基づき生成された第２の初期時刻とのうち、いずれか一方を選択する初期時刻選択部を有し、
上記時刻発生部は、上記初期時刻選択部により選択された初期時刻と、上記平均化誤差時間と加算してシンボル境界時刻を生成すること
を特徴とする請求項３１記載のＯＦＤＭ復調装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直交周波数分割多重方式（ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）の変調信号を復調するＯＦＤＭ復調装置に関する。
【０００２】
【従来の技術】
デジタル信号を伝送する方式として、直交周波数分割多重方式（以下、ＯＦＤＭ方式と呼ぶ。ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）と呼ばれる変調方式が用いられている。ＯＦＤＭ方式は、伝送帯域内に多数の直交する副搬送波（サブキャリア）を設け、各サブキャリアの振幅及び位相にＰＳＫ（Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）やＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）によりデータを割り当てて、デジタル変調する方式である。
【０００３】
ＯＦＤＭ方式は、多数のサブキャリアで伝送帯域を分割するため、サブキャリア１波あたりの帯域は狭くなり変調速度は遅くなるが、トータルの伝送速度は、従来の変調方式と変わらないという特徴を有している。また、ＯＦＤＭ方式は、多数のサブキャリアが並列に伝送されるのでシンボル速度が遅くなり、シンボルの時間長に対する相対的なマルチパスの時間長を短くすることができ、マルチパス妨害を受けにくくなるという特徴を有している。
【０００４】
また、ＯＦＤＭ方式は、複数のサブキャリアに対してデータの割り当てが行われることから、変調時には逆フーリエ変換を行うＩＦＦＴ（Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）演算回路、復調時にはフーリエ変換を行うＦＦＴ（Ｆａｓｔ  ＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍ）演算回路を用いることにより、送受信回路を構成することができるという特徴を有している。
【０００５】
以上のような特徴からＯＦＤＭ方式は、マルチパス妨害の影響を強く受ける地上波デジタル放送に適用されることが多い。このようなＯＦＤＭ方式を採用した地上波デジタル放送としては、例えば、ＤＶＢ−Ｔ（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｂｒｏａｄｃａｓｔｉｎｇ−Ｔｅｒｒｅｓｔｒｉａｌ）やＩＳＤＢ−Ｔ（Ｉｎｔｅｇｒａｔｅｄ  Ｓｅｒｖｉｃｅｓ  Ｄｉｇｉｔａｌ  Ｂｒｏａｄｃａｓｔｉｎｇ  −Ｔｅｒｒｅｓｔｒｉａｌ）といった規格がある。
【０００６】
ＯＦＤＭ方式の伝送シンボル（以下、ＯＦＤＭシンボルと呼ぶ。）は、図４７に示すように、送信時にＩＦＦＴが行われる信号期間である有効シンボルと、この有効シンボルの後半の一部分の波形がそのままコピーされたガードインターバルとから構成されている。ガードインターバルは、ＯＦＤＭシンボルの前半部分に設けられている。ＯＦＤＭ方式では、このようなガードインターバルが設けられることにより、マルチパスによるシンボル間干渉を許容し、マルチパス耐性を向上させている。
【０００７】
例えばＩＳＤＢ−ＴＳＢ規格（日本で採用されている地上デジタル音声放送の放送規格）のモード３では、有効シンボル内に、５１２本のサブキャリアが含まれており、そのサブキャリア間隔は、１２５／１２６≒０．９９２ｋＨｚとなる。また、このＩＳＤＢ−ＴＳＢ規格のモード３では、有効シンボル内の５１２本のサブキャリアのうち、４３３本のサブキャリアに伝送データが変調されている。また、ＩＳＤＢ−ＴＳＢ規格のモード３では、ガードインターバルの時間長が、有効シンボルの時間長の１／４，１／８，１／１６，１／３２のいずれかとなる。
【０００８】
従来のＯＦＤＭ送信装置について説明をする。
【０００９】
図４８に従来のＯＦＤＭ送信装置のブロック構成図を示す。
【００１０】
ＯＦＤＭ送信装置１００は、図４８に示すように、伝送路符号化回路１０１と、マッピング回路１０２と、ＩＦＦＴ演算回路１０３と、直交変調回路１０４と、Ｄ／Ａ変換回路１０５と、周波数変換回路１０６と、アンテナ１０７と、クロック発生回路１０８とを備えている。
【００１１】
伝送路符号化回路１０１には、例えば、ＭＰＥＧ−２システムズに規定されているトランスポートストリーム（ＴＳ）が入力される。伝送路符号化回路１０１は、入力されたＴＳに対してリードソロモン符号化処理、エネルギ拡散処理、インタリーブ処理、畳み込み符号化処理、ＯＦＤＭフレーム構成処理等を行い、伝送データ系列を生成する。伝送路符号化回路１０１に生成された伝送データ系列は、マッピング回路１０２に供給される。
【００１２】
マッピング回路１０２は、入力された伝送データ系列をｋビット単位で分割し、その分割したｋビット毎にＢＰＳＫ、ＱＰＳＫ、１６ＱＡＭ又は６４ＱＡＭ方式で複素信号にマッピングする。例えば、ＢＰＳＫ方式では、ｋ（＝１）ビット単位で伝送データ系列を分割し、図４９（Ａ）に示すように、分割した１ビットの値（０，１（バイナリ））を複素信号の±１に割り当てる。ＱＰＳＫ方式では、ｋ（＝２）ビット単位で伝送データ系列を分割し、図４９（Ｂ）に示すように、分割した２ビットの値（００〜１１（バイナリ））を複素信号の±（１／√２）±ｊ（１／√２）に割り当てる。１６ＱＡＭ方式では、ｋ（＝４）ビット単位で伝送データ系列を分割し、図４９（Ｃ）に示すように、分割した４ビットの値（００００〜１１１１（バイナリ））を複素信号の（ａ＋ｊｂ）：ａ，ｂ∈｛±３，±３｝に割り当てる。マッピング回路１０２から出力された複素信号は、ＩＦＦＴ演算回路１０３に供給される。
【００１３】
ＩＦＦＴ演算回路１０３は、図５０に示すように、シリアル／パラレル変換器１１１と、ＩＦＦＴ演算器１１２と、ガードインターバル付加器１１３と、パラレル／シリアル変換器１１４とを有している。
【００１４】
シリアル／パラレル変換器１１１は、マッピング回路１０２から出力される複素信号を所定の位置で切り出し、Ｎｕサンプル毎のパラレル信号に分割する。Ｎｕは有効シンボルのサンプル数である。ＩＦＦＴ演算器１１２は、Ｎｕサンプル毎にＩＦＦＴ演算を行い、有効シンボルの信号成分となるＮｕ個のデータを出力する。ガードインターバル付加器１１３は、ＩＦＦＴ演算器１１２から有効シンボル（Ｎｕ個のデータ単位）が入力され、その有効シンボルの末尾のＮｇサンプル分のデータを先頭にそのままコピーすることによってガードインターバルを付加し、Ｎｓ個（Ｎｓ＝Ｎｕ＋Ｎｇ）のデータから構成されるＯＦＤＭシンボルを生成する。パラレル／シリアル変換器１１４は、Ｎｓ個のデータから構成されるＯＦＤＭシンボルをシリアル化して出力する。
【００１５】
直交変調回路１０４は、ＩＦＦＴ演算回路１０３から出力された複素信号を、所定の周波数のＩＦ信号に対して直交変調する。直交変調されたＩＦ信号は、Ｄ／Ａ変換回路１０５に供給される。
【００１６】
Ｄ／Ａ変換回路１０５は、直交変調されたＩＦ信号をアナログ化する。アナログ化されたＩＦ信号は、周波数変換回路１０６に供給される。
【００１７】
周波数変換回路１０６は、アナログ化されたＩＦ信号を周波数シフトしてＲＦ信号帯域の送信信号を生成する。
【００１８】
周波数変換回路１０６により生成された送信信号は、アンテナ１０７を介して送信される。
【００１９】
クロック発生回路１０８は、マッピング回路１０２、ＩＦＦＴ演算回路１０３、Ｄ／Ａ変換回路１０４等に動作クロックを供給する。
【００２０】
つぎに、従来のＯＦＤＭ受信装置について説明をする。
【００２１】
従来のＯＦＤＭ受信装置の構成例は、例えば、下記の非特許文献１に示されている。以下、この非特許文献１に基づき作製された従来のＯＦＤＭ受信装置について説明をする。
【００２２】
図５１に、従来のＯＦＤＭ受信装置のブロック構成図を示す。
【００２３】
従来のＯＦＤＭ受信装置２００は、図５１に示すように、アンテナ２０１と、チューナ２０２と、バンドパスフィルタ（ＢＰＦ）２０３と、Ａ／Ｄ変換回路２０４と、ＤＣキャンセル回路２０５と、デジタル直交復調回路２０６と、ＦＦＴ演算回路２０７と、フレーム抽出回路２０８と、同期回路２０９と、キャリア復調回路２１０と、周波数デインタリーブ回路２１１と、時間デインタリーブ回路２１２と、デマッピング回路２１３と、ビットデインタリーブ回路２１４と、デパンクチャ回路２１５と、ビタビ回路２１６と、バイトデインタリーブ回路２１７と、拡散信号除去回路２１８と、トランスポートストリーム生成回路２１９と、ＲＳ復号回路２２０と、伝送制御情報復号回路２２１と、チャンネル選択回路２２２とを備えている。
【００２４】
ＯＦＤＭ送信装置１００から送信された送信波は、ＯＦＤＭ受信装置２００のアンテナ２０１により受信され、ＲＦ信号としてチューナ２０２に供給される。
【００２５】
アンテナ２０１により受信されたＲＦ信号は、乗算器２０２ａ及び局部発振器２０２ｂからなるチューナ２０２によりＩＦ信号に周波数変換され、ＢＰＦ２０３に供給される。局部発振器２０２ｂから発振される受信キャリア信号の発振周波数は、チャンネル選択回路２２２から供給されるチャンネル選択信号に応じて切り換えられる。
【００２６】
チューナ２０２から出力されたＩＦ信号は、ＢＰＦ２０３によりフィルタリングされた後、Ａ／Ｄ変換回路２０４によりデジタル化される。デジタル化されたＩＦ信号は、ＤＣキャンセル回路２０５によりＤＣ成分が除去され、デジタル直交復調回路２０６に供給される。
【００２７】
デジタル直交復調回路２０６は、所定の周波数（キャリア周波数）のキャリア信号を用いて、デジタル化されたＩＦ信号を直交復調し、ベースバンドのＯＦＤＭ信号を出力する。ベースバンドのＯＦＤＭ信号は、直交復調された結果、実軸成分（Ｉチャネル信号）と、虚軸成分（Ｑチャネル信号）とから構成される複素信号となる。デジタル直交復調回路２０６から出力されるベースバンドのＯＦＤＭ信号は、ＦＦＴ演算回路２０７及び同期回路２０９に供給される。
【００２８】
ＦＦＴ演算回路２０７は、ベースバンドのＯＦＤＭ信号に対してＦＦＴ演算を行い、各サブキャリアに直交変調されている信号を抽出して出力する。
【００２９】
ＦＦＴ演算回路２０７は、１つのＯＦＤＭシンボルから有効シンボル長分の信号を抜き出し、抜き出した信号に対してＦＦＴ演算を行う。すなわち、ＦＦＴ演算回路２０７は、１つのＯＦＤＭシンボルからガードインターバル長分の信号を除き、残った信号に対してＦＦＴ演算を行う。ＦＦＴ演算を行うために抜き出される信号の範囲は、その抜き出した信号点が連続していれば、１つのＯＦＤＭシンボルの任意の位置でよい。つまり、その抜き出す信号の範囲の開始位置は、図４７に示すように、ＯＦＤＭシンボルの先頭の境界位置（図４７中のＡの位置）から、ガードインターバルの終了位置（図４７中のＢの位置）までの間のいずれかの位置となる。
【００３０】
ＦＦＴ演算回路２０７により抽出された各サブキャリアに変調されていた信号は、実軸成分（Ｉチャネル信号）と虚軸成分（Ｑチャネル信号）とから構成される複素信号である。ＦＦＴ演算回路２０７により抽出された信号は、フレーム抽出回路２０８、同期回路２０９及びキャリア復調回路２１０に供給される。
【００３１】
フレーム抽出回路２０８は、ＦＦＴ演算回路２０７により復調された信号に基づき、ＯＦＤＭ伝送フレームの境界を抽出するとともに、ＯＦＤＭ伝送フレーム内に含まれているＣＰ，ＳＰ等のパイロット信号，ＴＭＣＣやＴＰＳ等の伝送制御情報を復調し、同期回路２０９及び伝送制御情報復号回路２２１に供給する。
【００３２】
同期回路２０９は、ベースバンドのＯＦＤＭ信号、ＦＦＴ演算回路２０７により復調された後の各サブキャリアに変調されていた信号、フレーム抽出回路２０８により検出されたＣＰ，ＳＰ等のパイロット信号、及び、チャンネル選択回路２２２から供給されるチャンネル選択信号を用いて、ＯＦＤＭシンボルの境界を算出し、ＦＦＴ回路２０７に対してＦＦＴ演算の演算範囲及びそのタイミングを設定する。
【００３３】
キャリア復調回路２１０は、ＦＦＴ演算回路２０７から出力された各サブキャリアから復調された後の信号が供給され、その信号に対してキャリア復調を行う。例えばＩＳＤＢ−ＴＳＢ規格のＯＦＤＭ信号を復調する場合であれば、キャリア復調回路２１０は、例えば、ＤＱＰＳＫの差動復調又はＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭの同期復調を行う。
【００３４】
キャリア復調された信号は、周波数デインタリーブ回路２１１によって周波数方向のデインタリーブ処理がされ、続いて、時間デインタリーブ回路２１２によって時間方向のデインタリーブ処理がされた後、デマッピング回路２１３に供給される。
【００３５】
デマッピング回路２１３は、キャリア復調された信号（複素信号）に対してデータの再割付処理（デマッピング処理）を行い、伝送データ系列を復元する。例えばＩＳＤＢ−ＴＳＢ規格のＯＦＤＭ信号を復調する場合であれば、デマッピング回路２１３は、ＱＰＳＫ、１６ＱＡＭ又は６４ＱＡＭに対応したデマッピング処理を行う。
【００３６】
デマッピング回路２１３から出力され伝送データ系列は、ビットデインタリーブ回路２１４、デパンクチャ回路２１５、ビタビ回路２１６、バイトデインタリーブ回路２１７、拡散信号除去回路２１８を通過することにより、多値シンボルの誤り分散のためのビットインタリーブに対応したデインタリーブ処理、伝送ビットの削減のためのパンクチャリング処理に対応したデパンクチャリング処理、畳み込み符号化されたビット列の復号のためのビタビ復号処理、バイト単位でのデインタリーブ処理、エネルギ拡散処理に対応したエネルギ逆拡散処理が行われ、トランスポートストリーム生成回路２１９に入力される。
【００３７】
トランスポートストリーム生成回路２１９は、例えばヌルパケット等の各放送方式で規定されるデータを、ストリームの所定の位置に挿入する。また、トランスポートストリーム生成回路２１９は、断続的に供給されてくるストリームのビット間隔を平滑化して時間的に連続したストリームとする、いわゆるスムージング処理を行う。スムージング処理がされた伝送データ系列は、ＲＳ復号回路２２０に供給される。
【００３８】
ＲＳ復号回路２２０は、入力された伝送データ系列に対してリードソロモン復号処理を行い、ＭＰＥＧ−２システムズで規定されたトランスポートストリームとして出力する。
【００３９】
伝送制御情報復号回路２２１は、ＯＦＤＭ伝送フレームの所定の位置に変調されているＴＭＣＣやＴＰＳといった伝送制御情報を復号する。復号された伝送制御情報は、キャリア復調回路２１０、時間デインタリーブ回路２１２、デマッピング回路２１３、ビットデインタリーブ回路２１４、及び、トランスポートストリーム生成回路２１９に供給され、各回路の復調や再生等の制御に用いられる。
【００４０】
【非特許文献１】
「地上デジタル音声放送用受信装置  標準規格（望ましい仕様）  ＡＲＩＢ  ＳＴＤ−Ｂ３０  １．１版」，社団法人電波産業界，平成１３年５月３１日  策定，平成１４年３月２８日  １．１改定，ｐ．１０−１４
【００４１】
【発明が解決しようとする課題】
ところで、ＯＦＤＭ信号を復調する場合、ＯＦＤＭシンボルの境界を正しく検出し、その境界位置に同期させてＦＦＴ演算を行わなければならない。ＯＦＤＭシンボルの境界位置を正しく検出して同期信号を生成することをシンボル同期処理という。
【００４２】
シンボル同期処理を行う方法としては、ガードインターバルを利用する方法と、伝送データ系列に挿入されているパイロット信号を用いる方法とがある。ガードインターバルを利用する方法は、ガードインターバルとそのコピー元との信号系列の相関性を利用し、受信したＯＦＤＭ信号の自己相関値が最も高い部分がシンボル境界位置であると判断する方法である。パイロット信号を用いる方法は、正しいシンボル境界から同期位置が外れた場合にはその誤差に応じて復調した信号成分が位相回転をすることを利用し、パイロット信号の位相回転量を検出してその回転量に基づきシンボル境界位置を検出する方法である。
【００４３】
一般に、ガードインターバルを利用する方法は、同期の引き込みが早いという利点があるが、その一方で精度が低いという欠点もある。パイロット信号を用いる方法は、精度が高いという利点があるが、その一方で同期の引き込みが遅いという欠点もある。このため、従来のＯＦＤＭ受信装置では、シンボル同期処理の動作を、引き込み時と保持時との二つの状態にわけ、引き込み時にはガードインターバルを利用した方法を用い、引き込み後の保持時にはパイロット信号を利用した方法を用いている。
【００４４】
しかしながら、ガードインターバルを利用したシンボル同期とパイロット信号を利用したシンボル同期の両者を行うと、当然、回路規模が大きくなる。特に、パイロット信号を利用したシンボル同期を実現する場合には、ＦＦＴ演算後の信号をＦＦＴ演算前にフィードバックしなければならなく、長い制御パスが必要であり、また、その制御も複雑である。
【００４５】
本発明は、このような従来の実情に鑑みて提案されたものであり、ガードインターバルの相関のみを利用したシンボル同期処理を実現するとともに、その同期精度を向上させたＯＦＤＭ復調装置を提供することを目的とする。
【００４６】
【課題を解決するための手段】
本発明にかかるＯＦＤＭ復調装置は、情報系列が時分割されて複数のサブキャリアに変調されることにより生成された有効シンボルと、この有効シンボルの一部の信号波形が複写されることにより生成されたガードインターバルとが含まれた伝送シンボルを伝送単位とする直交周波数分割多重（ＯＦＤＭ）信号を復調する装置である。
【００４７】
上記ＯＦＤＭ復調装置は、基準クロックに基づき基準時刻を発生する基準時刻発生手段と、上記ＯＦＤＭ信号の上記ガードインターバル部分の自己相関値がピークとなるタイミングを検出し、上記基準時刻に同期した当該タイミング（ピーク時刻）を発生するガード相関ピーク時刻検出手段と、上記ピーク時刻に基づき、上記基準時刻に同期した伝送シンボルの境界時刻であるシンボル境界時刻を算出するシンボル境界時刻算出手段とを備えている。
【００４８】
上記シンボル境界時刻算出手段は、上記基準時刻に同期したシンボル境界時刻を発生する時刻発生部と、上記シンボル境界時刻とピーク時刻との誤差時間を検出する誤差時間検出部と、上記誤差時間をローパスフィルタリングすることによって平均化した誤差時間（平均誤差時間）を算出する平均化部とを有し、上記時刻発生部が上記平均誤差時間に基づいて上記シンボル境界時刻を算出する。
【００４９】
また、本発明にかかるＯＦＤＭ復調装置は、上記シンボル境界時刻算出手段が、上記誤差時間にゲインを乗算して平均化部に供給する非対称ゲイン部を有している。上記非対称ゲイン部は、上記シンボル境界時刻よりもピーク時刻の方が早い場合と、上記シンボル境界時刻よりもピーク時刻の方が遅い場合とを判別し、シンボル境界時刻よりもピーク時刻の方が早い場合のゲインよりも、上記シンボル境界時刻よりもピーク時刻の方が遅い場合のゲインを大きくする。
【００５０】
また、本発明にかかるＯＦＤＭ復調装置は、上記シンボル境界時刻算出手段が、上記誤差時間のレベルを制限して平均化部に供給するリミッタを有している。上記リミッタは、上限値及び下限値が設定されており、上記誤差時間が上限値を上回る場合には誤差時間として当該上限値を出力し、上記誤差時間が下限値を下回る場合には誤差時間として当該下限値を出力し、上記誤差時間が下限値から上限値の間の値の場合には当該誤差時間を出力する。
【００５１】
また、本発明にかかるＯＦＤＭ復調装置は、情報系列が時分割されて複数のサブキャリアに変調されることにより生成された有効シンボルと、この有効シンボルの一部の信号波形が複写されることにより生成されたガードインターバルとが含まれた伝送シンボルを伝送単位とする直交周波数分割多重（ＯＦＤＭ）信号を復調する装置である。
【００５２】
上記ＯＦＤＭ復調装置は、基準クロックに基づき基準時刻を発生する基準時刻発生手段と、上記ＯＦＤＭ信号の上記ガードインターバル部分の自己相関値がピークとなるタイミングを検出し、上記基準時刻に同期した当該タイミング（ピーク時刻）を発生するガード相関ピーク時刻検出手段と、上記ピーク時刻に基づき、上記基準時刻に同期した伝送シンボルの境界時刻であるシンボル境界時刻を算出するシンボル境界時刻算出手段とを備えている。
【００５３】
上記シンボル境界時刻算出手段は、上記シンボル境界時刻よりもピーク時刻の方が早い場合と、上記シンボル境界時刻よりもピーク時刻の方が遅い場合とを判別し、シンボル境界時刻よりもピーク時刻の方が早い場合のゲインよりも、上記シンボル境界時刻よりもピーク時刻の方が遅い場合のゲインを大きくし、上記ピーク時刻にゲインを乗算する非対称ゲイン部と、上記非対称ゲイン部によりゲインが乗算されたピーク時刻をローパスフィルタリングすることによってシンボル境界時刻を算出する平均化部とを有している。
【００５４】
【発明の実施の形態】
以下、本発明の実施の形態として、本発明を適用したＯＦＤＭ受信装置について説明をする。
【００５５】
第１の実施の形態
本発明の第１の実施の形態のＯＦＤＭ受信装置について説明をする。
【００５６】
ＯＦＤＭ受信装置の全体構成
図１に、本発明の第１の実施の形態のＯＦＤＭ受信装置のブロック構成図を示す。
【００５７】
本発明の第１の実施の形態のＯＦＤＭ受信装置１は、図１に示すように、アンテナ２と、チューナ３と、バンドパスフィルタ（ＢＰＦ）４と、Ａ／Ｄ変換回路５と、クロック発生回路６と、ＤＣキャンセル回路７と、デジタル直交復調回路８と、キャリア周波数誤差補正回路９と、ＦＦＴ演算回路１０と、位相補正回路１１と、ガード相関／ピーク検出回路１２と、タイミング同期回路１３と、狭帯域キャリア誤差算出回路１４と、広帯域キャリア誤差算出回路１５と、加算回路１６と、数値制御発振回路（ＮＣＯ）１７と、フレーム同期回路１８と、等化回路１９と、デマッピング回路２０と、伝送路復号回路２１と、伝送制御情報復号回路２２とを備えている。
【００５８】
放送局から放送されたデジタル放送の放送波は、ＯＦＤＭ受信装置１のアンテナ２により受信され、ＲＦ信号としてチューナ３に供給される。
【００５９】
アンテナ２により受信されたＲＦ信号は、乗算器３ａ及び局部発振器３ｂからなるチューナ３によりＩＦ信号に周波数変換され、ＢＰＦ４に供給される。チューナ３から出力されたＩＦ信号は、ＢＰＦ４によりフィルタリングされた後、Ａ／Ｄ変換回路５に供給される。
【００６０】
Ａ／Ｄ変換回路５は、クロック発生回路６から供給されるクロックによりＩＦ信号をサンプリングして、このＩＦ信号をデジタル化する。Ａ／Ｄ変換回路５よりデジタル化されたＩＦ信号は、ＤＣキャンセル回路７に供給され、このＤＣキャンセル回路７によってＤＣ成分が除去された後、デジタル直交復調回路８に供給される。デジタル直交復調回路８は、所定のキャリア周波数の２相のキャリア信号を用いて、デジタル化されたＩＦ信号を直交復調し、ベースバンドのＯＦＤＭ信号を出力する。デジタル直交復調回路８から出力されるＯＦＤＭ時間領域信号は、キャリア周波数誤差補正回路９に供給される。
【００６１】
ここで、デジタル直交復調回路８によってデジタル直交復調を行う際、キャリア信号として−Ｓｉｎ成分及びＣｏｓ成分の２相信号が必要となる。そのため、本装置１では、Ａ／Ｄ変換回路５に与えるサンプリングクロックの周波数を、ＩＦ信号の中心周波数ｆＩＦの４倍の周波数とし、デジタル直交復調回路８に供給する２相のキャリア信号を生成可能としている。
【００６２】
また、デジタル直交復調後に、４ｆＩＦのクロックのデータ系列を１／４にダウンサンプリングをして、デジタル直交復調後の有効シンボルのサンプリング点数を、サブキャリアの本数（Ｎｕ）としている。つまり、デジタル直交復調後のデータ系列のクロックを、サブキャリア間隔分の１の周波数としている。また、デジタル直交復調後のダウンサンプルの割合を１／２として、通常の２倍のサンプリング点数でＦＦＴ演算を行うようにして、ＦＦＴ演算後にさらに１／２のダウンサンプルをしてもよい。このように通常の２倍のサンプリング点数に対してＦＦＴ演算を行うことによって、ＦＦＴ演算により抽出できる信号の周波数帯域を２倍し、デジタル直交復調時のローパスフィルタ回路の回路規模を小さくすることができる。なお、後段の各回路がオーバーサンプリングされたデータ系列に対してデータ処理を行う場合には、デジタル直交復調後の有効シンボルのサンプリング点数（Ｎｕ）を、サブキャリア本数の２ｎ倍（ここでのｎは自然数）としてもよい。
【００６３】
クロック発生回路６は、Ａ／Ｄ変換回路５に対して以上のような周波数のクロックを供給するとともに、デジタル直交復調後のデータ系列の動作クロック（Ａ／Ｄ変換回路５に与えるクロックの周波数に対して１／４分周されたクロック、例えば、サブキャリア間隔分の１の周波数のクロック）を、本装置１内の各回路に対して供給する。
【００６４】
なお、クロック発生回路６から発生される動作クロックは、受信したＯＦＤＭ信号の伝送クロックに対して非同期の自走クロックである。つまり、クロック発生回路６から発生される動作クロックは、その周波数及び位相がＰＬＬ等によって伝送クロックと同期しておらず、自走状態で動作している。このように動作クロックを自走状態とすることが可能なのは、タイミング同期回路１３によって、ＯＦＤＭ信号の伝送クロックと動作クロックとの周波数誤差を検出し、その周波数誤差成分に基づきフィードフォワード処理により後段でその誤差を除去しているためである。本ＯＦＤＭ受信装置１では、このようにクロック発生回路６を非同期の自走クロックとしているが、本発明は、フィードバック制御により動作クロック周波数を可変制御する装置にも適用することは可能である。
【００６５】
また、デジタル直交復調回路８から出力されるベースバンドのＯＦＤＭ信号は、ＦＦＴ演算される前のいわゆる時間領域の信号である。このことから、以下、ＦＦＴ演算前のベースバンド信号を、ＯＦＤＭ時間領域信号と呼ぶ。ＯＦＤＭ時間領域信号は、直交復調された結果、実軸成分（Ｉチャネル信号）と、虚軸成分（Ｑチャネル信号）とから構成される複素信号となる。
【００６６】
キャリア周波数誤差補正回路９は、ＮＣＯ１７から出力されたキャリア周波数誤差補正信号と、デジタル直交復調後のＯＦＤＭ時間領域信号とを複素乗算することによって、ＯＦＤＭ時間領域信号のキャリア周波数誤差を補正する。キャリア周波数誤差補正回路９によりキャリア周波数誤差が補正されたＯＦＤＭ時間領域信号は、ＦＦＴ演算回路１０及びガード相関／ピーク検出回路１２に供給される。
【００６７】
ＦＦＴ演算回路１０は、１つのＯＦＤＭシンボルから有効シンボル長の信号を抜き出し、すなわち、１つのＯＦＤＭシンボルの全サンプル（Ｎｓ）からガードインターバル分のサンプル数（Ｎｇ）のサンプルを除いた信号を抜き出して、有効シンボルのサンプル数（Ｎｕ）のデータに対してＦＦＴ演算を行う。ＦＦＴ演算回路１０には、抜き出し範囲を特定するスタートフラグ（ＦＦＴ演算の演算開始タイミング）がタイミング同期回路１３から与えられ、このスタートフラグのタイミングでＦＦＴ演算を行う。
【００６８】
例えば、ＦＦＴ演算回路１０は、図２に示すように、シリアル／パラレル変換器２５と、ガードインターバル除去器２６と、ＦＦＴ演算器２７と、パラレル／シリアル変換器２８とを有している。
【００６９】
シリアル／パラレル変換器２５は、タイミング同期回路１３から与えられるスタートフラグからカウントを開始してＯＦＤＭシンボルのサンプル数（Ｎｓ）分のデータを切り出して、１ワードがＮｓとなるパラレルデータを出力する。ガードインターバル除去器２６は、１ワードがＮｓ個のサンプル数のパラレルデータのうち先頭のＮｕ個のデータのみを通過させ、そのワードの後ろのＮｇ個のデータの出力を行わない。ＦＦＴ演算器２７は、ガードインターバル除去器２６から出力された有効シンボルのサンプル数（Ｎｕ）分のデータに対してＦＦＴ演算を行う。パラレル／シリアル変換器２８には、ＦＦＴ演算器２７からサブキャリア本数（すなわち、Ｎｕ）分のデータが入力される。パラレル／シリアル変換器２８は、このＮｕ個のデータをシリアル化して出力する。
【００７０】
ＦＦＴ演算回路１０は、以上のように１つのＯＦＤＭシンボルに対して、有効シンボル分のサンプル数のデータを抜き出してＦＦＴ演算処理を行うことによって、ＯＦＤＭシンボル内の各サブキャリアに変調されている信号成分を抽出する。
【００７１】
なお、ＦＦＴ演算回路１０から出力される信号は、ＦＦＴされた後のいわゆる周波数領域の信号である。このことから、以下、ＦＦＴ演算後の信号をＯＦＤＭ周波数領域信号と呼ぶ。また、ＦＦＴ演算回路１０から出力されたＯＦＤＭ周波数領域信号は、ＯＦＤＭ時間領域信号と同様に、実軸成分（Ｉチャネル信号）と虚軸成分（Ｑチャネル信号）とから構成される複素信号である。ＯＦＤＭ周波数領域信号は、位相補正回路１１に供給される。
【００７２】
位相補正回路１１は、ＯＦＤＭ周波数領域信号に対して、ＯＦＤＭシンボルの実際の境界位置と、ＦＦＴ演算の開始タイミングとのずれによって生じてしまう位相回転成分の補正を行う。位相補正回路１１は、サンプリング周期以下の精度で生じるずれを位相補正している。すなわち、図３に示すように、ＦＦＴ演算の開始タイミングは、受信装置１の動作クロック単位でしか制御することができない。それに対して、実際に受信されるＯＦＤＭ信号のシンボル境界位置は、動作クロックに一致しているとは限らない。そのため、いくら正確にシンボル同期制御を行ったとしても、動作クロック周期以下の精度の誤差が発生してしまう。位相補正回路１１では、このような動作クロック周期以下の精度の位相ずれを補正している。
【００７３】
位相補正回路１１は、具体的には、ＦＦＴ演算回路１０から出力されるＯＦＤＭ周波数領域信号に対して、タイミング同期回路１３から供給される位相補正信号（複素信号）を複素乗算して、位相回転補正を行う。位相回転補正がされたＯＦＤＭ周波数領域信号は、広帯域キャリア誤差算出回路１５、フレーム同期回路１８、等化回路１９及び伝送制御情報復号回路２２に供給される。
【００７４】
ガード相関／ピーク検出回路１２には、ＯＦＤＭ時間領域信号が入力される。ガード相関／ピーク検出回路１２は、入力されたＯＦＤＭ時間領域信号と、有効シンボル分遅延したＯＦＤＭ時間領域信号との相関値を求める。ここで、相関を求める時間長は、ガードインターバルの時間長に設定してある。このため、この相関値を示す信号（以下、ガード相関信号という。）は、ＯＦＤＭシンボルの境界位置でちょうどピークとなる信号となる。ガード相関／ピーク検出回路１２は、ガード相関信号のピーク位置を検出し、そのピーク位置のタイミングを特定する値（ピークタイミング値Ｎｐ）を出力する。
【００７５】
ガード相関／ピーク検出回路１２から出力されたピークタイミング値Ｎｐは、タイミング同期回路１３に供給され、ピークタイミングでの相関値の位相は、狭帯域キャリア周波数誤差算出回路１４に供給される。
【００７６】
タイミング同期回路１３は、ガード相関／ピーク検出回路１２から出力されたピークタイミング値Ｎｐに対して、例えばフィルタリング処理を行ってＯＦＤＭシンボルの境界位置の推定を行い、その境界位置の推定値に基づきＦＦＴ演算を行うための演算開始タイミングを決定する。演算開始タイミングは、スタートフラグとしてＦＦＴ演算回路１０に供給される。ＦＦＴ演算回路１０では、スタートフラグに基づき、入力されてくるＯＦＤＭ時間領域信号からＦＦＴ演算範囲の信号を抜き出して、ＦＦＴ演算を行う。また、タイミング同期回路１３は、推定されたＯＦＤＭシンボルの境界位置と、ＦＦＴ演算を行う演算開始タイミングとの時間ずれに伴い生じてしまう位相回転量を算出し、算出した位相回転量に基づき位相補正信号（複素信号）を生成し、位相補正回路１１に供給する。
【００７７】
狭帯域キャリア誤差算出回路１４は、ＯＦＤＭシンボルの境界位置での相関値の位相に基づき、デジタル直交復調時の中心周波数のずれ量のうちの狭帯域の成分を示す狭帯域キャリア周波数誤差成分を算出する。具体的に、狭帯域キャリア周波数誤差成分は、サブキャリアの周波数間隔の±１／２以下の精度の中心周波数のずれ量である。狭帯域キャリア誤差算出回路１４により求められた狭帯域キャリア周波数誤差成分は、加算回路１６に供給される。
【００７８】
広帯域キャリア誤差算出回路１５は、位相補正回路１１から出力されたＯＦＤＭ周波数領域信号に基づき、デジタル直交復調時の中心周波数のずれ量のうち広帯域の成分を示す広帯域キャリア周波数誤差成分を算出する。広帯域キャリア周波数誤差成分は、サブキャリアの周波数の間隔精度の中心周波数のずれ量である。
【００７９】
広帯域キャリア誤差算出回路１５により求められた広帯域キャリア周波数誤差成分は、加算回路１６に供給される。
【００８０】
加算回路１６は、狭帯域キャリア誤差検出回路１４により算出された狭帯域キャリア誤差成分と、広帯域キャリア誤差算出回路１５により算出された広帯域キャリア誤差成分とを加算して、キャリア補正回路９から出力されたベースバンドＯＦＤＭ信号のトータルの中心周波数のずれ量を算出する。加算回路１６は、算出したトータルの中心周波数のずれ量を、周波数誤差値として出力する。加算回路１６から出力された周波数誤差値は、ＮＣＯ１７に供給される。
【００８１】
ＮＣＯ１７は、いわゆる数値制御発振器であり、加算回路１６から出力された周波数誤差値に応じて増減するキャリア周波数誤差補正信号を発生する。ＮＣＯ１７は、例えば、供給された周波数誤差値がプラスの値であればキャリア周波数誤差補正信号の発振周波数を減少させ、供給されたキャリア周波数誤差値がマイナスの値であれば誤差補正信号の発振周波数を増加させるような制御を行う。ＮＣＯ１７は、このように制御することによって、周波数誤差値が０となるところで発振周波数が安定するようなキャリア周波数誤差補正信号を発生する。
【００８２】
フレーム同期回路１８は、ＯＦＤＭ伝送フレームの所定の位置に挿入されている同期ワードを検出し、ＯＦＤＭ伝送フレームの開始タイミングを検出する。フレーム同期回路１８は、ＯＦＤＭ伝送フレームの開始タイミングに基づき各ＯＦＤＭシンボルのシンボル番号を特定し、等化回路１９等に供給する。
【００８３】
等化回路１９は、ＯＦＤＭ周波数領域信号に対して、いわゆる等化処理を行う。等化回路１９は、フレーム同期回路１８から供給されたシンボル番号に基づき、ＯＦＤＭ周波数領域信号内に挿入されているＳＰ（Ｓｃａｔｔｅｒｅｄ  Ｐｉｌｏｔｓ）信号と呼ばれるパイロット信号を検出する。等化回路１９により等化処理がされたＯＦＤＭ周波数領域信号は、デマッピング回路２０に供給される。
【００８４】
デマッピング回路２０は、等化処理がされたＯＦＤＭ周波数領域信号（複素信号）に対して、その変調方式（例えば、ＱＰＳＫ、１６ＱＡＭ又は６４ＱＡＭ）に対応したデータの再割付処理（デマッピング処理）を行い、伝送データを復元する。デマッピング回路２０から出力され伝送データは、伝送路復号回路２１に供給される。
【００８５】
伝送路復号回路２１は、入力された伝送データに対して、その放送方式に対応した伝送路復号処理を行う。例えば、伝送路復号回路２１では、時間方向のインタリーブ処理に対応した時間デインタリーブ処理、周波数方向のインタリーブに対応した周波数デインタリーブ処理、多値シンボルの誤り分散のためのビットインタリーブに対応したデインタリーブ処理、伝送ビットの削減のためのパンクチャリング処理に対応したデパンクチャリング処理、畳み込み符号化されたビット列の復号のためのビタビ復号処理、バイト単位でのデインタリーブ処理、エネルギ拡散処理に対応したエネルギ逆拡散処理、ＲＳ符号化処理に対応したエラー訂正処理等を行う。
【００８６】
このように伝送路復号がされた伝送データは、例えば、ＭＰＥＧ−２システムズに規定されたトランスポートストリームとして出力される。
【００８７】
伝送制御情報復号回路２２は、ＯＦＤＭ伝送フレームの所定の位置に変調されているＴＭＣＣやＴＰＳといった伝送制御情報を復号する。
【００８８】
ガード相関／ピーク検出回路
つぎに、ガード相関／ピーク検出回路１２の詳細な構成について説明をする。
【００８９】
なお、以下の説明をするにあたり、Ｎｕ，Ｎｇ，Ｎｓという定数（Ｎｕ，Ｎｇ，Ｎｓは、自然数である。）を用いる。Ｎｕは、１つの有効シンボル内のサンプリング数である。Ｎｇは、ガードインターバル内のサンプリング数である。例えば、ガードインターバル長が有効シンボル長の１／４であれば、Ｎｇ＝Ｎｕ／４となる。Ｎｓは、１つのＯＦＤＭシンボルのサンプリング数である。すなわち、Ｎｓ＝Ｎｕ＋Ｎｇとなる。
【００９０】
図４に、ガード相関／ピーク検出回路１２のブロック構成図を示す。図５に、ガード相関／ピーク検出回路１２内の各信号のタイミングチャートを示す。
【００９１】
ガード相関／ピーク検出回路１２は、図４に示すように、遅延回路３１と、複素共役回路３２と、乗算回路３３と、移動和回路３４と、振幅演算回路３５と、角度変換回路３６と、自走カウンタ３７と、ピーク検出回路３８と、出力回路３９とを備えている。
【００９２】
キャリア周波数誤差補正回路９から出力されたＯＦＤＭ時間領域信号（図５（Ａ））は、遅延回路３１及び乗算回路３３に供給される。遅延回路３１は、Ｎｕ個のレジスタ群から構成されるシフトレジスタであり、入力されたＯＦＤＭ時間領域信号を有効シンボル時間分遅延させる。遅延回路３１により有効シンボル時間分遅延されたＯＦＤＭ時間領域信号（図５（Ｂ））は、複素共役回路３２に入力される。
【００９３】
複素共役回路３２は、有効シンボル期間分遅延されたＯＦＤＭ時間領域信号の複素共役を算出し、乗算回路３３に供給する。
【００９４】
乗算回路３３は、遅延されていないＯＦＤＭ時間領域信号（図５（Ａ））と、有効シンボル期間分遅延されたＯＦＤＭ時間領域信号（図５（Ｂ））の複素共役信号とを、１サンプル毎に乗算する。乗算結果は移動和回路３４に入力される。
【００９５】
移動和回路３４は、例えば、Ｎｇ個のレジスタ群から構成されるシフトレジスタと、各レジスタに格納されている値の総和を演算する加算器とから構成され、１サンプル毎に順次入力されてきた乗算結果に対して、Ｎｇ個のサンプル毎の移動和演算を行う。移動和回路３４から出力される値が、ＯＦＤＭ時間領域信号と、有効シンボル（Ｎｕサンプル）分の遅延がされたＯＦＤＭ時間領域信号との相関を示したガード相関信号（図５（Ｃ））となる。移動和回路３４から出力されるガード相関信号は、振幅演算回路３５及び角度変換回路３６に供給される。
【００９６】
振幅演算回路３５は、ガード相関信号の実数部と虚数部とをそれぞれ２乗して、それらを加算し、加算した結果の平方根を取ることで、ガード相関信号の振幅成分を求める。ガード相関信号の振幅成分は、ピーク検出回路３８に供給される。
【００９７】
角度変換回路３６は、ガード相関信号の実数部と虚数部とに対してＴａｎ−１の演算を行い、ガード相関信号の位相成分を求める。ガード相関信号の位相成分は、ピーク検出回路３８に供給される。
【００９８】
自走カウンタ３７は、動作クロックをカウントするカウンタである。自走カウンタ３７のカウント値Ｎは、０からＮｓ−１までが１ずつインクリメントされ、Ｎｓ−１を超えると０に戻る（図５（Ｄ））。つまり、自走カウンタ３７は、ＯＦＤＭシンボル期間のサンプル数（Ｎｓ）で、１周期となっている巡回カウンタである。自走カウンタ３７のカウント値Ｎは、ピーク検出回路３８に供給される。
【００９９】
ピーク検出回路３８は、自走カウンタ３７の１周期内（０〜Ｎｓ−１）で最もガード相関信号の振幅値が高いポイントを検出し、そのポイントにおけるカウント値を検出する。ピーク検出回路３８は、自走カウンタ３７のカウント値が次の周期に移ると、また新たにガード相関信号の振幅値が高いポイントを検出する。ピーク検出回路３８により検出されたカウント値が、ガード相関信号のピーク時刻を示すピークタイミング値Ｎｐとなる。また、ピーク検出回路３８は、そのピーク時刻におけるガード相関信号の位相成分も検出し、検出した位相成分を出力回路３９に出力する。
【０１００】
出力回路３９は、自走カウンタ３７のカウント値Ｎが０となるタイミングで、ピーク検出回路３８から出力されたカウント値を取り込んで内部レジスタに格納し、そのカウント値を外部に対して出力可能な状態にセットする（図５（Ｅ））。レジスタに格納された当該カウント値は、ガード相関信号のピーク時刻を示す情報（ピークタイミング値Ｎｐ）として、後段のタイミング同期回路１３に出力される。また、出力回路３９は、同様に、自走カウンタ３７のカウント値Ｎが０となるタイミングで、ピーク検出回路から出力された位相成分を取り込んで内部レジスタに格納し、その位相成分を外部に対して出力可能な状態にセットする。レジスタに格納された当該位相成分は、後段の狭帯域キャリア周波数誤差算出回路１４に出力される。
【０１０１】
また、自走カウンタ３７は、カウント値Ｎが０となったときにハイとなる有効フラグを発行する（図５（Ｆ））。この有効フラグは、後段の回路に対してピークタイミング値Ｎｐ及び位相値の発行タイミングを示している。
【０１０２】
なお、ガード相関／ピーク検出回路１２では、カウント値Ｎが最大値（Ｎｓ−１）から０に変化するタイミングと、ガード相関信号がピークとなるタイミング（ＯＦＤＭシンボルの境界タイミング）とが、ＯＦＤＭシンボル期間に対して約半周期ずれるように、自走カウンタ３７の巡回タイミングが調整されている。つまり、ピークタイミング値Ｎｐが、カウント値の最大値（Ｎｓ−１）の１／２程度の値となるように調整されている。
【０１０３】
このように調整されている理由について説明する。ピーク検出回路３８のピーク検出周期は、自走カウンタ３７のカウント値が０となったタイミングから、Ｎｓ−１となるまでの間である。ピーク検出回路３８は、その期間内でガード相関信号の振幅値が最大となったタイミングのカウント値を、ピークタイミング値Ｎｐとして出力する。ここで、もし、自走カウンタ３７の周期が更新されるタイミング（つまり、カウント値が０になるタイミング）と、ガード相関信号の振幅値が最大となるときのタイミングとが時間的に近い場合、本来１つ前のＯＦＤＭシンボルのガードインターバルにより生じる相関性が高い部分（つまり、山状になっている部分）が、次のＯＦＤＭシンボル期間のピーク検出処理に含まれて判断されてしまうこととなる。このような場合、ガード相関信号のピーク値は各種のノイズや誤差により必ず一定の値になるとは限らずシンボル毎に変動する可能性があるので、前のＯＦＤＭシンボルのガードインターバルによって生じていた相関性の高い部分が、次のＯＦＤＭシンボルの境界位置であると判断されてしまう可能性がある。そのため、予め、ピークタイミング値Ｎｐをカウント値の最大値（Ｎｓ−１）の１／２程度の値となるように調整しておくことによって、１つ前のＯＦＤＭシンボルのガードインターバルにより生じている相関性が高い部分（山状の部分）を、次のＯＦＤＭシンボルに対する判断に含めないようにすることができ、安定したピーク位置検出を行うことができる。
【０１０４】
もっとも、クロック周波数誤差（受信したＯＦＤＭ信号の伝送クロックと、動作クロックとの間の誤差）がある場合、ピークタイミング値Ｎｐは、徐々に移動していってしまう（この理由については詳細を後述する。）。このような場合には、クロック周波数誤差に応じて、カウント値Ｎの巡回タイミングを適宜調整してもよい。
【０１０５】
また、本ガード相関／ピーク検出回路１２では、１つのＯＦＤＭシンボル周期毎に、ピークタイミング値Ｎｐが発生される構成となっているが、１ＯＦＤＭシンボル周期ではなく、Ｍ個の（Ｍは自然数。）ＯＦＤＭシンボル周期でピークタイミング値Ｎｐを発生するような構成としてもよい。ただし、その際には、有効フラグもＭ個のＯＦＤＭシンボル周期に１回だけ、Ｈｉｇｈ（１）とされるように構成する。
【０１０６】
ピークタイミング値Ｎｐの変動の説明
ところで、ガード相関／ピーク検出回路１２から出力されるピークタイミング値Ｎｐは、理想的には常に一定の値となるはずである。
【０１０７】
しかしながら、実際には、マルチパス、フラットフェージング及び周波数選択フェージング等の伝送路で生じる外乱の影響、並びに、送信装置と受信装置とのクロックの違いにより生じるクロック周波数誤差の影響によって、ピークタイミング値Ｎｐにノイズが含まれ変動してしまう。
【０１０８】
以下、これらの外乱等の影響によって生じるピークタイミング値Ｎｐの変動現象について、それぞれ状況に分けて説明する。
【０１０９】
（マルチパス）
送信された電波が複数の経路を介して受信装置に到達するような環境をマルチパス環境と呼ぶ。典型的なマルチパス環境を図６に示す。図６は、送信装置Ｘから受信装置１への電波の経路として、直接電波が届く経路と、高層ビル群Ｙを反射して電波が届く経路の２つの経路が存在する環境である。送信装置Ｘから直接届く電波を主波といい、高層ビル群Ｙを反射して届く電波を遅延波という。
【０１１０】
このようなマルチパス環境では、主波と遅延波とを重ね合わせた電波が受信装置１に入力される。図７（Ａ）は、主波と遅延波を重ね合わせた状態のＯＦＤＭ時間領域信号（遅延なし）を表したものである。図７（Ｂ）は、主波と遅延波を重ね合わせた状態のＯＦＤＭ時間領域信号を有効シンボル分遅延させた信号を表したものである。
【０１１１】
このような信号を受信した場合、図７（Ｃ）に示すように、ガード相関信号も主波の相関値と遅延波の相関値とを重ね合わせた信号となる。このようなガード相関信号に対してピーク検出を行ったとすると、図７（Ｄ），図７（Ｅ）及び図７（Ｆ）に示すように、ピークタイミング値Ｎｐは、主波のシンボル境界位置と遅延波のシンボル境界位置とがランダムに選ばれてしまう（ただし、同時に選択されることはない。）。従って、ピークタイミング値Ｎｐを時間方向に見た場合、図８に示すように、主波のシンボル境界位置を示すカウント値と、遅延波のシンボル境界位置を示すカウント値とがランダムに発生する状態となってしまい、正確なシンボル同期を行うことが困難になってしまう。
【０１１２】
（フラットフェージング）
フラットフェージング環境は、送信された電波の電力が周期的に変動してしまうような環境である。フラットフェージングは、例えば受信装置１に到来する全ての電波が反射波である場合などに発生する。
【０１１３】
このようなフラットフェージング環境では、電力が周期的に変動する信号が受信装置１に入力される。図９（Ａ）は、フラットフェージング環境におけるＯＦＤＭ時間領域信号（遅延なし）を表したものである。図９（Ｂ）は、フラットフェージング環境におけるＯＦＤＭ時間領域信号を有効シンボル分遅延させた信号を表したものである。
【０１１４】
このような信号を受信した場合、図９（Ｃ）に示すように、ガード相関信号は、信号電力が大きい時間帯では正しい値となるが、信号電力が小さい時間帯ではノイズが相対的に大きくなる。このようなガード相関信号に対してピーク検出を行ったとすると、図９（Ｄ），図９（Ｅ）及び図９（Ｆ）に示すように、ピークタイミング値Ｎｐは、信号電力が大きい時間帯では正しいシンボル境界位置が選ばれるが、電波の電力が小さい時間帯では誤った値が選ばれてしまう。従って、ピークタイミング値Ｎｐを時間方向に見た場合、図１０に示すように、電波の電力が小さい時間帯では、誤ったカウント値がランダムに発生する状態となってしまい、正確なシンボル同期を行うことが困難になってしまう。
【０１１５】
（周波数選択性フェージング）
周波数選択性フェージング環境は、マルチパス環境とフラットフェージング環境とが合わさったような環境である。周波数選択性フェージング環境は、例えば受信装置１に到来する電波が全て遅延波で、さらにそれらの電波の到来時刻が複数のグループに分けられる場合などに発生する。
【０１１６】
このような周波数選択性フェージング環境では、電力が周期的に変動する主波及び遅延波が受信装置１に入力される。図１１（Ａ）は、フラットフェージング環境におけるＯＦＤＭ時間領域信号（遅延なし）を表したものである。図１１（Ｂ）は、フラットフェージング環境におけるＯＦＤＭ時間領域信号を有効シンボル分遅延させた信号を表したものである。周波数選択性フェージング環境では、主波の電力の方が遅延波よりも大きくなる時間帯と、遅延波の電力が主波の電力よりも大きくなる時間帯とが、周期的に現れる。
【０１１７】
このような信号を受信した場合、図１１（Ｃ）に示すように、ガード相関信号は、主波の電力が大きい時間帯では主波のシンボルの境界位置がピークとなり、遅延波の電力の大きい時間帯では遅延波のシンボルの境界がピークとなる。このようなガード相関信号に対してピーク検出を行ったとすると、図１１（Ｄ），図１１（Ｅ）及び図１１（Ｆ）に示すように、ピークタイミング値Ｎｐは、当然、主波の電力が大きい時間帯では主波のシンボルの境界位置が選択され、遅延波の電力の大きい時間帯では遅延波のシンボルの境界位置が選択される。従って、ピークタイミング値Ｎｐを時間方向に見た場合、図１２に示すように、ほぼ一定の周期で、カウント値が交互に入れ替わる状態となってしまい、正確なシンボル同期を行うことが困難になってしまう。
【０１１８】
（クロック周波数誤差）
クロック周波数誤差は、送信装置の発振器と受信装置の発振器の周波数の違いに起因する誤差である。つまり、送信されてきたＯＦＤＭ信号の伝送クロックと、受信装置１の内部クロックとの周波数の違いにより生じる誤差である。
【０１１９】
ガード相関／ピーク検出回路１２内から出力されるピークタイミング値Ｎｐは、ガード相関信号のピークタイミングでの自走カウンタ３７の値である。自走カウンタ３７は、巡回的なカウンタ回路であるが、一周期のカウント数は予め１ＯＦＤＭシンボルのサンプリング数に設定されている。
【０１２０】
従って、受信したＯＦＤＭ信号の伝送クロックと、自走カウンタ３７の動作クロックとの周波数が完全に一致していれば、図１３に示すように、ピークタイミング値Ｎｐは一定となる。
【０１２１】
これに対して、受信したＯＦＤＭ信号の伝送クロックの周波数よりも、自走カウンタ３７の動作クロック３７の周波数が高い場合、つまり、伝送クロックよりも自走カウンタ３７の動作クロックの方が早い場合、図１４に示すように、ピークタイミング値Ｎｐは、徐々に増加していく。また、受信したＯＦＤＭ信号の伝送クロックの周波数よりも、自走カウンタ３７の動作クロック３７の周波数が低い場合、つまり、伝送クロックよりも自走カウンタ３７の動作クロックの方が遅い場合、図１５に示すように、ピークタイミング値Ｎｐは、徐々に減少していく。
【０１２２】
従って、このようにクロック周波数誤差がある場合には、ピークタイミング値Ｎｐが変化してしまうので、正確なシンボル同期を行うことが困難になってしまう。
【０１２３】
（タイミング同期回路の必要性）
そこで、以下に説明をするタイミング同期回路１３では、以上のような各種の外乱及び誤差を除去し、正確にシンボル同期を行うようにしている。
【０１２４】
タイミング同期回路
つぎに、タイミング同期回路１３について説明をする。
【０１２５】
図１６に、タイミング同期回路１３の内部構成図を示す。
【０１２６】
タイミング同期回路１３は、図１６に示すように、クロック周波数誤差算出回路４１と、初期値算出回路４２と、シンボル境界算出回路４３と、シンボル境界補正回路４４と、スタートフラグ生成回路４５とを備えている。
【０１２７】
タイミング同期回路１３には、ガード相関／ピーク検出回路１２からピークタイミング値Ｎｐが、Ｍ個のＯＦＤＭシンボル周期で入力される（Ｍは自然数。）。タイミング同期回路１３内の各回路は、ピークタイミング値Ｎｐの入力タイミング周期（Ｍシンボル周期）で動作が制御されている。
【０１２８】
クロック周波数誤差算出回路４１は、Ｍ個のＯＦＤＭシンボル周期で入力されるピークタイミング値Ｎｐに基づき、クロック周波数誤差を推定し、推定したクロック周波数誤差をシンボル境界算出回路４３に入力する。
【０１２９】
初期値算出回路４２は、Ｍシンボル周期で入力されるピークタイミング値Ｎｐに基づき、そのピークタイミング値Ｎｐの初期値を算出する。この初期値は、シンボル境界算出回路４３に入力される。
【０１３０】
シンボル境界算出回路４３は、Ｍシンボル周期で入力されるピークタイミング値Ｎｐに対して、フィルタリング処理を行い、ＯＦＤＭシンボルの境界位置を示すシンボル境界位置Ｎｘを算出する。シンボル境界位置Ｎｘは、ガード相関／ピーク検出回路１２内の自走カウンタ３７の周期である０〜Ｎｓの範囲で表された値である。ただし、このシンボル境界位置Ｎｘは、自走カウンタ３７及びピークタイミング値Ｎｐが整数精度の値であるのに対して、小数点以下の精度の値となっている。シンボル境界算出回路４３では、出力値（シンボル境界位置Ｎｘ）と入力値（ピークタイミング値Ｎｐ）との位相誤差を算出し、位相誤差成分に基づき出力値（シンボル境界位置Ｎｘ）を安定化させるフィルタリング処理が行われる。初期値算出回路４２から出力される初期値は、例えばフィルタリング処理の開始時等の初期出力値となる。
【０１３１】
また、シンボル境界算出回路４３では、クロック周波数誤差算出回路４１により算出されたクロック周波数誤差を上記位相誤差成分に加算していくことによって、クロック周波数誤差に基づく出力値（シンボル境界位置Ｎｘ）の変動も補正している。このようにクロック周波数誤差を含めてシンボル境界位置を求めることによって、より高精度にシンボル境界位置を特定することが可能となる。
【０１３２】
シンボル境界算出回路４３から出力されるシンボル境界位置Ｎｘは、シンボル境界補正回路４４に入力される。
【０１３３】
シンボル境界補正回路４４は、Ｍシンボル毎に入力されるシンボル境界位置Ｎｘの整数成分を検出して、ＦＦＴ演算のためのスタート時刻を算出する。算出されたスタート時刻は、スタートフラグ生成回路４５に供給される。また、シンボル境界補正回路４４は、シンボル境界位置Ｎｘの小数以下の成分を検出することにより、シンボル境界時刻とＦＦＴ演算開始時刻との動作クロック周期以下の精度の時間ずれを求め、その時間ずれ量に基づきＦＦＴ演算後の各サブキャリアに含まれている信号成分の位相回転量を算出する。算出された位相回転量は、複素信号に変換されたのち、位相誤差補正回路１１に供給される。
【０１３４】
スタートフラグ生成回路４５は、シンボル境界補正回路４４から供給されたスタート時刻に基づき、ＦＦＴ演算のための信号切り出しタイミング（すなわち、ＦＦＴ演算開始タイミング）を特定するスタートフラグを発生する。このスタートフラグは、１ＯＦＤＭシンボル毎に発生される。なお、スタートフラグは、入力されたシンボル境界位置Ｎｘから所定のマージン時間分遅延させたのち発生させてもよい。ただし、このマージン時間は、少なくともガードインターバルの時間長を超えないようにする。このようにシンボル境界時刻から所定のマージン時間を遅延させてスタートフラグを発生することで、例えば、前ゴーストのシンボル境界を検出してしまったことによるシンボル間干渉を除去することができる。
【０１３５】
以下、具体的にタイミング同期回路１３内の各回路の詳細構成について説明をしていく。
【０１３６】
クロック周波数誤差算出回路
クロック周波数誤差算出回路４１では、ピークタイミング値Ｎｐの時間変化率（傾き量Ｓ）を検出し、この傾き量Ｓに基づきクロック周波数誤差を算出する。これは、傾き量Ｓからクロック周波数誤差が算出できるのは、傾き量Ｓがクロック周波数誤差に比例した値となっているためである。まず、この理由について説明をする。
【０１３７】
ガード相関／ピーク検出回路１２内から出力されるピークタイミング値Ｎｐは、ガード相関信号のピークタイミングでの自走カウンタ３７の値である。自走カウンタ３７は、巡回的なカウンタ回路であるが、一周期のカウント数は予め１ＯＦＤＭシンボルのサンプリング数（Ｎｓ）に設定されている。
【０１３８】
そのため、受信したＯＦＤＭ信号のシンボル周期と、自走カウンタ３７の周期とが完全に一致している場合、つまり、受信したＯＦＤＭ信号の伝送クロックと、自走カウンタ３７の動作クロックとの周波数が完全に一致している場合には、ピークタイミング値Ｎｐは一定となる。
【０１３９】
これに対して、受信したＯＦＤＭ信号のシンボル周期よりも、自走カウンタ３７の周期の方が短い場合、つまり、受信したＯＦＤＭ信号の伝送クロックよりも自走カウンタ３７の動作クロックの方が早い場合、ピークタイミング値Ｎｐは、徐々に増加してゆく。また、受信したＯＦＤＭ信号のシンボル周期よりも、自走カウンタ３７の周期の方が長い場合、つまり、受信したＯＦＤＭ信号の伝送クロックよりも自走カウンタ３７の動作クロックの方が遅い場合、ピークタイミング値Ｎｐは、徐々に減少してゆく。
【０１４０】
このようにピークタイミング値Ｎｐの時間変化率は、受信したＯＦＤＭ信号の伝送クロックと、受信側の動作クロックとの誤差であるクロック周波数誤差に比例した値となる。
【０１４１】
クロック周波数誤差算出回路４１では、このようにクロック周波数誤差に比例するピークタイミング値Ｎｐの傾き量Ｓを検出する回路である。なお、ピークタイミング値Ｎｐの傾き量Ｓは、言い換えると、受信したＯＦＤＭシンボルのシンボル間隔を受信側の動作クロックで測定した値であるともいえる。
【０１４２】
図１７に、クロック周波数誤差算出回路４１の具体的な回路構成図を示す。
【０１４３】
クロック周波数誤差算出回路４１は、図１７に示すように、ピークタイミング値Ｎｐを１サンプル分遅延させるレジスタ４１ａと、減算器４１ｂと、ローパスフィルタ４１ｃとを有している。
【０１４４】
クロック周波数誤差算出回路４１には、Ｍ個（Ｍは自然数。）のＯＦＤＭシンボル毎にｈｉｇｈ（１）とされる有効フラグに同期して、ピークタイミング値Ｎｐが入力されてくる。すなわち、一定の入力間隔（Ｍシンボル周期）毎に、ガード相関／ピーク検出回路１２からピークタイミング値Ｎｐが入力される。レジスタ４１ａは、ピークタイミング値Ｎｐを１サンプル分（Ｍシンボル周期）遅延させる。減算器４１ｂは、ガード相関／ピーク検出回路１２から入力されたピークタイミング値Ｎｐから、レジスタ４１ａに格納されている１サンプル前のピークタイミング値Ｎｐを減算し、ピークタイミング値Ｎｐの変化量を算出する。ローパスフィルタ４１ｃは、ピークタイミング値Ｎｐの変化量を平均化し、ピークタイミング値Ｎｐの時間変化率（傾き量Ｓ）を求める。
【０１４５】
なお、レジスタ４１ａは、イネーブル機能付きのレジスタである。イネーブル機能付きレジスタの動作を下記の表１に示す。表１において、ｋは任意のタイミングであり、ｋ＋１はｋの１クロック後のタイミングを示している。ＥＮ［ｘ］は、時刻ｘにおけるイネーブルポートの値（０又は１）であり、Ｄ［ｘ］は、時刻ｘにおけるレジスタの入力ポートの値であり、Ｑ［ｘ］は時刻ｘにおける出力ポートの値である。Ａは任意の値である。
【０１４６】
【表１】
2004214961.tif 000003
【０１４７】
つまり、イネーブル機能付きのレジスタは、イネーブルポートにフラグがアサート（１とされた）タイミングで入力ポートの値を内部に保持し、内部に保持している値を出力ポートから出力する回路である。本明細書で説明をする他のイネーブル機能付きのレジスタも表１と同一の動作をする。
【０１４８】
クロック周波数誤差算出回路４１は、このように求められたピークタイミング値Ｎｐの時間変化率（傾き量Ｓ）を、クロック周波数誤差として、シンボル境界算出回路４３に供給する。
【０１４９】
初期位相算出回路
初期位相算出回路４２は、シンボル境界算出回路４３で行われるフィルタリング処理に用いられる初期値（初期位相）を算出する。
【０１５０】
初期位相算出回路４２は、例えば、図１８に示すように、イネーブル機能付きのレジスタ４２ａにより構成することができる。レジスタ４２ａの入力ポートＤには、ピークタイミング値Ｎｐが入力され、イネーブルポートＥＮには有効フラグが入力される。この場合、初期位相算出回路４２は、ピークタイミング値Ｎｐを１サンプル分（Ｍシンボル分）遅延させて、そのまま初期位相としてシンボル境界算出回路４３に出力する。
【０１５１】
また、初期位相算出回路４２は、図１９〜図２１に示すように構成して、初期位相の精度向上を図ってもよい。
【０１５２】
図１９に示す初期位相算出回路４２は、Ｎ段のイネーブル機能付きレジスタから構成されたシフトレジスタ４２ｂと、シフトレジスタ４２ｂ内の全レジスタの出力値を合計する加算器４２ｃと、加算器４２ｃの出力値に１／Ｎを乗算する乗算器４２ｄとから構成されている。シフトレジスタ４２ｂの初段のレジスタの入力ポートＤには、ガード相関／ピーク検出回路１２からピークタイミング値Ｎｐが入力される。各レジスタのイネーブルポートＥＮには、ガード相関／ピーク検出回路１２から出力される有効フラグが入力される。このような図１９に示す初期位相算出回路４２では、乗算器４２ｄの出力値が初期位相として出力される。つまり、図１９に示す初期位相算出回路４２は、ピークタイミング値Ｎｐに対してＮサンプル毎の移動平均を算出して、初期位相として出力している。
【０１５３】
図２０に示す初期位相算出回路４２は、出力値を１サンプル分保持するイネーブル機能付きのレジスタ４２ｅと、ガード相関／ピーク検出回路１２から入力されたピークタイミング値Ｎｐからレジスタ４２ｅの出力値を減算する減算器４２ｆと、減算器４２ｆの出力値に所定のゲインを乗算する乗算器４２ｇと、乗算器４２ｇの出力値とレジスタ４２ｅの出力値とを加算する加算器４２ｈとから構成されている。レジスタ４２の入力ポートＤには加算器４２ｈの出力値が入力され、イネーブルポートＥＮにはガード相関／ピーク検出回路１２からの有効フラグが入力される。図２０に示す初期位相算出回路４２では、加算器４２ｈの出力値が初期位相として出力される。つまり、図２０に示す初期位相算出回路４２は、ＩＩＲ型のフィルタによって、ピークタイミング値Ｎｐにローパスフィルタリングを行って平均をとり、その平均値を初期位相として出力している。
【０１５４】
図２１に示す初期位相算出回路４２は、Ｎ段のイネーブル機能付きレジスタから構成されたシフトレジスタ４２ｉと、シフトレジスタ４２ｉ内の全レジスタの格納値のなかから１つの中央値を選択する中央値選択器４２ｊとから構成されている。シフトレジスタ４２ｉの初段のレジスタの入力ポートＤには、ガード相関／ピーク検出回路１２からピークタイミング値Ｎｐが入力される。各レジスタのイネーブルポートＥＮには、ガード相関／ピーク検出回路１２から出力される有効フラグが入力される。中央値選択器４２ｊは、シフトレジスタ４２ｉの各レジスタからＮ個の入力値を受け付け、それらを大きい順に並べたときに、Ｎ／２番目となる値を出力する。従って、図２１に示す初期位相算出回路４２では、中央値選択器４２ｊの出力値が初期位相として出力される。つまり、この初期位相算出回路４２は、いわゆる中央値選択フィルタによって、ピークタイミング値Ｎｐに対してＮサンプル毎の中央値を算出し、初期位相として出力している。そのため、この初期位相算出回路４２では、例えば、入力値のある１つのピークタイミング値Ｎｐが極端に大きい誤差を持っている場合などに、その大きな誤差による変動を効果的に抑えることが可能となる。
【０１５５】
シンボル境界算出回路
つぎに、シンボル境界算出回路４３について説明をする。
【０１５６】
シンボル境界算出回路４３は、ガード相関／ピーク検出回路１２からピークタイミング値Ｎｐが入力され、このピークタイミング値Ｎｐに基づきいわゆるＤＬＬ（Ｄｅｌａｙ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）によるループフィルタリングを行い、シンボル境界位置Ｎｘを推定する回路である。
【０１５７】
（Ｎｐ、Ｎｘについての説明）
まず、ピークタイミング値Ｎｐ及びシンボル境界位置Ｎｘについて説明をする。
【０１５８】
ピークタイミング値Ｎｐは、ガード相関／ピーク検出回路１２により検出されたガード相関信号のピーク位置を示す値である。また、シンボル境界位置Ｎｘは、受信したＯＦＤＭ信号のＯＦＤＭシンボルの境界位置を示す値である。
【０１５９】
ピークタイミング値Ｎｐ及びシンボル境界位置Ｎｘは、ガード相関／ピーク検出回路１２内の自走カウンタ３７のカウント値の範囲内の値をとる。すなわち、ピークタイミング値Ｎｐ及びシンボル境界位置Ｎｘは、０からＮｓまで範囲の値をとる。ピークタイミング値Ｎｐは自走カウンタ３７のカウント値がそのまま出力された値であることから０〜Ｎｓの範囲の整数精度の値である。シンボル境界位置Ｎｘは、０〜Ｎｓの範囲の小数点以下の精度も含めた値である。
【０１６０】
ガード相関／ピーク検出回路１２内の自走カウンタ３７は、本ＯＦＤＭ受信装置１の動作クロックをカウントして自走動作しているので、そのカウント値はＯＦＤＭ受信装置１の基準時刻とみなすことができる。また、自走カウンタ３７の１周期のカウント数は、ＯＦＤＭ信号の１シンボル内のサンプル数Ｎｓ（有効シンボルのサンプル数Ｎｕとガードインターバルのサンプル数Ｎｇとを加算した数）に設定されている。従って、ピークタイミング値Ｎｐ及びシンボル境界位置Ｎｘは、自走カウンタ３７に同期した時刻を表している。言い換えれば、ＯＦＤＭ信号のシンボル周期に対する位相を表している。
【０１６１】
本ＯＦＤＭ受信装置１では、以上のようにＯＦＤＭ信号の１シンボルのサンプル数Ｎｓ内の範囲の値を用いて、ピークタイミング値Ｎｐ及びシンボル境界位置Ｎｘを生成しているので、繰り返し発生するシンボル境界位置の同期制御を簡易に行うことが可能となっている。
【０１６２】
（シンボル境界算出回路の全体構成）
続いて、シンボル境界算出回路４３の内部構成について説明をする。図２２に、シンボル境界算出回路４３の回路構成図を示す。
【０１６３】
シンボル境界算出回路４３は、図２２に示すように、位相比較回路５１と、リミッタ５２と、非対称ゲイン回路５３と、ローパスフィルタ５４と、クロック誤差補正回路５５と、位相発生回路５６と、同期管理回路５７と、第１のレジスタ５８と、第２のレジスタ５９と、第３のレジスタ６０とを備えている。
【０１６４】
シンボル境界算出回路４３には、ピークタイミング値Ｎｐ及び有効フラグが入力される。有効フラグは、自走カウンタ３７の巡回タイミングに同期して、Ｍシンボル（Ｍは自然数。）に１回だけＨｉｇｈ（１）となる。シンボル境界算出回路４３は、有効フラグがＨｉｇｈとなったタイミング毎に、シンボル境界位置Ｎｘを算出する。
【０１６５】
（位相比較回路）
図２３に、位相比較回路５１の回路構成図を示す。
【０１６６】
位相比較回路５１は、減算器５１ａと、モジュロ演算器５１ｂとから構成されている。位相比較回路５１には、ガード相関／ピーク検出回路１２からピークタイミング値Ｎｐが入力されるとともに、シンボル境界算出回路４３の出力値であるシンボル境界位置Ｎｘがフィードバックされて入力される。位相比較回路５１に入力されるシンボル境界位置Ｎｘは、ガード相関／ピーク検出回路１２から出力されるピークタイミング値Ｎｐの入力タイミングに対して、１サンプル前（すなわち、１回前に有効フラグがＨｉｇｈとなったタイミング）に当該シンボル境界算出回路４３から出力された値である。位相比較回路５１に入力されるシンボル境界位置Ｎｘは、第１のレジスタ５８を介して入力されている。
【０１６７】
減算器５１ａは、ピークタイミング値Ｎｐからシンボル境界位置Ｎｘを減算する。モジュロ演算器５１ｂは、減算器５１ａの出力値に対して、Ｎｓ（１シンボルのサンプル数）の剰余演算をする。つまり、モジュロ演算器５１ｂは、減算器５１ａの出力値をＮｓ（１シンボルのサンプル数）で除算し、その余りの値を出力する。
【０１６８】
このような位相比較回路５１では、自走カウンタ３７のカウント値をシンボル周期とみなした場合における、現在推定されているシンボル境界位相と、現在のシンボルのガード相関信号のピーク位相との位相差Δθが算出される。つまり、自走カウンタ３７のカウント値を基準時刻とみなした場合における、現在推定されているシンボル境界時刻と、現在のガード相関信号のピーク時刻との時間差が算出される。
【０１６９】
位相比較回路５１により算出された位相差Δθは、リミッタ５２に供給される。
【０１７０】
（リミッタ）
図２４に、リミッタ５２の回路構成図を示す。
【０１７１】
リミッタ５２には、位相比較回路５１の出力値である位相差Δθが入力される。リミッタ５２は、上限値ＴＨ１と位相差Δθとを比較する第１の比較器５２ａと、下限値ＴＨ２と位相差Δθとを比較する第２の比較器５２ｂと、位相差Δθ、上限値ＴＨ１又は下限値ＴＨ２のいずれか一つを選択するセレクタ５２ｃとから構成されている。上限値ＴＨ１と下限値ＴＨ２との大小関係は、ＴＨ１＞ＴＨ２である。
【０１７２】
第１の比較器５２ａは、位相差Δθが上限値ＴＨ１より小さければＬｏｗ（０）を出力し、位相差Δθが上限値ＴＨ１以上であればＨｉｇｈ（１）を出力する。第２の比較器５２ｂは、位相差Δθが下限値ＴＨ２より大きければＬｏｗ（０）を出力し、位相差Δθが下限値ＴＨ２以下であればＨｉｇｈ（１）を出力する。
【０１７３】
セレクタ５２ｃは、第１の比較器５２ａの出力がＬｏｗ（０）且つ第２の比較器５２ｂの出力がＬｏｗ（０）であれば、位相比較回路５１から出力された位相差Δθをそのまま出力する。セレクタ５２ｃは、第１の比較器５２ａの出力がＨｉｇｈ（１）であれば上限値ＴＨ１を出力し、第２の比較器５２ｂの出力がＨｉｇｈ（１）であれば下限値ＴＨ２を出力する。すなわち、リミッタ５２は、入力された位相差Δθが上限値ＴＨ１から下限値ＴＨ２の範囲に入っていればそのまま位相差Δθを出力するが、入力された位相差Δθが上限値ＴＨ１以上であれば出力値を上限値ＴＨ１でクリップし、入力された位相差Δθが下限値以下であれば出力値を下限値ＴＨ２でクリップするといった、ＴＨ１＞ＴＨ２の範囲で位相差Δθのレベル制限を行う回路である。
【０１７４】
なお、ここでは、位相差Δθは０を中心としてプラス方向とマイナス方向に値が変動するので、ＴＨ１≧０，ＴＨ２≦０に設定する。
【０１７５】
シンボル境界算出回路４３では、このようなリミッタ５２を設けることによって、例えばフェージング環境において生じる大きなインパルスノイズを除去することができ、同期保持特性を向上させることができる。
【０１７６】
リミッタ５２によりレベル制限がされた位相差Δθは、非対称ゲイン回路５３に供給される。
【０１７７】
（非対称ゲイン回路）
図２５に、非対称ゲイン回路５３の回路構成図を示す。
【０１７８】
非対称ゲイン回路５３には、リミッタ５２の出力値であるレベル制限がされた後の位相差Δθが入力される。非対称ゲイン回路５３は、位相差Δθの極性を判断する比較器５３ａと、位相差Δθに第１のゲインＧａを乗算する第１の乗算器５３ｂと、位相差Δθに第２のゲインＧｂを乗算する第２の乗算器５３ｃと、第１の乗算器５３ｂ又は第２の乗算器５３ｃのいずれかの出力を選択するセレクタ５３ｄとから構成されている。第１のゲインＧａと第２のゲインＧｂとの関係は、Ｇａ＞Ｇｂである。
【０１７９】
比較器５３ａは、位相差Δθと０とを比較し、位相差Δθが０より小さければＬｏｗ（０）を出力し、位相差Δθが０以上であればＨｉｇｈ（１）を出力する。セレクタ５３ｄは、比較器５３ａの出力がＬｏｗ（０）であれば、第１の乗算器５３ｂの出力値（位相差ΔθにＧａが乗算された値）を選択して出力し、比較器５３ａの出力がＨｉｇｈ（１）であれば、第２の乗算器５３ｃの出力値（位相差ΔθにＧｂが乗算された値）を選択して出力する。
【０１８０】
すなわち、非対称ゲイン回路５３は、ピークタイミング値Ｎｐがシンボル境界位置Ｎｘよりも早いか遅いかを判別し、ピークタイミング値Ｎｐの方がシンボル境界位置Ｎｘよりも早ければ小さいゲイン（Ｇｂ）を乗算し、ピークタイミング値Ｎｐの方がシンボル境界位置Ｎｘよりも遅ければ大きいゲイン（Ｇａ）を乗算する。つまり、非対称ゲイン回路５３は、マルチパス等により複数のピーク値が検出されるような場合に、より時間的に早い信号（主波）に対して同期をしやすいように、位相差Δθに乗算するゲインを変えている。
【０１８１】
非対称ゲイン回路５３によりゲインが乗算された位相差Δθは、ローパスフィルタ５４に供給される。
【０１８２】
（ローパスフィルタ）
図２６に、ローパスフィルタ５４の回路構成図を示す。
【０１８３】
ローパスフィルタ５４には、非対称ゲイン回路５３によりゲインが乗算された位相差Δθ及びガード相関／ピーク検出回路１２から出力された有効フラグが入力される。ローパスフィルタ５４は、イネーブル機能付きのレジスタ５４ａと、減算器５４ｂと、乗算器５４ｃと、加算器５４ｄとから構成されている。
【０１８４】
イネーブル機能付きレジスタ５４ａは、イネーブルポートＥＮに有効フラグが入力され、入力ポートＤに当該ローパスフィルタ５４の出力値（平均位相差ＡｖｅΔθ）が入力される。
【０１８５】
減算器５４ｂは、非対称ゲイン回路５３から出力された位相差Δθから、レジスタ５４ａの出力値を減算する。すなわち、減算器５４ｂは、入力された位相差Δθから、１サンプル前（１回前に有効フラグがＨｉｇｈとなったタイミング）の当該ローパスフィルタ５４の出力値（平均位相差ＡｖｅΔθ）を減算して、位相差Δθの残差を算出する。
【０１８６】
乗算器５４ｃは、減算器５４ｂから出力された位相差Δθの残差に対して所定の係数Ｋを乗算する。加算器５４ｄは、所定の係数Ｋが乗算された残差と、レジスタ５４ａの出力値とを加算する。この加算器５４ｄの出力値が、当該ローパスフィルタ５４の出力値（平均位相差ＡｖｅΔθ）となる。
【０１８７】
つまり、ローパスフィルタ５４は、ＩＩＲ型のローパスフィルタを用いて、入力された位相差Δθを平均化し、平均位相差ＡｖｅΔθを算出する回路である。
【０１８８】
ローパスフィルタ５４により算出された平均位相差ＡｖｅΔθは、クロック誤差補正回路５５に供給される。
【０１８９】
（クロック誤差補正回路）
図２７に、クロック誤差補正回路５５の回路構成及びその制御回路となる同期管理回路５７を示す。
【０１９０】
クロック誤差補正回路５５には、ローパスフィルタ５４の出力値である平均位相差ＡｖｅΔθ及びガード相関／ピーク検出回路１２から出力された有効フラグが入力される。
【０１９１】
クロック誤差補正回路５５は、乗算器５５ａと、レジスタ５５ｂと、第１の加算器５５ｃと、第２の加算器５５ｄとから構成されている。
【０１９２】
乗算器５５ａは、ローパスフィルタ５４から出力された平均位相差ＡｖｅΔθに対して所定の係数Ｋ１を乗算する。乗算器５５ａの出力値は、推定されているクロック周波数誤差から現在処理中の特定のシンボルに対するクロック周波数誤差を減算したときに得られる残差成分を表している。クロック周波数誤差の残差成分は、例えば、係数Ｋ１を、ｎシンボル分のサンプリング数の逆数（ｎは有効フラグが発生するシンボルの間隔）、つまり、１／（ｎ×Ｎｓ）とすることによって算出できる。
【０１９３】
レジスタ５５ｂには、現在推定されているクロック周波数誤差が格納される。第１の加算器５５ｃは、レジスタ５５ｂに格納されている現在推定されているクロック周波数誤差と、乗算器５５ａから出力された残差成分とを加算して、新たなクロック周波数誤差を算出する。
【０１９４】
第２の加算器５５ｄは、第１の加算器５５ｃから出力されたクロック周波数誤差を、ローパルフィルタ５４から出力された平均位相差ＡｖｅΔθに加算する。クロック周波数誤差が加算された平均位相差ＡｖｅΔθは、位相発生回路５６に供給される。
【０１９５】
このように、クロック誤差補正回路５５は、平均位相差ＡｖｅΔθに対してクロック周波数誤差を加算することにより、平均位相差ＡｖｅΔθに対してクロック周波数誤差の補正を行う。このため、シンボル境界算出回路４３では、より正確なシンボル同期処理を行うことができる。
【０１９６】
ここで、レジスタ５５ｂには、現在推定されているクロック周波数誤差が格納されるが、２つの推定値のうちのいずれか一方が選択されて格納される。一方は、第１の加算器５５ｃから出力される推定値であり、他方は、外部のクロック周波数誤差算出回路４１から出力される推定値である。
【０１９７】
クロック周波数誤差は、その残差成分を累積加算することによって算出することが可能である。つまり、乗算器５５ａの出力を累積加算してゆき、その値が安定化したときにクロック周波数誤差の推定値となる。また、クロック周波数誤差は、上述したようにピークタイミング値Ｎｐの傾き値からも算出することができる。クロック周波数誤差算出回路４１では、ピークタイミング値Ｎｐの傾き値から算出したクロック周波数誤差を出力している。平均位相差ＡｖｅΔθに加算するクロック周波数誤差には、上記の２つの値を用いることができるが、クロック周波数誤差算出回路４１から出力されたクロック周波数誤差の方が、残差を累積加算して求めないため応答が速く、且つ、別のパスでクロック周波数誤差のみを算出できるので位相誤差に影響されずに正確に値を算出することができる。
【０１９８】
そこで、クロック誤差補正回路５５では、クロック周波数誤差算出回路４１の出力値の安定状態を判断し、安定状態の場合には、当該クロック周波数誤差算出回路４１の出力値を上記レジスタ５５ｂに入力し、この出力値が安定していない状態（不安定状態）の場合には、第１の加算器５５ｃの出力値をフィードバックしてレジスタ５５ｂに入力するようにしている。
【０１９９】
具体的に、安定状態及び不安定状態の状態管理は、同期管理回路５７により行われる。同期管理回路５７は、クロック周波数誤差算出回路４１の出力値の安定状態をステートマシーンにより管理する。同期管理回路５７のステートマシーンは、まず、動作開始時には不安定状態に遷移させる。不安定状態のときに、クロック周波数誤差算出回路４１の出力値が所定数回連続して一定範囲内であれば、安定状態に遷移させる。このとき、ステートマシーンは、安定状態に遷移するときの出力値を、現在の推定値として保持する。安定状態では、クロック周波数誤差算出回路４１の出力値と現在の推定値との差を検出し、所定数回連続でその差がある一定範囲を超えたならば、不安定状態に遷移させる。同期管理回路５７は、ステートマシーンが安定状態の場合には第１のロードフラグをＨｉｇｈ（１）とし、不安定状態の場合には第１のロードフラグをＬｏｗ（０）とする。
【０２００】
また、レジスタ５５ｂへの入力されるパスの切り換えは、当該レジスタ５５ｂをロードイネーブル機能付きのレジスタとすることで行われている。
【０２０１】
ロードイネーブル機能付きレジスタの動作を下記の表２に示す。表２において、ｋは任意のタイミングであり、ｋ＋１はｋの１クロック後のタイミングを示している。ＥＮ［ｘ］は時刻ｘにおけるイネーブルポートの値（０又は１）であり、ＬＥＮ［ｘ］は時刻ｘにおけるロードイネーブルポートの値（０又は１）であり、Ｄ［ｘ］は時刻ｘにおけるレジスタの入力ポートの値であり、ＬＤ［ｘ］は時刻ｘにおけるレジスタのロードポートの値であり、Ｑ［ｘ］は時刻ｘにおける出力ポートの値である。Ａ，Ｂは任意の値である。
【０２０２】
【表２】
2004214961.tif 000004
【０２０３】
つまり、ロードイネーブル機能付きのレジスタは、イネーブルポートに信号がアサート（１とされた）タイミングで入力ポートＤ又はロードポートＬＤの値を内部に保持し、内部に保持している値を出力ポートＱから出力する回路である。入力ポートＤ又はロードポートＬＤのいずれの値を格納するかは、ロードイネーブルポートＬＥＮがＨｉｇｈ（１）となっているか、Ｌｏｗ（０）になっているかによって選択される。本明細書で説明をする他のロードイネーブル機能付きのレジスタも表２と同一の動作をする。
【０２０４】
このようなロードイネーブル機能付きのレジスタ５５ｂには、イネーブルポートＥＮに有効フラグが入力され、入力ポートＤには第１の加算器５５ｃの出力値が入力され、ロードイネーブルポートＬＥＮには同期管理回路５７から出力される第１のロードフラグが入力され、ロード端子ＬＤにはクロック周波数誤差算出回路４１からクロック周波数誤差が入力される。
【０２０５】
従って、同期管理回路５７によりクロック周波数誤差算出回路４１の出力値が安定状態であると判断されているならば、レジスタ５５ｂは、クロック周波数誤差算出回路４１の出力値を内部に取り込み、不安定状態であると判断されているならば、第１の加算器５５ｃの出力値を内部に取り込む。
【０２０６】
このようなクロック誤差補正回路５５が設けられていることによって、シンボル境界位置を算出する際に、別のパスで算出されたクロック周波数誤差を用いて補正をすることができる。そのため、より早く且つ正確にシンボル境界を算出することができる。
【０２０７】
（位相発生回路）
図２８に、位相発生回路５６の回路構成及びその制御回路となる同期管理回路５７を示す。
【０２０８】
位相発生回路５６には、クロック誤差補正回路５５の出力値であるクロック周波数誤差成分が補正された後の平均位相差ＡｖｅΔθ、並びに、ガード相関／ピーク検出回路１２から出力された有効フラグが入力される。また、位相発生回路５６には、初期位相算出回路４２の出力値である初期位相、並びに、同期管理回路５７から第２のロードフラグも入力される。
【０２０９】
位相発生回路５６は、加算器５６ａと、レジスタ５６ｂとから構成されている。
【０２１０】
レジスタ５６ｂには、現在の推定位相が格納されている。
【０２１１】
加算器５６ａには、クロック誤差補正回路５５から出力された平均位相差ＡｖｅΔθと、レジスタ５６ｂに格納されている現在の推定位相が入力される。加算器５６ａは、平均位相差ＡｖｅΔθと現在の推定位相とを加算し、シンボル境界位置Ｎｘを出力する。
【０２１２】
このような位相発生回路５６は、平均位相差ＡｖｅΔθに、現在推定されている位相を加算することによって、シンボル境界位置Ｎｘを算出する。つまり、位相発生回路５６は、位相比較回路５１からクロック誤差補正回路５５までのパスで算出された位相の誤差成分を、現在推定されている位相に加算することによって、最終的なシンボル境界位置を示す出力位相（シンボル境界位置Ｎｘ）を発生する。なお、この出力位相（シンボル境界位置Ｎｘ）は、自走カウンタ３７から発生されるカウント値（０〜Ｎｓ）の周期の位相を表しているため、算出された後の出力位相がＮｓを越えた場合又は０を下回った場合には、自走カウンタ３７のカウント周期（Ｎｓ）でモジュロ演算を行った後の値が出力される。
【０２１３】
ここで、レジスタ５６ｂには、現在の推定位相が格納されるが、２つの推定位相のうちのいずれか一方が選択されて格納される。一方は、加算器５６ａから出力される推定値であり、他方は、外部の初期位相算出回路４２から出力される推定値である。現在の推定位相は、その位相残差を累積加算することによって算出することが可能である。つまり、加算器５６ａの出力を累積加算してゆき、その値が安定化したときに現在の推定位相となる。また、現在の推定位相は、ピークタイミング値Ｎｐそのもの又はピークタイミング値Ｎｐをフィルタリングした値とすることもできる。
【０２１４】
以上のように現在の推定位相には、上記の２つの値を用いることができるが、初期位相算出回路４２から出力された初期位相の方が、位相誤差を累積加算して求めないため応答が速い。
【０２１５】
そこで、位相発生回路５６では、初期位相算出回路４２の出力値の安定状態を判断し、安定状態の場合には、当該初期位相算出回路４２の出力値を上記レジスタ５６ｂに格納し、この出力値が安定していない状態（不安定状態）の場合には、加算器５６ａの出力値をフィードバックしてレジスタ５６ｂに格納するようにしている。
【０２１６】
具体的に、安定状態及び不安定状態の状態管理は、同期管理回路５７により行われる。同期管理回路５７は、初期位相算出回路４２の出力値の状態をステートマシーンにより管理する。同期管理回路５７のステートマシーンは、まず、動作開始時には不安定状態に遷移させる。不安定状態のとき、初期位相算出回路４２の出力値が所定数回連続して一定範囲内であれば、安定状態に遷移させる。このとき、ステートマシーンは、安定状態に遷移するときの出力値を、現在の推定値として保持する。安定状態のときは、初期位相算出回路４２の出力値と現在の推定値との差を検出し、所定数回連続でその差がある一定の範囲を超えたならば、不安定状態に遷移させる。同期管理回路５７は、ステートマシーンが安定状態の場合には第２のロードフラグをＨｉｇｈ（１）とし、不安定状態の場合には第２のロードフラグをＬｏｗ（０）とする。
【０２１７】
また、レジスタ５６ｂへの入力されるパスの切り換えは、当該レジスタ５６ｂをロードイネーブル機能付きのレジスタとすることで行われている。
【０２１８】
このようなロードイネーブル機能付きのレジスタ５６ｂには、イネーブルポートＥＮに有効フラグが入力され、入力ポートＤには加算器５６ａの出力値が入力され、ロードイネーブルポートＬＥＮには同期管理回路５７から出力される第２のロードフラグが入力され、ロード端子ＬＤには初期位相算出回路４２から初期位相が入力される。
【０２１９】
従って、同期管理回路５７により初期位相算出回路４２の出力値が安定状態である判断されているならば、レジスタ５６ｂは、初期位相算出回路４２の出力値を内部に取り込み、不安定状態であると判断されているならば、加算器５６ａの出力値を内部に取り込む。
【０２２０】
このような位相発生回路５６が設けられていることによって、シンボル境界位置を算出する際に、別のパスで算出された現在の推定位相を用いて補正をすることができる。そのため、より早く且つ正確にシンボル境界を算出することができる。
【０２２１】
位相発生回路５６から出力されたシンボル境界位置Ｎｘは、第１のレジスタ５８及び第２のレジスタ５９に供給される。
【０２２２】
（出力回路及びフィードバック回路）
シンボル境界算出回路４３の第１のレジスタ５８及び第２のレジスタ５９は、イネーブル機能付きのレジスタである。
【０２２３】
第１のレジスタ５８には、イネーブルポートＥＮに有効フラグが入力され、入力ポートＤには位相発生回路５６の出力値（シンボル境界位置Ｎｘ）が入力される。第１のレジスタ５８は、その出力ポートＱが位相比較回路５１に接続されている。従って、第１のレジスタ５８は、シンボル境界位置Ｎｘを１サンプル分（１有効シンボル分）遅延させ、位相比較回路５１に供給している。
【０２２４】
第２のレジスタ５９には、イネーブルポートＥＮに有効フラグが入力され、入力ポートＤには位相発生回路５６の出力値（シンボル境界位置Ｎｘ）が入力される。第２のレジスタ５９は、その出力ポートＱがシンボル境界補正回路４４に接続されている。従って、第２のレジスタ５９は、シンボル境界位置Ｎｘを１サンプル分（１有効シンボル分）遅延させ、シンボル境界回路４４に供給している。
【０２２５】
第３のレジスタ６０は、入力ポートＤに入力された信号を、１クロック分遅延させて出力ポートＱに反映する通常のレジスタである。第３のレジスタ６０の入力ポートＤには、ガード相関／ピーク検出回路１２から出力された有効フラグが入力され、出力ポートＱは、シンボル境界補正回路４４が接続されている。従って、第３のレジスタ６０は、シンボル境界位置Ｎｘとのタイミングの同期をとって、有効フラグをシンボル境界補正回路４４に供給している。
【０２２６】
シンボル補正回路
つぎに、シンボル境界補正回路４４について説明をする。
【０２２７】
図２９にシンボル境界補正回路４４のブロック構成図を示す。
【０２２８】
シンボル境界補正回路４４には、シンボル境界算出回路４３からシンボル境界位置Ｎｘが入力される。このシンボル境界位置Ｎｘは、ガード相関／ピーク検出回路１２内の自走カウンタ３７のカウント周期（０〜Ｎｓ）内の値となっている。つまり、シンボル境界位置Ｎｘは、ＯＦＤＭ信号のシンボル境界位置を自走カウンタ３７の周期に対する位相で表した値である。言い換えれば、自走カウンタ３７が基準時刻を発生するとみなした場合におけるその基準時刻で表した値である。
【０２２９】
さらに、シンボル境界位置Ｎｘは、上述したシンボル境界算出回路４３によってフィルタリングが行われることにより、その精度が自走カウンタ３７の動作クロックの周期以下まで表されている。すなわち、シンボル境界位置Ｎｘは、０〜Ｎｓの範囲の小数点以下の精度も含めた値となっている。
【０２３０】
シンボル境界補正回路４４は、このようなシンボル境界位置Ｎｘを整数精度（つまり、動作クロックの周期精度）で表しなおして、動作クロック精度でのシンボル境界位置を算出する。それとともに、シンボル境界補正回路４４は、シンボル境界位置Ｎｘの小数精度の値に基づき、ＦＦＴの切り出しタイミングとシンボルの境界タイミングとの動作クロック周期以下の精度の誤差を示す位相誤差量βを算出し、さらに、その位相誤差量βｍに基づき位相補正回路１１に供給する位相補正信号を生成する。
【０２３１】
シンボル境界補正回路４４の内部構成について説明をする。
【０２３２】
図２９に示すように、シンボル境界補正回路４４は、整数丸め回路４４ａと、減算器４４ｂと、位相補正量算出回路４４ｃと、複素変換回路４４ｄとを備えている。
【０２３３】
整数丸め回路４４ａには、シンボル境界算出回路４３から算出されたシンボル境界位置Ｎｘが入力される。整数丸め回路４４ａは、入力されたシンボル境界位置Ｎｘを動作クロック精度の値に丸める演算を行う。つまり、０〜Ｎｓの範囲の整数の値に丸める。例えば、整数丸め回路４４ａは、シンボル境界位置Ｎｘの小数点以下の値を切捨てる演算、シンボル境界位置Ｎｘの小数点以下の値を切り上げる演算、又は、シンボル境界位置Ｎｘの小数点以下の値の四捨五入する演算、といったような整数丸め演算を行う。整数丸めがされたシンボル境界位置Ｎｘは、減算器４４ｂに供給される。さらに、整数丸めがされたシンボル境界位置Ｎｘは、シンボルスタート情報として、スタートフラグ生成回路４５にも供給される。
【０２３４】
減算器４４ｂは、シンボル境界算出回路４３から出力されたシンボル境界位置Ｎｘ（小数点以下の精度まで表されたシンボル境界位置Ｎｘ）から、整数丸め回路４４ａから出力されたシンボル境界位置Ｎｘ（整数精度のシンボル境界位置Ｎｘ）を減算する。減算器４４ｂの出力値は、ＦＦＴの切り出しタイミングとシンボルの境界タイミングとの動作クロック周期以下の精度の誤差、すなわち、位相誤差量βｍである。減算器４４ｂから出力された位相誤差量βｍは、位相補正量算出回路４４ｃに供給される。
【０２３５】
位相補正量算出回路４４ｃには、位相誤差量βｍとともに、各サブキャリアのサブキャリア番号ｎが入力される。サブキャリア番号は、例えば、フレーム同期回路１８等から入力される。位相補正量算出回路４４ｃは、位相誤差量βｍから、各サブキャリアに対する補正量θｃｌｋ（ｎ）を、以下の式に基づき算出する。
【０２３６】
θｃｌｋ（ｎ）＝２πｎβｍ／Ｎｕ
ここで、ｎはサブキャリア番号を示し、Ｎｕは、有効シンボルのサンプル数（つまり、サブキャリア数）を示している。
【０２３７】
サブキャリア番号ｎは、例えば、ＯＦＤＭ信号の中心周波数に位置するサブキャリアのサブキャリア番号を０としている。各サブキャリアは、周波数Δｆ（Δｆ＝１／Ｔ：Ｔは有効シンボル長）間隔で配置され、それぞれにサブキャリア番号が付けられている。例えば、中心周波数より低い周波数に配置されているサブキャリアには、−１〜−５１２のサブキャリア番号が付与され、中心周波数より高い周波数に配置されているサブキャリアには、１〜５１１のサブキャリア番号が付与されている。
【０２３８】
また、各サブキャリア毎に補正量が異なるのは、位相誤差量βｍがＦＦＴの切り出しタイミングとシンボルの境界タイミングとの遅延時間で表されているため、その遅延時間で生じる位相回転量が各周波数毎に異なるからである。
【０２３９】
以上のように位相補正量算出回路４４ｃは、位相補正量θｃｌｋ（ｎ）を求め、求めた位相補正量θｃｌｋ（ｎ）を複素変換回路４４ｄに供給する。
【０２４０】
複素変換回路４４ｄは、供給された位相補正量θｃｌｋ（ｎ）に対して、サイン及びコサインをとり、複素信号に変換する。複素変換回路４４ｄは、複素変換をした位相補正量（ｃｏｓ（θｃｌｋ（ｎ）），ｓｉｎ（θｃｌｋ（ｎ）））を、位相補正信号として、位相補正回路１１に供給する。
【０２４１】
このような位相補正信号が供給された位相補正回路１１では、ＦＦＴ演算回路１０から出力されるＯＦＤＭ周波数領域信号の各サブキャリアに対応したデータに対して、複素変換回路４４ｄから出力される位相補正信号（ｃｏｓ（θｃｌｋ（ｎ）），ｓｉｎ（θｃｌｋ（ｎ）））を複素乗算して位相誤差を補正する。具体的には、位相補正回路１１では、以下に示すような行列演算を行う。
【０２４２】
【数１】
2004214961.tif 000005
【０２４３】
上式において、Ｉｉｎ（ｎ），Ｑｉｎ（ｎ）は、ＦＦＴ演算回路１０から出力されたサブキャリア番号ｎの演算結果であり、Ｉｉｎ（ｎ）が実数成分，Ｑｉｎ（ｎ）が虚数成分を示している。また、Ｉｏｕｔ（ｎ），Ｑｏｕｔ（ｎ）は、位相補正回路１１から出力されるサブキャリア番号ｎの位相補正結果であり、Ｉｏｕｔ（ｎ）が実数成分，Ｑｏｕｔ（ｎ）が虚数成分を示している。
【０２４４】
以上のように、シンボル境界補正回路４４では、非常に簡易な回路構成で且つ正確に誤差を補正することができる。さらに、シンボル境界補正回路４４は、ＦＦＴ演算前のガード相関ピーク信号を用いて誤差量を算出しているので、例えばパイロット信号等を用いてフィードバックして補正を行うよりも、非常に早く同期の引き込みを行うことが可能となる。
【０２４５】
スタートフラグ生成回路
スタートフラグ生成回路４５は、Ｍシンボル毎に入力されるシンボルスタート情報（整数丸めがされた後のシンボル境界位置Ｎｘ）がシンボル境界補正回路４４から入力され、ＦＦＴ演算のための信号切り出しタイミング（すなわち、ＦＦＴ演算開始タイミング）を示すスタートフラグを発生する。スタートフラグは、１ＯＦＤＭシンボル毎に発生される。
【０２４６】
スタートフラグ生成回路４５は、図２９に示すように、カウンタ４５ａと、レジスタ４５ｂと、比較器４５ｃとから構成されている。
【０２４７】
カウンタ４５ａは、ガード相関／ピーク検出回路１２内の自走カウンタ３７と同期して動作する同一周期のカウンタである。つまり、カウンタ４５ａは、０からＮｓまでの値をカウントするカウンタである。さらに、このカウンタ４５ａは、上述したシンボル境界算出回路４３での遅延時間分、上記自走カウンタ３７のカウント値から位相が遅らされている。
【０２４８】
レジスタ４５ｂには、シンボル境界補正回路４４からシンボルスタート情報（整数丸めがされたシンボル境界位置Ｎｘ）を、有効フラグがアサート（１とされたタイミング）毎に格納する。
【０２４９】
比較器４５ｃは、カウンタ４５ａが発生するカウント値と、レジスタ４５ｂに格納されているシンボルスタート情報とを比較し、一致したタイミングでＨｉｇｈ（１）となるスタートフラグを発生する。
【０２５０】
比較器４５ｃから発生されたスタートフラグは、ＦＦＴ演算回路１０に供給される。ＦＦＴ演算回路１０は、スタートフラグがＨｉｇｈ（１）となったタイミングで、入力されてくるシリアルデータ系列をパラレル化することにより、ＦＦＴ演算を行うＮｕ個のデータを切り出す。
【０２５１】
以上のようにスタートフラグ生成回路４５では、シンボル境界算出回路４３により算出されたシンボル境界位置Ｎｘに示されたタイミングから、ＦＦＴ演算回路１０に入力されてくるシリアルデータ系列に同期させたスタートフラグに変換し、ＦＦＴ演算回路１０に供給している。
【０２５２】
なお、この例では、スタートフラグ生成回路４５の内部にカウンタ４５ａを設けているが、自走カウンタ３７のカウント値を遅延調整した値を、比較器４５ｃに供給するようにしてもよい。
【０２５３】
また、自走カウンタ３７のカウント値に対するカウンタ４５ａの遅延量を、シンボル境界算出回路４３の処理遅延量にマージンを加えた値とすることによって、前ゴーストによるシンボル間干渉を除去するように、ＦＦＴ演算のための切り出し範囲を調整してもよい。
【０２５４】
第１の実施の形態の効果
以上のように、本発明の第１の実施の形態のＯＦＤＭ受信装置１には、いわゆるＤＬＬ回路構成とされたシンボル境界算出回路４３が設けられている。従って、第１の実施の形態のＯＦＤＭ受信装置１では、ガードインターバルの相関を利用して算出されたシンボル境界位置に基づき、正確なシンボル境界位置を推定することができる。
【０２５５】
また、上記シンボル境界算出回路４３内には、ＤＬＬの残差成分である位相差Δθを所定の範囲（ＴＨ１＞ＴＨ２）でレベル制限を行うリミッタ５２が設けられている。従って、第１の実施の形態のＯＦＤＭ受信装置１では、例えばフェージング環境において生じる大きなインパルスノイズを除去することができ、同期保持特性を向上させることができる。
【０２５６】
また、上記シンボル境界算出回路４３内には、ＤＬＬの残差成分である位相差Δθに対して乗算する非対称ゲイン回路５３が設けられている。非対称ゲイン回路５３は、ＤＬＬに入力されるシンボル境界位置（ピークタイミング値Ｎｐ）が、ＤＬＬにより推定されているシンボル境界位置（シンボル境界位置Ｎｘ）よりも早いか遅いかを判別し、ピークタイミング値Ｎｐの方がシンボル境界位置Ｎｘよりも早ければ小さいゲインを乗算し、ピークタイミング値Ｎｐの方がシンボル境界位置Ｎｘよりも遅ければ大きいゲインを乗算する。従って、第１の実施の形態のＯＦＤＭ受信装置１では、マルチパス等により複数のピーク値が検出されるような場合に、より時間的に早い信号（主波）に対してより強く追従することができる。
【０２５７】
また、上記シンボル境界算出回路４３内には、ＤＬＬの残差成分である位相差Δθに対して、クロック周波数誤差量を加算するクロック誤差補正回路５５が設けられている。従って、第１の実施の形態のＯＦＤＭ受信装置１では、より正確にシンボル境界位置を推定することができる。さらに、位相差Δθに加算するクロック周波数誤差として、位相差Δθから換算されたクロック周波数誤差と、ピークタイミング値Ｎｐから算出されたクロック周波数誤差とを適宜切り換えることができる。第１の実施の形態のＯＦＤＭ受信装置１では、ピークタイミング値Ｎｐから換算されたクロック周波数誤差を加算することによって、同期の引き込み時間を短縮することができる。
【０２５８】
また、上記シンボル境界算出回路４３内には、現在推定されているシンボル境界位置に対してＤＬＬの残差成分である位相差Δθを加算し、推定されているシンボル境界位置の更新を行う位相発生回路５６を備えている。この位相発生回路５６では、現在推定されているシンボル境界位置として、残差成分を累積加算して生成されたシンボル境界位置と、ピークタイミング値Ｎｐから算出された初期位置とを適宜切り換えることができる。第１の実施の形態のＯＦＤＭ受信装置１では、ピークタイミング値Ｎｐから換算された初期位置を、現在推定されているシンボル境界位置として位相差Δθに加算することによって、同期の引き込み時間を短縮することができる。
【０２５９】
第２の実施の形態
つぎに、本発明の第２の実施の形態について説明をする。
【０２６０】
本発明の第２の実施の形態のＯＦＤＭ受信装置は、第１の実施の形態のＯＦＤＭ受信装置１のシンボル境界算出回路４３を変形したものであり、それ以外は第１の実施の形態と同一である。従って、本発明の第２の実施の形態のＯＦＤＭ受信装置については、シンボル境界算出回路についてのみ説明をし、さらに、第１の実施の形態と同一の構成要素については図面中に同一の符号を付けてその詳細な説明を省略する。
【０２６１】
図３０に、第２の実施の形態のＯＦＤＭ受信装置内のシンボル境界算出回路６５のブロック構成図を示す。
【０２６２】
シンボル境界算出回路６５は、図３０に示すように、位相比較回路５１と、リミッタ５２と、ゲイン回路６６と、非対称ローパスフィルタ６７と、クロック誤差補正回路５５と、位相発生回路５６と、同期管理回路５７と、第１のレジスタ５８と、第２のレジスタ５９と、第３のレジスタ６０とを備えている。
【０２６３】
図３１に、ゲイン回路６６及び非対称ローパスフィルタ６７の回路構成図を示す。
【０２６４】
ゲイン回路６６には、リミッタ５２の出力値であるレベル制限がされた後の位相差Δθが入力される。ゲイン回路６６は、入力された位相差Δθに所定のゲインＧを乗算する。所定のゲインＧが乗算された位相差Δθは、非対称ローパスフィルタ６７に供給される。
【０２６５】
非対称ローパスフィルタ６７には、ゲイン回路６６によりゲインが乗算された位相差Δθ及びガード相関／ピーク検出回路１２から出力された有効フラグが入力される。
【０２６６】
非対称ローパスフィルタ６７は、イネーブル機能付きのレジスタ６７ａと、比較器６７ｂと、減算器６７ｃと、第１の乗算器６７ｄと、第２の乗算器６７ｅと、セレクタ６７ｆと、加算器６７ｇとから構成されている。
【０２６７】
イネーブル機能付きレジスタ６７ａは、イネーブルポートＥＮに有効フラグが入力され、入力ポートＤに当該非対称ローパスフィルタ６７の出力値（平均位相差ＡｖｅΔθ）が入力される。
【０２６８】
比較器６７ｂは、位相差Δθと０とを比較し、位相差Δθが０より小さければＬｏｗ（０）を出力し、位相差Δθが０以上であればＨｉｇｈ（１）を出力する。
【０２６９】
減算器６７ｃは、ゲイン回路６６から出力された位相差Δθから、レジスタ６７ａの出力値を減算する。すなわち、減算器６７ｃは、入力された位相差Δθから、１サンプル前（１回前に有効フラグがＨｉｇｈとなったタイミング）の当該非対称ローパスフィルタ６７の出力値（平均位相差ＡｖｅΔθ）を減算して、位相差Δθの残差を算出する。
【０２７０】
第１の乗算器６７ｄは、減算器６７ｃから出力された位相差Δθの残差に対して第１の係数Ｋａを乗算する。第２の乗算器６７ｅは、減算器６７ｃから出力された位相差Δθの残差に対して第２の係数Ｋｂを乗算する。なお、第１の係数Ｋａと第２の係数Ｋｂとの関係は、Ｋａ＞Ｋｂである。セレクタ６７ｆは、比較器６７ｂの出力がＬｏｗ（０）であれば、第１の乗算器６７ｂの出力値（位相差Δθの残差に第１の係数Ｋａが乗算された値）を選択して出力し、比較器６７ｂ出力がＨｉｇｈ（１）であれば、第２の乗算器５３ｃの出力値（位相差Δθの残差に第２の係数Ｋｂが乗算された値）を選択して出力する。
【０２７１】
加算器６７ｇは、第１の係数Ｋａ又は第２の係数Ｋｂが乗算された残差と、レジスタ６７ａの出力値とを加算する。この加算器６７ｇの出力値が、当該非対称ローパスフィルタ６７の出力値（平均位相差ＡｖｅΔθ）となる。
【０２７２】
非対称ローパスフィルタ６７により算出された平均位相差ＡｖｅΔθは、クロック誤差補正回路５５に供給される。
【０２７３】
以上のように非対称ローパスフィルタ６７は、ＩＩＲ型のフィルタによって、入力された位相差Δθを平均化し、平均位相差ＡｖｅΔθを算出する回路である。さらに、非対称ローパスフィルタ６７は、ピークタイミング値Ｎｐがシンボル境界位置Ｎｘよりも早いか遅いかを判別し、ピークタイミング値Ｎｐの方がシンボル境界位置Ｎｘよりも早ければ通過帯域を高く設定し、ピークタイミング値Ｎｐの方がシンボル境界位置Ｎｘよりも遅ければ通過帯域を低く設定する。つまり、非対称ローパスフィルタ６７は、マルチパス等により複数のピーク値が検出されるような場合に、より時間的に早い信号（主波）に対して、応答特性を早くするように通過帯域を切り換えている。
【０２７４】
第３の実施の形態
つぎに、本発明の第３の実施の形態について説明をする。
【０２７５】
本発明の第３の実施の形態のＯＦＤＭ受信装置は、第１の実施の形態のＯＦＤＭ受信装置１のガード相関／ピーク検出回路１２及びシンボル境界算出回路４３を変形したものであり、それ以外は第１の実施の形態と同一である。従って、本発明の第３の実施の形態のＯＦＤＭ受信装置については、ガード相関／ピーク検出回路及びシンボル境界算出回路についてのみ説明をし、さらに、第１の実施の形態と同一の構成要素については図面中に同一の符号を付けてその詳細な説明を省略する。
【０２７６】
図３２に、第３の実施の形態のＯＦＤＭ受信装置内のガード相関／ピーク検出回路７０のブロック構成図を示す。また、図３３に、ガード相関／ピーク検出回路７０内の各信号のタイミングチャートを示す。
【０２７７】
第３の実施の形態のＯＦＤＭ受信装置は、ガード相関／ピーク検出回路１２に代えて図３２に示すようなガード相関／ピーク検出回路７０が備えられている。
【０２７８】
ガード相関／ピーク検出回路７０は、遅延回路３１と、複素共役回路３２と、乗算回路３３と、移動和回路３４と、振幅演算回路３５と、角度変換回路３６と、自走カウンタ３７と、出力回路３９と、タイミング制御カウンタ７１と、累積加算回路７２と、ピーク検出回路７３とを備えている。
【０２７９】
遅延回路３１、複素共役回路３２、乗算回路３３、移動和回路３４、振幅演算回路３５、角度変換回路３６、自走カウンタ３７及び出力回路３９の動作は、第１の実施の形態と同一である。図３３（Ａ）は、キャリア周波数誤差補正回路９から出力されたＯＦＤＭ時間領域信号を示し、図３３（Ｂ）は、遅延回路３１により有効シンボル時間分遅延されたＯＦＤＭ時間領域信号を示している。図３３（Ｃ）は、ＯＦＤＭ時間領域信号と、有効シンボル（Ｎｕサンプル）分の遅延がされたＯＦＤＭ時間領域信号との相関を示したガード相関信号を示している。
【０２８０】
タイミング制御カウンタ７１は、自走カウンタ３７から出力されるシンボルフラグ（カウンタ値Ｎが０となったときにＨｉｇｈ（１）とされるフラグ）をカウントする。タイミング制御カウンタ７１は、累積加算シンボル数Ｍ（Ｍは１以上の自然数。）で、１周期となるカウンタである。つまり、タイミング制御カウンタ７１は、０からＭ−１までを巡回的にカウントするカウンタである。タイミング制御カウンタ７１は、有効フラグ（カウンタ値が０となったときにＨｉｇｈ（１）となるフラグ）を発生し、その有効フラグを、累積加算回路７２、ピーク検出回路７３及び出力回路３９に供給する。
【０２８１】
累積加算回路７２は、振幅演算回路３５から出力されたガード相関信号の振幅成分を、図３３（Ｄ）に示すように、シンボル周期で累積加算する。具体的には、タイミング制御カウンタ７１の１周期内（０〜Ｍ−１）内（有効フラグがＨｉｇｈ（１）となったタイミングから、次に有効フラグがＨｉｇｈ（１）となるまでの間）で、振幅成分を累積加算をする。なお、累積加算回路７２は、自走カウンタ３７から出力されるカウント値Ｎを参照して、同一のカウント値のときに得られる値同士を累積加算していく。つまり、ＯＦＤＭシンボル内の同一タイミングの信号成分を累積加算していく。累積加算回路７２は、ガード相関信号の振幅成分の累積加算値を示す累積信号を、ピーク検出回路７３に供給する。
【０２８２】
ピーク検出回路７３は、タイミング制御カウンタ７１の１周期内（０〜Ｎｓ−１）で最も累積加算値が高いポイントを検出し、そのポイントにおける自走カウンタ３７のカウント値を検出する。ピーク検出回路７３は、タイミング制御カウンタ７１のカウント値が次の周期に移ると、また新たに累積加算値が高いポイントを検出する。ピーク検出回路７３により検出されたカウント値が、ガード相関信号のピーク時刻を示すピークタイミング値Ｎｐとなる。また、ピーク検出回路７３は、そのピーク時刻におけるガード相関信号の位相成分も検出し、検出した位相成分を出力回路３９に出力する。
【０２８３】
出力回路３９は、タイミング制御カウンタ７１のカウント値が０となるタイミング（有効フラグがＨｉｇｈ（１）となったタイミング）で、ピーク検出回路７３から出力されたカウント値を取り込んで内部レジスタに格納し、そのカウント値を外部に対して出力可能な状態にセットする（図３３（Ｅ））。レジスタに格納された当該カウント値は、ガード相関信号のピーク時刻を示す情報（ピークタイミング値Ｎｐ）として、後段のタイミング同期回路に出力される。また、出力回路３９は、同様に、タイミング制御カウンタ７１のカウント値が０となるタイミングで、ピーク検出回路から出力された位相成分を取り込んで内部レジスタに格納し、その位相成分を外部に対して出力可能な状態にセットする。レジスタに格納された当該位相成分は、後段の狭帯域キャリア周波数誤差算出回路１４に出力される。
【０２８４】
このようなガード相関／ピーク検出回路７０では、ガード相関信号をＭシンボル分累積加算し、その累積加算した結果に基づきピーク位置を算出している。従って、１シンボル毎にピーク位置を検出している場合と比べて、より高精度に境界位置を検出することができる。
【０２８５】
このガード相関／ピーク検出回路７０からは、ピークタイミング値Ｎｐ（図３３（Ｆ）、位相成分、有効フラグ（図３３（Ｇ））及びシンボルフラグ（図３３（Ｈ））が出力される。ピークタイミング値Ｎｐ及び位相成分は、有効フラグがＨｉｇｈ（１）となるタイミングで、外部に出力される。つまり、ピークタイミング値Ｎｐ及び位相成分は、Ｍシンボル毎に出力される。シンボルフラグ（図３３（Ｈ））は、自走カウンタ３７の一周期毎（自走カウンタ３７のカウンタ値が０となるタイミング）でＨｉｇｈ（１）となるフラグである。
【０２８６】
図３４に、第３の実施の形態のＯＦＤＭ受信装置内のシンボル境界算出回路７４のブロック構成図を示す。
【０２８７】
第３の実施の形態のＯＦＤＭ受信装置は、シンボル境界算出回路４３に代えて図３４に示すようなシンボル境界算出回路７４が備えられている。
【０２８８】
シンボル境界算出回路７４は、位相比較回路５１と、リミッタ５２と、非対称ゲイン回路５３と、ローパスフィルタ５４と、クロック誤差補正回路５５と、同期管理回路５７と、クロック誤差補正回路７５と、位相発生回路７６と、出力回路７７とを備えている。
【０２８９】
位相比較回路５１、リミッタ５２、非対称ゲイン回路５３、ローパスフィルタ５４及び同期管理回路５７の動作は、第１の実施の形態と同一である。
【０２９０】
シンボル境界算出回路７４には、ガード相関／ピーク検出回路７０からピークタイミング値Ｎｐ、有効フラグ及びシンボルフラグが入力される。有効フラグは、Ｍシンボルに１回だけＨｉｇｈ（１）となる。シンボルフラグは、１シンボル毎にＨｉｇｈ（１）となる。シンボル境界算出回路４３は、Ｍシンボルに１回入力されるピークタイミング値Ｎｐに対して、１シンボル毎にシンボル境界位置Ｎｘを算出することができる回路である。
【０２９１】
図３５に、クロック誤差補正回路７５の回路構成を示す。
【０２９２】
クロック誤差補正回路７５には、ローパスフィルタ５４の出力値である平均位相差ＡｖｅΔθと及びガード相関／ピーク検出回路７０から出力された有効フラグが入力される。また、クロック誤差補正回路７５には、クロック周波数誤差算出回路４１の出力値であるクロック周波数誤差、並びに、同期管理回路５７から第１のロードフラグも入力される。
【０２９３】
クロック誤差補正回路７５は、乗算器７５ａと、第１の加算器７５ｂと、第１のレジスタ７５ｃと、第２のレジスタ７５ｄと、第２の加算器７５ｅとから構成されている。
【０２９４】
乗算器７５ａは、ローパスフィルタ５４から出力された平均位相差ＡｖｅΔθに対して所定の係数Ｋ１を乗算する。乗算器７５ａの出力値は、クロック周波数誤差の残差成分を表している。
【０２９５】
第１の加算器７５ｂは、第１のレジスタ７５ｃに格納されている現在推定されているクロック周波数誤差と、乗算器７５ａから出力された残差成分とを加算して、平均位相差ＡｖｅΔθに対して補正されるクロック周波数誤差を算出する。
【０２９６】
第１のレジスタ７５ｃは、第１の加算器７５ｂから出力された現在推定されているクロック周波数誤差を格納している。第１のレジスタ７５ｃは、いわゆるロードイネーブル機能付きレジスタであり、イネーブルポートＥＮに有効フラグが入力され、入力ポートＤには第１の加算器７５ｂの出力値が入力され、ロードイネーブルポートＬＥＮには同期管理回路５７から出力される第１のロードフラグが入力され、ロード端子ＬＤにはクロック周波数誤差算出回路４１からクロック周波数誤差が入力される。従って、同期管理回路５７によりクロック周波数誤差算出回路４１の出力値が安定していると判断されているならば、第１のレジスタ７５ｃは、クロック周波数誤差算出回路４１の出力値を内部に取り込み、不安定であると判断されているならば、第１の加算器７５ｂの出力値を内部に取り込む。
【０２９７】
第２のレジスタ７５ｄは、ローパスフィルタ５４から出力された平均位相差ＡｖｅΔθを格納する。第２のレジスタ７５ｄは、イネーブル機能付きのレジスタであり、イネーブルポートには、有効フラグが入力される。つまり、第２のレジスタ７５ｄは、平均位相誤差ＡｖｅΔθを１有効フラグ期間（Ｍシンボル期間）分遅延させる。
【０２９８】
第２の加算器７５ｅは、第１のレジスタ７５ｃから出力されたクロック周波数誤差を、第２のレジスタ７５ｄから出力された平均位相差ＡｖｅΔθに加算する。クロック周波数誤差が加算された平均位相差ＡｖｅΔθは、位相発生回路７６及び出力回路７７に供給される。
【０２９９】
このようなクロック誤差補正回路７５では、平均位相誤差ＡｖｅΔθに対してクロック周波数誤差の成分を補正するとともに、出力する平均位相誤差ＡｖｅΔθを、１有効フラグ期間（Ｍシンボル期間）保持することができる。
【０３００】
図３６に、位相発生回路７６の回路構成及び出力回路７７の回路構成を示す。
【０３０１】
位相発生回路７６には、クロック誤差補正回路７５の出力値である平均位相差ＡｖｅΔθ、並びに、ガード相関／ピーク検出回路７０から出力された有効フラグが入力される。また、位相発生回路７６には、初期位相算出回路４２の出力値である初期位相、並びに、同期管理回路５７から第２のロードフラグも入力される。
【０３０２】
位相発生回路７６は、加算器７６ａと、レジスタ７６ｂとから構成されている。
【０３０３】
加算器７６ａには、クロック誤差補正回路７５から出力された平均位相差ＡｖｅΔθと、レジスタ７６ｂに格納されている現在の推定位相が入力される。加算器７６ａは、平均位相差ＡｖｅΔθと現在の推定位相とを加算し、シンボル境界位置Ｎｘを出力する。
【０３０４】
レジスタ７６ｂは、いわゆるロードイネーブル機能付きのレジスタであり、イネーブルポートＥＮに有効フラグが入力され、入力ポートＤには第１の加算器７６ａの出力値が入力され、ロードイネーブルポートＬＥＮには同期管理回路５７から出力される第２のロードフラグが入力され、ロード端子ＬＤには初期位相算出回路４２から初期位相が入力される。従って、同期管理回路５７により初期位相算出回路４２の出力値が安定していると判断されているならば、レジスタ７６ｂは、初期位相算出回路４２の出力値を内部に取り込み、不安定であると判断されているならば、加算器７６ａの出力値を内部に取り込む。
【０３０５】
位相発生回路７６から出力されたシンボル境界位置Ｎｘは、位相比較回路５１に供給される。
【０３０６】
以上のような位相発生回路７６では、平均位相差ＡｖｅΔθに、現在推定されている位相を加算することによって、シンボル境界位置Ｎｘを算出する。つまり、位相発生回路７６は、位相比較回路５１からクロック誤差補正回路７５までのパスで算出された位相の誤差成分を、現在推定されている位相に加算することによって、最終的なシンボル境界位置を示す出力位相（シンボル境界位置Ｎｘ）を発生する。
【０３０７】
また、この位相発生回路７６は、レジスタ７６ｂ内の値が有効フラグ期間（Ｍシンボル毎）毎に更新される。
【０３０８】
出力回路７７には、クロック誤差補正回路７５の出力値である平均位相差ＡｖｅΔθ、並びに、ガード相関／ピーク検出回路７０から出力されたシンボルフラグが入力される。また、出力回路７７には、初期位相算出回路４２の出力値である初期位相、並びに、同期管理回路５７から第２のロードフラグも入力される。
【０３０９】
出力回路７７は、乗算器７７ａと、加算器７７ｂと、第１のレジスタ７７ｃと、第２のレジスタ７７ｄとを有している。
【０３１０】
乗算器７７ａには、クロック誤差補正回路７５から出力された平均位相差ＡｖｅΔθが入力される。この平均位相誤差ＡｖｅΔθは、Ｍシンボルに１回毎に更新される値である。乗算器７７ａは、この平均位相誤差ＡｖｅΔθに対して１／Ｍを乗算して、１シンボルに対応した値に補間をする。
【０３１１】
加算器７７ｂは、乗算器７７ａの出力値と、レジスタ７７ｃに格納されている現在の推定位相とが入力される。加算器７７ｂは、１シンボル毎の値に補間された平均位相差ＡｖｅΔθと、現在の推定位相とを加算し、シンボル境界位置Ｎｘを出力する。
【０３１２】
レジスタ７７ｃは、いわゆるロードイネーブル機能付きのレジスタであり、イネーブルポートＥＮにシンボルフラグが入力され、入力ポートＤには加算器７７ｂの出力値が入力され、ロードイネーブルポートＬＥＮには同期管理回路５７から出力される第２のロードフラグが入力され、ロード端子ＬＤには初期位相算出回路４２から初期位相が入力される。従って、同期管理回路５７により初期位相算出回路４２の出力値が安定していると判断されているならば、レジスタ７６ｂは、初期位相算出回路４２の出力値を内部に取り込み、不安定であると判断されているならば、加算器７６ａの出力値を内部に取り込む。
【０３１３】
位相発生回路７６から出力されたシンボル境界位置Ｎｘは、シンボル境界補正回路４４に供給される。
【０３１４】
レジスタ７７ｄは、入力ポートＤに入力された信号を１クロック分遅延させるレジスタである。レジスタ７７ｄの入力ポートＤには、ガード相関／ピーク検出回路７０から出力された有効フラグが入力され、出力ポートＱには、シンボル境界補正回路４４が接続されている。従って、レジスタ７７ｄは、シンボル境界位置Ｎｘとのタイミングの同期をとって、シンボルフラグをシンボル境界補正回路４４に供給している。レジスタ７７ｄから出力されるシンボルフラグは、シンボル境界補正回路４４に供給されるシンボル境界位置Ｎｘの有効フラグとして、出力される。
【０３１５】
以上のような構成の出力回路７７では、位相比較回路１５からクロック誤差補正回路７５までのパスで、Ｍシンボルに１回ずつ算出される平均位相誤差ＡｖｅΔθを、１／Ｍにし、その値を１シンボル毎に累積加算する。従って、ガード相関／ピーク検出回路７０からＭシンボル毎にピークタイミング値Ｎｐが発生されたとしても、１シンボル毎にシンボル境界位置Ｎｘを発生することが可能となる。
【０３１６】
第４の実施の形態
つぎに、本発明の第４の実施の形態について説明をする。
【０３１７】
ＯＦＤＭ信号の伝送規格のなかには、ＯＦＤＭシンボルの周期やガードインターバル長を変えられるものがある。例えば、ＩＳＤＢ−Ｔ規格では、１〜３のモードが規定されており、このモードの設定に応じて有効シンボル長を変えることができる。また、ＩＳＤＢ−Ｔ規格では、シンボル長とガードインターバル長との比も変えることができる。ＩＳＤＢ−Ｔ規格では、有効シンボル長とガードインターバル長の比として、１／４，１／８，１／１６，１／３２のいずれかを選択することができる。
【０３１８】
第４の実施の形態のＯＦＤＭ受信装置は、受信するＯＦＤＭ信号のシンボル周期及びガードインターバル長に応じて各種の制御パラメータを切り換える機能を設けたものである。
【０３１９】
本発明の第４の実施の形態のＯＦＤＭ受信装置は、第１の実施の形態のＯＦＤＭ受信装置１のタイミング同期回路を変形するとともに、モード発生回路及びコントローラを加えたものであり、それ以外は第１の実施の形態と同一である。従って、本発明の第４の実施の形態のＯＦＤＭ受信装置については、タイミング同期回路、モード発生回路及びコントローラについてのみ説明をし、さらに、第１の実施の形態と同一の構成要素については図面中に同一の符号を付けてその詳細な説明を省略する。
【０３２０】
図３７に、第４の実施の形態のＯＦＤＭ受信装置内のタイミング同期回路８０のブロック構成図を示す。
【０３２１】
第４の実施の形態のＯＦＤＭ受信装置は、タイミング同期回路８０と、モード／ＧＩ発生回路８１と、帯域制御回路８２とを備えている。
【０３２２】
タイミング同期回路８０は、第１の実施の形態のＯＦＤＭ受信装置１のタイミング同期回路１３に代えて備えられるものである。
【０３２３】
モード／ＧＩ発生回路８１は、受信するＯＦＤＭ信号の有効シンボル長を示す情報（モード）、ガードインターバル長を示す情報（ＧＩ）を発生する回路である。モード及びＧＩの設定情報は、例えば、外部のコントローラやユーザ等から与えられる。モード／ＧＩ発生回路８１は、コントローラやユーザの設定情報を検出し、その情報をシンボル境界算出回路８３に供給する回路である。
【０３２４】
帯域制御回路８２は、シンボル境界算出回路８３内の各フィルタ係数やゲイン係数の設定値を示す情報（帯域制御情報）を発生する回路である。帯域制御の設定情報は、例えば、外部のコントローラやユーザ等から与えられる。帯域制御回路８２は、コントローラやユーザの設定情報を検出し、その情報をシンボル境界算出回路８３に供給する回路である。
【０３２５】
シンボル境界算出回路８３は、図３８に示すように、位相比較回路５１と、リミッタ５２と、非対称ゲイン回路５３と、ローパスフィルタ５４と、クロック誤差補正回路５５と、位相発生回路５６と、同期管理回路５７と、第１のレジスタ５８と、第２のレジスタ５９と、第３のレジスタ６０と、フィルタ制御回路８４とを備えている。
【０３２６】
位相比較回路５１、リミッタ５２、非対称ゲイン回路５３、ローパスフィルタ５４及びクロック誤差補正回路５５は、内部の回路構成及び動作は第１の実施の形態と同一であるが、フィルタ係数やゲイン係数並びに各種のしきい値等の各種パラメータがフィルタ制御回路８４から変更可能となっている。
【０３２７】
フィルタ制御回路８４は、モード／ＧＩ並びに帯域制御情報に基づき、位相比較回路５１、リミッタ５２、非対称ゲイン回路５３、ローパスフィルタ５４及びクロック誤差補正回路５５のフィルタ係数、ゲイン係数並びに各種のしきい値の各種パラメータを制御する。
【０３２８】
フィルタ制御回路８４がどのようにパラメータの制御をするかについて説明する。
【０３２９】
第１の実施の形態のＯＦＤＭ受信装置のシンボル境界算出回路４３では、ピークタイミング値Ｎｐの入力間隔（有効フラグの発生間隔）毎に、１回のループフィルタリング処理が行われている。この処理周期は、自走カウンタ３７の巡回周期となる。つまり、受信するＯＦＤＭ信号のシンボル周期に同期している。従って、第１の実施の形態では、受信するＯＦＤＭ信号のモードやガードインターバル長が変更されると、それに応じて自走カウンタ３７の巡回周期が変更される。自走カウンタ３７の巡回周期が変わると、シンボル境界算出回路４３内のフィルタ係数等の値が変更されていなくても、フィルタ帯域がシンボル長に応じて変化してしまう。
【０３３０】
しかしながら、シンボル境界算出回路４３内で設定されているフィルタ帯域は、シンボル長に依存させて変更するのではなく、ドップラ周波数等の受信環境に応じて変更する方が望ましい。
【０３３１】
そこで、第４の実施の形態のフィルタ制御回路８４では、シンボル長が変化したとしても基本のフィルタ帯域が変化しないように、モード／ＧＩに応じてフィルタ係数、ゲイン係数並びに各種のしきい値の各種パラメータを制御する。例えば、モード３のときのフィルタ係数を基本のフィルタ係数とし、モード３に設定が変更された場合には、全てのフィルタ係数を１／２に変更する、といったようにパラメータの制御を行う。さらに、フィルタ制御回路８４では、ユーザからの帯域変更命令に上記の基本のフィルタ帯域を変更するように、モード／ＧＩに応じてフィルタ係数、ゲイン係数並びに各種のしきい値の各種パラメータを制御する。
【０３３２】
以上のように第４の実施の形態のＯＦＤＭ受信装置では、受信するＯＦＤＭ信号の設定値に応じて最適な復調を行うことが可能となる。
【０３３３】
なお、第４の実施の形態では、受信するＯＦＤＭ信号の設定値の変更によってもフィルタ帯域が変更しないように、フィルタ係数自体を変更するようにしているが、ガード相関／ピーク検出回路１２のピークタイミング値Ｎｐの発生間隔を制御してもよい。つまり、シンボル長が変化しても、ピークタイミング値Ｎｐの発生間隔が一定となるように、例えばピークタイミング値Ｎｐを間引いたり、ガード相関／ピーク検出回路１２から発生するピークタイミング値Ｎｐの間隔自体を制御してもよい。
【０３３４】
第５の実施の形態
つぎに、本発明の第５の実施の形態について説明をする。
【０３３５】
第５の実施の形態のＯＦＤＭ受信装置は、第１の実施の形態のＯＦＤＭ受信装置のシンボル境界算出回路４３をＤＬＬ構成のフィードバック型のフィルタではなく、フィードフォワード型のフィルタに置き換えたものである。
【０３３６】
以下説明する本発明の第５の実施の形態のＯＦＤＭ受信装置は、第１の実施の形態のＯＦＤＭ受信装置１のタイミング同期回路１３を変更し、それ以外は第１の実施の形態と同一である。従って、本発明の第５の実施の形態のＯＦＤＭ受信装置については、タイミング同期回路についてのみ説明をし、さらに、第１の実施の形態と同一の構成要素については図面中に同一の符号を付けてその詳細な説明を省略する。
【０３３７】
第５の実施の形態のＯＦＤＭ受信装置は、図３９に示すようなタイミング同期回路８５を備えている。このタイミング同期回路８５は、第１の実施の形態のタイミング同期回路１３に代えて設けられる。
タイミング同期回路８５は、初期位相算出回路４２と、シンボル境界算出回路８６と、シンボル境界補正回路４４と、スタートフラグ生成回路４５とを備えている。
【０３３８】
図４０に、シンボル境界補正回路４４の内部構成を示す。
【０３３９】
シンボル境界算出回路８６は、図４０に示すように、非対称ゲイン回路８７と、ローパスフィルタ８８と、同期管理回路８９と、セレクタ９０ａと、イネーブル機能付きレジスタ９０ｂとを備えている。
【０３４０】
シンボル境界算出回路８６には、ピークタイミング値Ｎｐ及び有効フラグ、並びに、初期位相算出回路４２から出力された初期位相が入力される。
【０３４１】
（非対称ゲイン回路）
非対称ゲイン回路８７には、ガード相関／ピーク検出回路１２から出力されたピークタイミング値Ｎｐ、並びに、当該シンボル境界算出回路８６の出力値となるシンボル境界位置Ｎｘがレジスタ９０ｂにより１有効フラグ分遅延された後入力される。
【０３４２】
非対称ゲイン回路８７は、減算器８７ａと、比較器８７ｂと、ピークタイミング値Ｎｐに第１のゲインＧａを乗算する第１の乗算器８７ｃと、ピークタイミング値Ｎｐに第２のゲインＧｂを乗算する第２の乗算器８７ｄと、第１の乗算器８７ｃ又は第２の乗算器８７ｄのいずれかの出力を選択するセレクタ８７ｅとから構成されている。第１のゲインＧａと第２のゲインＧｂとの関係は、Ｇａ＞Ｇｂである。ただし、Ｇａ＋Ｇｂ＝１となるように設定をする。
【０３４３】
減算器８７ａは、ガード相関／ピーク検出回路１２から入力されたピークタイミング値Ｎｐから、シンボル境界位置Ｎｘを減算し、差分値を算出する。
【０３４４】
比較器８７ｂは、減算器８７ａから出力される差分値と０とを比較し、差分値が０より小さければＬｏｗ（０）を出力し、差分値が０以上であればＨｉｇｈ（１）を出力する。セレクタ８７ｅは、比較器８７ｂの出力がＬｏｗ（０）であれば、第１の乗算器８７ｃの出力値（ピークタイミング値ＮｐにＧａが乗算された値）を選択して出力し、比較器８７ｂの出力がＨｉｇｈ（１）であれば、第２の乗算器８７ｄの出力値（ピークタイミング値ＮｐにＧｂが乗算された値）を選択して出力する。
【０３４５】
すなわち、非対称ゲイン回路８７は、ピークタイミング値Ｎｐがシンボル境界位置Ｎｘよりも早いか遅いかを判別し、ピークタイミング値Ｎｐの方がシンボル境界位置Ｎｘよりも早ければ小さいゲイン（Ｇｂ）を乗算し、ピークタイミング値Ｎｐの方がシンボル境界位置Ｎｘよりも遅ければ大きいゲイン（Ｇａ）を乗算する。つまり、非対称ゲイン回路８７は、マルチパス等により複数のピーク値が検出されるような場合に、より時間的に早い信号（主波）に対して同期をしやすいように、ピークタイミング値Ｎｐに乗算するゲインを変えている。
【０３４６】
非対称ゲイン回路８７によりゲインが乗算されたピークタイミング値Ｎｐは、ローパスフィルタ８８に供給される。
【０３４７】
（ローパスフィルタ及びセレクタ）
ローパスフィルタ８８には、非対称ゲイン回路８７によりゲインが乗算されたピークタイミング値Ｎｐ及びガード相関／ピーク検出回路１２から出力された有効フラグが入力される。また、ローパスフィルタ８８には、初期位相算出回路４２から出力される初期位相と、同期管理回路８９から出力されるロードフラグが入力される。
【０３４８】
ローパスフィルタ８８は、レジスタ８８ａと、乗算器８８ｂと、減算器８８ｃと、加算器８８ｄとから構成されている。
【０３４９】
レジスタ８８ａには、現在の推定位相が格納されている。乗算器８８ｂは、レジスタ８８ａに格納されている現在の推定位相に対して、所定の係数を乗算する。減算器８８ｃは、非対称ゲイン回路８７から出力された値から、乗算器８８ｂから出力された値を減算する。加算器８８ｄは、レジスタ８８ａに格納されている現在の推定位相と減算器８８ｃの出力値とを加算して推定位相を出力する。この加算器８８ｄの出力値が、ローパスフィルタ８８の出力値となる。
【０３５０】
セレクタ９０ａは、ローパスフィルタ８８の出力値と、初期位相算出回路４２から出力値とを切り換えて、シンボル境界位置Ｎｘとして出力している。セレクタ９０ａの切り換え制御は、同期管理回路８９から出力されるロードフラグにより行われる。ロードフラグがＨｉｇｈ（１）のときには、初期位相算出回路４２から出力される初期位相がシンボル境界位置Ｎｘとして出力され、ロードフラグがＬｏｗ（０）のときには、ローパスフィルタ８８から出力される値がシンボル境界位置Ｎｘとして出力される。
【０３５１】
ここで、レジスタ８８ａは、ロードイネーブル機能付きレジスタとなっており、イネーブルポートＥＮに有効フラグが入力され、入力ポートＤには加算器８８ｄの出力値が入力され、ロードイネーブルポートＬＥＮには同期管理回路８９から出力されるロードフラグが入力され、ロード端子ＬＤには初期位相算出回路４２から初期位相が入力される。すなわち、レジスタ８８ａには、現在の推定位相として、加算器８８ｄから出力される推定値と、外部の初期位相算出回路４２から出力される推定値の２つの推定値が入力可能となっている。
【０３５２】
このようにレジスタ８８ａに入力される現在の推定位相には、上記の２つの値を用いることができるが、初期位相算出回路４２から出力された初期位相の方が、位相誤差を累積加算して求めないため応答が速い。
【０３５３】
そこで、このローパスフィルタ８８では、同期管理回路８９が、同期の引き込み状態と定常状態との２つの状態を管理している。
【０３５４】
同期管理回路８９は、同期引き込み状態のときには、引き込み期間を短縮させるために、ロードフラグをＨｉｇｈ（１）として、レジスタ８８ａに初期位相算出回路４２から出力された初期位相を格納するとともに、セレクタ９０ａから初期位相算出回路４２から出力された値をシンボル境界位置Ｎｘとして出力する。一方、定常状態のときには、ロードフラグをＬｏｗ（０）として、レジスタ８８ａに加算器８８ｄから出力されるローパスフィルタ８８の出力値を格納するとともに、セレクタ９０ａからローパスフィルタ８８の出力値をシンボル境界位置Ｎｘとして出力する。
【０３５５】
また、同期管理回路８９は、引き込み状態と定常状態との状態管理を例えばステートマシーンを用いて行う。その状態制御としては、例えば、動作を開始してから一定時間が経過するまでは引き込み状態とし、一定時間を経過したのちには定常状態とするタイマを用いる方法や、初期位相算出回路４２の出力値の変化量が一定の範囲に入るまでは引き込み状態とし、一定の範囲に入ったのちは定常状態にするといった初期位相算出回路４２の出力値をモニタする方法等がある。
【０３５６】
以上のように第６の実施の形態では、シンボル境界算出回路をフィードフォワード型のフィルタとすることによって、シンボル境界位置の同期処理をより高速に引き込むようにしている。
【０３５７】
（変形例）
また、第５の実施の形態では、シンボル境界算出回路８６を図４１に示すような回路としてもよい。
【０３５８】
図４１に示すシンボル境界算出回路８６は、非対称ローパスフィルタ９１と、同期管理回路８９と、セレクタ９０ａと、イネーブル機能付きレジスタ９０ｂとを有している。
【０３５９】
非対称ローパスフィルタ９１には、ガード相関／ピーク検出回路１２からのピークタイミング値Ｎｐ及びガード相関／ピーク検出回路１２から出力された有効フラグが入力される。また、非対称ローパスフィルタ９１には、初期位相算出回路４２から出力される初期位相と、同期管理回路８９から出力されるロードフラグが入力される。
【０３６０】
非対称ローパスフィルタ９１は、第１の減算器９１ａと、比較器９１ｂと、レジスタ９１ｃと、第２の減算器９１ｄと、第１の係数Ｋａを乗算する第１の乗算器９１ｅと、第２の係数Ｋｂを乗算する第２の乗算器９１ｆと、セレクタ９１ｇとから構成されている。
【０３６１】
第１のゲインＫａと第２のゲインＫｂとの関係は、Ｋａ＞Ｋｂである。
【０３６２】
第１の減算器９１ａは、ガード相関／ピーク検出回路１２から入力されたピークタイミング値Ｎｐから、シンボル境界位置Ｎｘを減算し、差分値を算出する。
【０３６３】
比較器９１ｂは、第１の減算器９１ａから出力される差分値と０とを比較し、差分値が０より小さければＬｏｗ（０）を出力し、差分値が０以上であればＨｉｇｈ（１）を出力する。
【０３６４】
レジスタ９１ｃには、現在の推定位相が格納されている。第２の減算器９１ｄは、ガード相関／ピーク検出回路１２から出力されたピークタイミング値Ｎｐから、レジスタ９１ｃに格納されている現在の推定位相を減算し、残差成分を算出する。
【０３６５】
第１の乗算器９１ｅは、第２の減算器９１ｄから出力された残差成分に対して第１の係数Ｋａを乗算する。第２の乗算器９１ｆは、第２の減算器９１ｄから出力された残差成分に対して第２の係数Ｋｂを乗算する。
【０３６６】
セレクタ９１ｇは、比較器９１ｂの出力がＬｏｗ（０）であれば、第１の乗算器９１ｅの出力値（残差成分にＫａが乗算された値）を選択して出力し、比較器９１ｂの出力がＨｉｇｈ（１）であれば、第２の乗算器９１ｆの出力値（残差成分にＫｂが乗算された値）を選択して出力する。
【０３６７】
加算器９１ｈは、レジスタ９１ｃに格納されている現在の推定位相と、セレクタ９１ｇの出力値とを加算して推定位相を出力する。この加算器９１ｈの出力値が、非対称ローパスフィルタ９１の出力値となる。
【０３６８】
以上のように第５の実施の形態の変形例では、シンボル境界算出回路をフィードフォワード型のＩＩＲフィルタとすることによって、シンボル境界位置の同期処理をより高速に引き込むようにしている。
【０３６９】
それとともに、第５の実施の形態の変形例では、非対称ローパスフィルタ９１により、ピークタイミング値Ｎｐがシンボル境界位置Ｎｘよりも早いか遅いかを判別し、ピークタイミング値Ｎｐの方がシンボル境界位置Ｎｘよりも早ければ通過帯域を高く設定し、ピークタイミング値Ｎｐの方がシンボル境界位置Ｎｘよりも遅ければ通過帯域を低く設定する。つまり、非対称ローパスフィルタ９１は、マルチパス等により複数のピーク値が検出されるような場合に、より時間的に早い信号（主波）に対して、応答特性を早くするように通過帯域を切り換えている。
【０３７０】
第６の実施の形態
つぎに、本発明の第６の実施の形態について説明をする。
【０３７１】
第６の実施の形態のＯＦＤＭ受信装置は、第１の実施の形態のＯＦＤＭ受信装置のタイミング同期回路１３内から、クロック周波数誤差算出回路４１及び初期位相算出回路４２を取り除いた構成の装置であり、それ以外の構成については、第１の実施の形態と同一である。従って、本発明の第６の実施の形態のＯＦＤＭ受信装置については、タイミング同期回路についてのみ説明をし、さらに、第１の実施の形態と同一の構成要素については図面中に同一の符号を付けてその詳細な説明を省略する。
【０３７２】
第６の実施の形態のＯＦＤＭ受信装置は、図４２に示すようなタイミング同期回路９２を備えている。このタイミング同期回路９２は、第１の実施の形態のタイミング同期回路１３に代えて設けられる。
【０３７３】
タイミング同期回路９２は、シンボル境界補正回路９３と、シンボル境界補正回路４４と、スタートフラグ生成回路４５とを備えている。すなわち、第１の実施の形態のタイミング同期回路から、クロック周波数誤差算出回路４１及び初期位相算出回路４２を取り除いた構成となっている。
【０３７４】
また、このような構成とすることによって、シンボル境界算出回路９３は、図４３に示すように、位相比較回路５１と、リミッタ５２と、非対称ゲイン回路５３と、ローパスフィルタ５４と、クロック誤差補正回路５５と、位相発生回路５６と、第１のレジスタ５８と、第２のレジスタ５９と、第３のレジスタ６０とを有する構成となる。つまり、第１の実施の形態のシンボル境界算出回路４３から同期管理回路５７を取り除いた構成となっている。また、同期管理回路５７を取り除くことに合わせて、クロック誤差補正回路５５は、図４４に示すように、レジスタ５５ｂを、イネーブル機能付きレジスタとすればよい。また、位相発生回路５６も、図４５に示すように、レジスタ５５ｂをイネーブル機能付きレジスタとすればよい。
【０３７５】
以上のような構成とすることによって、クロック周波数誤差及び初期位相のロードをすることはできないが、第１の実施の形態よりも回路規模を削減することができる。
【０３７６】
第７の実施の形態
つぎに、本発明の第７の実施の形態について説明をする。
【０３７７】
第７の実施の形態のＯＦＤＭ受信装置は、第１の実施の形態のＯＦＤＭ受信装置のクロック周波数誤差算出回路４１を図４６に示すような回路に置き換えたものであり、それ以外の構成については、第１の実施の形態と同一である。従って、本発明の第７の実施の形態のＯＦＤＭ受信装置については、クロック周波数誤差算出回路４１についてのみ説明をする。
【０３７８】
第７の実施の形態に適用されるクロック周波数誤差算出回路４１は、図４６に示すように、傾き検出回路９５と、ヒストグラム生成回路９６と、出力回路９７とを備えている。
【０３７９】
傾き検出回路９５は、ガード相関／ピーク検出回路１２から入力されたピークタイミング値Ｎｐの時間変化割合を検出する回路である。つまり、ピークタイミング値Ｎｐの傾き量Ｓを検出する回路である。傾き検出回路９５内には、傾き量を検出する検出期間が互いに異なる複数の検出パスが設けられており、それぞれの検出パスで求められた複数の傾き量Ｓが出力される。
【０３８０】
例えば周波数選択性フェージング環境でＯＦＤＭ信号を受信した場合、主波と遅延波との受信レベルが周期的に変動する。そのため、ガード相関信号のピーク位置を検出すると、そのピーク位置が示すシンボル境界位置が主波と遅延波との間で周期的に切り替わってしまう。つまり、主波の受信レベルの方が大きければ主波のシンボル境界位置を検出し、遅延波の受信レベルの方が大きければ遅延波のシンボル境界位置を検出してしまう。
【０３８１】
周波数選択性フェージング状態で、且つ、クロック周波数誤差が発生している状態でのピークタイミング値Ｎｐは、略一定の周期（フェージング周期）毎に、主波と遅延波の時間差分の増加及び減少を交互に繰り返すこととなる。また、周波数選択性フェージングにより主波の受信レベルと遅延波の受信レベルとが入れ替わる周期は、受信環境により異なり長くなったり短くなったりする。
【０３８２】
ここで、このような周波数選択性フェージングの受信環境で、ピークタイミング値Ｎｐの傾き量Ｓを検出すると、検出期間Ｔの長さ及びその検出位相によっては、正確に傾きが検出できない場合がある。従って、ある特定の検出期間Ｔ及び検出位相で固定して傾き量Ｓを検出した場合、フェージング周期によっては、まったく誤った傾き量Ｓを検出してしまう可能性がある。
【０３８３】
そこで、傾き検出回路９５内に、ピークタイミング値Ｎｐの傾き量Ｓを検出するための検出期間Ｔがそれぞれ異なっている複数の傾き検出パスを設け、複数の傾き検出パスにより検出された傾き量Ｓ（例えば、図４６に示すＳ１〜Ｓ５）に基づき総合的にクロック周波数誤差を測定するようにしている。このように検出することによって、周波数選択性フェージング等が生じても、より正確にクロック周波数誤差を検出できるようになる。
【０３８４】
ヒストグラム生成回路９６には、ピークタイミング値Ｎｐの傾きの検出期間が異なる複数の傾き量Ｓが入力される。ヒストグラム生成回路９６は、入力された複数の傾き量Ｓを、傾き量Ｓの大きさ（レベル）で分割されたクラスに分類し、分類されたクラス毎の傾き量Ｓの検出頻度を示すヒストグラムを生成する。ヒストグラム生成回路９６は、傾き量Ｓの検出頻度をヒストグラムに累積してゆき、このヒストグラムの最頻値（もっとも頻度が高いクラスの階級値）を出力する。
【０３８５】
このようにヒストグラムによりクロック周波数誤差を推定することによって、正確で安定したクロック周波数誤差を算出することが可能となる。
【０３８６】
出力回路９７は、ヒストグラム生成回路９６から出力された最頻値が安定しているか否かを判断し、安定していると判断した場合には、同期確立フラグを発生するとともに、その最頻値をクロック周波数誤差として外部に出力をする。
【０３８７】
以上のように第７の実施の形態のＯＦＤＭ復調装置では、ピークタイミング値Ｎｐの傾き量Ｓを検出する複数のパスを設け、各パスの検出間隔を互いに異なる間隔として、クロック周波数誤差を算出している。そのため、例えば、受信環境が悪化した場合であっても、クロック周波数誤差を正確に算出することができる。また、第７の実施の形態のＯＦＤＭ復調装置では、ピークタイミング値Ｎｐの傾き量の検出頻度をヒストグラムに置き換え、そのヒストグラムに基づきクロック周波数誤差を算出している。正確で安定したクロック周波数誤差を算出することができる。
【０３８８】
【発明の効果】
本発明にかかるＯＦＤＭ復調装置が備えているシンボル境界時刻算出手段は、基準時刻に同期したシンボル境界時刻を発生する時刻発生部と、シンボル境界時刻とガード相関値のピーク時刻との誤差時間を検出する誤差時間検出部と、誤差時間をローパスフィルタリングすることによって平均化した誤差時間（平均誤差時間）を算出する平均化部とを有し、時刻発生部が平均誤差時間に基づいてシンボル境界時刻を算出する。
【０３８９】
このため、本発明にかかるＯＦＤＭ復調装置は、ガードインターバルの相関のみを利用したシンボル同期処理を実現するとともに、その同期精度を向上させることができる。
【０３９０】
また、本発明にかかるＯＦＤＭ復調装置が備えているシンボル境界時刻算出手段は、シンボル境界時刻よりもガード相関値のピーク時刻の方が早い場合と、シンボル境界時刻よりもピーク時刻の方が遅い場合とを判別し、シンボル境界時刻よりもピーク時刻の方が早い場合のゲインよりも、シンボル境界時刻よりもピーク時刻の方が遅い場合のゲインを大きくし、ピーク時刻にゲインを乗算する非対称ゲイン部と、当該非対称ゲイン部によりゲインが乗算されたピーク時刻をローパスフィルタリングすることによってシンボル境界時刻を算出する平均化部とを有している。
【０３９１】
このため、本発明にかかるＯＦＤＭ復調装置は、ガードインターバルのみを利用したシンボル同期処理を実現するとともに、その同期精度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のＯＦＤＭ受信装置のブロック構成図である。
【図２】ＦＦＴ演算回路の構成を示す図である。
【図３】ＦＦＴ演算を開始位置を示すスタートフラグと、ＯＦＤＭシンボル境界位置の位置ずれについて説明するための図である。
【図４】ガード相関／ピーク検出回路のブロック構成図である。
【図５】ガード相関／ピーク検出回路内の各信号のタイミングチャートである。
【図６】マルチパス環境を示した図である。
【図７】マルチパス環境でのガード相関／ピーク検出回路内の各信号のタイミングチャートである。
【図８】マルチパス環境でのピークタイミング値を示す図である。
【図９】フラットフェージング環境でのガード相関／ピーク検出回路内の各信号のタイミングチャートである。
【図１０】フラットフェージング環境でのピークタイミング値を示す図である。
【図１１】周波数選択性フェージング環境でのガード相関／ピーク検出回路内の各信号のタイミングチャートである。
【図１２】周波数選択性フェージング環境でのピークタイミング値を示す図である。
【図１３】受信したＯＦＤＭ信号の伝送クロックと、受信装置のクロックとが同期している場合の自走カウンタの出力変動を示す図である。
【図１４】受信したＯＦＤＭ信号の伝送クロックよりも、受信装置のクロックほうが早い場合の自走カウンタの出力変動を示す図である。
【図１５】受信したＯＦＤＭ信号の伝送クロックよりも、受信装置のクロックほうが遅い場合の自走カウンタの出力変動を示す図である。
【図１６】タイミング同期回路のブロック構成図である。
【図１７】クロック周波数誤差算出回路の回路構成図である。
【図１８】初期位相算出回路の回路構成図である。
【図１９】移動平均を行う初期位相算出回路の回路構成図である。
【図２０】ローパスフィルタリングを行う初期位相算出回路の回路構成図である。
【図２１】中央値選択を行う初期位相算出回路の回路構成図である。
【図２２】シンボル境界算出回路のブロック構成図である。
【図２３】上記シンボル境界算出回路内の位相比較回路の回路構成図である。
【図２４】上記シンボル境界算出回路内のリミッタの回路構成図である。
【図２５】上記シンボル境界算出回路内の非対称ゲイン回路の回路構成図である。
【図２６】上記シンボル境界算出回路内のローパスフィルタの回路構成図である。
【図２７】上記シンボル境界算出回路内のクロック誤差補正回路の回路構成図である。
【図２８】上記シンボル境界算出回路内の位相発生回路の回路構成図である。
【図２９】シンボル境界補正回路及びスタートフラグ生成回路の回路構成図である。
【図３０】本発明の第２の実施の形態のＯＦＤＭ受信装置のシンボル境界算出回路のブロック構成図である。
【図３１】本発明の第２の実施の形態のＯＦＤＭ受信装置のシンボル境界算出回路内のゲイン回路及び非対称ローパスフィルタの回路構成図である。
【図３２】本発明の第３の実施の形態のＯＦＤＭ受信装置のガード相関／ピーク検出回路の回路構成図である。
【図３３】本発明の第３の実施の形態のＯＦＤＭ受信装置のガード相関／ピーク検出回路内の各信号のタイミングチャートである。
【図３４】本発明の第３の実施の形態のＯＦＤＭ受信装置のシンボル境界算出回路の回路構成図である。
【図３５】本発明の第３の実施の形態のＯＦＤＭ受信装置のシンボル境界算出回路内のクロック誤差補正回路の回路構成図である。
【図３６】本発明の第３の実施の形態のＯＦＤＭ受信装置のシンボル境界算出回路内の位相発生回路及び出力回路の回路構成図である。
【図３７】本発明の第４の実施の形態のＯＦＤＭ受信装置のタイミング同期回路のブロック構成図である。
【図３８】本発明の第４の実施の形態のＯＦＤＭ受信装置のシンボル境界算出回路のブロック構成図である。
【図３９】本発明の第５の実施の形態のＯＦＤＭ受信装置のタイミング同期回路のブロック構成図である。
【図４０】本発明の第５の実施の形態のＯＦＤＭ受信装置のシンボル境界算出回路のブロック構成図である。
【図４１】本発明の第５の実施の形態のＯＦＤＭ受信装置のシンボル境界算出回路の変形例を示すブロック構成図である。
【図４２】本発明の第６の実施の形態のＯＦＤＭ受信装置のタイミング同期回路のブロック構成図である。
【図４３】本発明の第６の実施の形態のＯＦＤＭ受信装置のタイミング同期回路内のシンボル境界算出回路のブロック構成図である。
【図４４】本発明の第６の実施の形態のＯＦＤＭ受信装置のシンボル境界算出回路内のクロック誤差算出回路の回路構成図である。
【図４５】本発明の第６の実施の形態のＯＦＤＭ受信装置のシンボル境界算出回路内の位相発生回路の回路構成図である。
【図４６】本発明の第６の実施の形態のＯＦＤＭ受信装置のクロック周波数誤差算出回路のブロック構成図である。
【図４７】ＯＦＤＭ方式の伝送シンボルについて説明するための図である。
【図４８】従来のＯＦＤＭ送信装置のブロック構成図である。
【図４９】ＢＰＳＫ、ＱＰＳＫ及び１６ＱＡＭの変調方式を説明するための図である。
【図５０】ＩＦＦＴ演算回路内の構成を示す図である。
【図５１】従来のＯＦＤＭ受信装置のブロック構成図である。
【符号の説明】
１  ＯＦＤＭ受信装置、２  アンテナ、３  チューナ、４  バンドパスフィルタ、５  Ａ／Ｄ変換回路、６  クロック発生回路、７  ＤＣキャンセル回路、８デジタル直交復調回路、９  キャリア周波数誤差補正回路、１０  ＦＦＴ演算回路、１１  位相補正回路、１２  ガード相関／ピーク検出回路、１３  タイミング同期回路、１４  狭帯域キャリア誤差算出回路、１５  広帯域キャリア誤差算出回路、１６  加算回路、１７  数値制御発振回路、１８  フレーム同期回路、１９  等化回路、２０  デマッピング回路、２１  伝送路復号回路、２２  伝送制御情報復号回路
【図１】
2004214961.tif 000006
【図２】
2004214961.tif 000007
【図３】
2004214961.tif 000008
【図４】
2004214961.tif 000009
【図５】
2004214961.tif 000010
【図６】
2004214961.tif 000011
【図７】
2004214961.tif 000012
【図８】
2004214961.tif 000013
【図９】
2004214961.tif 000014
【図１０】
2004214961.tif 000015
【図１１】
2004214961.tif 000016
【図１２】
2004214961.tif 000017
【図１３】
2004214961.tif 000018
【図１４】
2004214961.tif 000019
【図１５】
2004214961.tif 000020
【図１６】
2004214961.tif 000021
【図１７】
2004214961.tif 000022
【図１８】
2004214961.tif 000023
【図１９】
2004214961.tif 000024
【図２０】
2004214961.tif 000025
【図２１】
2004214961.tif 000026
【図２２】
2004214961.tif 000027
【図２３】
2004214961.tif 000028
【図２４】
2004214961.tif 000029
【図２５】
2004214961.tif 000030
【図２６】
2004214961.tif 000031
【図２７】
2004214961.tif 000032
【図２８】
2004214961.tif 000033
【図２９】
2004214961.tif 000034
【図３０】
2004214961.tif 000035
【図３１】
2004214961.tif 000036
【図３２】
2004214961.tif 000037
【図３３】
2004214961.tif 000038
【図３４】
2004214961.tif 000039
【図３５】
2004214961.tif 000040
【図３６】
2004214961.tif 000041
【図３７】
2004214961.tif 000042
【図３８】
2004214961.tif 000043
【図３９】
2004214961.tif 000044
【図４０】
2004214961.tif 000045
【図４１】
2004214961.tif 000046
【図４２】
2004214961.tif 000047
【図４３】
2004214961.tif 000048
【図４４】
2004214961.tif 000049
【図４５】
2004214961.tif 000050
【図４６】
2004214961.tif 000051
【図４７】
2004214961.tif 000052
【図４８】
2004214961.tif 000053
【図４９】
2004214961.tif 000054
【図５０】
2004214961.tif 000055
【図５１】
2004214961.tif 000056