(57)【要約】【課題】  複雑なエピタキシャル成長ステップやＭＯＶＰＥリアクタのハードウェア設計等に依存せずに、特性の優れたヘテロ接合を形成する。【解決手段】  第１の半導体材料を含み、第１の導電型である第１の領域１１６と、第２の半導体材料を含み、第２の導電型である第２の領域１０８と、第１の領域１１６と第２の領域１０８との間にある中間層１１０とを含んでなり、第１の領域１１６と中間層１１０と第２の領域１０８とのバンドの並びが、伝導帯に束縛状態がなく、価電子帯に束縛状態がないものである半導体ヘテロ接合およびこれを用いたヘテロ接合バイポーラ・トランジスタ１００を提供する。【選択図】        図１
2004241778.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体材料を含み、第１の導電型である第１の領域と、
第２の半導体材料を含み、第２の導電型である第２の領域と、
該第１の領域と該第２の領域との間にある中間層と
を含んでなり、
前記第１の領域と該中間層と前記第２の領域とのバンドの並びが、伝導帯に束縛状態がなく、価電子帯に束縛状態がないものである半導体ヘテロ接合。
【請求項２】
前記中間層の伝導帯は、エネルギ準位が前記第１の領域の伝導帯より高いものである請求項１に記載の半導体ヘテロ接合。
【請求項３】
前記中間層の前記伝導帯は、エネルギ準位が前記第２の領域の前記伝導帯より高いものである請求項２に記載の半導体ヘテロ接合。
【請求項４】
前記中間層の厚さが、トンネル効果によって、ほとんど減衰することなく、電子が前記第１の領域から前記第２の領域に移動できるようにするのに十分なほど薄いものである請求項１に記載の半導体ヘテロ接合。
【請求項５】
前記中間層が前記第２の領域と格子整合がとれるものである請求項１に記載の半導体ヘテロ接合。
【請求項６】
前記中間層が前記第１の領域と格子整合がとれるものである請求項５に記載の半導体ヘテロ接合。
【請求項７】
前記中間層が前記第１及び第２の領域と格子整合がとれないものである請求項１に記載の半導体ヘテロ接合。
【請求項８】
前記中間層がＩｎＡｌＡｓを含むことと、前記第１の領域がＩｎＰを含むことと、前記第２の領域がＧａＡｓＳｂを含むものである請求項１に記載の半導体ヘテロ接合。
【請求項９】
前記中間層の厚さが１．２ナノメートル未満である請求項１に記載の半導体ヘテロ接合。
【請求項１０】
前記中間層の厚さが０．６ナノメートル未満である請求項１に記載の半導体ヘテロ接合。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの分野に関する。特に、本発明は、接合を改良するための中間層を含むヘテロ接合半導体デバイスに関する。
【背景技術】
【０００２】
ヘテロ接合バイポーラ・トランジスタ（heterojunction bipolar transistor：以下、「ＨＢＴ」とよぶ）は、高スイッチング速度及び高周波数動作が望ましい用途の場合には、特に、ｎｐｎの形態が最新式になってきている。ＨＢＴのエミッタは、バンドギャップがベースのバンドギャップより広く、そのため、ベース領域からエミッタ領域への望ましくない正孔の流動を阻止するエネルギ障壁がエミッタ・ベース接合における価電子帯に生じている。この構成によって、ＨＢＴのエミッタ接合効率と電流利得と動作周波数とが増加する。
【０００３】
第一世代の市販のＨＢＴは、ガリウムヒ素（ＧａＡｓ）基板と、ＧａＡｓと格子整合のとれる半導体材料に基づくものである。次世代ＨＢＴは、リン化インジウム（ＩｎＰ）基板と、ＩｎＰと格子整合のとれる半導体材料に基づくものである。一般に、インジウムガリウムヒ素（ＩｎＧａＡｓ）材料系またはガリウムアンチモンヒ素（ＧａＡｓＳｂ）材料系からこのようなＨＢＴのベースを製作し、例えば、ＩｎＰまたはＩｎＧａＡｓからコレクタ及びエミッタを製作することができる。
【０００４】
ＧａＡｓＳｂベース領域およびＩｎＰエミッタ領域を備えたＨＢＴは、長年にわたって、有機金属気相エピタキシー（metalorganic vapor phase epitaxy：以下、「ＭＯＶＰＥ」とよぶ）を利用してエピタキシャル成長（または配向成長）されてきている。よく知られているように、ＨＢＴの性能は、ＧａＡｓＳｂベース領域とＩｎＰエミッタ領域との接合の質によって大きく影響される。ＧａＡｓＳｂベース領域とＩｎＰエミッタ領域との間で質の高い接合を実現するのは、２つの領域間の接合において、ＩＩＩ族原子とＶ族原子との元素種が変化するので、困難なタスクである。
【０００５】
接合の質を向上させる従来のやり方は、ガス交換手順を最適化し、ガス交換間の成長休止を利用することである。しかし、このアプローチの場合には、成長停止時に設定することができる可変成長休止時間の可能性のある、接合における５つの異なる構成原子の全ての組合せから生じる多数のガス交換手順について時間のかかる研究が必要になる。さらに、リアクタのリアクタ・ハードウェア設計がほぼ同じでない限り、あるＭＯＶＰＥリアクタ内で最適化されたガス交換手順を別のＭＯＶＰＥリアクタに転用することはできない。これは、リアクタのハードウェア設計がＭＯＶＰＥリアクタ内における複雑なガス・フロー・ダイナミックスに直接に影響を及ぼし、それが、同様に、ガス交換手順に影響するためである。
【０００６】
上述のように、ＨＢＴの性能は、ＧａＡｓＳｂベース領域とＩｎＰエミッタ領域との接合の質によって大きく影響される。接合に欠陥があると、電荷キャリアの再結合を生じて性能に悪影響を及ぼすことになる。従って、極めて複雑で時間を費やすエピタキシャル成長ステップを実施しない限り、ＨＢＴの性能が損なわれることになる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、半導体デバイスにヘテロ接合を形成する従来の方法に関する１つの問題は、複雑なエピタキシャル成長ステップに頼らずに、特性の優れたヘテロ接合を形成することが困難ということである。さらに、従来の方法に関する別の問題は、ＭＯＶＰＥリアクタのハードウェア設計に大きく左右されるということである。さらに別の問題は、従来のＨＢＴは、電荷キャリアの過剰な再結合を被るという点である。
【課題を解決するための手段】
【０００８】
本発明は、半導体デバイスのヘテロ接合に関するものである。実施態様の１つによれば、第１の半導体材料から形成された第１の導電型の第１の領域と、第２の半導体材料から形成された第２の導電型の第２の領域と、第１の領域と第２の領域との間の中間層とを含んでなる半導体接合が得られる。第１の領域と中間層と第２の領域とのバンドの並び（band line-up）は、その伝導帯およびその価電子帯に束縛状態を有しない。実施態様によっては、中間層の厚さは、電子が第１の領域から第２の領域にトンネル効果によってほとんど減衰することなく移動できるようにするのに十分なほど薄いものもある。
【０００９】
別の実施態様によれば、コレクタ領域と、コレクタ領域との接合を形成するベース領域とを含むヘテロ接合バイポーラ・トランジスタが得られる。このトランジスタは、エミッタ領域と、ベース領域とエミッタ領域との間の中間層も含む。中間層は、伝導帯エネルギ準位がエミッタ領域の伝導帯エネルギ準位よりも高い。さらに、中間層は、電子がエミッタ領域からベース領域にトンネル効果によってほとんど減衰することなく移動できるようにするのに十分なほど薄い。
【００１０】
さらに別の実施態様によれば、ヘテロ接合を形成するための方法が得られる。この方法は、第１の導電型の第１の半導体材料を含む第１の領域を形成するステップを含む。この方法は、第１の領域に近接した中間層を形成するステップをさらに含む。この方法は、中間層に近接した、第２の導電型の第２の半導体材料を含む第２の領域を形成するステップもさらに含み、ヘテロ接合の伝導帯または価電子帯は束縛状態を有しない。
【発明を実施するための最良の形態】
【００１１】
本発明のヘテロ接合半導体デバイスの実施態様に関する下記の詳細な説明では、本発明の完全な理解が得られるようにするために、多くの特定の詳細が述べられている。しかし、これらの特定の詳細がなくても、または、代替構成要素もしくは方法を用いることによって、本発明を実施することができる。他の事例においては、本発明の実施例の態様が不必要に曖昧にならないように、周知の方法と手順とコンポーネントについての詳述は行っていない。
【００１２】
本発明のさまざまな実施態様によれば、複雑なエピタキシャル成長ステップに頼ることなく、優れた特性を備える、半導体デバイスのヘテロ接合が得られる。制限するわけではないが、本発明の実施態様によれば、ＨＴＢが得られる。本発明の実施態様によれば、ヘテロ接合の半導体間における接合の質を向上させるが、時間のかかる多数のガス交換手順の検討を必要としない方法が得られる。さらに、本発明の実施態様は、ハードウェア設計に関係なく、任意のＭＯＶＰＥリアクタに適用することができる。本発明の実施態様によれば、電荷キャリアの再結合が比較的に少ないＨＢＴが得られる。従って、本発明の実施態様によれば、ＨＢＴの電流利得が従来のＨＢＴの電流利得よりも大きくなる改良されたベース・エミッタ接合が得られる。
【００１３】
本発明の実施態様の１つでは、ヘテロ接合は、ＧａＡｓＳｂ領域とＩｎＰ領域との間に薄い中間層を挿入することによって大幅に改良される。例えば、ヘテロ接合は、ベース・エミッタ・ヘテロ接合とすることができ、中間層は、ＩｎＡｌＡｓから形成することができ、ＧａＡｓＳｂ領域は、トランジスタ・ベース領域を形成することができ、ＩｎＰ領域は、トランジスタ・エミッタ領域を形成することができる。実施態様の１つでは、中間層の厚さは０．３〜０．６ナノメートル（ｎｍ）である。中間層は、周囲の領域と格子整合がとれるようにすることもできるが、このことは必須ではない。
【００１４】
ｎｐｎ構成のヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）を利用して後述するが、本発明の実施態様は、ｐｎｐ構成をなすＨＢＴにも同様に適用可能である。本発明の実施態様は、光電子デバイス等の他のヘテロ接合半導体デバイスにも適用可能である。
【００１５】
図１は、本発明の実施態様に従って構成された、単純化したＨＢＴ１００を例示した断面図である。ＨＢＴ１００は、多量にｎドープしたサブコレクタ領域１０２が成長させられるＩｎＰ基板１０１を含む。ｎドープしたＩｎＰコレクタ領域１０４をサブコレクタ領域１０２上に成長させる。図示のように、サブコレクタ領域１０２の一部に金属接触部１０６を付着させる。多量にｐドープしたＧａＡｓＳｂベース領域１０８をＩｎＰコレクタ領域１０４上に成長させ、図示のように、ＧａＡｓＳｂベース領域１０８の一部に金属接触部１１２を付着させる。ＩｎＰコレクタ領域１０４とＧａＡｓＳｂベース領域１０８との間には、ＧａＡｓＳｂ／ＩｎＰ接合１７２が設けられる。本発明の実施例の１つの態様によれば、ＧａＡｓＳｂベース領域１０８上に中間層１１０を成長させ、この結果、ＧａＡｓＳｂベース領域１０８と中間層１１０との間に、ＧａＡｓＳｂ／ＩｎＡｌＡｓ接合１８８を形成する。本実施態様の場合には、ＩｎＡｌＡｓ中間層１１０のバックグラウンドのキャリア伝導性（background carrier conductivity）はｎ型であり、ＩｎＡｌＡｓ中間層１１０は意図的にドープされない。しかし、バックグラウンドのキャリア伝導性はｎ型である必要はない。さらに、ＩｎＡｌＡｓ中間層１１０は、ｐ型またはｎ型の少量ドープが可能である。この場合には、ＩｎＡｌＡｓ中間層１１０は、通常のバイアス条件下では完全に空乏状態になるはずである。
【００１６】
少量のｎドープしたＩｎＰ領域を含むエミッタ領域１１６をＩｎＡｌＡｓ中間層１１０上に成長させ、その結果、ＩｎＡｌＡｓ／ＩｎＰ接合１６８が形成される。より多量のｎドープしたＩｎＧａＡｓ領域１１８をＩｎＰ領域上に成長させる。このＩｎＧａＡｓ層１１８によって、エミッタ領域１１６に対するオーミックコンタクトが得られ、エミッタ領域１１６に金属接触部１２２を付着させることができる。
【００１７】
中間層１１０の厚さは、トンネル効果によってほとんど減衰することなく、電子がエミッタ領域１１６からベース領域１０８に移動できるようにするのに十分なほど薄い。例えば、ＩｎＡｌＡｓ中間層１１０の厚さが約０．３〜０．６ナノメートルの場合には、エミッタ領域１１６からそれに入射する電子の大部分が、トンネル効果で通過するはずである。この場合には、トンネリングの確率の推定値は、０．５〜０．７である。トンネリングの確率が極めて低くない限り、その主要な効果によって、エミッタ・ベース接合を通過させることが可能なピーク電流を減少させることになる。典型的な５×１０17／ｃｍ3のエミッタ・ドーピングの場合には、トンネリングの確率は、０．１よりかなり低くない限り、動作電流密度を制限する主要素にはならない。所定の動作電流密度において、ＧａＡｓＳｂベース領域１０８における電子濃度は、エミッタ設計にほぼ関係なく、固定される。従って、ＩｎＡｌＡｓ中間層１１０によって、エミッタ・ベース接合における電子の波動関数と正孔の波動関数とのオーバラップに変化を生じることはほとんどない。
【００１８】
中間層１１０は、そのバルク格子定数がその下方にある領域の格子定数と整合する材料から成長させること、または、そのバルク格子定数がその下方にある領域の格子定数と整合しない材料から疑似形態的に（pseudomorphically）成長させることもできる。
【００１９】
本発明の実施態様の１つでは、中間層１１０の材料は、ＧａＡｓＳｂベース領域１０８およびＩｎＰエミッタ領域１１６の格子定数と等しいバルク格子定数を有する。１つの実施態様においては、中間層１１０はＩｎＡｌＡｓを用いて成長させられる。ＩｎＰ上に成長したＩｎＡｌＡｓ中間層１１０の格子整合条件は、５２％のＩｎである。このような実施態様の場合には、中間層１１０のＩｎＡｌＡｓのバルク格子定数は、ＧａＡｓＳｂベース材料およびＩｎＰエミッタ材料の格子定数と整合する。
【００２０】
代替案として、さらに別の実施態様では、中間層１１０は、格子整合材料から製作されないが、その格子定数がＧａＡｓＳｂベース領域１０８およびＩｎＰエミッタ領域１１６の格子定数と一致するように、十分に薄いものであり疑似形態的に成長させられる。薄い中間層を疑似形態的に成長させると、その中間層には「歪（strain）」を生じることになり、その格子定数が基板の格子定数と一致するようになる。当該技術においてよく知られているように、疑似形態的な層の格子定数は、成長方向に対して垂直な２次元において基板の格子定数と整合するように、伸長または圧縮される。成長方向における格子定数は、完全に異なるが、成長中に入る構成原子に対して疑似形態的な表面により呈示される格子定数は、格子整合のとれた表面と同じものである。従って、物理的に、中間層１１０として薄い疑似形態的な層を用いるのは、格子整合のとれた中間層１１０を用いるのと極めてよく似ている。さらに、ＧａＡｓＳｂベース領域１０８のような他の層を不正規形に成長させることも可能である。
【００２１】
例示の便宜のために、以下の議論では、中間層１１０がＩｎＡｌＡｓを用いて形成されるものと仮定する。しかし、バルク格子定数がＧａＡｓＳｂベース材料の格子定数と整合する他の材料を用いて、中間層１１０を形成することもできる。従って、本発明の実施態様は、ＩｎＡｌＡｓを利用した中間層１１０の形成に制限されるものではない。実施態様によっては、中間層１１０が、例えば、ＡｌＧａＩｎＡｓから形成されるものもある。ＩｎＰ上に成長されるＡｌＧａＩｎＡｓ層の格子整合条件は、約５２％のＩｎである。
【００２２】
制限するわけではないが、サブコレクタ領域１０２とコレクタ領域１０４とベース領域１０８と中間層１１０とエミッタ領域１１６とは、例えば、分子線エピタキシー（molecular beam epitaxy：ＭＢＥ）および有機金属気相エピタキシー（ＭＯＶＰＥ）を用いて成長させることができる。
【００２３】
本実施態様では、中間層１１０を追加してヘテロ接合の質を向上させることによって電流利得が改善されるが、キャリアの再結合は中間層１１０を追加しない場合と比較してあまり増大しない。ＩｎＡｌＡｓ／ＩｎＰ接合１６８は、ＧａＡｓＳｂベース領域１０８から数十分の１ナノメートル離れているので、ＧａＡｓＳｂ／ＩｎＡｌＡｓ接合１８８は、ベース・エミッタ・ヘテロ接合における界面再結合速度を決定する最も重要な接合である。適所に薄いＩｎＡｌＡｓ中間層１１０を配置した場合の、界面再結合速度に対する空間的に間接的な放射再結合の影響は、従来のＧａＡｓＳｂ／ＩｎＰ接合の場合の、界面結合速度に対する空間的に間接的な放射再結合の影響とほぼ同じになる。さらに、本明細書において図３に関連して説明したように、ＭＯＶＰＥによって材料を成長させた場合には、ＧａＡｓＳｂ／ＩｎＡｌＡｓ接合１８８の欠陥密度は、従来のＧａＡｓＳｂ／ＩｎＰベース・エミッタ接合よりも低くなることがわかっている。そのため、電流利得が向上する。ＭＯＶＰＥ以外の方法によって材料を成長させた場合でも、ＧａＡｓＳｂ／ＩｎＡｌＡｓ接合１８８の欠陥密度は、従来のＧａＡｓＳｂ／ＩｎＰベース・エミッタ接合よりも低くなるものと予測される。従って、本発明の実施態様は、ＭＯＶＰＥ成長に制限されるものではない。
【００２４】
図２は、図１のＨＢＴのエネルギ帯図１５０を示すグラフによる説明図である。この説明図には、ＩｎＰエミッタ領域１１６と、中間層１１０と、ＧａＡｓＳｂベース領域１０８と、ＩｎＰコレクタ領域１０４とに関する伝導帯エネルギ準位１５２が示されている。同じ領域に関する価電子帯エネルギ準位１５４も示されている。ＧａＡｓＳｂベース領域１０８とＩｎＰコレクタ領域１０４との間のＧａＡｓＳｂ／ＩｎＰヘテロ接合１７２によって、０．１８ｅＶの伝導帯不連続性（conducting band discontinuity）△Ｅｃと、０．７６ｅＶの価電子帯不連続性(valence band discontinuity)△Ｅｖとが得られる。
【００２５】
従来のヘテロ接合半導体は、ベース・エミッタ接合にヘテロ接合を備えている。本発明の実施態様では、エミッタ領域とベース領域との間に中間層１１０を備えているが、ヘテロ接合という用語は、本明細書全体を通じて、中間層１１０を含む、ＩｎＰエミッタ領域１１６とＧａＡｓＳｂベース領域１０８との間の領域を表わすために用いられる。ヘテロ接合という用語は、ＩｎＰ／ＩｎＡｌＡｓヘテロ接合１６８およびＩｎＡｌＡｓ／ＧａＡｓＳｂヘテロ接合１８８を表わすためにも用いられる。
【００２６】
ＧａＡｓＳｂベース領域１０８とＩｎＰエミッタ領域１１６との間におけるＩｎＡｌＡｓ中間層１１０のバンドの並びによって、伝導帯と価電子帯とのいずれにも束縛状態（bound states）が生じないようになっている。言い換えれば、伝導帯と価電子帯がつながっており束縛状態を有していない。さらに、ＩｎＡｌＡｓ中間層１１０は、エミッタ領域１１６からの電子が、ほとんど減衰することなく、トンネル効果によって中間層１１０を通過するほど十分に薄い。例えば、ＧａＡｓＳｂ／ＩｎＡｌＡｓヘテロ接合１８８における電子の波動関数と正孔の波動関数とのオーバーラップが、ＩｎＡｌＡｓ中間層１１０のないヘテロ接合に対してほとんど変化しない。従って、ＧａＡｓＳｂ／ＩｎＡｌＡｓとＩｎＡｌＡｓ／ＩｎＰヘテロ接合１８８、１６８との組合せは、ＩｎＡｌＡｓを通過する電子の透過率がトンネル効果によりほぼ１となるため、電流利得が従来のＧａＡｓＳｂ／ＩｎＰ接合を超えるものと予測され、また、欠陥の成長が少なくなるので、無放射接合再結合が減少する。さらに、本発明は、ＩｎＡｌＡｓを用いた中間層１１０の形成に制限されるものではない。
【００２７】
図２に例示のように、ＩｎＡｌＡｓ中間層１１０は、ＩｎＰエミッタ領域１１６とＧａＡｓＳｂベース領域１０８の間では、伝導帯１５２または価電子帯１５４に量子井戸を生成しない。従って、中間層１１０の電子を捕獲し、望ましくないエミッタ再結合電流の一因となる量子井戸が存在しない。さらに、中間層１１０の伝導帯１５２は、エネルギ準位がエミッタ領域１１６の伝導帯１５２よりも高い。また、中間層１１０の伝導帯１５２は、エネルギ準位がベース領域１０８の伝導帯１５２よりも高い。
【００２８】
次に図３を参照すると、ＧａＡｓＳｂベース領域とＩｎＰエミッタ領域との間に薄いＩｎＡｌＡｓ中間層を挿入することによって、ベース・エミッタ接合の欠陥密度が低下することを立証し、ＩｎＡｌＡｓ中間層の適切な厚さを求めるため、図３に示す特別に設計された超格子をＩｎＰ基板上にＭＯＶＰＥによって成長させて、室温光ルミネセンス（photoluminescence：以下、「ＰＬ」とよぶ）分光法によって特性評価がなされている。
【００２９】
超格子４００は、ＩｎＰ（１．５ｎｍ）／ＧａＡｓＳｂ（７ｎｍ）／ＩｎＡｌＡｓIL（ｄ）／ＩｎＰ（１．５ｎｍ）／ＩｎＡｌＡｓ（２５ｎｍ）の反復単位を備えている。ＩｎＡｌＡｓIL層は、中間層（図１および図２の１１０）に相当するように設計されている。この例において、この単位は、超格子内で７回反復される。これらの超格子は、ＧａＡｓＳｂ量子井戸内において空間的に直接的なＰＬ遷移を示すように設計されている。接合に存在する欠陥は、無放射性再結合の中心として働くので、接合の質はＰＬ強度に直接に影響する。
【００３０】
ＩｎＡｌＡｓ中間層の適正な厚さ範囲を求めるため、ＩｎＡｌＡｓIL層の厚さが０〜１．２ｎｍの範囲内の超格子のＰＬ強度が調査された。他の層の厚さは一定に保たれた。従って、ＰＬ強度のいかなる変化も、中間層の厚さに起因することになる。図４には、ＩｎＡｌＡｓIL層の厚さがさまざまな超格子に関する室温ＰＬスペクトルが示されている。グラフ５００には、ｘ軸上にナノメートルで表示された波長に対し、任意単位で表示されたｙ軸上のＰＬ強度が示されている。ＩｎＡｌＡｓ中間層のない超格子は、０ｎｍの厚さ曲線５０２によって明らかなように、最も弱いＰＬ強度を示す。厚さが０．３〜０．６ｎｍのＩｎＡｌＡｓ中間層は２．５倍に大幅にＰＬ強度を増すが、これは、薄いＩｎＡｌＡｓ中間層を挿入すると、ヘテロ接合の質が向上するということと、ＧａＡｓＳｂ／ＩｎＡｌＡｓおよびＩｎＡｌＡｓ／ＩｎＰ接合の組合せは、従来のＧａＡｓＳｂ／ＩｎＰ接合より優れているということを示すものである。このことが、０．３ｎｍおよび０．６ｎｍの厚さ曲線５０４および５０６によって示されている。（例えば、厚さ１．２ｎｍに）ＩｎＡｌＡｓ中間層が厚くなると、１．２ｎｍの厚さ曲線５０８のＰＬ強度が弱くなることから明らかなように、厚さが０．３〜０．６ｎｍのＩｎＡｌＡｓ中間層に比べて、接合の質を向上させる効果が弱まることがわかる。
【００３１】
中間層の望ましい厚さ範囲は、用いられる材料及びエピタキシャル成長プロセスのような要素によって決まる。従って、図４からの結果は、典型的なものである。成長プロセスが最適厚に影響を及ぼす可能性があるが、本発明の実施態様は、多種多様な成長プロセスに適合する。この例の場合には、ＩｎＡｌＡｓ中間層が厚すぎると、弊害をもたらすことが実験によってわかっている。さらに、ＩｎＡｌＡｓ中間層が厚すぎると、トンネル効果で中間層を通過する電子が減少するが、これは、ある特定のエミッタ・バイアス電圧におけるコレクタ電流を減少させるので、ＨＢＴの性能にとって不利益となる。
【００３２】
次に図５を参照すると、本発明の実施態様は、ヘテロ接合半導体デバイスを形成する方法である。制限するわけではないが、このようなヘテロ接合は、ヘテロ接合バイポーラ・トランジスタに利用することができる。プロセス６００のブロック６１０では、第１の半導体材料から、第１の導電型の第１の領域が形成される。導電型はｎ型またはｐ型とすることができる。
【００３３】
ブロック６２０では、第１の領域に近接して、中間層が形成される。中間層は、電荷キャリアの再結合を阻止する働きをする。中間層は、伝導帯エネルギが第１および第２の領域の材料の伝導帯エネルギよりも高い材料から形成される。この層の厚さは、選択された材料および他の要素によって左右される。さまざまな実施態様において、中間層の厚さは、約１．２ｎｍ未満と、約０．３〜０．６ｎｍの範囲と、約０．６ｎｍ未満とである。
【００３４】
ブロック６３０では、中間層に近接して、第２の半導体材料から、第２の導電型の第２の領域が形成される。従って、第１の領域と第２の領域によって、第１の領域と第２の領域との間に中間層を備えるヘテロ接合が有効に形成される。中間層は極めて薄く、電子が、トンネル効果によって、ほとんど減衰することなく、第２の領域から第１の領域に移動する。
【００３５】
有利なことに、ブロック６１０〜６３０の結果として、伝導帯または価電子帯に束縛状態のないヘテロ接合を形成することができる。
【００３６】
オプション・ブロック６４０では、第１の領域に近接して第３の領域が形成される。第３の領域は第２の導電型である。従って、ｐｎｐトランジスタまたはｎｐｎトランジスタが形成される。第３の領域は、第１の領域とヘテロ接合を形成することができるが、このことは必要ではない。
【００３７】
本発明の解説は特定の実施態様に関して行われたが、当然明らかなように、本発明は、このような実施態様によって制限されるものと解釈すべきではなく、特許請求の範囲に基づいて解釈すべきである。
【図面の簡単な説明】
【００３８】
引用することにより本明細書の一部をなす添付の図面は、本発明の実施態様を例示し、その解説と共に、本発明の原理を明らかにする働きをするものである。
【図１】本発明の実施態様の１つによるＨＢＴを例示した断面図である。
【図２】図２に示すＨＢＴのエネルギ帯図を示すグラフによる説明図である。
【図３】本発明のさまざまな実施態様に適した厚さを求めるため、ＩｎＰ上に成長させられた超格子の概略図である。
【図４】本発明のさまざまな実施態様において用いられるさまざまな厚さの中間層に関する光ルミネセンス・スペクトルのグラフである。
【図５】本発明の実施態様に従ってヘテロ接合半導体デバイスを形成するプロセスを例示したフローチャートである。
【符号の説明】
【００３９】
１００  ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）
１０８  第２の領域
１１０  中間層
１１６  第１の領域
１５２  伝導帯
１５４  価電子帯
【図１】
2004241778.tif 000003
【図２】
2004241778.tif 000004
【図３】
2004241778.tif 000005
【図４】
2004241778.tif 000006
【図５】
2004241778.tif 000007