(57)【要約】【課題】転写法を用いた配線基板の多層配線化において、その工程を簡略にすると共に導体パターン間の電気的接続の低抵抗化を図ることのできる多層配線基板の製造方法及び多層配線基板、素子実装基板の製造方法及び素子実装基板を提供すること。【解決手段】転写用支持体２１に第１の導体パターン２４を形成する工程と、導電性のバンプ形成層２６を選択的にエッチングして導電性バンプ２６ａを形成する工程と、第１の導体パターン２４を転写用支持体２１ごと導電性バンプ２６ａに貼り合わせる工程と、バンプ形成層２６に積層された導体２７をパターニングして第２の導体パターン２７ａを形成する工程と、転写用支持体２１を第１の導体パターン２４から分離する工程とを有する。【選択図】        図６
2004186453.tif 000002
【特許請求の範囲】
【請求項１】
転写用支持体に第１の導体パターンを形成する工程と、
導電性のバンプ形成層を選択的にエッチングして導電性バンプを形成する工程と、
前記第１の導体パターンを前記転写用支持体ごと前記導電性バンプに貼り合わせる工程と、
前記バンプ形成層に積層された導体をパターニングして第２の導体パターンを形成する工程と、
前記転写用支持体を前記第１の導体パターンから分離する工程とを有する
ことを特徴とする多層配線基板の製造方法。
【請求項２】
前記第２の導体パターンが形成される前記導体は、前記バンプ形成層とはエッチング耐性の異なる表面を有し、前記表面に前記バンプ形成層を積層させる
ことを特徴とする請求項１に記載の多層配線基板の製造方法。
【請求項３】
前記転写用支持体は導電性を有し、前記転写用支持体に前記第１の導体パターンを電気めっき法でパターンめっきして形成する
ことを特徴とする請求項１に記載の多層配線基板の製造方法。
【請求項４】
前記転写用支持体を、支持基板に剥離層を積層させて形成する
ことを特徴とする請求項１に記載の多層配線基板の製造方法。
【請求項５】
前記剥離層を、複数の金属層を積層させて形成する
ことを特徴とする請求項４に記載の多層配線基板の製造方法。
【請求項６】
第１の導体パターンと第２の導体パターンとが導電性バンプを介して接続された多層配線基板であって、
前記第１の導体パターンは、転写用支持体から転写された転写膜であり、
前記導電性バンプは、導電性のバンプ形成層を選択的にエッチングして形成され、
前記第２の導体パターンは、前記バンプ形成層に積層された導体をパターニングして形成された
ことを特徴とする多層配線基板。
【請求項７】
前記導電性バンプは、前記導電性バンプとはエッチング耐性の異なる前記導体の表面に接続している
ことを特徴とする請求項６に記載の多層配線基板。
【請求項８】
前記第１の導体パターンは、前記転写用支持体に電気めっき法でパターンめっきされためっき膜である
ことを特徴とする請求項６に記載の多層配線基板。
【請求項９】
転写用支持体に第１の導体パターンを形成する工程と、
導電性のバンプ形成層を選択的にエッチングして導電性バンプを形成する工程と、
前記第１の導体パターンを前記転写用支持体ごと前記導電性バンプに貼り合わせる工程と、
前記バンプ形成層に積層された導体をパターニングして第２の導体パターンを形成する工程と、
前記転写用支持体を前記第１の導体パターンから分離する工程と、
前記第１及び第２の導体パターンと電気的に接続させて素子を実装する工程とを有する
ことを特徴とする素子実装基板の製造方法。
【請求項１０】
前記第２の導体パターンが形成される前記導体は、前記バンプ形成層とはエッチング耐性の異なる表面を有し、前記表面に前記バンプ形成層を積層させる
ことを特徴とする請求項９に記載の素子実装基板の製造方法。
【請求項１１】
前記転写用支持体は導電性を有し、前記転写用支持体に前記第１の導体パターンを電気めっき法でパターンめっきして形成する
ことを特徴とする請求項９に記載の素子実装基板の製造方法。
【請求項１２】
前記転写用支持体を、支持基板に剥離層を積層させて形成する
ことを特徴とする請求項９に記載の素子実装基板の製造方法。
【請求項１３】
前記剥離層を、複数の金属層を積層させて形成する
ことを特徴とする請求項１２に記載の素子実装基板の製造方法。
【請求項１４】
第１の導体パターンと第２の導体パターンとが導電性バンプを介して接続され、前記第１及び第２の導体パターンと電気的に接続された素子が実装された素子実装基板であって、
前記第１の導体パターンは、転写用支持体から転写された転写膜であり、
前記導電性バンプは、導電性のバンプ形成層を選択的にエッチングして形成され、
前記第２の導体パターンは、前記バンプ形成層に積層された導体をパターニングして形成された
ことを特徴とする素子実装基板。
【請求項１５】
前記導電性バンプは、前記導電性バンプとはエッチング耐性の異なる前記導体の表面に接続している
ことを特徴とする請求項１４に記載の素子実装基板。
【請求項１６】
前記第１の導体パターンは、前記転写用支持体に電気めっき法でパターンめっきされためっき膜である
ことを特徴とする請求項１４に記載の素子実装基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の導体パターンが層間接続された多層配線基板及びその製造方法、その多層配線基板に素子が実装された素子実装基板及びその製造方法に関する。更に詳しくは、転写法によって転写された転写膜を導体パターンとして有する多層配線基板及びその製造方法、その多層配線基板に素子が実装された素子実装基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話機やＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ノート型パソコン等の電子機器の小型化、高機能化に伴い、これらを構成する電子部品の高密度実装化が不可欠となっている。電子部品の高密度実装化は、従来より、電子部品の小型化による部品端子のファインピッチ化や、電子部品が実装される配線基板上の導体パターンの微細化等によって進められてきた。
【０００３】
また、近年においては、複数の配線基板を積層することによって三次元的な配線の引き回しを可能とする多層配線基板の開発が進められ、更には、この多層配線基板に対し、チップ抵抗やチップコンデンサ等あるいは半導体ベアチップ等の素子を内蔵して、実装効率の更なる向上を図った素子実装基板の開発も進められている。
【０００４】
配線基板の導体パターンを形成する方法として、従来より、転写シートを用いた転写法が知られている。この転写法による配線基板の製造プロセスは、主として、転写シートの一表面に導体パターンを形成するパターン形成工程と、形成した導体パターンを転写シートごと絶縁層へ貼り合わせた後、転写シートを分離するパターン転写工程とを有している。
【０００５】
この種の従来技術として、例えば特許文献１には、配線基板上の導体パターン（配線パターン）を転写法によって形成する多層配線基板の製造方法が示されている。以下、図１３を参照して、従来の多層配線基板の製造方法について説明する。
【０００６】
【特許文献１】
特開平１０−１０７４４５号公報
【０００７】
先ず、図１３（ａ）に示すように、絶縁基材１の表面に第１の導体パターン２が形成された配線基板を作製または準備する。
【０００８】
次に、図１３（ｂ）に示すように、絶縁基材１の表面に絶縁性スラリーを塗布して絶縁層３を形成する。
【０００９】
次に、図１３（ｃ）に示すように、絶縁層３に第１の導体パターン２と連絡するビアホール４をレーザ加工等によって形成し、形成したビアホール４の内部に導電ペースト５を充填する。
【００１０】
次に、図１３（ｄ）に示すように、絶縁層３に対し、あらかじめ転写シート７の上に形成しておいた第２の導体パターン６を転写し、導電ペースト５を介して、第１、第２の導体パターン２、６を接続する。
【００１１】
転写シート７は、ポリエチレンテレフタレート（ＰＥＴ）等の合成樹脂材料を主体として構成されている。導体パターン６は、この転写シート７の上に貼着または蒸着された導体層をウェットエッチング法によって所定形状にパターニングして形成される。転写シート７から絶縁層３への導体パターン６の転写は、導体パターン６と絶縁層３及び転写シート７との間の密着力の差を利用して行われる。
【００１２】
導体層を３層以上形成する場合には、上述と同様な工程を繰り返す。つまり、図１３（ｅ）に示すように、絶縁層３の上に更に絶縁層８を形成し、この絶縁層８にビアホールを形成すると共に形成したビアホールに導電ペースト１０を充填した後、第３の導体パターン１１を転写法により形成する。
【００１３】
【発明が解決しようとする課題】
以上の従来例では、異なる配線層間の電気的接続を導電ペーストにより行っているため、絶縁層の積層工程、孔あけ工程、導電ペーストの充填工程などを必要とし、工程が複雑になり、コストが高くなる、製造時のタクトタイムが長くなるといった問題がある。また、ペースト状の絶縁材の中に導電性粒子を分散させた導電ペーストは、導電材料のみで構成されるビアに比べて高抵抗となってしまう。
【００１４】
本発明は上述の問題に鑑みてなされ、その目的とするところは、転写法を用いた配線基板の多層配線化において、その工程を簡略にすると共に導体パターン間の電気的接続の低抵抗化を図ることのできる多層配線基板の製造方法及び多層配線基板、素子実装基板の製造方法及び素子実装基板を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の多層配線基板の製造方法は、転写用支持体に第１の導体パターンを形成する工程と、導電性のバンプ形成層を選択的にエッチングして導電性バンプを形成する工程と、第１の導体パターンを転写用支持体ごと導電性バンプに貼り合わせる工程と、バンプ形成層に積層された導体をパターニングして第２の導体パターンを形成する工程と、転写用支持体を第１の導体パターンから分離する工程とを有することを特徴としている。
【００１６】
本発明の多層配線基板は、転写用支持体から転写された転写膜である第１の導体パターンが、
導電性のバンプ形成層を選択的にエッチングして形成された導電性バンプを介して、
バンプ形成層に積層された導体をパターニングして形成された第２の導体パターンと接続されていることを特徴としている。
【００１７】
本発明の素子実装基板の製造方法は、転写用支持体に第１の導体パターンを形成する工程と、導電性のバンプ形成層を選択的にエッチングして導電性バンプを形成する工程と、第１の導体パターンを転写用支持体ごと導電性バンプに貼り合わせる工程と、バンプ形成層に積層された導体をパターニングして第２の導体パターンを形成する工程と、転写用支持体を第１の導体パターンから分離する工程と、第１及び第２の導体パターンと電気的に接続させて素子を実装する工程とを有することを特徴としている。
【００１８】
本発明の素子実装基板は、転写用支持体から転写された転写膜である第１の導体パターンが、
導電性のバンプ形成層を選択的にエッチングして形成された導電性バンプを介して、
バンプ形成層に積層された導体をパターニングして形成された第２の導体パターンと接続され、
第１及び第２の導体パターンと電気的に接続された素子が実装されていることを特徴としている。
【００１９】
第１の導体パターンと、第２の導体パターンとは互いに独立した工程にて形成される。第１の導体パターンは転写用支持体に形成され、第２の導体パターンは導電性バンプと一体的に形成される。そして、第１の導体パターンを転写用支持体ごと導電性バンプに貼り合わせた後、転写用支持体を第１の導体パターンから分離する。これにより、第１の導体パターンは導電性バンプを介して第２の導体パターンと接続される。
【００２０】
転写用支持体は、第１の導体パターンの平面度を維持するため及びハンドリング性を向上させるための支持体として機能する。したがって、この要求に応えるべき強度等の機械的性質及び耐熱温度等の材料学的性質を具備するように構成される。
【００２１】
転写用支持体は、最終的には第１の導体パターンから分離されて残らない。
その分離を容易とするための剥離層を有していることが好ましい。
剥離層としては、例えば複数の金属層を積層させた構成が挙げられる。この構成の場合には、例えば３００℃ほどの加熱工程を経ても寸法変化や変質などが生じないという利点がある。
【００２２】
また、他の剥離層の構成として、剥離されるべき表面の所定部位に離型剤が塗布された樹脂層が挙げられる。更に、他の剥離層として熱発泡層を用いてもよく、この場合、所定温度への加熱処理により熱発泡層を発泡させて転写用支持体の剥離が可能である。
【００２３】
あるいは、剥離層は設けずに、転写用支持体を溶解させて、第１の導体パターンから分離させてもよい。
【００２４】
また、転写用支持体に導電性をもたせれば、アディティブ法によるパターンめっき技術を用いてファインピッチな導体パターンを形成できる。
【００２５】
導電性バンプ及び第２の導体パターンの形成に際しては、互いに積層されたバンプ形成層及び導体を出発材として加工を行うことで、容易に一体化された構造の導電性バンプ及び第２の導体パターンが得られる。例えば、バンプ形成層と導体との積層体の両面側をそれぞれエッチングすることにより、一体的構成の導電性バンプ及び第２の導体パターンが得られる。導電性バンプと第２の導体パターンの形成はどちらが先でも後でもよい。また、第２の導体パターンの形成は、第１の導体パターンと導電性バンプとの貼り合わせ前、貼り合わせ後どちらでもよい。
【００２６】
また、バンプ形成層をこのバンプ形成層とエッチング耐性の異なる導体表面に接して積層させれば、バンプ形成層のエッチング時には導体は浸食されずに、逆に導体のエッチング時にはバンプ形成層は浸食されないので、導電性バンプの形成及び第２の導体パターンの形成を精度良く行える。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２８】
（第１の実施の形態）
先ず、図１、図２を参照して、第１の導体パターンの形成方法について説明する。
【００２９】
（図１Ａの工程）
支持基板２２に剥離層２３を積層させて転写用支持体２１を作製する。図２に、その転写用支持体２１の構成の詳細を示す。
【００３０】
支持基板２２は例えばＣｕでなる基板であり、転写用支持体２１の全厚のほとんどを占め、転写用支持体２１のハンドリングに必要とされる機械的性質または材料学的性質を具備するように構成される。厚さは、例えば１４０μｍほどである。
【００３１】
剥離層２３は、２層の金属層２３ａ、２３ｂから構成される。Ｃｒ層（例えば厚さ０．０１μｍ）２３ａは支持基板２２に積層され、このＣｒ層２３ａにＮｉ／Ｃｏ（合金）層（例えば厚さ０．１５μｍ）２３ｂが積層される。何れも、支持基板２２を給電体とした電気めっき法で形成される。
【００３２】
Ｃｒ層２３ａとＮｉ／Ｃｏ層２３ｂは、例えば３２０℃ほどの温度でも拡散接合しない特性を有し、したがって、後工程で熱プレスを受けても簡単に剥離することができる。この場合、Ｃｒ層２３ａとＮｉ／Ｃｏ層２３ｂとの境界で剥離可能である。
【００３３】
（図１Ｂの工程）
転写用支持体２１に第１の導体パターン２４を形成する。具体的には、先ず、剥離層２３表面（Ｎｉ／Ｃｏ層２３ｂ表面）にフォトレジスト膜を形成後、そのフォトレジスト膜に露光及び現像を施して、フォトレジスト膜を所望の形状にパターニングしてめっきレジストを形成する。
【００３４】
続いて、転写用支持体２１を銅の電解浴中に浸漬し、カソード電極に接続して銅の電気めっき膜（第１の導体パターン）２４を析出させる。このめっき膜２４の形成後、めっきレジストを除去する。
【００３５】
一般に、ウェットエッチング法によって導体膜の不要部分を除去し導体パターンを形成する方法（サブトラクティブ法）に比べて、電気めっき法によって必要な部分のみ導体膜を析出させて導体パターンを形成する方法（アディティブ法）の方が微細なパターンを形成することができるので、本実施の形態によれば、ラインアンドスペース（Ｌ／Ｓ）が例えば１０μｍ／１０μｍといったファインピッチな第１の導体パターン２４を高精度に形成することができる。なお、第１の導体パターン２４の厚さは、例えば３μｍほどである。
【００３６】
また、樹脂フィルムなどに比べて厚く且つ寸法変化の小さいＣｕでなる支持基板２２に第１の導体パターン２４を形成するので、後工程におけるハンドリング性が向上し、更に第１の導体パターン２４を薄く形成でき且つ寸法精度も安定させることができる。
【００３７】
次に、図３を参照して導電性バンプの形成方法について説明する。この工程は上記工程と独立して行われる。
【００３８】
（図３Ａの工程）
バンプ形成層として、例えばＣｕでなる基板２６を作製あるいは準備する。
【００３９】
（図３Ｂの工程）
バンプ形成層２６を給電体として、バンプ形成層２６に、Ｎｉ膜（例えば厚さ２μｍ）２８とＣｕ膜（例えば厚さ１０μｍ）２９を電気めっき法で順次積層させる。この結果、Ｃｕでなるバンプ形成層２６に、このバンプ形成層２６とはエッチング耐性の異なるＮｉ膜２８が接した構造の積層体が得られる。Ｎｉ膜２８及びＣｕ膜２９は、第２の導体パターン形成用の導体２７として機能する。
【００４０】
（図３Ｃの工程）
バンプ形成層２６に、図示しないエッチングレジストを形成した後、そのエッチングレジストをマスクとしてバンプ形成層２６を選択的にエッチングする。例えば、Ｎｉは溶解させないがＣｕは溶解させるアンモニア系のエッチング液を用いてウェットエッチングを行う。このエッチングによって、導体２７上に導電性バンプ２６ａが形成される。
【００４１】
（図３Ｄの工程）
導電性バンプ２６ａの間を埋めるようにして導体２７上に樹脂３０を塗布する。この後、樹脂３０を平坦化して導電性バンプ２６ａの先端部表面を露出させる。
【００４２】
（図５Ａの工程）
上記工程で得られた第１の導体パターン２４を転写用支持体２１ごと導電性バンプ２６ａに貼り合わせ、熱プレスを行う。これにより、第１の導体パターン２４は導電性バンプ２６ａと電気的に接続される。なお、樹脂３０はこの貼り合わせの際の接着層として機能し、第１の導体パターン２４と導電性バンプ２６ａとの安定した接合が確保される。
【００４３】
また、導電性バンプ２６ａの先端部表面に、はんだ、錫、ニッケル、金、銀などを付着させたうえで貼り合わせを行ってもよい。この場合には、第１の導体パターン２４と導電性バンプ２６ａ間のぬれ性や接合性を高めることができ、両者の貼り合わせ時の低温化、低荷重化が図れる。
【００４４】
転写用支持体２１は金属製であるので、従来の樹脂フィルムで構成される転写シートに比べて強度が高い。したがって、ハンドリング時における伸縮や反りを抑制し、更に転写用支持体２１の局所的な変形が抑制されるので第１の導体パターン２４の変形や破断を回避でき、ファインピッチな第１の導体パターン２４を高い寸法精度でもって適正に導電性バンプ２６ａに貼り合わせることができる。
【００４５】
（図５Ｂの工程）
Ｃｕ膜２９に図示しないエッチングレジストを形成した後、そのエッチングレジストをマスクとしてＣｕ膜２９を選択的にエッチングする。例えば、Ｃｕ膜２９は溶解させるが、Ｎｉ膜２８は溶解させないアンモニア系のエッチング液を用いてウェットエッチングを行う。
【００４６】
（図５Ｃの工程）
所望の形状にパターニングされたＣｕ膜２９をマスクとして、Ｎｉ膜２８をエッチングする。このとき、Ｎｉは溶解させるがＣｕは溶解させない例えば過酸化水素系のエッチング液を用いてウェットエッチングすることで、Ｃｕ膜２９及びＣｕでなる導電性バンプ２６ａは浸食されずに、Ｎｉ膜２８のみが所望の形状にパターニングされる。
【００４７】
以上の工程によって、導電性バンプ２６ａと電気的に接続された第２の導体パターン２７ａが得られる。すなわち、第２の導体パターン２７ａは、Ｎｉ膜２８とＣｕ膜２９とが所望の形状にパターニングされて形成される。
【００４８】
（図６Ａの工程）
第２の導体パターン２７ａ間を埋めるように樹脂３１を塗布した後、その樹脂３１を研磨して平坦化する。この平坦化により、第２の導体パターン２７ａの表面（Ｃｕ膜２９の表面）が樹脂３１から露出する。
【００４９】
そして、転写用支持体２１を第１の導体パターン２４から分離すれば、第１の導体パターン２４と第２の導体パターン２７ａとが、導電性バンプ２６ａを介して電気的に接続された２層配線構造の多層配線基板が得られる。
【００５０】
転写用支持体２１は、具体的には、図２に示す剥離層２３におけるＣｒ層２３ａとＮｉ／Ｃｏ層２３ｂとの境界面で剥離される。例えば、その境界面に切れ込みを入れて剥離する。Ｃｒ層２３ａ及びＮｉ／Ｃｏ層２３ｂは、上記図５Ａの熱プレス時の熱ストレスを受けても互いに拡散接合せず簡単に剥離が可能である。
【００５１】
第１の導体パターン２４の上にはＮｉ／Ｃｏ層２３ｂが残ることになるが、これを例えば過酸化水素系のエッチング液にてウェットエッチングする。これにより、Ｃｕでなる第１の導体パターン２４は浸食されずにＮｉ／Ｃｏ層２３ｂのみを除去することができる。
【００５２】
以上のようにして得られる多層配線基板には、この後、必要に応じて、第１の導体パターン２４または第２の導体パターン２７ａに素子を接合させたり、外部端子を接合させる。
【００５３】
（第２の実施の形態）
次に、本発明の第２の実施の形態による素子実装基板の製造方法について説明する。なお、上記第１の実施の形態と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
【００５４】
本実施の形態では、上述した図６Ａまでの工程（ただし転写用支持体２１は剥離しない）が行われた後、以下の工程が続けられる。
【００５５】
（図６Ｂの工程）
樹脂３１から露出している第２の導体パターン２７ａの表面（Ｃｕ膜２９の表面）にめっき膜３２を形成する。このめっき膜３２には、後工程にて素子や外部端子が接合されるので、この接合に際してのぬれ性を高めて接合性を良くするためにめっき膜３２は形成される。例えば、錫、ニッケル、金、銀、はんだなどでなるめっき膜３２が形成される。
【００５６】
上記工程と独立して、図４に示す工程が行われる。
【００５７】
（図４Ａの工程）
樹脂やセラミックなどでなる絶縁基材４１を作製あるいは用意する。
【００５８】
（図４Ｂの工程）
絶縁基材４１の上に接着層４２を形成する。接着層４２は、非導電性であり、更に後述する第２の導体パターン２７ａへの接着時に、素子実装用の空隙部及び外部端子形成用の貫通孔への流出を防ぐために接着層４２を構成する材料は流動性が少なく形状維持性の高いものが用いられる。
【００５９】
（図４Ｃの工程）
絶縁基材４１及び接着層４２に、厚さ方向を貫く空隙部４３及び貫通孔４４ａ、４４ｂを形成する。例えば、ドリルやルータを用いた加工、金型パンチ、レーザ加工などの公知の穿孔加工技術が適用可能である。
【００６０】
（図７Ａの工程）
上記図６Ｂにおいて、めっき膜３２がその表面に形成された第２の導体パターン２７ａ及び第２の導体パターン２７ａ間を埋める樹脂３１に、絶縁基材４１を接着層４２を介して貼り合わせる。例えば、熱プレスにて貼り合わせは行われる。このとき、めっき膜３２に、空隙部４３及び貫通孔４４ａ、４４ｂが位置するように位置決めされる。
【００６１】
（図７Ｂの工程）
空隙部４３に露出しているめっき膜３２に、導電性バンプ３７を有する素子３６を実装する。これにより、素子３６は、導電性バンプ３７及びめっき膜３２を介して第２の導体パターン２７ａと電気的に接続される。素子３６の実装後、空隙部４３に樹脂３５が充填され素子３６の保護が図られる。
【００６２】
（図８Ａの工程）
転写用支持体２１を第１の導体パターン２４から分離する。具体的には、転写用支持体２１は、図２に示す剥離層２３におけるＣｒ層２３ａとＮｉ／Ｃｏ層２３ｂとの境界面で剥離される。例えば、その境界面に切れ込みを入れて剥離する。Ｃｒ層２３ａ及びＮｉ／Ｃｏ層２３ｂは、上記図５Ａの熱プレス時及び図７Ａの熱プレス時の熱ストレスを受けても互いに拡散接合せず簡単に剥離が可能である。
【００６３】
第１の導体パターン２４の上には、Ｎｉ／Ｃｏ層２３ｂが残ることになるがこれを例えば過酸化水素系のエッチング液にてウェットエッチングする。これにより、Ｃｕでなる第１の導体パターン２４は浸食されずにＮｉ／Ｃｏ層２３ｂのみを除去することができる。
【００６４】
（図８Ｂの工程）
第１の導体パターン２４を覆うように絶縁性保護膜３８が形成される。この後、第１の導体パターン２４に他の素子を実装したり、他の配線基板と電気的に接続をする必要がある場合には、絶縁性保護膜３８は選択的に開口され、第１の導体パターン２４は部分的に外部に露出される。
【００６５】
（図９の工程）
絶縁基材４１の貫通孔４４ａ、４４ｂに、例えばはんだを充填させて外部端子４５ａ、４５ｂを形成する。外部端子４５ａ、４５ｂはめっき膜３２を介して第２の導体パターン２７ａと電気的に接続される。外部端子４５ａ、４５ｂとしては、はんだバンプに限らず、スタッドバンプ、めっきバンプなどで構成されてもよい。
【００６６】
以上のようにして、多層（２層）配線化された配線基板に素子３６が内蔵された素子実装基板２０が得られる。この素子実装基板２０は、外部端子４５ａ、４５ｂを介して他の配線基板に実装可能である。更に、第１の導体パターン２４に他の素子を実装してもよい。もちろん、内蔵される素子３６も１つに限らず、複数であってもよい。素子としては、ベアチップに限らず、パッケージングされた部品、チップ抵抗、チップコンデンサなどであってもよい。
【００６７】
以上述べたように、第１の導体パターン２４の形成に際しては、厚く平らな支持基板２２を出発材とし、アディティブ法によるパターンめっきによって、通常の半導体インターポーザ基板やＴＡＢ（ｔａｐｅ  ａｕｔｏｍａｔｅｄ  ｂｏｎｄｉｎｇ）テープでは不可能な１０μｍ以下の微細な導体パターン２４を形成することが可能となる。更に、支持基板２２はハンドリング性や寸法変化に問題のない機械的強度や材料的特性を有するので、非常に薄い導体パターン２４を高精度に形成できる。そして、最終的には、支持基板２２は剥離されるので、結果として１００μｍ以下の薄い多層配線基板（インターポーザ基板）あるいは素子実装基板（半導体パッケージ）が得られる。
【００６８】
また、図５Ａに示す熱プレスによる積層時、接着層として機能する樹脂３０以外は全て金属であるので、材料の選択や加熱、加圧条件などに制約を受けることがない。
【００６９】
また、第１の導体パターン２４と第２の導体パターン２７ａとを接続する導電性バンプ２６ａは金属（例えばＣｕ）で構成されるので、導電ペーストに比べて低抵抗である。
【００７０】
また、図１３に示した従来の多層配線基板の製造方法においては、多層化プロセスが絶縁層及び導体層を交互に一層ずつ積み上げていく工程であるので、例えば上層部において工程不良が生じると、それまでの工程が全て無駄となり、配線基板全体が不良扱いされることになり、生産性が悪く、歩留まりが低かった。
【００７１】
これに対して、本実施の形態では、図１の工程、図３の工程、図４の工程はそれぞれ独立して行われ、そして最終的には各工程で得られたものの中から良品のみを選択して互いに積層して一体化される。よって、一つの工程不良によって多層配線基板あるいは素子実装基板全体が不良化するということをなくせ、良品だけの利用によるコスト削減と、並列プロセス化によるタクトタイムの短縮が図られる。
【００７２】
（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。なお、上記実施の形態と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
【００７３】
本実施の形態では、図１０に示すように、上記第２の実施の形態で得られた素子実装基板２０を２つ重ねて接合して、素子実装基板５０を得ている。一方の素子実装基板２０の第１の導体パターン２４に、他方の素子実装基板２０の外部端子４５ａ、４５ｂが接合される。
【００７４】
これによって、４層の導体パターン２４、２７ａを有する多層配線基板に、２つの素子３６が内蔵された素子実装基板５０とすることができる。もちろん、更に他の素子実装基板２０を重ねて、より多層化を図ることも可能である。
【００７５】
（第４の実施の形態）
次に、本発明の第４の実施の形態について説明する。なお、上記実施の形態と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
【００７６】
本実施の形態では、上記第３の実施の形態とは異なる方法によって、３層以上の多層化を実現するものである。
【００７７】
すなわち、図１１に示すように、上記図６Ａの工程までで得られる２層配線基板に対して、図３の工程と同様にして得られる導電性バンプ５５付き導体６０を貼り合わせる。
【００７８】
導電性バンプ５５付き導体６０は、図３の工程と同様に以下のようにして作製される。
【００７９】
先ず、バンプ形成層として例えばＣｕでなる基板を作製あるいは準備する。
続いて、そのバンプ形成層を給電体として、バンプ形成層に、Ｎｉ膜５６とＣｕ膜５７を電気めっき法で順次積層させる。この結果、Ｃｕでなるバンプ形成層に、このバンプ形成層とはエッチング耐性の異なるＮｉ膜５６が接した構造の積層体が得られる。Ｎｉ膜５６及びＣｕ膜５７によってパターン形成用の導体６０が構成される。
【００８０】
次いで、バンプ形成層にエッチングレジストを形成した後、そのエッチングレジストをマスクとしてバンプ形成層を選択的にエッチングする。例えば、Ｎｉは溶解させないがＣｕは溶解させるアンモニア系のエッチング液を用いてウェットエッチングを行う。このエッチングによって、導体６０上に導電性バンプ５５が形成される。
【００８１】
次いで、導電性バンプ５５の間を埋めるようにして導体６０上に樹脂５８を塗布する。この後、樹脂５８を平坦化して導電性バンプ５５の先端部表面を露出させる。
【００８２】
そして、導電性バンプ５５と第２の導体パターン２７ａを対向させて、樹脂５８、３１どうしを貼り合わせて熱プレスを行えば、図１２に示す構造が得られる。
【００８３】
この後、図１２Ｂに示すように、導体６０をパターニングすることによっって、導体パターン６０ａが形成される。以上の工程によって、３層の導体パターン２４、２７ａ、６０ａが、導電性バンプ２６ａと５５によって互いに電気的に接続された多層配線基板が得られる。４層以上の多層化に際しても、図１１〜図１２の工程を繰り返すことで実現できる。
【００８４】
以上、本発明の各実施の形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００８５】
転写用支持体の支持基板としては、金属板に限らず、ガラス板や半導体ウェーハなどであってもよい。この場合、その支持基板に無電解めっき法あるいはスパッタリング法にて、例えばＮｉ層、Ｎｉ−Ｐ層、Ｃｒ層などを剥離層として形成する。
【００８６】
また、剥離層としては、図２に示す構成に限らず、例えば、Ｃｒ層１層で構成したり、あるいはＮｉ層１層で構成したり、あるいはＣｒ層とＮｉ／Ｃｒ層との２層構造、Ｃｒ層とＮｉ層との２層構造であってもよい。
【００８７】
また、転写用支持体２１は、図５Ａで示す貼り合わせ工程後、どの段階で剥離してもよい。転写用支持体２１の剥離後は第１の導体パターン２４の上に絶縁性保護膜を形成して第１の導体パターン２４を保護した上で、残る工程が行われるようにする。
【００８８】
【発明の効果】
以上述べたように、本発明によれば、転写用支持体から転写された転写膜である第１の導体パターンを、バンプ形成層を選択的にエッチングして形成された導電性バンプに貼り合わせ、更にバンプ形成層に積層された導体をパターニングして第２の導体パターンを形成するので、簡略な工程でもって且つ低抵抗な導電性バンプを介して第１、第２の導体パターン間が接続された多層配線基板、及びこの多層配線基板に素子を実装してなる素子実装基板が得られる。
【図面の簡単な説明】
【図１】本発明の第１、第２の実施の形態において、第１の導体パターンを形成する工程を示す断面図である。
【図２】図１における転写用支持体の拡大断面図である。
【図３】第１、第２の実施の形態において、導電性バンプを形成する工程を示す断面図である。
【図４】第２の実施の形態において、外部端子の形成及び素子の収容のための空隙部を形成する工程を示す断面図である。
【図５】図１と図３の工程で得られたものを積層後、第２の導体パターンを形成する工程を示す断面図である。
【図６】図５に続く工程を示す断面図である。
【図７】図６に続く工程を示す断面図である。
【図８】図７に続く工程を示す断面図である。
【図９】本発明の第２の実施の形態による、素子実装基板の要部断面図である。
【図１０】本発明の第３の実施の形態による、素子実装基板の要部断面図である。
【図１１】本発明の第４の実施の形態による、多層配線基板及び素子実装基板の製造工程を示す断面図である。
【図１２】図１１に続く工程を示す断面図である。
【図１３】従来例の多層配線基板の製造工程を示す断面図である。
【符号の説明】
２０…素子実装基板、２１…転写用支持体、２２…支持基板、２３…剥離層、２４…第１の導体パターン、２６…バンプ形成層、２６ａ…導電性バンプ、２７…導体、２７ａ…第２の導体パターン、３６…素子、４５ａ，４５ｂ…外部端子、５０…素子実装基板、５５…導電性バンプ、６０…導体、６０ａ…第３の導体パターン。
【図１】
2004186453.tif 000003
【図２】
2004186453.tif 000004
【図３】
2004186453.tif 000005
【図４】
2004186453.tif 000006
【図５】
2004186453.tif 000007
【図６】
2004186453.tif 000008
【図７】
2004186453.tif 000009
【図８】
2004186453.tif 000010
【図９】
2004186453.tif 000011
【図１０】
2004186453.tif 000012
【図１１】
2004186453.tif 000013
【図１２】
2004186453.tif 000014
【図１３】
2004186453.tif 000015