(57)【要約】【課題】フリッカーが発生している領域を自動判別してフリッカー抑制を行ない、画像ぼけを抑制する。【解決手段】インターレース表示画像のフレームを構成する第１フィールドと第２フィールドの一方のフィールドに属する任意の表示ラインの画素データＬＮ［ｙ］、および、他方のフィールドに属し、表示ラインに垂直方向で隣接する２本の隣接ラインの画素データＬＮ［ｙ＋１］，ＬＮ［ｙ−１］を取得する手段３，４と、取得した画素データからフリッカー強度に比例するパラメータＦＬを検出する検出手段７と、検出したパラメータに応じてフィルタ係数［Ｃｕ，Ｃ０，Ｃｄ］を選択する選択手段８と、選択されたフィルタ係数と３ラインの各画素データとを用いてフィルタ演算を実行する演算手段２と、を有する。【選択図】  図１
2004241987.tif 000002
【特許請求の範囲】
【請求項１】
インターレース表示画像のフレームを構成する第１フィールドと第２フィールドの一方のフィールドに属する任意の表示ラインの画素データ、および、他方のフィールドに属し、上記フレーム内で上記表示ラインに垂直方向で隣接する２本の隣接ラインの画素データを取得する手段と、
取得した上記画素データからフリッカー強度に比例するパラメータを検出する検出手段と、
検出した上記パラメータに応じてフィルタ係数を選択する選択手段と、
選択されたフィルタ係数と上記表示ラインおよび上記２本の隣接ラインの各画素データとを用いてフィルタ演算を実行する演算手段と、
を有するフリッカー抑制装置。
【請求項２】
前記画素データを取得する手段は、
入力している上記表示ラインより１フィールドだけ位相が遅れた第１の隣接ラインの画素データを取得するフィールド遅延データ取得手段と、
上記第１の隣接ラインより１ライン分だけ位相が遅れた第２の隣接ラインの画素データを取得するライン遅延データ取得手段と、
を具備し、
前記検出手段は、上記第１の隣接ラインの画素データと、当該画素データとフレーム内で垂直方向に隣接する上記表示ラインの画素データとの差の絶対値、上記第２の隣接ラインの画素データと、当該画素データとフレーム内で垂直方向に隣接する上記表示ラインの画素データとの差の絶対値をそれぞれ算出し、算出した２つの絶対値の大きい方を上記フリッカー強度に比例するパラメータとして検出する
請求項１に記載のフリッカー抑制装置。
【請求項３】
上記選択手段は、上記表示ラインの画素および当該画素とフレーム内で垂直方向に隣接する２つの隣接画素それぞれに重み付けするフィルタ係数の組を、上記パラメータの大きさに応じて選択する
請求項１に記載のフリッカー抑制装置。
【請求項４】
上記検出手段は、フィルタ係数を選択する基準となる上記フリッカー強度に関するパラメータのランクを、予め決められた閾値との大小関係で判断し、
上記選択手段は、上記ランクに対応して、選択する上記フィルタ係数の組を切り替える
請求項３に記載のフリッカー抑制装置。
【請求項５】
上記検出手段は、上記パラメータの検出を、入力したインターレースビデオ信号を構成する輝度信号と色差信号とのそれぞれについて行い、
上記選択手段は、上記表示ラインの画素のフィルタ係数に対する上記２つの隣接画素のフィルタ係数の比が輝度信号に比べ色差信号で小さくなるフィルタ係数の組を、輝度信号と色差信号のそれぞれについて選択する
請求項１に記載のフリッカー抑制装置。
【請求項６】
インターレース表示画像のフレームを構成する第１フィールドと第２フィールドの一方のフィールドに属する任意の表示ラインの画素データ、および、他方のフィールドに属し、上記フレーム内で上記表示ラインに垂直方向で隣接する２本の隣接ラインの画素データを取得するステップと、
取得した上記画素データからフリッカー強度に比例するパラメータを検出するステップと、
検出した上記パラメータに応じてフィルタ係数を選択するステップと、
選択されたフィルタ係数と上記表示ラインおよび上記２本の隣接ラインの各画素データとを用いてフィルタ演算を実行するステップと、
を含むフリッカー抑制方法。
【請求項７】
上記フィルタ係数を選択するステップでは、上記表示ラインの画素および当該画素にフレーム内で垂直方向に隣接する２つの隣接画素のフィルタ係数の組を、上記パラメータの大きさに応じて選択する
請求項６に記載のフリッカー抑制方法。
【請求項８】
上記フリッカー強度に比例するパラメータを検出するステップでは、フィルタ係数を選択する基準となる上記パラメータのランクを、予め決められた閾値との大小関係で判断し、
上記選択手段は、上記ランクに対応して、選択する上記フィルタ係数の組を切り替える
請求項７に記載のフリッカー抑制方法。
【請求項９】
上記パラメータの検出を、入力したインターレースビデオ信号を構成する輝度信号と色差信号とのそれぞれについて行い、
上記表示ラインの画素のフィルタ係数に対する上記２つの隣接画素のフィルタ係数の比が輝度信号に比べ色差信号で小さくなるフィルタ係数の組を、輝度信号と色差信号のそれぞれについて選択する
請求項６に記載のフリッカー抑制方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、奇数フィールド（第１フィールド）と偶数フィールド（第２フィールド）とにより１画面（フレーム）が構成されるインターレースビデオ表示するフリッカー抑制装置と、フリッカー抑制方法とに関する。
【０００２】
【従来の技術】
文字や図形などは自然画に対して垂直方向に高い周波数成分を持っているため、このような画像をインターレースビデオ表示する際、飛び越し走査の弊害としてフレーム周波数（３０Ｈｚ）相当のフリッカーが発生してしまうことがある。
【０００３】
例えば、飛び越し走査を行うテレビの映像方式の１つであるＮＴＳＣ方式では、奇数フィールド分のラインを１／６０秒で走査し、残りの偶数フィールド分のラインを次の１／６０秒で走査し、１フレームの画面を完成させる。このため、文字や図形のエッジ部分など明度差が大きな部分で、明度が異なる奇数フィールドに属するラインと偶数フィールドに属するラインが１／３０秒の周期で点滅したようなフリッカーが生じ、見づらい画面となる。
【０００４】
このフリッカーを低減するには、垂直方向のＬＰＦ（ローパスフィルタ）によって画像が持つ垂直方向の高域の周波数成分を減らしてやれば良い。
【０００５】
図６に、従来のフリッカー抑制装置のブロック図を示す。
図６に示すフリッカー抑制装置１００は、例えば３タップのＬＰＦ２、入力を１フィールド（１Ｆ）相当期間だけ遅延させた出力を得る１Ｆ遅延手段３、入力を１水平同期期間（１Ｈ）相当期間だけ遅延させた出力を得る１Ｈ遅延手段４を有する。３タップのＬＰＦ２は、３入力チャネルを有する。
フリッカー抑制装置１００の入力と、ＬＰＦ２の第３入力との間に１Ｆ遅延手段３と１Ｈ遅延手段４とが直列に接続されている。１Ｆ遅延手段３の入力がＬＰＦ２の第２入力に接続され、１Ｆ遅延手段３と１Ｈ遅延手段４との接続中点がＬＰＦ２の第１入力に接続されている。
【０００６】
フリッカー抑制は、画像表示装置、受像機などで画面として表示される以前の内部信号処理段階で施される。フリッカー抑制装置１００に、表示装置の１ドットあるいは１画素に相当する１発光点でのデータが時系列に入力される。したがって、ＣＲＴなどで走査される順番に、データ列がフリッカー抑制装置１００を通り、その間に１発光点データごとに順次フリッカー抑制処理が施される。
【０００７】
ここで、便宜上、発光点データの集合を、仮想的な画面（以下、表示画面という）に表示するとしたときのラインを単位として呼称し、また表記する。現時点でフリッカー抑制対象の発光点データが属する１ライン分のデータ群を表示ラインと称し、ＬＮ［ｙ］と表記する。
表示画面上で表示ラインに対し垂直方向（ｙ方向）の下方に隣接するラインに属する発光点データ群を“下部ライン”と称する。下部ラインは、表示ラインと異なるフィールドに属し、その結果、表示画面上で、表示ラインＬＮ［ｙ］より位相が１ライン分進んだ位置、即ち下側に表示されることから、ＬＮ［ｙ＋１］で表記する。
表示画面上で表示ラインに対しｙ方向の上方に隣接するラインに属する発光点データ群を“上部ライン”と称する。上部ラインは、同じフィールドに属する下部ラインより位相が１ライン分遅れ、その結果、表示画面上で表示ラインＬＮ［ｙ］より位相が１ライン分遅れた位置、即ち上側に表示されることから、ＬＮ［ｙ−１］で表記する。
このように、表示ラインＬＮ［ｙ］が奇数フィールドに属する場合、下部ライン［ｙ＋１］および上部ライン［ｙ−１］が偶数フィールドに属する。逆に、表示ラインＬＮ［ｙ］が偶数フィールドに属する場合、下部ライン［ｙ＋１］および上部ライン［ｙ−１］が奇数フィールドに属する。
【０００８】
表示ラインＬＮ［ｙ］が入力されたときに、表示ラインと異なるフィールドに属する下部ライン［ｙ＋１］が１Ｆ遅延手段３から得られる。また、１Ｈ遅延手段４からは、下部ライン［ｙ＋１］より１水平同期期間（１Ｈ）だけ位相が遅れた上部ライン［ｙ−１］が得られる。これらの下部ライン［ｙ＋１］、表示ラインＬＮ［ｙ］および上部ライン［ｙ−１］は、ＬＰＦ２の第１〜第３入力に互いに同期して入力される。
【０００９】
ＬＰＦ２に入力された表示ラインＬＮ［ｙ］は乗算器５Ｂによりフィルタ係数Ｃ０と掛け合わされる。同様に、下部ライン［ｙ＋１］が乗算器５Ａによりフィルタ係数Ｃｕと掛け合わされ、上部ライン［ｙ−１］が乗算器５Ｃによりフィルタ係数Ｃｄと掛け合わされる。
これら３つの乗算結果が加算器６により加算され、その加算結果が、新たな表示ラインＬＮｎｅｗ［ｙ］として当該フリッカー抑制装置から出力される。
【００１０】
【発明が解決しようとする課題】
従来のフリッカー抑制処理では、フリッカーが生じやすい箇所でフィルタリングによりフリッカーが抑制されるが、同じフィルタリングが１画面に施されるため、本来フリッカーを生じていない部分で本来の画像がぼけるという課題がある。
【００１１】
本発明の目的は、フリッカーが発生している領域を自動判別してフリッカー抑制を行なうフリッカー抑制装置と、フリッカー抑制方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明に係るフリッカー抑制装置は、インターレース表示画像のフレームを構成する第１フィールドと第２フィールドの一方のフィールドに属する任意の表示ラインの画素データ、および、他方のフィールドに属し、上記フレーム内で上記表示ラインに垂直方向で隣接する２本の隣接ラインの画素データを取得する手段と、取得した上記画素データからフリッカー強度に比例するパラメータを検出する検出手段と、検出した上記パラメータに応じてフィルタ係数を選択する選択手段と、選択されたフィルタ係数と上記表示ラインおよび上記２本の隣接ラインの各画素データとを用いてフィルタ演算を実行する演算手段と、を有する。
【００１３】
好適に、上記選択手段は、上記表示ラインの画素およびフレーム内で当該画素に垂直方向に隣接する２つの隣接画素それぞれに重み付けするフィルタ係数の組を、上記パラメータの大きさに応じて選択する。
この場合、更に好適に、上記検出手段は、フィルタ係数を選択する基準となる上記フリッカー強度に関するパラメータのランクを、予め決められた閾値との大小関係で判断し、上記選択手段は、上記ランクに対応して、選択する上記フィルタ係数の組を切り替える。
【００１４】
好適に、上記検出手段は、上記パラメータの検出を、入力したインターレースビデオ信号を構成する輝度信号と色差信号とのそれぞれについて行い、上記選択手段は、上記表示ラインの画素のフィルタ係数に対する上記２つの隣接画素のフィルタ係数の比が輝度信号に比べ色差信号で小さくなるフィルタ係数の組を、輝度信号と色差信号のそれぞれについて選択する。
【００１５】
本発明に係るフリッカー抑制方法は、インターレース表示画像のフレームを構成する第１フィールドと第２フィールドの一方のフィールドに属する任意の表示ラインの画素データ、および、他方のフィールドに属し、上記フレーム内で上記表示ラインに垂直方向で隣接する２本の隣接ラインの画素データを取得するステップと、取得した上記画素データからフリッカー強度に比例するパラメータを検出するステップと、検出した上記パラメータに応じてフィルタ係数を選択するステップと、選択されたフィルタ係数と上記表示ラインおよび上記２本の隣接ラインの各画素データとを用いてフィルタ演算を実行するステップと、を含む。
【００１６】
本発明によれば、インターレース（飛び越し走査）の表示画像形式の入力が与えられたとき、第１または第２フィールドに属する表示ラインの画素データと、表示ラインを基準としてフレーム内で隣接する２本の隣接ラインの画素データとが、取得される。検出手段は、この取得した画素データから、フリッカー強度に比例するパラメータを検出する。選択手段は、この検出されたフリッカー強度に応じて、必要なフィルタ係数を選択する。１つの望ましい選択方法では、上記表示ラインの画素およびフレーム内で当該画素に垂直方向に隣接する２つの隣接画素それぞれに重み付けするフィルタ係数の組が、求めたパラメータの大きさに応じて選択される。さらに望ましい方法では、パラメータのランクが、予め決められた閾値との大小関係で判断される。この場合、選択手段により、このランクに応じて、選択すべきフィルタ係数の組が切り替えてフィルタ演算手段に出力される。
このようなパラメータの検出とフィルタ係数の選択が、望ましくは、インターレース表示信号を構成する輝度信号と色差信号とに対し実行される。フィルタ演算手段により、フリッカー強度や信号の種類に応じて適切なフィルタ係数を用いてフィルタ演算が実行される。フィルタ演算では、画面内の画像部分に対してフリッカーが生じるおそれが高い順に、強いフィルタリングがかけられ、フリッカーが生じるおそれ低い部分にはフィルタリングがかけられない、あるいは弱いフィルタリングがかけられる。
【００１７】
【発明の実施の形態】
図１は、本発明の実施の形態のフリッカー抑制装置のブロック図である。
図１に示すフリッカー抑制装置１は、図６に示す装置１００と同様に、例えば３タップのＬＰＦ２、１Ｆ遅延手段３、１Ｈ遅延手段４を有する。３タップのＬＰＦ２は、３入力チャネルを有する。また、本例のフリッカー装置１は、フィルタ係数についても３入力チャネルを有する。
図６に示す装置１００と同様の関係で、フリッカー抑制装置の入力とＬＰＦ２とに対し１Ｆ遅延手段３と１Ｈ遅延手段４とが接続されている。このうち遅延手段３は、実際に、入力されたラインを１Ｆだけ遅延させて出力する。また、遅延手段４は、実際に、入力された１Ｆ遅延後のラインを１Ｈだけ遅延させて出力する。
【００１８】
ＬＰＦ２は、３つの乗算器５Ａ，５Ｂ，５Ｃと、これらの乗算結果を加算する加算器６と、を有する。
【００１９】
このフリッカー抑制装置は、ＣＲＴ、ＬＣＤ、有機ＥＬディスプレイなどの画像表示装置の信号処理ＩＣの一部の機能として内蔵される態様、専用部品としての態様があるが、何れであってもよい。
実使用時に、フリッカー抑制装置１に、表示装置の１ドットあるいは１画素に相当する１発光点でのデータが時系列に入力される。したがって、ＣＲＴなどで走査される、あるいはＬＣＤや有機ＥＬディスプレイなどの固定画素表示装置で画素が駆動される順番に、データ列がフリッカー抑制装置１を通り、その間に必要に応じて遅延手段３（および４）によりラインごとに遅延され、ＬＰＦ２により１発光点データごとに順次フリッカー抑制処理が施される。
【００２０】
前述したと同様、便宜上、発光点データの集合を、仮想的な画面（以下、表示画面という）に表示されるとしたときのラインを単位として呼称し、また表記する。現時点でフリッカー抑制対象の発光点データが属する１ライン分のデータ群を表示ラインと称し、ＬＮ［ｙ］と表記する。また、表示ラインＬＮ［ｙ］に対し表示画面上で垂直方向（ｙ方向）の上方に隣接するラインに属する発光点データ群を上部ラインと称し、表示ラインより位相が１ライン分遅れていることからＬＮ［ｙ−１］と表記する。更に、表示ラインＬＮ［ｙ］に対し表示画面上でｙ方向の下方に隣接するラインに属する発光点データ群を下部ラインと称し、表示ラインより位相が１ライン分進んでいることからＬＮ［ｙ＋１］と表記する。
表示ラインＬＮ［ｙ］が奇数フィールドに属する場合、上部ライン［ｙ−１］および下部ライン［ｙ＋１］が偶数フィールドに属する。逆に、表示ラインＬＮ［ｙ］が偶数フィールドに属する場合、上部ライン［ｙ−１］および下部ライン［ｙ＋１］が奇数フィールドに属する。
【００２１】
本実施の形態では、フリッカー抑制装置１が、下部ライン［ｙ＋１］、表示ラインＬＮ［ｙ］、上部ライン［ｙ−１］を入力し、それらの画素データからフリッカー強度に比例するパラメータとしてフリッカーレベルＦＬを検出する検出回路（ＤＥＴ）７を有する。フリッカー除去装置１は、更に、選択回路（ＳＥＬ）８を有する。
選択回路（ＳＥＬ）８は、検出回路（ＤＥＴ）７の結果を入力し、その結果に基づいてフィルタ演算の係数の組（フィルタ係数セット）として［Ｃｕ，Ｃ０，Ｃｄ］を選択し、ＬＦＰ２に出力する。選択回路（ＳＥＬ）８は、フィルタ係数セットの選択の判断基準として閾値レベルＬｔｈを用いる。選択回路（ＳＥＬ）８は、これらの閾値レベルＬｔｈ、および、フィルタ係数セットを選択する母集団となる多数のフィルタ係数Ｃを当該装置１の外部から入力する構成となっている。
なお、図示しない内部メモリに、これらの閾値レベルＬｔｈおよびフィルタ係数群を保持していてもよし、これらを内部で生成する構成でもよい。
【００２２】
図２は、検出回路（ＤＥＴ）７の一構成例を示すブロックである。
検出回路（ＤＥＴ）７は、図２示すように、画素データの差の絶対値を演算する第１の絶対値演算器（｜Ｌｕ−Ｌ０｜）１０Ａと、他の画素の組み合わせで、その差の絶対値を演算する第２の絶対値演算器（｜Ｌ０−Ｌｄ｜）１０Ｂと、第１および第２の絶対値演算器１０Ａ，１０Ｂの出力ＡＢＳ１，ＡＢＳ２を比較し、その比較結果をフリッカーレベルＦＬとして出力する比較器１１と、を有する。
【００２３】
以下、上記構成の装置を用いたフリッカーの抑制方法について、図１〜図３を参照して説明する。
ここで、図３は、フリッカーの抑制の画素データの流れおよび処理手順の概要を示す説明図である。
【００２４】
図１に示すフリッカー装置１に、表示ラインＬＮ［ｙ］が入力される。表示ラインＬＮ［ｙ］は、画面に表示したときに水平方向（ｘ方向）に走査の基点から終点に向かう順に画素データＬ０＝…，Ｌ０［ｘ＋１］，Ｌ０［ｘ］，Ｌ０［ｘ−１］，Ｌ０［ｘ−２］，…が並ぶ時系列信号である。表示ラインが第１フィールド（奇数フィールド）に属するとしたとき、１Ｆ遅延手段３からは、表示ラインＬＮ［ｙ］を１Ｆだけ遅延させることにより得られ、第２フィールド（偶数フィールド）に属し、表示画面内で表示ラインの下側に隣接する下部ラインＬＮ［ｙ＋１］が出力される。また、１Ｈ遅延手段４からは、上部ラインＬＮ［ｙ＋１］を１Ｈだけ遅延させることにより得られ、第２フィールドに属し、表示画面内で表示ラインの上側に隣接する上部ラインＬＮ［ｙ−１］が出力される。
図３に示すように、上部ラインＬＮ［ｙ−１］は、画素データＬｕ＝…，Ｌｕ［ｘ＋１］，Ｌｕ［ｘ］，Ｌｕ［ｘ−１］，Ｌｕ［ｘ−２］，…が並ぶ時系列信号であり、下部ラインＬＮ［ｙ＋１］は、画素データＬｄ＝…，Ｌｄ［ｘ＋１］，Ｌｄ［ｘ］，Ｌｄ［ｘ−１］，Ｌｄ［ｘ−２］，…が並ぶ時系列信号である。なお、表示ラインが第２フィールド（偶数フィールド）に属する場合、下部ラインおよび上部ラインが第１フィールドに属するが、時系列信号そのものは上記と同様である。
【００２５】
これらの３つのライン（画素データ列）ＬＮ［ｙ＋１］，ＬＮ［ｙ］，ＬＮ［ｙ−１］は、同期が取られて、図２に示す検出回路（ＤＥＴ）７に入力される。
【００２６】
検出回路（ＤＥＴ）７において、画素データＬ０［ｘ］，Ｌｕ［ｘ］，Ｌｄ［ｘ］から、画素データレベル差の最大絶対値を検出する。
第１の絶対値演算器（｜Ｌｕ−Ｌ０｜）１０Ａが、表示画素データＬ０［ｘ］と上部画素データＬｕ［ｘ］と入力し、次式（１−１）による演算を行って得られた第１の絶対値ＡＢＳ１を、比較器１１に出力する。また、第２の絶対値演算器１０Ｂが、表示画素データＬ０［ｘ］と下部画素データＬｄ［ｘ］と入力し、次式（１−２）による演算を行って得られた第２の絶対値ＡＢＳ２を、比較器１１に出力する。
【数１】
ＡＢＳ１＝｜Ｌｕ［ｘ］−Ｌ０［ｘ］｜…（１−１）
ＡＢＳ２＝｜Ｌ０［ｘ］−Ｌｄ［ｘ］｜…（１−２）
【００２７】
比較器１１は、入力した２つの絶対値ＡＢＳ１，ＡＢＳ２を比較して、大きい値をフリッカーレベルＦＬ［ｘ］として出力する。フリッカーレベルＦＬ［ｘ］は、フリッカー強度に比例したパラメータであるため、次のフィルタ係数の選択において、その選択基準として用いられる。
上記式（１−１）および（１−２）による演算、上記絶対値の比較が、入力される画素データごとに順次実行される。
【００２８】
選択回路（ＳＥＬ）８は、入力されるフリッカーレベルＦＬと所定の閾値レベルＬｔｈとを比較し、その比較結果に応じてフィルタ係数群Ｃから、所望のフィルタ係数セットを選ぶ。図３に対応したフィルタ係数セットとしては、［Ｃｕ１（＋１），Ｃ０１（＋１），Ｃｄ１（＋１）］、［Ｃｕ１（０），Ｃ０１（０），Ｃｄ１（０）］、［Ｃｕ１（−１），Ｃ０１（−１），Ｃｄ１（−１）］、［Ｃｕ１（−２），Ｃ０１（−２），Ｃｄ１（−２）］が存在する。また、閾値レベルＬｔｈは望ましくは複数、例えば本例では４レベル（Ｌｔｈ１，Ｌｔｈ２，Ｌｔｈ３，Ｌｔｈ４）が存在する。
閾値レベル間のピッチは任意であるが、本例では、Ｌｔｈ２＝（３／４）×Ｌｔｈ１、Ｌｔｈ３＝（１／２）×Ｌｔｈ１、Ｌｔｈ４＝（１／４）×Ｌｔｈ１であるとする。
【００２９】
図４は、閾値レベルの大きさに応じて選択されるフィルタ係数セットを示す図表である。この図表では、１つのフィルタ係数セット［Ｃｕ［ｘ］，Ｃ０［ｘ］，Ｃｄ［ｘ］］の選択パターンを示す。この対応は、外部から必要なときに同期して与えられてもよいし、内部ＲＯＭ等にルックアップテーブルとして保持していてもよい。
図５は、図４に示すフィルタ係数セットの具体的数値例を示す図表である。
このようなフィルタ係数セットが、画素列ごとに選択され、順次、ＬＰＦ２に入力される。
【００３０】
一方、ＬＰＦ２の３チャネルのデータ入力端子に、表示ラインＬＮ［ｙ］、下部ライン［ｙ＋１］および上部ライン［ｙ−１］を構成する画素データが、画素列ごとに同期した状態で入力される。
ＬＰＦ２内において、乗算器５Ａが上部ラインＮＬ［ｙ＋１］の画素データＬｕとフィルタ係数Ｃｕを入力して両者を掛け合わせ、その乗算値を加算器６に出力する。同様に、乗算器５Ｂが表示ラインＮＬ［ｙ］の画素データＬ０とフィルタ係数Ｃ０を乗算し、その値を加算器６に出力し、乗算器５Ｃが下部ラインＮＬ［ｙ−１］の画素データＬｄとフィルタ係数Ｃｄを乗算し、その値を加算器６に出力する。
図３に示すように、加算器６が、３つの画素データレベルを、フィルタ係数で決まる割合で混合し、その結果として、新たな画素データＬ０ｎｅｗが生成される。以上の処理を数式で表すと、次式（２）のようになる。
【数２】
Ｌ０ｎｅｗ［ｘ］＝  Ｃｕ［ｘ］×Ｌｕ［ｘ］
＋Ｃ０［ｘ］×Ｌ０［ｘ］
＋Ｃｄ［ｘ］×Ｌｄ［ｘ］…（２）
なお、この式の右辺を３つのフィルタ係数の和で除してもよいが、通常は、Ｓ／Ｎを良くするため、このまま出力される。
【００３１】
以上の処理を、ラインをずらしながら第１フィールドの全ラインに施し、次の第２フィールドについても同様な処理を施す。これにより、１フレームに対するフリッカー抑制処理が終了する。
【００３２】
以上の説明で、画素データとして、輝度信号データレベルＬ（Ｙ）、色差信号データレベルＬ（Ｃｒ）、Ｌ（Ｃｂ）の何れでもよい。さらには、他の色差信号であるＱＩ信号レベルＬ（Ｑ），Ｌ（Ｉ）、また、原色信号（Ｒ信号，Ｇ信号，Ｂ信号）の何れであってもよい。
【００３３】
１つの共通なフリッカー除去装置１を用いる場合は、選択回路（ＳＥＬ）８に、どの信号が入力されているかの情報が与えられ、あるいはクロック信号による所定の周期で切り替えが行われる。この場合、選択手段８が、表示ラインの画素のフィルタ係数に対する２つの隣接画素のフィルタ係数の比が輝度信号に比べ色差信号で小さくなるように、フィルタ係数の組を選択することが望ましい。
【００３４】
本実施の形態は、以下の効果を有する。
第１に、検出回路（ＤＥＴ）７が隣接画素間で輝度等の最大絶対値差を求め、これにより選択回路（ＳＥＬ）８が、フィルタ係数を適切に選択し供給するため、フリッカーが発生している領域を自動判別してフィルタ処理を行なうことができる。閾値レベルのとり方にもよるが、通常の画面の多くは、図４において閾値レベルＬｔｈ４未満となってフィルタリング処理されないが、明度（見た目の明るさ：輝度に比例）の差が大きく、フリッカーの発生する可能性が高い部分だけにフィルタリング処理ができる。あるいは、フリッカーの発生する可能性が高い部分に、他のフリッカーの発生する可能性が低い部分より強いフィルタリング処理を施すことができる。
【００３５】
第２に、フリッカーが発生しない領域の画像ぼけを抑制することが出来る。
【００３６】
第３に、フリッカー強度に比例するフリッカーレベルに応じて、係数選択の判断基準となる閾値レベルを細かく制御することにより、適正なフィルタリングが可能となる。
【００３７】
第４に、輝度信号のみならず、色差信号にもフリッカー防止ができる。
【００３８】
【発明の効果】
本発明に係るフリッカー抑制装置およびその方法によれば、フィルタ係数を適切に、即ちフリッカー強度に比例したパラメータに基づいて選択しフィルタ演算手段に供給するため、フリッカー発生の可能が高い画面内の領域を自動判別して、その部分にのみフィルタ処理を行なうことができる。したがって、その他の部分での画像ぼけを防止できるという効果がある。
また、通常、輝度信号と色差信号から原色信号が生成され、これにより画像が生成されるので、輝度信号と色差信号のそれぞれにフィルタリングすることにより、フリッカー抑制精度が向上する。フリッカー抑制精度が向上すると、不必要な画像部分にフィルタがかけられないので、画像ぼけが、さらに抑制され、その分、見やすい自然な画像を得やすいという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態のフリッカー抑制装置のブロック図である。
【図２】検出回路の一構成例を示すブロックである。
【図３】フリッカーの抑制の画素データの流れおよび処理手順の概要を示す説明図である。
【図４】閾値レベルの大きさに応じて選択されるフィルタ係数セットを示す図表である。
【図５】図４に示すフィルタ係数セットの具体的数値例を示す図表である。
【図６】従来のフリッカー抑制装置のブロック図を示す。
【符号の説明】
１…フリッカー抑制装置、２…フィルタ演算手段、３…１Ｆ遅延手段、４…１Ｈ遅延手段、７…検出手段、８…選択手段。
【図１】
2004241987.tif 000003
【図２】
2004241987.tif 000004
【図３】
2004241987.tif 000005
【図４】
2004241987.tif 000006
【図５】
2004241987.tif 000007
【図６】
2004241987.tif 000008