(57)【要約】【課題】薄型基板に半導体チップを実装する際に上記薄型基板をパレット上に固定するために使うテープを、剥がし貼付ける作業の回数を減らし、上記テープの接着剤の糊残りによる薄型基板の品質低下を防ぐ。【解決手段】剪断弾性率Ｇ’の異なる２層のシリコーンエラストマー層を組み合わせた薄型基板仮固定用テープの、一方のシリコーンエラストマー層をパレット本体の表面に密着した、薄型基板実装用パレットを提供する。【選択図】  図１
2004214317.tif 000002
【特許請求の範囲】
【請求項１】
２層のシリコーンエラストマー層からなり、上記の第１シリコーンエラストマー層の動的粘弾性測定による、周波数１０Ｈｚ、温度２０℃の環境下における剪断弾性率Ｇ’が３．０×１０4 〜５．０×１０5 Ｐａであり、かつ、損失係数（ｔａｎδ）が０．１５〜０．６０の範囲であり、上記の第２シリコーンエラストマー層の温度２０℃の環境下における剪断弾性率Ｇ’が５．０×１０5 〜５．０×１０6 Ｐａである薄型基板仮固定用テープ。
【請求項２】
上記第１シリコーンエラストマー層の厚みが３０〜２００μｍである、請求項１に記載の薄型基板仮固定用テープ。
【請求項３】
請求項１又は２のいずれかに記載の薄型基板仮固定用テープの上記第１シリコーンエラストマー層を、パレット本体の表面に密着した薄型基板実装用パレット。
【請求項４】
上記パレット本体に凹部を設け、上記薄型基板仮固定用テープの上記第１シリコーンエラストマー層を、上記凹部に密着し、上記凹部の深さと上記薄型基板仮固定用テープの厚みとの差を０〜０．０５ｍｍとする請求項３に記載の薄型基板実装用パレット。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、薄型基板に半導体チップを実装する際に上記薄型基板を仮固定する薄型基板仮固定用テープ、及びこれを用いた薄型基板実装用パレットに関する。
【０００２】
【従来の技術】
近年、薄型基板の一種で小型電子機器に多く使われているフレキシブルプリント回路基板（Ｆｒｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ基板、以下「ＦＰＣ基板」と称する。）は、紙フェノール基板やガラスエポキシ基板より強度や耐熱性等が低いので、単独ではその上に半導体チップを正確に実装することが困難である。このため、上記ＦＰＣ基板をステンレス等で作られたパレットの上に接着テープで貼付け固定し位置が動かないようにして、このパレットを補強材として使用することで、上記ＦＰＣ基板上に半導体チップを実装する方法が行なわれている。
【０００３】
しかし、上記接着テープは使用後にＦＰＣ基板とともに上記パレット本体から剥がして廃棄するため、使い捨てとなってしまい、環境的にも経済的にも好ましくない。また、上記パレット本体上に位置を決めて上記ＦＰＣ基板を上記接着テープで固定する作業を、実装の度に繰り返すことは、大変効率が悪い。さらに、上記接着テープを剥がした後に上記ＦＰＣ基板に上記接着テープの接着剤が残ることもあり、上記ＦＰＣ基板の品質上好ましくない。
【０００４】
これに対して、テープを剥がし貼付ける作業を簡略化するために、使用のたびに剥がすことなく何度も利用できる両面テープを用いる方法が考えられる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記両面テープの粘着力は、使用していくに従って急激に低下していき、また、上記両面テープそのものも半導体チップの実装時に加えられる熱により劣化するため、上記両面テープを再利用できる回数は限られてしまい、テープを剥がし貼付ける作業の回数をそれほど減らすことができないという問題を有する。さらに、上記両面テープを使ってもＦＰＣ基板への接着剤の糊残りは起き、それによる上記ＦＰＣ基板の品質低下という問題を有する。
【０００６】
そこでこの発明は、上記ＦＰＣ基板に上記半導体チップを実装する際、テープを剥がし貼付ける作業の回数をさらに減らし、接着剤の糊残りによるＦＰＣ基板の品質低下を防ぐことを目的とする。
【０００７】
【課題を解決するための手段】
この発明は、剪断弾性率Ｇ’の異なる２層のシリコーンエラストマー層を組み合わせた仮固定用テープを、上記両面テープの代わりに用いることにより、上記の課題を解決したのである。
【０００８】
上記薄型基板仮固定用テープに剪断弾性率Ｇ’の異なる２つのシリコーンエラストマー層を組み合わせて用いることで、上記薄型基板仮固定用テープと上記パレット本体との間の粘着力を高くしつつ、上記ＦＰＣ基板と上記薄型基板仮固定用テープとの間の粘着力は、剥がす際に糊残しが出ない程度に抑えることができる。さらに、上記シリコーンエラストマーは耐熱性が高いので、使用後のテープをそのまま利用できる回数が増加し、上記パレット本体に上記薄型基板仮固定用テープを貼りつける作業と上記パレット本体から上記薄型基板仮固定用テープを剥がす作業の回数を減らすことができる。
【０００９】
【発明の実施の形態】
以下、この発明の実施形態を説明する。
【００１０】
この薄型基板仮固定用テープにかかる発明は、剪断弾性率Ｇ’の異なる２つのシリコーンエラストマー層を組み合わせたテープであり、また、薄型基板実装用パレット（以下、単に「実装用パレット」と称する。）にかかる発明は、この薄型基板仮固定用テープ（以下、単に「仮固定用テープ」と称する。）を、パレット本体の表面に密着させたパレットである。
【００１１】
上記シリコーンエラストマーは、下記化学式（１）に示すシロキサン骨格を有するポリオルガノシロキサンを架橋することによって得られるエラストマーである。ポリオルガノシロキサンの例としては、下記化学式（１）中の置換基Ｒが全てメチル基であるポリジメチルシロキサンや、上記メチル基の一部がアルキル基やフルオロアルキル基、ビニル基、アリル基、フェニル基等の内の１種又は２種以上の官能基と置換された各種のポリオルガノシロキサンがあげられる。これらポリオルガノシロキサンを単独で又は２種以上混合して架橋して、上記シリコーンエラストマーを生成させる。
【００１２】
【化１】
2004214317.tif 000003
【００１３】
上記架橋の方法は特に限定されるものではなく、従来から公知である方法が適用できる。例としては、上記ポリオルガノシロキサンのメチル基やビニル基をラジカル反応により架橋させる方法、シラノール基を有する上記ポリオルガノシロキサンと加水分解可能な官能基を有するシラン化合物とを上記シラノール基と上記加水分解可能な官能基との縮合反応で架橋させる方法、上記ポリオルガノシロキサンのビニル基へのヒドロシリル基の付加反応で架橋させる方法などが挙げられる。
【００１４】
上記シリコーンエラストマーには、シリコーンエラストマー組成物に添加することが知られている添加剤を、この発明に必要な物性を損なわない範囲で添加していてもよい。この添加剤としては、ヒュームドシリカ、沈降性シリカ、石英粉などの酸化ケイ素の他、ケイソウ土、炭酸カルシウム、カーボンブラック、アルミナ、酸化マグネシウム、酸化亜鉛、窒化ホウ素、酸化鉄などが挙げられる。
【００１５】
上記の必要な動的粘弾性を示すシリコーンエラストマーは、上記ポリオルガノシロキサンの種類、分子量、補強性フィラー等の組成と架橋度を調整して得ることができる。また、損失係数ｔａｎδは、上記シリコーンエラストマーの材料となる上記ポリオルガノシロキサンの分子構造及び架橋状態の影響を受ける物性値であり、必要な損失係数ｔａｎδを示すシリコーンエラストマーを得るよう、原料及び架橋度を調整する。例えば、ポリジメチルシロキサンのメチル基の一部を他の官能基に置換したポリオルガノシロキサンを用いると、それによる上記シリコーンエラストマーの結晶性は低減される。
【００１６】
上記仮固定用テープを構成する上記第１シリコーンエラストマー層は、温度２０℃の環境下において、剪断弾性率Ｇ’が３．０×１０4 〜５．０×１０5 Ｐａであることが必要であり、５．０×１０4 〜３．０×１０5 Ｐａが好ましい。剪断弾性率Ｇ’が５．０×１０4 Ｐａより低いと、軟らかすぎて取り扱いが難しくなってしまう。一方、剪断弾性率Ｇ’が、３．０×１０5 Ｐａより高いと、上記第１シリコーンエラストマー層と上記実装用パレット本体との密着性が悪くなり、上記薄型基板に上記半導体チップを実装する工程前に剥がれてしまうことがある。なお、上記剪断弾性率Ｇ’は周波数１０Ｈｚのせん断法により動的粘弾性測定したものである。
【００１７】
また、上記第１シリコーンエラストマー層の損失係数ｔａｎδは０．１５〜０．６０であることが必要である。損失係数ｔａｎδが０．１５より小さいと、上記実装用パレット本体と上記第１シリコーンエラストマーとを密着させたときに生じる上記シリコーンエラストマー層の変形が短時間で復元してしまうため、十分な密着が得られない。逆に０．６０より大きいと使用中に変形が増大して、繰返しの使用に耐えられない。
【００１８】
また、この第１シリコーンエラストマー層は、温度２８０℃の環境下においても、剪断弾性率Ｇ’が３．０×１０4 〜５．０×１０5 Ｐａであることが望ましく、５．０×１０4 〜３．０×１０5 Ｐａであるとさらに好ましい。上記薄型基板に上記半導体チップを実装する際には、半田を融解させるために２００〜２４０℃まで加熱することになり、無鉛半田を用いる場合には２８０℃まで加熱することになる。
【００１９】
上記仮固定用テープを構成する上記第２シリコーンエラストマー層は、温度２０℃において、上記方法で測定された剪断弾性率Ｇ’が、５．０×１０5 〜５．０×１０6 Ｐａであることが必要である。剪断弾性率Ｇ’が５．０×１０5 Ｐａより低いと、上記第２シリコーンエラストマー層と固定すべき上記薄型基板との間の接着力が高くなりすぎて、上記半導体チップ実装後に上記薄型基板を容易に取り外せなくなってしまう。一方、剪断弾性率Ｇ’が５．０×１０6 Ｐａより高いと、上記第２シリコーンエラストマー層と上記薄型基板との間の接着力が足りなくなり、本来の目的である薄型基板の仮固定が困難になってしまう。
【００２０】
また、この第２シリコーンエラストマー層は、温度２８０℃の環境下においても、上記方法で測定された剪断弾性率Ｇ’が５．０×１０5 〜５．０×１０6 Ｐａであることが望ましく、さらに好ましくは５．０×１０5 〜３．０×１０6 Ｐａである。
【００２１】
上記第１シリコーンエラストマー層と上記第２シリコーンエラストマー層との接着は、それぞれの層が未架橋状態のままでこれら２つの層を積層させ、加硫により接着させることによって実現できる。ただし、必ずしもこの方法に依る必要はなく、各々のシリコーンエラストマー層の剪断弾性率Ｇ’を上記の規定範囲内に収めたまま上記２つの層を接着出来れば他の方法であってもよい。
【００２２】
上記第１シリコーンエラストマー層の厚みは、３０〜２００μｍであることが望ましく、より望ましくは５０〜１００μｍである。３０μｍより薄いと、上記実装用パレット本体に貼付ける際に十分な変形量が得られず、十分な密着性が得られなくなってしまう。また、２００μｍより厚いと、上記半導体チップの実装の際に加わる応力に対する変形量が大きくなりすぎ、実装精度を出すのが困難になる。
【００２３】
次に、上記実装用パレット５は、図１及び図２に示すように、上記仮固定用テープ３及び実装用パレット本体４からなり、上記仮固定用テープ３を構成する２つのシリコーンエラストマー層のうち、上記第１シリコーンエラストマー層１を実装用パレット本体４に密着させ、上記第２シリコーンエラストマー層２を表面に露出させたものである。この実装用パレット５は、その仮固定用テープ３の表面である上記第２シリコーンエラストマー層２に上記薄型基板を接着させて、上記薄型基板に上記半導体チップを実装させるために用いられる。上記の半導体チップを上記薄型基板に実装するために加熱される際、上記薄型基板は、上記第２シリコーンエラストマー層２の粘着力によって上記実装用パレット５上で仮固定される。また、図示しないが、実装装置の搬送部にパレットを位置決めするために、パレットにピン穴を形成する場合もある。
【００２４】
上記薄型基板実装用パレット本体４はステンレスかアルミニウム等から構成されるのが望ましいが、上記半導体チップを実装する際に上記薄型基板の補強材となりうる耐熱性と強度のあるものであれば、他の素材であっても構わない。
【００２５】
また、上記実装用パレット本体４には上記仮固定用テープ３の厚みとほぼ同じ深さで上記仮固定用テープ３を張りつけられる幅を持った凹部があることが望ましい。凹部を設けずに上記仮固定用テープを貼付けただけでは、上記仮固定用テープ３が上記実装用パレット５上で凸部を形成し、上記仮固定用テープ３の上に乗せられた上記薄型基板のうち、テープと貼り合わされた以外の部分が上記実装用パレット本体４との間に間隙を生じる。このため、上記実装用パレット本体４が補強材としての役割が果たせず、上記半導体チップを実装する際にずれが生じることがある。
【００２６】
具体的には上記仮固定用テープの厚みと上記凹部の深さとの差Ｘは、０〜０．０５ｍｍであることが望ましい。上記の差Ｘが、０．０５ｍｍよりさらに大きすぎると、上記凹部が設けられずに平面上に上記仮固定テープ３を貼付けただけの場合と同様に、上記薄型基板と上記実装用パレット本体との間に空隙を生じてしまい、上記半導体チップを実装する際にずれが生じることがある。
【００２７】
また、図２とは逆に上記凹部の深さが上記仮固定用テープ３の厚みより大きい場合は、差Ｘは０．０５ｍｍ以下であることが望ましく、０ｍｍであるのがもっとも望ましい。上記仮固定用テープ３の厚みに対して上記凹部が深すぎると、上記薄型基板が上記仮固定用テープ３と接着して固定するには、上記薄型基板を折り曲げる必要がでてくる。そのため実装する上記薄型基板が目標からずれてしまう恐れがある。
【００２８】
また、図３に示すように、実装用パレット本体４の表面に凹部を設けずに、仮固定用テープ３を密着させてもよい。その場合、薄型基板６の下面の段差部７に仮固定用テープ３の厚みを合わせておくと、厚み段差部７のある薄型基板６であっても安定させることができ、上記半導体チップを実装する際のずれを小さくできる。
【００２９】
上記仮固定用テープ３を上記第１シリコーンエラストマー層１から上記実装用パレット本体４に貼付けて、例えば上記実装用パレット５の表面に上記第２シリコーンエラストマー層２が並ぶようにする。この上記実装用パレット５上に上記薄型基板を乗せて、上記第２シリコーンエラストマー層２の粘着力により固定し、上記半導体チップを上記薄型基板に実装するために加熱リフローソルダリング工程を行なう。上記第２シリコーンエラストマー層２に固定されることで、上記半導体チップを所定の位置にずれることなく実装することができ、また、薄型基板に糊残しを残すことなく剥がすことができる。さらに、上記仮固定用テープ３は剥がすことなく、通常の両面テープよりもさらに多い回数分再利用することができ、最終的に劣化して剥がすときも上記実装用パレット本体４に接着剤の糊残しを残すことなく手で剥がすことができる。
【００３０】
【実施例】
以下、実施例によりこの発明をより詳細に説明する。なお、剪断弾性率Ｇ’及び損失係数ｔａｎδの数値は、（株）岩本製作所製スペクトロメーターＶＥＳ−Ｆ−ＩＩＩを用い、温度２０℃，周波数１０Ｈｚの条件で測定することによって得た。
【００３１】
（実施例１）
厚さ１．２ｍｍのアルミ板を部分的に深さ０．３ｍｍ切削したＦＰＣ基板実装用搬送パレットの凹部に、下記の第１シリコーンエラストマー層と第２のシリコーンエラストマー層からなる上記仮固定用テープを上記第１シリコーンエラストマー層から貼付けた。
【００３２】
第１シリコーンエラストマー層は、フェニルメチルシロキサンユニットを導入したポリジメチルシロキサンベースのポリマーを架橋生成させた厚さ０．１ｍｍの層であり、温度２０℃での剪断弾性率Ｇ’が８．３×１０4 Ｐａであり、損失係数ｔａｎδが０．２８であった。
【００３３】
第２シリコーンエラストマー層は、ＧＥ東芝シリコーン（株）製のＴＳＥ２９１３−Ｕを架橋生成させた厚み０．２ｍｍの層であり、温度２０℃での剪断弾性率Ｇ’が１．０×１０6 Ｐａであった。
【００３４】
次に上記搬送パレットの所定の位置にＦＰＣ基板をセットし、温度２４０℃で半導体チップを実装する加熱リフローソルダリング工程を行なったところ、位置がずれることなく、正常に半導体チップをＦＰＣ基板に実装することができ、実装後に取り外したＦＰＣ基板に糊残りは見られなかった。また、上記仮固定用テープは少なくとも３０回繰り返し使用することが可能であった。さらに、３０回使用後に、手でパレット本体であるアルミ板から剥がすことができ、その際アルミ板に糊残しは無かった。
【００３５】
（比較例１）
上記第１シリコーンエラストマー層が、ポリジメチルシロキサンベースのポリマーを架橋生成させる際にフェニルメチルシロキサンユニットを含まないことにより、物性が以下のように変わった以外は実施例１と同様に評価した。
【００３６】
第１シリコーンエラストマー層は、厚さ０．１ｍｍの層であり、温度２０℃での剪断弾性率Ｇ’が２．０×１０6 Ｐａで、損失係数ｔａｎδが０．１２であった。
【００３７】
加熱リフローソルダリング工程を行なったところ、上記仮固定用テープがパレット上でずれてしまい、実装に不具合が発生した。
【００３８】
【発明の効果】
この発明によると、２層の剪断弾性率Ｇ’の異なるシリコーンエラストマー層からなる薄型基板仮固定用テープを用いるので、剪断弾性率Ｇ’の低い第１シリコーンエラストマー層により、上記薄型基板仮固定用テープと薄型基板実装用パレット本体とを安定して密着させ、剪断弾性率Ｇ’の高い第２シリコーンエラストマー層により、固定すべき薄型基板と上記仮固定用テープとの間の粘着力を、仮固定する程度に抑えることができる。
【００３９】
さらに、上記のシリコーンエラストマーは耐熱性が高いので、上記薄型基板に半導体チップを実装するために加熱リフローソルダリング工程を行なっても、上記半導体チップを所定の位置にずれることなく実装することができる。
【００４０】
また、劣化しにくいので、通常のテープよりもさらに多い回数分再利用することができ、最終的に劣化して剥がすときも、糊残しを残すことなく手で剥がすことができる。
【図面の簡単な説明】
【図１】仮固定用テープを貼付けた実装用パレットの斜視図
【図２】図１のＡ−Ａ断面図
【図３】仮固定用テープを貼付けた他の実装用パレットの断面図
【符号の説明】
１  第１シリコーンエラストマー層
２  第２シリコーンエラストマー層
３  仮固定用テープ
４  実装用パレット本体
５  実装用パレット
６  薄型基板
７  厚み段差部
Ｘ  凹部の深さと薄型基板仮固定用テープの厚みの差
【図１】
2004214317.tif 000004
【図２】
2004214317.tif 000005
【図３】
2004214317.tif 000006