(57)【要約】【課題】 低電圧電源が高電圧電源に比べて従来より低い場合においても、安定して動作するレベルシフト回路を提供する。【解決手段】　信号入力端子１０１に入力される低電圧信号レベルの信号がＬレベルからＨレベルに変化する際に、昇圧回路１０８は、ダイオード素子１１２を介して充電されたコンデンサ素子１１３の電圧と入力信号変化とに基いて、インバータ回路１０３の入力電圧レベルを上記低電圧信号レベル以上に引き上げる。従って、インバータ回路１０３は確実に反転動作し、信号出力端子１０２は高電圧のＨレベル信号を出力する。また、信号入力端子１０１に入力される信号がＨレベルからＬレベルに変化する際に、インバータ回路１０３の入力は、グランド電源に接続されたＮチャネルトランジスタ１０により、直接Ｌレベルに引き下げられる。従って、この際も、インバータ回路１０３は確実に反転動作する。【選択図】　図５
2004007831.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源の電圧レベルを持つ信号が入力される信号入力端子と、上記第１の電源の電圧レベルよりも高い電圧レベルを有する第２の電源で動作し且つ上記信号入力端子からの信号を反転するインバータ回路とを有し、上記信号入力端子に入力される信号の電圧レベルを上記第２の電源の電圧レベルにシフトするレベルシフト部と、
　上記信号入力端子に入力される信号と上記第１の電源とにより動作し、上記信号入力端子の信号がＬレベルからＨレベルに変化するタイミングで、上記第１の電源の電圧レベルよりも高い電圧レベルの信号を発生し、この信号を上記インバータ回路に出力する第１の昇圧回路と
　を備えたことを特徴とするレベルシフト回路。
【請求項２】
上記レベルシフト部は、
　一端が上記信号入力端子に接続され、ゲートが上記第１の電源に接続された第１のＮチャネルＭＯＳトランジスタと、
　上記第２の電源で動作し、上記第１のＮチャネルＭＯＳトランジスタの他端が入力に接続されたインバータ回路と、
　上記インバータ回路の入力と上記第２の電源との間に介設され、ゲートが上記インバータ回路の出力に接続された第１のＰチャネルＭＯＳトランジスタと
　を備えることを特徴とする請求項１記載のレベルシフト回路。
【請求項３】
上記第１の昇圧回路は、
　一端が上記第１の電源に接続された第１のダイオード機能素子と、
　一端に上記信号入力端子の信号と同相の信号が入力され、他端が上記第１のダイオード機能素子に接続された第１のコンデンサ機能素子と、
　上記第１のダイオード機能素子と上記第１のコンデンサ機能素子との接続部と上記レベルシフト部のインバータ回路の入力との間に介設され、ゲートに上記信号入力端子の逆相の信号が入力される第２のＰチャネルＭＯＳトランジスタと
　を備えたことを特徴とする請求項２記載のレベルシフト回路。
【請求項４】
第１の電源の電圧レベルを持つ信号が入力される信号入力端子と、上記第１の電源の電圧レベルよりも高い電圧レベルを有する第２の電源で動作し且つ上記信号入力端子からの信号と同相の信号及び逆相の信号を受けるクロスラッチ回路とを有し、上記信号入力端子に入力される信号の電圧レベルを上記第２の電源の電圧レベルにシフトするレベルシフト部と、
　上記信号入力端子に入力される信号と上記第１の電源とにより動作し、上記信号入力端子の信号がＬレベルからＨレベルに変化するタイミングで、上記第１の電源の電圧レベルよりも高い電圧レベルの信号を発生し、この信号を上記クロスラッチ回路に出力する第１の昇圧回路と
　を備えたことを特徴とするレベルシフト回路。
【請求項５】
上記第１の昇圧回路は、
　一端が上記第１の電源に接続された第１及び第２のダイオード機能素子と、
　一端に上記信号入力端子の信号と同相の信号が入力され、他端が上記第１のダイオード機能素子に接続された第１のコンデンサ機能素子と、
　一端に上記信号入力端子の信号と逆相の信号が入力され、他端が上記第２のダイオード機能素子に接続された第２のコンデンサ機能素子とを備え、
　上記第１のダイオード機能素子と上記第１のコンデンサ機能素子との接続部の電圧は、上記信号入力端子からの信号と同相の信号として、上記クロスラッチ回路に入力され、
　上記第２のダイオード機能素子と上記第２のコンデンサ機能素子との接続部の電圧は、上記信号入力端子からの信号と逆相の信号として、上記クロスラッチ回路に入力される
　ことを特徴とする請求項４記載のレベルシフト回路。
【請求項６】
上記第１の昇圧回路は、更に、
　発生した信号の電圧レベルを更に昇圧するポンプ回路を有する
　ことを特徴とする請求項２、３、４又は５記載のレベルシフト回路。
【請求項７】
上記ポンプ回路は、
　上記第２のＰチャネルＭＯＳトランジスタの出力とグランド電源との間に介設され、ゲートに上記信号入力端子の逆相の信号が入力される第２のＮチャネルＭＯＳトランジスタと、
　一端が上記第１の電源に接続される第２のダイオード機能素子と、
　一端が上記第２のＰチャネルＭＯＳトランジスタの出力に接続され、他端が上記第２のダイオード機能素子に接続される第２のコンデンサ機能素子と、
　上記第２のダイオード機能素子と上記第２のコンデンサ機能素子との接続部と上記レベルシフト部のインバータ回路の入力との間に介設され、ゲートに上記信号入力端子の逆相の信号が入力される第３のＰチャネルＭＯＳトランジスタと
　を備えたことを特徴とする請求項６記載のレベルシフト回路。
【請求項８】
上記ポンプ回路は、複数個備えられ、これ等複数個のポンプ回路が直列に接続されて、
　発生した信号の電圧レベルを複数回昇圧する
　ことを特徴とする請求項６又は７記載のレベルシフト回路。
【請求項９】
第１の電源の電圧レベルを持つ信号が入力される信号入力端子と、上記第１の電源の電圧レベルよりも高い電圧レベルを有する第２の電源に接続され且つ上記信号入力端子からの信号を反転するインバータ回路とを有し、上記信号入力端子に入力される信号の電圧レベルを上記第２の電源の電圧レベルにシフトするレベルシフト部と、
　上記信号入力端子に入力される信号と上記第１の電源とにより動作し、上記信号入力端子の信号がＬレベルからＨレベルに変化するタイミングで、上記第１の電源の電圧レベルよりも高い電圧レベルの信号を発生し、この信号を上記インバータ回路に出力する第１の昇圧回路と
　を備え、
　上記レベルシフト部は、更に、一端がグランド電源に接続されると共に他端が上記インバータ回路の入力に接続され且つゲートに上記信号入力端子の信号と逆相の信号が入力される第１のＮチャネルＭＯＳトランジスタを備える
　ことを特徴とするレベルシフト回路。
【請求項１０】
上記レベルシフト部は、
　上記インバータ回路及び第１のＮチャネルＭＯＳトランジスタと、
　上記インバータ回路の入力と上記第２の電源との間に介設され、ゲートが上記インバータ回路の出力に接続された第１のＰチャネルＭＯＳトランジスタとを備える
　ことを特徴とする請求項９記載のレベルシフト回路。
【請求項１１】
上記第１の昇圧回路は、
　一端が上記第１の電源に接続された第１のダイオード機能素子と、
　一端に上記信号入力端子の信号と同相の信号が入力され、他端が上記第１のダイオード機能素子に接続された第１のコンデンサ機能素子と、
　上記第１のダイオード機能素子と上記第１のコンデンサ機能素子との接続部と上記レベルシフト部のインバータ回路の入力との間に介設され、ゲートに上記信号入力端子の逆相の信号が入力される第２のＰチャネルＭＯＳトランジスタと
　を備えたことを特徴とする請求項１０記載のレベルシフト回路。
【請求項１２】
上記第１の昇圧回路は、更に、
　発生した信号の電圧レベルを更に昇圧するポンプ回路を有する
　ことを特徴とする請求項１０又は１１記載のレベルシフト回路。
【請求項１３】
上記ポンプ回路は、
　上記第２のＰチャネルＭＯＳトランジスタの出力とグランド電源との間に介設され、ゲートに上記信号入力端子の逆相の信号が入力される第２のＮチャネルＭＯＳトランジスタと、
　一端が上記第１の電源に接続される第２のダイオード機能素子と、
　一端が上記第２のＰチャネルＭＯＳトランジスタの出力に接続され、他端が上記第２のダイオード機能素子に接続される第２のコンデンサ機能素子と、
　上記第２のダイオード機能素子と上記第２のコンデンサ機能素子との接続部と上記レベルシフト部のインバータ回路の入力との間に介設され、ゲートに上記信号入力端子の逆相の信号が入力される第３のＰチャネルＭＯＳトランジスタと
　を備えたことを特徴とする請求項１２記載のレベルシフト回路。
【請求項１４】
上記ポンプ回路は、複数個備えられ、これ等複数個のポンプ回路が直列に接続されて、
　発生した信号の電圧レベルを複数回昇圧する
　ことを特徴とする請求項１２又は１３記載のレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、異なる電源電圧で動作する２つの回路間で信号を伝達するために、低電圧の信号を高電圧の信号にレベル変換するレベルシフト回路の改良に関するものである。
【背景技術】
【０００２】
　近年、電子機器の低消費電力化の要求に伴い、ＬＳＩ内部回路の電源電圧が３Ｖや２．５Ｖ、又はそれ以下の低い電圧になってきている。それに伴い、内部回路の電源電圧が３Ｖ以下であるのに対して、外部のＬＳＩが５Ｖ動作品であるために５Ｖ振幅を出力することを要求される場合等が生じ、３Ｖや２．５Ｖ又はそれ以下の振幅を５Ｖ振幅に変換するレベルシフト回路が必要となってきている。
【０００３】
　図１０は、従来のレベルシフト回路の一例を示す（例えば、特許文献１参照）。同図において、３０１は信号入力端子であって、低電圧（例えば３Ｖ）で動作するインバータ（外部回路）２０から低電圧（３Ｖ）の信号を受ける。３０２は出力信号端子であって、高電圧（例えば５Ｖ）で動作する動作回路（図示せず）へ高電圧（５Ｖ）の信号を出力する。
【０００４】
　４０１は低電圧電源（例えば３Ｖの電源）に接続される第１電源端子であり、４０２は高電圧電源（例えば５Ｖの電源）に接続される第２電源端子である。３０４はＮチャネルＭＯＳトランジスタ（以下、Ｎｃｈトランジスタという）であり、一端が信号入力端子３０１に接続され、ゲートが第１電源端子４０１に接続されている。３０３はインバータ回路であって、Ｎｃｈトランジスタ３０６及びＰチャネルＭＯＳトランジスタ３０７（以下、Ｐｃｈトランジスタという）から構成され、動作電圧は第２電源端子４０２より供給されており、入力はＮｃｈトランジスタ３０４の他端に接続され、出力は出力信号端子３０２へ接続されている。３０５はＰｃｈトランジスタであって、ドレインはインバータ回路３０３の入力へ、ソースは第２電源端子４０２へ、ゲートはインバータ回路３０３の出力へ各々接続されている。また、４０３はＮｃｈトランジスタ３０４とインバータ回路３０３との間の中間ノードである。
【０００５】
　以上のように構成されたレベルシフト回路の動作を、以下、図１１（ａ）に基づいて説明する。
【０００６】
　信号入力端子３０１にＬレベル（０Ｖ）からＨレベル（３Ｖ）に変化する信号が入力されると、オン状態にあるＮｃｈトランジスタ３０４を介して中間ノード４０３は、Ｎｃｈトランジスタ３０４のしきい値電圧をＶtnとすると、電圧（３−Ｖtn）まで引き上げられる。インバータ回路３０３のスイッチィング電圧Ｖｏを電圧（３−Ｖtn）より低く設定しておくことにより、信号反転動作により出力信号端子３０２は高電圧（５Ｖ）のＨレベルからＬレベル（０Ｖ）へ向かって低下していく。
【０００７】
　Ｐｃｈトランジスタ３０５はゲート電位の低下によりオフ状態よりオン状態となり、中間ノード４０３は高電圧のＨレベル（５Ｖ）まで引き上げられる。従って、出力信号端子３０２は一層低電位となり、最終的にＬレベル（０Ｖ）に到達する。また、Ｎｃｈトランジスタ３０４のゲート電位はソース及びドレインの電位と同等又はそれ以下となるため、オフ状態に移行する。従って、高電圧電源から低電圧電源への電流パスがなくなり、定常状態ではＤＣ電流を遮断した状態で電圧レベル変換が可能となる。
【０００８】
　次に、信号入力端子３０１にＨレベル（３Ｖ）からＬレベル（０Ｖ）に変化する信号が入力されると、Ｎｃｈトランジスタ３０４は、そのゲート電位が相対的に高くなるために、オン状態に移行する。中間ノード４０３は高電圧のＨレベル（５Ｖ）からＬレベル（０Ｖ）へ向かって低下していく。Ｐｃｈトランジスタ３０５はオン状態にあり、中間ノード４０３の電位レベルは、Ｐｃｈトランジスタ３０５のオン抵抗に対するＮｃｈトランジスタ３０４のオン抵抗と信号入力端子３０１を駆動する外部回路２０のオン抵抗との和の大きさによって決まる。具体的には、Ｐｃｈトランジスタ３０５のオン抵抗が相対的に大きい程、中間ノード４０３の電位レベルは低下する。従って、Ｐｃｈトランジスタのオン抵抗をＮｃｈトランジスタ３０４のオン抵抗と信号入力端子３０１を駆動する外部回路２０のオン抵抗との和よりも十分大きく設定しておくことにより、中間ノード４０３はインバータ回路３０３のスイッチィング電圧Ｖｏ以下となり、信号反転動作により出力信号端子３０２はＬレベル（０Ｖ）からＨレベル（５Ｖ）へ向かって上昇していく。
【０００９】
　この動作により、Ｐｃｈトランジスタ３０５のゲート電位が上昇していき、オン抵抗は更に大きくなる。このため、中間ノード４０３は一層低電位となって出力信号端子の電圧は上昇し、最終的には、Ｐｃｈトランジスタ３０５はオフ状態となり、中間ノード４０３はＬレベル（０Ｖ）に、出力信号端子はＨレベル（５Ｖ）に到達する。この場合も、高電圧電源から低電圧電源への電流パスがなくなり、定常状態ではＤＣ電流を遮断した状態で電圧レベル変換が可能となる。
【００１０】
　以上のような動作により、出力信号端子３０２には信号入力端子３０１の反転信号が現れ、この反転信号の振幅は５Ｖとなる。
【００１１】
【特許文献１】特開平８-１８１６００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
　しかしながら、上記従来のレベルシフト回路では、ＬＳＩの低消費電力の要求から低電圧電源の電圧レベルが更に低下した場合には、動作スピードの劣化や誤動作を生じる可能性が大きくなるという問題がある。
【００１３】
　即ち、信号入力端子３０１の電圧がＬレベルからＨレベルに変化する場合に、低電圧電源の電圧レベルの低下は、信号入力端子３０１を駆動する外部回路２０のドライブ能力の低下と、オン状態にあるＮｃｈトランジスタ３０４のゲート電位が低くなることから、ドレイン電流が減少して、中間ノード４０３の電位を引き上げるスピードの低下を招く。
【００１４】
　また、中間ノード４０３の到達電位もほぼ低電圧電源の電圧レベルの低下分下がってしまう。この到達電位が、図１１（ｂ）に示すように、インバータ回路３０３のスイッチィングＶｏ電圧以上にならない場合は、信号反転動作が行われず、出力信号端子３０２はＨレベルのままとなり、動作不良となる。こうした動作不良を防ぐためには、スイッチング電圧を下げるために、インバータ回路を構成するＮｃｈトランジスタ３０６のゲート幅をＰｃｈトランジスタ３０７に対して相対的に大きく設定すればよいが、Ｐｃｈトランジスタ３０７もある程度のドライブ能力（ゲート幅）を維持する必要があり、スイッチィング電位の低減はＬＳＩパターン面積の急激な増大に結び付くため、採用できない。
【００１５】
　更にＮｃｈトランジスタ３０６のゲート幅の増大はゲート容量負荷が増えることになり、やはり動作スピードの劣化の要因となってくる。
【００１６】
　一方、信号入力端子３０１の電圧がＨレベルからＬレベルに変化する場合の低電圧電源の電圧レベルの低下は、やはり信号入力端子３０１を駆動する外部回路２０と、Ｎｃｈトランジスタ３０４のドライブ能力の低下とにより、動作スピードを鈍らせる。
【００１７】
　また、Ｐｃｈトランジスタ３０５のオン抵抗に対して、Ｎｃｈトランジスタ３０４のオン抵抗と信号入力端子３０１を駆動する外部回路２０のオン抵抗との和は大きくなるため、中間ノード４０３を低いレベルに下げ難くなる。従って、この場合には、インバータ回路３０３の信号反転動作を確実にするために、スイッチィング電圧レベルを高く設定することが要求される。これは、信号入力端子３０１がＬレベルからＨレベルになる場合とは相反する要求であり、このことは、低電圧電源の電圧レベルの低下が全体的な動作マージンの減少になることを示している。
【００１８】
　本発明は上記の問題点を解決するためになされたものであり、その目的は、低電圧の信号を高電圧レベルの信号にシフトするレベルシフト回路において、低電圧側電源の電圧レベルが高電圧側電源の電圧レベルに比べて従来よりも低い場合においても、動作スピードの大きな劣化を生じずに安定してシフト動作させることにある。
【課題を解決するための手段】
【００１９】
　上記問題点を解決するために、本発明のレベルシフト回路は、信号入力端子の電圧がＬレベルからＨレベルに変化した時に、電圧レベルを変換する出力段インバータ回路の入力の電圧レベルを低電圧電源の電圧レベル以上に引き上げるための昇圧回路を付加する。
【００２０】
　また、本発明のレベルシフト回路は、信号入力端子の電圧がＨレベルからＬレベルに変化した時に、出力段インバータ回路の入力の電圧レベルを十分に引き下げるためのＮｃｈトタンジスタ、又はこれを駆動する昇圧回路を付加する構成とする。
【００２１】
　具体的に、請求項１記載の発明のレベルシフト回路は、第１の電源の電圧レベルを持つ信号が入力される信号入力端子と、上記第１の電源の電圧レベルよりも高い電圧レベルを有する第２の電源で動作し且つ上記信号入力端子からの信号を反転するインバータ回路とを有し、上記信号入力端子に入力される信号の電圧レベルを上記第２の電源の電圧レベルにシフトするレベルシフト部と、上記信号入力端子に入力される信号と上記第１の電源とにより動作し、上記信号入力端子の信号がＬレベルからＨレベルに変化するタイミングで、上記第１の電源の電圧レベルよりも高い電圧レベルの信号を発生し、この信号を上記インバータ回路に出力する第１の昇圧回路とを備えたことを特徴とする。
【００２２】
　請求項２記載の発明は、上記請求項１記載のレベルシフト回路において、上記レベルシフト部は、一端が上記信号入力端子に接続され、ゲートが上記第１の電源に接続された第１のＮｃｈＭＯＳトランジスタと、上記第２の電源で動作し、上記第１のＮｃｈＭＯＳトランジスタの他端が入力に接続されたインバータ回路と、上記インバータ回路の入力と上記第２の電源との間に介設され、ゲートが上記インバータ回路の出力に接続された第１のＰｃｈＭＯＳトランジスタとを備えることを特徴とする。
【００２３】
　請求項３記載の発明は、上記請求項２記載のレベルシフト回路において、上記第１の昇圧回路は、一端が上記第１の電源に接続された第１のダイオード機能素子と、一端に上記信号入力端子の信号と同相の信号が入力され、他端が上記第１のダイオード機能素子に接続された第１のコンデンサ機能素子と、上記第１のダイオード機能素子と上記第１のコンデンサ機能素子との接続部と上記レベルシフト部のインバータ回路の入力との間に介設され、ゲートに上記信号入力端子の逆相の信号が入力される第２のＰｃｈＭＯＳトランジスタとを備えたことを特徴としている。
【００２４】
　請求項４記載の発明のレベルシフト回路は、第１の電源の電圧レベルを持つ信号が入力される信号入力端子と、上記第１の電源の電圧レベルよりも高い電圧レベルを有する第２の電源で動作し且つ上記信号入力端子からの信号と同相の信号及び逆相の信号を受けるクロスラッチ回路とを有し、上記信号入力端子に入力される信号の電圧レベルを上記第２の電源の電圧レベルにシフトするレベルシフト部と、上記信号入力端子に入力される信号と上記第１の電源とにより動作し、上記信号入力端子の信号がＬレベルからＨレベルに変化するタイミングで、上記第１の電源の電圧レベルよりも高い電圧レベルの信号を発生し、この信号を上記クロスラッチ回路に出力する第１の昇圧回路とを備えたことを特徴とする。
【００２５】
　請求項５記載の発明は、上記請求項４記載のレベルシフト回路において、上記第１の昇圧回路は、一端が上記第１の電源に接続された第１及び第２のダイオード機能素子と、一端に上記信号入力端子の信号と同相の信号が入力され、他端が上記第１のダイオード機能素子に接続された第１のコンデンサ機能素子と、一端に上記信号入力端子の信号と逆相の信号が入力され、他端が上記第２のダイオード機能素子に接続された第２のコンデンサ機能素子とを備え、上記第１のダイオード機能素子と上記第１のコンデンサ機能素子との接続部の電圧は、上記信号入力端子からの信号と同相の信号として、上記クロスラッチ回路に入力され、上記第２のダイオード機能素子と上記第２のコンデンサ機能素子との接続部の電圧は、上記信号入力端子からの信号と逆相の信号として、上記クロスラッチ回路に入力されることを特徴とする。
【００２６】
　請求項６記載の発明は、上記請求項２、３、４又は５記載のレベルシフト回路において、上記第１の昇圧回路は、更に、発生した信号の電圧レベルを更に昇圧するポンプ回路を有することを特徴とする。
【００２７】
　請求項７記載の発明は、上記請求項６記載のレベルシフト回路において、上記ポンプ回路は、上記第２のＰｃｈＭＯＳトランジスタの出力とグランド電源との間に介設され、ゲートに上記信号入力端子の逆相の信号が入力される第２のＮｃｈＭＯＳトランジスタと、一端が上記第１の電源に接続される第２のダイオード機能素子と、一端が上記第２のＰｃｈＭＯＳトランジスタの出力に接続され、他端が上記第２のダイオード機能素子に接続される第２のコンデンサ機能素子と、上記第２のダイオード機能素子と上記第２のコンデンサ機能素子との接続部と上記レベルシフト部のインバータ回路の入力との間に介設され、ゲートに上記信号入力端子の逆相の信号が入力される第３のＰｃｈＭＯＳトランジスタとを備えたことを特徴とする。
【００２８】
　請求項８記載の発明は、上記請求項６又は７記載のレベルシフト回路において、上記ポンプ回路は、複数個備えられ、これ等複数個のポンプ回路が直列に接続されて、発生した信号の電圧レベルを複数回昇圧することを特徴とする。
【００２９】
　請求項９記載の発明のレベルシフト回路は、第１の電源の電圧レベルを持つ信号が入力される信号入力端子と、上記第１の電源の電圧レベルよりも高い電圧レベルを有する第２の電源に接続され且つ上記信号入力端子からの信号を反転するインバータ回路とを有し、上記信号入力端子に入力される信号の電圧レベルを上記第２の電源の電圧レベルにシフトするレベルシフト部と、上記信号入力端子に入力される信号と上記第１の電源とにより動作し、上記信号入力端子の信号がＬレベルからＨレベルに変化するタイミングで、上記第１の電源の電圧レベルよりも高い電圧レベルの信号を発生し、この信号を上記インバータ回路に出力する第１の昇圧回路とを備え、上記レベルシフト部は、更に、一端がグランド電源に接続されると共に他端が上記インバータ回路の入力に接続され且つゲートに上記信号入力端子の信号と逆相の信号が入力される第１のＮｃｈＭＯＳトランジスタを備えることを特徴とする。
【００３０】
　請求項１０記載の発明は、上記請求項９記載のレベルシフト回路において、上記レベルシフト部は、上記インバータ回路及び第１のＮｃｈＭＯＳトランジスタと、上記インバータ回路の入力と上記第２の電源との間に介設され、ゲートが上記インバータ回路の出力に接続された第１のＰｃｈＭＯＳトランジスタとを備えることを特徴とする。
【００３１】
　請求項１１記載の発明は、上記請求項１０記載のレベルシフト回路において、上記第１の昇圧回路は、一端が上記第１の電源に接続された第１のダイオード機能素子と、一端に上記信号入力端子の信号と同相の信号が入力され、他端が上記第１のダイオード機能素子に接続された第１のコンデンサ機能素子と、上記第１のダイオード機能素子と上記第１のコンデンサ機能素子との接続部と上記レベルシフト部のインバータ回路の入力との間に介設され、ゲートに上記信号入力端子の逆相の信号が入力される第２のＰｃｈＭＯＳトランジスタとを備えたことを特徴とする。
【００３２】
　請求項１２記載の発明は、上記請求項１０又は１１記載のレベルシフト回路において、上記第１の昇圧回路は、更に、発生した信号の電圧レベルを更に昇圧するポンプ回路を有することを特徴とする。
【００３３】
　請求項１３記載の発明は、上記請求項１２記載のレベルシフト回路において、上記ポンプ回路は、上記第２のＰｃｈＭＯＳトランジスタの出力とグランド電源との間に介設され、ゲートに上記信号入力端子の逆相の信号が入力される第２のＮｃｈＭＯＳトランジスタと、一端が上記第１の電源に接続される第２のダイオード機能素子と、一端が上記第２のＰｃｈＭＯＳトランジスタの出力に接続され、他端が上記第２のダイオード機能素子に接続される第２のコンデンサ機能素子と、上記第２のダイオード機能素子と上記第２のコンデンサ機能素子との接続部と上記レベルシフト部のインバータ回路の入力との間に介設され、ゲートに上記信号入力端子の逆相の信号が入力される第３のＰｃｈＭＯＳトランジスタとを備えたことを特徴とする。
【００３４】
　請求項１４記載の発明は、上記請求項１２又は１３記載のレベルシフト回路において、上記ポンプ回路は、複数個備えられ、これ等複数個のポンプ回路が直列に接続されて、発生した信号の電圧レベルを複数回昇圧することを特徴としている。
【００３５】
　以上の構成により、請求項１ないし請求項１４記載の発明では、信号入力端子に入力される信号のＨレベルが従来よりも低い電圧（例えば２Ｖ）であっても、このＨレベルの信号が入力されると、この電圧レベルが第１の昇圧回路により昇圧されるので、この昇圧された電圧レベルは、レベルシフト部のインバータ回路又はクロスラッチ回路のスイッチングレベル以上に高くなる。従って、この昇圧された電圧レベルの信号がレベルシフト部のインバータ回路又はクロスラッチ回路に入力されると、インバータ回路又はクロスラッチ回路は確実にＨレベルからＬレベルへの反転動作を行って、所期の動作が確保される。
【００３６】
　特に、請求項６、７、１２及び１３記載の発明では、信号入力端子に入力される信号のＨレベルへの変化時に、第１の昇圧回路により昇圧される電圧レベルは、ポンプ回路により一層昇圧されるので、上記信号入力端子に入力される信号のＨレベルが一層低い電圧であっても、レベルシフト部のインバータ回路に入力する信号の電圧レベルを、インバータ回路のスイッチングレベル以上に高くすることが可能である。
【００３７】
　更に、請求項８及び１４記載の発明では、複数個のポンプ回路により、レベルシフト部のインバータ回路に入力する信号の電圧レベルを確実にインバータ回路のスイッチングレベル以上に高くすることができるので、レベルシフト回路の動作マージンを大きくできる。
【００３８】
　また、請求項９記載の発明では、信号入力端子からＬレベルの信号が入力されると、第１のＮｃｈトランジスタは、その逆相信号の入力によりオン状態となって、インバータ回路の入力をグランド電源に接続し、その電位をＬレベルへ向かって引き下げる。ここで、インバータ回路の入力のＬレベルへの引き下げは、外部回路を経ずに行われて、信号入力端子を駆動する外部回路のオン抵抗の影響を受けないので、インバータ回路の入力は、従来のレベルシフト回路の場合以上に引き下げられる。従って、第１の電源が従来よりも低い電圧レベルであっても、インバータ回路は、ＬレベルからＨレベルへの信号反転動作を確実に行うことが可能となる。
【発明の効果】
【００３９】
　以上説明したように、請求項１ないし請求項１４記載の発明のレベルシフト回路によれば、信号入力端子に入力される信号がＬレベルからＨレベルに変化する際、即ち、出力信号端子から出力する信号がＨレベルからＬレベルに変化する際に、その信号入力端子に入力される信号のレベルがより一層低い入力電圧レベルであっても、インバータ回路又はクロスラッチ回路の入力電圧を昇圧回路により昇圧して、そのスイッチングレベル以上に高めることができるので、インバータ回路又はクロスラッチ回路のＨレベルからＬレベルへの信号反転動作を所期通り確実に且つ安定して行うことが可能である効果を奏する。
【００４０】
　特に、請求項９ないし請求項１４記載の発明のレベルシフト回路によれば、上記効果に加えて、信号入力端子に入力される信号がＨレベルからＬレベルに変化する際に、インバータ回路の入力電圧をより低抵抗でグランド電源に接続して、レベルシフト部のインバータ回路の入力をより一層低い電圧レベルに引き下げることができ、インバータ回路のＬレベルからＨレベルへの信号反転動作を所期通り確実に且つ安定して行うことが可能である。
【発明を実施するための最良の形態】
【００４１】
　以下、本発明の実施の形態について、図面を参照しながら説明する。
【００４２】
　（第１の実施の形態）
　図１は、本発明の第１の実施の形態のレベルシフト回路を示す。同図において、１０１は信号入力端子であって、低電圧（例えば２Ｖ）で動作するインバータ回路（外部回路）２０から低電圧（２Ｖ）の信号を受ける。１０２は出力信号端子であって、高電圧（例えば５Ｖ）で動作する動作回路（図示せず）へ高電圧（５Ｖ）の信号を出力する。
【００４３】
　２０１は低電圧（例えば２Ｖ）の電源（第１の電源）（図示せず）に接続される第１電源端子、２０２は高電圧（例えば５Ｖ）の電源（第２の電源）（図示せず）に接続される第２電源端子である。１０４はＮｃｈＭＯＳトランジスタ（第１のＮｃｈＭＯＳトランジスタ）であって、一端が信号入力端子１０１に接続され、ゲートが第１電源端子２０１に接続されている。１０３はインバータ回路であり、Ｎｃｈトランジスタ１０６及びＰｃｈトランジスタ１０７から構成され、動作電圧は第２電源端子２０２から供給されており、入力側はＮｃｈトランジスタ１０４の他端に接続され、出力側は出力信号端子１０２に接続されている。１０５はＰｃｈＭＯＳトランジスタ（第１のＰｃｈＭＯＳトランジスタ）であって、そのドレインはインバータ回路１０３の入力に、ソースは第２電源端子２０２に、ゲートはインバータ回路１０３の出力に各々接続されている。また、２０３はＮｃｈトランジスタ１０４とインバータ回路１０３との間の中間ノードである。
【００４４】
　以上の構成により、上記信号入力端子１０１に入力される信号の電圧レベル（２Ｖ）を上記第２の電源の電圧レベル（５Ｖ）にシフトするレベルシフト部１０を構成する。
【００４５】
　また、１０８は昇圧回路（第１の昇圧回路）であって、次の回路構成を持つ。即ち、昇圧回路１０８において、１０９はインバータ回路であり、Ｎｃｈトランジスタ１１０及びＰｃｈトランジスタ１１１から構成され、動作電圧は第１電源端子２０１より供給されており、その入力は信号入力端子１０１に接続されている。１１２はダイオード機能素子（第１のダイオード機能素子）であって、その正電極ノードは第１電源端子２０１に接続されている。このダイオード機能素子１１２は、トランジスタにより構成可能であり、このことは以下の説明でも同様である。１１３はコンデンサ機能素子（第１のコンデンサ機能素子）であって、信号入力端子１０１とダイオード機能素子１１２の負電極ノードとの間に介設されている。２０４はダイオード機能素子１１２とコンデンサ機能素子１１３との間の中間ノードである。１１４はＰｃｈＭＯＳトランジスタ（第２のＰｃｈＭＯＳトランジスタ）であって、中間ノード２０４と中間ノード２０３との間に介設されており、そのゲートはインバータ回路１０９出力に接続されている。
【００４６】
　以上のように構成されたレベルシフト回路について、以下、その動作を図２に基づいて説明する。
【００４７】
　先ず、初期状態として、信号入力端子にＬレベル（０Ｖ）が入力されている場合について説明する。このとき、中間ノード２０３の電圧はＮｃｈトランジスタ１０４を介してＬレベルとなり、出力信号端子１０２からはインバータ回路１０３によって第２電源の電圧レベルであるＨレベル（５Ｖ）が出力されている。Ｐｃｈトランジスタ１０５はゲートがＨレベルのため、オフ状態にある。
【００４８】
　また、コンデンサ機能素子１１３は、一端はＬレベルにあって、ダイオード機能素子１１２を介して第１電源の電圧レベルからダイオード機能素子１１２のオン電圧分降下したレベルまで充電されている。第１電源の電圧をＶＬ、ダイオード機能素子１１２のオン電圧をＶonとすると、コンデンサ機能素子１１３に充電される電圧Ｖc1はＶc1＝ＶＬ−Ｖonとなる。Ｐｃｈトランジスタ１１４は、そのゲートがインバータ回路１０９によって第１電源の電圧レベルであるＨレベル（２Ｖ）になっているので、オフ状態にある。
【００４９】
　次に、信号入力端子１０１の電圧がＨレベルに変化した場合、コンデンサ機能素子１１３の電位は電圧ＶＬ分だけ持ち上げられ、中間ノード２０４の電位も同じだけ持ち上げられて、ダイオード機能素子１１２はオフ状態となる。この時の中間ノード２０４の電位はコンデンサ機能素子１１３の充電電圧に電圧ＶＬを加えた電圧（２ＶＬ−Ｖon）となる。同時に、Ｐｃｈトランジスタ１１４はインバータ回路１０９の出力がＬレベルとなることでオン状態になり、中間ノード２０４の電位は中間ノード２０３に伝達される。コンデンサ機能素子１１３の容量値を中間ノード２０３の寄生容量より大きく設定することで、中間ノード２０３の電位レベルもほぼ電圧（２ＶＬ−Ｖon）となる。
【００５０】
　中間ノード２０３が引き上げられて、インバータ回路１０３のスイッチィング電圧Ｖｏ以上になると、反転動作により出力信号端子１０２はＬレベルへ移行し始める。この動作により、Ｐｃｈトランジスタ１０５はオン状態となり、中間ノード２０３を第２電源の電圧レベルまで引き上げ、出力信号端子１０３の電圧はＬレベルに到達する。同時にＮｃｈトランジスタ１０３は、そのゲート電位がソース及びドレインの電位と同等又はそれ以下となるため、オフ状態に移行する。従って、第２電源から第１電源への電流パスがなくなり、定常状態ではＤＣ電流を遮断した状態で電圧レベル変換が可能となる。
【００５１】
　従来のレベルシフト回路では、Ｎｃｈトランジスタ３０４によって中間ノードが電圧（ＶＬ−Ｖtn）に引き上げられるのに対して、本発明によれば、電圧（２ＶＬ−Ｖon）まで引き上げられることになる。ＭＯＳトランジスタのしきい値は製造プロセスによって異なるが、仮にＶtn＝０．５Ｖとし、また基盤バイアスの効果で大きくなる分も無視して変動しないこととして、インバータ回路のスイッチィング電圧を２．３Ｖとすると、従来回路ではＶＬ＝２．８Ｖが動作限界の電圧となる。一方、本構成のレベルシフト回路では、ダイオードオン電圧Ｖon＝０．７Ｖ程度であり、ＶＬ＝１．５Ｖまで動作が可能となる。
【００５２】
　信号入力端子１０１がＨレベルからＬレベルに変化した場合は、Ｎｃｈトランジスタ１０４はオン状態に移行し、中間ノード２０３の電位は第２電源のＨレベル（５Ｖ）からＬレベル（０Ｖ）へ向かって低下していく。Ｐｃｈトランジスタ１１４のゲート電位はインバータ回路１０９の出力によりＨレベル（２Ｖ）となっており、中間ノード２０３が下がってくることによってオフ状態となり、昇圧回路１０８の内部は初期状態に戻る。中間ノード２０３の電位がインバータ回路１０３のスイッチィング電圧Ｖｏ以下になると、信号反転動作により出力信号端子１０２にＨレベル（５Ｖ）が出力され、Ｐｃｈトランジスタ１０５はオフ状態となる。
【００５３】
　以上のような動作により、出力信号端子１０２には信号入力端子１０１の反転信号が現れ、この反転信号の振幅は５Ｖとなる。
【００５４】
　（第２の実施の形態）
　次に、本発明の第２の実施の形態について、図３のレベルシフト回路を参照しながら説明する。
【００５５】
　本実施の形態のレベルシフト回路では、上記図１に示す第１の実施の形態の昇圧回路の構成とは異なり、Ｐｃｈトランジスタ１１４は中間ノード２０３から切り離され、その後段に、更に昇圧レベルを引き上げるためのポンプ回路１１５を設けている。
【００５６】
　上記ポンプ回路１１５において、１１６はＮｃｈＭＯＳトランジスタ（第２のＮｃｈＭＯＳトランジスタ）であって、グランド電源とＰｃｈトランジスタ１１４との間に介設され、そのゲートはインバータ回路１０９の出力に接続されている。２０５はＰｃｈトランジスタ１１４とＮｃｈトランジスタ１１６との間の中間ノードである。１１８はダイオード機能素子（第２のダイオード機能素子）であって、その正電極ノードは第１電源端子２０１に接続されている。１１７はコンデンサ機能素子（第２のコンデンサ機能素子）であって、中間ノード２０５とダイオード機能素子１１８の負電極ノードとの間に介設されている。２０６はダイオード機能素子１１８とコンデンサ機能素子１１７との間の中間ノードである。１１９はＰｃｈＭＯＳトランジスタ（第３のＰｃｈＭＯＳトランジスタ）であって、中間ノード２０６と中間ノード２０３との間に介設されており、そのゲートはインバータ回路１０９出力に接続されている。
【００５７】
　その他の構成は、図１に示すレベルシフト回路の構成と同様であり、図１と同様の機能を有する部分に同一の符号を付けて、その詳細な説明を省略する。
【００５８】
　以上のように構成されたレベルシフト回路について、以下、図３を参照しながらその動作を説明する。
【００５９】
　先ず、初期状態として、信号入力端子にＬレベル（０Ｖ）が入力されている場合について説明する。Ｎｃｈトランジスタ１１６は、そのゲート電位がインバータ回路１０９によってＨレベル（２Ｖ）になっているので、オン状態にある。このため、コンデンサ機能素子１１７の一端はＬレベルとなり、その他端はダイオード機能素子１１８を介して第１電源の電圧レベルからダイオード機能素子１１８のオン電圧分降下したレベルまで充電されている。第１電源の電圧をＶＬ、ダイオード機能素子１１８のオン電圧をＶonとすると、コンデンサ機能素子１１７に充電される電圧Ｖc1はＶc1＝ＶＬ−Ｖonとなる。Ｐｃｈトランジスタ１１９は、そのゲート電位がインバータ回路１０９によってＨレベル（２Ｖ）になっているので、オフ状態にある。その他の回路部分の動作については図１に示した第１の実施の形態と同様である。
【００６０】
　次に、信号入力端子１０１がＨレベルに変化した場合、インバータ回路１０９の出力がＬレベルになり、Ｎｃｈトランジスタ１１６がオフ状態、Ｐｃｈトランジスタ１１４、１１９がオン状態となる。このため、図１の実施の形態と同様に、中間ノード２０５は電圧（２ＶＬ−Ｖon）まで引き上げられる。コンデンサ機能素子１１８には電圧（ＶＬ−Ｖon）の電圧が充電されており、中間ノード２０６は電圧（３ＶＬ−２Ｖon）まで引き上げられ、これと導通した中間ノード２０３もほぼ同レベルまで引き上げられる。このように、本実施の形態によれば、図１の実施の形態以上に中間ノード２０３のレベルを引き上げることが可能となり、より低い第１電源の電圧レベルでレベルシフト動作が行える。
【００６１】
　信号入力端子１０１がＨレベルからＬレベルに変化する場合については、図１に示した第１の実施の形態と同様である。
【００６２】
　（第３の実施の形態）
　次に、第３の実施の形態について、図４のレベルシフト回路を参照しながら説明する。
【００６３】
　本実施の形態のレベルシフト回路では、上記図３に示す第２の実施の形態の昇圧回路の構成とは異なり、第１の実施の形態に対して、Ｐｃｈトランジスタ１１４は中間ノード２０３から切り離され、その後段に、更に昇圧レベルを引き上げるためのポンプ回路１１５を複数段設けている。
【００６４】
　その他の構成は、図３に示すレベルシフト回路の構成と同様であり、図３と同様の機能を有する部分に同一の符号を付けて、その詳細な説明を省略する。
【００６５】
　信号入力端子１０１がＬレベルからＨレベルに変化した場合、複数段のポンプ回路１１５は、上記第２の実施の形態のポンプ回路１１５と同様の動作を行う。従って、信号入力端子１０１の電圧がＬレベルからＨレベルに変化した場合、中間ノード２０３は、ポンプ回路の個数をｎとすると、電圧[（２＋ｎ）ＶＬ−（１＋ｎ）Ｖon]まで引き上げられる。本実施の形態によれば、備えるポンプ回路１１５の個数を増やすことにより、中間ノード２０３の電圧レベルを上げていき、レベルシフト回路の動作マージンを大きくとることが可能となる。
【００６６】
　（第４の実施の形態）
　次に、第４の実施の形態について、図５のレベルシフト回路を参照しながら説明する。
【００６７】
　本実施の形態のレベルシフト回路では、上記図１に示す第１の実施の形態のレベルシフト回路の構成とは異なり、Ｎｃｈトランジスタ１０４は信号入力端子１０１と接続されていた端子が切り離されてグランド電源に接続され、代わりにゲートが第１電源２０１から切り離されて、インバータ回路１０９の出力に接続されている。
【００６８】
　その他の構成は、図１に示すレベルシフト回路の構成と同様であり、図１と同様の機能を有する部分に同一の符号を付けて、その詳細な説明を省略する。
【００６９】
　以上のように構成されたレベルシフト回路において、信号入力端子１０１がＬレベルからＨレベルに変化する場合の動作は図１の第１の実施の形態と同様である。従って、ここでは、信号入力端子１０１の電圧がＨレベルからＬレベルに変化する場合について、以下、図６を参照しながら、その動作を説明する。
【００７０】
　信号入力端子１０１の電圧がＬレベルになると、インバータ回路１０９の出力がＨレベル（２Ｖ）になり、Ｎｃｈトランジスタ１０４はオン状態に移行する。中間ノード２０３の電位は第２電源のＨレベル（５Ｖ）からＬレベル（０Ｖ）へ向かって低下していく。Ｐｃｈトランジスタ１０５はオン状態にあり、中間ノード２０３の電位レベルは、Ｎｃｈトランジスタ１０４が直接グランド電源に接続されるので、Ｐｃｈトランジスタ１０５のオン抵抗に対するＮｃｈトランジスタ１０４のオン抵抗の大きさによって決まり、低電圧（２Ｖ）の外部回路２０の抵抗値に影響されない。具体的には、Ｐｃｈトランジスタ１０５のオン抵抗が相対的に大きい程、中間ノード２０３の電位レベルは低下する。従って、Ｐｃｈトランジスタ１０５のオン抵抗をＮｃｈトランジスタ１０４のオン抵抗よりも十分大きく設定しておくことにより、中間ノード２０３の電位はインバータ回路１０３のスイッチィング電圧Ｖｏ以下となり、出力信号端子１０２は信号反転動作によりＬレベル（０Ｖ）からＨレベル（５Ｖ）へ向かって上昇していく。
【００７１】
　この動作により、Ｐｃｈトランジスタ１０５のゲート電位が上昇していき、オン抵抗は更に大きくなる。このため、中間ノード２０３の電圧は一層低電位となって出力信号端子の電圧は上昇し、最終的にはＰｃｈトランジスタ１０５はオフ状態となり、中間ノード２０３の電位はＬレベル（０Ｖ）に、出力信号端子の電位はＨレベル（５Ｖ）に到達する。この場合も、高電圧電源から低電圧電源への電流パスがなくなり、定常状態ではＤＣ電流を遮断した状態で電圧レベル変換が可能となる。
【００７２】
　以上の説明から判るように、従来回路では中間ノード４０３の引き下げられるレベルが、Ｐｃｈトランジスタ３０５のオン抵抗に対するＮｃｈトランジスタ３０４のオン抵抗と信号入力端子３０１を駆動する外部回路２０のオン抵抗との和の大きさによって決まっていたのに対して、本実施の形態では、Ｎｃｈトランジスタ１０４のオン抵抗のみによって決まり、外部回路２０のオン抵抗の影響を受けない。従って、中間ノード２０３をより低い電圧レベルに引き下げて、インバータ回路１０３の動作マージンを大きくとることができる。また、この動作マージンの分Ｎｃｈトランジスタ１０４のゲート電位を下げることができ、より低い第１電源の電圧レベルで所期のレベルシフト動作が行えることになる。
【００７３】
　（第５の実施の形態）
　次に、第５の実施の形態について、図７のレベルシフト回路を参照しながら説明する。
【００７４】
　本実施の形態のレベルシフト回路では、上記図５に示す第４の実施の形態のレベルシフト回路の構成とは異なり、新たに回路が追加されている。
【００７５】
　即ち、１２０はＮｃｈＭＯＳトランジスタ（第３のＮｃｈＭＯＳトランジスタ）であって、上記Ｎｃｈトランジスタ１０４のゲートとグランド電源との間に介設され、そのゲートは信号入力端子１０１に接続されている。尚、Ｎｃｈトランジスタ１０４のゲートはインバータ回路１０９の出力からは切り離されている。２０７は２個のＮｃｈトランジスタ１０４、１２０間の中間ノードである。
【００７６】
　更に、１２１は昇圧回路（第２の昇圧回路）であって、内部構成は上記昇圧回路１０８と同じ構成であり、ダイオード機能素子（第３のダイオード機能素子）１２２、コンデンサ機能素子（第３のコンデンサ機能素子）１２３、及びＰｃｈＭＯＳトランジスタ（第４のＰｃｈＭＯＳトランジスタ）１２４から構成されている。但し、昇圧回路１０８に対してコンデンサ機能素子１２３の一端はインバータ回路１０９に接続され、Ｐｃｈトランジスタ１２４のゲートは信号入力端子１０１に接続されている点が異なる。昇圧回路１２１の出力は、中間ノード２０７に接続されている。
【００７７】
　その他の構成は、図５に示すレベルシフト回路の構成と同様であり、図５と同様の機能を有する部分に同一の符号を付けて、その詳細な説明を省略する。
【００７８】
　以上のように構成されたレベルシフト回路について、以下図７を参照しながらその動作を説明する。
【００７９】
　先ず、信号入力端子の電圧がＬレベル（０Ｖ）からＨレベル（２Ｖ）に変化する場合は、図１の実施の形態と同様に中間ノード２０３の電位が昇圧回路１０８によって引き上げられ、インバータ回路１０３の反転動作により、信号出力端子１０２はＬレベル（０Ｖ）を出力する。このとき、Ｐｃｈトランジスタ１２４はオフ状態になり、Ｎｃｈトランジスタ１２０がオン状態となって、Ｎｃｈトランジスタ１０４は、そのゲートがＬレベルになるため、オフ状態となっている。
【００８０】
　昇圧回路１２１の内部では、コンデンサ機能素子１２３の一端がインバータ回路１０９の出力のＬレベルであるために、図１の実施の形態と同様にダイオード機能素子１２２を介して電圧（ＶＬ−Ｖon）が充電されている。
【００８１】
　信号入力端子１０１の電圧がＨレベル（２Ｖ）からＬレベル（０Ｖ）に変化する場合は、Ｎｃｈトランジスタ１２０がオフ状態となり、Ｐｃｈトランジスタ１２４がオン状態となって、昇圧回路１２１がＮｃｈトランジスタ１０４のゲート電位を電圧（２ＶＬ−Ｖon）まで引き上げる。これにより、Ｎｃｈトランジスタ１０４のオン抵抗は、図５の実施の形態の場合よりも小さくなる。中間ノード２０３の電圧はより引き下げられ、インバータ回路１０３のＨレベル（５Ｖ）出力の動作マージンを大きくとることができる。また、この動作マージンの分、より低い第１電源の電圧レベルで所期のレベルシフト動作が行えることになる。
【００８２】
　（第６の実施の形態）
　図８は本発明の第６の実施の形態を示す。同図は、上記図７の第５の実施の形態のレベルシフト回路において、昇圧回路１２１を、ポンプ回路１２５内蔵の昇圧回路１２１’としたものである。上記ポンプ回路１２５は、昇圧回路で昇圧した電圧レベルを更に引き上げる回路であり、その内部構成は、上記第２の実施の形態で説明した図３のポンプ回路１１５と同一構成であって、ＮｃｈＭＯＳトランジスタ（第４のＮｃｈＭＯＳトランジスタ）１２６と、ダイオード機能素子（第４のダイオード機能素子）１２７と、コンデンサ機能素子（第４のコンデンサ機能素子）１２８と、ＰｃｈＭＯＳトランジスタ（第５のＰｃｈＭＯＳトランジスタ）１２６とを備える。
【００８３】
　従って、本実施の形態では、中間ノード２０７の電圧レベルを上記第５の実施の形態よりも一層引き上げることが可能であり、第１の電源の電圧レベルがより一層に低い電圧であっても、所期通りのレベルシフト動作を確保できる効果を奏する。
【００８４】
　（第７の実施の形態）
　図９は本発明の第７の実施の形態を示す。同図は、上記図８の第６の実施の形態のポンプ回路１２５を昇圧回路１２１''内に複数個直列に設けて、昇圧した電圧レベルを繰り返し昇圧するようにしたものである。その他の構成は、上記第６の実施の形態の図８のレベルシフト回路と同様であるので、同一部分に同一符号を付して、その説明を省略する。
【００８５】
　従って、本実施の形態では、信号入力端子１０１に入力された信号がＬレベルからＨレベルに変化した場合に、中間ノード２０７の電圧レベルを上記第６の実施の形態よりも一層引き上げることが可能であるので、第１の電源の電圧レベルがより一層に低い電圧であっても、所期通りのレベルシフト動作を確保できる効果を奏する。
【００８６】
　（第８の実施の形態）
　図１２は本発明の第８の実施の形態を示す。本実施の形態は、差動型レベルシフト回略に適用した例である。
【００８７】
　同図において、５５０はクロスラッチ回路、５０１は上記クロスラッチ回路５５０に信号を入力するための信号入力端子、５０２は上記クロスラッチ回路５５０の出力信号を出力するための信号出力端子、５０９、５５１及び５５２はインバータ回路である。上記インバータ回路５５１は、上記信号入力端子５０１に入力された入力信号を反転し、上記入力信号と逆相の信号を上記クロスラッチ回路５５０に入力する。上記インバータ回路５０９は、上記信号入力端子５０１に入力された入力信号を反転する。上記インバータ回路５５２は、上記インバータ回路５０９で反転された信号を更に反転し、信号入力端子５０１に入力された信号と同相の信号を上記クロスラッチ回路５５０に入力する。上記クロスラッチ回路５５０及び２個のインバータ回路５５１、５５２によりレベルシフト部を構成する。
【００８８】
　５５３は昇圧回路（第１の昇圧回路）であって、この昇圧回路５５３は、上記インバータ回路５０９と、２個のダイオード機能素子５１３、５１５と、２個のコンデンサ機能素子５１２、５１４とを有する。上記２個のダイオード機能素子５１３、５１５は、その一端が第１の電源端子５０３に接続される。上記コンデンサ機能素子（第１のコンデンサ機能素子）５１４は、一端に上記信号入力端子５０１の信号と同相の信号が入力され、他端が上記ダイオード機能素子（第１のダイオード機能素子）５１５に接続される。また、上記コンデンサ機能素子（第２のコンデンサ機能素子）５１２は、一端に上記信号入力端子５０１の信号をインバータ回路５０９で反転した逆相の信号が入力され、他端が上記ダイオード機能素子（第２のダイオード機能素子）５１３に接続される。上記ダイオード機能素子５１５と上記コンデンサ機能素子５１４との接続部の電圧は、インバータ回路５５２のＰｃｈＭＯＳトランジスタ５２５を経てクロスラッチ回路５５０のＮｃｈＭＯＳトランジスタ５０６のゲート端子に入力される。また、上記ダイオード機能素子５１３と上記コンデンサ機能素子５１２との接続部の電圧は、インバータ回路５５１のＰｃｈＭＯＳトランジスタ５２３を経てクロスラッチ回路５５０のＮｃｈＭＯＳトランジスタ５０５のゲート端子に入力される。
【００８９】
　次に、本実施の形態の動作を説明する。信号入力端子５０１にＬレベルからＨレベルへ変化する信号が入力された湯合について説明する。
【００９０】
　先ず、入力信号のレベルがＬレベルの状態では、インバータ回路５０９により中間ノード５１８はＨレベルであり、ダイオード５１３によってコンデンサ機能素子５１２に充電された電圧分、中間ノード５２１は高いレベルのＨ状態となっている。また、Ｐチャネルトランジスタ５２３はＯＮ状態であり、中間ノード５１９も同じレベルのＨ状態となる。一方、Ｎチャネルトランジスタ５２６はＯＮ状態であり、中間ノード５２０はＬレベルとなっている、Ｐチャネルトランジスタ５２５はＯＦＦ状態であり、中間ノード５２２は、コンデンサ機能素子５１４の他端が信号入力端子５０１に接続されてＬレベルにあるため、コンデンサ機能素子５１４はダイオード機能素子５１５を介して第１の電源端子５０３（この電源端子５０３は、例えぱ２Ｖの電圧ＶＬを持つ）により充電され、電圧（ＶＬ−Ｖｏｎ）（Ｖｏｎはダイオード機能素子５１５のオン電圧である）のレベルまで充電されている。
【００９１】
　この時、中間ノード５１９はＨレベルであるため、Ｎチャネルトランジスタ５０５はＯＮ状態であり、中間ノード５１６はＬレベルになる。また、中間ノード５２０はＬレベルであるため、Ｎチャネルトランジスタ５０６はＯＦＦ状態となり、中間ノード５１７はＨレベルとなる。Ｐチャネルトランジスタ５０７は、中間ノード５１７がＨレベルのため、ＯＦＦ状態であり、Ｐチャネルトランジスタ５０８は中間ノード５１６がＬレベルのためＯＮ状態である。従って、中間ノード５１７のＨレベルは第２の電源５０４の電圧レベルＶＨ（例えぱ５Ｖ）まで引き上げられ、この電圧が信号出力端子５０２に出力されている。
【００９２】
　この状態から、信号入力端子５０１がＨレベル（２Ｖ）に移行すると、Ｎチャネルトランジスタ５２４はＯＮ状態、Ｐチャネルトランジスタ５２３はＯＦＦ状態に移行して、中間ノード５１９はＬレベルとなる。中間ノード５１８はＬレベルになり、コンデンサ機能素子５１２はダイオード機能素子５１３を介して第１の電源端子５０３により充電され、中間ノード５２１はＶＬ−Ｖｏｎの電圧レベルとなる。この電圧レベルは、信号入力端子５０１がＬレベルの時の中間ノード５２２の電圧レベルと同一である。一方、Ｎチャネルトランジスタ５２６はＯＦＦ状態へ移行し、Ｐチャネルトランジスタ５２５はＯＮ状態となるが、この時、信号人力端子５０１がＨレベルに移行することから、中間ノード５２２は、コンデンサ機能素子５１４によって中間ノード５２２は電圧ＶＬ分だけ持ち上げられて、２ＶＬ−Ｖｏｎとなる。また、中間ノード５２０も同じ電位レベルとなる。中間ノード５１９がＬレベルヘ移行し、中間ノード５２０がＨレベルヘ移行することにより、Ｎチャネルトランジスタ５０５はＯＦＦ状態へ移行し、Ｎチャネルトランジスタ５０６はＯＮ状態へ移行する。中間ノード５１７はＮチャネルトランジスタ５０６がＯＮすることにより、ＨレベルからＬレベルヘ移行する。このことにより、Ｐチャネルトランジスタ５０７はゲート電位が次第に下がって、ＯＮ状態へ移行し、中間ノード５１６の電位レベルを持ち上げる。一方、Ｐチャネルトランジスタ５０８はゲート電位が次第に上がって、ＯＦＦ状態へ移行し、更に、このことが中間ノード５１７の電位レベルの低下を加速する。これ等の一連の動作は、Ｐチャネルトランジスタ５０７，５０８と中間ノード５１６，５１７の状態変化を加速して、中間ノード５１６は、遂には第２の電源端子５０４の電圧レベルＶＨヘ、中間ノード５１７はＬレベルに到達し、信号出力端子５０２はＬレベルとなる。このとき、第２の電源端子５０４からグランドへのパスは、Ｎチャネルトランジスタ５０５及びＰチャネルトランジスタ５０８がＯＦＦ状態となるために、遮断された状態となり、定常状態では、ＤＣ電流を遮断した状態で電圧レベル変換が可能となる。
【００９３】
　以上、信号入力端子５０１がＬレベルからＨレベルに変化する揚合について説明したが、逆に、信号入力端子５０１がＨレベルからＬレベルに変化する揚合は、対称になっている回路の動作が、上記ＬレベルからＨレベルへの変化の場合と入れ替わるだけであって、同様であるので、その説明を省略する。
【００９４】
　信号入力端子５０１がＬレベルからＨレベルに変化する場合で考えると、中間ノード５２０がＨレベルに変化して、Ｎチャネルトランジスタ５０６がＯＮ状態に移行した際に、このＮチャネルトランジスタ５０６と、ＯＮ状態であるＰチャネルトランジスタ５０８との両者のＯＮ抵抗の比によって中間ノード５１７の引き下げレベルが決定される。中間ノード５１７のレベルが第２の電源端子５０４の電圧レベルＶＨからＰチャネルトランジスタ５０７のしきい値電圧Ｖｔ以上に下がらないと、Ｐチャネルトランジスタ５０７はＯＮ状態にならず、出力の反転動作に非常に時間を要する結果となる。
【００９５】
　従来の回路では、Ｐチャネルトランジスタ５０８のソース-ゲート間電圧はＶＨであるのに対して、Ｎチャネルトランジスタ５０６のゲート-ソース間電圧はＶＬであるために、第１の電源の電圧ＶＬが第２の電源の電圧ＶＨよりも低くなれぱなるほと（電圧ＶＬが小さくなればなるほど）、Ｎチャネルトランジスタ５０６のＯＮ抵抗は大きくなり、中間ノード５１７の電圧レベルは下がり難くなる。ＭＯＳトランジスタの飽和電流は（Ｖｇ-Ｖｔ）２　にほぼ比例するため（本回路ではＶｇ＝ＶＬとなる）、電圧ＶＬがＮチャネルトランジスタ５０６のしきい値電圧Ｖｔに近づくと、Ｎチャネルトランジスタ５０６の能力は急激に落ち、動作し難くなる。中間ノード５１７を引き下げるには、Ｎチャネルトランジスタ５０６のトランジスタサイズを大きく取ればよいが、電圧ＶＬがしきい値電圧Ｖｔ近傍の値になってくると、非常に犬きなサイズにする必要が生じる。本実施の形態によれぱ、中間ノード５２０は昇圧回路５５３によって第１の電源電圧ＶＬ以上に持ち上げられるので、確実に動作する。
【００９６】
　尚、図示しないが、本実施の形態で説明した差動型レベルシフト回路は、図示しないが、上記第２及び第３の実施の形態と同様に、１個又は複数個のポンプ回路を付加しても良いのは勿論である。
【産業上の利用可能性】
【００９７】
　本発明に係るレベルシフト回路は、信号入力端子に入力される信号がＬレベルからＨレベルに変化する際、即ち、出力信号端子から出力する信号がＨレベルからＬレベルに変化する際に、その信号入力端子に入力される信号のレベルがより一層低い入力電圧レベルであっても、インバータ回路又はクロスラッチ回路の入力電圧を昇圧回路により昇圧して、そのスイッチングレベル以上に高めることができるので、インバータ回路又はクロスラッチ回路のＨレベルからＬレベルへの信号反転動作を所期通り確実に且つ安定して行うことが可能である効果を有し、異なる電源電圧で動作する２つの回路間で信号を伝達するためのレベル変換装置等として有用である。
【図面の簡単な説明】
【００９８】
【図１】本発明の第１の実施の形態のレベルシフト回路の構成を示す回路図である。
【図２】同実施の形態の動作を説明するタイミングチャート図である。
【図３】本発明の第２の実施の形態のレベルシフト回路の構成を示す回路図である。
【図４】本発明の第３の実施の形態のレベルシフト回路の構成を示す回路図である。
【図５】本発明の第４の実施の形態のレベルシフト回路の構成を示す回路図である。
【図６】同実施の形態の動作を説明するタイミングチャート図である。
【図７】本発明の第５の実施の形態のレベルシフト回路の構成を示す回路図である。
【図８】本発明の第６の実施の形態のレベルシフト回路の構成を示す回路図である。
【図９】本発明の第７の実施の形態のレベルシフト回路の構成を示す回路図である。
【図１０】従来のレベルシフト回路の構成を示す回路図である。
【図１１】従来のレベルシフト回路の動作を説明するタイミングチャート図である。
【図１２】本発明の第８の実施の形態のレベルシフト回路の構成を示す回路図である。
【符号の説明】
【００９９】
　１０　　　　　　　　　　　　レベルシフト部
　２０　　　　　　　　　　　　外部回路
１０１、５０１　　　　　　　　信号入力端子
１０２、５０２　　　　　　　　出力信号端子
１０３　　　　　　　　　　　　インバータ回路
１０４　　　　　　　　　　　　第１のＮｃｈＭＯＳトランジスタ
１０５　　　　　　　　　　　　第１のＰｃｈＭＯＳトランジスタ
１０８、１０８’、１０８''　　第１の昇圧回路
１０９　　　　　　　　　　　　インバータ回路
１１２　　　　　　　　　　　　第１のダイオード機能素子
１１３　　　　　　　　　　　　第１のコンデンサ機能素子
１１４　　　　　　　　　　　　第２のＰｃｈＭＯＳトランジスタ
１１５　　　　　　　　　　　　ポンプ回路
１１６　　　　　　　　　　　　第２のＮｃｈＭＯＳトランジスタ
１１７　　　　　　　　　　　　第２のコンデンサ機能素子
１１８　　　　　　　　　　　　第２のダイオード機能素子
１１９　　　　　　　　　　　　第３のＰｃｈＭＯＳトランジスタ
１２０　　　　　　　　　　　　第３のＮｃｈＭＯＳトランジスタ
１２１、１２１’、１２１''　　第２の昇圧回路
１２２　　　　　　　　　　　　第３のダイオード機能素子
１２３　　　　　　　　　　　　第３のコンデンサ機能素子
１２４　　　　　　　　　　　　第４のＮｃｈＭＯＳトランジスタ
１２５　　　　　　　　　　　　ポンプ回路
１２６　　　　　　　　　　　　第４のＮｃｈＭＯＳトランジスタ
１２７　　　　　　　　　　　　第４のダイオード機能素子
１２８　　　　　　　　　　　　第４のコンデンサ機能素子
１２９　　　　　　　　　　　　第５のＰｃｈＭＯＳトランジスタ
２０１、５０３　　　　　　　　第１電源端子
２０２、５０４　　　　　　　　第２電源端子
５５０　　　　　　　　　　　　クロスラッチ回路
５１２、５１４　　　　　　　　コンデンサ機能素子
５１３、５１５　　　　　　　　ダイオード機能素子
５５３　　　　　　　　　　　　昇圧回路（第１の昇圧回路）
【図１】
2004007831.tif 000003
【図２】
2004007831.tif 000004
【図３】
2004007831.tif 000005
【図４】
2004007831.tif 000006
【図５】
2004007831.tif 000007
【図６】
2004007831.tif 000008
【図７】
2004007831.tif 000009
【図８】
2004007831.tif 000010
【図９】
2004007831.tif 000011
【図１０】
2004007831.tif 000012
【図１１】
2004007831.tif 000013
【図１２】
2004007831.tif 000014