(57)【要約】【課題】規格外のバースト信号が入力された場合でも、正確に色飽和度の制御が行えるＡＣＣ回路を提供する。【解決手段】バースト振幅算出回路２０において入力された信号のバースト振幅を算出し、バースト前エッジ検出回路２１及びバースト後エッジ検出回路３２において、上記バースト振幅からバースト信号の前エッジ及び後エッジを検出し、可変幅ＢＧＰ生成回路３０においてその両エッジ間である可変幅のバーストゲートパルスを生成することにより、バースト平均振幅算出回路２４において、バースト積算回路２３で上記バーストゲートパルス期間内に出力されたバースト振幅を積算した積算値と、上記ＢＧＰ幅算出回路３１において算出した上記バーストゲートパルス幅とで、上記バースト振幅の平均値を算出して、正常な色飽和度制御をする。【選択図】      図１
2004186767.tif 000002
【特許請求の範囲】
【請求項１】
入力されるクロマデコード信号からバースト振幅を算出するバースト振幅算出手段と、
上記バースト振幅算出手段の出力からバースト信号の開始位置を検出して、前エッジパルスを出力するバースト前エッジ検出手段と、
上記バースト振幅算出手段の出力からバースト信号の終了位置を検出して、後エッジパルスを出力するバースト後エッジ検出手段と、
上記前エッジパルス及び上記後エッジパルスから、可変幅のバーストゲートパルスを生成する可変幅ＢＧＰ生成手段と、
上記可変幅のバーストゲートパルス期間内に上記バースト振幅算出手段から出力されるバースト振幅を積算するバースト積算手段と、
上記可変幅のバーストゲートパルスの幅を算出するＢＧＰ幅算出手段と、
上記バースト積算手段から出力される積算値と、上記可変幅のバーストゲートパルス幅とから、上記バースト振幅の平均値を算出するバースト平均振幅算出手段と、
上記バースト振幅の平均値から、上記入力されるクロマデコード信号に対する制御係数を算出して出力する振幅制御値算出手段と、
上記クロマデコード信号と上記制御係数とを乗算する乗算手段と、を備えた、
ことを特徴とするＡＣＣ回路。
【請求項２】
請求項１に記載のＡＣＣ回路において、
上記バースト後エッジ検出手段は、上記バースト振幅算出手段の出力から、所定期間内にある上記バースト信号の終了位置を検出して、後エッジパルスを出力する、
ことを特徴とするＡＣＣ回路
【請求項３】
請求項２に記載のＡＣＣ回路において、
上記バースト後エッジ検出手段は、上記所定期間内において、上記バースト信号の終了位置が検出できなければ、上記所定期間の終了時に、強制的に上記後エッジパルスを出力する、
ことを特徴とするＡＣＣ回路。
【請求項４】
請求項１ないし請求項３のいずれかに記載のＡＣＣ回路において、
上記ＢＧＰ幅算出手段は、上記可変幅ＢＧＰ生成手段から出力された上記可変幅のバーストゲートパルスの幅から、該可変幅のバーストゲートパルス幅より狭い第２の可変幅のバーストゲートパルス幅を算出し、
上記バースト平均振幅算出手段は、上記バースト積算手段から出力される積算値と、上記ＢＧＰ幅算出手段から出力される上記第２の可変幅のバーストゲートパルスとから、上記バースト振幅の平均値を算出する、
ことを特徴とするＡＣＣ回路。
【請求項５】
請求項１記載のＡＣＣ回路において、
上記前エッジパルス及び後エッジパルスから、上記可変幅ＢＧＰ生成手段で生成される上記可変幅のバーストゲートパルス期間より長い、バースト積算用の可変幅のバーストゲートパルスを生成するバースト積算用可変幅ＢＧＰ生成手段を備え、
上記バースト積算手段は、上記バースト積算用の可変幅のバーストゲートパルス期間内に上記振幅算出手段から出力されるバースト振幅を積算する、
ことを特徴とするＡＣＣ回路。
【請求項６】
入力されるクロマデコード信号からバースト振幅を算出するバースト振幅算出手段と、
上記バースト振幅算出手段の出力からバースト信号の開始位置を検出し、前エッジパルスを出力するバースト前エッジ検出手段と、
上記前エッジパルスのエッジ位置を開始点として三角波を出力する三角波生成手段と、
上記バースト振幅算出手段から出力されたバースト振幅と、上記三角波生成手段から出力された三角波とを加算する加算手段と、
上記前エッジパルスのエッジ位置を開始点として、上記加算手段から出力される信号の最大値を検出する期間である、最大値検出パルスを生成する最大値検出パルス生成手段と、
上記最大値検出パルス期間内で、上記加算手段から出力される信号の最大値位置を検出する最大値位置検出手段と、
上記最大値位置を中心として、前後に所定の固定幅を持つ、固定幅のバーストゲートパルスを生成するバースト中心固定幅ＢＧＰ生成手段と、
上記バースト振幅算出手段の出力を遅延させる振幅遅延手段と、
上記バースト中心固定幅ＢＧＰ生成手段で生成された上記固定幅のバーストゲートパルス期間内に上記振幅遅延手段から出力されるバースト振幅を積算するバースト積算手段と、
上記バースト積算手段から出力される積算値と、上記バースト中心固定幅ＢＧＰ生成手段で生成された上記固定幅のバーストゲートパルスの幅とから、上記バースト振幅の平均値を算出するバースト平均振幅算出手段と、
上記入力されるクロマデコード信号を遅延させるＣｂ／Ｃｒ信号遅延手段と、
上記バースト振幅の平均値から、上記Ｃｂ／Ｃｒ信号遅延手段から出力される信号に対する制御係数を算出して出力する振幅制御値算出手段と、
上記入力されるクロマデコード信号と上記制御係数とを乗算する乗算手段と、を備えた、
ことを特徴とするＡＣＣ回路。
【請求項７】
請求項６に記載のデジタルＡＣＣ回路において、
上記乗算手段は、上記制御係数と、該制御係数を算出したラインの次ラインのクロマデコード信号とを乗算する、
ことを特徴とするデジタルＡＣＣ回路。
【請求項８】
請求項６記載のＡＣＣ回路において、
上記バースト中心固定幅ＢＧＰ生成手段において生成された上記固定幅のバーストゲートパルス期間の位置に対応させて、上記振幅遅延回路から出力される上記バースト振幅に乗算する補正係数を生成する補正係数生成手段と、
上記振幅遅延手段から出力される上記バースト振幅と、上記補正係数生成手段から出力される上記補正係数とを乗算する乗算手段と、を備え、
上記バースト積算回路は、上記固定幅のバーストゲートパルス期間内に上記乗算手段から出力される上記補正係数が乗算されたバースト振幅を積算する、
ことを特徴とするＡＣＣ回路。
【請求項９】
入力されるクロマデコード信号からバースト振幅を算出するバースト振幅算出手段と、
上記バースト振幅算出手段の出力からバースト信号の開始位置を検出し、バースト前エッジパルスを出力するバースト前エッジ検出手段と、
上記前エッジパルスのエッジ位置を開始点として三角波を出力する三角波生成手段と、
上記バースト振幅算出手段から出力された上記バースト振幅と、上記三角波生成手段から出力された上記三角波とを加算する加算手段と、
上記前エッジパルスのエッジ位置を開始点として、上記加算手段から出力される信号の最大値を検出する期間である、最大値検出パルスを出力する最大値検出パルス生成手段と、
上記最大値検出パルス期間内で、上記加算手段から出力される信号の最大値位置を検出する最大値位置検出手段と、
上記最大値位置を中心として、前後に所定の固定幅を持つ、固定幅のバーストゲートパルスを出力するバースト中心固定幅ＢＧＰ生成手段と、
上記バースト振幅算出手段の出力からバースト信号の終了位置を検出し、後エッジパルスを出力するバースト後エッジ検出手段と、
上記前エッジパルス及び上記後エッジパルスから、可変幅のバーストゲートパルスを生成する可変幅ＢＧＰ生成手段と、
上記可変幅ＢＧＰ生成手段において生成された上記可変幅のバーストゲートパルスの幅を算出するＢＧＰ幅算出手段と、
上記可変幅ＢＧＰ生成手段において生成された上記可変幅のバーストゲートパルスの幅が、所定範囲内に入っているか否かを判定し、該判定結果に応じた制御信号を出力する幅判定手段と、
上記幅判定手段からの制御信号によって、上記可変幅ＢＧＰ生成手段で生成された上記可変幅のバーストゲートパルスと、上記バースト中心固定幅ＢＧＰ生成手段で生成された上記固定幅のバーストゲートパルスとのいずれかを選択するＢＧＰ選択手段と、
上記幅判定手段からの制御信号によって、上記ＢＧＰ幅算出手段で算出された上記可変幅のバーストゲートパルス幅と、上記バースト中心固定幅ＢＧＰ生成手段で生成された上記固定幅のバーストゲートパルスの幅である固定値とのいずれかを選択する幅選択手段と、
上記バースト振幅算出手段からの出力を遅延させる振幅遅延手段と、
上記ＢＧＰ選択手段において選択されるバーストゲートパルス期間内に上記振幅遅延手段から出力される上記バースト振幅を積算するバースト積算手段と、
上記バースト積算手段から出力される積算値と、上記幅選択手段において選択されるバーストゲートパルス幅とから、上記バースト振幅の平均値を算出するバースト平均振幅算出手段と、
上記入力されるクロマデコード信号を遅延させるＣｂ／Ｃｒ信号遅延手段と、
上記バースト振幅の平均値から、上記Ｃｂ／Ｃｒ信号遅延手段の出力信号に対する制御係数を算出して出力する振幅制御値算出手段と、
上記クロマデコード信号と、上記制御係数とを掛け算する乗算手段と、を備えた、
ことを特徴とするＡＣＣ回路。
【請求項１０】
請求項９記載のＡＣＣにおいて、
上記幅判定手段は、上記判定結果が所定期間同じ場合に、該判定結果を有効とし、該有効とした判定結果に応じた制御信号を出力する、
こと特徴とするＡＣＣ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＶＤレコーダ等に用いられる色信号処理において、バースト信号のレベルを一定となるように制御するオートクロマコントロール（以下、「ＡＣＣ」と呼ぶ。）回路に関する。
【０００２】
【従来の技術】
現行のカラーテレビジョン放送は、輝度信号（以下、「Ｙ信号」と呼ぶ。）に色信号（以下、「Ｃ信号」と呼ぶ。）が重畳されており、これを記録する一方式として、Ｙ信号及びＣ信号（またはＣｂ／Ｃｒ信号）に分離した後に記録する方式がある。
【０００３】
そして、記録する信号がカラーテレビジョン放送の映像信号の場合には、受信電波の変動やアンテナ系の不整合等によって受信状態が良くない時に、入力信号レベルに変動が生じることがあり、また、上記記録する信号がＶＴＲの再生信号の場合には、その再生信号は帯域制限されてすでに波形がなまっており、更にテープの品質（使用回数頻度等）等によっても信号レベルに変動が生じる。
【０００４】
そして、上述したような理由で信号レベルに変動が生じた信号をそのまま記録してしまうと、画面の色飽和度が変化してしまうため、一般には、記録する前にＡＣＣ回路において上記Ｃ信号に対してＡＣＣ処理を施し、その信号レベルを変動前の状態を戻すようにしている。
【０００５】
つまり、通常、入力信号のバースト信号振幅が規格値より大きい場合は、Ｃ信号も同様に大きくなり、規格値より小さい場合は、Ｃ信号も同様に小さくなっているため、上記ＡＣＣ回路においては、入力信号のバースト信号振幅を検出して、該バースト信号振幅が規格値より大きい場合にはＣ信号が小さくなるように、またバースト信号振幅が規格値より小さい場合にはＣ信号が大きくなるように制御して、Ｃ信号レベルを一定に保つようにする。
【０００６】
以下、図１４及び図１５を用いて、従来のＡＣＣ回路について説明する。図１４は、従来のＡＣＣ回路を含む映像信号処理回路の構成を示す図である。
図１４において、従来の映像信号処理回路６００は、Ｙ／Ｃ分離回路１０、クロマデコーダ回路１１、ＡＣＣ回路６２を含み、上記ＡＣＣ回路６２は、バースト振幅算出回路２０、バースト前エッジ検出回路２１、固定幅バーストゲートパルス生成回路（以下、「固定幅ＢＧＰ生成回路」と呼ぶ。）、バースト積算回路２３、バースト平均振幅算出回路２４、振幅制御値算出回路２５、及び乗算回路２６からなるものである。
【０００７】
以下、従来の映像信号処理回路６００の動作について説明すると、入力信号がカラー信号の場合、まず、Ｙ／Ｃ分離回路１０においてＹ信号とＣ信号とに分離され、その分離されたＣ信号は、更にクロマデコーダ回路１１により、Ｃｂ／Ｃｒ信号に分離される。そして、分離されたＣｂ／Ｃｒ信号は、ＡＣＣ回路６２において振幅制御されて出力される。
【０００８】
次に、図１５を用いて、上記ＡＣＣ回路６２の動作について説明する。図１５は、従来のＡＣＣ回路内の各部の信号波形を示す図である。
ＡＣＣ回路６２に、図１５（ａ）に示すような入力信号が入力されると、まず、バースト振幅算出回路２０においてその入力信号の振幅が計算される（図１５（ｂ）参照）。ここで、ＡＣＣ回路６２に入力されたＣｂ／Ｃｒ信号を、それぞれＣｂ１とＣｒ１とし、このＣｂ１、及びＣｒ１のバースト振幅をＡとした場合、
Ｃｒ１＝Ａｃｏｓωｔ
Ｃｂ１＝Ａｓｉｎωｔ
と表されるため、バースト振幅Ａは、
Ａ＝√（Ｃｒ１２＋Ｃｂ１２）
で算出することができる（特許文献１参照）。
【０００９】
このように算出されたバースト振幅は、バースト前エッジ検出回路２１に入力され、該バースト前エッジ検出回路２１において、図１５（ｂ）に示すように、その振幅信号が所定値でスライスされ、そのスライス信号がＬｏｗからＨｉｇｈに変化する点を、バースト信号の前エッジであると判断して、バースト前エッジパルスを出力する（図１５（ｃ））。そして、固定幅ＢＧＰ生成回路２２において、図１５（ｄ）に示すように、バースト前エッジパルスを開始点として、一定幅のバーストゲートパルスが出力される。ＮＴＳＣ方式では、バースト信号は最低９サイクルと規定されているので、例えば、上記バーストゲートパルスの一定幅を９サイクル幅とする。
【００１０】
そして、バースト積算回路２３は、上記バーストゲートパルスのＨｉｇｈの期間中、上記バースト振幅算出回路２０より出力される振幅信号を積算し、さらに、該バースト積算回路２３より出力された積算値を、バースト平均振幅算出回路２４において一定値で除算することにより、バースト信号の平均振幅値を得ることができる。この除算する際に使用する一定値は、バーストゲートパルス幅の期間にカウントされるクロック数であり、上述したようにバーストゲートパルス幅は９サイクルで、１サイクルが例えば４クロック分である場合には、上記バースト積算回路２３からの積算値を、３６（＝９×４）で除算することになる。
【００１１】
そして、振幅制御値算出回路２５では、バースト信号規格値に対する上記バースト平均振幅算出回路２４で算出されたバースト平均振幅値の割合の逆数、例えば上記バースト平均振幅値がバースト信号規格値の９０％であったとすると、その逆数である１．１１（＝１÷０．９０）が、振幅制御値として出力される。そして、乗算回路２６において、ＡＣＣ回路６２に入力された信号に、上記振幅制御値算出回路２５で算出された振幅制御値が乗算され、これにより、ＡＣＣ回路６２から、振幅制御されたＣｂ／Ｃｒ信号を出力することができる。
【００１２】
【特許文献１】
特開平５−３７９５１号  第４頁
【００１３】
【発明が解決しようとする課題】
以上のような構成を有する従来のＡＣＣ回路６２には、例えば、ＶＴＲの再生信号のように、何度も帯域制限されて波形がなまったり、更にバースト中心が偏心しているような信号が入力される場合がある。また、ＤＶＤ再生機等のデジタル機器においては、バースト信号をその機器が付加して出力しており、この付加されるバースト信号は、機器によっては規格よりもサイクル数が少なかったり、長かったりする場合がある。
【００１４】
しかしながら、上記従来のＡＣＣ回路６２では、固定幅ＢＧＰ生成回路２２において、バースト信号のサイクル数を、固定値としているため（図１５（ｄ）参照）、上記のような規格外の信号が入力され、バースト積算回路２３が積算する振幅の個数が変化している場合であっても、バースト平均振幅算出回路２４は、上記バースト積算回路２３から出力される積算値を、上記固定幅ＢＧＰ生成回路２２から出力される固定値で除算して、バースト信号の平均振幅値を算出してしまう。その結果、従来のＡＣＣ回路６２においては、上記固定値で除算した平均振幅値に基づいて振幅制御値算出回路２５で振幅制御値を算出するので、規格外の信号が入力された場合には、正しく色飽和度の制御ができず、色飽和度が変化してしまうという課題があった。
【００１５】
本発明は、上記課題に鑑みてなされたものであり、規格外のバースト信号が入力された場合でも、正確に色飽和度の制御が行えるＡＣＣ回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記課題を解決するため、本発明による請求項１に記載のＡＣＣ回路は、入力されるクロマデコード信号からバースト振幅を算出するバースト振幅算出手段と、上記バースト振幅算出手段の出力からバースト信号の開始位置を検出して、前エッジパルスを出力するバースト前エッジ検出手段と、上記バースト振幅算出手段の出力からバースト信号の終了位置を検出して、後エッジパルスを出力するバースト後エッジ検出手段と、上記前エッジパルス及び上記後エッジパルスから、可変幅のバーストゲートパルスを生成する可変幅ＢＧＰ生成手段と、上記可変幅のバーストゲートパルス期間内に上記バースト振幅算出手段から出力されるバースト振幅を積算するバースト積算手段と、上記可変幅のバーストゲートパルスの幅を算出するＢＧＰ幅算出手段と、上記バースト積算手段から出力される積算値と、上記可変幅のバーストゲートパルス幅とから、上記バースト振幅の平均値を算出するバースト平均振幅算出手段と、上記バースト振幅の平均値から、上記入力されるクロマデコード信号に対する制御係数を算出して出力する振幅制御値算出手段と、上記クロマデコード信号と上記制御係数とを乗算する乗算手段と、を備えたものである。
【００１７】
また、本発明の請求項２に記載のＡＣＣ回路は、請求項１に記載のＡＣＣ回路において、上記バースト後エッジ検出手段は、上記バースト振幅算出手段の出力から、所定期間内にある上記バースト信号の終了位置を検出して、後エッジパルスを出力するものである。
【００１８】
また、本発明の請求項３に記載のＡＣＣ回路は、請求項２に記載のＡＣＣ回路において、上記バースト後エッジ検出手段は、上記所定期間内において、上記バースト信号の終了位置が検出できなければ、上記所定期間の終了時に、強制的に上記後エッジパルスを出力するものである。
【００１９】
また、本発明の請求項４に記載のＡＣＣ回路は、請求項１ないし請求項３のいずれかに記載のＡＣＣ回路において、上記ＢＧＰ幅算出手段は、上記可変幅ＢＧＰ生成手段から出力された上記可変幅のバーストゲートパルスの幅から、該可変幅のバーストゲートパルス幅より狭い第２の可変幅のバーストゲートパルス幅を算出し、上記バースト平均振幅算出手段は、上記バースト積算手段から出力される積算値と、上記ＢＧＰ幅算出手段から出力される上記第２の可変幅のバーストゲートパルスとから、上記バースト振幅の平均値を算出するものである。
【００２０】
また、本発明の請求項５に記載のＡＣＣ回路は、請求項１記載のＡＣＣ回路において、上記前エッジパルス及び後エッジパルスから、上記可変幅ＢＧＰ生成手段で生成される上記可変幅のバーストゲートパルス期間より長い、バースト積算用の可変幅のバーストゲートパルスを生成するバースト積算用可変幅ＢＧＰ生成手段を備え、上記バースト積算手段は、上記バースト積算用の可変幅のバーストゲートパルス期間内に上記振幅算出手段から出力されるバースト振幅を積算するものである。
【００２１】
また、本発明の請求項６に記載のＡＣＣ回路は、入力されるクロマデコード信号からバースト振幅を算出するバースト振幅算出手段と、上記バースト振幅算出手段の出力からバースト信号の開始位置を検出し、前エッジパルスを出力するバースト前エッジ検出手段と、上記前エッジパルスのエッジ位置を開始点として三角波を出力する三角波生成手段と、上記バースト振幅算出手段から出力されたバースト振幅と、上記三角波生成手段から出力された三角波とを加算する加算手段と、上記前エッジパルスのエッジ位置を開始点として、上記加算手段から出力される信号の最大値を検出する期間である、最大値検出パルスを生成する最大値検出パルス生成手段と、上記最大値検出パルス期間内で、上記加算手段から出力される信号の最大値位置を検出する最大値位置検出手段と、上記最大値位置を中心として、前後に所定の固定幅を持つ、固定幅のバーストゲートパルスを生成するバースト中心固定幅ＢＧＰ生成手段と、上記バースト振幅算出手段の出力を遅延させる振幅遅延手段と、上記バースト中心固定幅ＢＧＰ生成手段で生成された上記固定幅のバーストゲートパルス期間内に上記振幅遅延手段から出力されるバースト振幅を積算するバースト積算手段と、上記バースト積算手段から出力される積算値と、上記バースト中心固定幅ＢＧＰ生成手段で生成された上記固定幅のバーストゲートパルスの幅とから、上記バースト振幅の平均値を算出するバースト平均振幅算出手段と、上記入力されるクロマデコード信号を遅延させるＣｂ／Ｃｒ信号遅延手段と、上記バースト振幅の平均値から、上記Ｃｂ／Ｃｒ信号遅延手段から出力される信号に対する制御係数を算出して出力する振幅制御値算出手段と、上記入力されるクロマデコード信号と上記制御係数とを乗算する乗算手段と、を備えたものである。
【００２２】
また、本発明の請求項７に記載のＡＣＣ回路は、請求項６に記載のデジタルＡＣＣ回路において、上記乗算手段は、上記制御係数と、該制御係数を算出したラインの次ラインのクロマデコード信号とを乗算するものである。
【００２３】
また、本発明の請求項８に記載のＡＣＣ回路は、請求項６記載のＡＣＣ回路において、上記バースト中心固定幅ＢＧＰ生成手段において生成された上記固定幅のバーストゲートパルス期間の位置に対応させて、上記振幅遅延回路から出力される上記バースト振幅に乗算する補正係数を生成する補正係数生成手段と、上記振幅遅延手段から出力される上記バースト振幅と、上記補正係数生成手段から出力される上記補正係数とを乗算する乗算手段と、を備え、上記バースト積算回路は、上記固定幅のバーストゲートパルス期間内に上記乗算手段から出力される上記補正係数が乗算されたバースト振幅を積算するものである。
【００２４】
また、本発明の請求項９に記載のＡＣＣ回路は、入力されるクロマデコード信号からバースト振幅を算出するバースト振幅算出手段と、上記バースト振幅算出手段の出力からバースト信号の開始位置を検出し、バースト前エッジパルスを出力するバースト前エッジ検出手段と、上記前エッジパルスのエッジ位置を開始点として三角波を出力する三角波生成手段と、上記バースト振幅算出手段から出力された上記バースト振幅と、上記三角波生成手段から出力された上記三角波とを加算する加算手段と、上記前エッジパルスのエッジ位置を開始点として、上記加算手段から出力される信号の最大値を検出する期間である、最大値検出パルスを出力する最大値検出パルス生成手段と、上記最大値検出パルス期間内で、上記加算手段から出力される信号の最大値位置を検出する最大値位置検出手段と、上記最大値位置を中心として、前後に所定の固定幅を持つ、固定幅のバーストゲートパルスを出力するバースト中心固定幅ＢＧＰ生成手段と、上記バースト振幅算出手段の出力からバースト信号の終了位置を検出し、後エッジパルスを出力するバースト後エッジ検出手段と、上記前エッジパルス及び上記後エッジパルスから、可変幅のバーストゲートパルスを生成する可変幅ＢＧＰ生成手段と、上記可変幅ＢＧＰ生成手段において生成された上記可変幅のバーストゲートパルスの幅を算出するＢＧＰ幅算出手段と、上記可変幅ＢＧＰ生成手段において生成された上記可変幅のバーストゲートパルスの幅が、所定範囲内に入っているか否かを判定し、該判定結果に応じた制御信号を出力する幅判定手段と、上記幅判定手段からの制御信号によって、上記可変幅ＢＧＰ生成手段で生成された上記可変幅のバーストゲートパルスと、上記バースト中心固定幅ＢＧＰ生成手段で生成された上記固定幅のバーストゲートパルスとのいずれかを選択するＢＧＰ選択手段と、上記幅判定手段からの制御信号によって、上記ＢＧＰ幅算出手段で算出された上記可変幅のバーストゲートパルス幅と、上記バースト中心固定幅ＢＧＰ生成手段で生成された上記固定幅のバーストゲートパルスの幅である固定値とのいずれかを選択する幅選択手段と、上記バースト振幅算出手段からの出力を遅延させる振幅遅延手段と、上記ＢＧＰ選択手段において選択されるバーストゲートパルス期間内に上記振幅遅延手段から出力される上記バースト振幅を積算するバースト積算手段と、上記バースト積算手段から出力される積算値と、上記幅選択手段において選択されるバーストゲートパルス幅とから、上記バースト振幅の平均値を算出するバースト平均振幅算出手段と、上記入力されるクロマデコード信号を遅延させるＣｂ／Ｃｒ信号遅延手段と、上記バースト振幅の平均値から、上記Ｃｂ／Ｃｒ信号遅延手段の出力信号に対する制御係数を算出して出力する振幅制御値算出手段と、上記クロマデコード信号と、上記制御係数とを掛け算する乗算手段と、を備えたものである。
【００２５】
また、本発明の請求項１０に記載のＡＣＣ回路は、請求項９記載のＡＣＣにおいて、上記幅判定手段は、上記判定結果が所定期間同じ場合に、該判定結果を有効とし、該有効とした判定結果に応じた制御信号を出力するものである。
【００２６】
【発明の実施の形態】
以下、本発明に実施の形態について説明する。
（実施の形態１）
以下、図１から図５を用いて、本実施の形態１にかかるＡＣＣ回路について説明する。
図１は、本実施の形態１にかかるＡＣＣ回路を含む、映像信号処理回路の構成を示す図である。図１において、本実施の形態１における映像信号処理回路は、Ｙ／Ｃ分離回路１０、クロマデコーダ１１、及びＡＣＣ回路１２からなり、上記ＡＣＣ回路１２は、従来のＡＣＣ回路６２の固定幅ＢＧＰ生成回路２２の代わりに可変幅ＢＧＰ生成回路３０を設け、さらに、ＢＧＰ幅算出回路３１、及びバースト後エッジ検出回路３２を設けたものである。なお、図１におけるその他の構成については、従来のＡＣＣ回路６２と同様であるため、ここでは説明を省略する。
【００２７】
次に、以上のように構成された本実施の形態１におけるＡＣＣ回路１２の動作について、図２を参照しながら説明する。図２は、本実施の形態１におけるＡＣＣ回路の各部の信号波形を示す図である。
ＡＣＣ回路１２に図２（ａ）に示すような信号が入力されると、まず、バースト振幅算出回路２０において振幅が算出される（図２（ｂ））。
【００２８】
そして、上記バースト振幅算出回路２０において算出されたバースト振幅は、バースト前エッジ検出回路２１、及びバースト後エッジ検出回路３２に入力され、該バースト前エッジ検出回路２１、及びバースト後エッジ検出回路３２で、図２（ｂ）に示すように、その入力されたバースト振幅信号を所定値でスライスし、上記バースト前エッジ検出回路２１では、スライス信号がＬｏｗからＨｉｇｈに変化する点をバースト信号の前エッジであると判断して、バースト前エッジパルスを出力し（図２（ｃ））、上記バースト後エッジ検出回路３２では、スライス信号がＨｉｇｈからＬｏｗに変化する点をバースト信号の後エッジであると判断して、バースト後エッジパルスを出力する（図２（ｄ））。
【００２９】
そして、可変幅ＢＧＰ生成回路３０では、上記バースト前エッジ検出回路２１、及びバースト後エッジ検出回路３２で検出されたバースト信号のバースト前エッジパルスとバースト後エッジパルスとを用い、その両エッジパルス間がＨｉｇｈとなるバーストゲートパルスを出力し（図２（ｅ））、バースト積算回路２３は、このバーストゲートパルスがＨｉｇｈの期間中、上記バースト振幅算出回路２０から出力されるバースト振幅信号を積算していく。
【００３０】
ここで、上記バーストゲートパルスがＨｉｇｈとなる期間は、バースト信号のサイクル数や形状に依存して変化する。そのため、ＢＧＰ幅算出回路３１において、このバーストゲートパルスがＨｉｇｈである期間をカウントし、その値をバースト平均振幅算出回路２４へ出力する。これにより、バースト平均振幅算出回路２４においては、上記バーストゲートパルスのＨｉｇｈ期間の変動に対応したバースト信号の平均振幅値を算出することができる。
【００３１】
そして、上記バースト平均振幅算出回路２４において算出された平均振幅値は、振幅制御値算出回路２５に入力され、該振幅制御値算出回路２５において、バースト信号規格値を上記平均振幅値で除算した値の逆数を求めて、その値を振幅制御値として出力する。
そして、乗算回路２６において、ＡＣＣ回路１２に入力された信号に、上記振幅制御値算出回路２５で算出された振幅制御値を乗算し、これにより、ＡＣＣ回路１２から、振幅制御されたＣｂ／Ｃｒ信号を出力する。
【００３２】
以上のことにより、本実施の形態１のＡＣＣ回路１２によれば、バースト後エッジ検出回路３２、可変幅ＢＧＰ生成回路３０、ＢＧＰ幅算出回路３１、及びバースト平均振幅算出回路２４をさらに備え、バースト後エッジ検出回路３２において、バースト振幅算出回路２０で算出されたバースト振幅信号のバースト後エッジパルスを検出し、可変幅ＢＧＰ生成回路３０において、当該ＡＣＣ回路１２に入力される信号のサイクル数や形状変化に対応した可変幅のバーストゲートパルスを生成し、ＢＧＰ幅算出回路３１において、その可変幅であるバーストゲートパルス幅をカウントし、バースト平均振幅算出回路２４において、上記バースト積算回路２３で算出した積算値を、上記ＢＧＰ幅算出回路３１からの出力値で除算するようにしたので、バースト信号のサイクル数や形状の変化時においても、正しくバースト信号の平均振幅を算出することが可能となり、その結果、誤った色飽和度の制御をなくすことができる。
【００３３】
なお、上述の説明においては、上記ＡＣＣ回路１２に、図２（ａ）に示すようなノイズを含まない入力信号が入力された場合について説明したが、例えば、上記ＡＣＣ回路１２に、ノイズを多く含む信号が入力された場合には、バースト振幅算出回路２０において、ノイズがバーストと見なされてその振幅が算出される。そして、バースト振幅算出回路２０において、例えば図３（ａ）に示すような振幅が算出された場合、バースト後エッジ検出回路３２において、図３（ｃ）のように誤った位置でバースト後エッジパルスが出力され、本来検出される位置でバースト後エッジが検出されない場合がある。このような場合を回避する方法として、例えば、図３（ｅ）に示すようなバースト後エッジの検出位置を特定するバースト後エッジ検出パルスを出力するようにし、そのバースト後エッジ検出パルスがＨｉｇｈの期間中にバースト後エッジ検出回路３２において検出されたエッジをバースト後エッジとするようにしてもよい（図３（ｆ））。以下、この場合の構成例を、図４を用いて説明する。図４は、本実施の形態１の別の構成を有するＡＣＣ回路を含む、映像信号処理回路の構成を示す図であり、ＡＣＣ回路１２’は、上述した本実施の形態１にかかるＡＣＣ回路１２に、さらに、バースト後エッジを検出する位置を特定するためのバースト後エッジ検出パルス（図３（ｅ））を出力するバースト後エッジ検出パルス生成回路３３と、論理回路３４とを設け、論理回路３４において、上記バースト後エッジ検出パルス生成回路３３の出力と、上記バースト後エッジ検出回路３２の出力とを受信し、上記バースト後エッジ検出パルス生成回路３３から出力されるバースト後エッジ検出パルスがＨｉｇｈ期間中に、上記バースト後エッジ検出回路３２で最初に検出されたバースト後エッジを、可変幅ＢＧＰ生成回路３０に出力するようにする。なお、上記バースト後エッジ検出パルスは、映像信号処理回路１００’中の同期分離回路から出力される同期信号（図３（ｄ））から一定時間後に所定期間Ｈｉｇｈとなる信号である。またこの際、ノイズにより上記バースト後エッジ検出パルスがＨｉｇｈ期間内に、バースト後エッジが検出できないことがある。このような場合には、バースト後エッジ検出パルス内でバースト後エッジが検出できなければ、検出パルスの最後で強制的にバースト後エッジパルスを出力するようにしてもよい。以上のようにＡＣＣ回路１２’を構成すれば、ＡＣＣ回路１２’にノイズを多く含む信号が入力された場合であっても、同期信号から出力された同期信号からある一定時間後に所定期間Ｈｉｇｈになるバースト後エッジ検出パルスがＨｉｇｈ期間外に、上記バースト後エッジ検出回路３２から出力されたエッジはノイズによるものであると判断可能となり、適切なバースト後エッジを検出することができ、また、上記バースト後エッジ検出パルス内にバースト後エッジが検出できない場合には、該バースト後エッジ検出パルスの最後で強制的にバースト後エッジパルスを出力するようにすれば、確実にバースト後エッジパルスを出力することができる効果がある。
【００３４】
さらに、本実施の形態１のＡＣＣ回路１２においては、バースト平均振幅算出回路２４において、上記バースト積算回路２３からの積算値を、上記ＢＧＰ幅算出回路３１でカウントされたカウント値で除算するようにしているが、この方法では、図５（ａ）のバースト振幅算出回路の出力の拡大図に示されるように、最初と最後のバースト振幅が、斜線部で示されている分だけ小さいため、バースト平均振幅算出回路２４において算出される平均振幅値が小さくなる。従って、上述したＡＣＣ回路１２のＢＧＰ幅算出回路３１において、図５の斜線部分を考慮した値、例えば、実際のバーストゲートパルス幅の９５％の値を算出して、これを第２の可変幅のバーストゲートパルスとして、バースト平均振幅値算出回路２４に出力するようにしてもよい。このようにすれば、バースト平均振幅値算出回路２４において、より正確な平均振幅値を得ることができる効果が得られる。
【００３５】
（実施の形態２）
以下、図６及び図７を用いて、実施の形態２にかかるＡＣＣ回路について説明する。
本実施の形態２においては、可変幅ＢＧＰ生成回路で生成するバーストゲートパルスとは別に、バースト積算回路でバースト振幅信号を積算する期間である積算用のバーストゲートパルスを求めるようにし、該積算用のバーストゲートパルスを上記可変幅ＢＧＰ生成回路で生成されるバーストゲートパルスに比べて長くすることで、より精度よく平均振幅値を検出するものである。
【００３６】
図６は、本実施の形態２にかかるＡＣＣ回路を含む、映像信号処理回路の構成を示す図であり、図７は、本実施の形態２にかかるＡＣＣ回路の各部の信号波形を示す図である。
【００３７】
図６において、本実施の形態２にかかる映像信号処理回路２００は、Ｙ／Ｃ分離回路１０、クロマデコーダ１１、及びＡＣＣ回路１２ａからなり、上記ＡＣＣ回路１２ａは、上記実施の形態１にかかるＡＣＣ回路１２に、さらに、バースト積算可変幅ＢＧＰ生成回路３５、及び遅延回路３６を設けたものである。なお、そのほかの構成は、上記実施の形態１と同様であるため、ここでは説明を省略する。
【００３８】
次に、以上のように構成された本実施の形態２にかかるＡＣＣ回路１２ａの動作について、図７を参照しながら説明する。
ＡＣＣ回路１２ａに、図２（ａ）に示すような信号が入力されると、まず、バースト振幅算出回路２０において、振幅が算出される（図７（ａ））。
【００３９】
そして、上記バースト振幅算出回路２０にて算出されたバースト振幅は、バースト前エッジ検出回路２１、及びバースト後エッジ検出回路３２に入力され、該バースト前エッジ検出回路２１及びバースト後エッジ検出回路３２において、それぞれバースト前エッジ、及びバースト後エッジを検出し、バースト前エッジパルス、及びバースト後エッジパルスを出力する（図７（ｂ），（ｃ））。そして、上記バースト前エッジパルス、及びバースト後エッジパルスは、可変幅ＢＧＰ生成回路３０に入力され、両エッジの間がＨｉｇｈとなるバーストゲートパルスを出力する（図７（ｂ））。
【００４０】
一方、上記バースト前エッジ検出回路２１及び上記バースト後エッジ検出回路３２から出力された、バースト前エッジパルス、及びバースト後エッジパルスは、バースト積算可変幅ＢＧＰ生成回路３５にも入力される。そして、バースト積算可変幅ＢＧＰ生成回路３５において、上記バースト前エッジ検出回路２１で検出されたバースト前エッジパルスでＨｉｇｈとなり、上記バースト後エッジ検出回路３２で検出されたバースト後エッジパルスから所定期間経過した位置でＬｏｗとなるバースト積算用のバーストゲートパルスを出力する（図７（ｆ））。
【００４１】
そして、バースト振幅算出回路２０から出力されたバースト振幅信号を、遅延回路３６において、図７（ｅ）に示すように数クロック遅延させることにより、上記バースト積算可変幅ＢＧＰ生成回路３５から出力される上記バースト積算用のバーストゲートパルスのＨｉｇｈ期間内に、バースト振幅信号が入るようにする。そして、上記バースト積算用のバーストゲートパルスをバースト積算回路２３に出力し、該バースト積算回路２３においては、バースト積算用のバーストゲートパルスがＨｉｇｈの期間中、上記バースト振幅算出回路２０から上記遅延回路３６を介して出力されるバースト振幅信号を積算していく。このようにすれば、図７に示すように、スライス信号以下で積算されていなかった振幅信号の積算分が、バースト振幅信号の最初と最後の振幅の足りない部分を補完することができ、後述するバースト平均振幅算出回路２４においてバースト信号の平均振幅を求める際、より精度のよい平均振幅値を算出可能となる。
【００４２】
そして、ＢＧＰ幅算出回路３１において、可変幅ＢＧＰ生成回路３０から出力されるバーストゲートパルスのＨｉｇｈ期間の幅をカウントしてバースト平均振幅算出回路２４に出力し、バースト平均振幅算出回路２４において、上記バースト積算回路２３で求められた積算値を、上記ＢＧＰ幅算出回路３１からのカウント値で除算することにより、精度のよい平均振幅値を算出することができる。
【００４３】
この後の動作は、上記実施の形態１と同様であるため、ここでは省略する。
以上のように、本実施の形態２においては、ＡＣＣ回路１２ａに、バースト振幅信号を積算する期間を示すバースト積算用のバーストゲートパルスを生成するバースト積算可変幅ＢＧＰ生成回路３５、及びバースト振幅算出回路２０からの出力を数クロック遅延させて上記バースト積算用のバーストゲートパルスがＨｉｇｈ期間内にバースト振幅信号が入るようにする遅延回路３６をさらに設けるようにしたので、上記実施の形態１の効果に加え、バースト振幅信号を積算する期間（バースト積算用のバーストゲートパルスのＨｉｇｈ期間）を長くすることで、バースト振幅信号の最初と最後の振幅の足りない部分を補完した積算値を得、この積算値をバースト前エッジから後エッジまでの期間（バーストゲートパルスのＨｉｇｈ期間）のカウント値で除算して、より精度のよい平均振幅値を得ることができ、この結果、規格外のバースト信号が入力された場合でも、正確に色飽和度の制御が行うことができる。
【００４４】
（実施の形態３）
以下、図８〜図１０を用いて、本実施の形態３にかかるＡＣＣ回路について説明する。
上記各実施の形態においては、バースト後エッジを検出するバースト後エッジ検出回路を設け、バースト前エッジとバースト後エッジとの間にＨｉｇｈとなるバーストゲートパルスを出力し、該期間中のバースト振幅信号を積算してその積算値を用いて平均振幅値を算出するようにしたが、本実施の形態３においては、バースト振幅信号の中心を求め、その中心付近の所定の固定幅のバースト振幅信号を積算し、その積算値を用いて平均振幅値を算出するものである。
【００４５】
図８は、本実施の形態３のＡＣＣ回路を含む、映像信号処理回路の構成を示す図であり、図９は、本実施の形態３にかかるＡＣＣ回路に、ノイズの含まない入力信号が入力された場合の、各部の波形を示す図であり、図１０は、本実施の形態３のＡＣＣ回路に、振幅の中心がずれた入力信号が入力された場合の、各部の波形を示す図である。
【００４６】
図８において、本実施の形態３にかかる映像信号処理回路３００は、Ｙ／Ｃ分離回路１０、クロマデコーダ１１、Ｙ信号遅延回路４７、及びＡＣＣ回路１２ｂからなり、上記ＡＣＣ回路１２ｂは、従来のＡＣＣ回路６２の固定幅ＢＧＰ生成回路２２のかわりに、三角波生成回路４０、最大値検出パルス生成回路４１、最大値位置検出回路４２、加算器４３、及びバースト中心固定幅ＢＧＰ生成回路４４を設け、さらに、振幅遅延回路４５、Ｃｂ／Ｃｒ信号遅延回路４６を設けたものである。なお、そのほかの構成は、従来と同様であるため、ここでは説明を省略する。
【００４７】
次に、以上のように構成された本実施の形態３にかかるＡＣＣ回路１２ｂの動作について、図９を参照しながら説明する。
ＡＣＣ回路１２ｂに、図９（ａ）に示すような信号が入力されると、まず、バースト振幅算出回路２０において、振幅が算出される（図９（ｂ））。
【００４８】
そして、上記バースト振幅算出回路２０にて算出されたバースト振幅は、バースト前エッジ検出回路２１において、バースト前エッジを検出し、バースト前エッジパルスを出力する（図９（ｃ））。そして、上記バースト前エッジパルスは、三角波生成回路４０に入力され、その三角波生成回路４０において、図９（ｄ）のような三角波信号を出力する。この三角波の幅は、例えばバースト信号の規格値と同じであり、中央で増加から減少へ転じるような波形である。
【００４９】
そして、上記三角波は、加算器４３でバースト振幅に加算されて、図９（ｅ）に示すような信号となり、最大値位置検出回路４２は、最大値検出パルス生成回路４１が出力する、図９（ｆ）のようなバースト前エッジから所定の幅を持つ最大値検出パルスを受信して、該最大値検出パルスのＨｉｇｈ期間中に加算器４３の出力信号が最大値となる位置を検出する。つまり、バースト振幅信号は、両端よりも中心の方が振幅が大きくその情報が正確であるので、最大値位置検出回路４２において、三角波を加算されたバースト振幅信号の最大値位置を検出することによってバースト振幅信号の中心位置を検出する。
【００５０】
そして、上述のように三角波を加算してバースト振幅信号の中央位置を検出するようにすれば、上記記ＡＣＣ回路１２ｂに、例えば図１０（ａ）のような振幅中心のずれた信号が入力されたとしても、上述のような処理を行うことにより、加算器４３の出力が図１０（ｅ）に示すようなものとなり、最大値位置検出回路４２においてバースト振幅信号のほぼ中心位置を検出することが可能となる。
【００５１】
そして、バースト中心固定幅ＢＧＰ生成回路４４は、上記最大値位置検出回路４２において検出された最大値位置が中心となるように、図９（ｇ）に示すように、その中心からそれぞれ固定幅を有するバーストゲートパルスを生成する。このようにすれば、バースト振幅信号の中心付近の、振幅情報が正確な部分をバースト積算回路２３において積算するようにすることができる。
【００５２】
ここで、本実施の形態３では、上記バースト振幅算出回路２０においてバースト振幅信号期間内の振幅を算出し、該算出した振幅を用いて上述の処理を行い、バースト振幅信号の最大値位置を求めた後に、上記最大値位置から得たバーストゲートパルスのＨｉｇｈ期間中の、上記バースト振幅算出回路２０から出力されたバースト振幅を積算することになる。従って、上記振幅遅延回路４５においては、バースト振幅算出回路２０から出力されたバースト振幅信号を、すくなくとも上記バースト振幅信号の振幅値を検出する間、つまり、バースト期間以上遅延させる必要がある。
【００５３】
そして、上述のように、振幅遅延回路４５においてバースト期間以上遅延させたバースト振幅信号を、バースト積算回路２３において、上記バーストゲートパルスがＨｉｇｈである期間中積算していき、該バースト積算回路２３より出力された積算値を、バースト平均振幅算出回路２４において、一定値、すなわち、固定値である上記バーストゲートパルスのＨｉｇｈ期間にカウントされるクロック数、で除算する。これにより、上記バースト平均振幅算出回路２４において、正確なバースト信号の平均振幅値を得ることができる。
【００５４】
そして、このようにして得られたバースト信号の平均振幅値を用いて、振幅制御値算出回路２５において、バースト信号規格値を上記平均振幅値で除算した値の逆数である振幅制御値を算出する。この振幅制御値は、ライン毎に変化する信号であるが、本実施の形態３においては、上述したように振幅遅延回路４５においてバースト期間以上の長い遅延を生じさせるために、上記振幅制御値の変化点がバースト振幅信号の算出したラインの有効画素内となり、Ｙ／Ｃ分離回路１０から出力されるＹ信号及びＣ信号をそのまま出力してしまうと、画面の途中で色飽和度が変化することになる。したがって、本実施の形態３においては、Ｙ／Ｃ分離回路１０から出力されるＹ信号、Ｃ信号それぞれを、上記振幅遅延回路４５における遅延時間とほぼ同じ期間遅延させるために、Ｙ信号遅延回路４７、及びＣｂ／Ｃｒ信号遅延回路４６を設けて、映像信号を遅延させるようにし、有効画素範囲外で制御値を変化させるようにする。このようにすれば、映像信号のラインの有効画素外に、Ｃｂ／Ｃｒ信号に振幅制御値を乗算することが可能となり、画面の途中で色飽和度が変化することがなくなる。
【００５５】
以上のように、本実施の形態３にかかるＡＣＣ回路１２ｂによれば、三角波生成回路４０、最大値検出パルス生成回路４１、加算器４３、最大値位置検出回路４２、バースト中心固定幅ＢＧＰ生成回路４４、及び振幅遅延回路４５を備えるようにしたので、最大値位置検出回路４２において、三角波を加算されたバースト振幅信号の最大値位置、つまり、バースト振幅信号の振幅情報が正確な部分である中心付近を検出し、バースト積算回路２３において、遅延回路４５で遅延させたバースト振幅信号を用いて上記最大値位置から各々所定の固定幅の期間であるバーストゲートパルスのＨｉｇｈ期間積算して積算値を求め、上記バースト平均振幅算出回路２４において固定幅である上記バーストゲートパルスのカウント値で除算することにより、より精度の高いバースト振幅信号の平均振幅値を得ることができ、この結果、規格外のバースト信号が入力された場合でも、正確に色飽和度の制御が行える。
【００５６】
なお、上述の説明においては、バースト振幅信号の中心位置を求めるために振幅遅延回路４５において上記バースト振幅算出回路２０からのバースト振幅信号をバースト期間以上遅延させた後、その遅延させた信号を利用してバースト積算を行い、さらに、上記振幅遅延回路４５においてバースト振幅信号を遅延させるためにＣｂ／Ｃｒ信号遅延回路４６、及びＹ信号遅延回路４７において映像信号をほぼ同じ時間遅延させるようにしたが、各遅延回路４５，４６，４７においてそれぞれバースト期間以上の期間を遅延させると、該各遅延回路の規模が非常に大きくなってしまい、映像信号処理回路３００のコストが高くなってしまう。そこで、バースト振幅は、振幅制御値を算出したラインと、その次のラインとでは変化が少ないものであることを考慮に入れ、上記振幅制御値算出回路２５から振幅制御値の出力タイミングを、バースト振幅を算出した次ラインの有効画素範囲外で変化させるようなタイミングに制御した上で、上記Ｃｂ／Ｃｒ信号遅延回路４６、及びＹ信号遅延回路４７をなくすような構成にしてもよい。
【００５７】
（実施の形態４）
以下、図１１及び図１２を用いて、本実施の形態４にかかるＡＣＣ回路１２ｃについて説明する。
本実施の形態４は、上記実施の形態３よりさらに正確なバースト信号の平均振幅値を求めるようにしたものである。
【００５８】
図１１は、本実施の形態４にかかるＡＣＣ回路を含む、映像信号処理回路の構成を示す図であり、図１２は、本実施の形態４にかかるＡＣＣ回路の各部の信号波形を示す図である。
【００５９】
図１１において、本実施の形態４にかかる映像信号処理回路４００は、Ｙ／Ｃ分離回路１０、クロマデコーダ１１、Ｙ信号遅延回路４７、及びＡＣＣ回路１２ｃからなり、上記ＡＣＣ回路１２ｃは、上記実施の形態３のＡＣＣ回路１２ｂに、補正係数生成回路４８と、乗算器４９とをさらに設けたものである。なお、その他の構成は、上記実施の形態３と同様であるため、ここでは説明を省略する。
【００６０】
次に、以上のように構成された本実施の形態４にかかるＡＣＣ回路１２ｃの動作について、図１０及び図１２を参照しながら説明する。
ＡＣＣ回路１２ｃに、図１０（ａ）に示すような、振幅中心のずれた信号が入力されると、まず、バースト振幅算出回路２０において、その信号の振幅が算出される（図１０（ｂ））。そして、上記バースト振幅算出回路２０にて算出されたバースト振幅は、バースト前エッジ検出回路２１において、バースト前エッジを検出し、バースト前エッジパルスを出力する（図１０（ｃ））。そして、上記バースト前エッジパルスは、三角波生成回路４０に入力され、その三角波生成回路４０において、図１０（ｄ）のような三角波信号を出力する。この三角波の幅は、上記実施の形態３と同様、例えばバースト信号の規格値と同じ幅であり、その波形は、中央で増加から減少へ転じるような波形である。
【００６１】
そして、上記三角波は、加算器４３でバースト振幅と加算され、図１２（ｂ）（図１０（ｅ））に示すような信号が出力される。そして、最大値位置検出回路４２は、最大値検出パルス生成回路４１が出力するバースト前エッジから所定の幅を持つ最大値検出パルスを出力し（図９（ｆ））、該最大値検出パルスのＨｉｇｈ期間内で加算器４３の出力信号が最大値となる位置を検出する。
【００６２】
そして、バースト中心固定幅ＢＧＰ生成回路４４は、上記最大値位置検出回路４２において検出された最大値位置が中心となるように、その中心からそれぞれ固定幅を有するバーストゲートパルスを生成する（図１２（ｂ））。ここまでの動作は、上記実施の形態３と同様である。
【００６３】
本実施の形態４においては、上記バースト中心固定幅ＢＧＰ生成回路４４からのバーストゲートパルスは、バースト積算回路２３と、補正係数生成回路４８とに入力される。
【００６４】
そして、上記補正係数生成回路４８では、図１２（ｃ）に示すように、バースト中心では大きい係数、両端では小さい係数を出力する。そして、その生成された係数を上記振幅遅延回路４５から出力されるバースト振幅信号に乗算器４９において乗算したバースト振幅信号を、該バーストゲートパルスがＨｉｇｈの期間中、バースト積算回路２３において積算するようにする。これにより、バースト信号の中心の重要度を高めた積算値を得ることができる。
【００６５】
そして、バースト積算回路２３から出力された積算値を、上記バースト平均振幅算出回路２４において、一定値、すなわち、固定値である上記バーストゲートパルスのＨｉｇｈ期間にカウントされるクロック数、で除算する。これにより、バースト信号の正確な平均振幅値を得ることができる。
【００６６】
この後の動作は、上記実施の形態１と同様であるため、ここでは省略する。
以上のように、本実施の形態４によれば、上記実施の形態３にかかるＡＣＣ回路１２ｂにさらに補正係数生成回路４８、及び乗算器４９を設けるようにしたので、バースト振幅算出回路２０から出力されたバースト振幅信号に、バースト信号の中心の重要度を高めた係数を乗算することにより、バースト積算回路２３において、バースト信号の中心の重要度を高めた積算値を算出して、更に正確なバースト平均振幅を算出することが可能となり、この結果、規格外のバースト信号が入力された場合でも、正確に色飽和度の制御が行える。
【００６７】
（実施の形態５）
以下、図１３を用いて、本実施の形態５にかかるＡＣＣ回路１２ｄについて説明する。
本実施の形態５においては、上記実施の形態１，２で説明した構成と、上記実施の形態３，４で説明した構成とを併せもち、それらを選択回路により適時切り替えて、より正確な平均振幅値を求めるものである。
【００６８】
図１３は、本実施の形態５にかかるＡＣＣ回路を含む、映像信号処理回路の構成を示す図である。
図１３において、本実施の形態５にかかる映像信号処理回路５００は、Ｙ／Ｃ分離回路１０、クロマデコーダ１１、Ｙ信号遅延回路４７、及びＡＣＣ回路１２ｄからなるものである。
【００６９】
上記実施の形態１，２のＡＣＣ回路１２の構成では、図２（ａ）に示すように放送波の信号やＤＶＤ再生機等のデジタル機器の出力信号のような波形なまりの少ないバースト信号を有する信号が入力されると正しくバースト平均振幅を算出できるため、忠実に色飽和度を制御することができる。しかし、図１０（ａ）に示すようなＶＴＲの再生信号のように何度も帯域制限されて波形がなまり、更にバースト中心が偏心しているような信号が入力されると、正確に色飽和度を制御することができない。一方、本実施の形態３，４にかかるＡＣＣ回路１２ｃの構成では、バースト信号が波形なまりしていても、あるいは偏心していても、バースト中心を検出し、更に補正係数を掛けることにより、正確に色飽和度を制御することができる。しかし、図９（ｇ）に示すようにバーストゲートパルスの幅を狭くするため、パルス性ノイズに対するノイズ耐性が悪くなる。
【００７０】
そこで、本実施の形態５にかかるＡＣＣ回路１２ｄにおいては、上記ＡＣＣ回路１２ｄは、上記実施の形態１にかかるＡＣＣ回路１２と、上記実施の形態４にかかるＡＣＣ回路１２ｃとに、さらに、幅判定回路５０、固定値保持回路５１、及び選択回路５２〜５４を設けたものである。なお、そのほかの構成は、上記実施の形態１、あるいは実施の形態４で説明したものと同様であるため、ここでは説明を省略する。
【００７１】
次に、以上のように構成されたＡＣＣ回路１２ｄの動作について、図２及び図９、図１２を参照しながら説明する。
【００７２】
まず、バースト振幅算出回路２０において、その信号の振幅が算出される。そして、上記バースト振幅算出回路２０において算出されたバースト振幅は、バースト前エッジ検出回路２１、及びバースト後エッジ検出回路３２に入力され、該バースト前エッジ検出回路２１、及びバースト後エッジ検出回路３２において、バースト前エッジ、及びバースト後エッジを検出して、バースト前エッジパルス、及びバースト後エッジパルスを出力する。
【００７３】
そして、該バースト前エッジパルス及びバースト後エッジパルスは、可変幅ＢＧＰ生成回路３０に入力され、両エッジ間がＨｉｇｈとなるバーストゲートパルスを出力する。そして、該バーストゲートパルスは、ＢＧＰ幅算出回路３１に出力され、上記バーストゲートパルスがＨｉｇｈである期間の幅をカウントして、そのカウント値を幅判定回路５０に出力する。
【００７４】
上記幅判定回路５０においては、予め所定値を保持しておき、そのカウント値が該所定値以下の場合には、ＡＣＣ回路１２ｄに入力された信号波形がなまっていると判断して、各選択回路５２〜５４において“ａ”を選択するように制御し、一方、上記所定値より大きい場合には、その入力信号波形はなまっていないと判断して、各選択回路５２〜５４において“ｂ”を選択するよう制御する。
【００７５】
例えば、図２（ａ）に示すような信号がＡＣＣ回路１２ｄに入力された場合、幅判定回路５０は、上記ＢＧＰ幅算出回路３１で算出されたカウント値が所定値より大きいと判断し、各選択回路５２〜５４で“ｂ”を選択するように制御する。具体的には、選択回路５２では振幅遅延回路４５から出力される遅延されたバースト振幅信号、選択回路５３では可変幅ＢＧＰ生成回路３０から出力されるバーストゲートパルス、選択回路５４ではＢＧＰ幅算出回路３１からのカウント値を選択するようにする。
【００７６】
一方、例えば、図１０（ａ）に示すような波形がなまった信号がＡＣＣ回路１２ｄに入力された場合、幅判定回路５０は、上記ＢＧＰ幅算出回路３１で算出されたカウント値が所定値以下であると判断し、各選択回路５２〜５４で“ａ”を選択するよう制御する。具体的には、選択回路５２では乗算器４９において補正係数生成回路４８で生成された係数を乗算されたバースト振幅信号、選択回路５３ではバースト中心固定幅ＢＧＰ生成回路４４から出力されるバーストゲートパルス（図１０（ｇ））、選択回路５４では上記バースト中心固定幅ＢＧＰ生成回路４４において、最大値位置からそれぞれ所定の固定幅を有するバーストゲートパルスの幅のカウント値を選択するようにする。
【００７７】
以上のように、本実施の形態５のＡＣＣ回路１２ｄによれば、当該ＡＣＣ回路１２ｄに波形のなまりの少ない信号が入力されたのか、波形のなまった信号が入力されたのかを判断可能となり、その判断結果に基づいて、各選択回路を制御して、適時必要な出力を選択することが可能となり、より正確なバースト信号の平均振幅値を算出することができ、これにより、規格外のバースト信号が入力された場合でも、正確に色飽和度の制御が行える。
【００７８】
なお、上記説明においては、ＡＣＣ回路１２ｄに入力される信号のバーストゲートパルス幅のカウント値を算出し、幅判定回路５０の判定結果に応じて、各選択回路５２〜５４を制御するようにしたが、本実施の形態５の映像信号処理回路５００に入力される信号は、放送信号やＶＴＲ等の再生信号であり、数フレーム単位で頻繁に変わるものではない。従って、幅判定回路５０が数フレーム単位で頻繁に変化する場合は、入力信号のノイズ等により誤動作していると見なし、幅判定回路５０の判定結果が、例えば、数フレームの間連続して前状態と異なる判定をする場合に、始めて幅判定回路５０の出力を前状態と逆にするよう制御するようにしてもよい。
【００７９】
また、本実施の形態５の映像信号処理装置５００は、Ｙ信号遅延回路４７、及びＣｂ／Ｃｒ信号遅延回路４６を設けて、バースト振幅信号とほぼ同じ時間、映像信号を遅延させるようにしているが、上記実施の形態３において説明したようにバースト振幅は、振幅制御値を算出したラインと、その次のラインとでは変化が少ないものであるから、振幅制御値算出回路２５の出力タイミングを、バースト振幅の算出した次ラインの有効画素範囲外で変化させるようにして、Ｃｂ／Ｃｒ信号遅延回路４６、及びＹ信号遅延回路４７をなくしてもよい。
【００８０】
さらに、本実施の形態５においては、ＡＣＣ回路１２ｄとして、上記実施の形態１のＡＣＣ回路１２の構成と、上記実施の形態３のＡＣＣ回路１２ｂの構成とを併せ持つものとなっているが、上記実施の形態１，２のうちのどちらかと、上記実施の形態３，４のうちのどちらかを、選択回路により選択可能にするものであれば、本実施の形態５の構成に限るものではない。
【００８１】
【発明の効果】
以上のことにより、本発明の請求項１に記載のＡＣＣ回路によれば、入力されるクロマデコード信号からバースト振幅を算出するバースト振幅算出手段と、上記バースト振幅算出手段の出力からバースト信号の開始位置を検出して、前エッジパルスを出力するバースト前エッジ検出手段と、上記バースト振幅算出手段の出力からバースト信号の終了位置を検出して、後エッジパルスを出力するバースト後エッジ検出手段と、上記前エッジパルス及び上記後エッジパルスから、可変幅のバーストゲートパルスを生成する可変幅ＢＧＰ生成手段と、上記可変幅のバーストゲートパルス期間内に上記バースト振幅算出手段から出力されるバースト振幅を積算するバースト積算手段と、上記可変幅のバーストゲートパルスの幅を算出するＢＧＰ幅算出手段と、上記バースト積算手段から出力される積算値と、上記可変幅のバーストゲートパルス幅とから、上記バースト振幅の平均値を算出するバースト平均振幅算出手段と、上記バースト振幅の平均値から、上記入力されるクロマデコード信号に対する制御係数を算出して出力する振幅制御値算出手段と、上記クロマデコード信号と上記制御係数とを乗算する乗算手段と、を備えるようにしたので、規格から外れたバースト信号が入力されても精度の高いバースト平均振幅を算出することが可能となり、正確な色飽和度制御をすることができ、これにより、映像信号の画質を向上することができる。
【００８２】
また、本発明の請求項２にかかるＡＣＣ回路によれば、請求項１に記載のＡＣＣ回路において、上記バースト後エッジ検出手段は、上記バースト振幅算出手段の出力から、所定期間内にある上記バースト信号の終了位置を検出して、後エッジパルスを出力するようにしたので、ノイズを多く含む信号が入力された場合であっても、より適切な上記バースト信号の終了位置を検出することができ、これにより、精度の高いバースト平均振幅を算出することが可能となる。
【００８３】
また、本発明の請求項３にかかるＡＣＣ回路によれば、請求項２に記載のＡＣＣ回路において、上記バースト後エッジ検出手段は、上記所定期間内において、上記バースト信号の終了位置が検出できなければ、上記所定期間の終了時に、強制的に上記後エッジパルスを出力するようにしたので、ノイズを多く含む信号が入力された場合であっても、確実に上記バースト信号の終了位置を検出することができる。
【００８４】
また、本発明の請求項４にかかるＡＣＣ回路によれば、請求項１ないし請求項３のいずれかに記載のＡＣＣ回路において、上記ＢＧＰ幅算出手段は、上記可変幅ＢＧＰ生成手段から出力された上記可変幅のバーストゲートパルスの幅から、該可変幅のバーストゲートパルス幅より狭い第２の可変幅のバーストゲートパルス幅を算出し、上記バースト平均振幅算出手段は、上記バースト積算手段から出力される積算値と、上記ＢＧＰ幅算出手段から出力される上記第２の可変幅のバーストゲートパルスとから、上記バースト振幅の平均値を算出するようにしたので、上記バースト平均振幅値算出回路においてバースト振幅の平均値を算出する際に、上記バースト信号の開始位置、終了位置においてバースト振幅の振幅が小さいことを考慮にいれることが可能となり、より正確なバースト振幅の平均値を算出することができる。
【００８５】
また、本発明の請求項５にかかるＡＣＣ回路によれば、請求項１記載のＡＣＣ回路において、上記前エッジパルス及び後エッジパルスから、上記可変幅ＢＧＰ生成手段で生成される上記可変幅のバーストゲートパルス期間より長い、バースト積算用の可変幅のバーストゲートパルスを生成するバースト積算用可変幅ＢＧＰ生成手段を備え、上記バースト積算手段は、上記バースト積算用の可変幅のバーストゲートパルス期間内に上記振幅算出手段から出力されるバースト振幅を積算するようにしたので、上記バースト平均振幅値算出回路においてバースト振幅の平均値を算出する際に、上記バースト信号の開始位置、終了位置においてバースト振幅の振幅が小さいことを考慮にいれることが可能となり、より正確なバースト振幅の平均値を算出することができる。
【００８６】
また、本発明の請求項６にかかるＡＣＣ回路によれば、入力されるクロマデコード信号からバースト振幅を算出するバースト振幅算出手段と、上記バースト振幅算出手段の出力からバースト信号の開始位置を検出し、前エッジパルスを出力するバースト前エッジ検出手段と、上記前エッジパルスのエッジ位置を開始点として三角波を出力する三角波生成手段と、上記バースト振幅算出手段から出力されたバースト振幅と、上記三角波生成手段から出力された三角波とを加算する加算手段と、上記前エッジパルスのエッジ位置を開始点として、上記加算手段から出力される信号の最大値を検出する期間である、最大値検出パルスを生成する最大値検出パルス生成手段と、上記最大値検出パルス期間内で、上記加算手段から出力される信号の最大値位置を検出する最大値位置検出手段と、上記最大値位置を中心として、前後に所定の固定幅を持つ、固定幅のバーストゲートパルスを生成するバースト中心固定幅ＢＧＰ生成手段と、上記バースト振幅算出手段の出力を遅延させる振幅遅延手段と、上記バースト中心固定幅ＢＧＰ生成手段で生成された上記固定幅のバーストゲートパルス期間内に上記振幅遅延手段から出力されるバースト振幅を積算するバースト積算手段と、上記バースト積算手段から出力される積算値と、上記バースト中心固定幅ＢＧＰ生成手段で生成された上記固定幅のバーストゲートパルスの幅とから、上記バースト振幅の平均値を算出するバースト平均振幅算出手段と、上記入力されるクロマデコード信号を遅延させるＣｂ／Ｃｒ信号遅延手段と、上記バースト振幅の平均値から、上記Ｃｂ／Ｃｒ信号遅延手段から出力される信号に対する制御係数を算出して出力する振幅制御値算出手段と、上記入力されるクロマデコード信号と上記制御係数とを乗算する乗算手段と、を備えるようにしたので、上記最大値位置検出手段において、三角波が加算されたバースト振幅の最大値位置、つまり、バースト振幅の振幅情報が正確な部分である中心付近を検出して、上記バースト積算手段において、遅延手段からのバースト振幅を用いて上記最大値位置から各々所定の固定幅の期間であるバーストゲートパルス期間内積算した積算値と、上記バースト平均振幅算出手段において上記バーストゲートパルスとによりバースト振幅の平均値を算出することが可能となり、これにより、より精度の高いバースト振幅信号の平均振幅値を得ることができる。そしてこの結果、規格外のバースト信号が入力された場合でも、正確な色飽和度制御をすることが可能となり、映像信号の画質を向上することができる効果がある。
【００８７】
また、本発明の請求項７にかかるＡＣＣ回路によれば、請求項６に記載のデジタルＡＣＣ回路において、上記乗算手段は、上記制御係数と、該制御係数を算出したラインの次ラインのクロマデコード信号とを乗算するようにしたので、上記遅延手段においてバースト振幅をバースト振幅期間以上遅延させることにより生じていた、上記制御係数の変化点が映像信号のラインの有効画素内となって画面の途中で色飽和度が変化することがなくなり、より適切に色飽和度制御をすることができる効果がある。
【００８８】
また、本発明の請求項８にかかるＡＣＣ回路によれば、請求項６記載のＡＣＣ回路において、上記バースト中心固定幅ＢＧＰ生成手段において生成された上記固定幅のバーストゲートパルス期間の位置に対応させて、上記振幅遅延回路から出力される上記バースト振幅に乗算する補正係数を生成する補正係数生成手段と、上記振幅遅延手段から出力される上記バースト振幅と、上記補正係数生成手段から出力される上記補正係数とを乗算する乗算手段と、を備え、上記バースト積算回路は、上記固定幅のバーストゲートパルス期間内に上記乗算手段から出力される上記補正係数が乗算されたバースト振幅を積算するようにしたので、バースト積算手段において、バースト振幅の中心の重要度を高めた積算値を算出することができ、これにより、さらに正確なバースト振幅の平均値を算出することが可能となる。
【００８９】
また、本発明の請求項９にかかるＡＣＣ回路によれば、入力されるクロマデコード信号からバースト振幅を算出するバースト振幅算出手段と、上記バースト振幅算出手段の出力からバースト信号の開始位置を検出し、バースト前エッジパルスを出力するバースト前エッジ検出手段と、上記前エッジパルスのエッジ位置を開始点として三角波を出力する三角波生成手段と、上記バースト振幅算出手段から出力された上記バースト振幅と、上記三角波生成手段から出力された上記三角波とを加算する加算手段と、上記前エッジパルスのエッジ位置を開始点として、上記加算手段から出力される信号の最大値を検出する期間である、最大値検出パルスを出力する最大値検出パルス生成手段と、上記最大値検出パルス期間内で、上記加算手段から出力される信号の最大値位置を検出する最大値位置検出手段と、上記最大値位置を中心として、前後に所定の固定幅を持つ、固定幅のバーストゲートパルスを出力するバースト中心固定幅ＢＧＰ生成手段と、上記バースト振幅算出手段の出力からバースト信号の終了位置を検出し、後エッジパルスを出力するバースト後エッジ検出手段と、上記前エッジパルス及び上記後エッジパルスから、可変幅のバーストゲートパルスを生成する可変幅ＢＧＰ生成手段と、上記可変幅ＢＧＰ生成手段において生成された上記可変幅のバーストゲートパルスの幅を算出するＢＧＰ幅算出手段と、上記可変幅ＢＧＰ生成手段において生成された上記可変幅のバーストゲートパルスの幅が、所定範囲内に入っているか否かを判定し、該判定結果に応じた制御信号を出力する幅判定手段と、上記幅判定手段からの制御信号によって、上記可変幅ＢＧＰ生成手段で生成された上記可変幅のバーストゲートパルスと、上記バースト中心固定幅ＢＧＰ生成手段で生成された上記固定幅のバーストゲートパルスとのいずれかを選択するＢＧＰ選択手段と、上記幅判定手段からの制御信号によって、上記ＢＧＰ幅算出手段で算出された上記可変幅のバーストゲートパルス幅と、上記バースト中心固定幅ＢＧＰ生成手段で生成された上記固定幅のバーストゲートパルスの幅である固定値とのいずれかを選択する幅選択手段と、上記バースト振幅算出手段からの出力を遅延させる振幅遅延手段と、上記ＢＧＰ選択手段において選択されるバーストゲートパルス期間内に上記振幅遅延手段から出力される上記バースト振幅を積算するバースト積算手段と、上記バースト積算手段から出力される積算値と、上記幅選択手段において選択されるバーストゲートパルス幅とから、上記バースト振幅の平均値を算出するバースト平均振幅算出手段と、上記入力されるクロマデコード信号を遅延させるＣｂ／Ｃｒ信号遅延手段と、上記バースト振幅の平均値から、上記Ｃｂ／Ｃｒ信号遅延手段の出力信号に対する制御係数を算出して出力する振幅制御値算出手段と、上記クロマデコード信号と、上記制御係数とを掛け算する乗算手段と、を備えるようにしたので、上記幅判定手段において、入力されたクロマデコード信号が波形になまりの少ない信号か、波形になまりが多い信号かを判定して、その判定結果に基づいて、上記ＢＧＰ選択手段と幅選択手段を制御し、バーストゲートパルス期間内での積算値、及びバーストゲートパルス幅を、適時選択することができ、この結果、入力されたクロマデコード信号に応じたバースト振幅の平均値を算出することが可能となって、正確な色飽和度制御をすることができ、これにより、映像信号の画質を向上することができる効果がある。
【００９０】
また、本発明の請求項１０にかかるＡＣＣ回路によれば、請求項９記載のＡＣＣにおいて、上記幅判定手段は、上記判定結果が所定期間同じ場合に、該判定結果を有効とし、該有効とした判定結果に応じた制御信号を出力するようにしたので、上記幅判定回路の判定結果が頻繁に変化する際には、上記入力されるクロマデコード信号がノイズ等により当該ＡＣＣ回路が誤作動していると判断可能となり、これにより、より正確な色飽和度制御をすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかるＡＣＣ回路を含む映像信号処理回路の構成を示す図である。
【図２】本実施の実施の形態１にかかるＡＣＣ回路に、ノイズを含まない信号が入力された場合の、各部から出力される信号波形を示す図である。
【図３】本発明の実施の形態１にかかるＡＣＣ回路に、ノイズを多く含む信号が入力された場合の、各部から出力される信号波形を示す図である。
【図４】本発明の実施の形態１にかかる別の構成を有するＡＣＣ回路を含む、映像信号処理回路の構成を示す図である。
【図５】本発明の実施の形態１にかかるＡＣＣ回路のバースト振幅幅算出回路から出力される信号波形の拡大図である。
【図６】本発明の実施の形態２にかかるＡＣＣ回路を含む、映像信号処理回路の構成を示す図である。
【図７】本発明の実施の形態２にかかるＡＣＣ回路の、各部から出力される信号波形を示す図である。
【図８】本発明の実施の形態３にかかるＡＣＣ回路を含む、映像信号処理回路の構成を示す図である。
【図９】本発明の実施の形態３にかかるＡＣＣ回路に、波形がなまっていない信号が入力された場合の、各部から出力される信号波形を示す図である。
【図１０】本発明の実施の形態３にかかるＡＣＣ回路に、波形がなまった信号が入力された場合の、各部から出力される信号波形を示す図である。
【図１１】本発明の実施の形態４にかかるＡＣＣ回路を含む、映像信号処理回路の構成を示す図である。
【図１２】本発明の実施の形態４にかかるＡＣＣ回路の各部から出力される信号波形を示す図である。
【図１３】本発明の実施の形態５にかかるＡＣＣ回路を含む、映像信号処理回路の構成を示す図である。
【図１４】従来のＡＣＣ回路を含む、映像信号処理回路の構成を示す図である。
【図１５】従来のＡＣＣ回路の各部から出力される信号波形を示す図である。
【符号の説明】
１０  Ｙ／Ｃ分離回路
１１  クロマデコーダ回路
１２、１２’、１２ａ、１２ｂ、１２ｃ、１２ｄ、６２  ＡＣＣ回路
２０  バースト振幅算出回路
２１  バースト前エッジ検出回路
２２  固定幅ＢＧＰ生成回路
２３  バースト積算回路
２４  バースト平均振幅幅算出回路
２５  振幅制御値算出回路
２６、４９  乗算器
３０  可変幅ＢＧＰ生成回路
３１  ＢＧＰ幅算出回路
３２  バースト後エッジ検出回路
３３  バースト後エッジ検出パルス生成回路
３４  論理回路
３５  バースト積算可変幅ＢＧＰ生成回路
３６  遅延回路
４０  三角波生成回路
４１  最大値検出ウインドウ生成回路
４２  最大値位置検出回路
４３  加算器
４４  バースト中心固定幅ＢＧＰ生成回路
４５  振幅遅延回路
４６  Ｙ信号遅延回路
４７  Ｃｂ／Ｃｒ信号遅延回路
４８  補正係数生成回路
５０  幅判定回路
５１  固定値保持回路
５４  選択回路
１００、２００、３００、４００、５００、６００  映像信号処理回路
【図１】
2004186767.tif 000003
【図２】
2004186767.tif 000004
【図３】
2004186767.tif 000005
【図４】
2004186767.tif 000006
【図５】
2004186767.tif 000007
【図６】
2004186767.tif 000008
【図７】
2004186767.tif 000009
【図８】
2004186767.tif 000010
【図９】
2004186767.tif 000011
【図１０】
2004186767.tif 000012
【図１１】
2004186767.tif 000013
【図１２】
2004186767.tif 000014
【図１３】
2004186767.tif 000015
【図１４】
2004186767.tif 000016
【図１５】
2004186767.tif 000017