(57)【要約】【課題】初期設定時間を節約し、システム初期設定時の融通性を確保する。【解決手段】コンピュータシステムは、所定の演算をする演算処理部、その演算結果に基づいて所定の機能を実行する複数の機能ブロック、演算処理部および複数の機能ブロック間のデータの送受を行なう内部バスを少なくとも備える集積回路本体と、複数の機能ブロックのそれぞれを初期設定するためのアドレスおよびデータを格納するメモリとを備える。システムはさらに、集積回路本体内に設けられて内部バスに接続され、集積回路本体起動時に演算処理部の動作に先立って内部バスを独占的に使用する権利を得てメモリが格納する複数の機能ブロックの設定レジスタ用の所定アドレスおよびデータを一括して読出して纏めて取り込み、複数の機能ブロックのそれぞれを初期設定する初期設定回路を備える。【選択図】　図１
2004145694.tif 000002
【特許請求の範囲】
【請求項１】
所定の演算を処理する演算処理部、この演算処理部の処理結果に基づいて所定の機能を実行する複数の機能ブロック、前記演算処理部および複数の機能ブロック間のデータの送受を行なう内部バスを少なくとも備える集積回路本体と、外部バスを介して前記集積回路本体に接続されて前記演算処理部からの指令に基づいて格納した所定アドレスおよびデータを読み出して前記集積回路本体側に供給する外部メモリとを備えるコンピュータシステムにおいて、
前記集積回路本体内に設けられて内部バスに接続されると共に、前記集積回路本体を起動した際に前記演算処理部の動作に先立って前記内部バスを使用する権利を得て前記外部メモリに対してその格納する前記複数の機能ブロックの前記所定アドレスおよびデータを一括して読み出して前記外部バスを介して前記集積回路本体側に纏めて取り込み、前記複数の機能ブロックのそれぞれを初期設定する初期設定回路を備えることを特徴とする初期設定機能を有するコンピュータシステム。
【請求項２】
前記初期設定回路による前記複数の機能ブロックのそれぞれについての初期設定が完了するまでは前記初期設定回路が前記内部バスのバス使用権を独占し、全ての機能ブロックの初期設定が完了した後に前記初期設定回路が前記演算処理部に対して前記内部バスのバス使用権を移転することを特徴とする請求項１に記載の初期設定機能を有するコンピュータシステム。
【請求項３】
前記外部メモリは、前記集積回路本体の内部に集積化された各種の機能ブロックごとに設けられた設定レジスタを初期設定するための設定レジスタアドレスと設定レジスタデータとを各機能ブロックごとに纏めて格納すると共に、前記集積回路本体が起動されたときに前記初期設定回路からの読出しコマンドに基づいて全ての機能ブロックの設定レジスタアドレスと設定レジスタデータとを一括して読み出して前記外部バスを介して前記集積回路本体側に纏めて送信することを特徴とする請求項１に記載の初期設定機能を有するコンピュータシステム。
【請求項４】
所定の演算を処理する演算処理部と、この演算処理部の処理結果に基づいて所定の機能を実行する複数の機能ブロックと、前記演算処理部および複数の機能ブロック間のデータの送受を行なう内部バスと、前記内部バスに接続されて前記演算処理部からの指令に基づいて格納した所定アドレスおよびデータを読み出して前記複数の機能ブロックのそれぞれに供給する内部メモリとを少なくとも備える集積回路本体を備えるコンピュータシステムにおいて、
前記集積回路本体内に設けられて前記内部バスに接続されると共に、前記集積回路本体を起動した際に前記演算処理部の動作に先立って前記内部バスを使用する権利を得て前記内部メモリに対してその格納する前記複数の機能ブロックの前記所定アドレスおよびデータを一括して読み出して前記内部バスを介して纏めて取り込み、前記複数の機能ブロックのそれぞれを初期設定する初期設定回路を備えることを特徴とする初期設定機能を有するコンピュータシステム。
【請求項５】
前記初期設定回路による前記複数の機能ブロックのそれぞれについての初期設定が完了するまでは前記初期設定回路が前記内部バスのバス使用権を独占し、全ての機能ブロックの初期設定が完了した後に前記初期設定回路が前記演算処理部に対して前記内部バスのバス使用権を移転することを特徴とする請求項４に記載の初期設定機能を有するコンピュータシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、初期設定機能を有するコンピュータシステムに係り、特に、システムを起動させた直後に演算処理部の動作に先立ってシステム内の機能ブロックを初期設定する専用の初期設定回路を備える初期設定機能を有するコンピュータシステムに関する。
【０００２】
【従来の技術】
一般に、大規模集積回路（以下、ＬＳＩ―Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｅｄ−ｃｉｒｃｕｉｔ―と略記する）のような高度に集積化された１つの半導体チップにより構成されるコンピュータシステムは、図６に示すように、ＬＳＩチップ１と外部メモリ７とを備えている。ＬＳＩチップ１は、中央処理装置（以下、ＣＰＵ―Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ―と略記する）２と、内部バス３と、外部メモリ７を制御するメモリコントローラ４とを少なくとも備えており、その他の内部構成として機能モジュールや機能ブロックをＬＳＩチップ１の用途に応じて搭載している。
【０００３】
この機能モジュールや機能ブロックとしては、例えばタイマ５やシリアル入出力インターフェース（シリアルＩ／Ｏ）６などがあり、これらのタイマ５、シリアルＩ／Ｏ６は内部バス３に接続されている。ＬＳＩチップ１と外部メモリ７との間は、外部バス８により接続されている。ＣＰＵ２が通常の処理を行なう場合に、外部メモリ７内に格納されているプログラムやデータをメモリコントローラ４を介して読み出して必要な演算処理を行ない、内部バス３を介して必要な機能ブロックとの間でデータの送受を行なっている。
【０００４】
このような構成を有する従来のコンピュータシステムにおける起動時の初期設定について説明する。従来の初期設定機能を有するコンピュータシステムにおいては、電源が投入されると、まずＣＰＵ２が起動されて、メモリコントローラ４に対して初期設定プログラムをメモり７から読み出してくるようにコマンドを出力する。このときのメモリ７からの読出しは、それぞれの設定レジスタのアドレスとデータとをレジスタ毎に読み出すシングルリードにより行なわれている。メモリコントローラ４は、メモリ７から初期設定プログラムを読み出すと、読み出したプログラムをＣＰＵ２に送り、ＣＰＵ２は内部で処理をした後に各周辺モジュールまたは機能ブロックとしてのタイマ５やシリアルＩ／Ｏ６を初期設定するようにしている。
【０００５】
この初期設定を行なうときのリセット信号とバス使用権の動作状態との関係が図７（ａ）（ｂ）に示されており、図７（ａ）に示されるリセット信号が出力されると、図７（ｂ）に示されるように、ＣＰＵがバス使用権を取得してメモリコントローラ４、タイマ５、シリアルＩ／Ｏ６などとの間でコマンド、プログラム、データなどのやり取りを行なっている。外部メモリ７内には、ＬＳＩチップ１内の各機能ブロック５，６の初期設定用のプログラムが設定レジスタアドレスと設定レジスタデータとのペアで格納されており、メモリコントローラ４は外部バス８を介して各機能ブロック初期設定用のプログラムについて、１つ１つの設定レジスタアドレスおよび設定レジスタデータのペア毎に順次に読み出すことによりシーケンシャルなシングルリードを行なっている。
【０００６】
このため、外部バス８を各機能ブロック用の設定レジスタアドレスや設定レジスタデータを連続して通過させるのに時間を要し、また、読み込んできた初期設定プログラムを実行して各機能ブロックを初期設定するためにも内部バス３を介して１つ１つ設定を行なっていくために数秒から１０数秒の時間を費やしてしまい、初期設定のために長い時間を要するという問題があった。特に、メモリコントローラ４と外部バス８との間のアクセスを行なうためには、長い時間を要し、外部メモリ７から読み出したアドレスやデータをＬＳＩチップ１の内部に取り入れるために要する時間の大部分をこの間のアクセスに費やしていた。
【０００７】
また、従来の初期設定機能を有するコンピュータシステムにおいては、特定用途向け専用ＬＳＩチップ等のように、電源投入のときにＣＰＵによりＬＳＩ内部の機能ブロックの初期設定を行なうのではなく、予め機能ブロックのレジスタ内に初期設定用のプログラムやデータを保持させておいて、駆動電力の供給と同時に機能ブロックが各自で初期設定を行なうように構成されているものもある。しかしながら、このような初期設定の仕方は汎用のコンピュータシステムには適用することができず、また、ＬＳＩ内部の機能ブロックの一部に動作不良等が発見された場合に迅速に対応することが難しく、さらに専用のコンピュータシステムであっても個別の機能ブロックについて初期設定プログラムを変更したい場合に対応できないという問題もあった。
【０００８】
また、個別の内部機能ブロックの初期設定プログラムの不具合や新たなシステムへの適応不能等に起因して初期設定プログラムを変更しようとする場合には個別の機能ブロック毎に初期設定を行なうように構成しておくと対応することができず、この意味においても初期設定プログラムの融通性を担保することができないという問題があった。
【０００９】
【発明が解決しようとする課題】
上記問題を解消するため、この発明に係る初期設定機能を有するコンピュータシステムは、システムＬＳＩ内部の種々の機能モジュールまたはブロックを初期設定するために、専用の初期設定回路が外部メモリからの初期設定プログラムおよびデータの読出しを一括して行なうと共に読出し後はこの専用の初期設定回路がＣＰＵが起動される前に種々の内部機能モジュールやブロックを同時に初期設定することにより、初期設定動作の時間を節約することのできる初期設定機能を有するコンピュータシステムを提供することを目的としている。
【００１０】
また、特定用途向けの専用のコンピュータシステムのように、内部に初期設定プログラムやデータを保持する構成においては、システムの初期設定機能についての融通性を確保することができると共に、初期設定プログラムの不具合や新たなシステムに適応させるために初期設定機能を変更したい場合に、対応することを可能にした初期設定機能を有するコンピュータシステムを提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、この発明の第１の基本構成に係る初期設定機能を有するコンピュータシステムは、所定の演算を処理する演算処理部、この演算処理部の処理結果に基づいて所定の機能を実行する複数の機能ブロック、前記演算処理部および複数の機能ブロック間のデータの送受を行なう内部バスを少なくとも備える集積回路本体と、外部バスを介して前記集積回路本体に接続されて前記演算処理部からの指令に基づいて格納した所定アドレスおよびデータを読み出して前記集積回路本体側に供給する外部メモリとを備えるコンピュータシステムにおいて、前記集積回路本体内に設けられて内部バスに接続されると共に、前記集積回路本体を起動した際に前記演算処理部の動作に先立って前記内部バスを使用する権利を得て前記外部メモリに対してその格納する前記複数の機能ブロックの前記所定アドレスおよびデータを一括して読み出して前記外部バスを介して前記集積回路本体側に纏めて取り込み、前記複数の機能ブロックのそれぞれを初期設定する初期設定回路を備えることを特徴としている。
【００１２】
また、この発明の第２の基本構成に係る初期設定機能を有するコンピュータシステムは、上記目的を達成するため、所定の演算を処理する演算処理部、この演算処理部の処理結果に基づいて所定の機能を実行する複数の機能ブロック、前記演算処理部および複数の機能ブロック間のデータの送受を行なう内部バス、前記内部バスに接続されて前記演算処理部からの指令に基づいて格納した所定アドレスおよびデータを読み出して前記複数の機能ブロックのそれぞれに供給する内部メモリとを少なくとも備える集積回路本体を備えるコンピュータシステムにおいて、前記集積回路本体内に設けられて前記内部バスに接続されると共に、前記集積回路本体を起動した際に前記演算処理部の動作に先立って前記内部バスを使用する権利を得て前記内部メモリに対してその格納する前記複数の機能ブロックの前記所定アドレスおよびデータを一括して読み出して前記内部バスを介して纏めて取り込み、前記複数の機能ブロックのそれぞれを初期設定する初期設定回路を備えることを特徴としている。
【００１３】
【発明の実施の形態】
以下、この発明に係る初期設定機能を有するコンピュータシステムの実施形態について、添付図面を参照しながら詳細に説明する。図１，図２はこの発明の第１実施形態を示すブロック図およびタイムチャートであり、図３，図４はこの発明の第２実施形態を示すブロック図およびタイムチャートである。図５はこの発明の第３実施形態を示すブロック図である。
【００１４】
まず、図１を参照しながらこの発明の第１実施形態に係る初期設定機能を有するコンピュータシステムについて説明する。図１において、コンピュータシステム１０は１チップに集積化された集積回路本体（ＬＳＩチップ）１１と、外部バス１８を介して集積回路本体１１に接続される外部メモリ１７とを備えている。集積回路本体１１は、所定演算を処理する演算処理部としてのＣＰＵ１２と、ＣＰＵ１２とシステム内部の機能ブロックとの間でのアドレスやデータの送受を行なう内部バス１３と、演算処理部としてＣＰＵ１２の処理結果に基づいて所定の機能を実行する複数の機能ブロックとしての、メモリコントローラ１４，タイマ１５，シリアルＩ／Ｏインターフェース１６を備えている。外部メモリ１７は、外部バス１８を介して集積回路本体１１に接続されており、演算処理部としてのＣＰＵ１２からの指令に基づいて格納した所定アドレスおよびデータを読み出して集積回路本体１１側に供給している。
【００１５】
このような基本構成は、図６を用いて説明した従来のコンピュータシステムと略々同一の構成である。この発明の第１実施形態に係るコンピュータシステムに特徴的な点は、集積回路本体１１内に設けられて内部バス１３に接続されると共に、集積回路本体１１の起動時にＣＰＵ１２の動作に先立って内部バス１３を使用する権利を得て、外部メモリ１７に対してその格納する複数の機能ブロックとしてのメモリコントローラ１４，タイマ１５，シリアルＩ／Ｏインターフェース１６の設定アドレスおよびデータを纏めて読出して外部バス１８を介して集積回路本体１１側に取り込み、その後バス使用権を独占して複数の機能ブロックとしてのメモリコントローラ１４，タイマ１５，シリアルＩ／Ｏインターフェース１６のそれぞれを初期設定する初期設定回路１９を備えている構成にある。
【００１６】
この初期設定回路１９は、図中ではレジスタ設定コントローラ（以下、ＲＳＣ―Ｒｅｇｉｓｔｅｒ　Ｓｅｔ　Ｃｏｎｔｒｏｌｌｅｒ―と略記する）と付記して示されており、レジスタ設定専用ブロックとして機能している。なお、メモリコントローラ１４も集積回路本体１１内に設けられる機能ブロックの１つであるので、他の機能ブロックと同様に初期設定回路１９により初期設定される。
【００１７】
図１に示された第１実施形態に係るコンピュータシステムにおける回路動作を図２に示すタイミングチャートを参照しながら説明する。図７（ａ）（ｂ）に示した従来のコンピュータシステムのタイミングチャートと比較すれば明かなように、図６の従来のコンピュータシステムではリセット信号が立ち上がると直ちにＣＰＵが起動されて初期設定動作を開始し、メモリコントローラを介して設定レジスタアドレスと設定レジスタデータとを各機能ブロックごとに順次読み出してきて、１つ１つの機能ブロックを順次初期設定している。これに対して、第１実施形態の動作を示す図２においては、図２（ａ）のリセット信号の立ち上がりに同期して、まず、初期設定回路１９がＣＰＵ１２に先立って動作を開始し、図２（ｂ）に示すように、ＲＳＣからＣＰＵというように内部バス１３および外部バス１８を独占使用するバス使用権が移行する。
【００１８】
すなわち、第１実施形態に係るコンピュータシステムにおいては、初期設定回路１９によってメモリコントローラ１４，タイマ１５，シリアルＩ／Ｏインターフェース１６などの複数の機能ブロックのそれぞれについての初期設定が完了するまでは、初期設定回路１９が内部バス１３のバス使用権を独占し、メモリコントローラ１４，タイマ１５，シリアルＩ／Ｏインターフェース１６などの機能ブロックの全てについての初期設定が完了した後に初期設定回路１９が演算処理部としてのＣＰＵ１２に対して（内部／外部）バス使用権を移転するように構成されている。
【００１９】
このときの第１実施形態に係る初期設定機能を有するコンピュータシステムで重要なことは、図２（ｂ）に示すように、ＲＳＣが外部バス１８を介して外部メモリ１７から設定レジスタアドレスおよび設定レジスタデータを読み出すときにはＥＯＦ（Ｅｎｄ　Ｏｆ　Ｆｉｌｅ）コードを読み込むまでのアドレスおよびデータを一括して纏めて読み込み、これらのアドレスおよびデータを１度の転送動作で外部メモリ１７，外部バス１８を介して初期設定回路１９内に取り込んでいる。
【００２０】
すなわち、メモリ側からの動作として捉えると、外部メモリ１７は、集積回路本体１１の内部に集積化された各種の機能ブロックとしてのメモリコントローラ１４，タイマ１５，シリアルＩ／Ｏインターフェース１６ごとに設けられた設定レジスタ（図示せず）を初期設定するための設定レジスタアドレスと設定レジスタデータとを各機能ブロックとしてのメモリコントローラ１４，タイマ１５，シリアルＩ／Ｏインターフェース１６ごとに纏めて格納すると共に、集積回路本体１１が起動されたときに初期設定回路１９からの読出しコマンドに基づいて全ての機能ブロックの設定レジスタアドレスと設定レジスタデータとを一括して読み出して外部バス１８を介して集積回路本体１１側に纏めて送信するように構成されている。外部メモリからのこのような読出しの仕方は、バーストリードと呼ばれている。
【００２１】
以上のように構成された第１実施形態に係る初期設定機能を有するコンピュータシステムによれば、外部メモリ１７から集積回路本体１１に読み出す設定レジスタアドレスおよびデータが個別の機能ブロック用のペアのみでなく、初期設定しなくてはならない全ての機能ブロック用のアドレスとデータとを一括して纏めて読出しているので、バーストリードを行なうことができ、外部バス１８を介して集積回路本体１１と外部メモリ１７との間のアクセス頻度が低くなり、より高速な初期設定が可能になるという特有の効果を奏する。
【００２２】
なお、上述した第１実施形態に係るコンピュータシステムにおいては、各種の機能ブロック用の初期設定レジスタアドレスおよびデータを格納するメモリを外部メモリ１７により構成するものとして説明したが、本発明はこれに限定されることなく、設定レジスタアドレスおよびデータを格納するメモリを集積回路本体の内部に設けるようにしても良い。
【００２３】
図３，図４は、設定レジスタ用のアドレスおよびデータを格納する内部メモリを有する第２実施形態に係るコンピュータシステムの構成およびタイミングチャートをそれぞれ示している。図３において、符号１０ないし１６および１９は、図１の第１実施形態のシステムと同一の構成要素を示している。異なる構成は、内部メモリ２０が内部バス１３に接続されている点である。この内部メモリ２０の中に第１実施形態における外部メモリに格納されていた設定レジスタアドレスやデータが格納される構成となっている。このような構成により、少なくともコンピュータシステム１０の起動時における各種機能ブロックの初期設定用のアドレスやデータの読み込みや読み込んだ後の初期設定回路１９による初期設定動作に要する時間をさらに短縮することができると共に、内部メモリに書き込まれた初期設定用のアドレスやデータの書換えを行なうことも容易となる。
【００２４】
詳細な構成を説明すると、第２実施形態に係るコンピュータシステム１０は、所定の演算を処理する演算処理部としてのＣＰＵ１２、このＣＰＵ１２の処理結果に基づいて所定の機能を実行する複数の機能ブロックとしてのメモリコントローラ１４，タイマ１５，シリアルＩ／Ｏインターフェース１６、演算処理部およびメモリコントローラ１４，タイマ１５，シリアルＩ／Ｏインターフェース１６などの複数の機能ブロックとの間のデータの送受を行なう内部バス１３、この内部バス１３に接続されて演算処理部としてのＣＰＵ１２からの指令に基づいて格納した所定アドレスおよびデータを読み出して複数の機能ブロックとしてのメモリコントローラ１４，タイマ１５，シリアルＩ／Ｏインターフェース１６のそれぞれに供給する内部メモリ２０とを少なくとも備える集積回路本体１１を備えている。
【００２５】
上記第２実施形態に係るコンピュータシステムにおいて、初期設定回路１９は集積回路本体１１内に設けられて内部バス１３に接続されると共に、集積回路本体１１の起動時に演算処理部としてのＣＰＵ１２の動作に先立って内部バス１３を使用する権利を得て内部メモリ２０に対してその格納する複数の機能ブロックとしてのメモリコントローラ１４，タイマ１５，シリアルＩ／Ｏインターフェース１６の所定アドレスおよびデータを一括して読出して内部バス１３を介して纏めて取り込み、その後バス使用権を独占して複数の機能ブロック１４．１５，１６のそれぞれを初期設定するように構成されている。
【００２６】
上記構成を有する第２実施形態に係るコンピュータシステムの動作について、図４を用いて説明する。図４（ａ）は、図２（ａ）と同様に、リセット信号のタイミングを示している。集積回路本体１１の起動後の内部バス１３の使用権は、図４（ｂ）に示すように、ＲＳＣが内部バス１３を介して内部メモリ２０から設定レジスタアドレスおよび設定レジスタデータを読み出すときにはＥＯＦ（Ｅｎｄ　Ｏｆ　Ｆｉｌｅ）コードを読み込むまでのアドレスおよびデータを一括して纏めて読み込み、これらのアドレスおよびデータを１度の転送動作で内部メモリ２０，内部バス１３を介して初期設定回路１９内に取り込んでいる。
【００２７】
すなわち、メモリ側からの動作として捉えると、初期設定回路１９によるメモリコントローラ１４，タイマ１５，シリアルＩ／Ｏインターフェース１６などの複数の機能ブロックのそれぞれについての初期設定が完了するまでは、初期設定回路１９が内部バス１３のバス使用権を独占し、メモリコントローラ１４，タイマ１５，シリアルＩ／Ｏインターフェース１６などの機能ブロックの全てについて初期設定が完了した後に、初期設定回路１９が演算処理部としてのＣＰＵ１２に対して内部バス１３のバス使用権を移転するように動作している。
【００２８】
なお、この発明に係る初期設定機能を有するコンピュータシステムは、第１実施形態のシステムのような外部メモリ１７と、第２実施形態のような内部メモリ２０との両方を備えていても良い。図５に示す第３実施形態に係るコンピュータシステムは、外部メモリ１７および内部メモリ２０の両方を備えるシステム構成を示している。この場合、集積回路本体１１の起動時に初期設定を行なう場合のアドレスやデータは内部メモリ２０に格納しておき、その他のデータは外部メモリ１７に格納しておいて、データを使用する時期や状況に応じて内部メモリ２０と外部メモリ１７とを使い分けるように構成することも可能である。また、これとは逆の用い方として、第１実施形態と同様に、初期設定用の設定レジスタアドレスおよびデータを外部メモリ１７に格納しておき、内部メモリにはその他のデータを格納しておくようにしても良い。
【００２９】
第１ないし第３実施形態の何れの場合であっても、初期設定用の設定レジスタアドレスおよびデータは、書換え可能に設定しておくことにより、初期設定手順を変更したい場合に、これらのアドレスやデータを書き換えるだけで初期設定の手順を容易に変更することができる。このように構成することにより、特定用途向けの専用マイクロコンピュータチップを類似の他の用途に転用して半汎用で使用する場合などに、融通性をもって対応することが可能になる。
【００３０】
【発明の効果】
以上詳細に説明したように、この発明に係る初期設定機能を有するコンピュータシステムは、システムＬＳＩ内部の種々の機能モジュールまたはブロックを初期設定するために、専用の初期設定回路が外部メモリからの初期設定プログラムおよびデータの読出しを一括して行なうと共に読出し後はこの専用の初期設定回路がＣＰＵが起動される前に種々の内部機能モジュールやブロックを同時に初期設定することができる。このため、初期設定動作の時間を節約できる初期設定機能を有するコンピュータシステムを提供することが可能となる。
【００３１】
また、専用のコンピュータシステムのように、内部に初期設定プログラムやデータを保持する構成では担保できないシステムの融通性を初期設定時においても確保することのできる初期設定機能を有するコンピュータシステムを提供することが可能となる。
【図面の簡単な説明】
【図１】この発明の第１実施形態に係る初期設定機能を有するコンピュータシステムの構成を示すブロック図である。
【図２】この発明の第１実施形態に係るコンピュータシステムにおける（ａ）リセット信号と（ｂ）バス使用権とを示すタイムチャートである。
【図３】この発明の第２実施形態に係る初期設定機能を有するコンピュータシステムの構成を示すブロック図である。
【図４】この発明の第２実施形態に係るコンピュータシステムにおける（ａ）リセット信号と（ｂ）バス使用権とを示すタイムチャートである。
【図５】この発明の第３実施形態に係る初期設定機能を有するコンピュータシステムの構成を示すブロック図である。
【図６】従来のコンピュータシステムの構成を示すブロック図である。
【図７】従来のコンピュータシステムにおける（ａ）リセット信号と（ｂ）バス使用権とを示すタイムチャートである。
【符号の説明】
１０　コンピュータシステム
１１　集積回路本体
１２　演算処理部（ＣＰＵ）
１３　内部バス
１４　機能ブロック（メモリコントローラ）
１５　機能ブロック（タイマ）
１６　機能ブロック（シリアルＩ／Ｏインターフェース）
１７　外部メモリ
１８　外部バス
１９　初期設定回路（ＲＳＣ）
２０　内部メモリ
【図１】
2004145694.tif 000003
【図２】
2004145694.tif 000004
【図３】
2004145694.tif 000005
【図４】
2004145694.tif 000006
【図５】
2004145694.tif 000007
【図６】
2004145694.tif 000008
【図７】
2004145694.tif 000009