(57)【要約】【課題】電力消費量をより大きく低減できる表示装置の信号出力装置を提供する。【解決手段】ソースドライバー２は、２本のソースラインＳ（１）〜Ｓ（Ｍ）を互いに接続するバイパススイッチ３４（１）〜３４（Ｊ）を備えている。そして、１本のソースラインに入力されたビデオ信号を、他のソースラインに同時に入力させるようになっている。このように、このソースドライバー２では、１本のソースラインに対してビデオ信号ラインＬ（１）〜Ｌ（４）から入力されたビデオ信号を、他のソースラインに間接的に伝達できるのでソースラインの数に比して、ビデオ信号を伝達する画像ラインを少なくできる。このため、電力消費量を大幅に低減できる。【選択図】　図１
2004046066.tif 000002
【特許請求の範囲】
【請求項１】
表示装置のソースラインに対し、画像ラインを介して画像信号を供給するための信号出力装置において、
所定数のソースラインを互いに接続し、１本のソースラインに入力された画像信号を他のソースラインに同時に入力させるバイパス部を備えていることを特徴とする信号出力装置。
【請求項２】
上記画像ラインを複数備えており、各画像ラインと、画像ラインと同数の１組のソースラインとを接続することで、この１組のソースラインに同時に画像信号を出力するようになっており、
画像信号を相展開して、画像ラインの数より少ない数の展開信号を生成し、展開信号と同数の画像ラインにそれぞれ出力するとともに、
上記バイパス部を制御して、展開信号の入力された画像ラインに接続しているソースラインと、展開信号の入力されていない画像ラインに接続しているソースラインとを接続させる制御部とを備えていることを特徴とする請求項１に記載の信号出力装置。
【請求項３】
上記制御部は、所定期間毎に、展開信号の入力される画像ラインを変更するように設定されていることを特徴とする請求項２に記載の信号出力装置。
【請求項４】
上記表示装置が、複数の表示色に応じた、複数チャネルのソースラインを備えており、
上記画像ラインおよびバイパス部を、表示装置のチャネルに応じて複数組備えていることを特徴とする請求項１〜３のいずれかに記載の信号出力装置。
【請求項５】
請求項１〜４のいずれかに記載の信号出力装置を備えた表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置のソースラインに対し、画像ラインを介して画像信号を供給するための信号出力装置に関するものである。
【０００２】
【従来の技術】
ポリシリコンやＣＧ（Ｃｏｎｔｉｎｕｏｕｓ　Ｇｒａｉｎ；連続粒界結晶）シリコンを基板に使用した液晶パネルでは、アモルファスシリコンを使用したものに比して、ＴＦＴの特性を改善できる。
このため、電荷移動度を高められるので、液晶パネルを駆動するための回路（ソースドライバーやゲートドライバー）についても、液晶パネル上にモノリシックに搭載できるようになっている。
【０００３】
このような液晶パネルは、通常、画素をマトリクス状に並べてなる表示パネル（マトリクス型表示パネル）である。他のマトリクス型表示パネルとしては、ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネル，プラズマディスプレイパネル等が知られている。
【０００４】
ところで、上記のようなマトリクス型表示パネルでは、そのサイズ（物理的な長さ）に起因する配線遅延により、ＬＳＩのような動作スピードを得ることはできない。
このため、マトリクス型表示パネルには、ソースドライバーにおいて相展開を行っているものもある。
【０００５】
相展開とは、一種の並列処理であり、ソースドライバーに送られてくる各ビデオ信号（Ｒ・Ｇ・Ｂ）を、シリアルパラレル変換と同等の方式で、２〜８相に分解し、複数のビデオ信号線によって送信することである。
【０００６】
この処理を行うと、信号線１本あたりの情報量（周波数特性）を落とせるため、マトリクス型表示パネルの動作スピードを容易に増加させられる。従って、動画に応じた表示信号（ビデオ信号）であっても、途切れさせることなく良好に表示できるようになる。
【０００７】
また、マトリクス型表示パネルでは、動作スピードを上げるために、垂直方向・水平方向の解像度を下げる技術も開発されている。
この技術は、ソースドライバーやゲートドライバーにアナログスイッチを付加することで、隣り合うソース線・ゲート線に、同時に同一の信号を伝達するものである。
【０００８】
すなわち、この技術では、例えば、水平・垂直方向に隣接する４つの画素に対して同じビデオ信号を伝達できる。これにより、動作スピードを４倍近く高められる。また、動作スピードを変えない場合、駆動周波数を１／４に落とせるので、消費電力を低減するという効果もある。
【０００９】
なお、上記のような低解像度での表示を行うモード（低解像モード）と、全画素に対して個々のビデオ信号を出力して高解像度での表示を行うモード（高解像モード）との双方を選択的に実行できる表示パネルもある。
【００１０】
例えば、特開昭６４―１８１９３号公報には、アナログスイッチによってソースドライバーの接続を変更させることで、表示パネルの高解像モードと低解像モードとを切り替える技術が開示されている。
【００１１】
この技術では、４本のバスラインによって、４本のソース線のそれぞれにビデオ信号あるいはデータ信号（静止画に応じた表示信号）を出力するようになっている。そして、静止画用の高解像モードでは、４本のバスラインにそれぞれ異なるデータ信号を出力する一方、動画に応じた低解像モードでは、４本のバスラインに同一のビデオ信号を出力するようになっている。
このように、この技術では、ソースドライバーにアナログスイッチを付加することで、回路に簡易的な解像度変換機能を持たせるようになっている。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記した公報の技術では、高解像モードであっても、また、低解像モードであっても、全バスラインに表示信号を供給する必要がある。このため、低解像モードであっても電力消費量を十分に低減できず、発熱量やコストダウンを大きくは望めないという問題がある。
【００１３】
本発明は、このような従来の問題点を解決するために成されたものである。そして、その目的は、電力消費量をより大きく低減できる、表示装置の信号出力装置を提供することにある。
【００１４】
【課題を解決するための手段】
上記の目的を達成するために、本発明の信号出力装置（本出力装置）は、表示装置のソースラインに対し、画像ラインを介して画像信号を供給するための信号出力装置において、所定数のソースラインを互いに接続し、１本のソースラインに入力された画像信号を他のソースラインに同時に入力させるバイパス部を備えていることを特徴としている。
【００１５】
上記した本出力装置は、液晶表示装置やＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置，プラズマ表示装置等の表示装置において用いられるものである。
ここで、上記の表示装置は、表示画面に形成された画素に対して、ソースラインを介して画像信号を供給することで、画像表示を行うものである。
【００１６】
そして、本出力装置は、上記のような表示装置のソースラインに、外部から入力された画像信号（ビデオ信号や静止画信号など）を、画像ラインを介して供給するものである。
【００１７】
また、特に、本出力装置は、所定数のソースラインを互いに接続するバイパス部を備えている。そして、接続されたソースラインのうちの１本に入力された画像信号を、バイパス部を介して、他のソースラインに同時に入力させるように設定されている。
【００１８】
このように、本出力装置では、１本のソースラインに対して画像ラインから入力された画像信号を、他のソースラインに対し、バイパス部を介して間接的に伝達できる。
これにより、本出力装置では、１つの画像信号を複数のソースラインに同時に供給できる。従って、複数の画素に対して同時に画像信号を伝達できるので、画像表示における動作スピードを高められる。また、動作スピードを変えない場合、駆動周波数を落とせるので、消費電力を低減できる。
【００１９】
さらに、本出力装置では、バイパス部によってソースライン間で信号伝達を行うことによって、同時に表示を行うソースラインの数に比して、画像信号を伝達する画像ラインを少なくできるようになっている。
このため、表示装置の電力消費量を、そのサイズ（ソースラインの数など）から考えられる電力消費量よりも、大幅に低減できる。
また、本出力装置を備えた表示装置を構成することで、ソースラインへの画像信号の出力を低消費電力で行える表示装置を実現できる。
【００２０】
また、本出力装置においては、バイパス部によって接続されるソースラインは、互いに隣接したものであることが好ましい。これにより、回路構成を簡略化できる。
【００２１】
また、画像信号をソースラインに伝達するための画像ラインを複数備えるようにしてもよい。そして、各画像ラインと、画像ラインと同数の１組のソースラインとを接続することで、この１組のソースラインに同時に画像信号を出力するように設定されていてもよい。この場合、複数のソースラインに属する画素に対して、同時に、複数種類の画像信号を供給できる。
【００２２】
また、この場合、各画像ラインに入力する画像信号を、もとの画像信号を相展開して得られる展開信号としてもよい。これにより、画像ライン１本あたりの情報量（周波数特性）を落とせるため、表示装置の動作スピードを容易に増加させられる。
【００２３】
また、この場合、本出力装置に、画像信号の相展開を行う制御部を備えることとなる。そして、この制御部は、相展開によって画像ラインの数より少ない数の展開信号を生成して、展開信号と同数の画像ラインにそれぞれ出力するように設定されていることが好ましい。
また、制御部は、バイパス部を制御して、展開信号の入力された画像ラインに接続しているソースラインと、展開信号の入力されていない画像ラインに接続しているソースラインとを接続させることが好ましい。
【００２４】
これにより、実際に展開信号の印加される画像ラインの数を、展開信号の同時入力を受けるソースラインの数よりも少なくできる。従って、表示装置の電力消費量を良好に低減できる。
【００２５】
なお、制御部は、相展開によって画像ラインと同数の展開信号を生成して、各画像ラインにそれぞれ出力できるようになっていることが好ましい。また、この場合、制御部は、バイパス部によるソースライン間の接続を回避することが好ましい。このような制御によれば、高解像度での画像表示を行える。
【００２６】
また、制御部は、高解像度での画像表示と、上記のような電力消費量を抑えた画像表示とを、外部からの指示等に応じて、切り替えられるように設定されていることが好ましい。
【００２７】
また、制御部は、上記のような電力消費量を抑えた画像表示を行う場合、所定期間毎に、展開信号の入力される画像ラインを変更するように設定されていることが好ましい。
【００２８】
これにより、各ソースラインでは、画像ラインから直接的に展開信号の入力を受ける場合と、バイパス部を介して間接的に展開信号を入力される場合とが、期間に応じて切り替えられる。
【００２９】
ここで、間接的に入力される展開信号は、バイパス部の抵抗などに若干の影響（電圧低下等）を受けていることがある。そして、上記の構成では、展開信号の間接入力を受けるソースラインを、固定することなく切り替えてゆくように設定されている。このため、上記のようなバイパス部の影響を、各ソースライン間で時間的に平均化できる。
これにより、局所的な画像ひずみ（縦縞など）の発生を抑制し、表示品位の低下を防止できる。
【００３０】
なお、上記した所定期間とは、例えば、１水平期間や１垂直期間等のことである。
また、展開信号の入力される画像ラインを変更する際、展開信号の数が画像ラインの半数である場合には、各画像ラインは、所定期間毎に、展開信号の入力・非入力を切り替えられることとなる。また、展開信号の数が画像ラインの半数より多い（あるいは少ない）場合には、展開信号の入力を受ける画像ラインの組み合わせを変えることとなる。
【００３１】
また、本出力装置は、カラー表示を行うための表示装置（カラー表示装置）に対しても、容易に応用できる。この場合、表示装置は、複数の表示色に応じた、複数チャネルのソースラインを備えることとなる。
ここで、チャネルとは、表示装置における、表示色毎に設けられた発色構成である。すなわち、各チャネルには、表示色に応じた画素（単色を発生するもの）、および、画素に画像信号を送るソースラインが備えられる。
そして、このようなカラー表示装置に本出力装置を応用する場合、本出力装置の画像ラインおよびバイパス部を、表示装置のチャネルに応じて複数組備えることになる。
【００３２】
また、この構成でも、上記したように、チャネル毎に、画像ラインを複数備え、各画像ラインと、画像ラインと同数の１組のソースラインとを接続することで、この１組のソースラインに同時に画像信号を出力するように設定されていてもよい。
さらに、画像信号の相展開を行う制御部を備え、各画像ラインに入力する画像信号を、もとの画像信号を相展開して得られる展開信号としてもよい。このとき、上記のように、制御部は、画像ラインの数より少ない数の展開信号を生成して、展開信号と同数の画像ラインにそれぞれ出力することが好ましい。
【００３３】
また、カラー表示に応用する場合も、制御部は、チャネル毎に、バイパス部を制御して、展開信号の入力された画像ラインに接続しているソースラインと、展開信号の入力されていない画像ラインに接続しているソースラインとを接続させて、電力消費を抑えた表示を行えることが好ましい。
【００３４】
さらに、上記したような高解像度での画像表示を行えるようになっており、このような表示と、電力消費量を抑えた画像表示とを、外部からの指示等に応じて、切り替えられるように設定されていることが好ましい。
さらに、制御部は、上記のように、電力消費量を抑えた画像表示を行う場合、所定期間毎に、展開信号の入力される画像ラインを変更するように設定されていることが好ましい。これにより、展開信号に対するバイパス部の影響を平均化できる。
【００３５】
【発明の実施の形態】
本発明の一実施の形態について説明する。
図２は、本実施の形態にかかる液晶表示装置（本表示装置）の構成を示す説明図である。
本表示装置は、カラー表示の可能なものである。しかし、本実施の形態では、本発明の特徴を明瞭に説明するために、まず、本表示装置を、１つの液晶セル（画素）によって１絵素を構成する、１色のチャネルだけを有するモノクロ表示型（単色表示型）の装置として示す。
【００３６】
ここで、画素とは、表示画面上の１つのドット（発光部分）であり、絵素とは、所定数の画素が集まってなる１つの色領域（ピクセル）のことである。
また、チャネルとは、本表示装置における、表示色毎に設けられた発色構成であり、１種類の色を表示するための画素およびソースラインを含むものである。
【００３７】
図２に示すように、本表示装置は、液晶パネル１，ソースドライバー２，ゲートドライバー３，コントロール回路４を備えている。
また、本表示装置は、ＣＧ（Ｃｏｎｔｉｎｕｏｕｓ　Ｇｒａｉｎ；連続粒界結晶）シリコンを用いた基板（図示せず）上に、これらの部材１〜４をモノリシックに配置した構成である。
【００３８】
液晶パネル（表示パネル）１は、マトリクス状に配置された液晶セル（画素）１１を有しており、これを用いて画像表示を行うものである。
図３は、液晶パネル１およびドライバー２・３の構成を示す説明図である。この図に示すように、液晶パネル１は、垂直方向（行方向）に沿って平行に配列されたＭ本のソースラインＳ（１）〜Ｓ（Ｍ）と、水平方向（列方向）に沿って平行に配列されたＮ本のゲートラインＧ（１）〜Ｇ（Ｎ）とを有している（Ｍ，Ｎは自然数）。
また、ソースラインＳ（１）〜Ｓ（Ｍ）とゲートラインＧ（１）〜Ｇ（Ｎ）とは、液晶パネル１内において、互いに直交するように格子状に配列されている。
【００３９】
そして、液晶パネル１では、これらラインＳ（１）〜Ｓ（Ｍ）・Ｇ（１）〜Ｇ（Ｎ）の交叉部分がマトリクス状に配列されており、これらの交叉部分に、液晶セル１１が形成されている。すなわち、液晶パネル１は、液晶セル１１がマトリクス状に配置された構成となっている。
【００４０】
また、この液晶セル１１には、ＴＦＴ１２および図示しない対向電極が配置されている。
ＴＦＴ１２は、液晶セル１１を駆動するためのスイッチであり、ソースラインＳ（１）〜Ｓ（Ｍ）およびゲートラインＧ（１）〜Ｇ（Ｎ）に接続されている。そして、ＴＦＴ１２は、ラインＳ（１）〜Ｓ（Ｍ）・Ｇ（１）〜Ｇ（Ｎ）から入力される電圧信号に従って駆動されるようになっている。
また、対向電極には、共通電極電圧Ｖｃｏｍが印加される。
【００４１】
ゲートラインＧ（１）〜Ｇ（Ｎ）は、ＴＦＴ１２のゲートを切り替える（ＯＮ（選択）／ＯＦＦ（非選択）する）ための電圧信号（ゲート信号）を伝達するための信号ラインである。
また、ソースラインＳ（１）〜Ｓ（Ｍ）は、ＴＦＴ１２を介して液晶セル１１に電圧を与えるための電圧信号（ビデオ信号）を伝達する信号ラインである。
なお、このビデオ信号は、本表示装置において表示される動画像に応じた映像信号（画像信号）である。また、本表示装置では、外部から入力されたビデオ信号（原ビデオ信号）を、シリアルパラレル変換と同等の方式で４相に展開（分解）するように設定されている。
【００４２】
また、各ソースラインＳ（１）〜Ｓ（Ｍ）の先端近傍に示されているサンプリングコンデンサＣｓｈは、各ソースラインＳ（１）〜Ｓ（Ｍ）の電気容量（ソースライン容量）の等価回路である。
【００４３】
ゲートドライバー３は、ゲートラインＧ（１）〜Ｇ（Ｎ）を駆動するためのドライバー（垂直走査回路）である。
このゲートドライバー３は、コントロール回路４からＧＳＰ信号，ＧＣＫ信号の入力を受ける。そして、ゲートドライバー３は、これらに基づいてゲート信号（ゲート駆動パルス）を生成して、各ゲートラインＧ（１）〜Ｇ（Ｎ）に対して順次的に印加する（ゲートラインＧ（１）〜Ｇ（Ｎ）を順次的に選択する（走査する））ようになっている。
これにより、各ゲートラインＧ（１）〜Ｇ（Ｎ）に接続されたＴＦＴ１２のゲート電極に、ＴＦＴ１２のＯＮ／ＯＦＦを制御するためのゲート信号が印加されることとなる。
【００４４】
なお、上記のＧＳＰ信号は、垂直同期信号の周期毎（１垂直期間毎）にゲートドライバー３に出力されるタイミングパルスである。また、ＧＣＫ信号は、ゲートドライバー３用のクロック信号（ゲートクロック信号）である。
また、ゲートラインＧ（１）〜Ｇ（Ｎ）に対する上記したようなゲート信号の印加を行うために、ゲートドライバー３は、図３に示すように、シフトレジスタ２１と、電圧制御回路２２とを備えている。
【００４５】
シフトレジスタ２１は、コントロール回路４から入力されたＧＳＰ信号を、順次的に、各ゲートラインＧ（１）〜Ｇ（Ｎ）の先端に配された電圧制御回路２２に伝達するものである。
また、電圧制御回路２２は、レベルシフト回路およびバッファ回路（ともに図示せず）を備えている。
【００４６】
電圧制御回路２２のレベルシフト回路は、シフトレジスタ２１から伝達されたＧＳＰ信号を増幅してゲート信号を生成するものである。さらに、バッファ回路は、生成されたゲート信号を、ゲートラインＧ（１）〜Ｇ（Ｎ）に印加する（各ゲートラインＧ（１）〜Ｇ（Ｎ）に属しているＴＦＴ１２のゲート電極に印加する）ためのものである。
【００４７】
ソースドライバー２は、ソースラインＳ（１）〜Ｓ（Ｍ）を駆動するためのドライバー（水平駆動回路）である。
このソースドライバー２は、コントロール回路４から、ＳＳＰ信号，ＳＣＫ信号，ビデオ信号の入力を受ける。そして、ソースドライバー２は、ＳＳＰ信号，ＳＣＫ信号に応じたタイミングでビデオ信号をソースラインＳ（１）〜Ｓ（Ｍ）に出力することで、ゲートドライバー３によって選択された（ＴＦＴ１２のゲート電極にゲート信号を印加された）液晶セル１１に、ビデオ信号を書き込む（ビデオ信号に応じた電圧を印加する）ようになっている。
【００４８】
なお、上記のＳＳＰ信号は、ソースドライバー２の動作（ビデオ信号の出力）を開始させるためのタイミングパルスである。また、ＳＣＫ信号は、ソースドライバー２用のクロック信号（ソースクロック信号）である。
また、ソースドライバー２は、コントロール回路４から伝達される解像度制御信号ＣＲの値に応じて、表示画像の解像度を切り替える機能も有しているが、これについては後述する。
【００４９】
コントロール回路（制御部）４は、垂直同期信号，水平同期信号，原ビデオ信号，クロック信号を外部装置（パーソナルコンピューター等）から受け取り、ドライバー２・３の入力信号仕様に合うように、これらの信号を変換するものである。
そして、コントロール回路４は、このような変換によって上記したＧＳＰ信号，ＧＣＫ信号，ＳＳＰ信号，ＳＣＫ信号，ビデオ信号（展開されたビデオ信号）を生成し、ドライバー２・３に出力するように設定されている。
さらに、コントロール回路４は、本表示装置におけるユーザーの指示に応じて、ソースドライバー２に対して出力する解像度制御信号ＣＲの値を変更するようになっているが、これについては後述する。
【００５０】
次に、本表示装置における特徴的な構成である、ソースドライバー２について説明する。図１は、このソースドライバー２の構成を示す説明図である。
【００５１】
ソースドライバー２は、４相の相展開機能、および、簡易的な水平解像度変換機能を持つものである。そして、この図に示すように、シフトレジスタ３１，電圧制御回路３２（１）〜３２（Ｋ），ビデオ信号ラインＬ（１）〜Ｌ（４），サンプリングスイッチ３３（１）〜３３（Ｍ）およびバイパススイッチ３４（１）〜３４（Ｊ）を備えている（Ｋ，Ｊはともに自然数）。
【００５２】
シフトレジスタ３１は、コントロール回路４から入力されたＳＳＰ信号を、順次的に、電圧制御回路３２（１）〜３２（Ｋ）に伝達するものである。
電圧制御回路（バイパス部）３２（１）〜３２（Ｋ）のそれぞれは、ソースラインＳ（１）〜Ｓ（Ｍ）における隣接する４本の属するサンプリングスイッチ３３（１）〜３３（Ｍ）に対してサンプリング信号ＳＰを送るものである。すなわち、図１に示すように、本表示装置では、４本のソースラインＳ（ｍ）〜Ｓ（ｍ＋４）が、１つの電圧制御回路３２（ｋ）に属することとなる（ｍ，ｋはともに自然数）。
従って、電圧制御回路３２（１）〜３２（Ｋ）は、ソースラインＳ（１）〜Ｓ（Ｍ）の４分の１の数だけ設けられている（Ｋ＝Ｍ／４）。
【００５３】
また、電圧制御回路３２（１）〜３２（Ｋ）は、それぞれ、レベルシフト回路およびバッファ回路（ともに図示せず）を備えている。
電圧制御回路３２（１）〜３２（Ｋ）のレベルシフト回路は、伝達されたＳＳＰ信号を増幅してサンプリング信号ＳＰを生成するものである。さらに、バッファ回路は、生成されたサンプリング信号ＳＰを、自身に属している４本のサンプリングスイッチ３３に印加するためのものである。
【００５４】
ビデオ信号ライン（画像ライン）Ｌ（１）〜Ｌ（４）は、４相に分解されて入力されるビデオ信号（展開信号）Ｖ（１）〜Ｖ（４）を流す（ビデオ信号Ｖ（１）〜Ｖ（４）の印加を受ける）ものである。
また、各ビデオ信号ラインＬ（１）〜Ｌ（４）には、ソースラインＳ（１）〜Ｓ（Ｍ）が、４本に１本の割合で属している。
【００５５】
すなわち、ビデオ信号ラインＬ（１）にソースラインＳ（ｍ），Ｓ（ｍ＋４），Ｓ（ｍ＋８）…が属する場合、ビデオ信号ラインＬ（２）にはソースラインＳ（ｍ＋１），Ｓ（ｍ＋５），Ｓ（ｍ＋９）…が、ビデオ信号ラインＬ（３）にはソースラインＳ（ｍ＋２），Ｓ（ｍ＋６），Ｓ（ｍ＋１０）…が、ビデオ信号ラインＬ（４）にはソースラインＳ（ｍ＋３），Ｓ（ｍ＋７），Ｓ（ｍ＋１１）…がそれぞれ属する。
【００５６】
なお、ビデオ信号ラインＬ（１）〜Ｌ（４）と、各ビデオ信号ラインＬ（１）〜Ｌ（４）に属するソースラインＳ（１）〜Ｓ（Ｍ）との間には、これらの間の接続を制御するための、サンプリングスイッチ３３（１）〜３３（Ｍ）が配置されている。
【００５７】
サンプリングスイッチ３３（１）〜３３（Ｍ）は、各ソースラインＳ（１）〜Ｓ（Ｍ）の先端近傍に設けられたアナログスイッチである。
また、図１に示すように、ソースラインＳ（１）〜Ｓ（Ｍ）と同様に、並びあう４つのサンプリングスイッチ３３（ｍ）〜３３（ｍ＋３）が、１つの電圧制御回路３２（ｋ）に属するようになっている。
【００５８】
そして、サンプリングスイッチ３３（１）〜３３（Ｍ）は、電圧制御回路３２（１）〜（Ｋ）からサンプリング信号ＳＰを伝達された場合に、ビデオ信号ラインＬ（１）〜Ｌ（４）と、それに属するソースラインＳ（１）〜Ｓ（Ｍ）とを接続するように設定されている。
【００５９】
バイパススイッチ（バイパス部）３４（１）〜３４（Ｊ）は、各ソースラインＳ（１）〜Ｓ（Ｍ）の間に、１つおきに設けられたアナログスイッチである。そして、図１に示すように、隣り合う２つのソースラインＳ（ｍ）・Ｓ（ｍ＋１）が、それらの間に位置する１つのバイパススイッチ３４（ｊ）に属するようになっている（ｊは自然数）。従って、バイパススイッチ３４（１）〜３４（Ｊ）は、ソースラインＳ（１）〜Ｓ（Ｍ）の半分の数だけ設けられている（Ｊ＝Ｍ／２）。
【００６０】
そして、これらバイパススイッチ３４（１）〜３４（Ｊ）は、コントロール回路４から入力される解像度制御信号ＣＲを受信し、その値に応じて、自身の両側にある２つのソースラインＳ（１）〜Ｓ（Ｍ）間の接続を制御する機能を有している。
すなわち、バイパススイッチ３４（１）〜３４（Ｊ）は、自身の両側にある２つのソースラインＳ（１）〜Ｓ（Ｍ）を並列に接続できるものである。
【００６１】
次に、本表示装置における表示動作について説明する。
【００６２】
本表示装置は、ユーザーの入力指示に従って、高解像度での表示を行うモード（高解像モード）と、低解像度での表示を行うモード（低解像モード）との双方を選択的に実行できるようになっている。
【００６３】
高解像モードは、本表示装置の全画素に対して個々のビデオ信号を出力するモードである。すなわち、このモードでは、ソースドライバー２における全ソースラインＳ（１）〜Ｓ（Ｍ）に、表示画像に応じた個々のビデオ信号を出力するようになる。
【００６４】
一方、低解像モードでは、ソースラインＳ（１）〜Ｓ（Ｍ）をＭ／２組（２本で１組）に分け、それぞれの組に対して個々のビデオ信号を出力するように設定されている。すなわち、低解像モードでは、隣り合う２本のソースラインＳ（１）〜Ｓ（Ｍ）に、同一のビデオ信号を出力するようになる。
【００６５】
まず、本表示装置における高解像モードでの動作について説明する。
高解像モードでは、コントロール回路４は、ソースドライバー２のバイパススイッチ３４（１）〜３４（Ｊ）に対し、高解像モードに応じた解像度制御信号ＣＲを出力する。この信号を受けると、バイパススイッチ３４（１）〜３４（Ｊ）はＯＦＦとなり、自身の両側にある２つのソースラインＳ（１）〜Ｓ（Ｍ）間の接続を切断する。
【００６６】
また、コントロール回路４は、外部から入力された原ビデオ信号を４相に展開して４種類のビデオ信号Ｖ（１）〜Ｖ（４）を生成し、全ビデオ信号ラインＬ（１）〜Ｌ（４）に対してそれぞれ独立に出力する。
【００６７】
また、ソースドライバー２では、ＳＳＰ信号およびＳＣＫ信号に応じた所定のタイミングで、まず、電圧制御回路３２（１）が、サンプリングスイッチ３３（１）〜３３（Ｍ）における初めの４つ、すなわち、サンプリングスイッチ３３（１）〜３３（４）を同時にＯＮし、ソースラインＳ（１）〜Ｓ（４）と、それに対応するビデオ信号ラインＬ（１）〜Ｌ（４）とを接続する。これにより、４種類のビデオ信号Ｖ（１）〜Ｖ（４）が、各ソースラインＳ（１）〜Ｓ（４）に同時に入力される。
【００６８】
また、次のＳＣＫ信号における立ち上がりのタイミングで、電圧制御回路３２（１）は、サンプリングスイッチ３３（１）〜３３（４）をＯＦＦとする。そして、次の電圧制御回路３２（２）が、次の４つのサンプリングスイッチ３３（５）〜３３（８）を同時にＯＮとし、上記と同様に、ビデオ信号Ｖ（１）〜Ｖ（４）をソースラインＳ（５）〜Ｓ（８）に同時に入力する。
その後、同様に、４本のソースラインＳ（ｍ）〜Ｓ（ｍ＋３）毎に、４種類のビデオ信号Ｖ（１）〜Ｖ（４）が入力されてゆくこととなる。
【００６９】
次に、本表示装置における低解像モードでの動作について説明する。
低解像モードでは、コントロール回路４は、ソースドライバー２のバイパススイッチ３４（１）〜３４（Ｊ）に対し、低解像モードに応じた解像度制御信号ＣＲを出力する。この信号を受けると、バイパススイッチ３４（１）〜３４（Ｊ）はＯＮとなり、自身の両側にある２つのソースラインＳ（１）〜Ｓ（Ｍ）間を接続する。
【００７０】
また、コントロール回路４は、２相に展開された２種類のビデオ信号Ｖ（１）・Ｖ（３）を生成する。そして、これらのビデオ信号Ｖ（１）・Ｖ（３）を、ビデオ信号ラインＬ（１）・Ｌ（３）に対して独立に出力する。
なお、このとき、ビデオ信号ラインＬ（２）・Ｌ（４）には、ビデオ信号は入力されない（ＯＦＦ（Ｈｉ−Ｚ）となっている）。
【００７１】
また、ソースドライバー２では、高解像モードと同様に、ＳＳＰ信号およびＳＣＫ信号に応じた所定のタイミングで、まず、電圧制御回路３２（１）が、サンプリングスイッチ３３（１）〜３３（４）を同時にＯＮし、ソースラインＳ（１）〜Ｓ（４）と、それに対応するビデオ信号ラインＬ（１）〜Ｌ（４）とを接続する。
【００７２】
これにより、図１に一点鎖線で示すように、ビデオ信号Ｖ（１）が、ソースラインＳ（１）に入力され、また、バイパススイッチ３４（１）を介して、ソースラインＳ（２）に対しても入力される。
また、同様に、ビデオ信号Ｖ（３）が、ソースラインＳ（３）に入力されるとともに、バイパススイッチ３４（２）を介してソースラインＳ（４）にも入力される。
【００７３】
また、次のＳＣＫ信号における立ち上がりのタイミングで、電圧制御回路３２（１）は、サンプリングスイッチ３３（１）〜３３（４）をＯＦＦとする。そして、次の電圧制御回路３２（２）が、次の４つのサンプリングスイッチ３３（５）〜３３（８）を同時にＯＮとし、上記と同様に、ビデオ信号Ｖ（１）・Ｖ（３）をソースラインＳ（５）〜Ｓ（８）に同時に入力する。
その後、同様に、４本のソースラインＳ（ｍ）〜Ｓ（ｍ＋３）毎に、２種類のビデオ信号Ｖ（１）・Ｖ（３）が入力されてゆくこととなる。
【００７４】
以上のように、本表示装置は、所定数のソースラインＳを互いに接続するバイパススイッチ３４を備えている。そして、低解像モードでは、接続されたソースラインＳのうちの１本に入力されたビデオ信号Ｖを、バイパススイッチ３４を介して、他のソースラインＳに同時に入力させるように設定されている。
【００７５】
このように、本表示装置では、１本のソースラインＳに対してビデオ信号ラインＬから入力されたビデオ信号Ｖを、他のソースラインＳに対し、バイパススイッチ３４を介して間接的に伝達できる。
これにより、本表示装置では、１つのビデオ信号Ｖを複数のソースラインＳに同時に供給できる。従って、水平方向に並ぶ複数の液晶セル１１に対して同時にビデオ信号Ｖを伝達できるので、画像表示における動作スピードを高められる。また、動作スピードを変えない場合、駆動周波数を落とせるので、消費電力を低減できる。
【００７６】
さらに、本表示装置では、バイパススイッチ３４によってソースラインＳ間で信号伝達を行うことによって、同時に表示を行うソースラインＳの数に比して、実際にビデオ信号Ｖを伝達するビデオ信号ラインＬを少なくできている。
このため、電力消費量を、そのサイズ（ソースラインＳの数など）から考えられる電力消費量よりも、大幅に低減できる。
【００７７】
また、本表示装置では、ビデオ信号ＶをソースラインＳに伝達するためのビデオ信号ラインＬを複数備えており、各ビデオ信号ラインＬと、ビデオ信号ラインＬと同数の１組のソースラインＳとを接続することで、この１組のソースラインＳに同時にビデオ信号Ｖを出力するように設定されている。従って、複数のソースラインＳに属する液晶セル１１に対して、同時に、複数種類のビデオ信号Ｖを供給できる。
【００７８】
また、各ビデオ信号ラインＬに入力するビデオ信号Ｖを、原ビデオ信号を相展開して得られるビデオ信号Ｖから構成している。これにより、ビデオ信号ラインＬの１本あたりの情報量（周波数特性）を落とせるため、動作スピードを容易に増加させられる。
【００７９】
また、本表示装置では、コントロール回路４が、原ビデオ信号の相展開を行うようになっている。そして、コントロール回路４は、相展開によってビデオ信号ラインＬの数より少ない数のビデオ信号Ｖを生成し、ビデオ信号Ｖと同数のビデオ信号ラインＬにそれぞれ出力するように設定されている。
また、コントロール回路４は、バイパススイッチ３４を制御して、ビデオ信号Ｖの入力されたビデオ信号ラインＬに接続しているソースラインＳと、ビデオ信号Ｖの入力されていないビデオ信号ラインＬに接続しているソースラインＳとを接続させるようになっている。
【００８０】
これにより、実際にビデオ信号Ｖの印加されるビデオ信号ラインＬの数を、ビデオ信号Ｖの同時入力を受けるソースラインＳの数よりも少なくできる。従って、電力消費量を良好に低減できる。
【００８１】
また、コントロール回路４は、高解像モードでは、相展開によってビデオ信号ラインＬと同数のビデオ信号Ｖを生成して、各ビデオ信号ラインＬにそれぞれ出力する。また、この場合、コントロール回路４は、バイパススイッチ３４によるソースラインＳ間の接続を回避するようになっている。
【００８２】
また、コントロール回路４は、低解像モードと高解像モードとを、ユーザーの指示に応じて切り替えるようになっている。これにより、ユーザーは、所望の解像度での画像表示を行える。
【００８３】
なお、本実施の形態では、低解像モードにおいて、コントロール回路４が、２相に展開された２種類のビデオ信号Ｖ（１）・Ｖ（３）を生成し、ビデオ信号ラインＬ（１）・Ｌ（３）に出力するとしている。しかしながら、これに限らず、コントロール回路４は、外部から入力された原ビデオ信号を２相展開してビデオ信号Ｖ（２）・Ｖ（４）を生成し、これをソースドライバー２に出力するようにしてもよい。
【００８４】
また、本実施の形態では、電圧制御回路３２（１）〜（Ｋ）に４本のソースラインＳ（１）〜Ｓ（Ｍ）が属するとしている。しかしながら、電圧制御回路３２（１）〜（Ｋ）に属するソースラインＳ（１）〜Ｓ（Ｍ）の数は、４本に限らず、それ以下でも、それ以上であってもよい。
【００８５】
また、本実施の形態では、低解像モードにおいて、隣り合う２本のソースラインＳ（１）〜Ｓ（Ｍ）に、同一のビデオ信号を出力するとしているが、このとき、隣り合う２本のゲートラインＧ（１）〜Ｇ（Ｎ）を同時にＯＮとするようにしてもよい。これにより、１画素分のビデオ信号を、４つの液晶セル１１に同時に書き込むこととなるため、動作スピードを４倍近く高められる。また、動作スピードを変えない場合、駆動周波数を１／４に落とせるので、消費電力を大きく低減できる。
【００８６】
また、低解像モードにおいて、隣り合う３本あるいはそれ以上のソースラインＳ（１）〜Ｓ（Ｍ）に、同一のビデオ信号を出力するようにしてもよい。また、隣り合う３本あるいはそれ以上のゲートラインＧ（１）〜Ｇ（Ｎ）を、同時にＯＮとするようにしてもよい。
【００８７】
また、本実施の形態では、低解像モードにおいて、コントロール回路４が、２相に展開された２種類のビデオ信号Ｖ（１）・Ｖ（３）を生成してビデオ信号ラインＬ（１）・Ｌ（３）に出力する一方、ビデオ信号ラインＬ（２）・Ｌ（４）には、ビデオ信号を入力しないとしている。しかしながら、低解像モードにおいて、ビデオ信号ラインＬ（１）・Ｌ（３）とビデオ信号ラインＬ（２）・Ｌ（４）とを交互に使用するようにしてもよい。
【００８８】
図４は、この構成を示す説明図である。この図に示すように、この構成は、図１に示した構成において、電圧制御回路３２（ｊ）〜３２（ｊ＋３）に、１つ置きに２本のソースラインＳ（ｍ）〜Ｓ（ｍ＋７）が属するようになっている。すなわち、バイパススイッチ３４（ｊ）によって関連付けられた２つのソースラインＳ（ｍ）・Ｓ（ｍ＋１）は、それぞれ異なる２つの電圧制御回路３２（ｊ）・（ｊ＋１）に属している。
【００８９】
ここで、この構成における表示動作について説明する。
高解像モードでは、コントロール回路４は、ソースドライバー２のバイパススイッチ３４（ｊ）〜３４（ｊ＋３）に対し、高解像モードに応じた解像度制御信号ＣＲを出力する。この信号を受けると、バイパススイッチ３４（ｊ）〜３４（ｊ＋３）はＯＦＦとなり、自身の両側にある２つのソースラインＳ（ｍ）〜Ｓ（ｍ＋７）間の接続を切断する。
【００９０】
また、コントロール回路４は、外部から入力された原ビデオ信号を４相に展開して４種類のビデオ信号Ｖ（１）〜Ｖ（４）を生成し、全ビデオ信号ラインＬ（１）〜Ｌ（４）に対してそれぞれ独立に出力する。
【００９１】
また、ソースドライバー２では、ＳＳＰ信号およびＳＣＫ信号に応じた所定のタイミングで、まず、電圧制御回路３２（ｊ）・（ｊ＋１）が、サンプリングスイッチ３３（ｍ）〜３３（ｍ＋３）を同時にＯＮし、ソースラインＳ（ｍ）〜Ｓ（ｍ＋３）と、それに対応するビデオ信号ラインＬ（１）〜Ｌ（４）とを接続する。これにより、４種類のビデオ信号Ｖ（１）〜Ｖ（４）が、各ソースラインＳ（ｍ）〜Ｓ（ｍ＋３）に同時に入力される。
【００９２】
また、次のＳＣＫ信号における立ち上がりのタイミングで、電圧制御回路３２（ｊ）・（ｊ＋１）は、サンプリングスイッチ３３（ｍ）〜３３（ｍ＋３）をＯＦＦとする。そして、次の電圧制御回路３２（ｊ＋２）・（ｊ＋３）が、次の４つのサンプリングスイッチ３３（ｍ＋４）〜３３（ｍ＋７）を同時にＯＮとし、上記と同様に、ビデオ信号Ｖ（１）〜Ｖ（４）をソースラインＳ（ｍ＋４）〜Ｓ（ｍ＋７）に同時に入力する。
【００９３】
次に、低解像モードでの動作について説明する。
低解像モードでは、コントロール回路４は、ソースドライバー２のバイパススイッチ３４（ｊ）〜３４（ｊ＋３）に対し、低解像モードに応じた解像度制御信号ＣＲを出力する。この信号を受けると、バイパススイッチ３４（ｊ）〜３４（ｊ＋３）はＯＮとなり、自身の両側にある２つのソースラインＳ（ｍ）〜Ｓ（ｍ＋７）間を接続する。
【００９４】
また、コントロール回路４は、まず、２相に展開された２種類のビデオ信号Ｖ（１）・Ｖ（３）を生成する。そして、これらのビデオ信号Ｖ（１）・Ｖ（３）を、ビデオ信号ラインＬ（１）・Ｌ（３）に対して独立に出力する。
なお、このとき、ビデオ信号ラインＬ（２）・Ｌ（４）には、ビデオ信号は入力されない。
【００９５】
また、ソースドライバー２では、高解像モードと同様に、ＳＳＰ信号およびＳＣＫ信号に応じた所定のタイミングで、まず、電圧制御回路３２（ｊ）が、サンプリングスイッチ３３（ｍ）・３３（ｍ＋２）を同時にＯＮし、ソースラインＳ（ｍ）・Ｓ（ｍ＋２）と、それに対応するビデオ信号ラインＬ（１）・Ｌ（３）とを接続する。
【００９６】
これにより、図１に一点鎖線で示すように、ビデオ信号Ｖ（１）が、ソースラインＳ（ｍ）に入力される。また、このビデオ信号Ｖ（１）は、バイパススイッチ３４（ｊ）を介して、ソースラインＳ（ｍ＋１）に対しても入力される。
また、同様に、ビデオ信号Ｖ（３）が、ソースラインＳ（ｍ＋２）に入力されるとともに、バイパススイッチ３４（ｊ＋１）を介してソースラインＳ（ｍ＋３）にも入力される。
【００９７】
また、次のＳＣＫ信号における立ち上がりのタイミングで、電圧制御回路３２（ｊ）は、サンプリングスイッチ３３（ｍ）・３３（ｍ＋２）をＯＦＦとする。そして、電圧制御回路３２（ｊ＋２）が、２つのサンプリングスイッチ３３（ｍ＋４）・３３（ｍ＋６）を同時にＯＮとし、上記と同様に、ビデオ信号Ｖ（１）・Ｖ（３）をソースラインＳ（ｍ＋４）〜Ｓ（ｍ＋７）に同時に入力する。
【００９８】
その後、１水平期間（あるいは１垂直期間）の走査が終了した後、コントロール回路４は、２相に展開された２種類のビデオ信号Ｖ（２）・Ｖ（４）を生成する。そして、これらのビデオ信号Ｖ（２）・Ｖ（４）を、ビデオ信号ラインＬ（２）・Ｌ（４）に対して独立に出力する。
なお、このとき、ビデオ信号ラインＬ（１）・Ｌ（３）には、ビデオ信号は入力されない。
【００９９】
また、ソースドライバー２では、高解像モードと同様に、ＳＳＰ信号およびＳＣＫ信号に応じた所定のタイミングで、電圧制御回路３２（ｊ＋１）が、サンプリングスイッチ３３（ｍ＋１）・３３（ｍ＋３）を同時にＯＮし、ソースラインＳ（ｍ＋１）・Ｓ（ｍ＋３）と、それに対応するビデオ信号ラインＬ（２）・Ｌ（４）とを接続する。
【０１００】
これにより、図１に二点鎖線で示すように、ビデオ信号Ｖ（２）が、ソースラインＳ（ｍ＋１）に入力され、また、バイパススイッチ３４（ｊ）を介して、ソースラインＳ（ｍ）に対しても入力される。
また、同様に、ビデオ信号Ｖ（４）が、ソースラインＳ（ｍ＋３）に入力されるとともに、バイパススイッチ３４（ｊ＋１）を介してソースラインＳ（ｍ＋２）にも入力される。
【０１０１】
また、次のＳＣＫ信号における立ち上がりのタイミングで、電圧制御回路３２（ｊ＋１）は、サンプリングスイッチ３３（ｍ＋１）・３３（ｍ＋３）をＯＦＦとする。そして、電圧制御回路３２（ｊ＋３）が、２つのサンプリングスイッチ３３（ｍ＋５）・３３（ｍ＋７）を同時にＯＮとし、上記と同様に、ビデオ信号Ｖ（２）・Ｖ（４）をソースラインＳ（ｍ＋４）〜Ｓ（ｍ＋７）に同時に入力する。
【０１０２】
このように、図４に示した構成においても、図１の構成と同様に、消費電力を大幅に低減できる。
また、この構成では、１水平期間（あるいは１垂直期間）毎に、ビデオ信号の入力されるソースラインＳ（ｍ）を切り替え、バイパススイッチ３４（ｊ）を流れる信号の向きを変えるようになっている。
【０１０３】
ここで、図１の構成では、バイパススイッチ３４にＯＮ抵抗のある場合、このスイッチ３４を経由した信号の入力受ける液晶セル１１と、経由しない信号の入力される液晶セル１１との間で、充電される電荷量に差の発生することがある。そして、このような場合には、表示画面に縦縞（縦筋）が発生し、その表示品位を損なう可能性がある。
【０１０４】
これに対し、図４の構成では、バイパススイッチ３４（ｊ）を流れる信号の向きを、水平期間（あるいは垂直期間）毎に交互に切り替えるので、各液晶セル１１におけるバイパススイッチのＯＮ抵抗の影響を、時間的に平均化できる。これにより、縦縞の発生を抑制し、表示品位の低下を防止できる。
【０１０５】
また、図５は、図４に示したソースドライバー２における電圧制御回路３２（ｊ）の構成を示すブロック図である。図４に示したソースドライバー２では、コントロール回路４から出力されるバッファ選択信号によって選択された電圧制御回路３２（ｊ）が、自身に属するサンプリングスイッチ３３（ｍ）をＯＮとするようになっている。
【０１０６】
そして、図４のソースドライバー２では、奇数番目の電圧制御回路３２（ｊ）にバッファ選択信号（ｏｄｄ＿ｅｎ）が、偶数番目の電圧制御回路３２（ｊ＋１）にバッファ選択信号（ｅｖｅｎ＿ｅｎ）が入力されるように設定されている。そして、高解像モードでは、両回路３２（ｊ）・３２（ｊ＋１）が有効になる（属するサンプリングスイッチ３３をＯＮとする）ように、バッファ選択信号（ｏｄｄ＿ｅｎ）・（ｅｖｅｎ＿ｅｎ）が、例えばハイレベル（Ｈ）に制御される。
【０１０７】
一方、低解像モードでは、電圧制御回路３２（ｊ）・３２（ｊ＋１）が水平期間（あるいは垂直期間）毎に交互に有効となるように、バッファ選択信号（ｏｄｄ＿ｅｎ）・（ｅｖｅｎ＿ｅｎ）が制御される。すなわち、バッファ選択信号（ｏｄｄ＿ｅｎ）がハイレベルのときにはバッファ選択信号（ｅｖｅｎ＿ｅｎ）がローレベル（Ｌ）に、また、バッファ選択信号（ｏｄｄ＿ｅｎ）がローレベルのときにはバッファ選択信号（ｅｖｅｎ＿ｅｎ）がハイレベルとなる。
【０１０８】
また、図６は、本表示装置のコントロール回路４の構成を示すブロック図である。この図に示すように、コントロール回路４は、相展開回路４１と、４つのＤＡＣ部４２（１）〜４２（４）とを備えている。
【０１０９】
相展開回路（制御部；４相／２相選択機能付き相展開回路）４１は、コントロール回路４の有する他の回路（図示せず）によって生成された解像度制御信号ＣＲに応じて、外部装置から入力されたビデオ信号を、高解像モードでは４相展開、低解像モードでは２相展開する機能を有している。
また、相展開回路４１は、高解像モードでは、４つのビデオ信号Ｖ（１）〜Ｖ（４）を、４つのＤＡＣ部４２（１）〜４２（４）にそれぞれ出力する。
【０１１０】
一方、低解像モードでは、相展開回路４１は、ビデオ信号Ｖ（１）（あるいはビデオ信号Ｖ（２））を、ＤＡＣ部４２（１）・４２（２）に出力し、また、ビデオ信号Ｖ（３）（あるいはビデオ信号Ｖ（４））を、ＤＡＣ部４２（３）・４２（４）に出力するように設定されている。
【０１１１】
ＤＡＣ部（制御部）４２（１）・４２（３）は、ビデオ信号を入力するための端子と、バッファ選択信号（ｏｄｄ＿ｅｎ）を入力するための端子（パワーセーブ端子）とを備えている。
一方、ＤＡＣ部４２（２）・４２（４）は、ビデオ信号を入力するための端子と、バッファ選択信号（ｅｖｅｎ＿ｅｎ）を入力するための端子（パワーセーブ端子）とを備えている。
そして、ＤＡＣ部４２（１）〜４２（４）は、例えばハイレベルのバッファ選択信号の入力を受けたときだけ、相展開回路４１から入力されたビデオ信号をビデオ信号ラインＬ（１）〜Ｌ（４）に出力するように設定されている。
【０１１２】
なお、図６に示したコントロール回路４は、図１に示したソースドライバー２に対してもビデオ信号を出力できる。この場合、ＤＡＣ部４２（１）〜４２（４）には、ハイレベルのバッファ選択信号（ｏｄｄ＿ｅｎ），ローレベルのバッファ選択信号（ｅｖｅｎ＿ｅｎ）が常に入力されることとなる。なお、ビデオ信号ラインＬ（２）・Ｌ（４）を使用する場合には、ハイレベルのバッファ選択信号（ｅｖｅｎ＿ｅｎ），ローレベルのバッファ選択信号（ｏｄｄ＿ｅｎ）が常に入力される。
【０１１３】
また、本実施の形態では、ソースドライバー２が、液晶パネル１のソースラインＳ（１）〜Ｓ（Ｍ）に対して、動画像に応じた映像信号（画像信号）を出力するとしている。しかしながら、これに限らず、ソースドライバー２は、ソースラインＳ（１）〜Ｓ（Ｍ）に対し、静止画像に応じた画像信号を出力するようにしてもよい。
【０１１４】
また、本実施の形態では、本表示装置を、ＣＧシリコンを用いた基板上に、液晶パネル１，ソースドライバー２，ゲートドライバー３，コントロール回路４を、モノリシックに配置した構成であるとしている。しかしながら、必ずしもモノリシックに構成する必要はなく、ドライバー２・３あるいはコントロール回路４を、他の基板上に配置する（外付けする）ようにしてもよい。
また、本表示装置の基板を、ＣＧシリコン以外の、例えばポリシリコンやアモルファスシリコンを用いた構成としてもよい。
【０１１５】
また、本実施の形態では、本表示装置を，液晶パネル１を備えた液晶表示装置であるとしている。しかしながら、これに限らず、本表示装置の液晶パネル１を、ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネルやプラズマディスプレイパネル等に代えて、本表示装置を、ＥＬ表示装置やプラズマ表示装置として構成するようにしてもよい。
【０１１６】
また、本実施の形態では、本表示装置を、マトリクス型の液晶パネル１を備えているとしている。ここで、マトリクス型表示装置とは、一方向（垂直方向）に沿って並列に並んだゲートラインと、ゲートラインと直交する方向（水平方向）に沿って並ぶソースラインとの交点に画素（表示セル）が形成されており、ゲートラインによって順次的に選択される画素に対して、ソースラインを介して画像信号を供給することで、画像表示を行うものである。
【０１１７】
しかしながら、本表示装置に備える表示パネルは、マトリクス型に限らない。例えば、個々の表示部分（光スイッチ）が独立電極で構成された、セグメント型（セグメント電極型）の表示パネル（液晶パネルなど；マルチプレックス駆動あるいはスタティック駆動）を、液晶パネル１に代えて本表示装置に備えるようにしてもよい。この場合、セグメント型の表示パネルでは、各電極に延びる電極ラインがソースラインとなる。
【０１１８】
また、本実施の形態では、電圧制御回路３２（１）〜（Ｋ）を、レベルシフト回路およびバッファ回路（ともに図示せず）を備えたものであるとしている。ここで、バッファ回路は、サンプリングスイッチ３３（１）〜３３（Ｍ）駆動するものであり、例えば電流増幅器から構成できる。また、バッファ回路を、シフトレジスタ３１の出力波形の幅を調整するものから構成してもよい。また、電流増幅および出力波形の幅調整の双方を行うものから構成してもよい。
【０１１９】
また、電圧制御回路３２（１）〜（Ｋ）にバッファ回路を備えなくてもよい。この場合、電圧制御回路３２（１）〜（Ｋ）は、バッファの機能を有することなく、単に、ビデオ信号の出力選択機能のみを有することとなる。
【０１２０】
また、本実施の形態では、４本のビデオ信号ラインＬ（１）〜Ｌ（４）を備えるとともに、４本のソースラインＳ（１）〜Ｓ（Ｍ）に対して同時にビデオ信号を出力するように設定されている。しかしながら、これに限らず、ビデオ信号ラインの数を、ビデオ信号を同時に出力するソースラインの数より少ない数（例えば２本）するようにしてもよい。ビデオ信号ラインの数を２本とする場合には、バイパススイッチ３４（１）〜３４（Ｊ）は常にＯＮとなり、表示のモードは常に低解像モードとなる。
【０１２１】
また、本実施の形態では、サンプリングスイッチ３３（１）〜３３（Ｍ）等に出力される解像度制御信号ＣＲを、コントロール回路４によって生成するとしている。しかしながら、これに限らず、解像度制御信号ＣＲを、本表示装置の外部から入力するようにしてもよい。
【０１２２】
また、本発明の前提構成を、マトリクス型表示装置のソースラインに画像信号を供給するための画像信号出力装置であって、外部から入力された画像信号を相展開してｉ個の展開信号を生成する相展開部と、ｉ個の展開信号をｉ本の画像ラインに出力する信号出力部とを備え、ｉ本の画像ラインにそれぞれ接続されているｉ本のソースラインに同時に画像信号を出力するようになっている画像信号出力装置、と表現することもできる（ｉは自然数）。
【０１２３】
さらに、本発明の前提構成を、マトリクス型表示装置のソースラインに画像信号を供給するための画像信号出力装置において、外部から入力された画像信号を相展開して複数の展開信号を生成する相展開部と、展開信号を、複数の画像ラインに出力する信号出力部とを備え、画像ラインにそれぞれ接続されている１組のソースラインに同時に画像信号を出力するようになっている画像信号出力装置、と表現することもできる。
【０１２４】
また、本発明の信号出力装置を、マトリクス型表示装置のソースラインに画像信号を供給するための信号出力装置であって、画像信号を相展開して複数の展開信号を生成して複数の画像ラインに出力し、各画像ラインと、画像ラインと同数の１組のソースラインとを接続することで、この１組のソースラインに同時に画像信号を出力する信号出力装置において、画像信号を相展開して複数の展開信号を生成し、複数の画像ラインに出力する相展開部と、所定数のソースラインを互いに接続することで、１本のソースラインに入力された画像信号を他のソースラインに同時に入力させるバイパス部と、上記相展開部を制御して、画像ラインの数より少ない数の展開信号を生成させ、展開信号と同数の画像ラインに出力させ、上記バイパス部を制御して、展開信号の入力された画像ラインに接続しているソースラインと、展開信号の入力されていない画像ラインに接続しているソースラインとを接続させる制御部を備えている構成である、と表現することもできる。
【０１２５】
また、本発明にかかる信号出力装置を、マトリクス型表示装置のソースラインに対し、画像ラインを介して画像信号を供給するための信号出力装置であって、所定数のソースラインを互いに接続し、１本のソースラインに入力された画像信号を他のソースラインに同時に入力させるバイパス部を備えており、さらに、上記画像ラインが複数備えられており、各画像ラインと、画像ラインと同数の１組のソースラインとを接続することで、この１組のソースラインに同時に画像信号を出力するようになっており、画像信号を相展開して複数の展開信号を生成して複数の画像ラインに出力する相展開部と、上記相展開部を制御して、画像ラインの数より少ない数の展開信号を生成させて、展開信号と同数の画像ラインにそれぞれ出力させ、上記バイパス部を制御して、展開信号の入力された画像ラインに接続しているソースラインと、展開信号の入力されていない画像ラインに接続しているソースラインとを接続させる制御部とを備えている構成である、と表現することもできる。
【０１２６】
また、本発明にかかる信号出力方法を、マトリクス型表示装置のソースラインに画像信号を供給するための信号出力方法であって、画像信号を相展開して複数の展開信号を生成して複数の画像ラインに出力し、各画像ラインと、画像ラインと同数の１組のソースラインとを接続することで、この１組のソースラインに同時に画像信号を出力する信号出力方法において、画像信号を相展開して、画像ラインの数より少ない数の展開信号を生成し、展開信号と同数の画像ラインに出力する出力工程と、展開信号の入力された画像ラインに接続しているソースラインと、展開信号の入力されていない画像ラインに接続しているソースラインとを接続することで、１本のソースラインに入力された展開信号を他のソースラインに同時に入力させるバイパス工程とを含んだ方法である、と表現することもできる。
【０１２７】
また、本実施の形態では、ソースドライバー２あるいはバイパススイッチ３４（１）〜３４（Ｊ）への信号出力・信号生成処理を、コントロール回路４により行うとしている。しかしながら、これに限らず、これらの処理を行うためのプログラムを記録媒体に記録し、このプログラムを読み出すことのできる情報処理装置、および、この情報処理装置に制御されるデジタル信号出力装置を、コントロール回路４に代えて用いるようにしてもよい。
【０１２８】
この構成では、情報処理装置の演算装置（ＣＰＵやＭＰＵ）が、記録媒体に記録されているプログラムを読み出して処理を実行する。従って、このプログラム自体が処理を実現するといえる。
【０１２９】
ここで、上記の情報処理装置としては、一般的なコンピューター（ワークステーションやパソコン）の他に、コンピューターに装着される、機能拡張ボードや機能拡張ユニットを用いることができる。
【０１３０】
また、上記のプログラムとは、信号出力・信号生成処理を実現するソフトウェアのプログラムコード（実行形式プログラム，中間コードプログラム，ソースプログラム等）のことである。このプログラムは、単体で使用されるものでも、他のプログラム（ＯＳ等）と組み合わせて用いられるものでもよい。
また、このプログラムは、記録媒体から読み出された後、装置内のメモリ（ＲＡＭ等）にいったん記憶され、その後再び読み出されて実行されるようなものでもよい。
【０１３１】
また、プログラムを記録させる記録媒体は、情報処理装置と容易に分離できるものでもよいし、装置に固定（装着）されるものでもよい。さらに、外部記憶機器として装置に接続するものでもよい。
【０１３２】
このような記録媒体としては、ビデオテープやカセットテープ等の磁気テープ、フロッピー（登録商標）ディスクやハードディスク等の磁気ディスク、ＣＤ−ＲＯＭ，ＭＯ，ＭＤ，ＤＶＤ，ＣＤ−Ｒ等の光ディスク（光磁気ディスク）、ＩＣカード，光カード等のメモリカード、マスクＲＯＭ，ＥＰＲＯＭ，ＥＥＰＲＯＭ，フラッシュＲＯＭ等の半導体メモリなどを適用できる。
【０１３３】
また、ネットワーク（イントラネット・インターネット等）を介して情報処理装置と接続されている記録媒体を用いてもよい。この場合、情報処理装置は、ネットワークを介するダウンロードによりプログラムを取得する。すなわち、上記のプログラムを、ネットワーク（有線回線あるいは無線回線に接続されたもの）等の伝送媒体（流動的にプログラムを保持する媒体）を介して取得するようにしてもよい。なお、ダウンロードを行うためのプログラムは、装置内（あるいは本表示装置内）にあらかじめ記憶されていることが好ましい。
【０１３４】
また、本実施の形態では、本発明を明瞭に説明するために、本表示装置を、１つの液晶セル（画素）によって１絵素を構成する、１色のチャネルだけを有するモノクロ表示型（単色表示型）の装置として示している。
【０１３５】
しかしながら、これに限らず、本表示装置をカラー液晶表示装置とすることも可能である。この場合、３つのチャネル（Ｒ（ｒｅｄ）・Ｇ（ｇｒｅｅｎ）・Ｂ（ｂｌｕｅ）の３原色に応じたチャンネル）にそれぞれ属する３つの液晶セル（画素）によって、１つの絵素を構成することとなる（なお、本表示装置はもともとカラー液晶表示装置であるが、上記では、Ｒ・Ｇ・Ｂのいずれか１つのチャネルに関して説明したともいえる）。
【０１３６】
本表示装置をカラー液晶表示装置とする場合、ソースドライバー２は、図７に示すような構成となる（図１と同様の符号を付した部材は、同様の機能を有する）。
【０１３７】
この場合、液晶パネル１の液晶セルは、各絵素毎に、３つのチャネルＲ・Ｇ・Ｂのそれぞれに１つづつ（絵素毎に３つ）備えられる。従って、液晶セル数は、図１の構成に比して３倍の数となる。
【０１３８】
また、チャネル数の増加に伴って、ビデオ信号ラインも、チャネル数の増加に伴って３倍となる。すなわち図１のＬ（１）〜Ｌ（４）に代えて、ビデオ信号ラインＬ（１）Ｒ〜Ｌ（４）Ｒ，ビデオ信号ラインＬ（１）Ｇ〜Ｌ（４）Ｇ，ビデオ信号ラインＬ（１）Ｂ〜Ｌ（４）Ｂが、ソースドライバー２に備えられる。
これらのラインによって、ビデオ信号Ｖ（１）Ｒ〜Ｖ（４）Ｒ、Ｖ（１）Ｇ〜Ｖ（４）Ｇ、Ｖ（１）Ｂ〜Ｖ（４）Ｂを伝達することとなる。
【０１３９】
また、チャネル数の増加に伴って、ソースラインの数も３倍となる。すなわち、図７に示すように、３つのチャネルＲ・Ｇ・Ｂに応じた３種類のソースラインＳ（ｍ）Ｒ，Ｓ（ｍ）Ｇ，Ｓ（ｍ）Ｂによって、１つの絵素にある３種類の各液晶セルに対し、ビデオ信号Ｖ（１）Ｒ・Ｖ（１）Ｇ・Ｖ（１）Ｂを伝達するようになっている。
【０１４０】
さらに、各ソースラインＳ（ｍ）Ｒ，Ｓ（ｍ）Ｇ，Ｓ（ｍ）Ｂに対して１つづつ設けられるサンプリングスイッチも、３倍に増加する。すなわち、図１の構成におけるのサンプリングスイッチ３３（ｍ）に代えて、各ソースラインＳ（ｍ）Ｒ，Ｓ（ｍ）Ｇ，Ｓ（ｍ）Ｂに、サンプリングスイッチ３３（ｍ）Ｒ，３３（ｍ）Ｇ，３３（ｍ）Ｂが配される。
【０１４１】
また、ソースラインをバイパスするバイパススイッチも３倍に増加する。すなわち、図１の構成においてソースラインＳ（ｍ）・Ｓ（ｍ＋１）間の接続を制御するバイパススイッチ３４（ｊ）に代えて、ソースラインＳ（ｍ）Ｒ・Ｓ（ｍ＋１）Ｒ間、Ｓ（ｍ）Ｇ・Ｓ（ｍ＋１）Ｇ間、ソースラインＳ（ｍ）Ｂ・Ｓ（ｍ＋１）Ｂ間の接続を制御するバイパススイッチ３４（ｊ）Ｒ，３４（ｊ）Ｇ，３４（ｊ）Ｂが配される。
【０１４２】
このように、図７の構成では、シフトレジスタ３１と電圧制御回路３２（１）〜（ｋ）は、３つのチャネルＲ・Ｇ・Ｂに共用される一方、ビデオ信号ライン，ソースライン，サンプリングスイッチ，バイパススイッチについては、チャネル毎に独立したものが配置される（上記では、チャネル毎に独立した部材については、符号の末尾に、チャンネルの種類を示すＲ・Ｇ・Ｂを付加している）。
【０１４３】
なお、図７の構成では、各チャネルＲ・Ｇ・Ｂ毎に、図１に示した構成の動作（１チャネルの動作）が行われることとなる。また、チャネル毎の動作は、図１の構成の動作と全く同等である。従って、図７の構成の動作については、説明を省略する。
【０１４４】
また、図７の構成では、Ｒ・Ｇ・Ｂの３原色に応じたチャネルを用いてカラー表示を行うとしている。しかしながら、本表示装置に備えることの可能なチャネル数は、３つに限らず、２つでも４つ以上でもよい。
また、Ｒ・Ｇ・Ｂの３原色に限らず、他の色に応じたチャネルを備えるようにしてもよい。
また、図７の構成についても、図４の構成と同様に、展開信号の入力される画像ラインを交互に変更するように設定してもよい。
【０１４５】
また、ポリシリコンやＣＧシリコンを使った液晶パネルでは、ＴＦＴの特性がアモルファスシリコンに対して改善されているため、ドライバー回路がパネル上でモノリシックに構成されるようになったといえる。しかしながら、パネルの物理的な長さからくる配線遅延により、ＬＳＩのような動作スピードは得られないため、水平駆動用のソースドライバー回路を構成する際には、相展開と言われる一種の並列処理を行っており、Ｒ・Ｇ・Ｂそれぞれのビデオ信号に対して２〜８相ぐらいまでシリアルパラレル変換と同等な方式で信号線数を増やすことによって、信号線１本あたりの情報量（周波数特性）を落として駆動している。
さらに、ＣＧシリコン液晶パネルにおいては、水平駆動用のソースドライバー回路や垂直走査用のゲートドライバー回路にアナログスイッチ等を追加することにより簡易的な解像度変換機能を持たせることが可能となっている。これは、原理的に、高解像度動作時には全ての画素に対して独立したビデオ信号を書き込むのに対して、低解像度動作時には例えば水平・垂直それぞれ隣り合う２画素ずつの合計４画素に対して同じビデオ信号を書き込むことで実現している（高解像度動作と低解像度動作を切り替えるソースドライバーとしては、例えば特開昭６４―１８１９３号公報が提案されている）。また、この場合、駆動周波数を１／４に落とすことが可能なため低消費電力化にも効果がある。
【０１４６】
また、従来のソースドライバー回路は、高解像度動作と低解像度動作を切り替える際に、サンプリングスイッチを制御する信号のタイミングを異ならせるか、または同時にするかを切り替えており、複数の相に展開したビデオ信号は低解像度動作の場合にも高解像度動作と同じ数を供給しなければならなかった。
【０１４７】
また、ＴＦＴ１２は、マトリクス状に配列された個々の液晶画素（液晶セル１１）を駆動するための画素トランジスタであり、ゲートドライバー３は、各画素トランジスタ（ＴＦＴ１２）のゲート電極に順次ゲート駆動パルスを印加することにより選択動作を行う垂直走査回路（ゲートドライバー回路）であり、ソースドライバー２は、選択された画素トランジスタを介してビデオ信号を各液晶画素に書き込む水平駆動回路（ソースドライバー回路）であるともいえる。
【０１４８】
また、図３に示した本表示装置の各ドライバー回路は基本的にシフトレジスタ２１と、液晶セル１１をＴＦＴ１２で適切に制御できる電圧まで（入力電圧を）シフトさせるレベルシフト回路およびドライブするためのバッファ回路からなっているともいえる。さらに、ソースドライバー２の場合はサンプリングコンデンサ（ソースライン容量）にサンプリングするためのサンプリングスイッチとしてのアナログスイッチが含まれているともいえる。
【０１４９】
また、図１は水平駆動回路（ソースドライバー回路）２とサンプリングコンデンサ（ソースライン容量）を抜き出して、４相の相展開機能を持ち、かつ、簡易的な水平解像度変換機能を持つものを説明するための詳細図であるともいえる。また、この構成では、高解像度動作時の場合、解像度制御信号はバイパススイッチ３４（ｊ）〜（ｊ＋３）のアナログスイッチをＯＦＦするように与えられ、ビデオ信号は４相に相展開されたものが独立して同時に入力され、ソースクロックのあるタイミングに応じて電圧制御回路３２（ｋ）はサンプリングスイッチ３３（ｍ）〜（ｍ＋３）の４個のアナログスイッチを同時にＯＮしてサンプリングを行う。ソースクロックの次の立ち上がりタイミングではサンプリングスイッチ３３（ｍ）〜（ｍ＋３）はＯＦＦとなり、隣の（ｍ＋４）〜（ｍ＋７）がＯＮとなるようにバッファ／レベルシフト回路である電圧制御回路３２（ｋ）および（ｋ＋１）が動作する。
【０１５０】
また、低解像度動作時の場合、解像度制御信号はバイパススイッチ３４（ｊ）〜（ｊ＋３）のアナログスイッチをＯＮするように与えられ、ビデオ信号は２相に相展開されたものがビデオ信号ラインＬ（１）・Ｌ（３）に独立して同時に入力され、電圧制御回路３２（ｋ）が制御するサンプリングスイッチ（ｍ〜ｍ＋３）の４個のアナログスイッチを同時にＯＮしてサンプリングを行う。この場合のビデオ信号の流れを一点鎖線で示す。ソースクロックのある立ち上がりタイミングに応じてソースラインＳ（ｍ）および（ｍ＋２）のサンプリングコンデンサにはバイパススイッチ３４（ｊ）および（ｊ＋１）のアナログスイッチを通らないでサンプリングされ、ソースラインＳ（ｍ＋１）および（ｍ＋３）のサンプリングコンデンサにはバイパススイッチ３４（ｊ）および（ｊ＋１）のアナログスイッチを経由してサンプリングされる。
【０１５１】
なお、この時、ビデオ信号Ｖ（２）とビデオ信号Ｖ（４）は消費電力削減のためＯＦＦ（Ｈｉ−Ｚ）状態となっており、サンプリングスイッチ３３（ｍ＋１）および（ｍ＋３）がＯＮになっても無効となる。ソースクロックの次の立ち上がりタイミングではサンプリングスイッチ３３（ｍ〜ｍ＋３）はＯＦＦとなり、隣の（ｍ＋４〜ｍ＋７）がＯＮとなるように電圧制御回路３２（ｋ）および（ｋ＋１）が動作する。
【０１５２】
この結果、１画素分のビデオ信号を水平２画素に書き込むことができ、簡易的な低解像度表示を行うことができることになる。なお、垂直方向にも同じような工夫がなされれば、具体的にはゲートパルスが２ラインずつ同時にＯＮとなるように動作させることで１画素分のビデオ信号を垂直２画素に書き込むことができる。
【０１５３】
また、図４の構成と図１の構成との違いは、電圧制御回路（バッファ／レベルシフト回路）を隣り合うサンプリングスイッチと独立して駆動できるように設けたことと、さらに水平周期あるいは垂直周期でバッファ／レベルシフト回路を選択できるようにバッファ選択信号を与えられることであるともいえる。また、図４の構成では、高解像度動作の場合、バッファ選択信号は全てのバッファ／レベルシフト回路を選択するように与えられ、図１の構成と同等の動作を行う。次に低解像度動作の場合、バッファ選択信号が水平周期あるいは垂直周期でバッファ／レベルシフト回路のｊまたはｊ＋１を交互に選択するように与えられる。このとき、ビデオ信号Ｖ（１）およびＶ（３）とビデオ信号Ｖ（２）およびＶ（４）もバッファ選択信号に同期して有効・無効を交互に切り替えながら動作させることで、消費電力を図１の構成と同じレベルに維持することができる。
【０１５４】
ここで、図１の構成では、低解像度動作時に水平方向に１画素おきにアナログスイッチを経由するため、アナログスイッチのＯＮ抵抗によりわずかながらアナログスイッチを経由する画素と経由しない画素との間で充電される電荷に差が発生し、その結果、表示画面に縦縞が発生し表示品位を損なう恐れがあるのに対して、図４の構成では、一点鎖線で示される流れと二点鎖線で示される流れが、水平周期あるいは垂直周期で交互に切り替わり、バイパススイッチのアナログスイッチを経由する方としない方で発生する１画素毎の段差を時間的に平均化することにより、縦筋の発生が抑制され、表示品位の低下を防げる。
【０１５５】
また、図５では、電圧制御回路３２（バッファ／レベルシフト回路）のｊを選択するためのバッファ選択信号（ｏｄｄ＿ｅｎ）と同じくｊ＋１を選択するためのバッファ選択信号（ｅｖｅｎ＿ｅｎ）が２個の独立した電圧制御回路３２（ｊ）・３２（ｊ＋１）に供給されており、高解像度動作の場合には、両回路が有効になるように（ここでは両方’Ｈ’レベルに）制御され、低解像度動作の場合には、水平周期あるいは垂直周期で交互に選択されるように（ここでは、ｏｄｄ＿ｅｎ　＝　’Ｈ’／’Ｌ’、ｅｖｅｎ＿ｅｎ　＝　’Ｌ’／’Ｈ’のように）制御されてもよい。
【０１５６】
また、図６は、図４に入力されているビデオ信号Ｖ（１）〜Ｖ（４）を発生している相展開機能を持つＤＡＣ部４２（１）〜４２（４）を説明するためのブロック図であるともいえる。この構成は、解像度制御信号を受けて、高解像度動作の場合には４相展開、低解像度動作の場合には２相展開で動作する。２相展開の場合、ビデオ信号Ｖ（１）・Ｖ（３），ビデオ信号Ｖ（２）・Ｖ（４）のＤＡＣ部４２（１）〜４２（４）の入力信号には同じデータが入力されるが、ＤＡＣ部４２（１）〜４２（４）には、パワーセーブ端子が用意されており、ここにバッファ選択信号（ｏｄｄ＿ｅｎ）および（ｅｖｅｎ＿ｅｎ）が入力されるため、ビデオ信号Ｖ（１）・Ｖ（３），ビデオ信号Ｖ（２）・Ｖ（４）を出力するＤＡＣ部４２（１）〜４２（４）が水平周期あるいは垂直周期で交互に動作する。
【０１５７】
図１で用いられるＤＡＣ部も図６と同様なもので実現できるが、違いとしてはビデオ信号Ｖ（１）・Ｖ（３），ビデオ信号Ｖ（２）・Ｖ（４）を出力するＤＡＣ部４２（１）〜４２（４）を水平周期あるいは垂直周期で切り替える必要がないことである。
【０１５８】
また、本発明は、ドライバー回路がモノリシックに搭載された液晶表示装置であっても、アモルファスシリコンを使った液晶パネルに外付けのドライバーを備えた液晶表示装置であっても適用できるし、液晶表示装置以外の表示装置にも適用できる。また、図１・図４の構成では、サンプリングスイッチを駆動するバッファを用いているが、このバッファとは電流増幅手段に限らず、シフトレジスタの出力は波形の幅を調整するものであってもよいし、その両方の機能を同時に備えていてもよい。さらに、本発明は必ずしもバッファを備えていなくても良い。その場合、図５の電圧制御回路３２（バッファ／レベルシフト回路）はバッファの機能を有せず、サンプリング信号ＳＰの出力選択の機能のみを有する。
【０１５９】
また、図１の構成では、図面および説明は簡単のため、Ｒ・Ｇ・Ｂの３原色からなるカラー液晶の場合を考えると、Ｒ・Ｇ・Ｂのいずれかのチャンネルの構成内容について説明を行ったものであるともいえる。モノクロ液晶の場合は図１等のような構成がそのまま適用されるが、一般的なカラー液晶パネルの場合は、例えば、図７に示すような構成となり、チャンネル毎に独立したビデオ信号がＶ（１）Ｒ〜Ｖ（４）Ｒ、Ｖ（１）Ｇ〜Ｖ（４）Ｇ、Ｖ（１）Ｂ〜Ｖ（４）Ｂとして、チャンネル毎に独立したビデオ信号ラインＬ（１）Ｒ〜Ｌ（４）Ｒ、Ｌ（１）Ｇ〜Ｌ（４）Ｇ、Ｌ（１）Ｂ〜Ｌ（４）Ｂに印加される。シフトレジスタ３１と電圧制御回路３２（１）〜（ｋ）は共用され、サンプリングスイッチ３３（１）〜（ｍ）やバイパススイッチ３４（１）〜（ｊ）などについてはチャンネル毎に独立したものが配置される。図７では、符号は図１にあわせており、チャンネル毎に独立したものについては符号の後ろにチャンネルを示すＲ・Ｇ・Ｂを付加している。また、動作についてはＲ・Ｇ・Ｂのチャンネル毎に独立したビデオ信号が同時に印加される以外は、図１と全く同等である。また、他の図面においても同様である。さらに、Ｒ・Ｇ・Ｂの３原色からなるカラー表示装置に限定されるものではなく、他のタイプのカラー表示装置にも適用可能である。
【０１６０】
また、本発明を、以下の第１〜第４駆動回路および第１表示装置として表現することもできる。すなわち、第１駆動回路は、タイミングパルスおよびクロック信号に応じてサンプリング信号を出力するシフトレジスタと、前記サンプリング信号に基づいてビデオ信号をサンプリングするためのサンプリングスイッチを備えた駆動回路において、前記サンプリングスイッチの入力段にビデオ信号をｌ相あるいは２ｌ相（ｌは自然数）に展開するビデオ信号の展開手段と、前記サンプリングスイッチの出力段に隣り合う信号線２ｉ−１と２ｉ（ｉは自然数）との間にバイパススイッチを設けた（備えた）構成である。
【０１６１】
また、第２駆動回路は、第１駆動回路において、前記バイパススイッチがＯＮとなるとき、前記ビデオ信号の展開手段がビデオ信号をｌ相に展開し、前記バイパススイッチがＯＦＦとなるとき、前記ビデオ信号の展開手段がビデオ信号を２ｌ相に展開する構成である。
【０１６２】
また、第３駆動回路は、第１あるいは第２駆動回路において、前記シフトレジスタの出力段に隣り合う信号線２ｉ−１と２ｉに対応するサンプリング信号のいずれか一方のみあるいは両方を出力することを選択するサンプリング信号選択手段を設けた（備えた）構成である。
【０１６３】
また、第４駆動回路（信号出力装置）は、表示装置のソースラインに対し、画像ラインを介して画像信号を供給するための駆動回路において、所定数のソースラインを互いに接続し、１本のソースラインに入力された画像信号を他のソースラインに同時に入力させるバイパス部を備えており、上記画像ラインとしてｎ（ｎは２以上の整数）色の画像ラインをそれぞれ備えるとともに、各色の画像ラインのそれぞれがｍ（ｍは２以上の整数）本の画像ラインを備えており、ｎ×ｍ本の画像ラインと、ｎ×ｍ本の画像ラインと同数の１組のソースラインとを接続することで、この１組のソースラインに同時に画像信号を出力するようになっており、ｎ色の画像信号をそれぞれ相展開して、ｎ色の画像信号のそれぞれに対してｍ本より少ない数の展開信号を生成し、展開信号と同数の画像ラインにそれぞれ出力するとともに、上記バイパス部を制御して、展開信号の入力された画像ラインに接続しているソースラインと、上記展開信号の入力された画像ラインと同色に対応する画像ラインであり、かつ展開信号の入力されていない画像ラインに接続しているソースラインとを接続させる制御部とを備えている構成である。
【０１６４】
また、第１表示装置は、複数の画素と、前記各画素に対応して配置された複数のデータ信号線および複数の走査信号線と、走査信号を前記走査信号線へ与える垂直走査回路と、前記走査信号が与えられた走査信号線の各画素へのビデオ信号を抽出して前記データ信号線へ出力する水平駆動回路とを有する表示装置において、前記水平駆動回路が第１〜第４駆動回路のいずれかである構成である。
【０１６５】
これら第１〜第４駆動回路を備えた表示装置および第１表示装置は、上述したような構成としているので、低解像度動作時に不要なビデオ信号の入力を停止できる（高解像度動作時と比べて供給するビデオ信号の数を減らせる）ため低消費電力を実現でき、さらに高品位の表示が可能となる。
【０１６６】
【発明の効果】
以上のように、本発明の信号出力装置（本出力装置）は、表示装置のソースラインに対し、画像ラインを介して画像信号を供給するための信号出力装置において、所定数のソースラインを互いに接続し、１本のソースラインに入力された画像信号を他のソースラインに同時に入力させるバイパス部を備えている構成である。
【０１６７】
本出力装置は、表示装置のソースラインに、外部から入力された画像信号を、画像ラインを介して供給するものである。
【０１６８】
そして、特に、本出力装置は、所定数のソースラインを互いに接続するバイパス部を備えている。そして、接続されたソースラインのうちの１本に入力された画像信号を、バイパス部を介して、他のソースラインに同時に入力させるように設定されている。
【０１６９】
このように、本出力装置では、１本のソースラインに対して画像ラインから入力された画像信号を、他のソースラインに対し、バイパス部を介して間接的に伝達できる。
これにより、本出力装置では、１つの画像信号を複数のソースラインに同時に供給できる。従って、複数の画素に対して同時に画像信号を伝達できるので、画像表示における動作スピードを高められる。また、動作スピードを変えない場合、駆動周波数を落とせるので、消費電力を低減できる。
【０１７０】
さらに、本出力装置では、バイパス部によってソースライン間で信号伝達を行うことによって、同時に表示を行うソースラインの数に比して、画像信号を伝達する画像ラインを少なくできるようになっている。
このため、表示装置の電力消費量を、そのサイズ（ソースラインの数など）から考えられる電力消費量よりも、大幅に低減できる。
また、本出力装置を備えた表示装置を構成することで、ソースラインへの画像信号の出力を低消費電力で行える表示装置を実現できる。
【０１７１】
また、本出力装置においては、バイパス部によって接続されるソースラインは、互いに隣接したものであることが好ましい。これにより、回路構成を簡略化できる。
【０１７２】
また、画像信号をソースラインに伝達するための画像ラインを複数備えるようにしてもよい。そして、各画像ラインと、画像ラインと同数の１組のソースラインとを接続することで、この１組のソースラインに同時に画像信号を出力するように設定されていてもよい。この場合、複数のソースラインに属する画素に対して、同時に、複数種類の画像信号を供給できる。
【０１７３】
また、この場合、各画像ラインに入力する画像信号を、もとの画像信号を相展開して得られる展開信号としてもよい。これにより、画像ライン１本あたりの情報量（周波数特性）を落とせるため、表示装置の動作スピードを容易に増加させられる。
【０１７４】
また、この場合、本出力装置に、画像信号の相展開を行う制御部を備えることとなる。そして、この制御部は、相展開によって画像ラインの数より少ない数の展開信号を生成して、展開信号と同数の画像ラインにそれぞれ出力するように設定されていることが好ましい。
また、制御部は、バイパス部を制御して、展開信号の入力された画像ラインに接続しているソースラインと、展開信号の入力されていない画像ラインに接続しているソースラインとを接続させることが好ましい。
【０１７５】
これにより、実際に展開信号の印加される画像ラインの数を、展開信号の同時入力を受けるソースラインの数よりも少なくできる。従って、表示装置の電力消費量を良好に低減できる。
【０１７６】
なお、制御部は、相展開によって画像ラインと同数の展開信号を生成して、各画像ラインにそれぞれ出力できるようになっていることが好ましい。また、この場合、制御部は、バイパス部によるソースライン間の接続を回避することが好ましい。このような制御によれば、高解像度での画像表示を行える。
【０１７７】
また、制御部は、高解像度での画像表示と、上記のような電力消費量を抑えた画像表示とを、外部からの指示等に応じて、切り替えられるように設定されていることが好ましい。
【０１７８】
また、制御部は、上記のような電力消費量を抑えた画像表示を行う場合、所定期間毎に、展開信号の入力される画像ラインを変更するように設定されていることが好ましい。
【０１７９】
これにより、各ソースラインでは、画像ラインから直接的に展開信号の入力を受ける場合と、バイパス部を介して間接的に展開信号を入力される場合とが、期間に応じて切り替えられる。
【０１８０】
ここで、間接的に入力される展開信号は、バイパス部の抵抗などに若干の影響（電圧低下等）を受けていることがある。そして、上記の構成では、展開信号の間接入力を受けるソースラインを、固定することなく切り替えてゆくように設定されている。このため、上記のようなバイパス部の影響を、各ソースライン間で時間的に平均化できる。
これにより、局所的な画像ひずみ（縦縞など）の発生を抑制し、表示品位の低下を防止できる。
【０１８１】
また、本出力装置は、カラー表示を行うための表示装置（カラー表示装置）に対しても、容易に応用できる。この場合、表示装置は、複数の表示色に応じた、複数チャネルのソースラインを備えることとなる。
ここで、チャネルとは、表示装置における、表示色毎に設けられた発色構成である。すなわち、各チャネルには、表示色に応じた画素（単色を発生するもの）、および、画素に画像信号を送るソースラインが備えられる。
そして、このようなカラー表示装置に本出力装置を応用する場合、本出力装置の画像ラインおよびバイパス部を、表示装置のチャネルに応じて複数組備えることになる。
【０１８２】
また、この構成でも、上記したように、チャネル毎に、画像ラインを複数備え、各画像ラインと、画像ラインと同数の１組のソースラインとを接続することで、この１組のソースラインに同時に画像信号を出力するように設定されていてもよい。
さらに、画像信号の相展開を行う制御部を備え、各画像ラインに入力する画像信号を、もとの画像信号を相展開して得られる展開信号としてもよい。このとき、上記のように、制御部は、画像ラインの数より少ない数の展開信号を生成して、展開信号と同数の画像ラインにそれぞれ出力することが好ましい。
【０１８３】
また、カラー表示に応用する場合も、制御部は、チャネル毎に、バイパス部を制御して、展開信号の入力された画像ラインに接続しているソースラインと、展開信号の入力されていない画像ラインに接続しているソースラインとを接続させて、電力消費を抑えた表示を行えることが好ましい。
【０１８４】
さらに、上記したような高解像度での画像表示を行えるようになっており、このような表示と、電力消費量を抑えた画像表示とを、外部からの指示等に応じて、切り替えられるように設定されていることが好ましい。
さらに、制御部は、上記のように、電力消費量を抑えた画像表示を行う場合、所定期間毎に、展開信号の入力される画像ラインを変更するように設定されていることが好ましい。これにより、展開信号に対するバイパス部の影響を平均化できる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる液晶表示装置におけるソースドライバーの構成を示す説明図である。
【図２】上記液晶表示装置の構成を示す説明図である。
【図３】図２に示した液晶表示装置における液晶パネル，ソースドライバーおよびゲートドライバーの構成を示す説明図である。
【図４】図２に示した液晶表示装置におけるソースドライバーの他の構成を示す説明図である。
【図５】図４に示したソースドライバーにおける電圧制御回路の構成を示すブロック図である。
【図６】図２に示した液晶表示装置におけるコントロール回路の構成を示すブロック図である。
【図７】上記液晶表示装置をカラー液晶表示装置とする場合における、ソースドライバーの構成を示す説明図である。
【符号の説明】
１　　　　　　　　液晶パネル
２　　　　　　　　ソースドライバー
３　　　　　　　　ゲートドライバー
４　　　　　　　　コントロール回路（制御部）
１１　　　　　　　　液晶セル（画素）
１２　　　　　　　　ＴＦＴ
２１　　　　　　　　シフトレジスタ
２２　　　　　　　　電圧制御回路
３１　　　　　　　　シフトレジスタ
３２　　　　　　　　電圧制御回路（バイパス部）
３３　　　　　　　　サンプリングスイッチ
３４　　　　　　　　バイパススイッチ（バイパス部）
４１　　　　　　　　相展開回路（制御部）
ＣＲ　　　　　　　　解像度制御信号
Ｃｓｈ　　　　　　　サンプリングコンデンサ
ＳＳＰ　　　　　　　タイミングパルス
ＧＳＰ　　　　　　　タイミングパルス
ＳＣＫ　　　　　　　ソースクロック信号
ＧＣＫ　　　　　　　ゲートクロック信号
ＳＰ　　　　　　　　サンプリング信号
Ｌ（１）〜Ｌ（４）　ビデオ信号ライン（画像ライン）
Ｖ（１）〜Ｖ（４）　展開ビデオ信号（画像信号，展開信号）
【図１】
2004046066.tif 000003
【図２】
2004046066.tif 000004
【図３】
2004046066.tif 000005
【図４】
2004046066.tif 000006
【図５】
2004046066.tif 000007
【図６】
2004046066.tif 000008
【図７】
2004046066.tif 000009