(57)【要約】【課題】ビープ音用の制御回路が基板上に必要なくポータブル機器を作成可能とすること。【解決手段】情報信号を２値信号に変換する信号変換手段と、該信号変換手段からの出力信号を増幅する増幅手段と、モードの切り替えを指令するモード切替司令手段と、該モード切替司令手段からの司令信号に従って制御信号を生成する制御手段と、ビープ音信号を生成するビープ音生成手段とを備え、前記制御手段は、前記モード切替司令手段の司令信号が出力された際には、前記信号変換手段に入力される情報信号に、前記ビープ音生成手段で生成されたビープ音信号を加算して入力するように制御する。【選択図】      図１
2004241010.tif 000002
【特許請求の範囲】
【請求項１】
情報信号を２値信号に変換する信号変換手段と、該信号変換手段からの出力信号を増幅する増幅手段と、モードの切り替えを指令するモード切替司令手段と、該モード切替司令手段からの司令信号に従って制御信号を生成する制御手段と、ビープ音信号を生成するビープ音生成手段とを備え、
前記制御手段は、前記モード切替司令手段の司令信号が出力された際には、前記信号変換手段に入力される情報信号に、前記ビープ音生成手段で生成されたビープ音信号を加算して入力するように制御することを特徴とする情報再生装置。
【請求項２】
請求項１記載の情報再生装置において、
ディザー信号発生手段と、ディザー信号とビープ音信号とを切り替える信号切替手段を具備し、
該信号切替手段は、ビープ音もしくはディザー信号の何れか一方を選択信号として選択し、
前記制御手段は、前記信号変換手段に入力される情報信号に、前記選択信号を加算するように制御することを特徴とする情報再生装置。
【請求項３】
情報信号を２値信号に変換する信号変換手段と、該信号変換手段からの出力信号を増幅する増幅手段と、モードの切り替えを指令するモード切替司令手段と、該モード切替司令手段からの司令信号に従って制御信号を生成する制御手段と、ビープ音信号を生成するビープ音生成手段とを備え、
前記制御手段は、前記モード切替司令手段の司令信号が出力された際には、前記信号変換手段に、前記情報信号に代わって、前記ビープ音生成手段で生成されたビープ音信号を入力するように制御することを特徴とする情報再生装置。
【請求項４】
請求項１乃至請求項３のいずれかに記載において、
前記ビープ音生成手段が生成するビープ音信号が、方形波であることを特徴とする情報再生装置。
【請求項５】
請求項１乃至請求項３のいずれかに記載において、
前記ビープ音生成手段が生成するビープ音信号の周波数が、前記モード切替司令手段の司令信号により、複数から選択できることを特徴とする情報再生装置。
【請求項６】
請求項１乃至請求項３のいずれかに記載において、
前記ビープ音生成手段が生成するビープ音信号のレベルが、前記モード切替司令手段の司令信号により、任意の値に設定できることを特徴とする情報再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報信号を増幅手段（スイッチングアンプ）により、増幅して再生する情報再生装置に関するものである。
【０００２】
【従来の技術】
最近では、ポータブルＭＤ（Ｍｉｎｉ  Ｄｉｓｃ）プレイヤー等の小型機器にも、１ビット方式のディジタルアンプが搭載されつつある。音声信号がパルスコード変調されたＰＣＭ（Ｐｕｌｓｅ  Ｃｏｄｅ  Ｍｏｄｕｌａｔｉｏｎ）信号にオーバーサンプリング処理を施した信号を、デルタ−シグマ変調を施こすことにより１ビットディジタル信号を生成する。この１ビットディジタル信号をスイッチングアンプで増幅し、さらに、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）を通すことにより、高周波成分を取り除いてアナログ信号を出力する。
【０００３】
また、ポータブルＭＤプレイヤー等の小型機器には、操作キーを押した時や、動作モードが変わった時などに、それをユーザに知らせるためのビープ音を発生させるものがある。１ビット方式のディジタルアンプにビープ音を発生するようにした回路構成を、図５に示す。
【０００４】
図５において、１００はオーバーサンプリング部、１０１はデルタ−シグマ変調回路、１０２はＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）変調回路、１０３は左チャンネル用スイッチングアンプ、１０４は左チャンネル用ＬＰＦ、１０５は右チャンネル用スイッチングアンプ、１０６は右チャンネル用ＬＰＦ、１０７はヘッドホン、１０８はビープ用制御回路、１０９はシステムコントローラ、１１０は操作ボタンである。
【０００５】
図５に示す構成において、オーバーサンプリング部１００は、入力されてきたサンプリング周波数４４．１ＫＨｚのＰＣＭ信号を、サンプリング周波数８ｆｓの２４ビットＰＣＭ信号に変換する。ここで、ｆｓ＝４４．１ＫＨｚである。デルタ−シグマ変調回路１０１は、オーバーサンプリング部１００から出力された、サンプリング周波数８ｆｓのＰＣＭ信号に対して、デルタ−シグマ変調処理を施し、左チャンネル用６ビットＰＣＭ信号と、右チャンネル用６ビットＰＣＭ信号を生成する。ＰＷＭ変調回路１０２では、デルタ−シグマ変調回路１０１から出力される左チャンネル用６ビットＰＣＭ信号に対してパルス幅変調処理を施すことにより、左チャンネル用１ビットＰＷＭ信号を生成し、デルタ−シグマ変調回路１０１から出力される右チャンネル用６ビットＰＣＭ信号に対してパルス幅変調処理を施すことにより、右チャンネル用１ビットＰＷＭ信号を生成する。
【０００６】
ＰＷＭ変調回路１０２から出力される左チャンネル用１ビットＰＷＭ信号は、左チャンネル用スイッチングアンプ１０３でアナログ信号に変換かつ増幅され、左チャンネル用ＬＰＦ１０４で高域周波数成分がカットされて、ヘッドホン１０７の左チャンネル音声となる。ＰＷＭ変調回路１０２から出力される右チャンネル用１ビットＰＷＭ信号は、右チャンネル用スイッチングアンプ１０５でアナログ信号に変換かつ増幅され、右チャンネル用ＬＰＦ１０６で高域周波数成分がカットされて、ヘッドホン１０７の右チャンネル音声となる。
【０００７】
また、ユーザが操作ボタン１１０を操作してモードの切り替えを指示すると、これを受けたシステムコントローラ１０９が、ビープ用制御回路１０８に制御信号を送出する。そして、これを受けたビープ用制御回路１０８は、ビープ音を生成して、生成されたビープ音は、左チャンネル用スイッチングアンプ１０３および右チャンネル用スイッチングアンプ１０５で増幅されたアナログ信号にそれぞれ加えられ、これにより、ユーザはビープ音を感知することができるようになっている。
【０００８】
なお、１ビットディジタル信号をスイッチングアンプで増幅するようにした構成ではないが、左オーディオ信号を増幅する左パワーアンプと、右オーディオ信号を増幅する右パワーアンプと、左および右パワーアンプの出力の直流電圧と等しい直流電圧を発生するセンターアンプとを備えるＯＣＬ（Ｏｕｔｐｕｔ  Ｃｏｎｄｅｎｓｅｒｌｅｓｓ）方式の増幅器において、ビープ音を増幅し、前記左、右パワーアンプおよびセンターアンプの出力端に供給するビープアンプと、該ビープアンプから前記センターアンプの出力端に供給されるビープ信号を減衰する減衰手段と、前記左、右パワーアンプおよびセンターアンプの動作中、前記ビープアンプを不動作とし、前記ビープアンプの動作中、前記左、右パワーアンプおよびセンターアンプを不動作にする制御手段とを、備えた構成が知られている（特許文献１参照）。この引用文献１に記載された技術では、左、右パワーアンプおよびセンターアンプが同時にオン・オフすることにより、ヘッドホンの両端で出力変動が起こるため、ショック音を低減することができ、また、ビープ音を減衰させることによって、ビープ音を不快音と感じさせないようにすることができる。
【０００９】
【特許文献１】
特開平０７−１４７５２２号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、上述した図５に示した従来構成のように、スイッチングアンプで増幅されたアナログ信号にビープ音を加える方式は、ビープ音用の制御回路および配線が基板上に必要であり、小型軽量化・コストダウンが不可欠な小型機器にとっては、小型軽量化・コストダウンの阻害要因となる。また、再生される音声のレベルが大きい場合には、ビープ音が主音声にマスクされ、ユーザがビープ音を感知できないという問題が発生する。
【００１１】
本発明は、そのような状況に鑑みてなされたもので、本発明の目的とするところは、ビープ音用の制御回路が基板上に必要なくポータブル機器を作成可能であり、さらに、再生される音声のレベルに関係なく、ビープ音が感知できるようにすることにある。
【００１２】
【課題を解決するための手段】
上記した目的を達成するために、本願による情報再生装置の代表的な１つの発明では、情報信号を２値信号に変換する信号変換手段と、該信号変換手段からの出力信号を増幅する増幅手段と、モードの切り替えを指令するモード切替司令手段と、該モード切替司令手段からの司令信号に従って制御信号を生成する制御手段と、ビープ音信号を生成するビープ音生成手段とを備え、前記制御手段は、前記モード切替司令手段の司令信号が出力された際には、前記信号変換手段に入力される情報信号に、前記ビープ音生成手段で生成されたビープ音信号を加算して入力するように制御する。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて説明する。ここで、以下の各実施形態では、情報再生装置としてＭＤ再生装置を例にとって説明するが、ＭＤ再生装置以外にも脱着式半導体メモリを記録媒体とした情報再生装置などにも、本発明は適用可能である。
【００１４】
図１は、本発明の第１実施形態に係るＭＤ再生装置の構成を示すブロック図である。図１において、１はＭＤ（Ｍｉｎｅ  Ｄｉｓｃ）、２は光ピックアップ、３はＭＤシステムＬＳＩ、４は左チャンネル用スイッチングアンプ、５は左チャンネル用ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、６は右チャンネル用スイッチングアンプ、７は右チャンネル用ＬＰＦ、８はヘッドホン、９はシステムコントローラ、１０は操作ボタンである。また、ＭＤシステムＬＳＩ３中において、１１は信号処理部、１２はＡＴＲＡＣ（Ａｄｖａｎｃｅｄ  ＴＲａｎｓｆｏｒｍ  Ａｃｏｕｓｔｉｃ  Ｃｏｄｉｎｇ）伸張処理部、１３はオーバーサンプリング部、１４はデルタ−シグマ変調回路、１５はＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）変調回路、１６はビープ音生成回路、１７は加算器である。
【００１５】
まず、ＭＤ１を再生して音声を出力する経路に関して説明する。光ピックアップ２は、ＭＤ１から信号を取り出して、ＭＤシステムＬＳＩ３に送る。
【００１６】
ＭＤシステムＬＳＩ３では、信号処理部１１にて、エラー訂正、スクランブル解除等の処理を施す。ＡＴＲＡＣ伸長処理部１２は、信号処理部１１から入力された圧縮データに対して、アンパッキング、周波数−時間領域変換、帯域合成の処理を施し、音声データを作成する。この音声データは、サンプリング周波数４４．１ＫＨｚのＰＣＭ（Ｐｕｌｓｅ  Ｃｏｄｅ  Ｍｏｄｕｌａｔｉｏｎ）信号である。オーバーサンプリング部１３では、サンプリング周波数４４．１ＫＨｚのＰＣＭ信号を、サンプリング周波数８ｆｓの２４ビットＰＣＭ信号に変換する。ここで、ｆｓ＝４４．１ＫＨｚである。デルタ−シグマ変調回路１４は、オーバーサンプリング部１３から出力された、サンプリング周波数８ｆｓのＰＣＭ信号に対して、デルタ−シグマ変調を施し、左チャンネル用６ビットＰＣＭ信号と、右チャンネル用６ビットＰＣＭ信号を生成する。ＰＷＭ変調回路１５では、デルタ−シグマ変調回路１４から出力される左チャンネル用６ビットＰＣＭ信号に対してパルス幅変調を施すことにより、左チャンネル用１ビットＰＷＭ信号を生成し、デルタ−シグマ変調回路１４から出力される右チャンネル用６ビットＰＣＭ信号に対してパルス幅変調を施すことにより、右チャンネル用１ビットＰＷＭ信号を生成する。ＰＷＭ変調回路１５から出力される左チャンネル用１ビットＰＷＭ信号と、右チャンネル用１ビットＰＷＭ信号は、ＭＤシステムＬＳＩ３の出力端子より出力される信号である。
【００１７】
ＭＤシステムＬＳＩ３から出力された左チャンネル用１ビットＰＷＭ信号は、左チャンネル用スイッチングアンプ４によってアナログ信号に変換かつ増幅された後、左チャンネル用ＬＰＦ５によって高域周波数成分がカットされ、ヘッドホン８によって左チャンネル音声になる。また、ＭＤシステムＬＳＩ３から出力された右チャンネル用１ビットＰＷＭ信号は、右チャンネル用スイッチングアンプ６によってアナログ信号に変換かつ増幅された後、右チャンネル用ＬＰＦ７によって高域周波数成分がカットされ、ヘッドホン８によって右チャンネル音声になる。
【００１８】
続いて、ビープ音を発生する動作について説明する。ユーザが操作ボタン１０を操作することにより、システムコントローラ９にモードが切り替わったことを知らせる信号が送られる。これを受けて、システムコントローラ９は、ビープ音生成回路１６に制御信号を送る。ビープ音生成回路１６は、制御信号に応じたビープ音を生成し（この制御信号については、図４を用いて後述する）、加算器１７に出力する。加算器１７は、オーバーサンプリング部１３から出力されたサンプリング周波数８ｆｓのＰＣＭ信号と、ビープ音生成回路１６から出力されたビープ音信号とを加算し、デルタ−シグマ変調回路１４に出力する。その後のデータの流れは、通常の再生と同じである。これにより、ユーザはビープ音を感知することができる。
【００１９】
ここで、本願明細書でいうモードの切り替えとは、例えば、再生モードから停止モードへの切り替え、停止モードから再生モードへの切り替え、録音モードから停止モードへの切り替え、停止モードから録音モードへの切り替え、ＢＡＳＳ特性の切り替えなど指すものであり、このようなモードの切り替え時にビープ音が出力される。
【００２０】
なお、本実施形態では、ビープ音信号とＭＤからの再生データを、オーバーサンプリング処理後に足し合わせているが、ＡＴＲＡＣ伸長処理後に足し合わせる構成にしても良い。
【００２１】
このような構成をとることにより、小型機器の基板上にビープ用の回路が必要無くなり、小型軽量化とコストダウンを図ることができる。
【００２２】
ここで、一般的に、デルタ−シグマ変調回路で無音信号入力時にリミットサイクルが発生するのを避けるために、デルタ−シグマ変調回路の入力信号には、ディザー成分が加算されることが多い。これは、リミットサイクルが発生すると、デルタ−シグマ変調回路の出力が固定パターンとなり、ノイズとして聞こえるためであり、これを避けるために、上記のようにディザー成分を加算することによって、デルタ−シグマ変調回路に無音信号が入力されることがないようにしている。
【００２３】
図２は、ディザー成分を加算するようにした、本発明の第２実施形態に係るＭＤ再生装置の構成を示すブロック図である。なお、図２において、図１に示した構成要素と均等なものには同一符号を付し、その説明は重複を避けるため割愛する（これは、以下の第３実施形態においても同様である）。図２において、１８はディザー成分を生成するディザー成分生成回路、１９は、ビープ音生成回路１６の出力とディザー成分生成回路１８の出力を択一選択して、加算器１７に出力するセレクタ回路である。
【００２４】
本実施形態においては、ＭＤ１からの再生データを出力する際は、システムコントローラ９からセレクタ回路１９に送られる制御信号は“０”とされ、セレクタ回路１９はディザー成分生成回路１８の出力を選択して、加算器１７において、ディザー成分がＭＤ１からの再生データに加算され、これがデルタ−シグマ変調回路１４に出力される。これにより、ＭＤ１からの再生データが無音データであっても、デルタ−シグマ変調回路１４ではリミットサイクルが発生しない。
【００２５】
続いて、ビープ音を発生する動作について説明する。ユーザが操作ボタン１０を操作することにより、システムコントローラ９にモードが切り替わったことを知らせる信号が送られる。これを受けて、システムコントローラ９は、ビープ音生成回路１６に制御信号を送ると共に、セレクタ回路１９に制御信号“１”を送る。これにより、セレクタ回路１９はビープ音生成回路１６の出力を選択して、加算器１７において、ビープ音信号がＭＤ１からの再生データに加算され、デルタ−シグマ変調回路１４に出力される。かような動作によって、ユーザはビープ音を感知することができる。
【００２６】
本実施形態においても、先の第１実施形態と同様の作用効果を奏する。また、本実施形態においては、デルタ−シグマ変調回路には、無音信号が入力されることも無く、リミットサイクルは発生しない。さらに、ビープ音用に新たに加算器を用意する必要も無くなる。
【００２７】
次に、本発明の第３実施形態を説明する。図３は、本発明の第３実施形態に係るＭＤ再生装置の構成を示すブロック図である。本実施形態が先の第２実施形態と相違するのは、加算器１７の一方の入力端には、ディザー成分生成回路１８の出力のみが入力するようにされ、セレクタ回路１９は、加算器１７の出力とビープ音生成回路１６の出力を択一選択して、デルタ−シグマ変調回路１４に出力するようにした点にある。
【００２８】
図３に示す本実施形態では、オーバーサンプリング回路１３から出力されるＭＤ１からの再生信号は、加算器１７により、ディザー成分と加算される。ＭＤ１からの再生データを音声として出力する際は、システムコントローラ９からセレクタ回路１９に送られる制御信号は“０”となり、デルタ−シグマ変調回路１４には、ＭＤ１からの再生信号とディザー成分とが加算された信号が入力される。デルタ−シグマ変調回路１４からの出力信号は、ＰＷＭ変調回路１５、スイッチングアンプ４およびＬＰＦ５、スイッチングアンプ６およびＬＰＦ７を経由することにより、ヘッドホン８の左チャンネル音声および右チャンネル音声となる。
【００２９】
続いて、ビープ音を発生する動作について説明する。ユーザが操作ボタン１０を操作することにより、システムコントローラ９にモードが切り替わったことを知らせる信号が送られる。これを受けて、システムコントローラ９は、ビープ音生成回路１６に制御信号を送ると共に、セレクタ回路１９に制御信号“１”を送る。これにより、セレクタ回路１９はビープ音生成回路１６の出力を選択して、デルタ−シグマ変調回路１４には、ビープ音信号のみが入力される。
【００３０】
このような構成と動作をとる本実施形態では、ＭＤ１からの再生音の音量レベルが大きい場合でも、ユーザはビープ音を確実に感知することができる。本実施形態においても、先の第１実施形態と同様の作用効果を奏する他に、デルタ−シグマ変調回路には、無音信号が入力されることが無く、リミットサイクルは発生しない。
【００３１】
次に、上述した第１〜第３実施形態に適用されるビープ音生成回路１６の構成例について説明する。図４は、ビープ音生成回路１６の構成の１例を示すブロック図である。
【００３２】
図４において、２１は５ｂｉｔカウンタ、２２はセレクタ回路、２３はｂｉｔ拡張回路、２４はＸＯＲ回路、２５はセレクタ回路である。
【００３３】
周波数４４．１ＫＨｚのクロック信号が５ｂｉｔカウンタ２１に入力されることにより、５ｂｉｔカウンタ２１は、周波数２２．０５ＫＨｚのｑ０、周波数１１．０２５ＫＨｚのｑ１、周波数５．５１２５ＫＨｚのｑ２、周波数２．７５６２５ＫＨｚのｑ３、周波数１．２７８１２５ＫＨｚのｑ４を、それぞれ出力する。５ｂｉｔカウンタ２１からの出力ｑ１、ｑ２、ｑ３及びｑ４は、セレクタ回路２２に入力される。ここで、ｑ０をセレクタ回路２２の入力から除外しているのは、２２．０５ＫＨｚという周波数が、人間の可聴帯域を超えているからであり、５ｂｉｔカウンタ２１に入力される周波数が低く、ｑ０が人間の可聴帯域内に有るならば、ｑ０をセレクタ入力としても良い。また、５ｂｉｔカウンタとしているが、任意のｂｉｔ数のカウンタで構成可能である。
【００３４】
セレクタ回路２２に入力されるセレクト信号は、システムコントロール９から送られる制御信号「１」である。制御信号「１」の値により、セレクタ回路２２からは任意の周波数の方形波が出力される。ｂｉｔ拡張回路２３では、１ｂｉｔの信号を任意のｂｉｔ数、例えば２４ｂｉｔに拡張する。このｂｉｔ拡張回路２３の出力は、ＡＬＬ０又はＡＬＬ１の２４ｂｉｔ信号になる。
【００３５】
ＸＯＲ回路２４では、ｂｉｔ拡張回路２３から出力される２４ｂｉｔのＡＬＬ０又はＡＬＬ１信号と、システムコントローラ９から送られる制御信号「２」との、排他的論理和をとる。制御信号「２」の値が７ＦＦＦＦＦＨならば、ＸＯＲ回路２４の出力は、７ＦＦＦＦＦＨ又は８０００００Ｈとなる。これは、２４ｂｉｔフル振幅の方形波を表している。制御信号「２」の値が４０００００Ｈならば、ＸＯＲ回路２４の出力は、４０００００Ｈ又はＢＦＦＦＦＦＨとなる。これは、２４ｂｉｔフル振幅の半分の振幅の方形波を表している。このように、ＸＯＲ回路２４の出力は、制御信号「２」の値により、任意の振幅の方形波が出力可能である。
【００３６】
ところで、ＸＯＲ回路２４はＡＬＬ０信号を出力することができない。制御信号「２」の値が００００００Ｈならば、ＸＯＲ回路２４の出力は、００００００Ｈ又はＦＦＦＦＦＦＨとなるからである。このために、セレクタ回路２５が設けられている。ビープ音生成回路１６からＡＬＬ０信号を出力したいときには、システムコントローラ９から送られる制御信号「３」を“１”にすることにより、セレクタ回路２５の出力をＡＬＬ０とすることができる。
【００３７】
以上のように、ビープ音生成回路１６からは、任意の周波数で、任意の振幅（任意のレベル）のビープ音が出力可能である。
【００３８】
任意の振幅のビープ音が出力可能な構成とすれば、スイッチングアンプにより、ボリュームが変化したときでも、それに合わせてビープ音の振幅レベルを変化させることにより、一定レベルのビープ音をユーザに感知させることが可能である。
【００３９】
【発明の効果】
本願請求項１に記載の発明に係る情報再生装置は、上述したような構成としているので、ビープ音用の制御回路を基板上に必要としないポータブル機器を構成することが可能となる。
本願請求項２に記載の発明に係る情報再生装置は、上述したような構成としているので、リミットサイクルが発生することがなく、かつ、ビープ音を加算するための加算器を新たに設けることなく、ビープ音を情報信号に付加することが可能となる。
本願請求項３に記載の発明に係る情報再生装置は、上述したような構成としているので、情報信号の値の如何にかかわらず、ビープ音を再生することが可能となる。
本願請求項４に記載の発明に係る情報再生装置は、上述したような構成としているので、簡単な回路で、ビープ音生成回路を構成することが可能となる。
本願請求項５に記載の発明に係る情報再生装置は、上述したような構成としているので、ビープ信号の周波数を、モード切替司令手段の司令信号により、複数から選択することが可能となる。
本願請求項６に記載の発明に係る情報再生装置は、上述したような構成としているので、任意のレベルのビープ音信号を生成することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るＭＤ再生装置（情報再生装置）の構成を示すブロック図である。
【図２】本発明の第２実施形態に係るＭＤ再生装置（情報再生装置）の構成を示すブロック図である。
【図３】本発明の第３実施形態に係るＭＤ再生装置（情報再生装置）の構成を示すブロック図である。
【図４】本発明の各実施形態で用いられるビープ音生成回路の構成例を示すブロック図である。
【図５】従来技術による、１ビット方式のディジタルアンプにビープ音を発生するようにした回路構成を示すブロック図である。
【符号の説明】
１  ＭＤ
２  光ピックアップ
３  ＭＤシステムＬＳＩ
４  左チャンネル用スイッチングアンプ
５  左チャンネル用ＬＰＦ
６  右チャンネル用スイッチングアンプ
７  右チャンネル用ＬＰＦ
８  ヘッドホン
９  システムコントローラ
１０  操作ボタン
１１  信号処理部
１２  ＡＴＲＡＣ伸張処理部
１３  オーバーサンプリング部
１４  デルタ−シグマ変調回路
１５  ＰＷＭ変調回路
１６  ビープ音生成回路
１７  加算器
１８  ディザー成分生成回路
１９  セレクタ回路
２１  ５ｂｉｔカウンタ
２２  セレクタ回路
２３  ｂｉｔ拡張回路
２４  ＸＯＲ回路
２５  セレクタ回路
【図１】
2004241010.tif 000003
【図２】
2004241010.tif 000004
【図３】
2004241010.tif 000005
【図４】
2004241010.tif 000006
【図５】
2004241010.tif 000007