(57)【要約】【課題】ＰＬＬの最大発振周波数で動作でき、デジタルで高い精度の周波数変調を可能とする簡素で安価なビデオクロック生成装置、それを有する画像形成装置及びビデオクロック生成方法を提供する。【解決手段】基準クロック生成手段１１から出力された所定周期の基準クロックの整数Ｎ倍の周期を持つビデオクロックをビデオクロック生成手段１２において生成する。この際、１走査ラインの画素数と走査幅とで決まる目標とするビデオクロックの周期と実際のビデオクロックの周期との誤差を誤差算出手段１５で算出し、結果を誤差累積手段１４で累積する。誤差累積手段１４には予めしきい値が設定されており、累積誤差がしきい値を超えた場合、基準クロックに基づいて１つのビデオクロックの周期を変調する。【選択図】          図３
2004249497.tif 000002
【特許請求の範囲】
【請求項１】
所定周期の基準クロックを出力する基準クロック出力手段と、
前記基準クロックに基づいて前記所定周期の整数倍の周期を持つビデオクロックを出力するビデオクロック生成手段とを有し、
前記ビデオクロック生成手段は前記基準クロックに基づいて前記ビデオクロックの前記周期を増減することを特徴とするビデオクロック生成装置。
【請求項２】
１走査ライン毎の画素数と走査幅とに基づいて目標周波数を設定する目標周波数設定手段とを有し、
前記ビデオクロック生成手段は前記目標周波数に最も近い周波数となるように前記ビデオクロックの周期を前記基準クロックに基づいて増減することを特徴とする請求項１記載のビデオクロック生成装置。
【請求項３】
前記ビデオクロックの周期と前記目標周波数による周期との誤差を算出する誤差算出手段と、
前記誤差算出手段で算出された前記誤差を累積して累積誤差を算出する誤差累積手段と、
前記誤差累積手段で算出された前記累積誤差と予め設定された所定のしきい値とを比較する累積誤差比較手段とを有し、
前記ビデオクロック生成手段は前記累積誤差比較手段の比較結果に基づいて前記ビデオクロックの周期を前記基準クロックに基づいて増減させることを特徴とする請求項１又は２記載のビデオクロック生成装置。
【請求項４】
前記誤差累積手段で累積された前記累積誤差を初期化する累積誤差初期化手段を有し、
前記累積誤差初期化手段は走査ライン毎に異なる位置で前記累積誤差を初期化することを特徴とする請求項３記載のビデオクロック生成装置。
【請求項５】
第１の走査ラインの印字開始位置を前記基準クロックに基づいて第２の走査ラインの印字開始位置に調整する印字開始位置調整手段を有することを特徴とする請求項３又は４記載のビデオクロック生成装置。
【請求項６】
第１の走査ラインの印字終了位置を前記基準クロックに基づいて第２の走査ラインの印字終了位置に調整する印字終了位置調整手段を有することを特徴とする請求項３から５の何れか１項に記載のビデオクロック生成装置。
【請求項７】
前記印字終了位置調整手段は前記第１の走査ラインの印字終了位置と前記第２の走査ラインの印字終了位置との差に基づいて前記しきい値を増減することで前記第１の走査ラインの印字終了位置を調整することを特徴とする請求項６記載のビデオクロック生成装置。
【請求項８】
第１の走査ラインの第１の所定画素の位置を基準クロックに基づいて第２の走査ラインの第２の所定画素の位置に調整する画素位置調整手段を有することを特徴とする請求項３から７の何れか１項に記載のビデオクロック生成装置。
【請求項９】
前記ビデオクロック生成手段は異なるビデオクロックにおいて異なる位置に前記基準クロックを付加することで前記周期を増減することを特徴とする請求項１から８の何れか１項に記載のビデオクロック生成装置。
【請求項１０】
請求項１から９の何れか１項に記載の前記ビデオクロック生成装置を有することを特徴とする画像形成装置。
【請求項１１】
前記ビデオクロック生成装置から出力されたビデオクロックと多値の画像データとに基づいてレーザダイオードを駆動するための駆動信号を出力する駆動信号出力手段を有することを特徴とする請求項１０記載の画像形成装置。
【請求項１２】
所定周期の基準クロックに基づいて該所定周期の整数倍の周期を持つビデオクロックを生成するビデオクロック生成方法であって、
１走査ライン毎の画素数と走査幅とに基づいて設定された目標周波数に最も近い周波数となるように前記ビデオクロックの周期を前記基準クロックに基づいて増減することを特徴とするビデオクロック生成方法。
【請求項１３】
前記ビデオクロックの周期と前記目標周波数による周期との誤差を算出する誤差算出ステップと、
前記誤差算出ステップで算出された前記誤差を累積して累積誤差を算出する誤差累積ステップと、
前記誤差累積ステップで算出された前記累積誤差と予め設定された所定のしきい値とを比較する累積誤差比較ステップとを有し、
前記累積誤差比較ステップの比較結果に基づいて前記ビデオクロックの周期を前記基準クロックに基づいて増減させることを特徴とする請求項１２記載のビデオクロック生成方法。
【請求項１４】
前記誤差累積ステップで累積された前記累積誤差を初期化する累積誤差初期化ステップを有し、
前記累積誤差初期化ステップは走査ライン毎に異なる位置で前記累積誤差を初期化することを特徴とする請求項１３記載のビデオクロック生成方法。
【請求項１５】
第１の走査ラインの印字開始位置を前記基準クロックに基づいて第２の走査ラインの印字開始位置に調整する印字開始位置調整ステップを有することを特徴とする請求項１３又は１４記載のビデオクロック生成方法。
【請求項１６】
第１の走査ラインの印字終了位置を前記基準クロックに基づいて第２の走査ラインの印字終了位置に調整する印字終了位置調整ステップを有することを特徴とする請求項１３から１５の何れか１項に記載のビデオクロック生成方法。
【請求項１７】
前記印字終了位置調整ステップは前記第１の走査ラインの印字終了位置と前記第２の走査ラインの印字終了位置との差に基づいて前記しきい値を増減することで前記第１の走査ラインの印字終了位置を調整することを特徴とする請求項１６記載のビデオクロック生成方法。
【請求項１８】
第１の走査ラインの第１の所定画素の位置を基準クロックに基づいて第２の走査ラインの第１の所定画素の位置に調整する画素位置調整ステップを有することを特徴とする請求項１３から１７の何れか１項に記載のビデオクロック生成方法。
【請求項１９】
異なるビデオクロックにおいて異なる位置に前記基準クロックを付加することで前記周期を増減することを特徴とする請求項１２から１８の何れか１項に記載のビデオクロック生成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ビデオクロック生成装置、それを有する画像形成装置及びビデオクロック生成方法に関する。
【０００２】
【従来の技術】
従来、レーザプリンタやディジタル複合機等の画像形成装置では、多階調表現を目的としたパルス幅変調、補正等を目的とした周波数変調技術が用いられている。
【０００３】
例えば中間階調の再現を目的とした場合では、レーザの点灯時間を１ピクセル以下の単位で制御できるパルス幅変調が用いられている。このようなパルス幅変調を実現する技術としては、１ピクセルを規定するビデオクロックの周波数のｎ倍（ｎ＝自然数）の基準クロックを用いる方法が存在する（例えば以下に示す特許文献１参照）。以下、これを従来技術１とする。
【０００４】
従来技術１による画像形成装置のコントローラ部１００の構成を図１を用いて説明する。図１に示すように、コントローラ部１００は、画像データ入力バッファ１０１とルックアップテーブル１０２とビデオバンドバッファ１０３と主走査方向カウンタ１０４と副走査方向カウンタ１０５とパラレルシリアル変換部１０６と複数倍クロック発生部１０７とを有して構成されている。この構成において、画像データ入力バッファ１０１は入力された多階調の画像データを一時的に保持し、ルックアップテーブル１０２は入力された多階調の画像データに基づいてビットマップデータを出力し、ビデオバンドバッファ１０３は入力されたビットマップデータを一時的に保持し、パラレルシリアル変換部１０６はビデオクロックから生成された解像度の複数（ｎ）分の１倍の周期を持つ基準クロック（複数（ｎ：自然数）倍クロックともいう）（ｎ）ＶＣＬＫに同期して画素データをシリアルに出力する。また、複数倍クロック発生部１０７は画像形成装置の解像度と同じ周期を持つビデオクロック（ドットクロックともいう）ＶＣＬＫ及び（ｎ）ＶＣＬＫを発生し、主走査方向カウンタ１０４はＶＣＬＫをカウントし、副走査方向カウンタ１０５は主走査方向の印字開始位置を規定するの同期信号ＨＳＹＮＣをカウントする。従って、従来技術１では複数倍クロック発生部１０７で発生された（ｎ）ＶＣＬＫ、即ち、解像度の（ｎ）倍で階調を制御することが可能となる。
【０００５】
この従来技術１で用いられている基準クロックＶＣＬＫは、ＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ）を利用することで容易に実現できる。ＶＣＬＫの周波数をより高くすることは基準クロックの周波数を高くすることにつながり、より高階調のＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）が構成できる。
【０００６】
また、近年のカラーレーザプリンタでは高速化のために光学系を２つ以上搭載したタンデム方式が用いられている。タンデム方式では、各色毎に別々の感光体に各色の画像データをレーザビームで露光してから同一の記録媒体上に重ね合わせるが、各色毎の光学的特性、及び機械的精度のばらつきにより、各色の画像を重ね合わせる際に位置ずれが生じ易い。このため、高品質な画像出力を得るためには、同一位置で重ね合うように位置合わせを精度よく行う必要がある。従来、主走査に関する位置合わせの補正要因には、主走査書き出し位置（サイドレジ），主走査長さ（全倍率），センタレジ合わせ（左右倍率）があり、各種補正方法が提案されている。
【０００７】
例えば全倍率や左右倍率の補正方法に関しては、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）への電圧を制御することによってビデオクロックの周波数を任意に調整し得る手段で全倍率／左右倍率補正する装置が存在する。また、サイドレジの補正方法に関しては、ビデオクロックの周波数を任意に調整し得る周波数可変手段を備え、周波数可変手段であるＶＣＯへの電圧を制御することによって、主走査方向同期信号から有効印字期間開始点までの無効印字期間のビデオクロックの周波数を調整する装置が存在する（例えば特許文献２参照）。以下、これを従来技術２とする。
【０００８】
【特許文献１】
特開平８−３２１９５２号公報
【特許文献２】
特開平１１−１２９５２６号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、従来技術１では、基準クロックの周波数がビデオクロックによって決まるために、常にＰＬＬを最大発振周波数で動作させることができないという問題が存在する。
【００１０】
更に、従来技術２では、アナログ回路を時間軸で制御することが必要となり、アナログ回路の応答特性、及びカラー画像形成装置における各色毎に対するアナログ回路特性がばらつきにより、精度よくカラーレジを補正できないという問題がある。また、十分な精度で調整されたアナログ回路を低コストで構成することが困難であるとともに、これらを各色毎に必要とするためにカラー画像形成装置ではコストアップとなってしまう。更に、アナログ的な調整要素を含む補正回路は小型化を行う上で他回路との集積化に対して実現を困難なものとしている。
【００１１】
本発明は以上の問題に鑑みてなされたもので、ＰＬＬの最大発振周波数で動作でき、デジタルで高い精度の周波数変調を可能とする簡素で安価なビデオクロック生成装置、それを有する画像形成装置及びビデオクロック生成方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
かかる目的を達成するために、本発明によるビデオクロック生成装置は、請求項１記載のように、所定周期の基準クロックを出力する基準クロック生成手段と、前記基準クロックに基づいて前記所定周期の整数倍の周期を持つビデオクロックを出力するビデオクロック生成手段とを有し、前記ビデオクロック生成手段が前記基準クロックに基づいて前記ビデオクロックの前記周期を増減するように構成される。基準クロックの所定整数倍の周期（周波数）と、１ピクセル期間を規定するビデオクロックの周期（周波数）との間に差があっても、基準クロックを増減することで、この差を吸収することができる。従って、基準クロック出力手段が出力することができる基準クロックの最大周波数を利用することができ、デジタルで高い精度の周波数変調を可能とする簡素で安価なビデオクロック生成装置が実現できる。
【００１３】
また、請求項１記載の前記ビデオクロック生成装置は、例えば請求項２記載のように、１走査ライン毎の画素数と走査幅とに基づいて目標周波数を設定する目標周波数設定手段とを有し、前記ビデオクロック生成手段が前記目標周波数に最も近い周期となるように前記ビデオクロックの周期を前記基準クロックに基づいて増減するように構成するとよい。
【００１４】
また、請求項１又は２記載の前記ビデオクロック生成装置は、例えば請求項３記載のように、前記ビデオクロックの周期と前記目標周波数による周期との誤差を算出する誤差算出手段と、前記誤差算出手段で算出された前記誤差を累積して累積誤差を算出する誤差累積手段と、前記誤差累積手段で算出された前記累積誤差と予め設定された所定のしきい値とを比較する累積誤差比較手段とを有し、前記ビデオクロック生成手段が前記累積誤差比較手段の比較結果に基づいて前記ビデオクロックの周期を前記基準クロックに基づいて増減させるように構成してもよい。
【００１５】
また、請求項３記載の前記ビデオクロック生成装置は、好ましくは請求項４記載のように、前記誤差累積手段で累積された前記累積誤差を初期化する累積誤差初期化手段を有し、前記累積誤差初期化手段が走査ライン毎に異なる位置で前記累積誤差を初期化するように構成される。このように累積誤差を異なる位置で初期化することで、基準クロックを増減するビデオクロックの主走査方向での位置が各走査ライン毎に異なり、出力される画像の副走査方向にライン状の筋が生じることを防止することが可能となる。
【００１６】
また、請求項３又は４記載の前記ビデオクロック生成装置は、好ましくは請求項５記載のように、第１の走査ラインの印字開始位置を前記基準クロックに基づいて第２の走査ラインの印字開始位置に調整する印字開始位置調整手段を有するように構成される。これにより、ＰＬＬの最大周波数である基準クロックに基づいたサイドレジ補正が可能となる。
【００１７】
また、請求項３から５の何れか１項に記載の前記ビデオクロック生成装置は、好ましくは請求項６記載のように、第１の走査ラインの印字終了位置を前記基準クロックに基づいて第２の走査ラインの印字終了位置に調整する印字終了位置調整手段を有するように構成される。これにより、ＰＬＬの最大周波数である基準クロックに基づいた全倍率補正が可能となる。
【００１８】
また、請求項６記載の前記ビデオクロック生成装置は、好ましくは請求項７記載のように、前記印字終了位置調整手段が前記第１の走査ラインの印字終了位置と前記第２の走査ラインの印字終了位置との差に基づいて前記しきい値を増減することで前記第１の走査ラインの印字終了位置を調整するように構成される。これにより、しきい値を変更するという簡単な構成で基準クロックに基づいた全倍率補正を実現することができる。
【００１９】
また、請求項３から７の何れか１項に記載の前記ビデオクロック生成装置は、好ましくは請求項８記載のように、第１の走査ラインの第１の所定画素の位置を基準クロックに基づいて第２の走査ラインの第２の所定画素の位置に調整する画素位置調整手段を有するように構成される。これにより、ＰＬＬの最大周波数である基準クロックに基づいた左右倍率補正が可能となる。
【００２０】
また、請求項１から８の何れか１項に記載の前記ビデオクロック生成装置は、好ましくは請求項９記載のように、前記ビデオクロック生成手段が異なるビデオクロックにおいて異なる位置に前記基準クロックを付加することで前記周期を増減するように構成される。これにより、出力される画像のディフェクトをより低減することが可能となる。
【００２１】
また、本発明による画像形成装置は、請求項１０記載のように、請求項１から９の何れか１項に記載の前記ビデオクロック生成装置を有するように構成される。このように、所定電圧に基づいて出力される所定周期の基準クロックに基づいてビデオクロックの周波数を変調することが可能なビデオクロック生成装置を搭載することで、ＰＬＬの最大発振周波数で動作して、デジタルで高い精度の周波数変調を可能とする簡素で安価な画像形成装置が実現される。
【００２２】
また、請求項１０記載の前記画像形成装置は、好ましくは請求項１１記載のように、前記ビデオクロック生成装置から出力されたビデオクロックと多値の画像データとに基づいてレーザダイオードを駆動するための駆動信号を出力する駆動信号出力手段を有するように構成される。これにより、ＰＬＬの最大周波数に基づいて多階調表現された画像を出力できる画像形成装置が実現される。
【００２３】
また、本発明は、請求項１２記載のように、所定周期の基準クロックに基づいて該所定周期の整数倍の周期を持つビデオクロックを生成するビデオクロック生成方法であって、１走査ライン毎の画素数と走査幅とに基づいて設定された目標周波数に最も近い周波数となるように前記ビデオクロックの周期を前記基準クロックに基づいて増減するように構成される。基準クロックの所定整数倍の周期（周波数）と、１ピクセル期間を規定するビデオクロックの周期（周波数）との間に差があっても、基準クロックを増減することで、この差を吸収することができる。従って、基準クロック出力手段が出力することができる基準クロックの最大周波数を利用することができ、デジタルで高い精度の周波数変調を可能とする簡素で安価なビデオクロック生成装置が実現できる。
【００２４】
また、請求項１２記載の前記ビデオクロック生成方法は、例えば請求項１３記載のように、前記ビデオクロックの周期と前記目標周波数による周期との誤差を算出する誤差算出ステップと、前記誤差算出ステップで算出された前記誤差を累積して累積誤差を算出する誤差累積ステップと、前記誤差累積ステップで算出された前記累積誤差と予め設定された所定のしきい値とを比較する累積誤差比較ステップとを有し、前記累積誤差比較ステップの比較結果に基づいて前記ビデオクロックの周波数を前記基準クロックに基づいて増減させるように構成してもよい。
【００２５】
また、請求項１３記載の前記ビデオクロック生成方法は、好ましくは請求項１４記載のように、前記誤差累積ステップで累積された前記累積誤差を初期化する累積誤差初期化ステップを有し、前記累積誤差初期化ステップが走査ライン毎に異なる位置で前記累積誤差を初期化するように構成される。このように累積誤差を異なる位置で初期化することで、周波数変調されるビデオクロックの主走査方向での位置が各走査ライン毎に異なり、出力される画像の副走査方向にライン状の筋が生じることを防止することが可能となる。
【００２６】
また、請求項１３又は１４記載の前記ビデオクロック生成方法は、好ましくは請求項１５記載のように、第１の走査ラインの印字開始位置を前記基準クロックに基づいて第２の走査ラインの印字開始位置に調整する印字開始位置調整ステップを有するように構成される。これにより、ＰＬＬの最大周波数である基準クロックに基づいたサイドレジ補正が可能となる。
【００２７】
また、請求項１３から１５の何れか１項に記載の前記ビデオクロック生成方法は、好ましくは請求項１６記載のように、第１の走査ラインの印字終了位置を前記基準クロックに基づいて第２の走査ラインの印字終了位置に調整する印字終了位置調整ステップを有するように構成される。これにより、ＰＬＬの最大周波数である基準クロックに基づいた全倍率補正が可能となる。
【００２８】
また、請求項１６記載の前記ビデオクロック生成方法は、好ましくは請求項１７記載のように、前記印字終了位置調整ステップが前記第１の走査ラインの印字終了位置と前記第２の走査ラインの印字終了位置との差に基づいて前記しきい値を増減することで前記第１の走査ラインの印字終了位置を調整するように構成される。これにより、しきい値を変更するという簡単な構成で基準クロックに基づいた全倍率補正を実現することができる。
【００２９】
また、請求項１３から１７の何れか１項に記載の前記ビデオクロック生成方法は、好ましくは請求項１８記載のように、第１の走査ラインの第１の所定画素の位置を基準クロックに基づいて第２の走査ラインの第２の所定画素の位置に調整する画素位置調整ステップを有するように構成される。これにより、ＰＬＬの最大周波数である基準クロックに基づいた左右倍率補正が可能となる。
【００３０】
また、請求項１２から１８の何れか１項に記載の前記ビデオクロック生成方法は、好ましくは請求項１９記載のように、異なるビデオクロックにおいて異なる位置に前記基準クロックを付加することで前記周期を増減するように構成される。これにより、出力される画像のディフェクトをより低減することが可能となる。
【００３１】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。図２は、本発明の一実施形態による画像形成装置におけるプリンタコントローラ１とプリンタエンジン２との構成を示すブロック図である。
【００３２】
図２に示すように、プリンタコントローラ１は、ビデオクロック生成部１０とＣＰＵ（中央演算処理装置）２０とバスブリッジ４０とメモリ３０と画像処理部（スクリーン）５０とＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）６０とを有して構成される。
【００３３】
画像処理部５０へは、バスブリッジ４０を介して接続されたＣＰＵ２０とメモリ３０とから処理対象の画像データが入力される。
【００３４】
ここで、一般的な画像形成装置は、モノクロ／カラーに関わらず、各ドット（又はピクセル）を白／黒（カラーであればＹ：イエロー，Ｍ：マゼンダ，Ｃ：シアン，Ｋ：黒若しくは白の何れか）の２値で表現するものが大半である。然るに、画像データが多階調である場合、画像処理部５０は２値のドットを用いて多階調を表現する必要がある。そこで画像処理部５０は、入力された画像データを例えば４×４ドット（８×８，１６×１６であってもよい）の格子状のマトリクスに分割し、このマトリクスを１つの画素と見なして網点法や渦巻法やベイヤ法等の組織的ディザ法等の処理を施す。これにより、２値のドット表現を用いて多階調表現された画像を実現する。
【００３５】
以上のように画像処理された画像データはＰＷＭ６０に入力される。この時点で画像データはパラレルデータである。ＰＷＭ６０は入力された画像データをビデオクロック生成部１０から入力されたビデオクロックに従って順次、シリアルデータに変換してプリンタエンジン２へ出力する。
【００３６】
ここで、全倍率や左右倍率やセンタレジ等の補正の際に行われるビデオクロックの周波数の変調方法を以下に説明する。
【００３７】
ビデオクロックの周波数変調は、ビデオクロック生成部１０において行われる。ビデオクロック生成部１０の詳細な構成を図３に示す。図３に示すように、ビデオクロック生成部１０は、基準クロック生成手段１１とビデオクロック生成手段１２と基準クロックカウント手段１３と誤差累積手段１４と誤差算出手段１５とを有して構成されている。
【００３８】
基準クロック生成手段１１は、ＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路を有して構成されており、入力された所定電圧に基づいて所定周期の基準クロックを出力する。基準クロックはビデオクロック生成手段１２と基準クロックカウント手段１３とへそれぞれ入力される。基準クロックカウント手段１３は入力された基準クロックを例えばＮ（Ｎ：自然数）個ずつカウントし、Ｎ個カウントされた際にカウント信号をビデオクロック生成手段１２へ入力する。ビデオクロック生成手段１２は、入力された基準クロック及びカウント信号に基づいて、所定周期の整数倍の周期を持つビデオクロックを生成し、これを出力する。
【００３９】
また、誤差算出手段１５はビデオクロックを入力し、これと１ピクセルの走査時間との差を誤差ΔＴとして算出する。ここで、誤差算出方法の一例を図４と共に以下に説明する。
【００４０】
例えば基準クロックを４００ＭＨｚ、目標とするビデオクロックの周波数を３８．１ＭＨｚとした場合、１基準クロックの周期Ｔ＿ｒｅｆは２．５ｎｓとなり、１ビデオクロックの周期Ｔ＿ｔａｒｇｅｔは２６．２５ｎｓとなる。従って、変調のない１ビデオクロックが（Ｔ＿ｔａｒｇｅｔ／Ｔ＿ｒｅｆ）の整数部分Ｎ（ここでは１０）個の基準クロックよりなるとすると、目標とするビデオクロックの周期Ｔ＿ｔａｒｇｅｔ（＝２６．２５ｎｓ）と実際のビデオクロックの周期Ｔ＿ａｃｔ（＝Ｎ×Ｔ＿ｒｅｆ＝２５．００ｎｓ）とに１．２５ｎｓの誤差ΔＴが生じる。誤差ΔＴの算出式を以下の式１に示す。
ΔＴ＝Ｔ＿ｔａｒｇｅｔ−Ｎ×Ｔ＿ｒｅｆ                  …（式１）
（但し、Ｎは（Ｔ＿ｔａｒｇｅｔ／Ｔ＿ｒｅｆ）の整数部分）
【００４１】
尚、目標とするビデオクロックの周波数は、１つの走査ラインに関する画素数と走査幅とに基づいて決定されるものである。これは、誤差算出手段１５若しくはその他の情報処理部において算出され、誤差算出手段１５に設定される。また、実際のビデオクロックの周期Ｔ＿ａｃｔは、目標とするビデオクロックの周波数から求まる周期Ｔ＿ｔａｒｇｅｔに最も近い値となるように設定することで、周波数変調が必要なビデオクロック数を最小とすることが可能となる。
【００４２】
このように算出された誤差ΔＴは、誤差累積手段１４へ入力される。誤差入力手段１４は入力された誤差ΔＴを累積し、得られた累積誤差Ｔｍと予め定められたしきい値（Ｔｓｕ，Ｔｓｄ）とを比較する。このしきい値は、上限又は下限を示す。即ち、誤差累積手段１４は、誤差算出手段１５で算出される誤差ΔＴが正の値である場合、累積誤差Ｔｍが上限を示すしきい値Ｔｓｕ以上となったことを検知し、誤差ΔＴが府の値である場合、累積誤差Ｔｍが下限を示すしきい値Ｔｓｄ以下となったことを検知する。ΔＴが正の値である場合、誤差累積手段１４はＴｍがＴｓｕ以上となったこと（ＴｍがＴｓｕをアップエッジで交差した場合：図４参照）をビデオクロック生成手段１２へ入力する。ビデオクロック生成手段１２は、これに応じて１つのビデオクロックの周期Ｔ＿ａｃｔを１基準クロックの周期Ｔ＿ｒｅｆ分長くして生成する（図４参照）。また、ΔＴが負の値である場合、誤差累積手段１４はＴｍがＴｓｄ以下となったこと（ＴｍがＴｓｄをダウンエッジで交差した場合）をビデオクロック生成手段１２へ入力する。ビデオクロック生成手段１２は、これに応じて１つのビデオクロックの周期Ｔ＿ａｃｔを１基準クロックの周期Ｔ＿ｒｅｆ分短くして生成する。尚、図４では、累積誤差Ｔｍが上限のしきい値Ｔｓｕをアップエッジで交差する場合が例として示されている。
【００４３】
また、上述におけるしきい値Ｔｓｕ，Ｔｓｄは、予め設定されているものである。但し、この際、誤差ΔＴに基づいて、基準クロックを増減させるビデオクロックの間隔を制御するとよい。即ち、例えば８個のビデオクロック毎に基準クロックを増減させる場合、しきい値（Ｔｓｕ，Ｔｓｄ）をΔＴ×８に基づいて決定する。
【００４４】
以上のように本実施形態では、ＰＬＬ回路の最大発振周波数である基準クロック（但し、最大周波数でなくてもよい）の周波数Ｔ＿ｒｅｆに従って、デジタル的に高い精度で、ドットの理想とする印字位置と実際の印字位置との誤差を解消することが可能となる。
【００４５】
また、このようにビデオクロックが周波数変調された場合、誤差算出手段１５では、以下の式２に基づいて誤差ΔＴが算出される。これにより、誤差累積手段１４の累積誤差Ｔｍが補正（周波数変調）を反映した値となる。
ΔＴ＝Ｔ＿ｔａｒｇｅｔ−（Ｎ±１）×Ｔ＿ｒｅｆ          …（式２）
（但し、Ｎは（Ｔ＿ｔａｒｇｅｔ／Ｔ＿ｒｅｆ）の整数部分）
【００４６】
更に、ＴｍがＴｓｕ以上となったこと又はＴｍがＴｓｄ以下となったことは、誤差累積手段１４から基準クロックカウント手段１３にも入力される。基準クロックカウント手段１３は上記のような入力を受けた場合、これに応じてカウント数Ｎを１増減させる。これにより、ビデオクロック生成手段１２と基準クロックカウント手段１３との間で基準クロックをカウントする位相が同期される。但し、補正のために増減する基準クロック数は１に限定されず、複数であってもよい。
【００４７】
また、周波数変調を行うビデオクロックの主走査方向の位置が別走査ラインで同一である場合、出力されるイメージ全体に副走査方向の筋が生じることがある。これは、走査ライン毎に周波数変調するビデオクロックの位置を変えることで解消される。このための構成を図５及び図６を用いて詳細に説明する。
【００４８】
図５は、ライン毎に周波数変調を行うビデオクロックの主走査方向での位置を変えるための構成（累積誤差算出開始位置初期化手段）を示すブロック図である。図５に示すように、累積誤差算出開始位置初期化手段は、主走査同期信号検出部１６と主走査同期信号カウンタ１７と初期化信号生成部１８とを有して構成されている。
【００４９】
この構成において、主走査同期信号検出部１６には、図示しないフォトディテクタで検出された主走査同期信号が入力される。主走査同期信号検出部１６において主走査同期信号が検出されると、このことが主走査同期信号カウンタ１７及び初期化信号生成部１８にそれぞれ入力される。
【００５０】
主走査同期信号カウンタ１７は、主走査同期信号が検出された回数をカウントして、現在走査しているラインを区別する。また、初期化信号生成部１８へは、ビデオクロックも入力される。初期化信号生成部１８は、検出された主走査同期信号からのビデオクロック数をカウントし、ライン毎に異なる位置（ライン毎に主走査同期信号から初期化位置までのビデオクロックの数を増減する）で初期化信号を生成する。生成した初期化信号は誤差累積手段１４へ入力される。誤差累積手段１４は、入力された初期化信号に基づいて、図６に示すように、誤差ΔＴの累積を開始する位置（初期化）を変更することで、周波数変調するビデオクロックの主走査方向での位置を変える。尚、初期化信号生成部１８は、８ライン毎や１６ライン毎等の周期性を持って初期化信号を生成してもよい。また、この方法とは別に、ライン毎に同一の位置で初期化信号を生成するように構成した場合、初期化時の値を変える（例えば０，１，２，…）ことでも同様の効果を得ることができる。
【００５１】
また、異なるビデオクロックにおいて異なる位置に基準クロックを付加するように構成することでも、出力される画像のディフェクトをより低減することが可能である。
【００５２】
次に、上記のような周波数を変調する構成を用いて、サイドレジ補正と全倍率補正と左右倍率補正とを順次行う場合の動作について、以下に図７を用いて詳細に説明する。
【００５３】
図７（ａ）〜（ｄ）は、本実施形態のプリンタコントローラ１による補正の流れを順に示す図である。尚、以下の説明ではＹＭＣＫによるカラー印刷を行う場合を例に挙げる。この流れにおいて、プリンタコントローラ１は、まず図８に示すようなチャートを出力し、このチャートにおける基準色（ここではＫを基準色とする）に対する他の色（Ｙ，Ｍ，Ｃ）の主走査方向の印字開始位置と中心位置と終了位置とを測定する（図７（ａ）参照）。但し、中心位置に限定されず、ライン毎の印字開始位置と終了位置との間の対応する所定の画素位置であれば如何様にも変形することができる。尚、以下の説明では、中心位置を例に挙げて説明する。
【００５４】
次に、プリンタコントローラ１は、各色の印字開始位置を調整する（図７（ｂ）参照）。これは、印字領域の開始位置（左端）を基準色と同じ位置へシフトさせることで実現される。即ち、基準色と対象色との走査ラインで走査開始位置から印字開始位置までの長さの差を基準クロック数に換算し、この基準クロックを走査開始位置から印字開始位置までにおけるビデオクロックから増減することで印字開始位置が調整できる。尚、増減する基準クロックは各ビデオクロックに等分配しても、１つのビデオクロックにすべて含めてもよい。このようなサイドレジ補正を行う構成は、図３に示すビデオクロック生成部１０がサイドレジ補正手段（印字開始位置調整手段ともいう）として機能できるために実現される。
【００５５】
このように印字開始位置を各色で整合すると、次にプリンタコントローラ１は、各色の主走査方向での全倍率を調整する（図７（ｃ）参照）。これは、基準色と対象の色との印字終了位置の差を画素数に換算し、この画素分の長さに相当する数の基準クロックを印字開始位置から終了位置までにおけるビデオクロックから増減することで実現される。以下に、この際の手順の一例を説明する。
【００５６】
まず、プリンタコントローラ１は、印字開始位置を調整した後の終了位置の差を基準色の画素の数ｍに換算する。次に、換算した画素数ｍを印字領域における１ライン分の基準色のビデオクロック数（＝１ライン分の最大画素数）Ｍで除算し、これに基準色のビデオクロックの周期Ｔ＿Ｋを乗算する。これにより、基準色のビデオクロックの周期Ｔ＿Ｋと対象色のビデオクロックの周期Ｔ＿ｉとの差ｄＴが算出される。次に、プリンタコントローラ１は、算出した差ｄＴが正の値である場合、この差ｄＴを上述における下限のしきい値Ｔｓｄから減算する。これに対して、算出した差ｄＴが負の値である場合、この差ｄＴを上述における上限のしきい値Ｔｓｕに加算する。これにより、変更されたしきい値に基づいて、全倍率補正を行うための基準クロックが各ビデオクロックに分配される。このような全倍率補正を行う構成は、図３に示すビデオクロック生成部１０が全倍率調整手段として機能できるために実現される。尚、以上のような動作により、全倍率補正は印字開始位置から終了位置までの印字領域でのみ行われる。
【００５７】
このように全倍率補正のための処理（しきい値の変更）が完了すると、次に、プリンタコントローラ１は、左右倍率を調整する（図７（ｄ）参照）。以下に、この際の手順の一例を説明する。
【００５８】
まず、プリンタコントローラ１は、基準色に関し、中心位置で区分けした左右の画像の画素数（右画像の画素数をＭｒ＿Ｋ，左画像の画素数をＭｌ＿Ｋとする）を特定する。次に、同様に、対象色に関し、中心位置で区分けした左右の画像の画素数（右画像の画素数をＭｒ＿ｉ，左画像の画素数をＭｌ＿ｉとする）を特定する。その後、プリンタコントローラ１は、左画像に着目した画素数の差ｄＭｌと右画像に着目した画素数の差でｄＭｒと対象色の全画素数とに基づいて、以下の式３から傾きを算出し、この傾きに基づいて印字領域におけるしきい値を変更する（図７（ｄ）参照）。但し、この際に全倍率が変化しないように注意する。このように、１ラインを走査中にしきい値を上記した傾きに従って変更することで、左右倍率補正が行われる。尚、しきい値の変更は誤差累積手段１４において行われる。このような左右倍率補正を行う構成は、図３に示すビデオクロック生成部１０が左右倍率調整手段として機能できるために実現される。尚、以上のような動作により、左右倍率補正は印字開始位置から終了位置までの印字領域でのみ行われる。
【００５９】
以上のように、印字開始位置やしきい値を変更し、このしきい値に従って印字処理を行うことで、本実施形態ではＰＬＬの最大周波数である基準クロックに基づいてサイドレジ補正，全倍率補正，左右倍率補正が施されたイメージを出力することが可能となる。尚、比較のために、従来におけるセンタレジ補正，全倍率補正，左右倍率補正の流れを図９に示す。図９に示すように、従来ではチャートを出力し（ａ）、このチャートに基づいて、印字開始位置調整（ｂ）、全倍率調整（ｃ）、左右倍率調整（ｅ）が行われていた。但し、従来では全倍率調整（ｃ）、左右倍率調整（ｅ）を行った後に、再度、画像開始位置調整（ｄ，ｆ）を行う必要があった。
【００６０】
また、上記では、入力された画像データを格子状のマトリクスに分割し、このマトリクスを１つの画素と見なして網点法や渦巻法やベイヤ法等の組織的ディザ法等の処理を施すことで画像を多階調で表現する場合の各種補正を実現するためのビデオクロック生成に関して例を挙げて説明していた。本発明では、このほかに、同様の構成を利用して多階調表現されたイメージを実現することも可能である。
【００６１】
多階調表現において、ビデオクロックを生成する構成は及びこれに基づいて印字処理を行う構成は上述した補正のためのものと同様であるため、ここでは説明を省略する。但し、図３における基準クロック生成手段１１で生成された基準クロックは、図２に示すＰＷＭ６０にも入力されているものである。
【００６２】
以上のような構成における各信号の関係を図１０に示す。尚、図１０では、Ｎを５個とし、４値の画像データが入力される場合について例を挙げて説明している。
【００６３】
図１０に示すように、累積誤差Ｔｍに基づいてビデオクロックの周期を変調し、画像にサイドレジ補正や全／左右倍率補正を行う際の関係は上述と同様である。また、このように周波数変調されたビデオクロックが入力されたＰＷＭ６０は、同じく入力された画像データ及び基準クロックに基づいて出力する駆動信号のＨｉｇｈレベルの期間（即ちレーザ駆動部７０におけるレーザダイオードを点灯する期間）を変調して出力する。
【００６４】
以上のように構成することで、ＰＬＬの最大周波数である基準クロックに基づいて多階調に表現され、且つ各種補正がなされた画像を出力することが可能となる。
【００６５】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【００６６】
【発明の効果】
以上説明したように、ＰＬＬの最大発振周波数で動作でき、デジタルで高い精度の周波数変調を可能とする簡素で安価なビデオクロック生成装置、それを有する画像形成装置及びビデオクロック生成方法が実現される。
【図面の簡単な説明】
【図１】従来技術１による画像形成装置のコントローラ部１００の構成を示すブロック図である。
【図２】本発明の一実施形態による画像形成装置におけるプリンタコントローラ１とプリンタエンジン２との構成を示すブロック図である。
【図３】図２に示すビデオクロック生成部１０の構成を示すブロック図である。
【図４】本発明の一実施形態における誤差算出方法の一例を説明するための図である。
【図５】本発明の一実施形態において走査ライン毎に周波数変調するビデオクロックの位置を変えるための構成（累積誤差算出開始位置初期化手段）示すブロック図である。
【図６】図５に示す累積誤差算出開始位置初期化手段により初期化位置を変えた場合の周波数変調されるビデオクロックの位置を説明するための図である。
【図７】本発明の一実施形態におけるサイドレジ補正と全倍率補正と左右倍率補正とを順次行う場合の動作を説明するための図である。
【図８】図７（ａ）の際に出力されるチャートの一例を示す図である。
【図９】従来におけるセンタレジ補正，全倍率補正，左右倍率補正の流れを示す図である。
【図１０】本発明の一実施形態において多階調表現を行う際の各信号の関係を示す図である。
【符号の説明】
１  プリンタコントローラ            １０  ビデオクロック生成部
１１  基準クロック生成手段          １２  ビデクロック生成手段
１３  基準クロックカウント手段      １４  誤差累積手段
１５  誤差算出手段                  １６  主走査同期信号検出部
１７  主走査同期信号カウンタ        １８  初期化信号生成部
６０  ＰＷＭ
【図１】
2004249497.tif 000003
【図２】
2004249497.tif 000004
【図３】
2004249497.tif 000005
【図４】
2004249497.tif 000006
【図５】
2004249497.tif 000007
【図６】
2004249497.tif 000008
【図７】
2004249497.tif 000009
【図８】
2004249497.tif 000010
【図９】
2004249497.tif 000011
【図１０】
2004249497.tif 000012