(57)【要約】【課題】低温焼成多層セラミック基板の放熱構造において、サーマルビアの突き出しによる表面導体層の凹凸が生じ、半導体素子を表面導体層に密着して実装するのが困難であり、その結果温度上昇を招くという問題がある。【解決手段】  突き出しを防止するための工程が必要であり、サーマルビアは所望のセラミック積層数を超過しないように形成する。セラミックの収縮量とサーマルビアに使用する導体の収縮量は異なり、サーマルビアに使用する導体の収縮量がセラミックの収縮量より小さいため、焼成工程においてサーマルビアが低温焼成多層セラミック基板の表面層より突出する。このためサーマルビアの位置を移動させて積層することにより、サーマルビアの突き出しが確実に防止でき、半導体素子の実装が容易にできる。【選択図】      図１
2004214582.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が実装された低温焼成多層セラミック基板の放熱構造において、
前記低温焼成多層セラミック基板は、絶縁部材からなる内層絶縁層と、前記内層絶縁層内に導電性部材からなるサーマルビアを形成した内部伝熱層とが順次積層されてなるものであって、前記内部伝熱層に形成されたサーマルビアは所望の積層数を越えて同一位置に重ならないようにシフトして配置され、前記サーマルビアをシフトした層間の全面に渡り導電性部材からなる導体層を積層して一括形成したことを特徴とする低温焼成多層セラミック基板の放熱構造。
【請求項２】
前記内層絶縁層内に導電性部材からなるサーマルビアを形成した内部伝熱層の積層数を１層乃至４層としたことを特徴とする請求項１記載の低温焼成多層セラミック基板の放熱構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電子部品を実装して電子回路を構成するための回路基板として使用される低温焼成多層セラミック基板の放熱構造に関するものである。
【０００２】
【従来の技術】
従来の低温焼成多層セラミック基板の放熱構造は、半導体素子の放熱のため、サーマルビアを設けていたが、焼成工程で生じるセラミックの収縮量とサーマルビアに使用する導体の収縮量が異なるため、サーマルビアが低温焼成多層セラミック基板の表面層より突き出すために半導体素子の実装ができず、基板表面にキャビティを設けてペースト材を埋め込んで半導体素子を実装する方式で低温焼成多層セラミック基板の放熱構造を維持していた。（例えば、特許文献１）
また、一方で低温焼成多層セラミック基板の放熱能力を高めるために、半導体素子直下にヒートシンク用サーマルビアを複数配置し、基板の表面には熱伝導用の表面導体層を形成して放熱能力を向上させる方式で低温焼成多層セラミック基板の放熱構造を形成していた。（例えば、特許文献２）
【０００３】
【特許文献１】
特開平６−２１１０８号公報（第１−２頁、第１図）
【特許文献２】
特開平９−１５３６７９号公報（第１−３頁、第１図）
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の低温焼成多層セラミック基板の放熱構造では、サーマルビアの突き出しが問題になることから、低温焼成多層セラミック基板内にキャビティを形成してペースト材を埋め込む方式により対処していたが、一般にペースト材の熱伝導率が悪く、ペーストそのものの温度上昇値が大きくなるという問題がある。
【０００５】
さらに、低温焼成多層セラミック基板の表面に熱伝導用の表面導体層を形成する放熱構造では、サーマルビアの突き出しによる表面導体層の凹凸が生じ、半導体素子を表面導体層に密着して実装するのが困難であり、半導体素子実装に使用する接着材に段差が生じて、前記接着材の温度上昇を招くという問題がある。
【０００６】
この発明は、上記のような問題点を解決するためになされたもので、低温焼成多層セラミック基板の放熱構造において、サーマルビアの突き出し量を所定の精度内に抑制することで低温焼成多層セラミックへの半導体素子実装を容易にでき、放熱性の維持向上を図ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明は、上記目的を達成するために、半導体素子が実装された低温焼成多層セラミック基板の放熱構造において、絶縁部材からなる内層絶縁層と、前記内層絶縁層内に導電性部材からなるサーマルビアを形成した内部伝熱層が順次積層されてなるものであって、前記内部伝熱層に形成されたサーマルビアは所望の積層数を越えて同一位置に重ならないようにシフトして配置され、前記サーマルビアをシフトした層間には全面に渡り導電性部材からなる導体層を積層して一括形成したものである。
【０００８】
【発明の実施の形態】
実施の形態１．
以下、本発明の実施例について図を参照しながら詳細に説明する。
図１は、本発明の実施の形態１を示す斜視図であり、図２は、図１に示したものの断面図である。図１、図２において、低温焼成多層セラミック基板１には半導体素子２が実装され、ボンディングワイヤ３を介して電気的に接合されている。また、サーマルビア４の高さが低温焼成多層セラミック基板１の積層数を所望の積層数以上にならないように上下各サーマルビア４はシフトして配置されており、各々のサーマルビア４は全面導体層５との積層により接合されている。
【０００９】
上記のように構成された低温焼成多層セラミック基板の放熱構造においては、サーマルビア４が、半導体素子２が実装される低温焼成多層セラミック基板１の上面から底面まで連続して配置されないため、低温焼成多層セラミック基板１とサーマルビア４の焼成工程において生じる収縮量の差により、サーマルビアの突き出しを連続して配置された場合と比較して、サーマルビアの突き出し量を低減することができるので半導体素子２を容易に実装することが可能となる。
【００１０】
また、サーマルビアの突出量はサーマルビアを形成した内部伝熱層の積層数によって異なる。これは焼成工程で生じるセラミックの収縮量とサーマルビアに使用する導体の収縮量が異なり、サーマルビアに使用する導体の収縮量がセラミックの収縮量より小さいためで、焼成工程においてサーマルビアが低温焼成多層セラミック基板の表面層より突出する。この結果、過去のデータより積層数が５層を越えた場合のサーマルビア突出量は、２５μｍ以上となり半導体素子の実装ができなくなる。よって、半導体素子の実装を容易とするためには、連続するサーマルビアを形成した内部伝熱の積層数は４層以下とすることが好ましい。
【００１１】
このように、連続するサーマルビアを所望の積層数を超過しないように配置するとともに、サーマルビアを形成した内部伝熱層間には全面導体層を積層して層間のサーマルビアを接合させることにより、低温焼成多層セラミック基板１内の放熱能力を確保することが可能となる。
【００１２】
【発明の効果】
以上のように本発明によれば、連続するサーマルビアを所望の積層数を超過しないように配置することでサーマルビアの突き出しを抑制でき、半導体素子の実装を密着性良く実装することが可能となる。
【００１３】
また、サーマルビアを形成した内部伝熱層の層間には、全面導体層を積層して層間のサーマルビアを接合させることにより熱的に経路ができるため放熱能力を確保することができ、低温焼成セラミック基板の放熱構造が達成される。
【００１４】
【図面の簡単な説明】
【図１】この発明による低温焼成多層セラミック基板の放熱構造の実施の形態１を示す斜視図である。
【図２】この発明による低温焼成多層セラミック基板の放熱構造の実施の形態１を示す断面図である。
【符号の説明】
１  低温焼成多層セラミック基板
２  半導体素子
３  ボンディングワイヤ
４  サーマルビア
５  全面導体層
【図１】
2004214582.tif 000003
【図２】
2004214582.tif 000004