(57)【要約】【課題】      デュアル・ダマシン・プロセスを用いて銅配線を有する半導体素子のコンタクトを形成し、ウェーハ表面への擦り傷、絶縁層への破り取り、基板への銅の拡散などを抑止すると共に、タングステン・プラグと銅配線との間のコンタクト抵抗を節減する。【解決手段】  基板２００の上に設けたＰＭＤ層２０２をエッチングして、コンタクト・ホール部と、コンタクト・ホール部より広い幅のトレンチ部とを備えるデュアル・ダマシン・パターンを形成し、側壁上に、タングステン拡散防止膜２０４を設け、ダマシン・パターンを満たしたタングステン層を形成し、トレンチ部より上の層をタングステンＣＭＰによって研磨し、トレンチ部内の層の上部をエッチングして、トレンチ部の下部及びコンタクト・ホール部に渡って存在するタングステン・プラグ２０７を形成し、タングステン・プラグの上に銅拡散防止膜２０５を設け、銅拡散防止膜の上に銅配線２０９を設ける。【選択図】        図２Ｇ
2004214659.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の製造の際、銅配線を用いてコンタクトを形成する方法であって、
基板の上に設けられたＰＭＤ（Ｐｒｅ−Ｍｅｔａｌ  Ｄｉｅｌｅｃｔｒｉｃ）層をエッチングして、前記基板の上に位置するコンタクト・ホール部と、該コンタクト・ホール部の上に位置し、該コンタクト・ホール部より広い幅のトレンチ部とを備えるデュアル・ダマシン・パターンを形成する第1のステップと、
前記ダマシン・パターンの側壁に、タングステン拡散防止膜を設ける第２のステップと、
前記タングステン拡散防止膜の上にタングステンを設け、前記ダマシン・パターンを該タングステンで満たして、タングステン層を形成する第３のステップと、
前記トレンチ部の上にある前記タングステン層をタングステンＣＭＰによって研磨する第４のステップと、
前記トレンチ部における前記タングステン層の上部をエッチングして、前記トレンチ部における前記タングステン層の下部及び前記コンタクト・ホール部にわたって存在するタングステン・プラグを形成する第５のステップと、
前記タングステン・プラグの上に銅拡散防止膜を設ける第６のステップと、
前記銅拡散防止膜の上に銅を設ける第７のステップ
とを含むことを特徴とする半導体素子のコンタクト形成方法。
【請求項２】
前記第５のステップにて、前記コンタクト・ホール部における前記タングステンが露出不可能なように、前記トレンチ部における前記タングステンをドライ・エッチングすることを特徴とする請求項１に記載の半導体素子のコンタクト形成方法。
【請求項３】
前記タングステン拡散防止膜が、チタン層及び窒化チタン層を備えることを特徴とする請求項２に記載の半導体素子のコンタクト形成方法。
【請求項４】
前記銅拡散防止膜が、タンタル層及び窒化タンタル層を備えることを特徴とする請求項３に記載の半導体素子のコンタクト形成方法。
【請求項５】
前記銅配線及び前記タングステン・プラグの高さが、各々、略２５０ｎｍ、略３００ｎｍであることを特徴とする請求項４に記載の半導体素子のコンタクト形成方法。
【請求項６】
前記コンタクト・ホール部における前記タングステン・プラグの径及び前記トレンチ部の下部における前記タングステン・プラグの径が、各々、略１８５ｎｍ、略５００ｎｍであることを特徴とする請求項５に記載の半導体素子のコンタクト形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造に関し、特に、デュアル・ダマシン・プロセスを用いて、銅配線を有する半導体素子のコンタクトを形成する方法に関する。
【背景技術】
【０００２】
公知のように、銅配線の低抵抗特性に伴って、銅配線を有する半導体素子への要求が増えている。このため、銅配線を有する多様な半導体素子が開発されている。銅配線は一般に、該銅配線での銅の拡散を防ぐための銅拡散防止膜として機能する、銅シード層（例えば、タンタル（Ｔａ）及び窒化タンタル（ＴａＮ）の二重層）の上に、デュアル・ダマシン・プロセスによって設けられる。
【０００３】
しかしながら、半導体素子のコンタクトは通常、銅配線及びバイア・ホールの形成の際に用いられるデュアル・ダマシン・プロセスの代わりに、シングル・ダマシン・プロセスによるタングステン・プラグを介して設けられる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
該タングステン・プラグの形成には、タングステンＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）プロセスと、該ＣＭＰプロセスの後続としてのタッチアップ・プロセス（Ｔｏｕｃｈ−ｕｐ  Ｐｒｏｃｅｓｓ）とが必要である。しかしながら、タッチアップ・プロセスの際に、ウェーハ表面に対して微視的に且つ肉眼的に傷をつけて、結果として生じる酸化物粒子により絶縁層が破り取られるという不都合がある。
【０００５】
さらに、タングステン・プラグと銅配線との界面で銅拡散防止膜として機能するタンタル／窒化タンタルの二重層は、銅ＣＭＰプロセス中に、タングステンＣＶＤプロセスの際に生じたボイド、即ち、タングステン・プラグにおける空き領域によって崩れる恐れがある。
【０００６】
図１Ａ〜図１Ｆは、タングステン・プラグ及びシングル・ダマシンを順次に用いてコンタクトを形成する従来の方法を示す模式図である。
【０００７】
図１Ａに示すように、ＰＭＤ（Ｐｒｅ−Ｍｅｔａｌ  Ｄｉｅｌｅｃｔｒｉｃ）層１０２がフォトリソグラフィにてエッチングされて、コンタクト・ホール１０４が設けられる。しかる後、図１Ｂに示すようにタングステン拡散防止膜１０６（例えば、チタン（Ｔｉ）／窒化チタン（ＴｉＮ）の二重層）が、ＰＭＤ層１０２とコンタクト・ホール１０４の側壁及び下面とに設けられる。続いて、タングステン層１０８がタングステンＣＶＤプロセスによってタングステン拡散防止膜１０６の上に設けられる。
【０００８】
ＣＶＤプロセスの際に、タングステン層１０８はコンタクト・ホール１０４の側壁から成長し始め、コンタクト・ホール１０４の中央にボイドが生成されることがある。
【０００９】
しかる後、図１Ｃに示すように、ＰＭＤ層１０２上のタングステン層１０８及びタングステン拡散防止膜１０６がタングステンＣＭＰプロセス及びタッチアップ・プロセスによって取り除かれ、ＰＭＤ層１０２の高さと殆ど同一な高さのタングステン・プラグ１０９を形成する。タングステン層１０８はタングステンＣＭＰプロセスによって研磨され、該タングステンＣＭＰプロセスのうちに完全に取り除かれない残りは、酸化物ＣＭＰプロセスのようなタッチアップ・プロセスによって取り除かれる。
【００１０】
しかる後、図１Ｄに示すように、付加ＰＭＤ層１０３がＰＭＤ層１０２の両側に設けられ、トレンチ１１０を形成する。そのトレンチ１１０の幅はタングステン・プラグ１０９のそれより広い。
【００１１】
しかる後、図１Ｅに示すように、銅拡散防止膜１１１（例えば、Ｔａ／ＴａＮの二重層）を付加ＰＭＤ層１０３とトレンチ１１０の側壁及び下面上に設け、その後、銅１１２を銅拡散防止膜１１１の上に設ける。その後、図１Ｆに示すようにトレンチ１１０上の銅１１２を銅ＣＭＰプロセスによって取り除いて銅配線１１３を形成する。
【００１２】
しかしながら、従来の方法では、次のような幾つかの問題点がある。
【００１３】
第一に、ＰＭＤ層１０２と付加ＰＭＤ層１０３との間の界面におけるタングステン残りによる漏れ電流を削減するためには、該付加ＰＭＤ層１０３が清潔な表面を有するＰＭＤ層１０２の上に設けられなければならないので、従来の方法ではタッチアップ・プロセスを要する。しかしながら、タッチアップ・プロセスのうちに、ウェーハの表面に対して微視的に且つ肉眼的に傷をつけて、絶縁層が破り取られるという不都合がある。
【００１４】
第二に、タングステンＣＭＰプロセスまたはタッチアップ・プロセスの後にボイドが露出して、銅拡散防止膜１１１を該ボイドの上に設けることができなくなる。こうして、銅ＣＭＰプロセス中に、銅配線１１３内の銅が、銅拡散防止膜として機能出来ないタングステン拡散防止膜１０６を介してシリコン基板１００へ広がることがある。仮に、タングステンＣＭＰプロセスまたはタッチアップ・プロセスの後にボイドが露出しないとしても、銅ＣＭＰプロセスの際に加えられた圧力によって、銅拡散防止膜１１１が崩壊して、ボイドが露出することがある。このため、銅配線１１３内の銅は同様にタングステン拡散防止膜１０６を介してシリコン基板１００へ広がることがある。
【００１５】
最後に、タングステン・プラグ１０９と銅配線１１３との間のコンタクト抵抗は、それらの両方間の接触領域の幅が狭くて、大きくなるという問題点がある。
【００１６】
したがって、本発明の主な目的は、デュアル・ダマシン・プロセスを用いて銅配線を有する半導体素子のコンタクトを形成して、ウェーハ表面への擦り傷、絶縁層での破り取り、銅拡散防止膜の崩壊による銅の拡散を抑止すると共に、タングステン・プラグと銅配線との間のコンタクト抵抗を減少することができる方法を提供する。
【課題を解決するための手段】
【００１７】
上記の目的を達成するために、本発明の好適実施例によれば、半導体素子の製造の際、銅配線を用いてコンタクトを形成する方法であって、基板の上に設けられたＰＭＤ（Ｐｒｅ−Ｍｅｔａｌ  Ｄｉｅｌｅｃｔｒｉｃ）層をエッチングして、前記基板の上に位置するコンタクト・ホール部と、該コンタクト・ホール部の上に位置し、該コンタクト・ホール部より広い幅のトレンチ部とを備えるデュアル・ダマシン・パターンを形成する第1のステップと、前記ダマシン・パターンの側壁に、タングステン拡散防止膜を設ける第２のステップと、前記タングステン拡散防止膜の上にタングステンを設け、前記ダマシン・パターンを該タングステンで満たして、タングステン層を形成する第３のステップと、前記トレンチ部の上にある前記タングステン層をタングステンＣＭＰによって研磨する第４のステップと、前記トレンチ部における前記タングステン層の上部をエッチングして、前記トレンチ部における前記タングステン層の下部及び前記コンタクト・ホール部にわたって存在するタングステン・プラグを形成する第５のステップと、前記タングステン・プラグの上に銅拡散防止膜を設ける第６のステップと、前記銅拡散防止膜の上に銅を設ける第７のステップとを含むことを特徴とする半導体素子のコンタクト形成方法が提供される。
また、前記第５のステップでは、該コンタクト・ホール部における前記タングステンが露出不可能なように、前記トレンチ部における前記タングステンをドライ・エッチングしてタングステン・プラグを形成する方法を用いてもよい。
【発明の効果】
【００１８】
上記において、本発明によれば、半導体素子の製造の際、デュアル・ダマシン・プロセスを用いて銅配線を有する半導体素子のコンタクトを形成して、ウェーハ表面への擦り傷、絶縁層での破り取り、銅拡散防止膜の崩壊による銅の拡散を抑止すると共に、タングステン・プラグと銅配線との間のコンタクト抵抗を減少することができる。また、銅拡散防止膜の崩壊による銅の拡散現象を防止することができ、タングステン・プラグと銅配線との間のコンタクト抵抗を縮めることができるという効果を奏する。
また、前記第５のステップにおいて、ウェット・エッチングよりもエッチング後の形状制御性に優れるドライ・エッチングを用いることにより、高集積化や微細化が進む半導体素子の製造において、精度良くタングステン層のエッチングを行うことができる。そのため、前記トレンチ部下部から、前記コンタクト・ホール部にわたって存在するタングステン・プラグが精度良く形成される。よって、タングステン・プラグ上面の面積が充分確保され、タングステン・プラグと銅配線との間のコンタクト抵抗を減少させることができる。
【発明を実施するための最良の形態】
【００１９】
図２Ａ〜図２Ｇは、本発明の好適実施例による半導体素子のコンタクト形成方法を示す模式図である。
【００２０】
図２Ａに示すように、ＰＭＤ層２０２をフォトリソグラフィにてエッチングしてデュアル・ダマシン・パターン２０１を形成する。このデュアル・ダマシン・パターン２０１は、その下部でコンタクト・ホール部を、その上部でトレンチ部を備える。コンタクト・ホール部の底面はシリコン基板２００と接触している。トレンチ部の幅がコンタクト・ホール部のそれより広いため、トレンチ部の底面はコンタクト・ホール部及びＰＭＤ層２０２と接触している。その後、図２Ｂに示すようにタングステン拡散防止膜２０４（例えば、Ｔｉ／ＴｉＮの二重層）がデュアル・ダマシン・パターン２０１の上に、即ち、ＰＭＤ層２０２の上、コンタクト・ホール部及びトレンチ部の側壁及び底面の上に設けられる。このＴｉ／ＴｉＮの厚さは好ましくは、３０／５ｎｍである。
【００２１】
その後、図２Ｃに示すように、タングステン層２０６がタングステンＣＶＤプロセスによってタングステン拡散防止膜２０４の上に設けられ、コンタクト・ホール部及びトレンチ部を満たすようになる。
【００２２】
しかる後、図２Ｄに示すように、タングステンＣＭＰによって、トレンチ部の外側にあるタングステン層２０６が取り除かれ、エッチング（より好適にはドライ・エッチング）によって、図２Ｅに示すように該トレンチ部内のタングステン層２０６の上部が取り除かれることによって、タングステン・プラグ２０７を形成する。こうして、タングステン・プラグ２０７はコンタクト・ホール部及びトレンチ部の下部にわたって存在するようになって、タングステンＣＶＤプロセスのうちに生じたボイド、即ちコンタクト・ホール部内の空き領域が露出できなくなる。好ましくは、タングステン・プラグ２０７の高さは３００ｎｍであり、コンタクト・ホール部におけるタングステン・プラグ２０７の径及びトレンチ部の下部におけるタングステン・プラグ２０７の径は各々１８５ｎｍ及び５００ｎｍである。また、図１Ｄの付加ＰＭＤ層１０３のような付加層をＰＭＤ層２０２の上に設ける必要がないので、タングステン層２０６の除去の際にタッチアップ・プロセスが必要でなくなる。このため、ウェーハの表面への擦り傷が生じなくなる。
【００２３】
その後、図２Ｆに示すように銅拡散防止膜２０５（例えば、Ｔａ／ＴａＮの二重層）がＰＭＤ層２０２及びタングステン・プラグ２０７の上に設けられる。好ましくは、Ｔａ／ＴａＮの厚さは７.７／７.５ｎｍである。コンタクト・ホール部におけるボイドが露出しないので、銅拡散防止膜２０５はタングステン・プラグ２０７の全面にわたって設けることができる。その後、銅層２０８が銅拡散防止膜２０５の上に設けられる。その後、図２Ｇに示すようにトレンチ部の外側にある銅層２０８が銅ＣＭＰプロセスによって取り除かれることによって、銅配線２０９を形成するようになる。好ましくは、この銅配線２０９の高さは２５０ｎｍである。
【００２４】
銅ＣＭＰプロセスにより加えられる圧力にもかかわらず、コンタクト・ホール部におけるボイドがタングステン・プラグ２０７より露出することがなく、また銅拡散防止膜２０５がタングステン・プラグ２０７の全面にわたって設けられるため、銅拡散防止膜２０５は容易に崩壊しなくなる。
【００２５】
また、タングステン・プラグ２０７と銅配線２０９との間のコンタクト抵抗は従来に比べて、タングステン・プラグ２０７と銅配線２０９との間の界面の幅が広いため、小さくなる。
【００２６】
上記において、本発明の好適な実施の形態について説明したが、本発明の請求範囲を逸脱することなく、当業者は種々の改変をなし得よう。
【図面の簡単な説明】
【００２７】
【図１Ａ】タングステン・プラグ及びシングル・ダマシンを順次に用いてコンタクトを形成する従来の方法を示す模式図
【図１Ｂ】タングステン・プラグ及びシングル・ダマシンを順次に用いてコンタクトを形成する従来の方法を示す模式図
【図１Ｃ】タングステン・プラグ及びシングル・ダマシンを順次に用いてコンタクトを形成する従来の方法を示す模式図
【図１Ｄ】タングステン・プラグ及びシングル・ダマシンを順次に用いてコンタクトを形成する従来の方法を示す模式図
【図１Ｅ】タングステン・プラグ及びシングル・ダマシンを順次に用いてコンタクトを形成する従来の方法を示す模式図
【図１Ｆ】タングステン・プラグ及びシングル・ダマシンを順次に用いてコンタクトを形成する従来の方法を示す模式図
【図２Ａ】本発明の好適実施例による半導体素子のコンタクト・ホール形成方法を示す模式図
【図２Ｂ】本発明の好適実施例による半導体素子のコンタクト・ホール形成方法を示す模式図
【図２Ｃ】本発明の好適実施例による半導体素子のコンタクト・ホール形成方法を示す模式図
【図２Ｄ】本発明の好適実施例による半導体素子のコンタクト・ホール形成方法を示す模式図
【図２Ｅ】本発明の好適実施例による半導体素子のコンタクト・ホール形成方法を示す模式図
【図２Ｆ】本発明の好適実施例による半導体素子のコンタクト・ホール形成方法を示す模式図
【図２Ｇ】本発明の好適実施例による半導体素子のコンタクト・ホール形成方法を示す模式図
【符号の説明】
【００２８】
２００  シリコン基板
２０１  デュアル・ダマシン・パターン
２０２  ＰＭＤ層
２０４  タングステン拡散防止膜
２０５  銅拡散防止膜
２０６  タングステン層
２０７  タングステン・プラグ
２０８  銅層
２０９  銅配線
【図１Ａ】
2004214659.tif 000003
【図１Ｂ】
2004214659.tif 000004
【図１Ｃ】
2004214659.tif 000005
【図１Ｄ】
2004214659.tif 000006
【図１Ｅ】
2004214659.tif 000007
【図１Ｆ】
2004214659.tif 000008
【図２Ａ】
2004214659.tif 000009
【図２Ｂ】
2004214659.tif 000010
【図２Ｃ】
2004214659.tif 000011
【図２Ｄ】
2004214659.tif 000012
【図２Ｅ】
2004214659.tif 000013
【図２Ｆ】
2004214659.tif 000014
【図２Ｇ】
2004214659.tif 000015