(57)【要約】【課題】立ち上げ時に出力電圧に現れるリンギングを低減する。【解決手段】ＩＧスイッチ３がオンになると、信号制御回路２４は遅延時間Ｔｄが経過した後に制御信号ＳｄをＨからＬにし、切替信号Ｓ１をＬからＨにする。遅延時間Ｔｄは、バッテリ電圧ＶＢに重畳するリンギングが減少する時間に設定されている。これにより、抵抗Ｒ４に定電流回路２５ａの基準電流Ｉ１が流れ、電流Ｉｖｂはコンパレータ２１による電流制限制御によりＩ１・Ｒ４／Ｒ１なる電流値になる。その後、時間Ｔが経過するごとに切替信号Ｓ２、Ｓ３、Ｓ４が順次ＬからＨになって制限電流値が段階的に増加し、それに伴って出力電圧Ｖｏも徐々に上昇する。【選択図】　図１
2004046616.tif 000002
【特許請求の範囲】
【請求項１】
入力端子から出力端子への電力伝達経路に介在する主トランジスタと、
出力電圧に応じた検出電圧を出力する電圧検出回路と、
目標電圧に対応した基準電圧を生成する基準電圧生成回路と、
前記検出電圧と前記基準電圧とが一致するように前記主トランジスタを制御する電圧制御回路と、
出力電流を検出する電流検出回路と、
入力電圧が印加された後、当該入力電圧のリンギングが低減した状態となった時点で立ち上げ開始信号を出力する遅延制御回路と、
前記立ち上げ開始信号が出力されたことを条件として、出力電流の制限値を時間の経過とともに徐々に上昇させる電流制限値設定回路と、
前記電流検出回路で検出された出力電流と前記電流制限値設定回路で設定された制限値とに基づいて、出力電流が前記制限値を超えないように前記主トランジスタを制御する電流制限回路とを備えて構成されていることを特徴とする電源回路。
【請求項２】
前記遅延制御回路は、入力電圧が印加された後所定の遅延時間が経過した時に立ち上げ開始信号を出力することを特徴とする請求項１記載の電源回路。
【請求項３】
前記遅延制御回路は、
入力電圧が印加された状態で動作する充電回路と、
その充電電圧と所定のしきい値電圧とを比較して立ち上げ開始信号を出力する比較回路とから構成されていることを特徴とする請求項２記載の電源回路。
【請求項４】
前記遅延制御回路は、
基準クロック信号を出力する発振回路と、
前記基準クロック信号に基づいて動作し、入力電圧が印加された後所定時間が経過した時に立ち上げ開始信号を出力するタイマ回路とから構成されていることを特徴とする請求項２記載の電源回路。
【請求項５】
前記遅延制御回路は、
印加された入力電圧と所定のしきい値電圧とを比較して比較信号を出力する比較回路と、
前記比較信号が所定時間だけ同一レベルを保持し続けたことを条件として立ち上げ開始信号を出力する定レベル検出回路とから構成されていることを特徴とする請求項１記載の電源回路。
【請求項６】
前記立ち上げ開始信号が出力されるまでの間、前記主トランジスタをオフ状態に制御する遮断回路を備えていることを特徴とする請求項１ないし５の何れかに記載の電源回路。
【請求項７】
シリーズレギュレータの回路形態を有し、前記主トランジスタは、前記入力端子から前記出力端子に至る通電経路に介在していることを特徴とする請求項１ないし６の何れかに記載の電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主トランジスタを制御することにより目標電圧に等しい電圧を出力する電源回路に関する。
【０００２】
【発明が解決しようとする課題】
一般に、電源回路にステップ状の入力電圧が印加されると、制御遅れなどに起因して出力電圧にオーバーシュートが発生する。このオーバーシュートは、出力電圧の立ち上がり速度が速いほど、つまり立ち上がり時間が短いほど大きく現れる。このオーバーシュートについては、出力端子に付加された平滑用コンデンサの静電容量を大きくし、出力電圧の立ち上がり速度を低下させることにより抑制することができる。しかし、コンデンサの静電容量を増やすと、コンデンサが大型化し、省スペース化、低コスト化の要求に対応することができないという問題が生じる。そこで、電源立ち上げ時における出力電圧の立ち上がり速度を直接的に制御することにより、コンデンサの静電容量を増やすことなくオーバーシュートの発生を防止する電源回路を実現できる。
【０００３】
しかし、この電源回路を例えば自動車に搭載されるＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）　に適用する場合、以下のような問題が生じる。自動車のＥＣＵは、助手席の下部辺りに設置されることが多く、エンジンルーム内に設置されるバッテリから当該ＥＣＵまでの配線距離は数ｍに及ぶ。この配線にはインダクタンス成分が分布して存在しているため、ＩＧ（イグニッション）スイッチをオフからオンに切り替えた時、バッテリからＥＣＵに流れ込む突入電流によってＥＣＵの入力電圧に大きなリンギングが重畳する。
【０００４】
出力電圧の立ち上げ途中にリンギングが重畳すると、本来単調増加するように制御される出力電圧にもリンギングが発生し、負荷回路に悪影響を及ぼす。一例をあげれば、負荷回路がマイコンなどの場合、電源立ち上げ時におけるリセット動作が正常に行われなくなる虞が生じる。
【０００５】
本発明は上記事情に鑑みてなされたもので、その目的は、出力電圧の立ち上がり速度を制御するものであって、その立ち上げ時に出力電圧に現れるリンギングを低減可能な電源回路を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に記載した手段によれば、電圧制御回路は、出力電圧の検出電圧と目標電圧に対応した基準電圧とが一致するように主トランジスタを制御するので、電源立ち上げ時を除いて出力電圧は目標電圧に等しくなる。また、この電圧追従制御とともに、電流制限回路は、出力電流が制限値を超えないように主トランジスタを制御するので、過負荷などに起因して制限値を超える出力電流が流れることを防止できる。この電流制限制御は前記電圧追従制御に優先して行われる。
【０００７】
電流制限値設定回路は、入力電圧が印加された後、入力電圧のリンギングが低減した状態となった時点で、出力電流の制限値を時間の経過とともに徐々に上昇させるので、電流制限値の上昇に従って出力電圧が上昇する時に、前記入力電圧のリンギングに応じて出力電圧に現れる電圧変動（リンギング）が小さくなる。これにより、立ち上げ時の出力電圧に基づいてリセット動作を行う負荷回路に対しても電源供給が可能となる。
【０００８】
請求項２に記載した手段によれば、リンギングの減衰に要する時間を遅延時間として設定し、遅延制御回路は、入力電圧が印加された後その遅延時間が経過した時に立ち上げ開始信号を出力するので、立ち上げ時におけるリンギングに対応した出力電圧の変動（リンギング）が小さくなる。
【０００９】
請求項３に記載した手段によれば、入力電圧が印加されると充電回路における充電動作が開始され、その充電電圧が所定のしきい値電圧以上となった時に出力電圧の立ち上げが開始される。
【００１０】
請求項４に記載した手段によれば、タイマ回路は、発振回路から出力される基準クロック信号に基づいて動作し、入力電圧が印加された後所定時間を計時する。この計時動作が終了すると、出力電圧の立ち上げが開始される。
【００１１】
請求項５に記載した手段によれば、入力電圧が印加された時、その入力電圧と所定のしきい値電圧との比較信号が変動する間はリンギングが発生しており、比較信号のレベルが所定時間だけ同一レベルを保持し続けた時にリンギングが低減したとして出力電圧の立ち上げが開始される。本手段によれば、入力電圧の電圧変動状態を直接検出しているので、リンギングの低減を確実に検出でき、無駄な遅延時間を待つ必要がなくなる。
【００１２】
請求項６に記載した手段によれば、入力電圧が印加された過渡時であっても、立ち上げ開始信号が出力されるまでの間、主トランジスタを確実にオフ駆動できる。
【００１３】
請求項７に記載した手段によれば、電源回路はシリーズレギュレータの回路形態を有し、電流制限回路は主トランジスタを通って出力端子から出力される電流を制限する。
【００１４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図４を参照しながら説明する。
図１は、自動車用エンジンＥＣＵの電気的構成のうち特にシリーズレギュレータ方式の電源回路に関して詳細に示したものである。ＥＣＵ１の入力端子１ａには、ＩＧ（イグニッション）スイッチ３を介してバッテリ２の正極端子が接続されるようになっており、端子１ｃ、１ｂには、それぞれバッテリ２の正極端子、負極端子が接続されるようになっている。以下の説明においては、端子１ａに入力されるバッテリ電圧をＶＢで表し、端子１ｃに入力されるバッテリ電圧をＶＢＡＴＴで表すものとする。
【００１５】
ＥＣＵ１は、図３に示す種々の回路ブロックを備えている。この図３において太線で囲まれた回路すなわち電源回路４、バッファ回路／インターフェース回路５、ランプ・リレー駆動回路６、噴射制御回路７、電磁バルブ駆動回路８およびヒータ駆動回路９は、バッテリ電圧ＶＢを電源電圧として動作するようになっている。これらの回路（電源回路４を除く）は、図１において端子１ａ、１ｂ間に接続された負荷回路１３として示している。また、図３において細線で囲まれた回路すなわちＣＰＵ周辺回路１０、センサ回路１１およびアナログスイッチ回路１２は、電源回路４から５Ｖの電圧供給を受けて動作するようになっている。これらの回路は、図１において電源回路４の出力端子１４ａ、１４ｂ間に接続された負荷回路１５として示している。
【００１６】
図１において、端子１ａと端子１ｂとの間、端子１ｃと端子１ｂとの間および端子１４ａと１４ｂとの間には、それぞれ平滑用（フィルタ用）のコンデンサＣ１、Ｃ２、Ｃ３が接続されている。端子１ａと端子１４ａとの間の通電経路（電力伝達経路）には、抵抗Ｒ１（電流検出回路に相当）とＰＮＰ形トランジスタＱ１（主トランジスタに相当）のエミッタ・コレクタ間とが直列に接続されており、このトランジスタＱ１はＩＣ１６によって制御されるようになっている。
【００１７】
このＩＣ１６において、端子１４ａに接続されたＩＣ１６の端子１６ａとＩＣ１６内のグランド線１７との間には、分圧用の抵抗Ｒ２とＲ３との直列回路からなる電圧検出回路１８が接続されている。抵抗Ｒ２とＲ３との共通接続点には、出力電圧Ｖｏを分圧した検出電圧Ｖａが現れる。
【００１８】
バンドギャップ基準電圧回路などから構成される基準電圧発生回路１９（基準電圧生成回路に相当）は、目標電圧（５Ｖ）に対応した一定の基準電圧Ｖｒ１を生成するもので、オペアンプ２０（電圧制御回路に相当）の非反転入力端子および反転入力端子にはそれぞれ基準電圧Ｖｒ１および検出電圧Ｖａが入力されるようになっている。
【００１９】
トランジスタＱ１のベースに接続されたＩＣ１６の端子１６ｂとグランド線１７との間には、ＮＰＮ形トランジスタＱ２のコレクタ・エミッタ間が接続されており、そのベースはオペアンプ２０の出力端子に接続されている。トランジスタＱ２のベースとグランド線１７との間には、ＮＰＮ形トランジスタＱ３とＱ４の各コレクタ・エミッタ間が並列に接続されている。
【００２０】
抵抗Ｒ１の入力側端子は、ＩＣ１６の端子１６ｃおよび抵抗Ｒ４を介してコンパレータ２１（電流制限回路に相当）の非反転入力端子に接続されており、抵抗Ｒ１の出力側端子は、ＩＣ１６の端子１６ｄを介してコンパレータ２１の反転入力端子に接続されている。コンパレータ２１の出力端子は、上記トランジスタＱ３のベースに接続されている。
【００２１】
立ち上げ制御回路２２は、ＩＧスイッチ３がオフからオンにされた時の電源回路４の立ち上げ速度を制御するものであって、ＩＣ１６の端子１６ｅ、１６ｆを介して常時与えられているバッテリ電圧ＶＢＡＴＴにより動作するようになっている。この立ち上げ制御回路２２は、抵抗Ｒ４に段階的に増加する基準電流を流すための基準電流生成回路２３と、この基準電流生成回路２３に対する切替信号Ｓ１〜Ｓ４および上記トランジスタＱ４に対する制御信号Ｓｄ（立ち上げ開始信号に相当）を生成する信号制御回路２４とから構成されている。
【００２２】
基準電流生成回路２３は、コンパレータ２１の非反転入力端子とグランド線１７との間に、定電流回路２５ａ（または２５ｂ、２５ｃ、２５ｄ）とアナログスイッチ２６ａ（または２６ｂ、２６ｃ、２６ｄ）との直列回路が４系統並列に接続された回路形態を有している。定電流回路２５ａ〜２５ｄが出力する基準電流Ｉ１〜Ｉ４は全て等しい値Ｉａに設定されており、上記直列回路の並列数は、立ち上げ時における基準電流の変化段数に等しい。上記切替信号Ｓ１〜Ｓ４がＨレベルになると、それぞれアナログスイッチ２６ａ〜２６ｄがオンするようになっている。
【００２３】
信号制御回路２４には、図２に示す制御信号生成回路２７（遅延制御回路に相当）が設けられている。この制御信号生成回路２７は、コンデンサの充電時間を利用して上記制御信号Ｓｄを生成するもので、定電流回路２８とコンデンサ２９との直列回路からなる充電回路３０と、コンデンサ２９の両端子間に接続された放電用のスイッチ回路３１と、基準電圧Ｖｒ２を生成する基準電圧発生回路３２と、コンデンサ２９の端子電圧と基準電圧Ｖｒ２とを比較するコンパレータ３３（比較回路に相当）とから構成されている。なお、定電流回路２８はＩＧスイッチ３がオンしている時だけ定電流を出力するようになっており、スイッチ回路３１はＩＧスイッチ３がオフしている時だけオンするようになっている。
【００２４】
さらに、信号制御回路２４には、切替信号Ｓ１〜Ｓ４を生成するためのタイマ回路（図示せず）が設けられている。制御信号ＳｄがＨレベルになると、まず切替信号Ｓ１がＬレベルからＨレベルとなり、その後タイマ回路が一定時間Ｔを計時するごとに切替信号Ｓ２、Ｓ３、Ｓ４が順次ＬレベルからＨレベルに変化するようになっている。このタイマ回路と基準電流生成回路２３とが、本発明でいう電流制限値設定回路に相当する。
【００２５】
次に、電源回路４の動作について図４も参照しながら説明する。
図４（ａ）、（ｂ）は、ＩＧスイッチ３をオフからオンにした電源立ち上げ時における各部の波形を示している。図４（ａ）は、本実施形態の電源回路４に関する波形で、図４（ｂ）は、電源回路４から制御信号生成回路２７とトランジスタＱ４を除いた構成に関する波形である。波形は、上からバッテリ電圧ＶＢ、出力電圧Ｖｏ、抵抗Ｒ１に流れる電流Ｉｖｂ、切替信号Ｓ１、Ｓ２、Ｓ３、Ｓ４および制御信号Ｓｄ（図４（ａ）のみ）を表している。
【００２６】
ＥＣＵ１は自動車の車室内に設置されることが多く、エンジンルーム内に設置されるバッテリ２との配線距離が長くなり易い。配線にはインダクタンス成分が分布して存在しているため、ＩＧスイッチ３がオフからオンに切り替えられた時、バッテリ２からコンデンサＣ１、Ｃ２に流れ込む突入電流によってバッテリ電圧ＶＢに大きなリンギングが重畳する。このリンギングは、時間の経過とともに徐々に小さくなる。
【００２７】
ＩＧスイッチ３がオフの時、制御信号生成回路２７においてスイッチ回路３１がオンしており、コンデンサ２９の端子電圧が０Ｖとなるため、制御信号ＳｄはＨレベルとなっている。これにより、トランジスタＱ４がオン、トランジスタＱ２とＱ１がオフした状態となり、電源回路４は電圧出力を停止している。また、この時、切替信号Ｓ１〜Ｓ４は全てＬレベルとなっている。
【００２８】
図４（ａ）において、時刻ｔ１でＩＧスイッチ３がオフからオンになると、制御信号生成回路２７においてスイッチ回路３１がオフするとともに、定電流回路２８が定電流の出力を開始する。その結果、コンデンサ２９の充電が開始され、やがて遅延時間Ｔｄが経過した時刻ｔ２においてコンデンサ２９の端子電圧が基準電圧Ｖｒ２を超え、制御信号ＳｄがＨレベルからＬレベルに変化する。バッテリ電圧ＶＢに重畳するリンギングの減少特性は予め予測することができるため、上記遅延時間Ｔｄは、以下に説明する制限電流の段階的上昇に伴って出力電圧Ｖｏの単調増加性が保証されるような時間に設定されている。
【００２９】
制御信号ＳｄがＬレベルになると、信号制御回路２４は切替信号Ｓ１をＬレベルからＨレベルにする。これにより、トランジスタＱ４がオフ、トランジスタＱ２とＱ１がオン状態となる。また、抵抗Ｒ４に定電流回路２５ａの基準電流Ｉ１が流れ、電流Ｉｖｂは、コンパレータ２１による電流制限制御により以下の（１）式で示す制限電流値になる。その結果、出力電圧Ｖｏは、電流Ｉｖｂに応じた値（負荷回路１５に依存する）にまで上昇する。
【００３０】
2004046616.tif 000003
【００３１】
その後、信号制御回路２４は、時刻ｔ２から時間Ｔが経過するごとに、つまり時刻ｔ３、ｔ４、ｔ５において、切替信号Ｓ２、Ｓ３、Ｓ４を順次ＬレベルからＨレベルにする。これにより、電流Ｉｖｂは、コンパレータ２１による電流制限制御により、以下の（２）式〜（４）式で示す電流値に制限された状態で順次増加し、それに伴って出力電圧Ｖｏも徐々に上昇する。
【００３２】
2004046616.tif 000004
【００３３】
すなわち、電源回路４は、ＩＧスイッチ３がオフからオンになっても直ちには電源立ち上げ動作を行わず、バッテリ電圧ＶＢに重畳するリンギングが減少するまでの時間Ｔｄだけ待った後電源立ち上げ動作を開始する。段階的な立ち上げ動作中にあっては、オペアンプ２０による定電圧制御ではなくコンパレータ２１による電流制限制御が機能している。このため、出力電圧変動のフィードバック制御が直接的に行われない状態となっており、入力されるバッテリ電圧ＶＢにより出力電圧Ｖｏが変動し易い。
【００３４】
本実施形態では、電源立ち上げ動作の開始時には既にバッテリ電圧ＶＢに重畳するリンギングが減少しているため、リンギングに伴う出力電圧Ｖｏの変動（リンギング）が十分に小さくなり、出力電圧Ｖｏの単調増加が保証される。負荷回路１５にはＣＰＵ周辺回路１０が含まれており、そのＣＰＵ周辺回路１０は出力電圧Ｖｏに基づくリセット回路を備えている。このリセット回路は、例えば出力電圧Ｖｏが３Ｖを超えるとリセット状態を解除し、４Ｖを超えると外部メモリなどへのアクセスを許可するようなリセット信号を出力する。電源立ち上げ時において出力電圧Ｖｏの単調増加が保証されるため、上記リセット回路は正常なリセット信号を出力することができる。
【００３５】
一方、遅延制御を行わない図４（ｂ）においては、ＩＧスイッチ３をオンにした直後から切替信号Ｓ１〜Ｓ４が順次Ｈレベルに切り替わり、制限電流の段階的な増加が開始される。このため、バッテリ電圧ＶＢに大きなリンギングが重畳している間に出力電圧Ｖｏが増加することとなり、出力電圧Ｖｏにリンギングによる出力変動（リンギング）が生じ易くなる。
【００３６】
以上説明したように、本実施形態の電源回路４によれば、電源立ち上げ時にバッテリ電圧ＶＢに重畳するリンギングに応じて生じる出力電圧変動が小さくなってその単調増加性が保証されるので、負荷回路１５の立ち上げ動作や初期化動作が正常に行われる。また、遅延時間Ｔｄをより長く設定することにより、コンデンサＣ１の静電容量を低減することができ、電源回路４の小形化、低コスト化を図ることができる。さらに、遅延時間Ｔｄが経過するまでの間、トランジスタＱ４がトランジスタＱ２、Ｑ１を遮断状態に制御するので、バッテリ電圧ＶＢ投入時の過渡状態にあっても電源回路４の電圧出力動作を確実に停止させることができる。
【００３７】
また、立ち上げ時に電流Ｉｖｂは一定時間Ｔごとに一定電流Ｉａずつ段階的に上昇が許可されるので、出力電圧Ｖｏも制限電流の増加に従って徐々に増加し、出力電圧Ｖｏが目標電圧５Ｖに達した時のオーバーシュートが低減する。これにより、コンデンサＣ３の静電容量を低減することができ、コンデンサＣ３にチップタイプのコンデンサを使用して電源回路４の小形化、低コスト化することができる。
【００３８】
（第２の実施形態）
本実施形態では、遅延制御回路として制御信号生成回路２７に替えて図５に示す制御信号生成回路３４を用いている。この図５において、図２と同一構成部分には同一符号を付して示している。この制御信号生成回路３４も、コンデンサの充電時間を利用して制御信号Ｓｄを生成するもので、抵抗３５とコンデンサ２９との直列回路からなる充電回路３６と、スイッチ回路３１と、基準電圧発生回路３２と、コンパレータ３３とから構成されている。充電回路３６は、端子１ａと端子１ｂとの間に接続されている。
【００３９】
この構成において、ＩＧスイッチ３がオフからオンになると、スイッチ回路３１がオフするとともに抵抗３５を介してコンデンサ２９の充電が開始され、やがて遅延時間Ｔｄが経過した時にコンデンサ２９の端子電圧が基準電圧Ｖｒ２を超え、制御信号ＳｄがＨレベルからＬレベルに変化する。この制御信号Ｓｄを用いても、電源の立ち上げについて第１の実施形態と同様の作用、効果を得られる。
【００４０】
（第３の実施形態）
本実施形態では、遅延制御回路として制御信号生成回路２７に替えて図６に示す制御信号生成回路３７を用いている。この制御信号生成回路３７は、バッテリ電圧ＶＢＡＴＴにより動作し、発振回路３８とその発振クロックを基準クロックとして動作するタイマ回路３９とから構成されている。ＩＧスイッチ３がオフの時、タイマ回路３９はＨレベルの制御信号Ｓｄを出力しており、ＩＧスイッチ３がオフからオンになると、タイマ回路３９は予め設定されている時間を計時した後制御信号ＳｄをＨレベルからＬレベルにする。この制御信号Ｓｄを用いても、電源の立ち上げについて第１の実施形態と同様の作用、効果を得られる。
【００４１】
（第４の実施形態）
本実施形態では、遅延制御回路として制御信号生成回路２７に替えて図７に示す制御信号生成回路４０を用いている。この制御信号生成回路４０は、バッテリ電圧ＶＢのリンギングを直接検出することにより制御信号Ｓｄを生成するもので、基準電圧Ｖｒ３を生成する基準電圧発生回路４１と、バッテリ電圧ＶＢと基準電圧Ｖｒ３とを比較するコンパレータ４２（比較回路に相当）と、フィルタ回路４３（定レベル検出回路に相当）とから構成されている。
【００４２】
基準電圧Ｖｒ３はバッテリ電圧ＶＢの定常値（平均値）に近い値に設定されているので、バッテリ電圧ＶＢのリンギングが大きい間、コンパレータ４２の出力信号が変化し続ける。フィルタ回路４３は、コンパレータ４２の出力信号を一定周期で入力しており、その出力信号が所定時間だけ同一レベルを保持し続けた時点で制御信号ＳｄをＨレベルからＬレベルにする。この制御信号Ｓｄを用いても、電源の立ち上げについて第１の実施形態と同様の作用、効果を得られる。また、制御信号生成回路４０はバッテリ電圧ＶＢの電圧変動状態を直接検出しているので、リンギングが低減した状態を確実に検出でき、無駄な遅延時間を待つ必要がなくなる。
【００４３】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
本発明は、リニアレギュレータ、チョッパ型スイッチングレギュレータ、コンバータ型スイッチングレギュレータなどの電源回路に広く適用できる。この場合の主トランジスタは、入力端子から出力端子への電力伝達経路に介在し、電圧制御回路または電流制限回路からの指令信号に従って入力端子から出力端子へ送られる電力を主体的に制御するトランジスタである。
【００４４】
立ち上げ制御回路２２は、電源立ち上げ時に電流Ｉｖｂの制限値を一定時間ごとに一定電流ずつ段階的に上昇させたが、各段階ごとの電流制限値の変化幅および時間幅は互いに異なっていても良い。制限値の変化段数は４段階でなくても良く、一般には各段階ごとの電流制限値の変化幅を小さくするほどオーバーシュートを低減できる。また、出力電流の制限値を段階的ではなく連続的に上昇させても良い。これにより、オーバーシュートをより一層低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す電源回路の電気的構成図
【図２】制御信号生成回路の電気的構成図
【図３】ＥＣＵに設けられた回路ブロックを示す図
【図４】電源回路の動作波形図
【図５】本発明の第２の実施形態を示す図２相当図
【図６】本発明の第３の実施形態を示す図２相当図
【図７】本発明の第４の実施形態を示す図２相当図
【符号の説明】
１ａは端子（入力端子）、４は電源回路、１４ａは端子（出力端子）、１８は電圧検出回路、１９は基準電圧発生回路（基準電圧生成回路）、２０はオペアンプ（電圧制御回路）、２１はコンパレータ（電流制限回路）、２７、３４、３７、４０は制御信号生成回路（遅延制御回路）、３０、３６は充電回路、３３、４２はコンパレータ（比較回路）、４３はフィルタ回路（定レベル検出回路）、Ｑ１はトランジスタ（主トランジスタ）、Ｑ４はトランジスタ（遮断回路）、Ｒ１は抵抗（電流検出回路）である。
【図１】
2004046616.tif 000005
【図２】
2004046616.tif 000006
【図３】
2004046616.tif 000007
【図４】
2004046616.tif 000008
【図５】
2004046616.tif 000009
【図６】
2004046616.tif 000010
【図７】
2004046616.tif 000011