(57)【要約】【課題】熱応力を低減すると共に特性の劣化を防いだ半導体集積装置を提供する。【解決手段】半導体集積回路２４が形成された半導体チップと、半導体チップの少なくとも一面に接着された支持基体１４とを含み、半導体チップと支持基体１４とは粒状のフィラーが混合された樹脂４０によって接着され、半導体チップにおける支持基体１４が接着された面に凸部４６が設けられ、凸部４６の高さはフィラーの最大粒径よりも大きい半導体集積装置によって上記課題を解決することができる。【選択図】        図１
2004241654.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路が形成された半導体チップと、
前記半導体チップの少なくとも一面に積層される支持基体と、を備え、
前記半導体チップと前記支持基体との間に微小粒子の混合された樹脂が充填されると共に、前記半導体チップの前記支持基体が積層される面に前記微小粒子の最大粒径より大きい高さを有する複数の凸部が設けられ、前記複数の凸部の少なくとも１つが前記支持基体に当接することを特徴とする半導体集積装置。
【請求項２】
請求項１に記載の半導体集積装置において、
前記凸部は、前記半導体チップの前記半導体集積回路が形成された素子有効領域を除く領域に設けられることを特徴する半導体集積装置。
【請求項３】
半導体集積回路が形成された半導体基板の少なくとも一面の一部領域をエッチングし、複数の凸部を形成する第１の工程と、
前記半導体基板の前記複数の凸部が形成された面に、微小粒子の混合された樹脂を塗布する第２の工程と、
前記半導体基板に前記樹脂を挟んで支持基体を積層する第３の工程と、を備え、
前記第２の工程は、前記複数の凸部の高さを前記樹脂に混合される微小粒子の最大粒径より高くすることを特徴とする半導体集積装置の製造方法。
【請求項４】
請求項３に記載の半導体集積装置の製造方法において、
前記第２の工程は、前記半導体基板において前記半導体集積回路が形成された素子有効領域を除く領域に前記凸部を形成することを特徴とする半導体集積装置の製造方法。
【請求項５】
請求項３に記載の半導体集積装置の製造方法において、
前記第１の工程の前に、前記半導体基板の前記複数の凸部が形成される面の全体をエッチングして前記半導体基板の厚みを薄くする工程をさらに含むことを特徴とする半導体集積装置の製造方法。
【請求項６】
請求項３に記載の半導体集積装置の製造方法において、
前記第１の工程の後に、前記半導体基板の前記複数の凸部が形成された面の全体をエッチングして前記半導体基板の厚みを薄くする工程をさらに含むことを特徴とする半導体集積装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、微小粒子が混合された樹脂を挟んで半導体チップの少なくとも一面に支持基体が接着される半導体集積装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積装置が実装されるチップのサイズを小型化するために、ボールグリッドアレイ型（ＢＧＡ）等のチップサイズパッケージ（ＣＳＰ）が広く用いられるようになっている。例えば、ＣＣＤイメージセンサを利用したデジタルカメラを小型化するために、チップサイズパッケージはＣＣＤイメージセンサの実装に採用されている。
【０００３】
図６は、チップサイズパッケージを適用した半導体集積装置を表面側及び裏面側から斜視した一例である。
【０００４】
半導体チップ１０の表面及び裏面には第１及び第２の支持基体１２，１４が絶縁樹脂１６，１７によって接着され、半導体チップ１０は第１及び第２の支持基体１２，１４によって構造的な強度を高められると共に、外部からの汚染から保護される。第２の支持基体１４の外部表面にはボール状端子１８が複数設けられ、半導体チップ１０の内部配線とボール状端子１８とが外部配線２０によって接続される。半導体チップ１０に対してはボール状端子１８を用いて外部素子とのコンタクトをとることができる。
【０００５】
図７に、チップサイズパッケージを適用した半導体集積装置のプロセスフロー図を示す。ここでは、説明を明確にするために、半導体基板２２の一部を拡大して模式的に示している。半導体基板２２の表面にスクライブラインで区画された個々の半導体集積回路２４が形成される。半導体集積回路２４上には酸化膜等の絶縁膜２６が成膜され、半導体集積回路２４内の配線と接続される内部配線２８が配置される。内部配線２８は、半導体集積回路２４と外部とのコンタクトをとるために用いられる（Ｓ１０）。
【０００６】
次に、半導体基板２２の表面に接着剤となる絶縁樹脂材料１６を挟んで第１の支持基体１２が接着され、この後、半導体基板２２の裏面側からグラインド処理が施されて半導体基板２２が薄膜化される。次に、半導体集積回路２４を区画するスクライブラインに沿って半導体チップ１０の裏面側からエッチング処理が施され、隣接する半導体集積回路２４の間の絶縁樹脂１６が露出される（Ｓ１２）。
【０００７】
半導体基板２２の裏面に接着剤となる絶縁樹脂材料１７を挟んで第２の支持基体１４が接着され、半導体基板２２を第１及び第２の支持基体１２，１４で狭持して積層体１００が形成される。さらに、第２の支持基体１４の外部表面には、後にボール状端子が配置される位置に緩衝部材３２が設けられる。この緩衝部材３２は、ボール状端子１８に掛かる応力を和らげるクッションの役割を果たす。
【０００８】
次に、ダイシングソーを用いて、第２の支持基体１４側からスクライブラインに沿って切削を行うことによって逆Ｖ字型の溝３４が形成される（Ｓ１６）。切削によってコンタクト部３０の内部配線２８も切断され、溝３４の内面に内部配線２８の端部３６が露出される。
【０００９】
第２の支持基体１４の外部表面及び溝３４の内面に金属膜を成膜し、その金属膜をフォトリソグラフィ技術によりパターニングすることによって外部配線２０が形成される。外部配線２０は、内部配線２８の端部３６と緩衝部材３２との間を接続するようにパターニングされる（Ｓ１８）。
【００１０】
さらに、外部配線２０上に保護膜３８及び緩衝部材３２上にボール状端子１８を形成し、スクライブラインに沿って分断することによってチップサイズパッケージとして実装された半導体集積装置が完成する（Ｓ２０）。
【００１１】
例えば、ＣＣＤイメージセンサにチップサイズパッケージを適用した場合には、半導体集積回路２４側が受光面となるため、少なくとも第１の支持基体１２には光学的に高い透過率を有するガラス板等の透明な材料が用いられる。また、第１の支持基体１２と半導体チップ１０を接着する絶縁樹脂１６にも高い透過率を有するエポキシ樹脂等が用いられる。
【００１２】
一方、第２の支持基体１４を接着するために絶縁樹脂１７にエポキシ樹脂等の有機系材料を用いた場合、絶縁樹脂１７と半導体基板２２との熱膨張率の違いによって両者間に応力が発生する。その結果、半導体チップ１０が湾曲したり、半導体集積回路２４の特性が劣化したりする等の問題が発生する。そのため、半導体チップ１０と第２の支持基体１４とを接着する絶縁樹脂１７には、有機系材料よりも熱膨張率が小さい酸化シリコン（ＳｉＯ２）や酸化マグネシウム（ＭｇＯ）等の粒であるフィラー（微小粒子）を混合し、全体としての熱膨張率を半導体基板２２の熱膨張率に整合させて用いられる。
【００１３】
【非特許文献１】
“ＰＲＯＤＵＣＴＳ”、［ｏｎｌｉｎｅ］、ＳＨＥＬＬＣＡＳＥ社、［平成１４年１０月１日検索］、インターネット＜ＵＲＬ  ｈｔｔｐ：／／ｗｗｗ．ｓｈｅｌｌｃａｓｅ．ｃｏｍ／ｐａｇｅｓ／ｐｒｏｄｕｃｔｓ−ｓｈｅｌｌＯＰ−ｐｒｏｃｅｓｓ．ａｓｐ＞
【００１４】
【発明が解決しようとする課題】
しかしながら、フィラーを混合した絶縁樹脂１７を用いて半導体チップ１０と第２の支持基体１４とを接着した場合、絶縁樹脂１７の膜厚を薄くするに従って半導体集積装置に特性が劣化したり、又は、半導体集積装置が完全に破壊されてしまう問題が生じていた。
【００１５】
本発明は、上記従来技術の問題を鑑み、熱応力を低減すると共に特性の劣化を防いだ半導体集積装置及びその製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記課題を解決できる本発明は、半導体集積回路が形成された半導体チップと、前記半導体チップの少なくとも一面に積層される支持基体とを備え、前記半導体チップと前記支持基体との間に微小粒子の混合された樹脂が充填されると共に、前記半導体チップの前記支持基体が積層される面に前記微小粒子の最大粒径より大きい高さを有する複数の凸部が設けられ、前記複数の凸部の少なくとも１つが前記支持基体に当接することを特徴とする半導体集積装置である。
【００１７】
ここで、前記凸部は、前記半導体チップの前記半導体集積回路が形成された素子有効領域を除く領域に設けられることが好ましい。
【００１８】
上記課題を解決できる本発明は、半導体集積回路が形成された半導体基板の少なくとも一面の一部領域をエッチングし、複数の凸部を形成する第１の工程と、前記半導体基板の前記複数の凸部が形成された面に、微小粒子の混合された樹脂を塗布する第２の工程と、前記半導体基板に前記樹脂を挟んで支持基体を積層する第３の工程とを備え、前記第２の工程は、前記複数の凸部の高さを前記樹脂に混合される微小粒子の最大粒径より高くすることを特徴とする半導体集積装置の製造方法である。
【００１９】
ここで、前記第２の工程は、前記半導体基板において前記半導体集積回路が形成された素子有効領域を除く領域に前記凸部を形成することが好ましい。
【００２０】
また、前記第１の工程の前に、前記半導体基板の前記複数の凸部が形成される面の全体をエッチングして前記半導体基板の厚みを薄くする工程を行ったり、前記第１の工程の後に、前記半導体基板の前記複数の凸部が形成された面の全体をエッチングして前記半導体基板の厚みを薄くする工程を行うことも好適である。
【００２１】
【発明の実施の形態】
本発明の実施の形態について、図を参照して以下に詳細に説明する。
【００２２】
＜半導体集積装置の構造＞
図１に、本発明の実施の形態における半導体集積装置の構造の断面図を示す。本実施の形態における半導体集積装置は、従来のチップサイズパッケージが適用された半導体集積装置と同様の構造を有している。
【００２３】
すなわち、半導体基板２２の表面上に半導体集積回路２４が形成され、その半導体集積回路２４上に絶縁膜２６が成膜される。さらに、半導体集積回路２４には絶縁膜２６が成膜され、絶縁膜２６に設けられたスルーホールを介して内部配線２８が接続されて半導体チップ１０が構成される。内部配線２８は半導体チップ１０の側面にその端部を露出しており、半導体集積回路２４と外部配線２０とのコンタクトに用いられる。また、半導体基板２２の裏面、すなわち半導体集積回路２４が形成されていない面には凸部４６が設けられる。
【００２４】
半導体チップ１０の表面側及び裏面側には、それぞれ第１及び第２の支持基体１２，１４が接着される。第２の支持基体１４の外部表面には緩衝部材３２が配置され、緩衝部材３２上にはボール状端子１８が設けられる。半導体チップ１０の側面に露出した内部配線２８の端部とボール状端子１８は半導体チップ１０の側面に形成された外部配線２０によって接続される。また、外部配線２０や第２の支持基体１４が外部に露出しないように保護膜３８が設けられる。
【００２５】
第１の支持基体１２は、従来技術と同様に、絶縁樹脂１６を用いて半導体チップと接着される。例えば、半導体基板２２の表面に形成された半導体集積回路２４がＣＣＤイメージセンサである場合には、第１の支持基体１２には高い光透過率を有するガラス板等の透明な材料が用いられる。また、絶縁樹脂１６にも高い透過率を有するエポキシ樹脂等が用いられる。
【００２６】
一方、第２の支持基体１４は、絶縁樹脂４０を用いて半導体チップ１０と接着される。絶縁樹脂４０には、半導体チップ１０に含まれる半導体基板２２との熱膨張率の差を低減するためにフィラー（微小粒子）が混合されている。
【００２７】
図２に、本実施の形態における半導体集積装置の構造の拡大断面図を示す。拡大断面図は図１の矩形領域Ａを拡大したものであるが、説明を簡単にするために各部を誇張して示している。
【００２８】
絶縁樹脂４０は有機系又は無機系の樹脂材料４２を主材料として構成される。樹脂材料４２には、酸化シリコン（ＳｉＯ２）や酸化マグネシウム（ＭｇＯ）等の粒であるフィラー４４が混合されている。フィラー４４は、これらの材料に限られるものではなく、絶縁樹脂４０の全体としての熱膨張率を半導体チップ１０に含まれる半導体基板２２に近づけるものであれば良い。
【００２９】
第２の支持基体１４と半導体基板２２の裏面との距離は、半導体基板２２の裏面に設けられた凸部４６の高さＨによって規定される。ここで、高さＨは絶縁樹脂４０に混合されたフィラー４４の最大粒径Ｄｍａｘに対して数式（１）の条件を満たすようにする。
【００３０】
【数１】
2004241654.tif 000003
【００３１】
数式（１）の条件は、絶縁樹脂４０が用いられた全領域において満たされることが好ましいが、特に、図１に示す半導体集積回路２４が形成された有効素子領域Ｂにおいて、フィラー４４の最大粒径Ｄｍａｘと高さＨとが数式（１）の関係を満たすことがより好ましい。
【００３２】
＜半導体集積装置の製造方法＞
本発明の実施の形態における半導体集積装置は、図３に示すプロセスフローに沿って製造することができる。
【００３３】
ステップＳ３０では、従来技術と同様に、半導体基板２２の表面上に半導体集積回路２４が組み込まれる。半導体集積回路２４上には酸化膜等の絶縁膜２６が成膜され、絶縁膜２６に設けられるスルーホールを介して内部配線２８が接続されて半導体チップ１０が形成される。
【００３４】
ステップＳ３２では、スピンコート等を用いて半導体基板２２の表面に絶縁樹脂１６を塗布し、この絶縁樹脂１６を介して第１の支持基体１２を貼り合わせ、絶縁樹脂１６を熱硬化させる。次に、半導体基板２２の裏面に凸部４６が形成される。ステップＳ３２における処理の詳細を図４に示す。まず、半導体基板２２の裏面にフォトレジスト５０を塗布する（図４（ａ））。次に、所定のマスクパターンを用いてフォトレジスト５０を露光し、現像することによってレジスト５０のマスク５２を形成する（図４（ｂ））。マスク５２が残された部分を除いて半導体基板２２の裏面をエッチングする（図４（ｃ））。エッチングには、既存のウェットエッチング、反応性イオンエッチング（ＲＩＥ）、物理的スパッタリング等を用いることができる。最後に、マスク５２を除去することによって凸部４６を形成することができる（図４（ｄ））。
【００３５】
このとき、エッチング時間を調整することによって、凸部４６の高さＨを数式（１）を満たすようにサブミクロンの精度で凸部４６を形成することができる。すなわち、凸部４６の高さＨを絶縁樹脂４０に含まれるフィラー４４の最大粒径Ｄｍａｘより大きくする。
【００３６】
また、凸部４６は、図５（ａ）に示すように、半導体集積回路２４が形成された有効素子領域Ｂを避けて半導体基板２２の裏面の４隅に形成することが好適である。ただし、これに限られるものではなく、例えば図５（ｂ）のように、半導体チップ１０の裏面に接着される第２の支持基体１４と半導体基板２２との距離を一定に維持できる位置に設ければ良い。
【００３７】
ただし、次のステップＳ３４においてコンタクト部３０が形成される領域を外して凸部４６を形成する。また、図５（ｃ）に示すように、有効素子領域Ｂを取り囲むように凸部４６を設けた場合、後のステップＳ３６においてスピンコートを用いて絶縁樹脂４０を塗布する際に凸部４６が障壁となって絶縁樹脂４０が均一に塗布されなくなるため、凸部４６は間隔を空けて設けることが好適である。
【００３８】
ステップＳ３４では、スクライブラインに沿って半導体チップ１０の裏面側から半導体基板２２を研削してコンタクト部３０が形成される。半導体基板２２の研削は、既存の機械研磨、化学的エッチング、物理的エッチングのいずれか又はそれらの組合せによって行うことができる。
【００３９】
また、次の支持基体１４を接着する工程に移行する前に、半導体チップ１０の裏面の凹凸を低減するために接着面となる領域も研削しておくことが好ましい。ただし、裏面全体にわたる機械研磨は凸部４６を研磨してしまうため機械研磨以外の方法を用いてエッチングを行うことが好ましい。例えば、フッ化水素酸と硝酸の混合溶液であるＤａｓｈ液等を用いたウェットエッチングや六フッ化硫黄（ＳＦ６）を用いたドライエッチング等を行うことが好ましい。
【００４０】
具体的には、六フッ化硫黄（ＳＦ６）と酸素（Ｏ２）を２５０ｍＴｏｒｒ程度の圧力で供給し、半導体チップ１０に周波数４０ＭＨｚ及び電力２２００Ｗの高周波（ＲＦ）電力を印加してエッチングを行うことができる。ここで、エッチングを高速かつ均一に行うために回転磁場を同時に印加することも好適である。この条件では、半導体基板２２がシリコン基板である場合に約５０μｍ／分のエッチング速度を得ることができる。なお、半導体基板２２の薄膜化は、凸部４６を形成する前に行っても良い。
【００４１】
その結果、エッチングによる凹凸の発生を抑制することができ、絶縁樹脂４０に余分な厚みを設ける必要がなくなると共に、絶縁樹脂４０の膜厚を容易に調整することができる。なお、半導体基板２２の薄膜化は、凸部を形成する前に行っても良い。
【００４２】
ステップＳ３６では、半導体基板２２裏面に絶縁樹脂４０が塗布され、第２の支持基体１４が貼り合わされる。
【００４３】
さらに、熱処理を行うことによって絶縁樹脂１６及び絶縁樹脂４０を熱硬化させ、第２の支持基体１４と半導体チップ１０とを完全に接着する。また、第２の支持基体１４の外部表面に緩衝部材３２を形成する。
【００４４】
ステップＳ３８では、ダイシングソーを用いて第２の支持基体１４側からスクライブラインに沿って切削を行うことによって、内側面に内部配線２８の端部３６が露出された逆Ｖ字型の溝３４が形成される。ステップＳ４０では、第２の支持基体１４の外部表面及び溝３４の内面に金属膜を成膜し、その金属膜をフォトリソグラフィ技術によりパターニングすることによって外部配線２０が形成される。最後に、ステップＳ４２において、外部配線２０を覆うように保護膜３８及び緩衝部材３２上にボール状端子１８を形成し、ダイシングソーを用いてスクライブラインに沿って分断することによって半導体集積装置が形成される。
【００４５】
以上によって形成される本実施の形態における半導体集積装置によれば、半導体チップと支持基体とを接着するための絶縁樹脂にフィラーを混合した場合においても半導体集積装置に特性が劣化したり、半導体集積装置が完全に破壊されてしまう問題を防ぐことができる。同時に、半導体集積装置の熱応力を低減することもできる。
【００４６】
これらの効果は、凸部によって半導体チップと支持基体との距離を絶縁樹脂に含まれるフィラーの最大粒径よりも大きくすることによって、１つのフィラーが支持基体と半導体チップとに同時に接触することがなくなり、支持基体からの加圧によってフィラーと半導体チップとの接触点に対してフィラーが押し付けられて生ずる応力集中がなくなるために得られるものと推量される。
【００４７】
【発明の効果】
本発明によれば、半導体集積装置に生ずる熱応力を低減すると共に特性の劣化を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体集積装置の構造の断面図である。
【図２】本発明の実施の形態における半導体集積装置の絶縁樹脂部分を拡大した断面図である。
【図３】本発明の実施の形態における半導体集積装置のプロセスフロー図である。
【図４】本発明の実施の形態における凸部の形成工程を説明する図である。
【図５】本発明の実施の形態における凸部の形成位置の例を示す図である。
【図６】チップサイズパッケージに実装された半導体集積装置の概観を示す図である。
【図７】従来の半導体集積装置のプロセスフロー図である。
【符号の説明】
１０  半導体チップ、１２  第１の支持基体、１４  第２の支持基体、１６，１７  絶縁樹脂、１８  ボール状端子、２０  外部配線、２２  半導体基板、２４  半導体集積回路、２６  絶縁膜、２８  内部配線、３０  コンタクト部、３２  緩衝部材、３４  溝、３６  端部、３８  保護膜、４０  絶縁樹脂、４２  樹脂材料、４４  フィラー、４６  凸部、５０  フォトレジスト、５２  マスク、１００，２００  積層体。
【図１】
2004241654.tif 000004
【図２】
2004241654.tif 000005
【図３】
2004241654.tif 000006
【図４】
2004241654.tif 000007
【図５】
2004241654.tif 000008
【図６】
2004241654.tif 000009
【図７】
2004241654.tif 000010