(57)【要約】【課題】高周波半導体素子にバイアスを供給するためのバイアス線路とグラウンドパターンとの間に接続された複数のキャパシタを有し、基板上のグラウンドパターン同士が接続された低コストの高周波集積回路装置を提供する。【解決手段】基板１０上に高周波半導体素子１１、キャパシタを含む複合電子部品１２Ａ〜１２Ｄ、バイアス線路１５Ａ〜１５Ｄ、グラウンドパターン１６Ａ〜１６Ｄ及び１７Ａ，１７Ｂを有し、複合電子部品１２Ａ〜１２Ｄはバイアス線路１５Ａ〜１５Ｄとグラウンドパターン１６Ａ〜１６Ｄ及び１７Ａ，１７Ｂとの間にそれぞれ接続されるキャパシタを形成すると共に、各バイアス線路を挟んで隣接するグラウンドパターン間を接続するグラウンドパスを形成する。【選択図】    図１
2004214378.tif 000002
【特許請求の範囲】
【請求項１】
主面を有する基板と；
前記基板の前記主面上に設けられた高周波半導体素子と；
前記基板の前記主面上に設けられた、前記高周波半導体素子にバイアスを供給するためのバイアス線路と；
前記基板の前記主面上に前記バイアス線路を両側から挟むように設けられた第１及び第２のグラウンドパターンと；
前記バイアス線路と前記第１及び第２のグラウンドパターンとの間にそれぞれ接続される第１及び第２のキャパシタ、及び前記第１のグラウンドパターンと第２のグラウンドパターン間を接続する接続導体を有する複合電子部品と
を具備する高周波集積回路装置。
【請求項２】
前記複合電子部品は、前記バイアス線路に接続されるバイアス用電極と、前記第１及び第２のグラウンドパターンにそれぞれ接続される第１及び第２のグラウンド用電極と、前記第バイアス用電極と前記第１及び第２のグラウンド用電極との間に静電容量を形成するように設けられる少なくとも一つの誘電体層を有し、前記接続導体は前記第１のグラウンド用電極と第２のグラウンド用電極間を短絡するように配置される請求項１記載の高周波集積回路装置。
【請求項３】
前記複合電子部品は、第１の電極層と面内方向で二つの領域に分離された第２電極層及び誘電体層が交互に積層された積層体と、前記第１の電極層を共通に接続されると共に前記バイアス線路に接続されるバイアス用電極と、前記第２電極層の分割された一方の領域に共通に接続されると共に前記第１のグラウンドパターンに接続される第１のグラウンド用電極、及び前記第２電極層の分割された他方の領域を共通に接続されると共に前記第２のグラウンドパターンに接続される第２のグラウンド用電極を有し、前記接続導体は前記第１のグラウンド用電極と第２のグラウンド用電極間を短絡するように前記積層体の上に配置される請求項１記載の高周波集積回路装置。
【請求項４】
前記複合電子部品は、一方の面上に前記接続導体の層が一様に設けられた誘電体基板と、該誘電体基板の一方の面上に設けられた、前記バイアス線路に接続されるバイアス用電極と、前記誘電体基板の一方の面上に設けられた、前記第１及び第２のグラウンドパターンにそれぞれ接続される第１及び第２のグラウンド用電極と、前記接続導体と前記第１及び第２のグラウンド用電極とを接続するように前記誘電体基板を貫通して設けられた第１及び第２のスルーホールとを有する請求項１記載の高周波集積回路装置。
【請求項５】
主面を有する基板と；
前記基板の前記主面上に設けられた高周波半導体素子と；
前記基板の前記主面上に平行に設けられた、前記高周波半導体素子に異なるバイアスを供給するための第１及び第２のバイアス線路と；
前記基板の前記主面上に前記第１及び第２のバイアス線路の間に位置して設けられた第１のグラウンドパターンと；
前記第１のバイアス線路を前記第１のグラウンドパターンとの間に挟むように設けられた第２のグラウンドパターンと；
前記第２のバイアス線路を前記第１のグラウンドパターンとの間に挟むように設けられた第３のグラウンドパターンと；
前記第１及び第２のバイアス線路と前記第１乃至第３のグラウンドパターンとの間にそれぞれ接続される第１乃至第４のキャパシタ、前記第１及び第２のグラウンドパターン間を接続する第１の接続導体、並びに前記第２及び第３のグラウンドパターン間を接続する第２の接続導体を有する複合電子部品とを具備する高周波集積回路装置。
【請求項６】
前記複合電子部品は、前記第１及び第２のバイアス線路に接続される第１及び第２の電極、前記第１乃至第３のグラウンドパターンにそれぞれ接続される第３乃至第５の電極、並びに前記第１及び第２の電極と第３乃至第５の電極との間に静電容量を形成するように設けられる少なくとも一つの誘電体層を有し、前記第１の接続導体は前記第３及び第４の電極間を短絡するように配置され、前記第２の接続導体は前記第４及び第５の電極間を短絡するように配置される請求項５記載の高周波集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波帯乃至ミリ波帯のような高い周波数領域で使用される高周波集積回路装置に関する。
【０００２】
【従来の技術】
近年、情報通信分野における急速な需要の伸びにより、通信容量、通信回線数を増やすことが急務となってきている。この要求に対して、マイクロ波帯乃至ミリ波帯といった非常に高い周波数帯を通信に使用するシステムの実用化が急ピッチで進められている。これに伴い、通信端末として使用される無線通信機器も、マイクロ波帯乃至ミリ波帯に対応可能であることが要求される。
【０００３】
無線通信機器における発振器、シンセサイザ、変調器、電力増幅器、低雑音増幅器及び復調器等を含む高周波回路は、電気特性が優れていることに加えて、小型化が容易であることが要求される。高周波回路の小型化には、ＭＩＣ（Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ；マイクロ波集積回路）やＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ；モノリシックマイクロ波集積回路）の採用により、回路をできるだけ集積化することが有効である。ＭＩＣやＭＭＩＣは、マイクロ波帯、準ミリ波帯あるいはミリ波帯に使用されるため、これらを使用する回路装置を総称して本発明では高周波集積回路装置と呼ぶ。
【０００４】
ＭＩＣやＭＭＩＣにおいては、半導体集積化技術の飛躍的な発展に伴って、一つのモジュール基板内に形成される回路は、能動素子単体から機器の一つの回路機能を果たす機能回路ブロック、さらには複数の機能回路ブロックへと、集積化度が徐々に高くなってきている。これらの機能回路ブロックは、一般にＨＥＭＴ、ＨＢＴ、ＭＥＳＦＥＴ等の高周波半導体素子と、キャパシタ、インダクタ、抵抗等の受動素子及び各種の線路によって実現される。
【０００５】
高周波半導体素子の入力電極と出力電極には、半導体素子にバイアスを供給するためのバイアス線路が接続される。バイアス線路には、半導体素子近傍に設置された高周波接地のためとバイアス電圧の変動を抑えるためのデカップリングキャパシタの一端が接続される。デカップリングキャパシタの他端は、グラウンドパターンに接続される。デカップリングキャパシタは、直流から回路の動作周波数までの全ての周波数領域でインピーダンスがゼロに十分近いような非常に低い値を持つ周波数特性を示すことが理想的であるが、実際にはある特定の周波数領域でのみインピーダンスが低くなる特性を示す。
【０００６】
そこで、容量値の異なる複数のデカップリングキャパシタを組み合わせて用いることにより、直流から回路の動作周波数までの広い周波数領域でインピーダンスをできるだけ低くする手法がとられる（例えば、非特許文献１、特に図１とその説明を参照）。
【０００７】
このように半導体チップの近傍に複数のデカップリングキャパシタを配置した高周波集積回路装置においては、各キャパシタは別々のバイアス線路とグラウンドパターンとの間に接続される。モジュール基板上の従来のメタルパターンレイアウトによると、各キャパシタはバイアス線路の一端が接続され、他端が各バイアス線路を挟むように配置された二つのグラウンドパターンのいずれか一方に接続される。従って、バイアス線路の両側に配置されたグラウンドパターンは、基板上で互いに分離される。一般に、高周波集積回路装置の特性を維持するためには、互いに分離されたグラウンドパターン同士をできるだけ短い距離で電気的に接続することによって、各グラウンドパターンが共通のグラウンド電位を持つようにすることが必要である。
【０００８】
【非特許文献１】
Ｎａｏｋｏ  Ｏｎｏ，  Ｅｉｊｉ  Ｔａｋａｇｉ，  Ｍｉｋｉ  Ｍｏｒｉ，  Ｋｅｎｊｉ  Ｉｓｈｉｄａ，  Ｈｏｒｏｙｕｋｉ  Ｋａｙａｎｏ，  Ｋｕｎｉｏ  Ｙｏｓｈｉｈａｒａ  ａｎｄ  Ｍｉｔｓｕｏ  Ｋｏｎｎｏ  “ＭＩＮＩＡＴＵＲＩＺＥＤ  ＰＯＷＥＲ  ＡＭＰＬＩＦＩＥＲ  ＭＯＤＵＬＥ  ＵＳＩＮＧＬＧＡ  ＳＴＲＵＣＴＵＲＥ”  ＩＭＣ  １９９６  Ｐｒｏｃｅｅｄｉｎｇｓ，  Ｏｍｉｙａ，  Ａｐｒｉｌ  ２６，  １９９６
【０００９】
【発明が解決しようとする課題】
高周波集積回路装置の特性劣化を避けるために、基板上の分離されたグラウンド同士を接続する方法として、次の二つがある。一つの方法は、モジュール基板の裏面全面に一様にグラウンドパターンを設け、この裏面上のグラウンドパターンとモジュール基板の主面上のグラウンドパターンをスルーホールを介して接続する方法である。他の方法は、ワイヤを用いたブリッジ部材により、基板上グラウンドパターン同士を接続する方法である。
【００１０】
しかし、前者の方法ではスルーホールと基板裏面上のグラウンドパターンを必要とするために、基板コストが高くなってしまい、後者の方法ではブリッジ部材とその実装に要するコストがかかるという問題が生じる。
【００１１】
本発明は、高周波半導体素子にバイアスを供給するためのバイアス線路とグラウンドパターンとの間に接続された複数のキャパシタを有し、基板上のグラウンドパターン同士が接続された低コストの高周波集積回路装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を達成するため、本発明の一つの観点に係る高周波集積回路装置は、主面を有する基板と、基板の主面上に設けられた高周波半導体素子と、該基板の主面上に設けられた、高周波半導体素子にバイアスを供給するための少なくとも一つのバイアス線路と、基板の主面上にバイアス線路を両側から挟むように設けられた第１及び第２のグラウンドパターンと、バイアス線路と第１及び第２のグラウンドパターンとの間にそれぞれ接続される第１及び第２のキャパシタ、及び第１のグラウンドパターンと第２のグラウンドパターン間を接続する接続導体を有する複合電子部品とを具備する。
【００１３】
本発明の他の観点に係る高周波集積回路装置は、主面を有する基板と、基板の主面上に設けられた高周波半導体素子と、基板の主面上に平行に設けられた、高周波半導体素子に異なるバイアスを供給するための第１及び第２のバイアス線路と、基板の主面上に第１及び第２のバイアス線路の間に位置して設けられた第１のグラウンドパターンと、第１のバイアス線路を第１のグラウンドパターンとの間に挟むように設けられた第２のグラウンドパターンと、第２のバイアス線路を第１のグラウンドパターンとの間に挟むように設けられた第３のグラウンドパターンと、第１及び第２のバイアス線路と第１乃至第３のグラウンドパターンとの間にそれぞれ接続される第１乃至第４のキャパシタ、第１及び第２のグラウンドパターン間を接続する第１の接続導体、並びに第２及び第３のグラウンドパターン間を接続する第２の接続導体を有する複合電子部品とを具備する。
【００１４】
このように、キャパシタに加えて複数のグラウンド用電極間を接続する接続導体を備えた複合電子部品を用いることによって、基板上の互いに分離したグラウンドパターン同士を接続するグラウンドパスが形成されるため、高周波特性が良好で、かつ低コストの高周波半導体装置を実現することができる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
まず、図１〜図６を用いて本発明の一実施形態に係る高周波集積回路装置について説明する。図１は本実施形態に係る高周波集積回路装置の平面図であり、図２は図１のＡ−Ａ′線に沿う断面図である。
図１及び図２において、モジュール基板１０は、キャリア基板とも呼ばれる例えば数ミリ程度の大きさの基板１０である。モジュール基板１０は単一の誘電体層を持ち、主面のみにメタルパターンが設けられた構造を持つ。モジュール基板１０としては、アルミナ基板、または、シリコン、砒化ガリウムのような半絶縁性材料からなる半導体基板、あるいは樹脂基板のような絶縁基板を使用することが可能である。本実施形態では、キャリア基板１０として例えばアルミナ基板を使用することとする。
【００１６】
モジュール基板１０の主面上（以下、単に基板１０上という）に、高周波半導体素子１１と、キャパシタ及びグラウンドパス用の接続導体をそれぞれ含む複数の複合電子部品１２Ａ〜１２Ｄが実装され、さらに複数のメタルパターンが被着されている。
【００１７】
高周波半導体素子１１は、例えばチップサイズが１〜３ｍｍ角程度の半導体チップであり、ＨＥＭＴ（ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ），ＨＢＴ（ｈｅｔｅｒｏ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ），ＭＥＳＦＥＴ（ｍｅｔａｌ  ｓｉｌｉｃｏｎ  ＦＥＴ）のようなマイクロ波帯乃至ミリ波帯で動作可能な能動素子を一つまたは複数個含む。本実施形態では、高周波半導体素子１１として例えば砒化ガリウムを材料とするＭＭＩＣタイプの半導体チップを用いる場合を例に説明する。
【００１８】
図３は、高周波半導体素子１１の具体的な回路例を示すブロック図である。この例では能動素子としてＨＥＭＴを用い、２段構成の増幅器を構成している。高周波入力電極２１に入力される高周波信号は、入力整合回路２２を介して１段目のＨＥＭＴ２３のゲート端子に与えられる。１段目のＨＥＭＴ２３のドレイン端子から取り出される高周波信号は、段間整合回路２４を介して２段目のＨＥＭＴ２５のゲート端子に与えられる。２段目のＨＥＭＴ２５のドレイン端子から取り出される高周波信号は、出力整合回路２６を介して高周波出力電極２７へ出力される。ＨＥＭＴ２３，２５のドレイン端子にはバイアス電極２８Ａ，２８Ｂが接続され、ゲート端子にはバイアス電極２９Ａ，２９Ｂが接続される。
【００１９】
モジュール基板１０上のメタルパターンは、モジュール基板１０上に例えば、金，銅，タングステン，銀あるいは銀パラジウム合金のような金属導体材料などにより形成される。メタルパターンは、入力線路１３、出力線路１４、バイアス線路１５Ａ〜１５Ｄ、矩形状のグラウンドパターン１６Ａ〜１６Ｄ及びストリップ状のグラウンドパターン１７Ａ，１７Ｂを含む。入力線路１３及び出力線路１４は、高周波半導体素子１１の図３中に示した高周波入力電極２１及び高周波出力電極２７にそれぞれ接続され、高周波信号の入出力のために設けられる。
【００２０】
バイアス線路１５Ａ〜１５Ｄは、高周波半導体素子１１にバイアス電圧を供給するための線路であり、その各一端は高周波半導体素子１１の図３中に示したバイアス電極２８Ａ，２８Ｂ，２９Ａ，２９Ｂにそれぞれ接続され、各他端の引き出し端子は高周波集積回路装置の外部にある図示しないバイアス電圧源に接続される。この例では、バイアス線路１５Ａと１５Ｂの組及びバイアス線路１５Ｃと１５Ｄの組はそれぞれ平行に配置されており、前者の組は高周波半導体素子１１の図１中上側の辺に、後者の組は図１中下側の辺にそれぞれ対向して配置されている。
【００２１】
矩形状のグラウンドパターン１６Ａ〜１６Ｄは、モジュール基板１０上の四隅に配置されている。ストリップ状のグラウンドパターン１７Ａ，１７Ｂは、バイアス線路１５Ａと１５Ｂの間及びバイアス線路１５Ｃと１５Ｄの間にそれぞれ配置されている。従って、バイアス線路１５Ａ〜１５Ｄは、いずれも二つのグラウンドパターンによって挟まれる。
【００２２】
高周波半導体素子１１は、この例ではモジュール基板１０上にフェイスダウンのフリップリップ接続によって実装されており、基板１０に対応する面に設けられた図１中に点線の丸で示される高周波入力電極、高周波出力電極、バイアス電極及びグラウンド電極は、それぞれ入力線路１３、出力線路１４、バイアス線路１５Ａ〜１５Ｄ、グラウンドパターン１６Ａ〜１６Ｄ及び１７Ａ，１７Ｂの各一端に接続される。入力線路１３、出力線路１４、バイアス線路１５Ａ〜１５Ｄ、グラウンドパターン１６Ａ〜１６Ｄ及び１７Ａ，１７Ｂの各他端は、小さな矩形で示されるような引き出し電極となっている。一方、複合電子部品１２Ａ〜１２Ｄは、例えば通常の半田リフロープロセスを用いてモジュール基板１０上に実装される。
【００２３】
次に、複合電子部品１２Ａ〜１２Ｄについて説明する。
複合電子部品１２Ａ〜１２Ｄの各々は、一つのバイアス用電極と該バイアス用電極を挟むように設けられた二つのグラウンド用電極を同一平面上に有し、バイアス用電極と各グラウンド用電極との間にそれぞれキャパシタを構成し、かつ各グラウンド用電極間にグラウンドパスを形成する構造を持つ。バイアス用電極と各グラウンド用電極との間にそれぞれ形成されるキャパシタは、電気的には並列接続されて一つのキャパシタとして機能する。
【００２４】
このような構造により、複合電子部品１２Ａ〜１２Ｄはバイアス線路１５Ａ〜１５Ｄを高周波的に接地し、かつバイアス電圧の変動を防止するためのグラウンドデカップリングキャパシタとしての機能に加えて、バイアス線路１５Ａ〜１５Ｄの両側のグラウンドパターン間を電気的に接続するグランウンドパスとしての機能を有する。すなわち、部品１２Ａ内のグラウンドパスはグラウンドパターン１６Ａと１７Ａ間を接続し、部品１２Ｂ内のグラウンドパスはグラウンドパターン１６Ｂと１７Ａ間を接続し、部品１２Ｃ内のグラウンドパスはグラウンドパターン１６Ｃと１７Ｂ間を接続し、部品１２Ｄ内のグラウンドパスはグラウンドパターン１６Ｄと１７Ｂ間を接続する。
【００２５】
図４には、複合電子部品１２Ａ〜１２Ｄの構成例を示す。図４では、一つの複合電子部品１２のみを示している。この例の複合電子部品は、公知の積層セラミックコンデンサと同様の基本構造を持っており、セラミクスのような高誘電率の材料からなる誘電体ブロック３０内に、第１電極層３１と第２電極層３２が相互間に誘電体層３３を介して積層される。ここで、最上層に接続導体３４が配置される点が通常の積層セラミックコンデンサとは異なる。
【００２６】
誘電体ブロック３０の長手方向の中央部及び両側に、スルーホール３５及び３６Ａ，３６Ｂが貫通しており、スルーホール３５及び３６Ａ，３６Ｂの端部はそれぞれ誘電体ブロック３０の底面に形成されたバイアス用電極３７及びグラウンド用電極３８Ａ，３８Ｂに接続される。
【００２７】
第１電極層３１は、図５（ａ）に示されるパターンを有しており、中央部がスルーホール３５を介してバイアス用電極３７に接続され、両端部はスルーホール３６Ａ，３６Ｂに対し非接触である。一方、第２電極層３２は図５（ｂ）に示されるように二つの領域に分割されたパターンを有しており、両端部がスルーホール３６Ａ，３６Ｂをそれぞれ介してグラウンド用電極３８Ａ，３８Ｂに接続され、中央部はスルーホール３５に対して非接触である。従って、バイアス用電極３７とグラウンド用電極３８Ａとの間及びバイアス用電極３７とグラウンド用電極３８Ｂとの間に、第１、第２電極層３１，３２及び誘電体層３３により構成される個別キャパシタの並列接続からなるキャパシタがそれぞれ形成される。
【００２８】
最上層の接続導体３４は電極層３１，３２とは異なり、いわゆるべた電極、すなわちスルーホール３６Ａ，３６Ｂ間に連続的に形成された導体であり、その両端がスルーホール３６Ａ，３６Ｂをそれぞれ介してグラウンド用電極３８Ａ，３８Ｂに接続される。従って、接続導体３４によりグラウンド用電極３８Ａ，３８Ｂ間が短絡される。
【００２９】
このような構造の複合電子部品１２Ａ〜１２Ｄを図１に示したように実装すると、グラウンド用電極３８Ａ，３８Ｂは、部品１２Ａにおいてはグラウンドパターン１６Ａ，１７Ａに、部品１２Ｂにおいてはグラウンドパターン１６Ｂ，１７Ａに、部品１２Ｃにおいてはグラウンドパターン１６Ｃ，１７Ｂに、部品１２Ｄにおいてはグラウンドパターン１６Ｄ，１７Ｂにそれぞれ接続される。このとき、複合電子部品１２Ａ〜１２Ｄ内の接続導体３４によって形成されるグラウンドパスにより、グラウンドパターン１６Ａと１７Ａ間、グラウンドパターン１６Ｂと１７Ａ間、グラウンドパターン１６Ｃと１７Ｂ間、グラウンドパターン１６Ｄと１７Ｂ間がそれぞれ接続される。
【００３０】
すなわち、モジュール基板１０上のグラウンドパターン１６Ａ，１６Ｂ，１７Ａ及び１６Ｃ，１６Ｄ，１７Ｂは、接続導体３４によって形成されるグラウンドパスにより互いに電気的に接続され、共通のグラウンド電位を持つ。従って、準ミリ波帯乃至ミリ波帯といった超高周波領域においても、高周波半導体素子１１の動作を安定化することができる。
【００３１】
図６に、複合電子部品１２Ａ〜１２Ｄの他の構成例を示す。図４に示した例の複合電子部品は、積層セラミックコンデンサ構造であったのに対して、図６の例の複合電子部品は、高周波用キャパシタとして一般に用いられる単層の誘電体層を用いた、いわゆるＭＩＭキャパシタと同様の構造を有する。
【００３２】
すなわち、図６においては、誘電体基板４０の図中下側の面上にバイアス用電極４７及びグラウンド用電極４８Ａ，４８Ｂが被着され、誘電体層４０の図中上側の面上に接続導体４４が一様に被着されている。接続導体４４とグラウンド用電極４８Ａ，４８Ｂとは、誘電体層４０を貫通して設けられたスルーホール４６Ａ，４６Ｂをそれぞれ介して接続される。誘電体層４０とバイアス用電極４７及びグラウンド用電極４８Ａ，４８Ｂによって二つのキャパシタが形成される。各キャパシタの静電容量は、バイアス用電極４７とグラウンド用電極４８Ａ，４８Ｂ間の静電容量と、バイアス用電極４７と接続導体４４間の静電容量との合成によって与えられる。
【００３３】
図６の複合電子部品では、接続導体４４によってグラウンド用電極４８Ａ，４８Ｂ間が短絡されるため、図４に示した複合電子部品と同様の利点を有する。
すなわち、図６の構造の複合電子部品１２Ａ〜１２Ｄを図１に示したように実装すると、グラウンド用電極４８Ａ，４８Ｂが部品１２Ａ〜１２Ｄにおいてそれぞれグラウンドパターン１６Ａ，１７Ａ、グラウンドパターン１６Ｂ，１７Ａ、グラウンドパターン１６Ｃ，１７Ｂ、グラウンドパターン１６Ｄ，１７Ｂと接触し、部品１２Ａ〜１２Ｄ内の接続導体４４によって形成されるグラウンドパスにより、グラウンドパターン１６Ａと１７Ａ間、グラウンドパターン１６Ｂと１７Ａ間、グラウンドパターン１６Ｃと１７Ｂ間、グラウンドパターン１６Ｄと１７Ｂ間がそれぞれ接続される。
【００３４】
従って、モジュール基板１０上のグラウンドパターン１６Ａ，１６Ｂ及び１７Ａ、あるいは１６Ｃ，１６Ｄ及び１７Ｂは、接続導体４４によって形成されるグラウンドパスにより互いに電気的に接続され、共通のグラウンド電位を持つので、準ミリ波帯乃至ミリ波帯においても、高周波半導体素子１１の動作を安定化することができる。
【００３５】
図４または図６に示した複合電子部品１２Ａ〜１２Ｄを用いると、グラウンドパスを形成する接続導体３４または４４が複合電子部品１２Ａ〜１２Ｄ内にデカップリングキャパシタと共に設けられているため、従来のグラウンドパス形成方法と比較して低コストとなる。
【００３６】
すなわち、従来では前述したように、（１）基板裏面の全面に形成されたグラウンドパターンに対して、基板表面に設けられたグラウンドパターンをスルーホールにより接続する方法、（２）ワイヤを用いたブリッジ部材により基板上の分離された隣接グラウンドパターン同士を接続する方法が用いられる。これに対して、本実施形態ではキャパシタ部品に接続導体３４または４４を追加した複合電子部品１２Ａ〜１２Ｄを用意するだけで、グラウンドパスを簡単に形成することができる。
【００３７】
このように本実施形態によると、両面メタルパターンとスルーホールを持つキャリア基板、あるいは独立した隣接グラウンドメタルパターン間を接続するためのブリッジ部材が不要であるため、部品点数が少なく、実装コストが安く、主面のみにメタルパターンを持つ安価なモジュール基板を使用した低コストの高周波集積回路装置を実現することが可能になる。
【００３８】
図７は、本発明の他の実施形態に係る高周波集積回路装置の平面図であり、二つの複合電子部品１２Ｅ，１２Ｆを有する。複合電子部品１２Ｅは図１における複合電子部品１２Ａ，１２Ｂを一体化した構成を有し、複合電子部品１２Ｆは図１における複合電子部品１２Ｃ，１２Ｄを一体化した構成を有する。
【００３９】
複合電子部品１２Ｃ，１２Ｄの各々は、二つのバイアス用電極と各バイアス用電極を挟むように設けられた計三つのグラウンド用電極を同一平面上に有し、各々バイアス用電極と各グラウンド用電極との間にそれぞれキャパシタを構成し、かつ各グラウンド用電極間にグラウンドパスを形成する構造を持つ。一つのバイアス用電極と各グラウンド用電極との間にそれぞれ形成されるキャパシタは、電気的には並列接続されて一つのキャパシタとして機能するので、一つの複合電子部品は二つのキャパシタを有する。
【００４０】
図８に、複合電子部品１２Ｅ，１２Ｆの構成例を示す。
図８では、一つの複合電子部品のみを示している。図８の複合電子部品は、図４に示した複合電子部品を二つ一体化した構造であり、誘電体ブロック３０内の図中左側において第１電極層３１Ａと第２電極層３２Ａが相互間に誘電体層３３Ａを介して積層され、最上層に接続導体３４Ａが配置され、さらに図中右側においても同様に第１電極層３１Ｂと第２電極層３２Ｂが相互間に誘電体層３３Ｂを介して積層され、最上層に接続導体３４Ｂが配置される。
【００４１】
誘電体ブロック３０には、スルーホール３５Ａ，３５Ｂ及び３６Ｃ，３６Ｄ，３６Ｅが貫通しており、スルーホール３５Ａ，３５Ｂ及び３６Ｃ，３６Ｄ，３６Ｅの端部はそれぞれ誘電体ブロック３０の底面に形成されたバイアス用電極３７Ａ，３７Ｂ及び３８Ｃ，３８Ｄ，３８Ｅに接続される。
【００４２】
第１電極層３１Ａ，３１Ｂは、図５（ａ）に示したパターンを有し、それぞれ中央部がスルーホール３５Ａ，３５Ｂを介してバイアス用電極３７Ａ，３７Ｂに接続される。第２電極層３２Ａ，３２Ｂは、図５（ｂ）に示されるパターンを有し、それぞれ両端部がスルーホール３６Ｃ，３６Ｄ及び３６Ｄ，３６Ｅを介してグラウンド用電極３８Ｃ，３８Ｄ及び３８Ｄ，３８Ｅに接続される。
【００４３】
従って、バイアス用電極３７Ａとグラウンド用電極３８Ｃ，３８Ｄとの間及びバイアス用電極３７Ｂとグラウンド用電極３８Ｄ，３８Ｅとの間に、第１、第２電極層３１Ａ，３１Ｂ，３２Ａ，３２Ｂ及び誘電体層３３Ａ，３３Ｂにより構成される個別キャパシタの並列接続からなるキャパシタがそれぞれ形成される。
【００４４】
最上層の接続導体３４Ａ，３４Ｂはスルーホール３６Ｃ，３６Ｄ，３６Ｅ間に連続的に形成された導体であり、スルーホール３６Ａ，３６Ｂをそれぞれ介してグラウンド用電極３８Ａ，３８Ｂに接続される。従って、接続導体３４Ａ，３４Ｂによりグラウンド用電極３８Ｃ，３８Ｄ，３８Ｅ間が短絡される。
【００４５】
図９に、複合電子部品１２Ｅ，１２Ｆの他の構成例を示す。
図９では、一つの複合電子部品のみを示している。この例の複合電子部品は、図６に示した複合電子部品を二つ一体化した構造であり、誘電体層４０の一方の面に接続導体４４の層が一様に被着され、裏面にバイアス用電極４７Ａ，４７Ｂ及びグラウンド用電極４８Ｃ，４８Ｄ，４８Ｅが被着されている。接続導体４４とグラウンド用電極４８Ｃ，４８Ｄ，４８Ｅとは、誘電体層４０を貫通して設けられたスルーホール４６Ｃ，４６Ｄ，４６Ｅをそれぞれ介して接続される。
【００４６】
誘電体層４０とバイアス用電極４７Ａ，４７Ｂ及びグラウンド用電極４８Ｃ，４８Ｄ，４８Ｅによって二つのキャパシタが形成される。各キャパシタの静電容量は、バイアス用電極４７Ａ，４７Ｂとグラウンド用電極４８Ｃ，４８Ｄ，４８Ｅ間の静電容量と、バイアス用電極４７Ａ，４７Ｂと接続導体４４間の静電容量との合成によって与えられる。
【００４７】
このように本実施形態によると、キャパシタ部品に接続導体３４Ａ，３４Ｂまたは４４を追加した複合電子部品１２Ｅ，１２Ｆを用意するだけで、グラウンドパスを簡単に形成することができ、先の実施形態と同様の効果が得られる。さらに、本実施形態では先の実施形態に比較して複合電子部品の個数が半減されるため、実装がより一層容易となる。
【００４８】
次に、図１０〜図１２を用いて高周波集積回路装置のより具体的な実装例について説明する。
図１０に、図１に示した高周波集積回路装置をマザーボードに実装した例を示す。高周波集積回路装置は、モジュール基板１０の主面上に設けられた引き出し電極１８をＩ／Ｏ（入出力）電極として利用するＢＧＡ（ボール・グリッド・アレイ）タイプのＩ／Ｏ方式でマザーボード５０に実装される。すなわち、引き出し電極１８は半田ボール５２をそれぞれ介してマザーボード５０上の電極５３に接続される。ここで、引き出し電極１８は例えば図１中の入力線路１３、出力線路１４、バイアス線路１５Ａ〜１５Ｄ、グラウンドパターン１６Ａ〜１６Ｄ及び１７Ａ，１７Ｂの各他端に設けられた小さな矩形で示される電極である。
【００４９】
図１１は、図１に示した高周波集積回路装置をマザーボードに実装した他の例を示す。高周波集積回路装置は、モジュール基板１０の裏面に設けられた電極ををＩ／Ｏ電極として利用するＬＧＡ（ランド・グリッド・アレイ）タイプのＩ／Ｏ方式でマザーボード５０に実装される。すなわち、モジュール基板１０の裏面には、主面上の引き出し電極１８とスルーホール５４を介して接続されたＬＧＡ用電極５５が設けられており、これらのＬＧＣ用電極５５がマザーボード５０上の電極５３と半田等により接続される。
【００５０】
図１２には、図１に示した高周波集積回路装置を複数個マザーボードに実装した例を示す。高周波集積回路装置とマザーボード５０とのＩ／Ｏ電極には、モジュール基板１０の主面上に設けられた電極を用い、隣接する高周波集積回路装置のモジュール基板１０間、及び端部のモジュール基板とマザーボード５０間がボンディングワイヤ５６によって接続される。
【００５１】
【発明の効果】
以上説明したように、本発明によれば高周波半導体素子にバイアスを供給するためのバイアス線路とグラウンドパターンとの間に接続された複数のキャパシタを有する高周波集積回路装置において、独立したグラウンドパターン接続用ブリッジ部品や両面メタルパターンとスルーホールを持つ基板を用いることなく、基板上のグラウンドパターン同士を接続することにより、低コストの高周波集積回路装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る高周波集積回路装置の構成を示す平面図
【図２】図１のＡ−Ａ′線に沿う断面図
【図３】同実施形態における高周波半導体素子の具体的な回路構成例を示すブロック図
【図４】同実施形態における複合電子部品の一構成例を示す断面図
【図５】図３のＢ−Ｂ′線及びＣ−Ｃ′線に沿う断面図
【図６】同実施形態における複合電子部品の他の構成例を示す断面図
【図７】本発明の他の実施形態に係る高周波集積回路装置の構成を示す平面図
【図８】同実施形態における複合電子部品の一構成例を示す断面図
【図９】同実施形態における複合電子部品の他の構成例を示す断面図
【図１０】本発明の実施形態に係る高周波集積回路装置の第１の実装例を示す断面図
【図１１】本発明の実施形態に係る高周波集積回路装置の第２の実装例を示す断面図
【図１２】本発明の実施形態に係る高周波集積回路装置の第３の実装例を示す断面図
【符号の説明】
１０…モジュール基板
１１…高周波半導体素子
１２Ａ〜１２Ｄ，１２Ｅ，１２Ｆ…複合電子部品
１３…入力線路
１４…出力線路
１５Ａ〜１５Ｄ…バイアス線路
１６Ａ〜１６Ｄ，１７Ａ，１７Ｂ…グラウンドパターン
３０…誘電体ブロック
３１…第１電極層
３２…第２電極層
３３…誘電体層
３４…接続導体層
３５，３６Ａ，３６Ｂ，３６Ｃ〜３６Ｅ…スルーホール
３７，３７Ａ，３７Ｂ…バイアス用電極
３８Ａ，３８Ｂ，３８Ｃ〜３８Ｅ…グラウンド用電極
４０…誘電体基板
４６Ａ，４６Ｂ，４６Ｃ〜４６Ｅ…スルーホール
４７，４７Ａ，４７Ｂ…バイアス用電極
４８Ａ，４８Ｂ，４８Ｃ〜４８Ｅ…グラウンド用電極
【図１】
2004214378.tif 000003
【図２】
2004214378.tif 000004
【図３】
2004214378.tif 000005
【図４】
2004214378.tif 000006
【図５】
2004214378.tif 000007
【図６】
2004214378.tif 000008
【図７】
2004214378.tif 000009
【図８】
2004214378.tif 000010
【図９】
2004214378.tif 000011
【図１０】
2004214378.tif 000012
【図１１】
2004214378.tif 000013
【図１２】
2004214378.tif 000014