(57)【要約】【課題】　本発明の目的は、外部端子の接続不良を減らすことにある。【解決手段】　半導体装置は、集積回路１２が形成されて内部に電気的に接続された配線１４と配線１４に形成された電極１６とを有する半導体基板１０と、半導体基板１０上に形成された樹脂層２０と、電極１６に電気的に接続されてなる再配置配線２２と、再配置配線２２上に形成されて樹脂層２０にて支持されてなる複数の外部端子２４と、電極１６に電気的に接続されずに樹脂層２０にて支持されてなる複数のダミー端子２６と、を含む。【選択図】　　　　図１
2004104102.tif 000002
【特許請求の範囲】
【請求項１】
　集積回路が形成され、内部に電気的に接続された配線と前記配線に形成された電極とを有する半導体基板と、
　前記半導体基板上に形成された樹脂層と、
　前記電極に電気的に接続されてなる再配置配線と、
　前記再配置配線上に形成され、前記樹脂層にて支持されてなる複数の外部端子と、
　前記電極に電気的に接続されずに前記樹脂層にて支持されてなる複数のダミー端子と、
　を含む半導体装置。
【請求項２】
　請求項１記載の半導体装置において、
　前記樹脂層の上面は、端部に位置する第１の領域と、前記第１の領域よりも中央に近い第２の領域と、を有し、
　前記ダミー端子は、前記第１の領域に設けられ、
　前記外部端子は、前記第２の領域に設けられてなる半導体装置。
【請求項３】
　請求項２記載の半導体装置において、
　前記樹脂層の前記上面は、矩形をなし、
　前記ダミー端子は、前記矩形の少なくとも対角線上の一対の角部に設けられてなる半導体装置。
【請求項４】
　請求項２記載の半導体装置において、
　前記樹脂層の前記上面は、長形状をなし、
　前記ダミー端子は、前記長形状の長手方向の両端部に設けられてなる半導体装置。
【請求項５】
　請求項１から請求項４のいずれかに記載の半導体装置において、
　２つ以上の前記ダミー端子が隣接するように配置されてなる半導体装置。
【請求項６】
　請求項１から請求項５のいずれかに記載の半導体装置において、
　それぞれの前記ダミー端子は、それぞれの前記外部端子とは異なる材料で形成されてなる半導体装置。
【請求項７】
　請求項１から請求項６のいずれかに記載の半導体装置において、
　それぞれの前記ダミー端子は、樹脂からなる中央部と、ハンダからなる表面層と、を有するように形成されてなる半導体装置。
【請求項８】
　請求項１から請求項７のいずれかに記載の半導体装置において、
　それぞれの前記ダミー端子は、いずれの前記外部端子よりも大きい半導体装置。
【請求項９】
　請求項１から請求項８のいずれかに記載の半導体装置において、
　前記外部端子及び前記ダミー端子の下方に形成されてなる導電膜をさらに有する半導体装置。
【請求項１０】
　請求項９記載の半導体装置において、
　前記導電膜は、前記半導体基板上であって前記樹脂層の下に形成されてなる半導体装置。
【請求項１１】
　請求項９又は請求項１０記載の半導体装置において、
　前記導電膜は、前記集積回路が形成された領域を覆うように形成されてなる半導体装置。
【請求項１２】
　請求項９又は請求項１０記載の半導体装置において、
　前記導電膜は、相互に間隔があくように複数の部分に分割されてなる半導体装置。
【請求項１３】
　請求項１２記載の半導体装置において、
　前記導電膜を構成する前記複数の部分が形成された領域内に、前記集積回路が形成されてなる半導体装置。
【請求項１４】
　請求項９から請求項１３のいずれかに記載の半導体装置において、
　前記導電膜は、前記電極に電気的に接続されないように、前記ダミー端子に電気的に接続されてなる半導体装置。
【請求項１５】
　半導体チップが表面実装されたインターポーザ基板と、
　前記インターポーザ基板の裏面に設けられた配線層と、
　前記インターポーザ基板の裏面に設けられ、前記インターポーザ基板の最外周端部に配置されたダミーバンプと、
　前記インターポーザ基板の前記ダミーバンプよりも内側に配置され、前記配線層に接続された外部端子と、
　前記インターポーザ基板に設けられた、前記半導体チップと前記配線層とを接続するスルーホールと、
　を含む半導体装置。
【請求項１６】
　請求項１から請求項１５のいずれかに記載の半導体装置が実装されてなる回路基板。
【請求項１７】
　請求項１から請求項１５のいずれかに記載の半導体装置を有する電子機器。
【請求項１８】
　集積回路が形成されて内部に電気的に接続された配線と前記配線に形成された電極とを有する半導体基板上に樹脂層を形成すること、
　前記電極に電気的に接続されるように、再配置配線を形成すること、
　前記再配置配線上に、前記樹脂層にて支持されるように複数の外部端子を形成すること、及び、
　前記電極に電気的に接続されずに前記樹脂層にて支持されるように複数のダミー端子を形成すること、
　を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【背景技術】
【０００２】
　図１６は、従来のボールグリッドアレイパッケージの概略構成を示す平面図、図１７は、図１６に示すボールグリッドアレイパッケージのXVII−XVII線断面図である。
【０００３】
　従来のボールグリッドアレイでは、フルグリッド配列または千鳥配列などで、外部端子となるハンダボールの配置が行なわれていた。インターポーザ５００の両面には配線５０２，５０４がそれぞれ形成され、配線５０２，５０４は、インターポーザ５００に形成されたスルーホール５０６を介して接続されている。そして、インターポーザ５００の表面にはＩＣチップ５０８が実装され、ＩＣチップ５０８は、バンプ５１０を介して配線５０２と接続されるとともに、モールド樹脂５１２により封止されている。また、インターポーザ５００の裏面には、ハンダボール５１４がフルグリッド状に配置され、ハンダボール５１４は配線５０４に接続されている。
【０００４】
　従来のボールグリッドアレイでは、インターポーザ５００をマザーボード上に実装すると、インターポーザ５００の収縮によってハンダボール５１４に力が加えられる。特に、インターポーザ５００の端部に近いハンダボール５１４に大きな力が加えられていた。インターポーザ５００のサイズが大きい場合には、ハンダボール５１４の接続不良を防止することが難しかった。
【０００５】
　本発明の目的は、外部端子の接続不良を減らすことにある。
【発明の開示】
【課題を解決するための手段】
【０００６】
（１）本発明に係る半導体装置は、集積回路が形成され、内部に電気的に接続された配線と前記配線に形成された電極とを有する半導体基板と、
　前記半導体基板上に形成された樹脂層と、
　前記電極に電気的に接続されてなる再配置配線と、
　前記再配置配線上に形成され、前記樹脂層にて支持されてなる複数の外部端子と、
　前記電極に電気的に接続されずに前記樹脂層にて支持されてなる複数のダミー端子と、
　を含む。本発明によれば、半導体装置をマザーボード等に接合したときに、ダミー端子によって接合強度が高められるので、外部端子の電気的な接続不良を減らすことができる。
（２）この半導体装置において、
　前記樹脂層の上面は、端部に位置する第１の領域と、前記第１の領域よりも中央に近い第２の領域と、を有し、
　前記ダミー端子は、前記第１の領域に設けられ、
　前記外部端子は、前記第２の領域に設けられていてもよい。
（３）この半導体装置において、
　前記樹脂層の前記上面は、矩形をなし、
　前記ダミー端子は、前記矩形の少なくとも対角線上の一対の角部に設けられていてもよい。
（４）この半導体装置において、
　前記樹脂層の前記上面は、長形状をなし、
　前記ダミー端子は、前記長形状の長手方向の両端部に設けられていてもよい。
（５）この半導体装置において、
　２つ以上の前記ダミー端子が隣接するように配置されていてもよい。
（６）この半導体装置において、
　それぞれの前記ダミー端子は、それぞれの前記外部端子とは異なる材料で形成されていてもよい。
（７）この半導体装置において、
　それぞれの前記ダミー端子は、樹脂からなる中央部と、ハンダからなる表面層と、を有するように形成されていてもよい。
（８）この半導体装置において、
　それぞれの前記ダミー端子は、いずれの前記外部端子よりも大きい％。
（９）この半導体装置は、
　前記外部端子及び前記ダミー端子の下方に形成されてなる導電膜をさらに有してもよい。
（１０）この半導体装置において、
　前記導電膜は、前記半導体基板上であって前記樹脂層の下に形成されていてもよい。
（１１）この半導体装置において、
　前記導電膜は、前記集積回路が形成された領域を覆うように形成されていてもよい。
（１２）この半導体装置において、
　前記導電膜は、相互に間隔があくように複数の部分に分割されていてもよい。
（１３）この半導体装置において、
　前記導電膜を構成する前記複数の部分が形成された領域内に、前記集積回路が形成されていてもよい。
（１４）この半導体装置において、
　前記導電膜は、前記電極に電気的に接続されないように、前記ダミー端子に電気的に接続されていてもよい。
（１５）本発明に係る半導体装置は、半導体チップが表面実装されたインターポーザ基板と、
　前記インターポーザ基板の裏面に設けられた配線層と、
　前記インターポーザ基板の裏面に設けられ、前記インターポーザ基板の最外周端部に配置されたダミーバンプと、
　前記インターポーザ基板の前記ダミーバンプよりも内側に配置され、前記配線層に接続された外部端子と、
　前記インターポーザ基板に設けられた、前記半導体チップと前記配線層とを接続するスルーホールと、
　を含む。本発明によれば、接続不良の頻度が大きい領域にハンダボールを配置する必要がなく、半導体装置をマザーボード上に実装したときに、ハンダボールの接続状態をダミーバンプで補強することが可能となる。このため、インターポーザ基板が大型化しても、工程数を増加させることなくハンダボールの接続不良を低減することが可能となり、スループットの低下を抑制しつつ、二次実装時の信頼性を向上させることができる。
（１６）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（１７）本発明に係る電子機器は、上記半導体装置を有する。
（１８）本発明に係る半導体装置の製造方法は、集積回路が形成されて内部に電気的に接続された配線と前記配線に形成された電極とを有する半導体基板上に樹脂層を形成すること、
　前記電極に電気的に接続されるように、再配置配線を形成すること、
　前記再配置配線上に、前記樹脂層にて支持されるように複数の外部端子を形成すること、及び、
　前記電極に電気的に接続されずに前記樹脂層にて支持されるように複数のダミー端子を形成すること、
　を含む。本発明によれば、半導体装置をマザーボード等に接合したときに、ダミー端子によって接合強度が高められるので、外部端子の電気的な接続不良を減らすことができる。
【発明を実施するための最良の形態】
【０００７】
　以下、本発明の実施の形態を、図面を参照して説明する。
【０００８】
　（第１の実施の形態）
　図１は、本発明の第１の実施の形態に係る半導体装置を説明する図である。図２は、図１に示す半導体装置のII−II線断面図であり、図３は、図１に示す半導体装置のIII−III線断面図である。半導体装置は、半導体基板１０を有する。図１に示す半導体基板１０は半導体チップであるが、半導体ウエハを使用してもよい。半導体基板１０には、集積回路１２が形成されている。半導体チップには、１つの集積回路１２が形成され、半導体ウエハには、複数の集積回路１２が形成される。集積回路１２が形成された領域を能動領域ということができる。
【０００９】
　半導体基板１０は、内部に電気的に接続された複数の配線（又は配線層）１４を有する。複数の配線１４は、集積回路１２（又は能動領域）に電気的に接続された配線を含む。複数の配線１４は、電気的に、集積回路１２に接続されずに半導体基板１０の内部に接続された配線を含んでもよい。配線１４には、電極（パッド）１６が形成されている。
【００１０】
　半導体基板１０は、パッシベーション膜１８を有していてもよい。パッシベーション膜１８は、樹脂膜、シリコン酸化膜、シリコン窒化膜のいずれであってもよい。パッシベーション膜１８は、シリコン酸化膜のように透明であってもよいし、不透明であってもよい。パッシベーション膜１８は、各電極１６の一部（例えば中央部のみ）を除いて形成されていてもよい。パッシベーション膜１８は、配線１４を覆っており、集積回路１２（又は能動領域）の全体を覆っていてもよい。
【００１１】
　半導体基板１０には、樹脂層２０が形成されている。樹脂層２０は、半導体基板１０の一部（例えばパッシベーション膜１８の一部）が露出するように形成されている。樹脂層２０は、電気的絶縁層である。樹脂層２０は、導電性粒子を含まない。樹脂層２０は、応力緩和機能を有してもよい。樹脂層２０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等で形成されてもよい。樹脂層２０は、遮光性を有する材料から形成されてもよい。樹脂層２０は、電極１６の上方を避けて形成されている。樹脂層２０の少なくとも一部は、集積回路１２（又は能動領域）の上方に形成されてもよい。
【００１２】
　半導体装置は、電極１６に電気的に接続された再配置配線２２を有する。再配置配線２２は、その一部が電極１６とオーバーラップするように形成されている。再配置配線２２は、樹脂層２０上に（例えばその上面に）至るように形成されている。再配置配線２２は、パッシベーション膜１８上を通ってもよい。再配置配線２２は、例えば、ＴｉＷスパッタ配線層、Ｃｕスパッタ配線層およびＣｕメッキ配線層の３層構造から構成することができる。
【００１３】
　再配置配線２２上には、複数の外部端子（例えばハンダボール）２４が設けられている。外部端子２４は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。軟ろうとして、鉛を含まないハンダ（以下、鉛フリーハンダという。）を使用してもよい。鉛フリーハンダとして、スズー銀（Ｓｎ―Ａｇ）系、スズ−ビスマス（Ｓｎ−Ｂｉ）系、スズ−亜鉛（Ｓｎ−Ｚｎ）系、あるいはスズ−銅（Ｓｎ−Ｃｕ）系の合金を使用してもよいし、これらの合金に、さらに銀、ビスマス、亜鉛、銅のうち少なくとも１つを添加してもよい。外部端子２４は、樹脂層２０の上方に形成されており、樹脂層２０にて支持されている。したがって、外部端子２４に加えられた外力の一部が、樹脂層２０にて吸収される。
【００１４】
　半導体装置は、複数のダミー端子２６を有する。ダミー端子２６は、電極１６に電気的に接続されないようになっている。ダミー端子２６は、外部端子２４に電気的に接続されないようになっている。ダミー端子２６は、樹脂層２０にて支持されてなる。例えば、樹脂層２０上に形成されたパッド２８上にダミー端子２６を設けてもよい。
【００１５】
　ダミー端子２６は、外部端子２４と同じ材料（例えばハンダ）で形成してもよいし、異なる材料（例えば樹脂）で形成して、ダミー端子２６と外部端子２４の性質（弾力性・接着力等）を異ならせてもよい。例えば、ダミー端子２６を接着剤により構成すれば、ダミー端子２６を押し潰しながらマザーボードに接着することができる。これにより、ダミー端子２６の大きさのバラツキを吸収することが可能となる。あるいは、変形例として、図４に示すダミー端子２７は、樹脂からなる中央部と、ハンダからなる表面層と、を有する。これによれば、ダミー端子２６が弾性変形し易くなり、外力が加わった場合においても、ダミー端子２６をマザーボードの配線パターンから外れにくくすることが可能となる。また、表面層をハンダで形成することにより、ダミー端子２６の接続を外部端子２４の接続とともに一括して行うことができる。
【００１６】
　樹脂層２０の上面が矩形をなしている場合、ダミー端子２６は、矩形の少なくとも対角線上の一対の角部に設けてもよい。樹脂層２０の上面は、端部に位置する第１の領域と、第１の領域よりも中央に近い第２の領域と、に分けることができる。その場合、ダミー端子２６を第１の領域に設け、外部端子２４を第２の領域に設けてもよい。本実施の形態によれば、半導体装置をマザーボード等に接合したときに、ダミー端子２６によって接合強度が高められるので、外部端子２４の電気的な接続不良を減らすことができる。
【００１７】
　半導体装置は、第２の樹脂層（ソルダレジスト等の保護層）３０を有していてもよい。第２の樹脂層３０は、樹脂層２０上に形成されている。第２の樹脂層３０は、再配置配線２２の外部端子２４を設ける部分（例えばランド）を避けて、再配置配線２２を覆うように形成されている。第２の樹脂層３０には、樹脂層２０上において再配置配線２２を露出させる開口が形成されている。外部端子２４は、第２の樹脂層３０に形成された開口を介して再配置配線２２と接続されている。第２の樹脂層３０は、外部端子２４の少なくとも根本部分に接触している。第２の樹脂層３０は、電極１６を覆っていてもよい。
【００１８】
　本実施の形態に係る半導体装置の製造方法では、半導体基板１０として、半導体ウエハを使用する。半導体基板１０上に（例えばパッシベーション膜１８上に）、樹脂層２０を形成する。樹脂層２０の形成プロセスは、半導体基板１０に樹脂前駆体（例えば熱硬化性樹脂前駆体）を塗布すること、あるいは、半導体基板１０上で樹脂前駆体をスピンコートによって拡げて、樹脂前駆体層を形成することを含んでもよい。放射線（光線（紫外線、可視光線）、Ｘ線、電子線）に感応する性質を有する放射線感応性樹脂前駆体を使用して、連続的又は一体的な樹脂前駆体層を形成し、これをパターニングしてもよい。パターニングにはリソグラフィを適用する。あるいは、印刷（例えばスクリーン印刷）によって、樹脂層２０を形成してもよい。樹脂層２０は、複数層になるように形成してもよいし、１層になるように形成しもよい。樹脂層２０は、電極１６上を避けるように形成する。樹脂層２０は、半導体基板１０の切断領域を避けるように形成してもよい。
【００１９】
　電極１６に電気的に接続されるように、再配置配線２２を形成する。樹脂層２０上に至るように再配置配線２２を形成する。再配置配線２２は、電極１６上を通るように形成する。再配置配線２２は、樹脂層２０の側面を通ってもよい。再配置配線２２は、ランド（ラインよりも幅の広い部分）を有するように形成してもよい。ランドは、その上に外部端子２４を設けるためのものである。再配置配線２２は、１層で形成してもよいし、複数層で形成してもよい。例えば、スパッタリングにより、ＴｉＷスパッタ膜およびＣｕスパッタ膜を順次積層した後、メッキレジスト膜を形成する。そして、フォトリソグラフィー技術を用いることにより、再配置配線２２に対応する開口をメッキレジスト膜に形成し、この開口を介して電解銅メッキを行うことにより、Ｃｕメッキ配線層を形成する。そして、メッキレジスト膜を除去し、Ｃｕメッキ配線層をマスクとして、Ｃｕスパッタ膜およびＴｉＷスパッタ膜を順次エッチングすることにより、Ｃｕスパッタ配線層およびＴｉＷスパッタ配線層を形成し、再配置配線２２を形成することができる。
【００２０】
　樹脂層２０上に第２の樹脂層３０を形成してもよい。第２の樹脂層３０には、樹脂層２０の内容が該当してもよい。あるいは、第２の樹脂層３０はソルダレジストであってもよい。第２の樹脂層３０は、再配置配線２２の一部（例えばランドの中央部）を除いた残りの部分を覆うように形成する。第２の樹脂層３０は、半導体基板１０の切断領域が露出するように形成してもよい。
【００２１】
　再配置配線２２上に、樹脂層２０にて支持されるように外部端子２４を形成する。外部端子２４の形成には、周知の方法を適用することができる。また、樹脂層２０にて支持されるようにダミー端子２６を形成する。樹脂層２０上にパッド２８を形成し、その上にダミー端子２６を形成してもよい。
【００２２】
　必要に応じて、第２の樹脂層３０上に、図示しない第３の樹脂層を形成してもよい。第３の樹脂層には、樹脂層２０の内容が該当してもよい。第３の樹脂層は、外部端子２４の上端部を除く部分を覆うように設ける。こうすることで、外部端子２４に加えられる外力によって生じる応力を分散することができる。あるいは、外部端子２４と再配置配線２２との接合を補強することができる。第３の樹脂層は、半導体基板１０の全体を覆うように形成した後にパターニングしてもよい。第３の樹脂層を、外部端子２４が覆われるように設けた後、外部端子２４の上端部から第３の樹脂層を除去してもよい。パターニングには、リソグラフィを適用することができる。あるいは、レーザの使用又はアッシングによって、第３の樹脂層の一部を除去してもよい。
【００２３】
　図５に示すように、半導体基板１０を切断（例えば、スクライビング又はダイシング）してもよい。半導体基板１０の切断領域に樹脂層２０及び第２の樹脂層３０を設けないようにすれば、樹脂を切断しないのでカッタ（又はブレード）３２の目詰まりを防止することができる。こうして、半導体装置を得ることができる。
【００２４】
　（第２の実施の形態）
　図６は、本発明の第２の実施の形態に係る半導体装置を説明する図である。本実施の形態では、外部端子（図示せず）及びダミー端子４０の下方に導電膜４２が形成されている。図６に示す導電膜４２は、半導体基板１０上（例えばパッシベーション膜１８上）であって樹脂層４４の下に形成されているが、樹脂層４４の内部に導電膜４２を設けてもよい。導電膜４２は、集積回路１２（例えば能動素子が形成された領域）を覆うように形成してもよい。こうすることで、集積回路１２に対して電磁波のシールド効果を得ることができる。
【００２５】
　変形例として、図７に示すように、導電膜５０を、相互に間隔があくように複数の部分５２に分割してもよい。導電膜５０を分割することで、導電膜５０の内部応力が半導体基板１０に与える影響を小さくすることができる。また、複数の部分５２が形成された領域（複数の部分５２及び隣同士の部分５２間の隙間の合計領域）内に集積回路１２（例えば能動素子が形成された領域）が位置するように、導電膜５０を形成する。こうすることで、集積回路１２に対して電磁波のシールド効果を得ることができる。
【００２６】
　図６及び図７のいずれの例でも、導電膜４２（又は５０）は、電極１６に電気的に接続されないように、ダミー端子４０に電気的に接続されている。詳しくは、樹脂層４４に導電膜４２（又は５０）の一部とオーバーラップするように貫通穴４６が形成されている。導電膜４２（又は５０）上から、貫通穴４６の内面を通って、樹脂層４４の上面に至るように、再配置配線４８が形成されている。樹脂層４４に支持されるように、再配置配線４８上にダミー端子４０が形成されている。ダミー端子４０を構成する材料は、外部端子２４（図２参照）に使用できる材料から選択することができる。ダミー端子４０を介して、導電膜４２（又は５０）をＧＮＤに電気的に接続すれば、電磁波のシールド効果が高められる。
【００２７】
　その他の構成及び製造方法は、第１の実施の形態で説明した内容が該当する。また、本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
【００２８】
　図８〜図１０は、ダミー端子の変形例を説明する図であり、第１及び第２の実施の形態に適用することができる。図８に示すように、ダミー端子１００を、全ての外部端子２２よりも大きくなるように構成してもよい。これにより、ダミー端子１００の接着力を増大させることが可能となる。図９に示すように、２つ以上のダミー端子１１０を、隣接するように配置してもよい。２つ以上のダミー端子１１０を溶融して一体化してもよい。これにより、ダミー端子１１０の大きさを変更することなく、その接着力を増大させることが可能となる。図１０に示すように、樹脂層１２０が長形状（例えば長方形又は楕円形状）をなす場合、ダミー端子１２２を、長形状の長手方向の両端部に設けてもよい。
【００２９】
　（第３の実施の形態）
　図１１は、本発明の第３の実施の形態に係る半導体装置を説明する断面図であり、図１２は、その底面図である。インターポーザ基板６０には、その表面に配線層６２が形成されている。インターポーザ基板６０には、その表面に、半導体チップ（例えばＩＣチップ）６４が実装（例えば表面実装）されている。半導体チップ６４は、バンプ６６を介して配線層６２と接続されるとともに、モールド樹脂６８により封止されている。
【００３０】
　インターポーザ基板６０の裏面には配線層７０およびランド７２が形成されている。配線層６２，７０は、インターポーザ基板６０に形成されたスルーホール７４を介して接続されている。ランド７２は、インターポーザ基板６０の最外周端部に配置されている。ランド７２上には、ダミーバンプ（又はダミーボール）７６が形成されている。ダミーバンプ７６は、インターポーザ基板６０の最外周端部に配置されている。インターポーザ基板６０のダミーバンプ７６よりも内側には、外部端子（例えばハンダボール）７８が配置され、外部端子７８は、配線層７０に接続されている。
【００３１】
　本実施の形態によれば、インターポーザ基板６０の最外周端部（接続不良の頻度が大きい領域）に外部端子７８が配置されることを防止することが可能となる。また、インターポーザ基板６０をマザーボード上に実装した後に、外部端子７８の接続状態をダミーバンプ７６で補強することが可能となる。このため、半導体装置が大型化した場合においても、実装時の工程数を増加させることなく、例えば表面実装時に、外部端子７８の接続不良を低減することが可能となり、スループットの低下を抑制しつつ、ボールグリッドアレイが適用された半導体装置の二次実装時の信頼性を向上させることができる。
【００３２】
　図１３には、上述した実施の形態で説明した半導体装置１が実装された回路基板１０００が示されている。この半導体装置を有する電子機器として、図１４にはノート型パーソナルコンピュータ２０００が示され、図１５には携帯電話３０００が示されている。
【００３３】
　本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００３４】
【図１】図１は、本発明の第１の実施の形態に係る半導体装置を説明する図である。
【図２】図２は、図１に示す半導体装置のII−II線断面図である。
【図３】図３は、図１に示す半導体装置のIII−III線断面図である。
【図４】図４は、ダミー端子の変形例を説明する図である。
【図５】図５は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図６】図６は、本発明の第２の実施の形態に係る半導体装置を説明する図である。
【図７】図７は、本発明の第２の実施の形態に係る半導体装置の変形例を説明する図である。
【図８】図８は、ダミー端子の変形例を説明する図である。
【図９】図９は、ダミー端子の変形例を説明する図である。
【図１０】図１０は、ダミー端子の変形例を説明する図である。
【図１１】図１１は、本発明の第３の実施の形態に係る半導体装置の断面図である。
【図１２】図１２は、本発明の第３の実施の形態に係る半導体装置の底面図である。
【図１３】図１３は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図１４】図１４は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１５】図１５は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１６】図１６は、従来のボールグリッドアレイパッケージの概略構成を示す平面図である。
【図１７】図１７は、図１６に示すボールグリッドアレイパッケージのXVII−XVII線断面図である。
【符号の説明】
【００３５】
　１０…半導体基板　１２…集積回路　１４…配線　１６…電極　１８…パッシベーション膜　２０…樹脂層　２２…再配置配線　２２…外部端子　２４…外部端子　２６…ダミー端子　２７…ダミー端子　２８…パッド　３０…第２の樹脂層　４０…ダミー端子　４２…導電膜　４４…樹脂層　４６…貫通穴　４８…再配置配線　５０…導電膜　５２…部分　６０…インターポーザ基板　６２…配線層　６４…半導体チップ　６６…バンプ　６８…モールド樹脂　７０…配線層　７２…ランド　７４…スルーホール　７６…ダミーバンプ　７８…外部端子
【図１】
2004104102.tif 000003
【図２】
2004104102.tif 000004
【図３】
2004104102.tif 000005
【図４】
2004104102.tif 000006
【図５】
2004104102.tif 000007
【図６】
2004104102.tif 000008
【図７】
2004104102.tif 000009
【図８】
2004104102.tif 000010
【図９】
2004104102.tif 000011
【図１０】
2004104102.tif 000012
【図１１】
2004104102.tif 000013
【図１２】
2004104102.tif 000014
【図１３】
2004104102.tif 000015
【図１４】
2004104102.tif 000016
【図１５】
2004104102.tif 000017
【図１６】
2004104102.tif 000018
【図１７】
2004104102.tif 000019