(57)【要約】【課題】チップサイズパッケージにおけるＩＣチップからのはみ出し部分の配線の腐食を防止する。【解決手段】Ａｕ配線２が形成されたセラミック基板１とＩＣチップ５との間の隙間を封止樹脂７でが樹脂封止するとともに、ＩＣチップ５の周囲のセラミック基板１上に、ＩＣチップ５からはみ出したＡｕ配線２を覆うように、封止樹脂８を塗布する。【選択図】      図１
2004214494.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面上に形成された金属配線と、
前記基板の裏面に形成されたランドと、
前記基板を通して前記金属配線と前記ランドとを接続するスルーホール配線と、
バンプを介して前記金属配線と接触するように配置されたＩＣチップと、
前記ＩＣチップと前記基板との間の隙間および前記ＩＣチップからはみ出した金属配線を封止する封止樹脂とを備えることを特徴とする半導体装置。
【請求項２】
基板の表面上に形成された金属配線と、
前記基板の裏面に形成されたランドと、
前記基板を通して前記金属配線と前記ランドとを接続するスルーホール配線と、
バンプを介して前記金属配線と接触するように配置されたＩＣチップと、
前記ＩＣチップと前記基板との間の隙間に注入された第１の封止樹脂と、
前記ＩＣチップの周囲に塗布され、前記ＩＣチップからの前記金属配線のはみ出し部分を封止する第２の封止樹脂とを備えることを特徴とする半導体装置。
【請求項３】
基板の表面上に形成された金属配線と、
前記基板の裏面に形成されたランドと、
前記基板を通して前記金属配線と前記ランドとを接続するスルーホール配線と、
バンプを介して前記金属配線と接触するように配置されたＩＣチップと、
前記ＩＣチップからの前記金属配線のはみ出し部分を少なくとも覆うように形成されたソルダレジストと、
前記ＩＣチップと前記基板との間の隙間に注入された封止樹脂とを備えることを特徴とする半導体装置。
【請求項４】
ＩＣチップ上にバンプを形成する工程と、
前記ＩＣチップ上に設けられたバンプを、セラミック基板上に形成された金属配線に接着する工程と、
前記ＩＣチップからはみ出した金属配線を覆うようにして、前記ＩＣチップと前記基板との間の隙間を樹脂封止する工程とを備えることを特徴とするチップサイズパッケージの封止方法。
【請求項５】
ＩＣチップ上にバンプを形成する工程と、
前記ＩＣチップ上に設けられたバンプを、セラミック基板上に形成された金属配線に接着する工程と、
前記ＩＣチップと前記基板との間の隙間を樹脂封止する工程と、
前記ＩＣチップからはみ出した金属配線を覆うようにして、前記ＩＣチップの周囲を樹脂封止する工程とを備えることを特徴とするチップサイズパッケージの封止方法。
【請求項６】
ＩＣチップ上にバンプを形成する工程と、
金属配線が形成されたセラミック基板上に前記ＩＣチップを配置した場合、前記金属配線が前記ＩＣチップからはみ出す部分を、ソルダレジストで覆う工程と、
前記ＩＣチップ上に設けられたバンプを、前記セラミック基板上に形成された金属配線に接着する工程と、
前記ＩＣチップと前記基板との間の隙間を樹脂封止する工程とを備えることを特徴とするチップサイズパッケージの封止方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびチップサイズパッケージの封止方法法に関し、特に、ＣＦＬＧＡ（セラミックファインピッチランドグリッドアレイ）に適用して好適なものである。
【０００２】
【従来の技術】
従来のチップサイズパッケージでは、パッケージの多ピン化（１００〜４２０ピン程度）を実現するため、ＣＦＬＧＡが用いられている。
図５（ａ）は、従来のＣＦＬＧＡを用いた半導体装置の概略構成を示す平面図、図５（ｂ）は、図５（ａ）のＣ−Ｃ線で切断した断面図である。
【０００３】
図５において、セラミック基板４１の表面上にはＡｕ配線４２が設けられるとともに、セラミック基板４１の裏面にはランド４３が設けられ、Ａｕ配線４２とランド４３とはスルーホール配線４４により接続されている。
一方、ＩＣチップ４５上にはＡｕバンプ４６が形成され、Ａｕバンプ４６は、例えば、Ａｇ−Ｐｄペーストを用いて、Ａｕ配線４２と接着されている。
【０００４】
そして、セラミック基板４１とＩＣチップ４５との間の隙間には封止樹脂４７が注入され、ＩＣチップ４５の表面が樹脂封止されている。
図６は、従来のＣＦＬＧＡを用いた半導体装置の製造方法を示す断面図である。
図６（ａ）において、セラミック基板４１の表面上にはＡｕ配線４２が設けられるとともに、セラミック基板４１の裏面にはランド４３が設けられ、ＩＣチップ４５上にはＡｕバンプ４６が形成されている。
【０００５】
そして、Ａｇ−ＰｄペーストをＡｕバンプ４６に転写し、図６（ｂ）に示すように、Ａｇ−Ｐｄペーストが転写されたＩＣチップ４５をセラミック基板４１にマウントすることにより、Ａｕバンプ４６とＡｕ配線４２とを接着する。
次に、図６（ｃ）において、ディスペンサ４８を用いて、セラミック基板４１とＩＣチップ４５との間の隙間に封止樹脂４７を注入することにより、ＩＣチップ４５の表面を樹脂封止し、注入された封止樹脂４７を硬化させる。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のＣＦＬＧＡを用いた半導体装置では、ＩＣチップ４５の周囲のＡｕ配線４２が露出したままになり、Ａｕ配線４２が腐食することがあるという問題があった。
特に、ＣＦＬＧＡが携帯機器に搭載されると、ＣＦＬＧＡに結露が発生し易くなり、Ａｕ配線４２の腐食がより一層進行することがあった。
【０００７】
そこで、本発明の目的は、ＩＣチップからのはみ出し部分の配線の腐食を防止することが可能な半導体装置およびチップサイズパッケージの封止方法を提供することである。
【０００８】
【課題を解決するための手段】
上述した課題を解決するために、請求項１記載の半導体装置によれば、基板の表面上に形成された金属配線と、前記基板の裏面に形成されたランドと、前記基板を通して前記金属配線と前記ランドとを接続するスルーホール配線と、バンプを介して前記金属配線と接触するように配置されたＩＣチップと、前記ＩＣチップと前記基板との間の隙間および前記ＩＣチップからはみ出した金属配線を封止する封止樹脂とを備えることを特徴とする。
【０００９】
これにより、ＩＣチップと基板との間の隙間に封止樹脂を注入する際に、ＩＣチップの周辺にも封止樹脂を供給することで、ＩＣチップからはみ出した金属配線を封止することが可能となる。
このため、金属配線のパターン変更を伴うことなく、金属配線の露出部分をなくすことが可能となり、パッケージの多ピン化に対応しつつ、金属配線の腐食を防止することが可能となる。
【００１０】
また、請求項２記載の半導体装置によれば、基板の表面上に形成された金属配線と、前記基板の裏面に形成されたランドと、前記基板を通して前記金属配線と前記ランドとを接続するスルーホール配線と、バンプを介して前記金属配線と接触するように配置されたＩＣチップと、前記ＩＣチップと前記基板との間の隙間に注入された第１の封止樹脂と、前記ＩＣチップの周囲に塗布され、前記ＩＣチップからの前記金属配線のはみ出し部分を封止する第２の封止樹脂とを備えることを特徴とする。
【００１１】
これにより、ＩＣチップの周辺に第２の封止樹脂を供給することで、第２の封止樹脂の密着性および耐湿性の向上を図りつつ、ＩＣチップからはみ出した金属配線を封止することが可能となる。
このため、金属配線のパターン変更を伴うことなく、金属配線の露出部分をなくすことが可能となり、パッケージの多ピン化に対応しつつ、金属配線の腐食を防止して、半導体装置の信頼性を向上させることが可能となる。
【００１２】
また、請求項３記載の半導体装置によれば、基板の表面上に形成された金属配線と、前記基板の裏面に形成されたランドと、前記基板を通して前記金属配線と前記ランドとを接続するスルーホール配線と、バンプを介して前記金属配線と接触するように配置されたＩＣチップと、前記ＩＣチップからの前記金属配線のはみ出し部分を少なくとも覆うように形成されたソルダレジストと、前記ＩＣチップと前記基板との間の隙間に注入された封止樹脂とを備えることを特徴とする。
【００１３】
これにより、ＩＣチップから金属配線がはみ出す場合においても、金属配線のパターン変更を伴うことなく、金属配線の露出部分をなくすことが可能となり、パッケージの多ピン化に対応しつつ、金属配線の腐食を防止することが可能となる。
また、請求項４記載のチップサイズパッケージの封止方法によれば、ＩＣチップ上にバンプを形成する工程と、前記ＩＣチップ上に設けられたバンプを、セラミック基板上に形成された金属配線に接着する工程と、前記ＩＣチップからはみ出した金属配線を覆うようにして、前記ＩＣチップと前記基板との間の隙間を樹脂封止する工程とを備えることを特徴とする。
【００１４】
これにより、ＩＣチップと基板との間の隙間に封止樹脂を注入する際に、ＩＣチップの周辺にも封止樹脂を供給することで、ＩＣチップからはみ出した金属配線を封止することが可能となり、金属配線の露出部分をなくすために、金属配線のパターンを変更する必要がなくなるとともに、製造工程の増大を抑制することができる。
【００１５】
このため、コストの上昇を抑制しつつ、金属配線の腐食を防止して、半導体装置の信頼性を向上させることが可能となる。
また、請求項５記載のチップサイズパッケージの封止方法によれば、ＩＣチップ上にバンプを形成する工程と、前記ＩＣチップ上に設けられたバンプを、セラミック基板上に形成された金属配線に接着する工程と、前記ＩＣチップと前記基板との間の隙間を樹脂封止する工程と、前記ＩＣチップからはみ出した金属配線を覆うようにして、前記ＩＣチップの周囲を樹脂封止する工程とを備えることを特徴とする。
【００１６】
これにより、樹脂封止工程を追加することで、金属配線の露出部分をなくして、金属配線の腐食を防止することが可能となるとともに、金属配線を覆うための樹脂を、ＩＣチップと基板との間の隙間に注入される樹脂と別個に選別することができる。
このため、既存の製造工程をほとんど変更することなく、金属配線の腐食を防止することが可能となるとともに、金属配線を覆うための樹脂の密着性および耐湿性を容易に向上させることが可能となることから、コストの上昇を抑制しつつ、半導体装置の信頼性を容易に向上させることが可能となる。
【００１７】
また、請求項６記載のチップサイズパッケージの封止方法によれば、ＩＣチップ上にバンプを形成する工程と、金属配線が形成されたセラミック基板上に前記ＩＣチップを配置した場合、前記金属配線が前記ＩＣチップからはみ出す部分を、ソルダレジストで覆う工程と、前記ＩＣチップ上に設けられたバンプを、前記セラミック基板上に形成された金属配線に接着する工程と、前記ＩＣチップと前記基板との間の隙間を樹脂封止する工程とを備えることを特徴とする。
【００１８】
これにより、ＩＣチップの組立工程に変更を加えることなく、金属配線の露出部分をなくすことが可能となり、ＩＣチップ上に形成されたバンプと、セラミック基板上に形成された金属配線との接着性に影響を与えることなく、金属配線の腐食を防止することが可能となる。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびチップサイズパッケージの封止方法について、図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態に係る半導体装置の概略構成を示す平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ線で切断した断面図である。
【００２０】
図１において、セラミック基板１の表面上にはＡｕ配線２が設けられるとともに、セラミック基板１の裏面にはランド３が設けられ、Ａｕ配線２とランド３とはスルーホール配線４により接続されている。
なお、セラミック基板１の表面上に形成される配線は、必ずしもＡｕ配線２に限定されることなく、Ｗ、Ａｌ、Ｃｕ、Ｎｉなどの配線を用いるようにしてもよく、Ａｕメッキ配線を用いるようにしてもよい。
【００２１】
また、ランド３は、例えば、Ｗ、Ｎｉ、Ａｕなどで形成することができる。
一方、ＩＣチップ５上にはＡｕバンプ６が形成され、Ａｕバンプ６は、例えば、Ａｇ−Ｐｄペーストを用いて、Ａｕ配線２と接着されている。
そして、セラミック基板１とＩＣチップ５との間の隙間には封止樹脂７が注入され、ＩＣチップ５の表面が樹脂封止されている。
【００２２】
また、ＩＣチップ５の周囲のセラミック基板１上には、ＩＣチップ５からはみ出したＡｕ配線２を覆うように、封止樹脂８が塗布されている。
なお、封止樹脂７としては、例えば、エポキシ樹脂を用いることができ、封止樹脂８としては、例えば、エポキシ樹脂のほか、シリコーン樹脂やポリイミド樹脂などを用いることができる。
【００２３】
また、封止樹脂８の塗布方法としては、例えば、ポッティングを用いることができる。
これにより、ＩＣチップ５の周囲に封止樹脂８を供給することで、ＩＣチップ５からはみ出したＡｕ配線２を封止することが可能となる。
このため、Ａｕ配線２のパターン変更を伴うことなく、Ａｕ配線２の露出部分をなくすことが可能となり、チップサイズパッケージの多ピン化に対応しつつ、Ａｕ配線２の腐食を防止することが可能となる。
【００２４】
ここで、セラミック基板１とＩＣチップ５との間の隙間に注入された封止樹脂７と、ＩＣチップ５の周囲に塗布された封止樹脂８とは異なる種類の樹脂を用いることができ、これにより、封止樹脂８の密着性および耐湿性を向上させることができる。
すなわち、セラミック基板１とＩＣチップ５との間の隙間に注入される封止樹脂７は、セラミック基板１とＩＣチップ５との間の狭い隙間に空泡を発生させることなく効率よく注入するために、流動性がある程度要求される。
【００２５】
これに対し、ＩＣチップ５の周囲に塗布された封止樹脂８は、セラミック基板１上に塗布すればよいので、封止樹脂８の流動性については考慮する必要がなく、密着性および耐湿性のよい封止樹脂８を選択することができる。
図２は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。
【００２６】
図２において、セラミック基板１の表面上にはＡｕ配線２が設けられるとともに、セラミック基板１の裏面にはランド３が設けられ、ＩＣチップ５上にはＡｕバンプ６が形成されている。
そして、Ａｇ−ＰｄペーストをＡｕバンプ６に転写し、図２（ｂ）に示すように、Ａｇ−Ｐｄペーストが転写されたＩＣチップ５をセラミック基板１にマウントすることにより、Ａｕバンプ６とＡｕ配線２とを接着する。
【００２７】
次に、図２（ｃ）に示すように、ディスペンサ９を用いて、セラミック基板１とＩＣチップ５との間の隙間に封止樹脂７を注入することにより、ＩＣチップ５の表面を樹脂封止し、注入された封止樹脂７を硬化させる。
次に、図２（ｄ）に示すように、ディスペンサ１０を用いて、ＩＣチップ５からはみ出したＡｕ配線２を覆うように、ＩＣチップ５の周囲のセラミック基板１上に封止樹脂８を塗布し、塗布された封止樹脂８を硬化させる。
【００２８】
これにより、図２（ｄ）の樹脂封止工程を追加するだけで、Ａｕ配線２の露出部分をなくすことが可能となり、図２（ａ）〜（ｃ）の既存の製造工程を変更することなく、Ａｕ配線２の腐食を防止することが可能となるとともに、Ａｕ配線２が形成された既存のセラミック基板１をそのまま用いることが可能となる。
このため、チップサイズパッケージの多ピン化を図った場合においても、コストの上昇を抑制しつつ、半導体装置の信頼性を容易に向上させることが可能となる。
【００２９】
図３（ａ）は、本発明の第２実施形態に係る半導体装置の概略構成を示す平面図、図３（ｂ）は、図３（ａ）のＢ−Ｂ線で切断した断面図である。
図３において、セラミック基板２１の表面上にはＡｕ配線２２が設けられるとともに、セラミック基板２１の裏面にはランド２３が設けられ、Ａｕ配線２２とランド２３とはスルーホール配線２４により接続されている。
【００３０】
また、セラミック基板２１の表面上には、ＩＣチップ２５がセラミック基板２１上に配置された場合、Ａｕ配線２２がＩＣチップ２５からはみ出す部分を少なくとも覆うように、ソルダレジスト２８が形成されている。
なお、セラミック基板２１の表面上に形成される配線は、必ずしもＡｕ配線２２に限定されることなく、Ｗ、Ａｌ、Ｃｕ、Ｎｉなどの配線を用いるようにしてもよく、Ａｕメッキ配線を用いるようにしてもよい。
【００３１】
また、ランド２３は、例えば、Ｗ、Ｎｉ、Ａｕなどで形成することができる。
一方、ＩＣチップ２５上にはＡｕバンプ２６が形成され、Ａｕバンプ２６は、例えば、Ａｇ−Ｐｄペーストを用いて、Ａｕ配線２２と接着されている。
そして、セラミック基板２１とＩＣチップ２５との間の隙間には封止樹脂２７が注入され、ＩＣチップ２５の表面が樹脂封止されている。
【００３２】
なお、封止樹脂２７としては、例えば、エポキシ樹脂などを用いることができる。
これにより、ＩＣチップ２５からＡｕ配線２２がはみ出す場合においても、Ａｕ配線２２のパターン変更を伴うことなく、Ａｕ配線２２の露出部分をなくすことが可能となり、チップサイズパッケージの多ピン化に対応しつつ、Ａｕ配線２２の腐食を防止することが可能となる。
【００３３】
図４は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
図４において、セラミック基板２１の表面上にはＡｕ配線２２が設けられるとともに、セラミック基板２１の裏面にはランド２３が設けられ、ＩＣチップ２５上にはＡｕバンプ２６が形成されている。
【００３４】
ここで、セラミック基板２１の表面上にはソルダレジスト２８が形成され、ソルダレジスト２８は、ＩＣチップ２５がセラミック基板２１上に配置された場合、ＩＣチップ２５からのＡｕ配線２２のはみ出す部分が覆われるとともに、Ａｕバンプ２６の接着領域が露出するようにパターニングされている。
そして、Ａｇ−ＰｄペーストをＡｕバンプ２６に転写し、図４（ｂ）に示すように、Ａｇ−Ｐｄペーストが転写されたＩＣチップ２５をセラミック基板２１にマウントすることにより、Ａｕバンプ２６とＡｕ配線２２とを接着する。
【００３５】
次に、図４（ｃ）に示すように、ディスペンサ２９を用いて、セラミック基板２１とＩＣチップ２５との間の隙間に封止樹脂２７を注入することにより、ＩＣチップ２５の表面を樹脂封止し、注入された封止樹脂２７を硬化させる。
これにより、ＩＣチップ２５の組立工程に変更を加えることなく、Ａｕ配線２２の露出部分をなくすことが可能となり、ＩＣチップ２５上に形成されたＡｕバンプ２６と、セラミック基板２１上に形成されたＡｕ配線２２との接着性に影響を与えることなく、Ａｕ配線２２の腐食を防止することが可能となる。
【００３６】
なお、上述した実施形態において、ＩＣチップが搭載される基板は、必ずしもセラミック基板に限定されることなく、例えば、樹脂基板やガラスエポキシ基板などを用いるようにしてもよい。
【００３７】
【発明の効果】
以上説明したように、本発明によれば、ＩＣチップからはみ出した金属配線を覆うように、ＩＣチップの周辺を樹脂で封止することにより、金属配線のパターン変更を伴うことなく、金属配線の露出部分をなくすことが可能となり、パッケージの多ピン化に対応しつつ、金属配線の腐食を防止することが可能となる。
【図面の簡単な説明】
【図１】図１（ａ）は、本発明の第１実施形態に係る半導体装置の概略構成を示す平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ線で切断した断面図である。
【図２】本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】図３（ａ）は、本発明の第２実施形態に係る半導体装置の概略構成を示す平面図、図３（ｂ）は、図３（ａ）のＢ−Ｂ線で切断した断面図である。
【図４】本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】図５（ａ）は、従来のＣＦＬＧＡを用いた半導体装置の概略構成を示す平面図、図５（ｂ）は、図５（ａ）のＣ−Ｃ線で切断した断面図である。
【図６】従来のＣＦＬＧＡを用いた半導体装置の製造方法を示す断面図である。
【符号の説明】
１、２１  セラミック基板、２、２２  Ａｕ配線、３、２３  ランド、４、２４  スルーホール配線、５、２５  ＩＣチップ、６、２６  Ａｕバンプ、７、８、２７  封止樹脂、９、１０、２９  ディスペンサ、２８  ソルダレジスト
【図１】
2004214494.tif 000003
【図２】
2004214494.tif 000004
【図３】
2004214494.tif 000005
【図４】
2004214494.tif 000006
【図５】
2004214494.tif 000007
【図６】
2004214494.tif 000008