(57)【要約】　　　（修正有）【課題】不必要な遅延が発生しない出力切換回路を提供する。【解決手段】定電圧を生成する定電圧生成回路（Ｒ３１、Ｒ３２、Ｑ１１）と、容量素子（Ｃ１１）と、出力レベルを決定する第１の抵抗素子（Ｒ３４）と、出力レベルを決定する第２の抵抗素子（Ｒ３３）と、第１端子（Ｔｓ１１）と、第２端子（Ｔｓ１２）と、定電圧源（ＧＮＤ）に接続された第３端子（Ｔｍ１）とを有し、出力レベルを切り換えるときに第３端子（Ｔｍ１）との接続を第１端子（Ｔｓ１１）又は第２端子（Ｔｓ１２）に切り換える第１スイッチ（ＳＷ２１）と、容量素子（Ｃ１１）の他端が接続される第１端子（Ｔｓ２１）と、第１の抵抗素子（Ｒ３４）の他端が接続される第２端子（Ｔｓ２２）と、定電圧源（ＧＮＤ）に接続された第３端子（Ｔｍ２）とを有し、出力レベルを切り換えるときに第３端子（Ｔｍ２）の接続を第１端子（Ｔｓ２１）又は第２端子（Ｔｓ２２）に切り換える第２スイッチ（ＳＷ２２）とを有する。【選択図】　図１
2004007143.tif 000002
【特許請求の範囲】
【請求項１】
複数の出力レベルを選択的に切り換える出力切換回路であって、
定電圧を生成する定電圧生成回路と、
一端が出力端子に接続され、出力信号を遅延させる容量素子と、
一端が出力端子に接続され、出力レベルを決定する第１の抵抗素子と、
一端が出力端子に接続され、出力レベルを決定する第２の抵抗素子と、
前記定電圧生成回路が接続された第１端子と、前記第２の抵抗素子の他端が接続された第２端子と、前記定電圧源に接続された第３端子とを有し、前記出力レベルを切り換えるときに前記第３端子との接続を前記第１端子又は第２端子に切り換える第１スイッチと、
前記容量素子の他端が接続される第１端子と、前記第１の抵抗素子の他端が接続される第２端子と、定電圧源に接続された第３端子とを有し、前記出力レベルを切り換えるときに前記第３端子の接続を前記第１端子又は第２端子に切り換える第２スイッチとを有することを特徴とする出力切換回路。
【請求項２】
少なくとも前記第１スイッチ及び前記第２スイッチを除く回路がＩＣチップに内蔵されたことを特徴とする請求項１記載の出力切換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は出力切換回路に係り、特に、スイッチ操作に応じたレベルの信号を出力する出力切換回路に関する。
【０００２】
【従来の技術】
図３は従来の３値出力切換回路の回路構成図を示す。
【０００３】
従来の３値出力切換回路１は、抵抗Ｒ１〜Ｒ３、トランジスタＱ１、スイッチＳＷ１１、ＳＷ１２、コンデンサＣ１から構成される。抵抗Ｒ１、Ｒ２及びスイッチＳＷ１１は、電源入力端子Ｔｉｎとグランド端子Ｔｇｎｄとの間に直列に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点は、トランジスタＱ１のベースに接続されている。トランジスタＱ１は、ＮＰＮトランジスタから構成され、エミッタが出力端子Ｔｏｕｔに接続され、コレクタがグランド端子Ｔｇｎｄに接続されている。
【０００４】
また、抵抗Ｒ２とスイッチＳＷ１１との接続点は、スイッチＳＷ１２及び抵抗Ｒ３を介して出力端子Ｔｏｕｔに接続されている。さらに、コンデンサＣ１は、出力端子Ｔｏｕｔとグランド端子Ｔｇｎｄとの間に接続され、出力を遅延させる。
【０００５】
次に３値出力切換回路１の動作を説明する。
【０００６】
図４は、従来の３値出力切換回路の一例の出力波形図を示す。
【０００７】
時刻ｔ０では、スイッチＳＷ１０、スイッチＳＷ１１がオン状態、スイッチＳＷ１２がオフ状態である。このとき、トランジスタＱ１がオンとされ、ＩＣ３の制御端子Ｔｃｏｎｔには、抵抗Ｒ１と抵抗Ｒ２と接続点の電圧にトランジスタＱ１のオン電圧を加算した第２電圧Ｖ２が発生する。内部回路４は、制御端子Ｔｃｏｎｔの電圧が第２電圧Ｖ２になると内蔵アンプのゲインを第１ゲインＧ１に設定する。
【０００８】
次に時刻ｔ１で、ユーザによりスイッチＳＷ１２がオンされると、制御端子Ｔｃｏｎｔの電圧が第２電圧Ｖ２から第３電圧Ｖ３に低下する。制御端子Ｔｃｏｎｔの電圧が第３電圧Ｖ３になると、内部回路４は、内蔵アンプのゲインを第２ゲインＧ２に設定する。このとき、コンデンサＣ１により制御端子Ｔｃｏｎｔの電圧が第２電圧Ｖ２から第３電圧Ｖ３への遷移が遅延される。これによって、内蔵アンプのゲインが急激に変化することはなく。内蔵アンプで増幅される信号にノイズなどが発生することを防止できる。
【０００９】
次に時刻ｔ２で、ユーザによりスイッチＳＷ１２がオフされると、制御端子Ｔｃｏｎｔの電圧が第３電圧Ｖ３から第２電圧Ｖ２に上昇する。制御端子Ｔｃｏｎｔの電圧が第３電圧Ｖ３から第２電圧Ｖ２に上昇すると、内部回路４は、内蔵アンプのゲインと第１ゲインＧ１に設定する。このとき、コンデンサＣ１により制御端子Ｔｃｏｎｔの電圧が第３電圧Ｖ３から第２電圧Ｖ２への遷移が遅延される。これによって、内蔵アンプのゲインが急激に変化することはなく。内蔵アンプで増幅される信号にノイズなどが発生することを防止できる。
【００１０】
次に時刻ｔ３で、ユーザによりスイッチＳＷ１１がオフされると、制御端子Ｔｃｏｎｔの電圧が第２電圧Ｖ２から第１電圧Ｖ１に上昇する。制御端子Ｔｃｏｎｔの電圧が第２電圧Ｖ２から第１電圧Ｖ１に上昇すると、内部回路４はスタンバイ状態とされる。このとき、コンデンサＣ１により制御端子Ｔｃｏｎｔの電圧が第２電圧Ｖ２から第１電圧Ｖ１への遷移が遅延される。
【００１１】
【発明が解決しようとする課題】
しかるに、従来の３値出力切換回路では、出力端子Ｔｏｕｔとグランド端子Ｔｇｎｄとの間にコンデンサＣ１が接続されていたため、出力電圧のレベル遷移時に遅延が生じる。例えば、時刻ｔ３でユーザによりスイッチＳＷ１１がオフされ、第２電圧Ｖ２から第１電圧Ｖ１に遷移するときには、コンデンサＣ１が回路上、開放状態となるため、遅延量が大きくなる。
【００１２】
このとき、切換時のノイズを低減するためにコンデンサＣ１の容量を大きくし、遅延量を大きくとると、第２電圧Ｖ２から第１電圧Ｖ１に遷移するときに遅延が非常に大きくなり、スタンバイ状態への移行が大幅に遅延することになる。
【００１３】
また、逆に、スタンバイ状態への移行を速くするために、コンデンサＣ１の容量を小さくし、遅延量を小さくすると、第２電圧Ｖ２から第３電圧Ｖ３に遷移するときや第３電圧Ｖ３から第２電圧Ｖ２に遷移するときの遅延が小さく、ショックノイズなどを吸収しきれない。
【００１４】
本発明は上記の点に鑑みてなされたもので、不必要な遅延が発生しない出力切換回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明は、複数の出力レベルを選択的に切り換える出力切換回路（１００）であって、定電圧を生成する定電圧生成回路（Ｒ３１、Ｒ３２、Ｑ１１）と、一端が出力端子（Ｔｏｕｔ）に接続され、出力信号を遅延させる容量素子（Ｃ１１）と、一端が出力端子（Ｔｏｕｔ）に接続され、出力レベルを決定する第１の抵抗素子（Ｒ３４）と、
一端が出力端子に接続され、出力レベルを決定する第２の抵抗素子（Ｒ３３）と、前記定電圧生成回路（Ｒ３１、Ｒ３２、Ｑ１１）が接続された第１端子（Ｔｓ１１）と、前記第２の抵抗素子（Ｒ３３）の他端が接続された第２端子（Ｔｓ１２）と、前記定電圧源（ＧＮＤ）に接続された第３端子（Ｔｍ１）とを有し、前記出力レベルを切り換えるときに前記第３端子（Ｔｍ１）との接続を前記第１端子（Ｔｓ１１）又は第２端子（Ｔｓ１２）に切り換える第１スイッチ（ＳＷ２１）と、前記容量素子（Ｃ１１）の他端が接続される第１端子（Ｔｓ２１）と、前記第１の抵抗素子（Ｒ３４）の他端が接続される第２端子（Ｔｓ２２）と、定電圧源（ＧＮＤ）に接続された第３端子（Ｔｍ２）とを有し、前記出力レベルを切り換えるときに前記第３端子（Ｔｍ２）の接続を前記第１端子（Ｔｓ２１）又は第２端子（Ｔｓ２２）に切り換える第２スイッチ（ＳＷ２２）とを有することを特徴とする。
【００１６】
また、請求項２は、出力切換回路（１００）のうち少なくとも第１スイッチ（ＳＷ２１）及び前記第２スイッチ（ＳＷ２２）を除く回路がＩＣチップ（１０１）に内蔵されたことを特徴とする。
【００１７】
本発明によれば、第１及び第２スイッチ（ＳＷ２１）の切換時のいずれの場合においても、コンデンサ（Ｃ１１）は必ず定電圧源（ＧＮＤ）に接続されるため、コンデンサ（Ｃ１１）を確実に放電されることができる。よって、遅延量が必要以上に大きくなることがない。
【００１８】
【発明の実施の形態】
図１は本発明の一実施例の回路構成図を示す。なお、本実施例では多値出力切換回路として３値出力切換回路について説明する。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。
【００１９】
本実施例の３値出力切換回路１００は、抵抗Ｒ３１〜Ｒ３４、トランジスタＱ１１、コンデンサＣ１１、切換スイッチＳＷ２１、ＳＷ２２から構成されている。
【００２０】
抵抗Ｒ３１及び抵抗Ｒ３２は、電源電圧の投入を検出するためのものであり、入力端子Ｔｉｎと接地端子Ｔｇｎｄとの間に直列に挿入されており、入力端子Ｔｉｎに印加される電源電圧Ｖｃｃを分圧する。抵抗Ｒ３１及び抵抗Ｒ３２で分圧された電圧は、トランジスタＱ１１のベースに印加される。
【００２１】
トランジスタＱ１１は、ＰＮＰトランジスタから構成されており、ベースが抵抗Ｒ３１と抵抗Ｒ３２との接続点に接続され、エミッタが出力端子Ｔｏｕｔに接続され、コレクタが切換スイッチＳＷ２１の接点端子Ｔｓ１に接続されている。切換スイッチＳＷ２１は、端子Ｔｓ１１、Ｔｓ１２、Ｔｍ１１を有する。端子Ｔｓ１１はトランジスタＱ１１のコレクタに接続され、端子Ｔｓ１２は抵抗Ｒ３３を介して出力端子Ｔｏｕｔに接続され、端子Ｔｍ１は接地されている。なお、抵抗Ｒ３３は、出力信号レベルを調整するためのものである。
【００２２】
切換スイッチＳＷ２１は、出力レベルを切り換るためのものであり、ユーザによって操作され、ユーザの操作に応じて可動接点１１１が矢印Ａ１又はＡ２方向に変移する。可動接点１１１が矢印Ａ１方向に変移すると、端子Ｔｍ１と端子Ｔｓ１１とが接続され、可動接点１１１が矢印Ａ２方向に変移すると、端子Ｔｍ１と端子Ｔｓ１２が接続される。
【００２３】
また、出力端子Ｔｏｕｔには、コンデンサＣ１１及び抵抗Ｒ３４の一端が接続されている。コンデンサＣ１１は、出力信号の立ち上がり又は立下りを遅延させるためのものであり、他端が切換スイッチＳＷ２２の端子Ｔｓ２１に接続されている。
【００２４】
また、抵抗Ｒ３４は出力信号レベルを制御するためのものであり、他端が切換スイッチＳＷ２２の端子Ｔｓ２２に接続されている。切換スイッチＳＷ２２は、出力レベルを切り換えるためのものであり、ユーザによって操作され、ユーザの操作に応じて可動接点１１２が矢印Ａ１又はＡ２方向に変移する。可動接点１１２が矢印Ａ１方向に変移すると、端子Ｔｍ２と端子Ｔｓ２２とが接続され、可動接点１１２が矢印Ａ２方向に変移すると、端子Ｔｍ２と端子Ｔｓ２２とが接続される。
【００２５】
３値出力切換装置１００の出力端子Ｔｏｕｔは、ＩＣ１０１の制御端子Ｔｃｏｎｔに接続されている。ＩＣ１０１の電源端子Ｔｖｃｃには、直流電源２がスイッチＳＷ１０を介して接続されている。ＩＣ１０１は、抵抗Ｒ４１、及び内部回路１０２を内蔵する。電源端子Ｔｖｃｃ及び制御端子Ｔｏｕｔは、ＩＣ１０１内部で内部回路１０２に接続されるとともに、抵抗Ｒ４１を介して互いに接続されている。
【００２６】
内部回路１０２は、例えば、マイクアンプであり、入力信号を増幅して出力する。内部回路１０２は、制御端子Ｔｏｕｔのレベルに応じて内部動作状態を切り換える。
【００２７】
内部回路１０２は、制御端子Ｔｏｕｔのレベルが第１レベルＶ１のときには内蔵アンプのゲインを第１ゲインＧ１に設定する。また、内部回路１０２は、制御端子Ｔｏｕｔのレベルが第２レベルＶ２のときには内蔵アンプのゲインを第１ゲインＧ１とは異なる第２ゲインＧ２に設定する。さらに、内部回路１０２は、制御端子Ｔｏｕｔのレベルが第３レベルＶ３のときにはスタンバイ状態とされる。
【００２８】
また、ＩＣ１０１には、外部回路が接続されており、スタンバイ状態がオフされるときには、外部回路によりミュートがかけられ、内部回路１０２の状態変化によるノイズの発生が防止される。
【００２９】
次に３値出力切換回路１００の動作を説明する。
【００３０】
図２は本発明の一実施例の動作波形図を示す。
【００３１】
時刻ｔ０では、スイッチＳＷ２２の可動接点１１２が端子Ｔｓ２１側に接続され、スイッチＳＷ２１の可動端子１１１が端子Ｔｓ１１に接続された状態で、電源スイッチＳＷ１０がオンされると、抵抗Ｒ３１、Ｒ３２に電源電圧Ｖｃｃが印加される。電源電圧Ｖｃｃは、抵抗Ｒ３１、Ｒ３２で分圧される。抵抗Ｒ３１、Ｒ３２で分圧された電圧は、トランジスタＱ１１のベースに印加される。これによって、トランジスタＱ１１がオンする。トランジスタＱ１１がオンすることにより内部回路１０２の端子Ｔｃｏｎｔには、抵抗Ｒ３１と抵抗Ｒ３２との分圧した電圧にトランジスタＱ１１のオン電圧ＶＦを加えた第１電圧Ｖ１が印加される。これによって、内部回路１０２の内蔵アンプのゲインが第１ゲインＧ１とされる。
【００３２】
次に、時刻ｔ１でスイッチＳＷ２１を操作することにより可動接点１１１が端子Ｔｓ１２側に接続されると、出力端子Ｔｏｕｔの出力レベルは抵抗Ｒ５１とコンデンサＣ１１とで決定される時定数に応じて緩やかに立ち下がり、電源電圧Ｖｃｃを抵抗Ｒ３４と抵抗Ｒ４１とで分圧した電圧、第２電圧Ｖ２になる。これによって、内部回路１０２の内蔵アンプのゲインが第２ゲインＧ２になる。
【００３３】
このとき、コンデンサＣ１１により出力端子Ｔｏｕｔの立ち下りが遅延されることにより内部回路１０２の状態が急激に切り換わることがない。例えば、ゲインが急激に切り換わることがなくなる。これによってノイズ発生を防止できる。
【００３４】
次に、時刻ｔ２でスイッチＳＷ２１を操作することにより可動接点１１１が端子Ｔｓ１１側に接続されると、出力端子Ｔｏｕｔの出力レベルは抵抗Ｒ５１とコンデンサＣ１１とで決定される時定数に応じて緩やかに立ち上がり、電源電圧Ｖｃｃを抵抗Ｒ３１と抵抗Ｒ３２とで分圧した電圧をトランジスタＱ１１の順方向電圧Ｖｆ分上昇した第１電圧Ｖ１になる。これによって、内部回路１０２の内蔵アンプのゲインが第１ゲインＧ１とされる。
【００３５】
このとき、コンデンサＣ１１により出力端子Ｔｏｕｔの立ち下りが遅延されることにより内部回路１０２のゲインの急激な切り換わり防止でき、よって、ノイズ発生を防止できる。
【００３６】
次に、時刻ｔ３で、スイッチＳＷ２２が操作され、可動電極１１２が接点端子Ｔｓ２２に接続されると、出力端子Ｔｏｕｔの出力レベルは抵抗Ｒ３４とコンデンサＣ１１とで決定される時定数に応じて緩やかに立ち下がり、電源電圧Ｖｃｃを抵抗Ｒ４１と抵抗Ｒ３４とで分圧した第３電圧Ｖ３になる。これによって、内部回路１０２の状態がスタンバイ状態とされる。
【００３７】
コンデンサＣ１１により出力端子Ｔｏｕｔの立ち下りが遅延されることにより内部回路１０２の状態の急激な切り換わりを防止でき、よって、ノイズ発生を防止できる。
【００３８】
次に、時刻ｔ４で、スイッチＳＷ２２が操作され、可動接点１１２が端子Ｔｓ２１に接続されると、出力端子Ｔｏｕｔの出力レベルは、抵抗Ｒ３１と抵抗Ｒ３２とで電源電圧Ｖｃｃを分圧した第１電圧Ｖ１になる。このとき、コンデンサＣ１は、抵抗を介さずにその両端が接地に接続されるため、直ちに放電される。これによって、出力端子Ｔｏｕｔの出力レベルは急速に第１電圧Ｖ１になる。内部回路１０２は、制御端子Ｔｃｏｎｔが第３電圧Ｖ３から第１電圧Ｖ１になると、スタンバイがオフされる。
【００３９】
スタンバイからスタンバイオフ状態になるときには、ＩＣ１０１の外部回路によりミュートがかけられる。これにより、内部回路１０２の状態の急激な変化によりノイズが発生しても問題ない。
【００４０】
また、本実施例では、従来の３値出力切換回路１とは極性が反対になっている。このため、従来のＩＣ３とは反対の極性のＩＣ１０１に適用することができる。
【００４１】
なお、本実施例では、３値出力切換回路１００のＩＣ１０１に外付けしたが、少なくともスイッチＳＷ２１、ＳＷ２２を除く回路をＩＣ１０１に内蔵するようにしてもよい。
【発明の効果】
上述の如く、本発明によれば、第１及び第２スイッチ（ＳＷ２１）の切換時のいずれの場合においても、コンデンサ（Ｃ１１）は必ず定電圧源（ＧＮＤ）に接続されるため、コンデンサ（Ｃ１１）を確実に放電されることができ、よって、遅延量が必要以上に大きくなることがない等の特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の出力波形図である。
【図３】従来の３値出力切換回路の一例の回路構成図である。
【図４】従来の３値出力切換回路の一例の出力波形図である。
【符号の説明】
２　直流電源
１００　３値出力切換回路
Ｔｉｎ　入力端子
Ｔｇｎｄ　接地端子
Ｔｏｕｔ　出力端子
１０１　ＩＣ
Ｔｖｃｃ　電源端子
１０２　内部回路
ＳＷ１０、ＳＷ２１、ＳＷ２２　スイッチ
１１１、１１２　可動接点
Ｔｓ１１、Ｔｓ１２、Ｔｓ２１、Ｔｓ２２、Ｔｍ１、Ｔｍ２　端子
Ｒ３１〜Ｒ３４、Ｒ４１　抵抗
Ｑ１１　トランジスタ
Ｃ１１　コンデンサ
【図１】
2004007143.tif 000003
【図２】
2004007143.tif 000004
【図３】
2004007143.tif 000005
【図４】
2004007143.tif 000006