(57)【要約】【課題】半導体装置の製造方法に関し、ポリシリコンをＡｌに置換するに際して、置換を低温且つ短時間で実施することを可能とし、置換のプロセスが半導体装置の構成部材、例えば絶縁膜に悪影響を及ぼすことを抑止する。【解決手段】Ｓｉ基板１上に不純物含有ポリシリコン層１３を成膜し、不純物含有ポリシリコン層１３をエッチングして不純物含有ポリシリコン・ゲート電極１３Ｇを形成し、不純物含有ポリシリコン・ゲート電極１３Ｇ上を含む全面に層間絶縁膜６を成膜し、層間絶縁膜６を平坦化して不純物含有ポリシリコン・ゲート電極１３Ｇの頂面を表出させ、Ａｌ膜７を成膜し、熱処理を行って不純物含有ポリシリコン・ゲート電極１３ＧをＡｌゲート電極７Ｇに変換する。【選択図】        図１
2004214301.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に不純物含有ポリシリコン層を成膜する工程と、
次いで、前記不純物含有ポリシリコン層をエッチングして不純物含有ポリシリコン・ゲート電極を形成する工程と、
次いで、前記不純物含有ポリシリコン・ゲート電極上を含む全面に層間絶縁膜を成膜する工程と、
次いで、前記層間絶縁膜を平坦化して前記不純物含有ポリシリコン・ゲート電極の頂面を表出させる工程と、
次いで、前記不純物含有ポリシリコン・ゲート電極の頂面を含め全面にＡｌ膜を成膜する工程と、
次いで、熱処理を行って前記不純物含有ポリシリコン・ゲート電極をＡｌゲート電極に変換する工程と
が含まれてなることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上にポリシリコン層を成膜する工程と、
次いで、前記ポリシリコン層をエッチングしてポリシリコン・ゲート電極を形成する工程と、
次いで、前記不純物含有ポリシリコン・ゲート電極上を含む全面に層間絶縁膜を成膜する工程と、
次いで、前記層間絶縁膜を平坦化して前記ポリシリコン・ゲート電極の頂面を表出させる工程と、
次いで、前記ポリシリコン・ゲート電極にイオン注入法或いは固相拡散法を適用することに依って不純物を導入し不純物含有ポリシリコン・ゲート電極とする工程と、
次いで、前記不純物含有ポリシリコン・ゲート電極の頂面を含め全面にＡｌ膜を成膜する工程と、
次いで、熱処理を行って前記不純物含有ポリシリコン・ゲート電極をＡｌゲート電極に変換する工程と
が含まれてなることを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板上に成膜時に不純物を含有させるか或いは成膜後に不純物を含有させて不純物含有ポリシリコン層を形成する工程と、
次いで、前記不純物含有ポリシリコン層をエッチングして不純物含有ポリシリコン・ゲート電極を形成する工程と、
次いで、少なくとも前記不純物含有ポリシリコン・ゲート電極の頂面にシリサイド膜を形成して固相拡散法を適用することに依って更に不純物を導入する工程と、
次いで、前記不純物含有ポリシリコン・ゲート電極上を含む全面に層間絶縁膜を成膜する工程と、
次いで、前記層間絶縁膜を平坦化して前記不純物含有ポリシリコン・ゲート電極頂面の前記シリサイド膜を表出させてから所要箇所への電極コンタクト・ホールを形成する工程と、
次いで、Ａｌ膜を成膜する工程と、
次いで、熱処理を行って前記不純物含有ポリシリコン・ゲート電極をＡｌに置換してＡｌゲート電極に変換する工程と
が含まれてなることを特徴とする半導体装置の製造方法。
【請求項４】
Ａｌに置換されるポリシリコンにイオン注入する不純物イオン種がＩｎ、Ｎ、Ｓｄ、Ｇｅから選択されること
を特徴とする請求項２又は請求項３の何れか１記載の半導体装置の製造方法。
【請求項５】
Ａｌに置換されるポリシリコンに不純物を固相拡散法で導入する場合、Ｔｉ、Ｎｉ、Ｃｏから選択された不純物を含むシリサイドを用いること
を特徴とする請求項２又は請求項３の何れか１記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ａｌ置換技術を適用して電極や配線を作製する場合に適用して好適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
一般に、半導体装置、例えばＭＯＳトランジスタに於ける電極や配線をＡｌ置換技術を適用して作製することが行われている。
【０００３】
従来例１
図７はゲート電極にＡｌ置換技術を適用する場合を説明する為の工程要所に於けるＭＯＳトランジスタを表す要部切断側面図である。
【０００４】
図７（Ａ）参照
（１）
Ｓｉ基板１上に例えば熱酸化法を適用することに依り、ゲート絶縁膜２を形成する。
（２）
例えばＣＶＤ法を適用することに依り、ゲート絶縁膜２上にポリシリコン層３を形成する。
（３）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、ポリシリコン層３上にゲート・パターンのレジスト膜４を形成する。
【０００５】
図７（Ｂ）参照
（４）
例えばドライ・エッチング法を適用することに依り、レジスト膜４をマスクとしてポリシリコン層３のエッチングを行ってゲート電極３Ｇを形成する。
（５）
レジスト膜４を除去してから、例えばＣＶＤ法を適用することに依り、全面にＳｉＯ2 膜を形成し、次いで、例えばドライ・エッチング法を適用することに依り、前記ＳｉＯ2 膜の異方性エッチングを行ってサイド・ウォール５を形成する。
（６）
例えばＣＶＤ法を適用することに依り、全面にＳｉＯ2 からなる層間絶縁膜６を形成する。
尚、図示していないが、通常、ゲート電極３Ｇを形成してから層間絶縁膜６を形成するまでの間にＳｉ基板１にソース領域及びドレイン領域を形成する工程を実施する。
【０００６】
図７（Ｃ）参照
（７）
リソグラフィ技術のレジスト・プロセス、及び、ドライ・エッチング法を適用することに依り、層間絶縁膜６のエッチングを行って、ゲート電極３Ｇ上に電極コンタクト・ホールを形成する。
（８）
スパッタリング法或いは真空蒸着法を適用することに依り、電極コンタクト・ホール内を含む全面にＡｌ膜７を成膜する。
（９）
温度を４００〔℃〕、時間を２〔時間〕とする熱処理を行って、ゲート電極３Ｇを構成しているポリシリコンをＡｌ膜７からのＡｌと置換してＡｌゲート電極７Ｇとする。
【０００７】
従来例２
図８はゲート電極及びコンタクト・プラグにＡｌ置換技術を適用する場合を説明する為の工程要所に於けるＭＯＳトランジスタを表す要部切断側面図であり、図７に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。尚、層間絶縁膜６を形成するまでの工程は従来例１と同じであるから省略し、次の段階から説明する。
【０００８】
図８（Ａ）参照
（１）
リソグラフィ技術のレジスト・プロセス、及び、ドライ・エッチング法を適用することに依り、層間絶縁膜６のエッチングを行って、ゲート電極３Ｇ上、及び、ソース領域上とドレイン領域上のそれぞれに電極コンタクト・ホールを形成する。
（２）
例えばＣＶＤ法を適用することに依り、前記電極コンタクト・ホール内も含めて全面にポリシリコン層８を形成する。
【０００９】
図８（Ｂ）参照
（３）
例えばＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）法を適用することに依り、層間絶縁膜６上に在るポリシリコン層８を研磨して除去する。これに依り、ポリシリコン層８は電極コンタクト・ホール内にのみ残ることになる。
（４）
真空蒸着法を適用することに依り、電極コンタクト・ホール上を含む全面にＡｌ膜９を成膜する。
（５）
温度を４００〔℃〕、時間を２〔時間〕とする熱処理を行って、ポリシリコンをＡｌに置換し、Ａｌからなるゲート電極９Ｇ及びＡｌからなるコンタクト・プラグ９Ｃを生成する。
【００１０】
前記従来例１及び２に於いて説明したＡｌ置換技術に於いては勿論のこと、従来のＡｌ置換技術に於いては、ゲート電極、配線、コンタクト・プラグに使用するポリシリコンとしてノンドープのものを用いている。
【００１１】
Ａｌ置換技術は、主としてポリシリコンをＡｌに置き換える技術であって、その利点の一つは、作製された電極や配線がポリシリコンのみに依った場合に比較して低抵抗化されることにある。
【００１２】
また、置換の工程が半導体装置の製造工程に於ける高温プロセスが終了した後に実施することができるのも利点の一つであって、従って、作製された電極や配線などが熱に依って損傷されるおそれは皆無である。
【００１３】
更にまた、ゲート電極がポリシリコンのみで形成された場合、ゲートは空乏化するので、高い電圧を印加しても、実効的に低くなってしまうが、Ａｌであれば空乏化は起こらない。
【００１４】
ところで、Ａｌ置換技術を適用してポリシリコンをＡｌに置換した場合、良いことばかりではなく、例えば、その際の温度として約４００〔℃〕以上、また、時間は約２〔時間〕程度を必要とし、その為、ＭＯＳトランジスタのゲート電極に於ける置換では、Ａｌがゲート絶縁膜と反応してゲート・リーク電流が増大する。
【００１５】
また、ゲート電極の他にコンタクト・プラグや配線などについても一括して置換しようとすると、置換条件を置換面積に合わなければならない為、置換プロセスに於ける温度及び時間は共に増大し、ゲート・リーク電流は更に増大する。
【００１６】
半導体装置を製造する場合にＡｌ置換技術を適用することについては、多くの先行技術が知られている。
【００１７】
特許文献１に開示された発明では、ダマシン法を適用してゲート電極を形成する場合にＡｌ置換技術を適用した最初の発明と思われ。ポリシリコンのゲート電極をＣＭＰ法を適用して表出させ、そのポリシリコンをＡｌと置換しているが、曖昧な表現が多くて正確には理解し難い。
【００１８】
この場合、置換を行う際の温度は４００〔℃〕〜５００〔℃〕であって、時間は１５〔分〕〜９０〔分〕とのことであるが、４００〔℃〕、１５〔分〕ではポリシリコンをＡｌに完全に置換することはできず、そして、前記温度又は時間の範囲では、たとえ置換されたとしても、ゲート絶縁膜に対して損傷を与えてしまうので、ゲート・リーク電流は二桁も増大することになる。
【００１９】
特許文献２に開示された発明では、通常の工程を経てトランジスタを形成してから、ＣＭＰ法を適用してポリシリコンからなるゲート電極の一部を表出させ、Ａｌ膜を堆積し、温度を５００〔℃〕、時間を３０〔分〕として熱処理することでゲート電極をＡｌに置換している。
【００２０】
この場合も、置換温度５００〔℃〕、時間３０〔分〕としているが、特許文献１に関する説明と同様、ゲート絶縁膜が損傷され、ゲート・リーク電流は増大する。
【００２１】
特許文献３に開示された発明では、絶縁膜に埋め込まれたポリシリコンを金属配線に置換し、裏面ゲートを仕事関数が中立の金属材料で形成する。尚、基板にはＳＯＩウエハを用いている。
【００２２】
この場合も、熱処理条件としては、温度４５０〔℃〕〜５００〔℃〕程度で、時間６０〔分〕程度としているので、前記特許文献１及び特許文献２の場合と同様、ゲート・リーク電流は増大する。
【００２３】
特許文献４に開示された発明では、通常の工程を経てトランジスタを形成してから、ＣＭＰ法を適用してポリシリコンからなるゲート電極の一部を表出させ、Ａｌ膜を堆積し、温度を４５０〔℃〕〜５００〔℃〕として熱処理することでゲート電極をＡｌに置換しているので、他の特許文献１乃至３の場合と同様、ゲート・リーク電流は大きくなる。
【００２４】
【特許文献１】
特開平１１−２５１５９５号公報
【特許文献２】
特開２００１−２７４３７９号公報
【特許文献３】
特開平１０−３０８５１５号公報
【特許文献４】
特開２００１−２４１８７号公報
【００２５】
【発明が解決しようとする課題】
本発明では、ポリシリコンをＡｌに置換するに際し、置換を低温且つ短時間で実施することを可能とし、置換のプロセスが半導体装置の構成部材、例えば絶縁膜に悪影響を及ぼすことを抑止しようとする。
【００２６】
【課題を解決するための手段】
半導体装置の製造にＡｌ置換技術を適用する場合、そのプロセス温度を低温化すると共にプロセス時間を短縮し、半導体装置の構成、例えばゲート絶縁膜に劣化を生ずるなどの問題が発生しないようにすることが必要であり、例えば、ゲート・リーク電流はポリシリコン・ゲート電極を用いた場合と少なくとも同等にしなければならない。
【００２７】
本発明に依る半導体装置の製造方法に於いては、半導体基板上に不純物含有ポリシリコン層を成膜し、不純物含有ポリシリコン層をエッチングして不純物含有ポリシリコン・ゲート電極を形成し、不純物含有ポリシリコン・ゲート電極上を含む全面に層間絶縁膜を成膜し、層間絶縁膜をエッチングして不純物含有ポリシリコン・ゲート電極の頂面を表出させる電極コンタクト・ホールを形成し、電極コンタクト・ホール内も含めてＡｌ膜を成膜し、熱処理を行って不純物含有ポリシリコン・ゲート電極をＡｌゲート電極に変換することが基本になっている。
【００２８】
前記手段を採ることに依り、ポリシリコンをＡｌに置換するプロセスの温度は低温化され、また、置換スピード及び置換効率が向上するので、例えばゲート絶縁膜の劣化を抑制することができ、従って、ゲート・リーク電流は少なくなり、更にまた、ゲート電極、配線、コンタクト・プラグなどは低抵抗化されるので、半導体装置を高性能化することができる。
【００２９】
【発明の実施の形態】
実施の形態１
図１及び図２はゲート電極にＡｌ置換技術を適用する実施の形態１を説明する為の工程要所に於けるＭＯＳトランジスタを表す要部切断側面図である。尚、実施の形態１は、Ａｌ置換を容易にする不純物を当初から含有しているポリシリコン層を用いて不純物含有ポリシリコン・ゲート電極を形成する場合を例示するものである。
【００３０】
図１（Ａ）参照
（１）
Ｓｉ基板１上に例えば熱酸化法を適用することに依り、ゲート絶縁膜２を形成する。
【００３１】
（２）
ＣＶＤ法を適用することに依り、ゲート絶縁膜２上に不純物であるＧｅを含有したポリシリコン層１３を成膜する。この場合、含有させるＧｅの濃度は１×１０13〔cm-3〕以上とする。
【００３２】
尚、ポリシリコン層１３にＧｅを導入するには、イオン注入法を適用することもでき、その場合のドーズ量は１×１０14〔cm-2〕以上すると良く、また、イオン種はＧｅが最良であるが、他にＩｎ、Ｎ、Ｓｄから選択することも可能である。更にまた、不純物の導入には、固相拡散法を適用することもでき、その場合にはＴｉシリサイド膜、Ｎｉシリサイド膜、Ｃｏシリサイド膜などを用いることができる。
【００３３】
（３）
ＣＶＤ法を適用することに依り、Ｇｅ含有ポリシリコン層１３上にＳｉＯ2 膜４Ａを形成し、リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、ＳｉＯ2 膜４Ａ上にゲート・パターンのレジスト膜４Ｂを形成し、レジスト膜４ＢをマスクとしてＳｉＯ2 膜４Ａをゲート・パターンにエッチングする。
【００３４】
図１（Ｂ）参照
（４）
例えばドライ・エッチング法を適用することに依り、ＳｉＯ2 膜４ＡをマスクとしてＧｅ含有ポリシリコン層１３及びゲート絶縁膜２のエッチングを行って、Ｇｅ含有ポリシリコン・ゲート電極１３Ｇを形成し、また、ゲート絶縁膜２をパターニングする。尚、以下の記述では、ポリシリコン・ゲート電極は不純物を含有するか否かに拘わらず記号１３Ｇで指示するものとする。
【００３５】
（５）
イオン注入法を適用することに依り、ＬＤＤ（ｌｉｇｈｔｌｙ  ｄｏｐｅｄｄｒａｉｎ）構造に於ける低不純物濃度のソース領域及びドレイン領域を形成する。
【００３６】
（６）
ＣＶＤ法を適用することに依り、全面にＳｉＯ2 膜を形成し、次いで、例えばドライ・エッチング法を適用することに依り、前記ＳｉＯ2 膜の異方性エッチングを行ってサイド・ウォール５を形成する。
【００３７】
（７）
イオン注入法を適用することに依り、ＬＤＤ構造に於ける高不純物濃度のソース領域及びドレイン領域を形成する。
【００３８】
図１（Ｃ）参照
（８）
例えばＣＶＤ法を適用することに依り、全面にＳｉＯ2 からなる層間絶縁膜６を形成する。
【００３９】
（９）
ＣＭＰ法を適用することに依り、層間絶縁膜６を平坦化してから、リソグラフィ技術のレジスト・プロセス、及び、ドライ・エッチング法を適用することに依り、層間絶縁膜６のエッチングを行ってソース電極コンタクト・ホール及びドレイン電極コンタクト・ホールを形成する。尚、前記ＣＭＰ法を適用して層間絶縁膜６の平坦化を行うことでＧｅ含有ポリシリコン・ゲート電極１３Ｇの頂面が表出される。
【００４０】
（１０）
真空蒸着法を適用することに依り、電極コンタクト・ホール内を含む全面にＴｉＮからなるバリアメタル膜１４を形成する。
【００４１】
図２（Ａ）参照
（１１）
リソグラフィ技術を適用することに依り、バリアメタル膜１４のエッチングを行ってＧｅ含有ポリシリコン・ゲート電極１３Ｇの頂面に開口を形成し、そして、電極コンタクト・ホール及びその近傍を覆うものを残す。
【００４２】
（１２）
全面に厚さ４００〔ｎｍ〕のＡｌ膜７（下側）及び厚さ１００〔ｎｍ〕のＴｉ膜（上側）を成膜する。尚、Ｔｉ膜は図示を省略してあるが、Ｇｅ含有ポリシリコン・ゲート電極１３Ｇに於けるＧｅ含有ポリシリコンの吸い上げに有効に作用する。
【００４３】
（１３）
ホット・プレートを用い、温度を３５０〔℃〕、時間を１．５〔時間〕とする熱処理を行って、ゲート電極１３Ｇを構成しているＧｅ含有ポリシリコンをＡｌに置換してＡｌゲート電極とする。尚、熱処理温度は、３００〔℃〕から４００〔℃〕未満の間で任意に選択することが可能であり、好ましくは３５０〔℃〕程度である。
【００４４】
図２（Ｂ）参照
（１４）
リソグラフィ技術を適用することに依り、Ａｌ膜７のパターニングを行ってＡｌゲート電極７Ｇ、ソース電極７Ｓ、ドレイン電極７Ｄを形成する。
【００４５】
実施の形態２
図３はゲート電極にＡｌ置換技術を適用する実施の形態２を説明する為の工程要所に於けるＭＯＳトランジスタを表す要部切断側面図である。尚、図１及び図２に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００４６】
実施の形態２は、Ａｌ置換を容易にする不純物をポリシリコン・ゲート電極を形成してから導入する場合を例示するものであって、層間絶縁膜６を形成するまでの工程は実施の形態１と同じであるから省略し、次の段階から説明するものとする。
【００４７】
図３（Ａ）参照
（１）
ＣＭＰ法を適用することに依り、層間絶縁膜６の平坦化を行うことでポリシリコン・ゲート電極１３Ｇの頂面を表出させる。
【００４８】
（２）
イオン注入法を適用することに依ってＧｅの打ち込みを行って、ポリシリコン・ゲート電極１３ＧにＧｅを含有させる。
【００４９】
（３）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、ソース電極コンタクト・ホール及びドレイン電極コンタクト・ホールの形成予定領域に開口をもつレジスト膜１５を形成する。
【００５０】
図３（Ｂ）参照
（４）
ドライ・エッチング法を適用することに依り、レジスト膜１５をマスクとして層間絶縁膜６のエッチングを行ってソース電極コンタクト・ホール及びドレイン電極コンタクト・ホールを形成する。
【００５１】
（５）
真空蒸着法を適用することに依り、電極コンタクト・ホール内を含む全面にＴｉＮからなるバリアメタル膜１６を形成する。
【００５２】
（６）
リソグラフィ技術を適用することに依り、バリアメタル膜１４のエッチングを行って電極コンタクト・ホール及びその近傍を覆うものを残して他を除去する。従って、Ｇｅ含有ポリシリコン・ゲート電極１３Ｇの頂面は再び表出される。
【００５３】
（７）
スパッタリング法或いは真空蒸着法を適用することに依り、厚さ４００〔ｎｍ〕のＡｌ膜１７（下側）及び厚さ１００〔ｎｍ〕のＴｉ膜（上側）を成膜する。尚、実施の形態１と同様、Ｔｉ膜の図示は省略してある。
【００５４】
（８）
温度を３５０〔℃〕、時間を１．５〔時間〕とする熱処理を行って、ポリシリコンをＡｌに置換する。尚、これに依り、Ｇｅ含有ポリシリコン・ゲート電極１３ＧはＡｌゲート電極となる。
【００５５】
図３（Ｃ）参照
（９）
リソグラフィ技術を適用することに依り、Ａｌ膜１７のパターニングを行ってＡｌゲート電極１７Ｇ、Ａｌソース電極１７Ｓ、Ａｌドレイン電極１７Ｄを形成する。
【００５６】
実施の形態３
図４及び図５はゲート電極にＡｌ置換技術を適用する実施の形態３を説明する為の工程要所に於けるＭＯＳトランジスタを表す要部切断側面図である。尚、図１乃至図３に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００５７】
実施の形態３は、Ａｌ置換を容易にする不純物をポリシリコン・ゲート電極に固相拡散で導入する場合を例示するものであって、高不純物濃度のソース領域及びドレイン領域を形成するまでの工程は実施の形態１や実施の形態２と同じであるから省略し、次の段階から説明する。尚、この場合、ポリシリコン・ゲート電極は、ノンドープでなく、予めＧｅを導入してあっても良い。
【００５８】
図４（Ａ）参照
（１）
ポリシリコン・ゲート電極１３Ｇの頂面を表出させた状態で、Ｔｉ、Ｎｉ、Ｃｏから選択された金属を含むシリサイド膜１８を形成する。尚、この場合、ソース領域及びドレイン領域も表出されている為、その表面にもシリサイド膜１８が生成される。
【００５９】
図４（Ｂ）参照
（２）
ＣＶＤ法を適用することに依り、全面にＳｉＯ2 からなる層間絶縁膜１９を形成し、次いで、ＣＭＰ法を適用することに依り、層間絶縁膜１９の平坦化を行う。
【００６０】
図５（Ａ）参照
（３）
リソグラフィ技術に於けるレジスト・プロセス、及び、ドライ・エッチング法を適用することに依り、層間絶縁膜１９のエッチングを行ってソース電極コンタクト・ホール及びドレイン電極コンタクト・ホールを形成する。
【００６１】
（４）
真空蒸着法を適用することに依り、電極コンタクト・ホール内を含む全面にＴｉＮからなるバリアメタル膜２０を形成する。
【００６２】
（６）
リソグラフィ技術を適用することに依り、バリアメタル膜２０のエッチングを行って電極コンタクト・ホール及びその近傍を覆うものを残して他を除去する。従って、ポリシリコン・ゲート電極１３Ｇの頂面に在るシリサイド膜１８は表出される。
【００６３】
（７）
スパッタリング法或いは真空蒸着法を適用することに依り、厚さ４００〔ｎｍ〕のＡｌ膜２１（下側）及び厚さ１００〔ｎｍ〕のＴｉ膜（上側）を成膜する。尚、実施の形態１及び２と同様、Ｔｉ膜の図示は省略してある。
【００６４】
（８）
温度を３５０〔℃〕、時間を１．５〔時間〕とする熱処理を行い、ポリシリコンをＡｌに置換するが、この置換はシリサイド膜１８を貫通して行われる。尚、これに依り、ポリシリコン・ゲート電極１３ＧはＡｌゲート電極となる。
【００６５】
図５（Ｂ）参照
（９）
リソグラフィ技術を適用することに依り、Ａｌ膜２１のパターニングを行ってＡｌソース電極２１Ｓ及びＡｌドレイン電極２１Ｄを形成すると共にＡｌゲート電極２１Ｇもパターン化される。
【００６６】
図６は本発明に依った場合と従来の技術に依った場合とを比較して特性を表す線図であり、（Ａ）はゲート・リーク特性を、（Ｂ）はポリシリコンとＡｌとの置換効率をそれぞれ表している。
【００６７】
図６（Ａ）に於いては、横軸にゲート印加電圧を、縦軸にゲート・リーク電流をそれぞれ採ってあり、図からすると、本発明に依った場合のゲート・リーク電流が著しく低くなっていて、ゲート絶縁膜がダメージを受けていないことが看取される。
【００６８】
図６（Ｂ）に於いては、横軸に配線幅を、縦軸に置換距離をそれぞれ採ってあり、図からすると、本発明に依った場合、即ち、ポリシリコン層にＧｅをドーピングした場合、置換距離が著しく大きく、置換が効率良く実現されていることが看取される。尚、置換の条件は、温度が３５０〔℃〕、時間が１．５〔時間〕である。
【００６９】
前記各実施の形態に於いては、主としてポリシリコン・ゲート電極をＡｌゲート電極に置換する場合について説明したが、所要箇所へのコンタクト・プラグを形成する場合に応用して良いことは云うまでもない。
【００７０】
本発明に於いては、前記説明した実施の形態を含め、多くの形態で実施することができ、以下、それを付記として例示する。
【００７１】
（付記１）
半導体基板上に不純物含有ポリシリコン層を成膜する工程と、
次いで、前記不純物含有ポリシリコン層をエッチングして不純物含有ポリシリコン・ゲート電極を形成する工程と、
次いで、前記不純物含有ポリシリコン・ゲート電極上を含む全面に層間絶縁膜を成膜する工程と、
次いで、前記層間絶縁膜を平坦化して前記不純物含有ポリシリコン・ゲート電極の頂面を表出させる工程と、
次いで、前記不純物含有ポリシリコン・ゲート電極の頂面を含め全面にＡｌ膜を成膜する工程と、
次いで、熱処理を行って前記不純物含有ポリシリコン・ゲート電極をＡｌゲート電極に変換する工程と
が含まれてなることを特徴とする半導体装置の製造方法。
【００７２】
（付記２）
半導体基板上にポリシリコン層を成膜する工程と、
次いで、前記ポリシリコン層をエッチングしてポリシリコン・ゲート電極を形成する工程と、
次いで、前記不純物含有ポリシリコン・ゲート電極上を含む全面に層間絶縁膜を成膜する工程と、
次いで、前記層間絶縁膜を平坦化して前記ポリシリコン・ゲート電極の頂面を表出させる工程と、
次いで、前記ポリシリコン・ゲート電極にイオン注入法或いは固相拡散法を適用することに依って不純物を導入し不純物含有ポリシリコン・ゲート電極とする工程と、
次いで、前記不純物含有ポリシリコン・ゲート電極の頂面を含め全面にＡｌ膜を成膜する工程と、
次いで、熱処理を行って前記不純物含有ポリシリコン・ゲート電極をＡｌゲート電極に変換する工程と
が含まれてなることを特徴とする半導体装置の製造方法。
【００７３】
（付記３）
半導体基板上にポリシリコン層を成膜する工程と、
次いで、前記ポリシリコン層をエッチングしてポリシリコン・ゲート電極を形成する工程と、
次いで、前記ポリシリコン・ゲート電極上を含む全面に層間絶縁膜を成膜する工程と、
次いで、前記層間絶縁膜をエッチングして前記ポリシリコン・ゲート電極の頂面を表出させる電極コンタクト・ホールを形成する工程と、
次いで、前記ポリシリコン・ゲート電極にイオン注入法或いは固相拡散法を適用することに依って不純物を導入し不純物含有ポリシリコン・ゲート電極とする工程と、
次いで、前記電極コンタクト・ホール内も含めてＡｌ膜を成膜する工程と、
次いで、熱処理を行って前記不純物含有ポリシリコン・ゲート電極をＡｌゲート電極に変換する工程と
が含まれてなることを特徴とする半導体装置の製造方法。
【００７４】
（付記４）
半導体基板上に成膜時に不純物を含有させるか或いは成膜後に不純物を含有させて不純物含有ポリシリコン層を形成する工程と、
次いで、前記不純物含有ポリシリコン層をエッチングして不純物含有ポリシリコン・ゲート電極を形成する工程と、
次いで、少なくとも前記不純物含有ポリシリコン・ゲート電極の頂面にシリサイド膜を形成して固相拡散法を適用することに依って更に不純物を導入する工程と、
次いで、前記不純物含有ポリシリコン・ゲート電極上を含む全面に層間絶縁膜を成膜する工程と、
次いで、前記層間絶縁膜を平坦化して前記不純物含有ポリシリコン・ゲート電極頂面の前記シリサイド膜を表出させてから所要箇所への電極コンタクト・ホールを形成する工程と、
次いで、Ａｌ膜を成膜する工程と、
次いで、熱処理を行って前記不純物含有ポリシリコン・ゲート電極をＡｌに置換してＡｌゲート電極に変換する工程と
が含まれてなることを特徴とする半導体装置の製造方法。
【００７５】
（付記５）
電極コンタクト・ホール或いはコンタクト・プラグ用コンタクト・ホール内も含めてポリシリコン層を堆積してからイオン注入法或いは固相拡散法を適用することに依って不純物を導入し不純物含有ポリシリコン層とする工程
が含まれてなることを特徴とする（付記４）記載の半導体装置の製造方法。
【００７６】
（付記６）
ポリシリコンをＡｌに置換する熱処理温度が３００〔℃〕以上４００〔℃〕未満であること
を特徴とする（付記１）乃至（付記５）の何れか１記載の半導体装置の製造方法。
【００７７】
（付記７）
Ａｌに置換されるポリシリコンにイオン注入する不純物イオン種がＩｎ、Ｎ、Ｓｄ、Ｇｅから選択されること
を特徴とする（付記１）乃至（付記６）の何れか１記載の半導体装置の製造方法。
【００７８】
（付記８）
イオン注入される不純物イオン種の濃度は少なくとも１×１０14〔cm-2〕であること
を特徴とする（付記７）記載の半導体装置の製造方法。
【００７９】
（付記９）
Ａｌに置換されるポリシリコンに不純物を固相拡散法で導入する場合、Ｔｉ、Ｎｉ、Ｃｏから選択された不純物を含むシリサイドを用いること
を特徴とする（付記２）、（付記３）、（付記５）、（付記６）の何れか１記載の半導体装置の製造方法。
【００８０】
【発明の効果】
本発明に依る半導体装置の製造方法に於いては、半導体基板上に不純物含有ポリシリコン層を成膜し、不純物含有ポリシリコン層をエッチングして不純物含有ポリシリコン・ゲート電極を形成し、不純物含有ポリシリコン・ゲート電極上を含む全面に層間絶縁膜を成膜し、層間絶縁膜を平坦化して不純物含有ポリシリコン・ゲート電極の頂面を表出させ、不純物含有ポリシリコン・ゲート電極の頂面を含め全面にＡｌ膜を成膜し、熱処理を行って不純物含有ポリシリコン・ゲート電極をＡｌゲート電極に変換することが基本になっている。
【００８１】
前記構成を採ることに依り、ポリシリコンをＡｌに置換するプロセスの温度は低温化され、また、置換スピード及び置換効率が向上するので、例えばゲート絶縁膜の劣化を抑制することができ、従って、ゲート・リーク電流は少なくなり、更にまた、ゲート電極、配線、コンタクト・プラグなどは低抵抗化されるので、半導体装置を高性能化することができる。
【図面の簡単な説明】
【図１】ゲート電極にＡｌ置換技術を適用する実施の形態を説明する為の工程要所に於けるＭＯＳトランジスタを表す要部切断側面図である。
【図２】ゲート電極にＡｌ置換技術を適用する場合を説明する為の工程要所に於けるＭＯＳトランジスタを表す要部切断側面図である。
【図３】ゲート電極にＡｌ置換技術を適用する場合を説明する為の工程要所に於けるＭＯＳトランジスタを表す要部切断側面図である。
【図４】ゲート電極にＡｌ置換技術を適用する場合を説明する為の工程要所に於けるＭＯＳトランジスタを表す要部切断側面図である。
【図５】ゲート電極にＡｌ置換技術を適用する場合を説明する為の工程要所に於けるＭＯＳトランジスタを表す要部切断側面図である。
【図６】本発明に依った場合と従来の技術に依った場合とを比較して特性を表す線図である。
【図７】ゲート電極にＡｌ置換技術を適用する場合を説明する為の工程要所に於けるＭＯＳトランジスタを表す要部切断側面図である。
【図８】ゲート電極及びコンタクト・プラグにＡｌ置換技術を適用する場合を説明する為の工程要所に於けるＭＯＳトランジスタを表す要部切断側面図である。
【符号の説明】
１  Ｓｉ基板
２  ゲート絶縁膜
４Ａ  ＳｉＯ2 膜
４Ｂ  レジスト膜
５  サイド・ウォール
６  層間絶縁膜
７  Ａｌ膜
７Ｇ  ゲート電極
７Ｓ  ソース電極
７Ｄ  ドレイン電極
１３  ポリシリコン層
１３Ｇ  ポリシリコン・ゲート電極
１４  バリアメタル膜
【図１】
2004214301.tif 000003
【図２】
2004214301.tif 000004
【図３】
2004214301.tif 000005
【図４】
2004214301.tif 000006
【図５】
2004214301.tif 000007
【図６】
2004214301.tif 000008
【図７】
2004214301.tif 000009
【図８】
2004214301.tif 000010