(57)【要約】【課題】少ない面積しか必要とせず、それにより磁気メモリテ゛ハ゛イスによって必要とされる面積を低減する制御回路を含む磁気メモリテ゛ハ゛イスを実現すること。【解決手段】本発明は磁気メモリテ゛ハ゛イスに関する。一実施形態では、その磁気メモリテ゛ハ゛イスは、複数のメモリセル（６０２）と、メモリセルに隣接するが、メモリセルから電気的に分離された複数の書込み導体（４１４）とを含み、書込み導体のうちの少なくとも２つが１つの共有スイッチ（６１０）に接続され、書込み導体は、電流が流れるための経路を提供し、それによりメモリセルの状態を変化させるために用いられる磁界を生成するように構成される。【選択図】図６
2004005965.tif 000002
【特許請求の範囲】
【請求項１】
磁気メモリデバイス（６００）であって、
複数のメモリセル（６０２）と、および
前記メモリセルに隣接するが、前記メモリセルから電気的に分離される複数の書込み導体（４１４）とを備え、前記書込み導体のうちの少なくとも２つが、１つの共有スイッチ（６１０）に接続され、前記書込み導体は、電流が流れるための経路を提供し、それにより前記メモリセルの状態を変化させるために用いられる磁界を生成するように構成されている、磁気メモリデバイス（６００）。
【請求項２】
前記書込み導体がそれぞれ、前記１つの共有スイッチに接続される、請求項１のメモリデバイス。
【請求項３】
前記書込み導体がそれぞれ、その独自の別個のスイッチ（６０８）に接続される、請求項２のメモリデバイス。
【請求項４】
前記スイッチがそれぞれ、トランジスタからなる、請求項３のメモリデバイス。
【請求項５】
前記書込み導体と前記メモリセルとの間に配置された読出し導体（４０６）の層をさらに含み、前記読出し導体が、前記メモリセルに電気的に結合され、前記メモリセルに読出し電流を供給するように構成されている、請求項１のメモリデバイス。
【請求項６】
前記メモリセルの反対側に設けられた書込み導体（８１８）の第２の層をさらに含み、その第２の層の書込み導体が、前記メモリセルから電気的に分離され、前記第２の層の書込み導体のうちの少なくとも２つが、１つの第２の共有スイッチ（１０１０）に接続され、前記第２の層の書込み導体が、電流を流すための経路を提供し、それにより前記メモリセルの状態を変化させるために用いられる磁界を生成するように構成されている、請求項１のメモリデバイス。
【請求項７】
磁気メモリデバイス（６００）であって、
２次元のアレイに配列された複数のメモリセル（６０２）と、
前記メモリセルのうちの第１の側にある前記メモリセルに電気的に結合され、書込み中に前記メモリセルのための磁界を与え、読出し中に前記メモリセルに電流を与えるように構成されている、複数の読出し／書込み導体（４０６）と、
前記メモリセルのうちの第２の側にある前記メモリセルに電気的に結合され、読出し中に前記メモリセルに電流を与えるように構成されている、複数の読出し導体（４０４）と、および
前記読出し導体に隣接し、前記メモリセルから電気的に分離された複数の書込み導体（４１４）とを備え、前記書込み導体のうちの少なくとも２つが１つの共有トランジスタ（６１０）に接続され、前記書込み導体が書込み中に前記メモリセルのための磁界を生成するように構成されている、磁気メモリデバイス（６００）。
【請求項８】
磁気メモリデバイス（１０００）であって、
２次元のアレイに配列された複数のメモリセル（１００２）と、
前記メモリセルのうちの第１の側にある前記メモリセルに電気的に結合され、前記メモリセルに読出し電流を与えるように構成されている、第１の層の読出し導体（８０４）と、
前記第１の層の読出し導体に隣接し、前記メモリセルから電気的に分離された第１の層の書込み導体（８１４）であって、その書込み導体のうちの少なくとも２つが第１の共有トランジスタ（１００８）に接続され、前記書込み導体が前記メモリセルのための磁界を生成するように構成されている、第１の層の書込み導体と、
前記メモリセルのうちの第２の側にある前記メモリセルに電気的に結合された第２の層の読出し導体（８０６）と、および
前記第２の層の読出し導体に隣接し、前記メモリセルから電気的に分離された第２の層の書込み導体（８１８）とを備え、その第２の層の書込み導体のうちの少なくとも２つが第２の共有トランジスタ（１０１０）に接続され、前記第２の層の書込み導体が前記メモリセルのための磁界を生成するように構成されている、磁気メモリデバイス（１０００）。
【請求項９】
磁気メモリデバイスのメモリセルにデータを書き込むための方法であって、
第１のトランジスタを用いて前記磁気メモリデバイスの書込み導体の第１の端部に書込み電圧を与えるステップであって、前記書込み導体が前記メモリセルから電気的に分離されている、ステップと、
前記書込み導体の第２の端部を、前記磁気メモリデバイスの少なくとも１つの他の書込み導体に接続された第２のトランジスタを用いてグランドに接続し、第１の電流経路および第１の磁界を形成するステップと、および
第２の電流経路および第２の磁界を形成するために、グランドに接続された別個の導体にも書込み電圧を与えるステップとを含み、
前記第１および前記第２の磁界が合わさって前記メモリセルの状態を変化させる、方法。
【請求項１０】
前記別個の導体に書込み電圧を与えるステップが、別個の書込み導体の第１の端部に第３のトランジスタを設けるステップであって、前記書込み導体が前記メモリセルから電気的に分離される、第３のトランジスタを設けるステップと、前記別個の書込み導体の第２の端部を、前記磁気メモリデバイスの少なくとも１つの他の書込み導体に接続される第４のトランジスタを用いてグランドに接続し、前記第２の電流経路および前記第２の磁界を形成するステップとを含む、請求項９に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はメモリデバイスに関する。より詳細には、本発明は、比較的小さな面積を有する磁気メモリデバイスに関する。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（ＭＲＡＭ）のような磁気メモリは、電荷の代わりに磁気を用いてデータビットを格納する、不揮発性の、半導体ベースのメモリ技術である。不揮発性を提供することに加えて、磁気メモリデバイスは非常に高速であり、消費電力も少ない。
【０００３】
既知の磁気メモリデバイス１００の一例が、図１に示される。この図面に示されるように、磁気メモリデバイス１００は、２次元のアレイで配列される複数のメモリセルまたはビット１０２を含む。説明の目的上、図１には比較的少ない数のメモリセル１０２が示されている。通常は、磁気メモリデバイス１００は多数のそのようなセル１０２を含む。たとえば、デバイス１００は、メモリセル１０２からなる１０２４×１０２４のアレイを含むことができる。各メモリセル１０２は、１ビットの情報、すなわち論理値「１」または論理値「０」を格納するように構成される。
【０００４】
図１にさらに示されるように、磁気メモリデバイス１００は、メモリセル１０２に電気的に結合される複数の列導体１０４および行導体１０６も含む。具体的には、各メモリセル１０２は、導体の交点において１つの列導体１０４と１つの行導体１０６とに接続される。さらに、磁気メモリデバイス１００は、種々の列導体１０４および行導体１０６のための切換えをそれぞれ制御する列制御回路１０８および行制御回路１１０を含む。
【０００５】
図２は、単一のメモリセル１０２、およびその関連する列導体１０４および行導体１０６に対するメモリセルの接続の詳細図を提供する。図２から明らかなように、各メモリセル１０２は通常、薄い絶縁層２０４によって分離される２つの磁性層２００および２０２を含む。磁性層のうちの一方（たとえば、下側の磁性層２０２）は固定された磁気の向きを有し、一方、他方の磁性層（たとえば、上側の磁性層２００）は「自由な」磁気の向きを有し、その「自由な」磁気の向きは、固定された磁性層の向きと一致する向きから、固定された磁性層の向きとは反対の向きに比較的容易に切り換えられることができる。メモリセル１０２の第１の（一致した）状態は「平行」状態と呼ばれ、第２の（反対の）状態は「反平行」状態と呼ばれる。
【０００６】
メモリセル１０２の抵抗に対する本質的に異なる影響に起因して、２つの異なるメモリセル状態を用いてデータを記録することができる。具体的には、メモリセル１０２は、平行状態のときに比較的小さい抵抗を有し、反平行状態のときに比較的高い抵抗を有する。一例として、平行状態は論理値「１」を表すものとして指定され、一方、反平行状態は論理値「０」を表すものとして指定されることができる。そのような方式では、磁気メモリデバイス１００は、選択されたメモリセル１０２の自由磁性層２００の磁気の向きを変化させることにより書込まれ得る。
【０００７】
読出しおよび書込み中に任意の所与のメモリセル１０２の選択を容易にするために、制御回路１０８および１１０を用いる。一般に、これらの回路１０８、１１０は、選択された導体に電圧を印加するか、または選択された導体に電流を流すために用いられる複数のスイッチ、たとえばトランジスタを含む。図３は、図１および図２に関連して上述したタイプの磁気メモリデバイスのための切換え構成３００を示す。図３に示されるように、メモリセルは、列導体３０４および行導体３０６に電気的に結合される抵抗３０２として表される。各導体３０４、３０６の両端には、読出しおよび書込み中に種々のメモリセル３０２を選択するために用いられる読出し／書込みトランジスタ３０８が存在する。
【０００８】
メモリセル３０２にデータを書き込むために、ある特定のメモリセルに関連する列導体３０４および行導体３０６に電流が供給される。たとえば、図３に示される左上のメモリセル３０２に書込みを行いたい場合には、最も左側にある列導体３０４と最も上側にある行導体３０６とに同時に電流が供給される。一例として、各導体の一方の端部に書込み電圧ＶＷＲを与え、トランジスタ３０８を介して各導体の他方の端部をグランドに接続することにより、導体に容易に電流を流すことができる。導体３０４および３０６に流れる電流により生成される磁界によって、メモリセル３０２の自由層（たとえば、図２の層２００）の向きが変化し、それによりセルの状態が変更される。
【０００９】
一例の読出し方式では、選択されない各メモリセル３０２に関連する導体３０４、３０６に基準電圧ＶＡが与えられ、同時に、選択されたメモリセル３０２に関連する導体の一方がグランドに接続され、他方には、基準電圧ＶＡに類似した大きさを有する読出し電圧ＶＡ’が与えられる。この構成を用いる場合、選択されたメモリセル３０２に電流が流れ、その際、そのセルの抵抗を求めることができ、それによりそのセルによって格納された論理値を判定することができる。
【００１０】
上述の説明から理解されるように、既知の磁気メモリデバイスにおいてメモリセルを選択するために、多数のトランジスタが必要とされる。具体的には、そのデバイスの各列および行導体当たり２つのトランジスタが必要とされる。言い換えると、磁気メモリデバイスの所与の層内におけるｎ個の導体当たり２ｎ個のトランジスタが必要とされる。既知の磁気メモリデバイス内の導体がメモリセルに電気的に結合されるという理由から、メモリセルの絶縁破壊を避けるために、書込み中に導体に印加される電圧は比較的低く保たなければならない。たとえば、任意のメモリセルの両端の電圧は、約１Ｖを超えることはできない。メモリセルの両端の電圧を制限するために、トランジスタは比較的大きく、たとえば、読出しのためだけにトランジスタが用いられる場合に必要とされるものよりも１００倍大きくしなければならない。したがって、既知の磁気メモリデバイスは、多数の比較的大きなトランジスタを必要とする。これらのトランジスタを設けることにより、磁気メモリデバイスを製作するのに必要な半導体材料（たとえばシリコン）の量、すなわち面積が増加し、それゆえ製造コストが著しく上昇する。
【００１１】
【発明が解決しようとする課題】
上述のことから理解されるように、少ない面積しか必要とせず、それにより磁気メモリデバイスによって必要とされる面積を低減する制御回路を含む磁気メモリデバイスが必要とされている。
【００１２】
【課題を解決するための手段】
本発明は磁気メモリデバイスに関する。一実施形態では、その磁気メモリデバイスは、複数のメモリセルと、メモリセルに隣接するが、メモリセルから電気的に分離された複数の書込み導体とを含み、書込み導体のうちの少なくとも２つは１つの共有スイッチに接続され、書込み導体は、電流が流れるための経路を提供し、それによりメモリセルの状態を変化させるために用いられる磁界を生成するように構成されている。
【００１３】
本発明はさらに、磁気メモリデバイスのメモリセルにデータを書き込むための方法に関する。一実施形態では、その方法は、第１のトランジスタを用いて磁気メモリデバイスの書込み導体の第１の端部に書込み電圧を与えるステップであって、書込み導体がメモリセルから電気的に分離されている、ステップと、磁気メモリデバイスの少なくとも１つの他の書込み導体に接続される第２のトランジスタを用いて、書込み導体の第２の端部をグランドに接続し、第１の電流経路および第１の磁界を形成するステップと、同様にグランドに接続された別個の導体に書込み電圧を与え、第２の電流経路および第２の磁界を形成するステップとを含み、第１および第２の磁界が合わさってメモリセルの状態を変化させる。
【００１４】
【発明の実施の形態】
本発明は添付図面を参照することによりさらに深く理解することができる。図面内の構成要素は、必ずしも一定の縮尺で描かれているわけではなく、代わりに本発明の原理を明瞭に示すことに重点が置かれている。
【００１５】
上述のように、既知の交点アレイ磁気メモリデバイスは通常、メモリセルアレイにおいて用いられる各導体の各端部に配置された比較的大きなトランジスタを含む。特に、ｎ個の各列および行導体当たり一般に２ｎ個のトランジスタが設けられる。これらのトランジスタは比較的大きな面積を必要とし、したがって過度にデバイスのサイズを大きくし、コストを上昇させる。
【００１６】
本明細書では、面積を低減した磁気メモリデバイスが開示され、その磁気メモリデバイスでは、１つまたは複数の付加的な電気的に分離された書込み導体層が設けられる。１つのまたは複数のこのような層を設ける場合、導体のうちの１つまたは複数の層を専用の読出し（すなわちビット）導体として用いて、１つまたは複数の読出し層内のスイッチ（たとえばトランジスタ）の数を、ｎ個の導体当たりｎ個のスイッチまで減少させることができる。さらに、ビット導体は読出しのためにのみ用いられるので、残りのスイッチのサイズを著しく（たとえば１００分の１以下に）減少させることができる。
【００１７】
さらに、１つまたは複数の書込み導体層が磁気メモリデバイスのメモリセルに電気的に結合されないという理由から、より高い電圧を用いることもでき、それゆえ１つまたは複数の書込み導体層を切り替えるために、より小型のスイッチを用いることができる。さらに、２つまたはそれより多い書込み導体を１つの共有書込みスイッチを用いて１つの端部において互いに結合することができ、それにより書込み導体のためのスイッチの数をｎ個の書込み導体当たり（ｎ＋１）個のスイッチに減少させることができる。１つまたは複数の書込み導体層を含むことにより、磁気メモリデバイスのコストに増分的に加算されることになるが、スイッチのサイズを減少させることにより得られるコスト削減は、この追加のコストを補って余りある。
【００１８】
ここで、類似の参照番号が幾つかの図面を通して対応する部品を示している図面を参照すると、図４および図５は、たとえば磁気ランダムアクセスメモリ（ＭＲＡＭ）デバイスを含むことができる磁気メモリデバイス４００を示す。メモリデバイス４００は通常、メモリセル４０２のアレイを含む半導体デバイスとして形成される。図４には限られた数のメモリセル４０２しか示されないが、デバイスの説明を簡単にするために、デバイス４００のメモリセルの描写として数個のセルのみが示されることは理解されたい。
【００１９】
メモリセル４０２に加えて、磁気メモリデバイス４００は、複数の列および行導体４０４および４０６を含む。以下にさらに詳細に説明されるように、列導体４０４は読出しのためにのみ用いられ、それゆえ「ビット」線と呼ばれる場合がある。図４に示されるように、アレイの各メモリセル４０２は、導体の１つの交点において、関連する列導体４０４および行導体４０６に電気的に結合される。図５に示されるように、各メモリセル４０２は、たとえば、第１および第２の磁性層４０８および４１０を含み、そのうちの一方は固定された磁性層であり、他方は自由な磁性層である。一例として、上側磁性層４０８は自由な磁性層を含むことができ、下側磁性層４１０は固定された磁性層を含むことができる。２つの磁性層４０８、４１０は、トンネル障壁として機能する薄い絶縁層４１２によって分離される。この構成を用いる場合、メモリセル４０２は、磁気トンネル接合（ＭＴＪ）として動作する。本明細書においてＭＴＪ構成が図示および説明されるが、他の構成も実現可能であることは当業者には理解されるであろう。たとえば、メモリセルは、所望に応じて、巨大磁気抵抗（ＧＭＲ）素子を含むことができる。
【００２０】
磁気メモリデバイス４００にはさらに、図に示されるように、列導体４０４に平行に延在するが、列導体４０４から分離された書込み導体４１４の層が含まれる。一般に、書込み導体４１４は、図５に示されるように、薄い絶縁層４１６によって列導体４０４から分離される。以下にさらに詳細に説明されるように、書込み導体４１４は書込み中にのみ用いられる。
【００２１】
図６は、図４に示された磁気メモリデバイス４００のための切換え構成６００を示す。図６では、抵抗６０２によって、４つのメモリセルが概略的に表される。図４のメモリセル４０２と同様に、これらのセル６０２は、磁気メモリデバイス４００が含む多数のセルの代表的なものにすぎないことは理解されよう。メモリセル６０２はそれぞれ、列導体４０４および行導体４０６に電気的に結合されるが、各書込み導体４１４から電気的に分離される。
【００２２】
図６にさらに示されるように、各行導体４０６には、既知の磁気メモリデバイスの場合のように、その各端部に読出し／書込みスイッチ、たとえばトランジスタ６０４が設けられ、それらの導体がメモリセル６０２に対する書込みおよび読出しの両方のために使用され得るようにする。これらのトランジスタ６０４、および以下に説明される他のトランジスタは制御回路（特定せず）の一部を含み、その制御回路によって、導体の切換えを行うことができる。本明細書では「トランジスタ」が明記されているが、当業者であれば、実質的に切換えを行うことができる任意のスイッチまたは他の構成要素を用いることができることは理解されよう。
【００２３】
各行導体４０６当たり２つのトランジスタ６０４が設けられるが、列導体４０４（すなわちビット線）は読出しのためにのみ用いられるという理由から、各列導体４０４についてはただ１つの読出しトランジスタ６０６しか必要とされない。この構成を用いる場合、ｎ個の列導体４０４当たりｎ個の読出しトランジスタ６０６が存在する。トランジスタの数を削減することに加えて、読出しトランジスタ６０６は、読出し／書込みトランジスタ６０４よりも著しく、たとえば１００分の１だけ小さくなり、それゆえ必要とされる面積が非常に小さくなる。
【００２４】
各書込み導体４１４には、一端において、書込み中に導体を選択するか、または選択しないために用いられる書込みトランジスタ６０８が設けられる。書込み導体４１４がメモリセル６０２から絶縁されるという理由から、書込み中にメモリセル６０２に絶縁破壊が生じる危険性はない。したがって、書込み導体４１４に沿って与えられる電圧は、既知の磁気メモリデバイスにおいて書込みのために一般に使用される電圧よりも大きくすることができる。たとえば、書込み動作中に書込み線４１４に対して約１．０Ｖ〜５．０Ｖの電圧を供給することができる。この電圧の増加によって、書込みトランジスタ６０８のサイズを著しく小さくできるとともに、書込み導体４１４の長さを増すことが可能になる。一例として、書込みトランジスタ６０８は、読出しトランジスタ６０６のサイズの約８０倍に（読出し／書込みトランジスタ６０４の場合の１００倍と比較して）することができる。
【００２５】
上述のトランジスタの数およびサイズの減少は、磁気メモリデバイス４００のサイズ、それゆえコストの著しい減少につながる。一端において各書込み導体４１４を１つの書込み共有トランジスタ６１０に接続することにより、さらに空間を節約することができる。この構成は、書込み導体４１４が、メモリセル６０２の自由磁性層の向きを変化させる電界を生成する電流のための経路としてのみ用いられることから実現可能である。したがって、たとえば、トランジスタ６０８を用いて、書込み電圧ＶＷＲを書込み導体４１４に与えることができ、書込み共有トランジスタ６１０を用いて、その導体と他の書込み導体とをグランドに結合し、電流が流れることができる経路を設けることができる。図７は、磁気メモリデバイスから切り離した、この構成の一例を示す。この例に示されるように、種々の導体４１４は櫛形構成に配列されることができ、各導体は、第１の書込み電圧源７００に結合された第１の端部に独自のトランジスタ６０８を含む。さらに、各導体（たとえば、千個またはそれ以上）は、第２の端部において１つの書込み共有トランジスタ６１０に結合されることができ、そのトランジスタ６１０はさらに、第２の書込み電圧源７０２に接続される。メモリセルに両方の状態を書き込むことできるようにするために（すなわち、導体４１４に沿って両方向に電流が流れるようにするために）２つの電圧源が用いられることは当業者には理解されよう。図７の構成を用いる場合、書込み導体４１４当たりのトランジスタの数は、ｎ個の書込み導体当たり（ｎ＋１）個まで削減することができ、それにより磁気メモリデバイスのサイズおよびコストをさらに削減することができる。
【００２６】
図６に戻って参照すると、メモリセル６０２にデータを書き込むために、ある特定のメモリセル６０２に関連した書込み導体４１４および行導体４０６に電流が与えられる。たとえば、図６に示される左上のメモリセル６０２に書込みを行いたい場合には、最も左側の書込み導体４１４と最も上側の行導体４０６とに同時に電流が供給される。導体４１４および４０６に電流が流れることにより生成される磁界によって、メモリセル６０２の自由層（たとえば、図５の層４０８）の向きが反転し、それゆえセルの状態が変化する。
【００２７】
メモリセル６０２は、種々の方法において読み出され得る。一例では、選択されない各メモリセル６０２に関連した読出し導体４０４および行導体４０６に基準電圧ＶＡが与えられ、同時に、選択されたメモリセルに関連した読出し導体のうちの１つがグランドに接続され、他の関連した導体に、基準電圧ＶＡに類似した大きさを有する読出し電圧ＶＡ’が与えられる。この切換えによって、選択されたメモリセル６０２に電流が流れるようになり、抵抗およびそのセルによって格納された論理値を判定できるようになる。一例として、この抵抗はトランスインピーダンス増幅器（図示せず）を用いて求めることができる。
【００２８】
図８および図９は、第２の磁気メモリデバイス８００を示す。特に、図８はメモリセル８０２のアレイを示しており、一方、図９は１つのメモリセルと、その関連する導体とを詳細に示す。図４に示される実施形態の場合のように、図８には限られた数のメモリセルしか示されないが、デバイスの説明を簡単にするために、デバイス８００の多数のメモリセルの代表的な数個のセルのみが示されることは理解されたい。
【００２９】
磁気メモリデバイス４００の場合のように、磁気メモリデバイス８００は、複数の列および行導体８０４および８０６を含む。しかしながら、磁気メモリデバイス８００では、列導体８０４および行導体８０６の両方が読出しのためにのみ用いられる。図９に示されるように、各メモリセル８０２は、たとえば、第１および第２の磁性層８０８および８１０を含み、その一方は固定されており、他方は自由であり、それらの層は薄い絶縁層８１２によって分離されている。
【００３０】
磁気メモリデバイス８００は、デバイス４００と同様に、書込み導体８１４の層を含み、図９に示されるように、それは薄い絶縁層８１６によって列導体８０４から分離される。しかしながら、磁気メモリデバイス４００とは異なり、磁気メモリデバイス８００は、書込み導体８１８の第２の層を含み、図面に示されるように、それは行導体８０６と平行に延在し、かつ行導体８０６から分離される。一例として、この分離は、図９に示されるように、薄い絶縁層８２０によって提供され得る。大部分の実施形態、特に磁性層８０８が自由磁性層である実施形態では、行導体８０６および絶縁層８２０の厚みは、書込み中に書込み導体８１８によって生成される磁界を含む磁界が、発生源からの距離の二乗で減少するという理由から、非常に薄く保たれる。
【００３１】
図１０は、磁気メモリデバイス８００のための切換え構成１０００を示す。この図面では、抵抗１００２によって４つのメモリセルが概略的に表される。これらの各メモリセル１００２は、読出しのためだけに用いられる列導体８０４および行導体８０６に電気的に結合される。これらの導体８０４、８０６はそれぞれ「ビット」線および「ワード」線と呼ばれる場合がある。図１０に示されるように、書込み線８１４および８１８は、メモリセル１００２から電気的に分離される。
【００３２】
図４〜図６に関連して説明された先の実施形態の場合のように、各列導体（すなわちビット線）８０４は、１つの読出しトランジスタ１００４しか必要とせず、そのためｎ個の列導体当たりｎ個の読出しトランジスタ１００４が存在し、各書込み導体８１４には、一端においてその独自の書込みトランジスタ１００６が設けられ、他端において１つの書込み共有トランジスタ１００８に結合され、ｎ個の書込み導体当たり（ｎ＋１）個の書込みトランジスタが存在する。しかしながら、それに加えて、書込み導体８１８を設けることに起因して、各行導体（すなわちワード線）８０６は同様に、１つの読出しトランジスタ１００４しか必要とせず、そのためｎ個の行導体当たりｎ個の読出しトランジスタ１００４が存在し、各書込み導体８１８には一端においてその独自の書込みトランジスタ１００６が設けられ、他端において１つの書込み共有トランジスタ１０１０に結合されて、行方向に沿ってｎ個の書込み導体当たり（ｎ＋１）個の書込みトランジスタが存在する。
【００３３】
読出しおよび書込みは、上述の磁気メモリデバイス４００の場合と同様にして達成され得る。しかしながら、図８〜図１０のデバイス８００の場合、書込みは絶縁された書込み導体８１４および８１８を用いて達成されることができ、それらの導体はメモリセルの状態を変化させるために必要とされる磁界を協働して生成し、また全ての読出しは読出し導体８０４および８０６を用いて達成される。
【００３４】
上述の説明から明らかなように、図８〜図１０に示された構成の場合には、さらに大きな空間の節減、それゆえコストの節減を達成することができる。さらに別の導体層を追加するためにコストが加算されるが、制御回路の構成要素を削減することによりもたらされる節減は、余分な導体層を設けることに関連するコストをはるかに上回る。さらに、図８〜図１０に示される構成によって、電流拡張効果が回避され、その場合、各書込み導体８１４、８１８がメモリセルから電気的に分離されることから、書込み中に選択されないメモリセルで電流が共有される。
【００３５】
例示のための先の説明および図面において、本発明の特定の実施形態が詳細に説明されてきたが、特許請求の範囲に記載されるような本発明の範囲から逸脱することなく、その変形および修正を実施できることは当業者であれば理解されよう。
【００３６】
【発明の効果】
本発明により、少ない面積しか必要とせず、それにより磁気メモリデバイスによって必要とされる面積を低減する制御回路を含む磁気メモリデバイスを実現することが可能になる。
【図面の簡単な説明】
【図１】既知の磁気メモリデバイスの略平面図である。
【図２】図１の磁気メモリデバイスのメモリセルの側面図である。
【図３】図１の磁気メモリデバイスのための切換え構成を示す電気的接続図である。
【図４】第１の磁気メモリデバイスの概略的な斜視図である。
【図５】図４の磁気メモリデバイスのメモリセルの側面図である。
【図６】図４に示される磁気メモリデバイスの切換え構成を示す電気的接続図である。
【図７】図６の切換え構成において用いられる櫛形導体構成の電気的接続図である。
【図８】第２の磁気メモリデバイスの概略的な斜視図である。
【図９】図８の磁気メモリデバイスのメモリセルの側面図である。
【図１０】図８に示される磁気メモリデバイスの切換え構成を示す電気的接続図である。
【符号の説明】
４００、８００　磁気メモリデバイス
４０２、６０２、８０２、１００２　メモリセル
４０４、８０４　列導体
４０６、８０６　行導体
４０８、４１０、８０８、８１０　磁性層
４１４、８１４、８１８　書込み導体
４１２、４１６、８１２、８１６、８２０　絶縁層
６１０、１００８、１０１０　書込み共有トランジスタ
１００４　読出しトランジスタ
１００６　書込みトランジスタ
【図１】
2004005965.tif 000003
【図２】
2004005965.tif 000004
【図３】
2004005965.tif 000005
【図４】
2004005965.tif 000006
【図５】
2004005965.tif 000007
【図６】
2004005965.tif 000008
【図７】
2004005965.tif 000009
【図８】
2004005965.tif 000010
【図９】
2004005965.tif 000011
【図１０】
2004005965.tif 000012