(57)【要約】【課題】消費電力の増大なくして所期の機能を発揮する低電圧レベルシフターを提供する。【解決手段】電圧レベル切換え装置は相補的な第１と第２のクロック信号を受信する、ものであって、第１のクロック信号に反応して第１の前段シフターが第３のクロック信号を発生し、第１のクロック信号の高レベルが第３のクロック信号の高レベルより低いものであり、第２のクロック信号に反応して第２の前段シフターが第４のクロック信号を発生し、第２のクロック信号の高レベルが第４のクロック信号の高レベルよりも低いものであり、第１と第２の前段シフターに電気的に接続された後段レベルシフターが第２と第４のクロック信号を受信して第２および第４のクロック信号の変化に応じて第２および第４のクロック信号のいずれかよりも高レベルの信号を出力する。【選択図】　図１
2004104683.tif 000002
【特許請求の範囲】
【請求項１】
相補的な第１と第２のクロック信号を受信する電圧レベル切換え装置であって、第１のクロック信号に反応して第１の前段シフターが第３のクロック信号を発生し、第１のクロック信号の高レベルが第３のクロック信号の高レベルより低いものであり、第２のクロック信号に反応して第２の前段シフターが第４のクロック信号を発生し、第２のクロック信号の高レベルが第４のクロック信号の高レベルよりも低いものであり、第１と第２の前段シフターに電気的に接続された後段レベルシフターが第２と第４のクロック信号を受信して第２および第４のクロック信号の変化に応じて第２および第４のクロック信号のいずれかよりも高レベルの信号を出力することを特徴とする電圧レベル切換え装置。
【請求項２】
第１の前段シフターが分圧器を有しており、該分圧器が電源と第１のクロック信号との間に接続されて、第３のクロック信号を発生することを特徴とする請求項１に記載の装置。
【請求項３】
分圧器が直列相互接続された複数の抵抗素子を有していることを特徴とする請求項２に記載の装置。
【請求項４】
各抵抗素子がアースされたゲート電極を具えたＰ型薄膜トランジスターを有していることを特徴とする請求項３に記載の装置。
【請求項５】
各抵抗素子が相互接続ゲートとソース電極を具えたＰ型薄膜トランジスターを有していることを特徴とする請求項３に記載の装置。
【請求項６】
第２の前段シフターが分圧器を有しており、該分圧器が電源と第２のクロック信号の間に接続されて、第４のクロック信号を発生することを特徴とする請求項１に記載の装置。
【請求項７】
分圧器が直列相互接続された複数の抵抗素子を有していることを特徴とする請求項６に記載の装置。
【請求項８】
各抵抗素子がアースされたゲート電極を具えたＰ型薄膜トランジスターを有していることを特徴とする請求項７に記載の装置。
【請求項９】
各抵抗素子が相互接続されたゲートとソース電極を具えたＰ型薄膜トランジスターを有していることを特徴とする請求項７に記載の装置。
【請求項１０】
後段レベルシフターが電源に電気的に接続されてかつ２個のＰ型薄膜トランジスターを具えた電流ミラー構造と、電流ミラー構造と第１および第２の前段シフターに電気的に接続されてかつ２個のＮ型薄膜トランジスターを具えた差動ペア回路とを有していることを特徴とする請求項１に記載の装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は電圧レベル切換え装置に関するものであり、特に薄膜トランジスターで形成された低電圧レベル切換え装置に関するものである。
【０００２】
【従来技術】
コンピューターの日毎の普及に伴い、その使用量も大幅に増加してほとんどの家庭と事業所に必要な情報設備となり、人々がコンピューターに頼らざるを得ない情況にまでなって来た。それ故にコンピューターの品質に対する要求もより厳しくなってきている。つまりコンピューターの操作速度と効果以外に、ディスプレーもまた充分に重要視している設備のひとつとなっている。
【０００３】
従来の陰極管モニターは本体の体積が大きい上に、使用時に人体に有害な光線を放射するので逐次淘汰され、これに取って代わって現れたのが技術が日増しに進化している液晶ディスプレー（ＬＣＤ）である。その中で特に性能の比較的良いものとして薄膜トランジスター液晶ディスプレー（ＴＦＴＬＣＤ）がある。
【０００４】
一般的には薄膜トランジスター液晶ディスプレーが表示動作を行う際には、必ず駆動回路で薄膜トランジスターアレイについてスキャンの動作を行い、これによって表示データを順序よく薄膜トランジスターアレイ内の各表示セルに記憶する。このような駆動回路ではレベルシフターを用いて、低電圧レベルのクロック信号を高電圧レベルのクロック信号に変えている。このようにすれば、高電圧レベルのクロック信号が始めて充分に速くかつ完全にアレイ中の薄膜トランジスターを開くことができ、これによって表示データを示す電圧信号を充分に速くかつ完全にスクリーン中の表示セルに送り込むことができる。
【０００５】
図１は、薄膜トランジスターからなる従来公知のレベルシフターが、製造過程の発展に伴い、薄膜トランジスターアレイと一緒にディスプレーのスクリーン上に構成できることを示している。
【０００６】
Ｐ型薄膜トランジスター１１５の電源極とＰ型薄膜トランジスター１２０の電源極を電源（Ｖｄｄ）に接続され、Ｐ型薄膜トランジスター１１５のゲート電極をＰ型薄膜トランジスター１２０のゲート電極に接続され、かつＰ型薄膜トランジスター１１５のゲート電極に接続すると、Ｐ型薄膜トランジスター１１５とＰ型薄膜トランジスター１２０は電流ミラー構造１４５を形成する。電源（Ｖｄｄ）は１２ボルトである。
【０００７】
Ｐ型薄膜トランジスター１１５のゲート電極とＰ型薄膜トランジスター１２０のゲート電極は再びそれぞれＮ型薄膜トランジスター１０５のゲート電極とＮ型薄膜トランジスター１１０のゲート電極に接続され、Ｎ型薄膜トランジスター１０５の電源極とＮ型薄膜トランジスター１１０の電源極は、アースに接続される。Ｎ型薄膜トランジスター１０５のゲート電極とＮ型薄膜トランジスター１１０のゲート電極はそれぞれ第１のクロック源１２５と第２のクロック源１３０に接続され、第１のクロック源１２５と第２のクロック源１３０は相補的関係にある。
【０００８】
この相補関係にあるため、Ｎ型薄膜トランジスター１０５とＮ型薄膜トランジスター１１０とが差動ペア（Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｐａｉｒ）回路１５０を形成する。Ｎ型薄膜トランジスター１１０のゲート電極はすなわち回路の出力端となる。
【０００９】
第１のクロック源１２５が高電圧レベル、すなわち論理値１で、第２のクロック源１３０が低電圧レベル、すなわち論理値が０とする。すると差動ペア回路１５０中においてＮ型薄膜トランジスター１０５が開いた際、Ｎ型薄膜トランジスター１１０が閉まり、この時出力端の電圧は電源に近づく。
【００１０】
これと逆に、第１のクロック源１２５が低電圧レベルの時、すなわち論理値が０で、第２のクロック源１３０は高電圧レベル時で、すなわちその論理値が１だと、Ｎ型薄膜トランジスター１０５が閉じた際には、Ｎ型薄膜トランジスター１１０が開き、この時、出力端の電圧はアースの電圧に近づく。
【００１１】
第１のクロック源１２５と第２のクロック源１３０の高低電圧が絶え間なく移り変ると、出力端１４０の電圧も絶え間なく移り変り、また出力端の信号は電源（１２Ｖ）とアース電圧（０Ｖ）間の作用によってクロック信号となる。換言すると、電圧レベルシフターは、比較的低い電圧レベルのクロック信号を比較的高い電圧レベルのクロック信号に変える回路、であるということである。
【００１２】
ただし図１に示す回路中、絶え間なく差動ペア回路１５０中のＮ型薄膜トランジスター１０５とＮ型薄膜トランジスター１１０とが開閉するので、第１のクロック源１２５と第２のクロック源１３０の電圧レベルをＮ型薄膜トランジスター１０５とＮ型薄膜トランジスター１１０のしきい値電圧より大きいかまたは等しいレベルにする必要がある。これによって、第１のクロック源１２５と第２のクロック源１３０が入力された時、Ｎ型薄膜トランジスター１０５とＮ型薄膜トランジスター１１０を有効に開くことができる。
【００１３】
しかし現在の薄膜トランジスターの製造過程の技術的制約により、薄膜トランジスターのしきい値電圧は高い方に片寄る現象があり、この故に第１のクロック源１２５と第２のクロック源１３０の電圧が高レベル寄りに操作する必要性にはばまれて、Ｎ型薄膜トランジスターのしきい値電圧は約３ボルト前後である。従って、第１のクロック源１２５と第２のクロック源１３０を操作する時の高電圧レベルは、３ボルトより大きくする必要がある。そうでなければ、Ｎ型薄膜トランジスター１０５とＮ型薄膜トランジスター１１０とを正確に開くことができない。
【００１４】
【発明が解決しようとする課題】
このようにすると、第１のクロック源１２５と第２のクロック源１３０の電圧レベルが少なくとも３ボルトに達する必要がある。その故に、クロック信号の特殊応用集積回路（ＡＳＩＣ）の電力消費を増大することになる。
【００１５】
かかる従来技術の現状に鑑みて、この発明の目的は消費電力の増大なくして所期の機能を発揮する低電圧レベルシフターを提供することにある。
【００１６】
【課題を解決するための手段】
このためこの発明の電圧レベル切換え装置は相補的な第１と第２のクロック信号を受信する、ものであって、第１のクロック信号に反応して第１の前段シフターが第３のクロック信号を発生し、第１のクロック信号の高レベルが第３のクロック信号の高レベルより低いものであり、第２のクロック信号に反応して第２の前段シフターが第４のクロック信号を発生し、第２のクロック信号の高レベルが第４のクロック信号の高レベルよりも低いものであり、第１と第２の前段シフターに電気的に接続された後段レベルシフターが第２と第４のクロック信号を受信して第２および第４のクロック信号の変化に応じて第２および第４のクロック信号のいずれかよりも高レベルの信号を出力することを要旨とするものである。
【００１７】
一実施例にあっては、第１の前段シフターは電源と第１のクロック信号間の分圧回路に接続されており、分圧回路は第３クロック信号を発生する。
【００１８】
他の実施例にあっては、分圧回路は直列に接続された複数個の抵抗素子からなるものである。
【００１９】
他の実施例にあっては、抵抗素子がゲート電極がアースされたＰ型薄膜トランジスターである。
【００２０】
他の実施例にあっては、抵抗素子がゲート電極とゲート電極接続のＰ型薄膜トランジスターである。
【００２１】
他の実施例にあっては、第２の前段シフターが電源と第２のクロック信号間の分圧器に接続されており、分圧回路は第４のクロック信号を発生する。
【００２２】
他の実施例にあっては、分圧回路が直列に接続された複数個の抵抗素子からなる。
【００２３】
他の実施例にあっては、抵抗素子がゲート電極がアースに接続されたＰ型薄膜トランジスターである。
【００２４】
他の実施例にあっては、後段レベルシフターが電源に接続され、２個のＰ型薄膜トランジスターからなる電流ミラー構造であり、電流ミラー構造と後段レベルシフターに電気的に接続され、それが２個のＮ型薄膜トランジスターによって構成される差動ペア回路である。
【００２５】
【実施例】
製造技術がまだしきい値電圧を低い入力駆動電圧にまで下げて応用することのできない今日、電圧が高く偏っている現象の故に入力クロック信号が動作中に無駄なエネルギー消費が生ずる。
【００２６】
図２はこの発明の薄膜トランジスターで構成された低電圧レベルシフターの実施例を示す。Ｐ型薄膜トランジスター２１５の電源極とＰ型薄膜トランジスター２２０の電源極は高電源（Ｖｄｄ）に接続され、Ｐ型薄膜トランジスター２１５のゲート電極はＰ型薄膜トランジスター２２０のゲート電極に接続され、かつＰ型薄膜トランジスター２１５のゲート電極に接続されている。Ｐ型薄膜トランジスター２１５とＰ型薄膜トランジスター２２０とが電流ミラー２６０を形成する。
【００２７】
Ｐ型薄膜トランジスター２１５のゲート電極とＰ型薄膜トランジスター２２０のゲート電極はそれぞれＮ型薄膜トランジスター２０５のゲート電極とＮ型薄膜トランジスター２１０のゲート電極に接続されている。Ｎ型薄膜トランジスター２０５の電源極とＮ型薄膜トランジスター２１０の電源極はアースに接続され、これによってＮ型薄膜トランジスター２０５とＮ型薄膜トランジスター２１０とが差動ペア（Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｐａｉｒ）回路２６５を形成する。
【００２８】
従来技術の欠点を解決するため、この発明は特に２個の前段シフター２７０、２７５を用いている。それらはそれぞれ差動ペア回路２６５中のＮ型薄膜トランジスター２０５とＮ型薄膜トランジスター２１０のゲート電極に接続される。第１の前段シフター２７０中のＰ型薄膜トランジスター２４０のゲート電極は高電源（Ｖｄｄ）に接続され、Ｐ型薄膜トランジスター２４０のゲート電極はアースに接続される。Ｐ型薄膜トランジスター２４０のゲート電極はＰ型薄膜トランジスター２５０の電源極と接続され、かつＮ型薄膜トランジスター２０５のゲート電極に接続され、Ｐ型薄膜トランジスター２５０のゲート電極とゲート電極とは互いに接続される。このようにすれば、Ｐ型薄膜トランジスター２４０と薄膜トランジスター２５０とが第１の前段シフター２７０を形成する。
【００２９】
同様にＰ型薄膜トランジスター２４５のゲート電極は高電源（Ｖｄｄ）に接続され、Ｐ型薄膜トランジスター２４５のゲート電極は、アースに接続され、Ｐ型薄膜トランジスター２４５のゲート電極はＰ型薄膜トランジスター２５５の電源極と接続され、かつＮ型薄膜トランジスター２１０のゲート電極に接続される。Ｐ型薄膜トランジスター２５５のゲート電極とゲート電極とは互いに接続される。このようにすれば、Ｐ型薄膜トランジスター２４５と薄膜トランジスター２５５は第２の前段シフター２７５を形成する。
【００３０】
前段シフター２７０と第２の前段シフター２７５中のＰ型薄膜トランジスター２４０とＰ型薄膜トランジスター２４５は、それらのゲート電極がアースと接続されているので開いた状態と見なし、その当量電気抵抗値Ｒ１を持つものとなる。同様にＰ型薄膜トランジスター２５０と２５５は、それらのゲート電極とゲート電極が接続されているので、ダイオード接続された主動式負荷と見なすことができ、かつ入力電圧に応じてその電気抵抗値を変えることのできる当量電気抵抗値Ｒ２を持つものとなる。
【００３１】
作動時、Ｐ型薄膜トランジスター２５０のゲート電極は第１の前段シフター２７０の入力端に相当し、第１の低電圧レベルのクロック源２２５を入力信号として用いる。Ｐ型薄膜トランジスター２５５のゲート電極は第２の前段シフター２７５の入力端に相当し、第２の低電圧レベルのクロック源２３０を入力信号として用いる。第１の低電圧レベルのクロック源２２５と第２の低電圧レベルのクロック源２３０は相補の関係にある。
【００３２】
図３にこの実施例の相関電圧の波形を示す。１００ｎｓ時、第１の低電圧レベルのクロック源２２５が特定高電圧（曲線Ｉ）の時、すなわちその論理値が１のとき、第２の低電圧レベルのクロック源２３０は特定低電圧（曲線ＩＩ）で、論理値は０になる。
【００３３】
この実施例において、特定高電圧は１ボルトで、特定低電圧は０ボルトである。第１の前段シフター２７０中のＰ型薄膜トランジスター２４０とＰ型薄膜トランジスター２５０を通して適度の分圧を行った後（１＋（１２−１）Ｒ２／（Ｒ１＋Ｒ２））、差動ペア回路２６５中のＰ型薄膜トランジスター２０５のゲート電極電圧は特定起動電圧（曲線ＩＩＩ）になる。
【００３４】
この実施例では、特定起動電圧は４．２ボルトで、遥かにＰ型薄膜トランジスターの特定しきい値電圧（３ボルト）を超えている。このためＰ型薄膜トランジスター２０５は完全起動となる。第２の前段シフター２７５中のＰ型薄膜トランジスター２４５とＰ型薄膜トランジスター２５５を通して適度の分圧を行った後（（１２−０）Ｒ２／（Ｒ１＋Ｒ２））、差動ペア回路２６５中のＰ型薄膜トランジスター２１０のゲート電極電圧は特定閉じ電圧（曲線ＩＶ）になる。
【００３５】
この実施例では、特定起動電圧は３．２ボルトで、ちょうど薄膜トランジスターの特定しきい値電圧より若干高く、このためＰ型薄膜トランジスター２１０は少々開く状態となる。このようになれば出力端の電圧は電源の電圧（約１１．６ボルト）に近づく。
【００３６】
これとは逆に、２００ｎｓ時、第１の低電圧レベルのクロック源２２５が特定低電圧の時、すなわちその論理値“０”の時、第２の低電圧レベルのクロック源２３０は、特定高電圧（すなわち論理値１）になる。第１の前段シフター２７０中のＰ型薄膜トランジスター２４０とＰ型薄膜トランジスター２５０を通じて適度の分圧を行った後、差動ペア回路２６５中のＰ型薄膜トランジスター２０５のゲート電極電圧は特定閉じ電圧となる。つまりちょうど薄膜トランジスターの特定しきい値電圧より少々高い電圧になり、このためＰ型薄膜トランジスター２０５は少々開く状態となる。
【００３７】
第２の前段シフター２７５中のＰ型薄膜トランジスター２４５とＰ型薄膜トランジスター２５５を通じて適度の分圧を行った後、差動ペア回路２６５中のＰ型薄膜トランジスター２１０のゲート電極電圧は特定発動電圧になり、遥かに薄膜トランジスターの特定しきい値電圧を超える。このため薄膜トランジスター２１０は完全に開く状態となり、出力端の電圧はアース（約０ボルト）に近づく。
【００３８】
適切に分圧値を上記の特定起動電圧値と特定閉じ電圧値に調整できるようにするため、Ｐ型薄膜トランジスター２４０とＰ型薄膜トランジスター２５０およびＰ型薄膜トランジスター２４５とＰ型薄膜トランジスター２５５間の通路幅の比を用いて達成させることができる。
【００３９】
なお第１の低電圧レベルのクロック源２２５と第２の低電圧レベルのクロック源２３０とが０ボルトと１ボルトの間に絶え間なく移り変わる場合、出力端もまた０ボルトと１２ボルトに近い間で絶え間なく移り変る。
【００４０】
【発明の効果】
この実施例で構成された電圧レベルシフターを薄膜トランジスターの液晶ディスプレーのスクリーン上に完全に整合させることができる。従来知られている３ボルトより高い電圧のクロック信号の代りに１ボルトの低電圧レベルのクロック信号を用いることができ、出力の電圧値を大いに下げ、これによって回路の作業時の電圧値を有効に下げることができる。それ故クロック信号の特殊応用の集積回路（ＡＳＩＣ）の電力消費も低減される。
【図面の簡単な説明】
【図１】従来公知の薄膜トランジスターで構成されたレベルシフターの回路図である。
【図２】この発明の一実施例中の薄膜トランジスターで構成された低電圧レベルシフターの回路図である。
【図３】この発明実施例の相関電圧波形のグラフである。
【符号の説明】
１０５：Ｎ型薄膜トランジスター
１１０：Ｎ型薄膜トランジスター
１１５：Ｐ型薄膜トランジスター
１２０：Ｐ型薄膜トランジスター
１２５：第１のクロック源
１３０：第２のクロック源
１４５：電流ミラー
１５０：差動ペア回路
２０５：Ｎ型薄膜トランジスター
２１０：Ｎ型薄膜トランジスター
２１５：Ｐ型薄膜トランジスター
２２０：Ｐ型薄膜トランジスター
２２５：第１の低電圧レベルのクロック源
２３０：第２の低電圧レベルのクロック源
２４０：Ｐ型薄膜トランジスター
２４５：Ｐ型薄膜トランジスター
２５０：Ｐ型薄膜トランジスター
２５５：Ｐ型薄膜トランジスター
２６０：電流ミラー
２６５：差動ペア回路
２７０：第１の前段シフター
２７５：第２の前段シフター
【図１】
2004104683.tif 000003
【図２】
2004104683.tif 000004
【図３】
2004104683.tif 000005