(57)【要約】【課題】電源オフ操作から電源オフまでの遅延時間を正確に定め、管理装置への電源オフ通知を確実に行う。【解決手段】ＲＩＮＨ発出回路１０１は、電源盤２００からの電源を入力して信号処理部１０２へ供給し、また、内蔵している電源用のスイッチが操作によりオンからオフにされるとＲＩＮＨ発出信号を信号処理部へ出力する。また信号処理部からの信号処理用クロックＳ１０を所定回数だけカウントした後で信号処理部への電源の供給を停止する。信号処理部は該ディジタル回線終端盤１００−１における信号処理と回線の制御を行い、また、ＲＩＮＨ発出信号を受けると電源供給の停止がされる前に、当該ディジタル回線終端装置における電源オフを管理装置（図示省略）へ通知するのに必要な処理を行う。【選択図】　　　　図１
2004104877.tif 000002
【特許請求の範囲】
【請求項１】
伝送装置における電源遮断操作がされても、前記電源遮断操作信号を契機として該伝送装置内の処理部からのクロックをカウントし、そのカウント値をデコードした結果により、前記処理部が前記電源遮断操作を管理装置に通知するための処理を行うのに必要な時間が経過すると、前記処理部への電源供給を停止することを特徴とする電源断情報通知装置。
【請求項２】
ディジタル回線終端装置における電源断情報通知装置において、ＲＩＮＨ発出回路と信号処理部とで構成され、
前記ＲＩＮＨ発出回路は、電源盤からの電源を入力して前記信号処理部へ供給し、また、内蔵している電源用のスイッチが操作によりオンからオフにされるとＲＩＮＨ発出信号を前記信号処理部へ出力するとともに、前記信号処理部からの信号処理用クロックを所定回数だけカウントした後で前記信号処理部への前記電源の供給を停止し、
前記信号処理部は該ディジタル回線終端盤における信号処理と回線の制御を行い、また、前記ＲＩＮＨ発出信号を受けると前記電源供給の停止がされる前に、当該ディジタル回線終端装置における電源オフを管理装置へ通知するのに必要な処理を行うことを特徴とする電源断情報通知装置。
【請求項３】
前記ＲＩＮＨ発出回路は、
内蔵している電源用のスイッチが操作によりオンからオフにされることを契機として前記信号処理用クロックをカウントするカウントと、該カウント値を解読して所定の値になると単発のクロックパルスを出力するデコーダとを含むタイミング生成部と、
前記電源盤からの電源供給時にプリセット、前記スイッチオン時にリセットされ、前記クロックパルスによりハイレベルをラッチするフリップフロップと、
前記電源盤からの電源と前記フリップフロップの出力との間の分圧電圧をゲート電圧として前記電源の前記信号処理部への供給を制御する電界効果トランジスタとを含むことを特徴とする請求項２に記載の電源断情報通知装置。
【請求項４】
前記ＲＩＮＨ発出回路は、
前記電源盤からの電源供給路とアースとの間に挿入されたＣＲ積分回路と、
該ＣＲ積分回路の出力を遅延させて前記フリップフロップをプリセットする第１のシュミット・トリガー・インバータと、
該第１のシュミット・トリガー・インバータの出力を遅延させる第２のシュミット・トリガー・インバータと、
該第２のシュミット・トリガー・インバータの出力と前記スイッチオン信号との否定論理積演算を行ない、その結果により前記フリップフロップをリセットするナンドゲートとを含むことを特徴とする請求項３に記載の電源断情報通知装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は伝送装置における電源断情報通知装置に関する。
【０００２】
【従来の技術】
通常、伝送装置は、電源をオフ／オンするための電源スイッチが端局側に設けられている。そして、操作により電源スイッチがオフにされたときは、電源のオフが事故等による予期しないものでないことを遠隔に配置されている管理装置へ通知する必要がある。そのため、電源がオフされた後も通信の制御を行うＣＰＵ等は、通知に必要な一定時間は正常に動作しなければならず、電源断情報通知装置にはＣＰＵ等への電力供給が継続されるような措置がとられる。
【０００３】
この種の従来の電源断情報通知装置は、外部からの操作による電源オフ信号を受信すると、モノマルチ回路を含む遅延制御手段によって予め定められた遅延時間だけ遅延させ、遅延時間を経過した後に電源を断にしている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平９−１３３７２６号公報（第２−４頁、図２）
【０００５】
【発明が解決しようとする課題】
しかし、上述した従来の電源断情報通知装置では、モノマルチ回路を使用しているが、モノマルチ回路は、公知のようにコンデンサの充放電時間を利用するので、コンデンサ容量のバラツキ等により、遅延時間を正確に定めることができない。このため、操作によって電源がオフされた後にＣＰＵが正常に動作できる時間が不定になり、場合によっては管理装置への電源オフ通知ができなくなるという問題点がある。
【０００６】
本発明の目的は、電源オフ操作から電源オフまでの遅延時間を正確に定め、管理装置への電源オフ通知が確実にできる電源断情報通知装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の電源断情報通知装置は、伝送装置における電源遮断操作がされても、電源遮断操作信号を契機として該伝送装置内の処理部からのクロックをカウントし、そのカウント値をデコードした結果により、処理部が電源遮断操作を管理装置に通知するための処理を行うのに必要な時間が経過すると、処理部への電源供給を停止することを特徴とするものである。
【０００８】
より詳しくは、本発明の電源断情報通知装置は、ディジタル回線終端装置（図１の１００−１〜１００−ｎ）における電源断情報通知装置において、ＲＩＮＨ発出回路（図１の１０１）と信号処理部（図１の１０２）とで構成され、ＲＩＮＨ発出回路は、電源盤（図１の２００）からの電源を入力して信号処理部へ供給し、また、内蔵している電源用のスイッチが操作によりオンからオフにされるとＲＩＮＨ発出信号を信号処理部へ出力するとともに、信号処理部からの信号処理用クロックを所定回数だけカウントした後で信号処理部への電源の供給を停止し、信号処理部は該ディジタル回線終端盤における信号処理と回線の制御を行い、また、ＲＩＮＨ発出信号を受けると電源供給の停止がされる前に、当該ディジタル回線終端装置における電源オフを管理装置（図示省略）へ通知するのに必要な処理を行うことを特徴とする。
【０００９】
更に、ＲＩＮＨ発出回路は、内蔵している電源用のスイッチが操作によりオンからオフにされることを契機として信号処理用クロックをカウントするカウントと、該カウント値を解読して所定の値になると単発のクロックパルスを出力するデコーダとを含むタイミング生成部（図２の６）と、電源盤からの電源供給時にプリセット、スイッチオン時にリセットされ、クロックパルスによりハイレベルをラッチするフリップフロップ（図２の９）と、電源盤からの電源とフリップフロップの出力との間の分圧電圧をゲート電圧として電源の信号処理部への供給を制御する電界効果トランジスタ（図２の１２）とを含むことを特徴とする。
【００１０】
また、ＲＩＮＨ発出回路は、電源盤からの電源供給路とアースとの間に挿入されたＣＲ積分回路（図２の８）と、該ＣＲ積分回路の出力を遅延させてフリップフロップをプリセットする第１のシュミット・トリガー・インバータ（図２の１４）と、該第１のシュミット・トリガー・インバータの出力を遅延させる第２のシュミット・トリガー・インバータ（図２の７）と、該第２のシュミット・トリガー・インバータの出力とスイッチオン信号との否定論理積演算を行ない、その結果によりフリップフロップをリセットするナンドゲート（図２の１３）とを含むことを特徴とする。
【００１１】
本発明では、ディジタル回線終端盤の電源スイッチを遮断操作した場合、信号処理部への電源供給を停止するまでの遅延時間をカウンタとデーコーダによりディジタル的に生成する構成としたため、生成される遅延時間は正確になるので、信号処理部はディジタル回線終端盤における電源の遮断を確実に管理装置に通知することができるようになる。
【００１２】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００１３】
【構成の説明】
図１は、本発明の電源断情報通知装置が適用されるディジタル回線終端装置の構成例を示すブロック図である。このディジタル回線終端装置は、ディジタル総合サービス網（ＩＳＤＮ：ｉｎｔｅｇｒａｔｅｄ　ｓｅｒｖｉｃｅｓ　ｄｉｇｉｔａｌ　ｎｅｔｗｏｒｋ）に使用され、ｎ個のディジタル回線終端盤１００−１〜１００−ｎと、ディジタル回線終端盤１００−１〜１００−ｎに５Ｖ電源を供給する電源盤２００とで構成されている。ディジタル回線終端盤１００−１〜１００−ｎのそれぞれには、通常の導線による回線であるメタリックＩＮ／ＯＵＴと、光回線であるＯＰＴＩＮ／ＯＵＴが接続されている。
【００１４】
ディジタル回線終端盤１００−１〜１００−ｎは同構成であり、以下、任意のディジタル回線終端盤の参照番号を１００と記す。ディジタル回線終端盤１００はＲＩＮＨ発出回路１０１と信号処理部１０２とを含んでいる。ＲＩＮＨとは、Ｒｅｃｅｉｖｅ　Ｉｎｈｉｂｉｔｉｏｎの略であって受信拒否の意である。ＲＩＮＨ発出回路１０１は、電源盤２００からの５Ｖを入力して信号処理部１０２へ供給し、また、ディジタル回線終端盤１００における電源の遮断時にはＲＩＮＨ発出信号を信号処理部１０２へ出力する。信号処理部１０２はディジタル回線終端盤１００における信号処理を行い、メタリックＩＮ／ＯＵＴとＯＰＴＩＮ／ＯＵＴの制御を行う。また、信号処理用クロックＳ１０をＲＩＮＨ発出回路１０１に供給する。
【００１５】
ＲＩＮＨ発出回路１０１は、内蔵している電源用のスイッチが操作によりオンからオフにされると、ＲＩＮＨ送出要求信号を信号処理部１０２へ出力し、信号処理用クロックＳ１０を所定回数だけカウントする。その後に信号処理部１０２への５Ｖの供給を停止する。信号処理部１０２は、この５Ｖ供給停止の遅延時間が経過する前に、遠隔の局舎に配置されている管理装置（図示省略）へ電源オフを通知するのに必要な処理を行う。信号処理部１０２は、遅延時間が経過して５Ｖの供給が停止されると、信号処理用クロックＳ１０の発生を停止する。
【００１６】
図２はＲＩＮＨ発出回路１０１の詳細を示す。図１において、スイッチ１は操作によりオン／オフされ、電源盤２００からの５Ｖを信号処理部１０２へ供給し、または停止するために使用される。スイッチ１のＯＮ端子Ｓ１と５Ｖ入力Ｓ６との間には抵抗器２、スイッチ１のＯＦＦ端子Ｓ０と５Ｖ入力Ｓ６との間には抵抗器３が挿入されている。
【００１７】
ＯＮ端子Ｓ１とＯＦＦ端子Ｓ０との間には、２つのナンドゲート４，５が、たすきがけで接続されている。ＯＮ端子Ｓ１とナンドゲート５の出力とを入力とするナンドゲート４は、その出力Ｓ２がＨｉｇｈレベル（以下、“Ｈ”と記す）からＬｏｗレベル（以下、“Ｌ”と記す）に遷移するときに、その信号をＲＩＮＨ送出要求信号として信号処理部１０２へ出力する。ナンドゲート５は、ＯＦＦ端子Ｓ０とナンドゲート４の出力Ｓ２とを入力とする。
【００１８】
ナンドゲート４の出力Ｓ２は、タイミング生成部６のリセット（Ｒ）端子に接続され、タイミング生成部６のクロック（ＣＬＫ）端子には信号処理部１０２からの信号処理用クロックＳ１０が供給されている。タイミング生成部６はカウンタとデコーダとを内蔵しており、内蔵している電源用のスイッチが操作によりオンからオフにされることを契機として信号処理用クロックＳ１０をカウントする。しかし、Ｒ端子上が“Ｈ”の間は、カウント値はリセットされカウントを停止する。Ｒ端子が“Ｈ”から“Ｌ”に遷移し、ＲＩＮＨ送出要求信号が出力されると、カウントを開始し、そのカウント値が所定の値になるとＱ端子にパルスＳ３を出力する。
【００１９】
５Ｖ入力Ｓ６とアースとの間にはＣＲ積分回路８が設けられ、ＣＲ積分回路８の出力であるリセット出力信号Ｓ９はシュミット・トリガ・インバータ１４に入力している。シュミット・トリガ・インバータ１４は、リセット出力信号Ｓ９の“０”と“１”の識別レベルにヒステリシスを持たせるとともに、リセット出力信号Ｓ９を遅延させる。シュミット・トリガ・インバータ１４の出力は、他のシュミット・トリガ・インバータ７に入力される。シュミット・トリガ・インバータ７もシュミット・トリガ・インバータ１４と同様な機能を実行する。シュミット・トリガ・インバータ７の出力とナンドゲート４出力Ｓ２は、ナンドゲート１３に入力し、ナンドゲート１３の出力Ｓ８はＤ型フリップフロップ（Ｆ／Ｆ）９のＲ端子に入力する。
【００２０】
Ｆ／Ｆ９のプリセット（ＰＲ）端子にはシュミット・トリガ・インバータ１４の出力Ｓ７、Ｄ端子には５Ｖ入力Ｓ６がそれぞれ入力し、また、ＣＬＫ端子にはタイミング生成部６のＱ出力Ｓ３が入力している。Ｆ／Ｆ９のＱ出力Ｓ４は、ＣＬＫ端子への入力が無い間は、ＰＲ端子Ｓ７とＲ端子Ｓ８のレベルによって定まり、ＰＲ端子Ｓ７およびＲ端子Ｓ８が各々“Ｌ”，“Ｈ”なら“Ｈ”、“Ｈ”，“Ｌ”なら“Ｌ”となる。なお、ＰＲ端子Ｓ７とＲ端子Ｓ８が共に“Ｌ”となることは禁止されている。一方、ＰＲ端子Ｓ７とＲ端子Ｓ８が共に“Ｈ”のときにＣＬＫ端子への入力があると、そのときのＤ端子のレベルがＦ／Ｆ９のＱ出力Ｓ４となる。
【００２１】
５Ｖ入力Ｓ６とＦ／Ｆ９のＱ端子Ｓ４との間には２つの抵抗器１０，１１が挿入されて電位差を分圧している。分圧電圧はＮチャンネルのＦＥＴ１２のゲートに供給され、ＦＥＴ１２はゲート電圧の制御の下に、電源盤２００からの５Ｖをドレイン出力Ｓ５として信号処理部１０２へ供給する。
【００２２】
【動作の説明】
次に、本実施例の動作について、図３および図４に示すタミングチャートをも参照して説明する。
【００２３】
通常、電源盤２００の電源投入前には、ディジタル回線終端盤１００においてＲＩＮＨ発出回路１００のスイッチ１はオフ状態となっており、ＯＦＦ端子Ｓ０がアースに接続されている。図３のタイミングｔ０において、電源盤２００の電源が投入されると、ＰＲ端子Ｓ７のレベルはＣＲ時定数で定まる速度で上昇する。そして、シュミット・トリガ・インバータ１４で遅延されて、タイミングｔ１で“Ｌ”から“Ｈ”に遷移するため、Ｆ／Ｆ９のＱ端子Ｓ４は“Ｈ”にセットされる。この状態では、抵抗器１０，１１に電流は流れずＦＥＴ１２のドレイン出力Ｓ５は“Ｌ”であり、信号処理部１０２への５Ｖの供給はない。信号処理部１０２は作動せず、信号処理用クロックＳ１０を発生することもない。ＯＮ端子Ｓ１は“Ｈ”となり、抵抗器３には電流が流れる。また、ナンドゲート１３の一方の入力端子には、シュミット・トリガ・インバータ１４および７により“Ｈ”が入力する。
【００２４】
次に、タイミングｔ２でスイッチ１がオンされてＯＮ端子Ｓ１がアース側に接続されると、ナンドゲート４の出力Ｓ２は“Ｈ”、したがってナンドゲート１３出力（Ｆ／Ｆ９のＲ端子）Ｓ８が“Ｌ”になる。このため、Ｆ／Ｆ９のＱ端子Ｓ４が“Ｌ”となる。それにより、抵抗器１０，１１に電流が流れるので、ＦＥＴ１２のゲート端子に電圧が印加され、ＦＥＴ１２がＯＮとなりドレイン出力Ｓ５の５Ｖが信号処理部１０２へ供給される。
【００２５】
この結果、信号処理部１０２が作動して、メタリックＩＮ／ＯＵＴやＯＰＴＩＮ／ＯＵＴを介した通信が行われる。信号処理部１０２からは信号処理用クロックＳ１０がタイミング生成部６に供給される。しかし、ナンドゲート４の出力Ｓ２は“Ｈ”を維持しているため、タイミング生成部６は信号処理用クロックＳ１０のカウントをすることはない。
【００２６】
タイミングｔ３でスイッチ１がオフされてＯＦＦ端子がアース電位になると、ＯＮ端子Ｓ１およびナンドゲート５は“Ｈ”となるので、ナンドゲート４の出力Ｓ２が“Ｈ”から“Ｌ”に遷移する。このレベル遷移はＲＩＮＨ発出信号として信号処理部１０２へ通知される。また、このレベル遷移がタイミング生成部６のＲ端子に入力し、それを契機にタイミング生成部６は信号処理用クロックＳ１０のカウントを開始する。
【００２７】
タイミングｔ４において、タイミング生成部６におけるカウントが所定の値になったことをタイミング生成部６内蔵のデコーダが識別すると、タイミング生成部６のＱ端子Ｓ３が“Ｈ”のパルスとなる。このパルスＳ３はＦ／Ｆ９のＣＬＫ端子に入力する。このとき、Ｆ／Ｆ９のＤ端子Ｓ６は５Ｖであるため、Ｆ／Ｆ９のＱ端子Ｓ４は“Ｈ”となる。そのため、抵抗器１０，１１に電流が流れなくなり、ＦＥＴ１２のドレイン出力Ｓ５は０Ｖとなる。以上の結果、信号処理部１０２は動作を停止し、信号処理用クロックＳ１０も止まる。
【００２８】
信号処理部１０２は、タイミングｔ３〜ｔ４の間に、ディジタル回線終端盤１００が操作により断したことを局者側の管理装置へ通知する必要がある。そのため、ナンドゲート４の出力Ｓ２（“Ｌ”）をＲＩＮＨ送出要求信号として受信し、主信号上のＲＩＮＨビットを立てる。これにより、スイッチをＯＮからＯＦＦにした際、局舎側にＲＩＮＨ信号を規定フレーム以上送出することを可能にし、管理装置はディジタル回線終端盤１００の操作による断を認識できる。
【００２９】
ここで、タイミングｔ３〜ｔ４の時間は、タイミング生成部６において、カウンタとデコーダとにディジタル的に生成されるので、モノマルチ回路による場合と比べて、より正確に定めることができる。それにより、信号処理部１０２は必要な処理を確実に行えるようになる。
【００３０】
次に、本装置の正しい操作手順では、前述のようにスイッチ１をオフにした状態で電源盤２００の電源を投入する。しかし、誤ってスイッチ１をオンにした状態で電源盤２００の電源を投入することもあろう。ＲＩＮＨ発出回路１０１では、ナンドゲート１３とシュミット・トリガ・インバータ７とにより、このときＰＲ端子Ｓ７とＦ／Ｆ９のＲ端子Ｓ８が共に“Ｌ”となってＦ／Ｆ９が不定状態となることを回避している。その不定状態回避動作のタイミングを図４に示す。
【００３１】
この場合、スイッチ１は電源盤１０２の電源投入時には既にオン状態であるため、ナンドゲート４の出力Ｓ２はタイミングＴ０の電源投入直後より“Ｈ”となる。次に、電源投入後、ＣＲ積分回路８のリセット出力信号Ｓ９のレベルは徐々に上昇していく。そして、タイミングＴ１でシュミット・トリガ・インバータ１４の“Ｈ”閾値レベルに達すると、Ｆ／Ｆ９のＰＲ端子Ｓ７が“Ｌ”から“Ｈ”に遷移する。
【００３２】
しかし、その遷移はシュミット・トリガ・インバータ７にて遅延されて、タイミングＴ２においてナンドゲート１３に入力する。したがって、ナンドゲート１３においては、その遅延時間（Ｔ２−Ｔ１）内には論理積が成立することはなく、ナンドゲート１３の出力Ｓ８は“Ｈ”を維持する。このようにして、Ｆ／Ｆ９のＰＲ端子Ｓ７とＲ端子Ｓ８が同時に“Ｌ”になることを回避している。
【００３３】
以上の説明では、ディジタル回線終端盤を例としたが、本発明の電源断情報通知装置は広く他の伝送装置にも適用できることはいうまでもない。
【００３４】
【発明の効果】
本発明によれば、ディジタル回線終端盤の電源スイッチを遮断操作した場合、信号処理部への電源供給を停止するまでの遅延時間をカウンタとデーコーダによりディジタル的に生成する構成としたため、生成される遅延時間は正確になるので、信号処理部はディジタル回線終端盤における電源の遮断を確実に管理装置に通知することができるようになるという効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の電源断情報通知装置が適用されるディジタル回線終端装置の構成例を示すブロック図
【図２】本発明の一実施例であるＲＩＮＨ発出回路の詳細回路図
【図３】図２に示したＲＩＮＨ発出回路の動作を説明するためのタイミングチャート
【図４】図２に示したＲＩＮＨ発出回路におけるＦ／Ｆ９の不定状態回避動作を説明するためのタイミングチャート
【符号の説明】
１　　　　　スイッチ
２　　　　　抵抗器
３　　　　　抵抗器
４　　　　　ナンドゲート
５　　　　　ナンドゲート
６　　　　　タイミング生成部
７　　　　　シュミット・トリガー・インバータ
８　　　　　ＣＲ積分回路
９　　　　　Ｆ／Ｆ
１０　　　　抵抗器
１１　　　　抵抗器
１２　　　　ＦＥＴ
１３　　　　ナンドゲート
１４　　　　シュミット・トリガ・インバータ
１００　　　ディジタル回線終端盤
１０１　　　ＲＩＮＨ発出回路
１０２　　　信号処理部
２００　　　電源盤
【図１】
2004104877.tif 000003
【図２】
2004104877.tif 000004
【図３】
2004104877.tif 000005
【図４】
2004104877.tif 000006