(57)【要約】【課題】水素の侵入による強誘電体膜の劣化を確実に防止することが可能な強誘電体キャパシタを提供する。【解決手段】基板１上に下部電極３ａ、強誘電体膜４ａ、および上部電極５ａをこの順に積層してなる強誘電体キャパシタ１０であって、少なくとも強誘電体膜４ａの露出面が、絶縁性薄膜６とこの上部に設けられた水素を吸蔵する材料からなる水素吸蔵膜７とで覆われていることを特徴とする。水素吸蔵膜７は、チタンまたはタンタル等の導電性材料で構成されても良い。絶縁性薄膜６は、水素拡散防止効果を有する材料からなることが好ましい。【選択図】        図１
2004186353.tif 000002
【特許請求の範囲】
【請求項１】
基板上に下部電極、強誘電体膜、および上部電極をこの順に積層してなる強誘電体キャパシタであって、
少なくとも前記強誘電体膜の露出面が、絶縁性薄膜と、この上部に設けられた水素を吸蔵する材料からなる水素吸蔵膜とで覆われている
ことを特徴とする強誘電体キャパシタ。
【請求項２】
請求項１記載の強誘電体キャパシタにおいて、
前記水素吸蔵膜は、チタンまたはタンタルからなる
ことを特徴とする強誘電体キャパシタ。
【請求項３】
請求項１記載の強誘電体キャパシタにおいて、
前記絶縁性薄膜は、水素拡散防止効果を有する材料からなる
ことを特徴とする強誘電体キャパシタ。
【請求項４】
請求項１記載の強誘電体キャパシタにおいて、
前記絶縁性薄膜は、少なくとも前記強誘電体膜の露出面にサイドウォールとして設けられ、
前記水素吸蔵膜は、前記下部電極、強誘電体膜、および上部電極からなる積層体と前記サイドウォールとを覆う状態で設けられている
ことを特徴とする強誘電体キャパシタ。
【請求項５】
請求項４記載の強誘電体キャパシタにおいて、
前記上部電極には、前記水素吸蔵膜を介してプラグが接続されている
ことを特徴とする強誘電体キャパシタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は強誘電体キャパシタに関し、特にはロジックと混載される強誘電体メモリ用のキャパシタとして好適に用いられる強誘電体キャパシタに関する。
【０００２】
【従来の技術】
強誘電体キャパシタを備えた強誘電体メモリ（ＦｅＲＡＭ）は、動作速度の速い不揮発性メモリとして注目されている。ＦｅＲＡＭは、単体、ロジック混載の両方での活用が見込まれており、混載することができればシステムの低消費電力化、高速化、低コストを図ることが可能である。
【０００３】
強誘電体メモリとロジックとを混載するに際しては、強誘電体メモリを構成する強誘電体キャパシタの誘電膜として用いられる強誘電体膜の誘電体特性が、キャパシタ形成後に行われるロジック回路の多層配線形成の工程で劣化すると言った問題がある。つまり、多層配線の層間絶縁膜形成で大量に発生する水素の影響や、ＭＯＳＦＥＴのばらつき抑制のために必要不可欠な配線形成後の水素を含んだ還元性雰囲気での熱処理の影響、によって強誘電体膜が還元されて膜質が劣化するのである。
【０００４】
これを防止する構成として、水素の侵入を防止できる材料からなる保護膜でキャパシタ表面を覆う構成が提案されている。このうち、下記特許文献１には、水素がキャパシタ誘電膜（強誘電体膜）に浸透することを防止できる物質（Ａｌ２Ｏ３膜、ＴｉＯ２膜、Ｔａ２Ｏ５膜、…）からなるキャパシタ保護膜と、当該キャパシタ保護膜とその下部に形成された物質膜との反応を防止できる物質（ＴｉＯ２膜、Ｔａ２Ｏ５膜、…）からなるブロッキング膜との２重膜でキャパシタの表面を覆う構成が示されている。
【０００５】
【特許文献１】
特開２００１−１１１００７号公報（第４頁、図１）
【０００６】
【発明が解決しようとする課題】
しかしながら、半導体装置のさらなる高集積化に伴い、ロジック部においてはその配線層がさらに増加する傾向にある。また、線幅０．１μｍ世代以降では、配線抵抗の低減のためにＡｌ配線に替わってＣｕ配線が用いられ、さらに配線間容量低減のために低誘電率の層間絶縁膜が使用されるなど、配線の材料も変わってくる。そしてこのような変化の多くは、水素を含んだ還元性雰囲気での熱処理工程を増加させる方向にある。したがって、従来の構造では水素によるキャパシタ誘電膜（強誘電体膜）の劣化を防止しきれなくなる、と言った問題が有る。
【０００７】
そこで本発明は、水素の侵入による強誘電体膜の劣化を、さらに確実に防止することが可能な強誘電体キャパシタを提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような目的を達成するための本発明の強誘電体キャパシタは、基板上に下部電極、強誘電体膜、および上部電極をこの順に積層してなる強誘電体キャパシタであって、少なくとも強誘電体膜の露出面が、絶縁膜性薄膜と、この上部に設けられた水素を吸蔵する物質からなる水素吸蔵膜とで覆われていることを特徴としている。
【０００９】
このような構成の強誘電体キャパシタによれば、強誘電体膜の露出面が絶縁性薄膜を介して水素吸蔵膜で覆われているため、強誘電体キャパシタの周囲の水素は水素吸蔵膜に吸蔵されて強誘電体膜に達することはなく、水素供給による強誘電体膜の劣化が防止される。またこの水素吸蔵膜は、絶縁性薄膜を介して設けられているため、チタンやタンタル等の、導電性を有するが水素を吸蔵する効果の高い材料を用いて構成することができる。さらに、絶縁性薄膜として水素拡散防止効果（水素の透過を防止する機能）を有する材料を用いることで、強誘電体膜への水素の供給がさらに確実に防止される。
【００１０】
【発明の実施の形態】
以下、本発明の強誘電体キャパシの構成を図面に基づいて詳細に説明する。尚、ここで説明する強誘電体キャパシタは、ロジックと混載される強誘電体メモリ用のキャパシタとして好適に用いられるものであることとする。
【００１１】
＜第１実施形態＞
図１は第１実施形態の強誘電体キャパシタの製造工程図であり、この図に基づいて第１実施形態の強誘電体キャパシタの構成をその製造工程順に説明する。尚、本第１実施形態においては、強誘電体キャパシタ部分のみ説明するが、このキャパシタはコンタクトプラグ形成後にプラグ上にキャパシタを形成する場合、プラグ形成前にキャパシタを形成する場合、など積層構造キャパシタを用いるあらゆるセルに適用可能である。
【００１２】
先ず、図１（１）に示すように、シリコン等の半導体からなる基板１の表面側にＭＯＳＦＥＴ等の素子（図示せず）を形成した後、この基板１の表面をシリコン酸化膜などの層間絶縁膜２で覆い平坦化する。次いで、層間絶縁膜２上に下部電極膜３を例えばスパッタ法により堆積する。下部電極膜３は、例えばＰｔ、Ｉｒ、ＩｒＯ２などの、次に説明する強誘電体膜と反応し難い安定な材料を用いて構成されることとし、これらの材料の積層構造であっても良い。また、層間絶縁膜２と下部電極膜３との密着性を向上させるために、層間絶縁膜２と下部電極膜３との間に他の絶縁膜を挿入しても良い。
【００１３】
次いで、下部電極膜３の堆積後、強誘電体膜４をスパッタ法、あるいはゾルゲル法、あるいはＣＶＤ法などの方法により堆積する。強誘電体膜４の材料は、ＰＺＴ［Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３］、ＳＢＴ［ＢａＳｒＴｉＯ３］などの、酸化物や混合酸化物からなる、いわゆる強誘電体物質が用いられる。そして、このような強誘電体膜４の堆積後、例えば６５０℃の酸化雰囲気中で熱処理を行い、強誘電体膜４を構成する強誘電体物質を結晶化させる。
【００１４】
次に、結晶化させた強誘電体膜４上に上部電極膜５を例えばスパッタ法により堆積させる。上部電極膜５は、例えばＰｔ、Ｉｒ、ＩｒＯ２等の、強誘電体膜４と反応し難い安定な材料を用いて構成されることとし、これらの材料の積層構造であっても良い。また、以降の工程で形成される上層の層間絶縁膜との密着性を向上させるために、ここでの図示を省略した絶縁膜を上部電極膜５上に積層させても良い。
【００１５】
以上の後、ここでの図示を省略したレジストパターン、あるいはハードマスクパターン（ＳｉＯ２あるいはＳｉＮなどの無機材料からなる）を、通常のフォトリソグラフィーおよび必要に応じたその後のエッチング処理によって形成し、これらのパターンをマスクにしたエッチングにより、上部電極膜５、強誘電体膜４、および下部電極膜３を順次パターニングする。これにより、基板１上に、層間絶縁膜２を介して下部電極３ａ、強誘電体膜４ａ、および上部電極５ａをこの順に積層してなる積層体Ａを形成する。
【００１６】
そして、このエッチングの後、マスクとして用いたレジストパターン（ハードマスクパターン）を除去する。尚、ここでは、上部電極膜５、強誘電体膜４、および下部電極膜３を一括してエッチング加工する構成としたが、上部電極膜５、強誘電体膜４、下部電極をそれぞれ一層ずつパターン形成するか、または２層を同時にパターン形成して他の１層を別にパターン形成してこのような積層体Ａを得ることも可能である。
【００１７】
以上の後、図１（２）に示すように、基板１上の全面に、絶縁性薄膜６と水素吸蔵膜７とをこの順に形成する。
【００１８】
このうち、絶縁性薄膜６は、シリコン窒化膜、アルミニウム酸化膜、アルミニウム窒化膜、などの水素拡散防止効果（水素の透過を防止する機能）のある絶縁性材料を用いて構成することが好ましい。
【００１９】
また、水素吸蔵膜７は、例えばチタン（Ｔｉ）やタンタル（Ｔａ）等の水素を吸蔵する材料であればよく、導電性材料であっても絶縁性材料であっても良い。さらに、この水素吸蔵膜７は、積層膜であっても良く、例えばチタンであれば、窒化チタン（ＴｉＮ）をバリア膜として下層に用いた積層膜であっても良い。
【００２０】
次いで、図１（３）に示すように、水素吸蔵膜７を全面エッチバックし、積層体Ａの側壁のみに絶縁性薄膜６を介して水素吸蔵膜７を残す。
【００２１】
しかる後、図１（４）に示すように、積層体Ａ、絶縁性薄膜６、および水素吸蔵膜７を埋め込むように、シリコン酸化物などからなる層間絶縁膜８を堆積成膜する。そして、この層間絶縁膜８および絶縁性薄膜６に、上部電極５ａに達するコンタクトホール８ａを形成する。次いで、このコンタクトホール８ａ内を埋め込む状態で上部電極５ａに接続されたプラグ９を形成し、強誘電体キャパシタ１０を完成させる。
【００２２】
このようにして得られた強誘電体キャパシタ１０は、強誘電体膜４ａの露出面が絶縁性薄膜６を介して水素吸蔵膜７で覆われているため、強誘電体キャパシタ１０の周囲の水素は水素吸蔵膜７に吸蔵されて強誘電体膜４ａに達することはなく、水素供給による強誘電体膜４ａの劣化が防止される。特に、この水素吸蔵膜７は、絶縁性薄膜６を介して強誘電体膜４ａの露出面に設けられているため、チタン（Ｔｉ）やタンタル（Ｔａ）等の、導電性を有するが水素を吸蔵する効果の高い材料を用いて構成することができ、これにより水素供給による強誘電体膜４ａの劣化を確実に防止することが可能になる。さらに、絶縁性薄膜６として水素拡散防止効果を有する材料を用いることで、強誘電体膜４ａへの水素供給をさらに確実に防止することが可能になる。
【００２３】
そして、以上の結果、この強誘電体キャパシタ１０を備えた強誘電体メモリをロジックと混載する場合、特に還元性雰囲気が強いロジックプロセスや銅（Ｃｕ）配線形成のための埋め込み配線プロセスにおいても、強誘電体膜４ａの膜質を維持することが可能になる。これにより、これらの強誘電体メモリおよびロジックを備えた半導体装置のさらなる高集積化が可能になる。
【００２４】
また、この強誘電体キャパシタ１０においては、主に水素吸蔵膜７によって強誘電体膜４ａへの水素供給が防止される。したがって、絶縁性薄膜６に水素拡散防止効果を有する材料を用いる場合に、アルミニウム酸化膜のような水素拡散防止効果は高いが加工性に劣る膜を用いても、この絶縁性薄膜６の膜厚を薄く設定することで、十分な水素拡散防止効果を得つつも加工性を維持することが可能である。
【００２５】
＜第２実施形態＞
図２は第２実施形態の強誘電体キャパシタの製造工程図であり、この図に基づいて第２実施形態の強誘電体キャパシタの構成をその製造工程順に説明する。尚、図１を用いて説明した第１実施形態と同様の構成要素には同一の符号を付し、重複する説明は省略する。
【００２６】
先ず、図２（１）に示すように、基板１上に層間絶縁膜２を介して、下部電極３ａ、強誘電体膜４ａ、および上部電極５ａからなる積層体Ａをパターン形成し、さらにこれを絶縁性薄膜６で覆うまでを、第１実施形態において図１（１）および図１（２）を用いて説明したと同様に行う。
【００２７】
次に、図２（２）に示すように、絶縁性薄膜６を全面エッチバックすることにより、積層体Ａの側壁のみに絶縁性薄膜６をサイドウォール状に残す。この絶縁性薄膜６からなるサイドウォールは、少なくとも強誘電体膜４ａの露出面を覆う状態で形成することとする。
【００２８】
以上の後、図２（３）に示すように、積層体Ａおよび絶縁性薄膜６を覆う状態で、水素吸蔵膜７を形成する。この膜は積層構造としても良く、たとえばＴｉ上にバリア性の高いＴｉＮ膜を積層することで、コンタクトプラグ形成などのプロセスに対する、マージンを向上することができる。その後、ここでの図示は省略したが、隣接する積層体Ａを覆う水素吸蔵膜７部分と分離するために、当該水素吸蔵膜７をパターニングする。
【００２９】
次いで、図２（４）に示すように、積層体Ａ、絶縁性薄膜６、および水素吸蔵膜７を埋め込むように、シリコン酸化物などからなる層間絶縁膜８を堆積成膜する。そして、水素吸蔵膜７が、導電性材料からなる場合には、この層間絶縁膜８に水素吸蔵膜７に達するコンタクトホール８ａを形成する。次いで、水素吸蔵膜７を介して上部電極５ａに接続されたプラグ９を、コンタクトホール８ａ内を埋め込む形状に形成し、強誘電体キャパシタ１０’を完成させる。
【００３０】
尚、水素吸蔵膜７が、絶縁材料からなる場合には、層間絶縁膜８および水素吸蔵膜７に、上部電極５ａに達するコンタクトホールを形成し、このコンタクトホールを介して上部電極５ａに接続されたプラグを形成することとする。
【００３１】
このようにして得られた強誘電体キャパシタ１０’は、強誘電体膜４ａの露出面が絶縁性薄膜６を介して水素吸蔵膜７で覆われているため、第１実施形態で図１を用いて説明した強誘電体キャパシタ１０’と同様の効果を得ることができる。
【００３２】
そして、特に本第２実施形態の強誘電体キャパシタ１０’によれば、強誘電体キャパシタ１０’のキャパシタ本体を構成する積層体Ａの全面が、絶縁性薄膜６を介して水素吸蔵膜７で覆われているため、第１実施形態の強誘電体キャパシタよりも、強誘電体膜４ａに対しての水素の供給を防止する効果が高い。
【００３３】
また、水素吸蔵膜７が導電性材料で構成されている場合、この水素吸蔵膜７が上部電極５ａに接続されて上部電極の一部を構成するようになる。このため、第１実施形態の強誘電体キャパシタとの比較において、積層体Ａの大きさが同一である場合、コンタクトホール８ａ形成の自由度を広げることが可能になる。
【００３４】
尚、以上説明した本発明の第１実施形態および第２実施形態においては、下部電極３ａ、強誘電体膜４ａおよび上部電極５ａが、同一形状で一体にパターニングされて積層体Ａを構成している場合を説明した。しかし本発明は、積層体Ａがこのような形状である場合に限定されることはなく、下部電極５ａの配線形態によっては、例えば図３に示すように、下部電極３ａが、誘電体膜４ａおよび上部電極５ａよりも幅広く形成され階段状をなしている構成や、さらに上部電極５ａが誘電体膜４ａよりも狭い幅で形成されて階段状をなしている構成にも適用可能であり、同様の効果を得ることができる。
【００３５】
ただし、積層体Ａが、このように階段状に構成されている場合、この積層体Ａの側壁にサイドウォール状に形成される水素吸蔵膜７や絶縁性薄膜６は、段差部分の側壁を覆うように配置される。例えば図３の例では、第１実施形態で図１を用いて説明した構成の強誘電体キャパシタにおいて、下部電極３ａが幅広く形成されている構成であるが、この場合、水素吸蔵膜７は、下部電極３ａの側壁と、強誘電体膜４ａおよび上部電極５ａの側壁とに２段階で配置されるか、または連続して配置される。
【００３６】
【発明の効果】
以上説明したように本発明の強誘電体キャパシタによれば、強誘電体膜の露出面を、絶縁性薄膜を介して水素吸蔵膜で覆った構成としたことで、強誘電体表面への水素の到達に起因する還元作用による膜質劣化を防止することが可能となる。この結果、この強誘電体キャパシタ１０を備えた強誘電体メモリとロジック混載デバイスのように、多層配線の層間絶縁膜形成や、水素雰囲気でのアニールなど水素発生する工程を繰り返す必要があるデバイスにおいても、強誘電体膜４ａの膜質を維持することが可能になるため、これらの強誘電体メモリおよびロジックを備えた半導体装置の高集積化が可能になる。
【図面の簡単な説明】
【図１】第１実施形態の強誘電体キャパシタの構成を説明するための製造工程図である。
【図２】第２実施形態の強誘電体キャパシタの構成を説明するための製造工程図である。
【図３】本発明の強誘電体キャパシタの他の構成例を示す断面図である。
【符号の説明】
１…基板、３ａ…下部電極、４ａ…強誘電体膜、５ａ…上部電極、６…絶縁性薄膜、７…水素吸蔵膜、９…プラグ、１０，１０’…強誘電体キャパシタ
【図１】
2004186353.tif 000003
【図２】
2004186353.tif 000004
【図３】
2004186353.tif 000005