(57)【要約】【課題】正確な動き判定を行い、インタレース映像信号を安定で解像度の高いプログレッシブ映像信号に変換する画像変換装置を提供する。【解決手段】入力されたインタレース映像信号Ｖ１に基づいて、連続する複数のフィールドにそれぞれ対応する複数のインタレース映像信号が複数の第１，第２および第３の１フィールド遅延回路１，２，３により生成される。複数のインタレース映像信号に基づいてプログレッシブ映像フィールド信号Ｐ１が第１のプログレッシブ映像生成回路４により生成される。複数のインタレース映像信号に基づいてプログレッシブ映像フィールド信号Ｐ２が第２のプログレッシブ映像生成回路５により生成される。第１のプログレッシブ映像フィールド信号Ｐ１および第２のプログレッシブ映像フィールド信号Ｐ２に基づいて画像の垂直方向の動き量情報Ｍが比較回路６により算出される。【選択図】　　　　図１
2004007568.tif 000002
【特許請求の範囲】
【請求項１】
入力されたインタレース映像信号をプログレッシブ映像信号に変換する画像変換装置であって、
前記入力されたインタレース映像信号に基づく演算によりプログレッシブ信号を生成するプログレッシブ信号生成回路と、
前記プログレッシブ信号生成回路により生成された前記プログレッシブ信号に基づいて画像の垂直方向の動き量を算出する動き算出回路と、
前記入力されたインタレース映像信号から静止画処理によって静止画プログレッシブ信号を生成する静止画処理回路と、
前記入力されたインタレース映像信号から動画処理によって動画プログレッシブ信号を生成する動画処理回路と、
前記動き算出回路により算出された垂直方向の動き量が第１の値より小さい場合に前記静止画処理回路により出力される静止画プログレッシブ信号を出力する出力回路とを備えたことを特徴とする画像変換装置。
【請求項２】
前記プログレッシブ信号生成回路は、
前記入力されたインタレース映像信号に基づいて、連続する複数のフィールドにそれぞれ対応する複数のインタレース映像信号を生成するインタレース生成回路と、
前記インタレース生成回路により生成された複数のインタレース映像信号のうち第１の組み合わせの複数のインタレース映像信号に基づいて前記第１のプログレッシブ信号を生成する第１のプログレッシブ回路と、
前記インタレース生成回路により生成された複数のインタレース映像信号のうち前記第１の組み合わせと異なる第２の組み合わせの複数のインタレース映像信号に基づいて第２のプログレッシブ信号を生成する第２のプログレッシブ回路とを含み、
前記動き算出回路は、
前記第１のプログレッシブ生成回路により生成された前記第１のプログレッシブ信号および前記第２のプログレッシブ生成回路により生成された前記第２のプログレッシブ信号に基づいて前記動き量を算出することを特徴とする請求項１記載の画像変換装置。
【請求項３】
前記第１の値はライン間の間隔以下の値であることを特徴とする請求項２記載の画像変換装置。
【請求項４】
前記動き算出回路は、ライン間の間隔よりも小さい単位で垂直方向の動き量を算出することを特徴とする請求項２記載の画像変換装置。
【請求項５】
前記第１のプログレッシブ生成回路により生成された前記第１のプログレッシブ信号を用いた補間処理によりライン間の補間画素を生成し、前記第１のプログレッシブ信号における画素および補間画素を含む第１の補間信号を出力する第１の画素形成回路と、
前記第２のプログレッシブ生成回路により生成された前記第２のプログレッシブ信号を用いた補間処理によりライン間の補間画素を生成し、前記第２のプログレッシブ信号における画素および補間画素を含む第２の補間信号を出力する第２の画素形成回路とをさらに備え、
前記動き算出回路は、
前記第１の画素形成回路から出力された前記第１の補間信号および前記第２の画素形成回路から出力された前記第２の補間信号に基づいて前記動き量を算出することを特徴とする請求項２〜４のいずれかに記載の画像変換装置。
【請求項６】
前記出力回路は、前記動き量が第２の値より大きい場合に前記動画プログレッシブ信号を前記プログレッシブ映像信号として出力することを特徴とする請求項２〜５のいずれかに記載の画像変換装置。
【請求項７】
前記出力回路は、前記動き量が前記第１の値と前記第２の値との間にある場合、前記動き量に基づく割合で前記動画プログレッシブ信号と静止画プログレッシブ信号とを合成し、合成された信号を前記プログレッシブ映像信号として出力することを特徴とする請求項６記載の画像変換装置。
【請求項８】
前記出力回路は、前記動き量がライン間の間隔以下である場合に前記静止画プログレッシブ信号の割合を０．５以上にすることを特徴とする請求項２〜７のいずれかに記載の画像変換装置。
【請求項９】
前記複数のインタレース映像信号は、連続する第１〜第４のフィールドに対応する第１〜第４のインタレース映像信号を含み、
前記第１の組み合わせの複数のインタレース映像信号は、前記第１〜第３のインタレース映像信号を含み、
前記第２の組み合わせの複数のインタレース映像信号は、前記第２〜第４のインタレース映像信号を含むことを特徴とする請求項２〜８のいずれかに記載の画像変換装置。
【請求項１０】
前記第１のプログレッシブ生成回路により生成された前記第１のプログレッシブ信号は現ライン信号および補間ライン信号によって構成され、
前記第１のプログレッシブ信号の現ライン信号は、前記第２のインタレース映像信号を用いて生成され、
前記第１のプログレッシブ信号の補間ライン信号は、前記第１のインタレース映像信号と前記第３のインタレース映像信号との演算値を用いて生成され、
前記第２のプログレッシブ生成回路により生成された前記第２のプログレッシブ信号は現ライン信号および補間ライン信号によって構成され、
前記第２のプログレッシブ信号の現ライン信号は、前記第３のインタレース映像信号を用いて生成され、
前記第２のプログレッシブ信号の補間ライン信号は、前記第２のインタレース映像信号と前記第４のインタレース映像信号との演算値を用いて生成されることを特徴とする請求項９記載の画像変換装置。
【請求項１１】
前記第１のインタレース映像信号と前記第３のインタレース映像信号との演算値は、前記第１および第３のインタレース映像信号の対応する画素とその周辺の画素との演算値であり、
前記第２のインタレース映像信号と前記第４のインタレース映像信号との演算値は、前記第２および第４のインタレース映像信号の対応する画素とその周辺の画素との演算値であることを特徴とする請求項１０記載の画像変換装置。
【請求項１２】
前記第１のインタレース映像信号と前記第３のインタレース映像信号との演算値は、前記第１および第３のインタレース映像信号の対応する画素の平均値であり、
前記第２のインタレース映像信号と前記第４のインタレース映像信号との演算値は、前記第２および第４のインタレース映像信号の対応する画素の平均値であることを特徴とする請求項１０または１１のいずれかに記載の画像変換装置。
【請求項１３】
前記動き算出回路は、
前記第１のプログレッシブ生成回路により生成された第１のプログレッシブ信号と前記第２のプログレッシブ生成回路により生成された第２のプログレッシブ信号との間で注目画素の値を比較し、および、注目画素とその周辺の画素との値を比較し、その比較結果を動き量として出力することを特徴とする請求項２〜１２のいずれかに記載の画像変換装置。
【請求項１４】
前記動き算出回路は、
前記第２のプログレッシブ信号の補間ライン信号の注目画素の値と、前記注目画素に対応した前記第１のプログレッシブ信号の現ライン信号の画素の値と、現ライン信号の画素の上下の補間ライン信号の画素の値とを演算し、その演算結果を動き量として出力し、および／または、前記第１のプログレッシブ信号の補間ライン信号の注目画素の値と、前記注目画素に対応した前記第２のプログレッシブ信号の現ライン信号の画素の値と、現ライン信号の画素の上下の補間ライン信号の画素の値とを演算し、その演算結果を動き量として出力することを特徴とする請求項９〜１３のいずれかに記載の画像変換装置。
【請求項１５】
前記第１のプログレッシブ生成回路により生成された前記第１のプログレッシブ信号を用いた補間処理によりライン間の補間画素を生成し、前記第１のプログレッシブ信号における画素および補間画素を含む第１の補間信号を出力する画素形成回路をさらに備え、
前記動き算出回路は、
前記第１の画素形成回路から出力された前記第１の補間信号および前記第２のプログレッシブ生成回路により生成された前記第２のプログレッシブ信号に基づいて画像の垂直方向の前記動き量を算出することを特徴とする請求項２〜１４のいずれかに記載の画像変換装置。
【請求項１６】
複数のフィールドに対応する複数のインタレース映像信号における注目画素およびその周辺の画素の値の平均値をそれぞれ算出し、前記算出された平均値に基づいて前記静止画プログレッシブ信号の適用または非適用を判定する判定回路をさらに備え、
前記出力回路は、前記判定回路の判定結果が非適用の場合に動画プログレッシブ信号を前記プログレッシブ映像信号として出力することを特徴とする請求項２〜１５のいずれかに記載の画像変換装置。
【請求項１７】
前記判定回路は、前記複数のフィールドに対応する複数のインタレース映像信号の注目画素およびその周辺の画素の値の最大値および最小値をそれぞれ算出し、前記算出された平均値、最大値および最小値に基づいて前記静止画プログレッシブ信号の適用または非適用を判定することを特徴とする請求項１６記載の画像変換装置。
【請求項１８】
前記判定回路は、前記算出された平均値のそれぞれの差が所定値より大きく、前記算出された同一フィールドの最大値と最小値との差のそれぞれの値が所定値より小さい場合に前記静止画プログレッシブ信号を非適用と判定することを特徴とする請求項１６または１７記載の画像変換装置。
【請求項１９】
入力されたインタレース映像信号をプログレッシブ映像信号に変換する画像変換方法であって、
前記入力されたインタレース映像信号に基づく演算によりプログレッシブ信号を生成するステップと、
前記生成されたプログレッシブ信号に基づいて画像の垂直方向の動き量を算出するステップと、
前記入力されたインタレース映像信号から静止画処理によって静止画プログレッシブ信号を生成するステップと、
前記入力されたインタレース映像信号から動画処理によって動画プログレッシブ信号を生成するステップと、
前記算出された垂直方向の動き量が第１の値より小さい場合に前記静止画プログレッシブ信号を出力するステップとを備えたことを特徴とする画像変換方法。
【請求項２０】
前記プログレッシブ信号を生成するステップは、
前記入力されたインタレース映像信号に基づいて、連続する複数のフィールドにそれぞれ対応する複数のインタレース映像信号を生成するステップと、
前記複数のインタレース映像信号のうち第１の組み合わせの複数のインタレース映像信号に基づいて前記第１のプログレッシブ信号を生成するステップと、
前記複数のインタレース映像信号のうち前記第１の組み合わせと異なる第２の組み合わせの複数のインタレース映像信号に基づいて第２のプログレッシブ信号を生成するステップとを含み、
前記動き量を算出するステップは、
前記生成された第１のプログレッシブ信号および前記生成された第２のプログレッシブ信号に基づいて前記動き量を算出することを特徴とする請求項１９記載の画像変換方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インタレース映像信号をプログレッシブ映像信号に変換する画像変換装置および画像変換方法に関する。
【０００２】
【従来の技術】
従来、インタレース映像信号をプログレッシブ映像信号に変換するために、動き適応型プログレッシブ変換装置が用いられていた（例えば、特許文献１参照）。
【０００３】
図１４は、インタレース映像信号の一例を示す。１フレームのインタレース映像信号は、２フィールドの画像として伝送される。例えば、Ｌがある偶数の値の場合において、ＮフィールドでＬライン、Ｌ＋２ライン、Ｌ＋４ライン、Ｌ＋６ライン、Ｌ＋８ライン等の偶数番目のラインの信号が伝送される。続いて、Ｎ＋１フィールドでは、Ｌ＋１ライン、Ｌ＋３ライン、Ｌ＋５ライン、Ｌ＋７ライン等の奇数番目のラインの信号が伝送される。さらに次のＮ＋２フィールドでは、Ｎフィールドと同じ偶数番目のラインの信号が伝送される。
【０００４】
このように、インタレース映像信号は、２フィールドに分けて伝送され、これらの２フィールドの走査線によって１フレームの映像が表示される。
【０００５】
各フィールドにおいて伝送されていないラインの信号は、時間的に前後のフィールドまたは現フィールドの信号（例えば上下のラインの信号）から生成される。その信号と伝送される信号とが合成されることにより、プログレッシブ映像信号が形成される。
【０００６】
以下、現フィールドで実際に送られているラインを現ラインと呼び、時間的に前後の複数のフィールドから、または、現フィールドの信号から生成されたラインを補間ラインと呼ぶ。
【０００７】
図１５は、従来の動き適応型プログレッシブ変換装置の一構成例を示す。図１５に示すように、動き適応型プログレッシブ変換装置は、１フィールド遅延回路Ｊ１，Ｊ２、動き検出回路Ｊ３、フレーム間補間回路Ｊ４、フィールド内補間回路Ｊ５、切り換え回路Ｊ６を備える。インタレース映像信号Ｊ０は、１フィールド遅延回路Ｊ１および１フィールド遅延回路Ｊ２でそれぞれ１フィールドずつ遅延される。
【０００８】
動き検出回路Ｊ３は、時間的に２フィールド前または後のフィールド同士の間（以下、これをフレーム間と呼ぶ）の同一ライン上の対応する画素の比較を行う。動き検出回路Ｊ３は、比較した画素の値の差が小さい場合はそれらの画素を「静止画」と判定し、比較した画素の値の差が大きい場合はそれらの画素を「動画」と判定する。
【０００９】
フレーム間補間回路Ｊ４は、フレーム間の同一ライン上の画素から対応する画素を生成する。例えば、図１４において、Ｎ＋１フィールドのＬ＋４ラインの画素Ｘを補間する場合は、フレーム間補間回路Ｊ４は、ＮフィールドのＬ＋４ラインの画素ＡとＮ＋２フィールドのＬ＋４ラインの画素Ｂとから、例えば「Ｘ＝（Ａ＋Ｂ）／２」（Ａ，Ｂは画素の信号の明るさのレベルを示す）という演算によって画素Ｘを生成する。
【００１０】
フィールド内補間回路Ｊ５は、同一フィールド内の隣接するラインの画素から対応する画素を生成する。例えば、図１４において、Ｎ＋１フィールドのＬ＋４ラインの画素Ｘを補間する場合は、フィールド内補間回路Ｊ５は、Ｎ＋１フィールドのＬ＋３ラインの画素ＣとＮ＋１フィールドのＬ＋５ラインの画素Ｄとから、例えば「Ｘ＝（Ｃ＋Ｄ）／２」（Ｃ，Ｄは画素の信号の明るさのレベルを示す）という演算によって画素Ｘを生成する。
【００１１】
切り換え回路Ｊ６は、１フィールド遅延回路Ｊ１の出力が現ラインである場合には、この現ライン信号を選択してプログレッシブ映像信号Ｊ７として出力する。切り換え回路Ｊ６は、動き検出回路Ｊ３が注目画素を「静止画」と判定すればフレーム間補間回路Ｊ４から与えられる信号をプログレッシブ映像信号Ｊ７として出力し、動き検出回路Ｊ３が注目画素を「動画」と判定すればフィールド内補間回路Ｊ５から与えられる生成信号をプログレッシブ映像信号Ｊ７として出力する。
【００１２】
このような構成の装置であれば、フレーム間で相関の大きい静止画については、フレーム間補間（時間的に２つ前または後のフィールドからなされる補間）によって生成されたプログレッシブ映像信号が出力される。一方、フレーム間で相関性の小さい動画については、フィールド内補間によって生成されたプログレッシブ映像信号が出力される。したがって、この方法によれば、理論上は、画像の動きにほぼ合致した補間処理が可能となるはずである。
【００１３】
【特許文献１】
特開平１０−１１２８４５号公報
【００１４】
【発明が解決しようとする課題】
しかしながら、従来例のような方法では垂直方向に大きな輝度差を持つ画像がゆっくり動いたときに正確な判定ができないことから、静止画に適したフレーム間補間処理と動画に適したフィールド内補間処理がうまく行われずに画像が劣化する場合がある。
【００１５】
このような場合の例を以下に示す。図１６は、インタレース映像信号に変換される前の元となる映像信号を示す。この映像信号は、正弦波的に明るさの度合い（輝度）が変化する。縦軸は輝度を表し、横軸はラインの番号を表している。黒の輝度は最低の値「０」とし、白の輝度は最大の値「２５５」として表示されている。図中の数値はサンプリング後のサンプル値を示す。
【００１６】
元となる映像信号の輝度は、Ｌラインで値「２１８」となり、ＬラインとＬ＋１ラインとの間で値「２５５」の最大輝度となり、Ｌ＋１ラインで値「２１８」となり、Ｌ＋１ラインとＬ＋２ラインの間で値「１２８」となり、Ｌ＋２ラインで値「３７」となり、Ｌ＋２ラインとＬ＋３との間で値「０」の最小輝度となり、Ｌ＋３ラインで値「３７」となり、Ｌ＋３ラインとＬ＋４ラインの間で値「１２８」となり、Ｌ＋４ラインで値「２１８」となる。以下、同様にＬ＋５ライン以降も変化している。この画像がインタレース映像信号として伝送された場合は、図１７のようになる。つまり、あるフィールドでは黒丸の値が伝送され、次のフィールドでは白丸の値が伝送される。
【００１７】
図１８は、このようなインタレース映像信号が１フィールドごとに１／２ラインずつ動いたときの映像信号を重ねたものである。すなわち、ｆ１フィールドでは、Ｌラインとして値「２１８」、Ｌ＋２ラインとして値「３７」、Ｌ＋４ラインとして値「２１８」、Ｌ＋６ラインとして値「３７」のそれぞれの輝度が伝送される。
【００１８】
続いて、ｆ２フィールドでは元の映像信号の波形が１／２ラインずつ動いているため、Ｌ＋１ラインとして値「２５５」、Ｌ＋３ラインとして値「０」、Ｌ＋５ラインとして値「２５５」、Ｌ＋７ラインとして値「０」が伝送される。以下、ｆ３フィールド、ｆ４フィールド、ｆ５フィールドおよびｆ６フィールドではそれぞれ図のように映像信号の輝度値が伝送される。このような各フィールドでのラインとサンプル値の関係を表１に示す。
【００１９】
【表１】
2004007568.tif 000003
【００２０】
表１（ａ）は、各フィールドにおいてインタレース映像信号としてサンプリングされる前の元となる映像信号の輝度値を示し、表１（ｂ）はインタレース映像信号としてサンプリングされた後の映像信号の輝度値を示している。このインタレース映像信号をうけた受信機側で補間信号処理されて伝送されないライン、すなわち表１（ｂ）の「−」欄の輝度値が求められ、プログレッシブ映像信号に変換される。
【００２１】
このようなインタレース映像信号が図１５に示す従来の動き適応型プログレッシブ変換装置で処理される場合の動作について説明する。従来の動き適応型プログレッシブ変換装置では、動き検出回路Ｊ３は、あるフィールドのインタレース映像信号の輝度値と時間的に２フィールド後または前のフィールドのインタレース映像信号との輝度値の差により、注目画素が「静止画」であるか「動画」であるかを判定する。その判定結果は切り換え回路Ｊ６へ送られる。
【００２２】
切り換え回路Ｊ６は、動き検出回路Ｊ３による判定結果が「静止画」であればフレーム間補間回路Ｊ４から与えられる信号をプログレッシブ映像信号Ｊ７として出力する。また、動き検出回路Ｊ３による判定結果が「動画」であればフィールド内補間回路Ｊ５から与えられる信号をプログレッシブ映像信号Ｊ７として出力する。
【００２３】
まず、動き検出回路Ｊ３の動作を表２（ａ）、表２（ｂ）を用いて説明する。
【００２４】
【表２】
2004007568.tif 000004
【００２５】
表２（ａ）は、あるフィールドのインタレース映像信号の輝度値と２フィールド後または前のフィールドのインタレース映像信号の輝度値との差を示している。表２（ａ）の値は動き検出回路Ｊ３によって演算されたものである。例えば、ｆ２フィールドのＬラインの輝度値は、ｆ１フィールドのＬラインの値「２１８」とｆ３フィールドのＬラインの値「３７」との差をとって値「１８１」となっている。同様に各フィールドの各ラインの輝度値が演算されている。
【００２６】
表２（ｂ）は、表２（ａ）の輝度値をもとにして動き検出回路Ｊ３が注目画素が「動画」であるかまたは「静止画」であるかを判定した結果である。ここでは、動画と静止画の明るさの閾値を値「２０」とする。閾値「２０」以上の場合は動き検出回路Ｊ３は注目画素を「動画」と判定し、「１９」以下の場合は動き検出回路Ｊ３は注目画素を「静止画」と判定する。
【００２７】
次に、フレーム間補間回路Ｊ４およびフィールド内補間回路Ｊ５の動作を説明する。
【００２８】
【表３】
2004007568.tif 000005
【００２９】
表３（ａ）はフレーム間補間回路Ｊ４の出力値を示したものである。例えば、映像入力がｆ２フィールドのＬラインにおいては、インタレース映像信号では実際には伝送されず、フレーム間での補間信号処理により求められる。そこでフレーム間補間回路Ｊ４でのｆ２フィールドのＬラインの輝度値は、表１（ｂ）のｆ１フィールドのＬラインの値「２１８」とｆ３フィールドのＬラインの値「３７」とで平均をとり、つまり「（２１８＋３７）／２＝１２８」として計算されている。表３（ａ）のその他の輝度値も同様にしてフレーム間の輝度値の平均として算出されている。
【００３０】
一方、表３（ｂ）はフィールド内補間回路Ｊ５の出力値を示したものである。例えばｆ１フィールドのＬ＋１ラインの輝度値をフィールド間での補間処理を行う場合、表１（ｂ）のｆ１フィールドのＬラインの値「２１８」と同じｆ１フィールドのＬ＋２ラインの値「３７」から平均が求められ、「（２１８＋３７）／２＝１２８」と計算されている。表３（ｂ）のその他の輝度値も同様にして、フィールド内の上下ラインの値の平均として算出されている。
【００３１】
次に、切り換え回路Ｊ６の動作を説明する。切り換え回路Ｊ６には、フレーム間補間回路Ｊ４から与えられる信号と、フィールド内補間回路Ｊ５から与えられる信号と、現ライン信号と、さらに動き検出回路Ｊ３から与えられる信号とが与えられる。
【００３２】
次の表４は、切り換え回路Ｊ６から出力されるプログレッシブ映像信号Ｊ７の信号の輝度値を示すものである。
【００３３】
【表４】
2004007568.tif 000006
【００３４】
表４（ａ）は、表２（ｂ）の動き検出回路Ｊ３の判定結果によって、フレーム間補間信号とフィールド内補間信号を切り換えて出力した結果を示している。動き検出回路Ｊ３が注目画素を「静止画」と判定すればフレーム間補間回路Ｊ４が生成した信号を出力し、動き検出回路Ｊ３が注目画素を「動画」と判定すればフィールド内補間回路Ｊ５が生成した信号を出力する。
【００３５】
表４（ａ）においてハッチングがなされている部分が「動画」と判定された部分である。なお、表４（ａ）の「−」の箇所は、現ラインのインタレース映像信号が出力されていることを示す。
【００３６】
表４（ｂ）は、補間ラインで出力された信号の輝度値と、表１（ａ）のインタレースされる前の元となる映像信号の輝度値との差を示したものである。この表４（ｂ）からわかるようにｆ３フィールドおよびｆ５フィールドにおいて、その輝度の差が値「９０」であり、非常に大きくなっていることが判る。これらの信号の最大値が値「２５５」であるのに対して、値「９０」という値は非常に大きく、プログレッシブ変換されたプログレッシブ映像信号を見ても大きなノイズとなってしまい、顕著な画質劣化として認識される。
【００３７】
このように、従来の動き適応型プログレッシブ変換装置では、画像がゆっくりとライン方向に対して垂直に動いたときには動き検出回路Ｊ３が注目画素を「動画」と判定しやすく、画質が劣化しやすいという課題があった。
【００３８】
本発明の目的は、垂直方向に大きな輝度差を持つ画像がゆっくり動いたときにおいても、正確な動き判定を行い、インタレース映像信号を安定で解像度の高いプログレッシブ映像信号に変換する画像変換装置を提供することである。
【００３９】
【課題を解決するための手段】
本発明の一局面に従う画像変換装置は、入力されたインタレース映像信号をプログレッシブ映像信号に変換する画像変換装置であって、入力されたインタレース映像信号に基づく演算によりプログレッシブ信号を生成するプログレッシブ信号生成回路と、プログレッシブ信号生成回路により生成された前記プログレッシブ信号に基づいて画像の垂直方向の動き量を算出する動き算出回路と、入力されたインタレース映像信号から静止画処理によって静止画プログレッシブ信号を生成する静止画処理回路と、入力されたインタレース映像信号から動画処理によって動画プログレッシブ信号を生成する動画処理回路と、動き算出回路により算出された垂直方向の動き量が第１の値より小さい場合に静止画処理回路により出力される静止画プログレッシブ信号を出力する出力回路とを備えたものである。
【００４０】
本発明に係る画像変換装置においては、入力されたインタレース映像信号に基づいてプログレッシブ信号が生成され、プログレッシブ信号に基づいて画像の垂直方向の動き量が動き算出回路により算出される。
【００４１】
また、入力されたインタレース映像信号から静止画処理によって静止画プログレッシブ信号が静止画処理回路により生成され、入力されたインタレース映像信号から動画処理によって動画プログレッシブ信号が動画処理回路により生成される。垂直方向の動き量が第１の値より小さい場合に静止画プログレッシブ信号が出力回路により出力される。
【００４２】
この場合、プログレッシブ信号に基づいて動き量が算出されるため、より正確で緻密な動き量を算出することができる。したがって、垂直方向の大きな輝度差を持つ画像が１ライン以下でゆっくり動いた場合でも正確な動き量を算出して画像の動きを判定することができるので、安定で解像度の高い映像を提供することができる。
【００４３】
プログレッシブ信号生成回路は、入力されたインタレース映像信号に基づいて、連続する複数のフィールドにそれぞれ対応する複数のインタレース映像信号を生成するインタレース生成回路と、インタレース生成回路により生成された複数のインタレース映像信号のうち第１の組み合わせの複数のインタレース映像信号に基づいて第１のプログレッシブ信号を生成する第１のプログレッシブ回路と、インタレース生成回路により生成された複数のインタレース映像信号のうち第１の組み合わせと異なる第２の組み合わせの複数のインタレース映像信号に基づいて第２のプログレッシブ信号を生成する第２のプログレッシブ回路とを含み、動き算出回路は、第１のプログレッシブ生成回路により生成された第１のプログレッシブ信号および第２のプログレッシブ生成回路により生成された第２のプログレッシブ信号に基づいて動き量を算出してもよい。
【００４４】
この場合、第１のプログレッシブ信号と第２のプログレッシブ信号とに基づいて動き量が算出されるため、より正確で緻密な動き量を算出することができる。したがって、垂直方向の大きな輝度差を持つ画像が１ライン以下でゆっくり動いた場合でも正確な動き量を算出して画像の動きを判定することができるので、安定で解像度の高い映像を提供することができる。
【００４５】
第１の値はライン間の間隔以下の値であってもよい。この場合、動き算出回路により算出された垂直方向の動き量がライン間の間隔以下の場合に静止画プログレッシブ信号がプログレッシブ映像信号として出力される。したがって、垂直方向に大きな輝度差を持つ画像がゆっくり動いたときにおいても、正確な動き判定を行い、インタレース映像信号を安定で解像度の高いプログレッシブ映像に変換することができる。
【００４６】
動き算出回路は、ライン間の間隔よりも小さい単位で垂直方向の動き量を算出してもよい。この場合、正確な動き検出を行うことができ、垂直方向の大きな輝度差を持つ画像がゆっくり動いたときにおいても、正確な動き判定を行い、インタレース映像信号を安定で解像度の高いプログレッシブ映像に変換することができる。
【００４７】
画像変換装置は、第１のプログレッシブ生成回路により生成された第１のプログレッシブ信号を用いた補間処理によりライン間の補間画素を生成し、第１のプログレッシブ信号における画素および補間画素を含む第１の補間信号を出力する第１の画素形成回路と、第２のプログレッシブ生成回路により生成された第２のプログレッシブ信号を用いた補間処理によりライン間の補間画素を生成し、第２のプログレッシブ信号における画素および補間画素を含む第２の補間信号を出力する第２の画素形成回路とをさらに備え、動き算出回路は、第１の画素形成回路から出力された第１の補間信号および第２の画素形成回路から出力された第２の補間信号に基づいて動き量を算出してもよい。
【００４８】
この場合、第１のプログレッシブ生成回路により第１の組み合わせの複数のインタレース映像信号に基づいて第１のプログレッシブ信号が生成され、第２のプログレッシブ生成回路により第２の組み合わせの複数のインタレース映像信号に基づいて第２のプログレッシブ信号が生成される。
【００４９】
また、第１の画素形成回路により第１のプログレッシブ信号における画素および補間画素を含む第１の補間信号が出力され、第２の画素形成回路により第２のプログレッシブ信号における画素および補間画素を含む第２の補間信号が出力され、動き算出回路により第１の補間信号および第２の補間信号から動き量が算出される。
【００５０】
したがって、インタレース映像信号をプログレッシブ映像信号に変換する際に、より厳しい変換精度を要求される垂直方向における精度を上げることができ、水平方向において新たに画素を生成する回路を省略できるので、回路規模の増大を低く抑えることができ、低コストに高精度のプログレッシブ映像に変換することができる。
【００５１】
出力回路は、動き量が第２の値より大きい場合に動画プログレッシブ信号をプログレッシブ映像信号として出力してもよい。この場合、動き算出回路により算出された垂直方向の動き量が第２の値より大きい場合に動画処理回路により出力される動画プログレッシブ信号がプログレッシブ映像信号として出力回路から出力される。
【００５２】
したがって、垂直方向に大きな輝度差を持つ画像がゆっくり動いたときにおいても、正確な動き判定を行い、インタレール映像信号を安定で解像度の高いプログレッシブ映像に変換することができる。
【００５３】
出力回路は、動き量が第１の値と第２の値との間にある場合、動き量に基づく割合で動画プログレッシブ信号と静止画プログレッシブ信号とを合成し、合成された信号をプログレッシブ映像信号として出力してもよい。
【００５４】
この場合、動き量に応じて動画プログレッシブ信号と静止画プログレッシブ信号とからプログレッシブ映像信号が生成されるので、画質劣化の少ない、解像度の高いプログレッシブ映像信号を生成することが可能である。
【００５５】
出力回路は、動き量がライン間の間隔以下である場合に静止画プログレッシブ信号の割合を０．５以上にしてもよい。この場合、動きの大きい画像に対しての誤動作を防止することができ、画質劣化の少ないプログレッシブ映像信号を生成することができる。
【００５６】
複数のインタレース映像信号は、連続する第１〜第４のフィールドに対応する第１〜第４のインタレース映像信号を含み、第１の組み合わせの複数のインタレース映像信号は、第１〜第３のインタレース映像信号を含み、第２の組み合わせの複数のインタレース映像信号は、第２〜第４のインタレース映像信号を含んでもよい。
【００５７】
この場合、より正確な動き検出をすることができ、垂直方向に大きな輝度差を持つ画像がゆっくり動いたときにおいても、正確な動き判定をすることができ、安定で解像度の高い映像を影響することができる。
【００５８】
第１のプログレッシブ生成回路により生成された第１のプログレッシブ信号は現ライン信号および補間ライン信号によって構成され、第１のプログレッシブ信号の現ライン信号は、第２のインタレース映像信号を用いて生成され、第１のプログレッシブ信号の補間ライン信号は、第１のインタレース映像信号と第３のインタレース映像信号との演算値を用いて生成され、第２のプログレッシブ生成回路により生成された第２のプログレッシブ信号は現ライン信号および補間ライン信号によって構成され、第２のプログレッシブ信号の現ライン信号は、第３のインタレース映像信号を用いて生成され、第２のプログレッシブ信号の補間ライン信号は、第２のインタレース映像信号と第４のインタレース映像信号との演算値を用いて生成されてもよい。
【００５９】
この場合、インタレース映像信号に多少の動きがあったとしても、補間ラインには、第１と第３のインタレース映像信号の演算により、また第２と第３のインタレース映像信号の演算により、相対的な動き量がキャンセルしあうように働くため、画像に動きがあったとしても　「静止画」　、　「動画」　の判定を正確に行うことができ、高精度に画質を改善でき、より高画質なプログレッシブ映像信号を提供することができる。
【００６０】
第１のインタレース映像信号と第３のインタレース映像信号との演算値は、第１および第３のインタレース映像信号の対応する画素とその周辺の画素との演算値であり、第２のインタレース映像信号と第４のインタレース映像信号との演算値は、第２および第４のインタレース映像信号の対応する画素とその周辺の画素との演算値であってもよい。
【００６１】
この場合、複数のインタレース映像信号の対応する画素とその周辺の画素との演算値を用いるため、よりノイズに強く、より精度の高い第１プログレッシブ信号と第２のプログレッシブ信号を生成することができ、より高精度の動き検出を行うことができる。
【００６２】
第１のインタレース映像信号と第３のインタレース映像信号との演算値は、第１および第３のインタレース映像信号の対応する画素の平均値であり、第２のインタレース映像信号と第４のインタレース映像信号との演算値は、第２および第４のインタレース映像信号の対応する画素の平均値であってもよい。
【００６３】
この場合、演算が平均をとることから非常に簡単に演算を行うことができ、演算回路を小さな規模にとどめることができる。したがって、低コストで画像変換装置を提供することができる。
【００６４】
動き算出回路は、第１のプログレッシブ生成回路により生成された第１のプログレッシブ信号と第２のプログレッシブ生成回路により生成された第２のプログレッシブ信号との間で注目画素の値を比較し、および、注目画素とその周辺の画素との値を比較し、その比較結果を動き量として出力してもよい。
【００６５】
この場合、動き算出回路の比較が注目画素だけにとどまらず、その周辺の画素をも含むので、動き検出をより高精度で行うことができる。
【００６６】
動き算出回路は、第２のプログレッシブ信号の補間ライン信号の注目画素の値と、注目画素に対応した第１のプログレッシブ信号の現ライン信号の画素の値と、現ライン信号の画素の上下の補間ライン信号の画素の値とを演算し、その演算結果を動き量として出力し、および／または、第１のプログレッシブ信号の補間ライン信号の注目画素の値と、注目画素に対応した第２のプログレッシブ信号の現ライン信号の画素の値と、現ライン信号の画素の上下の補間ライン信号の画素の値とを演算し、その演算結果を動き量として出力してもよい。
【００６７】
この場合、動き量を演算する演算が、２つのプログレッシブ信号の注目画素とその上下の補間ラインの画素に限定されるので、演算量を少なく抑えることができ、コストを低減することが可能となる。
【００６８】
画像変換装置は、第１のプログレッシブ生成回路により生成された第１のプログレッシブ信号を用いた補間処理によりライン間の補間画素を生成し、第１のプログレッシブ信号における画素および補間画素を含む第１の補間信号を出力する画素形成回路をさらに備え、動き算出回路は、第１の画素形成回路から出力された第１の補間信号および第２のプログレッシブ生成回路により生成された第２のプログレッシブ信号に基づいて画像の垂直方向の動き量を算出してもよい。
【００６９】
この場合、第１の画素形成回路から出力された第１の補間信号および第２のプログレッシブ生成回路により生成された第２のプログレッシブ信号に基づいて画像の垂直方向の動き量が算出されるので、より精度の高い動き検出が可能になり、画質劣化の少ない、解像度の高いプログレッシブ映像フィールド信号を生成することが可能となる。
【００７０】
また、インタレース映像信号をプログレッシブ映像信号に変換する際に、より厳しい変換精度を要求される垂直方向における精度を上げることができ、水平方向において新たに画素を生成する回路を省略できるので、さらに回路規模の増大を低く抑えることができ、低コストに高精度のプログレッシブ映像に変換することができる。
【００７１】
画像変換装置は、複数のフィールドに対応する複数のインタレース映像信号における注目画素およびその周辺の画素の値の平均値をそれぞれ算出し、算出された平均値に基づいて静止画プログレッシブ信号の適用または非適用を判定する判定回路をさらに備え、出力回路は、判定回路の判定結果が非適用の場合に動画プログレッシブ信号をプログレッシブ映像信号として出力してもよい。
【００７２】
この場合、複数のフィールドに対応する複数のインタレース映像信号における注目画素およびその周辺の画素の値の平均値に基づいて判定回路により静止画プログレッシブ信号の適用または非適用が判定され、判定回路の判定結果が非適用の場合に動画プログレッシブ信号がプログレッシブ映像信号として出力される。
【００７３】
したがって、フリッカ性の画像、例えば連続したカメラのフラッシュ等が含まれる画像に対しても、誤って静止画処理をしないようにすることができ、より精度の高いプログレッシブ映像信号を生成することができる。
【００７４】
また、非適用領域検出回路は、複数のフィールドに対応する複数のインタレース映像信号における注目画素およびその周辺の画素の信号の値の平均値を検出している。その結果、回路規模を比較的小さくすることができる。
【００７５】
判定回路は、複数のフィールドに対応する複数のインタレース映像信号の注目画素およびその周辺の画素の値の最大値および最小値をそれぞれ算出し、算出された平均値、最大値および最小値に基づいて静止画プログレッシブ信号の適用または非適用を判定してもよい。
【００７６】
この場合、複数のフィールドに対応する複数のインタレース映像信号の注目画素およびその周辺の画素の値の平均値、最大値および最小値に基づいて静止画プログレッシブ信号の適用または非適用が判定される。したがって、より正確に静止画プログレッシブ信号の適用または非適用が判定される。
【００７７】
判定回路は、算出された平均値のそれぞれの差が所定値より大きく、算出された同一フィールドの最大値と最小値との差のそれぞれの値が所定値より小さい場合に静止画プログレッシブ信号を非適用と判定してもよい。
【００７８】
この場合、より正確に静止画プログレッシブ信号の適用または非適用が判定される。
【００７９】
本発明の他の局面に従う画像変換方法は、入力されたインタレース映像信号をプログレッシブ映像信号に変換する画像変換方法であって、入力されたインタレース映像信号に基づく演算によりプログレッシブ信号を生成するステップと、生成されたプログレッシブ信号に基づいて画像の垂直方向の動き量を算出するステップと、入力されたインタレース映像信号から静止画処理によって静止画プログレッシブ信号を生成するステップと、入力されたインタレース映像信号から動画処理によって動画プログレッシブ信号を生成するステップと、算出された垂直方向の動き量が第１の値より小さい場合に静止画プログレッシブ信号を出力するステップとを備えたものである。
【００８０】
本発明に係る画像変換方法は、入力されたインタレース映像信号に基づいて、プログレッシブ信号が生成され、プログレッシブ信号に基づいて画像の垂直方向の動き量が算出される。
【００８１】
また、入力されたインタレース映像信号から静止画処理によって静止画プログレッシブ信号が生成され、入力されたインタレース映像信号から動画処理によって動画プログレッシブ信号が生成される。垂直方向の動き量が第１の値より小さい場合に静止画プログレッシブ信号が出力される。
【００８２】
この場合、生成されたプログレッシブ信号に基づいて動き量が算出されるため、より正確で緻密な動き量を算出することができる。したがって、垂直方向の大きな輝度差を持つ画像が１ライン以下でゆっくり動いた場合でも正確な動き量を算出して画像の動きを判定することができるので、安定で解像度の高い映像を提供することができる。
【００８３】
プログレッシブ信号を生成するステップは、入力されたインタレース映像信号に基づいて、連続する複数のフィールドにそれぞれ対応する複数のインタレース映像信号を生成するステップと、複数のインタレース映像信号のうち第１の組み合わせの複数のインタレース映像信号に基づいて第１のプログレッシブ信号を生成するステップと、複数のインタレース映像信号のうち第１の組み合わせと異なる第２の組み合わせの複数のインタレース映像信号に基づいて第２のプログレッシブ信号を生成するステップとを含み、動き量を算出するステップは、生成された第１のプログレッシブ信号および生成された第２のプログレッシブ信号に基づいて動き量を算出してもよい。
【００８４】
この場合、第１のプログレッシブ信号と第２のプログレッシブ信号とに基づいて動き量が算出されるため、より正確で緻密な動き量を算出することができる。したがって、垂直方向の大きな輝度差を持つ画像が１ライン以下でゆっくり動いた場合でも正確な動き量を算出して画像の動きを判定することができるので、安定で解像度の高い映像を提供することができる。
【００８５】
【発明の実施の形態】
以下、本発明に係る画像変換装置について説明する。なお、以下の説明では、映像信号を輝度信号に対応させて説明するが、色信号に対しても同様の処理を行うこともできる。また、この例に限らず、カラー表示を行う場合にも各色ごとに以下と同様に処理することにより、ＲＧＢ信号に対しても同様の効果を得ることができる。
【００８６】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る画像変換装置１００を示すブロック図である。図１に示す画像変換装置１００は、第１の１フィールド遅延回路１、第２の１フィールド遅延回路２、第３の１フィールド遅延回路３、第１のプログレッシブ映像生成回路４、第２のプログレッシブ映像生成回路５、比較回路６、フレーム間補間回路７、フィールド内補間回路８および出力回路９を備える。また、図示していないが、画像変換装置１００は、インタレース映像信号Ｖ１の同期信号、またはそれに対応する信号を受けてこれらの各ブロックに必要なタイミング信号を発生するタイミング発生回路を備えている。
【００８７】
画像変換装置１００の動作について以下に説明する。まず、インタレース映像信号Ｖ１は、連続して接続された第１の１フィールド遅延回路１、第２の１フィールド遅延回路２および第３の１フィールド遅延回路３により順々に遅延される。それにより、１フィールド遅れのインタレース映像信号ａ、２フィールド遅れのインタレース映像信号ｂおよび３フィールド遅れのインタレース映像信号ｃがそれぞれ生成される。したがって、１フィールドずつ連続して遅延した４つのインタレース映像信号が生成されることになる。
【００８８】
これらの４つのインタレース映像信号のそれぞれは、第１のオッドフィールド信号、第１のイーブンフィールド信号、第２のオッドフィールド信号および第２のイーブンフィールド信号によって構成されるか、または、第１のイーブンフィールド信号、第１のオッドフィールド信号、第２のイーブンフィールド信号および第２のオッドフィールド信号によって構成されることになる。なお、インタレース映像信号は２フィールドで画面の全走査線を構成するので、ここではその一方のフィールドをオッドフィールドと呼び、他方をイーブンフィールドと呼んでいる。
【００８９】
第１のプログレッシブ映像生成回路４にはインタレース映像信号ａ，ｂ，ｃが与えられる。第１のプログレッシブ映像生成回路４はそれらの信号からプログレッシブ映像フィールド信号Ｐ１を生成し、比較回路６に与える。また、第２のプログレッシブ映像生成回路５にはインタレース映像信号Ｖ１，ａ，ｂが与えられる。第２のプログレッシブ映像生成回路５はそれらの信号からプログレッシブ映像フィールド信号Ｐ２を生成し、比較回路６に与える。
【００９０】
比較回路６は、プログレッシブ映像フィールド信号Ｐ１とプログレッシブ映像フィールド信号Ｐ２とを比較して動き量情報Ｍを演算し、出力回路９に与える。
【００９１】
また、インタレース映像信号Ｖ１およびインタレース映像信号ｂはフレーム間補間回路７に与えられる。フレーム間補間回路７は、時間的に２フィールド前後のフィールド間で補間処理するフレーム間補間によってフレーム間補間信号Ｆ１を生成し、出力回路９に与える。
【００９２】
また、インタレース映像信号ａはフィールド内補間回路８に与えられる。フィールド内補間回路８は、インタレース映像信号ａからフィールド内補間によってフィールド内補間信号Ｆ２を生成し、出力回路９に与える。
【００９３】
出力回路９は、動き量情報Ｍに応じてフレーム間補間信号Ｆ１およびフィールド内補間信号Ｆ２を画素ごとに割合を変えて生成したプログレッシブ映像信号Ｖ２を出力する。動き量情報Ｍが小さい場合には静止画の確率が高くなるので、出力回路９は、フレーム間補間信号Ｆ１の割合が多くなるようにプログレッシブ映像信号Ｖ２を生成する。
【００９４】
本実施の形態に係る画像変換装置１００は、１フィールドずつ連続して遅延した４つのインタレース映像信号のうち１〜３番目のインタレース映像信号からプログレッシブ映像フィールド信号Ｐ２を生成し、２〜４番目のインタレース映像信号からプログレッシブ映像フィールド信号Ｐ１を生成する。
【００９５】
次に、画像変換装置１００は、このプログレッシブ映像フィールド信号Ｐ１とプログレッシブ映像フィールド信号Ｐ２とを比較し、その比較結果を動き量情報Ｍとして出力することができる。それにより、画像変換装置１００は、正確な動き判定を行うことができる。したがって、垂直方向の大きな輝度差を持つ画像がゆっくり動いたときなどにおいても、正確な動き判定をすることができ、安定で解像度の高いプログレッシブ映像信号を提供することができる。
【００９６】
以下、本発明の効果を、従来例で画質劣化が生じた図１６に示す垂直方向に正弦波的に輝度が変化する画像が図１８に示すように垂直方向にゆっくり動いたときの動作の例を用いて説明する。
【００９７】
元となる映像信号の値とインタレース映像信号としてサンプリングされた後の映像信号の値とは表５（ａ）および表５（ｂ）に従来例の表１（ａ）および表１（ｂ）と同様に示される。表５（ａ）および表５（ｂ）は、ｆ１フィールドからｆ９フィールドまでの９フィールド分を示している。
【００９８】
【表５】
2004007568.tif 000007
【００９９】
表５（ａ）には元となる映像信号の各フィールドの各ラインの値が示され、表５（ｂ）にはインタレース映像信号としてサンプリングされた後の信号の各フィールドの各ラインの値が示されている。一般的に表５（ｂ）に示すインタレース映像信号がフィールドごとに順番に伝送されている。図１においても表５（ｂ）に示されるインタレース映像信号が、フィールド毎に順番に画像変換装置１００にインタレース映像信号Ｖ１として与えられる。
【０１００】
インタレース映像信号Ｖ１は、第１の１フィールド遅延回路１、第２の１フィールド遅延回路２および第３の１フィールド遅延回路３に与えられる。第１のプログレッシブ映像生成回路４および第２のプログレッシブ映像生成回路５はそれぞれが補間処理によりプログレッシブ映像フィールド信号Ｐ１およびプログレッシブ映像フィールド信号Ｐ２を生成する。その動作を以下に詳しく説明する。
【０１０１】
図２（ａ）は、第２のプログレッシブ映像生成回路５の内部の構成例を示し、図２（ｂ）は、第１のプログレッシブ映像生成回路４の内部の構成例を示す。
【０１０２】
図２（ａ）の入力端子５０１には図１のインタレース映像入力Ｖ１が与えられ、入力端子５０２にはインタレース映像信号ａが与えられ、入力端子５０３にはインタレース映像信号ｂが与えられる。
【０１０３】
図２（ｂ）の入力端子４０１には図１のインタレース映像信号ａが与えられ、入力端子４０２にはインタレース映像信号ｂが与えられ、入力端子４０３にはインタレース映像信号ｃが与えられる。
【０１０４】
図２（ａ）の第２のプログレッシブ映像生成回路５は、１クロックの遅延回路５０４〜５０８、乗算回路５０９〜５１４、加算回路５１５および切り換え回路５１６を備える。
【０１０５】
図２（ｂ）の第１のプログレッシブ映像生成回路４は、１クロックの遅延回路４０４〜４０８、乗算回路４０９〜４１４、加算回路４１５および切り換え回路４１６を備える。
【０１０６】
乗算回路４０９、４１１、４１２、４１４、５０９、５１１、５１２、５１４ではそれぞれ１／８の乗算が行われ、乗算回路４１０、４１３、５１０、５１３では１／４の乗算が行われる。
【０１０７】
加算回路４１５では乗算回路４０９〜４１４から出力された信号が加算される。同様に加算回路５１５では乗算回路５０９〜５１４から出力された信号が加算される。
【０１０８】
このような構成により、第１のプログレッシブ映像生成回路４では、インタレース映像信号ａ，ｃがそれぞれ水平方向にフィルタリングされた後に平均化され、加算回路４１５に与えられる。
【０１０９】
切り換え回路４１６は、タイミング発生回路（図示せず）から与えられる信号Ｋ１に基づいて、インタレース映像信号ｂが現ラインの信号であれば１クロック遅延回路４０６で１フィールド遅延されたインタレース映像信号ｂを出力し、インタレース映像信号ｂが補間ラインの信号であれば加算回路４１５で生成された信号を出力する。
【０１１０】
また、同様に第２のプログレッシブ映像生成回路５では、インタレース映像信号Ｖ１およびインタレース映像信号ｂがそれぞれ水平方向にフィルタリングされた後に平均化されて、加算回路５１５に与えられる。
【０１１１】
切り換え回路５１６は、タイミング発生回路（図示せず）から与えられる信号Ｋ２に基づいて、インタレース映像信号ａが現ラインの信号であれば１クロック遅延回路５０６でインタレース映像信号ａを１フィールド遅延した信号を出力し、インタレース映像信号ａが補間ラインの信号であれば加算回路５１５で生成された信号を出力する。
【０１１２】
また、第１のプログレッシブ映像生成回路４、第２のプログレッシブ映像生成回路５の内部で行われているフィルタ処理（フィルタリング）および加算処理が、補間ラインに対する第１のフィールドおよび第３のフィールドの対応する画素とその周辺の画素の演算、または、第２のフィールドおよび第４のフィールドの対応する画素とその周辺の画素の演算に相当している。特にこの場合、平均値が算出されている。
【０１１３】
平均値を用いれば複雑な演算を簡略化することができ、回路の規模を削減することができるが、これに限らなくてもよい。例えば、フィールド間の重みの大小を考慮して、各フィールドの寄与する大きさを変えて補間処理を行うことも可能である。
【０１１４】
表６（ａ）および表６（ｂ）は、このような動作によって、第１のプログレッシブ映像生成回路４および第２のプログレッシブ映像生成回路５から出力された信号をそれぞれ示す。
【０１１５】
【表６】
2004007568.tif 000008
【０１１６】
表６（ａ）および表６（ｂ）において、ハッチングの部分が補間ラインとして演算によって求められた部分である。また、この演算の例については、水平方向に同じ値の信号が続いているとして、水平方向の影響はないものとしている。
【０１１７】
もちろん、実際の装置については水平方向のフィルタ演算を行うことによってノイズ等の影響を低減できる。
【０１１８】
表６（ａ）のｆ４フィールドのＬラインの値は、以下のようにして算出される。例えば、インタレース映像信号Ｖ１としてｆ４フィールドの信号が画像変換装置１００に与えられた場合を説明する。表５（ｂ）に示すように、ｆ４フィールドのＬラインは信号が伝送されていないので、補間処理を行う必要がある。インタレース映像信号Ｖ１としてｆ４フィールドの信号が入力されたときには、第３の１フィールド遅延回路３からはｆ１フィールドの信号が出力され、第２の１フィールド遅延回路２からはｆ２フィールドの信号が出力され、第１の１フィールド遅延回路１からはｆ３フィールドの信号が出力される。
【０１１９】
このとき、プログレッシブ映像フィールド信号Ｐ１の補間ラインは、第３の１フィールド遅延回路３から出力されるｆ１フィールドと第１の１フィールド遅延回路１のｆ３フィールドのそれぞれの現ラインの値から演算される。この場合は平均値（または平均値に近い値）が演算される。
【０１２０】
したがって、表５（ａ）より、ｆ４フィールドのＬラインの値は、ｆ１フィールドのＬラインの値「２１８」とｆ３フィールドのＬラインの値「３７」の平均値「（２１８＋３７）／２＝１２７．５」を近傍の整数値として四捨五入により求めた値「１２８」となる。同様にして、それぞれの補間ラインの信号が求められる。なお、表６（ａ）において「−」と記された欄は表５（ｂ）だけでは値が求まらないので表示を省略している。
【０１２１】
また、表６（ｂ）のｆ３フィールドのＬラインの値は、以下のようにして算出される。インタレース映像信号Ｖ１としてｆ３フィールドが画像変換装置１００に与えられた場合には、第２の１フィールド遅延回路２からはｆ１フィールドが出力され、第１の１フィールド遅延回路１からはｆ２フィールドが出力される。
【０１２２】
このとき、プログレッシブ映像フィールド信号Ｐ２の補間ラインは、第２の１フィールド遅延回路２の出力のｆ１フィールドの現ラインの値とインタレース映像信号Ｖ１の信号であるｆ３フィールドの現ラインの値とから演算される。この場合は平均値（または平均値に近い値）が演算される。したがって、ｆ４フィールドのＬラインの値は、表５（ａ）に示すｆ１フィールドのＬラインの値「２１８」とｆ３フィールドのＬラインの値「３７」の平均値「（２１８＋３７）／２＝１２７．５」を近傍の整数値として四捨五入により求めた値「１２８」となる。同様にして、それぞれの補間ラインの信号が求められる。
【０１２３】
次に、比較回路６の動作について詳しく説明する。図３は、比較回路６の内部の構成例を示す。
【０１２４】
図３に示すように、入力端子６０１にはプログレッシブ映像フィールド信号Ｐ２が与えられ、入力端子６０２にはプログレッシブ映像フィールド信号Ｐ１が与えられる。
【０１２５】
比較回路６は、１ライン遅延回路６０３〜６０５、乗算回路６０６〜６０８、加算回路６０９，６１０、減算回路６１１〜６１３および最小値選択回路６１４を備える。
【０１２６】
入力端子６０１に与えられたプログレッシブ映像フィールド信号Ｐ２は１ライン遅延回路６０３に与えられる。入力端子６０２に与えられたプログレッシブ映像フィールド信号Ｐ１は１ライン遅延回路６０４に与えられる。この１ライン遅延回路６０４から出力される信号は１ライン遅延回路６０５に与えられる。
【０１２７】
乗算回路６０６は１ライン遅延回路６０５から出力された信号を１／２倍し、乗算回路６０７は１ライン遅延回路６０４から出力された信号を１／２倍し、乗算回路６０８はプログレッシブ映像フィールド信号Ｐ１を１／２倍する。
【０１２８】
加算回路６０９は乗算回路６０６，６０７から出力された信号を加算し、加算回路６１０は乗算回路６０７，６０８から出力された信号を加算する。
【０１２９】
減算回路６１１は、１ライン遅延回路６０３から出力された信号と加算回路６０９から出力された信号とを減算した値を求め、その値の絶対値を出力する。減算回路６１２は、１ライン遅延回路６０３から出力された信号と１ライン遅延回路６０４から出力された信号とを減算した値を求め、その値の絶対値を出力する。減算回路６１３は、１ライン遅延回路６０３から出力された信号と加算回路６１０から出力された信号とを減算した値を求め、その値の絶対値を出力する。
【０１３０】
最小値選択回路６１４は、減算回路６１１〜６１３から出力された信号の最小値を選択する。最小値選択回路６１４から出力された信号は、比較回路６からの出力信号として出力端子６１５から出力される。
【０１３１】
この動作は、入力端子６０１に第２のプログレッシブ映像生成回路５が生成する補間ラインが与えられたときに、その補間ラインの画素と入力端子６０２に与えられたプログレッシブ映像フィールド信号Ｐ１の対応する画素との間で行われる。すなわち、この動作は、プログレッシブ映像フィールド信号Ｐ１およびプログレッシブ映像フィールド信号Ｐ２の対応する画素間の比較と対応する画素およびその周辺の画素の値の画素ごとの比較とにより、その結果を動き量情報Ｍとして出力することに相当している。
【０１３２】
この比較演算の結果を表７（ａ）に示す。なお表７において、縦のラインの欄および横のフィールドの欄は第１の１フィールド遅延回路１から出力されるインタレース映像信号ａのタイミングである。
【０１３３】
【表７】
2004007568.tif 000009
【０１３４】
例えば、ｆ４フィールドのＬ＋２ラインが比較回路６に与えられる場合の演算は下記のようになる。この場合の減算回路６１１には、プログレッシブ映像フィールド信号Ｐ２のｆ４フィールドのＬ＋１ラインの値である値「１９１」が入力される。
【０１３５】
また、プログレッシブ映像フィールド信号Ｐ１のｆ４フィールドのＬラインの値「１２８」とＬ＋１ラインの値「２５５」との平均値「１９１．５」が乗算回路６０７，６０８および加算回路６１０から求められ、その近傍の整数値「１９１」が減算回路６１１に与えられる。したがって、減算回路６１１は、減算値の絶対値「０」を出力する。
【０１３６】
また、減算回路６１２には、プログレッシブ映像フィールド信号Ｐ２のｆ４フィールドのＬ＋１ラインの値「１９１」とプログレッシブ映像フィールド信号Ｐ１のｆ４フィールドのＬ＋１ラインの値「２５５」とが与えられる。したがって、減算回路６１２は、減算値の絶対値「６４」を出力する。
【０１３７】
また、減算回路６１３には、プログレッシブ映像フィールド信号Ｐ２のｆ４フィールドのＬ＋１ラインの値「１９１」が与えられる。また、減算回路６１３には、プログレッシブ映像フィールド信号Ｐ１のｆ４フィールドのＬ＋１ラインの値「２５５」とＬ＋２の値である値「１２８」との平均値「１９１」が与えられる。したがって、減算回路６１３は、減算値の絶対値「０」を出力する。
【０１３８】
この３つの演算結果が表７（ａ）のｆ４フィールドのＬ＋１ラインの欄に値「０」、「６４」および「０」として記載されている。同様にして表７（ａ）のハッチングのある補間ラインの欄には、減算回路６１１〜６１３からの演算結果の値が表示されている。
【０１３９】
表７（ｂ）は、この減算回路６１１〜６１３与えられる値の最小値を示している。例えば、ｆ４フィールドのＬ＋１ラインでは、減算回路６１１〜６１３からの出力信号である値「０」、「６４」および「０」のなかの最小値である値「０」が選択されて表示されている。
【０１４０】
このように、比較回路６の動作として上述したような演算の例を示したが、比較回路６の演算は上記に限定されるものではない。例えば、さらに周辺のラインの値を加味して演算してもよい。その場合、さらに周辺の画素との演算が可能となるので、より精度の高い比較が可能となり、またノイズ等にも強い構成とすることができる。
【０１４１】
また、本実施の形態に係る画像変換装置１００は、プログレッシブ映像フィールド信号Ｐ２の補間ラインの画素について、プログレッシブ映像フィールド信号Ｐ１の現ラインの対応する画素の信号の値と現ラインの画素の上下の補間ラインの画素の値との差を演算することによって動き量情報Ｍを求めている。しかしながら、これとは反対に、プログレッシブ映像フィールド信号Ｐ１の補間ラインの画素について、プログレッシブ映像フィールド信号Ｐ２の現ラインの対応する画素の信号の値と現ラインの画素の上下の補間ラインの画素の値との差を演算することによって動き量情報Ｍを求めてもよく、また、この両者を組み合わせる構成としてもよい。
【０１４２】
次に、フレーム間補間回路７およびフィールド内補間回路８の動作について詳しく説明する。
【０１４３】
図４は、フレーム間補間回路７の内部の構成例を示し、図５は、フィールド内補間回路８の構成例を示す。
【０１４４】
図４に示すように、フレーム間補間回路７は１／２乗算回路７０３，７０４、加算回路７０５を備える。フレーム間補間回路７の入力端子７０１には、図１のインタレース映像入力信号Ｖ１が与えられる。入力端子７０２には、インタレース映像信号ｂが与えられる。
【０１４５】
フレーム間補間回路７に与えられたインタレース映像信号Ｖ１，ｂは、それぞれ乗算回路７０３、７０４でそれぞれ１／２に乗算された後に加算回路７０５で加算され、フレーム間補間信号Ｆ１として出力７０６より出力される。
【０１４６】
また、フレーム間補間回路７は、図示していないタイミング発生回路からの信号によりタイミング制御され、注目するフィールドの補間ラインの演算を行うように動作する。
【０１４７】
図５に示すように、フィールド内補間回路８は、１ライン遅延回路８０２、１／２乗算回路８０３，８０４および加算回路８０５を備える。
【０１４８】
フィールド内補間回路８の入力端子８０１には、図１のインタレース映像信号ａが与えられる。インタレース映像信号ａは、１ライン遅延回路８０２および乗算回路８０４に与えられる。乗算回路８０３は、与えられた信号に１／２を乗算した後、加算回路８０５に与える。乗算回路８０４は、与えられた信号に１／２を乗算した後に加算回路８０５に与える。
【０１４９】
加算回路８０５は与えられた信号を加算し、出力端子８０６からフレーム間補間信号Ｆ２として出力する。
【０１５０】
また、フレーム間補間回路７と同様に、フィールド内補間回路８は、図示していないタイミング発生回路からの信号でタイミング制御され、注目するフィールドの補間ラインの演算を行うように動作する。
【０１５１】
フレーム間補間回路７およびフィールド内補間回路８の出力信号の一例を、それぞれ下記に示す。
【０１５２】
【表８】
2004007568.tif 000010
【０１５３】
表８（ａ）は、フレーム間補間回路７から出力された信号を示し、表８（ｂ）は、フィールド内補間回路８から出力された信号を示す。この表においてハッチングがある部分が、注目フィールドの補間ラインの信号であり、これらの値が演算される。なお、表８は、インタレース映像信号ａのタイミングにおける補間処理の値を表示している。
【０１５４】
例えば、表８（ａ）においてｆ３フィールドのＬラインの欄の値は以下の通りとなる。つまり、インタレース映像信号ａがｆ３フィールドのＬラインの場合の値を下記の通りに求められる。
【０１５５】
この場合、フレーム間補間回路７の入力端子７０１にはインタレース映像信号Ｖ１のｆ３フィールドのＬラインの値「３７」（表５（ｂ）参照）が与えられる。また、フレーム間補間回路７の入力端子７０２にはインタレース映像信号ｂのｆ１フィールドのＬラインの値「２１８」が与えられる。フレーム間補間回路７は、与えられた値を乗算回路７０３，７０４のそれぞれで１／２に乗算し、加算回路７０５においてそれぞれの値を加算した値「１２７．５」の近傍の整数値「１２８」を求める。同様にして、その他のハッチングされた部分の値も演算される。
【０１５６】
次に、フィールド内補間回路８から出力されるフィールド内補間信号Ｆ２の一例については表８（ｂ）に示す。表８（ｂ）も、インタレース映像信号ａのタイミングにおける補間処理の値を示している。一例として、インタレース映像信号ａがｆ３フィールドのＬ＋１ラインにおける補間処理した値について以下に説明する。
【０１５７】
ｆ３フィールドのＬ＋１ラインがインタレース映像信号ａである場合には、フィールド内補間回路８には第１の１フィールド遅延回路１からの出力であるｆ２フィールドのＬ＋３ラインの値が入力される。このとき１ライン遅延回路８０２からは１ライン以上前の値、すなわちｆ２フィールドのＬ＋１ラインの値「２５５」が出力されて乗算回路８０３で１／２に乗算される。また乗算回路８０４ではｆ２フィールドのＬ＋３ラインの値である「０」が１／２に乗算されて出力されている。
【０１５８】
フィールド内補間回路８は、乗算回路８０３，８０４から与えられた信号を加算回路８０５で加算し、その値「１２７．５」の近傍値である「１２８」をフィールド内補間した値として求める。同様にして、その他のハッチングされた部分の数値が演算される。
【０１５９】
次に、出力回路９の動作について詳しく説明する。図６は、出力回路９の内部の構成例を示す。
【０１６０】
図６に示すように、出力回路９は、割合演算回路９０５、乗算回路９０６，９０７、加算回路９０８および切り換え回路９０９を備える。ここで、αは割合演算回路９０５により演算される割合値であり、０以上１以下の数値である。乗算回路９０７はα倍の乗算回路であり、乗算回路９０６は（１−α）倍の乗算回路である。
【０１６１】
入力端子９０１にはフレーム間補間信号Ｆ１が与えられ、入力端子９０２にはフィールド内補間信号Ｆ２が与えられる。また、入力端子９０４にはインタレース映像信号ａが与えられ、入力端子９０３には動き量情報Ｍに応じた値が与えられる。
【０１６２】
割合演算回路９０５は、入力端子９０３から与えられる動き量情報Ｍに応じて出力回路９から出力する静止画と動画の割合を演算する割合演算回路である。
【０１６３】
割合演算回路９０５は、入力端子９０３から与えられた動き量情報Ｍにより、フレーム間補間信号Ｆ１とフィールド内補間信号Ｆ２との割合を決める係数である割合値αを特定する。例えば、比較回路６から出力される動き量情報Ｍについて、０≦Ｍ＜１０のときは「α＝０」とし、１０≦Ｍ＜２０のときは「α＝０．２」とし、２０≦Ｍ＜３０のときは「α＝０．５」とし、３０≦Ｍのときは「α＝１」とするように決める。このように、出力回路９は、動き量情報Ｍが小さいほど割合値αが小さくなるように制御する。
【０１６４】
乗算回路９０６，９０７は、入力端子９０１，９０２からそれぞれ入力されたフレーム間補間回路７から出力された信号、フィールド内補間回路８からの出力信号をそれぞれ乗算し、加算回路９０８で加算する。
【０１６５】
このようにすれば、動き量情報Ｍが小さいほどフレーム間補間回路７の出力の割合が高くなるように制御することができる。
【０１６６】
切り換え回路９０９は、入力端子９０４に与えられたインタレース映像信号ａと加算回路９０８から与えられた信号とを切り換える。切り換え回路９０９は、図示していないタイミング発生回路によって、注目するフィールドの信号が現ラインであればインタレース映像信号ａを出力し、補間ラインであれば加算回路９０８から出力される信号を出力するように切り換えることができる。
【０１６７】
切り換え回路９の入力端子９０３には、表７（ｂ）に示されている動き量情報Ｍが入力される。例えば、ｆ４フィールド、ｆ５フィールドおよびｆ８フィールドの動き量情報Ｍは「０」であるので、割合演算回路９０５から出力される割合値αは「０」と演算される。
【０１６８】
ｆ６フィールド、ｆ７フィールドおよびｆ９フィールドの動き量情報Ｍは「１９」または「１３」であるので、割合演算回路９０５から出力される割合値αは「０．２」と演算される。この割合値αは表７（ｂ）のカッコ内に示されている。
【０１６９】
このように、出力回路９が割合値αの大小によって演算動作を行った結果を表９に示す。
【０１７０】
【表９】
2004007568.tif 000011
【０１７１】
表９（ａ）において、例えば、ｆ４フィールドのＬ＋１ラインの値は、動き量情報Ｍから求められる割合値αが値「０．０」（表７（ｂ）参照）であるので、フレーム間補間回路７の出力値は値「１９１」（表８（ａ）参照）となる。また、例えばｆ６フィールドのＬ＋１ラインの値は、動き量情報Ｍから求められる割合値αが値「０．２」（表７（ｂ）参照）であるので、フレーム間補間回路７の出力値は「６４」（表８（ａ）参照）に「０．８」（＝１−０．２）を乗じた値「５１．２」と、フィールド内補間回路８の出力値である値「１２８」（表８（ｂ）参照）に値「０．２」を乗じた値「２５．６」とを加えた値「７６．８」の近傍値である値「７７」となる。
【０１７２】
このように、ハッチングされている補間ラインの値と、ハッチングのない現ラインの値が表９（ａ）に示すように演算される。
【０１７３】
表９（ｂ）に、表９（ａ）に示される出力回路９から出力される値と元の映像信号との差の絶対値を示したものを示す。表９（ｂ）は、画像変換装置１００での遅延分である１フィールドの時間差を加味して、以下のように差が計算されている。
【０１７４】
例えば、元の映像信号ではｆ５フィールドの＋３ラインの値「２１８」はインタレース映像信号では伝送されないラインであるが、１フィールド分の遅延を加味して、出力回路９からは、ｆ６フィールドのＬ＋３ラインの値として値「１７９」が出力されている。このｆ５フィールドのＬ＋３ラインの値「２１８」と出力されているｆ６フィールドのＬ＋３ラインの値「１７９」との差の絶対値として値「３９」が計算される。このようにして、補間ラインでの元の映像信号の値と出力回路９から出力された値との差が、表９（ｂ）のように計算される。
【０１７５】
表９（ｂ）に示されるように、本発明の第１の実施の形態に係る画像変換装置１００によれば、補間ラインでの現信号との明るさの差を、値「４０」以下に抑えることができる。この値は、表４（ｂ）に示される従来例の補間ラインでの現信号との差である値「９０」に比べて、大幅に小さくすることが実現できている。
【０１７６】
つまり、本実施の形態によれば画像がゆっくりと垂直方向に動いたときに動画処理となりやすく、画質が劣化しやすいという従来例での課題を大幅に軽減することが可能となっている。
【０１７７】
このように本実施の形態による画像変換装置１００は、基になるフィールドが異なるプログレッシブ映像フィールド信号Ｐ１とプログレッシブ映像フィールド信号Ｐ２とを比較し、その比較結果を動き量情報Ｍとして出力することができるので、正確な動き検出を行うことができる。また、画像変換装置１００は、垂直方向の大きな輝度差を持つ画像がゆっくり動いたときなどにおいても、正確な動き判定をすることができ、安定で解像度の高い映像を提供することができる。
【０１７８】
また、本実施の形態では、１フィールドずつ連続して遅延した４つのインタレース映像信号Ｖ１，ａ，ｂ，ｃのうちインタレース映像信号Ｖ１，ａ，ｂからプログレッシブ映像フィールド信号Ｐ２を生成し、インタレース映像信号ａ，ｂ，ｃからプログレッシブ映像フィールド信号Ｐ１を生成する。このプログレッシブ映像フィールド信号Ｐ１とプログレッシブ映像フィールド信号Ｐ２とを比較している。
【０１７９】
なお、プログレッシブ映像フィールド信号Ｐ１およびプログレッシブ映像フィールド信号Ｐ２の生成は、１フィールドずつ連続して遅延した４つのインタレース映像信号のフィールド信号で作成することに限定されない。例えば、インタレース映像信号Ｖ１，ａ，ｂのうちのインタレース映像信号Ｖ１のフィールド信号とインタレース映像信号ａのフィールド信号とでプログレッシブ映像フィールド信号Ｐ１を作成し、インタレース映像信号ａ，ｂでプログレッシブ映像フィールド信号Ｐ２を作成してもよい。このようにすれば、フィールドメモリに蓄えるデータ量を削減することができ低コストで高性能の画像変換装置を提供することができる。
【０１８０】
また、本実施の形態においては、プログレッシブ映像フィールド信号Ｐ１の現ラインとして、インタレース映像信号ａを用い、補間ラインとしてインタレース映像信号Ｖ１とインタレース映像信号ｂとの演算値を用い、プログレッシブ映像フィールド信号Ｐ２の現ラインとして、インタレース映像信号ｂのフィールド信号を用い、補間ラインとしてインタレース映像Ｖ１のフィールド信号とインタレース映像信号ｃのフィールド信号との演算値を用いている。
【０１８１】
これによって、多少の動きがあったとしても、補間ラインには、インタレース映像信号Ｖ１，ｂの演算により、また、インタレース映像信号ａ，ｂの演算により、相対的な動き量がキャンセルし合うように働くため、映像に動きがあったとしても、「静止画」、「動画」の判定を正確に行うことができ、高精度に画質を改善でき、より高画質なプログレッシブ映像を提供することができる。
【０１８２】
さらに補間ラインの信号を演算する上で、対応するインタレース映像信号の対応する画素とその周辺の画素を演算に含めている。これにより、ノイズに強く、より精度の高いプログレッシブ映像フィールド信号Ｐ１とプログレッシブ映像フィールド信号Ｐ２を生成することができ、より高精度の動き検出を行うことができる。
【０１８３】
さらに、補間ラインの信号を演算する上で、対応するインタレース映像フィールドの対応する画素の平均値を演算している。これにより、回路規模を簡略化することが可能となり、低コストな回路を実現できる。
【０１８４】
また、比較回路６は、第１のプログレッシブ映像生成回路４が生成したプログレッシブ映像フィールド信号Ｐ１と第２のプログレッシブ映像生成回路５が生成したプログレッシブ映像フィールド信号Ｐ２との対応する画素間の比較と対応する画素およびその周辺の画素の値を画素ごとの比較により、その結果を動き量Ｍとして出力するものである。
【０１８５】
この場合、比較回路６の比較が対応する画素だけにとどまらず、周辺の画素をも含むので、動き検出をより高精度で行うことができるものである。
【０１８６】
一般には、インタレース映像信号をインタレース映像フィールド信号と呼び、プログレッシブ映像信号を、特に、プログレッシブ画像フレーム信号と呼ぶことがある。
【０１８７】
本発明の実施の形態の説明においては、最終的な出力に至る前の中間的なプログレッシブ映像信号をテレビ映像のフィールド単位の処理信号であることから、プログレッシブ映像フィールド信号と記している。この名称について、特にフィールド信号は、合成されたフレーム信号と呼び変えても意味的には同じである。つまり、本発明においては、プログレッシブ映像フィールド信号をプログレッシブ画像フレーム信号と呼び変えても同じ意味を指すものであり、本発明は、プログレッシブ映像フィールド信号という表記に限定されない。すなわち、プログレッシブ映像フィールド信号は、インタレース映像フィールド信号から生成されたプログレッシブ映像信号を示すものである。
【０１８８】
本実施の形態においては、第１の１フィールド遅延回路１、第２の１フィールド遅延回路２および第３の１フィールド遅延回路３、第１のプログレッシブ映像生成回路４および第２のプログレッシブ映像生成回路５がプログレッシブ信号生成回路に相当し、第１の１フィールド遅延回路１、第２の１フィールド遅延回路２および第３の１フィールド遅延回路３がインタレース生成回路に相当し、プログレッシブ映像フィールド信号Ｐ１が第１のプログレッシブ信号に相当し、第１のプログレッシブ映像生成回路４が第１のプログレッシブ回路に相当し、プログレッシブ映像フィールド信号Ｐ２が第２のプログレッシブ信号に相当し、第２のプログレッシブ映像生成回路５が第２のプログレッシブ回路に相当する。
【０１８９】
また、比較回路６が動き算出回路に相当し、フレーム間補間信号Ｆ１が静止画プログレッシブ信号に相当し、フレーム間補間回路７が静止画処理回路に相当し、フィールド内補間信号Ｆ２が動画プログレッシブ信号に相当し、フィールド内補間回路８が動画処理回路に相当し、インタレース映像信号Ｖ１，ａ，ｂ，ｃがそれぞれ第１〜第４のインタレース映像信号に相当する。
【０１９０】
（第２の実施の形態）
次に、第２の実施の形態に係る画像変換装置について説明する。第２の実施の形態に係る画像変換装置においては、図１の第１のプログレッシブ映像生成回路４が形成したプログレッシブ映像フィールド信号Ｐ１および第２のプログレッシブ映像生成回路５が形成したプログレッシブ映像フィールド信号Ｐ２のライン間に新たに複数の仮想の画素を形成する。
【０１９１】
その結果、第２の実施の形態に係る画像変換装置においては、第１の実施の形態に係る画像変換装置１００と比較して、画像が１ライン／フィールド以下でゆっくり動いた時でも、複数の仮想の画素に基づいて、より精密に動き情報を検出できるとともに、最適な静止画処理と動画処理との制御を実現できる。
【０１９２】
図７は、第２の実施の形態に係る画像変換装置のブロック図である。図７に示す第２の実施の形態に係る画像変換装置１００ａが、図１に示す第１の実施の形態に係る画像変換装置１００と異なる点は以下の点である。
第２の実施の形態に係る画像変換装置１００ａは、第１の実施の形態に係る画像変換装置１００の構成に、第１の映像信号形成回路１０および第２の映像信号形成回路１１をさらに含むものである。
【０１９３】
また、第２の実施の形態に係る画像変換装置１００ａは、第１の実施の形態に係る画像変換装置１００の比較回路６の代わりに比較回路６ａを含み、第１の実施の形態に係る画像変換装置１００の出力回路９の代わりに出力回路９ａを含む。
【０１９４】
第２の実施の形態に係る画像変換装置１００ａのその他の構成は、第１の実施の形態に係る画像変換装置１００の構成と同様であるので、同一構成部分には同一符号を付すものとする。
【０１９５】
以下、第２の実施の形態に係る画像変換装置１００ａが第１の実施の形態に係る画像変換装置１００の構成と異なる点について説明する。
【０１９６】
第２の実施の形態に係る画像変換装置１００ａの第１の映像信号形成回路１０は、第１のプログレッシブ映像生成回路４が出力するプログレッシブ映像フィールド信号Ｐ１の画素間に新たに画素を形成する。また、第２の映像信号形成回路１１は、第２のプログレッシブ映像生成回路５が出力するプログレッシブ映像フィールド信号Ｐ２の画素間に新たに画素を形成する。
【０１９７】
次に、比較回路６ａは、第１の映像信号形成回路１０が出力する新たに形成されたプログレッシブ映像フィールド信号Ｐ３と第２の映像信号形成回路１１が出力する新たに形成されたプログレッシブ映像フィールド信号Ｐ４とをそれぞれ対応する画素間で画素の値を比較して、または対応する画素とその周辺の画素の値とを比較して、その比較結果を動き量情報Ｍａとして出力する。
【０１９８】
以下に、第１の映像信号形成回路１０および第２の映像信号形成回路１１の構成について説明する。
【０１９９】
図８（ａ）は第１の映像信号形成回路１０の構成を示す図であり、図８（ｂ）は第２の映像信号形成回路１１の構成を示す図である。
【０２００】
図８（ａ）に示すように、第１の映像信号形成回路１０は、１ライン遅延回路１００２，１００３、乗算回路１００４，１００５，・・・，１０１５および加算回路１０１６，１０１７，・・・，１０２１を含む。
【０２０１】
また、乗算回路１００５，１００８，１０１１，１０１４のそれぞれの乗算係数は、１／４に設定されている。乗算回路１００６，１００７，１０１２，１０１３のそれぞれの乗算係数は、２／４に設定されている。乗算回路１００４，１００９，１０１０，１０１５のそれぞれの乗算係数は、３／４に設定されている。
【０２０２】
図８（ｂ）に示すように、第２の映像信号形成回路１１は、１ライン遅延回路１１０２，１１０３、乗算回路１１０４，１１０５，・・・，１１１５および加算回路１１１６，１１１７，・・・，１１２１を含む。
【０２０３】
また、乗算回路１１０５，１１０８，１１１１，１１１４のそれぞれの乗算係数は、１／４に設定されている。乗算回路１１０６，１１０７，１１１２，１１１３のそれぞれの乗算係数は、２／４に設定されている。乗算回路１１０４，１１０９，１１１０，１１１５のそれぞれの乗算係数は、３／４に設定されている。
【０２０４】
次に、図８（ａ）を用いて第１の映像信号形成回路１０の動作について説明する。
【０２０５】
第１のプログレッシブ映像生成回路４から出力されたプログレッシブ映像フィールド信号Ｐ１が、入力端子１００１に与えられる。入力端子１００１に与えられたプログレッシブ映像フィールド信号Ｐ１は、１ライン遅延回路１００２に与えられる。
【０２０６】
１ライン遅延回路１００２は、プログレッシブ映像フィールド信号Ｐ１を１ライン分遅延し、プログレッシブ映像フィールド信号Ｐ１１を生成し、その生成したプログレッシブ映像フィールド信号Ｐ１１を１ライン遅延回路１００３に与える。１ライン遅延回路１００３は与えられたプログレッシブ映像フィールド信号Ｐ１１を１ライン分遅延し、プログレッシブ映像フィールド信号Ｐ１２を生成する。
【０２０７】
入力端子１００１に与えられたプログレッシブ映像フィールド信号Ｐ１は、乗算回路１０１１，１０１３，１０１５にそれぞれ与えられる。１ライン遅延回路１００２により生成されたプログレッシブ映像フィールド信号Ｐ１１は、乗算回路１００５，１００７，１００９，１０１０，１０１２，１０１４にそれぞれ与えられる。１ライン遅延回路１００３により生成されたプログレッシブ映像フィールド信号Ｐ１２は、乗算回路１００４，１００６，１００８にそれぞれ与えられる。
【０２０８】
次に、乗算回路１００４において、与えられたプログレッシブ映像フィールド信号Ｐ１２が、設定された乗算係数と乗算されて加算回路１０１６へ出力される。乗算回路１００５において、与えられたプログレッシブ映像フィールド信号Ｐ１１が、設定された乗算係数と乗算されて加算回路１０１６へ出力される。乗算回路１００６において、与えられたプログレッシブ映像フィールド信号Ｐ１２が、設定された乗算係数と乗算されて加算回路１０１７へ出力される。
【０２０９】
乗算回路１００７において、与えられたプログレッシブ映像フィールド信号Ｐ１１が、設定された乗算係数と乗算されて加算回路１０１７へ出力される。乗算回路１００８において、与えられたプログレッシブ映像フィールド信号Ｐ１２が、設定された乗算係数と乗算されて加算回路１０１８へ出力される。乗算回路１００９において、与えられたプログレッシブ映像フィールド信号Ｐ１１が、設定された乗算係数と乗算されて加算回路１０１８へ出力される。乗算回路１０１０において、与えられたプログレッシブ映像フィールド信号Ｐ１１が、設定された乗算係数と乗算されて加算回路１０１９へ出力される。
【０２１０】
乗算回路１０１１において、与えられたプログレッシブ映像フィールド信号Ｐ１が、設定された乗算係数と乗算されて加算回路１０１９へ出力される。乗算回路１０１２において、与えられたプログレッシブ映像フィールド信号Ｐ１１が、設定された乗算係数と乗算されて加算回路１０２０へ出力される。乗算回路１０１３において、与えられたプログレッシブ映像フィールド信号Ｐ１が、設定された乗算係数と乗算されて加算回路１０２０へ出力される。乗算回路１０１４において、与えられたプログレッシブ映像フィールド信号Ｐ１１が、設定された乗算係数と乗算されて加算回路１０２１へ出力される。乗算回路１０１５において、与えられたプログレッシブ映像フィールド信号Ｐ１が、設定された乗算係数と乗算されて加算回路１０２１へ出力される。
【０２１１】
続いて、加算回路１０１６において、乗算回路１００４と乗算回路１００５との出力信号が加算され、出力端子１０２２からプログレッシブ映像フィールド信号が出力される。加算回路１０１７において、乗算回路１００６と乗算回路１００７との出力信号が加算され、出力端子１０２３からプログレッシブ映像フィールド信号が出力される。加算回路１０１８において、乗算回路１００８と乗算回路１００９との出力信号が加算され、出力端子１０２４からプログレッシブ映像フィールド信号が出力される。
【０２１２】
加算回路１０１９において、乗算回路１０１０と乗算回路１０１１との出力信号が加算され、出力端子１０２６からプログレッシブ映像フィールド信号が出力される。加算回路１０２０において、乗算回路１０１２と乗算回路１０１３との出力信号が加算され、出力端子１０２７からプログレッシブ映像フィールド信号が出力される。加算回路１０２１において、乗算回路１０１４と乗算回路１０１５との出力信号が加算され、出力端子１０２８からプログレッシブ映像フィールド信号が出力される。１ライン遅延回路１００２のプログレッシブ映像フィールド信号Ｐ１１が、出力端子１０２５から出力される。図８（ａ）に示す第１の映像信号形成回路１０においては、出力端子１０２２，・・・，出力端子１０２８から出力されるプログレッシブ映像フィールド信号が出力端子１０２９から出力される。
【０２１３】
上記の第１の映像信号形成回路１０の動作は、タイミング発生回路（図示せず）の信号に基づいて演算される。なお、タイミング発生回路の信号は、第１のプログレッシブ映像生成回路４により生成されるプログレッシブ映像フィールド信号Ｐ１の補間ラインが、１ライン遅延回路１００２から出力されるタイミングで形成されている。
【０２１４】
このとき、出力端子１０２２には、注目すべき補間ラインの画素の１／４の値と、補間ラインの上の現ラインの画素の３／４の値とが加算され出力されている。したがって、注目すべき補間ラインの画素から補間ラインの上の現ラインの画素への１ラインの３／４の距離にある場所の画素を形成したことになる。
【０２１５】
同様に、出力端子１０２３には、注目すべき補間ラインの画素の２／４の値と、補間ラインの上の現ラインの画素の２／４の値とが加算され出力されている。したがって、注目すべき補間ラインの画素から補間ラインの上の現ラインの画素への１ラインの２／４の距離にある場所の画素を形成したことになる。
【０２１６】
また、出力端子１０２４には、注目すべき補間ラインの画素の３／４の値と、補間ラインの上の現ラインの画素の１／４の値とが加算され出力されている。したがって、注目すべき補間ラインの画素から補間ラインの上の現ラインの画素への１ラインの１／４の距離にある場所の画素を形成したことになる。
【０２１７】
また、出力端子１０２６には、注目すべき補間ラインの画素の３／４の値と、補間ラインの下の現ラインの画素の１／４の値とが加算され出力されている。したがって、注目すべき補間ラインの画素から補間ラインの下の現ラインの画素への１ラインの１／４の距離にある場所の画素を形成したことになる。
【０２１８】
また、出力端子１０２７には、注目すべき補間ラインの画素の２／４の値と、補間ラインの下の現ラインの画素の２／４の値とが加算され出力されている。したがって、注目すべき補間ラインの画素から補間ラインの下の現ラインの画素への１ラインの２／４の距離にある場所の画素を形成したことになる。
【０２１９】
また、出力端子１０２８には、注目すべき補間ラインの画素の１／４の値と、補間ラインの下の現ラインの画素の３／４の値とが加算され出力されている。したがって、注目すべき補間ラインの画素から補間ラインの下の現ラインの画素への１ラインの３／４の距離にある場所の画素を形成したことになる。
【０２２０】
上記第１の映像信号形成回路１０の出力例および第２の映像信号形成回路１１の出力例を表に示す。
【０２２１】
【表１０】
2004007568.tif 000012
【０２２２】
表１０（ａ）は第１の映像信号形成回路１０の出力端子１０２９からの出力信号を示し、表１０（ｂ）は第２の映像信号形成回路１１の出力端子１１２９からの出力信号を示す。
【０２２３】
例えば、表１０（ａ）に示すように、第１の映像信号形成回路１０がｆ４フィールドのＬ＋２ラインとＬ＋１ラインとの間のＬ＋１．２５ラインの画素を算出する場合、Ｌ＋１ラインの画素の値である「２５５」を３／４倍した値である「１９１．２５」と、Ｌ＋２ラインの画素の値である「１２８」を１／４倍した値である「３２」とを加算して、その合計値「２２３．２５」を算出する。そして、第１の映像信号形成回路１０は、算出した合計値「２２３．２５」の近傍値として「２２３」を選択し、ｆ４フィールドのＬ＋１．２５ラインの画素の値として出力する。
【０２２４】
また、表１０（ｂ）に示すように、第２の映像信号形成回路１１がｆ５フィールドのＬ＋４ラインとＬ＋５ラインとの間のＬ＋４．２５ラインの画素を算出する場合、Ｌ＋４ラインの画素の値である「３７」を３／４倍した値である「２７．７５」と、Ｌ＋５ラインの画素の値である「１２８」を１／４倍した値である「３２」とを加算して、その合計値「５９．７５」を算出する。そして、第２の映像信号形成回路１１は、算出した合計値「５９．７５」の近傍値として「６０」を選択し、ｆ５フィールドのＬ＋４．２５ラインの画素の値として出力する。このようにして、他のラインの画素の値も算出され出力される。
【０２２５】
第１の映像信号形成回路１０および第２の映像信号形成回路１１では、上記のような演算が行われ、プログレッシブ映像フィールド信号Ｐ１，Ｐ２に新たに形成された画素を追加したプログレッシブ映像フィールド信号Ｐ３，Ｐ４が比較回路６ａに出力される。
【０２２６】
次に、比較回路６ａの構成および動作について説明する。図９は、比較回路６ａの内部構成を示すブロック図である。
【０２２７】
比較回路６ａは、バッファ回路６００３，６００４、動き演算回路６００５および最小値回路６００６を含む。
【０２２８】
比較回路６ａの入力端子６００１には、第１の映像信号形成回路１０からプログレッシブ映像フィールド信号Ｐ３が与えられ、入力端子６００２には第２の映像信号形成回路１１からプログレッシブ映像フィールド信号Ｐ４が与えられる。入力端子６００１，６００２から与えられたプログレッシブ映像フィールド信号Ｐ３，Ｐ４は、バッファ回路６００３，６００４にそれぞれ与えられる。バッファ回路６００３，６００４は、所定の間隔でプログレッシブ映像フィールド信号Ｐ３，Ｐ４を蓄積し、所定の間隔経過後に動き演算回路６００５にプログレッシブ映像フィールド信号Ｐ７，Ｐ８を与える。動き演算回路６００５は、バッファ回路６００３，６００４の両者から与えられたプログレッシブ映像フィールド信号Ｐ７，Ｐ８において、対応する画素間、または対応する画素とその周辺の画素の値を比較し、その比較結果を動き量Ｍ１として出力する。
【０２２９】
最小値回路６００６は、動き演算回路６００５から出力された動き量Ｍ１から最小値を選択して出力端子６００７から動き量情報Ｍａとして出力する。
【０２３０】
次に、動き演算回路６００５の動作例について説明する。動き演算回路６００５は、入力されるプログレッシブ映像フィールド信号に基づいて動き検出を行う。
【０２３１】
まず、動き演算回路６００５では、バッファ回路６００３，６００４からそれぞれ新たに画素を形成されたプログレッシブ映像フィールド信号Ｐ７，Ｐ８が与えられる。
【０２３２】
動き演算回路６００５において、動き検出は、プログレッシブ映像フィールド信号のｆ４フィールドのＬ＋３ラインの１画素、そのＬ＋３ラインの上３画素、およびそのＬ＋３ラインの下３画素の合計７画素に基づいて以下のように行われる。
【０２３３】
ｆ４フィールドのＬ＋３ラインの値は、表１０（ａ）に示すｆ４フィールドのＬ＋２．２５ラインからＬ＋３．７５ラインの値と、表１０（ｂ）に示すｆ４フィールドのＬ＋２．２５ラインからＬ＋３．７５ラインの値とのそれぞれの差の絶対値を加算することによって求められる。
【０２３４】
すなわち、ｆ４フィールドのＬ＋３ラインの値は、次式で表される。
【０２３５】
【数１】
2004007568.tif 000013
【０２３６】
上式の値は、画像が全く動かず静止している場合に最も小さな値を示す。例えば、ｆ４フィールドのＬ＋３ラインの値が小さな値を示す場合、画素周辺での画像の変化が生じていないと判定できるため、画像が静止画であると推定できる。
【０２３７】
また、ｆ４フィールドのＬ＋３ラインの１つ上の値は、表１０（ａ）に示すｆ４フィールドのＬ＋２ラインからＬ＋３．５０ラインの値と、表１０（ｂ）に示すｆ４フィールドのＬ＋２．２５ラインからＬ＋３．７５ラインの値とのそれぞれの差の絶対値を加算することによって求められる。
【０２３８】
以下、同一フィールドにおいて上下に隣接する２つのライン間の距離を１画素／フィールドと表現し、上記２つのライン間の距離の１／２を０．５画素フィールドと表現し、上記２つのライン間の距離の１／４を０．２５画素フィールドと表現し、上記２つのライン間の距離の３／４を０．７５画素フィールドと表現する。
【０２３９】
すなわち、ｆ４フィールドのＬ＋３ラインの１つ上の値は、次式で表される。
【０２４０】
【数２】
2004007568.tif 000014
【０２４１】
上式の値は、画像が下ライン方向に０．２５画素／フィールド動いている場合に最も小さな値を示す。
【０２４２】
また、ｆ４フィールドのＬ＋３ラインの２つ上の値は、表１０（ａ）に示すｆ４フィールドのＬ＋１．７５ラインからＬ＋３．２５ラインの値と、表１０（ｂ）に示すｆ４フィールドのＬ＋２．２５ラインからＬ＋３．７５ラインの値とのそれぞれの差の絶対値を加算することによって求められる。
【０２４３】
すなわち、ｆ４フィールドのＬ＋３ラインの２つ上の値は、次式で表される。
【０２４４】
【数３】
2004007568.tif 000015
【０２４５】
上式の値は、画像が下ライン方向に０．５０画素／フィールド動いている場合に最も小さな値を示す。
【０２４６】
このように、ｆ４フィールドのＬ＋３ラインの値は５５と算出され、ｆ４フィールドのＬ＋３ラインの１つ上の値は「３８」と算出され、ｆ４フィールドのＬ＋３ラインの２つ上の値は「１８」と算出される。同様に、ｆ４フィールドのＬ＋３ラインの３つ上の値は「２２」と算出され、ｆ４フィールドのＬ＋３ラインの１つ下の値は「７１」と算出され、ｆ４フィールドのＬ＋３ラインの２つ下の値は「８４」と算出され、ｆ４フィールドのＬ＋３ラインの３つ下の値は「９８」とそれぞれ算出される。
【０２４７】
これらのｆ４フィールドのＬ＋３ラインの値、Ｌ＋３ラインの１つ上の値、Ｌ＋３ラインの２つ上の値、Ｌ＋３ラインの３つ上の値、Ｌ＋３ラインの１つ下の値、Ｌ＋３ラインの２つ下の値、Ｌ＋３ラインの３つ下の値は、それぞれ動きの量が下方向に０．７５画素／フィールド、下方向に０．５０画素／フィールド、下方向に０．２５画素／フィールド、静止、上方向へ０．２５画素／フィールド、上方向へ０．５０画素／フィールド、上方向へ０．７５画素／フィールドの場合に最小値を示す。
【０２４８】
以上のように、動き演算回路６００５では、プログレッシブ映像フィールド信号Ｐ７，Ｐ８の相関性に基づいて動き量および動きの方向とその確からしさとが算出され、動き量Ｍ１として出力される。上記の動き演算回路６００５の動き量Ｍ１の出力結果を表に示す。
【０２４９】
【表１１】
2004007568.tif 000016
【０２５０】
例えば、表１１（ａ）に示すように、ｆ４フィールドのＬ＋３ラインの欄の上３欄と下３欄との値の中で、上側に０．５０画素／フィールドの動きを示す欄が最小値である「１８」を示している。その結果、映像フィールド信号の動き量および動き方向が下方向に０．５０画素／フィールドであり、その確からしさは、「１８」であると判定できる。
【０２５１】
なお、第２の実施の形態に係る画像変換装置１００ａにおいては、動き演算回路６００５の出力のうちの最小値に基づいて動き方向および動き量とその確からしさとを判定することとしたが、これに限定されず、所定の閾値を設定して７つの欄のうちの最小値が所定の閾値以下の場合に動き量が小さいと判定させてもよい。
【０２５２】
例えば、所定の閾値を「２０」に設定した場合、表１１（ａ）よりｆ４フィールドのＬ＋３ラインの欄の２つ上の欄に「２０」以下の欄が存在するので、プログレッシブ映像フィールド信号Ｐ７，Ｐ８の相関性に基づいて、下方向に０．５画素／フィールドの動き量および動き方向を有すると判定できる。その結果、出力回路９へ出力する情報を削減することができ、回路を簡略化することが可能となる。
【０２５３】
このように、動き演算回路６００５は、０．２５画素／フィールド、０．５０画素／フィールドおよび０．７５画素／フィールドの動き量と確からしさとを算出して、最小値回路６００６に動き量Ｍ１として与える。
【０２５４】
最小値回路６００６は、注目する補間ラインの画素での動き演算回路６００５から与えられる動き量Ｍ１のうち最小値を示す値を選択して動き量情報Ｍａを出力端子６００７に出力する。
【０２５５】
例えば、表１１（ａ）に示すｆ４フィールドのＬ＋３ラインの補間ラインでは、下方向に０．５画素／フィールドの動きを示す２つ上の欄の「１８」が選択される。すなわち、表１１（ｂ）に示すように、下方向に０．５画素／フィールドで、その確からしさは「１８」であるという値が出力される。
【０２５６】
上述したように、選択された値が小さいほど注目すべき補間ラインでの画素における動きの方向および動き量の確率が高いといえる。
【０２５７】
表１１（ｂ）は、上記のような動き量の最小値について、補間ラインでの画素ごとに値を示したものであり、この値が比較回路６ａから動き量情報Ｍａとして出力される。
【０２５８】
このように、第２の実施の形態に係る画像変換装置１００ａでは、ライン間に新たに画素が形成され、より解像度の高いプログレッシブ映像フィールド信号Ｐ３とプログレッシブ映像フィールド信号Ｐ４が形成され、これらを基にして比較回路６ａにより動き量情報Ｍａが算出される。
【０２５９】
したがって、第２の実施の形態に係る画像変換装置１００ａでは、精度の高い動き検出が可能となり、後述する出力回路での動画／静止画の出力割合の制御を正確にすることができるとともに、画質劣化が少なく解像度の高いプログレッシブ映像フィールド信号を生成することが可能となる。
【０２６０】
また、第２の実施の形態に係る画像変換装置１００ａの比較回路６ａでは、演算時に対応する画素間および対応する画素とその周辺の画素との値を比較し、その比較結果を動き量として出力している。この結果、周辺の画素も演算に使用することができるので、演算精度が向上するとともに、プログレッシブ映像フィールド信号の動き量の検出精度を向上することができる。
【０２６１】
また、演算時に使用する画素の間の関係は、上記実施例に限らず、対応する画素同士による演算のみを行ってもよく、または対応する画素とその周辺の画素との演算のみを行ってもよく、それらの両者の演算をあわせて行ってもよい。
また、第２の実施の形態に係る画像変換装置１００ａにおいては、プログレッシブ映像フィールド信号Ｐ３とプログレッシブ映像フィールド信号Ｐ４とが形成され、これらに基づいて、動き量を演算しているが、これに限定されず、他の比較の方法を用いてもよい。
【０２６２】
例えば、プログレッシブ映像フィールド信号Ｐ３については、新たに形成した画素を使用することなく、プログレッシブ映像フィールド信号Ｐ１として元々存在していた画素を使用するものとし、その元々存在していた画素と新たに形成したプログレッシブ映像フィールド信号Ｐ４とを比較するものとしてもよい。
【０２６３】
また、例えば、プログレッシブ映像フィールド信号Ｐ４については、新たに形成した画素を使用することなく、プログレッシブ映像フィールド信号Ｐ２として元々存在していた画素を使用するものとし、その元々存在していた画素と新たに形成したプログレッシブ映像フィールド信号Ｐ３とを比較するものとしてもよい。
【０２６４】
このような場合には、第１の映像信号形成回路１０または第２の映像信号形成回路１１のいずれか一方を削減することができるため、回路規模を削減することができるとともに回路コストの低減を図ることができる。
【０２６５】
この場合、比較回路６ａは、プログレッシブ映像フィールド信号Ｐ２およびプログレッシブ映像フィールド信号Ｐ３、プログレッシブ映像フィールド信号Ｐ１およびプログレッシブ映像フィールド信号Ｐ４、またはプログレッシブ映像フィールド信号Ｐ３およびプログレッシブ映像フィールド信号Ｐ４の対応する画素間、および対応する画素とその周辺の画素との値を比較し、その比較結果を動き量として出力することによって、動き量情報Ｍａを算出することができる。
【０２６６】
次に、出力回路９ａの動作を説明する。図１０は、出力回路９ａの内部構成の一例を示す図である。
【０２６７】
第２の実施の形態に係る出力回路９ａが、第１の実施の形態に係る出力回路９と異なる点は、割合演算回路９０５の代わりに割合演算回路９００５を含む点である。その他の構成は図６に示す割合演算回路９０５と同様であるので、同一部分には同一符号を付し、以下に異なる部分についてのみ説明する。
【０２６８】
図１０に示す割合演算回路９００５の入力端子９０３には、比較回路６ａからの動き量および動き方向とその確からしさを示す数値が与えられる。
【０２６９】
割合演算回路９００５は、与えられた動き量および動き方向とその確からしさを示す数値が所定の値以下である場合に静止画の割合が大きいと判定する。この場合、割合演算回路９００５は、静止画の割合が大きくなるように割合値αを小さくして出力する。
【０２７０】
例えば、割合演算回路９００５は、動き量および動き方向とその確からしさを示す数値（以下、動き量を示す数値と略記する。）に基づいて割合値αを以下のように設定する。
【０２７１】
動き量を示す数値が「０．５０」以下のとき、割合値αとして「０」を出力し、動き量を示す数値が「０．７５」以下のとき、割合値αとして「０．２」を出力し、動き量を示す数値が「１．００」以下のとき、割合値αとして「０．５」を出力し、動き量を示す数値が「１．００」よりも大きいとき、割合値αとして「１．０」を出力する。
【０２７２】
また、さらに、動き量を示す数値が「２０」以下の値を示す場合は、正確な動きの方向および動き量を抽出していると判定して上記各条件を使用し、動き量を示す数値が「２０」よりも大きな値を示す場合は、動きの方向および動き量が不確定であるとして割合値αを「１．０」に固定して出力するようにしてもよい。
【０２７３】
したがって、表１１（ｂ）に示す値が、割合検出回路９００５に与えられた場合、全ての動き量を示す数値が「０．５」以下となり、割合検出回路９００５は、乗算回路９０６，９０７に割合値αとして「０」を出力する。
【０２７４】
また、第２の実施の形態に係る割合値αの設定方法については、映像フィールド信号の動き量が１．０ライン以下のときに静止画の割合が大きくなるように設定しているが、これに限定されず、例えば、動き量を示す数値が「０．７５」以下のときに静止画の割合値αを大きくしてもよく、動き量を示す数値が「０．５０」以下のときに静止画の割合値αを大きくしてもよい。
【０２７５】
この場合、より正確な映像フィールド信号の動きを求めることができるとともに厳密に静止画の状態を検出することができるので、動画／静止画の検出精度を向上することができる。
【０２７６】
上記の条件によって、動き量を示す数値が「０．５０」以下であるときに割合値αを０と設定した場合の出力回路９ａの出力値を表に示す。
【０２７７】
【表１２】
2004007568.tif 000017
【０２７８】
また、表１２（ａ）により動き方向および動き量が確定された部分について補間画素の値を演算し、その確定された部分の演算結果とインタレースされる前の信号との差を表１２（ｂ）に示す。
【０２７９】
表１２（ｂ）については、表９（ｂ）における計算と同様に、この回路での遅延分である１フィールドの時間差を加味して計算している。この表１２（ｂ）を表９（ｂ）と比較するとｆ６フィールドでの誤差が、「３９」から「２６」に減少していることがわかる。
【０２８０】
以上のように、第２の実施の形態に係る画像変換装置１００ａは、第１の実施の形態に係る画像変換装置１００よりも高精度に動画または静止画を検出することができるため、より正確に画像を変換できることを示している。
【０２８１】
すなわち、第２の実施の形態に係る画像変換装置１００ａは、従来の動き適応型プログレッシブ変換装置が有する、画像がゆっくりとライン方向に動いたときに動画処理となりやすく、画質が劣化しやすいという課題に対して、第１の実施の形態に係る画像変換装置１００よりもさらに有効に課題を解決しているといえる。
【０２８２】
画像変換装置１００ａでは、新たに仮想の画素を形成したプログレッシブ映像フィールド信号Ｐ３とプログレッシブ映像フィールド信号Ｐ４とを用いて、それぞれの対応する画素間、および対応する画素とその周辺の画素の値とを比較し、その比較結果を動き量として出力検出したことによって、より精度の高い動き検出が可能になり、画質劣化の少ない解像度の高いプログレッシブ映像フィールド信号を生成することが可能となった。
【０２８３】
また、新たに画素を形成する際において、第１の映像信号形成回路１０または第２の映像信号形成回路１１は、それぞれプログレッシブ映像フィールド信号Ｐ３，Ｐ４のライン間に新たに画素を形成しているので、インタレース映像信号Ｖ１をプログレッシブ映像フィールド信号に変換する際により厳しい変換精度を要求される垂直方向に対しての精度を上げることができ、水平方向への新たに画素を生成する回路を省略できるので、回路規模の増大を低く抑えることができ、低コストに高精度の画像変換装置を提供することが可能となっている。
【０２８４】
第２の発明の実施の形態の説明においては、第１の１フィールド遅延回路１、第２の１フィールド遅延回路２および第３の１フィールド遅延回路３、第１のプログレッシブ映像生成回路４、第２のプログレッシブ映像生成回路５、第１の映像信号形成回路１０および第２の映像信号形成回路１１がプログレッシブ信号生成回路に相当し、第１の１フィールド遅延回路１、第２の１フィールド遅延回路２および第３の１フィールド遅延回路３がインタレース生成回路に相当し、プログレッシブ映像フィールド信号Ｐ１が第１のプログレッシブ信号に相当し、第１のプログレッシブ映像生成回路４が第１のプログレッシブ回路に相当し、プログレッシブ映像フィールド信号Ｐ２が第２のプログレッシブ信号に相当し、第２のプログレッシブ映像生成回路５が第２のプログレッシブ回路に相当し、第１の映像信号形成回路１０が第１の画素形成回路に相当し、第２の映像信号形成回路１１が第２の画素形成回路に相当する。
【０２８５】
また、比較回路６ａが動き算出回路に相当し、フレーム間補間信号Ｆ１が静止画プログレッシブ信号に相当し、フレーム間補間回路７が静止画処理回路に相当し、フィールド内補間信号Ｆ２が動画プログレッシブ信号に相当し、フィールド内補間回路８が動画処理回路に相当し、インタレース映像信号Ｖ１，ａ，ｂ，ｃがそれぞれ第１〜第４のインタレース映像信号に相当する。
【０２８６】
（第３の実施の形態）
次に、第３の実施の形態に係る画像変換装置１００ｂについて説明する。図１１は、第３の実施の形態に係る画像変換装置の構成を示すブロック図である。
【０２８７】
図１１に示す画像変換装置１００ｂが、図１の第１の実施の形態に係る画像変換装置１００の構成と異なる点は、フレーム間補間回路７が削除され、非適用領域検出回路１２が付加され、出力回路９の代わりに出力回路９ｂを含む点である。その他の構成は図１の画像変換装置１００ｂと同様であるので、同一部分には同一符号を付し、以下に異なる部分についてのみ説明する。
【０２８８】
図１１の非適用領域検出回路１２には、インタレース映像信号Ｖ１と第１の１フィールド遅延回路１からの出力信号であるインタレース映像信号ａとが与えられる。
【０２８９】
非適用領域検出回路１２は、インタレース映像信号Ｖ１およびインタレース映像信号ａに基づいてそれぞれのフィールド間の画像に対応する画素を含む周辺画素の値の平均値を検出する。
【０２９０】
一般に、インタレース映像信号Ｖ１の平均値と、インタレース映像信号ａとの平均値が大きく異なる場合、与えられた映像は、フィールド間で元々大きく信号値が変化するフリッカ性の画像であると考えられる。
【０２９１】
ここで、フリッカ性の画像とは、画像全体がちらつく状態、例えば、画像全体が１フィールド毎に白，黒，白，黒と繰り返し変化する状態をいう。実際には、暗室で連続してストロボ（フラッシュ）を発光させた場合の映像信号において、フリッカ性の画像が形成されることとなる。
【０２９２】
このようなフリッカ性の画像においては、静止画処理であるフレーム間の補間を行うと画質ひずみを生じるので、画像変換装置は、動画処理であるフィールド内補間処理の信号を出力すべきである。
【０２９３】
すなわち、白と黒とが交互に生じるフリッカ性の画像に対して静止画処理であるフレーム間の補間を行うと、白と黒との中間色であるグレーの画素の補間を行うこととなり、白のみの画像又は黒のみの画像において画質に歪が生じる。
【０２９４】
したがって、非適用領域検出回路１２は、フリッカ性の画像であるか否かを検出して、動画処理であるフィールド内補間処理の信号を出力すべきか否かの旨を出力回路９ｂに与える。
【０２９５】
出力回路９ｂは、動画処理であるフィールド内補間処理の信号を出力すべき旨が非適用領域検出回路１２から与えられたときに、フィールド内補間回路８の信号の割合を増加させて出力する。これによって、フリッカ性の画像、例えば連続したカメラのフラッシュ等が含まれる映像に対しても、誤って静止画処理をしないようにすることができ、より精度の高い画像変換装置１００ｂを提供することができる。
【０２９６】
また、非適用領域検出回路１２は、インタレース映像フィールドのフィールド間の映像信号の対応する画素を含む周辺の画素の信号の値の平均値を用いて検出している。その結果、比較的少ない回路規模で、より精度の高い画像変換装置１００ｂを提供することが出来る。
【０２９７】
また、第３の実施の形態に係る画像変換装置１００ｂでは、図１のフレーム間補間回路７が削除されて、フレーム間補間回路７からの出力の代わりに第２のプログレッシブ映像生成回路５の出力信号が出力回路９ｂに与えられている。これによって、フレーム間補間回路７が削減できるので、低コストの画像変換装置１００ｂを提供することができる。
【０２９８】
（他の例）
次に、図１１の非適用領域検出回路の他の例について説明する。図１２は、非適用領域検出回路の他の例を示すブロック図である。
【０２９９】
図１２に示す非適用領域検出回路１２ａは、第１の領域検出回路２１、第２の領域回路２２および判別回路３０を含む。
【０３００】
図１２に示すようにインタレース映像信号Ｖ１が、第１の１フィールド遅延回路１および第１の領域検出回路２１に与えられる。第１の１フィールド遅延回路１は、与えられたインタレース映像信号Ｖ１を１フィールド遅延させてインタレース映像信号ａを生成し、そのインタレース映像信号ａを第２の領域検出回路２２に与える。
【０３０１】
第１の領域検出回路２１は、与えられたインタレース映像信号Ｖ１から１ライン上における平均値ＡＶ１、１ライン上における最大値ＭＡＸ１、１ライン上における最小値ＭＩＮ１を判別回路３０に与える。第２の領域検出回路２２は、第１の１フィールド遅延回路１から与えられたインタレース映像信号ａの１ラインの平均値ＡＶ２、１ラインの最大値ＭＡＸ２、１ラインの最小値ＭＩＮ２を判別回路３０に与える。
【０３０２】
判別回路３０は、第１の領域検出回路２１および第２の領域検出回路２２から与えられた平均値ＡＶ１，ＡＶ２、最大値ＭＡＸ１，ＭＡＸ２および最小値ＭＩＮ１，ＭＩＮ２に基づいて与えられた画像がフィールド間で元々大きく信号値が変化するフリッカ性の画像であるか否かを検出する。
【０３０３】
例えば、判別回路３０は、第１の平均値ＡＶ１と第２の平均値ＡＶ２との差が第１の閥値より大きいか否かを判定する。次に、判別回路３０は、第１の最大値ＭＡＸ１と第１の最小値ＭＩＮ１との差が第２の閥値より大きいか否かを判定する。さらに、判別回路３０は、第２の最大値ＭＡＸ２と第２の最小値ＭＩＮ２との差が第３の閥値より大きいか否かを判定する。
【０３０４】
なお、フリッカ性の画像は、フィールド間で大きく信号値が変化するが、１フィールド内で大きく信号値が変化しない。
【０３０５】
そのため、判別回路３０は、第１の平均値ＡＶ１と第２の平均値ＡＶ２との差が第１の閥値よりも大きく、第１の最大値ＭＡＸ１と第１の最小値ＭＩＮ１との差が第２の閥値よりも小さく、かつ第２の最大値ＭＡＸ２と第２の最小値ＭＩＮ２との差が第３の閥値よりも小さい場合に、フリッカ性の画像であると判定した非適用領域検出信号ＮＩを出力回路９ｂに出力する。
【０３０６】
このように、非適用領域検出回路１２ａは、１ライン遅延させた映像信号の画素を含む周辺画素と、現ラインの画素を含む周辺画素との平均値を比較することにより、フリッカ性の画像であるか否かを正確に検出して、動画処理であるフィールド内補間処理の信号を出力すべきか否かの旨を出力回路９ｂに与えることができる。
【０３０７】
また、出力回路９ｂは、動画処理であるフィールド内補間処理の信号を出力すべき旨が非適用領域検出回路１２ａから与えられたときに、フィールド内補間回路８の信号の割合を増加させて出力する。これによって、フリッカ性の画像、例えば連続したカメラのフラッシュ等が含まれる映像に対しても、誤って静止画処理をしないようにすることができ、より精度の高い画像変換装置１００ｂを提供することができる。
【０３０８】
また、非適用領域検出回路１２ａは、インタレース映像信号のフィールド間の画像の対応する画素を含む周辺の画素の信号の値の平均値によりフリッカ性の画像か否かを検出している。その結果、比較的少ない回路規模で、より精度の高い画像変換装置１００ｂを提供することが出来る。
【０３０９】
（さらに他の例）
次に、図１１の非適用領域検出回路のさらに他の例について説明する。図１３は、非適用領域検出回路のさらに他の例を示すブロック図である。
【０３１０】
図１３に示す非適用領域検出回路１２ｂが、図１２に示す非適用領域検出回路１２ａと異なる点は、非適用領域検出回路１２ａの構成にさらに第３の領域検出回路２３および第２の１フィールド遅延回路２を含む点である。その他の構成は図１２に示す非適用領域検出回路１２ａと同様であるので、同一部分には同一符号を付し、以下に異なる部分についてのみ説明する。
【０３１１】
図１３に示すように、第１の１フィールド遅延回路１は、与えられたインタレース映像信号Ｖ１を１フィールド遅延させてインタレース映像信号ａを生成し、そのインタレース映像信号ａを第２の１フィールド遅延回路２および第２の領域検出回路２２に与える。
【０３１２】
第２の１フィールド遅延回路２は、与えられたインタレース映像信号ａを１フィールド遅延させてインタレース映像信号ｂを生成し、そのインタレース映像信号ｂを第３の領域検出回路２３に与える。
【０３１３】
第３の領域検出回路２３は、与えられたインタレース映像信号ｂから１ライン上における平均値ＡＶ３、１ライン上における最大値ＭＡＸ３、１ライン上における最小値ＭＩＮ３を判別回路３０に与える。
【０３１４】
判別回路３０は、第１の領域検出回路２１、第２の領域検出回路２２および第３の領域検出回路２３から与えられた平均値ＡＶ１，ＡＶ２，ＡＶ３、最大値ＭＡＸ１，ＭＡＸ２，ＭＡＸ３および最小値ＭＩＮ１，ＭＩＮ２，ＭＩＮ３に基づいて与えられた画像がフィールド間で元々大きく信号値が変化するフリッカ性の画像であるか否かを検出する。
【０３１５】
そのため、例えば、判別回路３０は、第１の平均値ＡＶ１と第２の平均値ＡＶ２との差が第１の閥値より大きいか否かを判定する。また、判別回路３０は、第２の平均値ＡＶ２と第３の平均値ＡＶ３との差が第４の閥値より大きいか否かを判定する。
【０３１６】
次に、判別回路３０は、第１の最大値ＭＡＸ１と第１の最小値ＭＩＮ１との差が第２の閥値より大きいか否かを判定する。判別回路３０は、第２の最大値ＭＡＸ２と第２の最小値ＭＩＮ２との差が第３の閥値より大きいか否かを判定する。さらに判別回路３０は、第３の最大値ＭＡＸ２と第３の最小値ＭＩＮ２との差が第５の閥値より大きいか否かを判定する。
【０３１７】
なお、フリッカ性の画像は、フィールド間で大きく信号値が変化するが、１フィールド内で大きく信号値が変化しない。
【０３１８】
判別回路３０は、第１の平均値ＡＶ１と第２の平均値ＡＶ２との差が第１の閥値よりも大きく、第１の最大値ＭＡＸ１と第１の最小値ＭＩＮ１との差が第２の閥値よりも小さく、第２の最大値ＭＡＸ２と第２の最小値ＭＩＮ２との差が第３の閥値よりも小さく、第３の平均値ＡＶ３と第２の平均値ＡＶ２との差が第１の閥値よりも大きく、かつ第３の最大値ＭＡＸ３と第３の最小値ＭＩＮ３との差が第５の閥値よりも小さい場合に、フリッカ性の画像であると判定した非適用領域検出信号ＮＩを出力回路９ｂに出力する。
【０３１９】
このように、非適用領域検出回路１２ａは、２ライン遅延させた映像信号の画素を含む周辺画素と、１ライン遅延させた映像信号の画素を含む周辺画素と、現ラインの画素を含む周辺画素との平均値を比較することにより、フリッカ性の画像であるか否かをより正確に検出して、動画処理であるフィールド内補間処理の信号を出力すべきか否かの旨を出力回路９ｂに与えることができる。
【０３２０】
また、出力回路９ｂは、動画処理であるフィールド内補間処理の信号を出力すべき旨が非適用領域検出回路１２ａから与えられたときに、フィールド内補間回路８の信号の割合を増加させて出力する。これによって、フリッカ性の画像、例えば連続したカメラのフラッシュ等が含まれる映像に対しても、誤って静止画処理をしないようにすることができ、特に精度の高い画像変換装置１００ｂを提供することができる。
【０３２１】
第３の発明の実施の形態の説明においては、第１の１フィールド遅延回路１、第２の１フィールド遅延回路２および第３の１フィールド遅延回路３、第１のプログレッシブ映像生成回路４、第２のプログレッシブ映像生成回路５、第１の映像信号形成回路１０および第２の映像信号形成回路１１がプログレッシブ信号生成回路に相当し、第１の１フィールド遅延回路１、第２の１フィールド遅延回路２および第３の１フィールド遅延回路３がインタレース生成回路に相当し、プログレッシブ映像フィールド信号Ｐ１が第１のプログレッシブ信号に相当し、第１のプログレッシブ映像生成回路４が第１のプログレッシブ回路に相当し、プログレッシブ映像フィールド信号Ｐ２が第２のプログレッシブ信号に相当し、第２のプログレッシブ映像生成回路５が第２のプログレッシブ回路に相当し、第１の映像信号形成回路１０が第１の画素形成回路に相当し、第２の映像信号形成回路１１が第２の画素形成回路に相当し、非適用領域１２，１２ａ，１２ｂが判定回路に相当する。
【０３２２】
また、比較回路６が動き算出回路に相当し、フレーム間補間信号Ｆ１が静止画プログレッシブ信号に相当し、フレーム間補間回路７が静止画処理回路に相当し、フィールド内補間信号Ｆ２が動画プログレッシブ信号に相当し、フィールド内補間回路８が動画処理回路に相当し、インタレース映像信号Ｖ１，ａ，ｂ，ｃがそれぞれ第１〜第４のインタレース映像信号に相当する。
【０３２３】
【発明の効果】
本発明によれば、プログレッシブ信号に基づいて動き量が算出されるため、より正確で緻密な動き量を算出することができる。したがって、垂直方向の大きな輝度差を持つ画像が１ライン以下でゆっくり動いた場合でも正確な動き量を算出して画像の動きを判定することができるので、安定で解像度の高い映像を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る画像変換装置を示すブロック図
【図２】（ａ）は第１のプログレッシブ映像生成回路の内部の構成例を示す図、（ｂ）は第２のプログレッシブ映像生成回路の内部の構成例を示す図
【図３】比較回路の内部の構成例を示す図
【図４】フレーム間補間回路の内部の構成例を示す図
【図５】フィールド内補間回路の構成例を示す図
【図６】出力回路の内部の構成例を示す図
【図７】第２の実施の形態に係る画像変換装置のブロック図
【図８】（ａ）は第１の映像信号形成回路の構成を示す図、（ｂ）は第２の映像信号形成回路の構成を示す図
【図９】比較回路の内部構成を示すブロック図
【図１０】出力回路の内部構成の一例を示す図
【図１１】第３の実施の形態に係る画像変換装置の構成を示すブロック図
【図１２】非適用領域検出回路の他の例を示すブロック図
【図１３】非適用領域検出回路のさらに他の例を示すブロック図
【図１４】インタレース映像信号の形態を示す図
【図１５】従来の動き適応型プログレッシブ変換装置の構成を示すブロック図
【図１６】垂直方向に正弦波的に輝度が変化する画像の一例を示す図
【図１７】インタレース映像信号に変換される前の元となる映像信号を示す図
【図１８】インタレース映像信号が１フィールドごとに１／２ラインずつ動いたときの映像信号を重ねた図
【符号の説明】
１　第１の１フィールド遅延回路
２　第２の１フィールド遅延回路
３　第３の１フィールド遅延回路
４　第１のプログレッシブ映像生成回路
５　第２のプログレッシブ映像生成回路
６，６ａ　比較回路
７　フレーム間補間回路
８　フィールド内補間回路
９，９ａ，９ｂ　出力回路
１０　第１の映像信号形成回路
１１　第２の映像信号形成回路
２３　第３の領域検出回路
３０　判別回路
１００，１００ａ，１００ｂ　画像変換装置
Ｖ１，ａ，ｂ，ｃ　インタレース映像信号
Ｐ１，Ｐ２，Ｐ３，Ｐ４　プログレッシブ映像フィールド信号
Ｆ１　フレーム間補間信号
Ｆ２　フィールド内補間信号
【図１】
2004007568.tif 000018
【図２】
2004007568.tif 000019
【図３】
2004007568.tif 000020
【図４】
2004007568.tif 000021
【図５】
2004007568.tif 000022
【図６】
2004007568.tif 000023
【図７】
2004007568.tif 000024
【図８】
2004007568.tif 000025
【図９】
2004007568.tif 000026
【図１０】
2004007568.tif 000027
【図１１】
2004007568.tif 000028
【図１２】
2004007568.tif 000029
【図１３】
2004007568.tif 000030
【図１４】
2004007568.tif 000031
【図１５】
2004007568.tif 000032
【図１６】
2004007568.tif 000033
【図１７】
2004007568.tif 000034
【図１８】
2004007568.tif 000035