(57)【要約】      （修正有）【課題】画像処理装置に内蔵されるメモリに対してソフトウェアアクセスとハードウェアアクセスの両方に適した構成を提供する。【解決手段】画像処理装置は、複数のメモリユニットを有する内蔵メモリと、ＣＰＵと、所定の画像処理を行う画像処理ユニットと、ＣＰＵからのソフトウエアアクセスに対応したソフトウエア用アドレスバス及びソフトウエア用データバスと、画像処理ユニットからのハードウエアアクセスに対応したハードウエア用アドレスバス及びハードウエア用データバスと、ソフトウエア用アドレスバスとハードウエア用アドレスバスのいずれかを選択してメモリユニットにアドレスを供給するアドレスセレクタと、ハードウエア用データバスの一部を選択してソフトウエア用データバスに出力するデータバスセレクタとを有し、ソフトウエアアクセスかハードウエアアクセスかに応じて切り替え制御される。【選択図】図４
2004246469.tif 000002
【特許請求の範囲】
【請求項１】
画像処理装置において、
複数のメモリユニットを有する内蔵メモリと、
ＣＰＵと、
所定の画像処理を行う画像処理ユニットと、
前記ＣＰＵからのソフトウエアアクセスに対応したソフトウエア用アドレスバス及びソフトウエア用データバスと、
前記画像処理ユニットからのハードウエアアクセスに対応したハードウエア用アドレスバス及び前記ソフトウエア用データバスよりバス幅が広いハードウエア用データバスとを有し、
前記ハードウエア用データバスは、複数のメモリユニットに分割して接続され、
更に、前記ソフトウエア用アドレスバスとハードウエア用アドレスバスのいずれかを選択して前記メモリユニットにアドレスを供給するアドレスセレクタと、前記ハードウエア用データバスの一部を選択してソフトウエア用データバスに出力するデータバスセレクタとを有し、
前記アドレスセレクタ及びデータバスセレクタが、ソフトウエアアクセスかハードウエアアクセスかに応じて切り替え制御されることを特徴とする画像処理装置。
【請求項２】
請求項１において、
前記データバスセレクタが、ソフトウエア用アドレスバスの一部のアドレスに応じて、ハードウエア用データバスの一部を選択することを特徴とする画像処理装置。
【請求項３】
請求項１において、
更に、前記ソフトウエア用データバスをハードウエア用データバス全体に分配する分配セレクタ回路を有し、書き込み時に、ソフトウエア用アドレスバスの一部のアドレスに応じて、複数のメモリユニットのいずれかが選択されることを特徴とする画像処理装置。
【請求項４】
請求項１において、
前記アドレスセレクタが、通常時はハードウエア用アドレスバスを選択し、ソフトウエアアクセスモード信号に応答して、ソフトウエア用アドレスバスを選択することを特徴とする画像処理装置。
【請求項５】
請求項１において、
前記内蔵メモリに、画像処理用テーブルデータがソフトウエアアクセスによりダウンロードされ、当該ダウンロードされた画像処理用テーブルデータがハードウエアアクセスにより読み出されることを特徴とする画像処理装置。
【請求項６】
ソフトウエアアクセスとハードウエアアクセスとを受け付けるメモリ装置において、
複数のメモリユニットと、
前記ソフトウエアアクセスに対応したソフトウエア用アドレスバス及びソフトウエア用データバスと、
前記ハードウエアアクセスに対応したハードウエア用アドレスバス及び前記ソフトウエア用データバスよりバス幅が広いハードウエア用データバスとを有し、前記ハードウエア用データバスは、複数のメモリユニットに分割して接続され、
更に、メモリ装置は、
前記ソフトウエア用アドレスバスとハードウエア用アドレスバスのいずれかを選択してメモリユニットにアドレスを供給するアドレスセレクタと、
前記ハードウエア用データバスの一部を選択してソフトウエア用データバスに出力するデータバスセレクタとを有し、
前記アドレスセレクタ及びデータバスセレクタが、ソフトウエアアクセスかハードウエアアクセスかに応じて切り替え制御されることを特徴とするメモリ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、内蔵メモリへのソフトウエアアクセス及びハードウエアアクセスを容易にした画像処理装置及びそれに利用されるメモリ装置に関する。
【０００２】
【従来の技術】
ホストコンピュータに直接またはネットワークを介して接続されるプリンタは、内部にコントローラと印刷エンジンを有する。コントローラは、ホストコンピュータから送信される印刷データを受信し、印刷データに対応した所定の画像処理を行って画像再生データを生成し、印刷エンジンに画像再生データを供給する。印刷エンジンは、供給された画像再生データに従って文字、グラフィック、イメージなどの画像を印刷する。
【０００３】
画像処理装置に対応するコントローラは、画像処理として、色変換処理、色補正処理、ハーフトーン処理などを行う。これらの処理は、一般に、ビットマップ展開された画像データを変換用テーブルを参照して処理後の画像データに変換する処理であり、変換用テーブルは、内蔵する高速メモリ（通常はスタティックＲＡＭ）に格納され、その高速メモリにアクセスすることで変換処理が高速に行われる。そして、各処理は、コントローラ内のＣＰＵにより適宜制御され、更に、ＣＰＵはそれらの処理に必要な変換用テーブルが格納される高速メモリの診断、初期化処理などを行う。また、印刷エンジンにも同様の高速メモリが内蔵され、印刷エンジン内での制御に利用される場合があり、その場合も、高速メモリは印刷エンジン内のＣＰＵによりアクセスを受ける（特許文献１）。
【０００４】
【特許文献１】
特開平８−２８２０６５号公報、図２のＳＲＡＭ
【０００５】
【発明が解決しようとする課題】
上記のコントローラ内の高速メモリは、ＣＰＵからソフトウエアアクセスによるアクセスを受けることがあれば、各画像処理ユニットからハードウエアアクセスによるアクセスを受けることもある。いずれの場合も、高速メモリに接続されるアドレスバスとデータバスを介してアクセスを受けることになる。ＣＰＵは、通常、それに対応したアドレスバス幅、データバス幅を有し、ソフトウエアアクセスではそれらのバス幅を有するＣＰＵバスを介して内蔵高速メモリにアクセスする必要がある。その場合、データバス幅に一定の制限があるので、大量のデータを読み出すことには不向きである。一方、各画像処理ユニットなどのハードウエア回路により高速メモリを参照する場合は、専用のアドレスバスによりアドレスを供給し、専用のデータバスにより大量のデータを読み出すことが好ましい。しかし、上記のようなソフトウエアアクセスによるバス幅の制限により、大量のデータを高速に読み出すことができない。
【０００６】
逆に、大量のデータの高速読み出しに対応して高速メモリのバスを構成すると、ＣＰＵの制約されたデータバス幅との相性が悪くなり、ＣＰＵからのソフトウエアアクセスを伴う処理は複雑になり、不良動作を招くおそれがある。
【０００７】
そこで、本発明の目的は、画像処理装置内の高速メモリに対してソフトウエアアクセスとハードウエアアクセスの両方に適した構成を提供することにある。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、本発明の一つの側面によれば、画像処理装置は、複数のメモリユニットを有する内蔵メモリと、ＣＰＵと、所定の画像処理を行う画像処理ユニットと、ＣＰＵからのソフトウエアアクセスに対応したソフトウエア用アドレスバス及びソフトウエア用データバスと、画像処理ユニットからのハードウエアアクセスに対応したハードウエア用アドレスバス及びハードウエア用データバスとを有する。そして、ソフトウエア用データバスはハードウエア用データバスよりバス幅が小さく、ハードウエア用データバスは、複数のメモリユニットに分割して接続されている。更に、画像処理装置は、ソフトウエア用アドレスバスとハードウエア用アドレスバスのいずれかを選択してメモリユニットにアドレスを供給するアドレスセレクタと、ハードウエア用データバスの一部を選択してソフトウエア用データバスに出力するデータバスセレクタとを有し、アドレスセレクタ及びデータバスセレクタが、ソフトウエアアクセスかハードウエアアクセスかに応じて切り替え制御されることを特徴とする。
【０００９】
上記の発明の側面によれば、ソフトウエアアクセス時とハードウエアアクセス時とで内蔵メモリへのアドレスバス及びデータバスを切り換えることができるので、内蔵メモリへのＣＰＵからのアクセスと画像処理ユニットからのアクセスとをそれぞれ最適なバス構成で実行することができる。
【００１０】
上記の発明の側面において、好ましい実施例では、データバスセレクタが、ソフトウエア用アドレスバスの一部のアドレスに応じて、ハードウエア用データバスの一部を選択する。
【００１１】
更に、上記の発明の側面において、好ましい実施例は、ソフトウエア用データバスをハードウエア用データバス全体に分配する分配セレクタ回路を有し、書き込み時に、ソフトウエア用アドレスバスの一部のアドレスに応じて、複数のメモリユニットのいずれかが選択される。
【００１２】
上記の目的を達成するために、本発明の別の側面によれば、メモリ装置は、複数のメモリユニットと、ソフトウエアアクセスに対応したソフトウエア用アドレスバス及びソフトウエア用データバスと、ハードウエアアクセスに対応したハードウエア用アドレスバス及びハードウエア用データバスとを有する。そして、ソフトウエア用データバスはハードウエア用データバスよりバス幅が小さく、ハードウエア用データバスは、複数のメモリユニットに分割して接続されている。更に、メモリ装置は、ソフトウエア用アドレスバスとハードウエア用アドレスバスのいずれかを選択してメモリユニットにアドレスを供給するアドレスセレクタと、ハードウエア用データバスの一部を選択してソフトウエア用データバスに出力するデータバスセレクタとを有し、アドレスセレクタ及びデータバスセレクタが、ソフトウエアアクセスかハードウエアアクセスかに応じて切り替え制御されることを特徴とする。
【００１３】
上記の発明の側面によれば、ソフトウエアアクセス時とハードウエアアクセス時とで内蔵メモリへのアドレスバス及びデータバスを切り換えることができるので、ＣＰＵからのソフトウエアアクセスと処理ユニットからのハードウエアアクセスとをそれぞれ最適なバス構成で実行することができる。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【００１５】
図１は、本実施の形態における画像処理装置を内蔵するプリンタの構成図である。プリンタ１６は、ホストコンピュータ１０に直接又はネットワークを介して接続される。ホストコンピュータ１０にインストールされた図示しないアプリケーションにより文字、グラフィックス、イメージなどの画像データが生成され、プリンタに対応したドライバ１２がアプリケーションにより生成された画像データを印刷するための印刷データ１４を生成して、プリンタ１６に送信する。この印刷データ１４は、種々の形態が考えられる。例えば、プリンタ１６に対応したページ記述言語で記述された印刷データ、当該ページ記述言語を解釈して変換されたプリンタ１６に対応した中間コード、更に、ビットマップに展開したＲＧＢの画像データなどである。いずれの形態の印刷データがプリンタに供給されるかは、プリンタ１６の画像処理装置に構成に依存する。
【００１６】
プリンタ１６は、印刷データ１４を受信して所定の画像処理を行って画像再生データ２０を生成するコントローラ１８と、コントローラ１８が生成する画像再生データ２０を供給されて所定の印刷用紙に画像を印刷する印刷エンジン２２とを有する。印刷エンジン２２は、例えば感光ドラムを有しレーザ光の走査によりドラム上に形成した潜像にトナーを付着現像する電子写真方式のものや、インクを印刷用紙に吐出して画像形成を行うインクジェット方式のものなどである。印刷エンジン２２が電子写真方式であれば、画像再生データ２０は、レーザ駆動パルスまたはパルス幅データであり、インクジェット方式であれば、画像再生データ２０は、プリンタヘッドのインク吐出信号またはその吐出データである。
【００１７】
図２は、コントローラ１８を構成する画像処理装置の構成図である。コントローラ１８は、コントローラ全体を制御するＣＰＵと、ＣＰＵからの指令に応答して画像処理を行う専用チップからなる画像処理チップ２４と、大容量の半導体チップ、例えばダイナミックＲＡＭからなる外部メモリＤＲＡＭとを有し、ＣＰＵと画像処理チップ２４とはＣＰＵバス３６により接続され、外部メモリＤＲＡＭと画像処理チップ２４とはメモリバス３８により接続されている。そして、このＣＰＵバス３６とメモリバス３８とは、ＣＰＵのアーキテクチャーに対応して、例えば３２ビットのデータバス幅を有する。
【００１８】
画像処理チップ２４は、ＣＰＵバス３６に接続されＣＰＵと画像処理チップ内の回路とのインターフェースを行うＣＰＵ制御部３２と、印刷データ１４を受信し所定の入力処理を行う入力処理部２６と、ＣＰＵから制御または管理に使用されるレジスタ部２８と、所定の画像処理を行い高速メモリＳＲＡＭを内蔵する画像処理部３０と、外部メモリＤＲＡＭのメモリ制御を行うメモリ制御部３４とを有する。図中、実線はハードウエアによるアクセスパスを示し、破線はソフトウエアによるアクセスパスを示す。
【００１９】
ＣＰＵは、外部メモリＤＲＡＭにアクセスするときは、ＣＰＵバス３６を介してＣＰＵアクセスを行い、そのアクセスがＣＰＵ制御部３２を介してメモリ制御部３４に伝えられる。メモリ制御部３４は、ＣＰＵアクセスに応答してメモリ制御により外部メモリＤＲＡＭに書き込みまたは読み出しを行う。読み出されたデータは、メモリ制御部３４及びＣＰＵ制御部３２を介してＣＰＵバス３６に転送される。また、ＣＰＵは、画像処理チップ２４への制御、管理を行うために、レジスタ２８に対してアクセスを行う。このレジスタへのアクセスは、ＣＰＵバス３６及びＣＰＵ制御部３２を介して行われる。
【００２０】
更に、ＣＰＵは、画像処理部３０が内蔵する高速メモリＳＲＡＭに対してもアクセスを行うことができる。例えば、高速メモリＳＲＡＭに外部メモリＤＲＡＭ内の変換テーブルデータをダウンロードする時は、ＣＰＵは、外部メモリＤＲＡＭに対してＣＰＵリードを行い変換テーブルデータを読み出すと共に、画像処理部３０の内蔵メモリＳＲＡＭに対してＣＰＵライトを行い、読み出した変換テーブルデータを内蔵メモリＳＲＡＭに書き込む。また、ＣＰＵは、内蔵メモリＳＲＡＭの診断を行うために、直接ＣＰＵライト及びＣＰＵリードを行うこともできる。また、ＣＰＵは、電源起動時などの初期化動作において、内蔵メモリＳＲＡＭに初期値をＣＰＵライトする場合もある。
【００２１】
入力処理部２６は、ホストコンピュータから送信される印刷データ１４を受信し、外部メモリＤＲＡＭのバッファ領域に格納する。この時の外部メモリＤＲＡＭへのアクセスは、実線で示されるとおり、入力処理部２６がメモリ制御部３４に対して行う。入力処理部２６は、印刷データ１４がビットマップ展開されたＲＧＢの画像データであれば、それを外部メモリＤＲＡＭにそのまま格納する。また、印刷データ１４がＰＤＬデータや中間コードの場合は、それに対する所定の処理を行いＲＧＢの画像データなどを生成して外部メモリＤＲＡＭに格納する。そして、画像処理部３０は、外部メモリＤＲＡＭに格納された画像データを読み出し後述する画像処理を行い画像再生データ２０を生成する。その場合、画像処理部３０内の画像処理ユニットは内蔵するメモリＳＲＡＭにアクセスして変換テーブルデータを参照する。
【００２２】
このように、入力処理部２６や画像処理部３０は、外部メモリＤＲＡＭに対してＣＰＵを介することなくハードウエアアクセスを行う。また、画像処理部内の画像処理ユニットも内蔵メモリＳＲＡＭに対してＣＰＵを解することなく直接ハードウエアアクセスを行う。更に、レジスタ２８に対しても直接アクセスが行われる。
【００２３】
図３は、画像処理部の構成例を示す図である。入力処理部２６が外部メモリＤＲＡＭにＲＧＢの画像データを格納した後、画像処理部３０の色変換ユニット４０がその画像データを外部メモリＤＲＡＭから読み出し、内蔵メモリＳＲＡＭ内にダウンロード済みの色変換テーブルを参照してＣＭＹＫの画像データに色変換する。色変換により求められたＣＭＹＫの画像データは、更に色補正ユニット４２により所定の色補正を施される。色補正処理では、色補正ユニット４２が内蔵メモリＳＲＡＭ内の色補正テーブル４３を参照することで行われる。そして、色補正された画像データは、圧縮・解凍ユニット４４により圧縮され、一旦外部メモリＤＲＡＭ内に格納される。
【００２４】
その後、外部メモリＤＲＡＭに格納された圧縮済みの画像データが圧縮・解凍ユニット４４により読み出され、解凍されて、ハーフトーン処理ユニット４６に供給される。ハーフトーン処理ユニット４６は、内蔵メモリＳＲＡＭにダウンロード済みのハーフトーンテーブル４７に画像データをアドレスとして供給し、そのアドレスに対応する画像再生データを読み出すことで、ハーフトーン処理された画像再生データを生成する。
【００２５】
以上のとおり、画像処理部３０内の各処理ユニット４０，４２，４６は、内蔵するメモリＳＲＡＭにＣＰＵを介することなくハードウエアアクセスする。また、この内蔵メモリＳＲＡＭには、破線で示すとおり、各テーブルデータのダウンロードや、診断用の書き込み・読み出しを行うために、ＣＰＵ制御部３２からのＣＰＵリードやＣＰＵライトなどのソフトウエアアクセスが行われる。
【００２６】
図４は、画像処理部に内蔵される高速メモリＳＲＡＭの詳細構成図である。この構成例では、８つのメモリブロック５０が設けられ、８つのメモリブロックに共通に８ビットのアドレスバス５２が設けられる。更に、８つのメモリブロック５０それぞれに３２ビットずつのハードウエア用データバス５４が設けられ、合計で２５６ビットのバス幅になっている。また、８つのメモリブロック５０それぞれには、個別のチップセレクト信号ＣＳ０−７が供給され、共通のライトイネーブル信号ＷＲ−ＥＮが供給される。
【００２７】
このアドレスバス５２に対して、ハードウエアアクセス用のアドレスバスＨＡＲＤ−ＡＤＤＲと、ソフトウエアアクセス用のアドレスバスＳＯＦＴ−ＡＤＤＲとが、セレクタ５６を介して接続される。更に、ハードウエア用データバス５４に対して、ソフトウエア用の出力データバスＳＯＦＴ−ＯＵＴが、セレクタ５８を介して、ソフトウエア用の入力データバスＳＯＦＴ−ＩＮが、セレクタ６０を介して、それぞれ接続される。また、メモリブロックに供給されるチップセレクト信号線は、ハードウエアアクセス用チップセレクト信号ＣＳとソフトウエア用アドレスバスの一部ＳＯＦＴ−ＡＤＤＲのいずれかがセレクタ６２を介して接続される。そして、セレクタ５６，６２には、ソフトウエアモード信号Ｓ／Ｗ−ＭＯＤＥが供給され、セレクタ５６，６２は、デフォルト状態ではハードウエアアクセス側を選択し、ソフトウエアモード信号Ｓ／Ｗ−ＭＯＤＥに応答してソフトウエアアクセス側を選択する。このソフトウエアモード信号Ｓ／Ｗ−ＭＯＤＥは、ＣＰＵによりレジスタ部２８に設定されるソフトウエアモードフラグによりソフトウエアアクセス状態に設定される。
【００２８】
この内蔵メモリに対するハードウエアアクセスとソフトウエアアクセスの動作について説明する。図５は、ハードウエアアクセスのタイミングチャート図であり、図６は、ソフトウエアアクセスのタイミングチャート図である。ハードウエアアクセスでは、読み出し時は、画像処理部内の処理ユニットがハードウエア用アドレスバスＨＡＲＤ−ＡＤＤＲに８ビットのアドレスを出力し、チップセレクト信号ＣＳを選択状態にする。これにより、８ビットのアドレスがセレクタ５６を介してアドレスバス５２に供給され、更に、８個のメモリブロック５０に並列に供給され、セレクタ６２を介して選択状態の８本のチップセレクト信号ＣＳ０−７がメモリブロック５０にそれぞれ供給される。つまり、チップセレクト信号ＣＳ０−７は全選択状態である。この時、ライトイネーブル信号ＷＲ−ＥＮはリード状態に制御され、アドレスに応じたリードデータが、各メモリブロック５０から３２ビットずつ、合計で２５６ビットのリードデータがハードウエア用データバス５４に出力される。
【００２９】
ハードウエアアクセスの書き込み時は、画像処理ユニットにより、ハードウエア用アドレスバスＨＡＲＤ−ＡＤＤＲに８ビットのアドレスが、ハードウエア用データバス５４に２５６ビットのデータがそれぞれ出力され、チップセレクト信号ＣＳが選択状態に、ライトイネーブル信号ＷＲ−ＥＮがライト状態にされる。これにより、８個のメモリブロック５０には、それぞれ３２ビットずつのデータが一斉に書き込まれる。
【００３０】
このように、ハードウエアアクセスでは、バス幅が広いハードウエアデーバス５４を介して一斉にリードまたはライトが行われ、高速動作が保証される。
【００３１】
一方、ソフトウエアアクセスは、ＣＰＵがソフトウエアを実行することに伴って行われるので、ＣＰＵバス３６の３２ビットのデータバスと、１０ビットのアドレスバスを経由して、データとアドレスが転送される。これに対応するために、図４の内蔵メモリでは、ソフトウエアモード信号Ｓ／Ｗ−ＭＯＤＥのソフトウエアアクセス状態に応答して、セレクタ５６は、ソフトウエア用アドレスバスＳＯＦＴ−ＡＤＤＲ側に、セレクタ６２もソフトウエア用アドレスバスＳＯＦＴ−ＡＤＤＲのデコーダ６４によるデコード信号側に切り替わる。このデコーダ６４は、３ビットのアドレスＳＯＦＴ−ＡＤＤＲ［２：０］をデコードして８ビットのチップセレクタ信号ＣＳ０−７を生成する。
【００３２】
図６のタイミングチャートに示されるとおり、ソフトウエアアクセスでは、リード動作において、ＣＰＵがＣＰＵ制御部３２を介してソフトウエア用アドレスバスＳＯＦＴ−ＡＤＤＲに１０ビットのアドレスを出力すると、その下位３ビットがデコーダ６４にて８ビットのチップセレクト信号ＣＳ０−７に変換され、それがセレクタ６２を介してセレクタ５８に供給される。また、上位８ビットのアドレスは、セレクタ５６を介してアドレスバス５２から８個のメモリブロック５０に並列に供給される。これに応答して、８個のメモリブロック５０は、それぞれ３２ビットのリードデータをハードウエア用データバス５４に出力する。この合計２５６ビットのリードデータのうち、ソフトウエア用アドレスの下位３ビットで選択されたメモリブロックの３２ビットのリードデータが、チップセレクト信号ＣＳ０−７に従ってセレクタ５８にて選択され、ソフトウエア用データバスＳＯＦＴ−ＯＵＴに出力される。この時、デコードされた８ビットのチップセレクト信号ＣＳ０−７が８個のメモリブロック５０にそれぞれ供給されて選択されたメモリブロックのみが活性化されてもよく、また、メモリブロック５０に対しては全選択状態にされてもよい。あくまでも、２５６ビットのハードウエア用データバスから３２ビットのリードデータがセレクタ５８により選択され、ソフトウエア用データバスに出力される。
【００３３】
次に、ソフトウエアアクセスのライト動作では、ソフトウエア用アドレスと共に、ソフトウエア用入力データバスＳＯＦＴ−ＩＮに３２ビットのライトデータが供給され、ライトイネーブル信号ＷＲ−ＥＮがライト状態に制御される。このライト動作では、下位３ビットのアドレスをデコードして生成されたチップセレクト信号ＣＳ０−７が８個のメモリブロック５０に供給され、ソフトウエア用アドレスで選択されたメモリブロックのみが活性化される。そして、３２ビットのライトデータは、セレクタ６０により２５６ビットに拡張され、ハードウエア用データバス５４に供給される。そして、チップセレクト信号により活性化されたメモリブロック５０のみが、３２ビットのライトデータを書き込む。セレクタ６０は、チップセレクト信号によって選択された一部のハードウエア用データバス５４に３２ビットのライトデータを供給してもよいが、メモリブロック５０は一つのブロックのみが活性化される必要がある。
【００３４】
このように、図４の内蔵メモリでは、ＣＰＵからのソフトウエアアクセス時において、ＣＰＵバスに対応したアドレスバス幅とデータバス幅のアドレス及びデータに対応してリード・ライト動作を行うことができる。従って、ＣＰＵによるソフトウエアアクセスでも、通常のＣＰＵリード、ＣＰＵライト制御により内蔵メモリＳＲＡＭにアクセス可能になり、その一方では、画像処理部内の処理ユニットからのハードウエアアクセスでは、広いデータバス幅でのリード、ライトが可能になり、高速アクセスを行うことができる。そして、内蔵メモリは、通常はハードウエアアクセスに対応した状態に各セレクタが設定され、ソフトウエアアクセス時には、セレクタがＣＰＵからレジスタ部２８を介してソフトウエアアクセス状態に切替設定され、ＣＰＵからのソフトウエアアクセスに対応した構成に切り換えられる。
【００３５】
従って、ソフトウエアアクセスにおいても、アドレスを供給する１回のアクセスで内蔵メモリへのリードやライトを行うことができる。内蔵メモリにハードウエアアクセス用の２５６ビットのデータバスのみが設けられている場合は、一旦２５６ビットのデータをレジスタなどに読み出した後で、再度レジスタをアクセスするなど複雑なアクセス制御が必要になるのに対して、上記の実施の形態では１回のアクセスでリードやライトを行うことができる。
【００３６】
【発明の効果】
以上、本発明によれば、画像処理装置に内蔵されるメモリの出力ビット幅をハードウエアアクセス時とソフトウエアアクセス時で切替ることができ、ソフトウエアアクセスを高速化し、動作不良を抑制することができる。
【図面の簡単な説明】
【図１】本実施の形態における画像処理装置を内蔵するプリンタの構成図である。
【図２】コントローラ１８を構成する画像処理装置の構成図である。
【図３】画像処理部の構成例を示す図である。
【図４】画像処理部に内蔵される高速メモリＳＲＡＭの詳細構成図である。
【図５】ハードウエアアクセスのタイミングチャート図である。
【図６】ソフトウエアアクセスのタイミングチャート図である。
【符号の説明】
１６：プリンタ、１８：コントローラ（画像処理装置）、３０：画像処理部、ＤＲＡＭ：外部メモリ、ＳＲＡＭ：内蔵メモリ、４０，４２，４６：画像処理ユニット
【図１】
2004246469.tif 000003
【図２】
2004246469.tif 000004
【図３】
2004246469.tif 000005
【図４】
2004246469.tif 000006
【図５】
2004246469.tif 000007
【図６】
2004246469.tif 000008