(57)【要約】【課題】インバータ等を構成する電力用半導体素子のスイッチング時に発生するサージ電圧を、従来のものよりも低減できるようにする。【解決手段】電力用半導体素子（ＩＧＢＴ）とこれに逆並列接続されたダイオード（ＦＷＤ）の直列接続回路からなる電力用半導体素子モジュールに対し、第１の電源電位出力電極８などに接続される電極バー３２と、負荷電極（例えばＵ相）１０などに接続される電極バー３３と、第２の電源電位出力電極９などに接続される電極バー３４とをそれぞれ板状に形成し、絶縁物を挟み互いに近接させて配置することにより、電力用半導体素子モジュール内部のインダクタンス値をほぼゼロとし、サージ電圧を著しく低減できるようにする。【選択図】        図１
2004214452.tif 000002
【特許請求の範囲】
【請求項１】
電力用半導体素子とこの素子に逆並列に接続されたダイオードとを１アームとして複数個直列接続したもの、またはこれらをさらに複数個並列に接続して構成される電力用半導体モジュールにおいて、
その内部電極を構成する第１の電源電位出力電極と負荷電極と第２の電源電位出力電極とをそれぞれ板状に形成し、互いに絶縁物を挟み近接して配置することを特徴とする電力用半導体モジュール。
【請求項２】
電力用半導体素子とこの素子に逆並列に接続されたダイオードとを１アームとして複数個直列接続したもの、またはこれらをさらに複数個並列に接続して構成される電力用半導体モジュールにおいて、
その内部電極を構成する第１の電源電位出力電極と負荷電極、および第２の電源電位出力電極と負荷電極をそれぞれ板状に形成し、互いに絶縁物を挟み近接して配置することを特徴とする電力用半導体モジュール。
【請求項３】
電力用半導体素子とこの素子に逆並列に接続されたダイオードとを１アームとして複数個直列接続したもの、またはこれらをさらに複数個並列に接続して構成される電力用半導体モジュールにおいて、
その出力電極である第１の電源電位出力電極と第２の電源電位出力電極とをそれぞれ板状に形成し、或る空間距離をもってほぼ平行に配置することを特徴とする電力用半導体モジュール。
【請求項４】
前記第１の電源電位出力電極と第２の電源電位出力電極との間に、２枚が互いに近接配置された板状の外部配線電極バーを挿入して電気的に接続することを特徴とする請求項３に記載の電力用半導体モジュールの外部電極との結線方法。
【請求項５】
前記第１の電源電位出力電極と第２の電源電位出力電極との間に挿入された外部配線電極バーを、絶縁物からなるねじまたはこれと同等の部材を両電極間に貫通させて固定するか、もしくは絶縁物でコーティングされた導体のねじまたはこれと同等の部材を両電極間に貫通させて固定することを特徴とする請求項４に記載の電力用半導体モジュールの外部電極との結線方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの電力用半導体モジュール、および電力用半導体モジュールの外部電極との結線方法に関する。
【０００２】
【従来の技術】
図１０にインバータの主回路図を示す。
１は商用の交流電源、２は交流から直流に変換するダイオード整流器モジュール、３は大容量のコンデンサ、４はモータなどの負荷、５は電力用半導体からなり直流を交流に変換するインバータモジュールである。インバータモジュール５の中で６がＩＧＢＴ、７がこれと逆並列に接続されたダイオードであり、これらが６回路（６アーム）で構成されている。インバータモジュール５は通常、上下アーム２素子分を１組とするかまたは６素子分を１組としており、インバータを構成する場合は２素子入りのモジュールを３並列接続するか、若しくは６素子入りのものをそのまま用いている。
【０００３】
図１１に２素子入りのインバータモジュールの一般的な外観図を示す。８が直流の正側電源電位出力電極（Ｐ出力電極）、９が負側電源電位出力電極（Ｎ出力電極）、１０が負荷側に接続される出力電極（Ｕ出力電極）、１１，１２，１３，１４が上アーム側および下アーム側ＩＧＢＴのゲート端子およびエミッタ端子を示している。
【０００４】
図１２に２素子入りモジュールの概略断面図を示す。
１５が銅ベース基板、１６が絶縁用のセラミック基板、１７，１８，１９が配線および半導体チップ接続用の銅パターン、２０，２１が上下アームのＩＧＢＴチップ（実際にはＦＷＤチップも搭載されているが省略している）、２２，２３が半導体チップと銅パターン接続用の電極、２４，２５，２６が各銅パターンと各出力電極Ｐ，Ｕ，Ｎとを接続する銅電極バーである。
【０００５】
図１３に図１２のモジュールにおけるインダクタンス成分の等価回路を示す。２７が上アーム側コレクタと正側電源電位出力電極間のインダクタンスＬ１、２８が上アームのエミッタと接続点２９（銅パターン１８と銅電極バー２５）間のインダクタンスＬ２、３０が接続点２９と下アーム側コレクタ間のインダクタンスＬ３、３１が下アーム側エミッタと負側電源電位出力電極間のインダクタンスＬ４である。
【０００６】
図１０のインバータの回路では通常、ＩＧＢＴは１０ｋＨｚ程度でスイッチングさせて運転するのが一般的である。その際、ＩＧＢＴがターンオフするときのＩＧＢＴチップのコレクタ・エミッタ間に印加されるサージ電圧ＶＣＥ（ｐｅａｋ）は、次式のように表わされる。
ＶＣＥ（ｐｅａｋ）＝Ｅｄ＋（ＬＩ＋Ｌ２＋Ｌ３＋Ｌ４）・ｄｉ／ｄｔ…    （１）
Ｅｄ      ：コンデンサ３の電圧（直流電圧）
ｄｉ／ｄｔ：ターンオフ時のＩＧＢＴの電流変化率
【０００７】
図１４にＩＧＢＴターンオフ時のＩＧＢＴの電圧ＶＣＥとＩＣ波形を示す。
直流電圧Ｅｄからのサージ電圧分ΔＶはＬＩ〜Ｌ４の値に起因し、上記（１）式からＬＩ〜Ｌ４の値が大きいと、ターンオフ時にＩＧＢＴチップに印加されるピーク電圧値が高くなるため、ＩＧＢＴチップおよび並列の接続されているＦＷＤ（フリーホイールダイオード）チップには電圧耐量の高いものが必要となる。電圧耐量の高いチップは通常、チップ面積が広くなるためモジュールの大型化およびコストアップにつながるという問題が生じる。また、サージ電圧が高いと外部へもたらすノイズも大きくなるため、外部機器の誤動作の原因となる。
そこで、第１，第２の電源端子に接続される第１，第２の配線パターンを、互いに近接して配置することでインダクタンスを低減する技術が提案されている（例えば、特許文献１参照）。
【０００８】
【特許文献１】
特許第２７２５９５２号明細書（第４−５頁、図１）
【０００９】
【発明が解決しようとする課題】
しかし、上記の提案技術は図１３のＬ１，Ｌ４の部分にのみ着目したもので、Ｌ２，Ｌ３の部分がそのまま残るため、スイッチング時にこの部分でサージ電圧が発生してしまう。
したがって、この発明の課題は、サージ電圧をより一層低減しモジュールの小型化および低価格化を図ることにある。
【００１０】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、電力用半導体素子とこの素子に逆並列に接続されたダイオードとを１アームとして複数個直列接続したもの、またはこれらをさらに複数個並列に接続して構成される電力用半導体モジュールにおいて、
その内部電極を構成する第１の電源電位出力電極と負荷電極と第２の電源電位出力電極とをそれぞれ板状に形成し、互いに絶縁物を挟み近接して配置することを特徴とする。
【００１１】
請求項２の発明では、電力用半導体素子とこの素子に逆並列に接続されたダイオードとを１アームとして複数個直列接続したもの、またはこれらをさらに複数個並列に接続して構成される電力用半導体モジュールにおいて、
その内部電極を構成する第１の電源電位出力電極と負荷電極、および第２の電源電位出力電極と負荷電極をそれぞれ板状に形成し、互いに絶縁物を挟み近接して配置することを特徴とする
【００１２】
また、請求項３の発明では、電力用半導体素子とこの素子に逆並列に接続されたダイオードとを１アームとして複数個直列接続したもの、またはこれらをさらに複数個並列に接続して構成される電力用半導体モジュールにおいて、
その出力電極である第１の電源電位出力電極と第２の電源電位出力電極とをそれぞれ板状に形成し、或る空間距離をもってほぼ平行に配置することを特徴とする。
【００１３】
上記請求項３の発明においては、前記第１の電源電位出力電極と第２の電源電位出力電極との間に、２枚が互いに近接配置された板状の外部配線電極バーを挿入して電気的に接続することができ（請求項４の発明）、この請求項４の発明においては、前記第１の電源電位出力電極と第２の電源電位出力電極との間に挿入された外部配線電極バーを、絶縁物からなるねじまたはこれと同等の部材を両電極間に貫通させて固定するか、もしくは絶縁物でコーティングされた導体のねじまたはこれと同等の部材を両電極間に貫通させて固定することができる（請求項５の発明）。
【００１４】
【発明の実施の形態】
図１はこの発明の第１の実施の形態を示す構成図である。同図（ａ）は上面図、同（ｂ）は斜視図（鳥瞰図）である。
これは、Ｐ出力電極８と上アームＩＧＢＴのコレクタ電位に接続されたＰ電極バー３２と、上アームＩＧＢＴのエミッタ電位，下アームＩＧＢＴのコレクタ電位およびＵ出力電極１０に接続されたＵ電極バー３３と、下アームＩＧＢＴのエミッタ電位およびＮ出力電極９に接続されたＮ電極バー３４とを重ね合わせ、ラミネート構造のように板状に形成し密接（近接）して配置したものである。ただし、各電極バー間には電気的な絶縁が必要なため、図１（ｂ）に点線で示すように、絶縁物を挟む構成とされる。このように構成することにより、３２，３３，３４の各電極バーの互いに重なり合う部分で、ＩＧＢＴまたはＦＷＤがスイッチングするときの電流が反対側に流れるため、そのときのインダクタンス値をほぼ０にすることができる。
【００１５】
図２に図１の等価回路図を示す。
例えば、図１（ａ）で上アームのＩＧＢＴがオンしている場合、電流はＰ出力電極８からＰ電極バー３２を介して、上アームＩＧＢＴのコレクタと同電位の銅パターンに流れ、ＩＧＢＴのエミッタに接続されているＵ出力電極バー３３を介しＵ出力電極１０に流れる。このとき、電流は電極３２と３３の重なり合う部分で、同じ大きさの電流が互いに反対方向に流れていることになる。定常的には電流の変化率は非常に小さいためインダクタンス値を全く考慮する必要はないが、インダクタンス値の影響が出る電流変化率の大きいターンオフ時においては、同じ大きさの電流が互いに反対方向に流れることによって、各電極から発生する磁界を打ち消し合う作用が起こり、インダクタンス値はほぼゼロとなる。これは下アームＩＧＢＴの場合も同様である。つまり、図２のように、Ｌ１とＬ２（電極３２と３３）、Ｌ３とＬ４（電極３３と３４）のインダクタンスが互いに打ち消し合う構成である。
【００１６】
図３にこの発明の第２の実施の形態を示す。同図（ａ）は上面図、同（ｂ）は斜視図（鳥瞰図）である。
これは、各電極をラミネート構造のように板状に形成するとともに、Ｕ出力電極１０と上アームＩＧＢＴのエミッタ電位と、下アームＩＧＢＴのコレクタ電位とを接続する電極バー３５を、図示のようにＰ電極バー３６とＮ電極バー３７とにそれぞれ個別に重ね合わせ、互いに密接して配置したものである。これにより、電極バー３５と３６および電極バー３５と３７の重なり合う部分で、ＩＧＢＴまたはＦＷＤがスイッチングするときの電流が反対側に流れるため、そのときのインダクタンス値はほぼ０となる。
図４に図３の等価回路図を示す。Ｌ１とＬ２（電極３５と３６の重なる部分のインダクタンス）、Ｌ３とＬ４（電極３５と３７の重なる部分のインダクタンス）が互いに打ち消し合う構成となっている。
【００１７】
ところで、従来の半導体モジュールでは、Ｐ側出力電極とＮ側出力電極とが離れているため、図１５に示すように、その出力電極部と外部配線との結線は、ラミネート配線のような板状の近接配線ができない（図１５の点線部参照）。その結果、この部分にインダクタンスが発生する。なお、図１５において、３は大容量コンデンサ、３８は正側電位の配線バー、３９は負側電位の配線バー、４０は６素子入り半導体モジュール、４１は冷却用の放熱器である。
図１５の構成でモジュールの内部まで含めた等価回路を示すと、図１６のようになる。図１６で、インダクタンスＬａ，ＬｂおよびＬｃ，Ｌｄは板状の近接配線化でほぼゼロにできるが、出力電極部と外部配線との結線部のインダクタンス値Ｌｅ，Ｌｆ（Ｌｅ≒Ｌｆ＝１０ｎＨ程度）が残ってしまい、先の（１）式で説明したようにサージ電圧が発生することになる。
【００１８】
図５はこのような問題に対処する別の実施の形態を示す。図５（ａ）はその斜視図、同（ｂ）は断面図である。
これは、図５（ａ）のように、モジュール４０のＰ側出力電極４２とＮ側出力電極４３を、それぞれラミネート構造のように板状に形成するとともに、図示のように或る空間距離を離して平行に配置したものである。
そのモジュール４０の内部は図５（ｂ）のように、電極４２（Ｐ側）と電極４３（Ｎ側）を絶縁物４４を挟んで板状に近接配線して構成している。また、ここでは電極４３（Ｎ側）を下アーム側ＩＧＢＴチップ４６のエミッタ側に、電極４２（Ｐ側）を上アーム側ＩＧＢＴチップ４７のコレクタと同電位の銅パターン４８に接続した例を示す。
なお、図５では電極の出力部分をモジュールに対して水平に形成しているが、図６のように垂直に形成することも可能である。
【００１９】
図７に図５の応用例を示す。図７（ａ）はその斜視図、同（ｂ）は断面図である。
図７（ａ），（ｂ）からも明らかなように、モジュール４０のＰ側出力電極４２とＮ側出力電極４３間に、２枚が互いに板状に近接配線された外部電極配線バー３８，３９を挿入し、そのＰ側どうしＮ側どうしを互いに接触させて電気的に短絡させた例である。
こうすることで、モジュールのＰ側出力電極部と外部電極配線バーとの結合部のインダクタンス値はほぼゼロとなるため、そのサージ分は（Ｌｅ＋Ｌｆ）・ｄｉ／ｄｔ≒０となる。よって、ＩＧＢＴに印加される電圧を、従来方式に対して約１００Ｖ程度に低減することができる。
【００２０】
図８に図５の別の応用例を示す。
図７では接触のみで電気的に短絡させているのに対し、ここでは電極４２，３８，３９，４３をねじ４９により固定するようにした点が特徴である。ただし、Ｐ側電極とＮ側電極を電気的に絶縁するため、ねじ４９は絶縁物とする。
図９に導体ねじを利用する例を断面図として示す。つまり、ねじ４９を絶縁物とする代わりに、導体ねじに絶縁物５０でコーティングして電気的な絶縁を図るものである。
【００２１】
【発明の効果】
この発明によれば、ＩＧＢＴやＦＷＤがスイッチングする際に発生するサージ電圧をより低減できるため、電圧定格の低いＩＧＢＴ，ＦＷＤを用いることが可能となり、小形で安価な電力用半導体モジュールを構成することができる。その結果、外部機器に影響を及ぼすノイズの発生量も低減できる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示す構成図
【図２】図１の等価回路図
【図３】この発明の第２の実施の形態を示す構成図
【図４】図３の等価回路図
【図５】この発明の第３の実施の形態を示す構成図
【図６】図５の変形例を示す構成図
【図７】図５の第１の応用例を示す構成図
【図８】図５の第２の応用例を示す構成図
【図９】図８の変形例を示す断面図
【図１０】一般的なインバータ主回路図
【図１１】一般的なインバータモジュ−ル外観図
【図１２】インバータモジュ−ル断面概略図
【図１３】モジュ−ル内部等価回路図
【図１４】ＩＧＢＴのターンオフ波形図
【図１５】インバータモジュ−ルと外部電極との配線構造例図
【図１６】図１５の等価回路図
【符号の説明】
１…交流電源、２…ダイオード整流器モジュ−ル、３…大容量コンデンサ、４…モータ（負荷）、５…インバータモジュ−ル、６…ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、７…ダイオード、８，４２…Ｐ出力電極、９，４３…Ｎ出力電極、１０…Ｕ出力電極、１１，１３…ゲート端子、１２，１４…エミッタ端子、１５…銅ベース基板、１６…セラミック基板、１７，１８，１９，４８…銅パターン、２０，２１，４６，４７…ＩＧＢＴチップ、２２，２３…接続用電極、２４，２５，２６…銅電極バー、２７，２８，２９，３０，３１，…インダクタンス、３２，３３，３４，３５，３６，３７…電極バー、３８，３９…外部電極配線バー、４０…電力半導体モジュ−ル、４１…放熱器、４４，４５…絶縁物、４９…ねじ、５０…絶縁物。
【図１】
2004214452.tif 000003
【図２】
2004214452.tif 000004
【図３】
2004214452.tif 000005
【図４】
2004214452.tif 000006
【図５】
2004214452.tif 000007
【図６】
2004214452.tif 000008
【図７】
2004214452.tif 000009
【図８】
2004214452.tif 000010
【図９】
2004214452.tif 000011
【図１０】
2004214452.tif 000012
【図１１】
2004214452.tif 000013
【図１２】
2004214452.tif 000014
【図１３】
2004214452.tif 000015
【図１４】
2004214452.tif 000016
【図１５】
2004214452.tif 000017
【図１６】
2004214452.tif 000018