(57)【要約】【課題】１つの基板に設けられる発熱素子の数が大幅に増大してチップサイズが大きくなっても、記録ヘッドの製造工程における歩留りの低下を抑制する。【解決手段】複数の発熱素子と、各発熱素子を駆動する複数の駆動回路と、駆動回路を所定のシーケンスで選択的に動作させる論理回路と、を備え、発熱素子から生じる熱エネルギーを利用してインクを吐出するインクジェット記録ヘッドにおいて、各駆動回路が、並列に接続された複数のスイッチ素子（Ｔ１〜Ｔ１０）を含むように構成する。【選択図】  図１
2004314354.tif 000002
【特許請求の範囲】
【請求項１】
発熱素子から生じる熱エネルギーを利用してインクを吐出するインクジェット記録ヘッドであって、
複数の発熱素子と、
各発熱素子に対応して設けられ対応した発熱素子を駆動する駆動回路と、
複数の前記駆動回路を所定のシーケンスで選択的に動作させる論理回路と、を備えており、
各駆動回路が、並列に接続された複数のスイッチ素子を含むことを特徴とする記録ヘッド。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は記録ヘッドに関し、特に、発熱素子から生じる熱エネルギーを利用してインクを吐出するインクジェット記録ヘッドに関する。
【０００２】
【従来の技術】
例えばワードプロセッサ、パーソナルコンピュータ、ファクシミリ等に於ける情報出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に記録を行うプリンタが広く使用されている。
【０００３】
プリンタの記録方式としては様々な方式が知られているが、用紙等の記録媒体に非接触記録が可能である、カラー化が容易である、静粛性に富む、等の理由でインクジェット方式が近年特に注目されており、又その構成としては所望される記録情報に応じてインクを吐出する記録ヘッドを装着すると共に用紙等の記録媒体の送り方向と交差する方向に往復走査しながら記録を行なうシリアル記録方式が安価で小型化が容易などの点から一般的に広く用いられている。
【０００４】
インクジェット方式としては、発熱素子等の電気熱変換体を備え、熱エネルギーにより発熱素子近傍のインク内に気泡を生じさせてインクを吐出させる方式が知られている。
【０００５】
このような方式の記録ヘッドには、発熱素子の駆動回路として、一般に、発熱素子への通電を制御するスイッチ素子と、このスイッチ素子を駆動するプリアンプと、定められたシーケンス及び記録データに基づいてパルス状の駆動信号を発生する論理回路とが設けられる。
【０００６】
図８は、１つの発熱素子８０２とその駆動回路の構成を示すブロック図である。スイッチ素子としてはＭＯＳトランジスタ８０１やバイポーラトランジスタが用いられ、ＭＯＳトランジスタを用いる場合には、必要な駆動電圧を発生するためにレベルコンバータ８０３が設けられる（例えば、特許文献１参照）。一方、バイポーラトランジスタを用いる場合には、必要な駆動電流を発生するために電流ブースターが設けられる。
【０００７】
スイッチ素子に求められる駆動能力は、発熱素子８０２の抵抗値と駆動電流との関係から決定され、スイッチ素子のサイズは製造する半導体プロセス仕様から決定される。例えば、発熱素子の抵抗値が１００Ω、駆動電流が１００ｍＡの場合、駆動電圧は１０数Ｖ必要となり、スイッチ素子に求められる電流と耐圧は１００ｍＡ以上で１０数Ｖとなる。スイッチ素子がＭＯＳトランジスタである場合、ある半導体プロセス仕様で、１０μｍ×１ｍｍ（ソース・ドレイン電極幅各４．５μｍ、ゲート長３μｍ、ゲート幅１ｍｍ）の素子サイズとなる場合、発熱素子、スイッチ素子、その他の回路を作り込んだシリコン基板のチップにおいてスイッチ素子の占有面積は大きな比率となる。上記の設計例では占有面積は約３５％となる。
【０００８】
一方、記録ヘッドの生産性の効率を向上させるためには、チップ（記録ヘッド素子基体）の製造工程における歩留りを向上させることが重要な課題である。製造プロセスにおいて様々な汚染（パーティクル）がある確率で発生し、これに起因する欠陥が発生して不良チップとなって歩留りを低下させる。歩留りを向上させるためには、製造プロセスでのパーティクルを押える工夫に加え、チップ面積が大きくなるほどパーティクルと遭遇する確率が増えることから、なるべくチップサイズを小さくするように設計する必要がある。
【０００９】
特にスイッチ素子部は、他の回路部に比べて面積が大きくなって、不良率が高くなる傾向にあるため、小規模化が求められる。一方、駆動回路部は設計ルールの微細化とレイアウトを効率的にすることである程度までは小型化が可能である。
【００１０】
【特許文献１】
特開平１０−０３４８９８号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、上記のような発熱素子を有するインクジェット記録ヘッドのチップは、駆動回路と発熱素子とを同じ基板内に含む構成とするのが一般的であり、この場合、記録速度を決定する重要な要素であるノズル数（発熱素子数）と解像度を決定するノズル配置とに合わせて、駆動回路の規模とレイアウトが決定される。すなわち、インクジェット記録ヘッドのチップサイズは、ノズル数や解像度に依存する。
【００１２】
このように、インクジェット記録ヘッドのチップは、メモリやＣＰＵなどの一般の半導体チップとは機能の性格が異なり、微細化とレイアウトの効率化によって駆動回路をある程度小型化することはできるが、製造工程における歩留りを向上させるための解決策とはならない。
【００１３】
更に、近年は記録速度の高速化に対する要望が強く、ノズル数、すなわち発熱素子の数が大幅に増大するのに伴ってチップサイズも駆動回路面積も大きくなっているが、パーティクルの発生する確率を低下させるのは困難であるため、不良チップが発生する確率は増える傾向にある。特に、チップの占有面積率が高いスイッチ素子部において欠陥が発生する確率が高くなっており、歩留りの向上を阻害する主要因となっている。
【００１４】
本発明は以上のような状況に鑑みてなされたものであり、１つの基板に設けられる発熱素子の数が大幅に増大してチップサイズが大きくなっても、記録ヘッドの製造工程における歩留りの低下を抑制することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成する本発明の一態様としての記録ヘッドは、発熱素子から生じる熱エネルギーを利用してインクを吐出するインクジェット記録ヘッドであって、
複数の発熱素子と、
各発熱素子に対応して設けられ対応した発熱素子を駆動する駆動回路と、
複数の前記駆動回路を所定のシーケンスで選択的に動作させる論理回路と、を備えており、
各駆動回路が、並列に接続された複数のスイッチ素子を含んでいる。
【００１６】
すなわち、本発明では、複数の発熱素子と、各発熱素子に対応して設けられ対応する発熱素子を駆動する駆動回路と、複数の駆動回路を所定のシーケンスで選択的に動作させる論理回路と、を備え、発熱素子から生じる熱エネルギーを利用してインクを吐出するインクジェット記録ヘッドにおいて、各駆動回路が、並列に接続された複数のスイッチ素子を含むように構成する。
【００１７】
このようにすると、スイッチ素子のいずれかが正常に動作しない場合にも、正常に動作する他のスイッチ素子によって発熱素子を駆動することができる。
【００１８】
従って、半導体製造プロセスで記録ヘッドの基板を製造する際に、スイッチ素子部分の一部に不良が発生しても基板を使用できるので、１つの基板に設けられる発熱素子の数が大幅に増大してチップサイズが大きくなっても、記録ヘッドの製造工程における歩留りの低下を抑制することができる。
【００１９】
【発明の実施の形態】
以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。
【００２０】
本明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００２１】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００２２】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００２３】
また、以下に用いる「素子基体」という語は、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線などが設けられた基体を示すものである。
【００２４】
さらに、以下の説明で用いる「素子基体上」という表現は、単に素子基体の上を指し示すだけでなく、素子基体の表面、表面近傍の素子基体内部側をも示すものである。また、本発明でいう「作り込み」とは、別体の各素子を単に基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程などによって素子基体上に一体的に形成、製造することを示すものである。
【００２５】
始めに、以下で説明する本発明の記録ヘッドを用いる記録装置の代表的な全体構成および制御構成について説明する。
【００２６】
＜装置本体の概略説明＞
図９は、本発明の代表的な実施の形態であるインクジェットプリンタＩＪＲＡの構成の概要を示す外観斜視図である。図９において、駆動モータ５０１３の正逆回転に連動して駆動力伝達ギア５００９〜５０１１を介して回転するリードスクリュー５００５の螺旋溝５００４に対して係合するキャリッジＨＣはピン（不図示）を有し、ガイドレール５００３に支持されて矢印ａ，ｂ方向を往復移動する。キャリッジＨＣには、記録ヘッドＩＪＨとインクタンクＩＴとを内蔵した一体型インクジェットカートリッジＩＪＣが搭載されている。
【００２７】
５００２は紙押え板であり、キャリッジＨＣの移動方向に亙って記録用紙Ｐをプラテン５０００に対して押圧する。５００７，５００８はフォトカプラで、キャリッジのレバー５００６のこの域での存在を確認して、モータ５０１３の回転方向切り換え等を行うためのホームポジション検知器である。
【００２８】
５０１６は記録ヘッドＩＪＨの前面をキャップするキャップ部材５０２２を支持する部材で、５０１５はこのキャップ内を吸引する吸引器で、キャップ内開口５０２３を介して記録ヘッドの吸引回復を行う。５０１７はクリーニングブレードで、５０１９はこのブレードを前後方向に移動可能にする部材であり、本体支持板５０１８にこれらが支持されている。ブレードは、この形態でなく周知のクリーニングブレードが本例に適用できることは言うまでもない。
【００２９】
又、５０２１は、吸引回復の吸引を開始するためのレバーで、キャリッジと係合するカム５０２０の移動に伴って移動し、駆動モータからの駆動力がクラッチ切り換え等の公知の伝達機構で移動制御される。
【００３０】
これらのキャッピング、クリーニング、吸引回復は、キャリッジがホームポジション側の領域に来た時にリードスクリュー５００５の作用によってそれらの対応位置で所望の処理が行えるように構成されているが、周知のタイミングで所望の動作を行うようにすれば、本例にはいずれも適用できる。
【００３１】
＜制御構成の説明＞
次に、上述した装置の記録制御を実行するための制御構成について説明する。
【００３２】
図１０はインクジェットプリンタＩＪＲＡの制御回路の構成を示すブロック図である。制御回路を示す同図において、１７００は記録信号を入力するインターフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭ、１７０３は各種データ（上記記録信号やヘッドに供給される記録データ等）を保存しておくＤＲＡＭである。１７０４は記録ヘッドＩＪＨに対する記録データの供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インターフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。１７１０は記録ヘッドＩＪＨを搬送するためのキャリアモータ、１７０９は記録紙搬送のための搬送モータである。１７０５は記録ヘッドを駆動するヘッドドライバ、１７０６，１７０７はそれぞれ搬送モータ１７０９、キャリアモータ１７１０を駆動するためのモータドライバである。
【００３３】
上記制御構成の動作を説明すると、インターフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、ヘッドドライバ１７０５に送られた記録データに従って記録ヘッドが駆動され、記録が行われる。
【００３４】
ここでは、ＭＰＵ１７０１が実行する制御プログラムをＲＯＭ１７０２に格納するものとしたが、ＥＥＰＲＯＭ等の消去／書き込みが可能な記憶媒体を更に追加して、インクジェットプリンタＩＪＲＡと接続されたホストコンピュータから制御プログラムを変更できるように構成することもできる。
【００３５】
なお、上述のように、インクタンクＩＴと記録ヘッドＩＪＨとは一体的に形成されて交換可能なインクカートリッジＩＪＣを構成しても良いが、これらインクタンクＩＴと記録ヘッドＩＪＨとを分離可能に構成して、インクがなくなったときにインクタンクＩＴだけを交換できるようにしても良い。
【００３６】
＜インクカートリッジの説明＞
図１１は、インクタンクとヘッドとが分離可能なインクカートリッジＩＪＣの構成を示す外観斜視図である。インクカートリッジＩＪＣは、図１１に示すように、境界線Ｋの位置でインクタンクＩＴと記録ヘッドＩＪＨとが分離可能である。インクカートリッジＩＪＣにはこれがキャリッジＨＣに搭載されたときには、キャリッジＨＣ側から供給される電気信号を受け取るための電極（不図示）が設けられており、この電気信号によって、前述のように記録ヘッドＩＪＨが駆動されてインクが吐出される。
【００３７】
なお、図１１において、５００はインク吐出口列である。また、インクタンクＩＴにはインクを保持するために繊維質状もしくは多孔質状のインク吸収体が設けられている。
【００３８】
＜第１の実施形態＞
上述のように、本発明は、発熱素子から生じる熱エネルギーを利用してインクを吐出するインクジェット記録ヘッドであって、複数の発熱素子と、各発熱素子に対応して設けられ対応する発熱素子を駆動する駆動回路と、複数の駆動回路を所定のシーケンスで選択的に動作させる論理回路と、を備え、各駆動回路が、並列に接続された複数のスイッチ素子を含む特徴とする記録ヘッドであるが、本実施形態の記録ヘッドは以下のような特徴をも有するものである。
【００３９】
複数のスイッチ素子は、そのいずれかが正常に動作しない場合にも、それ以外のスイッチ素子で対応する発熱素子を所定の条件で駆動可能である。
【００４０】
１つのスイッチ素子が正常に動作しないときに、所定の条件を満たすように、複数のスイッチ素子の数が定められており、具体的には、スイッチ素子の数は１０である。
【００４１】
スイッチ素子が、Ｎ型半導体、具体的には、エンハンスメント型ＮＭＯＳトランジスタである。
【００４２】
以下、本発明に係る記録ヘッドについて詳細に説明する。
【００４３】
図５は、本発明に係る記録ヘッドの構成を示す外観図である。ノズル列５０１と駆動回路５０２が作り込まれた素子基体としてのシリコン基板のチップ５０３が、支持基板５０５上に固定されている。本実施形態ではノズル列としてＯＤＤ列とＥＶＥＮ列の２列が配列されている。ＯＤＤ列とＥＶＥＮ列の２列のノズル列に対応するようにＯＤＤ側とＥＶＥＮ側それぞれに発熱素子と駆動回路とが配置されている。
【００４４】
支持基板５０５を介してノズルへ供給するインクを貯留するサブタンク５０６が設けられており、サブタンク５０６のインクは、支持基板５０５を介してシリコン基板のチップ５０３に設けられたインク供給口を通してチップ内に形成されたインク流路に供給される。インク流路内には発熱素子が形成されており、発熱素子を通電駆動することによりノズルからインクが吐出される。インク供給チューブ５０７はインクタンクからインクを供給するチューブであり、ケーブル５０４は駆動回路用の信号及び電源と発熱素子用の電源を装置本体から供給する。
【００４５】
以下、ＯＤＤ側及びＥＶＥＮ側の一方の駆動回路の構成について説明する。図６は駆動回路５０２の構成を示すブロック図である。
【００４６】
Ｈ１からＨ７０４０の７０４０個のそれぞれの発熱素子の一方の端子には電流を供給する駆動電源が接続され、他方の端子にはスイッチ素子としてのＭＯＳトランジスタが接続されている。前段のＡＮＤゲートマトリクス６０１で処理した印加信号は、レベルコンバータ６０２でスイッチ素子を駆動する電圧振幅信号に変換し、Ｔ１からＴ７０４０に選択的にゲート信号を与えて記録データに対応する発熱素子を駆動する。
【００４７】
ここでは、スイッチ素子としてエンハンスメント型ＮＭＯＳトランジスタを用い、また駆動電源を１５Ｖ、ゲート信号を０Ｖ／８Ｖの電圧振幅を有するパルス信号としている。なお、スイッチ素子は、ここでは等価的に一つのトランジスタで図示している。発熱素子Ｈ１からＨ７０４０は、その配列の順序で１６０個毎に４４のグループに分割され、各グループ毎に駆動される。ＡＮＤゲートマトリクス６０１によって、この駆動のための１６０×４４のグループが構成されている。
【００４８】
図７は、ＡＮＤゲートマトリクス６０１の構成を詳細に示すブロック図である。発熱素子（Ｈ）とスイッチ素子（Ｔ）とレベルコンバータ（ＬＣ）とＡＮＤゲート（ＡＮＤ）とからなるセル７０１が、Ｓ１からＳ１６０のセグメント配線とＣ１からＣ４４のコモン配線とで構成されるマトリクス配線のそれぞれに配置される。１６０の記録データが前段のラッチ６０６からセグメントラインＳ１からＳ１６０に並列に出力されるのと同期して、記録データに対応するコモンラインを選択する。このセグメントラインとコモンラインとの両方の条件が揃ったセルの発熱素子が駆動される。
【００４９】
発熱素子の配置の観点から見ると、４４ピッチで配置された発熱素子１６０個が同時に選択されて端から順に記録データに応じて駆動される。この１グループ１６０個の駆動を４４グループ繰り返して、片側７０４０個の発熱素子が駆動される。全体としては、ＯＤＤ側とＥＶＥＮ側を同期させながら同時に駆動して、両側１４０８０個の発熱素子が駆動される。
【００５０】
図３は、チップ５０３に作り込んだ発熱素子と駆動回路のブロックのレイアウトを示す図である。インク供給口領域部３０１を中心に、発熱素子ブロック３０２、スイッチ素子ブロック３０３、レベルコンバータブロック３０４、マトリクス配線ブロック３０５、そしてシフトレジスタブロック３０６とデコーダブロック３０７が、ＯＤＤ側及びＥＶＥＮ側それぞれにレイアウトされている。
【００５１】
ここで、チップ面積の大半を占めるスイッチ素子ブロック３０３、レベルコンバータブロック３０４、マトリクス配線ブロックの短辺方向の寸法は、それぞれ約１．２ｍｍ、０．４ｍｍ、０．６ｍｍである。この値からもわかるように、スイッチ素子ブロック３０３の寸法が１．２ｍｍと特に大きく、面積比にするとケーブル５０４の接続パッド部と回路がない周辺ブランク部を除いたチップ面積全体の約４０％を占める。
【００５２】
図１は、本実施形態における１つの発熱素子に対する駆動回路を示す図である。なお、図６ではスイッチ素子が一つのトランジスタ記号で示されているが、詳細には図１のように１０個のスイッチ素子セルＴ１〜Ｔ１０からなるスイッチ素子群１０１で構成されている。スイッチ素子群１０１の各スイッチ素子セルは、ドレイン端子が発熱素子１０３に、ゲート端子がレベルコンバータ１０４の出力にそれぞれ並列に接続されており、レベルコンバータ１０４の駆動信号に応じてスイッチ素子群１０１内のスイッチ素子セルが並列動作する。すなわち、１つの発熱素子１０２に対して１０個のスイッチ素子セルを並列接続した集合体として機能させている。
【００５３】
図２は、本実施形態におけるスイッチ素子群のチップ上のレイアウトを示す図である。ドレイン電極２０２とゲート電極２０１を中心に枝状にドレイン電極とゲート電極を両側に配し、合計１０個のスイッチ素子セルＴ１〜Ｔ１０からなるスイッチ素子群２０６を形成している。より詳しくは、例えばＴ１はＬ字形にゲート電極を折り、片側にドレイン電極の枝、他方にソース電極を配してＭＯＳトランジスタを形成している。他のスイッチ素子セルも同様なパターンで形成されている。ここでソース電極２０３は隣接スイッチ素子２０８のソース電極と共用しており、一層効率的なレイアウトとなっている。これは、隣接する発熱素子が同時駆動されないというマトリクス駆動方式を利用したものである。
【００５４】
実際の半導体プロセス仕様に従って、本実施形態のレイアウトで、駆動電流が１００ｍＡで、耐圧１５Ｖ以上、オン抵抗２０Ω以下となる性能のＮＭＯＳトランジスタを設計したところ、１つのスイッチ素子群の寸法として、１．２ｍｍ×０．０４２３ｍｍが得られた。
【００５５】
本実施形態のスイッチ素子群２０６において、製造過程でスイッチ素子セルの一部にパーティクルが付着してオープン不良が生じた場合の動作について説明する。
【００５６】
スイッチ素子セルＴ１内に、絶縁性のパーティクルがちょうどドレイン電極位置に付着してオープン不良になったと想定する。この場合、Ｔ１はソース電極−ドレイン電極間がオープン状態となりオンしなくなる。その他のオープン不良として、ドレイン電極またはソース電極のｎ＋領域２０４とのコンタクト不良が生じた場合も同様な状態となる。一方、残るスイッチ素子セルＴ２からＴ１０は正常に動作するため、Ｔ１を除いた９個のスイッチ素子セルによって発熱素子２０７を駆動可能である。
【００５７】
この場合、不良が生じていない場合に比べて駆動性能（オン抵抗値）は１０％劣化するが、予め定めた欠陥許容量の範囲内であれば問題なく駆動できる。本実施形態では欠陥許容量をスイッチ素子セル１個とし、全体の駆動能力が所望の駆動能力の１１０％となるように設計した。すなわち、駆動能力１１０％として、総ゲート幅約２ｍｍで設計した結果、前述のようにスイッチ素子群の寸法が１．２ｍｍ×０．０４２３ｍｍとなった。
【００５８】
次に、本実施形態のスイッチ素子群２０６において、製造過程でスイッチ素子セルの一部にパターン不良により短絡が生じた場合の動作について説明する。
【００５９】
スイッチ素子セルＴ１内のドレイン電極とソース電極が短絡不良になったと想定する。本実施形態の設計では、メタル２層構成で、そのうちアルミ１層にドレイン電極とソース電極をパターニングしており、パーティクル等の原因で短絡する可能性がある。
【００６０】
この場合、そのままではＴ１は常時オン状態となって過剰通電によって発熱素子２０７が破壊されてしまうので、検査工程の段階で短絡ヵ所を特定したうえで、レーザーで溶断する。この溶断に際し、短絡ヵ所以外へは害を与えないでＴ１の機能を回復できることが望ましいが、このようにするには高い精度のレーザー制御と位置検出が必要である。レーザー溶断加工は多くの場合、素子にストレスを与え、特性を劣化させたり破壊に至らしめる。
【００６１】
本実施形態では、素子が破壊されることを前提に、短絡状態となったセルをオープン不良とすべく積極的に溶断加工を実施する。これにより、上述のオープン不良の場合と同様に、１つのスイッチ素子セルを犠牲として、スイッチ素子群全体としての機能を維持することができる。
【００６２】
ここで、上記のような不良が生じたチップの救済に伴う歩留りの向上について説明する。本実施形態によれば、チップ面積の２５％を占めるスイッチ素子ブロック３０３に生じた欠陥を救済できることから、歩留り向上は確実である。単純な面積効果で考えても最大４０％の歩留りの向上が期待できる。
【００６３】
＜第２の実施形態＞
以下、本発明の第２の実施形態について説明する。以下の説明においては、上記第１の実施形態と同様な部分については説明を省略し、本実施形態の特徴的な部分を中心に説明する。
【００６４】
上記第１の実施形態では、スイッチ素子としてエンハンスメント型ＮＭＯＳトランジスタを用いたが、本実施形態は、バイポーラトランジスタをスイッチ素子として用いるものである。
【００６５】
図４は、本実施形態における１つの発熱素子に対する駆動回路を示す図である。本実施形態では、１つの発熱素子４０１に対して、それぞれがＮＰＮ型のトランジスタで構成される１０個のスイッチ素子セルを含むスイッチ素子セル群４０３と、電流ブースター４０２とを備えている。
【００６６】
スイッチ素子セル群４０３の各トランジスタは、コレクタ端子が発熱素子４０１に、ベース端子が電流ブースター４０２の出力にそれぞれ並列に接続されており、電流ブースター４０２から出力される駆動信号に応じて、並列動作する。すなわち、１つの発熱素子４０１に対して１０個のスイッチ素子セルを並列接続した集合体として機能させている。
【００６７】
このようにスイッチ素子としてバイポーラトランジスタを用いても、第１の実施形態と同様に動作し、同様の効果が得られる。
【００６８】
＜他の実施形態＞
上記実施形態では、１つの発熱素子に対応するスイッチ素子セル群を構成するスイッチ素子セルの数を１０としたが、スイッチ素子セル群を構成するスイッチ素子セルの数はこの数に限られるものではなく、発熱素子の駆動要件等に応じて適宜適切な数が選択される。この場合、レイアウトの効率からスイッチ素子セル群を構成するスイッチ素子セルの数は偶数であるのが好ましい。
【００６９】
また、第１の実施形態ではスイッチ素子としてエンハンスメント型ＮＭＯＳトランジスタを用い、第２の実施形態ではＮＰＮトランジスタを用いたが、本発明の記録ヘッドのスイッチ素子としては、これ以外の半導体製造プロセスによって製造可能なスイッチング素子も使用できる。
【００７０】
なお、以上の実施形態では本発明に係る記録ヘッドに関して説明したが、記録ヘッドのみならず、上述の記録ヘッドを構成する素子基体及び上述の記録ヘッドを用いて記録を行う記録装置も本発明に含まれる。
【００７１】
さらに加えて、本発明に係る記録装置の形態としては、コンピュータ等の情報処理機器の画像出力端末として一体または別体に設けられるものの他、リーダ等と組み合わせた複写装置、さらには送受信機能を有するファクシミリ装置の形態を取るものであっても良い。
【００７２】
【発明の効果】
以上説明したように本発明によれば、スイッチ素子のいずれかが正常に動作しない場合にも、正常に動作する他のスイッチ素子によって発熱素子を駆動することができる。
【００７３】
従って、半導体製造プロセスで記録ヘッドの基板を製造する際に、スイッチ素子部分の一部に不良が発生しても基板を使用できるので、１つの基板に設けられる発熱素子の数が大幅に増大してチップサイズが大きくなっても、記録ヘッドの製造工程における歩留りの低下を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における１つの発熱素子に対する駆動回路を示す図である。
【図２】第１の実施形態におけるスイッチ素子群のチップ上のレイアウトを示す図である。
【図３】発熱素子と駆動回路のブロックのチップ上のレイアウトを示す図である。
【図４】本発明の第２の実施形態における１つの発熱素子に対する駆動回路を示す図である。
【図５】本発明に係る記録ヘッドの構成を示す外観図である。
【図６】第１の実施形態の駆動回路の構成を示すブロック図である。
【図７】ＡＮＤゲートマトリクスの構成を詳細に示すブロック図である。
【図８】従来の１つの発熱素子とその駆動回路の構成を示すブロック図である。
【図９】本発明に係るプリンタの外観を示す図である。
【図１０】図９のプリンタの制御構成を示すブロック図である。
【図１１】図９のプリンタのインクジェットカートリッジを示す図である。
【図１】
2004314354.tif 000003
【図２】
2004314354.tif 000004
【図３】
2004314354.tif 000005
【図４】
2004314354.tif 000006
【図５】
2004314354.tif 000007
【図６】
2004314354.tif 000008
【図７】
2004314354.tif 000009
【図８】
2004314354.tif 000010
【図９】
2004314354.tif 000011
【図１０】
2004314354.tif 000012
【図１１】
2004314354.tif 000013