(57)【要約】【課題】回路構成がシンプルで、消費電流の少ない圧電発振器を提供する。【解決手段】発振回路部１１０は、公知のシリコントランジスタによるコルピッツ発振回路の一例である。ＰＥＣＬ　ＯＵＴ　ＢＵＦＦＥＲ１２０は、前記発振回路部１００からの出力信号をコンデンサＣ２と抵抗Ｒ９の直列回路を介して差動増幅器の第１のトランジスタＴＲ２のベースに入力すると共に、抵抗Ｒ１２を介してバッファトランジスタＴＲ４のエミッタに接続され、その端子が反転出力（／ＯＵＴ）となる。また、差動増幅器の第２のトランジスタＴＲ３のベースをコンデンサＣ７を介して接地すると共に、抵抗Ｒ１３を介してバッファトランジスタＴＲ５のエミッタに接続され、その端子が正転出力（ＯＵＴ）となる。また、差動増幅器のＴＲ２とＴＲ３のエミッタ同士を接続して、その接続中点を抵抗Ｒ１４を介して接地し、コレクタは電源との間に抵抗Ｒ１０，Ｒ１１を介して接続する。【選択図】　　　図１
2004104720.tif 000002
【特許請求の範囲】
【請求項１】
逆相の２つの信号を出力する発振器において、所定の周波数で発振する発振回路と、該発振回路からの出力信号を増幅する複数のトランジスタで構成された差動増幅器、及び該差動増幅器の信号を矩形波に変換して出力する複数のバッファトランジスタを有するＰＥＣＬ型出力バッファ回路と、を備え、
前記ＰＥＣＬ型出力バッファ回路は、前記発振回路からの出力信号を容量素子と抵抗の直列回路を介して前記差動増幅器の第１のトランジスタのベースに入力し、前記差動増幅器の第２のトランジスタのベースを容量素子を介して接地し、前記第１及び第２のトランジスタのエミッタを共通接続して該接続中点を抵抗を介して接地し、前記第１及び第２のトランジスタのコレクタは電源との間に抵抗を介して接続すると共に、前記バッファトランジスタの夫々のベースに接続し、前記バッファトランジスのコレクタを電源に接続して、夫々のエミッタを開放出力として負荷に接続すると共に、前記差動増幅器の第１及び第２のトランジスタのベースに抵抗を介して夫々接続したことを特徴とする圧電発振器。
【請求項２】
前記複数のバッファトランジスタの開放出力は、互いに位相が１８０°異なることを特徴とする請求項１に記載の圧電発振器。
【請求項３】
前記発振回路と前記ＰＥＣＬ型出力バッファ回路を一体構成にして集積化したことを特徴とする請求項１又は２に記載の圧電発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、圧電発振器に関し、さらに詳しくは、ＰＥＣＬ型出力バッファ回路を備えた圧電発振器に関するものである。
【０００２】
【従来の技術】
従来、高速データ伝送において耐ノイズ特性通信を実現するには、ＰＥＣＬ出力信号を利用していた。そして一般にＤｉｆｆｅｒｅｎｔｉａｌ　Ｏｕｔ　Ｂｕｆｆｅｒ（ＰＥＣＬ（ｐｓｅｕｄｏ　ｅｍｉｔｔｅｒ　ｃｏｕｐｌｅｄ　ｌｏｇｉｃ）ＯＵＴ　ＢＵＦＦＥＲ）は、集積回路化されて市販されている。その回路構成は差動アンプ２段、低電流回路、基準電圧回路や差動入出力回路等を設け、発振回路と接続して発振器としている。図９は、そのような従来のＰＥＣＬ　ＯＵＴＢＵＦＦＥＲのＩＣの一例を示す回路図である。この回路は、トランジスタＴＲ５１で構成される差動入力回路と、２つのトランジスタと抵抗で構成される差動増幅器５０と、そのエミッタに接続され複数のトランジスタとダイオード、抵抗等で構成される定電流回路５１と、差動増幅器５０の基準電圧を発生するトランジスタＴＲ５３と、トランジスタＴＲ５０、ＴＲ５２で構成される差動出力回路と、その他付属抵抗等で構成される。尚、入力はＴＲ５１のベース端子５３と差動増幅器５０のベース端子５４に接続し、出力はＴＲ５０、ＴＲ５２の夫々のコレクタ端子５５とエミッタ端子５２と５６間から取り出す。
【０００３】
【発明が解決しようとする課題】
このように、従来のＰＥＣＬ　ＯＵＴ　ＢＵＦＦＥＲのＩＣは回路構成が複雑であり、また、消費電流もそれに伴って大きかった。
本発明は、かかる課題に鑑み、回路構成がシンプルで、消費電流の少ない圧電発振器を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明はかかる課題を解決するために、請求項１は、逆相矩形波出力を必要とする発振器において、所定の周波数で発振する発振回路と、該発振回路からの出力信号を増幅する複数のトランジスタで構成された差動増幅器、及び該差動増幅器の信号を矩形波に変換して出力する複数のバッファトランジスタを有するＰＥＣＬ型出力バッファ回路と、を備え、前記ＰＥＣＬ型出力バッファ回路は、前記発振回路からの出力信号を容量素子と抵抗の直列回路を介して前記差動増幅器の第１のトランジスタのベースに入力し、前記差動増幅器の第２のトランジスタのベースを容量素子を介して接地し、前記第１及び第２のトランジスタのエミッタを共通接続して該接続中点を抵抗を介して接地し、前記第１及び第２のトランジスタのコレクタは電源との間に抵抗を介して接続すると共に、前記バッファトランジスタの夫々のベースに接続し、前記バッファトランジスのコレクタを電源に接続して、夫々のエミッタを開放出力として負荷に接続すると共に、前記差動増幅器の第１及び第２のトランジスタのベースに抵抗を介して夫々接続したことを特徴とする。
従来からＰＥＣＬ型出力バッファ回路は独立したＩＣとして商品化されている。しかし、この回路は汎用の回路として使用するため、回路構成が複雑で、それに伴って消費電流も大きかった。従って従来は、発振出力を負荷インピーダンス５０Ωで１８０°位相のずれた矩形波形として出力する場合、前記のＩＣを発振回路の出力に接続して使用せざるを得なかった。そこで、本発明では、発振回路に最適な回路構成を有するＰＥＣＬ型出力バッファ回路を発振回路の出力段に接続し、その出力信号を内部の差動増幅器に帰還をかけることにより、安定動作と低消費電流化を図るものである。また、発振回路の信号の位相が１８０°異なる信号として増幅するには、差動増幅器が適している。そして、差動増幅器の一方のトランジスタをベース接地することにより、高周波特性の優れた高い増幅率を有する回路が実現される。
かかる発明によれば、ＰＥＣＬ型出力バッファ回路を発振回路に最適な回路構成とすることにより、回路構成が簡略化され、それにより安定動作と消費電流の低減を図ることができる。
【０００５】
請求項２は、前記複数のバッファトランジスタの開放出力は、互いに位相が１８０°異なることを特徴とする。
差動増幅器の夫々のトランジスタの出力信号は位相が１８０°異なる信号である。その出力信号をバッファトランジスタにより矩形波形に変換するので、当然それらの出力は位相が１８０°異なったものとなる。
かかる発明によれば、バッファトランジスタの開放出力は、互いに位相が１８０°異なるので、そのまま、通信の移動局、基地局、測定器等の周波数の基準に使用することができる。
請求項３は、前記発振回路と前記ＰＥＣＬ型出力バッファ回路を一体構成にして集積化したことを特徴とする。
互いに位相が１８０°異なる発振出力を得るために、従来は発振回路と汎用のＰＥＣＬ型出力バッファ回路を接続して実現していた。そのため、回路規模が大きくなり、しかも消費電流が大きくなっていた。そこで、本発明ではＰＥＣＬ型出力バッファ回路を発振回路に必要な最適な回路構成にして実現し、それらを一体で集積化するものである。
かかる発明によれば、発振回路とＰＥＣＬ型出力バッファ回路を一体構成にして集積化するので、回路規模が小さくなり、しかも消費電流を少なくすることができる。
【０００６】
【発明の実施の形態】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は、本発明の実施形態に係る圧電発振器の回路構成図である。この圧電発振器１００は大きく分けて発振回路部１１０とＰＥＣＬ　ＯＵＴ　ＢＵＦＦＥＲ１２０から構成され、発振回路部１１０は、公知のシリコントランジスタによるコルピッツ発振回路の一例である。発振用トランジスタＴＲ１のベース・接地間に負荷容量の一部となるコンデンサＣ４とコンデンサＣ３との直列回路を挿入接続し、この直列回路の接続中点と発振用トランジスタＴＲ１のエミッタとを接続すると共に、エミッタ抵抗Ｒ２を接続する。更に、発振用トランジスタＴＲ１のベースに抵抗Ｒ３及び抵抗Ｒ４とから成るベースバイアス回路を接続すると共に、発振用トランジスタＴＲ１のベース・接地間に圧電振動子Ｘｔａｌ、可変容量ダイオードＤ１、コンデンサＣ５及びコイルＬ１の直列回路を挿入接続し、更に、可変容量ダイオードＤ１とコンデンサＣ５の接続中点から抵抗Ｒ５を接地する。また、Ｘｔａｌの接地側から抵抗Ｒ６とコンデンサＣ６を直列接続して接地し、周波数調整用の電圧Ｖｃｏｎｔ端子から抵抗Ｒ８とＲ７の直列回路を接地し、その中点を抵抗Ｒ６とコンデンサＣ６の接続中点と接続する。また、発振用トランジスタＴＲ１のコレクタと電源Ｖｃｃライン間に抵抗Ｒ１を接続し、更にコレクタとエミッタ間にコンデンサＣ１を挿入接続したものである。また、電源ＶｃｃラインからパスコンデンサＣ８により接地されている。
また、ＰＥＣＬ　ＯＵＴ　ＢＵＦＦＥＲ１２０は、前記発振回路部１００からの出力信号をコンデンサＣ２と抵抗Ｒ９の直列回路を介して差動増幅器の第１のトランジスタＴＲ２のベースに入力すると共に、抵抗Ｒ１２を介してバッファトランジスタＴＲ４のエミッタに接続され、バッファトランジスタＴＲ４のエミッタが反転出力端子（／ＯＵＴ）となる。また、差動増幅器の第２のトランジスタＴＲ３のベースをコンデンサＣ７を介して接地すると共に、抵抗Ｒ１３を介してバッファトランジスタＴＲ５のエミッタに接続され、その端子が正転出力（ＯＵＴ）となる。また、差動増幅器のＴＲ２とＴＲ３のエミッタ同士を接続して、その接続中点を抵抗Ｒ１４を介して接地し、コレクタは電源との間に抵抗Ｒ１０、Ｒ１１を介して接続する。また、電源ＶＣＣラインに直列に抵抗Ｒ１６を挿入しノイズをパスするパスコンデンサＣ９を接地する。また、発振回路部１１０の電源ラインに更に抵抗Ｒ１５を直列に挿入する。
【０００７】
次に、図１を参照して本実施形態の動作について説明する。発振回路部１１０の動作は周知のコルピッツ発振回路であるので、その説明を省略する。発振回路部１１０からの発振出力は、コンデンサＣ２により直流分がカットされ、抵抗Ｒ９によりインピーダンス整合される。そして、その信号はトランジスタＴＲ２とＴＲ３により差動増幅され、トランジスタＴＲ２のコレクタには入力信号の逆相の信号が発生し、トランジスタＴＲ３のコレクタには入力信号と同相の信号が発生する。それらの信号はＣ級動作をするバッファトランジスタＴＲ４、ＴＲ５のベースに入力され、各トランジスタのエミッタから／ＯＵＴ、ＯＵＴの２つの矩形波信号として出力される。このとき２つの出力は位相差が１８０°となる。また、バッファトランジスタＴＲ４、ＴＲ５のエミッタは、抵抗Ｒ１２、Ｒ１３を介してトランジスタＴＲ２、ＴＲ３のベースに接続されているので、電源を投入した時点から最終的にバッファトランジスタＴＲ４、ＴＲ５のベース・エミッタ間電圧に保持され、トランジスタＴＲ２、ＴＲ３の動作点を最適に設定することができる。
【０００８】
図２は、本発明の実施形態に係る圧電発振器の回路の各定数を決定した回路図であるが、若干回路構成を変えてある。尚、同じ構成要素には同じ参照番号が付されている。本実施形態では、Ｒ１：２２Ω、Ｒ２、Ｒ１４：１００Ω、Ｒ３、Ｒ４、Ｒ１３：１０ＫΩ、Ｒ９：１８０Ω、Ｒ１０、Ｒ１１：２２０Ω、Ｒ１２：３．３ＫΩ、Ｒ１６：３３Ω、Ｃ２：１００ｐＦ、Ｃ３、Ｃ５：２０ｐＦ、Ｃ４：１８ｐＦ、Ｃ７、Ｃ８、Ｃ９：０．１μＦ、ＴＲ１〜５：２ＳＣ３５８５、Ｘｔａｌ：１５６ＭＨｚとして実施している。
図３は本発明の図２の定数による実施形態の圧電発振器の電源電圧と入出力レベルの関係を表す図である。縦軸に入出力レベル、横軸に電源電圧を表す。また発振回路の発振周波数は１５６ＭＨｚである。この図から電源電圧ＶＣＣの変化に対して発振回路部１１０の入力レベル６２はほぼ２００ｍＶと一定であり、出力レベルＯＵＴ６１、／ＯＵＴ６０は一定のレベル差を保ちながら徐々に上昇している。ちなみに電源電圧ＶＣＣが３．３ＶのポイントＲでは、出力レベルＯＵＴ６１（ポイントＱ）は約８５０ｍＶを示し、出力レベルＯＵＴ６２（ポイントＰ）は約１０００ｍＶを示す。このように、電源電圧の変動に対して差動出力信号のレベル差は殆ど一定で安定しているのが分かる。
図４は、本発明の発振回路部１１０の発振波形（ＰＥＣＬ　ＯＵＴ　ＢＵＦＦＥＲ１２０の入力波形）の一例を示す図である。この時の条件は、電源電圧Ｖｃｃ＝３．３Ｖ、発振周波数１５５．１２ＭＨｚである。この図から発振波形は、Ｐ−Ｐ電圧２０６ｍＶ、Ｄｕｔｙ５０％の歪みの少ない正常な波形であることがわかる。
【０００９】
図５は、本発明のＰＥＣＬ　ＯＵＴ　ＢＵＦＦＥＲ１２０のＯＵＴ出力波形の一例を示す図である。このときの条件は、電源電圧Ｖｃｃ＝３．３Ｖ、発振周波数１５５．７６ＭＨｚである。この図からＯＵＴ出力波形は、Ｐ−Ｐ電圧８６０ｍＶ、Ｄｕｔｙ４６．２％の歪みの少ない正常な波形であることがわかる。
図６は、本発明のＰＥＣＬ　ＯＵＴ　ＢＵＦＦＥＲ１２０の／ＯＵＴ出力波形の一例を示す図である。このときの条件は、電源電圧Ｖｃｃ＝３．３Ｖ、発振周波数１５６．２５ＭＨｚである。この図から／ＯＵＴ出力波形は、Ｐ−Ｐ電圧１．００Ｖ、Ｄｕｔｙ５２．４％の歪みの少ない正常な波形であることがわかる。尚、図５に示すＯＵＴ出力波形と図６に示す／ＯＵＴ出力波形とは、それぞれ時間軸を基準化して表現したものであり、実際には位相が１８０°ずれているものである。
図７は、本発明のＰＥＣＬ　ＯＵＴ　ＢＵＦＦＥＲ１２０の出力波形ＯＵＴ、／ＯＵＴのＤｕｔｙと電源電圧の関係を表す図である。縦軸にＤｕｔｙ（％）、横軸に電源電圧Ｖｃｃ（Ｖｄｃ）を示す。この図から、出力波形ＯＵＴ６３と出力波形／ＯＵＴ６４は電源電圧の変化に対してほぼ一定で変化量は少ない。また、電源電圧を高くするとＤｕｔｙが５０％に近づくのが分かる。
図８は、本発明の圧電発振器の電源電圧対消費電流の関係を表す図である。縦軸に消費電流（ｍＡ）、横軸に電源電圧をＶＣＣ（Ｖｄｃ）を示す。条件は発振周波数１５６ＭＨｚとする。この図から、消費電流は電源電圧の上昇に伴って上昇するが、例えば、電源電圧３．３Ｖの時は（Ｐ点）２２．５ｍＡであり、最大でも（Ｑ点）２６ｍＡとなり、従来のＰＥＣＬ　ＯＵＴ　ＩＣを使用した発振器に比べて消費電流はおよそ１／２〜１／３程度に低下することができる。
【００１０】
【発明の効果】
以上記載のごとく請求項１の発明によれば、ＰＥＣＬ型出力バッファ回路を発振回路に最適な回路構成とすることにより、回路構成が簡略化され、それにより安定動作と消費電流の低減を図ることができる。
また請求項２では、差動増幅回路により増幅するので、単純な回路構成で位相が１８０°異なる信号を増幅することができ、同相ノイズを除去することができる。
また請求項３では、発振回路からの出力信号を差動増幅器で位相反転して増幅してバッファトランジスタで矩形出力として取り出し、その信号を差動増幅器に帰還するので、簡易な回路構成により安定した高周波信号の増幅と、低電流化、低コスト化を図ることができる。
また請求項４では、バッファトランジスタの開放出力は、互いに位相が１８０°異なるので、通信の移動局、基地局、測定器等の周波数の基準に本発振器の出力をそのまま使用することができる。
また請求項５では、発振回路とＰＥＣＬ型出力バッファ回路を一体構成にして集積化するので、回路規模が小さくなり、しかも消費電流を少なくすることができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る圧電発振器の回路構成図である。
【図２】本発明の実施形態に係る圧電発振器の回路の各定数を決定した回路図である。
【図３】本発明の図２の定数による実施形態の圧電発振器の電源電圧と入出力レベルの関係を表す図である。
【図４】本発明の発振回路部の発振波形（ＰＥＣＬ　ＯＵＴ　ＢＵＦＦＥＲの入力波形）の一例を示す図である。
【図５】本発明のＰＥＣＬ　ＯＵＴ　ＢＵＦＦＥＲのＯＵＴ出力波形の一例を示す図である。
【図６】本発明のＰＥＣＬ　ＯＵＴ　ＢＵＦＦＥＲの／ＯＵＴ出力波形の一例を示す図である。
【図７】本発明のＰＥＣＬ　ＯＵＴ　ＢＵＦＦＥＲの出力波形ＯＵＴ、／ＯＵＴのＤｕｔｙと電源電圧の関係を表す図である。
【図８】本発明の圧電発振器の電源電圧対消費電流の関係を表す図である。
【図９】従来のＰＥＣＬ　ＯＵＴ　ＢＵＦＦＥＲのＩＣの一例を示す回路図である。
【図１】
2004104720.tif 000003
【図２】
2004104720.tif 000004
【図３】
2004104720.tif 000005
【図４】
2004104720.tif 000006
【図５】
2004104720.tif 000007
【図６】
2004104720.tif 000008
【図７】
2004104720.tif 000009
【図８】
2004104720.tif 000010
【図９】
2004104720.tif 000011