(57)【要約】【課題】低消費電流で動作し、雑音の発生を抑制する電圧制御発振回路を提供する。【解決手段】可変周波数を出力する電圧制御発振回路５０は出力周波数を制御する可変容量素子３０を有する。可変容量素子３０はバイポーラトランジスタにおけるエミッタ層とベース層間のＰＮ接合により形成されるダイオードｂの容量成分と、ベース層とコレクタ層間のＰＮ接合により形成されるダイオードａの容量成分とにより実現される。可変容量素子３０の容量はバイポーラトランジスタのエミッタ層３とコレクタ層４間に印加する電圧により制御される。【選択図】        図１
2004241624.tif 000002
【特許請求の範囲】
【請求項１】
可変容量素子を含み、該可変容量素子の容量変化に応じて変化する可変周波数を出力する電圧制御発振回路において、
前記可変容量素子の容量は、バイポーラトランジスタにおけるエミッタ層とベース層間のＰＮ接合により形成される容量及びベース層とコレクタ層間のＰＮ接合により形成される容量を合成したものであり、
前記可変容量素子の容量は前記バイポーラトランジスタのエミッタ層とコレクタ層間に印加する電圧により制御されることを特徴とする電圧制御発振回路。
【請求項２】
可変容量素子を含み、該可変容量素子の容量変化に応じて変化する可変周波数を出力する電圧制御発振回路において、
前記可変容量素子の容量は、バイポーラトランジスタにおけるコレクタ層とベース層間のＰＮ接合により形成される容量であり、かつ、前記バイポーラトランジスタのエミッタ層とコレクタ層間に印加される電圧により制御されることを特徴とする電圧制御発振回路。
【請求項３】
前記エミッタ層と前記ベース層間の接合面積を、前記エミッタ層と前記コレクタ層間の接合面積よりも大きくしたことを特徴とする請求項１記載の電圧制御発振回路。
【請求項４】
前記エミッタ層に、容量を制御するための電圧を印加するバイアス回路をさらに備えたことを特徴とする請求項１または請求項２記載の電圧制御発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電圧制御発振回路に関し、特に、バイポーラトランジスタ構造を有する可変容量素子を備えた電圧制御発振回路に関する。
【０００２】
【従来の技術】
電圧制御発振回路は印加する電圧に応じて出力周波数を可変可能な発振回路である。従来の電圧制御回路の一例として、能動素子としてのトランジスタと、そのトランジスタのベースエミッタ間に接続される共振回路とを含み、共振回路に発振周波数を可変とするための可変容量素子を含むものがある。
【０００３】
可変容量素子は例えばバイポーラトランジスタ内のＰＮ接合を利用して実現される。すなわち、バイポーラトランジスタのベース−コレクタ間のＰＮ接合に電圧を印加することにより得られる容量変化を利用して実現できる。なお、特許文献１には、バイポーラトランジスタ内のＰＮ接合の容量成分を利用した電力増幅回路について開示がある。
【０００４】
そのようなバイポーラトランジスタを用いて可変容量素子を実現した電圧制御発振回路において発振周波数を高く設計する場合、バイポーラトランジスタの最大発振周波数を高くするためにコレクタ層を薄くしなければならない。コレクタ層を薄くした場合に十分な容量を得るためには、ベース−コレクタ間のＰＮ接合を用いた可変容量素子に順方向のバイアスを印加しなければならない。
【０００５】
【特許文献１】
特開２００２−２２３１２７号公報（第５、９、１０頁、図６、図９等参照）
【０００６】
【発明が解決しようとする課題】
しかし、ベース−コレクタ間のＰＮ接合に順方向のバイアスを印加した場合、比較的大きな電流が流れるため、消費電流が大きくなり、また、可変容量素子に電流が流れることにより雑音が発生し、電圧制御発振回路の雑音特性を劣化させるという問題があった。
【０００７】
本発明は上記課題を解決すべくなされたものであり、その目的とするところは、低消費電流で動作し、雑音の発生を抑制する電圧制御発振回路を提供することにある。
【０００８】
【課題を解決するための手段】
本発明に係る電圧制御発振回路は可変容量素子を備え、可変容量素子の容量変化に応じて変化する可変周波数を出力する。可変容量素子はバイポーラトランジスタのエミッタ層とベース層間のＰＮ接合により形成される容量成分と、ベース層とコレクタ層間のＰＮ接合により形成される容量成分とにより実現される。可変容量素子の容量は、バイポーラトランジスタのエミッタ層とコレクタ層間に印加する電圧により制御される。
【０００９】
【発明の実施の形態】
以下添付の図面を参照して、本発明に係る電圧制御発振回路の実施の形態を詳細に説明する。
【００１０】
実施の形態１．
図１に、本発明に係る電圧制御発振回路の構成を示す。電圧制御発振回路５０は、インダクタ１１、１７、１８、コンデンサ１３、制御電源１２、バイポーラトランジスタ１６、及び可変容量素子３０を備えている。電圧制御発振回路５０はまた出力端子１９を有している。
【００１１】
インダクタ１７、可変容量素子３０はＬＣ共振回路を形成する。コンデンサ１３は、制御電源１２の直流成分をバイポーラトランジスタ１６から分離するためのものである。また、インダクタ１８は帰還用インダクタである。インダクタ１１は交流成分を制御電源１２から分離するためのものである。制御電源１２は可変容量素子３０の容量を変化させるために可変容量素子３０に電圧を印加するためのバイアス回路である。
【００１２】
電圧制御発振回路５０の発振周波数は主としてインダクタ１７と可変容量素子３０から構成されるＬＣ共振回路の共振周波数により決まる。この共振周波数は可変容量素子３０の容量変化にしたがい変化する。すなわち、電圧制御発振回路５０の出力周波数は可変容量素子３０の容量を制御することにより変化させることができる。
【００１３】
可変容量素子３０は逆接続された２つのダイオードａ、ｂを含み、それらのダイオードａ、ｂはバイポーラトランジスタ内のＰＮ接合により実現される。
【００１４】
図２（ａ）に可変容量素子３０を実現するバイポーラトランジスタの構成を示す。図２（ｂ）はバイポーラトランジスタ２０を上から見た図である。なお、図２（ａ）は図２（ｂ）においてＡ−Ａ’線で分割したときの断面図である。
【００１５】
図２（ａ）に示すバイポーラトランジスタ２０は、半絶縁性基板５上に、Ｎ＋型コレクタコンタクト層６、Ｎ型コレクタ層７、Ｐ型ベース層８、Ｎ型エミッタ層９、Ｎ＋型エミッタコンタクト層１０が順に形成されている。
【００１６】
Ｎ＋型コレクタコンタクト層６上にはコレクタ電極２が形成され、Ｎ＋型エミッタコンタクト層１０上にはエミッタ電極１が形成されている。コレクタ電極２にはコレクタ配線４が、エミッタ電極１にはエミッタ配線３がそれぞれ接続されている。
【００１７】
可変容量素子３０は、バイポーラトランジスタ２０のベース層８とコレクタ層７との間のＰＮ接合により形成されるダイオードａと、バイポーラトランジスタ２０のベース層８とエミッタ層９との間のＰＮ接合により形成されるダイオードｂとを利用して実現されている。すなわち、可変容量素子３０の容量はダイオードａの容量成分とダイオードｂの容量成分を合成した値となる。
【００１８】
図４はバイポーラトランジスタ２０のコレクタ−エミッタ間（すなわち可変容量素子）の印加電圧に対する、コレクタ−エミッタ間の容量変化（曲線Ｃ）及びコレクタ−エミッタ間を流れる電流変化（曲線Ｉ）を示した図である。同図に示すように、コレクタ−エミッタ間すなわち可変容量素子３０に電圧を印加しても、微小な電流しか流れない。一方、可変容量素子３０の容量はエミッタ配線３とコレクタ配線４の間に印加した電圧値に応じて変化している（曲線Ｃ参照）。以下にこれを詳細に説明する。
【００１９】
可変容量素子３０すなわちダイオードａ、ｂに制御電源１２により電圧が印加されると、エミッタ層９とベース層８間のＰＮ接合と、ベース層８とコレクタ層７間のＰＮ接合とは互いに逆向きに接続されるため、エミッタ配線３とコレクタ配線４の間に電圧を印加しても、一方のＰＮ接合が逆バイアスされることから、微小な電流しか流れない。また、逆バイアスされる方のＰＮ接合にて生成された正孔がベース層８に蓄積され、ベース層８に正電圧が印加されたことと等価となり、ベース層８とエミッタ層９の間に形成される空乏層の幅及びベース層８とコレクタ層７の間に形成される空乏層の幅のそれぞれが変調される。その結果として、エミッタ配線３とコレクタ配線４の間の容量（すなわち可変容量素子３０の容量）が変化する。
【００２０】
このように、本実施形態の可変容量素子は、バイポーラトランジスタのエミッタとコレクタ間に現れる容量が、エミッタとコレクタ間に印加する電圧を制御することにより可変となる。
【００２１】
以上のように、可変容量素子３０の容量（すなわち、エミッタ配線３とコレクタ配線４の間に現れる容量）は、制御電源１２によりエミッタ配線３とコレクタ配線４間に印加される電圧により制御できる。図３に、本実施形態の可変容量素子３０を用いた電圧制御発振回路の位相雑音特性（Ａ）と、ベース・コレクタ間のＰＮ接合に電圧を印加することにより得られる容量変化を利用した可変容量素子を用いた従来の電圧制御発振回路の位相雑音特性（Ｂ）とを示す。同図より、本実施形態の電圧制御発振回路５０は、従来の電圧制御発振回路に比して位相雑音特性が改善されているのが分かる。これは、本実施形態の電圧制御発振回路５０では可変容量素子３０にほとんど電流が流れないからである。
【００２２】
以上のように、本実施形態では、バイポーラトランジスタ構造を用いて消費電流を低減した可変容量素子を実現できる。このような可変容量素子を発振回路の能動素子であるバイポーラトランジスタが形成された半導体基板と同一基板上に形成することにより、消費電力を低減し、かつ低雑音の電圧制御発振回路を実現することができる。
【００２３】
実施の形態２．
本実施形態では、電圧制御発振回路の可変容量素子は、バイポーラトランジスタのベースとコレクタ間に現れる容量を、エミッタとコレクタ間に印加する電圧を制御することにより変化させる。
【００２４】
図５に本実施形態の電圧制御発振回路の構成を示す。本実施形態では可変容量素子３１は２つのダイオードｘ、ｙで構成される。
【００２５】
図６（ａ）は、可変容量素子３１を実現するバイポーラトランジスタ２１の断面図である。図６（ｂ）はバイポーラトランジスタ２１を上から見た図である。なお、図６（ａ）は図６（ｂ）においてＢ−Ｂ’線で分割したときの断面図である。
【００２６】
図６（ａ）に示すように、バイポーラトランジスタ２１の構成は、実施の形態１のバイポーラトランジスタ２０の構成と基本的に同じであるが、バイポーラ２１のＰ型ベース層８上にベース電極１４が設けられている点が実施の形態１のものと異なる。ベース電極１４にはベース配線１５が接続されている。
【００２７】
図５に示すように、コレクタ配線４が接地され、エミッタ配線３がインダクタ１１を介して制御電源１２と接続される。
【００２８】
本実施形態では、ＬＣ共振回路は、インダクタ１７と可変容量素子３１のダイオードｘの容量成分により形成される。すなわち、可変容量素子３１のダイオードｘの容量成分が主として可変容量素子３１全体の容量変化に寄与する。ダイオードｘはバイポーラトランジスタ２１のベース−コレクタ間のＰＮ接合により形成される。
【００２９】
図７はバイポーラトランジスタ２１のコレクタ−エミッタ間の印加電圧に対する、コレクタ−ベース間の容量変化（曲線Ｃ）及びコレクタ−エミッタ間の電流変化（曲線Ｉ）を示した図である。同図に示すように、制御電源１２により可変容量素子３１に電圧を印加した場合、エミッタ配線３とコレクタ配線４の間に流れる電流は微小である（曲線Ｉ参照）。一方、コレクタ配線４とベース配線１５間の容量は、コレクタ−エミッタ間の印加電圧に応じて変化する（曲線Ｃ参照）。以下、これを説明する。
【００３０】
実施の形態１で説明したのと同様、可変容量素子３１を構成する一方のダイオードｙを形成するＰＮ接合が逆バイアスされることから、微小な電流しか流れない。また、逆バイアスされる方のダイオードｙのＰＮ接合にて生成された正孔がベース層８に蓄積され、ベース層８に正電圧が印加されたことと等価となり、ベース層８とコレクタ層７の間に形成される空乏層の幅が変調される。その結果として、ベース配線１５とコレクタ配線４の間の容量（すなわち可変容量素子３１の容量）が変化する。
【００３１】
以上のように本実施形態によっても実施の形態１と同様、バイポーラトランジスタ構造を用いて消費電流を低減した可変容量素子を実現でき、このような可変容量素子を発振回路の能動素子であるバイポーラトランジスタが形成された半導体基板と同一基板上に形成することにより、消費電力を低減し、かつ低雑音の電圧制御発振回路を実現することができる。
【００３２】
実施の形態３．
図８（ａ）に可変容量素子を構成するバイポーラトランジスタの別の構成を示す。図８（ｂ）はバイポーラトランジスタ２２を上から見た図である。なお、図８（ａ）は図８（ｂ）においてＣ−Ｃ’線で分割したときの断面図である。本実施形態では、実施の形態１の可変容量素子のエミッタ−コクレタ間の容量の可変範囲をより増大させるため、エミッタ−ベース間のＰＮ接合の接合面積（Ｓ２）を、ベース−コレクタ間のＰＮ接合の接合面積（Ｓ１）よりも大きくしている。
【００３３】
バイポーラトランジスタ２２のコレクタ層７にはイオン注入により絶縁化された領域１６が形成されている。コレクタ層７は他の層に比べ通常１桁から２桁程度、不純物濃度が低いため、イオン注入を行なうことで絶縁化が可能である。そこで、コレクタ層７の一部の領域１６をイオン注入により絶縁化することにより、相対的にベース−コレクタ間のＰＮ接合の接合面積（Ｓ１）を減少させている。
【００３４】
ベース−コレクタ間のＰＮ接合の接合面積（Ｓ１）を減少させることにより、ベース−コレクタ間のＰＮ接合の容量が小さくなり、相対的にエミッタ−ベース間のＰＮ接合の容量が大きくなり、その結果、エミッタ−コレクタ間に現れる容量の変化量が大きくなる。すなわち、実施の形態１で示した電圧制御発振回路の可変容量素子よりも容量変化量の大きい可変容量素子を実現でき、周波数帯域がより広い電圧制御発振回路を実現できる。
【００３５】
以上説明した実施形態では、可変容量素子をバイポーラトランジスタのベース端子に接続した直列帰還型発振回路の構成を示したが、可変容量素子はバイポーラトランジスタ１６のコレクタ端子またはエミッタ端子に直列接続してもよい。また、可変容量素子を並列帰還型発振回路に適用してもよい。このとき、可変容量素子はバイポーラトランジスタのコレクタ端子、ベース端子及びエミッタ端子のうちの２つの端子間に接続する。また、交流成分を制御電源から分離するためにインダクタの代わりに抵抗を用いることもできる。
【００３６】
【発明の効果】
本発明によれば、バイポーラトランジスタ構造を用いて消費電流が非常に小さい可変容量素子を実現できる。故に、バイポーラトランジスタを能動素子として用いた発振回路において、その能動素子が形成された半導体基板と同一基板上に可変容量素子を形成することにより、低消費電力、低雑音の電圧制御発振回路を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における電圧制御発振回路の構成図
【図２】（ａ）実施の形態１における電圧制御発振回路の可変容量素子を構成するバイポーラトランジスタの断面図、及び（ｂ）そのバイポーラトランジスタの上面図
【図３】電圧制御発振回路の位相雑音特性を示す図
【図４】実施の形態１における可変容量素子を構成するバイポーラトランジスタのコクレタ−エミッタ間電圧に対する、コクレタ−エミッタ間容量とコクレタ−エミッタ間電流の変化を示した図
【図５】本発明の実施の形態２における電圧制御発振回路の構成図
【図６】（ａ）実施の形態２における電圧制御発振回路の可変容量素子を構成するバイポーラトランジスタの断面図、及び（ｂ）そのバイポーラトランジスタの上面図
【図７】実施の形態２における可変容量素子を構成するバイポーラトランジスタのコクレタ−エミッタ間電圧に対する、コクレタ−ベース間容量とコクレタ−エミッタ間電流の変化を示した図
【図８】（ａ）実施の形態３における電圧制御発振回路の可変容量素子を構成するバイポーラトランジスタの断面図、及び（ｂ）そのバイポーラトランジスタの上面図
【符号の説明】
３  エミッタ配線、  ４  コレクタ配線、  ７  コレクタ層、  ８  ベース層、  ９  エミッタ層、  １１，１７，１８  インダクタ、  １２  制御電源、  １５  コレクタ配線、  １６  バイポーラトランジスタ（能動素子）、  ２０，２１，２２  可変容量素子を構成するバイポーラトランジスタ、  ３０，３１  可変容量素子、  ５０，５１  電圧制御発振回路、  ａ，ｂ，ｘ，ｙ  可変容量素子を形成するダイオード
【図１】
2004241624.tif 000003
【図２】
2004241624.tif 000004
【図３】
2004241624.tif 000005
【図４】
2004241624.tif 000006
【図５】
2004241624.tif 000007
【図６】
2004241624.tif 000008
【図７】
2004241624.tif 000009
【図８】
2004241624.tif 000010