(57)【要約】【課題】クロック周波数誤差に基づいてストリームクロックを生成する。【解決手段】ＯＦＤＭ信号を復調したＯＦＤＭ復調データが入力され、入力されたＯＦＤＭ復調データを連続したデータストリームとして出力するストリーム出力部１９と、ストリーム出力部１９から出力されるデータストリームのストリームクロックを当該復調装置１の動作クロックに基づいて生成するストリームクロック生成部１８と、ＯＦＤＭ信号のクロックと、当該復調装置１の動作クロックとのクロック周波数誤差を算出するクロック周波数誤差算出部１１と、クロック周波数誤差算出部１１によって算出されたクロック周波数誤差に基づいて、ストリームクロックの周波数を制御する周波数制御部とを備えることで実現する。【選択図】  図１
2004214959.tif 000002
【特許請求の範囲】
【請求項１】
情報が分割された複数のサブキャリアに変調されることにより生成された有効シンボルと、上記有効シンボルの一部の信号波形が複写されることにより生成されたガードインターバルとが含まれた伝送シンボルを伝送単位とする直交周波数分割多重（ＯＦＤＭ）信号を復調する復調装置において、
上記ＯＦＤＭ信号を復調したＯＦＤＭ復調データが入力され、入力された上記ＯＦＤＭ復調データを連続したデータストリームとして出力するストリーム出力手段と、
上記ストリーム出力手段から出力される上記データストリームのストリームクロックを当該復調装置の動作クロックに基づいて生成するストリームクロック生成手段と、
上記ＯＦＤＭ信号のクロックと、当該復調装置の動作クロックとのクロック周波数誤差を算出するクロック周波数誤差算出手段と、
上記クロック周波数誤差算出手段によって算出された上記クロック周波数誤差に基づいて、上記ストリームクロックの周波数を制御する周波数制御手段とを備えること
を特徴とする復調装置。
【請求項２】
上記ストリーム出力手段は、入力されるＯＦＤＭ復調データを一時的に蓄積するバッファを備えること
を特徴とする請求項１記載の復調装置。
【請求項３】
上記クロック周波数誤差算出手段は、上記ＯＦＤＭ信号を遅延させて上記ガードインターバル部分と、このガードインターバル複写元との相関性を求め、相関性が高い部分を上記伝送シンボルの境界位置とし、上記境界位置と、推定される伝送シンボルの境界位置との位相差に基づいて、上記伝送シンボル単位毎に上記クロック周波数誤差を算出すること
を特徴とする請求項１記載の復調装置。
【請求項４】
上記クロック周波数誤差算出手段は、上記ＯＦＤＭ信号のクロックと、上記動作クロックを第１の分周比で分周した分周クロックとのクロック周波数誤差を伝送シンボル単位毎に算出し、
上記ストリームクロック生成手段は、上記動作クロックを第２の分周比で分周して上記ストリームクロックを生成し、
上記周波数制御手段は、上記クロック周波数誤差算出手段より伝送シンボル単位毎に算出される上記クロック周波数誤差を、上記動作クロックが所定のクロック数だけカウントされる毎に供給される動作制御フラグに応じて累積加算し、上記クロック周波数誤差が所定の正の閾値又は負の閾値まで累積加算されたことに応じて、上記第２の分周比を増加又は減少させることで上記ストリームクロックの上記周波数を制御すること
を特徴とする請求項１記載の復調装置。
【請求項５】
上記動作制御フラグは、上記分周クロックで上記伝送シンボルをカウントした際のカウント値と同じ値だけ動作クロックがカウントされる毎に供給されること
を特徴とする請求項４記載の復調装置。
【請求項６】
上記正の閾値又は負の閾値は、上記動作クロック、１クロック分であること
を特徴とする請求項４記載の復調装置。
【請求項７】
情報が分割された複数のサブキャリアに変調されることにより生成された有効シンボルと、上記有効シンボルの一部の信号波形が複写されることにより生成されたガードインターバルとが含まれた伝送シンボルを伝送単位とする直交周波数分割多重（ＯＦＤＭ）信号を復調する復調方法において、
上記ＯＦＤＭ信号を復調したＯＦＤＭ復調データが入力され、入力された上記ＯＦＤＭ復調データを連続したデータストリームとして出力し、
出力される上記データストリームのストリームクロックを復調装置の動作クロックに基づいて生成し、
上記ＯＦＤＭ信号のクロックと、上記復調装置の動作クロックとのクロック周波数誤差を算出し、
算出された上記クロック周波数誤差に基づいて、上記ストリームクロックの周波数を制御すること
を特徴とする復調方法。
【請求項８】
上記ＯＦＤＭ信号を遅延させて上記ガードインターバル部分と、このガードインターバル複写元との相関性を求め、相関性が高い部分を上記伝送シンボルの境界位置とし、上記境界位置と、推定される伝送シンボルの境界位置との位相差に基づいて、上記伝送シンボル単位毎に上記クロック周波数誤差を算出すること
を特徴とする請求項７記載の復調方法。
【請求項９】
上記ＯＦＤＭ信号のクロックと、上記動作クロックを第１の分周比で分周した分周クロックとのクロック周波数誤差を伝送シンボル単位毎に算出し、
上記動作クロックを第２の分周比で分周して上記ストリームクロックを生成し、
上記伝送シンボル単位毎に算出される上記クロック周波数誤差を、上記動作クロックが所定のクロック数だけカウントされる毎に供給される動作制御フラグに応じて累積加算し、上記クロック周波数誤差が所定の正の閾値又は負の閾値まで累積加算されたことに応じて、上記第２の分周比を増加又は減少させることで上記ストリームクロックの上記周波数を制御すること
を特徴とする請求項７記載の復調方法。
【請求項１０】
上記動作制御フラグは、上記分周クロックで上記伝送シンボルをカウントした際のカウント値と同じ値だけ動作クロックがカウントされる毎に供給されること
を特徴とする請求項９記載の復調方法。
【請求項１１】
上記正の閾値又は負の閾値は、上記動作クロック、１クロック分であること
を特徴とする請求項９記載の復調方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直交周波数分割多重伝送（ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式によるデジタル放送などに適用される復調装置及び復調方法に関する。
【０００２】
【従来の技術】
デジタル信号を伝送する方式として、直交周波数分割多重方式（以下、ＯＦＤＭ方式と呼ぶ。ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）と呼ばれる変調方式が用いられている。ＯＦＤＭ方式は、伝送帯域内に多数の直交する副搬送波（サブキャリア）を設け、各サブキャリアの振幅及び位相にＰＳＫ（Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）やＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）によりデータを割り当てて、デジタル変調する方式である。
【０００３】
ＯＦＤＭ方式は、多数のサブキャリアで伝送帯域を分割するため、サブキャリア１波あたりの帯域は狭くなり変調速度は遅くなるが、トータルの伝送速度は、従来の変調方式と変わらないという特徴を有している。また、ＯＦＤＭ方式は、多数のサブキャリアが並列に伝送されるのでシンボル速度が遅くなり、シンボルの時間長に対する相対的なマルチパスの時間長を短くすることができ、マルチパス妨害を受けにくくなるという特徴を有している。
【０００４】
また、ＯＦＤＭ方式は、複数のサブキャリアに対してデータの割り当てが行われることから、変調時には逆フーリエ変換を行うＩＦＦＴ（Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）演算回路、復調時にはフーリエ変換を行うＦＦＴ（Ｆａｓｔ  ＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍ）演算回路を用いることにより、送受信回路を構成することができるという特徴を有している。
【０００５】
以上のような特徴からＯＦＤＭ方式は、マルチパス妨害の影響を強く受ける地上波デジタル放送に適用されることが多い。このようなＯＦＤＭ方式を採用した地上波デジタル放送としては、例えば、ＤＶＢ−Ｔ（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｂｒｏａｄｃａｓｔｉｎｇ−Ｔｅｒｒｅｓｔｒｉａｌ）やＩＳＤＢ−Ｔ（Ｉｎｔｅｇｒａｔｅｄ  Ｓｅｒｖｉｃｅｓ  Ｄｉｇｉｔａｌ  Ｂｒｏａｄｃａｓｔｉｎｇ  −Ｔｅｒｒｅｓｔｒｉａｌ）といった規格がある。
【０００６】
ＯＦＤＭ方式の伝送シンボル（以下、ＯＦＤＭシンボルと呼ぶ。）は、図７に示すように、送信時にＩＦＦＴが行われる信号期間である有効シンボルと、この有効シンボルの後半の一部分の波形がそのままコピーされたガードインターバルとから構成されている。ガードインターバルは、ＯＦＤＭシンボルの前半部分に設けられている。ＯＦＤＭ方式では、このようなガードインターバルが設けられることにより、マルチパスによるシンボル間干渉を許容し、マルチパス耐性を向上させている。
【０００７】
例えばＩＳＤＢ−ＴＳＢ規格（日本で採用されている地上デジタル音声放送の放送規格）のモード３では、有効シンボル内に、５１２本のサブキャリアが含まれており、そのサブキャリア間隔は、１２５／１２６≒０．９９２ｋＨｚとなる。また、このＩＳＤＢ−ＴＳＢ規格のモード３では、有効シンボル内の５１２本のサブキャリアのうち、４３３本のサブキャリアに伝送データが変調されている。また、ＩＳＤＢ−ＴＳＢ規格のモード３では、ガードインターバルの時間長が、有効シンボルの時間長の１／４，１／８，１／１６，１／３２のいずれかとなる。
【０００８】
従来のＯＦＤＭ受信装置の構成例は、例えば、下記の非特許文献１に示されている。以下、この非特許文献１に基づき作製された従来のＯＦＤＭ受信装置について説明をする。
【０００９】
図８に、従来のＯＦＤＭ受信装置のブロック構成図を示す。
【００１０】
従来のＯＦＤＭ受信装置１００は、図８に示すように、アンテナ１０１と、チューナ１０２と、バンドパスフィルタ（ＢＰＦ）１０３と、Ａ／Ｄ変換回路１０４と、ＤＣキャンセル回路１０５と、デジタル直交復調回路１０６と、ＦＦＴ演算回路１０７と、フレーム抽出回路１０８と、同期回路１０９と、キャリア復調回路１１０と、周波数デインタリーブ回路１１１と、時間デインタリーブ回路１１２と、デマッピング回路１１３と、ビットデインタリーブ回路１１４と、デパンクチャ回路１１５と、ビタビ回路１１６と、バイトデインタリーブ回路１１７と、拡散信号除去回路１１８と、トランスポートストリーム生成回路１１９と、ＲＳ復号回路１２０と、伝送制御信号復号回路１２１と、チャンネル選択回路１２２とを備えている。
【００１１】
放送局から放送されたデジタル放送の放送波は、ＯＦＤＭ受信装置１００のアンテナ１０１により受信され、ＲＦ信号としてチューナ１０２に供給される。
【００１２】
アンテナ１０１により受信されたＲＦ信号は、局部発振器１０２ｂ及び乗算器１０２ａからなるチューナ１０２によりＩＦ信号に周波数変換され、ＢＰＦ１０３に供給される。局部発振器１０２ａから発振される受信キャリア信号の発振周波数は、チャンネル選択回路１２２から供給されるチャンネル選択信号に応じて切り換えられる。
【００１３】
チューナ１０２から出力されたＩＦ信号は、ＢＰＦ１０３によりフィルタリングされた後、Ａ／Ｄ変換回路１０４によりデジタル化される。デジタル化されたＩＦ信号は、ＤＣキャンセル回路１０５によりＤＣ成分が除去され、デジタル直交復調回路１０６に供給される。
【００１４】
デジタル直交復調回路１０６は、所定の周波数（キャリア周波数）のキャリア信号を用いて、デジタル化されたＩＦ信号を直交復調し、ベースバンドのＯＦＤＭ信号を出力する。デジタル直交復調回路１０６から出力されるベースバンドのＯＦＤＭ信号は、ＦＦＴ演算される前のいわゆる時間領域の信号である。ベースバンドのＯＦＤＭ信号は、直交復調された結果、実軸成分（Ｉチャネル信号）と、虚軸成分（Ｑチャネル信号）とから構成される複素信号となる。デジタル直交復調回路１０６から出力されるベースバンドのＯＦＤＭ信号は、ＦＦＴ演算回路１０７及び同期回路１０９に供給される。
【００１５】
ＦＦＴ演算回路１０７は、ベースバンドのＯＦＤＭ信号に対してＦＦＴ演算を行い、各サブキャリアに直交変調されている信号を抽出して出力する。ＦＦＴ演算回路１０７から出力される信号は、ＦＦＴされた後のいわゆる周波数領域の信号である。
【００１６】
ＦＦＴ演算回路１０７は、１つのＯＦＤＭシンボルから有効シンボル長分の信号を抜き出し、抜き出した信号に対してＦＦＴ演算を行う。すなわち、ＦＦＴ演算回路１０７は、１つのＯＦＤＭシンボルからガードインターバル長分の信号を除き、残った信号に対してＦＦＴ演算を行う。ＦＦＴ演算を行うために抜き出される信号の範囲は、その抜き出した信号点が連続していれば、１つのＯＦＤＭシンボルの任意の位置でよい。つまり、その抜き出す信号の範囲の開始位置は、図７に示すように、ＯＦＤＭシンボルの先頭の境界位置（図７中のＡの位置）から、ガードインターバルの終了位置（図７中のＢの位置）までの間のいずれかの位置となる。
【００１７】
ＦＦＴ演算回路１０７により抽出された各サブキャリアに変調されていた信号は、実軸成分（Ｉチャネル信号）と虚軸成分（Ｑチャネル信号）とから構成される複素信号である。ＦＦＴ演算回路１０７により抽出された信号は、フレーム抽出回路１０８、同期回路１０９及びキャリア復調回路１１０に供給される。
【００１８】
フレーム抽出回路１０８は、ＦＦＴ演算回路１０７により復調された信号に基づき、ＯＦＤＭ伝送フレームの境界を抽出するとともに、ＯＦＤＭ伝送フレーム内に含まれているＣＰ，ＳＰ等のパイロット信号，ＴＭＣＣやＴＰＣ等の伝送制御情報を復調し、同期回路１０９及び伝送制御信号復号回路１２１に供給する。
【００１９】
同期回路１０９は、ベースバンドのＯＦＤＭ信号、ＦＦＴ演算回路１０７により復調された後の各サブキャリアに変調されていた信号、フレーム抽出回路１０８により検出されたＣＰ，ＣＰ等のパイロット信号、及び、チャンネル選択回路１２２から供給されるチャンネル選択信号を用いて、ＯＦＤＭシンボルの境界を算出し、ＦＦＴ回路１０７に対してＦＦＴ演算の演算範囲及びそのタイミングを設定する。
【００２０】
キャリア復調回路１１０は、ＦＦＴ演算回路１０７から出力された各サブキャリアから復調された後の信号が供給され、その信号に対してキャリア復調を行う。例えばＩＳＤＢ−ＴＳＢ規格のＯＦＤＭ信号を復調する場合であれば、キャリア復調回路１１０は、例えば、ＤＱＰＳＫの差動復調又はＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭの同期復調を行う。
【００２１】
キャリア復調された信号は、周波数デインタリーブ回路１１１によって周波数方向のデインタリーブ処理がされ、続いて、時間でインタリーブ回路１１２によって時間方向のデインタリーブ処理がされた後、デマッピング回路１１３に供給される。
【００２２】
デマッピング回路１１３は、キャリア復調された信号（複素信号）に対してデータの再割付処理（デマッピング処理）を行い、伝送データを復元する。例えばＩＳＤＢ−ＴＳＢ規格のＯＦＤＭ信号を復調する場合であれば、デマッピング回路１１３は、ＱＰＳＫ、１６ＱＡＭ又は６４ＱＡＭに対応したデマッピング処理を行う。
【００２３】
デマッピング回路１１３から出力され伝送データは、ビットデインタリーブ回路１１４、デパンクチャ回路１１５、ビタビ回路１１６、バイトデインタリーブ回路１１７、拡散信号除去回路１１８を通過することにより、多値シンボルの誤り分散のためのビットインタリーブに対応したデインタリーブ処理、伝送ビットの削減のためのパンクチャリング処理に対応したデパンクチャリング処理、畳み込み符号化されたビット列の復号のためのビタビ復号処理、バイト単位でのデインタリーブ処理、エネルギ拡散処理に対応したエネルギ逆拡散処理が行われ、トランスポートストリーム生成回路１１９に入力される。
【００２４】
トランスポートストリーム生成回路１１９は、例えばヌルパケット等の各放送方式で規定されるデータを、ストリームの所定の位置に挿入する。また、トランスポートストリーム生成回路１１９は、断続的に供給されてくるストリームのビット間隔を平滑化して時間的に連続したストリームとする、いわゆるスムージング処理を行う。スムージング処理がされた伝送データは、ＲＳ復号回路１２０に供給される。
【００２５】
ＲＳ復号回路１２０は、入力された伝送データに対してリードソロモン復号処理を行い、ＭＰＥＧ−２システムズで規定されたトランスポートストリームとして出力する。
【００２６】
伝送制御信号復号回路１２１は、ＯＦＤＭ伝送フレームの所定の位置に変調されているＴＭＣＣやＴＰＣといった伝送制御情報を復号する。復号された伝送制御情報は、キャリア復調回路１１０、時間デインタリーブ回路１１２、デマッピング回路１１３、ビットデインタリーブ回路１１４、及び、トランスポートストリーム生成回路１１９に供給され、各回路の復調や再生等の制御に用いられる。
【００２７】
チャンネル選択回路１２２は、外部から設定される受信チャンネル情報や、その他の制御情報からチューナ１０２、同期回路１０９、及びキャリア復調回路１１０へと制御情報を供給する。
【００２８】
続いて、図９を用いて、従来のＯＦＤＭ受信装置１００が備えるトランスポートストリーム生成回路１１９について詳細に説明をする。
【００２９】
図９に示すように、トランスポートストリーム生成回路１１９は、バッファメモリ２０１と、分周カウンタ２０２と、クロック発振器２０３と、分周比制御回路２０４とを備えている。
【００３０】
バッファメモリ２０１は、拡散信号除去回路１１８が断続的に出力するデータを、上記データの動作クロックを用いて所定の量だけ一時的に格納する。バッファメモリ２０１に格納されたデータは、分周カウンタ２０２で生成されるＴＳクロックに応じて読み出され、ＭＰＥＧ２トランスポートストリームとして出力される。また、バッファメモリ２０１は、自身のメモリ残量を示すメモリ残量信号を分周比制御回路２０４に供給する。
【００３１】
分周カウンタ２０２は、バッファメモリ２０１に格納されたデータを読み出す際に用いるＴＳクロックを生成し、バッファメモリ２０１に供給する。分周カウンタ２０２は、クロック発振器２０３によって出力されるクロックを所定の分周比で分周することでＴＳクロックを生成する。
【００３２】
分周比制御回路２０４は、バッファメモリ２０１から出力されるメモリ残量信号に基づいて、分周カウンタ２０２でクロック発振器２０３から出力されるクロックを分周してＴＳクロックを生成する際の分周比を決定する。決定した分周比は、分周比制御信号として分周カウンタ２０２に出力される。
【００３３】
分周比制御回路２０４は、例えば、バッファメモリ２０１から出力されるメモリ残量信号からメモリの残量を取得し、所定の閾値と比較することで分周比を決定している。
【００３４】
例えば、分周比制御回路２０４は、メモリ残量信号がメモリ残量判定閾値より大きい場合、バッファメモリ２０１内にバッファリングされているデータが少ないと判断できるため、ＭＰＥＧ２トランスポートストリームの出力速度を下げるように分周比を制御する。分周比が大きくなれば、分周カウンタ２０２で生成されるＴＳクロックの周波数は小さくなるので、ＭＰＥＧ２トランスポートストリームの出力速度は下がることになる。
【００３５】
また、分周比制御回路２０４は、メモリ残量信号がメモリ残量判定閾値以下の場合、バッファメモリ２０１内にバッファリングされているデータが多いと判断できるため、ＭＰＥＧ２トランスポートストリームの出力速度を上げるように分周比を制御する。分周比が小さくなれば、分周カウンタ２０２で生成されるＴＳクロックの周波数は大きくなるので、ＭＰＥＧ２トランスポートストリームの出力速度は上がることになる。
【００３６】
なお、メモリ残量閾値は、トランスポートストリーム生成回路１１９内に保持する固定値又は図示しない外部回路、例えば、システムコントローラなどから供給される。
【００３７】
このように、トランスポートストリーム生成回路１１９は、断続して供給されるデータをバッファリングし、所定のクロック数のＴＳクロックによって読み出すことで、時間的に連続したストリームにスムージングして出力させることができる。
【００３８】
【非特許文献１】
「地上デジタル音声放送用受信装置  標準規格（望ましい仕様）  ＡＲＩＢ  ＳＴＤ−Ｂ３０  １．１版」，社団法人電波産業界，平成１３年５月３１日  策定，平成１４年３月２８日  １．１改定，ｐ．１０−１４
【００３９】
【発明が解決しようとする課題】
トランスポートストリーム回路１１９に入力される拡散信号除去回路１１８の出力データは、当該拡散信号除去回路１１８の処理に依存した速度及び間隔で入力される。
【００４０】
一方、トランスポートストリーム回路１１９から出力されるＭＰＥＧ２トランスポートストリームは、放送方式で規定される所定のＴＳ出力速度に準じた速度となっている。このとき、トランスポートストリーム回路１１９が備えるバッファメモリ２０１においては、バッファメモリ２０１へ入力される入力データと、バッファメモリ２０１から出力されるＭＰＥＧ２トランスポートストリームの速度が平均的に同じとなっている。
【００４１】
したがって、トランスポートストリーム回路１１９のバッファメモリ２０１に入力されるデータと、バッファメモリ２０１から出力されるＭＰＥＧ２トランスポートストリームとの平均的な速度は同じであるが、短い期間においては速度に差がある。
【００４２】
例えば、ある瞬間において、バッファメモリ２０１にバースト的にデータが供給され、短時間でメモリ残量信号がメモリ残量判定閾値以下となった場合、分周比制御回路２０４は、分周比を小さくしてＭＰＥＧ２トランスポートストリームの出力速度が上がるような分周比制御信号を生成し、分周カウンタ２０２に出力することになる。
【００４３】
しかし、分周比制御回路２０４によってＭＰＥＧ２トランスポートストリームの出力速度が上がるように分周比制御を行ったとしても、データがバースト的に供給されたのと同じ時間単位で出力速度を上げることができない。
【００４４】
そのため、このバッファメモリ２０１のデータ入力速度とデータ出力速度の差がＭＰＥＧ２トランスポートストリームの速度ジッタとなり、後段の回路、例えば、ＭＰＥＧ２デコーダなどにおいて、ＭＰＥＧ２トランスポートストリーを正常に受信できないことから、デコード処理ができなくなるといった問題がある。
【００４５】
そこで、本発明は、上述したような問題を解決するために案出されたものであり、受信したＯＦＤＭ信号のクロックと、当該復調装置の動作クロックとのクロック周波数誤差を考慮したストリームクロックを生成し、生成したストリームクロックに応じたデータストリームを出力する復調装置及び復調方法を提供することを目的とする。
【００４６】
【課題を解決するための手段】
上述の目的を達成するために、本発明に係る復調装置は、情報が分割された複数のサブキャリアに変調されることにより生成された有効シンボルと、上記有効シンボルの一部の信号波形が複写されることにより生成されたガードインターバルとが含まれた伝送シンボルを伝送単位とする直交周波数分割多重（ＯＦＤＭ）信号を復調する復調装置において、上記ＯＦＤＭ信号を復調したＯＦＤＭ復調データが入力され、入力された上記ＯＦＤＭ復調データを連続したデータストリームとして出力するストリーム出力手段と、上記ストリーム出力手段から出力される上記データストリームのストリームクロックを当該復調装置の動作クロックに基づいて生成するストリームクロック生成手段と、上記ＯＦＤＭ信号のクロックと、当該復調装置の動作クロックとのクロック周波数誤差を算出するクロック周波数誤差算出手段と、上記クロック周波数誤差算出手段によって算出された上記クロック周波数誤差に基づいて、上記ストリームクロックの周波数を制御する周波数制御手段とを備えることを特徴とする。
【００４７】
上述の目的を達成するために、本発明に係る復調方法は、情報が分割された複数のサブキャリアに変調されることにより生成された有効シンボルと、上記有効シンボルの一部の信号波形が複写されることにより生成されたガードインターバルとが含まれた伝送シンボルを伝送単位とする直交周波数分割多重（ＯＦＤＭ）信号を復調する復調方法において、上記ＯＦＤＭ信号を復調したＯＦＤＭ復調データが入力され、入力された上記ＯＦＤＭ復調データを連続したデータストリームとして出力し、出力される上記データストリームのストリームクロックを復調装置の動作クロックに基づいて生成し、上記ＯＦＤＭ信号のクロックと、上記復調装置の動作クロックとのクロック周波数誤差を算出し、算出された上記クロック周波数誤差に基づいて、上記ストリームクロックの周波数を制御することを特徴とする。
【００４８】
【発明の実施の形態】
以下、本発明に係る復調装置及び復調方法の実施の形態を図面を参照にして詳細に説明する。
【００４９】
本発明は、図１に第１の実施の形態として示すＯＦＤＭ受信装置１に適用される。
【００５０】
ＯＦＤＭ受信装置１は、図１に示すように、アンテナ２と、チューナ３と、バンドパスフィルタ（ＢＰＦ）４と、Ａ／Ｄ変換回路５と、ＤＣキャンセル回路６と、デジタル直交復調回路７と、キャリア周波数誤差補正回路８と、ＦＦＴ演算回路９と、位相補正回路１０と、タイミング同期回路１１と、狭帯域キャリア誤差算出回路１２と、広帯域キャリア誤差算出回路１３と、数値制御発振回路（ＮＣＯ）１４と、フレーム同期回路１５と、等化回路１６と、デインタリーブ・誤り訂正回路１７、ＴＳクロック生成回路１８と、トランスポートストリーム生成回路１９と、伝送制御情報復号回路２０と、クロック発振器２１とを備えている。
【００５１】
放送局から放送されたデジタル放送の放送波は、ＯＦＤＭ受信装置１のアンテナ２により受信され、ＲＦ信号としてチューナ３に供給される。
【００５２】
アンテナ２により受信されたＲＦ信号は、局部発振器３ｂ及び乗算器３ａからなるチューナ３によりＩＦ信号に周波数変換され、ＢＰＦ４に供給される。チューナ３から出力されたＩＦ信号は、ＢＰＦ４によりフィルタリングされた後、Ａ／Ｄ変換回路５に供給される。
【００５３】
Ａ／Ｄ変換回路５は、クロック発振器２１から供給されるサンプリングクロックによりＩＦ信号をサンプリングして、このＩＦ信号をデジタル化する。サンプリングクロックの周波数は、後段でのデジタル直交復調後の１ＯＦＤＭシンボル内の有効シンボルサンプリング点数が、ＯＦＤＭシンボル内に含まれているサブキャリアの本数の２ｎ倍（ｎは、０を含んだ自然数）となるような周波数に設定されている。
【００５４】
また、クロック発振器２１は、Ａ／Ｄ変換回路５に対してサンプリングクロックを供給するとともに、本ＯＦＤＭ受信装置１内の各回路に対してもこのサンプリングクロックに同期した動作クロックを供給する。
【００５５】
Ａ／Ｄ変換回路５によってデジタル化されたＩＦ信号は、ＤＣキャンセル回路６によりＤＣ成分を除去され、デジタル直交復調回路７に供給される。
【００５６】
デジタル直交復調回路７は、所定のキャリア周波数の２相のキャリア信号を用いて、デジタル化されたＩＦ信号を直交復調し、ベースバンドのＯＦＤＭ信号を出力する。デジタル直交復調回路７から出力されるベースバンドのＯＦＤＭ信号は、ＦＦＴ演算される前のいわゆる時間領域の信号である。このことから、以下、ＦＦＴ演算前のベースバンド信号を、ＯＦＤＭ時間領域信号と呼ぶ。ＯＦＤＭ時間領域信号は、直交復調された結果、実軸成分（Ｉチャネル信号）と、虚軸成分（Ｑチャネル信号）とから構成される複素信号となる。デジタル直交復調回路７から出力されるＯＦＤＭ時間領域信号は、キャリア周波数誤差補正回路８に供給される。
【００５７】
キャリア周波数誤差補正回路８は、ＮＣＯ１５から出力されたキャリア誤差補正信号と、デジタル直交復調後のＯＦＤＭ時間領域信号と複素乗算することによって、ＯＦＤＭ時間領域信号のキャリア周波数誤差を補正する。キャリア周波数誤差補正回路８によりキャリア周波数誤差が補正されたＯＦＤＭ時間領域信号は、ＦＦＴ演算回路９、タイミング同期回路１１及び狭帯域キャリア周波数誤差算出回路１２に供給される。
【００５８】
ＦＦＴ演算回路９は、１つのＯＦＤＭシンボルから有効シンボル長の信号を抜き出し、すなわち、１つのＯＦＤＭシンボルの全サンプルからガードインターバル分のサンプル数のサンプルを除いた信号を抜き出し、抜き出した信号に対してＦＦＴ演算を行う。抜き出し範囲（ＦＦＴウィンドウ）を特定するタイミング（ＦＦＴ演算の演算開始タイミング）は、タイミング同期回路１１により設定される。ＦＦＴ演算回路９は、１つのＯＦＤＭシンボルに対して１回のＦＦＴ演算処理を行い、ＯＦＤＭシンボル内の各サブキャリアに変調されている信号成分を抽出する。ＦＦＴ演算回路９から出力される信号は、ＦＦＴされた後のいわゆる周波数領域の信号である。このことから、以下、ＦＦＴ演算後の信号をＯＦＤＭ周波数領域信号と呼ぶ。ＦＦＴ演算回路９から出力されたＯＦＤＭ周波数領域信号は、ＯＦＤＭ時間領域信号と同様に、実軸成分（Ｉチャネル信号）と虚軸成分（Ｑチャネル信号）とから構成される複素信号である。ＯＦＤＭ周波数領域信号は、位相補正回路１０に供給される。
【００５９】
位相補正回路１０は、ＯＦＤＭ周波数領域信号に対して、ＯＦＤＭシンボルの実際の境界位置と、ＦＦＴ演算範囲の開始タイミングとのずれに応じて生じてしまう位相回転成分の補正を行う。位相補正回路１０は、サンプリング周期以下の精度で生じるずれを位相補正している。
【００６０】
具体的には、位相補正回路１０は、タイミング同期回路１１から出力されるクロック周波数誤差に基づいて、推定されたＯＦＤＭシンボルの境界位置と、ＦＦＴ演算を行う演算開始タイミングとの時間ずれに伴い生じてしまう位相回転量を算出し、算出した位相回転量に基づき位相補正信号（複素信号）を生成する。
【００６１】
続いて、ＦＦＴ演算回路９から出力されるＯＦＤＭ周波数領域信号に対して、生成した位相補正信号（複素信号）を複素乗算して、位相回転補正を行う。位相回転補正がされたＯＦＤＭ周波数領域信号は、広帯域キャリア誤差算出回路１３、フレーム同期回路１５、等化回路１６及び伝送制御情報復号回路２０に供給される。
【００６２】
タイミング同期回路１１は、ＯＦＤＭシンボルの境界位置の推定を行い、その境界位置の推定値に基づきＦＦＴ演算を行うための演算開始タイミングを決定する。演算開始タイミングは、ＦＦＴ演算回路９に供給される。なお、演算開始タイミングは、ＦＦＴ演算回路９での演算範囲であるＦＦＴウィンドウの開始位置を特定するためＦＦＴウィンドウ推定位置とも呼ぶ。
【００６３】
また、タイミング同期回路１１は、受信したＯＦＤＭ信号のクロックと、当該ＯＦＤＭ受信装置１の動作クロックの周波数の違いから生じるクロック周波数誤差を推定し、位相補正回路１０及びＴＳクロック生成回路１８に供給する。
【００６４】
なお、タイミング同期回路１１については、後で詳細に説明をする。
【００６５】
狭帯域キャリア誤差算出回路１２は、ＯＦＤＭシンボルの境界位置での相関値の位相に基づき、デジタル直交復調時の中心周波数のずれ量のうちの狭帯域の成分を示す狭帯域キャリア周波数誤差成分を算出する。具体的に、狭帯域キャリア周波数誤差成分は、サブキャリアの周波数間隔の±１／２以下の精度の中心周波数のずれ量である。狭帯域キャリア誤差算出回路１２により求められた狭帯域キャリア周波数誤差成分は、ＮＣＯ１４に供給される。
【００６６】
広帯域キャリア誤差算出回路１３は、位相補正回路１０から出力されたＯＦＤＭ周波数領域信号に基づき、デジタル直交復調時の中心周波数のずれ量のうち広帯域の成分を示す広帯域キャリア周波数誤差成分を算出する。広帯域キャリア周波数誤差成分は、サブキャリアの周波数の間隔精度の中心周波数のずれ量である。
【００６７】
広帯域キャリア誤差算出回路１３により求められた広帯域キャリア周波数誤差成分は、ＮＣＯ１４に供給される。
【００６８】
ＮＣＯ１４は、いわゆる数値制御発振器である。ＮＣＯ１４は、帯域キャリア誤差検出回路１２により算出された狭帯域キャリア誤差成分と、広帯域キャリア誤差算出回路１３により算出された広帯域キャリア誤差成分とを加算した周波数誤差値に応じて周波数が増減するキャリア周波数誤差補正信号を発生する。このキャリア周波数誤差補正信号は、キャリア周波数誤差補正回路８に出力されＯＦＤＭ時間領域信号に複素乗算される。
【００６９】
フレーム同期回路１５は、ＯＦＤＭ伝送フレームの所定の位置に挿入されている同期ワードを検出し、ＯＦＤＭ伝送フレームの開始タイミングを検出する。フレーム同期回路１５は、ＯＦＤＭ伝送フレームの開始タイミングに基づき各ＯＦＤＭシンボルのシンボル番号を特定し、等化回路１６に供給する。
【００７０】
等化回路１６は、ＯＦＤＭ周波数領域信号に対して、いわゆる等化処理を行う。等化回路１６は、フレーム同期回路１５から供給されたシンボル番号に基づき、ＯＦＤＭ周波数領域信号内に挿入されているＳＰ（Ｓｃａｔｔｅｒｅｄ  Ｐｉｌｏｔｓ）信号と呼ばれるパイロット信号を検出する。等化回路１６は、さらに検出したパイロット信号を用いて、ＯＦＤＭ周波数領域信号の位相等化及び振幅等化を行う。位相等化及び振幅等化されたＯＦＤＭ周波数領域信号は、デインタリーブ・誤り訂正回路１７に供給される。
【００７１】
デインタリーブ・誤り訂正回路１７は、等化処理されたＯＦＤＭ周波数領域信号（複素信号）の各サブキャリアに変調されている情報を変調方式に応じて検波し、デマッピングなどを行ってデータを復号する。デインタリーブ・誤り訂正回路１７は、復号したデータに対して誤り訂正処理を行い、ＯＦＤＭ復調データをトラスポートストリーム生成回路１９に供給する。
【００７２】
ＴＳクロック生成回路１８は、所定の周波数のトランスポートストリームクロック（ＴＳクロック）を生成している。ＴＳクロック生成回路１８は、トランスポートストリーム生成回路１９から出力するＭＰＥＧ２トランスポートストリームのフォーマットに従った所定の周波数（２５０ｋＨｚ）のＴＳクロックを出力する図示しない発振器を備えている。
【００７３】
また、ＴＳクロック生成回路１８には上述したタイミング同期回路１１よりクロック周波数誤差信号が１ＯＦＤＭシンボル単位毎に供給されており、供給されたクロック周波数誤差に基づいてＴＳクロックの周波数が制御される。
【００７４】
例えば、ＴＳクロック生成回路１８は、タイミング同期回路１１から供給されるクロック周波数誤差信号に基づいて、一般的なデジタルＰＬＬ回路や、ＶＣＯ（Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）にてＴＳクロックの周波数が制御される。
【００７５】
トラスポートストリーム生成回路１９は、デインタリーブ・誤り訂正回路１７が出力するＯＦＤＭ復調データに対して放送方式で規定されたタイミングに基づき所定のデータ信号を多重化すると共に、ＴＳクロック生成回路１８から供給されるＴＳクロックを用いて、断続的に供給される上記ＯＦＤＭ復調データを平滑化して連続的に出力させるスムージング処理を行い、ＭＰＥＧ２トランスポートストリーム（ＴＳ）として後段に出力する。ＯＤＦＭ復調データに多重化する所定のデータ信号は、例えば、ＩＳＤＢ−ＴＳＢでは、ＯＦＤＭ信号で伝送されないヌルパケットである。
【００７６】
伝送制御情報復号回路２０は、所定のサブキャリア位置に変調されているＴＭＣＣ（Ｔｒａｎｓｍｉｓｓｉｏｎ  ａｎｄ  Ｍｕｌｔｉｐｌｅｘｉｎｇ  Ｃｏｎｆｉｇｕｒａｔｉｏｎ  Ｃｏｎｔｒｏｌ）やＴＰＳ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｐａｒａｍｅｔｅｒ  Ｓｉｇｎａｌｉｎｇ）といった伝送制御情報を復号する。復号された伝送制御情報は、例えば、図示しないシステムコントローラなどに供給され、復調や再生の制御に用いられる。
【００７７】
続いて、図２を用いてタイミング同期回路１１について説明をする。
【００７８】
図２に示すように、タイミング同期回路１１は、ガードインターバル相関検出回路５１と、相関ピーク位置検出回路５２と、ＰＬＬ回路５９と、セレクタ５８と備えている。ＰＬＬ回路５９は、減算器５３と、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）５４と、累加算・ゲイン回路５５と、加算器５６と、累加算・ゲイン回路５７とを備えている。
【００７９】
ガードインターバル相関検出回路５１は、キャリア周波数誤差補正回路８から供給されるキャリア周波数誤差補正後のＯＦＤＭ時間領域信号から、ガードインターバル相関を検出して出力する。ガードインターバル相関は、ガードインターバル長に相当する期間の信号と、その信号から有効シンボル期間分遅れた同じ期間の信号との相互相関を検出することで検出される。このガードインターバル相関信号は、ＯＦＤＭシンボルの境界位置でちょうどピークを示す信号となる。
【００８０】
相関ピーク位置検出回路５２は、ガードインターバル相関信号のピーク位置を検出し、そのピーク位置を特定するタイミングを示す値（ピークタイミング値）を出力する。相関ピーク位置検出回路５２から出力されたピークタイミング値は、ＰＬＬ回路５９の減算器５３に供給される。
【００８１】
相関ピーク位置検出回路５２から出力されるピークタイミング値は、減算器５３、ＬＰＦ５４、累加算・ゲイン回路５５、加算器５６、累加算・ゲイン回路５７で構成されるＰＬＬ回路５９に供給される。
【００８２】
ＰＬＬ回路５９は、減算器５３、ＬＰＦ５４、累加算・ゲイン５７によって形成されるＰＬＬループによってＦＦＴ回路９にてＦＦＴ演算を行うための演算開始タイミング位置であるＦＦＴウィンドウ位置推定信号を算出する。
【００８３】
また、ＬＰＦ５４、累加算・ゲイン回路５７の間に挿入された累加算・ゲイン回路５５、及び加算器５６によって、受信したＯＦＤＭ信号のクロックと、当該ＯＦＤＭ受信装置１の動作クロックとのクロック周波数誤差が推定される。
【００８４】
減算器５３は、相関ピーク位置検出回路５２から出力されるピークタイミング値から、累加算・ゲイン回路５７より出力される演算開始タイミングを示したＦＦＴウィンドウ位置推定信号を減算し、ＦＦＴウィンドウ位置がどれだけずれているのかを示す位相差を算出する。
【００８５】
ＬＰＦ５４は、減算器５３で算出された位相差を平均して、累加算・ゲイン回路５５、及び加算器５６へと出力する。
【００８６】
累加算・ゲイン回路５５は、ＬＰＦ５４から出力された位相差の平均に所定のゲインを乗算して累積加算していく。累加算・ゲイン回路５５に累積加算された値は、加算器５６、及びセレクタ５８に出力される。また、累加算・ゲイン回路５５に累積加算された値は、ＰＬＬ回路５９が同期状態の場合にクロック周波数誤差に相当する値となる。
【００８７】
加算器５６は、ＬＰＦ５４から出力される平滑化された位相差に累加算・ゲイン回路５５から出力された値を加算する。加算器５６から出力された値は、累加算・ゲイン回路５７及び、セレクタ５８に出力される。また、加算器５６から出力される値は、ＰＬＬ回路５９が準同期状態の場合にクロック周波数誤差に相当する値となる。
【００８８】
累加算・ゲイン回路５５、又は加算器５６から出力されるクロック周波数誤差は、動作クロック以下の精度となる。
【００８９】
累加算・ゲイン回路５７は、加算器５６で加算された値に所定のゲインを乗算して累積加算することで１ＯＦＤＭシンボル毎のＦＦＴウィンドウ位置を推定し、ＦＦＴ回路９に出力する。
【００９０】
セレクタ５８は、ＰＬＬ回路５９が同期状態であるのか、完全に同期してはいないが、やや同期がかかっている準同期状態であるのかに応じて、累加算・ゲイン回路５５からの出力、又は加算器５６からの出力のいずれかをクロック周波数誤差として選択し、ＴＳクロック生成回路１８に供給する。セレクタ５８は、出力させるクロック周波数誤差信号の選択をクロック周波数誤差出力選択信号によって行う。
【００９１】
このように、第１の実施の形態として示すＯＦＤＭ受信装置１は、図２を用いて説明したタイミング同期回路１１によって、受信したＯＦＤＭ信号のクロックと、当該ＯＦＤＭ受信装置１の動作クロックとの誤差であるクロック周波数誤差信号を取得することで、受信したＯＦＤＭ信号のクロックと、当該ＯＦＤＭ受信装置１の動作クロックとのクロック周波数誤差に基づいて周波数が制御された精度の高いＴＳクロックを生成することができる。
【００９２】
続いて、図３を用いて、本発明の第２の実施の形態として示すＯＦＤＭ受信装置６０について説明をする。
【００９３】
ＯＦＤＭ受信装置６０は、図１に示したＯＤＦＭ受信装置１のＴＳクロック生成回路１８に替えて、ＴＳクロック回路３０を備え、さらに、クロック発振器２２、クロック分周器２３を備えた構成である。第２の実施の形態として示すＯＦＤＭ受信装置６０において、上述した第１の実施の形態として示したＯＦＤＭ受信装置１と同一の機能を有する箇所は同一の符号を付し説明を省略する。
【００９４】
クロック発振器２２は、所定の周波数のクロックを発振し、クロック分周器２３及びＴＳクロック生成回路３０に供給する。クロック発振器２２で発振されるクロックは、当該ＯＦＤＭ受信装置６０で受信する受信ＯＦＤＭ信号と非同期のクロックであってもよい。
【００９５】
クロック分周器２３は、クロック発振器２２から供給された所定の周波数のクロックを所定の分周比で分周して、分周クロックを生成する。クロック分周器２３は、生成した分周クロックをタイミング同期回路１１に供給する。また、図示しないが、クロック分周器２３は、当該ＯＦＤＭ受信装置６０内の各回路に対しても、この分周クロックと同期した動作クロックを供給する。
【００９６】
タイミング同期回路１１は、クロック分周器２３から供給される分周クロックと、受信したＯＦＤＭ信号のクロックとの周波数誤差を１ＯＦＤＭシンボル毎に推定し、クロック周波数誤差としてＴＳクロック生成回路３０に出力する。
【００９７】
クロック周波数誤差は、受信したＯＦＤＭ信号のクロック周波数が分周クロックのクロック周波数よりも高い場合、つまり、ＯＦＤＭ信号のクロック周波数が分周クロックのクロック周波数よりも速い場合、正の値となる。
【００９８】
また、クロック周波数誤差は、受信したＯＦＤＭ信号のクロック周波数が分周クロックのクロック周波数よりも低い場合、つまり、ＯＦＤＭ信号のクロック周波数が分周クロックの周波数よりも遅い場合、負の値となる。
【００９９】
続いて、図４を用いてＴＳクロック生成回路３０について説明をする。ＴＳクロック生成回路３０は、周期カウンタ３１と、累加算・分周比制御回路３２と、クロック分周器３３とを備えており、タイミング同期回路１１から供給されるクロック周波数誤差に基づいてＴＳクロックの周波数を制御する。
【０１００】
周期カウンタ３１は、クロック発振器２２から供給されるクロックのクロック数をカウントする。また、周期カウンタ３１は、上記クロック数が所定のカウント値になったことに応じて動作制御フラグを累加算・分周比制御回路３２に出力する。
【０１０１】
動作制御フラグは、クロック発振器２２から出力されるクロックを、タイミング同期回路１１からクロック周波数誤差が出力される１ＯＦＤＭシンボル周期と同じクロック数だけカウントする毎に累加算・分周比制御回路３２に出力され、後述する累加算・分周比制御回路３２におけるクロック周波数誤差の累積加算処理を実行させる。
【０１０２】
例えば、クロック発振器２２から周波数６４ＭＨｚのクロックＡを出力させ、クロック分周器２３で、分周比を６４として周波数６４／６３ＭＨｚの分周クロックＢを出力させるとすると、ＩＳＤＢ−ＴＳＢ規格（モード３，ガード期間長を１／１６とした場合）で１ＯＦＤＭシンボル周期における分周クロックＢのクロック数は、１０８８クロックとなる。このとき、周期カウンタ３１は、クロック発振器２２から出力されるクロックＡのクロック数を１０８８クロック、カウントする毎に動作制御フラグを累加算・分周比制御回路３２に出力する。
【０１０３】
累加算・分周比制御回路３２は、図示しないＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などのメモリを備えており、周期カウンタ３１からの動作制御フラグに応じてタイミング同期回路１１から出力されるクロック周波数誤差を累積加算する。
【０１０４】
累加算・分周比制御回路３２では、１ＯＦＤＭシンボル単位毎に供給されるクロック周波数誤差、例えば、分周クロックで１０８８クロック毎に供給されるクロック周波数誤差を、クロック発振器２２から出力されるクロックで１０８８クロック毎に累積加算していく。
【０１０５】
クロック発振器２２から出力されるクロックと、上記クロックを分周した分周クロックとでは、周波数が当然異なっているため（分周クロックの方が周波数が低い。）、１ＯＦＤＭシンボル単位毎に検出されるクロック周波数誤差は、次のＯＦＤＭシンボル単位でのクロック周波数誤差が検出されるまで繰り返し同じ値が累積加算されていくことになる。また、累加算・分周比制御回路３２で累積加算されるクロック周波数誤差は、当該クロック周波数誤差が検出される毎に更新されることになる。
【０１０６】
累加算・分周比制御回路３２では、上記図示しないメモリへのクロック周波数誤差の累積加算処理を、所定の閾値となるまで行う。累加算・分周比制御回路３２は、クロック周波数誤差が上記閾値となったことに応じて、クロック分周器３３で生成するＴＳクロックの分周比を制御する分周比制御信号を出力する。
【０１０７】
上記閾値には、正の閾値と、負の閾値とがある。累積加算されたクロック周波数誤差が正の閾値以上となった場合は、閾値に相当するクロック分だけ受信したＯＦＤＭ信号のクロック周波数が、分周クロックの周波数よりも高い、つまりＯＦＤＭ信号のクロックの方が閾値分だけ速いことを示している。
【０１０８】
また、累積加算されたクロック周波数誤差が負の閾値以上となった場合は、閾値に相当するクロック分だけ受信したＯＦＤＭのクロック周波数が、分周クロックのクロック周波数よりも低い、つまりＯＦＤＭ信号のクロックの方が閾値分だけ遅いことを示している。
【０１０９】
分周比制御信号は、クロック発振器２２から出力されるクロックを分周する分周比をクロック分周器３３に与える信号である。上記図示しないメモリに設定される閾値は、分周比を制御する単位によって決定される値である。例えば、クロック分周器３３において、クロック発振器２２から供給されるクロックの分周比を１クロック単位で変更してＴＳクロックの周波数を制御する場合、図示しないメモリに設定される閾値は、クロック発振器２２から出力されるクロック、１クロック分となる。
【０１１０】
つまり、累加算・分周比制御回路３２は、図示しないメモリに、クロック周波数誤差が、クロック発振器２２から出力されるクロック、１クロック分以上だけ累積加算されたら分周比を１クロックだけ増加又は減少させるよう制御する分周比制御信号を出力することになる。
【０１１１】
累加算・分周比制御回路３２は、累積加算されたクロック周波数誤差が正の閾値以上となるとき、閾値に相当するクロック分だけ分周比を増加させるような分周比制御信号を生成する。
【０１１２】
また、累加算・分周比制御回路３２に累積加算されるクロック周波数誤差が負の閾値以上となるとき、閾値に相当するクロック分だけ分周比を減少させるような分周比制御信号を生成する。
【０１１３】
累加算・分周比制御回路３２は、上記図示しないメモリに所定の閾値までクロック周波数誤差が累積加算されると、当該メモリ内に累積加算されたクロック周波数誤差値をクリアする。
【０１１４】
クロック分周器３３は、クロック発振器２２から供給されるクロックを上述した累加算・分周比制御回路３２から出力される分周比制御信号に応じた分周比で分周してＴＳクロックを生成し、トラスポートストリーム生成回路１９に供給する。
【０１１５】
クロック分周器３３は、クロック発振器２２から供給されるクロックのクロック数をカウントする図示しないカウンタを備えており、このカウンタによって分周比、Ｎ個分のクロック数がカウントされる度にＴＳクロックを生成する。
【０１１６】
クロック分周器３３には、上述したように累加算・分周比制御回路３２からクロック周波数誤差に基づいた分周比制御信号が供給され、この分周比制御信号によって分周比が決定される。
【０１１７】
例えば、クロック分周器３３から２５０ｋＨｚのＴＳクロックを出力する場合、クロック発振器２２から６４ＭＨｚのクロックが供給されているとすると、分周比ＮをＮ＝２５６とすることで実現できる。クロック分周器３３は、図示しないカウンタによってクロックのクロック数を２５６、カウントする度にＴＳクロックを生成することになる。
【０１１８】
また、分周比制御信号によって分周比が変更されＮ＝２５５、Ｎ＝２５７となった場合には、上記図示しないカウンタによって分周比Ｎ＝２５６、又はＮ＝２５７だけカウントされる毎にＴＳクロックが生成される。
【０１１９】
ＴＳクロック生成回路３０での処理は、タイミング同期回路１１で検出されるクロック周波数誤差が非常に小さい値であることが分かっているので、分周クロックで１０８８クロック毎に検出されるクロック周波数誤差が、クロック発振器２２からクロックが１０８８クロック出力された際のクロック周波数誤差に相当するとみなすことができるという理由によるものである。
【０１２０】
このようにＴＳクロック生成回路３０では、タイミング同期回路１１で１ＯＦＤＭシンボル単位毎に検出されるクロック周波数誤差による影響を、生成するＴＳクロックの周波数を制御することで反映させている。
【０１２１】
続いて、図５に示すフローチャートを用いて、トラスポートストリーム生成回路３０の動作について説明をする。
【０１２２】
ステップＳ１において、累加算・分周比制御回路３２は、クロック分周器３３に分周比をＮとする分周比制御信号を出力する。クロック分周器３３は、分周比をＮとする分周比制御信号に応じて、クロック発振器２２から供給されるクロックを分周したＴＳクロックを生成しトラスポートストリーム生成回路１９に供給する。
【０１２３】
クロック分周器３３は、通常、クロック発振器２２から出力されるクロックを分周比Ｎで分周してＴＳクロックを生成し、トラスポートストリーム生成回路１９に供給し続けている。例えば、クロック分周器３３で生成するＴＳクロックは、周波数が２５０ｋＨｚであり、クロック発振器２２から６４ＭＨｚのクロックが出力されている場合、分周比Ｎ＝２５６となっている。
【０１２４】
ステップＳ２において、累加算・分周比制御回路３２は、周期カウンタ３１から動作制御フラグが出力されたかどうかを判断する。動作制御フラグが出力された場合は、工程をステップＳ３へと進め、動作制御フラグが出力されない場合は、工程をステップＳ１へと戻し、分周比をＮのままとする分周比制御信号をクロック分周器３３に供給する。
【０１２５】
ステップＳ３において、累加算・分周比制御回路３２は、周期カウンタ３１から動作制御フラグが出力されたことに応じて、タイミング同期回路１１から出力される１ＯＦＤＭシンボル単位で検出されたクロック周波数誤差を図示しないメモリに累積加算させる。
【０１２６】
ステップＳ４において、累加算・分周比制御回路３２は、メモリに累積加算されたクロック周波数誤差が所定の閾値以上であるかどうかを判定する。例えば、メモリに設定される閾値は、上述したように、クロック発振器２２からクロック分周器３３に供給されるクロックの１クロック分の値である。
【０１２７】
メモリに累積加算されたクロック周波数誤差が上記閾値を以上である場合は工程をステップＳ５へと進め、メモリ内のクロック周波数誤差が閾値をより少ない場合は工程をステップＳ１に戻し、分周比をＮのままとする分周比制御信号をクロック分周器３３に出力する。
【０１２８】
ステップＳ５において、累加算・分周比制御回路３２は、図示しないメモリに所定の閾値以上、累積加算されたクロック周波数誤差が正の値であるのかどうかを、例えばメモリの符号ビットを参照することで判断する。所定の閾値以上、累積加算されたクロック周波数誤差が正であると判断された場合は工程をステップＳ６へと進め、正でないと判断された場合は工程をステップＳ７へと進める。
【０１２９】
ステップＳ６において、累加算・分周比制御回路３２は、所定の閾値以上、累積加算されたクロック周波数誤差が正であることに応じて、設定した閾値に相当するクロック分、例えば、１クロックだけ分周比Ｎを増加させ、分周比をＮ＋１とするような分周比制御信号を生成し、クロック分周器３３に出力する。
【０１３０】
累加算・分周比制御回路３２は、図６に示すようにクロック周波数誤差が所定の閾値（図６中では、クロック発振器２２から出力されたクロックの１クロック分）までメモリに記憶された際、分周比をＴＳクロックの１クロック分だけＮ＋１とする分周比制御信号を出力する。
【０１３１】
図６に示すように、周期カウンタ３１から動作制御フラグが出力される毎に、クロック周波数誤差は、累加算・分周比制御回路３２の図示しないメモリに累積加算されている。所定の閾値までは、分周比がＮとなるように累加算・分周比制御回路３２から分周比制御信号が出力されているが、上記所定の閾値以上となったことに応じて、分周比をＴＳクロックの１クロック分だけＮ＋１とする分周比制御信号が出力される。
【０１３２】
当該ステップＳ６の工程が終了すると、工程はステップＳ１へと戻り、累加算・分周比制御回路３２は、分周比をＮとする分周比制御信号を生成し、クロック分周器３３に出力する。
【０１３３】
ステップＳ７において、累加算・分周比制御回路３２は、所定の閾値以上、累積加算されたクロック周波数誤差が正ではないことに応じて、設定した閾値に相当するクロック分、例えば、１クロックだけ分周比Ｎを減少させ、分周比をＮ−１とするような分周比制御信号を生成し、クロック分周器３３に出力する。
【０１３４】
累加算・分周比制御回路３２は、クロック周波数誤差値が所定の閾値までメモリに記憶された際、分周比をＴＳクロックの１クロック分だけＮ−１とするような分周比制御信号をクロック分周器３３に出力する。
【０１３５】
当該ステップＳ７の工程が終了すると、工程はステップＳ１へと戻り、累加算・分周比制御回路３２は、分周比をＮとする分周比制御信号を生成し、クロック分周器３３に出力する。
【０１３６】
このようにして、ＯＦＤＭ受信装置６０は、クロック発振器２２のクロックを所定の分周比で分周するクロック分周器２３を備え、タイミング同期回路１１に分周クロックを供給することで、分周クロックと、受信したＯＦＤＭ信号のクロックとのクロック周波数誤差を検出する。
【０１３７】
また、検出されたクロック周波数誤差に基づいてクロック発振器２２から出力されるクロックの分周比を累加算・分周比制御回路３２によって制御することで上記クロック周波数誤差の影響を反映させた精度の高いＴＳクロックを生成することができる。
【０１３８】
【発明の効果】
以上の説明からも明らかなように、本発明の復調装置は、クロック周波数誤差に基づいて、ストリームクロックを生成し、生成した上記ストリームクロックに基づいて、ＯＦＤＭ復調データからストリームを出力することでストリームの速度ジッタを抑制することが可能となる。
【０１３９】
また、本発明の復調装置は、伝送シンボル単位毎に、受信したＯＦＤＭ信号のクロックと、当該復調装置の動作クロックを所定の分周比で分周した分周クロックとのクロック周波数誤差を検出し、検出したクロック周波数誤差に基づいて、上記動作クロック単位で分周比を制御することでストリームクロックを生成する。
【０１４０】
これにより、本発明では、誤差検出周期により規定される範囲内において、生成するストリームクロックの周波数精度をあげることを可能とする。
【０１４１】
以上の説明からも明らかなように、本発明の復調方法は、伝送シンボル単位毎に検出されるクロック周波数誤差に基づいて、ストリームクロックを生成し、生成した上記ストリームクロックに基づいて、ＯＦＤＭ復調データからストリームを生成することでストリームの速度ジッタを抑制することが可能となる。
【０１４２】
また、本発明の復調方法は、伝送シンボル単位毎に、受信したＯＦＤＭ信号のクロックと、動作クロックを所定の分周比で分周した分周クロックとのクロック周波数誤差を検出し、検出したクロック周波数誤差に基づいて、上記動作クロック単位で分周比を制御することでストリームクロックを生成する。
【０１４３】
これにより、本発明では、誤差検出周期により規定される範囲内において、生成するストリームクロックの周波数精度をあげることを可能とする。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態として示すＯＦＤＭ受信装置の構成について説明するための図である。
【図２】同ＯＦＤＭ受信装置が備えるタイミング同期回路について説明するための図である。
【図３】本発明の第２の実施の形態として示すＯＦＤＭ受信装置の構成について説明するための図である。
【図４】同ＯＦＤＭ受信装置が備えるＴＳクロック生成回路について説明するための図である。
【図５】同ＯＦＤＭ受信装置が備えるＴＳクロック生成回路の動作を説明するためのフローチャートである。
【図６】同ＯＦＤＭ受信装置が備えるＴＳクロック生成回路における、分周比制御時のタイミングチャートである。
【図７】ＯＦＤＭシンボルについて説明するための図である。
【図８】従来の技術として示すＯＦＤＭ受信装置の構成について説明するための図である。
【図９】同ＯＦＤＭ受信装置が備えるトランスポートストリーム生成回路について説明するための図である。
【符号の説明】
１  ＯＦＤＭ受信装置、２  アンテナ、３  チューナ、４  バンドパスフィルタ（ＢＰＦ）、５  Ａ／Ｄ変換回路、７  デジタル直交復調回路、８  キャリア周波数誤差補正回路、９  ＦＦＴ演算回路、１０  位相補正回路、１１タイミング同期回路、１８  トランスポートストリーム（ＴＳ）クロック生成回路、１９トランスポートストリーム生成回路、２１  クロック発振器、２２  クロック発振器、２３  クロック分周器、３０  トランスポートストリーム（ＴＳ）クロック生成回路、３１  周期カウンタ、３２  累加算・分周比制御回路、３３  クロック分周器
【図１】
2004214959.tif 000003
【図２】
2004214959.tif 000004
【図３】
2004214959.tif 000005
【図４】
2004214959.tif 000006
【図５】
2004214959.tif 000007
【図６】
2004214959.tif 000008
【図７】
2004214959.tif 000009
【図８】
2004214959.tif 000010
【図９】
2004214959.tif 000011