(57)【要約】【課題】チューナの開発コストおよび開発時間を削減するとともに、ケーブルモデム自体の小型化および伝送特性の改善を実現するケーブルモデム用チューナを提供する。【解決手段】ケーブル回線から入力されたダウンストリーム信号を処理する受信処理部と、ケーブルモデム側からケーブル回線に向けて出力するアップストリーム信号を処理するリターンパス回路を備えたチューナにおいて、リターンパス回路が、リターンパス増幅回路５８を備えた構成とする。【選択図】  図１
2004214722.tif 000002
【特許請求の範囲】
【請求項１】
通信回線に対して、アナログ信号の送受信を行うチューナと、上記チューナにおける送受信信号の変復調処理を行う信号処理部とを備えたケーブルモデムに用いられ、上記通信回線から送られてきた信号を受信する受信処理部と、上記信号処理部から伝送された信号を上記通信回線に対して送信するリターンパス回路とを備えたケーブルモデム用チューナであって、
上記リターンパス回路が、上記信号処理部から伝送された信号の電力増幅を行うリターンパス増幅回路を備えていることを特徴とするケーブルモデム用チューナ。
【請求項２】
上記リターンパス回路が、上記信号処理部から伝送された信号に含まれるノイズを除去するフィルタを備えていることを特徴とする請求項１記載のケーブルモデム用チューナ。
【請求項３】
上記リターンパス増幅回路に対して供給される電源と、該リターンパス増幅回路以外の構成に対して供給される電源とが、別系統の経路で供給されることを特徴とする請求項１または２記載のケーブルモデム用チューナ。
【請求項４】
上記受信処理部および上記リターンパス回路を構成する回路が、基板の片面に形成されていることを特徴とする請求項１、２、または３記載のケーブルモデム用チューナ。
【請求項５】
上記リターンパス回路が、上記リターンパス増幅回路からの平衡出力を不平衡出力に変換する平衡不平衡変換トランスと、上記平衡不平衡変換トランスの出力側に設けられた整合用インダクタとを備えていることを特徴とする請求項１ないし４のいずれか一項に記載のケーブルモデム用チューナ。
【請求項６】
上記リターンパス回路の周囲に、電気的および電磁的なシールド効果を有する仕切部材が設けられていることを特徴とする請求項１ないし５のいずれか一項に記載のケーブルモデム用チューナ。
【請求項７】
上記受信処理部が、周波数変換処理を行う際に用いられるＰＬＬ回路と、上記ＰＬＬ回路に電源を供給するレギュレータとしてのＤＣ−ＤＣコンバータとを備えているとともに、
上記ＤＣ−ＤＣコンバータの周囲に、電気的および電磁的なシールド効果を有する仕切部材が設けられていることを特徴とする請求項１ないし６のいずれか一項に記載のケーブルモデム用チューナ。
【請求項８】
上記受信処理部が、受信した信号の周波数を中間周波数に変換するシングルコンバージョン方式によって受信処理を行うとともに、上記信号処理部から伝送されるＩＦ  ＡＧＣ信号に基づいて中間周波信号を増幅する中間周波数ＡＧＣ増幅回路を備えていることを特徴とする請求項１ないし７のいずれか一項に記載のケーブルモデム用チューナ。
【請求項９】
請求項１ないし８のいずれか一項に記載のケーブルモデム用チューナと、
上記ケーブルモデム用チューナにおける送受信信号の変復調処理を行う信号処理部とを備えたことを特徴とするケーブルモデム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばケーブルテレビネットワークの通信回線を利用したケーブル接続方式によってデータ通信を行う際に用いられるケーブルモデム用チューナに関するものである。
【０００２】
【従来の技術】
昨今、通信インフラの整備に伴い、インターネットを利用して、例えば音楽データや動画像データなどのサイズの大きいデータが送受信されるようになっている。このような状況において、一般家庭においても高速データ通信が可能な環境が望まれてきており、例えば公衆電話回線を利用したＡＤＳＬ(Asymmetric Digital Subscriber Line)方式や、ケーブルテレビネットワークの通信回線を利用したケーブル接続方式などによるインターネット接続環境が広く普及してきている。
【０００３】
ケーブル接続方式では、従来、幹線ネットワークおよび各家庭への引き込み線は、同軸ケーブルによって構成されていた。しかしながら、上記のようにインターネット接続などのデータ通信の利用が拡大する傾向にあり、ベストエフォート方式による通信方式の場合、ユーザの利用が集中すると、各ユーザにおける通信速度が著しく低下するという問題が生じている。
【０００４】
そこで、ケーブルネットワークにおけるデータ通信容量を増大させるために、幹線ネットワーク部分を光ファイバ化するＨＦＣ(Hybrid Fiber/Coaxial)方式の導入が進められている。これにより、ユーザの利用が集中する時間帯においても、各ユーザに対して数Ｍビット／秒の広帯域データ通信サービスを提供することが可能となる。
【０００５】
例えば、ケーブルネットワークにおいて用いるデータ通信の変調方式として、もはや先端技術ではない６４ＱＡＭ(Quadrature Amplitude Modulation)を用いた場合でも、帯域幅６ＭＨｚで伝送速度３０Ｍビット／秒の高速データ通信を行うことが可能であり、実際には、ケーブルテレビの空きチャンネルを利用することによって、４Ｍビット／秒〜２７Ｍビット／秒の伝送速度を実現できる。このように高速アナログ通信網であるケーブルネットワークを利用してデジタル信号の送受信を行う際に用いられるものがケーブルモデムである。
【０００６】
以下、従来のケーブルモデムのチューナについて、図８に示すブロック図を参照しながら説明する。ケーブルモデムは、チューナおよびデジタル信号処理回路などから構成され、図８は、チューナの概略構成を示すものとなっている。
【０００７】
ケーブルモデム用チューナは、例えば４７０〜８６０ＭＨｚの信号を受信するＵＨＦバンド（Ｂ３バンド）受信回路、１７０〜４７０ＭＨｚの信号を受信するＶＨＦ  Ｈｉｇｈバンド（Ｂ２バンド）受信回路、および、５４〜１７０ＭＨｚの信号を受信するＶＨＦ  Ｌｏｗバンド（Ｂ１バンド）受信回路から構成される。
【０００８】
ケーブル回線は入力端子１０１に接続されており、この端子を介してＣＡＴＶ信号が送受信される。ＣＡＴＶ信号は、ケーブルモデムからケーブル回線側へ送信されるアップストリーム信号と、ケーブル回線側からケーブルモデムへ送信されるダウンストリーム信号とからなる。アップストリーム信号は、５〜４２ＭＨｚの信号で構成され、ダウンストリーム信号は、５４〜８６０ＭＨｚの信号で構成される。
【０００９】
アップストリーム信号は、データ端子１４１に対して、デジタル信号処理回路におけるＱＰＳＫ送信機から送られる直交位相変位変調(ＱＰＳＫ：quadrature phase shift keying)されたデータ信号として入力される。データ端子１４１に入力されたデータ信号は、アップストリーム回路としてのＬ．Ｐ．Ｆ(Low Pass Filter)１４０を介して、入力端子１０１からケーブル回線側に送信される。
【００１０】
一方、ダウンストリーム信号は、ＩＦ（中間周波）フィルタとしてのＨ．Ｐ．Ｆ(High Pass Filter)１０２を通過した後、入力切替回路１０３・１０４・１０５に入力されることによって、ＵＨＦバンド受信回路、ＶＨＦ  Ｈｉｇｈバンド受信回路、およびＶＨＦ  Ｌｏｗバンド受信回路における処理が行われる。上記のＨ．Ｐ．Ｆ１０２は、５〜４６ＭＨｚを減衰域、５４ＭＨｚ以上を通過域とするハイパスフィルタである。各バンドの受信回路は、それぞれ受信チャンネルに応じて動作状態となり、受信チャンネル以外のバンドの受信回路は動作しないようになっている。
【００１１】
次に、各バンドの受信回路における動作について説明する。ＣＡＴＶ信号は、入力切替回路１０３・１０４・１０５を通過した後、高周波増幅入力回路１０６・１０７・１０８に入り、高周波増幅器１０９・１１０・１１１において増幅され、高周波増幅出力同調回路１１２・１１３・１１４によって受信信号が導出される。その後、この受信信号は、ミキサー回路１１５・１１６・１１７および局部発振回路１１８・１１９・１２０によって周波数変換される。以上のように各バンドの受信回路において信号処理が行われた後に、各バンドの受信回路からの出力信号が、中間周波増幅回路１２１にてＩＦ増幅された後、ＩＦ出力端子１２２から出力される。
【００１２】
【特許文献１】
特開平５−０１４０５８号公報（公開日１９９３年１月２２日）
【００１３】
【発明が解決しようとする課題】
ケーブルモデムは、上記のような構成のチューナと、チューナによって受信された信号を復調するＱＡＭ復調回路などからなる信号処理部とによって構成される。図８に示すように、チューナは基本的にはアナログ回路によって構成される一方、信号処理部は、Ａ／Ｄコンバータ以降の回路はデジタル回路によって構成されることになる。したがって、チューナはアナログ回路技術者によって設計され、信号処理部はデジタル回路技術者によって設計される場合が多い。
【００１４】
ここで、アップストリーム信号は、所定の電圧に増幅してからケーブル回線に対して出力される必要があるが、このアップストリーム信号を増幅するリターンパス増幅回路は、従来では、リターンパス増幅回路は信号処理部側に設けられていた。この場合、アナログ回路によって構成されるリターンパス増幅回路の設計はデジタル回路技術者によって設計されていた。しかしながら、チューナにおける性能は各種規格によって厳しく規定されており、この規定を満たすようにリターンパス増幅回路を設計することは、デジタル回路技術者にとっては困難であり、時間およびコストが非常にかかっていた。
【００１５】
本発明は上記の問題点を解決するためになされたもので、その目的は、チューナの開発コストおよび開発時間を削減するとともに、ケーブルモデム自体の小型化および伝送特性の改善を実現するケーブルモデム用チューナおよびケーブルモデムを提供することにある。
【００１６】
【課題を解決するための手段】
上記の課題を解決するために、本発明に係るケーブルモデム用チューナは、通信回線に対して、アナログ信号の送受信を行うチューナと、上記チューナにおける送受信信号の変復調処理を行う信号処理部とを備えたケーブルモデムに用いられ、上記通信回線から送られてきた信号を受信する受信処理部と、上記信号処理部から伝送された信号を上記通信回線に対して送信するリターンパス回路とを備えたケーブルモデム用チューナであって、上記リターンパス回路が、上記信号処理部から伝送された信号の電力増幅を行うリターンパス増幅回路を備えていることを特徴としている。
【００１７】
上記のように、ケーブルモデムは、チューナと信号処理部とから構成される。チューナは、基本的にアナログ回路によって構成されており、信号処理部は基本的にデジタル回路によって構成されているので、それぞれアナログ回路技術者およびデジタル回路技術者によって開発・設計されることになる。
【００１８】
従来では、リターンパス増幅回路は信号処理部側に設けられており、これに従って、アナログ回路によって構成されるリターンパス増幅回路の設計はデジタル回路技術者によって設計されていたが、前記したように、リターンパス増幅回路を設計することはデジタル回路技術者にとっては困難であり、時間およびコストが非常にかかっていた。
【００１９】
これに対して、上記の構成では、リターンパス増幅回路がチューナに内蔵される構成となっている。したがって、リターンパス増幅回路をアナログ技術者によって設計することが可能となり、開発コストおよび開発時間を大幅に削減することが可能となる。
【００２０】
また、上記のような経済性のメリットがあるだけでなく、ケーブルモデム自体の小型化を図ることができるとともに、伝送特性（振幅特性、位相特性）を改善することもできる。
【００２１】
詳しく説明すると、上記したように、従来リターンパス増幅回路はチューナの外（ケーブルモデムの信号処理部側）に配置されていたが、上記の構成ではチューナ内部に内蔵されているため、チューナの形状が従来と同じとした場合、リターンパス増幅回路の回路面積の分だけケーブルモデムの小型化が図れることになる。
【００２２】
また、従来リターンパス増幅回路はチューナの外に配置されていたため、上り信号の送信部からチューナまでの基板のパターンの引き回し配線長が長く伝送特性が劣化していた。これに対して、上記の構成ではリターンパス増幅回路がチューナに内蔵されているため、上記の引き回し配線長が短くなり、伝送特性（システムクロックなどのスプリアスの混入を含む）が改善されることになる。
【００２３】
また、本発明に係るケーブルモデム用チューナは、上記の構成において、上記リターンパス回路が、上記信号処理部から伝送された信号に含まれるノイズを除去するフィルタを備えている構成としてもよい。
【００２４】
信号処理部から伝送される信号には、伝送すべき信号の他に、通常２０〜３０ＭＨｚ前後のシステムクロックが含まれている。よって、この２つの信号が結合することによって信号に歪みが生じ、スプリアスエミッションが発生することになる。これに対して、上記の構成によれば、リターンパス回路に、信号処理部から伝送された信号に含まれるノイズを除去するフィルタが設けられているので、このスプリアスエミッションを低減することが可能となる。なお、スプリアスエミッションの周波数帯域は、通常、伝送すべき信号の周波数帯域とは離れているので、上記のようにフィルタによってノイズを除去することが可能となる。
【００２５】
また、本発明に係るケーブルモデム用チューナは、上記の構成において、上記リターンパス増幅回路に対して供給される電源と、該リターンパス増幅回路以外の構成に対して供給される電源とが、別系統の経路で供給される構成としてもよい。
【００２６】
リターンパス回路では、省電力を実現するために、データ信号を送信する時にのみリターンパス増幅回路に対して電源が供給されるスタンバイ方式が採られることが考えられる。この場合、データ信号の送信時にリターンパス増幅回路に対して電源を供給する際には、瞬間的に電流が大きく変動することになる。これに伴って、リターンパス増幅回路以外の構成に対する電源供給の電流が変動することになり、リップルが発生することによって、他の構成における動作に悪影響を与えることになる。
【００２７】
これに対して、上記の構成では、リターンパス増幅回路に対して供給される電源と、該リターンパス増幅回路以外の構成に対して供給される電源とが、別系統の経路で供給されるようになっているので、データ送信時におけるリターンパス増幅回路への電源供給に伴う電流変動の影響が他の構成に対して及ぶことを防止することができる。よって、リターンパス増幅回路以外の構成の安定動作を実現することが可能となる。
【００２８】
また、本発明に係るケーブルモデム用チューナは、上記の構成において、上記受信処理部および上記リターンパス回路を構成する回路が、基板の片面に形成されている構成としてもよい。
【００２９】
ケーブルモデム用チューナにおいて、各構成要素の回路を基板に形成する方式としては、基板の両面に回路を形成する両面基板方式と、基板の片面に回路を形成する片面基板方式とがある。従来では、グランドパターンの自由度が高く、これにより歪み特性が良好となる両面基板方式が採用されていた。これに対して、上記の構成では、片面基板方式を採用しており、これにより、基板に回路を形成する際の加工コストを低くすることができるとともに、基板自体のコストも低くすることができる。
【００３０】
また、本発明に係るケーブルモデム用チューナは、上記の構成において、上記リターンパス回路が、上記リターンパス増幅回路からの平衡出力を不平衡出力に変換する平衡不平衡変換トランスと、上記平衡不平衡変換トランスの出力側に設けられた整合用インダクタとを備えている構成としてもよい。
【００３１】
上記の構成によれば、平衡不平衡変換トランスによって、リターンパス増幅回路からの平衡出力が、通信回線への送信に適した不平衡出力に変換されることになるが、この変換の際には、送信信号の周波数帯域となるノイズが生じることになる。これに対して、上記の構成では、平衡不平衡変換トランスの出力側に整合用インダクタが設けられており、これによって上記ノイズを除去することが可能となる。
【００３２】
また、本発明に係るケーブルモデム用チューナは、上記の構成において、上記リターンパス回路の周囲に、電気的および電磁的なシールド効果を有する仕切部材が設けられている構成としてもよい。
【００３３】
リターンパス増幅回路の出力レベルは比較的高い値であることにより、周辺回路に対する影響による干渉が生じるという問題がある。この干渉によって、例えば、ダウンストリーム信号およびアップストリーム信号に歪みが生じることがある。これに対して、上記の構成によれば、リターンパス増幅回路を含むリターンパス回路の周囲には、電気的および電磁的なシールド効果を有する仕切部材が設けられているので、上記の問題を解消することができる。
【００３４】
また、本発明に係るケーブルモデム用チューナは、上記の構成において、上記受信処理部が、周波数変換処理を行う際に用いられるＰＬＬ回路と、上記ＰＬＬ回路に電源を供給するレギュレータとしてのＤＣ−ＤＣコンバータとを備えているとともに、上記ＤＣ−ＤＣコンバータの周囲に、電気的および電磁的なシールド効果を有する仕切部材が設けられている構成としてもよい。
【００３５】
上記の構成では、周波数変換処理を行う際に用いられるＰＬＬ回路に電源を供給するＤＣ−ＤＣコンバータが設けられている。これにより、ＰＬＬ回路に安定した電圧の電源を供給することができるので、ＰＬＬ回路を安定動作させることが可能となり、受信処理部における周波数変換処理を正確に行うことが可能となる。
【００３６】
しかしながら、ＤＣ−ＤＣコンバータには１００ｋＨｚ前後の発振器が内蔵されており、これにより、ＤＣ−ＤＣコンバータからの出力にはスプリアスノイズが発生することになる。また、ＤＣ−ＤＣコンバータにはインダクタが設けられており、このインダクタから発生する磁界が、チューナに設けられている各種インダクタに影響を与えることも考えられる。
【００３７】
これに対して、上記の構成によれば、ＤＣ−ＤＣコンバータの周囲には、電気的および電磁的なシールド効果を有する仕切部材が設けられているので、上記の問題を解消することができる。
【００３８】
また、本発明に係るケーブルモデム用チューナは、上記の構成において、上記受信処理部が、受信した信号の周波数を中間周波数に変換するシングルコンバージョン方式によって受信処理を行うとともに、上記信号処理部から伝送されるＩＦ  ＡＧＣ信号に基づいて中間周波信号を増幅する中間周波数ＡＧＣ増幅回路を備えている構成としてもよい。
【００３９】
従来では、ＩＦ  ＡＧＣ信号に基づいて中間周波信号を増幅する中間周波数ＡＧＣ増幅回路は、信号処理部が設けられているボード上に形成されていた。このように、中間周波数ＡＧＣ増幅回路がデジタル回路側であるボード上に設けられる場合、これらの構成の設計をデジタル回路技術者が行うことになる。しかしながら、これらの構成に関してチューニングを行う際にはアナログ回路の知識が必要であり、特に、最適なＭＳＥ（ＳＮＲ(Signal to Noise Ratio)）およびＢＥＲＴ(Bit Error Rate)を引き出すことは、デジタル回路技術者にとっては極めて困難であった。また、ＤＯＣＳＩＳ(Data-over-cable service interface specification)におけるＰＨＹ１７Ｈの規定を満たしているかの評価にも、アナログ回路技術者とデジタル回路技術者とが共同して行う必要があり、多大な時間がかかっていた。
【００４０】
これに対して、上記の構成によれば、中間周波数ＡＧＣ増幅回路がチューナ側に設けられているので、これらの構成の設計を、アナログ回路技術者が行うことが可能となっている。これにより、最適な性能を引き出すためのチューニング、およびＤＯＣＳＩＳの評価にかかる時間を大幅に削減することが可能となる。
【００４１】
また、本発明に係るケーブルモデムは、上記本発明に係るケーブルモデム用チューナと、上記ケーブルモデム用チューナにおける送受信信号の変復調処理を行う信号処理部とを備えたことを特徴としている。
【００４２】
上記の構成によれば、小型でかつ伝送特性の優れたケーブルモデムを提供することができる。
【００４３】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図６に基づいて説明すれば、以下のとおりである。
【００４４】
（ケーブルモデムの全体構成）
本実施形態では、ケーブルテレビネットワークの通信回線を利用して、インターネット接続などのデータ通信を行う際に用いられるケーブルモデムについて説明する。図２は、本実施形態に係るケーブルモデムの概略構成を示すブロック図である。同図に示すように、このケーブルモデムは、チューナ４１、信号処理部４２、フラッシュメモリ４３、表示部４４、および電源４５を備えた構成となっている。
【００４５】
チューナ４１は、ケーブルテレビネットワークの通信網を構成するケーブル回線から入力される信号の受信処理、および信号処理部４２から出力された信号をケーブル回線側へ出力する送信処理を行うものである。このチューナ４１は、入力信号周波数を中間周波数に変換するスーパーヘテロダイン方式であるシングルコンバージョン方式によって受信処理を行うものとなっている。このチューナ４１の詳細については後述する。
【００４６】
信号処理部４２は、ＱＡＭ復調回路４６、ＭＡＣ回路４７、およびデータ処理回路４８を備えている。ＱＡＭ復調回路４６は、チューナ４１から出力された信号をＱＡＭ復調する回路である。また、このＱＡＭ復調回路４６は、チューナ４１に対して、Ｉ2Ｃバス通信制御、ＩＦ  ＡＧＣ、およびＲＦ  ＡＧＣの制御を行う。ＭＡＣ回路４７は、ＭＡＣ(Media Access Control)層プロトコルの処理を行う回路である。制御回路４８は、信号処理部４２における処理を全体的に制御する回路であり、例えばＣＰＵ(Central Processing Unit)などによって構成される。また、制御回路４８は、信号処理部４２側からケーブル回線に向けて出力すべき信号をチューナ４１に対して送信するＱＰＳＫ送信機を備えているとともに、デジタル制御信号を３Wire Bus制御方式によってチューナ４１に対して送信する。この信号処理部４２は、基本的にはＬＳＩなどのデジタル信号処理回路が形成されたボード上に構成されるものである。
【００４７】
また、この信号処理部４２は、図示はしていないが、例えばパソコンなどの外部機器への接続に用いられるインターフェースを有しており、これによって外部機器がケーブル回線を介してデータの送受信を行うことが可能となっている。上記インターフェースとしては、例えばＵＳＢインターフェースやＬＡＮインターフェースなどが挙げられる。
【００４８】
フラッシュメモリ４３は、信号処理部４２における制御回路４８が制御を行う際に用いられるプログラムなどを記憶する不揮発性記憶手段である。表示部４４は、ケーブルモデムにおける動作状態を表示するものであり、例えばＬＥＤランプやＬＣＤなどによって構成される。電源４５は、ケーブルモデム内の各構成に電力供給を行うものである。
【００４９】
（チューナの構成）
次に、上記チューナ４１の構成について説明する。図１は、チューナ４１の概略構成を示すブロック図である。チューナ４１は、大きく分けて、受信処理部とリターンパス回路とから構成されている。前記したように、ＣＡＴＶ信号は、ケーブルモデムからケーブル回線側へ送信されるアップストリーム信号と、ケーブル回線側からケーブルモデムへ受信されるダウンストリーム信号とからなる。アップストリーム信号は、５〜４２ＭＨｚの信号で構成され、ダウンストリーム信号は、５４〜８６０ＭＨｚの信号で構成される。そして、上記受信処理部は、ダウンストリーム信号の受信処理を行い、上記リターンパス回路は、アップストリーム信号の送信処理を行うことになる。
【００５０】
受信処理部は、入力処理部、高周波処理部、および中間周波処理部に機能的に分かれている。入力処理部は、Ｈ．Ｐ．Ｆ(Highpass Filter)２、および広帯域増幅回路５０から構成されている。Ｈ．Ｐ．Ｆ２は、入出力端子１を介してケーブル回線から入力されたＱＡＭ信号から、ダウンストリーム信号の周波数帯域の信号を取り出すものである。広帯域増幅回路５０は、Ｈ．Ｐ．Ｆ２を通過した信号を数ｄＢ程度増幅する回路である。
【００５１】
高周波処理部は、入力処理部から出力された高周波信号を、３種類の周波数帯域の信号に振り分け、各周波数帯域の信号に対して増幅、周波数変換などの処理を行うものである。周波数帯域としては、例えば４７０〜８６０ＭＨｚのＵＨＦバンド（Ｂ３バンド）、１７０〜４７０ＭＨｚのＶＨＦ  Ｈｉｇｈバンド（Ｂ２バンド）、および、５４〜１７０ＭＨｚのＶＨＦ  Ｌｏｗバンド（Ｂ１バンド）の３種類が挙げられ、それぞれの周波数帯域の信号を処理する回路が高周波処理部に設けられている。
【００５２】
詳しく説明すると、高周波処理部は、入力切替回路３・４・５、高周波増幅入力同調回路６・７・８、高周波増幅器９・１０・１１、高周波増幅出力同調回路１２・１３・１４、ミキサー回路１５・１６・１７、局部発振回路１８・１９・２０、ＤＣ−ＤＣコンバータ６２、およびＰＬＬ回路６１を備えている。
【００５３】
入力切替回路３・４・５は、広帯域増幅回路５０から出力された信号を、各周波数帯域の信号に振り分けるものである。すなわち、入力された信号の周波数帯域に応じて入力切替回路３・４・５のいずれかがアクティブになり、アクティブになった入力切替回路以降の回路のみが高周波信号処理を行うことになる。
【００５４】
そして、入力切替回路３・４・５から出力された信号は、高周波増幅入力同調回路６・７・８、高周波増幅器９・１０・１１、および高周波増幅出力同調回路１２・１３・１４によって増幅処理される。ここで、高周波増幅器９・１０・１１にはＡＧＣ抵抗３１・３２・３３を介して、ＱＡＭ復調回路４６から送信されたＲＦ  ＡＧＣ信号が入力される。高周波増幅器９・１０・１１は、このＲＦ  ＡＧＣ信号に基づいて増幅動作を行う。
【００５５】
その後、この増幅処理された信号は、ミキサー回路１５・１６・１７および局部発振回路１８・１９・２０によって周波数変換される。ミキサー回路１５・１６・１７は、該当するチャンネルに応じた周波数の局部発振信号と、増幅処理されたＱＡＭ信号とを混合することによって、中間周波信号に周波数変換する処理を行う。局部発振回路１８・１９・２０は、上記局部発振信号を生成するものである。この局部発振回路１８・１９・２０は、ＰＬＬ回路６１による制御によって生成する信号の周波数を調整するようになっている。ＰＬＬ回路６１は、同調用電源回路としてのＤＣ−ＤＣコンバータ６２から電源を供給している。
【００５６】
中間周波処理部は、中間周波増幅回路２１、デジタルＳＡＷフィルタ２２、中間周波数ＡＧＣ増幅回路２３から構成されている。中間周波増幅回路２１は、高周波処理部から出力された中間周波信号を増幅するものである。デジタルＳＡＷフィルタ２２は、狭帯域通過フィルタとして機能するものであり、中間周波増幅回路２１から出力された中間周波信号から、帯域外信号を除去するものである。
【００５７】
中間周波数ＡＧＣ増幅回路２３は、デジタルＳＡＷフィルタ２２から出力された中間周波信号を増幅し、これをＱＡＭ復調回路４６に向けて出力端子２４から出力するものである。この中間周波数ＡＧＣ増幅回路２３には、ＱＡＭ復調回路４６から送信されたＩＦ  ＡＧＣ信号がＩＦ  ＡＧＣ信号入力端子２５を介して入力される。中間周波数ＡＧＣ増幅回路２３は、このＩＦ  ＡＧＣ信号に基づいて増幅動作を行う。
【００５８】
一方、リターンパス回路は、Ｌ．Ｐ．Ｆ４０、平衡不平衡変換トランス５１、リターンパス増幅回路５８、および平衡型Ｌ．Ｐ．Ｆ５６を備えた構成となっている。アップストリーム信号は、信号処理部４２における制御回路４８から、ＱＰＳＫ信号として、データ信号入力端子５７から入力される。
【００５９】
平衡不平衡変換トランス５１は、データ信号入力端子５７から入力されたＱＰＳＫ信号に対してフィルタをかけることにより、ｎ次高調波成分を除去する処理を行う。リターンパス増幅回路５８は、平衡不平衡変換トランス５１から出力された信号に対して約３０ｄＢの電力増幅を行うものであり、前置増幅器５５、デジタル利得制御回路５４、および電力増幅回路５２・５３から構成される。
【００６０】
デジタル利得制御回路５４には、デジタル利得制御端子５９…を介して、信号処理部４２における制御回路４８から３Wire Bus方式の制御信号が入力される。この制御信号に基づいて、デジタル利得制御回路５４は、出力信号の出力レベルを＋５８ｄＢｍＶ〜＋５ｄＢｍＶの範囲で１ｄＢあるいは０．５ｄＢのステップで出力制御するようになっている。
【００６１】
電力増幅回路５２・５３は、デジタル利得制御回路５４による制御に基づいて出力信号の出力レベルを増幅する処理を行う。また、この電力増幅回路５２・５３には、リターンパス信号制御端子６０が接続されており、このリターンパス信号制御端子６０から入力される制御信号によって、データ信号の送出遮断を行うようになっている。この制御信号は、信号処理部４２における制御回路４８から送信されるものである。
【００６２】
平衡不平衡変換トランス５１は、リターンパス増幅回路５８から出力されたリターンパス信号のインピーダンス変換を行う。Ｌ．Ｐ．Ｆ(Lowpass Filter)４０は、平衡不平衡変換トランス５１から出力された信号に対して、帯域外の信号を除去する処理を行い、この出力信号が入出力端子１を介してケーブル回線に出力される。
【００６３】
（リターンパス増幅回路の内蔵）
以上のように、本実施形態では、チューナ４１において、リターンパス回路内にリターンパス増幅回路５８が設けられた構成となっている。これにより、次のような効果を奏することになる。
【００６４】
従来では、リターンパス増幅回路はデジタル信号処理回路が形成されたボード側に設けられており、これに従って、アナログ回路によって構成されるリターンパス増幅回路の設計はデジタル回路技術者によって設計されていたが、前記したように、リターンパス増幅回路を設計することはデジタル回路技術者にとっては困難であり、時間およびコストが非常にかかっていた。
【００６５】
これに対して、本実施形態の構成では、リターンパス増幅回路５８がチューナ４１に内蔵される構成となっている。したがって、リターンパス増幅回路５８をアナログ技術者によって設計することが可能となり、開発コストおよび開発時間を大幅に削減することが可能となる。
【００６６】
また、従来リターンパス増幅回路５８はチューナ４１の外（ケーブルモデムのボード側）に配置されていたが、上記の構成ではチューナ４１内部に内蔵されているため、チューナ４１の形状が従来と同じとした場合、リターンパス増幅回路５８の回路面積の分だけケーブルモデムの小型化が図れることになる。
【００６７】
また、従来リターンパス増幅回路５８はチューナ４１の外に配置されていたため、上り信号の送信部からチューナ４１までの基板のパターンの引き回し配線長が長く伝送特性が劣化していた。これに対して、本実施形態の構成ではリターンパス増幅回路５８がチューナ４１に内蔵されているため、上記の引き回し配線長が短くなり、伝送特性（システムクロックなどのスプリアスの混入を含む）が改善されることになる。
【００６８】
（ＩＦ  ＡＧＣ増幅回路の内蔵）
上記したように、中間周波処理部は、中間周波増幅回路２１、デジタルＳＡＷフィルタ２２、および中間周波数ＡＧＣ増幅回路２３を備えた構成となっている。すなわち、これらの構成がチューナ４１に内蔵されていることになる。
【００６９】
ここで、従来では、チューナに設けられる中間周波処理部としては、従来の技術で図８に示したように、中間周波増幅回路１２１のみが設けられた構成となっており、デジタルＳＡＷフィルタ、および中間周波数ＡＧＣ増幅回路は、チューナ側ではなく、信号処理部が設けられているボード上に形成されていた。
【００７０】
ケーブルモデムを開発する際には、チューナ部は、アナログ回路によってほとんどが構成されるので、アナログ回路技術者が設計を行い、信号処理部は、デジタル回路によってほとんどが構成されるので、デジタル回路技術者が設計を行うようになっている場合が多い。
【００７１】
ここで、デジタルＳＡＷフィルタ、および中間周波数ＡＧＣ増幅回路がデジタル回路側であるボード上に設けられる場合、これらの構成の設計をデジタル回路技術者が行うことになる。しかしながら、これらの構成に関してチューニングを行う際にはアナログ回路の知識が必要であり、特に、最適なＭＳＥ（ＳＮＲ(Signal to Noise Ratio)）およびＢＥＲＴ(Bit Error Rate)を引き出すことは、デジタル回路技術者にとっては極めて困難であった。また、ＤＯＣＳＩＳにおけるＰＨＹ１７Ｈの規定を満たしているかの評価にも、アナログ回路技術者とデジタル回路技術者とが共同して行う必要があり、多大な時間がかかっていた。
【００７２】
これに対して、本実施形態では、上記のように、デジタルＳＡＷフィルタ２２、および中間周波数ＡＧＣ増幅回路２３がチューナ４１側に設けられているので、これらの構成の設計を、アナログ回路技術者が行うことが可能となっている。これにより、最適な性能を引き出すためのチューニング、およびＤＯＣＳＩＳの評価にかかる時間を大幅に削減することが可能となる。
【００７３】
（リターンパス回路における歪み特性の緩和）
リターンパス回路には、アップストリーム信号の他に、通常２０〜３０ＭＨｚ前後のシステムクロックがデータ信号入力端子５７から入力されている。よって、この２つの信号が結合することによって信号に歪みが生じ、スプリアスエミッションが発生することになる。
【００７４】
一方、ケーブルモデムの電気性能を公に規定する規格として、ＤＯＣＳＩＳと呼ばれる規格が存在している。このＤＯＣＳＩＳにおけるＰＨＹ１７Ｈには、ダウンストリーム信号に対する性能品質の保証に関する規定が示されており、具体的には、ＱＡＭの受信信号に対するＢＥＲＴ(Bit Error Rate)の規定、および妨害信号に対する影響度の規定が示されている。このＤＯＣＳＩＳにおけるＰＨＹ１７Ｈの規定では、ダウンストリーム信号における受信帯域（out of band)でのスプリアスエミッションは、−５０ｄＢｍＶ以下と規定されている。
【００７５】
この受信帯域でのスプリアスエミッションを低減するために、本実施形態では、上記のように、データ信号入力端子５７とリターンパス増幅回路５８との間に、平衡型Ｌ．Ｐ．Ｆ５６が挿入されている。この平衡型Ｌ．Ｐ．Ｆ５８は、本実施形態では遮断周波数を５０ＭＨｚと設定する。これにより、受信帯域でのスプリアスエミッションを抑制することが可能となり、ＤＯＣＳＩＳにおけるＰＨＹ１７Ｈの規定を満たすことが可能となる。
【００７６】
なお、リターンパス増幅回路５８を構成するＩＣに対しての入力回路は一般的に平衡入力であるので、挿入されるＬ．Ｐ．Ｆは本実施形態では平衡型としているが、これに限定されるものではなく、通常の不平衡型のＬ．Ｐ．Ｆを用いてもかまわない。平衡型Ｌ．Ｐ．Ｆは、不平衡型Ｌ．Ｐ．Ｆと比較して、不平衡ノイズの影響を受けにくいというメリットがあるが、回路部品が多くなるというデメリットがある。
【００７７】
また、ＤＯＣＳＩＳにおけるＰＨＹ１７Ｈには、リターンパス増幅回路に対して、ＱＰＳＫ信号で＋５８ｄＢｍＶ、１６ＱＡＭ信号で＋５５ｄＢｍＶ以上の出力を要求するとともに、この出力レベルにおける高調波歪みの相対比が−４７ｄＢｃ以上となっていることを要求する規定がある。
【００７８】
このリターンパス増幅回路における高調波歪みを低減するために、本実施形態では、リターンパス回路を図３に示すような構成としている。なお、同図において、平衡型Ｌ．Ｐ．Ｆ５６は省略してある。同図に示すように、平衡不平衡変換トランス５１は、そのインダクタの中点に中点設置用コンデンサＣｅが接続されており、これによりバルントランスが構成されている。そして、平衡不平衡変換トランス５１とＬ．Ｐ．Ｆ４０との間には、整合用インダクタＬｓが挿入されている。インバンド（５〜４２ＭＨｚ）の帯域において、バルントランスとしての平衡不平衡変換トランス５１の出力インピーダンスは変動することになるが、整合用インダクタＬｓが挿入されることによって、インバンドスプリアスによる歪みが抑制されることになる。これは、整合用インダクタＬｓが挿入されることによって不整合ロスが生じ、リターンパス増幅回路５８における歪率が改善されるからである。
【００７９】
（ＤＣ−ＤＣコンバータ）
次に、ＤＣ−ＤＣコンバータ６２について説明する。ＤＣ−ＤＣコンバータ６２は、ＰＬＬ回路６１に対する同調用電源回路であり、通常３０Ｖ〜３３Ｖの電圧が要求される。図４は、ＤＣ−ＤＣコンバータ６２の構成を示す回路図である。同図に示すように、ＤＣ−ＤＣコンバータ６２は、ＩＣで示されるステップアップコンバータ（レギュレータ）、Ｌ１・Ｌ２で示されるインダクタ、Ｃ１・Ｃ２・Ｃ４で示される平滑用の電解コンデンサ、Ｃ３・Ｃ５・Ｃ６で示される高周波バイパス用のコンデンサ、Ｒ１・Ｒ２で示される出力電圧設定用のバイアス抵抗、およびＲ３で示される抵抗を備えている。なお、図中＋Ｂで示される端子からは、電源４５から供給される電力が入力される。ここで供給される電源は、チューナ用の電源電圧である５Ｖラインからの電源となる。また、出力されるＤＣ３０Ｖは、ＰＬＬ回路６１に対して出力される。
【００８０】
インダクタＬ１および電解コンデンサＣ１・Ｃ２によって、＋Ｂラインから流入するスプリアスを低減するためのラインフィルタが構成される。また、インダクタＬ２は、ランプアップ用インダクタとして機能するものである。また、抵抗Ｒ３およびコンデンサＣ５・Ｃ６によって、ＰＬＬ回路６１へ出力される電力に含まれる低周波ノイズを低減する出力ノイズフィルタが構成される。
【００８１】
レギュレータの方式としては種々のものが存在するが、本実施形態では、ＰＷＭ(Pulse Width Modulation)制御方式のブースト型のコンバータを用い、電源からの供給電圧である５Ｖを３０Ｖ〜３３Ｖに昇圧するものとする。なお、レギュレータとして、チャージポンプ型のコンバータを用いても構わない。ブースト型のコンバータは、チャージポンプ型のコンバータと比較して、回路の占有面積が小さく、また汎用性が高いというメリットがあるが、スプリアスノイズ、フェイズノイズに対する特性が良くないというデメリットがある。チューナ用レギュレータとしては、低ノイズが要求される一方、効率及び出力容量に関しての要求は低くなっている。この意味では、チャージポンプ型のコンバータは理想的であるが、汎用性および小型化の面を優先することを理由に、本実施形態ではブースト型のコンバータを用いている。すなわち、本実施形態では、汎用性および小型化の面を考慮してブースト型のコンバータを用い、このブースト型のコンバータの欠点であるノイズ特性に対しては、出力ノイズフィルタを設けることによって対応していることになる。
【００８２】
（チューナのシャーシ構成）
次に、本実施形態におけるチューナ４１のシャーシ構成について説明する。図５は、チューナ４１のシャーシ構成を示す断面図である。チューナ４１は、０．６ｍｍ厚の鋼板を箱状に折り曲げ加工した筐体の中に、各構成要素としての回路が配置された構成となっている。
【００８３】
同図において、７１はＦ型接栓によって構成される入出力端子である。この入出力端子７１は、図１に示す入出力端子１に相当するものである。領域７２には、ダイプレクサー回路が配置される。このダイプレクサー回路は、図１に示すＨ．Ｐ．Ｆ２およびＬ．Ｐ．Ｆ４０に相当するものである。領域７３には、リターンパス回路が配置される。
【００８４】
領域７４には、広帯域増幅回路５０、入力切替回路３・４・５、および高周波増幅入力同調回路６・７・８が配置される。領域７５には、高周波増幅器９・１０・１１、ＡＧＣ抵抗３１・３２・３３、および高周波増幅出力同調回路１２・１３・１４が配置される。領域７６には、ミキサー回路１５・１６・１７、局部発振回路１８・１９・２０、およびＰＬＬ回路６１が配置される。領域７７には、中間周波増幅回路２１、デジタルＳＡＷフィルタ２２、および中間周波数ＡＧＣ増幅回路２３が配置される。領域７８には、ＤＣ−ＤＣコンバータ６２が配置される。
【００８５】
上記の各領域に形成された回路は、基板の片面に形成されており、各領域の境界（図中でａ〜ｇに示す）には、仕切部材が形成されている。この仕切部材は、ＳＰＴＣ（錫メッキ鋼板）によって構成されており、電気的および電磁的なシールド効果を有するものとなっている。これにより、各領域内で発生する電気的および電磁的なノイズが他の領域に影響を与えることを抑制することができる。
【００８６】
また、図５に示すシャーシの下部には、ｈで示される端子が形成されており、この端子が、図２に示す信号処理部４２を構成するボードに接続されることになる。すなわち、チューナ４１と信号処理部４２との配線接続は、端子ｈ…を介して行われることになる。
【００８７】
まず、本実施形態で採用している片面基板方式について説明する。従来のチューナでは、基板の両面に各構成要素としての回路が形成される両面基板方式が採用されていた。これは、両面基板方式は、基板の片面に回路を構成する片面基板方式と比較して、歪み特性が有利となるという理由によるものである。
【００８８】
なお、両面基板方式では歪み特性が有利となる理由は、歪み特性は、グランドパターンが低電位である方が好ましいことになるが、両面基板方式の場合、グランドパターンを低電位に設計することが可能であるからである。例えば基板におけるアースが２カ所あった場合、基板上の各回路でのアース配線は、両面基板の場合には基板に設けたスルーホールなどを介して比較的短い配線にすることができるが、片面基板の場合には、平面上でアース配線を引き回す必要が生じることになる。すなわち、両面基板の方が、片面基板に比べてアース配線を短くすることが可能であり、アース配線がノイズを拾うことによる歪みを小さくすることができることになる。
【００８９】
しかしながら、両面基板方式の場合、基板の両面に回路を形成することになるので、片面基板方式と比較して、基板に回路を形成する際の加工コストが高いというデメリットがある。また、両面基板方式の場合、両面に回路を形成することが可能な基板を用いる必要があり、基板自体のコストも高くなるというデメリットもある。
【００９０】
そこで、本実施形態のチューナは、片面基板方式を採用するとともに、片面基板方式の問題である歪み特性を両面基板方式レベルにする構成としている。具体的には、リターンパス回路における電力増幅回路５２・５３のアース配線を、前置増幅器５５のアース配線と交差しないようにアースパターンを設計する。図７は、Ｌ．Ｐ．Ｆ４０、平衡不平衡変換トランス５１、リターンパス増幅回路５８、および平衡型Ｌ．Ｐ．Ｆ５６の接続部周辺におけるアースパターンを示す図である。同図に示すように、リターンパス増幅回路５８における入力側アースパターンＥＰ１には、前置増幅器５５およびデジタル利得制御回路５４のアースが接続されており、出力側アースパターンＥＰ２には、電力増幅回路５２・５３、Ｌ．Ｐ．Ｆ４０、および平衡不平衡変換トランス５１のアースが接続されている。
【００９１】
このように、リターンパス回路における電力増幅回路５２・５３のアース配線を、前置増幅器５５のアース配線と交差しないようにアースパターンを設計することによって、両面基板方式レベルの歪み特性とすることができる。また、図７に示すように、リターンパス増幅回路５８に対する周辺部品が、信号の流れが一方向となるように配置されているので、リターンパス増幅回路５８のアイソレーションがとられるようになっている。さらに、平衡不平衡変換トランス５１がリターンパス増幅回路５８におけるＩＣに最も近接した位置に配置されること、および、Ｌ．Ｐ．Ｆ４０と平衡不平衡変換トランス５１とのアースを共通とすることなども、歪み特性を改善するのに効果がある。
【００９２】
次に、図５に示すシャーシ構成における各領域の配置について説明する。本実施形態では、上記のように、リターンパス増幅回路５８を含んだリターンパス回路がチューナ４１に設けられている。この場合、リターンパス増幅回路５８の出力レベルは＋１０ｄＢｍと比較的高い値であることにより、周辺回路に対する影響による干渉が生じるという問題がある。例えば、リターンパス増幅回路５８の出力が大きいことによって、この出力がＬ．Ｐ．Ｆ４０を介さずに直接広帯域増幅回路に入力されてしまうことがあり、これによってダウンストリーム信号およびアップストリーム信号に歪みが生じることがある。
【００９３】
このような問題に対して、本実施形態では、上記のようにリターンパス回路が配置される領域７３の周囲には、電気的および電磁的なシールド効果を有する仕切部材が設けられているので、チューナ４１にリターンパス増幅回路５８を設けることによる問題を解消している。
【００９４】
また、本実施形態では、上記のように、中間周波増幅回路２１、デジタルＳＡＷフィルタ２２、および中間周波数ＡＧＣ増幅回路２３がチューナ４１に内蔵された構成となっている。このような構成とする場合、ＤＣ−ＤＣコンバータ６２から発生するスプリアスが、中間周波増幅回路２１や入出力端子１に誘導されることがある。なお、ＤＣ−ＤＣコンバータ６２におけるＩＣには、１００ｋＨｚ前後の発振器が内蔵されており、上記のスプリアスは、この発振器の影響によって生じるものである。
【００９５】
このような問題に対して、本実施形態では、上記のように、ＤＣ−ＤＣコンバータ６２が配置される領域７８の周囲には、電気的および電磁的なシールド効果を有する仕切部材が設けられているので、チューナ４１の内部にＤＣ−ＤＣコンバータ６２と、中間周波増幅回路２１、デジタルＳＡＷフィルタ２２、および中間周波数ＡＧＣ増幅回路２３とを共存して設けることによる問題を解消している。
【００９６】
また、ＤＣ−ＤＣコンバータ６２には、図４で示したように、インダクタＬ２が設けられており、このインダクタＬ２から発生する磁界が、チューナ４１に設けられているインダクタ、例えば局部発振回路１８・１９・２０内に設けられているインダクタに影響を与えることが考えられる。また、ＤＣ−ＤＣコンバータ６２には、図４で示したように、ステップアップコンバータとしてのＩＣが設けられており、このアース電流が、チューナ４１におけるその他のアース配線に流入することによって悪影響を与えることも考えられる。
【００９７】
このような問題に対して、本実施形態では、上記のように、ＤＣ−ＤＣコンバータ６２が配置される領域７８の周囲には、電気的および電磁的なシールド効果を有する仕切部材が設けられているので、チューナ４１の内部にＤＣ−ＤＣコンバータ６２と、チューナ４１のその他の回路とを共存して設けることによる問題を解消している。
【００９８】
（チューナと電源との接続）
次に、チューナ４１と電源４５との接続について説明する。上記のように、チューナ４１は、リターンパス増幅回路５８を内蔵した構成となっている。
【００９９】
ここで、リターンパス増幅回路５８に対する電源供給と、チューナ４１における他の回路に対する電源供給とを同時に行う場合、次のような問題が生じることになる。リターンパス回路では、データ信号を送信する時にのみリターンパス増幅回路５８に対して電源が供給されるスタンバイ方式が採られている。これは、必要時にのみ電源供給を行うことによって省電力を実現することを目的としている。ここで、データ信号の送信時にリターンパス増幅回路５８に対して電源を供給する際には、瞬間的に電流が１００ｍＡ以上変動することになる。これに伴って、チューナ４１における他の回路に対する電源供給の電流が変動することになり、リップルが発生することによって、他の回路における動作に悪影響を与えることになる。
【０１００】
そこで、本実施形態では、リターンパス増幅回路５８に対する電源供給によって生じるリップルを抑制するために、チューナ４１と電源４５との間に、図６に示すようなデカップリング回路を設けている。同図において、＋Ｂｒは、リターンパス増幅回路５８への供給電源を示しており、＋Ｂｔは、チューナ４１における他の回路への供給電源を示している。同図に示すように、リターンパス増幅回路５８への電源供給経路およびチューナ４１における他の回路への電源供給経路には、それぞれ１００μＨ以上のチョークコイルＬと、１００μＦ以上の電解コンデンサとからなるＬ．Ｐ．Ｆが挿入されている。これにより、リターンパス増幅回路５８に対して瞬間的に大きな電流が供給された際でも、チューナ４１における他の回路への電源供給にリップルが生じることを抑制することができる。
【０１０１】
【発明の効果】
以上のように、本発明に係るケーブルモデム用チューナは、上記リターンパス回路が、上記信号処理部から伝送された信号の電力増幅を行うリターンパス増幅回路を備えている構成である。
【０１０２】
これにより、経済性のメリットがあるだけでなく、ケーブルモデム自体の小型化を図ることができるとともに、伝送特性（振幅特性、位相特性）を改善する効果がある。
【０１０３】
また、本発明に係るケーブルモデム用チューナは、上記リターンパス回路が、上記信号処理部から伝送された信号に含まれるノイズを除去するフィルタを備えている構成としてもよい。
【０１０４】
これにより、上記の構成による効果に加えて、信号処理部から伝送される信号に含まれているスプリアスエミッションを低減することが可能となるという効果を奏する。
【０１０５】
また、本発明に係るケーブルモデム用チューナは、上記リターンパス増幅回路に対して供給される電源と、該リターンパス増幅回路以外の構成に対して供給される電源とが、別系統の経路で供給される構成としてもよい。
【０１０６】
これにより、上記の構成による効果に加えて、データ送信時におけるリターンパス増幅回路への電源供給に伴う電流変動の影響が他の構成に対して及ぶことを防止することができる。よって、リターンパス増幅回路以外の構成の安定動作を実現することが可能となるという効果を奏する。
【０１０７】
また、本発明に係るケーブルモデム用チューナは、上記受信処理部および上記リターンパス回路を構成する回路が、基板の片面に形成されている構成としてもよい。
【０１０８】
これにより、上記の構成による効果に加えて、基板に回路を形成する際の加工コストを低くすることができるとともに、基板自体のコストも低くすることができるという効果を奏する。
【０１０９】
また、本発明に係るケーブルモデム用チューナは、上記リターンパス回路が、上記リターンパス増幅回路からの平衡出力を不平衡出力に変換する平衡不平衡変換トランスと、上記平衡不平衡変換トランスの出力側に設けられた整合用インダクタとを備えている構成としてもよい。
【０１１０】
これにより、上記の構成による効果に加えて、平衡不平衡変換トランスによって、リターンパス増幅回路からの平衡出力が、通信回線への送信に適した不平衡出力に変換される際に生じる、送信信号の周波数帯域となるノイズを除去することが可能となるという効果を奏する。
【０１１１】
また、本発明に係るケーブルモデム用チューナは、上記リターンパス回路の周囲に、電気的および電磁的なシールド効果を有する仕切部材が設けられている構成としてもよい。
【０１１２】
これにより、上記の構成による効果に加えて、リターンパス増幅回路の出力レベルは比較的高い値であることにより、周辺回路に対する影響による干渉が生じるという問題を解消することができる。
【０１１３】
また、本発明に係るケーブルモデム用チューナは、上記受信処理部が、周波数変換処理を行う際に用いられるＰＬＬ回路と、上記ＰＬＬ回路に電源を供給するレギュレータとしてのＤＣ−ＤＣコンバータとを備えているとともに、上記ＤＣ−ＤＣコンバータの周囲に、電気的および電磁的なシールド効果を有する仕切部材が設けられている構成としてもよい。
【０１１４】
これにより、上記の構成による効果に加えて、ＤＣ−ＤＣコンバータからの出力にはスプリアスノイズが発生するという問題を解消することができる。
【０１１５】
また、本発明に係るケーブルモデム用チューナは、上記受信処理部が、受信した信号の周波数を中間周波数に変換するシングルコンバージョン方式によって受信処理を行うとともに、上記信号処理部から伝送されるＩＦ  ＡＧＣ信号に基づいて中間周波信号を増幅する中間周波数ＡＧＣ増幅回路を備えている構成としてもよい。
【０１１６】
これにより、上記の構成による効果に加えて、中間周波数ＡＧＣ増幅回路がチューナ側に設けられているので、これらの構成の設計を、アナログ回路技術者が行うことが可能となっている。これにより、最適な性能を引き出すためのチューニング、およびＤＯＣＳＩＣの評価にかかる時間を大幅に削減することが可能となるという効果を奏する。
【０１１７】
また、本発明に係るケーブルモデムは、上記本発明に係るケーブルモデム用チューナと、上記ケーブルモデム用チューナにおける送受信信号の変復調処理を行う信号処理部とを備えた構成である。
【０１１８】
これにより、小型でかつ伝送特性の優れたケーブルモデムを提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るケーブルモデムが備えるチューナの概略構成を示すブロック図である。
【図２】上記ケーブルモデムの概略構成を示すブロック図である。
【図３】上記チューナが備えるリターンパス回路の構成を示す回路図である。
【図４】上記チューナが備えるＤＣ−ＤＣコンバータの構成を示す回路図である。
【図５】上記チューナのシャーシ構成を示す断面図である。
【図６】チューナと電源との間に接続されるデカップリング回路の接続状態を示す回路図である。
【図７】Ｌ．Ｐ．Ｆ、平衡不平衡変換トランス、リターンパス増幅回路、および平衡型Ｌ．Ｐ．Ｆの接続部周辺におけるアースパターンを示す図である。
【図８】従来のケーブルモデムが備えるチューナの概略構成を示すブロック図である。
【符号の説明】
１    入出力端子
２    Ｈ．Ｐ．Ｆ
３・４・５          入力切替回路
６・７・８          高周波増幅入力同調回路
９・１０・１１      高周波増幅器
１２・１３・１４    高周波増幅出力同調回路
１５・１６・１７    ミキサー回路
１８・１９・２０    局部発振回路
２１    中間周波増幅回路
２２    デジタルＳＡＷフィルタ
２３    中間周波数ＡＧＣ増幅回路
４０    Ｌ．Ｐ．Ｆ
４１    チューナ
４２    信号処理部
４３    フラッシュメモリ
４４    表示部
４５    電源
５１    平衡不平衡変換トランス
５２・５３    電力増幅回路
５４    デジタル利得制御回路
５５    前置増幅器
５６    平衡型Ｌ．Ｐ．Ｆ
５８    リターンパス増幅回路
６１    ＰＬＬ回路
６２    ＤＣ−ＤＣコンバータ
【図１】
2004214722.tif 000003
【図２】
2004214722.tif 000004
【図３】
2004214722.tif 000005
【図４】
2004214722.tif 000006
【図５】
2004214722.tif 000007
【図６】
2004214722.tif 000008
【図７】
2004214722.tif 000009
【図８】
2004214722.tif 000010