(57)【要約】【課題】実装時の結線に用いるボンディングワイヤ等のインダクタンスによる高周波特性に対する悪影響を抑制する。【解決手段】発光素子２０１を駆動して電気信号を光信号に変換するＥ／Ｏ変換回路において、一方の端子が発光素子２０１のカソード端子に接続され、他方の端子が負荷回路２２４を介して発光素子２０１のアノード端子に接続された差動増幅器２２１，２２２を有し、発光素子２０１に変調電流を供給する変調電流供給回路２０４と、発光素子２０１のカソード端子に接続され、定電流源からバイアス電流を供給するバイアス電流供給回路２０３と、電源端子ＶＬＤと発光素子２０１のアノード端子との間に接続されたインダクタ２２５とを備えた。【選択図】        図５
2004241505.tif 000002
【特許請求の範囲】
【請求項１】
発光素子を駆動して電気信号を光信号に変換するＥ／Ｏ変換回路において、
一方の端子が前記発光素子のカソード端子に接続され、他方の端子が負荷回路を介して前記発光素子のアノード端子に接続された差動増幅器を有し、前記発光素子に変調電流を供給する変調電流供給回路と、
前記発光素子のカソード端子に接続され、定電流源からバイアス電流を供給するバイアス電流供給回路と、
一方の電源端子と前記発光素子のアノード端子との間に接続されたインダクタと
を備えたことを特徴とするＥ／Ｏ変換回路。
【請求項２】
前記変調電流供給回路の前記負荷回路は、ダイオードを含むことを特徴とする請求項１に記載のＥ／Ｏ変換回路。
【請求項３】
前記変調電流供給回路は、前記発光素子のアノード端子とカソード端子とを接続する抵抗を備えたことを特徴とする請求項１に記載のＥ／Ｏ変換回路。
【請求項４】
前記変調電流供給回路は、前記差動増幅器の前記一方の端子と前記発光素子のカソード端子との間に接続された、抵抗とキャパシタとを並列に接続した負荷回路を備えたことを特徴とする請求項１に記載のＥ／Ｏ変換回路。
【請求項５】
前記バイアス電流供給回路は、前記定電流源と他方の電源端子との間に接続されたインダクタを備えたことを特徴とする請求項１に記載のＥ／Ｏ変換回路。
【請求項６】
前記インダクタは、１０ｎＨ以上であることを特徴とする請求項１ないし５のいずれかに記載のＥ／Ｏ変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｅ／Ｏ変換回路に関し、より詳細には、レーザダイオードに変調電流とバイアス電流を供給して、レーザダイオードを直接変調するＥ／Ｏ変換回路に関する。
【０００２】
【従来の技術】
近年、光通信ネットワークの進展はめざましく、伝送速度が１０Ｇｂ／ｓ以上の高速光伝送が行われている。このような高速の光伝送システムには、発光素子としてレーザダイオードが用いられ、レーザダイオードとこれを駆動する駆動回路とを備えた電気光変換回路（以下、Ｅ／Ｏ変換回路という）が使用される。
【０００３】
図１に、レーザダイオードを流れる電流と光強度の変換特性を示す。レーザダイオードは、発光を開始する変曲点に至るまでの閾値電流を有している。そこで、レーザダイオードを直接変調する際には、閾値電流に相当するバイアス電流（以下、ＩＢＩＡＳという）を注入し、これに加えて、入力された電気信号に応じた変調電流（以下、ＩＭＯＤという）を注入する。
【０００４】
図２に、従来のレーザダイオードを直接変調するＥ／Ｏ変換回路を示す。Ｅ／Ｏ変換回路は、発光素子であるレーザダイオード１０１と、駆動回路１０２とから構成され、駆動回路１０２は、バイアス電流供給回路１０３と変調電流供給回路１０４とから構成されている（例えば、特許文献１参照）。レーザダイオード１０１は、アノード側の端子１５が電源端子ＶＬＤに接続され、カソード側の端子１３が変調電流供給回路１０４のＦＥＴ１２２のドレイン端子に接続されている。さらに、レーザダイオード１０１のカソード側の端子１３と電源端子ＶＳＳとの間に、バイアス電流供給回路１０３が接続されている。
【０００５】
変調電流供給回路１０４は、一対のＦＥＴ１２１、ＦＥＴ１２２、ＦＥＴの共通するソースと電源端子ＶＳＳとの間に接続された定電流源１２３とから成る差動増幅器、およびＦＥＴ１２１のドレイン端子と電源端子ＶＬＤの間に接続される抵抗１２４とから構成されている。また、電源端子ＶＬＤは、十分大きな容量のキャパシタ１１１を介して接地されており、安定した直流電位に保たれる。さらに、バイアス電流供給回路１０３と端子１３との間には、直列に十分大きなインダクタンスを有するインダクタ１１２が接続されており、変調電流供給回路１０４が供給する高周波で変調されたＩＭＯＤが、バイアス電流供給回路１０３に流れ込まないようにしている。
【０００６】
このような構成により、外部信号入力端子１１，１２から入力された電気的なデジタル信号により、差動増幅器は、ＦＥＴ１２１，１２２のいずれか一方が導通する。例えば、ＦＥＴ１２２が導通すると、レーザダイオード１０１に電流が流れると共に、バイアス電流供給回路１０３によるＩＢＩＡＳが重畳されて、所定の光強度に必要な電流が供給される。また、ＦＥＴ１２２が遮断すると、レーザダイオード１０１には閾値電流に相当するＩＢＩＡＳのみが流れ、光出力は低レベルに抑えられる。この結果、消光比の高いパルス出力が得られる。
【０００７】
【特許文献１】
特開平１１−３４０９２７号公報（段落番号［００２２］、図１）
【０００８】
【発明が解決しようとする課題】
しかしながら、従来のＥ／Ｏ変換回路において、レーザダイオード１０１と駆動回路１０２とを接続する際に用いるボンディングワイヤのインダクタンスによって、高速変調時の変換特性が劣化するという問題があった。一般に、レーザダイオードのインピーダンスが５Ω程度と低く、変調電流供給回路のインピーダンスもこれに整合するように低く設定するために、接続に用いるボンディングワイヤの影響が相対的に大きくなるためである。特に、伝送速度が１０Ｇｂ／ｓを超える高速光伝送においては無視できない。
【０００９】
次に、図２に示した従来のＥ／Ｏ変換回路において、ボンディングワイヤの影響をシミュレーションにより評価した結果を示す。図３に、レーザダイオードの電流アイダイヤグラムを示す。信号速度１０Ｇｂ／ｓにおいて、レーザダイオード１０１のカソード側の端子１３に流れる駆動電流、すなわちＩＭＯＤの電流アイダイヤグラムを示したもので、横軸は時間、縦軸はレーザダイオードの駆動電流を示している。
【００１０】
ここで問題となるのは、レーザダイオード１０１に対して直列に付加されるインダクタンスであり、図２には示されていないが、端子１５の接続において発生するインダクタンスと、端子１３の接続において発生するインダクタンスとが存在する。端子１５の接続において発生するインダクタンスとは、具体的には、端子１５とレーザダイオード１０１のアノード端子間の接続に要するボンディングワイヤによるものであり、また、端子１３の接続において発生するインダクタンスとは、具体的には、端子１３とレーザダイオード１０１のカソード端子間、または端子１３とＦＥＴ１２２のドレイン端子間の接続に要するボンディングワイヤによるものである。
【００１１】
図３（ａ）は、端子１３，１５の接続において発生するボンディングワイヤのインダクタンスをともに０Ｈとした場合、図３（ｂ）は、端子１３，１５の接続において発生するボンディングワイヤのインダクタンスを、それぞれ０．４ｎＨと０．２ｎＨとした場合を示す。図３（ａ）と図３（ｂ）とを比較すると、ボンディングワイヤのインダクタンスの存在によって、電流波形の立上り時間が著しく増加し、アイダイアグラムが劣化していることがわかる。
【００１２】
図４は、端子１３の接続において発生するボンディングワイヤのインダクタンスを変えたときのレーザダイオードの電流アイダイヤグラムである。端子１５の接続において発生するボンディングワイヤのインダクタンスを０．２ｎＨに固定し、端子１３の接続において発生するボンディングワイヤのインダクタンスを０．２ｎＨ，０．４ｎＨ，０．６ｎＨ，０．８ｎＨとして、５ＧＨｚの繰り返しパルスを入力信号とした場合の駆動電流を示したものである。図４に示したように、インダクタンス値が大きくなるにつれて立上り時間が遅くなることがわかる。
【００１３】
このことから，レーザダイオードに対して直列に付加されるインダクタンス、すなわちレーザダイオード１０１のアノード端子とカソード端子との接続において発生するボンディングワイヤのインダクタンスを小さくすることが高周波特性にとって重要なことがわかる。
【００１４】
インダクタンスの低減には、キャパシタ１１１が接続された電源端子ＶＬＤとレーザダイオード１０１、およびレーザダイオード１０１と駆動回路１０２を可能な限り接近させ、接続に用いるボンディングワイヤの長さを短くする。また、ボンディングワイヤの本数を増せば良いが、これには限界がある。直径２５μｍの金ワイヤ１本１ｍｍあたりのインダクタンスは、１ｎＨ程度とされている。上述したシミュレーションに使用した、端子１３，１５の接続において発生するボンディングワイヤのインダクタンス０．４ｎＨおよび０．２ｎＨは、従来のＥ／Ｏ変換回路において、可能な限りレーザダイオードと駆動回路とを近づけ、かつレーザダイオードの端子の面積が許す限りボンディングワイヤの本数を増やしたと想定した値であり、これらの値以下とするのは困難である。
【００１５】
一方、レーザダイオード１０１のカソード側の端子１３には、インダクタ１１２を接続する必要があり、端子１３の接続に想定した値（０．４ｎＨ）を実現することは難しい。インダクタ１１２には、高周波成分の阻止に必要な大きなインダクタンス値が要求されるために、通常チップ部品が用いられている。レーザダイオードに対して大きな体積を有するインダクタ１１２は、レーザダイオード１０１と駆動回路１０２とを近接させるのに障害となる上、限られたレーザダイオードの端子面積のなかでインダクタ５１との接続のために、端子１３との接続に用いることができる部分が制限されるためである。
【００１６】
以上述べたように、従来のＥ／Ｏ変換回路は、伝送速度が１０Ｇｂ／ｓを超える高速光伝送において、実装時の結線に用いるボンディングワイヤ等のインダクタンスにより、高周波特性が劣化するという問題があった。ボンディングワイヤの長さを、これ以上短かくすることは、実用上困難である。
【００１７】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、インダクタンスによる高周波特性に対する悪影響を抑制し、高速の伝送速度においても動作するＥ／Ｏ変換回路を提供することにある。
【００１８】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項１に記載の発明は、発光素子を駆動して電気信号を光信号に変換するＥ／Ｏ変換回路において、一方の端子が前記発光素子のカソード端子に接続され、他方の端子が負荷回路を介して前記発光素子のアノード端子に接続された差動増幅器を有し、前記発光素子に変調電流を供給する変調電流供給回路と、前記発光素子のカソード端子に接続され、定電流源からバイアス電流を供給するバイアス電流供給回路と、一方の電源端子と前記発光素子のアノード端子との間に接続されたインダクタとを備えたことを特徴とする。
【００１９】
請求項２に記載の発明は、請求項１に記載の前記変調電流供給回路の前記負荷回路は、ダイオードを含むことを特徴とする。
【００２０】
請求項３に記載の発明は、請求項１に記載の前記変調電流供給回路は、前記発光素子のアノード端子とカソード端子とを接続する抵抗を備えたことを特徴とする。
【００２１】
請求項４に記載の発明は、請求項１に記載の前記変調電流供給回路は、前記差動増幅器の前記一方の端子と前記発光素子のカソード端子との間に接続された、抵抗とキャパシタとを並列に接続した負荷回路を備えたことを特徴とする。
【００２２】
請求項５に記載の発明は、請求項１に記載の前記バイアス電流供給回路は、前記定電流源と他方の電源端子との間に接続されたインダクタを備えたことを特徴とする。
【００２３】
請求項６に記載の発明は、請求項１ないし５のいずれかに記載の前記インダクタは、１０ｎＨ以上であることを特徴とする。
【００２４】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
【００２５】
（第１の実施形態）
図５に、本発明の第１の実施形態にかかるＥ／Ｏ変換回路を示す。図２に示した従来のＥ／Ｏ変換回路とは、電源端子ＶＬＤと変調電流供給回路２０４との接続部において、直列にインダクタ２２５が挿入されている点が大きく異なっている。すなわち、インダクタ２２５は、電源端子ＶＬＤとレーザダイオード２０１のアノード側の端子２５との間に挿入されることになる。
【００２６】
Ｅ／Ｏ変換回路は、発光素子であるレーザダイオード２０１と、駆動回路とから構成され、駆動回路は、バイアス電流供給回路２０３と変調電流供給回路２０４とから構成されている。レーザダイオード２０１は、アノード側の端子２５が、インダクタ２２５を介して電源端子ＶＬＤに接続され、カソード側の端子２３が変調電流供給回路２０４のＦＥＴ２２２のドレイン端子に接続されている。さらに、レーザダイオード２０１のカソード側の端子２３と電源端子ＶＳＳとの間に、バイアス電流供給回路２０３が接続されている。
【００２７】
変調電流供給回路２０４は、一対のＦＥＴ２２１、ＦＥＴ２２２、ＦＥＴの共通するソースと電源端子ＶＳＳとの間に接続された定電流源２２３とから成る差動増幅器、およびＦＥＴ２２１のドレイン端子とインダクタ２２５の一方の端子２５との間に接続される負荷回路に相当する抵抗２２４とから構成されている。変調電流供給回路２０４を構成する差動増幅器の２つの負荷、すなわち抵抗２２４とレーザダイオード２０１とを接続する回路は、互いに共通の１点で接続され、インダクタ２２５を介して電源端子ＶＬＤに接続されている。
【００２８】
また、電源端子ＶＬＤは、十分大きな容量のキャパシタ２１１を介して接地されており、安定した直流電位に保たれる。さらに、バイアス電流供給回路２０３と端子２３との間には、直列に十分大きなインダクタンスを有するインダクタ２１２が接続されており、変調電流供給回路２０４が供給する高周波で変調されたＩＭＯＤが、バイアス電流供給回路２０３に流れ込まないようにしている。
【００２９】
ここで、ＦＥＴ２２１より抵抗２２４を見たインピーダンスと、ＦＥＴ２２２よりレーザダイオード２０１を見たインピーダンスとが同等となるように、抵抗２２４の抵抗値を設定することが望ましい。また、インダクタ２１２のインダクタンスは、レーザダイオード２０１のＩＭＯＤがバイアス電流供給回路２０３に分流しないように、ωＬ積が変調周波数域で十分大きくなるように設定する。さらに、インダクタ２２５のインダクタンスは、実装に用いるボンディングワイヤのインダクタンスより大きな値、例えば１０ｎＨ程度以上に設定するのが好ましい。
【００３０】
このような構成により、外部信号入力端子２１，２２から入力された電気的なデジタル信号により、差動増幅器は、ＦＥＴ２２１，２２２のいずれか一方が導通する。定電流源２２３と組み合わせることにより、定電流源２２３の供給する電流の経路が、ＦＥＴ２２１，２２２のいずれかに切替わる電流スイッチが形成される。従って、ＦＥＴ２２１が導通状態、ＦＥＴ２２２が遮断状態のとき、定電流源２２３の供給する電流は、電源端子ＶＬＤより抵抗体２２４、ＦＥＴ２２１を経由する。端子２３の電圧は、定電流源２２３の供給する電流がレーザダイオード２０１に流れないよう変位する。結果として、レーザダイオード２０１にはバイアス電流供給回路２０３が供給するＩＢＩＡＳのみが流れることとなる。
【００３１】
一方、ＦＥＴ２２１が遮断状態、ＦＥＴ２２２が導通状態のとき、定電流源２２３の供給する電流は、電源端子ＶＬＤよりレーザダイオード２０１、ＦＥＴ２２２を経由する。端子２３の電圧は、レーザダイオード２０１に定電流源２２３の供給する電流が流れるように変位する。結果として、レーザダイオード２０１にはバイアス電流供給回路２０３が供給するＩＢＩＡＳに、定電流源２２３の供給するＩＭＯＤが重畳されて流れる。
【００３２】
上述したように、ＦＥＴ２２１，２２２の導通状態と遮断状態とは、入力された信号に応じて入れ代わるため、レーザダイオード２０１に供給される電流は、入力された信号に応じて導通と遮断を繰り返す。すなわち、入力された信号に応じた高周波信号であるＩＭＯＤが注入される。ＩＭＯＤは、高周波信号であるため、インダクタ２１２によって、バイアス電流供給回路２０３に流入することはなく、ＩＢＩＡＳは入力された信号によらず一定である。また、ＩＢＩＡＳは、端子２３の電圧によらず一定である。従って、レーザダイオード２０１には、電源端子ＶＬＤからＩＢＩＡＳに重畳される形でＩＭＯＤが注入され、ＩＢＩＡＳは端子２４へ、ＩＭＯＤは端子２３へ流れることになる。
【００３３】
電源端子ＶＬＤにおける電位は、キャパシタ２１１の作用により高周波的に接地されているため、ほぼ一定である。正確には、キャパシタ２１１のキャパシタンスをＣとして、１／ωＣ（１／ωＣ≪１）で終端されている。一方、端子２５と電源端子ＶＬＤとの間にインダクタ２２５を接続しているので、端子２５からみた電源端子ＶＬＤのインピーダンスは、高周波的に開放されている。正確には、インダクタ２２５のインダクタンスをＬとして、ωＬで終端されている。
【００３４】
本実施形態にかかるＥ／Ｏ変換回路の作用について、図２に示した従来のＥ／Ｏ変換回路と比較して、詳細に述べる。従来のＥ／Ｏ変換回路の定電流源１２３は、常に一定の電流を供給している。図２において、ＦＥＴ１２１に流れていた電流は、ＦＥＴ１２１がＯＦＦとなった瞬間に、レーザダイオード１０１に流れる。端子１３，１５の接続におけるボンディングワイヤのインダクタに過渡的な電流が流れると、ワイヤインダクタの両端にその微分係数に応じた電圧が発生する。電源端子ＶＬＤの電圧は、キャパシタ１１１により接地されているので、一定であるから、結果的にレーザダイオード１０１の両端にかかる電圧が小さくなり、電流の流れを妨げるようにはたらく。妨げられた電流、すなわち過渡電流は、レーザダイオード１０１を介さずにキャパシタ１１１を介して流れてしまう。
【００３５】
本実施形態にかかるＥ／Ｏ変換回路においても、ワイヤインダクタに過渡的な電流が流れると、ワイヤインダクタの両端にその微分係数に応じた電圧が発生する。しかしながら、図５において、インダクタ２２５により、キャパシタ２１１が高周波的に開放されているため、キャパシタ２１１に過渡電流が流れることはない。定電流源２２３から供給される電流は、直接キャパシタ２１１に流れることはなく、全てインダクタ２２５を介して流れることになる。従って、ワイヤインダクタの両端にかかる電圧の影響を補うように、すなわち端子２５の電圧が上昇する方向に変化する。このようにして、レーザダイオード２０１の両端の電圧降下が軽減され、レーザダイオード２０１に流れる電流の立ち上がり時間を短縮することができる。
【００３６】
図６に、第１の実施形態にかかるＥ／Ｏ変換回路におけるレーザダイオードの電流アイダイヤグラムを示す。図６（ａ）は、図５に示した第１の実施形態にかかるＥ／Ｏ変換回路において、ボンディングワイヤの影響をシミュレーションにより評価した結果を示す。信号速度１０Ｇｂ／ｓにおいて、レーザダイオード２０１のカソード側の端子２３に流れる駆動電流、すなわちＩＭＯＤの電流アイダイヤグラムを示したもので、横軸は時間、縦軸はレーザダイオードの駆動電流を示している。
【００３７】
ここで、端子２５の接続において発生するボンディングワイヤのインダクタンスを０．２ｎＨとし、端子２３の接続において発生するボンディングワイヤのインダクタンスを０．４ｎＨとしている。インダクタ２２５のインダクタンスは、１μＨである。図６（ａ）の電流アイダイヤグラムは、図３（ｂ）の電流アイダイアグラムと比較して、立上り時間が早く、良好な電流アイダイアグラムを示している。
【００３８】
図６（ｂ）は、端子２３の接続において発生するボンディングワイヤのインダクタンスを変えたときのレーザダイオードの電流アイダイヤグラムである。端子２５の接続において発生するボンディングワイヤのインダクタンスを０．２ｎＨとし、端子２３の接続において発生するボンディングワイヤのインダクタンスを０．２ｎＨ，０．４ｎＨ，０．６ｎＨ，０．８ｎＨとして、５ＧＨｚの繰り返しパルスを入力信号とした場合の駆動電流を示したものである。インダクタ２２５のインダクタンスは１μＨである。図６（ｂ）と図４とを比較すると、端子２３の接続において発生するボンディングワイヤのインダクタンスが、立上り時間の劣化に及ぼす悪影響を、軽減していることがわかる。
【００３９】
図７は、インダクタのインダクタンスを変えたときのレーザダイオードの電流アイダイヤグラムである。図６のシミュレーションにおいて、インダクタ２２５のインダクタンスを１０ｎＨに変えた結果を示す。図７（ａ），（ｂ）では、上述した図６（ａ），（ｂ）と同等の特性が得られており、従来のＥ／Ｏ変換回路と比較して、電流の立上り時間に改善が認められる。
【００４０】
図８に、さらにインダクタのインダクタンスを変えたときの電流アイダイヤグラムを示す。図８（ａ）は、インダクタ２２５のインダクタンスは２ｎＨであり、図８（ｂ）は、インダクタ２２５のインダクタンスは１ｎＨである。信号速度１０Ｇｂ／ｓにおいて、シミュレーションを行った結果、図８（ｂ）に示すように、１ｎＨ以下では十分な改善効果は認められず、図８（ａ）に示すように、インダクタ２２５のインダクタンスは、２ｎＨ以上必要である。マージンを考慮すれば、図７に示したように、１０ｎＨ以上で改善効果がほぼ飽和することから、インダクタ２２５のインダクタンスを、おおむね１０ｎＨ以上とするのが望ましい。
【００４１】
（第２の実施形態）
図９に、本発明の第２の実施形態にかかるＥ／Ｏ変換回路を示す。第２の実施形態は、駆動回路の変調電流供給回路２０５において、ＦＥＴ２２１の負荷回路をダイオード２２６とした点が、第１の実施形態と異なる。すなわち、ＦＥＴ２２１のドレイン端子とインダクタ２２５の一方の端子２５との間に、ダイオード２２６が接続されている。
【００４２】
図１０に、一実施例を示す。ＦＥＴ２２１の負荷回路を、抵抗２２４とダイオード２２６の直列回路で構成したＥ／Ｏ変換回路を示す。ここで、ＦＥＴ２２１より抵抗２２４とダイオード２２６とを見たインピーダンスと、ＦＥＴ２２２よりレーザダイオード２０１を見たインピーダンスとが同等となるように、抵抗２２４の抵抗値を設定することが望ましい。
【００４３】
第２の実施形態によれば、レーザダイオード２０１と類似した特性のダイオード２２６を負荷回路として用いるので、一対のＦＥＴ２２１，２２２のドレイン端子における電圧をバランスさせることが容易になる。従って、抵抗２２４のみの場合よりも良好な電流アイダイアグラムを得ることができる。
【００４４】
（第３の実施形態）
図１１に、本発明の第３の実施形態にかかるＥ／Ｏ変換回路を示す。第３の実施形態は、図５に示したＥ／Ｏ変換回路に加え、レーザダイオード２０１と並列に抵抗２２７を備える点が相違している。第３の実施形態によれば、出力リターンロスが向上するため、端子２３，２５の接続において発生するボンディングワイヤのインダクタンスの影響を抑制することができ、良好な電流アイダイアグラムを得ることができる。
【００４５】
（第４の実施形態）
図１２に、本発明の第４の実施形態にかかるＥ／Ｏ変換回路を示す。第４の実施形態は、レーザダイオード２０１のカソード端子とＦＥＴ２２２のドレイン端子の間に、抵抗２３１とキャパシタ２３２とを並列に接続した負荷回路２１３を有している点に特徴がある。
【００４６】
第４の実施形態によれば、抵抗２３１の抵抗値とキャパシタ２３２の容量値が適切に設定された負荷回路２１３を接続することにより、高周波電流であるＩＭＯＤと直流電流であるＩＢＩＡＳの端子２３における分離を容易にし、さらに、端子２３の接続において発生するボンディングワイヤによる高周波特性に対する悪影響を軽減することができる。
【００４７】
（第５の実施形態）
図１３に、本発明の第５の実施形態にかかるＥ／Ｏ変換回路を示す。第５の実施形態は、ＩＢＩＡＳの分離のために用いるインダクタ２１４を、バイアス電流供給回路２０３と電源端子ＶＳＳとの間に接続する点に特徴がある。従来の、または本発明にかかる他の実施形態で用いたインダクタ２１２と同様に、インダクタ２１４は、高周波成分の阻止に必要な大きなインダクタンス値が要求され、通常チップ部品が用いられる。レーザダイオードに対して大きな体積を有するインダクタは、レーザダイオード２０１と駆動回路とを近接させるのに障害となる。
【００４８】
そこで、第５の実施形態によれば、レーザダイオード２０１と端子１３の接続に際してボンディングワイヤを短くすることができる。この結果、端子１３との接続において発生する寄生インダクタンス値自体が減少し、高周波特性に及ぼす影響がさらに軽減されることとなる。
【００４９】
図１４に、第５の実施形態にかかるＥ／Ｏ変換回路の一実施例を示す。バイアス電流供給回路２０３は、様々な構成をとることができ、定電流源をＦＥＴ２４１で構成することもできる。図１５に、他の実施例を示す。バイアス電流供給回路２０３を、ＦＥＴ２４１に抵抗２４２を直列に付加した構成とすることで、ＦＥＴの製造バラツキによるしきい値の変動を抑制することができる。
【００５０】
以上説明した各々の実施形態において、電源としては、一方の電源端子である電源端子ＶＬＤに正電圧を接続し、ＶＬＤ＞ＶＳＳなる電圧を他方の電源端子である電源端子にＶＳＳに接続するが、電源端子ＶＳＳを０Ｖ、すなわち電源端子ＶＳＳを接地してもよい。また、電源端子ＶＳＳに負電圧を接続し、電源端子ＶＬＤを０、すなわち電源端子ＶＬＤを接地してもよい。
【００５１】
また、差動増幅器の２つの外部信号入力端子から、一対のＦＥＴの各ゲート端子に、相補信号を入力することとしたが、一方のゲート端子を基準電圧で固定し、他方のゲート端子にのみ信号を入力してもよい。差動増幅器のＦＥＴは、バイポーラトランジスタなどの他の半導体デバイスを採用することもできる。
【００５２】
以上説明した各々の実施形態において、電源端子ＶＬＤに接続するキャパシタ２１１は必須ではないが、電源端子ＶＬＤと電源端子ＶＳＳの少なくともいずれかに、１／ωＣ≪１なるキャパシタンスを介して接地することにより、外来の雑音等の混入を防ぐことが好ましい。ここで、ω＝２πｆであり、πは円周率、ｆはデジタル信号の伝送速度に対応する周波数である。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、一方の電源端子と発光素子のアノード端子との間に接続されたインダクタを備えたので、実装時の結線に用いるボンディングワイヤ等のインダクタンスによる高周波特性に対する悪影響を抑制し、高速の伝送速度においても動作することが可能となる。
【図面の簡単な説明】
【図１】レーザダイオードを流れる電流と光強度の変換特性を示す図である。
【図２】従来のレーザダイオードを直接変調するＥ／Ｏ変換回路を示す回路図である。
【図３】従来のＥ／Ｏ変換回路におけるレーザダイオードの電流アイダイヤグラムである。
【図４】ボンディングワイヤのインダクタンスを変えたときのレーザダイオードの電流アイダイヤグラムである。
【図５】本発明の第１の実施形態にかかるＥ／Ｏ変換回路を示す回路図である。
【図６】第１の実施形態にかかるＥ／Ｏ変換回路におけるレーザダイオードの電流アイダイヤグラムである。
【図７】インダクタのインダクタンスを変えたときのレーザダイオードの電流アイダイヤグラムである。
【図８】さらにインダクタのインダクタンスを変えたときの電流アイダイヤグラムである。
【図９】本発明の第２の実施形態にかかるＥ／Ｏ変換回路を示す回路図である。
【図１０】第２の実施形態にかかるＥ／Ｏ変換回路の一実施例を示す回路図である。
【図１１】本発明の第３の実施形態にかかるＥ／Ｏ変換回路を示す回路図である。
【図１２】本発明の第４の実施形態にかかるＥ／Ｏ変換回路を示す回路図である。
【図１３】本発明の第５の実施形態にかかるＥ／Ｏ変換回路を示す回路図である。
【図１４】第５の実施形態にかかるＥ／Ｏ変換回路の一実施例を示す回路図である。
【図１５】第５の実施形態にかかるＥ／Ｏ変換回路の他の実施例を示す回路図である。
【符号の説明】
１０１，２０１    レーザダイオード
１０２    駆動回路
１０３，２０３    バイアス電流供給回路
１０４，２０４    変調電流供給回路
１１１，２１１    キャパシタ
１１２，２１２，２２５    インダクタ
１２１，１２２，２２１，２２２    ＦＥＴ
１２３，２２３    定電流源
１２４，２２４    抵抗
【図１】
2004241505.tif 000003
【図２】
2004241505.tif 000004
【図３】
2004241505.tif 000005
【図４】
2004241505.tif 000006
【図５】
2004241505.tif 000007
【図６】
2004241505.tif 000008
【図７】
2004241505.tif 000009
【図８】
2004241505.tif 000010
【図９】
2004241505.tif 000011
【図１０】
2004241505.tif 000012
【図１１】
2004241505.tif 000013
【図１２】
2004241505.tif 000014
【図１３】
2004241505.tif 000015
【図１４】
2004241505.tif 000016
【図１５】
2004241505.tif 000017