(57)【要約】【課題】フラッシュメモリ書き込み装置が誤って用いられるのを防止したフラッシュメモリ書き込みシステムおよび装置を提供する。【解決手段】第１のメモリ２１は、記憶領域を外部から選択可能に複数に分割してプロセッサの機種に応じた複数のフラッシュメモリ書き込みプログラムを格納できる。第２のメモリ２２は、フラッシュメモリ書き込みプログラムの処理によりコピーされるデータを格納する。フラッシュメモリ搭載装置１は、フラッシュメモリ書き込み装置２と接続されることにより、プロセッサ１１の機種に合ったフラッシュメモリ書き込みプログラムを格納した第１のメモリ２１の領域を選択する。プロセッサ１１は、そのフラッシュメモリ書き込みプログラムを実行して第２のメモリ２２のデータをフラッシュメモリ１２にコピーする。【選択図】　　　図１
2004145963.tif 000002
【特許請求の範囲】
【請求項１】
記憶領域を外部から選択可能に複数に分割してプロセッサの機種に応じた複数のフラッシュメモリ書き込みプログラムを格納できる第１のメモリと、前記フラッシュメモリ書き込みプログラムの処理によりコピーされるデータを格納する第２のメモリとが外部からアクセス可能に設けられたフラッシュメモリ書き込み装置と、
プロセッサおよびフラッシュメモリを含み、前記フラッシュメモリ書き込み装置と接続されることにより、前記プロセッサの機種に合ったフラッシュメモリ書き込みプログラムを格納した前記第１のメモリの領域を選択し、該フラッシュメモリ書き込みプログラムを前記プロセッサで実行して前記第２のメモリのデータを前記フラッシュメモリにコピーするフラッシュメモリ搭載装置を有するフラッシュメモリ書き込みシステム。
【請求項２】
前記フラッシュメモリ書き込み装置および前記フラッシュメモリ搭載装置は、相互に接続されるバスコネクタをそれぞれさらに有しており、前記フラッシュメモリ搭載装置は前記バスコネクタを介して前記フラッシュメモリ書き込み装置の前記第１のメモリの領域を固定的に選択し、また前記第１のメモリおよび前記第２のメモリにアクセスする、請求項１記載のフラッシュメモリ書き込みシステム。
【請求項３】
前記第２のメモリに格納される前記データには、該データに合ったプロセッサの機種を示す情報が含まれており、前記プロセッサは前記データをコピーする際、該データが自身の機種に合ったものか否か確認する、請求項１または２記載のフラッシュメモリ書き込みシステム。
【請求項４】
前記フラッシュメモリ書き込み装置が、前記プロセッサによる前記フラッシュメモリへのデータ書き込みの結果を表示する表示部をさらに有する、請求項１〜３のいずれか１項に記載のフラッシュメモリ書き込みシステム。
【請求項５】
フラッシュメモリと、該フラッシュメモリおよび外部にアクセス可能なプロセッサとを含むフラッシュメモリ搭載装置の前記フラッシュメモリにデータを書き込むために、前記フラッシュメモリ搭載装置に接続されるフラッシュメモリ書き込み装置であって、
記憶領域を前記フラッシュメモリ搭載装置から選択可能に複数に分割してプロセッサの機種に応じた複数のフラッシュメモリ書き込みプログラムを格納できる第１のメモリと、
前記フラッシュメモリ書き込みプログラムの処理によって前記フラッシュメモリにコピーされるデータを格納する第２のメモリを有するフラッシュメモリ書き込み装置。
【請求項６】
前記フラッシュメモリ搭載装置と接続されるバスコネクタをさらに有しており、前記第１のメモリの領域が該バスコネクタを介して選択可能であり、前記第１のメモリおよび前記第２のメモリが前記バスコネクタを介してアクセス可能である、請求項５記載のフラッシュメモリ書き込み装置。
【請求項７】
前記第２のメモリに格納される前記データに、該データに合ったプロセッサの機種を示す情報が含まれている、請求項５または６記載のフラッシュメモリ書き込み装置。
【請求項８】
前記フラッシュメモリへのデータ書き込みの結果を表示する表示部をさらに有する、請求項５〜７のいずれか１項に記載のフラッシュメモリ書きこみ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＦＡコントローラ等の装置に搭載されたフラッシュメモリのデータ書き込みに関し、特に、フラッシュメモリ書き込みシステムおよび装置に関する。
【０００２】
【従来の技術】
近年、ＣＰＵから電気的に一括でデータを消去し、また書き込むことのできるフラッシュメモリの使用が盛んである。ＦＡの分野でもＦＡコントローラなどのＣＰＵを有する処理装置にフラッシュメモリが用いられている。多くの場合、フラッシュメモリは、処理装置の基板に実装された後にデータを書き込まれる。
【０００３】
例えば、フラッシュメモリ書き込みの例としては、ＲＯＭの搭載されたブート基板を実装することで、リスタートアドレスが変わり、フラッシュメモリの書き込みプログラムをＣＰＵが実行するようになっているものがある（例えば、特許文献１参照）。
【０００４】
図３は、従来のフラッシュメモリにデータを書き込むための構成を示す図である。図３を参照すると、ターゲット基板８とブート基板９が示されている。
【０００５】
ターゲット基板８は、プログラムに従って所定の処理を行う処理装置に含まれるメインの基板である。ターゲット基板８は、ＣＰＵ８１、フラッシュメモリ８２および拡張バスコネクタ８３を有している。そして、通常時、ターゲット基板８はフラッシュメモリ８２に格納されたプログラムをＣＰＵ８１によって実行することにより所定の処理を行う。
【０００６】
拡張バスコネクタ８３は、処理装置のシステムを拡張するために拡張カード（不図示）が接続されるコネクタであり、拡張カードにバス８４を延長する。また、拡張バスコネクタ８３はフラッシュメモリ８２へのデータの書き込みにも利用される。フラッシュメモリ８２へデータを書き込むときには、拡張バスコネクタ８３にブート基板９が接続される。
【０００７】
ブート基板９は、ＲＯＭ９１，９２および拡張バスコネクタ９３を有している。ＲＯＭ９２には、フラッシュメモリ８２に書き込まれるべきデータが格納されている。ＲＯＭ９１には、ＲＯＭ９２に格納されたデータをフラッシュメモリ８２にコピーする処理を有するプログラムが格納されており、ＣＰＵ８１により実行される。ＲＯＭ９２のデータはバージョンアップやパラメータ変更などのために適宜変更される。
【０００８】
拡張バスコネクタ９３は、ターゲット基板８の拡張バスコネクタ８３に着脱可能なコネクタである。拡張バスコネクタ９３が拡張バスコネクタ８３に接続されると、ＣＰＵ８１のバス８４がブート基板９に延長される。
【０００９】
フラッシュメモリ８２にデータを書き込むとき、まず、ターゲット基板８の拡張バスコネクタ８３にブート基板９の拡張バスコネクタ９３を接続する。次に、ターゲット基板８を含む処理装置の電源を投入する。そうすると、ＣＰＵ８１のバンク選択によりＲＯＭ９１が選択される。ＣＰＵ８１は、ＲＯＭ９１に格納されたプログラムを実行することにより、ＲＯＭ９２に格納されたデータをフラッシュメモリ８２にコピーする。
【００１０】
また、ブート基板９を含むフラッシュメモリ書き込み装置は、例えばＬＥＤによる表示部を有してもよく、その場合、書き込みが正常に終了したか、あるいはエラーで終了したかなどを表示できる。
【００１１】
【特許文献１】
特開平６−２２２９２４号公報
【００１２】
【発明が解決しようとする課題】
図３に示したようなブート基板９を、ＣＰＵの異なる他のターゲット基板に誤って使用すると、マシンコードが異なるのでＣＰＵが正常動作せず、アラームコードすら表示できないため、誤りの検出に時間がかかるなど作業効率が著しく悪化する。ＣＰＵの異なる他のターゲット基板に誤って使用されるのを防ぐために、通常、製品毎に異なるフラッシュメモリ書き込み装置が用いられる。
【００１３】
しかし、同一基板上に複数の異なるＣＰＵが実装される場合もある。例えば、ターゲット基板に複数のコネクタがあれば、フラッシュメモリ書き込み装置を誤ったコネクタに接続してしまう可能性がある。
【００１４】
本発明の目的は、フラッシュメモリ書き込み装置が誤って用いられるのを防止したフラッシュメモリ書き込みシステムおよび装置を提供することである。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明のフラッシュメモリ書き込みシステムは、記憶領域を外部から選択可能に複数に分割してプロセッサの機種に応じた複数のフラッシュメモリ書き込みプログラムを格納できる第１のメモリと、フラッシュメモリ書き込みプログラムの処理によりコピーされるデータを格納する第２のメモリとが外部からアクセス可能に設けられたフラッシュメモリ書き込み装置と、
プロセッサおよびフラッシュメモリを含み、フラッシュメモリ書き込み装置と接続されることにより、プロセッサの機種に合ったフラッシュメモリ書き込みプログラムを格納した第１のメモリの領域を選択し、そのフラッシュメモリ書き込みプログラムをプロセッサで実行して第２のメモリのデータをフラッシュメモリにコピーするフラッシュメモリ搭載装置を有している。
【００１６】
したがって、本発明によれば、第１のメモリの記憶領域を分割して複数のフラッシュメモリ書き込みプログラムを格納しているフラッシュメモリ書き込み装置に対して、フラッシュメモリ搭載装置がプロセッサの機種を選択し、その機種に合ったフラッシュ書き込みプログラムを実行するので、プロセッサの機種の異なる複数のフラッシュメモリ搭載装置に同一のフラッシュメモリ書き込み装置を用いて、フラッシュメモリにデータをコピーすることができる。
【００１７】
また、フラッシュメモリ書き込み装置およびフラッシュメモリ搭載装置は、相互に接続されるバスコネクタをそれぞれさらに有しており、フラッシュメモリ搭載装置はバスコネクタを介してフラッシュメモリ書き込み装置の第１のメモリの領域を固定的に選択し、また第１のメモリおよび第２のメモリにアクセスすることとしてもよい。
【００１８】
したがって、バスコネクタでフラッシュメモリ書き込み装置をフラッシュメモリ搭載装置に接続することにより固定的に第１のメモリの領域が選択されるので、プロセッサの機種と合わないフラッシュメモリ書き込みプログラムを実行することがない。
【００１９】
また、第２のメモリに格納されるデータには、そのデータに合ったプロセッサの機種を示す情報が含まれており、プロセッサはデータをコピーする際、そのデータが自身の機種に合ったものか否か確認することとしてもよい。
【００２０】
したがって、フラッシュメモリにデータをコピーする際にそのデータがプロセッサの機種と合っているか否か確認できる。
【００２１】
また、フラッシュメモリ書き込み装置が、プロセッサによるフラッシュメモリへのデータ書き込みの結果を表示する表示部をさらに有してもよい。
【００２２】
したがって、ユーザは、データの書き込みが正常終了したか、異常終了したか、機種のアンマッチが無かったかなどを表示により知ることができる。
【００２３】
本発明のフラッシュメモリ書き込み装置は、フラッシュメモリと、そのフラッシュメモリおよび外部にアクセス可能なプロセッサとを含むフラッシュメモリ搭載装置のフラッシュメモリにデータを書き込むために、フラッシュメモリ搭載装置に接続されるフラッシュメモリ書き込み装置であって、
記憶領域をフラッシュメモリ搭載装置から選択可能に複数に分割してプロセッサの機種に応じた複数のフラッシュメモリ書き込みプログラムを格納できる第１のメモリと、
フラッシュメモリ書き込みプログラムの処理によってフラッシュメモリにコピーされるデータを格納する第２のメモリを有している。
【００２４】
また、フラッシュメモリ搭載装置と接続されるバスコネクタをさらに有しており、第１のメモリの領域がバスコネクタを介して選択可能であり、第１のメモリおよび第２のメモリがバスコネクタを介してアクセス可能であってもよい。
【００２５】
また、第２のメモリに格納されるデータに、そのデータに合ったプロセッサの機種を示す情報が含まれていてもよい。
【００２６】
また、フラッシュメモリへのデータ書き込みの結果を表示する表示部をさらに有してもよい。
【００２７】
【発明の実施の形態】
本発明の一実施形態について図面を参照して詳細に説明する。
【００２８】
図１は、本実施形態における、フラッシュメモリにデータを書き込むための構成を示す図である。図１を参照すると、ターゲット基板１とブート基板２が示されている。
【００２９】
ターゲット基板１は、プログラムに従って所定の処理を行うＦＡコントローラのような処理装置（不図示）に含まれるメインの基板である。このプログラムは、処理装置に搭載されたフラッシュメモリに格納されている。ターゲット基板１は、ＣＰＵ１１、フラッシュメモリ１２および拡張バスコネクタ１３を有している。そして、通常時、ターゲット基板１はフラッシュメモリ１２に格納されたプログラムをＣＰＵ１１によって読み出し、実行することにより所定の処理を行う。以下、通常時にＣＰＵ１１が実行するプログラムを通常運用プログラムと称す。
【００３０】
拡張バスコネクタ１３は、処理装置のシステムを拡張するために拡張カード（不図示）が接続されるコネクタであり、拡張カードにバス１４を延長する。また、拡張バスコネクタ１３はフラッシュメモリ１２へのデータの書き込みにも利用される。フラッシュメモリ１２へデータを書き込むときには、拡張バスコネクタ１３にブート基板２が接続される。
【００３１】
また、拡張バスコネクタ１３にはＣＰＵ１１の機種毎に異なる機種情報Ｓ１が固定値で設定されている。本実施形態では機種情報Ｓ１は２ビットの情報でありバイナリで“１０”であるとする。拡張バスコネクタ１３にブート基板２が接続されると、機種情報Ｓ１はブート基板２に供給される。
【００３２】
ブート基板２は、フラッシュメモリ１２にデータを書き込むための書き込み装置に含まれる基板である。ブート基板２は、第１のメモリとするＲＯＭ２１、第２のメモリとするＲＯＭ２２、拡張バスコネクタ２３および表示部２４を有している。ＲＯＭ２２には、フラッシュメモリ１２に書き込まれるべきデータが格納されている。ＲＯＭ２１には、ＲＯＭ２２に格納されたデータをフラッシュメモリ１２にコピーする処理を有する複数のプログラムが格納されている。以下、フラッシュメモリ１２にデータをコピーする処理を有するプログラムをフラッシュメモリ書き込みプログラムと称す。
【００３３】
図２は、ＲＯＭ２１上のアドレス空間を示す図である。ＲＯＭ２１のアドレス空間は、所定の２ビットのアドレス信号Ａｎ（例えば上位２ビット）の値によって４つの領域に分割されている。ここでは、アドレス００ＸＸＸＸ番地、０１ＸＸＸＸ番地、１０ＸＸＸＸ番地、１１ＸＸＸＸ番地をそれぞれ先頭とする４つの領域がある。ターゲット基板１からの機種情報Ｓ１がアドレス信号ＡｎとしてＲＯＭ２１に供給される。したがって、本実施形態ではアドレス信号Ａｎはバイナリで“１０”である。
【００３４】
各領域には、ＣＰＵの機種（ＣＰＵ−Ａ〜Ｄ）毎に、フラッシュメモリ書き込みプログラムが格納されている。ブート基板１は、ＣＰＵ−Ａ〜Ｄの４機種のＣＰＵのターゲット基板に共通に用いることができる。ターゲット基板は、自身のＣＰＵの機種に応じて機種情報を拡張バスコネクタに設定することにより、ＣＰＵの機種に合ったフラッシュメモリ書き込みプログラムを選択できる。
【００３５】
ここでは、ターゲット基板１の機種情報Ｓ１が“１０”なので、ＣＰＵ１１はアドレス１０ＸＸＸＸ番地を先頭とする領域に格納されているＣＰＵ−Ｃ用のフラッシュメモリ書き込みプログラムを実行することとなる。
【００３６】
ＲＯＭ２２には、ターゲット基板１のフラッシュメモリ１２に格納すべきデータが予め格納されている必要がある。フラッシュメモリ１２に格納すべきデータには、ＣＰＵ１１の通常運用プログラムを含まれている。ＲＯＭ２２のデータはバージョンアップやパラメータ変更などのために適宜変更されうる。
【００３７】
また、ＲＯＭ２２に格納されるデータに、それに対応するＣＰＵの機種情報を含めておくこととしてもよい。それにより、データコピーする際、ＣＰＵの機種とデータに含まれる通常運用プログラムとのマッチングを確認できるようになる。
【００３８】
拡張バスコネクタ２３は、ターゲット基板１の拡張バスコネクタ１３に着脱可能である。拡張バスコネクタ２３が拡張バスコネクタ１３に接続されると、ＣＰＵ１１のバス１４がブート基板２に延長される。
【００３９】
また、拡張バスコネクタ２３には、ターゲット基板１にブート基板２が接続されてことを通知するための固定値（本実施形態では“１”）が設定されている。拡張バスコネクタ２３が拡張バスコネクタ１３に接続されると、ターゲット基板１には固定値が供給され、ターゲット基板１はブート基板２が接続されていることを認識できる。
【００４０】
また、拡張バスコネクタ２３には、拡張バスコネクタ１３から機種信号Ｓ１が供給されている。ブート基板２内では機種情報Ｓ１は所定の２ビットのアドレス信号ＡｎとしてＲＯＭ１１に供給される。
【００４１】
表示部２４は、例えば７セグメントＬＥＤを含み、ＣＰＵ１１からの制御に従ってエラーコードなどのデータ書き込みの結果を表示する。表示される内容としては、例えば正常終了、異常終了、機種アンマッチなどが考えられる。
【００４２】
フラッシュメモリ１２にデータを書き込むとき、まず、ターゲット基板１の拡張バスコネクタ１３にブート基板２の拡張バスコネクタ２３を接続する。次に、ターゲット基板１を含む処理装置の電源を投入する。そうすると、ターゲット基板１は、ブート基板２から供給される固定値により、ブート基板２が接続されていることを認識する。それによってフラッシュメモリ１２のライトプロテクト（／ＷＰ）が解除され、またＣＰＵ１１はＲＯＭ２１のフラッシュ書き込みプログラムを実行してＲＯＭ２２のデータをフラッシュメモリ１２にコピーする。
【００４３】
また、ブート基板２を含むフラッシュメモリ書き込み装置は、書き込みが正常に終了したか、あるいはエラーで終了したかなどをコードで表示部２４に表示する。
【００４４】
したがって、本実施形態によれば、ＲＯＭ２１の領域を分割して複数のフラッシュメモリ書き込みプログラムを格納しているブート基板２をターゲット基板１に接続することによりターゲット基板１からブート基板２に機種情報Ｓ１が供給され、その機種情報Ｓ１に応じてフラッシュ書き込みプログラムの領域が選択されてＣＰＵ１１に実行されるので、ＣＰＵ機種の異なる複数のターゲット基板に同一のブート基板２を用いて、ターゲット基板上のフラッシュメモリにブート基板２上のＲＯＭ２２のデータをコピーすることができ、機種違いによりＣＰＵが動作しなくなるなど、作業効率を悪化させることが無い。
【００４５】
また、ＲＯＭ２２に格納されるデータに、それを用いるＣＰＵ１１の機種情報を含めておくことにより、ＲＯＭ２２からフラッシュメモリ１２へデータをコピーする際に、データとＣＰＵの機種とが合っているか否か確認することができるので、誤ったデータをフラッシュメモリ１２に書き込んでしまうことを防止できる。
【００４６】
なお、本実施形態では、フラッシュメモリ１２を有するターゲット基板１の拡張バスコネクタ１３をデータの書き込みに利用する例を示したが、本発明はそれに限定されない。例えば、フラッシュメモリ１２へのデータの書き込み専用のコネクタが用いられてもよい。
【００４７】
【発明の効果】
本発明によれば、第１のメモリの記憶領域を分割して複数のフラッシュメモリ書き込みプログラムを格納しているフラッシュメモリ書き込み装置に対して、フラッシュメモリ搭載装置がプロセッサの機種を選択し、その機種に合ったフラッシュ書き込みプログラムを実行するので、プロセッサの機種の異なる複数のフラッシュメモリ搭載装置に同一のフラッシュメモリ書き込み装置を用いて、フラッシュメモリにデータをコピーすることができ、機種違いによりプロセッサが動作しなくなるなど、作業効率を悪化させることが無い。
【００４８】
また、バスコネクタでフラッシュメモリ書き込み装置をフラッシュメモリ搭載装置に接続することにより固定的に第１のメモリの領域が選択されるので、プロセッサの機種と合わないフラッシュメモリ書き込みプログラムを実行することがなく、作業効率がよい。
【００４９】
また、フラッシュメモリにデータをコピーする際にそのデータがプロセッサの機種と合っているか否か確認できるので、フラッシュメモリにコピーしたデータに含まれるプログラムを実行したときに機種違いによりプロセッサが動作しなくなるようなことが防止できる。
【００５０】
また、ユーザは、データの書き込みが正常終了したか、異常終了したか、機種のアンマッチが無かったかなどを表示により知ることができ、データ書き込みの作業効率が向上する。
【図面の簡単な説明】
【図１】本実施形態における、フラッシュメモリにデータを書き込むための構成を示す図である。
【図２】ＲＯＭ２１上のアドレス空間を示す図である。
【図３】従来のフラッシュメモリにデータを書き込むための構成を示す図である。
【符号の説明】
１　　ターゲット基板
１１　　ＣＰＵ
１２　　フラッシュメモリ
１３　　拡張バスコネクタ
２　　ブート基板
２１　　ＲＯＭ（第１のメモリ）
２２　　ＲＯＭ（第２のメモリ）
２３　　拡張バスコネクタ
２４　　表示部
【図１】
2004145963.tif 000003
【図２】
2004145963.tif 000004
【図３】
2004145963.tif 000005