(57)【要約】【課題】入力装置において、入力信号に対する電源電圧以上の耐圧を持たせるために、入力パッドと入力バッファの間にＮｃｈトランジスタを配置した場合、電源電圧、または入力信号のＨレベルが低下した場合に、チップ内部にＨレベルの信号が伝搬しない。【解決手段】電源保護のためのＮｃｈトランジスタＮ１０３と並列にＰｃｈトランジスタＰ１０３を配し、これを制御信号ｃによってＯＮ／ＯＦＦさせることによって、電源電圧または入力信号のＨレベルが低下した場合に、ＰｃｈトランジスタＰ１０３をＯＮさせるようにし、入力パッドに印加される電位をチップ内部に伝搬させる。また、入力パッドＩＮに電源電圧以上の信号が印加される場合、ＰｃｈトランジスタＰ１０３をＯＦＦさせると同時に、同トランジスタの基板バイアスを基板バイアス切り換え回路１０４により変化させて、リーク電流を防止する。【選択図】　　　図１
2004104608.tif 000002
【特許請求の範囲】
【請求項１】
信号が入力される入力パッドと、
前記入力パッドから入力された信号のＨレベルがチップの電源電圧より高い場合に、チップ内部へ信号を伝達させるインバータ内部のトランジスタを保護するためのＮｃｈトランジスタと、
前記Ｎｃｈトランジスタを介して入力された信号をチップ内部に伝達させる入力インバータと、
前記入力パッドから入力された信号のレベルに応じて、前記入力インバータに供給する電源を切り換える電源回路と、
チップの電源電圧が低い場合に、該チップの電源電圧が低い場合にＨとなる制御信号ｃによってＯＮ状態とされ、前記入力信号のＨ／Ｌレベルをそのまま前記入力インバータに伝達させる、前記Ｎｃｈトランジスタとともに保護回路を構成するＰｃｈトランジスタと、
を備えたことを特徴とする入力装置。
【請求項２】
請求項１に記載の入力装置において、
前記保護回路のＰｃｈトランジスタは、前記入力パッドから入力された入力信号のＨレベルがチップの電源電圧より高い場合に、ＯＦＦ状態となっている該Ｐｃｈトランジスタの基板にバイアスする電源を、チップの電源電圧より高いＨレベル信号と同じ電位が与えられる電源端子と、チップの電源電圧との何れか一方に切換える基板バイアス切換え回路を、備えた、
ことを特徴とする入力装置。
【請求項３】
請求項１に記載の入力装置において、
前記保護回路のＰｃｈトランジスタは、前記入力パッドから入力された入力信号のＨレベルがチップの電源電圧より高い場合に、ＯＦＦ状態となっている該Ｐｃｈトランジスタの基板に、前記入力パッドから入力された入力信号と同じＨ／Ｌレベルの電位をバイアスさせる基板バイアス切換え回路を、備えた、
ことを特徴とする入力装置。
【請求項４】
請求項１に記載の入力装置において、
前記保護回路のＰｃｈトランジスタは、前記入力パッドから入力された入力信号のＨレベルがチップの電源電圧より高い場合に、ＯＦＦ状態となっている該Ｐｃｈトランジスタの基板に、前記チップの電源電圧をチャージアップした電位をバイアスさせるチャージポンプ回路を、備えた、
ことを特徴とする入力装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力装置に関し、特に入力端子における入力信号の耐圧制御を可能とした入力装置に関するものである。
【０００２】
【従来の技術】
従来、入力端子に電源電圧以上の耐圧を持たせるための装置は、図４に示すような構成が一般的であった（例えば、特許文献１参照）。以下、その構成について図を参照しながら説明する。
【０００３】
図４は、従来の耐圧型入力端子の基本構成を示す図である。図４において、入力パッドＩＮから入力された信号は、保護回路４０３を介して、インバータ２０１に入力され、ｏｕｔよりチップ内部に信号が伝達される。
【０００４】
入力パッドＩＮにＨレベルの信号が入力された場合、保護回路４０３内部のＮｃｈトランジスタＮ４０３は、そのゲートが内部電源ＶＤＤに接続されているため常時ＯＮ状態のトランジスタとして機能し、前記Ｈレベルの信号が入力された場合、前記ＮｃｈトランジスタＮ４０３のゲート−ソース間の電圧ＶＧＳ｜Ｎ４０３が、Ｎｃｈトランジスタのしきい値電圧Ｖｔｈとなることから、インバータ４０１に入力される信号のレベルは、ＶＳ｜Ｎ４０３＝ＶＧ｜Ｎ４０３−Ｖｔｈ＝ＶＤＤ−Ｖｔｈとなり、前記入力パッドＩＮに入力される信号のＨレベルが、内部電源電圧ＶＤＤ以上の電位であっても、入力インバータ４０１に入力されるゲート電圧には、前記Ｎｃｈトランジスタのソース電位が与えられ、前記入力インバータ内部のＮｃｈトランジスタＮ４０１は保護される。また同時に保護回路４０３内部のＮｃｈトランジスタＮ４０３自体も、ゲート−ドレイン間の電圧ＶＤＧ｜Ｎ４０３が、ＶＩＮ−ＶＤＤとなることから、上記ＶＩＮ−ＶＤＤが、該電圧ＶＤＧ｜Ｎ２０３の耐圧分以上となるまでは保護される。またこの時、入力インバータ４０１に電源を供給する電源回路４０２は、前記入力パッドＩＮにＨレベルの信号が入力されているため、前記電源回路４０２内部のＰｃｈトランジスタＰ４０２はＯＦＦ状態となる。
【０００５】
一方、前記電源回路４０２におけるＮｃｈトランジスタＮ４０２のゲート入力には、前記保護回路４０３内部のＮｃｈトランジスタＮ４０３のソース電位ＶＳ｜Ｎ４０３が与えられ、入力インバータ４０１におけるＰｃｈトランジスタＰ４０１のドレイン電圧がＶＳ｜Ｎ４０３−Ｖｔｈとなることによって、前記ＰｃｈトランジスタＰ４０１自体が保護される。
【０００６】
次に、入力パッドＩＮにＬレベルの信号が入力された場合、保護回路４０３内部のＮｃｈトランジスタＮ４０３は、そのゲート入力が、内部電源ＶＤＤに接続されているため常時ＯＮ状態のトランジスタとして機能し、前記Ｌレベルの信号が入力された場合、前記ＮｃｈトランジスタＮ４０３のドレイン−ソース間にはＮｃｈのゲートが開いているため、インバータ４０１に入力される信号のレベルは、ＶＳ｜Ｎ４０３＝ＧＮＤとなり、入力インバータ４０１に入力されるゲート電圧には、Ｌレベルの電位がそのまま与えられる。またこの時、入力インバータ４０１に電源を供給する電源回路４０２では、前記入力パッドＩＮにＬレベルの信号が入力されているため、前記電源回路４０２内部のＰｃｈトランジスタＰ４０２はＯＮ状態となり、一方で前記電源回路４０２におけるＮｃｈトランジスタＮ４０２のゲート入力には、前記保護回路４０３内部のＮｃｈトランジスタＮ４０３のソース電位ＶＳ｜Ｎ４０３＝ＧＮＤが与えられてＯＦＦ状態となることから、入力インバータ４０１におけるＰｃｈトランジスタＰ４０１のドレイン電圧には、ＶＳ｜Ｐ４０３＝ＶＤＤが与えられる。
【０００７】
上記した様に、図４に示す従来の入力装置の構成においては、入力パッドに内部電源電圧以上の電位を有したＨレベル信号が入力された場合にも、内部のトランジスタを破壊することなく、チップ内部に内部電源電圧と同電位のＨレベルの信号を伝達することができる。
【０００８】
【特許文献１】
特開平５−２１１２９９号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、この従来の入力装置では、チップに供給される電源の電圧が低下した場合、前記入力パッドＩＮから入力される信号のＨレベルの電位に関わらず、入力インバータ４０３に入力される電圧が電源電圧ＶＤＤと、保護回路４０３内部のＮｃｈトランジスタＮ４０３のしきい値電圧Ｖｔｈ、とによって決定されてしまうため、入力インバータ４０１のＮｃｈトランジスタＮ４０１がＯＮせず、結果として、チップ内部に信号が伝達されないこととなることが予想される。
【００１０】
本発明は、このような従来のものの問題点を解決するためになされたもので、チップに供給される電源電圧が低くなった場合においても、入力パッドＩＮから入力されたＨレベルの信号が正しくチップ内部に伝達されることを可能とする入力回路を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１の発明にかかる入力装置は、信号が入力される入力パッドと、前記入力パッドから入力された信号のＨレベルがチップの電源電圧より高い場合に、チップ内部へ信号を伝達させるインバータ内部のトランジスタを保護するためのＮｃｈトランジスタと、前記Ｎｃｈトランジスタを介して入力された信号をチップ内部に伝達させる入力インバータと、前記入力パッドから入力された信号のレベルに応じて、前記入力インバータに供給する電源を切り換える電源回路と、チップの電源電圧が低い場合に、該チップの電源電圧が低い場合にＨとなる制御信号ｃによってＯＮ状態とされ、前記入力信号のＨ／Ｌレベルをそのまま前記入力インバータに伝達させる、前記Ｎｃｈトランジスタとともに保護回路を構成するＰｃｈトランジスタと、を備えたことを特徴とするものである。
【００１２】
また、本発明の請求項２の発明にかかる入力装置は、請求項１に記載の入力装置において、前記保護回路のＰｃｈトランジスタは、前記入力パッドから入力された入力信号のＨレベルがチップの電源電圧より高い場合に、ＯＦＦ状態となっている該Ｐｃｈトランジスタの基板にバイアスする電源を、チップの電源電圧より高いＨレベル信号と同じ電位が与えられる電源端子と、チップの電源電圧との何れか一方に切換える基板バイアス切換え回路を、備えたことを特徴とするものである。
【００１３】
また、本発明の請求項３の発明にかかる入力装置は、請求項１に記載の入力装置において、前記保護回路のＰｃｈトランジスタは、前記入力パッドから入力された入力信号のＨレベルがチップの電源電圧より高い場合に、ＯＦＦ状態となっている該Ｐｃｈトランジスタの基板に、前記入力パッドから入力された入力信号と同じＨ／Ｌレベルの電位をバイアスさせる基板バイアス切換え回路を、備えたことを特徴とするものである。
【００１４】
また、本発明の請求項４の発明にかかる入力装置は、請求項１に記載の入力装置において、前記保護回路のＰｃｈトランジスタは、前記入力パッドから入力された入力信号のＨレベルがチップの電源電圧より高い場合に、ＯＦＦ状態となっている該Ｐｃｈトランジスタの基板に、前記チップの電源電圧をチャージアップした電位をバイアスさせるチャージポンプ回路を、備えたことを特徴とするものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、図を用いて説明する。
（実施の形態１）
図１は、本発明の実施の形態１による入力装置の構成を示す図である。
図１において、入力パッドＩＮから入力される信号のＨレベルがチップの電源電圧より高い電位を持っている場合、入力信号は信号線Ｓ１０３を介して、保護回路１０３に入力される。保護回路１０３内部では、ＮｃｈトランジスタＮ１０３およびＰｃｈトランジスタＰ１０３が並列に構成されており、それぞれスイッチ回路として機能する。前記ＮｃｈトランジスタＮ１０３およびＰｃｈトランジスタＰ１０３において、トランジスタＮ１０３はゲートに電源電圧ＶＤＤ１接続され、常時ＯＮ状態となっている。一方、ＰｃｈトランジスタＰ１０３は制御信号ｃによってＯＮ／ＯＦＦ制御される。
【００１６】
ここで、チップの電源電圧が低い場合、制御信号ｃはＬとなりＰｃｈトランジスタＰ１０３はＯＮされ、チップの電源電圧が高い場合は、制御信号ｃはＨとなりＰｃｈトランジスタＰ１０３はＯＦＦとされる。
【００１７】
上記入力パッドＩＮから入力される信号のＨレベルが、チップの電源電圧より高い電位を持っている条件の下においては、制御信号ｃにはＨ信号が与えられ、これより、前記ＮｃｈトランジスタＮ１０３が常時ＯＮ状態となっているのに対して、前記ＰｃｈトランジスタＰ１０３はＯＦＦ状態となる。即ち、入力信号Ｓ１０３は、前記ＯＮ状態のＮｃｈトランジスタＮ１０３のドレイン−ソース間を介して入力インバータ１０１に信号が伝搬される。この時、入力パッドＩＮから入力されたＨレベルの信号は、保護回路１０３におけるＮｃｈトランジスタＮ１０３のドレイン側に入力されるが、前記ＮｃｈトランジスタＮ１０３のソース側から出力されるＨレベルの信号の電位は、前記ＮｃｈトランジスタＮ１０３のゲートに印加される電圧ＶＧ｜Ｎ１０３と、同トランジスタＮ１０３のしきい値電圧Ｖｔｈ｜Ｎ１０３とによって決定されるため、入力インバータ１０１に入力される信号Ｓ１０２のＨレベルの電位は、ＶＧ｜Ｎ１０３−Ｖｔｈ｜Ｎ１０３となる。
【００１８】
このように、入力パッドＩＮに入力される信号のＨレベルが、チップの電源電圧より高い電位である場合においても、入力インバータ１０１に入力される信号Ｓ１０２のＨレベルは、上記した電位ＶＧ｜Ｎ１０３−Ｖｔｈ｜Ｎ１０３となるため、前記入力インバータ１０１を構成するトランジスタＰ１０１，Ｎ１０１を破壊することなく、Ｈレベルの信号を、出力端子ｏｕｔからチップ内部に入力させることが可能となる。
【００１９】
またこの時、入力パッドＩＮから入力される信号がＨレベルのため、電源回路１０２内部のＰｃｈトランジスタＰ１０２はＯＦＦ状態となる。一方で、上記説明の通りの電位を持った信号Ｓ１０２は、入力インバータ１０１の他に、前記電源回路１０２のＮｃｈトランジスタＮ１０２にも入力され、同トランジスタＮ１０２がＯＮ状態となる。この時、同トランジスタＮ１０２のソース側に出力される電位は、ＶＧ｜Ｎ１０２−Ｖｔｈ｜Ｎ１０２となり、入力インバータ１０１の電源として供給される。即ち、前記入力インバータ１０１におけるＰｃｈトランジスタＰ１０１のドレイン側には、ＶＧ｜Ｎ１０２−Ｖｔｈ｜Ｎ１０２が与えられることによって、前記入力インバータ１０１内のＰｃｈトランジスタＰ１０１のドレインに直接、チップの電源電圧ＶＤＤ　が印加されることがないため、本来、同トランジスタＰ１０１のゲート側に入力されるＶＧ｜Ｎ１０３−Ｖｔｈ｜Ｎ１０３と、チップの電源電圧ＶＤＤ１との電位差によって、前記ＰｃｈトランジスタＰ１０１がＯＮされてしまうことを防止している。
【００２０】
次に、入力パッドＩＮから入力される信号がＨレベルで、かつチップの電源電圧が低い場合、入力信号は信号線Ｓ１０３を介して保護回路１０３に入力されるが、この時、前記制御信号ｃにはＬレベルの信号が与えられ、前記保護回路１０３におけるＮｃｈトランジスタＮ１０３と、同保護回路１０３におけるＰｃｈトランジスタＰ１０３とが共にＯＮ状態となる。従って、入力信号Ｓ１０３は、前記ＯＮ状態のＮｃｈトランジスタＮ１０３およびＰｃｈトランジスタＰ１０３のソース−ドレイン間を介して入力インバータ１０１に信号が伝搬されるが、この時、入力パッドＩＮから入力されたＨレベルの信号は、前記保護回路１０３におけるＰｃｈトランジスタＰ１０３のドレイン−ソース間がＰチャンネルでゲートがオープンしているため、前記入力信号の電位が、このＰチャンネルトランジスタを介してそのまま前記入力インバータ１０１へ伝搬される。
【００２１】
最後に、入力パッドＩＮに入力される信号がＬレベルの場合、入力信号は信号線Ｓ１０３を介して保護回路１０３に入力されるが、前記保護回路１０３におけるＮｃｈトランジスタＮ１０３が常にＯＮ状態となっているため、入力パッドＩＮに入力されたＬ信号は、前記制御信号ｃの状態に依存すること無く、前記ＯＮ状態のＮｃｈトランジスタＮ１０３のソース−ドレイン間を介して、入力インバータ１０１に信号が伝搬される。
【００２２】
またこの時、入力パッドＩＮから入力される信号がＬレベルのため、電源回路１０２内部のＰｃｈトランジスタＰ１０２は、ＯＮ状態となる。一方で、上記説明の通り、前記保護回路１０３におけるＮｃｈトランジスタＮ１０３のソース側から出力されるＬレベルの信号Ｓ１０２は、入力インバータ１０１の他に、前記電源回路１０２のＮｃｈトランジスタＮ１０２にも入力され、同トランジスタＮ１０２がＯＦＦ状態となる。この時、同電源回路１０２におけるＰｃｈトランジスタＰ１０２のソース側に出力される電位は、電源電圧ＶＤＤ１となり、入力インバータ１０１の電源として供給される。即ち、前記入力インバータ１０１におけるＰｃｈトランジスタＰ１０１のゲートには、Ｌレベルの電位が与えられている為、同トランジスタＰ１０１がＯＮ状態となり、インバータ１０１の出力信号は、電源電圧ＶＤＤ１の電位となる。
【００２３】
ところで、既に説明したように図１に示されるような回路において、入力パッドＩＮから入力される信号のＨレベルが、チップの電源電圧より高い電位を持っている場合、入力信号は信号線Ｓ１０３を介して保護回路１０３に入力されると同時に、制御信号ｃにはＨ信号が与えられ、前記ＰｃｈトランジスタＰ１０３がＯＦＦ状態となるが、この時、前記ＰｃｈトランジスタＰ１０３の基板バイアスとして、通常は電源電圧ＶＤＤ１が与えられているため、同トランジスタＰ１０３のドレイン側に前記電源電圧ＶＤＤ１より高い電位のＨ信号が入力されると、ドレイン側のＰ層と基板側のＮ層との間でリーク電流が発生し、チップを破壊してしまう恐れがある。
【００２４】
このため、本実施の形態１による図１に示す回路では、基板バイアス切換え回路１０４によって前記ＰｃｈトランジスタＰ１０３の基板に対して印加する電圧を切換え、先に説明したようなリーク電流の発生を防止するようにしている。即ち、入力パッドＩＮに電源電圧ＶＤＤ１より高い電位をもつＨレベルの信号が入力される場合には、前記制御信号ｃによって、前記基板バイアス切換え回路１０４を高電位側の電源端子ＶＤＤ２に切換え、前記ＰｃｈトランジスタＰ１０４のドレイン−基板間における電位差を無くしてリーク電流の発生を防止する。一方、入力パッドＩＮに入力されるＨレベルの信号が、電源電圧ＶＤＤ１より低い場合には、前記制御信号ｃによって前記基板バイアス切換え回路１０４を電源電圧ＶＤＤ１に切換え、前記ＰｃｈトランジスタＰ１０３を通常の状態にする。
【００２５】
このように、本実施の形態１では、信号が入力される入力パッドと、上記入力パッドに入力された信号を、チップ内部へ伝達させるインバータと、前記入力パッドから入力された信号のＨレベルがチップの電源電圧より高い場合にも、上記入力された信号のＨレベルが上記インバータの入力に直接入力されないよう、上記入力パッドと上記インバータの入力との間に設けられたＮｃｈトランジスタと、前記入力パッドから入力された信号のレベルに応じて、前記入力インバータに供給する電源を切り換える電源回路と、前記Ｎｃｈトランジスタと並列に接続され、前記電源回路の電源電圧が低い場合に、制御信号ｃによってＯＮ状態とされ、該電源回路の電源電圧が低い場合に、前記入力信号のＨ／Ｌレベルをそのまま前記入力インバータに伝達させる、前記Ｎｃｈトランジスタとともに保護回路を構成するＰｃｈトランジスタとを備え、かつ前記Ｐｃｈトランジスタの基板にバイアスする電源を、チップの電源電圧より高いＨレベル信号と同じ電位を有する電源と、チップの電源との間で切り換えるバイアス回路を備えたものとしたので、入力装置の電源電圧が低下した場合には、保護回路においてＮｃｈトランジスタと並列に接続されている上記Ｐｃｈトランジスタを制御信号によってＯＮ状態とすることで、入力信号のＨレベルを直接入力インバータに入力させ、チップ内に正しく信号を伝達させることが可能となる。一方、通常の電源電圧がチップに供給され、この電源電圧の電位より高い電位をもったＨレベルの信号が入力される場合、保護回路内部のＯＦＦ状態となっているＰｃｈトランジスタのバックゲートに印加する信号を、入力信号のＨレベルと同電位の電源端子に切換えることにより、前記Ｐｃｈトランジスタ内部におけるソース−基板間に発生するリーク電流を防止することができる。
【００２６】
（実施の形態２）
図２は本発明の実施の形態２による入力装置の構成を示す図である。
図２に示す本実施の形態２においては、入力インバータ２０１、電源回路２０２、および保護回路２０３の構成および動作原理は、実施の形態１における１０１，１０２，及び１０３のそれらと同様であるが、本実施の形態２においては、保護回路２０３におけるＰｃｈトランジスタＰ２０３の基板バイアスを切換える基板バイアス切換え回路２０４の構成を、実施の形態１におけるそれと異にするものである。
【００２７】
図２に示される本実施の形態２による入力装置において、入力パッドＩＮから入力される信号のＨレベルが、チップの電源電圧より高い電位を持っている場合、入力信号は信号線Ｓ２０３を介して保護回路２０３に入力されると同時に、制御信号ｃにはＨ信号が与えられ、前記ＰｃｈトランジスタＰ２０３がＯＦＦ状態となる。この時、前記ＰｃｈトランジスタＰ２０３の基板バイアスとして、通常は電源電圧ＶＤＤ１が与えられているため、同トランジスタＰ２０３のドレイン側に、前記電源電圧ＶＤＤ１より高い電位のＨ信号が入力されると、ドレイン側のＰ層と基板側のＮ層との間で電流が流れるため、チップを破壊してしまう恐れがある。
【００２８】
このため、図２に示す回路では、基板バイアス切換え回路２０４によって、前記ＰｃｈトランジスタＰ２０３の基板に対して印加するバイアス電圧を切換えて、先に説明したようなリーク電流の発生を防止するようにしている。即ち、入力パッドＩＮに、電源電圧ＶＤＤ１より高い電位をもつＨレベルの信号が入力される場合には、前記Ｈ信号である制御信号ｃによって、前記基板バイアス切換え回路２０４を入力パッドＩＮ側に切換え、前記ＯＦＦ状態となっているＰｃｈトランジスタＰ２０４のドレイン−基板間における電位差を無くして、ドレイン−基板間のリーク電流の発生を防止する。一方、電源電圧が低い場合には、前記Ｌ信号である制御信号ｃによって前記基板バイアス切換え回路２０４を電源電圧ＶＤＤ１側に切換え、前記ＰｃｈトランジスタＰ２０３を通常の状態にする。
【００２９】
このように、本実施の形態２では、信号が入力される入力パッドと、上記入力パッドに入力された信号を、チップ内部へ伝達させるインバータと、前記入力パッドから入力された信号のＨレベルがチップの電源電圧より高い場合にも、上記入力された信号のＨレベルが上記インバータの入力に直接入力されないよう、上記入力パッドと上記インバータの入力との間に設けられたＮｃｈトランジスタと、前記入力パッドから入力された信号のレベルに応じて、前記入力インバータに供給する電源を切り換える電源回路と、前記Ｎｃｈトランジスタと並列に接続され、前記電源回路の電源電圧が低い場合に、制御信号によってＯＮ状態とされ、該電源回路の電源電圧が低い場合に、前記入力信号のＨ／Ｌレベルをそのまま前記入力インバータに伝達させる、前記Ｎｃｈトランジスタとともに保護回路を構成するＰｃｈトランジスタとを備え、かつ前記Ｐｃｈトランジスタの基板にバイアスする電源として、入力信号と同じＨ／（又は）Ｌレベルの電位を与える基板バイアス切換え回路を備えたものとしたので、入力装置の、電源電圧が低下した場合には、保護回路においてＮｃｈトランジスタと並列に接続されているＰｃｈトランジスタを制御信号によってＯＮ状態とすることで、入力信号のＨレベルを直接入力インバータに入力させ、チップ内部に正しく信号を伝達させることが可能となる。一方、通常の電源電圧がチップに供給され、この電源電圧の電位より高い電位をもったＨレベルの信号が入力される場合、保護回路内部のＯＦＦ状態となっているＰｃｈトランジスタのバックゲートに入力信号を印加させることにより、前記Ｐｃｈトランジスタ内部におけるソース−基板間に発生するリーク電流を防止することができる。しかも、入力信号そのものを、Ｐｃｈトランジスタのバックゲートに印加させるようにしていることにより、端子数を削減することができる。
【００３０】
（実施の形態３）
図３は本発明の実施の形態３にかかる入力装置の構成を示す図である。
図３に示す本実施の形態３においては、入力インバータ３０１、電源回路３０２、および保護回路３０３の構成および動作原理は、実施の形態１における１０１，１０２，及び１０３のそれらと同様であるが、本実施の形態３においては、保護回路３０３におけるＰｃｈトランジスタＰ３０３の基板バイアスを切換える基板バイアス切換え回路３０４の構成を、実施の形態１あるいは実施の形態２におけるそれと異にするものである。
【００３１】
図３に示される本実施の形態３による入力装置において、入力パッドＩＮから入力される信号のＨレベルがチップの電源電圧より高い電位を持っている場合、入力信号は信号線Ｓ３０３を介して保護回路３０３に入力されると同時に、制御信号ｃにはＨ信号が与えられ、前記ＰｃｈトランジスタＰ３０３がＯＦＦ状態となる。この時、前記ＰｃｈトランジスタＰ３０３の基板バイアスとして、通常は電源電圧ＶＤＤ１が与えられており、同トランジスタＰ３０３のドレイン側に、前記電源電圧ＶＤＤ１より高い電位のＨ信号が入力されると、ドレイン側のＰ層と基板側のＮ層との間でリーク電流が発生しチップを破壊してしまう恐れがある。
【００３２】
このため、この図３に示す回路では、基板バイアス切換え回路３０４によって前記ＰｃｈトランジスタＰ３０３の基板に対して印加する電圧を切換え、先に説明したようなリーク電流の発生を防止している。即ち、入力パッドＩＮに電源電圧ＶＤＤ１より高い電位をもつＨレベルの信号が入力される場合には、前記Ｈ信号である制御信号ｃによって、前記基板バイアス切換え回路３０４におけるチャージポンプ機能を動作させて、前記ＰｃｈトランジスタＰ３０３の基板にバイアスする電圧を上昇させ、前記ＰｃｈトランジスタＰ３０３のドレイン−基板間における電位差を無くすことによって、リーク電流の発生を防止する。一方、電源電圧ＶＤＤ１が低い場合には、前記制御信号ｃによって前記基板バイアス切換え回路３０４におけるチャージポンプの機能をＯＦＦ状態にして、電源ＶＤＤ１と同電位のバイアスが印加されるようにし、前記ＰｃｈトランジスタＰ３０３を通常の状態にする。
【００３３】
このように、本実施の形態３では、信号が入力される入力パッドと、上記入力パッドに入力された信号を、チップ内部へ伝達させるインバータと、前記入力パッドから入力された信号のＨレベルがチップの電源電圧より高い場合にも、上記入力された信号のＨレベルが上記インバータの入力に直接入力されないよう、上記入力パッドと上記インバータの入力との間に設けられたＮｃｈトランジスタと、前記入力パッドから入力された信号のレベルに応じて、前記入力インバータに供給する電源を切り換える電源回路と、前記Ｎｃｈトランジスタと並列に接続され、前記電源回路の電源電圧が低い場合に、制御信号によってＯＮ状態とされ、該電源回路の電源電圧が低い場合に、前記入力信号のＨ／Ｌレベルをそのまま前記入力インバータに伝達させる、前記Ｎｃｈトランジスタとともに保護回路を構成するＰｃｈトランジスタとを備え、かつ前記Ｐｃｈトランジスタの基板にバイアスする電源として、チップの電源電圧をチャージアップした電位を与えるチャージポンプ回路を備えたものとしたので、入力装置の電源電圧が低下した場合には、保護回路においてＮｃｈトランジスタと並列に接続されているＰｃｈトランジスタを制御信号によってＯＮ状態とすることで、入力信号のＨレベルを直接入力インバータに入力させ、チップ内部に正しく信号を伝達させることが可能となる。一方、通常の電源電圧がチップに供給され、この電源電圧の電位より高い電位をもったＨレベルの信号が入力される場合、保護回路内部のＯＦＦ状態となっているＰｃｈトランジスタのバックゲートに、入力信号のＨレベルと同電位の電圧をチャージポンプから供給、印加させることにより、前記Ｐｃｈトランジスタ内部のソース−基板間にリーク電流が発生するのを防止することができる。しかも、チャージポンプ回路を用いていることにより、端子数を削減した、かつ簡単な回路構成の入力装置を実現することができる。
【００３４】
【発明の効果】
以上のように、本発明（請求項１）にかかる入力装置によれば、信号が入力される入力パッドと、前記入力パッドから入力された信号のＨレベルがチップの電源電圧より高い場合に、チップ内部へ信号を伝達させるインバータ内部のトランジスタを保護するためのＮｃｈトランジスタと、前記Ｎｃｈトランジスタを介して入力された信号をチップ内部に伝達させる入力インバータと、前記入力パッドから入力された信号のレベルに応じて、前記入力インバータに供給する電源を切り換える電源回路と、チップの電源電圧が低い場合に、該チップの電源電圧が低い場合にＨとなる制御信号ｃによってＯＮ状態とされ、前記入力信号のＨ／Ｌレベルをそのまま前記入力インバータに伝達させる、前記Ｎｃｈトランジスタとともに保護回路を構成するＰｃｈトランジスタと、を備えたものとしたので、図４に示すような従来型の回路構成においては、チップに供給される電源の電圧を低下させた場合、入力信号のＨレベルをチップ内部に伝達させることは不可能であったのに対し、電源電圧を低下させる場合、保護回路においてＮｃｈトランジスタと並列に接続されているＰｃｈトランジスタを制御信号によってＯＮ状態とすることで、入力信号のＨレベルを直接入力インバータに入力させ、チップ内部に正しく信号を伝達させることが可能となる。
【００３５】
本発明（請求項２）にかかる入力装置によれば、請求項１に記載の入力装置において、前記保護回路のＰｃｈトランジスタは、前記入力パッドから入力された入力信号のＨレベルがチップの電源電圧より高い場合に、ＯＦＦ状態となっている該Ｐｃｈトランジスタの基板にバイアスする電源を、チップの電源電圧より高いＨレベル信号と同じ電位が与えられる電源端子と、チップの電源電圧との何れか一方に切換える基板バイアス切換え回路を、備えたものとしたので、通常の電源電圧がチップに供給され、この電源電圧の電位より高い電位をもったＨレベルの信号が入力される場合、保護回路内部のＰｃｈトランジスタのバックゲートに印加される電圧を、入力信号のＨレベルと同電位の電源端子に切換えることにより、前記Ｐｃｈトランジスタ内部におけるソース−基板間に発生するリーク電流を防止できる効果が得られる。
【００３６】
本発明（請求項３）にかかる入力装置によれば、請求項１に記載の入力装置において、前記保護回路のＰｃｈトランジスタは、前記入力パッドから入力された入力信号のＨレベルがチップの電源電圧より高い場合に、ＯＦＦ状態となっている該Ｐｃｈトランジスタの基板に、前記入力パッドから入力された入力信号と同じＨ／Ｌレベルの電位をバイアスさせる基板バイアス切換え回路を、備えたものとしたので、通常の電源電圧がチップに供給され、この電源電圧の電位より高い電位をもったＨレベルの信号が入力される場合、保護回路内部のＰｃｈトランジスタのバックゲートに印加される電圧を、入力信号のＨレベルと同電位の電源端子に切換えることにより、前記Ｐｃｈトランジスタ内部におけるソース−基板間に発生するリーク電流を防止できる効果が得られる。
【００３７】
本発明（請求項４）にかかる入力装置によれば、請求項１に記載の入力装置において、前記保護回路のＰｃｈトランジスタは、前記入力パッドから入力された入力信号のＨレベルがチップの電源電圧より高い場合に、ＯＦＦ状態となっている該Ｐｃｈトランジスタの基板に、前記チップの電源電圧をチャージアップした電位をバイアスさせるチャージポンプ回路を、備えたものとしたので、保護回路内部のＰｃｈトランジスタのバックゲートに、入力信号のＨレベルと同電位の電圧をチャージポンプから供給、印加させることにより、前記Ｐｃｈトランジスタ内部におけるソース−基板間に発生するリーク電流を防止できるとともに、端子数を削減した、かつ簡単な回路構成で、入力装置を実現できる効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による入力装置の構成図。
【図２】本発明の実施の形態２による入力装置の構成図。
【図３】本発明の実施の形態３による入力装置の構成図。
【図４】従来例による入力装置の構成図。
【符号の説明】
１０１　　　　入力インバータ
Ｐ１０１　　　入力インバータのＰｃｈトランジスタ
Ｎ１０１　　　入力インバータのＮｃｈトランジスタ
Ｓ１０１　　　入力インバータの出力
１０２　　　　入力インバータ用電源供給回路
Ｐ１０２　　　電源供給回路のＰｃｈトランジスタ
Ｎ１０２　　　電源供給回路のＮｃｈトランジスタ
Ｓ１０２　　　保護回路の出力
１０３　　　　保護回路
Ｐ１０３　　　保護回路のＰｃｈトランジスタ
Ｎ１０３　　　保護回路のＮｃｈトランジスタ
Ｓ１０３　　　入力信号
１０４　　　　保護回路のＰｃｈトランジスタ用基板バイアス切換え回路
Ｓ１０４　　　制御信号
２０１　　　　入力インバータ
Ｐ２０１　　　入力インバータのＰｃｈトランジスタ
Ｎ２０１　　　入力インバータのＮｃｈトランジスタ
Ｓ２０１　　　入力インバータの出力
２０２　　　　入力インバータ用電源供給回路
Ｐ２０２　　　電源供給回路のＰｃｈトランジスタ
Ｎ２０２　　　電源供給回路のＮｃｈトランジスタ
Ｓ２０２　　　保護回路の出力
２０３　　　　保護回路
Ｎ２０３　　　保護回路のＮｃｈトランジスタ
Ｐ２０３　　　保護回路のＰｃｈトランジスタ
Ｓ２０３　　　入力信号
２０４　　　　保護回路のＰｃｈトランジスタ用基板バイアス切換え回路
Ｓ２０４　　　制御信号
３０１　　　　入力インバータ
Ｐ３０１　　　入力インバータのＰｃｈトランジスタ
Ｎ３０１　　　入力インバータのＮｃｈトランジスタ
Ｓ３０１　　　入力インバータの出力
３０２　　　　入力インバータ用電源供給回路
Ｐ３０２　　　電源供給回路のＰｃｈトランジスタ
Ｎ３０２　　　電源供給回路のＮｃｈトランジスタ
Ｓ３０２　　　保護回路の出力
３０３　　　　保護回路
Ｐ３０３　　　保護回路のＰｃｈトランジスタ
Ｎ３０３　　　保護回路のＮｃｈトランジスタ
Ｓ３０３　　　入力信号
３０４　　　　保護回路のＰｃｈトランジスタ基板バイアス用チャージポンプ
Ｓ３０４　　　制御信号
４０１　　　　入力インバータ
Ｐ４０１　　　入力インバータのＰｃｈトランジスタ
Ｎ４０１　　　入力インバータのＮｃｈトランジスタ
Ｓ４０１　　　入力インバータの出力
４０２　　　　入力インバータ用電源供給回路
Ｐ４０２　　　電源供給回路のＰｃｈトランジスタ
Ｎ４０２　　　電源供給回路のＮｃｈトランジスタ
Ｓ４０２　　　保護回路の出力
４０３　　　　保護回路
Ｎ４０３　　　保護回路のＮｃｈトランジスタ
Ｓ４０３　　　入力信号
【図１】
2004104608.tif 000003
【図２】
2004104608.tif 000004
【図３】
2004104608.tif 000005
【図４】
2004104608.tif 000006