(57)【要約】【課題】　高調波歪を減少させる。【解決手段】　ＮＭＯＳトランジスタスイッチ６０３とホールドキャパシタ４とを含んでなり、ＮＭＯＳトランジスタスイッチ６０３のバルク電位を入力信号あるいはソース電位のいずれよりも低いか同じとなるように入力信号を同位相で変化させるトラックアンドホールド回路を提供する。【選択図】　　　図６
2004129276.tif 000002
【特許請求の範囲】
【請求項１】
　ＮＭＯＳトランジスタスイッチとホールドキャパシタとを含んでなり、該ＮＭＯＳトランジスタスイッチのバルク電位を入力信号あるいはソース電位のいずれよりも低いか同じとなるように入力信号を同位相で変化させるトラックアンドホールド回路。
【請求項２】
　そのゲート電圧に応じて入力電圧を伝達または遮断できるＮＭＯＳトランジスタスイッチと、該ＮＭＯＳトランジスタスイッチに電気的に接続され、出力電圧を発生するホールドキャパシタと、入力信号に応じた電位を入力信号あるいはソース電位のいずれよりも低いか同じとなるようにバイアスして該ＭＯＳトランジスタのバルク端子に供給するレベルシフト回路とを含んでなるトラックアンドホールド回路。
【請求項３】
　ＮＭＯＳトランジスタスイッチのバルク端子に供給される電位入力信号と同位相である請求項２記載のトラックアンドホールド回路。
【請求項４】
　ＮＭＯＳトランジスタスイッチのバルク端子に供給される電位が、前記レベルシフト回路の負電源電圧よりも高いか等しいものである請求項２記載のトラックアンドホールド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、トラックアンドホールド回路に関する。より詳細には、アナログ・デジタルコンバータのフロントエンドに適した高精度、低歪のトラックアンドホールド回路に関する。
【背景技術】
【０００２】
　トラックアンドホールド回路は、アナログ・デジタルコンバータのフロントエンドなどに用いられる基礎的なアナログ回路の一つであり、時間的に連続変化する信号の値を離散的な時間間隔でサンプリングするためのものである。このトラックアンドホールド回路の歪の要因は三つある。それを、図３に示すトラックアンドホールド回路の最も基本的な従来例を用いて整理する。
【０００３】
　（Ａ）トラックモード時のホールドキャパシタへの充電時間の変動
　図示したトラックアンドホールド回路は、二つの増幅器１０１，１０２と、ＦＥＴスイッチとして働くＭＯＳトランジスタ１０３と、ホールドキャパシタ１０４と、クロック源１０５とからなっている。ＭＯＳトランジスタ１０３のバルク端子は、共通電位点（グラウンド）に接続されている。ここで、ＭＯＳトランジスタ１０３がオンのときのベース抵抗Ｒonは、クロック電圧すなわちＭＯＳトランジスタ１０３のゲート駆動電圧ＶΦや、ドレインへの入力電圧Ｖin、しきい値電圧Ｖthに依存し、次の関係を有する。
〔式１〕
　Ｒon＝1/[β（ＶΦ−Ｖin−Ｖth）]
　ここで、βは製造プロセスにより決まる定数であり、β＝μＣoxＷ／Ｌ（μ：移動度、Ｃox：ゲート酸化膜容量、Ｗ：ゲート幅、Ｌ：ゲート長）で与えられる。
【０００４】
　したがって、Ｖinが変動するとこのＲonも変動する。すると、Ｒon×ＣHで与えられるホールドキャパシタ１０４の充電時間の時定数も変動することとなる。このような、当然に変動するＶinに依存するというＭＯＳトランジスタの１０３のオン抵抗Ｒonの信号依存性は、ホールドキャパシタへの充電時間の変動を引き起こし、高調波歪の原因となる。
【０００５】
　（Ｂ）モード遷移時のタイミングの変動
　また、Ｖinが変動することにより、トラックモードからホールドモードに遷移するときのタイミングが図４に示すように変動する。すなわち、トラックからホールドへ遷移する電圧の条件はＶΦ≧Ｖin＋Ｖthであり、ホールドモードからトラックモードに遷移する電圧の条件はＶΦ≦Ｖin＋Ｖthであるので、Ｖinが大きいとトラックモードからホールドモードに遷移する時間が遅れ、ホールドモードからトラックモードに遷移する時間が早まってしまう。逆に、Ｖinが小さいとトラックモードからホールドモードにする時間が早まり、ホールドモードからトラックモードに遷移する時間が遅れることになる。このような信号依存性のあるタイミングの変動もまた、高調波歪の原因となる。
【０００６】
　（Ｃ）モード遷移時の電荷注入
　さらに、図５に示すように、トラックモードからホールモードに遷移する際に、ＭＯＳトランジスタ１０３のゲートに蓄えられた電荷が放出される。すなわちＭＯＳトランジスタ１０３がオンのときに、ゲートに注入された電荷Ｑ１はオフになると放出されてしまうのである。また、ＭＯＳトランジスタがオンのときに、ＭＯＳトランジスタ１０３のゲート・ソース間の寄生容量Ｃgsに蓄えられた電荷Ｑ２もオフになると放出されてしまう。これらの電荷Ｑ１，Ｑ２がオフになったときにホールドキャパシタに流れ込むことによって、高調波歪が発生することがある。Ｑ１とＱ２は次の式により求められることが知られている。
〔式２〕
　Ｑ１＝−ＣoxＡ（ＶΦ−Ｖin−Ｖth）
　ここで、Ｃoxは上記と同じＭＯＳトランジスタ１０３の単位面積あたりのゲート酸化膜容量であり、ＡはＭＯＳトランジスタ１０３のゲート面積であり、ＶΦは上述の通りクロック電圧、Ｖinは上述の通りドレインへの入力電圧、ゲート電圧Ｖthは上記と同じくしきい値電圧である。
〔式３〕
　Ｑ２＝−Ｃgs（Ｖin＋Ｖth）
　ここで、Ｃgsは、ＭＯＳトランジスタのゲート・ソース間容量であり、Ｖthがしきい値電圧であるのは上と同様である。さらに、このＣgsは次の式で表される入力電圧依存性がある。
〔式４〕
　Ｃgs＝Ｃgs0／｛１−（ＶΦ−Ｖin−Ｖth）／ψ0｝1/2
　ここで、ψ0はビルトインポテンシャルと呼ばれるものであり、Ｃgs0はＶgs＝０のときのＣgsの値を示す。
　このように、Ｑ１とＱ２のいずれも入力信号電圧Ｖinに依存しており、高調波歪の原因となる。特にＱ２はＶinに非線形的に依存している。
【０００７】
　これらの入力電圧の変動に起因する歪を軽減するための試みがなされている。その一つは、ゲート駆動電圧を大きくしオン抵抗の入力信号依存性を軽減したり、ＭＯＳトランジスタをＣＭＯＳスイッチ構成にしてオン抵抗を軽減することである。これらの方策は、ＭＯＳトランジスタの特性から明らかなものであるが、必要な駆動電圧が高くなってしまう（近年の回路設計の低電圧化の傾向に反する）、電荷のフィールドスルーが大きくなってしまう、また、高速のＰＭＯＳが必要になる上に、Ｖthの変動によるタイミングのズレの問題は解決されないなど、十分なものではない。
【０００８】
　さらに、入力信号のレベルに依存してゲート電圧を振る試みがなされている。そのような例としては、TEMIC Semiconductor社のSiliconix部門のＡＮ３０１に関するアプリケーションノート（１９９７年３月１０日付）、または、特許文献１を参照。しかし、このような回路構成は、１０〜１５ボルトの電圧源が必要となり、計測器などには用いることができるが、低電圧化が必要なシステムＬＳＩには向いていない。さらにドライバー回路は複雑なものとなる。
【０００９】
　さらに、ダミースイッチによる電荷注入の軽減も考えられている（例えば、下記の特許文献２を参照のこと）。これは、上記のＭＯＳトランジスタ１０３と出力側のアンプ１０１あるいはグラウンドの間にもう一つのＭＯＳトランジスタを配置し、ホールドキャパシタに流入する電荷の少なくとも一部を吸収させようとするものである。しかし、そのためには付加的なＭＯＳトランジスタの駆動タイミングを微妙にコントロールする必要がある。また、さらに本質的な問題としては、電荷注入を定量的に扱うのは困難であることがある。
【特許文献１】特許第２８３３０７０号公報
【特許文献２】特開平１０−３１２６９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
　本発明は、上記の従来技術が有する問題点に鑑み、より低い電圧で作動し、ホールド波形の歪を低減することができるトラックアンドホールド回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
　本発明は、ＭＯＳトランジスタスイッチのバルク電位あるいは基板電位をコントロールすることで、トラックアンドホールド回路の低歪化を図るものである。
【００１２】
　本発明は、ＭＯＳトランジスタスイッチとホールドキャパシタとを含んでなり、ＭＯＳトランジスタスイッチのバルク電位を入力信号と同位相で変化させるトラックアンドホールド回路を提供する。
【００１３】
　さらに、本発明は、そのゲート電圧に応じて入力電圧を伝達または遮断できるＭＯＳトランジスタスイッチと、該ＭＯＳトランジスタスイッチに接続され、出力電圧を発生するホールドキャパシタと、入力信号に応じた電位を該ＭＯＳトランジスタのバルク端子に供給するレベルシフト回路とを含んでなるトラックアンドホールド回路を提供する。この回路は、ホールドキャパシタの該ＭＯＳトランジスタスイッチに接続された端子が増幅器の入力に接続されており、該増幅器の出力をその出力とするものであってよく、ＭＯＳトランジスタスイッチのバルク端子に供給される電位が入力信号と同位相であるのが好ましい。さらに、この回路においては、ＭＯＳトランジスタスイッチと入力端の間にバッファー増幅器を接続することができる。
【００１４】
　本発明は、トラックモードにおいて入力信号が反転入力端子に加えられる増幅器と、該増幅器の出力に一端が電気的に接続し、ホールドモードにおいて他端が該増幅器の該反転入力端子に電気的に接続された状態になるホールドキャパシタと、該ホールドキャパシタの該他端と該反転入力端子との間に接続された第１ＭＯＳトランジスタスイッチと、該ホールドキャパシタの該他端と共通電位点の間にある第２ＭＯＳトランジスタスイッチと、入力信号端子と該反転入力端子との間に接続された第３ＭＯＳトランジスタスイッチと、入力信号端子と共通電位点との間に接続された第４ＭＯＳトランジスタスイッチと、該第１及び第２ＭＯＳトランジスタスイッチのバルク端子にその出力端が接続された第１レベルシフト回路と、該第３及び第４ＭＯＳトランジスタスイッチのバルク端子にその出力端が接続された第２レベルシフト回路とを含んでなるトラックアンドホールド回路を提供する。
【００１５】
　このトラックアンドホールド回路においては、第１レベルシフト回路の入力を、増幅器の出力端からホールドキャパシタとほぼ同容量のキャパシタを介して接続することができ、あるいは、第１レベルシフト回路の入力を、ホールドキャパシタと第１ＭＯＳトランジスタスイッチと第２ＭＯＳトランジスタスイッチとの共通のノードに接続することができる。
【００１６】
　さらに、このようなトラックアンドホールド回路においては、第１レベルシフト回路が入力信号と逆位相の電位変動を第１及び第２ＭＯＳトランジスタスイッチのバルク端子に供給し、第２レベルシフト回路が入力信号と同位相の電位変動を第３及び第４ＭＯＳトランジスタスイッチのバルク端子に供給することができる。
【発明の効果】
【００１７】
　本発明によれば、ＤＣリニアリティー、周波数帯域、ノイズフロアなどを犠牲にすることなく、簡単なレベルシフト回路を利用することにより、高調波歪を改善することができる。
【発明を実施するための最良の形態】
【００１８】
　図１に本発明の第１の実施形態を示す。この第１実施形態のトラックアンドホールド回路は、バッファー増幅器１と出力段増幅器２と、これらの二つの増幅器の間にあるＦＥＴスイッチとして働くＭＯＳトランジスタ３（ここでは一つのみ）と、ＭＯＳトランジスタ３のゲートに接続されたクロック源５と、入力信号電圧Ｖinと同位相で、バイアスされた電圧出力をバルク端子に印加するレベルシフト回路６とからなる。このレベルシフト回路６は基本的にはＶinを入力とする単なる増幅器としての構成を取ることができ、これに適切なバイアス用の電圧Ｖbias（ゼロであってもよい）を加えることにより、ＭＯＳトランジスタ３のバルク端子に加えるのに適切な電圧を得ることができる。
【００１９】
　次に本発明の回路がどのようにして低歪を達成できるのかを考察する。まず、ＭＯＳトランジスタのしきい値電圧Ｖthは、ソースとバルク（基板）間の電圧（Ｖsb＝Ｖｓ−Ｖｂ）によって変化することが知られている。一般に、しきい値電圧Ｖthは次式により与えられることが知られている。
〔式５〕
　Ｖth＝Ｖtho＋γ｛（Ｖsb＋２｜φ｜）1/2−（２｜φ｜）1/2｝
　ここで、Ｖthoは初期しきい値電圧と呼ばれるもので定数であり、φは仕事関数、γ＝（２ｑεＮa）1/2／Ｃoxであり、ｑは単位電荷、εは誘電定数、Ｎaは不純物濃度、Ｃoxは上記の通りである。
【００２０】
　したがって、簡略化してみると、Ｖthの適当に設定した定数値からの変化量ΔＶthは、Ｖsbの二乗根に比例するものと考えることができ、バルク端子にかかる電圧を入力電圧と同位相でうまくコントロールすることにより、Ｖinと−ΔＶthをほぼ等しいものとすることができる。ここで、ΔＶthはＶsbの二乗根に関係しているので、厳密にいえば、ＶinとΔＶthの関係は、ＶsbをＶinに比例して線形に変化させただけでは完全にうち消し合うものとはならないが、入力信号Ｖinの影響を相殺するのに近似的に十分な程度に、ΔＶthをＶinに対応して変化させることができることがシミュレーションと、本発明に基づいて実際に作成した回路に関する測定結果から分かっている。
【００２１】
　例えば、ＭＯＳトランジスタ３のオン抵抗Ｒonを考えると、上記の式１から容易に分かるように、−ΔＶthがＶinと同位相でほぼ同じ大きさだけ変化すれば、それぞれの影響は打ち消し合って、オン抵抗Ｒonは入力信号Ｖinの変動からおおよそ独立したものとなる。
【００２２】
　また、トラックとホールドのタイミングも、上記のようにＶin＋Ｖthが基準となっているので、ＭＯＳトランジスタのオン抵抗の場合と全く同様にＶsbをＶinと逆位相に変化させることにより、その入力信号依存性を相殺することができる。
【００２３】
　さらに、トラックモードからホールドモードに遷移するときの注入電荷の変動の問題も同様に軽減される。すなわち、上記のＱ１とＱ２についての上記式２と式３のそれぞれの関係と、Ｃgsについての式４の関係をみても、Ｖin＋Ｖthの項がそれぞれの式に現れており、それ以外にはＶinは見られないので、トラックモードからホールドモードへ遷移するときの注入電荷の入力信号電圧依存性も、上述のようにＶinの変動と−ΔＶthが打ち消し合うことにより、軽減されるものである。
【００２４】
　次に、本発明の第２の実施形態を見てみる。図２にこのような実施の形態の回路構成を例として示す。これは本発明の原理を積分型のトラックアンドホールド回路に適用したものである。積分型トラックアンドホールド回路においては、周波数が高くなるにつれて、図示のノードａ、ｂにおける電圧が変動するため、これらのノードをモニターしてＭＯＳトランジスタのバルク端子の電圧を入力信号と同位相でコントロールするものである。
【００２５】
　この回路構成においては、ＦＥＴスイッチとして働く四つのＭＯＳトランジスタＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４と、増幅器１１と、ホールドキャパシタ１４（ＣH）を主要な構成要素とし、それにＦＥＴスイッチの基板電圧を変化させるための本発明固有のレベルシフト回路１２，１３を付加したものである。レベルシフト回路は、入力信号Ｖinと同位相で、入力信号Ｖinにほぼ対応した波形をゼロまたはある一定のバイアス電圧に付加して生成することができるものである。ここでは、ある電圧Ｖbiasでバイアスされた増幅器として実現できるものである。レベルシフト回路１２の出力は、ＳＷ３とＳＷ４のバルク端子に接続されており、レベルシフト回路１３の出力は、ＳＷ１とＳＷ２のバルク端子に接続されている。レベルシフト回路１２の入力は、ノードａに接続されおり、入力信号端子に抵抗器Ｒ１を介して結合している。
【００２６】
　ここで、ＳＷ１とＳＷ２のバルク端子に接続された一方のレベルシフト回路１３を見るとその右側には、トラックアンドホールド増幅器の特徴であるホールドキャパシタ１４と同じ容量のキャパシタ１５と、ＳＷ２に対応するＭＯＳトランジスタＳＷ５が設けられている。これは、ノードｂの電圧がホールドキャパシタ１４の電圧変動にセンシティブであるので、高周波数における問題を回避するためのバッファー回路として、ホールドキャパシタ１４に対応する同容量のキャパシタ１５をＳＷ２に対応するＦＥＴスイッチＳＷ５とを設け、そのＳＷ５のゲートに一定の電圧（１６で表す）を加えたものである。レベルシフト回路１３への入力は、付加的なキャパシタ１５を介して増幅器１１の出力から取ることとしている。しかし、機能的には、このレベルシフト回路１３はノードｂから入力電圧を受けるものであり、ノードｂの電圧と同位相の電圧を出力するものである。このようなバッファー回路は、低周波数用の応用例においては必要ではなく、ノードｂから直接にレベルシフト回路１３へと入力することも可能である。
【００２７】
　図２の回路構成をより詳細に説明すると、第１と第２のＭＯＳトランジスタＳＷ１とＳＷ２とは、増幅器１１の反転入力端子ｃと共通電位点（グラウンド）との間に直列に接続するものであり、ホールドキャパシタ１４（容量ＣH）が増幅器１１の出力端子とＭＯＳトランジスタＳＷ１とＳＷ２との間に接続されている。ＳＷ１とＳＷ２のドレインがノードｂにおいて相互に接続しており、ＳＷ１のソースが増幅器１１の反転入力端子ｃに接続している。ＳＷ２のソースは共通電位点に接続している。
【００２８】
　第３と第４のＭＯＳトランジスタＳＷ３とＳＷ４は、増幅器１１の反転入力端子ｃと共通電位点の間に直接に接続されている。ＳＷ３とＳＷ４のドレインは互いにノードａにおいて接続しており、ＳＷ３のソースは増幅器１１の反転入力端子ｃに接続している。ＳＷ４のソースは共通電位点に接続している。ＳＷ２とＳＷ３のゲートはトラックアンドホールドクロック（Ｔ／Ｈ）で、ＳＷ１とＳＷ４のゲートはその反転クロック（Ｔ／Ｈの上に線をかぶせたもの）で駆動されている。これらのクロックは外部の回路により生成される。
【００２９】
　トラックモードでは、ＭＯＳトランジスタＳＷ２とＳＷ３はオン、ＭＯＳトランジスタＳＷ１とＳＷ４はオフとなり、Ｖinは、増幅器のゲインに応じた絶対値をもって、反転した信号として出力される。ホールドモードでは、ＭＯＳトランジスタＳＷ１とＳＷ４がオン、ＳＷ２とＳＷ３がオフとなって、ホールドキャパシタ１４には、ＳＷ２がオフになったタイミングにおける反転出力信号の電圧値が保持される。なお、ＭＯＳトランジスタＳＷ４がオンとなっているので、入力電圧Ｖinによる入力電流は共通電位点に流れ、増幅器の出力からは切り離される。なお、図２において、入力信号端子にある波形のシンボルと相似の波形のシンボルは、入力信号Ｖinと同位相の電位が現れる端子を示しており、異なる波形のシンボル（ノードｂや、出力端Ｖout、レベルシフト回路１３の出力端にある）は、逆相の電位が現れることを示している。
【００３０】
　本発明によれば、上述のとおりのメカニズムにより、歪の原因を抑えることができる。たとえば、入力信号Ｖinの周波数が高くなると、ホールドキャパシタ１４を充電する電流が大きくなり、ＭＯＳトランジスタＳＷ２のオン抵抗により生ずる電圧降下のためにホールドするタイミングが変調を受ける。これに対して、本発明によれば、レベルシフト回路１３により、対になって作動するＳＷ１とＳＷ２のペアと、ＳＷ３とＳＷ４のペアのそれぞれに対してバルク電位がノードａとｂの電圧（すなわち、ＳＷ１とＳＷ３のドレイン電圧）に応じて調整されるので、上述の歪の原因を抑制することができる。歪解消のメカニズムは、図１に示した回路の場合と同じである。
【００３１】
　図６に本発明の第１の実施形態から派生した第３の実施形態を示す。この実施形態では、図１の実施形態におけるバッファー増幅器１と出力段増幅器２とレベルシフト回路６を、負の電源電圧ＶＥＥと正の電源電圧ＶＣＣとをそれぞれ備えたバッファー増幅器６０１と出力段増幅器６０２とレベルシフト回路６０６にし、ＦＥＴをＮＭＯＳトランジスタ６０３とし、トランジスタ６０３のバルク端子にレベルシフト回路６０６から、Ｖｂｉａｓ＋Ｖｉｎを印加するものである。
　ここで、該バルク端子に与えられる電圧Ｖｂｉａｓ＋Ｖｉｎの条件について図７を使って説明する。一般にＮＭＯＳトランジスタのバルク電位は、ソース端子の電位と同じにするか、回路につながれる最も低い負の電源電圧、すなわち、ＧＮＤ電圧、または、ＶＥＥ≦ＧＮＤを満足するようなＶＥＥ電圧にバイアスされる。一方、ＰＭＯＳトランジスタを用いる場合はこれと逆となり、回路につながれる最も高い電源電圧、すなわち、ＶＣＣ≧ＧＮＤを満足するようなＶＣＣ電圧にバイアスされる。
　ところで、ＮＭＯＳまたはＰＭＯＳトランジスタをスイッチとして使う場合には、オフ・アイソレーション（off isolation）についての考慮が必要となる。これは、ＮＭＯＳトランジスタでバルク端子をソース端子に接続する場合には、ドレイン電位Ｖｄ＜ソース電位Ｖｓとなる条件では、トランジスタのドレイン−バルク間のＰＮ接合に順バイアスがかかるため導通してしまう現象についての考慮である。また、トランジスタのバルク−ソース間のＰＮ接合についても同様な考慮が必要となる。すなわち、図７（ａ）および図７（ｂ）に示されるように、Ｖｄ＜Ｖｓの状態では、電流ｉ1が流れてしまう。よって、オフ・アイソレーションをとるために、バルク端子をソース端子から切り離し、ドレイン端子とソース端子との両方よりも低いか同じ電位にバイアスする必要がある。これは、バルク端子をＧＮＤ電位またはＶＥＥ電位に接続する場合も同様な考察が必要であり、ＶｓまたはＶｄのうち低い電位≧バルク電位（ＧＮＤまたはＶＥＥ）となるように考慮する必要がある。
　以上のようなオフ・アイソレーションの考慮を同様にすることにより、図６におけるレベルシフト回路６０６では、負のバイアス電位に入力信号Ｖｉｎを重畳し、このＶｂｉａｓ＋Ｖｉｎは次の条件を満たしている。つまり、
〔式６〕
　ＶＥＥ≦Ｖｂｉａｓ＋Ｖｉｎ≦ＶｉｎまたはＶｓのうちのいずれか低い方の電位
である。
【実施例１】
【００３２】
　図１に示す回路についてＳＰＩＣＥシミュレーションを行い、従来例に比較して２次と３次の高調波歪がどのように減少するかを検証した。入力信号として、ＡＣ成分が０．５Ｖで１００ｋＨｚのサイン波、ＤＣ成分が１Ｖの信号を想定し、ＣHを１００ｐＦとした。Ｖbiasは−２．０Ｖとした。バルク端子電圧のＤＣ成分を０とした。サンプル時の歪を求めるために、ゲート電圧を５Ｖとし、ホールド時の歪を求めるために、サンプリング周波数を１Ｍサンプル／秒、ゲート電圧を５Ｖと０Ｖの間で変動するものとした。比較例は、バルク端子を共通電位点に接続したものである。
【表１】
2004129276.tif 000003
【００３３】
　図２に示す回路を実際に作成して、そのホールドモードの２次歪と３次歪を、バルク電位を共通電位点に接続した場合（比較例）と、バルク電位を図２におけるレベルシフト回路１２，１３により調節した場合（本発明実施例）とについて測定した。入力波は±５Ｖの１００ｋＨｚのサイン波であり、ＣH＝１００ｐＦ、１Ｍサンプル／秒（サンプリング周波数１ＭＨｚ）で測定した。
【表２】
2004129276.tif 000004
　この実施例において、ＤＣリニアリティー、周波数帯域、ノイズフロアなどは、従来例と同等であったので、本発明によれば、望ましくない副作用なしに、高調波歪を改善できることがわかった。
【００３４】
　以上においては、例を用いて本発明を説明したが、本発明はこれらの例に限定されるものではない。とくに、ＦＥＴスイッチは、特定のタイプのトランジスタに限定されるものではなく、そのトランジスタの数も、用途に応じて、あるいは、更なる改良のために変更することができるものであるが、特許請求の範囲の記載に鑑み、それらの変更例も本発明の技術的範囲に属しうるものである。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１実施例によるトラックアンドホールド回路の回路図を示す。
【図２】本発明の第２実施例によるトラックアンドホールド回路の回路図を示す。
【図３】従来技術によるトラックアンドホールド回路の回路図を示す。
【図４】トラックアンドホールド回路のタイミングの変動を理想的なものと実際的なものを考えて説明するためのグラフを示す図である。
【図５】図３の従来例のトラックアンドホールド回路におけるＭＯＳトランジスタの電荷注入と寄生容量を説明するための回路図である。
【図６】本発明の第３実施例によるＮＭＯＳトランジスタを用いたトラックアンドホールド回路の回路図を示す。
【図７】Ａは、図６のＮＭＯＳトランジスタの断面図である。Ｂは、ＡのＮＭＯＳトランジスタの回路図である。
【符号の説明】
【００３６】
　１、２　増幅器
　６０１　バッファー増幅器
　６０２　出力段増幅器
　３　ＭＯＳトランジスタ
　６０３　ＮＭＯＳトランジスタ
　４　ホールドキャパシタ
　５　クロック
　６、６０６　レベルシフト回路
【図１】
2004129276.tif 000005
【図２】
2004129276.tif 000006
【図３】
2004129276.tif 000007
【図４】
2004129276.tif 000008
【図５】
2004129276.tif 000009
【図６】
2004129276.tif 000010
【図７】
2004129276.tif 000011