(57)【要約】      （修正有）【課題】半導体ウェハと金属箔とをＡｇペーストやＣｕペーストなどの導電物を介して貼り付ける際に圧力および熱が加わる。そのため、貼り付け後圧力および熱の残留応力により半導体ウェハに反りが生じる。半導体ウェハに反りが発生することなく、また、導電不良や端子間強度不足の発生がない半導体装置およびその製造方法を提供する。【解決手段】半導体素子２の第一主面に選択的に形成された素子電極３ａと、第一主面に素子電極を露出した状態で形成された保護膜４と、素子電極を突出するために形成された金属バンプと、金属バンプに形成された第一主面電極５ａと、第二主面に形成された第二主面電極５ｂと、第一主面電極５ａと第二主面電極５ｂとの間の外囲に形成された絶縁物６とを備えた半導体装置であって、第一主面電極５ａと第二主面電極５ｂとが金属被膜により構成されたものであり、金属被膜がめっき被膜により形成されたものである。【選択図】  図１
2004186643.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の第一主面に形成された素子電極と、前記第一主面に前記素子電極を露出した状態で形成された保護膜と、素子電極上に形成された第一主面電極と、第二主面に形成された素子電極と、素子電極上の第二主面電極と、前記第一主面電極と前記第二主面電極との間の外囲に形成された絶縁物とを備えた半導体装置であって、前記第一主面電極と前記第二主面電極とが金属被膜により構成されたことを特徴とする半導体装置。
【請求項２】
半導体素子の第一主面に選択的に形成された素子電極と、前記第一主面に前記素子電極を露出した状態で形成された保護膜と、前記素子電極の露出した表面および前記保護膜表面の選択された部分に形成された金属バンプと、前記金属バンプに形成された第一主面電極と、第二主面に形成された第二主面電極と、前記第一主面電極と前記第二主面電極との間の外囲に形成された絶縁物とを備えた半導体装置であって、前記第一主面電極と前記第二主面電極とが金属被膜により構成されたことを特徴とする半導体装置。
【請求項３】
前記金属被膜がめっき形成された被膜であることを特徴とする請求項１、請求項２記載の半導体装置。
【請求項４】
半導体ウェハの第一主面，第二主面それぞれに素子電極を形成する工程と、前記第一主面に前記素子電極を露出するよう保護膜を形成する工程と、前記第二主面に金属被膜を形成する工程と前記第一主面側からスクライビングして半導体ウェハに溝を形成する工程と、前記第一主面の素子電極を覆わないように前記溝に絶縁物を埋め込む工程と、第一主面に金属被膜を形成する工程と、前記半導体ウェハを個々の半導体装置に分離するダイシング工程とからなることを特徴とする半導体装置の製造方法。
【請求項５】
半導体ウェハの第一主面，第二主面それぞれに素子電極を形成する工程と、前記第一主面に前記素子電極を露出するよう保護膜を形成する工程と、第二主面に金属被膜を形成する工程と、前記第一主面の素子電極を覆うように金属バンプを形成する工程と、前記第一主面側からスクライビングして半導体ウェハに溝を形成する工程と、前記第一主面を覆うように前記溝に絶縁物を埋め込む工程と、前記絶縁物から前記金属バンプを露出する工程と、前記第一主面に金属被膜を形成する工程と、前記半導体ウェハを個々の半導体装置に分離するダイシング工程とからなることを特徴とする半導体装置の製造方法。
【請求項６】
前記金属被膜をめっき成形したことを特徴とする請求項４、請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係わるものである。
【０００２】
【従来の技術】
近年、電子装置の小型化、軽量化により、電子装置に組み込まれる半導体装置は高密度で実装が行われており、半導体装置には小型化、軽量化、および低価格化の要求が強くなっている。そこで従来からの半導体装置およびその製造方法としては、パッケージ工程をウェハ状態で行う方法があった（例えば、特許文献１参照）。図５、図６において、図５（ａ）から図５（ｅ）と図６（ｆ）〜（ｊ）は、製造工程を示す図であり、図６（ｋ）は、半導体装置の製造工程により得られる半導体装置を示す斜視図である。
【０００３】
図５（ａ）に示されるような半導体ウェハ１０１から形成される。図５（ｂ）は図５（ａ）のＡ−Ａ’断面図である。なお、後述する図５（ｂ）〜（ｅ）と図６（ｆ）〜（ｊ）はすべてＡ−Ａ’における断面図である。まず、半導体ウェハ１０１と金属箔１０７とを導電物１０８を介して加圧及び加熱して貼り付けたものをダイシングテープ１０２に貼り付ける（図５（ｃ）参照）。金属箔１０７は一般にＡｌ、Ｃｕ、Ａｕ、若しくはこれらを含む合金を含む材料等からなり、導電物１０８としては、Ａｇペースト・Ｃｕペースト等の導電性樹脂若しくはＳｎ・Ｐｂ・Ａｇ等からなる高融点半田等を用いる。続いて、半導体ウェハ１０１を所定の幅を有する切りしろを設けて縦、横に所望のチップサイズにフルダイシングし、各半導体チップ１０３を形成する（図５（ｄ）参照）。ここで、切りしろの幅としては、ダイシング後の工程において半導体チップ１０３の側面部１０４に前記半導体チップ１０３を保護するために十分な厚さの絶縁物１０６を形成することができる程度に前記半導体チップ１０３の間隔を設けることができるような幅であることが望ましい。現状のところ、金属箔１０７と同時に半導体ウェハ１０１をダイシングする際に用いるダイシングブレードの制限により、ダイシング時に半導体ウェハ１０１が少なくとも約２００μｍ切削される。しかしながら、半導体チップ１０３を保護するために半導体チップ１０３の側面部１０４上に前記絶縁物１０６を形成するために、前記半導体チップ１０３の両側にさらに約５０μｍずつの隙間が形成されることが必要であるため、切りしろの幅は少なくとも約３００μｍ設けられていることが望ましい（図５（ｅ）参照：図５（ｅ）は図５（ｄ）の部分拡大図）。また、ダイシングによりダイシングテープ１０２に切り込みが入ることがないため（図５（ｅ）参照）、切り込みが原因により半導体チップ１０３の配列が乱れることがない。これにより、所定の位置に正しく半導体チップ１０３が設置された半導体装置を製造することができるため、歩留まりを高めることができ、生産性を向上させることができる。
【０００４】
次に、各半導体チップ１０３間に、エポキシ樹脂やＳｉＯ２等からなる絶縁物１０６を充填し硬化させることにより側面部１０４を保護する（図６（ｆ）参照）。半導体チップ１０３の導電物１０８との接続面と反対側に設けられた電極部１０５が絶縁物１０６に埋没されず露出した状態となるように絶縁物１０６を充填する。続いて、前記絶縁物１０６及び半導体チップ１０３上に、一主面に導電物１０８が形成された別の金属箔１０７を設置する。この場合、金属箔１０７の導電物１０８が形成された面が前記絶縁物１０６及び半導体チップ１０３と接するように金属箔１０７を設置し、導電物１０８を介して前記絶縁物１０６及び半導体チップ１０３と前記金属箔１０７を接着する（図６（ｇ）参照）。前記金属箔１０７及び導電物１０８は、前記金属箔１０７、導電物１０８と同様の材料を用いる。しかる後に、前記金属箔１０７の表面にめっき１０９を施す（図６（ｈ）参照）。最後に、金属箔１０７で挟まれ硬化された絶縁物１０６でモールドされた半導体チップ１０３を、金属箔１０７及び絶縁物１０６の部分を縦横にフルダイシングした後（図６（ｉ）参照）、ダイシングテープ１０２を剥がし半導体装置を得る（図６（ｊ）参照：図６（ｉ）の部分拡大図）。従来例の半導体装置は、図６（ｋ）に示されるように、半導体チップ１０３の一主面に導電物１０８を介して金属箔１０７から形成された第１金属電極１１０が設置され、前記一主面と反対側面に導電物１０８を介して金属箔１０７から形成された第２金属電極１１１が設置され、前記第１金属電極１１０、第２金属電極１１１の導電物１０８との接続面と反対側面にはめっき１０９が施されている。
【０００５】
【特許文献１】
特開２０００−２５２２３５号公報
【０００６】
【発明が解決しようとする課題】
上記従来の構成では、半導体ウェハ１０１と金属箔１０７とをＡｇペーストやＣｕペーストなどの導電物１０８を介して貼り付ける際に圧力および熱が加わる。そのため、貼り付け後圧力および熱の残留応力により半導体ウェハ１０１に反りが生じる。導電物１０８を塗布する際に気泡を抱き込み、接着面積が少なくなる事によって導電不良や端子間強度が不足するという問題があった。
【０００７】
そこで本発明が解決しようとする課題は、残留応力の影響で半導体ウェハ１０１に反りが発生することなく、また、導電不良や端子間強度不足の発生がない半導体装置およびその製造方法を提供することである。
【０００８】
【課題を解決するための手段】
上記課題を解決するために本発明の半導体装置は、半導体素子の第一主面に選択的に形成された素子電極と、第一主面に素子電極を露出した状態で形成された保護膜と、素子電極を突出するために形成された金属バンプと、金属バンプに形成された第一主面電極と、第二主面に形成された第二主面電極と、第一主面電極と第二主面電極との間の外囲に形成された絶縁物とを備えた半導体装置であって、第一主面電極と第二主面電極とが金属被膜により構成されたものであり、金属被膜がめっき被膜されたものである。また、半導体素子の第一主面に選択的に形成された素子電極と、第一主面に素子電極を露出した状態で形成された保護膜と、第一主面上に形成された第一主面電極と、第二主面素子電極上に形成された第二主面電極と、第一主面電極と第二主面電極との間の外囲に形成された絶縁物とを備えた半導体装置であって、第一主面電極と第二主面電極とが金属被膜により構成されたものであり、金属被膜がめっき被膜されたものでもよい。これによれば、第一主面と第一主面電極間、第二主面と第二主面電極間にペースト状の導電ペーストや半田を用いず、化学析出によって溶液から気泡を抱き込む事なく第一主面電極、第二主面電極が形成できる為、導電不良や端子間強度不足が発生する事なく、金属被膜を形成することができる。
【０００９】
次に本発明の半導体装置の製造方法は、半導体ウェハの第一主面、第二主面それぞれに素子電極を形成する工程と、前記第一主面に前記素子電極を露出するよう保護膜を形成する工程と、前記素子電極を覆うように金属バンプを形成する工程と、前記第一主面側からスクライビングして半導体ウェハに溝を形成する工程と、前記第一主面を覆うように前記溝に絶縁物を埋め込む工程と、前記絶縁物から前記金属バンプを露出する工程と、前記第一主面に金属被膜を形成する工程と、第二主面に金属被膜を形成する工程と、前記半導体ウェハを個々の半導体装置に分離するダイシング工程とからなる。また、半導体ウェハの第一主面、第二主面それぞれに素子電極を形成する工程と、前記第一主面に前記素子電極を露出するよう保護膜を形成する工程と、第二主面に金属被膜を形成する工程と、前記第一主面側からスクライビングして半導体ウェハに溝を形成する工程と、前記第一主面を覆わないように印刷マスク等を用いて前記溝に絶縁物を埋め込む工程と、前記第一主面に金属被膜を形成する工程と、前記半導体ウェハを個々の半導体装置に分離するダイシング工程とからなる。これによれば、金属被膜を常温にて形成することができるので、半導体素子と第一主面電極、半導体素子と第二主面電極の熱膨張係数の違いによる熱応力がかからない為、ウェハ反りが発生する事なく工程を進めることができ、半導体装置の形状や特性のバラツキを抑える事ができる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について、図１〜図４を用いて詳しく説明する。
【００１１】
（実施の形態１）
図１（ａ）は本発明に係る半導体装置用を示す斜視図であり、図１（ｂ）は図１（ａ）のＢ−Ｂ’線に沿った断面図である。図１（ａ）、図１（ｂ）において、２は半導体素子、３ａ、３ｂは半導体素子２の第一主面、第二主面にそれぞれ蒸着により形成された素子電極、４はパッシベーション膜、５ａ、５ｂはめっき成形により形成された電極、６は電極５ａ、５ｂとの間の半導体素子の外囲に形成されたエポキシ樹脂などの絶縁物である。
【００１２】
詳細な構成を下記に説明する。２は例えばダイオード等の半導体素子である。３ａは半導体素子の第一主面に形成された電極であり、Ａｕ、Ｎｉ、Ｃｕ、Ａｌ蒸着等によって形成される。３ｂは半導体素子の第二主面に形成された電極であり、Ａｕ、Ｎｉ、Ｃｕ、Ａｌ蒸着等によって形成される。素子電極３ａ、３ｂは半導体素子２とのオーミック性や密着性等を考慮した金属によって形成されている。４は半導体素子のデバイス接合部を水分等から保護するパッシベーション膜であり、ガラスやポリイミド樹脂、酸化膜、窒化膜等によって形成される。５ａ、５ｂはめっきによって形成された電極である。これによれば、素子電極３ａと第一主面電極５ａ、素子電極３ｂと第二主面電極５ｂの間はそれぞれ導電ペーストや半田等接着剤を用いず接合されているため、気泡の抱き込みが発生する事が無い。また、接着面積が大きく強い端子強度をもち、且つ、導電不良が発生しない。６は例えばエポキシ樹脂等の絶縁物であり、半導体素子２の周りを囲み水分や物理的な衝撃から保護するものである。
【００１３】
図２に本発明の実施の形態１における半導体装置の製造方法の工程図を示す。図２（ａ）は半導体ウェハの正面図、図２（ｂ）は図２（ａ）のＣ−Ｃ’線に沿った断面図、図２（ｃ）は図２（ｂ）のＤ部拡大図、図２（ｄ）、図２（ｅ）、図２（ｆ）、図２（ｇ）、図２（ｈ）、図２（ｉ）は製造工程に沿った断面図を示したものであり、図２において、１はシリコンウェハにデバイス接合部を形成した半導体ウェハ、２は半導体素子、３ａ、３ｂは半導体素子２の第一主面、第二主面にそれぞれ蒸着により形成された素子電極、４はパシベーション膜、５ａ、５ｂはめっき成形により形成された電極、６は電極５ａ、５ｂとの間の半導体素子の外囲に形成された絶縁物として例えばエポキシ樹脂である。
【００１４】
次に詳細な製造工程の実施の形態を下記に説明する。図２（ａ）、（ｂ）において、不純物拡散などによりデバイス接合部を形成した半導体ウェハ１に蒸着またはスパッタリングによりＡｕ、Ｎｉ、Ｃｕ、Ａｌなど半導体ウェハ１とオーミック接触や密着性を考慮した材料からなる素子電極３ａ、３ｂを形成し、ガラス、ポリイミド樹脂、酸化膜、窒化膜等の絶縁物からなるパッシベーション膜４を形成する（図２（ｃ）参照）。
【００１５】
この半導体ウェハ１の第二主面にＣｕめっきにより５０〜１５０μｍの膜厚の第二主面電極５ｂを形成する（図２（ｄ）参照）。このとき、素子電極３ｂと第二主面電極５ｂの間はそれぞれ導電ペーストや半田等接着剤を用いることなく接合されている。これによれば、気泡の抱き込みが発生する事が無く、さらに、半導体ウェハ１と第二主面電極５ｂとの接着面積が大きく強い端子強度をもち、且つ、導電不良を防ぐものである。
【００１６】
次に、半導体ウェハ１を所定の幅を有する切りしろを設け、例えば２００μｍ程度の幅の広いダイシング用ブレードにて縦、横に所望のチップサイズにフルダイシングし、各半導体素子２を形成する（図２（ｅ）参照）。
【００１７】
次に、セミフルカットにより形成された溝７に例えば液状レジンなど樹脂やガラス等からなる絶縁物６を素子電極３ａを覆わないよう印刷マスク等を用いて充填、硬化させる（図２（ｆ）参照）。
【００１８】
次に、第一主面にＣｕめっきにより５０〜１５０μｍの膜厚の電極５ａを形成する（図２（ｇ）参照）。
【００１９】
次に、溝７に充填された絶縁物６の中央部を３０〜４０μｍ程度の幅の狭いダイシング用ブレードで切断分離し個片に切り分け、半導体装置となる（図２（ｈ）、（ｉ）参照）。
【００２０】
（実施の形態２）
図３（ａ）は本発明に係る半導体装置を示す斜視図であり、図３（ｂ）は図３（ａ）のＡ−Ａ’線に沿った断面図である。図３（ａ）、図３（ｂ）において、１は半導体ウェハ、２は半導体素子、３ａ、３ｂは半導体素子２の第一主面、第二主面にそれぞれ蒸着により形成された素子電極、４はパッシベーション膜、５ａ、５ｂはめっき成形により形成された主面電極、６は主面電極５ａ、５ｂとの間の半導体素子２の外囲に形成された絶縁物として例えばエポキシ樹脂、８は素子電極３ａ上に形成された金属バンプとして例えば銅バンプである。
【００２１】
詳細な構成を下記に説明する。２は例えばダイオード等の半導体素子である。３ａは半導体素子の第一主面に形成された電極であり、Ａｕ、Ｎｉ、Ｃｕ、Ａｌ蒸着等によって形成される。３ｂは半導体素子の第二主面に形成された電極であり、Ａｕ、Ｎｉ、Ｃｕ、Ａｌ蒸着等によって形成される。素子電極３ａ、３ｂは半導体ウェハ１とのオーミック性や密着性等を考慮された金属によって形成されている。４は半導体素子のデバイス接合部を水分等から保護するパッシベーション膜であり、ガラスやポリイミド樹脂、酸化膜、窒化膜等によって形成される。５ａ、５ｂは主面電極でありめっきによって形成され、素子電極３ａ、３ｂと主面電極５ａ、５ｂとは金属バンプ８を介して導電性ペーストや半田等接着剤を用いず接合されている。これによれば、気泡の抱き込みが発生する事が無い。このため、接着面積が大きく強い端子強度をもち、且つ、導電不良を防ぐものである。６はエポキシ樹脂等の絶縁物であり、半導体素子２の周りを囲み水分や物理的な衝撃から保護するものである。
【００２２】
図４に本発明における半導体装置の製造方法の工程図を示す。図４（ａ）は半導体ウェハの正面図、図４（ｂ）は図４（ａ）のＣ−Ｃ’線に沿った断面図、図４（ｃ）は図４（ｂ）のＤ部拡大図、図４（ｄ）、図４（ｅ）、図４（ｆ）、図４（ｇ）、図４（ｈ）、図４（ｉ）、図４（ｊ）、図４（ｋ）は製造工程に沿った断面図を示したものであり、図４において、１はシリコンウェハにデバイス接合部を形成した半導体ウェハ、２は半導体素子、３ａ、３ｂは半導体素子２の第一主面、第二主面にそれぞれ蒸着により形成された素子電極、４はパッシベーション膜、５ａ、５ｂはめっき成形により形成された主面電極、６は主面電極５ａ、５ｂとの間の半導体素子２の外囲に形成された絶縁物として例えばエポキシ樹脂、８は素子電極３ａ上に形成された銅からなる金属バンプである。
【００２３】
次に詳細な製造工程の実施の形態を下記に説明する。図４（ａ）、（ｂ）において、不純物拡散などによりデバイス接合部を形成した半導体ウェハ１に蒸着やスパッタリングなどによりＡｕ、Ｎｉ、Ｃｕ、Ａｌなど半導体ウェハ１とオーミック接触や密着性を考慮した材料からなる素子電極３ａ、３ｂを形成し、パッシベーション膜４を形成する（図４（ｃ）参照）。
【００２４】
３ａは半導体素子の第一主面に形成された電極であり、Ａｕ、Ｎｉ、Ｃｕ、Ａｌ蒸着等によって形成される。３ｂは半導体素子の第二主面に形成された電極であり、Ａｕ、Ｎｉ、Ｃｕ、Ａｌ蒸着等により形成する。素子電極３ａ、３ｂは半導体ウェハ１とのオーミック性や密着性等を考慮された金属によって形成されている。
【００２５】
４は半導体素子のデバイス接合部を水分等から保護するパッシベーション膜であり、ガラスやポリイミド樹脂、酸化膜、窒化膜等絶縁物によって形成する。
【００２６】
半導体ウェハ１の第二主面に第二主面電極５ｂを形成する（図４（ｄ）参照）。めっきにより、例えば５０〜１５０μｍの厚さで銅等を形成する。素子電極３ｂと第二主面電極５ｂの間はそれぞれ導電ペーストや半田等接着剤を用いず接合されているため、気泡の抱き込みが発生する事が無い。このため、接着面積が大きく強い端子強度をもち、且つ、導電不良が発生しない。
【００２７】
次に、半導体ウェハ１の第一主面の素子電極３ａ上に金属バンプ８を形成する（図４（ｅ）参照）。半導体素子電極３ａを突出させるために、半導体素子電極３ａ上に金属バンプ８を形成する。この金属バンプ８は後工程の樹脂等絶縁物６埋めの工程にて素子電極３ａが絶縁物６に覆われないよう突出する為に形成され、Ａｕ、Ｃｕ，Ｎｉ等の金属材料で、バンプボンダーやめっきによって形成する。
【００２８】
次に、半導体ウェハ１を所定の幅を有する切りしろを設けて縦、横に所望のチップサイズにフルダイシングし、各半導体素子２を形成する（図４（ｆ）参照）。例えば２００μｍ程度の幅の広いダイシング用ブレードにて図４（ｆ）に示すように半導体素子２周辺部の半導体ウェハ１を切削する。
【００２９】
次にフルカットにより形成された溝７に樹脂、ガラス等の絶縁物６を埋める（図４（ｇ）参照）。例えば、液状レジンなどの樹脂物６を先にダイシングして形成した溝部７に金属バンプ８を覆うよう充填、硬化させる。
【００３０】
その後、金属バンプ８の上に形成された絶縁物６を取り除くため第一主面の表面を研磨し、金属バンプ８の頭部を露出する（図４（ｈ）を参照）。ガラスや樹脂等の絶縁物６を溝７に埋める際、あらかじめ金属バンプ８を形成することによって細かいパターンの印刷マスク等を用いる事なく、埋める事が可能になる。このため、絶縁物６を埋める際の印刷マスクの位置合わせが不要になり、作業が容易になる。
【００３１】
その後、第一主面にめっきにより電極５ａを形成する（図４（ｉ）参照）。例えば、５０〜１５０μｍの厚さで銅等をめっきにより形成する。
【００３２】
最後に溝７の中央部を薄いダイシングブレードによってフルカットし個片に切り分ける事によって半導体装置を製造できる。例えば、３０〜４０μｍ程度の幅の狭いダイシング用ブレードで、先に形成した溝部７に充填、硬化した樹脂物６の中央部の位置で切断分離する（図４（ｊ）参照）。
【００３３】
これにより、半導体装置の製法は完了し、例えば、長さが０．６ｍｍ×０．３ｍｍである半導体装置を製造する事ができる。
【００３４】
従って、本実施の形態の半導体装置によれば、電極の形成工程にめっきを用いることで、熱を加える必要が無く、半導体ウェハ１と電極材料の熱膨張係数の差による熱応力がかからない為、反りが発生しない。このため、電極形成後の樹脂研磨工程やダイシング工程は反りが発生していない状態で実施できるので、研磨の厚さバラツキやダイシング後の形状バラツキの発生を防止する事ができ、高い歩留りを得る事ができる。
【００３５】
以上、本発明による半導体装置とその製造方法について説明したが、本発明の思想に逸脱しない限り適宜変更可能である。
【００３６】
【発明の効果】
本発明において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００３７】
（１）半導体装置の電極をめっきにて形成することによって、半導体素子と電極間の気泡混入がなくなり、接着面積の減少による導電不良や電極端子の強度不足が無い半導体装置を得る事ができる。
【００３８】
（２）半導体装置の製造工程において、電極をめっきにて形成することによって、常温で形成する事ができるため、熱応力がかからずウェハ反りが発生しないので、電極形成後の工程の樹脂研磨やダイシングの工程で形状が安定した半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１における、
（ａ）は斜視図
（ｂ）は（ａ）のＢ−Ｂ′線に沿った断面図
【図２】本発明の実施形態１の半導体装置の製造方法における、
（ａ）は上面図
（ｂ）〜（ｈ）は（ａ）のＣ−Ｃ’線に沿った中間加工物の断面図
（ｉ）は半導体装置の断面図
【図３】本発明の実施形態２における、
（ａ）は斜視図
（ｂ）は（ａ）のＡ−Ａ′線に沿った断面図
【図４】本発明の実施形態２の半導体装置の製造方法における、
（ａ）は上面図
（ｂ）〜（ｊ）は（ａ）のＣ−Ｃ’線に沿った中間加工物の断面図
（ｋ）は半導体装置の断面図
【図５】従来例の半導体装置における、
（ａ）は上面図
（ｂ）〜（ｄ）は（ａ）のＡ−Ａ’線に沿った中間加工物の断面図
（ｅ）は（ｄ）の部分拡大図
【図６】（ｆ）〜（ｉ）は図５（ａ）のＡ−Ａ’線に沿った中間加工物の断面図
（ｊ）は（ｉ）の部分拡大図
（ｋ）は半導体装置の斜視図
【符号の説明】
１  半導体ウェハ
２  半導体素子
３ａ    第一主面素子電極
３ｂ    第二主面素子電極
４  パッシベーション膜
５ａ    第一主面電極
５ｂ    第二主面電極
６    絶縁物
７  溝
８    金属バンプ
１０１  半導体ウェハ
１０２    ダイシングテープ
１０３    半導体素子
１０４  側面部
１０５  電極部
１０６  絶縁物
１０７  金属箔
１０８  導電物
１０９  めっき被膜
１１０  第一金属電極
１１１  第二金属電極
【図１】
2004186643.tif 000003
【図２】
2004186643.tif 000004
【図３】
2004186643.tif 000005
【図４】
2004186643.tif 000006
【図５】
2004186643.tif 000007
【図６】
2004186643.tif 000008