(57)【要約】【課題】力率改善用のＩＣを使わずに、ＰＷＭ制御を行うＩＣの出力を昇圧チョッパー回路に応用し、更にＬＣ共振回路を付加させるだけで部品点数の低減が図れる高力率スイッチング電源を提供する。【解決手段】交流電源入力を整流回路を介し、高効率を目的としたＰＷＭ制御ＩＣの出力を受けスイッチングされる高力率スイッチング電源において、高力率化を図るための昇圧チョッパー回路の主回路を構成するインダクタンス素子Ｌ３とダイオードＤ５、またＰＷＭ制御ＩＣの出力を受けるスイッチング素子Ｑ３を別に追加し、更に共振用コイルＬ３とステップアップコンデンサＣ３で構成されるＬＣ共振回路を付加することで力率の改善を行う高力率スイッチング電源とする。【選択図】　図１
2004104901.tif 000002
【特許請求の範囲】
【請求項１】
交流電源入力を整流回路を介し、ＰＷＭ制御ＩＣの出力を受けスイッチングされる高力率スイッチング電源において、昇圧チョッパー回路の主回路は、インダクタンス素子と、整流素子、またＰＷＭ制御ＩＣの出力を受けるスイッチング素子で構成され、更に共振用インダクタンスとステップアップコンデンサで構成されるＬＣ共振回路を前記整流素子のアノードとスイッチング素子のドレイン端子間に付加されたことを特徴とする高力率スイッチング電源。
【請求項２】
前記ＰＷＭ制御ＩＣの出力信号がＯＮの時にエネルギーを充電し、ＯＦＦの時に放電し、昇圧チョッパー回路に使用されるインダクタンス素子のエネルギーによって、ＯＦＦの時の放電エネルギーによりＬＣ共振回路が共振を起こして共振回路に使用されているステップアップコンデンサの出力側端子の電位が高まることを特徴とする請求項１に記載の高力率スイッチング電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｏｉｎの略／パルス幅変調）制御ＩＣを使用した高力率スイッチング電源に関する。
【０００２】
【従来の技術】
図３は、従来の高力率スイッチング電源の回路図である。図３に示すように、ダイオードブリッジＤ１により交流電源入力を整流した後、チョークコイルＬ１、ダイオードＤ２、ＭＯＳ−ＦＥＴスイッチング素子Ｑ１、平滑用電解コンデンサＣ１、並びに制御素子１（力率改善用ＩＣ）とその駆動回路で形成されるアクティブフィルター回路により力率の改善を行い、ＭＯＳ−ＦＥＴスイッチング素子Ｑ２及び定電圧化を図るための制御素子２（ＰＷＭ制御ＩＣ）とその駆動回路により効率の向上を行っている。
【０００３】
【発明が解決しようとする課題】
ＰＷＭ制御を行うスイッチング電源において、更にアクティブフィルター等で力率を改善しようとした場合、図３に示すように、アクティブフィルター回路及びそれに伴う制御素子（力率改善ＩＣ）の駆動回路も付加させなければならず、部品点数の増大、またそれに伴うコスト増といった問題が生じる。
【０００４】
本発明は、部品点数の低減が図れる高力率スイッチング電源を提供することを目的とする。
【０００５】
【課題を解決するための手段】
前記目的を達成するため本発明は、インダクタンス素子、ダイオード、スイッチング素子、平滑用コンデンサからなる昇圧チョッパー回路の主回路を搭載したスイッチング電源の、ダイオードのアノード端子とスイッチング素子のドレイン端子間へ並列に、ＰＷＭ制御ＩＣの出力信号でエネルギーが充放電されるインダクタンス素子の放電エネルギーにより共振される、インダクタンス素子、及びステップアップコンデンサから成るＬＣ共振回路を付加した回路構成とする。
【０００６】
即ち、本発明は、交流電源入力を整流回路を介し、高効率を目的としたＰＷＭ制御ＩＣの出力を受けスイッチングされる高力率スイッチング電源において、昇圧チョッパー回路の主回路を構成するインダクタンス素子と、整流素子、またＰＷＭ制御ＩＣの出力を受けるスイッチング素子を別に追加し、更に共振用インダクタンスとステップアップコンデンサで構成されるＬＣ共振回路を付加する高力率スイッチング電源である。
【０００７】
また、本発明は、前記高力率スイッチング電源において、前記ＰＷＭ制御ＩＣの出力信号がＯＮの時にエネルギーを充電し、ＯＦＦの時に放電する、昇圧チョッパー回路に使用されるインダクタンス素子のエネルギーによって、ＯＦＦの時の放電エネルギーによりＬＣ共振回路が共振を起こして共振回路に使用されているステップアップコンデンサの出力側端子の電位を高めることが可能であり、それにより入力電流の導通角を広げ、力率を改善する高力率スイッチング電源である。
【０００８】
本発明の高力率スイッチング電源では、定電圧化を図るためのＰＷＭ制御ＩＣの出力信号を利用して昇圧チョッパー回路及びＬＣ共振回路を駆動させ入力電流の導通角を広げ力率の改善を行うため、部品点数の低減が図れる。
【０００９】
【発明の実施の形態】
本発明の実施の形態による高力率スイッチング電源について、以下に説明する。
【００１０】
図１は、本発明の実施の形態による高力率スイッチング電源の回路図である。図１に示す本発明の高力率スイッチング電源の回路は、チョークコイルＬ２、ダイオードＤ５、平滑用電解コンデンサＣ４、ＭＯＳ−ＦＥＴスイッチング素子Ｑ４、トランスＴ２、制御素子３（ＰＷＭ制御ＩＣ）からなる高効率を目的としたコンデンサインプット型のコンバータ部と、チョークコイルＬ２、ダイオードＤ５、Ｄ６、スイッチング素子Ｑ３、制御素子３（ＰＷＭ制御ＩＣ）からなる昇圧チョッパー回路部及び、昇圧チョッパー回路部のスイッチング素子Ｑ３のドレイン端子とダイオードＤ５のアノード端子の間に並列に接続される、共振用コイルＬ３、ステップアップコンデンサＣ３で形成されるＬＣ並列共振回路で構成される。
【００１１】
本発明の高力率スイッチング電源の回路は、コンバータ部に接続される制御素子３（ＰＷＭ制御ＩＣ）でスイッチング素子Ｑ４をスイッチングする事で定電圧化を図り、効率の向上を行っている。更に、同様に、制御素子３でスイッチングされるスイッチング素子Ｑ３がＯＮの時は、チョークコイルＬ２はエネルギーを蓄積する。スイッチング素子Ｑ３がＯＦＦの時にチョークコイルＬ２は蓄積されたエネルギーを放出する。スイッチング素子Ｑ３がＯＦＦの間、放出されたエネルギーによりステップアップコンデンサＣ３と共振用コイルＬ３で構成されたＬＣ共振回路が共振してステップアップコンデンサＣ３のチョークコイルＬ２側（出力端子側）の電位を高める。
【００１２】
これにより、スイッチング素子がＯＦＦ時にスイッチング素子Ｑ４の出力側の電位を高くすることができるため、スイッチング素子Ｑ４の入出力間に印加される電圧を小さくでき、スイッチング素子のＯＦＦ時の入力電流の導通角を広げることができ力率を向上させることが可能である。
【００１３】
【発明の効果】
以上、説明したように、本発明の高効率スイッチング電源では、アクティブフィルター回路を制御するための力率改善用のＩＣと、その周辺回路を付加させる事無くスイッチングロスを低減させることが可能であり、その結果、部品点数の低減が図れる。
【図面の簡単な説明】
【図１】本発明の実施の形態における高力率スイッチング電源の回路図。
【図２】本発明における高力率スイッチング電源の入力電流波形の説明図。
【図３】従来の高力率スイッチング電源の回路図。
【符号の説明】
１，２，３　　制御素子
Ｌ１，Ｌ２　　チョークコイル
Ｌ３　　共振用コイル
Ｄ１，Ｄ４　　ダイオードブリッジ
Ｄ２，Ｄ３，Ｄ５，Ｄ６，Ｄ７　　ダイオード
Ｃ１，Ｃ４　　平滑用電解コンデンサ
Ｃ２，Ｃ３　　ステップアップコンデンサ
Ｃ５　　コンデンサ
Ｑ１，Ｑ２，Ｑ３，Ｑ４　　（ＭＯＳ−ＦＥＴ）スイッチング素子
Ｔ１，Ｔ２　　トランス
【図１】
2004104901.tif 000003
【図２】
2004104901.tif 000004
【図３】
2004104901.tif 000005