(57)【要約】【課題】特殊な水晶フィルタを使用せずに集積化に好適な狭帯域タイムコード受信機を実現する。【解決手段】高周波増幅器の出力を、互いに位相が直交するスイッチング信号でスイッチング復調後　、所定の演算を行うことによって水晶フィルタ等の特殊フィルタを使用せずに狭帯域のタイムコード受信機を実現する。【選択図】図１
2004104555.tif 000002
【特許請求の範囲】
【請求項１】
受信信号を選択受信するアンテナ装置と、そのアンテナ装置に誘起した高周波信号を増幅する高周波増幅回路と、その高周波増幅器の出力を検知して当該高周波増幅器の出力レベルを概略一定値に制御するＡＧＣ回路と、互いに直交する第１、第２のスイッチング信号を生成する直交信号生成器と、前記直交信号生成器の第１の出力で前記受信回路の出力信号をスイッチングする第１スイッチング復調器と、前記直交信号生成器の第２の出力で前記受信回路の出力信号をスイッチングする第２スイッチング復調器と、前記第１および第２スイッチング復調器の出力に接続され、実質的に受信機の帯域幅を決定する第１、第２のローパスフィルタと、その第１、第２のローパスフィルタの出力に各々接続された第１、第２の２乗回路と、その第１、第２の２乗回路の出力を互いに加算する加算器と、その加算器出力から復調信号を取り出す受信システムであって、上記スイッチング信号の周波数を中心に狭帯域選択特性を有することを特徴とする狭帯域タイムコード受信機。
【請求項２】
ローカル信号生成回路と、受信信号とローカル信号を混合して受信信号とローカル信号の和もしくは差の周波数の中間周波信号を生成するミキサ回路と、ミキサ回路に接続された中間周波信号を選択するバンドパスフィルタと、バンドパスフィルタ出力を増幅する中間周波増幅回路を備えた請求項１に記載の狭帯域タイムコード受信機。
【請求項３】
基準パルス発生回路と、基準パルス発生回路に接続された第１のパルス位相反転回路と、それに続くＭ分周を行うＭプログラマブル分周回路と、そのカウントサイクル毎に第１のパルス移相反転回路の正転、反転を切換える手段と、発振周波数を制御できる制御可能発振回路と、その出力に接続された第２のパルス位相反転回路と、それに続くＮ分周を行うＮプログラマブル分周回路と、そのカウントサイクル毎に第２のパルス移相反転回路の正転、反転を切換える手段と、前記Ｍプログラマブル分周器の出力とＮプログラマブル分周器の出力を位相比較してその出力をループフィルタを介して前記制御発振器を制御することを特徴とする分数分周型周波数シンセサイザの出力を利用した事を特徴とする請求項１と２に記載の狭帯域タイムコード受信機。
【請求項４】
請求項３に示す分数分周型シンセサイザの出力をミキサ回路のローカル信号として利用し、かつ基準パルス発生回路の基準周波数信号もしくはその整数分の１の周波数信号を第１、第２のスイッチング信号として利用する請求項２に記載の狭帯域タイムコード受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電波時計に使用される狭帯域タイムコード受信機に関するものであり、特にワールドワイドの長波標準電波を受信するマルチバンド受信機用集積回路に適している。
【０００２】
【従来の技術】
従来の電波時計用タイムコード受信機等の狭帯域タイムコード受信機は、鋭い選択度を得るために水晶フィルタを用いて数Ｈｚから数１０Ｈｚの狭帯域の選択度を得ていた。
【０００３】そのため特にワールドワイド対応の受信機を設計する場合に、複数の受信周波数に対応した数多くの特殊仕様の水晶フィルタが必要であった。
【０００４】
【発明が解決しようとする課題】
電波時計に使用される長波標準電波は、一般的に時刻情報、日付などのタイムコードが１Ｈｚ程度の低い変調周波数で振幅変調されている。
【０００５】また、この長波標準電波は国や地域により搬送波周波数が少しずつ違っており、日本、米国、ドイツ等の諸国では４０ｋＨｚ、６０ｋＨｚ、７７．５ｋＨｚ、１００ｋＨｚ等が使用されており、それらを選択受信するにはマルチバンド受信機が必要になっている。
【０００６】一方、受信機の感度を上げるためには妨害信号をできるだけ排除する必要があり、通常数Ｈｚから数１０Ｈｚという狭帯域の選択特性を持たせている。
【０００７】そのため、従来は図３に示すように受信周波数の１バンドあたり１個から２個の水晶フィルタを用いていた。
【０００８】そのため例えば４バンドのワールドワイド受信機を構成する場合は、図示しないが４個乃至８個という多くの水晶フィルタを必要とし、外付け部品が増えて実装面積が増大するほか、コストが上昇する問題があった。
【０００９】そのほかには多バンド化の試みとしてスーパーヘテロダイン方式を採用した受信機も発表されているが、やはり中間周波フィルタとして１ないし２個の水晶フィルタが必要である（八宗岡　正，”電波時計開発の舞台裏”「ＨＡＭ　Ｊｏｕｒｎａｌ」，　Ｎｏ．８５，１９９３，ｐ６８−７５）。
【００１０】本発明は小型化、低コスト化の障害になる水晶フィルタを実質的に不要にできるほか、ローパスフィルタの定数を変えるだけで帯域幅を任意に変えることができ、スイッチング用の基準信号周波数を変えるだけで受信周波数を変えることができるなど、ローコストでワールドワイド受信機を構成できる特徴を有している。
【００１１】また、本発明に係る分数分周シンセサイザを用いることによって、同じ周波数精度を得るのに位相比較器に供給する比較周波数を高く設定できるので、ジッタ特性などのＰＬＬの性能を上げることができる。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、請求項１に記載の狭帯域タイムコード受信機は、互いに直交したスイッチング信号により第１スイッチング復調器と第２スイッチング復調器にて受信信号をスイッチング復調し、それぞれの出力信号の高調波成分をフィルタリングしてから各々の出力を２乗して加算することにより、水晶フィルタが実質的に不要なタイムコード受信機を得ることができる。
【００１３】さらに、前記基準信号周波数と受信周波数は位相が同期している必要は無く、周波数が概略一致していれば復調可能であるため、位相同期回路などが不要であり構成が簡単である。
【００１４】もし上記基準信号と受信信号間に周波数差Δｆがあった場合、前記第１、第２スイッチング復調器の出力にはそれぞれ９０度位相の異なった周波数Δｆの低周波ビート出力が現れるが、それらの２乗和をとると、（ｓｉｎωｔ）＾２＋（ｃｏｓωｔ）＾２＝１なる関係からビート成分が取り除かれて、ビート妨害の無い２乗検波出力が得られる。
【００１５】この２乗検波出力を平方根回路で処理すれば歪の無い直線的な検波出力が得られる。
【００１６】但し、タイムコードのように２値の振幅変調波の場合は振幅歪は実質的に問題ないので２乗検波のままでも不都合は無く、平方根回路を省略できる。
【００１７】請求項２はスーパーヘテロダイン方式受信機に適用したものである。
【００１８】この方式はミキサ回路と中間周波数増幅回路の追加によって、受信信号を一旦別の中間周波数に変換してから増幅するので、安定で高感度の受信機を構成することができる。
【００１９】請求項３は分数分周シンセサイザの出力を請求項１のスイッチング信号として利用したものであり、簡易な構成で自由度の高い受信周波数を持った受信機を得ることができる。
【００２０】請求項４は分数分周シンセサイザの出力をスーパーヘテロダイン受信機のローカル信号として利用するほか、このシンセサイザの基準パルス発生回路の出力を直接、もしくは整数分周して復調用の基準スイッチング信号として利用したものであり、スイッチング信号を別のシンセサイザで作る必要が無いなど、簡易な構成で自由度の高いスーパーヘテロダイン受信機を得ることができる。
【００２１】このように本発明は、簡易な構成で水晶フィルタを必要とせず、集積回路に適した狭帯域マルチバンド受信機を得る事ができる。
【００２２】
【発明の実施の形態】
以下本発明を添付図面に基づいて詳述する。まず代表的な狭帯域タイムコード受信機について説明する。
【００２３】図１は本発明の代表的な実施例である。
【００２４】アンテナ１に誘起された受信波は増幅器２によって増幅される。
【００２５】高周波増幅回路２の出力はＡＧＣ回路３に接続され、ＡＧＣ回路３の出力には高周波増幅回路２の出力電圧に比例したＡＧＣ電圧が得られる。
【００２６】そのＡＧＣ電圧は前記増幅器２の利得を制御し、増幅器２の出力振幅を特定値に安定化する。
【００２７】高周波増幅回路２の出力は第１のスイッチング回路４と第２のスイッチング回路５に入力され、直交信号生成器１１から得られる互いに直交した２つのスイッチング信号によりそれぞれスイッチングされる。
【００２８】直交信号生成器１１は例えばマスタースレーブ型フリップフロップによって構成される。
【００２９】直交信号生成器１１のクロック入力には周波数シンセサイザ１２の出力が供給される。
【００３０】周波数シンセサイザの基準周波数として基準周波数発生器１３の出力が供用される。
【００３１】基準周波数発生器１３は一般的に水晶発振器のような高精度の発振器が使用される。
【００３２】第１、第２のスイッチング回路４，５の出力はそれぞれ第１、第２のローパスフィルタ４，５に接続され、第１、第２のスイッチング回路によって生成された不要信号を除去する。
【００３３】第１、第２の２乗回路８，９は第１、第２のローパスフィルタ６，７にそれぞれ接続され、スイッチング復調された信号を２乗演算する。
【００３４】第１、第２の２乗回路８，９の出力は加算器１０によって加算され、包絡線に含まれる不要な低周波ビート成分を一定化する。
【００３５】加算器１０の出力が、本発明の狭帯域受信機の２乗検波出力になる。
【００３６】以下、数式を交えて更に詳細な説明を行う。
【００３７】ここで高周波増幅回路２の出力に現れる受信信号をＡｓｉｎω１ｔ、スイッチング回路に印加される第１のスイッチング信号をｓｉｎω２ｔ、第２のスイッチング信号をｃｏｓω２ｔとすると、第１のスイッチング回路の出力は次のようになる。
【００３８】Ａｓｉｎω１ｔ・ｓｉｎω２ｔ＝Ａ／２｛ｃｏｓ（ω１〜ω２）ｔ−ｃｏｓ（ω１＋ω２）ｔ｝　　　　　　（１）
【００３９】一方、第２のスイッチング回路の出力は次のようになる。
【００４０】Ａｓｉｎω１ｔ・ｃｏｓω２ｔ＝Ａ／２｛ｓｉｎ（ω１〜ω２）ｔ＋ｓｉｎ（ω１＋ω２）ｔ｝　　　　　　（２）
【００４１】第１、第２のローパスフィルタ６，７の出力をそれぞれＳ１、Ｓ２とすると、上記（１）、（２）の信号から高周波のω１＋ω２成分が除去されて次のようになる。
【００４２】Ｓ１＝Ａ／２・ｃｏｓ（ω１〜ω２）ｔ　　　　　　　　　　　　　　　　　（３）
【００４３】Ｓ２＝Ａ／２・ｓｉｎ（ω１〜ω２）ｔ　　　　　　　　　　　　　　　　　（４）
【００４４】ここで第１、第２の２乗回路８，９の出力は上記（３），（４）式を２乗して次のようになる。
【００４５】Ｓ１＾２＝Ａ＾２／４｛ｃｏｓ（ω１〜ω２）ｔ｝＾２　　　　　　　　　　　（５）
【００４６】Ｓ２＾２＝Ａ＾２／４｛ｓｉｎ（ω１〜ω２）ｔ｝＾２　　　　　　　　　　　（６）
【００４７】次に、（ｓｉｎα）＾２＋（ｃｏｓα）＾２＝１なる公式を利用して、加算器１０の出力Ｓｏを求める。
【００４８】Ｓｏ＝Ｓ１＾２＋Ｓ２＾２＝Ａ＾２／４［｛ｃｏｓ（ω１〜ω２）ｔ｝＾２＋｛ｓｉｎ（ω１〜ω２）ｔ｝＾２］
【００４９】＝Ａ＾２／４　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　（７）
【００５０】これは取りも直さず受信信号の振幅成分Ａの２乗の１／４であり、高周波成分を含まないことから、復調された２乗検波の出力である事が証明された。
【００５１】更に直線性の優れた復調出力を得るには、平方根回路を通して上記（７）式の２乗を開平して振幅成分Ａに単純比例した出力を得る必要があるが、電波時計用の標準電波は２値のタイムコード信号であり、２乗のままでも何ら問題は無い。
【００５２】このように本発明の狭帯域タイムコード受信機では、スイッチング信号の周波数近傍に通過帯域が得られるため、１次の単純なローパスフィルタでも、数Ｈｚ〜数１０Ｈｚといった狭帯域の鋭い選択度を容易に得ることができる。
【００５３】第１、第２のローパスフィルタ６，７のカットフ周波数以上の周波数に対して比例的に減衰が大きくなる。
【００５４】例えばカットフ周波数が１０Ｈｚであるとすれば、利得の周波数特性は通過帯域で０ｄＢ、１０Ｈｚで−３ｄＢ、２０Ｈｚで−６ｄＢ、１００Ｈｚで２０ｄＢ、１０００Ｈｚで−４０ｄＢとなる。
【００５５】スイッチング復調することによって選択特性はスイッチング周波数の両側に上記の周波数関係で減衰量が決定される。
【００５６】即ち、スイッチング周波数を４０ｋＨｚとすれば、選択特性は４０ｋＨｚを中心として通過域で０ｄＢ、±１０Ｈｚで−３ｄＢ、±２０Ｈｚで−６ｄＢ、±１００Ｈｚで−２０ｄＢ、そして±１ｋＨｚで−４０ｄＢとなる。
【００５７】つまり容易に鋭い狭帯域特性が得られ、これにより特殊な周波数の水晶フィルタを必要とすることなく、安価で小型の狭帯域受信機を得ることができる。
【００５８】また、本復調方式は良く知られている同期検波方式とは異なり，スイッチング信号と受信信号は位相同期する必要は全く無く、受信信号とスイッチング信号の周波数が通過帯域内で接近していれば良いので、受信機の構成が簡単になるメリットがある。
【００５９】ここで実際に日本の標準電波である４０ｋＨｚを受信する場合を例示する。
【００６０】ただし基準周波数は時計用の水晶発振器の典型である３２，７６８Ｈｚとする。
【００６１】周波数シンセサイザ１２の出力周波数は、直交信号生成器１１を構成するマスタースレーブフリップフロップで２分周されることを考慮して、４０×２＝８０ｋＨｚが必要である。
【００６２】ここで周波数シンセサイザ１２には分数分周シンセサイザ（Ｆｒａｃｔｉｏｎａｌ−Ｎ　Ｓｙｎｔｈｅｓｉｚｅｒ）を使用し、できるだけプログラム分周比の小さいところでシンセサイザの比較周波数を上げて使うことが得策である。
【００６３】ここで分数分周シンセサイザを使用した場合のメリットについて、例えば希望周波数８０ｋＨｚの数Ｈｚ以内の周波数を求めた一例をあげる。
【００６４】３２７６８Ｈｚ×１３５．５／５５．５＝８０００１．１５　Ｈｚ
【００６５】このとき比較周波数は　３２７６８Ｈｚ／５５．５＝５９０．４１４Ｈｚである。
【００６６】これに対し、通常の整数分周シンセサイザで目標から１Ｈｚ以内にするには、
【００６７】３２７６８Ｈｚ×２７１／１１１＝８０００１．１５　Ｈｚとなる。
【００６８】このとき比較周波数は　３２７６８Ｈｚ／１１１＝２９５．２０７Ｈｚであり、分数分数シンセサイザの比較周波数の半分になる。
【００６９】すなわち、分数分周シンセサイザを採用することにより周波数シンセサイザの比較周波数を高く設定できるため、過渡応答やジッタ特性を改善できるメリットがある。
【００７０】図２はスーパーヘテロダイン方式受信機に適用した実施例である。
【００７１】図１の代表例に加えてバンドパスフィルタ１４、中間周波増幅器１５、ミキサ１６が追加されており、更に幹さにはローカル信号が供給される。
【００７２】次に、図２のスーパーヘテロダイン方式受信機をシンプルに実現できる各部の周波数関係について言及する。
【００７３】基準周波数発生器１３を時計の基準周波数と併用する場合は３２，７６８Ｈｚとするのが一般的である。
【００７４】ここでは直交信号生成器１１（マスタースレーブフリップフロップ）へ供給するクロックパルス周波数をそのまま３２，７６８Ｈｚとする。
【００７５】スイッチング復調器４，５に印加されるスイッチング信号の周波数はマスタースレーブフリップフロップによって２分周されるので、３２，７６８／２＝１６，３８４Ｈｚであるから、選択特性の中心周波数すなわち中間周波数を１６．３８４ｋＨｚとする。
【００７６】従って、中間周波数に対応したバンドパスフィルタ１４の中心周波数は１６．３８４ｋＨｚになる。
【００７７】ここで受信周波数を４０ｋＨｚとすれば、図２のミキサ１６へ印加されるローカル信号の周波数ｆＬは、４０ｋＨｚ＋１６．３８４ｋＨｚ＝５６．３８４ｋＨｚである。
【００７８】スーパーヘテロダイン方式を採用した場合はやや複雑になる欠点はあるが、アンテナ部と中間周波増幅器の周波数が異なるため、安定に高利得を上げることができ、受信感度を上げやすいメリットがある。
【００７９】
図３は従来のストレート方式狭帯域受信機の一例である。
【００８０】アンテナ１に誘起した受信信号は増幅器２ａにより増幅されて水晶フィルタ２０ａ，２０ｂにより希望受信信号のみを選択して次の増幅器２ｂによって更に増幅される。
【００８１】増幅器２ｂの出力レベルをＡＧＣ回路３で検出し、そのレベルに対応した信号で前記増幅器２ａ，２ｂを利得制御しほぼ一定の出力レベルを得る。
【００８２】増幅器２ｂの出力はＡＭ検波器１７により振幅変調成分が復調され、ローパスフィルタ１８で残留キャリアや高調波成分を除去してデコーダ１９によって２値のタイムコード信号を得るようになっている。
【００８３】ここでは水晶フィルタ２０ａ，２０ｂを１チャンネル当たり２個使用しているが、１個で済ませることもできる。
【００８４】ワールドワイド対応を考慮すると複数の受信チャンネルが必要となり、受信チャンネルごとに異なる選択周波数を有する水晶フィルタが必要になり、コスト高になると共に実装上も必要面積が増えることになる。
【００８５】図４はスイッチング復調器と２乗回路の回路例である。
【００８６】図４の第１、第２のスイッチング回路４１，５１は良く知られたダブルバランス回路であり、下側差動回路入力と上側差動対入力との積の出力を得ることができる。
【００８７】第１第２おスイッチング回路４１，５１の上側差動対のコレクタ出力に接続された第１、第２のコンデンサは図１の第１、第２のローパスフィルタ６，７に相当する。
【００８８】次に第１、第２の２乗回路８１，８２はやや特殊な回路なので、詳細は本発明者による特許、特公昭６１−２５２４２「逓倍回路」を参照願いたい。
【００８９】原理は、２個のアンバランス差動アンプの出力を並列接続して、差動入力を互いに逆相で入力すると、特定入力範囲で放物線状の２乗入出力特性が得られるというものであり、バイポーラトランジスタであればエミッタ面積比を例えば８：１としたり、ＭＯＳＦＥＴであればゲート幅を特定比で変える方法や、差動対の一方の基準電極側に抵抗を挿入する方法などがある。
【００９０】ここで２乗回路８１のシミュレーション結果を図７に示す。
【００９１】電源電圧は１．５Ｖ、８：１のアンバランス差動対のエミッタ共通電流源の電流は各４．５μＡとし、入力電圧波形と出力電流波形を観測した。
【００９２】波形１２０は周波数１００ｋＨｚで振幅６０ｍＶの正弦波入力信号であり、見易いように振幅方向を圧縮している。
【００９３】波形１２１はエミッタ面積１倍側の無信号時出力電流、波形１２２はエミッタ面積１倍側の６０ｍＶ入力時出力電流、波形１２３はエミッタ面積８倍側の無信号時出力電流、そして波形１２４はエミッタ面積８倍側の６０ｍＶ入力時出力電流である。
【００９４】つまり、無信号入力時は出力電流はエミッタ面積比に従って分流されて４．５μＡの２倍の９μＡが８：１に分かれて波形１２３の８μＡと波形１２１の１μＡの一定電流になる。
【００９５】入力信号が上記条件で印加されると、波形１２２は電流増加方向に、そして波形１２４は電流減小方向に入力波形１２０の２倍の周波数で出力されている。
【００９６】直流電流の重畳分を除けば、入力の２乗成分が各出力に逆位相で得られていることが分かる。
【００９７】また、ここで説明したアンバランス差動対を用いた回路のほかに、ダブルバランス回路の２つの入力に同一入力を印加して２乗出力を得る方法もある。
【００９８】次に、本発明の復調回路（図４）についてのシミュレーション結果を図８に示す。
【００９９】ここでのシミュレーション条件は、入力信号周波数６０ｋＨｚ、振幅１００ｍＶ、方形波変調周波数２００Ｈｚ、そしてスイッチング周波数は入力信号周波数と僅か異なる６０．０７５ｋＨｚでデューティ５０％パルス波、振幅１００ｍＶとした。
【０１００】第１、第２のスイッチング復調器４１，５１の４個の電流源の電流値は各１μＡ、下側エミッタ間の第１、第２の抵抗は各々１００ｋΩとした。
【０１０１】次に、第１、第２の２乗回路８１，９１の４個の電流源の電流値は各１μＡ、差動対のエミッタ面積比は図示の通り８：１、そして負荷抵抗は８００ｋΩと１００ｋΩ、ローパス用のコンデンサを１０００ｐＦとした。
【０１０２】図８の波形１３０は入力信号波形、波形１３１は２乗回路８１，９１の負荷抵抗に発生する合成電圧を差動で見た波形、波形１３２と１３３は第１、第２のスイッチング復調回路４１、５１のそれぞれの差動出力波形をローパスフィルタ後に観測したものである。
【０１０３】第１のスイッチング復調回路４１の出力波形１３２と第２のスイッチング回路５１の出力波形１３３を良く見ると、本来の方形波２００Ｈｚの復調信号に入力周波数６０ｋＨｚとスイッチング周波数６０．０７５ｋＨｚの差に相当する７５Ｈｚのビートが位相差９０度で重畳されていることが分かる。
【０１０４】これらの９０度位相差を有するビート信号と本来の２００Ｈｚの変調信号を含む信号をそれぞれ２乗回路を介して加算すると、波形１３１のようにビート成分はｓｉｎとｃｏｓの２乗和で消えて希望の変調信号のみが出力に現れる。
【０１０５】ここではシミュレーションを高速化するために、本来の変調周波数である１Ｈｚではなく２００Ｈｚを用いたほか、スイッチング復調器４１，５１の負荷に接続された２個のローパスフィルタのカットオフ周波数も本来より高くして帯域幅を広げている。
【０１０６】ちなみにここでのローパスフィルタのカットオフ周波数ｆｃは、ｆｃ＝１／（２π×１０００Ｐ×１００ｋ×２）＝７９６Ｈｚである。
【０１０７】図５は本発明に係る分数分周シンセサイザ（Ｆｒａｃｔｉｏｎａｌ−Ｎ　Ｓｙｎｔｈｅｓｉｚｅｒ）の構成例である。
【０１０８】通常の周波数シンセサイザの出力周波数ｆｏは、基準周波数をｆｒ、位相比較周波数を生成する基準信号分周器の分周比をＭ（整数）、電圧制御発振器（ＶＣＯ）の周波数をプログラマブル分周する分周比をＮ（整数）とすれば、一般的にｆｏ＝ｆｒ・Ｎ／Ｍで表される。
【０１０９】一方、本発明に係る分数分周シンセサイザは上記の分周比Ｎ，Ｍが整数ではなく０．５刻みで設定できるものであり、より細かい周波数設定が可能になる。
【０１１０】ここで、０．５の分周比を得る手段について説明する。
【０１１１】本発明人による特公昭５１−４９５４０「プログラマブル分周器」の第３図に記載されているように、プログラマブル分周器のクロック入力をその計数サイクル毎に反転することによって０．５の端数を分周比に与えることができる。
【０１１２】本発明に係る分数分周シンセサイザは、上記の０．５分数分周器を基準周波数生成用の分周器とＶＣＯの分周を行うプログラマブル分周器の双方に適用した事に特徴があり、０．５ステップより更に細かいステップで出力周波数を生成できる機能を提供するものである。
【０１１３】図５において、電圧制御発振器（ＶＣＯ）１００の出力は反転回路１０７へ供給され，反転回路１０７の出力はプログラマブル分周器１０５のクロック入力へ接続される。
プログラマブル分周器１０５の出力は、反転回路１０７の制御入力と位相比較器１０１の一方の入力に接続される。
【０１１４】デジタル入力装置１０８，１０９の最小桁を除くロジック出力はＭプログラマブル分周器１０４とＮプログラマブル分周器１０５のプログラム入力へそれぞれ接続され、最小桁のみが反転回路１０６，１０７へそれぞれ接続される。
【０１１５】反転回路のリセット入力が無効の場合はプログラマブル分周器の１カウントサイクルごとにクロック入力が反転し、分周数に−０．５の端数が追加される。
【０１１６】一方、リセット入力が有効の場合は反転作用は無く、分周数に−０．５の端数は追加されない。
【０１１７】水晶発振器等の高精度発振器から構成される基準パルス発生回路１０３の出力は反転回路１０６の入力へ接続され、反転回路１０６の出力は比較用基準周波数を生成するＭプログラマブル分周器１０４のクロック入力へ供給される。
Ｍプログラマブル分周器１０４の出力は反転回路１０６の制御入力と位相比較器１０１の他方の入力へ接続される。
【０１１８】位相比較器１０１の出力はループフィルタ１０２へ接続されて、本シンセサイザのＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）が構成される。
【０１１９】図６は標準ロジックＩＣを利用して図５の分数分周シンセサイザを実現した一例である。
【０１２０】電圧制御発振器１００と位相比較器１０１にはＭＣ１４０４６ＢＣＰ、プログラマブル分周器１０４，１０５には７４ＨＣ４０１０３、反転回路１０６，１０７には７４ＨＣ７４と７４ＨＣ８６、そして基準周波数発生器１０３には１段インバータが６個封入された７４ＨＣＵ０４を利用した。
【０１２１】上記の汎用プログラマブル分周器７４ＨＣ４０１０３は８ビットのバイナリプログラマブルダウンカウンタであり、Ｊ入力に与えた数値に１を加えた分周数が得られる。
【０１２２】また、Ｄ型フリップフロップ１０６のリセット端子はデジタル入力装置１０８，１０９の最小桁の入力端子になっており、このロジックレベルを“１”、即ちリセットをしない側に設定するとプログラマブル分周器１０４，１０５の入力クロックの信号反転機能が有効になって、対応するプログラマブル分周器の分周数に−０．５のオフセットが追加され、分周数は本来の分周数マイナス０．５となる。
【０１２３】本発明の狭帯域受信機として必要なスイッチング周波数の実現例を、周波数計算式と図６の実現例のデジタル設定データ（２進値は左側が最小桁）を併記する。
【０１２４】３２．７６８ｋＨｚ×１３５．５／５５．５＝　　８０．００１　ｋＨｚ
【０１２５】（５５．５：１１１１０１１）（１３５．５：１１１１００００１）
【０１２６】３２．７６８ｋＨｚ×１３５．５／３７．０＝１２０．００２　ｋＨｚ
【０１２７】（３７．０：０００１０００１）（１３５．５：１１１１００００１）
【０１２８】３２．７６８ｋＨｚ×１０３．０／２２．５＝１５０．００５　ｋＨｚ
【０１２９】（２２．５：１０１１０１０）（１０３．０：００１１００１１０）
【０１３０】３２．７６８ｋＨｚ×　　８８．５／１４．５＝１９９．９９８　ｋＨｚ
【０１３１】（１４．５：１０１１１００）（８８．５：１０００１１０１０）
【０１３２】上記の例ではＭプログラマブル分周器１０４は５ビット、Ｎプログラマブル分周器１０５は７ビットのカウンタで最小構成が可能であり、１５０ｋＨｚ設定のときに最大周波数誤差が５Ｈｚとなる。
【０１３３】この誤差は本発明の用途には十分な精度である。
【０１３４】
【発明の効果】
本発明は、従来の狭帯域受信機よりも水晶フィルタ等の特殊部品が少ないので集積回路化に適しており、特に腕時計等の超小型電波時計用としてローコストで実装面積が小さい受信機を構成できるメリットがある。
【０１３５】また受信周波数がスイッチング復調器に印加されるスイッチング周波数により正確に決定されるので、復調部を無調整にできる。
【０１３６】さらに水晶フィルタは通過帯域においても大きな挿入損失が存在するが、本方式では本質的の挿入損失は無いので、増幅器の利得に余裕ができる。
【０１３７】そして受信機の選択度を決める通過帯域は、外付けのコンデンサの値を入れ替えるだけで容易に変更できる。
【図面の簡単な説明】
【図１】本発明の代表的な実施例を示すブロック図である。
【図２】本発明の他の実施例を示すブロック図である。
【図３】従来の狭帯域受信機の一例を示すブロック図である。
【図４】本発明のスイッチング復調器と２乗回路である。
【図５】本発明の狭帯域受信機に係る分数分周シンセサイザ（Ｆｒａｃｔｉｏｎａｌ−Ｎ　Ｓｙｎｔｈｅｓｉｚｅｒ）の一例を示すブロック図である。
【図６】図５の分数分周シンセサイザ（Ｆｒａｃｔｉｏｎａｌ−Ｎ　Ｓｙｎｔｈｅｓｉｚｅｒ）を汎用ロジックで実現した一例である。
【図７】図４に示す２乗回路８１の動作説明図である。
【図８】本発明の復調回路のシミュレーション波形である。
【符号の説明】
１　アンテナ
２　高周波増幅回路
３　ＡＧＣ回路
４　　第１のスイッチング回路
５　　第２のスイッチング回路
６　　第１のローパスフィルタ
７　　第２のローパスフィルタ
８　　第１の２乗回路
９　　第２の２乗回路
１０　　加算回路
１１　　直交信号生成器
１２　　分数シンセサイザ
１３　　基準周波数発生器
１４　　バンドパスフィルタ
１５　　中間周波増幅器
１６　　ミキサ
１７　　ＡＭ検波器
１８　　ローパスフィルタ
１９　　デコーダ
２０ａ，２０ｂ　　水晶フィルタ
４１　　正相スイッチング回路
５１　　直交スイッチング回路
８１　　正相２乗回路
９１　　直交２乗回路
１００　　電圧制御発振器（ＶＣＯ）
１０１　　位相比較器（ＰＣ）
１０２　　ループフィルタ
１０３　　基準パルス発生回路（水晶発振器）
１０４　　Ｍプログラマブル分周器
１０５　　Ｎプログラマブル分周器
１０６　　第１のパルス位相反転回路
１０７　　第２のパルス位相反転回路
１０８　　デジタル入力装置（Ｎ＋１分周）
１０９　　デジタル入力装置（Ｍ＋１分周）
１２０　　２乗回路の入力波形（エミッタ面積１倍側）
１２１　　２乗回路の無信号時出力波形（エミッタ面積１倍側）
１２２　　２乗回路の６０ｍＶ入力時出力波形（エミッタ面積８倍側）
１２３　　２乗回路の無信号時出力波形（エミッタ面積８倍側）
１２４　　２乗回路の６０ｍＶ入力時出力波形
１３０　　スイッチング復調器の入力波形（６０ｋＨｚ，１００ｍＶｐｅａｋ、２００Ｈｚ方形波で振幅変調）
１３１　　復調出力波形（２００Ｈｚ方形波）
１３２　　第１のスイッチング回路の出力波形（ローパスフィルタ出力）
１３３　　第２のスイッチング回路の出力波形（ローパスフィルタ出力）
【図１】
2004104555.tif 000003
【図２】
2004104555.tif 000004
【図３】
2004104555.tif 000005
【図４】
2004104555.tif 000006
【図５】
2004104555.tif 000007
【図６】
2004104555.tif 000008
【図７】
2004104555.tif 000009
【図８】
2004104555.tif 000010