(57)【要約】【課題】レジスト膜の除去中における下層配線の露出を防止する半導体装置の製造方法を提供する。【解決手段】半導体基板に、第一の絶縁膜１０１、下層配線１０３、拡散防止膜１０５、保護膜１０７および第二の絶縁膜１０９をこの順に形成し、第二の絶縁膜１０９の上面に接続孔１１３を形成するためレジスト膜１１１をパターニングする。エッチングによる接続孔１１３の形成後、レジスト膜１１１を除去する際に、第一の保護膜１２９の上面近傍の第二の絶縁膜１０９中にてエッチングを終了させる。【選択図】        図１
2004214239.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に金属膜を形成する工程と、
前記金属膜上に拡散防止膜、保護膜、および絶縁膜をこの順で形成する工程と、
前記絶縁膜上に、所定の開口部を有するレジスト膜を形成した後、該レジスト膜をマスクとして前記絶縁膜を選択的にエッチングし、前記拡散防止膜が前記保護膜に被覆された状態で前記エッチングを中止する工程と、
前記レジスト膜を除去し、その後、前記金属膜が露出するまでさらにエッチングを行い、凹部を形成する工程と、
前記凹部に金属材料を埋設する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に金属膜を形成する工程と、
前記金属膜上に、拡散防止膜、保護膜、および絶縁膜をこの順に形成する工程と、
前記絶縁膜をエッチングし、底面が前記拡散防止膜の上部に位置する孔を形成する工程と、
前記絶縁膜上に、所定の開口部を有するレジスト膜を形成した後、該レジスト膜をマスクとして前記絶縁膜をエッチングし、配線溝を形成する工程と、
前記レジスト膜を除去し、その後、前記金属膜が露出するまでさらにエッチングを行う工程と、
前記配線溝および前記孔に金属材料を埋設する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、前記絶縁膜が有機膜であり、前記保護膜がＳｉＯ2膜であることを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上に金属膜を形成する工程と、
前記金属膜上に、拡散防止膜、第一の保護膜、第一の絶縁膜、第二の保護膜、および第二の絶縁膜をこの順に形成する工程と、
前記第二の絶縁膜、前記第二の保護膜、および前記第一の絶縁膜を選択的に順次エッチングし、底面が前記拡散防止膜の上部に位置する孔を形成する工程と、前記第二の絶縁膜上に、所定の開口部を有するレジスト膜を形成した後、該レジスト膜をマスクとして前記第二の絶縁膜をエッチングし、底面が前記第一の絶縁膜の上部に位置する配線溝を形成する工程と、
前記レジスト膜を除去し、その後、前記金属膜が露出するまでさらにエッチングを行う工程と、
前記配線溝および前記孔に金属材料を埋設する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、前記第一の絶縁膜および前記第二の絶縁膜が有機膜であり、前記第一の保護膜および前記第二の保護膜がＳｉＯ2膜であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置の製造方法において、前記レジスト膜の除去をアッシングにより行うことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１乃至６いずれかに記載の半導体装置の製造方法において、前記拡散防止膜がＳｉ−Ｎ結合またはＳｉ−Ｃ結合を含むことを特徴とする半導体装置の製造方法。
【請求項８】
請求項１乃至７いずれかに記載の半導体装置の製造方法において、前記絶縁膜がＳｉ−Ｏ−Ｃ結合を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に多層配線構造を形成する方法に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの配線材料として、比抵抗の小さい銅が用いられることが多くなってきている。銅は、反応性イオンエッチングによる加工が困難であるため、銅を配線材料として用いる場合、ダマシン（Ｄａｍａｓｃｅｎｅ）法を用いた配線形成がなされる。ダマシン法としては、配線溝と接続孔とを段階的に形成していくシングルダマシン法と、配線溝および接続孔を同時に形成するデュアルダマシン法が知られている。
【０００３】
ダマシン法による配線形成においては、配線間の寄生容量を低減するため、絶縁膜に低誘電率層間絶縁膜（以下ｌｏｗ−ｋ膜とも呼ぶ）を用いることが検討されている（特定文献１）。ｌｏｗ−ｋ膜を用いた配線形成方法として、下層配線の形成された基板上に拡散防止膜を形成し、拡散防止膜上にｌｏｗ−ｋ膜を堆積し、レジストパターニング後、拡散防止膜中でエッチングを終了し、レジスト膜をアッシングし、除去する方法がある。ここで、拡散防止膜は、銅の絶縁膜中への拡散を防止するため、またエッチングストッパ膜として用いるために形成される。
【０００４】
ところが、拡散防止膜はエッチングに次いで行われるレジスト膜を除去するためのアッシング中にエッチオフされてしまうことがあった。図４はこの様子を示す図である。図４の構成は以下のようにして形成される。すなわち、下層配線２０３の設けられた第一の絶縁膜２０１上に、拡散防止膜２０５、第二の絶縁膜２０９をこの順に形成する。そして、レジスト膜（不図示）によりパターニングを行い、エッチングにより接続孔２１３を形成する。その後、アッシングおよび剥離液によりレジスト膜を除去する。このときのアッシングにより、接続孔２１３底部の拡散防止膜２０５がエッチオフされ、下層配線露出部２１５が形成されてしまう。
【０００５】
このように、従来の方法では、拡散防止膜中でエッチングを中止しても、アッシングや剥離液によるレジスト膜の除去中に、下層配線が露出してしまうという課題があった。
【０００６】
【特許文献１】
特開平１０−１５０１０５号公報
【０００７】
【発明が解決しようとする課題】
アッシングおよび剥離液によるレジスト膜除去時の下層配線の露出について、本発明者が検討したところ、第一の絶縁膜２０１のエッチングを行う際の生成物により、レジスト膜の除去時の拡散防止膜２０５のエッチオフが生じるということがわかった。このため、第一の絶縁膜２０１のエッチングおよびレジスト膜のアッシングの工程をチャンバーから取り出すことなく同一チャンバー内で連続的に実施することが困難であるという課題が新たに発見された。
【０００８】
このような事情に鑑み、本発明の目的は、レジスト膜の除去中における下層配線の露出を防止する半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明によれば、半導体基板上に金属膜を形成する工程と、前記金属膜上に拡散防止膜、保護膜、および絶縁膜をこの順で形成する工程と、前記絶縁膜上に、所定の開口部を有するレジスト膜を形成した後、該レジスト膜をマスクとして前記絶縁膜を選択的にエッチングし、前記拡散防止膜が前記保護膜に被覆された状態で前記エッチングを中止する工程と、前記レジスト膜を除去し、その後、前記金属膜が露出するまでさらにエッチングを行い、凹部を形成する工程と、前記凹部に金属材料を埋設する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００１０】
本発明に係る製造方法によれば、拡散防止膜上に保護膜を形成する工程を含むため、レジスト膜を除去する工程における拡散防止膜のエッチオフが抑制される。したがって、金属膜の露出を防止することができるため、半導体装置の信頼性を向上させることができる。
【００１１】
また、本発明の製造方法によれば、拡散防止膜のエッチオフが抑制されるため、絶縁膜のエッチングからレジスト膜のアッシングの工程を同一チャンバー内で連続的に行うことができる。よって、異なるチャンバーに半導体基板を移す操作、チャンバー中のガスを交換する操作、またチャンバー内のドライクリーニングが不要となる。したがって、信頼性の高い半導体装置を効率よく生産することが可能となり、スループットも向上させることができる。
【００１２】
なお、本発明の製造方法において、「金属膜」は、層状に形成された場合だけでなく、配線溝や接続孔等の凹部に埋設された形状のものも含む。
【００１３】
本発明によれば、半導体基板上に金属膜を形成する工程と、前記金属膜上に、拡散防止膜、保護膜、および絶縁膜をこの順に形成する工程と、前記絶縁膜を選択的に除去し、底面が前記絶縁膜中または前記保護膜中に位置する孔を形成する工程と、前記絶縁膜上に所定の開口部を有するレジスト膜を形成した後、該レジスト膜をマスクとして前記絶縁膜を選択的に除去して前記金属膜に到達する凹部を形成し、その後該凹部に金属材料を埋め込む工程と、を含み、凹部を形成する前記工程は、前記拡散防止膜が前記保護膜に被覆された状態でエッチングを中止した後、前記レジスト膜を除去し、その後、前記金属膜が露出するまでエッチングを行う工程を含むことを特徴とする半導体装置の製造方法が提供される。
【００１４】
また本発明によれば、半導体基板上に金属膜を形成する工程と、前記金属膜上に、拡散防止膜、第一の保護膜、第一の絶縁膜、第二の保護膜、および第二の絶縁膜をこの順に形成する工程と、前記第二の絶縁膜、前記第二の保護膜、および前記第一の絶縁膜を選択的に順次エッチングし、底面が前記拡散防止膜の上部に位置する孔を形成する工程と、前記第二の絶縁膜上に、所定の開口部を有するレジスト膜を形成した後、該レジスト膜をマスクとして前記第二の絶縁膜をエッチングし、底面が前記第一の絶縁膜の上部に位置する配線溝を形成する工程と、前記レジスト膜を除去し、その後、前記金属膜が露出するまでさらにエッチングを行う工程と、前記配線溝および前記孔に金属材料を埋設する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００１５】
本発明の半導体装置の製造方法において、前記レジスト膜の除去はアッシングにより行うことができる。本発明に係る製造方法においては、拡散防止膜上に保護膜が形成されているため、レジスト膜の除去工程をエッチングと同一チャンバー内でアッシングにより行った場合にも、チャンバー内に残存するエッチング生成物による拡散防止膜のエッチオフが抑制される。したがって、信頼性の高い半導体装置をより一層効率よく生産することが可能となる。
【００１６】
本発明の半導体装置の製造方法において、前記絶縁膜を有機膜とし、前記保護膜をＳｉＯ2膜とすることができる。また、第一の絶縁膜および前記第二の絶縁膜が有機膜であり、前記第一の保護膜および前記第二の保護膜がＳｉＯ2膜とすることができる。有機膜の材料としては、ＳｉＯＣ、メチルシロキサン系（ＭＳＱ）、水酸化メチルシロキサン系（ＭＨＳＱ）、ポリイミド系（ＭＩ）、パーフルオロアーボン系（ＰＰＦＣ）、芳香族エーテル系（ＰＡＥ）、芳香族炭化水素系（ＰＡＨＣ）、ベンゾシクロブテン（ＢＣＢ）などが挙げられる。これらの膜は誘電率が低く配線間容量の低減に有効な反面、レジストをアッシングにより除去する工程等において、同時に除去されたり損傷を受けたりすることがある。上記構成によれば、こうした有機膜よりもアッシング耐性等に優れるＳｉＯ2を保護膜として用いるため、レジスト膜の除去時における金属膜の露出をより一層確実に抑制することができる。
【００１７】
本発明の半導体装置において、前記拡散防止膜はＳｉ−Ｎ結合またはＳｉ−Ｃ結合を含むことができる。こうすることにより、金属膜を構成する材料が絶縁膜中に拡散することを効果的に抑制することができる。したがって、半導体装置の性能をさらに向上させることができる。
【００１８】
本発明の半導体装置の製造方法において、前記層間絶縁膜はＳｉ−Ｏ−Ｃ結合を含むことことができる。こうすることにより、絶縁膜の誘電率を低下させることができるため、金属膜間の寄生容量を低下させることができる。したがって、半導体装置の性能をより一層向上させることができる。
【００１９】
【発明の実施の形態】
本実施形態は、ダマシン法による配線形成において、レジスト膜の除去過程での下層配線の露出を防止するものである。以下、好ましい実施形態について図面を参照しながら説明する。
【００２０】
（第一の実施形態）
図１は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。以下これらの図を参照して配線形成の方法を説明する。
【００２１】
まず図１（ａ）に示すように、半導体基板（不図示）上に、下層配線１０３および第一の絶縁膜１０１を形成し、第一の絶縁膜１０１上に、拡散防止膜１０５、保護膜１０７、および第二の絶縁膜１０９をこの順に形成する。
【００２２】
下層配線１０３は、ダマシン法により形成する。下層配線１０３の材料としては、Ｃｕを用いる。また、Ａｇ、Ａｕ、Ｔｉなどとしてもよい。
【００２３】
また、拡散防止膜１０５の材料として、たとえばＳｉＣを用いる。また、ＳｉＮ、ＳｉＣＮ、ＳｉＯＮなどとしてもよい。拡散防止膜１０５の厚さは、たとえば２５ｎｍ以上２００ｎｍ以下、たとえば５０ｎｍとする。
【００２４】
保護膜１０７の材料として、たとえばＳｉＯ2を用いる。アッシングや剥離液によるレジスト膜１１１の除去時の耐性が大きいため、これを保護膜１０７として用いることにより、後述するレジスト膜１１１の除去時に拡散防止膜１０５の表面が被覆され、拡散防止膜１０５のエッチオフを確実に抑制することができる。保護膜の厚さは、たとえば１０ｎｍ以上１００ｎｍ以下、たとえば５０ｎｍとする。
【００２５】
拡散防止膜１０５および保護膜１０７は、たとえばＣＶＤ法により形成される。
【００２６】
また、第二の絶縁膜１０９は低誘電率層間絶縁膜とし、その材料として、たとえばＳｉＯＣを用いる。なお、ＳｉＯＣは、ＳｉＯＣＨと表記されることもあり、構成元素としては通常、Ｓｉ、Ｏ、ＣおよびＨを含む。第二の絶縁膜１０９はＣＶＤ法等により形成することができる。また他に用いることができる材料の例として、各種低誘電率材料、たとえば水酸化シロキサン系（ＨＳＱ）、メチルシロキサン系（ＭＳＱ）、水酸化メチルシロキサン系（ＭＨＳＱ）、ポリイミド系（ＭＩ）、パーフルオロアーボン系（ＰＰＦＣ）、芳香族エーテル系（ＰＡＥ）、芳香族炭化水素系（ＰＡＨＣ）、ベンゾシクロブテン（ＢＣＢ）などのポリマーが挙げられる。これらの材料を用いた膜は、たとえばＣＶＤ法や塗布法により形成することができる。第二の絶縁膜１０９の厚さは、たとえば３００ｎｍ以上２０００ｎｍ以下、たとえば９００ｎｍとする。
【００２７】
次に、第二の絶縁膜１０９上に反射防止膜（不図示）およびレジスト膜１１１をこの順に形成してレジスト膜１１１のパターニングを行い、これをマスクとしてドライエッチングにより接続孔１１３を形成する。エッチングガスとしてたとえばＣ−Ｆ系ガスを用いることが可能である。
【００２８】
またこのとき、図１（ａ）または図１（ｂ）に示されるように、保護膜１０７の上面近傍の第二の絶縁膜１０９中（図１（ａ））、または保護膜１０７の膜中（図１（ｂ））にてエッチングを終了させる。こうすることにより、図１（ｃ）を用いて後述するレジスト膜１１１の除去工程で、保護膜１０７が拡散防止膜１０５を保護し、下層配線１０３の露出が抑制される。なお、図１（ａ）においては、接続孔１１３が形成された領域において、保護膜１０７の上部に第二の絶縁膜１０９がたとえば厚さ５０ｎｍ残存するようにする。
【００２９】
次に、図１（ｃ）に示されるように、レジスト膜１１１をアッシングおよび剥離液により除去する。このときのアッシングガスとして、たとえば酸素を用いる。また、剥離液として、レジスト膜１１１を選択的に溶解し、第二の絶縁膜１０９は溶解されない液体を用いる。アッシングの工程で、図１（ａ）において接続孔１１３底部にわずかに残存する第二の絶縁膜１０９の大部分がエッチオフされ、接続孔１１３の底部に保護膜１０７が露出する。
【００３０】
そして、図１（ｄ）に示すように、図１（ｃ）の工程後に残存する第二の絶縁膜１０９、接続孔１１３の底部に露出した保護膜１０７、および拡散防止膜１０５を順次エッチング除去し、接続孔１１３の底部に下層配線１０３を露出させる。
【００３１】
そして、接続孔１１３を含む第二の絶縁膜１０９の上面全体にバリアメタル膜１１５および電界めっきのシード層となる銅膜（不図示）をスパッタによりこの順に形成する。そして、電界めっきにより接続孔１１３にビア１１７となる銅膜を埋め込む。その後、ＣＭＰにより接続孔１１３上面の不要な銅膜を研磨し、第二の絶縁膜１０９の上面を露出させ、ビア１１７を得る。
【００３２】
バリアメタル膜１１５の材料として、たとえばＴａ、ＴａＮ、ＴｉＮ、ＴｉＳｉＮなどの高融点金属や高融点化合物、またはそれらの積層膜を用いる。また、バリアメタル膜１１５の厚さは、たとえば５ｎｍ以上１００ｎｍ以下とする。また、銅膜は、第一の配線１０３と同様の他の物質としてもよい。
【００３３】
以上の工程により、下層配線１０３と接続されたビア１１７が形成される。本実施形態に係る製造方法では、図１（ｄ）において保護膜１０７をエッチングする工程後、はじめて拡散防止膜１０５が露出し、エッチオフされるため、下層配線１０３の露出が抑制される。
【００３４】
また、エッチングによる接続孔１１３の形成（図１（ａ））から拡散防止膜１０５の除去（図１（ｄ））までの工程を、同一チャンバー内で連続的に実施することができる。したがって、二つのチャンバーを用意する必要がなく、製造コストを削減することができる。またこのとき、チャンバー内のガス置換を長時間行ったり、ドライクリーニングを行う必要がないため、スループットも高い。
【００３５】
なお、接続孔１１３上にさらに上層配線を形成する場合にも、同様の工程を用いて形成する。
【００３６】
（第二の実施形態）
本実施形態は、デュアルダマシン構造を有する半導体装置に関する。図２および図３は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。
【００３７】
図２（ａ）に示すように、まず、第一の実施形態と同様にして第二の絶縁膜１０９の形成までの工程を行う。ここで、拡散防止膜１０５上に形成される保護膜を第一の保護膜１２９と呼ぶ。
【００３８】
そして、第二の絶縁膜１０９上、すなわち配線溝の底部となる位置に、第二の保護膜１３１を形成し、さらに第二の保護膜１３１上に第三の絶縁膜１３３を形成する。
【００３９】
第二の保護膜１３１および第三の絶縁膜１３３に用いる材料は、第一の保護膜１２９および第二の絶縁膜１０９に用いることができる材料の中から選択することができる。第二の絶縁膜１０９および第三の絶縁膜１３３の厚さは、たとえば２００ｎｍ以上１０００ｎｍ以下、たとえばいずれも４５０ｎｍとする。また、第二の保護膜１３１の厚さは、保護膜１０７の厚さと同程度以下とする。第一の保護膜１２９は後述のように２回のアッシングに対する耐性が必要とされるのに対し、第二の保護膜１３１は１回のアッシングに対する耐性を備えればよいからである。
【００４０】
次に、第三の絶縁膜１３３上に反射防止膜（不図示）および第一のレジスト膜１３５をこの順に形成して第一のレジスト膜１３５のパターニングを行い、これをマスクとして第一の実施形態と同様にしてドライエッチングにより接続孔１１３を形成する。
【００４１】
このとき、図２（ａ）または図２（ｂ）に示されるように、第一の保護膜１２９の上面近傍の第二の絶縁膜１０９中（図２（ａ））、または第一の保護膜１２９の膜中（図２（ｂ））にてエッチングを終了させる。こうすることにより、後述するアッシングの工程で、第一の保護膜１２９が拡散防止膜１０５を保護し、下層配線１０３の露出が抑制される。
【００４２】
次に、図２（ｃ）に示されるように、第一の実施形態と同様にしてアッシングおよび剥離液により第一のレジスト膜１３５を除去する。この工程で、図２（ａ）において接続孔１１３底部にわずかに残存する第二の絶縁膜１０９の大部分がエッチオフされ、接続孔１１３の底部に保護膜１０７が露出する。
【００４３】
次に、図３（ａ）に示すように、第三の絶縁膜１３３上に反射防止膜（不図示）および第二のレジスト膜１３７をこの順に形成し、配線溝１３９のレジストパターンを同様に形成する。そしてドライエッチングにより配線溝１３９を形成する。この際、接続孔１１３の底部には反射防止膜または第二のレジスト膜１３７が埋め込まれているため、エッチングは進行しない。
【００４４】
そして、第二のレジスト膜１３７をマスクとして同様にドライエッチングを行い、配線溝１３９を形成する。このとき、図３（ａ）または図３（ｂ）に示されるように、第二の保護膜１３１の上面近傍の第三の絶縁膜１３３中（図３（ａ））、または第一の保護膜１２９の膜中（図３（ｂ））にてエッチングを終了させる。こうすることにより、図３（ｃ）を用いて後述する第二のレジスト膜１３７の除去工程で、第二の保護膜１３１が第二の絶縁膜１０９を保護し、第二の絶縁膜１０９が過剰に除去されることの抑制が可能となる。
【００４５】
次に、図３（ｃ）に示されるように、上述の方法と同様にして第二のレジスト膜１３７をアッシングおよび剥離液により除去する。アッシングの工程で、図３（ｂ）において接続孔１１３底部にわずかに残存する第三の絶縁膜１３３の大部分がエッチオフされ、配線溝１３９の底部に第二の保護膜１３１が露出する。また、接続孔１１３に埋め込まれていた反射防止膜および第二のレジスト膜１３７が除去され、第一の保護膜１２９が露出した状態となる。したがって、本実施形態ではレジスト膜の除去工程が二回行われるが、二回目のアッシングの終了後においても、拡散防止膜１０５は第一の保護膜１２９に被覆されている。
【００４６】
そして、図３（ｄ）に示すように、図３（ｃ）の工程後に残存する第二の絶縁膜１０９、接続孔１１３の底部に露出した第一の保護膜１２９、および拡散防止膜１０５を第一の実施形態と同様にして順次エッチング除去し、接続孔１１３の底部に下層配線１０３を露出させる。
【００４７】
そして、接続孔１１３および配線溝１３９を含む第三の絶縁膜１３３の上面全体に、バリアメタル膜１４１および電界めっきのシード層となる銅膜（不図示）をスパッタによりこの順に形成する。そして、電界めっきにより接続孔１１３および第二のレジスト膜１３７を埋め込むように、ビア１１７および上層配線１４３となる銅膜を埋め込む。その後、ＣＭＰにより配線溝１３９上面の不要な銅膜を研磨し、第三の絶縁膜１３３の上面を露出させ、ビア１１７および上層配線１４３の形成された半導体装置を得る。
【００４８】
以上のように、本実施形態の製造方法を用いることにより、デュアルダマシン法においても図３（ｄ）において第一の保護膜１２９をエッチングする工程後、はじめて拡散防止膜１０５が露出し、エッチオフされるため、下層配線１０３の露出が抑制される。
【００４９】
なお、本実施形態においても、同様の工程によりさらに上層配線を形成することができる。
【００５０】
以上、本発明を実施形態に基づき説明した。これらの実施形態は例示であり、それらの各構成要素や各製造工程の組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５１】
【発明の効果】
以上説明したように本発明によれば、拡散防止膜上に保護膜を形成することにより、レジスト膜の除去中における下層配線の露出を防止する半導体装置の製造方法が実現される。
【図面の簡単な説明】
【図１】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図２】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図３】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図４】従来の半導体装置の構成を示す断面図である。
【符号の説明】
１０１  第一の絶縁膜、  １０３  下層配線、  １０５  拡散防止膜、  １０７  保護膜、  １０９  第二の絶縁膜  、１１１  レジスト膜  、１１３  接続孔、  １１５  バリアメタル膜、  １１７  ビア、１２９  第一の保護膜、  １３１  第二の保護膜、  １３５  第一のレジスト膜、  １３７  第二のレジスト膜、  １３９  配線溝、  １４１  バリアメタル膜、  １４３  上層配線、  ２０１  第一の絶縁膜、  ２０３  下層配線、２０５  拡散防止膜、２０９  第二の絶縁膜、  ２１３  接続孔、  ２１５  下層配線露出部。
【図１】
2004214239.tif 000003
【図２】
2004214239.tif 000004
【図３】
2004214239.tif 000005
【図４】
2004214239.tif 000006