(57)【要約】【課題】  液晶表示器（ＬＣＤ）駆動回路の回路規模を簡素化する。【解決手段】  データラッチ５０に格納された１行分の輝度データＤｉは、ＤＡ変換器６０Ａで輝度信号Ｂｉに変換され、出力バッファ７０Ａに与えられる。出力バッファ７０Ａは、接続切替え用のスイッチ部７１，７４を備え、極性制御信号ＰＯＬが“Ｈ”の時、奇数番目の輝度信号Ｂｉは非反転増幅器７２で増幅されて奇数番目のＸ電極１１ｉに印加され、偶数番目の輝度信号Ｂｉ＋１は反転増幅器７３で増幅されて偶数番目のＸ電極１１ｉ＋１に印加される。極性制御信号ＰＯＬが“Ｌ”の時、輝度信号Ｂｉは反転増幅器７３で増幅されてＸ電極１１ｉに印加され、輝度信号Ｂｉ＋１は非反転増幅器７２で増幅されてＸ電極１１ｉ＋１に印加される。ＤＡ変換器６０Ａでは負の輝度信号Ｂｉを生成しないので、このＤＡ変換器６０Ａの回路規模を１／２にすることができる。【選択図】  図１
2004185032.tif 000002
【特許請求の範囲】
【請求項１】
輝度データに基づいて選択された電位レベルによって第１及び第２の輝度信号を生成する輝度信号生成部と、
入力した前記第１若しくは第２の輝度信号を選択的に出力するスイッチ部と、該スイッチ部により選択された該第１若しくは第２の輝度信号を増幅して第１若しくは第２の駆動電圧を生成する増幅部とを有する表示駆動部とを備えたことを特徴とする液晶表示器駆動回路。
【請求項２】
前記輝度信号生成部は、Ｄ／Ａ変換器であることを特徴とする請求項１記載の液晶表示器駆動回路。
【請求項３】
前記Ｄ／Ａ変換器は、６ビットの輝度データに応じて、抵抗素子によって生成された６４のレベルの電位から選択することによって前記輝度信号を生成すること特徴とする請求項２記載の液晶表示器駆動回路。
【請求項４】
前記表示駆動部と接続し、前記第１若しくは第２の駆動電圧を選択的に出力する第２のスイッチ部とを備えたことを特徴とする請求項１記載の液晶表示器駆動回路。
【請求項５】
前期増幅部は、前記輝度信号をそのまま増幅する第１の増幅部と、該輝度信号の極性を反転させて増幅する第２の増幅部とを備えたことを特徴とする請求項１記載の液晶表示器駆動回路。
【請求項６】
前記スイッチ部は、前記第１の輝度信号を前記第１の増幅部に入力させるときは前記第２の輝度信号を前記第２の増幅部に入力させ、該第１の輝度信号を該第２の増幅部に入力させるときは該第２の輝度信号を該第１の増幅部に入力させることを特徴とする請求項５記載の液晶表示器駆動回路。
【請求項７】
前記表示駆動部と接続し、前記第１若しくは第２の駆動電圧を選択的に出力する第２のスイッチ部とを備えたことを特徴とする請求項６記載の液晶表示器駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示画素の輝度に応じたディジタルの輝度データに基づいて、液晶表示器（以下、「ＬＣＤ」という）を駆動するＬＣＤ駆動回路に関するものである
【背景技術】
【０００２】
図２は、従来のＬＣＤ駆動回路の構成図である。このＬＣＤ駆動回路は、ＬＣＤ１０を駆動して画面の表示を行うものである。ＬＣＤ１０は、縦（列）方向の複数のＸ電極１１ｉ（但し、ｉ＝１，２，…）と、これに直交して配置された横（行）方向の複数のＹ電極１２ｊ（但し、ｊ＝１，２，…）を有している。Ｘ電極１１ｉとＹ電極１２ｊの交差箇所には、絶縁ゲート型電界効果トランジスタ（以下、「ＭＯＳ」という）１３i,j と液晶表示素子１４i,j が配置され、このＭＯＳ１３i,j のソースがＸ電極１１ｉに、ゲートがＹ電極１２ｊに、ドレインが液晶表示素子１４i,j を介して共通電極１５に、それぞれ接続されている。各Ｙ電極１２ｊは、走査回路２０の走査信号線２１ｊ（但し、ｊ＝１，２，…）に接続され、この走査信号線２１１，２１２，…に順次与えられる走査信号で駆動されるようになっている。
【０００３】
一方、ＬＣＤ１０の各Ｘ電極１１ｉには、駆動されたＹ電極１２ｊに対応する行の各画素の輝度に応じた駆動電圧ＤＶｉが、ＬＣＤ駆動回路から与えられている。隣接するＸ電極１１ｉ，１１ｉ＋１には、ちらつきのない表示を行うために、共通電極１５に対して正及び負の極性の異なる駆動電圧ＤＶｉ，ＤＶｉ＋１が与えられるようになっている。更に、駆動電圧ＤＶｉ，ＤＶｉ＋１の極性は、ＬＣＤ１０の長寿命化のために、１フレーム毎に交互に切り替えられるようになっている。
【０００４】
ＬＣＤ駆動回路は、シフトレジスタ３０、データレジスタ４０、データラッチ５０、図示しないレベルシフタ、ディジタル・アナログ変換器（以下、「ＤＡ変換器」という）６０、及び出力バッファ７０で構成されている。シフトレジスタ３０は、縦続接続されたフリップフロップで構成され、スタート信号ＳＴに引き続いて与えられるクロック信号ＣＬＫに同期して、マーク信号Ｍ１，Ｍ２，…を順次、データレジスタ４０に出力するものである。データレジスタ４０は、１行分の各画素に対する輝度データＤｉを記憶する複数のレジスタで構成され、マーク信号Ｍ１，Ｍ２，…に同期して各レジスタにそれぞれ輝度データＤ１，Ｄ２，…を格納するものである。データラッチ５０は、データレジスタ４０に記憶された１行分の輝度データＤｉを格納する複数のラッチ回路で構成されている。そして、データレジスタ４０に格納された１行分の輝度データＤｉを、ストローブ信号ＳＴＢに同期して一括して複数のラッチ回路に格納するものである。データラッチ５０に格納された輝度データＤｉは、図示しないレベルシフタによって、後段のＤＡ変換器６０に対応した論理レベルに変換されて与えられるようになっている。
【０００５】
ＤＡ変換器６０は、各輝度データＤｉを、その値（例えば、０〜６３）に対応する正または負の電圧の輝度信号Ｂｉに変換するものであり、ＬＣＤ１０に与える正と負の輝度信号を出力するようになっている。このＤＡ変換器６０は、それぞれ正及び負の基準電圧を生成する基準電圧生成部６１，６２を備えている。基準電圧生成部６１，６２は同一の構成であり、それぞれ６３個の抵抗を直列に接続し、その両端と各抵抗の接続点の合計６４のノードを有している。基準電圧生成部６１の両端と途中の幾つかのノードに外部から正の電圧Ｖ０〜Ｖ４を印加することにより、６４のノードから６４個の正の基準電圧が出力されるようになっている。また、基準電圧生成部６２の両端と途中の幾つかのノードに外部から負の電圧Ｖ５〜Ｖ９を印加することにより、６４のノードから６４個の負の基準電圧が出力されるようになっている。
【０００６】
基準電圧生成部６１の出力側は、各デコーダ（ＤＥＣ）６３ｉの入力側に共通接続され、基準電圧生成部６２の出力側は、各デコーダ６４ｉの入力側に共通接続されている。各デコーダ６３ｉ，６４ｉの選択端子には、輝度データＤｉが与えられるようになっている。更に、各デコーダ６３ｉ，６４ｉは、イネーブル端子を有しており、奇数番目のデコーダ６３ｉ，６４ｉのイネーブル端子には、極性制御信号ＰＯＬが与えられ、偶数番目のデコーダ６３ｉ，６４ｉのイネーブル端子には、反転された極性制御信号／ＰＯＬが与えられるようになっている。各デコーダ６３ｉ，６４ｉは、複数のアナログスイッチで構成されており、極性制御信号ＰＯＬ，／ＰＯＬがレベル“Ｈ”のときに、輝度データＤｉに基づいて入力側の基準電圧を選択して輝度信号Ｂｉを出力するものである。デコーダ６３ｉ，６４ｉの出力側は、出力バッファ７０の入力側に接続されている。出力バッファ７０は、演算増幅器によるボルテージフォロワ回路で構成され、ＤＡ変換器６０から与えられた各輝度信号Ｂｉを電力増幅してＬＣＤ１０の各Ｘ電極１１ｉに対する駆動電圧ＤＶｉを出力するものである。
【０００７】
次に動作を説明する。ここで、極性制御信号ＰＯＬは、１フレーム単位で交互に“Ｈ”，“Ｌ”に切り替えられ、現在は“Ｈ”となっているものとする。クロック信号ＣＬＫに同期して入力された輝度データＤ１，Ｄ２，…は、シフトレジスタ３０で生成されたマーク信号Ｍ１，Ｍ２，…によって、データレジスタ４０内のレジスタに順次格納される。データレジスタ４０に１行分の輝度データＤ１，Ｄ２，…が格納されると、今度はストローブ信号ＳＴＢによって、このデータレジスタ４０内の輝度データＤ１，Ｄ２，…が一括してデータラッチ５０に格納される。データラッチ５０内の輝度データＤ１，Ｄ２，…は、レベルシフタを介してＤＡ変換器６０に与えられる。
【０００８】
ここで、極性信号ＰＯＬが“Ｈ”であるので、ＤＡ変換器６０の奇数番目のデコーダ６３１，６３３，…と、偶数番目のデコーダ６４２，６４４，…が動作可能になる。これにより、奇数番目のデコーダ６３１，６３３，…から、輝度データＤ１，Ｄ３，…に対応して正の極性の輝度信号Ｂ１，Ｂ３，…が出力され、偶数番目のデコーダ６４２，６４４，…から、輝度データＤ２，Ｄ４，…に対応して負の極性の輝度信号Ｂ２，Ｂ４，…が出力される。これらの輝度信号Ｄ１，Ｄ２，…は、出力バッファ７０で電力増幅されてＬＣＤ１０の各Ｘ電極１１ｉに与えられる。
【０００９】
一方、走査回路２０において、表示対象の行に対する走査信号が生成され、ＬＣＤ１０のＹ電極１２ｊに与えられる。これにより、ＬＣＤ１０のＹ電極１２ｊに接続されたＭＯＳ１３1,j ，１３2,j ，…がオン状態となり、これらのドレインに接続された液晶表示素子１４1,j ，１４2,j ，…に、それぞれのＸ電極１１１，１１２，…から駆動電圧ＤＶ１，ＤＶ２，…が印加される。奇数番目のＸ電極１１１，１１３，…には、正の駆動電圧ＤＶ１，ＤＶ３，…が印加され、偶数番目のＸ電極１１２，１１４，…には、負の駆動電圧ＤＶ２，ＤＶ４，…印加される。そして、各液晶表示素子１４i,j では、Ｘ電極１１ｉの駆動電圧ＤＶｉと、共通電極１５の基準電位との差に応じた輝度の表示が行われる。１行目から最後の行までの１フレームの走査が行われると、次のフレームでは、極性制御信号ＰＯＬが“Ｌ”に切り替えられる。
【００１０】
極性制御信号ＰＯＬが“Ｌ”になると、ＤＡ変換器６０では、奇数番目のデコーダ６４１，６４３，…と、偶数番目のデコーダ６３２，６３４，…が動作可能になる。これにより、奇数番目のデコーダ６４１，６４３，…から、負の極性の輝度信号Ｂ１，Ｂ３，…が出力され、偶数番目のデコーダ６３２，６３４，…から、正の極性の輝度信号Ｂ２，Ｂ４，…が出力される。従って、ＬＣＤ１０の各液晶表示素子１４i,j に印加される駆動電圧ＤＶｉは、前のフレームとは逆の極性に反転される。これにより、液晶表示素子１４i,j の一方向への偏りがなくなってＬＣＤ１０の長寿命化を図ることができるとともに、画面のちらつきがなくなる等の表示品質の向上が可能となっている。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来のＬＣＤ駆動回路では、次のような課題があった。ＤＡ変換器６０中の各デコーダ６３ｉ，６４ｉは、それぞれ６ビットの輝度データＤｉに従って、入力側の６４個の基準電圧の中から１つを選択して輝度信号Ｂｉを出力するものである。このため、各デコーダ６３ｉ，６４ｉは、例えばアナログスイッチを６４×６のマトリクス状に組み合わせて構成する必要があり、他のデータラッチ５０や出力バッファ７０等に比べて回路規模が大きい。しかも、ＤＡ変換器６０は、正及び負の輝度信号Ｂｉを生成するために、同一構成の２組の基準電圧生成部６１，６２、及びデコーダ６３ｉ，６４ｉを備える必要があり、このＤＡ変換器６０の回路規模が極端に大きくなるという課題があった。更に、２つの基準電圧生成部６１，６２に外部から正の電圧Ｖ０〜Ｖ４、及び負の電圧Ｖ５〜Ｖ９を与える必要があるため、外部の回路規模も大きくなるという課題があった。本発明は、前記従来技術が持っていた課題を解決し、回路規模の簡素化が可能なＬＣＤ駆動回路を提供するものである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の液晶表示器駆動回路は、輝度データに基づいて選択された電位レベルによって第１及び第２の輝度信号を生成する輝度信号生成部と、入力した第１若しくは第２の輝度信号を選択的に出力するスイッチ部と、スイッチ部により選択された第１若しくは第２の輝度信号を増幅して第１若しくは第２の駆動電圧を生成する増幅部とを備えたことを特徴とする。
【発明の効果】
【００１３】
以上詳細に説明したように、本願発明によれば、極性制御信号に従って、輝度信号生成手段で生成された輝度信号の極性を反転させ、または反転せずに、駆動電圧を生成する表示駆動手段を有している。これにより、輝度信号生成手段で正及び負の極性の異なる輝度信号を生成する必要がなくなるので、この輝度信号生成手段の回路を１／２に簡素化することができる。一方、輝度信号生成手段における極性反転のための回路の増加は僅少であり、全体として回路規模を簡素化することができるという効果がある。
【００１４】
本願発明によれば、輝度信号生成手段を、表示電極の数の半数の非反転増幅器及び反転増幅器と、これらの非反転増幅器及び反転増幅器の入力側と出力側の接続を切り替える第１及び第２のスイッチ部で構成している。これにより、輝度信号生成手段における増幅器の数は従来通りであり、第１及び第２のスイッチ部の増加のみで済むので、この輝度信号生成手段の回路規模の増加は僅少であるという効果がある。
【００１５】
本願発明によれば、輝度信号生成手段を、極性制御信号によって非反転増幅器または反転増幅器に切り替え可能な構成の演算増幅器で構成しているので、増幅回路を１種類に統一することができ、更に回路の簡素化ができるという効果がある。
【発明を実施するための最良の形態】
【００１６】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【実施例１】
【００１７】
図１は、本発明の第１の実施形態を示すＬＣＤ駆動回路の構成図であり、図２中の要素と共通の要素には共通の符号が付されている。このＬＣＤ駆動回路は、図２の従来のＬＣＤ駆動回路と同様に、ＬＣＤ１０を駆動して画面の表示を行うものである。ＬＣＤ１０は、図２中のものと同様であり、等間隔に平行して配置された縦方向の複数の表示電極（例えば、Ｘ電極）１１ｉ（但し、ｉ＝１，２，…）と、これに直交して等間隔に配置された横方向の複数の走査電極（例えば、Ｙ電極）１２ｊ（但し、ｊ＝１，２，…）を有している。Ｘ電極１１ｉとＹ電極１２ｊの交差箇所には、ＭＯＳ１３i,j と液晶表示素子１４i,j が配置されている。そして、ＭＯＳ１３i,j のソースがＸ電極１１ｉに、ゲートがＹ電極１２ｊに、ドレインが液晶表示素子１４i,j を介して共通電極１５に、それぞれ接続されている。共通電極１５は、基準電位Ｖｏｐに接続されている。各Ｙ電極１２ｊは、走査回路２０の各走査信号線２１ｊに接続され、これらの走査信号線２１１，２１２，…から順次与えられる走査信号により、上から下に繰り返して駆動されるようになっている。
【００１８】
一方、ＬＣＤ１０の各Ｘ電極１１ｉには、駆動されるＹ電極１２ｊに対応した行の各画素の輝度に応じた駆動電圧ＤＶｉが、ＬＣＤ駆動回路から与えられるようになっている。ＬＣＤ１０の隣接するＸ電極１１ｉ，１１ｉ＋１には、ちらつきのない表示を行うために、共通電極１５の基準電位Ｖｏｐに対して正及び負の極性の異なる駆動電圧ＤＶｉ，ＤＶｉ＋１が与えられるようになっている。更に、Ｘ電極１１ｉ，１１ｉ＋１に与えられる駆動電圧ＤＶｉ，ＤＶｉ＋１の極性は、ＬＣＤ１０の長寿命化のために１フレーム（または、１フィールド）毎に、交互に切り替えられるようになっている。ＬＣＤ駆動回路は、図２と同様のデータ格納手段（例えば、シフトレジスタ３０、データレジスタ４０、及びデータラッチ５０）、図示しないレベルシフタ、図２とは異なる輝度信号生成手段（例えば、ＤＡ変換器）６０Ａ、及び表示駆動手段（例えば、出力バッファ）７０Ａで構成されている。
【００１９】
即ち、シフトレジスタ３０は、ＬＣＤ１０の横方向の画素数（即ち、１行分の画素）に対応する段数の縦続接続されたフリップフロップで構成され、スタート信号ＳＴに引き続いて与えられるクロック信号ＣＬＫに同期して、マーク信号Ｍ１，Ｍ２，…を順次出力するものである。マーク信号Ｍ１，Ｍ２，…は、データレジスタ４０に対するタイミング信号として出力されるようになっている。データレジスタ４０は、ＬＣＤ１０の１行分の各画素に対する、例えば６ビットの輝度データＤｉを記憶する複数のレジスタで構成され、シフトレジスタ３０から与えられたマーク信号Ｍ１，Ｍ２，…に同期して、各レジスタにそれぞれ輝度データＤ１，Ｄ２，…を順次格納するものである。各輝度データＤ１，Ｄ２，…は、データラッチ５０に与えられている。
【００２０】
データラッチ５０は、データレジスタ４０に格納された１行分の輝度データＤ１，Ｄ２，…を格納する複数のラッチ回路で構成されている。そして、データレジスタ４０に１行分の輝度データＤ１，Ｄ２，…がすべて格納された時に与えられるストローブ信号ＳＴＢに同期して、これらの輝度データＤ１，Ｄ２，…を、一括して複数のラッチ回路に格納するものである。データラッチ５０に格納された輝度データＤ１，Ｄ２，…は、図示しないレベルシフタによって後段のＤＡ変換器６０Ａの入力側の論理レベルに変換され、このＤＡ変換器６０Ａに与えられるようになっている。ＤＡ変換器６０Ａは、データラッチ５０から与えられた各輝度データＤ１，Ｄ２，…の６ビットの値（即ち、０〜６３）に対応する輝度信号Ｂ１，Ｂ２，…に変換するものである。このＤＡ変換器６０Ａは、６４個の基準電圧を生成する基準電圧生成部６１と、ＬＣＤ１０の各Ｘ電極１１ｉに対応して設けられたデコーダ（ＤＥＣ）６３ｉとで構成されている。
【００２１】
基準電圧生成部６１は、ＬＣＤ１０の液晶表示素子１４i,j において、輝度データＤｉの値に比例した輝度が得られるように、Ｙ補正を行った６４個の基準電圧を生成するものである。この基準電圧生成部６１は、６３個の抵抗を直列に接続して構成され、その両端と各抵抗の接続点の合計６４のノードを有している。基準電圧生成部６１の両端と中間のノードに、折れ線で近似したＹ補正曲線に対応するＹ補正用の電圧Ｖ０〜Ｖ４を与えることにより、６４個のノードから６４個のＹ補正された基準電圧が得られるようになっている。基準電圧生成部６１の出力側は、各デコーダ６３ｉの入力側に共通接続されている。各デコーダ６３ｉの選択端子には、レベルシフタを介してデータラッチ５０から輝度データＤｉが与えられている。各デコーダ６３ｉは、例えば６４×６のマトリクス状に組み合わされた複数のアナログスイッチで構成されており、選択端子に与えられる６ビットの輝度データＤｉに基づいて入力側の６４個の基準電圧の中から１つを選択し、輝度信号Ｂｉとして出力するものである。デコーダ６３ｉの出力側は、出力バッファ７０Ａの入力側に接続されている。
【００２２】
出力バッファ７０Ａは、ＤＡ変換器６０Ａから与えられた各輝度信号Ｂｉを、極性制御信号ＰＯＬに従って増幅または反転増幅して、ＬＣＤ１０の各Ｘ電極１１ｉを正負の駆動信号で交互に駆動するものである。この出力バッファ７０Ａは、例えば１フレーム単位で交互に“Ｈ”，“Ｌ”に切り替えられる極性制御信号ＰＯＬに従って、第１、第２の入力側に与えられた隣接する奇数番目と偶数番目の輝度信号Ｂ２ｋ−１，Ｂ２ｋ（例えば、Ｂ１，Ｂ２）を、そのまま或いはたすき掛けに切り替えて第１、第２の出力側に出力するスイッチ部７１ｋ（例えば、７１１）を有している。スイッチ部７１１の第１の出力側には非反転増幅器７２１が、第２の出力側には反転増幅器７３１が、それぞれ接続されている。非反転増幅器７２１及び反転増幅器７３１の出力側は、スイッチ部７１１と同様のスイッチ部７４１の第１、第２の入力側に接続されている。スイッチ部７４１の第１、第２の出力側は、ＬＣＤ１０の隣接する奇数番目と偶数番目のＸ電極１１１，１１２に接続されている。
【００２３】
図３は、図１中の出力バッファ７０Ａの詳細を示す構成図である。この図３では、ＤＡ変換器６０Ａから与えられる輝度信号Ｂ１，Ｂ２に対する回路のみを例示しているが、他の隣接する奇数番目と偶数番目の輝度信号Ｂ２ｋ−１，Ｂ２ｋについても同様である。スイッチ部７１１は、アナログスイッチ（以下、「ＳＷ」という）７１ａ，７１ｂ，７１ｃ，７１ｄで構成されている。ＳＷ７１ａ，７１ｄは、極性制御信号ＰＯＬが“Ｈ”のときにオンになるスイッチであり、ＳＷ７１ｂ，７１ｃは、この極性制御信号ＰＯＬが“Ｌ”のときにオンになるスイッチである。ＳＷ７１ａ，７１ｃの入力側に輝度信号Ｂ１が、ＳＷ７１ｂ，７１ｄの入力側に輝度信号Ｂ２が、それぞれ与えられるようになっている。ＳＷ７１ａ，７１ｂの出力側は、非反転増幅器（例えば、演算増幅器）７２１の＋入力端子に接続されている。演算増幅器７２１の出力側は、この演算増幅器７２１の−入力端子に接続され、ボルテージフォロア回路による電圧増幅率が１の非反転増幅器が構成されている。
【００２４】
また、ＳＷ７１ｃ，７１ｄの出力側は、反転増幅器７３１の入力側に接続されている。反転増幅器７３１は、キャパシタ７３ａ，７３ｂと演算増幅器７３ｃとで構成される電圧増幅率が−１の増幅回路であり、この演算増幅器７３ｃの＋入力端子に基準電位Ｖｏｐが与えられている。これにより、ＳＷ７１ｃ，７１ｄの出力側から与えられた電圧が、基準電位Ｖｏｐを基準に反転されて電力増幅されるようになっている。スイッチ部７４１は、スイッチ部７１１と同様に、ＳＷ７４ａ，７４ｂ，７４ｃ，７４ｄで構成されている。ＳＷ７４ａ，７４ｄは、極性制御信号ＰＯＬが“Ｈ”のときにオンになるスイッチであり、ＳＷ７４ｂ，７４ｃは、この極性制御信号ＰＯＬが“Ｌ”のときにオンになるスイッチである。ＳＷ７４ａ，７４ｃの入力側は演算増幅器７２１の出力側に、ＳＷ７４ｂ，７４ｄの入力側が反転増幅器７３１の出力側に、それぞれ接続されている。そして、ＳＷ７４ａ，７４ｂの出力側からＬＣＤ１０のＸ電極１１１に対する駆動電圧ＤＶ１が、ＳＷ７４ｃ，７４ｄの出力側からＬＣＤ１０のＸ電極１１２に対する駆動電圧ＤＶ２が、それぞれ出力されるようになっている。
【００２５】
次に、動作を説明する。ここで、極性制御信号ＰＯＬは、例えば１フレーム単位で交互に“Ｈ”，“Ｌ”に切り替えられ、現在は“Ｈ”となっているものとする。クロック信号ＣＬＫに同期して入力された輝度データＤ１，Ｄ２，…は、シフトレジスタ３０で生成されたマーク信号Ｍ１，Ｍ２，…によって、データレジスタ４０内のレジスタに順次格納される。データレジスタ４０に１行分の輝度データＤ１，Ｄ２，…が格納されると、今度はストローブ信号ＳＴＢによって、このデータレジスタ４０内の輝度データＤ１，Ｄ２，…が一括してデータラッチ５０に格納される。データラッチ５０内の輝度データＤ１，Ｄ２，…は、レベルシフタを介してＤＡ変換器６０Ａに与えられる。ＤＡ変換器６０Ａでは、基準電圧生成部６１によってＹ補正された６４個の基準電圧が生成され、各デコーダ６３１，６３２，…に与えられている。各デコーダ６３１，６３２，…において、輝度信号Ｄ１，Ｄ２，…に対応した基準電圧が選択されて輝度信号Ｂ１，Ｂ２，…が出力され、出力バッファ７０Ａに与えられる。
【００２６】
ここで、極性制御信号ＰＯＬが“Ｈ”であるので、奇数番目の輝度信号Ｂ１，Ｂ３，…は、スイッチ部７１１，７１２，…を介して非反転増幅器７２１，７２２，…に与えられて増幅され、更にスイッチ部７４１，７４２，…を介して、駆動電圧ＤＶ１，ＤＶ３，…としてＬＣＤ１０の奇数番目のＸ電極１１１，１１３，…に印加される。また、偶数番目の輝度信号Ｂ２，Ｂ４，…は、スイッチ部７１１，７１２，…を介して反転増幅器７３１，７３２，…に与えられて増幅され、更にスイッチ部７４１，７４２，…を介して、駆動電圧ＤＶ２，ＤＶ４，…として偶数番目のＸ電極１１２，１１４，…に印加される。
【００２７】
一方、走査回路２０において、表示対象の行に対する走査信号が生成され、走査信号線２１ｉを介してＬＣＤ１０のＹ電極１２ｊに与えられる。これにより、ＬＣＤ１０のＹ電極１２ｊに接続されたＭＯＳ１３1,j ，１３2,j ，…がオン状態となり、各ＭＯＳ１３1,j ，１３2,j ，…のドレインに接続された液晶表示素子１４1,j ，１４2,j ，…に、それぞれのＸ電極１１１，１１２，…から輝度信号Ｂ１，Ｂ２，…に応じた駆動電圧ＤＶ１，ＤＶ２，…が印加される。奇数番目のＸ電極１１１，１１３，…には、正の極性の駆動電圧ＤＶ１，ＤＶ３，…が印加され、偶数番目のＸ電極１１２，１１４，…には、負の極性の駆動電圧ＤＶ２，ＤＶ４，…印加される。そして、各液晶表示素子１４i,j では、Ｘ電極１１ｉの電圧と、共通電極１５の基準電位Ｖｏｐとの差に応じた輝度の表示が行われる。このようにして、１行目から最後の行までの１フレームの走査が行われると、次のフレームでは、極性制御信号ＰＯＬが“Ｌ”に切り替えられる。
【００２８】
極性制御信号ＰＯＬが“Ｌ”になると、出力バッファ７０Ａのスイッチ部７１ｋ，７４ｋが、たすき掛け接続に切り替えられる。これにより、奇数番目の輝度信号Ｂ１，Ｂ３，…は、スイッチ部７１１，７１２，…を介して反転増幅器７３１，７３２，…に与えられて増幅され、更に、スイッチ部７４１，７４２，…を介してＬＣＤ１０の奇数番目のＸ電極１１１，１１３，…に、駆動電圧ＤＶ１，ＤＶ３，…として印加される。また、偶数番目の輝度信号Ｂ２，Ｂ４，…は、スイッチ部７１１，７１２，…を介して非反転増幅器７２１，７２２，…に与えられて増幅され、更に、スイッチ部７４１，７４２，…を介して偶数番目のＸ電極１１２，１１４，…に、駆動電圧ＤＶ２，ＤＶ４，…として印加される。従って、ＬＣＤ１０の各液晶表示素子１４i,j に印加される駆動電圧ＤＶｉは、前のフレームの極性とは逆の極性に反転される。これにより、液晶表示素子１４i,j の一方向への偏りがなくなり、ＬＣＤ１０の長寿命化を図ることができる。更に、ＬＣＤ１０の液晶表示素子１４i,j に印加する電圧の極性による輝度の相違に起因するちらつきを抑制することができ、表示品質を保つことが可能となっている。
【００２９】
以上のように、この第１の実施形態のＬＣＤ駆動回路は、輝度信号Ｂｉの極性を極性制御信号ＰＯＬによって交互に反転して駆動電圧ＤＶｉを出力する出力バッファ７０Ａを有している。この出力バッファ７０Ａは、極性制御信号ＰＯＬに従って、奇数番目と偶数番目の輝度信号Ｂ２ｋ−１，Ｂ２ｋを、非反転増幅器７２ｋと反転増幅器７３ｋで交互に切り替えて増幅するように構成している。従って、切り替え用のスイッチ部７１ｋ，７４ｋを追加するだけで、出力バッファ７０Ａの回路規模の増加は僅少である。一方、ＤＡ変換器６０Ａでは、負の輝度信号Ｂｉを生成する必要がなくなるので、従来のＤＡ変換器６０に比べて回路規模が１／２となり、回路構成の大幅な簡素化ができるという利点がある。
【実施例２】
【００３０】
図４は、本発明の第２の実施形態を示す出力バッファの構成図である。この出力バッファ７０Ｂは、図１中の出力バッファ７０Ａに代えて用いられるものである。この図４では、ＤＡ変換器６０Ａから与えられる輝度信号Ｂ１，Ｂ２に対する回路のみを例示しているが、他の隣接する奇数番目と偶数番目の輝度信号Ｂ２ｋ−１，Ｂ２ｋについても同様である。この出力バッファ７０Ｂは、例えば輝度信号Ｂ１が与えられるＳＷ７５１，７６１を有している。ＳＷ７５１の出力側は、キャパシタ７７１を介して演算増幅器７８１の−入力端子に接続されている。演算増幅器７８１の出力端子と−入力端子との間には、帰還用のキャパシタ７９１及びＳＷ８０１が接続されている。また、ＳＷ７６１の出力側は演算増幅器７８１の＋入力端子に接続され、更にこの演算増幅器７８１の＋入力端子には、ＳＷ８１１を介して基準電位Ｖｏｐが与えられるようになっている。これらのＳＷ７５１，８１１は、極性制御信号ＰＯＬが“Ｌ”のときにオンになるスイッチであり、ＳＷ７６１，８０１は、極性制御信号ＰＯＬが“Ｈ”のときにオンになるスイッチである。そして、演算増幅器７８１の出力側から駆動電圧ＤＶ１が出力されるようになっている。
【００３１】
一方、輝度信号Ｂ２も、同様にＳＷ７５２，７６２，８０２，８１２、キャパシタ７７２，７９２、及び演算増幅器７８２で構成される増幅回路によって増幅されて、駆動電圧ＤＶ２が出力されるようになっている。但し、ＳＷ７５２，７６２，８０２，８１２には、極性制御信号ＰＯＬがインバータ８２で反転され、この反転された極性制御信号／ＰＯＬが制御信号として与えられるようになっている。このような出力バッファ７０Ｂにおいて、例えば、極性制御信号ＰＯＬが“Ｈ”であると、ＳＷ７５１，８１１はオフとなり、ＳＷ７６１，８０１がオンとなる。これにより、演算増幅器７８１によるボルテージフォロア回路が構成され、輝度信号Ｂ１は、正の駆動電圧ＤＶ１として出力される。一方、ＳＷ７５２，８１２はオンとなり、ＳＷ７６２，８０２がオフとなる。これにより、演算増幅器７８２による反転増幅回路が構成され、輝度信号Ｂ２は、極性が反転されて負の駆動電圧ＤＶ２として出力される。
【００３２】
また、極性制御信号ＰＯＬが“Ｌ”に切り替わると、演算増幅器７８１は反転増幅回路となり、演算増幅器７８２が非反転増幅器となる。これにより、輝度信号Ｂ１は、極性が反転されて負の駆動電圧ＤＶ１として出力され、輝度信号Ｂ２は、そのまま正の駆動電圧ＤＶ２として出力される。以上のように、この第２の実施形態の出力バッファ７０Ｂは、極性制御信号ＰＯＬによって反転／非反転が切り替えられるように構成された演算増幅器７８ｉを有している。これにより、第１の実施形態と同様の利点に加えて、増幅回路を１種類に統一することができるので、更に回路の簡素化ができるという利点がある。
【００３３】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ）〜（ｃ）のようなものがある。
（ａ） 輝度データＤｉのビット数は６ビットに限定されず、任意のビット数に対して同様に適用可能である。その場合、ＤＡ変換器６０Ａにおける基準電圧は、これに対応した数にする必要がある。
（ｂ） 説明の簡素化のために表示色については言及していないが、カラー表示を行う場合には、例えば、連続する３個の輝度データＤ３ｉ−２，Ｄ３ｉ−１，Ｄ３ｉを、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色に対応させるようにすればよい。
（ｃ） 出力バッファ７０Ａ，７０Ｂでは、隣接する輝度信号Ｂｉ，Ｂｉ＋１の極性を相互に反転して駆動電圧ＤＶｉ，ＤＶｉ＋１を生成しているが、例えば、カラー表示に用いる場合等には、連続する３個の輝度信号Ｂ３ｉ−２，Ｂ３ｉ−１，Ｂ３ｉ単位で極性を反転するようにしても良い。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１の実施形態を示すＬＣＤ駆動回路の構成図である。
【図２】従来のＬＣＤ駆動回路の構成図である。
【図３】図１中の出力バッファ７０Ａの詳細を示す構成図である。
【図４】本発明の第２の実施形態を示す出力バッファの構成図である。
【符号の説明】
【００３５】
１０ ＬＣＤ（液晶表示器）
１１ｉ Ｘ電極
１２ｊ Ｙ電極
１３i,j ＭＯＳ（絶縁ゲート型電界効果トランジスタ）
１４i,j 液晶表示素子
１５ 基準電極
２０ 走査回路
３０ シフトレジスタ
４０ データレジスタ
５０ データラッチ
６０Ａ ＤＡ変換器
６１ 基準電圧生成部
６３ｉ デコーダ
７０Ａ，７０Ｂ 出力バッファ
７１ｉ，７４ｉ スイッチ部
７２ｉ 非反転増幅器
７３ｉ 反転増幅器
【図１】
2004185032.tif 000003
【図２】
2004185032.tif 000004
【図３】
2004185032.tif 000005
【図４】
2004185032.tif 000006