(57)【要約】【課題】配線層の抵抗を制御し、信頼性の高い半導体装置の製造方法を提供する。【解決手段】多結晶シリコン層およびＳｉ基板上に第１のマスクを形成した後、開口部に第１導電型不純物を注入して第１導電型領域を形成する工程と、多結晶シリコン層およびＳｉ基板上に、第１のマスクとオーバーラップする第２のマスクを形成した後、開口部に第２導電型不純物を注入して、第１導電型領域と分離した第２導電型領域を形成する工程と、第１導電型領域及び第２導電型領域を含む多結晶シリコン層およびＳｉ基板上に金属層を形成する工程と、Ｓｉ層と金属層の界面にシリサイド層を形成する工程を備える。【選択図】  図１
2004186475.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ層上に第１のマスクを形成した後、開口部に第１導電型不純物を注入して第１導電型領域を形成する工程と、
前記Ｓｉ層上に、前記第１のマスクとオーバーラップする第２のマスクを形成した後、開口部に第２導電型不純物を注入して、前記第１導電型領域と分離した第２導電型領域を形成する工程と、
前記第１導電型領域及び前記第２導電型領域を含む前記Ｓｉ層上に金属層を形成する工程と、
前記Ｓｉ層と前記金属層の界面にシリサイド層を形成する工程を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１導電型領域と前記第２導電型領域は、不純物が注入されない領域により分離されていることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記シリサイド層を形成する工程は、熱処理により前記Ｓｉ層と前記金属層を反応させる工程であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記金属層はＣｏ又はＮｉを含むことを特徴とする請求項１乃至３記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリサイド層を有する配線層を備えた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の不純物拡散領域表面やゲートポリシリコン表面に設けられるシリサイド配線層において、配線が微細化しても低抵抗を維持することが可能であることから、Ｃｏシリサイドが用いられている。
【０００３】
図７に従来のＣＭＯＳ半導体装置における配線層構造を示す。半導体基板（Ｓｉ基板）１０１上に順次形成されたシリコン酸化膜１０２、多結晶シリコン層１０３がパターニングされており、これを挟むようにＰ型領域１０４ａ、Ｎ型領域１０５ａが形成されている。そして、Ｐ型領域１０４ａ側の多結晶シリコン層１０３にはＰ型領域１０４ｂが、Ｎ型領域１０５ａ側の多結晶シリコン層１０３にはＮ型領域１０５ｂがそれぞれ形成されている。さらに多結晶シリコン層１０３の表面には、Ｃｏシリサイド層１０７が形成されている。
【０００４】
このような配線層は以下のように形成される。先ず、図８（ａ）に示すように、半導体基板（Ｓｉ基板）１０１上に水素燃焼酸化によりシリコン酸化膜１０２を形成し、さらに気相成長法により多結晶シリコン層１０３を形成する。そして、図８（ｂ）に示すように、図示しないホトレジスト膜を塗布し、パターニングした後、これをマスクとしてＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法によりエッチングし、ホトレジスト膜をアッシング除去する。次に、ホトレジスト膜１０８ａを塗布し、図８（ｃ）に示すように、パターニング後、これをマスクとしてＰ型不純物をイオン注入し、Ｐ型領域１０４ａ、ｂを形成し、ホトレジスト膜１０８ａを除去する。そして、ホトレジスト膜を塗布し、図８（ｄ）に示すように、パターニング後、これをマスクとしてＮ型不純物をイオン注入し、Ｎ型領域１０５ａ、ｂを形成し、ホトレジスト膜１０８ｂを除去する。
【０００５】
さらに、図９（ａ）に示すように、スパッタ法によりＣｏ膜１０９、Ｔｉ膜１１０、ＴｉＮ膜１１１を順次形成する。そして、４５０℃の熱処理によりＣｏとＳｉを反応させ、図９（ｂ）に示すように、Ｃｏ膜１０９とＳｉ基板１０１又は多結晶シリコン層１０３との界面にＣｏとＳｉとの反応膜（Ｃｏシリサイド層１０７）を形成する。このとき、Ｓｉと接触していない領域にはＣｏとの反応膜は形成されることはない。
【０００６】
そして、ＴｉＮ膜１１１、Ｔｉ膜１１０と、Ｓｉと未反応のＣｏ膜１０９を除去し、さらに熱処理を行い、反応膜を十分に成長させ、図７に示すようなＣｏシリサイド層１０７と多結晶シリコン層１０３からなる積層構造を形成する。
【０００７】
【発明が解決しようとする課題】
しかしながら、Ｎ型、Ｐ型不純物をＳｉ基板１０１又は多結晶シリコン層１０３上にイオン注入する際、図１０に示すように、マスクの合わせずれのために多結晶シリコン層１０３にＰ、Ｎ不純物の重複注入領域１１３が形成されてしまう。そして、この重複注入領域１１３上に形成されたＣｏとＳｉの反応は不安定であり、Ｃｏ膜１０９と未反応のまま除去され、Ｃｏシリサイド層１０７の一部に欠落が生じてしまうことがあった。このために、配線層が高抵抗となり、動作速度の低下や動作不良などを引き起こす、という問題があった。
【０００８】
そこで、本発明は、従来の欠点を取り除き、配線層の抵抗を制御し、信頼性の高い半導体装置の製造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、Ｓｉ層上に第１のマスクを形成した後、開口部に第１導電型不純物を注入して第１導電型領域を形成する工程と、Ｓｉ層上に、第１のマスクとオーバーラップする第２のマスクを形成した後、開口部に第２導電型不純物を注入して、第１導電型領域と分離した第２導電型領域を形成する工程と、第１導電型領域及び第２導電型領域を含むＳｉ層上に金属層を形成する工程と、Ｓｉ層と金属層の界面にシリサイド層を形成する工程を備えることを特徴とするものである。
【００１０】
【発明の実施の形態】
以下本発明の実施形態について、図を参照して説明する。
【００１１】
図１に本実施形態により形成される半導体装置の配線層構造を示す。半導体基板（Ｓｉ基板）１上に順次形成されたシリコン酸化膜２、多結晶シリコン層３がパターニングされており、これを挟むようにＰ型領域４ａ、Ｎ型領域５ａが形成されている。そして、Ｐ型領域４ａ側の多結晶シリコン層３にはＰ型領域４ｂが、Ｎ型領域５ａ側の多結晶シリコン層３にはＮ型領域５ｂがそれぞれ形成されている。Ｐ型領域４ｂとＮ型領域５ｂの間には不純物の導入されない領域（以下ノンドープ領域）６が形成されており、さらにこれら表面には、Ｃｏシリサイド層７が形成されている。
【００１２】
このような配線層は以下のように形成される。先ず、図２（ａ）に示すように、半導体基板１上に厚さ２００ｎｍのシリコン酸化膜２を、温度：１０００℃、雰囲気：水素＋酸素、時間：２０ｍｉｎで、水素燃焼酸化することにより形成する。さらに厚さ２００ｎｍの多結晶シリコン層３を、温度：６００℃、雰囲気：シラン、時間：２０ｍｉｎで、気相成長法により形成する。そして、図２（ｂ）に示すように、図示しないホトレジスト膜を塗布し、写真蝕刻法により、パターニングした後、ＲＩＥ法により多結晶シリコン層３、シリコン酸化膜２をパターニングし、アッシング除去する。
【００１３】
次に、図２（ｃ）に示すように、Ｓｉ基板及び多結晶シリコン層３で形成されるＳｉ層上にホトレジスト膜８ａを塗布し、パターニング後、これをマスク１８ａとしてＰ型不純物としてホウ素を１０ｋｅＶ、５Ｅ１５ｃｍ２の条件でイオン注入してＰ型領域４ａ、４ｂを形成し、ホトレジスト膜８ａをアッシング除去する。そして、図２（ｄ）に示すように、ホトレジスト膜８ｂを塗布し、パターニング後、これをマスクとしてＮ型不純物として燐を２０ｋｅＶ、３Ｅ１５ｃｍ２の条件でイオン注入してＮ型領域５ａ、５ｂを形成し、ホトレジスト膜８ｂをアッシング除去する。
【００１４】
このとき、図３に示すように、ホトレジスト膜８ａとホトレジスト膜８ｂは、幅方向にｄ＝４００ｎｍオーバーラップするように設計されている。そして、ホトレジスト膜８ａとホトレジスト膜８ｂの合わせズレ幅が例えば最大２８０ｎｍの場合、Ｐ型領域４ｂとＮ型領域５ｂの間に、ノンドープ領域６幅は最小１２０ｎｍ形成される。
【００１５】
さらに、図４（ａ）に示すように、スパッタ法によりＣｏ膜９、Ｔｉ膜１０、ＴｉＮ膜１１を順次形成する。そして、４５０℃の熱処理によりＣｏとＳｉを反応させ、図４（ｂ）に示すように、Ｃｏ膜９とＳｉ基板１又は多結晶シリコン層３との界面に、４０ｎｍ程度のＣｏとＳｉとの反応膜（Ｃｏシリサイド層７）を形成する。このとき、ＣｏとＳｉと接触していない領域には反応膜は形成されることはない。
【００１６】
そして、過酸化水素水と硫酸の混合液を用いて、ＴｉＮ膜１１、Ｔｉ膜１０と、Ｓｉと未反応のＣｏ膜９を除去し、さらに熱処理を行い、反応膜を十分に成長させ、図１に示すようなＣｏシリサイド層７と多結晶シリコン膜３からなる積層構造の配線層を形成する。
【００１７】
このように形成された配線層と従来の配線層上に、図５に示すようなコンタクト１２を形成し、コンタクト間の距離Ｄ＝５０．１０μｍのときの抵抗値（ＧＣ抵抗）を、２００ｐｏｉｎｔ／ｗａｆｅｒで測定した結果を図６に示す。従来の配線層（図５（ｂ））では１７０Ω〜５０ｋΩと大きくばらついているのに対し、本願発明の配線層（図５（ａ））においては１６３〜１８７Ω程度となり、低抵抗化するとともに、ばらつきが抑えられることがわかる。これは、Ｐ型領域４ｂとＮ型領域５ｂの間に重複注入領域が形成されないので、その上に形成されるＣｏ層との反応が安定化し、良好なＣｏシリサイド層７が連続して形成されることによるものである。
【００１８】
このような配線層により、周知の半導体製造工程を経て、動作スピードの低下や動作不良が抑えることができる信頼性の高い半導体装置を形成することができる。
【００１９】
尚、実施形態においては、金属層にＣｏを用いてＣｏシリサイド層７を形成したが、Ｎｉを用いることも可能である。
【００２０】
【発明の効果】
本発明によれば、配線層の抵抗を制御し、信頼性の高い半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明により形成される半導体装置における配線層構造を示す図。
【図２】本発明の半導体装置の製造工程を示す図。
【図３】本発明の半導体装置の製造工程を示す図。
【図４】本発明の半導体装置の製造工程を示す図。
【図５】本発明と従来の半導体装置におけるＧＣ抵抗の測定方法を示す図。
【図６】本発明と従来の半導体装置におけるＧＣ抵抗を示す図。
【図７】従来の半導体装置における配線層構造を示す図。
【図８】従来の半導体装置の製造工程を示す図。
【図９】従来の半導体装置の製造工程を示す図。
【図１０】従来の半導体装置における問題を示す図。
【符号の説明】
１、１０１  半導体基板（Ｓｉ基板）
２、１０２  シリコン酸化膜
３、１０３  多結晶シリコン層
４ａ、４ｂ、１０４ａ、１０４ｂ  Ｐ型領域
５ａ、５ｂ、１０５ａ、１０５ｂ  Ｎ型領域
６  ノンドープ領域
７、１０７  Ｃｏシリサイド層
８ａ、８ｂ、１０８ａ、１０８ｂ、  ホトレジスト膜
９、１０９  Ｃｏ膜
１０、１１０  Ｔｉ膜
１１、１１１  ＴｉＮ膜
１２  コンタクト
１１３  重複注入領域
【図１】
2004186475.tif 000003
【図２】
2004186475.tif 000004
【図３】
2004186475.tif 000005
【図４】
2004186475.tif 000006
【図５】
2004186475.tif 000007
【図６】
2004186475.tif 000008
【図７】
2004186475.tif 000009
【図８】
2004186475.tif 000010
【図９】
2004186475.tif 000011
【図１０】
2004186475.tif 000012