(57)【要約】【課題】サーマルヘッドに供給する印字データのデータ量を削減することができるようにする。【解決手段】印字データに対応するビットマップイメージにおいて、印字すべき文字が左寄りにある場合、レジスタ全クリア端子２３からクリア信号を入力して全桁をクリアした後、切り換え端子２５から所定の切り換え信号を入力し、各ラインの印字データのうち、右端の空欄部分を除いた部分の所定ドット数分の印字データのみを左入力端子２２から入力する。印字すべき文字が右寄りにある場合、切り換え端子２５から所定の切り換え信号を入力し、各ラインの印字データのうち、左端の空欄部分を除いた部分の所定ドット数分の印字データのみを右入力端子２４から入力する。入力された印字データは所定のタイミングでパラレルに各発熱体３１−１乃至３１−Ｎに供給される。【選択図】      図１
2004262014.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号に同期してシリアルに入力された所定の印字データを記憶するＮ桁のシフトレジスタと、
前記シフトレジスタからパラレルに出力された前記印字データに応じて発熱し、前記印字データを所定の用紙に印字するＮ個の発熱抵抗体と
を備え、
前記シフトレジスタには、前記印字データをシリアルに入力する第１の端子と、前記印字データをシリアルに入力する第２の端子と、前記第１の端子または前記第２の端子から入力された前記印字データをシフトさせる方向を切り換えるための切り換え信号を入力する切り換え端子と、前記シフトレジスタの全桁を同時にクリアするためのクリア信号を入力するクリア端子と、前記印字データをパラレルに出力する出力端子とが設けられ、
前記切り換え端子から入力された前記切り換え信号に応じて、前記第１の端子から前記印字データが入力されたとき、前記印字データは第１の方向にシフトされながらシリアルに入力され、前記第２の端子から前記印字データが入力されたとき、前記印字データは前記第１の方向とは逆の第２の方向にシフトされながらシリアルに入力される
ことを特徴とするサーマルヘッド。
【請求項２】
前記シフトレジスタは、前記切り換え信号が第１のレベルのとき、前記クロック信号に同期して、前記第１の端子から入力された前記印字データを前記第１の方向にシフトさせながらシリアルに入力し、前記切り換え信号が第２のレベルのとき、前記第２の端子から入力された前記印字データを前記第２の方向にシフトさせながらシリアルに入力する
ことを特徴とする請求項１に記載のサーマルヘッド。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、サーマルヘッドに関し、特に、ラベルプリンタ等の印字に使用されるサーマルヘッドに関する。
【０００２】
【従来の技術】
従来のサーマルヘッドは、印字データをセットする場合、各ラインの全てのドットに対応する印字データをライン毎にセットする。空欄が多いデータ、例えば、文字等が左側に偏っており、右側は全て空欄のときでも、ライン上の全てのドットに対応する印字データをサーマルヘッドのシフトレジスタに供給するようにしていた。
また、シフトレジスタの出力信号を印字データ信号として使用するだけでなく、ＳＴＲＯＢＥ信号に代わる信号として用いることにより、ＳＴＲＯＢＥ信号回路を省略して、サーマルヘッドの小型、軽量、低コスト化を可能としたものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平２−１７２７６５号公報（図５）
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のサーマルヘッドでは、印字データに拘わらず各ラインの全てのドットに対応する印字データをセットする必要があり、非効率的であるという問題があった。また、特許文献１に記載の発明では、シフトレジスタの全桁を一旦クリアし、シフトレジスタの出力信号を用いてＳＴＲＯＢＥ信号の代わりとすることができるが、この場合でも印字データに拘わらず各ラインの全てのドットに対応する印字データをセットする必要があり、非効率的であるという問題があった。
【０００５】
本発明はこのような状況に鑑みてなされたものであり、印字データに応じて、サーマルヘッドに転送するデータを削減することができるようにするものである。
【０００６】
【課題を解決するための手段】
請求項１に記載のサーマルヘッドは、クロック信号に同期してシリアルに入力された所定の印字データを記憶するＮ桁のシフトレジスタと、シフトレジスタからパラレルに出力された印字データに応じて発熱し、印字データを所定の用紙に印字するＮ個の発熱抵抗体とを備え、シフトレジスタには、印字データをシリアルに入力する第１の端子と、印字データをシリアルに入力する第２の端子と、第１の端子または第２の端子から入力された印字データをシフトさせる方向を切り換えるための切り換え信号を入力する切り換え端子と、シフトレジスタの全桁を同時にクリアするためのクリア信号を入力するクリア端子と、印字データをパラレルに出力する出力端子とが設けられ、切り換え端子から入力された切り換え信号に応じて、第１の端子から印字データが入力されたとき、印字データは第１の方向にシフトされながらシリアルに入力され、第２の端子から印字データが入力されたとき、印字データは第１の方向とは逆の第２の方向にシフトされながらシリアルに入力されることを特徴とする。
また、シフトレジスタは、切り換え信号が第１のレベルのとき、クロック信号に同期して、第１の端子から入力された印字データを第１の方向にシフトさせながらシリアルに入力し、切り換え信号が第２のレベルのとき、第２の端子から入力された印字データを第２の方向にシフトさせながらシリアルに入力するようにすることができる。
【０００７】
【発明の実施の形態】
図１は、本発明のサーマルヘッドの一実施の形態の概略構成例を示すブロック図である。同図に示すように、サーマルヘッド１００は、印字データをシリアルに入力して記憶し、記憶した印字データをパラレルに出力するシフトレジスタ２１と、シフトレジスタ２１から出力された印字データに従って印字を行う発熱体３１−１乃至３１−Ｎ（以下では、各発熱体３１−１乃至３１−Ｎを特に区別する必要がない場合、適宜単に発熱体３１と記載する）等により構成されている。発熱体３１の数はサーマルヘッド１００の解像度によって異なるが、例えば２０４８個とすることができる。その場合、変数Ｎの値は２０４８となる。
【０００８】
シフトレジスタ２１には、印字データを左方向からシリアルに入力する左入力端子２２と、シフトレジスタ２１の全桁をパラレルにクリアするレジスタ全クリア端子２３と、印字データを右方向からシリアルに入力する右入力端子２４と、シフトレジスタ２１に入力された印字データがシフトされる方向を切り換える切り換え端子２５が設けられている。シフトレジスタ２１に入力された印字データは、所定のタイミングでパラレルに出力され、発熱体３１に供給されるようになっている。
【０００９】
各発熱体３１−１乃至３１−Ｎは、シフトレジスタ２１からパラレルに出力されたＮドット分の印字データが入力されると、入力された印字データに応じて発熱し、所定の用紙に印字データを印字するようになっている。
【００１０】
本実施の形態では、図２に示すように、レジスタ全クリア端子２３に所定の電圧を印加して、シフトレジスタ２１の全桁をクリアし、次に、左入力端子２２または右入力端子２４から印字データを入力する。このとき、シフトレジスタ２１には、印字データの各ラインの先頭の黒のドットの部分までが入力される。
【００１１】
図２（Ａ）の場合、切り換え端子２５には、左入力端子２２から入力された印字データを右方向にシフトさせるための切り換え信号が入力され、シフトレジスタ２１の全桁をクリアした後、７ドット目までの印字データが左入力端子２２から入力される。図２（Ｂ）の場合、シフトレジスタ２１の全桁をクリアした後、８ドット目までの印字データが左入力端子２２から入力される。図２（Ｃ）の場合、切り換え端子２５には、右入力端子２４から入力された印字データを左方向にシフトさせるための切り換え信号が入力され、シフトレジスタ２１の全桁をクリアした後、１０ドット目までの印字データが右入力端子２４から入力される。
【００１２】
図３（Ａ）は、文字が紙面の中央から左寄りに印字される場合の印字データのビットマップイメージを示している。文字「Ａ」、「Ｂ」、「Ｃ」は、左寄りに位置しているため、シフトレジスタ２１の全桁をクリアした後、各ラインの左端からＭ桁目までの印字データをシフトレジスタ２１に左入力端子２２からセットするだけでよい。図３（Ｂ）は、文字が紙面の中央から右寄りに印字される場合の印字データのビットマップイメージを示している。文字「Ａ」、「Ｂ」、「Ｃ」は、右寄りに位置しているため、シフトレジスタ２１の全桁をクリアした後、各ラインの右端からＮ桁目までの印字データをシフトレジスタ２１に右入力端子２４からセットするだけでよい。
【００１３】
図４および図５は、シフトレジスタ２１の詳細な構成例を示すブロック図である。ここでは、説明を簡単にするために、シフトレジスタ２１が８桁の場合について説明する。以下、図４および図５を参照して、シフトレジスタ２１の構成および動作について説明する。なお、図４の信号線Ｌ１乃至Ｌ６は、図５の信号線Ｌ１乃至Ｌ６にそれぞれ接続されているものとする。同図に示すように、シフトレジスタ２１は、左入力端子２２と、レジスタ全クリア端子２３と、右入力端子２４と、切り換え端子２５と、インバータ２０１，２０２，２４４と、バッファ２０３，２４５と、ＡＮＤゲート２０４，２０５，２０８，２０９，２１２，２１３，２１６，２１７，２２０，２２１，２２４，２２５，２２８，２２９，２３２，２３３と、ＯＲゲート２０６，２１０，２１４，２１８，２２２，２２６，２３０，２３４と、フリップフロップ２０７，２１１，２１５，２１９，２２３，２２７，２３１，２３５と、出力端子２３６乃至２４３と、クロック端子２６と、左出力端子２７と、右出力端子２８とにより構成されている。
【００１４】
クロック端子２６からは所定のクロック信号が入力され、バッファ２４５を介してフリップフロップ２０７，２１１，２１５，２１９，２２３，２２７，２３１，２３５にそれぞれ供給される。まず、シフトレジスタ２１のレジスタ全クリア端子２３から入力されたクリア信号がインバータ２４４を介してフリップフロップ２０７，２１１，２１５，２１９，２２３，２２７，２３１，２３５にそれぞれ供給されると、各フリップフロップ２０７，２１１，２１５，２１９，２２３，２２７，２３１，２３５はそれぞれリセットされて出力端子Ｑからの出力信号（Ｑ出力）がローレベルとなり、出力端子／Ｑからの出力信号（／Ｑ出力）がハイレベルとなる。ここで、文字「／」は、図４、図５において、オーバー・バーに対応している。
【００１５】
フリップフロップ２０７のローレベルのＱ出力は、ＡＮＤゲート２０８の一方の端子に入力され、フリップフロップ２１１のローレベルのＱ出力は、ＡＮＤゲート２０５，２１２にそれぞれ入力され、フリップフロップ２１５のローレベルのＱ出力は、ＡＮＤゲート２０９，２１６にそれぞれ入力され、フリップフロップ２１９のローレベルのＱ出力は、ＡＮＤゲート２１３，２２０にそれぞれ入力され、フリップフロップ２２３のローレベルのＱ出力は、ＡＮＤゲート２１７，２２４にそれぞれ入力され、フリップフロップ２２７のローレベルのＱ出力は、ＡＮＤゲート２２１，２２８にそれぞれ入力され、フリップフロップ２３１のローレベルのＱ出力は、ＡＮＤゲート２２５，２３２にそれぞれ入力され、フリップフロップ２３５のローレベルのＱ出力は、ＡＮＤゲート２２９に入力されるとともに、右出力端子２８から出力される。
【００１６】
次に、切り換え端子２５からローレベルの切り換え信号が入力されると、インバータ２０１を介してハイレベルの切り換え信号がＡＮＤゲート２０４，２０８，２１２，２１６，２２０，２２４，２２８，２３２にそれぞれ入力される。また、インバータ２０１から出力されたハイレベルの切り換え信号は、インバータ２０２を介してローレベルの切り換え信号となり、ＡＮＤゲート２０５，２０９，２１３，２１７，２２１，２２５，２２９，２３３にそれぞれ入力される。
【００１７】
次に、左入力端子２２から印字データに対応するローレベルまたはハイレベルの信号が入力されると、バッファ２０３を介してＡＮＤゲート２０４に入力される。ＡＮＤゲート２０４には、インバータ２０１からハイレベルの切り換え信号が入力されているので、ＡＮＤゲート２０４からは、左入力端子２２から入力された印字データと同一のレベルの信号が出力される。また、ＡＮＤゲート２０５の２つの端子にはともにローレベルの信号が入力されているので、ＡＮＤゲート２０５の出力信号のレベルはローレベルとなる。ＡＮＤゲート２０４の出力と、ＡＮＤゲート２０５の出力とはＯＲゲート２０６の入力となり、ＯＲゲート２０６からは、ＡＮＤゲート２０４の出力信号のレベルと同一のレベルの信号が出力される。
【００１８】
ＯＲゲート２０６からの出力信号は、フリップフロップ２０７のＤ端子に入力され、クロック信号の立ち上がりと同時に、Ｑ端子から出力される。Ｑ端子から出力された信号は、ＡＮＤゲート２０８に入力される。ＡＮＤゲート２０８には、インバータ２０１からハイレベルの切り換え信号が入力されているので、ＡＮＤゲート２０８からは、フリップフロップ２０７のＱ端子から出力された信号と同一のレベルの信号が出力される。また、ＡＮＤゲート２０９の２つの端子にはともにローレベルの信号が入力されているので、ＡＮＤゲート２０９の出力信号のレベルはローレベルとなる。ＡＮＤゲート２０８の出力と、ＡＮＤゲート２０９の出力とはＯＲゲート２１０の入力となり、ＯＲゲート２１０からは、ＡＮＤゲート２０８の出力信号のレベルと同一のレベルの信号が出力される。
【００１９】
ＯＲゲート２１０からの出力信号は、フリップフロップ２１１のＤ端子に入力され、クロック信号の立ち上がりと同時に、Ｑ端子から出力される。Ｑ端子から出力された信号は、ＡＮＤゲート２１２に入力される。また、このとき、フリップフロップ２０７のＤ端子には、次の印字データが入力される。
【００２０】
以下同様にして、左入力端子２２から入力された印字データが、順次右方向にシフトされながら、フリップフロップ２０７，２１１，２１５，２１９，２２３，２２７，２３１，２３５に記憶される。各フリップフロップ２０７，２１１，２１５，２１９，２２３，２２７，２３１，２３５に記憶された印字データは、クロック信号の立ち上がりと同時に出力端子２３６乃至２４３から出力される。このようにして、左入力端子２２から印字データを必要なドット数分だけ入力し、出力することができる。また、フリップフロップ２３５のＱ端子から出力された信号は、出力端子２４３から出力されるとともに、右出力端子２８からも出力される。従って、右出力端子２８より以降に、図５に示したような回路を必要な数だけ接続することにより、シフトレジスタ２１を任意の桁数（Ｎ）に拡張することができる。
【００２１】
次に、右入力端子２４から入力された印字データが左方向にシフトされながらシフトレジスタ２１に記憶される手順について説明する。まず、シフトレジスタ２１のレジスタ全クリア端子２３から入力されたクリア信号がインバータ２４４を介してフリップフロップ２０７，２１１，２１５，２１９，２２３，２２７，２３１，２３５にそれぞれ供給されると、各フリップフロップ２０７，２１１，２１５，２１９，２２３，２２７，２３１，２３５はそれぞれリセットされて出力端子Ｑからの出力信号（Ｑ出力）がローレベルとなり、出力端子／Ｑからの出力信号（／Ｑ出力）がハイレベルとなる。
【００２２】
フリップフロップ２０７のローレベルのＱ出力は、ＡＮＤゲート２０８に入力され、フリップフロップ２１１のローレベルのＱ出力は、ＡＮＤゲート２０５，２１２にそれぞれ入力され、フリップフロップ２１５のローレベルのＱ出力は、ＡＮＤゲート２０９，２１６にそれぞれ入力され、フリップフロップ２１９のローレベルのＱ出力は、ＡＮＤゲート２１３，２２０にそれぞれ入力され、フリップフロップ２２３のローレベルのＱ出力は、ＡＮＤゲート２１７，２２４にそれぞれ入力され、フリップフロップ２２７のローレベルのＱ出力は、ＡＮＤゲート２２１，２２８にそれぞれ入力され、フリップフロップ２３１のローレベルのＱ出力は、ＡＮＤゲート２２５，２３２にそれぞれ入力され、フリップフロップ２３５のローレベルのＱ出力は、ＡＮＤゲート２２９に入力される。
【００２３】
次に、切り換え端子２５からハイレベルの切り換え信号が入力されると、インバータ２０１を介してローレベルの切り換え信号がＡＮＤゲート２０４，２０８，２１２，２１６，２２０，２２４，２２８，２３２にそれぞれ入力される。また、インバータ２０１から出力されたローレベルの切り換え信号は、インバータ２０２を介してハイレベルの切り換え信号となり、ＡＮＤゲート２０５，２０９，２１３，２１７，２２１，２２５，２２９，２３３にそれぞれ入力される。
【００２４】
次に、右入力端子２４から入力された印字データに対応するローレベルまたはハイレベルの信号が、ＡＮＤゲート２３３に入力される。ＡＮＤゲート２３３には、インバータ２０２からハイレベルの切り換え信号が入力されているので、ＡＮＤゲート２３３からは、右入力端子２４から入力された印字データと同一のレベルの信号が出力される。また、ＡＮＤゲート２３２には常にローレベルの切り換え信号が入力されているので、ＡＮＤゲート２３２の出力信号のレベルはローレベルとなる。ＡＮＤゲート２３３の出力と、ＡＮＤゲート２３２の出力とはＯＲゲート２３４の入力となり、ＯＲゲート２３４からは、ＡＮＤゲート２３３の出力信号のレベルと同一のレベルの信号が出力される。
【００２５】
ＯＲゲート２３４からの出力信号は、フリップフロップ２３５のＤ端子に入力され、クロック信号の立ち上がりと同時に、Ｑ端子から出力される。Ｑ端子から出力された信号は、ＡＮＤゲート２２９に入力される。ＡＮＤゲート２２９には、インバータ２０２からのハイレベルの切り換え信号が入力されているので、ＡＮＤゲート２２９からは、フリップフロップ２３５のＱ端子から出力された信号と同一のレベルの信号が出力される。また、ＡＮＤゲート２２８の一方の端子には常にローレベルの切り換え信号が入力されているので、ＡＮＤゲート２２８の出力信号のレベルはローレベルとなる。ＡＮＤゲート２２９の出力と、ＡＮＤゲート２２８の出力とはＯＲゲート２３０の入力となり、ＯＲゲート２３０からは、ＡＮＤゲート２２９の出力信号のレベルと同一のレベルの信号が出力される。
【００２６】
ＯＲゲート２３０からの出力信号は、フリップフロップ２３１のＤ端子に入力され、クロック信号の立ち上がりと同時に、Ｑ端子から出力される。Ｑ端子から出力された信号は、ＡＮＤゲート２２５に入力される。また、このとき、フリップフロップ２３５のＤ端子には、次の印字データが入力される。
【００２７】
以下同様にして、右入力端子２４から入力された印字データが、順次左方向にシフトされながら、フリップフロップ２３５，２３１，２２７，２２３，２１９，２１５，２１１，２０７に記憶される。各フリップフロップ２３５，２３１，２２７，２２３，２１９，２１５，２１１，２０７に記憶された印字データは、クロック信号の立ち上がりと同時に出力端子２４３乃至２３６から出力される。このようにして、右入力端子２４から必要なドット数分だけ印字データを入力し、出力することができる。
【００２８】
このようなシフトレジスタ２１からなるサーマルヘッド１００をプリンタに用いる場合、例えば、図３（Ａ）に示すように、印字データのビットマップイメージにおいて、印字すべき文字等が左寄りになるとき、サーマルヘッド１００のシフトレジスタ２１の左入力端子２２から、印字データの各ラインの左からＭ桁目（Ｍドット目）までを入力すればよい。Ｍの値はライン毎に異なる場合がある。また、図３（Ｂ）に示すように、印字データのビットマップイメージにおいて、印字すべき文字等が右寄りになるとき、サーマルヘッド１００のシフトレジスタ２１の右入力端子２４から、印字データの各ラインの右からＮ桁目（Ｎドット目）までを入力すればよい。Ｎの値はライン毎に異なる場合がある。
【００２９】
以上説明したように、本実施の形態は、印字データに応じて、必要なデータのみをサーマルヘッド１００を構成するシフトレジスタ２１の左入力端子２２または右入力端子２４からデータ転送方向を切り換えて入力することができるので、印字データによってはデータ転送量を削減することができる。また、データ転送量を削減することにより、クロック数を削減することができるので、クロックの寿命を延ばすことができる。また、データ転送量が減ることにより、１ライン分のデータ転送に要する時間を短くすることができ、印字速度を上げることができる。また、印字速度が速くなることにより、空いた時間を他の処理、例えば、センサを用いてインクリボンの有無を判断する処理等に割り当てることができ、他の処理の精度等を向上させることが可能となる。さらに、データ転送時間が短くなるため、印字速度を変えずに発熱体３１に電圧を印加する時間を長くすることができる。
【００３０】
なお、上記実施の形態の構成及び動作は例であって、本発明の趣旨を逸脱しない範囲で適宜変更することができることは言うまでもない。
【００３１】
【発明の効果】
以上の如く、本発明に係るサーマルヘッドによれば、シフトレジスタの切り換え端子から入力された切り換え信号に応じて、第１の端子から印字データが入力されたとき、印字データが第１の方向にシフトされながらシリアルに入力され、第２の端子から印字データが入力されたとき、印字データが第１の方向とは逆の第２の方向にシフトされながらシリアルに入力されるようにしたので、印字データに応じて、印字データを第１の端子または第２の端子から必要なドット数だけ入力することができ、データ転送効率を上げることができる。
【図面の簡単な説明】
【図１】本発明のサーマルヘッドの一実施の形態の構成例を示す図である。
【図２】シフトレジスタに印字データをセットする手順を示す図である。
【図３】印字データに対応する印字レイアウトを示す図である。
【図４】シフトレジスタの構成例を示すブロック図である。
【図５】図４に続くシフトレジスタの構成例を示すブロック図である。
【符号の説明】
２１  シフトレジスタ
２２  左入力端子
２３  レジスタ全クリア端子
２４  右入力端子
２５  切り換え端子
２６  クロック端子
２７  左出力端子
２８  右出力端子
３１−１乃至３１−Ｎ  発熱体
１００  サーマルヘッド
２０１，２０２，２４４  インバータ
２０３，２４５  バッファ
２０４，２０５，２０８，２０９，２１２，２１３，２１６，２１７，２２０，２２１，２２４，２２５，２２８，２２９，２３２，２３３  ＡＮＤゲート
２０６，２１０，２１４，２１８，２２２，２２６，２３０，２３４  ＯＲゲート
２０７，２１１，２１５，２１９，２２３，２２７，２３１，２３５  フリップフロップ
２３６乃至２４３  出力端子
【図１】
2004262014.tif 000003
【図２】
2004262014.tif 000004
【図３】
2004262014.tif 000005
【図４】
2004262014.tif 000006
【図５】
2004262014.tif 000007