(57)【要約】【課題】半導体材料の略単結晶粒をチャネル形成領域に用いた薄膜トランジスタにおいて、閾値下領域の電気特性であるＳ値の優良な薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供すること。【解決手段】薄膜トランジスタＴは、ゲート電極２２と、ソース領域２４、ドレイン領域２５及びチャネル形成領域２６を含んでいる。チャネル形成領域の形成に用いられるシリコン膜は、結晶成長の起点部から成長した略単結晶のシリコン結晶粒からなり、その膜厚を３０ｎｍ乃至１５０ｎｍとする。これにより、前記シリコン結晶粒に含まれ得る結晶欠陥数が低減でき、優れたＳ値を有する薄膜トランジスタを実現する。【選択図】    図４
2004186207.tif 000002
【特許請求の範囲】
【請求項１】
基板に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、
前記基板上に前記半導体膜の結晶化の際の起点となるべき起点部を形成する起点部形成工程と、
前記起点部が形成された前記基板上に前記半導体膜を形成する半導体膜形成工程と、
前記半導体膜に熱処理を行い、前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、
前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
前記トランジスタ領域上にゲート絶縁膜及びゲート膜を形成して薄膜トランジスタを形成する素子形成工程と、を含み、
前記パターニング工程では、前記半導体膜の膜厚を３０ｎｍ乃至１５０ｎｍとなるようにトランジスタ領域が形成されていることを特徴とする半導体装置の製造方法。
【請求項２】
前記パターニング工程では、前記略単結晶粒の前記起点部が前記チャネル形成領域に含まれないようにトランジスタ領域を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記起点部は、前記基板に形成された凹部であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記熱処理は、前記凹部内の前記半導体膜が非溶融状態となり、他の部分が溶融する条件で行われることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記熱処理工程は、１５０ｎｓ乃至２５０ｎｓのパルス幅を有するパルスレーザ照射によって行われることを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記半導体膜は、非晶質又は多晶質のシリコン膜であることを特徴とする請求項１乃至５のいずれかに記載の半導体装置の製造方法。
【請求項７】
基板上に形成された半導体膜を用いて形成され、ソース、ドレイン領域及びチャネル形成領域を有する薄膜トランジスタを含んで構成される半導体装置であって、
前記半導体膜は、前記基板上に設けられた起点部を起点として形成された略単結晶粒を含んでおり、
前記薄膜トランジスタの前記チャネル形成領域の半導体膜の膜厚が、３０ｎｍ乃至１５０ｎｍであることを特徴とする半導体装置。
【請求項８】
前記チャネル形成領域の半導体膜は、更に、前記起点部及びその近傍の領域を含まないようにパターニングされていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記起点部は、前記基板に形成された凹部であり、
前記半導体膜は、前記凹部内の半導体膜に非溶融部分が残り、他が溶融するように熱処理を行って結晶化を行うことにより形成されることを特徴とする請求項７又は８に記載の半導体装置。
【請求項１０】
前記半導体膜は、非晶質又は多晶質のシリコン膜に１５０ｎｓ乃至２５０ｎｓのパルス幅を有するパルスレーザにより熱処理を施したものであることを特徴とする請求項７乃至９のいずれかに記載の半導体装置。
【請求項１１】
請求項７乃至１０のいずれかに記載の薄膜トランジスタを表示画素の駆動素子として備える電気光学装置。
【請求項１２】
請求項１１に記載の電気光学装置を備える電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及びこの製造方法により製造される半導体装置、電気光学装置、電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などにおいては、半導体素子としての薄膜トランジスタを含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して電界効果移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【０００３】
また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタのチャネル形成領域が単一の略単結晶粒で形成する技術が検討されている。例えば、基板上に微細な穴（凹部）を形成し、この穴を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径のシリコンの略結晶粒を形成する技術が提案されている。この技術を用いて形成される大結晶粒径のシリコン膜を用いて薄膜トランジスタを形成することにより、１つの薄膜トランジスタの形成領域（特に、チャネル形成領域）を単一の略単結晶粒で構成することが可能となる。これにより、電界効果移動度といった電気的特性に優れた薄膜トランジスタを実現することが可能になる。（例えば非特許文献１または非特許文献２参照。）
【非特許文献１】
「Ｓｉｎｇｌｅ  Ｃｒｙｓｔａｌ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒｓ」（ＩＢＭ  ＴＥＣＨＮＩＣＡＬ  ＤＩＳＣＬＯＳＵＲＥ  ＢＵＬＬＥＴＩＮ  Ａｕｇ．１９９３  ｐｐ２５７−２５８）
【非特許文献２】
「Ａｄｖａｎｃｅｄ  Ｅｘｃｉｍｅｒ−ｌａｓｅｒ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ  Ｔｅｃｈｎｉｑｕｅｓ  ｏｆ  Ｓｉ  Ｔｈｉｎ−Ｆｉｌｍ  Ｆｏｒ  Ｌｏｃａｔｉｏｎ  Ｃｏｎｔｒｏｌ  ｏｆ  Ｌａｒｇｅ  Ｇｒａｉｎ  ｏｎ  Ｇｌａｓｓ」（Ｒ．Ｉｓｈｉｈａｒａ等ｐｒｏｃ．  ＳＰＩＥ  ２００１，  ｖｏｌ．４２９５  ｐ．１４〜２３）
【０００４】
【発明が解決しようとする課題】
ところで、前記文献によって形成された略単結晶粒を用いて薄膜トランジスタを形成し、その電気特性を実際に調べたところ、電界効果移動度は５００ｃｍ２／Ｖｓ程度と非常に大きな値を実現できるが、閾値下領域の電気特性であるサブスレーシュホールド・スイング（Ｓ値）は０．４５Ｖ／ｄｅｃ．以上と大きく、通常の多結晶シリコン薄膜トランジスタの同特性（約０．２Ｖ／ｄｅｃ．）に比べて劣ることが本願発明者らの実験によって確認された。これは、前記文献に記載の薄膜トランジスタの構成では、チャネル形成領域となるシリコン膜の膜厚を２５０ｎｍ程度以上に厚く設定しているため、そこに含まれる結晶欠陥の総数が多くなり、その結果、Ｓ値が悪くなったと考えられる。
【０００５】
よって本発明は、略単結晶を用いて形成する薄膜トランジスタにおいて、電界効果移動度ならびにＳ値の優良な薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供することを目的とする。
【０００６】
また本発明は、電界効果移動度およびＳ値の電気的特性の良い薄膜トランジスタを得ることが可能な半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明は、基板に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、基板上に前記半導体膜の結晶化の際の起点となるべき起点部を形成する起点部形成工程と、起点部が形成された基板上に前記半導体膜を形成する半導体膜形成工程と、半導体膜に熱処理を行い、前記起点部のそれぞれを略中心とする略単結晶粒を形成する熱処理工程と、前記略単結晶粒を含む前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、トランジスタ領域上にゲート絶縁膜及びゲート膜を形成して薄膜トランジスタを形成する素子形成工程と、を含んでおり、前記パターニング工程では、前記半導体膜の膜厚を３０ｎｍ乃至１５０ｎｍとなるようにトランジスタ領域が形成されていることを特徴とする。
【０００８】
本願発明では、半導体膜を適切な膜厚に設定することで、略単結晶粒中に含まれる欠陥の絶対数を低減し、それをチャネル形成領域に用いて形成する薄膜トランジスタのＳ値を通常の多結晶シリコン薄膜トランジスタのＳ値と同等もしくは同等以上に改善する。
【０００９】
好ましくは、前記パターニング工程では、少なくとも前記起点部及びその近傍がチャネル形成領域に含まれないように行う。起点部を略中心に形成される結晶粒は、起点部及びその近傍において結晶欠陥が生じ、結晶性が乱れる場合がある。したがって、前記起点部やその近傍の領域の半導体膜をチャネル形成領域に含まれないようにすることにより、チャネル形成領域に結晶性の劣る半導体膜が含まれることを回避し、薄膜トランジスタの特性をさらに向上させることが可能となる。
【００１０】
好ましくは、上述した起点部は、基板に形成された凹部である。これにより、結晶化の起点となるべき部分を容易に形成することが可能になる。
【００１１】
好ましくは、上述した熱処理工程における熱処理は、凹部内の半導体膜に非溶融状態の部分が残り、他の部分が溶融する条件で行う。これにより、熱処理後の半導体膜の結晶化は、非溶融状態となっている凹部の内部、特に底部近傍から始まって周囲へ進行する。このとき、凹部の寸法を適宜設定しておくことにより、凹部の上部（開口部）には１個の結晶粒のみが到達するようになる。そして、半導体膜の溶融した部分では、凹部の上部に到達した１個の結晶粒を核として結晶化が行われるようになるので、凹部を略中心とした範囲に略単結晶の半導体膜（略単結晶粒）を形成することが可能になる。
【００１２】
好ましくは、熱処理は、１５０ｎｓ乃至２５０ｎｓのパルス幅を有するパルスレーザ照射によって行われる。このように比較的長いパルス幅を有するレーザを用いることにより半導体膜の溶融時間が長くなり、結晶成長の起点部である凹部からの結晶粒成長を促進することが可能となる。
【００１３】
好ましくは、基板上に形成される半導体膜は、非晶質又は多晶質のシリコン膜である。これにより、起点部を略中心とした範囲に略単結晶のシリコン結晶粒を形成し、この良質なシリコン結晶粒を用いて薄膜トランジスタを形成することが可能になる。
【００１４】
また、本発明は、基板上に形成された半導体膜を用いて形成され、ソース、ドレイン領域及びチャネル形成領域を有する薄膜トランジスタを含んで構成される半導体装置であり、半導体膜は、基板上に設けられた起点部を起点として形成された略単結晶粒を含んで形成されており、薄膜トランジスタのチャネル形成領域の半導体膜の膜厚は３０ｎｍ乃至１５０ｎｍであることを特徴とする。
【００１５】
ここで略単結晶粒内に含まれる結晶欠陥の密度は、通常の多結晶シリコン薄膜半導体で用いられる半導体膜中の結晶欠陥密度に比べて非常に少ない値が見積もられるが、前記半導体膜の膜厚を厚くした場合には、結晶欠陥の総数が大きくなり、結果としてそこに形成される薄膜トランジスタのＳ値は大きな値となる。そこで本願発明は、通常の多結晶シリコン薄膜トランジスタのＳ値と同等もしくは同等以上の特性を実現するため、前記半導体膜を適切な膜厚に設定し、優良な半導体装置を得ることを可能とする。
【００１６】
好ましくは、チャネル形成領域の半導体膜は、前記起点部及びその近傍の領域を含まないようにパターニングされている。起点部を略中心に形成される結晶粒は、起点部及びその近傍において対応粒界が集中し、結晶欠陥が生じて結晶性が乱れる場合がある。したがって、起点部及びその近傍の領域を含まないようにパターニングされた半導体膜を用いることにより、チャネル形成領域に結晶性の劣る半導体膜が含まれることを回避し、薄膜トランジスタの特性をさらに向上させることが可能となる。
【００１７】
好ましくは、起点部は、基板に形成された凹部であり、半導体膜は、凹部内の半導体膜に非溶融部分が残り、他が溶融するように熱処理を行って結晶化を行うことにより形成されている。これにより、凹部を略中心とした範囲に形成される略単結晶の半導体膜（略単結晶粒）を使用して薄膜トランジスタを形成することが可能になる。
【００１８】
好ましくは、半導体膜は、非晶質又は多晶質のシリコン膜に１５０ｎｓ乃至２５０ｎｓのパルス幅を有するパルスレーザにより熱処理を施したものである。これにより、比較的膜厚の薄いシリコン膜に対しても、前記起点部を略中心とした大粒径の略単結晶粒を得ることが可能になる。
【００１９】
また、上述した薄膜トランジスタを用いて液晶表示装置や有機エレクトロルミネセンス表示装置などの電気光学装置を形成することが好ましい。これにより、表示品質に優れた電気光学装置を構成することが可能となり、この電気光学装置を用いることにより、品質のよい電子機器を構成することが可能になる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２１】
本実施形態の製造方法は、（１）薄膜トランジスタのソース領域、ドレイン領域、およびチャネル形成領域として用いるためのシリコン膜をガラス基板上に形成する工程と、（２）形成したシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。
【００２２】
図１は、シリコン膜を形成する工程について説明する説明図である。図１（ａ）に示すように、基板としてのガラス基板１０上に、酸化シリコン膜１２を形成する。この酸化シリコン膜１２は、例えば、プラズマ化学気相堆積法（ＰＥＣＶＤ法）、低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法などの成膜法によって形成することが好適である。
【００２３】
次に、酸化シリコン膜１２に対して凹部（以下、「グレイン・フィルタ」と称する。）５２を形成する。グレイン・フィルタは、後に行う半導体膜の結晶化の際の起点となるべき起点部であり、かつ１つの結晶核のみを成長させるための穴である。このグレイン・フィルタ５２は、例えば、直径５０ｎｍ以上１５０ｎｍ以下程度、高さ７５０ｎｍ程度の円筒状に形成することが好適である。なお、グレイン・フィルタ５２は、円筒状以外の形状（例えば、角柱状など）としてもよい。
【００２４】
グレイン・フィルタ５２は、例えば、グレイン・フィルタ５２の配置のマスクを用いて酸化シリコン膜に塗布したフォトレジスト膜を露光、現像して、グレイン・フィルタ５２の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を酸化シリコン膜１２上に形成し、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、酸化シリコン膜１２上のフォトレジスト膜を除去することによって形成することができる。また、より小径のグレイン・フィルタ５２を形成する場合には、フォトレジスト膜を除去後、ＰＥＣＶＤ法やＬＰＣＶＤ法などの方法により酸化シリコン膜を堆積し、凹部の穴径を狭めることが可能である。
【００２５】
次に、図１（ｂ）に示すように、ＬＰＣＶＤ法などの製膜法によって、酸化シリコン膜１２上およびグレイン・フィルタ５２内に半導体膜としての非晶質のシリコン膜１４を形成する。この非晶質のシリコン膜１４の膜厚は、３０ｎｍ乃至１５０ｎｍ程度にする。なお、非晶質のシリコン膜１４に代えて、多晶質のシリコン膜を形成してもよい。
【００２６】
ここで非晶質のシリコン膜１４は、前記グレイン・フィルタ５２を十分に埋め込む程度の膜厚が必要であり、例えばグレイン・フィルタの直径が５０ｎｍであれば、非晶質のシリコン膜の膜厚は３０ｎｍ程度以上必要となる。仮にこれより薄いシリコン膜を堆積した場合には、前記グレイン・フィルタが十分に埋め込まれず、隙間ができてしまう。またグレイン・フィルタの直径を５０ｎｍより更に小さくした場合には、原理的に非晶質のシリコン膜の膜厚を薄くすることができるが、このような小さな直径のグレイン・フィルタを安定的に形成することは製造プロセス上非常に困難であり、更に非晶質シリコン膜の堆積時にはグレイン・フィルタ内部まで十分に非晶質シリコンを供給することができない。これらのことから、後に述べるシリコンの略単結晶粒成長を安定的に行うためには、非晶質のシリコン膜１４の最小膜厚は３０ｎｍとなる。非晶質のシリコン膜の最大膜厚が１５０ｎｍである理由については後に述べる。
【００２７】
次に、図１（ｃ）に示すように、シリコン膜１４に対して熱処理としてのレーザ照射を行う。このレーザ照射は、例えば、波長３０８ｎｍ、パルス幅約２００ｎｓ程度のＸｅＣｌパルスエキシマレーザを用いて、エネルギー密度が０．４〜１．５Ｊ／ｃｍ２  程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、そのほとんどがシリコン膜１４の表面付近で吸収される。これは、ＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質シリコンの吸収係数が０．１３９ｎｍ−１と比較的に大きいためである。
【００２８】
ここで、照射するエキシマレーザは、従来多く用いられているパルス幅２０ｎｓ乃至３０ｎｓ程度のエキシマレーザよりも、パルス幅１５０ｎｓ乃至２５０ｎｓ程度のエキシマレーザを用いる方が好適である。これは、このような比較的長いパルス幅を有するエキシマレーザを照射することにより、シリコン膜の溶融時間が顕著に長くなるためである。このことは「Ｅｘｐｅｒｉｍｅｎｔａｌ  ａｎｄ  ｎｕｍｅｒｉｃａｌ  ａｎａｌｙｓｉｓ  ｏｆ  ｓｕｒｆａｃｅ  ｍｅｌｔ  ｄｙｎａｍｉｃｓ  ｉｎ  ２００  ｎｓ−ｅｘｃｉｍｅｒ  ｌａｓｅｒ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ  ｏｆ  ａ−Ｓｉ  ｆｉｌｍｓ  ｏｎ  ｇｌａｓｓ」（Ｅ．Ｆｏｇａｒａｓｓｙら、Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ  ３８３，  ２００１，  ｐ．４８−５２）に報告されている。溶融したシリコン膜が凝固・結晶化する際の結晶粒の大きさは、結晶成長速度と溶融時間の乗算に依存する。すなわち、前記比較的長いパルス幅を有するエキシマレーザを照射することによってシリコン膜の溶融時間が長くなると、それに伴って大きな略単結晶粒の形成が可能となる。例えば本願発明者らの実験では、室温のシリコン膜試料に対して前記比較的長いパルス幅を有するエキシマレーザを照射することによって、例えばシリコン膜厚１００ｎｍの場合には、直径約４μｍの略単結晶粒の形成を確認している（図２（ａ））。これに対して先に挙げたＲ．Ｉｓｈｉｈａｒａらの文献では、従来の比較的パルス幅の短いエキシマレーザを用いており、シリコン膜厚が９０ｎｍの時の略単結晶粒の最大粒径は約２．５μｍである（図２（ｂ））。これら両者のシリコン膜厚は若干異なるものの、前記パルス幅の長いエキシマレーザを用いることによって、数十％程度大きな結晶粒の成長が実現できる。図２に示すように他のシリコン膜厚についても同様である。
【００２９】
更に本願発明者らの実験では、前記パルス幅の長いエキシマレーザ照射時にシリコン膜試料を２００℃程度に加熱しておくことにより、シリコン膜厚１００ｎｍの試料では略単結晶粒の最大粒径約７μｍ、同膜厚１５０ｎｍの試料では約８μｍの大結晶粒の形成を確認している。
【００３０】
一方、パルス幅の長いレーザを用いてシリコン膜を結晶化する技術は、例えば特開２０００−３６４６４や特開平７−２８３１５１にも開示されている。しかしながらこれらの技術では、シリコン膜に結晶化の起点となる起点部が無く、結晶成長が開始する場所は制御されていない。すなわちパルス幅の長いレーザを照射することによりシリコン膜の溶融時間は長くなるものの、ランダムな位置に結晶核が発生し、各々の結晶核より結晶粒が成長するため、結果として最終的な結晶粒の大きさは従来に比べて大きな変化は認められない。これに対し本実施例では、凹部（グレイン・フィルタ）を形成することでシリコン膜の結晶化の起点部を制御しているため、ここから優先的に結晶成長が始まり、パルス幅の長いレーザ照射によって溶融時間が長くなった効果により、先に述べた通り、従来に比べて数十％大きな結晶粒の形成が実現する。
【００３１】
上述したレーザ照射の条件は、適宜に選択することにより、シリコン膜１４を、グレイン・フィルタ５２内の内部、特に底部付近には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後のシリコンの結晶成長は、グレイン・フィルタ５２内の前記非溶融状態のシリコン近傍で先に始まり、シリコン膜１４の表面付近、すなわち略完全溶融状態の部分へ進行する。
【００３２】
レーザ照射後のグレイン・フィルタ５２の内部では、いくつかの結晶粒が発生し得る。このとき、グレイン・フィルタ５２の断面寸法（本実施形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ５２の上部（開口部）には１個の結晶粒のみが到達するようになる。これにより、シリコン膜１４の略完全溶融状態の部分では、グレイン・フィルタ５２の上部に到達した前記結晶粒を核として結晶成長が進行するようになり、図１（ｄ）に示すように、グレイン・フィルタ５２を中心としたシリコンの略単結晶粒１６ａが形成される。
【００３３】
本願発明者らの実験によれば、このように形成されたシリコンの略単結晶粒内の欠陥密度は、およそ３．２×１０１６ｃｍ−３ｅＶ−１と見積もられる。これは従来のレーザ結晶化技術による多結晶シリコン膜中の欠陥密度１０１８ｃｍ−３ｅＶ−１台に比べ非常に小さい値であり、本手法により欠陥密度の小さい優良な略単結晶粒が得られていることが分かる。しかしながら前記略単結晶粒を含むシリコン膜の膜厚を前記Ｒ．Ｉｓｈｉｈａｒａらの文献に記載の通り２５０ｎｍ程度以上に設定した場合は、前記略単結晶粒中の欠陥総数は大きくなり、そこに形成する薄膜トランジスタのＳ値は、従来の多結晶シリコン薄膜トランジスタで実現しているＳ値（約０．２Ｖ／ｄｅｃ．）に比べて劣る特性となる。そこで本願発明では、前記略単結晶粒中の欠陥密度を鑑み、これを用いた薄膜トランジスタで従来の多結晶シリコン薄膜トランジスタと同等もしくは同等以上の特性を実現するために、シリコン膜の膜厚を適切な膜厚とする。
【００３４】
具体的には、後に述べる方法によってシリコン膜とシリコン酸化膜の間の界面準位密度を３．０×１０１０ｃｍ−２ｅＶ−１となるようにゲート絶縁膜（シリコン酸化膜）を膜厚１００ｎｍで形成した薄膜トランジスタにおいて、前記シリコン膜厚を１５０ｎｍとすることでＳ値約０．２Ｖ／ｄｅｃ．を実現できる。これは以下に示すＳ値を求める式によって求めることができる。
【００３５】
Ｓ値  ＝  ｋＴ／ｑ・ｌｎ１０・（１＋（ｑＮｂｋｔｓｉ＋ｑＤｉｔ）／Ｃｏｘ）
ここでｋはボルツマン係数、Ｔは絶対温度、ｑは素電荷量、Ｎｂｋはシリコン膜中の欠陥密度、ｔｓｉはシリコン膜厚、Ｄｉｔは界面準位密度、Ｃｏｘはシリコン酸化膜の単位面積あたりの容量である。
【００３６】
この式から、更に前記シリコン膜厚（前記略単結晶粒の膜厚）を薄くすることによってＳ値は小さくなり、従来の多結晶シリコン薄膜トランジスタより優れた特性となる。またゲート絶縁膜であるシリコン酸化膜を薄くすることでもＳ値が改善されるため、その分前記シリコン膜厚を厚くすることも可能であるが、後述のパターニング工程によって島状化した前記略単結晶粒を含むシリコン膜上に前記シリコン酸化膜を堆積した際に、島状化されたシリコン膜の角（エッジ）部分の前記シリコン酸化膜が薄くなり、これを用いた薄膜トランジスタではゲート電極からのリーク電流や、オフ電流の増加等の好ましくない特性となる。よって本願発明では、従来の多結晶シリコン薄膜トランジスタより優れたＳ値を前記略単結晶粒を用いた薄膜トランジスタで実現するために、チャネル形成領域となる前記シリコン膜の膜厚を１５０ｎｍ以下とする。また前述の通り、薄膜トランジスタの前記好ましくない特性が発生しない程度に、前記シリコン酸化膜（ゲート絶縁膜）を１００ｎｍ以下に薄くすることでも、一層Ｓ値の優れた薄膜トランジスタが実現できる。
【００３７】
図３は、ガラス基板１０上に形成されるシリコンの略単結晶粒１６ａを示す平面図である。同図に示すように、シリコンの略単結晶粒１６ａは、グレイン・フィルタ５２を略中心とした範囲に形成される。このような略単結晶粒１６ａを用いて、以下に述べるように薄膜トランジスタを形成する。
【００３８】
図４は、図３に示したシリコンの略単結晶粒１６ａの一部をトランジスタ領域１８として用いた薄膜トランジスタについて、主にゲート電極とソース領域、ドレイン領域、チャネル形成領域に着目し、それ以外の構成を省略して示した平面図である。本実施形態の薄膜トランジスタＴでは、グレイン・フィルタ５２をトランジスタ領域１８のソースまたはドレイン領域に含まれるようにし、更に好ましくは、グレイン・フィルタ５２を含む結晶性に乱れを生じ易い領域がチャネル形成領域に含まれないように配置されている。具体的には、グレイン・フィルタが、チャネル形成領域より０．５μｍから１μｍ程度離れていることが好ましい。
【００３９】
次に、図３に示した薄膜トランジスタＴを形成する工程について説明する。図５は、薄膜トランジスタＴを形成する工程を説明する説明図である。同図は、図４に示すＡ−Ａ′方向の断面図を示している。
【００４０】
図５（ａ）に示すように、シリコンの略単結晶粒１６ａを含むシリコン膜１６をパターニングし、薄膜トランジスタＴの形成に不要となる部分を除去して整形する。
【００４１】
次に、図５（ｂ）に示すように、酸化シリコン膜１２およびシリコン膜１６の上面に、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）またはＰＥＣＶＤ法等によって酸化シリコン膜２０を形成する。特にＥＣＲ−ＰＥＣＶＤ法を用いた場合には、「Ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｆｏｒｍａｔｉｏｎ  ｏｆ  ｈｉｇｈ  ｑｕａｌｉｔｙ  ＳｉＯ２／Ｓｉ  ｉｎｔｅｒｆａｃｅ  ｕｓｉｎｇ  ＥＣＲ−ＰＥＣＶＤ」（Ｄ．Ａｂｅら、ＡＭ−ＬＣＤ  ２００１，  ｐ．９８）に報告されている通り、シリコン膜と酸化シリコン膜の間の界面準位密度を３．０×１０１０ｃｍ−２ｅＶ−１程度の非常に小さな値にでき、良好な界面形成を実現できる。この酸化シリコン膜２０は膜厚を１００ｎｍ程度以下とし、薄膜トランジスタのゲート絶縁膜として機能する。
【００４２】
次に、図５（ｃ）に示すように、スパッタリング法などの製膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、ゲート電極２２及びゲート配線膜を形成する。そして、このゲート電極２２をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜１６にソース領域２４、ドレイン領域２５及びチャネル形成領域２６を形成する。例えば、本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、ＸｅＣｌエキシマレーザを２００ｍＪ／ｃｍから４００ｍＪ／ｃｍ２  程度のエネルギー密度に調整して照射して不純物元素を活性化することによって、Ｎ型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに、２５０〜４００℃程度の温度で熱処理を行うことにより、不純物元素の活性化を行ってもよい。
【００４３】
次に、図５（ｄ）に示すように、酸化シリコン膜２０およびゲート電極２２の上面に、ＰＥＣＶＤ法などの製膜法によって、５００ｎｍ程度の膜厚の酸化シリコン膜２８を形成する。次に、酸化シリコン膜２０、２８を貫通してソース領域２４及びドレイン領域２５のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極３０及びドレイン電極３１を形成する。以上に説明した製造方法によって、本実施形態の薄膜トランジスタＴが形成される。
【００４４】
このように、本実施形態では、シリコン膜１６の膜厚を３０ｎｍ乃至１５０ｎｍとすることでシリコンの略単結晶粒１６ａ内の結晶欠陥の総数を小さくし、特性の良好な薄膜トランジスタを得ることが可能となる。また、グレイン・フィルタ５２及びその近傍の領域のシリコン膜をチャネル形成領域２６に含まれないように配置しているので、チャネル形成領域２６に結晶性の劣るシリコン膜が含まれることを回避し、薄膜トランジスタの特性をさらに向上させることが可能となる。更に前記略単結晶粒１６ａを形成する際には、パルス幅１５０ｎｓ乃至２５０ｎｓ程度の比較的パルス幅の長いエキシマレーザを用いることにより、比較的薄いシリコン膜１６であっても大きな略単結晶粒１６ａを形成することができる。
【００４５】
次に、本発明に係る薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、液晶表示装置のスイッチング素子として、あるいは有機ＥＬ表示装置の駆動素子として利用することができる。
【００４６】
図６は、本実施形態の電気光学装置の一例である表示装置１００の接続状態を示す図である。図５に示すように、表示装置１００は、表示領域１１１内に画素領域１１２を配置して構成される。画素領域１１２は有機ＥＬ発光素子を駆動する薄膜トランジスタを使用している。薄膜トランジスタは上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域１１５からは、発光制御線（Ｖｇｐ）および書き込み制御線が各画素領域に供給されている。ドライバ領域１１６からは、電流線（Ｉｄａｔａ）および電源線（Ｖｄｄ）が各画素領域に供給されている。書き込み制御線と定電流線Ｉｄａｔａを制御することにより、各画素領域に対する電流プログラムが行われ、発光制御線Ｖｇｐを制御することにより発光が制御される。ドライバ領域１１５及び１１６についても本発明のトランジスタが使用可能であり、特にドライバ領域に１１５に含まれる発光制御線（Ｖｇａｐ）および書き込み制御線を選択するバッファー回路にも好適である。
【００４７】
この表示装置１００は、種々の電子機器に適用可能である。図７は、表示装置１００を適用可能な電子機器の例を示す図である。
【００４８】
図７（ａ）は携帯電話への適用例であり、当該携帯電話２３０は、アンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の表示装置１００を備えている。このように本発明の表示装置は表示部として利用可能である。
【００４９】
図７（ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ２４０は、受像部２４１、操作部２４２、音声入力部２４３、および本発明の表示装置１００を備えている。このように本発明の表示装置は、ファインダや表示部として利用可能である。
【００５０】
図７（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０は、カメラ部２５１、操作部２５２、および本発明の表示装置１００を備えている。このように本発明の表示装置は、表示部として利用可能である。
【００５１】
図７（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０は、バンド２６１、光学系収納部２６２および本発明の表示装置１００を備えている。このように本発明の表示パネルは画像表示源として利用可能である。
【００５２】
図７（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター２７０は、筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、２７５、スクリ３ーン２７６、および本発明の表示装置１００を備えている。このように本発明の表示装置は画像表示源として利用可能である。
【００５３】
図７（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター２８０は、筐体２８２に光学系２８１および本発明の表示装置１００を備え、画像をスクリーン２８３に表示可能になっている。このように本発明の表示装置は画像表示源として利用可能である。
【００５４】
本発明のトランジスタを使用した表示装置１００は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機ＥＬ表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、薄膜トランジスタのチャネル形成領域に用いる半導体の略単結晶粒を形成する際に、前記半導体の膜厚を適切な値に設定するため、従来の多結晶シリコン薄膜トランジスタと同等もしくは同等以上のＳ値を実現することが可能となる。これにより、優良な電界効果移動度とＳ値を有する、特性の良い薄膜トランジスタを得ることが可能となる。
【図面の簡単な説明】
【図１】シリコン膜を形成する工程について説明する説明図である。
【図２】シリコンの略単結晶粒の最大粒径を説明する説明図である。
【図３】ガラス基板上に形成されたシリコンの略単結晶粒を示す平面図である。
【図４】シリコンの略単結晶粒を用いて形成される薄膜トランジスタについて、主にゲート電極とソース領域、ドレイン領域、チャネル形成領域に着目し、それ以外の構成を省略して示した平面図である。
【図５】薄膜トランジスタを形成する工程を説明する説明図である。
【図６】電気光学装置の一例である表示装置の接続状態を示す図である。
【図７】表示装置を適用可能な電子機器の例を示す図である。
【符号の説明】
１０  ガラス基板
１２、２０、２８  酸化シリコン膜
１４、１６  シリコン膜
１６ａ  シリコンの略単結晶粒
１８  トランジスタ領域
２２  ゲート電極
２４  ソース領域
２５  ドレイン領域
２６  チャネル形成領域
３０  ソース電極
３１  ドレイン電極
５２  グレイン・フィルタ
１００  表示装置
Ｔ  薄膜トランジスタ
【図１】
2004186207.tif 000003
【図２】
2004186207.tif 000004
【図３】
2004186207.tif 000005
【図４】
2004186207.tif 000006
【図５】
2004186207.tif 000007
【図６】
2004186207.tif 000008
【図７】
2004186207.tif 000009