(57)【要約】【課題】半導体をプリント基板に実装する場合、半導体のパッケージが多端子、複数列、狭ピッチになると半導体からプリント基板への配線が困難となる。【解決手段】半導体の端子配置を特定の場所に集めることにより、半導体からプリント基板への配線を容易にする。【選択図】  図１
2004186299.tif 000002
【特許請求の範囲】
【請求項１】
裏面に複数個の電気的結合をさせるための端子を複数列構造に配置した半導体パッケージであって、前記半導体パッケージの内周の端子を同電位の信号もしくは外部との接続を必要としない端子にて構成したことを特徴とする半導体装置。
【請求項２】
前記同電位の信号が電源端子であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記同電位の信号がＧＮＤ端子であることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記同電位の信号が電源端子と機能上電源に固定される端子とで構成することを特徴とする請求項１記載の半導体装置。
【請求項５】
前記同電位の信号がＧＮＤ端子と機能上ＧＮＤに固定される端子とで構成することを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
多端子、狭ピッチ、複数列のパッケージの場合の半導体の端子配置方法、基板実装方法に関するものである。
【０００２】
【従来の技術】
従来の技術について図１を用いて説明する。１００は半導体パッケージ本体である。１０１は半導体パッケージ１００を実装するプリント基板である。１０２は、半導体パッケージ１００の端子とプリント基板上の素子の配線である。１０３はパッケージの裏面中央に配置されたランドである。１０４は、半導体パッケージ裏面に配置された端子である。１０５は多層基板間を配線するためのビアである。
【０００３】
上記のように構成された場合、パッケージ裏面の外側に配置された端子１０４は、配線１０２を通してプリント基板上の他の素子と結線される。パッケージ裏面の内側に配置された端子１０４は、外側への配線ができないため、ビア１０５を通して他の層の基板へ配線される。或いは、パッケージ裏面の端子１０４のうち同一電位の端子をまとめることにより外側への配線を容易にする場合もある（例えば特許文献１参照）。
【０００４】
このビア１０５を配置するスペースは、端子１０３が配置されている部分よりもより中心に部に近いところに配置しなければならないが、端子数が多くなれば、パッケージ裏面の端子からプリント基板への配線はより困難になってくる。
【０００５】
【特許文献１】
特開平１１−２９７８７９号公報
【０００６】
【発明が解決しようとする課題】
半導体のパッケージの多端子化、狭ピッチ化、複数列化により、半導体パッケージの端子のうち内側の端子からプリント基板上の他の素子への配線は、より径の小さなビアを使い、半導体裏面の配線密度を上げる必要があるが限界がある。さらに密度が上がるとその分、配線数も増えるので、より層数の多いプリント基板を用いないと配線が不可能になる。しかしながら層数の多いプリント基板を用いた場合、コストが上がるという課題がある。本の発明はこの課題を解決するものである。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１記載の半導体装置は、裏面に複数個の電気的結合をさせるための端子を複数列構造に配置した半導体パッケージであって、前記半導体パッケージの内周の端子を同電位の信号もしくは外部との接続を必要としない端子を備えたものである。
【０００８】
上記構成により、前記内周の端子を前記半導体パッケージの裏面中央から他の層のプリント基板に配線することにより、半導体の端子からプリント基板への配線を容易にすることができる。
【０００９】
上記課題を解決するために、本発明の請求項２記載に記載の半導体装置は、前記同電位の信号が電源端子であることを特徴とするものである。
【００１０】
上記構成により、前記内周の電源端子を前記半導体パッケージの中央から他の層の基板に配線することにより、半導体の端子からプリント基板への配線を容易にすることができる。
【００１１】
上記課題を解決するために、本発明の請求項３記載に記載の半導体装置は、前記同電位の信号がＧＮＤ端子であることを特徴とするものである。
【００１２】
上記構成により、前記内周のＧＮＤ端子を前記半導体パッケージの中央から他の層の基板に配線することにより、半導体の端子からプリント基板への配線を容易にすることができる。
【００１３】
上記課題を解決するために、本発明の請求項４記載に記載の半導体装置は、前記同電位の信号が電源端子と機能上電源に固定される端子とで構成することを特徴とするものである。
【００１４】
上記構成により、前記内周の電源端子と機能上電源に固定される端子を前記半導体パッケージの中央から他の層の基板に配線することにより、半導体の端子からプリント基板への配線を容易にすることができる。
【００１５】
上記課題を解決するために、本発明の請求項５記載に記載の半導体装置は、前記同電位の信号がＧＮＤ端子と機能上ＧＮＤに固定される端子とで構成することを特徴とするものである。
【００１６】
上記構成により、前記内周のＧＮＤ端子と機能上ＧＮＤに固定される端子を前記半導体パッケージの中央から他の層の基板に配線することにより、半導体の端子からプリント基板への配線を容易にすることができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について、図を用いて説明する。
【００１８】
（実施の形態１）
図２は、本発明の第１の実施例であり、以下、図２について説明する。２００は、半導体パッケージ本体である。２０１は、半導体パッケージ本体を実装するプリント基板である。２０２は、半導体の端子からプリント基板へ引き出される配線である。２０３は、半導体のパッケージの裏面中央に配置されたランドである。２０４は、半導体の通常の端子である。２０５は、ＧＮＤ端子である。２０６は、未接続端子（以降、ＮＣ端子と記述）である。２０７は、機能上ＧＮＤ端子に固定する端子である。
【００１９】
また、実際に使われるパッケージの例として図３に実際のパッケージであるＬＬＧＡ（リードフレームランドグリッドアレイ）の構造について説明する。３００は、ＬＬＧＡパッケージである。３０１はリードフレームである。３０２は半導体のＩ／Ｏ端子である。３０３は半導体のチップである。３０４は第１のリード、３０５は第２のリード、３０６は第３のリード、３０７は第４のリードである。３０８はチップのＩ／Ｏ端子３０２とリードフレーム３０１を結線するワイヤーである。
【００２０】
以上のように構成された半導体装置について、以下にその構成を説明する。半導体パッケージ２００の裏面にＧＮＤ端子２０５もしくはＮＣ端子２０６もしくはＧＮＤに固定する端子２０７を半導体パッケージの内周に配置する。その他の半導体の通常の端子２０４は、ＧＮＤ端子２０５およびＮＣ端子２０６およびＧＮＤに固定する端子２０７の外周に配置する。半導体の通常の端子２０４から外側方向へプリント基板２０１へ配線を引き出す。同電位の信号端子２０５は、ランド２０３に接続する。ランド２０３は、プリント基板２０１の他の層を通し配線を行なう。
【００２１】
ＬＬＧＡパッケージ３００において、半導体のチップ３０３から第１のリード３０４、第２のリード３０５、第３のリード３０６、第４のリード３０７へ電気的に結線するためのワイヤー３０８を接続する。第４のリードは長いためワイヤーをボンディングする場所の自由度が高い。
【００２２】
すなわち、上記方法によると、作成された半導体パッケージの最内周には、ＧＮＤ端子２０５もしくはＮＣ端子２０６もしくはＧＮＤに固定する端子２０７が配置されているため、パッケージの内周の端子をプリント基板へ引き出す必要がなくなり、プリント基板上の配線が容易になる。また、ＬＬＧＡパッケージ３００を用いた場合には、半導体のＩ／Ｏ端子３０２とリードフレーム３０１を結線するワイヤーの自由度が高いため内周に同電位の端子を配置することが容易に実現できる。実施例１では端子の配列が３列の場合を示したが、他のパッケージでも実現できることは言うまでもない。
【００２３】
上記の実施例では、２０５がＧＮＤ端子である例を示したが、２０５が電源である場合、２０７が電源に固定する端子である場合にも同様の効果が得られる。また、２０５が同電位の信号であり、２０７が２０５と同電位である場合も同様の効果が得られる。また、ＮＣ端子がない場合でも同様の効果が得られることは言うまでもない。
【００２４】
【発明の効果】
裏面に複数個の電気的結合をさせるための端子を複数個構造に配置した半導体パッケージであって、前記半導体パッケージの内周の端子を同電位の信号もしくは外部との接続を必要としない端子にて構成することにより、半導体パッケージ裏面の内周に配置した端子から他の素子へ配線をする必要がなくかつ同電位の端子が内周に固まることによりこの同電位部も容易に配線できる。さらに半導体パッケージの内周部を通してプリント基板の他の部品への配線をする必要がなくなり配線が容易になる。
【図面の簡単な説明】
【図１】従来例における半導体装置を示す図
【図２】本発明の第１の実施形態における半導体装置を示す図
【図３】本発明の第１の実施形態におけるパッケージを示す図
【符号の説明】
１００，２００  半導体パッケージ本体
１０１，２０１  プリント基板
１０２，２０２  半導体の端子からプリント基板へ引き出される配線
１０３，２０３  ランド
１０４，２０４  半導体の通常の端子
１０５  多層基板間を配線するためのビア
２０５  ＧＮＤ端子
２０６  ＮＣ端子（未接続端子）
２０７  ＧＮＤ端子に固定する端子
３００  ＬＬＧＡパッケージ
３０１  リードフレーム
３０２  半導体のＩ／Ｏ端子
３０３  半導体のチップ
３０４  第１のリード
３０５  第２のリード
３０６  第３のリード
３０７  第４のリード
３０８  ワイヤー
【図１】
2004186299.tif 000003
【図２】
2004186299.tif 000004
【図３】
2004186299.tif 000005