(57)【要約】【課題】アクティブマトリクス型の液晶表示装置に用いられる表示装置用電極基板において、隣接する画素電極同士によるショートを減らして歩留まりを向上させる。【解決手段】信号線１０１と画素ＴＦＴ１１０のドレイン電極１１３とを接続するコンタクトホール１１５を画素電極１２０と重畳する位置に設ける。隣接する画素電極１２０ａと１２０ｂとの境界部分にコンタクトホール１１５が存在していないので、コンタクトホール１１５の下部に残留する電極材料の影響を受けることがなくなり、画素電極形成時に隣接する画素電極同士によるショートを減らすことができる。【選択図】      図１
2004246284.tif 000002
【特許請求の範囲】
【請求項１】
主面上に、マトリクス状に配置された複数の走査線及び複数の信号線と、このマトリクスの各格子毎に配置された複数の画素電極と、
制御電極が前記走査線に接続され、一方の主電極が前記信号線に接続され、他方の主電極が前記画素電極に接続され、前記走査線に供給されるゲート信号により前記信号線と前記画素電極との間を導通させて前記信号線に供給されたビデオ信号を前記画素電極に書き込む、前記各格子毎に設けられた画素スイッチング素子とを備えた表示装置用電極基板において、
前記信号線と前記画素スイッチング素子の一方の主電極とを接続するコンタクトホールが前記画素電極と重畳する位置に設けられていることを特徴とする表示装置用電極基板。
【請求項２】
前記信号線を挟んで隣接する２つの画素電極のうちの一方の画素電極の端が前記コンタクトホールの一部分と重畳する位置に設けられ、且つ他方の画素電極の端が前記コンタクトホールの開口端から前記コンタクトホールのテーパー部分の水平距離以上に離れていることを特徴とする請求項１に記載の表示装置用電極基板。
【請求項３】
主面上に、マトリクス状に配置された複数の走査線及び複数の信号線と、このマトリクスの各格子毎に配置された複数の画素電極と、
制御電極が前記走査線に接続され、一方の主電極が前記信号線に接続され、他方の主電極が前記画素電極に接続され、前記走査線に供給されるゲート信号により前記信号線と前記画素電極との間を導通させて前記信号線に供給されたビデオ信号を前記画素電極に書き込む、前記各格子毎に設けられた画素スイッチング素子とを備えた表示装置用電極基板において、
前記信号線と前記画素スイッチング素子の一方の主電極とを接続するコンタクトホールが前記信号線と重畳する位置に設けられ、且つ前記信号線を挟んで隣接する２つの画素電極のそれぞれの前記コンタクトホールと重畳する部分が前記コンタクトホールの開口端から前記コンタクトホールのテーパー部分の水平距離以上離れていることを特徴とする表示装置用電極基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は表示装置用電極基板に係わり、詳しくはアクティブマトリクス型の液晶表示装置に用いられるアレイ基板の構造に関する。
【０００２】
【従来の技術】
近年、平面表示装置の分野では、高コントラストでクロストークが小さく、また透過型表示や大面積化が可能などの理由からアクティブマトリクス型の液晶表示装置（以下、液晶表示装置という）が主流になりつつある。
【０００３】
図７はこの種の液晶表示装置の従来例を示す概略平面図である。また、図８は図７のＡ−Ｂ−Ｃ線における概略断面図、図９は図７のＤ−Ｅ線における概略断面図である。
【０００４】
液晶表示装置は、大別すると、アレイ基板１００と対向基板２００とから構成され、図示しないシール部材により封止されたセル内部には液晶層３００が充填されている。
【０００５】
アレイ基板１００は、ガラス基板１０５上に走査線１０２、この走査線１０２と平面的に並行して配置された補助容量配線１３０、及び絶縁膜１６０を介してこれらの配線と平面的に直交するように配置された信号線１０１を備えている。また、信号線１０１と走査線１０２の交差部分には画素スイッチング素子となる画素ＴＦＴ１１０が形成されている。この画素ＴＦＴ１１０の表面には保護膜１７０が形成され、さらに信号線１０１と補助容量配線１３０とで囲まれる領域内には、カラーフィルター１８０と画素電極１２０（図中、太線で示す領域）とが形成されている。画素ＴＦＴ１１０は、半導体層１１１と、走査線１０２と接続されたゲート電極１１２と、信号線１０１と接続されたドレイン電極１１３と、画素電極１２０と接続されたソース電極１１４とから構成されている。
【０００６】
なお、符号１４０は画素ＴＦＴ１１０のドレイン電極１１３と画素電極１２０とを接続する引き出し配線、符号１５０はゲート絶縁膜、符号１９０は画素電極１２０の表面に形成された配向膜である。また、ガラス基板１０５の外側には偏光板１９５が貼り付けられている。
【０００７】
対向基板２００は、ガラス基板２２０上に、対向電極２１０、配向膜２３０が順に形成されている。また、ガラス基板２２０の外側には偏光板２４０が貼り付けられている。
【０００８】
上記構成による液晶表示装置の動作について簡単に説明する。図示しないＹドライバ（走査線駆動回路）から各走査線１０２へゲート信号が供給されると、その走査線１０２に接続する画素ＴＦＴ１１０がオンしてソース−ドレイン間が導通し、ビデオ信号の書き込みが可能な状態となる。これと同期して図示しないＸドライバ（信号線駆動回路）から各信号線１０１へビデオ信号を供給しておくと、信号線１０１にサンプリングされたビデオ信号は画素ＴＦＴ１１０のソース−ドレイン間が導通したタイミングで画素電極１２０へ書き込まれる。このビデオ信号は画素電極１２０と対向電極２１０（及び図示しない補助容量電極と補助容量配線１３０）との間に信号電圧として保持され、この間、前記信号電圧の大きさに応じて液晶層３００が応答することによって、図示しないバックライト光の透過光量が画素毎に制御される。このような動作を１フレーム期間内に全ての画素に対して実施することにより、一画面分の透過画像が表示される。
【０００９】
【特許文献１】
特開２００２−２９６６１９号公報
【００１０】
【発明が解決しようとする課題】
ビデオ信号を供給する信号線１０１と画素ＴＦＴ１１０のドレイン電極１１３は、図８（又は図９）に示すようにコンタクトホール１１５の部分で接続されている。従来、コンタクトホール１１５は隣接する画素電極１２０間に配置され、コンタクトホール１１５の開口部分において、隣接する画素電極１２０のそれぞれの端部は一定の距離で隔てられていた。
【００１１】
しかしながら、図８に示すように、画素電極形成時の誤差によって、コンタクトホール１１５の下部から左右の画素電極１２０までの距離Ａが、コンタクトホール１１５のテーパー部の距離Ｂよりも短くなると、画素電極１２０の形成時にＩＴＯなどの電極材料がコンタクトホール１１５の下部（図９の矢印部分）に残留しやすくなり、これらの残留した電極材料によって隣接する画素電極１２０同士がショートするおそれがあった。このように、隣接する画素電極１２０同士がショートすると、これらの画素は本来の書き込み電圧を保持できない欠陥画素となるため、歩留まりが低下するという課題があった。
【００１２】
本発明の目的は、隣接する画素電極同士のショートを減らして、液晶表示装置を歩留まりよく作製することができる表示装置用電極基板を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、主面上に、マトリクス状に配置された複数の走査線及び複数の信号線と、このマトリクスの各格子毎に配置された複数の画素電極と、制御電極が前記走査線に接続され、一方の主電極が前記信号線に接続され、他方の主電極が前記画素電極に接続され、前記走査線に供給されるゲート信号により前記信号線と前記画素電極との間を導通させて前記信号線に供給されたビデオ信号を前記画素電極に書き込む、前記各格子毎に設けられた画素スイッチング素子とを備えた表示装置用電極基板において、前記信号線と前記画素スイッチング素子の一方の主電極とを接続するコンタクトホールが前記画素電極と重畳する位置に設けられていることを要旨とする。
【００１４】
請求項２の発明は、請求項１において、前記信号線を挟んで隣接する２つの画素電極のうちの一方の画素電極の端が前記コンタクトホールの一部分と重畳する位置に設けられ、且つ他方の画素電極の端が前記コンタクトホールの開口端から前記コンタクトホールのテーパー部分の水平距離以上に離れていることを要旨とする。
【００１５】
請求項３の発明は、主面上に、マトリクス状に配置された複数の走査線及び複数の信号線と、このマトリクスの各格子毎に配置された複数の画素電極と、制御電極が前記走査線に接続され、一方の主電極が前記信号線に接続され、他方の主電極が前記画素電極に接続され、前記走査線に供給されるゲート信号により前記信号線と前記画素電極との間を導通させて前記信号線に供給されたビデオ信号を前記画素電極に書き込む、前記各格子毎に設けられた画素スイッチング素子とを備えた表示装置用電極基板において、前記信号線と前記画素スイッチング素子の一方の主電極とを接続するコンタクトホールが前記信号線と重畳する位置に設けられ、且つ前記信号線を挟んで隣接する２つの画素電極のそれぞれの前記コンタクトホールと重畳する部分が前記コンタクトホールの開口端から前記コンタクトホールのテーパー部分の水平距離以上離れていることを要旨とする。
【００１６】
【発明の実施の形態】
以下、実施の形態として、本発明に係わる表示装置用電極基板を液晶表示装置に適用した場合について説明する。なお、実施の形態における各図では、図７〜図９と同等部分に同一符号を付している。
【００１７】
図２は本実施の形態に係わる液晶表示装置の全体構成を示す説明図であり、（ａ）は上下基板の構成を示す説明図、（ｂ）はアレイ基板の構成を示す説明図である。
【００１８】
アレイ基板１００上には、表示領域となる画素エリア１９６と、外部からビデオ信号や制御信号などを入力するためのＯＬＢパッド１９７と、信号線１０１にビデオ信号を供給するＸドライバ１９８と、走査線１０２にゲート信号を供給するＹドライバ１９９とが形成されている。
【００１９】
画素エリア１９６には、複数の信号線１０１と複数の走査線１０２（いずれも一つを図示）がマトリクス状に配置されると共に、走査線１０２と並行に補助容量配線１３０が配置されている。また、前記マトリクスの各格子毎に画素ＴＦＴ１１０と、この画素ＴＦＴ１１０と対応する画素電極１２０が配置されている（図中、破線で示す領域が画素となる）。
【００２０】
画素ＴＦＴ１１０の制御電極であるゲート電極１１２は行毎に走査線１０２に接続され、一方の主電極であるドレイン電極１１３は列毎に信号線１０１に接続され、さらに他方の主電極であるソース電極１１４は画素電極１２０及び補助容量素子１３１に接続されている。補助容量素子１３１は、画素電極１２０と補助容量配線１３０との間に補助容量（Ｃｓ）を形成している。また補助容量配線１３０には、図示しない外部回路から所定の補助容量電圧が供給されている。
【００２１】
一方、画素電極１２０と相対する対向電極２１０は対向基板２００側に配置されており、図示しない外部回路から所定の対向電圧が供給されている。
【００２２】
上記アレイ基板１００と対向基板２００とを対向配置するとともに、その周囲をシール材４００で封止してセルを形成し、その内部に液晶層３００を封入することで液晶表示装置が完成する。なお、画素ＴＦＴ１１０とＸドライバ１９８、Ｙドライバ１９９の図示しないスイッチング素子は、ともにポリシリコンＴＦＴにより同一プロセスでアレイ基板１００上に形成されている。
【００２３】
次に、上記のように構成された液晶表示装置のアレイ基板１００について、各実施の形態における電極構造を説明する。なお、説明の都合上、信号線１０１を挟んで隣接する２つの画素電極１２０を適宜に１２０ａ、１２０ｂと区分して記述する。
【００２４】
［実施の形態１］
図１は実施の形態１に係わる液晶表示装置の一画素当たりの構成を示す概略平面図、図３は図１のＡ′−Ｂ′線における概略断面図である。
【００２５】
本実施の形態では、信号線１０１と画素ＴＦＴ１１０のドレイン電極１１３とを接続するコンタクトホール１１５が、画素電極１２０ａと重畳する位置に設けられている。画素電極１２０ａは、コンタクトホール１１５の窪みを覆うように形成され、隣接する画素電極１２０ｂとの間はカラーフィルター１８０上の平坦部分において所定距離だけ隔てられている。
【００２６】
上記実施の形態１によれば、隣接する画素電極１２０ａと１２０ｂとの境界部分にはコンタクトホール１１５が存在しておらず、画素電極１２０ａ、１２０ｂのそれぞれの端部１２１ａ、１２１ｂはカラーフィルター１８０の平坦部分に所定距離だけ離れた位置に形成されているため、画像形成時の誤差により画素電極１２０の位置がずれたとしても、従来例（図８）のように、隣接する画素電極同士がコンタクトホール１１５の下部に残留する電極材料によりショートすることはない。
【００２７】
このように、本実施の形態に示す電極構造では、コンタクトホール１１５の下部に残留する電極材料の影響を受けることがないため、画素電極形成時に隣接する画素電極同士によるショートを減らすことができる。
【００２８】
［実施の形態２］
図４は実施の形態２に係わる液晶表示装置の一画素当たりの構成を示す概略平面図、図５は図４のＡ″−Ｂ″線における概略断面図である。
【００２９】
本実施の形態では、コンタクトホール１１５の一部が画素電極１２０ａの端部１２１ａと重畳するように配置されている。図５では、画素電極１２０ａの端部１２１ａがコンタクトホール１１５の底辺部まで形成されている例を示している。ただし、画素電極１２０ａの端部１２１ａはテーパー部まで形成されているものであってもよい。他方、隣接する画素電極１２０ｂは、コンタクトホール１１５のテーパー部分の水平距離をＣとすると、その端部１２１ｂがコンタクトホール１１５の開口端から距離Ｄ（＞Ｃ）だけ離れた位置に形成されている。
【００３０】
上記実施の形態２によれば、コンタクトホール１１５の一部とが画素電極１２０ａの端部１２１ａと重畳し、且つ画素電極１２０ｂの端部１２１ｂがコンタクトホール１１５の開口端から距離Ｄだけ離れた位置に形成されているため、画像形成時の誤差により画素電極１２０の位置がずれたとしても、従来例（図８）のように、隣接する画素電極１２０ａ、１２０ｂのそれぞれの端部１２１ａ、１２１ｂが画素電極形成時にコンタクトホール１１５の下部に残留する電極材料によりショートすることはない。
【００３１】
このように、本実施の形態に示す電極構造では、コンタクトホール１１５の下部に残留する電極材料の影響を受けることがないため、画素電極形成時に隣接する画素電極同士によるショートを減らすことができる。
【００３２】
また、本実施の形態では、図１に比べてコンタクトホール１１５が信号線１０１側に配置されているため、実施の形態１よりも開口率を高くすることが可能となる。
【００３３】
［実施の形態３］
図６は実施の形態３に係わる液晶表示装置の一画素当たりの構成を示す概略平面図である（断面図は省略する）。
【００３４】
本実施の形態では、コンタクトホール１１５が図７の従来例と同じく信号線１０１と重畳する位置に配置されている。そして、信号線１０１を挟んで隣接する画素電極１２０ａ、１２０ｂにおいて、それぞれのコンタクトホール１１５と重畳する部分１２１ａ′、１２１ｂ′がコンタクトホール１１５の開口端から距離Ｄ（＞Ｃ）だけ離れて形成されている。なお、図６では距離Ｄ、Ｃを示していないが、実施の形態２で説明した位置での距離を指している。
【００３５】
上記実施の形態３によれば、コンタクトホール１１５は信号線１０１と重畳する位置に配置されているが、隣接する画素電極１２０ａ、１２０ｂのそれぞれのコンタクトホール１１５と重畳する部分１２１ａ′、１２１ｂ′が、コンタクトホール１１５の開口端から距離Ｄだけ離れた位置に形成されているため、画像形成時の誤差により画素電極１２０の位置がずれたとしても、従来例（図８）のように、隣接する画素電極１２０ａ、１２０ｂのそれぞれの端部１２１ａ、１２１ｂ（１２１ａ′、１２１ｂ′を含む、図６には符号を図示せず）が画素電極形成時にコンタクトホール１１５の下部に残留する電極材料によりショートすることはない。
【００３６】
このように、本実施の形態に示す電極構造では、コンタクトホール１１５の下部における電極材料の残留を考慮する必要がないため、画素電極形成時に隣接する画素電極同士によるショートを減らすことができる。
【００３７】
【発明の効果】
以上説明したように、本発明によれば、コンタクトホールの下部に残留する電極材料の影響を受けることがなく、画素電極形成時に隣接する画素電極同士のショートを減らすことができるため、欠陥画素の発生を少なくすることができる。したがって、本発明に係わる表示装置用電極基板を液晶表示装置のアレイ基板とした場合は、液晶表示装置を歩留まりよく作製することができる。
【図面の簡単な説明】
【図１】実施の形態１に係わる液晶表示装置の一画素当たりの構成を示す概略平面図。
【図２】実施の形態に係わる液晶表示装置の全体構成を示す説明図。（ａ）は上下基板の構成を示す説明図。（ｂ）はアレイ基板の構成を示す説明図。
【図３】図１のＡ′−Ｂ′線における概略断面図。
【図４】実施の形態２に係わる液晶表示装置の一画素当たりの構成を示す概略平面図。
【図５】図４のＡ″−Ｂ″線における概略断面図。
【図６】実施の形態３に係わる液晶表示装置の一画素当たりの構成を示す概略平面図。
【図７】液晶表示装置の従来例を示す概略平面図。
【図８】図７のＡ−Ｂ−Ｃ線における概略断面図。
【図９】図７のＤ−Ｅ線における概略断面図。
【符号の説明】
１００…アレイ基板
１０１…信号線
１０２…走査線
１０５…ガラス基板
１１０…画素ＴＦＴ
１１１…半導体層
１１２…ゲート電極
１１３…ドレイン電極
１１４…ソース電極
１１５…コンタクトホール
１２０…画素電極
１３０…補助容量配線
１８０…カラーフィルター
１９５…偏光板
１９６…画素エリア
１９７…ＯＬＢパッド
１９８…Ｘドライバ
１９９…Ｙドライバ
２００…対向基板
２１０…対向電極
２２０…ガラス基板
２３０…配向膜
２４０…偏光板
３００…液晶層
４００…シール材
【図１】
2004246284.tif 000003
【図２】
2004246284.tif 000004
【図３】
2004246284.tif 000005
【図４】
2004246284.tif 000006
【図５】
2004246284.tif 000007
【図６】
2004246284.tif 000008
【図７】
2004246284.tif 000009
【図８】
2004246284.tif 000010
【図９】
2004246284.tif 000011