(57)【要約】【課題】制御用ＦＥＴのＯＮ抵抗が下がった場合でも、ＦＥＴの破壊や電流ヒューズの溶断がなく、安全なバッテリーパックを実現できる。【解決手段】短絡検出コンパレータ３６の基準電圧を固定することなく、放電過電流検出コンパレータ３５の基準電圧と短絡検出コンパレータ３６の基準電圧とを関連を持たせて設定することで、問題点を解決する。短絡検出コンパレータ３６の基準電圧を放電過電流検出コンパレータ３５の基準電圧生成部分をＲ１，Ｒ２，Ｒ３の一部で共有することにより、基準値を設定する。【選択図】　　　　図２
2004104956.tif 000002
【特許請求の範囲】
【請求項１】
２次電池の過充電、過放電、あるいは過電流を検出して、該２次電池を過充電、過放電あるいは過電流から保護する場合に、該過電流の検出レベルが２レベル以上存在する半導体装置の充放電保護回路において、
該２次電池の放電過電流および短絡電流を検出する検出レベルを設定する基準電圧を、前記二以上の検出手段の間で関連付けて設定する基準電圧生成手段を具備したことを特徴とする充放電保護回路。
【請求項２】
請求項１記載の充放電保護回路において、
前記基準電圧生成手段は、二以上の検出手段で共有されることにより、第二以上の検出手段の過電流の検出レベルが第一の検出手段の過電流の検出レベルの倍数で設定されることを特徴とする充放電保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２次電池を使用する各種携帯機器における充放電保護回路、あるいは２次電池のバッテリーパックとして使用する充放電保護回路に関するものである。
【０００２】
【従来の技術】
従来の充放電保護回路としては、例えば、特開平７−１３１９３８号公報に記載された充放電制御回路と充電式電源装置のように、２次電池に電圧分割回路と、その電圧分割回路の一部に充電用電圧検出回路と過放電用電圧検出回路とが並列に接続され、制御回路が過充電および過放電用の電圧検出回路から２次電池の状態を検出して、外部機器へ電源供給あるいは外部電源による充電を制御している。また、制御回路は、電圧分割回路に直列に設けられたスイッチ素子を制御して電圧分割回路に流れる電流を低減化している。
【０００３】
しかし、上記のような構成の充放電保護回路あるいはバッテリーパックでは、充電器が接続される端子に接続されているトランジスタについては高耐圧構造が要求される。このように、全てのトランジスタを集積化した回路により実現すると、高耐圧構造が要求されない端子にも高耐圧構造になってしまい、その結果、充放電保護回路のチップ面積が大きくなってしまう、という問題があった。
【０００４】
そこで、例えば、特開平１１−１０３５２８号公報に記載の充放電保護回路およびバッテリーパックでは、レベルシフト回路を構成するトランジスタのうち、ソースレベルあるいはドレインレベルとして高電圧を受ける可能性があるトランジスタを高耐圧構造とする。高耐圧が要求されない他のトランジスタは全て低耐圧構造とすることにより、チップ面積の縮小を計り、回路規模の小さな高耐圧特性を有する充放電保護回路を実現している。
【０００５】
【特許文献１】
特開平７−１３１９３８号公報
【特許文献２】
特開平１１−１０３５２８号公報
【０００６】
【発明が解決しようとする課題】
このように、上記公報に記載の充放電保護回路あるいはバッテリーパックの過電流検出機能には、比較的検出遅延時間が長い、いわゆる過電流検出回路（第１の検出レベル）と、遅延時間が第１の検出レベルよりも短い短絡検出回路（第２の検出レベル）とが存在している。第１の検出レベルは、一般的にはＦＥＴのＯＮ抵抗に合わせて設定されるが、第２の検出レベルは、ＦＥＴのＯＮ抵抗にかかわらず、固定で設定されている。
しかしながら、上記従来の保護回路用半導体装置では、放電過電流の第２の検出レベルはＦＥＴのＯＮ抵抗にかかわらず常に一定の値であったため、ＦＥＴのＯＮ抵抗が低くなってくると、第２の検出レベルに達して検出するために、流れる電流値が大きくなり、大電流が流れても、検出の遅延時間が長いために、ＦＥＴが破壊したり、電流ヒューズが切れてしまう可能性があった。
【０００７】
例えば、ＦＥＴ１個当りのＯＮ抵抗が２０ｍΩのＦＥＴを使用している場合、そのＦＥＴの特性に合わせて、第１の検出レベルが０．２Ｖ、第２の検出レベルが０．５Ｖに設定されていると、過電流の値としては、ＦＥＴは２個直列接続されているので、ＯＮ抵抗は４０ｍΩとなり、
０．２Ｖ÷４０ｍΩ＝５Ａ
０．５Ｖ÷４０ｍΩ＝１２．５Ａ
となって、０〜５Ａまでは正常状態、５Ａ〜１２．５Ａまでは第１の過電流状態、１２．５Ａ以上は第２の過電流状態（短絡状態）となる。
【０００８】
しかし、ＦＥＴ１個当りのＯＮ抵抗が１０ｍΩのＦＥＴに合わせて、第１の検出レベルを０．１Ｖに設定された場合、この場合でも第２の検出レベルが固定であると、
０．１Ｖ÷２０ｍΩ＝５Ａ
０．５Ｖ÷２０ｍΩ＝２５Ａ
となって、正常状態は０〜５Ａで上記の場合と同じであるが、第１の過電流状態が５Ａ〜２５Ａと広がり、第２の過電流状態は２５Ａ以上となって、２５Ａ近くの電流が流れても、ＦＥＴがＯＦＦするまでの遅延時間は、第１の過電流の遅延時間となり、ＦＥＴの破壊やヒューズの溶断が起こってしまう、という問題がある。
【０００９】
本発明の目的は、このような問題を解消し、放電過電流検出コンパレータの基準電圧を固定せず、制御用ＦＥＴのＯＮ抵抗が下がった場合でも、ＦＥＴの破壊や電流ヒューズが溶断することなく、適切な短絡検出電流を設定することができ、より安全な充放電保護回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の充放電保護回路は、短絡コンパレータの基準電圧を固定にすることなく、過電流検出コンパレータの基準電圧と関連を持たせて設定することで、上記のような問題点を解消している。
すなわち、本発明の特徴は、短絡コンパレータの基準電圧と過電流検出コンパレータの基準電圧を関連付けて設定することであり、例えば、図２に示すように、短絡コンパレータの基準電圧を過電流検出コンパレータの基準電圧生成部分とを共有している。
【００１１】
【発明の実施の形態】
以下、本発明の実施例を、図面により詳細に説明する。
図１は、本発明を用いた半導体装置と、該半導体装置を使用したバッテリーパック内の保護回路のブロック構成図である。
太線内部の半導体装置は、概ね過充電検出器１５と、過放電検出器２１と、放電過電流検出器２０と、短絡検出器１８と、充電過電流検出器１６と、遅延回路１７と、発振器１１と、カウンター１４と、ロジック回路１２，１９と、レベルシフト１３とから構成されている。
【００１２】
バッテリーパック１０内には、電池セル２５とコンデンサ２６とが並列に接続され、電流ヒューズ２１を介して過電流・短絡負荷２２の＋端子へ、また、放電制御用ＦＥＴ２４と充電制御用ＦＥＴ２３を介して過電流・短絡負荷２２の−端子へ、それぞれ接続されている。
半導体装置のＶＤＤ（ドレイン端子）とＶＳＳ（ソース端子）間には、電池セル２５が接続される。これらのＶＤＤとＶＳＳ端子間の分割抵抗には、過充電検出器１５と過放電検出器２１の入力側が接続され、これらの検出器１５，２１の出力側には、発振器１１とロジック回路１２，１９が接続される。発振器１１にはカウンター１４が接続され、カウンター１４は各ロジック回路１２，１９に接続される。
【００１３】
半導体装置のＶ−端子と電源Ｖｒｅｆ２を入力として短絡検出器１８が接続され、出力側に遅延回路１７が接続される。また、Ｖ−端子と電源Ｖｒｅｆ１を入力として放電過電流検出器２０が接続され、出力側には発振器１１とロジック回路１９が接続される。同じく、Ｖ−端子と電源Ｖｒｅｆ３を入力として充電過電流検出器１６が接続され、出力側には発振器１１とロジック回路１２が接続される。バッテリーパック１０の放電制御用ＦＥＴ２４には、Ｄｏｕｔ端子が接続され、Ｄｏｕｔ端子には半導体装置内のロジック回路１９が接続される。また、充電制御用ＦＥＴ２３には、Ｃｏｕｔ端子が接続され、Ｃｏｕｔ端子にはレベルシフト１３が接続される。
【００１４】
過充電検出器１５により過充電が、または過放電検出器２１により過放電が、放電過電流検出器２０により放電過電流が、または短絡検出器１８により短絡が、充電過電流検出器１６により充電過電流が、それぞれ検出されると、発振器１１が動作し始めて、カウンター１４が動作し出す。そして、カウンター１４がそれぞれの検出時に設定されている遅延時間をカウントすると、ロジック回路１９を通して、過充電、充電過電流の場合には、Ｃｏｕｔ出力がローレベルとなり、過放電、過電流、短絡の場合には、Ｄｏｕｔ出力がローレベルとなる。
【００１５】
図２は、図１における放電過電流検出器２０と短絡検出器１８の詳細回路図である。
図２では、それぞれ放電過電流検出コンパレータ３５と短絡検出コンパレータ３６と呼び名と符号を変えている。
放電過電流検出コンパレータ３５および短絡検出コンパレータ３６の−入力にはＶ−端子電圧が接続されており、放電過電流検出コンパレータ３５の＋入力にはＶｒｅｆ１（Ｂ入力）が、また短絡検出コンパレータ３６の＋入力にはＶｒｅｆ２（Ｃ入力）が接続されている。
【００１６】
図１における半導体装置のＦＥＴ２７は、図２では、ＦＥＴ３１〜３４で示している。また、図１における基準電圧Ｖｒｅｆ１およびＶｒｅｆ２を、図２では、Ｖ−端子に接続された抵抗Ｒ１，Ｒ２，Ｒ３の分割抵抗により取得された電圧Ｂおよび電圧Ｃで示している。なお、抵抗値Ｒ１＝Ｒ２＝Ｒ３に設定すれば、短絡検出電圧を放電過電流検出電圧の倍数として表わすことができるので便利である。
【００１７】
過電流が流れると、Ｖ−端子電圧が上昇し、その電圧がＶｒｅｆ１またはＶｒｅｆ２のレベルまで上昇すると、コンパレータ３５，３６が反転して、放電過電流または短絡を検出し、ＯＦＦ信号を出力する。従って、Ｖｒｅｆ１が放電過電流検出電圧、Ｖｒｅｆ２が短絡検出電圧となる。
放電過電流検出電圧はＦＥＴのＯＮ抵抗に合わせて、抵抗Ｒ１をトリミングすること等により、図２のＶｒｅｆ１の値を所望の電圧に合わせ込む。この時、Ｖｒｅｆ１は、
Ｖｒｅｆ１＝Ｖｒｅｆ×Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）
となる。
【００１８】
この時に、Ｒ２＝Ｒ１にしておくと、短絡検出電圧は、
2004104956.tif 000003
となって、放電過電流検出電圧の２倍にすることができる。
同様に、Ｒ２とＲ３の比を変えることにより、短絡検出電圧を放電過電流検出電圧のｎ倍に自由に設定することができる。
【００１９】
図１では、本発明の充放電保護回路をバッテリーパックに収容した例を示しているが、その他にも、２次電池を使用する各種携帯機器に充放電保護回路を収容する場合や、あるいはその他の電気機器に収容する場合など、本発明は、種々の分野に適用が可能である。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、短絡検出電圧を放電過電流検出電圧の倍数で設定することができるので、従来のように、放電過電流検出電圧の設定値に関係なく、短絡検出電圧を一定にしていた場合と比較して、ＦＥＴの破壊や電流ヒューズが溶断することなく、適切な短絡検出電流を設定することができるので、より安全なバッテリーパックを実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す充放電保護回路およびバッテリーパックのブロック構成図である。
【図２】図１における放電過電流検出器および短絡検出器の詳細回路図である。
【符号の説明】
１０…バッテリーパック、１１…発振器、１２…ロジック回路、
１３…レベルシフト回路、１４…カウンター、１５…過充電検出器、
１６…充電過電流検出器、１５…過充電検出器、１７…遅延回路、
１８…短絡検出器、１９…ロジック回路、２０…放電過電流検出器、
２１…電流ヒューズ、２２…過電流・短絡負荷、２３…充電制御用ＦＥＴ、
２４…放電制御用ＦＥＴ、２５…電池セル、２６…コンデンサ、
１７…制御用ＦＥＴ、３１〜３４…制御用ＦＥＴ、
３５…放電過電流検出コンパレータ、３６…短絡検出コンパレータ、
Ｖ−…Ｖ−端子、Ｒ１，Ｒ２，Ｒ３…抵抗、Ｖｒｅｆ１…第１基準電圧、
Ｖｒｅｆ２…第２基準電圧。
【図１】
2004104956.tif 000004
【図２】
2004104956.tif 000005