(57)【要約】【課題】本発明は２出力型のＴＣＸＯにおいて前記ＴＣＸＯのバッファ回路が電力を消費する問題点を解決し、前記ＴＣＸＯがＣＭＯＳインバータバッファ回路を備えると共に、該バッファ回路の周波数特性及び起動特性を最適化したので、周波数特性及び起動特性に優れ省電力できる２出力型ＴＣＸＯを提供することを目的とする。【解決手段】アナログ信号をデジタル信号に変換するＣＭＯＳインバータを備えた２出力型水晶発振器であって、前記ＣＭＯＳインバータの入力に直列接続した第１の抵抗を１００Ω〜１ｋΩとし、ＣＭＯＳインバータの入出力間に接続した第２の抵抗を５００ｋΩ〜１ＭΩとし、前記第１の抵抗に直列接続したコンデンサの容量値を１００ｐＦ〜１０００ｐＦとしたことを特徴とする２出力型水晶発振器。【選択図】　　　　　　　　　図１
2004007036.tif 000002
【特許請求の範囲】
【請求項１】
水晶発振回路部と、前記水晶発振回路部が出力するアナログ信号をデジタル信号に変換するバッファ回路とを備えた２出力型水晶発振器であって、前記バッファ回路がＣＭＯＳインバータと、前記ＣＭＯＳインバータの入力に直列接続した第１の抵抗と、前記ＣＭＯＳインバータの入出力間に並列接続した第２の抵抗と、前記第１の抵抗と前記水晶発振回路部のアナログ信号出力との間に挿入したコンデンサとを備え、前記第１の抵抗の抵抗値を１００Ω〜１ｋΩとし、前記第２の抵抗の抵抗値を５００ｋΩ〜１ＭΩとし、前記コンデンサの容量値を１００ｐＦ〜１０００ｐＦとしたことを特徴とする２出力型水晶発振器。
【請求項２】
水晶発振回路部と、前記水晶発振回路部が出力するアナログ信号をデジタル信号に変換するバッファ回路とを備えた二出力型水晶発振器であって、前記バッファ回路がＣＭＯＳインバータと、前記ＣＭＯＳインバータの入力に直列接続した第１の抵抗と、前記ＣＭＯＳインバータの入出力間に並列接続した第２の抵抗と、前記第１の抵抗と前記水晶発振回路部のアナログ信号出力との間に挿入したコンデンサとを備え、前記第１の抵抗の抵抗値を１ｋΩとし、前記第２の抵抗値を５００ｋΩとし、前記コンデンサの容量値を１０００ｐＦとしたことを特徴とする２出力型水晶発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、水晶発振器、特にアナログ信号と共にデジタル信号を出力する２出力タイプの温度補償型水晶発振器に関する。
【０００２】
【従来の技術】
携帯端末等を始めとする無線機器は一般的に内部に基準信号源を有している。携帯電話端末を例に挙げると、ＲＦ回路用のアナログ基準信号及びデジタル回路用の基準クロックがこれに相当する。そして、このアナログ基準信号及び基準クロックの信号源としては一つの温度補償型水晶発振器（ＴＣＸＯ）で兼用することが多い。
【０００３】
例えばＴＣＸＯの出力波形が正弦波に近いアナログ信号の場合、これをＲＦ回路のアナログ基準信号として供給する一方、アナログ信号をバッファ回路を通してデジタル信号に変換し、デジタル回路の基準クロックとして供給している。
近年、小型化の要求から前記バッファ回路を内蔵し、アナログ基準信号及び基準クロックのいずれも出力する２出力型ＴＣＸＯが供給されるようになってきた。
【０００４】
図７は従来の２出力型ＴＣＸＯのブロック図を示したものである。
図７に示すように従来の２出力型ＴＣＸＯは、温度補償回路を有し温度変動が生じても安定した周波数のアナログ信号を出力するＴＣＸＯ部１と、抵抗Ｒ１と抵抗Ｒ２とトランジスタＴｒとを有し前記アナログ信号をデジタル信号に変換するバッファ回路２とを備えた構成となっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、この従来例はバッファ回路２においてトランジスタを使っているため消費電流が大きく省電力化の要求に応えることができなかった。
本発明は上記問題点を解決するためになされたものであって、省電力に優れた２出力型ＴＣＸＯを提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を解決する為に、本発明に係わる２出力型水晶発振器の請求項１記載の発明は、水晶発振回路部と、前記水晶発振回路部が出力するアナログ信号をデジタル信号に変換するバッファ回路とを備えた２出力型水晶発振器であって、前記バッファ回路がＣＭＯＳインバータと、前記ＣＭＯＳインバータの入力に直列接続した第１の抵抗と、前記ＣＭＯＳインバータの入出力間に並列接続した第２の抵抗と、前記第１の抵抗と前記水晶発振回路部のアナログ信号出力との間に挿入したコンデンサとを備え、前記第１の抵抗の抵抗値を１００Ω〜１ｋΩとし、前記第２の抵抗の抵抗値を５００ｋΩ〜１ＭΩとし、前記コンデンサの容量値を１００ｐＦ〜１０００ｐＦとしたものである。
【０００７】
本発明に係わる２出力型水晶発振器の請求項２記載の発明は、水晶発振回路部と、前記水晶発振回路部が出力するアナログ信号をデジタル信号に変換するバッファ回路とを備えた２出力型水晶発振器であって、前記バッファ回路がＣＭＯＳインバータと、前記ＣＭＯＳインバータの入力に直列接続した第１の抵抗と、前記ＣＭＯＳインバータの入出力間に並列接続した第２の抵抗と、前記第１の抵抗と前記水晶発振回路部のアナログ信号出力との間に挿入したコンデンサとを備え、前記第１の抵抗の抵抗値を１ｋΩとし、前記第２の抵抗値を５００ｋΩとし、前記コンデンサの容量値を１０００ｐＦとしたものである。
【０００８】
【発明の実施の形態】
以下、図示した実施例に基づいて本発明を詳細に説明する。
図１は本発明に係わる２出力型ＴＣＸＯのブロック図を示したものである。図１に示した２出力型ＴＣＸＯは、温度補償回路を有し温度変動が生じても安定した周波数のアナログ信号を出力するＴＣＸＯ部１と、前記アナログ信号をデジタル信号に変換するバッファ回路３とで構成されている。
【０００９】
さらに前記バッファ回路３は、前記ＴＣＸＯ部１の出力に一端が接続されているコンデンサＣ１と、ＣＭＯＳインバータ４と、前記コンデンサＣ１と前記ＣＭＯＳインバータ４の入力との間に直列接続された抵抗Ｒ１と、前記ＣＭＯＳインバータ４の入出力間に並列接続された抵抗Ｒ２とを備えている。
【００１０】
ここで、図１に示すバッファ回路３の動作について説明する。
抵抗Ｒ２によってＣＭＯＳインバータ４に負帰還をかけると、ＣＭＯＳインバータ４は利得Ｇ＝Ｒ２／Ｒ１の増幅器として作動することが知られている。よって、ＣＭＯＳインバータ４はＴＣＸＯ部１からコンデンサＣ１を介してアナログ信号が供給されると、これをＧ＝Ｒ２／Ｒ１で決定される利得に応じて増幅する。
【００１１】
ここで、前記利得を十分大きくすると、ＣＭＯＳインバータ４に入力されたアナログ信号（正弦波）はＣＭＯＳインバータ出力において飽和し方形波として出力される。よって、これをデジタル信号出力として供給することができる。
なお、バッファ回路３のコンデンサＣ１は直流防止用であって、ＣＭＯＳインバータ４に抵抗Ｒ２によって帰還をかけたとき、ＣＭＯＳインバータ４の入力に重畳される直流電圧が抵抗Ｒ１を介してＴＣＸＯ部１のアナログ信号出力へ影響しないようにしている。
【００１２】
また、受動素子Ｃ１、Ｒ１、Ｒ２の定数については、以下の観点を十分考慮した上で決定しなければならない。すなわち、周波数特性の観点から言えば、ＣＭＯＳインバータ４の入力には入力容量Ｃｉｎが存在する。このため、抵抗Ｒ１と入力容量Ｃｉｎによってローパスフィルタを形成し、これがバッファ回路として使える上限周波数を制限してしまう。
【００１３】
一方、起動特性の観点から言えば、電源投入後に抵抗Ｒ２を介してＣＭＯＳインバータ４の出力から入力へ直流電圧が印加されるに伴い、抵抗Ｒ１とコンデンサＣ１による充電特性によってＣＭＯＳインバータ４の入力にかかる電圧（バイアス電圧）は序々に立ち上がり、電源電圧の約１／２のところで安定する。
従って、ＣＭＯＳインバータ４の入力のバイアス電圧が安定するまでは、デジタル信号出力としてパルスデューティ比が変動する等、出力が不安定な状態となるので起動特性も十分考慮しなければならない。
【００１４】
また、アイソレーション特性の観点から言うと、デジタル信号出力がアナログ信号出力へ影響を与えないように抵抗Ｒ１の値を大きくするように考慮しなければならない。さらに各特性毎に最適値を求めても、所望の各特性が複雑に影響し合うため、全ての特性を考慮した最適値を得るのが困難であった。
本発明者らは起動特性及び周波数特性を最適化したバッファ回路が実現し得ることを初めて見出したのである。
【００１５】
図１においてＴＣＸＯ部１のアナログ出力電圧を１Ｖｐ−ｐとして、周波数特性及び起動特性をシミュレーションした。以下その結果について説明する。
図２はバッファ回路３において、ＣＭＯＳインバータ４の入力容量Ｃｉｎと抵抗Ｒ１で形成されるローパスフィルタの周波数特性をシミュレーションした結果を示したものである。なお、入力容量Ｃｉｎとしては５ｐＦを一般的な値として設定した。図２のシミュレーション結果が示すように、使用周波数を１０ＭＨｚ〜３０ＭＨｚにするとＲ１を１ｋΩ以下に設定することが望ましいことが分かった。
ここで、アイソレーション特性を考慮するとＲ１は大きくするのが望ましいのでＲ１＝１ｋΩが最適値といえる。
【００１６】
次に、バッファ回路３の利得特性のシミュレーション結果について説明する。図３はバッファ回路３において、ＣＭＯＳインバータ４の入出力特性（利得特性）についてシミュレーションした結果を示したものである。
シミュレーション回路を図４に示す。なお、シミュレーション条件としては、Ｒ１＝１ｋΩ、Ｃ１＝１ｎＦ（１０００ｐＦ）とし、Ｒ２の抵抗値を１ｋΩ〜１ＭΩまで変化させた設定としている。
【００１７】
図３に示したシミュレーション結果と、携帯電話に用いるＴＣＸＯの一般的な発振周波数１０〜３０ＭＨｚにおいて利得を十分確保することを考慮すると、Ｒ２は１００ｋΩ以上にすることが望ましいことが分かった。
【００１８】
次にバッファ回路３の起動特性についてシミュレーションした結果を説明する。
図４はシミュレーションに用いた回路を示すブロック図であり、図５に起動特性のシミュレーション結果を示す。シミュレーション条件はＶｓ＝１Ｖｐ−ｐ、Ｒ１＝１ｋΩ、Ｒ２＝１ＭΩとし、Ｃ１の値を１０ｐＦ〜１ｎＦ（１０００ｐＦ）まで変化させた場合を設定している。
【００１９】
図５において、（ａ）はＣＭＯＳインバータ４における入力バイアス電圧Ｖａの電源起動時の変化を示したものであり、（ｂ）はそのときのＣＭＯＳインバータ４の出力信号（デジタル信号出力）の変化を示したものである。
シミュレーション結果から、Ｃ１＝１ｎＦ（１０００ｐＦ）にすると入力バイアス電圧Ｖａは電源が起動してから約１．５ｍｓｅｃで安定することを確認した。
ここで、ＣＭＯＳインバータ４の電源電圧は３．３Ｖに設定しているので前記入力バイアス電圧Ｖａは電源電圧の約１／２の電圧（約１．６Ｖ）で安定する。
【００２０】
一方、携帯端末の例では省電力を図る目的で、起動時間の短縮化が要求されている。（要求値は一般的に２ｍｅｃ以下）
よって、図５のシミュレーション結果においても前記要求を満足できるが、起動時間に設計マージンを持たせるため、Ｒ２の値を５００ｋΩとした例についてシミュレーションした。図６にその結果を示す。
【００２１】
図６のシミュレーション結果が示すように、Ｃ１＝１ｎＦとしたときのＣＭＯＳインバータ４の入力バイアス電圧Ｖａの起動時間が約１．５ｍｓｅｃから約０．７ｍｓｅｃに短縮され、それに伴いＣＭＯＳインバータ４のデジタル出力信号の起動時間も短縮されることが確認された。
【００２２】
以上、図２〜図６で示した全てのシミュレーション結果を総合すると、Ｒ１＝１００Ω〜１ｋΩ、Ｒ２＝５００ｋΩ〜１ＭΩ、Ｃ１＝１００ｐＦ〜１ｎＦの範囲内で各定数を選択すれば良いことが分かった。なお、Ｅ２４系列で定数を選択する場合、Ｒ１＝１ｋΩ、Ｒ２＝５１０ｋΩ、Ｃ１＝１ｎＦの組み合わせが最も望ましいが、Ｒ２を直列接続（３００ｋΩ＋２００ｋΩ等）、或いは並列接続（１ＭΩ／／１ＭΩ）で構成してもよい。
【００２３】
以上説明した本発明の実施例においては、バッファ回路にＣＭＯＳインバータを用いる構成としたが、本発明にあってはこれに限らず、ＮＡＮＤ型のＣＭＯＳをインバータとして用いた構成であってもよいし、あるいはＮＯＲ型のＣＭＯＳであってもよい。使用する周波数に応じて入力容量の最も小さいＣＭＯＳを選択するとよいであろう。また、本発明はＴＣＸＯに限定するものではなく、どのような水晶発振器でも２出力型水晶発振器とすることが可能である。
【００２４】
【発明の効果】
本発明は２出力型のＴＣＸＯにおいて、前記ＴＣＸＯがＣＭＯＳインバータバッファ回路を備えると共に、該バッファ回路の周波数特性及び起動特性を最適化したので、省電力に優れた２出力型ＴＣＸＯを提供する上で著効を奏す。
【００２５】
【図面の簡単な説明】
【図１】本発明に係る２出力型水晶発振器の実施例を示したブロック図
【図２】ＣＭＯＳバッファ回路の入力周波数特性のシミュレーション結果
【図３】ＣＭＯＳインバータの利得特性のシミュレーション結果
【図４】ＣＭＯＳバッファ回路のシミュレーション回路
【図５】ＣＭＯＳバッファ回路の起動特性のシミュレーション結果
【図６】ＣＭＯＳバッファ回路の起動特性のシミュレーション結果
【図７】従来の２出力型水晶発振器のブロック図
【符号の説明】
１…ＴＣＸＯ部
２、３…バッファ回路
４…ＣＭＯＳインバータ
Ｃ１…コンデンサ
Ｒ１、Ｒ２…抵抗
Ｔｒ…トランジスタ
【図１】
2004007036.tif 000003
【図２】
2004007036.tif 000004
【図３】
2004007036.tif 000005
【図４】
2004007036.tif 000006
【図５】
2004007036.tif 000007
【図６】
2004007036.tif 000008
【図７】
2004007036.tif 000009