(57)【要約】【課題】低い電源電圧によっても十分に性能が得られる平衡型の利得制御増幅器を実現する。【解決手段】コレクタがそれぞれ給電抵抗１ｃ、１ｄに接続され、エミッタ同士が互いに接続された第一及び第二のトランジスタ１ａ、１ｂからなる差動増幅回路１と、ベース同士が互いに接続され、第一及び第二のトランジスタ１ａの利得を制御する第三及び第四のトランジスタとを備え、前記第一のトランジスタと前記第三のトランジスタとの互いのコレクタ同士及び互いのエミッタ同士を接続すると共に、前記第二のトランジスタと前記第四のトランジスタとの互いのコレクタ同士及び互いのエミッタ同士を接続し、前記第一のトランジスタのベースと前記第二のトランジスタのベースとの間に平衡信号を入力し、前記第三のトランジスタのベースと前記第四のトランジスタのベースとに利得制御電圧を入力した。【選択図】　　　　図１
2004104589.tif 000002
【特許請求の範囲】
【請求項１】
コレクタがそれぞれ給電抵抗に接続されると共に、エミッタ同士が互いに接続された第一のトランジスタ及び第二のトランジスタからなる差動増幅回路と、ベース同士が互いに接続され、前記差動増幅回路の利得を制御する第三のトランジスタ及び第四のトランジスタとを備え、前記第一のトランジスタと前記第三のトランジスタとの互いのコレクタ同士及び互いのエミッタ同士を接続すると共に、前記第二のトランジスタと前記第四のトランジスタとの互いのコレクタ同士及び互いのエミッタ同士を接続し、前記第一のトランジスタのベースと前記第二のトランジスタのベースとの間に平衡信号を入力し、前記第三のトランジスタのベースと前記第四のトランジスタのベースとに利得制御電圧を印加したことを特徴とする利得制御増幅器。
【請求項２】
前記差動増幅回路に正帰還を施したことを特徴とする請求項１に記載の利得制御増幅器。
【請求項３】
前記第一のトランジスタのコレクタと前記第二のトランジスタのベースとの間及び前記第一のトランジスタのベースと前記第二のトランジスタのコレクタとの間にそれぞれ帰還回路素子を接続したことを特徴とする請求項２に記載の利得制御増幅器。
【請求項４】
前記帰還回路素子を直流カットコンデンサで構成したことを特徴とする請求項３に記載の利得制御増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は平衡型の利得制御増幅器に関する。
【０００２】
【従来の技術】
ギルバートセルを用いた従来の利得制御増幅器を図３に示す。差動増幅回路２１は第一のトランジスタ２１ａと第二のトランジスタ２１ｂとから構成される。そして、第一のトランジスタ２１ａのエミッタと第二のトランジスタ２１ｂのエミッタとは互いに接続されると共に定電流源２２に接続される。第一のトランジスタ２１ａのコレクタには第一の利得制御回路２３が接続され、第二のトランジスタ２１ｂのコレクタには第二の利得制御回路２４が接続される。
【０００３】
第一の利得制御回路２３は第三のトランジスタ２３ａと第四のトランジスタ２３ｂとを有し、それらのエミッタは共に第一のトランジスタ２１ａのコレクタに接続される。一方のトランジスタ（第三のトランジスタ）２３ａのコレクタは給電抵抗２３ｃを介して電源に接続され、他方のトランジスタ（第四のトランジスタ）２３ｂのコレクタは直接電源に接続される。
また、第二の利得制御回路２４は第五のトランジスタ２４ａと第六のトランジスタ２４ｂとを有し、それらのエミッタは共に第二のトランジスタ２１ｂのコレクタに接続される。一方のトランジスタ（第五のトランジスタ）２４ａのコレクタは給電抵抗２４ｃを介して電源に接続され、他方のトランジスタ（第六のトランジスタ）２４ｂのコレクタは直接電源に接続される。
【０００４】
よって、差動増幅回路２１と各利得制御回路２３、２４とが電源に対して直列に接続される。
【０００５】
第一の利得制御回路２３における第三のトランジスタ２３ａのベースと第二の利得制御回路２４における第五のトランジスタ２４ａのベースとは互いに接続され、第一の利得制御回路２３における第四のトランジスタ２３ｂのベースと第二の利得制御回路２４における第六のトランジスタ２４ｂのベースとは互いに接続される。そして、第三のトランジスタ２３ａのベースと第五のトランジスタ２４ａのベースとの接続点と、第四のトランジスタ２３ｂのベースと第六のトランジスタ２４ｂのベースとの接続点との間に利得制御電圧（ＡＧＣ）が印加され、第一のトランジスタ２１ａのベースと第二のトランジスタ２１ｂのベースとの間（ＩＮ）に信号が平衡入力される。また、第三のトランジスタ２３ａのコレクタと第五のトランジスタ２４ａのコレクタとの間（ＯＵＴ）が平衡出力端となる（例えば、特許文献１参照。）。
【０００６】
【特許文献１】
特開２００１−７６６７号公報（図３、図４）
【０００７】
以上の構成において、利得制御電圧を変化すると、各利得制御回路２３、２４における各一方のトランジスタ（第三のトランジスタ２３ａ及び第五のトランジスタ２４ａ）に流れる電流の増減方向と各他方のトランジスタ（第四のトランジスタ２３ｂ及び第六のトランジスタ２４ｂ）に流れる電流の増減方向とが逆となり、第三のトランジスタ２３ａのコレクタと第五のトランジスタ２４ａのコレクタとの間に平衡出力される信号のレベルが変化する。
【０００８】
【発明が解決しようとする課題】
以上説明した利得制御増幅器は平衡型の利得制御増幅器として広く用いられるが、差動増幅回路と利得制御回路とが電源に対して直列に接続される。従って、各回路に給電される電圧が半減する。また、最近は電源電圧が低電圧化される傾向にあるため、各回路の性能を十分に引き出すのが困難となっている。
【０００９】
本発明では低い電源電圧によっても十分に性能が得られる平衡型の利得制御増幅器を実現することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、上記課題を解決手段として、コレクタがそれぞれ給電抵抗に接続されると共に、エミッタ同士が互いに接続された第一のトランジスタ及び第二のトランジスタからなる差動増幅回路と、ベース同士が互いに接続され、前記差動増幅回路の利得を制御する第三のトランジスタ及び第四のトランジスタとを備え、前記第一のトランジスタと前記第三のトランジスタとの互いのコレクタ同士及び互いのエミッタ同士を接続すると共に、前記第二のトランジスタと前記第四のトランジスタとの互いのコレクタ同士及び互いのエミッタ同士を接続し、前記第一のトランジスタのベースと前記第二のトランジスタのベースとの間に平衡信号を入力し、前記第三のトランジスタのベースと前記第四のトランジスタのベースとに利得制御電圧を印加した。
【００１１】
また、前記差動増幅回路に正帰還を施した。
【００１２】
また、前記第一のトランジスタのコレクタと前記第二のトランジスタのベースとの間及び前記第一のトランジスタのベースと前記第二のトランジスタのコレクタとの間にそれぞれ帰還回路素子を接続した。
【００１３】
また、前記帰還回路素子を直流カットコンデンサで構成した。
【００１４】
【発明の実施の形態】
本発明の利得制御増幅器の第一の実施形態を図１に示す。差動増幅回路１は第一のトランジスタ１ａと第二のトランジスタ１ｂとから構成される。そして、第一のトランジスタ１ａのエミッタと第二のトランジスタ１ｂのエミッタとは互いに接続されると共にバイアス抵抗２によって接地される。バイアス抵抗２に代えて定電流源を用いてもよい。第一のトランジスタ１ａのコレクタは第一の給電抵抗１ｃを介して電源に接続され、第二のトランジスタ１ｂのコレクタは第二の給電抵抗１ｄを介して電源に接続される。
【００１５】
差動増幅回路１の利得を制御するための第三のトランジスタ３と第四のトランジスタ４とは互いのベース同士が接続される。そして、第一のトランジスタ１ａと第三のトランジスタ３とは互いのコレクタ同士が接続されると共に、互いのエミッタ同士が接続される。また、第二のトランジスタ１ｂと第四のトランジスタ４とは互いのコレクタ同士が接続されると共に、互いのエミッタ同士が接続される。
よって、差動増幅回路１の二つのトランジスタ１ａ、１ｂと、差動増幅回路１の利得を制御する二つのトランジスタ３、４とには電源電圧が並列に印加される。
【００１６】
第一のトランジスタ１ａのベースと第二のトランジスタ１ｂのベースとの間（ＩＮ）に平衡信号が入力され、第三のトランジスタ３のベース及び第四のトランジスタ４のベースに利得制御電圧（ＡＧＣ）が印加される。そして、第一のトランジスタ１ａのコレクタと第二のトランジスタ１ｂのコレクタとの間（ＯＵＴ）から平衡信号が出力される。
【００１７】
以上の構成において、利得制御電圧を高くすると、第三のトランジスタ３に流れる電流と第四のトランジスタ４に流れる電流とが増加するが、それらの電流増加にともなって、第一のトランジスタ１ａに流れる電流と第二のトランジスタ１ｂに流れる電流とが相対的に減少する。よって、差動増幅回路１の利得が減少する。
【００１８】
また、第三のトランジスタ３は第一の給電抵抗１ｃと共に第一のトランジスタ１ａの負荷となっており、同様に、第四のトランジスタ４は第二の給電抵抗１ｄと共に第二のトランジスタ１ｂの負荷となっている。すなわち、第一のトランジスタ１ａのコレクタ負荷として第一の給電抵抗１ｃと第三のトランジスタ３とが並列接続され、第二のトランジスタ１ｂのコレクタ負荷として第二の給電抵抗１ｄと第四のトランジスタ４とが並列接続される形となる。
【００１９】
従って、電流増加にともなう第三のトランジスタ３及び第四のトランジスタの等価的な抵抗が減少すると、第一のトランジスタ１ａと第二のトランジスタ１ｂとの負荷抵抗が減少することになる。よって、差動増幅回路１の利得が電流の減少以上に一層低下し、利得制御電圧による利得制御の範囲（利得減衰量）が拡大する。
【００２０】
図２は第二の実施形態を示すが、図１と異なるところは差動増幅回路１に正帰還を施した点にある。
すなわち、第一のトランジスタ１ａのコレクタと第二のトランジスタ１ｂのベースとの間に第一の帰還回路素子１ｅを接続し、第一のトランジスタ１ａのベースと第二のトランジスタ１ｂのコレクタとの間に第二の帰還回路素子１ｆを接続し手居る。各帰還回路素子１ｅ、１ｆは互いに同じ構成であり、図２では直流カットコンデンサを使用しているので、各トランジスタ１ａ、１ｂのコレクタとベースとのバイアス電圧に影響を及ぼすことがない。
【００２１】
図２の構成においては、利得制御電圧が印加されないときは、差動増幅回路１に正帰還が働くので、その利得が大きい。よって、利得制御電圧による利得の減衰量は図１に示した構成よりも拡大する。
【００２２】
【発明の効果】
以上説明したように、本発明の利得制御増幅器は、第一のトランジスタ及び第二のトランジスタからなる差動増幅回路と、ベース同士が互いに接続され、差動増幅回路の利得を制御する第三のトランジスタ及び第四のトランジスタとを備え、第一のトランジスタと第三のトランジスタとの互いのコレクタ同士及び互いのエミッタ同士を接続すると共に、第二のトランジスタと第四のトランジスタとの互いのコレクタ同士及び互いのエミッタ同士を接続し、第一のトランジスタのベースと第二のトランジスタのベースとの間に平衡信号を入力し、第三のトランジスタのベースと第四のトランジスタのベースとに利得制御電圧を印加したので、第一乃至第四のトランジスタに並列に電源電圧を印加した状態で差動増幅回路の利得を制御できる。
【００２３】
また、差動増幅回路に正帰還を施したので、利得制御の範囲、すなわち利得減衰量を拡大できる。
【００２４】
また、第一のトランジスタのコレクタと第二のトランジスタのベースとの間及び第一のトランジスタのベースと第二のトランジスタのコレクタとの間にそれぞれ帰還回路素子を接続したので、差動増幅回路に簡単に正帰還をかけることができる。
【００２５】
また、帰還回路素子を直流カットコンデンサで構成したので、コレクタとベースとの間のバイアス電圧に影響を及ぼすことなく正帰還をかけられる。
【図面の簡単な説明】
【図１】本発明の利得制御増幅器における第一の実施形態の構成を示す回路図である。
【図２】本発明の利得制御増幅器における第二の実施形態の構成を示す回路図である。
【図３】従来の利得制御増幅器の構成を示す回路図である
【符号の説明】
１　差動増幅回路
１ａ　第一のトランジスタ
１ｂ　第二のトランジスタ
１ｃ　第一の給電抵抗
１ｄ　第二の給電抵抗
１ｅ　第一の帰還回路素子
１ｆ　第二の帰還回路素子
２　バイアス抵抗
３　第三のトランジスタ
４　第四のトランジスタ
【図１】
2004104589.tif 000003
【図２】
2004104589.tif 000004
【図３】
2004104589.tif 000005