(57)【要約】【課題】半田の外観確認が容易で、メッキ不良の発生がない半導体装のベース基板を提供するものである。【解決手段】表面に半導体２４を実装し、側面に設けた電極部２８により前記半導体２４と外部装置との電気的導通を図る半導体装置のベース基板において、側面に設けられる複数の凹状部の間に形成される凸状部２２ｄに前記電極部２８を設けた。これによって、マザーボード等に実装する際に半田フィレット形成をその外観から容易に確認することができる。【選択図】  図１
2004214467.tif 000002
【特許請求の範囲】
【請求項１】
表面に半導体を実装し、側面に設けた電極部により前記半導体と外部装置との電気的導通を図る半導体装置のベース基板において、
側面に設けられる複数の凹状部の間に形成される凸状部に前記電極部を設けたことを特徴とする半導体装置のベース基板。
【請求項２】
複数のベース基板が形成される集合基板にスリットを形成する工程と、
前記スリット内にメッキを施して導電パターンを形成する工程と、
前記スリットの幅より径が大きい穴を前記スリットに重ねて形成することにより前記導電パターンを分断して電極部を形成する工程と、
前記集合基板を切断して個々のベース基板に分離する工程と、
からなることを特徴とする半導体装置のベース基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＣ、発光ダイオード等の半導体やチップ型の部品を搭載してなる半導体装置のパッケージに使用されるベース基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
現在、半導体装置のパッケージに使用されているベース基板は、図７及び図８に示すような構造のものであった。このベース基板２は、ガラスエポキシ基板等の絶縁性を有する基板からなり、表面２ａにＩＣ等の半導体４が実装されている。その半導体４は樹脂６で封止されている。このベース基板２の表面２ａには、半導体４を実装するための導電パターン（図示せず）が形成されており、その導電パターンとマザーボード等の外部装置等との導通を図るため側面２ｂに複数のスルーホール電極８が設けられている。
【０００３】
ベース基板２の側面２ｂには平面形状が半円形の凹状部２ｃが設けられており、この凹状部２ｃの内面に導電部８ａを設けることでスルーホール電極８が形成されている。
【０００４】
上記のようなスルーホール電極８を有するベース基板２は、次のような工程を経て形成されている。はじめに、図９に示すように、多数のベース基板２を形成することが可能な集合基板１０に、スルーホール電極８となるスルーホール１２を形成する。その後、下地メッキを施し、その上にレジストを形成する。ここで水洗いを行うことによりスルーホール１２内面のレジストを除去し、金メッキを施してスルーホール電極８を形成する。その後、ダイシングソーを用いて図９中横方向に切断してスルーホール１２を半分に分断すると共に、図９中縦方向にも切断することで個々のベース基板２を形成していた。
【０００５】
【発明が解決しようとする課題】
上記従来技術においては、ベース基板２に形成されるスルーホール電極８が半円形の凹状部２ｃの内面に形成されているため、ベース基板２をマザーボードの表面に実装する際に、半田フィレット形成の確認が難しく、半田の良否を外観で確認することが難しかった。
【０００６】
また、スルーホール電極８を形成する際に、スルーホール１２の穴径が小さいため、水洗いによるレジストの除去を充分に行うことができず、レジストがスルーホール１２内に残ってしまうことがあった。このようにスルーホール１２内にレジストが残ると、金メッキを施してもメッキ層がスルーホール１２内に形成されず、メッキ不良となっていた。
【０００７】
本発明は、上記従来技術の課題に鑑みなされたもので、半田の外観確認が容易で、メッキ不良の発生がない半導体装のベース基板及びその製造方法を提供するものである。
【０００８】
【課題を解決するための手段】
本発明の半導体装置のベース基板は、表面に半導体を実装し、側面に設けた電極部により前記半導体と外部装置との電気的導通を図る半導体装置のベース基板において、側面に設けられる複数の凹状部の間に形成される凸状部に前記電極部を設けたものとなっている。また、本発明の半導体装置のベース基板の製造方法は、複数のベース基板が形成される集合基板にスリットを形成する工程と、前記スリット内にメッキを施して導電パターンを形成する工程と、前記スリットの幅より径が大きい穴を前記スリットに重ねて形成することにより前記導電パターンを分断して電極部を形成する工程と、前記集合基板を切断して個々のベース基板に分離する工程と、からなる。
【０００９】
【発明の実施の形態】
本発明の半導体装置のベース基板は、その側面に設けられた複数の凹状部と、その間に形成される凸状部を有している。この凸状部の側面には導電部が設けられており、これにより電極部が形成される。この電極部は凹状部の内面に対して外方に突出した凸状部に形成されるため、この部分を接合する半田の状態を容易に外観確認することができるようになる。
【００１０】
また、この電極部は、集合基板にスリットを形成し、そのスリット内に形成した導電パターンを、ドリル等によって分断することにより形成することができる。導電パターンを分断する時に、スリットの幅より径が大きい穴をスリットに重ねて形成することにより、導電パターンを分断すると共に凹状部とその間の凸状部を形成することができる。また、個々のベース基板の平行する一対の側面はスリットにより形成されているため、スリットに交差する一方向に集合基板を切断するだけで個々のベース基板に分離することが可能となる。
【００１１】
【実施例】
以下図面に基づいて本発明の実施例を説明する。図１は本発明の一実施例に係る半導体装置のベース基板を示す平面図、図２は図１に示すベース基板の側面図である。このベース基板２２は、ガラスエポキシ基板等の絶縁性基板からなる。このベース基板２２の表面２２ａには、ＩＣ等の半導体２４が実装されると共に樹脂２６で封止される。また、ベース基板２２の表面２２ａには、半導体２４を実装するための導電パターン（図示せず）が設けられており、その導電パターンと外部装置等との導通を図る電極部２８が側面２２ｂに設けられている。上記構造は前述した従来技術におけるベース基板２と同様の構造となっている。
【００１２】
このベース基板２２の側面２２ｂには、平面形状が略円弧状をなす複数の凹状部２２ｃと、その間に形成される平面形状が略山形状をなす複数の凸状部２２ｄが設けられている。本実施例における電極部２８は、この凸状部２２ｄの側面に導電部２８ａを設けることで形成されている。尚、本実施例における導電部２８ａは、凸状部２２ｄの側面だけでなく、凸状部２２ｄ先端の表面及び裏面にも形成されている。
【００１３】
次に、上記構成からなるベース基板２２の製造方法を図３及び図４に基づいて説明する。多数のベース基板２２が形成可能な集合基板３０には、個々のベース基板２２に分離したときに電極部２８が形成される側面に沿ってスリット３２が複数形成される。本実施例においては、このスリット３２の内面が個々に分離したベース基板２２の側面となるため、スリット３２はベース基板２２の幅に一致する間隔で平行に設けられている。
【００１４】
上記のように集合基板３０にスリット３２が形成された状態において、下地メッキが施される。その後、半導体２４を実装するための導電パターンや電極部２８の導電部２８ａを形成する部分にレジストを形成し、レジストで被覆した部分以外の不要な下地メッキを除去する。その後、水洗いにより集合基板３０の表面とスリット３２内に形成されたレジストを除去する。その際に、スリット３２の内部に洗浄用の水を充分に流し込むことができるため、スリット３２内のレジストを簡単且つ確実に除去することができる。
【００１５】
レジストを除去した後、金メッキを施して導電パターン及び導電部２８ａを形成する。このときに形成される導電部２８ａは、図３に示す集合基板３０の右下方のスリットのように、スリット３２の内面全体に連続した状態で形成される。
【００１６】
その後、図３及び図４に示すように、スリット３２の幅よりも径が大きい穴３４をスリット３２に重ねて複数形成する。この穴３４はドリル等を用いることにより形成される。図４に示すように、穴３４を所定の間隔で形成して、図１に示す凹状部２２ｃとその間に形成される凸状部２２ｄを形成する。このときにスリット３２の内面に連続して形成されている導電部２８ａが分断され、凸状部２２ｄの側面のみに残って電極部２８を形成することになる。
【００１７】
上記のように電極部２８が形成された後、ＩＣ等の半導体２４を実装して樹脂で封止し、スリット３２に直交するカットライン３６で集合基板３０を切断して個々のベース基板２２に分離する。
【００１８】
上記工程を経て完成したベース基板２２は、図１及び図２に示すように、その側面にある複数の凸状部２２ｄにそれぞれ導電部２８ａが設けられることにより形成される電極部２８を有することになる。
【００１９】
尚、凸状部２２ｄの数は、穴３４を形成する間隔を変えることで増減することが可能である。また、穴３４の径を変えることにより、凸状部２２ｄが突出する寸法を変えることもできる。
【００２０】
図５は上記のように形成されたベース基板２２を用いた半導体装置をマザーボード３８Ａ又は３８Ｂに実装したときの状態を示す側面図である。通常の表面実装においては、マザーボード３８Ａの表面３８ａ上にベース基板２２を載置し、半田により固着する。このときに、凸状部２２ｄの裏面２２ｆに形成された導電部がマザーボード３８Ａ上のパターンに載ると共に平坦な面からなる凸状部２２ｄの側面２２ｇに半田が充分に載るため、確実にマザーボード３８Ａに導通且つ固定することができる。
【００２１】
また、マザーボード３８Ｂの裏面３８ｂ上に実装する場合には、予めマザーボード３８Ｂに半導体装置の樹脂２６部分を逃げるための貫通孔又は凹部からなる逃げ部３８ｃを設けておく。ベース基板２２は、その表面がマザーボード３８Ｂの裏面３８ｂに密着するように実装される。このときに、樹脂２６部分は逃げ部３８ｃ内に収まり、凸状部２２ｄの表面２２ｅに形成された導電部がマザーボード３８Ｂの裏面３８ｂ上のパターンに接触すると共に凸状部２２ｄの側面２２ｇに半田が載って、確実にマザーボード３８Ｂに導通且つ固定される。
【００２２】
本実施例の場合、電極部２８の導電部２８ａは、図６（ａ）にも示すように、凸状部２２ｄの側面だけでなく表裏面にも形成されており、形成範囲もほぼ凸状部２２ｄの先端から根元付近までと広く設定されている。このため、図６（ｂ）に示す外形寸法が同じ従来のベース基板２と比べると、表裏面における導電部２８ａの面積を広くすることができる。特に、凸状部２２ｄの表面の導電部２８ａの面積を広くすると、図５に示すマザーボード３８Ｂの裏面３８ｂに実装した場合の信頼性が高くなる。
【００２３】
即ち、図６（ａ），（ｂ）に示すように、マザーボード３８Ｂの逃げ部３８ｃに対してベース基板２２の電極部２８は、全て逃げ部３８ｃの外側にあり、マザーボード３８Ｂの裏面３８ｂに接触することになる。これに対して、従来のベース基板２ではスルーホール電極８が逃げ部３８ｃ内に入ってしまうことがあり、確実な導通を得ることができなくなる場合がある。このように、本実施例のベース基板２２の場合には、信頼性の高い実装を可能にしている。
【００２４】
【発明の効果】
本発明によれば、ベース基板の側面に形成される電極部を凸状に形成しているので、マザーボード等に実装する際に半田フィレット形成をその外観から容易に確認することができる。
【００２５】
また、電極部の形成工程において、スルーホールよりも水の通りが良いスリットの内面にレジストを形成し金メッキを施しているので、充分な水流でレジストを洗い流すことができ、レジストが残ることにより生じるメッキ未着による不良を防ぐことができる。
【００２６】
更に、従来のスルーホール電極の形成においては、無電解メッキ又は電解メッキを行う場合に、メッキ用の配線を形成して個々のスルーホールをつなげると共に集合基板上の所定位置まで配線を引き出すことが必要であった。本発明における電極部を形成する場合には、一連の導電部を集合基板いっぱいに形成するだけで良いため、メッキ用の配線を形成せずにメッキを施して形成することができる。このため、パターンに無駄がなくなり、メッキ用配線の不良によるメッキムラの発生を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係るベース基板を示す平面図である。
【図２】図１に示すベース基板の側面図である。
【図３】図１に示すベース基板の形成過程における集合基板の平面図である。
【図４】図３に示す集合基板の部分拡大平面図である。
【図５】図１及び図２に示すベース基板を用いた半導体装置をマザーボードに実装したときの状態を示す側面図である。
【図６】（ａ）は図５に示すマザーボードの逃げ部と図１に示すベース基板の電極部との位置関係を示す平面図、（ｂ）は図５に示すマザーボードの逃げ部と従来のベース基板のスルーホール電極との位置関係を示す平面図である。
【図７】従来のベース基板を示す平面図である。
【図８】図７に示すベース基板の側面図である。
【図９】図７に示すベース基板の形成過程における集合基板の平面図である。
【符号の説明】
２，２２  ベース基板
２ｃ，２２ｃ  凹状部
４，２４  半導体
６，２６  樹脂
８  スルーホール電極
１０，３０  集合基板
１２  スルーホール
２２ｄ  凸状部
２８  電極部
３２  スリット
【図１】
2004214467.tif 000003
【図２】
2004214467.tif 000004
【図３】
2004214467.tif 000005
【図４】
2004214467.tif 000006
【図５】
2004214467.tif 000007
【図６】
2004214467.tif 000008
【図７】
2004214467.tif 000009
【図８】
2004214467.tif 000010
【図９】
2004214467.tif 000011