(57)【要約】【課題】ＳＤＨ／ＳＯＮＥＴフレームの受信ポインタ処理における保護処理部で用いるメモリ容量を従来のものよりも削減可能な構成を提供する。【解決手段】受信したＳＤＨ／ＳＯＮＥＴフレームにおけるラインオーバヘッド内のポインタ・バイトを終端処理するポインタ処理部において、互いに背反な性格を有するインディケーション情報であるＡＩＳ−ｉｎｄ情報とｎｏｒｍａｌ−ｐｏｉｎｔ情報を、共通の３段保護処理部２１入力して、この共通の保護処理部２１により、これら両方の情報の連続受信回数をカウント可能に構成する。また、ＮＤＦ−ｅｎａｂｌｅ情報とＩＮＶ−ｐｏｉｎｔ情報も互いに背反な信号であるので、これらの情報を、共通の８段保護処理部２２入力して、この共通の保護処理部２２により、これら両方の情報の連続受信回数をカウント可能に構成する。【選択図】　　　　図１
2004007086.tif 000002
【特許請求の範囲】
【請求項１】
ＳＤＨまたはＳＯＮＥＴ伝送方式で伝送されてくる伝送フレームに対して、受信した前記伝送フレームのラインオーバヘッド内に含まれるポインタ・バイトを入力して、前記ポインタ・バイト情報のＮＤＦビット、ＳＳビット、および１０ビットポインタ値をそれぞれ監視するＮＤＦｂｉｔ監視部、ＳＳｂｉｔ監視部、および１０ｂｉｔポインタ値監視部と、前記各監視部からの監視情報を入力して複数の異なるインディケーション情報を出力するインディケーション判定部と、あるインディケーション情報が特定回数連続したことを検出して特定回数連続受信情報を出力する保護処理部と、前記１０ビットポインタ値、インディケーション情報および特定回数連続受信情報を入力してポインタ状態を解釈するポインタ状態解釈部とを有するポインタ処理部を備えたポインタ処理装置において、
前記保護処理部として、前記インディケーション情報のうち互いに背反な性格を有する２つのインディケーション情報を入力して処理する共有化された保護処理部を含んでいることを特徴とするポインタ処理装置。
【請求項２】
前記ポインタ処理部は、前記伝送フレームに収容された単位フレーム毎に設けられたポインタ処理部により構成されていることを特徴とする請求項１に記載のポインタ処理装置。
【請求項３】
前記ポインタ処理部は、前記伝送フレームに収容された単位フレームに対応するポインタ情報を順次処理する単一のポインタ処理部によって構成されていることを特徴とする請求項１に記載のポインタ処理装置。
【請求項４】
共有化された前記保護処理部は、前記互いに背反な性格を有する２つのインディケーション情報のうち、一方の情報を受けた時に立てられ他方の情報を受けた時に下げられる１ビットのフラグメモリと、前記一方、または他方のインディケーション情報を特定回数連続して受信したことを検出するための所定ビット数を有するカウンタによって構成されていることを特徴とする請求項１〜３のいずれかに記載のポインタ処理装置。
【請求項５】
前記互いに背反な性格を有する２つのインディケーション情報は、ａｉｓ−ｉｎｄ情報とｎｏｒｍ−ｐｏｉｎｔ情報であり、前記共有化された保護処理部は、前記ａｉｓ−ｉｎｄ情報を受けた時に立てられ前記ｎｏｒｍ−ｐｏｉｎｔ情報を受けた時に下げられる１ビットのフラグメモリと、前記ａｉｓ−ｉｎｄ情報またはｎｏｒｍ−ｐｏｉｎｔ情報を３回連続受信したことを検出するための２ビットのメモリを有するカウンタによって構成されていることを特徴とする請求項４に記載のポインタ処理装置。
【請求項６】
前記互いに背反な性格を有する２つのインディケーション情報は、ＮＤＦ−ｅｎａｂｌｅ情報とｉｎｖ−ｐｏｉｎｔ情報であり、前記共有化された保護処理部は、前記ＮＤＦ−ｅｎａｂｌｅ情報を受けた時に立てられ前記ｉｎｖ−ｐｏｉｎｔ情報を受けた時に下げられる１ビットのフラグメモリと、前記ＮＤＦ−ｅｎａｂｌｅ情報またはｉｎｖ−ｐｏｉｎｔ情報を８回連続受信したことを検出するための３ビットのメモリを有するカウンタによって構成されていることを特徴とする請求項４に記載のポインタ処理装置。
【請求項７】
前記ポインタ処理部における前記カウンタ用のメモリおよび前記フラグ用のメモリは、一つのＲＡＭ上にまとめて構成されていることを特徴とする請求項４〜６のいずれかに記載のポインタ処理装置。
【請求項８】
前記ポインタ処理装置は、コンカチネーションインディケーション処理を対象として構成され、前記ポインタ処理部の内、第２フレーム以降のポインタ処理部の前記１０ｂｉｔポインタ監視部は、前記１０ｂｉｔポインタ値の上位２ビットが“１１”であるか否かを判定する判定部と、該判定部の判定結果を出力する１ビットのデータを記憶するレジスタと、前記１０ｂｉｔポインタ値の下位８ビットのデータと前記レジスタに記憶された１ビットのデータを入力して、１０ｂｉｔポインタ値がＡＬＬ１か否かを示す信号を出力するコンカチネーション判定部によって構成されていることを特徴とする請求項１〜７のいずれかに記載のポインタ処理装置。
【請求項９】
前記ポインタ処理部における前記レジスタ用のメモリは、前記一つのＲＡＭ上にまとめて構成されていることを特徴とする請求項８に記載のポインタ処理装置。
【請求項１０】
ＳＤＨまたはＳＯＮＥＴ伝送方式で伝送されてくる伝送フレームに対して、受信した前記伝送フレームのラインオーバヘッド内に含まれるポインタ・バイトを入力して、前記ポインタ・バイト情報のＮＤＦビット、ＳＳビット、および１０ビットポインタ値をそれぞれ監視するＮＤＦｂｉｔ監視部、ＳＳｂｉｔ監視部、および１０ｂｉｔポインタ値監視部と、前記各監視部からの監視情報を入力して複数の異なるインディケーション情報を出力するインディケーション判定部と、あるインディケーション情報が特定回数連続したことを検出して特定回数連続受信情報を出力する保護処理部と、前記１０ビットポインタ値、インディケーション情報および特定回数連続受信情報を入力してポインタ状態を解釈するポインタ状態解釈部とを有するポインタ処理部を備えたポインタ処理装置において、
前記ポインタ処理装置は、コンカチネーションインディケーション処理を対象として構成され、前記ポインタ処理部の内、第２フレーム以降のポインタ処理部の前記１０ｂｉｔポインタ監視部は、前記１０ｂｉｔポインタ値の上位２ビットが“１１”であるか否かを判定する判定部と、該判定部の判定結果を出力する１ビットのデータを記憶するレジスタと、前記１０ｂｉｔポインタ値の下位８ビットのデータと前記レジスタに記憶された１ビットのデータを入力して、１０ｂｉｔポインタ値がＡＬＬ１か否かを示す信号を出力するコンカチネーション判定部によって構成されていることを特徴とするポインタ処理装置。
【請求項１１】
前記ポインタ処理部は、前記伝送フレームに収容された単位フレーム毎に設けられたポインタ処理部により構成されていることを特徴とする請求項１０に記載のポインタ処理装置。
【請求項１２】
前記ポインタ処理部は、前記伝送フレームに収容された単位フレームに対応するポインタ情報を順次処理する単一のポインタ処理部によって構成されていることを特徴とする請求項１０に記載のポインタ処理装置。
【請求項１３】
前記ポインタ処理部における前記レジスタ用のメモリは、前記一つのＲＡＭ上にまとめて構成されていることを特徴とする請求項１０〜１２のいずれかに記載のポインタ処理装置。
【請求項１４】
ＳＤＨまたはＳＯＮＥＴ伝送方式で伝送されてくる伝送フレームに対して、受信した前記伝送フレームのラインオーバヘッド内に含まれるポインタ・バイト情報から、あるインディケーション情報が特定回数連続したことを検出する際に、前記インディケーション情報のうち互いに背反な性格を有する２つのインディケーション情報を入力して、互いに背反な２つのインディケーション情報の特定回数連続受信を検出して特定回数連続受信情報としてポインタ状態解釈部へ出力する特定回数連続受信検出方法において、
動作開始時にカウンタとフラグの内容をリセットし、その後、前記伝送フレームを受信する毎に受信フレームのインディケーションが一方のインディケーションであるか否かを判定し、
前記受信フレームのインディケーションが前記一方のインディケーションである場合には、前記フラグを参照してフラグが立っている（フラグビット“１”）か否かを判定し、前記フラグが立っていなければ、前記カウンタの値を「１」にセットし、前記フラグを立てて、次の受信フレームまで待機し、前記フラグが立っている場合には、前記カウンタの値を参照し、カウンタの値が前記特定回数から１を引いた値未満のときには前記カウンタの値をインクリメントし、フラグを立てた状態で次の受信フレームまで待機し、前記カウンタの値が前記特定回数から１を引いた値であるときには、前記カウンタの値を前記特定回数から１を引いた値に固定した状態で、前記一方のインディケーションが前記特定回数連続受信されたことを示す信号を出力するとともに前記フラグを立てた状態とすることにより、前記一方のインディケーション状態である旨の情報を前記ポインタ状態解釈部に供給して、次の受信フレームまで待機し、
前記受信フレームのインディケーションが前記一方のインディケーションではないときには、前記受信フレームのインディケーションが他方のインディケーションであるか否かを判定し、前記他方のインディケーションである場合には、前記フラグを参照してフラグが立っていない（フラグビット“０”）か否かを判定し、前記フラグが立っている場合には、カウンタの値を「１」にセットし、前記フラグを下げて（フラグビットを“０”にリセット）、次の受信フレームまで待機し、前記フラグが立っていない場合には、前記カウンタの値を参照し、カウンタの値が前記特定回数から１を引いた値未満のときにはカウンタ値をインクリメントし、前記フラグを下げた状態で次の受信フレームまで待機し、前記カウンタの値が前記特定回数から１を引いた値のときには、前記カウンタの値を前記特定回数から１を引いた値に固定した状態で、前記他方のインディケーションが前記特定回数連続受信されたことを示す信号を出力するとともに前記フラグを下げた状態とすることにより、前記他方のインディケーション状態である旨の情報を前記ポインタ状態解釈部に供給して、次の受信フレームまで待機し、
前記受信フレームのインディケーションが前記一方及び他方のいずれにも該当しないときには、前記カウンタの値を「０」にリセットし、前記フラグは下げて次の受信フレームまで待機することを特徴とする互いに背反な２つのインディケーション情報の特定回数連続受信検出方法。
【請求項１５】
前記互いに背反な性格を有する２つのインディケーション情報は、ａｉｓ−ｉｎｄ情報とｎｏｒｍ−ｐｏｉｎｔ情報であり、前記特定回数は３回であることを特徴とする請求項１４に記載の特定回数連続受信検出方法。
【請求項１６】
前記互いに背反な性格を有する２つのインディケーション情報は、ＮＤＦ−ｎｏｒｍａｌ情報とｉｎｖ−ｐｏｉｎｔ情報であり、前記特定回数は８回であることを特徴とする請求項１４に記載の特定回数連続受信検出方法。
【請求項１７】
ＳＤＨまたはＳＯＮＥＴ伝送方式で伝送されてくる伝送フレームに対して、受信した前記伝送フレームのラインオーバヘッド内に含まれるポインタ・バイト情報から、あるインディケーション情報が特定回数連続したことを検出する際に、前記インディケーション情報のうち互いに背反な性格を有する２つのインディケーション情報が入力され、互いに背反な２つのインディケーション情報の特定回数連続受信を検出して特定回数連続受信情報としてポインタ状態解釈部へ出力するための動作をコンピュータに実行させるためのプログラムであって、
動作開始時にカウンタとフラグの内容をリセットするステップと、
その後、前記伝送フレームを受信する毎に受信フレームのインディケーションが一方のインディケーションであるか否かを判定するステップと、
前記一方のインディケーションである場合には、前記フラグを参照してフラグが立っている（フラグビット“１”）か否かを判定するステップと、
前記フラグが立っていなければ、前記カウンタの値を「１」にセットし、前記フラグを立てて、次の受信フレームまで待機するステップと、
前記フラグが立っている場合には、前記カウンタの値を参照し、カウンタの値が前記特定回数から１を引いた値未満のときには前記カウンタの値をインクリメントし、フラグを立てた状態で次の受信フレームまで待機するステップと、
前記カウンタの値が前記特定回数から１を引いた値であるときには、前記カウンタの値を前記特定回数から１を引いた値に固定し、前記一方のインディケーションが前記特定回数連続受信されたことを示す信号を出力するとともに、前記フラグを立てた状態とすることにより、前記一方のインディケーション状態である旨の情報を前記ポインタ状態解釈部に供給して、次の受信フレームまで待機するステップと、
前記受信フレームのインディケーションが前記一方のインディケーションではないときには、前記受信フレームのインディケーションが他方のインディケーションであるか否かを判定するステップと、
前記他方のインディケーションである場合には、前記フラグを参照してフラグが立っていない（フラグビット“０”）か否かを判定するステップと、
前記フラグが立っている場合には、カウンタの値を「１」にセットし、前記フラグを下げて（フラグビットを“０”にリセット）、次の受信フレームまで待機するステップと、
前記フラグが立っていない場合には、前記カウンタの値を参照し、カウンタの値が前記特定回数から１を引いた値未満のときにはカウンタ値をインクリメントし、前記フラグを下げた状態で次の受信フレームまで待機するステップと、
前記カウンタの値が前記特定回数から１を引いた値のときには、前記カウンタの値を前記特定回数から１を引いた値に固定し、前記他方のインディケーションが前記特定回数連続受信されたことを示す信号を出力するとともに前記フラグを下げた状態とすることにより、前記他方のインディケーション状態である旨の情報を前記ポインタ状態解釈部に供給して、次の受信フレームまで待機するステップと、
前記受信フレームのインディケーションが前記一方及び他方のいずれにも該当しないときには、前記カウンタの値を「０」にリセットし、前記フラグは下げて次の受信フレームまで待機するステップとを含むことを特徴とするプログラム。
【請求項１８】
前記互いに背反な性格を有する２つのインディケーション情報は、ａｉｓ−ｉｎｄ情報とｎｏｒｍ−ｐｏｉｎｔ情報であり、前記特定回数は３回であることを特徴とする請求項１７に記載のプログラム。
【請求項１９】
前記互いに背反な性格を有する２つのインディケーション情報は、ＮＤＦ−ｎｏｒｍａｌ情報とｉｎｖ−ｐｏｉｎｔ情報であり、前記特定回数は８回であることを特徴とする請求項１７に記載のプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｄｉｇｉｔａｌ　Ｈｉｅｒａｒｃｈｙ）あるいは北米においてＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｏｐｔｉｃａｌ　Ｎｅｔｗｏｒｋ）と呼ばれる伝送方式における受信ポインタ処理装置に関する。
【０００２】
【従来の技術】
近年の光伝送技術においては、ＩＴＵ−Ｔによる国際標準化により、ＳＤＨあるいはＳＯＮＥＴと呼ばれる同期伝送方式に準拠した伝送装置が開発の主流となってきている。ＳＤＨではＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｔｒａｎｓｆｅｒ　Ｍｏｄｅ）、ＳＯＮＥＴではＳＴＳ（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｔｒａｎｓｐｏｒｔ　Ｓｉｇｎａｌ）と呼ばれる多重化フレーム（伝送フレーム）によりノード間の転送が行われる。
【０００３】
図７は、ＰＰＳ（Ｐａｔｈ　Ｐｒｏｔｅｃｔｉｏｎ　Ｓｗｉｔｃｈｅｄ）リングネットワークと呼ばれるＳＯＮＥＴ（ＳＤＨ）伝送網の代表的な例を示しており、複数の多重化装置１０１〜１０６（ノードＡ〜Ｆ）がリング状に接続され、各多重化装置１０１〜１０６間を、ＳＯＮＥＴではＳＴＳ、ＳＤＨではＳＴＭが伝送路の状態に応じて現用／予備用パスを切り替えられながら転送される。
【０００４】
上記各多重化装置のうち、多重化装置１０１、１０３、１０４、１０６は、主に入力伝送フレームの中継を行うためのもので、多重化フレームに対するオーバヘッドの付け替え処理、ポインタの付け替え処理等の各種処理が行われ、多重化装置１０２、１０５では、多重化フレームに対するオーバヘッドの終端処理等を行って、フレーム内に収容されているＶＴ（Ｖｉｒｔｕａｌ　Ｔｒｉｂｕｔａｒｙ）等の低次群信号を抽出して端末側に送ったり、端末側からの低次群信号を多重化してオーバヘッドを付加することにより多重化フレームを構成する処理が行われる。
【０００５】
ＳＴＳ（ＳＴＭ）階層はフレーム構成を基本としており、例えばＳＯＮＥＴのディジタル伝送帯域幅の階層は、その基本であるＳＴＳ−１（５１．８４Ｍｂｐｓ）からＳＴＳ−２５５（約１３Ｇｂｐｓ）の帯域までをカバーしている。ＳＴＳ−Ｎは、ＳＴＳ−１のＮ倍の伝送帯域を意味し、光伝送系の標準伝送レートであるＯＣ−Ｎを電気的信号標準に変換したものである。
【０００６】
ＳＴＳ−１のフレーム構成は図８〜図９に示すように、１行が９０バイトからなり、全部で９行からなる合計８１０バイトのフレームによって構成されており、各行の先頭から３バイト分が伝送オーバヘッドとして利用される。伝送オーバヘッドはセクションオーバヘッド（ＳＯＨ）とラインオーバヘッド（ＬＯＨ）からなる。フレームの残りの伝送ビット（８７×９＝７８３バイト）は、ユーザデータとパスオーバヘッド（ＰＯＨ）であり、同期ペイロードエンベロープ（ＳＰＥ）として伝送される。
【０００７】
伝送系列としては、フレームの第１行目の情報が最初に伝送され２行目以降９行目までを引き続いて伝送することにより、オーバヘッドをフレーム全体に分散して情報の平均的フローを実現している。また、図９に示されているように、ＳＰＥはフレームとその開始位置を同期させる必要はなく、これにより多重化装置等の制御を簡易化かつ融通性を高めている。フレーム内のＳＰＥの位置あるいは位置変動は、ＬＯＨのポインタ・バイト（Ｈ１，Ｈ２，Ｈ３）により示される。
【０００８】
図１０は、ポインタ・バイトＨ１，Ｈ２のフォーマットを示しており、Ｈ１の先頭の４ビット（第１〜４ビット）からなるＮＤＦビットと、次の２ビット（第５〜６ビット）からなるＳＳビットと、Ｈ１の最後の２ビット及びＨ２の８ビット（第７〜１６ビット）からなる１０ビットポインタ値によって構成されている。なお、ポインタＨ３は、伝送系であるフレームの同期と情報単位であるＳＰＥの同期が微妙に異なる場合に、スタッフ制御を可能とするために用意されている。
【０００９】
ＮＤＦビットは、ポインタ値が変更されているかいないか、あるいは異常であるかを示すフラグであり、４ビット中３ビット以上が“１００１”と一致していればポインタ値が変更されている（ｓｅｔ−ＮＤＦ）ことを示し、４ビット中３ビット以上が“０１１０”と一致していればポインタ値が変更されていない（ｎｏｒｍａｌ−ＮＤＦ）ことを示し、４ビットすべてが“１１１１”であれば異常（ＰＡＩＳ：Ｐａｔｈ　Ａｌａｒｍ　Ｉｎｄｉｃａｔｉｏｎ　Ｓｉｇｎａｌ）を示す。
【００１０】
ＳＳビットは、収容している低次群信号のフレームサイズを示すために使用されるビット（２ビット）であり、また１０ビットポインタ値は、収容している低次群信号の先頭位置（オフセットポインタ値）をバイナリコードで示すために使用されるビットで、それぞれ５ビットのインクリメント（Ｉ）ビットと、デクリメント（Ｄ）ビットにより構成されている。
【００１１】
図１１は、Ｎ個のＳＴＳ−１フレームをＳＴＳ−Ｎ（ＯＣ−Ｎ）として多重化したフレームフォーマットを示しており、１行が９０×Ｎバイトからなり、全部で９行からなるフレームにより構成される。各行の先頭から３×Ｎバイト分が伝送オーバヘッドとして利用される。フレームの残りの伝送ビット（各行８７×Ｎバイト）は、ユーザデータとパスオーバヘッド（ＰＯＨ）であり、連結型（コンカチネーション）の場合は、ＰＯＨは各行１バイトからなる１列によって構成されるが、非連結の場合には、各ＳＴＳ−１フレーム毎にＰＯＨが設けられるので、各行当たりＮバイトのＰＯＨが必要となる。なお、ＳＤＨにおけるフレームの多重化も基本的には同様である。
【００１２】
ＳＯＮＥＴあるいはＳＤＨの多重化過程では、低次群側の信号にＰＯＨを付加しながら多重化していき、次にＬＯＨを付加し、最後にＳＯＨを付加するという手法を採用している。そして、多重化フレームに収容される低次群信号のフレーム先頭位置やフレーム構成を示す情報（ポインタ）はＬＯＨ内のポインタ・バイト（Ｈ１，Ｈ２，Ｈ３）に表示するようになっており、これにより、多重化フレーム内に収容された低次群信号の微妙な周波数（位相）ずれ等を調整しながら多重化フレームの中継あるいは終端処理を行っている。従って、ＳＯＮＥＴあるいはＳＤＨ伝送方式では、データ（多重化フレーム）伝送に際して、上記ポインタに対する処理が重要になってくる。
【００１３】
ＳＤＨ伝送方式におけるポインタ処理装置の従来例としては、例えば特開平１０−１６３９９９号公報に記載された装置が知られている。図１２は、上記公報に記載されたポインタ処理部の構成を示すブロック図である。
【００１４】
図１２において、このポインタ処理部は多重化されたフレームの数だけ設けられ、各フレーム毎に受信した伝送フレームのポインタ・バイトＨ１，Ｈ２に含まれるＮＤＦビット、ＳＳビット、１０ビットポインタ値を各ポインタ処理部において検出して監視している。
【００１５】
ＮＤＦビット監視部１１２Ａは、ＮＤＦビットの監視を行い、ａｌｌ“１”の検出、“１００１”と３ビット以上一致時の検出をそれぞれ行うものであり、ＳＳビット監視部１１２Ｂは、ＳＳビットの監視を行い、ａｌｌ“１”の検出、ＳＳビット正常受信の監視を行うものである。
【００１６】
また、１０ビットポインタ値監視部１１２Ｃは、１０ビットポインタ値の監視を行い、ａｌｌ“１”の検出、正常なパス収容位置を示す範囲（Ｏｆｆｓｅｔ　Ｖａｌｕｅ　ｉｎＲａｎｇｅ）である“００００００００００”（０）〜“０１１０００１１１０”（７８２）の監視、前フレームまでのアクティブポインタ値との比較結果及びスタッフ検出用のＩビット、Ｄビットの監視をそれぞれ行うようになっている。
【００１７】
ＡＩＳ表示検出部１１３は、ＮＤＦビット監視部１１２Ａ、ＳＳビット監視部１１２Ｂおよび１０ビットポインタ値監視部１１２Ｃでの各監視結果に基づき、各監視部の出力がａｌｌ“１”（ポインタ・バイトＨ１，Ｈ２がａｌｌ“１”）となると、ＰＡＩＳ表示を出力するようになっている。
【００１８】
３段保護部１２０は、ＡＩＳ表示検出部１１３の出力に対して３段保護をとるもので、ＡＩＳ表示検出部１１３において３フレーム連続してＰＡＩＳ表示が検出されると、ＰＡＩＳ状態である旨の情報（“Ｈ”パルス）をアラーム処理部等に供給するようになっている。
【００１９】
ＣＯＮＣ表示検出部１１４は、受信した伝送フレームがコンカチネーション状態か否かを検出して表示するものであり、ＮＤＦビットが“１００１”、ＳＳビット正常受信、１０ビットポインタ値がａｌｌ“１”の時にコンカチ表示信号を出力する。３段保護部１２１は、ＣＯＮＣ表示検出部１１４に対して３段保護をとるもので、ＣＯＮＣ表示検出部１１４において３フレーム連続してＣＯＮＣ表示が検出されると、その旨をＣＯＮＣ判断部等に供給するようになっている。
【００２０】
ＮＤＦイネーブル検出部１１６は、ＮＤＦビットが“１００１”と３ビット以上一致、ＳＳビット正常受信、１０ビットポインタ値が正常なパス収容位置を示す範囲内（０〜７８２）の時にＮＤＦイネーブル信号を出力するようになっている。
【００２１】
ノーマルポインタ値３連続一致検出部１１９は、ＮＤＦビットが“１００１”と３ビット以上一致以外、ＳＳビット正常受信、１０ビットポインタ値が正常なパス収容位置を示した場合に“Ｈ”パルスを出力する１入力反転型のＡＮＤゲート１１９Ａと、この“Ｈ”パルスが３フレーム連続して入力されるとノーマルポインタ３連続一致信号を出力する３段保護部１１９Ｂによって構成されている。
【００２２】
スタッフ検出部１１７は、各監視部１１２Ａ〜１１２Ｃの監視結果に基づいて、ＩＮＣ／ＤＥＣのスタッフ情報を検出するもので、１０ビットポインタ値中のＩビット／Ｄビットの反転数に応じてＩＮＣ／ＤＥＣを検出するようになっており、３段スタッフ禁止保護部１１８は、スタッフ情報（ＩＮＣ／ＤＥＣ）送出後の３フレーム間にスタッフ処理を禁止する信号を出力するようになっている。
【００２３】
インバリッドポインタ検出部１１５は、上記各監視部１１２Ａ〜１１２Ｃの監視結果に基づいて、受信したポイント・バイトが検出条件を満たさないポインタ・バイトを無効なポインタ・バイトとして検出するように構成されている。
【００２４】
８段保護部１２２は、インバリッドポインタ検出部１１５の出力に対して８段保護をとることによりＬＯＰ（Ｌｏｓｓ　Ｏｆ　Ｐｏｉｎｔｅｒ）を検出するもので、インバリッドポインタ検出部１１５において８フレーム連続してインバリッドポインタが検出されると、アラーム処理部に対してＰＡＩＳ状態処理を行わせるべく、検出したＬＯＰ状態検出信号を出力するようになっている。
【００２５】
図１３は、図１２のポインタ処理部において、ＰＡＩＳ表示検出用の３段保護部１２０を、カウント値（２進数）として“００”，“０１”，“１０”を保持可能な２ビットのメモリを有するカウンタを設けて構成した場合の、ＰＡＩＳ表示検出用３段保護部１２０におけるＰＡＩＳ−ｉｎｄの３回連続受信検出動作を示すフローチャートである。
【００２６】
ＰＡＩＳ表示検出用３段保護部１２０は、動作開始時にカウンタの内容をリセットする（Ｓ１）。その後フレームを受信する毎にＡＩＳ表示検出部１１３からの情報がＰＡＩＳ−ｉｎｄであるか否かを判定し（Ｓ２）、ＰＡＩＳ−ｉｎｄでなければカウンタ値を０にリセットして（Ｓ３）、次の受信フレームまで待機する（Ｓ７）。
【００２７】
ＡＩＳ表示検出部１１３からの情報がＰＡＩＳ−ｉｎｄである場合には、カウンタの値を参照し（Ｓ４）、カウンタの値が２未満（“００”又は“０１”）のときにはカウンタ値をインクリメントして（Ｓ５）、次の受信フレームまで待機する（Ｓ７）。カウンタの値が２（“１０”）のときには、カウンタの値は２（“１０”）に固定した状態でＰＡＩＳ−ｉｎｄ３回連続受信信号を出力する（Ｓ６）ことにより、ＰＡＩＳ状態である旨の情報をアラーム処理部等に供給し、次の受信フレームまで待機する（Ｓ７）。
【００２８】
従って、ＰＡＩＳ−ｉｎｄが３回以上連続して出力されている場合にはその都度ＰＡＩＳ−ｉｎｄ３回連続受信信号がアラーム処理部等に出力され、ＰＡＩＳ−ｉｎｄ出力が途切れるとその時点でカウンタ値を０にリセットして、再度ＰＡＩＳ−ｉｎｄ信号の３回連続受信検出動作を開始する。
【００２９】
図１２におけるＣＯＮＣ表示検出用の３段保護部１２１、ノーマルポインタ３連続一致信号を出力する３段保護部１１９Ｂ、３段スタッフ禁止保護部１１８についても、ＰＡＩＳ表示検出用の３段保護部１２０と同様の構成を有しており、図１３に示すＰＡＩＳ−ｉｎｄの３回連続受信検出動作と同様の動作を行うことにより、それぞれ３フレーム連続ＣＯＮＣ検出信号、ノーマルポインタ３連続一致信号、３段スタッフ禁止保護信号を出力する。
【００３０】
図１４は、図１２のポインタ処理部において、ＬＯＰ状態検出用の８段保護部１２２を、カウント値（２進数）として“０００”〜“１１１”を保持可能な３ビットのメモリを有するカウンタを設けて構成した場合の、ＬＯＰ状態検出用の８段保護部１２２におけるＬＯＰ状態の８回連続受信検出動作を示すフローチャートである。
【００３１】
ＬＯＰ状態検出用の８段保護部１２２は、動作開始時にカウンタの内容をリセットする（Ｓ１）。その後フレームを受信する毎にインバリッドポインタ検出部１１５からの情報がＩＮＶ−Ｐｏｉｎｔであるか否かを判定し（Ｓ２）、ＩＮＶ−Ｐｏｉｎｔでなければカウンタ値を０にリセットして（Ｓ３）、次の受信フレームまで待機する（Ｓ７）。
【００３２】
インバリッドポインタ検出部１１５からの情報がＩＮＶ−Ｐｏｉｎｔである場合には、カウンタの値を参照し（Ｓ４）、カウンタの値が７未満（“０００”〜“１１０”）のときにはカウンタ値をインクリメントして（Ｓ５）、次の受信フレームまで待機する（Ｓ７）。カウンタの値が７（“１１１”）のときには、カウンタの値は７（“１１１”）に固定した状態としてＩＮＶ−Ｐｏｉｎｔ８回連続受信信号を出力し（Ｓ６）、次の受信フレームまで待機する（Ｓ７）。
【００３３】
従って、ＩＮＶ−Ｐｏｉｎｔが８回以上連続して出力されている場合にはその都度ＩＮＶ−Ｐｏｉｎｔ８回連続受信信号が出力され、ＩＮＶ−Ｐｏｉｎｔ情報が途切れるとその時点でカウンタ値を０にリセットして、再度ＩＮＶ−Ｐｏｉｎｔ情報の８回連続受信検出動作を開始する。
【００３４】
【発明が解決しようとする課題】
上記従来のポインタ処理部においては、あるインディケーション情報が複数フレームにわたって特定回数連続したことを検出する際に、それぞれのインディケーション情報毎に対応した保護処理部を個別に設けており、そのため、それぞれのインディケーション情報毎に、例えば３段保護処理部では２ビットの記憶要素を、８段保護処理部では３ビットの記憶要素を設ける必要がある。
【００３５】
従って上記従来のポインタ処理部では、多重化された各フレーム用のポインタ処理部毎に、ＰＡＩＳ表示検出用３段保護部１２０、ＣＯＮＣ表示検出用３段保護部１２１、ノーマルポインタ３連続一致信号を出力する３段保護部１１９Ｂ、３段スタッフ禁止保護部１１８およびＬＯＰ状態検出用８段保護部１２２が設けられているため、それらの各保護処理部用の記憶要素として、合計１１ビットの記憶要素が必要となり、多重化数をＮとすれば、全体では１１×Ｎビットの記憶要素が必要となる。
【００３６】
フレームサイズが小さい場合にはこの記憶要素の数は、それほど問題となる数ではないが、フレームサイズが大きくなってＮの値が大きくなると、それに伴って記憶要素の数が増大し、回路規模が大きくなるという問題が生ずる。
【００３７】
また、従来のポインタ処理部は、多重化されたフレームに対応させてＮ個のポインタ処理部を設けているため、同様に、フレームサイズが大きくなってＮの値が大きくなると、回路規模が大きくなるという問題が生ずる。
【００３８】
本発明の目的は、上記問題点に鑑み、上記保護処理部で用いるメモリ容量を従来のものよりも削減可能な構成を提供することにある。
【００３９】
本発明の他の目的は、一つのポインタ処理部を多重化された複数のフレームで共有可能な構成とすることにより回路規模を縮小する手段を提供することにある。
【００４０】
【課題を解決するための手段】
上記ポインタ処理部において、ＡＩＳ表示検出部１１３から出力されるＰＡＩＳ−ｉｎｄ情報と、ノーマルポインタ値３連続一致検出部１１９におけるＡＮＤゲート１１９Ａから出力されるノーマルポイント情報は、互いに背反な性格を有する信号であり、一方の情報が出力されている場合には他方の情報は出力されない。
【００４１】
そこで本発明は、受信したＳＤＨまたはＳＯＮＥＴフレームにおけるラインオーバヘッド内のポインタ・バイトを終端処理するポインタ処理部において、このような互いに背反な性格を有するインディケーション情報が入力される２つの保護処理部（ＰＡＩＳ表示検出用の３段保護部１２０とノーマルポインタ３連続一致信号を出力する３段保護部１１９Ｂ）とを共有化し、共通の保護処理部により、これら両方の情報の連続受信回数をカウント可能に構成したことを特徴とする。
【００４２】
また、ＮＤＦ−ｅｎａｂｌｅ情報とＩＮＶ−ｐｏｉｎｔ情報も互いに背反な信号であるので、ＮＤＦ−ｅｎａｂｌｅ情報についてもＮＤＦ−ｅｎａｂｌｅの特定回数連続受信情報の検出を行う場合には、ＩＮＶ−ｐｏｉｎｔ８段保護処理部とＮＤＦ−ｅｎａｂｌｅ８段保護処理部とを共有化したことを特徴とする。
【００４３】
１つの保護処理部におけるカウンタ用に用いられるメモリの数をｎ個とすると、２つの保護処理部ではメモリの数は２ｎ個となるが、本件発明のように、互いに背反な性格を有する信号が入力される２つの保護処理部を共有化した場合、メモリ容量は、２つの保護処理部をそれぞれ個別に設けた場合の半分と、いずれのインディケーション情報をカウントしているかを示す１つのフラグビットとを加えた数（ｎ＋１）個となり、よって、２ｎ−（ｎ＋１）＝ｎ−１個のメモリを削減することができる。フレームサイズが大きくなってＮの値が大きくなると、そのＮ倍のメモリ数Ｎ（ｎ−１）を削減できる。
【００４４】
【発明の実施の形態】
図１は、ＳＯＮＥＴフレームに対する受信オーバヘッド処理部の本発明における実施形態を示すブロック図である。この多重化装置における終端処理は、例えばフレーム処理は、ＡＮＳＩ　Ｔ１．１０５−１９９５に準拠した処理を行い、ポインタ処理は、ＩＴＵ−Ｔ　Ｇ．７８３に準拠した処理を行う。
【００４５】
回線側より、ＳＯＮＥＴフレームデータが入力されると、ＳＯＨ終端部１では、規格に準拠したＳＯＨの終端処理を行う。ＳＯＨ終端部１にて処理されたＳＯＮＥＴフレームデータ（ＬＯＨ＋ＳＰＥデータ）はＬＯＨ終端部２においてＬＯＨによる終端処理が行われてＳＰＥデータが抽出され、ＰＯＨ終端部３に出力される。ＰＯＨ終端部３では、ＳＰＥデータに対して規格に準拠した処理を施し、ＳＴＳ　Ｐａｙｌｏａｄ　Ｃａｐａｃｉｔｙに載せられたペイロードを上位レイヤに出力する。
【００４６】
ＬＯＨ終端部２のポインタ処理部１０では、ＬＯＨのポインタ・バイトＨ１，Ｈ２を入力してフレームの状態を判別することによってポインタ状態を解釈し、ポインタ状態情報としてＳＰＥ抽出部１１に出力する。ＳＰＥ抽出部１１では、ポインタ状態情報および現在のポインタ値と、ＳＯＮＥＴフレームデータ（ＬＯＨ，ＳＰＥ）より、ＳＰＥデータを抽出して出力する。
【００４７】
ポインタ処理部１０は、ポインタ・バイトＨ１，Ｈ２から、ＮＤＦビットを抽出して監視するＮＤＦｂｉｔ監視部１３と、ＳＳビットを抽出して監視するＳＳｂｉｔ監視部１４と、１０ビットポインタ値を抽出して監視する１０ｂｉｔポインタ値監視部１５と、これらの監視部からの情報に基づいてインディケーション判定を行うインディケーション判定部１２と、インディケーション情報の内、ａｉｓ−ｉｎｄ情報を３フレーム連続受信したか、あるいはｎｏｒｍａｌ−ｐｏｉｎｔ情報を３フレーム連続受信したことを検出する３段保護処理部２１と、インディケーション情報の内、ＮＤＦ−ｅｎａｂｌｅ情報を８フレーム連続受信したか、あるいはｉｎｖ−ｐｏｉｎｔ情報を８フレーム連続受信したことを検出する８段保護処理部２２と、このインディケーション判定部１２、３段保護処理部２１および８段保護処理部２２からの信号を入力して規格に準拠した処理を行うことによりポインタ状態情報および現在のポインタ値を出力するポインタ状態解釈部２３を備えている。
【００４８】
ＮＤＦｂｉｔ監視部１３では、ＬＯＨデータよりＨ１バイトを抽出し、Ｈ１バイト中のＮＤＦｂｉｔを参照する。ＮＤＦｂｉｔが全て“１”であればＮＤＦｂｉｔＡＬＬ１情報を出力する。ＮＤＦｂｉｔが３ビット以上“１００１”に一致しているか、３ビット以上“０１１０”に一致しているか、どちらにも一致していないかを判定し、ＮＤＦｂｉｔ判定情報を出力する。
【００４９】
ＳＳｂｉｔ監視部１４では、ＬＯＨデータよりＨ１バイトを抽出し、Ｈ１バイト中のＳＳｂｉｔを参照する。ＳＳｂｉｔが全て“１”であればＳＳｂｉｔＡＬＬ１情報を出力する。ＳＳｂｉｔが期待値と一致していればＳＳｂｉｔ期待値一致情報を出力する。
【００５０】
１０ｂｉｔポインタ値監視部１５では、ＬＯＨデータよりＨ１バイトの一部とＨ２バイトを抽出し、これらを合わせて１０ｂｉｔポインタ値として参照する。１０ｂｉｔポインタ値が全て“１”であれば１０ｂｉｔポインタ値ＡＬＬ１情報を出力する。１０ｂｉｔポインタ値が０から７８２の範囲内の値であれば１０ｂｉｔポインタ値正常範囲情報を出力する。
【００５１】
また、１０ｂｉｔポインタ値監視部１５では、１０ｂｉｔポインタ値とポインタ状態解釈部２３から入力される現在のポインタ値とを比較してポインタ値一致情報、およびＩｂｉｔとＤｂｉｔの反転数を出力する。
【００５２】
インディケーション判定部１２は、ａｉｓ−ｉｎｄ判定部１６，ｎｏｒｍ−ｐｏｉｎｔ判定部１７，ＮＤＦ−ｅｎａｂｌｅ判定部１８，ｉｎｃ−ｉｎｄ／ｄｅｃ−ｉｎｄ判定部１９およびｉｎｖ−ｐｏｉｎｔ判定部２０を備えている。
【００５３】
ａｉｓ−ｉｎｄ判定部１６では、ＮＤＦｂｉｔＡＬＬ１情報、ＳＳｂｉｔＡＬＬ１情報および１０ｂｉｔポインタ値ＡＬＬ１情報を受けて、ＮＤＦビット、ＳＳビット、および１０ｂｉｔポインタ値が全て“１”であればａｉｓ−ｉｎｄ情報を出力する。
【００５４】
ｎｏｒｍ−ｐｏｉｎｔ判定部１７では、ＮＤＦｂｉｔ判定情報、ＳＳｂｉｔ期待値一致情報、１０ｂｉｔポインタ値正常範囲情報を受け、ｎｏｒｍａｌ−ＮＤＦが成立し、ＳＳビットが期待値と一致し、１０ｂｉｔポインタ値が０〜７８２の範囲内であれば、ｎｏｒｍ−ｐｏｉｎｔ情報を出力する。
【００５５】
ＮＤＦ−ｅｎａｂｌｅ判定部１８では、ＮＤＦｂｉｔ判定情報、ＳＳｂｉｔ期待値一致情報、１０ｂｉｔポインタ値正常範囲情報を受け、ｓｅｔ−ＮＤＦが成立し、ＳＳビットが期待値と一致し、１０ｂｉｔポインタ値が０〜７８２の範囲内であれば、ＮＤＦ−ｅｎａｂｌｅ情報を出力する。
【００５６】
ｉｎｃ−ｉｎｄ／ｄｅｃ−ｉｎｄ判定部１９では、ＮＤＦｂｉｔ判定情報、ＩｂｉｔとＤｂｉｔの反転数、ＳＳｂｉｔ期待値一致情報、ＮＤＦ−ｅｎａｂｌｅ情報を受け、規格に準拠したＩｂｉｔの反転数とＤｂｉｔの反転数の多数決処理を行い、ｉｎｃ−ｉｎｄ，ｄｅｃ−ｉｎｄ情報を出力する。
【００５７】
ｉｎｖ−ｐｏｉｎｔ判定部２０では、ａｉｓ−ｉｎｄ情報、ｎｏｒｍ−ｐｏｉｎｔ情報、ＮＤＦ−ｅｎａｂｌｅ情報、ｉｎｃ−ｉｎｄ／ｄｅｃ−ｉｎｄ情報、およびポインタ値一致情報を受け、ａｉｓ−ｉｎｄ、ｎｏｒｍ−ｐｏｉｎｔ、ＮＤＦ−ｅｎａｂｌｅ、ｉｎｃ−ｉｎｄ／ｄｅｃ−ｉｎｄのいずれのインディケーションにも当てはまらない、もしくは１０ｂｉｔポインタ値が現在のポインタ値と一致せず、インディケーションがｎｏｒｍ−ｐｏｉｎｔであれば、ｉｎｖ−ｐｏｉｎｔ情報を出力する。　上記各判定部から出力されるｉｎｄ情報の内、ａｉｓ−ｉｎｄ判定部１６から出力されるａｉｓ−ｉｎｄ情報と、ｎｏｒｍ−ｐｏｉｎｔ判定部１７から出力されるｎｏｒｍ−ｐｏｉｎｔ情報は、互いに背反する信号となっている。
【００５８】
そこで、本発明の３段保護処理部２１は、ａｉｓ−ｉｎｄ情報またはｎｏｒｍ−ｐｏｉｎｔ情報の連続回数を数えるためのカウンタ２４と、ａｉｓ−ｉｎｄ情報を受けたことを示すフラグ２５を設けることにより、ａｉｓ−ｉｎｄ情報またはｎｏｒｍ−ｐｏｉｎｔ情報を受けて、ａｉｓ−ｉｎｄを３回以上連続受信したこと、またはｎｏｒｍ−ｐｏｉｎｔを３回以上連続受信したことを、一つの３段保護処理部により検出可能に構成されている。
【００５９】
この処理を行うために、３段保護処理部２１は、カウンタ値用に２ビットの記憶容量を、フラグ用に１ビットの記憶容量を備えている。
【００６０】
同様に、上記各判定部から出力されるｉｎｄ情報の内、ＮＤＦ−ｅｎａｂｌｅ判定部１８から出力されるＮＤＦ−ｅｎａｂｌｅ情報と、ｉｎｖ−ｐｏｉｎｔ判定部２０から出力されるｉｎｖ−ｐｏｉｎｔ情報は、互いに背反する信号となっている。
【００６１】
そこで、本発明の８段保護処理部２２は、ＮＤＦ−ｅｎａｂｌｅ情報またはｉｎｖ−ｐｏｉｎｔ情報の連続回数を数えるためのカウンタ２６と、ＮＤＦ−ｅｎａｂｌｅ情報を受けたことを示すフラグ２７設けることにより、ＮＤＦ−ｅｎａｂｌｅ情報またはｉｎｖ−ｐｏｉｎｔ情報を受けて、ＮＤＦ−ｅｎａｂｌｅを８回以上連続受信したこと、またはｉｎｖ−ｐｏｉｎｔを８回以上連続受信したことを、一つの８段保護処理部により検出可能に構成されている。
【００６２】
この処理を行うために、８段保護処理部２２は、カウンタ値用に３ビットの記憶容量を、フラグ用に１ビットの記憶容量を備えている。
【００６３】
図２は、３段保護処理部２１における、ａｉｓ−ｉｎｄ，ｎｏｒｍ−ｐｏｉｎｔ３回連続受信検出動作を示すフローチャートである。以下、図１および図２を参照して３段保護処理部２１の動作について説明する。
【００６４】
３段保護処理部２１は、動作開始時にカウンタ２４とフラグ２５の内容をリセットする（Ｓ１）。その後、フレームを受信する毎に受信フレームのインディケーションがａｉｓ−ｉｎｄであるか否かを判定し（Ｓ２）、ａｉｓ−ｉｎｄである場合には、フラグビットを参照してフラグが立っている（フラグビットが“１”）か否かを判定する（Ｓ３）。フラグが立っていなければ、カウンタ値を“０１”にセットし（Ｓ４）、フラグを立て（フラグビットを“１”にセット）（Ｓ８）、次の受信フレームまで待機する（Ｓ１７）。
【００６５】
フラグが立っている場合には、カウンタの値を参照し（Ｓ５）、カウンタの値が２未満（“００”又は“０１”）のときにはカウンタ値をインクリメントし（Ｓ６）、フラグを立てて（Ｓ８）、次の受信フレームまで待機する（Ｓ１７）。カウンタの値が２（“１０”）のときには、カウンタの値は２（“１０”）に固定した状態でａｉｓ−ｉｎｄ３回連続受信信号を出力する（Ｓ７）とともに、フラグを立てる（Ｓ８）ことにより、ＰＡＩＳ状態である旨の情報をポインタ状態解釈部２３に供給し、次の受信フレームまで待機する（Ｓ１７）。
【００６６】
一方、（Ｓ２）において、受信フレームのインディケーションがａｉｓ−ｉｎｄではないときには、受信フレームのインディケーションがｎｏｒｍ−ｐｏｉｎｔであるか否かを判定し（Ｓ９）、ｎｏｒｍ−ｐｏｉｎｔである場合には、フラグビットを参照してフラグが立っていない（フラグビットが“０”）か否かを判定する（Ｓ１０）。フラグが立っている場合には、カウンタ値を“０１”にセットし（Ｓ１１）、フラグを下げて（フラグビットを“０”にリセット）（Ｓ１６）、次の受信フレームまで待機する（Ｓ１７）。
【００６７】
フラグが立っていない（フラグビット“０”）場合には、カウンタの値を参照し（Ｓ１２）、カウンタの値が２未満（“００”又は“０１”）のときにはカウンタ値をインクリメントし（Ｓ１３）、フラグを下げて（Ｓ１６）、次の受信フレームまで待機する（Ｓ１７）。カウンタの値が２（“１０”）のときには、カウンタの値は２（“１０”）に固定した状態でｎｏｒｍ−ｐｏｉｎｔ３回連続受信信号を出力する（Ｓ１４）とともに、フラグを下げる（Ｓ１６）ことにより、ｎｏｒｍ−ｐｏｉｎｔ状態である旨の情報をポインタ状態解釈部２３に供給し、次の受信フレームまで待機する（Ｓ１７）。
【００６８】
また、（Ｓ９）において、受信フレームのインディケーションがｎｏｒｍ−ｐｏｉｎｔではないときには、カウンタ値を０にリセットし（Ｓ１５）、フラグは下げて（フラグビット“０”にリセット）（Ｓ１６）、次の受信フレームまで待機する（Ｓ７）。
【００６９】
本実施形態の３段保護処理部２１によれば、合計３ビットのメモリ容量（カウンタ用２ビット、フラグ用１ビット）を備えることにより、ａｉｓ−ｉｎｄ３回以上連続受信と、ｎｏｒｍ−ｐｏｉｎｔ３回以上連続受信とを検出することができるので、ａｉｓ−ｉｎｄ３回以上連続受信用の３段保護処理部とｎｏｒｍ−ｐｏｉｎｔ３回以上連続受信用の３段保護処理部とを個別に設けた場合（その場合には、各保護処理部のカウンタ用としてそれぞれ２ビット、合計４ビットのメモリが必要となる。）よりも、一つのポインタ処理部当たりメモリ容量を１ビット削減することができる。
【００７０】
図３は、８段保護処理部２２における、ＮＤＦ−ｅｎａｂｌｅ，ｉｎｖ−ｐｏｉｎｔ８回連続受信検出動作を示すフローチャートである。以下、図１および図３を参照して８段保護処理部２２の動作について説明する。
【００７１】
８段保護処理部２２は、動作開始時にカウンタ２６とフラグ２７の内容をリセットする（Ｓ１）。その後、フレームを受信する毎に受信フレームのインディケーションがＮＤＦ−ｅｎａｂｌｅであるか否かを判定し（Ｓ２）、ＮＤＦ−ｅｎａｂｌｅである場合には、フラグビットを参照してフラグが立っている（フラグビットが“１”）か否かを判定する（Ｓ３）。フラグが立っていなければ、カウンタ値を“０１”にセットし（Ｓ４）、フラグを立て（フラグビットを“１”にセット）（Ｓ８）、次の受信フレームまで待機する（Ｓ１７）。
【００７２】
フラグが立っている場合には、カウンタの値を参照し（Ｓ５）、カウンタの値が７未満（“０００”〜“１１０”）のときにはカウンタ値をインクリメントし（Ｓ６）、フラグを立てて（Ｓ８）、次の受信フレームまで待機する（Ｓ１７）。カウンタの値が７（“１１１”）のときには、カウンタの値は７（“１１１”）に固定した状態でＮＤＦ−ｅｎａｂｌｅ８回連続受信信号を出力する（Ｓ７）とともに、フラグを立てる（Ｓ８）ことにより、ＮＤＦ−ｅｎａｂｌｅ状態である旨の情報をポインタ状態解釈部２３に供給し、次の受信フレームまで待機する（Ｓ１７）。
【００７３】
一方、（Ｓ２）において、受信フレームのインディケーションがＮＤＦ−ｅｎａｂｌｅではないときには、受信フレームのインディケーションがｉｎｖ−ｐｏｉｎｔであるか否かを判定し（Ｓ９）、ｉｎｖ−ｐｏｉｎｔである場合には、フラグビットを参照してフラグが立っていない（フラグビットが“０”）か否かを判定する（Ｓ１０）。フラグが立っている場合には、カウンタ値を“０１”にセットし（Ｓ１１）、フラグを下げて（フラグビットを“０”にリセット）（Ｓ１６）、次の受信フレームまで待機する（Ｓ１７）。
【００７４】
フラグが立っていない（フラグビット“０”）場合には、カウンタの値を参照し（Ｓ１２）、カウンタの値が７未満（“０００”〜“１１０”）のときにはカウンタ値をインクリメントし（Ｓ１３）、フラグを下げて（Ｓ１６）、次の受信フレームまで待機する（Ｓ１７）。カウンタの値が７（“１１１”）のときには、カウンタの値は７（“１１１”）に固定した状態でｉｎｖ−ｐｏｉｎｔ８回連続受信信号を出力する（Ｓ１４）とともに、フラグを下げる（Ｓ１６）ことにより、ｉｎｖ−ｐｏｉｎｔ状態である旨の情報をポインタ状態解釈部２３に供給し、次の受信フレームまで待機する（Ｓ１７）。
【００７５】
また、（Ｓ９）において、受信フレームのインディケーションがｉｎｖ−ｐｏｉｎｔではないときには、カウンタ値を０にリセットし（Ｓ１５）、フラグは下げて（フラグビット“０”にリセット）（Ｓ１６）、次の受信フレームまで待機する（Ｓ７）。
【００７６】
本実施形態の８段保護処理部２２によれば、合計４ビットのメモリ容量（カウンタ用３ビット、フラグ用１ビット）を備えることにより、ＮＤＦ−ｅｎａｂｌｅ８回以上連続受信と、ｉｎｖ−ｐｏｉｎｔ８回以上連続受信とを検出することができるので、ＮＤＦ−ｅｎａｂｌｅ８回以上連続受信用の８段保護処理部とｉｎｖ−ｐｏｉｎｔ８回以上連続受信用の８段保護処理部とを個別に設けた場合（その場合には、各保護処理部のカウンタ用としてそれぞれ３ビット、合計６ビットのメモリが必要となる。）よりも、一つのポインタ処理部当たりメモリ容量を２ビット削減することができる。
【００７７】
従って、例えば、ＳＴＳ−１９２（ＯＣ−１９２）のＳＯＮＥＴフレームを処理対象とした場合、上記の３段保護処理部および８段保護処理部をそれぞれ個別に設けた場合と比較して、本発明によれば、一つのポインタ処理部当たり３ビット、合計３×１９２＝５７６ビットのメモリ削減が可能となる。
【００７８】
ポインタ状態解釈部２３では、ａｉｓ−ｉｎｄ情報、ｎｏｒｍ−ｐｏｉｎｔ情報、ＮＤＦ−ｅｎａｂｌｅ情報、ｉｎｃ−ｉｎｄ情報、ｄｅｃ−ｉｎｄ情報、ｉｎｖ−ｐｏｉｎｔ情報、ａｉｓ−ｉｎｄ３回連続受信情報、ｎｏｒｍ−ｐｏｉｎｔ３回連続受信情報、ＮＤＦ−ｅｎａｂｌｅ８回連続受信情報、ｉｎｖ−ｐｏｉｎｔ８回連続受信情報、１０ｂｉｔポインタ値を受け、規格に準拠した処理を行うことにより、ポインタ状態、および現在のポインタ値を解釈し、ポインタ状態情報および現在のポインタ値を出力する。
【００７９】
なお、上記の実施形態では、ＳＴＳ−Ｎ（ＯＣ−Ｎ）のＳＯＮＥＴフレームに対してポインタ処理を行う場合、ポインタ処理部をＮ個必要とし、各ポインタ処理部に設けられている保護処理部にあるカウンタ用メモリおよびフラグ用メモリはそれぞれのポインタ処理部に配置されているが、これらのメモリは、１つの物理的なメモリ（ＲＡＭ）上にまとめて配置し、ＣＰＵにより、その書き込み読み出しアドレスを指定することにより情報の書き換えを行うように構成することも可能である。その場合、メモリが集約されることにより回路規模を小さくすることができる。
【００８０】
図４は、本発明のＳＯＮＥＴフレームに対する受信オーバヘッド処理部におけるポインタ処理部の他の実施形態を示すブロック図である。
【００８１】
前記の実施形態では、ポインタ処理部は多重化されたフレームの数だけ設けられ、各フレーム毎に受信した伝送フレームのポインタ・バイトＨ１，Ｈ２に含まれるＮＤＦビット、ＳＳビット、１０ビットポインタ値を各ポインタ処理部において検出して監視しているが、本実施形態では、１つのポインタ処理部３０と１つのＲＡＭ４０により、多重化された全てのフレームのポインタ処理を行うように構成されている。
【００８２】
ポインタ処理部３０は、その基本的な構成は図１に示すポインタ処理部１０と同様の構成を有しているが、ポインタ処理部１０のように単位フレーム毎に設けられておらず、一つのポインタ処理部３０に多重化された各フレームのポインタ・バイトＨ１，Ｈ２が順次入力され、このポインタ処理部３０において多重化された各フレームのポインタ・バイトＨ１，Ｈ２がすべて処理される。
【００８３】
ポインタ処理に必要な、上記のフラグメモリ、カウンタ用のメモリ、その他受信ポインタ情報等のデータを一時的に記憶するためのメモリは、ＲＡＭ４０として独立に設けられている。ＲＡＭ４０には、ポインタ処理に必要なデータが全てまとめて記憶され、また、ポインタ処理部３０内あるいはＬＯＨ終端部内等に設けられたＣＰＵ（マイコン等）によりアクセスされて、その情報の読み出し書き込みを制御することにより、ポインタ処理が実行されるように構成することができる。
【００８４】
そのため、上記図２あるいは図３に示されたインディケーション特定回数連続受信検出動作を実行するためのプログラムをＲＡＭ４０に実装しておき、ポインタ処理部３０内あるいはＬＯＨ終端部内等に設けられたＣＰＵによりこのＲＡＭ４０内のプログラムをアクセスすることにより、上記図２あるいは図３に示されたインディケーション特定回数連続受信検出動作を実行させることもできる。
【００８５】
なお、上記の各実施形態は、コンカチネーションインディケーション処理を対象としたものにも利用できる。
【００８６】
図５は、コンカチネーションインディケーション処理を対象とした場合の、第２フレーム以降のポインタ処理部に設けられる１０ｂｉｔポインタ監視部１５の一般的な構成を示すブロック図である。
【００８７】
すなわち、コンカチネーション処理を対象としたときには、第２フレーム以降のポインタ処理部に設けられる１０ｂｉｔポインタ監視部１５からの出力は、１０ｂｉｔポインタ値がＡＬＬ１か否かを示す信号のみを出力すればよいので、これらの１０ｂｉｔポインタ監視部１５は、図５に示すように、各フレームにおけるＨ１バイトの第７〜８ビットの２ビットを記憶するレジスタ５１と、各フレームにおけるＨ２バイトの８ビットデータとレジスタ５１に記憶された２ビットのデータを入力して、１０ビットポインタ値がＡＬＬ１か否かを示す信号を出力するコンカチネーション判定部５０によって構成することができる。
【００８８】
図６は、コンカチネーションインディケーション処理を対象とした場合の、第２フレーム以降のポインタ処理部に設けられる１０ｂｉｔポインタ監視部１５の本発明における実施形態を示すブロック図である。
【００８９】
本実施形態では、各フレームにおけるＨ１バイトの第７〜８ビットの２ビット（１０ｂｉｔポインタ値の上位２ビット）が“１１”であるか否かを判定する判定部６１と、判定部６１の判定結果を出力する１ビットのデータを記憶するレジスタ６２と、各フレームにおけるＨ２バイトの８ビットデータとレジスタ６２に記憶された１ビットのデータを入力して、１０ビットポインタ値がＡＬＬ１か否かを示す信号を出力するコンカチネーション判定部６０によって構成される。
【００９０】
コンカチネーションインディケーション処理を対象として、本実施形態を採用した場合には、上記保護処理部における記憶容量の削減のみでなく、１０ｂｉｔポインタ値監視部にて、Ｈ１バイトの第７〜８ビットを受信した時点で、インディケーション情報を絞り込むことができるので、多重化されたフレームにおける第２フレーム以降のポインタ処理部に設けられる１０ｂｉｔポインタ監視部で必要となる記憶容量を更に１ビット削減することができる。
【００９１】
なお、図５あるいは図６におけるレジスタ５１，６２もＲＡＭ内のメモリ領域を利用して構成することができる。
【００９２】
【発明の効果】
本発明によれば、ａｉｓ−ｉｎｄ情報とｎｏｒｍ−ｐｏｉｎｔ情報が互いに背反であること、また、ＮＤＦ−ｅｎａｂｌｅ情報とｉｎｖ−ｐｏｉｎｔ情報が互いに背反であることを利用して、保護処理部を共通化しているので、回路規模を小型化することが可能となり、コストの低減化を図ることができる。
【００９３】
また、各保護処理部、監視部等に分散していたメモリを、一つのＲＡＭによって構成することにより、回路規模の小型化が可能であり、さらに、フレームサイズの変更された場合であっても、主にＲＡＭ部の変更により対処することができ、フレームサイズの変更に対して柔軟に対応することができる。
【図面の簡単な説明】
【図１】ＳＯＮＥＴフレームに対する受信オーバヘッド処理部の本発明における実施形態を示すブロック図である。
【図２】３段保護処理部２１における、ａｉｓ−ｉｎｄ，ｎｏｒｍ−ｐｏｉｎｔ３回連続受信検出動作を示すフローチャートである。
【図３】８段保護処理部２２における、ＮＤＦ−ｅｎａｂｌｅ，ｉｎｖ−ｐｏｉｎｔ８回連続受信検出動作を示すフローチャートである。
【図４】本発明のＳＯＮＥＴフレームに対する受信オーバヘッド処理部におけるポインタ処理部の他の実施形態を示すブロック図である。
【図５】コンカチネーションインディケーション処理を対象とした場合の、第２フレーム以降のポインタ処理部に設けられる１０ｂｉｔポインタ監視部１５の一般的な構成を示すブロック図である。
【図６】コンカチネーションインディケーション処理を対象とした場合の、第２フレーム以降のポインタ処理部に設けられる１０ｂｉｔポインタ監視部１５の本発明における実施形態を示すブロック図である。
【図７】ＰＰＳ（Ｐａｔｈ　Ｐｒｏｔｅｃｔｉｏｎ　Ｓｗｉｔｃｈｅｄ）リングネットワークと呼ばれるＳＯＮＥＴ（ＳＤＨ）伝送網の代表的な例を示す図である。
【図８】ＳＴＳ−１のフレーム構成を示す図である。
【図９】ＳＴＳ−１のフレーム構成を示す図である。
【図１０】ポインタ・バイトＨ１，Ｈ２のフォーマットを示す図である。
【図１１】Ｎ個のＳＴＳ−１フレームをＳＴＳ−Ｎ（ＯＣ−Ｎ）として多重化したフレームフォーマットを示す図である。
【図１２】ＳＤＨ伝送方式におけるポインタ処理装置の従来例を示す図である。
【図１３】従来例のＰＡＩＳ表示検出用３段保護部１２０におけるＰＡＩＳ−ｉｎｄの３回連続受信検出を、２ビットのメモリを有するカウンタを設けて構成した場合の動作を示すフローチャートである。
【図１４】従来例のＬＯＰ状態検出用の８段保護部１２２におけるＩＮＶ−Ｐｏｉｎｔの８回連続受信検出を、３ビットのメモリを有するカウンタを設けて構成した場合の動作を示すフローチャートである。
【符号の説明】
１　ＳＯＨ終端部
２　ＬＯＨ終端部
３　ＰＯＨ終端部
１０，３０　ポインタ処理部
１１　ＳＰＥ抽出部
１２　インディケーション判定部
１３　ＮＤＦｂｉｔ監視部
１４　ＳＳｂｉｔ監視部
１５　１０ｂｉｔポインタ値監視部
１６　ａｉｓ−ｉｎｄ判定部
１７　ｎｏｒｍａｌ−ｐｏｉｎｔ判定部
１８　ＮＤＦ−ｅｎａｂｌｅ判定部
１９　ｉｎｃ−ｉｎｄ／ｄｅｃ−ｉｎｄ判定部
２０　ｉｎｖ−ｐｏｉｎｔ判定部
２１　３段保護処理部
２２　８段保護処理部
２３　ポインタ状態解釈部
２４，２６　カウンタ
２５，２７　フラグ
４０　ＲＡＭ
５０，６０　コンカチネーション判定部
５１，６２　レジスタ
６１　判定部
【図１】
2004007086.tif 000003
【図２】
2004007086.tif 000004
【図３】
2004007086.tif 000005
【図４】
2004007086.tif 000006
【図５】
2004007086.tif 000007
【図６】
2004007086.tif 000008
【図７】
2004007086.tif 000009
【図８】
2004007086.tif 000010
【図９】
2004007086.tif 000011
【図１０】
2004007086.tif 000012
【図１１】
2004007086.tif 000013
【図１２】
2004007086.tif 000014
【図１３】
2004007086.tif 000015
【図１４】
2004007086.tif 000016