(57)【要約】【課題】温度変化や経年変化等による遅延回路の遅延量の変動、また、プリディストーション回路の後段に付加される回路の状態やその他の条件に応じて遅延量を最適化する歪補償増幅装置を提供することを目的とする。【解決手段】入力信号を分配する分配器１と、分配器１の第１の出力を遅延させる第１の遅延回路２と、補正回路１１からの補正値に従って第１の遅延回路２の出力を補正するプリディストーション回路３と、プリディストーション回路３の出力を増幅する主増幅器４と、残留歪を検知する歪検知回路６と、プリディストーション回路３に予歪を与える補正回路１１と、補正回路１１の入力と出力の少なくとも一方を遅延させる第２の遅延回路と、第１の遅延回路２の出力と補正回路１１の出力とのタイミングを合わせるために、第２の遅延回路の遅延量の制御を行う遅延変動補償回路２０を備えた。【選択図】　　　　図１
2004104401.tif 000002
【特許請求の範囲】
【請求項１】
プリディストーション方式を用いて増幅器で発生する歪を補償する歪補償増幅装置において、
入力信号を分岐する分岐手段と、
前記分岐手段の第１の出力を遅延させる第１遅延手段と、
外部から与えられる補正値に従って、前記第１遅延手段の出力を補正するプリディストーション回路と、
前記プリディストーション回路の出力を増幅する増幅手段と、
前記増幅手段の出力における残留歪を検知する歪検知手段と、
前記分岐手段の第２の出力及び前記残留歪に基づいて、前記プリディストーション回路における振幅と位相の補正値を算出する補正値算出手段と、
前記補正値算出手段の入力と出力の少なくとも一方を遅延させる第２遅延手段と、
前記第１遅延手段の出力と前記補正値算出手段の出力とのタイミングを合わせるために、前記第２遅延手段の遅延量の制御を行う遅延補償手段とを備えたことを特徴とする歪補償増幅装置。
【請求項２】
請求項１に記載の歪補償増幅装置において、
前記遅延補償手段は、前記残留歪に基づいて前記第２遅延手段の遅延量の制御を行うことを特徴とする歪補償増幅装置。
【請求項３】
請求項１に記載の歪補償増幅装置において、
前記遅延補償手段は、温度を計測し、温度に対して予め設定された遅延量を用いて、前記第２遅延手段の遅延量の制御を行うことを特徴とする歪補償増幅装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、増幅器が信号を増幅する際に発生する歪を補償するプリディストーション方式を用いた歪補償増幅装置に関するものである。
【０００２】
【従来の技術】
Ｗ（Ｗｉｄｅｂａｎｄ）−ＣＤＭＡ（Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ）の信号やマルチキャリアの信号等を用いる通信装置では、増幅器が信号を増幅する際に発生する歪が問題となる。この問題を解決するために歪補償増幅装置が用いられる。
【０００３】
ここで、従来の歪補償増幅装置のうち、フィードフォワード方式を用いた歪補償増幅装置について図５を用いて説明する（例えば、特許文献１参照）。図５に示すように、この歪補償増幅装置は、分配器５１と主増幅器５２と遅延線５３と減算器５４と歪増幅器５５と遅延線５６と減算器５７から構成される。分配器５１と減算器５４と減算器５７は、例えば方向性結合器で構成される。
【０００４】
次に、図５に示すフィードフォワード方式を用いた歪補償増幅装置の動作について説明する。まず、入力信号は分配器５１で分配される。分配器５１の出力の一方は主増幅器５２で増幅され、減算器５４へ出力される。主増幅器５２の出力は、主増幅器５２で入力信号を増幅する際に発生する歪成分を含んでいる。分配器５１の出力のもう一方は、遅延線５３を介して減算器５４へ出力される。減算器５４は、主増幅器５２の出力から遅延線５３の出力を減算することにより歪成分を抽出し、歪増幅器５５へ出力するとともに、主増幅器５２の出力を増幅信号として遅延線５６へ出力する。歪増幅器５５は歪成分を増幅し、減算器５７へ出力する。一方、増幅信号は、遅延線５６で遅延され減算器５７へ出力される。減算器５７は、遅延線５６の出力から歪増幅器５５の出力を減算することにより増幅信号の歪成分を除去し、外部へ出力する。以上の動作により、主増幅器５２において発生する歪が補償される。
【０００５】
しかしながら、上述したフィードフォワード方式を用いた歪補償増幅装置では、主増幅器５２から出力される増幅信号が減算器５４や遅延線５６や減算器５７を通ることによって損失が生じる。そのため、歪補償増幅装置に要求される出力レベルに対して主増幅器５２の出力レベルを増加させなければならなくなり、主増幅器５２の効率が低下するという問題が生じる。
【０００６】
上述したフィードフォワード方式を用いた歪補償増幅装置の問題を解決するための従来の歪補償増幅装置として、プリディストーション方式を用いた歪補償増幅装置がある。以下、プリディストーション方式を用いた歪補償増幅装置の概略について図６を用いて説明する。図６に示すように、この歪補償増幅装置は、プリディストーション（ＰＤ）回路６１と主増幅器６２から構成される。
【０００７】
プリディストーション回路６１は、主増幅器６２で発生する歪に対して位相が１８０度異なり且つ振幅が同一である歪を予歪として入力信号へ与え、主増幅器６２へ出力する。結果として、プリディストーション回路６１が与えた予歪と主増幅器６２で発生した歪とが打ち消し合い、主増幅器６２からは歪のない増幅信号が出力される。このようにプリディストーション方式を用いた歪補償増幅装置では、例えば主増幅器６２の後段に回路が付加されないため増幅された信号の損失がなく、高効率の増幅を実現することができる。
【０００８】
しかしながら、プリディストーション方式を用いた歪補償増幅装置において、プリディストーション回路６１で与えられる予歪と主増幅器６２で発生する歪とは、信号の入力変動や歪の周波数特性に関して常に一致していることが必要となる。
【０００９】
ここで、増幅器の出力における歪について説明する。増幅器の出力における歪は、ＡＭ（Ａｍｐｌｉｔｕｄｅ　Ｍｏｄｕｌａｔｉｏｎ）−ＡＭ変換や、ＡＭ−ＰＭ（Ｐｈａｓｅ　Ｍｏｄｕｌａｔｉｏｎ）変換が生じるためであると解されている。図７（ａ）は、一般的な増幅器におけるＡＭ−ＡＭ変換の特性例を示す図である。ここで、横軸は増幅器の入力レベルを示し、縦軸は増幅器のゲインを示す。図７（ａ）において、Ｇ１は理想的なゲイン特性を示し、Ｇ２は増幅器のゲイン特性を示す。すなわち、プリディストーション回路のゲイン特性と増幅器のゲイン特性Ｇ２とを合成した結果が理想的なゲイン特性Ｇ１となるように、プリディストーション回路を設定することが必要となる。
【００１０】
また、図７（ｂ）は、一般的な増幅器におけるＡＭ−ＰＭ変換の特性例を示す図である。ここで、横軸は増幅器の入力レベルを示し、縦軸は増幅器の出力位相を示す。図７（ｂ）において、Ｐ１は理想的な位相特性を示し、Ｐ２は増幅器の位相特性を示す。すなわち、プリディストーション回路の位相特性と増幅器の位相特性Ｐ２とを合成した結果が理想的な位相特性Ｐ１となるように、プリディストーション回路を設定することが必要となる。
【００１１】
図７（ａ）や図７（ｂ）に示されるようなＡＭ−ＡＭ変換やＡＭ−ＰＭ変換の特性は非常に複雑なものであるため、理想的な特性を実現して歪のない増幅信号を出力する歪補償増幅装置を実現するにはプリディストーション回路の特性が極めて複雑な関数型となり、アナログ方式や計算による特性曲線の係数を求める方式による実現は現実的に困難となる。
【００１２】
そこで、プリディストーション方式を用いた歪補償増幅装置の具体例として、図８に示すような装置がある（例えば、特許文献２参照）。以下、図８に示すプリディストーション方式を用いた歪補償増幅装置について説明する。図８に示すように、この歪補償増幅装置は、分配器１と遅延回路２０１と補正回路２００とプリディストーション回路３と主増幅器４と分配器５と歪検知回路６とテーブル更新回路７から構成される。プリディストーション回路３は、減衰器３１と移相器３２から構成される。また、補正回路２００は、電力検出器１０１とＡ／Ｄ変換器１０３と振幅補正テーブル１０５ａとＤ／Ａ変換器１０７ａとＬＰＦ（Ｌｏｗ　Ｐａｓｓ　Ｆｉｌｔｅｒ）１０８ａと位相補正テーブル１０５ｂとＤ／Ａ変換器１０７ｂとＬＰＦ１０８ｂとから構成される。
【００１３】
次に、図８に示すプリディストーション方式を用いた歪補償増幅装置の動作について説明する。まず、入力信号は分配器１で分配され、分配器１の出力の一方は遅延回路２０１へ出力され、分配器１の出力のもう一方は補正回路２００へ出力される。
【００１４】
補正回路２００において、電力検出器１０１は、例えば分配器１の出力の包絡線検波を行い、瞬時振幅レベルを検出する。検出された瞬時振幅レベルは、Ａ／Ｄ変換器１０３でアナログ信号からデジタル信号へ変換され、振幅補正テーブル１０５ａと位相補正テーブル１０５ｂへ出力される。
【００１５】
振幅補正テーブル１０５ａは、振幅を補正するための振幅補正データを瞬時振幅レベルに対応づけてメモリに記憶しており、メモリを参照することにより、入力された瞬時振幅レベルに対応した振幅補正データを読み出し、Ｄ／Ａ変換器１０７ａへ出力する。振幅補正データは、Ｄ／Ａ変換器１０７ａでデジタル信号からアナログ信号へ変換され、ＬＰＦ１０８ａで周波数領域における折り返し成分が除去され、プリディストーション回路３における減衰器３１へ出力される。
【００１６】
同様に、位相補正テーブル１０５ｂは、位相を補正するための位相補正データを瞬時振幅レベルに対応づけてメモリに記憶しており、メモリを参照することにより、入力された瞬時振幅レベルに対応した位相補正データを読み出し、Ｄ／Ａ変換器１０７ｂへ出力する。位相補正データは、Ｄ／Ａ変換器１０７ｂでデジタル信号からアナログ信号へ変換され、ＬＰＦ１０８ａで周波数領域における折り返し成分が除去され、プリディストーション回路３における移相器３２へ出力される。
【００１７】
一方、遅延回路２０１は、補正回路２００が分配器１の出力に与える遅延にあわせた遅延量を持ち、分配器１の出力の一方をその遅延量だけ遅延してプリディストーション回路３へ出力する。従って、遅延回路２０１の出力と、補正回路２００の出力である振幅補正データと位相補正データは、タイミングが同期してプリディストーション回路３へ入力される。
【００１８】
プリディストーション回路３において、減衰器３１は、振幅補正データに従う振幅歪を遅延回路２０１の出力に与え、移相器３２へ出力する。移相器３２は、位相補正データに従う位相歪を減衰器３１の出力に与え、主増幅器４へ出力する。移相器３２の出力を増幅する際に主増幅器４で発生する振幅歪及び位相歪と、プリディストーション回路３で与えられた振幅歪及び位相歪とが打ち消し合い、主増幅器４からは歪のない増幅信号が分配器５を介して外部へ出力される。
【００１９】
減衰器３１で与えられる振幅歪や移相器３２で与えられる位相歪は、図７（ａ）や図７（ｂ）で示したように、入力レベルに応じて主増幅器４のＡＭ−ＡＭ変換やＡＭ−ＰＭ変換が生じるのに対して、これらの逆特性を与えることができるような振幅補正データ及び位相補正データが振幅補正テーブル１０５ａと位相補正テーブル１０５ｂに設定されており、これにより理想的な特性を実現し、歪のない増幅信号を出力する歪補償増幅装置を実現することができる。
【００２０】
一方、分配器５で分配された増幅信号の一部は歪検知回路６へ出力される。歪検知回路６は、歪補償後の増幅信号の一部に含まれる残留歪成分を検出し、テーブル更新回路７へ出力する。テーブル更新回路７は、残留歪成分が例えば最小となるような振幅補正データ及び位相補正データを計算し、その計算結果を振幅補正テーブル１０５ａと位相補正テーブル１０５ｂへ出力する。次に、振幅補正テーブル１０５ａと位相補正テーブル１０５ｂに記憶される振幅補正データ及び位相補正データは最適値に書き換えられる。このようなフィードバック系を用いて振幅補正データ及び位相補正データの更新を行うことにより、常に有効に動作することが可能な歪補償増幅装置が実現される。
【００２１】
【特許文献１】
特公平７−６０９７７号公報（第２−３頁、図１）
【特許文献２】
特開２００１−２１７７９２号公報（第５−８頁、図１）
【００２２】
【発明が解決しようとする課題】
しかしながら、上述した遅延回路２０１の出力は補正回路２００の出力のタイミングに合わせるために補正回路２００の遅延量と等しい遅延量を持つことが必要となり、遅延量に伴い回路規模が大きくなるため、歪補償増幅装置が大型化または重量化する問題が生じる。そこで、遅延回路２０１の回路規模が大きくなるという、前者の問題に対して、本出願人は既に、図９に示すようなプリディストーション方式を用いた歪補償増幅装置を提案している（特願２００２−０７２０５５号）。図９に示すように、この歪補償増幅装置は、図８に示す遅延回路２０１の代わりに、遅延回路２０１と比べて損失と回路規模が小さく遅延量が大きいＳＡＷ（Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ：表面弾性波）素子を用いた遅延回路２０２を備え、遅延回路２０２の遅延量に補正回路の遅延量をあわせるため、補正回路２００における電力検出器１０１とＡ／Ｄ変換器１０３との間にアナログ遅延回路１０２を備え、Ａ／Ｄ変換器１０３と振幅補正テーブル１０５ａ及び位相補正テーブル１０５ｂとの間にデジタル遅延回路１０４を備え、振幅補正テーブル１０５ａとＤ／Ａ変換器１０７ａとの間にデジタル遅延回路１０６ａを備え、位相補正テーブル１０５ｂとＤ／Ａ変換器１０７ｂとの間にデジタル遅延回路１０６ｂを備え、ＬＰＦ１０８ａと減衰器３１との間にアナログ遅延回路１０９ａを備え、ＬＰＦ１０８ｂと移相器３２との間にアナログ遅延回路１０９ｂを備えた補正回路１０を備えている。
【００２３】
しかしながら、ここで問題となるのが温度変化や経年変化等による遅延回路の遅延量の変動である。上述したように遅延回路の出力と補正回路の出力とのタイミングを同期させるために、遅延回路と補正回路は等しい遅延量を持つことが必要となる。遅延回路として、例えば上述したようなＳＡＷ素子等を用いる場合、特に、周囲温度変化によってその遅延量が変動してしまうため、その場合、遅延回路の出力と補正回路の出力のタイミングが同期できなくなり、歪補償の性能が大きく劣化するという問題が生じる。また、プリディストーション回路の後段に付加される増幅器等の種類やその状態によって、遅延回路の出力と補正回路の出力とのタイミングの同期は微妙な差が生じるため、歪補償の性能が劣化するという問題が生じる。
【００２４】
本発明は上述した課題に鑑みてなされたものであり、温度変化や経年変化等による遅延回路の遅延量の変動、また、プリディストーション回路の後段に付加される回路の状態やその他の条件に応じて遅延量を最適化する歪補償増幅装置を提供することを目的とする。
【００２５】
【課題を解決するための手段】
上述した目的を達成するために、本発明は、プリディストーション方式を用いて増幅器で発生する歪を補償する歪補償増幅装置において、入力信号を分岐する分岐手段と、前記分岐手段の第１の出力を遅延させる第１遅延手段と、外部から与えられる補正値に従って、前記第１遅延手段の出力を補正するプリディストーション回路と、前記プリディストーション回路の出力を増幅する増幅手段と、前記増幅手段の出力における残留歪を検知する歪検知手段と、前記分岐手段の第２の出力及び前記残留歪に基づいて、前記プリディストーション回路における振幅と位相の補正値を算出する補正値算出手段と、前記補正値算出手段の入力と出力の少なくとも一方を遅延させる第２遅延手段と、前記第１遅延手段の出力と前記補正値算出手段の出力とのタイミングを合わせるために、前記第２遅延手段の遅延量の制御を行う遅延補償手段とを備えたことを特徴とするものである。
【００２６】
このような構成によれば、遅延補償手段が、温度変化や経年変化等による遅延回路の遅延量の変動、また、プリディストーション回路の後段に付加される回路の状態やその他の条件に応じて第２遅延手段の遅延量を制御することにより、歪補償の性能の劣化を防ぐことができる。
【００２７】
また、本発明に係る歪補償増幅装置において、前記遅延補償手段は、前記残留歪に基づいて前記第２遅延手段の遅延量の制御を行うことを特徴とするものである。
【００２８】
このような構成によれば、遅延補償手段が、温度変化や経年変化等による遅延回路の遅延量の変動、また、プリディストーション回路の後段に付加される回路の状態やその他の条件に応じて第２遅延手段の遅延量を制御することにより、歪補償の性能の劣化を防ぐことができる。
【００２９】
また、本発明に係る歪補償増幅装置において、前記遅延補償手段は、温度を計測し、温度に対して予め設定された遅延量を用いて、前記第２遅延手段の遅延量の制御を行うことを特徴とするものである。
【００３０】
このような構成によれば、遅延補償手段が、温度変化による遅延回路の遅延量の変動に応じて第２遅延手段の遅延量を制御することにより、歪補償の性能の劣化を防ぐことができる。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ説明する。
実施の形態１．
図１は、本発明の実施の形態１に係る歪補償増幅装置を示すブロック図である。図１において、図９と同一符号は図９に示された対象と同一又は相当物を示しており、ここでの説明を省略する。本実施の形態では、図９に示した歪補償増幅装置に新たに遅延変動補償回路２０を備える。また、補正回路１０の代わりに補正回路１１を備える。補正回路１１の構成は補正回路１０の構成と同様であるが、遅延変動補償回路２０が、補正回路１１内のアナログ遅延回路１０２，１０９ａ，１０９ｂとデジタル遅延回路１０４，１０６ａ，１０６ｂの遅延量を制御する点が異なる。また、本実施の形態では、遅延回路２０２の代わりに遅延回路２を備える。遅延回路２は、温度変化や経年変化等によって遅延量が変動するような遅延回路、例えばＳＡＷ素子を用いた遅延回路である。
【００３２】
なお、本実施の形態における分岐手段とは分配器１のことであり、第１遅延手段とは遅延回路２のことであり、増幅手段とは主増幅器４のことであり、歪検知手段とは歪検知回路６のことであり、補正値算出手段とはテーブル更新回路７及び振幅補正テーブル１０５ａ及び位相補正テーブル１０５ｂのことであり、第２遅延手段とはアナログ遅延回路１０２，１０９ａ，１０９ｂとデジタル遅延回路１０４，１０６ａ，１０６ｂのことであり、遅延補償手段とは遅延変動補償回路２０のことである。
【００３３】
以下、本発明の特徴である遅延変動補償回路２０について詳細に説明する。上述したように、遅延回路の出力と補正回路の出力が、タイミングを同期せずにプリディストーション回路へ入力されると歪補償の性能が大きく劣化することになる。これを改善するために、遅延変動補償回路２０は、歪検知回路６で検出された歪補償後の増幅信号の一部に含まれる残留歪成分が例えば最小となるような遅延補償量の算出を行い、補正回路１１内のアナログ遅延回路１０２，１０９ａ，１０９ｂとデジタル遅延回路１０４，１０６ａ，１０６ｂに対して制御信号を出力する。アナログ遅延回路１０２，１０９ａ，１０９ｂとデジタル遅延回路１０４，１０６ａ，１０６ｂは、遅延変動補償回路２０からの制御信号に従って、入力信号をそれぞれ遅延させて出力する。以上のように、遅延変動補償回路２０がそれぞれの遅延回路の遅延量を制御し最適に変化させることで、遅延回路２の出力と補正回路１１の出力のタイミングを同期させる。
【００３４】
遅延変動補償回路２０が行う遅延補償量の算出の動作は、テーブル更新回路７が、振幅補正テーブル１０５ａと位相補正テーブル１０５ｂに記憶される振幅補正データ及び位相補正データを最適値に書き換える動作と同時に行っても良いし、別々に行っても良い。遅延変動補償も含めたフィードバック系を用いて振幅補正データ及び位相補正データの更新を行うことにより、例えば温度変化や経年変化等による遅延回路２の遅延量の変動、また、プリディストーション回路３の後段に付加される回路の状態等の影響に関わらず、有効に動作することが可能な歪補償増幅装置を実現することができる。
【００３５】
また、遅延変動補償回路２０における最適な遅延補償量の算出は、必ずしも上述したような適応的動作である必要はない。即ち、図１における歪検知回路６の出力を遅延変動補償回路２０へ入力しなくとも良い。例えば、遅延変動補償回路２０は、温度に対応した最適な遅延補償量を初期データとして持ち、温度を測定し、補正回路１１内のアナログ遅延回路１０２，１０９ａ，１０９ｂやデジタル遅延回路１０４，１０６ａ，１０６ｂに対して、測定した温度に対応するそれぞれの遅延補償量を与え、タイミングを同期させた遅延回路２の出力と補正回路１１の出力をプリディストーション回路３へ入力するようにしても良い。
【００３６】
なお、遅延変動補償回路２０は、必ずしもアナログ遅延回路１０２，１０９ａ，１０９ｂとデジタル遅延回路１０４，１０６ａ，１０６ｂの全てを制御する必要はなく、少なくともどれか１つを最適な遅延量に変化させるように制御できれば良い。また、アナログ遅延回路１０９ａ，１０９ｂはそれぞれＤ／Ａ変換器１０７ａと減衰器３１の間、Ｄ／Ａ変換器１０７ｂと移相器３２の間に備えれば良く、必ずしもそれぞれＬＰＦ１０８ａ，１０８ｂの出力側に備える必要はない。また、アナログ遅延回路１０２，１０９ａ，１０９ｂとデジタル遅延回路１０４，１０６ａ，１０６ｂは、その全てが必要ではなく、そのいずれかを削除しても良い。
【００３７】
実施の形態２．
本実施の形態においては、入力されたＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ　Ｆｒｅｑｕｅｎｃｙ）信号をＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）信号へ変換し、ＲＦ信号に予歪を与え、ＲＦ信号を増幅し、ＲＦ信号を出力する歪補償増幅装置について説明する。図２は実施の形態２に係る歪補償増幅装置を示すブロック図である。図２において、図１と同一符号は図１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。本実施の形態は、図１に示す遅延回路２の代わりに周波数変換部８を備える。周波数変換部８は、入力されたＩＦ信号をＲＦ信号に周波数変換するとともに遅延させ、ＲＦ信号をプリディストーション回路３へ出力する。
【００３８】
本実施の形態では、実施の形態１と同様にして、遅延変動補償回路２０が、プリディストーション回路３へ入力される周波数変換部８の出力と補正回路１１の出力のタイミングが同期するように、アナログ遅延回路１０２，１０９ａ，１０９ｂとデジタル遅延回路１０４，１０６ａ，１０６ｂ，１１０の遅延量を最適に制御することにより、実施の形態１に示した歪補償増幅装置と同様の機能を実現する。従って、本実施の形態に係る歪補償増幅装置は、ＩＦ信号をＲＦ信号へ変換するとともに、ＲＦ信号を増幅することができる。
【００３９】
実施の形態３．
本実施の形態においては、入力されたベースバンド信号をＲＦ信号に変換し、ＲＦ信号に予歪を与え、ＲＦ信号を増幅し、ＲＦ信号を出力する歪補償増幅装置について説明する。図３は実施の形態３に係る歪補償増幅装置を示すブロック図である。図３において、図２と同一符号は図２に示された対象と同一又は相当物を示しており、ここでの説明を省略する。本実施の形態は、図２に示す補正回路１１の代わりに補正回路１２を備える。補正回路１２は、補正回路１１におけるアナログ遅延回路１０２とＡ／Ｄ変換器１０３を削除し、デジタル遅延回路１１０を追加したものである。なお、本実施の形態における第２遅延手段とはデジタル遅延回路１０４，１０６ａ，１０６ｂ，１１０とアナログ遅延回路１０９ａ，１０９ｂのことである。
【００４０】
まず、入力されたベースバンド信号は分配器１で分配され、分配器１の出力の一方は補正回路１２におけるデジタル遅延回路１１０へ出力され、分配器１の出力のもう一方は補正回路１２における電力検出器１０１へ出力される。補正回路１２において、電力検出器１０１は、検出した瞬時振幅レベルをデジタル遅延回路１０４へ出力する。一方、補正回路１２において、デジタル遅延回路１１０は、遅延変動補償回路２０からの制御信号に従って分配器１からのベースバンド信号を遅延させ、周波数変換部８へ出力する。周波数変換部８は、入力されたベースバンド信号をＲＦ信号へ周波数変換するとともに遅延させ、ＲＦ信号をプリディストーション回路３へ出力する。
【００４１】
本実施の形態では、実施の形態１と同様にして、遅延変動補償回路２０が、プリディストーション回路３へ入力される周波数変換部８の出力と補正回路１１の出力のタイミングが同期するように、アナログ遅延回路１０９ａ，１０９ｂとデジタル遅延回路１０４，１０６ａ，１０６ｂ，１１０の遅延量を最適に制御することにより、実施の形態１に示した歪補償増幅装置と同様の機能を実現する。従って、本実施の形態に係る歪補償増幅装置は、ベースバンド信号をＲＦ信号へ変換するとともに、ＲＦ信号を増幅することができる。
【００４２】
実施の形態４．
本実施の形態においては、入力されたベースバンド信号に予歪を与え、ベースバンド信号をＲＦ信号に変換し、ＲＦ信号を増幅し、ＲＦ信号を出力する歪補償増幅装置について説明する。図４は実施の形態４に係る歪補償増幅装置を示すブロック図である。図４において、図３と同一符号は図３に示された対象と同一又は相当物を示しており、ここでの説明を省略する。本実施の形態は、図３に示す補正回路１２の代わりに補正回路１３を備える。また、図３に示す周波数変換部８を削除し、プリディストーション回路３と増幅器４の間に周波数変換部９を備える。補正回路１３は、補正回路１２におけるＤ／Ａ変換器１０７ａ，１０７ｂとＬＰＦ１０８ａ，１０８ｂとアナログ遅延回路１０９ａ，１０９ｂを削除したものである。なお、本実施の形態における第２遅延手段とはデジタル遅延回路１０４，１０６ａ，１０６ｂ，１１０のことである。
【００４３】
まず、入力されたベースバンド信号は分配器１で分配され、分配器１の出力の一方は補正回路１３におけるデジタル遅延回路１１０へ出力され、分配器１の出力のもう一方は補正回路１２における電力検出器１０１へ出力される。補正回路１２において、電力検出器１０１は、検出した瞬時振幅レベルをデジタル遅延回路１０４へ出力する。一方、補正回路１３において、デジタル遅延回路１１０は、遅延変動補償回路２０からの制御信号に従って分配器１からのベースバンド信号を遅延させ、プリディストーション回路３へ出力する。また、デジタル遅延回路１０６ａは、振幅補正データを一定時間遅延させ、プリディストーション回路３における減衰器３１へ出力し、デジタル遅延回路１０６ｂは、位相補正データを一定時間遅延させ、プリディストーション回路３における移相器３２へ出力する。プリディストーション回路３は、デジタル遅延回路１１０からのベースバンド信号に予歪を与え、周波数変換部９へ出力する。周波数変換部９は、ベースバンド信号をＲＦ信号へ周波数変換し、主増幅器４へ出力する。
【００４４】
本実施の形態では、実施の形態１と同様にして、遅延変動補償回路２０が、プリディストーション回路３へ入力されるデジタル遅延回路１１０の出力と補正回路１３の出力のタイミングが同期するように、デジタル遅延回路１０４，１０６ａ，１０６ｂ，１１０の遅延量を最適に制御することにより、実施の形態１に示した歪補償増幅装置と同様の機能を実現する。従って、本実施の形態に係る歪補償増幅装置は、ベースバンドをＲＦ信号へ変換するとともに、ＲＦ信号を増幅することができる。
【００４５】
【発明の効果】
以上に詳述したように本発明によれば、温度変化や経年変化等による遅延回路の遅延量の変動、また、プリディストーション回路の後段に付加される回路の状態やその他の条件に応じて遅延量を最適化する歪補償増幅装置を提供するという効果を奏することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る歪補償増幅器を示すブロック図である。
【図２】本発明の実施の形態２に係る歪補償増幅器を示すブロック図である。
【図３】本発明の実施の形態３に係る歪補償増幅器を示すブロック図である。
【図４】本発明の実施の形態４に係る歪補償増幅器を示すブロック図である。
【図５】フィードフォワード方式を用いた従来の歪補償増幅装置を示すブロック図である。
【図６】プリディストーション方式を用いた従来の歪補償増幅装置の概略を示すブロック図である。
【図７】一般的な増幅器におけるＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換の特性例を示す図である。
【図８】プリディストーション方式を用いた歪補償増幅装置の具体例を示すブロック図である。
【図９】プリディストーション方式を用いた歪補償増幅装置の他の具体例を示すブロック図である。
【符号の説明】
１　分配器、２　遅延回路、３　プリディストーション回路、３１　減衰器、３２　移相器、４　主増幅器、５　分配器、６　歪検知回路、７　テーブル更新回路、１１，１２，１３　補正回路、１０１　電力検出器、１０２，１０９ａ，１０９ｂ　アナログ遅延回路、１０３　Ａ／Ｄ変換器、１０４，１０６ａ，１０６ｂ，１１０　デジタル遅延回路、１０５ａ　振幅補正テーブル、１０５ｂ　位相補正テーブル、１０６ａ，１０６ｂ　Ｄ／Ａ変換器、１０７ａ，１０７ｂ　ＬＰＦ、２０　遅延変動補償回路、８，９　周波数変換部。
【図１】
2004104401.tif 000003
【図２】
2004104401.tif 000004
【図３】
2004104401.tif 000005
【図４】
2004104401.tif 000006
【図５】
2004104401.tif 000007
【図６】
2004104401.tif 000008
【図７】
2004104401.tif 000009
【図８】
2004104401.tif 000010
【図９】
2004104401.tif 000011