(57)【要約】【課題】読み出し系の構成素子であるトランジスタのしきい値電圧やキャパシタ容量値のばらつきに起因する固定パターンノイズを抑制し、外乱ノイズに対する耐性を向上する。【解決手段】撮影画像１０の各列ごとのリセット用キャパシタＣａｐＮと信号レベル用キャパシタＣａｐＳの接地側端子を共通にし、かつ接地電位Ｖｒｅｆ２との間に接地線から切り離せるように、フローティングスイッチ２８を設け、このリセット用キャパシタＣａｐＮ及び信号レベル用キャパシタＣａｐＳに蓄積されたそれぞれのサンプル信号（Ｎ）と（Ｓ＋Ｎ）を水平出力部５０の水平信号線に読み出す時にフローティングスイッチ２８をオフにして、リセット用キャパシタＣａｐＮと信号レベル用キャパシタＣａｐＳを接地線から切り離してフローティングするように構成した。【選択図】      図１
2004186790.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子とその読み出し回路を含む複数の画素が複数の行及び列で配列された撮像画素部と、
前記撮像画素部の読み出し回路を画素列毎に選択して各画素のリセットレベルと信号レベルの信号を順次読み出し、該読み出されたリセットレベルと信号レベルの信号を別々に蓄積するキャパシタを含む列信号処理回路と、
前記列信号処理回路のキャパシタにサンプルホールドされたリセットレベルのサンプル信号と信号レベルのサンプル信号を画素列毎に選択して水平信号線に出力する列選択回路と、
前記水平信号線に読み出されたリセットレベルのサンプル信号と信号レベルのサンプル信号との差分を出力する水平出力部と、
を備えることを特徴とする固体撮像装置。
【請求項２】
前記列信号処理回路の前記リセットレベルをサンプルホールドするキャパシタと前記信号レベルをサンプルホールドするキャパシタの一端は垂直信号線を通して前記読み出し回路に接続され、かつ前記両キャパシタの他端は共通にして接地電位に対しフローティングスイッチにより接続切り離し可能に構成され、前記リセットレベルと信号レベルを前記水平信号線に読み出す時は前記両キャパシタを前記接地電位から切り離してフローティング状態にするように構成したことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記接地電位は、前記画素の暗時信号レベルに近似されていることを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記画素の読み出し回路は、前記光電変換素子の信号電荷を読み出すための転送トランジスタと、前記転送トランジスタにより読み出された信号電荷をフローティングディフュージョン部で検出して電気信号を出力する増幅トランジスタと、前記増幅トランジスタを画素行毎に選択する選択トランジスタと、前記増幅トランジスタのフローティングディフュージョン部の電位をリセットするリセットトランジスタとを有することを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記列信号処理回路は、前記画素のリセットレベルと信号レベルとの差分を取ることによりノイズ除去を行うサンプリング回路を有することを特徴とする請求項１記載の固体撮像装置。
【請求項６】
前記列信号処理回路は、前記画素のリセットレベルのサンプル信号を蓄積するリセットレベル用キャパシタと、前記画素の信号レベルのサンプル信号を蓄積する信号レベル用キャパシタと、前記画素からのリセットレベルの信号をリセットレベル用キャパシタに選択的に入力するとともに前記画素からの信号レベルの信号を信号レベル用キャパシタに選択的に入力する選択スイッチと、前記リセットレベル用キャパシタのサンプル信号値と信号レベル用キャパシタのサンプル信号値との差分を出力する差動ＯＰアンプと、各画素列におけるリセットレベル用キャパシタのサンプル信号値と信号レベル用キャパシタのサンプル信号値を前記差動ＯＰアンプに出力する選択スイッチとを有することを特徴とする請求項１記載の固体撮像装置。
【請求項７】
前記列信号処理回路は、前記画素のリセットレベルのサンプル信号と信号レベルのサンプル信号を順次入力するクランプ用キャパシタと、前記クランプ用キャパシタにリセットレベルのサンプル信号が入力された時点でクランプ用キャパシタの出力を所定のクランプレベルにクランプするクランプスイッチと、前記クランプスイッチによるクランプ後に前記クランプ用キャパシタに信号レベルのサンプル信号が入力された時点でクランプ用キャパシタの出力値をホールドするサンプルホールド用キャパシタと、前記クランプ用キャパシタの出力値を前記サンプルホールド用キャパシタに出力するサンプルホールドスイッチと、前記サンプルホールド用キャパシタのホールド値を出力信号に変換する出力回路と、前記サンプルホールド用キャパシタのサンプル信号値を前記出力回路に出力する選択スイッチとを有することを特徴とする請求項１記載の固体撮像装置。
【請求項８】
光電変換素子とその読み出し回路を含む複数の画素が複数の行及び列で配列された撮像画素部と、
前記撮像画素部の読み出し回路を画素列毎に選択して各画素のリセットレベルと信号レベルの信号を順次読み出し、該読み出されたリセットレベルと信号レベルの信号を別々に蓄積するキャパシタを含む列信号処理回路と、
前記列信号処理回路のキャパシタにサンプルホールドされたリセットレベルのサンプル信号と信号レベルのサンプル信号を画素列毎に選択して水平信号線に出力する列選択回路と、
前記水平信号線に読み出されたリセットレベルのサンプル信号と信号レベルのサンプル信号との差分を出力する水平出力部とを有する固体撮像装置の駆動方法であって、
前記リセットレベルをサンプルホールドするキャパシタと前記信号レベルをサンプルホールドするキャパシタの一端は垂直信号線を通して前記読み出し回路に接続され、かつ前記両キャパシタの他端は共通にして接地電位に対しフローティングスイッチにより接続切り離し可能に構成され、前記リセットレベルと信号レベルを前記水平信号線に読み出す時は前記両キャパシタを前記接地電位から切り離してフローティング状態にするように構成した、
ことを特徴とする固体撮像装置の駆動方法。
【請求項９】
前記接地電位は、前記画素の暗時信号レベルに近似されていることを特徴とする請求項８記載の固体撮像装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＭＯＳ型イメージセンサなどのように画素ごとにアクティブ素子からなる読み出し回路を有する固体撮像装置及びその駆動方法に関し、さらに詳しくは、ノイズ成分であるリセットレベルの信号及び画像成分である信号レベルの信号をそれぞれ蓄積する２系統のキャパシタを画素部の列ごとに持ち、これらキャパシタに蓄積された電荷の差分を取り出すようにした構成の回路を備える固体撮像装置及びその駆動方法に関するものである。
【０００２】
【従来の技術】
近年、ビデオカメラや電子カメラが広く普及しており、これらのカメラには、ＣＣＤ型やＣＭＯＳ型の固体撮像装置が使用されている。
このうちＣＭＯＳ型イメージセンサは、１つの半導体チップに複数の画素を２次元配列して構成される撮像画素部と、この撮像画素部の外側に配置される周辺回路部とを設けたものであり、撮像画素部の各画素内に光電変換素子（フォトダイオード）とともに、ＦＤ部や転送、増幅等の各種ＭＯＳトランジスタによる読み出し回路を有し、各画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を転送トランジスタによってＦＤ部に転送し、このＦＤ部の電位変動を増幅トランジスタによって検出し増幅することにより、各画素毎の信号を信号線より周辺回路部に出力するものである（例えば、非特許文献１参照）。
【０００３】
【非特許文献１】
「Ａｎａｌｙｓｉｓ  ａｎｄ  Ｒｅｄｕｃｔｉｏｎ  ｏｆ  Ｓｉｇｎａｌ  Ｒｅａｄｏｕｔ  Ｃｉｒｃｕｉｔｒｙ  Ｔｅｍｐｏｒａｌ  Ｎｏｉｓｅ  ｉｎ  ＣＭＯＳ  Ｉｍａｇｅ  Ｓｅｎｓｏｒｓ  ｆｏｒ  Ｌｏｗ−Ｌｉｇｈｔ  Ｌｅｖｅｌｓ」ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥＳ  ＶＯＬ．  ４７．  ＮＯ．  ５  ＭＡＹ  ２０００  ｐｐ．９４９−９５０
【０００４】
以下、図９及び図１０により従来の固体撮像装置及びその駆動方法について説明する。
図９は従来におけるＣＭＯＳ型イメージセンサに適用される固体撮像装置の画素部及びその信号の読み出しを行う駆動回路の一部を示す回路図である。
この回路図に示す固体撮像装置は、画素９０、雑音抑制用のサンプリング回路２００、水平出力部２０１、水平走査回路１０１などを含んでいる。
【０００５】
上記画素９０は、光電変換素子としてのフォトダイオード９１と、フォトダイオード９１から転送される電荷量に応じた電位変動を得るためのフローティングディフュージョン部（ＦＤ部）９２と、転送パルスφＴＸが供給された時にフォトダイオード９１に接続され、このフォトダイオード９１から転送される信号電荷をＦＤ部９２に転送する転送ＭＯＳトランジスタ９３と、リセットパルスφＲＳＴが供給された時にＦＤ部９２を電源Ｖｄｄに接続するリセットＭＯＳトランジスタ９４と、ＦＤ部９２の電位変動に応じた電気信号に変換する増幅ＭＯＳトランジスタ９５と、垂直選択パルスφＶＳＥＬを供給することにより増幅ＭＯＳトランジスタ９５の出力信号を垂直信号線９６に出力する選択ＭＯＳトランジスタ９７とを含んで構成されている。
【０００６】
上記サンプリング回路２００はリセット雑音などのノイズ成分を除去または抑制処理するためのもので、垂直信号線９６とグランドとの間に並列に接続され、リセット時のＦＤ部９２から得られるリセットレベルのサンプル信号を蓄積するリセットレベル用キャパシタＣａｐＮと、フォトダイオード９１からの信号電荷によりＦＤ部９２から得られる信号レベルのサンプル信号（画像信号）を蓄積する信号レベル用キャパシタＣａｐＳを備えている。
リセットレベル用キャパシタＣａｐＮの垂直信号線９６側には、選択パルスφＯＰＮによりオンされるスイッチ９８が直列に接続され、信号レベル用キャパシタＣａｐＳの垂直信号線９６側には、選択パルスφＯＰＳによりオンされるスイッチ９９が直列に接続されている。
また、上記リセットレベル用キャパシタＣａｐＮの垂直信号線９６側端と水平信号線１００ａとの間及び上記信号レベル用キャパシタＣａｐＳの垂直信号線９６側端と水平信号線１００ｂとの間には、水平走査回路１０１からの水平スイッチングパルスφＨＳＷｎによりオンされる選択スイッチ１０２ａ，１０２ｂがそれぞれ直列に接続されている。
【０００７】
上記水平出力部２０１は、リセットレベル用キャパシタＣａｐＮから水平信号線１００ａに出力されるサンプル信号値と、信号レベル用キャパシタＣａｐＳから水平信号線１００ｂに出力されるサンプル信号値との差を取り出す差動ＯＰアンプ１０３を備えている。
また、差動ＯＰアンプ１０３の帰還ループである出力端と水平信号線１００ａの間には、キャパシタ１０４ａとそのリセット用スイッチ１０５ａとが並列に接続され、さらに、差動ＯＰアンプ１０３の帰還ループである出力端と水平信号線１００ｂの間には、キャパシタ１０４ｂとそのリセット用スイッチ１０５ｂとが並列に接続されている。
なお、図９において、１０６は画素９０に駆動電流を供給するための定電流源であり、この定電流源１０６は画素列ごとに垂直信号線９６に接続されている。
【０００８】
次に、上記のように構成された固体撮像装置の動作について図１０に示すタイミングチャートを参照して説明する。なお、図１０の（Ａ）〜（Ｊ）に示す各パルス信号は、固体撮像装置に付属して設けられる図示省略のタイミングジェネレータから発生されるものである。
固体撮像装置を構成する画素９０の信号読み出しに際しては、まず、選択ＭＯＳトランジスタ９７のゲートに図１０（Ａ）に示す基準クロックφＣＬＫに同期した同図（Ｂ）に示す波形の垂直選択パルスφＶＳＥＬを供給することにより、選択ＭＯＳトランジスタ９７をオンする。この状態で、リセットＭＯＳトランジスタ９４のゲートに同図（Ｃ）に示す波形のリセットパルスφＲＳＴが加えられることにより、このリセットＭＯＳトランジスタ９４がオンされると、ＦＤ部９２の電位を電源電位Ｖｄｄにリセットすると同時に、選択スイッチ９８を同図（Ｄ）に示す波形の選択パルスφＯＰＮによりオンさせる。これに伴い、増幅ＭＯＳトランジスタ９５が導通されると、リセット時のＦＤ部９２から得られる電位に応じた電流が増幅ＭＯＳトランジスタ９５と選択ＭＯＳトランジスタ９７及び選択スイッチ９８を通してリセットレベル用キャパシタＣａｐＮに流れ、リセットレベルのサンプル信号（Ｎ）がリセット用キャパシタＣａｐＮに蓄積される。
【０００９】
次いで、転送ＭＯＳトランジスタ９３のゲートに同図（Ｅ）に示す波形の転送パルスφＴＸが加えられることにより、この転送ＭＯＳトランジスタ９３がオンされると同時に、選択スイッチ９９が同図（Ｆ）に示す波形の選択パルスφＯＰＳによりオンされる。これにより、フォトダイオード９１に蓄積された信号電荷は転送ＭＯＳトランジスタ９３を通してＦＤ部９２に転送され、この信号電荷によりＦＤ部９２から得られる信号レベルに応じた電流が増幅ＭＯＳトランジスタ９５と選択ＭＯＳトランジスタ９７及びスイッチ９９を通して信号レベル用キャパシタＣａｐＳに流れる。これにより、ノイズ成分を含む信号レベルのサンプル信号（Ｓ＋Ｎ）が信号レベル用キャパシタＣａｐＳに蓄積される。
これらリセットレベルのサンプル信号（Ｎ）及び信号レベルのサンプル信号（Ｓ＋Ｎ）のサンプルホールドは、撮像画素部の列毎に、かつ水平走査のブランキング期間に行われる。
【００１０】
そして、サンプルホールドされた後のリセットレベルのサンプル信号（Ｎ）と信号レベルのサンプル信号（Ｓ＋Ｎ）の差分に相当する信号の読み出しは、図１０に示す有効期間内で撮像画素部の列毎に行われる。
すなわち、図１０に示す有効期間において、まず、差動ＯＰアンプ１０３のリセット用スイッチ１０５ａ、１０５ｂを基準クロックφＣＬＫに同期した差動ＯＰアンプリセットパルスφＯＰＲＳＴによってオンすることにより、差動ＯＰアンプ１０３のキャパシタ１０４ａ、１０４ｂに蓄えられている電荷を放出して、差動ＯＰアンプ１０３を初期化する。その後、水平走査回路１０１から撮像画素部の列毎に水平スイッチングパルスφＨＳＷ１〜φＨＳＷ  ｎ、φＨＳＷ  ｎ＋１を順次送出して、各列のスイッチ１０２ａ，１０２ｂを順番にオンすると、リセットレベル用キャパシタＣａｐＮ及び信号レベル用キャパシタＣａｐＳに蓄積されたそれぞれのサンプル信号（Ｎ）及びサンプル信号（Ｓ＋Ｎ）が差動ＯＰアンプ１０３に入力されることにより、差動ＯＰアンプ１０３からは２つのサンプル信号の差、すなわちサンプル信号（Ｎ）とサンプル信号（Ｓ＋Ｎ）との差分（Ｓ＋Ｎ−Ｎ＝Ｓ）に相当する信号成分のみが出力される。
【００１１】
次に、図１１及び図１２により従来の固体撮像装置の他の例について説明する。
図１１は従来の他の例における固体撮像装置の画素及びその信号の読み出しを行う駆動回路の一部を示す回路図である。
この回路図に示す固体撮像装置は、画素９０、雑音抑制用のサンプリング回路２０２（ＣＤＳ：相関二重サンプリングに相当する）、水平出力部２０３、水平走査回路１０１、定電流源１０６などを含んでいる。
上記画素９０は、図９に示す場合と同様に、フォトダイオード９１、ＦＤ部９２、転送ＭＯＳトランジスタ９３、リセットＭＯＳトランジスタ９４、増幅ＭＯＳトランジスタ９５、選択ＭＯＳトランジスタ９７を含んで構成されている。
【００１２】
上記ＣＤＳ部２０２はリセット雑音などのノイズ成分を除去または抑制処理するためのもので、クランプ用キャパシタＣ１１及びサンプルホールド用キャパシタＣ１２、クランプパルスφＣＬＰによりオンされるクランプスイッチ１１１、サンプルホールドパルスφＳＨによりオンされるサンプルホールドスイッチ１１２、水平走査回路１０１からの水平スイッチングパルスφＨＳＷｎによりオンされる選択スイッチ１０２を含んで構成されている。
また、上記水平出力部２０３は、サンプルホールド用キャパシタＣ１２のサンプル信号を取り出す差動ＯＰアンプ１０３Ａを備えている。この差動ＯＰアンプ１０３Ａの反転入力端は水平信号線１００に接続され、非反転出力端には基準電位Ｖｒｅｆが加えられている。
また、差動ＯＰアンプ１０３Ａの帰還ループである出力端と水平信号線１００の間には、キャパシタ１０４ａとそのリセット用スイッチ１０５ａとが並列に接続されている。
【００１３】
次に、上記のように構成された固体撮像装置の動作について図１２に示すタイミングチャートを参照して説明する。なお、図１２の（Ａ）〜（Ｊ）に示す各パルス信号は、固体撮像装置に付属して設けられる図示省略のタイミングジェネレータから発生されるものである。
固体撮像装置を構成する画素９０の信号読み出しに際しては、まず、選択ＭＯＳトランジスタ９７のゲートに図１２（Ａ）に示す基準クロックφＣＬＫに同期した同図（Ｂ）に示す波形の垂直パルスφＶＳＥＬを供給することにより、選択ＭＯＳトランジスタ９７をオンする。この状態で、リセットＭＯＳトランジスタ９４のゲートに同図（Ｃ）に示す波形のリセットパルスφＲＳＴが加えられることにより、このリセットＭＯＳトランジスタ９４がオンされると同時にクランプスイッチ１１１が同図（Ｄ）に示す波形のクランプパルスφＣＬＰによりオンされると、ＦＤ部９２の電位は電源電位Ｖｄｄにリセットされると同時に、このリセットレベルのサンプル信号がクランプ用キャパシタＣ１１に蓄積され、この時点でクランプ用キャパシタＣ１１の出力をクランプ電圧Ｖｃｌｐにクランプする。また、この時点では、サンプルホールドスイッチ１１２が同図（Ｆ）に示す波形のサンプルホールドパルスφＳＨによりオンされている。
【００１４】
次いで、転送ＭＯＳトランジスタ９３のゲートに図１２（Ｅ）に示す波形の転送パルスφＴＸが加えられることにより、この転送ＭＯＳトランジスタ９３がオンされると、フォトダイオード９１に蓄積された信号電荷は転送ＭＯＳトランジスタ９３を通してＦＤ部９２に転送される。これに伴い、フォトダイオード９１の信号電荷に応じた信号レベルのサンプル信号がクランプ用キャパシタＣ１１に入力される。
ここで、クランプ用キャパシタＣ１１の出力側がクランプ電圧Ｖｃｌｐにクランプされた状態では、クランプ用キャパシタＣ１１の入力側と出力側が異なる電位に保持されているため、このクランプ用キャパシタＣ１１の入力側に信号レベルのサンプル信号されると、その入力側の電位変動が出力側の電位変動となって現れ、この電位変動をサンプルホールドスイッチ１１２のオン時にサンプルホールド用キャパシタＣ１２にサンプルホールドする。この時のサンプルホールド用キャパシタＣ１２にサンプルホールされたサンプル信号は、ノイズ成分の除去または抑制された信号成分のみとなる。
そして、サンプルホールド用キャパシタＣ１２によるクランプ用キャパシタＣ１１の出力値のサンプルホールドは、図１２に示す有効期間内で撮像画素部の列毎に行われる。
【００１５】
すなわち、図１２に示す有効期間において、まず、差動ＯＰアンプ１０３Ａのリセット用スイッチ１０５を基準クロックφＣＬＫに同期した差動ＯＰアンプリセットパルスφＯＰＲＳＴによってオンすることにより、差動ＯＰアンプ１０３Ａのキャパシタ１０４に蓄えられている電荷を放出して、差動ＯＰアンプ１０３Ａを初期化する。その後、水平走査回路１０１から撮像画素部の列毎に水平スイッチングパルスφＨＳＷ１〜φＨＳＷ  ｎ、φＨＳＷ  ｎ＋１を順次送出して、各列のスイッチ１０２を順番にオンすると、サンプルホールド用キャパシタＣ１２にホールドされたサンプル信号は差動ＯＰアンプ１０３Ａに入力される。これにより、差動ＯＰアンプ１０３Ａからはノイズ成分の除去または抑制された信号成分のみが出力される。
【００１６】
【発明が解決しようとする課題】
しかしながら、図９に示すように、リセットレベルのサンプル信号（Ｎ）と信号レベルのサンプル信号（Ｓ＋Ｎ）をそれぞれ蓄積する２系統のリセットレベル用キャパシタＣａｐＮと信号レベル用キャパシタＣａｐＳを画素部の列毎に持ち、かつ、その差動機能でサンプル信号（Ｎ）と（Ｓ＋Ｎ）の差分（Ｓ＋Ｎ−Ｎ＝Ｓ）を取り出すタイプ（差動タイプ）のもの、または、図１１に示しように、リセットレベルのサンプル信号Ｎ（もしくは信号レベルのサンプル信号Ｓ＋Ｎ）をクランプし、その後、信号レベルのサンプル信号Ｓ＋Ｎ（もしくはリセットレベルのサンプル信号Ｎ）を読み出すことでその差分を取り、それを画素部の列毎に蓄える１つの読み出し系統を有するもの（クランプ＆サンプルホールドタイプ）では、画素部の列毎に読み出し回路を持つため、その構成素子であるトランジスタのしきい値電圧Ｖｔｈやキャパシタ容量値のばらつきにより、縦縞状の固定パターンノイズ（ＦＰＮ）が発生するという問題がある。
【００１７】
例えば、上記差動タイプでは、サンプルホールドの手段としてキャパシタを用いており、水平信号線への読み出しは電荷で行うようなものの場合、リセットレベル用キャパシタと信号レベル用キャパシタ間の容量値のばらつきが水平信号線電位とキャパシタ電位との間に差により、例え信号レベルが０であったとしても、ＦＰＮとして現れてしまう。
また、クランプ＆サンプルホールドタイプでは、クランプ電位を水平線電位と同一にすることにより、上記の問題を回避できるが、シングルエンド出力であるこの回路形式では、大きなサイズ（例えば、１／６インチ光学系のものでも約２ｍｍの長さ）をもつ水平信号線からのノイズの混入、例えばディジタル信号処理装置（ＤＳＰ）の混載による基板経由のノイズに対する耐性がないという問題がある。
【００１８】
本発明の目的は、読み出し系の構成素子であるトランジスタのしきい値電圧やキャパシタ容量値のばらつきに起因する固定パターンノイズを抑制できるとともに、外乱ノイズに対する耐性を向上できる固体撮像装置及びその駆動方法を提供することにある。
【００１９】
【課題を解決するための手段】
上記の目的を達成するために本発明の固体撮像装置は、光電変換素子とその読み出し回路を含む複数の画素が複数の行及び列で配列された撮像画素部と、前記撮像画素部の読み出し回路を画素列毎に選択して各画素のリセットレベルと信号レベルの信号を順次読み出し、該読み出されたリセットレベルと信号レベルの信号を別々に蓄積するキャパシタを含む列信号処理回路と、前記列信号処理回路のキャパシタにサンプルホールドされたリセットレベルのサンプル信号と信号レベルのサンプル信号を画素列毎に選択して水平信号線に出力する列選択回路と、前記水平信号線に読み出されたリセットレベルのサンプル信号と信号レベルのサンプル信号との差分を出力する水平出力部とを備えることを特徴とする。
【００２０】
また、本発明は、光電変換素子とその読み出し回路を含む複数の画素が複数の行及び列で配列された撮像画素部と、前記撮像画素部の読み出し回路を画素列毎に選択して各画素のリセットレベルと信号レベルの信号を順次読み出し、該読み出されたリセットレベルと信号レベルの信号を別々に蓄積するキャパシタを含む列信号処理回路と、前記列信号処理回路のキャパシタにサンプルホールドされたリセットレベルのサンプル信号と信号レベルのサンプル信号を画素列毎に選択して水平信号線に出力する列選択回路と、前記水平信号線に読み出されたリセットレベルのサンプル信号と信号レベルのサンプル信号との差分を出力する水平出力部とを有する固体撮像装置の駆動方法であって、前記リセットレベルをサンプルホールドするキャパシタと前記信号レベルをサンプルホールドするキャパシタの一端は垂直信号線を通して前記読み出し回路に接続され、かつ前記両キャパシタの他端は共通にして接地電位に対しフローティングスイッチにより接続切り離し可能に構成され、前記リセットレベルと信号レベルを前記水平信号線に読み出す時は前記両キャパシタを前記接地電位から切り離してフローティング状態にするに構成したことを特徴とする。
【００２１】
本発明の固体撮像装置及びその駆動方法では、リセットレベルをサンプルホールドするキャパシタと信号レベルをサンプルホールドするキャパシタの一端は垂直信号線を通して読み出し回路に接続され、かつ両キャパシタの他端は共通にして接地電位に対しフローティングスイッチにより接続切り離し可能に構成され、リセットレベルと信号レベルを水平信号線に読み出す時は両キャパシタを接地電位から切り離してフローティング状態にするようにしたから、読み出し系の構成素子であるトランジスタのしきい値電圧やキャパシタ容量値のばらつきに起因する固定パターンノイズを抑制できるとともに、外乱ノイズに対する耐性を向上できる。
【００２２】
【発明の実施の形態】
以下、本発明による固体撮像装置およびその駆動方法の実施の形態について説明する。
なお、以下に説明する実施の形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付加されているが、本発明の範囲は、以下の説明において、特に本発明を限定する旨の記載がない限り、これらの態様に限定されないものとする。
【００２３】
本実施の形態では、リセットレベルのサンプル信号（Ｎ）と信号レベルのサンプル信号（Ｓ＋Ｎ）をそれぞれ蓄積する２系統のリセットレベル用キャパシタと信号レベル用キャパシタを画素部の列毎に持ち、かつ、これらキャパシタに蓄えた電荷の差分（Ｓ＋Ｎ−Ｎ＝Ｓ）を取り出すことで信号成分のみを出力し、これにより、固定パターンノイズを抑制し、かつ、外乱ノイズに対する耐性化を可能にしたものである。
以下、本発明の具体的実施例について説明する。
【００２４】
図１は、本発明の第１の実施の形態によるＣＭＯＳイメージセンサに適用された固体撮像装置の画素部及びその信号の読み出しを行う駆動回路の一部を示す回路図、図２は本発明の第１の実施の形態における固体撮像装置の動作説明用のタイミングチャートである。
本実施の形態による固体撮像装置は差動タイプのもので、画素１０、請求項に記載した列信号処理回路を構成する雑音抑制用のサンプリング回路４０、水平出力部５０、水平走査回路２１（請求項の列選択回路に相当）などを含んで構成されている。
【００２５】
上記画素１０は、光電変換素子としてのフォトダイオード１１と、フォトダイオード１１から転送される電荷量に応じた電位変動を得るためのフローティングディフュージョン部（ＦＤ部）１２と、転送パルスφＴＸが供給された時にフォトダイオード１１と接続され、このフォトダイオード１１から転送される信号電荷をＦＤ部１２に転送する転送ＭＯＳトランジスタ１３と、リセットパルスφＲＳＴが供給された時にＦＤ部１２を電源Ｖｄｄに接続するリセットＭＯＳトランジスタ１４と、ＦＤ部１２の電位変動に応じた電圧を出力する増幅ＭＯＳトランジスタ１５と、垂直選択パルスφＶＳＥＬを供給することにより増幅ＭＯＳトランジスタ１５の出力信号を垂直信号線１６に出力する選択ＭＯＳトランジスタ１７とを含んで構成されている。
なお、上記ＦＤ部１２、ＭＯＳトランジスタ１３，１４，１５，１７は撮像画素部の読み出し回路を構成する。また、撮像画素部は、複数の画素を複数の行及び列でマトリックス状に配列させることにより構成されている。
【００２６】
上記サンプリング回路４０はリセット雑音などのノイズ成分を除去または抑制処理するためのもので、垂直信号線１６と接地電位Ｖｒｅｆ２との間に並列に接続され、リセット時のＦＤ部１２から得られるリセットレベルのサンプル信号を蓄積するリセットレベル用キャパシタＣａｐＮと、フォトダイオード９１からの信号電荷によりＦＤ部９２から得られる信号レベルのサンプル信号（画像信号）を蓄積する信号レベル用キャパシタＣａｐＳを備えている。
リセットレベル用キャパシタＣａｐＮの垂直信号線１６との接続側には、選択パルスφＯＰＮによりオンされる選択スイッチ１８が直列に接続され、信号レベル用キャパシタＣａｐＳの垂直信号線１６との接続側には、選択パルスφＯＰＳによりオンされる選択スイッチ１９が直列に接続されている。
また、リセットレベル用キャパシタＣａｐＮ及び信号レベル用キャパシタＣａｐＳの接地電位Ｖｒｅｆ２との接続側には、フローティングパルスφＦＬＴＳＷによりオンされるフローティングスイッチ２８が直列に接続されている。
なお、上記接地電位Ｖｒｅｆ２は、画素の暗時信号レベルに近似する値に設定されている。
【００２７】
また、上記リセットレベル用キャパシタＣａｐＮの選択スイッチ１８との接続端と水平出力部５０の水平信号線２０ａとの間及び上記信号レベル用キャパシタＣａｐＳの選択スイッチ１９との接続端と水平出力部５０の水平信号線２０ｂとの間には、水平走査回路２１からの水平スイッチングパルスφＨＳＷｎによりオンされる選択スイッチ２２ａ，２２ｂがそれぞれ直列に接続されている。
【００２８】
上記水平出力部５０は、リセットレベル用キャパシタＣａｐＮから水平信号線２０ａに出力されるサンプル信号（Ｎ）と、信号レベル用キャパシタＣａｐＳから水平信号線２０ｂに出力されるサンプル信号（Ｓ＋Ｎ）との差（Ｓ＋Ｎ−Ｎ＝Ｓ）を取り出す差動ＯＰアンプ２３を備えている。
なお、水平信号線２０ａは差動ＯＰアンプ２３の反転入力端に接続され、水平信号線２０ｂは差動ＯＰアンプ２３の非反転入力端に接続されている。
また、差動ＯＰアンプ２３の帰還ループである出力端と水平信号線２０ａ間には、キャパシタ２４ａとそのリセット用スイッチ２５ａとが並列に接続され、さらに、差動ＯＰアンプ２３の帰還ループである出力端と水平信号線２０ｂ間には、キャパシタ２４ｂとそのリセット用スイッチ２５ｂとが並列に接続されている。
なお、図１において、２６は画素１０に駆動電流を供給するための定電流源であり、この定電流源２６は画素列ごとに垂直信号線１６に接続されている。
【００２９】
次に、上記のように構成された固体撮像装置の動作について、図２を参照して説明する。なお、図２の（Ａ）〜（Ｋ）に示す各パルス信号は、固体撮像装置に付属して設けられる図示省略のタイミングジェネレータから発生されるものである。
固体撮像装置を構成する画素１０の信号読み出しに際しては、まず、選択ＭＯＳトランジスタ１７のゲートに図２（Ａ）に示す基準クロックφＣＬＫに同期した同図（Ｂ）に示す波形の垂直パルスφＶＳＥＬを供給することにより、選択ＭＯＳトランジスタ１７をオンする。この状態で、リセットＭＯＳトランジスタ１４のゲートに同図（Ｃ）に示す波形のリセットパルスφＲＳＴが加えられることにより、このリセットＭＯＳトランジスタ１４がオンされると、ＦＤ部１２の電位を電源電位Ｖｄｄにリセットすると同時に、選択スイッチ１８を同図（Ｄ）に示す波形の選択パルスφＯＰＮによりオンさせ、かつ、フローティングスイッチ２８を同図（Ｇ）に示す波形のフローティングパルスφＦＬＴＳＷによりオンする。これに伴い、増幅ＭＯＳトランジスタ１５が導通されると、リセット時のＦＤ部１２から得られる電位に応じた電流が増幅ＭＯＳトランジスタ１５と選択ＭＯＳトランジスタ１７及び選択スイッチ１８とフローティングスイッチ２８を通してリセットレベル用キャパシタＣａｐＮに流れ、リセットレベルのサンプル信号（Ｎ）がリセットレベル用キャパシタＣａｐＮに蓄積される。そして、このリセットレベル用キャパシタＣａｐＮにリセットレベルのサンプル信号（Ｎ）が入力された時点でリセットレベル用キャパシタＣａｐＮの出力を接地電位Ｖｒｅｆ２にクランプする。
【００３０】
次いで、転送ＭＯＳトランジスタ１３のゲートに図２（Ｅ）に示す波形の転送パルスφＴＸが加えられることにより、この転送ＭＯＳトランジスタ１３がオンされると同時に、選択スイッチ１９が同図（Ｆ）に示す波形の選択パルスφＯＰＳによりオンされる。これにより、フォトダイオード１１に蓄積された信号電荷は転送ＭＯＳトランジスタ１３を通してＦＤ部１２に転送され、この信号電荷によりＦＤ部１２から得られる電位に応じた電流が増幅ＭＯＳトランジスタ１５と選択ＭＯＳトランジスタ１７及び選択スイッチ１９とフローティングスイッチ２８を通して信号レベル用キャパシタＣａｐＳに流れる。これにより、ノイズ成分を含む信号レベルのサンプル信号（Ｓ＋Ｎ）が信号レベル用キャパシタＣａｐＳに蓄積される。そして、この信号レベル用キャパシタＣａｐＳに信号レベルのサンプル信号（Ｓ＋Ｎ）が入力された時点で信号レベル用キャパシタＣａｐＳの出力を接地電位Ｖｒｅｆ２にクランプする。
これらリセットレベルのサンプル信号（Ｎ）及び信号レベルのサンプル信号（Ｓ＋Ｎ）のサンプルホールドは、撮像画素部の列毎に、かつ水平走査のブランキング期間に行われる。
【００３１】
そして、サンプルホールドされた後のリセットレベルのサンプル信号（Ｎ）と信号レベルのサンプル信号（Ｓ＋Ｎ）との差分に相当する信号（Ｓ＋Ｎ−Ｎ＝Ｓ）の読み出しは、図２に示す有効期間内で撮像画素部の列毎に行われる。
すなわち、図２に示す有効期間において、まず、フローティングスイッチ２８をオフにして、リセットレベル用キャパシタＣａｐＮ及び信号レベル用キャパシタＣａｐＳを接地電位Ｖｒｅｆ２から切り離し、フローティング状態にする。この状態で、差動ＯＰアンプ２３のリセット用スイッチ２５ａ、２５ｂを基準クロックφＣＬＫに同期した差動ＯＰアンプリセットパルスφＯＰＲＳＴによりオンして、差動ＯＰアンプ２３のキャパシタ２４ａ、２４ｂに蓄えられている電荷を放出し、差動ＯＰアンプ２３を初期化する。その後、水平走査回路２１から撮像画素部の列毎に水平スイッチングパルスφＨＳＷ１〜φＨＳＷ  ｎ、φＨＳＷ  ｎ＋１を順次送出して、各列の選択スイッチ２２ａ，２２ｂを順番にオンすると、リセットレベル用キャパシタＣａｐＮ及び信号レベル用キャパシタＣａｐＳに蓄積されたそれぞれのサンプル信号（Ｎ）と（Ｓ＋Ｎ）が差動ＯＰアンプ２３に水平信号線２０ａ，２０ｂを通して入力される。これにより、差動ＯＰアンプ２３からは２つのサンプル信号の差、すなわちサンプル信号（Ｎ）とサンプル信号（Ｓ＋Ｎ）との差分（Ｓ＋Ｎ−Ｎ＝Ｓ）に相当する信号成分のみが出力される。
【００３２】
なお、キャパシタＣａｐＮ、ＣａｐＳの各電極に寄生容量が存在する場合、完全なフローティング状態にできない。その結果、キャパシタの容量ばらつきが縦縞状の固定パターンノイズ（ＦＰＮ）となって現れる。したがって、この場合は、ＦＰＮの影響を減らすために、接地電位Ｖｒｅｆ２を画素の暗時信号レベルに近似させることが望ましい。
【００３３】
このような第１の実施の形態によれば、撮影画像部の各列ごとのリセット用キャパシタＣａｐＮと信号レベル用キャパシタＣａｐＳの接地側端子を共通にし、かつ接地電位Ｖｒｅｆ２との間に接地線から切り離せるように、フローティングスイッチ２８を設け、このリセット用キャパシタＣａｐＮ及び信号レベル用キャパシタＣａｐＳに蓄積されたそれぞれのサンプル信号（Ｎ）と（Ｓ＋Ｎ）を水平出力部５０の水平信号線に読み出す時にフローティングスイッチ２８をオフにして、リセット用キャパシタＣａｐＮと信号レベル用キャパシタＣａｐＳを接地線から切り離してフローティングするようにしたので、サンプル信号（Ｎ）と（Ｓ＋Ｎ）の差分電荷のみを水平信号線に流れる。これにより、読み出し系の構成素子であるトランジスタのしきい値電圧やキャパシタ容量値のばらつきに起因する固定パターンノイズを抑制できるとともに、水平信号線から混入する同相ノイズや外乱ノイズに対する耐性を向上することができる。
また、この第１の実施の形態によれば、差動でインターフェースできるため、高ビットＡ／Ｄなどと整合性の良い固体撮像装置を提供することができる。
【００３４】
次に、図３及び図４により本発明の第２の実施の形態について説明する。
図３は、本発明の第２の実施の形態によるＣＭＯＳイメージセンサに適用された固体撮像装置の画素部及びその信号の読み出しを行う駆動回路の一部を示す回路図、図４は本発明の第２の実施の形態における固体撮像装置の動作説明用のタイミングチャートである。
本実施の形態による固体撮像装置は差動タイプのもので、画素１０、請求項に記載した列信号処理回路を構成する雑音抑制用のサンプリング回路６０、水平出力部５０、水平走査回路２１などを含んで構成されている。
【００３５】
上記画素１０は、図１に示す場合と同様に、フォトダイオード１１、ＦＤ部１２、転送ＭＯＳトランジスタ１３、リセットＭＯＳトランジスタ１４、増幅ＭＯＳトランジスタ１５、選択ＭＯＳトランジスタ１７を含んで構成されている。
【００３６】
上記サンプリング回路６０はリセット雑音などのノイズ成分を除去または抑制処理するためのもので、画素１０から読み出し回路を通して読み出されたリセットレベルのサンプル信号を蓄積するリセットレベル用キャパシタＣａｐＮと、画素１０から読み出し回路を通して読み出された信号レベルのサンプル信号を蓄積する信号レベル用キャパシタＣａｐＳを備える。
上記リセットレベル用キャパシタＣａｐＮと信号レベル用キャパシタＣａｐＳの入力側電極は、フローティングパルスφＦＬＴＳＷによりオンされる共通のフローティングスイッチ２７を介して垂直信号線１６に接続されている。また、リセットレベル用キャパシタＣａｐＮと信号レベル用キャパシタＣａｐＳの出力側電極は、フローティングパルスφＦＬＴＳＷによりオンされる別々のフローティングスイッチ２８ａ，２８ｂを介して接地電位Ｖｒｅｆ２に接続されている。
【００３７】
また、上記リセットレベル用キャパシタＣａｐＮの入力側電極とフローティングスイッチ２７との間には、選択パルスφＯＰＮによりオンされる選択スイッチ１８が直列に接続され、さらに、信号レベル用キャパシタＣａｐＳの入力側電極とフローティングスイッチ２７との間には、選択パルスφＯＰＳによりオンされる選択スイッチ１９が直列に接続されている。
さらに、上記リセットレベル用キャパシタＣａｐＮの出力側電極と水平出力部５０の水平信号線２０ａとの間及び上記信号レベル用キャパシタＣａｐＳの出力側電極と水平出力部５０の水平信号線２０ｂとの間には、水平走査回路２１からの水平スイッチングパルスφＨＳＷｎによりオンされる選択スイッチ２２ａ，２２ｂがそれぞれ直列に接続されている。
【００３８】
上記水平出力部５０は、図１に示す場合と同様に、リセットレベル用キャパシタＣａｐＮから水平信号線２０ａに出力されるサンプル信号値と、信号レベル用キャパシタＣａｐＳから水平信号線２０ｂに出力されるサンプル信号値との差を取り出す差動ＯＰアンプ２３を備えている。
また、差動ＯＰアンプ２３の帰還ルートである出力端と水平信号線２０ａ間には、図１に示す場合と同様に、キャパシタ２４ａとそのリセット用スイッチ２５ａとが並列に接続され、さらに、差動ＯＰアンプ２３の帰還ルートである出力端と水平信号線２０ｂ間には、図１に示す場合と同様に、キャパシタ２４ｂとそのリセット用スイッチ２５ｂとが並列に接続されている。
なお、図３において、２６は画素１０に駆動電流を供給するための定電流源であり、この定電流源２６は画素列ごとに垂直信号線１６に接続されている。
【００３９】
次に、上記のように構成された固体撮像装置の動作について、図４を参照して説明する。なお、図４の（Ａ）〜（Ｋ）に示す各パルス信号は、固体撮像装置に付属して設けられる図示省略のタイミングジェネレータから発生されるものである。
固体撮像装置を構成する画素１０の信号読み出しに際しては、まず、選択ＭＯＳトランジスタ１７のゲートに図４（Ａ）に示す基準クロックφＣＬＫに同期した同図（Ｂ）に示す波形の垂直パルスφＶＳＥＬを供給することにより、選択ＭＯＳトランジスタ１７をオンする。この状態で、リセットＭＯＳトランジスタ１４のゲートに同図（Ｃ）に示す波形のリセットパルスφＲＳＴが加えられることにより、このリセットＭＯＳトランジスタ１４がオンされると、ＦＤ部１２の電位を電源電位Ｖｄｄにリセットすると同時に、選択スイッチ１８を同図（Ｄ）に示す波形の選択パルスφＯＰＮによりオンさせ、かつ、フローティングスイッチ２７及び２８ａ，２８ｂを同図（Ｇ）に示す波形のフローティングパルスφＦＬＴＳＷによりオンする。これに伴い、増幅ＭＯＳトランジスタ１５が導通されると、リセット時のＦＤ部１２から得られる電位に応じた電流が増幅ＭＯＳトランジスタ１５と選択ＭＯＳトランジスタ１７及びフローティングスイッチ２７、スイッチ１８とフローティングスイッチ２８ａを通してリセットレベル用キャパシタＣａｐＮに流れ、リセットレベルのサンプル信号（Ｎ）がリセットレベル用キャパシタＣａｐＮに蓄積される。そして、このリセットレベル用キャパシタＣａｐＮにリセットレベルのサンプル信号（Ｎ）が入力された時点でリセットレベル用キャパシタＣａｐＮの出力を接地電位Ｖｒｅｆ２にクランプする。
【００４０】
次いで、転送ＭＯＳトランジスタ１３のゲートに図４（Ｅ）に示す波形の転送パルスφＴＸが加えられることにより、この転送ＭＯＳトランジスタ１３がオンされると同時に、選択スイッチ１９が同図（Ｆ）に示す波形の選択パルスφＯＰＳによりオンされる。これにより、フォトダイオード１１に蓄積された信号電荷は転送ＭＯＳトランジスタ１３を通してＦＤ部１２に転送され、この信号電荷によりＦＤ部１２から得られる電位に応じた電流が増幅ＭＯＳトランジスタ１５と選択ＭＯＳトランジスタ１７及び選択スイッチ１９とフローティングスイッチ２８ｂを通して信号レベル用キャパシタＣａｐＳに流れる。これにより、ノイズ成分を含む信号レベルのサンプル信号（Ｓ＋Ｎ）が信号レベル用キャパシタＣａｐＳに蓄積される。そして、この信号レベル用キャパシタＣａｐＳに信号レベルのサンプル信号（Ｓ＋Ｎ）が入力された時点で信号レベル用キャパシタＣａｐＳの出力を接地電位Ｖｒｅｆ２にクランプする。
これらリセットレベルのサンプル信号（Ｎ）及び信号レベルのサンプル信号（Ｓ＋Ｎ）のサンプルホールドは、撮像画素部の列毎に、かつ水平走査のブランキング期間に行われる。
【００４１】
そして、サンプルホールドされた後のリセットレベルのサンプル信号（Ｎ）及び信号レベルのサンプル信号（Ｓ＋Ｎ）の差分に相当する信号（Ｓ＋Ｎ−Ｎ＝Ｓ）の読み出しは、図４に示す有効期間内で撮像画素部の列毎に行われる。
すなわち、図４に示す有効期間において、まず、フローティングスイッチ２７及び２８ａ，２８ｂをオフにすると同時に、選択スイッチ１８，１９をオンにして、リセットレベル用キャパシタＣａｐＮ及び信号レベル用キャパシタＣａｐＳを垂直信号線１６及び接地電位Ｖｒｅｆ２から切り離し、フローティング状態にする。この状態で、差動ＯＰアンプ２３のリセット用スイッチ２５ａ、２５ｂを基準クロックφＣＬＫに同期した差動ＯＰアンプリセットパルスφＯＰＲＳＴによりオンして、差動ＯＰアンプ２３のキャパシタ２４ａ、２４ｂに蓄えられている電荷を放出し、差動ＯＰアンプ２３を初期化する。その後、水平走査回路２１から撮像画素部の列毎に水平スイッチングパルスφＨＳＷ１〜φＨＳＷ  ｎ、φＨＳＷ  ｎ＋１を順次送出して、各列の選択スイッチ２２ａ，２２ｂを順番にオンすると、リセットレベル用キャパシタＣａｐＮ及び信号レベル用キャパシタＣａｐＳに蓄積されたそれぞれのサンプル信号（Ｎ）と（Ｓ＋Ｎ）が差動ＯＰアンプ２３に水平信号線２０ａ，２０ｂを通して入力される。これにより、差動ＯＰアンプ２３からは２つの電圧の差、すなわちサンプル信号（Ｎ）とサンプル信号（Ｓ＋Ｎ）との差分（Ｓ＋Ｎ−Ｎ＝Ｓ）に相当する信号成分のみが出力される。
【００４２】
なお、接地電位Ｖｒｅｆ２と水平信号線の基準電位Ｖｒｅｆは等しい値とする。これにより、上記第１の実施の形態においてあり得る、寄生容量による暗時のＤＣ電荷に起因する固定パターンノイズをほぼなくすことができる。
【００４３】
このような第２の実施の形態によれば、撮像画素部の各列ごとのリセット用キャパシタＣａｐＮと信号レベル用キャパシタＣａｐＳの接地側端子と接地電位Ｖｒｅｆ２との間に、接地線から両キャパシタを切り離すフローティングスイッチ２８ａ，２８ｂを設け、かつ、リセット用キャパシタＣａｐＮと信号レベル用キャパシタＣａｐＳの垂直信号線１６との接続端に、垂直信号線１６から両キャパシタを切り離すフローティングスイッチ２７を設け、サンプル信号（Ｎ）及びサンプル信号（Ｓ＋Ｎ）をそれぞれのキャパシタＣａｐＮ及びＣａｐＳにサンプルホールドする時、フローティングスイッチ２７及び２８ａ，２８ｂをオンにしてキャパシタＣａｐＮ及びＣａｐＳを接地電位Ｖｒｅｆ２に接続し、かつ、キャパシタＣａｐＮ及びＣａｐＳにサンプルホールドされた電圧を水平出力部５０の水平信号線に読み出す時にフローティングスイッチ２７及び２８ａ，２８ｂをオフにして、キャパシタＣａｐＮ及びＣａｐＳを接地線及び垂直信号線１６から切り離しフローティングするようにしたので、サンプル信号（Ｎ）とサンプル信号（Ｓ＋Ｎ）の差分電荷のみが水平信号線に流れる。これにより、読み出し系の構成素子であるトランジスタのしきい値電圧やキャパシタ容量値のばらつきに起因する固定パターンノイズを抑制できるとともに、水平信号線から混入する同相ノイズや外乱ノイズに対する耐性を向上することができる。
【００４４】
特に、接地電位Ｖｒｅｆ２と水平信号線の基準電位Ｖｒｅｆを等しくする場合、厳密には、接地電位から切り離す際のスイッチによるクロックフィードスルーや、差動ＯＰアンプ２３をリセットするスイッチによるクロックフィードスルーにより、ＤＣレベルがずれ、その分、ＤＣ電荷が流れてしまう。このＤＣレベルのずれを打ち消すように基準電位Ｖｒｅｆと接地電位Ｖｒｅｆ２を設定するとＤＣ電荷が流れることはなくなり、これを原因とする固定パターンノイズをなくすことができる。
また、この第２の実施の形態によれば、差動でインターフェースできるため、高ビットＡ／Ｄなどと整合性の良い固体撮像装置を提供することができる。
【００４５】
次に、図５及び図６により本発明の第３の実施の形態について説明する。
図５は、本発明の第３実施の形態によるＣＭＯＳイメージセンサに適用された固体撮像装置の画素部及びその信号の読み出しを行う駆動回路の一部を示す回路図、図６は本発明の第３の実施の形態における固体撮像装置の動作説明用のタイミングチャートである。
本実施の形態による固体撮像装置は差動タイプのもので、画素１０、請求項に記載した列信号処理回路を構成する雑音抑制用のサンプリング回路７０、水平出力部５０、水平走査回路２１などを含んで構成されている。
【００４６】
上記画素１０は、図１に示す場合と同様に、フォトダイオード１１、ＦＤ部１２、転送ＭＯＳトランジスタ１３、リセットＭＯＳトランジスタ１４、増幅ＭＯＳトランジスタ１５、選択ＭＯＳトランジスタ１７を含んで構成されている。
【００４７】
上記サンプリング回路７０はリセット雑音などのノイズ成分を除去または抑制処理するためのもので、画素１０から読み出し回路を通して読み出されたリセットレベルのサンプル信号を蓄積するリセットレベル用キャパシタＣａｐＮと、画素１０から読み出し回路を通して読み出された信号レベルのサンプル信号を蓄積する信号レベル用キャパシタＣａｐＳを備える。
上記リセットレベル用キャパシタＣａｐＮと信号レベル用キャパシタＣａｐＳの入力側電極は、フローティングパルスφＦＬＴＳＷによりオンされる共通のフローティングスイッチ２７を介して垂直信号線１６に接続されている。また、リセットレベル用キャパシタＣａｐＮの出力側電極は、選択パルスφＯＰＮによりオンされる選択スイッチ１８に介して接地電位Ｖｒｅｆ２に接続されている。信号レベル用キャパシタＣａｐＳの出力側電極は、選択パルスφＯＰＳによりオンされる選択スイッチ１９を介して接地電位Ｖｒｅｆ２に接続されている。
【００４８】
また、上記リセットレベル用キャパシタＣａｐＮの出力側電極と水平出力部５０の水平信号線２０ａとの間及び上記信号レベル用キャパシタＣａｐＳの出力側電極と水平出力部５０の水平信号線２０ｂとの間には、水平走査回路２１からの水平スイッチングパルスφＨＳＷｎによりオンされる選択スイッチ２２ａ，２２ｂがそれぞれ直列に接続されている。
【００４９】
上記水平出力部５０は、図１に示す場合と同様に、リセットレベル用キャパシタＣａｐＮから水平信号線２０ａに出力されるサンプル信号値と、信号レベル用キャパシタＣａｐＳから水平信号線２０ｂに出力されるサンプル信号値との差を取り出す差動ＯＰアンプ２３を備えている。
また、差動ＯＰアンプ２３の帰還ルートである出力端と水平信号線２０ａ間には、図１に示す場合と同様に、キャパシタ２４ａとそのリセット用スイッチ２５ａとが並列に接続され、さらに、差動ＯＰアンプ２３の帰還ルートである出力端と水平信号線２０ｂ間には、図１に示す場合と同様に、キャパシタ２４ｂとそのリセット用スイッチ２５ｂとが並列に接続されている。
なお、図５において、２６は画素１０に駆動電流を供給するための定電流源であり、この定電流源２６は画素列ごとに垂直信号線１６に接続されている。
【００５０】
次に、上記のように構成された固体撮像装置の動作について、図６を参照して説明する。なお、図６の（Ａ）〜（Ｋ）に示す各パルス信号は、固体撮像装置に付属して設けられる図示省略のタイミングジェネレータから発生されるものである。
固体撮像装置を構成する画素１０の信号読み出しに際しては、まず、選択ＭＯＳトランジスタ１７のゲートに図６（Ａ）に示す基準クロックφＣＬＫに同期した同図（Ｂ）に示す波形の垂直パルスφＶＳＥＬを供給することにより、選択ＭＯＳトランジスタ１７をオンする。この状態で、リセットＭＯＳトランジスタ１４のゲートに同図（Ｃ）に示す波形のリセットパルスφＲＳＴが加えられることにより、このリセットＭＯＳトランジスタ１４がオンされると、ＦＤ部１２の電位を電源電位Ｖｄｄにリセットする。これと同時に、選択スイッチ１８を同図（Ｄ）に示す波形の選択パルスφＯＰＮによりオンさせ、かつ、フローティングスイッチ２７を同図（Ｇ）に示す波形のフローティングパルスφＦＬＴＳＷによりオンする。これに伴い、増幅ＭＯＳトランジスタ１５が導通されると、リセット時のＦＤ部１２から得られる電位に応じた電流が増幅ＭＯＳトランジスタ１５と選択ＭＯＳトランジスタ１７及びフローティングスイッチ２７、選択スイッチ１８を通してリセットレベル用キャパシタＣａｐＮに流れ、リセットレベルのサンプル信号（Ｎ）がリセットレベル用キャパシタＣａｐＮに蓄積される。そして、このリセットレベル用キャパシタＣａｐＮにリセットレベルのサンプル信号（Ｎ）が入力された時点でリセットレベル用キャパシタＣａｐＮの出力を接地電位Ｖｒｅｆ２にクランプする。
【００５１】
次いで、転送ＭＯＳトランジスタ１３のゲートに図６（Ｅ）に示す波形の転送パルスφＴＸが加えられることにより、この転送ＭＯＳトランジスタ１３がオンされると同時に、選択スイッチ１９が同図（Ｆ）に示す波形の選択パルスφＯＰＳによりオンされる。これにより、フォトダイオード１１に蓄積された信号電荷は転送ＭＯＳトランジスタ１３を通してＦＤ部１２に転送され、この信号電荷によりＦＤ部１２から得られる電位に応じた電流が増幅ＭＯＳトランジスタ１５と選択ＭＯＳトランジスタ１７及びフローティングスイッチ２７、選択スイッチ１９を通して信号レベル用キャパシタＣａｐＳに流れる。これにより、ノイズ成分を含む信号レベルのサンプル信号（Ｓ＋Ｎ）が信号レベル用キャパシタＣａｐＳに蓄積される。そして、この信号レベル用キャパシタＣａｐＳに信号レベルのサンプル信号（Ｓ＋Ｎ）が入力された時点で信号レベル用キャパシタＣａｐＳの出力を接地電位Ｖｒｅｆ２にクランプする。
これらリセットレベルのサンプル信号（Ｎ）及び信号レベルのサンプル信号（Ｓ＋Ｎ）のサンプルホールドは、撮像画素部の列毎に、かつ水平走査のブランキング期間に行われる。
【００５２】
そして、サンプルホールドされた後のリセットレベルのサンプル信号（Ｎ）及び信号レベルのサンプル信号（Ｓ＋Ｎ）の差分に相当する信号（Ｓ＋Ｎ−Ｎ＝Ｓ）の読み出しは、図６に示す有効期間内で撮像画素部の列毎に行われる。
すなわち、図６に示す有効期間において、まず、フローティングスイッチ２７及び選択スイッチ１８，１９をオフにして、リセットレベル用キャパシタＣａｐＮ及び信号レベル用キャパシタＣａｐＳを垂直信号線１６及び接地電位Ｖｒｅｆ２から切り離し、フローティング状態にする。この状態で、差動ＯＰアンプ２３のリセット用スイッチ２５ａ、２５ｂを基準クロックφＣＬＫに同期した差動ＯＰアンプリセットパルスφＯＰＲＳＴによりオンして、差動ＯＰアンプ２３のキャパシタ２４ａ、２４ｂに蓄えられている電荷を放出し、差動ＯＰアンプ２３を初期化する。その後、水平走査回路２１から撮像画素部の列毎に水平スイッチングパルスφＨＳＷ１〜φＨＳＷ  ｎ、φＨＳＷ  ｎ＋１を順次送出して、各列の選択スイッチ２２ａ，２２ｂを順番にオンすると、リセットレベル用キャパシタＣａｐＮ及び信号レベル用キャパシタＣａｐＳに蓄積されたそれぞれのサンプル信号（Ｎ）と（Ｓ＋Ｎ）が差動ＯＰアンプ２３に水平信号線２０ａ，２０ｂを通して入力される。これにより、差動ＯＰアンプ２３からは２つの電圧の差、すなわちサンプル信号（Ｎ）とサンプル信号（Ｓ＋Ｎ）との差分（Ｓ＋Ｎ−Ｎ＝Ｓ）に相当する信号成分のみが出力される。
【００５３】
このような第３の実施の形態によれば、上記第２の実施の形態と同様な作用効果が得られるほか、第２の実施の形態に比べてサンプリング回路７０のおけるスイッチの数を削減することができる。
【００５４】
次に、図７及び図８により本発明の第４の実施の形態について説明する。
図７は、本発明の第４実施の形態によるＣＭＯＳイメージセンサに適用された固体撮像装置の画素部及びその信号の読み出しを行う駆動回路の一部を示す回路図、図８は本発明の第４の実施の形態における固体撮像装置の動作説明用のタイミングチャートである。
本実施の形態による固体撮像装置はクランプ＆サンプルホールドタイプのもので、画素１０、請求項に記載した列信号処理回路を構成する雑音抑制用のサンプリング回路８０（ＣＤＳ：相関二重サンプリングに相当する）８０、水平出力部５０、水平走査回路２１などを含んで構成されている。
【００５５】
上記画素１０は、図１に示す場合と同様に、フォトダイオード１１、ＦＤ部１２、転送ＭＯＳトランジスタ１３、リセットＭＯＳトランジスタ１４、増幅ＭＯＳトランジスタ１５、選択ＭＯＳトランジスタ１７を含んで構成されている。
【００５６】
上記サンプリング回路８０はリセット雑音などのノイズ成分を除去または抑制処理するためのもので、クランプ用キャパシタＣ１及びサンプルホールド用キャパシタＣ２、クランプパルスφＣＬＰによりオンされるクランプスイッチ３０、サンプルホールドパルスφＳＨによりオンされるサンプルホールドスイッチ３１、フローティングパルスφＦＬＴＳＷによりオンされるフローティングスイッチ３２、水平走査回路２１からの水平スイッチングパルスφＨＳＷｎによりオンされる選択スイッチ２２ａ，２２ｂを含んで構成されている。
【００５７】
上記クランプ用キャパシタＣ１の入力側電極はサンプルホールドスイッチ３１を介して垂直信号線１６に直接接続され、さらに、このクランプ用キャパシタＣ１の出力側電極はクランプスイッチ３０を介してクランプ電位Ｖｃｌｐに接続されている。また、上記サンプルホールド用キャパシタＣ２の入力側電極はサンプルホールドスイッチ３１を介してクランプ用キャパシタＣ１の出力側電極に接続され、さらに、このサンプルホールド用キャパシタＣ２の出力側電極はフローティングスイッチ３２を介してクランプ電位Ｖｃｌｐに接続されている。
また、上記サンプルホールド用キャパシタＣ２の入力側電極は選択スイッチ２２ａを介して水平出力部５０の水平信号線２０ａに接続され、さらに、サンプルホールド用キャパシタＣ２の出力側電極は選択スイッチ２２ｂを介して水平出力部５０の水平信号線２０ｂに接続されている。
【００５８】
上記水平出力部５０は差動ＯＰアンプ２３を備え、この差動ＯＰアンプ２３の非反転入力端と反転入力端には水平信号線２０ａ，２０ｂにそれぞれ接続され、この水平信号線２０ａ，２０ｂは選択スイッチ２２ａ，２２ｂを介してサンプルホールド用キャパシタＣ２の両端をそれぞれ接続されている。
また、差動ＯＰアンプ２３の帰還ルートである出力端と水平信号線２０ａ間には、キャパシタ２４ａとそのリセット用スイッチ２５ａとが並列に接続され、さらに、差動ＯＰアンプ２３の帰還ルートである出力端と水平信号線２０ｂ間には、キャパシタ２４ｂとそのリセット用スイッチ２５ｂとが並列に接続されている。
なお、図７において、２６は画素１０に駆動電流を供給するための定電流源であり、この定電流源２６は画素列ごとに垂直信号線１６に接続されている。
【００５９】
次に、上記のように構成された固体撮像装置の動作について、図６を参照して説明する。なお、図８の（Ａ）〜（Ｋ）に示す各パルス信号は、固体撮像装置に付属して設けられる図示省略のタイミングジェネレータから発生されるものである。
固体撮像装置を構成する画素１０の信号読み出しに際しては、まず、選択ＭＯＳトランジスタ１７のゲートに図８（Ａ）に示す基準クロックφＣＬＫに同期した同図（Ｂ）に示す波形の垂直パルスφＶＳＥＬを供給することにより、選択ＭＯＳトランジスタ１７をオンする。この状態で、リセットＭＯＳトランジスタ１４のゲートに同図（Ｃ）に示す波形のリセットパルスφＲＳＴが加えられることにより、このリセットＭＯＳトランジスタ１４がオンされると、ＦＤ部１２の電位を電源電位Ｖｄｄにリセットする。これと同時に、このリセットレベルのサンプル信号がクランプ用キャパシタＣ１に蓄積され、この時点でクランプ用キャパシタＣ１の出力をクランプ電圧Ｖｃｌｐにクランプする。また、この時点では、サンプルホールドスイッチ３１が同図（Ｆ）に示す波形のサンプルホールドパルスφＳＨによりオンされている。
【００６０】
次いで、転送ＭＯＳトランジスタ１３のゲートに図８（Ｅ）に示す波形の転送パルスφＴＸが加えられることにより、この転送ＭＯＳトランジスタ１３がオンされると、フォトダイオード１１に蓄積された信号電荷は転送ＭＯＳトランジスタ１３を通してＦＤ部１２に転送される。これに伴い、フォトダイオード１１の信号電荷に応じた信号レベルのサンプル信号がクランプ用キャパシタＣ１１に入力される。
【００６１】
ここで、クランプ用キャパシタＣ１１の出力側がクランプ電圧Ｖｃｌｐにクランプされた状態では、クランプ用キャパシタＣ１１の入力側と出力側が異なる電位に保持されているため、このクランプ用キャパシタＣ１１の入力側に信号レベルのサンプル信号されると、その入力側の電位変動が出力側の電位変動となって現れ、この電位変動をサンプルホールドスイッチ３１のオン時にサンプルホールド用キャパシタＣ２にサンプルホールドする。この時のサンプルホールド用キャパシタＣ２にサンプルホールされたサンプル信号は、ノイズ成分の除去または抑制された信号成分のみとなる。
そして、サンプルホールド用キャパシタＣ２によるクランプ用キャパシタＣ１の出力値のサンプルホールドは、図８に示す有効期間内で撮像画素部の列毎に行われる。
【００６２】
すなわち、図８に示す有効期間において、まず、差動ＯＰアンプ２３のリセット用スイッチ２５ａ，２５ｂを基準クロックφＣＬＫに同期した差動ＯＰアンプリセットパルスφＯＰＲＳＴによってオンすることにより、差動ＯＰアンプ２３のキャパシタ２４ａ，２４ｂに蓄えられている電荷を放出して、差動ＯＰアンプ２３を初期化する。その後、水平走査回路２１から撮像画素部の列毎に水平スイッチングパルスφＨＳＷ１〜φＨＳＷ  ｎ、φＨＳＷ  ｎ＋１を順次送出して、各列の選択スイッチ２２ａ，２２ｂを順番にオンすると、サンプルホールド用キャパシタＣ２にホールドされたサンプル信号は差動ＯＰアンプ２３に水平信号線２０ａ，２０ｂを通して入力される。これにより、差動ＯＰアンプ２３からはノイズ成分の除去または抑制処理された信号成分のみが出力される。
【００６３】
このような第４の実施の形態によれば、撮像画素部の各列ごとに設けられたクランプ用キャパシタＣ１を用いて、画素から読み出したリセットレベルのサンプル信号をサンプルするとともに、クランプ用キャパシタＣ１の出力をクランプ電圧Ｖｃｌｐにクランプし、その後、信号レベルの信号を画素１０から読み出した信号レベルの信号をクランプ用キャパシタＣ１に出力し，この時点でクランプ用キャパシタＣ１の出力値をサンプルホールド用キャパシタＣ２に出力して、このサンプルホールド用キャパシタＣ２でクランプ用キャパシタＣ１の出力値をホールドし、さらに、このサンプルホールド用キャパシタＣ２にホールドされた信号を差動ＯＰアンプ２３に出力して信号成分を取り出すようにしたので、読み出し系の構成素子であるトランジスタのしきい値電圧やキャパシタ容量値のばらつきに起因する固定パターンノイズを抑制できるとともに、外乱ノイズに対する耐性を向上できる。
また、クランプ電位Ｖｃｌｐと水平信号線の基準電位Ｖｒｅｆをほぼ等しくすることにより、容量ばらつきによる暗時ＦＰＮが抑えられる。特に、第２の実施の形態で述べたクロックフィードスルー分のＤＣレベルずれを打ち消すようにクランプ電位Ｖｃｌｐと基準電位Ｖｒｅｆを設定することが望ましい。
また、この第４の実施の形態によれば、差動でインターフェースできるため、高ビットＡ／Ｄなどと整合性の良い固体撮像装置及びその駆動方法を提供することができる。
【００６４】
【発明の効果】
以上説明したように本発明の固体撮像装置及びその駆動方法によれば、読み出し系の構成素子であるトランジスタのしきい値電圧やキャパシタ容量値のばらつきに起因する固定パターンノイズを抑制できるとともに、水平信号線から混入する同相ノイズや外乱ノイズに対する耐性を向上できる。
また、本発明によれば、差動でインターフェースできるため、高ビットＡ／Ｄなどと整合性の良い固体撮像装置及びその出力回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＣＭＯＳイメージセンサに適用された固体撮像装置の画素部及びその信号の読み出しを行う駆動回路の一部を示す回路図である。
【図２】本発明の第１の実施の形態における固体撮像装置の動作説明用のタイミングチャートである。
【図３】本発明の第２の実施の形態によるＣＭＯＳイメージセンサに適用された固体撮像装置の画素部及びその信号の読み出しを行う駆動回路の一部を示す回路図である。
【図４】本発明の第２の実施の形態における固体撮像装置の動作説明用のタイミングチャートである。
【図５】本発明の第３の実施の形態によるＣＭＯＳイメージセンサに適用された固体撮像装置の画素部及びその信号の読み出しを行う駆動回路の一部を示す回路図である。
【図６】本発明の第３の実施の形態における固体撮像装置の動作説明用のタイミングチャートである。
【図７】本発明の第４の実施の形態によるＣＭＯＳイメージセンサに適用された固体撮像装置の画素部及びその信号の読み出しを行う駆動回路の一部を示す回路図である。
【図８】本発明の第４の実施の形態における固体撮像装置の動作説明用のタイミングチャートである。
【図９】従来におけるＣＭＯＳ型イメージセンサに適用される固体撮像装置の画素部及びその信号の読み出しを行う駆動回路の一部を示す回路図である。
【図１０】図９に示す従来の固体撮像装置の動作説明用のタイミングチャートである。
【図１１】従来におけるＣＭＯＳ型イメージセンサに適用される固体撮像装置の画素部及びその信号読み出しを行う駆動回路の一部を示す回路図である。
【図１２】図１１に示す従来の固体撮像装置の動作説明用のタイミングチャートである。
【符号の説明】
１０……画素、１１……フォトダイオード、１２……ＦＤ部、１３……転送ＭＯＳトランジスタ、１４……リセットＭＯＳトランジスタ、１５……増幅ＭＯＳトランジスタ、１７……選択ＭＯＳトランジスタ、１８，１９……選択スイッチ、１６……垂直信号線、２０ａ，２０ｂ……水平信号線、２１……水平走査回路、２２ａ，２２ｂ……選択スイッチ、２３……差動ＯＰアンプ、２７，２８，２８ａ，２８ｂ，３２……フローティングスイッチ、３０……クランプスイッチ、３１……サンプルホールドスイッチ、４０，６０，７０，８０……サンプリング回路、５０……水平出力部、ＣａｐＮ……リセットレベル用キャパシタ、ＣａｐＳ……信号リセットレベル用キャパシタ、Ｃ１……クランプ用キャパシタ、Ｃ２……信号レベル用キャパシタ。
【図１】
2004186790.tif 000003
【図２】
2004186790.tif 000004
【図３】
2004186790.tif 000005
【図４】
2004186790.tif 000006
【図５】
2004186790.tif 000007
【図６】
2004186790.tif 000008
【図７】
2004186790.tif 000009
【図８】
2004186790.tif 000010
【図９】
2004186790.tif 000011
【図１０】
2004186790.tif 000012
【図１１】
2004186790.tif 000013
【図１２】
2004186790.tif 000014