(57)【要約】【課題】本発明は、強誘電体メモリ素子（ＦｅＲＡＭ）のキャパシタ製造工程中、貯蔵電極と絶縁膜との段差が発生しないと共に、貯蔵電極物質のＰｔ層にスクラッチが発生しないよう貯蔵電極を分離することができる方法を提供する。【解決手段】強誘電体メモリ素子のキャパシタの製造工程において、有機酸を含む酸性のＣＭＰスラリーを利用し、貯蔵電極のＰｔ層が露出するまで絶縁膜をＣＭＰして貯蔵電極を分離する段階を含むことを特徴とする。【選択図】      図５
2004214601.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）下部絶縁層を介して半導体基板に接続する貯蔵電極コンタクトプラグを形成する段階、
（ｂ）前記貯蔵電極コンタクトプラグを含む下部絶縁層の上部に拡散防止膜を形成する段階、
（ｃ）前記拡散防止膜の上部に貯蔵電極用導電層のＰｔ層を形成する段階、
（ｄ）前記拡散防止膜とＰｔ層の積層構造を写真エッチング工程でパターニングして貯蔵電極を形成する段階、
（ｅ）前記結果物の全面に絶縁膜を形成する段階、及び
（ｆ）有機酸を含む酸性のＣＭＰスラリーを利用し、貯蔵電極のＰｔ層が露出するまで前記絶縁膜をＣＭＰして前記貯蔵電極を分離する段階を含むことを特徴とする強誘電体メモリ素子のキャパシタ形成方法。
【請求項２】
前記有機酸を含む酸性のＣＭＰスラリーは蒸留水、全体スラリーの重量に対し１０〜３０重量％の量で蒸留水に分散されたシリカ、アルミナ及びセリアの中から選択される研磨剤、及び全体スラリーの重量に対し０．０１〜１０重量％の有機酸を含むｐＨ２〜６の溶液であることを特徴とする請求項１に記載の強誘電体メモリ素子のキャパシタ形成方法。
【請求項３】
前記有機酸はクエン酸、酢酸、シュウ酸アンモニウム、酒石酸及びこれらの組合せの中から選択されることを特徴とする請求項２に記載の強誘電体メモリ素子のキャパシタ形成方法。
【請求項４】
前記酸性のＣＭＰスラリーは、全体スラリーの重量に対し０．１〜５重量％の有機酸を含むｐＨ３〜５の溶液であることを特徴とする請求項２に記載の強誘電体メモリ素子のキャパシタ形成方法。
【請求項５】
前記酸性のＣＭＰスラリーは、貯蔵電極物質のＰｔに対する絶縁膜の選択比が１００〜６００であることを特徴とする請求項１に記載の強誘電体メモリ素子のキャパシタ形成方法。
【請求項６】
前記酸性のＣＭＰスラリーは、貯蔵電極物質のＰｔに対する絶縁膜の選択比が１５０〜３００であることを特徴とする請求項５に記載の強誘電体メモリ素子のキャパシタ形成方法。
【請求項７】
前記（ａ）段階の貯蔵電極コンタクトプラグは、ＴｉＮプラグ又はＷプラグであることを特徴とする請求項１に記載の強誘電体メモリ素子のキャパシタ形成方法。
【請求項８】
前記（ｂ）段階の拡散防止膜は（ｉ）酸素拡散防止膜である第１の拡散防止膜と、（ｉｉ）前記酸素拡散防止膜と貯蔵電極間の拡散防止膜である第２の拡散防止膜の積層構造であることを特徴とする請求項１に記載の強誘電体メモリ素子のキャパシタ形成方法。
【請求項９】
第１の拡散防止膜はＩｒ、Ｒｈ、Ｒｕ及びＰｄで成る群から選択された物質を５００〜２０００Ａの厚さで蒸着して形成されることを特徴とする請求項８に記載の強誘電体メモリ素子のキャパシタ形成方法。
【請求項１０】
第２の拡散防止膜は、ＩｒＯ２を５０〜１００Ａの厚さで蒸着して形成されることを特徴とする請求項８に記載の強誘電体メモリ素子のキャパシタ形成方法。
【請求項１１】
前記（ｃ）段階のＰｔ層は、５００〜３０００Ａの厚さで蒸着することを特徴とする請求項１に記載の強誘電体メモリ素子のキャパシタ形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強誘電体メモリ素子（Ｆｅｒｒｏ−ｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ；以下、「ＦｅＲＡＭ」と記す）のキャパシタ形成方法に関し、より詳しくは、ＦｅＲＡＭキャパシタの製造工程で貯蔵電極を分離するとき有機酸を含む酸性のスラリーを用いてＣＭＰ（化学的機械的研磨；Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程を行うことにより、従来の貯蔵電極の分離時にエッチバック工程で発生する段差と、塩基性スラリーを利用したＣＭＰ工程でＰｔ層に発生するスクラッチを防ぐことができる強誘電体メモリ素子のキャパシタ形成方法に関する。
【０００２】
【従来の技術】
ＦｅＲＡＭは、強誘電体（Ｆｅｒｒｏ−ｅｌｅｃｔｒｉｃ  Ｍａｔｅｒｉａｌ）の分極反転とヒステリシス（Ｈｙｓｔｅｒｅｓｉｓ）特性を利用した非揮発性（ｎｏｎｖｏｌａｔｉｌｅ）記憶素子の一種であり、電源が切れた状態でも貯蔵情報を記憶するという利点があるだけでなく、ＤＲＡＭのような高速、大容量、低電力を有することができる理想的なメモリである。
【０００３】
ＦｅＲＡＭの強誘電体はＳｒＢｉ２Ｔａ２Ｏ９（以下、「ＳＢＴ」と記す）、ＳｒｘＢｉ２−ｙ（ＴａｉＮｂｊ）２Ｏ９−Ｚ（以下、「ＳＢＴＮ」と記す）、Ｐｂ（ＺｒｘＴｉ１−Ｘ）Ｏ３（以下、「ＰＺＴ」と記す）、ＳｒＴｉＯ３（以下、「ＳＴ」と記す）又はＢｉ４−ｘＬａｘＴｉ３Ｏ１２（以下、「ＢＬＴ」と記す）が主に用いられる。強誘電体は、常温で数百から数千個の高い誘電定数を有し、２つの安定した残留分極（ｒｅｍｎａｎｔ  ｐｏｌａｒｉｚａｔｉｏｎ）状態を有しているので、これを薄膜化して非揮発性メモリ素子に応用している。
【０００４】
前記強誘電体薄膜を利用する非揮発性メモリ素子は、加える電場の方向に分極の方向を調節することができる。そして、電場により誘起された分極は電場を除去しても消滅されず残留することになる。そこで、残留分極の方向に従いデジタル信号１と０を貯蔵することができるようになるのである。
【０００５】
前記強誘電体は結晶であるため、薄膜の成長時に下部の材料が重要である。一般に強誘電体の電極材料として多く用いられるのは、白金族金属又はその酸化物（以下、「白金族金属」と記す）であり、例えばＰｔ、Ｉｒ、Ｒｕ、ＲｕＯ２又はＩｒＯ２等を用いる。ところが、前記白金族金属は非常に堅固で安定した耐火性（ｒｅｆｒａｃｔｏｒｙ）金属であるため、他の化合物と反応し難くエッチングするのに困難がある。したがって、Ａｒ又はＨｅのような不活性気体を反応性気体と共に用いてプラズマを生成した後、プラズマ内にあるラジカル、イオン及び電子等のような反応基（ｓｐｅｃｉｅｓ）を利用してエッチングする乾式エッチング法が主に利用される。
【０００６】
ＦｅＲＡＭにおいて貯蔵電極、即ち下部電極（Ｂｏｔｔｏｍ  Ｅｌｅｃｔｒｏｄｅ）を形成するとき、従来は白金族金属、主にＰｔを利用して電極を形成し、その上部にＳｉＯ２のような絶縁膜を蒸着した後、貯蔵電極を分離するためオキシドエッチバック（ｏｘｉｄｅ  ｅｔｃｈ  ｂａｃｋ）工程を行うようにしていた。
【０００７】
【発明が解決しようとする課題】
しかし、貯蔵電極のＰｔが露出するまでエッチバックする場合貯蔵電極の分離は可能であるが、Ｐｔのエッチングが困難であるためＰｔよりオキシドがさらに研磨され段差が発生することになる。このような段差が発生する場合、後続工程で強誘電体物質が均一に蒸着されず、強誘電体物質の特性も十分実現されない。
【０００８】
さらに、段差が非常に著しい場合、接着層（ｇｌｕｅ  ｌａｙｅｒ）に強誘電体物質が蒸着されることになって漏洩電流（ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔ）が多くなり、段差による強誘電体物質の均一度が不良になって後続アニーリング（ａｎｎｅａｌｉｎｇ）工程でクラック（ｃｒａｃｋ）が発生するという問題点もある。
【０００９】
このような貯蔵電極の分離のためのエッチバック工程の問題点を改善するため、塩基性スラリーを利用して前記絶縁膜とＰｔ層をＣＭＰする方法が開発されたが、このような方法はエッチバック工程における段差の発生のような問題点は解決したが、Ｐｔ層に甚だしくスクラッチ（ｓｃｒａｔｃｈ）が発生するという問題点は依然と残っていた（図６を参照）。
【００１０】
ここに、本発明の目的はＦｅＲＡＭ素子のキャパシタ製造工程中、貯蔵電極と絶縁膜との段差が発生しないと共に貯蔵電極物質のＰｔ層にスクラッチが発生しないよう貯蔵電極を分離することができる方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するため請求項１に係る発明は、
（ａ）下部絶縁層を介して半導体基板に接続する貯蔵電極コンタクトプラグを形成する段階、
（ｂ）前記貯蔵電極コンタクトプラグを含む下部絶縁層の上部に拡散防止膜を形成する段階、
（ｃ）前記拡散防止膜の上部に貯蔵電極用導電層のＰｔ層を形成する段階、
（ｄ）前記拡散防止膜とＰｔ層の積層構造を写真エッチング工程でパターニングして貯蔵電極を形成する段階、
（ｅ）前記結果物の全面に絶縁膜を形成する段階、及び
（ｆ）有機酸を含む酸性のＣＭＰスラリーを利用し、貯蔵電極のＰｔ層が露出するまで前記絶縁膜をＣＭＰして前記貯蔵電極を分離する段階を含むことを特徴とする。
【００１２】
請求項２に係る発明は、請求項１において、前記有機酸を含む酸性のＣＭＰスラリーは蒸留水、全体スラリーの重量に対し１０〜３０重量％の量で蒸留水に分散されたシリカ、アルミナ及びセリアの中から選択される研磨剤、及び全体スラリーの重量に対し０．０１〜１０重量％の有機酸を含むｐＨ２〜６の溶液であることを特徴とする。
【００１３】
請求項３に係る発明は、請求項２において、前記有機酸はクエン酸、酢酸、シュウ酸アンモニウム、酒石酸及びこれらの組合せの中から選択されることを特徴とする。
【００１４】
請求項４に係る発明は、請求項２において、前記酸性のＣＭＰスラリーは、全体スラリーの重量に対し０．１〜５重量％の有機酸を含むｐＨ３〜５の溶液であることを特徴とする。
【００１５】
請求項５に係る発明は、請求項１において、前記酸性のＣＭＰスラリーは、貯蔵電極物質のＰｔに対する絶縁膜の選択比が１００〜６００であることを特徴とする。
【００１６】
請求項６に係る発明は、請求項５において、前記酸性のＣＭＰスラリーは、貯蔵電極物質のＰｔに対する絶縁膜の選択比が１５０〜３００であることを特徴とする。
【００１７】
請求項７に係る発明は、請求項１において、前記（ａ）段階の貯蔵電極コンタクトプラグは、ＴｉＮプラグ又はＷプラグであることを特徴とする。
【００１８】
請求項８に係る発明は、請求項１において、前記（ｂ）段階の拡散防止膜は（ｉ）酸素拡散防止膜である第１の拡散防止膜と、（ｉｉ）前記酸素拡散防止膜と貯蔵電極間の拡散防
止膜である第２の拡散防止膜の積層構造であることを特徴とする。
【００１９】
請求項９に係る発明は、請求項８において、第１の拡散防止膜はＩｒ、Ｒｈ、Ｒｕ及びＰｄで成る群から選択された物質を５００〜２０００Ａの厚さで蒸着して形成されることを特徴とする。
【００２０】
請求項１０に係る発明は、請求項８において、第２の拡散防止膜は、ＩｒＯ２を５０〜１００Ａの厚さで蒸着して形成されることを特徴とする。
【００２１】
請求項１１に係る発明は、請求項１において、前記（ｃ）段階のＰｔ層は、５００〜３０００Ａの厚さで蒸着することを特徴とする。
【００２２】
【発明の実施の形態】
本発明は、Ｐｔに比べ絶縁膜に対するエッチング選択比の高い有機酸を含む酸性スラリーを利用したＣＭＰ方法で貯蔵電極を分離する工程を含むＦｅＲＡＭのキャパシタ形成方法を提供する。
【００２３】
以下、本発明を詳しく説明する。
本発明では先ず、下記のような段階を含むＦｅＲＡＭのキャパシタ形成方法を提供する。
【００２４】
（ａ）下部絶縁層を介して半導体基板に接続する貯蔵電極コンタクトプラグを形成する段階、
（ｂ）前記貯蔵電極コンタクトプラグを含む下部絶縁層の上部に拡散防止膜を形成する段階、
（ｃ）前記拡散防止膜の上部に貯蔵電極用導電層のＰｔ層を形成する段階、
（ｄ）前記拡散防止膜とＰｔ層の積層構造を写真エッチング工程でパターニングして貯蔵電極を形成する段階、
（ｅ）前記結果物の全面に絶縁膜を形成する段階、及び
（ｆ）有機酸を含む酸性のＣＭＰスラリーを利用し、貯蔵電極のＰｔ層が露出するまで前記絶縁膜を研磨して前記貯蔵電極を分離する段階。
【００２５】
前記本発明に係る有機酸を含む酸性のＣＭＰスラリーには蒸留水、全体スラリーの重量に対し１０〜３０重量％の量で蒸留水に分散されたシリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）又はセリア（ＣｅＯ２）の中から選択される研磨剤粒子、及び全体スラリーの重量に対し０．０１〜１０重量％の有機酸を含むｐＨ２〜６の溶液を用いることができる。
【００２６】
前記有機酸にはクエン酸（ｃｉｔｒｉｃ  ａｃｉｄ）、酢酸（ａｃｅｔｉｃ  ａｃｉｄ）、シュウ酸アンモニウム（ａｍｍｏｎｉｕｍ  ｏｘａｌａｔｅ）、酒石酸（ｔａｒｔａｒｉｃ  ａｃｉｄ）又はこれらの組合せを用いることができる。
【００２７】
一方、前記酸性のＣＭＰスラリーは全体スラリーの重量に対し０．１〜５重量％の有機酸を含むｐＨ３〜５の溶液であるのがさらに好ましい。
【００２８】
前記酸性のＣＭＰスラリーは、貯蔵電極物質のＰｔに対し１００〜６００、好ましくは１５０〜３００の絶縁膜エッチング選択比の値を有するので、Ｐｔより絶縁膜が速やかに研磨される。
【００２９】
以下、図面を参照して本発明を詳しく説明する。
図１に示されているように、前記工程で（ａ）段階、半導体基板１０の上部に下部絶縁層１２を形成した後、選択的にエッチングして半導体基板に接続している貯蔵電極コンタクトプラグ１４を形成する。
【００３０】
このとき、貯蔵電極コンタクトプラグ１４はＴｉＮ又はＷプラグであるのが好ましい。
【００３１】
このような貯蔵電極コンタクトプラグ１４はＣＭＰ工程で形成されるが、このとき用いられるＣＭＰスラリーはシリカ（ＳｉＯ２）又はアルミナ（Ａｌ２Ｏ３）等の研磨剤を含むｐＨ１〜５の酸性スラリーであるのが好ましく、ＣＭＰ特性の改善のため過酸化水素（Ｈ２Ｏ２）、フェリックナイトレート（Ｆｅ（ＮＯ３）３）又は過ヨウ素（ｐｅｒｉｏｄｉｃ）酸（Ｈ５ＩＯ６）等の酸化剤が添加できる。
【００３２】
図２に示されているように、前記工程で（ｂ）〜（ｄ）段階として、貯蔵電極コンタクトプラグ１４を含む下部絶縁層の上部に拡散防止膜を形成する。
【００３３】
前記拡散防止膜は、（ｉ）酸素拡散防止膜（ｏｘｙｇｅｎ  ｄｉｆｆｕｓｉｏｎ  ｂａｒｒｉｅｒ）である第１の
拡散防止膜１６と、（ｉｉ）前記酸素拡散防止膜と貯蔵電極の間の拡散防止膜（ｉｎｔｅｒ−ｄｉｆｆ
ｕｓｉｏｎ  ｂａｒｒｉｅｒ）である第２の拡散防止膜１８の積層構造であるのが好ましい。
【００３４】
このとき、前記第１の拡散防止膜１６はＩｒ（イリジウム）、Ｒｈ（ロジウム）、Ｒｕ（ルテニウム）又はＰｄ（パラジウム）等の物質を５００〜２０００Ａの厚さで蒸着して形成され、第２の拡散防止膜１８はＩｒＯ２を５０〜１００Ａの厚さで蒸着して形成される。
【００３５】
次に、第２の拡散防止膜１８の上部に貯蔵電極用物質のＰｔ層２０を形成した後、選択的にエッチングして第１の拡散防止膜１６、第２の拡散防止膜１８とＰｔ層２０が積層された貯蔵電極２２を形成する。このとき、Ｐｔ層２０の厚さは５００〜３０００Ａで蒸着されるのが好ましい。
【００３６】
図３に示されているように、前記工程の（ｅ）段階として、貯蔵電極２２を含む結果物の全面に絶縁膜２４を形成する。
前記絶縁膜２４はＳｉＯ２であるのが好ましい。
【００３７】
図４に示されているように、前記工程の（ｆ）段階として、本発明に係る有機酸を含む酸性のスラリーを用いてＰｔ層２０が露出するまで絶縁膜２４を研磨する工程を行う。
【００３８】
前述のように、本発明で用いられるＣＭＰスラリーは有機酸を含まない従来のＣＭＰスラリーと比較する場合、Ｐｔに比べ絶縁膜の研磨速度が非常に高い特徴を有し、これによりＰｔ層に対するスクラッチ現象が発生しない（図５を参照）。
【００３９】
【実施例】
以下、本発明を実施例に基づき詳しく説明する。但し、実施例は発明を例示するだけのもので、本発明が下記の実施例により限定されるものではない。
【００４０】
本発明に係る有機酸が含まれた酸性ＣＭＰスラリーを利用し、ＳｉＯ２膜とＰｔ膜を研磨した場合の研磨速度を測定した。
【００４１】
先ず、８（（ウェーハにＨＤＰ（Ｈｉｇｈ−Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）酸化膜を７０００Ａの厚さで蒸着し、別の８（（ウェーハにＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）Ｐｔ層を３０００Ａの厚さで蒸着した。
【００４２】
さらに、Ｂａｙｅｒ社のＬｅｖａｓｉｌ  ５０ＣＫ−Ｖ１  ＣＭＰスラリーに下記の表１の組成で有機酸を添加して酸性のＣＭＰスラリーを製造した。
【００４３】
製造したＣＭＰスラリーを、Ｓｔｒａｓｂａｕｇｈ  ＣＭＰ装備のテーブル回転速度５０ｒｐｍ、研磨圧力４ｐｓｉ条件で２００ｍｌ／ｍｉｎの流量で流入し、前記基板に蒸着された酸化膜とＰｔ層を研磨して研磨速度を測定した結果を下記の表１に示した。
【表１】
2004214601.tif 000003
前記の結果に基づき、本発明に係る有機酸を含む酸性のＣＭＰ用スラリーを利用した研磨工程において、Ｐｔ膜に比べ酸化膜の研磨速度が非常に高い特徴を有することが分かるので、これによりＰｔ層に対する研磨効果が向上することが分かる。
【００４４】
【発明の効果】
上述のように、本発明はＦｅＲＡＭ下部電極の形成時にＰｔ層に下部電極を形成し、層間絶縁膜を蒸着したあと下部電極を分離する工程を行うとき、有機酸を含む酸性のＣＭＰスラリーを利用してＰｔ層が露出するまでＣＭＰ工程を行うことにより、Ｐｔ層と周辺の層間絶縁膜との段差を最小化することができるだけでなく、Ｐｔ層のスクラッチも大きく減少させることができる。
【図面の簡単な説明】
【図１】本発明の実施例に係る強誘電体メモリ素子のキャパシタ形成方法を示す工程断面図である。
【図２】本発明の実施例に係る強誘電体メモリ素子のキャパシタ形成方法を示す工程断面図である。
【図３】本発明の実施例に係る強誘電体メモリ素子のキャパシタ形成方法を示す工程断面図である。
【図４】本発明の実施例に係る強誘電体メモリ素子のキャパシタ形成方法を示す工程断面図である。
【図５】本発明に係る酸性のＣＭＰスラリーを利用して貯蔵電極を分離した結果を示すＳＥＭ写真である。
【図６】従来のアルカリＣＭＰスラリーを利用して貯蔵電極を分離した結果を示すＳＥＭ写真である。
【符号の説明】
１０  半導体基板
１２  下部絶縁層
１４  貯蔵電極コンタクトプラグ
１６  第１の拡散防止膜
１８  第２の拡散防止膜
２０  Ｐｔ層
２２  貯蔵電極
２４  絶縁膜
【図１】
2004214601.tif 000004
【図２】
2004214601.tif 000005
【図３】
2004214601.tif 000006
【図４】
2004214601.tif 000007
【図５】
2004214601.tif 000008
【図６】
2004214601.tif 000009