(57)【要約】【課題】平面表示パネルにおいて、少ない測定試験用信号ピンでもってパネル製造コストを下げ、かつ測定試験の速度と正確さを実現する。【解決手段】平面表示パネルに関するものであり、次のエレメント、つまり基板と、当該基板上に設置されている画素マトリクスと、当該基板上に設置されているとともに当該表示画素マトリクスと電気的に接続しており、当該画素マトリクスのオンとオフを制御する表示制御回路と、当該基板上に設置されているとともに当該表示制御回路と電気的に接続しており、当該表示制御回路に対して測定試験を実施するとともに、そこで得られた測定試験結果をパネルに外部出力する嵌入式測定試験回路とが備わっている。【選択図】図２
2004145288.tif 000002
【特許請求の範囲】
【請求項１】
　基板と、
　当該基板上に設置されている画素マトリクスと、
　当該基板上に設置されているとともに当該表示画素マトリクスと電気的に接続しており、当該画素マトリクスのオンとオフとを制御する表示制御回路と、
　当該基板上に設置されているとともに当該表示制御回路と電気的に接続しており、当該表示制御回路に対して測定試験を実施するとともにそこで得られた測定試験結果をパネルに外部出力する嵌入式測定試験回路との各エレメントを備えていること
　を特徴とする、平面表示パネル。
【請求項２】
　前記基板は透光基板であることを特徴とする、請求項１に記載の平面表示パネル。
【請求項３】
　前記画素マトリクスは薄膜トランジスタによりアクティブにオン・オフが実施される表示画素マトリクスであることを特徴とする、請求項１に記載の平面表示パネル。
【請求項４】
　前記表示制御回路には少なくとも水平走査回路が含まれていることを特徴とする、請求項１に記載の平面表示パネル。
【請求項５】
　前記表示制御回路には少なくとも垂直走査回路が含まれていることを特徴とする、請求項１に記載の平面表示パネル。
【請求項６】
　前記嵌入式測定試験回路は測定試験用信号ピンを介してパネルに向けて当該測定試験結果を外部出力することを特徴とする、請求項１に記載の平面表示パネル。
【請求項７】
　前記嵌入式測定試験回路は当該表示制御回路と信号ピンを共用してパネルに向けて当該測定試験結果を外部出力することを特徴とする、請求項１に記載の平面表示パネル。
【請求項８】
　前記表示制御回路には複数のシフトレジスタユニットと表示駆動論理回路とが備わっていることを特徴とする、請求項１に記載の平面表示パネル。
【請求項９】
　前記嵌入式測定試験回路には、当該表示制御回路中の当該それらシフトレジスタユニットと当該表示駆動論理回路とがそれぞれ発信する複数の信号を受信した上で判断し、そこで得られた当該測定試験結果をパネルに向けて外部出力する組合せ論理回路が含まれていることを特徴とする、請求項８に記載の平面表示パネル。
【請求項１０】
　前記嵌入式測定試験回路には、当該表示制御回路中の当該表示制御回路が測定試験段階において発信する複数の信号を受信した上で判断し、そこで得られた当該測定試験結果をパネルに向けて外部出力する組合せ論理回路が含まれていることを特徴とする、請求項１に記載の平面表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、平面表示パネルに関するものであり、特に嵌入式測定試験回路を有する平面表示パネルに関するものである。
【背景技術】
【０００２】
　図１に示されているのは、現在一般的な薄膜トランジスタ液晶表示パネルの機能ブロック構造の見取図であり、中央部分には画素マトリクス１０が備わり、画素マトリクス１０の周囲には水平走査回路１１と垂直走査回路１２とが設置されており（画素マトリクス１０の寸法が非常に大きい場合には両側ともに水平走査回路が備わっていなければ十分な駆動力を備えることはできない）、パネル１の外部に設置されている駆動集積回路１３（ｄｒｉｖｅｒ　ＩＣ）は複数本の信号接続線１４（通常はフレキシブル・フラットケーブル）を介して当該パネルと相互に接続しており、駆動信号が当該パネルに伝送されることにより、当該パネルが駆動されて表示が行なわれる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
　薄膜トランジスタ製造技術の進歩により、本来、駆動集積回路１３中に位置していた垂直走査回路１２と水平走査回路１１とがパネル上に移行することが可能となったため、当該類のパネル上に設置されている走査回路に対して測定試験手順を実施する際、公知手段においては所定外にパネル上に追加された外部測定試験回路（図示せず）に対して信号を伝送するための複数の測定試験用信号ピン１５が必要となる。このようにして、多すぎる測定試験用信号ピンにより大幅に液晶表示パネルの製造コストは増加する結果となる。しかし測定試験用信号ピン数が少なすぎるときは、公知の測定試験構造においては却って測定試験の速度と正確さに影響が生じることになる。そのためこの種の既存技術における欠陥をどのように改善するのかが、本発明における主な目的である。
【課題を解決するための手段】
【０００４】
　本発明は平面表示パネルに関するものであり、それには次のエレメント、つまり基板と、当該基板上に設置されている画素マトリクスと、当該基板上に設置されているとともに当該表示画素マトリクスと電気的に接続しており、当該画素マトリクスのオンとオフを制御する表示制御回路と、当該基板上に設置されているとともに当該表示制御回路と電気的に接続しており、当該表示制御回路に対して測定試験を実施するとともにそこで得られた測定試験結果をパネルに外部出力する嵌入式測定試験回路とが備わっている。
【０００５】
　前記構想に基づき、本発明で言及されている平面表示パネルにおいて、当該基板は透光基板である。
【０００６】
　前記構想に基づき、本発明で言及されている平面表示パネルにおいて、当該画素マトリクスは薄膜トランジスタによりアクティブにオン・オフが実施される表示画素マトリクスである。
【０００７】
　前記構想に基づき、本発明で言及されている平面表示パネルにおいて、当該表示制御回路には少なくとも水平走査回路が含まれている。
【０００８】
　前記構想に基づき、本発明で言及されている平面表示パネルにおいて、当該表示制御回路には少なくとも垂直走査回路が含まれている。
【０００９】
　前記構想に基づき、本発明で言及されている平面表示パネルにおいて、当該嵌入式測定試験回路は測定試験用信号ピンを介してパネルに向けて当該測定試験結果を外部出力する。
【００１０】
　前記構想に基づき、本発明で言及されている平面表示パネルにおいて、当該嵌入式測定試験回路は当該表示制御回路と信号ピンを共用してパネルに向けて当該測定試験結果を外部出力する。
【００１１】
　前記構想に基づき、本発明で言及されている平面表示パネルにおいて、当該表示制御回路には複数のシフトレジスタユニットと表示駆動論理回路とが備わっている。
【００１２】
　前記構想に基づき、本発明で言及されている平面表示パネルにおいて、当該嵌入式測定試験回路には、当該表示制御回路中の当該それらシフトレジスタユニットと当該表示駆動論理回路とがそれぞれ発信する複数の信号を受信した上で判断を実施し、そこで得られた当該測定試験結果をパネルに向けて外部出力する組合せ論理回路が含まれている。
【００１３】
　前記構想に基づき、本発明で言及されている平面表示パネルにおいて、当該嵌入式測定試験回路には、当該表示制御回路中の当該表示制御回路が測定試験段階において発信する複数の信号を受信した上で判断を実施し、そこで得られた当該測定試験結果をパネルに向けて外部出力する組合せ論理回路が含まれている。
【発明の効果】
【００１４】
　本発明では多すぎる測定試験用信号ピンは追加されず、液晶表示パネルの製造コストは増加しないばかりではなく、測定試験用信号ピンが少なすぎることによる測定試験の速度や正確さへの影響も回避されている。そのため、本発明では公知技術における欠陥は確実かつ効果的に改善されており、本発明を公開する主な目的は達成されている。本発明については当該技術に習熟した技術者であれば、それを任意に工夫し修飾を施すことができるが、それが添付の特許請求の範囲を逸脱していない限り保護されるべきであることは言うまでもない。
【発明を実施するための最良の形態】
【００１５】
　本発明は下記図式と詳細説明により、更に理解が深まるはずである。
【００１６】
　本発明の図式に含まれている各エレメントは、以下の通りであり、パネル２、画素マトリクス２０、水平走査回路２１１、垂直走査回路２１２、表示制御回路２１、嵌入式測定試験回路２２、組合せ論理回路３１、透光基板２３、表示駆動論理回路４０、シフトレジスタユニット３０１、…、３０ｎである。
【００１７】
　図２に示されているのは、本発明により公開されている好ましい実施例における機能ブロックの見取図であり、同様に、本発明におけるパネル２の中央部分には画素マトリクス２０が備わり、画素マトリクス２０の周囲には水平走査回路２１１と垂直走査回路２１２とで構成されている表示制御回路２１が設置されている。本発明の特徴はパネル２上に嵌入式測定試験回路２２が増設されており、当該嵌入式測定試験回路２２はその他エレメントと共同で透光基板２３上に設置されている点である。
【００１８】
　図３に示されているのは、前記好ましい実施例における当該嵌入式測定試験回路２２の機能ブロックの見取図であり、それは主に組合せ論理回路３１により構成されており、当該表示制御回路２１中の複数のシフトレジスタユニット３０１、…、３０ｎとパネル内に構築されている表示駆動論理回路４０がそれぞれ発信する複数の出力信号を受信して判断する。例を挙げて述べると、複数のシフトレジスタユニット３０１、…、３０ｎとパネル内に構築されている表示駆動論理回路４０は測定試験信号を受信した後に測定試験手順を開始し、最終的にはそれぞれ相互に対応する当該それら出力信号を生成し、それが当該組合せ論理回路３１に送信されて判断される。シフトレジスタユニットとパネル内に構築されている表示駆動論理回路４０のすべてが正常に作動している場合には、組合せ論理回路３１が測定試験正常信号（例えば論理「０」）を発生し、シフトレジスタユニットまたはパネル内に構築されている表示駆動論理回路４０が正常に作動することができない場合には、組合せ論理回路３１が測定試験失敗信号（例えば論理「１」）を発生する。このようにして、測定試験担当者は簡単かつ速やかに当該表示制御回路２１は正常に作動しているかどうかを知ることができる。
【００１９】
　当該嵌入式測定試験回路２２と測定対象エレメントのすべてが一括して透光基板２３上に設置されているため、両者間に設置される複数の測定試験用信号ピンはすべて直接パネル２の内部に設置することができるため、パネル２の外部接続ピンの数量が増加することはない。そして、測定試験担当者は簡単かつ速やかに１本の測定試験用信号ピン上から伝送された測定試験正常信号または測定試験失敗信号に基づき当該表示制御回路２１は正常に作動しているかどうかを知ることができる。当該本測定試験用信号ピンとしては当該表示制御回路２１と１本の信号ピンを共用するか、または１本の専用測定試験用信号ピンを増設するだけでもよい。
【図面の簡単な説明】
【００２０】
【図１】現在の一般的な薄膜液晶表示パネルの機能ブロック構造の見取図。
【図２】本発明により公開されている好ましい実施例における機能ブロックの見取図。
【図３】前記の好ましい実施例における当該嵌入式測定試験回路の実例見取図。
【符号の説明】
【００２１】
　２　　パネル
　２１　　表示制御回路
　２１１　　水平走査回路
　２１２　　垂直走査回路
　２２　　嵌入式測定試験回路
　２３　　透光基板
　３０１，…、３０ｎ　　シフトレジスタユニット
　３１　　組合せ論理回路
　４０　　表示駆動論理回路
【図１】
2004145288.tif 000003
【図２】
2004145288.tif 000004
【図３】
2004145288.tif 000005