(57)【要約】【課題】開発時間の短縮および設計後の評価時間の短縮を可能とすること。【解決手段】メモリ容量の異なる２種類以上のマイクロコンピュータのレイアウトを行うマイクロコンピュータのレイアウト方法において、先にレイアウトを作成したマイクロコンピュータの周辺機能ブロックのレイアウトおよび前記周辺機能ブロックと前記周辺機能ブロックに接続するパッドとの位置関係を変更せずに後で作成するマイクロコンピュータのレイアウトに流用することを特徴とする。【選択図】      図５
2004214564.tif 000002
【特許請求の範囲】
【請求項１】
チップの外郭部に配置されるワイヤボンド用のパッドと、ＣＰＵやロジックをまとめた周辺機能ブロックと、メモリユニットとを有するマイクロコンピュータに適用され、メモリ容量の異なる２種類以上のマイクロコンピュータのレイアウトを行うマイクロコンピュータのレイアウト方法において、
先にレイアウトを作成したマイクロコンピュータの周辺機能ブロックのレイアウトおよび前記周辺機能ブロックと前記周辺機能ブロックに接続するパッドとの位置関係を変更せずに後で作成するマイクロコンピュータのレイアウトに流用することを特徴とするマイクロコンピュータのレイアウト方法。
【請求項２】
チップの外郭部に配置されるワイヤボンド用のパッドと、ＣＰＵやロジックをまとめた周辺機能ブロックと、メモリユニットとを有するマイクロコンピュータに適用され、メモリの種類の異なる２種類以上のマイクロコンピュータのレイアウトを行うマイクロコンピュータのレイアウト方法において、
先にレイアウトを作成したマイクロコンピュータの周辺機能ブロックのレイアウトおよび前記周辺機能ブロックと前記周辺機能ブロックに接続するパッドとの位置関係を変更せずに後で作成するマイクロコンピュータのレイアウトに流用することを特徴とするマイクロコンピュータのレイアウト方法。
【請求項３】
１〜複数のハードマクロブロックと、１〜複数のソフトマクロブロックと、これら以外の周辺機能ブロックとを有するマイクロコンピュータのレイアウト方法において、
先にレイアウトを終了したマイクロコンピュータに含まれる１〜複数のハードマクロブロックおよび１〜複数のソフトマクロブロックをまとめて１つの新たなハードマクロブロックとして扱い、この新たなハードマクロブロックを新たに作成するマイクロコンピュータのレイアウトに流用して配置することを特徴とするマイクロコンピュータのレイアウト方法。
【請求項４】
メモリ領域サイズの異なる２種類以上のマイクロコンピュータの設計を行うマイクロコンピュータの設計方法において、
メモリ以外の部分をハードマクロ化した場合に、メモリ領域の大きさの変更があったとしてもメモリ領域以外の部分が所定のタイミング検査を合格するまでメモリ以外の部分のレイアウトを実行し、その後所定のメモリ領域サイズをもつマイクロコンピュータで上記タイミング検査を行うことにより、１つ目のマイクロコンピュータのレイアウトプランを作成し、前記所定のメモリ領域サイズよりも小さなメモリ領域サイズを持つ、前記１つ目のマイクロコンピュータとは異なる２つ目以降のマイクロコンピュータについてはタイミング検証を省略するようにしたことを特徴とするマイクロコンピュータの設計方法。
【請求項５】
請求項１〜３のいずれか１つのレイアウト方法を用いて作成されたマイクロコンピュータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は開発時間の短縮および設計後の評価時間の短縮が可能なマイクロコンピュータのレイアウト方法および設計方法に関するものである。
【０００２】
【従来の技術】
マイクロコンピュータでは、外部との電気信号のやりとりをするためのワイヤボンド用のＰＡＤ（パッド）がチップの外郭部に配置されている。また、チップの内側部分には、ＣＰＵや様々なロジックを有する周辺機能などのブロックとマスクＲＯＭ、ＥＥＰＲＯＭといったメモリのブロックが複数個配置されている。このようにマイクロコンピュータは通常複数の機能ブロックによって構成されている。このため、マイクロコンピュータのレイアウト設計は複雑となる。
【０００３】
近年、半導体集積回路の大規模／高性能化に伴い、半導体集積回路のフロアプランといわれる概略のレイアウト設計がますます複雑となり、重要となってきている。
【０００４】
一般に、マイクロコンピュータの設計は、以下のような段階を踏んでいる。まず、出力抵抗値や端子の入力しきい値などの製品に関わる特性が仕様通りの特性を出すように設計するための回路設計を行う。なお、端子の入力しきい値とは、電気信号をＨｉｇｈと認識するかＬｏｗと認識するかの境界を示す値のことをいう。次に、マイクロコンピュータが機能的に正しく動くように設計するための論理設計を行う。最後に、マイクロコンピュータが規定の動作周波数で正しく処理が実行されるように設計するためのタイミング設計を行う。
【０００５】
従って、マイクロコンピュータのレイアウト設計を変更する場合、その都度上記のように回路設計、論理設計、タイミング設計の全てを行う必要があり、さらに、設計の変更に伴うそれぞれの設計評価を必要としている。このためマイクロコンピュータの変更に伴う設計やその評価は非常に時間がかかるものとなっている。
【０００６】
ところが、マイクロコンピュータの設計においては、顧客の要望により同一の機能を有するが、メモリ容量やメモリの種類の異なる複数のチップを設計する必要が生じる場合があり、このような場合、従来は新たなマイクロコンピュータごとに再設計し、新たに設計評価をしており、設計効率が悪かった。
【０００７】
そこで、最初に設計したマイクロコンピュータをもとに必要な部分だけ変更して新たなマイクロコンピュータを設計することが考えられる。
【０００８】
特許文献１の半導体装置では、チップ上の中央部にＣＰＵを配置し、ＣＰＵを挟んで一方にＲＡＭ領域を、他方にＲＯＭ領域を配置している。またＲＡＭ領域では、ＲＡＭ領域のＲＡＭ制御部とＣＰＵが隣り合うよう配置され、ＲＯＭ領域では、ＲＯＭ領域のＲＯＭ制御部とＣＰＵが隣り合うよう接続されている。このような配置にすることによって、ＲＡＭまたはＲＯＭの記憶容量の変更をする際には、チップ中央部に配置したＣＰＵ等を固定し、両側のＲＡＭ領域またはＲＯＭ領域をチップ内外方向に向けて増大または減少させればよくなる。
【０００９】
【特許文献１】
特開平２−１４４９５７号公報（第２頁）
【００１０】
【発明が解決しようとする課題】
上記従来技術によれば、ＲＡＭやＲＯＭの記憶容量を変更する場合、ＣＰＵを中央に固定し、２次元方向のうちの一次元方向のみにＲＡＭ領域，ＲＯＭ領域を拡張、縮小してレイアウト変更を行うようにしているので、ＲＡＭ，ＲＯＭの記憶容量の変更率に関係なく、チップの形状を長方形に維持することができるとともに、大きなレイアウト変更を行う必要もなくなる。
【００１１】
しかし、この従来技術では、チップ上の中央部にＣＰＵを配置し、その両側にＲＡＭ領域およびＲＯＭ領域を配置した構成のチップには対応できるが、その他の配置構成を有するチップの場合は新たなレイアウト設計を必要とする。
【００１２】
また、この従来技術では、ＲＡＭ，ＲＯＭの記憶容量の変更に伴い、チップの長方形形状およびその大きさが変更される。チップの形状、大きさが変われば、チップの外郭部に配置されているパッドの位置、間隔は全く異なったものとなる。しかし、上記従来技術では、レイアウト変更前後での、パッドとＣＰＵの配置関係、あるいはパッドとＲＡＭ，ＲＯＭとの配置関係に関しては何も開示されていない。このため、この従来技術では、ＲＡＭ，ＲＯＭの記憶容量の変更に伴うレイアウト変更の際に、パッドとＲＡＭ，ＲＯＭとの配線、パッドとＣＰＵとの配線、さらにはこれらの間のタイミング設計をやり直す必要があり、設計効率が悪いという問題がある。
【００１３】
この発明は上記に鑑みてなされたもので、設計開発時間の短縮および設計後の評価時間の短縮が可能なマイクロコンピュータのレイアウト方法および設計方法を得ることを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかるマイクロコンピュータのレイアウト方法は、チップの外郭部に配置されるワイヤボンド用のパッドと、ＣＰＵやロジックをまとめた周辺機能ブロックと、メモリユニットとを有するマイクロコンピュータに適用され、メモリ容量の異なる２種類以上のマイクロコンピュータのレイアウトを行うマイクロコンピュータのレイアウト方法において、先にレイアウトを作成したマイクロコンピュータの周辺機能ブロックのレイアウトおよび前記周辺機能ブロックと前記周辺機能ブロックに接続するパッドとの位置関係を変更せずに後で作成するマイクロコンピュータのレイアウトに流用することを特徴とする。
【００１５】
この発明によれば、先にレイアウトを作成したマイクロコンピュータの周辺機能ブロックのレイアウトおよび周辺機能ブロックと周辺機能ブロックに接続するパッドとの位置関係を変更せずに後で作成するマイクロコンピュータのレイアウトに流用するようにしているので、レイアウトの変更箇所が少なくなり、開発期間の削減が可能となる。また、レイアウト変更の前後で周辺機能ブロックとパッドとの距離が変わらなくなるので、２つのマイクロコンピュータ間で周辺機能の特性が変わらなくなり、これにより後で作成するマイクロコンピュータは、周辺機能等のタイミング設計の再設計、再評価が不要となり、設計評価の省力化が可能になる。
【００１６】
【発明の実施の形態】
以下、この発明にかかるマイクロコンピュータのレイアウト方法および設計方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１７】
実施の形態１．
図１〜図５に従ってこの発明の実施の形態１について説明する。図１は先に（例えば最初に）作成するマイクロコンピュータ５１のレイアウト構成を示す図であり、図２は最初に作成するマイクロコンピュータ５１のメモリ部分のみを変更して新たに作成するマイクロコンピュータ５２（以下２つ目のマイクロコンピュータ５２）の構成を示す図である。
【００１８】
最初に作成するマイクロコンピュータ５１は、外部と電気的なやり取りをするためのワイヤボンド用のパッド（ＰＡＤ）１、ＣＰＵや様々なロジックをまとめたブロックである周辺機能等のブロック２ａ，３ａおよびマスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＤＲＡＭまたはＳＲＡＭ等で構成されるメモリ４，５で構成されている。
【００１９】
このマイクロコンピュータ５１はチップの外郭部（チップ内の外側部分）に沿うようにしてＰＡＤ１を複数配置している。また、このチップの外郭部に複数配置されたＰＡＤ１の内側には、周辺機能等のブロック２ａ，３ａおよびメモリ４，５が配置されたレイアウト構成になっている。この場合、メモリ４，５が中央部に配置され、周辺機能等のブロック２ａ，３ａがその両側に配置されている。同様に、２つ目のマイクロコンピュータ５２も、図２に示すように、ＰＡＤ１、周辺機能等のブロック２ａ，３ａ、メモリ５，６，７で構成されており、マイクロコンピュータ５１と同様のレイアウト構成になっている。
【００２０】
２つ目のマイクロコンピュータ５２においては、最初に作成したマイクロコンピュータ５１内のメモリ４，５以外の周辺機能等のブロック２ａ，３ａのレイアウトは変更せず固定し、２つ目のマイクロコンピュータ５２のレイアウトに流用して配置し、最初に作成したマイクロコンピュータ５１内のメモリ４，５を、２つ目のマイクロコンピュータ５２内のメモリ５，６，７に変更して配置することによって、レイアウトの変更を行っている。すなわち、両側に配置される周辺機能等のブロック２ａ，３ａのレイアウトは固定し、中央部に配置されるメモリ５，６，７のレイアウトを変更している。
【００２１】
図３及び図４は、外部とのやり取りが必要な周辺機能とＰＡＤとの位置関係を固定して、マイクロコンピュータのレイアウトを変更することを説明するための図である。
【００２２】
図３は最初に作成するマイクロコンピュータ５３の構成を示す図であり、図４は最初に作成するマイクロコンピュータ５３のメモリ部分のみを変更して新たに作成するマイクロコンピュータ５４（以下２つ目のマイクロコンピュータ５４）の構成を示す図である。
【００２３】
図３および図４において、周辺機能等のブロック２ｂ，３ｂには、ＰＡＤ１を介して外部と電気的にやり取りをするタイマや通信回路等が含まれている。また、外部と電気的にやり取りをするタイマや通信回路等の周辺機能が必要とするＰＡＤの一部として、複数のＰＡＤを含むブロック１０，１１を設けた構成としている。
【００２４】
ここで、チップ上のＰＡＤの間隔は通常はチップサイズによって決定されるものである。そして、ＰＡＤを介して外部と電気的にやり取りを行う回路部分は、配線長や配線幅の影響を受けるため、ＰＡＤからの距離に応じた寄生抵抗や寄生容量をもつことになる。この寄生抵抗や寄生容量が外部入力からの信号を遅延させる原因となる。このためチップごとに寄生抵抗や寄生容量を算出し、マイクロコンピュータの性能を検証する必要がある。この性能に不具合が存在する場合は、設計修正を行わなければならない。通常、チップサイズを変更すると、ＰＡＤを介して外部と電気的にやり取りを行う回路部分はＰＡＤからの距離が変わるため、チップスサイズの変更の前後で回路構成とレイアウトが不変でも、その都度再設計と再検証が必要となる。
【００２５】
そこで、この実施の形態１においては、チップサイズの変更やメモリ部分（メモリの種類、メモリのブロック数、メモリの容量）の変更に伴うマイクロコンピュータの設計変更と設計評価をより容易にするため、２つ目のマイクロコンピュータ５４のレイアウト変更は以下のような手順により行う。
【００２６】
図５は実施の形態１にかかるマイクロコンピュータのレイアウト変更方法を示すフローチャートである。
【００２７】
マイクロコンピュータの設計者は、まず１つ目のマイクロコンピュータ５３の設計を開始する。図３に示すように、１つ目のマイクロコンピュータ５３は、チップの外郭部に沿うようにＰＡＤ１を複数配置したレイアウト構成にする。また、最初のマイクロコンピュータ５３内のチップ外郭部に複数配置されたＰＡＤ１の内側は、周辺機能等のブロック２ｂ，３ｂを両側に、メモリ４，５を中央部に配置したレイアウト構成にする（ステップＳ１１０）。
【００２８】
次に、設計者は新たに作成するマイクロコンピュータの設計を始める（ステップＳ１２０）。設計者は、新たに作成するマイクロコンピュータの構成が最初に作成したマイクロコンピュータ５３の構成をメモリ部分（メモリの種類、メモリのブロック数、メモリの容量）のみ変更したものであるか否かを判断する（ステップＳ１３０）。
【００２９】
設計者が、新たに作成するマイクロコンピュータの構成が最初に作成したマイクロコンピュータ５３の構成をメモリ部分（メモリの種類、メモリのブロック数、メモリの容量）のみ変更した構成ではないと判断した場合、新たに作成するマイクロコンピュータは最初から新たに設計、レイアウトを行う。
【００３０】
設計者が新たに作成するマイクロコンピュータの構成が最初に作成したマイクロコンピュータ５３に対してメモリ部分（メモリの種類、メモリのブロック数、メモリの容量）のみを変更した構成であると判断した場合、新たに作成するマイクロコンピュータを先述した２つ目のマイクロコンピュータ５４として設計を始める（ステップＳ１４０）。
【００３１】
この実施の形態１においては、最初に作成したマイクロコンピュータ５３から２つ目のマイクロコンピュータ５４へのメモリ部分の変更として、２つのメモリ４，５から構成されているメモリ部分を３つのメモリ５，６，７から構成されるメモリ部分に変更する場合を考える。
【００３２】
マイクロコンピュータ５３からマイクロコンピュータ５４への変更は、図３，４に示すように、最初に作成したマイクロコンピュータ５３内のメモリ４，５以外の周辺機能等のブロック２ｂ，３ｂやＰＡＤのブロック１０、１１等のレイアウトは変更せず固定し、２つ目のマイクロコンピュータ５４のレイアウトに流用する。さらに、外部とやり取りの必要な周辺機能等のブロック２ｂ，３ｂとこのブロック２ｂ，３ｂ内の回路と接続されるＰＡＤを含むブロック１０，１１の位置関係は固定し、最初に作成したマイクロコンピュータ５３で配置したときの位置関係と同じになるよう配置する。次に、最初に作成したマイクロコンピュータ５３内のメモリ４，５を２つ目のマイクロコンピュータ５４内のメモリ５，６，７に変更して配置する。最後に、例えば、メモリ５，６，７と周辺機能等のブロック２ｂとを接続するための配線のレイアウト等を変更し、これで最初に作成したマイクロコンピュータ５３から２つ目のマイクロコンピュータ５４へのチップレイアウトの変更を完了する（ステップＳ１５０）。
【００３３】
このように、この実施の形態１においては、最初に作成したマイクロコンピュータ５３の設計レイアウトを一部利用して次に作成するマイクロコンピュータ５４のレイアウトに流用するとともに、マイクロコンピュータ５３の設計レイアウトを一部変更および／または追加して２つ目のマイクロコンピュータ５４の設計レイアウトを行うようにしている。したがって、この際の変更部分はマイクロコンピュータ５３内のメモリ部分の変更とメモリ部分に対応する配線部分だけとなる。また、最初に作成したマイクロコンピュータ５３と２つ目のマイクロコンピュータ５４の間では、外部とやり取りの必要な周辺機能等のブロック２ｂ，３ｂとＰＡＤのブロック１０，１１の距離がレイアウト変更の前後で変わらなくなる。したがって、外部とやり取りの必要な周辺機能等のブロック２ｂ，３ｂとＰＡＤのブロック１０，１１間における配線長、配線幅による寄生抵抗、寄生容量の影響もレイアウト変更前後で変わらないこととなる。
【００３４】
なお、最初のマイクロコンピュータ５３には２つのメモリ４，５が内蔵され、２つ目のマイクロコンピュータ５４には３つのメモリ５，６，７が内蔵されている場合について説明したが、メモリの数、メモリの種類、メモリの容量はこれらに限定されるものではなく、種類、数、容量ともにどのような組み合わせでもよい。
【００３５】
このように実施の形態１によれば、マイクロコンピュータ５３のチップレイアウトからマイクロコンピュータ５４のチップレイアウトに変更する場合、マイクロコンピュータ５３に内蔵されているメモリ部分とメモリ部分に対応する配線部分を変更および／または追加するだけでよいため、フロアプランの見直しが不要となり、レイアウトの変更箇所が少なくなるため開発期間の削減が可能となる。また、最初に作成したマイクロコンピュータ５３と２つ目のマイクロコンピュータ５４の間では、外部とやり取りの必要な周辺機能等のブロック２ｂ，３ｂとＰＡＤのブロック１０，１１の距離がレイアウト変更の前後で変わらなくなるので、周辺機能等の特性がレイアウト変更の前後で変わらない。そのため、外部とやり取りの必要な周辺機能等のブロック２ｂ，３ｂとＰＡＤのブロック１０，１１間における配線長、配線幅による寄生抵抗、寄生容量の影響もレイアウト変更前後で変わらないこととなる。従って、２つ目のマイクロコンピュータ５４は、周辺機能等のタイミング設計の再設計、再評価が不要となり、設計評価の省力化が可能になるという効果を奏する。
【００３６】
実施の形態２．
図６，７に従ってこの発明の実施の形態２について説明する。この実施の形態２においては、ソフトマクロの一部とハードマクロの一部を固定して一つのハードマクロとして扱い、マイクロコンピュータのレイアウトを変更する。
【００３７】
図６，７はこの発明の実施の形態２にかかるマイクロコンピュータ５５，５６の構成を示す図であり、最初に作成するマイクロコンピュータ５５を変更して新たなマイクロコンピュータ５６（以下２つ目のマイクロコンピュータ５６）を作成する。
【００３８】
実施の形態２においては、最初に作成するマイクロコンピュータ５５は、図６に示すように、回路動作をある特定の回路技術言語で表した例えば通信回路等のソフトマクロブロック２１、レイアウト構成をそのまま設計データとする例えばＣＰＵ等のハードマクロブロック２２およびメモリとその他の周辺機能のブロック３１で構成されている。マイクロコンピュータ５５に内蔵されている回路は、ソフトマクロのブロックとしてソフトマクロブロック２１、ハードマクロのブロックとしてハードマクロブロック２２、これら以外のブロックとしてメモリとその他の周辺機能のブロック３２と云うようにそれぞれのブロックごとに配置されている。
【００３９】
同様に２つ目のマイクロコンピュータ５６もソフトマクロブロック２１、ハードマクロブロック２２およびメモリとその他の周辺機能のブロック３２で構成されており、ブロックごとに配置されている。
【００４０】
一般にマイクロコンピュータの製造においては、１ショット内のチップ数が多いほど、ウエハ全面に露光する時の露光回数が少なくてすむため、露光時における１ショット内のチップ数（１枚のレチクルで、１度に露光できるチップ数）が多いほど、スループットが上がることが知られている。したがって、スループットを上げるためには、チップ形状の縦横のアスペクト比を最適化して、１ショット内のチップ数を多くする必要が生じる場合がある。チップ形状の縦横のアスペクト比を最適化する場合、マイクロコンピュータの機能が不変でも、マイクロコンピュータの再設計、再評価が必要となる。また、ハードマクロは論理合成、フロアプラン、レイアウト、タイミング検証を経過しているため設計ノウハウが追加されるという特徴を有する。
【００４１】
そこで、実施の形態２ではチップ形状の縦横のアスペクト比の変更等に伴うマイクロコンピュータの設計変更と設計評価をより容易にするため、２つ目のマイクロコンピュータ５６のレイアウト変更は以下のような手順で行う。
【００４２】
図８は実施の形態２にかかるマイクロコンピュータのレイアウト変更方法を示すフローチャートである。マイクロコンピュータの設計者は、最初に作成するマイクロコンピュータ５５の設計を開始する。
【００４３】
最初に作成するマイクロコンピュータ５５の設計においては、マイクロコンピュータ５５に内蔵されている回路を、ソフトマクロのブロックとしてソフトマクロブロック２１、ハードマクロのブロックとしてハードマクロブロック２２、これら以外のブロックとしてメモリとその他の周辺機能のブロック３１のようにそれぞれのブロックごとに配置したレイアウト構成にする（ステップＳ２１０）。
【００４４】
次に、設計者は新たなマイクロコンピュータの設計を始める（ステップＳ２２０）。設計者は、最初に作成したマイクロコンピュータ５５から新たに作成するマイクロコンピュータへの変更においてソフトマクロブロック２１をそのまま流用できるか否かを判断する（ステップＳ２３０）。
【００４５】
設計者が最初に作成したマイクロコンピュータ５５から新たに作成するマイクロコンピュータへの変更においてソフトマクロブロック２１をそのまま流用できないと判断した場合は、ソフトマクロブロック２１に対応する新たなソフトマクロブロックを設計する。
【００４６】
設計者が、最初に作成したマイクロコンピュータ５５から新たに作成するマイクロコンピュータへの変更においてソフトマクロブロック２１をそのまま流用できると判断した場合は、最初に作成したマイクロコンピュータ５５から新たに作成するマイクロコンピュータへの変更においてハードマクロブロック２２をそのまま流用できるか否かを判断する（ステップＳ２４０）。
【００４７】
設計者が、最初に作成したマイクロコンピュータ５５から新たに作成するマイクロコンピュータへの変更においてハードマクロブロック２２をそのまま流用できないと判断した場合は、ハードマクロブロック２２に対応する新たなハードマクロブロックを設計する。
【００４８】
設計者が、最初に作成したマイクロコンピュータ５５から新たに作成するマイクロコンピュータへの変更においてハードマクロブロック２２をそのまま流用できると判断した場合は、新たに作成するマイクロコンピュータを先述した２つ目のマイクロコンピュータ５６として設計を始める（ステップＳ２５０）。
【００４９】
マイクロコンピュータ５６の設計においては、最初に作成したマイクロコンピュータ５５から新たに作成するマイクロコンピュータ５６への変更においてソフトマクロブロック２１とハードマクロブロック２２を１つのハードマクロブロック２３として扱うことができるかどうかを検討する（ステップＳ２６０）。
【００５０】
最初に作成したマイクロコンピュータ５５から新たに作成するマイクロコンピュータ５６への変更において、ソフトマクロブロック２１とハードマクロブロック２２を１つのハードマクロブロック２３として扱うことができないと判断した場合は、ソフトマクロブロック２１とハードマクロブロック２２をマイクロコンピュータ５６のレイアウトにそれぞれ別々に流用して配置する。
【００５１】
最初に作成したマイクロコンピュータ５５から新たに作成するマイクロコンピュータ５６への変更において、ソフトマクロブロック２１とハードマクロブロック２２を１つのハードマクロブロック２３として扱うことができると判断した場合は、このハードマクロブロック２３をマイクロコンピュータ５６のレイアウトに流用して配置する（ステップＳ２７０）。
【００５２】
次に、メモリとその他の周辺機能のブロック３１をメモリとその他の周辺機能のブロック３２に変更して配置し（ステップＳ２８０）、最初に作成したマイクロコンピュータ５５から２つ目のマイクロコンピュータ５６へのチップレイアウトの変更を完了する。
【００５３】
このようなレイアウト変更を行うことによって、最初に作成したマイクロコンピュータ５５から２つ目のマイクロコンピュータ５６へ変更する場合でも、ソフトマクロブロック２１に合成ツールを使って異なる回路構成の論理レイアウトを作成する必要がない。また、先述したようにハードマクロは設計ノウハウが追加されるため、ハードマクロ化しておくとタイミング、消費電力などが明確になり設計のリスクが減少する。
【００５４】
なお、ソフトマクロのブロックやハードマクロのブロックが複数存在する場合でも、ソフトマクロブロックとハードマクロブロックをまとめて１つのハードマクロブロックにすることが可能であれば、ブロックごとにハードマクロ化してマイクロコンピュータの変更時に流用することができる。
【００５５】
このように実施の形態２によれば、最初に作成したマイクロコンピュータ５５のソフトマクロブロック２１とハードマクロブロック２２を１つのハードマクロブロック２３として扱い、このハードマクロブロック２３をマイクロコンピュータ５６のレイアウトに流用して設計するので、最初に作成したマイクロコンピュータ５５から２つ目のマイクロコンピュータ５６へ変更する場合でも、ソフトマクロブロック２１に合成ツールを使って異なる回路構成の論理レイアウトを作成する必要がない。したがって、最初に作成したマイクロコンピュータ５５からチップ形状の縦横のアスペクト比が異なるマイクロコンピュータ５６へ変更する場合でも、変更前後で特性の変わらない製品を容易に設計することが可能となる。
【００５６】
実施の形態３．
図９を用いてこの発明の実施の形態３について説明する。この実施の形態３においては、メモリ部分（メモリの種類、メモリのブロック数、メモリの容量）が異なる複数のマイクロコンピュータを設計する場合、最大容量のメモリ領域サイズを有するマイクロコンピュータについてのタイミング検証のみを行い、その他の小容量のメモリ領域サイズを持つマイクロコンピュータのタイミング検証は行わない。
【００５７】
ここで、小さい容量のメモリをもつマイクロコンピュータは、大きな容量のメモリをもつマイクロコンピュータより配線抵抗や配線の容量による遅延が小さい。このため、メモリ部分のみ異なる複数のマイクロコンピュータの設計において、メモリ部分以外の部分を全てハードマクロ化して考えた場合、最大容量のメモリをもつマイクロコンピュータでタイミング検証をしておけば、それより小さいメモリ容量のマイクロコンピュータのタイミング検証は最大容量のマイクロコンピュータのタイミング検証で代用することが可能である。
【００５８】
そこで、実施の形態３においては、以下のような手順でマイクロコンピュータの設計およびその評価を行う。
【００５９】
図９は実施の形態３にかかるマイクロコンピュータの設計手順を示すフローチャートである。
【００６０】
マイクロコンピュータの設計者は、メモリ部分のみ異なる複数のマイクロコンピュータの中から１つのマイクロコンピュータを選び出し、設計を検討する（ステップＳ３００）。ここでの設計の検討は、このマイクロコンピュータの論理設計、レイアウト設計、フロアプランの設計などである（ステップＳ３１０）。
【００６１】
次に、このマイクロコンピュータのメモリ以外の部分を全てハードマクロとして扱う（ステップ３２０）。つぎに、メモリ部分の容量の変更があったとしても、メモリ以外の部分と各ＰＡＤとの距離やメモリ以外の部分のロジックの配置が変わらないか否かと、メモリ以外の部分のタイミング検証が合格しているか否かを判定する（ステップＳ３３０）。
【００６２】
この判定の結果、メモリ以外の部分と各ＰＡＤとの距離やメモリ以外の部分のロジックの配置が変わったり、あるいはメモリ以外の部分のタイミング検証が不合格である場合は、このマイクロコンピュータの設計の再検討を行う（ステップＳ３５０）。
【００６３】
このようにして、ステップＳ３３０の判定を合格するまでマイクロコンピュータを再設計する。
【００６４】
ステップＳ３３０の判定を合格すると、複数のマイクロコンピュータのうち、最大容量のメモリを有するマイクロコンピュータを用いてタイミング検証を行う（ステップＳ３４０）。
【００６５】
このようにして、最大容量のメモリを持つマイクロコンピュータのレイアウトプランが作成されると、他の小容量のメモリをもつマイクロコンピュータのタイミング検証を省略して、この後１チップ目のマイクロコンピュータの設計開発に着手する（ステップＳ３６０）。
【００６６】
このように実施の形態３によれば、メモリ部分のみ異なる複数のマイクロコンピュータを設計する際、メモリ以外の部分をハードマクロ化した場合に、メモリ以外の部分が所定のタイミング検査を合格するまでメモリ以外の部分のレイアウトを繰り返し、メモリ以外の部分が所定のタイミング検査を合格するようなレイアウトが作成された後、最大容量のメモリ領域サイズで作成されたレイアウトのタイミング検査を行うようにしているので、他の小容量のメモリ部分を有するマイクロコンピュータのタイミング検証は、最大容量のメモリをもつマイクロコンピュータのタイミング検証で代用することが可能となり、それらのタイミング検証を省略することができる。したがって、メモリ部分のみ異なる複数のマイクロコンピュータを設計するにあたり、その全てについてタイミング検証を行う必要がなくなり、マイクロコンピュータの開発時間を削減することが可能となる。なお、上記実施の形態３では、最大容量のメモリ領域サイズで作成されたレイアウトのタイミング検査を行う場合について説明したが、所定のメモリ領域サイズをもつマイクロコンピュータで上記タイミング検査を行うことにより、１つ目のマイクロコンピュータのレイアウトプランを作成し、前記所定のメモリ領域サイズよりも小さなメモリ領域サイズを持つ、前記１つ目のマイクロコンピュータとは異なる２つ目以降のマイクロコンピュータについてはタイミング検証を省略するようにしても良い。
【００６７】
【発明の効果】
以上説明したように、この発明によれば、先にレイアウトを作成したマイクロコンピュータの周辺機能ブロックのレイアウトおよび周辺機能ブロックと周辺機能ブロックに接続するパッドとの位置関係を変更せずに後で作成するマイクロコンピュータのレイアウトに流用するようにしているので、レイアウトの変更箇所が少なくなり、開発期間の削減が可能となる。また、レイアウト変更の前後で周辺機能ブロックとパッドとの距離が変わらなくなるので、２つのマイクロコンピュータ間で周辺機能の特性が変わらなくなり、これにより後で作成するマイクロコンピュータは、周辺機能等のタイミング設計の再設計、再評価が不要となり、設計評価の省力化が可能になる。
【図面の簡単な説明】
【図１】この発明の実施の形態１にかかるマイクロコンピュータの構成を示す図である。
【図２】この発明の実施の形態１にかかるマイクロコンピュータの構成を示す図である。
【図３】この発明の実施の形態１にかかるマイクロコンピュータの構成を示す図である。
【図４】この発明の実施の形態１にかかるマイクロコンピュータの構成を示す図である。
【図５】実施の形態１の設計方法を示す説明するフローチャートである。
【図６】この発明の実施の形態２にかかるマイクロコンピュータの構成を示す図である。
【図７】この発明の実施の形態２にかかるマイクロコンピュータの構成を示す図である。
【図８】実施の形態２の設計方法を示す説明するフローチャートである。
【図９】実施の形態３の設計方法を示す説明するフローチャートである。
【符号の説明】
１  パッド（ＰＡＤ）、２ａ，２ｂ，３ａ，３ｂ  周辺機能等のブロック、４〜７  メモリ、１０，１１  ＰＡＤのブロック、２１  ソフトマクロブロック、２２，２３  ハードマクロブロック、３１，３２  メモリとその他の周辺機能、５１〜５６  マイクロコンピュータ。
【図１】
2004214564.tif 000003
【図２】
2004214564.tif 000004
【図３】
2004214564.tif 000005
【図４】
2004214564.tif 000006
【図５】
2004214564.tif 000007
【図６】
2004214564.tif 000008
【図７】
2004214564.tif 000009
【図８】
2004214564.tif 000010
【図９】
2004214564.tif 000011