(57)【要約】【課題】装置製作時のラインピッチ調整時に、画質を劣化させることなく、比較的短時間で精度良く調整し得るＬＥＤプリンタを提供する。【解決手段】ＶＳＹＮＣからＬａｔｃｈ信号生成までの期間Ｌ０、Ｌａｔｃｈ信号の幅Ｌ１、周期Ｌ２をレジスタ３２、３５、３７に記憶しておき、カウンタ３１でｃｌｋをＬ０カウントして、Ｌａｔｃｈ信号の生成を開始し、カウンタ３４で生成開始からｃｌｋをＬ１カウントして、Ｌａｔｃｈ信号の生成を終了し、一方Ｌａｔｃｈ生成からカウンタ３６でｃｌｋをＬ２カウントして、次のＬａｔｃｈ信号を生成するとともに、このＬａｔｃｈ信号をトリガーとして、ストローブ信号ＳＴＲｎ、Ｖｃｌｋ、Ｖｉｄｅｏを生成する。製作時に、レジスタ３２、３５、３７に記憶するＬ０、Ｌ１、Ｌ２を適宜変更して、Ｌａｔｃｈ信号の幅、周期等を変更し、ラインピッチ等を調整する。【選択図】      図３
2004249567.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号に基づき、周期を変更可能な水平同期信号生成回路と、水平同期信号生成回路の出力する水平同期信号をトリガーとして所定のタイミングでストローブ信号を発生するストローブ信号発生回路と、水平同期信号生成回路の出力する水平同期信号をトリガーとして所定のタイミングでビデオクロック信号を発生するビデオクロック信号発生回路と、水平同期信号生成回路の出力する水平同期信号をトリガーとして所定のタイミングでビデオ信号の発生期間を規定するビデオ期間生成回路とを備えたことを特徴とするＬＥＤプリンタ。
【請求項２】
前記水平同期信号生成回路は、垂直同期信号に基づいて、ページについて最初の水平同期信号の生成タイミングを決定する第１のカウンタと、水平同期信号のパルス幅を決定する第２のカウンタと、水平同期信号の周期を決定する第３のカウンタと、第３のカウンタのプリセット値を保持するレジスタを備えたことを特徴とする請求項１記載のＬＥＤプリンタ。
【請求項３】
前記レジスタに書き込む値を、所定の操作部での操作に基づき変更可能とする制御部を備えたことを特徴とする請求項２記載のＬＥＤプリンタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、複写機、ファクシミリ装置などの画像記録装置として使用されるＬＥＤプリンタに関する。
【０００２】
【従来の技術】
一般に、ＬＥＤプリンタでは、プリントすべき画像データの１ライン分のデータをシフトレジスタに記憶し、各シフトレジスタの各ビットデータをラッチ回路にラッチし、ドライバ回路を介して、ＬＥＤアレイに加え、ＬＥＤアレイは、いくつかのブロックに区分し、各ブロック毎にストローブ信号を時分割に駆動している。この種のＬＥＤプリンタのプリンタヘッドにおいて、１ラインの画像データを形成するのは、水平同期信号（ＨＳＹＮＣ信号又はＬＡＴＣＨ信号）により行われている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平１０−２９７０２２号公報
【０００４】
【発明が解決しようとする課題】
上記した従来のＬＥＤプリンタにおいて、同じ機種であっても、１ライン毎の画像データを形成するのに、装置毎にライン間のピッチにバラツキがあり、これらの調整を画像自体の縮小／拡大処理で対応していた。このような調整は、時として画質の劣化を招く上、調整に手間取るという問題があった。
【０００５】
この発明は上記問題点に着目してなされたものであって、装置製作時のラインピッチ調整時に、画質を劣化させることなく、比較的短時間で精度良く調整し得るＬＥＤプリンタを提供することを目的としている。
【０００６】
【課題を解決するための手段】
この発明のＬＥＤプリンタは、クロック信号に基づき、周期を変更可能な水平同期信号生成回路と、水平同期信号生成回路の出力する水平同期信号をトリガーとして所定のタイミングでストローブ信号を発生するストローブ信号発生回路と、水平同期信号生成回路の出力する水平同期信号をトリガーとして所定のタイミングでビデオクロック信号を発生するビデオクロック信号発生回路と、水平同期信号生成回路の出力する水平同期信号をトリガーとして所定のタイミングでビデオ信号の発生期間を規定するビデオ期間生成回路とを備えている。
【０００７】
この発明では、水平同期信号の周期が変更可能であり、水平同期信号をトリガーとしてストローブ信号、ビデオクロック信号、ビデオ信号の発生期間を発生、変更するので、水平同期信号の周期を変更しても、画像処理に何らの乱れを生じることはない。したがって、一般に感光ドラムは等速で回転するので、水平同期信号の周期を変更することにより、容易に画像ラインのピッチ等の調整を行うことができる。
【０００８】
この発明のＬＥＤプリンタにおいて、前記水平同期信号生成回路は、例えば垂直同期信号に基づいて、ページについて最初の水平同期信号の生成タイミングを決定する第１のカウンタと、水平同期信号のパルス幅を決定する第２のカウンタと、水平同期信号の周期を決定する第３のカウンタと、第３のカウンタのプリセット値を保持するレジスタを備えたものである。
【０００９】
また、この発明のＬＥＤプリンタにおいて、前記レジスタに書き込む値を、所定の操作部での操作に基づき変更可能とする制御部を備えも良い。
【００１０】
【発明の実施の形態】
以下、実施の形態により、この発明を更に詳細に説明する。図１に、この発明の実施形態画像形成装置全体の概略構成を示すブロック図を示す。
【００１１】
この画像形成装置は、ファクシミリ機能とコピー機能とを備えたいわゆる複合機として構成したもので、ＭＰＵ１と、ＮＣＵ（網制御回路：Ｎｅｔｗｏｒｋ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）２と、ＭＯＤＥＭ３と、ＲＯＭ４と、ＲＡＭ５と、画像メモリ６と、通信用ＣＯＤＥＣ７と、スキャナ８と、表示部９と、操作部１０と、プリント用ＣＯＤＥＣ（符号化・復号器：Ｃｏｄｅｒ  ａｎｄ  Ｄｅｃｏｄｅｒ  ）１１と、プリンタ用画像処理回路１２と、ＬＥＤプリントヘッド１３と、ページメモリ１４と、ブザー駆動回路１５と、ブザー１６と、プリンタ機構制御部１７と、システムバス１８と、イメージバス１９とを備える。
【００１２】
ＭＰＵ１は、この装置を構成する各部を制御する機能を有する。ＮＣＵ２は、電話回線網（ＰＳＴＮ）との接続を制御すると共に、相手先の電話番号（ＦＡＸ番号を含む）に対応した選択（ダイヤル）信号を送出する機能及び呼出信号を検出するための機能を備えている。ＭＯＤＥＭ３は、ＩＴＵ（国際電気通信連合）−Ｔ勧告Ｔ．３０に従ったファクシミリ伝送制御手順に基づいて、Ｖ．１７、Ｖ．２７ｔｅｒ、Ｖ．２９等に従った送信データの変調及び受信データの復調を行う。或いは、これらに加えてＶ．３４に従った送信データの変調及び受信データの復調を行う。
【００１３】
ＲＯＭ４は、この装置を制御するためのプログラムを記憶する。ＲＡＭ５は、ＭＰＵ１が処理するデータ等を一時的に記憶する。このＲＡＭ５には、プリンタジョブテーブル５ａを有する。画像メモリ６は、受信した画像データやスキャナ８で読み取った画像データを記憶する。通信用ＣＯＤＥＣ７は、読み取った画像データを送信するためにＭＨ、ＭＲ、ＭＭＲ、ＪＢＩＧ方式等により符号化（エンコード）し、受信した画像データを復号（デコード）する。スキャナ８は、ＦＡＸ送信するとき、又はコピーするときに原稿の画像データを読み取る。表示部９は、装置からオペレータへの伝達情報等を表示する。操作部１０は、左シフトキー１０ａ、右シフトキー１０ｂ、モードキー１０ｃ、セットキー１０ｄ、戻るキー１０ｅの他、テンキー、ＦＡＸキー、ＣＯＰＹキー、スタートキー、ワンタッチキー等の操作キースイッチを有する。プリント用ＣＯＤＥＣ１１は、プリントすべきデータを復号する。プリンタ画像処理回路１２は、ページメモリ１３に格納された印字すべき画像データを読み出し、画像処理を施し、ＬＥＤプリントヘッド１３に印字データ信号、ＳＴＲ信号等を供給する。このプリンタ画像処理回路１２では、操作部１０からの指示により、ＬＥＤプリントヘッド１３への画像データ、クロック信号等の転送制御を行う。この実施形態装置では、プリンタ用画像処理回路１２、ＬＥＤプリントヘッド１３の構成及び処理に特徴がある。
【００１４】
プリンタ用画像処理回路１２は、各種のタイミング信号を生成する信号生成回路１２ａを含む。この信号生成回路１２ａは、図２に示すように、ｃｌｋ生成回路２０と、Ｌａｔｃｈ生成回路２１と、Ｖｉｄｅｏ期間生成回路２２と、Ｖｃｌｋ生成回路２３と、ＳＴＲｎ生成回路２４とを備えている。
【００１５】
ｃｌｋ生成回路２０は、基本クロックであるｃｌｋ信号を生成する。Ｌａｔｃｈ生成回路２１は、図３に示すように、カウンタＬ０３１と、レジスタＬ０３２と、ＯＲ回路３３と、カウンタＬ１３４と、レジスタＬ１３５と、カウンタＬ２３６と、レジスタＬ２３７と、ＡＮＤ回路３８とを備えている。カウンタＬ０３１は、ＶＳＹＮＣ信号が入力されると、クロック信号ｃｌｋのカウントを開始し、カウント値がレジスタＬ０３２の記憶値に達するとｃａｒｒｙ０を出力する。レジスタＬ０３２は、システムバスから所定値Ｌ０を受けて記憶し、その所定値Ｌ０をカウンタＬ０３１にプリセットする。
【００１６】
ＯＲ回路３３はｃａｒｒｙ１か、後述するカウンタＬ２３６のｃａｒｒｙ２をカウンタＬ１３４に与える。カウンタＬ１３４は、ＯＲ回路３３からのｃａｒｒｙにより、クロック信号ｃｌｋのカウントを開始し、カウント値がレジスタＬ１３５の記憶値Ｌ１に達すると、ｃａｒｒｙ１を出力する。レジスタＬ１は、システムバスから所定値Ｌ１を受けて記憶し、その所定値Ｌ１をカウンタＬ１３４にプリセットする。ＡＮＤ回路３８の入力の一端には、カウンタＬ１３４がカウントを開始してからｃａｒｒｙ１が出力されるまでは、論理「１」が入力される。ＡＮＤ回路３８の入力の他端には後述のカウンタＬ２３６のｃａｒｒｙ２が入力されるまでは論理「１」が入力されている。そのため、ＡＮＤ回路３８はＬ１の期間だけ、Ｌａｔｃｈ信号を出力する。
【００１７】
カウンタＬ２３６は、自身のｃａｒｒｙ２により、リセットされるとともに、クロック信号ｃｌｋのカウントを開始する。カウント値がレジスタＬ２３７の記憶値に達すると、ｃａｒｒｙ２を出力する。レジスタＬ２３７は、システムバスから所定値Ｌ２を受けて記憶し、その所定値Ｌ２をカウンタＬ２３６にプリセットする。ＡＮＤ回路３８は入力されるカウンタＬ１３４とカウンタＬ２３６の出力が論理「１」で揃ったとき、Ｌａｔｃｈ信号を出力する。所定値Ｌ２はＬａｔｃｈ信号の周期に相当する。したがって、レジスタＬ２３７に記憶するＬ２を変更することにより、Ｌａｔｃｈ信号の周期を変えることができる。
【００１８】
Ｖｉｄｅｏ期間生成回路２２は、図４に示すように、カウンタＶ１０４１と、レジスタＶ１０４２と、カウンタＶ１１４３と、レジスタＶ１１４４と、禁止ゲート４５と、ＡＮＤ回路４６とを備えている。カウンタＶ１０４１は、Ｌａｃｔｈ信号が入力されると、クロック信号ｃｌｋのカウントを開始し、カウント値がレジスタＶ１０４２の記憶値に達すると、ｃａｒｒｙ１０を出力する。レジスタＶ１０４２は、システムバスから所定値Ｖ１０を受けて記憶し、その所定値Ｖ１０をカウンタＶ１０４１にプリセットする。この所定値Ｖ１０は、Ｌａｔｃｈ信号が生成されてから、Ｖｉｄｅｏ信号の発生期間の開始までに相当する。
【００１９】
カウンタＶ１１４３も、Ｌａｔｃｈ信号が入力されると、クロック信号ｃｌｋのカウントを開始し、カウント値がレジスタＶ１１４の記憶値に達すると、ｃａｒｒｙＶ１１を出力する。このカウンタＶ１１４３のｃａｒｒｙＶ１１は、禁止ゲート４５の入力端に入力されるとともに、カウントＶ１１４３自身と、カウントＶ１０４１をリセットする。レジスタＶ１１４４は、システムバスから所定値Ｖ１１を受けて記憶し、その所定値Ｖ１１をカウンタＶ１１４３にプリセットする。所定値Ｖ１１は、Ｌａｔｃｈ信号が生成されてから、Ｖｉｄｅｏ信号の発生期間の終了までに相当する。
【００２０】
禁止ゲート４５は、カウンタＶ１０４１の出力を禁止入力端に受け、カウンタＶ１０４１がカウントアップしてからの出力とカウンタＶ１１４３がカウントアップしていない出力が入力されると、その期間論理「１」を出力する。ＡＮＤ回路４６は、禁止ゲート４５の出力が論理「１」の間、Ｖｉｄｅｏ期間信号を出力する。
【００２１】
Ｖｃｌｋ生成回路２３は、図５に示すように、カウンタＶＣ０５１と、レジスタＶＣ０５２と、カウンタＶＣ１５３と、レジスタＶＣ１５４と、禁止ゲート５５と、ＡＮＤ回路５６と、ＣＬＫ逓倍回路５７とを備えている。なお、クロック信号ｃｌｋと、Ｖｃｌｋとの周波数が同じである場合には、ＣＬＫ逓倍回路５７は省略することができる。カウンタＶＣ０５１は、Ｌａｃｔｈ信号が入力されると、クロック信号ｃｌｋのカウントを開始し、カウント値がレジスタＶＣ０５２の記憶値に達すると、ｃａｒｒｙＣ０を出力する。レジスタＶＣ０５２は、システムバスから所定値ＶＣ０を受けて記憶し、その所定値ＶＣ０をカウンタＶＣ０５１にプリセットする。この所定値ＶＣ０は、Ｌａｔｃｈ信号が生成されてから、Ｖｃｌｋ信号が生成されるまでの期間に相当する。
【００２２】
カウンタＶＣ１５３も、Ｌａｔｃｈ信号が入力されると、クロック信号ｃｌｋのカウントを開始し、カウント値がレジスタＶＣ１５４の記憶値に達すると、カウントアップを出力する。このカウンタＶＣ１５３のカウントアップ出力は、禁止ゲート５５の入力端に入力されるとともに、カウントＶＣ１５３自身と、カウントＶＣ０５１をリセットする。レジスタＶＣ１５４は、システムバスから所定値ＶＣ１を受けて記憶し、その所定値ＶＣ１をカウンタＶＣ１５３にプリセットする。この所定値ＶＣ１は、Ｌａｔｃｈ信号が生成されてから、Ｖｃｌｋの生成終了までの期間に相当する。
【００２３】
禁止ゲート５５は、カウンタＶＣ０５１の出力を禁止入力端に受け、カウンタＶＣ０５１がカウントアップした出力とカウンタＶＣ１５３のカウントアップしていない出力が入力端に入力されるとその期間論理「１」を出力する。ＡＮＤ回路５６は、禁止ゲート４５の出力が論理「１」の間、ＣＬＫ逓倍回路５７からの逓倍されたクロック信号をＶＣＬＫ信号（ビデオクロック信号）として出力する。
【００２４】
ＳＴＲｎ発生成回路２４は、図６に示すように、カウンタＳＳｎ６１と、レジスタＳＳｎ６２と、カウンタＳＥｎ６３と、レジスタＳＥｎ６４と、禁止ゲート６５とを備えている。カウンタＳＳｎ６１は、Ｌａｃｔｈ信号が入力されると、クロック信号ｃｌｋのカウントを開始し、カウント値がレジスタＳＳｎ６２の記憶値に達すると、カウントアップ信号を出力する。レジスタＳＳｎ６２は、システムバスから所定値ＳＳｎを受けて記憶し、その所定値Ｖ１０をカウンタＳＳｎ６１にプリセットする。この所定値ＳＳｎは、Ｌａｔｃｈ信号が生成されてからストローブ信号ＳＴＲ１が生成されるまでの期間に相当する。
【００２５】
カウンタＳＥｎ６３も、Ｌａｔｃｈ信号が入力されると、クロック信号ｃｌｋのカウントを開始し、カウント値がレジスタＳＥｎ６４の記憶値に達すると、カウントアップ信号を出力する。このカウンタＳＥｎ６３のカウントアップ信号は、禁止ゲート６５の入力端に入力されるとともに、カウンタＳＥｎ６３自身と、カウンタＳＳｎ６１をリセットする。レジスタＳＥｎ６４は、システムバスから所定値ＳＥｎを受けて記憶し、その所定値ＳＥｎをカウンタＳＥｎ６３にプリセットする。この所定値ＳＥｎは、Ｌａｔｃｈ信号が生成されてからストローブ信号ＳＴＲｎの生成が終了するまでの期間に相当する。
【００２６】
禁止ゲート６５は、カウンタＳＳｎ６１の出力を禁止入力端に受け、カウンタＳＳｎ６１がカウントアップしてからの出力とカウンタＳＥｎ６３のカウントアップしていない出力とを入力端に受けると、ＳＴＲｎを出力する。なお、ＳＴＲｎ発生回路は、ストローブの数ｎ設けられており、この実施の形態では、ストローブが４個なので、４回路設けられている。
【００２７】
上記実施形態において、各レジスタ３２、３５、３７、４２、４４、５２、５４、６２、６４に記憶する各値は、操作部１０の左シフトキー１０ａ、右シフトキー１０ｂやテンキー等のキー操作によって入力する。
【００２８】
次に、この実施形態装置における線密度調整モードにおける処理を、図７に示すフロー図を参照して説明する。先ず、ステップＳＴ１においては、現在のレジスタＬ２の値をＬとして取り出す。次に、ステップＳＴ２へ移行する。ステップＳＴ２においては、操作部１０の左シフトキー１０ａキーが操作されたか否かを判定する。左シフトキー１０ａが操作された場合には、ステップＳＴ３へ移行する。一方、左シフトキー１０ａが操作されていない場合は、ステップＳＴ３をスキップして、ステップＳＴ６へ移行する。
【００２９】
ステップＳＴ３においては、Ｌ＝ＬＥ２ｍｉｎであるか否か判定する。ＬＥ２ｍｉｎは、所定値Ｌ２の設定可能な最小値である。イコールの場合は、ステップＳＴ５へ移行する。一方、イコールでない場合、つまりＬがＬＥ２ｍｉｎよりも大きい場合は、ステップＳＴ４へ移行する。ステップＳＴ５においては、ＬがＬＥ２ｍｉｎとなったことを報知するため、ブザー１６を鳴動する。そして、ステップＳＴ６へ移行する。ステップＳＴ４においては、Ｌを１だけデクリメントして、ステップＳＴ６へ移行する。
【００３０】
ステップＳＴ６においては、右シフトキー１０ｂか否か判定する。操作部１０の右シフトキーが操作された場合は、ステップＳＴ７へ移行する。ステップＳＴ７においては、Ｌ＝ＬＥ２ｍａｘか否か判定する。ＬＥ２ｍａｘは、所定値Ｌ２の設定可能な最大値である。イコールの場合は、ステップＳＴ９へ移行する。一方、イコールでない場合、つまりＬがＬ２ｍａｘよりも小さい場合は、ステップＳＴ８へ移行する。ステップＳＴ９においては、ＬがＬ２ｍａｘとなったことを報知するため、ブザー１６を鳴動する。そして、ステップＳＴ１０へ移行する。ステップＳＴ８においては、Ｌを１だけインクリメントして、ステップＳＴ１０へ移行する。
【００３１】
ステップＳＴ１０においては、セットキー１０ｄか否か判定する。操作部１０のセットキー１０ｄが操作された場合は、ステップＳＴ１２へ移行する。一方、セットキー１０ｄの操作でない場合は、ステップＳＴ１１へ移行する。ステップＳＴ１２においては、現在のＬの値をレジスタＬ２に書き込む。そしてリターンする。ステップＳＴ１１においては、戻るキー１０ｅが操作されたか否か判定する。操作部１０の戻るキー１０ｅが操作された場合には、リターンする。一方、戻るキー１０ｅでない場合は、ステップＳＴ２へ戻る。その他の値も同様にして調整できる。なお、図７の説明では、レジスタＬ２への数値の設定調整を、左シフトキー１０ａと右シフトキー１０ｂを使用して行う場合を説明したが、テンキーを用いても良い。
【００３２】
図８は、ｃｌｋ信号と、これに基づいてＬａｔｃｈ信号を生成し、さらにＬａｔｃｈ信号の生成を基にして、ストローブ信号ＳＴＲ１・ＳＴＲ２・ＳＴＲ３・ＳＴＲ４、Ｖｃｌｋ、Ｖｉｄｅｏ信号を生成した場合の波形例を示している。上記図７に示す処理により、レジスタに記憶される幅Ｌ１、周期Ｌ２を変更することにより、Ｌａｔｃｈ信号の幅、周期を可変にできる。
【００３３】
図９は、図８に示すＬａｔｃｈ信号の周期を１個のｃｌｋ分短くした場合の各波形を示している。最も、Ｖｃｌｋの生成信号の終了点等よりもＬａｔｃｈ信号の立ち上がりが時間的に前に来ないようにＬ２の変更し得る範囲に制限（例えば、図７のＬ２Ｅｍｉｎ参照）を加えると良い。
【００３４】
【発明の効果】
この発明によれば、すべての信号が水平同期信号を基準にタイミングを決められているので、水平同期信号の周期を変更しても、他の信号のタイミングがずれることなく、副走査方向の線密度の変更が容易となる。また、水平同期信号の周期は、カウンタにプリセットする値に基づき変更することができる。更に、この調整作業は、操作部での例えばキー操作により行うことができ、調整作業が容易となる。
【図面の簡単な説明】
【図１】この発明が実施される複合機の構成を示すブロック図である。
【図２】同実施形態複合機のプリンタ用画像処理回路の信号生成回路の構成を示すブロック図である。
【図３】同実施形態複合機のプリンタ用画像処理回路のＬａｔｃｈ生成回路の構成を示すブロック図である。
【図４】同実施形態複合機のプリンタ用画像処理回路のＶｉｄｅｏ期間生成回路の構成を示すブロック図である。
【図５】同実施形態複合機のプリンタ用画像処理回路のＶｃｌｋ生成回路の構成を示すブロック図である。
【図６】同実施形態複合機のプリンタ用画像処理回路のＳＴＲｎ発生回路の構成を示すブロック図である。
【図７】同実施形態複合機の線密度調整モードにおける処理動作を説明するためのフロー図である。
【図８】同実施形態複合機におけるＬａｔｃｈ信号、ストローブ信号、Ｖｃｌｋ、Ｖｉｄｅｏの信号波形例を示す図である。
【図９】同実施形態複合機に示すＬａｔｃｈ信号の周期を変化させた場合の他の信号との関係を説明する波形図である。
【符号の説明】
１                ＭＰＵ
９                操作部
１２              プリンタ用画像処理回路
１３              ＬＥＤプリントヘッド
１４              ページメモリ
２１              Ｌａｔｃｈ生成回路
２２              Ｖｉｄｅｏ期間生成回路
２３              Ｖｃｌｋ生成回路
２４              ＳＴＲｎ発生回路
３１、３４、３６  カウンタ
３２、３５、３７  レジスタ
３３              ＯＲ回路
３８              ＡＮＤ回路
４１、４３        カウンタ
４２、４４        レジスタ
４５              禁止ゲート回路
４６              ＡＮＤ回路
５１、５３        カウンタ
５２、５４        レジスタ
５５              禁止ゲート回路
５６              ＡＮＤ回路
５７              ｃｌｋ逓倍回路
６１、６３        カウンタ
６２、６４        レジスタ
６５              禁止ゲート回路
【図１】
2004249567.tif 000003
【図２】
2004249567.tif 000004
【図３】
2004249567.tif 000005
【図４】
2004249567.tif 000006
【図５】
2004249567.tif 000007
【図６】
2004249567.tif 000008
【図７】
2004249567.tif 000009
【図８】
2004249567.tif 000010
【図９】
2004249567.tif 000011