(57)【要約】【課題】ＯＦＤＭ信号の受信において、受信側のＦＦＴ回路７４のポイント数が、受信するＯＦＤＭ信号が必要とするポイント数と異なる場合でも、正しくＯＦＤＭ信号の受信処理を行えるようにすることを目的とする。【解決手段】ＯＦＤＭ受信機１が、ＦＦＴ回路７４の入力端子数Ｎよりも少ないキャリア数を有するＣ−ＯＦＤＭ信号を受信する場合において、受信したＣ−ＯＦＤＭ信号の各時系列データを、入力端子中のキャリア数分の入力端子５２へ入力し、またそれ以外の入力端子５３にゼロ値のデータを入力する。そして、ＦＦＴ回路７４の周波数系列データ出力のうち、先頭のデータおよび先頭から［（Ｎ／Ｍ）−１］個おきの周波数系列データを、振幅調整回路７７に出力する。【選択図】        図３
2004186852.tif 000002
【特許請求の範囲】
【請求項１】
所定の入力端子数を有する高速フーリエ変換回路と、
前記入力端子数よりも少ないキャリア数で送信されたＯＦＤＭ信号を受信し、受信したＯＦＤＭ信号の各時系列データを、前記入力端子中の前記キャリア数分の入力端子へ入力する受信データ入力手段と、
前記入力端子のうち、前記受信信号入力手段が入力した先の入力端子以外の端子にゼロ値のデータを入力するヌルデータ入力手段と、
前記高速フーリエ変換回路の、前記受信データ入力手段および前記ヌルデータ入力手段の入力に基づく前記入力端子数分の周波数系列データ出力のうち、前記受信データ入力手段が入力した前記時系列データの情報を有する周波数系列データを、入力されたデータを処理する回路に出力する選択出力手段と、を備えたＯＦＤＭ受信機。
【請求項２】
ＯＦＤＭの複数の通信規格の信号を受信するＯＦＤＭ受信機であって、
前記複数の通信規格の信号が送信されるキャリア数のうち大きい方のキャリア数分の入力端子数を有する高速フーリエ変換回路と、
前記入力端子数よりも少ないキャリア数で送信されるＯＦＤＭ信号を受信し、受信したＯＦＤＭ信号の各時系列データを、前記入力端子中の前記キャリア数分の入力端子へ入力する受信データ入力手段と、
前記入力端子のうち、前記受信信号入力手段が入力した先の入力端子以外の端子にゼロ値のデータを入力するヌルデータ入力手段と、
前記高速フーリエ変換回路の、前記受信データ入力手段および前記ヌルデータ入力手段の入力に基づく前記入力端子数分の周波数系列データ出力のうち、前記受信データ入力手段が入力した前記時系列データの情報を有する周波数系列データを、入力されたデータを処理する回路に出力する選択出力手段と、を備えたＯＦＤＭ受信機。
【請求項３】
前記選択出力手段は、前記高速フーリエ変換回路の前記周波数系列データ出力のうち、この出力の周波数順に、先頭の周波数系列データおよび前記先頭から［（前記入力端子数／前記キャリア数）−１］個おきの周波数系列データを、入力されたデータを処理する回路に出力する請求項１または２に記載のＯＦＤＭ受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＯＦＤＭ受信機に関するもので、広域移動アクセスシステム（ＣＳＭＡ）と地上波デジタルテレビ放送（ＩＳＤＢ−Ｔ）の共用受信機に用いて好適である。
【０００２】
【従来の技術】
従来、直交周波数分割多重（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ、以下ＯＦＤＭと記す）を用いた通信方式や放送方式が検討または実用化されている。ＯＦＤＭは、送るべき情報を複数の搬送波（キャリア）に分けて送信するマルチキャリア方式の一種である。
【０００３】
ＯＦＤＭを用いた通信方式の代表的な規格として、米国のＩＥＥＥ８０２．１１ａ、欧州のＨＩＰＥＲＬＡＮ  ｔｙｐｅ２、日本のＣＳＭＡ（Ｃａｒｒｉｅｒ  Ｓｅｎｓｅ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）規格等があり、高速データ通信を目的としている。
【０００４】
一方、ＯＦＤＭを用いた放送方式の代表的な規格としては、欧州のＤＶＢ−Ｔ（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｂｒｏａｄｃａｓｔｉｎｇ  ｆｏｒ  Ｔｅｒｒｅｓｔｒｉａｌ  Ｔｅｌｅｖｉｓｉｏｎ  Ｂｒｏａｄｃａｓｔｉｎｇ）、日本のＩＳＤＢ−Ｔ（Ｉｎｔｅｇｒａｔｅｄ  Ｓｅｒｖｉｃｅｓ  Ｄｉｇｉｔａｌ  Ｂｒｏａｄｃａｓｔｉｎｇ  ｆｏｒ  Ｔｅｒｒｅｓｔｒｉａｌ  Ｔｅｌｅｖｉｓｉｏｎ  Ｂｒｏａｄｃａｓｔｉｎｇ）があり、地上波ディジタルテレビ放送を目的としている。
【０００５】
このように、通信と放送においてＯＦＤＭという共通の技術を用いることから、通信と放送を融合したシステムについて今後研究開発されることが考えられる。
【０００６】
【発明が解決しようとする課題】
しかし、本発明者の考察によれば、ＯＦＤＭにおける通信と放送の融合として、受信回路を共通化して通信と放送の双方を受信できる融合無線機を想定する場合、以下のような問題点がある。
【０００７】
一般的にＯＦＤＭにおいては、ＯＦＤＭのマルチキャリア信号を形成する処理として、送信側においてキャリア数に見合った逆高速フーリエ変換（Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍａｔｉｏｎ：以下ＩＦＦＴと記す）処理が施される。送信されたＯＦＤＭ信号を受信側で処理する場合には送信側と逆の処理であるＦＦＴ処理が施される。例えば送信側において、Ｎ（Ｎは２のべき乗）の入出力を持つＮポイントのＩＦＦＴ回路で処理されたＯＦＤＭ信号を受信側で受けるためには、Ｎ個の入出力を持つＮポイントのＦＦＴ回路が必要である。
【０００８】
しかし、上述した規格の通信と放送の両者を受信できる融合無線機においては、通信方式におけるＯＦＤＭ信号のキャリア数と放送方式におけるＯＦＤＭ信号のキャリア数が一致しないため、送信側において、各ＯＦＤＭ信号を形成する処理の時に異なるポイント数のＩＦＦＴ回路が用いられる。従って、受信側においても通信方式のＯＦＤＭ信号を処理するＦＦＴ回路と放送方式のＯＦＤＭを処理するＦＦＴ回路をそれぞれ用意することが考えられるが、これは回路規模の増加に繋がってしまうという問題がある。しかし、単純にＦＦＴ回路を共通化すると、そのＦＦＴ回路の入出力のポイント数に合ったＯＦＤＭ信号しか正しく受信できなくなる。
【０００９】
本発明は上記点に鑑みて、ＯＦＤＭ信号の受信において、受信側のＦＦＴ回路のポイント数が、受信するＯＦＤＭ信号が必要とするポイント数と異なる場合でも、正しくＯＦＤＭ信号の受信処理を行えるようにすることを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するための請求項１に記載の発明は、所定の入力端子数を有する高速フーリエ変換回路と、前記入力端子数よりも少ないキャリア数で送信されたＯＦＤＭ信号を受信し、受信したＯＦＤＭ信号の各時系列データを、前記入力端子中の前記キャリア数分の入力端子へ入力する受信データ入力手段と、
前記入力端子のうち、前記受信信号入力手段が入力した先の入力端子以外の端子にゼロ値のデータを入力するヌルデータ入力手段と、前記高速フーリエ変換回路の、前記受信データ入力手段および前記ヌルデータ入力手段の入力に基づく前記入力端子数分の周波数系列データ出力のうち、前記受信データ入力手段が入力した前記時系列データの情報を有する周波数系列データを、入力されたデータを処理する回路に出力する選択出力手段と、を備えたＯＦＤＭ受信機である。
【００１１】
これによって、ＯＦＤＭ受信機が、高速フーリエ変換回路の入力端子数よりも少ないキャリア数を有するＯＦＤＭ信号を受信する場合において、受信データ入力手段が、この入力端子の数よりも少ないキャリア数を有するＯＦＤＭ信号を受信し、受信したＯＦＤＭ信号の各時系列データを、入力端子中のキャリア数分の入力端子へ直接あるいは間接的に入力し、またヌルデータ入力手段が、この入力端子のうち、受信信号入力手段が入力した先の入力端子以外の端子にゼロ値のデータを直接あるいは間接的に入力する。この場合、以下で詳述する様に、高速フーリエ変換回路の出力は受信信号入力手段が入力したデータおよびヌルデータ入力手段が入力したデータの情報を有する周波数系列データを出力する。そこで、選択出力手段が、高速フーリエ変換回路の周波数系列データ出力のうち、受信データ入力手段が入力した時系列データの情報を有する周波数系列データを、入力されたデータを処理する回路に出力するので、ＯＦＤＭ信号の受信において、受信側のＦＦＴ回路の入力ポイント数が、受信するＯＦＤＭ信号のキャリア数と異なる場合でも、正しくＯＦＤＭ信号の受信処理を行えるようにすることができる。
【００１２】
また、請求項２に記載の発明は、ＯＦＤＭの複数の通信規格の信号を受信するＯＦＤＭ受信機であって、前記複数の通信規格の信号が送信されるキャリア数のうち大きい方のキャリア数分の入力端子数を有する高速フーリエ変換回路と、
前記入力端子数よりも少ないキャリア数をで送信されるＯＦＤＭ信号を受信し、受信したＯＦＤＭ信号の各時系列データを、前記入力端子中の前記キャリア数分の入力端子へ入力する受信データ入力手段と、前記入力端子のうち、前記受信信号入力手段が入力した先の入力端子以外の端子にゼロ値のデータを入力するヌルデータ入力手段と、前記高速フーリエ変換回路の、前記受信データ入力手段および前記ヌルデータ入力手段の入力に基づく前記入力端子数分の周波数系列データ出力のうち、前記受信データ入力手段が入力した前記時系列データの情報を有する周波数系列データを、入力されたデータを処理する回路に出力する選択出力手段と、を備えたＯＦＤＭ受信機である。
【００１３】
これによって、ＯＦＤＭの複数の通信規格の信号を受信するＯＦＤＭ受信機において、請求項１に記載のＯＦＤＭ受信機と同等の効果を得ることができるので、ＯＦＤＭの複数の通信規格の信号を受信するＯＦＤＭ受信機において、高速フーリエ変換回路を共用することができる。
【００１４】
また、請求項３に記載の発明は、請求項１または２に記載のＯＦＤＭ受信機において、前記選択出力手段は、前記高速フーリエ変換回路の前記周波数系列データ出力のうち、この出力の周波数順に、先頭の周波数系列データおよび前記先頭から［（前記入力端子数／前記キャリア数）−１］個おきの周波数系列データを、入力されたデータを処理する回路に出力することを特徴とする。
【００１５】
【発明の実施の形態】
図１に、本発明の一実施形態に係るＯＦＤＭ受信機１の構成を示す。ＯＦＤＭとは、送るべき情報を、互いに直交する周波数を有する複数の搬送波（キャリア）に分けて送信するマルチキャリア通信方式のことである。本実施形態においては、ＯＦＤＭ受信機１は、このＯＦＤＭを用いた通信方式の１つである広帯域移動アクセスシステム（以下ＣＳＭＡと記す）、およびＯＦＤＭを用いた放送方式の１つである地上波デジタルＴＶ（以下ＩＳＤＢ−Ｔ）の、ＯＦＤＭの２つの異なる通信規格の信号を受信することができるようになっている。以下、ＣＳＭＡで送受信に用いられる信号をＣ−ＯＦＤＭ信号と、ＩＳＤＢ−Ｔで送受信に用いられる信号をＩ−ＯＦＤＭ信号と記す。
【００１６】
なお、Ｃ−ＯＦＤＭ信号の搬送波（キャリア）は５２本、Ｉ−ＯＤＦＭ信号の搬送波は１４０５本であるが、それぞれの信号は送信側で６４ポイント、２０４８ポイントの入出力端子を有するＩＦＦＴ回路によって逆フーリエ変換されているので、送信後の搬送波の本数はそれぞれ実質的に６４本、２０４８本となっている。
【００１７】
ＯＦＤＭ受信機１は、Ｉ−ＯＦＤＭアンテナ１０、Ｃ−ＯＦＤＭアンテナ１１、Ｃ−ＯＦＤＭ無線機１２、ガード除去部１３、Ｉ−ＯＦＤＭ無線部１５、ガード除去部１６、ＦＦＴ部１７、ベースバンド処理部１８、ＣＰＵ１９、スピーカ２０、ディスプレイ２１、入出力装置２２、ＲＡＭ２３、およびＨＤＤ２４から成る。
【００１８】
Ｃ−ＯＦＤＭ無線部１２は、Ｃ−ＯＦＤＭアンテナ１１で受信したＣ−ＯＦＤＭ信号に対して増幅、フィルタリング、周波数変換、Ａ／Ｄ変換等の処理を施し、その結果のシリアルデータをガード除去部１３に出力する。本明細書においてシリアルとは、連続したｋビット（ｋは自然数）を１単位とするデータが、順に１個づつ出力される方式をいい、シリアルデータとはシリアルで出力されるデータのことをいう（図２（ａ）参照）。なお、本実施形態においては、ｋは例えば１２である。
【００１９】
ガード除去部１３は、Ｃ−ＯＦＤＭ無線部１２から入力された信号からガードインターバルを除去してＦＦＴ部１７に出力する。ガードインターバルとは、乱反射等によるマルチパスの影響が受信に表れないようにするために、データシンボルの前後に付加されるデータのことである。ＯＦＤＭにおいては、受信時には信号中の所定のガードインターバル部分が除去されるようになっている。なお、本実施形態においては、このガード除去部１３として、回路構成がプログラム可能なＩＣであるＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）を用いている。
【００２０】
Ｉ−ＯＦＤＭ無線部１５は、Ｉ−ＯＦＤＭアンテナ１０で受信したＣ−ＯＦＤＭ信号に対して増幅、フィルタリング、周波数変換、Ａ／Ｄ変換等の処理を施し、その結果のシリアルデータをガード除去部１６に出力する。
【００２１】
ガード除去部１６は、Ｉ−ＯＦＤＭ無線部１５から入力された信号からガードインターバルを除去してＦＦＴ部１７に出力する装置である。本実施形態においては、このガード除去部１６としてＦＰＧＡを用いている。
【００２２】
ＦＦＴ部１７は、ガード除去部１３またはガード除去部１６から入力された信号に対してＦＦＴ（高速フーリエ変換）処理等を施し、その結果のデータをベースバンド処理部１８に出力する。ＦＦＴ部１７にＣ−ＯＦＤＭ信号が入力された場合、出力は周波数方向の６４本のパラレルデータとなり、Ｉ−ＯＦＤＭ信号が入力された場合、出力は周波数方向の２０４８本のパラレルデータとなる。本明細書においてパラレルとは、連続したｋビット（ｋは自然数）を１単位とするデータの複数が、同時に並行して出力される方式をいい、ｉ本（ｉは自然数）のパラレルデータとは、パラレルによってｉ個同時に入出力されるデータのことをいう（図２（ｂ）参照）。ＦＦＴ部１７の構成については後に詳述する。
【００２３】
ベースバンド処理部１８は、ＦＦＴ部１７から受信したデータに対して後述する同期復調、デマッピング、デインターリーブ、ビタビ復号、デスクランブル等の誤り訂正・復号処理を施し、その結果をビット列としてＣＰＵ１９に出力する回路である。このベースバンド処理部１８としては、本実施形態においてはＦＰＧＡを用いている。このベースバンド処理部１８の作動については後に詳述する。
【００２４】
ＣＰＵ１９は、外部磁気記憶装置であるＨＤＤ（ハードディスクドライブ）２４に記録されているプログラムを読み出し、そのプログラムに規定されている処理を実行する。またＣＰＵ１９はその処理において必要であれば、ＨＤＤ２４および揮発性メモリであるＲＡＭ２３に対して情報の書き込み／読み出しを行い、スピーカ２０に対して音声信号を出力し、ディスプレイ２１に対して画像信号を出力する。またＣＰＵ１９は入出力装置２２からＯＦＤＭ受信機１のユーザによる入出力を受け付けるようになっている。
【００２５】
図３に、ＦＦＴ部１７の構成を示す。ＦＦＴ部１７は、直列並列変換回路７１、直列並列変換回路７２、スイッチ７３、ＦＦＴ回路７４、並列直列変換回路７５、間引き回路７６、振幅調整回路７７、ゼロ信号生成回路７８、直列並列変換回路７９、および合成器８０より構成される。
【００２６】
直列並列変換回路７１は、ガード除去部１３から入力されたシリアルデータをＭ本（Ｍは自然数）のパラレルデータとして合成器８０に出力する。また直列並列変換回路７２は、ガード除去部１６から入力されたシリアルデータをＮ本（Ｎは自然数）のパラレルデータとしてスイッチ７３に出力する。なお、本実施形態においては、Ｍ＝６４、Ｎ＝２０４８である。
【００２７】
ゼロ信号生成回路７８は、連続するゼロ値のデジタルデータを生成して直列並列変換回路７９に出力するようになっている。
【００２８】
直列並列変換回路７９は、ゼロ信号生成回路７８から入力されたシリアルデータを（Ｎ−Ｍ）本のゼロ値のパラレルデータ（以下ヌルデータと記す）として合成器８０に出力する。
【００２９】
合成器８０は、直列並列変換回路７１からのＭ本のパラレルデータ入力と直列並列変換回路７９からの（Ｎ−Ｍ）本のパラレルデータ入力とをまとめ、Ｎ本のパラレルデータとしてスイッチ７３に出力する。
【００３０】
スイッチ７３は、ＣＰＵ１９からの切り替え制御により、直列並列変換回路７２からの入力と合成器８０からの入力のいずれかをＦＦＴ回路７４に出力する。具体的には、ＯＦＤＭ受信機１がＣ−ＯＦＤＭ信号を受信する場合には、合成器８０からの入力がＦＦＴ回路７４に出力されるようにＣＰＵ１９によって切り替えられ、またＩ−ＯＦＤＭ信号を受信する場合には、直列並列変換回路７２からの入力がＦＦＴ回路７４に出力されるようにＣＰＵ１９によって切り替えられる。
【００３１】
ＦＦＴ回路７４は、スイッチ７３からのＮ本のパラレルデータ入力に対して高速フーリエ変換を施し、その結果をＮ本のパラレルデータとして出力するものである。このＮ本とは、Ｃ−ＯＦＤＭ信号とＩ−ＯＦＤＭ信号とが送信されるキャリア数のうち大きい方のキャリア数分の入力端子数、すなわちＩ−ＯＦＤＭ信号のキャリア数分の入力端子数である。このようなＦＦＴ回路を、ＮポイントのＦＦＴ回路という。この高速フーリエ変換によって、ｘ［ｎ］（ｎ＝１、２、…、Ｎ）で表されるＮ個の入力データ、すなわち時系列データは、
【００３２】
【数１】
2004186852.tif 000003
で表されるＮ個の出力データ、すなわち周波数系列データに変換される。なお、ｉは虚数単位である。図４にＦＦＴ回路７４の入出力端子を示す。入力端子５１には、上記したＮ個のデータｘ［ｎ］が図中上側の端子から１個づつこの順にスイッチ７３から入力される。出力端子５４からは、上記したＮ個のデータｙ［ｋ］が図中上側の端子から１個づつこの順に出力される。
【００３３】
なお、ＦＦＴ回路７４にＣ−ＯＦＤＭ信号が入力される場合は、入力端子５２に直列並列変換回路７１からのＭ個のデータが入力され、入力端子５３に直列並列変換回路７９からのＮ−Ｍ個のヌルデータが入力されるようになっている。
【００３４】
並列直列変換回路７５は、ＦＦＴ回路７４から入力されたパラレルデータを１本のシリアルデータとして出力する。
【００３５】
間引き回路７６は、入力されたシリアルデータのうち、特定の順番のデータのみを振幅調整回路７７に出力する。すなわち間引き回路７６は、入力されたシリアルデータのうち、特定の順番のデータ以外を間引く。なお、間引き回路７６がどの順番のデータを出力するかは、ＣＰＵ１９の制御によって決まる。具体的には、ＯＦＤＭ受信機１がＣ−ＯＦＤＭ信号を受信する場合は、先頭のデータおよび先頭から［（Ｎ／Ｍ）−１］個おきのデータのみを振幅調整回路７７に出力する。また、ＯＦＤＭ受信機１がＩ−ＯＦＤＭ信号を受信する場合は、入力された全てのデータを振幅調整回路７７に出力する。なお、先頭とは、一時にＦＦＴ回路７４から出力されるデータの先頭をいう。
また、本実施形態においては、Ｎ／Ｍ＝２０４８／６４＝３２である。
【００３６】
振幅調整回路７７は、ＣＰＵ１９からの制御によって、間引き回路７６から入力されたデータの値の絶対値に、ＣＰＵ１９が指定する比率を乗じた値をベースバンド処理部１８に出力する。
【００３７】
図５に、ベースバンド処理部１８の動作機能の構成を示す。先述したように、ベースバンド処理部１８はＦＰＧＡから成り、このＦＰＧＡの回路構成は、図５に示すような機能を実現するようになっている。以下、図５に表した各機能について説明する。ベースバンド処理部１８の機能は、スイッチ８１、同期復調部８２、デマッピング部８３、デインターリーブ部８４、ビタビ復号部８５、デスクランブル部８６、同期復調部８７、周波数デインターリーブ部８８、時間デインターリーブ部８９、デマッピング部９１、ビタビ復号部９２、バイトデインターリーブ部９３、エネルギー逆拡散部９４、およびリードソロモン復号部９６によって構成される。
【００３８】
スイッチ８１は、ＣＰＵ１９の切り替え制御により、ＦＦＴ部１７の振幅調整回路７７から入力されたシリアルデータを、同期復調部８２および同期復調部８７の何れか一方に出力する。具体的には、Ｃ−ＯＦＤＭ信号を受信する場合には、振幅調整回路７７からの入力が同期復調部８２に出力され、Ｉ−ＯＦＤＭ信号を受信する場合には同期復調部８７に出力されるようにＣＰＵ１９によって切り替えられる。
【００３９】
同期復調部８２は、ＣＳＭＡにおける位相変調系の復調（例えばＱＰＳＫ、１６ＱＡＭ等）のために、スイッチ８１から入力されたデータの伝送による劣化を除去してデマッピング部８３に出力する等化処理機能である。例えばＱＰＳＫにおいては、変調されたデータは平面上の所定の点にマッピングされており、伝送によってその所定の点から多少ずれた変調データを元の所定の点に戻すことが、この等化処理に相当する。
【００４０】
デマッピング部８３は、同期復調部８２から入力されたデータに対してシンボル点判定を行い、デインターリーブ部８４に出力する。
【００４１】
デインターリーブ部８４は、デマッピング部８３から入力されたシリアルデータに対して、各データ間の所定の出力順の入れ替えを行ってビタビ復号部８５に出力する。なお、インターリーブとは、信号の送受信におけるバースト誤りの訂正を容易にするためにデータの順序を入れ替える技法である。
【００４２】
ビタビ復号部８５は、データの送受信における誤り訂正のためのアルゴリズムのひとつであるビタビアルゴリズムに従って、デインターリーブ部８４から入力されたデータを復号してデスクランブル部８６に出力する。
【００４３】
デスクランブル部８６は、ランダム誤り訂正のために、ビタビ復号部８５から入力されたシリアルデータに対して所定の入れ替えを施し、この入れ替えられたデータをＣＰＵ１９に出力する。
【００４４】
同期復調部８７は、同期復調部８２と同等の機能を有する。
【００４５】
周波数デインターリーブ部８８は、デインターリーブ部８４と同等の機能を有する。なお、ここで相互に入れ替えられるデータは、ＦＦＴされた後の各周波数成分の振幅であるので、この入れ替えは周波数デインターリーブとも呼ばれる。
【００４６】
時間デインターリーブ部８９は、周波数デインターリ−ブ部８８からの入力に対して時間デインターリーブ処理を施してデマッピング部９１に出力する。時間デインターリーブとは、連続するＮ個のシリアルデータを１つの単位とし、時系列に従って順次送信されるそれら各単位の順序を入れ替えることをいう。
【００４７】
デマッピング部９１は、デマッピング部８３と同等の機能を有し、ビタビ復号部９２は、ビタビ復号部８５と同等の機能を有する。
【００４８】
バイトデインターリーブ部９３は、ビタビ復号部９２からの入力に対してバイトデインターリーブ処理を施してエネルギー逆拡散部９４に出力する。バイトデインターリーブとは、１つのシリアルデータ中の各ビットの順序を入れ替えることをいう。
【００４９】
エネルギー逆拡散部９４は、バイトデインターリーブ部９３から入力されたデータから、エネルギー拡散のために挿入された信号を除去し、その信号が除去されたデータをリードソロモン復号部９６に出力する。
【００５０】
リードソロモン復号部９６は、エネルギー逆拡散部９４から入力されたデータをリードソロモン復号してＣＰＵ１９に出力する。リードソロモン復号とは、誤り訂正のための復号処理の１つである。
【００５１】
以上のような構成のＯＦＤＭ受信機１において、まずＩ−ＯＦＤＭ信号を受信する場合について説明する。
【００５２】
Ｉ−ＯＦＤＭ信号を受信する場合、ＯＦＤＭ受信機１のユーザが入出力装置２２によってＩ−ＯＦＤＭ信号を受信する旨の入力を行う。この入力を検知したＣＰＵ１９は、ＦＦＴ部１７のスイッチ７３、間引き回路７６を制御する。具体的には、直列並列変換回路７２からの入力がＦＦＴ回路７４に出力されるようにスイッチ７３を切り替え、間引き回路７６が入力された全ての信号を出力するように制御する。またＣＰＵ１９は、ベースバンド処理部１８中のスイッチ８１の機能を制御する。具体的には、振幅調整回路７７から入力されたデータが、同期復調部８７に出力されるようにスイッチ８１を切り替える。
【００５３】
このような状態において、Ｉ−ＯＦＤＭアンテナ１０がＩ−ＯＦＤＭ信号を受信してＩ−ＯＦＤＭ無線部１５に出力すると、信号はＩ−ＯＦＤＭ無線部１５でデジタルのシリアル信号に変換され、ガード除去部１６で所定のガードインターバルを除去され、直列並列変換回路７２でＮ本のパラレルデータに変換され、ＦＦＴ回路７４でフーリエ変換され、並列直列変換回路７５でシリアルデータに変換され、間引き回路７６を経由して振幅調整回路７７で振幅調整され、同期復調部８７、周波数デインターリ−ブ部８８、時間デインターリ−ブ部８９、デマッピング部９１、ビタビ復号部９２、バイトデインターリーブ部９３、エネルギー逆拡散部９４、リードソロモン復号部９６で上記した所定の復号等の処理を施され、ＣＰＵ１９に映像・音声信号として出力される。
【００５４】
ＣＰＵ１９は、入力された映像・音声信号のうち、映像信号をディスプレイ２１に、音声信号をスピーカ２０に出力する。あるいは、ＣＰＵ１９は、入力された映像・音声信号をＨＤＤ２４に記録してもよい。
【００５５】
このようにすることで、ユーザは受信したＩ−ＯＦＤＭ信号に含まれる映像・音声信号を視聴、録画することが可能となる。
【００５６】
次に、ＯＦＤＭ受信機１において、Ｃ−ＯＦＤＭ信号を受信する場合について説明する。まず、ＯＦＤＭ受信機１のユーザが入出力装置２２によってＣ−ＯＦＤＭ信号を受信する旨の入力を行う。この入力を検知したＣＰＵ１９は、ＦＦＴ部１７のスイッチ７３、間引き回路７６を制御する。具体的には、直列並列変換回路７１からの入力がＦＦＴ回路７４に出力されるようにスイッチ７３を切り替え、間引き回路７６が入力された信号のうち先頭のデータおよび先頭から［（Ｎ／Ｍ）−１］個おきのデータを出力するように制御する。またＣＰＵ１９は、ベースバンド処理部１８中のスイッチ８１の機能を制御する。具体的には、振幅調整回路７７から入力されたデータが、同期復調部８２に出力されるようにスイッチ８１を切り替える。
【００５７】
このような状態において、Ｃ−ＯＦＤＭアンテナ１１がＣ−ＯＦＤＭ信号を受信してＣ−ＯＦＤＭ無線部１２に出力すると、信号はＣ−ＯＦＤＭ無線部１２でデジタルのシリアル信号に変換され、ガード除去部１３で所定のガードインターバルを除去され、直列並列変換回路７１でＭ本のパラレルデータに変換され、合成器８０でＮ−Ｍ本のヌルデータにまとめられ、ＦＦＴ回路７４でこのヌルデータと共にフーリエ変換され、並列直列変換回路７５でシリアルデータに変換され、間引き回路７６でＮ／Ｍ番目以外のデータが間引かれ経由して振幅調整回路７７で振幅調整され、同期復調部８２、デマッピング部８３、デインターリーブ部８４、ビタビ復号部８５、デスクランブル部８６で上記した所定の復号等の処理を施され、ＣＰＵ１９に通信データとして出力される。
【００５８】
ＣＰＵ１９は、入力された通信データに対し、Ｗｅｂブラウザ、メーラ等の所定のプログラムに規定された処理を行う。
【００５９】
このような作動において、Ｃ−ＯＦＤＭ信号はＭ本のキャリアからなる無線信号として送信されているので、このデータを適切に受信するためには、ガード除去部１３でガードインターバルを除去されたＭ個の連続するシリアルデータを
ｘ’［ｎ］（ｎ＝０、１、…、Ｍ−１）
とすると、ＦＦＴ部１７によって
【００６０】
【数２】
2004186852.tif 000004
というデータを得ることができるようになっていなければならない。通常Ｃ−ＯＦＤＭ信号のフーリエ変換に用いられるＭ本の入出力端子を持つＦＦＴ回路は、このような変換を行うからである。本実施形態においては、上述した様にＦＦＴ回路７４には１番目からＭ番目の入力端子にそれぞれｘ’［ｎ］（ｎ＝０、１、…、Ｍ−１）が入力され、それ以外の端子にはヌルデータが入力されるようになっている。具体的には、直列並列変換回路７１が、ＯＦＤＭ信号の各時系列データを、入力端子中のＭ本の入力端子５２へ合成器８０を介して入力し、直列並列変換回路７９が、ＦＦＴ回路７４の入力端子のうち、直列並列変換回路７１が入力した先の入力端子５２以外の入力端子５３にゼロ値のデータを入力する。
【００６１】
したがって、この場合にＦＦＴ回路７４に入力されるデータｘ［ｎ］（ｎ＝０、１、…、Ｎ−１）は、
【００６２】
【数３】
2004186852.tif 000005
となる。このｘ［ｎ］をＦＦＴ回路７４の入出力の関係を表す数１に代入すると、ＦＦＴ回路７４の出力は
【００６３】
【数４】
2004186852.tif 000006
となる。
【００６４】
また、間引き回路７６では入力されたｙ［ｋ］のうち、先頭のデータおよび先頭から［（Ｎ／Ｍ）−１］個おきのデータのみを出力する。すなわち、ｙ［ｎ］（ｎ＝０、１、…、Ｎ−１）の入力に対しては、ｙ［（Ｎ／Ｍ）ｋ］  （ｋ＝０、１、…、Ｍ−１）のデータのみを出力する。ここで、
【００６５】
【数５】
2004186852.tif 000007
となるので、間引き回路７６の出力は、Ｍ本の入出力端子を持つＦＦＴ回路にｘ’［ｎ］を入力した場合の出力と同様になる。したがって、適切にＣ−ＯＦＤＭ信号を受信できる。
【００６６】
これを定性的に説明すると以下の様になる。Ｃ−ＯＦＤＭ信号を受信する場合のガード除去部１３の出力の波形を図６（ａ）に示す。図中横軸が時間で縦軸がデータ値である。なおこの出力は、図中ではアナログ波形であるように表現されているが、実際にはある間隔でサンプリングされた離散的なＭ個の連続するデータである。ｔは、一時にＦＦＴ回路で変換される入力データの時間長である。
【００６７】
この信号を仮にＭポイントのＦＦＴ回路で変換した場合、その出力データは図７（ａ）に示すようなものになる。フーリエ変換は時間領域から周波数領域への変換であるので、横軸は周波数、縦軸は各周波数におけるデータの振幅である。この図のように、１／ｔ間隔でＭ個の振幅データが得られる。
【００６８】
次に、本実施形態のようにヌルデータとまとめられたＣ−ＯＦＤＭ信号を時間順に並べた波形を図６（ｂ）に示す。この場合、信号の時間長が図６（ａ）の場合のＮ／Ｍ倍となる。これをＮポイントのＦＦＴ回路で変換した出力データを図７（ｂ）に示す。データ間の周波数の間隔がＭ／（Ｎｔ）となり、図７（ｂ）の場合と比べて周波数間隔がＭ／Ｎと細かくなる。すなわち、Ｃ−ＯＦＤＭ信号にヌルデータを付加したことで、形式上変換後のＯＦＤＭ信号の周波数分解能が高くなったと見ることができる。ただし、これら変換後のデータには、ヌルデータの情報も含まれており、実際には元のＣ−ＯＦＤＭ信号の情報を復元するためには、図７（ｂ）中の周波数軸上の左から０番目、Ｎ／Ｍ番目、２Ｎ／Ｍ番目…のデータ、すなわち先頭のデータおよび先頭から［（Ｎ／Ｍ）−１］個おきのデータがあれば足りる。
【００６９】
このように、間引き回路７６は、ＦＦＴ回路７４の、直列並列変換回路７１および直列並列変換回路７９からの入力に基づく周波数系列データ出力のうち、直列並列変換回路７１から入力された時系列データの情報を有する周波数系列データを、振幅調整回路７７へ出力する。
【００７０】
これによって、ＯＦＤＭ受信機１が、ＦＦＴ回路７４の入力端子数Ｎよりも少ないキャリア数を有するＣ−ＯＦＤＭ信号を受信する場合において、受信したＣ−ＯＦＤＭ信号の各時系列データを、入力端子中のキャリア数分の入力端子５２へ入力し、またそれ以外の入力端子５３にゼロ値のデータを入力する。そして、ＦＦＴ回路７４の出力は入力された時系列データの情報を有する周波数系列データ、すなわち先頭のデータおよび先頭から［（Ｎ／Ｍ）−１］個おきのデータを出力する。そして、ＦＦＴ回路７４の周波数系列データ出力のうち、先頭のデータおよび先頭から［（Ｎ／Ｍ）−１］個おきの周波数系列データを、振幅調整回路７７に出力するので、Ｃ−ＯＦＤＭ信号の受信において、受信側のＦＦＴ回路の入力ポイント数が、受信するＯＦＤＭ信号のキャリア数と異なる場合でも、正しくＯＦＤＭ信号の受信処理を行えるようにすることができる。また、Ｃ−ＯＦＤＭ信号とＩ−ＯＦＤＭ信号の受信にＦＦＴ回路７４を共用できる。
【００７１】
なお、本実施形態においては、ＦＦＴ回路７４が所定の入力端子数を有する高速フーリエ変換回路を構成する。
【００７２】
また、Ｃ−ＯＦＤＭ無線部１２、ガード除去部１３、および直列並列変換回路７１が、高速フーリエ変換回路の入力端子数よりも少ないキャリア数を有するＯＦＤＭ信号を受信し、受信したＯＦＤＭ信号の各時系列データを、入力端子中のキャリア数分の入力端子へ入力する受信データ入力手段を構成する。
【００７３】
なお、厳密に表現すれば、「入力端子数よりも少ないキャリア数を有するＯＦＤＭ信号」とは、受信側にあるＦＦＴ回路７４の入力端子数よりも少ない入力端子数の逆高速フーリエ変換回路で生成されたＯＦＤＭ信号であると言える。
【００７４】
また、ゼロ信号生成回路７８および直列並列変換回路７９が、高速フーリエ変換回路の入力端子のうち、受信信号入力手段が入力した先の入力端子以外の端子にゼロ値のデータを入力するヌルデータ入力手段を構成する。
【００７５】
また、間引き回路７６および振幅調整回路７７が、高速フーリエ変換回路の、受信データ入力手段および高速フーリエ変換入力手段の入力に基づく入力端子数分の周波数系列データ出力のうち、受信データ入力手段が入力した時系列データの情報を有する周波数系列データを、入力されたデータを処理する回路に出力する選択出力手段を構成する。
【００７６】
また、本実施形態においては、図４に示すように、１〜Ｍ番目の入力端子５２にＣ−ＯＦＤＭ信号の時系列データを入力し、Ｍ＋１〜Ｎ番目の入力端子５３にヌルデータを入力するようになっているが、必ずしもこのような並びでデータの入力を行う必要はない。例えば、１〜Ｎ−Ｍ番目の入力端子にヌルデータを入力し、Ｎ−Ｍ＋１〜Ｎ番目のデータにＣ−ＯＦＤＭ信号の時系列データを入力してもよい。ただし、入力データの並びに応じた間引き回路７６および振幅調整回路７７の処理を行う必要がある。
【図面の簡単な説明】
【図１】本発明の実施形態に係るＯＦＤＭ受信機１の構成を示す図である。
【図２】（ａ）はシリアルデータの概要を示す図であり、（ｂ）はパラレルデータの概要を示す図である。
【図３】ＦＦＴ部１７の構成を示す図である。
【図４】ＦＦＴ回路７４の入出力端子を示す概念図である。
【図５】ベースバンド処理部１８の動作機能の構成を示す図である。
【図６】Ｃ−ＯＦＤＭ信号の時系列データを示す図である。
【図７】Ｃ−ＯＦＤＭ信号の周波数系列データを示す図である。
【符号の説明】
１…ＯＦＤＭ受信機、１０…Ｉ−ＯＦＤＭアンテナ、
１１…Ｃ−ＯＦＤＭアンテナ、１２…Ｃ−ＯＦＤＭ無線部、
１３、１６…ガード除去部、１５…Ｉ−ＯＦＤＭ無線部、１７…ＦＦＴ部、
１８…ベースバンド処理部、１９…ＣＰＵ、２０…スピーカ、
２１…ディスプレイ、２２…入出力装置、２３…ＲＡＭ、２４…ＨＤＤ、
５１、５２、５３…入力端子、５４…出力端子、７１、７２、
７９…直列並列変換回路、７３…スイッチ、７４…ＦＦＴ回路、
７５…並列直列変換回路、７６…間引き回路、７７…振幅調整回路、
７８…ゼロ信号生成回路、８０…合成器、８１…スイッチ、
８２、８７…同期復調部、８３、９１…デマッピング部、
８４…デインターリーブ部、８５、９２…ビタビ復号部、
８６…デスクランブル部、８８…周波数デインターリ−ブ部、
８９…時間デインターリ−ブ部、９３…バイトデインターリーブ部、
９４…エネルギー逆拡散部、９６…リードソロモン復号部。
【図１】
2004186852.tif 000008
【図２】
2004186852.tif 000009
【図３】
2004186852.tif 000010
【図４】
2004186852.tif 000011
【図５】
2004186852.tif 000012
【図６】
2004186852.tif 000013
【図７】
2004186852.tif 000014