(57)【要約】【課題】乱数格納領域１１からの数値の読出しを規則的に行った場合に、その読み出した数値が規則性を有することを防止する。【解決手段】乱数格納領域１１内の数値が最大乱数値Ｎｍａｘから零に更新される度に、ダウンカウンタ３２の初期カウント値、つまり時間定数レジスタ３３に記憶されている数値が変更されることにより、乱数格納領域１１内の数値の更新周期である乱数更新周期が変更される。【選択図】　　　　図１
2004005223.tif 000002
【特許請求の範囲】
【請求項１】
所定の更新周期で数値を更新していくことにより、予め定める範囲に含まれる数値を一定の順序で繰り返し発生する数値発生手段と、
この数値発生手段が上記予め定める範囲に含まれる数値を一通り発生したことに応答して、上記更新周期を変更する更新周期変更手段と
を含むことを特徴とする乱数発生装置。
【請求項２】
上記数値発生手段が上記予め定める範囲に含まれる数値を一通り発生したことに応答して、その後に上記数値発生手段が最初に発生する数値を決定する初期値決定手段をさらに含むことを特徴とする請求項１記載の乱数発生装置。
【請求項３】
上記乱数発生装置は、上記数値発生手段が発生する数値の更新タイミングを規定する更新信号を出力する更新信号出力手段をさらに含み、
上記更新周期変更手段は、上記更新信号出力手段が更新信号を出力する周期を変更することにより上記更新周期を変更するものであることを特徴とする請求項１または２記載の乱数発生装置。
【請求項４】
上記乱数発生装置は、一定周期でクロック信号を発生するクロック発生手段をさらに含み、
上記更新信号出力手段は、上記クロック発生手段が発生するクロック信号を予め定める分周比で分周して分周クロック信号を生成するクロック分周手段と、このクロック分周手段からの分周クロック信号の入力に応答してカウント値が１ずつ減算されるダウンカウンタと、このダウンカウンタの初期カウント値を記憶したレジスタとを含むものであり、
上記更新周期変更手段は、上記レジスタに記憶されている初期カウント値を更新することにより、上記更新信号出力手段が更新信号を出力する周期を変更するものであることを特徴とする請求項３記載の乱数発生装置。
【請求項５】
乱数を発生する乱数発生手段と、
この乱数発生手段が発生する乱数を用いた抽選を行う抽選実行手段と、
この抽選実行手段による抽選の結果に基づいて遊技動作の制御を行う遊技動作制御手段とを含み、
上記乱数発生手段として、請求項１ないし４のいずれかに記載の乱数発生装置が用いられていることを特徴とする遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、乱数発生装置およびこれを適用した遊技機に関する。
【０００２】
【従来の技術】
たとえば、パチンコ機やパチスロ機などの遊技機では、乱数発生装置が制御装置に組み込まれており、その乱数発生装置が発生する乱数を用いた抽選が行われる。乱数を用いた抽選には、たとえば、遊技者に有利な大当たり遊技動作を実行するか否かを決定するための大当たり抽選、大当たり遊技動作の後に特別モード（いわゆる確変モードまたは時短モード）に突入するか否かを決定するためのモード抽選などがある。
【０００３】
図６は、従来の乱数発生装置の構成を示すブロック図である。乱数発生装置は、制御装置に備えられたマイクロコンピュータ９１内のＲＡＭに設けられた乱数格納領域９１１と、この乱数格納領域９１１に格納されている数値を更新するための処理を行う乱数更新処理部９１２と、クロック信号を発生するクロック発生回路９２と、クロック発生回路９２からのクロック信号に基づいて、乱数格納領域９１１内の数値の更新タイミングを規定する乱数更新信号を乱数更新処理部９１２に与えるＣＴＣ（Ｃｌｏｃｋ　Ｔｉｍｅｒ　Ｃｉｒｃｕｉｔ）９３とを有している。
【０００４】
ＣＴＣ９３は、クロック発生回路９２からのクロック信号を予め定められた分周比で分周するプリスケーラ９３１と、このプリスケーラ９３１で分周されたクロック信号（分周クロック信号）の入力をトリガとしてカウント値を１ずつ減算（デクリメント）するダウンカウンタ９３２と、このダウンカウンタ９３２の初期カウント値を記憶した時間定数レジスタ９３３とで構成されている。ダウンカウンタ９３２のカウント値は、時間定数レジスタ９３３の記憶している初期カウント値がダウンカウンタ９３２にセットされた後、プリスケーラ９３１からダウンカウンタ９３２に分周クロック信号が入力される度に、初期カウント値から１ずつ減算されていく。そして、ダウンカウンタ９３２のカウント値が零になると、ダウンカウンタ９３２から乱数更新処理部９２に向けて乱数更新信号が出力される。また、ダウンカウンタ９３２に初期カウント値が新たに設定される。この後は、上述の動作が繰り返し行われ、一定の乱数更新周期で、ダウンカウンタ９３２から乱数更新処理部９２に向けて乱数更新信号が出力される。
【０００５】
乱数格納領域９１１は、たとえば、零から予め定める最大乱数値Ｎｍａｘ（たとえば、Ｎｍａｘ＝６３１）までの範囲でカウント値が更新されるアップカウンタで構成されている。ダウンカウンタ９３２からの乱数更新信号が乱数更新処理部９１２に入力されると、その入力に応答して、乱数更新処理部９１２によって乱数格納領域９１１内の数値が１だけ加算（インクリメント）した値に更新される。乱数格納領域９１１内の数値が最大乱数値Ｎｍａｘに達した後、さらに乱数更新信号が乱数更新処理部９１２に入力されると、乱数格納領域９１１内の数値は最大乱数値Ｎｍａｘから零に戻される。これにより、乱数格納領域９１１内の数値は、図７に示すように、一定の期間Ｔ（＝乱数更新周期×最大乱数値Ｎｍａｘ）ごとに零から最大乱数値Ｎｍａｘまでのすべての値をとる。
【０００６】
【発明が解決しようとする課題】
たとえば、パチンコ機で行われる大当たり抽選では、マイクロコンピュータ９１内ＣＰＵにより、遊技盤に配設されている始動口へ遊技球が入ったタイミングで乱数格納領域９１１内の数値が読み出されて、この読み出された数値と予め定められた大当たり数値とが比較される。そして、両数値が一致すれば大当たり、両数値が異なればはずれと決定される。
【０００７】
始動口への入球タイミング（乱数格納領域９１１から数値を読み出すタイミング）に規則性がなければ、乱数格納領域９１１から読み出される数値に規則性はなく、また、零から最大乱数値Ｎｍａｘまでの各値が読み出される確率はすべて等しくなるので、大当たり抽選のために乱数格納領域９１１から読み出された数値は、始動口への入球タイミングで乱数発生装置が発生した乱数であると言える。しかし、図７に示すように、乱数格納領域９１１内の数値の変化には周期性があるため、遊技盤へ遊技球を打ち出すタイミングを調整して、遊技球が上記一定期間Ｔの整数倍または整数分の１の周期で始動口へ入るようにすると、乱数格納領域９１１から読み出される数値に規則性が現れる。この場合、乱数格納領域９１１から読み出された数値は、乱数とは言えず、大当たり抽選で大当たりが出る確率（大当たり確率）は、設計上の大当たり確率（＝大当たり数値の個数／最大乱数値Ｎｍａｘに１を足した数値）と大きく異なってしまう。
【０００８】
そこで、この発明の目的は、上述の技術的課題を解決し、たとえ数値発生手段が発生する数値を規則的に取得しても（乱数格納領域からの数値の読出しを規則的に行っても）、その取得した数値が規則性を持たない乱数となる乱数発生装置およびこれを適用した遊技機を提供することである。
【０００９】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、所定の更新周期で数値を更新していくことにより、予め定める範囲に含まれる数値を一定の順序で繰り返し発生する数値発生手段（１１，１２）と、この数値発生手段が上記予め定める範囲に含まれる数値を一通り発生したことに応答して、上記更新周期を変更する更新周期変更手段（１３，１４）とを含むことを特徴とする乱数発生装置である。
【００１０】
なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この発明によれば、数値発生手段が予め定める範囲に含まれる数値を一通り発生したことに応答して、数値発生手段における数値の更新周期（数値発生手段が数値を発生する周期）が変更される。これにより、数値発生手段が予め定める範囲に含まれる数値を一通り発生するのに要する期間の長さが変化するので、たとえ数値発生手段が発生する数値を規則的に取得しても、その取得した数値は規則性を持たない乱数となる。
【００１１】
請求項２記載の発明は、上記数値発生手段が上記予め定める範囲に含まれる数値を一通り発生したことに応答して、その後に上記数値発生手段が最初に発生する数値を決定する初期値決定手段（１５）をさらに含むことを特徴とする請求項１記載の乱数発生装置である。
この発明によれば、数値発生手段が予め定める範囲に含まれる数値を一通り発生したことに応答して、その後に数値発生手段が最初に発生する数値が変更されるので、数値発生手段から取得した数値に規則性が現れることをより確実に防止できる。
【００１２】
なお、請求項３に記載のように、上記乱数発生装置が、上記数値発生手段が発生する数値の更新タイミングを規定する更新信号を出力する更新信号出力手段（３）をさらに含む場合には、上記更新周期変更手段は、上記更新信号出力手段が更新信号を出力する周期を変更することにより上記更新周期を変更するものであってもよい。
具体的には、請求項４に記載のように、上記乱数発生装置は、一定周期でクロック信号を発生するクロック発生手段（２）をさらに含み、上記更新信号出力手段は、上記クロック発生手段が発生するクロック信号を予め定める分周比で分周して分周クロック信号を生成するクロック分周手段（３１）と、このクロック分周手段からの分周クロック信号の入力に応答してカウント値が１ずつ減算されるダウンカウンタ（３２）と、このダウンカウンタの初期カウント値を記憶したレジスタ（３３）とを含むものであり、上記更新周期変更手段は、上記レジスタに記憶されている初期カウント値を更新することにより、上記更新信号出力手段が更新信号を出力する周期を変更するものであってもよい。
【００１３】
請求項５記載の発明は、乱数を発生する乱数発生手段と、この乱数発生手段が発生する乱数を用いた抽選を行う抽選実行手段と、この抽選実行手段による抽選の結果に基づいて遊技動作の制御を行う遊技動作制御手段とを含み、上記乱数発生手段として、請求項１ないし４のいずれかに記載の乱数発生装置が用いられていることを特徴とする遊技機である。
この発明によれば、乱数発生装置から発生される乱数を用いた良好な抽選を達成することができる。
【００１４】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態（第１の実施形態）に係る乱数発生装置の構成を示すブロック図である。この乱数発生装置は、たとえば、パチンコ機やパチスロ機などの遊技機の制御装置に組み込まれて、この制御装置に備えられたマイクロコンピュータ１内のＣＰＵが実行する各種抽選（たとえば、遊技者に有利な大当たり遊技動作を実行するか否かを決定するための大当たり抽選など）に用いられる乱数を発生する装置であり、クロック信号を発生するクロック発生回路２と、このクロック発生回路２に接続されたＣＴＣ（ＣｌｏｃｋＴｉｍｅｒ　Ｃｉｒｃｕｉｔ）３とを有している。
【００１５】
ＣＴＣ３は、クロック発生回路２からのクロック信号を予め定められた分周比で分周するプリスケーラ３１と、このプリスケーラ３１で分周されたクロック信号（分周クロック信号）の入力をトリガとしてカウント値を１ずつ減算（デクリメント）するダウンカウンタ３２と、このダウンカウンタ３２に初期カウント値としてセットすべき値を記憶しておくための時間定数レジスタ３３とを含む。ダウンカウンタ３２は、時間定数レジスタ３３に記憶されている値が初期カウント値としてセットされた後、プリスケーラ３１から分周クロック信号が入力される度に、カウント値が１ずつ減算されていき、カウント値が零になると、マイクロコンピュータ１に向けて乱数更新信号を出力する。また、ダウンカウンタ３２のカウント値が零になると、その時点で時間定数レジスタ３３に記憶されている値が、ダウンカウンタ３２に新たな初期カウント値としてセットされる。こうして、遊技機に電源が投入されている間、上述のような動作が繰り返し行われダウンカウンタ３２のカウント値が零になる度に、ダウンカウンタ３２からマイクロコンピュータ１に向けて乱数更新信号が出力される。
【００１６】
マイクロコンピュータ１に内蔵されたＲＡＭには、たとえば、零から予め定める最大乱数値Ｎｍａｘ（たとえば、Ｎｍａｘ＝６３１）までの範囲でカウント値が更新されるアップカウンタで構成された乱数格納領域１１が設定されている。また、マイクロコンピュータ１は、たとえば、ＣＰＵが実行するプログラム処理により実現される乱数更新処理部１２を実質的に有している。ダウンカウンタ３２から出力された乱数更新信号は、乱数更新処理部１２に与えられるようになっており、乱数更新処理部１２は、乱数更新信号の入力に応答して、乱数格納領域１１内の数値（カウント値）を１だけ加算した数値に更新する処理を行う。また、乱数更新処理部１２は、乱数格納領域１１内の数値が最大乱数値Ｎｍａｘに達した後、さらに乱数更新信号が入力された場合には、乱数格納領域１１内の数値を最大乱数値Ｎｍａｘから零に戻す。これにより、乱数格納領域１１内の数値は、ＣＴＣ３からの乱数更新信号の出力周期（＝乱数更新周期）と最大乱数値Ｎｍａｘとを乗算することにより定まる期間で、零から最大乱数値Ｎｍａｘまでのすべての値をとる。
【００１７】
マイクロコンピュータ１内のＣＰＵが実行する各種抽選では、所定のタイミングで乱数格納領域１１内の数値が乱数として読み出される。たとえば、大当たり抽選では、遊技盤に配設されている始動口へ遊技球が入ったタイミングで乱数格納領域１１内の数値が読み出される。そして、大当たり抽選では、乱数格納領域１１から読み出された数値と予め定められた大当たり数値とが比較されて、両数値が一致すれば大当たり、両数値が異なればはずれと決定される。
【００１８】
「発明が解決しようとする課題」の項でも説明したように、従来の乱数発生装置では、乱数格納領域内の数値の更新周期である乱数更新周期が一定であるため、乱数格納領域内の数値は、その一定の乱数更新周期と最大乱数値Ｎｍａｘとを乗算することにより定まる一定の期間ごとに零から最大乱数値までのすべての値をとるといった周期的な変化を示す。そのため、乱数格納領域から数値を規則的に読み出すことにより、その乱数格納領域から読み出した数値に規則性を持たせることができるという問題があった。
【００１９】
これに対し、この乱数発生装置は、乱数格納領域１１内の数値が最大乱数値Ｎｍａｘから零に更新される度に、乱数格納領域１１内の数値の更新周期である乱数更新周期が変更される構成になっている。
乱数更新周期は、クロック信号の出力周期とプリスケーラ３１での分周比とダウンカウンタ３２の初期カウント値とを掛け合わせることによって定まるから、乱数更新周期の変更は、たとえば、ダウンカウンタ３２の初期カウント値、つまり時間定数レジスタ３３に記憶されている数値を変更することにより達成できる。そこで、時間定数レジスタ３３に記憶されている数値を変更するために、マイクロコンピュータ１は、ダウンカウンタ３２の初期カウント値として時間定数レジスタ３３に設定すべき数値を決定するレジスタ設定値決定処理部１３を有している。また、マイクロコンピュータ１に内蔵されたＲＯＭには、レジスタ設定値決定処理部１３による決定処理の際に参照されるレジスタ設定値テーブル１４が格納されている。
【００２０】
図２は、レジスタ設定値決定処理部１３およびレジスタ設定値テーブル１４の構成を説明するためのブロック図である。レジスタ設定値決定処理部１３は、マイクロコンピュータ１内のＣＰＵに内蔵されたＢレジスタ１３１、Ｃレジスタ１３２、Ｄレジスタ１３３およびＥレジスタ１３４に記憶されている各データに基づいて、レジスタ設定値テーブル１４に格納されている数値の中から１つの数値を特定し、その特定した数値を時間定数レジスタ３３に設定すべき数値に決定する。レジスタ１３１〜１３４は、それぞれ８ビットのデータを記憶可能なレジスタであり、ＣＰＵが各種演算処理を行う際のワークレジスタとして使用するものである。
【００２１】
すなわち、レジスタ設定値決定処理部１３は、乱数格納領域１１内の数値が最大乱数値Ｎｍａｘから零に更新されると、これに応答して、レジスタ１３１〜１３４に格納されている各データ中の下位４ビットのデータ（数値）を合算する。そして、その合算データの上位４ビットのデータを零に置き換えて得られるデータを、レジスタ設定値テーブル１４に格納されている値の中から時間定数レジスタ３３に設定すべき値を特定するためのインデックス値とする。一方、レジスタ設定値テーブル１４は、たとえば、アドレス「００Ｈ」，「０１Ｈ」，「０２Ｈ」，「０３Ｈ」，「０４Ｈ」，「０５Ｈ」，「０６Ｈ」，「０７Ｈ」，「０８Ｈ」，「０９Ｈ」，「０ＡＨ」，「０ＢＨ」，「０ＣＨ」，「０ＤＨ」，「０ＥＨ」および「０ＦＨ」が付された領域に、それぞれ乱数更新周期を１．２ｍｓｅｃ、１．４ｍｓｅｃ、１．６ｍｓｅｃ、１．８ｍｓｅｃ、２．０ｍｓｅｃ、２．２ｍｓｅｃ、２．４ｍｓｅｃ、２．６ｍｓｅｃ、２．８ｍｓｅｃ、３．０ｍｓｅｃ、３．２ｍｓｅｃ、３．４ｍｓｅｃ、３．６ｍｓｅｃ、３．８ｍｓｅｃおよび４．０ｍｓｅｃとするために時間定数レジスタ３３に設定すべき数値を格納することにより構成されている。レジスタ設定値決定処理部１３は、上述のようにしてインデックス値を決定すると、そのインデックス値に基づいて、レジスタ設定値テーブル１４のアドレス指定を行い、これにより特定される数値を時間定数レジスタ３３に設定すべき数値に決定する。そして、このようにして決定された数値が時間定数レジスタ３３に設定されることにより、時間定数レジスタ３３に記憶されている数値が変更され、乱数更新周期の変更が達成される。
【００２２】
たとえば、Ｂレジスタ１３１、Ｃレジスタ１３２、Ｄレジスタ１３３およびＥレジスタ１３４にそれぞれデータ「２３Ｈ」，「００Ｈ」，「０１Ｈ」，「０ＥＨ」が記憶されている状態で、乱数格納領域１１内の数値が最大乱数値Ｎｍａｘから零に更新されると、レジスタ１３１〜１３４に格納されている各データ中の下位４ビットのデータ「３Ｈ」，「０Ｈ」，「１Ｈ」，「ＥＨ」が合算され、その合算データ「１２Ｈ」の上位４ビットのデータを零に置き換えて得られるデータ「０２Ｈ」が、レジスタ設定値テーブル１４に格納されている値の中から時間定数レジスタ３３に設定すべき値を特定するためのインデックス値とされる。そして、そのインデックス値に基づいて、レジスタ設定値テーブル１４のアドレス「０２Ｈ」が指定され、このアドレス「０２Ｈ」の領域に格納されている数値が時間定数レジスタ３３に設定すべき数値に決定される。こうして決定された数値が時間定数レジスタ３３に設定されると、その後は、ＣＴＣ３（ダウンカウンタ３２）からマイクロコンピュータ１（乱数更新処理部１２）に１．４ｍｓｅｃの周期で乱数更新信号が出力され、乱数格納領域１１内の数値が１．４ｍｓｅｃの周期で更新される。
【００２３】
以上のように、この乱数発生装置は、乱数格納領域１１内の数値が最大乱数値Ｎｍａｘから零に更新される度に、乱数格納領域１１内の数値の更新周期である乱数更新周期が変更される構成になっている。これにより、図３に示すように、乱数格納領域１１内の数値が零から最大乱数値Ｎｍａｘまで更新されるのに要する期間の長さが変化するので、たとえ乱数格納領域１１からの数値の読出しを規則的に行っても、その読み出された数値は規則性を持たない乱数となる。ゆえに、この乱数発生装置を適用した遊技機では、乱数発生装置から発生される乱数を用いた良好な抽選を行うことができる。
【００２４】
図４は、この発明の他の実施形態（第２の実施形態）に係る乱数発生装置の構成を示すブロック図である。この図４において、図１に示す各部に相当する部分には、図１の場合と同一の参照符号を付している。また、その同一の参照符号を付した部分については、上述の実施形態の場合とそれぞれ同様な機能を有するので、以下では、それらの部分についての詳細な説明を省略する。
この実施形態に係る乱数発生装置では、乱数格納領域１１内の数値が零から最大乱数値Ｎｍａｘまでのすべての値をとると（乱数格納領域１１を構成するアップカウンタのカウント値が１巡すると）、これに応答して乱数格納領域１１の初期値が設定され、その後、乱数格納領域１１内の数値は、その初期値から更新されていくようになっている。
【００２５】
具体的に説明すると、マイクロコンピュータ１に内蔵されたＲＡＭには、たとえば、零から予め定める最大値（たとえば、６３１）までの範囲でカウント値が更新されるアップカウンタで構成された乱数初期値格納領域１５が設定されている。この乱数初期値格納領域１５内の数値（カウント値）は、ダウンカウンタ３２から乱数更新処理部１２への乱数更新信号の入力に応答して、１ずつ大きな数値に更新されていき、乱数初期値格納領域１５内の数値が最大値に達した後、さらに乱数更新信号が入力された場合には、乱数初期値格納領域１５内の数値が最大値から零に戻されるようになっている。
【００２６】
乱数格納領域１１内の数値が零から最大乱数値Ｎｍａｘまでのすべての値をとると、乱数初期値格納領域１５内の数値が読み出されて、この読み出された数値が乱数格納領域１１の初期値として設定される。また、レジスタ設定値決定処理部１３によって決定された数値が時間定数レジスタ３３に設定されて、ＣＴＣ３（ダウンカウンタ３２）からマイクロコンピュータ１（乱数更新処理部１２）に与えられる乱数更新信号の出力周期、つまり乱数格納領域１１内の数値の更新周期である乱数更新周期が変更される。
【００２７】
これにより、乱数格納領域１１内の数値は、たとえば、図５に示すように、乱数格納領域１１内の数値が零から最大乱数値Ｎｍａｘまでのすべての値をとる度に、乱数格納領域１１内の数値が、それまでの数値とは無関係な数値（初期値）に変更され、また、更新周期が変更される。よって、この実施形態の構成によれば、乱数格納領域１１から読み出される数値が規則性を有することをより確実に防止することができ、上述の第１の実施形態の場合と同様に、この乱数発生装置を適用した遊技機では、乱数発生装置から発生される乱数を用いた良好な抽選を行うことができる。
【００２８】
以上、この発明の２つの実施形態について説明したが、この発明は、さらに他の形態で実施することもできる。たとえば、上記の各実施形態では、この発明に係る乱数発生装置がパチンコ機やパチスロ機などの遊技機に適用された場合を例にとったが、この発明に係る乱数発生装置は、遊技機以外にも、乱数を用いてデータの暗号化・平文化を行う装置などに適用することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る乱数発生装置の構成を示すブロック図である。
【図２】レジスタ設定値決定処理部およびレジスタ設定値テーブルの構成を説明するためのブロック図である。
【図３】図１の乱数発生装置が発生する乱数の変化を示すグラフである。
【図４】この発明の他の実施形態に係る乱数発生装置の構成を示すブロック図である。
【図５】図４の乱数発生装置が発生する乱数の変化を示すグラフである。
【図６】従来の乱数発生装置の構成を示すブロック図である。
【図７】従来の乱数発生装置が発生する乱数の変化を示すグラフである。
【符号の説明】
１　　　マイクロコンピュータ
２　　　クロック発生回路
３　　　ＣＴＣ
１１　　乱数格納領域
１２　　乱数更新処理部
１３　　レジスタ設定値決定処理部
１４　　レジスタ設定値テーブル
１５　　乱数初期値格納領域
３１　　プリスケーラ
３２　　ダウンカウンタ
３３　　時間定数レジスタ
【図１】
2004005223.tif 000003
【図２】
2004005223.tif 000004
【図３】
2004005223.tif 000005
【図４】
2004005223.tif 000006
【図５】
2004005223.tif 000007
【図６】
2004005223.tif 000008
【図７】
2004005223.tif 000009