(57)【要約】【課題】１ビットを超える遅延の遅延波の混入する受信波形を受信しても、復調することができる変復調装置を提供する。【解決手段】本発明の変復調装置は、受信側回路１０と、送信側回路２０と、信号処理部３０と、入出力部４０とを備え、送信側回路２０は、信号処理部３０からの信号を０．５ビットゲーティングして出力する０．５ビットゲーティング回路２２と、０．５ビットゲーティング信号を２値位相変調する２値位相変調回路２３と、２値位相変調された信号を送信する送信回路２１とを備え、受信側回路１０は、受信回路１１と、１ビット遅延回路１２ａと、乗算回路１３ａと、１ビット遅延回路１２ｂと、乗算回路１３ｂと、ゲーティング回路１４と、ゲーティング信号の包絡線を検波する包絡線検波回路１５と、信号を復調する復調回路１６と、を備えている。【選択図】　図１
2004104204.tif 000002
【特許請求の範囲】
【請求項１】
送信信号を２値位相変調（リターントゥゼロ）する送信側回路と、受信信号を復調する受信側回路とを備える位相変復調装置であって、
前記２値位相変調回路（リターントゥゼロ）は、
値１に相当する位相と値−１に相当する位相を１８０°反転させる変調手段と、
前記変調回路で変調した信号の前半又は後半０．５ビットをゲーティングするゲーティング手段を具備し、
前記受信側回路は、
受信信号を受信する受信手段と、
前記受信手段で受信した前記受信信号を１ビット遅延して、第１の１ビット遅延信号として出力する第１の１ビット遅延手段と、
前記受信手段で受信した前記受信信号と、前記第１の１ビット遅延手段から出力される前記第１の１ビット遅延信号を乗算して、第１の乗算信号として出力する第１の乗算手段と、
前記第１の乗算手段から出力された前記第１の乗算信号を１ビット遅延して、第２の１ビット遅延信号として出力する第２の１ビット遅延手段と、
前記第１の乗算手段から出力された前記第１の乗算信号と、前記第２の１ビット遅延手段から出力される前記第２の１ビット遅延信号を乗算して、第２の乗算信号として出力する第２の乗算手段と、
前記第２の乗算手段から出力された前記第２の乗算信号の前半が残るように０．５ビットのレートでゲーティングするゲーティング手段と、
ゲーティング手段からの信号を復調する復調手段と、
を具備する、ことを特徴とする変復調装置。
【請求項２】
前記ゲーティング手段と前記復調手段との間に、包絡線を検波するための包絡線検波手段を備える、ことを特徴とする請求項１記載の変復調装置。
【請求項３】
送信信号を変調し、受信信号を復調する変復調方法であって、
信号を値１に相当する位相と値−１に相当する位相を１８０°反転するよう変調し、
変調した前記変調信号の前半又は後半０．５ビットをゲーティングして、送信信号を生成し、
前記送信信号を送信し、
受信信号を受信し、
受信した前記受信信号を１ビット遅延して、第１の１ビット遅延信号を生成し、
受信した前記受信信号と、前記第１の１ビット遅延信号を乗算して、第１の乗算信号を生成し、
前記第１の乗算信号を１ビット遅延して、第２の１ビット遅延信号を生成し、
前記第１の乗算信号と、前記第２の１ビット遅延信号を乗算して、第２の乗算信号を生成し、
前記第２の乗算信号の前半が残るように、０．５ビットのレートでゲーティングし、
前記第２の乗算信号の前半０．５ビット部の平均値を復調する、
ことを特徴とする変復調方法。
【請求項４】
前記ゲーティングするステップと、前記復調するステップの間に、前記ゲーティングした信号の包絡線を検波するステップを備える、ことを特徴とする請求項３記載の変復調方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号の変復調を行う変復調装置及び変復調方法に関する。特には、耐多重遅延波変調方式を用いた変復調装置及び変復調方法に関する。
【０００２】
【従来の技術】
従来から、耐多重遅延波変調方式として、例えば、特開昭６１−２６１９４５号公報に示されたようなＰＳＫ−ＲＺ（Ｐｈａｓｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ−Ｒｅｔｕｒｎ　Ｚｅｒｏ）方式やＤＰＳＫ−ＲＺ（Ｄｕｐｌｅｘ　ＰｈａｓｅＳｈｉｆｔ　Ｋｅｙｉｎｇ−Ｒｅｔｕｒｎ　Ｚｅｒｏ）が提案されている。これらは、伝送路内での多重反射による遅延波が受信波形に混入してきても、正しく復調するために開発されたものである。
【０００３】
図８は、従来のＤＰＳＫ−ＲＺ方式による信号の変調方式を採用する変復調装置を示す図である。図８において、従来の変復調装置は、信号を受信して復調する受信側回路１００と、信号を変調して送信する送信側回路２００と、信号を処理する信号処理部３００と、データや命令を入出力する入出力部４００と、を備えている。
【０００４】
ここで、受信側回路１００は、受信信号を受信する受信回路１１０と、受信回路１１０で受信した受信信号を１ビット遅延して、１ビット遅延信号として出力する１ビット遅延回路１２０と、受信回路１１０で受信した受信信号と、１ビット遅延回路１２０から出力される１ビット遅延信号を乗算して、乗算信号として出力する乗算回路１３０と、乗算回路１３０から出力された乗算信号を０．５ビットのレートで前半が残るようにゲーティングするゲーティング回路１４０と、ゲーティング回路１４０からの信号の包絡線を検波する包絡線検波回路１５０と、包絡線検波回路１５０からの信号を復調する復調回路１６０と、を備えている。
【０００５】
また、送信側回路２００は、信号処理部３００からの信号を０．５ビットゲーティングして出力する０．５ビットゲーティング回路２２０と、０．５ビットゲーティング回路２２０から出力される０．５ビットゲーティング信号を２値位相変調する２値位相変調回路２３０と、２値位相変調回路２３０で２値位相変調された信号を送信する送信回路２１０と、を備えている。なお、ゲーティングと位相変調の順序は逆でもよい。
【０００６】
図８の変復調装置において、受信信号を復調する場合、先ず、受信回路１１０で受信信号を受信すると、１ビット遅延回路１２０は、受信回路１１０で受信した受信信号を１ビット遅延して、１ビット遅延信号として出力する。そして、乗算回路１３０は、受信回路１１０で受信した受信信号と、１ビット遅延回路１２０から出力される１ビット遅延信号を乗算して、乗算信号として出力する。即ち、乗算回路１３０では、１ビット分時間遅れした受信波形を、元の受信波形に乗算してＤＰＳＫ（Ｄｕｐｌｅｘ　Ｐｈａｓｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ）波形を作成している。このＤＰＳＫ波形は、１ビット前の信号と反転しているとき、負信号となる。このとき受信波形に含まれる遅延波は、１ビット以内の遅延であれば位相は、任意の位相で構わないし、複数波の遅延波の重なりでも構わない。なぜなら、遅延した波形や直接届いた波形を重ね合わせた波形まるごと、前のビットと今のビットで乗算するため、前のビットと今のビットが同一符号ならば、遅延波を含めて１ビット遅延した乗算は正となり異符号ならば負となる。（図９、図１０参照）
【０００７】
次に、ゲーティング回路１４０が、乗算回路１３０から出力された乗算信号（ＤＰＳＫ波形）を０．５ビットのレートでゲーティングする。そして、包絡線検波回路１５０では、ゲーティング回路１４０からの信号の包絡線を検波し、復調回路１６０が、包絡線検波回路１５０からの信号を復調する。
【０００８】
このようにして、受信信号の遅延が１ビット以内であれば受信信号を正確に復調することができ、信号処理部３００で復調された信号を処理することができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、図８に示したような従来の変復調装置によれば、許容される受信波に混入する遅延波の遅延が１ビット以内であり、これよりビットレートを上げると１ビット以上の遅延となるため、デジタル回線の伝送スピードであるビットレートをこれ以上に上げることができないという問題があった。
【００１０】
本発明はこのような問題点に鑑みてなされたもので、その目的は、１ビットを超える遅延の遅延波を受信しても、復調することができる変復調装置及び変復調方法を提供することである。
【００１１】
【課題を解決するための手段】
上記課題を解決するため、本発明の変復調装置は、送信信号を２値位相変調（リターントゥゼロ）する送信側回路と、受信信号を復調する受信側回路とを備える位相変復調装置であって、前記２値位相変調回路（リターントゥゼロ）は、値１に相当する位相と値−１に相当する位相を１８０°反転させる変調手段と、前記変調回路で変調した信号の前半又は後半０．５ビットをゲーティングするゲーティング手段を具備し、前記受信側回路は、受信信号を受信する受信手段と、前記受信手段で受信した前記受信信号を１ビット遅延して、第１の１ビット遅延信号として出力する第１の１ビット遅延手段と、前記受信手段で受信した前記受信信号と、前記第１の１ビット遅延手段から出力される前記第１の１ビット遅延信号を乗算して、第１の乗算信号として出力する第１の乗算手段と、前記第１の乗算手段から出力された前記第１の乗算信号を１ビット遅延して、第２の１ビット遅延信号として出力する第２の１ビット遅延手段と、前記第１の乗算手段から出力された前記第１の乗算信号と、前記第２の１ビット遅延手段から出力される前記第２の１ビット遅延信号を乗算して、第２の乗算信号として出力する第２の乗算手段と、前記第２の乗算手段から出力された前記第２の乗算信号の前半が残るように０．５ビットのレートでゲーティングするゲーティング手段と、ゲーティング手段からの信号を復調する復調手段と、を具備する、ことを特徴とする。
【００１２】
ここで、前記ゲーティング手段と前記復調手段との間に、包絡線を検波するための包絡線検波手段を備える、ことができる。
【００１３】
また、上記課題を解決するため、本発明の変復調方法は、送信信号を変調し、受信信号を復調する変復調方法であって、信号を値１に相当する位相と値−１に相当する位相を１８０°反転するよう変調し、変調した前記変調信号の前半又は後半０．５ビットをゲーティングして、送信信号を生成し、前記送信信号を送信し、受信信号を受信し、受信した前記受信信号を１ビット遅延して、第１の１ビット遅延信号を生成し、受信した前記受信信号と、前記第１の１ビット遅延信号を乗算して、第１の乗算信号を生成し、前記第１の乗算信号を１ビット遅延して、第２の１ビット遅延信号を生成し、前記第１の乗算信号と、前記第２の１ビット遅延信号を乗算して、第２の乗算信号を生成し、前記第２の乗算信号の前半が残るように、０．５ビットのレートでゲーティングし、前記第２の乗算信号の前半０．５ビット部の平均値を復調する、ことを特徴とする。
【００１４】
ここで、前記ゲーティングするステップと、前記復調するステップの間に、前記ゲーティングした信号の包絡線を検波するステップを備える、ことができる。
【００１５】
復調側において、１ビット分時間遅れした受信波形を、元の受信波形に乗算してＤＰＳＫ波形を作成し、さらに、１ビット分時間遅れしたＤＰＳＫ波形を、ＤＰＳＫ波形に乗算してＤＤＰＳＫ（Ｄｏｕｂｌｅ　Ｄｕｐｌｅｘ　Ｐｈａｓｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ）波形を作成する。これにより、ＤＰＳＫ波形の前半０．５ビット部分の平均が負信号のとき、原信号は１ビット前の波形と反転していることを示し、ＤＤＰＳＫ波形の前半０．５ビット部分の平均が負信号のとき、原信号は２ビット前の波形と反転していることを示す。したがって、このＤＤＰＳＫ波形を利用することにより、１ビットを超える遅延波の混入する受信波形も正確に復調することができる。
【００１６】
【発明の実施の形態】
以下、本発明の変復調装置及び変復調方法について、図面を参照しつつ詳細に説明する。
【００１７】
図１は、本発明の変復調装置の構成例を示す概略図である。この変復調装置は、信号を受信して復調する受信側回路１０と、信号を変調して送信する送信側回路２０と、信号を処理する信号処理部３０と、データや命令を入出力する入出力部４０と、を備えている。
【００１８】
ここで、受信側回路１０は、受信信号を受信する受信回路１１と、受信回路１１で受信した受信信号を１ビット遅延して、第１の１ビット遅延信号として出力する１ビット遅延回路１２ａと、受信回路１１で受信した受信信号と、１ビット遅延回路１２ａから出力される第１の１ビット遅延信号を乗算して、第１の乗算信号であるＤＰＳＫ（Ｄｕｐｌｅｘ　Ｐｈａｓｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ）波形を出力する乗算回路１３ａと、乗算回路１３ａから出力された第１の乗算信号（ＤＰＳＫ波形）を１ビット遅延して、第２の１ビット遅延信号として出力する１ビット遅延回路１２ｂと、乗算回路１３ａから出力された第１の乗算信号（ＤＰＳＫ波形）と、１ビット遅延回路１２ｂから出力される第２の１ビット遅延信号を乗算して、第２の乗算信号であるＤＤＰＳＫ（Ｄｏｕｂｌｅ　Ｄｕｐｌｅｘ　Ｐｈａｓｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ）波形を出力する乗算回路１３ｂと、乗算回路１３ｂから出力された第２の乗算信号（ＤＤＰＳＫ波形）を０．５ビットのレートで前半が残るようにゲーティングするゲーティング回路１４と、ゲーティング回路１４からの信号の包絡線を検波する包絡線検波回路１５と、包絡線検波回路１５からの信号を復調する復調回路１６と、を備えている。
【００１９】
また、送信側回路２０は、信号処理部３０からの信号を０．５ビットゲーティングして出力する０．５ビットゲーティング回路２２と、０．５ビットゲーティング回路２２から出力される０．５ビットゲーティング信号を２値位相変調する２値位相変調回路２３と、２値位相変調回路２３で２値位相変調された信号を送信する送信回路２１と、を備えている。なお、ゲーティングと位相変調の順序は逆でもよい。
【００２０】
図２〜７は、それぞれの信号の波形を示す図である。以下、図１〜７によって、本発明の変復調装置における、受信信号を復調する場合について説明する。なお、本発明においては、送信波形はＤｕｔｙ５０［％］のＰＳＫ−ＲＺ（Ｐｈａｓｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ−Ｒｅｔｕｒｎ　Ｚｅｒｏ）変調波形を用いている。
【００２１】
図１〜７において、受信信号を復調する場合、先ず、受信回路１１で受信信号（図２）を受信すると、１ビット遅延回路１２ａは、受信回路１１で受信した受信信号を１ビット遅延して、第１の１ビット遅延信号（図３）として出力する。
【００２２】
次に、乗算回路１３ａは、受信回路１１で受信した受信信号（図２）と、１ビット遅延回路１２ａから出力される第１の１ビット遅延信号（図３）を乗算して、第１の乗算信号（ＤＰＳＫ波形：図４）として出力する。即ち、乗算回路１３ａでは、１ビット分時間遅れした受信波形（図３）を、元の受信波形（図２）に乗算してＤＰＳＫ（Ｄｕｐｌｅｘ　Ｐｈａｓｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ）波形（図４）を作成している。このＤＰＳＫ波形（図４）は、１ビット前の信号と反転しているとき、負信号となる。
【００２３】
さらに、１ビット遅延回路１２ｂにおいて、乗算回路１３ａから出力された第１の乗算信号（ＤＰＳＫ波形：図４）を１ビット遅延して、第２の１ビット遅延信号として出力する。そして、乗算回路１３ｂは、乗算回路１３ａから出力された第１の乗算信号（ＤＰＳＫ波形：図４）と、１ビット遅延回路１２ｂから出力される第２の１ビット遅延信号を乗算して、第２の乗算信号であるＤＤＰＳＫ波形を出力する。図５〜図７はそれぞれ、遅延３ビットのＤＤＰＳＫ波形（図５）、遅延４ビットのＤＤＰＳＫ波形（図６）、遅延３ビットのＤＤＰＳＫ波形（図７）を示している。
【００２４】
次に、ゲーティング回路１４が、乗算回路１３ｂから出力された第２の乗算信号（ＤＤＰＳＫ波形：図５乃至図７）を０．５ビットのレートでゲーティングする。そして、包絡線検波回路１５では、ゲーティング回路１４からの信号の包絡線を検波し、復調回路１６が、包絡線検波回路１５からの信号を復調する。
【００２５】
以上のように、復調側において、１ビット分時間遅れした受信波形（図３）を、元の受信波形（図２）に乗算してＤＰＳＫ波形（図４）を作成し、さらに、１ビット分時間遅れしたＤＰＳＫ波形を、ＤＰＳＫ波形（図４）に乗算してＤＤＰＳＫ波形（図５乃至図７）を作成する。これにより、ＤＰＳＫ波形（図４）の前半０．５ビット部分の平均が負信号のとき、原信号は１ビット前の波形と反転していることを示し、ＤＤＰＳＫ波形（図５乃至図７）の前半０．５ビット部分の平均が負信号のとき、原信号は２ビット前の波形と反転していることを示す。したがって、このＤＤＰＳＫ波形（図５乃至図７）を利用することにより、１ビットを超える遅延波も正確に復調することができる。
なお、乗算回路１２ａ、１３ａ、１２ｂ、１３ｂの前又は後にさらに乗算回路１２ｃ、１３ｃを入れても復調は行えない。
【００２６】
【発明の効果】
以上述べた通り、本発明の変復調装置及び変復調方法によれば、復調側において、１ビット分時間遅れした受信波形を、元の受信波形に乗算してＤＰＳＫ波形を作成し、さらに、１ビット分時間遅れしたＤＰＳＫ波形を、ＤＰＳＫ波形に乗算してＤＤＰＳＫ波形を作成することにより、１ビットを超える遅延波も正確に復調することができるようになった。
【図面の簡単な説明】
【図１】本発明による変復調装置の実施の一形態を示す概略図である。
【図２】原信号の波形を示す図である。
【図３】１ビット遅延信号の波形を示す図である。
【図４】ＤＰＳＫ波形を示す図である。
【図５】ＤＤＰＳＫ波形を示す図である。
【図６】ＤＤＰＳＫ波形を示す図である。
【図７】ＤＤＰＳＫ波形を示す図である。
【図８】従来の変復調装置の実施の一形態を示す概略図である。
【図９】受信波形を示す図である。
【図１０】受信波をかけあわせた波形を示す図である。
【符号の説明】
１０，１００　受信側回路
１１，１１０　受信回路
１２ａ，１２ｂ，１２０　１ビット遅延回路
１３ａ，１３ｂ，１３０，　乗算回路
１４，１４０，２２，２２０　０．５ビットゲーティング回路
１５，１５０　包絡線検波回路
１６，１６０　復調回路
２０，２００　送信側回路
２１，２１０　送信回路
２３，２３０　２値位相変調回路
３０，３００　信号処理部
４０，４００　入出力部
【図１】
2004104204.tif 000003
【図２】
2004104204.tif 000004
【図３】
2004104204.tif 000005
【図４】
2004104204.tif 000006
【図５】
2004104204.tif 000007
【図６】
2004104204.tif 000008
【図７】
2004104204.tif 000009
【図８】
2004104204.tif 000010
【図９】
2004104204.tif 000011
【図１０】
2004104204.tif 000012