(57)【要約】【課題】半導体装置の特性を向上させることが可能な半導体装置およびその製造方法を提供する。【解決手段】コンタクトプラグ１７ａ，１７ｂは、上表面の面積が下表面の面積よりも大きくなっている。これにより、コンタクトプラグ１７ａ，１７ｂとそのコンタクトプラグ１７ａ，１７ｂの上表面に接続されるプラグとの間の接続が良好となる。【選択図】        図１
2004214549.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
該半導体基板上に形成された第１のゲート絶縁膜および第１のゲート電極と、
前記半導体基板上に形成された、前記第１のゲート絶縁膜および前記第１のゲート電極が延びる方向と平行に延びるように設けられた第２のゲート絶縁膜および第２のゲート電極と、
前記第１のゲート絶縁膜および前記第１のゲート電極の表面を覆うように形成された第１の絶縁膜と、
前記第２のゲート絶縁膜および前記第２のゲート電極の表面を覆うように形成された第２の絶縁膜と、
前記第１の絶縁膜および前記第２の絶縁膜の表面が形成するコンタクトホール内に前記半導体基板の不純物拡散領域に接続されたコンタクトプラグとを備え、
前記コンタクトプラグは、前記半導体基板の主表面に平行な方向における面積が、下表面よりも上表面の方が大きい、半導体装置。
【請求項２】
半導体基板上にゲート絶縁膜となる第１の絶縁膜を形成する工程と、
該第１の絶縁膜の上にゲート電極となる導電性膜を形成する工程と、
該導電性膜の上にハードマスクとなる第２の絶縁膜を形成する工程と、
該第２の絶縁膜の上に所定のパターンの第１のレジスト膜を形成する工程と、
該第１のレジスト膜をマスクとして、前記第２の絶縁膜の上表面から所定の深さにかけての部分を除去し、前記第２の絶縁膜に前記半導体基板の主表面から離れる方向に向かって突出する部分を形成する工程と、
前記第１のレジスト膜を除去する工程と、
前記突出する部分の上表面の上に該上表面の幅よりも小さな幅の第２のレジスト膜を形成する工程と、
前記第２のレジスト膜をマスクとして、前記第２の絶縁膜をエッチングすることにより、前記導電性膜の表面を露出させて、凸型のハードマスクを形成する工程と、
該凸型のハードマスクをマスクとして、前記導電性膜および前記第１の絶縁膜をエッチングすることにより、前記半導体基板を露出させる工程とを備えた、半導体装置の製造方法。
【請求項３】
半導体基板上にゲート絶縁膜となる第１の絶縁膜を形成する工程と、
該第１の絶縁膜の上にゲート電極となる導電性膜を形成する工程と、
該導電性膜の上にハードマスクとなる第２の絶縁膜を形成する工程と、
該第２の絶縁膜の上に多結晶シリコン膜を形成する工程と、
該多結晶シリコン膜の上に所定のパターンのレジスト膜を形成する工程と、
該レジスト膜をマスクとして、前記多結晶シリコン膜を異方性エッチングすることにより、前記第２の絶縁膜を露出する工程と、
前記レジスト膜および前記異方性エッチングされた多結晶シリコン膜をマスクとして、前記第２の絶縁膜を等方性エッチングすることにより、前記異方性エッチングされた多結晶シリコン膜の下側の前記第２の絶縁膜に突起部を形成する工程と、
前記レジスト膜および前記異方性エッチングされた多結晶シリコン膜をマスクとして、前記第２の絶縁膜を異方性エッチングすることにより、前記第２の絶縁膜を凸型にする工程と、
前記レジスト膜および前記異方性エッチングされた多結晶シリコン膜を除去する工程とを備えた、半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ゲート電極同士の間において、半導体基板に接続されたコンタクトプラグを備えた半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、半導体基板上に形成されたゲート電極同士の間において、半導体基板にコンタクトプラグが接続された半導体装置およびその製造方法に関する技術が存在する。
【０００３】
【特許文献１】
特開平１１−３３０２３８号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の半導体装置においては、半導体装置の微細化のために、ゲート電極同士の間の隙間も狭くなり、コンタクトプラグの半導体基板の主表面に対して平行な方向の面積が小さくなっている。そのため、コンタクトプラグの上表面に接続されるプラグは、コンタクトプラグの上表面からずれて形成されてしまうことがある。その結果、電気的接続にコンタクトプラグとプラグとの間の接続が良好でない場合は、コンタクト抵抗が高くなってしまうことがある。
【０００５】
本発明は、上述のような問題に鑑みてなされたものであり、その目的は、導体基板に接続されたコンタクトプラグとそのコンタクトプラグ上表面に接続されるプラグとの間の接続を良好にすることにより、半導体装置の特性を向上させることである。
【０００６】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板と、半導体基板上に形成された第１のゲート絶縁膜および第１のゲート電極とを備えている。また、その半導体装置は、半導体基板上に形成された、第１のゲート絶縁膜および第１のゲート電極が延びる方向と平行に延びるように設けられた第２のゲート絶縁膜および第２のゲート電極とを備えている。
【０００７】
また、その半導体装置は、第１のゲート絶縁膜および第１のゲート電極の表面を覆うように形成された第１の絶縁膜と、第２のゲート絶縁膜および第２のゲート電極の表面を覆うように形成された第２の絶縁膜とを備えている。
【０００８】
また、第１の絶縁膜および第２の絶縁膜の表面が形成するコンタクトホール内に半導体基板の不純物拡散領域に接続されたコンタクトプラグを備えている。また、コンタクトプラグは、半導体基板の主表面に平行な方向における面積が、下表面よりも上表面の方が大きくなっている。
【０００９】
上記の構成によれば、コンタクトプラグとコンタクトプラグの上表面に接続されるプラグとの間の接続が良好に行なわれ易くなる。その結果、プラグ同士のコンタクト抵抗を小さくすることができる。その結果、半導体装置の特性が向上する。
【００１０】
本発明の第１の局面の半導体装置の製造方法は、以下のようなものである。
まず、半導体基板上にゲート絶縁膜となる第１の絶縁膜を形成する。次に、第１の絶縁膜の上にゲート電極となる導電性膜を形成する。その後、導電性膜の上にハードマスクとなる第２の絶縁膜を形成する。次に、第２の絶縁膜の上に所定のパターンの第１のレジスト膜を形成する。その後、所定のパターンのレジスト膜をマスクとして、第２の絶縁膜の上表面から所定の深さにかけての部分を除去し、第２の絶縁膜に半導体基板の主表面から離れる方向に向かって突出する部分を形成する。次に、第１のレジスト膜を除去する。その後、突出する部分の上に突出する部分の上表面の幅よりも小さな幅の第１のレジスト膜を形成する。次に、第１のレジスト膜をマスクとして、第２の絶縁膜をエッチングすることにより、導電性膜の表面を露出させて、凸型のハードマスクを形成する。その後、凸型のハードマスクをマスクとして、導電性膜および第１の絶縁膜をエッチングすることにより、半導体基板を露出させる工程とを備えている。
【００１１】
また、本発明の第２の局面の半導体装置の製造方法は、以下のようなものである。
【００１２】
まず、半導体基板上にゲート絶縁膜となる第１の絶縁膜を形成する。次に、第１の絶縁膜の上にゲート電極となる導電性膜を形成する。その後、導電性膜の上にハードマスクとなる第２の絶縁膜を形成する。次に、第２の絶縁膜の上に多結晶シリコン膜を形成する。その後、多結晶シリコン膜の上に所定のパターンのレジスト膜を形成する。次に、レジスト膜をマスクとして、多結晶シリコン膜を異方性エッチングすることにより、第２の絶縁膜を露出する。その後、異方性エッチングされた多結晶シリコン膜をマスクとして、第２の絶縁膜を等方性エッチングすることにより、異方性エッチングされた多結晶シリコン膜の下側の第２の絶縁膜に突起部を形成する。次に、レジスト膜および異方性エッチングされた多結晶シリコン膜をマスクとして、第２の絶縁膜を異方性エッチングすることにより、第２の絶縁膜を凸型にする。次に、レジスト膜および異方性エッチングされた多結晶シリコン膜を除去する。
【００１３】
【発明の実施の形態】
以下、図を用いて本発明の実施の形態の半導体装置およびその製造方法を説明する。
【００１４】
（実施の形態１）
まず、図１を用いて、実施の形態１の半導体装置の構造を説明する。
【００１５】
本実施の形態の半導体装置は、半導体基板１００内に、ソース／ドレイン領域を構成する不純物拡散領域６０，７０，８０，９０が形成されている。４つの不純物拡散領域６０，７０，８０，９０それぞれの間に形成される３つのチャネル領域の上に、本発明の第１のゲート絶縁膜または第２のゲート絶縁膜に対応するゲート絶縁膜２０が形成されている。
【００１６】
ゲート絶縁膜２０の上にはゲート電極を構成する多結晶シリコン膜（不純物を含む）９が形成されている。多結晶シリコン膜９の上にはタングステン膜１０が形成されている。多結晶シリコン膜９とタングステン膜１０とによりゲート電極が構成されている。このゲート電極は本発明の第１のゲート電極または第２のゲート電極に相当する。これらの複数のゲート電極は、紙面の奥行き方向に向かって互いに平行に延びている。
【００１７】
また、タングステン膜１０の上には、ハードマスクとなるシリコン窒化膜８が形成されている。このシリコン窒化膜８は、凸型の断面構造をしている。また、ゲート絶縁膜２０、多結晶シリコン膜９、タングステン膜１０および凸型のシリコン窒化膜８の下側の側面および凸型のシリコン窒化膜８の上側の側面には、サイドウォール絶縁膜としてのシリコン窒化膜１２およびシリコン窒化膜１３が形成されている。シリコン窒化膜８、シリコン窒化膜１２およびシリコン窒化膜１３により本発明の第１の絶縁膜または第２の絶縁膜が形成されている。
【００１８】
シリコン窒化膜１２の表面、シリコン窒化膜８の表面およびシリコン窒化膜１３の表面ならびに半導体基板１００の表面によりコンタクトホールが構成されている。このコンタクトホールには、本発明のコンタクトプラグとしてのコンタクトプラグ１７ａ，１７ｂがそれぞれ埋込まれている。コンタクトプラグ１７ａ，１７ｂは、半導体基板１００の主表面に接続されている。
【００１９】
図１に示すような構造の本実施の形態の半導体装置によれば、コンタクトプラグ１７ａ，１７ｂそれぞれは、上表面の面積が下表面の面積よりも大きくなっている。したがって、コンタクトプラグ１７ａ，１７ｂそれぞれの上表面に接続されるプラグそれぞれは、多少その接続位置がずれても、コンタクトプラグ１７ａ，１７ｂそれぞれに良好に接続される。したがって半導体装置の特性が向上する。
【００２０】
次に、図２〜図１５を用いて、本実施の形態の半導体装置の製造方法を説明する。まず、図２に示す構造について説明する。半導体基板１００の上には、本発明のゲート絶縁膜となる第１の絶縁膜としての絶縁膜１が形成されている。絶縁膜１の上には、本発明のゲート電極となる導電性膜としての不純物を含む多結晶シリコン膜２が形成されている。多結晶シリコン膜２の上にはタングステン膜３が形成されている。タングステン膜３の上には、本発明のハードマスクとなる第２の絶縁膜としてのシリコン窒化膜４が形成されている。シリコン窒化膜４の上には、本発明の第１のレジスト膜としてのレジスト膜５が所定のパターンで形成されている。
【００２１】
次に、レジスト膜５をマスクとして、シリコン窒化膜４をエッチングする。このとき、シリコン窒化膜４の膜厚すべてをエッチングするのではなく、膜厚の半分程度の位置でシリコン窒化膜４のエッチングを終了する。それにより、図３に示すように、シリコン窒化膜４の上側には、本発明の突出する部分としての突起４ａがレジスト膜５の下に残存する。次に、レジスト膜５を除去する。それにより、図４に示すような構造が得られる。
【００２２】
次に、突起４ａの上に第２のレジスト膜としてのレジスト膜６を形成する。このときレジスト膜６の幅は、突起４ａの幅よりも小さい。レジスト膜６をマスクとして、シリコン窒化膜４をエッチングする。それにより、タングステン膜３の表面を露出する。その結果、本発明の凸型のハードマスクとしての断面形状が凸型のシリコン窒化膜８が形成される。その構造が図６に示されている。次に、レジスト膜６を除去する。それにより図７に示すような構造が得られる。
【００２３】
次に、シリコン窒化膜８をハードマスクとして、タングステン膜３、多結晶シリコン膜２および絶縁膜１を除去する。その結果、図８に示すように、ゲート絶縁膜２０、ゲート電極を構成する多結晶シリコン膜９およびタングステン膜１０が形成される。
【００２４】
次に、図９に示すように、半導体基板１００の表面、ゲート絶縁膜２０の側面、多結晶シリコン膜９の側面、タングステン膜１０の側面およびシリコン窒化膜８の表面のすべてを覆うようにシリコン窒化膜１１を形成する。次に、シリコン窒化膜１１をエッチバックする。
【００２５】
その結果、図１０に示すように、ゲート絶縁膜２０の側面、ゲート電極の側面および凸型のシリコン窒化膜８の下側の段の側面にサイドウォール膜としてのシリコン窒化膜１３が形成される。また、凸型のシリコン窒化膜８の上の側の段の側面にサイドウォール膜としてのシリコン窒化膜１２が形成される。
【００２６】
次に、半導体基板の全周表面をＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）からなるシリコン酸化膜１４を形成する。それにより、図１１に示すような構造が得られる。次に、図１２に示すように、シリコン酸化膜１４の上に所定のパターンのレジスト膜１５を形成する。
【００２７】
レジスト膜１５をマスクとしてシリコン酸化膜１４をエッチングすることにより、半導体基板１００の主表面を露出させる。このとき、シリコン酸化膜１４は、シリコン窒化膜に対して選択比が大きいため、シリコン窒化膜８、シリコン窒化膜１２、シリコン窒化膜１３の表面に自己整合的にコンタクトホール５０が形成される。それにより、不純物拡散領域７０，８０の表面が露出する。その構造が図１３に示されている。
【００２８】
次に、図１４に示すように、コンタクトホール５０に不純物を含む多結晶シリコン膜１６を埋込む。次に、図１５に示すように多結晶シリコン膜１６をエッチバックすることにより、多結晶シリコン膜１７を形成する。次に、シリコン酸化膜１４および多結晶シリコン膜１７をエッチバックすることにより、多結晶シリコン膜からなるコンタクトプラグ１７ａ，１７ｂを形成する。これにより図１に示す構造が得られる。
【００２９】
（実施の形態２）
次に、図１６を用いて実施の形態２の半導体装置の構造を説明する。本実施の形態の半導体装置は、図１６に示すように、図１を用いて説明した実施の形態１の半導体装置の構造とほぼ同様である。しかしながら、本実施の形態の半導体装置は、シリコン窒化膜８の形状が僅かに異なる。
【００３０】
図１に示すシリコン窒化膜８は、凸型の断面において、上側の段の側面が半導体基板１００の主表面に対してほぼ垂直であったが、本実施の形態の半導体装置のシリコン窒化膜８の凸型の上側の段の側面は半導体基板１００の主表面に対して傾斜している。これは、以下に示す製法に起因するものである。本実施の形態の半導体装置によっても、実施の形態１の半導体装置により得られる効果と同様の効果が得られる。
【００３１】
次に、図１７〜図３０を用いて本実施の形態の半導体装置の製造方法を説明する。
【００３２】
まず、図１７に示す構造を説明する。図１７に示す構造は、図２を用いて説明した実施の形態１の半導体装置の製造過程の構造とほぼ同様である。しかしながら、シリコン窒化膜４の上に直接レジスト膜５が形成されるのではなく、シリコン窒化膜４の上に本発明の多結晶シリコン膜３０が形成されている。この多結晶シリコン膜３０の上に本発明の所定のパターンのレジスト膜５が形成されている。
【００３３】
次に、図１８に示すように、レジスト膜５をマスクとして多結晶シリコン膜３０をエッチングする。このとき、レジスト膜５の上側部分はエッチングされ、レジスト膜５の厚みは薄くなっている。次に、レジスト膜５および多結晶シリコン膜３０をマスクとして、シリコン窒化膜４をウェットエッチングする。
【００３４】
ウェットエッチングは、等方性エッチングであるため、図１９に示すように、シリコン窒化膜４の上部側において本発明の突出する部分としての突起４ａが形成される。この突起４ａは、半導体基板１００の主表面に対して傾斜している。なお、本実施の形態においてはウェットエッチングを用いて突起４ａを形成することとしたが、等方性エッチングであればドライエッチングを用いてもよい。なお、ドライエッチングを用いる場合には、ウェットエッチングを用いる場合に比較して、突起４ａの形成が良好になる。
【００３５】
次に、レジスト膜５および多結晶シリコン膜３０をマスクとして、シリコン窒化膜４を異方性エッチングする。それにより、断面が凸型のシリコン窒化膜８を形成する。その構造が図２０に示されている。次に、レジスト膜５、多結晶シリコン膜３０、およびシリコン窒化膜８をマスクとして、タングステン膜３をエッチングすることにより、図２１に示すように、タングステン膜１０を形成する。次に、レジスト膜５を除去することにより、図２２に示す構造が得られる。次に、シリコン窒化膜８およびタングステン膜１０をマスクとして、図２２に示すように、多結晶シリコン膜２，３０および絶縁膜１をエッチングする。
【００３６】
それにより、半導体基板１００の主表面を露出させる。その結果、ゲート電極を構成する多結晶シリコン膜９およびタングステン膜１０ならびにゲート絶縁膜２０が形成される。その構造が図２３に示されている。
【００３７】
次に、図２４に示すように、半導体基板１００の表面、ゲート絶縁膜２０の側面、多結晶シリコン膜９の側面、タングステン膜１０の側面ならびにシリコン窒化膜８の表面のすべてを覆うようにシリコン窒化膜１１を形成する。
【００３８】
次に、シリコン窒化膜１１をエッチバックすることにより図２５に示す構造が得られる。図２５に示す構造においては、ゲート絶縁膜２０の側面、ゲート電極を構成する多結晶シリコン膜９およびタングステン膜１０の側面ならびに凸型のシリコン窒化膜８の下側の段の側面を覆うようにシリコン窒化膜１３が形成されている。また、凸型のシリコン窒化膜８の上側の段の側面にはシリコン窒化膜１２が形成される。
【００３９】
次に、図２６に示すように、半導体基板１００の表面の全体を覆うようにシリコン酸化膜１４を形成する。次に、シリコン酸化膜１４の上にレジスト膜１５を所定のパターンで形成する。その構造が図２７に示されている。
【００４０】
次に、レジスト膜１５をマスクとしてシリコン酸化膜１４をエッチングする。このとき、シリコン窒化膜８，１２，１３に対してシリコン酸化膜１４は選択比が大きいため、シリコン窒化膜８，１２，１３に対して自己整合的にコンタクトホール５０が形成される。その構造を図２８に示す。次に、コンタクトホール５０を埋込むように不純物を含む多結晶シリコン膜１６を形成する。その構造が図２９に示されている。
【００４１】
次に、図３０に示すように、多結晶シリコン膜１６をエッチバックすることにより多結晶シリコン膜１７を形成する。さらに、シリコン酸化膜１４および多結晶シリコン膜１７の表面をエッチバックすることにより、図１６に示す構造が得られる。
【００４２】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４３】
【発明の効果】
本発明の半導体装置によれば、導体基板に接続されたコンタクトプラグとそのコンタクトプラグ上表面に接続されるプラグとの間の接続を良好にすることにより、半導体装置の特性を向上させることができる。
【図面の簡単な説明】
【図１】実施の形態１の半導体装置の構造を説明するための図である。
【図２】実施の形態１の半導体装置の製造方法を説明するための図である。
【図３】実施の形態１の半導体装置の製造方法を説明するための図である。
【図４】実施の形態１の半導体装置の製造方法を説明するための図である。
【図５】実施の形態１の半導体装置の製造方法を説明するための図である。
【図６】実施の形態１の半導体装置の製造方法を説明するための図である。
【図７】実施の形態１の半導体装置の製造方法を説明するための図である。
【図８】実施の形態１の半導体装置の製造方法を説明するための図である。
【図９】実施の形態１の半導体装置の製造方法を説明するための図である。
【図１０】実施の形態１の半導体装置の製造方法を説明するための図である。
【図１１】実施の形態１の半導体装置の製造方法を説明するための図である。
【図１２】実施の形態１の半導体装置の製造方法を説明するための図である。
【図１３】実施の形態１の半導体装置の製造方法を説明するための図である。
【図１４】実施の形態１の半導体装置の製造方法を説明するための図である。
【図１５】実施の形態１の半導体装置の製造方法を説明するための図である。
【図１６】実施の形態２の半導体装置の構造を説明するための図である。
【図１７】実施の形態２の半導体装置の製造方法を説明するための図である。
【図１８】実施の形態２の半導体装置の製造方法を説明するための図である。
【図１９】実施の形態２の半導体装置の製造方法を説明するための図である。
【図２０】実施の形態２の半導体装置の製造方法を説明するための図である。
【図２１】実施の形態２の半導体装置の製造方法を説明するための図である。
【図２２】実施の形態２の半導体装置の製造方法を説明するための図である。
【図２３】実施の形態２の半導体装置の製造方法を説明するための図である。
【図２４】実施の形態２の半導体装置の製造方法を説明するための図である。
【図２５】実施の形態２の半導体装置の製造方法を説明するための図である。
【図２６】実施の形態２の半導体装置の製造方法を説明するための図である。
【図２７】実施の形態２の半導体装置の製造方法を説明するための図である。
【図２８】実施の形態２の半導体装置の製造方法を説明するための図である。
【図２９】実施の形態２の半導体装置の製造方法を説明するための図である。
【図３０】実施の形態２の半導体装置の製造方法を説明するための図である。
【符号の説明】
１００  半導体基板、１  絶縁膜、２  多結晶シリコン膜、３  タングステン膜、４  シリコン窒化膜、４ａ  突起、５  レジスト膜、６  レジスト膜、８  シリコン窒化膜（第１および第２の絶縁膜）、９  多結晶シリコン膜（第１および第２のゲート電極）、１０  タングステン膜（第１および第２のゲート電極）、１１  シリコン窒化膜、１２，１３  シリコン窒化膜（第１および第２の絶縁膜）、１４  シリコン酸化膜、１５  レジスト膜、１６  多結晶シリコン膜、１７  多結晶シリコン膜、１７ａ，１７ｂ  コンタクトプラグ、２０  ゲート絶縁膜（第１および第２のゲート絶縁膜）、５０  コンタクトホール、６０，７０，８０，９０  不純物拡散領域。
【図１】
2004214549.tif 000003
【図２】
2004214549.tif 000004
【図３】
2004214549.tif 000005
【図４】
2004214549.tif 000006
【図５】
2004214549.tif 000007
【図６】
2004214549.tif 000008
【図７】
2004214549.tif 000009
【図８】
2004214549.tif 000010
【図９】
2004214549.tif 000011
【図１０】
2004214549.tif 000012
【図１１】
2004214549.tif 000013
【図１２】
2004214549.tif 000014
【図１３】
2004214549.tif 000015
【図１４】
2004214549.tif 000016
【図１５】
2004214549.tif 000017
【図１６】
2004214549.tif 000018
【図１７】
2004214549.tif 000019
【図１８】
2004214549.tif 000020
【図１９】
2004214549.tif 000021
【図２０】
2004214549.tif 000022
【図２１】
2004214549.tif 000023
【図２２】
2004214549.tif 000024
【図２３】
2004214549.tif 000025
【図２４】
2004214549.tif 000026
【図２５】
2004214549.tif 000027
【図２６】
2004214549.tif 000028
【図２７】
2004214549.tif 000029
【図２８】
2004214549.tif 000030
【図２９】
2004214549.tif 000031
【図３０】
2004214549.tif 000032