(57)【要約】【課題】本発明はＡＴＭ伝送網における受信側のＳＲＴＳ方式を用いたソースクロック再生回路に関し，超高速のユーザクロック及び網抽出クロックを採用した場合に汎用回路で実現することを目的とする。【解決手段】網クロックを１／ｍ分周した出力をカウントするマスクカウンタによりＲＴＳ周期の最終値とその前後のカウント値の各タイミングを発生する最終値発生部と，ＲＴＳ値一致検出のタイミングで受信ＲＴＳ値を入力して次回のＲＴＳ値を予測してマスク解除の出力を発生するマスク解除値計算部とからなる一致検出マスク作成回路と，網クロックをカウントする４ビットカウンタの値と，最終値発生部からの各信号との論理演算により次のマスク解除点を導き出すマスク論理部及び４ビットカウンタの出力と受信ＲＴＳ値とを比較した出力とマスク論理部からのマスク解除信号との一致出力を発生するＲＴＳ一致検出回路とを備えるよう構成する。【選択図】      図１
2004241796.tif 000002
【特許請求の範囲】
【請求項１】
ＡＴＭ伝送網におけるＳＲＴＳ方式による受信側のソースクロック再生回路において，
網クロックを１／ｍ分周した出力をカウントするマスクカウンタによるＲＴＳ周期の最終値とその前後のカウント値の各タイミングを発生する最終値発生部と，ＲＴＳ値一致検出のタイミングで受信ＲＴＳ値を入力し，次回のＲＴＳ値を予測してマスク解除の出力を発生するマスク解除値計算部とを備える一致検出マスク作成回路と，
網クロックを入力してカウントする４ビットカウンタのカウント値に対して，上記最終値発生部からのＲＴＳ周期の最終値とその前後の値の各タイミング信号との論理演算により次のマスク解除点を導き出してマスク信号を出力するマスク論理部及び前記４ビットカウンタの出力と受信ＲＴＳ値とを比較した出力と前記マスク論理部からのマスク解除信号との一致出力を発生するＲＴＳ一致検出回路と，
を備えることを特徴とするＡＴＭ伝送網におけるＳＲＴＳ方式による受信側のソースクロック再生回路。
【請求項２】
請求項１において，
前記マスク解除値発生部は，受信したＲＴＳ値を前回値として保持する回路と，ＲＴＳ生成周期でのソースクロックの周波数と網クロックの周波数とのＲＴＳ差分値を前記前回ＲＴＳ値から減算して次のＲＴＳ値の予測値を発生する回路と，前記次のＲＴＳ値の予測値を用いてマスク解除値を計算してマスク解除のタイミング信号を発生することを特徴とするＡＴＭ伝送網におけるＳＲＴＳ方式による受信側のソースクロック再生回路。
【請求項３】
請求項１において，
前記マスク論理部は，前記マスク解除値計算部の出力と前記４ビットカウンタの出力との一致を検出する一致検出回路と，前記一致検出回路の反転出力と前記最終値発生部のマスクカウント最終値の出力との論理積回路及び前記一致検出回路を反転した信号と前記マスクカウント最終値＋１の出力との論理積回路と，前記２つの論理積回路の出力と前記最終値発生部の０〜マスクカウント最終値−１の出力とを入力とする論理和回路とを備え，前記論理和回路からマスク信号を発生することを特徴とするＡＴＭ伝送網におけるＳＲＴＳ方式による受信側のソースクロック再生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ：非同期転送モード）  伝送網におけるＳＲＴＳ方式による受信側のソースクロック再生回路に関する。
【０００２】
ＡＴＭの伝送網ではＡＡＬ（ＡＴＭ  Ａｄａｐｔａｔｉｏｎ  Ｌａｙｅｒ  ｔｙｐｅ−１）の機能として受信側でのソースクロックを再生する手段としてＳＲＴＳ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｓｉｄｕａｌ  Ｔｉｍｅ  Ｒｅｓｉｄｕａｌ  Ｔｉｍｅ  Ｓｔａｍｐ）方式をＩＴＵ−Ｔ（国際電気通信連合）により勧告されているが，送信側のＣＢＲ（Ｃｏｎｓｔａｎｔ  ＢｉｔＲａｔｅ）信号の周波数が高くなると汎用デバイスでは追従が困難になるため，これに対処することが望まれている。
【０００３】
【従来の技術】
ＡＴＭセルの伝送により，ＣＢＲ信号をＳＲＴＳ方式により伝送するための技術はＩＴＵ−ＴＩ．３６３．１により勧告されており，その技術内容は従来公知である（例えば，特開平７−２６４２１４号公報）。
【０００４】
上記公知の技術であるＣＢＲ信号及びＳＲＴＳ方式について概説すると，一定のスピードでユーザデータを送るサービス（ＣＢＲサービス）があり，このサービスでは受信側は受信ＡＴＭセルからユーザデータを分離した後，そのユーザデータを送信側クロックと同一タイミング（同一周波数，同一位相）で出力（ソースクロックを再生）する必要がある。ところが，送信側のＣＢＲ信号のクロック（ユーザクロック）の周波数が受信側のクロックの周波数と一致しない場合がある。このような場合，受信側で網（ネットワーク）のクロックを分周して既知の送信側のクロックの周波数を生成するが，受信側クロックと送信側クロックとの間にタイミング的な誤差が生じ，忠実なＣＢＲサービスを行えない。
【０００５】
そのため，ＡＴＭセルのＡＡＬ−１（ＡＴＭ  Ａｄａｐｔａｔｉｏｎ  Ｌａｙｅｒ−１）  のＣＳ（Ｃｏｎｖｅｒｇｅｎｃｅ  Ｓｕｂｌａｙｅｒ）  機能によりタイミング情報を伝送するようにしている。
【０００６】
図５はＡＡＬ−１のＡＴＭセルのフォーマットの説明図である。ＡＡＬ−１のＡＴＭセルは５バイト長のＡＴＭヘッダの後に，１バイト長のＳＡＲ（Ｓｅｇｍｅｎｔａｉｏｎ  Ａｎｄ  Ｒｅａｓｓｅｍｂｌｙ）  −ＰＤＵ（Ｐｒｏｔｏｃｏｌ  Ｄａｔａ  Ｕｎｉｔ）  ヘッダとユーザデータを転送するための４７バイト長のＳＡＲ−ＰＤＵペイロードとが配置されている。１バイトのＳＡＲ−ＰＤＵヘッダは，４ビットのＳＮ（Ｓｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒ）フィールドと４ビットのＳＮＰ（Ｓｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒ  Ｐｒｏｔｅｃｔｉｏｎ）  フィールドとで構成される。ＳＮフィールドは１ビットのＣＳＩ（Ｃｏｎｖｅｒｇｅｎｃｅ  Ｓｕｂｌａｙｅｒ  Ｉｄｅｎｔｉｆｉｅｒ）と３ビットで構成するＳＣ（Ｓｅｑｕｅｎｃｅ  Ｃｏｕｎｔ）  の２つに分割され，ＳＮＰフィールドは３ビットで構成するＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ）と１ビットのＥＰＢ（Ｅｖｅｎ  Ｐａｒｉｔｙ  Ｂｉｔ）  の２つに分割される。ＳＮフィールドのＳＣはＡＴＭセルのシーケンス番号を０〜７の順に循環するカウント値を表し，これによりセルの順番をチェックする。ＳＮＰフィールドはＣＲＣとＥＰＢによりＳＮのエラー検証と訂正を行う機能を備える。
【０００７】
ＣＳＩビットはＳＲＴＳ法によるユーザクロックのタイミング情報の伝送と再生に使用する。すなわち，ユーザクロックのタイミング情報はＲＴＳ（ＲｅｓｉｄｕａｌＴｉｍｅ  Ｓｔａｍｐ）と呼ぶ４ビット情報（ＲＴＳ４，ＲＴＳ３，ＲＴＳ２，ＲＴＳ１）により構成される。すなわち，ユーザクロックをカウントして所定ビット数に達した時の下位４ビットのカウント値をＲＴＳ情報として使用する。このＲＴＳ情報はＡＡＬ−１のＣＳ機能であるＣＳＩビットを用いて転送される。
【０００８】
図６はＲＴＳ情報フォーマットの説明図である。ＲＴＳ情報はＡＴＭセルの８セルのマルチフレーム構成をとり，ユーザデータは４７バイトのＳＡＲ−ＰＤＵペイロードで転送されるので，８セル分の中のユーザデータのビット数は３００８（８セル×４７バイト×８ビット）である。ＣＳＩビットはＳＣ値の０〜７に対応して，８ビット構成となっており，ＳＣ値＝１，３，５，７の奇数値の時のＣＳＩ値（各１ビット）により上記の４ビットのＲＴＳ情報（ＲＴＳ４，ＲＴＳ３，ＲＴＳ２，ＲＴＳ１）が伝送される。
【０００９】
図７はＲＴＳ情報の生成周期の説明図である。ＣＢＲ信号を送信する場合，送信ユーザデータＤｕ  は固定速度のデータで，そのデータに同期するクロックを送信ユーザクロックＣｕ  とする。ＡＴＭセルではこの送信ユーザデータＤｕ  の情報をＳＡＲ−ＰＤＵペイロードで送信し，送信ユーザクロックＣｕ  のタイミング情報であるＲＴＳ情報をＣＳＩビットで送信する。送信ユーザクロック（サービスクロックともいう）の周波数をｆｓ  ，ユーザデータ１ビット分の時間をＴｕ  ＝１／ｆｓ  とすると，ＲＴＳ情報の生成周期はＴｔｓ＝Ｔｕ  ×３００８である。ＲＴＳデータの生成のためのクロックを送信ＲＴＳサンプリングタイミングクロックＣｔｓとすると，ＲＴＳ情報はこのクロックＣｔｓの立上りで生成され，この送信ＲＴＳサンプリングクロックＣｔｓは送信ユーザクロックＣｕ  を１／３００８に分周したものである。
【００１０】
ＳＲＴＳでは，網側の回線タイミングに同期したネットワーククロック周波数ｆｎ  をＸ分周してネットワーク分周クロックＣＮＸ（分周周波数ｆｎｘ＝ｆｎ  ／Ｘ）を生成する。Ｘの値はネットワーク分周クロック周波数ｆｎｘとユーザクロック周波数の公称値（Ｎｏｍｉｎａｌ  ｖａｌｕｅ）ｆＮＯＭ  の比が，１≦ｆｎｘ／ｆＮＯＭ  ＜２の範囲になるようにＸを決める。ここで，Ｘ＝２Ｎ  （Ｎは整数）とすると，ネットワーク分周クロックを４ビットバイナリカウンタで分周し，ｆｎｘ／２０  ，ｆｎｘ／２１  ，ｆｎｘ／２２  ，ｆｎｘ／２３  の周波数のネットワークタイミング情報Ｑ１  ，Ｑ２  ，Ｑ３  ，Ｑ４  を生成し，このＱ１  ，Ｑ２  ，Ｑ３  ，Ｑ４  を送信ＲＴＳサンプリングクロックＣｔｓの立上りでサンプリングした値がそれぞれＲＴＳ情報のＲＴＳ１，ＲＴＳ２，ＲＴＳ３，ＲＴＳ４  となる。
【００１１】
上記したように，ＩＴＵ−ＴＩ．３６３．１勧告では，送信側で網抽出基準クロック（ｆｎ  ）に同期しない信号をＡＴＭセル化して送る場合に，受信側で送信側のＣＢＲ信号周波数ｆｓ  を再生する手段としてＳＲＴＳ方式を勧告しているが，再生しようとするｆｓ  （公称周波数がｆＮＯＭ  ）の周波数が高速になってくると，ｆｕ  と網抽出基準クロック（上記のネットワーク分周クロックと同じ）ｆｎｘとの間には，勧告により上記した１≦ｆｎｘ／ｆｓ  ＜２という規定があり，網抽出基準クロックが超高速クロックとなってしまう。その場合，現在の汎用デバイス（ＣＭＯＳ）ではマージン保証するのが不可能になるという問題があった。
【００１２】
この対策として，図８に従来例の構成として示す技術が提案されている（特許文献１参照）。
【００１３】
ユーザからのシリアルのＣＢＲ信号はシリアル・ｎパラレル変換部８０でｎ個のパラレル信号に変換されセル化部８１に供給される。一方，ユーザのサービスクロック周波数ｆｓ  が超高速周波数の場合は，１／ｎ分周部８２で１／ｎ分周されて周波数ｆｓ  ’に低下させる。また，網抽出クロック（ネットワーククロック）の周波数ｆｎｘは１／ｍ分周部８４で１／ｍ分周される。ここで，ｆｓ  ，ｆｓ  ’，ｆｎｘの関係は次の通りである。
【００１４】
ｆｓ  ’＝ｆｓ  ／ｎ
ｆｓ  ’≦（ｆｎｘ／ｍ）≦２ｆｓ  ’
ＲＴＳ作成部８５の内部の４ビットカウンタ（図示省略）において１／ｍ分周部８４から出力されたクロックをカウントする。一方，サービスクロックを１／ｎ分周部８２で分周した出力が（３００８／ｎ）分周部８３で分周され，ＲＴＳ情報の生成周期Ｔｔｓ（４７×８×８＝３００８ビット）毎にＲＴＳ作成部８５を駆動することで，その時の４ビットカウンタの値がＲＴＳ情報（ＴＳ１，ＲＴＳ２，ＲＴＳ３，ＲＴＳ４  ）としてセル化部８１へ入力される。セル化部８１でＲＴＳ情報，シリアル・ｎパラレル変換部８０からのＣＢＲ信号等を入力としてＡＴＭセルが組み立てられる。ＡＴＭ網を介して伝送されたＡＴＭセルは受信側（相手側）のデセル化部８６で分解されて，データはｎパラレル・シリアル変換部８７でｎ個のパラレル信号をシリアル信号に変換して元のＣＢＲ信号に戻し，ＲＴＳ情報はＲＴＳ受信部８８から一致検出部８９へ出力される。
【００１５】
受信側でも網抽出クロックｆｎｘを１／ｍ分周部９０で分周し，その出力を４ビット（ｂｉｔ）  カウンタ９１でカウントし，その４ビットカウンタ９１の４ビットの値が，ＲＴＳ受信部８８で受信した４ビットのＲＴＳ情報の値と一致したことを一致検出部８９で検出する。但し，この一致検出部８９の一致出力は，マスクカウンタ９２において，１／ｍ分周部９０の出力をカウントして，上記ＲＴＳ情報の生成周期Ｔｔｓ（ｆｓ  を１／ｎ分周した周波数の３００８個分の時間）に相当する個数（ｆｎｘが１５５ＭＨｚの場合，５０００程度）の前後の±８の範囲だけマスクを解除して一致出力を通過可能にし，その他の時間はマスク部９３に対してマスク（禁止）する出力を発生する。
【００１６】
一致検出部８９の一致検出出力によりセル組立間隔が特定され，セル組立間隔によりＣＢＲ信号のクロック信号周波数が特定される。位相比較部９４，フィルタ９５，ＶＣＸＯ（電圧制御発振器）９６及び（３００８／ｎ）分周部９７によりクロック信号を再現するＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋ  Ｌｏｏｐ）が構成される，位相比較部９４から入力された比較結果に従ってＣＢＲ信号のクロック周波数ｆｓ  ’を再現する。再現されたクロック周波数ｆｓ  ’をｎ逓倍部９８によりｎ逓倍することで元のサービスクロック周波数ｆｓ  が得られる。
【００１７】
【特許文献１】
特開平９−２４７１６７号公報
【００１８】
【発明が解決しようとする課題】
上記図８に示す従来例の技術によれば，ＣＢＲ信号のクロック周波数ｆｓ  と網抽出クロック周波数ｆｎｘをｎ分周すると，ｆｓ  をｆｎｘに換算した時の位相残差によるジッタが，ｎ分周をしない場合に比べてｎ倍になってしまうという問題がある。
【００１９】
従って，分周クロックを使わずにＲＴＳ一致検出回路を実現したいが，分周クロックを使用しないと超高速の回路となってしまうため，高性能のデバイスを使う必要があり装置が高価になってしまう。
【００２０】
また，回路全体を分周クロックで動作させるのではなく回路規模の大きな一致検出マスク作成回路の部分だけ周波数を落として実現するという方法を考えた場合，次の問題がある。以下，例としてｆｓ  ＝３６０ＭＨｚ，ｆｎｘ＝６２２．０８ＭＨｚとした場合の動作を，図８に示す従来例のＲＴＳ一致検出の動作例を用いて説明する。
【００２１】
図９のＡ．はＲＴＳ一致検出の本来の動作を示し。図８に示すように，サービス（ユーザ）クロックｆｓ  （３６０ＭＨｚ）及び網抽出クロック（６２２．０８ＭＨｚ）  を分周する方法を用いてない場合の動作である。送信側の周波数ｆｓ  の偏差が０ｐｐｍ（０パート・パー・ミリオン：百万分率）で有る場合，１ＲＴＳ周期（１／３６０ＭＨｚ×３００８ビット）を網抽出クロックｆｎｘで数えると計算上は５１９７．８２…ビットとなるため，ａ．に示すように５１９８ビット（または５１９７ビット）が該当する。この時，受信ＲＴＳ値がｂ．に示す例で示すように「９」の場合，４ビットカウンタ（図８の９１に対応）がｃ．のようにａ．のクロックをサイクリックに計数（１６進）して，その計数値が「９」の時にＲＴＳ値と一致すると，ｄ．の黒塗り（または点線）で示すタイミングで一致検出出力が発生する。ＲＴＳ値は４ビットで表現され０〜１５までの１６個の値を伝送するので，０ｐｐｍの時の一致場所から±８ビットの範囲以外は一致を検出しないように，マスク信号（図８のマスクカウンタ９２に対応する回路から発生）がｅ．に示すように発生してマスク部（図８の９３に対応）がマスクする。したがって，０ｐｐｍから±８ビット分の変動まで送信側の周波数を伝達して再現可能となる。
【００２２】
図９のＢ．は一致検出マスク部を分周クロックで実現した場合の動作を示す。すなわち，上記図８に示すようにＣＢＲ信号のクロック（サービスクロック）周波数ｆｓ  （３６０ＭＨｚ）及び網抽出クロック周波数（６２２．０８ＭＨｚ）  を分周する方法を採用し，網抽出クロック（６２２．０８ＭＨｚ）  を１／４分周（図８の１／ｍ分周部９０のｍ＝４の場合に相当）して１５５Ｍを用いてマスク信号を発生した場合である。ｆ．に示す６２２．０８ＭＨｚのクロックを４ビットカウンタで計数した場合はｈ．に示すように変化し，ｇ．に示す受信ＲＴＳ値（数値９とする）と一致するタイミングはｉ．に示されている。ところが，網抽出クロックを１／４分周した１５５ＭＨｚのクロックでマスク信号を作成すると，１５５ＭＨｚクロックの立上がりエッジは，６２２ＭＨｚの立上りエッジ（ｊ．の立下がりタイミング）に対して，ｍ．に示すように７通りのエッジが存在する。このため，タイミングによって７通りのどの位置にマスク信号の立下りが来るか保証できない。したがって，本来のＲＴＳ一致検出（Ａ．のｄ．）の原理と比べると，マイナス方向の一致検出範囲が−５ビット〜−１１ビットと大きく変動してしまうという問題がある。
【００２３】
本発明は上記の問題を解決し，超高速のサービスクロックｆｓ  及び網抽出クロックｆｎｘを採用した場合において汎用デバイスで実現できるＳＲＴＳ方式による受信側のソースクロック再生回路を提供することを目的とする。
【００２４】
【課題を解決するための手段】
図１は本発明の原理構成を示す図である。図中，１は１／ｍ分周部，２はｆｎｘ／ｍのクロックで動作する一致検出マスク作成回路，２０はマスクカウンタ，２１は最終値発生部，２２はマスク解除値計算部，３はＲＴＳ一致検出回路，３０は４ビットカウンタ，３１は比較部，３２はマスク論理部，３３はＲＴＳ一致検出部である。
【００２５】
網クロックｆｎｘは１／ｍ分周部１で分周され，ｆｎｘ／ｍのクロックが一致検出マスク作成回路２のマスクカウンタ２０でカウントされて，ＲＴＳ周期のカウントを行う。このマスクカウンタ２０はＲＴＳ一致検出回路３から発生するＲＴＳ一致検出出力により０がロード（リセット）され，最終値発生部２１はＲＴＳ周期の最終値と，最終値−１，及び最終値＋１の各値になったことを表す３つの出力を発生し，これらの出力はＲＴＳ一致検出回路３のマスク論理部３２に入力する。一方，マスク解除値計算部２２には，ＲＴＳ一致検出回路３からの一致検出出力のタイミングで受信ＲＴＳ値を入力して前回ＲＴＳ値として保持して，次回ＲＴＳ値の予測計算に用いる。この場合，差分値設定値としてサービスクロック（ＣＢＲ）の周波数ｆｓ  で３００８ビット分の長さを網クロックの周波数ｆｎｘでカウントした場合のビット数を算出し，そのビット数を１６進（ｍｏｄ１６）として差分値として求めて，前回ＲＴＳ値から差分値を減算することで，次のＲＴＳ値の予測値を得て，その値に基づいてマスク解除値（マスクを解除してＲＴＳ一致検出動作を可能化する複数のカウント値）が得られる。このマスク解除値計算部２２からの次ＲＴＳ値の出力及び上記最終値発生部２１から発生する最終値及びその前後（±１）のタイミングを表す各出力がＲＴＳ一致検出回路３のマスク論理部３２へ供給される。マスク論理部３２は網クロックｆｎｘを４ビットカウンタ３０でカウントした出力と一致検出マスク作成回路２からの各信号を受け取って，論理処理を行うことでマスクカウンタ２０が変動して最終値に対応するマスク信号の立下がり位置（マスク解除位置）より前後にずれる場合にも，本来のマスク解除位置に修正し，その修正したマスク信号の出力によりＲＴＳ一致検出部３３でＲＴＳ値を検出する。
【００２６】
【発明の実施の形態】
図２は実施例の構成を示す図である。図中，１，２，２０，３，３０，３１，３３の各符号は上記図１の同じ符号の各部に対応し，１は網クロックｆｎｘを１／ｍ分周する１／ｍ分周部，２は一致検出マスク作成回路，２０はマスクカウンタ，２１ａ〜２１ｃは図１の最終値発生部２１を構成し，２１ａはマスクカウント０〜（最終値−１）発生部，２１ｂはマスクカウント最終値発生部，２１ｃはマスクカウント最終値＋１発生部，２２ａ〜２２ｃは図１のマスク解除値計算部２２を構成し，２２ａは前回値保持回路，２２ｂは差分値引き算回路，２２ｃはマスク解除値計算回路である。３はＲＴＳ一致検出回路，３０は網クロックｆｎｘをカウントする４ビットカウンタ，３１は比較部，３２ａ〜３２ｃは図１のマスク論理部３２を構成し，３２ａはアンド回路，３２ｂはマスク１回路，３２ｃはマスク２回路，３２ｄはマスク信号を発生するオア回路（ＯＲで表示），３３はアンド回路，３４はＰＬＬ位相生成部である。
【００２７】
この実施例では，網クロック周波数ｆｎｘが６２２．０８ＭＨｚ，ＣＢＲ信号周波数（ソースクロック周波数）ｆｓ  が３６０ＭＨｚ，１／ｍ分周部１がｍ＝４であるものとする。
【００２８】
初めに，マスクカウンタ２０がマイナス方向に６２２ＭＨｚで３クロック分変動した場合について図３を用いて各部の動作タイミングを用いて説明する。
【００２９】
図３はマスクカウンタがマイナス方向に変動した場合の動作例を示す。図３のａ．は周波数６２２．０８ＭＨｚの網クロックを示し，ＣＢＲ信号のクロック（ソースクロック）周波数ｆｓ  ＝０ｐｐｍ時のＲＴＳ周期は６２２．０８ＭＨｚの５１９８ビット（または５１９７ビット）であり，受信ＲＴＳ値がｂ．に示すように「５」の場合，４ビットカウンタ（図２の３０）がｃ．に示すように１６進の０〜１５のカウントを繰り返し，マスク信号が解除されてローレベルの時にＲＴＳ値が「５」になると，本来のマスク信号ｅ．が解除（ローレベルの期間）されていると，ｄ．の黒塗りの四角形で示すタイミングでＲＴＳ値一致が検出される。
【００３０】
マスクカウンタ２０の最終値（この例では“１２９６”とする）が，本来のマスク信号の立下がり位置にこなければならないが，この例では図３のｇ．に示すように６２２ＭＨｚで３クロック分，マイナス方向にずれている。
【００３１】
前回値保持回路２２ａは，ＲＴＳ値一致検出のタイミングで受信ＲＴＳ値を保持し，次回ＲＴＳ値の予測計算に用いる。差分値引き算回路２２ｂでは，前回値−差分値の引き算を行う。ここで，差分値とは，以下の式で求められる。
【００３２】
【数１】
2004241796.tif 000003
【００３３】
この結果，差分値＝（５１９７．８２４）ｍｏｄ  １６＝１３．８２４であるため，差分値は約「１４」である。なお，ｍｏｄ  １６は１６進数（ＲＴＳ値の４ビットで表す数値に対応）を意味する。従って，差分値引き算回路２２ｂには，差分値「１４」が入力され，仮に前回のＲＴＳ値が「３」とすると，次回ＲＴＳ値の予測値として｛（３＋１６）−１４｝＝５が算出される。次のマスク解除値計算回路２２ｃでは，差分値引き算回路２２ｂから「５」が入力されると，その値から次の式によりマイナス８ビットまでの数値を計算する。
【００３４】
｛（５＋１６）−８｝ｍｏｄ  １６＝１３
｛（５＋１６）−７｝ｍｏｄ  １６＝１４
｛（５＋１６）−６｝ｍｏｄ  １６＝１５
（５−５）ｍｏｄ  １６＝０
（５−４）ｍｏｄ  １６＝１
（５−３）ｍｏｄ  １６＝２
（５−２）ｍｏｄ  １６＝３
（５−１）ｍｏｄ  １６＝４
この計算結果（４ビット値）と４ビットカウンタ３０とがアンド回路３２ａでアンド論理がとられて，図３のｆ．に示すように４ビットカウンタ３０が１３〜４までの間で繰り返し“Ｈ”（ハイレベル）となっている。
【００３５】
この時，網クロック（周波数ｆｎｘ）を１／４分周したクロックをカウントするマスクカウンタ２０の出力（カウント値）は，各部２１ａ〜２１ｃへ入力され，マスクカウント０〜（最終値−１）発生部２１ａは図３のｈ．に示すように，マスクカウント０〜１２９５（マスクカウント最終値−１）の期間だけ“Ｈ”を発生し，マスクカウント最終値発生部２１ｂはカウント値１２９６の期間だけ“Ｈ”を発生し，マスクカウント最終値＋１発生部２１ｃはカウント値１２９７の期間だけ“Ｈ”を発生する。
【００３６】
アンド回路３２ａからの出力は次のアンド回路３２ｂに論理を反転して，マスクカウント最終値発生部２１ｂの出力とアンド論理がとられ，“１２９６”の位置の４ビットカウント値（図３のｃ．参照）が６〜９であるためマスクされず，図３のｉ．に示すようにマスクカウント最終値の期間だけハイレベルとなる出力が発生する。また，アンド回路３２ａの出力はアンド回路３２ｃへも入力され，マスクカウント最終値＋１発生部２１ｃで作成された最終値＋１のデコード値のマスク論理がとられ，図３のｊ．に示すように“１２９７”の最後の１クロック分の４ビットカウント値が「１３」であるためにマスクされて，３クロック幅だけ“Ｈ”となる。
【００３７】
アンド回路３２ｂ，３２ｃの出力とマスクカウント０〜（最終値−１）発生部２１ａの出力はオア回路３２ｄへ入力することで，図３のｋに示すようなマスク信号が発生する。これは，図３のｈ，ｉ，ｊの各出力の論理和によりｋ．の出力が発生することからも分かる。こうしてオア回路３２ｄから発生したマスク信号の解除位置は，本来のマスク信号の解除位置と一致させることができる。
【００３８】
このマスク信号をアンド回路３３へ供給することで，ＲＴＳ値比較一致の出力を正しいタイミングで検出し，その出力でマスクカウンタ２０に“０”をロードし，前回値保持回路２２ａに受信ＲＴＳ値を前回値として保持すると共に，ＰＬＬ位相生成部３４を駆動して，後段のＰＬＬ回路（図示省略）に出力を発生する。なお，図３のｍ．は，１５５ＭＨｚのマスク信号の変動範囲を示し，１５５ＭＨｚのエッジが本来のマスク信号の立下りのエッジ位置と，その前後の±３ビット（クロック）の６通りの合計７通りあることを示す。
【００３９】
次に，マスクカウンタ２０がプラス方向に６２２ＭＨｚで３クロック分変動した場合について各部の動作タイミングを用いて説明する。
【００４０】
図４はマスクカウンタがプラス方向に変動した場合の動作例を示し，図４のａ．〜ｆ．に示す各部の値または信号波形は，上記図３のａ．〜ｆ．と同じであり，本来マスクカウンタの最終値が本来のマスク信号の立下り位置にこなければならないが，６２２ＭＨｚで３クロック分プラス方向にずれており，図４のｇ．に示すようにマスクカウンタ（図２の２０）が本来のマスク信号の立下り位置よりプラス方向に３クロック分ずれている。マスクカウント最終値発生部（図４の２１ｂ）で生成された最終値のデコード値のマスク論理であるアンド回路３２ｂの出力は，“１２９６”の位置の４ビットカウント値が１２〜１５で，図４のｆ．に示すアンド回路３２ａの出力は，１３〜１５の部分が“Ｈ”であるためマスクされ，図４のｉ．に示すように４ビットカウンタの１２の部分の１クロック幅だけ“Ｈ”となる。また，マスクカウント最終値＋１発生部２１ｃで生成された最終値＋１のデゴード値のマスク論理をとるアンド回路３２ｃの出力は，“１２９７”の位置の４ビットカウント値が０〜３であり，その期間はアンド回路３２ａの出力が“Ｈ”であるため，全てマスクされて図４のｊ．に示すように“Ｌ”（ローレベル）となる。アンド回路３２ｂ，３２ｃの出力とマスクカウント０〜（最終値−１）発生部２１ａの出力はオア回路３２ｄへ入力することで，図４のｈ，ｉ，ｊの論理和がとられてｋ．に示すようなマスク信号が発生する。このマスク信号の立下り位置は，図４のｅ．に示す本来のマスク信号の立下り位置と一致する。
【００４１】
このように，網クロックを分周した出力をカウントするマスクカウンタの最終値の位置が網クロックの所定個数分だけ前後に変動しても，マスク信号の解除位置を本来のマスク信号の解除位置と一致させることが可能となる。
【００４２】
図２の実施例の構成では，差分値引き算回路２２ｂ及びマスク解除値計算回路２２ｃをハードウェアにより行っているが，ＣＰＵ，メモリを含むコンピュータによるソフトウェアで計算するように構成してもよい。
【００４３】
（付記１）  ＳＲＴＳ方式を用いてソースクロック再生を行うＡＴＭ伝送網における受信側のソースクロック再生回路において，網クロックを１／ｍ分周した出力をカウントするマスクカウンタによるＲＴＳ周期の最終値とその前後のカウント値の各タイミングを発生する最終値発生部と，ＲＴＳ値一致検出のタイミングで受信ＲＴＳ値を入力し，次回のＲＴＳ値を予測してマスク解除の出力を発生するマスク解除値計算部とを備える一致検出マスク作成回路と，網クロックを入力してカウントする４ビットカウンタのカウント値に対して，上記最終値発生部からのＲＴＳ周期の最終値とその前後の値の各タイミング信号との論理演算により次のマスク解除点を導き出してマスク信号を出力するマスク論理部及び前記４ビットカウンタの出力と受信ＲＴＳ値とを比較した出力と前記マスク論理部からのマスク解除信号との一致出力を発生するＲＴＳ一致検出回路と，を備えることを特徴とするＡＴＭ伝送網におけるＳＲＴＳ方式による受信側のソースクロック再生回路。
【００４４】
（付記２）  付記１において，前記マスク解除値発生部は，受信したＲＴＳ値を前回値として保持する回路と，ＲＴＳ生成周期でのソースクロックの周波数と網クロックの周波数とのＲＴＳ差分値を前記前回ＲＴＳ値から減算して次のＲＴＳ値の予測値を発生する回路と，前記次のＲＴＳ値の予測値を用いてマスク解除値を計算してマスク解除のタイミング信号を発生することを特徴とするＡＴＭ伝送網におけるＳＲＴＳ方式による受信側のソースクロック再生回路。
【００４５】
（付記３）  付記２において，前記ＲＴＳ差分値は，外部のコンピュータで計算してその出力を設定値として前記マスク解除値計算部に入力することを特徴とするＡＴＭ伝送網におけるＳＲＴＳ方式による受信側のソースクロック再生回路。
【００４６】
（付記４）  付記１において，前記マスク論理部は，前記マスク解除値計算部の出力と前記４ビットカウンタの出力との一致を検出する一致検出回路と，前記一致検出回路を反転した信号と前記最終値発生部のマスクカウント最終値の出力との論理積回路及び前記一致検出回路を反転した信号と前記マスクカウント最終値＋１の出力との論理積回路と，前記２つの論理積回路の出力と前記最終値発生部の０〜マスクカウント最終値−１の出力とを入力とする論理和回路とを備え，前記論理和回路からマスク信号を発生することを特徴とするＡＴＭ伝送網におけるＳＲＴＳ方式による受信側のソースクロック再生回路。
【００４７】
【発明の効果】
本発明によれば，分周回路を使用してジッタ特性を悪くすることなく，また超高速動作を行う回路を使用することなく，高速周波数のＲＴＳ一致検出回路を実現することが可能となり，高価なデバイスを使用することなく，装置コストを削減することができる。
【図面の簡単な説明】
【図１】本発明の原理構成を示す図である。
【図２】実施例の構成を示す図である。
【図３】マスクカウンタがマイナス方向に変動した場合の動作例を示す図である。
【図４】マスクカウンタがプラス方向に変動した場合の動作例を示す図である。
【図５】ＡＡＬ−１のＡＴＭセルのフォーマットの説明図である。
【図６】ＲＴＳ情報フォーマットの説明図である。
【図７】ＲＴＳ情報の生成周期の説明図である。
【図８】従来例の構成を示す図である。
【図９】従来例のＲＴＳ一致検出の動作例を示す図である。
【符号の説明】
１        １／ｍ分周部
２        一致検出マスク作成回路
２０      マスクカウンタ
２１      最終値発生部
２２      マスク解除値計算部
３        ＲＴＳ一致検出回路
３０      ４ビットカウンタ
３１      比較部
３２      マスク論理部
３３      ＲＴＳ一致検出部
【図１】
2004241796.tif 000004
【図２】
2004241796.tif 000005
【図３】
2004241796.tif 000006
【図４】
2004241796.tif 000007
【図５】
2004241796.tif 000008
【図６】
2004241796.tif 000009
【図７】
2004241796.tif 000010
【図８】
2004241796.tif 000011
【図９】
2004241796.tif 000012