(57)【要約】【課題】本発明は、応力緩衝板に対する半導体チップおよびベース基板のそれぞれの間隔を均一に、かつ確実に保持して半導体チップとベース基板が受ける熱ストレスを低減させ、はんだ接合の信頼性の向上化を得られるパワー半導体モジュールを提供する。【解決手段】半導体チップ３をはんだ材２を介してベース基板１に接合しはんだ材中に応力緩衝板１０を埋設して半導体チップの発熱にともなうはんだ材の熱ストレスを吸収するようにしたパワー半導体モジュールにおいて、上記応力緩衝板に先端が半導体チップに当接する第１の突起１２および先端がベース基板に当接する第２の突起１３を一体に備えた。【選択図】    図１
2004186496.tif 000002
【特許請求の範囲】
【請求項１】
はんだ材を介して半導体チップをベース基板に接合するとともに、上記はんだ材中に半導体チップの発熱にともなう熱ストレスを吸収する応力緩衝板を埋設したパワー半導体モジュールにおいて、
上記応力緩衝板は、その先端が上記半導体チップに当接する第１の突起および、その先端が上記ベース基板に当接する第２の突起を一体に備えたことを特徴とするパワー半導体モジュール。
【請求項２】
上記応力緩衝板は、中央に開口部が設けられ、上記第１の突起および第２の突起は、上記開口部の周囲に所定間隔を存し、かつ応力緩衝板の板面を切起し加工して設けられることを特徴とする請求項１記載のパワー半導体モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ベース基板に対して半導体チップをはんだ接合するパワー半導体モジュールに係り、特に、はんだ接合構造の改良に関する。
【０００２】
【従来の技術】
従来から、ダイオード、ＧＴＯ（ゲート・ターンオフ・トランジスタ）パワートランジスタなど各種のパワー半導体スイッチング素子を絶縁容器内に密封して構成したパワー半導体モジュールが知られている。
【０００３】
図５は、上記パワー半導体モジュールＰａの基本構成を模式的に示している。図中１は、上下面に銅材で配線パターンａが形成されたベース基板である。このベース基板１は、絶縁性を備えた、たとえばセラミック材等の焼結材を主体として構成されている。
【０００４】
上記ベース基板１に、はんだ材２を介して半導体チップ３が実装されている。上記はんだ材２は、たとえばＳｎ−３７Ｐｂが用いられていて、はんだ層厚は約５０〜２００μｍある。
【０００５】
上記半導体チップ３は、主としてＳｉ（シリコン）材から構成されていて、ここに設けられる端子４は、たとえばワイヤボンディング加工により、ワイヤ（金線）５を介してベース基板１の所定の配線パターンａ部位に電気的に接続される。このような構造のパワー半導体モジュールＰａを、ヒートシンク等の放熱器（図示しない）に接触させ積極的に冷却するようにしている。
【０００６】
しかしながら、半導体チップ３の動作中はスイッチング条件などにより発熱量が変化し、半導体モジュールＰａ全体の温度が上昇する。シリコン材を主体とした半導体チップ３の線膨張係数と、セラミック材を主体としたベース基板１の線膨張係数とは相違があり、はんだ材２を介して相互間にストレスが発生し周期的な熱疲労に至る。
【０００７】
ついには上記はんだ材２にクラックが生じ、熱抵抗が極端に増加する。半導体チップ３からベース基板１に至る熱伝達径路での温度勾配が大きくなり、半導体チップ３の温度がさらに上昇してはんだにかかる熱応力がさらに増加する。
【０００８】
このように、ひとたび劣化が始まると、それ以降は相乗効果で急激に劣化が進行し、ついには破壊に至ってしまう。そこで、初期における劣化の発生を極力抑制することが必要となる。
【０００９】
【発明が解決しようとする課題】
図６は、はんだ材２を介して半導体チップ３をベース基板１に接合するにあたっての、熱的な悪影響を極力抑制した構成のパワー半導体モジュールＰｂの断面図を模式的に示している。なお、上述の構成と同一の部品については同番号を付して新たな説明を省略する。
【００１０】
半導体チップ３をはんだ材２を介してベース基板１に接合することは変りがないが、はんだ材２中にＷ（タングステン）材もしくはＭｏ（モリブデン）材からなる応力緩衝板６を埋設していることが特徴である。
【００１１】
上記応力緩衝板６を構成する素材の線膨張係数（４〜１３μ／Ｋ）は、半導体チップ３とベース基板１の線膨張係数の略中間であり、これを半導体チップ３とベース基板１との間に介在させることにより、半導体チップ３とベース基板１との線膨張係数差によるストレスを小さくすることができる。
【００１２】
しかしながら、上記応力緩衝板６は単純な平板状で熱伝達率が低く、半導体チップ３で発生した熱を抑止してしまい、ベース基板１に逃がし難い特性がある。そして、溶融したはんだ材２中では応力緩衝板６が傾き易く、冷却固化した状態では応力緩衝板６と半導体チップ３およびベース基板１との間隔が不均一になる。
【００１３】
結果として、はんだ材２の層厚が厚い部分と薄い部分が存在し、特に、はんだ層厚の薄い部分に応力が集中して求めていた応力緩衝効果を得られず、信頼性の低いものであった。
【００１４】
また、半導体チップと応力緩衝板と熱拡散板および絶縁板を介してモジュール支持基板に接合したパワー半導体モジュールにおいて、熱拡散板の周辺にたとえば座ぐり加工等による薄肉部を形成したパワー半導体モジュールが開示されている。（特許文献１参照）
【００１５】
【特許文献１】
特開平７−２２１２６５号公報（請求項１  図３参照）
上述の技術では、薄肉部の存在により、はんだ層のそれぞれにかかる応力のバランスを図り、これら複数のはんだ層にかかる応力の最大値を抑えることができて長寿命化が可能、とある。
【００１６】
しかしながら、この場合は、座ぐり加工や溝付き加工、あるいは切り込み加工等をなすところから、予め板厚の厚い熱拡散板を選択する必要があり、材料費が高くなり、加工手間がかかって、コストに悪影響を与えてしまう。
【００１７】
本発明は上記事情に着目してなされたものであり、その目的とするところは、応力緩衝板に直接簡単な加工を施すだけで、応力緩衝板に対する半導体チップおよびベース基板のそれぞれの間隔を均一に、かつ確実に保持して半導体チップとベース基板が受ける熱ストレスを低減させ、はんだ接合の信頼性の向上化を得られるパワー半導体モジュールを提供しようとするものである。
【００１８】
【課題を解決するための手段】
上記課題を解決して目的を達成するために本発明は、半導体チップをはんだ材を介してベース基板に接合しはんだ材中に応力緩衝板を埋設して半導体チップの発熱にともなうはんだ材の熱ストレスを吸収するようにしたパワー半導体モジュールにおいて、上記応力緩衝板に先端が半導体チップに当接する第１の突起および先端がベース基板に当接する第２の突起を一体に備えた。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面にもとづいて説明する。
図１は本発明の第１の実施の形態におけるパワー半導体モジュールＰ１の断面図であり、図２は応力緩衝板１０における加工を説明するための平面図、図３は上記応力緩衝板１０の斜視図である。
【００２０】
Ｓｉ材を主体とした半導体チップ３は、はんだ材（Ｓｎ−３７Ｐｂ）２を介して焼結材、たとえばセラミック材からなるベース基板１に接合される。このベース基板１の上下両面には銅材からなる配線パターンａが溶着形成される。
【００２１】
上記半導体チップ３に設けられる端子４は、たとえばワイヤボンディング加工により、ワイヤ５を介してベース基板１の所定の配線パターンａ部位に電気的に接続される。
【００２２】
上記はんだ材２中に、応力緩衝板１０が埋設される。この応力緩衝板１０は、Ｗ（タングステン）材もしくはＭｏ（モリブデン）材を用いるのが最もベターであるが、いずれも高価なのでコストの面から、たとえば  Ｆｅ−Ｎｉ合金板（いわゆる、４２アロイ板）を用いてもよい。このＦｅ−Ｎｉ合金板の線膨張係数は４〜１３μ／Ｋ  であり、その表面にはんだの濡れ性を上げるためＮｉメッキがコーティングされている。
【００２３】
応力緩衝板１０の平面視は、半導体チップ３の平面視形状と同一であり、ここでは矩形状をなす。応力緩衝板１０の半導体チップ３と対向する領域である略中央には、矩形状の開口部１１が設けられていて、半導体チップ３とベース基板１とを接合するはんだ材２が自由に挿通できる。
【００２４】
上記応力緩衝板１０の外周縁と上記開口部１１との間に、複数（合計８個）の第１の突起１２および第２の突起１３が所定間隔を存して設けられている。これら第１、第２の突起１２，１３は切込みおよび突起形成加工により全て同一寸法の正三角状に形成されていて、突起高さは約５０〜２００μｍ程度である。
【００２５】
なお説明すれば、図のように応力緩衝板１０の中心点Ｏを通る縦、横の二等分線Ｌおよび対角線Ｌと、上記中心点Ｏを中心とする所定直径の円Ｅとの交点を結ぶ位置に各突起１２，１３が設けられる。
もしくは、開口部１１と緩衝板１０外周との中間点を結ぶ位置に各突起１２，１３を設けてもよい。
【００２６】
各線Ｌを底辺とするとともに折れ線として残し、正三角形の二辺に切り込みを入れる。この切込みが入れられた部分を１個毎に、かつ上下逆方向に切り起す。このようにして得られる第１の突起１２は上部側に突出し、第２の突起１３は下部側に突出する。
【００２７】
また、第１の突起１２と第２の突起１３を切り起したことにより、三角状の切起しあとの孔部１４がそれぞれに形成される。これら孔部１４にもはんだ材２が自由に流通できる。
【００２８】
応力緩衝板１０における第１の突起１２および第２の突起１３は、各線Ｌ毎に１個置きに設けられ、かつ互いに上下逆方向に突出する。結果として、各線Ｌに沿って第１の突起１２もしくは第２の突起１３が設けられる。
【００２９】
このような応力緩衝板１０をベース基板１上に載せ、応力緩衝板１０上に半導体チップ３を載せて、溶融したはんだ材２をベース基板１と半導体チップ３間に供給する。したがって、応力緩衝板１０は溶融したはんだ材２中に埋没する。
【００３０】
上記応力緩衝板１０に設けられ上部側に突出する第１の突起１２と、下部側に突出する第２の突起１３がそれぞれ４個であり、互いに等間隔を存して設けられているので、言わば４点支持の状態になる。
【００３１】
所定時間放置して、溶融したはんだ材２を冷却固化させる。このとき、上記応力緩衝板１０の開口部１１は半導体チップ３の発熱域から内側に設けられているため、応力緩衝板１０として熱伝達率の低い素材が採用されていても、上記開口部１１がヒートパスを兼ねて放熱性の改善を図れる。
【００３２】
また、ベース基板１と半導体チップ３間に応力緩衝板１０を介在させて、ベース基板１と半導体チップ３をはんだ材２を介して接合することにより、はんだ材２による熱ストレスの解消化を図れる。
【００３３】
すなわち、Ｆｅ−Ｎｉ合金板（いわゆる、４２アロイ板）からなる応力緩衝板１０の線膨張係数は、上記ベース基板１の線膨張係数と、半導体チップ３の線膨張係数との略中間の値であり、熱ストレスを応力緩衝板１０が緩衝する。
【００３４】
しかも、応力緩衝板１０の上部へ突出する第１の突起１２は半導体チップ３に接して半導体チップ３を支持し、下部へ突出する第２の突起１３はベース基板１に接してベース基板１上に載る。
【００３５】
上下各方向に突出する第１、第２の突起１２，１３の突出高さは互いに同一に設定してあり、かつ各突起１２，１３は互いに応力緩衝板１０に等間隔位置に設けられているので、応力緩衝板１０と半導体チップ３との間隔と、応力緩衝板１０とベース基板１との間隔が、全面に亘って均一である。
【００３６】
その結果、応力緩衝板１０のベース基板１と半導体チップに対する傾きが全くない。それにともなって、はんだ材２の層厚が全面的に均一であるパワー半導体モジュールＰ１が完成する。
【００３７】
このようなパワー半導体モジュールＰ１を採用することにより、スイッチング作用にともない半導体チップ３における放熱が大であっても、はんだ材２中に埋設した応力緩衝板１０が半導体チップ３とベース基板１との線膨張係数の差を吸収して、はんだ材２にかかる熱ストレスを小さくできる。
【００３８】
また、応力緩衝板１０に設けられる第１、第２の突起１２，１３の先端が半導体チップ３とベース基板１に接することではんだ材２の層厚が均一化し、応力緩衝板１０による応力緩衝効果を確実に保持する。
【００３９】
さらに、応力緩衝板１０に設けられる開口部１１にはんだ材２が充填されているので、半導体チップ３における放熱のヒートパスを確保し、放熱効率の向上を図れる。
【００４０】
図４は、本発明の第２の実施の形態におけるパワー半導体モジュールＰ２の断面図を模式的に示している。なお、上述の第１の実施の形態と同一構成については同番号を付して新たな説明を省略する。
【００４１】
ここでは、半導体チップ３と応力緩衝板１０は先に説明した第１の実施の形態のものと全く同一の構造となっている。
すなわち、応力緩衝板１０は、略中央に開口部１１を備え、この周囲に上下方向に突出する第１、第２の突起１２，１３が切起し加工により一体に設けられる。応力緩衝板１０の素材として、先に説明したようにＦｅ−Ｎｉ合金板（いわゆる  ４２アロイ板）の他に、従来から用いられるＷ材，Ｍｏ材などを採用してもよい。
【００４２】
この実施の形態では、上記ベース基板１Ａの所定部位に凸部１５が一体に設けられることが特徴である。上記凸部１５は平面視で矩形状をなし、応力緩衝板１０の開口部１１の形状寸法と同一である。突出高さは、応力緩衝板１０の第１の突起１２先端から第２の突起１３先端に至る高さと略同一となっている。
【００４３】
ベース基板１Ａの凸部１５は応力緩衝板１０の開口部１１に挿入し嵌合される。応力緩衝板１０の上下両面から第１、第２の突起１２，１３が突出し、これらの先端が半導体チップ３とベース基板１に接しているうえに、凸部１５の先端面が半導体チップ３に接している。
【００４４】
したがって、ベース基板１と半導体チップ３とを接合するはんだ材２の層厚が全面に亘って均一を保持する。溶融したはんだ材２が固化する間に応力緩衝板１０が水平方向に位置ずれすることなく、常に正しい位置に保持される。
【００４５】
半導体チップ３のスイッチング作用にともなう放熱があっても、そのほとんどは半導体チップ３から直接的にベース基板１の凸部１５に伝達され、ベース基板１全体で放熱する。
【００４６】
当然、ある程度の熱は半導体チップ３からはんだ材２と応力緩衝板１０に伝達されるが、開口部１１および第１の突起１２と第２の突起１３を切り起したあとの三角状の孔部１４にはんだ材２が充填される構造（第１の実施の形態）のものと比較しても減少することとなり、熱ストレスがより低減して、はんだ材２の接合信頼性がより向上する。
【００４７】
なお、本発明は以上説明した実施の形態の構成に限定されるものではなく、本発明の要旨を越えない範囲内で種々変形実施が可能であることは勿論である。
【００４８】
たとえば、第１、第２の突起１２，１３は切起し加工によるものではなく、押し出し成形により開口していない凸部であっても支障はない。
【００４９】
【発明の効果】
以上説明したように本発明によれば、応力緩衝板に対する半導体チップおよびベース基板のそれぞれの間隔を均一に、かつ確実に保持して半導体チップとベース基板が受ける熱ストレスを緩衝し、はんだ接合の信頼性の向上化を得るなどの効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る、パワー半導体モジュールの概略の断面図。
【図２】同実施の形態に係る、応力緩衝板に対する加工を説明する平面図。
【図３】同実施の形態に係る、応力緩衝板の斜視図。
【図４】本発明の第２の実施の形態に係る、パワー半導体モジュールの概略の断面図。
【図５】従来の、パワー半導体モジュールの概略の断面図。
【図６】さらに異なる従来の、パワー半導体モジュールの概略の断面図。
【符号の説明】
２…はんだ材、３…半導体チップ、１…ベース基板、１０…応力緩衝板、１２…第１の突起、１３…第２の突起、１１…開口部、１５…凸部。
【図１】
2004186496.tif 000003
【図２】
2004186496.tif 000004
【図３】
2004186496.tif 000005
【図４】
2004186496.tif 000006
【図５】
2004186496.tif 000007
【図６】
2004186496.tif 000008