(57)【要約】【課題】白表示部分の面積に依存した明るさについて違和感を与えることなく電源回路の負担を軽減する。【解決手段】表示画面ＤＳを構成する複数の自己発光素子１０と、複数の自己発光素子１０に映像信号に対応した駆動電流をそれぞれ供給する駆動回路ＹＤ，ＸＤとを備える。特に、駆動回路ＹＤ，ＸＤは複数の自己発光素子１０に流れる駆動電流の合計値の増大に伴って駆動電流を制限するように構成される。【選択図】    図１
2004163673.tif 000002
【特許請求の範囲】
【請求項１】
表示画面を構成する複数の自己発光素子と、映像信号に対応した駆動電流を前記複数の自己発光素子にそれぞれ供給する駆動回路とを備え、前記駆動回路は前記複数の自己発光素子に流れる駆動電流の合計値の増大に伴って前記駆動電流を制限するように構成されることを特徴とする表示装置。
【請求項２】
前記駆動回路は前記映像信号をデジタル形式からアナログ形式に変換するＤ／Ａ変換回路と、前記Ｄ／Ａ変換回路によって参照される所定数の階調基準信号を発生する階調基準回路と、前記複数の自己発光素子に流れる駆動電流の合計値を検出し、この合計値に対応して前記階調基準回路から発生される所定数の階調基準信号を一律にレベル補正する補正回路とを含むことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記階調基準回路は基準電源電圧に対して互いに異なる電圧比に設定される所定数の階調基準電圧をそれぞれ前記所定数の階調基準信号として出力するように接続した複数の抵抗素子からなる分圧回路を含むことを特徴とする請求項２に記載の表示装置。
【請求項４】
前記階調基準回路は基準電源電流に対して互いに異なる電流比に設定される所定数の階調基準電流をそれぞれ前記所定数の階調基準信号として出力するように接続した複数のカレントミラー能動素子からなるカレントミラー回路を含むことを特徴とする請求項２に記載の表示装置。
【請求項５】
前記自己発光素子は有機エレクトロルミネッセンス素子からなることを特徴とする請求項１に記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の表示画素が例えば有機ＥＬ素子のような自己発光素子を用いて構成される表示装置に関する。
【０００２】
【従来の技術】
近年では、有機ＥＬ表示装置のような平面表示装置が注目され、パーソナルコンピュータ、情報携帯端末等の表示装置として盛んに研究開発が行われている。この有機ＥＬ表示装置は、有機ＥＬ表示装置は薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を有する。
【０００３】
この有機ＥＬ表示装置は、一般に供給電流量に対応する輝度で発光する有機ＥＬ素子を用いた複数の表示画素のマトリクスアレイおよびこれら表示画素をそれぞれ駆動する駆動回路を備える。駆動回路は例えばデジタル映像信号をアナログ映像信号に変換するＤ／Ａ変換回路およびこのＤ／Ａ変換回路によって参照される複数の階調基準電圧または電流を発生する階調基準回路を含む。この階調基準回路が例えば基準電源電圧を分圧してこれら階調基準電圧を発生する場合、Ｄ／Ａ変換回路はデジタル映像信号に基づいてこれら階調基準電圧のいずれかを選択しアナログ映像信号として出力する。各表示素子はこのアナログ映像信号に基づいて駆動される。
【０００４】
上述の有機ＥＬ表示装置では、表示画面の明るさが複数の有機ＥＬ素子にそれぞれ流れる電流に依存する。複数の有機ＥＬ素子を最高輝度で発光させて表示画面全体を白表示とする場合には、大きな電力がこれら有機ＥＬ素子にそれぞれ流れる電流の和に対応して消費される結果となる。また、この電力消費はこれら有機ＥＬ素子に流れる電流に見合った電源回路の電流供給能力を要求することから、電源回路の製造コストおよび外形寸法の増大を招く。
【０００５】
【発明が解決しようとする課題】
有機ＥＬ表示装置が組み込まれる機器に依存した例えば製造コスト、消費電力、容積等の制約により上述の問題を回避する必要がある場合、従来は白表示用の輝度を暗く設定してこれら有機ＥＬ素子に流れる電流を低下させるようにしている。しかしながら、白表示部分の面積が表示画面全体の面積に対して少ない場合の輝度も暗いという印象を与えてしまう。
【０００６】
本発明の目的は高階調表示の場合での電力消費を低減可能な表示装置を提供することにある。また、本発明の別の目的は、電源回路の負担を軽減できる表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明によれば、表示画面を構成する複数の自己発光素子と、映像信号に対応した駆動電流をこれら複数の自己発光素子にそれぞれ供給する駆動回路とを備え、この駆動回路はこれら複数の自己発光素子に流れる駆動電流の合計値の増大に伴って駆動電流を制限するように構成される表示装置が提供される。
【０００８】
この表示装置では、駆動回路がこれら複数の自己発光素子に流れる駆動電流の合計値の増大に伴って駆動電流を制限する。駆動電流の合計値は白表示部分の面積割合が表示画面全体に対して多くなった場合に著しく増大するが、この場合に複数の自己発光素子の輝度が駆動電流の制限により一律に低下するため、電源回路の負担を軽減できる。従って、電源回路の製造コストおよび外形寸法の増大を回避することができる。他方、白表示部分の面積割合が表示画面全体に対して少ない場合には、自己発光素子にそれぞれ流れる電流が表示画面全体を白表示にするときのように制限されないため、白表示部分が著しく暗いという印象を与えることも回避できる。上述のような理由から、本表示装置は白表示部分の面積割合に依存した明るさについて違和感を与えることなく電源回路の負担を軽減するきとが可能となる。
【０００９】
【発明の実施の形態】
以下、本発明の一実施形態に係る有機ＥＬ表示装置について図面を参照して説明する。
【００１０】
図１は有機ＥＬ表示装置の回路構成を概略的に示し、図２は図１に示す信号線駆動回路の構成を示し、図３は図１に示す階調基準回路および電流検出回路の構成を示す。この有機ＥＬ表示装置は有機ＥＬパネルＰＮＬと、外部回路基板ＰＣＢと、有機ＥＬパネルＰＮＬおよび外部回路基板ＰＣＢ間に接続されるテープキャリアパッケージＴＣＰを備える。
【００１１】
有機ＥＬパネルＰＮＬは、例えばガラス基板上にマトリクス状に配置され表示画面ＤＳを構成する複数の表示画素部ＰＸ、これら表示画素部ＰＸの行に沿って配置されるｍ本の走査線Ｙ（Ｙ１〜Ｙｍ）これら走査線Ｙに略直交する方向に配置されるｎ本の信号線Ｘ（Ｘ１〜Ｘｎ）、およびこれら走査線Ｙ１〜Ｙｍを駆動する走査線駆動回路ＹＤを含む。行方向に隣接する３個の表示画素部ＰＸは１個のカラー表示画素を構成し、それぞれ赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）で発光する。各表示画素部ＰＸはこれらＲＧＢのうちの対応色で発光する自己発光素子となる有機ＥＬ素子１０、対応走査線Ｙからの制御により対応信号線Ｘ上のアナログ映像信号Ｖｓｉｇを取り込む画素スイッチ１１、この画素スイッチ１１からの映像信号Ｖｓｉｇを保持する容量素子１２、およびこの容量素子１２に保持される映像信号Ｖｓｉｇの制御により有機ＥＬ素子１０に駆動電流ＤＩＤＤを流す電流駆動素子１３を含む。画素スイッチ１１は例えばＮチャネルポリシリコン薄膜トランジスタからなり、電流駆動用素子１３は例えばＰチャネルポリシリコン薄膜トランジスタからなる。有機ＥＬ素子１０は電源線ＶＤＤ，ＶＳＳ間で電流駆動素子１３と直列に接続される。
【００１２】
具体的には、有機ＥＬ素子１０がカソードにおいて電源線ＶＳＳに接続され、アノードにおいて電流駆動素子１３の薄膜トランジスタのドレインに接続される。この電流駆動素子１３の薄膜トランジスタはゲートにおいて画素スイッチ１１の薄膜トランジスタのドレインに接続され、ソース電極において電源線ＶＤＤに接続される。画素スイッチ１１の薄膜トランジスタはソース電極において信号線Ｘに接続され、ゲート電極において走査線Ｙに接続される。容量素子１２は電源線ＶＤＤと電流駆動素子１３の薄膜トランジスタのゲートおよび画素スイッチ１１の薄膜トランジスタのドレインを結ぶ配線により形成される。尚、上述の走査線駆動回路ＹＤは表示画素部ＰＸの薄膜トランジスタと同一プロセスで形成される複数のＰおよびＮチャネルポリシリコン薄膜トランジスタの組み合わせにより構成される。
【００１３】
外部駆動回路ＰＣＢは、パーソナルコンピュータ等の信号源ＳＧからデジタル形式で出力された映像データ信号ＤＡＴＡを受け取り、有機ＥＬパネルＰＮＬを駆動するために様々な制御信号を生成し、さらに映像データ信号ＤＡＴＡの並び替え等のデジタル処理を行うＩＣチップからなるコントローラ部１、外部から供給される電源電圧を安定化して様々なレベルの内部電源電圧に変換するＤＣ／ＤＣコンバータ２を有する。コントローラ部１は様々な制御信号として例えば垂直走査制御信号ＣＴＹおよび水平走査制御信号ＣＴＸを発生する。ここで、垂直走査制御信号ＣＴＹは垂直スタート信号、垂直クロック信号を含む。水平走査制御信号ＣＴＸは水平スタート信号ＳＴＨ、水平クロック信号ＣＫＨ、ラッチ信号ＬＴを含む。垂直走査制御信号ＣＴＹはコントローラ部１から走査線駆動回路ＹＤに供給され、水平走査制御信号ＣＴＸおよび映像データ信号ＤＡＴＡはコントローラ部１から信号線駆動回路ＸＤに供給される。
【００１４】
この外部駆動回路ＰＣＢはテープ・キャリア・パッケージ部ＴＣＰを介して有機ＥＬパネルＰＮＬに接続される。テープ・キャリア・パッケージ部ＴＣＰは各々フレキシブル配線基板上に駆動ＩＣを実装した複数のテープ・キャリア・パッケージを並べたもので、ｎ本の信号線Ｘ１，Ｘ２，Ｘ３，…Ｘｎを映像信号に対応して駆動する信号線駆動回路ＸＤおよび電源線ＶＳＳと電源線ＤＶＳＳとの間に接続される電流検出回路３を含む。
【００１５】
走査線駆動回路ＹＤは垂直スタート信号を垂直クロック信号に同期してシフトすることによりｍ本の走査線Ｙを水平走査期間のうちの有効映像期間に順次選択するゲート駆動電圧（走査信号）を選択走査線Ｙに供給する。
【００１６】
信号線駆動回路ＸＤは、図２に示すように、水平スタート信号ＳＴＨを水平クロック信号ＣＫＨに同期してシフトし、コントロール部１からの映像データ信号ＤＡＴＡを直並列変換するシフトレジスタ２０、ラッチ信号ＬＴの制御によりシフトレジスタ２０から出力される映像データ信号ＤＡＴＡを順次取り込み保持し出力するデータレジスタ２１、映像データ信号ＤＡＴＡをアナログ映像信号Ｖｓｉｇに変換するＤ／Ａ変換回路２２、このＤ／Ａ変換回路２２により参照される所定数の階調基準電圧ＶＲＥＦ（Ｖ１〜Ｖｋ）を生成する階調基準回路ＲＦ、およびＤ／Ａ変換回路２２から得られるアナログ映像信号Ｖｓｉｇを電流増幅して信号線Ｘ１，Ｘ２，Ｘ３，…Ｘｎに出力する出力バッファ回路２３を含む。
【００１７】
階調基準回路ＲＦは図３に示すように電源線ＡＶＤＤおよび電流検出回路３の出力端間に直列接続された抵抗Ｒ０〜Ｒｋからなるラダー抵抗３０を有し、ラダー抵抗３０に印加される基準電源電圧を分圧して所定数の階調基準電圧ＶＲＥＦ（Ｖ１〜Ｖｋ）を生成する。ここで、Ｖ１は最低階調の階調基準電圧であり、Ｖｋは最高階調の階調基準電圧である。
【００１８】
Ｄ／Ａ変換回路２２は各々データレジスタ２１から供給される映像データ信号ＤＡＴＡに基づき所定数の階調基準電圧Ｖ１〜Ｖｋのいずれかを選択し、さらにこれを抵抗分圧して対応するアナログ映像信号Ｖｓｉｇを出力する複数のＤ／Ａ変換部（いわゆる抵抗ＤＡＣ）で構成されている。出力バッファ回路２３は各々対応Ｄ／Ａ変換部からのアナログ映像信号Ｖｓｉｇを対応信号線Ｘに出力する複数のバッファアンプで構成される。
【００１９】
各表示画素部ＰＸは、ＤＣ／ＤＣコンバータ２から電源線ＶＤＤおよびＤＶＳＳ間に供給される画素駆動用電源電圧の下で動作する。走査線Ｙの走査信号が高レベルの期間、画素スイッチ１１のＮチャネル薄膜トランジスタがアクティブ状態であるため、信号線Ｘ上のアナログ映像信号Ｖｓｉｇが容量素子１２の一端側電極に印加され、この容量素子１２を充電する。尚、容量素子１２の一端側電極に最終的にホールドされる電圧は、走査線Ｙの走査信号が低レベルとなった時に信号線Ｘに設定されているアナログ映像信号Ｖｓｉｇである。容量素子１２の一端側電極はさらに電流駆動素子１３のＰチャネル薄膜トランジスタのゲートに接続され、他端側電極はこのＰチャネル薄膜トランジスタのソースに接続されているため、容量素子１２に充電された電圧は、Ｐチャネル型薄膜トランジスタのゲート−ソース間電圧Ｖｇｓとなる。Ｐチャネル型薄膜トランジスタのドレイン−ソース間電流Ｉｄｓはゲート−ソース間Ｖｇｓによって増減する。この場合、電流Ｉｄｓは有機ＥＬ素子１０に流れる電流と同じであるため、アナログ映像信号Ｖｓｉｇによって有機ＥＬ素子１０に流れる電流が変化し、この電流に対応する輝度で発光する。
【００２０】
電流駆動素子１３はＰチャネル薄膜トランジスタであるため、図４に示すようにアナログ映像信号Ｖｓｉｇが小さいほど電源線ＶＤＤから各有機ＥＬ素子１０を介して電源線ＶＳＳに流れる駆動電流ＤＩＤＤは大きくなる。また、アナログ映像信号Ｖｓｉｇと映像データ信号の階調とは図５に示すようにアナログ映像信号Ｖｓｉｇが小さいほど階調値が大きくなる、つまり輝度を高めるような関係にある。
【００２１】
上述の電流検出回路３は電源線ＶＤＤから複数の有機ＥＬ素子１０を介して電源線ＶＳＳに流れる駆動電流ＤＩＤＤの合計値Ｉｅｌを検出するもので、抵抗ＲｅおよびオペアンプＡＭＰにより構成される。抵抗Ｒｅでの降下電圧Ｖｅはこの駆動電流ＤＩＤＤの合計値Ｉｅｌに依存して変化し、オペアンプＡＭＰがこの降下電圧Ｖｅにほぼ等しいボルテージフォロワ電圧Ｖｅ’を出力端から出力する。
【００２２】
この場合、階調基準回路ＲＦのラダー抵抗３０に印加される基準電源電圧は電流検出回路３から出力される電圧Ｖｅ’により補正される。具体的には、階調基準電圧Ｖｋが電流検出回路３の出力電圧Ｖｅ’にほぼ等しく維持されるため、電圧Ｖｅ’が駆動電流ＤＩＤＤの合計値Ｉｅｌの増大に伴って増大すると、電圧Ｖｋもこの増大分だけ図４に太い矢印で示すようにシフトする。このよう電圧Ｖｋがシフトしても、電圧Ｖｋと電圧Ｖ１との差はラダー抵抗３０により等分されるため、映像信号Ｖｓｉｇと階調とは図５に示すものとほぼ同等の関係に維持される。
【００２３】
上述した有機ＥＬ表示装置では、図６に示すように最高階調の基準階調電圧Ｖｋ（≒Ｖｅ’≒Ｖｅ）が従来のように一定でなく、この合計値Ｉｅｌの増大に伴って上昇する。また、電圧Ｖｋの上昇は、Ｐチャネル薄膜トランジスタである電流駆動素子１３によって供給される駆動電流ＤＩＤＤの合計値Ｉｅｌを制限する結果となり、最終的には電圧Ｖｋと駆動電流ＤＩＤＤの合計値Ｉｅｌとは電気的に平衡状態のところで保たれ、駆動電流ＤＩＤＤの合計値Ｉｅｌが定電流となる。
【００２４】
図７に示すように、例えば従来では白表示部分の面積率が大きくなるにつれ、合計値Ｉｅｌが大きくなるが、本発明は最高階調の階調基準電圧Ｖｋが高くなるため合計値Ｉｅｌの増加を抑えることができ、白表示部分の面積率が小さい時は高輝度で各有機ＥＬ素子１０を発光させ、白表示部分の面積率が大きい時は低輝度で各有機ＥＬ素子１０を発光させることにより全有機ＥＬ素子１０で消費される駆動電流ＤＩＤＤの合計値Ｉｅｌに依存した電源回路の負担を軽減することが可能となる。
【００２５】
尚、高階調大面積表示時、つまり白表示部分の面積率が大きいときは、輝度を下げても表示視認上目立たない。
【００２６】
このように、駆動電流ＤＩＤＤの総量に応じて輝度調整を行うことで、電力消費を抑制することが可能となる。
【００２７】
また、駆動電流ＤＩＤＤの総量の増大にともなうパネルの発熱を低減することができ、有機ＥＬ素子の劣化を抑制することができる。
【００２８】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【００２９】
上述の実施形態では、映像信号の書き込みが電圧信号で行われる場合の表示画素について説明したが、これに限定されず、例えば図９に示すような電流信号で駆動されるものであってもよい。このような表示画素を有する表示装置に本発明を適用する場合の一例となる階調基準回路について説明する。つまり上述の実施形態では階調基準回路ＲＦが所定数の階調基準電圧を発生するように構成されたが、Ｄ／Ａ変換回路２２が電流制御型である場合には、階調基準回路が図８に示すように基準電源電流に対して互いに異なる電流比に設定される所定数の階調基準電流ＩＲＥＦ（Ｉ１からＩｋ）をそれぞれ所定数の階調基準信号として出力するように接続した複数のカレントミラー能動素子からなるカレントミラー回路により構成される。具体的には、ｋ＋１個の薄膜トランジスタがカレントミラー能動素子として設けられる。第１の薄膜トランジスタのカレントパスは電源線ＡＶＤＤおよび電流検出回路３の出力端間に接続され、ゲートは電源線ＡＶＤＤ側となる自身のドレインに接続される。残りｋ個の薄膜トランジスタのゲートは第１の薄膜トランジスタのゲートに共通に接続され、カレントパスは電源線ＡＶＤＤおよびＤ／Ａ変換回路２２側に設けられたｋ個の階調基準電流入力端間にそれぞれ接続される。また、ｋ個の薄膜トランジスタは第１の薄膜トランジスタのチャネル幅Ｗに対して、例えばチャネル幅Ｗ，２Ｗ，４Ｗ，８Ｗ，１６Ｗ．．．２Ｋ−１Ｗを持つように設定される。これにより、第１の薄膜トランジスタに流れる電流を基準電源電流とし、これに対して互いに異なる電流比の階調基準電流Ｉ１からＩｋをＤ／Ａ変換回路２２に供給することになる。
【００３０】
階調基準回路ＲＦが上述のように構成される場合でも、階調基準電流Ｉ１からＩｋが電流検出回路３の出力電圧Ｖｅ’により一律にレベル補正する事ができるため、上述の実施形態と同様の効果を得ることができる。
【００３１】
また、上述の実施形態では、単一の階調基準回路ＲＦが全てのＤ／Ａ変換回路２２に対して共通に用いられたが、有機ＥＬ素子のような自己発光素子の発光特性は赤、緑、青のような発光色に対応して大きく異なる場合には、これら発光特性の種類に対応する複数の階調基準回路を設け、これら階調基準回路の各々について上述のような電流検出回路３を接続すればよい。
【００３２】
【発明の効果】
以上のように本発明によれば、表示状態に違和感を与えることなく電源回路の負担を軽減できる表示装置を提供することができる。また、電力消費を抑制し、パネル発熱による素子劣化を抑制できる表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る有機ＥＬ表示装置の回路構成を概略的に示す図である。
【図２】図１に示す信号線駆動回路の構成を示す図である。
【図３】図１に示す階調基準回路および電流検出回路の構成を示す図である。
【図４】図１に示す信号線に出力されるアナログ映像信号と有機ＥＬ素子に流れる駆動電流との関係を示すグラフである。
【図５】図１に示す信号線に出力されるアナログ映像信号と映像データ信号の階調との関係を示すグラフである。
【図６】図１に示す複数の有機ＥＬ素子に流れる駆動電流の合計値と最高階調の階調基準電圧出力との関係を示す図である。
【図７】図１に示す表示画面の白表示面積率と複数の有機ＥＬ素子に流れる駆動電流の合計値との関係を示すグラフである。
【図８】図３に示す階調基準回路を電流制御型のＤ／Ａ変換回路に適用するための変形例の構成を示す図である。
【図９】表示画素の変形例を示す図である。
【符号の説明】
１…コントローラ部
２…ＤＣ／ＤＣコンバータ
３…電流検出回路
１０…有機ＥＬ素子
１１…画素スイッチ
１２…容量素子
１３…電流駆動素子
Ｙ…走査線
Ｘ…信号線
ＸＤ…信号線駆動回路
ＹＤ…走査線駆動回路
ＰＸ…表示画素部
ＰＮＬ…有機ＥＬパネル
ＰＣＢ…外部回路基板
ＲＦ…階調基準回路
ＴＣＴ…テープ・キャリア・パッケージ部
【図１】
2004163673.tif 000003
【図２】
2004163673.tif 000004
【図３】
2004163673.tif 000005
【図４】
2004163673.tif 000006
【図５】
2004163673.tif 000007
【図６】
2004163673.tif 000008
【図７】
2004163673.tif 000009
【図８】
2004163673.tif 000010
【図９】
2004163673.tif 000011