(57)【要約】　　　（修正有）【課題】集積回路にゲート電極１４などの幅の狭いフィーチャーを形成する方法。【解決手段】多結晶シリコンなどのゲート層１４は、基板１２の表面近くに配置され、ハードマスク層１６がゲート層１４の上に形成される。１９３ｎｍのＵＶ光に感光するフォトレジスト１８が、その波長で信頼度の高いパターニングが成された第１の幅（ＣＤ）のフィーチャーを画定するように、ハードマスク層１６の上にパターニングされる。その後、ゲート層１４の表面から取り除くため、ハードマスク層１６がエッチングされる。ハードマスク層１６の時間設定型オーバーエッチングにより、ハードマスクＣＤ及びその上にあるフォトレジスト１８のＣＤが、所望のフィーチャー・サイズまで縮小される。その後、その所望のフィーチャーを形成するため、ゲート層のエッチングが実施される。【選択図】　　　図３
2004031944.tif 000002
【特許請求の範囲】
【請求項１】
集積回路に導電性フィーチャーを形成する方法であって、
基板の表面近くに導電性層を形成し、
導電性材料の層の上に無機物層を形成し、
無機物層の上にフォトレジスト層を形成し、
第１のＣＤ値を有するフォトレジスト・フィーチャーを画定するため、約２４８ｎｍの又はそれよりも短い、選択された波長の光で、フォトレジスト層をフォトリソグラフィによりパターニングし、
フォトレジスト・フィーチャーから離れた位置の導電性層の表面から無機物層を取り除くため、及び、フォトレジスト・フィーチャーの下にあり、第１のＣＤ値と一致するＣＤ値を有する無機物層フィーチャーを画定するため、フォトレジスト・フィーチャーをマスクとして用いて無機物層をエッチングし、
そのＣＤ値を、第１のＣＤ値よりも小さく、選択された波長よりも短い第２のＣＤ値まで低減させるため、無機物層フィーチャーをオーバーエッチングし、このオーバーエッチングは、フォトレジスト・フィーチャーのＣＤ値も低減させ、更に、
無機物層フィーチャー、及びフォトレジスト・フィーチャーの残った部分をマスクとして用いて、導電性層をエッチングする
ことを含む方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路製造の分野に関連し、更に特定して言えば、トランジスタ・ゲート素子の製造に関する。
【０００２】
【従来の技術及びその課題】
集積回路技術における根本的な目標は、回路内にこれまで以上に小さなアクティブ・デバイス及びパッシブ・デバイスを形成することである。トランジスタ及びその他のデバイスの寸法が縮小されるにつれて、所定レベルの機能性を有する集積回路を製造するために必要とされるチップ領域は、クリティカル・ディメンションの縮小量のおよそ二乗に比例して縮小する。チップ領域が一層小さくなれば、それぞれの回路の製造コストが低減するか、或いは逆に、所定のサイズの単一集積回路で提供され得る機能性が増加する。更に、アクティブ・デバイスが一層小さくされるにつれて、集積回路の性能も向上する傾向がある。
【０００３】
金属酸化物半導体（ＭＯＳ）集積回路の場合、基本となる寸法は、トランジスタ・ゲートの物理的な幅であり、これはゲート長とも呼ばれる。このゲート長は、ＭＯＳトランジスタのソースからドレインまでの導電チャネルの長さになる。ＭＯＳトランジスタのトランスコンダクタンス（利得）は、所定のチャネル幅に対して、チャネル長に反比例して変化するので、チャネル長がこれまで以上に縮小されたＭＯＳトランジスタ・ゲートを形成することが望ましい。更に、ゲート長が一層短いデバイスは、集積回路チップ領域を縮小し、理論上、回路密度及び機能性を向上させつつ製造コストを低減させる。このことは非常に重要であるため、集積回路で最も小さなＭＯＳトランジスタのゲート電極の物理的な幅（即ち、「ゲート長」、或いは「ゲート幅」ということもある）は、クリティカル・ディメンション（ＣＤ）と呼ばれこともある。
【０００４】
集積回路製造技術における最近の改良により、例えば、現在、ＭＯＳトランジスタ・ゲートの長さが１００ｎｍよりも短い、非常に小さなトランジスタが形成されている。この技術では基本的なことでもあるが、これらのトランジスタ・ゲートは、通常、多結晶シリコン（ポリシリコン）で形成され、それらは、高融点金属珪化物などの一層導電性の高い材料で覆われることもある。トランジスタ・ゲートのサイズ及び位置は、フォトリソグラフィによって、及びポリシリコン材料のマスク・エッチングによって画定される。しかし、たとえ位相シフト・レチクルを用いたとしても、現在のリソグラフィでプリントされ得るよりも小さなゲート長を有するトランジスタの需要がある。
【０００５】
トランジスタ・ゲートを、フォトリソグラフィのエネルギーの波長よりも短い長さに画定するための既知の技術には、パターニングされたフォトレジストの「トリミング」が含まれる。図１ａから図１ｆは、この従来の方法を、基板２の表面に形成されるデバイスの一例を用いて示す。典型的に、基板２は、ウェル及び或いは更にエピタキシャル層など、ドーピングされる領域を含む。ＭＯＳトランジスタでは典型的であるが、一般的に、熱二酸化シリコンのみで形成される、或いはシリコン窒化物との組合せで形成されるゲート誘電体層３が、基板２とゲート層４との間に存在する。ゲート層４は、典型的にポリシリコンで形成されるが、代わりに、タングステンなどの高融点金属を含むポリシリコンの積層で形成されてもよく、或いは、高融点金属の層であってもよい。この従来の例では、ゲート層４の上にハードマスク層６が重なっている。ハードマスク層６は、二酸化シリコン、シリコン窒化物、シリコン酸化窒化物、又はこれらの材料の積層で形成され得る。更に、ハードマスク層６は、反射防止層としても機能する。
【０００６】
この従来の例では、ハードマスク層６の上にフォトレジスト層８が重なっている。従来のプロセスでは、フォトレジスト層８は、例えば２４８ｎｍの波長の紫外光に感光する。フォトレジスト層８は、ポジ型又はネガ型のいずれであってもよく、ポジ型フォトレジストの場合、光に露光された部分が現像後にマスクとして残り、一方、ネガ型フォトレジストの、光に露光された部分は現像後に取り除かれる。いずれの場合でも、図１ｂは、フォトレジスト層８の選択された部分を、マスク又はレチクルを介してフォトリソグラフィ露光した結果を示し、その結果、フォトレジスト層８のうち選択された部分のみが残る。図１ｂの場合、フォトレジスト層８の残った部分は、従来の方法で、上に重ねたマスク又はレチクルによって画定されたとおりに、幅ｗｐを有する。しかし、上述のようにクリティカル・ディメンション（ＣＤ）値とも呼ばれる、この幅ｗｐは、所望の最終的なゲート長よりも幅広い。
【０００７】
図１ｃは、ＣＤ値ｗｐにパターニングした後のフォトレジスト層８の「トリミング」を示す。この構造体は、例えば、反応種として酸素を含むドライ・エッチング又はプラズマ・エッチングなどのケミストリーにさらされ、これにより、フォトレジスト層８が実質的に等方性エッチングされてその側面及び上部が取り除かれる。このエッチングは、一般的に、所望のＣＤ低減に応じて、及びフォトレジスト層８のエッチング速度に応じて持続時間が決められる、時間設定型エッチングである。図１ｃに示すように、このトリミング・エッチングの結果、フォトレジスト層８は概してＷＲのＣＤ値を有する。このように、このＣＤ値ＷＲは、ゲート層４がエッチングされるべき所望のゲート長であり、現在のプロセスではおよそ１００ｎｍ又はそれより短くなり得る。
【０００８】
次に、トリミングされたフォトレジスト層８をマスクとして用いて、ハードマスク層６がエッチングされ、その結果、図１ｄに示す構造体となる。このハードマスク・エッチングは、フォトレジスト８もある程度取り除く傾向があり、トリミングされたフォトレジスト層８は、そのパターンをハードマスク層６にうまく転写するのに充分な厚みである必要がある。ハードマスク・エッチングの後、その後に続くプロセスのいかなる汚染源をも取り除くため、フォトレジスト層８の残った部分がアッシングされる。ゲート層４は、パターニングされたハードマスク層６をマスクとして用いてエッチングされ、その結果、図１ｅに示す構造体となる。その後、ハードマスク層６が取り除かれ、図１ｆに示すように、所望のフィーチャー長さＷＲのゲート層４が残る。
【０００９】
この従来のプロセスは、従来の２４８ｎｍ用フォトレジストでは、かなりうまく機能することが分かっている。これは、この種類のフォトレジストが非常に安定しているためである。しかし、上述のように、これまで以上に収縮させたゲート電極を形成することが望ましく、従って一層波長の短いフォトリソグラフィが望ましく、更に一層短い波長のＵＶ光に感光するフォトレジストが必要とされている。
【００１０】
最近開発されているフォトレジストの１つの種類は、１９３ｎｍのＵＶ光に感光するフォトレジストである。このフォトレジストの例には、スミトモから入手可能なＰＡＲ−７０７及びＰＡＲ−７１０、及びＪＳＲから入手可能なＡＲ２３７がある。今のところ、１９３ｎｍ用レジストは、プリントされた線が粗い場合がある点、及びこれらのレジストがあまり安定していない点で、まだ開発途上である。１９３ｎｍ用フォトレジスト線は、トップダウン走査型電子顕微鏡（ＳＥＭ）によって測定されるとき、収縮することも分かっている。更に重要なことに、これらのフォトレジストからパターニングされた線はエッチング・プロセス中に非常に速く収縮するため、これらのフォトレジストは、エッチング・プロセスに対してあまり耐性がない。１９３ｎｍ用フォトレジストの不安定性は、そのマスキング性能に影響を与える。図１ｃに示すように、１９３ｎｍ用フォトレジストの従来のトリミングの結果は、そのパターンを、下にあるハードマスク又はＡＲＣに適切に転写するのに充分な厚みではないフォトレジスト・フィーチャーとなることが分かっている。この問題を解決するために１９３ｎｍ用フォトレジストが一層厚い層に適用される場合、その過剰な高さを１００ｎｍより狭い幅で支えることができず、過剰に厚い１９３ｎｍ用フォトレジスト線の崩れが観察されている。過剰なフォトレジスト高さは、最近のディープＵＶフォトリソグラフィに現在ある、非常に浅い焦点深度とも相容れない。
【００１１】
更なる背景として、２４８ｎｍ用フォトレジスト要素でマスキングされたフィーチャーで酸化物及び窒化物などのハードマスク材料をエッチングするために、ハロゲン含有エッチング・ケミストリーが用いられることが知られている。
【００１２】
【課題を達成するための手段及び作用】
従って、本発明の目的は、フィーチャーのクリティカル・ディメンションを、フォトリソグラフィ露光の波長よりも短くし得るプロセスを提供することである。
【００１３】
本発明の更なる目的は、１９３ｎｍ用フォトレジストと共に用いるのに適するようなプロセスを提供することである。
【００１４】
本発明の更なる目的は、実際に容易に制御し得るようなプロセスを提供することである。
【００１５】
本発明の更なる目的は、従来のプロセス・ケミストリーと互換性があるようなプロセスを提供することである。
【００１６】
本発明の更なる目的は、ハードマスク層を画定する際に必要とされるフォトレジストの厚みを最小にするようなプロセスを提供することである。
【００１７】
本発明の他の目的及び利点は、図面と共に以下の明細書を参照すれば、当業者には明らかであろう。
【００１８】
本発明は、金属酸化物半導体（ＭＯＳ）トランジスタのゲート電極など、クリティカル・ディメンション・フィーチャーを形成するためのフォトリソグラフィのプロセスに用いることができる。フォトレジスト・フィーチャーは、例えば、１９３ｎｍの光に感光するフォトレジスト材料を用い、マスク又はレチクルを介してこのフォトレジストを１９３ｎｍの光に露光することによって、パターニングされる。フォトレジストは、二酸化シリコン、シリコン酸化窒化物、シリコン・リッチ窒化物、及びシリコン窒化物のうち１つ又はそれ以上の層を含む、１つ又はそれ以上の無機物層から成るハードマスク材料の上に重なっている。フォトレジストのフォトリソグラフィによるパターニングは、そのフィーチャーの所望の最終的な幅、即ち、クリティカル・ディメンション（ＣＤ）値よりも幅の広いフィーチャーを画定する。その後、この幅の広いＣＤ値でハードマスク・フィーチャーを画定するため、ハードマスクのエッチングが成される。その後、ハードマスク・フィーチャー及びフォトレジストを所望のクリティカル・ディメンション値まで「トリミング」するため、ハードマスク・フィーチャーとフォトレジスト・フィーチャーのオーバーエッチングが成される。その後、フォトレジストが取り除かれ、残っているハードマスクは、その材料のクリティカル・ディメンション・フィーチャーを画定するため、その下にあるゲート層材料のエッチングに用いられる。
【００１９】
【実施例】
次に、金属酸化物半導体（ＭＯＳ）トランジスタのポリシリコン・ゲート電極の形成に関する、好ましい実施例に関連して本発明を詳細に説明する。ポリシリコン・ゲートＭＯＳデバイスのこの特定の用途を選択した理由は、本発明はこの構造体に適用されるとき特に有益であるためである。当技術分野において既知であるように、ＭＯＳゲート長は、多くの集積回路デバイスにおいてクリティカル・ディメンションとなることがあり、主に、その集積回路によって占有される全体のチップ領域を決定する。本発明は、この最小のフィーチャー・サイズを形成する際に利点があるため、この用途において特に有益である。しかし、本発明は、バイポーラなどＭＯＳ以外の技術の集積回路、ポリシリコン以外の材料で形成されるゲート電極、及びその他の代替の実施例を含む、他の半導体デバイス及びデバイス・フィーチャーと関連しても用いられ得、代替として用いられ得ると考えられる。これらの及びその他の代替の実施例は、本発明の特許請求の範囲に包含されると考えられる。
【００２０】
図２ａ及び図２ｂは、本発明のこの好ましい実施例に従ったトランジスタ１０を、それぞれ断面図及び平面図で示す。本発明のこの例では、トランジスタ１０は、低ドープ・ドレイン（ＬＤＤ）のタイプの金属酸化物半導体（ＭＯＳ）トランジスタである。トランジスタ１０は基板１２の表面に形成される。基板１２は、トランジスタ１０を形成するのに適当な導電型及びドーピングの、従来のバルク・シリコン基板であってよく、その表面に、適当なアクティブ領域を提供するためのエピタキシャル層を含み得る。更に、相補型ＭＯＳ（ＣＭＯＳ）回路では一般的であるが、ドーピングされたウェルが基板１２の表面に形成されてもよい。更に代替例として、基板１２は、シリコン・オン・インシュレーター（ＳＯＩ）ウエハの半導体層に相当してもよく、或いは更なる代替例として、シリコン以外の半導体材料で形成されてもよい。
【００２１】
本発明の好ましい実施例に従ったトランジスタ１０において、ゲート電極１４は、ポリシリコンで形成され、基板１２の表面のゲート誘電体層１３の上に重なっている。当技術分野において既知であるように、ゲート電極１４は、金属珪化物で覆われていてもよく、ポリシリコンと高融点金属の積層として構成されてもよく、或いは、代わりにタングステンなどの高融点金属で形成されてもよい。ソース／ドレイン領域１６は、基板１２に形成される、拡散ドープされる部分であり、ゲート電極１４に関連して自己整合されるように、ゲート電極１４が形成された後に形成されることが好ましい。本発明のこの実施例では、ゲート電極１４の側面に絶縁体フィラメント１５が形成され、これらは、ＬＤＤソース／ドレイン領域１６を形成する際にスペーサとして用いられる。この種のトランジスタに関して当技術分野において既知であるように、ソース及びドレイン領域１６の低ドープ拡張部は、ゲート電極１４自体で自己整合される低ドーズ量イオン注入によって形成され、一層大量のソース／ドレイン注入が側壁フィラメント１５に自己整合されて、ソース／ドレイン領域１６の形成が完了する。もちろん、トランジスタ１０は、代わりに、低ドープ拡張部なしに形成されてもよく、或いは、例えば、ドレイン拡張ＭＯＳトランジスタに用いられるような別の技術に従って形成されてもよい。
【００２２】
このようにして、図２ａ及び図２ｂから明らかなように、ゲート電極１４の幅が、ソース／ドレイン領域１６の間のゲート誘電体層１３の下のチャネル長を画定する。当技術分野では基本的なことであるが、トランジスタ１０のトランスコンダクタンスは、チャネル幅とこのチャネル長との比率に依存する。従って、過度に低い電圧でそのデバイスがリークしやすい或いはブレイクダウンするほど、そのチャネルが短くないと仮定すれば、一般的には、チャネル長が一層短いと所定のチャネル幅に対する利得が一層高くなる。或いは、それに応じてチャネル幅も縮小される場合、チャネル長が一層短ければ、所定のトランスコンダクタンスのトランジスタを一層小さな領域に形成することができる。従って、トランジスタ・ゲート長がこれまで以上に短く、そのためチャネル長がこれまで以上に短いＭＯＳトランジスタを形成することが望ましい。最近は、従来の技術を用いて、ゲート長が１００ｎｍの及びそれより短いデバイスが製造されている。
【００２３】
次に、図３ａから図３ｆを参照して、本発明の好ましい実施例に従ってゲート電極１４を形成する方法を詳細に説明する。図３ａから図３ｆは、図２ａの断面図と同じ見方で、トランジスタ１０の形成を種々の製造段階で示す断面図である。図３ａに示すように、ゲート誘電体層１３は、基板１２の表面に配置され、好ましくは、基板１２のその表面のシリコンの熱酸化によって、又はシリコン窒化物のデポジションによって、或いはゲート誘電体１３の特定の構成のための他の既知の技術によって、形成される。ゲート層１４は、ゲート誘電体１３の上にデポジットされる。本発明のこの好ましい実施例に従って、ゲート層１４は多結晶シリコンで形成され、その場合、そのデポジションは化学蒸着によって成されることが好ましい。代替例として、その材料に適当な方法でデポジットされた他の材料をゲート層１４に用いてもよい。
【００２４】
図３ａに示すように、本発明のこの好ましい実施例に従って、ハードマスク層１６が、プロセスのこの段階のゲート層１４の上に配置される。図３ｂの拡大図に示すように、本発明の一例の実施例において、ハードマスク層１６は、ゲート層１４に隣接して配置されるシリコン・リッチ窒化物（ＳＲＮ）層１６ａから始まる三層を成して形成される。当技術分野において既知であるように、シリコン・リッチ窒化物層１６ａは、化学的にはシリコン窒化物であるが、化学量論のシリコン窒化物（Ｓｉ３Ｎ４）よりもシリコン濃度が高い。その後、シリコン、酸素、及び窒素の混合物であるシリコン酸化窒化物（ＳｉＯＮ）層１６ｂが、シリコン・リッチ窒化物層１６ａの上に配置される。シリコン酸化窒化物層１６ｂは、シラン（ＳｉＨ４）及びＮ２Ｏなどのガスの適切な組み合わせの化学蒸着チャンバによって形成されることが好ましい。時には、ウエハは、エッチングされ得る前にリソグラフィで再加工されなければならず、レジストをウエハから取り除かねばならず、ウエハが再びパターニングされなければならないこともある。この再加工のため、ＳｉＯＮ層１６ｂの上部に薄い酸化物層１６ｃをデポジットすることが利点となり得る。ＳＲＮ層１６ａ、ＳｉＯＮ層１６ｂ、及び酸化物層１６ｃは、ハードマスクとして、及びフォトリソグラフィ中の反射を低減するための反射防止コーティングとしてのいずれにも機能する。代替例として、ハードマスク層１６は、所望であれば、特定の用途に応じて単一層で構成されてもよい。
【００２５】
図３ａに示したプロセスの時点で、ハードマスク層１６の上にフォトレジスト層１８も配置される。本発明のこの好ましい実施例に従って、層１８のフォトレジストは、１９３ｎｍの及びそれに近い波長の光に感光する。当技術分野において既知であるように、この極度のディープＵＶに感光するフォトレジストは、非常に幅の狭いフィーチャーをパターニングする際に有用である。本発明のこの好ましい実施例に従ったフォトレジスト層１８として用いるのに適する１９３ｎｍ用フォトレジストの一例は、スミトモから入手可能なＰＡＲ−７０７である。図３ａに示した構造体を形成した後、フォトレジスト層１８は、トランジスタ１０のゲート電極１４を形成するのに適当なパターンを有するマスク又はレチクルを介して、従来の方法でフォトリソグラフィ露光される。この露光のＵＶ光の波長は、当然、フォトレジスト層１８の１９３ｎｍ用の感光度に適合する。
【００２６】
トランジスタ１０が具現されるウエハ全体が露光された後、ゲート層１４のエッチングされるべき位置から、フォトレジスト層１８の不要な部分を取り除くため、露光されたフォトレジストが現像される。その結果の構造体は、ハードマスク層１６及びゲート層１４のうち、その後に続くエッチングから保護するべき位置のフォトレジスト部分１８を含む。図３ｃは、本発明のこの実施例に従ったフォトレジスト層１８のフォトリソグラフィ露光及び現像の結果を示す。図３ｃに示すように、残ったフォトレジスト１８は、幅、即ち、クリティカル・ディメンション（ＣＤ）値ＷＰを有するフィーチャーである。「ＣＤ値」という用語は、「ゲート幅」、「ゲート長」、又は「チャネル長」という用語を指す場合から生じ得る混乱を避けるため、この説明では、トランジスタのソースとドレインとの間の方向の最終的なゲート電極１４の長さに関連する、このフィーチャー及び他の類似のフィーチャーのこの大きさ（ｍｅａｓｕｒｅｍｅｎｔ）を指すために用いられる。本発明のこの実施例において、フィーチャーＣＤ値ＷＰは、最終的なゲート電極１４の長さよりもかなり長く、好ましくは、例えば、およそ１１０ｎｍから１３０ｎｍのバイナリ・マスクを用いることによって、１９３ｎｍの波長光で信頼度の高いパターニングが成され得るＣＤ値である。当技術分野において既知であるように、フィーチャーＣＤ値ＷＰは、位相シフトマスキング及びその他の技術を用いることにより、実際には光波長よりも短くなることもあるが、それでも最終的なゲート長（ＣＤ）よりも実質的に長い。
【００２７】
フォトレジスト層１８のフォトリソグラフィによるパターニングの後、残ったフォトレジスト１８の下から、それ以外の位置のハードマスク層１６を取り除くため、この構造体がエッチングされる。このエッチングは、フォトレジスト１８がその値までパターニングされた、フィーチャーＣＤ値ＷＰを用いて成される。本発明のこの実施例に従って、ハードマスクのエッチングの前は、フォトレジスト１８に対し、いかなる線ＣＤ縮小、又は「トリミング」も成されない。ハードマスク層１６のエッチングは、活性エッチャント種が、プラズマ活性化炭素含有ハロゲン（ｐｌａｓｍａ−ａｃｔｉｖａｔｅｄ　ｃａｒｂｏｎ−ｂｅａｒｉｎｇｈａｌｏｇｅｎ）、及び酸素の両方を含む、プラズマ・エッチング（「ドライ」エッチングと呼ぶこともある）であることが好ましい。ハードマスク層１６のプラズマ・エッチングの一例は、エッチャント種としてＣＦ４及びＯ２を用い、極めて低圧（およそ４ｍＴｏｒｒ）で、５０Ｗのバイアス及び５００Ｗのソース電源（ｓｏｕｒｃｅ　ｐｏｗｅｒ）で実施されるプラズマ・エッチングであり、好ましくは、ＣＦ４の流量は約７５ｓｃｃｍであり、Ｏ２の流量は約５ｓｃｃｍである。このエッチングは、ハードマスク層１６が取り除かれるまで行なわれる。このエッチングの持続時間は、従来のエンドポイント検出技術によって制御されることが好ましく、その例には、発光モニタリング、レーザー・インターフェロメトリー、プラズマ・ガス組成モニタリング、又はウエハ・インピーダンス・モニタリングが含まれる。その結果の構造体を図３ｄに示す。この図面から明らかなように、このハードマスク・エッチングは、酸素エッチング種が存在するため、及びプラズマに存在する高エネルギーイオンの衝撃のため、上部からフォトレジスト層１８の一部も取り除く。更に、ハードマスク・エッチングは、ポリシリコン層１４を僅かにエッチングすることも図３ｄから明らかである。
【００２８】
本発明のこの実施例に従って、ポリシリコン・ゲート層１４の表面からのハードマスク層１６のエンドポイント・エッチングの後、ハードマスク層１６と残ったフォトレジスト・フィーチャー１８の積層は、次に線ＣＤ縮小される。このトリミングは、マスクされていない位置のゲート層１４からハードマスク層１６を取り除くために用いたものと同じ又は若干異なる条件及びケミストリーで、ハードマスク層１６をオーバーエッチングすることによって成され得、このオーバーエッチングは、所望の線ＣＤ縮小を達成するために選択された特定の時間の間継続する。本発明に関連して、ハードマスク層１６のオーバーエッチングは、オーバーエッチングによって減らされる、上に重なるフォトレジスト１８の量と実質的に一致する量だけハードマスクを減らすことが分かっている。言い換えれば、フィーチャーＣＤは、フォトレジスト１８と、下にあるハードマスク層１６のフィーチャーとの両方に対し、実質的に同じ速度で縮小する。ハードマスク層１６のフィーチャーの上面にフォトレジスト１８があることにより、ハードマスク層１６の厚みを減らすことからこのオーバーエッチングをマスキングして、フォトレジスト層１４を適切にマスキングできるようにハードマスク層１６のデポジットされた厚みを維持する。図３ｅは、このオーバーエッチングの結果を示し、ハードマスク層１６及び残ったフォトレジスト１８のフィーチャーＣＤ値ＷＲが提供され、これは、パターニングされたフィーチャーＣＤ値ＷＰよりも実質的に小さい。ポリシリコン層１４の露出された表面は、このオーバーエッチング中に更に幾らかエッチングされる。
【００２９】
フィーチャーＣＤ縮小は代替の方法で行なうこともできる。この代替の方法では、オーバーエッチング工程の時間は一定であるが、オーバーエッチング工程の酸素の量が、所望のフィーチャーＣＤ値ＷＲを達成するように変えられる。
【００３０】
本発明の好ましい実施例に従って、フィーチャーＣＤ値ＷＲは１００ｎｍよりも小さく、例えば、最新の技術により、およそ９０ｎｍになると考えられる。図３ｅの断面図でははっきりしないが、ハードマスク・オーバーエッチング中に線ＣＤ縮小された後の、プロセスのこの段階のハードマスク層１６及びフォトレジスト１８のフィーチャーは非常に均一であり、エッジ粗さは、従来の方法で達成されていたよりもずっと小さいことが分かっている。本発明によって達成されるゲート・フィーチャーのこの良好な画定により、最終的なトランジスタ１０の正確なフィーチャー・サイジングができるようになり、このエッジ滑らかさにより、許容度及び信頼度が改善された、幅の狭いゲート・フィーチャーが形成され得るため、デバイス性能が改善される。
【００３１】
オーバーエッチングの程度（パターニングされたフィーチャーＣＤ値ＷＰと縮小されたフィーチャーＣＤ値ＷＲとの差）は、オーバーエッチングのエッチング・ケミストリー及び持続時間に依存する。酸素は、フォトレジスト１８のＣＤを縮小させる活性種であり、ＣＦ４又は他の活性ハロゲンは、ハードマスク層１６のＣＤを縮小させると考えられている。図４は、本発明の好ましい実施例に従って達成される線幅縮小に対する、時間及び酸素濃度の影響を示し、その他の全ての変数は同じである。図４において、線ＣＤ縮小は、「クリティカル・ディメンション・ロス」の代りに「ＣＤロス」と呼び、これは、パターニングされたフィーチャー幅ＷＰと縮小されたフィーチャー幅ＷＲとの差を指す（即ち、フィーチャーの両方の側を含む）。プロット２０は、オーバーエッチング・ケミストリーに酸素が全く含まれない場合の線ＣＤ縮小を示す。図４から明らかなように、酸素が存在しないと、比較的長い時間でも僅かな線ＣＤ縮小しか達成されない。プロット２２は、５ｓｃｃｍの流量の酸素でのオーバーエッチング時間に対する線ＣＤ縮小を示し、プロット２４は、８ｓｃｃｍの流量の酸素でのオーバーエッチング時間に対する線ＣＤ縮小を示す。本発明に従って、酸素の流量がプロット２４の８ｓｃｃｍよりもずっと多く増加されると、線ＣＤ縮小は飽和状態になる傾向があることも分かっている。図４の例では、比較的短い時間で妥当な線ＣＤ縮小が達成されるうえ、オーバーエッチングの良好な程度の制御性が提供されるため、５ｓｃｃｍの酸素流量が好ましいと考えられる。
【００３２】
更に、活性種は、フォトレジスト１８の線ＣＤ縮小を制御する際に互いに作用し合う傾向があると考えられている。特に、本発明に関連して、ＣＦ４の活性種をＣＨＦ３に置き換えた場合、線ＣＤ縮小は更に一層遅くなることが分かっている。代わりに、純Ｏ２（制御を改善するためヘリウムで希釈される）が用いられる場合、線幅縮小の速度は最大となる。これらの結果から、ＣＦ４及びＣＨＦ３の活性種の炭素は、フォトレジスト１８及びハードマスク層１６の側面に沿ってポリマーを形成し得、これが線ＣＤ縮小を制御可能な速度まで遅らせると考えられる。しかし、代わりに、或いはそれに加えて、それによって活性種が相互作用する、その他の物理的メカニズムが線ＣＤ縮小を制御している可能性もある。
【００３３】
本発明の好ましい実施例に従ったハードマスク層１６のオーバーエッチングは、上に重なるフォトレジスト層１８のＣＤを縮小させるだけでなく、ハードマスク層１６の上からフォトレジスト１８がほぼ完全に取り除かれ得る程度まで、フォトレジスト１８の厚みも減らす可能性がある。しかし、オーバーエッチングによってハードマスク層１６の厚みが減らされないように、オーバーエッチングの間ハードマスク層１６の上面に少なくとも幾らかのフォトレジスト１８がその場に残っていることが好ましい。このようにして、この後説明するように、下にあるポリシリコン・ゲート層１４のエッチングの間、ポリシリコン・ゲート層１４の優れたマスキングを提供するために、ハードマスク層１６は充分な厚みのまま残る。幾らかのフォトレジスト１８がその場に残る程度まで、この材料を揮発して取り除くため、ハードマスク・オーバーエッチングの後、酸素アッシングが成される。
【００３４】
代替として、ハードマスク層１６は、必ずしもハードマスクとして機能する必要はなく、反射防止コーティングとしてのみ機能するのに充分な薄さに作られてもよいと考えられる。この場合、「ハードマスク」層１６のオーバーエッチングの後、ポリシリコン・ゲート層１４のエッチングの間マスクとして機能するのに充分な厚みのフォトレジスト１８がその場に残っている必要がある。
【００３５】
その後、ハードマスク層１６をマスクとして用いて、ポリシリコン・ゲート層１４がエッチングされる。このエッチングは、従来のポリシリコン・エッチング・ケミストリーを用いるプラズマ・エッチングであることが好ましい。ポリシリコン・エッチングの一例は、多段階エッチング・シーケンスである。
【表１】
2004031944.tif 000003
このシーケンスの第１段階は、必ずしも必要ではないが、アッシング工程中に形成され得るいかなる酸化物も、実際のポリシリコン・エッチング工程の前に取り除くことを確実にするために含まれてもよい。第２及び第３段階は主たるポリシリコン・エッチング工程であり、第４段階は、いかなるポリシリコン・フィラメント及び同様の不要なアーティファクトをも取り除くためのオーバーエッチング工程である。
【００３６】
ゲート層１４が、高融点金属又はそれらの窒化物を含む、他の材料で形成される場合、当然、エッチング・プロセスはそれに応じて修正され得る。
【００３７】
このゲート層エッチングの結果を図３ｆに示す。ゲート層１４は、ゲート誘電体１３の表面から取り除かれるが、ハードマスク層１６の残った部分の下にある所望の位置には残る。この段階の残ったゲート層１４のＣＤは、ゲート層１４の任意のオーバーエッチングの範囲と共に、ハードマスク層１６のＣＤによって画定される。本発明のこの実施例に従って、及び上述のように、このフィーチャーＣＤは１００ｎｍよりも小さく、例えば、最新の技術を用いておよそ９０ｎｍになり得ると考えられる。このゲート長は、１９３ｎｍ用フォトリソグラフィによる信頼度の高い直接パターニングによって成され得るよりも小さい。
【００３８】
再び図２ａ及び図２ｂを参照し、トランジスタ１０の形成の残りのプロセス工程が実施され、これらは、ＬＤＤソース／ドレイン領域１６の形成、所望であれば、その後のソース、ドレイン、及びゲートの窒化、及び同様のものを含む。この残りのプロセスは、トランジスタ１０などの非常にチャネルの短いデバイスに対して、従来の方法で実施することができる。
【００３９】
本発明に従って、幅の狭いデバイス・フィーチャーの形成における重要な利点が得られる。パターニングされるフィーチャーのフォトリソグラフィ画定に用いられる光の波長よりも短くされ得る、デバイス・フィーチャーを形成する方法が提供され、この方法において、フィーチャーＣＤの均一性は、従来の技術よりも著しく改善される。極度のディープＵＶ（〜１９３ｎｍ）用フォトレジストの不安定性は、本発明に従って、フォトリソグラフィによりパターニングされたフォトレジストをマスクとして用いて、下にあるマスク層をエッチングした後、線ＣＤ縮小を行なうことによって克服される。更に、本発明により、オーバーエッチング工程の時間又はオーバーエッチング工程のケミストリーの調節により、ハードマスク及びフォトレジストの線ＣＤ縮小を正確に制御できる。このように、これらの利点は、過度に厚いフォトレジスト層を必要とせずに達成される。
【００４０】
本発明を好ましい実施例に従って説明したが、もちろん、これらの実施例の変形及び代替、即ち、本発明の利点及び利益をもたらすこのような変形及び代替は、本明細書及びその図面を参照すれば当業者には明らかであると考えられる。このような変形及び代替は、本発明の特許請求の範囲に包含されると考えられる。
【００４１】
以上の説明に関し、更に以下の項目を開示する。
（１）　集積回路に導電性フィーチャーを形成する方法であって、
基板の表面近くに導電性層を形成し、
導電性材料の層の上に無機物層を形成し、
無機物層の上にフォトレジスト層を形成し、
第１のＣＤ値を有するフォトレジスト・フィーチャーを画定するため、約２４８ｎｍの又はそれよりも短い、選択された波長の光で、フォトレジスト層をフォトリソグラフィによりパターニングし、
フォトレジスト・フィーチャーから離れた位置の導電性層の表面から無機物層を取り除くため、及び、フォトレジスト・フィーチャーの下にあり、第１のＣＤ値と一致するＣＤ値を有する無機物層フィーチャーを画定するため、フォトレジスト・フィーチャーをマスクとして用いて無機物層をエッチングし、
そのＣＤ値を、第１のＣＤ値よりも小さく、選択された波長よりも短い第２のＣＤ値まで低減させるため、無機物層フィーチャーをオーバーエッチングし、このオーバーエッチングは、フォトレジスト・フィーチャーのＣＤ値も低減させ、更に、
無機物層フィーチャー、及びフォトレジスト・フィーチャーの残った部分をマスクとして用いて、導電性層をエッチングする
ことを含む方法。
【００４２】
（２）　第１項に記載の方法であって、無機物層が反射防止性である方法。
（３）　第１項に記載の方法であって、無機物層が、シリコン窒化物層又はシリコン・リッチ窒化物層又はシリコン酸化窒化物層又はシリコン酸化窒化物の層の下にあるシリコン・リッチ窒化物の層を更に含む方法。
（４）　第１項に記載の方法であって、選択された波長が、約１９３ｎｍ又はそれよりも短い方法。
（５）　第１項に記載の方法であって、オーバーエッチング工程が、酸素と炭素含有ハロゲン化合物を含む反応性ガスの混合物で無機物層をプラズマ・エッチングすることを含む方法。
（６）　第１項及び第５項に記載の方法であって、
無機物層をエッチングする工程は、エッチング・エンドポイントが検出されるまで継続され、
オーバーエッチング工程は、選択された時間の間プラズマ・エッチングを継続する
ことを含む方法。
（７）　第６項に記載の方法であって、無機物層フィーチャー及びフォトレジスト・フィーチャーの線ＣＤ縮小の所望の速度に従って、酸素の流量を制御することを更に含む方法。
（８）　第５項に記載の方法であって、炭素含有ハロゲン化合物が、ＣＦ４又はＣＨＦ３又はＣＨＦ３とＣＦ４の混合物である方法。
（９）　第５項に記載の方法であって、無機物層をエッチングする工程が、酸素とヘリウムを含むガスの混合物の存在下で無機物層をプラズマ・エッチングすることを含む方法。
（１０）　第１項に記載の方法であって、無機物層フィーチャーが、導電性層をエッチングする工程でハードマスクとして機能するように、オーバーエッチング工程によってフォトレジスト・フィーチャーが実質的に完全に取り除かれる方法。
【００４３】
（１１）　集積回路にゲート電極１４などの幅の狭いフィーチャーを形成する方法が開示される。多結晶シリコンなどのゲート層１４は、基板１２の表面近くに配置され、ハードマスク層１６がゲート層１４の上に形成される。ハードマスク層１６は、シリコン・リッチ・シリコン窒化物、シリコン酸化窒化物、及び酸化物などの１つ又はそれ以上の誘電体層（１６ａ，１６ｂ，１６ｃ）を含む。１９３ｎｍのＵＶ光に感光するフォトレジスト１８が、その波長で信頼度の高いパターニングが成された第１の幅（ＣＤ）のフィーチャーを画定するように、ハードマスク層１６の上にパターニングされる。その後、ゲート層１４の表面から取り除くため、ハードマスク層１６がエッチングされる。ハードマスク層１６の時間設定型オーバーエッチングにより、ハードマスクＣＤ及びその上にあるフォトレジスト１８のＣＤが、所望のフィーチャー・サイズまで縮小される。その後、その所望のフィーチャーを形成するため、ゲート層のエッチングが実施される。
【図面の簡単な説明】
【図１】従来のプロセスに従ったゲート電極の形成を示す断面図。
【図２】本発明の好ましい実施例に従って形成されるゲート電極を示す断面図及び平面図。
【図３】本発明の好ましい実施例に従ってゲート電極を形成する方法を示す断面図。
【図４】本発明の好ましい実施例に従った、種々の酸素濃度でのクリティカル・ディメンション縮小に対するハードマスク・オーバーエッチング時間のグラフ。
【符号の説明】
１２　基板
１３　ゲート誘電体層
１４　ゲート層
１６　ハードマスク層
１８　フォトレジスト
【図１】
2004031944.tif 000004
【図２】
2004031944.tif 000005
【図３】
2004031944.tif 000006
【図４】
2004031944.tif 000007