(57)【要約】【課題】より好適なテープおよび製造方法を提供する【解決手段】テープであって、少なくとも部分的に可撓性のある第１の導電層と、少なくとも部分的に可撓性があり、前記第１の導電層に対向して配置される第２の導電層と、前記第１の導電層と前記第２の導電層との間に配置され接合されるセンサ、アクチュエータ、またはトランスデューサのうちの少なくとも1つからなる複数の素子と、前記第１の導電層と前記第２の導電層とに接続し、前記可テープに電力および制御信号を印加する電気接点網とを含む。【選択図】図１
2004260176.tif 000002
【特許請求の範囲】
【請求項１】
テープであって、
少なくとも部分的に可撓性のある第１の導電層と、
少なくとも部分的に可撓性があり、前記第１の導電層に対向して配置される第２の導電層と、
前記第１の導電層と前記第２の導電層との間に配置され接合されるセンサ、アクチュエータ、またはトランスデューサのうちの少なくとも1つからなる複数の素子と、
前記第１の導電層と前記第２の導電層とに接続し、前記可テープに電力および制御信号を印加する電気接点網とを含むテープ。
【請求項２】
請求項１に記載のテープにおいて、
前記複数のセンサ、アクチュエータ、またはトランスデューサは、分類されグループとして制御されるテープ。
【請求項３】
請求項１に記載のテープにおいて、
前記センサ、アクチュエータ、またはトランスデューサのうちの少なくとも１つは、多様な異なる幾何学的形状に形成されるテープ。
【請求項４】
請求項１に記載のテープにおいて、
前記センサ、アクチュエータ、またはトランスデューサのうちの少なくとも１つは、前記センサ、アクチュエータ、またはトランスデューサの密度が不均一となるように前記テープ上に配置された複数のセンサ、アクチュエータ、またはトランスデューサであるテープ。
【請求項５】
請求項１に記載のテープにおいて、
前記第１の導電層および前記第２の導電層の少なくともいずれかは、前記センサ、アクチュエータ、またはトランスデューサのうちの少なくとも１つの形状および分布に対応してパターニングしたメタライゼーション層を有するポリマーテープであるテープ。
【請求項６】
請求項１に記載のテープにおいて、
前記センサ、アクチュエータ、またはトランスデューサの少なくとも１つのうち、ある素子は圧電素子を含む１つの機能セラミック材料から構成され、他の素子は１つ以上の他の機能セラミック材料から構成されるテープ。
【請求項７】
請求項１に記載のテープにおいて、
前記複数のアクチュエータ、センサ、またはトランスデューサは、堆積工程によって形成した反強磁性、電歪、または磁歪素子構造を含む複数の他の機能セラミック材料であり、
前記反強磁性またはその他の機能セラミック素子構造の第１の表面上に第１の電極が堆積され、前記反強磁性またはその他の機能セラミック素子構造の第２の表面上に第２の電極が堆積されるテープ。
【請求項８】
テープの製造方法であって、
少なくとも１つの第１の基板表面上に材料を堆積して複数の素子構造を形成するステップと、
前記複数の素子構造の各表面上に電極を堆積するステップと、
前記素子構造を第２の基板に接合するステップであって、前記第２の基板は導電性をもつかまたは導電層を有し、かつキャリアプレート上に支持されるステップと、
前記少なくとも１つの第１の基板を前記素子構造から取外すステップと、
第２の側面電極を前記複数の素子構造の第２の表面上に堆積するステップと、
前記素子構造の第２の側面を他の基板に接合するステップであって、前記他の基板は導電性をもつかまたは導電層を有するステップと、
前記キャリアプレートを取外すステップとを含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テープおよびその製造方法に関する。
【背景技術】
【０００２】
圧電セラミックスを用いたテープ及び製造方法が知られている。
【０００３】
【特許文献１】米国特許第５，５８５，１３６号明細書
【特許文献２】米国特許第６，０７１，７９５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
圧電セラミックスの重大な欠点は、材料の脆性のため薄く大きな（数センチメートル〜数十センチメートル規模の）シート状に構成するのが困難なことである。
【課題を解決するための手段】
【０００５】
本発明のテープは、第１の可撓導電層と、第１の導電層に対向して配置した第２の可撓導電層とを含む。センサ、アクチュエータ、またはトランスデューサのうちの少なくとも１つからなる複数の素子を、第１の可撓導電層と第２の可撓導電層との間に配置し、かつ両導電層上に接合する。センサ、アクチュエータ、またはトランスデューサのうちの少なくとも１つからなる複数の素子の周囲には絶縁材を挿入する。第１および第２の可撓導電層に電気接点網を接続して、可撓検出検査テープに電力および制御信号を付与する。
【０００６】
テープであって、少なくとも部分的に可撓性のある第１の導電層と、少なくとも部分的に可撓性があり、前記第１の導電層に対向して配置される第２の導電層と、前記第１の導電層と前記第２の導電層との間に配置され接合されるセンサ、アクチュエータ、またはトランスデューサのうちの少なくとも1つからなる複数の素子と、前記第１の導電層と前記第２の導電層とに接続し、前記可テープに電力および制御信号を印加する電気接点網とを含むことを特徴とする。
【０００７】
上記テープにおいて、前記複数のセンサ、アクチュエータ、またはトランスデューサは、分類されグループとして制御されると好適である。
【０００８】
上記テープにおいて、前記センサ、アクチュエータ、またはトランスデューサのうちの少なくとも１つは、多様な異なる幾何学的形状に形成されると好適である。
【０００９】
上記テープにおいて、前記センサ、アクチュエータ、またはトランスデューサのうちの少なくとも１つは、前記センサ、アクチュエータ、またはトランスデューサの密度が不均一となるように前記テープ上に配置された複数のセンサ、アクチュエータ、またはトランスデューサであると好適である。
【００１０】
上記テープにおいて、前記第１の導電層および前記第２の導電層の少なくともいずれかは、前記センサ、アクチュエータ、またはトランスデューサのうちの少なくとも１つの形状および分布に対応してパターニングしたメタライゼーション層を有するポリマーテープであると好適である。
【００１１】
上記テープにおいて、前記センサ、アクチュエータ、またはトランスデューサの少なくとも１つのうち、ある素子は圧電素子を含む１つの機能セラミック材料から構成され、他の素子は１つ以上の他の機能セラミック材料から構成されると好適である。
【００１２】
上記テープにおいて、前記複数のアクチュエータ、センサ、またはトランスデューサは、堆積工程によって形成した反強磁性、電歪、または磁歪素子構造を含む複数の他の機能セラミック材料であり、前記反強磁性またはその他の機能セラミック素子構造の第１の表面上に第１の電極が堆積され、前記反強磁性またはその他の機能セラミック素子構造の第２の表面上に第２の電極が堆積されると好適である。
【００１３】
本発明は、テープの製造方法であって、少なくとも１つの第１の基板表面上に材料を堆積して複数の素子構造を形成するステップと、前記複数の素子構造の各表面上に電極を堆積するステップと、前記素子構造を第２の基板に接合するステップであって、前記第２の基板は導電性をもつかまたは導電層を有し、かつキャリアプレート上に支持されるステップと、前記少なくとも１つの第１の基板を前記素子構造から取外すステップと、第２の側面電極を前記複数の素子構造の第２の表面上に堆積するステップと、前記素子構造の第２の側面を他の基板に接合するステップであって、前記他の基板は導電性をもつかまたは導電層を有するステップと、前記キャリアプレートを取外すステップとを含むことを特徴とする。
【発明を実施するための最良の形態】
【００１４】
図１は、本願の概念に従う製造方法の第１の実施形態のハイレベル工程フロー図１０を示す。以下の説明は圧電厚膜素子（厚さ１０μｍ〜１００μｍ）の製造に関して行うが、開示する方法は他の材料にも利用でき、薄膜素子（厚さ１０μｍ未満）および厚さ１００μｍ超〜ミリメートル単位の素子の製造にも利用できる。
【００１５】
圧電セラミック厚膜素子の作製は、ダイレクトマーキング技術を利用して、ステップ１２で圧電材料を適切な基板上に堆積させて行う。作製工程は、密度を高めるため好適には約１１００℃〜１３５０℃で材料を焼結させるステップを含むが、適当な環境下では他の温度範囲を用いてもよい。作製工程に続いて、形成した圧電素子の表面を、ステップ１４で好適にはドライテープ研磨技術を用いて研磨する。次にステップ１６で、圧電素子の表面上に電極を堆積する。次にステップ１８で、圧電素子を最終目標基板に永久接合する。最終目標基板は可撓性があり、かつ導電性があるか、または金属箔もしくは金属化ポリマーテープ等の表面導電層を有する。可撓性のある目標基板を別の剛性のあるキャリアプレート上に設置してもよい。一般的な圧電セラミック素子の組成は、ドーピングした、またはドーピングしていないＰＺＴ（ジルコン酸チタン酸鉛）であるが、チタン酸鉛、ジルコン酸鉛、マグネシウムチタン酸鉛、ならびにそのチタン酸鉛、ニオブ酸リチウム、リチウムタンタネート、およびその他との固溶体等の他の任意の圧電材料も使用できる。
【００１６】
圧電素子を堆積させた基板は、ステップ２０でレーザまたは他の適切な装置等からの放射エネルギを利用したリフトオフ工程によって除去する。除去工程は、基板を介して圧電素子を放射線源に露出させ、基板と圧電素子間の付着界面を破壊するステップを含む。完全に基板を除去するため、必要に応じてさらに加熱を行う。リフトオフ工程が完了すると、ステップ２２で圧電材料の第２の表面上に第２の電極を堆積する。その後、ステップ２４で各素子を高電圧下でポーリングして材料に圧電特性をもたせる。ステップ２６で各素子の電気的特性、例えば誘電性を測定して、各素子が要求される規準に合致しているかどうかを確認する。ステップ２８で圧電素子間に絶縁フィラーを挿入し、その後、ステップ３０で圧電素子を第２の最終目標基板３０に接合する。第２の最終目標基板は、金属箔や金属化したポリマーテープ等、可撓性をもつ。その後、組立てた構造をキャリアプレート３２から取外すことができる。
【００１７】
図２は第２のハイレベル工程フロー図４０を示す。この工程と図１の工程との違いは、最終目標基板ではなく移動基板に接合を行うことである。従って作製ステップ４２、テープ研磨ステップ４４、および電極堆積ステップ４６は、図１のステップ１２，１４および１６と同様に行う。接合ステップ４８では永久接続を意図しないので、移動基板に接合を行う。その後、図１のステップ２０，２２，２４および２６に対応するリフトオフステップ５０、第２電極堆積ステップ５２、ポーリングステップ５４、および電気特性検査ステップ５６を実施する。
【００１８】
その後、図１のステップ１８と同設計の手順で、圧電素子を最終目標基板５８に接合する。接合ステップ５８に続いて、６０で移動基板を除去する。その後、絶縁フィラー挿入ステップ６２、第２の最終目標基板への接合ステップ６４、およびキャリアプレート除去ステップ６６を、図１のステップ２８，３０および３２と同様に実施する。最終目標基板への接合時には、高強度の薄い接合層を使用して、接合層の不要な機械制動または吸収を回避または最小限に抑える。ただしこの接合は、圧電素子上の金属電極と最終目標基板もしくは最終目標基板の導電表面との間の電気接点の維持が可能なものである。
【００１９】
図１および図２の工程は、大型で利用可能な収率の高い、すなわち収率６０％超、より好適には９０％超、さらに好適には９８％超の可撓圧電セラミックテープの製造に適している。
【００２０】
図３は、上記のステップ１２および４２を詳細に示す図である。圧電セラミック素子７２を適切な基板７４上に堆積し、その後１１００℃〜１３５０℃で焼結して高密度にする。堆積ステップは、スクリーン印刷、ジェット印刷、バリスティックエアロゾルマーキング（ＢＡＭ）、または音響イジェクション等を含む多数のダイレクトマーキング法によって行うことができる。これらの技術の利用により、圧電素子構成の種類および厚さに柔軟性をもたせることができる。
【００２１】
特に適した基板はサファイアである。その他の利用可能な基板材料には、透明アルミナセラミックス、窒化アルミニウム、酸化マグネシウム、チタン酸ストロンチウム等がある。本工程の一実施形態では、選択される基板は波長３０８ｎｍで動作するエキシマレーザ用の透明基板で、その結晶方向に制約のない基板である。
【００２２】
圧電素子の作製完了後、工程はステップ１４（またはステップ４４）へ進み、圧電素子の上面をテープ研磨工程によって研磨し、鉛の不足等による何らかの表面損傷層をなくす。
【００２３】
好適な一実施形態では、テープ研磨工程は、圧電素子の表面縁部まで平坦なフラット研磨を行い、各素子上の凸状効果を回避するドライテープ研磨工程である。
【００２４】
研磨およびクリーニング後、工程はステップ１６（またはステップ４６）へ進み、図４（Ａ）に示すようにＣｒ／Ｎｉまたはその他の適当な材料等の金属電極７６を、シャドーマスクを用いたスパッタリングまたは蒸着等の技術によって圧電素子の表面上に堆積する。電極の堆積は、スクリーン印刷等のダイレクトマーキング法の一つによって行い、適当な温度で焼結させることもできる。または薄膜金属間過渡液相接合法を用いる場合は、圧電素子の電極としてある種の低／高溶融点金属の薄膜層を使用してもよく、これにより場合によってはＣｒ／Ｎｉ等の電極層をさらに堆積させなくてもよい。ただし、好適には薄膜金属間過渡液相接合法は、Ｃｒ／Ｎｉ堆積等の金属電極堆積後に行う。この方法については以下で詳述するが、一般には高溶融点金属７８（銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、パラジウム（Ｐｄ）等）の薄膜層と、低溶融点金属７９（インジウム（Ｉｎ）、錫（Ｓｎ）等）の薄膜層とを圧電素子（または基板）上に堆積させ、かつ高溶融点金属（Ａｇ，Ａｕ，Ｃｕ，Ｐｄ等）の薄膜層を基板（または圧電素子）上に堆積させてもよい。これらの材料はその後、接合部の形成に使用される。また、低溶融点金属と高溶融点金属とを交互に重ねた多層構造の薄膜層を使用してもよい。
【００２５】
図５（Ａ）に示すように、最終目標基板８２は金属箔等の可撓性のある導電材である（そのため共通電極としても使用可能）。最終目標基板８２はまた、本工程中にキャリアプレート８０上に設置してもよい。
【００２６】
圧電素子７２への接合は、薄さ１μｍ未満まで薄くできる非導電性のエポキシ層８４を用いて行う。薄いエポキシはμｍ単位以下の導電粒子を含み、これは一実施形態では導電球（Ａｕ球等）８５でもよく、従ってエポキシはＺ方向（金属箔表面に対して垂直方向）に導電性をもつ。これにより圧電素子の表面電極と金属箔間に電気的接触を維持できる。導電球の濃度は、硬化後の薄いエポキシがＺ方向には導電性をもつが、ただし異方性導電膜のように横方向には導電性をもたないような範囲に制御できる。エポキシが収縮しても表面と球との間にＺ方向の接触を維持できる。
【００２７】
図５（Ｂ）および図５（Ｃ）では、導電球８５を取除き、非導電性エポキシ層８４のみを使用して接合を行う。図５（Ｃ）により詳細に示すように、圧電素子および／または最終目標基板８２の表面粗さまたは凹凸を適当に制御して、電極８４の表面と金属箔８２とが接触したときに形成される電気接点８６を介して電気的接触を維持する。
【００２８】
他の実施形態では、最終目標基板への接合は、上述した薄膜金属間過渡液相金属接合法を用いて行い、これは一実施形態では、図５（Ｄ）に示す高溶融点金属（Ａｇ，Ｃｕ，Ｐｄ，Ａｕ等）−低溶融点金属（Ｉｎ，Ｓｎ等）の金属間化合物接合層または合金８８を用いる。
【００２９】
より特定的には、薄膜金属間過渡液相金属接合には、Ｐｄ薄膜層等の高溶融点金属の薄層を目標基板上に堆積する。次に、圧電素子をＰｄ薄層と接触させて、圧力下で低溶融点金属（Ｉｎ）の溶融点超の温度、例えば約２００℃で加熱する。この操作により、高溶融点金属／低溶融点金属／高溶融点金属の組み合わせ、例えば、Ｐｄ／Ｉｎ／Ｐｄ層により高溶融点金属−低溶融点金属の金属間化合物接合層または合金８８を形成する（Ｐｄ／Ｉｎ層等の高溶融点金属／低溶融点金属は図４（Ｂ）に示すように圧電素子上にすでに堆積されている）。この化合物または合金は、厚さ約１μｍで圧電素子７２と目標基板８２とを接合するように作用するＰｄＩｎ３合金層となりうる。機能的には、低溶融点金属が高溶融点金属中に拡散して化合物／合金を形成する。
【００３０】
形成した金属間化合物相の溶融点は低溶融点金属の溶融点より大幅に高くなりうるので、接合層の動作温度は接合を形成する温度よりもかなり高くなりうる。例えば、低溶融点金属にインジウム（Ｉｎ）を使用し、高溶融点金属にパラジウム（Ｐｄ）を使用した場合、Ｉｎの溶融点は約１５６℃なので、接合は２００℃以下で完了できる。しかし、形成された金属間化合物接合層ＰｄＩｎ３の溶融点は約６６４℃であるため、その動作温度は２００℃より十分高くなりうる。接合層の厚さは１μｍ〜１０μｍが可能であるが、ここでの目的のためにはより薄い接合層（例えば１μｍ）が求められる。さらに、両金属が金属間接合層の形成に完全に消費されるように高溶融点金属および低溶融点金属の量を制御できる。
【００３１】
図２の一時的接合工程ステップ４８を図６（Ａ）および図６（Ｂ）に示す。図６（Ａ）では、接合操作に取外し可能な導電接合エポキシ、例えば３Ｍ社製の９７１２，９７１３および９７１９を含む取外し可能な導電テープ９０等を使用する。移動基板９２は、メタライゼーション層等の表面導電層９４を有する金属化したガラスでもよい。図６（Ｂ）に示す他の実施形態では、接合操作はμｍ単位以下の導電球８５を含む薄い非導電性エポキシ８４を使用して、ＩＴＯ（導電膜）コーティング１００を有するガラス等の移動基板９８に接合する。
【００３２】
圧電素子を最終目標基板に永久接合する（図１のステップ１８）か、または移動基板に一時的に接合する（図２のステップ４８）と、次のステップでは圧電素子７２を基板７４から取外す。基板７４の除去は図７（Ａ）および図７（Ｂ）に示すようなリフトオフ操作によって行う。以下の説明は図５（Ａ）の構成に基づくが、本明細書に記載する他のあらゆる代替例にも適用できる。まず基板７４を、基板７４をほぼ透過する波長をもつ放射線源（エキシマレーザ源等）１０２からの放射ビーム（レーザビーム等）に露出させる。これにより放射ビームの大部分が基板７４を通過して、基板と基板表面の素子７２との界面に達する。界面でのエネルギが両構成要素間の物理的付着を破壊するように作用する。放射線露出操作に続いて、図７（Ｂ）に示すようにヒータ１０４から熱がかけられる。ヒータからの温度は状況によって異なるが、一実施形態では、残留接点を簡単に除去して圧電素子７２を基板７４から完全に解放するには４０℃〜５０℃の温度で十分である。
【００３３】
放射線源への露出は圧電素子表面の損傷の可能性を高めるが、この損傷の可能性はわずか厚さ約０．１μｍ程度にすぎない。どのような表面損傷層も、イオン切削またはテープ研磨を含む適切な方法によって除去可能である。
【００３４】
次に図８（Ａ）および図８（Ｂ）に示すように、シャドーマスクを用いて、または図１のステップ２２もしくは図２のステップ５２に従う他の適切な方法によって、解放された圧電素子７２表面上にＣｒ／Ｎｉ等の第２の側面電極１０６を堆積する。第２電極の堆積後、工程はステップ２４および５４へそれぞれ進み、圧電素子７２を圧電特性を得るのに十分であると当該技術分野で公知の電圧１０８下でポーリングする。ポーリング後、素子の電気的特性、例えば誘電性を測定する（図１のステップ２６、図２のステップ５６）。
【００３５】
図２の工程による場合のように圧電素子の厚膜アレイを一時的に移動基板に接合する場合は、ステップ５８およびステップ６０を実行する。
【００３６】
一時的接合を利用すると、圧電アレイを最終目標基板に接合するのは電気的特性の測定後でよい。
【００３７】
図２のステップ５８は、図１の接合ステップ１８と同様に行うことができる。図９（Ａ）〜図９（Ｄ）は、図５（Ａ）および図５（Ｄ）の接合方法の代替例を示す。さらに、本工程は図５（Ｂ）および図５（Ｃ）の薄膜非導電性エポキシ接合を用いてもよい。この方法を利用する場合、圧電素子および／または基板の表面粗さは、膜厚、基板の性質および意図する用途に応じて、好適には約０．５μｍ〜５μｍである。圧電素子の第２の表面は、基板表面のスムーズさのため非常にスムーズでありうる。
【００３８】
薄膜金属間過渡液相接合を利用する場合、前ステップと同様、Ｐｄ／Ｉｎ等の高溶融点金属／低溶融点金属を圧電素子の第２表面上に堆積し、Ｐｄ層等の薄い高溶融点金属を最終目標基板の表面上に堆積する。
【００３９】
一般的には、最終目標基板は金属箔または金属化した表面層を有するポリマーテープでもよい。適切ならば、最終目標基板を剛性のあるキャリアプレート８０上に設置してもよい。
【００４０】
図９（Ａ）では、圧電素子７２を最終目標基板１１０に接合するため、最終目標基板１１０の導電層１１６と電極１０６を有する圧電素子７２間にμｍ単位以下の導電球８５を含む非導電性エポキシ８４を挿入する。圧電素子７２の反対側の表面（すなわち電極７６を有する側）は、すでに取外し可能な導電テープ９０によって移動基板９２に（導体９４を介して）一時的に接合されている。
【００４１】
図９（Ｂ）は、薄膜金属間過渡液相接合８８を用いて圧電素子７２を最終目標基板１１０に接合する他の方法を示し、圧電素子７２は取外し可能な導電テープ９０を用いて移動基板９２に接合されている。
【００４２】
図９（Ｃ）に示す他の接合方法では、μｍ以下の導電球８５を含む薄い非導電性エポキシ接合部８４を用いて素子７２を最終目標基板１１０に接合する。この設計では、素子７２はμｍ以下の導電球８５を含む薄い非導電性エポキシ８４を用いて、ＩＴＯコーティング１００を施したガラス基板９８に接合される。
【００４３】
図９（Ｄ）は、薄膜金属間過渡液相接合８８を用いて素子７２が最終目標基板１１０に接合される構成を示し、圧電素子７２は、μｍ単位以下の導電球８５を含む薄い導電性エポキシ８４を用いてＩＴＯコーティング１００を施したガラス９８に接合される。
【００４４】
経済的理由により、圧電素子の堆積には比較的小さな基板が好適な場合もある。このような場合、図２のステップ４２（または図１のステップ１２）は、圧電素子を複数の基板上に堆積して、その後、工程ステップ４４および４６を行う。ステップ４８は複数の移動基板への圧電素子の接合を含む。その後、工程ステップ５０〜５６に続いてステップ５８では、複数の移動基板を１つの最終目標基板に接合する。この方法により大規模な圧電テープの形成および小さな基板群の使用ができるだけでなく、ソフトＰＺＴおよびハードＰＺＴ等の異なる圧電材料、または反強誘電体材料、電歪材料、および磁歪材料等の他の機能セラミックス材料を、１つの最終目標基板上に設置することも可能になる。
【００４５】
素子の厚さは移動基板ごとに異なり、かつ第２の可撓基板（以下で詳述する）を全素子の表面上に接合できる。つまりテープは厚さの異なる素子を含みうる。
【００４６】
図９（Ｅ）は２枚の移動基板９２および９３を示す。移動基板９２は取外し可能な導電テープ９０を用いて接合した圧電素子７２を有し、移動基板９３は取外し可能な導電テープ９１を用いて接合した素子７３（他種類の圧電材料または他の機能セラミック材料でもよい）を有する。素子７２および７３は、μｍ単位以下の導電球８５を含む薄い非導電性エポキシ接合部８４を用いて１つの最終目標基板１１０に接合する。図９（Ｆ）は移動基板９２および９３を示し、移動基板９２は取外し可能な導電テープ９０を用いて接合した素子７２を有し、移動基板９３は取外し可能な導電テープ９１を用いて接合した、素子７２とは厚さの異なる素子７１を有する。素子７２および７１は、μｍ単位以下の導電球８５を含む薄い非導電性のエポキシ接合部８４を用いて１つの最終目標基板に接合する。素子７１−７２間の距離は第２の可撓基板を全素子に接合できる距離である。
【００４７】
工程はステップ６０に進み、図１０（Ａ）および図１０（Ｂ）に示すように、移動基板（９２，９３等）を除去する。圧電素子がテープ等の取外し可能な導電性エポキシを用いて移動基板に接合されている場合は、最終目標への永久接合後、テープおよび移動基板を圧電素子から簡単に引き剥がすことができる。導電テープは、３Ｍ社製の９７１２，９７１３および９７１９導電テープ等のように充填アクリルを用いたものである。
【００４８】
薄い非導電性エポキシを使用して圧電素子７２がＩＴＯコーティングしたガラスに接合されている場合、放射線源がレーザであるステップ２０またはステップ５０と同様に、リフトオフ操作によって圧電素子をＩＴＯコーティングしたガラスから取外すことができる。これはエポキシがレーザ光も吸収するため可能であり、レーザへの露出によりエポキシを焼いて圧電素子をガラス基板から取外す。エポキシの溶融点は金属およびＩＴＯ電極よりもはるかに低いので、エポキシだけを燃やして金属およびＩＴＯ電極はまったく損傷しないように、レーザ露出濃度を制御できる。
【００４９】
圧電素子をＩＴＯコーティングしたガラスから取外すためにレーザリフトオフ技術を用いる場合、一実施形態ではＮｄ：ＹＡＧレーザ（λ＝３５５ｎｍ）およびＸｅＦ（λ＝３５１ｎｍ）等の比較的波長の長いエキシマレーザを使用することを理解されたい。この理由は、図１１に示すようにガラス上のＩＴＯを通過すると光の透過率はλ＝３００ｎｍ付近で急激に落ち込むが、λ＝３５０ｎｍ付近では透過率は約８０％となりうるためである。このような高透過率を用いて、エポキシだけを破壊しＩＴＯおよび金属電極への損傷は発生しないようにレーザ露出を制御できる。
【００５０】
移動キャリア除去後、アセトンまたはその他の適当な物質を用いて、導電テープまたはエポキシの残留物をクリーニングできる。その後、ステップ２８（または６２）および図１０（Ａ）および図１０（Ｂ）に示すように、圧電素子７２間にフィラー材１１４を挿入する。
【００５１】
フィラーの挿入後、工程はステップ３０（または６２）へ進み、図１２に示すように、第２の最終目標基板１１８を圧電素子の第２表面上面へ接合する。第２の最終目標基板１１８はやはり可撓性があり、最終目標基板または最終目標基板表面は導電性がある。
【００５２】
最後に、キャリアプレート８０を除去する（図１のステップ３２または図２のステップ６６）。キャリアプレートは、図９（Ａ）〜図９（Ｄ）、図１０（Ａ）および図１０（Ｂ）、ならびに図１２には図示していないが剛性のあるキャリアプレート（図５（Ａ）、図５（Ｂ）および図８（Ａ）等を参照）を最終目標基板下に配置して、最終目標基板の支持と製造工程中の最終目標基板の移動を行ってもよいことを理解されたい。
【００５３】
図１３は、本願に従って製造される可撓テープ１２０の一実施形態を示す。図１４は図１３のＡ−Ａ線に沿った断面図１２０である。この構成では、導電素子等の複数の素子７２が最終目標基板８２と第２の最終目標基板１１８との間に挟まれる。基板８２および１１８は可撓性があり、導電性かまたは表面導電層をもつ。このテープの作製手順は図１２に示す実施形態のものと同じである。
【００５４】
この設計では、圧電素子７２は均一に分布される。層８２および１１８は例示として示したにすぎず、他の導電材料または表面導電層をもつ材料を使用してもよいことを理解されたい。圧電素子間には、絶縁用として穿孔マイラーもしくはテフロン（登録商標）、または他の導電材等のフィラー１１４が挿入される。ポリマーテープ１１８上のメタライゼーション層１１９はパターニングされていないので、全圧電素子７２はすべて接続される。電気コネクタ１２２が含まれることで、電力および／または制御信号の印加ができる。公知のフィードバックまたはフィードフォワード制御回路１２３を設けて、圧電素子７２の動作を制御する。層８２および１１８は、上述したμｍ単位以下の導電球８５を含む薄い導電エポキシ８４による接合工程によって接合されている状態を示す。
【００５５】
フィラー材１１４の主たる用途は、（第１の）最終基板と第２の最終基板間、またはこれら基板の表面導電層間を電気的に絶縁することである。ただしフィラー材の挿入は任意であることを理解されたい。例えば、各素子の密度が十分高く、たとえ素子間のギャップを充填する材料なしでも（第１の）最終基板と第２の最終基板間またはその表面導電層間が電気短絡する可能性がない程度に素子間のギャップが狭い場合、フィラー材の挿入は行わなくてもよい。また基板の表面導電層がパターニングされて、圧電素子に接合されるべきでない領域に表面導電層がない場合は、フィラー材は使用しなくてもよい場合がある。
【００５６】
図１５は図１３のテープの他の実施形態のＡ−Ａ線に沿った断面図１３０である。この図は、圧電素子が細長いストリップ１３４として作成され、フィラー１３６がこの設計に合う構成になっている様子を示す。この実施形態では、テープ１３０は一方方向に沿ってのみ可撓性が要求される構造、例えば円筒構造等で使用される能動ファイバー複合材として機能できる。
【００５７】
図１６はＡ−Ａ線に沿った第３の実施形態の断面図１４０を示す。この図は、一領域中の圧電素子の密度が可変（すなわち一領域中で素子を均等に分布しなくてもよい）で、圧電素子を様々な形状１４２に構成できる様子を示す。このため圧電テープの機能を局所的に調整できる。フィラー１４４は素子の周囲および素子間に分布される。
【００５８】
図１７はパターニングしたメタライゼーション層１５２を有するポリマーテープ１５０を示す。圧電素子の形状および配分、かつ外部回路の設計に応じて、メタライゼーション層をポリマーテープ１５０上にパターニングして、圧電素子を個々にまたはグループごとに回路線１５４を介して外部回路に接続でき、圧電素子の数はグループによって異なる。このような回路接続によって、圧電素子をセンサとして、アクチュエータとして、およびトランスデューサとしてそれぞれ同時に使用することが可能になる。従って、圧電テープ自体が検出／検査パネルまたはスキンとなる。
【００５９】
図１８（Ａ）はＡ−Ａ線に沿った第４の実施形態の断面図１８０である。この図は、１つのテープ中に組成の異なる素子（ソフトＰＺＴとハードＰＺＴ等）が含まれる、または一部の素子は圧電材料から構成され、他の素子は反強磁性材料や電歪材料等の機能性セラミック材料から構成できる様子を示す。例えば、素子７２はある種の圧電材料であり、素子７３は他種類の圧電材料または電歪材料である。これら異なる材料は、上述したように異なる基板上に形成され、最終的に１つの最終目標基板上に接合される。これらの素子（異なる材料から形成される）を一緒に接続して１つの外部回路に接続してもよい。しかし好適には、各素子は機能の異なるそれぞれ異なる外部回路に接続する。例えば、テープ１９０は図１８（Ｂ）に示すようにパターニングしたメタライゼーション層１９２を有する。このテープを図１８（Ａ）に示す素子を接合する第２の最終目標基板として用いる場合、全素子７２が１つのグループとして機能し、別種類の圧電材料または他機能のセラミック材料（反強磁性材料または電歪材料等）からなる素子７３は別グループとして機能して、別の外部回路に接続される。
【００６０】
図１９は可撓テープ２００を示す。この構成では、複数の素子７２および７１が最終目標基板８２と第２の最終目標基板１１８との間に挟まれる。基板８２および１１８は可撓性があり、導電性または表面導電層をもつ。この実施形態に示す最終目標基板８２は、金属箔等の導電材料または導電層であり、従って他の導電表面層はもたない。最終目標基板１１８は、金属化したポリマーテープ等の表面導電層１１９を有する絶縁材である。図１３とは異なり、本実施形態の素子７２および７１は厚さが異なり、上述のように別基板上に作製されるが、最終的には同一基板に接合される。素子７２−７１間の距離は、第２の最終目標基板（可撓性をもつ）１１８が両素子７２および７１に接合可能となるように十分広い。図１８（Ｂ）に示すポリマーテープ１９０を第２の最終目標基板として用いて、図１９に示す素子の接合を行う場合、素子群７２が１つのグループとして機能して１つの外部回路に接続され、素子群７１は１つのグループとして機能するため別の外部回路に接続される。
【００６１】
図２０は、例えば図１３のように構成した圧電テープ１６２，１６４の２層構造からなる二重圧電テープ１６０を示す。一実施形態では、表面を金属化した両面ポリマーテープ１６６を使用して２つの層１６２，１６４をつなぐ。この実施形態では、メタライゼーション層１６７，１６８および１１９に個々に参照番号を付す。この実施形態では、これらメタライゼーション層はポリマーテープ１６６および１１８の全表面をカバーするが、用途に応じてメタライゼーション層１６７，１６８および１１９は異なる材料から構成してもよく、パターニングし、各層のパターン構成が互いに異なってもよい。本発明の教示に従って多層圧電素子の作製も可能である。
【００６２】
図１３〜図２０に示すセラミックテープの各種実施形態は、選択的動作が可能な可撓テープであり、各図において代表例として示す各種圧電素子から構成される。
【００６３】
各材料の特性、例えば弾性係数等がわかれば、周知の計算を用いて中立面が存在するかどうかを判断できる。この情報を本願で使用して圧電材料を平面に対して配置し、圧電素子の感度の増減、またはテープの曲率半径の調整することができる。
【００６４】
以上、本発明を好適な実施形態を参照して説明した。上記の詳細な説明を一読し理解した上で、当業者には各種変形および変更が考えられることは明白である。本発明は、前掲の特許請求の範囲またはその等価物の範囲に含まれる限り、かかる変形および変更をすべて包含するように構成されることを意図する。
【図面の簡単な説明】
【００６５】
【図１】ハイレベル工程の図である。
【図２】ハイレベル工程の図である。
【図３】圧電素子の図である。
【図４Ａ】圧電素子アレイの他の実施形態の図である。
【図４Ｂ】圧電素子アレイの他の実施形態の図である。
【図５Ａ】圧電素子の接合の実施形態の図である。
【図５Ｂ】薄膜導電エポキシ接合工程の図である。
【図５Ｃ】図５Ｂの一部の拡大断面図である。
【図５Ｄ】圧電素子の接合の図である。
【図６Ａ】導電移動基板への接合を示す図である。
【図６Ｂ】圧電素子の接合を示す図である。
【図７Ａ】キャリア基板を通ってビームを放射する様子を示す図である。
【図７Ｂ】リフトオフ工程の熱伝達を示す図である。
【図８Ａ】素子アレイを接合する他の設計の図である。
【図８Ｂ】素子アレイを接合する他の設計の図である。
【図９Ａ】圧電素子アレイの接合を示す図である。
【図９Ｂ】圧電素子アレイの接合を示す図である。
【図９Ｃ】圧電素子アレイの接合を示す図である。
【図９Ｄ】圧電素子アレイの接合を示す図である。
【図９Ｅ】２つの素子アレイの接合を示す図である。
【図９Ｆ】２つの素子アレイの接合を示す図である。
【図１０Ａ】他の実施形態の図である。
【図１０Ｂ】他の実施形態の図である。
【図１１】レーザの透過波長を示すグラフである。
【図１２】第２の最終目標基板を圧電素子に接合する一実施形態を示す図である。
【図１３】断面図である。
【図１４】図１３のＡ−Ａ線に沿った断面図である。
【図１５】図１３のＡ−Ａ線に沿った断面図である。
【図１６】図１３のＡ−Ａ線に沿った他の断面図である。
【図１７】パターニングしたメタライゼーション層を有するポリマーテープの図である。
【図１８Ａ】図１３のＡ−Ａ線に沿った断面図である。
【図１８Ｂ】パターニングしたメタライゼーション層を有するポリマーテープの図である。
【図１９】他の断面図である。
【図２０】２層圧電テープの図である。
【符号の説明】
【００６６】
７２  素子、８２  第１導電層、１１８  第２導電層、１２０  テープ。
【図１】
2004260176.tif 000003
【図２】
2004260176.tif 000004
【図３】
2004260176.tif 000005
【図４Ａ】
2004260176.tif 000006
【図４Ｂ】
2004260176.tif 000007
【図５Ａ】
2004260176.tif 000008
【図５Ｂ】
2004260176.tif 000009
【図５Ｃ】
2004260176.tif 000010
【図５Ｄ】
2004260176.tif 000011
【図６Ａ】
2004260176.tif 000012
【図６Ｂ】
2004260176.tif 000013
【図７Ａ】
2004260176.tif 000014
【図７Ｂ】
2004260176.tif 000015
【図８Ａ】
2004260176.tif 000016
【図８Ｂ】
2004260176.tif 000017
【図９Ａ】
2004260176.tif 000018
【図９Ｂ】
2004260176.tif 000019
【図９Ｃ】
2004260176.tif 000020
【図９Ｄ】
2004260176.tif 000021
【図９Ｅ】
2004260176.tif 000022
【図９Ｆ】
2004260176.tif 000023
【図１０Ａ】
2004260176.tif 000024
【図１０Ｂ】
2004260176.tif 000025
【図１１】
2004260176.tif 000026
【図１２】
2004260176.tif 000027
【図１３】
2004260176.tif 000028
【図１４】
2004260176.tif 000029
【図１５】
2004260176.tif 000030
【図１６】
2004260176.tif 000031
【図１７】
2004260176.tif 000032
【図１８Ａ】
2004260176.tif 000033
【図１８Ｂ】
2004260176.tif 000034
【図１９】
2004260176.tif 000035
【図２０】
2004260176.tif 000036