(57)【要約】【課題】駆動ＩＣの１出力を信号線駆動回路内の３個のアナログＳＷに接続して、１水平走査期間内に３回の書き込み時間を設けた液晶表示装置において、Ｈ／Ｖ反転駆動を行った際の表示ムラを少なくして、良好な表示品位を得る。【解決手段】１水平走査期間内に設けられた３回の書き込み期間のうち、３回目の書き込み期間に出力される映像信号がＧ画素（Ｇ１，Ｇ２…）に接続する信号線へ出力されるように、アナログスイッチＳＷへ供給するアナログスイッチ制御用信号ＡＳＷ１Ｕ〜ＡＳＷ３Ｕ映像信号の出力順を定めた。【選択図】      図１
2004309949.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差して配線された複数の信号線及び複数の走査線、前記両線の各交差部に配置された複数の画素トランジスタ、前記各画素トランジスタ毎に接続された複数の画素電極、前記各画素電極毎に配置された赤・緑・青の各カラーフィルタを有する液晶パネルと、前記各走査線に走査信号を供給する走査線駆動回路と、前記複数の信号線をＮ（Ｎ：３以上の整数）の信号線群に区分したときの各信号線群毎に映像信号をシリアルに出力するＮ個の信号線駆動用ＩＣと、前記信号線駆動用ＩＣから出力された映像信号を１水平走査期間内に３回に分けて前記各信号線群の対応する信号線に切り替えて出力するＮ個の信号線選択回路と、前記信号線選択回路で前記映像信号を所定の信号線へ切り替えて出力する際の出力順を定めた制御信号を生成する制御信号生成回路とを備えた液晶表示装置であって、
前記液晶パネルは、１つの前記画素電極が小画素を構成し、前記赤・緑・青の各カラーフィルタで着色された３つの小画素からなる同一色配置の大画素がマトリクス状に配置され、
前記信号線駆動用ＩＣは、１水平走査期間内に、隣接する前記信号線に互いに正負が反転する映像信号を出力し、且つ１水平走査期間毎に同じ前記信号線に出力する映像信号の正負を切り替え、
前記制御信号生成回路は、１水平走査期間内に設けられた３回の書き込み期間のうち、３回目の書き込み期間に出力される映像信号が前記緑のカラーフィルタで着色された小画素に接続する信号線へ出力されるように前記映像信号の出力順を定めた制御信号を生成すること、
を特徴とする液晶表示装置。
【請求項２】
前記信号線選択回路は、前記信号線駆動回路ＩＣからの１出力につき３個のアナログスイッチが配置され、前記各アナログスイッチのソース電極は前記信号線駆動回路ＩＣからの１出力ラインに共通に接続され、前記各アナログスイッチのゲート電極は前記制御信号の各供給ラインに接続され、前記各アナログスイッチのドレイン電極は対応する前記信号線にそれぞれ接続され、前記制御信号生成回路から出力される前記制御信号により前記各アナログスイッチのソース電極とドレイン電極との間を導通させて前記信号線駆動回路ＩＣの１出力ラインに出力された映像信号を対応する前記信号線に書き込むことを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｈ／Ｖ反転駆動を行うアクティブマトリクス型の液晶表示装置に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや家庭用テレビ等のディスプレイとして液晶表示装置がシェアを広げており、高解像度で大画面サイズの液晶表示装置が比較的低価格で手に入るようになってきている。中でも、マトリクス状に配置された信号線と走査線の各交点付近に画素トランジスタを配置したアクティブマトリクス型の液晶表示装置（以下、液晶表示装置）は、発色性に優れ、残像が少ないことから、今後の主流になると考えられている。
【０００３】
このうち、アモルファスシリコンＴＦＴを用いた液晶表示装置では、アレイ基板上の信号線にそれぞれＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）から映像信号を入力するための接続配線が必要であり、画素の高精細化に伴って接続配線数が多くなり、これらの接続配線間に十分なピッチを確保することが困難であった。一方、多結晶シリコンからなる画素トランジスタを用いた液晶表示装置では、アレイ基板上に走査線駆動回路のほか、信号線駆動回路を一体的に形成することで、外部接続部品を減らして低コスト化が図れ、また接続配線を減少することができるという利点を備えている。
【０００４】
また、各信号線の駆動法、すなわち各信号線から各画素への映像信号の書き込み方法としては、隣接する信号線に互いに正負（極性）が反転する映像信号が書き込まれ、且つ１垂直走査期間毎に前記信号線に書き込まれる映像信号の正負を切り替えるＶライン反転駆動や、１水平走査期間内に隣接する信号線に互いに正負が反転する映像信号が書き込まれ、且つ１水平走査期間毎に同じ前記信号線に書き込まれる映像信号の正負を切り替えるＨ／Ｖ反転駆動が一般的である。
【０００５】
また、外部接続部品である駆動ＩＣをさらに削減してコスト低減を図るために、駆動ＩＣからの出力電圧をアレイ基板上に形成された信号線駆動回路内の３個のアナログスイッチに接続して、１水平走査期間内に３回の書き込み時間を設けるようにした表示装置がある。
【０００６】
【特許文献１】
特開２００１−１０９４３５号公報
【０００７】
【発明が解決しようとする課題】
上述したような駆動ＩＣを減らした回路構成においてＨ／Ｖ反転駆動を行なうと、自画素―自信号線、自画素―隣接信号線、自信号線―隣接信号線間のカップリングの影響で画素電位が変動してしまい、また変動する画素電位量が画素毎に異なるため、表示ムラが発生することがあった。
【０００８】
従来、１水平走査期間内に３回の書き込み時間を設ける場合、画素への映像信号の書き込みの順番は、水平方向にＲ（赤）画素、Ｇ（緑）画素、Ｂ（青）画素の順となっている。これに対しカップリングの影響で画素電位が変動する量は、３番目に書き込まれる画素が一番小さくなるため、Ｂ画素の画素電位変動量が一番小さく、逆に表示ムラが視認され易いＧ画素の画素電位変動量が大きくなることから、より表示ムラが視認され易くなっていた。
【０００９】
本発明の目的は、駆動ＩＣの１出力をアレイ基板に内蔵されている信号線駆動回路内の３個のアナログスイッチに接続して、１水平走査期間内に３回の書き込み時間を設けた構成において、Ｈ／Ｖ反転駆動を行った際の表示ムラを少なくして、良好な表示品位を得ることができる液晶表示装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係わる発明は、互いに交差して配線された複数の信号線及び複数の走査線、前記両線の各交差部に配置された複数の画素トランジスタ、前記各画素トランジスタ毎に接続された複数の画素電極、前記各画素電極毎に配置された赤・緑・青の各カラーフィルタを有する液晶パネルと、前記各走査線に走査信号を供給する走査線駆動回路と、前記複数の信号線をＮ（Ｎ：３以上の整数）の信号線群に区分したときの各信号線群毎に映像信号をシリアルに出力するＮ個の信号線駆動用ＩＣと、前記信号線駆動用ＩＣから出力された映像信号を１水平走査期間内に３回に分けて前記各信号線群の対応する信号線に切り替えて出力するＮ個の信号線選択回路と、前記信号線選択回路で前記映像信号を所定の信号線へ切り替えて出力する際の出力順を定めた制御信号を生成する制御信号生成回路とを備えた液晶表示装置であって、前記液晶パネルは、１つの前記画素電極が小画素を構成し、前記赤・緑・青の各カラーフィルタで着色された３つの小画素からなる同一色配置の大画素がマトリクス状に配置され、前記信号線駆動用ＩＣは、１水平走査期間内に、隣接する前記信号線に互いに正負が反転する映像信号を出力し、且つ１水平走査期間毎に同じ前記信号線に出力する映像信号の正負を切り替え、前記制御信号生成回路は、１水平走査期間内に設けられた３回の書き込み期間のうち、３回目の書き込み期間に出力される映像信号が前記緑のカラーフィルタで着色された小画素に接続する信号線へ出力されるように前記映像信号の出力順を定めた制御信号を生成することを特徴とするものである。
【００１１】
請求項２の発明は、請求項１において、前記信号線選択回路は、前記信号線駆動回路ＩＣからの１出力につき３個のアナログスイッチが配置され、前記各アナログスイッチのソース電極は前記信号線駆動回路ＩＣからの１出力ラインに共通に接続され、前記各アナログスイッチのゲート電極は前記制御信号の各供給ラインに接続され、前記各アナログスイッチのドレイン電極は対応する前記信号線にそれぞれ接続され、前記制御信号生成回路から出力される前記制御信号により前記各アナログスイッチのソース電極とドレイン電極との間を導通させて前記信号線駆動回路ＩＣの１出力ラインに出力された映像信号を対応する前記信号線に書き込むことを特徴とするものである。
【００１２】
上記構成によれば、各画素への映像信号の書き込みの順番がＲ画素、Ｂ画素、Ｇ画素の順となるため、カップリングの影響で画素電位の変動が一番小さい３番目に、表示ムラが視認され易いＧ画素が書き込まれる。このように、表示ムラが視認され易いＧ画素の画素電位変動量が最も小さくなるため、表示ムラが視認されにくくなり、画面全体として良好な表示品位を得ることができる。
【００１３】
【発明の実施の形態】
以下、本発明に係わる液晶表示装置の実施の形態について図面を参照しながら説明する。
【００１４】
本実施の形態では、ＸＧＡ（１０２４×ＲＧＢ×７６８）規格の液晶パネルを想定する。ここでは、信号線駆動用ＩＣから取り出した各１本の出力ラインを３個のアナログスイッチで分岐して、それぞれ３本の信号線に接続した構成について説明する。
【００１５】
図２は、本実施の形態に係わる液晶表示装置の構成を概略的に示す回路構成図である。
【００１６】
液晶表示装置１の画素アレイ部１００は、アレイ基板２００と、このアレイ基板２００と所定間隔をもって配置された図示しない対向基板と、これら基板間に保持される液晶層３００とを備えている。また、アレイ基板２００と図示しない対向基板とは、その周辺に配置される図示しないシール材により貼り合わされている。
【００１７】
アレイ基板２００は、複数の走査線Ｇ１〜Ｇ７６８（以下、総称Ｇ）と、複数の信号線Ｓ１〜Ｓ３０７２（以下、総称Ｓ）とが互いに直交するように配線されている。そして、両線の各交差部には、画素トランジスタとしての画素ＴＦＴ１１０と、画素（ここではＲＧＢの各サブピクセル）となる画素電極１２０とが設けられている。アレイ基板２００上にマトリクス状に配置された複数の画素電極１２０は画素部２１０を構成している。
【００１８】
各画素には、図示しないＲＧＢのカラーフィルタが配置されている。以下の説明において、Ｒ画素とはＲ（赤）のカラーフィルタで着色された画素、Ｇ画素とはＧ（緑）のカラーフィルタで着色された画素、Ｂ画素とはＢ（青）のカラーフィルタで着色された画素を意味する。各色の配列は各行においてはＲＧＢの順に繰り返し並べられ、各列においては同色の画素が並べられている。このように、画素部２１０において、各画素電極１２０は駆動単位となる小画素（サブピクセル）を構成し、ＲＧＢのカラーフィルタで着色されたＲ画素、Ｇ画素、Ｂ画素は、表示単位となる同一色配置の大画素（ピクセル）を構成している。
【００１９】
また、画素電極１２０と相対して配置される共通電極１３０は、図示しない対向基板上に形成されており、液晶層３００は画素電極１２０と共通電極１３０との間に図示しない配向膜を介して保持されている。
【００２０】
画素ＴＦＴ１１０は、例えば多結晶シリコン膜を半導体層とする多結晶シリコンＴＦＴにより構成される。画素ＴＦＴ１１０のゲート電極は走査線Ｇに接続され、ソース電極は信号線Ｓに接続されている。また、ドレイン電極は画素電極１２０及び補助容量素子１４０にそれぞれ接続されている。画素ＴＦＴ１１０は、走査線Ｇに供給される走査信号によりオンし、ソース／ドレイン電極間が導通することにより、信号線Ｓに書き込まれた映像信号がソース電極からドレイン電極を通じて画素電極１２０へ印加される。
【００２１】
走査線駆動回路１５０は、走査線Ｇ１〜Ｇ７６８に走査信号を供給する回路であり、画素ＴＦＴ１１０と同一の製造プロセスによってアレイ基板２００上に一体的に形成されている。走査線駆動回路１５０は画素部２１０の左辺、右辺に配置されている。
【００２２】
信号線駆動回路部１６０は、信号線Ｓ１〜Ｓ３０７２に対し正負の極性を定めて映像信号を供給する回路であり、各信号線に対応する映像信号を、信号線Ｓ１〜Ｓ３０７２を３つの信号線群に区分したときの各信号線群毎に分けてシリアルに出力する信号線駆動用ＩＣ（ＴＡＢ−ＩＣ）４１０−１、４１０−２、４１０−３（以下、総称４１０−Ｎ）と、信号線駆動用ＩＣ４１０から出力された映像信号を１水平走査期間内に３回に分けて各信号線群の所定の信号線へ切り替えて出力する信号線選択回路１７０とで構成されている。
【００２３】
信号線駆動回路部１６０のＴＣＰ４００−１〜３（以下、総称４００−Ｎ）は、長手方向の一辺がアレイ基板２００側に接続され、他辺が外部駆動回路５００側に接続されている。このＴＣＰ４００−Ｎに実装されている信号線駆動用ＩＣ４１０−Ｎは、図示しないＤ／Ａコンバータを備えており、後述の制御ＩＣ６００から入力されるデジタル映像信号をアナログ映像信号に変換して信号線選択回路１７０に出力する。
【００２４】
信号線駆動用ＩＣ４１０−Ｎは、３４２本の出力端子（ＯＵＴ）を備えている。すなわち、信号線駆動用ＩＣ４１０−１は、３４２本の出力端子がそれぞれ３本の信号線に後述するアナログスイッチを介して接続されており、信号線Ｓ１〜Ｓ１０２６に映像信号Ｒ１〜Ｂ３４２を供給している。同様に信号線駆動用ＩＣ４１０−２は信号線Ｓ１０２７〜Ｓ２０５２に映像信号Ｒ３４３〜Ｂ６８４を、信号線駆動用ＩＣ４１０−３は信号線Ｓ２０５３〜Ｓ３０７２に映像信号Ｒ６８５〜Ｂ１０２４をそれぞれ供給している。ただし、信号線駆動用ＩＣ４１０−３では出力端子を３４０本使用し、残りの２つを余り端子としている。
【００２５】
本実施の形態では、信号線Ｓ１〜Ｓ３０７２を選択順に３つの信号線群に区分して、信号線Ｓ１、Ｓ４、Ｓ７、…Ｓ３０７０、信号線Ｓ２、Ｓ５、Ｓ８、…Ｓ３０７１、及び信号線Ｓ３、Ｓ６、Ｓ９、…Ｓ３０７２としている。
【００２６】
上記区分は１水平走査期間内に同時に選択される信号線の区分けであり、図２では、３つの信号線群に区分された信号線Ｓ１〜Ｓ３０７２がそれぞれの信号線駆動用ＩＣに接続されている様子を示している。駆動時には、１水平走査期間内に設定された３回の書き込み期間において、例えば信号線Ｓ１、Ｓ４、Ｓ７、…、信号線Ｓ２、Ｓ５、Ｓ８、…、信号線Ｓ３、Ｓ６、Ｓ９、…という順番で各信号線毎に映像信号が書き込まれる。このとき信号線駆動用ＩＣ４１０−Ｎでは、Ｈ／Ｖ反転駆動のため、１水平走査期間内に隣接する信号線に互いに正負が反転する映像信号が書き込まれるように映像信号の極性を定め、且つ同じ信号線に書き込まれる映像信号の正負を１水平走査期間毎に切り替えている。
【００２７】
信号線駆動用ＩＣ４１０はフレキシブル配線基板上に実装され、かつ外部駆動回路５００及びアレイ基板２００とそれぞれ電気的に接続されている。また、信号線選択回路１７０はアレイ基板２００上に配置されている。
【００２８】
外部駆動回路５００には、信号線選択回路１７０で映像信号を対応する信号線へ切り替えて出力する際の順序を制御するアナログスイッチ制御用信号などを生成する制御回路としての制御ＩＣ６００、及び図示しない電源回路などが実装されている。
【００２９】
制御ＩＣ６００は、外部から入力されるデジタル映像信号を各信号線への出力順に従って並び替えて出力するほか、これと同期して入力される基準クロック信号に基づいて各種制御信号を生成する。すなわち、制御ＩＣ６００は、走査線駆動回路１５０にはスタートパルス、クロック信号を供給し、信号線駆動用ＩＣ４１０−１〜３には並び替えたデジタル映像信号、レジスタ制御信号、クロック信号、ロード信号等を供給する。また、信号線選択回路１７０にはアナログスイッチ制御用信号ＡＳＷ１Ｕ、ＡＳＷ２Ｕ、ＡＳＷ３Ｕを供給する。また、制御ＩＣ６００は、１水平走査期間内に設けられた３回の書き込み期間のうち、３回目の書き込み期間に出力される映像信号がＧ画素に接続する信号線Ｓへ出力されるようにアナログスイッチ制御用信号ＡＳＷ１Ｕ、ＡＳＷ２Ｕ、ＡＳＷ３Ｕの出力順を制御している。
【００３０】
図１は、信号線駆動回路部１６０の概略的な構成を示す回路構成図である。このうち、図１（Ａ）は信号線選択回路１７０を構成する基本ブロックの回路構成図である。ここでは、（Ｂ）の左端に配置された基本ブロックを代表して示している。また、図１（Ｂ）は信号線駆動用ＩＣ４１０−Ｎと信号線選択回路１７０の構成を示す回路構成図である。
【００３１】
図１（Ｂ）に示すように、信号線選択回路１７０は複数の基本ブロック１８０により構成されており、各信号線駆動用ＩＣ４１０−Ｎにはそれぞれ１７１個の基本ブロック１８０が接続されている（信号線駆動用ＩＣ４１０−３では１７０個）。また、各信号線駆動用ＩＣ４１０−Ｎからは１つの基本ブロック１８０に対し２つの出力端子ＯＵＴが接続されている。
【００３２】
１つの基本ブロック１８０は、図１（Ａ）に示すように、ＰｃｈＴＦＴで構成されたアナログスイッチＳＷ１、ＳＷ２、…ＳＷ６（以下、総称ＳＷ）を備えている。このうち、アナログスイッチＳＷ１、ＳＷ２、ＳＷ３のソース電極は信号線駆動用ＩＣ４１０−１の出力端子（出力ライン）ＯＵＴ１に共通に接続され、アナログスイッチＳＷ４、ＳＷ５、ＳＷ６のソース電極は信号線駆動用ＩＣ４１０−１の出力端子ＯＵＴ２に共通に接続されている。また、アナログスイッチＳＷ１、ＳＷ２、ＳＷ３のドレイン電極は信号線Ｓ１、Ｓ２、Ｓ３に接続され、アナログスイッチＳＷ４、ＳＷ５、ＳＷ６のドレイン電極は信号線Ｓ４、Ｓ５、Ｓ６に接続されている。したがって、１つの基本ブロック１８０で６本の信号線が時分割で駆動されることになる。一方、アナログスイッチＳＷ１、ＳＷ４のゲート電極はアナログスイッチ制御用信号ライン（供給ライン）ＡＳＷ１に共通に接続され、アナログスイッチＳＷ２、ＳＷ５のゲート電極はアナログスイッチ制御用信号ラインＡＳＷ２に共通に接続され、アナログスイッチＳＷ３、ＳＷ６のゲート電極はアナログスイッチ制御用信号ラインＡＳＷ３に共通に接続されている。
【００３３】
アナログスイッチＳＷはＰｃｈＴＦＴで構成されているため、アナログスイッチ制御用信号ＡＳＷ１ＵがＬｏｗ電位となった時は、アナログスイッチＳＷ１、ＳＷ４、ＳＷ７、…ＳＷ３０７０がオンして、信号線Ｓ１、Ｓ４、Ｓ７、…Ｓ３０７０に映像信号が書き込まれ、アナログスイッチ制御用信号ＡＳＷ２ＵがＬｏｗ電位となった時は、アナログスイッチＳＷ２、ＳＷ５、ＳＷ８、…ＳＷ３０７１がオンして、信号線Ｓ２、Ｓ５、Ｓ８、…Ｓ３０７１に映像信号が書き込まれ、さらに、アナログスイッチ制御用信号ＡＳＷ３ＵがＬｏｗ電位となった時は、アナログスイッチＳＷ３、ＳＷ６、ＳＷ９、…ＳＷ３０７２がオンして、信号線Ｓ３、Ｓ６、Ｓ９、…Ｓ３０７２に映像信号が書き込まれる。
【００３４】
また、信号線Ｓ１、Ｓ４、Ｓ７、…Ｓ３０７０は、Ｒ（赤）の映像信号が書き込まれる列Ｒ１、Ｒ２、…に接続され、信号線Ｓ２、Ｓ５、Ｓ８、…Ｓ３０７１は、Ｇ（緑）の映像信号が書き込まれる列Ｇ１、Ｇ２、…に接続され、信号線Ｓ３、Ｓ６、Ｓ９、…Ｓ３０７２は、Ｂ（青）の映像信号が書き込まれる列Ｂ１、Ｂ２、…にそれぞれ接続されている。したがって、信号線Ｓ１、Ｓ４、Ｓ７、…Ｓ３０７０からは、各行のＲ画素に対応する映像信号が書き込まれ、信号線Ｓ２、Ｓ５、Ｓ８、…Ｓ３０７１からは、各行のＧ画素に対応する映像信号が書き込まれ、信号線Ｓ３、Ｓ６、Ｓ９、…Ｓ３０７２からは、各行のＢ画素に対応する映像信号がそれぞれ書き込まれることになる。
【００３５】
次に、上記のように構成された液晶表示装置１において、各信号線Ｓへ映像信号を書き込む際の動作について説明する。
【００３６】
図３は、制御ＩＣ６００から出力されるアナログスイッチ制御用信号ＡＳＷ１Ｕ、ＡＳＷ２Ｕ、ＡＳＷ３Ｕのタイミングチャートである。
【００３７】
図に示すように、１水平走査期間（１Ｈ）内に３回の書き込み期間が設けられ、各行毎にＲ・Ｇ・Ｂに対応する映像信号が順に書き込まれる。図１において、３ｎ−２行目、３ｎ−１行目、３ｎ行目は連続する３つの行を示している。本実施の形態において、各行に与えられるアナログスイッチ制御用信号は、ＡＳＷ３Ｕ、ＡＳＷ１Ｕ、ＡＳＷ２Ｕの順にＬｏｗ電位となるように制御されている。このため、１水平走査期間内の１回目の書き込みではＢ画素、２回目の書き込みではＲ画素、３回目の書き込みではＧ画素にそれぞれ映像信号が書き込まれる。他の基本ブロック１８０についても同様に、アナログスイッチ制御用信号ＡＳＷ３Ｕ→ＡＳＷ１Ｕ→ＡＳＷ２Ｕの順に映像信号の書き込みが行われる。
【００３８】
ここで、Ｈ／Ｖ反転駆動について図４を参照しながら簡単に説明する。図１は、６行６列に区切られた画素のフレーム毎の極性を示している。また、図４に示す６行６列の画素は、図１（Ａ）に示す１つの基本ブロックにより書き込みがなされるものとする。
【００３９】
ｎフレームにおいて、出力端子ＯＵＴ１からＲ・Ｇ・Ｂ列に供給される映像信号の極性は、隣接する信号線において互いに正負が反転するように駆動され、出力端子ＯＵＴ２からＲ・Ｇ・Ｂ列に供給される映像信号の極性は、出力端子ＯＵＴ１の場合と正負が反転するように駆動される。またｎ＋１フレームにおいて、Ｒ・Ｇ・Ｂ列に供給される映像信号の極性はｎフレームの逆極性となり、同じく１水平走査期間毎に同じ信号線に書き込まれる映像信号の正負が切り替えられる。各フレームにおける映像信号の書き込み順は、各行においてＲ画素、Ｂ画素、Ｇ画素の順となる。
【００４０】
上述のようなＨ／Ｖ反転駆動を行うと、自画素−自信号線、自画素−隣接信号線、自信号線−隣接信号線間のカップリングの影響で画素電位の変動が生じることになるが、本実施の形態では、各画素への映像信号の書き込みの順番が水平方向にＲ画素、Ｂ画素、Ｇ画素の順であるため、カップリングの影響で画素電位の変動が一番小さい３番目に書き込まれる画素は、表示ムラが視認され易いＧ画素となる。このように、表示ムラが視認され易いＧ画素の画素電位変動量が最も小さくなるため、表示ムラが視認されにくくなり、画面全体として良好な表示品位を得ることができる。
【００４１】
上記実施の形態では、各画素への映像信号の書き込みの順番を水平方向にＲ画素、Ｂ画素、Ｇ画素の順としたが、３番目にＧ画素となるような順番であれば、Ｒ画素、Ｂ画素の順番は入れ替わっても良い。
【００４２】
【発明の効果】
以上説明したように、本発明に係わる液晶表示装置によれば、表示ムラが視認され易いＧ画素の画素電位変動量を小さくすることができるため、駆動ＩＣの１出力をアレイに内蔵されている信号線駆動回路内の３個のアナログスイッチに接続して、１水平走査期間内に３回の書き込み時間を設けるような構成においても、表示ムラの影響を少なくして、良好な表示品位を得ることができる。
【図面の簡単な説明】
【図１】信号線駆動回路部の概略的な構成を示す回路構成図。（Ａ）は信号線選択回路を構成する基本ブロックの回路構成図。（Ｂ）は信号線駆動用ＩＣと信号線選択回路の構成を示す回路構成図。
【図２】実施の形態に係わる液晶表示装置の構成を概略的に示す回路構成図。
【図３】制御ＩＣから出力されるアナログスイッチ制御用信号ＡＳＷ１Ｕ、ＡＳＷ２Ｕ、ＡＳＷ３Ｕのタイミングチャート。
【図４】６行６列に区切られた画素のフレーム毎の極性を示す説明図。
【符号の説明】
１…液晶表示装置
１００…画素アレイ部
１１０…ＴＦＴ
１２０…画素電極
１３０…共通電極
１４０…補助容量素子
１５０…走査線駆動回路
１６０…信号線駆動回路部
１７０…信号線選択回路
１８０…基本ブロック
２００…アレイ基板
２１０…画素部
３００…液晶層
４００…ＴＣＰ
４１０…信号線駆動用ＩＣ
５００…外部駆動回路
６００…制御ＩＣ
【図１】
2004309949.tif 000003
【図２】
2004309949.tif 000004
【図３】
2004309949.tif 000005
【図４】
2004309949.tif 000006