(57)【要約】【課題】ＦＰＣ上のＩ／Ｏピン数やＬＣＤパネル上の信号ライン数の減数化が図られた駆動回路を有するＬＣＤを提供すること。【解決手段】  駆動回路と複数の画素ユニットとを有し、受信したデジタル信号入力に基づいて表示を行うＬＣＤにおいて、前記駆動回路のソースドライバとして、サンプルパルスを生成するパルス生成器２２２と、サンプルパルスに応答して前記入力デジタル信号をサンプリングするサンプラー２０２−ｎと、参考電圧と比較し、比較結果を出力する、サンプリングされたデジタル信号を受信する比較器２０４−ｎと、前記比較結果を保持するラッチ２０６−ｎと、前記受信されたデジタル信号に基づいてアナログ信号を生成し、前記アナログ信号を対応する画素に供給するＤ／Ａコンバータ２１０−ｎとからなるものを用いる。【選択図】 図２
2004341497.tif 000002
【特許請求の範囲】
【請求項１】
駆動回路と複数の画素ユニットとを有しており、受信したデジタル信号入力に基づいて表示を行う液晶ディスプレイ装置であって、
前記駆動回路のソースドライバは、
画素に対応した入力デジタル信号を一定間隔で連続的にサンプリングするために用いられるサンプルパルスを生成する、少なくとも一つのパルス生成器と、
前記サンプルパルスに応答して、前記入力デジタル信号をサンプリングする、少なくとも一つのサンプラーと、
参考電圧と比較し、比較結果を出力する、サンプリングされたデジタル信号を受信する、少なくとも一つの比較器と、
前記比較結果を保持する、少なくとも一つのラッチと、
前記受信されたデジタル信号に基づいてアナログ信号を生成し、前記アナログ信号を対応する画素に供給する少なくとも一つのＤ／Ａコンバータと、からなるものであることを特徴とする液晶ディスプレイ装置。
【請求項２】
前記Ｄ／Ａコンバータから形成された前記アナログ信号を受信して当該アナログ信号を対応する画素に供給するアナログバッファを備えることを特徴とする請求項１に記載の液晶ディスプレイ装置。
【請求項３】
前記ラッチに保持された比較結果であるデジタル信号を、高い信号レベルの信号に転換し、前記信号を前記Ｄ／Ａコンバータに出力する信号レベルコンバータを備えることを特徴とする請求項１に記載の液晶ディスプレイ装置。
【請求項４】
前記参考電圧のレベルは、前記入力デジタル信号の振幅の半分であることを特徴とする請求項１に記載の液晶ディスプレイ装置。
【請求項５】
前記サンプラーは、スイッチであることを特徴とする請求項１に記載の液晶ディスプレイ装置。
【請求項６】
前記パルス生成器は、シフトレジスタであることを特徴とする請求項１に記載の液晶ディスプレイ装置。
【請求項７】
駆動回路と複数の画素ユニットとを有しており、受信したデジタル信号入力に基づいて表示を行う液晶ディスプレイ装置であって、
前記駆動回路のソースドライバは、
画素に対応した入力デジタル信号を一定間隔で連続的にサンプリングするために用いられるサンプルパルスを生成するシフトレジスタと、
データバスと、
データバスライン上の入力デジタルデータを、前記サンプリングパルスに応答してサンプリングし、数量が前記液晶ディスプレイ装置のデータラインの数と等しい一組のスイッチと、
スイッチの一つに結合され、対応するスイッチによりサンプリングされるデジタル信号を受信する第一入力端を備えると共に参考電圧を受信する第二入力端を備えており、受信したデジタル信号と参考電圧とを比較して、比較結果を出力する一組の比較器と、
前記比較器の一つに結合され、前記比較結果を保持する一組のラッチと、
前記ラッチの一つに結合され、前記対応するラッチにより保持された比較結果であるデジタル信号に基づいて、アナログ信号を生成し、前記アナログ信号を対応する画素に供給する一組のＤ／Ａコンバータと、からなることを特徴とする液晶ディスプレイ装置。
【請求項８】
前記Ｄ／Ａコンバータの一つに結合され、前記対応するＤ／Ａコンバータから形成された前記アナログ信号を受信し、前記アナログ信号を対応する画素に供給する一組のアナログバッファを備えることを特徴とする請求項７に記載の液晶ディスプレイ装置。
【請求項９】
前記ラッチの一つと前記Ｄ／Ａコンバータの一つの間に結合され、前記対応するラッチにより保持された前記デジタル信号を、高い信号レベルの信号に増幅し、前記信号を前記対応するＤ／ＡコンバータＣに出力する一組の信号レベルコンバータを備えることを特徴とする請求項７に記載の液晶ディスプレイ装置。
【請求項１０】
前記参考電圧のレベルは、前記入力デジタル信号の振幅の半分であることを特徴とする請求項７に記載の液晶ディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＣＤ（liquid crystal display、液晶ディスプレイ）に関するものであって、特に、ＬＣＤパネルの駆動回路等にＦＰＣ（Flexible Printed Circuit）が用いられたものに関する。
【背景技術】
【０００２】
ＬＣＤは、例えば、ソースドライバと、ゲートドライバと、両ドライバ（駆動部）に制御信号を送ってこれらの動作を制御する制御部と、ソースドライバおよびゲートドライバから出力される出力信号に基づいて画像を表示するＬＣＤパネル部とを備えたようなものである。そして、ソースドライバ（source driver）は、快速デジタルデータを受信して、それを緩慢な並列デジタル信号に転換し、その後、緩慢なデジタル信号をアナログ電圧に転換して、ＬＣＤを駆動するものである。ディスプレイパネルは多数の画素からなる。ＳＶＧＡ（Super Video Graphics Array）モードの場合、ＬＣＤパネルは８００（水平ライン）×６００（垂直ライン）画素を有する。この場合、ソースドライバは、画素に全データを正確に書き込むためには、８００ユニットの対応回路を必要とする。対応回路の各ユニットは、１ビットのシフトレジスタ、３組（Ｒ、Ｇ、Ｂ）のｎビットのサンプルラッチ（sample latch）およびホールドラッチ（hold latch）、３つのＤＡＣ（digital-to-analog converter）および３つのアナログバッファ（analog buffer）を備える。このようなことから、ソースドライバは広面積を必要とする。よって、必要な面積を減少させることは、例えばソースドライバ等の設計上、非常に重要である。また、ソースドライバの面積の問題は、解像度を増加させる場合、特に、ＬＣＯＳ、ＬＴＰＳ、ＴＦＴ−ＬＣＤ、ＯＬＥＤ等の新規のディスプレイシステムのパネル上にデータドライバを製造する場合（driver-on-panel）においても最初にぶつかる問題である。
【０００３】
図１は、公知のＬＴＰＳ  ＴＦＴ−ＬＣＤである。図示されるように、このＬＴＰＳ  ＴＦＴ−ＬＣＤ（特許文献１参照）は、画素と駆動回路とからなり、信号レベルが、ガラス基板上に結合されて形成された水平駆動回路システムの電圧Ｖddより小さいデジタル信号を受信するのに用いられる。ＬＴＰＳ  ＴＦＴ−ＬＣＤは、水平シフトレジスタ１２２、一組のサンプリングスイッチ１０２−１〜１０２−ｎ、一組のレベルシフト１０４−１〜１０４−ｎ、一組のラッチ１０６−１〜１０６−ｎ、一組のＤＡＣ１０８−１〜１０８−ｎ、一組のバッファ１１０−１〜１１０−ｎ、画素１１６、データライン１１４−１〜１１４−ｎ、スキャンライン１１２−１〜１１２−ｎ、垂直シフトレジスタ１２０からなる。
【特許文献１】米国特許第６，２５６，０２４号明細書
【０００４】
スキャンライン１１２−１〜１１２−ｎは、垂直スキャン回路とドライバとして機能する垂直シフトレジスタ１２０により、垂直にスキャンされる。水平スキャン回路として機能する水平シフトレジスタ１２２は、水平開始パルスＨstと水平クロックパルスＨckとを受信すると共に、水平開始パルスＨstと水平クロックパルスＨckに基づいて、サンプリングパルスを生成し、入力デジタルデータをサンプリングする。サンプリングスイッチ１０２−１〜１０２−ｎは、データライン１１４−１〜１１４−ｎと対応して提供され、データバスライン上のサンプルデジタルデータは、水平シフトレジスタ１２２から供給されるサンプリングパルスに対応する。
【０００５】
サンプリングスイッチ１０２−１〜１０２−ｎによりサンプリングされるデジタルデータは、レベルコンバータとして機能するレベルシフトに供給される。レベルシフト１０４−１〜１０４−ｎは、水平シフトレジスタ１２２から与えられるレベルシフトパルスに基づいて、それぞれのサンプリングデータの信号レベルを、水平駆動回路システムの電圧Ｖddレベルにシフトする。レベルシフト１０４−１〜１０４−ｎによりシフトされたサンプリングデータは、それぞれ、ラッチ１０６−１〜１０６−ｎにより区切られる１水平同期期間の間、保持される。
【０００６】
ラッチ１０６−１〜１０６−ｎのラッチデータは、それぞれ、ＤＡＣ１０８−１〜１０８−ｎにより、アナログ信号に転換され、バッファ１１０−１〜１１０−ｎに供給される。バッファ１１０−１〜１１０−ｎは、ＤＡＣ１０８−１〜１０８−ｎにより与えられるアナログ信号に基づいて、データライン１１４−１〜１１４−ｎを駆動する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、水平駆動回路システムの電圧Ｖddよりも低い信号レベルを有しているデジタル信号は、一つの信号が対応するデータラインに入力されるまで伝送されて、対応する画素に供給されるものである。また、レベルシフターは、デジタル信号を対応するデータラインに入力する前に、当該デジタル信号を増幅している。よって、データラインへのデジタル信号伝送時に消耗される動的消費電力はその分増加する。この装置において、一つのレベルシフターは、一対の相補信号に結合されている。よって、Ｎビットのデジタル信号（Ｎは自然数）に、２Ｎデータバスが要求される。２Ｎデータバスのデジタル信号伝送時に消耗される電力は、Ｎデータバスのデジタル信号伝送時の消耗電力を上回る。ＦＰＣのＩ／Ｏピン数とＬＣＤのレイアウトサイズは、このようなことによって増加してしまう。
【０００８】
本発明は、ＦＰＣ上のＩ／Ｏピン数やＬＣＤパネル上の信号ライン数の減数化が図られた駆動回路を有するＬＣＤを提供することを課題とする。
【課題を解決するための手段】
【０００９】
このような課題を解決する本発明は、駆動回路と複数の画素ユニットとを有しており、受信したデジタル信号入力に基づいて表示を行う液晶ディスプレイ（ＬＣＤ）装置であって、前記駆動回路のソースドライバは、画素に対応した入力デジタル信号を一定間隔で連続的にサンプリングするために用いられるサンプルパルスを生成する、少なくとも一つのパルス生成器と、前記サンプルパルスに応答して、前記入力デジタル信号をサンプリングする、少なくとも一つのサンプラーと、参考電圧と比較し、比較結果を出力する、サンプリングされたデジタル信号を受信する、少なくとも一つの比較器と、前記比較結果を保持する、少なくとも一つのラッチと、前記受信されたデジタル信号に基づいてアナログ信号を生成し、前記アナログ信号を対応する画素に供給する少なくとも一つのＤ／Ａコンバータと、からなるものであることを特徴とする。
【００１０】
このように、本発明に係る液晶ディスプレイのソースドライバでは、参考電圧を受信する比較器によってサンプリングされたデジタル信号を受信し、当該デジタル信号を参考電圧と比較して得られる比較結果を出力するようにしたので、デジタル信号を相補信号の形態で送信する必要がない。つまり、デジタル信号の送信に用いられるデータバスの数が半減することとなり、伝送時の消費電力が抑制される。これにより、液晶ディスプレイ装置のランニングコストが抑制される。また、ＬＣＤパネルの駆動回路としてＦＰＣを用いる場合、データバスの数を減らすことができれば、ＦＰＣ上のＩ／Ｏピン数およびＬＣＤパネル上の信号ライン数が減少するので、液晶ディスプレイが必要とする面積が大幅に減少する。これにより、液晶ディスプレイの製造コストが抑制される。
【００１１】
ソースドライバとしては、前記Ｄ／Ａコンバータから形成された前記アナログ信号を受信して当該アナログ信号を対応する画素に供給するアナログバッファを備えるものが好ましい。アナログバッファは、前もって生成されるアナログ信号を受信し、対応する画素に供給するものである。また、ソースドライバとしては、前記ラッチに保持された比較結果であるデジタル信号を、高い信号レベルの信号に転換し、前記信号を前記Ｄ／Ａコンバータに出力する信号レベルコンバータを備えるものが好ましい。
【００１２】
そして、前記参考電圧のレベルは、前記入力デジタル信号の振幅の半分であることが好ましい。参考電圧のレベルを入力デジタル信号の振幅の半分にすると、比較器が受信する段階において受信したデジタル信号を増幅しなくてよくなる。これにより、デジタル信号伝送時に消耗される動的消費電力が抑制され、液晶ディスプレイ装置のランニングコストが抑制される。また、前記サンプラーは、スイッチであることが好ましい。さらに、前記パルス生成器は、シフトレジスタであることが好ましい。
【００１３】
また、上記課題を解決する本発明は、駆動回路と複数の画素ユニットとを有しており、受信したデジタル信号入力に基づいて表示を行う液晶ディスプレイ装置であって、前記駆動回路のソースドライバは、画素に対応した入力デジタル信号を一定間隔で連続的にサンプリングするために用いられるサンプルパルスを生成するシフトレジスタと、データバスと、データバスライン上の入力デジタルデータを、前記サンプリングパルスに応答してサンプリングし、数量が前記液晶ディスプレイ装置のデータラインの数と等しい一組のスイッチと、スイッチの一つに結合され、対応するスイッチによりサンプリングされるデジタル信号を受信する第一入力端を備えると共に参考電圧を受信する第二入力端を備えており、受信したデジタル信号と参考電圧とを比較して、比較結果を出力する一組の比較器と、前記比較器の一つに結合され、前記比較結果を保持する一組のラッチと、前記ラッチの一つに結合され、前記対応するラッチにより保持された比較結果であるデジタル信号に基づいて、アナログ信号を生成し、前記アナログ信号を対応する画素に供給する一組のＤ／Ａコンバータと、からなることを特徴とするものである。
【００１４】
この液晶ディスプレイのソースドライバにおいても、先に説明したように、参考電圧を受信する比較器によってサンプリングされたデジタル信号を受信し、当該デジタル信号を参考電圧と比較して得られる比較結果を出力するようにしたので、デジタル信号を相補信号の形態で送信する必要がない。したがって、データバスの数が半減して伝送時の消費電力が抑制され、液晶ディスプレイ装置のランニングコストが抑制される。また、ＬＣＤパネルの駆動回路としてＦＰＣを用いる場合、データバスの数を減らすことができれば、ＦＰＣ上のＩ／Ｏピン数およびＬＣＤパネル上の信号ライン数が減少し、液晶ディスプレイが必要とする面積が大幅に減少する。これにより、液晶ディスプレイの製造コストが抑制される。
【００１５】
このような液晶ディスプレイ装置において、ソースドライバとしては、前記Ｄ／Ａコンバータの一つに結合され、前記対応するＤ／Ａコンバータから形成された前記アナログ信号を受信し、前記アナログ信号を対応する画素に供給する一組のアナログバッファを備えるものが好ましい。アナログバッファは、前もって生成されるアナログ信号を受信し、対応する画素に供給するものである。そして、ソースドライバとしては、前記ラッチの一つと前記Ｄ／Ａコンバータの一つの間に結合され、前記対応するラッチにより保持された前記デジタル信号を、高い信号レベルの信号に増幅し、前記信号を前記対応するＤ／ＡコンバータＣに出力する一組の信号レベルコンバータを備えるものが好ましい。また、前記参考電圧のレベルは、前記入力デジタル信号の振幅の半分であることが好ましい。このようにすると、比較器が受信する段階において受信したデジタル信号を増幅しなくてよいので、デジタル信号伝送時に消耗される動的消費電力が抑制され、液晶ディスプレイ装置のランニングコストが抑制される。
【発明の効果】
【００１６】
液晶ディスプレイ装置において、駆動回路としてＦＰＣを用いる場合に、当該ＦＰＣ上のＩ／Ｏピン数およびＬＣＤパネル上の信号ライン数が減少すると、液晶ディスプレイが必要とする面積が大幅に減少すると共に駆動に必要な電力が減少し、液晶ディスプレイの製造コストおよび使用コストが抑制される。
【発明を実施するための最良の形態】
【００１７】
以下、本発明に係るアクティブマトリクス型液晶ディスプレイの好適な実施形態を説明する。
【００１８】
図２は、本発明に係る実施形態の液晶ディスプレイを示すブロック図である。図示されるように、本発明に係る具体例のアクティブマトリクス型液晶ディスプレイは、複数の画素（画素ユニット）と駆動回路とからなるものであり、これらは、ガラス基板上に形成されたものである。なお、駆動回路は、水平駆動回路の電圧Ｖddより低い信号レベルのデジタル信号を受信するものである。そして、入力されるデジタル信号は、Ｎビットのデジタルデータである（カラーディスプレイの場合、データラインの総数は、Ｒ、Ｂ、Ｇ×平行プロセスの数である）。
【００１９】
図２に示されるように、ＬＣＤは、水平シフトレジスタ２２２、一組の比較器２０４−１〜２０４−ｎ、一組のラッチ２０６−１〜２０６−ｎ、一組のレベルシフター２０８−１〜２０８−ｎ、一組のＤ／Ａコンバータ２１０−１〜２１０−ｎ、一組のアナログバッファ２１２−１〜２１２−ｎ、複数の画素２３０、データライン２１６−１〜２１６−ｎ、スキャンライン２１４−１〜２１４−ｎ、垂直シフトレジスタ２２０、からなる。
【００２０】
水平スキャン回路として機能する水平シフトレジスタ２２２は、水平開始パルスＨstと水平クロックパルスＨckに基づいて、一定間隔で連続的に（in time series）、画素に対応するデジタル信号入力をサンプリングするサンプリングパルスを生成する。
【００２１】
サンプリングスイッチ（サンプラー）２０２−１〜２０２−ｎは、ｎ列ライン２１６−１〜２１６−ｎに対応して提供されているものであり、また、水平シフトレジスタ２２２から供給されるサンプリングパルスに応答して、データバスライン上のデジタルデータをサンプリングする。
【００２２】
各比較器２０４−１〜２０４−ｎは、サンプリングスイッチ２０２−１〜２０２−ｎに結合されている。比較器２０４−１〜２０４−ｎは、対応するサンプリングスイッチ２０２−１〜２０２−ｎによりサンプリングされるデジタル信号と参考電圧Ｖrefを受信する。参考電圧Ｖrefのレベルは、入力デジタル信号の振幅の約半分である。デジタル信号と参考電圧Ｖrefとを比較した後、比較器２０４−１〜２０４−ｎは比較結果を出力する。
【００２３】
比較結果は対応するラッチ２０６−１〜２０６−ｎにより、１水平同期期間の間（すなわち次の比較結果信号が入力されるまで）維持される。レベルシフト２０８−１〜２０８−ｎは、対応するラッチ２０６−１〜２０６−ｎにより、維持されるデジタル信号を、Ｄ／Ａコンバータ２１０−１〜２１０−ｎに適する高信号レベルの信号に増幅させ、信号を対応するＤ／Ａコンバータ２１０−１〜２１０−ｎに出力する。
【００２４】
Ｄ／Ａコンバータ２１０−１〜２１０−ｎは、対応するレベルシフト２０８−１〜２０８−ｎから伝送されるデジタル信号に基づいて、アナログ信号を生成する。アナログバッファ２１２−１〜２１２−ｎは、対応するＤ／Ａコンバータ２１０−１〜２１０−ｎから生成されるアナログ信号を受信し、アナログ信号を対応する画素２３０に供給する。
【００２５】
一方、スキャンライン２１４−１〜２１４−ｎは、垂直スキャン回路とドライバとして機能する垂直シフトレジスタ２２０により、垂直にスキャンされる。
【００２６】
液晶ディスプレイ装置において、画素２３０は、アレイ構造で配列されている。各画素２３０は、液晶２３４とトランジスタ２３２とを備える。トランジスタ２３２のドレイン端とゲート端は、データライン２１６−１〜２１６−ｎとスキャンライン２１４−１〜２１４−ｎにそれぞれ接続されている。トランジスタ２３２のソース端は、液晶２３４に接続されている。更に、データライン２１６−１〜２１６−ｎとスキャンライン２１４−１〜２１４−ｎは、水平シフトレジスタ２２２と垂直シフトレジスタ２２０とにそれぞれ、結合されている。これらのデータライン２１６−１〜２１６−ｎとスキャンライン２１４−１〜２１４−ｎは、イメージデータとスキャン制御データに従って、画素２３０を制御する。
【００２７】
なお、ここまで説明した液晶ディスプレイ装置以外の装置としては、例えば、アナログバッファ２１２−１〜２１２−ｎを除去したものが考えられる。
【００２８】
図３は、本発明の具体例による比較器の例を示す図である。図２に示される水平シフトレジスタ２２２から生成される、一組の相補信号により、各比較器は、いつでも、対応するサンプリングスイッチ２０２からデジタル信号ＳＤを受信するよう制御する。本具体例において、デジタル信号ＳＤの振幅は、０〜３．３である。以下は、水平シフトレジスタ２２２から生成された比較器２０４−２を制御する一組の相補信号ＳＲ_out１およびＳＲ_out２を例として説明する。
【００２９】
図３に示されるように、比較器２０４−２は、１９個のトランジスタＱ３０２、Ｑ３０４、Ｑ３０６、Ｑ３０８、Ｑ３１０、Ｑ３１２、Ｑ３１４、Ｑ３１６、Ｑ３１８、Ｑ３２０、Ｑ３２２、Ｑ３２４、Ｑ３２６、Ｑ３２８、Ｑ３３０、Ｑ３３２、Ｑ３３４、Ｑ３３６、Ｑ３３８からなる。トランジスタＱ３０４のソース端は、デジタル信号ＳＤを受信する。トランジスタＱ３０２のソース端は、参考電圧Ｖrefを受信する。信号ＳＲ_out１は、トランジスタＱ３０２、Ｑ３０４、Ｑ３０６のゲート端に入力される。信号ＳＲ_out２は、トランジスタＱ３０６、Ｑ３２２、Ｑ３２８のゲート端に入力される。トランジスタＱ３１８のゲート端は、信号ＳＲ_out０を受信する。信号ＳＲ_out０は、水平シフトレジスタ２２２から生成され、比較器２０４−１を制御する。電力がトランジスタＱ３１６、Ｑ３２４、Ｑ３３０、Ｑ３３４、Ｑ３３８のソース端に供給される。トランジスタＱ３０６、Ｑ３２０、Ｑ３２６、Ｑ３３２、Ｑ３３６、Ｑ３３８のソース端はコモン電極（本具体例では、接地）に結合されている。
【００３０】
トランジスタＱ３３２、Ｑ３３４のドレイン端の接続点と、トランジスタＱ３３６、Ｑ３３８のドレイン端の接続点は、それぞれ、一組の相補信号Ｑ_out１およびＱ_out２出力を生成する。信号Ｑ_out１およびＱ_out２の両方、またはＱ_out１およびＱ_out２から選択される１つがラッチに入力される。このような処理が各デジタル信号ＳＤについて行われる。信号Ｑ_out１およびＱ_out２の中の一つだけがラッチに入力されないといけないため、信号ラインは減少する。以下では、ラッチに信号Ｑ_out１が入力される場合を例として説明する。
【００３１】
なお、図３に示される回路は本発明の比較器の一例である。本実施形態の液晶ディスプレイ装置では、図３に示される回路以外にも、デジタル信号と参考電圧とを比較する他の回路を用いることができる。
【００３２】
図４は、本発明の具体例によるラッチとレベルシフターの例を示す図である。図４に示されるラッチ４３０は、図２中のラッチ２０６−１〜２０６−ｎのいずれかである。図４に示されるレベルシフター４４０は、選択されたラッチに対応するレベルシフターの具体例である。例えば、図４に示されるラッチ４３０は、ラッチ２０６−２の具体例である。図４に示されるレベルシフター４４０はレベルシフター２０８−２の具体例である。
【００３３】
図４に示されるように、ラッチ４３０は４つのインバータ４０２、４０４、４０６および４０８からなる。レベルシフター４４０は、６個のトランジスタＱ４１０、Ｑ４１２、Ｑ４１４、Ｑ４１６、Ｑ４１８およびＱ４２０からなる。
【００３４】
インバーター４０４、４０６の入力端は、比較器の出力端に結合されており、例えば信号Ｑ_out１を受信する（図３参照）。インバータ４０４の出力端は、インバータ４０２および４０８の入力端に結合されている。インバータ４０２の出力端は、インバータ４０４および４０６の入力端に結合されている。インバータ４０６と４０８の出力端は、レベルシフター４４０に結合されている。
【００３５】
トランジスタＱ４１０およびＱ４１２のドレイン端は、インバータ４０８の出力端に結合されている。トランジスタＱ４１８とＱ４２０のドレイン端は、インバータ４０６の出力端に結合されている。トランジスタＱ４１０およびＱ４１２のソース端と、トランジスタＱ４１４、Ｑ４１６、Ｑ４１８およびＱ４２０のドレイン端は、コモン電極（具体例では、接地）に結合されている。トランジスタＱ４１８およびＱ４２０のソース端の接続点は、Ｄ／Ａコンバータに出力されるデジタル信号Ｄ_outを生成する。
【００３６】
なお、図４に示される、ラッチとして動作する回路は一例である。ラッチとしては、図４に示される回路以外にも、デジタルデータを保持できる他の回路を用いることができる。さらに、他のアプリケーション（デバイス）として考えられるものとしては、レベルシフターの後に、必要に応じて、バッファやインバータを加えたものが考えられる。
【００３７】
図５は、図２〜図４の信号のタイミングを示す図である。縦軸は振幅で、横軸は時間である。ライン５０は、比較器に入力されるデジタル信号ＳＤである。ライン５２は水平シフトレジスタ２２２から生成される信号ＳＲ_out１である。ライン５４はラッチ４３０に保存される信号である。このタイミングチャートを基に本実施形態の装置が適切に動作することを説明する。
【００３８】
水平シフトレジスタ２２２から生成される信号ＳＲ_out１がまずオンになり、デジタル信号ＳＤ（１）が比較器に入力される。参考電圧と比較した後、水平シフトレジスタ２２２から生成される信号ＳＲ_out１がオフになるとき、デジタル信号“１”は、ラッチに保存される。水平シフトレジスタ２２２から生成される信号ＳＲ_out１が次にオンになるとき、デジタル信号ＳＤ（０）は、比較器に入力される。参考電圧と比較した後、その後、水平シフトレジスタ２２２から生成される信号ＳＲ_out１がオフになるとき、デジタル信号“０”は、ラッチに保存される。水平シフトレジスタ２２２から生成される信号ＳＲ_out１がオンになるとき、デジタル信号ＳＤ“１”は、比較器に入力される。参考電圧と比較した後、水平シフトレジスタ２２２から生成される信号ＳＲ_out１がオフになるとき、デジタル信号“１”は、ラッチに保存される。参考電圧と比較した後、その後、水平シフトレジスタ２２２から生成される信号ＳＲ_out１がオンになるとき、デジタル信号ＳＤ“１”は、比較器に入力される。参考電圧と比較した後、水平シフトレジスタ２２２から生成される信号ＳＲ_out１がオフになるとき、デジタル信号“１”は、ラッチに保存される。
【００３９】
以上、本発明に係る液晶ディスプレイ装置について、好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００４０】
【図１】公知のＬＴＰＳ  ＴＦＴ−ＬＣＤを示す図である。
【図２】本発明の具体例による液晶ディスプレイを示す図である。
【図３】本発明の具体例による比較器の例を示す図である。
【図４】本発明の具体例によるラッチとレベルシフターの例を示す図である。
【図５】図２〜図４の信号のタイミング図である。
【符号の説明】
【００４１】
１０２−１〜１０２−ｎ，２０２−１〜２０２−ｎ  一組のサンプリングスイッチ
１０４−１〜１０４−ｎ，２０８−１〜２０８−ｎ  一組のレベルシフト
１０６−１〜１０６−ｎ，２０６−１〜２０６−ｎ  一組のラッチ
１０８−１〜１０８−ｎ，２１０−１〜２１０−ｎ  一組のＤ／Ａコンバータ
１１０−１〜１１０−ｎ，２１２−１〜２１２−ｎ  一組のバッファ
１１２−１〜１１２−ｎ，２１４−１〜２１４−ｎ  スキャンライン
１１４−１〜１１４−ｎ，２１６−１〜２１６−ｎ  データライン
１１６，２３０  画素
１２０，２２０  垂直シフトレジスタ（パルス生成器）
１２２，２２２  水平シフトレジスタ（パルス生成器）
２０４−１〜２０４−ｎ  比較器
２３２，Ｑ３０２，Ｑ３０４，Ｑ３０６，Ｑ３０８，Ｑ３１０，Ｑ３１２，Ｑ３１４，
Ｑ３１６，Ｑ３１８，Ｑ３２０，Ｑ３２２，Ｑ３２４，Ｑ３２６，Ｑ３２８，Ｑ３３０，
Ｑ３３２，Ｑ３３４，Ｑ３３６，Ｑ３３８，Ｑ３２４，Ｑ３２６，Ｑ３３０，Ｑ３３２，
Ｑ３３４，Ｑ３３６，Ｑ３３８，Ｑ４１０，Ｑ４１２，Ｑ４１４，Ｑ４１６，Ｑ４１８，
Ｑ４２０  トランジスタ
２３４  液晶
４０２，４０４，４０６，４０８  バッファ
Ｈst  水平開始パルス
Ｈck  水平クロックパルス
ＳＲ_out０，ＳＲ_out１，ＳＲ_out２，ＳＤ，Ｑ_out１，Ｑ_out２  信号
Ｖref  参考電圧
【図１】
2004341497.tif 000003
【図２】
2004341497.tif 000004
【図３】
2004341497.tif 000005
【図４】
2004341497.tif 000006
【図５】
2004341497.tif 000007