(57)【要約】【課題】高い信頼性の下に動作するシフトレジスタを提供する。【解決手段】データ線駆動回路２００は、シフト単位回路ＵＡ０〜ＵＡｍから構成されるシフトレジスタ部１１０を備える。シフト単位回路は、スイッチング素子として機能するＴＦＴ１１１、容量素子１１３、並びに、論理回路として機能するＴＦＴ１１２、インバータＩＮＶ１及びＩＮＶ２を備える。ＴＦＴ１１１がオン状態からオフ状態へ切り替わると、ＴＦＴ１１１から流れ出すキャリアが容量素子１１３と論理回路の入力容量に分割される。従って、論理回路に入力するノイズレベルを低減することができる。【選択図】      図２
2004317727.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素を有する電気光学パネルを駆動する駆動回路に用いられ、開始パルスをクロック信号に同期して順次シフトする縦続接続された複数のシフト単位回路を備えるシフトレジスタであって、
前記シフト単位回路は、
前記入力端子、出力端子、及び前記クロック信号が供給される制御端子を備えるスイッチング素子と、
前記スイッチング素子の出力端子と一方の端子が接続され、他方の端子に電位線に接続される容量素子と、
前記スイッチング素子の出力端子と接続される論理回路とを備え、
前記開始パルス又は前段のシフト単位回路から出力される出力信号が当該シフト単位回路の入力信号として前記スイッチング素子の入力端子に供給され、前記論理回路の出力信号が当該シフト単位回路の出力信号として出力される
ことを特徴とするシフトレジスタ。
【請求項２】
前記容量素子の容量値は、前記スイッチング素子がオン状態からオフ状態へ遷移する場合に前記スイッチング素子から流れ出るキャリアによって前記論理回路が誤動作しない範囲内に設定されることを特徴とする請求項１に記載のシフトレジスタ。
【請求項３】
前記容量素子の容量値は、前記スイッチング素子がオン状態からオフ状態へ遷移する場合に前記スイッチング素子から流れ出るキャリアによって前記論理回路が誤動作せず、且つ、前記スイッチング素子のオン抵抗値と前記容量素子の容量値によって定まる時定数によってシフト動作に支障をきたさない範囲内に設定されることを特徴とする請求項１に記載のシフトレジスタ。
【請求項４】
前記スイッチング素子は薄膜トランジスタであって、ソース領域、ゲート領域、及びドレイン領域を含む半導体層と、前記半導体層の上に形成された絶縁膜と、前記絶縁膜の上に形成されたゲート電極と、スルーホールを介して前記ソース領域と接続されるソース電極と、スルーホールを介して前記ドレイン領域と接続されるドレイン電極とを備え、前記ゲート電極は前記制御端子であり、前記ソース電極又は前記ドレイン電極のうち一方は前記入力端子であり、他方は前記出力端子であり、
前記容量素子は、前記出力端子に対応する電極と接続される前記半導体層の領域と前記絶縁膜上に形成される前記電位線との間に形成される
ことを特徴とする請求項１乃至３のうちいずれか１項に記載のシフトレジスタ。
【請求項５】
クロック信号は、周期が同一で位相が異なる第１クロック信号及び第２クロック信号からなり、奇数番目のシフト単位回路に含まれる前記スイッチング素子の制御端子には前記第１クロック信号が供給される一方、偶数番目のシフト単位回路に含まれる前記スイッチング素子の制御端子には前記第２クロック信号が供給されることを特徴とする請求項１乃至３のうちいずれか１項に記載のシフトレジスタ。
【請求項６】
前記論理回路は、
縦続接続された第１反転回路及び第２反転回路と、
前記第１反転回路の入力端子と前記第２反転回路の出力端子との間に設けられ、前記第１クロック信号が非アクティブ又は前記第２クロック信号が非アクティブのときオン状態となり、前記第１クロック信号又は前記第２クロック信号の少なくとも一方がアクティブのときオフ状態となるスイッチング素子と
を備えることを特徴とする請求項４に記載のシフトレジスタ。
【請求項７】
請求項１乃至６のうちいずれか１項に記載のシフトレジスタと、
前記シフト単位回路の入力信号と出力信号との論理積に基づいて、排他的にアクティブとなる各選択信号を生成する論理演算回路とを備え、
前記各選択信号に基づいて前記各走査線を駆動する走査線駆動回路。
【請求項８】
請求項１乃至６のうちいずれか１項に記載のシフトレジスタと、
前記シフト単位回路の入力信号と出力信号との論理積に基づいて、排他的にアクティブとなる各選択信号を生成する論理演算回路とを備え、
入力画像信号をサンプリングするための信号として前記各選択信号を出力するデータ線駆動回路。
【請求項９】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素を有する画素領域と、
請求項７に記載の走査線駆動回路と
前記データ線を駆動するためのデータ線駆動回路と、
を備えたことを特徴とする電気光学装置。
【請求項１０】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素を有する画素領域と、
前記走査線を駆動するための走査線駆動回路と
請求項８に記載のデータ線駆動回路と
を備えたことを特徴とする電気光学装置。
【請求項１１】
請求項９又は１０に記載した電気光学パネルを備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気光学パネルを駆動するために用いられるシフトレジスタ、これを用いたデータ線駆動回路および走査線駆動回路等に関する。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、液晶装置の駆動回路は、画像表示領域に配線されたデータ線や走査線などに、データ線信号や走査信号などを所定タイミングで供給するための走査線駆動回路やデータ線駆動回路などから構成されている。
【０００３】
走査線駆動回路は、垂直走査期間の最初に供給される転送信号をクロック信号に応じて順次シフトするシフトレジスタを備えている。また、データ線駆動回路は、水平走査期間の最初に供給される転送信号をクロック信号に応じて順次シフトするシフトレジスタを備えている。
【０００４】
このようなシフトレジスタは、複数の基本ユニットが縦続接続されて構成されている（例えば、特許文献１及び特許文献２）。そして、各基本ユニットの入力段に、トランジスタで構成されるスイッチ回路を設けて、そのオン状態とオフ状態とを制御することによって、入力信号の取り込みを制御することがある。
【０００５】
【特許文献１】
特開平７−２３９６７６号公報（図１）
【０００６】
【特許文献２】
特開平９−５５５１０号公報（図５）
【０００７】
【発明が解決しようとする課題】
しかし、スイッチ回路をオン状態からオフ状態へ変化させると、トランジスタのドレイン領域或いはソース領域に蓄積されていたキャリアが後段の回路素子に移動して、後段の回路が誤動作することがある。これは、後段の回路の入力容量にキャリアが移動することによって電圧が発生し、この電圧がノイズとして作用するからである。
【０００８】
本発明は、上述した事情に鑑みてなされたものであり、誤動作を防止し、高い信頼性の下に安定した動作を実現できるシフトレジスタ等を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るシフトレジスタは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素を有する電気光学パネルを駆動する駆動回路に用いられ、開始パルスをクロック信号に同期して順次シフトする縦続接続された複数のシフト単位回路を備えるものであって、前記シフト単位回路は、前記入力端子、出力端子、及び前記クロック信号が供給される制御端子を備えるスイッチング素子と、前記スイッチング素子の出力端子と一方の端子が接続され、他方の端子が電位線に接続される容量素子と、前記スイッチング素子の出力端子と接続される論理回路とを備え、前記開始パルス又は前段のシフト単位回路から出力される出力信号が当該シフト単位回路の入力信号として前記スイッチング素子の入力端子に供給され、前記論理回路の出力信号が当該シフト単位回路の出力信号として出力されることを特徴とする。
【００１０】
この発明によれば、スイッチング素子と論理回路の接続点に容量素子が接続されているから、スイッチング素子がオン状態からオフ状態へ切り替わったとき、スイッチング素子から流れ出るキャリアが容量素子と論理回路の入力容量に分割されることになる。従って、論理回路の入力容量に流れ込むキャリアの量を低減することができる。この結果、ノイズレベルを低減して誤動作を改善することが可能となる。
【００１１】
ここで、前記容量素子の容量値は、前記スイッチング素子がオン状態からオフ状態へ遷移する場合に前記スイッチング素子から流れ出るキャリアによって前記論理回路が誤動作しない範囲内に設定されることが好ましい。スイッチング素子のサイズ及びその動作電圧によって、スイッチング素子がオン状態からオフ状態へ遷移した場合にスイッチング素子から流れ出るキャリアの量が定まる。そして、論理回路の入力容量値と容量素子の容量値によって、論理回路に流れ込むキャリアの量とノイズレベルが定まる。従って、容量素子の容量値を大きくするほど、ノイズレベルが下がり、誤動作を防止することができる。そこで、誤動作が発生しないように容量素子の容量値を定めることができ、これにより、高い信頼性の下に動作するシフトレジスタを提供できる。例えば、容量素子の容量値は１００ｆＦ以上であることが好ましい。
【００１２】
また、前記容量素子の容量値は、前記スイッチング素子がオン状態からオフ状態へ遷移する場合に前記スイッチング素子から流れ出るキャリアによって前記論理回路が誤動作せず、且つ、前記スイッチング素子のオン抵抗値と前記容量素子の容量値によって定まる時定数によってシフト動作に支障をきたさない範囲内に設定されることが好ましい。容量素子の容量値を大きくすると、ノイズレベルは低下するが、スイッチング素子のオン抵抗値と容量素子の容量値によって定まる時定数によって各シフト単位回路の入力信号波形が鈍る。そして、その程度が大きいと、ついには論理回路を構成する素子の閾値を超えることができなくなり、シフト動作に支障をきたすことになる。この発明によれば、容量素子の容量値は、論理回路が誤動作せず、且つ、シフト動作に支障をきたさない範囲内に設定されるから、高い信頼性の下に動作するシフトレジスタを提供できる。
【００１３】
また、前記スイッチング素子は薄膜トランジスタであって、ソース領域、ゲート領域、及びドレイン領域を含む半導体層と、前記半導体層の上に形成された絶縁膜と、前記絶縁膜の上に形成されたゲート電極と、スルーホールを介して前記ソース領域と接続されるソース電極と、スルーホールを介して前記ドレイン領域と接続されるドレイン電極とを備え、前記ゲート電極は前記制御端子であり、前記ソース電極又は前記ドレイン電極のうち一方は前記入力端子であり、他方は前記出力端子であり、前記容量素子は、前記出力端子に対応する電極と接続される前記半導体層の領域と前記絶縁膜上に形成される前記電位線との間に形成されることが好ましい。この発明によれば、スイッチング素子から離れた箇所に容量素子を形成できるので、レイアウトの自由度を増加させることができる。また、半導体層の領域は容量素子の一方の端子となるので、特別な配線が不要になる。
【００１４】
また、より具体的には、クロック信号は、周期が同一で位相が異なる第１クロック信号及び第２クロック信号からなり、奇数番目のシフト単位回路に含まれる前記スイッチング素子の制御端子には前記第１クロック信号が供給される一方、偶数番目のシフト単位回路に含まれる前記スイッチング素子の制御端子には前記第２クロック信号が供給されることが好ましい。
【００１５】
さらに、前記論理回路は、縦続接続された第１反転回路及び第２反転回路と、前記第１反転回路の入力端子と前記第２反転回路の出力端子との間に設けられ、前記第１クロック信号が非アクティブ又は前記第２クロック信号が非アクティブのときオン状態となり、前記第１クロック信号又は前記第２クロック信号の少なくとも一方がアクティブのときオフ状態となるスイッチング素子とを備えることが好ましい。この論理回路は、第１クロック信号又は第２クロック信号の少なくとも一方がアクティブのときに正転回路として作用し、第１クロック信号が非アクティブ又は第２クロック信号が非アクティブのときにラッチ回路として作用する。例えば、第１クロック信号及び第２クロック信号は、ハイレベルにおいてアクティブとなる。
【００１６】
次に、本発明に係る走査線駆動回路は、上述したシフトレジスタと、前記シフト単位回路の入力信号と出力信号との論理積に基づいて、排他的にアクティブとなる各選択信号を生成する論理演算回路とを備え、前記各選択信号に基づいて前記各走査線を駆動することを特徴とする。この発明によれば、信頼性の高いシフトレジスタを用いるから、走査線を誤動作なく駆動することが可能となる。
【００１７】
次に、本発明に係るデータ線駆動回路は、上述したシフトレジスタと、前記シフト単位回路の入力信号と出力信号との論理積に基づいて、排他的にアクティブとなる各選択信号を生成する論理演算回路とを備え、入力画像信号をサンプリングするための信号として前記各選択信号を出力することを特徴とする。この発明によれば、信頼性の高いシフトレジスタを用いるから、データ線を誤動作なく駆動することが可能となる。
【００１８】
次に、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素を有する画素領域と、上述した走査線駆動回路と、前記データ線を駆動するためのデータ線駆動回路とを備えたことを特徴とする。あるいは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素を有する画素領域と、前記走査線を駆動するための走査線駆動回路と上述したデータ線駆動回路とを備えるものであってもよい。これらの発明によれば、信頼性の高い駆動回路を備えるから、表示画像の品質を向上させることが可能となる。また、これらの構成によれば、電気光学装置上に駆動回路が作り込まれるものとなる。この場合、画素領域に構成されるスイッチング素子は薄膜トランジスタであり、駆動回路も薄膜トランジスタで構成することが望ましい。
【００１９】
次に、本発明に係る電子機器は、上述した電気光学装置を備えたことを特徴とするものであり、例えば、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ、ビデオプロジェクタ等が該当する。
【００２０】
【発明の実施の形態】
＜１：液晶装置の全体構成＞
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いた液晶装置を一例にとって説明する。液晶装置は、主要部として液晶パネルＡＡを備える。液晶パネルＡＡは、スイッチング素子として薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」と称する）を形成した素子基板と対向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙に液晶が挟持されている。
【００２１】
図１は実施形態に係る液晶装置の全体構成を示すブロック図である。この液晶装置は、液晶パネルＡＡ、タイミング発生回路３００および画像処理回路４００を備える。液晶パネルＡＡは、その素子基板上に画像表示領域Ａ、走査線駆動回路１００、データ線駆動回路２００、サンプリング回路２４０および画像信号供給線Ｌ１〜Ｌ３を備える。走査線駆動回路１００、データ線駆動回路２００、及びサンプリング回路２４０を構成するトランジスタは、画像表示領域Ａにおけるトランジスタと同一のプロセスで同時に形成される。
【００２２】
この液晶装置に供給される入力画像データＤは、例えば、３ビットパラレルの形式である。タイミング発生回路３００は、入力画像データＤに同期して第１Ｙクロック信号ＹＣＫ１、第２Ｙクロック信号ＹＣＫ２、Ｙイネーブル信号ＹＥＮ、Ｙ転送開始パルスＤＹを生成して、走査線駆動回路１００に供給する。また、タイミング発生回路３００は、入力画像データＤに同期して第１Ｘクロック信号ＸＣＫ１、第２Ｘクロック信号ＸＣＫ２、Ｘイネーブル信号ＸＥＮ、Ｘ転送開始パルスＤＸを生成して、データ線駆動回路２００に供給する。さらに、タイミング発生回路３００は、画像処理回路４００を制御する各種のタイミング信号を生成し、これを出力する。
【００２３】
ここで、第１Ｙクロック信号ＹＣＫ１は所定周期の信号であり、その１周期が２水平走査期間に相当する。第２Ｙクロック信号ＹＣＫ２は第１Ｙクロック信号ＹＣＫ１と位相が１８０度ずれた信号である。また、Ｙイネーブル信号ＹＥＮは、第１Ｙクロック信号ＹＣＫ１と第２Ｙクロック信号ＹＣＫ２との論理和を反転したものである。第１Ｘクロック信号ＸＣＫ１は、所定周期の信号であり、その１周期がデータ線３の選択期間の２倍となっている。第２Ｘクロック信号ＸＣＫ２は第１Ｘクロック信号ＸＣＫ１と位相が１８０度ずれた信号である。Ｘイネーブル信号ＸＥＮは、第１Ｘクロック信号ＸＣＫ１と第２Ｘクロック信号ＸＣＫ２との論理和を反転したものである。また、Ｙ転送開始パルスＤＹは走査線２の選択開始を指示するパルスであり、一方、Ｘ転送開始パルスＤＸはデータ線３の選択開始を指示するパルスである。
【００２４】
画像処理回路４００は、入力画像データＤに、液晶パネルの光透過特性を考慮したガンマ補正等を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して、画像信号４０Ｒ、４０Ｇ、４０Ｂを生成し、これらの信号を液晶パネルＡＡに供給する。
【００２５】
＜１−２：画像表示領域＞
次に、画像表示領域Ａには、図１に示されるように、ｍ（ｍは２以上の自然数）本の走査線２が、Ｘ方向に沿って平行に配列して形成される一方、ｎ（ｎは２以上の自然数）本のデータ線３が、Ｙ方向に沿って平行に配列して形成されている。そして、走査線２とデータ線３との交差付近においては、ＴＦＴ５０のゲートが走査線２に接続される一方、ＴＦＴ５０のソースがデータ線３に接続されるとともに、ＴＦＴ５０のドレインが画素電極６に接続される。そして、各画素は、画素電極６と、対向基板に形成される対向電極（後述する）と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線２とデータ線３との各交差に対応して、画素はマトリクス状に配列されることとなる。
【００２６】
また、ＴＦＴ５０のゲートが接続される各走査線２には、走査信号Ｙ１、Ｙ２、…、Ｙｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線２に走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線３から所定のタイミングで供給される画像信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【００２７】
各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、液晶装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となる。
【００２８】
また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、画素電極６と対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極６の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量５１により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００２９】
＜１−３：走査線駆動回路＞
図２は走査線駆動回路１００の回路図である。走査線駆動回路１００は、シフトレジスタ部１１０と論理演算部１２０とを備える。シフトレジスタ部１１０は、ｍ＋１個のシフト単位回路ＵＡ０、ＵＡ１、…、ＵＡｍを備える。各シフト単位回路ＵＡ０、ＵＡ１、…、ＵＡｍは、同様に構成されている。以下の説明では、一般的にシフト単位回路を説明する場合には、添え字を省略して単に「ＵＡ」と記載する。
【００３０】
シフト単位回路ＵＡは、ＴＦＴ１１１、ＴＦＴ１１２、容量素子１１３、並びにインバータＩＮＶ１及びＩＮＶ２を備える。ＴＦＴ１１１がオン状態のとき信号入力が許され、オフ状態のとき信号入力が拒否される。従って、ＴＦＴ１１１は、信号をシフト単位回路ＵＡに取り込むためのスイッチング素子として機能する。また、ＴＦＴ１１２、インバータＩＮＶ１及びインバータＩＮＶ２は、論理回路を構成する。この論理回路は、ＴＦＴ１１２がオフ状態のとき正転回路として機能する一方、ＴＦＴ１１２がオン状態のときラッチ回路として機能する。さらに、容量素子１１３は、一方の端子がＴＦＴ１１１と論理回路との接続点に接続され、他方の端子が電位線に接続される。電位線は、その電位が一定に保たれている。この例では、走査線駆動回路１００に電力を供給する電源ラインである。
【００３１】
ＴＦＴ１１１がオン状態からオフ状態へ切り替わると、ＴＦＴ１１１からキャリアが流れ出す。図３に、キャリアの移動の様子を示す。この例では、容量素子１１３の容量値をＣ１、ＴＦＴ１１２の入力容量値をＣ２、インバータＩＮＶ１の入力容量値をＣ３とし、ＴＦＴ１１１がオン状態からオフ状態へ切り替わったときに電荷量ＱのキャリアがＴＦＴ１１１から流れ出すものとする。この場合、容量素子１１３に流れ込む電荷量をＱ１、ＴＦＴ１１２に流れ込む電荷量をＱ２、インバータＩＮＶ１に流れ込む電荷量をＱ３とすれば、Ｑ１、Ｑ２、Ｑ３は、以下の式で与えられる。
Ｑ１＝Ｑ・Ｃ１／（Ｃ１＋Ｃ２＋Ｃ３）
Ｑ２＝Ｑ・Ｃ２／（Ｃ１＋Ｃ２＋Ｃ３）
Ｑ３＝Ｑ・Ｃ３／（Ｃ１＋Ｃ２＋Ｃ３）
【００３２】
容量値Ｃ１、Ｃ２及びＣ３に比例して、流れ込む電荷量Ｑ１、Ｑ２、及びＱ３が定まる。従って、容量素子１１３を設けることによって、ＴＦＴ１１２及びインバータＩＮＶ１に流れ込む電荷量Ｑ２及びＱ３を減らすことができる。この結果、ＴＦＴ１１１がオン状態からオフ状態へ切り替わるときに発生するノイズレベルを低減して、シフトレジスタ部１１０を安定して動作させることが可能となる。
【００３３】
ここで、容量素子１１３の容量値Ｃ１は、ＴＦＴ１１１がオン状態からオフ状態へ遷移する場合に、ＴＦＴ１１１から流れ出るキャリアによって論理回路が誤動作しない範囲内に設定されることが好ましい。具体的には、１００ｆＦ以上であることが好ましい。但し、無制限に容量値を大きくすると、シフト単位回路ＵＡに入力される信号波形が鈍ってしまい信号が遅延する。最悪の場合は、入力信号がインバータＩＮＶ１の閾値を越えることができず信号が転送できなくなる。そこで、ＴＦＴ１１１のオン抵抗値と容量値Ｃ１によって定まる時定数によってシフト動作に支障をきたさない範囲内に容量値Ｃ１を設定することが好ましい。
【００３４】
説明を図２に戻す。シフトレジスタ部１１０を構成する各シフト単位回路ＵＡ０〜ＵＡｍのうち、Ｙ転送開始パルスＤＹの入力側から見て、奇数番目のシフト単位回路ＵＡ０、ＵＡ２、…には第１Ｙクロック信号ＹＣＫ１がＴＦＴ１１１のゲートに供給され、偶数番目のシフト単位回路ＵＡ１、ＵＡ２、…には第２Ｙクロック信号ＹＣＫ１がＴＦＴ１１１のゲートに供給される。また、ＴＦＴ１１２のゲートには、Ｙイネーブル信号ＹＥＮが供給される。
【００３５】
次に、論理演算部１２０は、ｍ個の論理演算単位回路ＵＢ１、ＵＢ２、…、ＵＢｍを備える。各論理演算単位回路ＵＢ１、ＵＢ２、…、ＵＢｍは、同様に構成されている。以下の説明では、一般的に論理演算単位回路を説明する場合には、添え字を省略して単に「ＵＢ」と記載する。
【００３６】
ｋ（ｋは１以上ｍ以下の自然数）番目の論理演算単位回路ＵＢｋは、シフト単位回路ＵＡｋに対応しており、シフト単位回路ＵＡｋの入力信号と出力信号が供給される。論理演算単位回路ＵＢは、ナンド回路１２１と、その出力信号を反転するインバータ１２２と、一方の入力端子にインバータ１２２の出力信号が供給され他方の入力端子にＹイネーブル信号ＹＥＮが供給されるアンド回路１２３を備える。
【００３７】
図４に走査線駆動回路１００の動作を説明するためのタイミングチャートを示す。Ｙ転送開始パルスＤＹのアクティブ期間において、第１Ｙクロック信号ＹＣＫ１がローレベルからハイレベル（アクティブ）になると（時刻ｔ１）、シフト単位回路ＵＡ０のＴＦＴ１１１がオフ様態からオン状態へ移行する。このとき、接続点Ａの電位はハイレベルとなる。
【００３８】
そして、時刻ｔ２において、第１Ｙクロック信号ＹＣＫ１がハイレベルからローレベルに変化すると、ＴＦＴ１１１がオフ状態となる。このとき、ＴＦＴ１１１から流れ出るキャリアの大半は容量素子１１３に流れ込む。このため、インバータＩＮＶ１が誤動作することはない。また、時刻ｔ２から時刻ｔ３までの期間においては、Ｙイネーブル信号ＹＥＮがハイレベルとなるので、ＴＦＴ１１２がオン状態となり、インバータＩＮＶ２の出力信号がインバータ１ＮＶ１の入力端子にフィードバックされる。これにより、ＴＦＴ１１２、インバータＩＮＶ１及びインバータＩＮＶ２は、ラッチ回路として機能し、接続点Ａの電位はハイレベルに維持される。
【００３９】
また、時刻ｔ３において、第２Ｙクロック信号ＹＣＫ２がローレベルからハイレベルへ遷移すると、シフト単位回路ＵＡ１のＴＦＴ１１１がオン状態となる。すると、前段の出力信号がシフト単位回路ＵＡ１に取り込まれ、接続点Ｂの電位がローレベルからハイレベルへ変化する。
【００４０】
この後、時刻ｔ５に至ると、第１Ｙクロック信号ＹＣＫ１が再びローレベルからハイレベルに遷移し、Ｙ転送開始パルスＤＹのレベルがシフト単位回路ＵＡ０に取り込まれる共に、シフト単位回路ＵＡ１の出力信号がシフト単位回路ＵＡ２に取り込まれる。この結果、接続点Ａの電位がハイレベルからローレベルに変化すると共に、接続点Ｃの電位がローレベルからハイレベルに変化する。このようにして、各シフト単位回路ＵＡ０、ＵＡ１、…の出力信号が順次転送されていく。
【００４１】
また、論理演算単位回路ＵＢ１のインバータ１２２の出力信号Ｄは、シフト単位回路ＵＡ１の入力信号（接続点Ａの電位に相当）と出力信号（接続点Ｂの電位に相当）との論理積として与えられるから、時刻ｔ３から時刻５までの期間にハイレベルとなる。さらに、論理演算単位回路ＵＢ２のインバータ１２２の出力信号Ｅは、シフト単位回路ＵＡ２の入力信号（接続点Ｂの電位に相当）と出力信号（接続点Ｃの電位に相当）との論理積として与えられるから、時刻ｔ５から時刻７までの期間にハイレベルとなる。
【００４２】
次に、走査信号Ｙ１は、出力信号ＤとＹイネーブル信号ＹＥＮとの論理積として与えられるから、時刻ｔ４から時刻ｔ５までの期間にハイレベルとなる。また、走査信号Ｙ２は、出力信号ＥとＹイネーブル信号ＹＥＮとの論理積として与えられるから、時刻ｔ６から時刻ｔ７までの期間にハイレベルとなる。
【００４３】
このようにして、排他的にアクティブとなる走査信号Ｙ１、Ｙ２、…が順次生成される。ここで、アンド回路１２２を用いて走査信号Ｙ１、Ｙ２、…のアクティブ期間を制限したのは、タイミング的に隣り合う走査信号が同時にアクティブになることを回避するためである。なお、アンド回路１２２の後段にレベルシフト回路及びバッファを設け、バッファの出力信号を各走査線３に供給してもよいことは勿論である。
【００４４】
＜１−４：データ線駆動回路＞
図５はデータ線駆動回路２００の回路図である。データ線駆動回路２００は、シフトレジスタ部２１０と論理演算部２２０とを備える。シフトレジスタ部２１０は、ｎ＋１個のシフト単位回路ＵＡ０、ＵＡ１、…、ＵＡｎを備える。各シフト単位回路ＵＡ０、ＵＡ１、…、ＵＡｎは、上述した走査線駆動回路１００のシフト単位回路ＵＡと同様に構成されている。また、論理演算部２２０は、ｎ個の論理演算単位回路ＵＢ１、ＵＢ２、…、ＵＢｎを備える。各論理演算単位回路ＵＢ１、ＵＢ２、…、ＵＢｎは、上述した走査線駆動回路１００の論理演算単位回路ＵＢと同様に構成されている。
【００４５】
したがって、データ線駆動回路２００は、上述した走査線駆動回路１００と同様に、ＴＦＴ１１１がオン状態からオフ状態へ移行するときにＴＦＴ１１１から流れ出るキャリアを容量素子１１３に蓄積することができるので、ノイズレベルを低減して、高い信頼性の下に動作させることができる。
【００４６】
そして、データ線駆動回路２００によって生成された各サンプリング信号ＳＲ１〜ＳＲｎは、図１に示すサンプリング回路２４０に供給される。サンプリング回路２４０は、ｎ個のスイッチＳＷ１〜ＳＷｎを備える。各スイッチＳＷ１〜ＳＷｎは、ＴＦＴによって構成されている。そして、ゲートに供給される各サンプリング信号ＳＲ１〜ＳＲｎが順次アクティブになると、各スイッチＳＷ１〜ＳＷｎが順次オン状態となる。すると、画像信号供給線Ｌ１〜Ｌ３を介して供給される画像信号４０Ｒ、４０Ｇ、４０Ｂがサンプリングされ、各データ線３に順次供給される。
【００４７】
＜１−５：液晶パネルの構成例＞
次に、上述した電気的構成に係る液晶パネルの全体構成について図６及び図７を参照して説明する。ここで、図６は、液晶パネルＡＡの構成を示す斜視図であり、図７は、図６におけるＺ−Ｚ’線断面図である。
【００４８】
これらの図に示されるように、液晶パネルＡＡは、画素電極６等が形成されたガラスや半導体等の素子基板１５１と、共通電極１５８等が形成されたガラス等の透明な対向基板１５２とを、スペーサ１５３が混入されたシール材１５４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶１５５を封入した構造となっている。なお、シール材１５４は、対向基板１５２の基板周辺に沿って形成されるが、液晶１５５を封入するために一部が開口している。このため、液晶１５５の封入後に、その開口部分が封止材１５６によって封止されている。
【００４９】
ここで、素子基板１５１の対向面であって、シール材１５４の外側一辺においては、上述したデータ線駆動回路２００が形成されて、Ｙ方向に延在するデータ線３を駆動する構成となっている。さらに、この一辺には複数の接続電極１５７が形成されて、タイミング発生回路３００からの各種信号や画像信号４０Ｒ、４０Ｇ、４０Ｂを入力する構成となっている。また、この一辺に隣接する一辺には、走査線駆動回路１００が形成されて、Ｘ方向に延在する走査線２をそれぞれ両側から駆動する構成となっている。
【００５０】
一方、対向基板１５２の共通電極１５８は、素子基板１５１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１５１との電気的導通が図られている。ほかに、対向基板１５２には、液晶パネルＡＡの用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶パネルＡＡに光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１５２に設けられる。
【００５１】
くわえて、素子基板１５１および対向基板１５２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１５５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００５２】
なお、データ線駆動回路２００、走査線駆動回路１００等の周辺回路の一部または全部を、素子基板１５１に形成する替わりに、例えば、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１５１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｒａｓｓ）技術を用いて、素子基板１５１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【００５３】
＜１−６：ＴＦＴ１１１及び容量素子１１３の構成例＞
次に、上述した走査線駆動回路１００及びデータ線駆動回路２００のシフト単位回路ＵＡに含まれるＴＦＴ１１１及び容量素子１１３の構成例について説明する。図８は、ＴＦＴ１１１及び容量素子１１３に係る液晶パネルＡＡの一部断面図である。
【００５４】
まず、素子基板１５１の上に、プレーナプロセスを利用して、半導体層（５０Ａ〜５０Ｃ）を形成する。このうち、ソース領域５０Ａとドレイン領域５０Ｂにはイオンドープが施され、高濃度不純物領域が形成される。半導体層（５０Ａ〜５０Ｃ）の上にはゲート絶縁膜１６０が形成される。次に、ゲート電極５１及び電位線５２が同時に形成される。具体的には、スパッタ処理等により、アルミニウム等の導電材料を積層し、フォトリソグラフィ工程、エッチング工程等によりパターニングを施す。次に、ゲート電極５１及び電位線５２の上から層間絶縁膜１６１を形成し、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより、あるいは、ウエットエッチングによりコンタクトホールを形成する。そして、ソース電極５３及びドレイン電極５４をパターニングする。
【００５５】
ＴＦＴ１１１は、半導体層（５０Ａ〜５０Ｃ）、ソース電極５３、ゲート電極５１、及びドレイン電極５４を備える。ソース電極５３には、前段のシフト単位回路ＵＡの出力信号が供給される。ゲート電極５１には第１Ｙクロック信号ＹＣＫ１、第２Ｙクロック信号ＹＣＫ２、第１Ｘクロック信号ＸＣＫ１、又は第２Ｘクロック信号ＸＣＫ２が供給される。さらに、ドレイン電極５４は、ＴＦＴ１１２（図示せず）に接続される。
【００５６】
また、容量素子１１３は、ＴＦＴ１１１のドレイン領域５０Ｃの一部とゲート絶縁膜１６０を介して対向する電位線１１３によって形成される。即ち、ドレイン領域５０ＣがＴＦＴ１１１と容量素子１１３の接続点となる。
【００５７】
このようにして走査線駆動回路１００及びデータ線駆動回路２００が形成されるが、これらは画像領域Ａに形成されるＴＦＴ５０と同じプロセスで同時に形成される。これにより、液晶パネルＡＡに走査線駆動回路１００及びデータ線駆動回路２００を組み込むことができる。
【００５８】
＜２．応用例＞
＜２−１：素子基板の構成など＞
上述した各実施形態においては、液晶パネルの素子基板１５１をガラス等の透明な絶縁性基板により構成して、当該基板上にシリコン薄膜を形成するとともに、当該薄膜上にソース、ドレイン、チャネルが形成されたＴＦＴによって、画素のスイッチング素子（ＴＦＴ５０）やデータ線駆動回路２００、および走査線駆動回路１００の素子を構成するものとして説明したが、本発明はこれに限られるものではない。
【００５９】
例えば、素子基板１５１を半導体基板により構成して、当該半導体基板の表面にソース、ドレイン、チャネルが形成された絶縁ゲート型電界効果トランジスタによって、画素のスイッチング素子や各種の回路の素子を構成しても良い。このように素子基板１５１を半導体基板により構成する場合には、透過型の表示パネルとして用いることができないため、画素電極６をアルミニウムなどで形成して、反射型として用いられることとなる。また、単に、素子基板１５１を透明基板として、画素電極６を反射型にしても良い。
【００６０】
さらに、上述した実施の形態にあっては、画素のスイッチング素子を、ＴＦＴで代表される３端子素子として説明したが、ダイオード等の２端子素子で構成しても良い。ただし、画素のスイッチング素子として２端子素子を用いる場合には、走査線２を一方の基板に形成し、データ線３を他方の基板に形成するとともに、２端子素子を、走査線２またはデータ線３のいずれか一方と、画素電極との間に形成する必要がある。この場合、画素は、走査線２とデータ線３との間に直列接続された二端子素子と、液晶とから構成されることとなる。
【００６１】
また、本発明は、アクティブマトリクス型液晶表示装置として説明したが、これに限られず、ＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）液晶などを用いたパッシィブ型にも適用可能である。さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う表示装置にも適用可能である。すなわち、本発明は、上述した液晶装置と類似の構成を有するすべての電気光学装置に適用可能である。
【００６２】
＜２−２：電子機器＞
次に、上述した液晶装置を各種の電子機器に適用される場合について説明する。
＜２−２−１：プロジェクタ＞
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図９は、プロジェクタの構成例を示す平面図である。
【００６３】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００６４】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネルＡＡと同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００６５】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００６６】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００６７】
＜２−２−２：モバイル型コンピュータ＞
次に、この液晶パネルを、モバイル型のパーソナルコンピュータに適用した例について説明する。図１０は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００５の背面にバックライトを付加することにより構成されている。
【００６８】
＜２−２−３：携帯電話＞
さらに、この液晶パネルを、携帯電話に適用した例について説明する。図１１は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【００６９】
なお、図９〜図１１を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【図面の簡単な説明】
【図１】本発明に係る液晶装置ＡＡの全体構成を示すブロック図である。
【図２】同装置の走査線駆動回路１００の詳細な構成を示す回路図である。
【図３】ＴＦＴ１１１がオン状態からオフ状態へ切り替わり時におけるキャリアの移動の様子を示す説明図である。
【図４】走査線駆動回路１００のタイミングチャートである。
【図５】データ線駆動回路２００の構成を示す回路図である。
【図６】同液晶パネルの構造を説明するための斜視図である。
【図７】同液晶パネルの構造を説明するための一部断面図である。
【図８】ＴＦＴ１１１及び容量素子１１３に係る液晶パネルＡＡの一部断面図である。
【図９】同液晶装置を適用した電子機器の一例たるビデオプロジェクタの断面図である。
【図１０】同液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１１】同液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
２…走査線、３…データ線、６…画素電極（画素）、５０…ＴＦＴ（画素）、１００…走査線駆動回路、２００…データ線駆動回路、１１０、２１０…シフトレジスタ部（シフトレジスタ）、１１１…ＴＦＴ（スイチィング素子）、１１２…ＴＦＴ（論理回路）、ＩＮＶ１，ＩＮＶ２…ＴＦＴ（論理回路）、ＵＡ…シフト単位回路。
【図１】
2004317727.tif 000003
【図２】
2004317727.tif 000004
【図３】
2004317727.tif 000005
【図４】
2004317727.tif 000006
【図５】
2004317727.tif 000007
【図６】
2004317727.tif 000008
【図７】
2004317727.tif 000009
【図８】
2004317727.tif 000010
【図９】
2004317727.tif 000011
【図１０】
2004317727.tif 000012
【図１１】
2004317727.tif 000013