(57)【要約】【課題】ＩＭＰＡＴＴダイオードが有する欠点を解決し、高出力を維持したまま雑音を低減化すると同時に高周波特性や直流対交流電力変換効率を大幅に改善する。【解決手段】インパットダイオードを構成している材料に化合物半導体を用い、ドリフト領域にＩｎ０．５３Ｇａ０．４７Ａｓ、シートドープ層にＩｎＧａＡｓＰ、増倍層に価電子帯バンド不連続量が０となるような超格子を導入した。この構成により、増倍率を低下させることなく、雑音特性を大幅に改善し、応答速度を速くできる。【選択図】  図４
2004158774.tif 000002
【特許請求の範囲】
【請求項１】
素子を構成している各部位がバッファ層、増倍層、シートドープ層、ドリフト層、コンタクト層の積層によってなるインパットダイオードにおいて、前記各部位が化合物半導体によって構成され、各部位のバンドギャップエネルギー、伝導帯および価電子帯のバンド不連続量、不純物添加量が用途に応じた適切な値となるように設計されており、かつ各部位の膜厚をそれらの物理量に基づいた値と設定することによって構成されていることを特徴とするインパットダイオード。
【請求項２】
請求項１記載のインパットダイオードにおいて、
ｎ型不純物を含む化合物半導体基板上に
ｎ型不純物を含み、前記化合物半導体基板と格子整合している第１の化合物半導体層と
故意に不純物添加をしておらず、バンドギャップエネルギーが前記第１の化合物半導体より小さい第２の化合物半導体層で構成されるドリフト層と
ｎ型不純物を含み、前記第２の化合物半導体層との電子親和力の差が０．７５ｅＶ以下であって前記第２の化合物半導体層よりバンドギャップエネルギーの大きい第３の化合物半導体層で構成されるシートドープ層と
実効バンドギャップエネルギーが１．１ｅＶ以上であって、単一もしくは複数の材料によって構成される増倍層と
ｐ型不純物を含み前記の増倍層に対して価電子帯側でのバンド不連続量が価電子帯の下方に向かって存在するように接合する第６の化合物半導体か、同じくｐ型不純物を含みバンドギャップエネルギーが１ｅＶ以下であるような第７の化合物半導体のうち少なくともいずれか一方によって構成されているコンタクト層
とを順次積層することによって構成されていることを特徴とするインパットダイオード。
【請求項３】
請求項２記載のインパットダイオードにおいて、基板を構成している材料がＩｎＰであって、第１の化合物半導体層を構成している材料がＩｎＰ、Ｉｎ０．５３Ｇａ０．４７Ａｓ、Ｉｎ０．５２Ａｌ０．４８Ａｓのうちの少なくとも一つを使用して構成されていることを特徴とするインパットダイオード。
【請求項４】
請求項２から請求項３記載のインパットダイオードにおいて、ドリフト層となっている第２の化合物半導体層を構成している材料がＩｎ０．５３Ｇａ０．４７Ａｓであり、その膜厚ｄ［μｍ］が（数１）
（数１）０．０２５≦ｄ≦１
を満たすことを特徴とするインパットダイオード
【請求項５】
請求項２から請求項４のいずれかに記載のインパットダイオードにおいて、シートドープ層である第３の化合物半導体層が不純物濃度８×１０１７ｃｍ−３以上のｎ＋−ＩｎｓＧａ１−ｓＡｓｔＰ１−ｔであって、ｓ，ｔはそれぞれ（数２）（数３）
（数２）１≧ｓ≧０．５３
（数３）０．８≧ｔ≧０
を満たすことを特徴とするインパットダイオード。
【請求項６】
請求項５記載のインパットダイオードにおいて、シートドープ層であるｎ＋−ＩｎｓＧａ１−ｓＡｓｔＰ１−ｔ層のバンドギャップエネルギーが１．０５ｅＶ以上であって、かつＩｎＰ基板に対して少なくともΔａ／ａの絶対値が１×１０−３以下となるように格子整合していることを特徴とするインパットダイオード。
【請求項７】
請求項６記載のインパットダイオードにおいて、シートドープ層がｎ＋−ＩｎＰであることを特徴とするインパットダイオード。
【請求項８】
請求項２から請求項７のいずれかに記載のインパットダイオードにおいて、増倍層が互いに異なる材料でなる２つの化合物半導体層が交互に順次積層されている超格子層であって、バンドギャップエネルギーが１．４ｅＶ以上である第４の化合物半導体層とバンドギャップエネルギーが前記第４の化合物半導体層よりも小さい第５の化合物半導体層で構成される超格子増倍層であることを特徴とするインパットダイオード。
【請求項９】
請求項８記載のインパットダイオードにおいて、超格子増倍層が互いに異なる材料でなる２つの化合物半導体層が交互に順次積層されている超格子層であって、互いの価電子帯のバンド不連続量が０であるような第４の化合物半導体層と第５の化合物半導体層の組み合わせで構成されていることを特徴とするインパットダイオード。
【請求項１０】
請求項９記載のインパットダイオードにおいて、超格子増倍層を構成している第４および第５の化合物半導体層がＩｎｘＡｌ１−ｘＡｓおよびＩｎｙＧａ１−ｙＡｓｚＰ１−ｚであって、ｘ，ｙ，ｚはそれぞれ（数４）（数５）（数６）
（数４）０≦ｘ≦０．５２
（数５）１≧ｙ≧０．８
（数６）０≦ｚ≦０．６
を満たすものとすることを特徴とするインパットダイオード。
【請求項１１】
請求項１０記載のインパットダイオードにおいて、超格子増倍層を構成している第４の化合物半導体層ＩｎｘＡｌ１−ｘＡｓおよび第５の化合物半導体層ＩｎｙＧａ１−ｙＡｓｚＰ１−ｚがそれぞれＩｎＰ基板に対して少なくともΔａ／ａの絶対値が１×１０−３以下となるように格子整合しており、超格子としてみた場合の実効バンドギャップエネルギーが１．２ｅＶ以上であることを特徴とするインパットダイオード。
【請求項１２】
請求項１０記載のインパットダイオードにおいて、超格子増倍層を構成している第４の化合物半導体層がＩｎ０．５２Ａｌ０．４８Ａｓ、第５の化合物半導体層がＩｎ０．８Ｇａ０．２Ａｓ０．６Ｐ０．４であることを特徴とするインパットダイオード。
【請求項１３】
請求項２から請求項１２のいずれかに記載のインパットダイオードにおいて、第６の化合物半導体層が不純物濃度８×１０１７ｃｍ−３以上のｐ＋−ＩｎｕＧａ１−ｕＡｓｖＰ１−ｖであって、ｕ，ｖはそれぞれ（数７）（数８）
（数７）１≧ｕ≧０．５３
（数８）０．８≧ｖ≧０
を満たしており、第７の化合物半導体層が不純物濃度８×１０１７ｃｍ−３以上のｐ＋−Ｉｎ０．５３Ｇａ０．４７Ａｓであることを特徴とするインパットダイオード。
【請求項１４】
請求項１３記載のインパットダイオードにおいて、コンタクト層の一部を構成している第６の化合物半導体層ＩｎｙＧａ１−ｙＡｓｚＰ１−ｚがＩｎＰ基板に対して少なくともΔａ／ａの絶対値が１×１０−３以下となるように格子整合していることを特徴とするインパットダイオード。
【請求項１５】
請求項１３記載のインパットダイオードにおいて、コンタクト層の一部を構成している第６の化合物半導体層がｐ＋−ＩｎＰであることを特徴とするインパットダイオード。
【請求項１６】
請求項２から請求項１５のいずれかに記載のインパットダイオードにおいて、ｎ型およびｐ型不純物がＳｉおよびＢｅかＣであることを特徴とするインパットダイオード。
【請求項１７】
請求項１記載のインパットダイオードがＳｉＧｅ（Ｃ）系の半導体材料で構成されていることを特徴とするインパットダイオード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高出力、低雑音、広帯域を同時に実現するインパットダイオードに関するものである。
【０００２】
【従来の技術】
インパット（ＩＭＰＡＴＴ）という名前は”ＩＭＰａｃｔ  ｉｏｎｉｚａｔｉｏｎ  Ａｖａｌａｎｃｈｅ  Ｔｒａｎｓｉｔ  Ｔｉｍｅ”の略であり、このインパットダイオードはマイクロ波デバイスにおける負性抵抗を得るために、半導体中を走行するキャリアの電離衝突によるイオン化と走行時間効果を用いている。現在、使用されているインパットダイオードの構造は図５（ａ）に示したように金属／半導体／金属からなるものである。使用される代表的な半導体材料にはＳｉがあげられ、走行するキャリアは電子よりも飽和速度の速い正孔が用いられる。図５（ｂ）が熱平衡状態におけるドーピング分布（横軸が位置、縦軸が電解分布）、図５（ｃ）が雪崩降伏時の電界分布（横軸が位置、縦軸が電解分布）を示している。ダイオードに逆方向直流電圧ＶＢが印加され、電界がなだれ増倍の始まる臨界電界Ｅｃに達すると、雪崩増倍が始まる。
【０００３】
横軸を時間、縦軸を電圧とした図６（ｅ）において点ａで示されているように、ｔ＝０において直流電圧に交流電圧が重畳されるとする。雪崩領域において発生した電子はｎ＋領域に移り、正孔はドリフト領域に入る。印加された交流電圧が正の側に移れば、図６（ｂ）における点線で示されているように、雪崩領域においてはより多くの正孔が発生する。電界がＥｃより大きければ正孔のパルスは増加し続ける。したがって正孔パルスは電圧が最大であるπ／２の値ではなくπの点（図６（ｃ））においてピーク値に達する。最も重要なことは雪崩増倍のプロセスには本質的にπ／２の位相遅れが存在するということである。すなわち、注入されたキャリア密度（正孔パルス）は交流電圧に対して９０°遅れている。
【０００４】
もう一つの遅れはドリフト領域において起こる。印加電圧がＶＢより低くなっても（π＜＝ωｔ＜＝２π）、ドリフト領域おける電界が十分高い限り（すなわち、たとえばＳｉを例にとってみると正孔に対して８×１０４Ｖ／ｃｍ以上であれば）注入された正孔は飽和速度でｐ＋電極に向かってドリフトする。（図６（ｄ））。なお、図６（ａ）〜図６（ｄ）の横軸は位置、縦軸は電解分布を示している。
【０００５】
以上述べた状況は、横軸を時間、縦軸を出力電流とした図６（ｆ）において注入キャリアおよび外部電流の時間変化として示される。図６（ｅ）と図６（ｆ）を比較することにより交流電界（あるいは電圧）のピークがπ／２の点で起こるのに対して、注入されたキャリア密度のピークはπの点で起こることがわかる。注入されたキャリアはそのあとドリフト領域に入って飽和速度で走行し、走行時間遅れをもたらす。これによって生ずる外部電流は図６（ｆ）に示されている。交流電圧と外部に流れる電流とを比較することにより、ダイオードが負性抵抗の特性を示すことがわかる。走行時間を発振周波数の半分に選ぶと、注入されたキャリア（正孔）は負の半サイクルの長さＷのドリフト領域を走行することになる。すなわち、
Ｗ／ｖｇ＝１／２（１／ｆ）
ここでｖｇは飽和速度である。
【０００６】
ＩＭＰＡＴＴダイオードはマイクロ波電力のもっとも強力な固体発生源の一つであり、現在のところ３０ＧＨｚ以上のミリ波領域では最も高い連続発振出力電力を作り出すことができる。
【０００７】
なお、請求項に記載された発明と関連性を有する文献の蓄積がなく、記載すべき先行技術文献情報はない。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記の構成は課題を有している。まず、上記構成のＩＭＰＡＴＴダイオードが有する技術的課題について説明する。
【０００９】
前述したように、雪崩降伏によって発生したキャリアは印加された電界によってドリフト領域に注入され、電離衝突を繰り返しつつ増倍していくが、雪崩増倍課程の不規則な揺らぎのために雑音が大きくなってしまう。また、エネルギーのキャリアへの遷移に相当する緩和時間による遅れとトンネル効果によってミリ波領域以上の高速動作では出力電力および効率の低下が生じてしまう。
【００１０】
【課題を解決するための手段】
本発明は、上記のような従来のＩＭＰＡＴＴダイオードが有する欠点を解決し、高出力を維持したまま雑音を低減化すると同時に高周波特性や直流対交流電力変換効率を大幅に改善することを目的とする。
【００１１】
【発明の実施の形態】
（実施例１）
本発明の第１の実施例について、図面を参照しながら説明する。
【００１２】
図１（ａ）において、１０１はｎ＋−ＩｎＰ基板、１０２はｎ＋−ＩｎＰバッファー層、１０３は厚さ２５ｎｍ〜１μｍのｎ−型Ｉｎ０．５３Ｇａ０．４７Ａｓドリフト層、１０４は不純物密度８×１０１７ｃｍ−３以上、厚さ１６ｎｍのｎ＋−ＩｎｓＧａ１−ｓＡｓｔＰ１−ｔ層（シートドープ層）で、ｓ，ｔはそれぞれ（数１）（数２）を満たすものとする。
【００１３】
（数１）１≧ｓ≧０．５３
（数２）０．８≧ｔ≧０
１０５はノンドープＩｎ０．５２Ａｌ０．４８Ａｓ／Ｉｎ０．８Ｇａ０．２Ａｓ０．６Ｐ０．４超格子増倍層であって、超格子増倍層１０５の全体膜厚は０．３〜０．５μｍとしておき、Ｉｎ０．５２Ａｌ０．４８Ａｓバリア層１０５ａを１０ｎｍ〜２０ｎｍ、Ｉｎ０．８Ｇａ０．２Ａｓ０．６Ｐ０．４井戸層１０５ｂを１〜１０ｎｍとしておく。１０６は不純物密度１×１０１８ｃｍ−３，厚さ１００ｎｍのｐ＋−Ｉｎ０．４７Ｇａ０．５３Ａｓ層コンタクト層、１０７はＡｕＺｎＮｉ電極、１０８はＡｕＧｅＮｉ電極である。なお、ＡｕＺｎＮｉ電極１０７とＡｕＧｅＮｉ電極１０８は金属蒸着とフォトプロセスによって構成するが、その他の化合物半導体材料で構成されている部位は、エッチングを施したｎ＋−ＩｎＰ基板１０１上にガスソースＭＢＥ法または有機金属化学気相成長法によってエピタキシャル成長することによって順次積層される。
【００１４】
図１（ｂ）は本発明に係るインパットダイオード（以下、単に「素子」という）のバンド図である。図１（ｃ）は、熱平衡状態における素子の電解分布を示している。
【００１５】
以上のような構成において、ｎ側に正の電圧をかけたときすなわち逆バイアス印加したときの素子内部での電界分布を示したものが図１（ｄ）である。逆バイアスをかけた状態で電界がもっとも集中するのはノンドープＩｎ０．５２Ａｌ０．４８Ａｓ／Ｉｎ０．８Ｇａ０．２Ａｓ０．６Ｐ０．４超格子増倍層１０５である。この超格子増倍層１０５は、Ｉｎ０．５２Ａｌ０．４８Ａｓバリア層１０５ａおよびＩｎ０．８Ｇａ０．２Ａｓ０．６Ｐ０．４井戸層１０５ｂからなる。超格子増倍層１０５の価電子帯においては井戸構造が形成されていないが、禁制帯においては井戸構造が形成されている。価電子帯においては井戸構造が形成されていると、正孔が増倍してしまうからである。一方、禁制帯において井戸構造が形成されていないと、本発明の趣旨である電子を増倍することができなくなる。
【００１６】
前述したように電界がなだれ増倍の始まる臨界電界Ｅｃに達すると、雪崩増倍が始まる。超格子増倍層１０５で生成された電子は加速され、衝突電離を繰り返して電子増倍が起きるが、このとき超格子層の伝導体不連続に見合ったエネルギーを受けてイオン化される。
【００１７】
一般に雪崩現象における増倍雑音は、増倍層に用いる半導体固有の量である電子と正孔とのイオン化率（αとβ）の比が１から離れるほど小さくなる。このイオン化率において、α／βまたはβ／αを大きくする目的で増倍層に超格子構造を用いている。とくにＩｎＰ基板と格子整合したＩｎ０．５２Ａｌ０．４８Ａｓ／Ｉｎ０．８Ｇａ０．２Ａｓ０．６Ｐ０．４層は、伝導体の不連続が大きいのに対し、価電子帯の不連続は０であるためにαが大きくなり、低雑音化に有効である。
【００１８】
また、ｎ型ＩｎｓＧａ１−ｓＡｓｔＰ１−ｔ層（シートドープ層）１０４はｎ−型Ｉｎ０．５３Ｇａ０．４７Ａｓドリフト層１０３に対し、価電子帯側に突き出るｔｙｐｅ−ＩＩの形で接合するのでＩｎ０．５３Ｇａ０．４７Ａｓドリフト層１０３に存在する正孔を増倍層側へ通さないようにする働きを持つ。
【００１９】
このため、超格子増倍層１０５に注入された電子は増倍雑音を増やすことなく純粋な電子注入による増倍が実現される。
【００２０】
ここで、膜厚を固定し、それによって求められる動作周波数を示すことにする。ｎ−型Ｉｎ０．５３Ｇａ０．４７Ａｓドリフト層１０４を７５ｎｍ、ノンドープＩｎ０．５２Ａｌ０．４８Ａｓ／Ｉｎ０．８Ｇａ０．２Ａｓ０．６Ｐ０．４超格子増倍層１０５において、Ｉｎ０．５２Ａｌ０．４８Ａｓバリア層１０５ａを１２ｎｍ、Ｉｎ０．８Ｇａ０．２Ａｓ０．６Ｐ０．４井戸層１０５ｂを８ｎｍとしておいて、その周期数を２５とすることで全膜厚を０．５μｍとした場合、素子全体に２６．５Ｖの逆方向電圧をかけると超格子増倍層１０５ではエネルギーギャップが１ｅＶ程度であるので５×１０５Ｖ／ｃｍが雪崩降伏の生じる臨界電界である。素子全体は０．６μｍなので、ｎ−型Ｉｎ０．５３Ｇａ０．４７Ａｓドリフト層１０４には１×１０５Ｖ／ｃｍの電界がかかり、注入される電子は飽和速度（３×１０７ｃｍ／ｓ）で走行する。このとき動作周波数ｆは
2004158774.tif 000003
となる。
【００２１】
この値はあくまでも一例であり、ｎ−型Ｉｎ０．５３Ｇａ０．４７Ａｓドリフト層１０４の膜厚を薄くすればそれだけ高速化が図れる。また、ノンドープＩｎ０．５２Ａｌ０．４８Ａｓ／Ｉｎ０．８Ｇａ０．２Ａｓ０．６Ｐ０．４超格子増倍層１０５に印加する電界はより高くすることによって出力を高めることができ、ノンドープＩｎ０．５２Ａｌ０．４８Ａｓ／Ｉｎ０．８Ｇａ０．２Ａｓ０．６Ｐ０．４超格子増倍層１０５はＳｉのバンドギャップエネルギー１．１ｅＶよりも高い１．２５ｅＶを実現しているのでより高い電界印加は十分に可能である。
【００２２】
以上によって、高出力を維持したまま雑音を低減化することのできるＩＭＰＡＴＴダイオードが実現する。
【００２３】
（実施例２）
本発明の第２の実施例について、図面を参照しながら説明する。
【００２４】
図２（ａ）において２０１はｎ＋−ＩｎＰ基板、２０２はｎ＋−ＩｎＰバッファー層、２０３は厚さ２５ｎｍ〜１μｍのｎ−型Ｉｎ０．５３Ｇａ０．４７Ａｓドリフト層、２０４は不純物密度８×１０１７ｃｍ−３、厚さ１６０Åのｎ＋−ＩｎｓＧａ１−ｓＡｓｔＰ１−ｔ層（シートドープ層）で、ｓ，ｔはそれぞれ（数１）（数２）を満たすものとする。
【００２５】
（数１）１≧ｓ≧０．５３
（数２）０．８≧ｔ≧０
２０５はノンドープＩｎｘＡｌ１−ｘＡｓ／ＩｎｙＧａ１−ｙＡｓｚＰ１−ｚ歪み補償超格子増倍層であって、ｘ，ｙ，ｚはそれぞれ（数３）（数４）（数５）を満たすものとする。
【００２６】
（数３）０≦ｘ≦０．５２
（数４）１≧ｙ≧０．８
（数５）０≦ｚ≦０．６
さらに膜厚は歪み補償超格子増倍層２０５の全体膜厚を０．３〜０．５μｍとしておき、ＩｎｘＡｌ１−ｘＡｓバリア層２０５ａを１０ｎｍ〜２０ｎｍ、ＩｎｙＧａ１−ｙＡｓｚＰ１−ｚ井戸層２０５ｂを１〜１０ｎｍとしておく。２０６は不純物密度１×１０１８ｃｍ−３，厚さ１００ｎｍのｐ＋−Ｉｎ０．４７Ｇａ０．５３Ａｓ層コンタクト層、２０７はＡｕＺｎＮｉ電極、２０８はＡｕＧｅＮｉ電極である。なお、ＡｕＺｎＮｉ電極２０７とＡｕＧｅＮｉ電極２０８は金属蒸着とフォトプロセスによって構成するが、その他の化合物半導体材料で構成されている部位は、エッチングを施したｎ＋−ＩｎＰ基板２０１上にガスソースＭＢＥ法または有機金属化学気相成長法によってエピタキシャル成長することによって順次積層される。
【００２７】
図２（ｂ）は本発明に係るインパットダイオード（以下、単に「素子」という）のバンド図である。図２（ｃ）は、熱平衡状態における素子の電解分布を示している。図２（ｄ）は、ｎ側に正の電圧をかけたときすなわち逆バイアス印加したときの素子内部での電界分布を示している。
【００２８】
以上のような構成は、本発明第１の実施例に対して異なっているのはノンドープＩｎｘＡｌ１−ｘＡｓ／ＩｎｙＧａ１−ｙＡｓｚＰ１−ｚ歪み補償超格子増倍層２０５だけであるので、その動作に関するものは本発明第１の実施例と全く同じであるが、超格子増倍層の膜厚は薄ければ薄いほどアバランシェ走行時間が短くなり、応答速度は向上するわけであるから増倍層膜厚は薄くした方が好ましい面もあるわけだが、しかしながら、増倍層の膜厚を薄くすることはイオン化の確率を下げるため、増倍率の低下を招く。また同時に電子のイオン化が促進されにくくなるので、電子のイオン化率αと正孔のイオン化率βとの比α／βが小さくなり、過剰雑音が増加してしまう。
【００２９】
この問題を解決するために本発明では超格子増倍層に歪み補償超格子を導入し、価電子帯のバンド不連続は０のまま伝導帯のバンド不連続ΔＥｃを大きくする。このときΔＥｃを大きくするので電子のイオン化率αが大きくなるとともにα／βも大きくなる。よって増倍率は大きくなり過剰雑音は低減される。これにより、増倍率を低下させることなく超格子増倍層の膜厚を薄くすることが可能となり、応答速度を速くできるうえに動作電圧も必然的に低くなるようなＩＭＰＡＴＴダイオードが実現する。
【００３０】
歪み補償超格子増倍層２０５はバンドギャップエネルギーが１．４５ｅＶ以上となるＩｎｘＡｌ１−ｘＡｓバリア層２０５ａと、ＩｎＰに対する格子不整合がＩｎｘＡｌ１−ｘＡｓの場合とは逆の方向となる格子定数でありかつＩｎｘＡｌ１−ｘＡｓとの価電子帯不連続が０であるＩｎｙＧａ１−ｙＡｓｚＰ１−ｚ井戸層２０５ｂとで構成される歪み補償超格子層である。
【００３１】
図３に示したようにＩｎｘＡｌ１−ｘＡｓでｘが０．５２より小さい場合、例えばｘ＝０．４４であるとすると格子定数は５．８３Åとなり、バンドギャップは１．７５ｅＶとなる。一方、ＩｎｙＧａ１−ｙＡｓｚＰ１−ｚにおいて、例えばｙ＝０．９５、ｚ＝０．３であるとすれば格子定数は５．９１Åとなり、バンドギャップは１．１ｅＶとなって、価電子帯のバンド不連続は０であることを維持したまま、伝導帯のバンド不連続は０．６５ｅＶになり、従来の方式による超格子層に比べ、大きな不連続を有することになる。このように、バリア層２０５ａの格子定数と井戸層２０５ｂの格子定数とが異なることにより、従来の方式による超格子層に比べ、大きなバンド不連続が生じることになる。
【００３２】
従来の方式でも電子のイオン化率が正孔のイオン化率に比べ十分に大きいが、本発明によって導入される歪み補償超格子増倍層は、それをさらに上回る電子のイオン化比率を有する。さらに、井戸層のバンドギャップと障壁層のバンドギャップが従来方式の超格子に比べて大きくなっているので、超格子としての実効バンドギャップが大きくなり、トンネル電流によって生じる暗電流は小さくなるので、より大きな電界（図２（ｄ）におけるところのＥｃ’。図１（ｄ）におけるところのＥｃに比べて強い電界をかけられるようになる。）を印加することができる。これによって、電子の増倍がより強調されることになり、イオン化率の向上ともあいまって大幅な雑音特性の向上が実現される。
【００３３】
（実施例３）
本発明の第３の実施例について、図面を参照しながら説明する。
【００３４】
図４（ａ）において、４０１はｎ＋−ＩｎＰ基板、４０２はｎ＋−ＩｎＰバッファー層、４０３は厚さ２５ｎｍ〜１μｍのｎ−型Ｉｎ０．５３Ｇａ０．４７Ａｓドリフト層、４０４は不純物密度８×１０１７ｃｍ−３以上、厚さ１６ｎｍのｎ＋−ＩｎｓＧａ１−ｓＡｓｔＰ１−ｔ層（シートドープ層）で、ｓ，ｔはそれぞれ（数１）（数２）を満たすものとする。
【００３５】
（数１）１≧ｓ≧０．５３
（数２）０．８≧ｔ≧０
４０５はノンドープＩｎ０．５２Ａｌ０．４８Ａｓ／Ｉｎ０．８Ｇａ０．２Ａｓ０．６Ｐ０．４超格子増倍層であって、超格子増倍層４０５の全体膜厚は０．３〜０．５μｍとしておき、Ｉｎ０．５２Ａｌ０．４８Ａｓバリア層４０５ａを１０ｎｍ〜２０ｎｍ、Ｉｎ０．８Ｇａ０．２Ａｓ０．６Ｐ０．４井戸層４０５ｂを１〜１０ｎｍとしておく。４０６は不純物密度１×１０１８ｃｍ−３，厚さ５０ｎｍのｐ＋−ＩｎｕＧａ１−ｕＡｓｖＰ１−ｖであって、ｕ，ｖはそれぞれ（数７）（数８）
（数７）１≧ｕ≧０．５３
（数８）０．８≧ｖ≧０
を満たしており、４０７は同じく不純物密度１×１０１８ｃｍ−３、厚さ５０ｎｍのｐ＋−Ｉｎ０．４７Ｇａ０．５３Ａｓ層であって、本実施例ではｐ＋−ＩｎｕＧａ１−ｕＡｓｖＰ１−ｖ層４０６とｐ＋−Ｉｎ０．４７Ｇａ０．５３Ａｓ層４０７とでコンタクト層を形成しているが、双方の膜厚を足しあわせた合計膜厚が１００ｎｍ〜５００ｎｍ程度になっていればそれぞれの比率は任意でよくまた、双方の内の少なくとも一方によってコンタクト層を構成していてあってもよい。すなわち、ｐ＋−ＩｎｕＧａ１−ｕＡｓｖＰ１−ｖ層４０６単独でコンタクト層を構成していてもよいということである。
【００３６】
４０８はＡｕＺｎＮｉ電極、４０９はＡｕＧｅＮｉ電極である。なお、ＡｕＺｎＮｉ電極４０８とＡｕＧｅＮｉ電極４０９は金属蒸着とフォトプロセスによって構成するが、その他の化合物半導体材料で構成されている部位は、エッチングを施したｎ＋−ＩｎＰ基板４０１上にガスソースＭＢＥ法または有機金属化学気相成長法によってエピタキシャル成長することによって順次積層される。
【００３７】
なお、超格子増倍層４０５は実施例２でも示した組成条件のような歪み補償超格子であってもよい。
【００３８】
図４（ｂ）は本発明に係るインパットダイオード（以下、単に「素子」という）のバンド図である。図４（ｃ）は、熱平衡状態における素子の電解分布を示している。図４（ｄ）は、ｎ側に正の電圧をかけたときすなわち逆バイアス印加したときの素子内部での電界分布を示している。
【００３９】
本発明第３の実施例では構造が異なるのはコンタクト層４０６の部分だけでありその基本的な動作に関するものは本発明第１の実施例とほぼ同じであるが、大きく異なるのはｐ＋−ＩｎｕＧａ１−ｕＡｓｖＰ１−ｖ層４０６が超格子増倍層４０５とｐ＋−Ｉｎ０．４７Ｇａ０．５３Ａｓ層４０７との間に挿入された構造になっていることであって、とくにｐ＋−ＩｎｕＧａ１−ｕＡｓｖＰ１−ｖ層４０６は価電子帯側の接合においてその両端にある化合物半導体に対して価電子帯頂上が低い位置に来るような組成のものであるのでｐ＋−Ｉｎ０．４７Ｇａ０．５３Ａｓ層４０７内に入ってこようとする正孔を遮断する働きを持っている。このｐ＋−ＩｎｕＧａ１−ｕＡｓｖＰ１−ｖ層４０６があることによって雑音の原因となる正孔の動きが本発明の実施例１および実施例２の場合に加えてさらに阻止されるため雑音特性の大幅な改善が見込まれる。
【００４０】
以上によって電子だけによる素子動作の実現が可能となり、増倍雑音を増やすことなく純粋な電子注入による増倍が実現され、超高速かつ高出力で低雑音なインパットダイオード素子が実現する。
【００４１】
【発明の効果】
以上説明したように、広帯域、高出力を実現しうるものの雑音特性に劣るＩＭＰＡＴＴダイオードにおいて、材料を化合物半導体とし、かつ超格子構造をアバランシェ増倍層へ導入することとバンド構造の最適化によって純粋な電子のみの動作を実現することによって、増倍率を低下させることなく雑音特性を大幅に改善し、ドリフト領域に飽和電子速度の高い材料を用いることでテラヘルツオーダーの超高速デバイスを実現する。さらに、該超格子層に歪み補償超格子構造を導入することにより、超格子増倍層の膜厚を薄くすることが可能となり、さらなる高速応答、低雑音化が実現される。
【図面の簡単な説明】
【図１】（ａ）本発明の第１の実施例にかかるＩＭＰＡＴＴダイオードの構造図
（ｂ）そのバンド図
（ｃ）熱平衡状態における電解分布を示す図
（ｄ）逆バイアス印加時における電解分布を示す図
【図２】（ａ）本発明の第２の実施例にかかるＩＭＰＡＴＴダイオードの構造図
（ｂ）そのバンド図
（ｃ）熱平衡状態における電解分布を示す図
（ｄ）逆バイアス印加時における電解分布を示す図
【図３】本発明の第２の実施例にかかるアバランシェフォトダイオードの超格子増倍層を構成する材料の格子定数とバンドギャップエネルギーの関係図
【図４】（ａ）本発明の第３の実施例にかかるＩＭＰＡＴＴダイオードの構造図
（ｂ）そのバンド図
（ｃ）熱平衡状態における電解分布を示す図
（ｄ）逆バイアス印加時における電解分布を示す図
【図５】従来技術によるＩＭＰＡＴＴダイオードの構造図
【図６】従来技術によるＩＭＰＡＴＴダイオードの動作原理図
【符号の説明】
１０１  ｎ＋−ＩｎＰ基板
１０２  ｎ＋−ＩｎＰバッファー層
１０３  ｎ−−Ｉｎ０．５３Ｇａ０．４７Ａｓドリフト層
１０４  ｎ＋−ＩｎｓＧａ１−ｓＡｓｔＰ１−ｔ層（シートドープ層）
１０５  ノンドープＩｎ０．５２Ａｌ０．４８Ａｓ／Ｉｎ０．８Ｇａ０．２Ａｓ０．６Ｐ０．４超格子増倍層
１０５ａ  バリア層
１０５ｂ  井戸層
１０６  ｐ＋−Ｉｎ０．４７Ｇａ０．５３Ａｓ層コンタクト層
１０７  ＡｕＺｎＮｉ電極
１０８  ＡｕＧｅＮｉ電極
２０１  ｎ＋−ＩｎＰ基板
２０２  ｎ＋−ＩｎＰバッファー層
２０３  ｎ−−Ｉｎ０．５３Ｇａ０．４７Ａｓドリフト層
２０４  ｎ＋−ＩｎｓＧａ１−ｓＡｓｔＰ１−ｔ層（シートドープ層）
２０５  ノンドープＩｎｘＡｌ１−ｘＡｓ／ＩｎｙＧａ１−ｙＡｓｚＰ１−ｚ歪み補償超格子増倍層
２０５ａ  バリア層
２０５ｂ  井戸層
２０６  ｐ＋−Ｉｎ０．４７Ｇａ０．５３Ａｓ層コンタクト層
２０７  ＡｕＺｎＮｉ電極
２０８  ＡｕＧｅＮｉ電極
４０１  ｎ＋−ＩｎＰ基板
４０２  ｎ＋−ＩｎＰバッファー層
４０３  ｎ−型Ｉｎ０．５３Ｇａ０．４７Ａｓドリフト層
４０４  ｎ＋−ＩｎｓＧａ１−ｓＡｓｔＰ１−ｔ層（シートドープ層）
４０５  ノンドープＩｎ０．５２Ａｌ０．４８Ａｓ／Ｉｎ０．８Ｇａ０．２Ａｓ０．６Ｐ０．４超格子増倍層またはノンドープＩｎｘＡｌ１−ｘＡｓ／ＩｎｙＧａ１−ｙＡｓｚＰ１−ｚ歪み補償超格子増倍層
４０５ａ  バリア層
４０５ｂ  井戸層
４０６  ｐ＋−ＩｎｕＧａ１−ｕＡｓｖＰ１−ｖコンタクト層
４０７  ｐ＋−Ｉｎ０．４７Ｇａ０．５３Ａｓコンタクト層
４０８  ＡｕＺｎＮｉ電極
４０９  ＡｕＧｅＮｉ電極
【図１】
2004158774.tif 000004
【図２】
2004158774.tif 000005
【図３】
2004158774.tif 000006
【図４】
2004158774.tif 000007
【図５】
2004158774.tif 000008
【図６】
2004158774.tif 000009