(57)【要約】【課題】より一層の小型化が可能であり、回路の変更に容易に対応することができて、製品コストを低減できる光インタコネクション装置及びその光インタコネクション装置を構成するインタコネクションモジュールを提供する。【解決手段】例えば、サブマウント基板２０ａを挟んで面発光半導体レーザ２１とドライバＩＣ２２とを立体的に配置し、ドライバＩＣ２２の上にＣＰＵ等のＬＳＩ２３を搭載する。サブマウント基板２０ａ、面発光半導体レーザ２１、ドライバＩＣ２２及びＬＳＩ２３にはいずれも貫通孔が設けられており、これらの部品は貫通孔内の導電体を介して電気的に接続されている。【選択図】　図１
2004031456.tif 000002
【特許請求の範囲】
【請求項１】
メイン基板と、
前記メイン基板の上方に配置されたサブマウント基板と、
前記サブマウント基板を支持する支持部材と、
前記サブマウント基板を挟んで搭載された光素子モジュール及び光素子駆動モジュールとを有し、
前記サブマウント基板、前記光素子モジュール及び前記光素子駆動モジュールは、いずれも一方の面から他方の面に貫通する貫通孔を有し、前記サブマウント基板の配線、前記光素子モジュール及び前記光素子駆動モジュールは、前記貫通孔内の導電体を介して電気的に接続されていることを特徴とする光インタコネクション装置。
【請求項２】
メイン基板と、
前記メイン基板の上方に配置されたサブマウント基板と、
前記サブマウント基板を支持する支持部材と、
前記サブマウント基板の一方の面側に積み重ねて搭載された光素子モジュール及び光素子駆動モジュールとを有し、
前記光素子モジュール及び前記光素子駆動モジュールは、いずれも一方の面から他方の面に貫通する貫通孔を有し、前記サブマウント基板の配線、前記光素子モジュール及び前記光素子駆動モジュールは、前記貫通孔内の導電体を介して電気的に接続されていることを特徴とする光インタコネクション装置。
【請求項３】
前記サブマウント基板の電気配線と前記メイン基板の電気配線とがフレキシブル基板を介して接続されていることを特徴とする請求項１又は２に記載の光インタコネクション装置。
【請求項４】
前記サブマウント基板がフレキシブル基板からなることを特徴とする請求項１又は２に記載の光インタコネクション装置。
【請求項５】
メイン基板と、
前記メイン基板に積み重ねて搭載された光素子モジュール及び光素子駆動モジュールとを有し、
前記光素子モジュール及び前記光素子駆動モジュールは、いずれも第１の面に設けられた第１の電極と、第２の面に設けられた第２の電極と、前記第１の面から前記第２の面に貫通する貫通孔と、前記貫通孔内に形成されて前記第１の電極と前記第２の電極とを電気的に接続する導電体とを有し、各モジュール間がはんだバンプにより接合されていることを特徴とする光インタコネクション装置。
【請求項６】
電子回路間を光で接続する光インタコネクション装置を構成するインタコネクションモジュールにおいて、
第１の面に設けられた第１の電極と、
第２の面に設けられた第２の電極と、
前記第１の面から前記第２の面に貫通する貫通孔と、
前記貫通孔内に形成されて前記第１の電極と前記第２の電極とを電気的に接続する導電体と
を有することを特徴とするインタコネクションモジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、サーバ及びクライアント等のコンピュータ並びにルータ等の装置内部に搭載し、ＣＰＵ及びメモリなどのＬＳＩと光電気混載基板との間のインタフェースとして使用する光インタコネクション装置、及びその光インタコネクション装置を構成するインタコネクションモジュールに関する。
【０００２】
【従来の技術】
情報通信技術及び情報処理技術の発達と共に、コンピュータや大容量交換機等の装置内の電子回路間を接続する電気配線が高密度化して、システムの大規模化及び高性能化を阻む要因となってきた。また、近年のＬＳＩの著しい発達はＬＳＩの入出力端子の高密度化とＬＳＩ内部における電気配線の高密度化をもたらし、性能向上の隘路となってきている。このような問題を解決するために、電子回路間を光で接続する光インタコネクション技術が注目されるようになった。
【０００３】
光インタコネクション装置は、一般的に、面発光半導体レーザ（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ　Ｃａｖｉｔｙ　Ｓｕｒｆａｃｅ　Ｅｍｉｔｔｉｎｇ　Ｌａｓｅｒ）等の発光素子、該発光素子を駆動するドライバＩＣ、フォトダイオード等の受光素子及び該受光素子を駆動するレシーバＩＣ等の部品（以下、インタコネクションモジュールという）をサブマウント基板上に２次元配置して構成されている。これらのインタコネクションモジュールと共にＣＰＵ回路又はメモリ回路等が形成されたＬＳＩをサブマウント基板上に搭載する場合も多い。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の光インタコネクション装置は、各インタコネクションモジュールが２次元的に配置されているので実装面積が大きくなり、小型化が難しいという欠点がある。また、各インタコネクションモジュール間を接続する電気配線の配線長が長くなるので、高速動作が阻害されたり、クロストーク雑音によりＳ／Ｎ比が劣化するという問題点もある。
【０００５】
サブマウント基板としてシリコン基板を使用し、このシリコン基板にドライバ回路、レシーバ回路及びＣＰＵ回路等を形成して、シリコン基板上に発光素子及び受光素子を実装した光インタコネクション装置も開発されている。しかし、この種の光インタコネクション装置では、ドライバ回路、レシーバ回路及びＣＰＵ回路等がモノリシック集積されているため、回路を変更することが難しく、汎用性が低い。
【０００６】
光インタコネクション装置を小型化するために、各インタコネクションモジュールを立体的（３Ｄ）に配置することが考えられる。例えばサブマウント基板の下に光素子（発光素子又は受光素子）を搭載し、サブマウント基板の上にドライバＩＣ又はレシーバＩＣを搭載する。しかし、インタコネクションモジュールを立体的に配置すると、各インタコネクションモジュール間を電気的に接続することができなくなる。
【０００７】
また、例えば面発光半導体レーザでは光放出側の面とその反対側の面にそれぞれ電極があるため、一方の面側の電極はサブマウント基板に直接接続できるが、他方の面側の電極はワイヤボンディング等の方法によりサブマウント基板に接続する必要がある。このため、実装工程が煩雑であるという問題点もある。
【０００８】
更に、従来の光インタコネクション装置では、サブマウント基板としてセラミック基板やシリコンＰＬＣ（Ｐｌａｎａｒ　Ｌｉｇｈｔｗａｖｅ　Ｃｉｒｃｕｉｔ）基板等の比較的高価な基板を用いているため、製品コストが高くなるという欠点もある。
【０００９】
以上から、本発明の目的は、より一層の小型化が可能であり、回路の変更に容易に対応することができて、製品コストを低減できる光インタコネクション装置及びその光インタコネクション装置を構成するインタコネクションモジュールを提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の光インタコネクション装置は、メイン基板と、前記メイン基板の上方に配置されたサブマウント基板と、前記サブマウント基板を支持する支持部材と、前記サブマウント基板を挟んで搭載された光素子モジュール及び光素子駆動モジュールとを有し、前記サブマウント基板、前記光素子モジュール及び前記光素子駆動モジュールは、いずれも一方の面から他方の面に貫通する貫通孔を有し、前記サブマウント基板の配線、前記光素子モジュール及び前記光素子駆動モジュールは、前記貫通孔内の導電体を介して電気的に接続されていることを特徴とする。
【００１１】
前記光素子モジュール及び前記光素子駆動モジュールを、サブマウント基板の一方の面側に積み重ねて搭載してもよい。また、サブマウント基板を使用せず、メイン基板の上に光素子モジュール及び光素子駆動モジュールを直接搭載してもよい。
【００１２】
本発明においては、面発光半導体レーザ及びフォトダイオード等の光素子モジュールと、光素子を駆動するドライバＩＣ又はレシーバＩＣ等の光素子駆動モジュールとを立体的に配置している。光素子モジュール及び光素子駆動モジュールにはいずれも貫通孔が設けられており、光素子モジュールと光素子駆動モジュールとの間は貫通孔内の導電体を介して電気的に接続されているので、これらのモジュールを立体的に配置することができる。これにより、光インタコネクション装置を小型化することができる。また、各モジュール間を貫通孔内の導電体を介して電気的に接続しているので、配線長が短く、Ｓ／Ｎ比等の特性が良好である。
【００１３】
また、各機能毎にモジュール化しておくことにより、回路の変更に容易に対応できる。更に、サブマウント基板として通常のプリント配線基板やフレキシブル基板を使用することが可能であり、セラミック基板やシリコンＰＬＣ基板等が不要であるので、従来に比べて製品コストを低減できる。
【００１４】
また、本発明のインタコネクションモジュールは、第１の面に設けられた第１の電極と、第２の面に設けられた第２の電極と、前記第１の面から前記第２の面に貫通する貫通孔と、前記貫通孔内に形成されて前記第１の電極と前記第２の電極とを電気的に接続する導電体とを有することを特徴とする。
【００１５】
本発明においては、インタコネクションモジュールに貫通孔が設けられており、第１の面側の第２の電極と第２の面側の第２の電極とが貫通孔内の導電体を介して電気的に接続されている。従って、インタコネクションモジュールを積み重ねたときに各モジュール間が貫通孔内の導電体を介して電気的に接続される。つまり、本発明のインタコネクションモジュールは、各モジュールを積み重ねて配置し、各モジュールの貫通孔内の導電体を介して電力を供給したり、信号の入出力を行う。これにより、所望のモジュールを組み合わせて光インタコネクション装置を構成することができるので、汎用性が高い。また、各モジュール間の配線長が短くてすみ、Ｓ／Ｎ比が向上する。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００１７】
（第１の実施の形態）
図１は本発明の第１の実施の形態の光コネクション装置の一例を示す模式図である。
【００１８】
光電気混載基板（メイン基板）１０には、光導波路１１及び電気配線（図示せず）がそれぞれ所定のパターンで形成されている。本実施の形態では、光電気混載基板１０として、プリント配線基板に高分子材料からなるシート状の光導波路を貼り付けたものを使用する。但し、本発明において、メイン基板の構造はこれに限定するものではない。
【００１９】
光導波路１１の所定の位置にはミラー１１ａが設けられており、後述する面発光半導体レーザ２１から出射された光を光導波路１１に導いたり、光導波路１１を通る光を後述するフォトダイオード２４に向けて反射するようになっている。
【００２０】
光電気混載基板１０の上には支持部材１５ａ，１５ｂが配置されており、サブマウント基板２０ａ，２０ｂは支持部材１５ａ，１５ｂに支持されて光電気混載基板１０の上方に配置されている。本実施の形態では、サブマウント基板２０ａ，２０ｂは、例えば有機ポリマーにより形成されたリジッド基板である。これらのサブマウント基板２０ａ，２０ｂには電気配線（パターン配線）が形成されており、これらの配線はフレキシブル基板１２ａ，１２ｂを介して光電気混載基板１０の電気配線と接続されている。
【００２１】
サブマウント基板２０ａの下には面発光半導体レーザ２１が搭載されている。この面発光半導体レーザ２１から出射された光はミラー１１ａにより反射されて光導波路１１内に導かれるようになっている。
【００２２】
また、サブマウント基板２０ａの上には面発光半導体レーザ２１を駆動する回路が形成されたドライバＩＣ２２が搭載されており、ドライバＩＣ２２の上にはＣＰＵ又はメモリ等の回路が形成されたＬＳＩ２３が搭載されている。
【００２３】
これらのサブマウント基板２０ａ、面発光半導体レーザ２１、ドライバＩＣ２２及びＬＳＩ２３は、いずれも上面及び下面に電極が設けられている。また、これらのサブマウント基板２０ａ、面発光半導体レーザ２１、ドライバＩＣ２２及びＬＳＩ２３には、上面から下面に貫通する貫通孔（図１中に破線で示す）が設けられており、一方の面側の電極は、貫通孔内の導電体を介して他方の面側の電極のうちの所定の電極と電気的に接続されている。そして、サブマウント基板２０ａの電極と面発光半導体レーザ２１及びドライバＩＣ２２の電極、並びにドライバＩＣ２２の電極とＬＳＩ２３の電極は、はんだバンプ（図示せず）により相互に接続されている。
【００２４】
すなわち、本実施の形態においては、面発光半導体レーザ２１、ドライバＩＣ２２及びＬＳＩ２３の間、及びこれらの部品とサブマウント基板２０ａとの間の電気的接続は、各部品及びサブマウント基板２０ａに設けられた貫通孔内の導電体を介して行われる。
【００２５】
また、サブマウント基板２０ａの電気配線はフレキシブル基板１２ａを介して光電気混載基板１０の電気配線に接続されており、これらの電気配線を介して面発光半導体レーザ２１、ドライバＩＣ２２及びＬＳＩ２３への電力の供給や電気信号の入出力が行われる。
【００２６】
これと同様に、サブマウント基板２０ｂの下にはフォトダイオード２４が搭載されており、サブマウント基板２０ｂの上にはフォトダイオード２４を駆動する回路が形成されたレシーバＩＣ２５が搭載されている。また、レシーバＩＣ２５の上にはＣＰＵ又はメモリ等の回路が形成されたＬＳＩ２６が搭載されている。
【００２７】
サブマウント基板２０ｂ、フォトダイオード２４、レシーバＩＣ２５及びＬＳＩ２６には、いずれも上面及び下面に電極が設けられている。また、これらのサブマウント基板２０ｂ、フォトダイオード２４、レシーバＩＣ２５及びＬＳＩ２６には上面から下面に貫通する貫通孔が設けられており、一方の面側の電極は、貫通孔内の導電体を介して他方の面側の電極のうちの所定の電極と電気的に接続されている。そして、サブマウント基板２０ｂの電極とフォトダイオード２４及びレシーバＩＣ２５の電極、並びにレシーバＩＣ２５の電極とＬＳＩ２６の電極は、はんだバンプ（図示せず）により相互に接続されている。
【００２８】
また、サブマウント基板２０ｂの電気配線はフレキシブル基板１２ｂを介して光電気混載基板１０の電気配線に接続されており、これらの電気配線を介してフォトダイオード２４、レシーバＩＣ２５及びＬＳＩ２６への電力の供給及び電気信号の入出力が行われる。
【００２９】
図２は面発光半導体レーザ２１の模式断面図である。面発光半導体レーザ２１では、光出射側の面にアノード電極３１が設けられ、その裏面側にカソード電極３２が設けられている。本実施の形態では、光放出側の面に設けられたアノード電極３１は、引出電極３６と貫通孔３０内の導電体膜３５とを介して裏面側の電極３３と電気的に接続している。
【００３０】
貫通孔３０は、例えば反応性イオンエッチング（ＲＩＥ）法により形成する。その後、スパッタ法又はＣＶＤ法等により貫通孔３０内の壁面にＳｉＯ２　又はＳｉＮ等の絶縁膜３４を被着形成し、更にスパッタ法又はＣＶＤ法等により絶縁膜３４の上にＰｔ（白金）又はＡｕ（金）等の導電体膜３５を形成する。そして、カソード電極３２と同じ面側に、貫通孔３０内の導電体膜３５と電気的に接続した電極３３を形成し、アノード電極３１側の面にアノード電極３１と導電体膜３５とを電気的に接続する引出電極３６を形成する。
【００３１】
図３はフォトダイオード２４の断面模式図である。フォトダイオード２４では、光受光面側にアノード電極４１及びカソード電極４２が設けられている。これらの電極４１，４２は、貫通孔４０内の導電体膜４４を介して裏面側の電極４５，４６と電気的に接続されている。なお、貫通孔４０の壁面と導電体膜４４との間には絶縁膜４３が形成されている。
【００３２】
図４はドライバＩＣ２２の断面模式図である。ドライバＩＣ２２も、一方の面から他方の面に貫通する貫通孔５０が設けられている。この貫通孔５０は、例えば反応性イオンエッチングにより形成する。そして、貫通孔５０の内壁面を覆う絶縁膜５１及び導電体膜５２を順次形成した後、一方の面側に電極５３を形成し、他方の面側に電極５５を形成する。なお、図４ではドライバＩＣ２２には１つの貫通孔しか図示していないが、実際には電力の供給や信号の伝達に必要な数の貫通孔が設けられている。
【００３３】
レシーバＩＣ２５、ＬＳＩ２３，２６にも、ドライバＩＣ２２と同様に、複数の貫通孔が設けられている。また、図２〜４では貫通孔３０，４０，５０の内部が中空であるとしたが、貫通孔の内壁面に絶縁膜を形成した後に、貫通孔内に導電体を埋め込んでもよい。
【００３４】
本実施の形態では、光インタコネクション装置を構成する面発光半導体レーザ２１、サブマウント基板２０ａ，２０ｂ、ドライバＩＣ２２、フォトダイオード２４、レシーバＩＣ２５及びＬＳＩ２３，２６がいずれも貫通孔を有し、これらの貫通孔内の導電体を介して各部品間が電気的に接続されるので、各部品を立体的に配置して駆動することができる。これにより、光インタコネクション装置を従来に比べてより一層高集積化することができる。
【００３５】
また、本実施の形態では、インタコネクションモジュールとサブマウント基板２０ａ，２０ｂとをワイヤボンディング等で接続する工程が不要であり、組み立てが容易である。
【００３６】
更に、本実施の形態においては、各モジュール間を接続する配線の長さが短縮されるので、高速動作が可能になり、Ｓ／Ｎ比等の特性が向上する。更にまた、本実施の形態においては各機能を個別のモジュールとしているので、回路の変更に容易に対応することができると共に、製品の信頼性を向上させることができる。
【００３７】
なお、本実施の形態ではサブマウント基板２０ａ，２０ｂがフレキシブル基板１２ａ，１２ｂを介して光電気混載基板１０と電気的に接続している場合について説明したが、本発明はこれに限定されず、例えば支持部材１５ａ，１５ｂにサブマウント基板２０ａ，２０ｂと光電気混載基板１０との間を電気的に接続するリードを設けてもよい。
【００３８】
また、支持部材１５ａ，１５ｂに設けたリードを介してドライバＩＣ２２、レシーバＩＣ２５及びＬＳＩ２３，２６に電力を供給し、フレキシブル基板を介して信号の入出力を行うようにしてもよい。
【００３９】
更に、本実施の形態ではサブマウント基板２０ａ，２０ｂが有機ポリマーにより形成されたリジッド基板の場合について説明したが、図５に示すように、サブマウント基板として、スルーホールが設けられたフレキシブル基板２７ａ，２７ｂを使用してもよい。この場合は、サブマウント基板の電気配線と光電気混載基板１０の電気配線とを直接接続することが可能である。これにより、構造がより一層簡素化され、更なる低コスト化を実現できる。
【００４０】
更にまた、上記実施の形態では面発光半導体レーザ２１とドライバＩＣ２２とがサブマウント基板２０ａを挟んで配置され、フォトダイオード２４とレシーバＩＣ２５とがサブマウント基板２０ｂを挟んで配置されている場合について説明したが、図６に示すように、サブマウント基板２０ａ，２０ｂの一方の面側に面発光半導体レーザ２１とドライバＩＣ２２、及びフォトダイオード２４とレシーバＩＣ２５とを配置してもよい。なお、図６に示す光インタコネクション装置の場合は、ＣＰＵ及びメモリ等のＬＳＩ（図示せず）は光電気混載基板１０上に搭載されており、フレキシブル基板１２ａ，１２ｂを介してドライバＩＣ２２及びレシーバＩＣ２５に電気的に接続される。
【００４１】
（第２の実施の形態）
図７は本発明の第２の実施の形態の光インタコネクション装置を示す模式図，図８は図７中に丸印で示す部分の拡大図である。
【００４２】
光電気混載基板６０には光導波路６１及び電気配線（図示せず）がそれぞれ所定のパターンで形成されている。光導波路６１の所定の位置にはミラー６１ａが設けられており、面発光半導体レーザ７１から出射された光を光導波路６１に導いたり、光導波路６１を通る光を後述するフォトダイオード７３に向けて反射するようになっている。
【００４３】
本実施の形態においては、面発光半導体レーザ７１及びフォトダイオード７３は光電気混載基板６０の上に直接搭載されている。すなわち，図８に示すように、光電気混載基板６０には面発光半導体レーザ７１及びフォトダイオード７３を接続するために電極６０ａが設けられており、面発光半導体レーザ７１及びフォトダイオード７３に設けられた電極７０ａとはんだバンプ６３により接合されている。なお、面発光半導体レーザ７１の光出射側の面に段差がある場合は、ポリイミド等により段差を無くすことが好ましい。
【００４４】
面発光半導体レーザ７１の上にはドライバＩＣ７２が搭載されており、フォトダイオード７３の上にはレシーバＩＣ７４が搭載されている。これらの面発光半導体レーザ７１、ドライバＩＣ７２、フォトダイオード７３及びレシーバＩＣ７４にはいずれも貫通孔（図７に破線で示す）が設けられている。これらの貫通孔内の導電体を介して光電気混載基板６０の電気配線と面発光半導体レーザ７１、ドライバＩＣ７２、フォトダイオード７３及びレシーバＩＣ７４の電極とが電気的に接続される。
【００４５】
なお、本実施の形態では、ＣＰＵ及びメモリ等のＬＳＩ（図示せず）は光電気混載基板６０上に搭載され、光電気混載基板６０の電気配線と面発光半導体レーザ７１及びフォトダイオード７３の貫通孔を介してドライバＩＣ７２及びレシーバＩＣ７４に接続されている。
【００４６】
本実施の形態においては、サブマウント基板を使用せず、光電気混載基板６０の上に各光コネクションモジュールが立体的に配置されているので、第１の実施の形態に比べて、光導波路と面発光半導体レーザ７１及びフォトダイオード７３とのアライメントが自己整合的に行われ、アライメント工程が削減できる。すなわち、図９に示すように、光電気混載基板６０の電極６０ａと面発光半導体レーザ７１（又は、フォトダイオード７３）の電極７０ａとをはんだバンプ６３で接合する場合に、光電気混載基板６０に対し面発光半導体レーザ７１（又はフォトダイオード７３）の位置が若干ずれていたとしても、はんだバンプ６３の表面張力により面発光半導体レーザ７１（又はフォトダイオード７３）の位置が自動的に所定の位置に修正される。これにより、面発光半導体レーザ７１及びフォトダイオード７３と光導波路とのアライメントを調整する工程が不要になり、製造コストが削減される。
【００４７】
また、本実施の形態においては、サブマウント基板やフレキ基板が不要であるため、第１の実施の形態に比べてより一層の低コスト化が可能である。
【００４８】
なお、本実施の形態ではＣＰＵ又はメモリ等のＬＳＩが光電気混載基板６０上に搭載されており、光電気混載基板６０上の配線、並びに面発光半導体レーザ７１及びフォトダイオード７３の貫通孔を介して電気的に接続されている場合について説明したが、第１の実施の形態と同様に、面発光半導体レーザ７１及びレシーバＩＣ７４の上にＣＰＵ又はメモリ等の回路が形成されたＬＳＩを搭載するようにしてもよい。
【００４９】
【発明の効果】
以上説明したように、本発明の光インタコネクション装置によれば、光素子モジュール及び光素子駆動モジュールに貫通孔が設けられており、各モジュール間が貫通孔内の導電体を介して接続するようになっているので、メイン基板又はサブマウント基板に光素子モジュール及び光素子駆動モジュールを立体的に搭載することができる。これにより、光インタコネクション装置を従来に比べて小型化できると共に、回路の変更に容易に対応することができる。また、サブマウント基板として通常のプリント配線基板を使用することができるので、製品コストを低減することもできる。
【００５０】
また、本発明のインタコネクションモジュールは、第１の面に設けられた第１の電極と第２の面に設けられた第２の電極とが貫通孔内の導電体を介して電気的に接続されているので、複数のモジュールを立体的に積み重ねて各モジュール間を電気的に接続することができる。これにより、回路の変更に容易に対応することができると共に、実装面積を削減することができる。
【図面の簡単な説明】
【図１】図１は本発明の第１の実施の形態の光コネクション装置の一例を示す模式図である。
【図２】図２は第１の実施の形態で用いた面発光半導体レーザの模式断面図である。
【図３】図３は第１の実施の形態で用いたフォトダイオードの断面模式図である。
【図４】図４は第１の実施の形態で用いたドライバＩＣの断面模式図である。
【図５】図５は第１の実施の形態の変形例を示す模式図であり、サブマウント基板としてスルーホールが設けられたフレキシブル基板を用いた例を示している。
【図６】図６は第１の実施の形態の他の変形例を示す模式図であり、サブマウント基板の一方の面側に２つのインタコネクションモジュールを積み重ねて搭載した例を示している。
【図７】図７は本発明の第２の実施の形態の光インタコネクション装置を示す模式図である。
【図８】図８は図７中に丸印で示す部分の拡大図である。
【図９】図９ははんだバンプの表面張力により面発光半導体レーザの位置が自動的に調整されるようすを示す模式図である。
【符号の説明】
１０，６０…光電気混載基板、
１１，６１…光導波路、
１１ａ，６１ａ…ミラー、
１２ａ，１２ｂ，２７ａ，２７ｂ…フレキシブル基板、
１５ａ，１５ｂ…支持部材、
２０ａ，２０ｂ…サブマウント基板、
２１，７１…面発光半導体レーザ（ＶＣＳＥＬ）、
２２，７２…ドライバＩＣ，
２３，２６…ＬＳＩ、
２４，７３…フォトダイオード、
２５，７４…レシーバＩＣ，
３０，４０，５０…貫通孔、
３１，３２，３３，３５，４１，４２，４５，４６，５３，５４，６０ａ，７０ａ…電極、
３４，４３，５１…絶縁膜、
３５，４４，５２…導電体膜、
６３…はんだバンプ。
【図１】
2004031456.tif 000003
【図２】
2004031456.tif 000004
【図３】
2004031456.tif 000005
【図４】
2004031456.tif 000006
【図５】
2004031456.tif 000007
【図６】
2004031456.tif 000008
【図７】
2004031456.tif 000009
【図８】
2004031456.tif 000010
【図９】
2004031456.tif 000011