(57)【要約】【課題】相互に異なるＶ族原子を有する複数の化合物半導体層をそれぞれ表面に露出している下地層上に別の化合物半導体層をエピタキシャル成長させる際、下地層の表面形状を良好に維持し、結晶性の良好な別の化合物半導体層をエピタキシャル成長させる方法を提供する。【解決手段】先ず、リッジ１２の上部及びリッジ１８の上部にマスク２８を形成し、次いで、基板をＭＯＣＶＤ成膜装置のチャンバに送入する。ＰＨ３  ガスを１０００ｓｃｃｍの流量で、かつＡｓＨ３  ガスを１００ｓｃｃｍの流量でチャンバに供給し続けつつ、基板温度を所定の６４０℃から６７０℃に昇温する。基板温度が所定温度に到達した時点で、ＰＨ３  ガス及びＡｓＨ３  ガスの供給を停止し、代わりにＴＭＧガス及びＡｓＨ３  ガスをチャンバに供給して膜厚２０ÅのＧａＡｓ層を成膜し、続いてＴＭＡガス、ＴＭＩｎガス、及びＰＨ３  ガスをチャンバに供給して、膜厚２５００ÅのＡｌＩｎＰ層を成膜し、再びＴＭＧガス及びＡｓＨ３  ガスをチャンバに供給して膜厚２０００ÅのＧａＡｓ層を成膜して、リッジ１２、１８を埋め込んだ埋め込み層を形成する。【選択図】        図１
2004327679.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体を構成するＶ族原子がそれぞれ異なる複数の化合物半導体層をそれぞれ表面に露出している下地層上に、下地層上の複数の化合物半導体層との格子整合性を有する別の化合物半導体層をエピタキシャル成長させる方法であって、
下地層の複数の化合物半導体層のそれぞれに含まれた相互に異なるＶ族原子の一つを原料ガス毎にそれぞれ構成元素とする相互に異なる複数種の原料ガスを同時に下地層上に供給しつつ、下地層を有する基板の基板温度を別の化合物半導体層の所定のエピタキシャル成長温度に昇温する昇温工程と、
次いで、別の化合物半導体層の原料ガスを供給して、下地層上に別の化合物半導体層をエピタキシャル成長させる工程とを有することを特徴とする化合物半導体層のエピタキシャル成長方法。
【請求項２】
化合物半導体を構成するＶ族原子がそれぞれ異なる複数の化合物半導体層が、Ａｌｘ  Ｇａ（１−ｘ）  Ａｓ層（１≧ｘ≧０）と（ＡｌｙＧａ（１−ｙ）  ）ｚ  Ｉｎ（１−ｚ）  Ｐ層（１≧ｙ≧０、１≧ｙ≧０）とであって、
昇温工程では、Ａｓを含むガス及びＰを含むガスを下地層上に同時に供給しつつ、下地層を有する基板の基板温度を別の化合物半導体層の所定のエピタキシャル成長温度に昇温することを特徴とする請求項１に記載の化合物半導体層のエピタキシャル成長方法。
【請求項３】
昇温工程では、Ａｓを含むガスとしてＡｓＨ３  ガスを、Ｐを含むガスとしてＰＨ３  を使用することを特徴とする請求項２に記載の化合物半導体層のエピタキシャル成長方法。
【請求項４】
昇温工程では、ＡｓＨ３  ガスとＰＨ３  ガスとの供給比率を１：４から１：２０の範囲に調節することを特徴とする請求項３に記載の化合物半導体のエピタキシャル成長方法。
【請求項５】
化合物半導体を構成するＶＩ族原子がそれぞれ異なる複数の化合物半導体層をそれぞれ表面に露出している下地層上に、下地層上の複数の化合物半導体層との格子整合性を有する別の化合物半導体層をエピタキシャル成長させる方法であって、
下地層の複数の化合物半導体層のそれぞれに含まれた相互に異なるＶＩ族原子の一つを原料ガス毎にそれぞれ構成元素とする相互に異なる複数種の原料ガスを同時に下地層上に供給しつつ、下地層を有する基板の基板温度を別の化合物半導体層の所定のエピタキシャル成長温度に昇温する昇温工程と、
次いで、別の化合物半導体層の原料ガスを供給して、下地層上に別の化合物半導体層をエピタキシャル成長させる工程とを有することを特徴とする化合物半導体層のエピタキシャル成長方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体層のエピタキシャル成長方法に関し、更に詳細には、相互に異なるＶ族原子又はＶＩ族原子をそれぞれ有する複数の化合物半導体層をそれぞれ表面に露出する下地層上に、下地層上の複数の化合物半導体層との格子整合性を有する別の化合物半導体層を良好な結晶性と表面形状でエピタキシャル成長させる方法に関するものである。
【０００２】
【従来の技術】
記録／再生の際の波長が異なる２種類の光記録媒体を一つの記録／再生装置で処理するためには、波長の異なる２種類の光源を備えた光学ピックアップが必要である。
そこで、波長の異なる二つのレーザ共振器構造を一つのチップ上に搭載したモノリシック２波長半導体レーザ素子が、例えば、ＣＤ（コンパクト・ディスク）及びＤＶＤ（デジタル多用途ディスク）の２種類の異なる光記録媒体の再生又は記録を行う記録／再生装置に設ける光学ピックアップの光源として注目され、その開発が盛んに行なわれている。
【０００３】
２波長半導体レーザ素子の作製では、相互に異なるＶ族原子を有する化合物半導体層が同時に露出している下地層の表面に別の化合物半導体結晶をエピタキシャル成長させることが多い。
２波長半導体レーザ素子の作製では、例えば、図２に示すように、リッジ１２を上部に有し、リッジ脇にＧａＡｓ層１４を露出させているＡｌＧａＡｓ系化合物半導体層の積層構造１６と、リッジ１８を上部に有し、リッジ脇にＧａＩｎＰ層２０を露出させているＡｌＧａＩｎＰ系化合物半導体層の積層構造２２とを並列に共通のＧａＡｓ基板２４上に隣接して備えた２波長半導体レーザ素子用の基板を形成する。
次いで、組成の異なる二つのリッジ１２、１８を有する基板上に、リッジ１２、１８の埋め込み層として同じＧａＡｓ層２６を成膜している。
図２は２波長半導体レーザ素子を作製する際の基板の構成を示す断面図である。図２中の部位のうち、図１と同じものには同じ符号を付している。
【０００４】
しかし、実際には、ＧａＡｓ層２６を成膜するために、基板をＧａＡｓ層のエピタキシャル成長温度に昇温する過程で、ＧａＡｓ層１４からＡｓが脱離し、また、ＧａＩｎＰ層２０からＰが脱離して、ＧａＡｓ層１４及びＧａＩｎＰ層２０の表面が荒れることが多い。
そのために、ＧａＡｓ層１４及びＧａＩｎＰ層２０の双方を有する下地層上に良好な結晶性のＧａＡｓ層２６を成膜することは難しかった。
【０００５】
ところで、従来から、Ａｓ面の露出する例えばＧａＡｓ基板上にＧａＡｓ系化合物半導体層をエピタキシャル成長させる際には、Ａｓの脱離を抑制する方策を講じている。
また、Ｐ面の露出する例えばＩｎＰ基板上にＩｎＰ系化合物半導体層をエピタキシャル成長させる際には、脱離を抑制する対策を講じている。
【０００６】
例えば、ＧａＡｓ基板上にＧａＡｓ系化合物半導体層をエピタキシャル成長させる際には、ＧａＡｓ系化合物半導体層のエピタキシャル成長を開始する前に、サーマルクリーニングを行って基板表面の酸化膜を除去している。
サーマルクリーニングの際に、サーマルクリーニングとして単に熱処理を行うと、ＧａＡｓ基板からはＡｓが脱離するために、表面状態が荒れてしまい、その上に成膜するＧａＡｓ系化合物半導体層の薄膜結晶の品質が悪くなる。
そこで、基板面の荒れを防ぐために、ＧａＡｓ基板にサーマルクリーニングを施す際には、基板の昇温開始前にＡｓを含むガス、例えばＡｓＨ３  ガスを供給し始め、ＧａＡｓ基板の昇温中も供給し続けて、Ａｓの脱離を抑制するようにしている。
【０００７】
また、ＩｎＰ基板上にＩｎＰ系化合物半導体層をエピタキシャル成長させる際には、ＩｎＰ系化合物半導体層のエピタキシャル成長を開始する前に、サーマルクリーニングを行って、基板表面の酸化膜を除去している。
サーマルクリーニングの際に、サーマルクリーニングとして単に熱処理を行うと、ＩｎＰ基板からＰが脱離するために、表面状態が荒れてしまい、その上に成膜するＩｎＰ系化合物半導体層の薄膜結晶の品質が悪くなる。
そこで、基板面の荒れを防ぐために、ＩｎＰ基板にサーマルクリーニングを施す際には、基板の昇温開始前にＰを含むガス、例えばＰＨ３  ガスを供給し始め、ＩｎＰ基板の昇温中も供給し続けて、Ｐの脱離を抑制するようにしている。
【０００８】
上述のＶ族原子の脱離防止策は、あくまでも、ＧａＡｓ基板からのＡｓの脱離防止又はＩｎＰ基板からのＰの脱離防止であって、ＧａＡｓ領域とＩｎＰ領域とを同時に有する下地層に対するＶ族原子の脱離防止策ではない。
一方、モノリシック２波長半導体レーザ素子を作製するためには、例えば上述のように、Ａｌｘ  Ｇａ（１−ｘ）  Ａｓ系の積層構造と、（ＡｌｙＧａ（１−ｙ）  ）ｚ  Ｉｎ（１−ｚ）  Ｐ系の積層構造を備えた共通基板上に、別の化合物半導体層をエピタキシャル成長させることが必要である場合がある。
つまり、Ａｌｘ  Ｇａ（１−ｘ）  Ａｓの露出したＡｓ面と（ＡｌｙＧａ（１−ｙ）  ）ｚ  Ｉｎ（１−ｚ）  Ｐの露出したＰ面の両方が基板表面に存在する基板を昇温して、化合物半導体層をエピタキシャル成長させることが必要であるから、Ａｓ面及びＰ面が両方存在する下地層に対するＶ族原子の脱離防止策を講ずる必要がある。
【０００９】
組成の異なる二種類のＩＩＩ  −Ｖ族化合物半導体を成膜する方法は、従来から多数提案されている。
例えば、特開平７−１３０６５３号公報は、Ｖ族元素が異なるか、又はＶ族元素の組成比が異なる二種類のＩＩＩ  −Ｖ族化合物半導体を形成する際に、第１の半導体のＩＩＩ  族元素（Ｉｎ）とＶ族元素（Ｐ）の原料を同時に供給し、次いでこのＩＩＩ  族元素（Ｉｎ）とＶ族元素（Ｐ）の原料を交互に供給し、次いで同時に供給して、ヘテロ接合を形成する半導体薄膜の形成方法を提案している。
【００１０】
【特許文献１】
特開平７−１３０６５３号（第１頁）
【００１１】
【発明が解決しようとする課題】
上述のように、モノリシック２波長半導体レーザ素子を作製するためには、Ａｓ面及びＰ面が両方存在する下地層に対するＶ族原子の脱離防止策を講ずる必要があるが、しかし、従来の方法に従って基板昇温時にＡｓを含むガス、例えばＡｓＨ３  ガスのみを供給したときには、後述の実験例３のように、Ａｓ面のＡｓ脱離は防ぐことができるが、Ｐ面ではＡｓ−Ｐの置換が発生し、Ｐ面の表面状態が悪化する。逆に、Ｐを含むガス、例えばＰＨ３  ガスのみを供給したときには、後述の実験例２のように、Ａｓ面でＰ−Ａｓとの置換が発生してＡｓ面の表面状態が悪化する。
また、前掲公報は、化合物半導体層を成長させる下地層が一様な組成を有するものであって、相互に異なるＶ族元素が同時に露出している下地層上に化合物半導体層を成長させるものではない。
【００１２】
つまり、前掲公報を含め、従来の技術によっては、上述のモノリシック２波長半導体レーザ素子を作製する際の問題を解決することはできない。
そこで、本発明の目的は、相互に異なるＶ族原子をそれぞれ有する複数の化合物半導体層をそれぞれ表面に露出している下地層上に、下地層上の複数の化合物半導体層と格子整合性を有する別の化合物半導体層をエピタキシャル成長させる際、下地層の表面形状を良好に維持し、結晶性の良好な別の化合物半導体層をエピタキシャル成長させる方法を提供することである。
【００１３】
【課題を解決するための手段】
本発明者は、上記課題を解決する研究の過程で、以下の実験を行った。
実験例１
実験例１では、試料１の基板として、図３（ａ）に示すように、ＧａＡｓ基板３２を、試料２の基板として、図３（ｂ）に示すように、ＧａＡｓ基板３２上に膜厚３００ÅのＧａＩｎＰ層３４を成膜した複合基板３６を同時に成膜装置のチャンバに送入した。
基板の送入後、基板の温度を所定温度６４０℃から６７０℃に昇温した。次いで、ＧａＡｓ基板３２上及び複合基板３６上に、ＭＯＣＶＤ法により通常のエピタキシャル成長条件で、順次、膜厚２０Åの第１のＧａＡｓ層３８、膜厚２５００ÅのＡｌＩｎＰ層４０、及び膜厚２０００Åの第２のＧａＡｓ層４２をエピタキシャル成長させ、図４（ａ）及び（ｂ）にそれぞれ示すように、試料１の積層構造４４、及び試料２の積層構造４６を形成した。
第１及び第２のＧａＡｓ層３８、４２の成膜では、原料ガスとしてＴＭＧガス及びＡｓＨ３  ガスを使用し、ＡｌＩｎＰ層４０の成膜では、原料ガスとしてＴＭＡガス、ＴＭＩｎガス、及びＰＨ３  ガスを使用した。
【００１４】
つまり、試料１の積層構造４４はＧａＡｓ基板３２上に第１のＧａＡｓ層３８、ＡｌＩｎＰ層４０、及び第２のＧａＡｓ層４２をエピタキシャル成長させた積層構造であり、試料２の積層構造４６はＧａＡｓ基板３２に成膜したＧａＩｎＰ層３４上に試料１の積層構造４４と同じ第１のＧａＡｓ層３８、ＡｌＩｎＰ層４０、及び第２のＧａＡｓ層をエピタキシャル成長させた積層構造である。
【００１５】
試料１の積層構造４４及び試料２の積層構造４６の第２のＧａＡｓ層４２の表面の光学顕微鏡写真を撮影し、それぞれ、図５の写真及び図６の写真を得た。
図５の写真、及び図６の写真から判るように、試料１の積層構造４４及び試料２の積層構造４６とも、第２のＧａＡｓ層４２の表面モホロジーが極めて悪かった。
試料１の積層構造４４の第２のＧａＡｓ層４２の表面モホロジーが悪いのは、基板昇温中にＧａＡｓ基板３２からＡｓが脱離し、試料２の積層構造４６の第２のＧａＡｓ層４２の表面モホロジーが悪いのは、基板昇温中に、複合基板３６のＧａＩｎＰ層３４からＰが脱離したために基板に表面欠陥が生じ、それが積層構造の第１のＧａＡｓ層３８、ＡｌＩｎＰ層４０、及び第２のＧａＡｓ層４２に順次伝播したためであると考えられる。
【００１６】
実験例２
実験例２では、実験例１と同じように、試料３の基板としてＧａＡｓ基板３２を、試料４の基板として複合基板３６を使い、基板の昇温開始前からＰＨ３  ガスを１０００ｓｃｃｍの流量でチャンバに供給し続けつつ基板を所定温度６４０℃から６７０℃に昇温し、次いで第１のＧａＡｓ層３８の成膜原料ガスを送入したことを除いて、実験例１と同じ積層構造を実験例１と同様にしてＧａＡｓ基板３２上及び複合基板３６上に形成し、試料３の積層構造及び試料４の積層構造とした。
【００１７】
試料３及び試料４の積層構造の第２のＧａＡｓ層４２の表面の光学顕微鏡写真を撮影し、それぞれ、図７の写真及び図８の写真を得た。
図７の写真と図８の写真との比較から判るように、試料３の積層構造の第２のＧａＡｓ層４２の表面モホロジーは悪いものの、一方、試料４の積層構造の第２のＧａＡｓ層４２にはピットがなく、表面モホロジーが極めて良好である。
試料３の積層構造の第２のＧａＡｓ層４２の表面モホロジーが悪いのは、基板昇温中にＧａＡｓ基板３２のＡｓ面上でＡｓ−Ｐ置換が発生して、Ａｓが脱離したピットが多く発生し、基板表面に表面欠陥が生じた。そして、表面欠陥が積層構造に伝播したために、第２のＧａＡｓ層４２の結晶性が悪くなったためであると考えられる。一方、試料４の積層構造では、ＰＨ３  ガスを供給しているので、複合基板３６からのＰの脱離が抑制され、基板に表面欠陥が生じなかったためであると考えられる。
【００１８】
実験例３
実験例３では、実験例１と同じように、試料５の基板としてＧａＡｓ基板３２を、試料６の基板として複合基板３６を使い、基板の昇温開始前からＡｓＨ３  ガスを１００ｓｃｃｍの流量でチャンバに供給し続けつつ基板を所定温度６４０℃から６７０℃に昇温し、次いで第１のＧａＡｓ層３８の成膜原料ガスを送入したことを除いて、実験例１と同じ積層構造を実験例１と同様にしてＧａＡｓ基板３２上及び複合基板３６上に形成し、試料５の積層構造及び試料６の積層構造とした。
【００１９】
試料５及び試料６の積層構造の第２のＧａＡｓ層４２の表面の光学顕微鏡写真を撮影し、それぞれ、図９の写真、及び図１０の写真を得た。
図９の写真と図１０の写真との比較から判るように、試料６の積層構造の第２のＧａＡｓ層４２の表面モホロジーは悪いものの、一方、試料５の積層構造の第２のＧａＡｓ層４２にはピットがなく、表面モホロジーが極めて良好である。
試料６の積層構造の第２のＧａＡｓ層４２の表面モホロジーが悪いのは、基板の昇温中に複合基板３６のＧａＩｎＰ層３４のＰ面上で、Ａｓ−Ｐ置換が生じてＰが脱離したために生じた表面欠陥が積層構造に伝播したためである。一方、試料５の積層構造では、ＡｓＨ３  ガスを供給しているので、ＧａＡｓ基板３２からのＡｓの脱離が抑制され、基板に表面欠陥が生じなかったためであると考えられる。
【００２０】
実験例４
実験例４では、実験例１と同じように、試料７の基板としてＧａＡｓ基板３２を、試料８の基板として複合基板３６を使い、基板の昇温開始前からＰＨ３  ガスを１０００ｓｃｃｍの流量で、かつＡｓＨ３  ガスを１００ｓｃｃｍの流量でチャンバに供給し続けつつ基板を所定温度６４０℃から６７０℃に昇温し、次いでＧａＡｓ層の成膜原料ガスを送入したことを除いて、実験例１と同じ積層構造を実験例１と同様にしてＧａＡｓ基板３２上及び複合基板３６上に形成し、それぞれ、試料７の積層構造及び試料８の積層構造とした。
【００２１】
試料７及び試料８の積層構造の第２のＧａＡｓ層４２の表面の光学顕微鏡写真を撮影し、それぞれ、図１１の写真、及び図１２の写真を得た。
図１１の写真及び図１２の写真から判るように、試料７及び試料８の積層構造の第２のＧａＡｓ層４２とも、ピットがなく、表面モホロジーは極めて良好である。
これは、ＡｓＨ３  ガス及びＰＨ３  ガスの双方を供給しているので、試料７の積層構造では、ＧａＡｓ基板３２からのＡｓの脱離が抑制され、また、試料８の積層構造では、複合基板３６のＧａＩｎＰ層３４からのＰの脱離が抑制されたからであると考えられる。
【００２２】
実験例５
実験例５では、実験例４と同じように、試料９の基板としてＧａＡｓ基板３２を、試料１０の基板として複合基板３６を使い、基板を所定温度６４０℃から６７０℃に昇温し、次いで第１のＧａＡｓ層３８の原料ガスを送入するまで、実験例４と同じ流量でＡｓＨ３  ガスを供給したものの、ＰＨ３  ガスを実験例４より少ない５００ｓｃｃｍの流量でチャンバに供給し続けたことを除いて、実験例４と同じ積層構造を実験例４と同様にしてＧａＡｓ基板３２上及び複合基板３６上に形成し、それぞれ、試料９及び試料１０の積層構造とした。
しかし、試料９の積層構造の第２のＧａＡｓ層４２の表面モホロジーは良好であったものの、試料１０の積層構造の第２のＧａＡｓ層４２の表面モホロジーが悪かった。
【００２３】
実験例６
実験例６では、実験例４と同じように、試料１１の基板としてＧａＡｓ基板３２を、試料１２の基板として複合基板３６を使い、基板を所定温度６４０℃から６７０℃に昇温し、次いで第１のＧａＡｓ層３８の原料ガスを送入するまで、ＰＨ３  ガスを実験例４と同じ流量で供給したものの、ＡｓＨ３  ガスを実施例４より多い５００ｓｃｃｍの流量でチャンバに供給し続けたことを除いて、実験例４と同じ積層構造を実験例４と同様にしてＧａＡｓ基板３２上及び複合基板３６上に形成し、それぞれ、試料１１及び試料１２の積層構造とした。
しかし、試料１２の積層構造の第２のＧａＡｓ層４２の表面モホロジーは良好であったものの、試料１１の積層構造の第２のＧａＡｓ層４２の表面モホロジーが悪かった。
【００２４】
以上の実験例１から６及び同様の多数回の実験から、ＧａＡｓ層及びＧａＩｎＰ層上に良好な結晶性のＧａＡｓ層をエピタキシャル成長させるには、ＰＨ３  ガス及びＡｓＨ３  ガスの双方をＡｓＨ３  ガスとＰＨ３  ガスとの比率が１：４から１：２０の範囲で基板昇温中に供給することが必要であることが判った。
【００２５】
上記目的を達成するために、上述の知見に基づいて、本発明に係る化合物半導体層のエピタキシャル成長方法は、化合物半導体を構成するＶ族原子がそれぞれ異なる複数の化合物半導体層をそれぞれ表面に露出している下地層上に、下地層上の複数の化合物半導体層との格子整合性を有する別の化合物半導体層をエピタキシャル成長させる方法であって、
下地層の複数の化合物半導体層のそれぞれに含まれた相互に異なるＶ族原子の一つを原料ガス毎にそれぞれ構成元素とする相互に異なる複数種の原料ガスを同時に下地層上に供給しつつ、下地層を有する基板の基板温度を別の化合物半導体層の所定のエピタキシャル成長温度に昇温する昇温工程と、
次いで、別の化合物半導体層の原料ガスを供給して、下地層上に別の化合物半導体層をエピタキシャル成長させる工程とを有することを特徴としている。
【００２６】
本発明方法では、下地層の複数の化合物半導体層のそれぞれに含まれ、相互に異なるＶ族原子をそれぞれ含む相互に異なる原料ガスを同時に下地層上に供給しつつ基板温度を昇温しているので、下地層上に異なるＶ族原子を含む化合物半導体層が同時に露出していても、下地層からのＶ族原子の脱離が抑制され、下地層を良好な表面形状に維持できる。
これにより、下地層上に結晶性が良好で、表面モホロジーの良好な化合物半導体層をエピタキシャル成長させることができる。
【００２７】
本発明方法の好適な実施態様では、化合物半導体を構成するＶ族原子がそれぞれ異なる複数の化合物半導体層が、Ａｌｘ  Ｇａ（１−ｘ）  Ａｓ層（１≧ｘ≧０）と（ＡｌｙＧａ（１−ｙ）  ）ｚ  Ｉｎ（１−ｚ）  Ｐ層（１≧ｙ≧０、１≧ｙ≧０）とであって、昇温工程では、Ａｓを含むガス及びＰを含むガスを下地層上に同時に供給しつつ、下地層を有する基板の基板温度を別の化合物半導体層の所定のエピタキシャル成長温度に昇温する。
好適には、昇温工程では、Ａｓを含むガスとしてＡｓＨ３  ガスを、Ｐを含むガスとしてＰＨ３  を使用し、望ましくは、ＡｓＨ３  ガスとＰＨ３  ガスとの比率を１：４から１：２０の範囲に調節する。
【００２８】
本発明方法は、Ｖ族原子のみならず、相互に異なるＶＩ族原子をそれぞれ有する複数の化合物半導体層をそれぞれ表面に露出している下地層上にエピタキシャル成長させる際に適用することができる。
つまり、本発明に係る化合物半導体層のエピタキシャル成長方法は、化合物半導体を構成するＶＩ族原子がそれぞれ異なる複数の化合物半導体層をそれぞれ表面に露出している下地層上に、下地層上の複数の化合物半導体層との格子整合性を有する別の化合物半導体層をエピタキシャル成長させる方法であって、
下地層の複数の化合物半導体層のそれぞれに含まれた相互に異なるＶＩ族原子の一つを原料ガス毎にそれぞれ構成元素とする相互に異なる複数種の原料ガスを同時に下地層上に供給しつつ、下地層を有する基板の基板温度を別の化合物半導体層の所定のエピタキシャル成長温度に昇温する昇温工程と、
次いで、別の化合物半導体層の原料ガスを供給して、下地層上に別の化合物半導体層をエピタキシャル成長させる工程と
を有することを特徴としている。
【００２９】
本発明方法では、下地層の複数の化合物半導体層のそれぞれに含まれ、相互に異なるＶＩ族原子をそれぞれ含む相互に異なる原料ガスを同時に下地層上に供給しつつ基板温度を昇温しているので、下地層上に異なるＶＩ族原子を含む化合物半導体層が同時に露出していても、下地層からのＶＩ族原子の脱離を抑制して、下地層を良好な表面形状に維持できる。
これにより、下地層上に結晶性が良好で、表面モホロジーの良好な化合物半導体層をエピタキシャル成長させることができる。
【００３０】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。尚、以下の実施形態例で示す化合物半導体層の組成及び膜厚、プロセス条件等は、本発明の理解を容易にするための一つの例示であって、本発明はこの例示に限定されるものではない。
実施形態例
本実施形態例は、リッジを埋め込み層で埋め込むプロセスに本発明に係る化合物半導体層のエピタキシャル成長方法を適用した実施形態の一例であって、図１は本実施形態例の方法を適用して埋め込み層を成膜する下地層の構成を示す断面図である。
本実施形態例の方法により埋め込み層を形成する下地層１０は、図１に示すように、リッジ１２を上部に有し、リッジ脇にＧａＡｓ層１４を露出させているＡｌＧａＡｓ系化合物半導体層の積層構造１６と、リッジ１８を上部に有し、リッジ脇にＧａＩｎＰ層２０を露出させているＡｌＧａＩｎＰ系化合物半導体層の積層構造２２とを並列に共通のＧａＡｓ基板２４上に隣接して備えたモノリシック２波長半導体レーザ素子用の基板である。
【００３１】
本実施形態例では、膜厚２０ÅのＧａＡｓ層、膜厚２５００ÅのＡｌＩｎＰ層、及び膜厚２０００ÅのＧａＡｓ層の積層膜２６を埋め込み層としてリッジ１２、１８の側面、及びリッジ１２、１８脇のＧａＡｓ層１４上及びＧａＩｎＰ層２０上に成膜する。
積層膜２６を成膜する際には、先ず、図１に示すように、リッジ１２の上部、及びリッジ１８の上部にマスク２８を形成し、次いで、基板をＭＯＣＶＤ法による成膜装置のチャンバに送入する。
そして、ＰＨ３  ガスを１０００ｓｃｃｍの流量で、かつＡｓＨ３  ガスを１００ｓｃｃｍの流量でチャンバに供給し続けつつ、基板温度を所定の６４０℃から６７０℃に昇温する。
【００３２】
基板温度が所定の６４０℃から６７０℃に到達した時点で、ＰＨ３  ガス及びＡｓＨ３  ガスの供給を停止し、代わりにＴＭＧガス及びＡｓＨ３  ガスをチャンバに供給して膜厚２０ÅのＧａＡｓ層を成膜し、続いてＴＭＡガス、ＴＭＩｎガス、及びＰＨ３  ガスをチャンバに供給して、膜厚２５００ÅのＡｌＩｎＰ層を成膜し、再びＴＭＧガス及びＡｓＨ３  ガスをチャンバに供給して膜厚２０００ÅのＧａＡｓ層を成膜して、図１に示すように、リッジ１２、１８を埋め込んだ埋め込み層２６を形成する。
【００３３】
本実施形態例では、実験例４と同様に、基板の昇温と同時に、ＡｓＨ３  ガス、及びＰＨ３  ガスの双方を供給することによって、基板の昇温に伴って生じるＧａＡｓ層１４からのＡｓの脱離、及びＧａＩｎＰ層２０からのＰの脱離を抑制しているので、ＧａＡｓ層１４及びＧａＩｎＰ層２０の表面形状を良好に維持することができる。
よって、良好な結晶の積層膜２６を成膜することができる。
【００３４】
本実施形態例では、ＧａＡｓ面及びＧａＩｎＰ面を有する下地層を例に上げているが、これに限らず、Ａｌｘ  Ｇａ（１−ｘ）  Ａｓ層（１≧ｘ≧０）及び（ＡｌｙＧａ（１−ｙ）  ）ｚ  Ｉｎ（１−ｚ）  Ｐ層（１≧ｙ≧０、１≧ｙ≧０）をそれぞれ露出している下地層にも適用できる。
【００３５】
【発明の効果】
本発明方法によれば、化合物半導体を構成するＶ族原子がそれぞれ異なる複数の化合物半導体層をそれぞれ表面に露出している下地層上に、下地層上の複数の化合物半導体層との格子整合性を有する別の化合物半導体層をエピタキシャル成長させる際、下地層の複数の化合物半導体層のそれぞれに含まれ、相互に異なるＶ族原子をそれぞれ含む相互に異なる原料ガスを同時に下地層上に供給しつつ基板温度を昇温する。
これにより、下地層上に異なるＶ族原子を含む化合物半導体層が同時に露出していても、下地層からのＶ族原子の脱離が抑制され、下地層を良好な表面形状に維持できるので、下地層上に結晶性が良好で、表面モホロジーの良好な化合物半導体層をエピタキシャル成長させることができる。
【００３６】
また、本発明方法によれば、化合物半導体を構成するＶＩ族原子がそれぞれ異なる複数の化合物半導体層をそれぞれ表面に露出している下地層上に、下地層上の複数の化合物半導体層との格子整合性を有する別の化合物半導体層をエピタキシャル成長させる際、下地層の複数の化合物半導体層のそれぞれに含まれ、相互に異なるＶＩ族原子をそれぞれ含む相互に異なる原料ガスを同時に下地層上に供給しつつ基板温度を昇温する。
これにより、下地層上に異なるＶＩ族原子を含む化合物半導体層が同時に露出していても、下地層からのＶＩ族原子の脱離が抑制され、下地層を良好な表面形状に維持できるので、下地層上に結晶性が良好で、表面モホロジーの良好な化合物半導体層をエピタキシャル成長させることができると考えられる。
【００３７】
本発明方法を適用することにより、Ａｌｘ  Ｇａ（１−ｘ）  Ａｓ系、（ＡｌｙＧａ（１−ｙ）  ）ｚ  Ｉｎ（１−ｚ）  Ｐ系などの原子組成系の異なる化合物半導体層が最表面に露出している基板上に表面状態が良好な化合物半導体層をエピタキシャル成長させることができるので、素子特性の異なる複数個の素子をモノリシックに備えるデバイスを作製するとき、構成材料に対する制約を緩和して、設計の自由度を大きく広げることができる。
【図面の簡単な説明】
【図１】実施形態例の方法を適用して埋め込み層を成膜する下地層の構成を示す断面図である。
【図２】２波長半導体レーザ素子を作製する際の基板の構成を示す断面図である。
【図３】図３（ａ）及び（ｂ）は、それぞれ、実験例１から６の基板の構成を示す断面図である。
【図４】図４（ａ）及び（ｂ）は、それぞれ、実験例１から６で作製した積層構造の構成を示す断面図である。
【図５】試料１の積層構造の第２のＧａＡｓ層の表面の光学顕微鏡写真である。
【図６】試料２の積層構造の第２のＧａＡｓ層の表面の光学顕微鏡写真である。
【図７】試料３の積層構造の第２のＧａＡｓ層の表面の光学顕微鏡写真である。
【図８】試料４の積層構造の第２のＧａＡｓ層の表面の光学顕微鏡写真である。
【図９】試料５の積層構造の第２のＧａＡｓ層の表面の光学顕微鏡写真である。
【図１０】試料６の積層構造の第２のＧａＡｓ層の表面の光学顕微鏡写真である。
【図１１】試料７の積層構造の第２のＧａＡｓ層の表面の光学顕微鏡写真である。
【図１２】試料８の積層構造の第２のＧａＡｓ層の表面の光学顕微鏡写真である。
【符号の説明】
１０……下地層、１２……リッジ、１４……ＧａＡｓ層、１６……ＡｌＧａＡｓ系化合物半導体層の積層構造、１８……リッジ、２０……ＧａＩｎＰ層、２２……ＡｌＧａＩｎＰ系化合物半導体層の積層構造、２４……ＧａＡｓ基板、２６……積層（埋め込み層）、２８……マスク、３２……ＧａＡｓ基板、３４……ＧａＩｎＰ層、３６……複合基板、３８……第１のＧａＡｓ層、４０……ＡｌＩｎＰ層、４２……第２のＧａＡｓ層、４４……試料１の積層構造、４６……試料２の積層構造。
【図１】
2004327679.tif 000003
【図２】
2004327679.tif 000004
【図３】
2004327679.tif 000005
【図４】
2004327679.tif 000006
【図５】
2004327679.tif 000007
【図６】
2004327679.tif 000008
【図７】
2004327679.tif 000009
【図８】
2004327679.tif 000010
【図９】
2004327679.tif 000011
【図１０】
2004327679.tif 000012
【図１１】
2004327679.tif 000013
【図１２】
2004327679.tif 000014