(57)【要約】      （修正有）【課題】画素の開口率を高く保ったまま画素を階調表示させる。【解決手段】基準クロック信号ＣＬＫに基づいて、画素３２を発光させるか消光させるかを選択する選択期間を、複数の画素について順次定めるシフトレジスタ１２０と、画素３２を発光すべきか消光すべきかを示す発光情報を記憶するメモリ回路１４０と、画素を発光させるか消光させるかを、発光情報に基づいて、選択期間において選択する選択回路１６０とを備えた走査ドライバ１００。【選択図】図３
2004317576.tif 000002
【特許請求の範囲】
【請求項１】
複数の電気光学素子を駆動する駆動回路であって、
基準クロックに基づいて、前記電気光学素子を発光すべきか消光すべきかを選択する期間である選択期間を、前記複数の電気光学素子について順次定めるシフトレジスタと、
前記電気光学素子を発光すべきか消光すべきかを示す発光情報を記憶する記憶部と、
前記電気光学素子を発光すべきか消光すべきかを、前記発光情報に基づいて、前記選択期間において選択する選択部と
を備えたことを特徴とする駆動回路。
【請求項２】
前記シフトレジスタは、論理値を変化させることにより前記選択期間を示すタイミング信号を生成し、
前記記憶部は、前記論理値の変化に基づいて、前記発光情報を更新する
ことを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記シフトレジスタは、前記基準クロックに基づいて、第１の前記タイミング信号及び第２の前記タイミング信号を順次生成し、
前記記憶部は、前記第１のタイミング信号に基づいて、第１の前記電気光学素子の前記発光情報である第１の発光情報を更新し、前記第２のタイミング信号に基づいて、第２の前記電気光学素子の前記発光情報である第２の発光情報を更新し、
前記選択部は、前記第１の発光情報及び前記第２のタイミング信号に基づいて、前記第１の電気光学素子を発光させるか消光させるかを選択する
ことを特徴とする請求項２に記載の駆動回路。
【請求項４】
前記選択部は、
前記タイミング信号に同期した、前記発光情報に基づいて位相が変化する発光信号を生成する発光信号生成部と、
前記タイミング信号及び発光信号に基づいて、前記電気光学素子の発光又は消光を選択する選択信号を生成する選択信号生成部と
を有することを特徴とする請求項２に記載の駆動回路。
【請求項５】
前記基準クロックに同期した選択クロック信号、及び当該選択クロック信号を反転した反転選択クロック信号を生成する選択クロック信号生成部をさらに備え、
前記発光信号生成部は、前記発光情報に基づいて、前記選択クロック信号及び前記反転選択クロック信号のいずれかを選択して出力することにより前記発光信号を生成する
ことを特徴とする請求項４に記載の駆動回路。
【請求項６】
前記選択クロック信号は、Ｈ論理とＬ論理を示す信号であり、前記Ｈ論理を示す期間が前記Ｌ論理を示す期間と異なることを特徴とする請求項５に記載の駆動回路。
【請求項７】
前記電気光学素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項１に記載の駆動回路。
【請求項８】
請求項１から６のいずれか記載の駆動回路を備えたことを特徴とする電気光学装置。
【請求項９】
請求項８に記載の電気光学装置を備えたことを特徴とする電子機器。
【請求項１０】
複数の電気光学素子を駆動する駆動方法であって、
基準クロックに基づいて、前記電気光学素子を発光すべきか消光すべきかを選択する期間である選択期間を、前記複数の電気光学素子について順次定める設定ステップと、
前記電気光学素子を発光すべきか消光すべきかを示す発光情報を記憶する記憶ステップと、
前記電気光学素子を発光すべきか消光すべきかを、前記発光情報に基づいて、前記選択期間において選択する選択ステップと、
を備えたことを特徴とする駆動方法。
【請求項１１】
前記設定ステップは、論理値を変化させることにより前記選択期間を示すタイミング信号を生成し、
前記記憶ステップは、前記論理値の変化に基づいて、前記発光情報を更新することを特徴とする請求項１０に記載の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気光学素子を駆動する駆動回路、駆動方法、電気光学装置、及び電子機器に関する。
【０００２】
【背景の技術】
発光素子の発光する時間を制御することにより、階調表示を行う従来の発光装置として、特開２００１−３４３９３３号公報（特許文献１）に開示されたものがある。上記特許文献１に開示された発光装置は、発光素子を駆動する駆動用トランジスタの駆動を制御する消去用トランジスタを有する。そして、消去用トランジスタを駆動することにより、発光素子の発光を停止し、発光素子の発光する時間を制御している。
【０００３】
【特許文献１】
特開２０００−３４３９３３号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に開示された発光装置では、発光素子の発光を停止するために、消去用トランジスタ及び消去用ゲート信号線を設けなければならないため、画素における開口率が低くなるという問題が生じていた。
【０００５】
よって、本発明は、上記の課題を解決することのできる駆動回路、駆動方法、電気光学装置、及び電子機器を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の形態によれば、複数の電気光学素子を駆動する駆動回路であって、基準クロックに基づいて、前記電気光学素子を発光すべきか消光すべきかを選択する期間である選択期間を、前記複数の電気光学素子について順次定めるシフトレジスタと、前記電気光学素子を発光すべきか消光すべきかを示す発光情報を記憶する記憶部と、前記電気光学素子を発光すべきか消光すべきかを、前記発光情報に基づいて、前記選択期間において選択する選択部とを備えたことを特徴とする駆動回路を提供する。これにより、電気光学素子を含む画素の開口率を高く保ったまま、当該画素を階調表示させることができる。
【０００７】
また、前記シフトレジスタは、論理値を変化させることにより前記選択期間を示すタイミング信号を生成し、前記記憶部は、前記論理値の変化に基づいて、前記発光情報を更新することが好ましい。これにより、電気光学素子の発光及び非発光を容易に制御することができる。
【０００８】
また、前記シフトレジスタは、前記基準クロックに基づいて、第１の前記タイミング信号及び第２の前記タイミング信号を順次生成し、前記記憶部は、前記第１のタイミング信号に基づいて、第１の前記電気光学素子の前記発光情報である第１の発光情報を更新し、前記第２のタイミング信号に基づいて、第２の前記電気光学素子の前記発光情報である第２の発光情報を更新し、前記選択部は、前記第１の発光情報及び前記第２のタイミング信号に基づいて、前記第１の電気光学素子を発光させるか消光させるかを選択することが好ましい。これにより、電気光学素子の発光及び消光の選択動作のマージンを十分に確保することができる。
【０００９】
また、前記選択部は、前記タイミング信号に同期した、前記発光情報に基づいて位相が変化する発光信号を生成する発光信号生成部と、前記タイミング信号及び発光信号に基づいて、前記電気光学素子の発光又は消光を選択する選択信号を生成する選択信号生成部とを有することが好ましい。これにより、選択期間における所定の範囲を選択することにより、電気光学素子の発光及び消光を制御することができる。
【００１０】
また、前記基準クロックに同期した選択クロック信号、及び当該選択クロック信号を反転した反転選択クロック信号を生成する選択クロック信号生成部をさらに備え、前記発光信号生成部は、前記発光情報に基づいて、前記選択クロック信号及び前記反転選択クロック信号のいずれかを選択して出力することにより前記発光信号を生成することが好ましい。これにより、発光信号の位相を容易に制御することができる。
【００１１】
また、前記選択クロック信号は、Ｈ論理とＬ論理を示す信号であり、前記Ｈ論理を示す期間が前記Ｌ論理を示す期間と異なることが好ましい。これにより、電気光学素子にデータを書き込む時間を十分に確保することができる。
【００１２】
前記電気光学素子は、有機エレクトロルミネッセンス素子であることが好ましい。これにより、有機エレクトロルミネッセンス素子に非発光期間を与えることができるため、素子劣化を低減させることができる。
【００１３】
本発明の第２の形態によれば、上記駆動回路を備えたことを特徴とする電気光学装置を提供する。ここで、電気光学装置は、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、上述の有機エレクトロルミネッセンス素子の他に、液晶素子、電気泳動素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などが挙げられる。
【００１４】
本発明の第３の形態によれば、上記電気光学装置を備えたことを特徴とする電子機器を提供する。ここで、電子機器は、複数の素子または回路の組み合わせにより一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。ここで電子機器は、回路基板を一枚または複数備えることが可能である。その構成に特に限定が無いが、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【００１５】
本発明の第４の形態によれば、複数の電気光学素子を駆動する駆動方法であって、基準クロックに基づいて、電気光学素子を発光すべきか消光すべきかを選択する期間である選択期間を、複数の電気光学素子について順次定める設定ステップと、電気光学素子を発光すべきか消光すべきかを示す発光情報を記憶する記憶ステップと、電気光学素子を発光すべきか消光すべきかを、発光情報に基づいて、選択期間において選択する選択ステップと、を備えたことを特徴とする駆動方法を提供する。
【００１６】
また、設定ステップでは、論理値を変化させることにより選択期間を示すタイミング信号を生成し、記憶ステップでは、論理値の変化に基づいて、発光情報を更新することが好ましい。
【００１７】
また、設定ステップは、基準クロックに基づいて、第１のタイミング信号及び第２のタイミング信号を順次生成し、記憶ステップは、第１のタイミング信号に基づいて、第１の電気光学素子の発光情報である第１の発光情報を更新し、第２のタイミング信号に基づいて、第２の電気光学素子の発光情報である第２の発光情報を更新し、選択ステップは、第１の発光情報及び第２のタイミング信号に基づいて、第１の電気光学素子を発光させるか消光させるかを選択することが好ましい。
【００１８】
また、選択ステップは、タイミング信号に同期した、発光情報に基づいて位相が変化する発光信号を生成する発光信号生成ステップと、タイミング信号及び発光信号に基づいて、電気光学素子の発光又は消光を選択する選択信号を生成する選択信号生成ステップとを有することが好ましい。
【００１９】
当該駆動方法は、基準クロックに同期した選択クロック信号、及び当該選択クロック信号を反転した反転選択クロック信号を生成する選択クロック信号生成ステップをさらに備え、発光信号生成ステップは、発光情報に基づいて、選択クロック信号及び反転選択クロック信号のいずれかを選択して出力することにより発光信号を生成することが好ましい。
【００２０】
選択クロック信号生成ステップは、選択信号としてＨ論理とＬ論理を示すクロック信号であって、Ｈ論理を示す期間がＬ論理を示す期間と異なるクロック信号を生成することが好ましい。また、電気光学素子は、有機エレクトロルミネッセンス素子であることが好ましい。
【００２１】
【発明の実施の形態】
以下、図面を参照しつつ、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。
【００２２】
図１は、本発明の一実施形態に係る電気光学装置の一例である有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置１０を示す図である。有機ＥＬ表示装置１０は、駆動回路の一例である走査ドライバ１００と、データドライバ２０と、有機ＥＬ素子を含む複数の画素３２を有する表示部３０と、走査線４０と、データ線４２と、有機ＥＬ素子に電力を供給するＥＬ電源供給線４６と備える。
【００２３】
走査ドライバ１００は、シフトレジスタ１２０と、記憶部の一例であるメモリ回路１４０と、選択部の一例である選択回路１６０とを有する。データドライバ２０は、シフトレジスタ２２と、第１のラッチ回路２４と、第２のラッチ回路２６と、リセット回路２８とを有する。走査ドライバ１００は、出力が複数の走査線４０に電気的に接続されており、データドライバ２０は、複数のデータ線４２に電気的に接続されている。画素３２は、赤色（Ｒ）を表示する画素３２Ｒと、緑色（Ｇ）を表示する画素３２Ｇと、青色（Ｂ）を表示する画素３２Ｂとを有して構成されており、いずれかの走査線４０といずれかのデータ線４２に電気的接続されている。
【００２４】
次に、データドライバ２０の動作について説明する。リセット回路２８がデータ線４２にリセット信号ＲＳＴを供給することにより、データ線４２をリセットした後、シフトレジスタ２２は、基準クロックに同期して、供給されたスタートパルスＳＰを順次後段にシフトさせるとともに順次出力する。第１のラッチ回路２４は、それぞれの画素３２Ｒ、Ｇ、及びＢに対応する画像信号ＶＩＤＲ、ＶＩＤＧ、及びＶＩＤＧを、シフトレジスタ２２の出力と同期して取り込み、当該画像信号の示すデータを保持する。第１のラッチ回路２４に保持されたデータは、ラッチパルスＬＰに基づいて第２のラッチ回路２６に供給される。そして、第２のラッチ回路２６に保持されたデータが、走査ドライバ１００から走査線４０を介して選択された画素３２に与えることにより、画素３２の表示、非表示を切り替える。
【００２５】
図２は、画素３２の一例を示す図である。画素３２は、選択トランジスタ５２と、保持容量５４と、駆動トランジスタ５６と、有機ＥＬ素子５８とを有する。選択トランジスタ５２は、ゲートが走査線４０に電気的に接続され、ソース又はドレインがデータ線４２に電気的に接続されている。保持容量５４は、一端が選択トランジスタ５２のドレイン又はソースに電気的に接続され、他端がＥＬ電源供給線４６に電気的に接続されており、ＥＬ電源供給線４６から供給された電荷を蓄積する。駆動トランジスタ５６は、ゲートが選択トランジスタ５２のドレイン又はソース、及び保持容量５４の上記一端に電気的に接続され、ソース又はドレインがＥＬ電源供給線４６に電気的に接続されている。また、有機ＥＬ素子５８は、一端が駆動トランジスタ５６を介してＥＬ電源供給線４６に電気的に接続されており、ＥＬ電源供給線４６から供給された電圧に基づいて発光する。
【００２６】
画素３２の動作について説明する。走査線４０には、走査ドライバ１００から、当該走査線４０に対応する画素３２の発光状態、例えば、画素３２を発光させるか消光させるかを選択する期間である選択期間を示す選択信号ＳＥＧが供給される。選択トランジスタ５２は、ゲートに供給された選択信号ＳＥＧが示す論理値に応じて、当該選択トランジスタ５２を導通させる。
【００２７】
データ線４２には、データドライバ２０から、当該データ線４２に対応する画素３２の発光又は消光を示すデータ信号ＤＡＴが供給される。そして、当該選択トランジスタ５２が導通している場合、データ信号ＤＡＴが、駆動トランジスタ５６のゲートに供給される。駆動トランジスタ５６は、供給されたデータ信号ＤＡＴが示す論理値に応じて、当該駆動トランジスタ５６を導通させることにより、有機ＥＬ素子５８にＥＬ電源供給線４６に印加された電圧を供給する。これにより、有機ＥＬ素子５８は、供給された電圧に基づいて発光する。また、駆動トランジスタ５６は、供給されたデータ信号ＤＡＴが示す論理値に応じて、当該駆動トランジスタ５６を非導通とすることにより、ＥＬ電源供給線４６から有機ＥＬ素子５８への電圧の供給を止める。これにより、有機ＥＬ素子５８は消光する。
【００２８】
保持容量５４は、ＥＬ電源供給線４６から供給された電圧に基づいて電荷を保持しており、選択トランジスタ５２が非導通となった後も、所定の期間、駆動トランジスタ５６のゲートに印加される電圧を当該駆動トランジスタ５６の閾値より低く保持できる。このため、選択トランジスタ５２が非導通となった後も、所定の期間、駆動トランジスタ５６を導通させることができるため、有機ＥＬ素子５８に電圧を供給することができる。すなわち、画素３２は、走査ドライバ１００及びデータドライバ２０から、有機ＥＬ素子５８を発光する指示を受け取った後、有機ＥＬ素子５８を消光する指示を受け取るまでの間、有機ＥＬ素子５８を発光させることができる。
【００２９】
図３は、走査ドライバ１００の回路構成の一例を示す図である。走査ドライバ１００は、シフトレジスタ１２０と、メモリ回路１４０と、選択回路１６０と、基準クロック生成部１１０及び反転基準クロック生成部１１２と、スタートパルス生成部１１４と、選択クロック信号生成部１７２及び反転選択クロック信号生成部１７４と、リセット信号生成部１７６とを有する。走査ドライバ１００は、複数の出力を有しており、当該出力に走査線４０が電気的に接続されている。
【００３０】
シフトレジスタ１２０は、当該シフトレジスタ１２０の出力にそれぞれ対応して設けられた複数段の保持回路１２２を有する。保持回路１２２は、インバータ回路１２４、１２６、１２８、及び１３２と、ＮＡＮＤ回路１３０とを有して構成されている。保持回路１２２は、基準クロック信号ＣＬＫ及び／又は反転基準クロック信号ＺＣＬＫの論理値の変化に基づいて、入力されたスタートパルスＳＰの論理値を、当該保持回路１２２に対応する画素３２の発光状態を選択する選択期間を示すタイミング信号Ｕとして出力するとともに、後段の保持回路１２２に供給する。
【００３１】
メモリ回路１４０は、シフトレジスタ１２０の出力にそれぞれ対応して設けられた複数のラッチ回路１４２を有する。ラッチ回路１４２は、インバータ回路１４４、１４６、及び１４８と、ＮＯＲ回路１５０とを有して構成されている。ラッチ回路１４２は、所定の論理値を保持しており、当該保持された論理値を、当該ラッチ回路１４２に対応する画素３２を発光すべきか消光すべきか示す発光情報として出力する。また、ラッチ回路１４２は、入力として受け取るタイミング信号Ｕの論理値の変化に基づいて、保持された論理値を変化させることにより発光情報を更新するとともに、当該更新された発光情報を出力する。
【００３２】
選択回路１６０は、シフトレジスタ１２０の出力にそれぞれ対応して設けられた、発光信号生成部の一例である複数の位相制御回路１６２と、選択信号生成部の一例であるＮＡＮＤ回路１８０及びインバータ回路１８２とを有する。位相制御回路１６２は、インバータ回路１６４と、ＮＡＮＤ回路１６６、１６８、及び１７０とを有して構成されている。位相制御回路１６２は、ラッチ回路１４２から受け取った発光情報に基づいて、選択クロック信号ＩＮＨ及び反転選択クロック信号ＺＩＮＨのいずれかを選択し、発光情報を示す発光信号Ｔとして出力する。ＮＡＮＤ回路１８０及びインバータ回路１８２は、タイミング信号Ｕと発光信号Ｔとの論理積をとることにより、対応する画素３２に電気的に接続された走査線４０を選択する期間を示す選択信号ＳＥＧを生成し、走査線４０に出力する。
【００３３】
図４は、走査ドライバ１００のタイミングチャートを示す。図３及び図４を参照して、走査ドライバ１００の動作について説明する。同図において、ｎ段目（ｎは正の整数）の保持回路１２２から出力されるタイミング信号Ｕを、タイミング信号Ｕｎとする。また、ｎ段目の位相制御回路１６２から出力される発光信号Ｔを、発光信号Ｔｎとする。また、ｎ段目の保持回路１２２及び位相制御回路１６２に対応する走査線４０へ出力される選択信号ＳＥＧを、選択信号ＳＥＧｎとする。
【００３４】
まず、初期状態においてリセット信号ＲＳＴは、Ｈ論理を示している。これにより、ラッチ回路１４２の出力された信号はＬ論理を示し、当該信号と選択クロック信号ＩＮＨとの否定論理積である発光信号Ｔは、すべての位相制御回路１６２において選択クロック信号ＩＮＨと逆位相を有する。
【００３５】
次に、リセット信号ＲＳＴをＬ論理とした後、スタートパルスＳＰがシフトレジスタ１２０に供給される。そして、基準クロック信号ＣＬＫ及び反転基準クロック信号ＺＣＬＫの立ち上がりエッジに応じて、供給されたスタートパルスＳＰの論理値が、当該保持回路１２２に対応する画素３２の発光状態を選択する選択期間を示すタイミング信号Ｕとして、保持回路１２２から出力されるとともに、後段の保持回路１２２に供給される。本実施形態においては、タイミング信号ＵｎがＨ論理を示す期間（基準クロック信号ＣＬＫの半周期）が、ｎ段目の保持回路１２２に対応する画素３２の発光状態を選択する選択期間である。
【００３６】
次に、シフトレジスタ１２０から出力されたタイミング信号Ｕｎは、ラッチ回路１４２に供給される。そして、タイミング信号Ｕｎの論理値の変化に応じて、ｎ段目のラッチ回路１４２に保持された、画素３２の発光情報が更新される。本実施形態においては、タイミング信号Ｕｎの立ち上がりエッジに応じて、ｎ段目のラッチ回路１４２に保持される論理値が変化することにより、当該ラッチ回路１４２に保持される発光情報が更新される。具体的には、初期状態において、ラッチ回路１４２に、消光を示すＬ論理が保持されていたが、供給されたタイミング信号Ｕｎの立ち上がりエッジに応じて、保持される論理値が、消光を示すＬ論理から、発光を示すＨ論理に変化するとともに、位相制御回路１６２に供給される。ここで、発光情報とは、ラッチ回路１４２に対応する走査線４０が、選択信号ＳＥＧにより選択されたときに、対応する画素３２に供給される、当該画素３２を発光させるか消光させるかを示す情報である。
【００３７】
発光信号Ｔｎは、位相制御回路１６２に供給された発光情報の変化に応じて、位相が変化する。すなわち、初期状態において、発光信号Ｔｎは、選択クロック信号ＩＮＨと逆位相であるが、位相制御回路１６２に供給される論理値がＬ論理からＨ論理に変化することにより、当該論理値と選択クロック信号ＩＮＨとの否定論理積である発光信号Ｔｎの位相は、選択クロック信号ＩＮＨと同位相となる。
【００３８】
そして、ＮＡＮＤ回路１８０及びインバータ回路１８２において、タイミング信号Ｕｎと発光信号Ｔｎとの論理積をとることにより、タイミング信号ＵｎがＨ論理を示す期間である選択期間のうち、前半期間が選択され、当該選択期間の前半期間においてＨ論理を示す選択信号ＳＥＧｎが走査線４０に出力される。
【００３９】
本実施形態において、データドライバ２０から当該走査線４０に対応するデータ線４２に出力されるデータ信号ＤＡＴは、タイミング信号Ｕに同期している。そして、データ信号ＤＡＴは、タイミング信号Ｕが示す選択期間の前半期間において有機ＥＬ素子５８を発光させるデータを示し、また、後半期間において有機ＥＬ素子５８を消光させるデータを示す。
【００４０】
図２を参照して、選択信号ＳＥＧｎがＨ論理を示す期間、すなわち、選択信号ＳＥＧｎが供給される走査線４０が選択される期間において選択トランジスタ５２が導通するとともに、駆動トランジスタ５６が導通するため、有機ＥＬ素子５８が発光する。そして、有機ＥＬ素子５８は、選択トランジスタ５２が非導通になった後も、保持容量５４に保持された電荷により、所定の期間発光する。本実施形態では、保持容量５４の電荷保持容量が十分大きいため、有機ＥＬ素子５８は、走査ドライバ１００及びデータドライバ２０から消光の指示を受けるまで発光する。
【００４１】
次に、図３及び図４に戻り、シフトレジスタ１２０に再度スタートパルスＳＰが供給された後の、走査ドライバ１００の動作について説明する。シフトレジスタ１２０に再度スタートパルスＳＰが供給されると、当該スタートパルスＳＰの立ち上がりエッジに応じて、タイミング信号Ｕｎの論理値がＬ論理からＨ論理に変化する。そして、タイミング信号Ｕｎの論理値の変化に応じて、ラッチ回路１４２における発光情報が更新される。具体的には、ラッチ回路１４２は、タイミング信号Ｕｎの最初の立ち上がりエッジに応じて、発光を示すＨ論理を保持していたが、当該立ち上がりエッジの次の立ち上がりエッジに応じて、保持する論理値を、消光を示すＬ論理に変化させることにより、発光情報が更新される。
【００４２】
発光情報が更新されると、位相制御回路１６２に供給される論理値がＨ論理からＬ論理に変化するため、発光信号Ｔｎは当該論理値と選択クロック信号ＩＮＨとの論理積となる。このため、発光信号Ｔｎの位相は選択クロック信号ＩＮＨと逆位相になる。そして、ＮＡＮＤ回路１８０及びインバータ回路１８２において、タイミング信号Ｕｎと発光信号Ｔｎとの論理積をとることにより、タイミング信号Ｕｎが示す選択期間のうち後半期間が選択され、当該選択期間の後半期間においてＨ論理を示す選択信号ＳＥＧｎが走査線４０に出力される。
【００４３】
本実施形態において、データドライバ２０から当該走査線４０に対応するデータ線４２に出力されるデータ信号は、タイミング信号に同期しており、当該選択期間の後半期間において有機ＥＬ素子５８を消光させるデータを示すため、図２を参照して、駆動トランジスタ５６が非導通となり、有機ＥＬ素子５８は消光する。すなわち、有機ＥＬ素子５８は、選択信号ＳＥＧｎの最初の立ち上がりエッジから、次の立ち上がりエッジまでの期間発光する。
【００４４】
以上の動作を、所望のタイミングで繰り返すことにより、有機ＥＬ素子５８の発光期間を制御することができる。したがって、有機ＥＬ表示装置１０が表示する１フレームにおける、有機ＥＬ素子５８の発光期間を変化させることにより、階調を得ることができる。
【００４５】
図５は、走査ドライバ１００の他の例のタイミングチャートを示す。図４で説明した例においては、選択クロック信号ＩＮＨがＨ論理を示す期間とＬ論理を示す期間とが略同じであったが、本例においては、選択クロック信号ＩＮＨがＨ論理を示す期間がＬ論理を示す期間と異なる。具体的には、Ｈ論理を示す期間がＬ論理を示す期間より長く、その比率が略３：１になるように構成されている。
【００４６】
一般に、画素３２を発光させる場合、すなわち、画素３２にデータを書き込む場合は、発光に対してアクティブ及び非アクティブなデータを供給する。一方、画素３２を消光させる場合、すなわち、画素３２に書き込まれたデータを消去する場合は、発光に対して非アクティブなデータを供給すればよい。したがって、一般に、画素３２を発光させる場合は、画素３２を消光させる場合より、データの書き込み時間を長く確保するのが好ましい。
【００４７】
本例によれば、選択信号ＳＥＧｎにより当該走査線４０を選択する期間、すなわち、選択信号ＳＥＧｎがＨ論理を示す期間を、画素３２を発光させる場合と消光させる場合とで異なる長さにすることができる。これにより、画素３２を発光させる場合、データ線４２から画素３２にデータを書き込む時間を十分に確保することができるため、画素３２にデータを安定して供給することができる。
【００４８】
図６は、走査ドライバ１００の回路構成の他の例を示す図である。また、図７は、本例における走査ドライバ１００のタイミングチャートを示す。本例では、ｎ段目の保持回路１２２が出力したタイミング信号Ｕｎに基づいて、ｎ段目のラッチ回路１４２に保持された発光情報を更新し、ｎ＋１段目の保持回路１２２が出力したタイミング信号Ｕｎ＋１に基づいて、選択信号ＳＥＧｎを生成する。具体的には、ＮＡＮＤ回路１８０及びインバータ回路１８２において、ｎ段目における位相制御回路１６２から出力される発光信号Ｔｎと、ｎ＋１段目の保持回路１２２から出力されるタイミング信号Ｕｎとの論理積をとることにより、選択信号ＳＥＧｎを生成する。
【００４９】
本例によれば、所定の選択期間において、保持回路１２２に保持される発光情報を更新し、他の選択期間において、当該発光情報にもとづいて走査線４０を選択することができる。したがって、保持情報の更新に対して十分な時間を確保することができるため、走査線４０の選択に対して十分なマージンが確保される。したがって、走査ドライバ１００をより安定して動作させることができる。
【００５０】
本実施形態によれば、時分割駆動により有機ＥＬ表示装置を駆動する場合であっても、画素にリセット線及びリセットトランジスタを設ける必要がない。このため、開口率の極めて高い表示部を有する有機ＥＬ表示装置を提供することができる。また、本実施形態によれば、走査ドライバにおいて１系列のシフトレジスタを用いて画素の表示、非表示を切り替えることができる。したがって、時分割駆動により駆動する場合であっても、走査ドライバ等の周辺回路面積を小さくすることができるため、有機ＥＬ表示装置を狭額縁化及び低消費電力化することができる。
【００５１】
図８は、本発明の電気光学装置を備えた電子機器の一例であるパーソナルコンピュータ１０００の構成を示す斜視図である。図６において、パーソナルコンピュータ１０００は、表示パネル１００２と、キーボード１００４を有する本体部１００６とを備える。当該パーソナルコンピュータ１０００の表示パネル１００２において、本発明の電気光学装置が利用されている。
【００５２】
上記発明の実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る電気光学装置の一例である有機ＥＬ表示装置１０を示す図である。
【図２】画素３２の一例を示す図である。
【図３】走査ドライバ１００の回路構成の一例を示す図である。
【図４】走査ドライバ１００のタイミングチャートを示す。
【図５】走査ドライバ１００の他の例のタイミングチャートを示す。
【図６】走査ドライバ１００の回路構成の他の例を示す図である。
【図７】本例における走査ドライバ１００のタイミングチャートを示す。
【図８】本発明の電気光学装置を備えた電子機器の一例であるパーソナルコンピュータ１０００の構成を示す斜視図である。
【符号の説明】
１０…表示装置、２０…データドライバ、２２…シフトレジスタ、２４…第１のラッチ回路、２６…第２のラッチ回路、２８…リセット回路、３０…表示部、３２…画素、４０…走査線、４２…データ線、４６…電源供給線、５２…選択トランジスタ、５４…保持容量、５６…駆動トランジスタ、５８…有機ＥＬ素子、１００…走査ドライバ、１１０…基準クロック生成部、１１２…反転基準クロック生成部、１１４…スタートパルス生成部、１２０…シフトレジスタ、１２２…ラッチ回路、１２２…保持回路、１２４、１２６、１２８…インバータ回路、１３０…ＮＡＮＤ回路、１４０…メモリ回路、１４２…ラッチ回路、１４４、１４６、１４８…インバータ回路、１５０…ＮＡＮＤ回路、１６０…選択回路、１６２…位相制御回路、１６４…インバータ回路、１６６、１６８、１７０…ＮＡＮＤ回路、１７２…選択クロック信号生成部、１７４…反転選択クロック信号生成部、１７６…リセット信号生成部、１８０…ＮＡＮＤ回路、１８２…インバータ回路、１０００…パーソナルコンピュータ、１００２…表示パネル、１００４…キーボード、１００６…本体部、ＣＬＫ…基準クロック信号、ＤＡＴ…データ信号、ＩＮＨ…選択クロック信号、ＲＳＴ…リセット信号、ＳＥＧ…選択信号、ＳＰ…スタートパルス、Ｔ…発光信号、Ｕ…タイミング信号、ＺＣＬＫ…反転基準クロック信号
【図１】
2004317576.tif 000003
【図２】
2004317576.tif 000004
【図３】
2004317576.tif 000005
【図４】
2004317576.tif 000006
【図５】
2004317576.tif 000007
【図６】
2004317576.tif 000008
【図７】
2004317576.tif 000009
【図８】
2004317576.tif 000010