(57)【要約】【課題】誘導及び容量素子を含むと共に縮小した半導体ダイ面積を有する集積回路を提供する。【解決手段】コンデンサ２２は環状の第１及び第２導電材料層３０，３９からなる。第１及び第２導電材料層３０，３９の間には誘電体材料層３６が配置される。誘電体材料層３６上にはインダクタ２１が形成され、そのインダクタ２１は第２導電材料層３９によって実質的に包囲されている。電気相互接続部３３は第１導電材料層３０の一方側から第１導電材料層３０の中心に向かって延在し、第１導電材料層３０の中心に位置する端部３４を終端としている。通路３７は誘電体材料層３６を貫通し、かつ、電気相互接続部３３の端部３４をインダクタ２１に接続している。【選択図】　図２
2004031936.tif 000002
【特許請求の範囲】
【請求項１】
環状の第１及び第２導電材料層からなるコンデンサと、
前記第１及び第２導電材料層の間に配置された誘電体材料層と、
前記誘電体材料層上に形成され、かつ前記第２導電材料層によって実質的に包囲されるインダクタと、
前記第１導電材料層の一方側から第１導電材料層の中心に向かって延在し、第１導電材料層の中心に位置する端部を終端とする電気相互接続部と、
前記誘電体材料層を貫通し、かつ、電気相互接続部の端部を前記インダクタに接続する通路と
を備えた集積回路。
【請求項２】
前記インダクタは円形の螺旋状をなしている請求項１に記載の集積回路。
【請求項３】
前記インダクタは矩形の螺旋状をなしている請求項１に記載の集積回路。
【請求項４】
前記インダクタは前記通路に電気的に接続された第１端子を備える請求項１に記載の集積回路。
【請求項５】
前記第２導電材料層は接地されている請求項１に記載の集積回路。
【請求項６】
エネルギを蓄積可能な複数の受動回路素子を備えた集積回路であって、
エネルギを蓄積可能な第１受動回路素子の第１部分と、エネルギを蓄積可能な第２受動回路素子の第１部分とを有する第１導電材料と、
エネルギを蓄積可能な第１受動回路素子の第２部分を有する第１受動回路素子領域と、エネルギを蓄積可能な第２受動回路素子の第２部分を有する第２受動回路素子領域とを備えた第２導電材料と、
前記第１受動回路素子領域は前記第２受動回路素子領域を実質的に包囲し、エネルギを蓄積可能な第１受動回路素子はエネルギを蓄積可能な第２受動回路素子とは異なる形式であることと、
前記第１及び第２導電材料の間に配置された誘電体材料と
を備え、前記第１導電材料の一部が第２導電材料の一部に接続されていることからなる集積回路。
【請求項７】
前記第２受動回路素子領域は矩形の螺旋状をなしている請求項６に記載の集積回路。
【請求項８】
前記第２受動回路素子領域は円形の螺旋状をなしている請求項６に記載の集積回路。
【請求項９】
前記第２受動回路素子領域は八角形の螺旋状をなしている請求項６に記載の集積回路。
【請求項１０】
前記第２導電材料の第２受動回路素子の第２部分は第１導電材料の第２受動回路素子の第１部分に電気的に接続されている請求項６に記載の集積回路。
【請求項１１】
前記第２受動回路素子領域の一部は第１受動回路素子領域の一部に電気的に接続されている請求項６に記載の集積回路。
【請求項１２】
前記第２導電材料の第２受動回路素子の第２部分は第１導電材料の第１受動回路素子の第１部分に電気的に接続されている請求項１０に記載の集積回路。
【請求項１３】
前記第２導電材料の第１受動回路素子領域は電気的に接地されている請求項６に記載の集積回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は一般的に集積回路に関し、更に特定すれば、誘導性および容量性素子を有する集積回路に関するものである。
【０００２】
【従来の技術】
電気システムは多数の構成物で形成されており、この中にはトランジスタのような能動回路素子およびコンデンサ、インダクタ、および抵抗器のような受動回路素子が含まれている。電気システムの性能を向上させるべく、多くのシステム設計者が、サイズ、重さ、およびこれら構成物を伝搬する電気信号の速度を最適化しようと試みている。システム設計者のサイズおよび重量の要求に促されて、半導体素子製造業者は、能動および受動回路素子の双方を１つの半導体基板に集積することにより、集積回路を形成するようになった。半導体素子製造業者は能動回路素子のサイズを縮小するための優れた技術を開発したが、コンデンサやインダクタのような受動回路素子は未だに半導体ダイ面積の大部分を占めている。
【０００３】
【発明が解決しようとする課題】
したがって、誘導および容量素子を含む集積回路、および典型的に必要とされるダイ面積を縮小させる集積回路があれば有利であろう。
【０００４】
【課題を解決するための手段】
本発明は、環状の第１及び第２導電材料層からなるコンデンサと、前記第１及び第２導電材料層の間に配置された誘電体材料層と、前記誘電体材料層上に形成され、かつ前記第２導電材料層によって実質的に包囲されるインダクタと、前記第１導電材料層の一方側から第１導電材料層の中心に向かって延在し、第１導電材料層の中心に位置する端部を終端とする電気相互接続部と、前記誘電体材料層を貫通し、かつ、電気相互接続部の端部を前記インダクタに接続する通路とを備えた集積回路を提供する。
【０００５】
別の態様では、本発明は、エネルギを蓄積可能な複数の受動回路素子を備えた集積回路を提供する。その集積回路は、エネルギを蓄積可能な第１受動回路素子の第１部分と、エネルギを蓄積可能な第２受動回路素子の第１部分とを有する第１導電材料と、エネルギを蓄積可能な第１受動回路素子の第２部分を有する第１受動回路素子領域と、エネルギを蓄積可能な第２受動回路素子の第２部分を有する第２受動回路素子領域とを備えた第２導電材料とを備える。前記第１受動回路素子領域は前記第２受動回路素子領域を実質的に包囲し、エネルギを蓄積可能な第１受動回路素子はエネルギを蓄積可能な第２受動回路素子とは異なる形式である。また、集積回路は、前記第１及び第２誘電材料の間に形成された誘電体材料を備え、前記第１導電材料の一部が第２導電材料の一部に接続されている。
【０００６】
【発明の実施の形態】
図１は、従来技術による２端子受動回路網２０の回路図であり、インダクタ２１とこれに直列な平行板コンデンサ２２とから成るものである。ネットワーク２０は、インダクタ２１の第１端子で形成されている第１端子即ちポート２４と、平行板コンデンサ２２の第２プレートで形成されている第２端子即ちポート２５とを有する。インダクタ２１の第２端子は、ノード２３において、平行板コンデンサ２２の第１プレートに電気的に結合されている。
【０００７】
図２は、図１のネットワーク２０のような２端子受動回路ネットワークを形成するために製造された本発明の半導体ダイ２８の、図４の切断線２−２に沿って描いた高倍率拡大断面図である。図面中同一要素を表わすために同一参照番号を用いていることは理解されよう。半導体ダイ２８は、第１受動回路素子領域１４と、実質的にこれに包囲された第２受動回路素子領域１５とを有する。半導体ダイ２８は、例えば、ガリウム砒素、シリコン、ゲルマニウム等のような半導体基板２９から成る。好ましくは、半導体基板２９は、ガリウム砒素である。当技術において公知の技術を用いて、半導体基板２９上にフィールド酸化物の選択層２７を形成する。このフィールド酸化物の選択層２７は、例えば、約０．２ミクロンおよび約０．４ミクロンの間の範囲の厚さを有する。フィールド酸化物の選択層２７の厚さは、本発明を限定するものではないことは、理解されよう。第１導電材料層３０（第１導電層とも呼ぶ）をフィールド酸化物層２７上に形成し、その後平行板コンデンサ２２（図１）の一方のプレートを形成するようにパターニングする。導電材料層３０には、アルミニウム、チタニウム、タングステン、金等を用いることができる。例として、導電材料層３０を、約１．０ミクロンの厚さを有するアルミニウムとする。導電材料層３０は導電材料の単一層として示されかつ扱われているが、導電材料層３０は多数層の導電材料で構成されてもよく、この場合、最初の導電材料層が、フィールド酸化物層２７と接触するか、または半導体基板２９と接触するオーミック接触層として機能する。
【０００８】
ここで図３を参照すると、当業者には公知の技術を用いてフィールド酸化物層２７上で導電材料層３０をパターニングした後の、導電材料層３０の平面図が示されている。より具体的には、導電材料層３０をパターニングして、矩形状の閉環構造３２を形成する。電気相互接続部３３が、環構造３２の一方側から環構造３２の中央に向かって延在し、端部３４を終端とする。電気相互接続部３３は、端部が中央部に配置された矩形状構造として示されているが、電気相互接続部３３の形状および端部３４の位置は本発明の限定とはならないことは理解されよう。言い換えれば、電気相互接続部３３は、インダクタを平行板コンデンサと電気的に相互接続するのに適するものであれば、どのような形状でもよい。以下に述べるように、　矩形状の閉環構造３２は、図１に示すコンデンサ２２の第１プレートとして機能する。
【０００９】
再び図２を参照して、誘電体材料層３６を導電材料層３０上に形成する。より具体的には、誘電体材料層３６（誘電体層とも呼ぶ）を、第１プレート３２、電気相互接続部３３、およびフィールド酸化物層２７の露出された部分の上に形成する。誘電体材料層３６は、平行板コンデンサ２２の誘電体材料として機能し、窒化シリコン、二酸化シリコン等で形成することができる。一例として、誘電体材料層３６を、約０．１ミクロンおよび約１．０ミクロンの間の範囲の厚さを有する窒化シリコンとする。誘電体材料層３６に選択された材料の種類および厚さによって、コンデンサ２２の値が少なくとも部分的に決定されることを、当業者であれば認めよう。誘電体層３６の厚さの範囲は、単に一例として与えられているだけであり、誘電体層３６の厚さを限定するものでないことは理解されよう。
【００１０】
誘電体材料層３６を貫通する通路（ｖｉａ）３７を形成し、電気相互接続部３３の端部３４を露出させる。通路３７は、コンデンサ２２の第１プレート３２をインダクタ２１の第２端子と電気的に接続する手段を構成する。通路３７のような通路を形成する方法は、当業者には公知である。
【００１１】
第２導電材料層３９（第２導電層とも呼ぶ）を誘電体材料層３６および導電材料層３０の露出された部分の上に形成する。より具体的には、第２導電材料層３９は通路３７および電気相互接続部３３の接触端３４を塞ぐことによって、電気相互接続部３３を第２導電材料層３９と結合させる。即ち、導電材料層３０の第１部分を導電材料層３９の第２領域の第１部分と電気的に結合させる。一例として、第２導電材料層３９は約２．５ミクロンの厚さを有するものとする。好ましくは、第２導電材料層３９をパターニングして、導電材料層３９の第２領域内に平面螺旋状インダクタ２１、導電材料層３９の第１領域内にコンデンサ２２の第２プレート４２、第１端子２４、および導電面４３を形成する。ここで、第２プレート４２は平面螺旋状インダクタ２１を包囲する。当業者であれば認めるように、第１端子２４が示されているのは、典型的に、誘電体材料層３６を通じてこれを見ることができるからである。導電材料層をパターニングする方法は、当業者には公知である。
【００１２】
次に図４を参照すると、導電材料層３９をパターニングした後の導電材料層３９の平面図が示されている。より具体的には、この平面図は、螺旋状インダクタ２１、コンデンサ２２の第２プレート４２、電気相互接続部３３、導電面４３、および第１端子２４を示す。第２導電材料層３９が通路３７（図２）を塞ぐと共に、電気相互接続部３３と接触することによって、インダクタ２１をコンデンサ２２の第１プレート３２と電気的に接続する。当業者であれば認めるであろうが、電気相互接続部３３は、螺旋状インダクタ２１の一部として電気的に機能する。即ち、電気相互接続部３３はインダクタ２１の一部である。更に、電気相互接続部３３は、典型的に、誘電体材料層３６を通じて目視可能であり、そのために描かれている。更に、螺旋状インダクタ２１の螺旋は矩形状に巻回する。即ち、螺旋状インダクタ２１は、矩形型平面螺旋状インダクタである。ネットワーク２０を形成する構造および電気的接続の理解を助けるために、通路３７の位置を、通路３７の参照番号を付した矢印によって示すことにする。
【００１３】
更に、第２プレート４２は、好ましくは第１プレート３２に対応する形状を有する矩形状環構造となっている。ここで、好ましくは、第２プレートは上側であり、誘電体材料層３６の部分だけ、第１プレート３２から垂直方向に離間されている。一実施例では、第２プレート４２は、ギャップ４４を有する開環構造であり、このギャップ４４をネットワーク２０の第１端子２４が貫通する。このように、誘電体材料層３６を間に有する第１プレート３２および第２プレート４２が平行板コンデンサ２２（図１）を形成する。第２プレート４２はギャップ４４を有するものとして示されているが、第２プレート４２はギャップ４４を有さない閉環構造でもよいことは理解されよう。更に、第２プレート４２はネットワーク２０（図１）の第２端子２５として機能することも理解されよう。当業者であればよく承知しているであろうが、導電材料層３９は、第２端子２５（図１）が第２プレート４２から延在するように、パターニングすることができる。
【００１４】
図５は、インダクタ５１とコンデンサ５２とを並列に有する従来技術によるインダクタ−コンデンサ・ネットワーク５０を示す回路図であり、ここでは、並列なインダクタ−コンデンサ・ネットワーク５０は第１端子５４と第２端子５５とを有する。ネットワーク５０は、図１のネットワーク２０を形成するために用いられ図２−図４に示されたものと、同じ技術を用いて形成される。ネットワーク２０およびネットワーク５０を形成する方法間の相違は、第２導電材料層３９のパターンにある。したがって、ネットワーク５０の断面図は、第２導電材料層３９のパターンを除いて、図２に示すネットワーク２０の断面図と同一である。言い換えれば、図２に示す構造を用いてネットワーク５０が実現されるが、この場合、図２のパターニングされた第２導電材料層３９が、図６に示すようなパターンを有する導電材料層３９で置き換えられている。一例として、第２導電材料層３９は、約２．５ミクロンの厚さを有するものとする。
【００１５】
次に図６を参照すると、パターニングされた第２導電材料層３９の平面図が示されている。ここでは、第２導電材料層３９は、当技術では公知の技術を用いてパターニングされている。より具体的には、この平面図は、本発明による螺旋状インダクタ５１、第２プレート５６、電気相互接続部３３、および導電面４３を示す。図２に示した構造と同様、第２導電材料層３９は通路３７を塞ぐことによって、電気相互接続部３３に接触すると共に、インダクタ５１をコンデンサ５２（図５）の第１プレート３２（図２および３に示す）と電気的に接続する。ネットワーク５０を形成する構造および電気接続の理解を助けるために、通路３７の位置を、通路３７の参照番号を付した矢印で示す。
【００１６】
第２プレート５６は、第１プレート３２に対応する形状を有する矩形状の閉環構造であり、ここでは第２プレート５６が上側となり、誘電体材料層３６の部分だけ、第１プレート３２から垂直方向に離間されている。螺旋状インダクタ５１の第１端子を第２プレート５６に電気的に接続するように、第２導電材料層３９をパターニングする。言い換えれば、螺旋状インダクタ５１の第１端子と第２プレート５６の一部は、第２導電材料層３９の同一部分で形成されているのである。このように、インダクタ５１の第２端子をコンデンサ５２の第１プレート３２に電気的に結合すると共に、コンデンサ５２の第２プレート５６を螺旋状インダクタ５１の第１端子に電気的に結合することによって、並列インダクタ−コンデンサ・ネットワーク５０を形成する。図５に示すように、第２プレート５６はネットワーク５０の第１端子５４として機能し、一方第１プレート３２はネットワーク５０の第２端子５５として機能する。
【００１７】
図７は、コンデンサ６２と並列なインダクタ６１を有する、従来技術のインダクタ−コンデンサ・ネットワーク６０の回路図を示すものである。この場合、並列なインダクタ−コンデンサ・ネットワーク６０は、第１端子６４と第２端子６５とを有する。第２端子６５は接地電位に結合されている。即ち、第２端子６５は接地されている、または接地電位に短絡されている。本発明の半導体ダイの、切断線８−８に沿って描いた高倍率拡大断面図を図８に示す。半導体ダイは、第１受動回路素子領域１４とそれに包囲された第２受動回路素子領域１５とを有し、フィールド酸化物層２７と第１導電材料層３０とを有する半導体基板２９で構成されている。この場合の半導体基板２９およびフィールド酸化物層２７は、図２に関して論じたものと同一である。
【００１８】
次に図９を参照すると、導電材料層３０をフィールド酸化物層２７上でパターニングした後の、導電材料層３０の平面図が示されている。導電材料層３０をパターニングして、矩形の形状またはパターンを有する閉環構造５９を形成する。環状構造５９は電気相互接続部６３を包囲するが、これとは電気的に絶縁されており、第１端部６４と第２端部６９とを有する。電気相互接続部６３は矩形状構造として示されているが、電気相互接続部６３の形状は本発明を限定するものではなく、電気相互接続部６３は、螺旋状インダクタを平行板コンデンサと電気的に相互接続するのに適した形状であれば、どのような形状を有してもよいことは理解されよう。矩形状閉環構造５９は、図７に示すコンデンサ６２の第１プレートとして機能する。
【００１９】
再び図８を参照する。誘電体材料層３６を導電材料層３０上に形成する。誘電体材料層３６の形成は、図２に関連して既に論じた。誘電体材料層３６を貫通する第１通路３７を形成し、電気相互接続部６３の第１端部６４を露出させる。また、誘電体材料層３６を貫通して通路６７を形成し、電気は接続部６３の第２端部６９を露出させる。誘電体材料層３６を介して通路６８を形成し、コンデンサ６２の第１プレート５９の一部を露出させる。
【００２０】
第２導電体材料層３９を、誘電体材料層３６、電気相互接続部６３の端部６４，６９、およびコンデンサ６２の第１プレート５９の露出された部分の上に形成する。より具体的には、第２導電材料層３９は、通路３７，６７，６８を塞ぐ。通路６８は、コンデンサ６２の第１プレート５９を螺旋状インダクタ６１の第２端子と、電気的に接続する手段を形成する。一例として、第２導電材料層３９は、約２．５ミクロンの厚さを有するものとする。第２導電材料層３９をパターニングして、図７の螺旋状インダクタ６１とコンデンサ６２の第２プレート６６とを形成する。
【００２１】
次に図１０を参照すると、第２導電材料層３９をパターニングした後の導電材料層３９の平面図が示されている。より具体的には、この平面図は、螺旋状インダクタ６１とコンデンサ６２の第２プレート６６とを示している。ネットワーク６０を形成する構造および電気接続の理解を助けるために、通路３７，６７，６８の位置を、それぞれ通路３７，６７，６８の参照番号を付した矢印で示す。第２導電材料層３９は、通路３７，６７を塞ぐことによって、螺旋状インダクタ６１の第２端子を、電気相互接続部６３を通じて、コンデンサ６２の第２プレート６６に結合する。螺旋状インダクタ６１の第２端子をコンデンサ６２の第２プレート６６に結合することにより、図７に示したネットワーク６０の第２端子６５と等価な回路が形成される。更に、第２プレート６６は、第２導電材料層３９によって形成された導電面の一部であり、螺旋状インダクタ６１とは電気的に絶縁されている。図７のネットワーク６０にしたがって、第２プレート即ち導電面を、接地電位に結合する。言い換えれば、ネットワーク６０の第２端子６５を接地する。
【００２２】
加えて、第２導電材料層３９は通路６８を塞ぎ、これによって螺旋状インダクタ６１の第１端子をコンデンサ６２の第１プレート５９に電気的に接続する。螺旋状インダクタ６１の第１端子をコンデンサ６２の第１プレート５９に接続することによって、図７に示したネットワーク６０の第１端子６４に等価な回路を形成する。
【００２３】
第１１図は平行板コンデンサ７２に接続されたインダクタ７１を備えた、従来技術のインダクタ−コンデンサ・ネットワーク７０の回路図を示す。ネットワーク７０は、インダクタ７１の第１端子で構成された第１端子即ちポート７３、平行板コンデンサ７２の第１プレートをインダクタ７１の第２端子に接続するノードに形成された第２端子即ちポート７４、および平行板コンデンサ７２の第２プレートで形成された第３端子即ちポート７５を有する。第３端子７５は、接地電位に結合されている。
【００２４】
本発明にしたがって処理された半導体ダイ７８の（図１３の切断線１２−１２に沿って描いた）高倍率拡大断面図を図１２に示す。半導体ダイ７８は、第１受動回路素子領域１４と、これに包囲された第２受動回路素子領域１５とを有し、例えば、ガリウム砒素、シリコン、ゲルマニウム等のような半導体基板で構成されている。半導体ダイ７８は、半導体基板２９上のフィールド酸化物層２７、第１導電材料層３０、誘電体材料層３６、および通路３７を有する。この場合、半導体基板２９、フィールド酸化物層２７、導電材料層３０、誘電体材料層３６、および通路３７は、図３および図４を参照して論じたものと同一である。
【００２５】
更に図１２を参照すると、第２導電材料層３９が、誘電体材料層３６と電気相互接続部３３の端部３４との上に形成されている。第２導電材料層３９は、例えば、約２．５ミクロンの厚さを有する。第２導電材料層３９は通路３７を塞ぎ、この場合、通路３７はコンデンサ７２の第１プレート３２をインダクタ７１の第２端子と電気的に接続するための手段を形成する。第２導電材料層３９をパターニングして、螺旋状インダクタ７１、平行板コンデンサ７０の第２プレート、およびネットワーク７０の第１端子７３を形成する。
【００２６】
次に図１３を参照すると、当業者には公知の技術を用いて導電材料層３９をパターニングした後の、導電材料層３９の平面図が示されている。この平面図は、螺旋状インダクタ７１と平行板コンデンサ７２（図１１）の第２プレート７６とを示している。一実施例では、第２プレート７６はギャップ７７を有する開環構造であり、このギャップを貫通してネットワーク７０の第１端子７４が延在している。したがって、第１プレート３２および第２プレート７６は、それらの間に誘電体材料層３６を有し、平行板コンデンサ７２（図１１）を形成する。更に、第２プレート７６は、螺旋状インダクタ７１とは電気的に絶縁されている第２導電材料層３９の一部によって形成された、導電面の一部である。図１１のネットワーク７０にしたがって、第２プレート７６、したがって導電面を接地電位に結合する。平行板コンデンサ７２の第２プレート７６はギャップ７７を有するものとして示されているが、第２プレート７６はギャップ７７を有さない閉環構造でもよいことは理解されよう。
【００２７】
図１４は、導電材料層３９の平面図であり、ここでは、導電材料層３９は既にパターニングされたものである。この平面図は、円形平面螺旋状インダクタ８１と、平行板コンデンサの第１プレート８３とを示している。より具体的には、平面螺旋状インダクタ８１は、円形の螺旋状インダクタである。第１プレート８３は矩形形状を有するものとして示されているが、第１プレート８３および第２プレート（図示せず）は、円形または多角形でもよいことは、当業者には理解できよう。
【００２８】
図１５は導電材料層３９の平面図を示し、ここでは、平面螺旋状インダクタ９１が八角形となるように、導電材料層３９をパターニングする。言い換えれば、螺旋状インダクタ９１は八角形螺旋状インダクタである。第２導電材料層３９を更にパターニングして、平行板コンデンサ（図示せず）の第１プレート９３を形成する。図１４の第１プレート８３と同様、第１プレート９３は円形または八角形のような多角形を有してもよい。
【００２９】
以上、全く新しい構造およびインダクタ−コンデンサ・ネットワークを有する集積回路を形成するための方法が説明された。このインダクタ−コンデンサ・ネットワークは、誘電体材料層によって分離された２層の導電材料層で形成された受動回路構造である。第２導電材料層は、第１受動回路素子領域１４と、これに包囲された第２受動回路素子領域１５とを有し、第２受動回路素子領域１５は第１端子と第２端子とを有する。更に、第１受動回路素子領域１４は、第２受動回路素子領域１５および第１導電材料層と共動して、受動電気ネットワークを形成する。
【００３０】
一実施例では、第２受動回路素子領域は平面螺旋状インダクタを備えると共に、第２受動回路素子領域はコンデンサを形成する２つの並列環状構造を備えている。螺旋状インダクタをコンデンサとして機能する２つの平行環構造内に配置することにより、コンデンサを半導体基板（ｓｏｌｉｄ　ｐｌａｔｅ）で形成しインダクタをこれら半導体基板の横に配置する従来構成よりも、用いる半導体ダイ面積が少なくて済む、インダクタ−コンデンサ・ネットワークを実現する手段が設けられる。本発明のインダクタ−コンデンサ・ネットワークは平面螺旋状インダクタを含むが、インダクタ−コンデンサ・ネットワークは比較的平坦な構造である。言い換えれば、このインダクタ−コンデンサ構造の厚さ（約３０ミクロン）は、半導体基板とフィールド酸化物層とを組み合せた厚さ（約６２６ミクロン）に比較して薄く、したがってインダクタ−コンデンサ構造は本質的に平坦なものである。
【００３１】
当業者であれば承知のように、螺旋状インダクタは、第１または第２導電材料層のいずれにも形成することができる。更に、平行板コンデンサのいずれのプレートを接地電位に設定してもよく、また導電層として機能することもできる。コンデンサはエネルギを蓄積可能な第１受動回路素子として機能し、インダクタはエネルギを蓄積可能な第２受動回路素子として機能する。
【図面の簡単な説明】
【図１】従来技術の２端子ネットワークを示す回路図。
【図２】本発明の第１実施例にしたがって処理された半導体ダイの、図４の２−２切断線に沿って描いた拡大断面図。
【図３】中間処理ステップ中における図２の半導体ダイの一部の平面図。
【図４】図２の半導体ダイの一部の平面図。
【図５】従来技術によるインダクタ−コンデンサ・ネットワークを示す回路図。
【図６】本発明の第２実施例による図５のネットワークの形成に用いられる半導体ダイの一実施例の部分平面図。
【図７】別の従来技術によるインダクタ−コンデンサネットワークを示す回路図。
【図８】本発明の第３実施例にしたがって処理された別の半導体ダイの、図１０の８−８切断線に沿って描いた拡大断面図。
【図９】中間処理ステップ中における図８の半導体ダイの一部の平面図。
【図１０】図８の半導体ダイの一部の平面図。
【図１１】更に別の従来技術によるインダクタ−コンデンサ・ネットワークを示す回路図。
【図１２】本発明の第４実施例にしたがって処理された更に別の半導体ダイの、図１３の切断線１２−１２に沿って描いた拡大断面図。
【図１３】図１２の半導体ダイの処理における一ステップを示す平面図。
【図１４】本発明の第５実施例による円形に形成された螺旋状インダクタの平面図。
【図１５】本発明の第６実施例による八角形に形成された螺旋状インダクタの平面図。
【符号の説明】
１４…第１受動回路素子領域
１５…第２受動回路素子領域
２１，５１，６１，７１…インダクタ（エネルギを蓄積可能な第２受動回路素子）
２２，５２，６２，７２…コンデンサ（エネルギを蓄積可能な第１受動回路素子）
３０…第１導電材料層
３２，５９，８３，９３…第１プレート（第１受動回路素子の第１部分）
３３…電気相互接続部（第２受動回路素子の第１部分）
３４…端部
３６…誘電体材料層
３７…通路
３９…第２導電材料層
４２，５６，６６，７６…第２プレート（第１受動回路素子の第２部分）
【図１】
2004031936.tif 000003
【図２】
2004031936.tif 000004
【図３】
2004031936.tif 000005
【図４】
2004031936.tif 000006
【図５】
2004031936.tif 000007
【図６】
2004031936.tif 000008
【図７】
2004031936.tif 000009
【図８】
2004031936.tif 000010
【図９】
2004031936.tif 000011
【図１０】
2004031936.tif 000012
【図１１】
2004031936.tif 000013
【図１２】
2004031936.tif 000014
【図１３】
2004031936.tif 000015
【図１４】
2004031936.tif 000016
【図１５】
2004031936.tif 000017