(57)【要約】【目的】Ｄ級電力増幅回路に好適なハーフブリッジ形出力回路を提供する。【構成】ハーフブリッジ形出力回路１０は、パルス入力信号Ｖｓを増幅するハイサイド／ローサイドゲート駆動回路１、２とによって、パワーＭＯＳＦＥＴＸＸ１、ＸＸ２を交互にスイッチングしてパルス信号ＶＯＵＴを出力する。ＸＸ１、ＸＸ２の充電時間ｔ１が放電時間ｔ２よりも遅い回路インピーダンスとなるコンプリメンタリ接続のＮＰＮトランジスタＱ６、Ｑ４及びＰＮＰトランジスタＱ３、Ｑ１を、パルス入力信号ＶｓによってＯＮ／ＯＦＦする制御用ＮＰＮトランジスタＱ２、Ｑ５で駆動制御するデッドタイム設定駆動手段を備え、ハイサイドゲート駆動回路１はＸＸ２がＯＮ時に充電されたコンデンサＣ３の充電電圧をＸＸ１の充電用電圧とするブートストラップ電源ＶＢＳと、ダーリントン構成としたＰＮＰトランジスタＱ７によってＸＸ１がＯＦＦする急速放電手段とする。【選択図】  図１
2004328413.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源に接続されるとともにパルス入力信号を増幅するハイサイドゲート駆動回路とローサイドゲート駆動回路とによって、第２の電源に直列接続されたハイサイドとローサイドの２個のパワーＭＯＳＦＥＴの各ゲートを充放電して交互にＯＮ／ＯＦＦスイッチングし、前記２個のパワーＭＯＳＦＥＴの接続点に前記第２の電源の振幅のパルス信号を出力するハーフブリッジ形出力回路において、
前記ハイサイドゲート駆動回路とローサイドゲート駆動回路は、
スイッチング時の前記各パワーＭＯＳＦＥＴのゲートの充電時間が放電時間よりも遅い回路インピーダンスとなるコンプリメンタリ接続のＮＰＮバイポーラトランジスタ及びＰＮＰバイポーラトランジスタを、前記パルス入力信号によってＯＮ／ＯＦＦする制御用ＮＰＮバイポーラトランジスタで駆動制御するデッドタイム設定駆動手段を備え、
且つ、前記ハイサイドゲート駆動回路は、
前記ローサイドのパワーＭＯＳＦＥＴがＯＮ時に前記第１の電源からダイオードを通して充電されたコンデンサの充電電圧を前記ハイサイドのパワーＭＯＳＦＥＴがＯＮする際のゲート充電用電圧とするブートストラップ電源と、前記コンプリメンタリ接続のＰＮＰバイポーラトランジスタと２段ダーリントン構成としたＰＮＰバイポーラトランジスタによって前記ハイサイドのパワーＭＯＳＦＥＴがＯＦＦする際のゲートの放電を速める急速放電手段と、を備えることを特徴とするハーフブリッジ形出力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はオーディオ機器のＤ級電力増幅回路（デジタルアンプ）等に適用されるハーフブリッジ形出力回路に関する。
【０００２】
【従来の技術】
従来のオーディオ機器のＤ級電力増幅回路（デジタルアンプ）等に適用されているハーフブリッジ形出力回路は、一般に高耐圧のＭＯＳＩＣ製造プロセスを使用して製造されたゲート駆動専用ＩＣを用いた構成となっている。
【０００３】
例えば、図４に示されるハーフブリッジ形出力回路２０のブロック回路図は、第１の電源Ｖ１に接続されるとともにＰＷＭ信号等のパルス入力信号Ｖｓを増幅するハイサイドゲート駆動回路７とローサイドゲート駆動回路８とによって、第２の電源Ｖ２に直列接続されたハイサイドとローサイドの２個のパワーＭＯＳＦＥＴのＸＸ１とＸＸ２の各ゲートＧ１、Ｇ２を充放電して交互にＯＮ／ＯＦＦスイッチングし、前記２個のパワーＭＯＳＦＥＴのＸＸ１とＸＸ２の接続点Ｍに前記第２の電源Ｖ２の振幅のパルス信号ＶＯＵＴを出力するハーフブリッジ形出力回路であり、出力された前記パルス信号ＶＯＵＴに負荷Ｌ１としてＬＰＦ（ローパスフィルタ）を接続すれば、その出力には前記パルス入力信号Ｖｓ（ＰＷＭ信号等）のパルス幅に対応したアナログ信号が得られる。
【０００４】
そして図４における点線枠で囲まれたブロック９が１乃至３個のゲート駆動専用ＩＣとしてＩＣ化されており、ハーフブリッジ形出力回路で高出力のものには、このゲート駆動専用ＩＣの適用が不可欠となっている。
【０００５】
上記のような従来のハーフブリッジ形出力回路の公知技術文献としては、下記［特許文献１］に記載されているレベルシフト回路及びインバータ装置に適用されているものが挙げられる。
【０００６】
【特許文献１】特開２０００−２８６６８７号公報
【発明が解決しようとする課題】
しかしながら、高耐圧のＭＯＳＩＣ製造プロセスを使用して製造された上記ゲート駆動専用ＩＣは民生用としては高価なものである。
【０００７】
また、前記出力パワーＭＯＳＦＥＴのＸＸ１とＸＸ２が同時にＯＮして過大電流が流れ、破壊することを防止するためのデッドタイム（両方ともにＯＦＦ）の設定は、専用安全回路としてロジック的に構成されており、全体の回路を複雑にしていてゲート駆動専用ＩＣの高価格の一因となっている。
【０００８】
本発明は主として上記事情に鑑みてなされたものであり、高価なゲート駆動専用ＩＣを用いずに安価なディスクリートの汎用バイポーラトランジスタその他の単体素子主体で構成して専用回路無しでデッドタイムの設定を可能にし、且つハイサイド側のゲート駆動回路を小電流でコントロールできる回路構成とした、低コストのハーフブリッジ形出力回路を提供するものである。
【０００９】
【課題を解決するための手段】
本発明は、第１の電源Ｖ１に接続されるとともにパルス入力信号Ｖｓを増幅するハイサイドゲート駆動回路１とローサイドゲート駆動回路２とによって、第２の電源Ｖ２に直列接続されたハイサイドとローサイドの２個のパワーＭＯＳＦＥＴのＸＸ１、ＸＸ２の各ゲートＧ１、Ｇ２を充放電して交互にＯＮ／ＯＦＦスイッチングし、前記２個のパワーＭＯＳＦＥＴのＸＸ１、ＸＸ２の接続点Ｍに前記第２の電源Ｖ２の振幅のパルス信号ＶＯＵＴを出力するハーフブリッジ形出力回路において、前記ハイサイドゲート駆動回路１とローサイドゲート駆動回路２（以下、本文でローサイドゲート駆動回路２側の素子・箇所は括弧で括り表示する。）は、スイッチング時の前記各パワーＭＯＳＦＥＴのＸＸ１（ＸＸ２）のゲートＧ１（Ｇ２）の充電時間ｔ１が放電時間ｔ２よりも遅い回路インピーダンスとなるコンプリメンタリ接続のＮＰＮバイポーラトランジスタＱ６（Ｑ４）及びＰＮＰバイポーラトランジスタＱ３（Ｑ１）を、前記パルス入力信号ＶＳによってＯＮ／ＯＦＦする制御用ＮＰＮバイポーラトランジスタＱ２（Ｑ５）で駆動制御するデッドタイム設定駆動手段を備え、且つ、前記ハイサイドゲート駆動回路１は、前記ローサイドのパワーＭＯＳＦＥＴのＸＸ２がＯＮ時に前記第１の電源Ｖ１からダイオードＤ１を通して充電されたコンデンサＣ３の充電電圧を前記ハイサイドのパワーＭＯＳＦＥＴＸＸ１がＯＮする際のゲートＧ１充電用電圧とするブートストラップ電源ＶＢＳと、前記コンプリメンタリ接続のＰＮＰバイポーラトランジスタＱ３と２段ダーリントン構成としたＰＮＰバイポーラトランジスタＱ７によって前記ハイサイドのパワーＭＯＳＦＥＴのＸＸ１がＯＦＦする際のゲートＧ１の放電を速める急速放電手段と、を備えることを特徴とするハーフブリッジ形出力回路１０を提供することにより、上記課題を達成する。
【００１０】
【発明の実施の形態】
本発明に係るハーフブリッジ形出力回路の実施の形態について図面に基づいて説明する。
【００１１】
図１は本発明に係るハーフブリッジ形出力回路の回路図である。
【００１２】
図２は本発明に係るハーフブリッジ形出力回路によるパワーＭＯＳＦＥＴのゲートの充放電の際の簡易等価回路図である。
【００１３】
図３は本発明に係るハーフブリッジ形出力回路におけるパワーＭＯＳＦＥＴのゲート電圧の駆動波形とＯＮ／ＯＦＦの駆動タイミング関係を示す図である。
【００１４】
先ず、本発明においてはゲート駆動専用ＩＣを用いずに、主としてディスクリートの汎用バイポーラトランジスタ、若干の抵抗、ダイオード、インバータ素子及びパワーＭＯＳＦＥＴでハーフブリッジ形出力回路が構成されていることを前提とする。なお、図４の従来回路と同等素子、箇所等については同符号で示す。
【００１５】
図１において、ハーフブリッジ形出力回路１０は、第１の電源Ｖ１に接続されるとともにパルス入力信号Ｖｓを増幅する点線枠で囲まれたハイサイドゲート駆動回路１とローサイドゲート駆動回路２とによって、第２の電源Ｖ２に直列接続されたハイサイドとローサイドの２個のパワーＭＯＳＦＥＴのＸＸ１、ＸＸ２の各ゲートＧ１、Ｇ２を充放電して交互にＯＮ／ＯＦＦスイッチングし、前記２個のパワーＭＯＳＦＥＴのＸＸ１、ＸＸ２の接続点Ｍに前記第２の電源Ｖ２の振幅のパルス信号ＶＯＵＴを出力する回路構成であって、特に、前記ハイサイドゲート駆動回路１とローサイドゲート駆動回路２（以下、本文でローサイドゲート駆動回路２側の素子・箇所は括弧で括り表示する。）は、図３に示されるようにスイッチング時の前記各パワーＭＯＳＦＥＴのＸＸ１（ＸＸ２）のゲートＧ１（Ｇ２）の充電時間ｔ１が放電時間ｔ２よりも遅い（ｔ１＞ｔ２）回路インピーダンスとなるコンプリメンタリ接続のＮＰＮバイポーラトランジスタＱ６（Ｑ４）及びＰＮＰバイポーラトランジスタＱ３（Ｑ１）を、前記パルス入力信号ＶｓによってＯＮ／ＯＦＦする制御用ＮＰＮバイポーラトランジスタＱ２（Ｑ５）で駆動制御するデッドタイム設定駆動手段を備え、且つ、前記ハイサイドゲート駆動回路１は、前記ローサイドのパワーＭＯＳＦＥＴのＸＸ２がＯＮ時に前記第１の電源Ｖ１からダイオードＤ１を通して充電されたコンデンサＣ３の充電電圧を前記ハイサイドのパワーＭＯＳＦＥＴのＸＸ１がＯＮする際のゲートＧ１充電用電圧とするブートストラップ電源ＶＢＳと、前記コンプリメンタリ接続のＰＮＰバイポーラトランジスタＱ３と２段ダーリントン構成としたＰＮＰバイポーラトランジスタＱ７によって前記ハイサイドのパワーＭＯＳＦＥＴのＸＸ１がＯＦＦする際のゲートＧ１の放電を速める急速放電手段と、を備えることを特徴とする。
【００１６】
上記回路構成は、パワーＭＯＳＦＥＴのＸＸ１、ＸＸ２の各ハイサイドゲート駆動回路１とローサイドゲート駆動回路２を汎用小信号バイポーラトランジスタで構成することができ、また、上記デッドタイム設定駆動手段によって出力段のパワーＭＯＳＦＥＴのＸＸ１、ＸＸ２が同時にＯＮして過大電流が流れ、破壊することがないためのデッドタイムＴｄｅａｄ（両方ともにＯＦＦの時間）の設定を専用回路なしで構成できる。さらに、ハイサイドゲート駆動回路１のバイポーラトランジスタＱ７の追加で電圧振幅の大きいトランジスタＱ２の動作を数ｍＡという小電流でコントロールでき、Ｑ２に高速スイッチングに適する安価な汎用小信号・高耐圧バイポーラトランジスタの使用が可能となる。
【００１７】
以下、本ハーフブリッジ形出力回路１０の動作の概要をオーディオ機器のＤ級電力増幅回路（デジタルアンプ）に適用した場合を説明する。
【００１８】
前記パルス入力信号ＶｓにはロジックレベルのＰＷＭ信号が入力される。このＰＷＭ信号のレベル（ハイ又はゼロ）によってパワーＭＯＳＦＥＴのＸＸｌとＸＸ２が交互にＯＮ／ＯＦＦを繰り返し、第２の電源Ｖ２によって決まる電圧振幅のＰＷＭ出力電圧ＶＯＵＴが負荷Ｌ１に印加される。上記負荷Ｌ１はＬＰＦ（ローパスフィルタ）であり、その出力にはＰＷＭ信号のパルス幅に対応したアナログ信号が得られ、図示されないスピーカを駆動する。
（１）ＰＷＭ入力信号Ｖｓがハイレベル（＋５Ｖ）の時、ローサイドのパワーＭＯＳＦＥＴのＸＸ２は、インバータＡ１の出力はロー→ＮＰＮトランジスタＱ５がＯＦＦ→第１の電源Ｖ１の電圧がＮＰＮトランジスタＱ４、抵抗Ｒ２を通してパワーＭＯＳＦＥＴのＸＸ２のゲートＧ２にチャージされるので、ＸＸ２がＯＮする。ハイサイドパワーＭＯＳＦＥＴのＸＸ１はＯＦＦ。したがって、ＶＯＵＴはゼロで負荷Ｌ１の印加電圧はゼロとなっている。
【００１９】
この時、同時に前記ＸＸ２のドレインがＧＮＤレベルになるので、第１の電源Ｖ１の電圧がダイオードＤ１を通してコンデンサＣ３にもチャージされる。これは、次のパワーＭＯＳＦＥＴのＸＸｌがＯＮするときのゲートチャージ用電源として機能する（ダイオードＤｌがあるため、コンデンサＣ３の両端電圧がブートストラップ電源ＶＢＳになる。）。
（２）ＰＷＭ入力ＶＳがローレベル（０Ｖ）の時、ＸＸ２は、インバータＡ１の出力はハイ→ＮＰＮトランジスタＱ５がＯＮ→ＸＸ２のゲートチャージは抵抗Ｒ２、ＰＮＰトランジスタＱｌを通して放電されるので、ＸＸ２はＯＦＦする。
【００２０】
このとき、ハイサイドのパワーＭＯＳＦＥＴのＸＸｌは、ＮＰＮトランジスタＱ２がＯＦＦ→ＰＮＰトランジスタＱ７もＯＦＦ→コンデンサＣ３にチャージされていた電圧ＶＢＳがＮＰＮトランジスタＱ６、抵抗Ｒ４を通してＸＸｌのゲートＧ１にチャージされ、ＸＸｌがＯＮする。そして、負荷Ｌ１には第２の電源Ｖ２の電圧が印加される。
（３）次に、ＰＷＭ入力Ｖｓがハイレベル（＋５Ｖ）になると、ＮＰＮトランジスタＱ２がＯＮではなく所定の電流が流れる。この電流値は、抵抗Ｒ５、コンデンサＣ１、抵抗Ｒ１８、ダイオードＤ４、抵抗Ｒ９、抵抗Ｒ７、ダイオードＤ２によってその過渡的な特性まで含めて決めることができるが、ＰＮＰトランジスタＱ７があるために、この電流は数ｍＡ程度の極めて小電流で済むことになる。つまり、パワーＭＯＳＦＥＴのＸＸｌのゲートチャージを急速に放電させることに対しては、ＰＮＰトランジスタＱ３とＱ７による２段ダーリントン構成によって、ＰＮＰトランジスタＱ７に必要なべース電流は極めて小さくて済むからである。したがって、ＮＰＮトランジスタＱ２にはチップ面積の小さい高速のトランジスタを使用することができ、回路に必要なスイッチング速度を確保することができる。
【００２１】
このようにして、急速にハイサイドのパワーＭＯＳＦＥＴのＸＸｌがＯＦＦした後、（１）に戻ってローサイドのパワーＭＯＳＦＥＴのＸＸ２がＯＮする。
（４）以上のように、ハイサイド及びローサイドのパワーＭＯＳＦＥＴのＸＸ１とＸＸ２が交互にＯＮ／ＯＦＦを繰り返して、負荷Ｌ１にＰＷＭ信号出力ＶＯＵＴが得られるハーフブリッジ形出力回路となっている。
（５）ただし、ここで、ＯＮ／ＯＦＦの切り替わりの瞬間には、ＸＸｌとＸＸ２がどちらもＯＦＦとなっている時間（デッドタイム）が有ることが必要である。もし、どちらもＯＮになると、過大な貫通電流が流れて、ＸＸｌとＸＸ２が破壊するからである。以下、本回路のデッドタイム設定駆動手段について説明する。
【００２２】
図２の（ａ）にパワーＭＯＳＦＥＴのＸＸ２のゲートＧ２の充電時の簡易等価回路を、図２の（ｂ）にＸＸ２のゲートＧ２の放電時の簡易等価回路が示されている。
【００２３】
（ａ）において、充電時の回路インピーダンスは、Ｒ１２／（Ｑ４のβ）＋Ｑ４のベース・エミッタ間動作抵抗＋Ｒ２となり、抵抗Ｒ１２の抵抗値（Ｒ１２と表記）を適当に選ぶことにより、放電時のそれよりも十分大きな値にすることができる。
【００２４】
（ｂ）において、放電時の回路インピーダンスは、Ｑ１のベース・エミッタ間動作抵抗＋Ｒ２となる。（Ｑｌのベースを駆動するトランジスタＱ５のＯＮ抵抗は無視できる。）
以上の説明はローサイドのパワーＭＯＳＦＥＴ（ＸＸ２）についてであるが、ハイサイドのパワーＭＯＳＦＥＴ（ＸＸ１）についても同様である。
【００２５】
この結果、パワーＭＯＳＦＥＴのＸＸ１とＸＸ２の各ゲートＧ１又はＧ２の充電は遅く、放電は速いというスイッチング動作が可能となる。
【００２６】
したがって、ゲートの駆動波形とＦＥＴのＯＮ／ＯＦＦのタイミング関係を示す図３から判るように、所定のデッドタイムＴｄｅａｄが専用回路無しで回路インピーダンスの調整のみで設定できるのである。
【００２７】
【発明の効果】
本発明に係るハーフブリッジ形出力回路は上記のように構成されているため、
（１）専用ＩＣ無しの汎用ディスクリート部品のみで極めて安価且つシンプルにＤ級電力増幅器が実現できる。
（２）パワーＭＯＳＦＥＴのゲート駆動回路を安価な汎用小信号バイポーラトランジスタで構成可能である。
（３）出力パワーＭＯＳＦＥＴに過大電流が流れ、破壊することがないためのデッドタイムの設定を専用回路無しで構成できる。
（４）ハイサイドのゲート駆動回路を小電流でコントロールできる回路構成として、高速スイッチングのできる安価な小信号・高耐圧バイポーラトランジスタの使用が可能である。
【図面の簡単な説明】
【図１】本発明に係るハーフブリッジ形出力回路の回路図である。
【図２】（ａ）は本発明に係るハーフブリッジ形出力回路のパワーＭＯＳＦＥＴのゲート充電時の簡易等価回路、（ｂ）は同ゲート放電時の簡易等価回路である。
【図３】本発明に係るハーフブリッジ形出力回路のパワーＭＯＳＦＥＴのゲートの駆動波形とＦＥＴのＯＮ／ＯＦＦのタイミング関係を示す図
【図４】従来のゲート駆動専用ＩＣを用いたハーフブリッジ形出力回路のブロック回路図である。
【符号の説明】
１    ハイサイドゲート駆動回路
２    ローサイドゲート駆動回路
７    ハイサイドゲート駆動回路
８    ローサイドゲート駆動回路
９    ゲート駆動専用ＩＣ
１０、２０    ハーフブリッジ形出力回路
Ｖ１    第１の電源
Ｖ２    第２の電源
Ｖｓ    パルス入力信号（ＰＷＭ信号）
ＸＸ１    ハイサイドパワーＭＯＳＦＥＴ
ＸＸ２    ローサイドパワーＭＯＳＦＥＴ
Ｇ１、Ｇ２    ゲート
Ｍ    接続点
ＶＯＵＴ    パルス信号出力
ｔ１    充電時間
ｔ２    放電時間
Ｔｄｅａｄ    デッドタイム
Ｑ６、Ｑ４    ＮＰＮバイポーラトランジスタ
Ｑ３、Ｑ１、Ｑ７    ＰＮＰバイポーラトランジスタ
Ｑ２、Ｑ５    制御用ＮＰＮバイポーラトランジスタ
Ｄ１、Ｄ２、・・      ダイオード
Ｃ１、Ｃ２、・・      コンデンサ
ＶＢＳ    ブートストラップ電源
【図１】
2004328413.tif 000003
【図２】
2004328413.tif 000004
【図３】
2004328413.tif 000005
【図４】
2004328413.tif 000006