(57)【要約】    【課題】  パッド及びヒューズの露出時のマスク数を減少させたＣＭＯＳイメージセンサの製造方法を提供すること。    【解決手段】  冗長領域（Ａ）にヒューズ（１１）が形成され、パッド領域（Ｂ）に絶縁膜（１２）を介在してパッド（１３）が形成された半導体構造において、パッシベーション膜（１４Ａ）を形成するステップと、パッシベーション膜上にフォトレジストパターン（１６）を形成するステップと、フォトレジストパターンをマスクとしてエッチングしてパッドを露出させると共に、ヒューズ上のパッシベーション膜及び絶縁膜をエッチングするステップと、フォトレジストパターン上にＯＣＬパターン（１５Ａ）を形成するステップと、ＯＣＬパターン及びフォトレジストパターンをマスクとしてエッチングしてヒューズを露出させた後、ヒューズ切断を行うステップと、ＯＣＬパターン及びフォトレジストパターンを除去するステップとを含む。【選択図】  図２Ｂ
2004327956.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にパッド領域及び冗長領域が画定され、該冗長領域にはヒューズが形成され、前記パッド領域には絶縁膜により前記ヒューズと電気的に絶縁されてパッドが形成されている半導体構造に、前記パッド及び前記絶縁膜の上にパッシベーション膜を形成するステップと、
該パッシベーション膜の上にパッド用マスクを利用してフォトレジストパターンを形成するステップと、
該フォトレジストパターンをマスクとして使用し、前記パッド上の前記パッシベーション膜をエッチングして前記パッドの一部を露出させると共に、前記ヒューズ上の前記パッシベーション膜及び前記絶縁膜の一部をエッチングするステップと、
前記フォトレジストパターンの上に、前記パッド及び前記パッドの周辺をマスキングし、且つ前記ヒューズ上の前記絶縁膜を露出させるようにＯＣＬパターンを形成するステップと、
該ＯＣＬパターン及び前記フォトレジストパターンをマスクとして使用し、前記絶縁膜の露出された部分をエッチングして前記ヒューズの一部を露出させた後、該ヒューズの切断を行うステップと、
前記ＯＣＬパターン及び前記フォトレジストパターンを除去するステップと
を含むことを特徴とするＣＭＯＳイメージセンサの製造方法。
【請求項２】
前記パッシベーション膜を、ＵＳＧ膜とプラズマ強化窒化膜との積層膜、またはＵＳＧ膜と酸素含有窒化膜との積層膜で形成することを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
【請求項３】
前記ＯＣＬパターンを、ＯＣＬマスクとポジ型フォトレジスト膜とを利用して形成することを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
【請求項４】
半導体基板上にパッド領域及び冗長領域が画定され、該冗長領域にはヒューズが形成され、前記パッド領域には絶縁膜により前記ヒューズと電気的に絶縁されてパッドが形成されている半導体構造に、前記パッド及び前記絶縁膜の上にパッシベーション膜を形成するステップと、
該パッシベーション膜の上にパッド用マスクを利用してフォトレジストパターンを形成するステップと、
該フォトレジストパターンの上に、前記パッド及び前記パッドの周辺をマスキングし、且つ前記ヒューズ上の前記パッシベーション膜を露出させるように第１のＯＣＬパターンを形成するステップと、
該第１のＯＣＬパターン及び前記フォトレジストパターンとをマスクとして使用して、前記ヒューズ上の前記パッシベーション膜及び前記絶縁膜をエッチングして前記ヒューズの一部を露出させた後、該ヒューズの切断を行うステップと、
前記第１のＯＣＬパターンを除去するステップと、
前記フォトレジストパターン上に前記ヒューズをマスキングし、且つ前記パッド上の前記パッシベーション膜を露出させるように第２のＯＣＬパターンを形成するステップと、
該第２のＯＣＬパターン及び前記フォトレジストパターンをマスクとして使用し、前記パッシベーション膜の露出された部分をエッチングして前記パッドを露出させるステップと、
前記第２のＯＣＬパターン及び前記フォトレジストパターンを除去するステップと
を含むことを特徴とするＣＭＯＳイメージセンサの製造方法。
【請求項５】
前記パッシベーション膜を、ＵＳＧ膜とプラズマ強化窒化膜との積層膜、またはＵＳＧ膜と酸素含有窒化膜との積層膜で形成することを特徴とする請求項４に記載のＣＭＯＳイメージセンサの製造方法。
【請求項６】
前記第１のＯＣＬパターンを、ＯＣＬマスクとポジ型フォトレジスト膜を利用して形成することを特徴とする請求項４に記載のＣＭＯＳイメージセンサの製造方法。
【請求項７】
前記第２のＯＣＬパターンを、ＯＣＬマスクとネガ型フォトレジスト膜を利用して形成することを特徴とする請求項４または６に記載のＣＭＯＳイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＭＯＳイメージセンサの製造方法に関し、特に、冗長モジュール（redundancy module）を備えたＣＭＯＳイメージセンサの製造方法に関する。
【背景技術】
【０００２】
一般に、ＣＭＯＳイメージセンサは、入射光を電気信号に変換する半導体素子であって、光を感知する光感知部分と、感知した光を電気信号に変換してデータ化するロジック回路部分とから構成されており、ＣＭＯＳ技術を利用して所定の画素数に応じたＭＯＳトランジスターを形成し、これを利用して順に出力を検出するスイッチング方式を採用する。また、光の感度を高めるために、イメージセンサ素子全体に対して光感知部分の面積が占める比率（fill factor）を大きくするための努力が成されているが、根本的にロジック回路部分を除去できないため、制限された面積下でのこのような努力には限界がある。したがって、光の感度を高めるために、光感知部分以外の領域に入射する光の経路を変更して、光感知部分に集光させる集光技術が登場し、この技術はマイクロレンズ形成技術と呼ばれる。また、カラーイメージを実現するためのイメージセンサは、外部からの光を受けて光電荷を生成及び蓄積する光感知部分の上に、カラーフィルタがアレイ状に配置されており、このようなカラーフィルタアレイ（Color Filter Array：以下、ＣＦＡと記す）は一般的に、赤（Red）、緑（Green）及び青（Blue）の三色のカラーフィルタからなる。
【０００３】
一方、ＣＭＯＳイメージセンサの画素数が増加するにしたがって、製造工程上の問題によって不良画素の発生も増加するため、ＣＭＯＳイメージセンサにもリペア（repair）用ヒューズを備えた冗長モジュールを搭載して不良画素を補償することが行われている。
【０００４】
図１Ａ及び図１Ｂは、冗長モジュールを備えた従来のＣＭＯＳイメージセンサの製造方法を説明するための断面図である。
【０００５】
図１Ａを参照すれば、半導体基板１０上にパッド領域Ａ及び冗長領域Ｂが画定され、冗長領域Ｂにはヒューズ１１が形成され、且つパッド領域Ａには絶縁膜１２を介在させてパッド１３が形成されている半導体構造において、パッド１３及び絶縁膜１２を覆うようにパッシベーション膜１４を形成する。ここで、パッシベーション膜１４は酸化膜と窒化膜との積層膜で形成される。次いで、図示していないが、画素領域にＣＦＡを形成し、半導体構造の全面上に平坦化膜としてフォトレジスト物質を塗布してオーバーコーティング層（over coating layer；以下、ＯＣＬと記す）を形成し、これをＯＣＬマスクを利用して露光及び現像して、パッド１３及びヒューズ１１と、これら周辺のパッシベーション膜１４との所定部分を露出させるようにＯＣＬパターン１５を形成する。その後、半導体構造の全面上に、ＯＣＬパターン１５を覆うように第１フォトレジスト膜を塗布によって形成し、これをパッド用マスクを利用して露光及び現像して、パッド１３及びヒューズ１１上のパッシベーション膜１４を露出させるように第１フォトレジストパターン１６を形成する。
【０００６】
次に、図１Ｂに示すように、第１フォトレジストパターン１６をマスクとして使用し、パッシベーション膜１４をエッチングしてパッド１３の一部を露出させると共に、ヒューズ１１上方の絶縁膜１２を露出させる。その後、公知の方法により第１フォトレジストパターン１６を除去し、半導体構造の全面上に、ＯＣＬパターン１５を覆うように第２フォトレジスト膜を塗布によって形成し、これをヒューズ用マスクを利用して露光及び現像してヒューズ１１を露出させるように第２フォトレジストパターン１７を形成する。次いで、第２フォトレジストパターン１７をマスクとして使用し、露出した絶縁膜１２をエッチングしてヒューズ１１の一部を露出させる。その後、図示していないが、ヒューズ１１の切断を行う。
【０００７】
しかし、上述した冗長モジュールのテストのために、パッド及びヒューズを露出させるには、３種類のマスクが必要であり、塗布、露光及び現像などの工程を各々３回行うことが必要であるため、生産コストが高くなり、工程が複雑になるという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上述した従来の問題点に鑑みてなされたものであって、パッド及びヒューズを露出させる時に用いられるマスクの数を減少させて、製造原価を低減すると共に、製造工程を単純化できるＣＭＯＳイメージセンサの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係るＣＭＯＳイメージセンサの製造方法は、半導体基板上にパッド領域及び冗長領域が画定され、該冗長領域にはヒューズが形成され、前記パッド領域には絶縁膜により前記ヒューズと電気的に絶縁されてパッドが形成されている半導体構造に、前記パッド及び前記絶縁膜上にパッシベーション膜を形成するステップと、該パッシベーション膜の上にパッド用マスクを利用してフォトレジストパターンを形成するステップと、該フォトレジストパターンをマスクとして使用し、前記パッド上の前記パッシベーション膜をエッチングして前記パッドの一部を露出させると共に、前記ヒューズ上の前記パッシベーション膜及び前記絶縁膜の一部をエッチングするステップと、前記フォトレジストパターンの上に、前記パッド及び前記パッドの周辺をマスキングし、且つ前記ヒューズ上の前記絶縁膜を露出させるようにＯＣＬパターンを形成するステップと、該ＯＣＬパターン及び前記フォトレジストパターンをマスクとして使用し、前記絶縁膜の露出された部分をエッチングして前記ヒューズを露出させた後、該ヒューズの切断を行うステップと、前記ＯＣＬパターン及び前記フォトレジストパターンを除去するステップとを含むことを特徴としている。
【００１０】
また、前記パッシベーション膜を、ＵＳＧ膜とプラズマ強化窒化膜との積層膜、またはＵＳＧ膜と酸素含有窒化膜との積層膜で形成し、ＯＣＬパターンを、ＯＣＬマスクとポジ型フォトレジスト膜を利用して形成してもよい。
【００１１】
また、本発明に係る別のＣＭＯＳイメージセンサの製造方法は、半導体基板上にパッド領域及び冗長領域が画定され、該冗長領域にはヒューズが形成され、前記パッド領域には絶縁膜により前記ヒューズと電気的に絶縁されてパッドが形成されている半導体構造に、前記パッド及び前記絶縁膜の上にパッシベーション膜を形成するステップと、該パッシベーション膜の上にパッド用マスクを利用してフォトレジストパターンを形成するステップと、前記フォトレジストパターンの上に、前記パッド及び前記パッドの周辺をマスキングし、且つ前記ヒューズ上の前記パッシベーション膜を露出させるように第１のＯＣＬパターンを形成するステップと、該第１のＯＣＬパターン及び前記フォトレジストパターンをマスクとして使用して、前記ヒューズ上の前記パッシベーション膜及び前記絶縁膜をエッチングして前記ヒューズを露出させた後、該ヒューズの切断を行うステップと、前記第１のＯＣＬパターンを除去するステップと、前記フォトレジストパターン上に前記ヒューズをマスキングし、且つ前記パッド上の前記パッシベーション膜を露出させるように第２のＯＣＬパターンを形成するステップと、該第２のＯＣＬパターン及び前記フォトレジストパターンをマスクとして使用し、前記パッシベーション膜の露出された部分をエッチングして前記パッドを露出させるステップと、前記第２のＯＣＬパターン及び前記フォトレジストパターンを除去するステップとを含むことを特徴としている。
【００１２】
また、前記パッシベーション膜を、ＵＳＧ膜とプラズマ強化窒化膜との積層膜、またはＵＳＧ膜と酸素含有窒化膜との積層膜で形成し、第１のＯＣＬパターンを、ＯＣＬマスクとポジ型フォトレジスト膜を利用して形成し、第２のＯＣＬパターンを、ＯＣＬマスクとネガ型フォトレジスト膜を利用して形成してもよい。
【発明の効果】
【００１３】
本発明によれば、ヒューズ用マスクを使用せずに、ＯＣＬパターンを変更し、パッドを保護した状態でヒューズの露出及び切断を行うことができるので、マスク数の減少と共に、ヒューズ用フォトレジストパターン形成などの工程を省略できるので、製造原価を低減できると共に、製造工程を単純化できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る実施の形態について、添付する図面を参照しながら説明する。
【００１５】
図２Ａないし図２Ｃは、本発明の実施の形態に係るＣＭＯＳイメージセンサのパッド及びヒューズを露出させる工程を示す断面図である。ここで、従来のＣＭＯＳイメージセンサと同じ構成要素に対しては同じ符号を付している。
【００１６】
図２Ａを参照すれば、半導体基板１０の上にパッド領域Ａ及び冗長領域Ｂが画定され、冗長領域Ｂにはヒューズ１１が形成され、且つパッド領域Ａには絶縁膜１２を介在させてパッド１３が形成されている半導体構造の上に、パッド１３を覆い、且つ半導体構造の表面を平坦化するように比較的厚くパッシベーション膜１４Ａを形成する。ここで、パッシベーション膜１４Ａは、従来技術とは異なって、ＵＳＧ（Undoped Silicon Glass）膜とプラズマ強化（Plasma Enhanced；ＰＥ）窒化膜との積層膜、またはＵＳＧ膜と酸素含有窒化膜（oxynitride）との積層膜からなる。次いで、パッシベーション膜１４Ａの上に第１フォトレジスト膜を塗布によって形成し、パッド用マスクを利用して露光及び現像して、パッド１３及びヒューズ１１上のパッシベーション膜１４Ａを露出させるように第１フォトレジストパターン１６を形成する。次いで、第１フォトレジストパターン１６をマスクとして使用し、パッド１３上の露出されたパッシベーション膜１４Ａをエッチングして、パッド１３を露出させると同時に、ヒューズ１１上方の露出されたパッシベーション膜１４Ａと絶縁膜１２とを一部エッチングする。
【００１７】
次に、図２Ｂに示すように、半導体構造の全面上にＯＣＬを塗布し、従来技術と同様のＯＣＬマスクとポジ（positive）型フォトレジスト膜とを利用して、ＯＣＬをパターニングして、パッド１３及びその周辺をマスキングし、且つヒューズ１１上の絶縁膜１２を露出させるようにＯＣＬパターン１５Ａを形成する。次いで、ＯＣＬパターン１５Ａと第１フォトレジストパターン１６とをマスクとして使用し、絶縁膜１２の露出された部分をエッチングしてヒューズ１１を露出させる。その後、図示されていないが、ヒューズ１１の切断を行う。この場合、ＯＣＬパターン１５Ａによりパッド１３が保護されており、パッド１３の損傷などの問題が発生しないので、安定したレーザーリペアが可能である。その後、図２Ｃに示すように、ＯＣＬパターン１５Ａと第１フォトレジストパターン１６とを除去してパッド１３を再び露出させ、図示していないが、パッド１３を使用してイメージセンサのテストを行う。
【００１８】
上記した実施の形態によれば、パッド用マスクを利用したフォトレジストパターンによりパッドを露出させ、再度ＯＣＬパターンによりパッド部分をマスキングした後、ヒューズの露出及び切断を行なうことによって、ヒューズ用マスクが不要となり、ヒューズ用マスクを使用して第２フォトレジストパターンを形成するための一連の塗布、露光及び現像などの工程を省略できるので、製造原価を低減でき、製造工程を単純化できる効果が得られる。また、ヒューズの露出及び切断の時、ＯＣＬパターンによりパッドが保護されるので、安定したレーザーリペアが可能となる。
【００１９】
一方、上記した実施の形態とは異なって、パッシベーション膜１４Ａ及びパッド用マスクによる第１フォトレジストパターン１６の形成後、パッドを露出する前に、ＯＣＬパターン１５Ａを形成してヒューズの露出及び切断を行った後、ＯＣＬパターン１５Ａを除去して再度、ＯＣＬマスクとネガ（negative）型フォトレジスト膜とを利用して、パッド部分を露出させ、且つヒューズ部分をマスキングするように別のＯＣＬパターンを形成した後、パッドの露出を行うことによって、パッド及びヒューズを露出させるために、それぞれ独立にエッチングが行われるようにしてもよい。
【００２０】
なお、本発明は、上記の実施の形態として開示した範囲に限定されるものではない。本発明に係る技術的思想から逸脱しない範囲内で、種々の改良、変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００２１】
【図１Ａ】従来の冗長モジュールを備えたＣＭＯＳイメージセンサの製造方法を説明するための断面図である。
【図１Ｂ】従来の冗長モジュールを備えたＣＭＯＳイメージセンサの製造方法における図１Ａに続く工程を説明するための断面図である。
【図２Ａ】本発明の実施の形態に係る冗長モジュールを備えたＣＭＯＳイメージセンサの製造方法を説明するための断面図である。
【図２Ｂ】本発明の実施の形態に係る冗長モジュールを備えたＣＭＯＳイメージセンサの製造方法における図２Ａに続く工程を説明するための断面図である。
【図２Ｃ】本発明の実施の形態に係る冗長モジュールを備えたＣＭＯＳイメージセンサの製造方法における図２Ｂに続く工程を説明するための断面図である。
【符号の説明】
【００２２】
１０      半導体基板
１１      ヒューズ
１２      絶縁膜
１３      パッド
１４、１４Ａ    パッシベーション膜
１５、１５Ａ    ＯＣＬパターン
１６、１７      フォトレジストパターン
【図１Ａ】
2004327956.tif 000003
【図１Ｂ】
2004327956.tif 000004
【図２Ａ】
2004327956.tif 000005
【図２Ｂ】
2004327956.tif 000006
【図２Ｃ】
2004327956.tif 000007