(57)【要約】【課題】記憶装置からビットマップイメージデータをラインデータごとに読み出して、処理対象のラインデータに隣接するラインデータを参照して圧縮処理を行なう圧縮回路に転送するデータ転送装置において、処理対象のラインデータに隣接するラインデータを一時的に記憶するための記憶装置を省く。【解決手段】処理対象のラインデータの前記記憶装置上のアドレスを格納する第１の記憶手段と、前記処理対象のラインデータに隣接するラインデータの前記記憶装置上のアドレスを格納する第２の記憶手段と、前記第１の記憶手段に格納されたアドレスに対応するラインデータを前記記憶装置から読み出して前記圧縮回路に転送後、あるいは、転送前に、前記第２の記憶手段に格納されたアドレスに対応するラインデータを前記記憶装置から読み出して前記圧縮回路に転送する転送手段とを備えることを特徴とするデータ転送装置。【選択図】  図２
2004291463.tif 000002
【特許請求の範囲】
【請求項１】
記憶装置からビットマップイメージデータをラインデータごとに読み出して、処理対象のラインデータに隣接するラインデータを参照して圧縮処理を行なう圧縮回路に転送するデータ転送装置であって、
処理対象のラインデータの前記記憶装置上のアドレスを格納する第１の記憶手段と、
前記処理対象のラインデータに隣接するラインデータの前記記憶装置上のアドレスを格納する第２の記憶手段と、
前記第１の記憶手段に格納されたアドレスに対応するラインデータを前記記憶装置から読み出して前記圧縮回路に転送した後、あるいは、転送する前に、前記第２の記憶手段に格納されたアドレスに対応するラインデータを前記記憶装置から読み出して前記圧縮回路に転送する転送手段とを備えることを特徴とするデータ転送装置。
【請求項２】
請求項１に記載のデータ転送装置において、
前記第１の記憶手段はアドレスカウンタで構成することを特徴とするデータ転送装置。
【請求項３】
請求項２に記載のデータ転送装置において、
前記転送手段は、前記第２の記憶手段に格納されたアドレスに対応するラインデータを前記記憶装置から読み出して前記圧縮回路に転送した後に、前記第２の記憶手段の内容を、前記第１の記憶手段であるアドレスカウンタが示すアドレスで更新し、前記アドレスカウンタをインクリメントすることを特徴とするデータ転送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ転送装置に係り、特に、記憶装置からビットマップイメージデータをラインデータごとに読み出して、処理対象のラインデータに隣接するラインデータを参照して圧縮処理を行なう圧縮回路に転送するデータ転送装置に関する。
【０００２】
【従来の技術】
レーザプリンタ等のページプリンタは、ホストコンピュータから出力されるプリンタ制御言語で記載された印刷データを受信し、ビットマップイメージデータに変換する画像処理部と、ビットマップイメージデータに基づいて印刷用紙等の印刷媒体上に印刷を行なう印刷機構とを備えて構成される。
【０００３】
ページプリンタの印刷機構ではページごとに印刷が行なわれるため、印刷機構が印刷を開始するときには、１ページ分のビットマップイメージデータが用意されていなければならない。このため、画像処理部では、１ページ分のビットマップイメージデータを一時的に保存しておく必要がある。
【０００４】
ところが、ページプリンタが、高解像度の画像、あるいは、カラーの画像を取り扱う場合等には、１ページ分のビットマップイメージデータは膨大なデータ量となり、画像処理部が備える記憶容量ではまかないきれなくなる。
【０００５】
このため、高解像度の画像、カラーの画像等を取り扱うページプリンタの画像処理部では、ビットマップイメージデータを圧縮して一時的に保存するようにしている。
【０００６】
ビットマップイメージデータの圧縮アルゴリズムは種々の手法が提案されているが、ビットマップイメージデータを構成するラインデータの各画素について、上左右の画素を参照し、上左右の画素との一致不一致、右隣の画素との差分等に基づいて圧縮する手法が実用化されている。この圧縮処理は、例えば、画像処理部が備えるメモリコントローラにおいて、ハードウェア的に行なわれている。
【０００７】
図３は、このようなアルゴリズムを用いた従来の画像処理部の圧縮処理を説明するためのブロック図である。
【０００８】
図示しないＣＰＵが生成したビットマップイメージデータは、バンド単位でＲＡＭ１３０に格納される。
【０００９】
メモリコントローラ１１０のＤＭＡ処理部１１１は、ＲＡＭ１３０に格納されたビットマップイメージデータを１ラインずつ圧縮部１１２にＤＭＡ転送する。この１ラインが圧縮処理の単位となる。このため、ＤＭＡ処理部１１１は、圧縮処理の対象となるラインデータの先頭アドレスを指し示すアドレスカウンタ１１１ａを備えており、順次ＲＡＭ１３０から読み出して圧縮処理を行なえるようになっている。
【００１０】
本アルゴリズムでは、対象となる画素の上左右の画素を参照して圧縮を行なうため、処理対象のラインデータの一つ前のラインデータも必要となる。このため、メモリコントローラ１１０には、ラインデータを一時的に保存するためのＳＲＡＭ１１３が備えられている。
【００１１】
ＤＭＡ処理部１１１は、処理対象のラインデータを圧縮部１１２に転送するとともに、ＳＲＡＭ１１３から処理対象のラインデータの一つ前のラインデータを読み出して圧縮部１１２に転送する。そして、ＳＲＡＭ１１３の内容を処理対象のラインデータに更新する。また、アドレスカウンタ１１１ａをインクリメントする。
【００１２】
圧縮部１１２は、転送された処理対象のラインデータと一つ前のラインデータとを用いて圧縮処理を行なう。圧縮されたラインデータは、ＤＭＡ処理部１１１により、ＲＡＭ１３０にＤＭＡ転送され、バンド単位で格納される。
【００１３】
【発明が解決しようとする課題】
このように、本圧縮アルゴリズムは、圧縮処理対象となるラインデータに隣接する他のラインデータ上の画素を参照して圧縮を行なうため、他のラインデータを一時的に保存する必要がある。
【００１４】
したがって、このための記憶装置が必要になり、圧縮処理を行なうメモリコントローラ等の半導体装置の製造コストが上昇する。また、記憶装置を配置する分、半導体装置の面積も大きくなる。
【００１５】
本発明は、記憶装置からビットマップイメージデータをラインデータごとに読み出して、処理対象のラインデータに隣接するラインデータを参照して圧縮処理を行なう圧縮回路に転送するデータ転送装置において、処理対象のラインデータに隣接するラインデータを一時的に記憶するための記憶装置を省くことを目的とする。
【００１６】
【課題を解決するための手段】
上記課題を解決するため、本発明は、
記憶装置からビットマップイメージデータをラインデータごとに読み出して、処理対象のラインデータに隣接するラインデータを参照して圧縮処理を行なう圧縮回路に転送するデータ転送装置であって、
処理対象のラインデータの前記記憶装置上のアドレスを格納する第１の記憶手段と、
前記処理対象のラインデータに隣接するラインデータの前記記憶装置上のアドレスを格納する第２の記憶手段と、
前記第１の記憶手段に格納されたアドレスに対応するラインデータを前記記憶装置から読み出して前記圧縮回路に転送した後、あるいは、転送する前に、前記第２の記憶手段に格納されたアドレスに対応するラインデータを前記記憶装置から読み出して前記圧縮回路に転送する転送手段とを備えることを特徴とする。
【００１７】
本発明によれば、処理対象となるラインデータに隣接するラインデータを記憶装置から読み出して圧縮回路に転送するために、隣接するラインデータを一時的に格納するための記憶装置が不要となる。
【００１８】
ここで、前記第１の記憶手段はアドレスカウンタで構成することができる。
【００１９】
このとき、前記転送手段は、前記第２の記憶手段に格納されたアドレスに対応するラインデータを前記記憶装置から読み出して前記圧縮回路に転送した後に、前記第２の記憶手段の内容を、前記第１の記憶手段であるアドレスカウンタが示すアドレスで更新し、前記アドレスカウンタをインクリメントする。
【００２０】
【発明の実施の形態】
本発明の実施の形態について図面を参照して説明する。
【００２１】
図１は、本発明を適用したページプリンタの構成を示すブロック図である。本プリンタは、ホストコンピュータから印刷制御言語で記載された印刷データを受信し、ビットマップイメージデータに変換する画像処理部１と、ビットマップイメージデータに基づいて印刷用紙等の印刷媒体上に印刷を行なう印刷機構２とを備えて構成される。
【００２２】
画像処理部１において、ホストコンピュータから送られた印刷データは入力インタフェース５０で受信し、ＣＰＵ２０がＲＯＭ４０に記録されたプログラムに従ってビットマップイメージデータに展開し、ＲＡＭ３０にバンドごとに格納していく。メモリコントローラ１０は、格納されたビットマップイメージデータを順次読み込んで、圧縮処理により容量を減らして、ＲＡＭ３０に格納していく。
【００２３】
圧縮されたビットマップイメージデータがＲＡＭ３０に格納されると、元のビットマップイメージデータはＲＡＭ３０から消去することができるため、１ページ分のビットマップイメージデータを格納するだけの記憶容量を備えていなくても、高解像度の画像、カラーの画像等の画像データを扱えるようになっている。
【００２４】
圧縮されたビットマップイメージデータは、１ページ分のデータがそろうと、メモリコントローラ１０により、ビデオインタフェース６０にＤＭＡ転送される。ビデオインタフェース６０は、圧縮されたビットマップイメージを伸張して印刷機構２に転送し、印刷機構２がこのビットマップイメージに従って印刷を行なう。
【００２５】
本実施例において、ビットマップイメージデータの圧縮アルゴリズムは、ビットマップイメージデータを構成するラインデータの各画素について、上左右の画素を参照し、上左右の画素との一致不一致、右隣の画素との差分等に基づいて圧縮する手法が採用されている。この圧縮処理は、メモリコントローラ１０が備える圧縮部１２において、ハードウェア的に行なわれる。なお、下左右の画素を参照して圧縮する手法を用いてもよい。
【００２６】
図２は、本実施形態における画像処理部１の圧縮処理を説明するためのブロック図である。
【００２７】
ＣＰＵ２０が生成したビットマップイメージデータは、バンド単位でＲＡＭ３０に格納される。
【００２８】
メモリコントローラ１０のＤＭＡ処理部１１は、処理対象となるラインの先頭アドレスを指し示す従来のアドレスカウンタ１１ａに加え、処理対象となるラインの一つ前の先頭アドレスを格納する前ラインアドレスレジスタ１１ｂを備えている。
【００２９】
ＤＭＡ処理部１１は、アドレスカウンタ１１ａで示されたラインデータをＲＡＭ３０から圧縮部１２にＤＭＡ転送すると、前ラインアドレスレジスタ１１ｂに格納されているアドレスに対応するラインデータをＲＡＭ３０から圧縮部１２にＤＭＡ転送する。このラインデータは、先にＤＭＡ転送された処理対象のラインの一つ前のラインデータである。なお、ＤＭＡ転送する順番は逆でもかまわない。
【００３０】
そして、前ラインアドレスレジスタ１１ｂを、アドレスカウンタ１１ａの内容で更新し、アドレスカウンタ１１ａをインクリメントする。なお、前ラインアドレスレジスタ１１ｂもカウンタで構成し、アドレスカウンタ１１ａとあわせてインクリメントするようにしてもよい。
【００３１】
圧縮部１２は、ＤＭＡ処理部１１によりＤＭＡ転送された処理対象のラインデータと一つ前のラインデータとを用いて圧縮処理を行なう。圧縮されたラインデータは、ＤＭＡ処理部１１により、ＲＡＭ３０にＤＭＡ転送され、バンド単位で格納される。
【００３２】
一つのラインデータを処理するために、ＲＡＭ３０から圧縮部１２へのＤＭＡ転送が２回必要となるが、ＲＡＭ３０とメモリコントローラ１０との間の転送速度が十分速ければ（例えば、ＤＭＡ処理部１１と圧縮部１２との間の転送速度の２倍以上）、従来と同様の処理時間で圧縮を行なうことができる。これは、近年、実用化されているＤＤＲ  ＳＤＲＡＭ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ  Ｓｙｎｃｈｒｏｎｏｕｓ  ＤＲＡＭ）等の高速ＲＡＭを用いることにより実現することができる。
【００３３】
このように、本発明によれば、隣接するラインデータを一時的に記憶するための記憶装置を省くことができる。
【図面の簡単な説明】
【図１】本発明を適用したページプリンタの構成を示すブロック図。
【図２】本発明の画像処理部の圧縮処理を説明するためのブロック図。
【図３】従来の画像処理部の圧縮処理を説明するためのブロック図。
【符号の説明】
１…画像処理部、２…印刷機構、１０…メモリコントローラ、１１…メモリコントローラ、１１…ＤＭＡ処理部、１１ａ…アドレスカウンタ、１１ｂ…前ラインアドレスレジスタ、１２…圧縮部、５０…入力インタフェース、６０…ビデオインタフェース、１１０…メモリコントローラ、１１１ａ…アドレスカウンタ、１１１…ＤＭＡ処理部、１１２…圧縮部
【図１】
2004291463.tif 000003
【図２】
2004291463.tif 000004
【図３】
2004291463.tif 000005