(57)【要約】【課題】固相結晶法を利用したフレキシブル基板ＴＦＴの製造において、レーザアニール法を利用して製造されたＴＦＴと同等の高性能ＴＦＴを得る。【解決手段】工程３０２において、平坦面を備えた金属薄膜基板が供給される。工程３０４において、上記基板の表面に平坦化処理が施される。工程３０６において、上記平坦化された金属薄膜基板の表面に絶縁層が積層される。工程３０８において、上記絶縁層上に非晶質シリコン層が積層される。工程３１０において、上記非晶質シリコン層を固相結晶化法でアニール処理して多結晶シリコンを生成させる。工程３１２において、上記多結晶シリコン層上にゲート絶縁膜を熱成長させる。工程３１４において、トランジスタのゲート領域、ソース領域及びドレイン領域を形成する。【選択図】　図２
2004048005.tif 000002
【特許請求の範囲】
【請求項１】
フレキシブル基板上に薄膜トランジスタを形成する方法であって、
平坦面を有する金属薄膜基板を供給する工程と、
上記金属薄膜基板上に、非晶質シリコン膜を積層する工程と、
上記非晶質シリコン膜をアニール処理して多結晶シリコン膜を形成する工程と、
上記多結晶シリコン膜上にゲート絶縁膜を熱成長させる工程とを有する方法。
【請求項２】
上記非晶質シリコン膜をアニール処理して多結晶シリコン膜を形成する工程は、７００℃以上の温度でアニール処理する工程を含む、請求項１に記載の方法。
【請求項３】
上記非晶質シリコン膜をアニール処理して多結晶シリコン膜を形成する工程は、固相結晶化アニール処理を用いる工程を含む、請求項２に記載の方法。
【請求項４】
上記非晶質シリコン膜をアニール処理して多結晶シリコン膜を形成する工程は、レーザ照射水平成長アニール処理を用いる工程を含む、請求項１に記載の方法。
【請求項５】
上記金属薄膜基板表面を平坦化する工程と、
上記平坦化された金属薄膜基板表面上に電気絶縁層を積層する工程とをさらに有し、
上記非晶質シリコン膜を積層する工程は、上記絶縁層上に非晶質膜を積層する工程を含む、請求項１に記載の方法。
【請求項６】
上記シリコン膜をパターニングして、シリコンの島状領域を形成する工程をさらに有し、
上記ゲート絶縁膜を熱成長させる工程は、上記シリコンの島状領域上にゲート絶縁膜を熱成長させる工程を含む、請求項５に記載の方法。
【請求項７】
トランジスタのゲート領域と、ソース領域と、ドレイン領域とを形成する工程をさらに含む、請求項６に記載の方法。
【請求項８】
上記平坦面を有する金属薄膜基板を供給する工程は、チタニウム、インコネル合金、ステンレス鋼及びコバール合金を含む群から選択される少なくとも１種の金属薄膜材料を供給する工程を含む、請求項１に記載の方法。
【請求項９】
上記平坦面を有する金属薄膜基板を供給する工程は、１０μｍ以上、５００μｍ以下の厚さを有する金属薄膜を供給する工程を含む、請求項８に記載の方法。
【請求項１０】
上記平坦面を有する金属薄膜基板を供給する工程は、５０μｍ以上、２５０μｍ以下の厚さを有する金属薄膜を供給する工程を含む、請求項９に記載の方法。
【請求項１１】
上記平坦面を有する金属薄膜基板を供給する工程は、１００μｍ以上、２００μｍ以下の厚さを有する金属薄膜を供給する工程を含む、請求項１０に記載の方法。
【請求項１２】
上記金属薄膜基板表面を平坦化する工程は、上記金属薄膜基板表面を化学的機械研磨する工程を含む、請求項５に記載の方法。
【請求項１３】
上記金属薄膜基板表面を化学的機械研磨する工程は、約２００ｎｍ以下の平均表面粗さまで研磨する工程を含む、請求項１２に記載の方法。
【請求項１４】
上記金属薄膜基板表面を平坦化する工程は、上記金属薄膜基板表面上に誘電材料をスピンコートする工程を含む、請求項５に記載の方法。
【請求項１５】
上記金属薄膜基板表面上に誘電材料をスピンコートする工程は、２００ｎｍ以上、５００ｎｍ以下の厚さを有する誘電体層を形成する工程を含む、請求項１４に記載の方法。
【請求項１６】
上記金属薄膜基板表面上に誘電材料をスピンコートする工程は、スピンオングラス用材料から誘電体層を形成する工程を含む、請求項１４に記載の方法。
【請求項１７】
上記平坦化された金属薄膜基板表面上に電気絶縁層を積層する工程は、ＳｉＯ２　、ＳｉＮｘ　及びＳｉＯＮを含む群から選択される少なくとも１種の材料を用いて電気絶縁層を積層する工程を含む、請求項５に記載の方法。
【請求項１８】
上記平坦化された金属薄膜基板表面上に電気絶縁層を積層する工程は、０．５μｍ以上、２μｍ以下の厚さを有する絶縁層を積層する工程を含む、請求項１７に記載の方法。
【請求項１９】
上記平坦化された金属薄膜基板表面上に電気絶縁層を積層する工程は、０．５μｍ以上、１．５μｍ以下の厚さを有する絶縁層を積層する工程を含む、請求項１８に記載の方法。
【請求項２０】
上記平坦化された金属薄膜基板表面上に電気絶縁層を積層する工程は、０．５μｍ以上、１μｍ以下の厚さを有する絶縁層を積層する工程を含む、請求項１９に記載の方法。
【請求項２１】
上記非晶質シリコン膜を積層した後、しきい電圧を調節するために上記非晶質シリコンへＰ型ドーピングを行う工程をさらに有する、請求項１に記載の方法。
【請求項２２】
上記固相結晶化アニール処理を用いる工程は、加熱炉及び急速昇温アニール処理を含む群から選択される少なくとも１種の処理を用いる工程を含む、請求項３に記載の方法。
【請求項２３】
７００℃以上で行われる上記非晶質シリコン膜をアニール処理する工程は、７００℃以上、１０００℃以下、２秒以上、３０分以下でアニール処理する工程を含む、請求項２２に記載の方法。
【請求項２４】
上記７００℃以上で行われる非晶質シリコン膜をアニール処理する工程は、７５０℃以上、９５０℃以下、２秒以上、３０分以下でアニール処理する工程を含む、請求項２３に記載の方法。
【請求項２５】
上記ゲート絶縁膜を熱成長させる工程は、第１の薄膜多結晶シリコン層を形成する工程と、
上記第１の膜層を熱酸化する工程とを含む、請求項１に記載の方法。
【請求項２６】
上記第１の膜層を熱酸化する工程は、９００℃以上、１１５０℃以下、２分以上、６０分以下でアニール処理する工程を含む、請求項２５に記載の方法。
【請求項２７】
上記第１の薄膜多結晶シリコン層を形成する工程は、１０ｎｍ以上、１００ｎｍ以下の厚さを有する第１の膜層を形成する工程を含む、請求項２６に記載の方法。
【請求項２８】
上記ゲート絶縁膜を熱成長させる工程は、上記第１の膜上に酸化物の第２の層をプラズマ積層する工程をさらに含む、請求項２５に記載の方法。
【請求項２９】
上記第１の膜層を形成する工程は、１０ｎｍ以上、５０ｎｍ以下の厚さを有する第１の膜層を積層する工程を含む、請求項２８に記載の方法。
【請求項３０】
上記第１の膜層を積層する工程は、２０ｎｍ以上、３０ｎｍ以下の厚さを有する層を積層する工程を含む、請求項２９に記載の方法。
【請求項３１】
上記第１の膜上に酸化物の第２の層をプラズマ積層する工程は、４０ｎｍ以上、１００ｎｍ以下の厚さを有する層を積層する工程を含む、請求項２８または２９に記載の方法。
【請求項３２】
上記第１の膜上に酸化物の第２の層をプラズマ積層する工程は、５０ｎｍ以上、７０ｎｍ以下の厚さを有する層を積層する工程を含む、請求項３１に記載の方法。
【請求項３３】
上記第１の膜上に酸化物の第２の層をプラズマ積層する工程は、ＴＥＯＳ−ＳｉＯ２　材料を積層する工程を含む、請求項２８に記載の方法。
【請求項３４】
上記シリコン膜をパターニングして、シリコンの島状領域を形成する工程は、上記非晶質シリコン膜のアニール処理後に、多結晶島状領域にパターニングする工程を含む、請求項６に記載の方法。
【請求項３５】
上記シリコン膜をパターニングして、シリコンの島状領域を形成する工程は、上記非晶質シリコン膜のアニール処理前に、非晶質シリコンの島状領域にパターニングする工程を含む、請求項６に記載の方法。
【請求項３６】
上記非晶質シリコン膜を積層する工程は、２５ｎｍ以上、１５０ｎｍ以下の厚さを有する非晶質シリコン膜を積層する工程を含む、請求項１に記載の方法。
【請求項３７】
上記非晶質シリコン膜を積層する工程は、２５ｎｍ以上、１００ｎｍ以下の厚さを有する非晶質シリコン膜を積層する工程を含む、請求項３６に記載の方法。
【請求項３８】
上記非晶質シリコン膜を積層する工程は、３５ｎｍ以上、６０ｎｍ以下の厚さを有する非晶質シリコン膜を積層する工程を含む、請求項３７に記載の方法。
【請求項３９】
フレキシブル基板上に薄膜トランジスタを形成する方法であって、
平坦面を有する金属薄膜基板を供給する工程と、
上記金属薄膜基板の表面を平坦化する工程と、
上記平坦化された金属薄膜基板表面上に電気絶縁層を積層する工程と、
上記電気絶縁層上に非晶質シリコン膜を積層する工程と、
上記非晶質シリコン膜を７００℃以上の温度でアニール処理して多結晶シリコン膜を形成する工程と、
ゲート絶縁膜を熱成長させる工程とを含む方法。
【請求項４０】
フレキシブル基板上に形成された薄膜トランジスタであって、
平坦面を有する金属薄膜基板と、
上記金属薄膜基板表面上に積層された電気絶縁層と、
上記電気絶縁層上の多結晶シリコン膜から形成されたドレイン領域、ソース領域及びチャネル領域と、
上記多結晶シリコン膜上に積層され、１．４以上、１．６以下の屈折率を有するゲート絶縁酸化膜と、
上記ゲート絶縁酸化膜上に積層されたゲート電極とを有する薄膜トランジスタ。
【請求項４１】
上記金属薄膜基板は、１０μｍ以上、５００μｍ以下の厚さを有する、請求項４０に記載の薄膜トランジスタ。
【請求項４２】
上記金属薄膜基板は、５０μｍ以上、２５０μｍ以下の厚さを有する、請求項４１に記載の薄膜トランジスタ。
【請求項４３】
上記金属薄膜基板は、１００μｍ以上、２００μｍ以下の厚さを有する、請求項４２に記載の薄膜トランジスタ。
【請求項４４】
上記金属薄膜基板の表面は、約２００ｎｍ以下の平均表面粗さを有する、請求項４０に記載の薄膜トランジスタ。
【請求項４５】
上記金属薄膜基板上に積層され、２００ｎｍ以上、５００ｎｍ以下の厚さを有するスピンコート誘電材料をさらに有する、請求項４０に記載の薄膜トランジスタ。
【請求項４６】
上記スピンコート誘電材料は、スピンオングラス用材料である、請求項４５に記載の薄膜トランジスタ。
【請求項４７】
上記電気絶縁層は、ＳｉＯ２　、ＳｉＮｘ　及びＳｉＯＮを含む群から選択される少なくとも１種の材料から形成されている、請求項４０に記載の薄膜トランジスタ。
【請求項４８】
上記電気絶縁層は、０．５μｍ以上、２μｍ以下の厚さを有する、請求項４７に記載の薄膜トランジスタ。
【請求項４９】
上記電気絶縁層は、０．５μｍ以上、１．５μｍ以下の厚さを有する、請求項４８に記載の薄膜トランジスタ。
【請求項５０】
上記電気絶縁層は、０．５μｍ以上、１μｍ以下の厚さを有する、請求項４９に記載の薄膜トランジスタ。
【請求項５１】
上記多結晶シリコン膜は、２５ｎｍ以上、１５０ｎｍ以下の厚さを有する、請求項４０に記載の薄膜トランジスタ。
【請求項５２】
上記多結晶シリコン膜は、２５ｎｍ以上、１００ｎｍ以下の厚さを有する、請求項５１に記載の薄膜トランジスタ。
【請求項５３】
上記多結晶シリコン膜は、３５ｎｍ以上、６０ｎｍ以下の厚さを有する、請求項５２に記載の薄膜トランジスタ。
【請求項５４】
上記ゲート絶縁酸化膜は、１０ｎｍ以上、１００ｎｍ以下の厚さを有する、請求項４０に記載の薄膜トランジスタ。
【請求項５５】
上記ゲート絶縁酸化膜は、
１．４以上、１．６以下の屈折率を有する第１の酸化膜層と、
上記第１の酸化膜層上に積層され、１．４以上、２以下の屈折率を有する第２の酸化膜層とを含む、請求項４０または５４に記載の薄膜トランジスタ。
【請求項５６】
上記第１の酸化膜層は、２０ｎｍ以上、３０ｎｍ以下の厚さを有する、請求項５５に記載の薄膜トランジスタ。
【請求項５７】
上記第２の酸化膜層は、４０ｎｍ以上、１００ｎｍ以下の厚さを有する、請求項５５に記載の薄膜トランジスタ。
【請求項５８】
上記第２の酸化膜層は、５０ｎｍ以上、７０ｎｍ以下の厚さを有する、請求項５７に記載の薄膜トランジスタ。
【請求項５９】
上記第２の酸化膜層は、ＳｉＯ２　材料から形成されている、請求項５５に記載の薄膜トランジスタ。
【請求項６０】
上記第１の酸化膜層は、ＳｉＯ２　材料から形成されている、請求項５５に記載の薄膜トランジスタ。
【請求項６１】
上記金属薄膜基板は、チタニウム、インコネル合金、ステンレス鋼及びコバール合金を含む群から選択される少なくとも１種の材料から形成されている、請求項４０に記載の薄膜トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路（ＩＣ）や液晶ディスプレイ（ＬＣＤ）の製法に関し、特に、金属薄膜基板上に形成された薄膜トランジスタ（ＴＦＴｓ）及びその製造方法に関する。
【０００２】
【従来の技術】
高品位多結晶シリコン素材は、集積回路と液晶ディスプレイのような微細電子素子とに用いられる高性能薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」ともいう。）の構成要素となる。多結晶シリコン素材の品位が高くなればなるほど、すなわち、その品位が単結晶シリコン素材の品位に近づけば近づくほど、結果として得られる素子の性能は良くなる。そのため、表示装置や他の電子素子に使用される高品位多結晶シリコン素材を得る方法を開発することが望まれている。
【０００３】
上記素子の性能は、活性層に使用される結晶の品位のみならず、その活性層を被覆するゲート絶縁膜の品位によっても影響を受ける。上記ゲート絶縁体と多結晶シリコン層との間に形成される界面の性質と同様、ゲート絶縁体の物質単体（ｂｕｌｋ）としての性質も、上記電子素子を駆動するためには、非常に重要である。単結晶シリコン素子や多結晶シリコン素子にとって、最良のゲート絶縁膜はＳｉＯ２　であり、物質単体として、あるいは界面状態においても優れた性質を備えた高品位ＳｉＯ２　薄膜を得る最良の方法は、熱酸化法である。
【０００４】
シリコン製基板は、約１２００℃に達する熱処理に耐えうる十分に高い融点を持つ。従って、９００〜１１５０℃における熱酸化処理は、シリコンウェハーに適用可能である。しかし、一般的にＬＣＤ、あるいは柔軟性や適合性を要する微細構造などのように、基板がプラスチックやガラスで形成されている場合、加熱しうる最大の処理温度範囲は、かなり低温域に限られてしまう。
【０００５】
プラスチック等に代わる基板素材の使用は、他の方法では作り得ない新しい製品の実現を可能とすることから関心が寄せられている。特に関心を集めている技術分野に基板の柔軟性が挙げられる。ここでいう柔軟性とは、微細な素子構造（ｍｉｃｒｏｓｙｓｔｅｍｓ）が屈曲、追随することができる能力、すなわち、外部から「応力（ストレス）」が加わっても素子の機能を完全に保つことができる能力である。この特性を持つ基板素材は、様々な単一機能製品の製造や、様々な外界の環境下においてもその機能を維持しうる丈夫な製品の製造を可能にすることができる。従って、外界からの応力にほとんど影響を受けないほど丈夫であり、且つ、高性能であり、且つ、低コストで製造することができるＴＦＴ微細電子素子を組み込んでいる電子機器、センサ、あるいは他の製品を備えたディスプレイのような微細構造を開発することが望まれている。
【０００６】
超高性能トランジスタは、レーザアニール法によって、様々な基板上での形成が可能である。しかし、この技術は、一般的に、固相結晶法（Ｓｏｌｉｄ−Ｐｈａｓｅ−Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ　：以下、「ＳＰＣ」ともいう。）に比べてかなりコストが高くつくという問題がある。しかし、固相結晶法の場合、アニール処理温度は、ガラス製基板を用いる場合の温度に制限されてしまうため、レーザーアニール法によって得られる性能を得ることはできない。
【０００７】
【非特許文献１】
“Ｈｉｇｈ−Ｍｏｂｉｌｉｔｙ　Ｐｏｌｙ−Ｓｉ　ＴＦＴ　’ｓ　Ｆａｂｒｉｃａｔｅｄ　ｏｎ　Ｆｌｅｘｉｂｌｅ　Ｓｔａｉｎｌｅｓｓ−Ｓｔｅｅｌ　Ｓｕｂｓｔｒａｔｅｓ　”　ｂｙ　Ｔ．　Ｓｅｒｉｋａｗａ　ａｎｄ　Ｆ．　Ｏｍａｔａ　ｐｕｂｌｉｓｈｅｄ　ｉｎ　ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖ．Ｌｅｔｔ．，　２０，　５７４（１９９９）
【非特許文献２】
“Ｐ−ｃｈａｎｎｅｌ　Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ　Ｓｉｌｉｃｏｎ　Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒｓ　ｏｎ　Ｓｔｅｅｌ　ＦｏｉｌＳｕｂｓｔｒａｔｅｓ”　ｂｙ　Ｍ．　Ｗｏ　ａｎｄ　Ｓ．　Ｗａｇｎｅｒ　ｐｕｂｌｉｓｈｅｄ　ｉｎ　Ｍａｔ．　Ｒｅｓ．　Ｓｏｃ．　Ｓｙｍｐ．　Ｐｒｏｃ．，　２００１
【０００８】
【発明が解決しようとする課題】
それ故、本発明は、上記固相結晶法を利用したフレキシブル基板ＴＦＴの製造において、レーザアニール法を利用して製造されたＴＦＴと同等の高性能ＴＦＴを得ることを課題とする。また、本発明は、柔軟な素子構造に使用される柔軟な基板上に製造可能な上記高性能ＴＦＴを得ることを課題とする。
【０００９】
【課題を解決するための手段】
本発明は、一般的に普及しており低コストである多結晶シリコン製ＴＦＴ製造プロセスを用いて、フレキシブルな微細素子構造を有する製品への応用が可能な高性能素子の製造を可能とする技術を提供する。
【００１０】
本発明は、固相結晶化された多結晶シリコン素材に、高温酸化の手法を組み合わせたものと考えることができる。上記高温酸化法は、通常のフレキシブル基板には適用できない９００〜１１５０℃の温度範囲を必要とする。本発明において、初期基板として柔軟な薄い金属薄を使用することにより、上記問題を解決する。初期段階の金属薄膜基板に適当な処理を行えば、上記金属薄膜基板は１０００℃より高い温度に耐えることができる。
【００１１】
このように、フレキシブル基板上に薄膜トランジスタ（ＴＦＴ）を形成する方法が開示されている。その方法は、以下の工程を含む。
【００１２】
即ち、厚さ１０μｍ以上、５００μｍ以下のチタニウム、インコネル合金、ステンレス鋼、あるいはコバール合金等からなる金属薄膜基板を供給する工程、基板上に非晶質シリコン膜を積層する工程、上記非晶質シリコン膜をアニール処理して多結晶シリコン膜を形成する工程、熱成長させ上記多結晶シリコン膜上にゲート絶縁膜を形成する工程を含む。
【００１３】
上記非晶質シリコン層をアニール処理する工程では、固相結晶化アニール処理（ｓｏｌｉｄ−ｐｈａｓｅ　ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ　（ＳＰＣ）　ａｎｎｅａｌｉｎｇ　ｐｒｏｃｅｓｓ　）を用いて、７００℃でまたは７００℃を越える温度で処理することができる。熱成長させて上記ゲート絶縁膜を形成する工程は、厚さ１０ｎｍ以上、１００ｎｍ以下の多結晶シリコン層である第１の薄膜を形成するステップと、上記第１の薄膜を９００〜１１５０℃の温度で、２〜６０分間、熱酸化処理する工程とを含む。
【００１４】
そのほか、熱成長させ上記ゲート絶縁膜を形成する工程は、上記第１の薄膜上へ酸化物からなる第２の薄膜をプラズマ積層する工程を含んでいても良い。この場合、上記第１の薄膜の厚さは１０〜５０ｎｍとし、上記酸化物からなる第２の薄膜の厚さは４０〜１００ｎｍとしても良い。
【００１５】
具体的に請求項１の発明は、フレキシブル基板上に薄膜トランジスタを形成する方法であって、平坦面を有する金属薄膜基板を供給する工程と、上記金属薄膜基板上に、非晶質シリコン膜を積層する工程と、上記非晶質シリコン膜をアニール処理して多結晶シリコン膜を形成する工程と、上記多結晶シリコン膜上にゲート絶縁膜を熱成長させる工程とを有する、金属薄膜基板上への薄膜トランジスタの形成方法である。
【００１６】
請求項２の発明は、請求項１に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記非晶質シリコン膜をアニール処理して多結晶シリコン膜を形成する工程が、７００℃でまたは７００℃より高い温度でアニール処理する工程を含む。
【００１７】
請求項３の発明は、請求項２に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記非晶質シリコン膜をアニール処理して多結晶シリコン膜を形成する工程が、固相結晶化アニール処理を用いる工程を含む。
【００１８】
請求項４の発明は、請求項１に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記非晶質シリコン膜をアニール処理して多結晶シリコン膜を形成する工程が、レーザ照射水平成長アニール処理を用いる工程を含む。
【００１９】
請求項５の発明は、請求項１に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記金属薄膜基板表面を平坦化する工程と、上記平坦化された金属薄膜基板表面上に電気絶縁層を積層する工程とをさらに有し、上記非晶質シリコン膜を積層する工程が、上記絶縁層上に非晶質膜を積層する工程を含む。
【００２０】
請求項６の発明は、請求項５に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記シリコン膜をパターニングして、シリコンの島状領域を形成する工程をさらに有し、上記ゲート絶縁膜を熱成長させる工程が、上記シリコンの島状領域上にゲート絶縁膜を熱成長させる工程を含む。
【００２１】
請求項７の発明は、請求項６に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、トランジスタのゲート領域と、ソース領域と、ドレイン領域とを形成する工程をさらに含む。
【００２２】
請求項８の発明は、請求項１に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記平坦面を有する金属薄膜基板を供給する工程が、チタニウム、インコネル合金、ステンレス鋼及びコバール合金を含む群から選択される少なくとも１種の金属薄膜材料を供給する工程を含む。
【００２３】
請求項９の発明は、請求項８に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記平坦面を有する金属薄膜基板を供給する工程が、１０μｍ以上、５００μｍ以下の厚さを有する金属薄膜を供給する工程を含む。
【００２４】
請求項１０の発明は、請求項９に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記平坦面を有する金属薄膜基板を供給する工程が、５０μｍ以上、２５０μｍ以下の厚さを有する金属薄膜を供給する工程を含む。
【００２５】
請求項１１の発明は、請求項１０に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記平坦面を有する金属薄膜基板を供給する工程が、１００μｍ以上、２００μｍ以下の厚さを有する金属薄膜を供給する工程を含む。
【００２６】
請求項１２の発明は、請求項５に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記金属薄膜基板表面を平坦化する工程が、上記金属薄膜基板表面を化学的機械研磨する工程を含む。
【００２７】
請求項１３の発明は、請求項１２に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記金属薄膜基板表面を化学的機械研磨する工程は、約２００ｎｍまたは約２００ｎｍ未満の平均表面粗さまで研磨する工程を含む。
【００２８】
請求項１４の発明は、請求項５に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記金属薄膜基板表面を平坦化する工程は、上記金属薄膜基板表面上に誘電材料をスピンコートする工程を含む。
【００２９】
請求項１５の発明は、請求項１４に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記金属薄膜基板表面上に誘電材料をスピンコートする工程が、２００ｎｍ以上、５００ｎｍ以下の厚さを有する誘電体層を形成する工程を含む。
【００３０】
請求項１６の発明は、請求項１４に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記金属薄膜基板表面上に誘電材料をスピンコートする工程が、スピンオングラス用材料から誘電体層を形成する工程を含む。
【００３１】
請求項１７の発明は、請求項５に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記平坦化された金属薄膜基板表面上に電気絶縁層を積層する工程が、ＳｉＯ２　、ＳｉＮｘ　及びＳｉＯＮを含む群から選択される少なくとも１種の材料を用いて電気絶縁層を積層する工程を含む。
【００３２】
請求項１８の発明は、請求項１７に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記平坦化された金属薄膜基板表面上に電気絶縁層を積層する工程が、０．５μｍ以上、２μｍ以下の厚さを有する絶縁層を積層する工程を含む。
【００３３】
請求項１９の発明は、請求項１８に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記平坦化された金属薄膜基板表面上に電気絶縁層を積層する工程は、０．５μｍ以上、１．５μｍ以下の厚さを有する絶縁層を積層する工程を含む。
【００３４】
請求項２０の発明は、請求項１９に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記平坦化された金属薄膜基板表面上に電気絶縁層を積層する工程は、０．５μｍ以上、１μｍ以下の厚さを有する絶縁層を積層する工程を含む。
【００３５】
請求項２１の発明は、請求項１に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記非晶質シリコン膜を積層した後、しきい電圧を調節するために上記非晶質シリコンへＰ型ドーピングを行う工程をさらに有する。
【００３６】
請求項２２の発明は、請求項３に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記固相結晶化アニール処理を用いる工程が、加熱炉及び急速昇温アニール処理を含む群から選択される少なくとも１種の処理を用いる工程を含む。
【００３７】
請求項２３の発明は、請求項２２に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、７００℃または７００℃よりも高い温度で行われる上記非晶質シリコン膜をアニール処理する工程が、７００℃以上、１０００℃以下、２秒以上、３０分以下でアニール処理する工程を含む。
【００３８】
請求項２４の発明は、請求項２３に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記７００℃または７００℃よりも高い温度で行われる非晶質シリコン膜をアニール処理する工程が、７５０℃以上、９５０℃以下、２秒以上、３０分以下でアニール処理する工程を含む。
【００３９】
請求項２５の発明は、請求項１に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記ゲート絶縁膜を熱成長させる工程が、第１の薄膜多結晶シリコン層を形成する工程と、上記第１の膜層を熱酸化する工程とを含む。
【００４０】
請求項２６の発明は、請求項２５に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記第１の膜層を熱酸化する工程が、９００℃以上、１１５０℃以下、２分以上、６０分以下でアニール処理する工程を含む。
【００４１】
請求項２７の発明は、請求項２６に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記第１の薄膜多結晶シリコン層を形成する工程が、１０ｎｍ以上、１００ｎｍ以下の厚さを有する第１の膜層を形成する工程を含む。
【００４２】
請求項２８の発明は、請求項２５に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記ゲート絶縁膜を熱成長させる工程が、上記第１の膜上に酸化物の第２の層をプラズマ積層する工程をさらに含む。
【００４３】
請求項２９の発明は、請求項２８に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記第１の膜層を形成する工程が、１０ｎｍ以上、５０ｎｍ以下の厚さを有する第１の膜層を積層する工程を含む。
【００４４】
請求項３０の発明は、請求項２９に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記第１の膜層を積層する工程が、２０ｎｍ以上、３０ｎｍ以下の厚さを有する層を積層する工程を含む。
【００４５】
請求項３１の発明は、請求項２８または２９に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記第１の膜上に酸化物の第２の層をプラズマ積層する工程が、４０ｎｍ以上、１００ｎｍ以下の厚さを有する層を積層する工程を含む。
【００４６】
請求項３２の発明は、請求項３１に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記第１の膜上に酸化物の第２の層をプラズマ積層する工程が、５０ｎｍ以上、７０ｎｍ以下の厚さを有する層を積層する工程を含む。
【００４７】
請求項３３の発明は、請求項２８に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記第１の膜上に酸化物の第２の層をプラズマ積層する工程が、ＴＥＯＳ（テトラエトキシシラン）−ＳｉＯ２　材料を積層する工程を含む。
【００４８】
請求項３４の発明は、請求項６に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記シリコン膜をパターニングして、シリコンの島状領域を形成する工程が、上記非晶質シリコン膜のアニール処理後に、多結晶島状領域にパターニングする工程を含む。
【００４９】
請求項３５の発明は、請求項６に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記シリコン膜をパターニングして、シリコンの島状領域を形成する工程が、上記非晶質シリコン膜のアニール処理前に、非晶質シリコンの島状領域にパターニングする工程を含む。
【００５０】
請求項３６の発明は、請求項１に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記非晶質シリコン膜を積層する工程が、２５ｎｍ以上、１５０ｎｍ以下の厚さを有する非晶質シリコン膜を積層する工程を含む。
【００５１】
請求項３７の発明は、請求項３６に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記非晶質シリコン膜を積層する工程が、２５ｎｍ以上、１００ｎｍ以下の厚さを有する非晶質シリコン膜を積層する工程を含む。
【００５２】
請求項３８の発明は、請求項３７に記載の金属薄膜基板上への薄膜トランジスタの形成方法であって、上記非晶質シリコン膜を積層する工程が、３５ｎｍ以上、６０ｎｍ以下の厚さを有する非晶質シリコン膜を積層する工程を含む。
【００５３】
請求項３９の発明は、フレキシブル基板上に薄膜トランジスタを形成する方法であって、平坦面を有する金属薄膜基板を供給する工程と、上記金属薄膜基板の表面を平坦化する工程と、上記平坦化された金属薄膜基板表面上に電気絶縁層を積層する工程と、上記電気絶縁層上に非晶質シリコン膜を積層する工程と、上記非晶質シリコン膜を７００℃または７００℃よりも高い温度でアニール処理して多結晶シリコン膜を形成する工程と、ゲート絶縁膜を熱成長させる工程とを含む、金属薄膜基板上への薄膜トランジスタの形成方法である。
【００５４】
請求項４０の発明は、フレキシブル基板上に形成された薄膜トランジスタであって、平坦面を有する金属薄膜基板と、上記金属薄膜基板表面上に積層された電気絶縁層と、上記電気絶縁層上の多結晶シリコン膜から形成されたドレイン領域、ソース領域及びチャネル領域と、上記多結晶シリコン膜上に積層され、１．４以上、１．６以下の屈折率を有するゲート絶縁酸化膜と、上記ゲート絶縁酸化膜上に積層されたゲート電極とを有する薄膜トランジスタである。
【００５５】
請求項４１の発明は、請求項４０に記載の薄膜トランジスタであって、上記金属薄膜基板が、１０μｍ以上、５００μｍ以下の厚さを有する。
【００５６】
請求項４２の発明は、請求項４１に記載の薄膜トランジスタであって、上記金属薄膜基板が、５０μｍ以上、２５０μｍ以下の厚さを有する。
【００５７】
請求項４３の発明は、請求項４２に記載の薄膜トランジスタであって、上記金属薄膜基板が、１００μｍ以上、２００μｍ以下の厚さを有する。
【００５８】
請求項４４の発明は、請求項４０に記載の薄膜トランジスタであって、上記金属薄膜基板の表面が、約２００ｎｍまたは約２００ｎｍ未満の平均表面粗さを有する。
【００５９】
請求項４５の発明は、請求項４０に記載の薄膜トランジスタであって、上記金属薄膜基板上に積層され、２００ｎｍ以上、５００ｎｍ以下の厚さを有するスピンコート誘電材料をさらに有する。
【００６０】
請求項４６の発明は、請求項４５に記載の薄膜トランジスタであって、上記スピンコート誘電材料が、スピンオングラス用材料である。
【００６１】
請求項４７の発明は、請求項４０に記載の薄膜トランジスタであって、上記電気絶縁層が、ＳｉＯ２　、ＳｉＮｘ　及びＳｉＯＮを含む群から選択される少なくとも１種の材料から形成されている。
【００６２】
請求項４８の発明は、請求項４７に記載の薄膜トランジスタであって、上記電気絶縁層が、０．５μｍ以上、２μｍ以下の厚さを有する。
【００６３】
請求項４９の発明は、請求項４８に記載の薄膜トランジスタであって、上記電気絶縁層が、０．５μｍ以上、１．５μｍ以下の厚さを有する。
【００６４】
請求項５０の発明は、請求項４９に記載の薄膜トランジスタであって、上記電気絶縁層が、０．５μｍ以上、１μｍ以下の厚さを有する。
【００６５】
請求項５１の発明は、請求項４０に記載の薄膜トランジスタであって、上記多結晶シリコン膜が、２５ｎｍ以上、１５０ｎｍ以下の厚さを有する。
【００６６】
請求項５２の発明は、請求項５１に記載の薄膜トランジスタであって、上記多結晶シリコン膜が、２５ｎｍ以上、１００ｎｍ以下の厚さを有する。
【００６７】
請求項５３の発明は、請求項５２に記載の薄膜トランジスタであって、上記多結晶シリコン膜が、３５ｎｍ以上、６０ｎｍ以下の厚さを有する。
【００６８】
請求項５４の発明は、請求項４０に記載の薄膜トランジスタであって、上記ゲート絶縁酸化膜が、１０ｎｍ以上、１００ｎｍ以下の厚さを有する。
【００６９】
請求項５５の発明は、請求項４０または５４に記載の薄膜トランジスタであって、上記ゲート絶縁酸化膜が、１．４以上、１．６以下の屈折率を有する第１の酸化膜層と、上記第１の酸化膜層上に積層され、１．４以上、２以下の屈折率を有する第２の酸化膜層とを含む。
【００７０】
請求項５６の発明は、請求項５５に記載の薄膜トランジスタであって、上記第１の酸化膜層が、２０ｎｍ以上、３０ｎｍ以下の厚さを有する。
【００７１】
請求項５７の発明は、請求項５５に記載の薄膜トランジスタであって、上記第２の酸化膜層が、４０ｎｍ以上、１００ｎｍ以下の厚さを有する。
【００７２】
請求項５８の発明は、請求項５７に記載の薄膜トランジスタであって、上記第２の酸化膜層が、５０ｎｍ以上、７０ｎｍ以下の厚さを有する。
【００７３】
請求項５９の発明は、請求項５５に記載の薄膜トランジスタであって、上記第２の酸化膜層が、ＳｉＯ２　材料から形成されている。
【００７４】
請求項６０の発明は、請求項５５に記載の薄膜トランジスタであって、上記第１の酸化膜層が、ＳｉＯ２　材料から形成されている。
【００７５】
請求項６１の発明は、請求項４０に記載の薄膜トランジスタであって、上記金属薄膜基板が、チタニウム、インコネル合金、ステンレス鋼及びコバール合金を含む群から選択される少なくとも１種の材料から形成されている。
【００７６】
上記各方法の詳細及びフレキシブル基板上の薄膜トランジスタに関しては後に説明する。
【００７７】
【発明の実施の形態】
本発明の実施の形態について、図面を参照しながら詳細に説明する。
【００７８】
図１は、本発明のフレキシブル基板上に形成された薄膜トランジスタ（ＴＦＴ）の部分断面図である。
【００７９】
上記ＴＦＴ１００は、基板表面１０４を備えた金属薄膜基板１０２を有する。上記金属薄膜基板１０２は、チタニウム、インコネル合金、ステンレス鋼（３０４ＳＳ鋼）、あるいはコバール合金等の素材で形成されている。絶縁層１０６は、上記金属薄膜基板１０２の基板表面に積層されている。ドレイン電極１０８、ソース電極１１０及びチャネル領域１１２は、絶縁層１０６上に積層された多結晶シリコン１１３から形成されている。上記ＴＦＴの製造工程は、活性層の多結晶シリコンの島状領域が絶縁層上に形成されるシリコン・オン・インシュレータ法（ｓｉｌｉｃｏｎ　ｏｎ　ｉｎｓｕｌａｔｏｒ　（ＳＯＩ）　ｐｒｏｃｅｓｓ）である。屈折率が１．４以上、１．６以下のゲート絶縁酸化膜１１４は、多結晶シリコン上に積層されている。ゲート電極１１６は、上記ゲート絶縁酸化膜１１４上に積層されている。熱酸化処理がなされたゲート絶縁酸化膜１１４により、ＴＦＴの性能は向上する。即ち、熱酸化処理は、キャリア伝導を妨げ得る結晶構造上の欠陥を消滅させることができる。更に、熱酸化した、あるいは熱成長して形成されたゲート絶縁物質により、上記ＴＦＴのしきい電圧は、より厳密に制御される。
【００８０】
しかし、熱酸化成長により得られた酸化物と他の酸化方式、例えば、プラズマ照射によるＴＥＯＳ酸化法などにより得られた酸化物とを明確に区別することは困難である。そこで、それらを区別する１つの指標になるのが、屈折率である。完全な熱酸化物の屈折率は、１．４６となるはずである。しかし、プロセスの変動（ｐｒｏｃｅｓｓ　ｖａｒｉａｔｉｏｎｓ）により、常に完全な熱酸化物が生成されるとはいえない。従って、１．４から１．６程度の屈折率を有する熱酸化物は、本発明の多くの局面において十分であると認められる。
【００８１】
上記金属薄膜基板１０２は、１０μｍ以上、５００μｍ以下の厚み１１８を有する。また、上記金属薄膜基板１０２は、５０μｍ以上、２５０μｍ以下の厚み１１８を有することが好ましい。さらに、上記金属薄膜基板１０２は、１００μｍ以上、２００μｍ以下の厚み１１８を有することが最も好ましい。より薄い金属薄膜基板が好ましい。
【００８２】
一般に、金属薄膜基板は、厚さ２００μｍまたは２００μｍ未満であれば、確実に順応性を発揮する。しかし、非常に柔軟性を要求される基板においては、厚さ１５０μｍ以下であることが要求される。また、軽量化の面でも、より薄い基板は有利である。
【００８３】
上記金属薄膜基板表面１０４は、約２００ｎｍまたは２００μｍ未満の平均表面粗さ（不図示）を有する。このレベルの表面粗さは、以下の２つの方法のうち、いずれか１つの方法により達成される。第１の方法においては、２００ｎｍ以上、５００ｎｍ以下の厚さ１２２をもつスピンコート用誘電材料１２０が上記絶縁層１０６を被覆するように積層される。
【００８４】
ある局面においては、スピンコート用誘電材料として、スピンオングラス（Ｓｐｉｎ−Ｏｎ−Ｇｌａｓｓ　：以下、「ＳＯＧ」ともいう。）材料を使用する。あるいは、表面粗さの調整は、化学的機械研磨法（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ　：以下、「ＣＭＰ」ともいう。）を用いても達成することができる。上記ＣＭＰ法を採用した場合、上記スピンコート用誘電材料１２０を使用する必要はない。
【００８５】
上記電気絶縁層１０６は、ＳｉＯ２　、ＳｉＮｘ　あるいはＳｉＯＮ等の材料からなり、その厚さ１２４は、０．５μｍ以上、２μｍ以下である。また、上記絶縁層の厚さ１２４は、０．５μｍ以上、１．５μｍ以下であることが好ましい。更に、上記絶縁層の厚さ１２４は、０．５μｍ以上、１μｍ以下であることが最も好ましい。このように、絶縁層をより薄くすると、処理量（スループット）は増加するとともに、基板に生じる応力は減少する。
【００８６】
一般的に、基板にかかる応力は、上記基板の両面に積層することによって均衡が保たれる。それゆえ、上記絶縁層の厚さを薄くすることは、上記スループットと応力の両方の面から好ましい。しかし、絶縁層が薄すぎると、十分な絶縁性が得られず、基板とＴＦＴ表面１１３との間の寄生カプリング（寄生容量）が増大する。
【００８７】
また、上記絶縁層は、上記金属薄膜基板からの不純物の拡散を防止する作用を、ある程度、有する。即ち、上記絶縁層は、拡散防止層としても機能していると言える。従って、スループットの増加及び金属薄膜基板に生じる応力の減少という利用面と拡散防止層としての利用面という両方の利用面から、上記絶縁層の厚さを最適化する必要がある。
【００８８】
上記多結晶シリコン１１３は、２５ｎｍ以上、１５０ｎｍ以下の厚さ１２６を有する。また、上記多結晶シリコン１１３は、２５ｎｍ以上、１００ｎｍ以下の厚さ１２６を有することが好ましい。更に、上記多結晶シリコン１１３は、３５ｎｍ以上、６０ｎｍ以下の厚さ１２６を有することが最も好ましい。
【００８９】
上記多結晶シリコン層の厚さは、ＴＦＴの性能を左右する。シリコン膜が分厚くなると、高い電荷移動度と大きなＯＮ電流量とを供給することができるより良好な微細構造（例えば、結晶粒が大きい）を形成することができる。しかし、厚いシリコン膜のＴＦＴは、ＯＦＦ電流（リーク電流）が大きい傾向を示す。
【００９０】
従って、ＯＦＦ電流を低く押さえる必要のある場合には、薄いシリコン膜を使用することが好ましい。一般的に、画素に使用されるＴＦＴには、低いＯＦＦ電流が要求される。
【００９１】
熱成長して形成された誘電体を用いたＴＦＴは、厚いシリコン膜と薄いシリコン膜の両方の利点を兼ね備えることができる。熱成長して形成されたＳｉＯ２　膜は、その成長中に上記多結晶シリコンの一部を消費する。従って、より厚い多結晶シリコン膜を用いて熱成長させると、微細構造がもつ長所をえることができ、誘電体の成長中に、多結晶シリコン膜の厚さが薄くなり、リーク電流を低くすることができる。
【００９２】
通常、ＳｉＯ２　膜は、誘電体層の厚さの約５４％に相当する厚さの多結晶シリコン膜を消費する。言い換えれば、熱によりＳｉＯ２　膜を５００Åに成長させようとすると、約２５０Åの多結晶シリコン膜が消費されることになる。従って、このとき、５００Åの多結晶シリコン膜を残そうとすると、熱酸化処理前において７５０Å以上の多結晶シリコン層が必要となる。熱によりＳｉＯ２　膜を約１０００Åに成長させようとすると、最終的に５００Åの多結晶シリコン膜を残すためには、初期状態の多結晶シリコン層の厚さは、一層厚くする（約１０００Å）必要がある。
【００９３】
全般的に、ゲート絶縁酸化膜１１４の厚さ１２８は、１０ｎｍ以上、１００ｎｍ以下である。本実施形態では、上記ゲート絶縁膜１１４は、もっぱら熱成長して形成されたＳｉＯ２　のみによって形成されている。しかし、ゲート絶縁膜１１４は、製造時間を短縮するために積層して形成することも可能である。
【００９４】
ゲート絶縁酸化膜１１４は、屈折率が１．４以上、１．６以下である第１の酸化膜層を有する。上記第１の酸化膜層は、熱成長により形成されている。上記ゲート絶縁酸化膜１１４は、上記第１の酸化膜層上に積層形成された第２の酸化膜層を備える。そして、上記第２の酸化膜層の屈折率は、１．４以上、２．０以下である。上記第２の酸化膜層は、プラズマ積層法によって形成することも可能である。
【００９５】
上記第１の酸化膜層は、２０ｎｍ以上、３０ｎｍ以下の厚さを有する。一方、上記第２の酸化膜層は、４０ｎｍ以上、１００ｎｍ以下の厚さを有する。また、上記第２の酸化膜層は、５０ｎｍ以上、７０ｎｍ以下の厚さを有することが好ましい。典型的には、上記第１の酸化膜と第２の酸化膜は、ともにＳｉＯ２　材料で形成されている。
【００９６】
次に本実施形態の作用について説明する。
【００９７】
本発明のＴＦＴは、固相結晶化法で生成された多結晶シリコン材料に対して、高温熱酸化法を組み合わせたものである。上記熱酸化法は、従来のフレキシブル基板では適用し得ない９００〜１１５０℃の温度を要する。しかし、本発明において、この熱の問題は、柔軟な金属薄膜を使用することにより解決されている。
【００９８】
上記熱酸化法と固相結晶化法との組合せは、以下の２つの利点を備えている。
【００９９】
１）まず、優れた素材品位と優れた界面の品位とを備えたゲート絶縁膜の形成を可能とし、２）また、多結晶シリコン粒中の欠陥を効果的にアニール処理することで、上記多結晶シリコン膜自体の品質を向上させる。
【０１００】
これらの利点により、本発明に係る製造方法で形成された素子は、非常に高い電荷移動性と、低いしきい電圧及びしきい電圧下における非常に急峻な（ＯＮ電流の）立ち上がり（ｖｅｒｙ　ｓｔｅｅｐ　ｓｕｂｔｈｒｅｓｈｏｌｄ　ｓｗｉｎｇ　）といった特徴を兼ね備えている。
【０１０１】
上記金属薄膜自体が２００μｍまたは２００μｍ未満の十分に薄い場合、容易に曲げたり巻いたりすることができる。このような金属薄膜上に形成された素子構造は丈夫であり、その上、上述の通り「柔軟性」を有する。
【０１０２】
このように、上記柔軟性を有する微細装置は、表示装置のみ、駆動用電子素子を備えた表示装置、駆動用電子装置と感知用電子装置とを備えた表示装置、独立した単体で動作可能であるセンサ基板やフレキシブルメモリ装置のような表示装置を備えていないシステム、または、入出力操作のために他の装置に取り付け可能であるが表示装置を備えていないシステムを構成してもよい。
【０１０３】
また、本発明は、３０４ＳＳ鋼、コバール合金、インコネル合金、チタン、あるいはこれらと同等の金属からなる金属薄膜基板に、６００℃以上、９００℃以下の温度範囲におけるＳｉ膜の固相結晶化を組み合わせたものであり、このときＳｉ膜の厚さは、５００Å以上、１５００Å以下である。
【０１０４】
更に、本発明に係る上記基板の製造工程は、金属層を積層する前に金属薄膜基板の表面を平坦化する工程を含む。金属膜の表面が非常に粗いとＴＦＴの性能が低下するなどの良くない事柄が引き起こされるのであれば、この金属薄膜基板の表面を平坦化する工程は重要である。
【０１０５】
上記熱酸化処理は、１００Å以上、１０００Å以下の厚さのＳｉＯ２　ゲート絶縁膜を熱成長させるために、９５０℃以上、１２００℃以下の温度で進行させる。
【０１０６】
この工程の変形例として、２００Å以上、３００Å以下といった薄いゲート絶縁層を熱成長させた後、例えば、プラズマ強化化学蒸着法（ＰＥＣＶＤ）のように異なった手法を用いて、ＳｉＯ２　ゲート絶縁体を積層することにより、最終的に、層の厚さが約１０００Åとなるようにしてもよい。この変形例は、様々な状況において、工程のスループットを向上させる。
【０１０７】
図２は、フレキシブル基板上に薄膜トランジスタ（ＴＦＴ）を形成するための本発明に係る方法を示すフローチャート図である。図に示された方法は、明確に付番された順序に従って描かれてはいるが、きちんとした説明がなければ、付番された番号から、順序を推量することはできない。いくつかの工程は、省略されているかもしれないし、または並行して行われているかもしれないし、あるいは、厳密に順序にとらわれることなく行われているかもしれない。
【０１０８】
上記方法は、工程３００から始まる。工程３０２において、平坦面を備えた金属薄膜基板が供給される。工程３０４において、上記基板の表面に平坦化処理が施される。工程３０６において、上記平坦化された金属薄膜基板の表面に絶縁層が積層される。工程３０８において、上記絶縁層上に非晶質シリコン層が積層される。工程３１０において、上記非晶質シリコン層をアニール処理して多結晶シリコンを生成させる。工程３１２において、上記多結晶シリコン層に熱成長して形成されたゲート絶縁膜を積層する。工程３１４において、トランジスタのゲート領域、ソース領域及びドレイン領域を形成する。
【０１０９】
上記方法において、工程３１０の非晶質シリコンをアニール処理して多結晶シリコンを生成させる過程は、７００℃でまたは７００℃より高い温度で行われるようにしてもよい。また、工程３１０のアニール処理には、固相結晶化（ＳＰＣ）アニール処理も含まれる。工程３１０のアニール処理における上記ＳＰＣによるアニール処理には、加熱炉、あるいは急速昇温アニール処理（ＲＴＡ）などの使用も含まれる。
【０１１０】
その際、工程３１０は、７００℃以上、１０００℃以下の温度領域で、２秒以上、３０分以下の加熱時間によるアニール処理を含む。また、工程３１０は、７５０℃以上、９５０℃以下の加熱温度で、２秒以上、３０分以下の加熱時間によりアニール処理されることが好ましい。
【０１１１】
その他、工程３１０における非晶質シリコンをアニール処理して多結晶シリコンを生成させる過程には、レーザ照射水平成長（ＬＩＬａＣ）アニール処理を使用してもよい。何れのアニール処理を使用することも可能であるが、上記工程を迅速に行うためには上記ＳＰＣ法がより好適である。
【０１１２】
上記ＬＩＬａＣ法では、Ｓｉ結晶粒を水平方向に成長させるために、レーザビームをビーム形成用マスクに通すことで作成された極細レーザビームを用い、そして、アニール処理の行われている膜に、上記マスクの像を照射する。即ち、本発明において、上記初期状態の非晶質シリコン膜に、典型的には数μｍ（例えば、３〜５μｍ程度）の幅を有するレーザビームが照射される。
【０１１３】
このような極細レーザビームは、光源が発生するレーザビームを、所定の空間領域、あるいは開口部を備えた遮蔽マスクに通すことで生成される。このようにして生成された微細レーザビームは、アニール処理されるＳｉ膜の表面に照射される。
【０１１４】
この操作を多段的に繰り返して行う。即ち、上記形成されたレーザビームが薄膜上に照射され、次に、そのレーザビームを、上記ビーム形成用マスクに形成されたスリット幅の半分以下の距離だけ、横方向に移動させる。このようにゆっくりとレーザビームを移動させることにより、結晶粒は、前の照射によって生成された多結晶シリコンの結晶種から水平方向に成長してゆくこととなる。
【０１１５】
この方法は、帯溶融再結晶化法（ＺＭＲ）や他の同様の方法と同じように、結晶を水平方向に「引っ張る」ものとみることができる。これにより、上記結晶は、「引っ張られる」方向、即ち、レーザービームが移動する方向に沿って、非常に高い品質を達成できるようになる。
【０１１６】
この工程は、マスクに複数形成されたそれぞれのスリット毎に、同時に進行させ、そして、上記基板上で上記形成用マスクを通してレーザビームの照射される領域を短時間で結晶化することを可能にする。一旦、この領域が結晶化されると、上記基板は、まだアニール処理されていない新たな領域に移動し、上記工程が繰り返される。
【０１１７】
上記工程において、上記工程３１０のアニール処理の後、工程３１１でシリコンをパターニングしてシリコンの島状領域を形成してもよい。工程３１２におけるゲート絶縁膜の熱成長工程は、多結晶シリコンの島状領域の上に熱成長させゲート絶縁層を形成するようにしてもよい。あるいは、工程３１０における非晶質シリコンのアニール処理を行う前に、工程３１１でシリコンをパターニングしてシリコンの島状領域を形成するようにしてもよい。
【０１１８】
上記工程３０２における平坦面を備えた金属薄膜基板を供給する工程は、チタン、インコネル合金、ステンレス鋼、あるいはコバール合金等の金属薄膜材料の供給工程を含む。工程３０２は、１０μｍ以上、５００μｍ以下の厚さを有する金属薄膜材料の供給工程を含む。工程３０２で供給される金属薄膜の厚さは、５０μｍ以上、２５０μｍ以下であることが好ましい。更に、上記金属薄膜材料の厚さは、１００μｍ以上、２００μｍ以下であることが最も望ましい。
【０１１９】
工程３０４における金属薄膜基板の表面を平坦化する工程は、該金属薄膜基板の表面への化学的機械研磨法（ＣＭＰ）によって行われてもよい。その際、金属薄膜基板の平均表面粗さは、約２００ｎｍまたは約２００ｎｍ未満となるよう研磨される。
【０１２０】
あるいは、工程３０４における金属薄膜基板表面の平坦化処理は、上記金属薄膜基板上へ誘電材料をスピンコートすることにより行うこともできる。この際、上記金属薄膜基板表面へスピンコートにより積層される誘電材料の厚さは、２００ｎｍ以上、５００ｎｍ以下である。また、上記金属薄膜基板表面へ誘電材料をスピンコーティングする工程は、スピンオングラス（ＳＯＧ）用材料を用いて誘電体層を形成する工程を有していてもよい。
【０１２１】
上記方法において、工程３０６における平坦化された金属薄膜基板表面へ絶縁層を積層する工程は、ＳｉＯ２　、ＳｉＮｘ　、あるいはＳｉＯＮといった材料を用いて絶縁層を積層する工程を有していてもよい。上記絶縁層は、０．５μｍ以上、２μｍ以下の厚さで積層される。また、絶縁層の厚さは、０．５μｍ以上、１．５μｍ以下であることが好ましい。さらに、上記絶縁層の厚さは、０．５μｍ以上、１μｍ以下であることが最も好ましい。
【０１２２】
工程３０８における非晶質シリコンを積層する工程は、非晶質シリコンを２５ｎｍ以上、１５０ｎｍ以下の厚さで積層する工程を有していてもよい。工程３０８で積層される非晶質シリコンの厚さは、２５ｎｍ以上、１００ｎｍ以下であることが好ましい。更に、工程３０８で積層される非晶質シリコンの厚さは、３５ｎｍ以上、６０ｎｍ以下であることが最も好ましい。
【０１２３】
工程３０８の非晶質シリコンを積層した後に続く工程３０９において、しきい電圧を調節するために、上記非結晶シリコンをＰ型ドーピングしてもよい。
【０１２４】
上記工程３１２におけるゲート絶縁膜の熱成長工程は、いくつかの副工程を含む。まず、工程３１２ａにおいて、第１の多結晶シリコン層が形成される。次に、工程３１２ｂにおいて、第１の多結晶シリコン層を熱酸化処理する。工程３１２ｂにおける上記第１のシリコン層を熱酸化処理する工程は、９００℃以上、１１５０℃以下の温度範囲で、２分以上、６０分以下の加熱時間で行われるアニール処理を含んでいても良い。また、工程３１２ａの第１の多結晶シリコン層を形成する工程は、上記第１の多結晶シリコン層を１０ｎｍ以上、１００ｎｍ以下の厚さで形成する工程を有していてもよい。
【０１２５】
あるいは、上記工程３１２におけるゲート絶縁層を熱成長法により形成する工程は、付加的な副工程３１２ｃを含む。工程３１２ｃでは、上記第１のシリコン層の上に第２の酸化物層がプラズマ積層法で形成される。工程３１２ａで形成される第１の層は、１０ｎｍ以上、５０ｎｍ以下の厚さで積層されていても良い。上記第１の層は、２０ｎｍ以上、３０ｎｍ以下の厚さで積層されることが好ましい。
【０１２６】
工程３１２ｃにおいて上記第１の層上にプラズマ積層法で形成される第２の酸化物層は、４０ｎｍ以上、１００ｎｍ以下の厚さで積層されていても良い。上記第２の酸化物層は、５０ｎｍ以上、７０ｎｍ以下の厚さで積層されることが好ましい。
【０１２７】
上記工程３１２ｃにおいて上記第１の層上にプラズマ積層法で形成される第２の酸化物層は、ＴＥＯＳ−ＳｉＯ２　材料を積層して形成することとしてもよい。
【０１２８】
上述の通り、本発明によれば、上記ＳＰＣ法を用いて形成された多結晶シリコン層や、熱酸化法によって形成されたゲート絶縁層を備え、上記金属薄膜基板に形成されたＴＦＴが提供される。また、上記ＴＦＴの製造工程も提供される。更に、材料の厚さ、加熱温度なども例示されているが、本発明はこれらの例示に限定されるものではない。本技術分野の習熟者により、本技術の他の変形例や実施例は見いだされるであろう。
【０１２９】
【発明の効果】
本発明によれば、フレキシブル基板ＴＦＴの製造において、金属薄膜基板に対して固相結晶化法を適用することで、レーザアニール法を用いて製造されたＴＦＴと同等に高性能なＴＦＴを得ることができる。
【図面の簡単な説明】
【図１】本発明のフレキシブル基板上に形成された薄膜トランジスタの部分断面図である。
【図２】本発明のフレキシブル基板上に薄膜トランジスタを形成する方法を示したフローチャート図である。
【符号の説明】
１００　ＴＦＴ
１０２　金属薄膜基板
１０６　絶縁層
１０８　ドレイン領域
１１０　ソース領域
１１２　チャネル領域
１１３　多結晶シリコン
１１４　ゲート絶縁酸化膜
１１６　ゲート電極
１２０　スピンコート用誘電材料
【図１】
2004048005.tif 000003
【図２】
2004048005.tif 000004