(57)【要約】【課題】固定パターン雑音を軽減することができる固体撮像装置およびその信号読み出し方法を提供する。【解決手段】全画素の垂直スイッチ１ｃの共通のクロック源として、１つのクロック振幅制御回路１０が設けられ、クロック振幅制御回路１０の出力は、行選択スイッチ１２のドレインに接続し、行選択スイッチ１２のソースが行選択線１４に接続し、行選択線１４に垂直選択スイッチ１ｃのゲートが接続する。垂直走査器２より出力される走査クロックは、行選択スイッチ１２のゲートに接続するとともに、インバータ１６を介してｎＭＯＳスイッチ１８のゲートに接続する。ｎＭＯＳスイッチ１８は、ドレインが行選択線１４に、ソースがグラウンドに接続する。垂直走査器２より出力される走査クロックに同期したタイミングで、振幅がクロック振幅制御回路１０の出力に等しいクロックを各垂直選択スイッチ１ｃのゲートに供給する。【選択図】　　　図４
2004048553.tif 000002
【特許請求の範囲】
【請求項１】
入射した光を電荷に変換するフォトダイオードと、該フォトダイオードで発生した該電荷を読み出す垂直選択スイッチと、該フォトダイオードをリセットするリセットスイッチとを備え、画素が２次元アレイ状に配列され、各列の画素の電荷が垂直信号線を通して並列に読み出され、各列に配列された電荷転送回路およびバッファ回路を通して出力として取り出される固体撮像装置において、
行列の全ての垂直選択スイッチのゲートのそれぞれにクロックを印加する１つの共通の振幅制御クロック生成部を設けてなることを特徴とする固体撮像装置。
【請求項２】
前記振幅制御クロック生成部は、前記フォトダイオードのリセット電位よりも垂直選択スイッチの閾値電圧分だけ高い出力電圧を発生するように構成されてなることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記出力電圧を各行の垂直選択スイッチのゲートに印加するための行選択スイッチが各行に設けられ、
該行選択スイッチは、垂直走査器より出力される走査クロックによりオンオフされるように構成されてなることを特徴とする請求項２記載の固体撮像装置。
【請求項４】
請求項１記載の固体撮像装置の信号読み出し方法であって、１つの共通の振幅制御クロック生成部により行列の全ての垂直選択スイッチのゲートのそれぞれにクロックを印加することを特徴とする固体撮像装置の信号読み出し方法。
【請求項５】
前記振幅制御クロック生成部でフォトダイオードのリセット電位よりも垂直選択スイッチの閾値電圧分だけ高い出力電圧を発生し、
該出力電圧を該垂直選択スイッチのゲートに印加することを特徴とする請求項４記載の固体撮像装置の信号読み出し方法。
【請求項６】
前記出力電圧は、各行に設けた行選択スイッチを介して前記垂直選択スイッチのゲートに印加され、
該行選択スイッチのオンオフを垂直走査器より出力される走査クロックで行うことを特徴とする請求項５記載の固体撮像装置の信号読み出し方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置およびその信号読み出し方法に関し、より詳細には、ＭＯＳ型固体撮像装置およびその信号読み出し方法に関する。
【０００２】
【従来の技術】
固体撮像装置は、信号電荷の読み出し方式の違いにより、ＣＣＤ型とＣＭＯＳ型に大別できる。
【０００３】
後者のＣＭＯＳ型固体撮像装置は、前者のＣＣＤ型固体撮像装置に比べて消費電力量が小さい点に優位性がある。近年、ＣＭＯＳ型固体撮像装置が数多く提案されている。
【０００４】
ＣＭＯＳ型固体撮像装置は、ＡＰＳ（Ａｃｔｉｖｅ　Ｐｉｘｅｌ　Ｓｅｎｓｏｒ）と呼ばれる、画素内で信号を増幅するタイプのものが大半を占める。この場合、１画素は複数個のトランジスタで構成されているため、高精細な画像を得るために画素サイズを小さくすると、開口率が低くなって１画素の受光量が低下する。
【０００５】
一方、ＭＯＳ型と呼ばれる、画素をトランジスタ１個で構成するＰＰＳ（Ｐａｓｓｉｖｅ　Ｐｉｘｅｌ　Ｓｅｎｓｏｒ）タイプの固体撮像装置があり、この場合は、上記したＡＰＳタイプのもののような不具合がない。ところが、このＰＰＳタイプのものは、信号電荷を垂直信号線に読み出す方式を採用しており、この場合、垂直信号線には大きな寄生容量が接続しているため、信号電圧が非常に小さくなり、信号対雑音比が悪くなる。
【０００６】
上記ＭＯＳ型固体撮像装置の欠点を補う信号読み出し方法として、固体ＨＡＲＰ用高Ｓ／Ｎ信号読み出し回路の検討結果が報告されている（映像情報メディア学会技術報告：ＩＴＥ　Ｔｅｃｈｎｉｃａｌ　Ｒｅｐｏｒｔ　Ｖｏｌ．２５，Ｎｏ．５４，Ｐ．Ｐ．８１〜８６，ＩＰＵ２００１−６３）。
【０００７】
上記の回路の全体構成を図１に示し、そのうちの１列分の画素の信号電荷が出力に至るまでの、１垂直信号線分の回路構成を図２に示す。なお、図２では、１列に配列される複数の画素のうち１つの画素のみを示し、他の画素は省略している。
【０００８】
図１に示すように、回路は、画素１が２次元アレイ状に配列され、垂直走査器（垂直走査回路）２および水平走査器（水平走査回路）３からのクロック信号によって駆動、制御される。なお、垂直走査器２および水平走査器３には、コントローラ４より所定の制御信号が送られる。
【０００９】
画素１は、光を受光して電荷を生成するフォトダイオード１ａ、フォトダイオード１ａをリセットするための画素リセットスイッチ１ｂ、フォトダイオード１ａに蓄積された電荷の垂直信号線への取り出しを制御するための垂直選択スイッチ１ｃとで構成され、垂直選択スイッチ１ｃは垂直信号線６に接続されている。
【００１０】
垂直選択スイッチ１ｃをオンするためにゲート（ゲート電極）に印加するクロックは、垂直走査器２の出力を振幅制御クロック生成部７を通すことで生成される。振幅制御クロック生成部７は、クロック振幅制御回路７ａ、インバータ７ｂ、７ｄおよびｎＭＯＳスイッチ７ｃより構成される。
【００１１】
電荷転送回路５は、垂直信号線６へ取り出した電荷の転送を制御するための転送トランジスタ５ａと、転送トランジスタ５ａに負帰還をかける反転型増幅器５ｂと、転送トランジスタ５ａを飽和領域で動作させる電圧に設定するための容量リセットスイッチ５ｃとで構成される。転送トランジスタ５ａは、垂直信号線６上に設けられている。反転型増幅器５ｂは、入力に転送トランジスタ５ａのソースが接続され、出力が転送トランジスタ５ａのゲートに接続されている。容量リセットスイッチ５ｃは、転送トランジスタ５ａのドレインに接続されている。
【００１２】
さらに、転送トランジスタ５ａの後段にはバッファ回路８ａが設けられている。
【００１３】
ここで、図２中、記号Ｃｖは、垂直選択スイッチの拡散容量の１列の画素数分と垂直信号線６の配線容量の和である垂直信号線の浮遊容量を示し、記号Ｃｐはバッファ回路８ａの入力部寄生容量を示す。
【００１４】
さらに、バッファ回路８ａの後段には雑音低減化回路８ｂが設けられている。なお、参照符号３ａは、水平走査器（水平走査回路）３で駆動される水平選択スイッチを示し、参照符号３ｂは、電荷を読み出す水平信号線を示す。
【００１５】
上記のように構成された１垂直信号線分の回路の電荷読み出し動作について、さらに図３に示す電位分布図を参照して、以下説明する。
【００１６】
図３（ａ）は、フォトダイオード１ａに蓄積した信号電荷が垂直選択スイッチ１ｃをオンすることで垂直信号線６に読み出される様子を示す。
【００１７】
信号電荷をフォトダイオード１ａに蓄積するに先立ち、画素リセットスイッチ１ｂにより、フォトダイオード１ａは、リセット電圧（電位）Ｖｒ１に設定されている。これにより、前フレーム分の信号電荷が仮に残留していてもリセットされるため、画面の残像の生成が抑制されている。
【００１８】
フォトダイオード１ａに信号電荷が蓄積した状態で、振幅制御クロック生成部７を通して、垂直選択スイッチ１ｃのゲートにフォトダイオード１ａのリセット電圧Ｖｒ１よりも閾値分高く設定した振幅のクロックを印加し垂直選択スイッチ１ｃをオンすることで、信号電荷のみを読み出すことができる。
【００１９】
ここで、信号電荷を電荷転送回路５に読み出すためには、信号電荷転送前の垂直信号線６の電圧（電位）がフォトダイオード１ａのリセット電圧Ｖｒ１よりも高くなければならない。この垂直信号線６の電圧は、反転型増幅器５ｂの動作入力電圧（電位）がリセット電圧Ｖｒ１よりも高くなるように設定されることで実現される。
【００２０】
図３（ｂ）は、垂直信号線６上を信号電荷が転送され、さらに、転送トランジスタ５ａにより入力部寄生容量Ｃｐに読み出される様子を示す。
【００２１】
ここで、信号電荷を垂直信号線６から入力部寄生容量Ｃｐに読み出すためには、バッファ回路８ａの入力のリセット電圧（電位）Ｖｒ２が信号電荷転送直前の垂直信号線６の電圧よりも高くなければならない。そのためには、反転型増幅器５ｂの動作入力電圧をリセット電圧Ｖｒ２よりも低くなるように設定する必要がある。
【００２２】
信号電荷が読み出されることにより反転型増幅器５ｂの入力電圧が低下すると、その電圧変化分が増幅されて反転型増幅器５ｂから出力され、しかもその出力電圧（電位）が上昇するため、転送トランジスタ５ａのゲート電圧が大きくなる。したがって、転送トランジスタ５ａには大きな電流が流れ、垂直信号線６上の信号電荷の転送が高速で行われる。電荷転送過程が、このように高速で行われる動的過程であるため、実際には、垂直信号線６の電圧は殆ど変化しない。
【００２３】
図３（ｃ）は、入力部寄生容量Ｃｐに信号電荷が全て転送された状態を示す。
【００２４】
図３（ｂ）の状態で信号電荷が転送される過程において、信号電荷が転送されるに従い垂直信号線６の電圧が徐々に上昇すると、今度は転送トランジスタ５ａのゲート電圧が小さくなる。そして、図３（ｃ）に示すように、入力部寄生容量Ｃｐに信号電荷が全て転送されると、図３（ａ）の状態に戻る。
【００２５】
このようにして、垂直信号線６の浮遊容量Ｃｖの影響を受けずにフォトダイオード１ａからバッファ回路８ａの入力部寄生容量Ｃｐへ信号電荷が転送される。
【００２６】
入力部寄生容量Ｃｐはフォトダイオード１ａの等価容量に比べて十分小さくすることが可能なため、図３（ｃ）に示すように信号電圧を増幅することができる。
【００２７】
このため、上記の信号読み出し方法は、前記したＡＰＳタイプのものと同様に、信号レベルを大きくすることで高い信号対雑音比（以下、Ｓ／Ｎと表記する。）を得ることができる。
【００２８】
【発明が解決しようとする課題】
しかしながら、上記の信号読み出し方法は、クロック振幅制御回路７ａが各行に配置されるため、このクロック振幅制御回路７ａの出力クロックばらつきが問題となる。
【００２９】
すなわち、出力クロックばらつきが垂直信号線６に読み出される信号電荷のばらつきとなって現われるため、画面上で横縞状の固定パターン雑音となる。
【００３０】
本発明は、上記の課題に鑑みてなされたものであり、垂直選択スイッチのゲートに印加するクロックの振幅の行間のばらつきを解消することにより、固定パターン雑音を軽減することができる固体撮像装置およびその信号読み出し方法を提供することを目的とする。
【００３１】
【課題を解決するための手段】
本発明に係る固体撮像装置は、入射した光を電荷に変換するフォトダイオードと、該フォトダイオードで発生した該電荷を読み出す垂直選択スイッチと、該フォトダイオードをリセットするリセットスイッチとを備え、画素が２次元アレイ状に配列され、各列の画素の電荷が垂直信号線を通して並列に読み出され、各列に配列された電荷転送回路およびバッファ回路を通して出力として取り出される固体撮像装置において、行列の全ての垂直選択スイッチのゲートのそれぞれにクロックを印加する１つの共通の振幅制御クロック生成部を設けてなることを特徴とする。
【００３２】
また、本発明に係る固体撮像装置の信号読み出し方法は、上記の固体撮像装置の信号読み出し方法であって、１つの共通の振幅制御クロック生成部により行列の全ての垂直選択スイッチのゲートのそれぞれにクロックを印加することを特徴とする。
【００３３】
これにより、垂直選択スイッチのゲートに印加するクロックの振幅の行間のばらつきに起因する固定パターン雑音を解消することができる。
【００３４】
また、本発明に係る固体撮像装置は、前記振幅制御クロック生成部は、前記フォトダイオードのリセット電位よりも垂直選択スイッチの閾値電圧分だけ高い出力電圧を発生するように構成されてなることを特徴とする。
【００３５】
また、本発明に係る固体撮像装置の信号読み出し方法は、前記振幅制御クロック生成部でフォトダイオードのリセット電位よりも垂直選択スイッチの閾値電圧分だけ高い出力電圧を発生し、該出力電圧を該垂直選択スイッチのゲートに印加することを特徴とする。
【００３６】
これにより、バイアス電荷を転送することなく、信号電荷のみを転送することができる。
【００３７】
また、本発明に係る固体撮像装置は、前記出力電圧を各行の垂直選択スイッチのゲートに印加するための行選択スイッチが各行に設けられ、該行選択スイッチは、垂直走査器より出力される走査クロックによりオンオフされるように構成されてなることを特徴とする。
【００３８】
また、本発明に係る固体撮像装置の信号読み出し方法は、前記出力電圧は、各行に設けた行選択スイッチを介して前記垂直選択スイッチのゲートに印加され、該行選択スイッチのオンオフを垂直走査器より出力される走査クロックで行うことを特徴とする。
【００３９】
これにより、垂直走査器より出力される走査クロックに同期したタイミングで、出力電圧を垂直選択スイッチのゲートに印加することができる。
【００４０】
【発明の実施の形態】
本発明に係る固体撮像装置の好適な実施の形態（以下、本実施の形態例という。）について、図を参照して、以下に説明する。なお、本実施の形態例において、図１、２で示した従来例と同一の構成要素については同一の参照符号を付すとともに重複する説明を省略する。
【００４１】
本実施の形態例に係る固体撮像装置の回路の全体構成を図４に示す。
【００４２】
本実施の形態例に係る固体撮像装置は、垂直スイッチ１ｃのゲートに印加する振幅制御クロック生成部１９が図１、２で示した従来例の振幅制御クロック生成部７と相違する。
【００４３】
本実施の形態例に係る固体撮像装置は、全画素の垂直スイッチ１ｃの共通の振幅制御クロック生成部１９が１つのクロック振幅制御回路１０を含む回路で構成されている。
【００４４】
クロック振幅制御回路１０の出力は、各行にそれぞれ１つずつ設けられた行選択スイッチ１２のドレインに接続している。行選択スイッチ１２のソースが行選択線１４に接続している。各行の行選択線１４に各列の垂直選択スイッチ１ｃのゲートが接続している。
【００４５】
一方、垂直走査器２より出力される走査クロックは、行選択スイッチ１２のゲートに接続するとともに、インバータ１６を介してｎＭＯＳスイッチ１８のゲートに接続している。ｎＭＯＳスイッチ１８は、ドレインが行選択線１４に、ソースがグラウンドに接続されている。
【００４６】
上記のように構成した本実施の形態例に係る固体撮像素子は、垂直走査器２より出力される走査クロックがＨレベルのとき、行選択スイッチ１２がオン、ｎＭＯＳスイッチ１８がオフとなり、行選択線１４は、クロック振幅制御回路１０の出力と等しい電位となる。一方、垂直走査器２より出力される走査クロックがＬレベルのとき、行選択スイッチ１２がオフ、ｎＭＯＳスイッチ１８がオンとなり、行選択線１４はグラウンドレベルとなる。
【００４７】
これにより、垂直走査器２より出力される走査クロックに同期したタイミングで、振幅がクロック振幅制御回路１０の出力に等しいクロックを各垂直選択スイッチ１ｃのゲートに供給することができ、垂直選択スイッチ１ｃのゲートに印加するクロックの振幅の行間のばらつきに起因する固定パターン雑音を解消することができる。
【００４８】
ここで、クロック振幅制御回路１０の一例について、図５を参照して説明する。
【００４９】
図５に示すクロック振幅制御回路１０ａにおいて、入力電圧を光電変換部１ａのリセット電位Ｖｒ１と等しく設定し、ｎＭＯＳトランジスタ２０のサイズを垂直選択スイッチ１ｃと等しくし、ｎＭＯＳトランジスタ２２に流れる電流Ｉｂを小さくとることにより、フォトダイオード１ａのリセット電位Ｖｒ１よりも垂直選択スイッチ１ｃの閾値分だけ高い電圧を得ることができる。
【００５０】
そして、上記の振幅がクロック振幅制御回路１０ａの出力に等しいクロックを垂直選択スイッチ１ｃのゲートに印加することにより、バイアス電荷を転送することなく、信号電荷のみを転送することができる。
【００５１】
なお、このクロック振幅制御回路１０ａ自体は、前記した固体ＨＡＲＰ用高Ｓ／Ｎ信号読み出し回路の検討結果の中で報告されているものと同じである。
【００５２】
本発明において、クロック振幅制御回路１０は、上記のクロック振幅制御回路１０ａに限らず、フォトダイオード１ａのリセット電位Ｖｒ１よりも垂直選択スイッチの閾値分だけ高い電圧を発生するものであれば、種々の態様のものを適用可能である。
【００５３】
【発明の効果】
本発明に係る固体撮像装置およびその信号読み出し方法によれば、１つの共通の振幅制御クロック生成部により行列の全ての垂直選択スイッチのゲートのそれぞれにクロックを印加するため、垂直選択スイッチのゲートに印加するクロックの振幅の行間のばらつきに起因する固定パターン雑音を解消することができる。
【００５４】
また、本発明に係る固体撮像装置およびその信号読み出し方法によれば、振幅制御クロック生成部でフォトダイオードのリセット電位よりも垂直選択スイッチの閾値電圧分だけ高い出力電圧を発生し、出力電圧を該垂直選択スイッチのゲートに印加するため、、バイアス電荷を転送することなく、信号電荷のみを転送することができる。
【００５５】
また、本発明に係る固体撮像装置およびその信号読み出し方法によれば、出力電圧は、各行に設けた行選択スイッチを介して垂直選択スイッチのゲートに印加され、行選択スイッチのオンオフを垂直走査器より出力される走査クロックで行うため、垂直走査器より出力される走査クロックに同期したタイミングで、出力電圧を垂直選択スイッチのゲートに印加することができる。
【図面の簡単な説明】
【図１】従来の固体撮像装置の回路の全体構成について、一部省略して示した図である。
【図２】図１の固体撮像装置の回路のうち１垂直信号線を取り出して示した図である。
【図３】図１の固体撮像装置の信号電荷読み出し方法を説明するための電位分布図である。
【図４】本実施の形態例に係る固体撮像装置の回路の全体構成について、一部省略して示した図である。
【図５】図４の固体撮像装置のクロック振幅制御回路の構成の一例を示した図である。
【符号の説明】
１　画素
１ａ　フォトダイオード
１ｂ　画素リセットスイッチ
１ｃ　垂直選択スイッチ
２　垂直走査器
３　水平走査器
３ａ　水平選択スイッチ
３ｂ　水平信号線
４　コントローラ
５ａ　転送トランジスタ
５ｂ　反転型増幅器
６　垂直信号線
８ａ　バッファ回路
８ｂ　雑音低減化回路
１０、１０ａ　クロック振幅制御回路
１２　行選択スイッチ
１４　行選択線
１６　インバータ
１８　ｎＭＯＳスイッチ
１９　振幅制御クロック生成部
２０、２２　ｎＭＯＳトランジスタ
【図１】
2004048553.tif 000003
【図２】
2004048553.tif 000004
【図３】
2004048553.tif 000005
【図４】
2004048553.tif 000006
【図５】
2004048553.tif 000007