(57)【要約】【課題】実装部品のシールド効果の向上を図る。【解決手段】表面４ｂおよび裏面４ｃを有し、かつ裏面４ｃにキャビティ部４ａが形成されたモジュール基板４と、モジュール基板４の表面４ｂに搭載された制御用チップ２と、制御用チップ２と隣接して表面４ｂに搭載されたチップ部品３と、モジュール基板４の裏面４ｃのキャビティ部４ａ内に配置された出力用チップ１３と、モジュール基板４の裏面４ｃに設けられた複数のランド１ａと、制御用チップ２と複数のチップ部品３を封止する封止部６とからなり、モジュール基板４に、ＧＮＤ電位と電気的に接続された第１ＧＮＤパターン４ｄが設けられたことにより、表面４ｂ側の制御用チップ２と裏面４ｃ側の出力用チップ１３の間の電磁シールドを強化することができる。【選択図】　　図２
2004128288.tif 000002
【特許請求の範囲】
【請求項１】
表面およびその反対側の裏面を有した配線基板と、
前記配線基板の表面に搭載された第１の半導体チップと、
前記配線基板の裏面に搭載された第２の半導体チップと、
前記配線基板の裏面に設けられた複数の外部端子とを有し、
前記配線基板に、接地電位と電気的に接続された導体パターンが設けられており、前記導体パターンは前記第１の半導体チップと前記第２の半導体チップの間に配置されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、前記配線基板の裏面に凹部が形成されるとともに、前記凹部に前記第２の半導体チップが実装され、前記凹部の底部に接地電位と電気的に接続された導体パターンが設けられていることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置であって、前記凹部の内周壁に、接地電位と電気的に接続された導体パターンが設けられていることを特徴とする半導体装置。
【請求項４】
請求項２記載の半導体装置であって、前記凹部の周囲に複数のビア配線が設けられていることを特徴とする半導体装置。
【請求項５】
請求項２記載の半導体装置であって、前記凹部の底部に設けられた前記導体パターンと、前記凹部の周囲に設けられた前記複数のビア配線のそれぞれとが電気的に接続されていることを特徴とする半導体装置。
【請求項６】
請求項１記載の半導体装置であって、前記第１の半導体チップは樹脂封止されていることを特徴とする半導体装置。
【請求項７】
請求項１記載の半導体装置であって、前記第２の半導体チップは増幅回路を有しており、前記第１の半導体チップは、前記第２の半導体チップの増幅回路を制御する制御回路を有していることを特徴とする半導体装置。
【請求項８】
請求項１記載の半導体装置であって、前記第２の半導体チップは、前記第１の半導体チップより発熱量が大きいことを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置であって、前記第２の半導体チップは、前記半導体装置が実装される実装基板側に配置されることを特徴とする半導体装置。
【請求項１０】
請求項１記載の半導体装置であって、前記第２の半導体チップの下方に、接地電位と電気的に接続された導体パターンが配置されていることを特徴とする半導体装置。
【請求項１１】
表面およびその反対側の裏面を有した配線基板と、
前記配線基板の表面に搭載された第１の半導体チップと、
前記配線基板の裏面に搭載された第２の半導体チップと、
前記配線基板の裏面に設けられた複数の外部端子と、
前記第２の半導体チップの背面に接続された金属板とを有し、
接地電位と電気的に接続された前記導体パターンが形成された実装基板に実装される半導体装置であって、
前記配線基板に、接地電位と電気的に接続された導体パターンが設けられており、前記導体パターンは前記第１の半導体チップと前記第２の半導体チップの間に配置されているとともに、前記半導体装置は、前記金属板が前記実装基板の導体パターンに接続されて前記実装基板に実装されることを特徴とする半導体装置。
【請求項１２】
表面およびその反対側の裏面を有した配線基板と、
前記配線基板の表面に搭載された第１の半導体チップと、
前記配線基板の裏面に搭載された第２の半導体チップと、
前記配線基板の裏面に設けられた複数の外部端子とを有し、
接地電位と電気的に接続された導体パターンが形成された実装基板に実装される半導体装置であって、
前記配線基板に、接地電位と電気的に接続された前記導体パターンが設けられており、前記導体パターンは前記第１の半導体チップと前記第２の半導体チップの間に配置されているとともに、前記半導体装置は、前記第２の半導体チップの背面が前記実装基板の導体パターンに接続されて前記実装基板に実装されることを特徴とする半導体装置。
【請求項１３】
表面およびその反対側の裏面を有し、表裏面のうち少なくともその何れか一方の面に複数の凹部が形成された配線基板と、
それぞれの前記凹部に実装された複数の能動チップと、
前記配線基板の裏面に設けられた複数の外部端子とを有し、
前記凹部の内周壁に、接地電位と電気的に接続された導体パターンが設けられていることを特徴とする半導体装置。
【請求項１４】
請求項１３記載の半導体装置であって、前記凹部が２つ形成され、一方の凹部に第２の半導体チップが実装されているとともに、他方の凹部に第３の半導体チップが実装されており、前記第２および第３の半導体チップそれぞれに相互に異なった周波数の高周波増幅回路が組み込まれていることを特徴とする半導体装置。
【請求項１５】
請求項１３記載の半導体装置であって、それぞれの前記凹部の周囲に複数のビア配線が設けられていることを特徴とする半導体装置。
【請求項１６】
配線基板の凹部に半導体チップが実装されるとともに、前記凹部の内周壁に、接地電位と電気的に接続された導体パターンが設けられた半導体装置と、
前記半導体装置に隣接して配置された隣接モジュールと、
前記半導体装置および前記隣接モジュールが搭載される実装基板とを有し、
前記実装基板に前記半導体装置と前記隣接モジュールとが隣接して配置されていることを特徴とする電子装置。
【請求項１７】
請求項１６記載の電子装置であって、前記配線基板の凹部の周囲に複数のビア配線が設けられていることを特徴とする電子装置。
【請求項１８】
請求項１６記載の電子装置であって、前記半導体装置の半導体チップには増幅回路が形成されているとともに、前記隣接モジュールは、送受信切り換え手段を有していることを特徴とする電子装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、パワーアンプモジュールなどのモジュール製品の電磁シールドに適用して有効な技術に関する。
【０００２】
【従来の技術】
チップコンデンサやチップ抵抗などのチップ部品と、ベアチップ実装用の半導体チップとが搭載されたモジュール製品（半導体装置）の一例として、パワーアンプモジュールと呼ばれるものが開発されており、このパワーアンプモジュールは、例えば、携帯用電話機などに組み込まれている。
【０００３】
なお、モジュール製品であるハイブリッドモジュールについては、例えば、特開２０００−５８７４１号公報にその記載がある。
【０００４】
すなわち、特開２０００−５８７４１号公報には、表面にチップ部品が実装され、裏面に回路部品が実装された回路基板に対して、その表面側に金属ケースが取り付けられた構造が記載されており、チップ部品が金属ケースによって覆われた構造とすることにより、小型でかつ放熱性を良好にするハイブリッドモジュールが記載されている。
【０００５】
【発明が解決しようとする課題】
前記したような基板の表裏両面に部品を実装してモジュール製品の小型化を図る技術について、本発明者が検討したところ、表裏面の少なくとも何れかに高い周波数の信号を伝送する部品を実装した場合、表裏面の部品間に電磁シールドが必要になることを見出した。
【０００６】
すなわち、高周波信号を伝送する部品から発せられるノイズを他方の部品の信号が拾い、両部品が電気的に接続されていることから高周波信号にもノイズが悪影響を及ぼすという問題が起こる。
【０００７】
しかしながら、特開２０００−５８７４１号公報に記載されたハイブリッドモジュールでは、表裏面の部品間での電磁シールドについての記載は全くない。
【０００８】
さらに、特開２０００−５８７４１号公報に記載されたハイブリッドモジュールでは、金属ケースが回路基板に取り付けられており、金属ケースの内周壁と最外周に配置されたチップ部品とのすき間を少なくとも０．５〜０．６ｍｍ程度設けなければならないため、ハイブリッドモジュールの小型化をこれ以上図ることができない。
【０００９】
すなわち、携帯用電話機などの携帯用電子機器では、これら本体の小型・薄型化により、携帯用電子機器に搭載されるモジュール製品を含む半導体装置や電子装置の更なる小型化が要求されるため、半導体装置や電子装置において更なる小型化を図れないことが問題となる。
【００１０】
本発明の目的は、実装部品のシールド効果の向上を図る半導体装置および電子装置を提供することにある。
【００１１】
本発明のその他の目的は、小型化を図る半導体装置および電子装置を提供することにある。
【００１２】
本発明のその他の目的は、半導体チップの放熱性の向上を図る半導体装置および電子装置を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１５】
すなわち、本発明は、表面およびその反対側の裏面を有した配線基板と、前記配線基板の表面に搭載された第１の半導体チップと、前記配線基板の裏面に搭載された第２の半導体チップと、前記配線基板の裏面に設けられた複数の外部端子とを有し、前記配線基板に、接地電位と電気的に接続された導体パターンが設けられており、前記導体パターンは前記第１の半導体チップと前記第２の半導体チップの間に配置されているものである。
【００１６】
また、本発明は、配線基板の凹部に半導体チップが実装されるとともに、前記凹部の内周壁に、接地電位と電気的に接続された導体パターンが設けられた半導体装置と、前記半導体装置に隣接して配置された隣接モジュールと、前記半導体装置および前記隣接モジュールが搭載される実装基板とを有し、前記実装基板の同一面に前記半導体装置と前記隣接モジュールとが隣接して配置されているものである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１８】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１９】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００２０】
さらに、以下の実施の形態において、その構成要素（要素ステップなどを含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
【００２１】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値及び範囲についても同様である。
【００２２】
また、実施の形態を説明するための全図において同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の一例であるパワーアンプモジュールの構造を示す平面図、図２は図１に示すパワーアンプモジュールの構造を示す断面図、図３は図１に示すパワーアンプモジュールの構造を示す底面図、図４は図１に示すパワーアンプモジュールの配線基板の表面側に搭載される各実装部品の配置の一例を示す平面配置図、図５は図１に示すパワーアンプモジュールに組み込まれた高周波増幅回路の構成の一例を示す回路ブロック図、図６は図１に示すパワーアンプモジュールにおける各段の素子電力と熱抵抗値の一例を示す比較データ図、図７は図１に示すパワーアンプモジュールに組み込まれた配線基板における内部ＧＮＤ層とキャビティの構造の一例を示す底面図、図８は図１に示すパワーアンプモジュールの実装基板への実装構造の一例を示す部分断面図、図９は本発明の実施の形態１の変形例のパワーアンプモジュールの構造を示す断面図、図１０は図９に示すパワーアンプモジュールにおけるワイヤボンディング後の構造を示す底面図、図１１は図９に示すパワーアンプモジュールの実装基板への実装構造を示す部分断面図、図１２は図９に示すパワーアンプモジュールを搭載した電子装置の構造の一例を示す部分断面図、図１３は図１２に示す電子装置を搭載した携帯用電子機器の構造の一例を示す構造ブロック図である。
【００２４】
図１および図２に示す本実施の形態１の半導体装置は、パワーアンプモジュール１と呼ばれる高周波のモジュール製品であり、モジュール基板４の表面４ｂ上に第１の半導体チップが半田実装され、かつ裏面４ｃ上に第２の半導体チップが半田実装されるとともに、表面４ｂ側の第１の半導体チップが封止用樹脂によって覆われる構造を有しており、主に、携帯用電話機などの小型の携帯用電子機器などに組み込まれるものである。
【００２５】
なお、パワーアンプモジュール１は、例えば、携帯用電話機における高周波（例えば、約９００ＭＨｚと約１８００ＭＨｚ）を複数の段階に亘って増幅するものである。
【００２６】
前記パワーアンプモジュール１の詳細構成は、表面４ｂおよびその反対側の裏面４ｃを有した配線基板であるモジュール基板４と、モジュール基板４の表面４ｂに搭載された第１の半導体チップであり、かつ能動部品である制御用チップ２と、制御用チップ２と隣接して表面４ｂに搭載され、かつ受動素子を有したチップ部品３と、モジュール基板４の裏面４ｃに搭載された第２の半導体チップであり、かつ能動素子（アンプ素子）を有した出力用チップ１３と、モジュール基板４の裏面４ｃに設けられた複数の外部端子であるランド１ａと、封止用樹脂によって形成され、かつ制御用チップ２および複数のチップ部品３を封止する封止部６とからなり、モジュール基板４に、接地（基準）電位（ＧＮＤ）と電気的に接続された第１ＧＮＤパターン（導体パターン）４ｄが設けられており、第１ＧＮＤパターン４ｄは制御用チップ２と出力用チップ１３の間に配置されている。
【００２７】
なお、出力用チップ１３は２段めと３段めの増幅回路を有しており、一方、制御用チップ２は、初段の増幅回路と制御回路とを有しており、この制御回路によって初段、２段めおよび３段めのそれぞれの増幅回路を制御している。
【００２８】
したがって、第２の半導体チップである出力用チップ１３は、第１の半導体チップである制御用チップ２より発熱量が大きいチップである。
【００２９】
そこで、パワーアンプモジュール１では、アンプ素子を有した発熱量が大きな出力用チップ１３をモジュール基板４の裏面４ｃ側に配置して、この出力用チップ１３を実装基板への実装時に前記実装基板に直接または間接的に半田接続してその放熱性を高めるとともに、発熱量の小さな制御用チップ２やチップ部品３は、モジュール基板４の表面４ｂ側に搭載してこれら表面４ｂ側の実装部品を金属製のケースなどを用いずにシリコーン樹脂などの低弾性で、かつ絶縁性の封止用樹脂のみによって封止してモジュールの小型化を図っている。
【００３０】
また、本実施の形態１のパワーアンプモジュール１では、図３に示すように、モジュール基板４の裏面４ｃ側のほぼ中央に凹部であるキャビティ部４ａが形成され、このキャビティ部４ａ内に出力用チップ１３が配置されるとともに、出力用チップ１３はモジュール基板４に対してフリップチップ接続されており、一方、制御用チップ２がモジュール基板４の表面４ｂ上にフリップチップ接続されている。
【００３１】
したがって、制御用チップ２と出力用チップ１３は、両者とも半田からなるバンプ電極１６を介してモジュール基板４にフリップチップ接続されている。
【００３２】
なお、図２に示すように、発熱量の大きな出力用チップ１３の主面１３ａと反対側の背面１３ｂには放熱部材である放熱板９が熱伝導性接着剤１０を介して取り付けられている。
【００３３】
このように、パワーアンプモジュール１では、出力用チップ１３の発熱量の方が制御用チップ２より遥かに大きいため、この出力用チップ１３をモジュール基板４の実装基板側に配置することが好ましく、出力用チップ１３を実装基板側に実装することにより、出力用チップ１３が発する熱を実装基板に逃がすことができる。
【００３４】
次に、パワーアンプモジュール１における図５に示す高周波増幅器の回路ブロックについて説明する。
【００３５】
前記高周波増幅器の増幅回路では、２つの周波数帯域をそれぞれ２つの増幅回路に分けて増幅しており、各増幅回路は、３段階に亘って増幅され、各段の増幅回路は、制御用チップ２の制御回路によって制御される。前記３段階のうち初段の増幅回路が表面４ｂ側に実装された制御用チップ（第１の半導体チップ）２に形成され、かつ２段めと終段（３段め）の増幅回路が裏面４ｃ側に配置された出力用チップ１３に形成されている。
【００３６】
ただし、２段めの増幅回路は、表面４ｂ側の制御用チップ２に形成されていてもよいし、裏面４ｃ側の出力用チップ１３に形成されていてもよい。
【００３７】
また、チップ小型化を図る際などに、初段の増幅回路についても裏面４ｃ側の出力用チップ１３に形成されていてもよい。
【００３８】
ここで、２種類の周波数帯域について説明すると、一方は、ＧＳＭ（Ｇｌｏｂａｌ　Ｓｙｓｔｅｍ　ｆｏｒ　Ｍｏｂｉｌｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ）　方式のものであり、周波数帯域として８８０〜９１５ＭＨｚを使用している。また、他方は、ＤＣＳ（Ｄｉｇｉｔａｌ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｓｙｓｔｅｍ　１８００）のものであり、周波数帯域として１７１０〜１７８５ＭＨｚを使用しており、この両方の方式に対応したモジュールである。
【００３９】
そこで、図５に示すように、高周波増幅回路を点線で囲った３つの回路ブロック２ｅ，７ｅ，８ｅに分割し、パワーアンプモジュール１では、回路ブロック２ｅに発熱量の小さい制御用チップ２を採用し、回路ブロック７ｅと回路ブロック８ｅに発熱量の大きな出力用チップ１３を採用して回路を分割している。
【００４０】
したがって、本実施の形態１のパワーアンプモジュール１では、３つの回路ブロック２ｅ，７ｅ，８ｅに含まれる半導体素子のうち、発熱量の小さい回路ブロック２ｅの制御用チップ２をモジュール基板４の表面４ｂ側に搭載し、発熱量の大きな回路ブロック７ｅ，８ｅを裏面４ｃ側の出力用チップ１３に組み込んで搭載している。さらに、チップ部品３は、発熱量が小さいため、全てモジュール基板４の表面４ｂ側に搭載する。
【００４１】
なお、回路ブロック２ｅ、回路ブロック７ｅ、回路ブロック８ｅにそれぞれ対応して、ＧＳＭ側とＤＣＳ側で、ＧＳＭ側初段アンプ２ｃとＤＣＳ側初段アンプ２ｄが制御用チップ２に組み込まれ、また、ＧＳＭ側２段めアンプ７ｃとＧＳＭ側終段アンプ７ｄ、およびＤＣＳ側２段めアンプ８ｃとＤＣＳ側終段アンプ８ｄが出力用チップ１３に組み込まれている。
【００４２】
また、図５に示す制御用チップ２は、制御信号Ｖｃｏｎｔｒｏｌ　を受けて、ＧＳＭ側初段アンプ２ｃ、ＧＳＭ側２段めアンプ７ｃおよびＧＳＭ側終段アンプ７ｄのそれぞれのパワーを制御する（ＤＣＳ側についても同様）。本実施の形態１の場合には、アンプ素子としてＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）が用いられ、この場合には、制御用チップ２は、各ＭＯＳＦＥＴのゲートに印加されるバイアスを制御することによって、出力であるＰｏｕｔ（ＧＳＭ）、Ｐｏｕｔ（ＤＣＳ）のパワーを制御する。
【００４３】
次に、ＧＳＭ側のアンプを用いてモジュール基板４の表面４ｂ側に搭載された制御用チップ２と、裏面４ｃ側に搭載された出力用チップ１３とでそれぞれの熱抵抗値をシミュレーションすると、図６に示すような結果が得られた。
【００４４】
すなわち、制御用チップ２では、電力を０．２Ｗとすると、熱抵抗制約が２５０℃／Ｗ以下であるのに対してそのシミュレーション値が７０℃／Ｗとなり、制約内に収まっている。
【００４５】
一方、出力用チップ１３では、電力を最悪の条件下で８Ｗ以下とすると、熱抵抗制約が６℃／Ｗ以下であるのに対してそのシミュレーション値が３．９℃／Ｗとなり、出力用チップ１３でも制約内に収まることが分かった。なお、ＤＣＳ側は、ＧＳＭ側に比べて発熱量が小さいため、ＧＳＭ側が制約内であればＤＣＳ側も制約内と判断できる。
【００４６】
次に、本実施の形態１のような構造のパワーアンプモジュール１では、制御回路および初段の増幅回路と、２段めおよび３段めの増幅回路とが電磁シールドされていないと、所定の周波数帯域と異なる帯域で発振してしまうなどの不具合が発生する場合があり、したがって、前記電磁シールドの強化を図るための種々の対策が施されている。
【００４７】
まず、図２に示すように、複数の配線層を有した多層の配線基板であるモジュール基板４の内部に、接地（基準）電位（ＧＮＤ）と電気的に接続されたＧＮＤのベタパターンである第１ＧＮＤパターン（導体パターン）４ｄが設けられており、この第１ＧＮＤパターン４ｄが表面４ｂ側の制御用チップ２と裏面４ｃ側の出力用チップ１３の間に配置されている。第１ＧＮＤパターン４ｄは、図７に示すように、モジュール基板４の外形とほぼ同程度の大きな面積のものである。
【００４８】
これにより、制御用チップ２と出力用チップ１３との間の電磁シールドの強化を図ることができる。
【００４９】
さらに、図２に示すように、モジュール基板４のキャビティ部４ａの底部４ｈに、接地（基準）電位（ＧＮＤ）と電気的に接続されたＧＮＤのパターンである第２ＧＮＤパターン（導体パターン）４ｇが設けられている。また、出力用チップ１３の表面電極に対応して、底部４ｈには複数の接続用端子４ｌが設けられている。そこで、第２ＧＮＤパターン４ｇは、複数の接続用端子４ｌのうち、出力用チップ１３のＧＮＤの電極と接続する図７に示すＧＮＤの接続用端子４ｌ（図７中、向かって右側の列の中央の接続用端子４ｌ）と直接接続してＧＮＤ電位の導体パターンとなっている。
【００５０】
また、キャビティ部４ａの内周壁４ｊに、接地（基準）電位（ＧＮＤ）と電気的に接続されたＧＮＤのパターンである第３ＧＮＤパターン（導体パターン）４ｉが設けられており、この第３ＧＮＤパターン４ｉは第２ＧＮＤパターン４ｇと直接接続してＧＮＤ電位の導体パターンとなっている。
【００５１】
さらに、図７に示すように、キャビティ部４ａの周囲には複数のサーマルビアであるビア配線４ｅが設けられており、図２に示すように、これら複数のビア配線４ｅは、第２ＧＮＤパターン４ｇと直接接続されている。
【００５２】
このように、パワーアンプモジュール１では、キャビティ部４ａの底部４ｈおよび内周壁４ｊがＧＮＤ電位の導体パターンによってほぼ覆われているとともに、キャビティ部４ａがＧＮＤ電位の複数のビア配線４ｅによって囲まれており、加えて、キャビティ部４ａと表面４ｂとの間に基板面積とほぼ同じ面積のＧＮＤ電位の第１ＧＮＤパターン４ｄが設けられている。
【００５３】
したがって、図２に示すように、このキャビティ部４ａ内に配置された出力用チップ１３は、ＧＮＤ電位の第２ＧＮＤパターン４ｇおよび第３ＧＮＤパターン４ｉと、ＧＮＤ電位の複数のビア配線４ｅと、基板面積とほぼ同じ面積のＧＮＤ電位の第１ＧＮＤパターン４ｄとによって囲まれ、かつ覆われた状態となる。
【００５４】
その結果、出力用チップ１３と他の実装部品との間の電磁シールドを強化することができ、図５に示す回路ブロック２ｅと回路ブロック７ｅ、回路ブロック８ｅとの電磁シールドの強化を図ることができる。
【００５５】
すなわち、制御回路および初段の増幅回路と、２段めおよび３段めの増幅回路との電磁シールドを強化することができ、所定外の周波数帯域での発振などの不具合の発生を阻止することができる。
【００５６】
また、本実施の形態１のパワーアンプモジュール１は、その外部端子が、図３に示すように、モジュール基板４の裏面４ｃに設けられたランド１ａであり、複数のランド１ａが裏面４ｃの周縁部に沿って配置されている。
【００５７】
さらに、キャビティ部４ａの周囲には、リング状の外部ＧＮＤパターン４ｋが配置されており、図２に示すように、この外部ＧＮＤパターン４ｋは複数のビア配線４ｅおよび内周壁４ｊの第３ＧＮＤパターン４ｉと接続されている。
【００５８】
一方、モジュール基板４の表面４ｂに搭載された複数のチップ部品３は、それぞれに受動素子を有するとともに、図４に示すように、それぞれの接続端子３ａがモジュール基板４の表面４ｂ側の端子４ｆに半田接続されている。
【００５９】
また、出力用チップ１３は、キャビティ部４ａ内で封止用樹脂によってアンダーフィル封止され、アンダーフィル封止部１１が形成されている。
【００６０】
すなわち、キャビティ部４ａ内において、出力用チップ１３の主面１３ａとモジュール基板４との間にアンダーフィル封止部１１が形成されている。
【００６１】
なお、本実施の形態１のパワーアンプモジュール１では、モジュール基板４の表面４ｂ上に搭載した制御用チップ２やチップ部品３などの実装部品を金属製のケースなどを用いずに絶縁性の封止用樹脂によって封止することにより、前記実装部品と前記金属製のケースとの電気的ショートを考慮する必要がなくなり、個片化の際の精度のみを考慮した外観サイズにすることができる。
【００６２】
すなわち、搭載部品ぎりぎりの箇所で個片化の際の分割ができるため、基板周囲のデッドスペース（無駄なスペース）を削減でき、パワーアンプモジュール１の小型化を図ることができる。
【００６３】
言い換えると、前記実装部品を基板の搭載可能範囲の外周ぎりぎりまで配置できるため、部品の実装密度を向上させることができる。
【００６４】
さらに、モジュール基板４の表面４ｂか裏面４ｃのうちの何れか一方の面ではなく、表面４ｂに初段の制御用チップ２を搭載し、裏面４ｃに２段めと終段の出力用チップ１３を搭載することにより、初段と終段とで表裏面に分けて搭載しているため、実装面積を少なくすることができ、パワーアンプモジュール１の小型化を図ることができる。
【００６５】
次に、パワーアンプモジュール１のマザーボード（実装基板）１２への実装形態について説明する。
【００６６】
図２、図８に示すように、マザーボード１２にパワーアンプモジュール１を搭載した際に、発熱量の大きな出力用チップ１３は、その背面１３ｂが、放熱板９と半田接続部５を介してマザーボード１２の導体パターンに半田接続され、その結果、放熱経路１９のように熱を拡散して効率良く放熱することができ、放熱性を高めることができる。
【００６７】
なお、発熱量の大きな出力用チップ１３がモジュール基板４の裏面４ｃ側に搭載されていることにより、出力用チップ１３の下方のマザーボード１２上に、リング状の外部ＧＮＤパターン４ｋの外形に対応してこれとほぼ同じ大きさで、かつ接地（基準）電位（ＧＮＤ）と電気的に接続された導体のＧＮＤパターンであるＧＮＤ端子１２ｂを設けておくことで、図８に示すように、半田接続部５を介して大きなＧＮＤ端子１２ｂと放熱板９および外部ＧＮＤパターン４ｋとを接続することができるため、発熱量の大きな出力用チップ１３から発せられる熱を基板に伝えることができ、その結果、出力用チップ１３の熱抵抗を十分に低減できる。
【００６８】
さらに、外部ＧＮＤパターン４ｋが複数のビア配線４ｅおよび内周壁４ｊの第３ＧＮＤパターン４ｉと直接接続されており、かつこの外部ＧＮＤパターン４ｋとマザーボード１２のＧＮＤ端子１２ｂとを半田接続部５を介して接続することにより、電磁シールド効果をさらに強化することができる。
【００６９】
なお、放熱板９が金属板であれば、出力用チップ１３の熱抵抗をさらに低減できるとともに、電磁シールド効果をさらに強化できる。
【００７０】
また、フリップチップ接続であるため、出力用チップ１３の背面１３ｂに放熱板９を設けずに、マザーボード１２のＧＮＤ端子１２ｂと出力用チップ１３の背面１３ｂとを半田などを介して直接接続してもよい。
【００７１】
また、パワーアンプモジュール１の外部端子である各ランド１ａは、それぞれ半田接続部５を介してマザーボード１２の基板端子１２ａと接続されている。
【００７２】
なお、モジュール基板４の表裏両面ともバンプ電極１６によるフリップチップ接続を行うことにより、各チップが発熱の影響を受けにくくすることができる。これは、バンプ電極１６は、熱抵抗が大きいため、裏面４ｃ側の出力用チップ１３の熱が表面４ｂ側の制御用チップ２に伝わりにくいためである。
【００７３】
したがって、発熱量の大きな出力用チップ１３の放熱性を高めることができ、パワーアンプモジュール１を高出力動作させることができる。
【００７４】
その結果、高温環境下でのパワーアンプモジュール１の動作が可能になる。
【００７５】
次に、本実施の形態１の半導体装置（パワーアンプモジュール１）の製造方法について説明する。
【００７６】
まず、表面４ｂおよび裏面４ｃを有し、かつ裏面４ｃにキャビティ部４ａが形成された図７に示すモジュール基板（配線基板）４を準備する。
【００７７】
その後、モジュール基板４の表面４ｂ上に制御用チップ２とチップ部品３を搭載する。
【００７８】
その際、モジュール基板４の表面４ｂに制御用チップ２をその背面２ｂを上方に向けることにより主面２ａとモジュール基板４の表面４ｂとが対向するように配置し、さらにチップ部品３を端子４ｆ上に配置した後、リフローなどによって制御用チップ２およびチップ部品３を搭載する。なお、制御用チップ２は半田のバンプ電極１６によってフリップチップ接続となる。
【００７９】
その後、モジュール基板４の表裏を反転し、裏面４ｃを上方に向けた後、キャビティ部４ａに出力用チップ１３をその背面１３ｂを上方に向けて配置し、リフローによって両者をフリップチップ接続する。
【００８０】
その後、樹脂封止を行う。
【００８１】
その際、モジュール基板４の表面４ｂ側の実装部品に対しては、樹脂成形によって封止を行い、裏面４ｃ側に対してはキャビティ部４ａ内においてアンダーフィル封止を行う。
【００８２】
これにより、モジュール基板４の表面４ｂ側に封止部６が形成され、裏面４ｃ側のキャビティ部４ａにアンダーフィル封止部１１が形成される。
【００８３】
なお、アンダーフィル封止部１１は、出力用チップ１３の主面１３ａとモジュール基板４の間に封止用樹脂が流し込まれて形成されたものである。
【００８４】
その後、出力用チップ１３の背面１３ｂに熱伝導性接着剤１０を介して放熱板９を取り付ける。
【００８５】
これにより、パワーアンプモジュール１の組み立てを完了する。
【００８６】
次に、本実施の形態１の変形例のパワーアンプモジュール１５について説明する。
【００８７】
図９に示す変形例のパワーアンプモジュール１５は、キャビティ部４ａ内に配置する出力用チップ１３をフリップチップ接続ではなく金線などのワイヤ１４で接続するワイヤボンディング併用タイプのものである。
【００８８】
したがって、図１０に示すように、モジュール基板４のキャビティ部４ａの内周壁４ｊの段差部４ｍに、出力用チップ１３の表面電極であるボンディングパッド１３ｃに対応して複数の接続用端子４ｌが設けられており、この接続用端子４ｌと出力用チップ１３のボンディングパッド１３ｃとがワイヤ１４によって接続されている。
【００８９】
なお、図１０に示す複数の接続用端子４ｌのうち、向かって右側の中央に配置された接続用端子４ｌは、内周壁４ｊの第３ＧＮＤパターン４ｉと直接接続されている。
【００９０】
パワーアンプモジュール１５の場合、出力用チップ１３からの熱を直接基板に逃がすことはできないが、図１１に示すように、キャビティ部４ａの底部４ｈの第２ＧＮＤパターン４ｇとビア配線４ｅとを介した放熱経路１９、および底部４ｈの第２ＧＮＤパターン４ｇと内周壁４ｊの第３ＧＮＤパターン４ｉとを介した放熱経路１９でマザーボード１２に熱を逃がすことができ、パワーアンプモジュール１の場合と同様に出力用チップ１３の熱抵抗の低減を図ることができる。
【００９１】
なお、変形例のパワーアンプモジュール１５のその他の構造については、パワーアンプモジュール１と同様である。これにより、変形例のパワーアンプモジュール１５においても、パワーアンプモジュール１と同様に電磁シールドを強化できる。すなわち、ワイヤ１４にノイズがのり易いようなパワーアンプモジュール１５であっても電磁シールド対策を十分に行うことができる。
【００９２】
次に、図１２に示す本実施の形態１の電子装置（モジュール製品）の構成について説明する。
【００９３】
前記電子装置は、モジュール基板４のキャビティ部４ａに出力用チップ１３が実装され、かつキャビティ部４ａの内周壁４ｊに、接地（基準）電位（ＧＮＤ）と電気的に接続された第３ＧＮＤパターン（導体パターン）４ｉが設けられたパワーアンプモジュール１５と、パワーアンプモジュール１５に隣接して配置された隣接モジュールであるアンテナスイッチモジュール２０と、パワーアンプモジュール１５およびアンテナスイッチモジュール２０が搭載されるマザーボード（実装基板）１２とから成り、マザーボード１２上にパワーアンプモジュール１５とアンテナスイッチモジュール２０とが隣接して配置されているものである。
【００９４】
すなわち、本実施の形態１の電子装置は、マザーボード１２上にパワーアンプモジュール１とアンテナスイッチモジュール２０とが隣接して配置されたものである。
【００９５】
なお、パワーアンプモジュール１５は、図９に示したものと全く同じものであり、ワイヤボンディング併用タイプのモジュール製品である。したがって、パワーアンプモジュール１５のモジュール基板４には、キャビティ部４ａと表面４ｂとの間に第１ＧＮＤパターン４ｄが設けられ、さらに、キャビティ部４ａを覆うように第２ＧＮＤパターン４ｇと第３ＧＮＤパターン４ｉとが設けられ、加えてキャビティ部４ａの周囲にはＧＮＤ電位と同電位の複数のビア配線４ｅが設けられており、増幅回路を有した出力用チップ１３を第１ＧＮＤパターン４ｄ、第２ＧＮＤパターン４ｇ、第３ＧＮＤパターン４ｉおよび複数のビア配線４ｅによって電磁シールドしている。
【００９６】
一方、アンテナスイッチモジュール２０は、送受信切り換え手段を有しており、フロントエンド部に必要なバンド切り換え、送受信切り換え、送信系高周波の除去および受信系バンドパスなどの機能を備えている。アンテナスイッチモジュール２０の構造は、セラミック基板２５上に受動素子であるチップ部品３とダイオード２３とが搭載され、かつ封止体２３ｄによって樹脂封止され、これらの部品が金属ケース２４によって覆われている。また、ダイオード２３では、ペレット２３ａとリード２３ｂとがワイヤ２３ｃで接続されている。
【００９７】
したがって、ダイオード２３のワイヤ２３ｃから不要な電波２１が送信されたり、また不要な電波２１を受信したりすることがある。
【００９８】
このような構成の電子装置では、パワーアンプモジュール１５とアンテナスイッチモジュール２０の両者ともワイヤボンディングを行っているため、不要な電波２１の送受信が双方で起こり易いが、パワーアンプモジュール１５においては、キャビティ部４ａ内に配置された出力用チップ１３が、第１ＧＮＤパターン４ｄ、第２ＧＮＤパターン４ｇ、第３ＧＮＤパターン４ｉおよびＧＮＤ電位の複数のビア配線４ｅによって電磁シールドされているため、パワーアンプモジュール１５とアンテナスイッチモジュール２０の間での不要な電波２１の送受信が起こりにくい。
【００９９】
ここで、図１３は、パワーアンプモジュール１５とアンテナスイッチモジュール２０とを有する電子装置の一例である携帯用電話機２６のブロック構成を図示したものであり、アンテナスイッチモジュール２０にアンテナ２６ａ、低雑音増幅器２６ｂおよびパワーアンプモジュール１５が接続され、さらに、低雑音増幅器２６ｂとパワーアンプモジュール１５がそれぞれ高周波信号処理ＩＣ２６ｃおよび信号処理部２６ｆに接続され、この高周波信号処理ＩＣ２６ｃおよび信号処理部２６ｆにスピーカ２６ｄとマイク２６ｅが接続されている。
【０１００】
なお、パワーアンプモジュール１５とアンテナスイッチモジュール２０は、マザーボード１２において同一面に搭載されているため、パワーアンプモジュール１５のキャビティ部４ａの少なくとも内周壁４ｊにＧＮＤ電位の導体パターン（ここでは、第３ＧＮＤパターン４ｉのこと）が形成されていれば、パワーアンプモジュール１５とアンテナスイッチモジュール２０の間の電磁シールドの効果は得られる。
【０１０１】
（実施の形態２）
図１４は本発明の実施の形態２の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図、図１５は本発明の実施の形態２の変形例のパワーアンプモジュールにおける配線基板の表面側に搭載される各実装部品の配置を示す平面配置図、図１６は図１５に示すパワーアンプモジュールの構造を示す底面図、図１７は本発明の実施の形態２の変形例のパワーアンプモジュールにおける配線基板の表面側に搭載される各実装部品の配置を示す平面配置図、図１８は図１７に示すパワーアンプモジュールの構造を示す底面図である。
【０１０２】
本実施の形態２の半導体装置は、実施の形態１と同様に、前記半導体装置がパワーアンプモジュール２２の場合であるが、実施の形態１のパワーアンプモジュール１と異なる点は、モジュール基板４の裏面４ｃ側に凹部であるキャビティ部４ａが形成されていないことと、裏面４ｃ側に２つの半導体チップが実装されていることである。
【０１０３】
したがって、モジュール基板４の裏面４ｃ側には、第２の半導体チップとして第１出力用チップ７が実装され、さらにこれに隣接して第３の半導体チップとして第２出力用チップ８が実装されている。第１出力用チップ７と第２出力用チップ８とでは、それぞれ異なった周波数の高周波増幅回路を有している。
【０１０４】
例えば、第１出力用チップ７にＧＳＭ（周波数帯域として８８０〜９１５ＭＨｚ）側の２段めと終段の増幅回路が組み込まれ、第２出力用チップ８にＤＣＳ（周波数帯域として１７１０〜１７８５ＭＨｚ）側の２段めと終段の増幅回路が組み込まれている。
【０１０５】
また、両チップの実装高さと同等の外部端子の高さが必要になるため、本実施の形態２のパワーアンプモジュール２２では、外部端子が半田バンプ１８の場合を取り上げて説明する。
【０１０６】
すなわち、第１出力用チップ７および第２出力用チップ８のそれぞれの背面７ｂ，８ｂと外部端子との高さをほぼ合わせなければならないため、ＢＧＡ（ＢａｌｌＧｒｉｄ　Ａｒｒａｙ）構造のパワーアンプモジュール２２としているが、外部端子は、ピンなどであってもよい。
【０１０７】
なお、第１出力用チップ７および第２出力用チップ８のそれぞれの背面７ｂ，８ｂと半田バンプ１８の高さを合わせる際に、半田バンプ１８の方が僅かに突出している方が望ましい。
【０１０８】
半田バンプ１８を、第１出力用チップ７および第２出力用チップ８のそれぞれの背面７ｂ，８ｂより僅かに突出させることによって、リフローによって実装基板に実装する際に、半田バンプ１８や第１出力用チップ７および第２出力用チップ８の実装基板への接続を確実に行うことができる。
【０１０９】
また、第１出力用チップ７および第２出力用チップ８は、実施の形態１のパワーアンプモジュール１と同様に、モジュール基板４の裏面４ｃにそれぞれの主面７ａ，８ａを向けてフリップチップ接続されており、さらに、第１出力用チップ７および第２出力用チップ８それぞれとモジュール基板４の裏面４ｃとの間に樹脂によって形成されたアンダーフィル封止部１１が形成されている。
【０１１０】
さらに、モジュール基板４の表面４ｂ側には、制御用チップ２がそのほぼ中央部に搭載されており、制御用チップ２の周囲に複数のチップ部品３が半田部１７を介して搭載されている。
【０１１１】
なお、パワーアンプモジュール２２のモジュール基板４の内部には、その表面４ｂもしくは裏面４ｃに沿うように基板面積とほぼ同等の大きさのＧＮＤ電位の導体パターンである第１ＧＮＤパターン４ｄが設けられている。第１ＧＮＤパターン４ｄは、ビア配線４ｅを介してＧＮＤの外部端子であるＧＮＤバンプ１８ａと接続している。
【０１１２】
これにより、表面４ｂ側の制御用チップ２と、裏面４ｃ側の第１出力用チップ７および第２出力用チップ８との間での電磁シールド効果を強化することができる。
【０１１３】
次に、本実施の形態２のパワーアンプモジュール２２の変形例について説明する。
【０１１４】
図１５、図１６に示すパワーアンプモジュール２２は、モジュール基板４の裏面４ｃに凹部であるキャビティ部４ａが形成され、この１つのキャビティ部４ａ内に第１出力用チップ７と第２出力用チップ８が配置されている構造のモジュールであり、さらに、モジュール基板４の裏面４ｃのキャビティ部４ａの周囲にＧＮＤ電位の導体パターンである外部ＧＮＤパターン４ｋが形成されている。
【０１１５】
図１５、図１６に示すパワーアンプモジュール２２では、図８に示すようなマザーボード１２に実装した際に、マザーボード１２のＧＮＤ電位の導体パターンであるＧＮＤ端子１２ｂと外部ＧＮＤパターン４ｋとを半田などを介して直接接続することが可能なため、制御用チップ２と第１出力用チップ７および第２出力用チップ８との間の電磁シールド効果をさらに強化することができる。
【０１１６】
また、図１７、図１８に示す変形例のパワーアンプモジュール２２は、モジュール基板４の裏面４ｃのキャビティ部４ａを複数個設けて個別化し、キャビティ部４ａと半導体チップの関係を１対１とするものであり、隣り合ったチップ相互間の干渉（クロストークまたはクロスバンドアイソレーション）を防止するものである。
【０１１７】
例えば、図１８に示すようにモジュール基板４の裏面４ｃに２つのキャビティ部４ａが形成され、それぞれのキャビティ部４ａ内に別々に能動チップである第１出力用チップ７と第２出力用チップ８が配置されている。その際、第１出力用チップ７にＧＳＭ側の２段めと終段の高周波増幅回路が組み込まれ、第２出力用チップ８にＤＣＳ側の２段めと終段の高周波増幅回路が組み込まれている。このような２つの半導体チップに対して、キャビティ部４ａが個別化されているとともに、少なくともそれぞれのキャビティ部４ａの内周壁４ｊに導体パターンである第３ＧＮＤパターン４ｉが設けられていることにより、隣り合ったチップ相互間の干渉を防止することができる。
【０１１８】
さらに、モジュール基板４に第１ＧＮＤパターン４ｄや、各キャビティ部４ａの底部４ｈの第２ＧＮＤパターン４ｇおよび各キャビティ部４ａの周囲の複数のビア配線４ｅが設けられていることにより、表面４ｂ側の制御用チップ２との電磁シールドを強化することもできる。
【０１１９】
また、モジュール基板４の裏面４ｃの各キャビティ部４ａの周囲にＧＮＤ電位の導体パターンである外部ＧＮＤパターン４ｋが形成されていることにより、電磁シールド効果をさらに強化することができる。
【０１２０】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１２１】
例えば、前記実施の形態１，２では、半導体装置が、パワーアンプモジュールの場合を説明したが、前記半導体装置は、モジュール基板４に複数の半導体チップが搭載される高周波モジュールであれば、パワーアンプモジュール以外のモジュール製品であってもよい。
【０１２２】
また、半導体チップはシリコン基板から形成されるものであってもよく、あるいはガリウムヒ素（ＧａＡｓ）から形成されるものであってもよいが、特に熱伝導性の悪いガリウムヒ素から形成された半導体チップの場合、前記実施の形態１，２の半導体装置では半導体チップの熱抵抗を低減できるため、より有効である。
【０１２３】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１２４】
接地電位と電気的に接続された導体パターンが配線基板の第１の半導体チップと第２の半導体チップの間に配置されていることにより、両チップ間の電磁シールドを強化することができ、実装部品のシールド効果の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置の一例であるパワーアンプモジュールの構造を示す平面図である。
【図２】図１に示すパワーアンプモジュールの構造を示す断面図である。
【図３】図１に示すパワーアンプモジュールの構造を示す底面図である。
【図４】図１に示すパワーアンプモジュールの配線基板の表面側に搭載される各実装部品の配置の一例を示す平面配置図である。
【図５】図１に示すパワーアンプモジュールに組み込まれた高周波増幅回路の構成の一例を示す回路ブロック図である。
【図６】図１に示すパワーアンプモジュールにおける各段の素子電力と熱抵抗値の一例を示す比較データ図である。
【図７】図１に示すパワーアンプモジュールに組み込まれた配線基板における内部ＧＮＤ層とキャビティの構造の一例を示す底面図である。
【図８】図１に示すパワーアンプモジュールの実装基板への実装構造の一例を示す部分断面図である。
【図９】本発明の実施の形態１の変形例のパワーアンプモジュールの構造を示す断面図である。
【図１０】図９に示すパワーアンプモジュールにおけるワイヤボンディング後の構造を示す底面図である。
【図１１】図９に示すパワーアンプモジュールの実装基板への実装構造を示す部分断面図である。
【図１２】図９に示すパワーアンプモジュールを搭載した電子装置の構造の一例を示す部分断面図である。
【図１３】図１２に示す電子装置を搭載した携帯用電子機器の構造の一例を示す構造ブロック図である。
【図１４】本発明の実施の形態２の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図である。
【図１５】本発明の実施の形態２の変形例のパワーアンプモジュールにおける配線基板の表面側に搭載される各実装部品の配置を示す平面配置図である。
【図１６】図１５に示すパワーアンプモジュールの構造を示す底面図である。
【図１７】本発明の実施の形態２の変形例のパワーアンプモジュールにおける配線基板の表面側に搭載される各実装部品の配置を示す平面配置図である。
【図１８】図１７に示すパワーアンプモジュールの構造を示す底面図である。
【符号の説明】
１　パワーアンプモジュール（半導体装置）
１ａ　ランド（外部端子）
２　制御用チップ（第１の半導体チップ）
２ａ　主面
２ｂ　背面
２ｃ　ＧＳＭ側初段アンプ
２ｄ　ＤＣＳ側初段アンプ
２ｅ　回路ブロック
３　チップ部品
３ａ　接続端子
４　モジュール基板（配線基板）
４ａ　キャビティ部（凹部）
４ｂ　表面
４ｃ　裏面
４ｄ　第１ＧＮＤパターン（導体パターン）
４ｅ　ビア配線
４ｆ　端子
４ｇ　第２ＧＮＤパターン（導体パターン）
４ｈ　底部
４ｉ　第３ＧＮＤパターン（導体パターン）
４ｊ　内周壁
４ｋ　外部ＧＮＤパターン
４ｌ　接続用端子
４ｍ　段差部
５　半田接続部
６　封止部
７　第１出力用チップ（第２の半導体チップ）
７ａ　主面
７ｂ　背面
７ｃ　ＧＳＭ側２段めアンプ
７ｄ　ＧＳＭ側終段アンプ
７ｅ　回路ブロック
８　第２出力用チップ（第３の半導体チップ）
８ａ　主面
８ｂ　背面
８ｃ　ＤＣＳ側２段めアンプ
８ｄ　ＤＣＳ側終段アンプ
８ｅ　回路ブロック
９　放熱板
１０　熱伝導性接着剤
１１　アンダーフィル封止部
１２　マザーボード（実装基板）
１２ａ　基板端子
１２ｂ　ＧＮＤ端子（導体パターン）
１３　出力用チップ（第２の半導体チップ）
１３ａ　主面
１３ｂ　背面
１３ｃ　ボンディングパッド
１４　ワイヤ
１５　パワーアンプモジュール（半導体装置）
１６　バンプ電極
１７　半田部
１８　半田バンプ
１８ａ　ＧＮＤバンプ
１９　放熱経路
２０　アンテナスイッチモジュール（隣接モジュール）
２１　電波
２２　パワーアンプモジュール（半導体装置）
２３　ダイオード
２３ａ　ペレット
２３ｂ　リード
２３ｃ　ワイヤ
２３ｄ　封止体
２４　金属ケース
２５　セラミック基板
２６　携帯用電話機
２６ａ　アンテナ
２６ｂ　低雑音増幅器
２６ｃ　高周波信号処理ＩＣ
２６ｄ　スピーカ
２６ｅ　マイク
２６ｆ　信号処理部
【図１】
2004128288.tif 000003
【図２】
2004128288.tif 000004
【図３】
2004128288.tif 000005
【図４】
2004128288.tif 000006
【図５】
2004128288.tif 000007
【図６】
2004128288.tif 000008
【図７】
2004128288.tif 000009
【図８】
2004128288.tif 000010
【図９】
2004128288.tif 000011
【図１０】
2004128288.tif 000012
【図１１】
2004128288.tif 000013
【図１２】
2004128288.tif 000014
【図１３】
2004128288.tif 000015
【図１４】
2004128288.tif 000016
【図１５】
2004128288.tif 000017
【図１６】
2004128288.tif 000018
【図１７】
2004128288.tif 000019
【図１８】
2004128288.tif 000020