(57)【要約】【課題】直流電源から供給される直流電圧を変換する直流電圧変換回路において、突入電流を抑えて直流電源の負担を軽くすることにより、直流電源部に接続されるコンデンサの容量値を削減する。【解決手段】この直流電圧変換回路は、第１と第２の端子との間に直列に接続された第１群のトランジスタＱ１１及びＱ１２と、第２と第３の端子との間に直列に接続された第２群のトランジスタＱ１３及びＱ１４と、第１群のトランジスタの所定の接続点と第２群のトランジスタの所定の接続点との間に接続されたコンデンサＣ１１と、第１と第３の端子との間に接続されたコンデンサＣ１２と、トランジスタＱ１１及びＱ１４にそれぞれ並列に接続されたスイッチング素子Ｑ２１及びＱ２４と、第１と第２の端子との間に直流電圧が供給されてから所定の期間内において該トランジスタをオフ状態とする制御回路１１とを具備する。【選択図】　図１
2004048893.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子と第２の端子との間に供給される直流電圧を変換して、変換された直流電圧を前記第１の端子と第３の端子との間に出力する直流電圧変換回路であって、
前記第１の端子と前記第２の端子との間に直列に接続された第１群のトランジスタと、
前記第２の端子と前記第３の端子との間に直列に接続された第２群のトランジスタと、
前記第１群のトランジスタの所定の接続点と前記第２群のトランジスタの所定の接続点との間に接続された第１のコンデンサと、
前記第１の端子と前記第３の端子との間に接続された第２のコンデンサと、
前記第１群及び前記第２群のトランジスタの内の所定の複数のトランジスタにそれぞれ並列に接続された複数のスイッチング素子と、
前記第１のコンデンサに充電した電荷を前記第２のコンデンサに移動させて直流電圧を変換するように前記第１群及び前記第２群のトランジスタ及び前記複数のスイッチング素子のオン／オフ動作を制御する制御回路であって、前記第１の端子と前記第２の端子との間に直流電圧が供給されてから所定の期間内において前記所定の複数のトランジスタをオフ状態とする前記制御回路と、
を具備する直流電圧変換回路。
【請求項２】
前記複数のスイッチング素子の各々が、並列に接続される前記所定のトランジスタよりもオン抵抗が大きいトランジスタを含む、請求項１記載の直流電圧変換回路。
【請求項３】
前記制御回路が、交流信号をカウントすることにより前記所定の期間を設定する、請求項１又は２記載の直流電圧変換回路。
【請求項４】
前記制御回路が、変換された直流電圧を検出することにより前記所定の期間を設定する、請求項１又は２記載の直流電圧変換回路。
【請求項５】
前記第１の端子と前記第２の端子との間に直列に接続された第３群のトランジスタと、
前記第３群のトランジスタの所定の接続点と前記第２群のトランジスタの所定の接続点との間に接続された第３のコンデンサと、
をさらに具備する請求項１〜４のいずれか１項記載の直流電圧変換回路。
【請求項６】
第１の端子と第２の端子との間に供給される直流電圧を変換して、変換された直流電圧を前記第１の端子と第３の端子との間に出力する半導体集積回路であって、
前記第１の端子と前記第２の端子との間に直列に接続された第１群のトランジスタと、
前記第２の端子と前記第３の端子との間に直列に接続された第２群のトランジスタと、
前記第１群のトランジスタの所定の接続点と前記第２群のトランジスタの所定の接続点との間に第１の外付けコンデンサを接続するための第４の端子及び第５の端子と、
前記第１群及び前記第２群のトランジスタの内の所定の複数のトランジスタにそれぞれ並列に接続された複数のスイッチング素子と、
前記第１の外付けコンデンサに充電した電荷を前記第２の外付けコンデンサに移動させて直流電圧を変換するように前記第１群及び前記第２群のトランジスタ及び前記複数のスイッチング素子のオン／オフ動作を制御する制御回路であって、前記第１の端子と前記第２の端子との間に直流電圧が供給されてから所定の期間内において前記所定の複数のトランジスタをオフ状態とする前記制御回路と、を具備する半導体集積回路。
【請求項７】
前記複数のスイッチング素子の各々が、並列に接続される前記所定のトランジスタよりもオン抵抗が大きいトランジスタを含む、請求項６記載の半導体集積回路。
【請求項８】
前記制御回路が、交流信号をカウントすることにより前記所定の期間を設定する、請求項６又は７記載の半導体集積回路。
【請求項９】
前記制御回路が、変換された直流電圧を検出することにより前記所定の期間を設定する、請求項６又は７記載の半導体集積回路。
【請求項１０】
前記第１の端子と前記第２の端子との間に直列に接続された第３群のトランジスタと、
前記第３群のトランジスタの所定の接続点と前記第２群のトランジスタの所定の接続点との間に第３の外付けコンデンサを接続するための第６の端子及び第７の端子と、
をさらに具備する請求項６〜９のいずれか１項記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流電源から供給される直流電圧を変換する直流電圧変換回路に関し、さらに、外付けコンデンサを接続することにより直流電圧変換回路を構成する半導体集積回路に関する。
【０００２】
【従来の技術】
図１７は、従来の２倍昇圧回路の構成を示す図である。図１７に示すように、この昇圧回路は、半導体集積回路１００と、コンデンサＣ１０１及びコンデンサＣ１０２とによって構成され、直流電源から供給される入力電圧ＶＩＮを昇圧して、出力電圧ＶＯＵＴを発生する。半導体集積回路１００は、直列に接続されたＮチャネルＭＯＳトランジスタＱ１０１及びＰチャネルＭＯＳトランジスタＱ１０２〜Ｑ１０４と、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴが供給されてタイミング信号Ａ、ＸＢ、ＸＡ２及びＸＢ２を生成するタイミング信号生成回路１０１とを含んでいる。タイミング信号Ａ、ＸＢ、ＸＡ２及びＸＢ２は、トランジスタＱ１０１〜Ｑ１０４のゲートにそれぞれ印加される。トランジスタＱ１０１及びＱ１０２の接続点とトランジスタＱ１０３及びＱ１０４の接続点との間には、コンデンサＣ１０１が接続され、出力電位（ＶＯＵＴ）と基準電位（ＧＮＤ）との間には、コンデンサＣ１０２が接続されている。
【０００３】
図１８に、図１７に示す昇圧回路において用いるタイミング信号の波形を示し、図１９に、図１７に示す昇圧回路の等価回路を示す。
タイミング信号生成回路１０１は、図１８に示すように、期間ＴＡにおいて、タイミング信号Ａ及びＸＢをハイレベル（ＶＩＮ）とし、タイミング信号ＸＡ２をローレベルとし、タイミング信号ＸＢ２をハイレベル（ＶＯＵＴ）とする。従って、トランジスタＱ１０１及びＱ１０３がオン状態となり、トランジスタＱ１０２及びＱ１０４がオフ状態となる。
【０００４】
図１９の（ａ）に示すように、期間ＴＡにおける昇圧回路の等価回路は、トランジスタＱ１０１のオン抵抗をＲ１０１とし、トランジスタＱ１０３のオン抵抗をＲ１０３とすると、オン抵抗Ｒ１０１とコンデンサＣ１０１とオン抵抗Ｒ１０３とが直列に接続され、その両端に入力電圧ＶＩＮが印加された回路で表される。これにより、コンデンサＣ１０１に電荷が蓄えられ、コンデンサＣ１０１の両端電圧は入力電圧ＶＩＮに近付く。また、出力電圧ＶＯＵＴは、コンデンサＣ１０２によって保持される。
【０００５】
再び図１８を参照すると、タイミング信号生成回路１０１は、期間ＴＢにおいて、タイミング信号Ａ、ＸＢ、ＸＢ２をローレベルとし、タイミング信号ＸＡ２をハイレベル（ＶＯＵＴ）とする。従って、トランジスタＱ１０２及びＱ１０４がオン状態となり、トランジスタＱ１０１及びＱ１０３がオフ状態となる。
【０００６】
図１９の（ｂ）に示すように、期間ＴＢにおける昇圧回路の等価回路は、トランジスタＱ１０２のオン抵抗をＲ１０２とし、トランジスタＱ１０４のオン抵抗をＲ１０４とすると、入力電圧ＶＩＮとオン抵抗Ｒ１０２とコンデンサＣ１０１とオン抵抗Ｒ１０４とが直列に接続され、その両端にコンデンサＣ１０２が接続された回路で表される。これにより、コンデンサＣ１０１に蓄えられた電荷がコンデンサＣ１０２に移動して、コンデンサＣ１０２の両端に出力電圧ＶＯＵＴが発生する。
【０００７】
この様にして、期間ＴＡにおける動作と期間ＴＢにおける動作とを交互に繰り返すことにより、出力電圧ＶＯＵＴが２×ＶＩＮに近付く。従って、この昇圧回路は、入力電圧の２倍の電圧を出力することができる。
【０００８】
しかしながら、大電流を供給する場合には、トランジスタＱ１０１〜Ｑ１０４のオン抵抗を数Ω以下に小さくし、コンデンサＣ１０１及びＣ１０２の容量を数μＦ〜数１０μＦまで大きくする必要があるため、図１７に示す回路によれば、電源投入直後の昇圧開始の際の期間ＴＡにおいて、直流電源からコンデンサＣ１０１に瞬間的に流れる突入電流が発生する。また、期間ＴＢにおいて、コンデンサＣ１０１からコンデンサＣ１０２に瞬間的に流れる突入電流が発生する。このような突入電流の値が直流電源の最大許容負荷電流を超える場合には、直流電源が正常に機能しなくなり、直流電源の出力電圧が低下してしまう。直流電源の出力電圧が低下すると、この直流電源に接続されている他のシステムＬＳＩの誤動作の原因となる。従って、直流電源に大容量のコンデンサを接続する等の対策を行う必要が生じ、部品実装面積の増大やコストアップの原因になるという問題があった。
【０００９】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、直流電源から供給される直流電圧を変換する直流電圧変換回路において、突入電流を抑えて直流電源の負担を軽くすることにより、直流電源部に接続されるコンデンサの容量値を削減して電源回路の小型化やコストダウンを実現することを目的とする。
【００１０】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る直流電圧変換回路は、第１の端子と第２の端子との間に供給される直流電圧を変換して、変換された直流電圧を第１の端子と第３の端子との間に出力する直流電圧変換回路であって、第１の端子と第２の端子との間に直列に接続された第１群のトランジスタと、第２の端子と第３の端子との間に直列に接続された第２群のトランジスタと、第１群のトランジスタの所定の接続点と第２群のトランジスタの所定の接続点との間に接続された第１のコンデンサと、第１の端子と第３の端子との間に接続された第２のコンデンサと、第１群及び第２群のトランジスタの内の所定の複数のトランジスタにそれぞれ並列に接続された複数のスイッチング素子と、第１のコンデンサに充電した電荷を第２のコンデンサに移動させて直流電圧を変換するように第１群及び第２群のトランジスタ及び複数のスイッチング素子のオン／オフ動作を制御する制御回路であって、第１の端子と第２の端子との間に直流電圧が供給されてから所定の期間内において所定の複数のトランジスタをオフ状態とする制御回路とを具備する。
【００１１】
ここで、複数のスイッチング素子の各々が、並列に接続される所定のトランジスタよりもオン抵抗が大きいトランジスタを含むようにしても良い。また、制御回路が、交流信号をカウントすることにより所定の期間を設定するようにしても良いし、制御回路が、変換された直流電圧を検出することにより所定の期間を設定するようにしても良い。
【００１２】
この直流電圧変換回路は、第１の端子と第２の端子との間に直列に接続された第３群のトランジスタと、第３群のトランジスタの所定の接続点と第２群のトランジスタの所定の接続点との間に接続された第３のコンデンサとをさらに具備するようにしても良い。
【００１３】
本発明に係る半導体集積回路は、第１の端子と第２の端子との間に供給される直流電圧を変換して、変換された直流電圧を第１の端子と第３の端子との間に出力する半導体集積回路であって、第１の端子と第２の端子との間に直列に接続された第１群のトランジスタと、第２の端子と第３の端子との間に直列に接続された第２群のトランジスタと、第１群のトランジスタの所定の接続点と第２群のトランジスタの所定の接続点との間に第１の外付けコンデンサを接続するための第４の端子及び第５の端子と、第１群及び第２群のトランジスタの内の所定の複数のトランジスタにそれぞれ並列に接続された複数のスイッチング素子と、第１の外付けコンデンサに充電した電荷を第２の外付けコンデンサに移動させて直流電圧を変換するように第１群及び第２群のトランジスタ及び複数のスイッチング素子のオン／オフ動作を制御する制御回路であって、第１の端子と第２の端子との間に直流電圧が供給されてから所定の期間内において所定の複数のトランジスタをオフ状態とする制御回路とを具備する。
【００１４】
ここで、複数のスイッチング素子の各々が、並列に接続される所定のトランジスタよりもオン抵抗が大きいトランジスタを含むようにしても良い。また、制御回路が、交流信号をカウントすることにより所定の期間を設定するようにしても良いし、変換された直流電圧を検出することにより所定の期間を設定するようにしても良い。
【００１５】
この半導体集積回路は、第１の端子と第２の端子との間に直列に接続された第３群のトランジスタと、第３群のトランジスタの所定の接続点と第２群のトランジスタの所定の接続点との間に第３の外付けコンデンサを接続するための第６の端子及び第７の端子とをさらに具備するようにしても良い。
【００１６】
本発明によれば、第１群及び第２群に含まれる所定の複数のトランジスタにそれぞれ並列に複数のスイッチング素子を接続し、直流電圧が供給されてから所定の期間内において所定の複数のトランジスタをオフ状態とすることにより、突入電流を抑えて直流電源の負担を軽くしている。これにより、直流電源部に接続されるコンデンサの容量値を削減して電源回路の小型化やコストダウンを実現することができる。
【００１７】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１に、本発明の第１の実施形態に係る直流電圧変換回路の構成を示す。本実施形態は、本発明を２倍昇圧回路に適用したものである。
【００１８】
図１に示すように、この直流電圧変換回路は、半導体集積回路１と、コンデンサＣ１１及びコンデンサＣ１２とによって構成される。半導体集積回路１は、直列に接続されたＮチャネルＭＯＳトランジスタＱ１１及びＰチャネルＭＯＳトランジスタＱ１２〜Ｑ１４と、トランジスタＱ１１と並列に接続されたＮチャネルＭＯＳトランジスタＱ２１と、トランジスタＱ１４と並列に接続されたＰチャネルＭＯＳトランジスタＱ２４と、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴが供給されてタイミング信号Ａ、ＸＢ、ＸＡ２、ＸＢ２、ＡＳ及びＸＢ２Ｓを生成するタイミング信号生成回路１１とを含んでいる。
【００１９】
タイミング信号Ａ、ＸＢ、ＸＡ２、ＸＢ２、ＡＳ及びＸＢ２Ｓは、トランジスタＱ１１〜Ｑ１４、Ｑ２１及びＱ２４のゲートにそれぞれ印加される。トランジスタＱ１１及びＱ１２の接続点とトランジスタＱ１３及びＱ１４の接続点との間には、コンデンサＣ１１が接続され、出力電位（ＶＯＵＴ）と基準電位（ＧＮＤ）との間には、コンデンサＣ１２が接続されている。なお、図１においては、トランジスタＱ１２及びＱ１３のバックゲートをソースに接続しているが、出力電位（ＶＯＵＴ）に接続するようにしても良い。
【００２０】
ここで、トランジスタＱ２１のオン抵抗は、トランジスタＱ１１のオン抵抗よりも大きくなるように設定し、トランジスタＱ２４のオン抵抗は、トランジスタＱ１４のオン抵抗よりも大きくなるように設定する。本実施形態においては、オン抵抗が数Ω以下のトランジスタＱ１１〜Ｑ１４と、オン抵抗が５０Ω〜２００ΩのトランジスタＱ２１及びＱ２４とを用いている。このようにオン抵抗の異なるトランジスタを用いることにより、複数の動作モードにおいて直流電圧変換回路に流れる電流の大きさを変化させることができる。
【００２１】
次に、トランジスタのオン抵抗について説明する。トランジスタのオン抵抗ＲＯＮは、次式（１）で表される。
ＲＯＮ＝｛β（ＶＧＳ−ＶＴ−ＶＤＳ／２）｝−１　・・・（１）
ここで、βは利得係数、ＶＧＳはゲート・ソース間電圧、ＶＤＳはドレイン・ソース間電圧、ＶＴはトランジスタのしきい値電圧である。
【００２２】
また、利得係数βは、次式（２）で表される。
β＝（μ×ε／ｔＯＸ）×（Ｗ／Ｌ）　・・・（２）
ここで、μはチャネル中のキャリア移動度、εはゲート絶縁体の誘電率、ｔＯＸはゲート絶縁体の厚さ、Ｗはチャネル幅、Ｌはチャネル長である。
【００２３】
従って、トランジスタのオン抵抗を大きくするためには、しきい値電圧ＶＴを大きくしても良いし、ゲート絶縁体の厚さｔＯＸを大きくしても良いし、チャネル幅Ｗを小さくしても良いし、チャネル長Ｌを大きくしても良い。また、トランジスタと直列に抵抗を接続することにより、同様の効果を実現しても良い。本願においては、トランジスタ等の半導体や、半導体と抵抗とが直列に接続されたものを、スイッチング素子として使用することができる。
【００２４】
図２に、図１に示す直流電圧変換回路において用いるモード信号及びタイミング信号の波形を示す。
まず、入力電圧ＶＩＮが供給されてから所定の期間内における動作モード１について説明する。図３に、図１に示す直流電圧変換回路の動作モード１における等価回路を示す。図２に示すように、動作モード１においては、モード信号（ＭＯＤＥ）がローレベルとなっている。タイミング信号生成回路１１は、動作モード１において、タイミング信号Ａをローレベルに固定し、タイミング信号ＸＢ２をハイレベル（ＶＯＵＴ）に固定する。これにより、トランジスタＱ１１及びＱ１４は、動作モード１においてオフ状態となっている。
【００２５】
また、タイミング信号生成回路１１は、期間ＴＡ１において、タイミング信号ＡＳ及びＸＢをハイレベル（ＶＩＮ）とし、タイミング信号ＸＢ２Ｓをハイレベル（ＶＯＵＴ）とし、タイミング信号ＸＡ２をローレベルとする。これにより、トランジスタＱ２１及びＱ１３がオン状態となり、トランジスタＱ１２及びＱ２４がオフ状態となる。
【００２６】
図３の（ａ）に示すように、期間ＴＡ１における直流電圧変換回路の等価回路は、トランジスタＱ２１のオン抵抗をＲ２１とし、トランジスタＱ１３のオン抵抗をＲ１３とすると、オン抵抗Ｒ２１とコンデンサＣ１１とオン抵抗Ｒ１３とが直列に接続され、その両端に入力電圧ＶＩＮが印加された回路で表される。これにより、オン抵抗Ｒ２１及びＲ１３を介してコンデンサＣ１１に電荷が蓄えられ、コンデンサＣ１１の両端電圧が上昇する。また、出力電圧ＶＯＵＴは、コンデンサＣ１２によって保持される。ここで、トランジスタＱ２１のオン抵抗Ｒ２１は大きいため、コンデンサＣ１１に流れ込む突入電流が抑えられて、コンデンサＣ１１には徐々に電荷が蓄えられる。
【００２７】
再び図２を参照すると、タイミング信号生成回路１１は、期間ＴＢ１において、タイミング信号ＡＳ、ＸＢ２Ｓ、ＸＢをローレベルとし、タイミング信号ＸＡ２をハイレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ１２及びＱ２４がオン状態となり、トランジスタＱ２１及びＱ１３がオフ状態となる。
【００２８】
図３の（ｂ）に示すように、期間ＴＢ１における直流電圧変換回路の等価回路は、トランジスタＱ１２のオン抵抗をＲ１２とし、トランジスタＱ２４のオン抵抗をＲ２４とすると、入力電圧ＶＩＮとオン抵抗Ｒ１２とコンデンサＣ１１とオン抵抗Ｒ２４とが直列に接続され、その両端にコンデンサＣ１２が接続された回路で表される。これにより、コンデンサＣ１１に蓄えられた電荷がコンデンサＣ１２に移動して、コンデンサＣ１２の両端に出力電圧ＶＯＵＴが発生する。ここで、トランジスタＱ２４のオン抵抗Ｒ２４は大きいため、コンデンサＣ１１から流れ出す突入電流が抑えられて、コンデンサＣ１２には徐々に電荷が蓄えられる。
【００２９】
このようにして、期間ＴＡ１における動作と期間ＴＢ１における動作とを交互に繰り返すことにより、出力電圧ＶＯＵＴが上昇する。
【００３０】
次に、入力電圧ＶＩＮが供給されてから所定の期間経過後における動作モード２について説明する。図４に、図１に示す直流電圧変換回路の動作モード２における等価回路を示す。図２に示すように、動作モード２においては、モード信号（ＭＯＤＥ）がハイレベルとなっている。
【００３１】
タイミング信号生成回路１１は、期間ＴＡ２において、タイミング信号Ａ、ＡＳ、ＸＢをハイレベル（ＶＩＮ）とし、タイミング信号ＸＢ２及びＸＢ２Ｓをハイレベル（ＶＯＵＴ）とし、タイミング信号ＸＡ２をローレベルとする。これにより、トランジスタＱ１１、Ｑ２１及びＱ１３がオン状態となり、トランジスタＱ１２、Ｑ１４及びＱ２４がオフ状態となる。
【００３２】
図４の（ａ）に示すように、期間ＴＡ２における直流電圧変換回路の等価回路は、トランジスタＱ１１のオン抵抗をＲ１１とすると、図３の（ａ）に示す等価回路にオン抵抗Ｒ１１が追加され、オン抵抗Ｒ２１とＲ１１とが並列に接続された回路で表される。これにより、コンデンサＣ１１に急速に電荷が蓄えられ、コンデンサＣ１１の両端電圧は入力電圧ＶＩＮに近付く。ここで、大電流を供給するために、トランジスタＱ１１及びＱ１３のオン抵抗Ｒ１１及びＲ１３は小さく設定されている。
【００３３】
再び図２を参照すると、タイミング信号生成回路１１は、期間ＴＢ２において、タイミング信号Ａ、ＡＳ、ＸＢ、ＸＢ２、ＸＢ２Ｓをローレベルとし、タイミング信号ＸＡ２をハイレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ１２、Ｑ１４及びＱ２４がオン状態となり、トランジスタＱ１１、Ｑ２１及びＱ１３がオフ状態となる。
【００３４】
図４の（ｂ）に示すように、期間ＴＢ２における直流電圧変換回路の等価回路は、トランジスタＱ１４のオン抵抗をＲ１４とすると、図３の（ｂ）に示す等価回路にオン抵抗Ｒ１４が追加され、オン抵抗Ｒ２４とＲ１４とが並列に接続された回路で表される。これにより、コンデンサＣ１１に蓄えられた電荷が急速にコンデンサＣ１２に移動して、コンデンサＣ１２の両端に出力電圧ＶＯＵＴが発生する。ここで、大電流を供給するために、トランジスタＱ１２及びＱ１４のオン抵抗Ｒ１２及びＲ１４は小さく設定されている。
【００３５】
このようにして、期間ＴＡ２における動作と期間ＴＢ２における動作とを交互に繰り返すことにより、出力電圧ＶＯＵＴが２×ＶＩＮに近付く。従って、この直流電圧変換回路は、入力電圧の２倍の電圧を出力することができる。なお、動作モード２において、トランジスタＱ２１及びＱ２４は、常にオフ状態としても良い。
【００３６】
動作モード１から動作モード２に移行するタイミングは、タイミング信号生成回路１１において、基準クロック信号等の交流信号をカウントすることにより設定しても良いし、出力電圧ＶＯＵＴを検出することにより設定しても良い。いずれにしても、入力電圧ＶＩＮが供給されてから所定の期間内においては動作モード１で動作し、その後は動作モード２で動作することにより、直流電圧変換動作の開始の際の突入電流を抑えて、その後は急速に直流電圧変換動作を行うことができる。
【００３７】
次に、本発明の第２の実施形態について説明する。
図５に、本発明の第２の実施形態に係る直流電圧変換回路の構成を示す。本実施形態は、本発明を２倍昇圧回路に適用したものである。
【００３８】
図５に示すように、この直流電圧変換回路は、半導体集積回路２と、コンデンサＣ１１及びコンデンサＣ１２とによって構成される。半導体集積回路２は、直列に接続されたＮチャネルＭＯＳトランジスタＱ１１及びＰチャネルＭＯＳトランジスタＱ１２〜Ｑ１４と、トランジスタＱ１３と並列に接続されたＰチャネルＭＯＳトランジスタＱ２３と、トランジスタＱ１４と並列に接続されたＰチャネルＭＯＳトランジスタＱ２４と、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴが供給されてタイミング信号Ａ、ＸＢ、ＸＡ２、ＸＢ２、ＸＡ２Ｓ及びＸＢ２Ｓを生成するタイミング信号生成回路１２とを含んでいる。
【００３９】
タイミング信号Ａ、ＸＢ、ＸＡ２、ＸＢ２、ＸＡ２Ｓ及びＸＢ２Ｓは、トランジスタＱ１１〜Ｑ１４、Ｑ２３及びＱ２４のゲートにそれぞれ印加される。ここで、トランジスタＱ２３のオン抵抗は、トランジスタＱ１３のオン抵抗よりも大きくなるように設定する。本実施形態においては、オン抵抗が５０Ω〜２００ΩのトランジスタＱ２３を用いている。その他の構成については、第１の実施形態と同様である。
【００４０】
図６に、図５に示す直流電圧変換回路において用いるモード信号及びタイミング信号の波形を示す。
まず、入力電圧ＶＩＮが供給されてから所定の期間内における動作モード１について説明する。図６に示すように、動作モード１においては、モード信号（ＭＯＤＥ）がローレベルとなっている。タイミング信号生成回路１２は、動作モード１において、タイミング信号ＸＡ２及びＸＢ２をハイレベル（ＶＯＵＴ）に固定する。これにより、トランジスタＱ１３及びＱ１４は、動作モード１においてオフ状態となっている。
【００４１】
タイミング信号生成回路１２は、期間ＴＡ１において、タイミング信号Ａ及びＸＢをハイレベル（ＶＩＮ）とし、タイミング信号ＸＡ２Ｓをローレベルとし、タイミング信号ＸＢ２Ｓをハイレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ１１及びＱ２３がオン状態となり、トランジスタＱ１２及びＱ２４がオフ状態となる。ここで、トランジスタＱ２３のオン抵抗Ｒ２３は大きいため、コンデンサＣ１１に流れ込む突入電流が抑えられて、コンデンサＣ１１には徐々に電荷が蓄えられる。
【００４２】
また、タイミング信号生成回路１２は、期間ＴＢ１において、タイミング信号Ａ、ＸＢ、ＸＢ２Ｓをローレベルとし、タイミング信号ＸＡ２Ｓをハイレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ１２及びＱ２４がオン状態となり、トランジスタＱ１１及びＱ２３がオフ状態となる。ここで、トランジスタＱ２４のオン抵抗は大きいため、コンデンサＣ１１から流れ出す突入電流が抑えられて、コンデンサＣ１２には徐々に電荷が蓄えられる。
【００４３】
次に、入力電圧ＶＩＮが供給されてから所定の期間経過後における動作モード２について説明する。図６に示すように、動作モード２においては、モード信号（ＭＯＤＥ）がハイレベルとなっている。
【００４４】
タイミング信号生成回路１２は、期間ＴＡ２において、タイミング信号Ａ及びＸＢをハイレベル（ＶＩＮ）とし、タイミング信号ＸＡ２及びＸＡ２Ｓをローレベルとし、タイミング信号ＸＢ２及びＸＢ２Ｓをハイレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ１１、Ｑ１３及びＱ２３がオン状態となり、トランジスタＱ１２、Ｑ１４及びＱ２４がオフ状態となる。ここで、大電流を供給するために、トランジスタＱ１１及びＱ１３のオン抵抗は小さく設定されており、さらに、トランジスタＱ１３のオン抵抗には、トランジスタＱ２３のオン抵抗が並列に接続される。
【００４５】
また、タイミング信号生成回路１２は、期間ＴＢ２において、タイミング信号Ａ、ＸＢ、ＸＢ２、ＸＢ２Ｓをローレベルとし、タイミング信号ＸＡ２及びＸＡ２Ｓをハイレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ１２、Ｑ１４及びＱ２４がオン状態となり、トランジスタＱ１１、Ｑ１３及びＱ２３がオフ状態となる。ここで、大電流を供給するために、トランジスタＱ１２及びＱ１４のオン抵抗は小さく設定されており、さらに、トランジスタＱ１４のオン抵抗には、トランジスタＱ２４のオン抵抗が並列に接続される。
【００４６】
このようにして、期間ＴＡ２における動作と期間ＴＢ２における動作とを交互に繰り返すことにより、出力電圧ＶＯＵＴが２×ＶＩＮに近付く。従って、この直流電圧変換回路は、入力電圧の約２倍の電圧を出力することができる。なお、動作モード２において、トランジスタＱ２３及びＱ２４は、常にオフ状態としても良い。
【００４７】
次に、本発明の第３の実施形態について説明する。
図７に、本発明の第３の実施形態に係る直流電圧変換回路の構成を示す。本実施形態は、本発明を２倍昇圧回路に適用したものである。
【００４８】
図７に示すように、この直流電圧変換回路は、半導体集積回路３と、コンデンサＣ１１及びコンデンサＣ１２とによって構成される。半導体集積回路３は、直列に接続されたＮチャネルＭＯＳトランジスタＱ１１及びＰチャネルＭＯＳトランジスタＱ１２〜Ｑ１４と、トランジスタＱ１１と並列に接続されたＮチャネルＭＯＳトランジスタＱ２１と、トランジスタＱ１２と並列に接続されたＰチャネルＭＯＳトランジスタＱ２２と、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴが供給されてタイミング信号Ａ、ＸＢ、ＸＡ２、ＸＢ２、ＡＳ及びＸＢＳを生成するタイミング信号生成回路１３とを含んでいる。
【００４９】
タイミング信号Ａ、ＸＢ、ＸＡ２、ＸＢ２、ＡＳ及びＸＢＳは、トランジスタＱ１１〜Ｑ１４、Ｑ２１及びＱ２２のゲートにそれぞれ印加される。ここで、トランジスタＱ２２のオン抵抗は、トランジスタＱ１２のオン抵抗よりも大きくなるように設定する。本実施形態においては、オン抵抗が５０Ω〜２００ΩのトランジスタＱ２２を用いている。その他の構成については、第１の実施形態と同様である。
【００５０】
図８に、図７に示す直流電圧変換回路において用いるモード信号及びタイミング信号の波形を示す。
まず、入力電圧ＶＩＮが供給されてから所定の期間内における動作モード１について説明する。図８に示すように、動作モード１においては、モード信号（ＭＯＤＥ）がローレベルとなっている。タイミング信号生成回路１３は、動作モード１において、タイミング信号Ａをローレベルに固定し、タイミング信号ＸＢをハイレベル（ＶＩＮ）に固定する。これにより、トランジスタＱ１１及びＱ１２は、動作モード１においてオフ状態となっている。
【００５１】
タイミング信号生成回路１３は、期間ＴＡ１において、タイミング信号ＡＳ及びＸＢＳをハイレベル（ＶＩＮ）とし、タイミング信号ＸＡ２をローレベルとし、タイミング信号ＸＢ２をハイレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ２１及びＱ１３がオン状態となり、トランジスタＱ２２及びＱ１４がオフ状態となる。ここで、トランジスタＱ２１のオン抵抗は大きいため、コンデンサＣ１１に流れ込む突入電流が抑えられて、コンデンサＣ１１には徐々に電荷が蓄えられる。
【００５２】
また、タイミング信号生成回路１３は、期間ＴＢ１において、タイミング信号ＡＳ、ＸＢＳ及びＸＢ２をローレベルとし、タイミング信号ＸＡ２をハイレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ２２及びＱ１４がオン状態となり、トランジスタＱ２１及びＱ１３がオフ状態となる。ここで、トランジスタＱ２２のオン抵抗は大きいため、コンデンサＣ１１から流れ出す突入電流が抑えられて、コンデンサＣ１２には徐々に電荷が蓄えられる。
【００５３】
次に、入力電圧ＶＩＮが供給されてから所定の期間経過後における動作モード２について説明する。図８に示すように、動作モード２においては、モード信号（ＭＯＤＥ）がハイレベルとなっている。
【００５４】
タイミング信号生成回路１３は、期間ＴＡ２において、タイミング信号Ａ、ＡＳ、ＸＢ及びＸＢＳをハイレベル（ＶＩＮ）とし、タイミング信号ＸＡ２をローレベルとし、タイミング信号ＸＢ２をハイレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ１１、Ｑ２１及びＱ１３がオン状態となり、トランジスタＱ１２、Ｑ２２及びＱ１４がオフ状態となる。ここで、大電流を供給するために、トランジスタＱ１１及びＱ１３のオン抵抗は小さく設定されており、さらに、トランジスタＱ１１のオン抵抗には、トランジスタＱ２１のオン抵抗が並列に接続される。
【００５５】
また、タイミング信号生成回路１３は、期間ＴＢ２において、タイミング信号Ａ、ＡＳ、ＸＢ、ＸＢＳ及びＸＢ２をローレベルとし、タイミング信号ＸＡ２をハイレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ１２、Ｑ２２及びＱ１４がオン状態となり、トランジスタＱ１１、Ｑ２１及びＱ１３がオフ状態となる。ここで、大電流を供給するために、トランジスタＱ１２及びＱ１４のオン抵抗は小さく設定されており、さらに、トランジスタＱ１２のオン抵抗には、トランジスタＱ２２のオン抵抗が並列に接続される。
【００５６】
このようにして、期間ＴＡ２における動作と期間ＴＢ２における動作とを交互に繰り返すことにより、出力電圧ＶＯＵＴが２×ＶＩＮに近付く。従って、この直流電圧変換回路は、入力電圧の２倍の電圧を出力することができる。なお、動作モード２において、トランジスタＱ２１及びＱ２２は、常にオフ状態としても良い。
【００５７】
次に、本発明の第４の実施形態について説明する。
図９に、本発明の第４の実施形態に係る直流電圧変換回路の構成を示す。本実施形態は、本発明を２倍昇圧回路に適用したものである。
【００５８】
図９に示すように、この直流電圧変換回路は、半導体集積回路４と、コンデンサＣ１１及びコンデンサＣ１２とによって構成される。半導体集積回路４は、直列に接続されたＮチャネルＭＯＳトランジスタＱ１１及びＰチャネルＭＯＳトランジスタＱ１２〜Ｑ１４と、トランジスタＱ１２と並列に接続されたＰチャネルＭＯＳトランジスタＱ２２と、トランジスタＱ１３と並列に接続されたＰチャネルＭＯＳトランジスタＱ２３と、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴが供給されてタイミング信号Ａ、ＸＢ、ＸＡ２、ＸＢ２、ＸＢＳ及びＸＡ２Ｓを生成するタイミング信号生成回路１４とを含んでいる。
【００５９】
タイミング信号Ａ、ＸＢ、ＸＡ２、ＸＢ２、ＸＢＳ及びＸＡ２Ｓは、トランジスタＱ１１〜Ｑ１４、Ｑ２２及びＱ２３のゲートにそれぞれ印加される。その他の構成については、他の実施形態と同様である。
【００６０】
図１０に、図９に示す直流電圧変換回路において用いるモード信号及びタイミング信号の波形を示す。
まず、入力電圧ＶＩＮが供給されてから所定の期間内における動作モード１について説明する。図１０に示すように、動作モード１においては、モード信号（ＭＯＤＥ）がローレベルとなっている。タイミング信号生成回路１４は、動作モード１において、タイミング信号ＸＢをハイレベル（ＶＩＮ）に固定し、タイミング信号ＸＡ２をハイレベル（ＶＯＵＴ）に固定する。これにより、トランジスタＱ１２及びＱ１３は、動作モード１においてオフ状態となっている。
【００６１】
タイミング信号生成回路１４は、期間ＴＡ１において、タイミング信号Ａ及びＸＢＳをハイレベル（ＶＩＮ）とし、タイミング信号ＸＡ２Ｓをローレベルとし、タイミング信号ＸＢ２をハイレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ１１及びＱ２３がオン状態となり、トランジスタＱ２２及びＱ１４がオフ状態となる。ここで、トランジスタＱ２３のオン抵抗は大きいため、コンデンサＣ１１に流れ込む突入電流が抑えられて、コンデンサＣ１１には徐々に電荷が蓄えられる。
【００６２】
また、タイミング信号生成回路１４は、期間ＴＢ１において、タイミング信号Ａ、ＸＢＳ及びＸＢ２をローレベルとし、タイミング信号ＸＡ２Ｓをハイレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ２２及びＱ１４がオン状態となり、トランジスタＱ１１及びＱ２３がオフ状態となる。ここで、トランジスタＱ２２のオン抵抗は大きいため、コンデンサＣ１１から流れ出す突入電流が抑えられて、コンデンサＣ１２には徐々に電荷が蓄えられる。
【００６３】
次に、入力電圧ＶＩＮが供給されてから所定の期間経過後における動作モード２について説明する。図１０に示すように、動作モード２においては、モード信号（ＭＯＤＥ）がハイレベルとなっている。
【００６４】
タイミング信号生成回路１４は、期間ＴＡ２において、タイミング信号Ａ、ＸＢ及びＸＢＳをハイレベル（ＶＩＮ）とし、タイミング信号ＸＡ２及びＸＡ２Ｓをローレベルとし、タイミング信号ＸＢ２をハイレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ１１、Ｑ１３及びＱ２３がオン状態となり、トランジスタＱ１２、Ｑ２２及びＱ１４がオフ状態となる。ここで、大電流を供給するために、トランジスタＱ１１及びＱ１３のオン抵抗は小さく設定されており、さらに、トランジスタＱ１３のオン抵抗には、トランジスタＱ２３のオン抵抗が並列に接続される。
【００６５】
また、タイミング信号生成回路１４は、期間ＴＢ２において、タイミング信号Ａ、ＸＢ、ＸＢＳ及びＸＢ２をローレベルとし、タイミング信号ＸＡ２及びＸＡ２Ｓをハイレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ１２、Ｑ２２及びＱ１４がオン状態となり、トランジスタＱ１１、Ｑ１３及びＱ２３がオフ状態となる。ここで、大電流を供給するために、トランジスタＱ１２及びＱ１４のオン抵抗は小さく設定されており、さらに、トランジスタＱ１２のオン抵抗には、トランジスタＱ２２のオン抵抗が並列に接続される。
【００６６】
このようにして、期間ＴＡ２における動作と期間ＴＢ２における動作とを交互に繰り返すことにより、出力電圧ＶＯＵＴが２×ＶＩＮに近付く。従って、この直流電圧変換回路は、入力電圧の２倍の電圧を出力することができる。なお、動作モード２において、トランジスタＱ２２及びＱ２３は、常にオフ状態としても良い。
【００６７】
次に、本発明の第５の実施形態について説明する。
図１１に、本発明の第５の実施形態に係る直流電圧変換回路の構成を示す。本実施形態は、本発明を、正の電源電圧が供給されて負の電源電圧を出力する直流電圧変換回路に適用したものである。
【００６８】
図１１に示すように、この直流電圧変換回路は、半導体集積回路５と、コンデンサＣ１１及びコンデンサＣ１２とによって構成される。半導体集積回路５は、直列に接続されたＮチャネルＭＯＳトランジスタＱ３１〜Ｑ３３及びＰチャネルＭＯＳトランジスタＱ３４と、トランジスタＱ３１と並列に接続されたＮチャネルＭＯＳトランジスタＱ４１と、トランジスタＱ４４と並列に接続されたＰチャネルＭＯＳトランジスタＱ４４と、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴが供給されてタイミング信号Ａ２、Ｂ２、Ａ、ＸＢ、Ａ２Ｓ及びＸＢＳを生成するタイミング信号生成回路１５とを含んでいる。
【００６９】
タイミング信号Ａ２、Ｂ２、Ａ、ＸＢ、Ａ２Ｓ及びＸＢＳは、トランジスタＱ３１〜Ｑ３４、Ｑ４１及びＱ４４にそれぞれ印加される。トランジスタＱ３１及びＱ３２の接続点とトランジスタＱ３３及びＱ３４の接続点との間には、コンデンサＣ１１が接続され、出力電位（ＶＯＵＴ）と基準電位（ＧＮＤ）との間には、コンデンサＣ１２が接続されている。ここで、トランジスタＱ４１のオン抵抗は、トランジスタＱ３１のオン抵抗よりも大きく、トランジスタＱ４４のオン抵抗は、トランジスタＱ３４のオン抵抗よりも大きくなるように設定する。本実施形態においては、オン抵抗が数Ω以下のトランジスタＱ３１〜Ｑ３４と、オン抵抗が５０Ω〜２００ΩのトランジスタＱ４１及びＱ４４を用いている。
【００７０】
図１２に、図１１に示す直流電圧変換回路において用いるモード信号及びタイミング信号の波形を示す。
まず、入力電圧ＶＩＮが供給されてから所定の期間内における動作モード１について説明する。図１２に示すように、動作モード１においては、モード信号（ＭＯＤＥ）がローレベルとなっている。タイミング信号生成回路１５は、動作モード１において、タイミング信号Ａ２をローレベル（ＶＯＵＴ）に固定し、タイミング信号ＸＢをハイレベル（ＶＩＮ）に固定する。これにより、トランジスタＱ３１及びＱ３４は、動作モード１においてオフ状態となっている。
【００７１】
タイミング信号生成回路１５は、期間ＴＡ１において、タイミング信号Ａ、ＸＢＳ及びＡ２Ｓをハイレベル（ＶＩＮ）とし、タイミング信号Ｂ２をローレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ４１及びＱ３３がオン状態となり、トランジスタＱ３２及びＱ４４がオフ状態となる。ここで、トランジスタＱ４１のオン抵抗は大きいため、コンデンサＣ１１に流れ込む突入電流が抑えられて、コンデンサＣ１１には徐々に電荷が蓄えられる。
【００７２】
また、タイミング信号生成回路１５は、期間ＴＢ１において、タイミング信号Ａ、ＸＢＳをローレベル（ＧＮＤ）とし、タイミング信号Ａ２Ｓをローレベル（ＶＯＵＴ）とし、タイミング信号Ｂ２をハイレベル（ＶＩＮ）する。これにより、トランジスタＱ３２及びＱ４４がオン状態となり、トランジスタＱ４１及びＱ３３がオフ状態となる。ここで、トランジスタＱ４４のオン抵抗は大きいため、コンデンサＣ１１から流れ出す突入電流が抑えられて、コンデンサＣ１２には徐々に電荷が蓄えられる。
【００７３】
次に、入力電圧ＶＩＮが供給されてから所定の期間経過後における動作モード２について説明する。図１２に示すように、動作モード２においては、モード信号（ＭＯＤＥ）がハイレベルとなっている。
【００７４】
タイミング信号生成回路１５は、タイミング信号Ａ、ＸＢ、ＸＢＳ、Ａ２及びＡ２Ｓをハイレベル（ＶＩＮ）とし、タイミング信号Ｂ２をローレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ３１、Ｑ４１及びＱ３３がオン状態となり、トランジスタＱ３２、Ｑ３４及びＱ４４がオフ状態となる。ここで、大電流を供給するために、トランジスタＱ３１及びＱ３３のオン抵抗の抵抗値は低く、さらに、トランジスタＱ３１のオン抵抗には、トランジスタＱ４１のオン抵抗が並列に接続される。
【００７５】
また、タイミング信号生成回路１５は、期間ＴＢ２において、タイミング信号Ａ２、Ａ２Ｓをローレベル（ＶＯＵＴ）とし、タイミング信号Ａ、ＸＢ及びＸＢＳをローレベル（ＧＮＤ）とし、タイミング信号Ｂ２をハイレベル（ＶＩＮ）とする。これにより、トランジスタＱ３２、Ｑ３４及びＱ４４がオン状態となり、トランジスタＱ３１、Ｑ４１及びＱ３３がオフ状態となる。ここで、大電流を供給するために、トランジスタＱ３２及びＱ３４のオン抵抗は小さく設定されており、さらに、トランジスタＱ３４のオン抵抗には、トランジスタＱ４４のオン抵抗が並列に接続される。
【００７６】
このようにして、期間ＴＡ２における動作と期間ＴＢ２における動作とを交互に繰り返すことにより、出力電圧ＶＯＵＴが（−１）×ＶＩＮに近付く。従って、この直流電圧変換回路は、入力電圧の−１倍の電圧を出力することができる。なお、動作モード２において、トランジスタＱ４１及びＱ４４は、常にオフ状態としても良い。
【００７７】
本実施形態におけるトランジスタの配置は第１の実施形態に対応したものであるが、第２〜４の実施形態に対応したトランジスタの配置によっても、正の電源電圧が供給されて負の電源電圧を出力する直流電圧変換回路を実現することが可能である。
【００７８】
次に、本発明の第６の実施形態について説明する。
図１３に、本発明の第６の実施形態に係る直流電圧変換回路の構成を示す。本実施形態は、本発明を３倍昇圧回路に適用したものである。
【００７９】
図１３に示すように、この直流電圧変換回路は、半導体集積回路６と、コンデンサＣ５１〜Ｃ５３とによって構成される。半導体集積回路６は、直列に接続されたＮチャネルＭＯＳトランジスタＱ５１及びＰチャネルＭＯＳトランジスタＱ５２〜Ｑ５５と、トランジスタＱ５１及びＱ５２と並列に接続されたＮチャネルＭＯＳトランジスタＱ５６及びＰチャネルＭＯＳトランジスタＱ５７と、トランジスタＱ５１と並列に接続されたＮチャネルＭＯＳトランジスタＱ６１とトランジスタＱ５４と並列に接続されたＰチャネルＭＯＳトランジスタＱ６４と、トランジスタＱ５５と並列に接続されたＰチャネルＭＯＳトランジスタＱ６５と、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴが供給されてタイミング信号Ａ、ＸＢ、ＸＡ２、ＸＢ２、ＸＡ３、Ｂ、ＸＡ、ＡＳ、ＸＢ２Ｓ及びＸＡ３Ｓを生成するタイミング信号生成回路１６とを含んでいる。
【００８０】
タイミング信号Ａ、ＸＢ、ＸＡ２、ＸＢ２、ＸＡ３、Ｂ、ＸＡ、ＡＳ、ＸＢ２Ｓ及びＸＡ３Ｓは、トランジスタＱ５１〜Ｑ５７、Ｑ６１、Ｑ６４及びＱ６５のゲートにそれぞれ印加される。トランジスタＱ５１及びＱ５２の接続点とトランジスタＱ５３及びＱ５４の接続点との間には、コンデンサＣ５１が接続され、トランジスタＱ５６及びＱ５７の接続点とトランジスタＱ５４及びＱ５５の接続点との間には、コンデンサＣ５２が接続され、出力電位（ＶＯＵＴ）と基準電位（ＧＮＤ）との間には、コンデンサＣ５３が接続されている。
【００８１】
ここで、トランジスタＱ６１のオン抵抗は、トランジスタＱ５１のオン抵抗よりも大きく、トランジスタＱ６４のオン抵抗は、トランジスタＱ５４のオン抵抗よりも大きく、トランジスタＱ６５のオン抵抗は、トランジスタＱ５５のオン抵抗よりも大きくなるように設定する。本実施形態においては、オン抵抗が数Ω以下のトランジスタＱ５１〜Ｑ５７と、オン抵抗が５０Ω〜２００ΩのトランジスタＱ６１、Ｑ６４及びＱ６５とを用いている。
【００８２】
図１４に、図１３に示す直流電圧変換回路において用いるモード信号及びタイミング信号の波形を示す。
まず、入力電圧ＶＩＮが供給されてから所定の期間内における動作モード１について説明する。図１５に、図１４に示す直流電圧変換回路の動作モード１における等価回路を示す。図１４に示すように、動作モード１においては、モード信号（ＭＯＤＥ）がローレベルとなっている。タイミング信号生成回路１６は、動作モード１において、タイミング信号Ａをローレベルに固定し、タイミング信号ＸＢ２及びＸＡ３をハイレベル（ＶＯＵＴ）に固定する。これにより、トランジスタＱ５１、Ｑ５４及びＱ５５は動作モード１においてオフ状態となっている。
【００８３】
また、タイミング信号生成回路１６は、期間ＴＡ１において、タイミング信号ＡＳ及びＸＢをハイレベル（ＶＩＮ）とし、タイミング信号ＸＢ２Ｓをハイレベル（ＶＯＵＴ）とし、タイミング信号Ｂ、ＸＡ、ＸＡ２、ＸＡ３Ｓをローレベルとする。これにより、トランジスタＱ６１、Ｑ５３、Ｑ６５及びＱ５７がオン状態となり、トランジスタＱ５２、Ｑ６４及びＱ５６がオフ状態となる。
【００８４】
図１５の（ａ）に示すように、期間ＴＡ１における直流電圧変換回路の等価回路は、トランジスタＱ５３、Ｑ５７、Ｑ６１、Ｑ６５のオン抵抗をそれぞれＲ５３、Ｒ５７、Ｒ６１、Ｒ６５とすると、オン抵抗Ｒ６１とコンデンサＣ５１とオン抵抗Ｒ５３の直列回路の両端に入力電圧ＶＩＮが印加され、その直列回路の一端にオン抵抗Ｒ５７とコンデンサＣ５２とオン抵抗Ｒ６５とが直列に接続され、さらに、その両端にコンデンサＣ５３が接続された回路で表される。これにより、オン抵抗Ｒ６１及びＲ５３を介してコンデンサＣ５１に電荷が蓄えられ、コンデンサＣ５１の両端電圧が上昇する。また、コンデンサＣ５２に蓄えられた電荷がコンデンサＣ５３に移動して、コンデンサＣ５３の両端に出力電圧ＶＯＵＴが発生する。
【００８５】
ここで、トランジスタＱ６１のオン抵抗は大きいため、コンデンサＣ５１に流れ込む突入電流が抑えられて、コンデンサＣ５１には徐々に電荷が蓄えられる。また、トランジスタＱ６５のオン抵抗も大きいため、コンデンサＣ５２から流れ出す突入電流が抑えられて、コンデンサＣ５３には徐々に電荷が蓄えられる。
【００８６】
再び図１４を参照すると、タイミング信号生成回路１６は、期間ＴＢ１において、タイミング信号ＡＳ、ＸＢ及びＸＢ２Ｓをローレベルとし、タイミング信号Ｂ及びＸＡをハイレベル（ＶＩＮ）とし、タイミング信号ＸＡ２及びＸＡ３Ｓをハイレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ５２、Ｑ６４及びＱ５６がオン状態となり、トランジスタＱ６１、Ｑ５３、Ｑ６５及びＱ５７がオフ状態となる。
【００８７】
図１５の（ｂ）に示すように、期間ＴＢ１における直流電圧変換回路の等価回路は、トランジスタＱ５２、Ｑ５６、Ｑ６４のオン抵抗をそれぞれＲ５２、Ｒ５６、Ｒ６４とすると、入力電圧ＶＩＮとオン抵抗Ｒ５２とコンデンサＣ５１とオン抵抗Ｒ６４とが直列に接続され、その両端にコンデンサＣ５２及びオン抵抗Ｒ５６が接続された回路で表される。これにより、コンデンサＣ５１に蓄えられた電荷がコンデンサＣ５２に移動する。また、出力電圧ＶＯＵＴは、コンデンサＣ５３によって保持される。ここで、トランジスタＱ６４のオン抵抗Ｒ６４は大きいため、コンデンサＣ５１から流れ出す突入電流が抑えられて、コンデンサＣ５２には徐々に電荷が蓄えられる。
【００８８】
このようにして、期間ＴＡ１における動作と期間ＴＢ１における動作とを交互に繰り返すことにより、出力電圧ＶＯＵＴが上昇する。
【００８９】
次に、入力電圧ＶＩＮが供給されてから所定の期間経過後における動作モード２について説明する。図１６に、図１３に示す直流電圧変換回路の動作モード２における等価回路を示す。図１４に示すように、動作モード２においては、モード信号（ＭＯＤＥ）がハイレベルとなっている。
【００９０】
タイミング信号生成回路１６は、期間ＴＡ２において、タイミング信号Ａ、ＡＳ及びＸＢをハイレベル（ＶＩＮ）とし、タイミング信号ＸＢ２及びＸＢ２Ｓをハイレベル（ＶＯＵＴ）とし、タイミング信号Ｂ、ＸＡ、ＸＡ２、ＸＡ３及びＸＡ３Ｓをローレベルとする。これにより、トランジスタＱ５１、Ｑ６１、Ｑ５３、Ｑ５５、Ｑ６５及びＱ５７がオン状態となり、トランジスタＱ５２、Ｑ５４、Ｑ６４及びＱ５６がオフ状態となる。
【００９１】
図１６の（ａ）に示すように、期間ＴＡ２における直流電圧変換回路の等価回路は、トランジスタＱ５１のオン抵抗をＲ５１、トランジスタＱ５５のオン抵抗をＲ５５とすると、図１５（ａ）に示す等価回路にオン抵抗Ｒ５１及びＲ５５が追加され、オン抵抗Ｒ６１とＲ５１、及び、オン抵抗Ｒ６５とＲ５５とが並列に接続された回路で表される。これにより、コンデンサＣ５１に急速に電荷が蓄えられ、コンデンサＣ５１の両端電圧は入力電圧ＶＩＮに近付く。また、コンデンサＣ５２に蓄えられた電荷が、急速にコンデンサＣ５３に移動する。ここで、大電流を供給するために、トランジスタＱ５１及びＱ５５のオン抵抗Ｒ５１及びＲ５５は小さく設定されており、さらに、トランジスタＱ５１及びＱ５５のオン抵抗Ｒ５１及びＲ５５には、トランジスタＱ６１及びＱ６５のオン抵抗Ｒ６１及びＲ６５がそれぞれ並列に接続される。
【００９２】
再び図１４を参照すると、タイミング信号生成回路１６は、期間ＴＢ２において、タイミング信号Ａ、ＡＳ、ＸＢ、ＸＢ２及びＸＢ２Ｓをローレベルとし、タイミング信号ＸＡ及びＢをハイレベル（ＶＩＮ）とし、タイミング信号ＸＡ２、ＸＡ３及びＸＡ３Ｓをハイレベル（ＶＯＵＴ）とする。これにより、トランジスタＱ５２、Ｑ５４、Ｑ６４及びＱ５６がオン状態となり、トランジスタＱ５１、Ｑ６１、Ｑ５３、Ｑ５５、Ｑ６５及びＱ５７がオフ状態となる。
【００９３】
図１６の（ｂ）に示すように、期間ＴＢ２における直流電圧変換回路の等価回路は、トランジスタＱ５４のオン抵抗をＲ５４とすると、図１５（ｂ）に示す等価回路にオン抵抗Ｒ５４が追加され、オン抵抗Ｒ６４とＲ５４とが並列に接続された回路で表される。ここで、大電流を供給するために、オン抵抗Ｒ５４は小さく設定される。
【００９４】
このようにして、期間ＴＡ２における動作と期間ＴＢ２における動作とを交互に繰り返すことにより、出力電圧ＶＯＵＴが３×ＶＩＮに近付く。従って、この直流電圧変換回路は、入力電圧の３倍の電圧を出力することができる。なお、動作モード２において、トランジスタＱ６１、Ｑ６４及びＱ６５は、常にオフ状態としても良い。
【００９５】
本実施形態は、動作モード１において、図１５（ａ）の等価回路内のコンデンサＣ５１の低電位側のオン抵抗が高くなるようトランジスタＱ５１と並列にＱ６１を接続したトランジスタの配置とし、タイミング信号生成回路にて動作させる構成としているが、トランジスタＱ６１の代わりにコンデンサＣ５１の高電位側のオン抵抗が高くなるようトランジスタＱ５３と並列にオン抵抗が大きいトランジスタを接続した配置とし、タイミング信号生成回路にて動作させる構成としても良い。
【００９６】
また、本実施形態は、動作モード１において、図１５（ａ）の等価回路内のコンデンサＣ５２の高電位側のオン抵抗が高くなるようトランジスタＱ５５と並列にＱ６５を接続したトランジスタの配置とし、タイミング信号生成回路にて動作させる構成としているが、トランジスタＱ６５の代わりにコンデンサＣ５２の低電位側のオン抵抗が高くなるようトランジスタＱ５７と並列にオン抵抗が大きいトランジスタを接続した配置とし、タイミング信号生成回路にて動作させる構成としても良い。
【００９７】
また、本実施形態は、動作モード１において、図１５（ｂ）の等価回路内のコンデンサＣ５１及びＣ５２の高電位側のオン抵抗が高くなるようトランジスタＱ５４と並列にＱ６４を接続したトランジスタの配置とし、タイミング信号生成回路にて動作させる構成としているが、トランジスタＱ６４の代わりにコンデンサＣ５１の低電位側のオン抵抗が高くなるようトランジスタＱ５２と並列にオン抵抗が大きいトランジスタを接続した配置とし、タイミング信号生成回路にて動作させる構成としても良い。又は、トランジスタＱ６４の代わりにコンデンサＣ５２の低電位側のオン抵抗が高くなるようトランジスタＱ５６と並列にオン抵抗が大きいトランジスタを接続した配置とし、タイミング信号生成回路にて動作させる構成としても良い。
【００９８】
【発明の効果】
以上述べたように、本発明によれば、直流電源から供給される直流電圧を変換する直流電圧変換回路において、突入電流を抑えて直流電源の負担を軽くすることにより、直流電源部に接続されるコンデンサの容量値を削減して電源回路の小型化やコストダウンを実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る直流電圧変換回路の構成を示す図である。
【図２】図１に示す直流電圧変換回路において用いるモード信号及びタイミング信号の波形を示すタイミングチャートである。
【図３】図１に示す直流電圧変換回路の動作モード１における等価回路を示す図である。
【図４】図１に示す直流電圧変換回路の動作モード２における等価回路を示す図である。
【図５】本発明の第２の実施形態に係る直流電圧変換回路の構成を示す図である。
【図６】図５に示す直流電圧変換回路において用いるモード信号及びタイミング信号の波形を示すタイミングチャートである。
【図７】本発明の第３の実施形態に係る直流電圧変換回路の構成を示す図である。
【図８】図７に示す直流電圧変換回路において用いるモード信号及びタイミング信号の波形を示すタイミングチャートである。
【図９】本発明の第４の実施形態に係る直流電圧変換回路の構成を示す図である。
【図１０】図９に示す直流電圧変換回路において用いるモード信号及びタイミング信号の波形を示すタイミングチャートである。
【図１１】本発明の第５の実施形態に係る直流電圧変換回路の構成を示す図である。
【図１２】図１１に示す直流電圧変換回路において用いるモード信号及びタイミング信号の波形を示すタイミングチャートである。
【図１３】本発明の第６の実施形態に係る直流電圧変換回路の構成を示す図である。
【図１４】図１３に示す直流電圧変換回路において用いるモード信号及びタイミング信号の波形を示すタイミングチャートである。
【図１５】図１３に示す直流電圧変換回路の動作モード１における等価回路を示す図である。
【図１６】図１３に示す直流電圧変換回路の動作モード２における等価回路を示す図である。
【図１７】従来の２倍昇圧回路の構成を示す図である。
【図１８】図１７に示す昇圧回路において用いるタイミング信号の波形を示すタイミングチャートである。
【図１９】図１７に示す昇圧回路の等価回路を示す図である。
【符号の説明】
１〜６　半導体集積回路
１１〜１６　タイミング信号生成回路
Ｃ１１、Ｃ１２、Ｃ５１〜Ｃ５３　コンデンサ
Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４　トランジスタ
Ｑ５１〜Ｑ５５、Ｑ６１、Ｑ６４、Ｑ６５　トランジスタ
【図１】
2004048893.tif 000003
【図２】
2004048893.tif 000004
【図３】
2004048893.tif 000005
【図４】
2004048893.tif 000006
【図５】
2004048893.tif 000007
【図６】
2004048893.tif 000008
【図７】
2004048893.tif 000009
【図８】
2004048893.tif 000010
【図９】
2004048893.tif 000011
【図１０】
2004048893.tif 000012
【図１１】
2004048893.tif 000013
【図１２】
2004048893.tif 000014
【図１３】
2004048893.tif 000015
【図１４】
2004048893.tif 000016
【図１５】
2004048893.tif 000017
【図１６】
2004048893.tif 000018
【図１７】
2004048893.tif 000019
【図１８】
2004048893.tif 000020
【図１９】
2004048893.tif 000021