(57)【要約】【課題】被写体に明暗２種類の部分がある場合でも、撮像画面に白つぶれや黒つぶれの発生を防止することができる固体撮像装置を提供する。【解決手段】最初に、トリガ信号３０、３５およびクロック３１、３６のタイミングで、第１および第３のシフトレジスタ部１９、２１で選択された第１の画素信号３９を読み出した後に、選択信号３４を切り替えて、既に、トリガ信号３２、３７およびクロック３３、３８のタイミングで、第２および第４のシフトレジスタ部２０、２２で選択されている第２の画素信号４０を読み出し、スイッチ回路２７にて第１と第２の画素信号３９、４０の２つに分別し、第１の画素信号３９のみを、トリガ信号３０、３２の時間差に相当する期間Ｄだけディレイさせた後に、飽和電圧以下および最低被写体電圧以上を閾値条件として、第１と第２の画素信号３９、４０のいずれかを選択もしくは演算して出力する。【選択図】　　図１
2004128996.tif 000002
【特許請求の範囲】
【請求項１】
被写体の映像情報を電圧情報に変える光電変換素子がマトリクス状に並べられた画素部と、前記画素部の全行に対して、第１のトリガ信号を起点として第１のクロック入力毎に順番に選択する第１のシフトレジスタ部と、前記画素部の全行に対して、前記第１のトリガ信号より期間Ｄだけ遅延した第２のトリガ信号を起点として第２のクロック入力毎に順番に選択する第２のシフトレジスタ部と、前記画素部の全列に対して、前記第１のトリガ信号の後の第３のトリガ信号を起点として第３のクロック入力毎に順番に選択する第３のシフトレジスタ部と、前記画素部の全列に対して、前記第２のトリガ信号の後の第４のトリガ信号を起点として第４のクロック入力毎に順番に選択する第４のシフトレジスタ部と、前記画素部の画素毎に設けられ、前記第１および第２のシフトレジスタ部の両方に選択された画素信号の電圧レベルをリセットするリセット回路群と、前記第１と第２もしくは第３と第４のシフトレジスタ部の組み合わせで選択された画素信号の電圧レベルを読み出す信号読み出し回路と、前記第１もしくは第２のシフトレジスタ部のどちらかの行選択信号を選択する第１のスイッチ回路群と、前記第３もしくは第４のシフトレジスタ部のどちらかの列選択信号を選択する第２のスイッチ回路群と、前記第１および第２のスイッチ回路群と連動して、信号読み出し回路からの画素信号を、前記第１および第３のシフトレジスタ部により選択された第１の画素信号と、前記第２および第４のシフトレジスタ部により選択された第２の画素信号とに分別するスイッチ回路と、前記第１の画素信号を前記期間Ｄだけ遅延させるディレイ回路と、任意に設定したしきい値を基準にして、前記第１と第２の画素信号のいずれかを、選択もしくは演算した後に出力する信号出力部とを備えたことを特徴とする固体撮像装置。
【請求項２】
前記信号読み出し回路は、駆動クロックを２倍速にして、最初に前記第１および第３のシフトレジスタ部で選択された第１の画素信号を読み出した後に、選択信号を切り替えて前記第２および第４のシフトレジスタ部で選択された第２の画素信号を読み出し、前記スイッチ回路にて前記第１および第２の画素信号の２つに分別し、前記第１の画素信号のみを期間Ｄだけディレイさせ、かつ各画素のリセットタイミングを、前記第１のシフトレジスタ部での初期化信号と前記第３のシフトレジスタ部の画素選択信号とで演算して、更に任意に遅延させ、前記第２の画素信号の蓄積時間Ｄを調整するよう構成したことを特徴とする請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体による光電変換により被写体に対応する映像情報を電圧情報に変換して出力する固体撮像装置に関するものである。
【０００２】
【従来の技術】
従来から、固体撮像装置を用いたカメラは、産業分野、民生分野を問わず広く使用されており、その中でも、光電変換素子としてＣＭＯＳ型のフォトダイオードにより画素部が構成された固体撮像装置（例えば、特許文献１を参照）の占める割合が近年増加傾向にある。
【０００３】
以上のような従来のＣＭＯＳ型の固体撮像装置について、以下に説明する。
【０００４】
図５は従来の固体撮像装置の構成を示すブロック図である。図５において、１は光電変換素子として設けられたフォトダイオードであり、このフォトダイオード１が平面上にマトリクス状に並べられて画素部を形成している。２は第１のシフトレジスタ部、３は第２のシフトレジスタ部、４はリセット回路、５は信号読み出し回路、６は信号出力部、７は第１のトリガ信号、８は第１のクロック、９は第２のトリガ信号、１０は第２のクロック、１１は出力画素信号である。
【０００５】
以上のように構成された従来のＣＭＯＳ型の固体撮像装置において、画素部は縦方向にＭ行、横方向にＮ列のフォトダイオード１が配列されており、それらのフォトダイオード１に対して、各行単位で第１のシフトレジスタ部２からのｍ行目（ｍは任意の自然数＝１、２、３、・・・、Ｍ）の出力が配線接続されている。第１のシフトレジスタ部２は、第１のトリガ信号７が入力されると計数を始め、第１のクロック８毎に値をシフトさせる。その際、クロック毎に画素部のｍ行目のフォトダイオード１が選択され、その行の画素部（１〜Ｎ列のフォトダイオード１）に蓄積された信号電圧は、信号読み出し回路５に保持される。
【０００６】
信号読み出し回路５には、第２のシフトレジスタ部３のｎ列目（ｎは任意の自然数＝１、２、３、・・・、Ｎ）の出力が接続されている。第２のシフトレジスタ部３は、第２のトリガ信号９の入力により計数を開始し、第２のクロック１０毎に値をシフトさせる。その際、クロック毎にｎ列目の信号読み出し回路５を選択し、信号読み出し回路５に保持されているｍ行ｎ列目の画素信号が、信号出力部６より、出力画素信号１１として出力される。第１のシフトレジスタ部２で選択されているｍ行目のフォトダイオード１は、蓄積されている信号電圧が信号読み出し回路５にて読み出されると、リセット回路４にて電圧レベルを初期化される。
【０００７】
上記のような動作でＣＭＯＳ型固体撮像装置の画素部に蓄積された信号電圧は、第１および第２のシフトレジスタ部２、３によって、１行毎に順次信号出力部６より読み出され、読み出された行毎にリセット回路４にて電圧レベルを初期化し、再び蓄積を開始する。
【０００８】
このようにして、ＣＭＯＳ型の固体撮像装置は、被写体に対応する映像情報を電圧情報に変換して出力する。
【０００９】
【特許文献１】
特開平９−２８４６５１号公報
【００１０】
【発明が解決しようとする課題】
しかしながら上記のような従来の固体撮像装置では、撮像される撮像画面内に極端な光量差のある被写体がある場合、撮像画面が白くつぶれる白ツブレや、黒くつぶれる黒ツブレを起こしたりして、正確な撮像ができないという不具合が発生する。この問題点について、図６を用いて以下に詳しく説明する。
【００１１】
図６は従来の固体撮像装置の動作を示す概念図であり、暗い部屋内に光量の大きな外光の入る窓があるような被写体の撮像例と、固体撮像装置におけるある部分（ｍ行目）の蓄積電圧を示すグラフである。
【００１２】
図６において、１２は被写体、１３は被写体１２内の明るい部分（例えば、外光の入る窓）、１４は暗い部分（例えば、暗い室内）、１５は撮像画面ｍ行目の各画素（ｎ列目）における撮像時蓄積電圧（光量）を示すグラフ、１６は撮像装置のレンズを開ける（開口を大きくする）もしくは蓄積時間を長く（シャッタースピードを長く）した場合のｍ行目各画素（ｎ列目）の蓄積電圧を示すグラフ、１７は撮像装置のレンズを閉じる（開口を小さくする）もしくは蓄積時間を短く（シャッタースピードを短く）した場合のｍ行目各画素（ｎ列目）の蓄積電圧を示すグラフである。
【００１３】
図６の被写体１２内には、１３に示すように、外光が入射している窓のような明るい部分と、１４に示すように、室内のような暗い部分が存在している。この被写体１２を撮像した場合、１２内に示した水平方向ｎ番目の画素ラインの蓄積光量（蓄積電圧）は１５のグラフで示される。
【００１４】
グラフ１５において、ｂ部分は明るい窓１３を撮像した画素の蓄積電圧群、ａ部分とｃ部分は暗い室内１４を撮像した画素の蓄積電圧群である。各画素において、（１）で示すような画素の飽和光量値、（２）で示すような最低被写体照度値があり、（１）を超えた場合、被写体は過飽和となって白ツブレが発生し、（２）を下回った場合、最低被写体照度以下となって黒ツブレが発生する。
【００１５】
例えば、ｂ部分における白ツブレを防止するには、撮像装置の光学系レンズ絞りを閉じるか蓄積時間を短くする方法があげられるが、いずれの場合も、ａ部分とｃ部分が最低被写体照度以下になり、グラフ１７に示すように、ａａａ部分とｃｃｃ部分に黒ツブレが発生する。逆に、ａ部分とｃ部分の黒ツブレを防止するには、レンズ絞りを開けるか蓄積時間を長くする必要があるが、その場合、逆にｂ部分が飽和光量以上になり、グラフ１６に示すように、ｂｂ部分に白ツブレが発生する。
【００１６】
上記のような白ツブレおよび黒ツブレの発生は、現状のＣＭＯＳ型撮像装置に用いられている画素のダイナミックレンジが小さく、その画素が被写体の光量差に追従できていないことに起因しており、この問題を解決するには、画素の飽和量を大きくするか、最低被写体照度を低くすることで画素のダイナミックレンジを上げる必要があるが、近年の固体撮像装置は、小型化、高画素化、低電圧化の方向に進んでいるため、画素自体が小さくなり、かつノイズ成分を除去しきれないので、画素自体のダイナミックレンジを上げることは困難であり、撮像画面上で十分なダイナミックレンジを得ることができないという問題点を有していた。
【００１７】
本発明は、上記従来の問題点を解決するもので、撮像範囲内の被写体間に大きな光量差がある場合でも、画素自体のダイナミックレンジを上げることなく、撮像画面上で被写体間の光量差に追従するための十分なダイナミックレンジを得ることができ、小さな画素を用いて装置の小型化、高画素化、低電圧化を実現することができる固体撮像装置を提供する。
【００１８】
【課題を解決するための手段】
上記の課題を解決するために本発明の請求項１に記載の固体撮像装置は、被写体の映像情報を電圧情報に変える光電変換素子がマトリクス状に並べられた画素部と、前記画素部の全行に対して、第１のトリガ信号を起点として第１のクロック入力毎に順番に選択する第１のシフトレジスタ部と、前記画素部の全行に対して、前記第１のトリガ信号より期間Ｄだけ遅延した第２のトリガ信号を起点として第２のクロック入力毎に順番に選択する第２のシフトレジスタ部と、前記画素部の全列に対して、前記第１のトリガ信号の後の第３のトリガ信号を起点として第３のクロック入力毎に順番に選択する第３のシフトレジスタ部と、前記画素部の全列に対して、前記第２のトリガ信号の後の第４のトリガ信号を起点として第４のクロック入力毎に順番に選択する第４のシフトレジスタ部と、前記画素部の画素毎に設けられ、前記第１および第２のシフトレジスタ部の両方に選択された画素信号の電圧レベルをリセットするリセット回路群と、前記第１と第２もしくは第３と第４のシフトレジスタ部の組み合わせで選択された画素信号の電圧レベルを読み出す信号読み出し回路と、前記第１もしくは第２のシフトレジスタ部のどちらかの行選択信号を選択する第１のスイッチ回路群と、前記第３もしくは第４のシフトレジスタ部のどちらかの列選択信号を選択する第２のスイッチ回路群と、前記第１および第２のスイッチ回路群と連動して、信号読み出し回路からの画素信号を、前記第１および第３のシフトレジスタ部により選択された第１の画素信号と、前記第２および第４のシフトレジスタ部により選択された第２の画素信号とに分別するスイッチ回路と、前記第１の画素信号を前記期間Ｄだけ遅延させるディレイ回路と、任意に設定したしきい値を基準にして、前記第１と第２の画素信号のいずれかを、選択もしくは演算した後に出力する信号出力部とを備えた構成としたことを特徴とする。
【００１９】
また、本発明の請求項２に記載の固体撮像装置は、請求項１に記載の前記信号読み出し回路は、駆動クロックを２倍速にして、最初に前記第１および第３のシフトレジスタ部で選択された第１の画素信号を読み出した後に、選択信号を切り替えて前記第２および第４のシフトレジスタ部で選択された第２の画素信号を読み出し、前記スイッチ回路にて前記第１および第２の画素信号の２つに分別し、前記第１の画素信号のみを期間Ｄだけディレイさせ、かつ各画素のリセットタイミングを、前記第１のシフトレジスタ部での初期化信号と前記第３のシフトレジスタ部の画素選択信号とで演算して、更に任意に遅延させ、前記第２の画素信号の蓄積時間Ｄを調整するよう構成したことを特徴とする。
【００２０】
以上により、１回の画素リセット期間内に、２回読み出しを実行して長短２種類の蓄積時間による蓄積電圧の読み出しを行い、各画素毎に蓄積時間の大きい場合と小さい場合の蓄積電圧からなる２種類の画素蓄積情報を得て、それらの画素蓄積情報から、任意に設定した閾値に基づいて、選択もしくは演算して出力することを可能とし、画素蓄積情報として撮像画面上で常に白ツブレや黒ツブレが発生しない側の画素蓄積情報を選択するように、明るい被写体には蓄積時間が小さい場合の画素蓄積情報を選択し、暗い被写体には蓄積時間が大きい場合の画素蓄積情報を選択することにより、擬似的に撮像画面上でのダイナミックレンジを上げて、画素自体のダイナミックレンジを上げる必要がなく、被写体間の光量差に十分追従した撮像画面を供給することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を示す固体撮像装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の固体撮像装置を説明する。
【００２２】
図１は本実施の形態１の固体撮像装置の構成を示すブロック図である。図１において、１８は光電変換素子として画素部を構成するフォトダイオード、１９は第１のシフトレジスタ部、２０は第２のシフトレジスタ部、２１は第３のシフトレジスタ部、２２は第４のシフトレジスタ部、２３はリセット回路、２４は信号読み出し回路、２５は第１のスイッチ回路群、２６は第２のスイッチ回路群、２７はスイッチ回路、２８はディレイ回路、２９は演算機能を持った信号出力部、３０は第１のトリガ信号、３１は第１のクロック、３２は第２のトリガ信号、３３は第２のクロック、３４は第１および第２のスイッチ回路群２５、２６、スイッチ回路２７に接続された選択信号、３５は第３のトリガ信号、３６は第３のクロック、３７は第４のトリガ信号、３８は第４のクロック、３９は第１の画素信号、４０は第２の画素信号、４１は最終の画素信号の出力である。
【００２３】
図２は本実施の形態１の固体撮像装置の動作を示すタイミング図であり、この固体撮像装置の読み出しおよびリセットのタイミング図である。なお、図中のＬ１からＬ（ｍ）は、第１の画素信号３９における１行目からｍ行目の蓄積時間、Ｓ１からＳ（ｍ）は、第２の画素信号４０における１行目からｍ行目の蓄積時間であり、この蓄積時間は遅延時間である期間Ｄに等しい。
【００２４】
図３は本実施の形態１の固体撮像装置の動作を示す概念図であり、この固体撮像装置で撮像する被写体例とその蓄積電圧量を示すグラフである。なお、被写体例３８は、図６で説明した従来の固体撮像装置で撮像する被写体例１２と全く同じものである。
【００２５】
図３において、４２は被写体、４３は被写体４２内の明るい部分（例えば、外光の入る窓）、４４は暗い部分（部屋内）、４５は撮像画面ｍ行目の各画素（ｎ列目）における撮像時蓄積電圧（光量）を示すグラフ、４６は第１の画素信号３９におけるｍ行目の各画素（ｎ列目）の蓄積電圧を示すグラフ、４７は第２の画素信号４０におけるｍ行目の各画素（ｎ列目）の蓄積電圧を示すグラフ、４８は第１および第２の画素信号３９、４０を基に演算され信号出力部２９から最終の出力信号として出力される出力画素信号４１のグラフである。
【００２６】
以上のように構成された固体撮像装置について、その動作を以下に説明する。
【００２７】
画素部は、縦方向にＭ行、横方向にＮ列のフォトダイオード１８がマトリクス状に配列されており、各行毎に第１のシフトレジスタ部１９および第２のシフトレジスタ部２０の各々ｍ行目の出力が配線接続されている。第１のシフトレジスタ部１９は第１のトリガ信号３０が入力されると計数を始め、第１のクロック３１毎に値をシフトさせる。その際、クロック毎に画素部のｍ行目が選択される。
【００２８】
最初に、第１および第２のスイッチ回路群２５、２６は、第１および第２のシフトレジスタ部１９、２０からの信号を選択するように、選択信号３４にて設定されている。選択された行の画素部に蓄積された信号電圧は信号読み出し回路２４に保持される。第１のシフトレジスタ部１９で選択されているｍ行目の画素部は、信号読み出し回路２４によって読み出されると、リセット回路２３にて電圧レベルを初期化される。この場合の各行の蓄積時間は、図２のＬ１からＬ（ｍ）のようになる。
【００２９】
一方、第２のシフトレジスタ部２０は、第１のトリガ信号３０から一定期間Ｄだけ遅延した第２のトリガ信号３２が入力されると計数を始め、第２のクロック３３毎に値をシフトさせる。第２のクロック３３のクロック毎に画素部のｍ行目が選択される。選択された行の画素部に蓄積された信号電圧は、信号読み出し回路２４に保持されるが、第２のトリガ信号３２が第１のトリガ信号３０よりも期間Ｄだけ遅れているため、図２に示されているように、蓄積途中で画素部がリセット回路２３にて初期化されるので、画素信号の電圧はＳ１からＳ（ｍ）に示されるような蓄積時間Ｄの期間分の信号電圧のみが読み出される。
【００３０】
但し、リセット回路２３は、第１のシフトレジスタ部１９の選択時のみ動作して画素部を初期化するので、第２のシフトレジスタ部２０によるｍ行目の画素部が読み出された後も、電圧レベルを保持したまま次の蓄積信号に使用される。
【００３１】
第３のシフトレジスタ部２１は、第１のシフトレジスタ部１９が動作中に第３のトリガ信号３５の入力により計数を開始し、第３のクロック３６毎に値をシフトさせる。その際、クロック毎にｎ列目の信号読み出し回路２４を選択し、保持されているｍ行ｎ列目の画素信号が信号読み出し回路２４より出力される。
【００３２】
また、第４のシフトレジスタ部２２は、第２のシフトレジスタ部２０が動作中に第４のトリガ信号３７の入力により計数を開始し、第４のクロック３８毎に値をシフトさせる。その際、クロック毎にｎ列目の信号読み出し回路２４を選択し、リセット回路２３による画素初期化後からＤ期間分蓄積して保持されているｍ行ｎ列目の画素信号が、信号読み出し回路２４から出力される。
【００３３】
この際、固体撮像装置の光学系レンズ（絞りを開ける）や電子シャッタ等を使用して、図３の被写体４２の暗い部分４４の蓄積電圧量（ａ、ｃ部分）を最低被写体照度以上の光量にすることで、信号読み出し回路２４の出力は、グラフ４６に示すような暗い被写体の撮像部分（ａａ、ｃｃ部分）が黒ツブレしない電圧量を得る。但し明るい被写体の撮像部分（ｂｂ部分）には白ツブレが発生する。
【００３４】
次に、遅延期間Ｄを被写体４２の明るい部分４３の蓄積電圧（ｂ部分）が飽和光量を超えない程度の任意の蓄積時間に設定すると、図２に示すように、遅延時間Ｄだけ蓄積し、信号読み出し回路２４の出力は、グラフ４７に示すような明るい被写体の撮像部分（ｂｂｂ部分）の信号が飽和光量を超えない量に調節され、白ツブレのない蓄積電圧量となる。但し、この場合の暗い被写体の撮像部分（ａａａ、ｃｃｃ部分）は蓄積電圧が最低被写体照度以下になるので、黒ツブレが発生している。
【００３５】
信号読み出し回路２４からは図３のグラフ４６と４７の画素信号３９、４０の両方を出力する。スイッチ回路２７にてグラフ４６のような第１の画素信号３９成分とグラフ４７のような第２の画素信号４０成分に分別し、第１の画素信号３９のみディレイ回路２８に入力される。ディレイ回路２８は、第１の画素信号３９を、第１と第２のトリガ信号３０、３２の差であるＤ期間遅延させた後、演算機能を持った信号出力部２９に出力する。信号出力部２９では、しきい値電圧として、（１）の飽和電圧と（２）の最低被写体照度を用い、明るい被写体部分４３では第２の画素信号４０のｂｂｂ部分の信号を選択し、暗い被写体部分４４では第１の画素信号３９のａａとｃｃ部分の信号を選択した後、出力画素信号４１として出力する。
【００３６】
また、上記で示したレンズ絞りを開けても暗い被写体部分の蓄積電圧量が最低被写体照度以上にならない場合、ａａとａａａ部分、ｃｃとｃｃｃ部分の各々を加算もしくは演算することで蓄積電圧量を上げて、黒ツブレを防止することができる。
【００３７】
本実施の形態においては、最初にレンズ絞りで暗い被写体の蓄積電圧量を上げ、次に、遅延期間Ｄの調節で明るい被写体の蓄積電圧を飽和電圧値以下に設定しているが、最初に遅延期間Ｄを決め、その後レンズ絞りを調節しても効果は同じである。
【００３８】
また、レンズ絞りはそのままにして、遅延期間Ｄのみを調節する方法でも、本実施の形態と同様の効果を得る場合がある。演算部を持った信号出力部２９について、本実施の形態では、しきい値を用いた選択方式を基に説明したが、明暗の両被写体が各々飽和電圧以下、最低被写体電圧以上になるように演算を行って出力する方法をとっても、その効果は変わらない。
（実施の形態２）
本発明の実施の形態２の固体撮像装置を説明する。
【００３９】
図４は本実施の形態２の固体撮像装置の動作を示すタイミング図であり、説明を容易にするため、画素部のフォトダイオード１８を３行４列に少なくした際の駆動例である。なお、本実施の形態の駆動方法は、各画素を選択するクロックを通常クロックの２倍の周期で読み出すことを特徴としている。
【００４０】
まず、各スイッチ回路群２５、２６およびスイッチ回路２７の選択信号３４は、ローレベル時に第１および第３のシフトレジスタ部（以下、Ｖ−ＳＲ（１）、Ｈ−ＳＲ（１））１９、２１を選択し、ハイレベル時には第２および第４のシフトレジスタ部（以下、Ｖ−ＳＲ（２）、Ｈ−ＳＲ（２））２０、２２を選択する。
【００４１】
最初、選択信号３４はローレベルに設定され、Ｖ−ＳＲ（１）、Ｈ−ＳＲ（１）が選択されている。Ｖ−ＳＲ（１）にて一行目が選択された後、Ｈ−ＳＲ（１）にて１列目を選択すると、１行１列目の画素が選択される。Ｈ−ＳＲ（１）の選択を１から４列まで走査させて、画素１１から１４の信号レベルを読み出し回路２４で読み出した後、選択信号３４をハイレベルにする。一定の遅延期間Ｄの後、前記と同様に、今度はＶ−ＳＲ（２）で１行目を選択し、Ｈ−ＳＲ（２）の選択を１から４列まで走査させることで、蓄積時間がＤの画素信号１１’から１４’の画素信号を読み出す。
【００４２】
前記の組み合わせでの画素信号の読み出しをＶ−ＳＲ（１）、Ｖ−ＳＲ（２）にて１から３行まで走査させることで、画素１１から画素３４の画素信号と、続いて画素１１’から画素３４’までの蓄積時間がＤの画素信号を、読み出し回路２４から読み出す。読み出し回路２４からの画素信号を、スイッチ回路２７にて、画素１１から３４の第１の画素信号３９と、画素１１’から画素３４’の第２の画素信号４０の２つに分別する。第２の画素信号４０は遅延期間Ｄだけ第１の画素信号３９から遅延している。続いて、第１の画素信号３９をディレイ回路２８に入力して遅延期間Ｄだけ遅延させ、第１および第２の画素信号３９、４０の間の遅延をなくす。
【００４３】
これら第１および第２の画素信号３９、４０を、演算機能を持った信号出力部２９に入力し、一定のしきい値のもとで選択もしくは演算して白ツブレや黒ツブレの無い最終の出力画素信号４１を出力する。
【００４４】
次に、蓄積時間Ｄについてであるが、Ｖ−ＳＲ（２）およびＨ−ＳＲ（２）のトリガ信号３２、３７の調整とは別に、Ｖ−ＳＲ（１）から出力されるリセット信号をＨ−ＳＲ（２）から出力される画素選択信号と演算し、更に遅延等の操作を加えることで、画素毎の蓄積電圧のリセットタイミングを微調整することにより、より細かく蓄積時間Ｄを調節することができる。
【００４５】
図１の第１と第２のクロック３１、３３については、本実施の形態では別々に設定しているが、期間Ｄの遅延量によっては同一でも構わない場合がある。同様な理由で、第２と第４のトリガ信号３２、３７、そして第２と第４のクロック３３、３８を同一にしても構わない場合がある。信号読み出し回路２４についてはクロックを倍速にして、前半で第１、後半で第２の画素信号を出力する方法を用いれば、スイッチ回路群２５、２６は１つに統合できる。
【００４６】
本実施の形態においては、固体撮像装置をひとつのブロックに存在するように記述しているが、撮像部および第１、第２の信号出力部１８から２６までをひとつの撮像素子として構成し、ディレイ回路２８や演算機能を持った信号出力部２９を別構成のＬＳＩにしたり、ＤＳＰに前記機能を持たせても、本実施の形態の効果は変わらない。
【００４７】
また、第２の実施の形態であげた蓄積時間Ｄの細密な設定であるが、本実施の形態では、画素内で演算して調整しているが、ＤＳＰや駆動回路部で調整した後、各画素もしくは各行の画素に入力させても本実施の形態の効果は変わらない。
【００４８】
【発明の効果】
以上のように本発明によれば、１回の画素リセット期間内に、２回読み出しを実行して長短２種類の蓄積時間による蓄積電圧の読み出しを行い、各画素毎に蓄積時間の大きい場合と小さい場合の蓄積電圧からなる２種類の画素蓄積情報を得て、それらの画素蓄積情報から、任意に設定した閾値に基づいて、選択もしくは演算して出力することを可能とし、画素蓄積情報として撮像画面上で常に白ツブレや黒ツブレが発生しない側の画素蓄積情報を選択するように、明るい被写体には蓄積時間が小さい場合の画素蓄積情報を選択し、暗い被写体には蓄積時間が大きい場合の画素蓄積情報を選択することにより、擬似的に撮像画面上でのダイナミックレンジを上げて、画素自体のダイナミックレンジを上げる必要がなく、被写体間の光量差に十分追従した撮像画面を供給することができる。
【００４９】
そのため、撮像範囲内の被写体間に大きな光量差がある場合でも、画素自体のダイナミックレンジを上げることなく、撮像画面上で被写体間の光量差に追従するための十分なダイナミックレンジを得ることができ、小さな画素を用いて装置の小型化、高画素化、低電圧化を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の固体撮像装置の構成を示すブロック図
【図２】同実施の形態１の固体撮像装置の動作を示すタイミング図
【図３】同実施の形態１の固体撮像装置の動作を示す波形図
【図４】本発明の実施の形態２の固体撮像装置の動作を示すタイミング図
【図５】従来の固体撮像装置の構成を示すブロック図
【図６】同従来例の固体撮像装置の動作を示す概念図
【符号の説明】
１８　　フォトダイオード（画素部）
１９　　第１のシフトレジスタ部
２０　　第２のシフトレジスタ部
２１　　第３のシフトレジスタ部
２２　　第４のシフトレジスタ部
２３　　リセット回路
２４　　信号読み出し回路
２５　　第１のスイッチ回路群
２６　　第２のスイッチ回路群
２７　　スイッチ回路
２８　　ディレイ回路
２９　　（演算機能を持った）信号出力部
３０　　第１のトリガ信号
３１　　第１のクロック
３２　　第２のトリガ信号
３３　　第２のクロック
３４　　（ＳＷ回路に入力される）選択信号
３５　　第３のトリガ信号
３６　　第３のクロック
３７　　第４のトリガ信号
３８　　第４のクロック
３９　　第１の画素信号
４０　　第２の画素信号
４１　　出力画素信号
【図１】
2004128996.tif 000003
【図２】
2004128996.tif 000004
【図３】
2004128996.tif 000005
【図４】
2004128996.tif 000006
【図５】
2004128996.tif 000007
【図６】
2004128996.tif 000008