(57)【要約】【課題】複数の緩衝増幅回路を有しながらも部品点数をさらに削減することによって小型化と低価格化を実現することのできる多出力発振器およびそれを用いた電子装置を提供する。【解決手段】発振用のトランジスタＱ１、そのベースとグランドとの間に接続された水晶振動子、トランジスタＱ１のベース・エミッタ間に接続されたコンデンサＣ１、トランジスタＱ１のエミッタとグランドとの間に接続されたコンデンサＣ２を含むコルピッツ発振回路２と、増幅用のトランジスタＱ２、Ｑ３、それらのベースを高周波的に接地するコンデンサＣ３を含むとともに、トランジスタＱ２、Ｑ３のエミッタがトランジスタＱ１のコレクタに接続されることによって両者がカスケード接続された第１の緩衝増幅回路３を備え、トランジスタＱ２、Ｑ３の各コレクタから発振信号が出力される。【効果】部品点数が少なくなるために多出力発振器の小型化と低価格化を図ることができる。【選択図】            図１
2004158900.tif 000002
【特許請求の範囲】
【請求項１】
発振用の第１のトランジスタ、該第１のトランジスタのベースと接地点との間に接続されたインダクタンス手段、前記第１のトランジスタのベース・エミッタ間に接続された第１の容量手段、前記第１のトランジスタのエミッタと接地点との間に接続された第２の容量手段を含むコルピッツ発振回路と、
増幅用の複数の第２のトランジスタ、および該複数の第２のトランジスタのベースを高周波的に接地する第３の容量手段を含むとともに、前記複数の第２のトランジスタのエミッタが前記第１のトランジスタのコレクタに接続されることによって両者がカスケード接続された第１の緩衝増幅回路と、
を備え、前記複数の第２のトランジスタの各コレクタから発振信号が出力されることを特徴とする多出力発振器。
【請求項２】
発振用の第１のトランジスタ、該第１のトランジスタのベースと接地点との間に接続されたインダクタンス手段、前記第１のトランジスタのベース・エミッタ間に接続された第１の容量手段、前記第１のトランジスタのエミッタと接地点との間に接続された第２の容量手段を含むコルピッツ発振回路と、
増幅用の複数の第３のトランジスタ、および該複数の第３のトランジスタのベースを高周波的に接地する第４の容量手段を含むとともに、前記複数の第３のトランジスタのエミッタが前記第１のトランジスタのエミッタに接続されることによって両者がカスケード接続された第２の緩衝増幅回路と、
を備え、前記複数の第３のトランジスタの各コレクタから発振信号が出力されることを特徴とする多出力発振器。
【請求項３】
発振用の第１のトランジスタ、該第１のトランジスタのベースと接地点との間に接続されたインダクタンス手段、前記第１のトランジスタのベース・エミッタ間に接続された第１の容量手段、前記第１のトランジスタのエミッタと接地点との間に接続された第２の容量手段を含むコルピッツ発振回路と、
増幅用の１つ以上の第２のトランジスタ、および該１つ以上の第２のトランジスタのベースを高周波的に接地する第３の容量手段を含むとともに、前記１つ以上の第２のトランジスタのエミッタが前記第１のトランジスタのコレクタに接続されることによって両者がカスケード接続された第１の緩衝増幅回路と、
増幅用の１つ以上の第３のトランジスタ、および該１つ以上の第３のトランジスタのベースを高周波的に接地する第４の容量手段を含むとともに、前記１つ以上の第３のトランジスタのエミッタが前記第１のトランジスタのエミッタに接続されることによって両者がカスケード接続された第２の緩衝増幅回路と、
を備え、前記１つ以上の第２のトランジスタおよび前記１つ以上の第３のトランジスタの各コレクタから発振信号が出力されることを特徴とする多出力発振器。
【請求項４】
請求項１ないし３のいずれかに記載の多出力発振器を用いたことを特徴とする電子装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多出力発振器および電子装置、例えば携帯電話機のＲＦ回路に含まれるＰＬＬ回路部分の基準信号源として用いられるとともに携帯電話機に含まれるＭＰＵのクロック信号源としても用いられる多出力発振器およびそれを用いた電子装置に関する。
【０００２】
【従来の技術】
通常の携帯電話機においては、局部発振器の周波数安定化のための基準信号源を備えている。基準信号源としては、例えば水晶振動子を共振子として利用し、発振回路と緩衝増幅回路から構成される発振器が広く知られている。その一方で、携帯電話機には各種機能を実現するためにＭＰＵが搭載されている。ＭＰＵの動作のためにはクロック信号が必要である。そこで、基準信号源として用いられる発振器の出力をＭＰＵのためのクロック信号としても利用することが考えられている。その際、１つの発振回路の出力を２つの用途のために単純に分割する方式では信号レベルが低下する。そこで、２つの用途に十分な出力の発振信号を得るために、１つの発振回路に対して複数の緩衝増幅回路を備えて、各緩衝増幅回路からそれぞれ発振信号を取り出すような多出力発振器が考えられている。
【０００３】
多出力発振器としては、１つの発振用のトランジスタを用いたコルピッツ発振回路の発振信号をエミッタから取り出し、２つの緩衝増幅用のトランジスタを用いた差動式の緩衝増幅回路の一方のトランジスタのベースに結合コンデンサを介して印加して、２つの緩衝増幅用のトランジスタのコレクタからそれぞれ発振信号を得ることのできるものがある。（例えば特許文献１、図２参照）
特許文献１においては、２つの緩衝増幅用のトランジスタを２段の緩衝増幅回路として利用するものであるが、この回路においてトランジスタＴｒ３のコレクタ電圧をトランジスタＴｒ２のベースに印加せずに外部に取り出せば、２出力の発振器になる。あるいは、緩衝増幅回路を差動型にせず、コルピッツ発振回路の発振信号を２つの緩衝増幅用のトランジスタの両方のベースに印加するような構成も考えられる。なお、１つの発振回路に対して複数の緩衝増幅回路を設けた多出力発振器の特許文献は見つかっていない。
【０００４】
【特許文献１】
実開平５−５７９１３号公報
【０００５】
【発明が解決しようとする課題】
上述の回路においては、例えばコルピッツ発振回路の出力を２つの緩衝増幅回路のベースに印加する構成を取っているために、それぞれ結合コンデンサを必要とするなどして部品点数が多くなる。部品点数が多いと発振器の小型化が困難になるという問題が生じる。
【０００６】
そこで、本発明は上記の問題点を解決することを目的とするもので、複数の緩衝増幅回路を有しながらも部品点数をさらに削減することによって小型化と低価格化を実現することのできる多出力発振器およびそれを用いた電子装置を提供する。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明の多出力発振器は、発振用の第１のトランジスタ、該第１のトランジスタのベースと接地点との間に接続されたインダクタンス手段、前記第１のトランジスタのベース・エミッタ間に接続された第１の容量手段、前記第１のトランジスタのエミッタと接地点との間に接続された第２の容量手段を含むコルピッツ発振回路と、増幅用の複数の第２のトランジスタ、および該複数の第２のトランジスタのベースを高周波的に接地する第３の容量手段を含むとともに、前記複数の第２のトランジスタのエミッタが前記第１のトランジスタのコレクタに接続されることによって両者がカスケード接続された第１の緩衝増幅回路と、を備え、前記複数の第２のトランジスタの各コレクタから発振信号が出力されることを特徴とする。
【０００８】
また、本発明の多出力発振器は、発振用の第１のトランジスタ、該第１のトランジスタのベースと接地点との間に接続されたインダクタンス手段、前記第１のトランジスタのベース・エミッタ間に接続された第１の容量手段、前記第１のトランジスタのエミッタと接地点との間に接続された第２の容量手段を含むコルピッツ発振回路と、増幅用の複数の第３のトランジスタ、および該複数の第３のトランジスタのベースを高周波的に接地する第４の容量手段を含むとともに、前記複数の第３のトランジスタのエミッタが前記第１のトランジスタのエミッタに接続されることによって両者がカスケード接続された第２の緩衝増幅回路と、を備え、前記複数の第３のトランジスタの各コレクタから発振信号が出力されることを特徴とする。
【０００９】
また、本発明の多出力発振器は、発振用の第１のトランジスタ、該第１のトランジスタのベースと接地点との間に接続されたインダクタンス手段、前記第１のトランジスタのベース・エミッタ間に接続された第１の容量手段、前記第１のトランジスタのエミッタと接地点との間に接続された第２の容量手段を含むコルピッツ発振回路と、増幅用の１つ以上の第２のトランジスタ、および該１つ以上の第２のトランジスタのベースを高周波的に接地する第３の容量手段を含むとともに、前記１つ以上の第２のトランジスタのエミッタが前記第１のトランジスタのコレクタに接続されることによって両者がカスケード接続された第１の緩衝増幅回路と、増幅用の１つ以上の第３のトランジスタ、および該１つ以上の第３のトランジスタのベースを高周波的に接地する第４の容量手段を含むとともに、前記１つ以上の第３のトランジスタのエミッタが前記第１のトランジスタのエミッタに接続されることによって両者がカスケード接続された第２の緩衝増幅回路と、を備え、前記１つ以上の第２のトランジスタおよび前記１つ以上の第３のトランジスタの各コレクタから発振信号が出力されることを特徴とする。
【００１０】
そして、本発明の電子装置は、上記のいずれかの多出力発振器を用いたことを特徴とする。
【００１１】
このように構成することにより、本発明の多出力発振器においては、部品点数の削減による小型化と低価格化を実現することができる。
【００１２】
また、本発明の電子装置においても、本発明の発振器を用いることによって、小型化と低価格化を実現することができる。
【００１３】
【発明の実施の形態】
図１に、本発明の多出力発振器の一実施例の回路図を示す。図１において、多出力発振器１は、コルピッツ発振回路２と第１の緩衝増幅回路３から構成されている。
【００１４】
コルピッツ発振回路２は、発振用の第１のトランジスタであるＮＰＮ型のトランジスタＱ１、トランジスタＱ１のベースとグランド（接地点）との間に接続されたインダクタンス手段である水晶振動子Ｘ１、トランジスタＱ１のベース・エミッタ間に接続された第１の容量手段であるコンデンサＣ１、トランジスタＱ１のエミッタとグランド（接地点）との間に接続された第２の容量手段であるコンデンサＣ２、トランジスタＱ１のエミッタとグランドとの間に接続されたバイアス用の抵抗Ｒ１、トランジスタＱ１のコレクタ・ベース間に接続されたベースバイアス用の抵抗Ｒ２から構成されている。
【００１５】
第１の緩衝増幅回路３は、増幅用の第２のトランジスタであるＮＰＮ型のトランジスタＱ２およびＱ３、コンデンサＣ３、Ｃ４およびＣ５、抵抗Ｒ３、Ｒ４およびＲ５から構成されている。ここではトランジスタＱ２およびＱ３のタイプはトランジスタＱ１と同じでなければならない。トランジスタＱ２およびＱ３のベースは互いに接続されるとともに第３の容量手段であるコンデンサＣ３を介してグランド（接地点）に接続されることによって高周波的に接地されている。抵抗Ｒ３およびＲ４は、それぞれ正の電源端子＋ＶｃｃとトランジスタＱ２およびＱ３のコレクタとの間に接続されている。抵抗Ｒ５は電源端子＋ＶｃｃとトランジスタＱ２およびＱ３の互いに接続されたベースとの間に接続されている。トランジスタＱ２およびＱ３のエミッタは互いに接続されるとともに、コルピッツ発振回路２のトランジスタＱ１のコレクタに接続されている。そのため、トランジスタＱ２とＱ１、トランジスタＱ３とＱ１はそれぞれカスケード接続されていることになる。そして、トランジスタＱ２およびＱ３のコレクタは、それぞれコンデンサＣ４およびＣ５を介して出力端子Ｐ１およびＰ２に接続されている。なお、コルピッツ発振回路２の抵抗Ｒ２はトランジスタＱ１のベースと第１の緩衝増幅回路３のトランジスタＱ２のベースとの間に接続されていても良いし、トランジスタＱ１のベースと電源端子＋Ｖｃｃの間に接続されていても良い。
【００１６】
このように構成された多出力発振器１において、トランジスタＱ１のコレクタはトランジスタＱ２やＱ３のエミッタに接続されることによって擬似的に接地されるため、トランジスタＱ１は実質的にコレクタ接地になる。そのため、高周波的には水晶振動子Ｘ１はトランジスタＱ１のコレクタ・ベース間に接続されることになり、コンデンサＣ２はトランジスタＱ１のコレクタ・エミッタ間に接続されることになるため、トランジスタＱ１と水晶振動子Ｘ１とコンデンサＣ１およびＣ２で実質的にコルピッツ発振回路が形成されることになる。そこで、本発明においては、これらに抵抗Ｒ１およびＲ２を加えた回路全体をコルピッツ発振回路２と称している。
【００１７】
コルピッツ発振回路２の発振信号はトランジスタＱ１のコレクタから出力される。トランジスタＱ１のコレクタは擬似的な接地であって完全な接地ではないためにこのようなことが可能になる。トランジスタＱ１のコレクタから出力された発振信号はトランジスタＱ２およびＱ３のエミッタに入力される。トランジスタＱ２およびＱ３のベースはともにコンデンサＣ３によって高周波的に接地されているため、ベース接地、エミッタ入力の２つの緩衝増幅回路として動作する。２つの緩衝増幅回路の出力はトランジスタＱ２およびＱ３のコレクタから出力され、それぞれコンデンサＣ４およびＣ５を介して出力端子Ｐ１およびＰ２から出力される。
【００１８】
多出力発振器１において、２つ目の出力端子である出力端子Ｐ２から発振信号を出力するためのみに必要な構成要素は第１の緩衝増幅回路３のトランジスタＱ３、抵抗Ｒ４、およびコンデンサＣ５である。コンデンサＣ３と抵抗Ｒ５はトランジスタＱ３のベース接地およびベースバイアスのために用いられるが、トランジスタＱ２のベース接地およびベースバイアスのためにも用いられており、多出力構成でなくても必要な構成要素である。したがって、多出力発振器１において２つ目の信号出力のために追加しなければならなかった構成要素はトランジスタＱ３、抵抗Ｒ４、およびコンデンサＣ５の３点だけである。なお、通常、緩衝増幅回路を１つ余分に追加しようとすると、信号のカップリングのためにコンデンサが必要になることが普通であるが、多出力発振器１においてはコルピッツ発振回路と緩衝増幅回路のトランジスタのカスケード接続部分を信号経路として用いているためにカップリングのためのコンデンサも必要としない。このように、多出力発振器１においてはわずかに３つの構成要素を追加するだけで、１出力から２出力に変更することができる。
【００１９】
なお、多出力発振器１においては２出力構成となっているが、出力をさらに増やすことも容易で、その場合にも１出力から２出力に変更するときに必要な３つの構成要素を増加する出力の分だけ追加するだけでよい。緩衝増幅用のトランジスタのベース接地およびベースバイアスのためのコンデンサＣ３と抵抗Ｒ５は出力数が増えても共通に利用できる。
【００２０】
このように、本発明の多出力発振器１においては、少ない構成要素の追加で出力数の増加が可能になる。
【００２１】
なお、多出力発振器１においては３つのトランジスタのタイプをＮＰＮ型としたが、電源を負にして３つのトランジスタのタイプをＰＮＰ型にしてもほとんど同様の構成で多出力発振器が実現でき、同様の効果を奏することができる。
【００２２】
図２に、本発明の多出力発振器の別の実施例の回路図を示す。図２において、多出力発振器１０は、コルピッツ発振回路１１と第２の緩衝増幅回路１２から構成されている。
【００２３】
コルピッツ発振回路１１は、発振用の第１のトランジスタであるＮＰＮ型のトランジスタＱ１、トランジスタＱ１のベースとグランドとの間に接続されたインダクタンス手段である水晶振動子Ｘ１、トランジスタＱ１のベース・エミッタ間に接続された第１の容量手段であるコンデンサＣ１、トランジスタＱ１のエミッタとグランドとの間に接続された第２の容量手段であるコンデンサＣ２、トランジスタＱ１のエミッタに接続されたバイアス用の抵抗Ｒ１、トランジスタＱ１のコレクタ・ベース間に接続されたベースバイアス用の抵抗Ｒ２、およびトランジスタＱ１のコレクタとグランド（接地点）との間に接続されたコンデンサＣ６から構成されている。なお、コルピッツ発振回路１１におけるコルピッツ発振回路２との違いは、トランジスタＱ１のコレクタとグランドとの間に接続されたコンデンサＣ６が増えた点だけである。
【００２４】
第２の緩衝増幅回路１２は、増幅用の第３のトランジスタであるＰＮＰ型のトランジスタＱ４およびＱ５、コンデンサＣ７、Ｃ８およびＣ９、抵抗Ｒ６、Ｒ７およびＲ８から構成されている。ここではトランジスタＱ４およびＱ５のタイプはトランジスタＱ１とは逆でなければならない。トランジスタＱ４およびＱ５のベースは互いに接続されるとともに第４の容量手段であるコンデンサＣ７を介してグランド（接地点）に接続されることによって高周波的に接地されている。抵抗Ｒ６およびＲ７は、それぞれトランジスタＱ４およびＱ５のコレクタとグランドとの間に接続されている。抵抗Ｒ８はトランジスタＱ４およびＱ５の互いに接続されたベースとグランドとの間に接続されている。トランジスタＱ４およびＱ５のエミッタは互いに接続されるとともに、抵抗Ｒ１を介してコルピッツ発振回路１１のトランジスタＱ１のエミッタに接続されている。そのため、トランジスタＱ１とＱ４、トランジスタＱ１とＱ５はそれぞれカスケード接続されていることになる。そして、トランジスタＱ４およびＱ５のコレクタは、それぞれコンデンサＣ８およびＣ９を介して出力端子Ｐ３およびＰ４に接続されている。
【００２５】
このように構成された多出力発振器１０において、コルピッツ発振回路１１はトランジスタＱ１のコレクタがコンデンサＣ６を介して高周波的に接地されるために、コルピッツ発振回路２とは異なり純粋なコルピッツ発振回路となる。
【００２６】
コルピッツ発振回路１１の発振信号はトランジスタＱ１のエミッタから出力され、抵抗Ｒ１を介してトランジスタＱ４およびＱ５のエミッタに入力される。トランジスタＱ４およびＱ５のベースはともにコンデンサＣ７によって高周波的に接地されているため、ベース接地、エミッタ入力の２つの緩衝増幅回路として動作する。２つの緩衝増幅回路の出力はトランジスタＱ４およびＱ５のコレクタから出力され、それぞれコンデンサＣ８およびＣ９を介して出力端子Ｐ３およびＰ４から出力される。
【００２７】
なお、コルピッツ発振回路１１の場合にはコルピッツ発振回路１の場合とは異なり、トランジスタＱ１のエミッタは抵抗Ｒ１を介して第２の緩衝増幅回路１２に接続されている。したがって、第２の緩衝増幅回路１２をコルピッツ発振回路２における抵抗Ｒ１の代わりに利用することもできる。そして、その場合には抵抗Ｒ１を省略しても構わず、部品点数の削減を図ることができる。
【００２８】
多出力発振器１０においても、多出力発振器１の場合と同様に、２つ目の出力端子である出力端子Ｐ４から発振信号を出力するために追加しなければならなかった構成要素はトランジスタＱ５、抵抗Ｒ７、およびコンデンサＣ９の３点だけである。また、多出力発振器１０においても２つのトランジスタのカスケード接続部分を信号経路として用いているためにカップリングのためのコンデンサを必要としない。このように、多出力発振器１０においてもわずかに３つの構成要素を追加するだけで、１出力から２出力に変更することができる。
【００２９】
もちろん、出力をさらに増やすことも容易で、その場合にも１出力から２出力に変更するときに必要な３つの構成要素を増加する出力の分だけ追加するだけでよい。緩衝増幅用のトランジスタのベース接地およびベースバイアスのためのコンデンサＣ７と抵抗Ｒ８は出力数が増えても共通に利用できる。
【００３０】
このように、本発明の多出力発振器１０においては、少ない構成要素の追加で出力数の増加が可能になる。
【００３１】
なお、多出力発振器１０においてはコルピッツ発振回路１１のトランジスタのタイプをＮＰＮ型とし、緩衝増幅回路１２の２つのトランジスタのタイプをＰＮＰ型としたが、電源を負にして３つのトランジスタのタイプをそれぞれ逆にしてもほとんど同様の構成で多出力発振器が実現でき、同様の効果を奏することができる。
【００３２】
図３に、本発明の多出力発振器のさらに別の実施例の回路図を示す。図３において、図１および図２と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００３３】
図３において、多出力発振器２０は、図１に示した多出力発振器１と図２に示した多出力発振器１０を合成した構成になっている。すなわち、多出力発振器１におけるコルピッツ発振回路２のトランジスタＱ１のエミッタを、抵抗Ｒ１を介してグランドに接続する代わりに多出力発振器１０における第２の緩衝増幅回路１２に接続して構成している。
【００３４】
このように構成された多出力発振器２０においては、多出力発振器１と多出力発振器１０の両方の機能を備えており、４出力の発振器となっている。そして、少ない構成要素の追加で出力数を増やすことができるという多出力発振器１や１０と同様の効果を備えている。もちろん、多出力発振器１０の場合と同様に抵抗Ｒ１を省略して部品点数の削減を図ることもできる。
【００３５】
また、多出力発振器３０においては、コルピッツ発振回路２から緩衝増幅回路３への発振信号の出力点はトランジスタＱ１のコレクタであり、緩衝増幅回路１２への発振信号の出力点はトランジスタのエミッタであり、コルピッツ発振回路の異なる２カ所から発振出力が取り出される構成になっている。そのため、緩衝増幅回路３の２つの出力と緩衝増幅回路１２の２つの出力との間のアイソレーションが良くなる。また、トランジスタ間のカスケード接続部分を信号経路として用いているためにカップリングのためのコンデンサを必要としない。また、３段のトランジスタを直列に接続しているために電源の利用効率が高い。
【００３６】
ところで、多出力発振器２０においては４出力となっているが、第１の緩衝増幅回路と第２の緩衝増幅回路の両方を含む場合には、いずれの緩衝増幅回路も１出力しかなくても多出力発振器を構成することができる。このような多出力発振器について次に説明する。
【００３７】
図４に、上述のような本発明の多出力発振器のさらに別の実施例の回路図を示す。図４において、第１の緩衝増幅回路３１は、図１における第１の緩衝増幅回路３からトランジスタＱ３、抵抗Ｒ４、およびコンデンサＣ５を削除して１出力構成にしたものである。また、第２の緩衝増幅回路３２は、図２における第２の緩衝増幅回路１２からトランジスタＱ５、抵抗Ｒ７、およびコンデンサＣ９を削除して１出力構成にしたものである。したがって、トランジスタＱ２、Ｑ１、Ｑ４がカスケード接続されていることになる。
【００３８】
このように構成された多出力発振器３０においては、同じ２出力の発振器である多出力発振器１や多出力発振器１０に比べると部品点数の削減効果は少ないが、トランジスタ間のカスケード接続部分を信号経路として用いているためにカップリングのためのコンデンサを必要としない。また、全てのトランジスタを直列に接続しているために電源の利用効率が高い。また、２つの緩衝増幅回路３１および３２とコルピッツ発振回路２との接続点が異なっているために、２つの出力間のアイソレーションが良くなる。
【００３９】
なお、多出力発振器３０においても、多出力発振器１０や２０の場合と同様にコルピッツ発振回路２の抵抗Ｒ１を省略して部品点数の削減を図ることができる。
【００４０】
また、上記の各実施例においては、コルピッツ発振回路のインダクタンス手段として水晶振動子を用いているが、これに限るものではなく他の圧電振動子や巻き線コイル、ストリップ線路共振器など、実質的にインダクタンスを有するものであれば何でもインダクタンス手段とすることができる。また、容量手段に関しても、個別素子としてのコンデンサに限るものではなく、実装基板の中に形成された２つの電極間の静電容量や何らかの半導体素子の接合容量など、静電容量を有するものであればなんでも容量手段とすることができる。
【００４１】
図５に、本発明の電子装置の一実施例の斜視図を示す。図５において、電子装置の１つである携帯電話機１００は、筐体１０１と、その中に配置されたプリント基板１０２と、プリント基板１０２上に基準信号源として実装された本発明の多出力発振器１を備えている。
【００４２】
このように構成された携帯電話機１００においては、本発明の多出力発振器１を用いているため、発振器の数を減らして小型化と低価格化を実現することができる。
【００４３】
なお、図５においては電子装置として携帯電話機を示したが、電子装置としては携帯電話機に限るものではなく、本発明の多出力発振器を用いたものであれば何でも構わないものである。
【００４４】
【発明の効果】
本発明の多出力発振器によれば、発振用の第１のトランジスタを含むコルピッツ発振回路と、増幅用の複数の第２のトランジスタおよび第２のトランジスタのベースを高周波的に接地する第３の容量手段を含むとともに第２のトランジスタのエミッタが第１のトランジスタのコレクタに接続されることによって両者がカスケード接続された第１の緩衝増幅回路とを備え、第２のトランジスタの各コレクタから発振信号が出力されることによって、部品点数の削減による小型化と低価格化を実現することができる。
【００４５】
また、発振用の第１のトランジスタを含むコルピッツ発振回路と、増幅用の複数の第３のトランジスタおよび第３のトランジスタのベースを高周波的に接地する第４の容量手段を含むとともに第３のトランジスタのエミッタが第１のトランジスタのエミッタに接続されることによって両者がカスケード接続された第２の緩衝増幅回路とを備え、第３のトランジスタの各コレクタから発振信号が出力されることによって、部品点数の削減による小型化と低価格化を実現することができる。
【００４６】
また、発振用の第１のトランジスタを含むコルピッツ発振回路と、増幅用の１つ以上の第２のトランジスタおよび第２のトランジスタのベースを高周波的に接地する第３の容量手段を含むとともに第２のトランジスタのエミッタが第１のトランジスタのコレクタに接続されることによって両者がカスケード接続された第１の緩衝増幅回路と、増幅用の１つ以上の第３のトランジスタおよび第３のトランジスタのベースを高周波的に接地する第４の容量手段を含むとともに第３のトランジスタのエミッタが第１のトランジスタのエミッタに接続されることによって両者がカスケード接続された第２の緩衝増幅回路とを備え、第２のトランジスタおよび第３のトランジスタの各コレクタから発振信号が出力されることによって、部品点数の削減による小型化と低価格化を実現することができる。
【００４７】
また、本発明の電子装置によれば、本発明の多出力発振器を用いることによって、発振器数の削減による小型化と低価格化を実現することができる。
【図面の簡単な説明】
【図１】本発明の多出力発振器の一実施例を示す回路図である。
【図２】本発明の多出力発振器の別の実施例を示す回路図である。
【図３】本発明の多出力発振器のさらに別の実施例を示す回路図である。
【図４】本発明の多出力発振器のさらに別の実施例を示す回路図である。
【図５】本発明の電子装置の一実施例を示す斜視図である。
【符号の説明】
１、１０、２０、３０…多出力発振器
２、１１…コルピッツ発振回路
３、３１…第１の緩衝増幅回路
１２、３２…第２の緩衝増幅回路
Ｘ１…水晶振動子（インダクタンス手段）
Ｑ１…トランジスタ（第１のトランジスタ）
Ｑ２、Ｑ３…トランジスタ（第２のトランジスタ）
Ｑ４、Ｑ５…トランジスタ（第２のトランジスタ）
Ｃ１…コンデンサ（第１の容量手段）
Ｃ２…コンデンサ（第２の容量手段）
Ｃ３…コンデンサ（第３の容量手段）
１００…携帯電話機
【図１】
2004158900.tif 000003
【図２】
2004158900.tif 000004
【図３】
2004158900.tif 000005
【図４】
2004158900.tif 000006
【図５】
2004158900.tif 000007