(57)【要約】【課題】振幅変調信号を受信する電波受信装置等において、ＡＧＣ回路の高速化を図ること。【解決手段】受信された振幅変調信号である長波標準電波は、中間周波数の信号ａに変換されて、検波回路６２０に入力され、信号ａのベースバンド信号（再生信号）にほぼ相当する信号ｃ´（信号ｇ）に変換される。そして、ＡＧＣ回路６１８において、信号ｃ´が反転増幅され、反転増幅後の信号ｄと信号ａとが積算、即ち、信号ａが信号ｄで変調され、変調後の信号ｅの信号レベルに応じてＲＦ制御信号ｆ１及びＩＦ制御信号ｆ２が生成される。【選択図】          図３
2004242157.tif 000002
【特許請求の範囲】
【請求項１】
振幅変調信号を受信する電波受信手段と、利得制御用信号を出力する利得制御手段と、前記電波受信手段により受信された振幅変調信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する振幅変調信号増幅手段と、所定周波数の信号を出力する発振手段と、前記振幅変調信号増幅手段より出力された信号を前記発振手段より出力された信号と合成して中間周波信号に変換する周波数変換手段と、この周波数変換手段より出力された中間周波信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する中間周波信号増幅手段と、この中間周波信号増幅手段より出力された信号を検波して検波信号を出力する検波手段とを備えた電波受信装置において、
前記利得制御手段は、
前記検波信号を反転する反転手段と、
この反転手段による反転後の信号と前記中間周波信号増幅手段より出力された信号とを積算する積算手段と、
この積算手段による積算後の信号の信号レベルに応じて前記利得制御用信号を生成する生成手段と、
を有することを特徴とする電波受信装置。
【請求項２】
振幅変調信号を受信する電波受信手段と、利得制御用信号を出力する利得制御手段と、前記電波受信手段により受信された振幅変調信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する振幅変調信号増幅手段と、所定周波数の信号を出力する発振手段と、前記振幅変調信号増幅手段より出力された信号を前記発振手段より出力された信号と合成して中間周波信号に変換する周波数変換手段と、この周波数変換手段より出力された中間周波信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する中間周波信号増幅手段と、この中間周波信号増幅手段より出力された信号を検波して検波信号を出力する検波手段とを備えた電波受信装置において、
前記検波手段は、前記中間周波信号の周波数と同一且つ同相の一定振幅の基準信号を前記中間周波信号増幅手段より出力された信号に基づいて生成する基準信号生成手段、を有し、
前記利得制御手段は、
前記検波信号を反転する反転手段と、
この反転手段による反転後の信号と前記基準信号とを積算する積算手段と、
この積算手段による積算後の信号と前記中間周波信号増幅手段より出力された信号とを加算する加算手段と、
この加算手段による加算後の信号の信号レベルに応じて前記利得制御用信号を生成する生成手段と、
を有することを特徴とする電波受信装置。
【請求項３】
振幅変調信号を受信する電波受信手段と、利得制御用信号を出力する利得制御手段と、前記電波受信手段により受信された振幅変調信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する振幅変調信号増幅手段と、所定周波数の信号を出力する発振手段と、前記振幅変調信号増幅手段より出力された信号を前記発振手段より出力された信号と合成して中間周波信号に変換する周波数変換手段と、この周波数変換手段より出力された中間周波信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する中間周波信号増幅手段と、この中間周波信号増幅手段より出力された信号を検波して検波信号を出力する検波手段とを備えた電波受信装置において、
前記検波手段は、前記中間周波信号の周波数と同一且つ同相の一定振幅の基準信号を前記中間周波信号増幅手段より出力された信号に基づいて生成する基準信号生成手段、を有し、
前記利得制御手段は、
前記検波信号と前記基準信号とを積算する積算手段と、
前記中間周波信号増幅手段より出力された信号から前記積算手段による積算後の信号を減算する減算手段と、
この減算手段による減算後の信号の信号レベルに応じて前記利得制御用信号を生成する生成手段と、
を有することを特徴とする電波受信装置。
【請求項４】
前記検波手段は、
前記中間周波信号の周波数と同一且つ同相の一定振幅の基準信号を前記中間周波信号増幅手段より出力された信号に基づいて生成する基準信号生成手段と、
前記中間周波信号増幅手段より出力された信号と前記基準信号とを積算する第２積算手段と、
を有し、
前記第２積算手段による積算後の信号を前記検波信号として出力することを特徴とする請求項１〜３の何れか一項に記載の電波受信装置。
【請求項５】
請求項１〜４の何れか一項に記載の電波受信装置と、
この電波受信装置の電波受信手段により受信された振幅変調信号に含まれる標準電波信号に基づいて標準タイムコードを生成するタイムコード生成手段と、
現在時刻を計時する時刻計時手段と、
前記タイムコード生成手段によって生成された標準タイムコードに基づいて、前記時刻計時手段により計時されている現在時刻を修正する修正手段と、
を備えることを特徴とする電波時計。
【請求項６】
請求項１〜４の何れか一項に記載の電波受信装置と、
この電波受信装置の電波受信手段により受信された振幅変調信号に含まれる標準電波信号に基づいて標準タイムコードを生成するタイムコード生成手段と、
このタイムコード生成手段によって生成された標準タイムコードを送信する送信手段と、
を備えることを特徴とする中継器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電波受信装置、電波時計及び中継器に関するものである。
【０００２】
【従来の技術】
現在、各国（例えば、ドイツ、イギリス、スイス、日本等）において、時刻データ即ちタイムコード入りの長波標準電波が送出されている。我が国（日本）では、２つの送信所（福島県及び佐賀県）より、図１１に示すようなフォーマットのタイムコードで振幅変調した、４０ｋＨｚ及び６０ｋＨｚの長波標準電波が送出されている。図１１によれば、タイムコードは、正確な時刻の分の桁が更新される毎即ち１分毎に、１周期６０秒のフレームで送出されている。
【０００３】
ところで、このタイムコードを受信し、これにより計時回路の時刻データを修正する、いわゆる電波時計が知られている。このような電波時計の場合、受信する電波の信号レベルが変動しても内部回路にて正確な時刻に修正できるように、増幅回路による信号増幅語の信号レベルの強弱に従って、当該増幅回路の増幅度を調整するＡＧＣ（Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）回路が備えられている。
【０００４】
このＡＧＣ回路では、増幅された信号にフィルタをかけて増幅回路の利得制御を行っていた。このため、変調信号の周期より十分大きな時定数を持つフィルタが必要であった。つまり、長波標準電波の周期が１秒であることから大きな時定数のフィルタが必要とされ、これがＡＧＣ回路の過渡動作が一定となるまでの大きな遅延が生じる原因となっていた。
【０００５】
更に、実際に回路全体を構成する段階では、リップルの発生を防ぐために数十秒程度の遅延を考慮して設計しなくてはならない。このことにより、ＡＧＣ回路に含まれるフィルタの工夫による遅延の低減（即ち、ＡＧＣ動作の高速化）は困難であった。
【０００６】
そこで、高速なＡＧＣ動作を実現するために、例えば、スーパーヘテロダイン方式の電波受信装置において、中間周波信号を増幅するＩＦ増幅回路を直列に２段設置し、後段のＩＦ増幅回路から出力される信号のレベルを検出してその検出出力に従って後段のＩＦ増幅回路の利得を制御し、更に検出出力と基準電圧とを比較し、その比較出力に従ってＲＦ増幅回路及び前段のＩＦ増幅回路の利得を制御する技術が知られている（特許文献１参照）。
【０００７】
【特許文献１】
特開２００２−２９０１７８号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、特許文献１の発明の場合、大きな振幅変動と環境変動条件を考えると、高速追従性という面で十分とはいえないものであった。つまり、長波標準電波のような１秒といった長い周期を持つ振幅変調信号を受信する装置、例えば電波時計や中継器等の電波受信装置に特許文献１の発明を適用した場合には、十分に高速なＡＧＣ動作を得られるものではなかった。
【０００９】
上記問題に鑑み、本発明は、振幅変調信号を受信する電波受信装置等において、ＡＧＣ動作の高速化を図ることを目的としている。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、
振幅変調信号を受信する電波受信手段と、利得制御用信号を出力する利得制御手段と、前記電波受信手段により受信された振幅変調信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する振幅変調信号増幅手段と、所定周波数の信号を出力する発振手段と、前記振幅変調信号増幅手段より出力された信号を前記発振手段より出力された信号と合成して中間周波信号に変換する周波数変換手段と、この周波数変換手段より出力された中間周波信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する中間周波信号増幅手段と、この中間周波信号増幅手段より出力された信号を検波して検波信号を出力する検波手段とを備えた電波受信装置において、
前記利得制御手段は、
前記検波信号を反転する反転手段（例えば、図３の反転増幅器６１８ａ）と、
この反転手段による反転後の信号と前記中間周波信号増幅手段より出力された信号とを積算する積算手段（例えば、図３の積算器６１８ｂ）と、
この積算手段による積算後の信号の信号レベルに応じて前記利得制御用信号を生成する生成手段（例えば、図３のＡＧＣ電圧生成回路６１８ｅ）と、
を有することを特徴としている。
【００１１】
この請求項１に記載の発明によれば、検波信号を反転した後の信号と中間周波数信号を増幅した後の信号とが積算され、この積算後の信号の信号レベルに応じて利得制御用信号が生成される。つまり、検波信号の反転信号で中間周波信号の増幅された信号が変調され、変調後の信号レベルに応じて利得制御用信号が生成される。また、変調後の信号は、理想的には中間周波数成分のみを持ち、且つ信号レベルが一定の信号となる。このため、増幅手段が行う信号増幅を、受信した振幅変調信号の周波数（即ち、周期）に左右されることなく、中間周波数成分の非変調状態のみに依存して制御することができるため、ＡＧＣ動作の高速化を図った電波受信装置を実現することができる。
【００１２】
また、請求項２に記載の発明は、
振幅変調信号を受信する電波受信手段と、利得制御用信号を出力する利得制御手段と、前記電波受信手段により受信された振幅変調信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する振幅変調信号増幅手段と、所定周波数の信号を出力する発振手段と、前記振幅変調信号増幅手段より出力された信号を前記発振手段より出力された信号と合成して中間周波信号に変換する周波数変換手段と、この周波数変換手段より出力された中間周波信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する中間周波信号増幅手段と、この中間周波信号増幅手段より出力された信号を検波して検波信号を出力する検波手段とを備えた電波受信装置において、
前記検波手段は、前記中間周波信号の周波数と同一且つ同相の一定振幅の基準信号を前記中間周波信号増幅手段より出力された信号に基づいて生成する基準信号生成手段（例えば、図６のキャリア抽出回路６２１）、を有し、
前記利得制御手段は、
前記検波信号を反転する反転手段（例えば、図６の反転増幅器６１９ａ）と、
この反転手段による反転後の信号と前記基準信号とを積算する積算手段（例えば、図６の積算器６１９ｂ）と、
この積算手段による積算後の信号と前記中間周波信号増幅手段より出力された信号とを加算する加算手段（例えば、図６の加算器６１９ｃ）と、
この加算手段による加算後の信号の信号レベルに応じて前記利得制御用信号を生成する生成手段（例えば、図６のＡＧＣ電圧生成回路６１８ｅ）と、
を有することを特徴としている。
【００１３】
この請求項２に記載の発明によれば、検波信号を反転した後の信号と基準信号とが積算され、更に、この積算後の信号と中間周波信号を増幅した後の信号とが加算される。そして、加算後の信号の信号レベルに応じて利得制御用信号が生成される。つまり、検波信号の反転信号で基準信号が変調され、変調後の信号が中間周波信号の増幅信号に加算される。即ち、加算後の信号は、理想的には中間周波数成分のみを持ち、且つ信号レベルが一定の信号となる。このため、増幅手段が行う信号増幅を、受信した振幅変調信号の周波数（即ち、周期）に左右されることなく、中間周波数成分の非変調状態のみに依存して制御することができるため、ＡＧＣ動作の高速化を図った電波受信装置を実現することができる。
【００１４】
また、請求項３に記載の発明は、
振幅変調信号を受信する電波受信手段と、利得制御用信号を出力する利得制御手段と、前記電波受信手段により受信された振幅変調信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する振幅変調信号増幅手段と、所定周波数の信号を出力する発振手段と、前記振幅変調信号増幅手段より出力された信号を前記発振手段より出力された信号と合成して中間周波信号に変換する周波数変換手段と、この周波数変換手段より出力された中間周波信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する中間周波信号増幅手段と、この中間周波信号増幅手段より出力された信号を検波して検波信号を出力する検波手段とを備えた電波受信装置において、
前記検波手段は、前記中間周波信号の周波数と同一且つ同相の一定振幅の基準信号を前記中間周波信号増幅手段より出力された信号に基づいて生成する基準信号生成手段（例えば、図１０のキャリア抽出回路６２１）、を有し、
前記利得制御手段は、
前記検波信号と前記基準信号とを積算する積算手段（例えば、図１０の積算器６２９ａ）と、
前記中間周波信号増幅手段より出力された信号から前記積算手段による積算後の信号を減算する減算手段（例えば、図１０の減算器６２９ｂ）と、
この減算手段による減算後の信号の信号レベルに応じて前記利得制御用信号を生成する生成手段（例えば、図１０のＡＧＣ電圧生成回路６１８ｅ）と、
を有することを特徴としている。
【００１５】
この請求項３に記載の発明によれば、検波信号と基準信号とが積算され、更に、中間周波信号を増幅した後の信号からこの積算後の信号が減算される。そして、減算後の信号の信号レベルに応じて利得制御用信号が生成される。つまり、検波信号の反転信号で基準信号が変調され、中間周波信号の増幅された信号から変調後の信号が減算される。従って、変調後の信号の信号レベルを適当に調整することで、減算後の信号は、理想的には中間周波数成分のみを持ち、且つ信号レベルが一定の信号となる。このため、増幅手段が行う信号増幅を、受信した振幅変調信号の周波数（即ち、周期）に左右されることなく、中間周波数成分の非変調状態のみに依存して制御することができるため、ＡＧＣ動作の高速化を図った電波受信装置を実現することができる。
【００１６】
また、請求項４に記載の発明のように、請求項１〜３の何れか一項に記載の電波受信装置において、
前記検波手段は、
前記中間周波信号の周波数と同一且つ同相の一定振幅の基準信号を前記中間周波信号増幅手段より出力された信号に基づいて生成する基準信号生成手段（例えば、図３のキャリア抽出回路６２１）と、
前記中間周波信号増幅手段より出力された信号と前記基準信号とを積算する第２積算手段（例えば、図３の積算器６２２ａ）と、
を有し、
前記第２積算手段による積算後の信号を前記検波信号として出力することとしても良い。
【００１７】
この請求項４に記載の発明によれば、中間周波信号の周波数と同一且つ同相の一定振幅の基準信号と、中間周波数信号を増幅した後の信号とを積算し、積算後の信号を検波信号として出力することができる。
【００１８】
また、請求項５に記載の発明は、電波時計であって、
請求項１〜４の何れか一項に記載の電波受信装置と、
この電波受信装置の電波受信手段により受信された振幅変調信号に含まれる標準電波信号に基づいて標準タイムコードを生成するタイムコード生成手段と、
現在時刻を計時する時刻計時手段と、
前記タイムコード生成手段によって生成された標準タイムコードに基づいて、前記時刻計時手段により計時されている現在時刻を修正する修正手段と、
を備えることを特徴としている。
【００１９】
この請求項５に記載の発明によれば、請求項１〜４の何れか一項に記載の発明と同様の効果を奏する電波時計を実現できる。
【００２０】
また、請求項６に記載の発明は、中継器であって、
請求項１〜４の何れか一項に記載の電波受信装置と、
この電波受信装置の電波受信手段により受信された振幅変調信号に含まれる標準電波信号に基づいて標準タイムコードを生成するタイムコード生成手段と、
このタイムコード生成手段によって生成された標準タイムコードを送信する送信手段と、
を備えることを特徴としている。
【００２１】
この請求項６に記載の発明によれば、請求項１〜４の何れか一項に記載の発明と同様の効果を奏する中継器を実現できる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図示例とともに説明する。また、以下の実施の形態においては、本発明を適用した電波時計及び中継器を例にとって説明するが、その他、電波を受信するための装置であれば、これに限らない。
【００２３】
〔第１の実施の形態〕
先ず、図１〜図５を参照して、第１の実施の形態を説明する。
図１は、本実施の形態における電波時計１の回路構成の一例を示すブロック図である。同図によれば、電波時計１は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１０、入力部２０、表示部３０、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）４０、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）５０、受信制御部６０、計時回路部８０、発振回路部８１及びタイムコード変換部７０を備えて構成されており、発振回路部８１を除く各部はバスＢによって接続されている。また、計時回路部８０には発振回路部８１が接続される。
【００２４】
ＣＰＵ１０は、所定のタイミング或いは入力部２０から入力された操作信号に応じて、ＲＯＭ５０内に格納された各種プログラムを読み出してＲＡＭ４０内に展開し、当該プログラムに基づいて各機能部への指示やデータの転送等を行う。特に、ＣＰＵ１０は、例えば所定時間毎に受信制御部６０を制御して標準電波の受信処理を実行し、タイムコード変換部７０から入力された標準タイムコードに基づいて計時回路部８０で計数される現在時刻データを修正するとともに、当該修正したタイムコードに基づく表示信号を表示部３０に出力して表示時刻を更新させる等の各種制御を行う。
【００２５】
入力部２０は、電波時計１に各種機能を実行させるためのスイッチ等で構成される。そして、これらのスイッチが操作された時には、対応するスイッチの操作信号がＣＰＵ１０に出力される。
【００２６】
表示部３０は、小型液晶ディスプレイ等により構成され、ＣＰＵ１０からのデータ、例えば計時回路部８０による現在時刻データ等をデジタル表示する。
【００２７】
ＲＡＭ４０は、ＣＰＵ１０の制御の下、ＣＰＵ１０で処理されたデータを記憶するとともに、記憶しているデータをＣＰＵ１０に出力するために用いられる。ＲＯＭ５０は、主に、電波時計１に係るシステムプログラムやアプリケーションプログラム等を記憶する。
【００２８】
受信制御部６０は電波受信装置６１を備える。電波受信装置６１は、アンテナで受信した長波標準電波の不要な周波数成分をカットして該当する周波数信号を取り出し、周波数信号を対応する信号に変換して出力する。
【００２９】
計時回路部８０は、発振回路部８１から入力される信号を計数して、現在時刻データ等を得る。そして当該現在時刻データをＣＰＵ１０に出力する。発振回路部８１は、常時一定周波数の信号を出力する回路である。
【００３０】
タイムコード変換部７０は、電波受信装置６１から出力された信号に基づいて、標準時刻コード、積算日コード及び曜日コード等の時計機能に必要なデータを含む標準タイムコードを生成して、ＣＰＵ１０に出力する。
【００３１】
図２は、本実施の形態における、例えば、スーパーへテロダイン方式を用いた電波受信装置６１の回路構成の一例を示すブロック図である。同図によれば、電波受信装置６１は、アンテナＡＮＴ、ＲＦ増幅回路６１１、フィルタ回路６１２、６１５、６１７、周波数変換回路６１３、局部発振回路６１４、ＩＦ増幅回路６１６、ＡＧＣ（Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）、回路６１８及び検波回路６２０を備えて構成される。
【００３２】
アンテナＡＮＴは、長波標準電波を受信することができ、例えばバーアンテナ等によって構成される。受信した電波は、電気信号に変換されて出力される。
【００３３】
ＲＦ増幅回路６１１には、アンテナＡＮＴから出力された電気信号とＡＧＣ回路６１８から出力されたＲＦ制御信号ｆ１とが入力される。そして、ＲＦ増幅回路６１１は、ＲＦ制御信号ｆ１に応じて、アンテナＡＮＴから入力された信号を増幅して出力する。
【００３４】
フィルタ回路６１２には、ＲＦ増幅回路６１１から出力された信号が入力される。そして、フィルタ回路６１２は、入力された信号に対して所定の範囲の周波数を通過させ、範囲外の周波数成分を遮断して出力する。
【００３５】
周波数変換回路６１３には、フィルタ回路６１２から出力された信号と局部発振回路６１４から出力された信号とが入力される。そして、周波数変換回路６１３は、入力された２つの信号を合成して中間周波信号として出力する。また、局部発振回路６１４は、局部発振周波数の信号を生成して出力する。
【００３６】
フィルタ回路６１５には、周波数変換回路６１３から出力された中間周波信号が入力される。そして、フィルタ回路６１５は、中間周波信号に対して中間周波数を中心として所定の範囲の周波数を通過させ、範囲外の周波数成分を遮断して出力する。
【００３７】
ＩＦ増幅回路６１６には、フィルタ回路６１５から出力された信号とＡＧＣ回路６１８から出力されたＩＦ制御信号ｆ２とが入力される。そして、ＩＦ増幅回路６１６は、ＩＦ制御信号ｆ２に応じてフィルタ回路６１５から入力された信号を増幅して出力する。
【００３８】
フィルタ回路６１７には、ＩＦ増幅回路６１６から出力された信号が入力される。そして、フィルタ回路６１７は、入力された信号に対して所定の範囲の周波数を通過させ、範囲外の周波数成分を遮断して、信号ａとして出力する。
【００３９】
検波回路６２０は、キャリア抽出回路６２１及び信号再生回路６２２を有する。
キャリア抽出回路６２１は、例えばＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路等によって構成される。キャリア抽出回路６２１には、フィルタ回路６１７から出力された信号ａが入力される。そして、信号ａの周波数と同一且つ同相の、信号レベルが一定の基準信号である信号ｂを出力する。
【００４０】
信号再生回路６２２には、フィルタ回路６１７から出力された信号ａとキャリア抽出回路６２１から出力された信号ｂとが入力される。そして、信号再生回路６２２は、信号ａのベースバンド信号（即ち、信号ａを再生した信号）に相当する信号ｃ´、及び信号ｇを出力する。
【００４１】
ＡＧＣ回路６１８には、フィルタ回路６１７から出力された信号ａと信号再生回路６２２から出力された信号ｃ´とが入力される。そして、ＡＧＣ回路６１８は、信号ａの強弱（信号レベルの大きさ）に従ってＲＦ増幅回路６１１及びＩＦ増幅回路６１６それぞれの増幅度を調整する利得制御用信号としてＲＦ制御信号ｆ１及びＩＦ制御信号ｆ２を生成して出力する。
【００４２】
図３は、本実施の形態におけるキャリア抽出回路６２１、信号再生回路６２２及びＡＧＣ回路６１８の回路構成の一例を示す回路ブロック図である。同図によれば、キャリア抽出回路６２１は、ＰＤ（Ｐｈａｓｅ  Ｄｅｔｅｃｔｏｒ）６２１ａ、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）６２１ｂ及び発振器６２１ｃを有する。
【００４３】
ＰＤ６２１ａには、フィルタ回路６１７から出力された信号ａと発振器６２１ｃから出力された信号とが入力される。そして、ＰＤ６２１ａは、入力された２つの信号それぞれの位相を比較し、比較結果に基づいた信号を出力する。
【００４４】
ＬＰＦ６２１ｂには、ＰＤ６２１ａから出力された信号（位相比較の結果に基づいた信号）が入力される。そして、ＬＰＦ６２１ｂは、入力された信号に対して所定の範囲（低域）の周波数を通過させ、範囲外の周波数成分を遮断した信号を出力する。
【００４５】
発振器６２１ｃには、ＬＰＦ６２１ｂから出力された信号が入力される。そして、発振器６２１ｃは、発振する信号の位相が信号ｂの搬送波の位相と同期するように、発振する信号の位相差を入力された信号に基づいて調整して、調整後の信号を信号ｂとして出力する。
【００４６】
信号再生回路６２２は、積算器６２２ａ、ＬＰＦ６２２ｂ、６２２ｃを有する。
積算器６２２ａには、フィルタ回路６１７から出力された信号ａと発振器６２１ｃから出力された信号ｂとが入力される。そして、積算器６２２ａは、信号ａと信号ｂとを積算して、積算後の信号を信号ｃとして出力する。
【００４７】
ＬＰＦ６２２ｂには、積算器６２２ａから出力された信号ｃが入力される。そして、ＬＰＦ６２２ｂは、信号ｃに対して所定の範囲（低域）の周波数を通過させ、範囲外の周波数成分を遮断した信号ｃ´を出力する。このＬＰＦ６２２ｂによって信号ａの高周波成分が遮断され、信号ａのベースバンド信号にほぼ相当する信号（再生信号）が得られる。
【００４８】
ＬＰＦ６２２ｃには、ＬＰＦ６２２ｂから出力された信号ｃ´が入力される。そして、ＬＰＦ６２２ｃは、信号ｃ´に対して所定の範囲（低域）の周波数を通過させ、範囲外の周波数成分を遮断した信号ｇを出力する。この信号ｇが、電波受信装置６１によって得られる、長波標準電波のデータ信号（再生信号）に相当する。
【００４９】
また、ＡＧＣ回路６１８は、反転増幅器６１８ａ、積算器６１８ｂ、ＡＧＣ検波回路６１８ｃ、ＬＰＦ６１８ｄ及びＡＧＣ電圧生成回路６１８ｅを有する。
反転増幅器６１８ａには、ＬＰＦ６２２ｂから出力された信号ｃ´が入力される。そして、反転増幅器６１８ａは、信号ｃ´を反転増幅して、反転増幅後の信号を信号ｄとして出力する。
【００５０】
積算器６１８ｂには、フィルタ回路６１７から出力された信号ａと反転増幅器６１８ａから出力された信号ｄとが入力される。そして、積算器６１８ｂは、信号ａと信号ｄとを積算して、積算後の信号を信号ｅとして出力する。
【００５１】
ＡＧＣ検波回路６１８ｃには、積算器６１８ｂから出力された信号ｅが入力される。そして、ＡＧＣ検波回路６１８ｃは、入力された信号ｅを検波（例えば、ピーク検波）して、検波後の信号を出力する。
【００５２】
ＬＰＦ６１８ｄには、ＡＧＣ検波回路６１８ｃから出力された信号が入力される。そして、ＬＰＦ６１８ｄは、入力された信号に対して所定の範囲（低域）の周波数を通過させ、範囲外の周波数を遮断した信号を出力する。
【００５３】
ＡＧＣ電圧生成回路６１８ｅには、ＬＰＦ６１８ｄから出力された信号が入力される。そして、ＡＧＣ電圧生成回路６１８ｅは、入力された信号のレベルに応じて、ＲＦ増幅回路６１１及びＩＦ増幅回路６１６それぞれの増幅度を制御するためのＲＦ制御信号ｆ１及びＩＦ制御信号ｆ２を出力する。
【００５４】
次に、電波受信装置６１の動作を説明する。図４は、本実施の形態における電波受信装置６１の処理の流れを示したフローチャートであり、図５は、電波受信装置６１を流れる各信号の概略波形を示す図である。
【００５５】
図４によれば、先ず、アンテナＡＮＴによって受信された長波標準電波が電気信号に変換されてＲＦ増幅回路６１１に出力される。ＲＦ増幅回路６１１は、入力された電気信号をＡＧＣ回路６１８から入力されたＲＦ制御信号ｆ１に応じて増幅（或いは減衰）し、増幅（或いは減衰）後の信号を、フィルタ回路６１２を介して周波数変換回路６１３に出力する。
【００５６】
次に、周波数変換回路６１３は、入力された信号を所定の中間周波数の信号に変換し、フィルタ回路６１５を介してＩＦ増幅回路６１６に出力する。ＩＦ増幅回路６１６は、入力された信号をＡＧＣ回路６１８から入力されたＩＦ制御信号ｆ２に応じて増幅（或いは減衰）し、増幅（或いは減衰）後の信号を、フィルタ回路６１７を介して、信号ａとして検波回路６２０に出力する（ステップＳ１１）。ここで、信号ａは、図５に示すように、１０％の振幅変調度と１００％の振幅変調度とを持つ信号である。
【００５７】
そして、検波回路６２０において、キャリア抽出回路６２１は、信号ａの搬送波の位相に同期した信号ｂを出力する。そして、信号再生回路６２２の積算器６２２ａは、信号ａと信号ｂとを積算し、積算後の信号を信号ｃとして出力する。信号ｃは、ＬＰＦ６２２ｂによって高調波成分が遮断され、図５に示すように、信号ａのベースバンド信号にほぼ相当する信号ｃ´として出力される（ステップＳ１２）。
【００５８】
次いで、ＡＧＣ回路６１８の反転増幅器６１８ａは、信号ｃ´を反転増幅し、信号ｄとして出力する（ステップＳ１３）。その後、積算器６１８ｂは、信号ａと信号ｄとを積算し、積算後の信号を信号ｅとして出力する（ステップＳ１４）。即ち、信号ｅは、図５に示すように、信号ａの最大振幅をほぼ一定とした信号として出力される。
【００５９】
続いて、ＡＧＣ検波回路６１８ｃは、信号ｅを検波（例えば、ピーク検波）し、検波後の信号はＬＰＦ６１８ｄに出力され、高周波成分が遮断されて、ＡＧＣ電圧生成回路６１８ｅに出力される（ステップＳ１５）。
【００６０】
そして、ＡＧＣ電圧生成回路６１８ｅは、入力された信号の信号レベルに応じて、ＲＦ増幅回路６１１の増幅度を制御するためのＲＦ制御信号ｆ１、及びＩＦ増幅回路６１６の増幅度を制御するためのＩＦ制御信号ｆ２を生成して出力する（ステップＳ１６）。
【００６１】
このように、電波受信装置６１は、中間周波信号である信号ａと、信号再生回路６２２によって再生された信号ｃ´（より正確には、信号ｇが再生信号であるが、信号ｃ´も再生信号とほぼ等価である。）を反転増幅した信号ｄとを積算、つまり、信号ａを信号ｃ´で変調（逆変調）し、変調後の信号ｅの信号レベルに応じてＲＦ増幅回路６１１の増幅度を制御するＲＦ制御信号ｆ１、及びＩＦ増幅回路６１６の増幅度を制御するＩＦ制御信号ｆ２を生成することができる。即ち、ＡＧＣ検波回路６１８ｃは、理想的には、中間周波数成分のみを持つ信号ｅを検波するため、ＡＧＣ動作を行うために受信した振幅変調信号の周期以上に大きな時定数を持つフィルタを設置する必要がなく、振幅変調信号の周期に依存しない高速なＡＧＣ動作を実現できる。
【００６２】
〔第２の実施の形態〕
次に、図６〜図８を参照して、第２の実施の形態を説明する。
本実施の形態における電波時計の構成は、図１の電波時計１における電波受信装置６１のＡＧＣ回路６１８を、図６のＡＧＣ回路６１９に置き換えた構成と同様である。このため、以下においては、第１の実施の形態と同一要素については同符合を付し、詳細な説明を省略する。
【００６３】
図６は、本実施の形態におけるキャリア抽出回路６２１、信号再生回路６２２及びＡＧＣ回路６１９の回路構成の一例を示すブロック図である。同図によれば、ＡＧＣ回路６１９は、反転増幅器６１９ａ、積算器６１９ｂ、加算器６１９ｃ、ＡＧＣ検波回路６１８ｃ、ＬＰＦ６１８ｄ及びＡＧＣ電圧生成回路６１８ｅを有する。
【００６４】
反転増幅器６１９ａには、ＬＰＦ６２２ｂから出力された信号ｃ´が入力される。そして、反転増幅器６１９ａは、信号ｃ´を反転増幅して、反転増幅後の信号ｄ１を出力する。
【００６５】
積算器６１９ｂには、発振器６２１ｃから出力された信号ｂと反転増幅器６１９ａから出力された信号ｄ１とが入力される。そして、積算器６１９ｂは、信号ｂと信号ｄ１とを積算して、積算後の信号ｄ２を出力する。
【００６６】
加算器６１９ｃには、フィルタ回路６１７から出力された信号ａと積算器６１９ｂから出力された信号ｄ２とが入力される。そして、加算器６１９ｃは、信号ａと信号ｄ２とを加算して、加算後の信号ｅを出力する。
【００６７】
次に、本実施の形態における電波受信装置６１の動作を説明する。図７は、本実施の形態における電波受信装置６１の処理の流れを示すフローチャートであり、図８は、電波受信装置６１を流れる各信号の概略波形を示す図である。尚、本実施の形態における電波受信装置６１の動作は、上述した第１の実施の形態とＡＧＣ回路６１９の動作のみが異なる。このため、以下では、図７において図４と同一のステップには同一ステップ番号を付し、異なる部分を中心に説明する。
【００６８】
即ち、ＬＰＦ６２２ｂから信号ｃ´が出力されると（ステップＳ１１〜Ｓ１２）、ＡＧＣ回路６１９において、反転増幅器６１９ａは、信号ｃ´を反転増幅して、反転増幅後の信号ｄ１を出力する（ステップＳ２１）。信号ｄ１は、図８に示すように、信号ａのベースバンド信号にほぼ相当する信号を反転した信号となる。
【００６９】
次いで、積算器６１９ｂは、信号ｂと信号ｄ１とを積算し、積算後の信号ｄ２を出力する（ステップＳ２２）。続いて、加算器６１９ｃは、信号ａと信号ｄ２とを加算し、加算後の信号ｅを出力する（ステップＳ２３）。即ち、信号ｅは、図８に示すように、信号ａと周波数が同一且つ同相の、信号レベルが一定の信号として出力される。
【００７０】
その後、ＡＧＣ検波回路６１８は信号ｅを検波して、検波後の信号がＬＰＦ６１８ｄを介してＡＧＣ電圧生成回路６１８ｅに出力され、ＡＧＣ電圧生成回路６１８ｅは、ＲＦ制御信号ｆ１及びＩＦ制御信号ｆ２を生成して出力する（ステップＳ１５〜Ｓ１６）。
【００７１】
このように、電波受信装置６１は、基準信号である信号ｂと、信号再生回路６２２によって再生された信号ｃ´を反転増幅した信号ｄ１とを積算、つまり、信号ｂを信号ｄ１で変調し、変調後の信号ｄ１を中間周波信号である信号ａに加算して、この加算後の信号ｅの信号レベルに応じてＲＦ増幅回路６１１の増幅度を制御するＲＦ制御信号ｆ１、及びＩＦ増幅回路６１６の増幅度を制御するＩＦ制御信号ｆ２を生成することができる。即ち、ＡＧＣ検波回路６１８ｃは、理想的には、中間周波数成分のみを持つ信号ｅを検波するため、ＡＧＣ動作を行うために受信した振幅変調信号の周期以上に大きな時定数を持つフィルタを設置する必要がなく、振幅変調信号の周期に依存しない高速なＡＧＣ動作を実現できる。
【００７２】
〔第３の実施の形態〕
次に、図９を参照して、第３の実施の形態を説明する。
上述した第１及び第２の実施の形態においては、本発明を適用した電波時計について説明したが、本実施の形態では、中継器について説明する。中継器は、例えば内部に電波が届き難い鉄骨住宅等の建物の窓際に設置され、長波標準電波を受信して正確な時刻情報を得て、この時刻情報を送信する。そして、室内等に設置された電波時計は、中継器から送信された時刻情報を受信して、時刻修正を行う。
【００７３】
図９は、本発明を適用した中継器２の回路構成の一例を示すブロック図である。尚、中継器２の構成は、図１の電波時計１に送信部９０を加えたものと同一構成である。このため、以下においては、図１と同一要素については同一符号を付し、詳細な説明を省略する。
【００７４】
即ち、送信部９０は、ＣＰＵ１０から入力される標準タイムコードを所定の搬送波によって、中継電波としてアンテナ等を介して送信する。この時の搬送波は、受信する長波標準電波と同一であっても良いし、中継電波として専用の電波であっても良い。長波標準電波と同一である場合には、室内等に設置される電波時計は通常の電波時計であって良い。また、中継電波として専用の電波である場合には、電波時計には当該電波を受信する手段が必要となる。
【００７５】
以上、本発明を適用した３つの実施の形態について説明したが、本発明は上述の実施の形態についてのみ限定されるものではなく、本発明の趣旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００７６】
例えば、図３のＡＧＣ回路６１８、図６のＡＧＣ回路６１９に代えて、図１０に示すＡＧＣ回路６２９を備えても良い。即ち、図１０によれば、ＡＧＣ回路６２９は、積算器６２９ａ、減算器６２９ｂ、ＡＧＣ検波回路６１８ｃ、ＬＰＦ６１８ｄ及びＡＧＣ電圧発生回路６１８ｅを有する。
【００７７】
積算器６２９ａには、発振器６２１ｃから出力された信号ｂとＬＰＦ６２２ｂから出力された信号ｃ´とが入力される。そして、積算器６２９ａは、信号ｂと信号ｃ´とを積算して、積算後の信号ｄ３を出力する。
【００７８】
減算器６２９ｂには、フィルタ回路６１７から出力された信号ａと積算器６２９ａから出力された信号ｄ３とが入力される。そして、減算器６２９ｂは、信号ａから信号ｄ３を減算して、減算後の信号ｅを出力する。
【００７９】
ここで、信号ａと信号ｄ３とは、理想的には一致する波形となる。このため、信号ｄ３の信号レベルを適当に調整する（例えば、所定の増幅度で増幅する。）ことで、図５に示した信号ｅと同様に、最大振幅をほぼ一定とした信号ｅを得ることができる。
【００８０】
この場合、電波受信装置６１は、基準信号ｂと信号再生回路６２２によって再生された信号ｃ´とを積算、つまり、信号ｂを信号ｃ´で変調し、変調後の信号ｄ３を中間周波信号である信号ａに加算し、加算した後の信号ｅの信号レベルに応じてＲＦ増幅回路６１１の増幅度を制御するＲＦ制御信号ｆ１、及びＩＦ増幅回路６１６の増幅度を制御するＩＦ制御信号ｆ２を生成することができる。即ち、ＡＧＣ検波回路６１８ｃは、理想的には、中間周波数成分のみを持つ信号ｅを検波するため、ＡＧＣ動作を行うために受信した振幅変調信号の周期以上に大きな時定数を持つフィルタを設置する必要がなく、振幅変調信号の周期に依存しない高速なＡＧＣ動作を実現できる。
【００８１】
【発明の効果】
請求項１に記載の発明によれば、検波信号を反転した後の信号と中間周波数信号を増幅した後の信号とが積算され、この積算後の信号の信号レベルに応じて利得制御用信号が生成される。つまり、検波信号の反転信号で中間周波信号の増幅された信号が変調され、変調後の信号レベルに応じて利得制御用信号が生成される。また、変調後の信号は、理想的には中間周波数成分のみを持ち、且つ信号レベルが一定の信号となる。このため、増幅手段が行う信号増幅を、受信した振幅変調信号の周波数（即ち、周期）に左右されることなく、中間周波数成分の非変調状態のみに依存して制御することができるため、ＡＧＣ動作の高速化を図った電波受信装置を実現することができる。
【００８２】
また、請求項２に記載の発明によれば、検波信号を反転した後の信号と基準信号とが積算され、更に、この積算後の信号と中間周波信号を増幅した後の信号とが加算される。そして、加算後の信号の信号レベルに応じて利得制御用信号が生成される。つまり、検波信号の反転信号で基準信号が変調され、変調後の信号が中間周波信号の増幅信号に加算される。即ち、加算後の信号は、理想的には中間周波数成分のみを持ち、且つ信号レベルが一定の信号となる。このため、増幅手段が行う信号増幅を、受信した振幅変調信号の周波数（即ち、周期）に左右されることなく、中間周波数成分の非変調状態のみに依存して制御することができるため、ＡＧＣ動作の高速化を図った電波受信装置を実現することができる。
【００８３】
また、請求項３に記載の発明によれば、検波信号と基準信号とが積算され、更に、中間周波信号を増幅した後の信号からこの積算後の信号が減算される。そして、減算後の信号の信号レベルに応じて利得制御用信号が生成される。つまり、検波信号の反転信号で基準信号が変調され、中間周波信号の増幅された信号から変調後の信号が減算される。従って、変調後の信号の信号レベルを適当に調整することで、減算後の信号は、理想的には中間周波数成分のみを持ち、且つ信号レベルが一定の信号となる。このため、増幅手段が行う信号増幅を、受信した振幅変調信号の周波数（即ち、周期）に左右されることなく、中間周波数成分の非変調状態のみに依存して制御することができるため、ＡＧＣ動作の高速化を図った電波受信装置を実現することができる。
【００８４】
また、請求項４に記載の発明によれば、中間周波信号の周波数と同一且つ同相の一定振幅の基準信号と、中間周波数信号を増幅した後の信号とを積算し、積算後の信号を検波信号として出力することができる。
【００８５】
更に、請求項５に記載の発明によれば、上述の電波受信装置と同様の効果を奏する電波時計を実現することができるとともに、請求項６に記載の発明によれば、上述の電波受信装置と同様の効果を奏する中継機を実現することができる。
【図面の簡単な説明】
【図１】第１の実施の形態における電波時計の回路構成の一例を示す図。
【図２】電波受信装置の回路構成の一例を示すブロック図。
【図３】キャリア抽出回路、信号再生回路及びＡＧＣ回路の回路構成の一例を示すブロック図。
【図４】電波受信装置の処理の流れを示すフローチャート。
【図５】電波受信装置を流れる各信号の概略波形を示す図。
【図６】第２の実施の形態におけるキャリア抽出回路、信号再生回路及びＡＧＣ回路の回路構成の一例を示すブロック図。
【図７】電波受信装置の処理の流れを示すフローチャート。
【図８】電波受信装置を流れる各信号の概略波形を示す図。
【図９】第３の実施の形態における中継器の回路構成の一例を示すブロック図。
【図１０】ＡＧＣ回路の回路構成の変形例を示す図。
【図１１】長波標準電波のタイムコードを示す図。
【符号の説明】
１  電波時計
１０  ＣＰＵ
２０  入力部
３０  表示部
４０  ＲＡＭ
５０  ＲＯＭ
６０  受信制御部
６１  受信装置
ＡＮＴ  アンテナ
６１１  ＲＦ増幅回路
６１２、６１５、６１７  フィルタ回路
６１３  周波数変換回路
６１４  局部発振回路
６１６  ＩＦ増幅回路
６１８、６１９  ＡＧＣ回路
６１８ａ、６１９ａ  反転増幅器
６１８ｂ、６１９ｂ  積算器
６１８ｃ  ＡＧＣ検波回路
６１８ｄ  ＬＰＦ
６１８ｅ  ＡＧＣ電圧生成回路
６１９ｃ  加算器
６２０  検波回路
６２１  キャリア抽出回路
６２１ａ  ＰＤ
６２１ｂ  ＬＰＦ
６２１ｃ  発振器
６２２  信号再生回路
６２２ａ  積算器
６２２ｂ、６２２ｃ  ＬＰＦ
７０  タイムコード変換部
８０  計時回路部
８１  発振回路部
２  中継器
【図１】
2004242157.tif 000003
【図２】
2004242157.tif 000004
【図３】
2004242157.tif 000005
【図４】
2004242157.tif 000006
【図５】
2004242157.tif 000007
【図６】
2004242157.tif 000008
【図７】
2004242157.tif 000009
【図８】
2004242157.tif 000010
【図９】
2004242157.tif 000011
【図１０】
2004242157.tif 000012
【図１１】
2004242157.tif 000013