(57)【要約】【課題】多相展開を行なう際に、高解像度駆動時に比べて低解像度駆動時の消費電力を低くすることが可能なデータ信号線駆動回路を提供する。【解決手段】２相化された映像信号ＤＡＴ１、ＤＡＴ２を転送する２本の映像信号線１１、１２には、２本連続して接続されたデータ信号線ＳＬからなるデータ信号線群が形成される。映像信号取込部を構成するシフトレジスタＳＲ、駆動切替回路１７および波形整形回路ＳＭＰは、上記のデータ信号線群を２本の映像信号線１１、１２からそれぞれ集めて一つのブロックとしたとき、該ブロック単位で、該映像信号線１１、１２から各データ信号線群のデータ信号線ＳＬへ映像信号ＤＡＴ１、ＤＡＴ２を取り込むように各データ信号線ＳＬを駆動する。【選択図】  図１
2004163623.tif 000002
【特許請求の範囲】
【請求項１】
多相化された映像信号を複数の映像信号線を通して複数のデータ信号線に取り込むように各データ信号線を駆動するデータ信号線駆動方法において、
各映像信号線に所定本数のデータ信号線が連続して接続されたデータ信号線群を、映像信号線数分集めて１ブロックとし、
上記ブロック単位で映像信号線からデータ信号線へ映像信号を取り込むことを特徴とするデータ信号線駆動方法。
【請求項２】
複数のカラー信号を有する映像信号を、多相化して映像信号線を通して複数のデータ信号線に取り込むように各データ信号線を駆動するデータ信号線駆動方法であって、
各映像信号線は、それぞれカラー信号毎に分割された複数の分割映像信号線からなり、
各分割映像信号線に所定本数のデータ信号線がカラー信号毎に連続して接続されたデータ信号線群を、映像信号線数分集めて１ブロックとし、
上記ブロック単位で映像信号線からデータ信号線へ映像信号を取り込むことを特徴とするデータ信号線駆動方法。
【請求項３】
多相化された映像信号を複数の映像信号線を通して複数のデータ信号線に取り込むように各データ信号線を駆動するデータ信号線駆動回路において、
各映像信号線には、所定本数連続して接続されたデータ信号線からなるデータ信号線群が形成され、
各映像信号線に形成されたデータ信号線群を映像信号線数分集めて１ブロックとしたき、該ブロック単位で、映像信号線からデータ信号線へ映像信号を取り込む映像信号取込部を有していることを特徴とするデータ信号線駆動回路。
【請求項４】
複数のカラー信号を有する映像信号を、多相化して映像信号線を通して複数のデータ信号線に取り込むように各データ信号線を駆動するデータ信号線駆動回路であって、
各映像信号線は、それぞれカラー信号毎に分割された複数の分割映像信号線からなり、
各分割映像信号線に所定本数のデータ信号線がカラー信号毎に連続して接続されたデータ信号線群を、映像信号線数分集めて１ブロックとしたとき、上記ブロック単位で映像信号線からデータ信号線へ映像信号を取り込む映像信号取込部を有していることを特徴とするデータ信号線駆動回路。
【請求項５】
上記映像信号取込部は、ブロック内の各データ信号線群のデータ信号線をそれぞれ１本ずつ同時に駆動する第１駆動と、各データ信号線群の全てのデータ信号線を同時に駆動する第２駆動とを切り替える駆動切替手段を備えていることを特徴とする請求項３または４記載のデータ信号線駆動回路。
【請求項６】
上記映像信号取込部は、映像信号線からデータ信号線へ映像信号を取り込むためのタイミングパルスを生成するシフトレジスタを備え、
上記駆動切替手段は、第１駆動と第２駆動とを切り替える際に、上記シフトレジスタの作動する段数を、第１駆動と第２駆動とで異なるように切り替えることを特徴とする請求項５記載のデータ信号線駆動回路。
【請求項７】
上記映像信号取込部は、駆動切替手段によって切り替えられた駆動によりデータ信号線の駆動に必要のないシフトレジスタを停止させる停止手段を備えていることを特徴とする請求項６記載のデータ信号線駆動回路。
【請求項８】
上記ブロック内のデータ信号線群は、データ信号線に取り込む映像信号に含まれる色数を１セットとしたデータ信号線を所定セット数集めたものであることを特徴とする請求項３ないし７の何れかに記載のデータ信号線駆動回路。
【請求項９】
複数のデータ信号線と、これらデータ信号線に交差する複数の走査信号線と、上記データ信号線と走査信号線との各交差部に設けられた画素とを有し、走査信号線から供給される走査信号に同期して各データ信号線から各画素に画像表示のための映像信号を取込み保持する表示パネルと、
上記複数のデータ信号線に所定のタイミング信号に同期して、映像信号を出力するデータ信号線駆動回路と、
上記複数の走査信号線に所定のタイミングに同期して走査信号を出力する走査信号線駆動回路とを備え、
上記映像信号が多相化された各々が複数の映像信号線を通じて、上記データ信号線に供給される表示装置において、
上記データ信号線駆動回路は、請求項３ないし８の何れか１項に記載のデータ信号線駆動回路であることを特徴とする表示装置。
【請求項１０】
上記データ信号線駆動回路、上記走査線駆動回路、上記画素が同一基板上に形成されていることを特徴とする請求項９記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多相化された映像信号をデータ信号線に取り込み、取り込んだ映像信号を該データ信号線から出力させるようにデータ信号線を駆動するデータ信号線駆動方法、データ信号線駆動回路およびそれを用いた表示装置に関する。
【０００２】
【従来の技術】
一般に、液晶パネル、有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）パネル等の画像表示装置は、図２１に示すように、データ信号線ＳＬ１〜ＳＬｘと、このデータ信号線ＳＬ１〜ＳＬｘに直交する走査信号線ＧＬ１〜ＧＬｙと、各データ信号線と走査信号線の交点に配置された画素ＰＩＸとを有する画素アレイＰＩＸＡＲＹと、上記のデータ信号線を駆動するデータ信号線駆動回路ＳＤと、上記の走査信号線を駆動する走査信号線駆動回路ＧＤと、上記データ信号線駆動回路ＳＤと走査信号線駆動回路ＧＤとに制御信号を供給する制御信号発生部とを備えている。
【０００３】
上記データ信号線駆動回路ＳＤ、走査信号線駆動回路ＧＤ、制御信号発生部、画素アレイＰＩＸＡＲＹは、ガラスや石英等からなる絶縁性の基板上に一体的に形成されている。このような場合、上記の各駆動回路は、ポリシリコンの薄膜ＭＯＳトランジスタ（以下、ポリシリコンＴＦＴと称する）で構成される。
【０００４】
ところで、ポリシリコンＴＦＴを用いた駆動回路は、単結晶シリコンＴＦＴを用いた駆動回路に比べて動作スピードが非常に遅いという欠点を有している。特に、データ信号線を駆動するデータ信号線駆動回路において、大画面、大容量の表示を行なう場合、データ信号線駆動回路を構成するシフトレジスタの動作スピードが不足するので、ポリシリコンＴＦＴで構成されたシフトレジスタの動作スピードを越えない範囲で駆動する方法が、種々検討されている。
【０００５】
例えば、データ信号線駆動回路において、複数の映像信号線を設け、これら各映像信号線に、多相化した映像信号ＤＡＴを入力し、各映像信号線に接続されデータ信号線から同じタイミングで映像信号を出力することで、シフトレジスタの周波数を多相化した分だけ下げる多相展開の技術が提案されている。
【０００６】
図２２は、映像信号を２相化した場合のデータ信号線駆動回路の概略ブロック図を示す。この例では、映像信号ＤＡＴを、２つの映像信号号ＤＡＴ１と映像信号号ＤＡＴ２に分離して、それぞれを独立した映像信号線を経て、データ信号線から出力するようになっている。この場合、図２３に示すように、一つのシフトレジスタＳＲと一つの波形整形回路ＳＭＰによって、２つのデータ信号線ＳＬを同じタイミングで駆動している（図２４に示すタイミングチャートを参照）。
【０００７】
なお、図２２では、説明を簡単にするために、映像信号線が２本で、シフトレジスタが１系統のものを示しているが、技術内容が同じ概念であり、映像信号線が８本で、シフトレジスタが４系統の例として特許文献１（特開平１１−２４６３２号公報）がある。
【０００８】
以上のように、２相展開してデータ信号線駆動回路を駆動すれば、データ信号線駆動回路を構成するシフトレジスタの動作スピード（周波数）を低くすることが可能となる。
【０００９】
なお、図２４に示すタイミングチャートは、表示部である画素ＰＩＸＡＲＹの解像度と入力される映像信号の解像度とが同じであると仮定した場合のタイミングチャートである。
【００１０】
ところで、上記のような表示装置において、表示部の解像度と映像信号の解像度とが同じ場合だけでなく、表示部の解像度よりも低い解像度の映像信号を入力して表示することも要求されている。例えば、表示部の解像度の半分の解像度の映像信号を入力して適切に表示させるには、上記データ信号線駆動回路を、図２５に示すタイミングチャートに基づいて動作させればよい。つまり、２本のデータ信号線に同じ映像信号を出力させるようにすることで、表示部の解像度の半分の解像度の映像信号を表示させることが可能となる。なお、このとき、走査線駆動回路においても、走査信号線は２本ずつ駆動される。
【００１１】
【特許文献１】
特開平１１−２４６３２号公報  （１９９９年１月２９日公開）
【００１２】
【発明が解決しようとする課題】
ところで、従来の多相展開を行なうデータ信号線駆動回路では、隣り合うデータ信号線は互いに異なる映像信号線に接続されている。例えば、図２２に示すデータ信号線駆動回路の場合、隣り合う２本のデータ信号線は、それぞれ映像信号線ＤＡＴ１、ＤＡＴ２に接続されている。しかも、隣り合う２本のデータ信号線は、同一の波形整形回路ＳＭＰを介して同一のシフトレジスタＳＲに接続されている。
【００１３】
このため、表示部の解像度と同じ解像度の映像信号を表示させる時（高解像度駆動時）は、前述の図２４に示すように、２本の映像信号線からの映像信号を同じシフトレジスタからのタイミングパルスに同期して、データ信号線に出力するようになっているので、相展開数が２となり、映像信号の周波数はそのままで、シフトレジスタの周波数を相展開しない場合に比べて１／２にすることができる。この結果、相展開しない場合に比べてデータ信号線駆動回路における消費電力を削減できるという利点を有している。
【００１４】
しかしながら、表示部の解像度よりも低い解像度の映像信号を表示させる時（低解像度駆動時）は、図２５に示すように、隣り合うデータ信号線に同じ映像信号を供給するために、２本の映像信号線に同じ映像信号を供給する必要がある。このため、低解像度駆動時は、高解像度駆動時のように相展開された状態とならない。
【００１５】
このように、低解像度駆動時は、上述のように、２本の映像信号線に同じデータを供給する必要があるので、図２２に示すデータ信号線駆動回路のシフトレジスタの周波数は、高解像度駆動時と同じ周波数となるが、映像信号線から供給される映像信号の周波数も、高解像度駆動時と同じ周波数となるため、この結果、高解像度駆動時に比べてデータ信号線駆動回路における消費電力が等しくなる。
【００１６】
従って、従来の多相展開のデータ信号線駆動回路では、高解像度駆動時と低解像度駆動時の消費電力が等しくなるため、解像度が低くなる場合でも消費電力が低下しないという問題を有している。
【００１７】
本発明は、上記の問題点に鑑みなされたものであって、その目的は、多相展開を行なう際に、高解像度駆動時に比べて低解像度駆動時の消費電力を低くすることが可能なデータ信号線駆動方法、データ信号線駆動回路およびそれを備えた表示装置を提供することにある。
【００１８】
【課題を解決するための手段】
上記の課題を解決するために、本発明のデータ信号線駆動方法は、多相化された映像信号を複数の映像信号線を通して各データ信号線に取り込むように各データ信号線を駆動するデータ信号線駆動方法において、上記映像信号線に所定本数のデータ信号線が連続して接続されたデータ信号線群を、映像信号線数分集めて１ブロックとし、上記ブロック単位で映像信号線からデータ信号線へ映像信号を取り込むことを特徴としている。
【００１９】
上記の構成によれば、ブロック単位で映像信号線からデータ信号線へ映像信号を取り込むことで、ブロック内では、データ信号線群それぞれに異なる映像信号線からの映像信号が取り込まれることになる。
【００２０】
これにより、ブロック内の各データ信号線群のデータ信号線をそれぞれ１本ずつ同時に駆動する場合（高解像度駆動）であっても、各データ信号線群の全てのデータ信号線を同時に駆動（低解像度駆動）する場合であっても、常に、各映像信号線には異なる映像信号を転送すること（多相展開）が可能となるので、高解像度駆動を行う場合に比べて低解像駆動を行う場合の消費電力を抑制することができる。
【００２１】
また、上記映像信号が複数のカラー信号を有する場合には、以下のようなデータ信号線駆動方法が考えられる。
【００２２】
すなわち、複数のカラー信号を有する映像信号を、多相化して映像信号線を通して複数のデータ信号線に取り込むように各データ信号線を駆動するデータ信号線駆動方法であって、各映像信号線は、それぞれカラー信号毎に分割された複数の分割映像信号線からなり、各分割映像信号線に所定本数のデータ信号線がカラー信号毎に連続して接続されたデータ信号線群を、映像信号線数分集めて１ブロックとし、上記ブロック単位で映像信号線からデータ信号線へ映像信号を取り込むようにしてもよい。
【００２３】
この場合にも、常に、各映像信号線には異なる映像信号を転送すること（多相展開）が可能となるので、高解像度駆動を行う場合に比べて低解像駆動を行う場合の消費電力を抑制することができる。
【００２４】
また、本発明のデータ信号線駆動回路は、上記の課題を解決するために、多相化された映像信号を複数の映像信号線を通して各データ信号線に取り込むように各データ信号線を駆動するデータ信号線駆動回路において、各映像信号線には、所定本数連続して接続されたデータ信号線からなるデータ信号線群が形成され、各映像信号線に形成されたデータ信号線群を映像信号線数分集めて１ブロックとしたき、該ブロック単位で、映像信号線からデータ信号線へ映像信号を取り込む映像信号取込部を有していることを特徴としている。
【００２５】
上記の構成によれば、映像信号取込部によって、ブロック単位で映像信号線からデータ信号線へ映像信号が取り込まれるので、ブロック内では、データ信号線群それぞれに異なる映像信号線からの映像信号が取り込まれることになる。
【００２６】
これにより、ブロック内の各データ信号線群のデータ信号線をそれぞれ１本ずつ同時に駆動する場合であっても、各データ信号線群の全てのデータ信号線を同時に駆動する場合であっても、常に、各映像信号線には異なる映像信号を転送すること（多相展開）が可能となるので、高解像度駆動を行う場合に比べて低解像駆動を行う場合の消費電力を抑制することができる。
【００２７】
また、映像信号が複数のカラー信号を含んでいる場合には、以下のようなデータ信号線駆動回路が考えられる。
【００２８】
すなわち、複数のカラー信号を有する映像信号を、多相化して映像信号線を通して複数のデータ信号線に取り込むように各データ信号線を駆動するデータ信号線駆動回路であって、各映像信号線は、それぞれカラー信号毎に分割された複数の分割映像信号線からなり、各分割映像信号線に所定本数のデータ信号線がカラー信号毎に連続して接続されたデータ信号線群を、映像信号線数分集めて１ブロックとしたとき、上記ブロック単位で映像信号線からデータ信号線へ映像信号を取り込む映像信号取込部を有していてもよい。
【００２９】
この場合にも、常に、各映像信号線には異なる映像信号を転送すること（多相展開）が可能となるので、高解像度駆動を行う場合に比べて低解像駆動を行う場合の消費電力を抑制することができる。
【００３０】
上記映像信号取込部は、ブロック内の各データ信号線群のデータ信号線をそれぞれ１本ずつ同時に駆動する第１駆動と、各データ信号線群の全てのデータ信号線を同時に駆動する第２駆動とを切り替える駆動切替手段を備えていてもよい。
【００３１】
この場合、ブロック内の各データ信号線群のデータ信号線をそれぞれ１本ずつ同時に駆動する第１駆動（高解像度駆動）と、各データ信号線群の全てのデータ信号線を同時に駆動する第２駆動（低解像度駆動）とを任意に切り替える駆動切替手段を備えることで、データ信号線に取り込む信号の解像度を任意に切り替える機能を有することになる。
【００３２】
これにより、例えば、高解像度の映像信号をデータ信号線に取り込む場合、通常、ブロック内の各データ信号線群のデータ信号線をそれぞれ１本ずつ同時に駆動する第１駆動が採用されるが、高解像度の映像信号を、各データ信号線群の全てのデータ信号線を同時に駆動する第２駆動を採用して映像信号をデータ信号線に取り込むことができる。
【００３３】
上記映像信号取込部は、映像信号線からデータ信号線へ映像信号を取り込むためのタイミングパルスを生成するシフトレジスタを備え、上記駆動切替手段は、第１駆動と第２駆動とを切り替える際に、上記シフトレジスタの作動する段数を、第１駆動と第２駆動とで異ならせるようにしてもよい。
【００３４】
この場合、第１駆動で作動するシフトレジスタの段数と、第２駆動で作動するシフトレジスタの段数とが異なるので、各駆動において消費電力の最適化を図ることができる。例えば、第１駆動のように、ブロック内のデータ信号線群のデータ信号線を１つずつ同時に駆動する場合には、ブロック内のデータ信号線群の数だけシフトレジスタを作動させる必要があるが、第２駆動のように、ブロック内のデータ信号線群の全てのデータ信号線を同時に駆動させる場合には、１つのシフトレジスタを作動させれば済む。このような場合に、シフトレジスタの作動する段数を第１駆動と第２駆動とで切り替えるようにすれば、データ信号線の駆動に必要のないシフトレジスタを作動させる必要がなくなるので、消費電力の低減を図ることができる。
【００３５】
具体的には、上記映像信号取込部は、駆動切替手段によって切り替えられた駆動によりデータ信号線の駆動に必要のないシフトレジスタを停止させる停止手段を備えていてもよい。
【００３６】
また、上記ブロック内のデータ信号線群は、データ信号線に取り込む映像信号に含まれる色数を１セットとしたデータ信号線を所定セット数集めたものであってもよい。
【００３７】
この場合、映像信号がカラーの場合には、色数は通常３であり、ＲＧＢの３本のデータ信号線が１セットとなる。また、映像信号がモノクロの場合には、色数は１であり、１本のデータ信号線が１セットとなるので、カラーの場合でもモノクロの場合でも、高解像度駆動時の場合に比べて低解像度駆動時の場合の消費電力が抑制でき、結果として、データ信号線駆動回路の消費電力の低減を図ることができる。
【００３８】
本発明の表示装置は、上記の課題を解決するために、複数のデータ信号線と、これらデータ信号線に交差する複数の走査信号線と、上記データ信号線と走査信号線との各交差部に設けられた画素とを有し、走査信号線から供給される走査信号に同期して各データ信号線から各画素に画像表示のための映像信号を取込み保持する表示パネルと、上記複数のデータ信号線に所定のタイミング信号に同期して、映像信号を出力するデータ信号線駆動回路と、上記複数の走査信号線に所定のタイミングに同期して走査信号を出力する走査信号線駆動回路とを備え、上記映像信号が多相化された各々が複数の映像信号線を通じて、上記データ信号線に供給される表示装置において、上記データ信号線駆動回路は、上記の何れのデータ信号線駆動回路であってもよい。
【００３９】
上記の構成によれば、映像信号が高解像度であっても、低解像度であっても、多相展開で表示することが可能となるので、高解像度駆動を行う場合に比べて低解像駆動を行う場合の消費電力を抑制することができ、結果として、表示装置全体の消費電力の低減を図ることができる。
【００４０】
しかも、高解像度駆動時の場合、従来のデータ信号線駆動回路では、ブロック単位で映像信号をデータ信号線に取り込む構成をとった場合、ブロックの端部分と真中部分のデータ信号線に対する、隣接するデータ信号線の影響が異なるため、ブロックの端部分に表示上で縞が発生し表示品位を悪くしてしまうという問題があるが、上記構成の場合、ブロック全域におけるデータ信号線に対しての隣接するデータ信号線の影響を均一化できるため表示品位の劣化を抑えることもできる。
【００４１】
上記データ信号線駆動回路、上記走査線駆動回路、上記画素が同一基板上に形成されていてもよい。
【００４２】
このように、上記機能を有するデータ信号線駆動回路を、走査信号線駆動回路ならびに画素と同一基板上に形成することにより、実装に伴うコストを低減することができると共に、信頼性の向上を図ることができる。
【００４３】
【発明の実施の形態】
〔実施の形態１〕
本発明の一実施の形態について説明すれば、以下の通りである。なお、本実施の形態では、本発明のデータ信号線駆動回路をマトリクス型の画像表示装置に適用した例について説明する。
【００４４】
本実施の形態にかかるマトリクス型の画像表示装置は、図２に示すように、ｍ本のデータ信号線ＳＬｘ（１≦ｘ≦ｍ）と、このデータ信号線ＳＬｘに直交するｎ本の走査信号線ＧＬｙ（１≦ｙ≦ｎ）と、各データ信号線ＳＬｘと走査信号線ＧＬｙとの交点に配設された画素１と、データ信号線ＳＬｘを駆動するデータ信号線駆動回路３と、走査信号線ＧＬｙを駆動する走査信号線駆動回路４とが同一のガラス基板等の絶縁基板上に配置されたドライバモノリシック構造の画素アレイ２を有している。
【００４５】
上記画素アレイ２は、画素１の数がｍ×ｎ個の表示部を有することになるので、この表示部の解像度はｍ×ｎとなる。これは、図２に示す画像表示装置における表示部の最大解像度がｍ×ｎであることを示す。なお、本実施の形態では、表示部の最大解像度よりも低い解像度の映像信号を適切に表示できるようになっている。この点についての詳細は、後述する。
【００４６】
また、上記画像表示装置には、上記画素アレイ２とは別に、データ信号線駆動回路３と走査信号線駆動回路４とに対して、駆動電源を供給する電源回路５と各種信号を供給する制御回路６とが設けられている。
【００４７】
上記電源回路５は、データ信号線駆動回路３に対して、駆動電源としてのハイレベルの電圧ＶＳＨとローレベルの電圧ＶＳＬとを印加し、走査信号線駆動回路４に対して、駆動電源としてのハイレベルの電圧ＶＧＨとローレベルの電圧ＶＧＬとを印加するようになっている。さらに、電源回路５は、上記画素アレイ２に設けられ、各画素１に接続されているコモンライン（図示せず）に対して、コモン電圧ＣＯＭを印加するようになっている。
【００４８】
上記制御回路６は、データ信号線駆動回路３に対して、クロック信号ＳＣＫとスタートパルスＳＳＰとを供給し、走査信号線駆動回路４に対して、クロック信号ＧＣＫとスタートパルスＧＳＰとを供給するようになっている。さらに、制御回路６は、外部から入力されたデジタルの映像信号をアナログの映像信号ＤＡＴに変換して、データ信号線駆動回路３に供給するようになっている。この映像信号ＤＡＴの変換についての詳細は、後述する。
【００４９】
上記画像表示装置では、上記画素アレイ２において、上記画素１と上記データ信号線駆動回路３と上記走査信号線駆動回路４とを絶縁基板上にモノリシックに形成するために、これらを構成している能動素子を、多結晶シリコン薄膜トランジスタ（Ｐｏｌｙ  Ｓｉ  ＴＦＴ）で構成している。これにより、駆動回路（データ信号線駆動回路３、走査信号線駆動回路４）と画素を同一基板上に同一プロセスで形成することが可能となり、製造コストの低減化を図ることができる。
【００５０】
以下では、モノシリックに形成される画像表示装置の例として、多結晶シリコン薄膜トランジスタで上記画素アレイ２および上記各駆動回路３・４の能動素子を構成した場合における、トランジスタの構造とその製造方法とについて簡単に説明する。
【００５１】
すなわち、図３（ａ）に示すガラス基板上に、図３（ｂ）に示すように非晶質シリコン薄膜（ａ−Ｓｉ）が堆積される。さらに、図３（ｃ）に示すように、当該非晶質シリコン薄膜にエキシマレーザを照射することにより、非晶質シリコン薄膜を多結晶シリコン薄膜（ｐｏｌｙ−Ｓｉ）に変化させる。
【００５２】
さらに、図３（ｄ）に示すように、多結晶シリコン薄膜を所望の形状にパターニングし、該パターンを活性化領域として形成し、図３（ｅ）に示すように、上記多結晶シリコン薄膜上に、二酸化シリコンからなるゲート絶縁膜を形成する。
【００５３】
また、図３（ｆ）において、ゲート絶縁膜上に、アルミニウムなどによって、薄膜トランジスタのゲート電極を形成した後、図３（ｇ）および図３（ｈ）において、薄膜トランジスタのソース・ドレイン領域となる領域に、不純物を注入する。ここで、ｎ型領域には、燐が注入され、ｐ型領域には硼素が注入される。なお、一方の領域に不純物を注入する前に、残余の領域は、レジストで覆われているので、所望の領域のみに不純物を注入できる。
【００５４】
さらに、図３（ｉ）に示すように、上記ゲート絶縁膜およびゲート電極上に、二酸化シリコンまたは窒化シリコンなどからなる層間絶縁膜を堆積し、図３（ｊ）に示すように、コンタクトホールを開口した後、図３（ｋ）に示すように、アルミニウムなどの金属配線を形成する。
【００５５】
これにより、図４に示すように、絶縁性基板上の多結晶シリコン薄膜を活性層とする順スタガー（トップゲート）構造の薄膜トランジスタを形成できる。なお、同図は、ｎ−ｃｈのトランジスタの例を示しており、上記ｎ型領域のうち、ゲート電極下部の多結晶シリコン薄膜を、絶縁性基板の表面方向に挟むように配され一方がソース領域となり、他方がドレイン領域になる。
【００５６】
このように、多結晶薄膜トランジスタを用いることによって、実用的な駆動能力を有するデータ信号線駆動回路３および走査信号線駆動回路４を、画素アレイ２と同一基板上に、かつ、略同一の製造工程で構成できる。なお、上記では、一例として、当該構造の薄膜トランジスタを例にして説明したが、例えば、逆スタガー構造など、他の構造の多結晶薄膜トランジスタを用いても略同様の効果が得られる。
【００５７】
ここで、上記図３（ａ）から図３（ｋ）までの工程において、プロセスの最高温度は、ゲート絶縁膜形成時の６００℃なので、例えば、米国コーニング社の１７３７ガラスなどの高耐熱性ガラスを、絶縁性基板として使用できる。
【００５８】
このように、多結晶シリコン薄膜トランジスタを、６００℃以下で形成することによって、絶縁基板として、安価で大面積のガラス基板を用いることができる。この結果、安価で表示面積の大きな画像表示装置を実現できる。
【００５９】
なお、画像表示装置が液晶表示装置の場合は、さらに、別の層間絶縁膜を介して、透過電極（透過型液晶表示装置の場合）や、反射電極（反射型液晶表示装置の場合）が形成される。
【００６０】
上記構成の画像表示装置が、例えば液晶表示装置である場合、上記画素は、例えば図５に示すように、スイッチング素子として、ゲートが走査信号線ＧＬｊへ、ドレインがデータ信号線ＳＬｉに接続された電界効果トランジスタＳＷ（ｉ，ｊ）  と、当該電界効果トランジスタＳＷ（ｉ，ｊ）  のソースに、一方電極が接続された画素容量Ｃｐ（ｉ，ｊ）  とを備えている。また、画素容量Ｃｐ（ｉ，ｊ）  の他端は、全画素ＰＩＸ…に共通の共通電極線に接続されている。上記画素容量Ｃｐ（ｉ，ｊ）  は、液晶容量ＣＬ（ｉ，ｊ）  と、必要に応じて付加される補助容量Ｃｓ（ｉ，ｊ）  とから構成されている。ここで、ｉは任意のデータ信号線ＳＬｉ（１≦ｉ≦ｍ）に対応していることを示し、ｊは任意の走査信号線ＧＬｊ（１≦ｊ≦ｎ）に対応していることを示している。
【００６１】
上記画素ＰＩＸ（ｉ，ｊ）  において、走査信号線ＧＬｊが選択されると、電界効果トランジスタＳＷ（ｉ，ｊ）  が導通し、データ信号線ＳＬｉに印加された電圧が画素容量Ｃｐ（ｉ，ｊ）  へ印加される。一方、当該走査信号線ＧＬｊの選択期間が終了して、電界効果トランジスタＳＷ（ｉ，ｊ）  が遮断されている間、画素容量Ｃｐ（ｉ，ｊ）  は、遮断時の電圧を保持し続ける。ここで、液晶の透過率あるいは反射率は、液晶容量ＣＬ（ｉ，ｊ）  に印加される電圧によって変化する。したがって、走査信号線ＧＬｊを選択し、当該画素ＰＩＸ（ｉ，ｊ）  への映像データＤに応じた電圧をデータ信号線ＳＬｉへ印加すれば、当該画素ＰＩＸ（ｉ，ｊ）  の表示状態を、映像データＤに合わせて変化させることができる。
【００６２】
なお、上記では、液晶の場合を例にして説明したが、画素ＰＩＸ（ｉ，ｊ）  は、走査信号線ＧＬｊに選択を示す信号が印加されている間に、データ信号線ＳＬｉに印加された信号の値に応じて、画素ＰＩＸ（ｉ，ｊ）  の明るさを調整できれば、自発光か否かを問わず、他の構成の画素を使用できる。
【００６３】
上記構成において、図２に示す走査信号線駆動回路４は、各走査信号線ＧＬ１〜ＧＬｎへ、例えば、電圧信号など、選択期間か否かを示す信号を出力している。また、走査信号線駆動回路４は、選択期間を示す信号を出力する走査信号線ＧＬｊを、例えば、制御回路６から与えられるクロック信号ＧＣＫやスタートパルス信号ＧＳＰなどのタイミング信号に基づいて変更している。これにより、各走査信号線ＧＬ１〜ＧＬｎは、予め定められたタイミングで、順次選択される。
【００６４】
さらに、データ信号線駆動回路３は、映像信号ＤＡＴとして、時分割で入力される各画素ＰＩＸ…への映像データＤ…を、所定のタイミングでサンプリングすることで、それぞれ抽出する。さらに、データ信号線駆動回路３は、走査信号線駆動回路４が選択中の走査信号線ＧＬｊに対応する各画素ＰＩＸ（１，ｊ）  〜ＰＩＸ（ｍ，ｊ）  へ、各データ信号線ＳＬ１〜ＳＬｍを介して、それぞれへの映像データＤ…に応じた出力信号を出力する。
【００６５】
なお、上記映像信号ＤＡＴは、予め定められた複数の解像度のいずれかであり、本実施形態では、いずれの解像度であるかを示す解像度切替信号（駆動切替制御信号）と共に、制御回路６から入力されている。また、データ信号線駆動回路３は、制御回路６から入力される、クロック信号ＳＣＫおよびスタートパルスＳＳＰなどのタイミング信号に基づいて、上記サンプリングタイミングや出力信号の出力タイミングを決定している。
【００６６】
一方、各画素ＰＩＸ（１，ｊ）  〜ＰＩＸ（ｍ，ｊ）  は、自らに対応する走査信号線ＧＬｊが選択されている間に、自らに対応するデータ信号線ＳＬ１〜ＳＬｍに与えられた出力信号に応じて、発光する際の輝度や透過率などを調整して、自らの明るさを決定する。
【００６７】
ここで、走査信号線駆動回路４は、走査信号線ＧＬ１〜ＧＬｎを順次選択している。したがって、画素アレイ２の全画素１を、それぞれへの映像データＤが示す明るさに設定でき、画素アレイ２へ表示される画像を更新できる。
【００６８】
また、データ信号線駆動回路３は、多相化された映像信号をそれぞれ独立した映像信号線に入力し、多相展開することによりデータ信号線ＳＬを駆動し、高解像度と低解像度とのうちのいずれかの映像信号が供給される場合について説明する。なお、低解像度の場合、水平解像度が高解像度の場合の半分の映像信号が入力されるものとする。
【００６９】
上記データ信号線駆動回路３は、図１に示すように、２相化された映像信号ＤＡＴ１、ＤＡＴ２とを入力するための独立した２本の映像信号線１１、１２が設けられている。
【００７０】
上記映像信号ＤＡＴ１が入力される映像信号線１１には、データ信号線ＳＬ１、ＳＬ２、ＳＬ５、ＳＬ６のように、連続した２本のデータ信号線からなるデータ信号線群が、２本とびに接続されている。ここでは、データ信号線ＳＬ１とＳＬ２とで１つのデータ信号線群を形成し、データ信号線ＳＬ５とＳＬ６とで１つのデータ信号線群を形成している。
【００７１】
また、上記映像信号ＤＡＴ２が入力される映像信号線１２には、データ信号線ＳＬ３、ＳＬ４、ＳＬ７、ＳＬ８のように、連続した２本のデータ信号線からなるデータ信号線群が、２本とびに接続されている。ここでは、データ信号線ＳＬ３とＳＬ４とで１つのデータ信号線群を形成し、データ信号線ＳＬ７とＳＬ８とで１つのデータ信号線群を形成している。
【００７２】
このように、上記データ信号線駆動回路３においては、データ信号線ＳＬが映像信号線１１と映像信号線１２に対して２本ずつ互い違いに接続された構成となっている。
【００７３】
つまり、映像信号線１１、１２には、２本のデータ信号線が連続して接続されたデータ信号線群を、映像信号線数分集めて１ブロックとしている。ここでは、データ信号線ＳＬ１とＳＬ２とで形成されたデータ信号線群とデータ信号線ＳＬ３とＳＬ４とで形成されたデータ信号線群の２つのデータ信号線群で１ブロックとしている。
【００７４】
上記データ信号線ＳＬ１とＳＬ３のスイッチング素子１３には、波形整形回路ＳＭＰ１からのサンプリングパルスが入力されるようになっている。データ信号線ＳＬ２とＳＬ４のスイッチング素子１３には、波形整形回路ＳＭＰ２からのサンプリングパルスが入力されるようになっている。このように、同じ波形整形回路ＳＭＰでは、異なる映像信号線に接続されたデータ信号線のスイッチング素子１３に入力されるようになっている。これにより、２本の映像信号線１１、１２に接続されたそれぞれのデータ信号線ＳＬに対して同時に映像信号ＤＡＴ１と映像信号ＤＡＴ２とがサンプリングされる。
【００７５】
つまり、上記構成のデータ信号線駆動回路３では、ブロック単位で映像信号線からデータ信号線へ映像信号を取り込むようになっている。
【００７６】
上記波形整形回路ＳＭＰは、シフトレジスタＳＲに接続されており、該シフトレジスタＳＲの出力信号が入力されるようになっている。このシフトレジスタＳＲの出力信号は、データ信号線に対して映像信号を取り込むためのサンプリングパルスとなる信号である。つまり、シフトレジスタＳＲの出力信号は、波形整形回路ＳＭＰにて波形が整形されて、サンプリングパルスとなる。
【００７７】
上記シフトレジスタＳＲは、複数段設けられており、それぞれＳＲ１、ＳＲ２、…となっている。
【００７８】
上記シフトレジスタＳＲ１とＳＲ２との間には、２つのスイッチング素子１４、１５が接続され、シフトレジスタＳＲ２とＳＲ３との間には、１つのスイッチング素子１６が接続されている。このように、上記のスイッチング素子１４、１５とスイッチング素子１６とは、隣接するシフトレジスタＳＲの間に交互に設けられている。
【００７９】
上記スイッチング素子１４とスイッチング素子１５とのオン・オフは逆の関係になっている。すなわちスイッチング素子１４がオンのときには、スイッチング素子１５はオフになり、スイッチング素子１４がオフのときには、スイッチング素子１５はオンになる。また、上記スイッチング素子１６は、スイッチング素子１５と同じように、オン・オフするようになっている。
【００８０】
ここで、スイッチング素子１４をオンにしたとき、スイッチング素子１５、１６はオフになり、シフトレジスタＳＲ１からの出力は、次段のシフトレジスタＳＲ２を飛ばして、シフトレジスタＳＲ３に入力され、そして、シフトレジスタＳＲ３からの出力は、次段のシフトレジスタＳＲ４を飛ばして、シフトレジスタＳＲ５に入力される。このように、スイッチング素子１４がオンした時には、シフトレジスタＳＲ１からの出力は、１段飛ばして順に伝わるようになる。
【００８１】
一方、スイッチング素子１４をオフしたとき、スイッチング素子１５、１６はオンになり、シフトレジスタＳＲ１からの出力は、次段のシフトレジスタＳＲ２から順に伝わるようになる。
【００８２】
上記のスイッチング素子１４〜１６には、２値の駆動切替制御信号ＭＳＥＬが入力され、オン・オフが制御されるようになっている。
【００８３】
また、シフトレジスタＳＲ１、ＳＲ２と、波形整形回路ＳＭＰ１、ＳＭＰ２との間には、駆動切替回路１７が設けられている。
【００８４】
上記駆動切替回路１７は、シフトレジスタＳＲ１の出力信号Ｏ１を波形整形回路ＳＭＰ１のみに供給したり、波形整形回路ＳＭＰ１とＳＭＰ２の両方に供給したりするのを切り替えるようになっている。なお、駆動切替回路１７は、シフトレジスタＳＲ１の出力信号Ｏ１を波形整形回路ＳＭＰ１のみに供給する場合、シフトレジスタＳＲ２の出力信号Ｏ２を波形整形回路ＳＭＰ２に供給するような状態になっている。
【００８５】
シフトレジスタＳＲ３、ＳＲ４と、波形整形回路ＳＭＰ３、ＳＭＰ４との間には、駆動切替回路１７が設けられている。この場合にも、上述した、シフトレジスタＳＲ１、ＳＲ２と、波形整形回路ＳＭＰ１、ＳＭＰ２との間に設けられた駆動切替回路１７と同様の働きをする。
【００８６】
すなわち、駆動切替回路１７は、シフトレジスタＳＲ３の出力信号Ｏ３を波形整形回路ＳＭＰ３のみに供給したり、波形整形回路ＳＭＰ３とＳＭＰ４の両方に供給したりするのを切り替えるようになっている。なお、駆動切替回路１７は、シフトレジスタＳＲ３の出力信号Ｏ３を波形整形回路ＳＭＰ３のみに供給する場合、シフトレジスタＳＲ４の出力信号Ｏ４を波形整形回路ＳＭＰ４に供給するような状態になっている。
【００８７】
上記駆動切替回路１７は、上記駆動切替制御信号ＭＳＥＬによってオン・オフ状態の切替が制御される。この場合、駆動切替回路１７がオン状態とは、シフトレジスタＳＲ１の出力が２系統になる状態を示し、駆動切替回路１７がオフ状態とは、シフトレジスタＳＲ１の出力が１系統になる状態を示す。
【００８８】
また、駆動切替回路１７のオン・オフは、スイッチング素子１４のオン・オフに連動している。つまり、スイッチング素子１４がオンになるとき、駆動切替回路１７はオン状態となり、スイッチング素子１４がオフになるとき、駆動切替回路１７はオフ状態となる。これにより、駆動切替回路１７がオン状態のときには、スイッチング素子１５と１６とがオフ状態であるので、例えばシフトレジスタＳＲ２は駆動しないで停止状態となる。つまり、駆動切替回路は、駆動（作動）の必要のないシフトレジスタを停止させる停止手段としての機能を果たすようになっている。
【００８９】
このように、駆動切替回路１７を用いることにより、シフトレジスタＳＲ１、３、５、…、（２ｉ−１）…では、出力を１系統にしたり２系統にしたりすることが可能となり、シフトレジスタＳＲ２、４、…、２ｉでは、駆動停止状態または駆動状態にしたりすることが可能となる。ここで、ｉは、１≦ｉ≦ｍ／２の範囲の整数である。また、ｍは、データ信号線の本数を示す。
【００９０】
上記駆動切替制御信号ＭＳＥＬは、ハイレベルまたはローレベルを示す２値の信号であり、上述した制御回路６にて生成される。この駆動切替制御信号ＭＳＥＬは、上記データ信号線駆動回路３に入力される映像信号の解像度に応じてレベルが切り替えられている。なお、本実施の形態では、高解像度駆動時、すなわち画素アレイ２の画素数（解像度）と同じ解像度の映像信号がデータ信号線駆動回路３に入力される場合には、駆動切替制御信号ＭＳＥＬをローレベルになるように、また、低解像度駆動時、すなわち画素アレイ２の画素数（解像度）よりも低い解像度の映像信号がデータ信号線駆動回路３に入力される場合には、駆動切替制御信号ＭＳＥＬをハイレベルになるように切り替えられている。
【００９１】
従って、上記データ信号線駆動回路３は、高解像度駆動時には、駆動切替制御信号ＭＳＥＬがローレベルなので、スイッチング素子１４がオフ状態となり、スイッチング素子１５、１６がオン状態となり、さらに、駆動切替回路１７がオフ状態となる。これにより、全ての段のシフトレジスタＳＲが作動し、各シフトレジスタＳＲの出力信号がそれぞれに対応した波形整形回路ＳＭＰに入力されるので、映像信号線１１と映像信号線１２とに接続されたデータ信号線ＳＬの１本ずつが同時に駆動される。
【００９２】
また、上記データ信号線駆動回路３は、低解像度駆動時には、駆動切替制御信号ＭＳＥＬがハイレベルなので、スイッチング素子１４がオン状態となり、スイッチング素子１５、１６がオフ状態となり、さらに、駆動切替回路１７がオン状態となる。これにより、１段置きにシフトレジスタＳＲが作動し、一つのシフトレジスタＳＲの出力信号が２つの波形整形回路ＳＭＰに入力されるので、映像信号線１１と映像信号線１２とに接続されたデータ信号線ＳＬの２本ずつが同時に駆動される。
【００９３】
従って、上記データ信号線駆動回路３を駆動切替制御信号ＭＳＥＬによって上述のように駆動制御することにより、見た目の水平解像度を、映像信号の水平解像度に合わせることができる。例えば、物理的な最大表示解像度が、例えば、ＵＸＧＡ（  Ｕｌｔｒａ−ｅＸｔｅｎｄｅｄ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）である画像表示装置に、ＳＶＧＡ（Ｓｕｐｅｒ  Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ  ）の映像信号が示す映像を表示する場合など、入力される映像信号の水平解像度が、画像表示装置の水平方向における物理的な表示解像度の最大値よりも少ない場合であっても、高品位に映像を表示できる。
【００９４】
以上のように、シフトレジスタＳＲ、駆動切替回路１７、波形整形回路ＳＭＰは、異なる映像信号線に接続されたデータ信号線群を映像信号線数分集めて１ブロックとしたき、該ブロック単位で、映像信号線からデータ信号線へ映像信号を取り込むための映像信号取込部を構成するものである。
【００９５】
ここで、高解像度駆動時のデータ信号線駆動回路３の動作と、低解像度駆動時のデータ信号線駆動回路３の動作とについて以下に説明する。ここで、高解像度駆動を特許請求の範囲で記した第１駆動として、低解像度駆動を特許請求の範囲で記した第２駆動とする。
【００９６】
まず、高解像度駆動時のデータ信号線駆動回路３の動作について、図６および図７を参照しながら説明する。図６は、データ信号線駆動回路３の概略ブロック図を示し、図７は、高解像度駆動時のデータ信号線駆動回路３における各種信号のタイミングチャートを示す。
【００９７】
ここで、データ信号線駆動回路３の映像信号線１１に入力される映像信号ＤＡＴ１および映像信号線１２に入力される映像信号ＤＡＴ２は、原信号であるデジタル映像信号（ＤＡＴＡ１、２、３、４、５、６、７、８、９、１０、…）を、各ＤＡＴＡの順番をサンプリングに適した順番に変更した後、アナログ信号に変換したものである。この映像信号ＤＡＴ１および映像信号ＤＡＴ２の詳細については、後述する。
【００９８】
高解像度駆動時には、図７に示すタイミングチャートのように、駆動切替制御信号ＭＳＥＬがローレベルとなるので、各スイッチング素子１４と各駆動切替回路１７とがオフ状態となり、各スイッチング素子１５、１６がオン状態となる。
【００９９】
これにより、まず、１段目のシフトレジスタＳＲ１がスタートパルスＳＳＰおよびクロック信号ＳＣＫおよびＳＣＫＢ（ＳＣＫの反転信号であり、図７では図示していない）によって駆動され、信号Ｏ１を出力する。この出力信号Ｏ１は、波形整形回路ＳＭＰ１のみに出力され、この波形整形回路ＳＭＰ１によって波形整形され、サンプリングパルスＳＭＰ１として、データ信号線ＳＬ１とデータ信号線ＳＬ３の各スイッチング素子１３に送られ、映像信号線１１を流れる映像信号ＤＡＴ１のＤＡＴＡ１と映像信号線１２を流れる映像信号ＤＡＴ２のＤＡＴＡ３とをサンプリングする。
【０１００】
続いて、次段のシフトレジスタＳＲ２が駆動され、信号Ｏ２を出力する。この出力信号Ｏ２は、波形整形回路ＳＭＰ２のみに出力され、この波形整形回路ＳＭＰ２によって波形整形され、サンプリングパルスＳＭＰ２として、データ信号線ＳＬ２とデータ信号線ＳＬ４の各スイッチング素子１３に送られ、映像信号線１１を流れる映像信号ＤＡＴ１のＤＡＴＡ２と映像信号線１２を流れる映像信号ＤＡＴ２のＤＡＴＡ４とをサンプリングする。
【０１０１】
以下同様にして、シフトレジスタＳＲが順次駆動され、図６に示す太線で囲まれた部分と、細線で囲まれた部分とが交互に駆動され、隣り合うデータ信号線ＳＬ同士は異なるタイミングでサンプリングされると共に、一つ置きのデータ信号線ＳＬ同士が同じタイミングでサンプリングされる。
【０１０２】
すなわち、図７に示すように、サンプリングパルスＳＭＰ１によって、データ信号線ＳＬ１とデータ信号線ＳＬ３とによって映像信号ＤＡＴ１（ＤＡＴＡ１）と映像信号ＤＡＴ２（ＤＡＴＡ３）とが同時にサンプリングされ、サンプリングパルスＳＭＰ２によって、データ信号線ＳＬ２とデータ信号線ＳＬ４とによって映像信号ＤＡＴ１（ＤＡＴＡ２）と映像信号ＤＡＴ２（ＤＡＴＡ４）とが同時にサンプリングされる。以下同様にして、映像信号ＤＡＴ１と映像信号ＤＡＴ２とがサンプリングされる。
【０１０３】
このように、高解像度駆動時には、データ信号線ＳＬ１ないしデータ信号線ＳＬｍの全てに異なるＤＡＴＡが取り込まれることになり、画像表示装置における最大解像度（最大水平解像度）での表示が可能となる。
【０１０４】
続いて、低解像度駆動時のデータ信号線駆動回路３の動作について、図８および図９を参照しながら説明する。図８は、データ信号線駆動回路３の概略ブロック図を示し、図９は、低解像度駆動時のデータ信号線駆動回路３における各種信号のタイミングチャートを示す。
【０１０５】
ここで、データ信号線駆動回路３の映像信号線１１に入力される映像信号ＤＡＴ１および映像信号線１２に入力される映像信号ＤＡＴ２は、原信号であるデジタル映像信号（ＤＡＴＡ１、２、３、４、５、６、７、８、９、１０、…）を、各ＤＡＴＡの順番をサンプリングに適した順番に変更した後、アナログ信号に変換したものである。この映像信号ＤＡＴ１および映像信号ＤＡＴ２の詳細については、後述する。
【０１０６】
低解像度駆動時には、図９に示すタイミングチャートのように、駆動切替制御信号ＭＳＥＬがハイレベルとなるので、各スイッチング素子１４と各駆動切替回路１７とがオン状態となり、各スイッチング素子１５、１６がオフ状態となる。
【０１０７】
これにより、まず、１段目のシフトレジスタＳＲ１がスタートパルスＳＳＰおよびクロック信号ＳＣＫおよびＳＣＫＢによって駆動され、信号Ｏ１を出力する。この出力信号Ｏ１は、波形整形回路ＳＭＰ１と波形整形回路ＳＭＰ２とに出力され、この波形整形回路ＳＭＰ１、ＳＭＰ２によってそれぞれ波形整形され、サンプリングパルスＳＭＰ１、ＳＭＰ２として、データ信号線ＳＬ１とデータ信号線ＳＬ３およびデータ信号線ＳＬ２とデータ信号線ＳＬ４の各スイッチング素子１３に送られ、映像信号線１１を流れる映像信号ＤＡＴ１のＤＡＴＡ１と映像信号線１２を流れる映像信号ＤＡＴ２のＤＡＴＡ２とをサンプリングする。すなわち、４本のデータ信号線ＳＬが同時に駆動される。
【０１０８】
続いて、次段のシフトレジスタＳＲ２を飛ばして、さらに次の段のシフトレジスタＳＲ３が駆動され、信号Ｏ３を出力する。この出力信号Ｏ３は、波形整形回路ＳＭＰ３と波形整形回路ＳＭＰ４とに出力され、この波形整形回路ＳＭＰ３、ＳＭＰ４によって波形整形され、サンプリングパルスＳＭＰ３、ＳＭＰ４として、データ信号線ＳＬ５とデータ信号線ＳＬ７およびデータ信号線ＳＬ６とデータ信号線ＳＬ８の各スイッチング素子１３に送られ、映像信号線１１を流れる映像信号ＤＡＴ１のＤＡＴＡ３と映像信号線１２を流れる映像信号ＤＡＴ２のＤＡＴＡ４とをサンプリングする。この場合も、４本のデータ信号線ＳＬが同時に駆動される。
【０１０９】
以下同様にして、シフトレジスタＳＲ４を飛ばして、シフトレジスタＳＲ５が駆動されるように、１段置きにてシフトレジスタＳＲが駆動され、同一映像信号線に連続して接続された、隣り合うデータ信号線ＳＬは同じタイミングでサンプリングされる。
【０１１０】
すなわち、図９に示すように、サンプリングパルスＳＭＰ１、ＳＭＰ２によって、データ信号線ＳＬ１とデータ信号線ＳＬ２とによって映像信号ＤＡＴ１のＤＡＴＡ１がサンプリングされると共に、データ信号線ＳＬ３とデータ信号線ＳＬ４とによって映像信号ＤＡＴ２のＤＡＴＡ２がサンプリングされる。
【０１１１】
このように、低解像度駆動時には、データ信号線ＳＬ１ないしデータ信号線ＳＬｍのうち、２本ずつに同じＤＡＴＡが取り込まれることになり、画像表示装置における最大解像度（最大水平解像度）の１／２の水平解像度の映像信号の表示が可能となる。
【０１１２】
ここで、上記データ信号線駆動回路３に入力される映像信号ＤＡＴ１および映像信号ＤＡＴ２の生成について、図１０（ａ）〜（ｃ）ないし図１２を参照しながら以下に説明する。図１０（ａ）は、デジタル映像信号を示し、図１０（ｂ）は、通常の２相展開したアナログ信号を示し、図１０（ｃ）は、本実施の形態にかかる２相展開したアナログ信号を示す図である。図１１は、図１０（ｂ）に示すアナログ信号を生成するための回路の概略ブロック図を示し、図１２は、図１０（ｃ）に示すアナログ信号を生成するための回路で概略ブロック図を示す。
【０１１３】
まず、図１０（ａ）に示すデジタル映像信号を図１０（ｂ）に示すアナログ映像信号に変換する場合について説明する。
【０１１４】
上記の変換は、図１１に示す第１変換回路２１によって行なわれる。この第１変換回路２１において、まず、デジタル映像信号の”１、２、３、４、５、６、７、８”の８個のＤＡＴＡがメモリ２２とメモリ２３の何れかに格納される。例えば、選択パルス（１）がメモリ２２に入力される毎に、該メモリ２２には、ＤＡＴＡ１、３、５、７が順番に格納され、選択パルス（２）がメモリ２３に入力される毎に、該メモリ２３には、ＤＡＴＡ２、４、６、８が順番に格納される。
【０１１５】
メモリ２２、２３に格納されたＤＡＴＡは、メモリ２４、２５に対して転送パルスが同時に入力される毎に、該メモリ２４、２５に順番に格納されると共に各メモリから同時にＤＡＴＡが次段のＤＡＣ（デジタル／アナログ変換回路）２６、２７にそれぞれ出力され、デジタル／アナログ変換されて、アナログ映像信号（１、３、５、７）が映像信号ＤＡＴ１として、アナログ信号（２、４、６、８）が映像信号ＤＡＴ２として出力される。
【０１１６】
上記のようにして得られた映像信号ＤＡＴ１および映像信号ＤＡＴ２は、図２４に示すタイミングチャートに示す映像信号ＤＡＴ１と映像信号ＤＡＴ２と同じである。
【０１１７】
次に、図１０（ａ）に示すデジタル映像信号を図１０（ｃ）に示すアナログ映像信号に変換する場合について説明する。
【０１１８】
上記の変換は、図１２に示す第２変換回路３１によって行なわれる。この第２変換回路３１には、最終段に、上記の第１変換回路２１と同じ変換回路が設けられており、ここでの変換の説明は省略する。
【０１１９】
上記第２変換回路３１は、上記第１変換回路２１の他に、２つの一時記憶手段としてのメモリ３２、３３と、２つのスイッチ手段３４、３５を備えている。
【０１２０】
上記第２変換回路３１において、まず、デジタル映像信号の”１、２、３、４、５、６、７、８”の８個のＤＡＴＡがスイッチ手段３４を介して、メモリ３２、メモリ３３とに振り分けられて格納される。そして、各メモリから所定の規則に沿ってスイッチ手段３５を介してＤＡＴＡが順次出力される。
【０１２１】
このときのＤＡＴＡは、”１、３、２、４、５、７、６、８”となる。このような並びのＤＡＴＡにするには、まず、スイッチ手段がメモリ３２にＤＡＴＡが格納できるように作動し、アドレス信号によって指示されたメモリ３２内の格納位置（００、０１、１０、１１）、それぞれに書き込み信号ＷＥによって、ＤＡＴＡ１、２、３、４が順次格納される。ここでは、００の位置にＤＡＴＡ１が格納され、０１の位置にＤＡＴＡ２が格納され、１０の位置にＤＡＴＡ３が格納され、１１の位置にＤＡＴＡ４が格納される。
【０１２２】
次に、スイッチ手段３４がメモリ３３にＤＡＴＡが格納できるように作動し、アドレス信号によって指示されたメモリ３３内の格納位置（００、０１、１０、１１）、それぞれに書き込み信号ＷＥによって、ＤＡＴＡ５、６、７、８が順次格納される。ここでは、００の位置にＤＡＴＡ５が格納され、０１の位置にＤＡＴＡ６が格納され、０２の位置にＤＡＴＡ７が格納され、１１の位置にＤＡＴＡ８が格納される。
【０１２３】
続いて、スイッチ手段３５がメモリ３２に格納されたＤＡＴＡを読み出せるように作動し、アドレス信号によって指示されたメモリ３２内の格納位置から、それぞれ読み出し信号ＲＥによって、ＤＡＴＡ１、３、２、４という順番でＤＡＴＡが読み出される。
【０１２４】
その後、スイッチ手段３５がメモリ３３に格納されたＤＡＴＡを読み出せるように作動し、アドレス信号によって指示されたメモリ３３内の格納位置から、それぞれ読み出し信号ＲＥによって、ＤＡＴＡ５、７、６、８という順番でＤＡＴＡが読み出される。
【０１２５】
これにより、スイッチ手段３５を介して出力されるデジタル映像信号は、ＤＡＴＡ１、３、２、４、５、７、６、８の並びで第１変換回路２１に出力される。この第１変換回路では、順番に並んだＤＡＴＡを一つずつ異なる映像信号として出力するようになっているので、該第１変換回路２１から出力されるアナログ映像信号は、ＤＡＴＡ１、２、５、６の映像信号ＤＡＴ１と、ＤＡＴＡ３、４、７、８の映像信号ＤＡＴ２となる。
【０１２６】
上記のようにして得られた映像信号ＤＡＴ１およびＤＡＴ２は、図７に示すタイミングチャートに示す映像信号ＤＡＴ１と映像信号ＤＡＴ２として用いることができる。尚、図９に示すタイミングチャートに示す映像信号ＤＡＴ１と映像信号ＤＡＴ２を得るためには、上記第２変換回路３１において、デジタル映像信号をメモリ３２および３３に格納させずに上記第１変換回路２１に直接入力させれば良い。
【０１２７】
上記の構成のデータ信号線駆動回路３では、画像表示装置の最大解像度（最大水平解像度）よりも低い解像度の映像信号が入力された場合に、従来のデータ信号線駆動回路に比べて、消費電力を削減できる。これについて、以下に説明する。
【０１２８】
本実施の形態にかかるデータ信号線駆動回路３では、高解像度駆動時には、図６および図７に示すように、２相化された映像信号（映像信号ＤＡＴ１、映像信号ＤＡＴ２）が入力され、２相展開してデータ信号線ＳＬに映像信号を取込み出力するようになっているので、２相化していない映像信号（単相の映像信号）を読み込み出力する場合に比べて、映像信号の周波数を２分の１にすることができる。これにより、映像信号を高速でサンプリングする必要がなくなるので、シフトレジスタＳＲの動作速度を低くすることが可能となり、結果として、データ信号線駆動回路の消費電力の低減を図ることができる。この点については、図２３２２に示す従来のデータ信号線駆動回路においても、高解像度駆動時には単相の映像信号を用いたデータ信号線駆動回路よりも消費電力を低減できる。
【０１２９】
また、低解像度駆動時には、図８および図９に示すように、高解像度駆動時と同様に、２相化された映像信号（映像信号ＤＡＴ１、映像信号ＤＡＴ２）が入力され、２相展開してデータ信号線ＳＬに映像信号を取込み出力するようになっている一方、隣り合うデータ信号線ＳＬが同じタイミングで同じ映像信号をサンプリングするようになるので、映像信号の周波数は高解像度駆動時の２分の１となる。これにより、さらに、映像信号を高速でサンプリングする必要がなくなるので、シフトレジスタＳＲの動作速度を低くすることが可能となり、結果として、高解像度駆動時より大幅にデータ信号線駆動回路３の消費電力を低減させることができる。
【０１３０】
さらに、本実施の形態のデータ信号線駆動回路３では、低解像度駆動時には、シフトレジスタＳＲが１段置きに作動するように制御されているので、高解像度駆動時の半分のシフトレジスタＳＲが動作しているだけなので、高解像度駆動時に比べて、該データ信号線駆動回路３における消費電力をさらに低減することができる。
【０１３１】
しかも、上記構成をとることにより、解像度切替機能が実現できるだけでなく、高解像度駆動時の場合、従来のデータ信号線駆動回路では、ブロック単位で映像信号をデータ信号線に取り込む構成をとった場合、ブロックの端部分と真中部分のデータ信号線に対する、隣接するデータ信号線の影響が異なるため、ブロックの端部分に表示上で縞が発生し表示品位を悪くしてしまうという問題があるが、上記構成の場合、ブロック全域におけるデータ信号線に対しての隣接するデータ信号線の影響を均一化できるため表示品位の劣化を抑えることもできる。
【０１３２】
ところで、上記の構成のデータ信号線駆動回路３では、低解像度駆動時にシフトレジスタＳＲを１段置きに作動させるために、スイッチング素子１４〜１６を設けている。これらスイッチング素子は、通常、トランジスタで構成されているので、データ信号線駆動回路全体でのトランジスタ数が非常に多くなり、この結果、回路の大型化を招く虞がある。
【０１３３】
そこで、以下の実施の形態２では、消費電力については、前記実施の形態１よりも低減させることはできないが、設けるトランジスタの数を減らして、回路の小型化が可能なデータ信号線駆動回路について説明する。
【０１３４】
〔実施の形態２〕
本発明の他の実施の形態について説明すれば、以下の通りである。なお、本実施の形態では、前記実施の形態と同一機能を有する部材には、同一符号を付記し、その説明は省略する。
【０１３５】
本実施の形態に係る画像表示装置は、前記実施の形態１の図２に示す画像表示装置と同じであり、異なるのは、データ信号線駆動回路３に代えて、図１３に示すデータ信号線駆動回路４３を備えている点である。
【０１３６】
上記データ信号線駆動回路４３は、前記実施の形態１のデータ信号線駆動回路３に比べて、シフトレジスタＳＲ間にスイッチング素子が設けられていない構成となっている。したがって、データ信号線駆動回路４３では、データ信号線駆動回路３に比べてスイッチング素子を構成するトランジスタの分だけ、回路規模を小さくすることができる。
【０１３７】
上記データ信号線駆動回路４３には、データ信号線駆動回路３と同様に、駆動切替回路１７が設けられており、駆動切替制御信号ＭＳＥＬによってオン・オフ状態が制御されている。すなわち、駆動切替回路１７がオン状態のとき、シフトレジスタＳＲ１の出力信号Ｏ１は、波形整形回路ＳＭＰ１と波形整形回路ＳＭＰ２とに入力されるようになり、シフトレジスタＳＲ２の出力信号Ｏ２が波形整形回路ＳＭＰ２に出力できないようになっている。また、駆動切替回路１７がオフ状態のとき、シフトレジスタＳＲ１の出力信号Ｏ１は、波形整形回路ＳＭＰ１のみに出力され、シフトレジスタＳＲ２の出力信号Ｏ２は、波形整形回路ＳＭＰ２に出力されるようになる。シフトレジスタＳＲ３とシフトレジスタＳＲ４との間の関係も、シフトレジスタＳＲ１とシフトレジスタＳＲ２と同様に駆動切替回路１７のオン・オフ状態によって、シフトレジスタＳＲからの出力信号の出力先が決定される。
【０１３８】
ここで、高解像度駆動時のデータ信号線駆動回路４３の動作と、低解像度駆動時のデータ信号線駆動回路４３の動作とについて以下に説明する。
【０１３９】
まず、高解像度駆動時のデータ信号線駆動回路４３の動作について、図１４および図１５を参照しながら説明する。図１４は、データ信号線駆動回路４３の概略ブロック図を示し、図１５は、高解像度駆動時のデータ信号線駆動回路４３における各種信号のタイミングチャートを示す。
【０１４０】
ここで、データ信号線駆動回路４３の映像信号線１１に入力される映像信号ＤＡＴ１および映像信号線１２に入力される映像信号ＤＡＴ２は、原信号であるデジタル映像信号（ＤＡＴＡ１、２、３、４、５、６、７、８、９、１０、…）を、各ＤＡＴＡの順番をサンプリングに適した順番に変更した後、アナログ信号に変換したものである。この映像信号ＤＡＴ１および映像信号ＤＡＴ２の詳細については、実施の形態１と同様なものである。
【０１４１】
高解像度駆動時には、図１５に示すタイミングチャートのように、駆動切替制御信号ＭＳＥＬがローレベルとなるので、駆動切替回路１７がオフ状態となり、図１４に示すように、各シフトレジスタＳＲからの出力信号は、それぞれに対応した波形整形回路ＳＭＰのみに出力されるようになる。例えば、シフトレジスタＳＲ１の出力信号Ｏ１は、波形整形回路ＳＭＰ１のみに出力され、シフトレジスタＳＲ２の出力信号Ｏ２は、波形整形回路ＳＭＰ２に出力され、シフトレジスタＳＲ３の出力信号Ｏ３は、波形整形回路ＳＭＰ３のみに出力され、シフトレジスタＳＲ４の出力信号Ｏ４は、波形整形回路ＳＭＰ４に出力される。
【０１４２】
このようにして、シフトレジスタＳＲが順次駆動されることで、波形整形回路ＳＭＰ１も順次駆動され、データ信号線ＳＬが一つ置きに同時に駆動されるようになる。例えば、図１４において、シフトレジスタＳＲ１が駆動されると波形整形回路ＳＭＰ１からサンプリングパルスがデータ信号線ＳＬ１とデータ信号線ＳＬ３の各スイッチング素子１３に入力され、該データ信号線ＳＬ１とＳＬ３とが同時に駆動される。このとき、データ信号線ＳＬ１には、映像信号線１１を流れる映像信号ＤＡＴ１が取り込まれ、データ信号線ＳＬ３には、映像信号線１２を流れる映像信号ＤＡＴ２が取り込まれる。続いて、シフトレジスタＳＲ２が駆動されると波形整形回路ＳＭＰ２からサンプリングパルスがデータ信号線ＳＬ２とデータ信号線ＳＬ４の各スイッチング素子１３に入力され、該データ信号線ＳＬ２とＳＬ４とが同時に駆動される。
【０１４３】
つまり、１段目のシフトレジスタＳＲ１がスタートパルスＳＳＰおよびクロック信号ＳＣＫおよびＳＣＫＢ（ＳＣＫの反転信号であり、図１５では図示していない）によって駆動され、信号Ｏ１を出力する。この出力信号Ｏ１は、波形整形回路ＳＭＰ１のみに出力され、この波形整形回路ＳＭＰ１によって波形整形され、サンプリングパルスＳＭＰ１として、データ信号線ＳＬ１とデータ信号線ＳＬ３の各スイッチング素子１３に送られ、映像信号線１１を流れる映像信号ＤＡＴ１のＤＡＴＡ１と映像信号線１２を流れる映像信号ＤＡＴ２のＤＡＴＡ３とをサンプリングする。
【０１４４】
続いて、次段のシフトレジスタＳＲ２が駆動され、信号Ｏ２を出力する。この出力信号Ｏ２は、波形整形回路ＳＭＰ２のみに出力され、この波形整形回路ＳＭＰ２によって波形整形され、サンプリングパルスＳＭＰ２として、データ信号線ＳＬ２とデータ信号線ＳＬ４の各スイッチング素子１３に送られ、映像信号線１１を流れる映像信号ＤＡＴ１のＤＡＴＡ２と映像信号線１２を流れる映像信号ＤＡＴ２のＤＡＴＡ４とをサンプリングする。
【０１４５】
以下同様にして、シフトレジスタＳＲが順次駆動され、図１４に示す太線で囲まれた部分と、細線で囲まれた部分とが交互に駆動され、隣り合うデータ信号線ＳＬ同士は異なるタイミングでサンプリングされると共に、一つ置きのデータ信号線ＳＬ同士が同じタイミングでサンプリングされる。
【０１４６】
すなわち、図１５に示すように、サンプリングパルスＳＭＰ１によって、データ信号線ＳＬ１とデータ信号線ＳＬ３とによって映像信号ＤＡＴ１（ＤＡＴＡ１）と映像信号ＤＡＴ２（ＤＡＴＡ３）とが同時にサンプリングされ、サンプリングパルスＳＭＰ２によって、データ信号線ＳＬ２とデータ信号線ＳＬ４とによって映像信号ＤＡＴ１（ＤＡＴＡ２）と映像信号ＤＡＴ２（ＤＡＴＡ４）とが同時にサンプリングされる。以下同様にして、映像信号ＤＡＴ１と映像信号ＤＡＴ２とがサンプリングされる。
【０１４７】
このように、高解像度駆動時には、データ信号線ＳＬ１ないしデータ信号線ＳＬｍの全てに異なるＤＡＴＡが取り込まれることになり、画像表示装置における最大解像度（最大水平解像度）での表示が可能となる。
【０１４８】
続いて、低解像度駆動時のデータ信号線駆動回路４３の動作について、図１６および図１７を参照しながら説明する。図１６は、データ信号線駆動回路４３の概略ブロック図を示し、図１７は、低解像度駆動時のデータ信号線駆動回路４３における各種信号のタイミングチャートを示す。
【０１４９】
ここで、データ信号線駆動回路４３の映像信号線１１に入力される映像信号ＤＡＴ１および映像信号線１２に入力される映像信号ＤＡＴ２は、原信号であるデジタル映像信号（ＤＡＴＡ１、２、３、４、５、６、７、８、９、１０、…）を、各ＤＡＴＡの順番をサンプリングに適した順番に変更した後、アナログ信号に変換したものである。この映像信号ＤＡＴ１および映像信号ＤＡＴ２の詳細については、実施の形態１と同様なものである。
【０１５０】
低解像度駆動時には、図１７に示すタイミングチャートのように、駆動切替制御信号ＭＳＥＬがハイレベルとなるので、各駆動切替回路１７がオン状態となる。
【０１５１】
これにより、まず、１段目のシフトレジスタＳＲ１がスタートパルスＳＳＰおよびクロック信号ＳＣＫおよびＳＣＫＢによって駆動され、信号Ｏ１を出力する。この出力信号Ｏ１は、波形整形回路ＳＭＰ１と波形整形回路ＳＭＰ２とに出力され、この波形整形回路ＳＭＰ１、ＳＭＰ２によってそれぞれ波形整形され、サンプリングパルスＳＭＰ１、ＳＭＰ２として、データ信号線ＳＬ１とデータ信号線ＳＬ３およびデータ信号線ＳＬ２とデータ信号線ＳＬ４の各スイッチング素子１３に送られ、映像信号線１１を流れる映像信号ＤＡＴ１のＤＡＴＡ１と映像信号線１２を流れる映像信号ＤＡＴ２のＤＡＴＡ２とをサンプリングする。すなわち、４本のデータ信号線ＳＬが同時に駆動される。
【０１５２】
続いて、次段のシフトレジスタＳＲ２が駆動され、出力信号Ｏ２を出力する。しかし、低解像度駆動時には、該信号Ｏ２は波形整形回路ＳＭＰ２からは切り離されているため、映像信号のサンプリングには寄与しない。さらに次の段のシフトレジスタＳＲ３が駆動され、信号Ｏ３を出力する。この出力信号Ｏ３は、波形整形回路ＳＭＰ３と波形整形回路ＳＭＰ４とに出力され、この波形整形回路ＳＭＰ３、ＳＭＰ４によって波形整形され、サンプリングパルスＳＭＰ３、ＳＭＰ４として、データ信号線ＳＬ５とデータ信号線ＳＬ７およびデータ信号線ＳＬ６とデータ信号線ＳＬ８の各スイッチング素子１３に送られ、映像信号線１１を流れる映像信号ＤＡＴ１のＤＡＴＡ３と映像信号線１２を流れる映像信号ＤＡＴ２のＤＡＴＡ４とをサンプリングする。この場合も、４本のデータ信号線ＳＬが同時に駆動される。
【０１５３】
以下同様にして、シフトレジスタＳＲ４、ＳＲ５と駆動され、出力信号Ｏ５によってサンプリングパルスＳＭＰ５、ＳＭＰ６が生成されるように、１段置きの出力信号によって、同一映像信号線に連続して接続された、隣り合うデータ信号線ＳＬは同じタイミングでサンプリングされる。
【０１５４】
すなわち、図１７に示すように、サンプリングパルスＳＭＰ１、ＳＭＰ２によって、データ信号線ＳＬ１とデータ信号線ＳＬ２とによって映像信号ＤＡＴ１のＤＡＴＡ１がサンプリングされると共に、データ信号線ＳＬ３とデータ信号線ＳＬ４とによって映像信号ＤＡＴ２のＤＡＴＡ２がサンプリングされる。
【０１５５】
このように、低解像度駆動時には、データ信号線ＳＬ１ないしデータ信号線ＳＬｍのうち、２本ずつに同じＤＡＴＡが取り込まれることになり、画像表示装置における最大解像度（最大水平解像度）の１／２の水平解像度の映像信号の表示が可能となる。
【０１５６】
なお、上記データ信号線駆動回路４３において、低解像度駆動時に、各シフトレジスタＳＲは、１段置きに波形整形回路ＳＭＰに出力信号を供給するようになっているが、波形整形回路ＳＭＰに出力信号を供給しないシフトレジスタＳＲは動作を停止していない。したがって、本実施の形態にかかるデータ信号線駆動回路４３は、前記実施の形態１のデータ信号線駆動回路３よりも低解像度駆動時の消費電力を低減できるものではない。しかしながら、データ信号線駆動回路４３では、データ信号線駆動回路３と同様に、低解像度駆動時においても２相展開が行なわれている一方、隣り合うデータ信号線ＳＬが同じタイミングで同じ映像信号をサンプリングするようになるので、高解像度駆動時に比べて消費電力の低減を図ることができる。
【０１５７】
上記の説明では、高解像度の映像信号を高解像度の表示装置に入力して表示させる場合と、低解像度の映像信号を高解像度の表示装置に入力して適切に表示させる場合とについて説明したが、以下では、高解像度の映像信号を低解像度の映像信号を表示させる低解像度表示モードで表示装置に表示させる例について説明する。
【０１５８】
この場合、駆動切替制御信号ＭＳＥＬは、ハイレベルとなり、データ信号線駆動回路は、低解像度表示モードとなる。しかしながら、入力される映像信号が高解像度であり、映像信号ＤＡＴ１、ＤＡＴ２とをそれぞれ連続して入力するようになっているので、各映像信号ＤＡＴ１、ＤＡＴ２は、図１８に示すように、一つ置きに選択される。
【０１５９】
このように、高解像度の映像信号を低解像度の表示モードで動作するデータ信号線駆動回路に入力することで、データ信号線駆動回路の外部において高解像度の映像信号を低解像度の映像信号に変換する必要がなくなるので、回路規模を小さくできると共に、低解像度化に伴う消費電力の低減を図ることができる。
【０１６０】
本実施の形態にかかるデータ信号線駆動回路によれば、高解像度駆動時と低解像度駆動時との切替に必要な回路構成が従来のものとほとんど同じでよく、データ信号線と映像信号線との接続状態が異なるだけでよいので、回路規模を大きくすることなく、高解像度駆動時はもとより低解像度駆動時においても多相展開を行うことができる。これにより、従来のデータ信号線駆動回路に比べて消費電力の低減を図ることができる。
【０１６１】
ここで、前記実施の形態１のデータ信号線駆動回路（図１）と、前記実施の形態２のデータ信号線駆動回路（図１３）と、従来のデータ信号線駆動回路（図２２）との周波数の差異について、以下に示す表１を参照しながら以下に説明する。
【０１６２】
なお、何れのデータ信号線駆動回路においても、２相展開した場合を想定したものとする。また、何れのデータ信号線駆動回路においても高解像度駆動時においては、ドット周波数比、すなわち映像信号の周波数は、相展開の数分の１にすることができるので、高解像度駆動時におけるドット周波数比を１とする。
【０１６３】
【表１】
2004163623.tif 000003
【０１６４】
表１からわかるように、データ信号線駆動回路での消費電力比に差が生じた。ここでの消費電力比とは、高解像度駆動時の消費電力／低解像度駆動時の消費電力を示す。
【０１６５】
図１に示すデータ信号線駆動回路では、低解像度駆動時において、相展開を行いがら隣接する２本のデータ信号線に同じ映像信号を流すようになっているので、ドット周波数比は、高解像度駆動時の１／２となる。つまり、低解像度駆動時の映像信号の周波数は、高解像度駆動時の映像信号の周波数の１／２となる。
【０１６６】
図１３に示すデータ信号線駆動回路では、低解像度駆動時において、相展開を行いながら隣接する２本のデータ信号線に同じ映像信号を流すようになっているので、図１に示すデータ信号線駆動回路と同様に、ドット周波数比は、高解像度駆動時の１／２となる。つまり、低解像度駆動時の映像信号の周波数は、高解像度駆動時の映像信号の周波数の１／２となる。しかしながら、図１７に示すように、図１３に示すデータ信号線駆動回路では、低解像度駆動時においては、高解像度駆動時と同じように、全段のシフトレジスタが動作しており、停止していない。このため、図１に示すデータ信号線駆動回路に比べて消費電力が多くなる。つまり、図１に示すデータ信号線駆動回路に比べて消費電力比は小さくなる。
【０１６７】
また、図１３に示すデータ信号線駆動回路では、高解像度の映像信号を低解像度駆動時の表示モードで表示させる場合には、当然、高解像度駆動時のドット周波数比と同じになる。
【０１６８】
上記２つのデータ信号線駆動回路に対して、図２２に示すデータ信号線駆動回路では、低解像度駆動時には、図２５に示すように、２本の映像信号線に同じ映像信号を流す必要があるので、２相展開できない。このため、ドット周波数比を大きくすることができず、高解像度駆動時と同じになるので、消費電力比は、高解像度駆動時と同じになる。
【０１６９】
以上のことから、本発明のデータ信号線駆動回路によれば、高解像度駆動時よりも低解像度駆動時のほうが消費電力が少なくて済むようにすることができる。
【０１７０】
〔実施の形態３〕
前記各実施の形態では、モノクロ表示の場合を想定したデータ信号線駆動回路について説明したが、これに限定されるものではなく、複数のカラー信号を含む映像信号によるカラー表示、例えばＲＧＢの３色によるカラー表示の場合のデータ信号線駆動回路にも適用できる。
【０１７１】
ここで、カラー表示に適用した場合のデータ信号線の構成について、図１９および図２０を参照しながら以下に説明する。図１９は、本発明を適用したデータ信号線駆動回路の要部のブロック図を示し、図２０は、従来のデータ信号線駆動回路の要部のブロック図を示す。
【０１７２】
本発明を適用したデータ信号線駆動回路では、図１９に示すように、３色（例えば、ＲＧＢ）のそれぞれの映像データを出力する３本のデータ信号線を１組とし、隣り合う２組のデータ信号線において、第１色（例えば赤色）用の映像データを出力するデータ信号線同士は同じ第１色用の映像信号線、第２色（例えば緑色）用の映像データを出力するデータ信号線同士は同じ第２色用の映像信号線、第３色（例えば青色）用の映像データを出力するデータ信号線同士は同じ第３色用の映像信号線に接続されている。この場合、２相展開なので、連続した２組の３色のそれぞれの映像データを出力するデータ信号線が、２組とびに同じ映像信号線に接続されている。
【０１７３】
ここでは、２相展開なので、前記実施の形態１と同様に、図１に示す映像信号ＤＡＴ１、ＤＡＴ２が２本の映像信号線に入力されることになる。しかしながら、本実施の形態においては、ＲＧＢの３つのカラー信号を有する映像信号を対象にしているため、図１９に示すように、映像信号線は、３つのカラー信号に対応して３つに分割された構成となっている。この分割された映像信号線を、以下、分割映像信号線と称する。
【０１７４】
すなわち、上記映像信号ＤＡＴ１は、ＲＤ１、ＧＤ１、ＢＤ１の３つのカラー信号を含み、上記映像信号ＤＡＴ２は、ＲＤ２、ＧＤ２、ＢＤ２の３つのカラー信号を含む。これにより、各カラー信号は、それぞれに対応した分割映像信号線に入力されるようになっている。ここで、映像信号ＤＡＴ１のカラー信号ＲＤ１は、分割映像信号線１１ｒに入力され、カラー信号ＧＤ１は、分割映像信号線１１ｇに入力され、カラー信号ＢＤ１は、分割映像信号線１１ｂに入力される。また、映像信号ＤＡＴ２のカラー信号ＲＤ２は、分割映像信号線１２ｒに入力され、カラー信号ＧＤ２は、分割映像信号線１２ｇに入力され、カラー信号ＢＤ２は、分割映像信号線１２ｂに入力される。
【０１７５】
したがって、本実施の形態におけるデータ信号線駆動回路は、各分割映像信号線に所定本数のデータ信号線がカラー信号毎に連続して接続されてデータ信号線群を形成し、このデータ信号線群を映像信号線数分集めて１ブロックとし、前記実施の形態１と同様に、ブロック単位で映像信号線からデータ信号線へ映像信号を取り込む映像信号取込部（波形成形回路ＳＭＰ１等）を有した構成となっている。
【０１７６】
図１９では、映像信号ＤＡＴ１の各カラー信号が入力される分割映像信号線の１つである分割映像信号線１１ｒには、データ信号線ＲＳＬ１、ＲＳＬ２が接続され、また、分割映像信号線１１ｇには、データ信号線ＧＳＬ１、ＧＳＬ２が接続され、さらに、分割映像信号線１１ｂには、データ信号線ＢＧＬ１、ＢＧＬ２が接続され、これら６本のデータ信号線でデータ信号線群を形成している。
【０１７７】
また、映像信号ＤＡＴ２の各カラー信号が入力される分割映像信号線の１つである分割映像信号線１２ｒには、データ信号線ＲＳＬ３、ＲＳＬ４が接続され、また、分割映像信号線１２ｇには、データ信号線ＧＳＬ３、ＧＳＬ４が接続され、さらに、分割映像信号線１２ｂには、データ信号線ＢＧＬ３、ＢＧＬ４が接続され、これら６本のデータ信号線でデータ信号線群を形成している。
【０１７８】
上記の２つのデータ信号線群を１ブロックと考える。ここで、映像信号の種類数分（映像信号ＤＡＴ１、ＤＡＴ２の２種類分）、すなわち２組の３色のデータ信号線群を映像入力の単位を示す１ブロックとしている。
【０１７９】
したがって、この２組の３色のデータ信号線群それぞれに属するそれぞれの映像データを出力するデータ信号線は、異なる波形整形回路からの信号によって映像信号を取り込むようになっている。ここで、図１９に示すデータ信号線駆動回路の基本的な動作は、データ信号線駆動回路３、４３と同様なものであるため、その説明を省略する。
【０１８０】
これに対して、従来のデータ信号線駆動回路では、図２０に示すように、３色（例えば、ＲＧＢ）のそれぞれの映像データを出力する３本のデータ信号線を１組とし、隣り合う２組のデータ信号線において、第１色（例えば赤色）用の映像データを出力するデータ信号線同士は異なる第１色用の映像信号線、第２色（例えば緑色）用の映像データを出力するデータ信号線同士は異なる第２色用の映像信号線、第３色（例えば青色）用の映像データを出力するデータ信号線同士は異なる第３色用の映像信号線に接続されている。この場合、２相展開なので、連続した２組の３色のそれぞれの映像データを出力するデータ信号線が異なる映像信号線に接続されている。ここで、図２０に示すデータ信号線駆動回路の基本的な動作は、図２２に示すデータ信号線駆動回路と同様なものであるため、その説明を省略する。
【０１８１】
従って、図１９に示すデータ信号線駆動回路の場合には、図２０に示すデータ信号線駆動回路とは異なり、低解像度駆動時においても２相展開が行なわれている一方、隣り合う２組のデータ信号線が同じタイミングで同じ映像信号をサンプリングするようになるので、高解像度駆動時に比べて映像信号の周波数を低くすることができる。
【０１８２】
また、シフトレジスタと波形整形回路との関係を、図１に示すデータ信号線駆動回路のようにすれば、低解像度駆動時には、必要なシフトレジスタのみを作動させることができるので、より消費電力の低減を図ることができる。
【０１８３】
以上のように、映像信号が、モノクロの場合であっても、カラーの場合であっても、本発明の構成であれば、高解像度駆動時に比べて低解像度駆動時の消費電力の低減を図ることができる。
【０１８４】
ここで、上記の実施の形態３では、映像信号として３色のカラー映像信号を用いた場合について説明したが、この３色のカラー映像信号は、赤・緑・青の３色に限らず、例えば、シラン・マゼンダ・イエローでも構わないし、４色のカラー映像信号であっても、それ以上のカラー映像信号であっても構わない。
【０１８５】
なお、上記の各実施の形態では、映像信号を２相展開した場合について説明したが、３相展開であっても、それ以上の多相展開であっても同様に実現することが可能である。
【０１８６】
また、データ信号線の分岐数、つまり、データ信号線群の本数を２本としているが、３本、あるいはそれ以上であってもかまわない。例えば、３本であれば、解像度を表示部の有する最大解像度（高解像度）の３分の１にすることができる。
【０１８７】
また、上記の各実施の形態では、アナログ映像信号をサンプリングする場合について説明したが、それに限定されず、デジタル映像信号をサンプリングし、そのサンプリングの後にアナログ映像信号に変換する場合にも適用することが可能である。その場合でも、多相化されたデジタル映像信号を複数の映像信号線を通して各列毎にサンプリングし、そのサンプリングしたデジタル映像信号をアナログ映像信号に変換して複数のデータ信号線に取り込んでいるため、特許請求の範囲に記した、多相化された映像信号を複数の映像信号線を通して複数のデータ信号線に取り込むように各データ信号線を駆動することを行っていることに含まれる。
【０１８８】
また、表示部において、データ信号線駆動回路の解像度変換について説明したが、本来は、走査信号線駆動回路においても解像度変換の処理がなされている。例えば、高解像度駆動時の２分の１の解像度（低解像度）の映像信号を表示部にて表示させる場合には、データ信号線を２本ずつ選択するように、走査信号線かも２本ずつ選択するように走査信号線駆動回路において制御されている。
【０１８９】
このようにして、データ信号線駆動回路において２分の１の解像度に変換された映像信号は、走査信号線においても２分の１の解像度に変換されるので、表示画像としては高解像度時の４分の１の解像度の画像となる。
【０１９０】
なお、上記の各実施の形態では、いずれも特許請求の範囲で記した、多相化された映像信号を複数の映像信号線を通して複数のデータ信号線に取り込むように各データ信号線を駆動することを行っており、さらに、各映像信号線には、所定本数連続して接続されたデータ信号線からデータ信号線群が形成され、異なる映像信号線に形成されたデータ信号線群を映像信号線数分集めて１ブロックとしたとき、該ブロック単位で、映像信号からデータ信号線へ映像信号を取り込むことを行なっている。特に、上記の実施の形態３について説明すると、多相化された映像信号として、３色のカラー映像信号のそれぞれが２相化された映像信号となり、そのうちの１色のカラー映像信号の２相化された映像信号をみると、その２相化された映像信号を２本の映像信号線を通して複数のデータ信号線に取り込んでおり、１本の映像信号線に（その色データを出力するためのデータ信号線のうち）２本連続して接続されたデータ信号線からデータ信号線群が形成され、２本の映像信号線に形成されたデータ信号線群を２本の映像信号線分集めて１ブロックとしたとき、そのブロック単位で、映像信号線からデータ信号線へ映像信号を取り込むことを行っている。以上のことを他の２色のカラー映像信号に対しても行っており、上記の実施の形態３に関して、さらに特許請求の範囲を限定的に記すと、上記ブロック内のデータ信号線群は、データ信号線に取り込む映像信号に含まれる色数を１セットしたデータ信号線を所定セット数集めたものであるということになる。
【０１９１】
本発明のデータ信号線駆動回路を備えた画像表示装置は、マトリクス状に配置された複数の画素と該画素の各列に配置された複数のデータ信号線及び該画素の各行に対応して配置された複数の走査信号線と各走査信号線に供給される走査信号に同期して各データ信号線から各画素に画像表示のための映像信号を取りこみ保持する表示部と、該複数のデータ信号線に所定のタイミング信号に同期して、映像信号を出力するデータ信号線駆動回路と該複数の走査信号線に所定のタイミング信号に同期して走査信号を出力する走査信号線駆動回路を備え、映像信号が多相化されて各々が独立の映像信号線を通して供給されるマトリクス型画像表示装置において、前記データ信号線駆動回路は、表示する画像の水平解像度を該データ信号線駆動回路内にて変化させることができることを特徴とするものであってもよい。
【０１９２】
この場合、上記特徴を備えることにより、使用状況に応じた解像度表示が可能となる汎用性の高いパネルが低コストにて得られる。
【０１９３】
また、上記画像表示装置において、上記データ信号線駆動回路は、多相化された映像信号をブロック単位で各映像信号線からデータ信号線へデータを取り込み、かつ、そのブロック内では、隣り合う複数の信号線からなる信号線セットもしくは個々の信号線と、隣接する前記信号線セットもしくは個々の信号線が異なるタイミングで駆動することができるようにしてもよい。
【０１９４】
この場合、上記構成をとることにより、解像度切替機能が実現できる。また、通常、高解像度駆動時にブロック単位で映像信号をデータ信号線に取り込む構成をとった場合、ブロックの端部分と真中部分のデータ信号線に対する、隣接するデータ信号線の影響が異なるため、ブロックの端部分に表示上で縞が発生し表示品位を悪くしてしまうという問題があるが、上記構成の場合、ブロック全域における信号線または信号線セットに対しての隣接する信号線または信号線セットの影響を均一化できるため表示品位の劣化を抑えることもできる。
【０１９５】
さらに、上記画像表示装置において、上記データ信号線駆動回路は、ブロック単位で各映像信号線からデータ信号線へデータを取り込み、かつ、そのブロック内では、隣り合う複数の信号線からなる信号線セットもしくは個々の信号線と、隣接する前記信号線セットもしくは個々の信号線を異なるタイミングで駆動する駆動法と、ブロック単位で各映像信号線からデータ信号線へデータを取り込み、かつ、そのブロック内で、隣り合う複数の信号線からなる信号線セットもしくは個々の信号線と、隣接する前記信号線セットもしくは個々の信号線を同じタイミングで駆動する駆動法とを任意に切り換えることができる機能をもつようにしてもよい。
【０１９６】
この場合、隣り合う複数の信号線からなる信号線セットもしくは個々信号の信号線の駆動タイミングを切り換えることにより、水平解像度を切り換える。すなわち、解像度切替機能を実現する。
【０１９７】
また、上記データ信号線駆動回路において、異なるタイミングで駆動される、隣り合う複数の信号線からなる信号線セットもしくは個々の信号線と、隣接する前記信号線セットもしくは個々の信号線で、前記信号線セットの場合は、信号線セット内のそれぞれの信号線が隣接し異なるタイミングで駆動される信号線セット内のそれぞれの信号線と合わせて２本以上、個々の信号線の場合は、異なるタイミングで駆動され隣り合う信号線が２本以上、共通の映像信号線に接続されていてもよい。
【０１９８】
この場合、上記特徴を備えることにより、一本の信号線より２本以上のデータ信号線へ同一データを同タイミングにて書きこむことができる。すなわち、低解像度表示が容易に実現できる。
【０１９９】
また、上記データ信号線駆動回路において、上記駆動法切り換えを行った際、映像信号線からデータ信号線へ映像信号を取り込むためのタイミングパルスを生成するシフトレジスタの駆動段数が異なるようにしてもよい。
【０２００】
この場合、上記特徴を備えることにより、表示解像度によってデータ信号線駆動部を変化させ、最適化を図ることによって、回路動作マージンの拡大や駆動周波数の低下といったメリットが生じる。
【０２０１】
さらに、上記データ信号線駆動回路において、上記駆動法切り換えを行ない、隣り合う複数の信号線からなる信号線セットもしくは個々の信号線と、隣接する前記信号線セットもしくは個々の信号線を同じタイミングで駆動した際に、映像信号線からデータ信号線へ映像信号を取り込むためのタイミングパルスを生成する回路の一部が停止状態に置かれることを特徴としている。
【０２０２】
この場合、上記特徴を備えることにより、表示解像度によってデータ信号線駆動部を変化させ、駆動部の最適化最小化を図ることによって、それぞれの表示解像度に応じて回路の消費電力を抑制することができる。
【０２０３】
また、上記データ信号線駆動回路において、上記駆動法切り換え機能により表示される画像の水平解像度を前記データ信号線駆動回路内にて変化させた際に、外部より入力される映像信号の展開相数が不変であってもよい。
【０２０４】
この場合、上記特徴を備えることにより、高解像度表示に対応すべく敷設されている映像信号線を、低解像度表示時にも有効に活用することができ、その結果、データ信号線駆動回路の駆動周波数低減ならびに消費電力の低減を図ることができる。
【０２０５】
また、上記データ信号線駆動回路において、上記駆動法切り換えを行った際に、外部より入力されるデータ信号線駆動回路用の制御信号の周波数が異なるようにしてもよい。
【０２０６】
この場合、データ信号線駆動回路ならびに該データ信号線駆動回路や走査信号線駆動回路の制御信号もしくは映像信号を生成する外部回路における消費電力を表示解像度に応じて抑制することが可能となる。
【０２０７】
また、上記画像表示装置において、上記データ信号線駆動回路と上記走査信号線駆動回路と上記画素が同一基板上に形成されていてもよい。
【０２０８】
この場合、上記機能を有するデータ信号線駆動回路を、走査信号線駆動回路ならびに画素と同一基板上に形成することにより実装に伴うコストを低減することができると共に、信頼性の向上を図ることができる。
【０２０９】
また、上記画像表示装置において、上記データ信号線駆動回路と上記走査信号線駆動回路と上記画素とを構成する能動素子が、多結晶シリコン薄膜トランジスタであってもよい。
【０２１０】
この場合、能動素子として、多結晶シリコン薄膜トランジスタを用いることにより、駆動回路と画素を同一基板上に同一プロセスにて形成することが可能となるため、製造コストを低減することができる。
【０２１１】
また、上記画像表示装置において、上記能動素子が、ガラス基板上に、６００℃以下のプロセスで形成されていてもよい。
【０２１２】
この場合、安価な低融点のガラス基板を使用することが可能となり、画像表示装置を低コストで提供できる。
【０２１３】
【発明の効果】
以上のように、本発明のデータ信号線駆動方法は、多相化された映像信号を複数の映像信号線を通して各データ信号線に取り込むように各データ信号線を駆動するデータ信号線駆動方法において、上記映像信号線に所定本数のデータ信号線が連続して接続されたデータ信号線群を、映像信号線数分集めて１ブロックとし、上記ブロック単位で映像信号線からデータ信号線へ映像信号を取り込む構成である。
【０２１４】
それゆえ、ブロック単位で映像信号線からデータ信号線へ映像信号を取り込むことで、ブロック内では、データ信号線群それぞれに異なる映像信号線からの映像信号が取り込まれることになる。
【０２１５】
これにより、ブロック内の各データ信号線群のデータ信号線をそれぞれ１本ずつ同時に駆動する場合であっても、各データ信号線群の全てのデータ信号線を同時に駆動する場合であっても、常に、各映像信号線には異なる映像信号を転送すること（多相展開）が可能となるので、高解像度駆動を行う場合に比べて低解像駆動を行う場合の消費電力を抑制することができるという効果を奏する。
【０２１６】
また、上記映像信号が複数のカラー信号を有する場合には、以下のようなデータ信号線駆動方法が考えられる。
【０２１７】
すなわち、本発明のデータ信号線駆動方法は、複数のカラー信号を有する映像信号を、多相化して映像信号線を通して複数のデータ信号線に取り込むように各データ信号線を駆動するデータ信号線駆動方法であって、各映像信号線は、それぞれカラー信号毎に分割された複数の分割映像信号線からなり、各分割映像信号線に所定本数のデータ信号線がカラー信号毎に連続して接続されたデータ信号線群を、映像信号線数分集めて１ブロックとし、上記ブロック単位で映像信号線からデータ信号線へ映像信号を取り込むようにしてもよい。
【０２１８】
この場合にも、常に、各映像信号線には異なる映像信号を転送すること（多相展開）が可能となるので、高解像度駆動を行う場合に比べて低解像駆動を行う場合の消費電力を抑制することができるという効果を奏する。
【０２１９】
また、本発明のデータ信号線駆動回路は、以上のように、多相化された映像信号を複数の映像信号線を通して各データ信号線に取り込むように各データ信号線を駆動するデータ信号線駆動回路において、各映像信号線には、所定本数連続して接続されたデータ信号線からなるデータ信号線群が形成され、各映像信号線に形成されたデータ信号線群を映像信号線数分集めて１ブロックとしたき、該ブロック単位で、映像信号線からデータ信号線へ映像信号を取り込む映像信号取込部を有している構成である。
【０２２０】
上記の構成によれば、映像信号取込部によって、ブロック単位で映像信号線からデータ信号線へ映像信号が取り込まれるので、ブロック内では、データ信号線群それぞれに異なる映像信号線からの映像信号が取り込まれることになる。
【０２２１】
これにより、ブロック内の各データ信号線群のデータ信号線をそれぞれ１本ずつ同時に駆動する場合であっても、各データ信号線群の全てのデータ信号線を同時に駆動する場合であっても、常に、各映像信号線には異なる映像信号を転送すること（多相展開）が可能となるので、高解像度駆動を行う場合に比べて低解像駆動を行う場合の消費電力を抑制することができるという効果を奏する。
【０２２２】
また、映像信号が複数のカラー信号を含んでいる場合には、以下のようなデータ信号線駆動回路が考えられる。
【０２２３】
すなわち、本発明のデータ信号線駆動回路は、複数のカラー信号を有する映像信号を、多相化して映像信号線を通して複数のデータ信号線に取り込むように各データ信号線を駆動するデータ信号線駆動回路であって、各映像信号線は、それぞれカラー信号毎に分割された複数の分割映像信号線からなり、各分割映像信号線に所定本数のデータ信号線がカラー信号毎に連続して接続されたデータ信号線群を、映像信号線数分集めて１ブロックとしたとき、上記ブロック単位で映像信号線からデータ信号線へ映像信号を取り込む映像信号取込部を有していてもよい。
【０２２４】
この場合にも、常に、各映像信号線には異なる映像信号を転送すること（多相展開）が可能となるので、高解像度駆動を行う場合に比べて低解像駆動を行う場合の消費電力を抑制することができるという効果を奏する。
【０２２５】
上記映像信号取込部は、ブロック内の各データ信号線群のデータ信号線をそれぞれ１本ずつ同時に駆動する第１駆動と、各データ信号線群の全てのデータ信号線を同時に駆動する第２駆動とを切り替える駆動切替手段を備えていてもよい。
【０２２６】
この場合、ブロック内の各データ信号線群のデータ信号線をそれぞれ１本ずつ同時に駆動する第１駆動（高解像度駆動）と、各データ信号線群の全てのデータ信号線を同時に駆動する第２駆動（低解像度駆動）とを任意に切り替える駆動切替手段を備えることで、データ信号線に取り込む信号の解像度を任意に切り替える機能を有することになる。
【０２２７】
これにより、例えば、高解像度の映像信号をデータ信号線に取り込む場合、通常、ブロック内の各データ信号線群のデータ信号線をそれぞれ１本ずつ同時に駆動する第１駆動が採用されるが、高解像度の映像信号を、各データ信号線群の全てのデータ信号線を同時に駆動する第２駆動を採用して映像信号をデータ信号線に取り込むことができるという効果を奏する。
【０２２８】
上記映像信号取込部は、映像信号線からデータ信号線へ映像信号を取り込むためのタイミングパルスを生成するシフトレジスタを備え、上記駆動切替手段は、第１駆動と第２駆動とを切り替える際に、上記シフトレジスタの作動する段数を、第１駆動と第２駆動とで異ならせるようにしてもよい。
【０２２９】
この場合、第１駆動で作動するシフトレジスタの段数と、第２駆動で作動するシフトレジスタの段数とが異なるので、各駆動において消費電力の最適化を図ることができる。例えば、第１駆動のように、ブロック内のデータ信号線群のデータ信号線を１つずつ同時に駆動する場合には、ブロック内のデータ信号線群の数だけシフトレジスタを作動させる必要があるが、第２駆動のように、ブロック内のデータ信号線群の全てのデータ信号線を同時に駆動させる場合には、１つのシフトレジスタを作動させれば済む。このような場合に、シフトレジスタの作動する段数を第１駆動と第２駆動とで切り替えるようにすれば、データ信号線の駆動に必要のないシフトレジスタを作動させる必要がなくなるので、消費電力の低減を図ることができるという効果を奏する。
【０２３０】
具体的には、上記映像信号取込部は、駆動切替手段によって切り替えられた駆動によりデータ信号線の駆動に必要のないシフトレジスタを停止させる停止手段を備えていてもよい。
【０２３１】
また、上記ブロック内のデータ信号線群は、データ信号線に取り込む映像信号に含まれる色数を１セットとしたデータ信号線を所定セット数集めたものであってもよい。
【０２３２】
この場合、映像信号がカラーの場合には、色数は通常３であり、ＲＧＢの３本のデータ信号線が１セットとなり、また、映像信号がモノクロの場合には、色数は１であり、１本のデータ信号線が１セットとなるので、カラーの場合でもモノクロの場合でも、高解像度駆動時の場合に比べて低解像度駆動時の場合の消費電力が抑制でき、結果として、データ信号線駆動回路の消費電力の低減を図ることができる。
【０２３３】
本発明の表示装置は、以上のように、複数のデータ信号線と、これらデータ信号線に交差する複数の走査信号線と、上記データ信号線と走査信号線との各交差部に設けられた画素とを有し、走査信号線から供給される走査信号に同期して各データ信号線から各画素に画像表示のための映像信号を取込み保持する表示パネルと、上記複数のデータ信号線に所定のタイミング信号に同期して、映像信号を出力するデータ信号線駆動回路と、上記複数の走査信号線に所定のタイミングに同期して走査信号を出力する走査信号線駆動回路とを備え、上記映像信号が多相化された各々が複数の映像信号線を通じて、上記データ信号線に供給される表示装置において、上記データ信号線駆動回路は、上記の何れのデータ信号線駆動回路であってもよい。
【０２３４】
それゆえ、映像信号が高解像度であっても、低解像度であっても、多相展開で表示することが可能となるので、高解像度駆動を行う場合に比べて低解像駆動を行う場合の消費電力を抑制することができ、結果として、表示装置全体の消費電力の低減を図ることができる。
【０２３５】
しかも、高解像度駆動時の場合、従来のデータ信号線駆動回路では、ブロック単位で映像信号をデータ信号線に取り込む構成をとった場合、ブロックの端部分と真中部分のデータ信号線に対する、隣接するデータ信号線の影響が異なるため、ブロックの端部分に表示上で縞が発生し表示品位を悪くしてしまうという問題があるが、上記構成の場合、ブロック全域におけるデータ信号線に対しての隣接するデータ信号線の影響を均一化できるため表示品位の劣化を抑えることもできるという効果を奏する。
【０２３６】
上記データ信号線駆動回路、上記走査線駆動回路、上記画素が同一基板上に形成されていてもよい。
【０２３７】
このように、上記機能を有するデータ信号線駆動回路を、走査信号線駆動回路ならびに画素と同一基板上に形成することにより、実装に伴うコストを低減することができると共に、信頼性の向上を図ることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態にかかるデータ信号線駆動回路の概略ブロック図である。
【図２】図１に示すデータ信号線駆動回路を備えた画像表示装置の概略ブロック図である。
【図３】（ａ）〜（ｋ）は、図２に示す画像表示装置の画素を構成するＴＦＴの製造工程を示す図である。
【図４】図２に示す画像表示装置の画素を構成するＴＦＴの断面図である。
【図５】図２に示す画像表示装置の画素の概略構成図である。
【図６】図１に示すデータ信号線駆動回路の高解像度駆動時の状態を示す図である。
【図７】図１に示すデータ信号線駆動回路の高解像度駆動時の各種信号のタイミングチャートである。
【図８】図１に示すデータ信号線駆動回路の低解像度駆動時の状態を示す図である。
【図９】図１に示すデータ信号線駆動回路の低解像度駆動時の各種信号のタイミングチャートである。
【図１０】（ａ）は原映像信号を示し、（ｂ）は従来の多相化状態の映像信号を示し、（ｃ）は本発明で使用する映像信号を示す図である。
【図１１】図１０（ａ）に示す信号を、図１０（ｂ）に示す信号に変換する第１変換回路の概略ブロック図である。
【図１２】図１０（ａ）に示す信号を、図１０（ｃ）に示す信号に変換する第２変換回路の概略ブロック図である。
【図１３】本発明の他の実施の形態にかかるデータ信号線駆動回路の概略ブロック図である。
【図１４】図１３に示すデータ信号線駆動回路の高解像度駆動時の状態を示す図である。
【図１５】図１３に示すデータ信号線駆動回路の高解像度駆動時の各種信号のタイミングチャートである。
【図１６】図１３に示すデータ信号線駆動回路の低解像度駆動時の状態を示す図である。
【図１７】図１３に示すデータ信号線駆動回路の低解像度駆動時の各種信号のタイミングチャートである。
【図１８】図１３に示すデータ信号線駆動回路の低解像度駆動時の各種信号の他のタイミングチャートである。
【図１９】本発明のデータ信号線駆動回路をカラー表示装置に使用した場合の映像信号線とデータ信号線との接続関係を示す図である。
【図２０】従来のデータ信号線駆動回路をカラー表示装置に使用した場合の映像信号線とデータ信号線との接続関係を示す図である。
【図２１】従来の画像表示装置の概略ブロック図である。
【図２２】図２１に示す画像表示装置に備えられたデータ信号線駆動回路の概略ブロック図である。
【図２３】図２２に示すデータ信号線駆動回路の高解像度駆動時の状態を示す図である。
【図２４】図２２に示すデータ信号線駆動回路の高解像度駆動時の各種信号のタイミングチャートである。
【図２５】図２２に示すデータ信号線駆動回路の低解像度駆動時の各種信号のタイミングチャートである。
【符号の説明】
１    画素
２    画素アレイ
３    データ信号線駆動回路
４    走査信号線駆動回路
５    電源回路
６    制御回路
１１    映像信号線
１１ｒ  分割映像信号線
１１ｇ  分割映像信号線
１１ｂ  分割映像信号線
１２    映像信号線
１２ｒ  分割映像信号線
１２ｇ  分割映像信号線
１２ｂ  分割映像信号線
１３    スイッチング素子
１４    スイッチング素子
１５    スイッチング素子
１６    スイッチング素子
１７    駆動切替回路（駆動切替手段、停止手段、映像信号取込部）
２１    第１変換回路
２２    メモリ
２３    メモリ
２４    メモリ
２６    ＤＡＣ
３１    第２変換回路
３２    メモリ
３３    メモリ
３４    スイッチ手段
３５    スイッチ手段
４３    データ信号線駆動回路
ＣＫ    クロックパルス
ＣＯＭ  コモン電圧
ＤＡＴ１  映像信号
ＤＡＴ２  映像信号
ＧＣＫ  クロック信号
ＧＬ１〜ＧＬｍ  走査信号線
ＧＳＰ  スタートパルス信号
ＭＳＥＬ  駆動切替制御信号
Ｏ１  出力信号
Ｏ２  出力信号
Ｏ３  出力信号
Ｏ４  出力信号
ＲＥ  読み出し信号
ＲＤ１  カラー信号
ＲＤ２  カラー信号
ＧＤ１  カラー信号
ＧＤ２  カラー信号
ＢＤ１  カラー信号
ＢＤ２  カラー信号
ＳＣＫ  クロック信号
ＳＬ１〜ＳＬｎ  データ信号線
ＳＭＰ  波形整形回路（映像信号取込部）
ＳＲ  シフトレジスタ（映像信号取込部）
ＳＳＰ  スタートパルス
ＶＧＨ  電圧
ＶＧＬ  電圧
ＶＳＨ  電圧
ＶＳＬ  電圧
ＷＥ  書き込み信号
【図１】
2004163623.tif 000004
【図２】
2004163623.tif 000005
【図３】
2004163623.tif 000006
【図４】
2004163623.tif 000007
【図５】
2004163623.tif 000008
【図６】
2004163623.tif 000009
【図７】
2004163623.tif 000010
【図８】
2004163623.tif 000011
【図９】
2004163623.tif 000012
【図１０】
2004163623.tif 000013
【図１１】
2004163623.tif 000014
【図１２】
2004163623.tif 000015
【図１３】
2004163623.tif 000016
【図１４】
2004163623.tif 000017
【図１５】
2004163623.tif 000018
【図１６】
2004163623.tif 000019
【図１７】
2004163623.tif 000020
【図１８】
2004163623.tif 000021
【図１９】
2004163623.tif 000022
【図２０】
2004163623.tif 000023
【図２１】
2004163623.tif 000024
【図２２】
2004163623.tif 000025
【図２３】
2004163623.tif 000026
【図２４】
2004163623.tif 000027
【図２５】
2004163623.tif 000028