(57)【要約】【課題】 エアギャップ圧電薄膜共振素子（ＦＢＡＲ）およびその製造方法を開示する。【解決手段】圧電薄膜共振素子の製造方法は、（ａ）基板上に絶縁層を積層するステップと、（ｂ）所定の領域を除いた絶縁層の上部に犠牲層を積層するステップと、（ｃ）露出された絶縁層および犠牲層の所定の領域上に下部電極をカンチレバー積層してカンチレバー型に製造するステップと、（ｄ）下部電極上に圧電層を積層するステップと、（ｅ）圧電層上に上部電極層を積層するステップと、（ｆ）犠牲層をエッチングしてエアギャップを作るステップとを含む。【選択図】   図３Ａ
2004328745.tif 000002
【特許請求の範囲】
【請求項１】
圧電薄膜共振素子の製造方法において、
（ａ）基板上に絶縁層を積層するステップと、
（ｂ）所定の領域を除いた前記絶縁層の上部に犠牲層を積層するステップと、
（ｃ）前記絶縁層および前記犠牲層の所定領域上に下部電極を積層するステップと、
（ｄ）前記下部電極上に圧電層を積層するステップと、
（ｅ）前記圧電層上に上部電極層を積層するステップと、
（ｆ）前記犠牲層をエッチングしてエアギャップを作るステップと、
を含むことを特徴とする圧電薄膜共振素子の製造方法。
【請求項２】
前記上部電極上に第２の絶縁層を積層するステップをさらに含むことを特徴とする請求項１に記載の圧電薄膜共振素子の製造方法。
【請求項３】
共振周波数のチューニングのために前記第２の絶縁層をエッチングして厚さを調節するステップをさらに含むことを特徴とする請求項２に記載の圧電薄膜共振素子の製造方法。
【請求項４】
前記下部電極は、前記露出された絶縁層に当接する支持部と犠牲層に当接する突出部とによって構成され、前記支持部および突出部はカンチレバー状に連結されることを特徴とする請求項１に記載の圧電薄膜共振素子の製造方法。
【請求項５】
前記（ｅ）ステップは、
前記支持部を形成する下部電極および圧電層の所定領域をエッチングするステップと、
前記下部電極および前記圧電層がエッチングされ露出された前記絶縁層上の所定領域に前記上部電極を蒸着してパッドを作るステップと、
をさらに含むことを特徴とする請求項４に記載の圧電薄膜共振素子の製造方法。
【請求項６】
前記基板上の所定領域をエッチングして空胴部を形成するステップをさらに含むことを特徴とする請求項１に記載の圧電薄膜共振素子の製造方法。
【請求項７】
前記（ｂ）ステップは、前記犠牲層を積層して前記空胴部を充填することを特徴とする請求項６に記載の圧電薄膜共振素子の製造方法。
【請求項８】
前記下部電極は、前記絶縁層に当接する支持部と前記空胴部に充填された前記犠牲層に当接する突出部とによって構成され、前記支持部および前記突出部は平行に連結されていることを特徴とする請求項７に記載の圧電薄膜共振素子の製造方法。
【請求項９】
前記上部電極上に第２の絶縁層を積層するステップをさらに含むことを特徴とする請求項８に記載の圧電薄膜共振素子の製造方法。
【請求項１０】
共振周波数チューニングのために第２の絶縁層をエッチングして厚さを調節するステップをさらに含むことを特徴とする請求項９に記載の圧電薄膜共振素子の製造方法。
【請求項１１】
前記（ｅ）ステップは、
前記支持部を形成する下部電極および圧電層の所定領域をエッチングするステップと、
前記下部電極および前記圧電層がエッチングされ露出された前記絶縁層上の所定領域に前記上部電極を蒸着してパッドを作るステップと、
をさら含むことを特徴とする請求項８に記載の圧電薄膜共振素子の製造方法。
【請求項１２】
前記空胴部上にのみ前記犠牲層が積層されるよう前記犠牲層および前記絶縁層の上部をＣＭＰ工程を介して平坦化するステップをさらに含むことを特徴とする請求項７に記載の圧電薄膜共振素子の製造方法。
【請求項１３】
基板と、
前記基板の上部に積層された絶縁層と、
前記絶縁層に当接する支持部および前記絶縁層と所定の距離隔てられた突出部から構成される下部電極と、
前記下部電極上に積層された圧電層と、
前記圧電層上に積層された上部電極と、
を含むことを特徴とする圧電薄膜共振素子。
【請求項１４】
前記下部電極は、前記支持部および前記突出部がカンチレバー状に連結されることを特徴とする請求項１３に記載の圧電薄膜共振素子。
【請求項１５】
前記上部電極上に積層された第２の絶縁層をさらに含むことを特徴とする請求項１４に記載の圧電薄膜共振素子。
【請求項１６】
前記基板は所定サイズの空胴部を備え、前期絶縁層は前記空胴部を含んだ前記基板の全面に積層されることを特徴とする請求項１３に記載の圧電薄膜共振素子。
【請求項１７】
前記支持部は前記空胴部を除いた基板領域に積層された絶縁層と当接し、前記突出部は前記支持部と平行に連結され前記空胴部上に浮遊していることを特徴とする請求項１６に記載の圧電薄膜共振素子。
【請求項１８】
前記上部電極上に積層された第２の絶縁層をさらに含むことを特徴とする請求項１７に記載の圧電薄膜共振素子。
【請求項１９】
前記上部電極は、前記下部電極の支持部と一定の距離隔てられた領域の絶縁層上に形成されたパッドと連結されることを特徴とする請求項１３または請求項１８のいずれかに記載の圧電薄膜共振素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エアギャップ型圧電薄膜共振素子およびその製造方法に関し、特に、カンチレバー状に製造されて下部電極が支持体の役割を行うエアギャップ型圧電薄膜共振素子およびその製造方法に関する。
【背景技術】
【０００２】
最近、携帯電話のような移動通信機器が急速に普及するに伴い、その通信機器において使用される小型軽量フィルタの需要も増加しつつある。かかる小型軽量フィルタを構成するための手段として、最小のコストで大量生産が可能であり小型で具現できるという利点を有している薄膜共振素子（Film  Bulk  Acoustic  Resonator：以下、ＦＢＡＲと称する）が用いられる。ＦＢＡＲは、下部電極と、圧電層と、上部電極とが順に積層された構造（積層共振部）であり、両電極に電気的エネルギーを加えれば圧電効果が生じ、音響波（Acoustic  Wave）を誘発させることにより共振が発生する原理を用いる。かかるＦＢＡＲでは圧電層から発生する音響波が基板の影響を受けないように基板と前記積層共振部とを隔離する構造を必要とする。その隔離方法として、反射層を用いて隔離するブラッグ反射（Bragg  reflector）型ＦＢＡＲと、エア層を用いて隔離するエアギャップ（Air  Gap）型ＦＢＡＲとがある。
【０００３】
図１Ａに示されているブラッグ反射型ＦＢＡＲは、基板１０、反射層１１、下部電極１２、圧電層１３、および上部電極１４を含む。基板１０上に反射層１１を蒸着した後、該反射層１１上に下部電極１２、圧電層１３、上部電極１４を順に積層して共振部を製造することにより、反射層１１を用いて音響波のブラッグ反射を誘発させる。これによって共振部および基板１０を隔離することが可能となる。ところが、ブラッグ反射型ＦＢＡＲは、全反射のための厚さが正確に規定された４層以上の反射層１１を形成することが難しく、製造のための時間やコストが多く費やされる問題点がある。
【０００４】
エアギャップ型ＦＢＡＲとしては、図１Ｂに示されたバルクマイクロマシニング型（Bulk  micro-machining）ＦＢＡＲ、および図１Ｃに示された表面マイクロマシニング型（Surface  micro-machining）ＦＢＡＲがある。
【０００５】
まず、バルクマイクロマシニング型ＦＢＡＲは、図１Ｂに示すように、基板１５上に積層された薄膜層１６を積層した後、薄膜層１６上に下部電極１７、圧電層１８、および上部電極１９を順に積層した構造を有している。この場合、基板１５の裏面を異方性エッチングを介してエッチングすることによりエアギャップ１５’が形成される。しかし、バルクマイクロマシニング型ＦＢＡＲは、薄膜層１６を製造しなければならない面倒があり、基板１５のエッチング過程において素子の破損がしばしば発生する問題点がある。
【０００６】
一方、図１Ｃには、表面マイクロマシニング型ＦＢＡＲの構造が示されている。同図によると、表面マイクロマシニング型ＦＢＡＲは基板２０、エアギャップ２５、薄膜層２１、下部電極２２、圧電層２３、および上部電極２４を含む。表面マイクロマシニング型ＦＢＡＲを製造するためには、先ず基板２０上の所定の領域に犠牲層を積層し、該犠牲層上に下部電極２２、圧電層２３、上部電極２４を順に積層して共振部を製造する。次に、共振部を貫通するビアー孔を製造した後、該ビアー孔を介してエッチング液またはエッチングガスを投入し犠牲層を取り除いてエアギャップ５を製造する。しかし、表面マイクロマシニング型ＦＢＡＲも同様にその工程が複雑であり、工程の中に構造物の崩れおよび剥離が生じる恐れがある。
【０００７】
尚、前述の問題点を解決するために、特許文献１（アメリカ特許第５、１６２、６９１号）におけるカンチレバー型ＦＢＡＲおよびその製造方法について記載されている。かかるカンチレバー型ＦＢＡＲの構造は図２に図示された通りである。特許文献１によれば、基板３０上に犠牲層を蒸着した後、その犠牲層および基板３０上にＳｉＯ２層を蒸着して支持体３１を形成する。それから支持体３１の上部に下部電極３２、圧電層３３、上部電極３４を順次に積層した後犠牲層をエッチングする。これにより犠牲層に接するＳｉＯ２層は、犠牲層がエッチングされることに対応して基板と所定の距離隔てられた状態で浮遊したカンチレバー状となる。
【０００８】
特許文献１によれば、既存のＦＢＡＲ製造方法が抱えている破損問題、低い収率、製造にかかるコスト、時間の消費などのような問題点は克服できるが、その工程自体がＳｉＯ２層を積層してパターニングするステップを含んでいるため複雑になり、ＳｉＯ２層が支持体として下部電極の下に位置することで圧電層から発生した音響波が前記ＳｉＯ２層において損失し、Ｑ値が落ちてしまう問題点もある。一方、上下部電極を外部端子と連結させる方法においてワイヤーボンディング（wire  bonding）方法を用いているものの、この方法では正確な抵抗の制御が難しく、前記ＦＢＡＲを多数個接合してフィルタを形成する場合に、それぞれを別々に連結しなければならないので最近の傾向である単一工程（one−process）に向かない。
【特許文献１】米国特許第５１６２６９１号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、前記のような点に鑑みて案出されたものであり、その目的は、カンチレバー型ＦＢＡＲをより単純化した工程を用いて製造することができ、その製造過程における素子破損の問題も解決できる製造方法を提供することにある。
【００１０】
本発明に他の目的は、下部電極が支持体の役割を行うことによってその構造が単純になると共にエアギャップを用いて基板と隔離させることによりQ値の性能を向上できる。また外部端子との連結も容易になされるエアギャュプ型ＦＢＡＲおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
以上の目的を達成するための本発明に係る圧電薄膜共振素子（Film  Bulk  Acoustic  Resonator：以下、ＦＢＡＲと称する）の製造方法は、（ａ）基板上に絶縁層を積層するステップと、（ｂ）所定の領域を除いた前記絶縁層の上部に犠牲層を積層するステップと、（ｃ）露出された前記絶縁層および前記犠牲層の所定の領域上に下部電極を積層するステップと、（ｄ）前記下部電極上に圧電層を積層するステップと、（ｅ）前記圧電層上に上部電極層を積層するステップと、（ｆ）前記犠牲層をエッチングしてエアギャップを作るステップとを含む。
【００１２】
好ましくは、前記上部電極上に第２の絶縁層を積層するステップをさらに含むことにより、共振周波数チューニングのために前記第２の絶縁層をエッチングして厚さを調節することができる。
【００１３】
その一実施形態として、前記下部電極は、前記露出された絶縁層に当接する支持部と犠牲層に当接する突出部とによって構成され、前記支持部および突出部はカンチレバー状に連結されるように製造することができる。
【００１４】
この場合、前記（ｅ）ステップは、前記支持部を形成する下部電極および圧電層の所定領域をエッチングするステップと、前記下部電極および前記圧電層がエッチングされ露出された前記絶縁層上の所定領域に前記上部電極を蒸着してパッドを作るステップとをさらに含むことが好ましい。
【００１５】
尚、本発明のさらなる実施形態として、前記下部電極の支持部および突出部を平行な状態で製造することができる。
【００１６】
このため、前記基板上の所定領域をエッチングして空胴部を形成するステップをさらに含むことができる。
【００１７】
また、前記（ｂ）ステップにおいて、前記空胴部上に積層された絶縁層上に前記犠牲層を積層することが好ましい。
【００１８】
一方、前記下部電極は、前記露出された絶縁層に当接する支持部と前記犠牲層に当接する突出部とによって構成され、互いに平行連結され得る。
【００１９】
この場合も同様に、前記上部電極上に第２の絶縁層を積層するステップをさらに含むことで、共振周波数のチューニングのために前記第２の絶縁層をエッチングしてその厚さを調節することができる。
【００２０】
尚、前記（ｅ）ステップは、前記支持部を形成する下部電極および圧電層の所定領域をエッチングするステップと、前記下部電極および前記圧電層がエッチングされ露出された前記絶縁層上の所定領域に前記上部電極を蒸着してパッドを作るステップとをさら含むことにより、外部端子と電気的に連結させるパッドを容易に製造することができる。
【００２１】
より好ましくは、前記空胴部上にのみ前記犠牲層が積層されるよう前記犠牲層および前記絶縁層の上部をＣＭＰ工程を用いて平坦化するステップをさらに含むことができる。
【００２２】
一方、本発明にかかるエアギャップ圧電薄膜共振素子は、基板と、前記基板の上部に積層された絶縁層と、前記絶縁層に当接する支持部および前記絶縁層と所定の距離隔てられた突出部から構成される下部電極と、前記下部電極上に積層された圧電層と、前記圧電層上に積層された上部電極とを含む。
【００２３】
この場合、本発明の一実施形態によれば、前記下部電極は、前記支持部および前記突出部がカンチレバー状に連結される形態で製造することが好ましい。
【００２４】
また、前記上部電極上に積層された第２の絶縁層をさらに含むことにより、周波数チューニングのために第２の絶縁層をエッチングしてその厚さを調節することができるようにすることが好ましい。
【００２５】
尚、本発明の他の実施形態によれば、前記基板は所定サイズの空胴部を備え、前記絶縁層は前記空胴部を含んだ前記基板の全面に積層することができる。
【００２６】
この場合、前記下部電極は、支持部は前記空胴部を除いた基板領域に積層された絶縁層と当接し、前記突出部は前記支持部と平行に連結され前記空胴部上に浮遊する形態で製造することができる。
【００２７】
本実施形態によって、前記上部電極上に積層された第２の絶縁層をさらに含むことにより周波数チューニングを容易にすることができる。
【００２８】
尚、前記上部電極は、前記下部電極の支持部と一定の距離隔てられた領域の絶縁層上に形成されたパッドと連結することにより、外部電極との連結をより安定的に行うことができる。
【発明の効果】
【００２９】
本発明によると、反射特性および品質係数Ｑが優れ、かつ安定的な実効帯域幅を有するエアギャップ構造のＦＢＡＲを単純化した製造工程により堅固に製造できる。
【００３０】
さらに、ＣＭＯＳとＦＢＡＲとを集積する場合、基板上にＣＭＯＳを製造した後、本発明に係るＦＢＡＲを製造すればよいので、既存のＣＭＯＳ製造設費および技術をそのまま利用することができる。一方、ＦＢＡＲを製造した後、別除絶縁層を上部電極上に蒸着して堅固性を強化することも容易である。またフィルタを形成する場合、前記絶縁層をエッチングして周波数チューニングを容易に行うことができる。
【００３１】
また、上部電極および下部電極と外部電極とを連結するためのパッドを基板上に製造することができるので外部素子との連結を容易にすることができる。
【発明を実施するための最良の形態】
【００３２】
以下、添付の図面と共に本発明の好ましい実施形態について詳説する。
【００３３】
図３Ａおよび図３Ｂは、本発明の一実施形態に応じて製造されたカンチレバー型ＦＢＡＲの端面図である。
【００３４】
同図を参照すると本ＦＢＡＲは、基板１００、絶縁層１１０、下部電極１２０、圧電層１３０、および上部電極１４０を有している。絶縁層１１０は基板１００の全面にわたって積層されており、下部電極１２０は絶縁層１１０に当接する支持部１９０および絶縁層１１０と一定の距離隔てられた状態で空中に浮遊している突出部１８０から構成され、図３Ａに示すように、支持部１９０および突出部１８０はカンチレバー状に連結される。
【００３５】
突出部１８０を形成している下部電極１２０および絶縁層１１０上には、エアギャップ１７０が形成される。一方、下部電極１２０の支持部１９０および突出部１８０上には圧電層１３０が積層され、突出部１８０上に積層された圧電層１３０上には、再び上部電極１４０が積層されている。よって、エアギャップ１７０上には、突出部１８０を形成している下部電極１２０、圧電層１３０、上部電極１４０が順に積層された構造の共振部３００ａが位置することになる。下部電極１２０および上部電極１４０が電気的な信号が印加され、圧電層１３０が音響波形態の機械的なエネルギーに変換する圧電現象を引き起こして共振を誘発する。これにより、突出部１８０上に形成された共振部３００aが共振するようになってエアギャップ１７０により隔離されて基板からの影響を受けなくなる。
【００３６】
一方、図３Ｂは、上部電極１４０上に第２の絶縁層１５０が加えられ積層されたカンチレバー型ＦＢＡＲの端面図を示している。第２の絶縁層１５０を加えて積層することによってカンチレバー構造の堅固性を向上することができ、第２の絶縁層１５０の厚さを調節することによって容易に共振周波数をチューニングすることができる。
【００３７】
図３Ａに示すカンチレバー型ＦＢＡＲの製造方法につき、図４Ａないし図４Ｆに示されたステップ別製造工程を参照して詳説する。
【００３８】
図４Ａに示すように、基板１００上に絶縁層１１０を蒸着する。絶縁層１１０は、下部電極１２０や上部電極１４０の蒸着を容易にし、かつ基板１００と絶縁するためのものである。
【００３９】
基板１００は、通常、シリコンウェハーが用いられるが、より好適には高抵抗シリコン基板（ＨＲＳ）を使用する。尚、絶縁層１１０を形成している絶縁物質としては、酸化珪素（Ｓｉｏ２）または酸化アルミニウム（Ａｌ２ｏ２）が使用され得る。
【００４０】
図４Ｂでは、絶縁層１１０上に犠牲層１６０を蒸着しパターニングする過程を示している。つまり、基板１００の全面に犠牲層１６０を蒸着した後、パターニングを介して下部電極１２０が絶縁層１１０上で支持部を形成すべき部分の犠牲層を取り除く。犠牲層１６０は後述するステップにてエッチングしエアギャップ１７０を形成するためのものであって、通常エッチングが容易な物質を用いる。好ましくは、酸化マグネシウム（ＭｇＯ）あるいは酸化亜鉛（ＺｎＯ）が用いられる。犠牲層１６０の厚さは、エアギャップ１７０の深さと同一な厚さであって、犠牲層１６０の蒸着時にその厚さを調節してエアギャップ１７０のサイズを調節する。
【００４１】
次に、図４Ｃによれば、パターニングにより露出された絶縁層および犠牲層１６０の一部分の上に下部電極１２０を蒸着してパターニングする。犠牲層１６０の一部分上に蒸着された下部電極１２０は、後述するステップで犠牲層１６０をエッチングすると突出部１８０（つまり、カンチレバー状の中で下部にエアギャップを有している部分）を形成し、犠牲層１６０がパターニングにより取り除かれた部分に蒸着された下部電極１２０は支持部１９０（つまり、カンチレバー形態の中で絶縁層１１０と当接する部分）を形成するようになる。下部電極１２０を構成する物質としては、金属のような通常の導電物質が用いられるが、好ましくは、アルミニウム（Ａｌ）、タングステン（Ｗ）、金（Ａｕ）、プラチナ（Ｐｔ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）、パラジウム（Ｐｄ）、およびモリブデン（Ｍｏ）のうちいずれか１つから選択できる。蒸着方法としては、スパッターリング（sputtering）方法およびエバポレーション（evaporation）方法で行われるが、それに限らない。
【００４２】
一方、図４Ｄには下部電極１２０上に圧電層１３０を蒸着してパターニングを行う過程を示している。この場合、パターニングを介して圧電層１３０を支持部１９０上部の一定部分まで残すことで、カンチレバー形態が別のＳｉＯ２支持体なしに堅固性を保つようにする。圧電層１３０は、電界が印加されるとこれを音響波状の機械的なエネルギーに変換する圧電現象を起こす部分であって、通常の圧電物質としては窒化アルミニウム（ＡｌＮ）または酸化亜鉛（ＺｎＯ）を使用することができるが、これに限定されるものではない。また、圧電層１３０の蒸着方法としてＲＦマグネトロンスパッタリング方法が用いることができるが、これに限定されるものではない。
【００４３】
次に、図４Ｅによれば、圧電層１３０上に上部電極１４０を蒸着してパターニングを行う。上部電極１４０としては下部電極１２０に用いられる物質と同一の物質を使用することができ、もしくは相違している物質を使用することもできる。
【００４４】
最後に図４Ｆに示したように、犠牲層１６０をエッチングしてエアギャップ１７０を形成する。犠牲層１６０のエッチングは、湿式エッチング方法または乾式エッチング方式が採用され得る。湿式エッチング方法とは硝酸水溶液、不和水素酸、燐酸水溶液などの化学溶液を用いてエッチングする方法であり、乾式エッチング方法とはガス、プラズマ、イオンビームなどを用いてエッチングされる方法である。かかるエッチング方法は、前のステップにおいて各層をパターニングするときに用いられることができる。尚、犠牲層１６０をエッチングするために突出部１８０を貫通するビアーホール（図示せず）を製造した後、ビアーホールを介してエッチング液またはエッチングガスを投入する。
【００４５】
以上のステップを踏んでから図３Ａに示すカンチレバー型のＦＢＡＲを最終的に製造できる。
【００４６】
一方、図３Ｂに示された構造のカンチレバー型のＦＢＡＲを製造するために、図４Ｇに示すように、上部電極１４０上に第２の絶縁層１５０を加えて積層する工程を行う。この際、共振部３００ｂは下部電極１２０、圧電層１３０、および上部電極１４０以外に第２の絶縁層１５０まで含む。
【００４７】
図２に図示されたアメリカ特許第５、１６２、６９１（以下、アメリカ特許発明と称する）の構造を参照すると、二酸化珪素（ＳｉＯ２）でカンチレバー状の支持体３１を構成し、その突出部上に下部電極３２、圧電層３３、上部電極３４が順に積層される構造をもつ。一方、図３Ａおよび図３Ｂに示された本発明に係るＦＢＡＲは、別の支持体なしに下部電極１２０がカンチレバー状をなしている。つまり、本発明の共振部３００ａは、下部電極１２０、圧電層１３０、上部電極１４０のみでなされていることから、その構造が相違している。
【００４８】
さらに、アメリカ特許発明は、圧電層が突出部上にのみ蒸着されている構造を有し、ＳｉＯ２支持体を形成しなければ素子の下部電極だけでは素子の堅固性を保つことが難しいが、本発明によれば、圧電層１３０が突出部１８０だけでなく支持部１９０の一定部分まで蒸着されるので、別途の支持体がなくとも圧電層によりその堅固性（rigidity）が保たされる。
【００４９】
かかる構造上の差異点は、結果的には工程の違いを誘発する。本発明は前述のアメリカ特許発明のＦＢＡＲ製造方法に比べてＳｉＯ２層で支持体を形成するステップをなくしたため、工程が単純となる。
【００５０】
さらに、本発明の図２を参照すれば、前記アメリカ特許発明は共振部がＳｉＯ２層を含んでいる構造をもつが、かかる構造下では圧電層から発生した音響波がＳｉＯ２層において吸収されるなど、損失が生じてＱ値を落としてしまう恐れがある。一方、本発明は上下部電極１２０、１４０、圧電層１３０だけでも共振部が構成されるため、割合高いＱ値を有し得る。
【００５１】
また、図３Ｂに示すように、別途絶縁層１５０を上部電極１４０上に蒸着して共振部３００ｂを構成することにより、素子をより堅固に製造できる（図４Ｇ参照）。この場合、前記蒸着された絶縁層１５０をエッチングすることで前記共振部３００ｂの厚さを調節し、周波数チューニングを容易にすることができる、即ち、共振周波数ｆ0はｆ0＝ｖ/２ｄの式で近似されるが（ｖは圧電層での音響波の速度、ｄは共振部の厚さ）、蒸着された絶縁層１５０をパターニングしてｄを調節することにより共振周波数をチューニングすることが可能となる。
【００５２】
尚、図５Ａおよび図５Ｂは、本発明の他なる実施形態に係るエアギャップ型ＦＢＡＲの端面図である。図５Ａに示されたＦＢＡＲ基板は、基板２００上の一定部分に空胴部２７０が形成されており、空胴部２７０を含んだ基板２００の全面に絶縁層２１０ａ、２１０、２１０ｂが蒸着されている。下部電極２２０は、絶縁層の一端２１０ａまたは２１０ｂに当接している支持部２９０および空胴部２７０の上層空間に浮遊する突出部２８０を形成し、該突出部２８０上には圧電層２３０、上部電極２４０を順に積層して共振部４００ａを形成する。
【００５３】
一方、図５Ｂに示されたＦＢＡＲは、上部電極２４０上に別の第２の絶縁層２５０が加えられて積層された、素子の堅固性をさらに強化した構造である。同図に示されたＦＢＡＲにて、共振部４００ｂ上に蒸着された第２の絶縁層２５０の部分をパターニングして共振部４００ｂの厚さを調節することにより周波数のチューニングを行うことができるようになる。
【００５４】
尚、図６Ａないし図６Ｇは、図５Ｂに図示されたＦＢＡＲのステップ別製造工程図である。
【００５５】
図６Ａによれば、基板２００にフォトレジストを用いてパターニングすることにより空胴部２７０を形成する。基板２００のエッチング方法は、前述の湿式エッチング方法か乾式エッチング方法を用いることができる。空胴部２７０は、基板２００と共振部４００ａ、４００ｂを隔離させるためのものであって、深さは数マイクロメータ（大体３μｍないし５μｍ）でよい。
【００５６】
図６Ｂによれば、空胴部２７０が形成された基板２００上に絶縁層２１０、２１０ａ、２１０ｂを蒸着する。絶縁層２１０、２１０ａ、２１０ｂは、下部電極２２０または上部電極２４０と基板２００との部分を絶縁するため、および犠牲層２６０を取り除く時のエッチングマスクの目的で蒸着する。
【００５７】
次に、図６Ｃに示すように、空胴部２７０内に犠牲層を充填する。この場合、犠牲層２６０で空胴部２７０を充填する過程において、空胴部２７０以外の部分にも犠牲層２６０が蒸着され得るので、空胴部の両側に蒸着された絶縁層２１０ａ、２１０ｂが露出するまで平坦化作業を行い、空胴部２７０にのみ犠牲層２６０を充填するようにする。平坦化方法としては、リフロー（reflow）、ＳＯＧスピンコーティング（ＳＯＧ  spin  coating）などの方法があるが、他の平坦化の工程に比べて100〜1000倍の平坦化の範囲を有することのできるCMP（Chemical Mechanical Polishing）方法を用いることが好ましい。
【００５８】
次に、図６Ｄに示すように、絶縁層２１０の一部分２１０ａおよび犠牲層２６０の一部分上に下部電極２２０を蒸着する。すなわち、パターニングを介して下部電極２２０を絶縁層の一部分２１０ａおよび犠牲層２６０の一部分に当接する形態で形成する。絶縁層２１０に当接する下部電極２２０を、支持部２９０と、犠牲層２６０に当接する突出部２８０とから構成することができる。
【００５９】
図３Ａおよび図３Ｂに図示されたものとは異なり、本実施形態における下部電極は、平たい形状で形成される。しかし、基板エッチングがなされて突出部２８０下部に空胴部２７０が形成されているので、結果的にはカンチレバー状のＦＢＡＲ製造過程で使用された物質と同一の物質を用いることが可能となる。
【００６０】
次に、図６Ｅないし図６Ｇによれば、前記下部電極２２０上に圧電層２３０、上部電極２４０を順に積層およびパターニングして共振部４００ａを形成し、犠牲層２６０を取り除いて空胴部２７０を形成することにより、最終的なＦＢＡＲを製造することができる。図６Ｅないし図６Ｇに示された工程は、図４Ｄないし図４Ｇに図示された工程と類似しているため詳説は除く。
【００６１】
図５Ｂに示された構造のＦＢＡＲを製造するために、図６Ｈに示すよう、上部電極２４０上に第２の絶縁層２５０を加えて蒸着およびパターニングすることにより素子の堅固性を強化することができる。かかる絶縁層２５０をパターニングして周波数のチューニングを行う。
【００６２】
尚、本発明の第３の実施形態として、カンチレバー状のＦＢＡＲを製造する前、基板にＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）を製造し、それから本方法に応じてＦＢＡＲを製造することによりＣＭＯＳと集積することができる。かかる場合、ＣＭＯＳ製造は、既存のＣＭＯＳ製造工程および設備をそのまま用いるので既存のＣＭＯＳ製造工程と互換性を有し得る。
【００６３】
本発明の第４の実施形態として図７Ａに示したように、犠牲層１６０および絶縁層１１０上に下部電極１２０を蒸着したあと、支持部１９０をなしている下部電極１２０の一部を取り除き、支持部１９０をなしている下部電極１２０の幅（ｌ１）が突出部１８０をなしている下部電極１２０の幅（ｌ２）より小さく形成する。さらに、圧電層１３０上に上部電極１４０を蒸着した後、上部電極１４０を前記下部電極１２０が一部除去された絶縁層１１０上で除去されていない下部電極支持部１９０と一定の距離隔てられて位置するようにパターニングすることができる。これにより、上下部電極についてそれぞれ外部端子と連結できるパッド５００ａ、５００ｂを製造することが可能となる。
【００６４】
アメリカ特許発明によると、上下部電極をワイヤーボンディング方法により外部端子と連結することが開示されているが（図示せず）、かかるワイヤーボンディング方法は、上述した問題点を有しているので今のところはほとんど使用しない。本発明のようにパッドを構成することになると、数個のＦＢＡＲを接続してフィルタを形成することができ、１回の工程で各ＦＢＡＲの電極を連結することができる。
【００６５】
尚、図７Ｂに示したように、圧電層１３０を下部電極のパッド５００ａおよび上部電極のパッド５００ｂの上部まで残存するようにパターニングすることでより堅固なカンチレバー構造のＦＢＡＲを製造することも可能となる。
【００６６】
図７Ｃは、図５Ａおよび図５Ｂに示されたＦＢＡＲについてパッドを製造した場合の模式図である。図７Ｃによると、平坦化された犠牲層２６０および絶縁層の一部分２１０ａ上に下部電極２２０を蒸着してから、絶縁層の一端２１０ａと当接する下部電極２２０を一部除去して、当接される下部電極の幅（ｌ３）が空胴部の上層空間まで突出した下部電極の幅（ｌ４）より小さく製造してパッド６００ａを形成する。さらに、圧電層２３０上に上部電極２４０を蒸着したあと、上部電極２４０を下部電極２２０が一部除去された絶縁層２１０ａ上で下部電極２２０のパッド６００ａと一定の距離隔ててパターニングすることにより、外部端子と接続されるパッド６００ｂを製造することができる。よって、ワイヤーボンディングを使用せずに外部端子と電気的に連結することができる。
【００６７】
以上では、本発明の好適な実施形態について図示かつ説明したが、本発明は、上述した特定の実施例に限定されるものではなく、請求の範囲で請求する本発明の要旨を逸脱することなく当該発明の属する技術分野における通常の知識を有する者であれば誰でも種々の変形実施が可能であることはもとより、そのような変更は、請求の範囲記載の範囲内にあることが自明である。
【産業上の利用可能性】
【００６８】
本発明は、エアギャップ型ＦＢＡＲおよびその製造方法に関し、本発明によって製造されたＦＢＡＲはフィルタに用いることができる。また、送信端および受信フィルタを用いるデュープレクサー（Duplexer）でも用いることができる。
【図面の簡単な説明】
【００６９】
【図１Ａ】ブラッグ反射（Bragg  reflector）型圧電薄膜共振素子の端面図である。
【図１Ｂ】バルクマイクロマシニング型（Bulk  micro-machining）圧電薄膜共振素子の端面図である。
【図１Ｃ】表面マイクロマシニング型（Surface  micro-machining）圧電薄膜共振素子の端面図である。
【図２】アメリカ特許第５、１６２、６９１号で開示されたカンチレバー型圧電薄膜共振素子の端面図である。
【図３Ａ】本発明の一実施形態により製造された圧電薄膜共振素子の端面図である。
【図３Ｂ】本発明の一実施形態により製造された圧電薄膜共振素子の端面図である。
【図４Ａ】図３Ａおよび図３Ｂに示された圧電薄膜共振素子の製造ステップ別の工程図である。
【図４Ｂ】図３Ａおよび図３Ｂに示された圧電薄膜共振素子の製造ステップ別の工程図である。
【図４Ｃ】図３Ａおよび図３Ｂに示された圧電薄膜共振素子の製造ステップ別の工程図である。
【図４Ｄ】図３Ａおよび図３Ｂに示された圧電薄膜共振素子の製造ステップ別の工程図である。
【図４Ｅ】図３Ａおよび図３Ｂに示された圧電薄膜共振素子の製造ステップ別の工程図である。
【図４Ｆ】図３Ａおよび図３Ｂに示された圧電薄膜共振素子の製造ステップ別の工程図である。
【図４Ｇ】図３Ａおよび図３Ｂに示された圧電薄膜共振素子の製造ステップ別の工程図である。
【図５Ａ】本発明の他の実施形態により製造された圧電薄膜共振素子の端面図である。
【図５Ｂ】本発明の他の実施形態により製造された圧電薄膜共振素子の端面図である。
【図６Ａ】図５Ａおよび図５Ｂに示された圧電薄膜共振素子の製造ステップ別の工程図である。
【図６Ｂ】図５Ａおよび図５Ｂに示された圧電薄膜共振素子の製造ステップ別の工程図である。
【図６Ｃ】図５Ａおよび図５Ｂに示された圧電薄膜共振素子の製造ステップ別の工程図である。
【図６Ｄ】図５Ａおよび図５Ｂに示された圧電薄膜共振素子の製造ステップ別の工程図である。
【図６Ｅ】図５Ａおよび図５Ｂに示された圧電薄膜共振素子の製造ステップ別の工程図である。
【図６Ｆ】図５Ａおよび図５Ｂに示された圧電薄膜共振素子の製造ステップ別の工程図である。
【図６Ｇ】図５Ａおよび図５Ｂに示された圧電薄膜共振素子の製造ステップ別の工程図である。
【図６Ｈ】図５Ａおよび図５Ｂに示された圧電薄膜共振素子の製造ステップ別の工程図である。
【図７Ａ】図３Ａに示された圧電薄膜共振素子についてパッドを製造した場合の模式図である。
【図７Ｂ】圧電層を用いることで堅固性を強化した圧電薄膜共振素子の模式図である。
【図７Ｃ】図５Ａに示された圧電薄膜共振素子についてパッドを製造した場合の模式図である。
【符号の説明】
【００７０】
１００、２００    基板
１１０、２１０a、２１０、２１０ｂ    絶縁層
１２０、２２０    下部電極
１３０、２３０    圧電層
１４０、２４０    上部電極
１５０、２５０    第２の絶縁層
１８０、２８０    突出部
１９０、２９０    支持部
３００ａ、４００a  共振部
１７０、２７０    エアギャップ
【図１Ａ】
2004328745.tif 000003
【図１Ｂ】
2004328745.tif 000004
【図１Ｃ】
2004328745.tif 000005
【図２】
2004328745.tif 000006
【図３Ａ】
2004328745.tif 000007
【図３Ｂ】
2004328745.tif 000008
【図４Ａ】
2004328745.tif 000009
【図４Ｂ】
2004328745.tif 000010
【図４Ｃ】
2004328745.tif 000011
【図４Ｄ】
2004328745.tif 000012
【図４Ｅ】
2004328745.tif 000013
【図４Ｆ】
2004328745.tif 000014
【図４Ｇ】
2004328745.tif 000015
【図５Ａ】
2004328745.tif 000016
【図５Ｂ】
2004328745.tif 000017
【図６Ａ】
2004328745.tif 000018
【図６Ｂ】
2004328745.tif 000019
【図６Ｃ】
2004328745.tif 000020
【図６Ｄ】
2004328745.tif 000021
【図６Ｅ】
2004328745.tif 000022
【図６Ｆ】
2004328745.tif 000023
【図６Ｇ】
2004328745.tif 000024
【図６Ｈ】
2004328745.tif 000025
【図７Ａ】
2004328745.tif 000026
【図７Ｂ】
2004328745.tif 000027
【図７Ｃ】
2004328745.tif 000028