(57)【要約】【課題】特定用途向け集積回路と、これを制御する制御回路を１つの半導体チップに集積する際に、制御回路上で動作するソフトウエアを、従来からある方法を用いて開発することができる半導体集積回路を提供することを目的とする。【解決手段】特定用途向けの集積回路である機能回路１１とこれを制御する制御回路１３とを１つの半導体チップに集積した半導体集積回路において、機能回路１１から制御回路１３へ出力される信号群ａを外部に出力する端子群と、制御回路１３から機能回路１１へ出力されるリセット信号や命令信号を含む信号群ｄに相当する信号を外部から入力する機能入力切替回路１６とを備え、制御回路１３のソフトウエア開発時は、外部からリセット信号や命令信号を入力するようにした。【選択図】      図１
2004164182.tif 000002
【特許請求の範囲】
【請求項１】
特定用途向け機能回路と、前記機能回路を制御する制御回路とを１つの半導体チップに集積した半導体集積回路において、
少なくとも前記機能回路の状態を示す状態信号を含み前記機能回路から前記制御回路に出力される第１の信号群を、前記半導体集積回路の外部に出力する第１の端子群と、
少なくとも前記機能回路を初期化するリセット信号を含み前記制御回路から前記機能回路に出力される第２の信号群と、前記半導体集積回路の外部から供給される第３の信号群とを入力し、前記半導体集積回路の外部から入力する設定信号に従い、前記第２の信号群と前記第３の信号群とのうちのいずれか一方を、前記機能回路に出力する機能入力切替回路と、を備えることを特徴とする半導体集積回路。
【請求項２】
請求項１記載の半導体集積回路において、
前記第１の信号群と前記制御回路から前記半導体集積回路の外部に出力される第４の信号群とを入力し、前記設定信号に従って、前記第１の信号群または前記第４の信号群を、前記第１の端子群に出力する機能出力切替回路を備え、
前記第１の端子群は、前記制御回路が外部との信号の入出力に用いる端子を含むことを特徴とする半導体集積回路。
【請求項３】
請求項１または２に記載の半導体集積回路において、
前記第３の信号群を入力する際に使用する端子群は、前記制御回路が外部との信号の入出力に用いる端子を含むことを特徴とする半導体集積回路。
【請求項４】
請求項２または３に記載の半導体集積回路において、
前記機能入力切替回路が第３の信号群を前記機能回路に出力する際に、前記制御回路からの信号を前記半導体集積回路の外部に出力する端子群のうち、前記第１の信号群の出力に用いない端子を高インピーダンス状態にする端子制御回路を、備えることを特徴とする半導体集積回路。
【請求項５】
請求項４に記載の半導体集積回路において、
前記端子制御回路は、前記設定信号によって動作することを特徴とする半導体集積回路。
【請求項６】
請求項１ないし５のいずれかに記載の半導体集積回路において、
前記機能入力切替回路が前記第３の信号群を機能回路に出力している際に、前記制御回路の動作を停止させる制御部停止回路を備えることを特徴とする半導体集積回路。
【請求項７】
請求項１ないし６のいずれかに記載の半導体集積回路において、
動作クロックを発生するクロック発生回路を有し、
前記クロック発生回路は、前記機能入力切替回路が前記第２の信号群を前記機能回路に出力している際には、前記制御回路及び前記機能回路に前記動作クロックを出力し、前記機能入力切替回路が前記第３の信号群を前記機能回路に出力している際には、前記動作クロックを前記半導体集積回路の外部に出力することを特徴とする半導体集積回路。
【請求項８】
請求項１ないし６のいずれかに記載の半導体集積回路において、
前記制御回路を初期化するためのリセット信号を出力するリセット制御回路を備え、
前記リセット制御回路は、前記機能入力切替回路が前記第２の信号群を前記機能回路に出力している際には、前記制御回路に前記リセット信号を出力し、前記機能入力切替回路が前記第３の信号群を前記機能回路に出力している際には、前記半導体集積回路の外部に前記リセット信号を出力することを特徴とする半導体集積回路。
【請求項９】
請求項１ないし７のいずれかに記載の半導体集積回路において、
前記制御回路が前記機能回路を初期化する際に発行する初期化コマンドをデコードする初期化コマンドデコード回路を備え、
前記初期化コマンドデコード回路は、前記機能回路が初期化されている間も動作することを特徴とする半導体集積回路。
【請求項１０】
請求項１ないし８のいずれかに記載の半導体集積回路において、
前記第１の信号群と前記半導体集積回路の外部から供給される第５の信号群とを入力し、前記半導体集積回路の外部から入力する第２の設定信号に従い、前記第１の信号群と前記第５の信号群とのうちのいずれか一方を前記制御回路に出力する制御入力切替回路と、
前記機能回路が前記半導体集積回路の外部に出力する第６の信号群と前記第２の信号群とを入力し、前記第２の設定信号に従い、前記第２の信号群と前記第６の信号群とのうちのいずれか一方を、前記半導体集積回路の外部に出力する制御出力切替回路と、を備えることを特徴とする半導体集積回路。
【請求項１１】
請求項１０記載の半導体集積回路において、
前記第５の信号群を入力する際に用いる端子群と、前記第２の信号群または前記第６の信号群を外部に出力する際に用いる端子群とは、前記機能回路が外部との入出力に用いる端子を含むことを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、特定用途向け集積回路、いわゆるＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  ＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）と、これを制御するマイクロコントローラとを１つの半導体チップに集積した半導体集積回路に関する。
【０００２】
【従来の技術】
半導体集積回路を備えた装置は、１つないしはそれ以上の特定用途向け集積回路、いわゆるＡＳＩＣと、これを制御するマイクロコントローラとによりシステムを構成することが多い。例えば、光ディスク装置のシステムを構成する場合は、音声などの信号に対し所定の信号処理を行って光ディスクに記録する機能と、光ディスクから信号を読み出し記録時とは反対の信号処理を施す機能とをＡＳＩＣで実現し、このＡＳＩＣをマイクロコントローラで制御する。
【０００３】
一般に、ＡＳＩＣは、特定用途向けのユーザ回路と演算処理を行うＣＰＵコアとから構成されており、ＣＰＵコア上で動くソフトウエアを作るために、さまざまな工夫がなされている。例えば、ＣＰＵコアにつながるバスラインを外部端子に接続可能とし、制御ソフトを開発する際は、ＣＰＵコアを停止させ、外部からユーザ回路で制御できるように構成したＡＳＩＣがある（例えば、特許文献１）。
【０００４】
また、ＣＰＵコアに接続するバスラインを双方向バスとし、ＣＰＵコアからバスラインへの出力を遮断するバス遮断手段を備えるものもある（例えば、特許文献２）。この特許文献２のＡＳＩＣによれば、内蔵するＣＰＵコアからのバス信号が遮断されるので、外部端子から外部信号を入力することにより、外部からユーザ回路を容易に制御することが可能となる。
【０００５】
また、ＡＳＩＣを制御するマイクロコントローラのソフトウエアの開発は、ＡＳＩＣとマイクロコントローラとが実装できる評価基板を準備し、マイクロコントローラの代わりにインサーキットエミュレータ（Ｉｎ  Ｃｉｒｃｕｉｔ  Ｅｍｕｌａｔｏｒ；以下、ＩＣＥ装置と称す）を実装する形で行うことが一般的である。また、実装後に、ソフトウエアのみを更新するために、再書き込み可能なメモリを搭載したマイクロコントローラもある。
【０００６】
また、半導体製造技術の進歩に伴い、１つの半導体チップに集積できる回路規模が増加してきた。これにより、１つの半導体チップ上に、上述のＡＳＩＣの回路とマイクロコントローラの回路とを集積することも可能になってきている。
【０００７】
【特許文献１】
特開平５−２５０２０４号公報（第２−３頁、図１）
【特許文献２】
特開平９−１９８２７３号公報（第２−４頁、図１）
【０００８】
【発明が解決しようとする課題】
しかしながら、ＡＳＩＣとマイクロコントローラとを１つの半導体チップに集積する場合、マイクロコントローラ上で動作するソフトウエアを、従来から使用されているソフトウエアの開発環境で開発することができないという課題があった。以下、その理由について説明する。
【０００９】
即ち、ＡＳＩＣとマイクロコントローラとを１つの半導体チップに集積すると、ＡＳＩＣとマイクロコントローラとの接続は、１つの半導体チップ上で実現されるが、その接続に用いられる端子は半導体チップの外部には現れない。また、マイクロコントローラの端子もパッケージやチップ面積などの制約により、必要最小限のものしか外部に取り出すことができない。このため、マイクロコントローラの代わりにＩＣＥ装置を半導体チップ内の回路に接続して、マイクロコントローラ上で動作するソフトウエアの開発を行うことは困難である。
【００１０】
本発明は、上述のような問題点に鑑みてなされたもので、特定用途向け集積回路（ＡＳＩＣ）と、これを制御する制御回路（マイクロコントローラ）とを１つの半導体チップに集積した半導体集積回路に対し、その制御回路上で動作するソフトウエアを開発する際に、その開発を、ＩＣＥ装置を用いる、従来からある方法と同様の方法を用いて行うことが可能な半導体集積回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の請求項１にかかる半導体集積回路は、特定用途向け機能回路と、前記機能回路を制御する制御回路とを１つの半導体チップに集積した半導体集積回路において、少なくとも前記機能回路の状態を示す状態信号を含み前記機能回路から前記制御回路に出力される第１の信号群を、前記半導体集積回路の外部に出力する第１の端子群と、少なくとも前記機能回路を初期化するリセット信号を含み前記制御回路から前記機能回路に出力される第２の信号群と、前記半導体集積回路の外部から供給される第３の信号群とを入力し、前記半導体集積回路の外部から入力する設定信号に従い、前記第２の信号群と前記第３の信号群とのうちのいずれか一方を、前記機能回路に出力する機能入力切替回路と、を備えることを特徴とする。
【００１２】
本発明の請求項２にかかる半導体集積回路は、請求項１記載の半導体集積回路において、前記第１の信号群と前記制御回路から前記半導体集積回路の外部に出力される第４の信号群とを入力し、前記設定信号に従って、前記第１の信号群または前記第４の信号群を、前記第１の端子群に出力する機能出力切替回路を備え、前記第１の端子群は、前記制御回路が外部との信号の入出力に用いる端子を含むことを特徴とする。
【００１３】
本発明の請求項３にかかる半導体集積回路は、請求項１または２に記載の半導体集積回路において、前記第３の信号群を入力する際に使用する端子群は、前記制御回路が外部との信号の入出力に用いる端子を含むことを特徴とする。
【００１４】
本発明の請求項４にかかる半導体集積回路は、請求項２または３に記載の半導体集積回路において、前記機能入力切替回路が第３の信号群を前記機能回路に出力する際に、前記制御回路からの信号を前記半導体集積回路の外部に出力する端子群のうち、前記第１の信号群の出力に用いない端子を高インピーダンス状態にする端子制御回路を、備えることを特徴とする。
【００１５】
本発明の請求項５にかかる半導体集積回路は、請求項４に記載の半導体集積回路において、前記端子制御回路は、前記設定信号によって動作することを特徴とする。
【００１６】
本発明の請求項６にかかる半導体集積回路は、請求項１ないし５のいずれかに記載の半導体集積回路において、前記機能入力切替回路が前記第３の信号群を機能回路に出力している際に、前記制御回路の動作を停止させる制御部停止回路を備えることを特徴とする。
【００１７】
本発明の請求項７にかかる半導体集積回路は、請求項１ないし６のいずれかに記載の半導体集積回路において、動作クロックを発生するクロック発生回路を有し、前記クロック発生回路は、前記機能入力切替回路が前記第２の信号群を前記機能回路に出力している際には、前記制御回路及び前記機能回路に前記動作クロックを出力し、前記機能入力切替回路が前記第３の信号群を前記機能回路に出力している際には、前記動作クロックを前記半導体集積回路の外部に出力することを特徴とする。
【００１８】
本発明の請求項８にかかる半導体集積回路は、請求項１ないし６のいずれかに記載の半導体集積回路において、前記制御回路を初期化するためのリセット信号を出力するリセット制御回路を備え、前記リセット制御回路は、前記機能入力切替回路が前記第２の信号群を前記機能回路に出力している際には、前記制御回路に前記リセット信号を出力し、前記機能入力切替回路が前記第３の信号群を前記機能回路に出力している際には、前記半導体集積回路の外部に前記リセット信号を出力することを特徴とする。
【００１９】
本発明の請求項９にかかる半導体集積回路は、請求項１ないし７のいずれかに記載の半導体集積回路において、前記制御回路が前記機能回路を初期化する際に発行する初期化コマンドをデコードする初期化コマンドデコード回路を備え、前記初期化コマンドデコード回路は、前記機能回路が初期化されている間も動作することを特徴とする。
【００２０】
本発明の請求項１０にかかる半導体集積回路は、請求項１ないし８のいずれかに記載の半導体集積回路において、前記第１の信号群と前記半導体集積回路の外部から供給される第５の信号群とを入力し、前記半導体集積回路の外部から入力する第２の設定信号に従い、前記第１の信号群と前記第５の信号群とのうちのいずれか一方を前記制御回路に出力する制御入力切替回路と、前記機能回路が前記半導体集積回路の外部に出力する第６の信号群と前記第２の信号群とを入力し、前記第２の設定信号に従い、前記第２の信号群と前記第６の信号群とのうちのいずれか一方を、前記半導体集積回路の外部に出力する制御出力切替回路と、を備えることを特徴とする。
【００２１】
本発明の請求項１１にかかる半導体集積回路は、請求項１０記載の半導体集積回路において、前記第５の信号群を入力する際に用いる端子群と、前記第２の信号群または前記第６の信号群を外部に出力する際に用いる端子群とは、前記機能回路が外部との入出力に用いる端子を含むことを特徴とする。
【００２２】
【発明の実施の形態】
以下、図面を用いて、本発明の半導体集積回路の実施の形態について説明する。
（実施の形態１）
まず、実施の形態１について説明する。この実施の形態１の半導体集積回路は、制御回路の出力と半導体集積回路の外部からの入力とを機能回路に切り換えて入力することで、制御回路と機能回路とを同一の半導体チップに集積していても、ＩＣＥ装置を使用してソフトウエアの開発が実現できるようにしたものである。
【００２３】
図１は、本発明の実施の形態１にかかる半導体集積回路の通常動作時のブロック図及び周辺回路との接続図である。図１に示す半導体集積回路１０は、機能回路１１、制御回路１３、及び機能入力切替回路１６を備える。機能回路１１は、周辺回路１２と信号の入出力を行い、ユーザ固有の機能を実現する特定用途向けの集積回路である。例えば、光ディスク装置における信号処理機能や各種サーボ機能を実現する回路である。機能回路１１は、制御回路１３に対し、少なくとも内部状態を示す状態信号を含む信号群（第１の信号群）ａを出力する。制御回路１３は、演算コアと命令ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）とを有し、命令ＲＯＭ内のソフトウエアを用いて、周辺回路１４、１５及び機能回路１１を制御する汎用コントローラの役割を果たす。機能入力切替回路１６は、外部からの設定信号ｂに従い、制御回路１３が出力する信号群（第２の信号群）ｄと半導体集積回路１０が外部から入力する信号群（第３の信号群）ｃのいずれか一方を機能回路１１に出力する。なお、図１に示すように、機能入力切替回路１６が入力する信号は２値で表され、図中の「０」は信号群ｄを入力する場合を、「１」は信号群ｃを入力する場合を、それぞれ示す。
【００２４】
図２は、制御回路１３の命令ＲＯＭに格納するソフトウエアを開発する際の半導体集積回路１０と周辺回路との接続図である。図２において、図１と同じ構成要素については同じ符号を用いて説明を省略する。
【００２５】
図２に示す、ＩＣＥ装置１７は、半導体集積回路１０に内蔵されている制御回路１３と同等の機能を有する汎用コントローラ用のＩＣＥ装置で、制御回路１３の命令ＲＯＭに格納するソフトウエアを開発するのに使用する。また、スイッチ１８、１９は周辺回路１４、１５へ出力される信号を切り替える。
【００２６】
以上のように構成される半導体集積回路１０の通常動作について説明する。この時、設定信号ｂはＬｏｗにする。半導体集積回路１０はＬｏｗの設定信号ｂを入力すると通常動作を行う。
【００２７】
機能入力切替回路１６は、設定信号ｂに従い、制御回路１３からの信号群ｄを選択して機能回路１１に出力する。信号群ｄには、機能回路１１を初期化するリセット信号及び機能回路１１に対して命令を送る命令信号、状態を設定する状態設定信号が含まれる。特に、リセット信号は、常時使用する命令信号に比べ、起動時等の限られた条件でのみ使用することが多く、ＩＣＥ装置１７を用いてソフトウエア開発をする際に、半導体集積回路１０とＩＣＥ装置１７とで使用方法が異なると、検証漏れが発生しやすい。そのため、特に重要視する必要がある信号である。
【００２８】
制御回路１３は、命令ＲＯＭに格納されたソフトウエアに従い、機能回路１１及び周辺回路１４、１５を制御する。具体的には、機能回路１１からの信号群ａを用いて機能回路１１の状態を把握し、信号群ｄを介して必要な命令を送ることにより、機能回路１１を制御する。また、周辺回路１５から状態信号を受け取るとともに、周辺回路１４、１５に制御信号を出力して各回路の状態設定を行う。
機能回路１１は、制御回路１３の命令に従い、周辺回路１２から信号を入力し、必要に応じて周辺回路１２に信号を出力して状態設定を行う。
【００２９】
以上のように半導体集積回路１０では、通常動作時には、機能回路１１、制御回路１３が周辺回路１２，１４，１５に働きかけ、システム全体として所望の動作を実現する。
【００３０】
続いて、制御回路１３の命令ＲＯＭに格納するソフトウエアを開発する際の半導体集積回路１０の動作について説明する。
この時、半導体集積回路１０とＩＣＥ装置１７とを外部回路（配線等）により接続する。そして、設定信号ｂはＨｉｇｈにする。
【００３１】
機能入力切替回路１６は、設定信号ｂに従い、信号群ｄに替えて外部からの信号群ｃを機能回路１１に出力する。なお、信号群ｃはＩＣＥ装置１７から供給される。また、機能回路１１が出力する信号群ａは端子群（第１の端子群）２１を介してＩＣＥ装置１７に出力される。さらに、この時、スイッチ１８、１９を切り替えて、ＩＣＥ装置１７から周辺回路１４、１５へ信号が供給されるようにする。なお、スイッチ１８，１９は、周辺回路１４，１５に対する、ＩＣＥ装置１７による制御と制御回路１３による制御との切り替えを簡便に行うために設けられ、設定信号ｂと連動して切り替わる。また、ＩＣＥ装置１７は周辺回路１５からの状態信号を入力する。
【００３２】
このように半導体集積回路１０とＩＣＥ装置１７とを接続することにより、制御回路１３は、機能回路１１及び周辺回路１４、１５から分離され、制御回路１３の代わりにＩＣＥ装置１７が、機能回路１１及び周辺回路１４、１５と信号の入出力を行うことになる。この接続が実施されると、ＩＣＥ装置１７は、この装置を用いて制御回路１３上で動作するソフトウエアを開発し、開発したソフトウエアを制御回路１３内の命令ＲＯＭに格納する。そして、ソフトウエアを格納後、再び、図１に示す接続を実施すると、制御回路１３は新たなソフトウエアで動作することができる。なお、ここで、ＩＣＥ装置１７が制御回路１３と同じ機能を持つ汎用コントローラ用のものであれば、ＩＣＥ装置１７で開発されたソフトウエアは、制御回路１３上で同じように動作させることができる。すなわち、ＩＣＥ装置１７で機能回路１１、周辺回路１４，１５を制御するソフトウエアを開発することができる。
【００３３】
以上のように、実施の形態１にかかる半導体集積回路１０では、機能回路１１の出力である信号群ａを外部に出力する端子群２１と、外部からの信号群ｃを機能回路１１に入力可能とする機能入力切替回路１６とを備えるようにした。これにより、特定用途向け集積回路である機能回路１１と、これを制御する制御回路１３とを１つの半導体チップ上に集積した半導体集積回路１０であっても、内蔵する制御回路１３自身にＩＣＥ装置に相当する機能を持たせることなしに、外部回路であるＩＣＥ装置１７を用いて制御回路１３上で動作するソフトウエアを開発することができる。
【００３４】
なお、半導体集積回路１０は、これに内蔵する機能回路１１と制御回路１３とを、これらの間でアドレス空間を共有しない、いわゆる疎結合とする。この疎結合にすることにより、双方の接続の信号数を減らすことができ、また、外部回路であるＩＣＥ装置１７との接続が可能となる。
【００３５】
（実施の形態２）
次に、実施の形態２について説明する。この実施の形態２の半導体集積回路は、実施の形態１にかかる半導体集積回路１０に比べ、使用する端子数の削減が実現できるようにしたものである。
図３は、本発明の実施の形態２にかかる半導体集積回路の通常動作時のブロック図及び周辺回路との接続図である。図３において、図１と同じ構成要素については同じ符号を用いて説明を省略する。
【００３６】
図３に示す半導体集積回路２０は、図１の機能回路１１、制御回路１３、機能入力切替回路１６に加え、機能出力切替回路３１をさらに備えることを特徴とする。機能出力切替回路３１は、機能回路１１が出力する信号群ａと制御回路１３が出力する信号群（第４の信号群）ｅとを入力し、設定信号ｂに従い、これらの信号群のいずれか一方を半導体集積回路１０の外部に出力する。なお、図３に示すように、機能入力切替回路３１が入力する信号は２値で表され、図中の「０」は信号群ｅを入力する場合を、「１」は信号群ａを入力する場合を、それぞれ示す。
【００３７】
図４は、制御回路１３の命令ＲＯＭに格納するソフトウエアを開発する際の半導体集積回路２０と周辺回路との接続図である。図４において、図２、図３と同じ構成要素については同じ符号を用いて説明を省略する。
【００３８】
以上のように構成される半導体集積回路２０の通常動作について説明する。
この時、設定信号ｂはＬｏｗにする。半導体集積回路２０はＬｏｗの設定信号ｂを入力すると通常動作を行う。
【００３９】
設定信号ｂに従い、機能入力切替回路１６は制御回路１３から入力した信号群ｄを機能回路１１に出力し、機能出力切替回路３１は制御回路１３から入力した信号群ｅを外部に出力する。この信号群ｅには、周辺回路１４を制御するための制御信号が含まれ、スイッチ１８は半導体集積回路２０側に切り替わっているため、制御回路１３は、この制御信号を使って、内蔵するソフトウエアに従い周辺回路１４を動かす。その他の動作については、半導体集積回路１０と同様であるため、説明は省略する。
【００４０】
続いて、制御回路１３の命令ＲＯＭに格納するソフトウエアを開発する際の半導体集積回路２０の動作について説明する。
この時、図４に示すように、半導体集積回路２０とＩＣＥ装置１７とを外部回路（配線等）により接続する。そして、設定信号ｂをＨｉｇｈにして、機能入力切替回路１６、機能出力切替回路３１及びスイッチ１８の設定を切り替える。機能入力切替回路１６は、ＩＣＥ装置１７から端子群３３を経由して供給される信号群ｃを信号群ｄに替えて機能回路１１に出力する。機能出力切替回路３１は、端子群３２から外部に出力する信号を、制御回路１３が出力する信号群ｅから、機能回路１１が出力する信号群ａに切り替える。これにより、端子群３２からＩＣＥ装置１７に信号群ａが出力されることになる。さらに、スイッチ１８、１９を切り替えて、周辺回路１４、１５に出力される信号を、制御回路１３が出力する信号からＩＣＥ装置１７が出力する信号に切り替える。また、この時、ＩＣＥ装置１７は周辺回路１５から状態信号を入力する。
【００４１】
このように半導体集積回路２０とＩＣＥ装置１７とを接続することにより、ＩＣＥ装置１７は、周辺回路１５及び機能回路１１が出力する状態信号を入力し、また、機能回路１１及び周辺回路１４、１５に信号を出力することができ、各回路を制御することが可能となる。これにより、ＩＣＥ装置１７で制御回路１３のソフトウエアを開発することができる。
【００４２】
以上のように、実施の形態２にかかる半導体集積回路２０では、制御回路１３の命令ＲＯＭに格納するソフトウエアを開発する際には、制御回路１３を使用しないことから、実施の形態１では制御回路１３が外部（周辺回路１４）に信号を出力するために使用していた端子群３２を、外部回路であるＩＣＥ装置１７との接続に転用するようにした。これにより、より少ない端子数で、ＩＣＥ装置１７を使用して制御回路１３のソフトウエアを開発することが可能となる。
【００４３】
なお、本実施の形態２では、説明の簡略化のために、通常動作時に制御回路１３が外部への信号の出力に使用している端子群から信号群ａを外部に出力する実施例について説明した。しかし、半導体集積回路２０は、制御回路１３が通常動作時に外部からの信号の入力に使用している端子群から信号群ａを外部に出力する構成であっても良い。この場合、端子の入出力方向が変わるため、方向を切り替える回路が別途必要になる。
【００４４】
（実施の形態３）
次に、実施の形態３について説明する。この実施の形態３の半導体集積回路は、実施の形態１，２の半導体集積回路１０，２０に比べさらに端子数を削減することができ、ソフトウエアの開発時に消費電力を減らすことができるとともに、ソフトウエア開発時に周辺回路との接続を簡単にできるようにしたものである。
【００４５】
図５は、実施の形態３にかかる半導体集積回路のブロック図及びその半導体集積回路と周辺回路との通常動作時またはソフトウエア開発時の接続図である。図５において、図４と同じ構成要素については同じ符号を用いて説明を省略する。
【００４６】
図５に示す半導体集積回路３０は、図４の回路に対し、制御回路１３と機能入力切替回路１６との双方に接続している端子群（制御回路が外部との信号の入出力に用いる端子）５１、制御部停止回路５２、及び端子制御回路５３をさらに備えることを特徴とする。なお、この実施の形態３では、図４のスイッチ１９に相当するものは省略されている。
【００４７】
制御部停止回路５２は、設定信号ｂがＨｉｇｈの時に、制御回路１３を停止させる回路である。端子制御回路５３は、設定信号ｂがＨｉｇｈの時に、制御回路１３と周辺回路１５との接続に用いられる端子群（第１の信号群の出力に用いない端子）５５を高インピーダンス状態にする回路である。
【００４８】
以上のように構成される半導体集積回路３０の通常動作について説明する。
この時、設定信号ｂはＬｏｗに設定する。半導体集積回路３０がＬｏｗの設定信号ｂを入力すると通常動作を行う。
【００４９】
設定信号ｂに従い、機能入力切替回路１６は制御回路１３から入力した信号群ｄを機能回路１１に出力する。そして、機能出力切替回路３１は制御回路１３から入力した信号群ｅを端子群３２に出力する。また、スイッチ１８を半導体集積回路３０側に接続することにより、制御回路１３が出力する信号は端子群３２を介して周辺回路１４に供給される。
【００５０】
制御部停止回路５２は、制御回路１３にリセットをかけるか、または、動作クロックの供給を停止することにより、制御回路１３の動作を停止させる機能を有する。しかし、設定信号ｂがＬｏｗの際には、そのいずれの動作も行わず、制御回路１３を動作状態にする。
【００５１】
端子制御回路５３は、設定信号ｂがＬｏｗの際、制御回路１３から入力した信号を端子群５５に出力する。この時、半導体集積回路３０はＩＣＥ装置１７と接続していないため、周辺回路１５には、制御回路１３が出力する信号が端子群５５から供給される。また、スイッチ５４を閉じることにより、周辺回路１５が出力する信号は、端子群５１を介して制御回路１３に供給される。
【００５２】
制御回路１３は、周辺回路１５から信号を入力し、周辺回路１４、１５へ信号を出力する。また、機能回路１１から信号群ａを入力し、機能回路１１に信号群ｄを出力する。これにより、制御回路１３は、機能回路１１及び周辺回路１４、１５を制御するとともに、機能回路１１を介して周辺回路１２を制御する。そして、半導体集積回路３０は周辺回路を含めたシステム動作を実現する。
【００５３】
続いて、制御回路１３の命令ＲＯＭに格納するソフトウエアを開発する際の半導体集積回路３０の動作について説明する。
この時、半導体集積回路３０とＩＣＥ装置１７とを外部回路（配線等）により接続する。また、スイッチ１８はＩＣＥ装置１７側に切り替え、スイッチ５４はＯＦＦにする。また、設定信号ｂはＨｉｇｈにする。
【００５４】
半導体集積回路３０がＨｉｇｈの設定信号ｂを入力すると、機能入力切替回路１６は端子群５１を介してＩＣＥ装置１７から入力する信号群ｃを機能回路１１に出力する。そして、機能出力切替回路３１は、機能回路１１が出力する信号群ａを端子群３２に出力する。信号群ａは端子群３２からＩＣＥ装置１７に出力される。さらに、半導体集積回路３０では、制御部停止回路５２が制御回路１３の動作を停止状態にする。また、端子制御回路５３が端子群５５を高インピーダンス状態にする。
【００５５】
ＩＣＥ装置１７は、通常動作状態にて制御回路１３が入力していた信号群ａと周辺回路１５の出力信号とを入力し、通常動作状態にて制御回路１３が出力していた信号群ｄに相当する信号と周辺回路１４，１５への制御信号とを出力する。これにより、ＩＣＥ装置１７は、制御回路１３に代わって動作することができ、制御回路１３のソフトウエアを開発することができる。
【００５６】
以上のように、本実施の形態３にかかる半導体集積回路３０は、制御回路１３及び機能入力切替回路１６の両方に接続する端子群５１を備え、ソフトウエア開発時に、ＩＣＥ装置１７から機能回路１１への信号を、端子群５１から入力するようにした。これにより、より少ない端子数でＩＣＥ装置１７との接続が可能となる。
【００５７】
また、本実施の形態３にかかる半導体集積回路３０では、ソフトウエア開発時に制御回路１３が動作する必要がないことから、制御部停止回路５２を備え、ソフトウエア開発時に制御回路１３の動作を停止させるようにした。これにより、消費電力の低減、不要輻射の低減を実現することができる。
【００５８】
さらに、本実施の形態３に係る半導体集積回路３０は、端子制御回路５３を備え、制御回路１３と周辺回路１５との接続に用いられる端子群５５を、制御回路１３を使わない際には高インピーダンス状態にするようにした。これにより、周辺回路１５がＩＣＥ装置１７及び半導体集積回路３０のうちのいずれと接続するかを決めるスイッチ（図４のスイッチ１９）を設ける必要がなくなり、ソフトウエア開発用の基板の設計が容易になり、また、コスト削減が可能となる。
【００５９】
なお、端子制御回路５３は、半導体集積回路３０の動作クロックに関係なく、設定信号ｂによってのみ状態が確定することが望ましい。これは、クロックに従って動く回路構成にした場合、電源投入からクロックが供給されるまでの間、端子群５５が高インピーダンスでない状態が発生し、ＩＣＥ装置１７と半導体集積回路３０の信号が衝突し、いずれか、または双方の回路の破損を招く危険があるためである。よって、端子制御回路５３は電源投入と同時に状態が確定している必要がある。
【００６０】
（実施の形態４）
次に、実施の形態４について説明する。この実施の形態４の半導体集積回路は、一般に論理回路で構成されておりそれぞれ決まった動作クロックで動作する機能回路１１及び制御回路１３の間で、動作クロックを発生させる回路を共有化するようにしたものである。
【００６１】
図６は、実施の形態４にかかる半導体集積回路のブロック図及びその半導体集積回路と周辺回路との通常動作時またはソフトウエア開発時の接続図である。図６において、図５と同じ構成要素については同じ符号を用いて説明を省略する。図６に示す半導体集積回路４０は、図５の回路に対し、機能回路１１及び制御回路１３に動作クロックを供給するクロック発生回路６１と、クロック発生回路６１から外部へのクロックの出力を制御するクロック出力制御回路６２とをさらに備えることを特徴とする。なお、図５の制御部停止回路５２に相当するものは図示していないが、これは必要に応じて設ければよいものである。
【００６２】
通常動作時、クロック発生回路６１は、外部の水晶発振子６４や、内蔵するＰＬＬ回路（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）などを使い、機能回路１１及び制御回路１３にそれぞれ必要なクロックを発生する。機能回路１１及び制御回路１３は、クロック発生回路６１からクロックを受け取り、これに従って動作する。このように、クロック発振機能を１つの回路にまとめることにより、半導体集積回路４０の面積を削減することができ、かつ、水晶発振子などの周辺部品を削減することができる。
【００６３】
ソフトウエア開発時、半導体集積回路４０は、上述の実施の形態３と同様に、ＩＣＥ装置１７と接続し、ＩＣＥ装置１７は制御回路１３に代わって動作してソフトウエアを開発する。この時、クロック発生回路６１が発生するクロックは端子群６３を介してＩＣＥ装置１７に出力される。これにより、ＩＣＥ装置１７は制御回路１３と同じクロックに基づいて動作することができる。
【００６４】
この構成は、特に、機能回路１１及び制御回路１３に対するクロックの発生に決まった手順がある場合に有効になる。その場合とは、例えば、電源投入時に、まず、制御回路１３のクロックのみが供給され、制御回路１３の動作が確定した後に、機能回路１１へのクロックの供給が開始される場合、または、先に機能回路１１のクロックが供給され、機能回路１１にて、所定の条件が成立した時にのみ制御回路１３へクロックが供給されるような場合である。以上のように、半導体集積回路４０では、入力するクロックに応じた動作を検証することが必要な場合に備えて、クロック発生回路６１を内蔵するようにし、そして、ソフトウエア開発をする際には、クロック発生回路６１がＩＣＥ装置１７にクロックを供給するようにした。これにより、ＩＣＥ装置１７は通常動作時と同じ形式のクロックに基づいて動作することが可能となる。
【００６５】
また、半導体集積回路４０から外部へのクロックの出力は、不要輻射の発生などを考慮すると、ＩＣＥ装置１７を使用する場合にのみ行なうのが望ましい。よって、半導体集積回路４０は、クロック出力制御回路６２を内蔵して、設定信号ｂがＨｉｇｈの時にのみ端子群６３からクロックを出力するようにしている。
【００６６】
以上のように、本実施の形態４に係る半導体集積回路４０は、制御回路１３に動作クロックを供給するクロック発生回路６１を備え、クロック発生回路６１が制御回路１３に供給するクロックを外部にも出力することが可能な構成とした。これにより、クロック発生に決まった手順がある場合も考慮して制御回路１３のソフトウエアを開発することができる。特に、機能回路１１が使う動作クロックと制御回路１３が使う動作クロックとに、同期／非同期、または、所定の周波数比など、相対関係がある場合に、ソフトウエア構築段階で、これらを考慮できる効果は大きい。
【００６７】
なお、半導体集積回路４０は、ＩＣＥ装置１７と接続する時にのみ動作クロックを外部に出力することから、ソフトウエア開発時に、クロック発生回路６１が出力するクロックを、機能出力切替回路３１と通常動作時に制御回路１３が使用する端子群とを介してＩＣＥ装置１７に出力するようにしても良い。このような構成をとることにより、ソフトウエアの開発のために独立したクロック出力端子を用意する必要がなくなる。
【００６８】
（実施の形態５）
次に、実施の形態５について説明する。この実施の形態５の半導体集積回路は、一般に論理回路で構成されており電源投入時には初期化をしたのち動作せられる機能回路１１及び制御回路１３に対し、その初期化処理を行う回路を集積回路に内蔵するようにしたものである。
【００６９】
図７は、実施の形態５にかかる半導体集積回路のブロック図、及びその半導体集積回路と周辺回路との通常動作時またはソフトウエア開発時の接続図である。図７において、図６と同じ構成要素については同じ符号を用いて説明を省略する。図７に示す半導体集積回路５０は、図６の回路に対し制御回路１３を初期化するリセット制御回路７１をさらに備えることを特徴とする。なお、図６のクロック発生回路６１ならびに水晶発振子６４に相当するものは図示していないが、これらは必要に応じて設ければよいものである。
【００７０】
リセット制御回路７１は、外部からのリセットパルスを常に受付け、リセットパルスを受け取ると、これを、制御回路１３全体を初期化するのに十分な時間にまでパルス幅を伸長し、リセット信号ｆとして制御回路１３に出力する。制御回路１３は、リセット信号ｆを受け取ると、自身を初期化するのと同時に、機能回路１１に対してリセット信号を含む信号群ｄを出力して機能回路１１を初期化する。
【００７１】
また、リセット制御回路７１はリセット信号ｆを端子群７２にも出力する。即ち、ソフトウエア開発時には、端子群７２を介してＩＣＥ装置１７にリセット制御回路７１からリセット信号ｆが出力される。これにより、ＩＣＥ装置１７はリセット信号に対する動きを制御回路１３と同じにすることができる。
【００７２】
以上のように、本実施の形態５に係る半導体集積回路５０では、制御回路１３に対して初期化処理を行わせるリセット信号を出力するリセット制御回路７１を備えるようにした。そして、ソフトウエア開発時にはリセット制御回路７１からＩＣＥ装置１７に対して前記リセット信号を出力するようにした。これにより、機能回路１１及び制御回路１３の初期化に決まった手順がある場合も考慮した、ソフトウエア開発が可能となる。
【００７３】
なお、半導体集積回路５０は、実施の形態４で説明したクロックと同様に、外部へのリセット信号の出力を、ＩＣＥ装置１７にのみ行う。よって、制御回路１３が通常動作時に使用している端子群中の１つの端子と機能出力切替回路３１とを介してリセット制御回路７１からリセット信号をＩＣＥ装置１７に出力するようにしても良い。これにより、端子数を減らすことが可能になる。
【００７４】
（実施の形態６）
次に、実施の形態６について説明する。この実施の形態６の半導体集積回路は、実施の形態５の半導体集積回路５０に比べ、使用する端子数の削減が実現できるようにしたものである。
【００７５】
図８は、実施の形態６にかかる半導体集積回路のブロック図、及びその半導体集積回路と周辺回路との通常動作時またはソフトウエア開発時の接続図である。図８において、図７と同じ構成要素については同じ符号を用いて説明を省略する。図８に示す半導体集積回路６０は、図７の回路に対し初期化コマンドデコード回路８１をさらに備えることを特徴とする。なお、図７のリセット制御回路７１に相当するものは図示していないが、これは必要に応じて設ければよいものである。
【００７６】
初期化コマンドデコード回路８１は、機能入力切替回路１６が出力する信号の中から機能回路１１に対して出力される命令信号を入力し、その信号に機能回路１１の回路を初期化する初期化コマンドが含まれているかどうかを判断し、そうであれば、リセット信号ｇを機能回路１１に対して出力する。
【００７７】
制御回路１３は、起動時や、何らかの要因で機能回路１１が不正規な動作をした場合、初期化コマンドを、命令信号を用いて機能回路１１側に出力する。初期化コマンドデコード回路８１では、初期化コマンド以外のコマンドは無視し、命令信号に初期化コマンドが含まれる際には、リセット信号ｇを機能回路１１に出力する。
【００７８】
なお、機能回路１１に対して送られる命令信号は、初期化コマンドデコード回路８１と、機能回路１１とに並行して入力されるようにする。
また、初期化コマンド以外の機能回路１１の制御コマンドは、機能回路１１内のコマンドデコーダによってデコードされるようにする。
【００７９】
また、実装の方法として、初期化コマンドデコード回路８１を、機能回路１１内のコマンドデコーダ（図示せず）の一部に組み込むことも可能である。
また、初期化コマンドデコード回路８１は、機能回路１１が初期化されている間も動作状態にしておく。これにより、機能回路１１の初期化を確実に解除することができる。
【００８０】
以上のように、本実施の形態６に係る半導体集積回路６０では、機能入力切替回路１６が出力する信号の中から機能回路１１に対して出力される命令信号を入力し、その信号が機能回路１１を初期化する初期化コマンドであるかどうかを判断し、そうであれば、リセット信号を機能回路１１に対して出力する初期化コマンドデコード回路８１を備えるようにした。これにより、機能回路１１及び制御回路１３の初期化に決まった手順がある場合も考慮してソフトウエアを開発することができる。そしてその際、リセットパルスを入力する端子及びリセット信号をＩＣＥ装置１７に出力する専用の端子を設けなくてもよくなる。この構成は、特に、ＩＣＥ装置１７とのインタフェースに割り当てることができる端子数が限られている場合に、効果を発揮する。
【００８１】
（実施の形態７）
次に、実施の形態７について説明する。この実施の形態７の半導体集積回路は、半導体集積回路に内蔵する制御回路と、制御回路のソフトウエアの開発に用いるＩＣＥ装置とが同等の動作をすることの確認、即ち、半導体集積回路に内蔵する制御回路が所要の動作をするかどうかの確認、を行うことができるようにしたものである。
【００８２】
図９は、実施の形態７に係る半導体集積回路のブロック図である。図１と同じ構成要素については同じ符号を用いて説明を省略する。
図９において、半導体集積回路７０は、図１に示す半導体集積回路１０に対し、制御入力切替回路９１及び制御出力切替回路９２をさらに備えることを特徴とする。
【００８３】
制御入力切替回路９１は、外部からの設定信号（第２の設定信号）ｈを入力し、設定信号ｈがＬｏｗの場合は機能回路１１が出力する信号群ａを、Ｈｉｇｈの場合は外部から入力する信号群（第５の信号群）ｉを、制御回路１３に出力する。制御出力切替回路９２は、外部からの設定信号ｈを入力し、設定信号ｈがＬｏｗの場合は機能回路１１が出力する信号群（第６の信号群）ｊを、Ｈｉｇｈの場合は制御回路１３が出力する信号群ｄを、外部に出力する。なお、図９に示すように、制御入力切替回路９１が入力する信号は２値で表され、「０」は信号群ａを入力する場合を、「１」は信号群ｉを入力する場合を、それぞれ示す。また、制御入力切替回路９２が入力する信号も２値で表され、「０」は信号群ｊを入力する場合を、「１」は信号群ｄを入力する場合を、それぞれ示す。
【００８４】
通常動作時は、設定信号ｈをＬｏｗとする。これにより、制御回路１３には、機能回路１１から状態信号を含む信号が入力される。また、機能回路１１が周辺回路に出力すべき信号が外部に出力される。
【００８５】
制御回路１３の動作を確認する際は、設定信号ｈをＨｉｇｈにする。これにより、制御回路１３に対し、端子群（機能回路が外部との入出力に用いる端子）４２を介して外部から直接信号を入力することが可能となり、また、制御回路１３が出力する信号を、端子群（機能回路が外部との入出力に用いる端子）４１を介して外部から直接モニタすることができる。すなわち、半導体集積回路７０を、制御回路１３による単体の汎用コントローラとして扱うことが可能となり、制御回路１３が汎用コントローラとして、ＩＣＥ装置と同等のものになっているかどうかを確認することができる。
【００８６】
また、以上のことから、制御入力切替回路９１及び制御出力切替回路９２を、実施の形態１のみならず実施の形態２ないし６に係る半導体集積回路にそれぞれ搭載し、これらを搭載した各半導体集積回路が半導体集積回路７０と同様の動作を行なうか否かを検証することにより、実施の形態１のみならず実施の形態２ないし６に係る半導体集積回路においても、制御回路１３が汎用コントローラとしてＩＣＥ装置１７と同等のものになっているかどうかを確認することができる。
【００８７】
以上のように、実施の形態７に係る半導体集積回路７０は、外部からの設定信号ｈを入力し、設定信号ｈがＬｏｗの場合は機能回路１１が出力する信号群ａを、Ｈｉｇｈの場合は外部から入力する信号群ｉを、制御回路１３に出力する制御入力切替回路９１と、外部からの設定信号ｈを入力し、設定信号ｈがＬｏｗの場合は機能回路１１が出力する信号群ｊを、Ｈｉｇｈの場合は制御回路１３が出力する信号群ｄを、外部に出力する制御出力切替回路９２とを備え、制御回路１３の入出力信号を、外部から直接入出力することができるようにした。これにより、制御回路１３とＩＣＥ装置等の汎用コントローラとの機能の同等性を確認することができる。
【００８８】
なお、実施の形態７では、半導体集積回路７０は、外部から制御回路１３に信号を入力する際に、外部から機能回路１１に信号を入力する端子を用いる例について示した。しかし、その際、機能回路１１から外部へ信号を出力する端子を使用しても良い。この場合は、端子の方向を切り替える方向切替回路を別途用意する必要がある。
【００８９】
また、半導体集積回路７０は、制御回路１３の動作を確認する際、機能回路１１が動作しないことから、この際、機能回路１１が外部との信号の入出力に用いている端子を使用して、外部と信号の入出力を行うようにしても良い。これにより、半導体集積回路全体の端子数を減らすことができる。
【００９０】
また、図１から図９において、各端子群を１つの端子で表現しているが、端子群は１本以上の端子を含むことを意味している。
【００９１】
また、本発明の半導体集積回路は、クロック発生回路６１、リセット制御回路７１、及び初期化コマンドデコード回路８１のうちの、３つの回路または２つの回路を、一つの半導体チップ上に備えるようにしても良い。その場合は、各回路をそれぞれ独立して動作させるようにすれば良い。
【００９２】
【発明の効果】
以上のように、本発明の請求項１にかかる半導体集積回路は、特定用途向け機能回路と、前記機能回路を制御する制御回路とを１つの半導体チップに集積した半導体集積回路において、少なくとも前記機能回路の状態を示す状態信号を含み前記機能回路から前記制御回路に出力される第１の信号群を、前記半導体集積回路の外部に出力する第１の端子群と、少なくとも前記機能回路を初期化するリセット信号を含み前記制御回路から前記機能回路に出力される第２の信号群と、前記半導体集積回路の外部から供給される第３の信号群とを入力し、前記半導体集積回路の外部から入力する設定信号に従い、前記第２の信号群と前記第３の信号群とのうちのいずれか一方を、前記機能回路に出力する機能入力切替回路とを備えるようにした。これにより、ユーザ固有の機能を実現する機能回路と、これを制御する汎用マイクロコントローラに相当する制御回路とを一つに集積した際に、従来からある汎用マイクロコントローラのＩＣＥ装置を使用して、制御回路上で動作するソフトウエアを開発することができ、ソフトウエアを開発する際にＩＣＥ機能を有する半導体集積回路、あるいは、複数回書き換え可能な命令ＲＯＭに対応した半導体集積回路を作成する必要がなくなる。よって、半導体集積回路の開発期間の短縮及び開発費用の大幅な削減が可能となる。
【００９３】
本発明の請求項２にかかる半導体集積回路は、請求項１記載の半導体集積回路において、前記第１の信号群と前記制御回路から前記半導体集積回路の外部に出力される第４の信号群とを入力し、前記設定信号に従って、前記第１の信号群または前記第４の信号群を、前記第１の端子群に出力する機能出力切替回路を備え、前記第１の端子群は、前記制御回路が外部との信号の入出力に用いる端子を含むようにした。これにより、外部接続用の端子数を削減することが可能になる。
【００９４】
本発明の請求項３にかかる半導体集積回路は、請求項１または２に記載の半導体集積回路において、前記第３の信号群を入力する際に使用する端子群は、前記制御回路が外部との信号の入出力に用いる端子を含むようにした。これにより、外部接続用の端子数を削減することが可能になる。
【００９５】
本発明の請求項４にかかる半導体集積回路は、請求項２または３に半導体集積回路において、前記機能入力切替回路が第３の信号群を前記機能回路に出力する際に、前記制御回路からの信号を前記半導体集積回路の外部に出力する端子群のうち、前記第１の信号群の出力に用いない端子を高インピーダンス状態にする端子制御回路を備えるようにした。これにより、ソフトウエア開発用の外部マイクロコントローラ（ＩＣＥ装置）と半導体集積回路とを１つの周辺部品に同時に接続しても、各回路からの出力信号同士が衝突することがなくなり、ソフトウエア開発用の回路基板の設計を容易にすることができる。
【００９６】
本発明の請求項５にかかる半導体集積回路は、請求項４に記載の半導体集積回路において、前記端子制御回路は、前記設定信号によって動作するようにした。これにより、半導体集積回路の電源投入直後から所定の端子を高インピーダンス状態にすることができる。
【００９７】
また、本発明の請求項６にかかる半導体集積回路は、請求項１ないし５のいずれかに記載の半導体集積回路において、前記機能入力切替回路が前記第３の信号群を機能回路に出力している際に、前記制御回路の動作を停止させる制御部停止回路を備えるようにした。これにより、外部マイクロコントローラを用いて制御回路のソフトウエアを開発する時に、回路内の消費電力を下げることが可能となる。
【００９８】
また、本発明の請求項７にかかる半導体集積回路は、請求項１ないし６のいずれかに記載の半導体集積回路において、動作クロックを発生するクロック発生回路を有し、前記クロック発生回路は、前記機能入力切替回路が前記第２の信号群を前記機能回路に出力している際には、前記制御回路及び前記機能回路に前記動作クロックを出力し、前記機能入力切替回路が前記第３の信号群を前記機能回路に出力している際には、前記動作クロックを前記半導体集積回路の外部に出力するようにした。これにより、クロック発生に決まった手順がある場合も考慮して制御回路のソフトウエアを開発することができる。また、制御回路、機能回路にそれぞれに必要であったクロック発生回路を共有化し、半導体集積回路の回路規模、及び、水晶発振子やその周辺回路などの外部回路を削減することができる。
【００９９】
また、本発明の請求項８にかかる半導体集積回路は、請求項１ないし６のいずれかに記載の半導体集積回路において、前記制御回路を初期化するためのリセット信号を出力するリセット制御回路を備え、前記リセット制御回路は、前記機能入力切替回路が前記第２の信号群を前記機能回路に出力している際には、前記制御回路に前記リセット信号を出力し、前記機能入力切替回路が前記第３の信号群を前記機能回路に出力している際には、前記半導体集積回路の外部に前記リセット信号を出力するようにした。これにより、機能回路及び制御回路の初期化に決まった手順がある場合も考慮して制御回路のソフトウエアを開発することができる。
【０１００】
また、本発明の請求項９にかかる半導体集積回路は、請求項１ないし７のいずれかに記載の半導体集積回路において、前記制御回路が前記機能回路を初期化する際に発行する初期化コマンドをデコードする初期化コマンドデコード回路を備え、前記初期化コマンドデコード回路は、前記機能回路が初期化されている間も動作するようにした。これにより、機能回路及び制御回路の初期化に決まった手順がある場合も考慮して制御回路のソフトウエアを開発することができる。その際、リセットパルスを入力する専用の端子を設ける必要がなく、インタフェースに割り当てることができる端子数が限られている場合に、効果を発揮する。
【０１０１】
また、本発明の請求項１０にかかる半導体集積回路は、請求項１ないし８のいずれかに記載の半導体集積回路において、前記第１の信号群と、前記半導体集積回路の外部から供給される第５の信号群とを入力し、前記半導体集積回路の外部から入力する第２の設定信号に従い、前記第１の信号群と前記第５の信号群とのうちのいずれか一方を前記制御回路に出力する制御入力切替回路と、前記機能回路が前記半導体集積回路の外部に出力する第６の信号群と前記第２の信号群とを入力し、前記第２の設定信号に従い、前記第２の信号群と前記第６の信号群とのうちのいずれか一方を、前記半導体集積回路の外部に出力する制御出力切替回路と、を備えるようにした。これにより、内蔵する制御回路が、汎用マイクロコントローラと同等に動作しているか否かを容易に確認することができる。
【０１０２】
また、本発明の請求項１１にかかる半導体集積回路は、請求項１０記載の半導体集積回路において、前記第５の信号群を入力する際に用いる端子群と、前記第２の信号群または前記第６の信号群を外部に出力する際に用いる端子群とが、前記機能回路が外部との入出力に用いる端子を含むようにした。これにより、内蔵する制御回路の動作を確認するために設ける必要がある端子数を最小限にすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体集積回路の通常動作時のブロック図及び周辺回路との接続図である。
【図２】本発明の実施の形態１にかかる半導体集積回路のソフトウエアを開発する際の周辺回路との接続図である。
【図３】本発明の実施の形態２にかかる半導体集積回路の通常動作時のブロック図及び周辺回路との接続図である。
【図４】本発明の実施の形態２にかかる半導体集積回路のソフトウエアを開発する際の周辺回路との接続図である。
【図５】本発明の実施の形態３にかかる半導体集積回路のブロック図及びその半導体集積回路と周辺回路との通常動作時またはソフトウエア開発時の接続図である。
【図６】本発明の実施の形態４にかかる半導体集積回路のブロック図及びその半導体集積回路と周辺回路との通常動作時またはソフトウエア開発時の接続図である。
【図７】本発明の実施の形態５にかかる半導体集積回路のブロック図及びその半導体集積回路と周辺回路との通常動作時またはソフトウエア開発時の接続図である。
【図８】本発明の実施の形態６にかかる半導体集積回路のブロック図及びその半導体集積回路と周辺回路との通常動作時またはソフトウエア開発時の接続図である。
【図９】本発明の実施の形態７にかかる半導体集積回路のブロック図である。
【符号の説明】
１０，２０，３０，４０，５０，６０，７０  半導体集積回路
１１  機能回路
１２，１４，１５  周辺回路
１３  制御回路
１６  機能入力切替回路
１７  ＩＣＥ装置
１８，１９，５４  スイッチ
２１，３２，３３，４１，４２，５１，５５，６３，７２  端子群
３１  機能出力切替回路
５２  制御部停止回路
５３  端子制御回路
６１  クロック発生回路
６２  クロック出力制御回路
７１  リセット制御回路
８１  初期化コマンドデコード回路
９１  制御入力切替回路
９２  制御出力力切替回路
【図１】
2004164182.tif 000003
【図２】
2004164182.tif 000004
【図３】
2004164182.tif 000005
【図４】
2004164182.tif 000006
【図５】
2004164182.tif 000007
【図６】
2004164182.tif 000008
【図７】
2004164182.tif 000009
【図８】
2004164182.tif 000010
【図９】
2004164182.tif 000011