(57)【要約】【課題】正確な検査が可能な半導体ウェーハの検査方法を得る。【解決手段】ステップＳ１１で、分割条件を規定する分割セルサイズデータＤ１及び分割セル配置データＤ２に基づき仮想分割ウェーハ２０を生成する。ステップＳ１２において、検査結果情報データベースＤ３を仮想分割ウェーハ２０上で照合することにより、規格外部を有する規格外セル数Ｃ０及び規格外部を有さない規格内セル数Ｃ１をそれぞれ算出する。ステップＳ１３において、全仮想分割単位セル数Ｃ１０と規格内セル数Ｃ１とに基づき、使用可能領域率ＰＵＡ（％）（＝（Ｃ１／Ｃ１０）＊１００）を求める。【選択図】　　　　図１
2004128391.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体ウェーハに対し所定の検査対象項目を含む検査を行い、少なくとも検査規格を満足しない規格外部の前記半導体ウェーハ上の位置が認識可能な検査情報を得るステップと、
（ｂ）前記半導体ウェーハに対応する仮想ウェーハを所定の分割条件で仮想的に分割することにより、複数の仮想分割単位セルが仮想的に配置された仮想分割ウェーハを生成するステップと、
（ｃ）前記検査情報を前記仮想分割ウェーハ上で照合することにより、前記複数の仮想分割単位セルのうち前記規格外部を含む規格外セル及び前記規格外部を含まない規格内セルの数を求めるステップと、
（ｄ）前記複数の仮想分割単位セルの総数に対する前記規格内セルの数の比である使用可能セル率を求めるステップと、
を備える半導体ウェーハの検査方法。
【請求項２】
請求項１記載の半導体ウェーハの検査方法であって、
前記所定の検査対象項目は複数種の検査対象項目を含み、
前記検査情報は複数種の検査対象項目それぞれの前記規格外部の前記半導体ウェーハ上の位置が認識可能な情報を含む、
半導体ウェーハの検査方法。
【請求項３】
請求項１あるいは請求項２記載の半導体ウェーハの検査方法であって、
前記所定の分割条件は複数種の分割条件を含み、
前記仮想分割ウェーハは、前記複数種の分割条件で仮想的に分割される複数種の仮想分割ウェーハを含み、
前記ステップ（ｃ）は、
前記検査情報を前記複数種の仮想分割ウェーハそれぞれ上で照合し、前記複数種の仮想分割ウェーハそれぞれにおける前記規格外セル及び前記規格内セルの数を求めるステップを含み、
前記ステップ（ｄ）は、
前記複数種の仮想分割ウェーハそれぞれにおける前記使用可能セル率を求めるステップを含み、
前記半導体ウェーハの検査方法は、
（ｅ）前記複数種の仮想分割ウェーハそれぞれにおける前記使用可能セル率に基づき、前記半導体ウェーハの良否を総合的に判定するステップを、
さらに備える、
半導体ウェーハの検査方法。
【請求項４】
請求項１ないし請求項３のうち、いずれか１項に記載の半導体ウェーハの検査方法であって、
前記半導体ウェーハはＳＯＩ構造のウェーハであるＳＯＩウェーハを含み、
前記所定の検査対象項目は前記ＳＯＩウェーハのＳＯＩ層の膜厚を含む、
半導体ウェーハの検査方法。
【請求項５】
請求項１ないし請求項３のうち、いずれか１項に記載の半導体ウェーハの検査方法であって、
前記半導体ウェーハはＳＯＩ構造のウェーハであるＳＯＩウェーハを含み、
前記所定の検査対象項目は前記ＳＯＩウェーハの埋込絶縁層の膜厚を含む、
半導体ウェーハの検査方法。
【請求項６】
請求項１ないし請求項３のうち、いずれか１項に記載の半導体ウェーハの検査方法であって、
前記半導体ウェーハはＳＯＩ構造のウェーハであるＳＯＩウェーハを含み、
前記所定の検査対象項目は前記ＳＯＩウェーハのＳＯＩ層の損失あるいは前記ＳＯＩ層及び埋込絶縁層の損失を含む、
半導体ウェーハの検査方法。
【請求項７】
請求項１ないし請求項３のうち、いずれか１項に記載の半導体ウェーハの検査方法であって、
前記半導体ウェーハはエピタキシャルウェーハを含み、
前記所定の検査対象項目は前記エピタキシャルウェーハのヒロック状の欠陥を含む、
半導体ウェーハの検査方法。
【請求項８】
請求項１ないし請求項３のうち、いずれか１項に記載の半導体ウェーハの検査方法であって、
前記所定の検査対象項目はＣＯＰ（Ｃｒｙｓｔａｌ　Ｏｒｉｇｉｎａｔｅｄ　Ｐａｒｔｉｃｌｅ）を含む、
半導体ウェーハの検査方法。
【請求項９】
請求項１ないし請求項８のうち、いずれか１項に記載の半導体ウェーハの検査方法であって、
前記所定の分割条件は前記半導体ウェーハ上に実際に形成される実デバイスの形状及びサイズに基づく条件を含む、
半導体ウェーハの検査方法。
【請求項１０】
請求項１ないし請求項８のうち、いずれか１項に記載の半導体ウェーハの検査方法であって、
前記仮想ウェーハは第１及び第２の検査対象領域を含み、
前記複数の仮想分割単位セルは前記第１及び第２の検査対象領域内にそれぞれ存在する複数の第１及び第２仮想分割単位セルを含み、
前記検査規格は互いに異なる第１及び第２の検査規格を含み、
前記規格外部は第１及び第２の規格外部を含み、
前記規格内セルは第１及び第２の規格内セルを含み、
前記規格外セルは第１及び第２の規格外セルを含む、
前記検査情報は、前記第１の検査対象領域に対して前記第１の検査規格に満足しない前記第１の規格外部、及び前記第２の検査対象領域に対して前記第２の検査規格に満足しない前記第２の規格外部を認識可能な情報を含み、
前記ステップ（ｃ）は、
前記複数の第１仮想分割単位セルのうち前記第１の規格外部を含む前記第１の規格外セル及び前記第１の規格外部を含まない前記第１の規格内セルの数を求めるとともに、前記複数の第２仮想分割単位セルのうち前記第２の規格外部を含む前記第２の規格外セル及び前記第２の規格外部を含まない前記第２の規格内セルの数を求めるステップを含む、
半導体ウェーハの検査方法。
【請求項１１】
請求項１０記載の半導体ウェーハの検査方法であって、
前記第１の検査対象領域はメモリセル領域を含み、
前記第２の検査対象領域は周辺領域を含む、
半導体ウェーハの検査方法。
【請求項１２】
請求項１ないし請求項１１のうち、いずれか１項に記載の半導体ウェーハの検査方法であって、
（ｆ）前記ステップ（ｄ）で得た使用可能セル率に基づき、前記半導体ウェーハの価値判断を行うステップ、
をさらに備える半導体ウェーハの検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は半導体ウェーハ等の半導体基板に発生する欠陥等に基づき半導体ウェーハの良否を検査する半導体ウェーハの検査方法に関する。
【０００２】
【従来の技術】
半導体デバイスは半導体ウェーハと呼ばれる円盤状の半導体基板上に形成される。この半導体ウェーハ上のゴミや、半導体ウェーハの欠陥、膜厚、抵抗等の面内の品質バラツキは、形成される半導体デバイスの特性に悪影響を及ぼし、歩留まり低下の原因となるため、半導体ウェーハの出荷規格は非常に厳しく、かつ半導体ウェーハ全面で規格を満足するかどうかを検査によって判定し、合格品のみ出荷している。
【０００３】
しかしながら、デバイスの微細化に伴い、半導体ウェーハに求められる品質レベルが向上すると、大量の不合格品が発生する。さらに、半導体ウェーハはその口径を拡大させており、品質を保証する面積も増大するため、不合格率はさらに増大し、半導体ウェーハのコストアップにつながり、さらに環境、省エネルギーからの観点からも無駄が多い。
【０００４】
半導体ウェーハの良否判断を行う従来の方法は、例えば特許文献１において開示されている。この方法は、半導体ウェーハ上に存在する欠陥の個数を欠陥数として検出するとともに、複数のチップにおいて欠陥の存在するチップ数として検出し、当該欠陥数及びチップ数を予め設定された基準欠陥チップ数及び基準欠陥数と比較することにより、半導体ウェーハの良否判断を行っている。この際、複数のチップとして仮想チップを設定する場合もあった。
【０００５】
【特許文献１】特開平１２−１２６７３６号公報
【０００６】
【発明が解決しようとする課題】
従来の半導体ウェーハの良否判定は以上のように行われおり、厳しすぎる条件で検査を行う傾向が強く、本来は正常な半導体ウェーハまで不良と判断してしまうため、半導体ウェーハを有効利用できていないという問題点があった。
【０００７】
この発明は上記問題点を解決するためになされたもので、より正確な検査が可能な半導体ウェーハの検査方法を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る請求項１記載の半導体ウェーハの検査方法は、（ａ）半導体ウェーハに対し所定の検査対象項目を含む検査を行い、少なくとも検査規格を満足しない規格外部の前記半導体ウェーハ上の位置が認識可能な検査情報を得るステップと、（ｂ）前記半導体ウェーハに対応する仮想ウェーハを所定の分割条件で仮想的に分割することにより、複数の仮想分割単位セルが仮想的に配置された仮想分割ウェーハを生成するステップと、（ｃ）前記検査情報を前記仮想分割ウェーハ上で照合することにより、前記複数の仮想分割単位セルのうち前記規格外部を含む規格外セル及び前記規格外部を含まない規格内セルの数を求めるステップと、（ｄ）前記複数の仮想分割単位セルの総数に対する前記規格内セルの数の比である使用可能セル率を求めるステップとを備えている。
【０００９】
【発明の実施の形態】
＜実施の形態１＞
図１はこの発明の実施の形態１である半導体ウェーハの検査方法の処理手順をデータの流れと共に模式的に示す説明図である。
【００１０】
同図を参照して、ステップＳ１で、半導体ウェーハ１に対して検査Ａに基づく検査を行う。検査Ａは所定の検査対象項目（対象品質項目）についての検査である。
【００１１】
続いて、ステップＳ２で、検査Ａの検査結果に基づき規格を満足するか否かの良否判定を行い、検査規格を満たさなかった箇所を規格外部Ａとして検出する。そして、規格外部Ａに関する検査情報（検査工程、（半導体ウェーハ１上の位置を示す）座標、サイズ、画像、含有不純物等）が検査結果情報データベースＤ３に付与されることにより格納される。
【００１２】
そして、ステップＳ３，Ｓ４において、ステップＳ１，Ｓ２で示した検査Ａと同様にして、検査Ａとは検査対象項目が異なる検査Ｂが実行され、規格外部Ｂに関する検査情報が検査結果情報データベースＤ３に格納される。
【００１３】
さらに、ステップＳ５，Ｓ６において、ステップＳ１，Ｓ２で示した検査Ａと同様にして、検査Ａ及び検査Ｂとは検査対象項目が異なる検査Ｃが実行され、規格外部Ｃに関する検査情報が検査結果情報データベースＤ３に格納される。
【００１４】
図２はステップＳ１〜Ｓ６の実行後における検査結果情報データベースＤ３の格納データに基づく半導体ウェーハの規格外部状況（マップ）を示す説明図である。同図に示すように、半導体ウェーハ１上に規格外部Ａ、規格外部Ｂ及び規格外部Ｃとされた欠陥２Ａ，欠陥２Ｂ及び欠陥２Ｃが示される。このように、検査結果情報データベースＤ３に格納された規格外部Ａ〜Ｃに関する検査情報を再構築することにより、半導体ウェーハ１のどの位置にどのような規格外部が存在するかを示す統合した情報を得ることができる。すなわち、検査結果情報データベースＤ３は、精度の高い良否判定が可能な情報となっている。
【００１５】
図１に戻って、ステップＳ１１において、仮想分割単位セルのセルサイズ及び形状等を規定する分割セルサイズデータＤ１及び仮想分割単位セルの半導体ウェーハ１上の配置等を規定する分割セル配置データＤ２に基づき、半導体ウェーハに相当する仮想ウェーハが所定サイズ及び形状の複数の仮想分割単位セルによって仮想的に分割された仮想分割ウェーハ２０を生成する。すなわち、ステップＳ１１は、分割条件を規定する分割セルサイズデータＤ１及び分割セル配置データＤ２に基づき仮想分割ウェーハ２０を生成する。
【００１６】
図３は仮想分割ウェーハの一例を示す説明図である。同図に示すように、仮想ウェーハ１０を配置し、仮想ウェーハ１０を仮想分割線１１によって矩形状のセルに分割し、これら分割セルのうち、全領域が仮想ウェーハ１０上に存在するセルを仮想分割単位セル１２とする。この際、仮想分割単位セル１２を一部領域が仮想ウェーハ１０上に存在するセルとしても良い。
【００１７】
図３の例では、全領域が仮想ウェーハ上に存在する仮想分割単位セル１２の総数は６６個となり、一部領域が仮想ウェーハ上に存在する仮想分割単位セルの総数は１１２個となる。
【００１８】
図３に示すように、Ｘ，Ｙの仮想座標軸を設けることにより、各仮想分割単位セルの座標を表すこともできる。なお、本実施の形態では図３の実線で示す通り、全領域が仮想ウェーハ１０上に存在するセルを仮想分割単位セル１２として以降説明する。
【００１９】
図１に戻って、ステップＳ１２において、検査結果情報データベースＤ３を仮想分割ウェーハ２０上で照合することにより、規格外部含有仮想分割セル数Ｃ０を算出する。
【００２０】
図４は規格外部含有仮想分割セル数（以下、「規格外セル」と略する場合あり）の算出内容を示す説明図である。同図に示すように、半導体ウェーハ１上の規格外部とみなされた欠陥を仮想分割ウェーハ２０上に位置ズレなく対応づける。その結果、欠陥２Ａ〜２Ｃのいずれかを内部に存在する仮想分割単位セル１２を規格外セル１２ｄと決定し、これら規格外セル１２ｄの数が規格外セル数Ｃ０となる。一方、欠陥２Ａ〜２Ｃのいずれをも内部に存在しない仮想分割単位セル１２を規格内セル１２ｇと決定し、これら規格内セル１２ｇの数が規格内セル数Ｃ１となる。
【００２１】
図１に戻って、ステップＳ１３において、使用可能領域率ＰＵＡ（Ｐｅｒｃｅｎｔ　Ｕｓａｂｌｅ　Ａｒｅａ）を求める。すなわち、全仮想分割単位セル数Ｃ１０と規格内セル数Ｃ１とにより、使用可能領域率ＰＵＡ（％）（＝（Ｃ１／Ｃ１０）＊１００）を求める。この使用可能領域率ＰＵＡによって、全仮想分割単位セル内で規格を満足している仮想分割単位セル１２の割合（使用可能セル率）を数値として認識することができる。
【００２２】
例えば、図４の例では、全仮想分割単位セル数Ｃ１０は６６個、規格内セル数Ｃ１は６３個、規格外セル数Ｃ０は３個であり、使用可能領域率ＰＵＡは９４。４５％（小数点第３位を四捨五入）となる。
【００２３】
本実施の形態では、使用可能領域率ＰＵＡを仮想分割単位セル１２単位で決定しているため、単純に欠陥数により良否を判定する場合に比べて精度の高い良否判定が行える。
【００２４】
例えば、「欠陥数が２個以下であること」を規格とした場合、欠陥が３個以上存在した場合は常に規格外となり不良品扱いとなる。すなわち、欠陥の発生位置が全く考慮されていない。
【００２５】
しかしながら、本実施の形態は欠陥が半導体ウェーハ上に散在した場合と一つの仮想分割単位セル１２に集中した場合とで使用可能領域率ＰＵＡが異なる値となり、規格外部の欠陥の発生位置を考慮した（「欠陥が３個以上発生しても実質的に欠陥数が２個以下とみないてよい」等）良否結果を数値として得ることができる。すなわち、本来は良品扱いすべきである半導体ウェーハを確実に良品と判定することができる。
【００２６】
このように、半導体製品サイズ等に相当する仮想分割単位セル１２を品質規格の対象単位とした使用可能領域率ＰＵＡを用いることにより、良否判定精度の向上を図ることができ、その結果、半導体ウェーハの有効利用を図ることができる。
【００２７】
加えて、使用可能領域率ＰＵＡは、全仮想分割単位セル数Ｃ１０に対する規格内セル数Ｃ１の割合であるため、半導体ウェーハのサイズ及び全仮想分割単位セル数Ｃ１０等の変更によっても、精度に変化は生じることはなく、同様の良否判定精度を維持することができる。
【００２８】
図１に戻って、ステップＳ７において、ステップＳ１３で得た使用可能領域率ＰＵＡに基づき良否判定を行い、最終的な出荷の判断を行う。この際、使用可能領域率ＰＵＡに基づき価格設定を行うことにより、実デバイスの規格外部の影響を加味した価格設定が可能となる。
【００２９】
＜実施の形態２＞
図５はこの発明の実施の形態２である半導体ウェーハの検査方法の処理手順をデータの流れと共に模式的に示す説明図である。但し、ステップＳ１〜Ｓ７の処理は基本的に、図１で示した実施の形態１と同様であるため、図示を省略している。以下、同図を参照して、実施の形態２の処理手順を説明する。
【００３０】
ステップＳ１１Ａにおいて、図１のステップＳ１１と同様に、品種Ａの分割セルサイズデータＤ１Ａ及び分割セル配置データＤ２Ａに基づき、半導体ウェーハに相当する仮想ウェーハを所定サイズ及び形状のセル（仮想分割単位セル１２Ａ）で仮想的に分割した仮想分割ウェーハ２０Ａを生成する。
【００３１】
ステップＳ１１Ａと同様に、ステップＳ１１Ｂにおいて、品種Ｂの分割セルサイズデータＤ１Ｂ及び分割セル配置データＤ２Ｂに基づき、半導体ウェーハに相当する仮想ウェーハを所定サイズ及び形状のセル（仮想分割単位セル１２Ｂ）で仮想的に分割した仮想分割ウェーハ２０Ｂを生成する。
【００３２】
ステップＳ１１Ａと同様に、ステップＳ１１Ｃにおいて、品種Ｃの分割セルサイズデータＤ１Ｃ及び分割セル配置データＤ２Ｃに基づき、半導体ウェーハに相当する仮想ウェーハを所定サイズ及び形状のセル（仮想分割単位セル１２Ｃ）で仮想的に分割した仮想分割ウェーハ２０Ｃを生成する。
【００３３】
図６は品種Ａの仮想分割ウェーハ２０Ａを示す説明図である。同図に示すように、仮想分割ウェーハ２０Ａは、仮想ウェーハ１０が仮想分割線１１Ａに基づき仮想分割単位セル１２Ａに分割されている。この仮想分割単位セル１２Ａの総数（＝６６）が全仮想分割単位セル数Ｃ１０Ａとなる。
【００３４】
図７は品種Ｂの仮想分割ウェーハ２０Ｂを示す説明図である。同図に示すように、仮想分割ウェーハ２０Ｂは、仮想ウェーハ１０が仮想分割線１１Ｂに基づき仮想分割単位セル１２Ｂに分割されている。この仮想分割単位セル１２Ｂの総数（＝４０）が全仮想分割単位セル数Ｃ１０Ｂとなる。
【００３５】
図８は品種Ｃの仮想分割ウェーハ２０Ｃを示す説明図である。同図に示すように、仮想分割ウェーハ２０Ｃは、仮想ウェーハ１０が仮想分割線１１Ｃに基づき仮想分割単位セル１２Ｃに分割されている。この仮想分割単位セル１２Ｃの総数（＝１２０）が全仮想分割単位セル数Ｃ１０Ｃとなる。なお、仮想分割単位セル１２Ａ〜１２Ｃ間のセルサイズは品種Ｃ，品種Ａ，品種Ｂの順に大きく設定されている。
【００３６】
図５に戻って、ステップＳ１２Ａにおいて、図１のステップＳ１２と同様、検査結果情報データベースＤ３を仮想分割ウェーハ２０Ａ上で照合することにより、規格外セル数Ｃ０Ａ及び規格内セル数Ｃ１Ａを算出する。
【００３７】
同様に、ステップＳ１２Ｂにおいて、検査結果情報データベースＤ３を仮想分割ウェーハ２０Ｂ上で照合することにより、規格外セル数Ｃ０Ｂ及び規格内セル数Ｃ１Ｂを算出する。
【００３８】
同様に、ステップＳ１２Ｃにおいて、検査結果情報データベースＤ３を仮想分割ウェーハ２０Ｃ上で照合することにより、規格外セル数Ｃ０Ｃ及び規格内セル数Ｃ１Ｃを算出する。
【００３９】
ステップＳ１２１Ａに続いて、ステップＳ１３Ａにおいて、全仮想分割単位セル数Ｃ１０Ａと規格内セル数Ｃ１Ａとにより、使用可能領域率ＰＵＡ−Ａ（％）（＝（Ｃ１Ａ／Ｃ１０Ａ）＊１００）を求める。
【００４０】
同様に、ステップＳ１３Ｂにおいて、全仮想分割単位セル数Ｃ１０Ｂと規格内セル数Ｃ１Ｂとにより、使用可能領域率ＰＵＡ−Ｂ（％）（＝（Ｃ１Ｂ／Ｃ１０Ｂ）＊１００）を求める。
【００４１】
同様に、ステップＳ１３Ｃにおいて、全仮想分割単位セル数Ｃ１０Ｃと規格内セル数Ｃ１Ｃとにより、使用可能領域率ＰＵＡ−Ｃ（％）（＝（Ｃ１Ｃ／Ｃ１０Ｃ）＊１００）を求める。
【００４２】
その後、ステップＳ１４において、使用可能領域率ＰＵＡ−Ａ〜Ｃに基づき半導体ウェーハの用途を決定する。以下、ステップＳ１４の処理内容を実例を挙げて説明する。
【００４３】
図９〜図１１はそれぞれ検査結果情報データベースＤ３として格納された検査済み半導体ウェーハの欠陥状況をウェーハマップ状に示した模式図である。図９で示す半導体ウェーハ２１は欠陥無し、図１０で示す半導体ウェーハ２２は３個の欠陥が検出され、図１１で示す半導体ウェーハ２３は６個の欠陥が検出された例を示している。
【００４４】
図９で示した半導体ウェーハ２１に対し、ステップＳ１２Ａ〜Ｓ１２Ｃ及びＳ１３Ａ〜Ｓ１３Ｃをそれぞれ実行することによって求められた使用可能領域率ＰＵＡ−Ａ〜ＰＵＡ−Ｃは全て１００％となる。
【００４５】
図１２〜図１４は、図１０で示した半導体ウェーハ２２に対する品種Ａ〜品種Ｃそれぞれの規格外セル数の算出内容を示す模式図である。
【００４６】
図１２に示すように、欠陥のいずれかを内部に存在する仮想分割単位セル１２Ａを規格外セル１２Ａｄと決定し、これら規格外セル１２Ａｄの数（＝３）が規格外セル数Ｃ０Ａとなる。一方、欠陥のいずれをも内部に存在しない仮想分割単位セル１２Ａを規格内セル１２Ａｇと決定し、これら規格内セル１２Ａｇの数（６３）が規格内セル数Ｃ１Ａとなる。したがって、使用可能領域率ＰＵＡ−Ａ＝（６３／６６）＊１００＝９４．４５％（小数点第３位を四捨五入）となる。
【００４７】
図１３に示すように、欠陥のいずれかを内部に存在する仮想分割単位セル１２Ｂを規格外セル１２Ｂｄと決定し、これら規格外セル１２Ｂｄの数（＝３）が規格外セル数Ｃ０Ｂとなる。一方、欠陥のいずれをも内部に存在しない仮想分割単位セル１２Ｂを規格内セル１２Ｂｇと決定し、これら規格内セル１２Ｂｇの数（＝３７）が規格内セル数Ｃ１Ｂとなる。したがって、使用可能領域率ＰＵＡ−Ｂ＝（３７／４０）＊１００＝９２．５％（小数点第３位を四捨五入）となる。
【００４８】
図１４に示すように、欠陥のいずれかを内部に存在する仮想分割単位セル１２Ｃを規格外セル１２Ｃｄと決定し、これら規格外セル１２Ｃｄの数（＝３）が規格外セル数Ｃ０Ｃとなる。一方、欠陥のいずれをも内部に存在しない仮想分割単位セル１２Ｃを規格内セル１２Ｃｇと決定し、これら規格内セル１２Ｃｇの数（＝１１７）が規格内セル数Ｃ１Ｃとなる。したがって、使用可能領域率ＰＵＡ−Ｃ＝（１１７／１２０）＊１００＝９７．５％（小数点第３位を四捨五入）となる。
【００４９】
図１５〜図１７は、図１１で示した半導体ウェーハ２３に対する品種Ａ〜品種Ｃそれぞれの規格外部含有仮想分割セル数の算出内容を示す模式図である。
【００５０】
図１５に示すように、図１２同様、規格外セル１２Ａｄ及び規格内セル１２Ａｇがそれぞれ決定し、その結果、規格外セル数Ｃ０Ａ（＝６）及び規格内セル数Ｃ１Ａ（＝６０）が求まる。したがって、使用可能領域率ＰＵＡ−Ａ＝（６０／６６）＊１００＝９０．９１％（小数点第３位を四捨五入）となる。
【００５１】
図１６に示すように、図１３同様、規格外セル１２Ｂｄ及び規格内セル１２Ｂｇがそれぞれ決定し、その結果、規格外セル数Ｃ０Ｂ（＝６）及び規格内セル数Ｃ１Ｂ（＝３４）が求まる。したがって、使用可能領域率ＰＵＡ−Ｂ＝（３４／４０）＊１００＝８５．０％（小数点第３位を四捨五入）となる。
【００５２】
図１７に示すように、図１４同様、規格外セル１２Ｃｄ及び規格内セル１２Ｃｇがそれぞれ決定し、その結果、規格外セル数Ｃ０Ｃ（＝６）及び規格内セル数Ｃ１Ｃ（＝１１４）が求まる。したがって、使用可能領域率ＰＵＡ−Ｃ＝（１１４／１２０）＊１００＝９５．０％（小数点第３位を四捨五入）となる。
【００５３】
このように、３つの半導体ウェーハ２１〜２３それぞれにおいて、使用可能領域率ＰＵＡ−Ａ〜ＰＵＡ−Ｃを求めた後に実行されるステップＳ１４の処理例を説明する。
【００５４】
例えば、品種Ａ〜品種Ｃの良否判定基準の使用可能領域率ＰＵＡが９５％以上である場合、ステップＳ１４で以下のように用途決定（総合的な良否判定）することができる。
【００５５】
品種Ａにおいて、半導体ウェーハ２１及び半導体ウェーハ２２は良品、半導体ウェーハ２３は不良品であると判定する。品種Ｂにおいて、半導体ウェーハ２１のみ良品、半導体ウェーハ２２及び半導体ウェーハ２３を不良品と判定する。品種Ｃにおいて、半導体ウェーハ２１〜２３のすべてを良品と判定する。
【００５６】
このように、実施の形態２では、実施の形態１の効果に加え、品種Ａ〜品種Ｃ個別に半導体ウェーハの良否判定を行うことにより、用途（品種Ａ〜品種Ｃ）に応じた精度の高い良否判定が行える。
【００５７】
例えば、従来であれば、通常、最も厳しい品種Ｂに対する基準で半導体ウェーハの良否検査が行われることにより、品種Ａ，Ｃに対して本来は良品となるべき半導体ウェーハ２２，２３を不良と判定していたが、本実施の形態では用途が品種Ａ，Ｃの場合は半導体ウェーハ２２は良品で、用途が品種Ｃの場合は半導体ウェーハ２３は良品であると、品種に適合した良否判定を行うことができる。
【００５８】
＜実施の形態３＞
実施の形態３では、検査結果情報データベースＤ３に格納すべく、検査Ａ〜検査Ｃの少なくとも一つの検査対象項目として「ＳＯＩウェーハのＳＯＩ層膜厚」を採用し、実施の形態１あるいは実施の形態２の検査方法を実行する。
【００５９】
ＳＯＩ層膜厚は、分光反射率計や分光エリプソ等により半導体ウェーハ面内分布を検査することにより得ることができる。分光反射率計は２００ｍｍφウェーハで面内１５００点以上の測定がされており、実施の形態１あるいは実施の形態２の検査方法に十分適用可能である。
【００６０】
このように、実施の形態３では検査対象項目に「ＳＯＩウェーハのＳＯＩ層膜厚」を採用することにより、より精度の高い良否判定を行うことができ、その結果、半導体ウェーハの有効利用を図ることができる。
【００６１】
＜実施の形態４＞
実施の形態４では、検査結果情報データベースＤ３に格納すべく、検査Ａ〜検査Ｃの少なくとも一つの検査対象項目として「ＳＯＩウェーハのＢＯＸ層（埋込絶縁層）膜厚」を採用し、実施の形態１あるいは実施の形態２の検査方法を実行する。
【００６２】
ＢＯＸ層膜厚は、分光反射率計や分光エリプソ等により半導体ウェーハ面内分布を検査することにより得ることができる。分光反射率計は２００ｍｍφウェーハで面内１５００点以上の測定がされており、実施の形態１あるいは実施の形態２の検査方法に十分適用可能である。
【００６３】
このように、実施の形態４では検査対象項目に「ＳＯＩウェーハのＢＯＸ層膜厚」を採用することにより、より精度の高い良否判定を行うことができ、その結果、半導体ウェーハの有効利用を図ることができる。
【００６４】
＜実施の形態５＞
実施の形態５では、検査結果情報データベースＤ３に格納すべく、検査Ａ〜検査Ｃの少なくとも一つの検査対象項目として「ＳＯＩ層あるいはＳＯＩ層及びＢＯＸ層双方の損失」を採用し、実施の形態１あるいは実施の形態２の検査方法を実行する。なお、「ＳＯＩ層あるいはＳＯＩ層及びＢＯＸ層双方の損失」とは、ＳＯＩウェーハのＳＯＩ層を失った欠陥またはＳＯＩ層及びＢＯＸ層の両方を失った欠陥を意味する。
【００６５】
上記損失は、ＳＯＩウェーハをフッ酸に浸漬し、ＢＯＸ層が円形に溶出することで顕在させ、それを光学顕微鏡観察にて検出することができる。また、Ａｓ−ｒｅｃｅｉｖｅｄウェーハ（製造処理が全く施されていないウェーハ）でもレーザー散乱式のパーティクルカウンタによって、サイズが０．２μｍ以上のパーティクルとして検出することができる。また、画像比較により欠陥を検出する方式の検査装置でも検出することができる。
【００６６】
このように、実施の形態５では検査対象項目に「ＳＯＩ層あるいはＳＯＩ層及びＢＯＸ層双方の損失」を採用することにより、より精度の高い良否判定を行うことができ、その結果、半導体ウェーハの有効利用を図ることができる。
【００６７】
＜実施の形態６＞
実施の形態６では、検査結果情報データベースＤ３に格納すべく、検査Ａ〜検査Ｃの少なくとも一つの検査対象項目として「エピウェーハのヒロック欠陥」を採用し、実施の形態１あるいは実施の形態２の検査方法を実行する。なお、「エピウェーハのヒロック欠陥」とは、エピウェーハに発生するマウンド状の欠陥を意味する。
【００６８】
上記ヒロック欠陥は、エピ層膜厚とほぼ同程度のサイズの欠陥であり、エピ成長前の半導体ウェーハの異物や欠陥を核として成長した積層欠陥や異常成長部である。したがって、レーザー散乱式のパーティクルカウンタによって、エピ層膜厚と同程度のサイズのパーティクルとして検出することができる。また、画像比較により欠陥を検出する方式の検査装置でも検出することができる。
【００６９】
このように、実施の形態６では検査対象項目に「エピウェーハのヒロック欠陥」を採用することにより、より精度の高い良否判定を行うことができ、その結果、半導体ウェーハの有効利用を図ることができる。
【００７０】
＜実施の形態７＞
実施の形態７では、検査結果情報データベースＤ３に格納すべく、検査Ａ〜検査Ｃの少なくとも一つの検査対象項目として「ＣＯＰ（Ｃｒｙｓｔａｌ　Ｏｒｉｇｉｎａｔｅｄ　Ｐａｒｔｉｃｌｅ）」を採用し、実施の形態１あるいは実施の形態２の検査方法を実行する。
【００７１】
ＣＯＰは、Ｓｉ結晶中の約０．１μｍのボイドとして知られており、半導体ウェーハの表面では凹みとして観察される。したがって、レーザー散乱式のパーティクルカウンタのうち、半導体ウェーハの凹み欠陥を分離する機能を有するものによって、ＣＯＰを検出することができる。
【００７２】
このように、実施の形態７では検査対象項目に「ＣＯＰ」を採用することにより、より精度の高い良否判定を行うことができ、その結果、半導体ウェーハの有効利用を図ることができる。
【００７３】
図１８は実施の形態３〜実施の形態７の検査対象項目を表形式で列挙した説明図である。同図に示すように、実施の形態３〜実施の形態７それぞれにおいて、より精度の高い良品判定を行うべく前述した内容の検査対象項目を採用している。
【００７４】
＜実施の形態８＞
実施の形態８では、分割セルサイズデータＤ１及び分割セル配置データＤ２として、実際に製造されるデバイスと同等になるデータを与え、実施の形態１あるいは実施の形態２の検査方法を実行する。
【００７５】
図１９はこの発明の実施の形態８の検査方法の処理内容の一部を示す説明図である。同図に示すように、実施の形態８では、実デバイス用分割セルサイズデータＤ５及び実デバイス用分割セル配置データＤ６に基づき、仮想分割ウェーハを生成している。実デバイス用分割セルサイズデータＤ５及び実デバイス用分割セル配置データＤ６は実際に製造されるデバイスと同等になるセルサイズ及び配置等を規定するデータである。なお、他の処理は、図１で示した実施の形態１あるいは図５で示した実施の形態２の処理と同様であるため説明を省略する。
【００７６】
このように、実施の形態８では実デバイス相当のデータに基づき仮想分割ウェーハを設定することにより、実デバイスに適合して精度の高い良否判定を行うことができ、その結果、半導体ウェーハの有効利用を図ることができる。
【００７７】
＜実施の形態９＞
図２０〜図２２は１チップのメモリデバイスにおけるメモリセル領域及び周辺領域を示す説明図である。
【００７８】
これらの図に示すように、メモリデバイスは１チップ内にメモリセル領域及び周辺領域に分離形成されている。図２０の例では、矩形状のチップ１４内に十字状に周辺領域１６が形成され、それ以外の領域がメモリセル領域１５となっている。図２２の例ではチップ１４内の中央部に形成されるメモリセル領域１５の周辺を囲んで周辺領域１６が形成されている。図２２のチップ１４内においてメモリセル領域１５及び周辺領域１６が交互に形成されている。
【００７９】
図２３は実施の形態９の半導体ウェーハの検査方法の処理手順をデータの流れと共に模式的に示す説明図である。
【００８０】
同図を参照して、ステップＳ３１で、半導体ウェーハ１に対して検査Ａに基づく検査を行い、その全検査結果を検査情報として検査結果情報データベースＤ１３に与える。
【００８１】
そして、ステップＳ３２，Ｓ３３において、半導体ウェーハ１に対して検査Ｂ及び検査Ｃに基づく検査を行い、検査Ｂ及び検査Ｃそれぞれ全検査結果を検査情報として検査結果情報データベースＤ１３に与える。
【００８２】
一方、ステップＳ４１において、仮想分割単位セルをチップサイズより細分化したセルサイズ及び形状等を規定する分割セルサイズデータＤ１１及びメモリセル領域と周辺領域とに独立分離して各セルが配置されるように規定された分割セル配置データＤ１２に基づき、仮想ウェーハ上が仮想分割単位セルによって仮想的に分割された仮想分割ウェーハ２０Ｍを生成する。すなわち、仮想分割ウェーハ２０Ｍ上には複数のメモリセル用仮想分割単位セル１２Ｍと複数の周辺領域用仮想分割単位セル１２Ｐとが配置される。
【００８３】
このように、ステップＳ４１の処理によって、仮想分割単位セル１２をチップサイズよりも細分化することにより、メモリセル領域及び周辺領域それぞれに仮想分割単位セル１２Ｍ及び１２Ｐ（実施の形態２では１２Ａ〜１２Ｃ）が２つの領域に重複することなく独立に存在するように、仮想分割ウェーハ２０Ｍを生成させる。
【００８４】
そして、ステップＳ４２において、検査結果情報データベースＤ１３を仮想分割ウェーハ２０Ｍ上で照合しながら規格外部の検出を行う。すなわち、モリセル用仮想分割単位セル１２Ｍに対して、メモリセル用の検査Ａ〜検査Ｃそれぞれの規格値ＭＲ−Ａ〜ＭＲ−Ｃに基づき検査Ａ〜検査Ｃの検査情報をそれぞれ検証することによりメモリセル用規格外部を検出するとともに、周辺領域用仮想分割単位セル１２Ｐに対しては周辺領域用の規格値ＰＲ−Ａ〜ＰＲ−Ｃに基づき検査情報を検証することにより規格外部を検出する。
【００８５】
そして、ステップＳ４３において、メモリセル用の規格外部の有無に基づき、メモリセル用仮想分割単位セル１２Ｍをメモリセル用規格内セル及び規格外セルに分類し、メモリセル用規格内セル数Ｃ１Ｍ及び規格外セル数Ｃ０Ｍ数をそれぞれ算出するとともに、周辺領域用の規格外部の有無に基づき、周辺領域用仮想分割単位セル１２Ｐを周辺領域用規格内セル及び規格外セルに分類し、周辺領域用規格内セル数Ｃ１Ｐ及び規格外セル数Ｃ０Ｐ数をそれぞれ算出する。
【００８６】
続いて、図１のステップＳ４３において、全仮想分割単位セル数Ｃ１０に対する規格内セル数Ｃ１を求める。この際、以下の２つの使用可能領域率ＰＵＡの求め方が考えられる。
【００８７】
▲１▼メモリセル領域用及び周辺領域用を併せて、実施の形態１及び実施の形態２同様に、使用可能領域率ＰＵＡを求める。すなわち、仮想分割単位セル１２Ｍの総数をＣ１０Ｍ、周辺領域用仮想分割単位セル１２Ｐの総数をＣ１０Ｐとすれば、ＰＵＡ＝｛（Ｃ１Ｍ＋Ｃ１Ｐ）／（Ｃ１０Ｍ＋Ｃ１０Ｐ）｝・１００を求める。
【００８８】
▲２▼メモリセル用仮想分割単位セル１２Ｍにおける使用可能領域率ＰＵＡ−Ｍと、周辺領域用仮想分割単位セル１２Ｐにおける使用可能領域率ＰＵＡ−Ｐとを別々に求める。すなわち、｛ＰＵＡ−Ｍ＝（Ｃ１Ｍ／Ｃ１０Ｍ）・１００｝、｛ＰＵＡ−Ｐ＝（Ｃ１Ｐ／Ｃ１０Ｐ）・１００｝を求める。
【００８９】
そして、ステップＳ３４において、ステップＳ４４で得た使用可能領域率ＰＵＡに基づき良否判定を行い、最終的な出荷の判断を行う。この際、使用可能領域率ＰＵＡに基づき価格設定を行うことにより、実デバイスの規格外部の影響を加味した価格設定が可能となる。
【００９０】
このように、実施の形態９は、メモリデバイス用の半導体ウェーハに対し、同内容の検査であってもメモリセル領域及び周辺領域それぞれで異なる規格値で規格外部を検出することにより、メモリセル領域及び周辺領域それぞれの特性を考慮した精度の高い良否判定を行うことができる。
【００９１】
また、システムオンチップは各種機能ブロックがワンチップに混載されている。機能ブロックとしては、ＣＰＵ等のロジック回路部、メモリなどの記憶保持部、高周波素子部やＭＥＭＳ（Ｍｉｃｒｏ−Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ）による受動素子などがあり、これらをワンチップ化して多機能かつ高性能な半導体デバイスを構築できる。このようなシステムオンチップに対しても、メモリデバイスと同様に、仮想分割単位セル１２を細分化して各機能ブロック内にそれぞれ独立して存在するように、各検査対象項目における規格値も機能ブロック単位で異なる内容に設定し、上述したステップＳ３１〜Ｓ３３及びＳ４１〜４４と同様な処理を行う。
【００９２】
その結果、システムオンチップ用の半導体ウェーハに対し、各機能ブロックの特性を考慮した精度の高い良否判定を行うことができる。
【００９３】
なお、実施の形態９の検査方法を実施の形態２のように複数の品種に対応して総合的に評価することも勿論可能である。
【００９４】
＜実施の形態１０＞
図２４はこの発明の実施の形態１０である半導体ウェーハの購入価格決定方法を示すフローチャートである。
【００９５】
同図を参照して、ステップＳ５１で、実施の形態１〜実施の形態９による良否判定処理による使用可能領域率ＰＵＡを算出する。
【００９６】
そして、ステップＳ５２において、使用可能領域率ＰＵＡに基づき半導体ウェーハの実質購入価格を決定する。
【００９７】
以下、ステップＳ５２の実質購入価格の決定例を▲１▼〜▲４▼として以下に示す。
【００９８】
▲１▼使用可能領域率ＰＵＡ＝１００％の場合の価格を基本価格Ｐ１に設定し、実質購入価格ＰＳを｛ＰＳ＝Ｐ１＊（ＰＵＡ／１００）｝で決定する。
【００９９】
▲２▼使用可能領域率ＰＵＡが予め設定した基準率を満足した半導体ウェーハのみを、予め設定した購入価格で決定するようする。
【０１００】
▲３▼全半導体ウェーハのうち、使用可能領域率ＰＵＡが予め設定した基準率を満足した半導体ウェーハの数の比率が一定割合以上の場合に、全半導体ウェーハを、予め設定した購入価格で決定するようする。
【０１０１】
▲４▼使用可能領域率ＰＵＡに対応するｎ個の基準値ＲＥＦ１〜ＲＥＦｎ（ＲＥＦ１＞ＲＥＦ２＞…＞ＲＥＦｎ）設定し、ＰＵＡ＞ＲＥＦ１の時の価格をＰＳ１、ＲＥＦ１＞ＰＵＡ≧ＲＥＦ２の時の価格をＰＳ２，ＲＥＦ（ｉ−１）＞ＰＵＡ≧ＲＥＦｉ（ｉ＝２〜ｎ）の時の価格をＲＥＦｉと設定する。但し、ＰＳ１＞ＰＳ２＞…＞ＰＳｎとする。
【０１０２】
このように、実施の形態１０の半導体ウェーハの購入価格決定方法は、半導体ウェーハの良品度合を正確に反映した購入価格を決定することができる。
【０１０３】
【発明の効果】
以上説明したように、この発明における請求項１記載の半導体ウェーハの検査方法は、規格内セルの数に関連した使用可能セル率に基づくことにより、規格外部の半導体ウェーハ上の発生位置を考慮した精度の高い良否検査を行うことができる。
【０１０４】
加えて、複数の仮想分割単位セルの総数に対する規格内セルの数の比である使用可能セル率に基づくことにより、半導体ウェーハのサイズ及び仮想分割単位セルの総数等の変更によっても、高い良否判定精度を維持することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１である半導体ウェーハの検査方法の処理手順をデータの流れと共に模式的に示す説明図である。
【図２】検査実行後の半導体ウェーハの規格外部状況を示す説明図である。
【図３】仮想分割ウェーハの一例を示す説明図である。
【図４】規格外部含有仮想分割セル数の算出内容を示す説明図である。
【図５】この発明の実施の形態２である半導体ウェーハの検査方法の処理手順をデータの流れと共に模式的に示す説明図である。
【図６】仮想分割ウェーハ例を示す説明図である。
【図７】仮想分割ウェーハ例を示す説明図である。
【図８】仮想分割ウェーハ例を示す説明図である。
【図９】検査済み半導体ウェーハの欠陥状況をウェーハマップ状に示した模式図である。
【図１０】検査済み半導体ウェーハの欠陥状況を示した模式図である。
【図１１】検査済み半導体ウェーハの欠陥状況を示した模式図である。
【図１２】品種Ａの規格外部含有仮想分割セル数の算出内容を示す模式図である。
【図１３】品種Ｂの規格外部含有仮想分割セル数の算出内容を示す模式図である。
【図１４】品種Ｃの規格外部含有仮想分割セル数の算出内容を示す模式図である。
【図１５】品種Ａの規格外部含有仮想分割セル数の算出内容を示す模式図である。
【図１６】品種Ｂの規格外部含有仮想分割セル数の算出内容を示す模式図である。
【図１７】品種Ｃの規格外部含有仮想分割セル数の算出内容を示す模式図である。
【図１８】実施の形態３〜実施の形態７の検査対象項目を表形式で列挙した説明図である。
【図１９】この発明の実施の形態８の検査方法の処理内容の一部を示す説明図である。
【図２０】メモリデバイスにおけるメモリセル領域及び周辺領域を示す説明図である。
【図２１】メモリデバイスにおけるメモリセル領域及び周辺領域を示す説明図である。
【図２２】メモリデバイスにおけるメモリセル領域及び周辺領域を示す説明図である。
【図２３】この発明の実施の形態９である半導体ウェーハの検査方法の処理手順をデータの流れと共に模式的に示す説明図である。
【図２４】この発明の実施の形態１０である半導体ウェーハの購入価格決定方法を示すフローチャートである。
【符号の説明】
１，２１〜２３　半導体ウェーハ、２，２Ａ〜２Ｃ　欠陥、１２　仮想分割単位セル、１２ｇ，１２Ａｇ〜１２Ｃｇ　規格内セル、１２ｄ，１２Ａｄ〜１２Ｃｄ　規格外セル、１５　メモリセル領域、１６　周辺領域、２０，２０Ａ〜２０Ｃ，２０Ｍ　仮想分割ウェーハ。
【図１】
2004128391.tif 000003
【図２】
2004128391.tif 000004
【図３】
2004128391.tif 000005
【図４】
2004128391.tif 000006
【図５】
2004128391.tif 000007
【図６】
2004128391.tif 000008
【図７】
2004128391.tif 000009
【図８】
2004128391.tif 000010
【図９】
2004128391.tif 000011
【図１０】
2004128391.tif 000012
【図１１】
2004128391.tif 000013
【図１２】
2004128391.tif 000014
【図１３】
2004128391.tif 000015
【図１４】
2004128391.tif 000016
【図１５】
2004128391.tif 000017
【図１６】
2004128391.tif 000018
【図１７】
2004128391.tif 000019
【図１８】
2004128391.tif 000020
【図１９】
2004128391.tif 000021
【図２０】
2004128391.tif 000022
【図２１】
2004128391.tif 000023
【図２２】
2004128391.tif 000024
【図２３】
2004128391.tif 000025
【図２４】
2004128391.tif 000026
【手続補正書】
【提出日】平成15年1月14日(2003.1.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】
請求項１ないし請求項８のうち、いずれか１項に記載の半導体ウェーハの検査方法であって、
前記仮想ウェーハは第１及び第２の検査対象領域を含み、
前記複数の仮想分割単位セルは前記第１及び第２の検査対象領域内にそれぞれ存在する複数の第１及び第２仮想分割単位セルを含み、
前記検査規格は互いに異なる第１及び第２の検査規格を含み、
前記規格外部は第１及び第２の規格外部を含み、
前記規格内セルは第１及び第２の規格内セルを含み、
前記規格外セルは第１及び第２の規格外セルを含み、
前記検査情報は、前記第１の検査対象領域に対して前記第１の検査規格に満足しない前記第１の規格外部、及び前記第２の検査対象領域に対して前記第２の検査規格に満足しない前記第２の規格外部を認識可能な情報を含み、
前記ステップ（ｃ）は、
前記複数の第１仮想分割単位セルのうち前記第１の規格外部を含む前記第１の規格外セル及び前記第１の規格外部を含まない前記第１の規格内セルの数を求めるとともに、前記複数の第２仮想分割単位セルのうち前記第２の規格外部を含む前記第２の規格外セル及び前記第２の規格外部を含まない前記第２の規格内セルの数を求めるステップを含む、
半導体ウェーハの検査方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
【特許文献１】特開平１１−１２６７３６号公報


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
ステップＳ１２Ａに続いて、ステップＳ１３Ａにおいて、全仮想分割単位セル数Ｃ１０Ａと規格内セル数Ｃ１Ａとにより、使用可能領域率ＰＵＡ−Ａ（％）（＝（Ｃ１Ａ／Ｃ１０Ａ）＊１００）を求める。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
これらの図に示すように、メモリデバイスは１チップ内にメモリセル領域及び周辺領域に分離形成されている。図２０の例では、矩形状のチップ１４内に十字状に周辺領域１６が形成され、それ以外の領域がメモリセル領域１５となっている。図２１の例ではチップ１４内の中央部に形成されるメモリセル領域１５の周辺を囲んで周辺領域１６が形成されている。図２２のチップ１４内においてメモリセル領域１５及び周辺領域１６が交互に形成されている。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正の内容】
【００８４】
そして、ステップＳ４２において、検査結果情報データベースＤ１３を仮想分割ウェーハ２０Ｍ上で照合しながら規格外部の検出を行う。すなわち、メモリセル用仮想分割単位セル１２Ｍに対して、メモリセル用の検査Ａ〜検査Ｃそれぞれの規格値ＭＲ−Ａ〜ＭＲ−Ｃに基づき検査Ａ〜検査Ｃの検査情報をそれぞれ検証することによりメモリセル用規格外部を検出するとともに、周辺領域用仮想分割単位セル１２Ｐに対しては周辺領域用の規格値ＰＲ−Ａ〜ＰＲ−Ｃに基づき検査情報を検証することにより規格外部を検出する。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
続いて、ステップＳ４４において、全仮想分割単位セル数Ｃ１０に対する規格内セル数Ｃ１を求める。この際、以下の２つの使用可能領域率ＰＵＡの求め方が考えられる。