(57)【要約】【課題】電力停止モードに入るときに、必要なシステム状態を迅速かつ確実に保存し回復できるようにする手段と方法を提供する。【解決手段】回路２（プロセッサ・コアまたはメモリ）からの状態データは状態保存コントローラ１６の制御の下にシステム・バス４，６，８，１０を介してメモリ１４に保存される。状態データは回路内で製品テストのために与えられるスキャン・チェーン１２内に捕捉される。スキャン・チェーンはそれぞれのビットを多ビット状態保存データ語に与え、システム・バスを介してメモリに記憶する。【選択図】図３
2004164647.tif 000002
【特許請求の範囲】
【請求項１】
データ処理装置であって、
データの処理に用いられる回路であって、全体で前記回路の状態を定義する１つまたは複数のデータ値を記憶する１つまたは複数のノードを有する回路と、
データを記憶するメモリと、
前記回路と前記メモリとに結合するシステム・バスであって、前記回路と前記メモリの通常の処理動作中に前記システム・バスに与えられたメモリ転送要求に応答して前記回路と前記メモリとの間で多ビット・データ語を転送するシステム・バスと、
前記回路と前記システム・バスとに結合する状態保存コントローラであって、前記保存トリガに応答して、前記回路の状態を定義する前記データ値を前記１つまたは複数のノードから読み取ってメモリ書込み要求のシーケンスを前記システム・バス上に生成し、前記データ値を表す１つまたは複数の状態保存多ビット・データ語を前記メモリに書き込んで、前記１つまたは複数の状態保存多ビット・データ語を用いて前記回路の前記状態を回復できるようにする状態保存コントローラと、
を備えるデータ処理装置。
【請求項２】
前記回路はプロセッサ・コアである、請求項１記載のデータ処理装置。
【請求項３】
前記１つまたは複数のノードはそれぞれ前記回路内の各スキャン・チェーン・セルに結合し、前記状態保存コントローラは前記状態保存トリガに応答して前記データ値を各スキャン・チェーン・セル内に記憶し、前記データ値を前記スキャン・チェーン・セルから直列に読み取って前記１つまたは複数の状態保存多ビットデータ語を形成する、請求項１記載のデータ処理装置。
【請求項４】
それぞれが複数のスキャン・チェーン・セルを含む複数のスキャン・チェーンを含み、前記複数のスキャン・チェーンは並列に動作して各ビットを与え、直列に読み取られた前記複数のスキャン・チェーンとして前記ビット全体で状態保存多ビットデータ語を形成する、請求項３記載のデータ処理装置。
【請求項５】
前記スキャン・チェーン・セルは前記回路のテスト機能も行う、請求項３記載のデータ処理装置。
【請求項６】
前記回路は別のメモリであり、前記データ値は前記別のメモリ内に記憶されたデータ語のビットである、請求項１記載のデータ処理装置。
【請求項７】
前記別のメモリは前記別のメモリの自己テスト機能を行う組込み自己テスト・コントローラに結合し、また前記状態保存コントローラは前記組込み自己テスト・コントローラを用いて前記別のメモリからデータ値を読み取って前記状態保存多ビット・データ語を形成する、請求項６記載のデータ処理装置。
【請求項８】
前記メモリ転送はバースト・モードのメモリ転送である、請求項１記載のデータ処理装置。
【請求項９】
前記状態保存コントローラは状態回復トリガに応答してメモリ読取り要求のシーケンスを前記システム・バス上に生成して、前記メモリから前記システム・バスを介して前記１つまたは複数の多ビット状態保存データ語を読み取り、前記多ビット状態保存データ語で表される前記データ値を前記１つまたは複数のノードに書き込んで前記回路の前記状態を回復する、請求項１記載のデータ処理装置。
【請求項１０】
前記多ビット状態保存データ語は前記メモリのユーザ指定領域内に記憶される、請求項１記載のデータ処理装置。
【請求項１１】
前記状態保存トリガは状態保存プログラム命令の実行を含む、請求項１記載のデータ処理装置。
【請求項１２】
前記状態保存トリガは前記回路の診断テストの開始を含む、請求項１記載のデータ処理装置。
【請求項１３】
データ処理装置であって、
データの処理に用いられる回路であって、全体で前記回路の状態を定義する１つまたは複数のデータ値を記憶する１つまたは複数のノードを有する回路と、
データを記憶するメモリと、
前記回路と前記メモリとに結合するシステム・バスであって、前記回路と前記メモリの通常の処理動作中に前記システム・バスに与えられたメモリ転送要求に応答して前記回路と前記メモリとの間で多ビット・データ語を転送するシステム・バスと、
を有するデータ処理装置内で状態を保存する方法であって、
状態保存トリガに応答して、前記回路と前記システム・バスとに結合する状態保存コントローラを用いて前記回路の状態を定義する前記データ値を前記１つまたは複数のノードから読み取ってメモリ書込み要求のシーケンスを前記システム・バス上に生成し、前記データ値を表す１つまたは複数の状態保存多ビット・データ語を前記メモリに書き込んで、前記１つまたは複数の状態保存多ビット・データ語を用いて前記回路の前記状態を回復できるようにする、
ステップを含む、状態を保存する方法。
【請求項１４】
前記回路はプロセッサ・コアである、請求項１３記載の状態を保存する方法。
【請求項１５】
前記１つまたは複数のノードはそれぞれ前記回路内の各スキャン・チェーン・セルに結合し、前記状態保存コントローラは前記状態保存トリガに応答して前記データ値を各スキャン・チェーン・セル内に記憶し、前記データ値を前記スキャン・チェーン・セルから直列に読み取って前記１つまたは複数の状態保存多ビットデータ語を形成する、請求項１３記載の状態を保存する方法。
【請求項１６】
それぞれが複数のスキャン・チェーン・セルを含む複数のスキャン・チェーンを含み、前記複数のスキャン・チェーンは並列に動作して各ビットを与え、直列に読み取られた前記複数のスキャン・チェーンとして前記ビット全体で状態保存多ビットデータ語を形成する、請求項１５記載の状態を保存する方法。
【請求項１７】
前記スキャン・チェーン・セルは前記回路のテスト機能も行う、請求項１５記載の状態を保存する方法。
【請求項１８】
前記回路は別のメモリであり、前記データ値は前記別のメモリ内に記憶されたデータ語のビットである、請求項１３記載の状態を保存する方法。
【請求項１９】
前記別のメモリは前記別のメモリの自己テスト機能を行う組込み自己テスト・コントローラに結合し、また前記状態保存コントローラは前記組込み自己テスト・コントローラを用いて前記別のメモリからデータ値を読み取って前記状態保存多ビット・データ語を形成する、請求項１８記載の状態を保存する方法。
【請求項２０】
前記メモリ転送はバースト・モードのメモリ転送である、請求項１３記載の状態を保存する方法。
【請求項２１】
前記状態保存コントローラは状態回復トリガに応答してメモリ読取り要求のシーケンスを前記システム・バス上に生成して、前記メモリから前記システム・バスを介して前記１つまたは複数の多ビット状態保存データ語を読み取り、前記多ビット状態保存データ語で表される前記データ値を前記１つまたは複数のノードに書き込んで前記回路の前記状態を回復する、請求項１３記載の状態を保存する方法。
【請求項２２】
前記多ビット状態保存データ語は前記メモリのユーザ指定領域内に記憶される、請求項１３記載の状態を保存する方法。
【請求項２３】
前記状態保存トリガは状態保存プログラム命令の実行を含む、請求項１３記載の状態を保存する方法。
【請求項２４】
前記状態保存トリガは前記回路の診断テストの開始を含む、請求項１３記載の状態を保存する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ処理システムの分野に関するものであって、より詳しくは、システム状態をハードウエア制御の下に保存し回復するデータ処理システムに関するものである。
【背景技術】
【０００２】
システム状態を保存し回復するデータ処理システムは既に存在する。かかる機構は、パワーセーブパワーダウンモードに入るなどの場合に特に有用である。かかる場合には、例えばシステムが所定の時間にわたって活動を停止していることやパワーダウンキーが押されたことを検出することにより、パワーダウンモードに切り替える必要があると判定する。このパワーダウンモードに入るときに、システムを前と全く同じ状態に復帰して処理動作を円滑にかつ効率的に継続できるようにすることが重要である。情報／状態が完全に消失して、再起動のときにシステムを最初の状態から立ち上げて初期化する必要があると非常に不都合である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
この種のパワーセーブパワーダウンを容易にするため、パワーダウンソフトウエア・ルーチンをデータ処理システムに備える方法が知られている。このソフトウエア・ルーチンはパワーダウンモードに入る必要があるときに実行され、システムの状態を捕捉して不揮発性記憶装置に保存する。システムが動作を再開するときはソフトウエアの相補部分を走らせてこの状態情報を不揮発性記憶装置から回復し、処理を同じところから同じシステム状態で再開することができる。この方法の大きな欠点は、システム状態を保存するために実行する必要のあるソフトウエアの実行速度が比較的遅く、またシステム状態を回復するのに必要なソフトウエアの実行速度も遅いことである。また、システム状態を保存するソフトウエアがアクセスすることのできないシステム状態情報もある。例えば、キャッシュ・メモリの内容や、密接に結合されたメモリの内容や、システムに関する比較的レベルの低いハードウエア状態情報などである。かかる状態で処理を再開すると、パワーダウンが発生したときのシステムの近似的状態で再開することになる。例えば、キャッシュ・メモリの全てを再注入する必要があるが、これは動作が比較的遅く、また電力が消費される。また、システムを再起動するときに、ページ・テーブル・マッピングなどの簡単な再起動を必要とする状態が利用できないことがある。
【課題を解決するための手段】
【０００４】
１つの形態では、本発明が提供するデータ処理装置は、
データの処理に用いられる回路であって、全体で前記回路の状態を定義する１つまたは複数のデータ値を記憶する１つまたは複数のノードを有する回路と、
データを記憶するメモリと、
前記回路と前記メモリとに結合するシステム・バスであって、前記回路と前記メモリの通常の処理動作中に前記システム・バスに与えられたメモリ転送要求に応答して前記回路と前記メモリとの間で多ビット・データ語を転送するシステム・バスと、
前記回路と前記システム・バスとに結合する状態保存コントローラであって、状態保存トリガに応答して、前記回路の状態を定義する前記データ値を前記１つまたは複数のノードから読み取ってメモリ書込み要求のシーケンスを前記システム・バス上に生成し、前記データ値を表す１つまたは複数の状態保存多ビット・データ語を前記メモリに書き込んで、前記１つまたは複数の状態保存多ビット・データ語を用いて前記回路の前記状態を回復できるようにする状態保存コントローラと、
を備える。
【０００５】
本発明は、データ処理システム内の既存のシステム・バスとメモリとを用いて、システム状態を表すデータ値を専用の状態保存コントローラというハードウエアの制御の下に保存する方法を提供する。驚くべきことに、既存のシステム・バスとメモリとを再使用するので状態保存コントローラは簡単なものになり、しかもシステム状態を迅速にかつ効率的に保存し、また後で回復するという望ましい機能を高い完全度で達成することできる。
【０００６】
理解されるように、状態を保存すべき回路は広範囲の種々の形をとるが、本発明が特に有用なのは回路がプロセッサ・コアの場合である。プロセッサ・コアは一般に重要な状態情報を記憶する。かかる状態情報はレジスタの値やキャッシュ・メモリの内容や処理状態フラグなどであって、ソフトウエア制御の下ではアクセスが比較的遅く、困難で、非効率的であるが、適切な保存／回復機能を達成するためには必ず保存しなければならないものである。
【０００７】
周知のようにデータ値を回路から読み取る方法はいろいろあるが、本発明の好ましい実施の形態は回路の状態を表すデータ値を捕捉するのにスキャン・チェーン・セルを用い、状態保存コントローラの制御の下にこれらのスキャン・チェーン・セルを直列に読み取って多ビット状態保存データ語を生成し、これをメモリに記憶する。
多数のスキャン・チェーン・セルを有し、スキャン・チェーンを直列にクロックすることにより各スキャン・チェーン・セルが多ビット状態保存データ語の各ビットを供給する、という実施の形態を用いるのは特に有用である。
【０００８】
状態データ値を捕捉するのにスキャン・チェーン・セルを用いることに関連するもう１つの大きな利点は、一般にかかるスキャン・チェーン・セルは回路テスト機能として多くの回路内にすでに備えられており、しかも製造の際に最初に回路をテストした後はこれらのスキャン・チェーン・セルはそれ以外に用いられないということである。本発明はこれらの同じスキャン・チェーン・セルを再使用して、ほとんど追加のオーバヘッドなしに保存／回復機能を与える。また、スキャン・チェーン・セルを用いるテストは回路状態を完全にカバーする必要があるので、一般に回路状態を正しく正確に保存し回復するのに必要な各データ値に関連するスキャン・チェーン・セルがすでに備えられているのが普通である。
【０００９】
保存／回復動作のために状態を保存すべき回路の例としてはメモリ回路もある。かかるメモリは例えばキャッシュ・メモリや、密接に結合されたメモリや、データ処理システムに関連する他の種類のメモリである。かかるメモリ内に保持されるデータは全システム状態の一部であり、できるだけ正確に保存し回復すべきものである。
【００１０】
回路（この場合はメモリ）内に保持されるデータ値を保存し回復する場合は、本発明の好ましい実施の形態は組込み自己テスト回路（製造段階で一連のテスト・パターンを生成してテストするメモリに関連することが多く、かかるテスト・パターンはメモリに書き込まれまたはメモリから読み取られる）を再使用して、データ値を多ビット状態保存データ語のシーケンスとしてメモリから読み取り、システム・バスを介して別のメモリに保存する。
状態データを保存し回復する速度は、バースト・モードのメモリ転送を用いてメモリにデータを記憶し、またメモリからデータを回復するという実施の形態を実現することにより改善される。
【００１１】
理解されるように、本発明の好ましい実施の形態は状態保存コントローラを用い、状態回復トリガに応答してシステム・バスにメモリ読取り要求のシーケンスを生成し、メモリから状態データを読み取り、保存された状態データを回路内の元のノードに書き込む。
かかる回復動作では、テスト・スキャン・チェーンやメモリの組込み自己テスト・コントローラの再使用など、同じ機構を用いる点が優れている。
【００１２】
この保存／回復方法の柔軟性は、多ビット状態保存データ語をユーザが指定したメモリ・アドレスに記憶する（ユーザ・アクセス可能レジスタに記憶されている基本アドレスから始めるなど）という好ましい実施の形態を実現することにより改善される。
【００１３】
状態保存トリガは種々の異なる形を用いてよい。しかし好ましい実施の形態では、状態保存トリガは、状態保存プログラム命令を実行するとこれに応答して状態保存を開始する機能を含む。別のトリガは、パワーダウンキーが押されたことや電池レベルがしきい値より下がったことなどを検出することでよい。
【００１４】
パワーダウン以外の本発明の特に好ましい用途は、回路の診断テストを開始することを状態保存トリガとして用いる場合である。安全が重要である実時間処理の場合は、回路は所定の間隔で自己テストを行う必要がある。この場合に本発明の方法を用いれば、システム状態を迅速に保存し、診断テストを自由に行い、そしてその状態を迅速に回復して正常の処理を再開することができる。
【００１５】
本発明の別の形態では、
データの処理に用いられる回路であって、全体で前記回路の状態を定義する１つまたは複数のデータ値を記憶する１つまたは複数のノードを有する回路と、
データを記憶するメモリと、
前記回路と前記メモリとに結合するシステム・バスであって、前記回路と前記メモリの通常の処理動作中に前記システム・バスに与えられたメモリ転送要求に応答して前記回路と前記メモリとの間で多ビット・データ語を転送するシステム・バスと、
を有するデータ処理装置内で状態を保存する方法は、
状態保存トリガに応答して、前記回路と前記システム・バスとに結合する状態保存コントローラを用いて前記回路の状態を定義する前記データ値を前記１つまたは複数のノードから読み取ってメモリ書込み要求のシーケンスを前記システム・バス上に生成し、前記データ値を表す１つまたは複数の状態保存多ビット・データ語を前記メモリに書き込んで、前記１つまたは複数の状態保存多ビット・データ語を用いて前記回路の前記状態を回復できるようにする、
ステップを含む。
本発明の上記の目的と特徴と利点は、添付の図面を参照して例示の好ましい実施の形態の詳細な説明を読めば明らかになる。
【００１６】
図１はＡＭＢＡ高性能バス（ＡＨＢ）インターフェース４により囲まれたプロセッサ・コア２の概要を示す。インターフェース４は、書込みデータ線６と、読取りデータ線８と、アドレス／制御データ線１０とを含むシステム・バスにインターフェースする。プロセッサ・コア２は種々の異なる型のプロセッサ・コア（例えば英国ケンブリッジのＡＲＭ社が製作するもの）でよい。システム・バス６，８，１０はプロセッサ・コア２とシステム内の他の種々の回路要素（メモリ（図示しない）や、他の周辺装置や、他のプロセッサなどを含む）とを接続する。
【００１７】
図２は図１のシステムを修正してＡＨＢインターフェース４内にレベル・シフタを備えるシステムの概略を示す。これらのレベル・シフタは電力起動時およびパワーダウン時に動作してシステム・バスの信号レベルを所定の値に保つ。これにより、信号レベルが浮遊して過剰な電力消費や誤動作が起こるようなことはない。動作を説明すると、図２のシステムは一般に専用ソフトウエア・ルーチンを用い、記憶命令のシーケンスに応じて、できるだけ多くのおよび／または望ましい状態情報（例えば、レジスタの内容、プログラム状態値、プログラム・カウンタの値、構成レジスタの値など）をプロセッサ・コア２からメモリに保存する。状態データをメモリに完全に保存した後でパワーダウンしても、ＡＨＢインターフェース４内のレベル・シフタの機能により、前に説明した問題は生じない。
【実施例１】
【００１８】
図３は本発明に係る第１の例示のシステムの概要を示す。この実施の形態では、製造テストのためにプロセッサ・コア２内に備えている直列のスキャン・チェーン１２を保存／回復動作に再使用する。より特定して述べると、３２のかかるスキャン・チェーン１２を備え、各スキャン・チェーンは３２ビットの状態保存データ語の中の各ビットを供給してメモリ１４に保存する。より特定して述べると、各スキャン・チェーン１２の一端を書込みデータ・バス線６の各ビットに接続してメモリ１４に書き込むべきデータ語を形成する。次にスキャン・チェーン１２を全て直列にクロックしてデータ値を１段進めると、次の３２のデータ値を次の状態保存データ語として記憶することができる。
【００１９】
状態保存コントローラ１６をＡＨＢインターフェース４に付加する。これにより、状態保存トリガに応答してスキャン・チェーン１２は状態を表すデータ値をプロセッサ・コア２内の関連するノードから捕捉する。次に状態保存コントローラ１６はスキャン・チェーン１２をクロックして状態保存データ語を形成し、該当するアドレス制御信号をシステム・バス上に生成して、データをプロセッサ・コア２からメモリ１４に転送する。効率を高めるため、状態保存コントローラ１６はバースト・モード転送を用いてよい。
【００２０】
状態保存コントローラ１６は状態保存トリガに応答する。状態保存トリガは、プロセッサ・コア２が実行するプログラム命令（この機能に専用の所定のアドレスに記憶する命令など）やこの機能に専用のコプロセッサ用のコプロセッサ命令などの形、電力キーが押されたこと、電池のレベルが所定のレベル以下に低下したこと、などでよい。
【００２１】
状態回復動作が必要な場合は、状態保存コントローラ１６は状態回復トリガに応答して、記憶されている状態データ語をバースト読取りによりメモリ１４からスキャン・チェーン１２に戻し、スキャン・チェーン１２は保存された状態データ語が到着する度に直列にクロックされる。全ての状態が再びスキャン・チェーン１２に記憶されると、プロセッサ・コア１２内の対応するノードにこれらのデータ値を与えてその状態を回復し、通常の処理を再開する。
【００２２】
図４は３個のレジスタ１８を含むスキャン・チェーンの一部の概要を示す。レジスタ１８はスキャン可能信号の制御の下に直列に接続してスキャン・チェーンを形成するか、または機能論理２０のための信号値を記憶する。図に示す例では、図の左側のレジスタ１８および１８’内に記憶されている２つのデータ値が機能論理に入力され、機能論理は対応する出力を生成してレジスタ１８”内に記憶する。対応するノード２２が機能回路２０内に示されている。
【実施例２】
【００２３】
図５は、その状態を保存する回路がメモリであるという別の実施の形態の概要を示す。この例では、ランダム・アクセス・メモリ２４は自分自身のメモリ組込み自己テスト（ＢＩＳＴ）コントローラ２６を含む。ＢＩＳＴコントローラ２６は製品テストのためのテスト・パターンを生成してこれをランダム・アクセス・メモリ２４に書き込み、または読み取る。保存／回復動作では状態保存コントローラ２８は組込み自己テスト・コントローラ２６のアドレス生成機能を再使用してランダム・アクセス・メモリ２４からデータ語のシーケンスを読み取り、これらをバースト・モードでシステム・バスに書き込んでメモリ１４内に保存する。回復を行う場合は、組込み自己テスト・コントローラ２６を再使用して、ランダム・アクセス・メモリ２４内に書き込まれている保存された状態データ語のアドレスを生成する。
【００２４】
図６は、図３の実施の形態における保存動作を示す略流れ図である。ステップ３０で、状態保存コントローラは所定のメモリ位置Ｘへの書込みを検出するまで待つ。この書込みが状態保存トリガである（他のトリガとして、コプロセッサ命令や主コア・プロセッサ命令がある）。この状態保存トリガが発生すると処理はステップ３２に進み、状態保存コントローラは該当する信号を３２のスキャン・チェーン１２に送って、プロセッサ・コア２の状態を表す関連データ値を捕捉して対応するスキャン・チェーン・セルに入れる。
【００２５】
ステップ３４で、多ビット状態保存データ語をシステム・バスに出力してメモリ内に保存する。これはバースト・モード転送の一部でよい。ステップ３６で、全ての状態データを保存したかどうか判定する。保存すべき状態データが残っている場合は処理はステップ３８に進み、全てのスキャン・チェーンを直列に１位置だけ進め、次の多ビット状態保存データ語を書込みデータ線に出してメモリに保存する。全ての状態データが保存されると、必要な状態定義データが安全にメモリ１４内に保存されたので、状態保存コントローラはプロセッサ・コア２のパワーダウンを開始することができる。
【００２６】
図７は、図６の保存動作の後の回復動作の概要を示す。ステップ４０で、システムはシステム状態回復トリガを受けるのを待つ。実際には、これは外部からの割り込み信号を受けることや、電力キーが押されることなどでよい。かかる回復トリガを受けると処理はステップ４２に進み、システム・バスを介して多ビット状態保存データ語をメモリから読み取る。次にステップ４４で、この多ビット状態保存データ語をスキャン・チェーン１２に書き込むと、データ語からの１ビットは３２のスキャン・チェーンのそれぞれに行く。ステップ４６で、全ての状態データを回復したかどうか判定する。まだ全てのデータを受けていない場合は処理はステップ４８に進む。ステップ４８で、スキャン・チェーンを直列にクロックして１位置だけ進め、処理はステップ４２に戻って次の多ビット状態保存データ語をメモリ１４から読み取る。図７に示す動作は全て状態保存コントローラにより制御され駆動される。
【００２７】
ステップ４６で全ての状態データを回復したと判定した場合は処理はステップ５０に進み、プロセッサ・コアを再起動して、システムが保存されたときと同じシステム段階から（例えば状態保存トリガ動作の後の命令から）処理を再開する。
【００２８】
添付の図面を参照して本発明の例示の実施の形態を詳細に説明したが、本発明はこれらの実施の形態だけに限定されるものではなく、当業者は特許請求の範囲に規定されている本発明の範囲と精神から逸れることなく種々の変更や修正を行うことができるものである。
【図面の簡単な説明】
【００２９】
【図１】システム・バス・インターフェースにより囲まれたプロセッサ・コアの概要を示す。
【図２】システム・バス内にレベル・シフタを備えてパワーダウン隔離を可能にする、図１のサブシステムの概要を示す。
【図３】状態保存コントローラの制御の下にスキャン・チェーン・セルを再使用してシステム状態を保存し回復するプロセッサ・コアの概要を示す。（実施例１）
【図４】回路内の種々のノードのデータ値を捕捉して回復するスキャン・チェーンの一部の概要を示す。
【図５】状態を保存する回路がメモリであるという別の実施の形態の概要を示す。（実施例２）
【図６】システム状態の保存の概要を示す流れ図である。
【図７】システム状態の回復の概要を示す流れ図である。
【符号の説明】
【００３０】
２  回路
４，６，８，１０  システム・バス
１２  スキャン・チェーン
１４  メモリ
１６  状態保存コントローラ
【図１】
2004164647.tif 000003
【図２】
2004164647.tif 000004
【図３】
2004164647.tif 000005
【図４】
2004164647.tif 000006
【図５】
2004164647.tif 000007
【図６】
2004164647.tif 000008
【図７】
2004164647.tif 000009