(57)【要約】【課題】優先順位が低く、他のデータ転送が行われていない間隙だけデータ転送を行うだけで足りるものがある場合に、全体のデータ転送の効率化を図れるデータ転送制御装置を提供する。【解決手段】第１の回路１１のデータ転送の開始時を報知する開始報知信号ＳＴＳＮと終了時を報知する終了報知信号ＳＴＥＮを受けて、開始報知信号ＳＴＳＮの受信から終了報知信号ＳＴＥＮを受信するまでの間、転送制御信号ＳＴＣを第２の回路１２およびセレクタ１５に供給する転送制御回路１４と、転送制御信号ＳＴＣの受信期間中は、第１の回路１１による第１データＯＤ１１および第１制御信号ＣＴＬ１１を選択して第３の回路１３に入力させ、転送制御信号ＳＴＣの非受信期間中は第２の回路１２による第２データＯＤ１２および第２制御信号ＣＴＬ１２選択して第３の回路１３に入力させるセレクタ１５を設ける。【選択図】      図１
2004164368.tif 000002
【特許請求の範囲】
【請求項１】
データ転送を開始すると、転送終了までデータ転送の一時停止が禁止されている第１の回路と、
データ転送中に転送制御信号を受信すると、受信期間中はデータの転送を一時停止可能な第２の回路と、
上記第１の回路と上記第２の回路からデータが並列的に転送される第３の回路と、
転送制御信号の入力状態に応じて、上記第１の回路による転送データと上記第２の回路による転送データのうちのいずれかを選択して上記第３の回路に入力させるセレクタと、
上記第１の回路のデータ転送の開始時を報知する開始報知信号と終了時を報知する終了報知信号を受けて、上記開始報知信号の受信から上記終了報知信号を受信するまでの間、上記転送制御信号を上記第２の回路および上記セレクタに供給する転送制御回路と、
を有し、
上記セレクタは、上記転送制御信号の受信期間中は、上記第１の回路の転送データを選択して上記第３の回路に入力させ、非受信期間中は上記第２の回路の転送データを選択して上記第３の回路に入力させる
データ転送制御装置。
【請求項２】
上記第１の回路および上記第２の回路は、転送データに係る第３の回路に対する制御信号を転送し、
上記セレクタは、転送データに対応する制御信号も選択する
請求項１記載のデータ転送制御装置。
【請求項３】
データ転送を開始すると、転送終了までデータ転送の一時停止が禁止されており、第１転送データに係る第３の回路に対する第１制御信号を転送する第１の回路と、
データ転送中に転送制御信号を受信すると、受信期間中はデータの転送を一時停止可能で、第２転送データに係る第３の回路に対する第２制御信号を転送する第２の回路と、
上記第１の回路と上記第２の回路からデータが並列的に転送され、上記第１制御信号、上記第２制御信号、または第３の制御信号に応じて所定の状態をとる第３の回路と、
第１転送制御信号の入力状態に応じて、上記第１の回路による第１転送データおよび第１制御信号と上記第２の回路による第２転送データおよび第２制御信号のうちのいずれかを選択して上記第３の回路に入力させるセレクタと、
上記第１の回路のデータ転送の開始時を報知する開始報知信号と終了時を報知する終了報知信号を受けて、上記開始報知信号の受信から上記終了報知信号を受信するまでの間、上記第１転送制御信号を上記セレクタに供給する第１の転送制御回路と、
上記第１の回路のデータ転送の開始時の事前検知信号、上記第１の回路のデータ転送の終了時を報知する終了報知信号、上記第１の回路の第１制御信号、および上記第２の回路の第２制御信号を入力して、上記第１の回路および第２の回路のデータ転送終了時の上記第３の回路の状態を保持し、上記第２の回路のデータ転送により上記第３の回路の状態が変わってしまっても、第１の回路のデータ転送開始時に前もって上記第３の回路の状態を第１の回路のデータ転送終了時の状態に変更する上記第３制御信号を生成し、上記第３の回路に供給する第２の転送制御回路と
を有するデータ転送制御装置。
【請求項４】
上記第２の転送制御回路は、第１の回路のデータ転送により上記第３の回路の状態が変わってしまっても、第２の回路のデータ転送開始時に前もって上記第３の回路の状態を第２の回路のデータ転送終了時の状態に変更する上記第３制御信号を生成し、上記第３の回路に供給する
請求項３記載のデータ転送制御装置。
【請求項５】
上記第２の転送制御回路は、事前検知した上記第１の回路のデータ転送開始時から、第１の回路のデータ転送終了後、上記第３の回路の状態を上記第２の回路のデータ転送終了に戻すまで、上記第２の回路を一時停止させる信号を上記第２の回路に出力する
請求項４記載のデータ転送制御装置。
【請求項６】
上記第２の転送制御回路は、上記第２の回路が転送モードに入っていない場合には、上記第１の回路のデータ転送終了時に上記第３の回路の状態を上記第２の回路のデータ転送終了時の状態に変更する上記第３制御信号を生成しない
請求項４記載のデータ転送制御装置。
【請求項７】
上記第２の転送制御回路に入力される事前検知信号は、上記第１の回路のデータ転送開始時に、上記第３の回路の状態を上記第１の回路の最終時の状態に戻すために必要な最大なサイクル分事前に第１の回路のデータ転送を検知した信号である
請求項３記載のデータ転送制御装置。
【請求項８】
上記第２の転送制御回路に入力される事前検知信号は、上記第１の回路のデータ転送開始時に、上記第３の回路の状態を上記第１の回路の最終時の状態に戻すために必要な最大なサイクル分事前に第１の回路のデータ転送を検知した信号である
請求項４記載のデータ転送制御装置。
【請求項９】
データ転送を開始すると、転送終了までデータ転送の一時停止が禁止されており、第１転送データに係る第３の回路に対する第１制御信号を転送する第１の回路と、
データ転送中に転送制御信号を受信すると、受信期間中はデータの転送を一時停止可能で、第２転送データに係る第３の回路に対する第２制御信号を転送する第２の回路と、
上記第１の回路と上記第２の回路からデータが並列的に転送され、上記第１制御信号、上記第２制御信号、または第３の制御信号に応じて所定の状態をとる第３の回路と、
第１転送制御信号の入力状態に応じて、上記第１の回路による第１転送データおよび第１制御信号、上記第２の回路による第２転送データおよび第２制御信号、並びに第３制御信号のうちのいずれかを選択して上記第３の回路に入力させるセレクタと、
上記第１の回路のデータ転送の開始時を報知する開始報知信号と終了時を報知する終了報知信号を受けて、上記開始報知信号の受信から上記終了報知信号を受信するまでの間、上記第１転送制御信号を上記セレクタに供給する第１の転送制御回路と、
上記第１の回路のデータ転送の開始時の事前検知信号、上記第１の回路のデータ転送の終了時を報知する終了報知信号、上記第１の回路の第１制御信号、および上記第２の回路の第２制御信号を入力して、上記第１の回路および第２の回路のデータ転送終了時の上記第３の回路の状態を保持し、上記第２の回路のデータ転送により上記第３の回路の状態が変わってしまっても、第１の回路のデータ転送開始時に前もって上記第３の回路の状態を第１の回路のデータ転送終了時の状態に変更する上記第３制御信号を生成し、上記セレクタに供給する第２の転送制御回路と
を有するデータ転送制御装置。
【請求項１０】
上記第２の転送制御回路は、第１の回路のデータ転送により上記第３の回路の状態が変わってしまっても、第２の回路のデータ転送開始時に前もって上記第３の回路の状態を第２の回路のデータ転送終了時の状態に変更する上記第３制御信号を生成し、上記セレクタに供給する
請求項９記載のデータ転送制御装置。
【請求項１１】
上記第２の転送制御回路は、事前検知した上記第１の回路のデータ転送開始時から、第１の回路のデータ転送終了後、上記第３の回路の状態を上記第２の回路のデータ転送終了時に戻すまで、上記第２の回路を一時停止させる信号を上記第２の回路に出力する
請求項１０記載のデータ転送制御装置。
【請求項１２】
上記第２の転送制御回路は、上記第３の回路の状態を上記第１の回路のデータ転送終了時の状態に戻す、および上記第２の回路のデータ転送終了時の状態に戻す制御信号または上記第２の回路による第２制御信号を上記第３制御信号として上記セレクタに供給する
請求項１０記載のデータ転送制御装置。
【請求項１３】
上記第２の転送制御回路は、上記第２の回路が転送モードに入っていない場合には、上記第１の回路のデータ転送終了時に上記第３の回路の状態を上記第２の回路のデータ転送終了時の状態に変更する上記第３制御信号を生成しない
請求項１０記載のデータ転送制御装置。
【請求項１４】
上記第３の回路の出力データを選択して上記第１の回路または上記第２の回路に供給する第２のセレクタを有する
請求項１０記載のデータ転送制御装置。
【請求項１５】
上記第２のセレクタは、上記第３の回路の出力データを保持し、上記第２の転送制御回路による第２転送制御信号に基づいて、上記第１の回路および第２の回路のうち、現在データ転送中の回路には第３の回路の出力データをそのまま与え、データ転送中でない回路には保持したデータを与える
請求項１４記載のデータ転送制御装置。
【請求項１６】
上記第２の転送制御回路に入力される事前検知信号は、上記第１の回路のデータ転送開始時に、上記第３の回路の状態を上記第１の回路の最終時の状態に戻すために必要な最大なサイクル分事前に第１の回路のデータ転送を検知した信号である
請求項９記載のデータ転送制御装置。
【請求項１７】
上記第２の転送制御回路に入力される事前検知信号は、上記第１の回路のデータ転送開始時に、上記第３の回路の状態を上記第１の回路の最終時の状態に戻すために必要な最大なサイクル分事前に第１の回路のデータ転送を検知した信号である
請求項１０記載のデータ転送制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえばＳＤＲＡＭのようなメモリ回路とのデータ転送を行うシステムのデータ転送を制御するデータ転送制御装置に関するものである。
【０００２】
【従来の技術】
従来、ＳＤＲＡＭのようなメモリ回路とのデータ転送を行うシステムにおいて、メモリ回路に並列的に２以上の回路がデータ転送を行う場合は、１つの回路の連続するデータ転送終了後に、次の回路のデータ転送を始めるというように行われていた。
【０００３】
【発明が解決しようとする課題】
ところが、データ転送の中には、優先順位が低く、他のデータ転送が行われていない間隙だけデータ転送を行うだけで足りるものがあり、従来の技術では、かかる転送が間隙よりも時間的に長い場合には、他の遅らせたくないデータ転送を待たしてしまうことになる。
【０００４】
また、短い間隙がたくさんある場合に、あるデータ転送を遅らせられないという理由で、その間隙を活用できないのは不合理である。
【０００５】
さらに、実績のある既存の回路を拡張し新機能の回路を付加することとなったときに、既存回路のデータ転送に十分長い間隙を見つけ、そこでのみ新機能回路のデータ転送を行うよう設計した場合でも、かかる新機能を付加したことにより既存のデータ転送に若干でも影響を与えると、既存の回路に本質的な影響のないことの検証が必要になるが、かかる検証は膨大であり、実際には検証は困難である。
【０００６】
本発明の第１の目的は、優先順位が低く、他のデータ転送が行われていない間隙だけデータ転送を行うだけで足りるものがある場合に、全体のデータ転送の効率化を図れるデータ転送制御装置を提供することにある。
【０００７】
また、本発明の第２の目的は、実績のある既存の回路を拡張し新機能の回路を拡張するようなときに、大幅な検証労力の削減を図れるデータ転送制御装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点に係るデータ転送制御装置は、データ転送を開始すると、転送終了までデータ転送の一時停止が禁止されている第１の回路と、データ転送中に転送制御信号を受信すると、受信期間中はデータの転送を一時停止可能する第２の回路と、上記第１の回路と上記第２の回路からデータが並列的に転送される第３の回路と、転送制御信号の入力状態に応じて、上記第１の回路による転送データと上記第２の回路による転送データのうちのいずれかを選択して上記第３の回路に入力させるセレクタと、上記第１の回路のデータ転送の開始時を報知する開始報知信号と終了時を報知する終了報知信号を受けて、上記開始報知信号の受信から上記終了報知信号を受信するまでの間、上記転送制御信号を上記第２の回路および上記セレクタに供給する転送制御回路と、を有し、上記セレクタは、上記転送制御信号の受信期間中は、上記第１の回路の転送データを選択して上記第３の回路に入力させ、非受信期間中は上記第２の回路の転送データを選択して上記第３の回路に入力させる。
【０００９】
本発明の第２の観点に係るデータ転送制御装置は、データ転送を開始すると、転送終了までデータ転送の一時停止が禁止されており、第１転送データに係る第３の回路に対する第１制御信号を転送する第１の回路と、データ転送中に転送制御信号を受信すると、受信期間中はデータの転送を一時停止可能で、第２転送データに係る第３の回路に対する第２制御信号を転送する第２の回路と、上記第１の回路と上記第２の回路からデータが並列的に転送され、上記第１制御信号、上記第２制御信号、または第３の制御信号に応じて所定の状態をとる第３の回路と、第１転送制御信号の入力状態に応じて、上記第１の回路による第１転送データおよび第１制御信号と上記第２の回路による第２転送データおよび第２制御信号のうちのいずれかを選択して上記第３の回路に入力させるセレクタと、上記第１の回路のデータ転送の開始時を報知する開始報知信号と終了時を報知する終了報知信号を受けて、上記開始報知信号の受信から上記終了報知信号を受信するまでの間、上記第１転送制御信号を上記セレクタに供給する第１の転送制御回路と、上記第１の回路のデータ転送の開始時の事前検知信号、上記第１の回路のデータ転送の終了時を報知する終了報知信号、上記第１の回路の第１制御信号、および上記第２の回路の第２制御信号を入力して、上記第１の回路および第２の回路のデータ転送終了時の上記第３の回路の状態を保持し、上記第２の回路のデータ転送により上記第３の回路の状態が変わってしまっても、第１の回路のデータ転送開始時に前もって上記第３の回路の状態を第１の回路のデータ転送終了時の状態に変更する上記第３制御信号を生成し、上記第３の回路に供給する第２の転送制御回路とを有する。
【００１０】
本発明の第３の観点に係るデータ転送制御装置は、データ転送を開始すると、転送終了までデータ転送の一時停止が禁止されており、第１転送データに係る第３の回路に対する第１制御信号を転送する第１の回路と、データ転送中に転送制御信号を受信すると、受信期間中はデータの転送を一時停止可能で、第２転送データに係る第３の回路に対する第２制御信号を転送する第２の回路と、上記第１の回路と上記第２の回路からデータが並列的に転送され、上記第１制御信号、上記第２制御信号、または第３の制御信号に応じて所定の状態をとる第３の回路と、第１転送制御信号の入力状態に応じて、上記第１の回路による第１転送データおよび第１制御信号、上記第２の回路による第２転送データおよび第２制御信号、並びに第３制御信号のうちのいずれかを選択して上記第３の回路に入力させる第１のセレクタと、上記第１の回路のデータ転送の開始時を報知する開始報知信号と終了時を報知する終了報知信号を受けて、上記開始報知信号の受信から上記終了報知信号を受信するまでの間、上記第１転送制御信号を上記第１のセレクタに供給する第１の転送制御回路と、上記第１の回路のデータ転送の開始時の事前検知信号、上記第１の回路のデータ転送の終了時を報知する終了報知信号、上記第１の回路の第１制御信号、および上記第２の回路の第２制御信号を入力して、上記第１の回路および第２の回路のデータ転送終了時の上記第３の回路の状態を保持し、上記第２の回路のデータ転送により上記第３の回路の状態が変わってしまっても、第１の回路のデータ転送開始時に前もって上記第３の回路の状態を第１の回路のデータ転送終了時の状態に変更する上記第３制御信号を生成し、上記第１のセレクタに供給する第２の転送制御回路とを有する。
【００１１】
好適には、上記第２の転送制御回路は、第１の回路のデータ転送により上記第３の回路の状態が変わってしまっても、第２の回路のデータ転送開始時に前もって上記第３の回路の状態を第２の回路のデータ転送終了時の状態に変更する上記第３制御信号を生成し、上記第３の回路または第１のセレクタに供給する。
【００１２】
好適には、上記第２の転送制御回路は、事前検知した上記第１の回路のデータ転送開始時から、第１の回路のデータ転送終了後、上記第３の回路の状態を上記第２の回路のデータ転送終了時に戻すまで、上記第２の回路を一時停止させる信号を上記第２の回路に出力する。
【００１３】
好適には、上記第２の転送制御回路は、上記第３の回路の状態を上記第１の回路のデータ転送終了時の状態に戻す、および上記第２の回路のデータ転送終了時の状態に戻す制御信号または上記第２の回路による第２制御信号を上記第３制御信号として上記セレクタに供給する。
【００１４】
また、上記第２の転送制御回路は、上記第２の回路が転送モードに入っていない場合には、上記第１の回路のデータ転送終了時に上記第３の回路の状態を上記第２の回路のデータ転送終了時の状態に変更する上記第３制御信号を生成しない。
【００１５】
また、本発明では、上記第３の回路の出力データを選択して上記第１の回路または上記第２の回路に供給する第２のセレクタを有する。
【００１６】
好適には、上記第２のセレクタは、上記第３の回路の出力データを保持し、上記第２の転送制御回路による第２転送制御信号に基づいて、上記第１の回路および第２の回路のうち、現在データ転送中の回路には第３の回路の出力データをそのまま与え、データ転送中でない回路には保持したデータを与える。
【００１７】
好適には、上記第２の転送制御回路に入力される事前検知信号は、上記第１の回路のデータ転送開始時に、上記第３の回路の状態を上記第１の回路の最終時の状態に戻すために必要な最大なサイクル分事前に第１の回路のデータ転送を検知した信号である。
【００１８】
本発明によれば、たとえば第１の回路において、第３の回路に対して転送すべき第１データおよび第１制御信号が一時停止されることなくセレクタに出力される。
また、第２の回路において、第１の回路の非データ転送期間中に、第３の回路に対して転送すべき第２データおよび第２制御信号がセレクタに出力される。
第１の回路のデータ転送が開始されると、これと並行して第１の回路のデータ転送開始を検知した転送開始信号が転送制御回路に入力される。
転送開始信号が入力された転送制御回路においては、転送制御信号が生成されて第２の回路およびセレクタに供給される。
第２の回路においては、転送制御信号を受信すると、第２データおよび第２制御信号の転送が一時停止される。
また、セレクタでは、転送制御信号を受信すると、第１の回路により転送された第１データおよび第１制御信号が選択されて、選択された第１データおよび第１制御信号が第３の回路に連続的に入力される。
そして、第３の回路では、入力した第１制御信号に応じた処理が入力した第１データに対して行われる。
ここで、第１の回路によるデータ転送が終了すると、これと並行して第１の回路のデータ転送終了を検知した転送終了信号が転送制御回路に入力される。
転送終了信号が入力された転送制御回路においては、転送制御信号の第２の回路およびセレクタへの供給が停止される。
第２の回路においては、転送制御信号の供給が停止されると、第２データおよび制御信号の転送の一時停止が解除され、第２データおよび第２制御信号の転送が開始される。
これと並行して、セレクタでは、転送制御信号の供給が停止されると、第１の回路により転送された第１データおよび第１制御信号の選択から、第２の回路により転送された第２データおよび第２制御信号の選択動作に切り替えられる。
これにより、第２の回路による第２データおよび第２制御信号が第３の回路に入力される。
そして、第３の回路では、入力した第２制御信号に応じた処理が入力した第２データに対して行われる。
【００１９】
また、本発明によれば、第１の回路において、第３の回路に対して転送すべき第１データおよび第１制御信号が一時停止されることなく、第１のセレクタに出力される。
また、第２の回路において、第１の回路の非データ転送期間中に、第３の回路に対して転送すべき第２データが第１のセレクタに出力され、第２制御信号が第３の制御信号として第２の転送制御回路を介して第１のセレクタに出力される。
以上の動作において、データ転送の一時停止できない第１の回路のデータパスを共有するようなデータ転送を一時停止しても構わない第２の回路がある場合、第１の回路のデータ転送の間隙だけで第２の回路のデータ転送を行い、第２の回路のデータ転送が第１の回路のデータ転送に全く影響を与えないような制御が行われる。
この場合、第２の転送制御回路では、第１の回路の第３の回路への第１制御信号（コマンド、アドレス等）、および第２の回路の第３の回路への第２制御信号による第３の回路の状態をそれぞれ必要な分が保持される。
第２の転送制御回路では、第３の回路の状態を第１の回路の最終時の状態に戻すために必要な最大のサイクル分事前に第１の回路のデータ転送を検知する事前検知信号を受けて、第１の回路の転送終了後、第３の回路の状態を第２の回路の終了時に戻すまで、第２の回路を一時停止する第２転送制御信号が生成されて第２の回路に出力される。これにより、第２の回路のデータ転送が一時停止される。
これと並行して、第２の転送制御回路においては、第３の回路の状態を第１の回路の最終時の状態に戻すための第３制御信号が生成されて第１のセレクタに出力される。
第１のセレクタでは、第１の転送制御信号が非アクティブであることからこの第３制御信号が選択されて、第３の回路に供給される。第３の回路の状態が第３制御信号に応じて、第１の回路の最終時の状態に戻される。
【００２０】
そして、第１の回路のデータ転送の時刻となり、第１の回路のデータ転送が開始されると、これと並行して第１の回路のデータ転送開始を検知した転送開始信号が第１の転送制御回路に入力される。
転送開始信号が入力された第１の転送制御回路においては、第１転送制御信号が生成されて第１のセレクタに供給される。
第１のセレクタでは、第１転送制御信号を受信すると、第１の回路により転送された第１データおよび第１制御信号が選択されて、選択された第１データおよび第１制御信号が第３の回路に連続的に入力される。
そして、第３の回路では、入力した第１制御信号に応じた処理が入力した第１データに対して行われる。
ここで、第１の回路によるデータ転送が終了すると、これと並行して第１の回路のデータ転送終了を検知した転送終了信号が第１の転送制御回路に入力される。
転送終了信号が入力された第１の転送制御回路においては、第１の転送制御信号の第１のセレクタへの供給が停止される。
転送終了信号が第２の転送制御回路にも供給される。
これと並行して、第２の転送制御回路は、たとえば第２の回路が転送モードに入っているか否かを報知する転送報知信号を受けており、第３の回路の状態を第２の回路の最終時の状態に戻すための第３制御信号が生成されて第１のセレクタに出力される。
第１のセレクタでは、第１の転送制御信号が非アクティブであることからこの第３制御信号が選択されて、第３の回路に供給される。第３の回路の状態が第３制御信号に応じて、第２の回路の最終時の状態に戻される。
そして、第２の転送制御回路においては、第１の回路の転送終了信号を受け、第３制御信号を出力して第３の回路の状態を変更させた所定の期間経過後に、第２の転送制御信号が非アクティブに設定される。
第２の回路においては、第２の転送制御信号の供給が停止されると、第２データおよび第２制御信号の転送の一時停止が解除され、第２データおよび第２制御信号の転送が開始される。
このとき第２の転送制御回路では、第２の回路のそのままの第２制御信号が第３制御信号として第１のセレクタに出力される。
第１のセレクタでは、第１転送制御信号の供給が停止されていることから、第２の回路により転送された第２データおよび第２制御信号（第３制御信号）が選択される。
これにより、第２の回路による第２データおよび第２制御信号が第３の回路に入力される。
そして、第３の回路では、入力した第２制御信号に応じた処理が入力した第２データに対して行われる。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に関連付けて説明する。
【００２２】
第１実施形態
図１は、本発明に係るデータ転送制御装置の第１の実施形態を示すブロック図である。
【００２３】
本データ転送制御装置１０は、図１に示すように、第１の回路（ＣＩＲＣＴ−Ａ）１１、第２の回路（ＣＩＲＣＴ−Ｂ）１２、たとえばＳＤＲＡＭのようなメモリ回路からなる第３の回路（ＣＩＲＣＴ−Ｃ）１３、転送制御回路（ＴＣＳＰ）１４、およびセレクタ（ＳＬＣＴ）１５を有している。
【００２４】
第１の回路１１は、第３の回路１３に対して転送すべきデータを転送するが、データ転送を開始すると、転送終了までデータ転送の一時停止が禁止されている。
第１の回路１１は、端子ＴＯＤから第１データＯＤ１１をセレクタ１５に対して転送し、また、データ転送と並行して第３の回路１３に対するコマンドやアドレス等の第１制御信号ＣＴＬ１１を端子ＴＣＴＬからセレクタ１５に対して出力する。
また、第１の回路１１は、第３の回路１３から出力されたデータを端子ＴＩＤから入力して所定の処理を行う。
【００２５】
第２の回路１２は、第３の回路１３に対して転送すべきデータを転送するが、データ転送中に転送制御回路１４による転送制御信号ＳＴＣを受信すると、転送制御信号ＳＴＣの受信期間中はデータの転送を一時停止する。
第２の回路１２は、端子ＴＯＤから第２データＯＤ１２をセレクタ１５に対して転送し、また、データ転送と並行して第３の回路１３に対するコマンドやアドレス等の第２制御信号ＣＴＬ１２を端子ＴＣＴＬからセレクタ１５に対して出力する。
また、第２の回路１２は、第３の回路１３から出力されたデータを端子ＴＩＤから入力して所定の処理を行う。
【００２６】
なお、第２の回路１２は、そこへのアクセスが大変遅れても問題ない、およびデータを要求に応答して応えて１つずつ渡すような構成、または、クロックを止められる等の一連の動作を途中で止めても問題ない、といった二重の意味で一時停止できるような構成を有する。
【００２７】
第３の回路１３は、第１の回路１１と第２の回路１２からデータが並列的に転送され得る。第３の回路１３は、セレクタ１５にて選択された第１制御信号ＣＴＬ１１または第２制御信号ＣＴＬ１２を端子ＴＣＴＬにより入力し、セレクタ１５にて選択された第１データＯＤ１１または第２データＯＤ１２を端子ＴＩＤから入力する。
そして、第３の回路１３は、入力した第１制御信号ＣＴＬ１１に応じた処理を入力した第１データＯＤ１１に対して行い、同様に、入力した第２制御信号ＣＴＬ１２に応じた処理を入力した第２データＯＤ１２に対して行う。
第３の回路１３が行う処理として、たとえば制御信号ＣＴＬ１１またはＣＴＬ１２が示すアドレスのメモリセルに入力データを書き込む処理等がある。
また、第３の回路１３は、入力した第１制御信号ＣＴＬ１１に応じて、記憶していたデータを読み出して、あるいは入力データの対して所定の処理を施したデータを端子ＴＯＤから第３データＯＤ１３として第１の回路１１および／または第２の回路１２に出力する。
【００２８】
転送制御回路１４は、第１の回路１１のデータ転送の開始時を報知する開始報知信号ＳＴＳＮと終了時を報知する終了報知信号ＳＴＥＮを受けて、開始報知信号ＳＴＳＮの受信から終了報知信号ＳＴＥＮを受信するまでの間、転送制御信号ＳＴＣを第２の回路１２およびセレクタ１５に供給する。
【００２９】
セレクタ１５は、転送制御回路１４による転送制御信号ＳＴＣの入力状態に応じて、第１の回路１１により転送された第１データＯＤ１１および第１制御信号ＣＴＬ１１と、第２の回路１２により転送された第２データＯＤ１２および第２制御信号ＣＴＬ１２とのうちのいずれかを選択して第３の回路１３に入力させる。
セレクタ１５は、転送制御信号ＳＴＣの受信期間中は、第１の回路１１により転送された第１データＯＤ１１および第１制御信号ＣＴＬ１１を選択して第３の回路１３に入力させる。一方、セレクタ１５は、転送制御信号ＳＴＣの非受信期間中は第２の回路１２により転送された第２データＯＤ１２および第２制御信号ＣＴＬ１２選択して第３の回路１３に入力させる。
【００３０】
次に、上記構成による動作を説明する。
【００３１】
まず、第１の回路１１において、たとえば図示しない上位装置の命令に従って、第３の回路１３に対して転送すべき第１データＯＤ１１および第１制御信号ＣＴＬ１１が一時停止されることなく、セレクタ１５に出力される。
【００３２】
また、第２の回路１２において、たとえば図示しない上位装置の命令に従って、第１の回路１１の非データ転送期間中に、第３の回路１３に対して転送すべき第２データＯＤ１２および制御信号ＣＴＬ１２がセレクタ１５に出力される。
【００３３】
第１の回路１１のデータ転送が開始されると、これと並行して第１の回路１１のデータ転送開始を検知した転送開始信号ＳＴＳＮが転送制御回路１４に入力される。
転送開始信号ＳＴＳＮが入力された転送制御回路１４においては、転送制御信号ＳＴＣが生成されて第２の回路１２およびセレクタ１５に供給される。
第２の回路１２においては、転送制御信号ＳＴＣを受信すると、第２データＯＤ１２および第２制御信号ＣＴＬ１２の転送が一時停止される。
また、セレクタ１５では、転送制御信号ＳＴＣを受信すると、第１の回路１１により転送された第１データＯＤ１１および第１制御信号ＣＴＬ１１が選択されて、選択された第１データＯＤ１１および第１制御信号ＣＴＬ１１が第３の回路１３に連続的に入力される。
そして、第３の回路１３では、入力した第１制御信号ＣＴＬ１１に応じた処理が入力した第１データＯＤ１１に対して行われる。
【００３４】
ここで、第１の回路１１によるデータ転送が終了すると、これと並行して第１の回路１１のデータ転送終了を検知した転送終了信号ＳＴＥＮが転送制御回路１４に入力される。
転送終了信号ＳＴＥＮが入力された転送制御回路１４においては、転送制御信号ＳＴＣの第２の回路１２およびセレクタ１５への供給が停止される。
【００３５】
第２の回路１２においては、転送制御信号ＳＴＣの供給が停止されると、第２データＯＤ１２および第２制御信号ＣＴＬ１２の転送の一時停止が解除され、第２データＯＤ１２および第２制御信号ＣＴＬ１２の転送が開始される。
これと並行して、セレクタ１５では、転送制御信号ＳＴＣの供給が停止されると、第１の回路１１により転送された第１データＯＤ１１および第１制御信号ＣＴＬ１１の選択から、第２の回路１２により転送された第２データＯＤ１２および第２制御信号ＣＴＬ１２の選択動作に切り替えられる。
これにより、第２の回路１２による第２データＯＤ１２および第２制御信号ＣＴＬ１２が第３の回路１３に入力される。
そして、第３の回路１３では、入力した第２制御信号ＣＴＬ１２に応じた処理が入力した第２データＯＤ１２に対して行われる。
【００３６】
また、第３の回路１３においては、入力した第１制御信号ＣＴＬ１１に応じて、記憶していたデータが読み出され、あるいは入力データの対して所定の処理を施したデータが第３データＯＤ１３として第１の回路１１および／または第２の回路１２に出力される。
【００３７】
以上説明したように、本第１の実施形態によれば、第１の回路１１のデータ転送の開始時を報知する開始報知信号ＳＴＳＮと終了時を報知する終了報知信号ＳＴＥＮを受けて、開始報知信号ＳＴＳＮの受信から終了報知信号ＳＴＥＮを受信するまでの間、転送制御信号ＳＴＣを第２の回路１２およびセレクタ１５に供給する転送制御回路１４と、転送制御回路１４による転送制御信号ＳＴＣの受信期間中は、第１の回路１１により転送された第１データＯＤ１１および第１制御信号ＣＴＬ１１を選択して第３の回路１３に入力させ、転送制御信号ＳＴＣの非受信期間中は第２の回路１２により転送された第２データＯＤ１２および第２制御信号ＣＴＬ１２選択して第３の回路１３に入力させるセレクタ１５を設けたので、データ転送の中に、優先順位が低く、他のデータ転送が行われていない間隙だけデータ転送を行うだけで足りるものがある場合に、かかる転送を遅らせることのできないデータ転送の間隙だけで行うことにより、全体のデータ転送の効率化を図ることができる。
【００３８】
第２実施形態
図２は、本発明に係るデータ転送制御装置の第２の実施形態を示すブロック図である。
【００３９】
本データ転送制御装置２０は、図２に示すように、第１の回路（ＣＩＲＣＴ−Ａ）２１、第２の回路（ＣＩＲＣＴ−Ｂ）２２、たとえばＳＤＲＡＭのようなメモリ回路からなる第３の回路（ＣＩＲＣＴ−Ｃ）２３、第１の転送制御回路（ＴＣＳＰ１）２４、第２の転送制御回路（ＴＣＳＰ２）２５、第１のセレクタ（ＳＬＣＴ１）２６、および第２のセレクタ（ＳＬＣＴ２）２７を有している。
【００４０】
第１の回路２１は、第３の回路２３に対して転送すべきデータを転送するが、データ転送を開始すると、転送終了までデータ転送の一時停止が禁止されている。
第１の回路２１は、端子ＴＯＤから第１データＯＤ２１を第１のセレクタ２６に対して転送し、また、データ転送と並行して第３の回路２３に対するコマンドやアドレス等の第１制御信号ＣＴＬ２１を端子ＴＣＴＬから第１のセレクタ２６および第２の転送制御回路２５に対して出力する。
また、第１の回路２１は、第３の回路２３から出力され、第２のセレクタ２７で選択されたデータを端子ＴＩＤから入力して所定の処理を行う。
【００４１】
第２の回路２２は、第３の回路２３に対して転送すべきデータを転送するが、データ転送中に第２の転送制御回路２５による第２転送制御信号ＳＴＣ２を受信すると、第２転送制御信号ＳＴＣ２の受信期間中はデータの転送を一時停止する。
第２の回路２２は、端子ＴＯＤから第２データＯＤ２２を第１のセレクタ２６に対して転送し、また、データ転送と並行して第３の回路２３に対するコマンドやアドレス等の第２制御信号ＣＴＬ２２を端子ＴＣＴＬから第２の転送制御回路２５に対して出力する。
また、第２の回路２２は、第３の回路２３から出力され、第２のセレクタ２７で選択されたたデータを端子ＴＩＤから入力して所定の処理を行う。
【００４２】
なお、第２の回路２２は、そこへのアクセスが大変遅れても問題ない、およびデータを要求に応答して応えて１つずつ渡すような構成、または、クロックを止められる等の一連の動作を途中で止めても問題ない、といった二重の意味で一時停止できるような構成を有する。
【００４３】
第３の回路２３は、第１の回路２１と第２の回路２２からデータが並列的に転送され得る。第３の回路２３は、第１のセレクタ２６にて選択された第１制御信号ＣＴＬ２１または第２制御信号ＣＴＬ２２を端子ＴＣＴＬにより入力し、第１のセレクタ２６にて選択された第１データＯＤ２１または第２データＯＤ２２を端子ＴＩＤから入力する。
そして、第３の回路２３は、入力した第１制御信号ＣＴＬ２１に応じた処理を入力した第１データＯＤ２１に対して行い、同様に、入力した第２制御信号ＣＴＬ２２に応じた処理を入力した第２データＯＤ２２に対して行う。
第３の回路２３が行う処理として、たとえば制御信号ＣＴＬ２１またはＣＴＬ２２が示すアドレスのメモリセルに入力データを書き込む処理等がある。
また、第３の回路２３は、入力した第１制御信号ＣＴＬ２１に応じて、記憶していたデータを読み出して、あるいは入力データの対して所定の処理を施したデータを端子ＴＯＤから第３データＯＤ２３として第２のセレクタ２７に出力する。
【００４４】
また、第３の回路２３は種々の状態（ステート）を取り得る。
たとえば第３の回路２３がＳＤＲＡＭの場合には、モードレジスタセット、アイドル状態、アクティブ状態、さらには、アクティブとなっているローアドレス、リードデータの出てくるレイテンシや各コマンドの間隔も含めるといろいろな状態を持つことになる。
そして、第３の回路２３は、その状態が、第１のセレクタ２６で選択された第１制御信号ＣＴＬ２１または第２制御信号ＣＴＬ２２に基づいて、第１の回路２１のデータ転送開始までに、第１の回路２１のデータ転送終了時の状態に戻される。あるいは、第３の回路２３は、その状態が、第１のセレクタ２６で選択された第３制御信号ＣＴＬ２５に基づいて、第１の回路２１のデータ転送終了後に、第２の回路２２のデータ転送終了時の状態に戻される。
【００４５】
第１の転送制御回路２４は、第１の回路２１のデータ転送の開始時を報知する開始報知信号ＳＴＳＮと終了時を報知する終了報知信号ＳＴＥＮを受けて、開始報知信号ＳＴＳＮの受信から終了報知信号ＳＴＥＮを受信するまでの間、第１転送制御信号ＳＴＣ１を第１のセレクタ２６に供給する。
【００４６】
第２の転送制御回路２５は、上述したように、第３の回路２３に状態がある場合に必要な回路であり、図２に示すように、第１の回路２１の開始時に第３の回路２３の状態を第１の回路２１の最終時の状態に戻すために必要な最大のサイクル分事前に第１の回路２１のデータ転送を検知する事前検知信号ＳＰＤＳＮ、第１の回路２１の終了時を報知する終了報知信号ＳＴＥＮ、第１の回路２１の第３の回路２３への第１制御信号（コマンド、アドレス等）ＣＴＬ２１、および第２の回路２２の第３の回路２３への第２制御信号ＣＴＬ２２を入力として、以下の処理を行う。
【００４７】
第２の転送制御回路２５は、第１の回路２１の第３の回路２３への第１制御信号（コマンド、アドレス等）ＣＴＬ２１、および第２の回路２２の第３の回路２３への第２制御信号ＣＴＬ２２による第３の回路２３の状態をそれぞれ必要な分保持し、第３の回路２３の状態を第１の回路２１の終了時の状態に戻す、および第２の回路２２の終了時の状態に戻す制御信号と、第２の回路２２のそのままの第２制御信号ＣＴＬ２２を選択した第３の回路２３への第３制御信号ＣＴＬ２５を出力とする。
【００４８】
第２の転送制御回路２５は、図３（Ａ）〜（Ｅ）、図４（Ａ）〜（Ｅ）に示すように、第３の回路２３の状態を第１の回路２１の最終時の状態に戻すために必要な最大のサイクル分事前に第１の回路２１のデータ転送を検知する事前検知信号ＳＰＤＳＮを受けてから、第１の回路２１の転送終了後、第３の回路２３の状態を第２の回路２２の終了時に戻すまで、図３（Ｅ）に示すような、第２の回路２２を一時停止する第２転送制御信号ＳＴＣ２を第２の回路２２に出力する。
また、第２の転送制御回路２５は、第２の回路２２を一時停止する第２転送制御信号ＳＴＣ２を、選択信号として第２のセレクタ２７の出力する。
なお、図において、Ｔ１で示す期間が第３の回路２３の状態を第２の回路２２の終了時から第１の回路２１の終了時に戻す期間を示す、ｔ１で示す期間が第１の回路２１による実際のデータＯＤ２１の転送期間を示し、Ｔ２で示す期間が第３の回路２３の状態を第１の回路２１の終了時から第２の回路２２の終了時に戻す期間を示している。
【００４９】
また、第２の転送制御回路２５は、第２の回路２２から第２の回路２２が転送モードに入っているか否かを報知する転送報知信号ＳＴＲＦＢを受けて、もし転送モードでないのであれば、第１の回路２１の転送終了時に第３の回路２３の状態を第２の回路２２の状態に戻さないことも必要に応じて行う。
また、第２の転送制御回路２５は、第１の回路２１開始時の事前検知時に第３の回路２３の状態を、現状から第１の回路２１の終了時の状態に戻すために必要なサイクル数を見積もり、極力第２の回路２２のデータ転送を行う制御も必要に応じて行う。
【００５０】
図５は、本第２の実施形態に係る第２の転送制御回路の具体的な構成例を示す図である。
【００５１】
この第２の転送制御回路２５は、図５に示すように、第１の状態制御回路（ＳＴＡＣ−Ａ）２５１、第２の状態制御回路（ＳＴＡＣ−Ｂ）２５２、デコーダ（ＤＥＣ）２５３、インバータ２５４、２入力ＡＮＤゲート２５５、セレクタ２５６，２５７、およびマスク回路２５８を有している。
【００５２】
第１の状態制御回路２５１は、第１の回路２１転送開始事前検出信号ＳＰＤＳＮを信号ＡＬＡＲＭとして、第１の回路２１の転送終了を報知する終了報知信号ＳＴＥＮを信号ＡＬＬＯＷとして、第２の回路２２が転送中であることを示す転送モード信号ＳＴＲＦＢを信号ＢＲＵＮとして入力し、また、第２の状態制御回路２５２による第３の回路２３の状態を元に戻すのに何サイクルかかるかを示す信号Ｈｏｗｃｙｃｉｓ、および第３の回路２３の状態を元に戻すのに必要なコマンド群のパターンナンバーＷｈｉｃｈｉｓを受けて、主として以下の処理を行う。
第１の状態制御回路２５１は、第１の回路２１から第２の回路２２に状態を戻すか、第２の回路２２から第１の回路２１の状態に戻すかを選択するための信号ＡｔｏＢを第２の状態制御回路２５２に出力し、第３の回路２３に対するコマンドを選択するための信号ＣｈａｎｇｅＣＮＴ  を生成して第２の状態制御回路２５２およびデコーダ２５３の出力する。
また、第１の状態制御回路２５１は、第２の回路２２がデータを転送中である旨を意味する信号ＮｏｗＢを第２の状態制御回路２５２、インバータ２５４、およびセレクタ２５７に出力する。
信号ＮｏｗＢは、第２の回路２３の一時停止を指示する第２の転送制御信号ＳＴＣ２の元となる信号であり、ローレベルで出力されインバータ２５４で反転されて、ＡＮＤゲート２５５で転送モード信号ＳＴＲＦＢと論理積がとられ、第２の転送制御信号ＳＴＣ２が生成される。
また、第１の状態制御回路２５１は、第３の回路２３の状態変更途中から元の状態に戻すことを報知する信号ＸｔｏＸを第２の状態制御回路２５２に出力する。
そして、第１の状態制御回路２５１は、信号ＸｔｏＸの例外処理時に、信号Ｈｏｗｃｙｃｉｓ、およびパターンナンバーＷｈｉｃｈｉｓを選択するための信号Ｗｈｉｃｈｗａｓを第２の状態制御回路２５２およびデコーダ２５３に出力する。
また、第１の状態制御回路２５１は、ＮＯＰによるマスクを行うか否かを指示する信号ＭａｓｂｙＮＯＰを発生してセレクタ２５４に出力する。
【００５３】
図６（Ａ）〜（Ｏ）は第２の実施形態に係る第１の状態制御回路２５１の基本的動作を示すタイミングチャートである。また、図７（Ａ）〜（Ｅ）は第２の実施形態に係る第１の状態制御回路２５１のＭａｓｂｙＮＯＰの発生を示すタイミングチャートであり、図８（Ａ）〜（Ｇ）は第２の実施形態に係る第１の状態制御回路２５１の信号ＸｔｏＸの発生を示すタイミングチャートである。
【００５４】
第１の状態制御回路２５１の入力、出力および内部信号は上記説明と重複する部分があるが、以下の通りである。
【００５５】
入力信号
ＡＬＡＲＭ    ：第１の回路２１の転送開始事前検出信号（  図６（Ａ）、ハ゜ルス  として記述）  、
ＡＬＬＯＷ    ：第２の回路２１の転送終了信号（  図６（Ｂ）、ハ゜ルス  として記述）  、
ＢＲＵＮ    ：第２の回路２２の転送中（図６（Ｃ）、レベルとして記述）、
Ｈｏｗｃｙｃｉｓ：第３の回路２３の状態を元に戻すのに何サイクルかかるかを示す信号（図６（Ｉ））、
Ｗｈｉｃｈｉｓ  ：第３の回路２３の状態を元に戻すのに必要なコマンド群のパターンナンバー（図６（Ｎ））。
【００５６】
出力信号
ＡｔｏＢ：第１の回路２１が転送開始を示すＡｅｎｄでローレベル（ｌｏｗ  ）となり、Ａｅｎｄでハイレベル（ｈｉｇｈ）となる（図６（Ｇ））、
Ｈｏｗｃｙｃｗａｓ  ：（（Ａｅｎｄ｜  Ａｓｔａ  ｜（！ＡｔｏＢ  ＆  ＮｏｗＢ））  ＆  ！ＭＡｓｋｂｙＮＯＰ）  でＨｏｗｃｙｃｉｓを記録（Ｈｏｗｃｙｃｗａｓ＝＝  ＣｈａｎｇｅＣＮＴ）で０  （図６（Ｋ））、Ｗｈｉｃｈｗａｓ：（（Ａｅｎｄ｜  Ａｓｔａ  ｜（！ＡｔｏＢ  ＆  ＮｏｗＢ））  ＆  ！ＭＡｓｋｂｙＮＯＰ）  でＷｈｉｃｈｉｓ  を記録（図６（Ｏ））、ＣｈａｎｇｅＣＮＴ  ：  ＡｔｏＢ  ＆  ！ＮｏｗＢ  のときインクリメント、！ＡｔｏＢ  ＆  ！ＮｏｗＢのとき（Ｈｏｗｃｙｃｗａｓ  −Ｓｔａｔｅ１）それ以外、０  （図６（Ｍ））、ＮｏｗＢ：    （Ｂｅｎｄ  ｜  ＭａｓｋｂｙＮＯＰ）でｌｏｗ  、ＡｔｏＢ＆（Ｓｔａｔｅ１＝＝ｈｏｗｃｙｃｗａｓ  ）でｈｉｇｈ（（図６（Ｌ））、ＭａｓｋｂｙＮＯＰ  ：  ！ＡｔｏＢ＆  ＮｏｗＢ  ＆  （Ｓｔａｔｅ１＜＝ｈｏｗｃｙｃｉｓ）  でｈｉｇｈ  （図７（Ｅ））、
ＸｔｏＸ：（ＡｔｏＢ  ＆  ！ＮｏｗＢ  ＆  Ａｓｔａ  ）（図８（Ｇ））。
【００５７】
その他、内部信号
Ｓｔａｔｅ１：内部ステート（図６（Ｈ）、図８（Ｄ））、
Ｂｅｎｄ  ：（Ａｓｔａ  ｜  ！ＡｔｏＢ  ＆  ＮｏｗＢ  ）＆（Ｓｔａｔｅ１＝＝Ｈｏｗｃｙｃｉｓ）でｈｉｇｈ、それ以外でｌｏｗ  （図６（Ｊ））、
ＡｌｌｏｗＢ：ＡＬＡＲＭ  でｌｏｗ  、ＡＬＬＯＷ  でｈｉｇｈ（  図６（Ｄ））、
Ａｓｔａ：ＡＬＡＲＭ    （図６（Ｆ））  、
Ａｅｎｄ：（ＡｌｌｏｗＢ  ＆  ＢＲＵＮ）  の立ち上がりエッジ（  図６（Ｅ））。
【００５８】
ここで、第１の状態制御回路２５１のＭａｓｋｂｙＮＯＰ  の発生について説明する。
第１の回路２１の開始事前信号ＳＰＤＳＮが出ても、状況に応じ第１の回路２１のデータ転送開始に間に合うぎりぎりまで第２の回路２２のアクセスを止めない方が無駄がないアクセスとなる。
しかし、第２の回路２２がその開始前の段階で第３の回路２３の状態（ステート）を変えるようなコマンドを発行すると、第１の回路２１のデータ転送開始までに第３の回路２３のステートを元に戻せなくなる可能性がある。一方、第２の回路２２のアクセスとしては、第３の回路２３Ｃ  の状態を変えるコマンドのサイクルであっても極力サイクルを勧める方が無駄が無い。
【００５９】
そこで第１の状態制御回路２５１は信号ＭａｓｋｂｙＮＯＰ  を発生する。信号ＭａｓｋｂｙＮＯＰ  は、第１の回路２３のスタート準備中に第２の回路２２のコマンドにより、第３の回路２３の状態を元にもどすのに間に合わないコマンドが発行される場合、第２の回路２２のコマンドを”ＮＯＰ”  とし、信号ＮｏｗＢをローレベル（ｌｏｗ  ）とし、信号Ｈｏｗｃｙｃｗａｓ  、Ｗｈｉｃｈｗａｓを変更しない（前回のままとする）。
一方、第２の回路２２や第２の状態制御回路２５２内の第２保持部２５２２には、そのコマンドが打たれたものとする（図５、図７参照）。
信号ＸｔｏＸは、第１の回路２１の転送の間隙があまりなく、第３の回路２３の状態を第２の回路２２の終了時に変える途中で信号ＡＬＡＲＭ  が発行された場合の例外処理用の信号であり、第２の状態制御回路２５２に例外処理を知らせる。このとき、図６（Ｈ）に示すように、Ｓｔａｔｅ１はＨｏｗｃｙｃｉｓとなり、その後ディクリメントする。また、図８（Ａ）〜（Ｇ）に示すように、Ｈｏｗｃｙｃｗａｓ  はＨｏｗｃｙｃｉｓを、、ＷｈｉｃｈｗａｓはＷｈｉｃｈｉｓ  を記録する。
【００６０】
なお、信号ＡＬＡＲＭ  として事前検知信号ＳＰＤＳＮが入力されたが、第１の回路２１の転送前に転送終了報知信号ＳＴＥＮが入力され、信号ＡＬＬＯＷ  が出た場合（ＡＬＡＲＭ  が誤報だった場合）等は考慮していないが、信号ＡＬＬＯＷ  、ＡＬＡＲＭ  の許容範囲を拡大することは、信号Ａｓｔａ、Ａｅｎｄにどう反映するかだけであり容易に修正できる。
また、信号ＸｔｏＸを工夫すれば、ＡＬＡＲＭ  が誤報だった場合に第１の回路２１の転送終了時に戻りつつあった第３の回路２３の状態を即座に第２の回路２２の転送終了時に戻すこともできる。
【００６１】
第２の状態制御回路２５２は、第１保持部（ＡＩＮＦＯ）２５２１、第２保持部（ＢＩＮＦＯ）２５２２、第１セレクタ２５２３、第２セレクタ２５２４、および状態移行制御回路（ＳＴＡＳＦＴ）２５２５を有している。
【００６２】
第１保持部２５２１は、第１の回路２１の第３の回路２３への第１制御信号（コマンド、アドレス等）ＣＴＬ２１による第３の回路２３の状態情報を必要な分だけ保持する。
第２保持部２５２２は、第２の回路２２の第３の回路２３への第２制御信号（コマンド、アドレス等）ＣＴＬ２２による第３の回路２３の状態情報を必要な分だけ保持する。
【００６３】
第１セレクタ２５２３は、第１の回路２１から第２の回路２２に状態を戻すか、第２の回路２２から第１の回路２１の状態に戻すかを選択するための信号ＡｔｏＢに基づいて、第１保持部２５２１、または第２保持部２５２２の保持情報を選択してデコーダ２５３および状態移行制御回路２５２５に供給する。
第２セレクタ２５２４は、第１の回路２１から第２の回路２２に状態を戻すか、第２の回路２２から第１の回路２１の状態に戻すかを選択するための信号ＡｔｏＢに基づいて、第１保持部２５２１、または第２保持部２５２２の保持情報を選択してデコーダ２５３に供給する。
【００６４】
状態移行制御回路２５２５は、第１の状態制御回路２５１による、第３の回路２３に対するコマンドを選択するための信号ＣｈａｎｇｅＣＮＴ  、また、第３の回路２３の状態変更途中から元の状態に戻すことを報知する信号ＸｔｏＸ、および信号ＸｔｏＸの例外処理時に、信号Ｈｏｗｃｙｃｉｓ、およびパターンナンバーＷｈｉｃｈｉｓを選択するための信号Ｗｈｉｃｈｗａｓを受けて、第３の回路２３の状態を元に戻すのに何サイクルかかるかを示す信号Ｈｏｗｃｙｃｉｓ、および第３の回路２３の状態を元に戻すのに必要なコマンド群のパターンナンバーＷｈｉｃｈｉｓを生成して第１の状態制御回路２５１に出力する。
【００６５】
第２の状態制御回路２５２の入力、出力および内部信号は上記説明と重複する部分があるが、以下の通りである。
【００６６】
入力信号
ＡＯＵＴ：第１の回路２１の出力のうち、第３の回路２３の状態に関係する必要な信号のすべての信号、
ＢＯＵＴ：第２の回路２２の出力のうち、第３の回路２３の状態に関係する必要な信号のすべての信号、
ＡｔｏＢ：ＡＩＮＦＯ  とＢＩＮＦＯ  を反転させる信号、
ＮｏｗＢ：ＢＩＮＦＯ  の出力を今の第３の回路２３の状態かＢＯＵＴにより変化する次の第３の回路２３の状態を示すように選択する信号、
ＸｔｏＸ：第３の回路２３の状態変更途中から元の状態に戻すことを知らせるため信号、
Ｗｈｉｃｈｗａｓ：ＸｔｏＸの例外処理時にＨｏｗｃｙｃｉｓ、Ｗｈｉｃｈｉｓ  を選ぶための信号、
ＣｈａｎｇｅＣＮＴ  ：  ＸｔｏＸ  の例外処理時にＨｏｗｃｙｃｉｓ、Ｗｈｉｃｈｉｓ  を選ぶための信号である。
【００６７】
出力信号
Ｈｏｗｃｙｃｉｓ：以下に説明、
Ｗｈｉｃｈｉｓ  ：以下に説明、
ＴｏＳＴＡＴＥ  ：  ＡＩＮＦＯ、ＢＩＮＦＯ  のうち、信号ＡｔｏＢで選択された状態である。
【００６８】
内部信号
ＡＩＮＦＯ  ：第１制御信号ＣＬＴＬ２１（  ＡＯＵＴ  ）により、変化する第３の回路２３の状態を示す信号、
ＢＩＮＦＯ  ：第３の回路２３の状態、または第２制御信号ＣＴＬ２２（ＢＯＵＴ）により変化する第３の回路２３の次のサイクルの状態を示す信号、
ＦｒｏｍＳＴＡＴＥ  ：  ＡＩＮＦＯ、ＢＩＮＦＯ  のうち、信号ＡｔｏＢで選択された状態である。
【００６９】
第２の状態制御回路２５２において、ＡＩＮＦＯ、ＢＩＮＦＯ、Ｈｏｗｃｙｃｉｓ、Ｗｈｉｃｈｉｓは、第１の回路２１、第２の回路２２、第３の回路２３に依存する部分が多い。簡単化するため、ここでは、「第３の回路２３がＳＤＲＡＭの場合であり、第１の回路２１が必ず全バンクアイドル状態で終了し、第１の回路２１と第２の回路２２のモードレジスタ設定が同じである」といった状況に利用する場合を考える。
【００７０】
この場合、第１保持部２５２１に保持される情報ＡＩＮＦＯは、最後のコマンドと、そのコマンド後のサイクルカウント値だけあればよい。なお、本記述において、サイクルカウントとは、ＳＤＲＡＭのスペックであるコマンド間隔を満たすためにコマンド間隔を満たすためにコマンド後のサイクル数をカウントしたものを指す。
第２保持部２５２２に保持される情報ＢＩＮＦＯは、最後に第２の回路２２がアクセスしたときのＳＤＲＡＭの状態に戻すのに必要な情報を持ち、たとえば第２の回路２２が必ず同時に１つのパンクしかアクティブにせず、ランダムアクセスするのであれば、アクティブか全アイドルかを示すフラグ（ＦＬＡＧ）と、アクティブバンク、ローアドレス、および最後のコマンドと、そのコマンド後のサイクルカウント値を保持する必要がある。
また、いろいろなバンクをアクティブにするなら、バンク毎に情報をもつ必要があり、バーストリード等をするのであれば、バースト開始位置、バーストのカウント数も保持する必要がある。
【００７１】
次に、状態移行制御回路２５２５の出力信号Ｈｏｗｃｙｃｉｓ、Ｗｈｉｃｈｉｓについてさらに詳細に説明する。
まず、第１の回路２１の状態から第２の回路２２の状態、第２の回路２２の状態から第１の回路２１の状態、さらにそれらの途中から元の状態にする（ＸｔｏＸによる例外処理用）のに必要なコマンド群を全場合（ｃａｓｅ）についてを作る。
上記例では、たとえば、コマンド群を次のように作成する。
【００７２】
【表１】
2004164368.tif 000003
【００７３】
ちなみにケース０〜２は、戻す方の終了時のＳＤＲＡＭの状態が全バンクアイドルの場合のコマンドであり、その違いは、ＳＤＲＡＭのスペックを満たすため、その前にＳＤＲＡＭに実際に発行（打った）コマンドとサイクルカウントの値を見てＰＡＬＬを打つスペックを満たすためである。
また、ＰＡＬＬを打った後、いかなるコマンドがきてもＳＤＲＡＭスペックエラーとならないようにＮＯＰを打つ必要がある。
ケース３〜５は、戻す方の終了時のＳＤＲＡＭの状態が１バンクアクティブ状態の場合にそのバンクのそのローアドレスをアクティブにするコマンドである。
ケース６は２バンクアクティブ状態の場合である。このようなパターンを必要な分作らなければならない。
【００７４】
このパターンのうち第２の回路２２から第１の回路２１の終了時のステートに変えるパターンの最大値が第１の状態制御回路２５１内のＳｔａｔｅ１の最大値であり、第１の回路２１の開始事前検知信号ＳＰＤＳＮは、第１の回路２１の転送より最低でもこのサイクル分前でなければならない。
【００７５】
デコーダ２５３は、第１の状態制御回路２５１による信号Ｈｏｗｃｙｃｗａｓ、Ｗｈｉｃｈｗａｓ、および第２の状態制御回路２５２により選択された状態情報（信号ＴｏＳＴＡＴＥ）に基づいて、コマンド、アドレス等を選択し、セレクタ２５７に出力する。
デコーダ２５３は、必要に応じて、信号ＣｈａｎｇｅＣＮＴ  、Ｗｈｉｃｈｗａｓの仕様を変えたりして回路規模等の無駄を省くことが可能である。たとえば、上記のコマンド群でケース０，１，２の違いは、第３の回路２３に対するコマンド間隔のスペックを満たすためのものであるが、サイクルカウントがある値になるまでＣｈａｎｇｅＣＮＴをインクリメントしない構成にすれば、１つのケースに収まる。
【００７６】
上述したように、信号ＮｏｗＢは、第２の回路２３の一時停止を指示する第２の転送制御信号ＳＴＣ２の元となる信号であり、ローレベルで出力されインバータ２５４で反転されて、ＡＮＤゲート２５５で転送モード信号ＳＴＲＦＢと論理積がとられ、第２の転送制御信号ＳＴＣ２が生成される。
停止の仕方は、たとえば、クロックを止めたり、ＢＵＳＹ信号を設けたりすることにより行う。
また、たとえばリードデータにレイテンシ（Ｌａｔｅｎｃｙ  ）がある場合などは、第２の回路２２のうちリードデータを受ける部分は、第２の転送制御信号ＳＴＣ２をレイテンシ分ずらすなどの工夫が必要である。
このようなことができない場合は、第２のセレクタ２７において、その分のデータを保持しておかなければならない。
【００７７】
セレクタ２５６は、第１の状態制御回路２５１の信号ＭａｓｋｂｙＮＯＰに応じて、第２制御信号ＣＴＬ２２またはＮＯＰ命令のいずれかを選択してセレクタ２５７に出力する。
【００７８】
セレクタ２５７は、第１の状態制御回路２５１の信号ＮｏｗＢに応じてデコーダ２５３による第３の回路２３の状態を変更するための情報、またはセレクタ２５６により選択されたる第２制御信号ＣＴＬ２２またはＮＯＰ命令のいずれかを選択して第１のセレクタ２６に出力する。
【００７９】
マスク回路２５８は、たとえばＳＤＲＡＭのリフレッシュ（ｒｅｆｒｅｓｈ  ）のような処理を第１の回路２１が行っていれば、第２の回路２２は行う必要のないコマンドをＮＯＰとするために設けてある。
【００８０】
第１のセレクタ２６は、第１の転送制御回路２４による第１転送制御信号ＳＴＣ１の入力状態に応じて、第１の回路２１により転送された第１データＯＤ２１および第１制御信号ＣＴＬ２１と、第２の回路２２により転送された第２データＯＤ２２および第２の転送制御回路２５による第２制御信号ＣＴＬ２２とのうちのいずれかを選択して第３の回路２３に入力させる。
第１のセレクタ２６は、第１の転送制御信号ＳＴＣ１の受信期間中は、第１の回路２１により転送された第１データＯＤ２１および第１制御信号ＣＴＬ２１を選択して第３の回路２３に入力させる。一方、第１のセレクタ２６は、第１の転送制御信号ＳＴＣ１の非受信期間中は第２の回路２２により転送された第２データＯＤ２２および第２制御信号ＣＴＬ２２選択して第３の回路２３に入力させる。
また、第１のセレクタ２６は、第１の転送制御信号ＳＴＣ１の非受信期間中において、第２の転送制御回路２５による第３の回路２３の状態を第１の回路２１の終了時の状態に戻す、および第２の回路２２の終了時の状態に戻す第３制御信号ＣＴＬ２５を選択して第３の回路２３に出力とする。
【００８１】
第２のセレクタ２７は、第１の回路２１または第２の回路２２が、第３の回路２３の出力をデータ転送以外においても参照するような場合に用いられる。
第２のセレクタ２７は、第３の回路２３の出力を保持し、第２の転送制御回路２５で生成された第２の転送制御信号ＳＴＣ２に基づいて、現在データ転送中の回路には第３の回路２３の出力をそのまま与え、転送中でない回路には保持した出力を与える。
【００８２】
図９は、本第２の実施形態に係る第２のセレクタの構成例を示す図である。
【００８３】
この第２のセレクタ２７は、図９に示すように、マルチプレクサ２７１，２７２、たとえばフリップフロップからなるラッチ回路２７３〜２７７、およびＡＮＤゲート２７８，２７９を有する。
【００８４】
この第２のセレクタ２７は、コマンドと第３の回路２３の出力にレイテンシ（Ｌａｔｅｎｃｙ）がある場合や、第３の回路２３の出力がもし何らかのコマンドを打たなけれ最後の値、または一定値をとり、第１の回路２１がその値でなければ、誤動作する場合のために出力をコントロールすることが必要な場合に設けられる。
図９の例では、リードコマンド後２サイクル、コマンドが遅延して出てくる場合を想定した回路となっている。
【００８５】
次に、第２の実施実施形態に係るデータ転送制御装置の動作を説明する。
【００８６】
まず、第１の回路２１において、たとえば図示しない上位装置の命令に従って、第３の回路２３に対して転送すべき第１データＯＤ２１および第１制御信号ＣＴＬ２１が一時停止されることなく、第１のセレクタ２６に出力される。
【００８７】
また、第２の回路２２において、たとえば図示しない上位装置の命令に従って、第１の回路２１の非データ転送期間中に、第３の回路２３に対して転送すべき第２データＯＤ２２が第１のセレクタ２６に出力され、第２制御信号ＣＴＬ２２が第２の転送制御回路２５を介して第１のセレクタ２６に出力される。
【００８８】
以上の動作、すなわち、たとえば、ＳＤＲＡＭのようなメモリ回路とのデータ転送において、データ転送の一時停止できない第１の回路２１のデータパスを共有するようなデータ転送を一時停止しても構わない第２の回路２２がある場合、第１の回路２１のデータ転送の間隙にだけで第２の回路２２のデータ転送を行い、第２の回路２２のデータ転送が第１の回路２１のデータ転送に全く影響を与えないような制御が行われる。
【００８９】
具体的には、第２の転送制御回路２５では、第１の回路２１の第３の回路２３への第１制御信号（コマンド、アドレス等）ＣＴＬ２１、および第２の回路２２の第３の回路２３への第２制御信号ＣＴＬ２２による第３の回路２３の状態をそれぞれ必要な分が保持される。
第２の転送制御回路２５では、第３の回路２３の状態を第１の回路２１の最終時の状態に戻すために必要な最大のサイクル分事前に第１の回路２１のデータ転送を検知する事前検知信号ＳＰＤＳＮを受けて、第１の回路２１の転送終了後、第３の回路２３の状態を第２の回路２２の終了時に戻すまで、第２の回路２２を一時停止する第２転送制御信号ＳＴＣ２が生成されて第２の回路２２に出力される。
これにより、第２の回路２２のデータ転送が一時停止される。
これと並行して、第２の転送制御回路２５においては、第３の回路２３の状態を第１の回路２１の最終時の状態に戻すための第３制御信号ＣＴＬ２５が生成されて第１のセレクタ２６に出力される。
第１のセレクタ２６では、第１の転送制御信号ＳＴＣ１が非アクティブであることからこの第３制御信号ＣＴＬ２５が選択されて、第３の回路２３に供給される。第３の回路２３の状態が第３制御信号ＣＴＬ２５に応じて、第１の回路２１の最終時の状態に戻される。
【００９０】
そして、第１の回路２１のデータ転送の時刻となり、第１の回路２１のデータ転送が開始されると、これと並行して第１の回路２１のデータ転送開始を検知した転送開始報知信号ＳＴＳＮが入力される。
転送開始報知信号ＳＴＳＮが入力された第１の転送制御回路２４においては、第１転送制御信号ＳＴＣ１が生成されて第１のセレクタ２６に供給される。
第１のセレクタ２６では、第１転送制御信号ＳＴＣ１を受信すると、第１の回路２１により転送された第１データＯＤ２１および第１制御信号ＣＴＬ２１が選択されて、選択された第１データＯＤ２１および第１制御信号ＣＴＬ２１が第３の回路２３に連続的に入力される。
そして、第３の回路２３では、入力した第１制御信号ＣＴＬ２１に応じた処理が入力した第１データＯＤ２１に対して行われる。
【００９１】
ここで、第１の回路２１によるデータ転送が終了すると、これと並行して第１の回路２１のデータ転送終了を検知した転送終了信号ＳＴＥＮが入力される。
転送終了報知信号ＳＴＥＮが入力された第１の転送制御回路２４においては、第１の転送制御信号ＳＴＣ１の第１のセレクタ２６への供給が停止される。
【００９２】
転送終了報知信号ＳＴＥＮが第２の転送制御回路にも供給される。
これと並行して、第２の転送制御回路２５は、たとえば第２の回路２２が転送モードに入っているか否かを報知する転送報知信号ＳＴＲＦＢを受けており、第３の回路２３の状態を第２の回路２２の最終時の状態に戻すための第３制御信号ＣＴＬ２５が生成されて第１のセレクタ２６に出力される。
第１のセレクタ２６では、第１の転送制御信号ＳＴＣ１が非アクティブであることからこの第３制御信号ＣＴＬ２５が選択されて、第３の回路２３に供給される。第３の回路２３の状態が制御信号ＣＴＬ２５に応じて、第２の回路２２の最終時の状態に戻される。
【００９３】
そして、第２の転送制御回路２５においては、第１の回路２１の転送終了信号ＳＴＥＮを受け、制御信号ＣＴＬ２５を出力して第３の回路２３の状態を変更させた所定の期間経過後に、第２の転送制御信号ＳＴＣ２が非アクティブに設定される。
第２の回路２２においては、第２の転送制御信号ＳＴＣ２の供給が停止されると、第２データＯＤ２２および第２制御信号ＣＴＬ２２の転送の一時停止が解除され、第２データＯＤ２２および第２制御信号ＣＴＬ２２の転送が開始される。
このとき第２の転送制御回路２５では、第２の回路２２のそのままの第２制御信号ＣＴＬ２２が第３制御信号ＣＴＬ２５として第１のセレクタ２６に出力される。
第１のセレクタ２６では、第１転送制御信号ＳＴＣ１の供給が停止されていることから、第２の回路２２により転送された第２データＯＤ２２および第２制御信号ＣＴＬ２２（第３制御信号ＣＴＬ２５）が選択される。
これにより、第２の回路２２による第２データＯＤ２２および第２制御信号ＣＴＬ２２が第３の回路２３に入力される。
そして、第３の回路２３では、入力した第２制御信号ＣＴＬ２２に応じた処理が入力した第２データＯＤ２２に対して行われる。
【００９４】
また、第３の回路２３においては、入力した第２制御信号ＣＴＬ２１に応じて、記憶していたデータが読み出され、あるいは入力データの対して所定の処理を施したデータが第３データＯＤ２３として第２のセレクタ２７に出力される。
【００９５】
第１の回路２１または第２の回路２２が、第３の回路２３の出力をデータ転送以外においても参照するような場合には、第２のセレクタ２７では、第３の回路２３の出力が保持され、第２の転送制御回路２５で生成された第２の転送制御信号ＳＴＣ２に基づいて、現在データ転送中の回路には第３の回路２３の出力をそのまま与えられ、転送中でない回路には保持した出力を与えられる。
【００９６】
以上説明したように、本第２の実施形態によれば、第１転送制御信号ＳＴＣ１の入力状態に応じて、第１の回路２１による第１転送データおよび第１制御信号、第２の回路２２による第２転送データおよび第２制御信号、並びに第３制御信号のうちのいずれかを選択して第３の回路２３に入力させる第１のセレクタ２６と、第１の回路２１のデータ転送の開始時を報知する開始報知信号と終了時を報知する終了報知信号を受けて、開始報知信号の受信から終了報知信号を受信するまでの間、第１転送制御信号を第１のセレクタ２６に供給する第１の転送制御回路２４と、第１の回路２１のデータ転送の開始時の事前検知信号、第１の回路のデータ転送の終了時を報知する終了報知信号、第１の回路の第１制御信号、および上記第２の回路の第２制御信号を入力して、上記第１の回路および第２の回路のデータ転送終了時の第３の回路の状態を保持し、第２の回路のデータ転送により上記第３の回路の状態が変わってしまっても、第１の回路のデータ転送開始時に前もって上記第３の回路の状態を第１の回路のデータ転送終了時の状態に変更する第３制御信号を生成し、第１の回路のデータ転送により第３の回路の状態が変わってしまっても、第２の回路のデータ転送開始時に前もって第３の回路の状態を第２の回路のデータ転送終了時の状態に変更する上記第３制御信号を生成し、上記第１のセレクタ２６に供給する第２の転送制御装置２５を設けたので、以下の効果を得ることができる。
【００９７】
データ転送の中に、優先順位が低く、他のデータ転送が行われていない間隙だけデータ転送を行うだけで足りるものがある場合に、かかる転送を遅らせることのできないデータ転送の間隙だけで行うことにより、全体のデータ転送の効率化を図ることができる。
【００９８】
また、本発明によれば、既存のデータ転送に全く影響を与えないことが可能であることから、実績のある既存の回路を拡張し新機能の回路を拡張するようなときに、かかる新機能のデータ転送が一時停止できる場合には、既存回路について検証すべき個所が本発明による制御が正しく行えているかの検証だけとなり、大幅な検証労力の削減を図れる利点がある。
【００９９】
【発明の効果】
以上説明したように、本発明によれば、データ転送の中に、優先順位が低く、他のデータ転送が行われていない間隙だけデータ転送を行うだけで足りるものがある場合に、かかる転送を遅らせることのできないデータ転送の間隙だけで行うことにより、全体のデータ転送の効率化を図ることができる。
【０１００】
また、本発明によれば、既存のデータ転送に全く影響を与えないことが可能であることから、実績のある既存の回路を拡張し新機能の回路を拡張するようなときに、かかる新機能のデータ転送が一時停止できる場合には、既存回路について検証すべき個所が本発明による制御が正しく行えているかの検証だけとなり、大幅な検証労力の削減を図れる利点がある。
【図面の簡単な説明】
【図１】本発明に係るデータ転送制御装置の第１の実施形態を示すブロック図である。
【図２】本発明に係るデータ転送制御装置の第２の実施形態を示すブロック図である。
【図３】（Ａ）〜（Ｅ）は、第２の実施形態に係る第２の転送制御回路の機能を説明するためのタイミングチャートである。
【図４】（Ａ）〜（Ｅ）は、第２の実施形態に係る第２の転送制御回路の機能を説明するためのタイミングチャートである。
【図５】第２の実施形態に係る第２の転送制御回路の具体的な構成例を示す図である。
【図６】（Ａ）〜（Ｏ）は第２の実施形態に係る第１の状態制御回路の基本的動作を示すタイミングチャートである。
【図７】（Ａ）〜（Ｅ）は第２の実施形態に係る第１の状態制御回路の信号ＭａｓｂｙＮＯＰの発生を示すタイミングチャートである。
【図８】（Ａ）〜（Ｇ）は第２の実施形態に係る第１の状態制御回路の信号ＸｔｏＸの発生を示すタイミングチャートである。
【図９】第２の実施形態に係る第２のセレクタの構成例を示す図である。
【符号の説明】
１０…データ転送制御装置、１１…第１の回路（ＣＩＲＣＴ−Ａ）、１２…第２の回路（ＣＩＲＣＴ−Ｂ）、１３…第３の回路（ＣＩＲＣＴ−Ｃ）、１４…転送制御回路（ＴＣＳＰ）、１５…セレクタ（ＳＬＣＴ）、２０…データ転送制御装置、２１…第１の回路（ＣＩＲＣＴ−Ａ）、２２…第２の回路（ＣＩＲＣＴ−Ｂ）、２３…第３の回路（ＣＩＲＣＴ−Ｃ）、２４…第１の転送制御回路（ＴＣＳＰ１）、２５…第２の転送制御回路（ＴＣＳＰ２）、２５１…第１の状態制御回路（ＳＴＡＣ−Ａ）、２５２…第２の状態制御回路（ＳＴＡＣ−Ｂ）、２５３…デコーダ（ＤＥＣ）、２５４…インバータ、２５５…２入力ＡＮＤゲート、２５６，２５７…セレクタ、２５８…マスク回路、２６…第１のセレクタ（ＳＬＣＴ１）、２７…第２のセレクタ（ＳＬＣＴ２）。
【図１】
2004164368.tif 000004
【図２】
2004164368.tif 000005
【図３】
2004164368.tif 000006
【図４】
2004164368.tif 000007
【図５】
2004164368.tif 000008
【図６】
2004164368.tif 000009
【図７】
2004164368.tif 000010
【図８】
2004164368.tif 000011
【図９】
2004164368.tif 000012