(57)【要約】【課題】半導体装置の製造コストを削減できるフォトマスクを提供することを目的としている。【解決手段】フォトマスクは、１つの半導体製品の異なる露光工程で用いられる複数のレイアウトパターン領域１２−１，１２−２と、前記複数のレイアウトパターン領域を分離する遮光帯領域１３とを単一の基板１１に備えることを特徴としている。一枚のフォトマスクを複数の露光工程に用いることができるので、フォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。【選択図】    図１
2004317975.tif 000002
【特許請求の範囲】
【請求項１】
１つの製品の異なる露光工程で用いられる複数のレイアウトパターン領域と、前記複数のレイアウトパターン領域を分離する遮光帯領域とを単一の基板に備えることを特徴とするフォトマスク。
【請求項２】
前記複数のレイアウトパターン領域は、半導体装置における異なる層に対応することを特徴とする請求項１に記載のフォトマスク。
【請求項３】
前記複数のレイアウトパターン領域は、光近接効果補正が異なることを特徴とする請求項１または２に記載のフォトマスク。
【請求項４】
前記複数のレイアウトパターン領域は、プロセス近接効果補正が異なることを特徴とする請求項１乃至３いずれか１つの項に記載のフォトマスク。
【請求項５】
前記複数のレイアウトパターン領域は、デザインルールが異なることを特徴とする請求項１乃至４いずれか１つの項に記載のフォトマスク。
【請求項６】
前記複数のレイアウトパターン領域はそれぞれ、レイアウトパターン領域毎に設けられ、各々が対応するレイアウトパターン領域の位置合わせを行うための複数のマークを備えることを特徴とする請求項１乃至５いずれか１つの項に記載のフォトマスク。
【請求項７】
前記複数のレイアウトパターン領域は、露光光のスキャン方向と直交する方向に配置され、前記遮光帯領域は、前記露光光のスキャン方向に沿って配置されることを特徴とする請求項１乃至６いずれか１つの項に記載のフォトマスク。
【請求項８】
前記複数のレイアウトパターン領域はそれぞれ、複数のチップに対応するチップパターンと、各チップパターン間の領域に配置されるダイシング領域とを有することを特徴とする請求項１乃至７いずれか１つの項に記載のフォトマスク。
【請求項９】
１つの露光工程で用いられる同一パターンの複数のレイアウトパターン領域と、前記複数のレイアウトパターン領域を分離する遮光帯領域とを単一の基板に備え、前記複数のレイアウトパターン領域のうち良品のレイアウトパターン領域を選択して用いることを特徴とするフォトマスク。
【請求項１０】
前記複数のレイアウトパターン領域は、露光光のスキャン方向と直交する方向に配置され、前記遮光帯領域は、前記露光光のスキャン方向に沿って配置されることを特徴とする請求項９に記載のフォトマスク。
【請求項１１】
前記複数のレイアウトパターン領域はそれぞれ、複数のチップに対応するチップパターンと、各チップパターン間の領域に配置されるダイシング領域とを有することを特徴とする請求項９または１０に記載のフォトマスク。
【請求項１２】
複数の第１のレイアウトパターン領域と、前記複数の第１のレイアウトパターン領域を分離する第１の遮光帯領域と、同一パターンの複数の第２のレイアウトパターン領域と、前記第２のレイアウトパターン領域を分離する第２の遮光帯領域とを単一の基板に備え、
前記第１のレイアウトパターン領域は１つの製品の異なる露光工程で用いられ、前記第２のレイアウトパターン領域は良品のレイアウトパターン領域を選択して前記第１のレイアウトパターン領域と異なる露光工程で用いることを特徴とするフォトマスク。
【請求項１３】
前記複数の第１のレイアウトパターン領域は、半導体装置における異なる層に対応することを特徴とする請求項１２に記載のフォトマスク。
【請求項１４】
前記複数の第１のレイアウトパターン領域は、光近接効果補正が異なることを特徴とする請求項１２または１３に記載のフォトマスク。
【請求項１５】
前記複数の第１のレイアウトパターン領域は、プロセス近接効果補正が異なることを特徴とする請求項１２乃至１４いずれか１つの項に記載のフォトマスク。
【請求項１６】
前記複数の第１のレイアウトパターン領域は、デザインルールが異なることを特徴とする請求項１２乃至１５いずれか１つの項に記載のフォトマスク。
【請求項１７】
前記複数の第１のレイアウトパターン領域及び前記複数の第２のレイアウトパターン領域はそれぞれ、レイアウトパターン領域毎に設けられ、各々が対応するレイアウトパターン領域の位置合わせを行うための複数のマークを備えることを特徴とする請求項１２乃至１６いずれか１つの項に記載のフォトマスク。
【請求項１８】
前記複数の第１のレイアウトパターン領域及び前記複数の第２のレイアウトパターン領域はそれぞれ、露光光のスキャン方向と直交する方向に配置され、前記遮光帯領域は、前記露光光のスキャン方向に沿って配置されることを特徴とする請求項１２乃至１７いずれか１つの項に記載のフォトマスク。
【請求項１９】
前記複数の第１のレイアウトパターン領域及び前記複数の第２のレイアウトパターン領域はそれぞれ、複数のチップに対応するチップパターンと、各チップパターン間の領域に配置されるダイシング領域とを有することを特徴とする請求項１２乃至１８いずれか１つの項に記載のフォトマスク。
【請求項２０】
異なる露光工程で用いられる複数のレイアウトパターン領域が遮光帯領域で分離されたフォトマスクからレイアウトパターン領域を選択する第１の選択工程と、
前記フォトマスクにおける非選択のレイアウトパターン領域をブラインド処理し、選択した前記レイアウトパターン領域を用いてフォトレジストを露光する第１の露光工程と、
前記第１の露光工程で露光したフォトレジストを現像してフォトレジストのパターンを形成する第１の現像工程と、
前記第１の現像工程でパターン化された前記フォトレジストを用いて処理を行う第１の処理工程と、
前記フォトマスクから別のレイアウトパターン領域を選択する第２の選択工程と、
前記フォトマスクにおける非選択のレイアウトパターン領域をブラインド処理し、前記フォトマスクの選択した前記レイアウトパターン領域を用いてフォトレジストを露光する第２の露光工程と、
前記第２の露光工程で露光したフォトレジストを現像してフォトレジストのパターンを形成する第２の現像工程と、
前記第２の現像工程でパターン化された前記フォトレジストを用いて処理を行う第２の処理工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項２１】
前記第１，第２の選択工程はそれぞれ、処理する層、光近接効果補正、プロセス近接効果補正、及びデザインルールの少なくともいずれか１つに応じて行われることを特徴とする請求項２０に記載の半導体装置の製造方法。
【請求項２２】
前記第１，第２の選択工程はそれぞれ、露光光のスキャン方向と直交する方向に選択するものであることを特徴とする請求項２０または２１に記載の半導体装置の製造方法。
【請求項２３】
前記ブラインド処理は、露光装置におけるブラインド領域の設定を変更して行うことを特徴とする請求項２０乃至２２いずれか１つの項に記載の半導体装置の製造方法。
【請求項２４】
前記第１，第２の処理工程はそれぞれ、エッチングを含むことを特徴とする請求項２０乃至２３いずれか１つの項に記載の半導体装置の製造方法。
【請求項２５】
１つの露光工程で用いられる同一パターンの複数のレイアウトパターン領域が遮光帯領域で分離されたフォトマスクを検査し、良品のレイアウトパターン領域を選択する工程と、
前記フォトマスクにおける非選択のレイアウトパターン領域をブラインド処理し、前記フォトマスクの選択した前記レイアウトパターン領域を用いてフォトレジストを露光する工程と、
前記露光したフォトレジストを現像してフォトレジストのパターンを形成する工程と、
パターン化された前記フォトレジストを用いて処理を行う工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項２６】
前記第１，第２の処理工程は、エッチングを含むことを特徴とする請求項２５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造に用いられるフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法に関するもので、微細化や多層化が進むＬＳＩの製造に用いられ、ＡＳＩＣやＳｏＣ等のような少量多品種生産のＬＳＩの製造に好適なものである。
【０００２】
【従来の技術】
近年、半導体装置が微細化、多層化、複雑化するにつれて、一製品に必要なフォトマスクの枚数が増加している。また、要求される精度が高くなるにつれてフォトマスクのコストも飛躍的に高くなってきている。このため、製造費や開発費に占めるフォトマスクのコストの割合が非常に大きくなっている。特に、ＡＳＩＣやＳｏＣ等のような少量多品種生産のＬＳＩにおいては、製造費や開発費全体に占めるフォトマスクのコスト比率が高くなり、ビジネスとして扱うには厳しい状況になってきている。
【０００３】
従来の半導体装置の製造手法では、通常、露光工程（ＰＥＰ工程）毎にウェーハ上に形成する種々のパターンに対応するフォトマスクを作製し、製造工程の進行にあわせて順次入れ替えを行い、ウェーハ上に半導体集積回路を形成している（例えば非特許文献１参照）。
【０００４】
図１７及び図１８はそれぞれ、このような従来のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造工程について説明するためのもので、図１７はフォトマスクの平面図、図１８は半導体装置の製造工程の一部を抽出して示す製造工程図である。
【０００５】
フォトマスクは、図１７に示すように、ガラス基板１１０に半導体製品パターン１２０が処理の対象となる層毎に形成されて構成されている。このパターン１２０は、複数のチップに対応するチップパターン１３０，１３０，…と、各チップパターン１３０間の領域に配置されるダイシング領域（またはマーク領域）１４０とで形成される。
【０００６】
例えば、図１８に示すように、５回のＰＥＰ工程で、ポリシリコン層のパターニング、このポリシリコン層上に形成した絶縁膜へのコンタクトホールの開口、上記絶縁膜上に形成した第１層目の金属層のパターニング、上記第１層目の金属配線上に形成した絶縁膜へのヴィアホールの開口、上記絶縁膜上に形成した第２層目の金属層のパターニングを行う場合には、各露光工程に一枚ずつ、合計五枚のフォトマスクが必要となる。すなわち第１の露光工程で用いるポリシリコン配線用のフォトマスク、第２の露光工程で用いるコンタクトホール用のフォトマスク、第３の露光工程で用いる第１層目の金属配線用のフォトマスク、第４の露光工程で用いるヴィアコンタクトホール用のフォトマスク、及び第５の露光工程で用いる第２層目の金属配線用のフォトマスクが必要である。これらのフォトマスクをそれぞれ用いてフォトレジストの露光を行った後現像し、このパターン化したフォトレジストを用いてエッチング等の処理を行う。そして、ポリシリコン配線、コンタクトホール、第１層目の金属配線、ヴィアコンタクトホール、及び第２層目の金属配線等を順次形成する。
【０００７】
上述したように、従来の半導体装置の製造方法では、露光工程を必要とする層毎にフォトマスクが必要であり、複雑なデバイスや配線層を多用した半導体製品においては非常に多くのフォトマスクが必要となる。また、フォトマスク自身にも高精度なものが要求されているため、マスク価格が高騰しており、製造コスト全体に対するフォトマスクのコストが占める割合が増大し、半導体装置の製造コストに大きな影響を与えつつある。
【０００８】
生産数の多いメモリ製品や汎用製品等では、フォトマスクの価格が高騰しても１つの製品に対するフォトマスクの価格が占める割合が低いので影響は少ない。しかし、ＡＳＩＣやＳｏＣ等のような生産数が少ない多品種の半導体製品群では、フォトマスクにかかるコストが無視できなくなっている。
【０００９】
上記フォトマスクの価格を抑えるための対策の１つとして、マスク検査規格を落として検査コストを低減することでフォトマスクの価格を下げることが考えられる。しかし、マスク検査規格を落とすと、寸法や精度が不十分な可能性のある（換言すれば、欠陥の可能性がある）フォトマスクを用いて半導体装置を製造することになる。このため、ウェーハ上で行う機能試験等を厳重に行わなければならないため検査コストが上昇し、半導体装置の製造コストを下げることはできない。
【００１０】
また、図１９に示すように、一枚のガラス基板１１０に複数の製品１２０，１２１のパターンを形成し、面積に応じてマスク代を負担することによってフォトマスクの価格を下げることが考えられている。しかし、チップパターン１２０−１，１２０−２，…と１２１−１，１２１−２，…のサイズが製品毎に違う場合が多くダイシングが難しい。フォトマスク上に配置した時に、上記チップサイズの違いによって無駄な領域１３０ができてしまう。各製品のスケジュールが合わないとフォトマスクが作れない。製品毎の生産ロット数量の調整が難しい等、様々な問題が生ずる。
【００１１】
【非特許文献１】
財団法人  電子通信学会発行  「ＬＳＩ技術」  株式会社コロナ社  ｐｐ．９０−９３  段落３．２．１  マスク製作技術、ｐｐ．１１４，１１５  段落３．５  バイポーラＩＣの製造技術
【００１２】
【発明が解決しようとする課題】
上記のように従来のフォトマスク及びこのフォトマスクを用いた半導体装置の製造方法は、製造コスト全体に対するフォトマスクのコストが占める割合が増大し、半導体装置の製造コストが高くなるという問題があった。
【００１３】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、半導体装置の製造コストを削減できるフォトマスク、及びこのマスクを用いた半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
この発明の一態様に係るフォトマスクは、１つの製品の異なる露光工程で用いられる複数のレイアウトパターン領域と、前記複数のレイアウトパターン領域を分離する遮光帯領域とを単一の基板に備える。
【００１５】
また、この発明の一態様に一態様に係るフォトマスクは、１つの露光工程で用いられる同一パターンの複数のレイアウトパターン領域と、前記複数のレイアウトパターン領域を分離する遮光帯領域とを単一の基板に備え、前記複数のレイアウトパターン領域のうち良品のレイアウトパターン領域を選択して用いる。
【００１６】
更に、この発明の一態様に一態様に係るフォトマスクは、複数の第１のレイアウトパターン領域と、前記複数の第１のレイアウトパターン領域を分離する第１の遮光帯領域と、同一パターンの複数の第２のレイアウトパターン領域と、前記第２のレイアウトパターン領域を分離する第２の遮光帯領域とを単一の基板に備え、前記第１のレイアウトパターン領域は１つの製品の異なる露光工程で用いられ、前記第２のレイアウトパターン領域は良品のレイアウトパターン領域を選択して前記第１のレイアウトパターン領域と異なる露光工程で用いる。
【００１７】
この発明の一態様に係る半導体装置の製造方法は、異なる露光工程で用いられる複数のレイアウトパターン領域が遮光帯領域で分離されたフォトマスクからレイアウトパターン領域を選択する第１の選択工程と、前記フォトマスクにおける非選択のレイアウトパターン領域をブラインド処理し、選択した前記レイアウトパターン領域を用いてフォトレジストを露光する第１の露光工程と、前記第１の露光工程で露光したフォトレジストを現像してフォトレジストのパターンを形成する第１の現像工程と、前記第１の現像工程でパターン化された前記フォトレジストを用いて処理を行う第１の処理工程と、前記フォトマスクから別のレイアウトパターン領域を選択する第２の選択工程と、前記フォトマスクにおける非選択のレイアウトパターン領域をブラインド処理し、前記フォトマスクの選択した前記レイアウトパターン領域を用いてフォトレジストを露光する第２の露光工程と、前記第２の露光工程で露光したフォトレジストを現像してフォトレジストのパターンを形成する第２の現像工程と、前記第２の現像工程でパターン化された前記フォトレジストを用いて処理を行う第２の処理工程とを具備する。
【００１８】
また、この発明の一態様に係る半導体装置の製造方法は、１つの露光工程で用いられる同一パターンの複数のレイアウトパターン領域が遮光帯領域で分離されたフォトマスクを検査し、良品のレイアウトパターン領域を選択する工程と、前記フォトマスクにおける非選択のレイアウトパターン領域をブラインド処理し、前記フォトマスクの選択した前記レイアウトパターン領域を用いてフォトレジストを露光する工程と、前記露光したフォトレジストを現像してフォトレジストのパターンを形成する工程と、パターン化された前記フォトレジストを用いて処理を行う工程とを具備する。
【００１９】
上記のような構成並びに製造方法によれば、一枚のフォトマスクを１つの製品の複数の露光工程に用いることができるので、フォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【００２０】
また、一枚のマスクに同一露光工程で用いられる複数のレイアウトパターン領域を設け、良品を選択して用いることにより、歩留まりを上げてフォトマスクの価格を下げることができる。
【００２１】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は、この発明の第１の実施の形態に係るフォトマスクの平面図である。例えばガラスからなる基板（ガラス基板）１１には、１つの半導体製品の異なる露光工程で用いられる第１，第２のレイアウトパターン領域１２−１，１２−２が設けられている。これら第１，第２のレイアウトパターン領域１２−１，１２−２間には、例えばクロム（Ｃｒ）層からなる遮光帯領域１３が配置されて分離されている。上記第１，第２のレイアウトパターン領域１２−１，１２−２はそれぞれ、複数のチップ１４−１Ａ，１４−１Ｂ，１４−１Ｃ，…、１４−２Ａ，１４−２Ｂ，１４−２Ｃ，…に対応するチップパターンを有し、これらチップパターン間の領域にダイシング領域（またはマーク領域）１５−１，１５−２が配置されている。
【００２２】
図２は、図１に示したフォトマスクを用いた半導体装置の製造工程の一部を抽出して示す製造工程図である。図２では、５回のＰＥＰ工程における露光工程を三枚のフォトマスクを用いて実行する場合を例に取って示している。各ＰＥＰ工程の前には、処理の対象となる層の形成工程等が含まれているが、ここでは説明を簡単にするためにＰＥＰ工程のみを抽出している。また、図３は上記図２の製造方法における各ＰＥＰ工程をより詳細に示している。
【００２３】
まず、第１の露光工程では、従来と同様に、第１ＰＥＰ工程用の一枚のフォトマスクを用いて露光を行い、現像してフォトレジストパターンを形成する。その後、このパターン化したフォトレジストをマスクに用いて第１の処理工程を行う。
【００２４】
次に、第２の露光工程では、第２，第４ＰＥＰ工程用のフォトマスクを用いる。この際、図１に示したように、ガラス基板１１に第２，第４ＰＥＰ工程で用いられる第１，第２のレイアウトパターン領域１２−１，１２−２が設けられたフォトマスクを用いる。例えば、第１のレイアウトパターン領域１２−１が第２のＰＥＰ工程用、第２のレイアウトパターン領域１２−２が第４のＰＥＰ工程用とすると、図３に示すように第１のレイアウトパターン領域１２−１を選択し（ＳＴＥＰ１）、この第１のレイアウトパターン領域１２−１以外を図４（ａ）に斜線で示すようにブラインド処理する（ＳＴＥＰ２）。このブラインド処理は、露光装置において、本来、チップの存在する部分以外を露光しないようにシャッターで遮光するためのものであるが、ここではこの手法をレイアウトパターン領域の選択に用いる。すなわち、露光装置におけるブラインド領域の設定を変更することによりブラインド処理を行う。そして、上記第１のレイアウトパターン領域１２−１を用いてフォトレジストの露光を行った後（ＳＴＥＰ３）、フォトレジストを現像してフォトレジストパターンを形成し（ＳＴＥＰ４）、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第２の処理工程を行う（ＳＴＥＰ５）。
【００２５】
次の第３の露光工程では、第３，第５ＰＥＰ工程用のフォトマスクを用いて露光を行う。この際、上記第２の露光工程と同様に、第３，第５ＰＥＰ工程で用いられる第１，第２のレイアウトパターン領域１２−１，１２−２が設けられたフォトマスクを用いる。例えば、第１のレイアウトパターン領域１２−１が第３のＰＥＰ工程用、第２のレイアウトパターン領域１２−２が第５のＰＥＰ工程用とすると、図３に示したように第１のレイアウトパターン領域１２−１を選択し（ＳＴＥＰ１）、この第１のレイアウトパターン領域１２−１以外を図４（ａ）に斜線で示すようにブラインド処理する。そして、上記第１のレイアウトパターン領域１２−１を用いてフォトレジストの露光を行った後（ＳＴＥＰ３）、フォトレジストを現像してフォトレジストパターンを形成し（ＳＴＥＰ４）、このパターン化したフォトレジストを用いて対象となる層に対して第３の処理工程を行う（ＳＴＥＰ５）。
【００２６】
第４の露光工程では、上記第２の露光工程で用いた第２，第４ＰＥＰ工程用のフォトマスクを用いる。そして、第２のレイアウトパターン領域１２−２を選択し（ＳＴＥＰ１）、この第２のレイアウトパターン領域１２−２以外を図４（ｂ）に斜線で示すようにブラインド処理する（ＳＴＥＰ２）。この第２のレイアウトパターン領域１２−２を用いてフォトレジストの露光を行った後（ＳＴＥＰ３）、フォトレジストを現像してフォトレジスタパターンを形成し（ＳＴＥＰ４）、このパターン化したフォトレジストを用いて対象となる層に対して第４の処理工程を行う（ＳＴＥＰ５）。
【００２７】
引き続き、第５の露光工程では、上記第３，第５ＰＥＰ工程用のフォトマスクを用いる。そして、第２のレイアウトパターン領域１２−２を選択し（ＳＴＥＰ１）、この第２のレイアウトパターン領域１２−２以外を図４（ｂ）に斜線で示すようにブラインド処理する（ＳＴＥＰ２）。この第２のレイアウトパターン領域１２−２を用いてフォトレジストの露光を行った後（ＳＴＥＰ３）、フォトレジストを現像してフォトレジストパターンを形成し（ＳＴＥＰ４）、このパターン化したフォトレジストを用いて対象となる層に対して第５の処理工程を行う（ＳＴＥＰ５）。
【００２８】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクを複数の露光工程（ＰＥＰ工程）に用いることができるので、使用するフォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。特に、フォトマスクの数の削減は、製造コスト全体に対するフォトマスクのコストが占める割合が高いＡＳＩＣやＳｏＣ等のような少量多品種の半導体製品群に好適である。また、検査精度を低下させることなくフォトマスクの低コスト化が図れるので、ウェーハ上で行う機能試験等の検査コストが上昇することもない。更に、一枚のフォトマスクに複数の半導体製品をコンポジットするのとは異なり、１つの半導体製品の異なる露光工程で用いるので、チップサイズの違いによるダイシングの困難化や、無駄な領域の形成等の問題も生じない。もちろん、異なる半導体製品の製造スケジュールや製品毎の生産ロット数量の調整等の問題が生ずることもない。
【００２９】
なお、第１，第２のレイアウトパターン領域１２−１，１２−２は、１つの半導体製品の同じ領域の異なる層のパターンであっても良いし、１つの半導体製品の異なる領域の同じ層のパターンであっても良い。もちろん、１つの半導体製品の異なる領域の異なる層のパターンであっても構わない。
【００３０】
また、第１乃至第５の処理工程は、エッチングや不純物のイオン注入等、ＰＥＰ工程が用いられる種々の処理が適用できる。
【００３１】
更に、ＰＥＰ工程が連続している場合を例に取って説明したが、各ＰＥＰ工程間に他の処理工程が介在されても良いのは言うまでもない。
【００３２】
（変形例１）
上記第１実施の形態では、レイアウトパターン領域が２つの場合を例に取って説明したが、図５に示すように、４つのレイアウトパターン領域１２−１〜１２−４を設け、一枚のフォトマスクを４つの露光工程（ＰＥＰ工程）に用いるようにしても良い。すなわち、ガラス基板１１に、１つの半導体製品の４つの異なる露光工程で用いられる第１乃至第４のレイアウトパターン領域１２−１〜１２−４を設け、これらのレイアウトパターン領域１２−１〜１２−４間に、それぞれクロム（Ｃｒ）層等からなる遮光帯領域１３−１〜１３−４を配置して分離する。上記第１乃至第４のレイアウトパターン領域１２−１〜１２−４はそれぞれ、複数のチップに対応するチップパターンを有し、これらチップパターン間の領域にダイシング領域が配置されている。そして、露光工程では、４つのレイアウトパターン領域１２−１〜１２−４の中から１つを選択し、この選択したレイアウトパターン領域以外をブラインド処理して用いる。
【００３３】
なお、レイアウトパターン領域を２つ及び４つ設ける場合を例に取って説明したが、３つまたは５つ以上設けても良いのはもちろんである。レイアウトパターン領域の数を増やせば一枚のフォトマスクで露光できる工程が増加するが、レイアウトパターン領域の面積が減少することにより、露光可能な面積が小さくなってスループットが低下し、ロットコストが上昇する。よって、レイアウトパターン領域の数は生産数やコスト等の条件に応じて設定する。
【００３４】
図６は、半導体装置の生産数（生涯生産数）と生産コスト（生涯生産コスト）との関係を示している。実線は一枚のフォトマスクに複数のレイアウトパターン領域を設けた本第１の実施の形態による半導体装置の製造方法の場合を示し、破線は露光工程毎に一枚のフォトマスクを用いる従来技術を示している。生産数が多い場合には、レイアウトパターン領域の数を増やすと露光工程でのショット回数が多くなるので、スループットの低下により生産コストが増加する。一方、生産数が少ない場合にはマスク価格の低減により生産コストを低くできる。よって、生産数と生産コストの関係が交差する生産数ＰＸより少ない生産数の時に適用するのが望ましい。
【００３５】
（変形例２）
図７は、図１に示したフォトマスク（図５の場合も同様）の変形例を示している。この変形例では、各レイアウトパターン領域（チップ配置群）１２−１，１２−２に、各々のレイアウトパターン領域１２−１，１２−２で用いる位置合わせ用のマーク１６−１Ａ，１６−１Ｂ，…とマーク１６−２Ａ，１６−２Ｂ，…を設け、レイアウトパターン領域毎に位置合わせできるようにしている。
【００３６】
レイアウトパターン領域毎に、それぞれの領域で使用する位置合わせ用のマークを設けることにより、露光装置のブラインド処理の設定を行って、いずれかのレイアウトパターン領域のみを露光する場合に、対応するマーク１６−１Ａ，１６−１Ｂ，…または１６−２Ａ，１６−２Ｂ，…を用いて位置合わせできるので、より正確な位置合わせが可能となる。
【００３７】
（変形例３）
図８は、スキャンニング方式で露光する場合のレイアウトパターン領域の配置例を示している。ここではガラス基板１１上に３つのレイアウトパターン領域１２−１，１２−２，１２−３を露光光のスキャン方向ＳＣと直交する方向に沿って配置している。レイアウトパターン領域１２−１と１２−２間にはクロム（Ｃｒ）層等からなる遮光帯領域１３−１がスキャン方向に沿って配置され、レイアウトパターン領域１２−２と１２−３間には遮光帯領域１３−２がスキャン方向に沿って配置されて分離されている。また、各レイアウトパターン領域１２−１〜１２−３中には、複数のチップ１４−１Ａ，１４−１Ｂ，１４−１Ｃ，…に対応するチップパターンが形成され、これらチップパターン間の領域にダイシング領域１５−１，…が配置されている。
【００３８】
このように、レイアウトパターン領域を露光光のスキャン方向ＳＣに合わせて配置することにより、スキャンニング方式で露光する場合のステージの移動時間とアライメント調整時間の短縮を図ることができ、スループットの低下を抑制できる。
【００３９】
（実施例１）
図９は、上記図２に示した半導体装置の製造方法の具体的な適用例を示している。この例では、半導体装置における異なる層を一枚のフォトマスクを用いてパターニングする。換言すれば、一枚のフォトマスクで複数のＰＥＰ工程を実行するものである。
【００４０】
各ＰＥＰ工程の前には、処理の対象となるポリシリコン層の形成工程、絶縁膜の形成工程、第１層目の金属層の形成工程、層間絶縁膜の形成工程、及び第２層目の金属層の形成工程等が含まれているが、ここでは説明を簡単にするためにＰＥＰ工程のみを抽出している。
【００４１】
まず、第１のＰＥＰ工程では、ポリシリコン配線（ＭＯＳＦＥＴのゲート電極等も含む）用の一枚のフォトマスクを用いて第１の露光工程を行い、現像してフォトレジストパターンを形成する。その後、このパターン化したフォトレジストをマスクにしてポリシリコン層をエッチングし、ポリシリコン配線やＭＯＳＦＥＴのゲート電極等を形成する。
【００４２】
次に、第２のＰＥＰ工程では、コンタクトホール及びヴィアホール用のフォトマスクを用いる。このコンタクトホール及びヴィアホール用のフォトマスクは、例えば図１に示したフォトマスクにおける第１のレイアウトパターン領域１２−１がコンタクトホール、第２のレイアウトパターン領域１２−２がヴィアホールに対応したパターンになっている。そして、第１のレイアウトパターン領域１２−１を選択し、この第１のレイアウトパターン領域１２−１以外をブラインド処理する。上記第１のレイアウトパターン領域１２−１を用いてフォトレジストの第２の露光工程を実行した後、フォトレジストを現像してフォトレジストパターンを形成する。このパターン化したフォトレジストをマスクに用いて、例えば上記ポリシリコン層上に形成された絶縁膜にコンタクトホールの開口を行う。
【００４３】
次の第３のＰＥＰ工程では、第１層目の金属配線及び第２層目の金属配線用のフォトマスクを用いて露光を行う。この第１層目の金属配線及び第２層目の金属配線用のフォトマスクは、図１に示したフォトマスクにおける第１のレイアウトパターン領域１２−１が第１層目の金属配線、第２のレイアウトパターン領域１２−２が第２層目の金属配線に対応したパターンになっている。そして、第１のレイアウトパターン領域１２−１を選択し、この第１のレイアウトパターン領域１２−１以外をブラインド処理する。上記第１のレイアウトパターン領域１２−１を用いて第３の露光工程を実行した後、例えば上記絶縁膜上に形成した第１層目の金属層をパターニングし、第２層目の金属配線を形成する。
【００４４】
第４のＰＥＰ工程では、上記第２，第４工程用のフォトマスクを用いる。そして、第２のレイアウトパターン領域１２−２を選択し、この第２のレイアウトパターン領域１２−２以外を図４（ｂ）に示すようにブラインド処理する。この第２のレイアウトパターン領域１２−２を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて上記第１層目の金属配線上に形成した層間絶縁膜にヴィアホールを形成する。
【００４５】
引き続き、第５のＰＥＰ工程では、上記第３，第５工程用のフォトマスクを用いて、第２のレイアウトパターン領域１２−２を選択し、この第２のレイアウトパターン領域１２−２以外を図４（ｂ）に示したようにブラインド処理する。この第２のレイアウトパターン領域１２−２を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて第２層目の金属層をパターニングする。これによって、第２層目の金属配線を形成する。
【００４６】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクをコンタクトホールの形成とヴィアホールの形成のための露光工程に用い、且つ一枚のフォトマスクを第１層目の金属配線と第２層目の金属配線をパターニングするための露光工程に用いることができる。すなわち、一枚のフォトマスクで異なる複数の露光工程で異なる領域を露光できるので、異なる層のパターニングを行う場合にフォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【００４７】
（実施例２）
図１０は、上記図２に示した半導体装置の製造方法の具体的な適用例を示している。この例では、ＯＰＣ（光近接効果補正）がそれぞれ異なるフォトマスクを用いた半導体装置の製造方法を示しており、一枚のガラス基板にＯＰＣが異なる第１，第２のレイアウトパターン領域を設けている。
【００４８】
各ＰＥＰ工程の前には、第１乃至第５のＯＰＣで処理される層の形成工程等が含まれているが、ここでは説明を簡単にするためにＰＥＰ工程のみを抽出している。
【００４９】
すなわち、第１の露光工程では、第１のＯＰＣに対応する処理を施した一枚のフォトマスクを用いて露光を行い、現像してフォトレジストパターンを形成する。その後、このパターン化したフォトレジストをマスクに用いて第１の処理工程を行う。
【００５０】
次に、第２の露光工程では、第２，第４のＯＰＣに対応する処理を施した一枚のフォトマスクを用いる。このフォトマスクは、例えば図１に示したフォトマスクにおける第１のレイアウトパターン領域１２−１が第２のＯＰＣに対応する処理、第２のレイアウトパターン領域１２−２が第４のＯＰＣに対応する処理を施したパターンになっている。そして、第１のレイアウトパターン領域１２−１を選択し、図４（ａ）に示すように第１のレイアウトパターン領域１２−１以外をブラインド処理する。上記第１のレイアウトパターン領域１２−１を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第２の処理工程を行う。
【００５１】
次の第３の露光工程では、第３，第５のＯＰＣに対応する処理を施した一枚のフォトマスクを用いる。このフォトマスクは、例えば図１に示したフォトマスクにおける第１のレイアウトパターン領域１２−１が第３のＯＰＣに対応する処理、第２のレイアウトパターン領域１２−２が第５のＯＰＣに対応する処理を施したパターンになっている。そして、第１のレイアウトパターン領域１２−１を選択し、図４（ａ）に示すように第１のレイアウトパターン領域１２−１以外をブラインド処理する。上記第１のレイアウトパターン領域１２−１を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第３の処理工程を行う。
【００５２】
第４の露光工程では、上記第２，第４のＯＰＣに対応する処理を施したフォトマスクを用いる。そして、第２のレイアウトパターン領域１２−２を選択し、この第２のレイアウトパターン領域１２−２以外を図４（ｂ）に示すようにブラインド処理する。この第２のレイアウトパターン領域１２−２を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第４の処理工程を行う。
【００５３】
引き続き、第５の露光工程では、上記第３，第５のＯＰＣに対応する処理を施したフォトマスクを用いる。そして、第２のレイアウトパターン領域１２−２を選択し、この第２のレイアウトパターン領域１２−２以外を図４（ｂ）に示したようにブラインド処理する。この第２のレイアウトパターン領域１２−２を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第５の処理工程を行う。
【００５４】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクを第２，第４のＯＰＣに対応する露光工程に用い、且つ一枚のフォトマスクを第３，第５のＯＰＣに対応する露光工程に用いることができるので、ＯＰＣ処理が異なる場合にもフォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【００５５】
（実施例３）
図１１は、上記図２に示した半導体装置の製造方法の具体的な適用例を示している。この例では、ＰＰＣ（プロセス近接効果補正）がそれぞれ異なるフォトマスクを用いた半導体装置の製造方法を示しており、一枚のガラス基板にＰＰＣが異なる第１，第２のレイアウトパターン領域を設けている。
【００５６】
各ＰＥＰ工程の前には、第１乃至第５のＰＰＣで処理される層の形成工程等が含まれているが、ここでは説明を簡単にするためにＰＥＰ工程のみを抽出している。
【００５７】
すなわち、第１の露光工程では、第１のＰＰＣに対応する処理を施した一枚のフォトマスクを用いて露光を行い、現像してフォトレジストパターンを形成する。その後、このパターン化したフォトレジストをマスクに用いて第１の処理工程を行う。
【００５８】
次に、第２の露光工程では、第２，第４のＰＰＣに対応する処理を施した一枚のフォトマスクを用いる。このフォトマスクは、例えば図１に示したフォトマスクにおける第１のレイアウトパターン領域１２−１が第２のＰＰＣに対応する処理、第２のレイアウトパターン領域１２−２が第４のＰＰＣに対応する処理を施したパターンになっている。そして、第１のレイアウトパターン領域１２−１を選択し、図４（ａ）に示すように第１のレイアウトパターン領域１２−１以外をブラインド処理する。上記第１のレイアウトパターン領域１２−１を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第２の処理工程を行う。
【００５９】
次の第３の露光工程では、第３，第５のＰＰＣに対応する処理を施した一枚のフォトマスクを用いる。このフォトマスクは、例えば図１に示したフォトマスクにおける第１のレイアウトパターン領域１２−１が第３のＰＰＣに対応する処理、第２のレイアウトパターン領域１２−２が第５のＰＰＣに対応する処理を施したパターンになっている。そして、第１のレイアウトパターン領域１２−１を選択し、図４（ａ）に示すように第１のレイアウトパターン領域１２−１以外をブラインド処理する。上記第１のレイアウトパターン領域１２−１を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第３の処理工程を行う。
【００６０】
第４の露光工程では、上記第２，第４のＰＰＣに対応する処理を施したフォトマスクを用いる。そして、第２のレイアウトパターン領域１２−２を選択し、この第２のレイアウトパターン領域１２−２以外を図４（ｂ）に示すようにブラインド処理する。この第２のレイアウトパターン領域１２−２を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第４の処理工程を行う。
【００６１】
引き続き、第５の露光工程では、上記第３，第５のＰＰＣに対応する処理を施したフォトマスクを用いる。そして、第２のレイアウトパターン領域１２−２を選択し、この第２のレイアウトパターン領域１２−２以外を図４（ｂ）に示したようにブラインド処理する。この第２のレイアウトパターン領域１２−２を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第５の処理工程を行う。
【００６２】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクを第２，第４のＰＰＣに対応する露光工程に用い、且つ一枚のフォトマスクを第３，第５のＰＰＣに対応する露光工程に用いることができるので、ＰＰＣ処理が異なる場合にもフォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【００６３】
（実施例４）
図１２は、上記図２に示した半導体装置の製造方法の具体的な適用例を示している。この例では、デザインルールがそれぞれ異なるフォトマスクを用いた半導体装置の製造方法を示しており、一枚のガラス基板にデザインルールが異なる第１，第２のレイアウトパターン領域を設けている。
【００６４】
各ＰＥＰ工程の前には、第１乃至第５のデザインルールで処理される層の形成工程等が含まれているが、ここでは説明を簡単にするためにＰＥＰ工程のみを抽出している。
【００６５】
すなわち、第１の露光工程では、第１のデザインルールで形成した一枚のフォトマスクを用いて露光を行い、現像してフォトレジストパターンを形成する。その後、このパターン化したフォトレジストをマスクに用いて第１の処理工程を行う。
【００６６】
次に、第２の露光工程では、第２，第４のデザインルールで形成した一枚のフォトマスクを用いる。このフォトマスクは、例えば図１に示したフォトマスクにおける第１のレイアウトパターン領域１２−１が第２のデザインルール、第２のレイアウトパターン領域１２−２が第４のデザインルールで形成したパターンになっている。そして、第１のレイアウトパターン領域１２−１を選択し、図４（ａ）に示すように第１のレイアウトパターン領域１２−１以外をブラインド処理する。上記第１のレイアウトパターン領域１２−１を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第２の処理工程を行う。
【００６７】
次の第３の露光工程では、第３，第５のデザインルールで形成した一枚のフォトマスクを用いる。このフォトマスクは、例えば図１に示したフォトマスクにおける第１のレイアウトパターン領域１２−１が第３のデザインルール、第２のレイアウトパターン領域１２−２が第５のデザインルールで形成したパターンになっている。そして、第１のレイアウトパターン領域１２−１を選択し、図４（ａ）に示すように第１のレイアウトパターン領域１２−１以外をブラインド処理する。上記第１のレイアウトパターン領域１２−１を用いてフォトレジストの露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第３の処理工程を行う。
【００６８】
第４の露光工程では、上記第２，第４のデザインルールで形成したフォトマスクを用いる。そして、第２のレイアウトパターン領域１２−２を選択し、この第２のレイアウトパターン領域１２−２以外を図４（ｂ）に示すようにブラインド処理する。この第２のレイアウトパターン領域１２−２を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第４の処理工程を行う。
【００６９】
引き続き、第５の露光工程では、上記第３，第５のデザインルールで形成したフォトマスクを用いる。そして、第２のレイアウトパターン領域１２−２を選択し、この第２のレイアウトパターン領域１２−２以外を図４（ｂ）に示したようにブラインド処理する。この第２のレイアウトパターン領域１２−２を用いて露光を行った後、フォトレジストを現像してフォトレジストパターンを形成し、このパターン化したフォトレジストをマスクに用いて対象となる層に対して第５の処理工程を行う。
【００７０】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクを第２，第４のデザインルールに対応する露光工程に用い、且つ一枚のフォトマスクを第３，第５のデザインルールに対応する露光工程に用いることができるので、デザインルールが異なる場合にもフォトマスクの数を削減できる。これによって、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【００７１】
なお、上記実施例１乃至４では、半導体装置における異なる層、光近接効果補正が異なる層、プロセス近接効果補正が異なる層、デザインルールが異なる層等に応じて複数のレイアウトパターン領域の中から、１つのレイアウトパターン領域を選択する場合を例に取って説明したが、これらの種々の異なる条件の中から複数を組み合わせて選択しても良い。
【００７２】
［第２の実施の形態］
図１３は、この発明の第２の実施の形態に係るフォトマスクの平面図である。前述した第１の実施の形態とその変形例及び実施例では、ガラス基板に１つの半導体製品の異なる露光工程で用いられる複数のレイアウトパターン領域を設けたのに対し、本第２の実施の形態では１つの露光工程で用いられる同一パターンの複数のレイアウトパターン領域を設けている。そして、マスク検査を行って、上記複数のレイアウトパターン領域のうち良品のレイアウトパターン領域を選択して用いるようにしている。
【００７３】
すなわち、図１３に示すように、ガラス基板１１に、１つの半導体製品の同一の露光工程で用いられる同一パターンの複数のレイアウトパターン領域１２−１，１２−１’を設けている。これらのレイアウトパターン領域１２−１，１２−１’は、クロム（Ｃｒ）層等からなる遮光帯領域１３で分離されている。上記第１，第２のレイアウトパターン領域１２−１，１２−１’はそれぞれ、複数のチップ１４−１Ａ，１４−１Ｂ，１４−１Ｃ，…、１４−１Ａ’，１４−１Ｂ’，１４−１Ｃ’，…に対応するチップパターンを有し、これらチップパターン間の領域にダイシング領域１５−１，１５−１’が配置されている。
【００７４】
また、各々のレイアウトパターン領域１２−１，１２−１’には、位置合わせ用のマーク１６−１Ａ，１６−１Ｂ，…とマーク１６−１Ａ’，１６−１Ｂ’，…が設けられており、レイアウトパターン領域毎に位置合わせ可能になっている。
【００７５】
図１４は、上記図１３に示したフォトマスクを用いた半導体装置の製造工程におけるＰＥＰ工程について説明するための製造工程図である。まず、上記２つのレイアウトパターン領域１２−１，１２−１’を検査して良品を選択し（ＳＴＥＰ１）、この選択したレイアウトパターン領域以外（非選択のレイアウトパターン領域）を図４（ａ）または図４（ｂ）に示したようにブラインド処理する（ＳＴＥＰ２）。上記選択したレイアウトパターン領域を用いてフォトレジストの露光を行った後（ＳＴＥＰ３）、フォトレジストを現像してフォトレジストパターンを形成する（ＳＴＥＰ４）。そして、このパターン化したフォトレジストをマスクに用いて対象となる層に対して処理を施す（ＳＴＥＰ５）。
【００７６】
上記のような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、一枚のフォトマスクに設けた複数のレイアウトパターン領域から良品のみを選択して用いることができるので、たとえフォトマスクの精度を下げたり検査コストを下げても不良品が発生するのを抑制できる。よって、フォトマスクの数は削減できないものの、フォトマスクの歩留まりを向上でき、製造コスト全体に対するフォトマスクのコストが占める割合を低くして、半導体装置の製造コストを低減できる。
【００７７】
（変形例４）
なお、上記第２の実施の形態では、２つのレイアウトパターン領域を設ける場合を例に取って説明したが、図１５に示すように３つのレイアウトパターン領域１２−１，１２−１’，１２−１’’を設けても良いのはもちろんである。また、４つ以上のレイアウトパターン領域を設けて選択するようにしても良い。
【００７８】
この際、各々のレイアウトパターン領域１２−１，１２−１’，１２−１’’に、位置合わせ用のマークを設け、レイアウトパターン領域１２−１，１２−１’，１２−１’’毎に位置合わせをできるようにするのが望ましい。
【００７９】
また、レイアウトパターン領域を露光光のスキャン方向ＳＣと直交する方向に沿って配置すれば、スキャンニング方式で露光する場合のステージの移動時間とアライメント調整時間の短縮を図ることができ、スループットの低下を抑制できる。
【００８０】
（変形例５）
上述した第２の実施の形態及び変形例４に係るフォトマスクでは、１つの半導体製品の同一の露光工程で用いられる同一パターンの複数のレイアウトパターン領域を設ける場合を例に取って説明した。しかしながら、要求されるスペック（検査規格）の異なる複数のレイアウトパターン領域を一枚のガラス基板に形成しても良い。
【００８１】
すなわち、図１６に示すように、ガラス基板１１上に検査規格の高いレイアウトパターン領域１７−１，１７−２と１８−１，１８−２を２つずつ配置し、検査規格の低いレイアウトパターン領域１９，２０は１つずつ配置する。
【００８２】
このような構成のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造方法によれば、マスク検査の際に、検査規格の高いレイアウトパターン領域１７−１，１７−２と１８−１，１８−２は、２つのうち少なくともどちらか一方が良品であれば当該フォトマスクを良品として扱うことができるので、フォトマスクの歩留まりを向上できる。検査規格の低いレイアウトパターン領域１９，２０の配置数を減らして占有面積を小さくするので、フォトマスクのコストを低減できる。
【００８３】
上述したように、この発明の各実施の形態、その変形例並びに各実施例に係るフォトマスク及びその製造方法によれば、マスク精度を低下させることなく、且つコンポジットマスクを用いる場合のような不利益を生ずることなく、フォトマスクの価格を下げて製品の製造費や開発費を削減でき、半導体装置の製造コストも低減できる。
【００８４】
また、ｉ線露光の場合には、ｉ線の最大露光領域によって一部の半導体製品ではフォトマスク上に描画できる領域の制約があった。しかし、一枚のガラス基板上に複数のレイアウトパターン領域を設けることにより、その制約を撤廃することが可能となり、マスク描画領域の有効活用ができる。
【００８５】
更に、レイアウトパターン領域別に検査規格を変更可能にすることで、フォトマスク作製の歩留まりの向上にも効果がある。
【００８６】
以上各実施の形態、その変形例及び各実施例を用いてこの発明の説明を行ったが、この発明は上記各実施の形態やその変形例、各実施例等に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態、その変形例、各実施例には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態、その変形例、各実施例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００８７】
【発明の効果】
以上説明したように、この発明によれば、半導体装置の製造コストを削減できるフォトマスク、及びこのマスクを用いた半導体装置の製造方法が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係るフォトマスクの平面図。
【図２】この発明の実施の形態に係る半導体装置の製造方法について説明するためのもので、図１に示したフォトマスクを用いた半導体装置の製造工程の一部を抽出して示す製造工程図。
【図３】図２に示した各ＰＥＰ工程をより詳細に示す製造工程図。
【図４】図２に示した製造工程におけるブラインド処理について説明するための平面図。
【図５】この発明の第１の実施の形態に係るフォトマスクの第１の変形例を示す平面図。
【図６】半導体装置の生産数と生産コストとの関係を従来と第１の実施の形態とで比較して示す図。
【図７】この発明の第１の実施の形態に係るフォトマスクの第２の変形例を示す平面図。
【図８】この発明の第１の実施の形態に係るフォトマスクの第３の変形例を示す平面図。
【図９】この発明の第１の実施の形態に係る半導体装置の製造方法における第１の実施例を示す製造工程図。
【図１０】この発明の第１の実施の形態に係る半導体装置の製造方法における第２の実施例を示す製造工程図。
【図１１】この発明の第１の実施の形態に係る半導体装置の製造方法における第３の実施例を示す製造工程図。
【図１２】この発明の第１の実施の形態に係る半導体装置の製造方法における第４の実施例を示す製造工程図。
【図１３】この発明の第２の実施の形態に係るフォトマスクの平面図。
【図１４】図１３に示したフォトマスクを用いた半導体装置の製造工程におけるＰＥＰ工程について説明するための製造工程図。
【図１５】この発明の第２の実施の形態に係るフォトマスクの第４の変形例の平面図。
【図１６】この発明の第２の実施の形態に係るフォトマスクの第５の変形例の平面図。
【図１７】従来のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造工程について説明するためのもので、フォトマスクの平面図。
【図１８】従来のフォトマスク、及びこのフォトマスクを用いた半導体装置の製造工程について説明するためのもので、半導体装置の製造工程の一部を抽出して示す製造工程図。
【図１９】フォトマスクの価格を低減できる従来のフォトマスクを示す平面図。
【符号の説明】
１１…ガラス基板、１２−１〜１２−４，１２−１，１２−１’，１２−１’’，１７−１，１７−２，１８−１，１８−２，１９，２０…レイアウトパターン領域、１３，１３−１〜１３−４…遮光帯領域、１４−１Ａ，１４−１Ｂ，１４−１Ｃ，１４−２Ａ，１４−２Ｂ，１４−２Ｃ，１４−３Ａ，１４−３Ｂ，１４−３Ｃ，１４−４Ａ，１４−４Ｂ，１４−４Ｃ…チップ、１５，１５−１，１５−２…ダイシング領域、１６−１Ａ，１６−１Ｂ，１６−１Ａ’，１６−１Ｂ’…位置合わせ用のマーク、ＳＣ…スキャン方向。
【図１】
2004317975.tif 000003
【図２】
2004317975.tif 000004
【図３】
2004317975.tif 000005
【図４】
2004317975.tif 000006
【図５】
2004317975.tif 000007
【図６】
2004317975.tif 000008
【図７】
2004317975.tif 000009
【図８】
2004317975.tif 000010
【図９】
2004317975.tif 000011
【図１０】
2004317975.tif 000012
【図１１】
2004317975.tif 000013
【図１２】
2004317975.tif 000014
【図１３】
2004317975.tif 000015
【図１４】
2004317975.tif 000016
【図１５】
2004317975.tif 000017
【図１６】
2004317975.tif 000018
【図１７】
2004317975.tif 000019
【図１８】
2004317975.tif 000020
【図１９】
2004317975.tif 000021