(57)【要約】【課題】高精細でも、低消費電力でかつ明るい表示を実現できる電気光学装置、電気光学装置の駆動方法および電子機器を提供すること。【解決手段】各画素の補正容量素子が接続されているゲート線の電位をデータ信号の書き込み後に変化させて、各画素の画素電位をフィードスルー電圧ΔＶ分だけ補正する。これにより、各走査線Ｙ１〜Ｙｍと各画素電極の電位差が相対的に小さくなり、ディスクリネーションが抑えられる。また、１フレームを３ビットの階調データの各ビットに応じた期間を有する３つのサブフィールドＳＦ１、ＳＦ２及びＳＦ３に分割する。１フレームに期間が最短のサブフィールドＳＦ１の周期Ｔで、各画素にＬ又はＨのデータ信号を７回書き込み２３階調の表示を行う。これにより、１フレームにおいて各画素に書き込んだ画素電圧を次の書き込み時まで保持する保持期間が短くなり、保持期間中における画素電圧の電圧低下量が小さくなる。【選択図】      図６
2004309843.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数の信号線との交差部に対応する複数の画素に配置された複数のスイッチング素子を備え、各画素の前記スイッチング素子をマトリクス駆動して前記各画素の画素電極に信号を書き込むように構成された電気光学装置において、
前記スイッチング素子に対応して設けられた補正容量素子と、前記補正容量素子が接続されている配線とを備え、
前記各画素の画素電極への信号の書き込みを１２０ＨＺ以上のフレーム周波数で行うとともに、
前記配線の電位を前記画素電極への信号の書き込み後に変化させることにより、前記各画素の画素電極電位をフィードスルー電圧分だけ補正することを特徴とする電気光学装置。
【請求項２】
複数の走査線と複数の信号線との交差部に対応する複数の画素に配置された複数のスイッチング素子を備え、各画素の前記スイッチング素子をマトリクス駆動して前記各画素に信号を書き込むように構成された電気光学装置において、
前記各画素の画素電極に並列接続された補正容量素子と、前記各画素の補正容量素子が接続されている配線とを備え、
１フレームをＮビットの階調データの各ビットに応じた長さの期間を有するＮ個のサブフィールドに分割し、１フレームに前記Ｎ個のサブフィールドのうち最短のサブフィールドの周期で、前記階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行うとともに、
前記配線の電位を前記２値の電圧のいずれか一方の書き込み後に変化させることにより、前記各画素の画素電極電位がフィードスルー電圧分だけ補正されるように構成したことを特徴とする電気光学装置。
【請求項３】
複数の走査線と複数の信号線との交差部に対応する複数の画素に配置された複数のスイッチング素子を備え、各画素の前記スイッチング素子をマトリクス駆動して前記各画素に信号を書き込むように構成された電気光学装置において、
前記各画素の画素電極に並列接続された補正容量素子と、前記各画素の補正容量素子が接続されている配線とを備え、
１フレームを同じ長さの期間を有する２Ｎ−１個のサブフィールドに分割し、前記サブフィールド毎に、階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行うとともに、
前記配線の電位を前記２値の電圧のいずれか一方の書き込み後に変化させることにより、前記各画素の画素電極電位がフィードスルー電圧分だけ補正されるように構成したことを特徴とする電気光学装置。
【請求項４】
前記各スイッチング素子としてＮチャンネルのトランジスタを用いる場合、前記各画素の画素電極電位がフィードスルー電圧分だけプラス側に補正されるように構成したことを特徴とする請求項１乃至３のいずれか一つに記載の電気光学装置。
【請求項５】
前記各スイッチング素子としてＰチャンネルのトランジスタを用いる場合、前記各画素の画素電極電位がフィードスルー電圧分だけマイナス側に補正されるように構成したことを特徴とする請求項１乃至３のいずれか一つに記載の電気光学装置。
【請求項６】
前記配線の電位を変化させる値を、予め設定された期間毎に前記各画素に正極性の信号として前記２値の電圧のいずれか一方を書き込むプラスフィールドと前記各画素に負極性の信号として前記２値の電圧のいずれか一方を書き込むマイナスフィールドとでそれぞれ個別に設定するように構成したことを特徴とする請求項１乃至５のいずれか一つに記載の電気光学装置。
【請求項７】
前記各画素の補正容量素子に接続された前記配線は、前記複数の走査線のうち１つ前に選択される前段の走査線に接続されたゲート線或いは前記補正容量素子にそれぞれ個別に接続された複数の補正容量配線であることを特徴とする請求項１乃至６のいずれか一つに記載の電気光学装置。
【請求項８】
前記各画素の画素電極は、一対の基板間に設けた電気光学物質としての液晶と対向電極と共に各画素の液晶容量を構成し、前記液晶として非メモリ形のものを用いることを特徴とする請求項１乃至７のいずれか一つに記載の電気光学装置。
【請求項９】
複数の走査線と複数の信号線との交差部に対応する複数の画素に配置された複数のスイッチング素子を備え、各画素の前記スイッチング素子をマトリクス駆動して前記各画素の画素電極に信号を書き込むように構成された電気光学装置の駆動方法であって、
前記各画素の画素電極への信号の書き込みを１２０ＨＺ以上のフレーム周波数で行うとともに、
前記各画素の画素電極に並列接続された補正容量素子が接続されている配線の電位を前記画素電極への信号の書き込み後に変化させることにより、前記各画素の画素電極電位をフィードスルー電圧分だけ補正することを特徴とする電気光学装置の駆動方法。
【請求項１０】
複数の走査線と複数の信号線との交差部に対応する複数の画素に配置された複数のスイッチング素子を備え、各画素の前記スイッチング素子をマトリクス駆動して前記各画素に信号を書き込むように構成された電気光学装置の駆動方法であって、
１フレームをＮビットの階調データの各ビットに応じた長さの期間を有するＮ個のサブフィールドに分割し、１フレームに前記Ｎ個のサブフィールドのうち最短のサブフィールドの周期で、前記階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行うとともに、
前記各画素の画素電極に並列接続された補正容量素子が接続されている配線の電位を前記２値の電圧のいずれか一方の書き込み後に変化させることにより、前記各画素の画素電極電位をフィードスルー電圧分だけ補正することを特徴とする電気光学装置の駆動方法。
【請求項１１】
複数の走査線と複数の信号線との交差部に対応する複数の画素に配置された複数のスイッチング素子を備え、各画素の前記スイッチング素子をマトリクス駆動して前記各画素に信号を書き込むように構成された電気光学装置の駆動方法であって、
１フレームを同じ長さの期間を有する２Ｎ個のサブフィールドに分割し、前記サブフィールド毎に、階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行うとともに、
前記各画素の画素電極に並列接続された補正容量素子が接続されている配線の電位を前記２値の電圧のいずれか一方の書き込み後に変化させることにより、前記各画素の画素電極電位をフィードスルー電圧分だけ補正することを特徴とする電気光学装置の駆動方法。
【請求項１２】
前記配線の電位を変化させる値を、予め設定された期間毎に前記各画素に正極性の信号として前記２値の電圧のいずれか一方を書き込むプラスフィールドと前記各画素に負極性の信号として前記２値の電圧のいずれか一方を書き込むマイナスフィールドとでそれぞれ個別に設定することを特徴とする請求項１１に記載の電気光学装置の駆動方法。
【請求項１３】
請求項１乃至８のいずれか一つに記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置、電気光学装置の駆動方法および電子機器に関する。
【０００２】
【従来の技術】
従来の電気光学装置として、薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ：  以下、「ＴＦＴ」という。）を各画素に設けたアクティブマトリクス型液晶表示装置において、フィードスルー電圧を補正するようにしたものが知られている（例えば、特許文献１参照）。この「フィードスルー電圧」は、各画素のＴＦＴがオフになった瞬間に、各画素の画素電極電位が低下する電圧をいう。このようなフィードスルー特性は、ＴＦＴのゲート・ソース間の寄生容量Ｃｇｓが原因である。つまり、各画素において、ＴＦＴがオンのときに液晶容量Ｃｌｃ、保持容量Ｃｓ及びＣｇｓに充電された各電荷が、ＴＦＴがオフになった瞬間に各々の容量に再分配されることにより、画素電極電位がフィードスルー電圧ΔＶ（図１４のフィードスルー電圧ΔＶ１参照）分だけ低下する。
【０００３】
特許文献１の従来技術では、フィードスルー電圧を補正するために、各走査線に選択信号として、高電圧の第１の電位Ｖｄｄと、低電圧で基準電圧となる第２の電位ＶＥＥ１と、これよりも低い第３の電位ＶＥＥ２とを与える。つまり、各走査線に供給される選択信号波形は、第２の電位ＶＥＥ１から上昇して第１の電位Ｖｄｄを１水平走査期間保持した後に第３の電位ＶＥＥ２まで低下し、この電位を２水平走査期間保持した後に第２の電位に復帰し、この電位が次フレームの書き込みまで維持されるようになっている。
【０００４】
【特許文献１】
特開平６―２７３７２０号公報
【０００５】
【発明が解決しようとする課題】
ところで、上記特許文献１の従来技術では、フィードスルー電圧を補正することにより、各画素に正極性の信号を印加するプラスフィールドと各画素に負極性の信号を印加するマイナスフィールドとで各画素に印加される電圧の極性差が小さくなり、フリッカや焼き付きが抑制される。また、フィードスルー電圧の補正により信号線と画素電極の電位差が相対的に小さくなるため、ディスクリネーションも抑えられ、コントラストや開口率が向上する。ここにいう「ディクリネーション」とは、液晶分子の並びが隣の画素電位の影響を受けて乱れることによる表示不良などの欠陥をいう。この欠陥として、例えば、ノーマリホワイトモードの場合は光のロスが生じ、ノーマリブラックモードの場合は光漏れが生じる。このようなディクリネーションも、フィードスルー電圧が補正されることで、抑制される。
【０００６】
このような効果は、例えばノート型パソコンやモニタなどで用いられる１３インチＸＧＡクラスの大きい画素（画素ピッチ２５４μｍの画素）では確認される。しかし、最近の市場で要求される高精細な（２００ｐｐｉ（画素ピッチ１２５μｍ）以上の）液晶表示装置や１０００ｐｐｉ（画素ピッチ２５μｍ）程度のプロジェクター用Ｌ／Ｖ（ライトバルブ）になる。そのため、液晶容量そのものが小さくなり、画素電圧を次の書き込み時まで保持するのが難しくなるという新たな課題が発生している。これは、ＴＦＴのリーク電流量は一定であるが、画素が小さくなり液晶容量が小さくなるためにリーク電流が相対的に大きくなり、保持期間中の電圧低下量ΔＶ３（図１４参照）が大きくなるために生じる。図１４は、プラスフィールド及びマイナスフィールドでそれぞれ、ある一つの画素に書き込んだ画素電圧がフィードスルー電圧ΔＶ１だけ低下し、さらにその選択期間終了時から次のフレームの選択期間開始時までの保持期間中に低下する様子を示している。この図１４において、曲線イ及びロは上記１３インチＸＧＡクラスのノート型パソコンなどの場合における保持期間中の電圧低下を、また、曲線ハ及びニは上記高精細な液晶表示装置などの場合における保持期間中の電圧低下をそれぞれ示している。なお、ここで、「ｐｐｉ」は精細度の単位であり、１インチ当たりの画素数を示す。
【０００７】
このように上記特許文献１の従来技術では、上記高精細な液晶表示装置やプロジェクター用Ｌ／Ｖに用いると、液晶容量そのものが小さくなり、図１４で示すように画素電圧を次の書き込み時まで保持するのが難しくなるという問題があった。これは、ＴＦＴのリーク電流は一定であるが、画素が小さくなり上記保持期間中の電圧低下量ΔＶ（図１４のΔＶ３）が大きくなるからである。
【０００８】
このことは、下記の１式で表される。
ΔＶ＝Ｉｌｅａｋ・Ｔ１／（Ｃｌｃ＋Ｃｓｔ＋Ｃｔｆｔ）・・・１式
ここで、ＩｌｅａｋはＴＦＴのリーク電流、Ｔ１は保持期間、Ｃｌｃは液晶容量、Ｃｓｔは保持容量、ＣｔｆｔはＴＦＴのゲート・ソース間の寄生容量である。
【０００９】
ここで、一例としてポリシリコンＴＦＴを用いた１１インチＸＧＡの液晶表示装置について説明すると、この液晶表示装置では、Ｃｌｃ＝３３０ｆＦ（フェトムファラッド）、Ｃｓｔ＝１００ｆＦ、Ｃｔｆｔ＝１ｆＦ程度であり、液晶容量Ｃｌｃは十分に大きく、上記問題は生じない。ところが、画素ピッチが２００ｐｐｉ、１０００ｐｐｉになると、液晶容量Ｃｌｃは１／４、１／１００となり、上記保持期間中の電圧低下量ΔＶは４倍、１００倍となる。これにより、フリッカ、焼き付き、コントラスト低下、開口率低下などの問題が発生する。これを解決するために、保持容量Ｃｓｔを大きくしようとすると、開口率が極端に小さくなり暗い表示しか得られなくなる。この問題は、特にプロジェクター用Ｌ／Ｖの場合に顕著となる。
【００１０】
また、上記高精細な液晶表示装置やプロジェクター用Ｌ／Ｖにおいても、低消費電力でかつ明るい表示が要求されており、それらの要求を実現するには保持容量Ｃｓｔを大きくすることは許されない。さらに、ＴＦＴのリーク電流Ｉｌｅａｋを低減することを検討したが、ＴＦＴの材料がポリシリコンであるために欠陥が多いために、リーク電流の低減には限度がある。さらに、その欠陥がＴＦＴ毎にばらつくためにリーク電流のばらつきが大きく、ざらざらした表示になってしまう。
【００１１】
そこで、本発明は、このような従来の問題点に鑑みてなされたもので、その目的は、高精細でも、低消費電力でかつ明るい表示を実現できる電気光学装置、電気光学装置の駆動方法および電子機器を提供することにある。
【００１２】
【課題を解決するための手段】
本発明における電気光学装置は、複数の走査線と複数の信号線との交差部に対応する複数の画素に配置された複数のスイッチング素子を備え、各画素の前記スイッチング素子をマトリクス駆動して前記各画素の画素電極に信号を書き込むように構成された電気光学装置において、前記スイッチング素子に対応して設けられた補正容量素子と、前記補正容量素子が接続されている配線とを備え、前記各画素の画素電極への信号の書き込みを１２０ＨＺ以上のフレーム周波数で行うとともに、前記配線の電位を前記画素電極への信号の書き込み後に変化させることにより、前記各画素の画素電極電位をフィードスルー電圧分だけ補正することを要旨とする。
【００１３】
これによれば、各画素の補正容量素子が接続されている配線の電位を各画素の画素電極への信号の書き込み後に変化させることにより、各画素の画素電極電位をフィードスルー電圧分だけ補正することができる。これにより、走査線と画素電極の電位差が相対的に小さくなるため、ディスクリネーションが抑えられ、コントラストや開口率が向上し、明るい表示が得られる。また、各画素の画素電極への信号の書き込みを１２０ＨＺ以上のフレーム周波数で行うので、フレーム周期が短くなる。例えば、フレーム周波数を通常の６０Ｈｚの８倍である４８０Ｈｚにすれば、フレーム周期を通常のフレーム周期（１／６０ｓｅｃ）の１／８（１／４８０ｓｅｃ）にすることができる。こうしてフレーム周期が短くなるので、各画素の画素電極に書き込んだ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間（上記１式のＴ１）が短くなり、その保持期間中における画素電圧の電圧低下量（上記１式のΔＶ）を小さくすることができる。そのため、スイッチング素子のリーク電流を小さくして画素電圧の電圧低下量を小さくするために、各画素に設けられる容量素子の保持容量（上記１式のＣｓｔ）を大きくする必要がない。これにより、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示でかつ明るい表示が得られる。こうして、ディスクリネーションが抑えられるとともに、保持期間中における画素電圧の電圧低下量を小さくすることができるので、高精細でも、低消費電力でかつ明るい表示を実現することができる。
【００１４】
本発明における電気光学装置は、複数の走査線と複数の信号線との交差部に対応する複数の画素に配置された複数のスイッチング素子を備え、各画素の前記スイッチング素子をマトリクス駆動して前記各画素に信号を書き込むように構成された電気光学装置において、前記各画素の画素電極に並列接続された補正容量素子と、前記各画素の補正容量素子が接続されている配線とを備え、１フレームをＮビットの階調データの各ビットに応じた長さの期間を有するＮ個のサブフィールドに分割し、１フレームに前記Ｎ個のサブフィールドのうち最短のサブフィールドの周期で、前記階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行うとともに、前記配線の電位を前記２値の電圧のいずれか一方の書き込み後に変化させることにより、前記各画素の画素電極電位がフィードスルー電圧分だけ補正されるように構成したことを要旨とする。
【００１５】
これによれば、各画素の補正容量素子が接続されている配線の電位を２値の電圧のいずれか一方の書き込み後に変化させることにより、各画素の画素電極電位をフィードスルー電圧分だけ補正することができる。これにより、走査線と画素電極の電位差が相対的に小さくなるため、ディスクリネーションが抑えられ、コントラストや開口率が向上し、明るい表示が得られる。また、１フレームをＮビットの階調データの各ビットに応じた長さの期間を有するＮ個のサブフィールドに分割し、１フレームにＮ個のサブフィールドのうち最短のサブフィールドの周期で、階調データに基づき各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行う。このような階調表示を行うのに、１フレームにおいて、最短のサブフィールドの周期で２Ｎ−１回、２値の電圧のいずれか一方（信号）の書き込みを行うことになる。例えば、３ビットの階調データにより２３階調（８階調）の階調表示を行う場合、３つのサブフィードの期間は、各ビットに応じた長さに、即ち１（２０）：２（２１）：４（２２）の比率に設定される。こうして設定された３つのサブフィールドのうち最短のサブフィールドの周期で、７回（２３−１回）２値の電圧のいずれか一方の書き込みを行う。
【００１６】
これにより、１フレームにおいて各画素に書き込んだ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間が通常の駆動方式よりも１／（２Ｎ−１）だけ短くなり、その保持期間中における画素電圧の電圧低下量を小さくすることができる。そのため、スイッチング素子のリーク電流を小さくして画素電圧の電圧低下量を小さくするために、各画素に設けられる容量素子の保持容量（上記１式のＣｓｔ）を大きくする必要がない。これにより、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示でかつ明るい表示が得られる。こうして、ディスクリネーションが抑えられるとともに、保持期間中における画素電圧の電圧低下量を小さくすることができるので、高精細でも、低消費電力でかつ明るい表示を実現することができる。
【００１７】
本発明における電気光学装置は、複数の走査線と複数の信号線との交差部に対応する複数の画素に配置された複数のスイッチング素子を備え、各画素の前記スイッチング素子をマトリクス駆動して前記各画素に信号を書き込むように構成された電気光学装置において、前記各画素の画素電極に並列接続された補正容量素子と、前記各画素の補正容量素子が接続されている配線とを備え、１フレームを同じ長さの期間を有する２Ｎ−１個のサブフィールドに分割し、前記サブフィールド毎に、前記階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行うとともに、前記配線の電位を前記２値の電圧のいずれか一方の書き込み後に変化させることにより、前記各画素の画素電極電位がフィードスルー電圧分だけ補正されるように構成したことを要旨とする。
【００１８】
これによれば、各画素の補正容量素子が接続されている配線の電位を２値の電圧のいずれか一方の書き込み後に変化させることにより、各画素の画素電極電位をフィードスルー電圧分だけ補正することができる。これにより、走査線と画素電極の電位差が相対的に小さくなるため、ディスクリネーションが抑えられ、コントラストや開口率が向上し、明るい表示が得られる。また、１フレームを同じ長さの期間を有する２Ｎ−１個のサブフィールドに分割し、サブフィールド毎に、階調データに基づき各画素に２値の電圧のいずれか一方（信号）を書き込み２Ｎ階調の表示を行う。このような階調表示を行うのに、１フレームにおいて、サブフィールド毎に２Ｎ−１回、２値の電圧のいずれか一方の書き込みを行うことになる。これにより、１フレームにおいて各画素に書き込んだ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間が通常の駆動方式よりも１／（２Ｎ−１）だけ短くなり、その保持期間中における画素電圧の電圧低下量を小さくすることができる。そのため、スイッチング素子のリーク電流を小さくして画素電圧の電圧低下量を小さくするために、各画素に設けられる容量素子の保持容量（上記１式のＣｓｔ）を大きくする必要がない。これにより、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示でかつ明るい表示が得られる。こうして、ディスクリネーションが抑えられるとともに、保持期間中における画素電圧の電圧低下量を小さくすることができるので、高精細でも、低消費電力でかつ明るい表示を実現することができる。
【００１９】
この電気光学装置において、前記各スイッチング素子としてＮチャンネルのトランジスタを用いる場合、前記各画素の画素電極電位がフィードスルー電圧分だけプラス側に補正されるように構成した。
【００２０】
これによれば、各スイッチング素子としてＮチャンネルのトランジスタを用いる場合に、各画素の画素電極電位をフィードスルー電圧分だけ補正することができる。
【００２１】
この電気光学装置において、前記各スイッチング素子としてＰチャンネルのトランジスタを用いる場合、前記各画素の画素電極電位がフィードスルー電圧分だけマイナス側に補正されるように構成した。
【００２２】
これによれば、各スイッチング素子としてＰチャンネルのトランジスタを用いる場合に、各画素の画素電極電位をフィードスルー電圧分だけ補正することができる。
【００２３】
この電気光学装置において、前記配線の電位を変化させる値を、予め設定された期間毎に前記各画素に正極性の信号として前記２値の電圧のいずれか一方を書き込むプラスフィールドと前記各画素に負極性の信号として前記２値の電圧のいずれか一方を書き込むマイナスフィールドとでそれぞれ個別に設定するように構成。
【００２４】
これによれば、各画素の補正容量素子が接続されている配線の電位を変化させる値をプラスフィールドとマイナスフィールドとでそれぞれ個別に設定することにより、各フィールドでのフィードスルー電圧を個別に補正することができる。これにより、プラスフィールドとマイナスフィールドとで各画素に印加される電圧の極性差が小さくなり、フリッカや焼き付きが生じるのを更に抑制することができる。
【００２５】
この電気光学装置において、前記各画素の補正容量素子に接続された前記配線は、前記複数の走査線のうち１つ前に選択される前段の走査線に接続されたゲート線或いは前記補正容量素子にそれぞれ個別に接続された複数の補正容量配線である。
【００２６】
これによれば、各画素の補正容量素子に接続された配線が複数の走査線のうち１つ前に選択される前段の走査線に接続されたゲート線である場合、各走査線に、各画素の画素電極電位をフィードスルー電圧分だけ補正する電圧波形の信号を供給するように構成すればよい。そのため、フィードスルー電圧を補正するために特別に配線を設ける必要がなく、変更が僅かですむ。また、前記配線が各画素の補正容量素子にそれぞれ個別に接続された複数の補正容量配線である場合、各画素の画素電極電位をフィードスルー電圧分だけ個別に補正することができる。
【００２７】
この電気光学装置において、前記各画素の画素電極は、一対の基板間に設けた電気光学物質としての液晶と対向電極と共に各画素の液晶容量を構成し、前記液晶として非メモリ形のものを用いる。
【００２８】
これによれば、メモリ形の液晶はリーク電流の影響を保持に関して受けないが、非メモリ形の液晶であるとリーク電流の影響を受けるので、液晶として非メモリ形のものを用いる場合に特に有効となる。
【００２９】
本発明における電気光学装置の駆動方法は、複数の走査線と複数の信号線との交差部に対応する複数の画素に配置された複数のスイッチング素子を備え、各画素の前記スイッチング素子をマトリクス駆動して前記各画素の画素電極に信号を書き込むように構成された電気光学装置の駆動方法であって、前記各画素の画素電極への信号の書き込みを１２０ＨＺ以上のフレーム周波数で行うとともに、前記各画素の画素電極に並列接続された補正容量素子が接続されている配線の電位を前記画素電極への信号の書き込み後に変化させることにより、前記各画素の画素電極電位をフィードスルー電圧分だけ補正することを要旨とする。
【００３０】
これによれば、ディスクリネーションが抑えられるとともに、保持期間中における画素電圧の電圧低下量を小さくすることができるので、高精細でも、低消費電力でかつ明るい表示を実現することができる。
【００３１】
本発明における電気光学装置の駆動方法は、複数の走査線と複数の信号線との交差部に対応する複数の画素に配置された複数のスイッチング素子を備え、各画素の前記スイッチング素子をマトリクス駆動して前記各画素に信号を書き込むように構成された電気光学装置の駆動方法であって、１フレームをＮビットの階調データの各ビットに応じた長さの期間を有するＮ個のサブフィールドに分割し、１フレームに前記Ｎ個のサブフィールドのうち最短のサブフィールドの周期で、前記階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行うとともに、前記各画素の画素電極に並列接続された補正容量素子が接続されている配線の電位を前記２値の電圧のいずれか一方の書き込み後に変化させることにより、前記各画素の画素電極電位をフィードスルー電圧分だけ補正することを要旨とする。
【００３２】
これによれば、ディスクリネーションが抑えられるとともに、保持期間中における画素電圧の電圧低下量を小さくすることができるので、高精細でも、低消費電力でかつ明るい表示を実現することができる。
【００３３】
本発明における電気光学装置の駆動方法は、複数の走査線と複数の信号線との交差部に対応する複数の画素に配置された複数のスイッチング素子を備え、各画素の前記スイッチング素子をマトリクス駆動して前記各画素に信号を書き込むように構成された電気光学装置の駆動方法であって、１フレームを同じ長さの期間を有する２Ｎ個のサブフィールドに分割し、前記サブフィールド毎に、階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行うとともに、前記各画素の画素電極に並列接続された補正容量素子が接続されている配線の電位を前記２値の電圧のいずれか一方の書き込み後に変化させることにより、前記各画素の画素電極電位をフィードスルー電圧分だけ補正することを要旨とする。
【００３４】
これによれば、ディスクリネーションが抑えられるとともに、保持期間中における画素電圧の電圧低下量を小さくすることができるので、高精細でも、低消費電力でかつ明るい表示を実現することができる。
【００３５】
この電気光学装置の駆動方法において、前記配線の電位を変化させる値を、予め設定された期間毎に前記各画素に正極性の信号として前記２値の電圧のいずれか一方を書き込むプラスフィールドと前記各画素に負極性の信号として前記２値の電圧のいずれか一方を書き込むマイナスフィールドとでそれぞれ個別に設定する。
【００３６】
これによれば、プラスフィールドとマイナスフィールドとで各画素に印加される電圧の極性差が小さくなり、フリッカや焼き付きが生じるのを更に抑制することができる。
【００３７】
本発明における電子機器は、請求項１乃至８のいずれか一つに記載の電気光学装置を備える。
これによれば、電子機器の表示品質を向上させることができる。従って、視認性の良い電子機器を実現することができる。
【００３８】
【発明の実施の形態】
以下、本発明を液晶表示装置に適用した実施の形態を図面に基づいて説明する。
【００３９】
［第１実施形態］
図１は本発明の第１実施形態に係る液晶表示装置のうち外部回路を除いた液晶表示パネルを示しており、図２は同パネルの断面を一部破断して示しており、図３は液晶表示装置の駆動回路の電気的構成を概略的に示しており、また、図４は液晶表示パネルの電気的等価回路の一部を示している。
【００４０】
本実施形態の液晶表示装置は、２つの基板間に電気光学物質としての液晶が封入され、マトリクス配置された画素毎にスイッチング素子が設けられた液晶表示パネルを有するアクティブマトリクス型液晶表示装置である。また、この液晶表示装置は、予め設定された期間毎に、例えば１フレーム毎に、各画素の画素電極に正極性のデータ信号と負極性のデータ信号を交互に書き込み、液晶を交流駆動（反転駆動）するように構成されている。
【００４１】
液晶表示パネル２１は、図１及び図２に示すように石英基板からなる素子基板２２と対向基板２３とを備え、これら２つの基板の間にＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）型の液晶２４が封入されている。また、液晶表示パネル２１は、図３及び図４に示すように、ｍ行の走査線Ｙ１〜Ｙｍとｎ列の信号線Ｘ１〜Ｘｎとが交差する個所（交差部）に対応してマトリクス配置されたｍ×ｎ個の画素２５と、各画素２５に設けたスイッチング素子としてのＴＦＴ２６とを備えている。
【００４２】
素子基板２２と対向基板２３は、図１及び図２に示すように、スペーサ（図示省略）を含むシール材２７によって一定の間隔を保って、互いの電極形成面が対向するように貼り合わされ、その間に液晶２４が封入されている。シール材２７は、対向基板２３の周縁に沿って形成されており、液晶２４を封入するための開口部２７ａを有している。この開口部２７ａは、液晶２４の封入後に封止材２８で封止されている。
【００４３】
また、素子基板２２には、図２乃至図４に示すように、Ｙ方向に配列されたｍ行の走査線Ｙ１〜Ｙｍと、Ｘ方向に配列されたｎ列の信号線Ｘ１〜Ｘｎとが形成されている。さらに、素子基板２２には、ｍ×ｎ個の画素２５、及び各画素２５毎に設けたＴＦＴ（薄膜トランジスタ）２６などが形成されている。各ＴＦＴ２６のゲートは走査線Ｙ１〜Ｙｍの１つに、そのソースは信号線Ｘ１〜Ｘｎの一つに、そして、そのドレインは対応する１つの画素２５の画素電極２９にそれぞれ接続されている。
【００４４】
各画素２５の画素電極２９は、図２乃至図４に示すように、対向基板２３側に設けた対向電極としての１つの共通電極３０と液晶２４を介してそれぞれ対向している。また、各画素２５は、矩形状の画素電極２９と共通電極３０の間の液晶２４で構成される液晶容量３１と、この液晶容量３１と並列に接続され、同液晶容量のリークを低減するための容量素子である補正容量素子３２とを備えている。なお、画素電極２９と共通電極３０の表面に設けられた配向膜は図示していない。
【００４５】
また、液晶表示装置には、図１及び図３に示すように、走査線Ｙ１〜Ｙｍを駆動するための左右２つの走査線駆動回路３３，３３と、信号線Ｘ１〜Ｘｎを駆動するための信号線駆動回路３４と、走査線駆動回路３３及び信号線駆動回路３４を制御する制御回路３５とが設けられている。制御回路３５には、データ信号と、同期信号と、クロック信号とが外部回路から入力されるようになっている。また、制御回路３５から左右２つの走査線駆動回路３３，３３には、垂直同期信号、クロック信号などが信号線３６を介して供給される。そして、制御回路３５から信号線駆動回路３４には、データ信号、水平同期信号などが信号線３７を介して供給されるようになっている。また、素子基板２２には、対向基板２３側との接続端子である銀点３８や、外部回路から各種信号が入力される入力端子３９などが形成されている。
【００４６】
次に、本例の液晶表示装置の特徴的構成であるサブフィールド駆動（時分割駆動）による階調制御と、フィードスルー電圧の補正制御について説明する。
＜サブフィールド駆動による階調制御＞
本例の液晶表示装置は、１フレーム毎に、各画素２５の画素電極２９に正極性のデータ信号と負極性のデータ信号を交互に書き込み、液晶２４を交流駆動（反転駆動）する。そのために、例えば共通電極３０の電位を低い電位と高い電位との間で１フレーム毎に反転させるようになっている。以下の説明において、各画素２５の画素電極２９に正極性のデータ信号を書き込む１フレームをプラスフィールドと呼ぶとともに、各画素２５の画素電極２９に負極性のデータ信号を書き込む１フレームをマイナスフィールドと呼ぶ（図５参照）。また、ここにいう「１フレーム」は、走査線Ｙ１〜Ｙｍを順に選択して全ての画素２５の容量（液晶容量３１及び補正容量素子３２の保持容量）にデータ信号を書き込むことで１画面の表示を構成する期間をいう。
【００４７】
制御回路３５は、サブフィールド駆動により２Ｎ階調の表示を行うように、走査線駆動回路３３及び信号線駆動回路３４を制御するようになっている。その「サブフィールド駆動」では、１フレーム（プラスフィールド及びマイナスフィールドの各々）をＮビットの階調データの各ビットに応じた長さの期間を有するＮ個のサブフィールドに分割する。Ｎ個のサブフィードの期間は、各ビットに応じた長さに、即ち１（２０）：２（２１）：４（２２）・・・２Ｎ−１の比率に設定される。こうして設定されたＮ個のサブフィールドのうち最短のサブフィールドの周期で、図５に示す階調データに基づき各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行う。
【００４８】
具体的には、本例の制御回路３５は、２３階調（２ＮのＮ＝３で、８階調）の階調表示、即ち階調度０〜階調度７の階調表示を行うので、図５に示すように、１フレームが３つのサブフィールドＳＦ１、ＳＦ２及びＳＦ３にそれぞれ分割される。３つのサブフィールドＳＦ１、ＳＦ２及びＳＦ３の各期間（時間長）は、３ビットの階調データの各ビットに応じた長さに（２進法に従うように）、即ち１（２０）：２（２１）：４（２２）の比率に設定される。従って、サブフィールドＳＦ２，ＳＦ３の各期間は、サブフィールドＳＦ１の２倍，４倍になる。この場合、３つのサブフィールドＳＦ１、ＳＦ２及びＳＦ３のうち期間が最短のサブフィールドはＳＦ１であり、そのサブフィールドＳＦ１の周期Ｔ（図６参照）で、各画素２５にデータ信号として２値の電圧のいずれか一方を書き込む。ここにいう「２値の電圧」は、Ｌレベルの電圧０（Ｖ）とＨレベルの電圧Ｖ１（Ｖ）である。その電圧Ｖ１はプラスフィールドでは＋Ｖ１（Ｖ）であり、マイナスフィールドでは−Ｖ１（Ｖ）である（図５及び図７参照）。
【００４９】
このように、本例のサブフィールド駆動による階調制御では、各画素２５の画素電極２９へのデータ信号の書き込みを６０Ｈｚのフレーム周波数（フレーム周期が１／６０ｓｅｃ）で行うとともに、各画素２５の画素電極２９に、１フレームにおいて周期Ｔ毎に、２値の電圧のいずれか一方を書き込む。つまり、１／６０秒（ｓｅｃ）の１フレームに、各画素２５の画素電極２９へのデータ信号の書き込みを周期Ｔ毎に７回（２３−１回）行う。そのために、制御回路３５は、同期信号及びクロック信号に基づき、１フレームにおいて、周期Ｔの間隔で垂直走査開始信号ＤＹ（図示省略）を走査線駆動回路３３に７回出力するようになっている。
【００５０】
上記左右の走査線駆動回路３３はそれぞれ、制御回路３５から垂直走査開始信号ＤＹ（以下、単に開始信号ＤＹという。）が入力される毎に、走査信号Ｇ１〜Ｇｍを順に生成して出力することで、走査線Ｙ１〜Ｙｍを順に選択するようになっている。つまり、走査線駆動回路３３は、１フレームの最初に１番目の開始信号ＤＹが入力されると、図６に示すように１回目の走査信号Ｇ１１〜Ｇｍ１を順に出力し、走査線Ｙ１〜Ｙｍを順に選択する。この選択期間が１フレームにおける１回目の選択期間である。また、走査線駆動回路３３は、１番目の開始信号ＤＹの入力時から周期Ｔが経過する毎に２番目〜７番目の開始信号ＤＹがそれぞれ入力されると、２回目の走査信号Ｇ１２〜Ｇｍ２・・・７回目の走査信号Ｇ１７〜Ｇｍ７を順に出力し、走査線Ｙ１〜Ｙｍを順に選択する。これらの選択期間が、１フレームにおける２回目〜７回目の選択期間である。このように走査線Ｙ１〜Ｙｍを順に選択する動作が１フレームに７回繰り返される。
【００５１】
また、制御回路３５には、同期信号及びクロック信号のほかに、フィールド駆動を行うのに、画像信号である２値のデータ信号として３ビットの階調データが入力される。その階調データは、下記の表１及び図５（ａ）〜（ｈ）に示すように、（０００）から（１１１）までの８種類の２値のデータ信号である。
【００５２】
【表１】
2004309843.tif 000003
ノーマリホワイトモードの場合、階調データ（０００）は一つの画素２５に階調度０の表示（白表示）をするためのデータであり、階調データ（１１１）は一つの画素２５に階調度７の表示（黒表示）をするためのデータである。また、階調データ（００１）〜（１１０）はそれぞれ、一つの画素２５に中間の階調度１〜６の表示をするためのデータである。
【００５３】
信号線駆動回路３４は、走査線Ｙ１〜Ｙｍが順に選択される各選択期間に、選択された走査線に接続された各画素にデータ信号として、下記の表１及び図５に示すようにＬ（電圧０）又はＨ（電圧Ｖ１）のいずれか一方を順に出力するようになっている。これにより、Ｌ又はＨのいずれか一方が、上記７回の各選択期間において、選択された走査線に接続された各画素２５の液晶容量３１と補正容量素子３２に、オン（導通状態）になったＴＦＴ２６を介して書き込まれる。そして、Ｌ（電圧０）又はＨ（電圧Ｖ１）のデータ信号が書き込まれた後にＴＦＴ２６がオフ（非導通状態）になると、各画素２５の液晶容量３１と補正容量素子３２に電圧０又は電圧Ｖ１の電荷が保持されるようになっている。
下記の表２は、上述した８種類の階調度に応じた階調データと、１フレームにおけるサブフィールドＳＦ１（１回目の選択期間）、ＳＦ２（２回目と３回目の各選択期間）及びＳＦ３（４回目〜７回目の各選択期間）で一つの画素２５に印加されるデータ信号との関係を示してある。
【００５４】
【表２】
2004309843.tif 000004
例えば、図５（ａ）の階調データ（０００）で各画素２５に階調度０の表示をする場合、表２に示すように、サブフィールドＳＦ１（１回目の選択期間）、ＳＦ２（２回目と３回目の各選択期間）及びＳＦ３（４回目〜７回目の各選択期間）の７回の全ての選択期間でＬのデータ信号のみが各画素２５に書き込まれる。また、図５（ｂ）の階調データ（００１）で各画素２５に階調度１の表示をする場合、表２に示すように、１回目の選択期間にのみＨのデータ信号が書き込まれ、２回目〜７回目までの各選択期間にはＬのデータ信号が書き込まれる。以下同様に、図５（ｃ）〜（ｈ）の階調データ（０１０）〜（１１１）で各画素２５に階調度２〜７の表示をする場合、表２に示すように、７回の各選択期間でＬ又はＨのデータ信号が書き込まれるようになっている。
【００５５】
＜サブフィールド駆動による階調制御の動作説明＞
ここでは、一例として、ある１フレームで全ての画素２５に、図５（ｂ）の階調データ（００１）に基づき、階調度１の表示をする場合について説明する。
【００５６】
走査線駆動回路３３は、１フレームの最初に１番目の開始信号ＤＹが入力されると、図６（ａ）、（ｂ）及び（ｃ）に示す走査信号Ｇ１１〜Ｇｍ１を順に出力し、走査線Ｙ１〜Ｙｍを順に選択する（１回目の選択期間）。これにより、走査線Ｙ１〜Ｙｍのうち選択された一つの走査線に接続された各画素２５のＴＦＴ２６がオンになる。
【００５７】
この１回目の選択期間（サブフィールドＳＦ１の間）において、信号線駆動回路３４は、選択された一つの走査線に接続された各画素２５に表２に示すようにＨ（電圧Ｖ１）のデータ信号を順に出力する。これにより、その走査線に接続された各画素２５の液晶容量３１と補正容量素子３２に、データ信号として電圧Ｖ１がＴＦＴ２６を介してそれぞれ書き込まれる。
【００５８】
１回目の選択期間が終了して各ＴＦＴ２６がオフになると、各画素２５に書き込まれたデータ信号（電圧Ｖ１）が、次の選択期間（２回目の選択期間）になるまでの保持期間（上記周期Ｔ−選択期間ｈ）の間保持される。
【００５９】
１番目の開始信号ＤＹの入力時から周期Ｔが経過して２番目の開始信号ＤＹが入力されると、走査線駆動回路３３は、走査信号Ｇ１２〜Ｇｍ２を順に出力し、走査線Ｙ１〜Ｙｍを順に選択する。この２回目の選択期間、即ち図６に示すサブフィールドＳＦ２における最初の周期Ｔでは、信号線駆動回路３４は、選択される走査線Ｙ１〜Ｙｍの一つに接続された各画素２５にＬ（電圧０）のデータ信号を順に出力する。これにより、各画素２５の画素電極２９にデータ信号として電圧０がＴＦＴ２６を介してそれぞれ書き込まれる。２回目の選択期間が終了してＴＦＴ２６がオフになると、各画素２５の画素電極２９に書き込まれたデータ信号（電圧０）が、次の選択期間（３回目の選択期間）になるまでの前記保持期間の間保持される。
【００６０】
２番目の開始信号ＤＹの入力時から周期Ｔが経過して３番目の開始信号ＤＹが入力されると、走査線駆動回路３３は、走査信号Ｇ１３〜Ｇｍ３を順に出力し、走査線Ｙ１〜Ｙｍを順に選択する。この３回目の選択期間、即ち図６に示すサブフィールドＳＦ２における最初の周期Ｔでは、信号線駆動回路３４は、選択される走査線の一つに接続された各画素２５にＬ（電圧０）のデータ信号を順に出力する。これにより、各画素に電圧０がそれぞれ書き込まれる。３回目の選択期間が終了してＴＦＴ２６がオフになると、各画素２５に書き込まれた電荷（電圧０）が、次の選択期間（４回目の選択期間）になるまでの前記保持期間の間保持される。
【００６１】
この後、上記と同様に４番目〜７番目の開始信号ＤＹが周期Ｔの間隔で入力される毎に、走査線駆動回路３３は、走査信号Ｇ１４〜Ｇｍ４・・・走査信号Ｇ１７〜Ｇｍ７を順に出力し、４回目〜７回目の選択期間になる。これら４回目〜７回目の選択期間、即ちサブフィールドＳＦ３における１回目〜４回目の各周期Ｔではそれぞれ、選択される走査線の一つに接続された各画素にＬ（電圧０）のデータ信号がそれぞれ書き込まれる。
【００６２】
こうして、上記７回目の選択期間において、最後に選択される走査線Ｙｍに接続された各画素にＬのデータ信号を書き込むことにより、１画面を構成する全ての画素に階調度１の表示をさせて１画面を構成する動作（１フレーム周期）が終了する。
＜フィードスルー電圧の補正制御＞
また、本例の液晶表示装置では、各画素２５のＴＦＴ２６がオフする瞬間に画素電極２９の画素電極電位（以下、画素電位という。）が低下する上記フィードスルー電圧を補正する「フィードスルー電圧の補正制御」を行うようになっている。この補正制御を行うために、走査線Ｙ１〜Ｙｍのいずれか一つに接続されている各画素２５の補正容量素子３２は、図４に示すように、ゲート線（配線）４０を介して、ｍ行の走査線Ｙ１〜Ｙｍのうち１つ前に選択される前段（１行前）の走査線に接続されている。例えば、走査線Ｙｋ＋１と信号線Ｘ１〜Ｘｎの各交差部にある各画素２５の補正容量素子３２は、ゲート線４０を介して、１つ前に選択される前段の走査線である走査線Ｙｋに接続されている。
【００６３】
そして、制御回路３５は、上記「サブフィールド駆動による階調制御」により各画素２５にデータ信号を書き込んだ後、選択された走査線Ｙ１〜Ｙｍの一つに印加する各走査信号Ｇ１〜Ｇｍの電圧を変化させて、各画素の画素電位をフィードスルー電圧分だけ補正するようになっている。そのために、制御回路３５は、図７（ａ），（ｂ）に示すように、選択する一つの走査線、例えば走査線Ｙｋ或いはＹｋ＋１に印加する走査信号Ｇｋ，Ｇｋ＋１の電圧を、データ信号の書き込み後に、選択時の電圧Ｖ０から、基準値（例えば０Ｖ）より電圧Ｖ２だけ低い電圧値まで低下させる。そして、その低い電圧値を一定時間維持し、その後基準値に戻すように、制御回路３５は走査線駆動回路３３を制御するようになっている。その一定時間は、選択期間ｈと期間τの合計時間である。
【００６４】
このように構成された制御回路３５が、各画素２５の補正容量素子３２が接続されているゲート線４０の電位をＬ（電圧０）又はＨ（電圧Ｖ１）のデータ信号の各書き込み後に変化させて、各画素の画素電位をフィードスルー電圧ΔＶ分だけ補正する画素電圧補正手段に制御回路３５に相当する。
【００６５】
なお、第１行目の走査線Ｙ１にＴＦＴ２６のゲートがそれぞれ接続される各画素２５の補正容量素子３２については、第１行目の走査線Ｙ１に対する前段の走査線がないので、ダミーの走査線Ｙ０（図示省略）を設ける。走査線Ｙ１と信号線Ｘ１〜Ｘｎの各交差部にある各画素２５の補正容量素子３２を、ゲート線４０を介してダミーの走査線Ｙ０に接続する。そして、その走査線Ｙ０に他の走査線Ｙ１〜Ｙｍと同様の電圧波形の走査信号を印加する。或いは、ゲート線４０の電位をデータ信号の各書き込み後に変化させるための電圧波形、即ち基準値（例えば０Ｖ）より電圧Ｖ２だけ低い電圧値まで低下させ、その低い電圧値を一定時間維持し、その後基準値に戻すような電圧波形のみを印加するようにしてもよい。
【００６６】
このようなフィードスルー電圧の補正制御を行うことにより、選択された一つの走査線、例えば走査線Ｙｋ＋１に接続された各画素２５の画素電位は、プラスフィールド及びマイナスフィールドにおいてそれぞれ図７（ｃ）に示すように変化する。
【００６７】
プラスフィールドでは、例えば走査線Ｙｋ＋１の画素電位は、上記７回の選択期間に電圧Ｖ１（Ｈ）のデータ信号が書き込まれると＋Ｖ１になる。その書き込みが終了してＴＦＴ２６がオフする瞬間に（ｔ１時点）、その画素電位は電圧Ｖ１（＋Ｖ１）からフィードスルー電圧ΔＶｄだけ低下する。この後、ｔ１時点から期間τが経過すると（ｔ２時点）、走査線Ｙｋ＋１に接続された各画素の補正容量素子３２がゲート線４０を介して接続されている走査線Ｙｋに印加される走査信号Ｇｋの電位が前記低い電圧値から電圧Ｖ２だけ上昇して基準値に戻る。これにより、走査線Ｙｋ＋１に接続された各画素２５の画素電位が、電圧Ｖ１からフィードスルー電圧ΔＶｄだけ低下した電位からΔＶｕ１だけ上昇する（ｔ２時点）。この時点から選択期間ｈが経過すると（ｔ３時点）、走査線Ｙｋ＋１に印加される走査信号Ｇｋ＋１の電圧が電圧Ｖ２だけ上昇する。これにより、走査線Ｙｋ＋１に接続された各画素２５の画素電位が、さらにΔＶｕ２だけ上昇する。
【００６８】
一方、マイナスフィールドでは、例えば走査線Ｙｋ＋１の画素電位は、７回の選択期間にＨのデータ信号が書き込まれると−Ｖ１になり、その書き込みが終了してＴＦＴ２６がオフする瞬間に−Ｖ１からフィードスルー電圧ΔＶｄだけ低下する。この後、その低下した画素電位は、走査信号Ｇｋの電位が前記低い電圧値から電圧Ｖ２だけ上昇して基準値に戻ることによりΔＶｕ１だけ上昇し、さらに、走査信号Ｇｋ＋１の電圧が電圧Ｖ２だけ上昇する。これにより、その画素電位がさらにΔＶｕ２だけ上昇する。
【００６９】
このように各画素の画素電位を変化させるようになっているが，上記各電圧の変化量ΔＶｄ，ΔＶｕ１及びΔＶｕ２は、それぞれ下記の２式，３式及び４式で表される。
【００７０】
ΔＶｄ＝｛Ｃｔｆｔ／（Ｃｔｆｔ＋Ｃｈ＋Ｃｌｃ）｝×（Ｖ１＋Ｖ２）・・２式
ΔＶｕ１＝｛Ｃｈ／（Ｃｔｆｔ＋Ｃｈ＋Ｃｌｃ）｝×Ｖ２・・・３式
ΔＶｕ２＝｛Ｃｔｆｔ／（Ｃｔｆｔ＋Ｃｈ＋Ｃｌｃ）｝×Ｖ２・・・４式
ここで、Ｃｈは補正容量素子３２の容量である。この補正容量素子３２の容量は、上記液晶容量のリークを低減する保持容量であるとともに、フィードスルー電圧ΔＶｄを補正するための補正容量でもある。したがって、以下の説明で補正容量素子３２の容量Ｃｈを補正容量と呼ぶ。また、上記各２式〜４式ではそれぞれ単純化のために、Ｃｔｆｔはゲート電圧、ドレイン電圧に依存しないと仮定している。
【００７１】
フィードスルー電圧ΔＶｄを０にするには、
ΔＶｄ−ΔＶｕ１−ΔＶｕ２＝０を満足するように、即ち
Ｃｔｆｔ×Ｖ１−Ｃｈ×Ｖ２＝０  或いは  Ｖ１／Ｖ２＝Ｃｈ／Ｃｔｆｔを満足するように、電圧Ｖ２と補正容量Ｃｈとを設定する必要がある。
【００７２】
例えば、Ｖ１＝１１〜１５Ｖ、Ｃｔｆｔ＝１ｆＦ程度とすると、電圧Ｖ２をＶ２＝１．１〜１．５Ｖに設定するとともに、補正容量ＣｈをＣｈ＝１０ｆＦ程度に設定することにより、フィードスルー電圧ΔＶｄを０にすることができる。
【００７３】
なお、図６に示すように１フレームに７回の垂直走査を行なうが、各垂直走査の終了時から次の垂直走査開始時までの垂直帰線期間については図示を省略してある。また、走査線Ｙ１〜Ｙｍを順に選択する各選択期間に、選択された走査線に接続された各画素に順にデータ信号を書き込む水平走査期間の終了時から次の水平走査開始時までにも、必要に応じて水平帰線期間が設けられる。
【００７４】
また、図７に示す上記期間τは、フィードスルー電圧の補正がゲート線４０のなまりや電流供給能力不足で不十分になるのを避けるために設けてあるが、特にτの長さを特定の値にする必要はない。期間τを選択期間ｈと同じ長さにしてもよい。この場合、データ信号の各書き込み終了時から選択期間ｈと同じ長さの期間τ（τ＝ｈ）が経過したタイミングで走査信号の電圧を電圧Ｖ２だけ上昇すればよく、回路構成が簡単になる。また、期間τ＝０でも問題がなければ、τ＝０とすることにより回路構成が更に簡単になる。
【００７５】
以上のように構成された第１実施形態によれば、以下の作用効果を奏する。
（イ）サブフィールド駆動により、各画素２５に２３階調（８階調）の階調表示、即ち階調度０〜階調度７の階調表示を行うことができる。
【００７６】
（ロ）そのサブフィールド駆動では、１フレームを３ビットの階調データの各ビットに応じた長さの期間を有する３つのサブフィールドＳＦ１、ＳＦ２及びＳＦ３に分割する。３つのサブフィールドＳＦ１、ＳＦ２及びＳＦ３は、１：２：４の比率の期間（時間長）に設定される。そして、１フレームに、３つのサブフィールドのうち期間が最短のサブフィールドＳＦ１の周期Ｔで、図５に示す階調データに基づき各画素２５にＬ（電圧０）又はＨ（電圧Ｖ１）のデータ信号を、上記表２に示すように書き込み２３階調の表示を行う。
【００７７】
このような階調制御では、フレーム周波数を６０Ｈｚとすると、フレーム周期が１／６０秒（ｓｅｃ）である１フレームに、各画素２５へのデータ信号の書き込みを周期Ｔ毎に７回（２３−１回）行うことになる。これにより、１フレームにおいて各画素２５に書き込んだデータ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間が通常の駆動方式よりも１／７だけ短くなり、その保持期間中における画素電圧の電圧低下量を小さくすることができる。例えば、上述したように、画素ピッチが２００ｐｐｉ、１０００ｐｐｉになり、液晶容量Ｃｌｃが１／４、１／１００となり、保持期間中の電圧低下量が４倍、１００倍となるような場合に、２ＮのＮを適宜大きな値に設定することで、その電圧低下量を抑えることが可能になる。そのため、スイッチング素子のリーク電流を小さくして画素電圧の電圧低下量を小さくするために、各画素２５に設けられる補正容量素子３２（保持容量）の保持容量（上記１式のＣｓｔ）を大きくする必要がない。これにより、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示でかつ明るい表示が得られる。
【００７８】
（ハ）上述したフィードスルー電圧の補正制御を行うことにより、各画素２５のＴＦＴ２６がオフする瞬間に画素電位が低下するフィードスルー電圧を補正することができる。これにより、各走査線Ｙ１〜Ｙｍと各画素電極２９の電位差が相対的に小さくなるため、ディスクリネーションが抑えられ、コントラストや開口率が向上し、明るい表示が得られる。こうして、ディスクリネーションが抑えられるとともに、上記（ロ）で説明したように保持期間中における画素電圧の電圧低下量を小さくすることができるので、高精細でも、低消費電力でかつ明るい表示を実現することができる。
【００７９】
（ニ）フィードスルー電圧の補正制御では、制御回路３５は、図７（ａ），（ｂ）に示すように、選択する一つの走査線、例えば走査線Ｙｋ或いはＹｋ＋１に印加する走査信号Ｇｋ，Ｇｋ＋１の電圧を、Ｌ又はＨのデータ信号の各書き込み後に、選択時の電圧Ｖ０から、基準値（例えば０Ｖ）より電圧Ｖ２だけ低下させる。そして、その低い電圧値を一定時間維持し、その後基準値に戻すように、制御回路３５は走査線駆動回路３３を制御するようになっている。そのため、各走査線Ｙ１〜Ｙｍに、各画素２５の画素電位をフィードスルー電圧分だけ補正する電圧波形の信号を供給するように構成すればよく、フィードスルー電圧を補正するために特別に配線を設ける必要がなく、電気的構成の変更が僅かですむ。
【００８０】
（ホ）各画素２５に設けるスイッチング素子としてＮチャンネルのＴＦＴ２６を用いている。この場合、前記画素電圧補正手段としての制御回路３５は、図７（ｃ）に示すように、各画素２５の画素電位をフィードスルー電圧ΔＶｄだけプラス側に補正するようにしている。これにより、各スイッチング素子としてＮチャンネルのＴＦＴ２６を用いる場合に、各画素２５の画素電位をフィードスルー電圧分だけ補正することができる。
【００８１】
［第２実施形態］
次に、本発明の第２実施形態に係る液晶表示装置を図８〜図１０に基づいて説明する。なお、この実施形態の説明において、上記第１実施形態と同様の部材及び信号には、同じ符号を使って重複した説明を省略する。
【００８２】
この第２実施形態は、上記サブフィールド駆動による階調制御を行う点では上記第１実施形態と同じであるが、上記フィードスルー電圧の補正制御を行うのに、各走査線Ｙ１〜Ｙｍにそれぞれ対応する複数の補正容量配線４１１〜４１ｍ（図９及び図１０参照）を個別に接続してある点で第１実施形態とは異なる。
【００８３】
図８では補正容量配線４１１〜４１ｍのうち、補正容量配線４１ｋと４１ｋ＋１のみを示している。これらの補正容量配線４１１〜４１ｍのうち選択される一つの走査線に対応する補正容量配線には、制御回路３５により制御される補正容量配線用の駆動回路（図示省略）から図９（ａ）〜（ｃ）及び図１０（ａ），（ｂ）に示す電圧信号Ｓが出力されるようになっている。このように構成された制御回路３５と補正容量配線用の駆動回路（図示省略）が、上記画素電圧補正手段に相当する。
【００８４】
その電圧信号Ｓは、各走査線Ｙ１〜Ｙｍが順に選択される前或いはその選択時とほぼ同時に、基準値（例えば０Ｖ）より電圧Ｖ２だけ低い電圧値まで低下し、その低い電圧値が一定時間（期間τ１＋期間τ２）維持され、その後基準値に戻るように変化する。期間τ２は、各選択期間の終了時から、基準値に戻るまでの期間である。
【００８５】
本実施形態のフィードスルー電圧の補正制御により、選択された一つの走査線、例えば走査線Ｙｋ＋１に接続された各画素２５の画素電位は、プラスフィールド及びマイナスフィールドにおいてそれぞれ図１０（ｃ）に示すように変化する。
【００８６】
プラスフィールドでは、例えば走査線Ｙｋ＋１の画素電位は、上記７回の選択期間におけるデータ信号の書き込みが終了してＴＦＴ２６がオフする瞬間に＋Ｖ１からフィードスルー電圧ΔＶｄだけ低下する。この後、期間τ２が経過すると、走査線Ｙｋ＋１に接続された各画素の補正容量素子３２´に補正容量配線４１ｋ＋１を介して供給されるの電位が前記低い電圧値から電圧Ｖ２だけ上昇して基準値に戻る。これにより、走査線Ｙｋ＋１に接続された各画素２５の画素電位が、＋Ｖ１からフィードスルー電圧ΔＶｄだけ低下した電位からΔＶｕだけ上昇する。
【００８７】
マイナスフィールドにおいても同様に、データ信号の書き込み終了後、期間τ２が経過すると、走査線Ｙｋ＋１に接続された各画素２５の画素電位が、−Ｖ１からフィードスルー電圧ΔＶｄだけ低下した電位からΔＶｕだけ上昇する。
【００８８】
このように各画素の画素電位を変化させるようになっているが、上記各電圧の変化量ΔＶｄ及びΔＶｕは、それぞれ下記の５式及び６式で表される。
ΔＶｄ＝｛Ｃｔｆｔ／（Ｃｔｆｔ＋Ｃｈ＋Ｃｌｃ）｝×Ｖ１・・５式
ΔＶｕ＝｛Ｃｈ／（Ｃｔｆｔ＋Ｃｈ＋Ｃｌｃ）｝×Ｖ２・・・６式
ここで、Ｃｈは補正容量素子３２´の補正容量である。また、上記各５式及び６式ではそれぞれ単純化のために、Ｃｔｆｔはゲート電圧、ドレイン電圧に依存しないと仮定している。
【００８９】
フィードスルー電圧ΔＶｄを０にするには、
ΔＶｄ−ΔＶｕ＝０を満足するように、即ち
Ｃｔｆｔ×Ｖ１−Ｃｈ×Ｖ２＝０  或いは
Ｖ１／Ｖ２＝Ｃｈ／Ｃｔｆｔを満足するように、電圧Ｖ２と補正容量Ｃｈとを設定する必要がある。
【００９０】
例えば、Ｖ１＝１１〜１５Ｖ、Ｃｔｆｔ＝１ｆＦ程度とすると、電圧Ｖ２をＶ２＝１．１〜１．５Ｖに設定するとともに、補正容量ＣｈをＣｈ＝１０ｆＦ程度に設定することにより、フィードスルー電圧ΔＶｄを０にすることができる。したがって、補正容量Ｃｈを小さくすることができる。
【００９１】
このように構成された第２実施形態によれば、以下の作用効果を奏する。
（ヘ）フィードスルー電圧の補正制御を行うのに、各走査線Ｙ１〜Ｙｍにそれぞれ対応する複数の補正容量配線４１１〜４１ｍ（図９及び図１０参照）を個別に接続してある。これにより、各画素２５の画素電位をフィードスルー電圧分だけ個別に補正することができる。
【００９２】
［第３実施形態］
次に、本発明の第３実施形態に係る液晶表示装置を図１１に基づいて説明する。
【００９３】
この第３実施形態では、上記フィードスルー電圧の補正制御をゲート線（配線）４０を使って行う点で上記第１実施形態と同じであるが、上記サブフィールド駆動による階調制御を行わない点で上記第１実施形態とは異なる。
【００９４】
この第３実施形態では、制御回路３５は、各画素２５の画素電極２９に階調に応じた電圧のデータ信号を書き込むアナログ階調制御を行う。また、制御回路３５は、各画素２５の画素電極２９へのデータ信号の書き込みを１２０Ｈｚ以上のフレーム周波数、例えば通常の６０Ｈｚの８倍である４８０Ｈｚのフレーム周波数で行うように、走査線駆動回路３３及び信号線駆動回路３４を制御するようになっている。
【００９５】
このように構成された第３実施形態によれば、以下の作用効果を奏する。
（ト）各画素２５の画素電極２９へのデータ信号の書き込みを４８０ＨＺのフレーム周波数で行うので、フレーム周期が短くなる。即ち、フレーム周期を通常のフレーム周期（１／６０ｓｅｃ）の１／８（１／４８０ｓｅｃ）にすることができる。こうしてフレーム周期が短くなるので、各画素２５の画素電極２９に書き込んだデータ信号（画素電圧）を次の書き込み時まで保持する保持期間が短くなり、その保持期間中における画素電圧の電圧低下量を小さくすることができる。そのため、その電圧低下量を小さくするために、各画素２５に設けられる補正容量素子３２の保持容量を大きくする必要がなく、フリッカ、焼き付き、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示が得られる。したがって、高精細でも、低消費電力でかつ明るい表示を実現することができる。
【００９６】
［第４実施形態］
次に、本発明の第４実施形態に係る液晶表示装置を図１２に基づいて説明する。
【００９７】
この第４実施形態では、上記フィードスルー電圧の補正制御を、各走査線Ｙ１〜Ｙｍにそれぞれ対応する複数の補正容量配線４１１〜４１ｍ（図９及び図１０参照）を使って行う点で上記第２実施形態と同じであるが、上記サブフィールド駆動による階調制御を行わない点で第２実施形態とは異なる。
【００９８】
この第４実施形態では、制御回路３５は、各画素２５に階調に応じた電圧のデータ信号を書き込むアナログ階調制御を行う。また、制御回路３５は、各画素２５へのデータ信号の書き込みを１２０ＨＺ以上のフレーム周波数、例えば通常の６０Ｈｚの８倍である４８０Ｈｚのフレーム周波数で行うように、走査線駆動回路３３及び信号線駆動回路３４を制御するようになっている。したがって、上記第３実施形態と同様に上記作用効果（ト）を奏する。
【００９９】
［電子機器］
次に、上記各実施形態で説明した液晶表示装置の液晶表示パネル２１を用いた電子機器について説明する。液晶表示パネル２１は、図１３に示すようなモバイル型のパーソナルコンピュータに適用できる。図１３に示すパーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、液晶表示パネル２１を用いた表示ユニット７３とを備えている。この表示ユニット７３に用いた液晶表示パネル２１では、高精細でも、低消費電力でかつ明るい表示を実現することができる。
【０１００】
［変形例］
なお、この発明は以下のように変更して具体化することもできる。
・上記第１実施形態において、上述したサブフィールド駆動による階調制御に代えて、サブフィールド駆動による階調制御を次のように行う構成にも本発明は適用可能である。制御回路３５は、１フレームを同じ長さの期間（周期Ｔ）を有する２Ｎ−１個のサブフィールドに分割し、サブフィールド毎に、上記階調データに基づき各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行うように、走査線駆動回路３３及び信号線駆動回路３４を制御する。下記の表３は、一例として２３階調の表示を行う場合における８種類の階調データと、２３−１（＝７）個のサブフィールドＳＦ１〜ＳＦ７毎に行う１回目〜７回目の各選択期間で一つの画素２５に印加されるデータ信号との関係を示してある。
【０１０１】
【表３】
2004309843.tif 000005
例えば、階調データ（０００）で各画素２５に階調度０の表示をする場合、表３に示すように、サブフィールドＳＦ１（１回目の選択期間）〜ＳＦ７（７回目の選択期間）の各選択期間でＬのデータ信号のみが各画素２５に書き込まれる。また、階調データ（００１）で各画素２５に階調度１の表示をする場合、表３に示すように、サブフィールドＳＦ１でのみＨのデータ信号が書き込まれ、サブフィールドＳＦ２〜ＳＦ７の各選択期間にはＬのデータ信号が書き込まれる。以下同様に、階調データ（０１０）〜（１１１）で各画素２５に階調度２〜７の表示をする場合、表３に示すように、Ｌ又はＨのデータ信号が書き込まれるようになっている。このようなサブフィールド駆動による階調制御によって、上記第１実施形態と同様に上記作用効果（ロ）を奏することができる。
【０１０２】
・上記第１実施形態では、２３階調（２ＮのＮ＝３で、８階調）の階調表示、即ち階調度０〜階調度７の階調表示を行う構成であるが、Ｎを４の値に適宜に設定して２Ｎ階調の表示、即ち階調度０〜階調度２Ｎ−１の階調表示を行う構成にも本発明は適用される。
【０１０３】
・上記第１実施形態では、フレーム周波数を６０Ｈｚとしているが、フレーム周波数をその２倍（１２０Ｈｚ）以上とする液晶表示装置において、上記サブフィールド駆動による階調制御を行う構成にも本発明は適用可能である。この場合、各画素２５に書き込んだデータ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間が上記第１実施形態よりも更に短くなるので、さらに高精細で明るい表示を実現することができる。
【０１０４】
・上記第３及び第４実施形態では、フレーム周波数を４８０Ｈｚとしたが、これに限るものではなく、１２０Ｈｚでもよい。
・上記第１実施形態では、１フレーム毎に共通電極３０の電位を反転させるようにしているが、１水平走査期間毎にその電位を反転させるように構成する場合にも本発明は適用可能である。
【０１０５】
・上記第１実施形態では、液晶を反転駆動するのに、共通電極３０の電位を低い電位と高い電位との間で１フレーム毎に反転させるようにしているが、他の方法で液晶を反転駆動する場合にも本発明は適用可能である。
【０１０６】
・上記第１実施形態では、走査線Ｙ１〜Ｙｍを駆動するための左右２つの走査線駆動回路（Ｙドライバー）３３，３３を設けてあるが、走査線駆動回路３３を一つ設けた構成にも本発明は適用可能である。
【０１０７】
・上記各実施形態では、走査線駆動回路３３、信号線駆動回路３４及び制御回路３５は、例えば図１において素子基板２２上に内蔵されているように記載されているが、これに限るものではない。例えば、ＣＯＧでＩＣを図１の回路３３〜３５に実装してもよいし、内蔵を行わずにＴＡＢ等でＩＣを接続してもよい。また、制御回路３５は外部回路基板上に設けてもよい。
【０１０８】
・上記各実施形態では、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）型の液晶２４を用いている。しかし、液晶２４として１８０°以上のねじれ配向を有するＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）型、ＢＴＮ（Ｂｉ−ｓｔａｂｌｅ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）型、強誘電型等のメモリ性を有する双安定型、高分子分散型、ゲストホスト型等を含めて、周知なものを広く用いることができる。
【０１０９】
・上記各実施形態において、液晶２４として非メモリ形（単安定型）のものを用いるのが好ましい。メモリ形の液晶はリーク電流の影響を保持に関して受けないが、非メモリ形の液晶であるとリーク電流の影響を受けるので、液晶２４として非メモリ形のものを用いる場合に特に有効となる。
【０１１０】
・上記各実施形態で用いたＴＦＴ２６は、ａ−Ｓｉ（アモルファスシリコン：非晶質シリコン）形の薄膜トランジスタ、ｐ−Ｓｉ（ポリシリコン）形の薄膜トランジスタ、或いは、単結晶シリコン、ＳｉＧｅを用いたひずみシリコン、他の半導体材料を用いたものであってもよい。
【０１１１】
・上記各実施形態では、各画素のスイッチング素子として３端子スイッチング素子であるＴＦＴを用いているが、これに代えてＴＦＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｄｉｏｄｅ）のような２端子スイッチング素子を用いたアクティブマトリクス型液晶表示パネルにも本発明は適用可能である。なお、２端子スイッチング素子を用いる場合には、素子基板上にある各画素の画素電極と液晶を介して対向電極を対向基板側に設け、この対向電極を走査線ごと分割する。そして、素子基板上にある信号線と対向基板上にある対向電極（走査線）とが空間的に交差する個所に対応してＴＦＤのような２端子スイッチング素子を素子基板側に配置する。
【０１１２】
・上記各実施形態では、電気光学装置を液晶表示装置として説明したが、本発明はこれに限るものではなく、液晶以外の電気光学物質を用いた電気光学装置及び該電気光学装置を備えた電子機器に対しても適用可能である。例えば、本発明を有機ＥＬ素子などの発光素子を用いる電気光学装置に適用する場合、各画素に書き込む「データ信号」とは、各画素の発光素子を駆動する駆動用トランジスタのゲートに印加される電圧をいう。
【０１１３】
・液晶表示装置の液晶表示パネル２１は、図１３に示すようなパーソナルコンピュータに限らず、携帯電話、デジタルカメラ等の各種の電子機器に適用できる。
【０１１４】
・上記各実施形態において、走査線駆動回路３３は、走査線Ｙ１〜Ｙｍを順次に選択する垂直走査を、垂直走査開始時にＨｉ（Ｈレベル）の走査方向切換え信号が入力されたときには上から順に行うとともに、Ｌｏｗ（Ｌレベル）の走査方向切換え信号が入力されたときには下から順に行うようになっている。こうした構成は、本発明をプロジェクター用Ｌ／Ｖ（ライトバルブ）に適用して、スクリーンに投写する場合に有効になる。
【図面の簡単な説明】
【図１】第１実施形態に係る液晶表示装置の液晶表示パネルを示す平面図。
【図２】図１の液晶表示パネルの断面を一部破断して示す断面図。
【図３】液晶表示装置の駆動回路の電気的構成を示す概略構成図。
【図４】液晶表示パネルの電気的等価回路の一部を示す回路図。
【図５】（ａ）〜（ｈ）は階調データと画素に印加されるデータ信号の関係を示す波形図。
【図６】（ａ）〜（ｃ）は走査信号の波形図。
【図７】（ａ），（ｂ）は図６と同様の波形の一部を拡大して示す波形図で、（ｃ）は画素電圧の波形図。
【図８】第２実施形態における駆動回路の一部の等価回路を示す回路図。
【図９】（ａ）〜（ｃ）は走査信号と補正容量配線の信号を示す波形図。
【図１０】（ａ），（ｂ）は図９と同様の波形の一部を拡大して示す波形図で、（ｃ）は画素電圧の波形図。
【図１１】（ａ）〜（ｃ）は第３実施形態における走査信号の一部を拡大して示す波形図。
【図１２】（ａ）〜（ｃ）は第４実施形態における走査信号の一部を拡大して示す波形図。
【図１３】液晶表示装置を用いたパーソナルコンピュータを示す斜視図。
【図１４】従来例についての説明図。
【符号の説明】
τ，τ２…期間、Ｖ０，Ｖ１，Ｖ２…電圧、Ｔ…周期、Ｙ０，Ｙ１〜Ｙｍ…走査線、Ｃｌｃ，３１…液晶容量、ＳＦ１〜ＳＦ７…サブフィールド、Ｘ１〜Ｘｎ，３６，３７…信号線、２４…電気光学物質としての液晶、２５…画素、２６…スイッチング素子としての薄膜トランジスタ（ＴＦＴ）、２９…画素電極、３０…対向電極としての共通電極、３２…容量素子としての補正容量素子、４０…ゲート線（配線）、４１１〜４１ｍ…補正容量配線。
【図１】
2004309843.tif 000006
【図２】
2004309843.tif 000007
【図３】
2004309843.tif 000008
【図４】
2004309843.tif 000009
【図５】
2004309843.tif 000010
【図６】
2004309843.tif 000011
【図７】
2004309843.tif 000012
【図８】
2004309843.tif 000013
【図９】
2004309843.tif 000014
【図１０】
2004309843.tif 000015
【図１１】
2004309843.tif 000016
【図１２】
2004309843.tif 000017
【図１３】
2004309843.tif 000018
【図１４】
2004309843.tif 000019