(57)【要約】【課題】検査データを圧縮することにより検査効率を向上させることができる基板の異物検査装置を提供することにある。【解決手段】この発明は、基板上の各検出領域の座標値に対応してその検出領域の検出値を記憶するメモリと、欠陥が検出された座標値についてｎバイト単位（ただしｎは１以上の整数）に分割してその先頭座標値とこの先頭座標値を基準として検出値が存在する座標位置を示すビットデータとからなる座標データを生成する座標データ生成手段と、座標データにおける各検出値をビットデータが示す座標位置順あるいはその逆順に従って座標データとともに転送するデータ転送手段とを備えるものである。【選択図】      図１
2004317220.tif 000002
【特許請求の範囲】
【請求項１】
基板を走査して前記基板上に設定された所定の検出領域に従って前記検出領域における欠陥について検出する基板の異物検査装置において、
前記基板の走査位置を相対アドレスとして前記検出領域の検出値を順次記憶する所定の記憶容量のメモリと、
前記相対アドレスを前記基板の走査位置に変換する基準となる基準座標位置を記憶する座標記憶手段と、
前記基準座標位置を基準として前記検出値が存在する前記相対アドレスの位置をビットパターンに展開して前記基準座標位置と前記ビットパターンのデータとからなる座標データを生成する座標データ生成手段と、
前記座標データと前記メモリに記憶された前記検出値のデータとを受けて各前記検出値について前記基板の走査位置の座標を算出する算出手段とを備えることを特徴とする基板の異物検査装置。
【請求項２】
さらに、前記座標データとともに前記メモリに記憶された前記検出値を前記算出手段に転送するデータ転送手段を有し、
前記算出手段はデータ処理装置であり、
前記相対アドレスは、ｎバイト×ｍビット（ただしｎは１以上の整数，ｍは２以上の整数）の二次元のアドレスであって、前記基準座標位置は、前記ｍビット側の各相対アドレスに対応させてｍ個有し、前記ビットパターンは、前記ｎバイト側の相対アドレスに対応して生成される請求項１記載の基板の異物検査装置。
【請求項３】
前記基板はガラス基板であり、前記座標データ生成手段は、ｎバイト側の相対アドレスをＰ個（Ｐは２以上の整数）のブロックに分割して各ブロックにおける最大となる前記検出値が存在する前記ｎバイト側の相対アドレスの座標位置を示す前記ビットパターンのデータを生成して、前記メモリに記憶された前記検出値のうち前記ブロックの最大検出値のみが転送され、それ以外の前記検出値が間引かれる請求項２記載の基板の異物検査装置。
【請求項４】
さらに、ｎバイト側の前記相対アドレスに記憶された前記検出値の数が所定値を越えたときに検出する間引き検出手段を有し、前記メモリは、前記ｎバイト側の相対アドレスの少なくとも１ビットが間引きフラグとして使用されて前記検出手段の検出に応じてフラグが立てられ、前記座標データ生成手段は、間引きフラグがあるときに前記最大検出値が存在する座標位置について前記ビットパターンのデータを生成する請求項３記載の基板の異物検査装置。
【請求項５】
前記所定値は、ｎ×８／２である請求項４記載の基板の異物検査装置。
【請求項６】
前記ｎは２であり、ｍは１であり、Ｐは５であり、前記データ処理装置は、前記座標データと前記検出値とを前記データ転送手段から受けて各前記検出値に対応する前記走査位置を生成して、欠陥をマップ表示する請求項４記載の基板の異物検査装置。
【請求項７】
請求項１〜６項のいずれか記載の基板の異物検査装置を使用して基板を検査して表示パネルを製造する表示パネルの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、基板の異物検査装置および表示パネルの製造方法に関し、詳しくは、ＬＣＤ（液晶表示装置）、ＰＤＰ（プラズマディスプレイ装置）等のガラス基板の異物検査において、検査データを圧縮することにより検査効率を向上させることができるようなガラス基板の異物検査装置に関する。
【０００２】
【従来の技術】
半導体ＩＣの製造に使用されるマスクの基板（ガラス基板）やシリコンウエハ、あるいはＬＣＤパネル、ＰＤＰパネルに使用されるガラス板などは、表面に付着した異物や表面自身の瑕疵などの欠陥（以下この明細書では異物という）を異物検査装置により検出することが行われている。これにより製品の品質が一定以上になるよう保持されている。
特に、ＬＣＤパネル、ＰＤＰパネルでは、表示セルに対応してその表面に多数のＴＦＴ素子や電極がマトリックス状に表示セルとして形成される。その素材のガラス基板の表面に傷などの欠陥が存在すると、ＴＦＴ素子や電極の形成が良好になされず、従って基板の品質が低下するので、異物検査装置により欠陥の有無が検査されている。この表面に存在する欠陥（表面欠陥）は、ＴＦＴ素子や電極の形成に不都合である。
通常、この種のガラス基板は、矩形の形状であるので、ポリゴンミラー等によりＸ方向（基板長手方向）にラスタスキャンが行われ、Ｙ方向（基板短手方向）に基板を移動させて、ＸＹ走査が行われてガラス基板の異物検査がなされる。
この種の公知の異物検査装置として特許文献１〜特許文献３等を挙げることができる。
【０００３】
【特許文献１】
特開平５−０５２７６２号公報
【特許文献２】
特開平７−００５４０７号公報
【特許文献３】
特開平９−２５８１９７号公報
【０００４】
【発明が解決しようとする課題】
ＬＣＤパネルにしてもＰＤＰパネルにしても近年大型化が進み、表示セル数が増加する傾向にある。したがって、表示セル対応に基板の異物検査をした場合に、その検出される欠陥のデータ量は多くなる一方である。さらに、表示セル自体も微小化され、高精度な異物検査では、実際の表示セルよりも小さいセル単位での検査の要請がある。
その結果、検査効率は低下し、検査結果データは級数的に増加してデータ処理装置の検査データの記憶容量も増加する。これにより処理ロードも大きくなって、検査処理に時間がかかる問題がある。例えば、８００ｍｍ×９５０ｍｍ程度のＰＤＰパネルのガラス基板では、現在のところガラス基板１枚当たりで、１００Ｍバイトを越える欠陥データの記憶容量が必要になる。
この発明は、上記に鑑みてなされたもので、検査データを圧縮することにより検査効率を向上させることができる基板の異物検査装置を提供することにある。
【０００５】
【課題を解決するための手段】
このような目的を達成するためのこの発明の基板の異物検査装置は、  基板を走査して基板上に設定された所定の検出領域に従って検出領域における欠陥について検出する基板の異物検査装置において、
基板の走査位置を相対アドレスとして検出領域の検出値を順次記憶する所定の記憶容量のメモリと、相対アドレスを基板の走査位置に変換する基準となる基準座標位置を記憶する座標記憶手段と、基準座標位置を基準として検出値が存在する相対アドレスの位置をビットパターンに展開して基準座標位置とビットパターンのデータとからなる座標データを生成する座標データ生成手段と、座標データとメモリに記憶された検出値のデータとを受けて各検出値について基板の走査位置の座標を算出する算出手段とを備えるものである。
【０００６】
【発明の実施の形態】
このように、この発明にあっては、基板上に設定された検出領域に対応して欠陥を順次検出して各検出領域の走査位置に対応してその検出領域の検出値を相対アドレスを持つメモリに順次記憶し、さらに相対アドレスを基板の走査位置に変換する基準となる基準座標位置を記憶する。
そして、この基準座標位置を基準として検出値が存在する相対アドレスの位置をビットパターンに展開して基準座標位置とビットパターンのデータとからなる座標データを生成することで検査データを圧縮する。
これにより各欠陥検出位置の座標データを欠陥に対応させて発生させなくても済むので、記憶する処理データ量が低減し、かつ、データ転送量も低減させることができる。
走査位置に対応する絶対座標のデータ値は、検出領域が微細化されればされるほど大きくなるので、そのため、走査位置に対応する絶対座標データの読出と書込をする時間は長くなるが、この点、基準座標位置とビットパターンのデータとから元の走査座標値を算出する演算は、特定規則に従った処理ルーチンとなり、それよりも短時間の処理で済む。
その結果、検査データを圧縮することができ、データ処理装置側の欠陥データの記憶容量を低減させることができ、検査効率を向上させることができる。
【０００７】
【実施例】
図１は、この発明を適用した基板の異物検査装置の一実施例のガラス基板検査装置のブロック図、図２は、その欠陥データメモリの説明図、図３は、欠陥データのデータ転送プロトコルのフォーマットの説明図である。
図１に示すように、ガラス板の表面異物検出装置１０は、ＬＣＤパネル基板，ＰＤＰパネル基板などの被検査物であるガラス基板１のテーブルの上部に、投光系２と受光系３とが設けられている。投光系２は、半導体レーザ素子によるＳ偏光のレーザビームＴＡ（ｓ）  を発生するレーザ光源１２ａとＰ偏光のレーザビームＴＢ（ｐ）  を発生するレーザ光源１２ｂとを有している。
光照射制御回路１１は、これらレーザ光源１２ａ，１２ｂを交互に駆動し、それぞれからＳ偏光のレーザビームＴＡ（ｓ）  とＰ偏光のレーザビームＴＢ（ｐ）  を交互に発生させる。光照射制御回路１１は、データ処理装置２０により制御され、この制御に応じて前記の駆動制御を行うとともにポリゴンミラー１４の回転の制御も行う。なお、Ｐ偏光のレーザビームＴＢ（ｐ）  は、レーザビームＴＡ（ｓ）  に比較してｋ倍（＝２〜４倍）のパワーを有している。
【０００８】
ＴＡ（ｓ）  ，ＴＢ（ｐ）  の各レーザビームは、それぞれ１個のコリメートレンズ１３、ポリゴンミラー１４およびレンズ１５を経てミラー１７に照射される。各レーザビームは、これら光学系により順次に共通にコリメートと角度掃引および集束がなされる。その結果としてガラス基板１の表面（画素等形成面）に光スポット（検査領域）が形成され、それぞれが表面を走査する。集束されたレーザビームＴＢ（ｐ）  は、２枚のミラー１６ａ，１６ｂにより方向変換されてガラス基板の表面に対して２０°前後の投光角度（仰角）で投射される。レーザビームＴＡ（ｓ）  は、ミラー１７により方向変換されて７０°前後の投光角度（仰角）で投射され、ガラス基板１の表面のレーザビームＴＡ（ｓ）  と同一直線上を走査する。このような走査のために、レーザ光源１２ａ，  １２ｂの交互の駆動の周期とポリゴンミラー１４の回転速度は、光照射制御回路１１の制御により同期が採られる。
【０００９】
この走査により得られるそれぞれのレーザビーム照射時の異物からの散乱光は、ガラス基板１の表面に対して１０°前後の受光角度（仰角）をなす受光系３により受光される。そして、そのオプチカルファイバのバンドル３１により集光され、集光された光がその光電変換素子３２に与えられる。これにより受光された光は電気信号に変換される。その結果、ＰＭＴ（フォトマルチプライヤ）等の光電変換素子３２から受光量に応じた検出電圧が出力される。この検出電圧を光照射制御回路１１のレーザ光源の駆動制御のタイミングに応じて検出電圧ＲＡと検出電圧ＲＢとしてプリアンプ３３、閾値Ｖｔｈに応じてノイズを除去した検出信号を発生するアンプ３４を介してＡ／Ｄ変換回路（Ａ／Ｄ）４がサンプリングする。Ａ／Ｄ４のサンプルタイミングは、クロック発生回路９からのクロックＣＬＫを受けて、ガラス基板１上に設定される検出する領域（検出セル）に対応して行われ、光照射制御回路１１と同様にデータ処理装置２０により制御される。
なお、ここでは、Ｓ偏光のレーザビームＴＡ（ｓ）  とＰ偏光のレーザビームＴＢ（ｐ）  を交互に発生させているが、このような偏光光ではなく、単一レーザ光が照射光として用いられる場合もある。この場合には検出電圧は、１つになる。
検出電圧ＲＡと検出電圧ＲＢとの２個の場合も検出電圧が１個の場合もそれぞれの信号処理は同じであるので、以下では、検出電圧を１個として説明する。
【００１０】
各レーザビームの照射に対応してＡ／Ｄ４により変換された検出電圧値は、欠陥データメモリ５にクロックＣＬＫに応じて記憶される。
欠陥データメモリ５は、走査位置に対応して二次元の相対アドレスの記憶位置を持っていて、クロック発生回路９からクロックＣＬＫを受ける。
相対アドレスは、図２に示すように、相対ｘ座標１６ビット（＝２バイト）×相対ｙ座標５ビット（５列）であり、これらアドレス指定により各アドレス位置に各検出領域の検出値を記憶する。これらアドレス位置の記憶は、ガラス基板１の走査位置に対して相対的な位置であり、かつ、ガラス基板１を走査領域対応にブロックに分割した各ブロックに対応している。
欠陥データメモリ５は、各ブロックに対応する記憶容量のメモリを１バンクとして２バンク構造のメモリ５ａ，５ｂからなる。
メモリ５ａ，５ｂの一方のメモリの最終アドレスまでデータが記憶されると他方のメモリに切換えられて、これらメモリは交互に使用される。そして、メモリ５は、メモリ５ａ，５ｂのバンク切換えを行ったときには、バンク切換信号Ｃをコントローラ６とビットパターン座標データ生成回路８とに送出する。
欠陥データメモリ５に記憶された検出値は、ビットパターン座標データとともにコントローラ６により読出されてデータ処理装置２０に転送される。
データ処理装置２０は、ＭＰＵ２１とメモリ２２、そしてＣＲＴディスプレイ２３、インタフェース等を有していて、これらが相互にバス接続されている。
メモリ２２には、欠陥座標算出プログラム２２ａと異物マップ表示プログラム２２ｂが格納されている。このデータ処理装置２０は、欠陥データメモリ５のビットパターン座標データからガラス基板１の走査位置に対応する絶対座標位置を各検出値に対応して算出して、検出欠陥を異物マップとしてＣＲＴディスプレイ２３に表示する。
【００１１】
ここで、Ａ／Ｄ４の各ビットは、欠陥データメモリ５へ送出されるとともに検出データ間引信号発生回路７に入力される。検出個数が８個以上となったときには、検出データ間引信号発生回路７は間引信号Ｍを発生する。
検出データ間引信号発生回路７は、Ａ／Ｄ４の出力をパラレスに受けるオア回路７ａと、このオア回路７ａがオールビット“０”でないとき、欠陥検出ビット“１”を発生してカウンタ７ｂをクロック発生回路９からのクロックＣＬＫに応じてインクリメントする。そして、カウンタ７ｂは、カウント値が８になったときにカウントアップ信号を間引信号Ｍとして発生して欠陥データメモリ５に送出する。この間引信号Ｍは、欠陥データメモリ５に入力されて１ビットのフラグとしてこれに記憶される。そして、１６クロックでカウンタ７ｂは、“０”クリアされる。
カウンタ７ｂは、図２の欠陥データメモリ５の相対ｘ座標の一列分の検出値の記憶が完了したときにクリアされ、次の列のカウントに移る。さらに、カウンタ７ｂの値は、コントローラ６が欠陥データメモリ５のデータをデータ処理装置２０に転送した後にコントローラ６によりリセットされる。
ビットパターン座標データ生成回路８は、欠陥データメモリ５のバンクメモリ５ａ，５ｂのそれぞれ各相対ｙ座標における相対ｘ座標の各アドレス位置を相対ｘ座標０の位置を最上位ビットとして欠陥の検出値がある座標位置を示すビットパターンを生成する。
さらに、各相対ｙ座標の先頭位置（０，ｉ）（ただし、ｉ＝０〜４）の相対アドレスに対応する絶対ＸＹ座標位置（走査位置）を生成して、これと前記ビットパターンの座標データとからなる座標データを生成する。
さらに、ビットパターン座標データ生成回路８は、欠陥データメモリ５のバンクメモリ５ａ，５ｂの一列に欠陥検出値があるときにのみ、前記の座標データを生成し、検出値がないときには、コントローラ６に対して転送データなしの動作をする。
【００１２】
具体的に説明すると、ビットパターン座標データ生成回路８は、先頭座標生成回路８ａと、相対ｘ座標パターン生成回路８ｂ、そして検出データ間引回路８ｃとからなる。先頭座標生成回路８ａは、欠陥データメモリ５の１６×５ビットの相対アドレスを相対ｘｙ座標として、各相対ｙ座標を先頭とし、先頭位置にある欠陥データの絶対ＸＹ座標（基板の走査位置の座標）を生成する。先頭座標生成回路８ａは、欠陥検出値が存在するときに、先頭相対座標からの相対ｘ座標位置を２バイトのデータのビット位置として表すビットパターンデータを発生する。検出データ間引回路８ｃは、欠陥データメモリ５を参照して間引信号Ｍが発生しているときに、相対ｘ座標の１６ビットのデータを５つのブロックに分割して各ブロックの最大検出値（図２（ｂ）参照）を欠陥検出値として選択して相対ｘ座標パターン生成回路８ｂに選択した欠陥位置に対応するビットパターンを発生させる。
なお、間引信号Ｍは、欠陥データメモリ５においてＬＳＢを“１”として記憶される。
【００１３】
以下、このような欠陥データメモリ５とビットパターン座標データ生成回路８との関係を図２を参照して具体的に説明する。
図２において、縦が相対ｙ座標であり、横が相対ｘ座標である。そしてＬＳＢは間引信号Ｍのビットである。各座標位置には、欠陥の大きさに応じて検出値が数値として記憶されている。
先頭座標生成回路８ａは、欠陥データメモリ５の相対ｘｙ座標（０，０）に対応する走査位置を示す絶対座標（Ｘ０，Ｙ０）を光照射制御回路１１から走査位置に対応して受けていてメモリ切換信号Ｃに応じてレジスタ８１にそれをラッチして記憶する。そして、このレジスタ８１の絶対座標値（Ｘ０，Ｙ０）から図２の１列から５列までの先頭位置の相対座標（０，０），（０，１），（０，２）…（０，４）の絶対座標（ガラス基板１の走査位置）を先頭座標値として算出してレジスタ８２にそれぞれ記憶する。
例えば、現在、ラッチされた絶対座標が（Ｘ０，Ｙ０）であるとすると、これに対して走査位置の座標は、相対座標（０，０）の先頭座標が（Ｘ０，Ｙ０）であり、（０，１）が（Ｘ０，Ｙ０＋１）であり、（０，２）が（Ｘ０，Ｙ０＋２）…（０，４）が（Ｘ０，Ｙ０＋４）となる。
【００１４】
相対ｘ座標パターン生成回路８ｂは、欠陥データメモリ５の第１列目の先頭が（０，０）の座標位置では、欠陥データがないので、コントローラ６から座標データの要求信号を受けてもビットパターンを発生しない。このときには、コントローラ６は転送動作に入らない。
欠陥データメモリ５の第２列目の先頭が（０，１）の座標位置では、５個の欠陥データがあるので、相対ｘ座標のビットパターンは、４ビット単位の１６進データとして、上位ビット側から“１０１２  ００００  ０１００  ０１００”のデータを生成する。なお、ＬＳＢは、間引信号Ｍのデータが割り当てられていて、第２列目では、欠陥データ数が８未満であるので、これは“０”である。言い換えれば、間引信号Ｍはこのとき発生していない。そこで、検出データ間引回路８ｃの検出値の選択動作はなく、各相対アドレスに記憶された検出値は、すべてコントローラ６により読出され、この読出された検出値とともに生成された座標データがデータ処理装置２０に転送される。
【００１５】
欠陥データメモリ５の第３列目の先頭が（０，２）の相対座標位置では、９個の欠陥データがあるので、間引信号Ｍが発生して欠陥データメモリ５のこの列のＬＳＢが“１”となっている。そこで、検出データ間引回路８ｃが動作してこれにより各ブロックの最大値が選択される。ここでは、相対ｘ座標のパターンデータ全体が２バイト構成であり、このうち欠陥につての座標データは１５ビットであるので、各ブロックを３ビット単位として５分割している。
そこで、図２（ｂ）に示すように、各ブロックの最大値データを上位ビット側から採ると、３列目では、“５０”，“１２５”，“２００”，“１５０”の４個となり、９個の検出データが４個に間引かれる。その結果、相対ｘ座標パターン生成回路８ｂが発生する相対ｘ座標のビットパターンは、選択された欠陥データに応じて、“００１０  ０００１  ０００１  ０１０１”となる。なお、ＬＳＢは間引信号Ｍがあるので“１”となる。
【００１６】
このようにしてビットパターン座標データ生成回路８により生成された欠陥データの座標データは、コントローラ６の制御により取出されて、コントローラ６を介して欠陥データメモリ５からビットパターンに従って各検出値が読出される。そして読出された検出値とともに図３のプロトコルフォーマットでデータ処理装置２０へ転送される。なお、コントローラ６は、ビットパターン座標データ生成回路８から受けたビットパターンデータのＬＳＢが“１”のときには、受けたビットパターンに対応して検出値を間引き読出しをする。
欠陥データメモリ５の２つのバンクメモリ５ａ，５ｂのうち１つに欠陥データの記憶が完了すると、メモリ切換信号Ｃが発生してこれをコントローラ６が受けるので、これをコントローラ６が受けて、欠陥データメモリ５の１列目から順に先頭座標生成回路８ａが発生した先頭絶対座標とビットパターンのデータをビットパターン座標データ生成回路８から受けて、これに従って読出した欠陥データメモリ５の一列分の検出値のデータと座標データとを図３のフォーマット６０に従って組立てて順次データ処理装置２０に転送していく。
図３は、そのデータ転送フォーマット６０の説明図であって、先頭にデータ内容フラグ欄６１、次にスタートビット欄６２、先頭Ｘ座標欄６３，先頭Ｙ座標６４、ビットパターンデータｐｔ（１６ビット）６５，検出データの個数欄６６とからなる。
なお、ビットパターンデータｐｔは、間引きがある場合には後ろ２バイトのＬＳＢが“１”となっている。
【００１７】
ここで、フォーマット６０で転送される２列目の転送データについて説明すると、スタートビットを“００  ００”として、“００  ００，００  ００，００  ０１，Ｂ０  ４４，Ｂ０  ４４，０Ａ  ４Ｂ，６４  ５５  ３Ｃ”になる。
一方、３列目の転送データは、図３（ｃ）に示すように、スタートビットを“００  ００”として、“００  ００，００  ００，００  ０２，Ａ３  ＤＤ，２１  １５，３２  ７Ｄ，Ｃ８  ９６”になる。
データ処理装置２０では、このデータを受けて、各先頭座標値（Ｘ０，Ｙ０）〜（Ｘ０，Ｙ０＋４）とビットパターンデータｐｔとから各欠陥値が得られた絶対ＸＹ座標（走査位置）を、ＭＰＵ２１が欠陥座標算出プログラム２２ａを実行してこれにより算出して、ＭＰＵ２１が異物マップ表示プログラム２２ｂを実行して、それを表示データに展開して、例えば、ＣＲＴディスプレイ２３に欠陥値を輝度（それに対応する色）で走査上の座標位置にマップ表示する。
なお、このとき、欠陥データメモリ５の相対ｘ座標に記憶された欠陥検出値が８個以上あるときには、検出値が間引かれて最大値に制限される。しかし、このようにしても、８個以上ある場合個数は多くはなく、それが最大値となっているので不良判定などの場合に実質的に問題が生じない。なお、前記の８個は、一例であって、検査対象と不良判定の関係に応じて、この値は、適宜選択するものである。
【００１８】
以上説明してきたが、実施例では、欠陥データメモリは、２バイト×５ビットの相対アドレスを有するメモリを挙げているが、これは、ｎバイト×ｍビット（ただしｎは１以上の整数，ｍは２以上の整数）の二次元のアドレスのメモリであればよい。
また、実施例では、検出値とその絶対座標位置のデータ生成について、コントローラ６と、検出データ間引信号発生回路７、そしてビットパターン座標データ生成回路８としてハードウエア回路として構成しているが、Ａ／Ｄ４の信号を直接データ処理装置２０が受けて、検出データとそのときの座標とを読込んで内部メモリに相対アドレスとして一旦記憶しておき、データ処理をするようにすれば、これらの各回路は、データ処理装置２０におけるプログラム処理において実現することができる。
【００１９】
【発明の効果】
以上の説明のとおり、この発明にあっては、基板上に設定された検出領域に対応して欠陥を順次検出して各検出領域の走査位置に対応してその検出領域の検出値を相対アドレスを持つメモリに順次記憶し、さらに相対アドレスを基板の走査位置に変換する基準となる基準座標位置を記憶する。
そして、この基準座標位置を基準として検出値が存在する相対アドレスの位置をビットパターンに展開して基準座標位置とビットパターンのデータとからなる座標データを生成することで検査データを圧縮する。
これにより各欠陥検出位置の座標データを欠陥に対応させて発生させなくても済むので、記憶する処理データ量が低減し、かつ、データ転送量も低減させることができる。
その結果、検査データを圧縮することができ、データ処理装置側の欠陥データの記憶容量を低減させることができ、検査効率を向上させることができる。
【図面の簡単な説明】
【図１】図１は、この発明を適用した基板の異物検査装置の一実施例のガラス基板検査装置のブロック図である。
【図２】図２は、その欠陥データメモリの説明図である。
【図３】図３は、欠陥データのデータ転送プロトコルのフォーマットの説明図である。
【符号の説明】
１…ガラス基板、２…投光系、３…受光系、
４…Ａ／Ｄ変換回路（Ａ／Ｄ）、５…欠陥データメモリ、
６…コントローラ、７…検出データ間引信号発生回路、
８…ビットパターン座標データ生成回路、
８ａ…先頭座標生成回路、
８ｂ…相対ｘ座標パターン生成回路、
８ｃ…検出データ間引回路、９…クロック発生回路、
１０…表面異物検出装置、１１…光照射制御回路、
１２ａ，１２ｂ…レーザ光源、
１３…コリメートレンズ、
１４…ポリゴンミラー、１７…ミラー、
１５…レンズ、１６ａ，１６ｂ…ミラー、
２０…データ処理装置、２２ａ…欠陥座標算出プ
ログラム、  ２２ｂ…異物マップ表示プログラム。
【図１】
2004317220.tif 000003
【図２】
2004317220.tif 000004
【図３】
2004317220.tif 000005