(57)【要約】【課題】ヒューズ切断のミスをなくし、救済処理の精度を向上させる。【解決手段】形成された複数の回路の一部に不良が検出された場合に、回路を切り換えて良品とする救済処理を行なう半導体装置の製造方法において、救済処理装置に入力されたテストデータを回路情報と照合し、不良の回路をオフにするために必要なヒューズを特定し、代替となる回路をオンにするために必要なヒューズを特定し、救済処理装置に内蔵されたプログラムによって、配置データから前記特定したヒューズの物理的な座標位置を読み出して、読み出した座標位置データに基づいて前記ヒューズを切断する。このため、従来ヒューズ番号からその物理的な位置を特定するために作成した座標一覧ファイルの作成が不要になり、従来人手によって行なわれていたデータ入力のミス或いはデータ転送時の操作ミスによる誤変換等の人為的な要因による不良の発生を防止することができる。【選択図】　　　　図１
2004128289.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置に形成された複数の回路の一部に不良が検出された場合に、回路を切り換えて良品とする救済処理を行なう救済処理装置において、
前記救済処理装置にはヒューズの物理的な座標位置を読み出すプログラムを内蔵し、救済処理装置に入力されたテストデータを回路情報と照合し、不良の回路をオフにするために必要なヒューズを特定し、代替となる回路をオンにするために必要なヒューズを特定し、前記内蔵されたプログラムによって、配置データから前記特定したヒューズの物理的な座標位置を読み出して、読み出した座標位置データに基づいて前記ヒューズを切断することを特徴とする救済処理装置。
【請求項２】
形成された複数の回路の一部に不良が検出された場合に、回路を切り換えて良品とする救済処理を行なう半導体装置の製造方法において、
救済処理装置に入力されたテストデータを回路情報と照合し、不良の回路をオフにするために必要なヒューズを特定し、代替となる回路をオンにするために必要なヒューズを特定し、救済処理装置に内蔵されたプログラムによって、配置データから前記特定したヒューズの物理的な座標位置を読み出して、読み出した座標位置データに基づいて前記ヒューズを切断することを特徴とする半導体装置の製造方法。
【請求項３】
前記回路が記憶回路であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記ヒューズをレーザ照射によって切断することを特徴とする請求項２又は請求項３に記載の半導体装置の製造方法。
【請求項５】
前記配置データとなるＣＡＤデータにヒューズ認識レイヤを加えることを特徴とする請求項２乃至請求項４の何れか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、救済処理装置或いはそれを用いた半導体装置の製造方法に関し、特に、ヒューズの切断によって救済処理を行なう半導体装置の製造方法に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
例えばＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）等の半導体記憶装置では、単一の半導体チップに同種の記憶回路が多数形成されているが、規格に適合する容量の記憶回路に加えて予備の冗長回路を形成し、形成された記憶回路の一部に不良が生じた場合に、この冗長回路と不良の回路とを切り換えることによって、半導体チップ全体として規格に適合した良品とする救済処理が行なわれている。
【０００３】
こうした救済処理では、メモリテストによって検出された不良の回路をオフにして、代替となる回路をオンにするが、こうした回路のオン・オフは、メモリテストの結果から入力された情報に基づいて、所定のヒューズをレーザ照射等によって切断させて行なっている。
【０００４】
この救済処理を行なう装置では、メモリテストの結果として入力される情報は回路上の情報であり、その情報に基づいて切断されるヒューズ番号が決定されるが、このヒューズ番号は、例えばアルファベット及び数字を組み合わせたヒューズの識別符号に過ぎず、レーザ照射を行なう半導体チップ上の物理的な位置の情報ではない。
【０００５】
このため、実際にヒューズの切断を行なうには、ヒューズ番号からその物理的な位置を特定する座標一覧ファイルを予め作成し、この座標一覧ファイルを用いて、切断するヒューズのヒューズ番号から半導体チップ上の物理的な座標位置を特定した後にレーザ照射による切断を行なっている。
【０００６】
【発明が解決しようとする課題】
従来、この座標一覧ファイルの作成は、人手によって行なわれており、データ入力のミス或いはデータ転送時の操作ミスによる誤変換等の人為的な要因によって、誤った座標位置にレーザが照射されてヒューズ切断が正しく行なわれず、救済処理の失敗による不良の発生が多発していた。こうした救済処理では、メモリ容量の拡大に伴ってヒューズの数が増加するため、容量の増加につれてミスの発生する確率が高くなり、加えて座標一覧ファイルの作成作業に要する時間も増加している。
【０００７】
【特許文献１】
特開平２０００‐２６０８７８号公報（第３−４頁）
このため、前記特許文献１にはこの座標一覧ファイルの作成を自動化する技術が記載されている。しかしながらこの技術では、例えば同容量同規格の記憶装置でも設計変更等によってヒューズの配置が変更された場合に、こうした変更のたびに座標一覧ファイルの作成を行なわなければならず、加えて座標一覧ファイルが複数になるため管理が煩雑になるという問題がある。
【０００８】
本発明の課題は、これらの問題点を解決し、ヒューズ切断のミスをなくし、救済処理の精度を向上させることが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体装置に形成された複数の回路の一部に不良が検出された場合に、回路を切り換えて良品とする救済処理を行なう救済処理装置において、前記救済処理装置にはヒューズの物理的な座標位置を読み出すプログラムを内蔵し、救済処理装置に入力されたテストデータを回路情報と照合し、不良の回路をオフにするために必要なヒューズを特定し、代替となる回路をオンにするために必要なヒューズを特定し、前記内蔵されたプログラムによって、配置データから前記特定したヒューズの物理的な座標位置を読み出して、読み出した座標位置データに基づいて前記ヒューズを切断する。
【００１０】
また、形成された複数の回路の一部に不良が検出された場合に、回路を切り換えて良品とする救済処理を行なう半導体装置の製造方法において、救済処理装置に入力されたテストデータを回路情報と照合し、不良の回路をオフにするために必要なヒューズを特定し、代替となる回路をオンにするために必要なヒューズを特定し、救済処理装置に内蔵されたプログラムによって、配置データから前記特定したヒューズの物理的な座標位置を読み出して、読み出した座標位置データに基づいて前記ヒューズを切断する。
【００１１】
上述した本発明によれば、切断するヒューズの物理的な座標位置を配置データから直接特定することができるので、従来ヒューズ番号からその物理的な位置を特定するために作成した座標一覧ファイルの作成が不要になり、従来人手によって行なわれていたデータ入力のミス或いはデータ転送時の操作ミスによる誤変換等の人為的な要因による不良の発生を防止することができる。
【００１２】
加えて、設計変更等によってヒューズの配置が変更された場合でも容易に対応することが可能であり、製品ごとに回路データ及びＣＡＤデータの管理は既に行なわれているため、データの管理が煩雑になることもない。
【００１３】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１４】
【発明の実施の形態】
図１は本実施の形態の半導体装置の製造方法における救済処理のフローを示し、図２には救済処理の行なわれる半導体チップの平面図を示し、図３には本実施の形態に用いられる救済処理装置の概略構成を示す。
【００１５】
ＤＲＡＭ等の記憶装置或いは記憶回路及びＭＰＵ等の論理回路が混載された半導体装置では、記憶回路の単位となるメモリセルが規定の動作をするか否かを試験するメモリテストが行なわれている。メモリテストは、メモリセルに規定の条件でデータが書き込めるか、また書き込んだデータが規定された条件で読み出されるかを調べるものである。
【００１６】
メモリテストでは、各種のテストパターン、或いは、各種のパラメータを変えた測定条件をテストプロセッサから測定ユニットに送信し、テストプロセッサからの指示によって、測定ユニットが測定を行ない、試験の結果はテストプロセッサに送られ、各メモリセルの合否がテストデータとして出力され記録媒体に保存される。
【００１７】
形成された記憶回路の一部に、こうした測定によって不良が検出された場合には、救済処理装置によって、メモリテストの結果から入力された情報に基づいて、不良の回路と冗長回路とを切り換えて、半導体チップ全体として規格に適合した良品とする救済処理が行なわれる。この救済処理では、メモリテストによって検出された不良の回路をオフにして、代替となる回路をオンにする。
【００１８】
図２に示す半導体チップ１では、４分割されたメモリマット２の夫々に冗長回路を含む複数の記憶回路が形成され、メモリマット２の外周に半導体チップ１の外部端子となるパッド３が形成されており、メモリテスト及び救済処理は、こうした半導体チップが複数一括して形成されたウェハの状態で行なわれる。
【００１９】
各メモリマット２間には、図中の部分拡大図に示すように救済処理用のヒューズ４が複数形成されたヒューズセル５が配置されており、前記回路のオン・オフは、所定のヒューズ４の切断部４ａをレーザ照射等によって切断して、ヒューズ４の両端部４ｂに内部配線によって夫々接続されている回路の導通を絶つことによって回路の切り換えを行なっている。
【００２０】
図３に示す本実施の形態に用いられる救済処理装置では、先ずこのテストデータを救済処理装置の制御部６に入力し、入力されたメモリテストの結果を回路情報と照合し、救済プログラムによって、不良のセルが含まれているためにオフとする代替回路を特定し、その回路をオフにするために必要な切断ヒューズ番号を特定する。同時に不良回路の代替となる回路を選択し、その回路をオンにするために必要な切断ヒューズ番号を特定する。
【００２１】
制御部には、ＣＡＤ（Ｃｏｍｐｕｔｅｒ　Ａｉｄｅｄ　Ｄｅｓｉｇｎ）の配置データからそのヒューズ番号の物理的な座標位置を読み出す読み出しプログラムが内蔵されており、切断を行なうヒューズ番号が特定されると、ＣＡＤの配置データからそのヒューズ番号の物理的な座標位置を特定し、特定した座標位置データに基づいて、切断するヒューズの順番及び夫々の座標位置を特定した救済処理データを作成する。
【００２２】
そして、作成した救済処理データに基づいて、制御プログラムに従い照射部７によってレーザ照射を行ない所定のヒューズを切断する。救済処理が行なわれることによって、不良のセルが発見された半導体チップが全体として規格に適合した良品となり、以降の工程に送られこの半導体チップに分離するダイシング、リードフレーム或いはベース基板等に接続するボンディングを経てレジン等の樹脂で被覆する樹脂封止をして製品化される。
【００２３】
本発明では、従来ヒューズ番号からその物理的な位置を特定するために作成した座標一覧ファイルの作成を行なわず、切断するヒューズの配置データから物理的な座標位置を特定する。
【００２４】
このため、設計変更等によってヒューズの配置が変更された場合でも、変更のたびに座標一覧ファイルの作成を行なう必要はなく、製品ごとに回路データ及びＣＡＤデータの管理は既に行なわれているため、データの管理が煩雑になることもない。
【００２５】
また、ヒューズ番号からその座標位置を特定する作業が自動化されているため、従来人手によって行なわれていたデータ入力のミス或いはデータ転送時の操作ミスによる誤変換等の人為的な要因による不良の発生を防止することができる。
【００２６】
なお、本実施の形態に用いるＣＡＤデータでは、マスクパターン等の実際に作成されるパターンデータのほかに認識層が設定され、夫々のデータごとにレイヤを設定したレイヤ構成となっているが、その中の１つのレイヤとしてヒューズ認識レイヤを予め設定しておき、このヒューズ認識レイヤでヒューズ番号とその物理的な位置との関係を明記しておくことによって、ヒューズ番号と物理的な座標位置との特定を迅速化することができる。
【００２７】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００２８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、切断するヒューズの物理的な座標位置を配置データから直接特定することができるという効果がある。
（２）本発明によれば、上記効果（１）により、従来ヒューズ番号からその物理的な位置を特定するために作成した座標一覧ファイルの作成が不要になるという効果がある。
（３）本発明によれば、上記効果（２）により、設計変更等によってヒューズの配置が変更された場合でも容易に対応することができるという効果がある。
（４）本発明によれば、上記効果（１）により、製品ごとに回路データ及びＣＡＤデータの管理は既に行なわれているため、データの管理が煩雑になることもないことができるという効果がある。
（５）本発明によれば、上記効果（２）により、従来人手によって行なわれていたデータ入力のミス或いはデータ転送時の操作ミスによる誤変換等の人為的な要因による不良の発生を防止することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態である救済処理のフローを示す図である。
【図２】本発明の一実施の形態である救済処理を行なう半導体チップを示す平面図である。
【図３】本発明の一実施の形態である救済処理に用いられる救済処理装置を示す概略構成図である。
【符号の説明】
１…半導体チップ、２…メモリマット、３…パッド、４…ヒューズ、４ａ…切断部、４ｂ…両端部、５…ヒューズセル、６…制御部、７…照射部。
【図１】
2004128289.tif 000003
【図２】
2004128289.tif 000004
【図３】
2004128289.tif 000005