(57)【要約】【課題】ボンディングワイヤの長さを可能な限り短くしてリード端子から半導体素子までの線路長を短くして伝送損失を最小限に抑え、またメタライズ配線層におけるボンディング位置をメタライズ配線層の位置ずれに対応してずらす必要がないものとすること。【解決手段】入出力端子７の平板部７ａの上面に一辺側から他辺側に形成された複数のメタライズ配線層１２のうち中央部のものが、枠体２内側の一辺側で一辺に対して略直交するとともにその延長線が載置部１ａの略中心からはずれている直交部１２ａと、直交部１２ａから立壁部７ｂにかけて斜めに伸びるとともにその延長線が載置部１ａの略中心に向かっている傾斜部１２ｂとから成る。【選択図】　図２
2004031820.tif 000002
【特許請求の範囲】
【請求項１】
上側主面の中央部に半導体素子が載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように取着され、側部の上面側に切欠き部が形成された金属製の枠体と、上面の一辺側から対向する他辺側にかけて形成された複数のメタライズ配線層を有する誘電体から成る略四角形の平板部および該平板部の上面に前記複数のメタライズ配線層の一部を間に挟んで接合された誘電体から成る立壁部から構成されるとともに前記一辺側を前記枠体の内側に位置させて前記切欠き部に嵌着された入出力端子とを具備しており、前記複数のメタライズ配線層のうち中央部に位置するものが、前記枠体内側の前記一辺側でその一辺に対して略直交するとともにその延長線が前記載置部の略中心からはずれている直交部と、該直交部から前記立壁部にかけて斜めに伸びるとともにその延長線が前記載置部の略中心に向かっている傾斜部とから成ることを特徴とする半導体素子収納用パッケージ。
【請求項２】
請求項１記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩ，ＩＣ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子を収容するための半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いた半導体装置に関する。
【０００２】
【従来の技術】
従来の光半導体素子を収納するための半導体素子収納用パッケージ（以下、半導体パッケージともいう）を図３，図４に示す。これらの図において、１０１は基体、１０２は枠体、１０４は半導体素子、１０７は入出力端子、１０８はシールリングである。これら基体１０１、枠体１０２、蓋体１０３、入出力端子１０７、シールリング１０８とで、半導体素子１０４を半導体パッケージ内に収容する容器が主に構成される。
【０００３】
基体１０１は、その上側主面の中央部に半導体素子１０４を載置する載置部１０１ａを有し、載置部１０１ａには半導体素子１０４がペルチェ素子等の基台１０５を介して金（Ａｕ）−シリコン（Ｓｉ）ロウ材等の接着剤により接着固定されるものであり、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）合金等の金属から成る。
【０００４】
枠体１０２は、基体１０１の上側主面の外周部に載置部１０１ａを囲繞するように、銀（Ａｇ）ロウ等のロウ材のプリフォームを介して接合され、側部の上面に入出力端子１０７を嵌着するための切欠き部から成る取付部１０２ａが形成されたものであり、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属から成る。
【０００５】
入出力端子１０７は、アルミナ（Ａｌ２Ｏ３），窒化アルミニウム（ＡｌＮ），ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）等のセラミックスから成り、枠体１０２の内外に突出する平板部１０７ａと枠体１０２に嵌着される立壁部１０７ｂとを有しており、半導体パッケージの内外を導出するようにモリブデン（Ｍｏ）−マンガン（Ｍｎ），タングステン（Ｗ）等から成る金属ペーストを焼結したメタライズ配線層１１２が平板部１０７ａの上面に被着されて半導体素子１０４と外部電気回路基板とを電気的に接続する。また、入出力端子１０７は、枠体１０２の取付部１０２ａにＡｇロウ等のロウ材で嵌着される。
【０００６】
リード端子１１６は、入出力端子１０７のメタライズ配線層１１２にＡｇロウ等のロウ材を介して接合され、外部電気回路と入出力端子１０７との高周波信号の入出力を行うものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る。
【０００７】
シールリング１０８は、枠体１０２の上面にＡｇロウ等のロウ材のプリフォームを介して接合され、枠体１０２とともに入出力端子１０７を挟持するものであり、上面に蓋体１０３をシーム溶接等により接合するための接合媒体として機能する。シールリング１０８と枠体１０２とを接合するためのロウ材のプリフォームは、ロウ材が溶融した際に毛細管現象によって、取付部１０２ａの内周側面と入出力端子１０７との間に流れ込むことによって、入出力端子１０７が取付部１０２ａにＡｇロウ等のロウ材で嵌着接合される。
【０００８】
光ファイバ固定部材（以下、固定部材ともいう）１０９は、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属から成り、例えばＦｅ−Ｎｉ合金のインゴットをプレス加工により所定の筒状に成形することによって製作される。また、固定部材１０９は、光ファイバ１１０を挿通可能な貫通孔を有する筒体であり、枠体２内側の端部（載置部１０１ａ側の端部）がサファイアやガラス等の透光性材料から成る窓部材１１１で塞がれており、枠体２外側の端部の開口から光ファイバ１１０の一端が挿通固定される。光ファイバ１１０は、その端部に金属製フランジ１１０ａをＹＡＧレーザ溶接法等によって固定部材１０９に溶接することにより枠体１０２に固定され、これにより光ファイバ１１０を介して内部に収容する半導体素子１０４と外部との光信号の授受が可能となる。
【０００９】
また、メタライズ配線層１１２の枠体１０２外側の部位には、外部電気回路との高周波信号の入出力を行うために、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成るリード端子１１６がＡｇロウ等のロウ材で接合され、メタライズ配線層１１２の枠体１０２内側の部位には、半導体素子１０４と電気的に接続するためのボンディングワイヤ１１４が接合される。
【００１０】
従来、複数のメタライズ配線層１１２は、図４のように直線状に形成されていた。リード端子１１６と半導体素子１０４はそれぞれ電気特性や機械特性を考慮したうえで最適な位置に配置されるが、それらを接続するメタライズ配線層１１２を平板部１０７ａの枠体１０２内側の辺に略直交する直線状として形成し、これにより入出力端子１０７に形成されたメタライズ配線層１１２をほぼ最短の長さとすることができ、メタライズ配線層１１２を伝送する高周波信号の伝送損失を最小限に抑えることができる。
【００１１】
そして、基体１０１の載置部１０１ａに半導体素子１０４を基台１０５を介して接着固定し、半導体素子１０４の電極をボンディングワイヤ１１４を介してメタライズ配線層１１２に接続する。次に、枠体１０２の上面に蓋体１０３を接合し、基体１０１と枠体１０２と入出力端子１０７とシールリング１０８と蓋体１０３とから成る容器内部に、半導体素子１０４および基台１０５を気密に収容する。最後に、枠体１０２に設けられた固定部材１０９に光ファイバ１１０の一端を挿通し、これを半田等の接着剤やレーザ溶接によって接合して光ファイバ１１０を枠体１０２に固定することによって、最終製品としての半導体装置となる。そして、光ファイバ１１０を介して内部に収容する半導体素子１０４と外部との光信号の授受が可能となる。
【００１２】
このように、複数のメタライズ配線層１１２をほぼ最短の長さとすることにより、入出力端子１０７に入出力される高周波信号の伝送損失を小さくすることができる。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージにおいては、リード端子１１６の配置は外部電気回路基板の回路に応じて適宜配置されるが、リード端子１１６と半導体素子１０４とを接続する複数のメタライズ配線層１１２を平板部１０７ａの枠体１０２内側の辺に略直交する直線状として一律に形成すると、複数のメタライズ配線層１１２のうち中央部に位置するものの場合、半導体素子１０４に近接しているにもかかわらず、直線状となっているため枠体１０２内側の端部から半導体素子１０４までの距離が比較的大きくなるものがある。その場合、メタライズ配線層１１２と半導体素子１０４とを電気的に接続するボンディングワイヤ１１４の長さが長くなり、リード端子１１６から半導体素子１０４までの高周波信号が伝送する線路長が長くなって、反射損失や透過損失等の伝送損失が大きくなる傾向があった。
【００１４】
また、平板部１０７ａの上面に対するメタライズ配線層１１２の形成位置が、平板部１０７ａの焼結による収縮率のばらつき、多数個取りしたときの切断の精度、印刷精度等によってずれる場合があり、その場合、ワイヤボンディングが困難になったり、メタライズ配線層１１２におけるボンディング位置をメタライズ配線層１１２の位置ずれに対応してずらす必要があるという問題があった。
【００１５】
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、メタライズ配線層に接続されるボンディングワイヤの長さを可能な限り短くして、リード端子から半導体素子までの線路長を短くし、高周波信号の伝送損失を最小限に抑えることができ、また、メタライズ配線層におけるボンディング位置をメタライズ配線層の位置ずれに対応してずらす必要がない半導体パッケージを提供することにある。
【００１６】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように取着され、側部の上面側に切欠き部が形成された金属製の枠体と、上面の一辺側から対向する他辺側にかけて形成された複数のメタライズ配線層を有する誘電体から成る略四角形の平板部および該平板部の上面に前記複数のメタライズ配線層の一部を間に挟んで接合された誘電体から成る立壁部から構成されるとともに前記一辺側を前記枠体の内側に位置させて前記切欠き部に嵌着された入出力端子とを具備しており、前記複数のメタライズ配線層のうち中央部に位置するものが、前記枠体内側の前記一辺側でその一辺に対して略直交するとともにその延長線が前記載置部の略中心からはずれている直交部と、該直交部から前記立壁部にかけて斜めに伸びるとともにその延長線が前記載置部の略中心に向かっている傾斜部とから成ることを特徴とする。
【００１７】
本発明の半導体素子収納用パッケージは、複数のメタライズ配線層のうち中央部に位置するものが、枠体内側の一辺側でその一辺に対して略直交するとともにその延長線が載置部の略中心からはずれている直交部と、直交部から立壁部にかけて斜めに伸びるとともにその延長線が載置部の略中心に向かっている傾斜部とから成ることから、リード端子から半導体素子までの高周波信号が伝送する線路長を短くするとともに、平板部の上面に形成されたメタライズ配線層の位置がずれても直交部でずれを許容することができ、直交部に確実にワイヤボンディングすることができる。従って、メタライズ配線層におけるボンディング位置をメタライズ配線層の位置ずれに対応してずらす必要がなく、すべてのボンディングワイヤの長さを最短として高周波信号の伝送損失を最小限に抑えることができる。
【００１８】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【００１９】
本発明の半導体装置は、上記の構成により、半導体素子に高周波信号を低損失で入出力できる高性能のものとなる。
【００２０】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の例を示す断面図であり、図２は本発明の半導体パッケージの平面図である。図１において、１は基体、２は枠体、７は入出力端子、８はシールリングであり、これらで半導体素子４を内部に収容するための容器が主に構成される。
【００２１】
本発明の半導体パッケージは、上側主面に半導体素子４が載置される載置部１ａを有する基体１と、基体１の上側主面に載置部１ａを囲繞するように取着され、側部の上面側に切欠き部２ａが形成された金属製の枠体２と、上面の一辺側から対向する他辺側にかけて形成された複数のメタライズ配線層１２を有する誘電体から成る略四角形の平板部７ａおよび平板部７ａの上面に複数のメタライズ配線層１２の一部を間に挟んで接合された誘電体から成る立壁部７ｂから構成されるとともに一辺側を枠体２の内側に位置させて切欠き部２ａに嵌着された入出力端子７とを具備し、複数のメタライズ配線層１２のうち中央部に位置するものが、枠体２内側の一辺側でその一辺に対して略直交するとともにその延長線が載置部１ａの略中心からはずれている直交部１２ａと、直交部１２ａから立壁部７ｂにかけて斜めに伸びるとともにその延長線が載置部１ａの略中心に向かっている傾斜部１２ｂとから成る。
【００２２】
本発明の基体１は、その上側主面にＬＤ，ＰＤ，ＩＣ，ＬＳＩ等の半導体素子４がペルチェ素子，絶縁基板等の基台５を間に介して載置するための載置部１ａを有している。この基体１は、Ｆｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗ等の金属、またはＡｌ２Ｏ３，ＡｌＮ，３Ａｌ２Ｏ３・２ＳｉＯ２等のセラミックス（焼結体）から成る。金属から成る場合、例えばＦｅ−Ｎｉ−Ｃｏ合金のインゴット（塊）に圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定形状に製作される。一方、セラミックスから成る場合、その原料粉末に適当な有機バインダや溶剤等を添加混合しペースト状と成し、このペーストをドクターブレード法やカレンダーロール法によってセラミックグリーンシートと成し、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し焼成することによって作製される。
【００２３】
なお、基体１が金属からなる場合、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍのＡｕ層を順次メッキ法により被着させておくのがよく、基体１が酸化腐蝕するのを有効に防止できるとともに、基体１の上側主面の載置部１ａに半導体素子４を基台５を間に介して強固に接着固定できる。また、基体１がセラミックスから成る場合、半導体素子４を基台５を間に介して載置する載置部１ａに耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍのＡｕ層を順次メッキ法により被着させておくのがよく、基体１上面の載置部１ａに半導体素子４を基台５を間に介して強固に接着固定できる。
【００２４】
枠体２は、基体１の上側主面の外周部に載置部１ａを囲繞するように取着され、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属から成る。例えば、Ｆｅ−Ｎｉ−Ｃｏ合金のインゴットをプレス加工により所定の枠状となすことによって製作される。また、枠体２には、内部に収容する半導体素子４との間で光信号を授受するための光ファイバ１０が挿通固定される筒状の固定部材９が、枠体２の側部を貫通してＡｇロウ等のロウ材で接合されている。
【００２５】
入出力端子７は、基体１，枠体２に熱膨張係数が近似するアルミナセラミックス等のセラミックスから成り、枠体２の内外に突出する平板部７ａと枠体２に嵌着される立壁部７ｂとを有しており、半導体パッケージの内外を導出するように複数のメタライズ配線層１２が平板部７ａ上面に被着されている。このメタライズ配線層１２は、Ｍｏ−Ｍｎ，Ｗ等の高融点金属粉末に適当な有機バインダ、溶剤等を添加混合して得た金属ペーストを焼結して成り、半導体素子４と外部電気回路基板とを電気的に接続する。
【００２６】
またメタライズ配線層１２のうち中央部に位置するものが、枠体２内側の一辺側でその一辺に対して略直交するとともにその延長線が載置部１ａの略中心からはずれた直交部１２ａと、直交部１２ａから立壁部７ｂにかけて斜めに伸びるとともにその延長線が載置部１ａの略中心に向かっている傾斜部１２ｂとから成る。このように、中央部のメタライズ配線層１２に傾斜部１２ｂを形成することによって、リード端子１６から半導体素子４までを短距離で結んで、高周波信号が伝送する線路長を短くすることが可能となり、反射損失や透過損失等の伝送損失を最小限に抑えることができる。
【００２７】
メタライズ配線層１２のうち中央部に位置するものは、半導体素子と外形形状が略同じである載置部１ａとの最短距離が３ｍｍ程度以下であるものである。
【００２８】
平板部７ａはセラミックグリーンシートを金型等で打ち抜いたり、セラミックグリーンシートを焼成した後でダイシング等の切断加工を施すことによって形成されるが、セラミックグリーンシートを位置決めして打ち抜き加工や切断加工する際に、形成された平板部７ａの側面が傾斜等して位置がずれることがある。即ち、メタライズ配線層１２を平板部７ａとなる領域に形成した後、セラミックグリーンシートを金型等で打ち抜いたり、セラミックグリーンシートを焼成した後でダイシング等の切断加工を施すことによって平板部７ａを形成するが、金型等による打ち抜き加工や切断加工の際に加工精度の限度から位置ずれが発生し、結果的に平板部７ａ上でメタライズ配線層１２の位置がずれることになる。従って、メタライズ配線層１２に直交部１２ａを形成することによって、平板部７ａの上面に形成されたメタライズ配線層１２の位置がずれても、メタライズ配線層１２のボンディング位置がずれることがなくなり、その結果、ボンディングワイヤ１４を伝送する高周波信号の伝送損失を良好なものとすることができる。
【００２９】
また、メタライズ配線層１２に直交部１２ａを形成せず、傾斜部１２ｂのみから構成した場合、メタライズ配線層１２は平板部７ａ上で０．１ｍｍ程度位置ずれして形成され、メタライズ配線層１２と半導体素子４の電極との接続位置がずれたり、確実に接続できなくなる。すると、接続位置をずらして接続しなければならなくなり、平板部７ａの枠体２内側の側面側でメタライズ配線層１２と接続される少なくとも一部のボンディングワイヤ１４の長さが長くなり、そのボンディングワイヤ１４を伝送する高周波信号の伝送損失が大きくなり、不都合が生じる。
【００３０】
この入出力端子７は、枠体２の側部の上面側に形成された切欠き部２ａに嵌着され、Ａｇロウ等のロウ材を介して接合される。
【００３１】
本発明のメタライズ配線層１２は、上記高融点金属粉末に適当な有機バインダ、溶剤等を添加混合して得た金属ペーストを、平板部７ａとなるセラミックグリーンシートの多層積層体の上面に、従来周知のスクリーン印刷法により所定パターンで印刷塗布し、その後焼成することによって形成される。そして、メタライズ配線層１２の直交部１２ａの初期設定値としての長さ（スクリーン印刷用のマスクにおける長さ）は０．２〜１ｍｍが好ましい。０．２ｍｍ未満では、平板部７ａの側面（一辺）とメタライズ配線層１２との位置ずれが一般に０．１ｍｍ程度であることから、直交部１２ａの範囲内に位置ずれをおさめることが困難となり、その結果、ボンディングワイヤ１４のボンディング位置が直交部１２ａをこえてずれることとなる。
また、１ｍｍを超えると、メタライズ配線層１２の長さが長くなり、メタライズ配線層１２を伝送する高周波信号の伝送損失が大きくなる。
【００３２】
また、直交部１２ａは平板部７ａの側面に略直交しているため、全体が斜めになっている場合よりもボンディング位置のずれを許容できる幅が広がることとなり、その結果、メタライズ配線層１２に直交部１２ａを設けない場合と比べて、直交部１２ａをその残部よりも細くすることができる。これにより、直交部１２ａ間での電気的な容量結合が抑制されて高周波信号の伝送特性が向上するという作用効果が得られる。この直交部１２ａの幅は、その残部の５０〜９０％（０．６〜１ｍｍ程度）とすることがよい。５０％未満では、ボンディング位置のずれを許容するのが困難となるとともに直交部１２ａの電気抵抗が増大して伝送特性が劣化し易くなる。９０％を超えると、直交部１２ａ間での容量結合が増大して伝送特性が劣化し易くなる。
【００３３】
メタライズ配線層１２の直交部１２ａ以外の部分の平板部７ａの一辺に対する傾斜角度は１０°以上９０°未満がよい。１０°未満では、メタライズ配線層１２が平板部７ａの一辺に平行に近くなるためメタライズ配線層１２の長さが長くなり、メタライズ配線層１２を伝送する高周波信号の伝送損失が大きくなる。また、複数のメタライズ配線層１２は、中央部以外では平行になっていてもよいし、リード端子１６の設置間隔に整合させるために平板部７ａの側面から遠ざかるにつれて互いの間隔が若干広がっていてもよい。ただし、複数のメタライズ配線層１２のうち中央部以外のものは互いに平行になっているのがよく、この場合メタライズ配線層１２間の電気的な容量結合がメタライズ配線層１２の全長にわたって略一定になり高周波信号の伝送特性が安定化するため好ましい。
【００３４】
リード端子１６は、基体１との熱膨張係数差による熱歪みを有効に防止するとともに高周波信号の伝送を可能とするために、基体１の熱膨張係数に近似した金属から成るのがよい。その金属としては、Ｆｅ−Ｎｉ合金やＦｅ−Ｎｉ−Ｃｏ合金等がよく、リード端子１６は、例えばＦｅ−Ｎｉ−Ｃｏ合金のインゴット（塊）に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【００３５】
また、基体１の上面には、基体１との熱膨張係数差による熱歪みを有効に防止するとともに基体１の上面に接合されて蓋体３のシーム溶接を可能とする金属製のシールリング８が、Ａｇロウ等のロウ材を介して接合される。その金属としてはＦｅ−Ｎｉ合金やＦｅ−Ｎｉ−Ｃｏ合金等がよく、例えばＦｅ−Ｎｉ−Ｃｏ合金のインゴット（塊）に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【００３６】
かくして、本発明の半導体素子収納用パッケージは、上記の構成により、半導体素子４の平板部７ａの枠体２内側の一辺とメタライズ配線層１２との位置がずれても、メタライズ配線層１２の直交部１２ａの範囲内に位置ずれをおさめることができ、実質的にメタライズ配線層１２のボンディング位置がずれることがなくなる。
その結果、メタライズ配線層１２の端部（直交部１２ａ）にボンディングされるボンディングワイヤ１４の長さを短くして高周波信号の伝送損失を最小限に抑えることができる。
【００３７】
そして、基体１の載置部１ａに半導体素子４を基台５を間に介して接着固定し、半導体素子４の電極をボンディングワイヤ１４を介してメタライズ配線層１２に接続し、次に枠体２の上面に蓋体３を接合し、基体１と枠体２と入出力端子７とシールリング８と蓋体３とから成る容器内部に半導体素子４を気密に収容し、最後に枠体２に設けられた固定部材９に光ファイバ１０の一端を挿通させるとともにこれを半田等の接着剤やレーザ溶接によって接合して光ファイバ１０を枠体２に固定することによって、最終製品としての半導体装置となる。そして、光ファイバ１０を介して内部に収容する半導体素子４と外部との光信号の授受が可能となる。
【００３８】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００３９】
【発明の効果】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部を有する基体と、基体の上側主面に載置部を囲繞するように取着され、側部の上面側に切欠き部が形成された金属製の枠体と、上面の一辺側から対向する他辺側にかけて形成された複数のメタライズ配線層を有する誘電体から成る略四角形の平板部および平板部の上面に複数のメタライズ配線層の一部を間に挟んで接合された誘電体から成る立壁部から構成されるとともに一辺側を枠体の内側に位置させて切欠き部に嵌着された入出力端子とを具備し、複数のメタライズ配線層のうち中央部に位置するものが、枠体内側の一辺側でその一辺に対して略直交するとともにその延長線が載置部の略中心からはずれている直交部と、直交部から立壁部にかけて斜めに伸びるとともにその延長線が載置部の略中心に向かっている傾斜部とから成ることにより、リード端子から半導体素子までの高周波信号が伝送する線路長を短くするとともに、平板部の上面に形成されたメタライズ配線層の位置がずれても直交部でずれを許容することができ、直交部にワイヤボンディングすることができる。従って、メタライズ配線層におけるボンディング位置をメタライズ配線層の位置ずれに対応してずらす必要がなく、ボンディングワイヤの長さを短くして高周波信号の伝送損失を最小限に抑えることができる。
【００４０】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置されるとともに入出力端子に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、半導体素子に高周波信号を低損失で入出力できる高性能のものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージについて実施の形態の例を示す断面図である。
【図２】図１の半導体素子収納用パッケージの上面図である。
【図３】従来の半導体素子収納用パッケージの例を示す断面図である。
【図４】図３の半導体素子収納用パッケージの上面図である。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ａ：切欠き部
４：半導体素子
７：入出力端子
７ａ：平板部
７ｂ：立壁部
１２：メタライズ配線層
１２ａ：直交部
１２ｂ：傾斜部
【図１】
2004031820.tif 000003
【図２】
2004031820.tif 000004
【図３】
2004031820.tif 000005
【図４】
2004031820.tif 000006