(57)【要約】【課題】ＬＣＤドライバなどの半導体装置側のバンプ電極と、バンプ電極と相対して接続される実装基板側電極等の相手側電極との導通性を十分に確保できるように、実装に供されるバンプ電極の表面の平坦化を向上させる。【解決手段】バンプ電極１４の構成において、配線電極１１の設置範囲とバンプ電極１４の形成範囲とのオーバーラップ範囲が、非オーバーラップ範囲より小さくなるように設定する。バンプ電極１４の非オーバーラップ範囲側対応部分を、実装基板１６側の電極１６ａとの間に異方性導電膜１５を介在させて導通性を確保するバンプ電極実装用部１４ａとし、オーバーラップ範囲側に対応する側を配線電極１１との電気的接続を専ら行うバンプ電極配線用部１４ｂとし、バンプ電極実装用部１４ａを、バンプ電極配線用部１４ｂより大きく、電極表面の平坦度を高くする。【選択図】　　図１
2004128183.tif 000002
【特許請求の範囲】
【請求項１】
バンプ電極を有する半導体装置であって、
前記バンプ電極は、実装基板側の電極と電気的接続を図るバンプ電極実装用部と、前記半導体装置内の配線電極との電気的接続を図るバンプ電極配線用部とを有し、
前記バンプ電極実装用部は、前記バンプ電極配線用部より平坦度が高いことを特徴とする半導体装置。
【請求項２】
バンプ電極を有する半導体装置であって、
前記バンプ電極は、実装基板側の電極と電気的接続を図るバンプ電極実装用部と、前記半導体装置内の配線電極との電気的接続を図るバンプ電極配線用部とを有し、
前記バンプ電極実装用部は、前記バンプ電極配線用部より大きく、平坦度が高く設定されていることを特徴とする半導体装置。
【請求項３】
バンプ電極を有する半導体装置であって、
前記バンプ電極は、実装基板側の電極と電気的接続を図るバンプ電極実装用部と、前記半導体装置内の配線電極との電気的接続を図るバンプ電極配線用部とを有し、
前記バンプ電極実装用部の表面は、前記バンプ電極配線用部より、大きく、平坦度が高く、表面位置が高く設定されていることを特徴とする半導体装置。
【請求項４】
バンプ電極を有する半導体装置の製造方法であって、
前記半導体装置に設けた複数の配線電極の内で最上層の配線電極を、前記配線電極の積層方向に沿って、前記バンプ電極の形成範囲とのオーバーラップ範囲が非オーバーラップ範囲より小範囲となるように設けることを特徴とする半導体装置の製造方法。
【請求項５】
実装基板側の電極との間に導電性粒子を挟持させて導通可能に電気的接続を行うバンプ電極を有する半導体装置の製造方法であって、
前記半導体装置に設けた複数の配線電極の内で最上層の配線電極を、前記配線電極の積層方向に沿って、前記バンプ電極の形成範囲とのオーバーラップ範囲が非オーバーラップ範囲より小範囲となるように設け、
前記最上層の配線電極の層厚を調整することにより、前記オーバーラップ範囲と前記非オーバーラップ範囲との段差に基づく電極表面の段差部の高さを調整することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造技術に関し、特に、バンプ電極を用いたフリップチップ方式で実装される半導体装置に適用して有効な技術である。
【０００２】
【従来の技術】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
半導体チップ等の半導体装置では、その小型化、高密度実装化等が強く求められている。かかる技術的要請に対して、バンプ電極を設けた半導体チップを、フェイスダウンの状態で実装基板側に位置合わせし、バンプ電極と実装基板側電極とを接続する、いわゆるフリップチップ方式による実装技術が広く採用されている。
【０００４】
かかるフリップチップ方式による実装としては、例えば、チップ・オン・ガラス（ＣＯＧ）方式、チップ・オン・フィルム（ＣＯＦ）方式、チップ・オン・ボード（ＣＯＢ）方式等の種々の実装方式が知られている。
【０００５】
近年、高精細化、画素数の増大化が求められている液晶技術の分野でも、例えば、液晶表示に係る電圧切替えを制御するＬＣＤドライバの実装方式として、上記方法が積極的に採用されている。
【０００６】
【発明が解決しようとする課題】
ところが、上記技術においては、以下の課題があることを本発明者は見出した。
【０００７】
上記フリップチップ方式の実装は、一般的には、半導体装置側のバンプ電極と、実装基板側電極との間に、異方性導電樹脂等で構成される異方性導電膜を介在させて、バンプ電極を実装基板側電極に加熱圧着することにより行われている。
【０００８】
かかる実装に際してのバンプ電極と実装基板側電極との電気的接続は、異方性導電膜に含まれる導電性粒子が、バンプ電極と実装基板側電極との間に介在させられることにより確保される。
【０００９】
すなわち、加熱圧着により、異方性導電膜内に含まれていた導電性粒子が、
バンプ電極と実装基板側電極との間に挟まれて、両電極間を電気的に接続できるように介在させられることにより、バンプ電極−導電性粒子−実装基板側電極なるルートで電気的接続が確保されるのである。
【００１０】
かかる介在させた導電性粒子を仲立ちとして両電極間の電気的接続を確保するためには、両電極間における導電性粒子の高密度化が求められる。
【００１１】
しかし、実装に際して、バンプ電極の実装基板側電極への圧着に不均一が発生すると、その加圧不足部分では、両電極間に介在する導電粒子の密度は正常加圧部分に比べて相対的に粗になりがちである。
【００１２】
かかる加圧不足部分では、両電極間に介在する導電性粒子が、正常加圧部分に比べて、両電極間で圧縮される割合が少なく、導電性粒子同士、あるいは電極と導電性粒子との接触度合いが比較的に弱かったり、あるいは非接触状態となる場合もある。かかる場合には、その部分における電気抵抗が高くなり、両電極間の十分な導通性が確保されないこととなる。
【００１３】
例えば、両電極間に電位差をかければ確かに電流は流れるものの、十分な電流は当初から流れず、十分に電圧が上がるまでに時間がかかる等の異常が発生する。電圧の切替えを円滑に行うことで、液晶状態を変化させてその表示を行う液晶表示のＬＣＤドライバにおいては、液晶表示の鮮明性が確保できなくなる重大な障害となる。
【００１４】
また、かかる異常は、完成したＬＣＤドライバ等の半導体装置の完成品検査においても、所定位置に検査用のプローブを当てて、その導通を検査するに際して、反応が遅かったり、あるいは全く導通が示されず、プローブを多少動かして接触位置を変えると導通が俄に確認される等の検査時の問題現象の原因の一つともなる。
【００１５】
かかる導通異常が発生する大きな原因の一つは、バンプ電極の表面形状によるものである。バンプ電極は、半導体装置に設けられた配線電極上のパッシベーション膜をエッチング等で除去し、その上にメッキ等の手段で電極形成を行って作成される。
【００１６】
そのため、このようにして形成されたバンプ電極では、電極表面に、パッシベーション膜をエッチングして配線電極を露出させた際のパッシベーション膜面と配線電極面との段差を反映した窪みが形成されることとなる。
【００１７】
かかる構成のバンプ電極を有する半導体装置をフリップチップ方式でフェイスダウン実装すると、窪みを有した電極表面が、実装基板側電極に対面されることとなり、両電極間に介在させる異方性導電膜中の導電性粒子への押圧力が、窪み部と、窪んでいないその周辺部とでは微妙に異なることとなる。すなわち、実装時に加圧不均一が発生し、接触不良の原因となる。
【００１８】
また段差部の存在は、導電性粒子の接触面積を少なくすることともなり、これも接触不良の原因となる。
【００１９】
そこで、かかる対策として、パッシベーション膜を薄膜化することで、パッシベーション膜面と配線電極面との段差を小さく抑える手段が提案されている。しかし、パッシベーション膜を薄くすることは、逆に、その絶縁性を低下させることにも繋がり、かかるパッシベーション膜の薄膜化を行わずにバンプ電極と実装基板側の電極との導通性を確保する技術の開発が望まれている。
【００２０】
その対策の一つとして、電極表面の前記窪みが形成される範囲に、一つの大きな窪みを形成するのではなく、その窪み形成範囲に、配線電極上に電気的に接続する多数の小さな凹部を形成して、すなわち細かな凹凸部を多数形成して、多数の凸部の頂面により擬似的に平面とする構成が提案されている。
【００２１】
かかる擬似的平面化もそれまでの構成に比べれば導通性の確保には有効で、接触不良の低減にそれなりの効果が認められるが、擬似的平面を形成するためには、パッシベーション膜のエッチング等において多少とも手間をかける必要があり、より簡単な製造方法でより平坦化を実現できる技術の開発が求められている。
【００２２】
本発明の目的は、ＬＣＤドライバなどの半導体装置側のバンプ電極と、バンプ電極と相対して接続される実装基板側電極等の相手側電極との導通性を十分に確保できるように、実装に供されるバンプ電極の表面の平坦化を向上させることにある。
【００２３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００２４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２５】
すなわち、本発明では、バンプ電極を実装基板側の電極との電気的接続を図るバンプ電極実装用部と、半導体装置内の配線電極との電気的接続を図るバンプ電極配線用部とに意識的に機能を分化させ、バンプ電極の形成範囲とＡｌ等の配線電極の設置範囲をずらすことにより、両範囲のオーバーラップ範囲を小さく設定し、かかるオーバーラップ範囲に対応させた側をバンプ電極配線用部とした。
【００２６】
配線電極に基づくバンプ電極表面に生ずる段差部を小範囲のバンプ電極配線用部側に形成させて、配線電極の設置範囲とオーバーラップしない広い非オーバーラップ範囲に対応した側をバンプ電極実装用部とすれば、バンプ電極実装用部を段差部のない平坦な電極表面とすることができ、実装基板側電極と、バンプ電極実装用部との間に、異方性導電膜を介して接続する際の導電性粒子の介在密度を大きくし、導電粒子を平均的に押し潰しやすくして、接触不良の発生を下げることができる。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明を省略する。
【００２８】
図１（ａ）は本発明の一実施の形態の半導体装置におけるバンプ電極の構成を模式的に示す要部断面図であり、（ｂ）は（ａ）の構成を模式的に示す平面図であり、（ｃ）はバンプ電極の平面構成の変形例を模式的に示す平面図であり、（ｄ）は（ａ）に示す半導体装置の実装時の様子を模式的に示す要部断面説明図である。
【００２９】
図１（ａ）に示すように、ＬＣＤドライバ１０ａに構成した半導体装置１０の表面には、Ａｌ等から形成された配線電極１１が設けられている。配線電極１１は、半導体装置１０内に複数設けられた配線層の内、最上層に位置する電極を示している。かかる配線電極１１上には、一部を残して、パッシベーション膜１２が設けられている。
【００３０】
パッシベーション膜１２が設けられていない配線電極１１の一部は、バンプ下地金属層１３を介して、Ａｕ等で形成されたバンプ電極１４と電気的接続がなされている。
【００３１】
バンプ電極１４は、例えば、図２に示すこれまでのバンプ電極１４の構成とは異なり、図１（ａ）に明確に示すように、配線電極１１とバンプ電極１４との両設置範囲がわざとずらして設けられている。すなわち、配線電極１１の設置範囲と、バンプ電極１４の形成範囲とが、配線層の積層方向に沿って、オーバーラップ範囲が非オーバーラップ範囲より小さくなるようにずらして設定されているのである。
【００３２】
バンプ電極１４の非オーバーラップ範囲に対応する部分は、バンプ電極実装用部１４ａとして、実装時に実装側電極との間に異方性導電膜１５などを介して実装に供される部分である。バンプ電極１４のオーバーラップ範囲に対応する部分は、配線電極１１との電気的接続を図るためのバンプ電極配線用部１４ｂである。
【００３３】
かかるバンプ電極実装用部１４ａとバンプ電極配線用部１４ｂとは、電極形成時に一体に形成されて、バンプ電極１４を構成している。かかる構成のバンプ電極１４は、図１（ｂ）に示すように、バンプ電極配線用部１４ｂは、略四角に形成されたバンプ電極実装用部１４ａから矩形状に突出させた形に形成され、バンプ電極配線用部１４ｂは、バンプ電極実装用部１４ａに比べて小さく形成されている。
【００３４】
なお、図１（ｂ）では、バンプ電極実装用部１４ａ、バンプ電極配線用部１４ｂをそれぞれ四角形状に形成した場合を示しているが、各々の機能が発揮できる範囲でどのような形状を採用しても構わない。
【００３５】
また、図１（ｂ）に示す場合とは異なり、バンプ電極配線用部１４ｂをバンプ電極実装用部１４ａから突出させることなく、図１（ｃ）に示すように、バンプ電極実装用部１４ａの一部で対応させるようにしても一向に構わない。但し、かかる構成であっても、バンプ電極配線用部１４ｂの範囲は、バンプ電極実装用部１４ａの範囲より小さく形成しておくことが好ましい。
【００３６】
これは、バンプ電極実装用部１４ａ側と、バンプ電極配線用部１４ｂ側とは、配線層の積層方向に沿った縦構造が異なるため、かかる縦構造の違いに基づく段差部１４ｃを小範囲に抑えるためである。
【００３７】
バンプ電極配線用部１４ｂは、図１に示すように、バンプ下地金属層１３を介して、配線電極１１側に接続されている。配線電極１１も、バンプ電極１４のバンプ電極配線用部１４ｂと電気的接続を取るために、バンプ電極１４の突出部として形成したバンプ電極配線用部１４ｂに合わせた突出部に形成し、両者の電気的接続ができるようになっている。
【００３８】
図２に示すように、これまで知られていた構成では、バンプ電極１４と配線電極１１との電気的接続構造では、配線層の積層方向に沿って、バンプ電極１４の形成範囲に合わせて、配線電極１１が設けられており、バンプ電極１４と配線電極１１の設置範囲を殆どオーバーラップさせていた。
【００３９】
すなわち、例えば、配線電極１１としてのＡｌパッド配線層の上に、バンプ電極１４を設ける構成が採用され、配線電極１１の設置範囲上にバンプ電極１４の形成範囲が含まれるようになっていた。
【００４０】
半導体装置１０としてＬＣＤドライバ１０ａを想定すると、これまで、例えば、テープをキャリアとして使用するＴＣＰ（　Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ　）実装方式が広く採用されていた。
【００４１】
かかる場合には、バンプ電極１４の設置範囲下方に、かかる設置範囲に重ねてＡｌ等の配線電極１１を設けておくことにより、間に異方性導電膜１５を介在させた状態で加熱圧着する時の応力緩和を図っていた。そのため、ＴＣＰ方式では、配線電極１１とバンプ電極１４との設置範囲の重複は、技術的に必須の事項であった。
【００４２】
かかるＴＣＰ方式における応力緩和の役割に配慮した構成は、その後、キャリアテープとは異なり十分に強度のあるガラス基板等を用いたＣＯＧ（　Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ　）等の実装方式に発展するに至っても特段の見直しがなされることもなく踏襲されてきたのが現状である。
【００４３】
しかし、本発明者は、ＴＣＰであれば確かに、かかるバンプ電極１４と配線電極１１との設置範囲のオーバーラップは必須の要件と考えられるが、組み立て時の応力緩和に対する特段の配慮が必要ない構成では、最早バンプ電極１４と配線電極１１との設置範囲をオーバーラップさせる構成には積極的な技術的意味は見出せず、両範囲をずらして設置しても構わないのではないかと考えた。かかる発想を展開することにより本発明の構成に至った。
【００４４】
本発明の構成では、前述のように、配線電極１１の設置範囲を、バンプ電極１４の設置範囲から敢えてずらし、配線電極１１とバンプ電極１４との電気的接続面積を電気的接続が良好に行える範囲で極力小さくするように設定している。
【００４５】
すなわち、図１（ａ）に示すように、配線電極１１の設置範囲と、バンプ電極１４の形成範囲とが、配線層の積層方向に沿って、オーバーラップ範囲が非オーバーラップ範囲より小さくなるようにずらして設定され、非オーバーラップ範囲に対応する部分をバンプ電極実装用部１４ａとし、オーバーラップ範囲に対応する部分をバンプ電極配線用部１４ｂとして、実装に使用するバンプ電極１４のバンプ電極実装用部１４ａが、バンプ電極配線用部１４ｂより大きくなるように形成されている。
【００４６】
このように構成することにより、パッシベーション膜１２と配線電極１１とに関わる段差部１１ａは、小さく形成されたバンプ電極配線用部１４ｂの周囲に抑え込まれ、結果としてバンプ電極実装用部１４ａは、かかる段差部１１を反映した段差部１４ｃを境界としてバンプ電極１４の大部分を占めることとなる。
【００４７】
バンプ電極実装用部１４ａは、図１（ａ）にも示すように、その下方には、配線電極１１は設けられておらず、一様の層厚に設けられたパッシベーション膜１２が形成されており、かかるパッシベーション膜１２の平坦度を反映した平坦さを有している。
【００４８】
すなわち、図１（ａ）に示す場合には、パッシベーション膜１２と配線電極１１とに関わる段差部１１ａを反映した電極表面の段差部１４ｃは、バンプ電極配線用部１４ｂと配線電極１１との電気的接続をとる小範囲にのみ形成され、バンプ電極実装用部１４ａには段差部１１ａを反映した段差部１４ａは形成されないこととなる。
【００４９】
このように、バンプ電極実装用部１４ａは、図１（ｂ）に示すように、バンプ電極配線用部１４ｂより電極表面積を格段に大きく確保し、図２に示すバンプ電極１４の構成に比べて、平らな電極表面部分を大きく確保することができる。
【００５０】
そのため、図２に示す構成とは異なり、段差部１４ｃの影響を受けることなく、実装基板１６側との導通性を十分に確保することができる。
【００５１】
かかる構成を有するＬＣＤドライバ１０ａ（１０）を、実装基板１６側に異方性導電膜１５を介して、フェイスダウン実装した様子を図１（ｄ）に示す。かかる実装形式の適用例としては、例えば、実装基板１６としてプリント基板などのボードを用いたＣＯＢ（　Ｃｈｉｐ　Ｏｎ　Ｂｏａｒｄ　）、あるいは実装基板１６としてガラス基板を用いたＣＯＧ、あるいはフィルム基板を用いたＣＯＦ（　Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ　）等を例として挙げることができる。
【００５２】
上記ＣＯＢ、ＣＯＧ、ＣＯＦの構成では、異方性導電膜１５を使用する場合には、上記の如くバンプ電極１４のバンプ電極実装用部１４ａの平坦度を向上させることにより、実装時の導電性粒子の介在を平均化して、良好な導通性の確保が行える。
【００５３】
一方、ＣＯＦの場合には、異方性導電膜１５を介在させず、ハンダを使用する構成もが考えられるが、かかる構成でも、ハンダ接触面積を広く確保することができるため、上記説明のバンプ電極実装用部１４ａの平坦度と面積を大きく確保できる本発明に関わる構成の適用が有効である。
【００５４】
図１（ｄ）に示すように、半導体装置１０のバンプ電極１４側は、間に異方性導電膜１５を介して、実装基板１６の電極１６ａ側に加熱圧着してフェイスダウン実装されている。かかる実装では、バンプ電極実装用部１４ａが、実装基板１６の電極１６ａに対面して、平らに形成されているため、図２（ｂ）に示す場合とは異なり、導電性粒子１５ａの介在密度を高くして、より確実な電気的接合が確保されている。
【００５５】
そのため、電極表面を極力平らにすべく、絶縁性を脆弱化させるおそれのあるパッシベーション膜１２の薄膜化を図らなくても済む。また、パッシベーション膜１２のエッチング等に手間のかかる擬似的平面化を行わなくても済む。
【００５６】
図１（ｄ）に示す場合には、バンプ電極配線用部１４ｂは、バンプ電極実装用部１４ａとは段差部１４ｃで区画されているが、バンプ電極実装用部１４ａとは連続面に形成されている。そのため、実装に際しては、配線電極１１側との電気的接続と併せて、バンプ電極配線用部１４ｂ側でも導電性粒子１５ａを介在させて実装基板１６の電極１６ａ側との導通も図られている。
【００５７】
しかし、かかる構成では、実装基板１６の電極１６ａ側との導通性は、バンプ電極実装用部１４ａが担うものであり、バンプ電極配線用部１４ｂでの電極１６ａ側との導通性が十分に確保されなくても実装時の導通性の確保には特段の支障は発生しない。
【００５８】
次に、上記説明の構造のバンプ電極１４を有する半導体装置１０の製造方法について、半導体装置１０を、図３に示すように、例えば、液晶表示装置の電圧切替え制御用として使用するＬＣＤドライバ１０ａに構成した場合を例に挙げて説明する。
【００５９】
図３は、液晶表示機構の互いに交差する方向に設けられるゲート線群と、ドレイン線群との電圧切替え制御を行う細長矩形形状に形成されたＬＣＤドライバ１０ａ（１０）のバンプ電極１４の配置状況を平面図で示している。
【００６０】
ＬＣＤドライバ１０ａには、図３に示すように、液晶表示画面の画素数に対応したゲート線群、ドレイン線群を構成する多数の線数に対応したバンプ電極１４が、ＬＣＤドライバ１０ａの矩形面の長辺側、短辺側の周縁に沿って多数設けられている。
【００６１】
かかる構成のＬＣＤドライバ１０ａに構成される半導体装置１０は、図４に示す各ステップを経ることにより製造される。なお、図４では、フローを構成する各ステップと、各ステップの様子を示す要部断面説明図（ａ）〜（ｇ）とを併せて示した。
【００６２】
先ず、ステップＳ１１０のＡｌ配線層形成ステップでは、ウエハ２１上に既存の方法で液晶表示装置用の駆動回路素子と、バンプ電極１４の形成範囲からずらした範囲にＡｌからなる最上層の配線電極１１を形成し、その上にパッシベーション膜１２を形成する。ステップＳ１１０の状況を、図４（ａ）に示した。図中、簡単のために、配線電極１１は最上層のもののみ図示した。
【００６３】
ＬＣＤドライバ１０ａでは電極、回路などが複数層積層されて全体としての駆動回路素子が形成されているが、かかる積層方向に沿って、配線電極１１の形成範囲は、配線電極の形成範囲とのオーバーラップ範囲（オーバーラップ範囲）が非オーバーラップ範囲（非オーバーラップ範囲）より小さくなるような範囲に設定される。
【００６４】
図４（ａ）に示す構成において、そのパッシベーション膜１２上にホトレジストを塗布し、バンプ電極１４の形成範囲と重複する配線電極１１の範囲に、ステッパ露光によりホトレジストが断続的に残るようにマスクパターンを露光させ、現像する。現像により形成されたパターンをマスクとして等方性を強調したエッチングにより、パッシベーション膜１２に配線電極１１に通じる小孔１２ａを複数形成する。
【００６５】
因みに、小孔１２ａは、その上方開口面積が配線電極１１側の開口面積より大きく形成されている。このように形成しておくことにより、かかる部分に対応して形成されるバンプ電極配線用部１４ｂの電極表面を疑似平面化することができる。かかる疑似平面化を行っておけば、実装時における導通性の確保においてバンプ電極配線用部１４ｂの寄与度を高めることができる。
【００６６】
尤も、かかるバンプ電極配線用部１４ｂの実装時における導通性への寄与はなくても、バンプ電極実装用部１４ａでの導通性が確保されるため、接触不良等の支障は発生しない。
【００６７】
かかる様子を、パッシベーション膜のエッチングとして、ステップＳ１２０と、図４（ｂ）で示した。なお、図４（ｂ）〜（ｇ）では、図示を簡単にするため、図４（ａ）に示すウエハ２１部分の図示を省略している。
【００６８】
なお、エッチングとしては、通常、等方性のドライエッチングでは、圧力を０．１〜１．０　Ｔｏｒｒ（１．３３３２２×１０〜１．３３３２２×１０２　Ｐａ）に設定し、ガス種としてＣＦ４に、８％のＯ２を加えたものを使用して行うのが一般的であるが、上記圧力下、ＣＦ４に、Ｏ２を２０％加えることで等方性を強めたエッチングを採用すればよい。また、ガス種としては、ＳＦ６を使用することもできる。
【００６９】
このようにパッシベーション膜１２に配線電極１１へ通じる小孔１２ａを複数形成した状態で、バンプ下地金属層（ＵＢＭ層）１３を形成する。かかる様子を、ＵＢＭ層形成のステップＳ１３０と、図４（ｃ）とで示す。バンプ下地金属層１３は、例えば、Ｃｒ層、Ｃｕ層、Ａｕ層を下層から順次スパッタリングにより堆積させて積層させることにより形成することができる。なお、ＵＢＭ層の形成には、蒸着法を使用しても構わない。
【００７０】
このようにして、バンプ下地金属層１３を形成した後は、ステップＳ１４０に示すように、バンプ電極１４の形成用にバンプホトレジスト２２を形成する。バンプホトレジスト２２は、バンプ電極形成範囲にホトレジストを塗布し、その後ホトレジストへの所定パターンの露光、現像により形成することができる。かかる様子を、図４（ｄ）に示した。
【００７１】
バンプホトレジスト２２を用いて、バンプ電極形成のステップＳ１５０で、図４（ｅ）に示すように、電解メッキによりバンプ電極１４を形成する。その後、ステップＳ１６０のバンプホトレジスト除去により、図４（ｆ）に示すようにバンプホトレジスト２２をエッチングにより除去する。
【００７２】
併せて、ステップＳ１７０で、不要なＵＢＭ層１３をエッチングで除去し、さらに、ステップＳ１８０でバンプ電極１４のアニールを施す。
【００７３】
このようにして製造されたＬＣＤドライバ１０ａのバンプ電極１４では、その電極表面は、配線電極１１端部の段差を反映した段差部１４ｃと、小孔１２ａ部を反映した段差部１４ｄとが形成されている。
【００７４】
段差部１４ｃは、配線電極１１の厚さに合わせてその高低が決められるが、配線電極１１はＴＣＰの場合とは異なり加熱圧着における応力緩和の役割を有していないため、これまでの場合とは異なり導通性が確保される範囲で十分に薄くすることができる。
【００７５】
このように配線電極１１の厚みを十分に薄くすることができるため、段差部１４ｃの高さを、かかる構成を採用する前と比べて、格段に低く抑えることができる。一方、段差部１４ｄは、配線電極１１上に設けるパッシベーション膜１２の層厚により決められるが、パッシベーション膜１２は絶縁破壊が発生しないように薄膜化を避けなければならず、一般的には、配線電極１１に比して層厚が厚めに設定されるため、段差部１４ｄの高さは、段差部１４ｃより高くなっている。
【００７６】
以上のようにステップＳ１１０〜Ｓ１８０までの各ステップを経ることにより製造されたＬＣＤドライバ１０ａでは、バンプ電極１４のバンプ電極実装用部１４ａは、バンプ電極配線用部１４ｂより電極表面面積が大きく、且つ、平坦度が大きくなっている。バンプ電極実装用部１４ａとバンプ電極配線用部１４ｂとは、配線電極１１端部の厚みを反映した段差部１４ｃで区画されている。併せて、バンプ電極配線用部１４ｂでは、電極表面の疑似平面化が図られている。
【００７７】
かかる構成のバンプ電極１４を用いた実装は、前述の如く、例えば、図１（ｄ）に示すようになる。
【００７８】
図１（ｄ）に示す構成では、バンプ電極配線用部１４ｂでも実装基板１６の電極１６ａとの間に、導電性粒子１５ａを介在させている様子を示しているが、バンプ電極配線用部１４ｂでは、必ずしも実装基板１６側の電極１６ａとの間に導電性粒子１５ａを介在させた導通が確保されていなくても構わない。あくまで、配線電極１１との電気的接続さえ確保されていれば、上記導通性の確保はなされていなくても構わない。
【００７９】
実装基板１６の電極１６ａ側とのかかる導通性の確保は、バンプ電極配線用部１４ｂよりも電極表面の平坦度が高く、面積の大きなバンプ電極実装用部１４ａで行われていればよい。
【００８０】
（実施の形態２）
上記実施の形態１の構成では、バンプ電極１４の電極表面では、表面が平らに形成されたバンプ電極実装用部１４ａとバンプ電極配線用部１４ｂとは面一に形成されており、その境界部に段差部１４ｃが設けられた構成となっている。
【００８１】
本発明者は、実装側の電極と対面配置されて、両者の導通性を確保する部分の電極表面全体を、周囲等に段差部１４ｃを設けることなく平らにすることができないかと考えた。
【００８２】
上記実施の形態１を発展させた構成として、バンプ電極実装用部１４ａの電極表面を、バンプ電極配線用部１４ｂの表面より高い位置に設定することにより、かかる問題の解決を図った。
【００８３】
図５（ａ）には、本実施の形態のバンプ電極１４を有するＬＣＤドライバ１０ａに構成した半導体装置１０の要部断面図を示し、図５（ｂ）にはその平面図を示した。
【００８４】
図５（ａ）に示す場合には、ＬＣＤドライバ１０ａには、Ａｌ等で形成した配線電極１１と、その上に一部を残して設けられたパッシベーション膜１２が形成されている。
【００８５】
パッシベーション膜１２が設けられていない配線電極１１の一部は、下地金属層１３を介して、バンプ電極１４側に電気的に接続している。バンプ電極１４は、実装時に実装基板１６の電極１６ａと対面配置されるバンプ電極実装用部１４ａと、専ら配線電極１１との電気的接続に使用されるバンプ電極配線用部１４ｂとから構成されている。
【００８６】
バンプ電極配線用部１４ｂは、前記実施の形態１の場合とは異なり、図５（ａ）に示すように、バンプ電極実装用部１４ａの電極表面位置より低い位置に電極表面が形成されている。
【００８７】
図５（ｂ）に示すように、バンプ電極実装用部１４ａは、バンプ電極配線用部１４ｂよりも大きく形成され、実装基板１６の電極１６ａとの導通性が十分に確保できるようになっている。一方、バンプ電極配線用部１４ｂは、配線電極１１との接続が良好に維持される範囲内で、極力小さく形成されている。
【００８８】
このようにして、実装時における実装基板１６の電極１６ａとの導通性は、専らバンプ電極実装用部１４ａを介して行われ、バンプ電極１４と配線電極１１との電気的接続は、専らバンプ電極配線用部１４ｂを介して行われている。
【００８９】
かかる構成のバンプ電極１４を、実装基板１６側に接続した様子を、図５（ｃ）に示した。ＬＣＤドライバ１０ａに構成した半導体装置１０のバンプ電極１４は、そのバンプ電極実装用部１４ａが、実装基板１６側の電極１６ａと対面配置させられ、その間に異方性導電膜１５を介在させて加熱圧着させられている。
【００９０】
その結果、微視的には、実装基板１６側の電極１６ａとバンプ電極実装用部１４ａとの間では、図５（ｃ）に模式的に示すように、導電性粒子１５ａが介在し、導電性粒子１５ａがバンプ電極実装用部１４ａ、電極１６ａを仲立ちして双方の間の導通性が確保されている。
【００９１】
一方、バンプ電極配線用部１４ｂは、図５（ｃ）に示すように、実装時には、実装側の電極１６ａとの間に大きな間隔があくため、バンプ電極配線用部１４ｂと電極１６ａとの間の導電性粒子１５ａによる導通性の確保は必ずしも行えるとは限らない。
【００９２】
かかる様子を、図５（ｃ）に示した。すなわち、バンプ電極配線用部１４ｂでは、導電性粒子１５ａは実装基板１６側の電極１６ａ上に配在されるものの、電極１６ａの間には密に充填されておらず、バンプ電極配線用部１４ｂ側では、バンプ電極配線用部１４ｂ−導電性粒子１５ａ−電極１６ａからなるルートによる導通性は確保されていない。
【００９３】
しかし、かかる構成であっても、バンプ電極実装用部１４ａで導通性が十分に確保されているため、何ら支障は発生しない。特に、バンプ電極実装用部１４ａ側では、本実施の形態の発明の構成では、バンプ電極配線用部１４ｂ領域側に段差部１４ｃ等の発生を抑え込んでいるため、表面が平らな分、実装時の加圧不均一が解消され、バンプ電極実装用部１４ａと電極１６ａとの間の導電性粒子１５ａの介在密度が均一にされて十分な導通性が確保されている。
【００９４】
あくまで、バンプ電極配線用部１４ｂでは、配線電極１１との電気的接続が十分に確保できれば、その役割は十分に果たされている。
【００９５】
次に、このようにバンプ電極実装用部１４ａと、これよりも電極表面が低く形成されているバンプ電極配線用部１４ｂとを有するバンプ電極１４を設けたＬＣＤドライバ１０ａに構成される半導体装置１０の製造方法ついて、図６により説明する。図６には、製造フローの各ステップと、併せて、そのステップの内容を示す要部断面説明図を示した。
【００９６】
なお、前記実施の形態１で説明した製造方法におけると同様のステップは、その重複を避けるため省略している。すなわち、前記実施の形態１で説明した製造方法における図４（ａ）〜（ｃ）まで、すなわちステップＳ１１０〜Ｓ１３０までは、本実施の形態２における製造方法でも踏襲する工程であるが、説明の重複を省くためかかるステップについての説明は省略する。
【００９７】
図６（ａ）に示す工程は、前記実施の形態１の製造方法における説明のステップＳ１３０に次ぐ工程であり、ステップＳ１４００として示す。
【００９８】
ステップＳ１４００では、前のステップＳ１３０（図示しない）で形成されたバンプ下地金属層１３上に、バンプホトレジスト２２を設ける工程である。かかる工程は、実質的には図４に示すステップＳ１４０と同様に行えばよいが、本実施の形態の製造方法では、かかるバンプホトレジスト２２の形成を２回に分けて行う。最初のバンプホトレジスト２２の形成を、第１ホトレジスト形成としてステップＳ１４００で示す。
【００９９】
ステップＳ１５００では、第１ホトレジスト形成工程で形成されたバンプホトレジスト２２に合わせて電解メッキによりバンプ電極１４を中途高さまで形成する。このように、ステップＳ１５００では、バンプ電極１４を途中高さまで一次形成するが、かかる一次形成では、バンプ電極配線用部１４ｂの電極厚さが、配線電極１１との電気的接続が良好に行える範囲で十分な強度が確保できる程度になるようにすればよい。
【０１００】
かかるステップＳ１５００では、図６（ｂ）に示すように、配線電極１１側にかかる範囲で形成された一次形成電極表面に凹凸が見られる。かかる凹凸部をバンプ電極１４の電極表面に面一にならないよう低く抑える構成が本実施の形態の特徴的構成の一つである。
【０１０１】
ステップＳ１５００で、バンプ電極１４の一次形成が終了したら、ステップＳ１６００で、第１ホトレジストを除去する。かかるステップＳ１６００に対応する内容の図示は省略する。
【０１０２】
その後、ステップＳ１７００で第２バンプホトレジストを形成する。第２バンプホトレジスト２２は、図６（ｃ）に示すように、バンプ電極配線用部１４ｂに相当する表面凹凸部を覆うように形成する。
【０１０３】
この状態で、ステップＳ１８００に示すように、バンプ電極の二次形成を行う。すなわち、ステップＳ１７００で設けた第２バンプホトレジストを用いて、ステップＳ１５００で一次形成されたバンプ電極１４上に、再度電解メッキによって所定の電極厚さになるまで一次形成バンプ電極上にメッキ成長させて所望高さのバンプ電極１４を形成する。
【０１０４】
その後は、ステップＳ１９００で第２バンプホトレジストを除去し、ステップＳ２０００で不要なＵＢＭ層１３を除去することで、本実施の形態２のバンプ電極１４を有したＬＣＤドライバ１０ａが製造される。
【０１０５】
本実施の形態では、バンプ電極配線用部１４ｂに相当する箇所では、当初より実装時の相手方電極との導通性確保を期待しない部分であるため、かかるバンプ電極配線用部１４ｂの形成に際しては、電極表面の平坦度を何ら気にかけることなく、疑似平面化を行わない構成でも一向に構わない。
【０１０６】
（実施の形態３）
近年の半導体装置の小型化の要請に対して、一つの半導体装置においては多数の回路が積層構造で設けられるため、基本的には、配線電極１１の下地側は、平坦ではない。そのため、かかる下地をそのままの状態にして、その上の配線電極１１にかかわる段差部１１ａを解消して、電極表面の平坦化度の向上を図ろうとしても、限度がある。
【０１０７】
そこで、本発明者は、前記実施の形態１、２で示す半導体装置１０の製造に際して、一旦、上記配線電極１１の下地側の平坦化工程を設けることを考えた。
【０１０８】
すなわち、配線電極１１を形成する前の工程で、それまでの多層積層に基づく表面の凹凸を一旦平らに研磨して、その上で、図４、６で説明する製造手順を採用することで、バンプ電極実装用部１４ａのより一層の平坦度の向上を図ることができる。
【０１０９】
かかる手順を、図７、８に、実施の形態１に示した構造のバンプ電極１４を有するＬＣＤドライバ１０ａを例に挙げて示した。図７、８では、図４、６と同様に、フローを構成する各ステップに対応して、各ステップの様子を示す要部断面説明図を図７（ａ）〜（ｅ）、図８（ａ）〜（ｄ）で示した。
【０１１０】
図７（ａ）では、先ず、配線電極１１を形成する前に、それまで多層に積層されてきた絶縁層の表面を、ステップＳ１００の絶縁層の平坦化処理で、ＣＭＰ装置を使用して平坦にする。図７（ａ）は、平坦化する前の状況を示している。
【０１１１】
絶縁層２３は、それまで複数積層させた例えばゲート電極２５等により表面は凸凹になっている。因みに、図７（ａ）には、ゲート電極２５と共に、層間絶縁膜２４に設けたソースおよびドレイン用の半導体領域（拡散層とも云う）２６と、ゲート絶縁膜２７も示した。
【０１１２】
このように下方に設けたゲート電極２５等の凹凸状況を反映して表面が凸凹状の絶縁層２３の表面を平坦化する。平坦化した状況を、図７（ｂ）に示した。平坦化に際しては、例えば、ＣＭＰ（　Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ　）処理で行えばよい。なお、平坦化処理には、ＣＭＰ処理以外の方法を採用しても勿論構わない。
【０１１３】
このようにして表面の平坦化を行った上で、ステップＳ１１０のＡｌ配線層形成ステップに移り、絶縁層２３の表面に配線電極１１を形成する。配線電極１１は、図７（ｃ）に示すように、例えば３層に形成しておけばよい。図中、中間層の配線電極の図示は省略している。なお、配線電極１１は、かかる３層構造に限定する必要はなく、４層以上に構成しても、あるいは、単層に構成してもよい。
【０１１４】
図７（ｃ）では、最上層のみ配線電極１１を示している。このようにして配線電極１１を形成し、その上にパッシベーション膜１２を設けた後は、前記実施の形態１の図４で示した各ステップＳ１２０〜Ｓ１８０の各ステップを経ることにより、ＬＣＤドライバ１０ａを製造することができる。
【０１１５】
因みに、ステップＳ１２０と図７（ｄ）が、ステップＳ１３０と図７（ｅ）が、ステップＳ１４０と図８（ａ）が、ステップＳ１５０と図８（ｂ）が、ステップＳ１６０と図８（ｃ）が、ステップＳ１７０と図８（ｄ）がそれぞれ対応している。なお、図７（ｄ）、（ｅ）、図８（ａ）〜（ｄ）では、ウエハ２１の図示は省略している。
【０１１６】
このようにして図７、８に示す各フローを経て製造されたＬＣＤドライバ１０ａでは、前記実施の形態１、２と同様に、バンプ電極実装用部１４ａと、これより小さいバンプ電極配線用部１４とからなるバンプ電極１４が形成されているが、バンプ電極実装用部１４ａの平坦度は、ステップＳ１００に示す絶縁層の平坦化処理工程を設けない場合に比べて格段に平坦化度が向上している。
【０１１７】
次に、前記実施の形態１、２、あるいは３で説明した構成のバンプ電極１４を有するＬＣＤドライバ１０ａをＬＣＤ（　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ　：液晶ティスプレイ）へ組み込む場合の接続構成を図９（ａ）、（ｂ）に示した。
【０１１８】
ＬＣＤには、種々の形式のものが開発されているが、以下、代表的なＴＦＴ液晶ディスプレイを例に挙げて説明する。ＴＦＴ（　Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ　）ディスプレイでは、図９（ａ）、（ｂ）に示すように、内側に配向膜（図示省略）を設けた２枚のガラス基板３１ａ、３１ｂを、配向膜同士を相対させた状態で、その間にＳＴＮ液晶３２を挟んで液晶パネル３０が構成されている。
【０１１９】
液晶パネル３０の一方のガラス基板３１ｂには、ガラス基板３１ｂの板面方向沿って互いに交差するＸ電極線、Ｙ電極線がそれぞれ複数本設けられ、一方のＸ電極線がゲート線（データ信号線とも云う）に、他方のＹ電極線がドレイン線（アドレス線とも云う）に形成され、他方のガラス基板３１ａが共通電極に形成されている。
【０１２０】
両複数本のＸ電極線、Ｙ電極線の各々の交差位置に対応してアドレスが指定された画素が設定され、個々の画素に対応してＴＦＴアクティブ素子が設けられている。そこで、モノクロディスプレイでは、画素数は、Ｘ電極の本数とＹ電極の本数を掛け合わせた数となる。一方、カラーディスプレイでは、各々の画素が、赤、青、黄色の三原色表示用のサブ画素にさらに分かれ、併せてＸ電極の数も３倍となるため、画素数はモノクロディスプレイの場合の３倍となる。
【０１２１】
このようにＸ電極線群と、Ｙ電極線群との交差域で画素を決めるマトリックス表示方式では、Ｙ電極線により特定されたアドレスにＸ電極線から送られた映像データを、ＴＦＴアクティブ素子を介して取り込み、各々の画素に映像データの書込を行う。ＴＦＴアクティブ素子で取り込まれた映像データは、各々の画素に設けた蓄積キャパシタに充放電電荷として蓄えられ、この電荷により映像表示を行う。
【０１２２】
かかる構成の液晶パネル３０では、図９（ａ）に示すように、ガラス基板３１ｂがガラス基板３１ａより大きく形成されており、ガラス基板３１ａの二方の周縁に沿って、マトリックス表示に必要な上記Ｘ電極線群、Ｙ電極線群の線数に合わせて、Ｘ電極線用、すなわちゲート線用にＬＣＤドライバ１０ａが、Ｙ電極線、すなわちドレイン線用にＬＣＤドライバ１０ｂが、それぞれ必要な数ＣＯＧ実装形式で設けられている。
【０１２３】
図９（ｂ）に示すように、ガラス基板３１ａ、３１ｂの間にシール部３３により封止されたＳＴＮ液晶３２が封入されている。かかる液晶ディスプレイ側からは、入力側基板配線３４が延ばされて外部端子が形成され、かかる外部端子とＬＣＤドライバ１０ａのバンプ電極１４の一方がフリップチップ方式で、異方性導電膜１５を介在させて実装されている。
【０１２４】
ＬＣＤドライバ１０ａの他方のバンプ電極１４は、図９（ｂ）に示すように、出力側基板配線３５に、異方性導電膜１５を介してフリップチップ方式で実装され、出力側基板配線３５が異方性導電膜１５を介在させてプリント基板などの外部回路３６に接続されている。かかる構成は、ＬＣＤドライバ１０ｂにおいても同様である。
【０１２５】
外部回路３６から映像データが出力側基板配線３５を通してＬＣＤドライバ１０ａ、入力側基板配線３４を通して所定アドレスにＸ電極線を通して送られることとなる。同様に、ＬＣＤドライバ１０ｂによりＹ電極線による画素の書込などのアドレス指定がなされる。このようにして、ＬＣＤドライバ１０ａ、１０ｂにより、Ｘ電極線を介しての所要アドレスの画素における電圧制御が行われる。
【０１２６】
図１０には、フィルムなどフレキシブル素材上に液晶パネルに必要な周辺回路を設けて、かかるフィルム上に前記構成の電極表面の平坦度を向上させたバンプ電極１４を有するＬＣＤドライバ１０ａをフェイスダウン実装した構成を示す。
【０１２７】
フィルム３７上には、周辺回路がプリントされ、これに通じる配線電極３８、３９が、それぞれ異方性導電膜１５を介在させて、ガラス基板３１ｂ上の透明な入力側配線電極３３、ＬＣＤドライバ１０ａのバンプ電極１４に接続されている。このようにＬＣＤにおける分野のＣＯＦ実装方式でも本発明は有効に適用することができる。
【０１２８】
かかるＣＯＦ実装においても、前述の如く、バンプ電極１４の平坦化により導電性粒子との接触面積の増加により、ＬＣＤモジュールの信頼性が向上する。
【０１２９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１３０】
例えば、上記説明では、ＬＣＤドライバを例に挙げて説明したが、本発明は、ＬＣＤドライバ以外でも、異方性導電膜を介在させてフェイスダウン実装によりバンプ電極を実装基板側電極等の相手側電極と電気的に接続させる構成の半導体装置に適用することができることは言うまでもない。
【０１３１】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【０１３２】
すなわち、バンプ電極の表面の平坦度を高めて、バンプ電極と相手側電極との導通性を良好にすることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施の形態の半導体装置におけるバンプ電極の構成を模式的に示す要部断面図であり、（ｂ）は（ａ）の構成を模式的に示す平面図であり、（ｃ）はバンプ電極の平面構成の変形例を模式的に示す平面図であり、（ｄ）は（ａ）に示す半導体装置の実装時の様子を模式的に示す要部断面説明図である。
【図２】（ａ）は、本発明とは異なり配線電極とバンプ電極との設置範囲をずらすことなく構成した場合を模式的に示す要部断面図であり、（ｂ）は（ａ）に示す構成のバンプ電極を用いて実装した様子を示す要部断面図である。
【図３】ＬＬＣＤドライバに構成した半導体装置におけるバンプ電極の配置状況を示す平面図である。
【図４】（ａ）〜（ｇ）は、本発明の一実施の形態の半導体装置の製造方法の一連のステップ例を示す断面説明図である。
【図５】（ａ）は本発明の一実施の形態の半導体装置におけるバンプ電極の変形例の構成を模式的に示す要部断面図であり、（ｂ）は（ａ）の構成を模式的に示す平面図であり、（ｃ）は（ａ）に示す半導体装置の実装時の様子を模式的に示す要部断面説明図である。
【図６】（ａ）〜（ｆ）は、図５に示す構成の半導体装置の製造方法の一連のステップ例を示す断面説明図である。
【図７】（ａ）〜（ｅ）は、配線層を形成する前に絶縁層の凹凸の平坦化を施す工程を組み込んだ場合の半導体装置の製造方法の一連のステップ例を示す断面説明図である。
【図８】（ａ）〜（ｄ）は、図７に示すステップに繋がる一連のステップ例を示す断面説明図である。
【図９】（ａ）液晶パネルを模式的に示す平面図であり、（ｂ）は（ａ）におけるＬＣＤドライバの接続状況を模式的に示す要部断面図である。
【図１０】液晶ディスプレイにおいてＬＣＤドライバをＣＯＦ実装方式で実装した様子を模式的に示す要部断面図である。
【符号の説明】
１０　　半導体装置
１０ａ　ＬＣＤドライバ
１０ｂ　ＬＣＤドライバ
１１　　配線電極
１１ａ　段差部
１２　　パッシベーション膜
１３　　下地金属層
１４　　バンプ電極
１４ａ　バンプ電極実装用部
１４ｂ　バンプ電極配線用部
１４ｃ　段差部
１４ｄ　段差部
１５　　異方性導電膜
１５ａ　導電性粒子
１６　　実装基板
１６ａ　電極
２１　　ウエハ
２２　　バンプホトレジスト
２３　　絶縁層
２４　　層間絶縁膜
２５　　ゲート電極
２６　　半導体領域（拡散層）
２７　　ゲート絶縁膜
３０　　液晶パネル
３１ａ　ガラス基板
３１ｂ　ガラス基板
３２　　ＳＴＮ液晶
３３　　シール部
３４　　入力側基板配線
３５　　出力側基板配線
３６　　外部回路
３７　　フィルム
３８　　配線電極
３９　　配線電極
【図１】
2004128183.tif 000003
【図２】
2004128183.tif 000004
【図３】
2004128183.tif 000005
【図４】
2004128183.tif 000006
【図５】
2004128183.tif 000007
【図６】
2004128183.tif 000008
【図７】
2004128183.tif 000009
【図８】
2004128183.tif 000010
【図９】
2004128183.tif 000011
【図１０】
2004128183.tif 000012