(57)【要約】【課題】スイッチング周波数が電流検出精度に影響することなく、高いスイッチング周波数と精度の高い電流検出を両立する。【解決手段】三相電流制御装置において、負荷電流検出手段は、正側端子Ｐと上アームトランジスタＳ１との間に設けられたシャント抵抗Ｒ１と、負側端子Ｎと下アームトランジスタＳ２との間に設けられたシャント抵抗Ｒ２と、トランジスタＳ１、Ｓ２と異なる相の上アームトランジスタＳ３と正側端子Ｐとの間に設けられたシャント抵抗Ｒ３と、下アームトランジスタＳ４と負側端子Ｎとの間に設けられたシャント抵抗Ｒ４と、シャント抵抗Ｒ１〜Ｒ４によって計測された電流値に基づいて負荷電流を演算する手段から構成した。【選択図】　　図１
2004048863.tif 000002
【特許請求の範囲】
【請求項１】
三相ブリッジによる主回路と負荷電流検出手段と電流制御手段を備えた三相電流制御装置において、
前記負荷電流検出手段は、正側端子Ｐと上アームトランジスタＳ１との間に設けられたシャント抵抗Ｒ１と、負側端子Ｎと前記上アームトランジスタＳ１と同相にある下アームトランジスタＳ２との間に設けられたシャント抵抗Ｒ２と、前記トランジスタＳ１、Ｓ２と異なる相の上アームトランジスタＳ３と正側端子Ｐとの間に設けられたシャント抵抗Ｒ３と、前記上アームトランジスタＳ３と同相にある下アームトランジスタＳ４と負側端子Ｎとの間に設けられたシャント抵抗Ｒ４と、前記シャント抵抗Ｒ１〜Ｒ４によって計測された電流値に基づいて負荷電流を演算する手段から構成されたことを特徴とする三相電流制御装置。
【請求項２】
前記上アームトランジスタ、前記下アームトランジスタがＩＧＢＴである請求項１記載の三相電流制御装置。
【請求項３】
前記上アームトランジスタ、前記下アームトランジスタがパワーＭＯＳＦＥＴである請求項１記載の三相電流制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は三相モータの駆動装置の電流制御装置の電流検出に関する。
【０００２】
【従来の技術】
従来、三相電流制御装置は図３に示すようになっている。図において、Ｓ１〜Ｓ６はパワーＭＯＳＦＥＴやＩＧＢＴといった半導体スイッチ素子であり、三相ブリッジを構成している。Ｒ１、Ｒ２はシャント抵抗であり、それぞれＵ相、Ｖ相の出力電流をシャント抵抗両端の電圧降下によって検出する。Ｒ３〜Ｒ１０は分圧抵抗である。Ｒ１、Ｒ２の両端の電位は高電圧のＰ、Ｎ間の主回路電圧まで上昇するので、後段の差動増幅器に入力可能な電圧まで分圧する。Ａ１、Ａ２は差動増幅器である。それぞれ分圧されたＲ１、Ｒ２の両端の電位差を増幅することにより、Ｕ相電流ｉＵとＶ相電流ｉＶに比例した電圧を出力する。Ａ３、Ａ４は誤差増幅器である。Ａ３はＵ相電流指令値と検出されたＵ相電流値との誤差を増幅して出力し、Ａ４はＶ相電流指令値と検出されたＶ相電流値との誤差を増幅して出力する。
【０００３】
Ｂ１はＰＷＭ変調回路である。Ｕ相、Ｖ相の誤差増幅器の出力を受け、誤差を解消するべくパルス幅変調された、主回路スイッチのドライブ信号を生成する。Ｂ２はゲートドライブ回路である。ＰＷＭ変調回路によって生成されたドライブ信号を主回路の各スイッチのゲート（Ｇ１〜Ｇ６）をドライブするのに必要な増幅とレベルシフトを行う。Ｇ１〜Ｇ６のゲートドライブ信号によってオン・オフ制御されたスイッチＳ１〜Ｓ６は出力端の電位をＰの正電位またはＮの基底電位に適切にドライブすることにより、Ｕ相電流指令とＶ相電流指令に相当する負荷電流ｉＵ、ｉＶを発生させる。Ｗ相の負荷電流ｉＷついては、常にｉＷ＝−（ｉＵ＋ｉＶ）の関係があるので、ｉＵ、ｉＶを制御すれば、ｉＷは同時に一意に制御される。この他にシャント抵抗をインバータ出力とモータとの間に入れてモータの各相に流れる電流を検出する技術として特開平１１−７５３９６、特開平１０−１２３１８４がある。
【０００４】
図３の従来技術において負荷電流を検出するシャント抵抗Ｒ１、Ｒ２は各相アームの出力端と負荷の間に直列に接続されているためにシャント抵抗両端の電位はスイッチがオン・オフする度に基底電位Ｎと高電圧の正電位Ｐの間を瞬間的に変移することになる。一方、シャント抵抗の抵抗値は発熱と電力の損失を最小限に抑えるためになるべく小さな値に設定される。通常、数ｍΩから数十ｍΩが一般的である。そのためシャント抵抗の両端にあらわれる電位差は非常に小さい。
【０００５】
図４はシャント抵抗Ｒ１のある状態での両端の電位を示したものである。ｅ１はＲ１のＵ相アーム側の電位であり、実線で示している。ｅ２はＲ１の負荷側の電位であり、破線で示している。Ｖｄはｅ１とｅ２の電位差であり、負荷電流によって生じた電圧降下に相当する。この図に示されるように、ｅ１、ｅ２の電位波形は大振幅の矩形波形に負荷電流による微小な電圧降下が重畳されたものとなる。例えば主回路電圧２００ＶでＲ１の抵抗値１０ｍΩで１Ａの負荷電流を検出すると仮定すると、電圧降下は１０ｍＶとなり、スイッチングによる２００Ｖの電圧スイングに対してわずか０．００５％となる。ｅ１、ｅ２は分圧抵抗によって、適当に分圧され、それぞれｅ１’、ｅ２’となるが、この比率は変らない。差動増幅器Ａ１によってｅ１’とｅ２’の電位差を正確に増幅することができれば、負荷電流ｉＵを検出できることになるが、ここで問題が生じる。
【０００６】
差動増幅器Ａ１から入力信号であるｅ１’、ｅ２’を見ると、大振幅のコモンモード電圧に微小な検出すべき信号電圧が重畳していることになる。一般的に差動増幅器のＣＭＲＲ即ちコモンモード電圧除去比は周波数特性を持っており、周波数が高くなるほど悪化する。従って、スイッチングの周波数が高くなるほど、誤差が増加し、電流検出精度が低下することになる。電流検出精度が低下すれば、結果として電流指令に対する出力電流の精度も低下する。この従来技術では、スイッチング周波数は数ｋＨｚから十数ｋＨｚまでが実用的な限界であると考えられる。出力電流のリップル成分を低減するため或いは高速な応答を実現するために高いスイッチング周波数と精度の高い電流制御特性を求めることは従来技術では困難である。
【０００７】
【発明が解決しようとする課題】
そこで、本発明は前述の問題点を解決するためになされたものであり、その目的はスイッチング周波数が電流検出精度に影響することなく、高いスイッチング周波数と精度の高い電流検出を両立することにある。
【０００８】
【課題を解決するための手段】
上記問題を解決するため、本発明は三相ブリッジによる主回路と負荷電流検出手段と電流制御手段を備えた三相電流制御装置において、
前記負荷電流検出手段は、正側端子Ｐと上アームトランジスタＳ１との間に設けられたシャント抵抗Ｒ１と、負側端子Ｎと前記上アームトランジスタＳ１と同相にある下アームトランジスタＳ２との間に設けられたシャント抵抗Ｒ２と、前記トランジスタＳ１、Ｓ２と異なる相の上アームトランジスタＳ３と正側端子Ｐとの間に設けられたシャント抵抗Ｒ３と、前記上アームトランジスタＳ３と同相にある下アームトランジスタＳ４と負側端子Ｎとの間に設けられたシャント抵抗Ｒ４と、前記シャント抵抗Ｒ１〜Ｒ４によって計測された電流値に基づいて負荷電流を演算する手段から構成したものである。
また、前記上アームトランジスタ、前記下アームトランジスタをＩＧＢＴとしたものである。
また、前記上アームトランジスタ、前記下アームトランジスタをパワーＭＯＳＦＥＴとしたものである。
【０００９】
【発明の実施の形態】
以下、本発明の実施例を図１に基づいて説明する。図において、Ｍは三相電流制御装置の負荷となる電動機、Ｐ、Ｎは三相電流制御装置の主回路部に直流電圧を供給するための端子であり、正側がＰ、負側がＮである。三相電流制御装置は、この直流電圧をパルス幅変調することによって、可変周波の可変電圧を負荷となる電動機へ供給する。主回路部はＵ、Ｖ、Ｗの各相毎に２つの半導体素子から構成される。Ｕ相の直流電圧の正側端子ＰとＵ相の主回路部出力端子Ｔｕとの間に設けられた上アーム側スイッチングトランジスタをＳ１、前記端子Ｔｕと負側端子Ｎとの間に設けられた下アーム側スイッチトランジスタをＳ２とする。Ｕ相と同様にして、Ｖ相の上アーム側スイッチングトランジスタ、下アーム側スイッチングトランジスタを各々Ｓ３、Ｓ４とする。またＷ相の上アーム側スイッチングトランジスタ、下アームスイッチングトランジスタも同様にして、各々Ｓ５、Ｓ６とする。Ｖ、Ｗ相の主回路部出力端子を各々Ｔｖ、Ｔｗとする。
【００１０】
Ｕ相に設けられたシャント抵抗Ｒ１は正側端子Ｐと上アームトランジスタＳ１との間に、シャント抵抗Ｒ２は負側端子Ｎと下アームトランジスタＳ２との間に構成される。Ｕ相と同様にして、Ｖ相に設けられたシャント抵抗Ｒ３は正側端子Ｐと上アームトランジスタＳ３との間に、シャント抵抗Ｒ４は負側端子Ｎと下アームトランジスタＳ４との間に構成される。
半導体スイッチＳ１〜Ｓ６はパワーＭＯＳＦＥＴやＩＧＢＴ等が一般に用いられ、三相ブリッジを構成している。シャント抵抗Ｒ１〜Ｒ４は、両端の電位差によってそのノードに流れる電流を検出する。Ｒ５〜Ｒ１２は分圧抵抗である。Ｒ１、Ｒ３の両端の電位は高電圧のＰ、Ｎ間の主回路電圧まで上昇するので、後段の差動増幅器に入力可能な電圧まで分圧する。
【００１１】
今、Ｒ１を流れる電流をｉ１、Ｒ２を流れる電流をｉ２、Ｕ相に流れる負荷電流をｉＵとすると、
ｉＵ＝ｉ１−ｉ２・・・・・・・・・・・・・・・（１）式
となる。
従って、ｉ１とｉ２をそれぞれＲ１とＲ２の両端の電位差から検出すれば、Ｕ相の負荷電流ｉＵを求めることができる。同様に、
ｉＶ＝ｉ３−ｉ４・・・・・・・・・・・・・・・（２）式
となるので、Ｒ３、Ｒ４の両端の電位差からＶ相の負荷電流ｉＶを求めることができる。Ａ１〜Ａ４は差動増幅器である。それぞれシャント抵抗Ｒ１〜Ｒ４の両端の電位差からｉ１〜ｉ４の電流値を検出する。
【００１２】
Ａ１〜Ａ４の差動増幅器のゲインとＲ５〜Ｒ１２の分圧抵抗の分圧比はｉ１〜ｉ４の電流値に対するゲインが等しくなるように適切に設定される。Ａ５、Ａ６は差動増幅器であり、それぞれ（１）式、（２）式に示される演算を行い、ｉＵ、ｉＶに比例した電圧を出力する。Ａ７、Ａ８は誤差増幅器であり、それぞれＵ相電流指令値、Ｖ相電流指令値と対応する相の電流検出値の誤差である偏差を増幅して出力する。Ｂ１はＰＷＭ変調回路である。Ｕ相、Ｖ相の誤差増幅器の出力を受け、誤差を解消するべくパルス幅変調された、主回路スイッチのドライブ信号を生成する。Ｂ２はゲートドライブ回路である。ＰＷＭ変調回路によって生成されたドライブ信号を主回路の各スイッチのゲート（Ｇ１〜Ｇ６）をドライブするのに必要な増幅とレベルシフトを行う。Ｇ１〜Ｇ６のゲートドライブ信号によってオン・オフ制御されたスイッチＳ１〜Ｓ６は出力端の電位をＰの正電位またはＮの基底電位に適切にドライブすることにより、Ｕ相電流指令とＶ相電流指令に相当する負荷電流ｉＵ、ｉＶを発生させる。Ｗ相の負荷電流ｉＷついては、常にｉＷ＝−（ｉＵ＋ｉＶ）の関係があるので、ｉＵ、ｉＶを制御すれば、ｉＷは同時に一意に制御される。
【００１３】
ここで、図２にＵ相負荷電流を検出するＲ１、Ｒ２の両端の電位を示す。Ｒ１の主回路電源のＰ側に接続された端子の電位ｅ１は常に一定の高電位の状態にある。Ｒ１のもう一方の端子の電位ｅ２はｅ１に対して、Ｒ１に流れる電流ｉ１による電圧降下Ｖｄ１の分だけ変移することになるので、ごく僅かな電位変動しか生じない。また、Ｒ２の主回路電源のＮ側に接続された端子の電位ｅ４は常に一定の基底電位の状態にある。Ｒ２のもう一方の端子の電位ｅ３はｅ４に対してＲ２に流れる電流ｉ２による電圧降下Ｖｄ２の分だけ変移することになるので、こちらもまた僅かな電位変動しか生じない。Ａ１の差動増幅器から入力信号であるｅ１’、ｅ２’を見ると一定の直流高電圧に負荷電流による微小な電圧降下が重畳されたものとなる。即ちコモンモード電圧が一定の直流電圧になるので、スイッチング周波数によるＣＭＲＲの悪化の影響が無くなる。Ａ２の差動増幅器についてはさらに高電圧のコモンモード電圧も生ぜず、ＣＭＲＲが悪化する要因は存在しない。以上のことはＶ相についても全く同様である。電流検出精度がスイッチング周波数によって影響を受けないので、結果として精度の高い電流制御特性が得られる。
【００１４】
【発明の効果】
本発明は三相ブリッジによる主回路と負荷電流検出手段と電流制御手段を備えた三相電流制御装置において、前記負荷電流検出手段は、正側端子Ｐと上アームトランジスタＳ１との間に設けられたシャント抵抗Ｒ１と、負側端子Ｎと前記上アームトランジスタＳ１と同相にある下アームトランジスタＳ２との間に設けられたシャント抵抗Ｒ２と、前記トランジスタＳ１、Ｓ２と異なる相の上アームトランジスタＳ３と正側端子Ｐとの間に設けられたシャント抵抗Ｒ３と、前記上アームトランジスタＳ３と同相にある下アームトランジスタＳ４と負側端子Ｎとの間に設けられたシャント抵抗Ｒ４と、前記シャント抵抗Ｒ１〜Ｒ４によって計測された電流値に基づいて負荷電流を演算する手段から構成されているので、検出すべき電圧に含まれるコモンモード電圧が一定の直流電圧になり、スイッチング周波数が電流検出精度に影響を与えないので、高いスイッチング周波数と精度の高い電流制御特性を両立することができる。
【図面の簡単な説明】
【図１】本発明の実施例を示す回路図
【図２】本発明の実施例の電流検出シャント抵抗の端子電位波形図
【図３】従来の三相電流制御装置を示す回路図
【図４】従来の三相電流制御装置の電流検出シャント抵抗の端子電位波形図
【符号の説明】
Ｓ１〜Ｓ６　半導体スイッチ
Ｒ１〜Ｒ４　シャント抵抗
Ｒ５〜Ｒ１２　分圧抵抗
Ａ１〜Ａ６　差動増幅器
Ａ７〜Ａ８　誤差増幅器
Ｂ１　ＰＷＭ変調回路
Ｂ２　ゲートドライブ回路
Ｇ１〜Ｇ６　Ｓ１〜Ｓ６のゲート
ｉＵ　Ｕ相負荷電流
ｉＶ　Ｖ相負荷電流
ｉＷ　Ｗ相負荷電流
ｉ１　Ｒ１を流れる電流
ｉ２　Ｒ２を流れる電流
ｉ３　Ｒ３を流れる電流
ｉ４　Ｒ４を流れる電流
ｅ１　Ｒ１のＰ側端子電位
ｅ２　Ｒ１のＳ１側端子電位
ｅ３　Ｒ２のＳ２側端子電位
ｅ４　Ｒ２のＮ側端子電位
ｅ１’　分圧されたＲ１のＰ側端子電位
ｅ２’　分圧されたＲ１のＳ１側端子電位
ｅ３’　分圧されたＲ２のＳ２側端子電位
ｅ４’　分圧されたＲ２のＮ側端子電位
Ｖｄ１　Ｒ１の端子間電位差
Ｖｄ２　Ｒ２の端子間電位差
Ｖｄ　Ｒ１の端子間電位差
【図１】
2004048863.tif 000003
【図２】
2004048863.tif 000004
【図３】
2004048863.tif 000005
【図４】
2004048863.tif 000006