(57)【要約】【課題】情報処理装置を制御するＣＰＵが省電力モード時に不正なバスアクセスを実行しても、検出することができない。【解決手段】クロック信号を受けて動作するＣＰＵと複数の機能ブロックを有し、機能ブロックに対してＣＰＵからアクセス可能な制御回路と、動作モードを変更するモード変更手段と、クロック信号を供給していない機能ブロックに対してＣＰＵがアクセスを行った場合、ＣＰＵに対し割り込み要求信号を出力させる割り込み要求生成手段とを有する。【選択図】      図１
2004164200.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号を受けて動作するＣＰＵと複数の機能ブロックを有し、前記複数の機能ブロックに対してＣＰＵからアクセス可能な制御回路と、消費電力が異なる複数の動作モードを有する情報処理装置であって、
前記動作モードを変更するモード変更手段と、
前記動作モードを変更した後、クロック信号を供給していない機能ブロックに対して前記ＣＰＵがアクセスを行った場合、前記ＣＰＵに対し割り込み要求信号を出力させる割り込み要求生成手段と
を有することを特徴とする情報処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置における省電力の制御に関する。
【０００２】
【従来の技術】
情報処理装置における省電力化の手段の一つとして、クロック停止がある。これは待機モードのように情報処理待ち状態となっている場合、処理待ち状態で機能が停止しているブロックの動作クロックを停止することで消費電力の低減を図る手段である。
【０００３】
例えば印刷装置の場合、印刷処理を行っていない時は、ホストコンピュータからのデータを受信するインターフェース部及びスイッチ等のユーザ操作パネル部等に関する機能ブロックが正常に動作していれば良く、その他の紙送り機能などの印刷制御部分はクロック停止が可能である。クロック停止による省電力モードへの切替えは、印刷装置の動作状態の検知によって行われ、印刷処理要求等が一定期間発生しなければ、省電力モードに移行し、インターフェース部、ユーザー操作パネル部等より何らかの処理要求を検知したときには、通常動作状態へと切替える。
【０００４】
このような省電力モード状態に入ったとき、ＣＰＵのアクセス対象ブロックは、動作を継続する機能ブロックのみに限定されることが一般的である。これは、省電力モード状態のブロックは動作クロックが停止しているため、ＣＰＵバスアクセスに対して正しく動作する保証が無いためである。よって、省電力モード時は、クロックが停止されている機能ブロックに対しての不正なアクセスが行われないようにソフトウェアを実装（設計）する必要がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、省電力モード時のソフトウェアの検証は決して容易な作業ではない。例えば、全ての機能ブロックのレジスタに対し同じアクセスタイムを定義している場合は、回路の簡素化のため、個々の機能ブロックとＣＰＵとの間に、Ｒｅａｄｙ／Ｂｕｓｙ信号のようなハンドシェイク用の信号は用意せず、動作クロックに同期して固定バスサイクルでアクセスを行うことが多い。
【０００６】
そのため、省電力モード時に、クロック停止状態にある機能ブロックにアクセスしても、バスサイクルは正常終了してしまう。よってこのような場合は、ハード的に不正なアクセスを見分けることは困難であり、厳密なソフトウェアの検証作業が必要となる。
【０００７】
更に、一旦クロックを停止すると、通常動作状態への切替え時に初期化処理に時間のかかるブロックが存在する場合には、省電力モードへの切替えに複数のタイマーを用い、段階的に省電力モードに切替えて行くことが多い。これは省電力モード移行時、すぐに、復帰時間のかかる省電力モードに入るのではなく、ユーザーの作業処理の合間に入るような、時間の短い待機状態時には、復帰時間のかからない省電力モード状態にとどまるよう動作する。
【０００８】
このような制御を行うことで、ユーザーの利便性が増すように考慮したものではあるが、ソフトウェアの仕様が複雑なものとなり、検証を困難にするだけではなく、予想外の不具合ももたらす可能性もある。
【０００９】
本発明は、上記の事情を鑑みてなされたもので、省電力モード時にクロックの停止している機能ブロックにＣＰＵからのアクセスがあった場合、割り込み要求により、そのアクセスをＣＰＵに通知することで、不正なアクセスを検出し、ソフトウェアの検証作業を容易にすると共に、予期せぬソフトウェアの障害にも割り込み処理にて対処する手段を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の情報処理装置は、クロック信号を受けて動作するＣＰＵと複数の機能ブロックを有し、前記複数の機能ブロックに対してＣＰＵからアクセス可能な制御回路と、消費電力が異なる複数の動作モードを有する情報処理装置であって、前記動作モードを変更するモード変更手段と、前記動作モードを変更した後、クロック信号を供給していない機能ブロックに対して前記ＣＰＵがアクセスを行った場合、前記ＣＰＵに対し割り込み要求信号を出力させる割り込み要求生成手段とを有する。
【００１１】
【発明の実施の形態】
【実施例】
以下、図面を参照して本発明の実施例を詳細に説明する。
【００１２】
＜第１の実施例＞
図１は、第１の実施例における情報処理装置のブロック図である。１はＣＰＵであり情報処理装置の制御を行う。２はメモリー制御部である。３はＲＯＭ、４はＲＡＭであり、それぞれＣＰＵ１からアクセスがあった場合、メモリー制御部２によって制御される。
【００１３】
ＲＯＭ３には、情報処理装置のプログラムが格納され、ＲＡＭ４には、情報処理装置を動作させるのに必要な各種データが格納される。５はバスコントローラ部である。６はＩ／Ｆ部（インターフェース部）であり、情報処理装置に接続される外部装置とのインターフェースを制御する。７は操作パネル制御部であり、情報処理装置を使用するユーザー用の操作パネルを制御する。
【００１４】
８は機能−Ａ部であり、情報処理装置の通常動作時に特定の機能を処理するブロックであり、省電力モード時には、動作する必要の無い機能を有するブロックである。９は機能−Ｂ部であり、機能−Ａ部８と同様に省電力モード時には、動作する必要の無い機能を有するブロックであり、情報処理装置の通常動作時には、機能−Ａ部８とは異なる特定の機能を処理するブロックである。
【００１５】
Ｉ／Ｆ部６、操作パネル制御部７、機能−Ａ部８、機能−Ｂ部９に対してのＣＰＵ１からのバスアクセスは、バスコントローラ部５によって制御される。１０はＣＬＫ生成部であり、情報処理装置のＣＰＵ、機能−Ａ部、機能−Ｂ部などへ供給する動作クロック（クロック信号）を生成する。
【００１６】
Ｓ１はＣＰＵ１から出力されるバスアクセス制御信号であり、メモリー制御部２及びバスコントローラ部５に接続される。バスアクセス制御信号Ｓ１には、アドレス、リード／ライト情報等が含まれ、メモリー制御部２及びバスコントローラ部５は、これらの信号をデコードし、ＣＰＵ１のバスサイクルを制御する。
【００１７】
Ｓ２はデータバスであり、ＣＰＵ１のバスサイクルのデータが反映され、メモリー制御部２及びバスコントローラ部５に接続される。Ｓ３はＲＯＭ３に対するバスアクセス制御信号であり、バスアクセス制御信号Ｓ１をもとにメモリー制御部２で生成され、ＲＯＭ３に接続される。Ｓ４はＲＯＭ３のデータバスであり、バスアクセス信号Ｓ３によりＲＯＭ３へのデータリードサイクルが発生するとＲＯＭ３のデータは、データバスＳ４に出力されメモリー制御部２を介し、データバスＳ２に反映される。
【００１８】
Ｓ５はＲＡＭ４に対するバスアクセス制御信号であり、ＲＯＭ３へのアクセスと同様にメモリー制御部２がバスアクセス信号Ｓ１をもとに生成し、ＲＡＭ４に接続される。Ｓ６はＲＡＭ４のデータバスであり、ＲＡＭ４へライト時には、データバスＳ２の内容がメモリー制御部２を介してデータバスＳ６に反映され、リード時にはデータバスＳ６にＲＡＭ４のデータが出力され、メモリー制御部２を介してデータバスＳ２に反映される。
【００１９】
Ｓ７、Ｓ１０、Ｓ１２、Ｓ１４はバスコントローラ部５から出力されるチップセレクト信号であり、それぞれ、Ｉ／Ｆ部６、操作パネル制御部７、機能−Ａ部８、機能−Ｂ部９に接続され、各ブロックに対するバスアクセスが発生した時に信号のレベルが有効になる。
【００２０】
Ｓ８はバスコントローラ部５が生成するバスアクセス制御信号で、バスコントローラ５に接続されたＩ／Ｆ部６、操作パネル制御部７、機能−Ａ部８、機能−Ｂ部９に対するバスアクセスを制御する共通信号である。Ｓ９、Ｓ１１、Ｓ１３、Ｓ１５は、それぞれ、Ｉ／Ｆ部６、操作パネル制御部７、機能−Ａ部８、機能−Ｂ部９とバスコントローラ部５を接続するデータバスである。ＣＰＵ１からデータライトサイクルが発生すると、データバスＳ２の内容がバスコントローラ部５を介し、データバスＳ９、Ｓ１１、Ｓ１３、Ｓ１５に反映され、データリードサイクル時には、データバスＳ９、Ｓ１１、Ｓ１３、Ｓ１５の内容が、バスコントローラ部５を経由して、データバスＳ２に反映される。
【００２１】
Ｓ１６は省電力モード切替え信号で、ＣＰＵ１が情報処理装置の処理状態に応じて信号レベルを切替える。通常動作モードから省電力モードへの切替えは、Ｉ／Ｆ部６及び操作パネル制御部７からデータ処理要求が発生せず、一定期間待機状態が続いた場合に行われる。この一定期間とは任意の期間であり情報処理装置の構成、目的等によって異なってくる。
【００２２】
省電力モードから通常動作モードへの切替えは、Ｉ／Ｆ部６もしくは操作パネル制御部７からのデータ処理要求がきっかけとなる。省電力モード信号Ｓ１６は、ＣＬＫ生成部１０及びバスコントローラ部５に入力される。Ｓ１７はクロック信号で、ＣＬＫ生成部１０によって生成され、機能−Ａ部８及び機能−Ｂ部９を除く、動作クロックの供給を必要とするすべてのブロックに供給される。このクロック信号Ｓ１７は、省電力モード切替え信号Ｓ１６の状態にかかわらず、常に、クロックを出力する。Ｓ１８もＣＬＫ生成部１０によって生成されるクロック信号であり、機能−Ａ部８及び機能−Ｂ部９に接続される。
【００２３】
このクロック信号Ｓ１８は、省電力モード切替え信号Ｓ１６によってコントロールされ、通常動作モードの時には、クロック信号Ｓ１７と同一のクロックを出力するが、省電力モード時にはクロック出力が停止される。Ｓ１９は割り込み要求信号で、バスコントローラ部５によって生成され、ＣＰＵ１に入力される。割り込み要求信号Ｓ１９は、省電力モード時、ＣＰＵ１が機能−Ａ部８もしくは機能−Ｂ部９に対してアクセスを行った時に発生する。
【００２４】
図２は割り込み要求信号Ｓ１９の具体的な発生条件を示すタイミング図である。図中、ＣＬＫ１信号は図１のクロック信号Ｓ１７に相当する。ＰＭＯＤＥ信号は、通常動作モードと省電力モードとの切替え信号であり、図１の省電力モード切替え信号Ｓ１６に相当する。なお本タイミング図においては、ＰＭＯＤＥ信号が’Ｈｉｇｈ’の時に通常動作モード、’Ｌｏｗ’の時に省電力モードと規定する。ＣＬＫ２信号は図１のクロック信号Ｓ１８に相当する。
【００２５】
／ＣＳ１信号（／はＣＳ１信号がローアクティブの意であることを表す文字である）は図１の機能−Ａ部８に対するチップセレクト信号Ｓ１２に、／ＣＳ２信号は図１の機能−Ｂ部９に対するチップセレクト信号Ｓ１４に相当し、共にＬｏｗアクティブの信号である。
【００２６】
／ＩＮＴ＿ＯＦＦ信号は図１の割り込み要求信号Ｓ１９に相当し、Ｌｏｗアクティブの信号である。図２において、Ｔ−１期間は通常動作モード期間、Ｔ−２期間は省電力モード期間を示す。Ｔ−１期間中、ＰＭＯＤＥ信号のレベルは’Ｈｉｇｈ’であり、ＣＬＫ２信号もＣＬＫ１信号と同じクロック波形となる。また、／ＣＳ１信号がアクティブとなっても、／ＩＮＴ＿ＯＦＦ信号はアクティブとならない。
【００２７】
一方、Ｔ−２期間中はＰＭＯＤＥ信号のレベルが’Ｌｏｗ’となり、ＣＬＫ２信号においてはクロック波形が出力されない。また、／ＣＳ１信号もしくは／ＣＳ２信号がアクティブとなると、／ＩＮＴ＿ＯＦＦ信号がアクティブとなり、割り込み要求が発生する。
【００２８】
図２からわかるように、割り込み要求信号Ｓ１９は、省電力モード切替え信号Ｓ１６と省電力モード時にクロックの停止する機能ブロックのチップセレクト信号Ｓ１２、Ｓ１４とのデコードで生成可能である。しかし生成方法はこれに限るわけではなく、ＣＰＵ１の割り込み要求信号の受け付けタイミングに合わせ、パルスのような形式であっても構わない。
【００２９】
また、バスコントローラ部５に機能−Ａ部８および機能−Ｂ部９の各々に対し、個別に割り込み許可レジスタが設けられている場合には、割り込み要求信号Ｓ１９の発生条件にそれらの状態を加えても構わない。
【００３０】
また、ＣＰＵ１が割り込み信号を受け付けた場合、不図示の表示手段（例えば液晶パネルやＬＥＤ等）で割り込みが生じたことを表示しても構わない。
【００３１】
＜第２の実施例＞
図３は、第２の実施例における情報処理装置のブロック図である。
【００３２】
２０はＣＰＵであり本情報処理装置の制御を行う。２１はＣＬＫ生成部であり、情報処理装置の動作クロックを生成する。２２はメモリー制御部であり、２３はメモリーである。メモリー制御部２２は、メモリー２３に対するＣＰＵ２０のバスアクセスを制御する。メモリー２３には情報処理装置のプログラムおよび各種データが格納され、ＣＰＵ２０はメモリー２３のプログラムに従って動作する。
【００３３】
２４はＩ／Ｆ部であり、情報処理装置に接続される外部装置とのインターフェースを制御する。２５は操作パネル制御部であり、情報処理装置を使用するユーザー用の操作パネルを制御する。
【００３４】
２６は機能−Ａ部であり、情報処理装置の通常動作時に特定の機能を処理するブロックであり、省電力モード時には、動作する必要の無い機能を有するブロックである。２７は機能−Ｂ部であり、機能−Ａ部２６と同様に省電力モード時には、動作する必要の無い機能を有するブロックであり、情報処理装置の通常動作時には、機能−Ａ部２６とは異なる特定の機能を処理するブロックである。
【００３５】
２８は割り込みコントローラであり、ＣＰＵ２０に対する各機能ブロック（Ｉ／Ｆ部２４、操作パネル制御部２５、機能−Ａ部２６、機能−Ｂ部２７）からの割り込み要求信号を制御し、ＣＰＵ２０に通知する。
【００３６】
Ｓ２０は省電力モード切替え信号であり、ＣＰＵ２０が情報処理装置の処理状態に応じて信号レベルを切替える。通常動作モードから省電力モードへの切替えは、Ｉ／Ｆ部２４及び操作パネル制御部２５からデータ処理のための割り込み処理要求が発生せず、一定期間待機状態が続いた場合に行われる。この一定期間とは任意の期間であり情報処理装置の構成、目的等によって異なってくる。
【００３７】
省電力モードから通常動作モードへの切替えは、Ｉ／Ｆ部２４もしくは操作パネル制御部２５からの割り込み処理要求がきっかけとなる。省電力モード信号Ｓ２０は、ＣＬＫ生成部２１及び機能−Ａ部２６、機能−Ｂ部２７に入力される。Ｓ２１はクロック信号で、ＣＬＫ生成部２１によって生成され、機能−Ａ部２６及び機能−Ｂ部２７を除く、動作クロックの供給を必要とするすべてのブロックに供給される。このクロック信号Ｓ２１は、省電力モード切替え信号Ｓ２０の状態にかかわらず、常に、クロックを出力する。Ｓ２２もＣＬＫ生成部２１によって生成されるクロック信号であり、機能−Ａ部２６及び機能−Ｂ部２７に接続される。このクロック信号Ｓ２２は、省電力モード切替え信号Ｓ２０によってコントロールされ、通常動作モードの時には、クロック信号Ｓ２１と同一のクロックを出力するが、省電力モード時にはクロック出力が停止される。
【００３８】
Ｓ２３はＣＰＵ２０から出力されるバスアクセス制御信号であり、アドレス、リード／ライト信号、アドレスストローブ信号等のバスアクセスに必要な制御信号が含まる。バスアクセス制御信号２３は、メモリー制御部２２、Ｉ／Ｆ部２４、操作パネル制御部２５、機能−Ａ部２６、機能−Ｂ部２７、割り込みコントローラ２８に接続される。Ｓ２４はデータバスであり、バスアクセス時のデータが反映される。Ｓ２５はメモリー２３に対するバスアクセス制御信号であり、メモリー制御部２２がバスアクセス制御信号Ｓ２３をもとに生成する。Ｓ２６はメモリー２３のデータバスであり、メモリー２３へのデータライト時には、データバスＳ２４の内容がメモリー制御部２２を介してデータバスＳ２６に反映され、データリード時にはデータバスＳ２６にメモリー２３のデータが出力され、メモリー制御部２２を介してデータバスＳ２４に反映される。
【００３９】
なお、メモリー２３以外のＩ／Ｆ部２４、操作パネル制御部２５、機能−Ａ部２６、機能−Ｂ部２７、割り込みコントローラ２８の各ブロックには、各々のブロック内にバスアクセス制御信号２３をもとにＣＰＵ２０からのバスアクセスの発生の有無を検出し、応答する機能が含まれている。Ｓ２７、Ｓ２８、Ｓ２９、Ｓ３０は割り込み要求信号であり、それぞれ、Ｉ／Ｆ部２４、操作パネル制御部２５、機能−Ａ部２６、機能−Ｂ部２７から出力され、割り込みコントローラ２８に入力される。割り込み要求信号の発生要因は、データ処理開始要求やデータ処理終了の通知等がある。Ｓ３１は割り込みコントローラ２８からＣＰＵ２０に対する割り込み要求信号である。
【００４０】
割り込みコントローラ２８は、各機能ブロックからの割り込み要求信号Ｓ２７、Ｓ２８、Ｓ２９、Ｓ３０の優先順位や信号レベル等に応じて、ＣＰＵ２０に割り込み要求を通知する。割り込みベクター方式の場合は、ＣＰＵ２０の割り込み承認サイクル時に、割り込みコントローラ２８がデータバスＳ２４上にベクターアドレスを出力する。
【００４１】
省電力モードに切り替わると、クロック信号Ｓ２２は停止し、同時に機能−Ａ部２６と機能−Ｂ部２７の動作が停止する。よって、機能−Ａ部２６と機能−Ｂ部２７は通常動作モードに発生していた割り込み要求は発生しなくなる。
【００４２】
一方、デコードのようなクロックを必要としないゲートによる回路の場合、クロックが停止していても動作させることは可能である。つまり、バスアクセス制御信号２３のアドレスをデコードすれば、機能−Ａ部２６、機能−Ｂ部２７の各々でＣＰＵ２０からのバスアクセスが行われたかを判断することができ、また、バスアクセス制御信号２３のアドレスストローブ信号をデコード条件に加えれば、ハザードのでないパルス信号形態で省電力モード時のＣＰＵ２０からのバスアクセス検知信号を生成することができる。
【００４３】
このバスアクセス検知信号と省電力モード切替え信号Ｓ２０の省電力モード時の信号レベルを条件にデコードすれば、割り込みコントローラ２８に対する割り込み要求信号を生成することができる。機能−Ａ部２６及び機能−Ｂ部２７内にセレクタを設け、省電力モード切替え信号Ｓ２０をセレクト条件にして通常動作モードと省電力モードでの割り込み要求信号を切替えれば、各々割り込み要求信号Ｓ２９とＳ３０を使用して、割り込みコントローラ２８に通知することが可能である。
【００４４】
また、ＣＰＵ１が割り込み信号を受け付けた場合、不図示の表示手段（例えば液晶パネルやＬＥＤ等）で割り込みが生じたことを表示しても構わない。
【００４５】
以上、第１、第２の実施例について説明したが、情報処理装置として、図３に示すようなインクジェット記録装置を説明する。
【００４６】
図４は、インクジェット記録装置（プリンター）の斜視図である。このプリンターは、記録動作を行わない場合には、省電力モードに移行する。そして、記録動作を行う場合に、通常動作時となる。
【００４７】
１０５は記録ヘッドであり、キャリッジ１０４上に搭載されてシャフト１０３に沿って長手方向に往復運動可能となっている。記録ヘッドより吐出されたインクは、記録ヘッドと微小な間隔をおいて、プラテン１０１に記録面を規制された被記録材１０２に到達し、その上に画像を形成する。
【００４８】
記録ヘッドには、フレキシブルケーブル１１９を介して画像データに応じて吐出信号が供給される。なお、１１４はキャリッジ１０４をシャフト１０３に沿って走査させるためのキャリッジモーターである。１１３はモーター１１４の駆動力をキャリッジ１０４に伝達するワイヤである。また、１１８はプラテンローラー１０１に結合して被記録材１０２を搬送させるための搬送モーターである。
【００４９】
また、ＣＰＵ１が割り込み信号を受け付けた場合、不図示の表示手段（例えば液晶パネルやＬＥＤ等）やブザーなどで割り込みが生じたことを使用者に通知しても構わない。あるいは、プリンターに接続されている上位装置（例えばパーソナルコンピューター）にその情報を通知し、上位装置で動作するドライバーソフトやモニターソフトにより、画面に表示させても構わない。
【００５０】
＜その他の実施例＞
なお、第１、第２の実施例において機能−Ａ部、機能−Ｂ部に対してクロック信号を供給の制御を個別に行っても構わない。例えば省電力モードを複数設け、機能−Ａ部へのクロック信号の供給を止める場合を省電力Ａモード、機能−Ｂ部へのクロック信号の供給を止める場合を省電力Ｂモードとしても構わない。この構成により、情報処理装置の電力消費量を段階的に変更できる。例えば、待機状態が５分の経過すれば省電力モードＡに切り替わり、さらに５分経過すれば省電力モードＢの順に切り替わる制御がなされる。
【００５１】
以上のように、本発明の実施態様の例を以下に列挙する。
【００５２】
［実施態様１］
クロック信号を受けて動作するＣＰＵと複数の機能ブロックを有し、前記複数の機能ブロックに対してＣＰＵからアクセス可能な制御回路と、消費電力が異なる複数の動作モードを有する情報処理装置であって、前記動作モードを変更するモード変更手段と、前記動作モードを変更した後、クロック信号を供給していない機能ブロックに対して前記ＣＰＵがアクセスを行った場合、前記ＣＰＵに対し割り込み要求信号を出力させる割り込み要求生成手段とを有することを特徴とする情報処理装置。
【００５３】
［実施態様２］
前記割り込み要求生成手段は前記機能ブロックに有することを特徴とする実施態様１に記載の情報処理装置。
【００５４】
［実施態様３］
前記割り込み要求生成手段は、割り込み要求の許可を制御する手段を有することを特徴とする実施態様１に記載の情報処理装置。
【００５５】
［実施態様４］
前記省電力モードが複数ある場合、前記割り込み要求生成手段は、それぞれの省電力モード毎に割り込み要求の発生の有無を制御する手段を有することを特徴とする実施態様１に記載の情報処理装置。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、動作クロックが停止され、省電力モード状態にあるブロックに対しＣＰＵがバスアクセスを実行しても、割り込み要求信号により、検知可能となる。これにより省電力モード時における誤動作の検知が容易となる。
【図面の簡単な説明】
【図１】第１の実施例における情報処理装置のブロック図である。
【図２】第１の実施例における割り込み要求信号の発生条件を示すタイミング図である。
【図３】第２の実施例における情報処理装置のブロック図である。
【図４】インクジェット記録装置の斜視図である。
【符号の説明】
１、２０  ＣＰＵ
２、２２  メモリー制御部
３  ＲＯＭ
４  ＲＡＭ
５  バスコントローラ部
６、２４  Ｉ／Ｆ部
７、２５  操作パネル制御部
８、２６  機能−Ａ部
９、２７  機能−Ｂ部
１０、２１  ＣＬＫ生成部
２３  メモリー
２８  割り込みコントローラ
Ｓ１、Ｓ３、Ｓ５、Ｓ８、Ｓ２３  バスアクセス制御部
Ｓ２、Ｓ４、Ｓ６、Ｓ９、Ｓ１１、Ｓ１３、Ｓ１５、Ｓ２４  データバス
Ｓ７、Ｓ１０、Ｓ１２、Ｓ１４  チップセレクト信号
Ｓ１６、Ｓ２０  省電力モード切替え信号
Ｓ１７、Ｓ１８、Ｓ２１、Ｓ２２  クロック信号
Ｓ１９、Ｓ３１  割り込み要求信号
【図１】
2004164200.tif 000003
【図２】
2004164200.tif 000004
【図３】
2004164200.tif 000005
【図４】
2004164200.tif 000006