(57)【要約】【課題】簡単な工程で薄型の積層マルチチップパッケージ及びこれを構成するチップを低コストで得る。【解決手段】上チップ１６に鍔部１８を形成することで、上チップ１６と下チップ１２の間に隙間２６を設けることができるため、上チップ１６と下チップ１２との間に間にスペーサを配置しなくても、下チップ１２とガラスエポキシ基板１０とをＡｕワイヤ２０で接続させることができる。このため、スペーサ分の材料コストを削減することができると共に、スペーサを用いないことで部品点数が削減され、工程が少なくなり、生産性が向上する。また、上チップ１６は直接下チップ１２に固定されるため、スペーサを介して上チップ１６を下チップ１２に固定する場合と比較して、上チップ１６の安定性が良く、リフロー耐性が向上する。【選択図】　　図２
2004031754.tif 000002
【特許請求の範囲】
【請求項１】
基板に固定され、前記基板の上面との間に隙間を設けた状態で基板の上面と対面する鍔部が設けられた第１チップと、
前記鍔部の下方領域内に配置され、前記第１チップと非接触で基板に固定された第２チップと、
を有することを特徴とする積層マルチチップパッケージ。
【請求項２】
前記第１チップにおける断面が、略Ｔ字形状であることを特徴とする請求項１に記載の積層マルチチップパッケージ。
【請求項３】
前記隙間を、前記第２チップと前記基板とを電気的に接続する接続部材が前記鍔部と接触しない大きさとしたことを特徴する請求項１に記載の積層マルチチップパッケージ。
【請求項４】
前記鍔部の裏面側に絶縁部材を設けたことを特徴とする請求項１に記載の積層マルチチップパッケージ。
【請求項５】
前記第２チップは、前記接続部材と電気的に接続される電極パッドを有しており、前記電極パッドはニッケル及び金からなることを特徴とする請求項３に記載の積層マルチチップパッケージ。
【請求項６】
前記接続部材が、前記基板から前記第２チップへ向かって配線された金属ワイヤであることを特徴とする請求項５に記載の積層マルチチップパッケージ。
【請求項７】
前記第１チップは、論理素子であり、前記第２チップは記憶素子であることを特徴とする請求項１に記載の積層マルチチップパッケージ。
【請求項８】
前記基板と前記第１チップ及び前記第２チップの間に第３チップを介在させ、前記第３チップの外形を第１チップの外形と略同一としたことを特徴とする請求項１に記載の積層マルチチップパッケージ。
【請求項９】
前記第１チップと前記基板とは、前記第１チップから前記基板へ向かって配線された金属ワイヤによって電気的に接続されており、前記鍔部の肉厚は前記第１チップの略１／２未満であることを特徴とする請求項１に記載の積層マルチチップパッケージ。
【請求項１０】
第１の電極パッドを有する上面と、前記上面の面積よりも小さい面積を有する下面と、前記上面と前記下面とをつなぐ側面と、を有し、かつ、前記下面が基板上に固定された第１のチップと、
前記第１の電極パッドと前記基板とを電気的に接続する第１の金属ワイヤと、
前記第１のチップの下に配置されると共に、第２の電極パッドを有する上面を有し、前記第１のチップの側面とは所定の距離離間した位置に配置される第２のチップと、
前記第２の電極パッドと前記基板とを電気的に接続する第２の金属ワイヤと、
を有することを特徴とする積層マルチチップパッケージ。
【請求項１１】
前記第１のチップにおける断面が、略Ｔ字形状であることを特徴とする請求項１０に記載の積層マルチチップパッケージ。
【請求項１２】
前記第２のチップの上面から前記側面に到る距離を、前記第２のチップの上面から前記第２の金属ワイヤの頂部までの高さよりも大きくしたことを特徴とする請求項１０に記載の積層マルチチップパッケージ。
【請求項１３】
前記側面に絶縁部材を設けたことを特徴とする請求項１０に記載の積層マルチチップパッケージ。
【請求項１４】
前記第２の電極パッドはニッケル及び金からなることを特徴とする請求項１０に記載の積層マルチチップパッケージ。
【請求項１５】
前記第２の金属ワイヤは、前記基板から前記第２のチップへ向かって配線していることを特徴とする請求項１４に記載の積層マルチチップパッケージ。
【請求項１６】
前記第１のチップは論理素子であり、前記第２のチップは記憶素子であることを特徴とする請求項１０に記載の積層マルチチップパッケージ。
【請求項１７】
前記基板と前記第１のチップ及び前記第２のチップの間に第３のチップを介在させ、前記第３のチップの外形を第１のチップの外形と略同一としたことを特徴とする請求項１０に記載の積層マルチチップパッケージ。
【請求項１８】
複数のチップが同一平面状に配設されたウエハの一方の面に、互いに平行な凹部を切削し、前記凹部の幅方向の中心線に沿って切断して、鍔部を設けたチップを形成させることを特徴とするチップの製造方法。
【請求項１９】
複数のチップが同一平面状に配設されたウエハの一方の面に、互いに平行な凹部をエッチングし、前記凹部の幅方向の中心線に沿って切断して、鍔部を設けたチップを形成させることを特徴とするチップの製造方法。
【請求項２０】
チップと基板とを電気的に接続する金属ワイヤが取り付けられる電極パッドをニッケル及び金で形成すると共に、前記基板から前記チップへ向かって前記金属ワイヤを配線することを特徴とするチップのワイヤボンディング方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のチップが積層された状態で封入された積層マルチチップパッケージ、これを構成するチップの製造方法及びワイヤボンディング方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器は高性能化、高機能化、小型化が著しく、実装される半導体素子も高性能化が進み、また高密度実装されることが要求されている。このため、半導体素子を３次元的に実装された積層マルチチップパッケージの要求がＩＣ、メモリーカードに代表される薄型、大容量機器において顕著になってきている。
【０００３】
図１１には、半導体素子が３次元実装された従来の積層マルチチップパッケージ１００が示されている。この積層マルチチップパッケージ１００は、略同一サイズで形成されたチップ１０２、１０４と、チップ１０２、１０４を搭載させるガラスエポキシ基板１０６と、ガラスエポキシ基板１０６の下面側に設けられた半田ボール１０５と、で構成されており、チップ１０２、１０４が積層された２チップ積層構造である。
【０００４】
以下、チップ１０２を上チップ１０２といい、チップ１０４を下チップ１０４という。上チップ１０２及び下チップ１０４は、それぞれガラスエポキシ基板１０６上に設けられたボンディングポスト１０８との間で、ワイヤボンディング方式によってＡｕワイヤ１１０を介して電気的に接続される。
【０００５】
ここで、上チップ１０２と下チップ１０４とは略同一のサイズで形成されているため、上チップ１０２と下チップ１０４との間にスペーサ１１２を配置させ、このスペーサ１１２によって、上チップ１０２と下チップ１０４との間に隙間を設けて、下チップ１０４とボンディングポスト１０８との間に、Ａｕワイヤ１１０による接続を可能にしている。
【０００６】
【発明が解決しようとする課題】
しかし、スペーサ１１２を設けることによって、部品点数が増え、３チップ積層構造と略同一の組立工程となってしまい、組立コストが高くなってしまうと共に、スペーサ１１２を設ける分、材料費が高くなってしまう。
【０００７】
また、スペーサ１１２を設けることにより、３チップ積層構造と略同一の高さとなるため、積層マルチチップパッケージ１００の肉厚が厚くなり、標準サイズ（１．４ｍｍＭａｘ厚）又は薄型サイズ（１．２ｍｍＭａｘ厚）の電子機器に実装することができない。さらに、３チップ積層構造となることで、上チップ１０２の安定性が悪く、内部ボイド等の欠陥が多くなり、リフロー耐性が悪化して信頼性が低下してしまう。
【０００８】
本発明は上記事実を考慮し、簡単な工程で薄型の積層マルチチップパッケージ及びこれを構成するチップを低コストで提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、基板に固定され、前記基板の上面との間に隙間を設けた状態で基板の上面と対面する鍔部が設けられた第１チップと、前記鍔部の下方領域内に配置され、前記第１のチップと非接触で基板に固定された第２チップと、を有することを特徴としている。
【００１０】
請求項１に記載の発明では、基板の上面に第１チップが固定されている。この第１チップには、基板の上面との間に隙間を設けた状態で、基板の上面と対面する鍔部を設けている。この鍔部の下方領域内に第２チップを配置し、第１チップと非接触で基板に固定している。
【００１１】
このように、第１チップに鍔部を形成することで、第１チップと基板との間に隙間を設けることができるため、この隙間を利用して、第２チップを配設させることが可能となる。
【００１２】
ここで、第２チップは第１チップと非接触の状態で基板に固定することで、第２チップと鍔部との間には隙間が設けられることとなり、第２チップと基板とを直接Ａｕワイヤ等の金属ワイヤで接続させることが可能となる。このため、第１チップと基板との間にスペーサを配置しなくても、第１チップと基板とを金属ワイヤ等で接続させることができる。
【００１３】
従って、スペーサ分の材料コストを削減することができると共に、スペーサを用いないことで部品点数が削減され、工程が少なくなり、生産性が向上する。また、第１チップは直接基板に固定されるため、スペーサを介して第１チップを基板に固定する場合と比較して、第１チップの安定性が良く、リフロー耐性が向上する。さらに、第１チップに鍔部を設けることで、表面積を増大させることができる。
【００１４】
請求項２に記載の発明では、第１チップにおける断面を、略Ｔ字形状としている。
【００１５】
請求項３に記載の発明では、基板の上面と鍔部との間に設けられた隙間を、第２チップと基板とを電気的に接続する接続部材が鍔部と接触しない大きさとしている。これにより、第２チップと基板とを直接金属ワイヤで接続させることができる。
【００１６】
請求項４に記載の発明では、鍔部の裏面側に絶縁部材を設けている。第２チップと基板とを電気的に接続する金属ワイヤが絶縁部材に接触したとしても何ら問題はないため、いわゆるボンディング装置によって接続部材を接続させるときの接続部材の立ち上がり高さの制約がなくなる。
【００１７】
このため、接続部材の立ち上がり高さを低くするために要求されるボンディング装置の精度レベルを下げることができ、使用するボンディング装置の自由度を増大させることができる。
【００１８】
請求項５に記載の発明では、第２チップには接続部材と電気的に接続される電極パッドを設けており、この電極パッドはニッケル及び金によって形成されている。このように、電極パッドをニッケル及び金によって形成することによって、電極パッドが衝撃吸収材としての役割を担い、基板上のボンディングポストから第２チップの電極パッドへのボンディングが可能となる。
【００１９】
請求項６に記載の発明では、接続部材が金属ワイヤであり、この金属ワイヤを基板から第２チップへ向かって配線している。このように、基板から第２チップへ向かって金属ワイヤを配線することにより、金属ワイヤの立ち上がりは、基板に設けられたボンディングポスト側に生じることとなり、第２チップ側の金属ワイヤの頂部を低くすることができる。このため、第１チップと第２チップとの間に設ける隙間を小さくすることができ、積層マルチチップパッケージの厚さを薄くすることができる。
【００２０】
請求項７に記載の発明では、第１チップを論理素子とし、第２チップを記憶素子としている。一般的に論理素子は、記憶素子と比較して外形が大きい。このため、第１チップを論理素子とし、第２チップを記憶素子とすることで、積層マルチチップパッケージのコンパクト化を図ることができる。
【００２１】
請求項８に記載の発明では、基板と第１チップ及び第２チップの間に第３チップを介在させ、前記第３チップの外形を第１チップの外形と略同一としている。このため、第２チップを第３チップに固定した状態で、第２チップの端面を第３チップの端面の内側に配置することで、第３チップと基板も金属ワイヤで接続させることができるため、３チップ積層構造とすることができる。また、第３チップの外形を第１チップの外形と略同一とすることで、同一面積によるチップの実装面積が増大することとなる。
【００２２】
請求項９に記載の発明では、第１チップと基板とは、第１チップから基板へ向かって配線された金属ワイヤによって電気的に接続されており、鍔部の肉厚を第１のチップの肉厚の略１／２としている。
【００２３】
請求項１０に記載の発明では、第１のチップが、第１の電極パッドを有する上面と、上面の面積よりも小さい面積を有する下面と、上面と下面とをつなぐ側面と、を有しており、第１チップの下面を基板上に固定する。この第１のチップの下には、第２のチップを配置している。この第２のチップは、第２の電極パッドを有する上面を有しており、第１のチップの側面とは所定の距離離間した位置に配置している。一方、第１の電極パッドと基板とは、第１の金属ワイヤによって電気的に接続し、第２の電極パッドと基板とは、第２の金属ワイヤによって電気的に接続している。
【００２４】
請求項１１に記載の発明では、第１チップにおける断面を略Ｔ字形状としている。
【００２５】
請求項１２に記載の発明では、第２のチップの上面から側面に到る距離を、第２のチップの上面から第２の金属ワイヤの頂部までの高さよりも大きくしている。これにより、第２のチップと基板とを直接金属ワイヤで接続させることができる。
【００２６】
請求項１３に記載の発明では、側面に絶縁部材を設けている。第２のチップと基板とを電気的に接続する金属ワイヤが絶縁部材に接触したとしても何ら問題はないため、いわゆるボンディング装置によって第２の金属ワイヤを接続させるときの第２の金属ワイヤの立ち上がり高さの制約がなくなる。
【００２７】
このため、第２の金属ワイヤの立ち上がり高さを低くするために要求されるボンディング装置の精度レベルを下げることができ、使用するボンディング装置の自由度を増大させることができる。
【００２８】
請求項１４に記載の発明では、第２の電極パッドをニッケル及び金で形成している。このように、第２の電極パッドをニッケル及び金によって形成することによって、第２の電極パッドが衝撃吸収材としての役割を担い、基板上のボンディングポストから第２の電極パッドへのボンディングが可能となる。
【００２９】
請求項１５に記載の発明では、第２の金属ワイヤを、基板から第２のチップへ向かって配線している。基板から第２のチップへ向かって第２の金属ワイヤを配線することにより、第２の金属ワイヤの立ち上がりは、基板に設けられたボンディングポスト側に生じることとなり、第２のチップ側の第２の金属ワイヤの頂部を低くすることができる。このため、第１のチップの側面と第２のチップの下面との間の距離を小さくすることができ、積層マルチチップパッケージの厚さを薄くすることができる。
【００３０】
請求項１６に記載の発明では、第１のチップを論理素子とし、第２のチップを記憶素子としている。論理素子は、記憶素子と比較して外形が大きいため、第１のチップを論理素子とし、第２のチップを記憶素子とすることで、積層マルチチップパッケージのコンパクト化を図ることができる。
【００３１】
請求項１７に記載の発明では、基板と第１のチップ及び前記第２のチップの間に第３チップを介在させ、第３のチップの外形を第１チップの外形と略同一としている。
【００３２】
このため、第２のチップを第３のチップに固定した状態で、第２のチップの端面を第３のチップの端面の内側に配置させるようにすることで、第３のチップと基板も金属ワイヤで接続させることができるため、３チップ積層構造とすることができる。また、第３のチップの外形を第１のチップの外形と略同一とすることで、同一面積によるチップの実装面積が増大することとなる。
【００３３】
請求項１８に記載の発明では、複数のチップが同一平面状に配設されたウエハの一方の面に、平行に配置された凹部を切削し、この凹部の幅方向の中心線に沿って切断して、鍔部を設けたチップを形成している。このように、ウエハの一方の面に、平行に配置された凹部を切削することで、鍔部を設けたチップを簡単に形成することができる。
【００３４】
請求項１９に記載の発明では、複数のチップが同一平面状に配設されたウエハの一方の面に、平行に配置された凹部をエッチングし、この凹部の幅方向の中心線に沿って切断して、鍔部を設けたチップを形成している。このように、ウエハの一方の面に、平行に配置された凹部をエッチングすることで、鍔部を設けたチップを簡単に形成することができる。
【００３５】
請求項２０に記載の発明では、チップと基板とを電気的に接続する金属ワイヤが取り付けられる電極パッドをニッケル及び金で形成すると共に、基板に設けられたボンディングポストからチップの電極パッドへ向かって金属ワイヤを配線している。
【００３６】
これにより、金属ワイヤの立ち上がりは、基板に設けられたボンディングポスト側に生じることとなり、第２のチップ側の金属ワイヤの頂部を低くすることができる。このため、第１のチップの側面と第２のチップの下面との間の距離を小さくすることができ、積層マルチチップパッケージの厚さを薄くすることができる。
【００３７】
【発明の実施の形態】
次に、本発明の実施の形態に係る積層マルチチップパッケージについて説明する。
【００３８】
図１及び図２（Ａ）、（Ｂ）に示すように、矩形状のガラスエポキシ基板１０の中央部には、略直方体状のＲＯＭ等の下チップ１２（第３チップ）が載置されている。この下チップ１２の下面には、液状の熱硬化性或いはシート状の熱可塑性の接着剤１４が塗布されており、この接着剤１４を介して、下チップ１２がガラスエポキシ基板１０に固定されている。
【００３９】
また、下チップ１２には、略直方体を成す基部１５の一端面の四方からは鍔部１８が張り出し、断面がＴ字状を成すロジック等の上チップ１６（第１チップ）が載置されている。また、鍔部１８の外形と下チップ１２の外形とは、略同一としており、上チップ１６には、接着剤１４が塗布され、この接着剤１４を介して、上チップ１６が下チップ１２の上面中央部に固定可能となっている。
【００４０】
ここで、上チップ１６に鍔部１８を設け、鍔部１８と反対側の面（基部１５の他端面）を下チップ１２に固定させることで、鍔部１８の裏面と下チップ１２の上面との間には、隙間２６が設けられることとなる。
【００４１】
このため、この隙間２６を利用して、該隙間２６内に配置可能なフラッシュメモリ等の中間チップ２２（第２チップ）及びＳＲＡＭ等の中間チップ２４（第２チップ）を配置させることができる。このとき、中間チップ２２、２４は基部１５と非接触の状態で配置する。
【００４２】
ところで、ガラスエポキシ基板１０上には、下チップ１２の端面から所定の距離を置いて、下チップ１２の端面に沿って１列（千鳥状でも良い）に、ボンディングポスト３０が配列されている。
【００４３】
一方、上チップ１６、下チップ１２及び中間チップ２２、２４の上面には、それぞれ外周側に、端面に沿って１列（千鳥状でも良い）に、Ａｌパッド３２、２８、３４、３６（図２（Ｂ）参照、図１及び図２（Ｂ）については、図示を省略している）が配列されている。
【００４４】
このため、上チップ１６とボンディングポスト３０とは、いわゆるボンディングによりＡｕワイヤ３８を配線することで電気的接続が可能となり、下チップ１２とボンディングポスト３０とはＡｕワイヤ２０を配線することで電気的接続が可能となる。また、中間チップ２２とボンディングポスト３０とはＡｕワイヤ４０を配線することで電気的接続が可能となり、中間チップ２４とボンディングポスト３０とはＡｕワイヤ４２を配線することで電気的接続が可能となる。
【００４５】
ここで、３チップ積層構造のマルチチップ４５を製造する場合、まず、ガラスエポキシ基板１０上に接着剤１４を介して下チップ１２を固定した後、ボンディング装置（図示省略）を、下チップ１２のＡｌパッド２８上からボンディングポスト３０上へ移動させ、ボンディングを行い、Ａｕワイヤ２０を配線する。
【００４６】
次に、下チップ１２の上面に接着剤１４を介して中間チップ２２、２４を固定した後、ボンディング装置を中間チップ２２のＡｌパッド３４上からボンディングポスト３０上へ移動させて、ボンディングを行い、Ａｕワイヤ４０を配線し、また、中間チップ２４のＡｌパッド３６上からボンディングポスト３０上へ移動させて、ボンディングを行い、Ａｕワイヤ４２を配線する（中間チップ２２、２４の配線の順番は逆でも良い）。
【００４７】
そして、接着剤１４を介して上チップ１６を下チップ１２の上面に固定した後、ボンディング装置を、上チップ１６のＡｌパッド３２上からボンディングポスト３０上へ移動させて、Ａｕワイヤ３８を配線する。
【００４８】
このように、Ａｕワイヤ３８、２０、４０、４２によって、Ａｌパッド３２、２８、３４、３６からボンディングポスト３０へ配線を行うとき、Ａｕワイヤ３８、２０、４０、４２は、対応するＡｌパッド３２、２８、３４、３６で、それぞれ一旦立ち上がって、ボンディングポスト３０へ配線される。
【００４９】
このため、中間チップ２２、２４と上チップ１６とがＡｕワイヤ４０、４２を介して導通されないように、中間チップ２２、２４のＡｌパッド３４、３６からのＡｕワイヤ４０、４２の立ち上がり高さＨ１、Ｈ２を考慮した上で、鍔部１８の裏面と下チップ１２の上面との間に設けられた隙間２６の大きさを決める必要がある。
【００５０】
すなわち、中間チップ２２、２４とガラスエポキシ基板１０とを配線するＡｕワイヤ２０が上チップ１６に接触しないように、該隙間２６を、接着剤１４の厚み＋中間チップ２２或いは中間チップ２４の肉厚＋立ち上がり高さＨ１、Ｈ２より大きくする必要がある。
【００５１】
また、下チップ１２に設けられたＡｌパッド２８及び基部１５に、中間チップ２２、２４を接触させないようにする必要があり、隙間２６の奥行きＷ１を、鍔部１８の端面から０．３ｍｍ〜０．５ｍｍ程度とし、接着剤１４のはみ出し量及びＡｕワイヤ２０を下チップ１２にボンディングするために必要な中間チップ２２、２４の大きさに対応した搭載精度を考慮しなければならない。
【００５２】
さらに、上チップ１６からガラスエポキシ基板１０へのボンディングを行うとき、ボンディング装置が上チップ１６に接触するため、鍔部１８には押圧力が負荷されることとなる。このため、上チップ１６には、ボンディングするときに最低限必要な強度を保持する必要があるため、隙間２６は上チップ１６の肉厚の約１／２未満であることが望ましい。
【００５３】
以上のような要件を満たすことによって、上チップ１６と下チップ１２との間に設けた隙間２６内に、中間チップ２２、２４を配置することが可能となり、３チップ積層構造のマルチチップ４５が形成される。
【００５４】
このマルチチップ４５は、封止体４４によって封止され、ガラスエポキシ基板１０下面には、半田ボール４６が取り付けられ、ＦＢＧＡの構造をした積層マルチチップパッケージ４８となる（なお、多面取りのガラスエポキシ基板１０の場合は個片へカットする）。
【００５５】
次に、本発明の実施の形態に係る積層マルチチップパッケージの作用について説明する。
【００５６】
図２（Ａ）、（Ｂ）に示すように、上チップ１６に鍔部１８を形成することで、上チップ１６と下チップ１２の間に隙間２６を設けることができるため、上チップ１６と下チップ１２との間にスペーサを配置しなくても、下チップ１２とガラスエポキシ基板１０とをＡｕワイヤ２０で接続させることができる。
【００５７】
このため、スペーサ分の材料コストを削減することができると共に、スペーサを用いないことで部品点数が削減され、工程が少なくなり、生産性が向上する。また、上チップ１６は直接下チップ１２に固定されるため、スペーサを介して上チップ１６を下チップ１２に固定する場合と比較して、上チップ１６の安定性が良く、リフロー耐性が向上する。
【００５８】
さらに、上チップ１６に鍔部１８を設けることで、表面積を増大させることができ、上チップ１６の鍔部１８と下チップ１２との間に設けられた隙間２６内に、中間チップ２２、２４を配設させることが可能となる。
【００５９】
ここで、中間チップ２２、２４を基部１５及び鍔部１８と非接触の状態で下チップ１２に固定させることで、中間チップ２２、２４とガラスエポキシ基板１０とを直接Ａｕワイヤ４０、４２で接続させることが可能となる。
【００６０】
ここで、一般的に論理素子は、記憶素子と比較して外形が大きいため、上チップ１６を論理素子とし、中間チップ２２、２４を記憶素子とすることで、積層マルチチップパッケージのコンパクト化を図ることができる。
【００６１】
また、下チップ１２の外形と上チップ１６の外形を略同一とし、上チップ１６に鍔部１８を形成することで、等チップサイズの２チップ積層間に小型の中間チップ２２、２４を積層させることが可能となり、同一面積によるチップの実装面積を増大させることができる。
【００６２】
なお、本形態では、鍔部１８と下チップ１２との間に設けられた隙間２６を、中間チップ２２、２４とガラスエポキシ基板１０とを電気的に接続するＡｕワイヤ４０、４２が鍔部１８と接触しない大きさとしたが、中間チップ２２の上面と対面する鍔部１８の下面側に、図３に示すように、０．ｌμｍ程度の酸化膜又はＳｉＮ膜又は樹脂膜で形成された絶縁部材５０を設けても良い。
【００６３】
これにより、中間チップ２２、２４とガラスエポキシ基板１０とを接続するＡｕワイヤ４０、４２が絶縁部材５０に接触しても何ら問題はないため、ボンディング装置によってＡｕワイヤ４０、４２を配線させるときのＡｕワイヤ４０、４２の立ち上がり高さの制約がなくなり、Ａｕワイヤ４０、４２の立ち上がり高さを低くするために要求されるボンディング装置の精度レベルを下げることができ、使用するボンディング装置の自由度を増大させることができる。
【００６４】
また、ここでは、ガラスエポキシ基板１０上に下チップ１２を固定したが、図４に示すように、ガラスエポキシ基板１０に上チップ１６を直接固定して、上チップ１６とガラスエポキシ基板１０との間に設けられた隙間５３に中間チップ２２、２４を配置した２チップ積層構造の積層マルチチップパッケージ５１としても良い。
【００６５】
さらに、ガラスエポキシ基板１０の代わりに、図示はしないが金属リードフレームを用いても良い。このように、ガラスエポキシ基板１０の代わりに、金属リードフレームを用いることで、さらなる材料コストの削減が望める。
【００６６】
また、図５に示すように（なお、ここでは、便宜上、中間チップの図示を省略している）、下チップ５２のＡｌパッド５４を、無電解めっき法にて３〜５μｍの無電解Ｎｉめっきを形成させた上に、無電解めっき法にて０．０５〜０．１μｍの無電解Ａｕめっきを設けた構造とする。
【００６７】
このように、下チップ５２のＡｌパッド５４を、無電解Ｎｉ＆Ａｕめっきとすることにより、Ａｌパッド５４が衝撃吸収材としての役割を担い、ガラスエポキシ基板５６上のボンディングポスト５８から下チップ５２のＡｌパッド５４へのボンディングが可能となる。
【００６８】
ガラスエポキシ基板５６上から下チップ５２へＡｕワイヤ６０を配線することにより、Ａｕワイヤ６０の立ち上がりは、ボンディングポスト５８側に生じることとなり、下チップ５２側のＡｕワイヤ６０の高さを低くすることができる。このため、上チップ６２と下チップ５２との間に設ける隙間６４を小さくすることができ、積層マルチチップパッケージ６６の厚さを薄くすることができる。
【００６９】
さらに、図２（Ｂ）に示すように、隙間２６に中間チップ２２、２４を配置したが、隙間２６内に配置可能な大きさであれば、中間チップを３つ以上配置しても良い。
【００７０】
また、ここでは、上チップ１６の基部１５の一端面を四方から鍔部１８を張り出させたが、上チップ１６とガラスエポキシ基板１０との間に、中間チップ２２或いは中間チップ２４が配置可能な隙間５３を設けることができれば良いため、基部１５の少なくとも一方向から鍔部１８が張り出していれば良い。
【００７１】
次に、本発明の実施の形態に係る積層マルチチップパッケージを構成する上チップの製造方法について説明する。
【００７２】
図８（Ａ）に示すように、金属リング７０に円板状の両面接着テープ７２を貼着し、この両面接着テープ７２上に、円板状のシリコンウエハ７６の裏面を上にして貼り付ける。
【００７３】
次に、図２（Ａ）に示すように、上チップ１６に鍔部１８を形成するため、図９に示す円形ブレード７８によってシリコンウエハ７６の裏面を、互いに平行な線を直交させ、格子状に切削し、凹部としてのハーフカット部８０を形成する。ここで、円形ブレード７８の幅は、所定の切削寸法と同寸法の方が良いが、円形ブレード７８の幅が狭い場合は、数回ほど研削してハーフカット部８０を形成する。
【００７４】
そして、図８（Ｂ）に示すように、ハーフカット部８０の幅方向の中心線に沿って、シリコンウエハ７６をスクライブして、個々に分離させることで、複数の上チップ１６を得ることができる。
【００７５】
このように、シリコンウエハ７６の裏面に凹部としてのハーフカット部８０を切削することで、鍔部１８を設けた上チップ１６を簡単に形成することができる。このため、材料コストが削減できると共に、工程が少ないため生産性が向上する。
【００７６】
なお、シリコンウエハ７６の裏面に、凹部としてのハーフカット部８０を切削する代わりに、エッチングによって形成しても良い。図１０に示すように、シリコンウエハ７６の裏面を、ハーフカット部８０に相当する部分が露出するエッチングマスク８２によってマスキングする。次に、シリコンウエハ７６をエッチング可能な薬液（ＮａＯＨ等）によりエッチングすると、シリコンウエハ７６が露出した部分が腐食され、ハーフカット部８０が形成される。
【００７７】
なお、本実施形態に係る積層マルチチップパッケージにおいては、図１〜図５及び図８〜図１０に示すように、断面形状をＴ字形状とする上チップ１６を例として説明を行なったが、上チップに関しては、このような形状に限られるものではなく、図６に示すように、上チップ８８の上面９０と下面９１とをつなぐ側面９２が曲線形状（円弧形状）、または、図７に示すように、上チップ９４の上面９５と下面９６とをつなぐ側面９７が傾斜し、断面形状が台形形状を有するものであっても良い。
【００７８】
つまり、図６及び図７の上チップ８８、９４には、基板９９の上面に固定された下面９１、９６と、Ａｌパッド８５、８７が形成された上面９０、９５とをつなぐ側面９２、９とがそれぞれ備えられ、基板９９の上面と上チップ８８、９４の側面９２、９７との間に空間９３、９８が設けられたものであれば良い。
【００７９】
【発明の効果】
本発明は、上記構成としたので、請求項１、請求項２、請求項１０及び請求項１１に記載の発明では、第１チップに鍔部を形成することで、第１チップと基板との間に隙間を設けることができるため、この隙間を利用して、第２チップを配設させることが可能となる。また、第１チップと基板との間にスペーサを配置しなくても、第１チップと基板とを金属ワイヤ等で接続させることができるため、スペーサ分の材料コストを削減することができると共に、スペーサを用いないことで部品点数が削減され、工程が少なくなり、生産性が向上する。さらに、第１チップは直接基板に固定されるため、スペーサを介して第１チップを基板に固定する場合と比較して、第１チップの安定性が良く、リフロー耐性が向上する。また、第１チップに鍔部を設けることで、表面積を増大させることができる。
【００８０】
請求項３及び請求項１２に記載の発明では、第２チップと基板とを直接金属ワイヤで接続させることができる。請求項４及び請求項１３に記載の発明では、ボンディング装置によって接続部材を接続させるときの接続部材の立ち上がり高さの制約がなくなるため、接続部材の立ち上がり高さを低くするために要求されるボンディング装置の精度レベルを下げることができ、使用するボンディング装置の自由度を増大させることができる。
【００８１】
請求項５及び請求項１４に記載の発明では、電極パッドが衝撃吸収材としての役割を担い、基板上のボンディングポストから第２チップの電極パッドへのボンディングが可能となる。請求項６及び請求項１５に記載の発明では、基板から第２チップへ向かって金属ワイヤを配線することにより、金属ワイヤの立ち上がりは、基板に設けられたボンディングポスト側に生じることとなり、第２チップ側の金属ワイヤの頂部を低くすることができる。このため、第１チップと第２チップとの間に設ける隙間を小さくすることができ、積層マルチチップパッケージの厚さを薄くすることができる。
【００８２】
請求項７及び請求項１６に記載の発明では、第１チップを論理素子とし、第２チップを記憶素子とすることで、積層マルチチップパッケージのコンパクト化を図ることができる。請求項８及び請求項１７に記載の発明では、第３チップと基板も金属ワイヤで接続させることができるため、３チップ積層構造とすることができる。また、第３チップの外形を第１チップの外形と略同一とすることで、同一面積によるチップの実装面積が増大することとなる。
【００８３】
請求項１８及び請求項１９に記載の発明では、鍔部を設けたチップを簡単に形成することができる。請求項２０に記載の発明では、第１のチップの側面と第２のチップの下面との間の距離を小さくすることができ、積層マルチチップパッケージの厚さを薄くすることができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る積層マルチチップパッケージを示す一部を破断した斜視図である。
【図２】本発明の実施形態に係る積層マルチチップパッケージを示す、（Ａ）は断面図であり、（Ｂ）は平面図である。
【図３】本発明の実施形態に係る積層マルチチップパッケージの変形例を示す断面図である。
【図４】本発明の実施形態に係る積層マルチチップパッケージの変形例を示す断面図である。
【図５】本発明の実施形態に係る積層マルチチップパッケージの変形例を示す断面図である。
【図６】本発明の実施形態に係る積層マルチチップパッケージに備えられた上チップの変形例を示す断面図である。
【図７】本発明の実施形態に係る積層マルチチップパッケージに備えられた上チップの変形例を示す断面図である。
【図８】本発明の実施の形態に係る積層マルチチップパッケージを構成する上チップの製造方法を説明する説明図であり、（Ａ）はウエハを示す平面図であり、（Ｂ）は（Ａ）の部分拡大図である。
【図９】本発明の実施の形態に係る積層マルチチップパッケージを構成する上チップの製造方法を説明する説明図であり、ウエハを切削している状態を示している。
【図１０】本発明の実施の形態に係る積層マルチチップパッケージを構成する上チップの他の製造方法を説明する説明図であり、ウエハをエッチングした状態を示している。
【図１１】従来の積層マルチチップパッケージを示す断面図である。
【符号の説明】
１０　　　ガラスエポキシ基板（基板）
１２　　　下チップ（第３チップ）
１５　　　基部（上チップ、第１チップ、第１のチップ）
１６　　　上チップ（第１チップ、第１のチップ）
１８　　　鍔部（上チップ、第１チップ、第１のチップ）
２２　　　中間チップ（第２チップ、第２のチップ）
２４　　　中間チップ（第２チップ、第２のチップ）
２６　　　隙間
３８　　　ワイヤ（接続部材、第１の金属ワイヤ）
４０　　　ワイヤ（接続部材、第２の金属ワイヤ）
４２　　　ワイヤ（接続部材、第２の金属ワイヤ）
４８　　　積層マルチチップパッケージ
５０　　　絶縁部材
５１　　　積層マルチチップパッケージ
５２　　　下チップ（第３チップ、第３のチップ）
５３　　　隙間
５６　　　ガラスエポキシ基板（基板）
６２　　　上チップ（第１チップ）
６４　　　隙間
６６　　　積層マルチチップパッケージ
７６　　　シリコンウエハ（ウエハ）
８０　　　ハーフカット部（凹部）
８８　　　上チップ（第１チップ、第１のチップ）
９０　　　上面（上チップ、第１チップ、第１のチップ）
９１　　　下面（上チップ、第１チップ、第１のチップ）
９２　　　側面（上チップ、第１チップ、第１のチップ）
９３　　　空間（隙間）
９４　　　上チップ（第１チップ、第１のチップ）
９５　　　上面（上チップ、第１チップ、第１のチップ）
９６　　　下面（上チップ、第１チップ、第１のチップ）
９７　　　側面（上チップ、第１チップ、第１のチップ）
９８　　　空間（隙間）
９９　　　ガラスエポキシ基板（基板）
【図１】
2004031754.tif 000003
【図２】
2004031754.tif 000004
【図３】
2004031754.tif 000005
【図４】
2004031754.tif 000006
【図５】
2004031754.tif 000007
【図６】
2004031754.tif 000008
【図７】
2004031754.tif 000009
【図８】
2004031754.tif 000010
【図９】
2004031754.tif 000011
【図１０】
2004031754.tif 000012
【図１１】
2004031754.tif 000013