(57)【要約】【課題】ＣＭＰによって電極の上面を平坦化する際に、電極を構成する水素バリア膜と酸素バリア膜との界面で生じる剥離現象を防止する。【解決手段】半導体装置は、第１の水素バリア膜１８Ａ、第１の酸素バリア膜１９Ａ及び第１の金属膜２０Ａよりなる第１の容量下部電極２１Ａと、第２の水素バリア膜１８Ｂ、第２の酸素バリア膜１９Ｂ及び第２の金属膜２０Ｂよりなる第２の容量下部電極２１Ｂと、ＣＭＰにより上面が第１の容量下部電極２１Ａ及び第２の容量下部電極２１Ｂの上面とほぼ面一になっている上層絶縁膜２２と、第１及び第２の容量絶縁膜２３Ａ及び２３Ｂとを備える。第２の容量下部電極２１Ｂの面積は第１の容量下部電極２１Ａの面積の４．２倍以下である。【選択図】  図３
2004327842.tif 000002
【特許請求の範囲】
【請求項１】
下層絶縁膜の上に形成されており、下から順に積層された第１の水素バリア膜、第１の酸素バリア膜及び第１の金属膜よりなる第１の電極と、
前記下層絶縁膜の上における前記第１の電極と異なる領域に形成されており、下から順に積層された第２の水素バリア膜、第２の酸素バリア膜及び第２の金属膜よりなると共に上面が前記第１の電極の上面とほぼ面一である第２の電極と、
前記下層絶縁膜の上における前記第１の電極と前記第２の電極との間に形成されており、ＣＭＰにより上面が前記第１の電極及び前記第２の電極の上面とほぼ面一になっている上層絶縁膜と、
前記第１の電極及び前記上層絶縁膜の上に形成されており、第１の強誘電体膜又は第１の高誘電体膜よりなる第１の絶縁膜と、
前記第２の電極及び前記上層絶縁膜の上に形成されており、第２の強誘電体膜又は第２の高誘電体膜よりなる第２の絶縁膜とを備え、
前記第１の電極は第１の辺と前記第１の辺に垂直な第２の辺とを有する方形状であり、
前記第２の電極は前記第１の辺とほぼ同じ長さを持つ第３の辺と前記第２の辺と異なる長さを持つ第４の辺とを有する方形状であり、
前記第２の電極の面積は前記第１の電極の面積の４．２倍以下であることを特徴とする半導体装置。
【請求項２】
前記下層絶縁膜の上における前記第１の電極及び前記第２の電極と異なる領域に形成されており、下から順に積層された第３の水素バリア膜、第３の酸素バリア膜及び第３の金属膜よりなると共に上面が前記第１の電極及び前記第２の電極の上面とほぼ面一である第３の電極と、
前記第３の電極及び前記上層絶縁膜の上に形成されており、第３の強誘電体膜又は第３の高誘電体膜よりなる第３の絶縁膜とをさらに備え、
前記第３の電極は前記第１の電極と相似形であり、
前記第３の電極の面積は前記第１の電極の面積の４．２倍以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
下層絶縁膜の上に形成されており、下から順に積層された第１の水素バリア膜、第１の酸素バリア膜及び第１の金属膜よりなる第１の電極と、
前記下層絶縁膜の上における前記第１の電極と異なる領域に形成されており、下から順に積層された第２の水素バリア膜、第２の酸素バリア膜及び第２の金属膜よりなると共に上面が前記第１の電極の上面とほぼ面一である第２の電極と、
前記下層絶縁膜の上における前記第１の電極と前記第２の電極との間に形成されており、ＣＭＰにより上面が前記第１の電極及び前記第２の電極の上面とほぼ面一になっている上層絶縁膜と、
前記第１の電極及び前記上層絶縁膜の上に形成されており、第１の強誘電体膜又は第１の高誘電体膜よりなる第１の絶縁膜と、
前記第２の電極及び前記上層絶縁膜の上に形成されており、第２の強誘電体膜又は第２の高誘電体膜よりなる第２の絶縁膜とを備え、
前記第１の電極と前記第２の電極とは相似形であり、
前記第２の電極の面積は前記第１の電極の面積の４．２倍以下であることを特徴とする半導体装置。
【請求項４】
前記第１の酸素バリア膜及び前記第２の酸素バリア膜は、Ｉｒ膜の単層膜、又は下から順に積層されたＩｒ膜及びＩｒＯ２  膜よりなる積層膜であることを特徴とする請求項１又は３に記載の半導体装置。
【請求項５】
前記第１の水素バリア膜及び前記第２の水素バリア膜は、ＴｉＡｌＮ膜よりなる単層膜、下から順に積層されたＴｉ膜及びＴｉＡｌＮ膜よりなる積層膜、又は下から順に積層されたＴｉＮ膜及びＴｉＡｌＮ膜よりなる積層膜であることを特徴とする請求項１又は３に記載の半導体装置。
【請求項６】
下層絶縁膜の上に、下から順に積層された第１の水素バリア膜、第１の酸素バリア膜及び第１の金属膜よりなる第１の電極を形成すると共に、前記下層絶縁膜の上における前記第１の電極と異なる領域に、下から順に積層された第２の水素バリア膜、第２の酸素バリア膜及び第２の金属膜よりなると共に上面が前記第１の電極の上面とほぼ面一である第２の電極と形成する第１の工程と、
前記下層絶縁膜の上に、前記第１の電極及び前記第２の電極を覆うように上層絶縁膜を堆積する第２の工程と、
前記上層絶縁膜に対してＣＭＰを行なって、前記上層絶縁膜の上面を前記第１の電極及び前記第２の電極の上面とほぼ面一にする第３の工程と、
前記第１の電極及び前記上層絶縁膜の上に、第１の強誘電体膜又は第１の高誘電体膜よりなる第１の絶縁膜を形成すると共に、前記第２の電極及び前記上層絶縁膜の上に形成されており、第２の強誘電体膜又は第２の高誘電体膜よりなる第２の絶縁膜を形成する第４の工程とを備え、
前記第１の電極は第１の辺と前記第１の辺に垂直な第２の辺とを有する方形状であり、
前記第２の電極は前記第１の辺とほぼ同じ長さを持つ第３の辺と前記第２の辺と異なる長さを持つ第４の辺とを有する方形状であり、
前記第２の電極の面積は前記第１の電極の面積の４．２倍以下であることを特徴とする半導体装置の製造方法。
【請求項７】
前記第１の工程は、前記下層絶縁膜の上における前記第１の電極及び前記第２の電極と異なる領域に、下から順に積層された第３の水素バリア膜、第３の酸素バリア膜及び第３の金属膜よりなると共に上面が前記第１の電極及び前記第２の電極の上面とほぼ面一である第３の電極を形成する工程を含み、
前記第２の工程は、前記下層絶縁膜の上に、前記第１の電極、前記第２の電極及び前記第３の電極を覆うように前記上層絶縁膜を堆積する工程を含み、
前記第３の工程は、前記上層絶縁膜に対してＣＭＰを行なって、前記上層絶縁膜の上面を前記第１の電極、前記第２の電極及び前記第３の電極の上面とほぼ面一にする工程を含み、
前記第４の工程は、前記第３の電極及び前記上層絶縁膜の上に、第３の強誘電体膜又は第３の高誘電体膜よりなる第３の絶縁膜を形成する工程を含むものであり、
前記第３の電極は前記第１の電極と相似形であり、
前記第３の電極の面積は前記第１の電極の面積の４．２倍以下であることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
下層絶縁膜の上に、下から順に積層された第１の水素バリア膜、第１の酸素バリア膜及び第１の金属膜よりなる第１の電極を形成すると共に、前記下層絶縁膜の上における前記第１の電極と異なる領域に、下から順に積層された第２の水素バリア膜、第２の酸素バリア膜及び第２の金属膜よりなると共に上面が前記第１の電極の上面とほぼ面一である第２の電極と形成する第１の工程と、
前記下層絶縁膜の上に、前記第１の電極及び前記第２の電極を覆うように上層絶縁膜を堆積する第２の工程と、
前記上層絶縁膜に対してＣＭＰを行なって、前記上層絶縁膜の上面を前記第１の電極及び前記第２の電極の上面とほぼ面一にする第３の工程と、
前記第１の電極及び前記上層絶縁膜の上に、第１の強誘電体膜又は第１の高誘電体膜よりなる第１の絶縁膜を形成すると共に、前記第２の電極及び前記上層絶縁膜の上に、第２の強誘電体膜又は第２の高誘電体膜よりなる第２の絶縁膜を形成する第４の工程とを備え、
前記第１の電極と前記第２の電極とは相似形であり、
前記第２の電極の面積は前記第１の電極の面積の４．２倍以下であることを特徴とする半導体装置の製造方法。
【請求項９】
前記第１の酸素バリア膜及び前記第２の酸素バリア膜は、Ｉｒ膜の単層膜、又は下から順に積層されたＩｒ膜及びＩｒＯ２  膜よりなる積層膜であることを特徴とする請求項６又は８に記載の半導体装置の製造方法。
【請求項１０】
前記第１の水素バリア膜及び前記第２の水素バリア膜は、ＴｉＡｌＮ膜よりなる単層膜、下から順に積層されたＴｉ膜及びＴｉＡｌＮ膜よりなる積層膜、又は下から順に積層されたＴｉＮ膜及びＴｉＡｌＮ膜よりなる積層膜であることを特徴とする請求項６又は８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年のデジタル技術の進展に伴い、大容量のデータを処理及び保存する傾向が推進されている状況において、電子機器が一段と高度化していると共に電子機器に使用される半導体記憶装置における半導体素子の微細化が急速に進んできている。半導体素子の微細化を実現するために、従来のシリコン酸化物又はシリコン窒化物に代えて、自発分極特性を有する強誘電体膜を容量絶縁膜として用いる技術が広く研究開発されている。
【０００３】
強誘電体膜よりなる容量絶縁膜を有する容量素子において、水素の還元作用を原因とする強誘電体膜の自発分極特性の劣化又は喪失によって容量絶縁膜が機能しなくなることを防止する必要がある。特に、強誘電体膜を構成する強誘電体材料は酸素原子を有する層状酸化物であるため、容量素子を製造する工程における水素雰囲気下で簡単に還元されるので、強誘電体膜の自発分極特性が容易に劣化又は喪失する。従って、水素雰囲気を遮断することにより、強誘電体膜が還元されることを防止することが重要となっている（例えば特許文献１参照）。
【０００４】
また、半導体記憶装置の高集積化を実現するために、半導体記憶装置に用いられる強誘電体キャパシタの構造がプレーナ型セルからスタック型セルへ移行してきている。強誘電体キャパシタの構造がスタック型セルの場合、Ｗ膜よりなるコンタクトプラグと強誘電体膜を容量絶縁膜に用いる容量素子の容量下部電極との接触面が、強誘電体膜を結晶化する際に必要な酸素雰囲気下での６００℃〜８５０℃の熱処理によって酸化されるので、これを防止することが重要となっている（例えば特許文献２）。
【０００５】
以下に、従来の半導体装置について、図面を参照しながら説明する。
【０００６】
図５に示すように、基板１０１の上に、ゲート電極１０２とソース領域又はドレイン領域である不純物拡散層１０３とからなるトランジスタ１０４Ａ及び１０４Ｂが形成されている。また、隣接するトランジスタ１０４Ａ領域とトランジスタ１０４Ｂ領域とを区画するように分離酸化膜１０５が形成されている。基板１０１及び分離酸化膜１０５の上に、トランジスタ１０４Ａ及び１０４Ｂにおけるゲート電極１０２を覆うように下層絶縁膜１０６が形成されており、下層絶縁膜１０６にはトランジスタ１０４Ａ及び１０４Ｂの不純物拡散層１０３の上面とそれぞれ連通するコンタクトプラグ１０７Ａ及び１０７Ｂが形成されている。
【０００７】
下層絶縁膜１０６の上に、下から順に積層された第１の水素バリア膜１０８Ａ、第１の酸素バリア膜１０９Ａ及び第１の白金膜１１０Ａの積層膜よりなると共に下面がコンタクトプラグ１０７Ａと連通する第１の容量下部電極１１１Ａが形成されている。また、下層絶縁膜１０６の上に、下から順に積層された第２の水素バリア膜１０８Ｂ、第２の酸素バリア膜１０９Ｂ及び第２の白金膜１１０Ｂの積層膜よりなると共に下面がコンタクトプラグ１０７Ｂと連通する第２の容量下部電極１１１Ｂが形成されている。ここで、第２の容量下部電極１１１Ｂの面積は第１の容量下部電極１１１Ａの面積よりも大きいものとする。
【０００８】
Ｏ３  −ＣＶＤ法により、下層絶縁膜１０６の上に、第１の容量下部電極１１１Ａと第２の容量下部電極１１１Ｂとを覆うように上層絶縁膜１１２を堆積した後に、上層絶縁膜１１２に対してＣＭＰを行なうことにより、上層絶縁膜１１２の上面を第１の容量下部電極１１１Ａ及び第２の容量下部電極１１１Ｂの上面がほぼ面一になっている。
【０００９】
第１の容量下部電極１１１Ａ及び上層絶縁膜１１２の上に、強誘電体膜よりなる第１の容量絶縁膜１１３Ａが形成されていると共に、第２の容量下部電極１１１Ｂ及び上層絶縁膜１１２の上に、強誘電体膜よりなる第２の容量絶縁膜１１３Ｂが形成されており、第１の容量絶縁膜１１３Ａ及び第２の容量絶縁膜１１３Ｂは酸素アニールによって結晶化されている。また、第１の容量絶縁膜１１３Ａの上に白金膜よりなる第１の容量上部電極１１４Ａが形成されていると共に、第２の容量絶縁膜１１３Ｂの上に白金膜よりなる第２の容量上部電極１１４Ｂが形成されている。上層絶縁膜１１２の上に、第１の容量絶縁膜１１３Ａ及び第２の容量絶縁膜１１３Ｂ並びに第１の容量上部電極１１４Ａ及び第２の容量上部電極１１４Ｂを覆うように水素バリア膜１１５が形成されている。
【００１０】
このように、従来の半導体装置において、第１の容量下部電極１１１Ａは、下から順に積層された第１の水素バリア膜１０８Ａ、第１の酸素バリア膜１０９Ａ及び第１の白金膜１１０Ａの積層膜よりなり、第２の容量下部電極１１１Ｂも同様に、下から順に積層された第２の水素バリア膜１０８Ｂ、第２の酸素バリア膜１０９Ｂ及び第２の白金膜１１０Ｂの積層膜よりなるので、容量素子を製造する際の水素雰囲気下で強誘電体膜が還元されることを防ぐと共に、強誘電体膜を結晶化する際に必要な酸素雰囲気下での熱処理によってコンタクトプラグ１０７Ａ及び１０７Ｂが酸化されることを防止している。
【００１１】
【特許文献１】
特開平１１−８３５５号公報（第３頁の第１３−１４段落、第１図）
【特許文献２】
特開平０８−３０６７２２号公報（第３−４頁の第２０−３８段落、第１図）
【００１２】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置において、上層絶縁膜１１２の上面を第１の容量下部電極１１１Ａ及び第２の容量下部電極１１１Ｂの上面とほぼ面一にするために、上層絶縁膜１１２に対してＣＭＰを行なっている際に、図６に示すように、第１の容量下部電極１１１Ａの面積よりも大きい面積を有する第２の容量下部電極１１１Ｂの積層構造内で剥離現象が生じることが判明した。このため、第２のコンタクトプラグ１０７Ｂと第２の容量下部電極１１１Ｂの上に形成された第２の容量絶縁膜１１３Ｂとの間で電気的な断線が生じたり、剥離が生じた第２の容量下部電極１１１Ｂに起因する電気的な短絡が生じるという問題があった。
【００１３】
そこで、我々は、剥離現象が生じた第２の容量下部電極１１１Ｂについて検討を加え、［表１］に示すように、第２の容量下部電極１１１Ｂに対して引き掻き法による密着性テストを行なった。
【００１４】
【表１】
2004327842.tif 000003
［表１］から明らかなように、第２の容量下部電極１１１Ｂを構成する第２の水素バリア膜１０８Ａと第２の酸素バリア膜１０９Ｂとの界面で剥離現象が生じ、第２の水素バリア膜１０８Ａと第２の酸素バリア膜１０９Ｂとの密着性が低いことを見出した。
【００１５】
本発明は、前記に鑑み、水素バリア膜及び酸素バリア膜の積層構造を有する電極を用いながら、ＣＭＰによって電極の上面を平坦化する際に、電極を構成する水素バリア膜と酸素バリア膜との界面で生じる剥離現象を防止することを目的とする。
【００１６】
【課題を解決するための手段】
前記の目的を達成するために、我々は検討を加えた結果、電極を構成する水素バリア膜と酸素バリア膜との界面で生じる剥離現象は、電極が複数存在する場合において、電極の面積が最も大きい電極において生じていることを見出した。すなわち、我々は、電極を構成する水素バリア膜と酸素バリア膜との界面で生じる剥離現象は、複数の電極の面積比に依存するという結論に到達した。
【００１７】
そこで、我々は、複数の電極における面積比がどのような関係にある場合に、剥離現象が生じるかについて検討を行なった。また、この検討においては、ＣＭＰによる平坦化の際に剥離現象が生じる点を考慮して、剥離現象が最も生じ易いケースについて実験を繰り返した。すなわち、電極の面積が同一である条件下において、ＣＭＰによって電極の上面を平坦化する際、一の電極の上面が長方形である場合は、他の電極の上面が正方形である場合に比べて、長方形の長辺は正方形の一辺よりも長くなる分だけＣＭＰによる平坦化の際に辺にかかる圧力が大きくなるので、上面が長方形である場合の電極の方が、上面が正方形である場合の電極よりも剥離現象が生じ易い。
【００１８】
従って、我々は、第１の電極として上面が所定の方形状を有する電極を用いると共に、ＣＭＰによる平坦化の際にかかる圧力が最も大きくなるように、第１の電極における所定の方形状を構成する一辺の長さを拡大させた方形状を有する第２の電極とを用いて、第２の電極における拡大させたその一辺の長さをさらに色々と変化させながら、剥離現象と面積比との関係について検討を加えた。その結果、第２の電極の面積が第１の電極の面積の４．２倍以下であるときには、第２の電極を構成する水素バリア膜と酸素バリア膜との界面において生じる剥離現象を防止できることを見出した。
【００１９】
本発明は、前記の知見に基づいてなされたものであり、具体的には、本発明の第１の半導体装置は、下層絶縁膜の上に形成されており、下から順に積層された第１の水素バリア膜、第１の酸素バリア膜及び第１の金属膜よりなる第１の電極と、下層絶縁膜の上における第１の電極と異なる領域に形成されており、下から順に積層された第２の水素バリア膜、第２の酸素バリア膜及び第２の金属膜よりなると共に上面が第１の電極の上面とほぼ面一である第２の電極と、下層絶縁膜の上における第１の電極と第２の電極との間に形成されており、ＣＭＰにより上面が第１の電極及び第２の電極の上面とほぼ面一になっている上層絶縁膜と、第１の電極及び上層絶縁膜の上に形成されており、第１の強誘電体膜又は第１の高誘電体膜よりなる第１の絶縁膜と、第２の電極及び上層絶縁膜の上に形成されており、第２の強誘電体膜又は第２の高誘電体膜よりなる第２の絶縁膜とを備え、第１の電極は第１の辺と第１の辺に垂直な第２の辺とを有する方形状であり、第２の電極は第１の辺とほぼ同じ長さを持つ第３の辺と第２の辺と異なる長さを持つ第４の辺とを有する方形状であり、第２の電極の面積は第１の電極の面積の４．２倍以下であることを特徴とする。
【００２０】
本発明に係る第１の半導体装置によると、第２の電極の面積は第１の電極の面積の４．２倍以下であるので、ＣＭＰを行なって上層絶縁膜の上面を第１及び第２の電極の上面とほぼ面一にする際に、第２の電極を構成する第２の水素バリア膜と第２の酸素バリア膜との界面で生じる剥離現象を防止することができる。
【００２１】
本発明に係る第１の半導体装置において、下層絶縁膜の上における第１の電極及び第２の電極と異なる領域に形成されており、下から順に積層された第３の水素バリア膜、第３の酸素バリア膜及び第３の金属膜よりなると共に上面が第１の電極及び第２の電極の上面とほぼ面一である第３の電極と、第３の電極及び上層絶縁膜の上に形成されており、第３の強誘電体膜又は第３の高誘電体膜よりなる第３の絶縁膜とをさらに備え、第３の電極は第１の電極と相似形であり、第３の電極の面積は第１の電極の面積の４．２倍以下であることが好ましい。
【００２２】
このようにすると、第１の電極と相似形である第３の電極をさらに備えている場合でも、第２の電極の方が第３の電極よりも剥離現象が生じ易いので、ＣＭＰを行なって上層絶縁膜の上面を第１の電極、第２の電極及び第３の電極の上面とほぼ面一にする際に、第２の電極を構成する第２の水素バリア膜と第２の酸素バリア膜との界面で生じる剥離現象を防止すると共に、第３の電極を構成する第３の水素バリア膜と第３の酸素バリア膜との界面で生じる剥離現象を防止することができる。
【００２３】
本発明に係る第２の半導体装置は、下層絶縁膜の上に形成されており、下から順に積層された第１の水素バリア膜、第１の酸素バリア膜及び第１の金属膜よりなる第１の電極と、下層絶縁膜の上における第１の電極と異なる領域に形成されており、下から順に積層された第２の水素バリア膜、第２の酸素バリア膜及び第２の金属膜よりなると共に上面が第１の電極の上面とほぼ面一である第２の電極と、下層絶縁膜の上における第１の電極と第２の電極との間に形成されており、ＣＭＰにより上面が第１の電極及び第２の電極の上面とほぼ面一になっている上層絶縁膜と、第１の電極及び上層絶縁膜の上に形成されており、第１の強誘電体膜又は第１の高誘電体膜よりなる第１の絶縁膜と、第２の電極及び上層絶縁膜の上に形成されており、第２の強誘電体膜又は第２の高誘電体膜よりなる第２の絶縁膜とを備え、第１の電極と第２の電極とは相似形であり、第２の電極の面積は第１の電極の面積の４．２倍以下であることを特徴とする。
【００２４】
本発明に係る第２の半導体装置によると、第２の電極の面積は第１の電極の面積の４．２倍以下であるので、ＣＭＰを行なって上層絶縁膜の上面を第１及び第２の電極の上面とほぼ面一にする際に、第２の電極を構成する第２の水素バリア膜と第２の酸素バリア膜との界面で生じる剥離現象を防止することができる。
【００２５】
本発明に係る第１又は第２の半導体装置において、第１の酸素バリア膜及び第２の酸素バリア膜は、Ｉｒ膜の単層膜、又は下から順に積層されたＩｒ膜及びＩｒＯ２  膜よりなる積層膜である場合に生じ易い剥離現象を防止することができる。
【００２６】
本発明に係る第１又は第２の半導体装置において、第１の水素バリア膜及び第２の水素バリア膜は、ＴｉＡｌＮ膜よりなる単層膜、下から順に積層されたＴｉ膜及びＴｉＡｌＮ膜よりなる積層膜、又は下から順に積層されたＴｉＮ膜及びＴｉＡｌＮ膜よりなる積層膜である場合に生じ易い剥離現象を防止することができる。
【００２７】
本発明に係る第１の半導体装置の製造方法は、下層絶縁膜の上に、下から順に積層された第１の水素バリア膜、第１の酸素バリア膜及び第１の金属膜よりなる第１の電極を形成すると共に、下層絶縁膜の上における第１の電極と異なる領域に、下から順に積層された第２の水素バリア膜、第２の酸素バリア膜及び第２の金属膜よりなると共に上面が第１の電極の上面とほぼ面一である第２の電極と形成する第１の工程と、下層絶縁膜の上に、第１の電極及び第２の電極を覆うように上層絶縁膜を堆積する第２の工程と、上層絶縁膜に対してＣＭＰを行なって、上層絶縁膜の上面を第１の電極及び第２の電極の上面とほぼ面一にする第３の工程と、第１の電極及び上層絶縁膜の上に、第１の強誘電体膜又は第１の高誘電体膜よりなる第１の絶縁膜を形成すると共に、第２の電極及び上層絶縁膜の上に形成されており、第２の強誘電体膜又は第２の高誘電体膜よりなる第２の絶縁膜を形成する第４の工程とを備え、第１の電極は第１の辺と第１の辺に垂直な第２の辺とを有する方形状であり、第２の電極は第１の辺とほぼ同じ長さを持つ第３の辺と第２の辺と異なる長さを持つ第４の辺とを有する方形状であり、第２の電極の面積は第１の電極の面積の４．２倍以下であることを特徴とする。
【００２８】
本発明に係る第１の半導体装置の製造方法によると、第２の電極の面積は第１の電極の面積の４．２倍以下であるので、ＣＭＰを行なって上層絶縁膜の上面を第１及び第２の電極の上面とほぼ面一にする際に、第２の電極を構成する第２の水素バリア膜と第２の酸素バリア膜との界面で生じる剥離現象を防止することができる。
【００２９】
本発明に係る第１の半導体装置の製造方法において、第１の工程は、下層絶縁膜の上における第１の電極及び第２の電極と異なる領域に、下から順に積層された第３の水素バリア膜、第３の酸素バリア膜及び第３の金属膜よりなると共に上面が第１の電極及び第２の電極の上面とほぼ面一である第３の電極を形成する工程を含み、第２の工程は、下層絶縁膜の上に、第１の電極、第２の電極及び第３の電極を覆うように上層絶縁膜を堆積する工程を含み、第３の工程は、上層絶縁膜に対してＣＭＰを行なって、上層絶縁膜の上面を第１の電極、第２の電極及び第３の電極の上面とほぼ面一にする工程を含み、第４の工程は、第３の電極及び上層絶縁膜の上に、第３の強誘電体膜又は第３の高誘電体膜よりなる第３の絶縁膜を形成する工程を含むものであり、第３の電極は第１の電極と相似形であり、第３の電極の面積は第１の電極の面積の４．２倍以下であることが好ましい。
【００３０】
このようにすると、第１の電極と相似形である第３の電極をさらに備えている場合でも、第２の電極の方が第３の電極よりも剥離現象が生じ易いので、ＣＭＰを行なって上層絶縁膜の上面を第１の電極、第２の電極及び第３の電極の上面とほぼ面一にする際に、第２の電極を構成する第２の水素バリア膜と第２の酸素バリア膜との界面で生じる剥離現象を防止すると共に、第３の電極を構成する第３の水素バリア膜と第３の酸素バリア膜との界面で生じる剥離現象を防止することができる。
【００３１】
本発明に係る第２の半導体装置の製造方法は、下層絶縁膜の上に、下から順に積層された第１の水素バリア膜、第１の酸素バリア膜及び第１の金属膜よりなる第１の電極を形成すると共に、下層絶縁膜の上における第１の電極と異なる領域に、下から順に積層された第２の水素バリア膜、第２の酸素バリア膜及び第２の金属膜よりなると共に上面が第１の電極の上面とほぼ面一である第２の電極と形成する第１の工程と、下層絶縁膜の上に、第１の電極及び第２の電極を覆うように上層絶縁膜を堆積する第２の工程と、上層絶縁膜に対してＣＭＰを行なって、上層絶縁膜の上面を第１の電極及び第２の電極の上面とほぼ面一にする第３の工程と、第１の電極及び上層絶縁膜の上に、第１の強誘電体膜又は第１の高誘電体膜よりなる第１の絶縁膜を形成すると共に、第２の電極及び上層絶縁膜の上に、第２の強誘電体膜又は第２の高誘電体膜よりなる第２の絶縁膜を形成する第４の工程とを備え、第１の電極と第２の電極とは相似形であり、第２の電極の面積は第１の電極の面積の４．２倍以下であることを特徴とする。
【００３２】
本発明に係る第２の半導体装置の製造方法によると、第２の電極の面積は第１の電極の面積の４．２倍以下であるので、ＣＭＰを行なって上層絶縁膜の上面を第１及び第２の電極の上面とほぼ面一にする際に、第２の電極を構成する第２の水素バリア膜と第２の酸素バリア膜との界面で生じる剥離現象を防止することができる。
【００３３】
本発明に係る第１又は第２の半導体装置の製造方法において、第１の酸素バリア膜及び第２の酸素バリア膜は、Ｉｒ膜の単層膜、又は下から順に積層されたＩｒ膜及びＩｒＯ２  膜よりなる積層膜である場合に生じ易い剥離現象を防止することができる。
【００３４】
本発明に係る第１又は第２の半導体装置の製造方法において、第１の水素バリア膜及び第２の水素バリア膜は、ＴｉＡｌＮ膜よりなる単層膜、下から順に積層されたＴｉ膜及びＴｉＡｌＮ膜よりなる積層膜、又は下から順に積層されたＴｉＮ膜及びＴｉＡｌＮ膜よりなる積層膜である場合に生じ易い剥離現象を防止することができる。
【００３５】
【発明の実施の形態】
本発明の一実施形態について、図面を参照しながら説明する。
【００３６】
まず、本発明の一実施形態に係る半導体装置の構造について、図１を参照しながら説明する。
【００３７】
図１に示すように、基板１１の上に、ゲート電極１２とソース領域又はドレイン領域である不純物拡散層１３とからなるトランジスタ１４Ａ、１４Ｂ及び１４Ｃが形成されている。また、トランジスタ１４Ａ、１４Ｂ及び１４Ｃのそれぞれの領域を区画するように分離酸化膜１５が形成されている。基板１１及び分離酸化膜１５の上に、トランジスタ１４Ａ、１４Ｂ及び１４Ｃにおけるゲート電極１２を覆うように下層絶縁膜１６が形成されており、下層絶縁膜１６にはトランジスタ１４Ａ、１４Ｂ及び１４Ｃの不純物拡散層１３の上面とそれぞれ連通するコンタクトプラグ１７Ａ、１７Ｂ及び１７Ｃが形成されている。
【００３８】
下層絶縁膜１６の上に、下から順に積層された第１の水素バリア膜１８Ａ、第１の酸素バリア膜１９Ａ及び第１の金属膜２０Ａの積層膜よりなると共に下面がコンタクトプラグ１７Ａと連通する第１の容量下部電極２１Ａが形成されている。また、下層絶縁膜１６の上に、下から順に積層された第２の水素バリア膜１８Ｂ、第２酸素バリア膜１９Ｂ及び第２の金属膜２０Ｂの積層膜よりなると共に下面がコンタクトプラグ１７Ｂと連通し且つ上面が第１の容量下部電極２１Ａの上面とほぼ面一である第２の容量下部電極２１Ｂが形成されている。また、下層絶縁膜１６の上に、下から順に積層された第３の水素バリア膜１８Ｃ、第３の酸素バリア膜１９Ｃ及び第３の金属膜２０Ｃの積層膜よりなると共に下面がコンタクトプラグ１７Ｃと連通し且つ上面が第１及び第２の容量下部電極２１Ａ及び２１Ｂの上面とほぼ面一である第３の容量下部電極２１Ｃが形成されている。
【００３９】
Ｏ３  −ＣＶＤ法により、下層絶縁膜１６の上に、第１の容量下部電極２１Ａ、第２の容量下部電極２１Ｂ及び第３の容量下部電極２１Ｃを覆うように上層絶縁膜２２を堆積した後に、上層絶縁膜２２に対してＣＭＰを行なうことにより、上層絶縁膜２２の上面を第１の容量下部電極２１Ａ、第２の容量下部電極２１Ｂ及び第３の容量絶縁膜２１Ｃの上面がほぼ面一になっている。
【００４０】
第１の容量下部電極２１Ａ及び上層絶縁膜２２の上に、第１の強誘電体膜よりなる第１の容量絶縁膜２３Ａが形成されている。また、第２の容量下部電極２１Ｂ及び上層絶縁膜２２の上に、第２の強誘電体膜よりなる第２の容量絶縁膜２３Ｂが形成されている。第３の容量下部電極２１Ｃ及び上層絶縁膜２２の上に、第３の強誘電体膜よりなる第３の容量絶縁膜２３Ｃが形成されている。尚、第１、第２及び第３の容量絶縁膜２３Ａ、２３Ｂ及び２３Ｃは、第１、第２及び第３の強誘電体膜の代わりに高誘電体膜よりなる場合であってもかまわない。また、第１、第２及び第３の容量絶縁膜２３Ａ、２３Ｂ及び２３Ｃは酸素アニールによって結晶化されている。
【００４１】
第１の容量絶縁膜２３Ａの上に、白金膜よりなる第１の容量上部電極２４Ａが形成されている。また、第２の容量絶縁膜２３Ｂの上に、白金膜よりなる第２の容量上部電極２４Ｂが形成されている。第３の容量絶縁膜２３Ｃの上に、白金膜よりなる第３の容量上部電極２４Ｃが形成されている。上層絶縁膜１１２の上に、第１の容量絶縁膜２３Ａ及び第１の容量絶縁膜２４Ａ、第２の容量絶縁膜２３Ｂ及び第２の容量上部電極２４Ｂ並びに第３の容量絶縁膜２３Ｃ及び第３の容量上部電極２４Ｃを覆うように水素バリア膜２５が形成されている。
【００４２】
次に、第１、第２及び第３の容量下部電極２１Ａ、２１Ｂ及び２１Ｃに用いられている材料について説明する。
【００４３】
第１、第２及び第３の水素バリア膜１８Ａ、１８Ｂ及び１８Ｃは、それぞれ、下から順にＴｉ膜及びＴｉＡｌＮ膜が積層された積層膜よりなる。尚、第１、第２及び第３の水素バリア膜１８Ａ、１８Ｂ及び１８Ｃは、それぞれ、ＴｉＡｌＮ膜の単層膜又は下から順にＴｉＮ膜及びＴｉＡｌＮ膜が積層された積層膜であってもかまわない。また、第１、第２及び第３の酸素バリア膜１９Ａ、１９Ｂ及び１９Ｃは、それぞれ、下から順に積層されたＩｒ膜及びＩｒＯ２  膜の積層膜よりなる。尚、第１、第２及び第３の酸素バリア膜１９Ａ、１９Ｂ及び１９Ｃは、それぞれ、Ｉｒ膜の単層膜であってもかまわない。また、第１、第２及び第３の金属膜２０Ａ、２０Ｂ及び２０Ｃは、それぞれ白金膜よりなるが、Ｉｒ膜の単層膜又はＩｒＯ２  膜の単層膜であってもかまわない。
【００４４】
次に、第１、第２及び第３の容量下部電極２１Ａ、２１Ｂ及び２１Ｃの形状及び面積について図２〜図４を参照しながら説明する。
【００４５】
図２は、図１におけるＩＩーＩＩ線の平面図である。
図２に示すように、第１の容量下部電極２１Ａの上面は、第１の辺（長さａ）と第１の辺に垂直な第２の辺（長さｂ）とを有する方形状である。第２の容量下部電極２１Ｂの上面は、第１の辺とほぼ同じ長さを持つ第３の辺（長さｃ）と第２の辺と異なる長さを持つ第４の辺（長さｄ）とを有する方形状であり、また、第２の容量下部電極２１Ｂの面積は第１の容量下部電極２１Ａの面積よりも大きいものとする。第３の容量下部電極２１Ｃの形状は、第１の容量下部電極２１Ａの上面と相似形となる第５の辺（長さａ×χ）及び第６の辺（長さａ×χ）からなる方形状であり、また、第３の容量下部電極２１Ｃの面積は第１の容量下部電極２１Ａの面積よりも大きいものとする。
【００４６】
図３は、第１の容量下部電極２１Ａの面積に対する第２の容量下部電極２１Ｂの面積の比と第２の容量下部電極２１Ｂにおける剥離現象発生率との関係を示している。
【００４７】
図３に示すように、第１の容量下部電極２１Ａの面積に対する第２の容量下部電極２１Ｂの面積の比を変化させることにより、第２の容量下部電極２１Ｂにおける剥離現象発生率を測定した。尚、前記面積比は、第２の容量下部電極２１Ｂにおける第３の辺の長さ（ｃ）を第１の容量下部電極２１Ａにおける第１の辺の長さ（ａ）と同じままとし、第２の容量下部電極２１Ｂにおける第４の辺の長さ（ｄ）を色々と変えることによって変化させたものである。
【００４８】
図３から明らかなように、我々は、第１の容量下部電極２１Ａの面積に対する第２の容量下部電極２１Ｂの面積比が４．２以下であるとき、第２の容量下部電極２１Ｂにおいて剥離現象が生じないことを見出したのである。すなわち、第２の容量下部電極２１Ｂの面積が第１の容量下部電極２１Ａの面積の４．２倍以下であれば、ＣＭＰを行なって上層絶縁膜２２の上面を第１の容量下部電極２１Ａ及び第２の容量下部電極２１Ｂの上面とほぼ面一にする工程において、第２の容量下部電極２１Ｂを構成する第２の水素バリア膜１８Ｂと第２の酸素バリア膜１９Ｂとの界面で生じる剥離現象を防止することができる。
【００４９】
ここで、第２の容量下部電極２１Ｂの面積が第１の容量下部電極２１Ａの面積の４．２倍以下であれば、第２の容量下部電極２１Ｂを構成する第２の水素バリア膜１８Ｂと第２の酸素バリア膜１９Ｂとの界面で生じる剥離現象を防止することができるメカニズムについて説明する。
【００５０】
ＣＭＰを行なって上層絶縁膜２２の上面を第１の容量下部電極２１Ａ及び第２の容量下部電極２１Ｂの上面とほぼ面一にする工程においては、第１の容量下部電極２１Ａの上面と第２の容量下部電極２１Ｂの上面とに対してかかるＣＭＰの研磨の際の加重の大きさが相違する。すなわち、ＣＭＰの研磨の際には、上面の面積の割合に応じた大きさの加重が上面にかかるので、第１の容量下部電極２１Ａの面積よりも大きな面積を有する第２の容量下部電極２１Ｂに対して大きな加重がかかる。従って、ＣＭＰの際の研磨レートは、第２の容量下部電極２１Ｂの上面に対する研磨レートが第１の容量下部電極２１Ａの上面に対する研磨レートよりも高くなるため、第２の容量下部電極２１Ｂの上面が第１の容量下部電極２１Ａの上面よりも早く露出するので、第１の容量下部電極２１Ｂの上面を露出させるまでの間に第２の容量下部電極２１Ｂにおいて剥離現象が生じるのである。
【００５１】
従って、我々は、このように剥離現象が生じる原因となるＣＭＰの際の加重に対して大きな影響を及ぼす電極の面積に着目して、前記図３に示した実験を行なうことによって、第２の容量下部電極２１Ｂの面積が第１の容量下部電極２１Ａの面積の４．２倍以下であれば、第２の容量下部電極２１Ｂを構成する第２の水素バリア膜１８Ｂと第２の酸素バリア膜１９Ｂとの界面で生じる剥離現象を防止することができることを解明したのである。
【００５２】
以上のことから、我々は、下から順に積層された水素バリア膜、酸素バリア及び金属膜の積層構造を有する複数の容量下部電極を覆った絶縁膜に対して、ＣＭＰにより研磨することによって絶縁膜の上面を複数の容量下部電極の上面とほぼ面一にする場合、［表２］に示す関係が成立することを見出した。
【００５３】
【表２】
2004327842.tif 000004
すなわち、［表２］から明らかなように、複数の容量下部電極の面積のうち最大面積と最小面積との比が４．２以下であれば、最大面積を有する容量下部電極を構成する水素バリア膜と酸素バリア膜との界面で生じる剥離現象を防止することができる。
【００５４】
また、図４は第２の容量下部電極２１Ｂのコンタクト抵抗を示している。
【００５５】
図４から明らかなように、第２の容量下部電極２１Ｂの面積が第１の容量下部電極２１Ａの面積の４．２倍以下であれば、第２の容量下部電極２１Ｂのコンタクト抵抗は１３〜１５（Ω／個）の間の値でほぼ一定であり、良好な電気的特性が得られている。従って、第２の容量下部電極２１Ｂの面積が第１の容量下部電極２１Ａの面積の４．２倍以下であれば、ＣＭＰを行なって上層絶縁膜の上面を第１及び第２の容量下部電極２１Ａ及び２１Ｂの上面とほぼ面一にする際に、第２の容量下部電極２１Ｂを構成する第２の水素バリア膜１８Ｂと第２の酸素バリア膜１９Ｂとの界面で生じる剥離現象を防止することができる。尚、図示するように、第２の容量下部電極２１Ｂの面積が第１の容量下部電極２１Ａの面積の１０倍を超えるような場合には、第２の容量下部電極２１Ｂのコンタクト抵抗が急増しており、剥離現象に起因するコンタクト不良が発生している。
【００５６】
尚、前記図３及び図４は、第１の容量下部電極２１Ａに対する第２の容量下部電極２１Ｂの面積比との関係で示されたものであるが、第１の容量下部電極２１Ａに対する第３の容量下部電極２１Ｃの面積比の場合であっても同様の結果を得ることができる。すなわち、ＣＭＰを行なう場合、第１の容量下部電極２１Ａと相似形である第３の容量下部電極２１Ｃは、前記のように、第３の容量下部電極２１Ｃは第２の容量下部電極２１Ｂに比べてＣＭＰの際に受ける圧力が小さいため、第２の容量下部電極２１Ｂよりも剥離現象が生じにくいので、第３の容量下部電極２１Ｃの面積についても第１の容量下部電極２１Ａの面積に対して少なくとも４．２倍以下であれば、第３の容量下部電極２１Ｃにおいて剥離現象は生じない。また、第１の容量下部電極２１Ａ、第２の容量下部電極２１Ｂ及び第３の容量下部電極２１Ｃに対してＣＭＰを行なう場合についても同様に、第２の容量下部電極２１Ｂ及び第３の容量下部電極２１Ｃの面積のそれぞれが第１の容量下部電極２１Ａの面積に対して４．２倍以下であれば、第２の容量下部電極２１Ｂ及び第３の容量下部電極２１Ｃにおいて剥離現象は生じない。
【００５７】
【発明の効果】
以上のように、本発明の半導体装置によると、第２の電極の面積は第１の電極の面積の４．２倍以下であるので、ＣＭＰを行なって上層絶縁膜の上面を第１及び第２の電極の上面とほぼ面一にする際に、第２の電極を構成する第２の水素バリア膜と第２の酸素バリア膜との界面で生じる剥離現象を防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の断面図である。
【図２】本発明の一実施形態に係る半導体装置のＩＩーＩＩ線の平面図である。
【図３】本発明の一実施形態の容量下部電極の面積比と剥離現象発生率との関係を示すグラフである。
【図４】本発明の一実施形態の容量下部電極の面積比と容量下部電極のコンタクト抵抗との関係を示すグラフである。
【図５】従来の半導体装置の断面図である。
【図６】従来の半導体装置の容量下部電極における剥離現象を示す断面図である。
【符号の説明】
１６  下層絶縁膜
１８Ａ  第１の水素バリア膜
１８Ｂ  第２の水素バリア膜
１８Ｃ  第３の水素バリア膜
１９Ａ  第１の酸素バリア膜
１９Ｂ  第２の酸素バリア膜
１９Ｃ  第３の酸素バリア膜
２０Ａ  第１の金属膜
２０Ｂ  第２の金属膜
２０Ｃ  第３の金属膜
２１Ａ  第１の容量下部電極
２１Ｂ  第２の容量下部電極
２１Ｃ  第３の容量下部電極
２２  上層絶縁膜
２３Ａ  第１の容量絶縁膜
２３Ｂ  第２の容量絶縁膜
２３Ｃ  第３の容量絶縁膜
２４Ａ  第１の容量上部電極
２４Ｂ  第２の容量上部電極
２４Ｃ  第３の容量上部電極
【図１】
2004327842.tif 000005
【図２】
2004327842.tif 000006
【図３】
2004327842.tif 000007
【図４】
2004327842.tif 000008
【図５】
2004327842.tif 000009
【図６】
2004327842.tif 000010
【手続補正書】
【提出日】平成15年4月28日(2003.4.28)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2004327842.tif 000011