(57)【要約】【課題】複数のドーピング濃度レベルを単一のイオン打ち込み工程において可能にするイオン注入方法を提供する。【解決手段】半導体基板１２は、その表面上にマスク１４を有する。マスク１４は、マスキング部材を有しない第１の領域２２と、複数のマスキング部材１４Ｂ〜１４Ｅを有する第２の領域２０とを含む。複数のマスキング部材１４Ｂ〜１４Ｅの各々が、第１の距離に等しい寸法を有しており、前記第１の距離は、ドーパントの拡散距離の２倍に満たない。このような半導体基板１２とマスキング部材１４Ａ〜１４Ｆに、ドーパントのイオンを打ち込む。イオンは、前記第１の領域２２において第１の不純物濃度を形成するとともに前記第２の領域２０において第２の不純物濃度を形成する。【選択図】図２Ｄ
2004260180.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板であって、その表面上にマスクを有し、前記マスクが、マスキング部材を有しない第１の領域と複数のマスキング部材を有する第２の領域とを含んでおり、前記複数のマスキング部材の各々が、第１の距離に等しい寸法を有しており、前記第１の距離が、ドーパントの拡散距離の２倍に満たない半導体基板を提供して、
前記半導体基板とマスキング部材に、ドーパントのイオンであって、前記第１の領域において第１の不純物濃度を形成するとともに前記第２の領域において第２の不純物濃度を形成するイオンを打ち込むことを特徴とするイオン打ち込み方法。
【請求項２】
請求項１に記載のイオン打ち込み方法であって、前記半導体基板を提供する際に、さらに、前記マスクが連続的なマスキング構造を有する第３の領域を含むような半導体基板を提供するとともに、前記イオンを打ち込む際に、前記イオンが前記第３の領域において第３の不純物濃度を形成するように打ち込むことを特徴とするイオン打ち込み方法。
【請求項３】
請求項１に記載のイオン打ち込み方法であって、さらに、前記第２の領域内において前記イオンの拡散を生じさせることを特徴とするイオン打ち込み方法。
【請求項４】
請求項１に記載のイオン打ち込み方法であって、さらに、前記第２の領域内において前記イオンが拡散されるように前記半導体基板を加熱することを特徴とするイオン打ち込み方法。
【請求項５】
請求項４に記載のイオン打ち込み方法であって、前記半導体基板を加熱する際に、さらに、前記半導体基板に対してアニール処理工程を行うことを特徴とするイオン打ち込み方法。
【請求項６】
請求項１に記載のイオン打ち込み方法であって、前記半導体基板が、さらに、単結晶シリコンを含んでおり、前記半導体基板を提供する際に、さらに、前記複数のマスキング部材の各々が、第１の距離に等しい寸法を有しており、前記第１の距離が、２マイクロメートル未満である半導体基板を提供することを特徴とする方法。
【請求項７】
請求項１に記載のイオン打ち込み方法であって、前記半導体基板が、さらに、多結晶シリコンを含んでおり、前記半導体基板を提供する際に、さらに、前記複数のマスキング部材の各々が、第１の距離に等しい寸法を有しており、前記第１の距離が、１４マイクロメートル未満である半導体基板を提供することを特徴とするイオン打ち込み方法。
【請求項８】
請求項１に記載のイオン打ち込み方法であって、前記半導体基板を提供する際に、さらに、前記複数のマスキング部材の各々が、第１の距離に等しい寸法を有しており、前記第１の距離が、前記ドーパントの拡散距離に満たない半導体基板を提供することを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イオン注入方法に関し、特に、半導体プロセスにおけるイオン注入に関する。
【背景技術】
【０００２】
半導体における集積回路の製造には、種々のステップを伴う。そのようなステップには、半導体材料を成長させること、その半導体材料をプレーナ構造にスライスすること、その半導体の表面を研磨することが含まれる。半導体が研磨されると、いくつかの回路素子が、半導体の各部分に不純物つまりドーパントを選択的に添加することによって形成される場合がある。不純物によって、半導体の電気的な性質が予測可能な形で変えられて、様々な回路素子が形成される。不純物を半導体に添加する１つの方法としては、イオン注入によるものがある。
【０００３】
イオン注入とは、半導体結晶構造内に回路素子を形成するために、不純物を半導体基板に注入するプロセスである。一般的なイオン注入プロセスにおいて、基板における様々な部分が、実質的に、イオンが浸透しないようにフォトレジストまたはその他の好適な材料で作られたパターンを用いてマスクされる。マスクが存在しないシリコン基板上における各部分、すなわち、マスクにおける開口部（voids）が存在する部分が、注入中にイオンを吸収する。このようにして、不純物を、基板内に選択的に注入させることができる。
【０００４】
一般に、イオン注入プロセスは、それ自体が複数のステップを伴う。特に、まず、回路レイアウトに応じてマスクを設計する必要がある。その後に、シリコンおよびマスクに対して、イオンが打ち込まれる。続いて、マスクが、好適な方法で取り除かれるが、この方法の多くが当該技術分野においてすでに知られている。
【０００５】
多くの集積回路は、異なる濃度のドーパントを必要とする様々な回路コンポーネントを用いている。そのような異なる濃度を形成するために、イオン注入ステップを、集積回路において必要とされる１つ１つの異なるレベルのドーピング濃度について繰り返す場合がある。例えば、まず、高いレベルのドーピング濃度を必要とする領域を除く全ての領域をマスクする第１のマスクを基板表面に配置する。続いて、イオン注入装置によって、シリコンおよびマスクに対して最も高いドーピング濃度レベルとなるようにイオン打ち込みが行われる。このイオン注入および第１のマスクの除去後に、より低いレベルのドーピング濃度を必要とする領域を除く全ての領域をマスクする第２のマスクが、基板表面に形成される。続いて、イオン注入がより低いレベルのドーピング濃度となるように行われる。
【０００６】
上述の方法によって、シリコン基板にドーパントを複数の異なる濃度レベルに確実に注入することが可能であるが、当該製造プロセスは、繰り返されるイオン注入工程によって本質的に時間が掛かるものとなる。例えば、特定の集積回路が４つまたは５つの異なるドーパント濃度レベルを必要とする場合では、繰り返されるマスキングステップおよび注入ステップによって当該製造プロセスは大幅に延長されるものとなる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、半導体基板に複数の濃度レベルで不純物を注入する方法であって、処理時間を短縮した方法が必要とされている。
【課題を解決するための手段】
【０００８】
本発明は、イオンを半導体基板に注入する方法であって、複数の濃度レベルを単一のイオン打ち込み工程において注入することを可能にする方法を提供することによって、上述の必要およびその他に対処する。特に、当該方法は、半導体基板内における不純物の拡散距離の２倍に満たない幅を有する構造を有するマスクを用いる。そのような構造を用いることで、基板における特定の部分に対するイオンの量は、低減される場合があるにもかかわらず、イオンの拡散によってその部分全体に分布させられる場合がある。
【発明を実施するための最良の形態】
【０００９】
以下、本発明を実施するための最良の形態（以下、実施形態という）について、図面に基づいて説明する。
【００１０】
図１は、本発明の実施の形態による具体例としての一組のイオン注入工程を示すフローチャートである。図２Ａ〜図２Ｅは、図１の工程にかけられる基板を示す概略断面図である。図２Ａにおいて、基板１２は、半導体基板である。本明細書において説明された具体例としての実施の形態において、半導体基板１２は、単結晶シリコンである。但し、代替的な実施の形態において、半導体基板１２は、必要に応じて、多結晶シリコン、ガリウム砒素、またはその他のすでに知られている半導体基板であってもよい。
【００１１】
半導体基板の作成については当該技術分野においてよく知られている。一般的に、半導体結晶を、成長させて、ウエハにスライスして、さらに研磨する。イオン注入は、研磨されたウエハ上で行われることが多い。図２Ａは、イオン注入のために提供された基板１２の概略断面図を示す。
【００１２】
次に、図１を参照すると、ステップ１０２において、マスクが、半導体基板の表面上に配置される。マスクは、二酸化アルミニウム材料または二酸化シリコン材料（aluminum or silicon dioxide material）からなる層であって、これは、半導体基板に集積されることになる１つまたは複数の回路のレイアウトに対応する幾何学的形状を有する。マスクの幾何学的形状は、イオンが半導体基板に選択的に注入されることを可能にするように機能する。元のシリコン基板の上部層を処理することによって、二酸化シリコンマスクを基板上に配置する。代替方法においては、その他の種類のマスクが、基板上に別途形成される場合もある。
【００１３】
このために、マスクは、マスキング部材およびマスキング部材の間に位置する開口部の両方の要素を含む。当該技術分野においてよく知られているように、マスクは、マスキング部材のすぐ下に位置する基板の表面の各部分にイオンが入り込まないように遮る一方で、開口部内に位置する基板表面の各部分にイオンが入り込むように機能する。選択的なイオン注入によって、様々な回路素子が形成できるように、局所的な領域における半導体基板の電気物理的性質が変えられる。
【００１４】
図２Ｂは、基板１２の概略断面図を、その上に配置された具体例としてのマスク１４の各部分とともに示す。図４は、基板１２の具体例としての上面概略図を、その上に配置された具体例としてのマスクとともに示す。
【００１５】
マスク１４は、複数の部材１４Ａ〜１４Ｆおよび複数の開口部１６Ａ〜１６Ｅを含む。さらに、マスク１４は、連続した領域によって画定されるが、その各々の領域が、基板１２上における選択平均ドーパント濃度（select average dopant concentration）を可能にすることを目的としている。
【００１６】
特に、マスク１４は、部材１４Ａによって完全に画定された第１の領域１８を含んでおり、従って、その領域では開口部を有しない。このように、第１の領域１８は、その後に続く注入プロセスにおいて不純物つまりドーパントを実質的には全く受け入れないようにすることを意図されている。
【００１７】
さらに、マスク１４は、複数のマスキング部材１４Ｂ〜１４Ｅを有する第２の領域２０を含む。第１の小さな開口部１６Ａが、第１の領域１８における第１のマスキング部材１４Ａを第２の領域における第１の部材１４Ｂから切り離す。マスキング部材１４Ｂ〜１４Ｅは、対応する開口部１６Ｂ〜１６Ｄによってそれぞれ切り離される。
【００１８】
なお、マスキング部材１４Ｂ〜１４Ｅは、第１の領域１８におけるマスキング部材１４Ａの幅Ｄ’よりもかなり狭い幅Ｄを有する。幅Ｄは、基板１２内において注入されるイオンの拡散距離ｌの２倍に満たないように選定される。後述するように、基板内においてイオンの拡散距離の２倍に満たない幅を有するマスキング部材を用いることによって、第２の領域２０が、低減された密度の比較的連続的なイオン注入を受けることを可能にする。結果として、単一のイオン注入工程によって、基板１２に異なる密度の不純物が提供される場合がある。
【００１９】
さらに、マスク１４は、単一の開口部１６Ｅによって完全に画定された第３の領域２２を含む。第３の領域２２は、比較的高濃度の不純物つまりドーパントが見込まれている部分を画定する。最後に、マスク１４は、部材１４Ｆによって完全に画定された第４の領域２４を含む。部材１４Ｆは、Ｄの数倍である幅Ｄ’’を有する。第４の領域２４は、第１の領域１８と同様に、注入後において実質的に不純物が無い状態であることを目的としている。
【００２０】
このように、図２Ｂに示したマスク１４は、第１のレベルの注入を目的とした領域２２と、第２のレベルの注入を目的とした領域２０と、第３のレベルの注入（すなわち、実質的には全く注入されないこと）を目的とした領域１８および領域２４とを含む。当然のことながら、マスク１４は、単に、例示として示されたものである。マスク１４は、少なくとも２つのレベルの非ゼロ注入（所定の濃度の不純物濃度領域の形成のためのイオン注入）が求められているどのような回路形状であっても対応するように容易に適合させることが可能である。
【００２１】
当然のことながら、マスク１４は、当該技術分野において知られているどのような好適なマスキング方法によってであっても基板上に物理的に配置することが可能である。マスク１４が基板１２上に配置されると、ステップ１０２が完了して、ステップ１０４が実行される場合がある。
【００２２】
ステップ１０４において、基板１２およびマスキング部材１４は、選択ドーパントのイオンが打ち込まれる。図２Ｃに示すように、マスキング部材１４Ａ〜１４Ｆは、イオンが基板のなかに浸透しないように実質的に遮るが、開口部は、イオンが基板に入り込むのを妨げない。
【００２３】
当該技術分野において知られているように、イオン打ち込みにおいて、イオンは、基板１２の表面によって画定された面に対して実質的に垂直となるように注入される。従って、ステップ１０４における打ち込みの後において、不純物は、開口部１６Ａ〜１６Ｅの下に位置する基板１２における各部分において濃くなる。図２Ｄは、注入後の基板１２およびマスク１４を図示するが、このとき、不純物は、マスク開口部１６Ａ〜１６Ｅに対応する基板１２における各部分に位置する。
【００２４】
従って、ステップ１０４の結果として、イオンは、開口部１６Ａ〜１６Ｅの実質的に真下である第２の領域２０において、どちらかといえば不連続的に配置される。図３は、基板１２内におけるイオンの分布を示すグラフ図である。実線曲線５２は、ステップ１０４の後における基板１２の表面全体にわたっての位置の関数としてのイオン分布を示す。見ての通り、ステップ１０４の後においては、基本的に２つのレベルの濃度が存在するが、具体的には、開口部１６Ａ〜１６Ｅに対応する位置における最大密度のイオン濃度と、マスキング部材１４Ａ〜１４Ｆに対応する位置における実質的に空白密度のイオン濃度とが存在する。
【００２５】
ステップ１０４の後に、注入処理された基板１２は、ステップ１０６において加熱される。特に、注入処理された基板１２は、ステップ１０４において到達した温度よりも高温に加熱される。この加熱処理には、基板１２内において水平方向および垂直方向の両方向にイオンを拡散させるという効果がある。加熱ステップは、好適には、半導体製造において一般に用いられるアニール処理ステップである。アニール処理は、基板に応じて、５００℃〜１０００℃の間の温度で行われる場合が多い。アニール処理は、当該技術分野において知られているように、イオン注入中に結晶に生じた損傷を修復するために用いられる。
【００２６】
加熱処理が行われる方法または来由にかかわらず、およそ５００℃〜１０００℃の範囲において熱を加えることで、実質的に予測可能な拡散距離までイオンの拡散が行われる。拡散距離は、用いられる基板の種類によって、ある程度左右される。例えば、通常のアニール処理工程において、拡散距離は、一般に、単結晶シリコン基板では１〜２マイクロメートルであって、多結晶シリコン基板では７〜８マイクロメートルである。
【００２７】
さらに上述したように、マスキング部材１４Ｂ〜１４Ｅは、加熱処理工程において到達される注入イオンの拡散距離の２倍に満たない少なくとも１つの寸法を有する。その結果として、ステップ１０６の加熱処理工程によって、イオン濃度を基板１２における第２の領域２０に再分布させて、不純物が、第２の領域全体にわたって分布するようにする。第２の領域２０全体にわたって不純物のより均一な分布を達成するために、マスキング部材１４Ｂ〜１４Ｅの１つ１つを拡散距離の２倍よりもやや狭くするが、これは、拡散距離の２倍が、実質的に、どのような連続的な分布のドーパントであっても実現可能な最大サイズに相当するからである。
【００２８】
図２Ｅは、ステップ１０６の加熱処理工程の後であって、マスク１４の除去後における基板１２を示す。図２Ｅに示すように、不純物は、第３の領域２２ばかりではなく、第２の領域２０全体にわたって分布する。但し、第２の領域２０にはマスキング構造１４Ｂ〜１４Ｅが存在するので、第２の領域２０における不純物の全体濃度つまり平均濃度は、第３の領域２２における濃度よりも低い。実際、第２の領域２０の平均濃度は、第２の領域２０内におけるマスキング構造１４Ｂ〜１４Ｅと開口部１６Ａ〜１６Ｄの比率を計算して、その比率に、例えば、第３の領域２２のようなマスキングされていない領域の濃度をかけることによって概算される場合がある。完全にマスキングされた領域１８，２４に関していえば、第１の領域１８および第４の領域２４に拡散する不純物は、ほとんど無いか、あるいは全くないのであるが、これは、マスキング部材１４Ａ，１４Ｆが、イオンの拡散距離の数倍であるからである。
【００２９】
図３を再度参照すると、破線５４は、加熱処理工程後の基板上における位置の関数としてのイオン濃度の関係を示す。図３に示すように、この加熱処理工程には、第２の領域２０内において交互に並べられた幅の狭い開口部とマスキング構造によってもたらされた第２の領域２０におけるイオン濃度の大きな変動を平均するという効果がある。
【００３０】
図１および図２Ａ〜図２Ｅに関連して説明された上述の具体例によって示すように、イオンの拡散距離の２倍に満たない寸法を有するマスキング部材を有するマスクを用いた上で、続けて、加熱ステップを行い不純物拡散を生じさせることによって、複数のレベルの不純物濃度分布を、たった一回の均一なイオン打ち込み工程で半導体基板に添加することが可能である。
【００３１】
当然のことながら、開口部とマスキング構造との割合が異なる領域を有するマスクを形成することによって、複数の異なる濃度の不純物を形成する場合がある。例えば、３つ、４つ、またはそれ以上の異なる濃度の不純物を、マスキング構造表面積と開口部表面積の比率を変えることによって、たった一回のイオン打ち込みステップで実現することができる。但し、この比率にかかわらず、マスキング構造の少なくとも１つの寸法は、拡散距離の２倍（加熱処理工程において到達可能な距離）よりも狭くするべきであって、分布の均一性を向上させるために、好適には、拡散距離そのものよりも狭くするべきである。
【００３２】
図４は、基板１２の具体例としてのレイアウトを示す断片的な上面概略図である。図４に示すように、領域１８，２０，２２，２４は、基板内におけるいくつかの領域のほんの一部であるが、その各々が、２次元の形状を有する。また、図４に示すように、マスキング構造１４Ｂ〜１４Ｅは、第２の領域２０におけるマスキング構造の複数の列における１列のみを表しているにすぎない。図４に示すように、第２の領域のマスキング構造は、さらに、加熱処理工程の後における不純物の比較的均一な分布の助けとなるように、２次元のチェッカーボードパターンを形成する場合がある。マスキング構造自体は、ほぼどのような形状のものであってもよく、少なくとも１つの寸法が、加熱処理工程の条件下における不純物の拡散距離の２倍未満でありさえすれば、正方形、長方形、三角形、丸みをつけた形、円形、または多角形を含む、ほぼどのような形状のものであってもよい。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態による具体例としての一組のイオン注入工程を示すフローチャートである。
【図２Ａ】図１のイオン注入プロセスにおける様々な段階における具体例としての基板を示す拡大概略断面図である。
【図２Ｂ】図１のイオン注入プロセスにおける様々な段階における具体例としての基板を示す拡大概略断面図である。
【図２Ｃ】図１のイオン注入プロセスにおける様々な段階における具体例としての基板を示す拡大概略断面図である。
【図２Ｄ】図１のイオン注入プロセスにおける様々な段階における具体例としての基板を示す拡大概略断面図である。
【図２Ｅ】図１のイオン注入プロセスにおける様々な段階における具体例としての基板を示す拡大概略断面図である。
【図３】アニール処理の前後における基板全体にわたるドーパントの分布を示すグラフ図である。
【図４】本発明のいくつかの態様を組み込む具体例としてのマスクを有する図２Ｂの基板の一部を示す上面概略図である。
【符号の説明】
【００３４】
１２  半導体基板、１４  マスク、１４Ａ，１４Ｂ，１４Ｃ，１４Ｄ，１４Ｅ，１４Ｆ  マスキング部材、１６Ａ，１６Ｂ，１６Ｃ，１６Ｄ，１６Ｅ  開口部、１８  第１の領域、２０  第２の領域、２２  第３の領域、２４  第４の領域。
【図１】
2004260180.tif 000003
【図２Ａ】
2004260180.tif 000004
【図２Ｂ】
2004260180.tif 000005
【図２Ｃ】
2004260180.tif 000006
【図２Ｄ】
2004260180.tif 000007
【図２Ｅ】
2004260180.tif 000008
【図３】
2004260180.tif 000009
【図４】
2004260180.tif 000010