(57)【要約】【課題】必要最低限の素子数で構成できかつ電圧検出の基準値の温度特性を任意に設定することができる電圧検出回路を提供する。【解決手段】エミッタが共通接続され差動対をなすトランジスタＱ１及びＱ２と、入力端子１に印加される入力電圧を分圧して第１の分圧及び第２の分圧を生成し、トランジスタＱ１のベースに直接接続されてトランジスタＱ１のベースに前記第１の分圧を印加し、トランジスタＱ２のベースに直接接続されてトランジスタＱ２のベースに前記第２の分圧を印加する分圧回路（トランジスタＱ３及び抵抗Ｒ１〜Ｒ３から成る回路）と、トランジスタＱ２のベースとエミッタを接続する抵抗Ｒ４と、を備える電圧検出回路。【選択図】      図１
2004309164.tif 000002
【特許請求の範囲】
【請求項１】
エミッタが共通接続され差動対をなす第１のトランジスタ及び第２のトランジスタと、
入力電圧を分圧して第１の分圧及び第２の分圧を生成し、前記第１のトランジスタのベースに直接接続されて前記第１のトランジスタのベースに前記第１の分圧を印加し、前記第２のトランジスタのベースに直接接続されて前記第２のトランジスタのベースに前記第２の分圧を印加する分圧回路と、
一端が前記第２のトランジスタのベースに接続され、他端が前記第２のトランジスタのエミッタに接続される抵抗と、
を備え、
前記差動対の出力により前記入力電圧が所定値になっているかを検出することを特徴とする電圧検出回路。
【請求項２】
前記第１のトランジスタ及び前記第２のトランジスタがＰＮＰ形トランジスタである請求項１に記載の電圧検出回路。
【請求項３】
前記分圧回路が、整流素子及び第１の抵抗から成る直列接続体と、第２の抵抗と、第３の抵抗とを備え、前記直列接続体の一端に前記入力電圧が印加され、前記直列接続体の他端と前記第２の抵抗の一端とが接続され、前記第２の抵抗の他端と前記第３の抵抗の一端とが接続され、前記第３の抵抗の他端がグランドに接続され、前記直列接続体と前記第２の抵抗との接続ノードから前記第１の分圧が出力され、前記第２の抵抗と前記第３の抵抗との接続ノードから前記第２の分圧が出力される請求項２に記載の電圧検出回路。
【請求項４】
前記入力電圧が前記所定値であるときに前記整流素子の両端電圧と前記第２のトランジスタのベース−エミッタ間電圧とが等しい請求項３に記載の電圧検出回路。
【請求項５】
前記所定値が第１の乗算値と第２の乗算値を加算した値であって、
前記第１の乗算値が、
前記差動対の平衡状態における前記第１のトランジスタのベース−エミッタ間電圧と前記第２のトランジスタのベース−エミッタ間電圧との差の電圧と、
前記第１の抵抗の抵抗値と前記第２の抵抗の抵抗値と前記第３の抵抗の抵抗値とを加算した値を前記第２の抵抗の抵抗値で除算した値と、を乗算した値であり、
前記第２の乗算値が、
前記第２のトランジスタのベース−エミッタ間電圧と、
前記第３の抵抗の抵抗値と前記抵抗の抵抗値とを加算した値を前記抵抗の抵抗値で除算した値と、を乗算した値である請求項４に記載の電圧検出回路。
【請求項６】
請求項３〜５のいずれかに記載の電圧検出回路を具備する半導体集積回路装置の製造方法であって、
前記抵抗、前記第１の抵抗、前記第２の抵抗、及び前記第３の抵抗を同一のプロセスによって同時に形成することを特徴とする半導体集積回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力電圧が所定値になっているかを検出する電圧検出回路に関するものである。
【０００２】
【従来の技術】
従来の電圧検出回路の一構成例を図４に示す。図４の電圧検出回路は、入力端子５に印加される電圧ＶＣＣが所定値Ｖｓｈより大きいときに端子４から出力される電圧が電圧ＶＣＣと同じ値になり、端子５に印加される電源電圧ＶＣＣが所定値Ｖｓｈより小さいときに端子４から出力される電圧が零になる。そして、図４の電圧検出回路は、抵抗ｒ１〜ｒ３及びダイオード接続されたトランジスタＴｒ１によって構成される分圧回路の分圧比と、トランジスタＴｒ４のベース−エミッタ間電圧と、トランジスタＴｒ５のベース−エミッタ間電圧と、抵抗ｒ４の抵抗値と、抵抗ｒ５の抵抗値とを設定することにより、所定値Ｖｓｈの温度係数が零となるようにしている。なお、図４の電圧検出回路は特許文献１に開示されている。
【０００３】
【特許文献１】
特許第３２１８６４１号公報  （第１図）
【０００４】
【発明が解決しようとする課題】
図４の電圧検出回路は、上述したように抵抗ｒ１〜ｒ３及びダイオード接続されたトランジスタＴｒ１によって構成される分圧回路の分圧比と、トランジスタＴｒ４のベース−エミッタ間電圧と、トランジスタＴｒ５のベース−エミッタ間電圧と、抵抗ｒ４の抵抗値と、抵抗ｒ５の抵抗値とを設定することによって所定値Ｖｓｈの温度係数が零となるようにしているので、抵抗ｒ１〜ｒ３と、トランジスタＴｒ１と、トランジスタＴｒ４と、トランジスタＴｒ５と、抵抗ｒ４と、抵抗ｒ５とを必ず備える必要があった。
【０００５】
このため、電圧検出の基準値である所定値Ｖｓｈの温度係数を零にすることができる図４の電圧検出回路は、電圧検出の基準値が温度に対して変化する電圧検出回路に比べて回路を構成する素子数が多くなる。回路を構成する素子数の増加は低廉化や小型化の妨げになるので、素子数の増加を最小限に抑えることが望ましい。しかしながら、図４の電圧検出回路は必要最低限の素子数で構成されていなかった。
【０００６】
本発明は、上記の問題点に鑑み、必要最低限の素子数で構成できかつ電圧検出の基準値の温度特性を任意に設定することができる電圧検出回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る電圧検出回路においては、エミッタが共通接続され差動対をなす第１のトランジスタ及び第２のトランジスタと、入力電圧を分圧して第１の分圧及び第２の分圧を生成し、前記第１のトランジスタのベースに直接接続されて前記第１のトランジスタのベースに前記第１の分圧を印加し、前記第２のトランジスタのベースに直接接続されて前記第２のトランジスタのベースに前記第２の分圧を印加する分圧回路と、一端が前記第２のトランジスタのベースに接続され、他端が前記第２のトランジスタのエミッタに接続される抵抗と、を備える構成であって、前記差動対の出力により前記入力電圧が所定値になっているかを検出する。
【０００８】
このような構成によると、分圧回路の分圧比と、第１のトランジスタのベース−エミッタ間電圧と、第２のトランジスタのベース−エミッタ間電圧と、一端が前記第２のトランジスタのベースに接続され他端が前記第２のトランジスタのエミッタに接続される抵抗の抵抗値とを設定することによって所定値（電圧検出の基準値）の温度特性を任意に設定することができる。また、分圧回路が第１のトランジスタのベース及び第２のトランジスタのベースに直接接続されているので、必要最低限の素子数で電圧検出回路を構成することができる。
【０００９】
また、前記第１のトランジスタ及び前記第２のトランジスタをＰＮＰ形トランジスタにしてもよい。これにより、第２のトランジスタのベース−エミッタ間電圧の温度による変化が小さくなる。したがって、所定値（電圧検出の基準値）の温度係数を零にする設定が容易になる。
【００１０】
さらに、前記分圧回路を、整流素子及び第１の抵抗から成る直列接続体と、第２の抵抗と、第３の抵抗とを備える構成とし、前記直列接続体の一端に前記入力電圧が印加され、前記直列接続体の他端と前記第２の抵抗の一端とが接続され、前記第２の抵抗の他端と前記第３の抵抗の一端とが接続され、前記第３の抵抗の他端がグランドに接続され、前記直列接続体と前記第２の抵抗との接続ノードから前記第１の分圧が出力され、前記第２の抵抗と前記第３の抵抗との接続ノードから前記第２の分圧が出力されるようにしてもよい。これにより、入力電圧を分圧して第１の分圧及び第２の分圧を生成する分圧回路を簡単な構成で実現することができる。
【００１１】
さらに、前記入力電圧が前記所定値であるときに前記整流素子の両端電圧と前記第２のトランジスタのベース−エミッタ間電圧とが等しくなるようにしてもよい。これにより、所定値（電圧検出の基準値）の温度特性の設定が容易になる。そして、この場合、前記所定値が第１の乗算値と第２の乗算値を加算した値であって、前記第１の乗算値が、前記差動対の平衡状態における前記第１のトランジスタのベース−エミッタ間電圧と前記第２のトランジスタのベース−エミッタ間電圧との差の電圧と、前記第１の抵抗の抵抗値と前記第２の抵抗の抵抗値と前記第３の抵抗の抵抗値とを加算した値を前記第２の抵抗の抵抗値で除算した値と、を乗算した値になり、前記第２の乗算値が、前記第２のトランジスタのベース−エミッタ間電圧と、前記第３の抵抗の抵抗値と前記抵抗の抵抗値とを加算した値を前記抵抗の抵抗値で除算した値と、を乗算した値になる。
【００１２】
また、前記整流素子及び前記第１の抵抗から成る前記直列接続体と、前記第２の抵抗と、前記第３の抵抗とによって構成される分圧回路を有する電圧検出回路を具備する半導体集積回路装置を製造する場合は、前記抵抗、前記第１の抵抗、前記第２の抵抗、及び前記第３の抵抗を同一のプロセスによって同時に形成するようにすることが好ましい。
【００１３】
これにより、一端が前記第２のトランジスタのベースに接続され他端が前記第２のトランジスタのエミッタに接続される抵抗の抵抗値、第１の抵抗の抵抗値、第２の抵抗の抵抗値、及び第３の抵抗の抵抗値が各設計値に対してばらつく場合でも抵抗比のばらつきは小さくすることができ、所定値（電圧検出の基準値）の温度係数の誤差を小さくすることができる。
【００１４】
【発明の実施の形態】
以下に本発明の一実施形態について図面を参照して説明する。本発明に係る電圧検出回路の一構成例を図１に示す。図１の電圧検出回路は、入力端子１と、定電流源２と、出力端子３と、ＰＮＰ形トランジスタＱ１〜Ｑ３と、ＮＰＮ形トランジスタＱ４〜Ｑ６と、抵抗Ｒ１〜Ｒ４とによって構成されている。
【００１５】
入力端子１は、トランジスタＱ３のエミッタに接続されるとともに、定電流源２を介してトランジスタＱ１のエミッタ及びトランジスタＱ２のエミッタに接続される。トランジスタＱ３のコレクタは、抵抗Ｒ１〜Ｒ３から成る直列接続体を介してグランドに接続される。また、トランジスタＱ３のコレクタとベースとが短絡される。
【００１６】
トランジスタＱ１のベースが抵抗Ｒ１と抵抗Ｒ２との接続ノードに直接接続され、トランジスタＱ２のベースが抵抗Ｒ２と抵抗Ｒ３との接続ノードに直接接続される。また、トランジスタＱ２のエミッタとベースとが抵抗Ｒ４を介して接続される。
【００１７】
トランジスタＱ１のコレクタがトランジスタＱ４のコレクタ及びトランジスタＱ６のベースに接続され、トランジスタＱ２のコレクタがトランジスタＱ５のコレクタに接続される。また、トランジスタＱ５のコレクタとベースとが短絡され、トランジスタＱ４のベースとトランジスタＱ５のベースとが共通接続される。そして、トランジスタＱ４のエミッタとトランジスタＱ５のエミッタとが共通接続され、グランドに接続される。
【００１８】
トランジスタＱ６のコレクタが出力端子３に接続され、トランジスタＱ６のエミッタがグランドに接続される。
【００１９】
このような構成である図１の電圧検出回路の動作について説明する。入力端子１に印加される電圧が閾値ＶＳより小さい場合、抵抗Ｒ２の両端電位差が小さいためトランジスタＱ１がオン状態になりトランジスタＱ２がオフ状態となる。これにより、トランジスタＱ６がオン状態となり、出力端子３はグランド電位になる。一方、入力端子１に印加される電圧が閾値ＶＳより大きい場合、抵抗Ｒ２の両端電位差が大きいためトランジスタＱ１、Ｑ２がともにオン状態になる。これにより、トランジスタＱ６がオフ状態となり、出力端子３はオープン状態になる。図１の電圧検出回路が上記動作を行うので、閾値ＶＳは電圧検出の基準値となる。
【００２０】
続いて電圧検出の基準値である閾値ＶＳの温度特性について説明する。ここで、トランジスタＱ１のコレクタ電流とトランジスタＱ２のコレクタ電流とが平衡状態を保っているときのトランジスタＱ１のベース−エミッタ間電圧とトランジスタＱ２のベース−エミッタ間電圧との差の電圧をΔＶＢＥとする。電圧ΔＶＢＥはトランジスタＱ１のエミッタ電流密度とトランジスタＱ２のエミッタ電流密度を異なる値にすることによって発生させることができる。トランジスタＱ１のエミッタ電流密度とトランジスタＱ２のエミッタ電流密度を異なる値にするには、例えばトランジスタＱ１のエミッタ面積とトランジスタＱ２のエミッタ面積を異なるようにすればよい。
【００２１】
また、トランジスタＱ３のベース−エミッタ間電圧をＶＦ１とし、トランジスタＱ２のベース−エミッタ間電圧をＶＦ２とする。また、抵抗Ｒ２を流れる電流をＩ１、抵抗Ｒ４とトランジスタＱ２のベースとの接続ノードから抵抗Ｒ２と抵抗Ｒ３との接続ノードに向かって流れる電流をＩ２とし、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４の抵抗値をそれぞれＲ１、Ｒ２、Ｒ３、Ｒ４とする。
【００２２】
そして、トランジスタＱ１のベース電流とトランジスタＱ２のベースを無視すると、閾値ＶＳ、電流Ｉ１、電流Ｉ２をそれぞれ下記に示す（１）式〜（３）式で表すことができる。
【００２３】
【数１】
2004309164.tif 000003
【００２４】
（１）式〜（３）式により、閾値ＶＳは下記に示す（４）式で表すことができる。
【００２５】
【数２】
2004309164.tif 000004
【００２６】
さらに、トランジスタＱ２のベース−エミッタ間電圧ＶＦ１とトランジスタＱ３のベース−エミッタ間電圧ＶＦ２とが等しくなるようにトランジスタＱ２とトランジスタＱ３を同一特性のトランジスタとすると、ＶＦ１＝ＶＦ２＝ＶＦが成り立つ。したがって、上記（４）式は、下記に示す（５）式に変形することができる。
【００２７】
【数３】
2004309164.tif 000005
【００２８】
そして、上記（５）式を絶対温度Ｔで偏微分すると、下記に示す（６）式が得られる。
【００２９】
【数４】
2004309164.tif 000006
【００３０】
（６）式において、右辺の第１項が正の数となり、右辺の第２項が負の数となるので、トランジスタＱ１〜Ｑ３のベース−エミッタ間電圧及び各抵抗値Ｒ１〜Ｒ４の設定により、閾値ＶＳの温度係数∂ＶＳ／∂Ｔを正の任意の値、負の任意の値、零のいずれにでもすることができる。通常は閾値ＶＳの温度係数∂ＶＳ／∂Ｔが零になるように、トランジスタＱ１〜Ｑ３のベース−エミッタ間電圧及び各抵抗値Ｒ１〜Ｒ４を設定する。なお、図１の電圧検出回路に接続される回路が温度特性を有する場合、その温度特性と閾値ＶＳの温度係数∂ＶＳ／∂Ｔとが互いに相殺するようにトランジスタＱ１〜Ｑ３のベース−エミッタ間電圧及び各抵抗値Ｒ１〜Ｒ４を設定してもよい。
【００３１】
続いて、電圧検出を行う差動対トランジスタ（図１におけるトランジスタＱ１及びＱ２）や分圧回路内のダイオード接続されたトランジスタ（図１におけるトランジスタＱ３）にＰＮＰ形トランジスタを用いることが好ましい理由について説明する。低濃度Ｎ型エピタキシャル層にＮＰＮ形トランジスタを形成する場合、図２に示すようにエミッタ層、ベース層、コレクタ層が縦に並ぶ縦型構造となる。一方、低濃度Ｎ型エピタキシャル層にＰＮＰ形トランジスタを形成する場合、図３に示すようにエミッタ層、ベース層、コレクタ層が横に並ぶ横型構造となる。なお、図２及び図３において、Ｂはベース・コンタクト、Ｃはコレクタ・コンタクト、Ｅはエミッタ・コンタクト、Ｎ＋は高濃度Ｎ型拡散層、Ｎ−は低濃度Ｎ型エピタキシャル層、Ｐ＋は高濃度Ｐ型拡散層を示している。
【００３２】
図２のＮＰＮ形トランジスタは、ベース層が高濃度Ｐ型拡散層であるため、ベース層の抵抗成分が小さい。一方、図３のＰＮＰ形トランジスタは、ベース層が低濃度Ｎ型エピタキシャル層であるため、ベース層の抵抗成分が大きい。ベース層の抵抗成分は正の温度特性を有し、ベース−エミッタ間の接合電位は負の温度特性を示すので、ベース層の抵抗成分が大きいＰＮＰ形トランジスタはベース層の抵抗成分が小さいＮＰＮ形トランジスタに比べてベース−エミッタ間電圧の温度による変化が小さくなる。したがって、電圧検出を行う差動対トランジスタ（図１におけるトランジスタＱ１及びＱ２）や分圧回路内のダイオード接続されたトランジスタ（図１におけるトランジスタＱ３）をＮＰＮ形トランジスタにするよりもＰＮＰ形トランジスタにする方が、電圧検出の基準値の温度係数を零にする設定が容易になる。
【００３３】
また、図１の電圧検出回路は通常半導体集積回路装置に搭載される。半導体集積回路装置は成膜工程、リソグラフィ工程、エッチング工程、不純物ドーピング工程等を組み合わせることによって作製されるが、抵抗Ｒ１〜Ｒ４を同一のプロセスによって同時に形成することが望ましい。抵抗Ｒ１〜Ｒ４を同一のプロセスによって同時に形成することで、抵抗値Ｒ１〜Ｒ４が各設計値に対してばらつく場合でも抵抗比（例えばＲ１／Ｒ２）のばらつきは小さくすることができる。これにより、上述した（６）式から明らかなように、閾値ＶＳの温度係数∂ＶＳ／∂Ｔの設定値に対する誤差も小さくすることができる。
【００３４】
なお、図１の電圧検出回路においては入力端子１と抵抗Ｒ１との間にベース−コレクタ間が短絡されたトランジスタＱ３が設けられる構成であったが、入力端子１と抵抗Ｒ１とが直接接続され、ベース−コレクタ間が短絡されたトランジスタＱ３が抵抗Ｒ１と抵抗Ｒ２との間に設けられる構成であっても構わない。また、トランジスタＱ３をカレントミラー回路の基準源として用いてもよい。例えば、トランジスタＱ３と対となってカレントミラー回路を構成するＰＮＰ形トランジスタを定電流源２として用いることができる。
【００３５】
【発明の効果】
本発明によると、必要最低限の素子数で構成できかつ電圧検出の基準値の温度特性を任意に設定することができる電圧検出回路を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る電圧検出回路の一構成例を示す図である。
【図２】ＮＰＮ形トランジスタの構造を模式的に示す断面斜視図である。
【図３】ＰＮＰ形トランジスタの構造を模式的に示す断面斜視図である。
【図４】従来の電圧検出回路の一構成例を示す図である。
【符号の説明】
１  入力端子
２  定電流源
３  出力端子
Ｑ１〜Ｑ３  ＰＮＰ形トランジスタ
Ｑ４〜Ｑ６  ＮＰＮ形トランジスタ
Ｒ１〜Ｒ４  抵抗
【図１】
2004309164.tif 000007
【図２】
2004309164.tif 000008
【図３】
2004309164.tif 000009
【図４】
2004309164.tif 000010