(57)【要約】【課題】出力電流フルスケールにおいても良好な温度特性を得る。【解決手段】電流源トランジスタ（Ｑ１、・・・、Ｑ８）のベース電圧は、ラダー抵抗にＲｂによって基準電圧を等間隔に分圧されており、ＯＰアンプ５は、電流源トランジスタのエミッタ電位差を検出し、差がなくなるようにラダー抵抗の一端を駆動する。このとき、ラダー電流補償回路３は、ＯＰアンプ５の帰還電流を検出し、この電流に応じた電流をラダー抵抗の他の一端に供給する。このように、ラダー抵抗を供給させる電流に応じた電流をラダー抵抗の他の一端から供給することにより、エミッタ電位差を調整するためにラダー抵抗に供給される電流が電流源トランジスタを介してラダー抵抗の一端に接続するベース電圧発生回路２に流れ込む電流を打ち消す。【選択図】        図１
2004260397.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号入力側とアナログ信号出力側との間に抵抗を梯子状に配置した梯子型抵抗方式のデジタルアナログ変換器において、
前記デジタル信号のビット数に応じて前記梯子状に配置された前記抵抗間に設けられ、前記梯子状の抵抗により重み付けされた電流を出力する複数の電流源トランジスタのベース端子間に接続され、所定の基準電圧発生回路から前記電流源トランジスタのベース端子に供給される電圧を分圧するラダー抵抗回路と、
前記ラダー抵抗回路から出力された電流に応じた電流を前記ラダー抵抗回路の他端に入力させる電流補償回路と、
を具備することを特徴とするデジタルアナログ変換器。
【請求項２】
前記電流補償回路は、
前記複数の電流源トランジスタのエミッタ電位差がなくなるように前記ラダー抵抗回路の一端を駆動するフィードバック回路と、
前記フィードバック回路が前記ラダー抵抗回路の一端を駆動する電流に応じた電流を前記ラダー抵抗回路の他端に供給する電流供給回路と、
を含むことを特徴とする請求項１に記載のデジタルアナログ変換器。
【請求項３】
前記電流供給回路は、
前記ラダー抵抗回路より出力される電流と同じ大きさの電流を発生させ、電気ラダー抵抗回路の他端に供給することを特徴とする請求項２に記載のデジタルアナログ変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はデジタルアナログ変換器に関し、特にデジタル信号入力側とアナログ信号出力側との間に抵抗を梯子状に配置した梯子型抵抗方式のデジタルアナログ変換器に関する。
【０００２】
【従来の技術】
デジタル信号をアナログ信号に変換するデジタルアナログ変換器（以下、ＤＡ（ＤＡ；Ｄｉｇｉｔａｌ−Ａｎａｌｏｇ）変換器とする）として、デジタル信号入力側とアナログ信号出力側との間に抵抗を梯子状に配置した梯子型抵抗ＤＡ変換器がある。
【０００３】
従来の梯子型抵抗ＤＡ変換器は、直列に接続する複数の抵抗Ｒと、抵抗Ｒと抵抗Ｒとの接続点に接続する抵抗値が２倍の抵抗２Ｒとから成る梯子状の抵抗回路（以下、Ｒ−２Ｒラダー回路とする）に、デジタル信号のビット数分のスイッチング回路と、このスイッチング回路と抵抗２Ｒとの間に設けられる電流源トランジスタとを具備しており、電流源トランジスタのベースは共通の電圧源に接続している。このような構成のＲ−２Ｒラダー回路により電流出力ＤＡ変換器を設計する際には、エミッタの電位を揃えて抵抗２Ｒに印加される電圧を一定に保つ必要がある。ところが、各トランジスタを流れるコレクタ電流値は２進重み付けされているにも関わらず、各トランジスタのベース電圧は共通であるため、各トランジスタのエミッタの電位を一定にするためには、電流値の比とトランジスタサイズの比を揃えなければならない。具体的には、電流比に合わせてエミッタ面積を大きくしなければならず、例えば、８ビットＤＡ変換器を実現するためには、電流源トランジスタの総面積は、ＬＳＢ用のトランジスタの２５６倍必要になる。この面積は、昨今のアナログ・デジタル混載用途に用いるには適切でないと同時に、レイアウト起因の誤差が発生しやすいという問題がある。
【０００４】
これを解決するため、ベース電圧勾配型Ｒ−２Ｒ方式のＤＡ変換器が提案されている（例えば、特許文献１参照）。ベース電圧勾配型Ｒ−２Ｒ方式のＤＡ変換器では、同一サイズの電流源トランジスタのベース電圧に勾配をつけることによって、各電流源トランジスタのエミッタ電位を揃える。
【０００５】
図３は、ベース電圧勾配型Ｒ−２Ｒ方式のＤＡ変換器の構成図である。図は、８ビットＤＡ変換器構成例を示している。
ベース電圧勾配型Ｒ−２Ｒ方式のＤＡ変換器は、デジタル信号のビット（Ｄ１をＬＳＢ、ＤＤ８をＭＳＢとするＤ１、・・・、Ｄ８）に対応するスイッチング素子（Ｓ１、・・・、Ｓ８）と、電流源トランジスタ（Ｑ１、・・・、Ｑ８）、およびＲ−２Ｒラダー回路とを具備する従来のＲ−２Ｒ方式のＤＡ変換器に、電圧比較回路ＣＰと、電流源トランジスタ（Ｑ１、・・・、Ｑ８）のベース間に設けられたラダー抵抗（ｒ１、・・・、ｒ７）とが付加されている。なお、電流源トランジスタ（Ｑ１、・・・、Ｑ８）は、すべて同一サイズのトランジスタを使用する。
【０００６】
ＣＰは、トランジスタＱ１１からＱ１４およびＣＲから構成され、電流源トランジスタＱ１のエミッタ電圧が電流源トランジスタＱ８のエミッタ電圧と等しくなるように、ラダー抵抗ｒ７からｒ１が直列に接続するラダー抵抗回路に帰還をかける。さらに、ラダー抵抗（ｒ１、・・・、ｒ７）は、電流源トランジスタＱ１のベース端子と基準電圧Ｅｓを等間隔に分圧し、分圧出力により電流源トランジスタＱ８から電流源トランジスタＱ１のベース端子を駆動する。
【０００７】
このように、ＣＰによる帰還と、ラダー抵抗（ｒ１、・・・、ｒ７）の分圧出力で同一サイズ電流源トランジスタ（Ｑ１、・・・、Ｑ８）のベース端子を駆動することを併用すると、電流源トランジスタＱ８〜Ｑ１のエミッタの電位を揃えて、電流源トランジスタＱ８〜Ｑ１のエミッタに接続する抵抗２Ｒに印加される電圧を一定に保つことができる。その結果、Ｒ−２Ｒラダー回路の抵抗２Ｒに印加される電圧が揃い、電流源トランジスタからは所望の２進重みを持つ電流が出力される。
【０００８】
【特許文献１】
米国特許第５，２３１，３９６号明細書（第３頁、図１）
【０００９】
【発明が解決しようとする課題】
しかし、従来のベース電圧勾配型Ｒ−２Ｒ方式のＤＡ変換器には、出力電流フルスケールの温度特性が劣化するという問題がある。
【００１０】
図３に示したベース電圧勾配型Ｒ−２Ｒ方式のＤＡ変換器を実際に用いる場合には、基準電圧Ｅｓを発生させる回路の特性にも注意が必要である。
図４は、典型的なベース電圧発生回路を持つベース電圧勾配型Ｒ−２Ｒ方式のＤＡ変換器の構成図である。図４の例では、ＣＰは、帰還用ＯＰアンプ５に置き換えられている。ＯＰアンプ５の正入力にはトランジスタＱ８のエミッタ電位、負入力にはトランジスタＱ１のエミッタ電位と同じになるトランジスタＱ０のエミッタ電位が接続し、これらを比較して差がある場合には、Ｑ１のエミッタ電位とＱ８のエミッタ電位に等しくなるようにラダー抵抗Ｒｂに帰還をかける。なお、ラダー抵抗Ｒｂは、図３のｒ１、ｒ２、・・・、ｒ７に相当する。ＤＡ変換器の出力電流フルスケールは基準電流Ｉｒｅｆにて与えられ、重み付け電流源の出力値は、Ｉｒｅｆに対する比で定義される。
【００１１】
ここで、ＯＰアンプ５からのフィードバックにより、ベース電圧発生回路２に、電流源トランジスタＱ８からＱ１のベース電圧を勾配させるためラダー抵抗回路に流れる電流（以下、ラダー電流とする）Ｉｂｂが流入する。その電流値は、次式で与えられる。
【００１２】
【数１】
Ｉｂｂ＝ｋＴ／ｑ  ＊  ｌｎ（２）／Ｒｂ                    ・・・（１）
ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑは素電荷である。Ｒｂは、ラダー抵抗１段分である。
【００１３】
式（１）より、ラダー電流Ｉｂｂは、絶対温度Ｔに比例することがわかる。このため、ベース電圧発生回路２のベース電圧駆動トランジスタＱ２０には、絶対温度Ｔに比例したＩｃが流入する。ベース電圧駆動トランジスタＱ２０のベース電流Ｉｂ（Ｑ２０）は、Ｉｃ（Ｑ２０）に比例、すなわち、
【００１４】
【数２】
Ｉｂ（Ｑ２０）＝Ｉｃ（Ｑ２０）／Ｈｆｅ                      ・・・（２）
という関係があるので、Ｉｂ（Ｑ２０）にも絶対温度Ｔに比例した電流成分が生じる。Ｉｂ（Ｑ２０）は、そのまま基準電流Ｉｒｅｆに重畳して誤差となるため、ＤＡ変換器の出力電流フルスケールの温度特性が劣化する。なお、ここでは、Ｉｂｂ＝０の状態でも流れるベース電流Ｉｂ（Ｑ２０）は、十分に公知な方法で補償されるものとして、考慮していない。
【００１５】
この対策として、ベース電圧発生回路２にバッファを挿入することも考えられるが、新たに高精度のＯＰアンプが必要になり、回路規模が増大するため、現実的でない。
【００１６】
本発明はこのような点に鑑みてなされたものであり、出力電流フルスケールにおいても良好な温度特性を得ることができるＤＡ変換器を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明では上記課題を解決するために、デジタル信号入力側とアナログ信号出力側との間に抵抗を梯子状に配置した梯子型抵抗方式のデジタルアナログ変換器において、前記デジタル信号のビット数に応じて前記梯子状に配置された前記抵抗間に設けられ、前記梯子状の抵抗により重み付けされた電流を出力する複数の電流源トランジスタのベース端子間に接続され、所定の基準電圧発生回路から前記電流源トランジスタのベース端子に供給される電圧を分圧するラダー抵抗回路と、前記ラダー抵抗回路から出力された電流に応じた電流を前記ラダー抵抗回路の他端に入力させる電流補償回路と、を具備することを特徴とするデジタルアナログ変換器、が提供される。
【００１８】
このようなデジタルアナログ変換器では、抵抗Ｒと抵抗値がその２倍の抵抗２Ｒとで構成される梯子状の抵抗回路に、デジタル信号のビット数分設けられた電流源トランジスタが配置されている。ビット数分設けられた複数の電流源トランジスタは、ベース端子間がラダー抵抗を介して接続しており、さらに、その一端は基準電圧発生回路に接続している。電流源トランジスタのベース電圧は、ラダー抵抗が直列に接続するラダー抵抗回路によって基準電圧を等間隔に分圧されている。このとき、電流補償回路は、ラダー抵抗回路から出力された電流を検出し、この電流に応じた電流をラダー抵抗回路の他端に入力させる。このように、エミッタ電位差を調整するために供給される電流がラダー抵抗回路から出力されてラダー抵抗回路の一端に接続する基準電圧発生回路に流れ込むことを防止するため、ラダー抵抗回路から出力された電流に応じた電流をラダー抵抗回路の他端から入力させて基準電圧発生回路に流れ込む電流を打ち消す。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の実施の形態のＤＡ変換器の回路構成図である。図１は、８ビットのＤＡ変換器を示している。
【００２０】
本発明の実施の形態のＤＡ変換器は、ベース電圧勾配型Ｒ−２Ｒ方式ＤＡ変換器（以下、ＤＡ変換器とする）１と、ＤＡ変換器１の電流源トランジスタにベース電圧を供給するベース電圧発生回路２と、ＤＡ変換器１の電流源トランジスタのエミッタ電位を同一にするようにフィードバックをかけるＯＰアンプ５、フィードバックにより発生するラダー電流がベース電圧発生回路２に流入するのを防止するラダー電流補償回路３と、を具備する。
【００２１】
ＤＡ変換器１は、抵抗Ｒと抵抗Ｒの２倍の抵抗値を有する抵抗２Ｒとから成るＲ−２Ｒラダー回路に、デジタル信号のビット数（図の例では８ビット）に応じたスイッチ（Ｓ１、・・・、Ｓ８）と、電流源トランジスタ（Ｑ１、・・・、Ｑ８）が設けられている。ここで、スイッチＳ１と電流源トランジスタＱ１は、デジタル信号のＬＳＢに対応し、スイッチＳ８と電流源トランジスタＱ８はＭＳＢに対応する。また、電流源トランジスタ（Ｑ１、・・・、Ｑ８）のベース端子は、ベース電圧発生回路２に接続するとともに、各トランジスタのベース間には、ラダー抵抗Ｒｂが挿入されている。ラダー抵抗Ｒｂが直列に連結するラダー抵抗回路は、電流源トランジスタＱ１のベース端子と、基準電圧Ｅｓを等間隔に分圧し、分圧出力により、電流源トランジスタ（Ｑ８、・・・、Ｑ１）のベース端子を駆動する。なお、電流源トランジスタ（Ｑ８、・・・、Ｑ１）のエミッタ面積は同一である。
【００２２】
ベース電圧発生回路２は、基準電流（Ｉｒｅｆ）を発生させる電流源、ベース電圧発生を駆動させるベース電圧駆動トランジスタＱ２０と、ベース電圧駆動トランジスタＱ２０とともにウィルソンカレントミラーを構成するトランジスタＱ２１、Ｑ２２と、トランジスタＱ２１、Ｑ２２のエミッタに接続する抵抗２Ｒと、を具備する。
【００２３】
ラダー電流補償回路３は、ＯＰアンプ５の出力端子と、ベース電圧発生回路２の出力端子と電流源トランジスタ（Ｑ８、・・・、Ｑ１）のベース端子の間に接続する。すなわち、ラダー抵抗が直列に連結して構成されるラダー抵抗回路において、ＯＰアンプ５と接続する側の一端と、ベース電圧発生回路２と接続する側の他端とに接続する。そして、ラダー抵抗回路から出力される電流と同じ大きさの電流信号をラダー抵抗回路の他端に注入する。ここで、他端とは、ＯＰアンプ５が接続されるラダー抵抗回路の一端とは逆の一端を指す。
【００２４】
このような構成のＤＡ変換器の動作について説明する。ＤＡ変換器１は、デジタル信号値に応じて、スイッチ（Ｓ８、・・・、Ｓ１）がオン／オフし、デジタル信号値に応じて重み付けされた各電流源トランジスタ（Ｑ８、・・・、Ｑ１）に流れる電流がオン／オフされることにより、デジタル信号値に応じたアナログ電流値を得ることができる。ここで、電流源トランジスタ（Ｑ１、・・・、Ｑ８）のエミッタ電位を同じにするため、電流源トランジスタ（Ｑ１、・・・、Ｑ８）間に挿入されるラダー抵抗Ｒｂにより各トランジスタのベース電圧を等間隔に降下させる。さらに、ＯＰアンプ５は、特定の２つの電流源トランジスタ（例えば、トランジスタＱ１とトランジスタ）のエミッタ電位差を監視し、電位差がある場合には、電位が同じになるように帰還をかける。この結果、Ｒ−２Ｒラダー回路の２Ｒに印加される電圧がそろい、同じ大きさの電流源を用いた電流源トランジスタから、所望の２進重みを持つ電流が出力される。このとき、エミッタ電位を揃えるため、ＯＰアンプ５からラダー抵抗回路にフィードバックされるラダー電流は、ベース電圧発生回路２にも流入する。この流れ込みを防止するため、ラダー電流補償回路３は、ラダー電流を検出し、ラダー電流に応じた電流をラダー抵抗回路の他端に注入する。
【００２５】
このように、ベース電圧発生回路２に接続する電流源トランジスタ（Ｑ１、・・・、Ｑ８）のベース端子間に直列に配置されるラダー抵抗回路の一端にかかるラダー電流に応じた電流をラダー抵抗回路の他の一端から注入することにより、ベース電圧発生回路２に流れ込むラダー電流を打ち消すことができるようになる。この結果、ラダー電流がベース電圧発生回路２に流れ込むことに起因する入力基準電流の誤差を打ち消すことができる。
【００２６】
ここで、ラダー電流補償回路について説明する。図２は、本発明の実施の形態のＤＡ変換器におけるラダー電流補償回路である。図１と同じものには同じ番号を付し、説明は省略する。
【００２７】
ラダー電流補償回路３は、バイアス電流Ｉｂｉａｓを供給する電流源６と同じ電流を流す電流源トランジスタＱ３１とＲ３１、カレントミラーを構成する電流源トランジスタＱ３２、Ｒ３２と電流源トランジスタＱ３３、Ｒ３３、およびレベルシフトダイオードＤ３０で構成される。また、フィードバック回路４は、帰還用ＯＰアンプ４０、エミッタフォロワＱ４１、およびエミッタフォロワＱ４１の電流源トランジスタＱ４２、Ｒ４２で構成される。ＤＡ変換器１のラダー抵抗回路の一端は、出力エミッタフォロワＱ４１のエミッタに接続し、他端はレベルシフトダイオードＤ３０の出力端子に接続する。
【００２８】
バイアス電流Ｉｂｉａｓと同じ大きさの電流は、カレントミラーを構成する電流源トランジスタＱ３１、Ｒ３１および電流源トランジスタＱ４２、Ｒ４２にも流れる。また、電流源トランジスタＱ３１、Ｒ３１に流れる電流と同じ大きさの電流も、同様にカレントミラーを構成するＱ３２、Ｒ３２およびＱ３３、Ｒ３３にも流れる。すなわち、電流源トランジスタＱ３１、Ｑ３２、Ｑ３３、Ｑ４２には、バイアス電流Ｉｂｉａｓと同じ大きさのエミッタ電流が流れる。
【００２９】
一方、帰還用ＯＰアンプ４０の出力エミッタフォロワＱ４１用の電流源トランジスタＱ４２と抵抗Ｒ４２は、バイアス電流Ｉｂｉａｓと同じ大きさの電流を出力するが、ラダー電流Ｉｂｂが流入するので、出力エミッタフォロワＱ４１のコレクタ電流は、Ｉｂｉａｓ−Ｉｂｂとなる。
【００３０】
ここで、電流源トランジスタＱ３３、Ｒ３３により高電位側から出力エミッタフォロワＱ４１のコレクタにバイアス電流Ｉｂｉａｓと同じ大きさの電流を注入すると、ラダー電流Ｉｂｂと同じ大きさの電流があまる。これを、レベルシフトダイオードＤ３０を介してラダー抵抗の他端に注入する。
【００３１】
ラダー抵抗Ｒｂに流すべき電流は、式（１）によって決まるものであり、可制御ではない。しかしながら、図２に示すようなラダー電流補償回路によって、常に必要な電流がラダー抵抗回路の他端に注入されるため、ＤＡ変換器用ベース電圧発生回路には、式（１）で決まるラダー電流が流入せず、ベース電圧駆動トランジスタＱ２０のベース電流にラダー電流Ｉｂｂに起因する基準電流誤差は発生しない。
【００３２】
なお、バイアス電流Ｉｂｉａｓは、使用温度範囲においてラダー電流Ｉｂｂより大きくなるように設定すればよい。例えば、バンドギャップ回路等により発生できるＰＴＡＴ電流（絶対温度に比例した電流）を用いれば、本質的にＰＴＡＴ電流であるラダー電流Ｉｂｂとの整合性が良くなり、設計マージンを増加させることができる。
【００３３】
【発明の効果】
以上説明したように本発明では、ベース電圧勾配型Ｒ−２Ｒ方式のＤＡ変換器において、電流源トランジスタのエミッタ電位を揃えるためにベース電圧を分圧させるラダー抵抗回路に流れる電流（ラダー電流）を検出し、この電流を打ち消すようにラダー抵抗回路の他端に電流を供給する。これにより、フルスケール電流値に相当する基準電流を発生させる基準電圧発生回路に流入するラダー電流を打ち消し、ラダー電流に起因して発生する入力基準電流の誤差を打ち消すことができる。この誤差は、絶対温度に比例した電流成分であるため、この誤差を打ち消すことにより、出力フルスケールの温度特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のＤＡ変換器の回路構成図である。
【図２】本発明の実施の形態のＤＡ変換器におけるラダー電流補償回路である。
【図３】ベース電圧勾配型Ｒ−２Ｒ方式のＤＡ変換器の構成図である。
【図４】典型的なベース電圧発生回路を持つベース電圧勾配型Ｒ−２Ｒ方式のＤＡ変換器の構成図である。
【符号の説明】
１・・・ベース電位勾配型Ｒ−２Ｒ方式ＤＡ変換器、２・・・ベース電圧発生回路、３・・・ラダー電流補償回路、  ４・・・フィードバック回路、  Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８・・・電流源トランジスタ、  Ｒｂ・・・ラダー抵抗
【図１】
2004260397.tif 000003
【図２】
2004260397.tif 000004
【図３】
2004260397.tif 000005
【図４】
2004260397.tif 000006