(57)【要約】【課題】汎用の表示制御回路を用いた場合に消費電力を削減することができ、また座標入力装置を重ね合わせて使用した場合に当該座標入力装置へのノイズの影響を防止することができる表示装置を提供する。【解決手段】ＳＴＡＴＥ０およびＳＴＡＴＥ１の期間Ｔ３０は、ソースクロック送出信号ＣＬＫＯＮを「０（非アクティブ）」として、ソースクロックＳＣＫの電位を固定し、不要なソースクロックＳＣＫを送出しないようにする。ＳＴＡＴＥ２、ＳＴＡＴＥ３およびＳＴＡＴＥ４の期間Ｔ３１は、ソースクロック送出信号ＣＬＫＯＮを「１（アクティブ）」として、表示データを転送するためにソースクロックＳＣＫを送出する。【選択図】      図３
2004163537.tif 000002
【特許請求の範囲】
【請求項１】
表示制御回路から出力される制御信号に基づいて画像を表示する表示装置であって、
複数本の水平表示ラインで表示領域が構成され、各水平表示ラインは複数の絵素で構成される表示手段と、
予め定める水平走査期間ごとに順次水平表示ラインを走査し、走査された水平表示ラインを構成する絵素に、表示データに基づく電圧を印加する駆動手段と、
前記水平走査期間を規定する水平同期信号、表示データ、表示データの送出期間を規定する表示データ有効信号およびクロック信号を含む制御信号を前記表示制御回路から受信し、前記制御信号に基づいて、前記駆動手段を制御する複数の信号を含む駆動制御信号を送出する制御手段とを備え、
前記制御手段は、受信した前記表示データ有効信号に基づいて、表示データの送出期間が終了したことを検出すると、前記駆動制御信号のうち、比較的高い周波数の信号の電位を固定し、受信した前記水平同期信号に基づいて、水平走査期間が開始したことを検出すると、前記信号の電位固定を解除することを特徴とする表示装置。
【請求項２】
表示制御回路から出力される制御信号に基づいて画像を表示する表示装置であって、
複数本の水平表示ラインで表示領域が構成され、各水平表示ラインは複数の絵素で構成される表示手段と、
予め定める水平走査期間ごとに順次水平表示ラインを走査し、走査された水平表示ラインを構成する絵素に、表示データに基づく電圧を印加する駆動手段と、
前記水平走査期間を規定する水平同期信号、表示データ、表示データの送出期間を規定する表示データ有効信号およびクロック信号を含む制御信号を前記表示制御回路から受信し、前記制御信号に基づいて、所定の周波数を有し、前記駆動手段の電圧印加動作を制御する印加制御信号および表示データを前記駆動手段に送出する制御手段とを備え、
前記制御手段は、受信した前記表示データ有効信号に基づいて、表示データの送出期間が終了したことを検出すると、前記印加制御信号の電位を固定し、受信した前記水平同期信号に基づいて、水平走査期間が開始したことを検出すると、前記印加制御信号の電位固定を解除することを特徴とする表示装置。
【請求項３】
表示制御回路から出力される制御信号に基づいて画像を表示する表示装置であって、
複数本の水平表示ラインで表示領域が構成され、各水平表示ラインは複数の絵素で構成される表示手段と、
予め定める水平走査期間ごとに順次水平表示ラインを走査し、走査された水平表示ラインを構成する絵素に、表示データに基づく電圧を印加する駆動手段と、
前記水平走査期間を規定する水平同期信号、表示データおよびクロック信号を含む制御信号を前記表示制御回路から受信し、前記制御信号に基づいて、所定の周波数を有し、前記駆動手段の電圧印加動作を制御する印加制御信号および表示データを前記駆動手段に送出する制御手段とを備え、
前記制御手段は、予め定められた表示データ送出期間に表示データを受信し、前記表示データ送出期間に基づいて、表示データの送出期間が終了したことを検出すると、前記印加制御信号の電位を固定し、受信した前記水平同期信号に基づいて、水平走査期間が開始したことを検出すると、前記印加制御信号の電位固定を解除することを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パーソナルコンピュータと接続されたり、携帯型情報処理装置などに搭載され、画像を表示する表示装置に関し、特に人間の指や、尖端を有するペン型指示手段を用いて入力された座標を検出する座標入力装置を重ねて一体化することでタッチパネルを構成する表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置やＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）などの表示装置は、水平走査と垂直走査の組み合わせにより画像の表示を行っている。これらの走査を行うために表示制御回路から出力される制御信号として、１水平走査期間の中で水平走査の開始を示すための水平同期信号と、１垂直走査期間の開始を示すための垂直同期信号があり、この２つの同期信号で同期を取ることにより左右方向および上下方向の同じ位置に画像を表示することができる。
【０００３】
図８は、前記表示制御回路から出力される各信号のタイミングチャートである。図８（ａ）の表示クロックＤＣＬＫ４０は、１画素分の表示データを表示装置に転送するための時間を１周期とする信号で、表示装置の画面表示サイズがＱＶＧＡ（Ｑｕａｒｔｅｒ  Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）サイズ（３２０×２４０）の場合は６ＭＨｚ近辺、ＶＧＡ（Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）サイズ（６４０×４８０）の場合は２５ＭＨｚ近辺の周波数を有し、表示制御回路から表示装置に対して常に出力される。
【０００４】
図８（ｂ）の水平同期信号ＨＳＹＮＣは、１水平走査期間の中で水平走査の開始を示すための信号で、表示装置は、ＨＳＹＮＣが入力されると水平走査を走査開始位置に戻す。これにより、どのラインの表示データも同じ位置に表示することができる。なお、図では水平同期信号ＨＳＹＮＣは、アクティブＬＯＷ信号である。
【０００５】
図８（ｄ）の表示データ信号ＬＤＡＴＡは、各画素の階調レベルなどを示すデータ信号で、表示クロックＤＣＬＫに同期し、１周期に１画素分のデータが表示装置に転送される。
【０００６】
図８（ｃ）の表示データ有効信号ＤＥＮは、表示装置に表示データＬＤＡＴＡが有効であることを示す信号で、表示データ有効信号ＤＥＮがＨＩＧＨレベルである時に、表示データＬＤＡＴＡが表示装置に取り込まれる。
【０００７】
水平同期信号ＨＳＹＮＣがＬＯＷレベルに立ち下がってから次の立ち下がりまでの期間は、水平走査期間Ｔ４０であり、１水平ラインの走査に必要な期間である。また、水平走査期間Ｔ４０は、表示データ有効信号ＤＥＮがＨＩＧＨレベルに立ち上がってから次の立ち上がりまでの期間でもあり、表示データ期間Ｔ４１、フロントポーチＴ４２、水平同期信号期間Ｔ４３、バックポーチＴ４４からなる。表示データ期間Ｔ４１は、表示装置の水平方向の表示サイズにより決定され、たとえばＱＶＧＡ表示の場合は、表示クロックで３２０クロック分の期間となる。フロントポーチＴ４２およびバックポーチＴ４４は、非表示領域の大きさや走査線の帰線期間など表示装置の特性により決定される期間である。
【０００８】
したがって、汎用性を備える表示制御回路は、表示データ期間Ｔ４１、フロントポーチＴ４２、水平同期信号期間Ｔ４３およびバックポーチＴ４４を、接続される表示装置に応じて自由に設定できるように構成されている。
【０００９】
ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｃｅ）などの携帯型情報処理装置には、小型化を実現するために入力用のキーを排除し、表示画面に人間の指や尖端部を有するペン型指示手段を接触させることで文字やコマンドを入力することができるペン入力型タッチパネルが採用されている。ペン入力型タッチパネルには、抵抗膜型や静電誘導型などの種類があり、表示装置の表面に、座標入力装置を重ねて構成される。抵抗膜型の場合、座標入力装置は、透光性および導電性を有する膜間に絶縁性のスペーサを挟持し、ペンによって膜が押圧されたときの抵抗値を検出して座標を検出する。静電誘導型の場合、格子状に配置された送受信の電極を有し、垂直方向に伸びる送信電極に交流信号を印加し、交点の静電容量に応じた水平方向に伸びる受信電極の出力信号を検出する。出力信号の強度は、送受信電極の交点部分の静電容量に比例するので、この交点に接地した導電物体（たとえば人間の指）が接近すると、交点部分の静電容量が変化し、出力信号の強度が変化する。出力信号の強度が変化した受信電極と、そのときに信号を印加した送信電極とから導電物体が接近した位置の座標を検出する。
【００１０】
ペン入力型タッチパネルを構成する表示装置の制御を、図７に示した各信号によって行う場合、常に動作する表示クロックＤＣＬＫが、表示装置に重ねられた座標入力装置にノイズを発生させ、座標検出精度を低下させるという問題がある。また、表示クロックＤＣＬＫは、不要な期間であっても常に送出されているので、無駄な電力消費が行われている。
【００１１】
この問題を解決する従来技術として特許文献１記載の座標入力装置が開示されている。なお、特許文献１における座標入力装置は、表示制御回路および表示装置を含んだ構成となっている。この座標入力装置では、制御手段（表示制御回路）が、１水平表示ライン分の表示データを送出した後から、次の水平走査期間が開始されるまでの期間で表示クロックの電位を固定し、座標入力手段に検出動作の開始を指示して検出動作を行わせている。これにより、座標入力手段の検出動作時に発生する表示クロック起源のノイズを抑制し、座標検出精度を向上させている。
【００１２】
【特許文献１】
特許第３１８４７５７号公報
【００１３】
【発明が解決しようとする課題】
汎用の表示制御回路は、前述のように汎用性を持たせるために、表示データ期間、フロントポーチ、水平同期信号期間、バックポーチなどを自由に設定できるように構成されているが、表示クロックの電位固定を行う機能は備えられていない。したがって、特許文献１記載の座標入力装置には、表示クロック信号の電位を固定することができる専用の表示制御回路が必要であり、汎用の表示制御回路を用いても効果を得ることができない。また、電位固定の期間を予め定める必要があり、表示装置の仕様が決定していなければ、電位固定の期間を定めることが困難である。
【００１４】
本発明は、汎用の表示制御回路を用いた場合に消費電力を削減することができ、また座標入力装置を重ね合わせて使用した場合に当該座標入力装置へのノイズの影響を防止することができる表示装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明は、表示制御回路から出力される制御信号に基づいて画像を表示する表示装置であって、
複数本の水平表示ラインで表示領域が構成され、各水平表示ラインは複数の絵素で構成される表示手段と、
予め定める水平走査期間ごとに順次水平表示ラインを走査し、走査された水平表示ラインを構成する絵素に、表示データに基づく電圧を印加する駆動手段と、
前記水平走査期間を規定する水平同期信号、表示データ、表示データの送出期間を規定する表示データ有効信号およびクロック信号を含む制御信号を前記表示制御回路から受信し、前記制御信号に基づいて、前記駆動手段を制御する複数の信号を含む駆動制御信号を送出する制御手段とを備え、
前記制御手段は、受信した前記表示データ有効信号に基づいて、表示データの送出期間が終了したことを検出すると、前記駆動制御信号のうち、比較的高い周波数の信号の電位を固定し、受信した前記水平同期信号に基づいて、水平走査期間が開始したことを検出すると、前記信号の電位固定を解除することを特徴とする表示装置である。
【００１６】
本発明に従えば、制御手段が、水平走査期間を規定する水平同期信号、表示データ、表示データの送出期間を規定する表示データ有効信号およびクロック信号を含む制御信号を外部の表示制御回路から受信し、制御信号に基づいて、記駆動手段を制御する複数の信号を含む駆動制御信号を駆動手段に送出する。
【００１７】
駆動手段は、水平走査期間ごとに順次水平表示ラインを走査し、走査された水平表示ラインを構成する絵素に、制御手段から送出された表示データに基づく電圧を印加する。なお、絵素に電圧を印加するタイミングなどは、制御手段から送出された駆動制御信号に基づいて決定される。
【００１８】
表示手段は、駆動手段によって水平表示ラインの絵素に電圧が印加されると、複数本の水平表示ラインで構成された表示領域に、表示データに応じた画像を表示する。
【００１９】
制御手段は、駆動制御信号のうち、比較的高い周波数の信号については、常に所定の周波数に従って電位を変動させるのではなく、受信した表示データ有効信号に基づいて、表示データの送出期間が終了したことを検出すると、信号の電位を固定し、受信した水平同期信号に基づいて、水平走査期間が開始したことを検出すると、信号の電位固定を解除する。電位を固定するレベルについては、ＨＩＧＨレベルおよびＬＯＷレベルのいずれであってもよい。なお、比較的高い周波数とは、水平同期信号の周波数以上で、クロック信号の周波数以下の周波数である。
【００２０】
これにより、比較的高い周波数の信号について、電位が固定されている期間を設けることで、電位変動による電力損失を抑制して表示装置の消費電力を削減し、表示装置がバッテリを電源として動作している場合には動作時間を伸ばすことができる。また、表示手段に座標入力装置を重ね、表示装置をタッチパネルに用いた場合、印加制御信号の電位が固定されている期間に座標検出すれば、印加制御信号によるノイズの発生を抑制し、座標検出精度を向上させることができる。
【００２１】
また本発明は、表示制御回路から出力される制御信号に基づいて画像を表示する表示装置であって、
複数本の水平表示ラインで表示領域が構成され、各水平表示ラインは複数の絵素で構成される表示手段と、
予め定める水平走査期間ごとに順次水平表示ラインを走査し、走査された水平表示ラインを構成する絵素に、表示データに基づく電圧を印加する駆動手段と、
前記水平走査期間を規定する水平同期信号、表示データ、表示データの送出期間を規定する表示データ有効信号およびクロック信号を含む制御信号を前記表示制御回路から受信し、前記制御信号に基づいて、所定の周波数を有し、前記駆動手段の電圧印加動作を制御する印加制御信号および表示データを前記駆動手段に送出する制御手段とを備え、
前記制御手段は、受信した前記表示データ有効信号に基づいて、表示データの送出期間が終了したことを検出すると、前記印加制御信号の電位を固定し、受信した前記水平同期信号に基づいて、水平走査期間が開始したことを検出すると、前記印加制御信号の電位固定を解除することを特徴とする表示装置である。
【００２２】
本発明に従えば、制御手段が、水平走査期間を規定する水平同期信号、表示データ、表示データの送出期間を規定する表示データ有効信号およびクロック信号を含む制御信号を外部の表示制御回路から受信し、制御信号に基づいて、駆動手段の電圧印加動作を制御する印加制御信号および表示データを駆動手段に送出する。
【００２３】
駆動手段は、水平走査期間ごとに順次水平表示ラインを走査し、走査された水平表示ラインを構成する絵素に、制御手段から送出された表示データに基づく電圧を印加する。なお、絵素に電圧を印加するタイミングなどは、制御手段から送出された印加制御信号に基づいて決定される。
【００２４】
表示手段は、駆動手段によって水平表示ラインの絵素に電圧が印加されると、複数本の水平表示ラインで構成された表示領域に、表示データに応じた画像を表示する。
【００２５】
制御手段は、印加制御信号を常に所定の周波数に従って電位を変動させるのではなく、受信した表示データ有効信号に基づいて、表示データの送出期間が終了したことを検出すると、印加制御信号の電位を固定し、受信した水平同期信号に基づいて、水平走査期間が開始したことを検出すると、印加制御信号の電位固定を解除する。電位を固定するレベルについては、ＨＩＧＨレベルおよびＬＯＷレベルのいずれであってもよい。
【００２６】
これにより、印加制御信号の電位が固定されている期間を設けることで、電位変動による電力損失を抑制して表示装置の消費電力を削減し、表示装置がバッテリを電源として動作している場合には動作時間を伸ばすことができる。また、表示手段に座標入力装置を重ね、表示装置をタッチパネルに用いた場合、印加制御信号の電位が固定されている期間に座標検出すれば、印加制御信号によるノイズの発生を抑制し、座標検出精度を向上させることができる。
【００２７】
また本発明は、表示制御回路から出力される制御信号に基づいて画像を表示する表示装置であって、
複数本の水平表示ラインで表示領域が構成され、各水平表示ラインは複数の絵素で構成される表示手段と、
予め定める水平走査期間ごとに順次水平表示ラインを走査し、走査された水平表示ラインを構成する絵素に、表示データに基づく電圧を印加する駆動手段と、
前記水平走査期間を規定する水平同期信号、表示データおよびクロック信号を含む制御信号を前記表示制御回路から受信し、前記制御信号に基づいて、所定の周波数を有し、前記駆動手段の電圧印加動作を制御する印加制御信号および表示データを前記駆動手段に送出する制御手段とを備え、
前記制御手段は、予め定められた表示データ送出期間に表示データを受信し、前記表示データ送出期間に基づいて、表示データの送出期間が終了したことを検出すると、前記印加制御信号の電位を固定し、受信した前記水平同期信号に基づいて、水平走査期間が開始したことを検出すると、前記印加制御信号の電位固定を解除することを特徴とする表示装置である。
【００２８】
本発明に従えば、制御手段が、水平走査期間を規定する水平同期信号、表示データおよびクロック信号を含む制御信号を外部の表示制御回路から受信し、制御信号に基づいて、駆動手段の電圧印加動作を制御する印加制御信号および表示データを駆動手段に送出する。なお、表示制御回路が表示データを送出する期間は予め定められており、制御手段は表示データ送出期間に表示データを受信する。
【００２９】
駆動手段は、水平走査期間ごとに順次水平表示ラインを走査し、走査された水平表示ラインを構成する絵素に、制御手段から送出された表示データに基づく電圧を印加する。なお、絵素に電圧を印加するタイミングなどは、制御手段から送出された印加制御信号に基づいて決定される。
【００３０】
表示手段は、駆動手段によって水平表示ラインの絵素に電圧が印加されると、複数本の水平表示ラインで構成された表示領域に、表示データに応じた画像を表示する。
【００３１】
制御手段は、印加制御信号を常に所定の周波数に従って電位を変動させるのではなく、表示データ送出期間に基づいて、表示データの送出期間が終了したことを検出すると、印加制御信号の電位を固定し、受信した水平同期信号に基づいて、水平走査期間が開始したことを検出すると、印加制御信号の電位固定を解除する。電位を固定するレベルについては、ＨＩＧＨレベルおよびＬＯＷレベルのいずれであってもよい。
【００３２】
これにより、印加制御信号の電位が固定されている期間を設けることで、電位変動による電力損失を抑制して表示装置の消費電力を削減し、表示装置がバッテリを電源として動作している場合には動作時間を伸ばすことができる。また、表示手段に座標入力装置を重ね、表示装置をタッチパネルに用いた場合、印加制御信号の電位が固定されている期間に座標検出すれば、印加制御信号によるノイズの発生を抑制し、座標検出精度を向上させることができる。
【００３３】
【発明の実施の形態】
図１は、本発明の実施の一形態である表示装置１を含む表示システム１００の構成を示す簡略図である。表示システム１００は、表示装置１、表示制御回路２および表示メモリ３を有する。表示制御回路２および表示メモリ３は、これらのみで使用されることはなく、パーソナルコンピュータ（ＰＣ）、ＰＤＡおよび携帯電話機などに搭載される。表示制御回路２および表示メモリ３がＰＣに搭載される場合は、表示装置１とＰＣとが専用のインターフェイスを用いて接続され、表示制御回路２から表示装置１に複数の制御信号が出力される。ＰＤＡや携帯電話機に搭載される場合は、表示装置１、表示制御回路２および表示メモリ３が一体的に構成され、表示制御回路２と表示装置１とはデータバスによって接続される。
【００３４】
表示メモリ３に記憶される画像データに基づいて、表示制御回路２は、水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、表示データ有効信号ＤＥＮ、表示データＬＤＡＴＡおよび表示クロック信号ＤＣＬＫからなる制御信号群１５を表示装置１に送出する。表示装置１は、受信した制御信号群１５に基づいて画像を表示する。
【００３５】
本実施形態において、表示装置１は液晶表示装置で実現され、タイミング制御回路１１、行電極ドライバ１２、列電極ドライバ１３および液晶表示パネル１４から構成される。表示システム１００がＰＤＡなどの携帯型情報処理装置に搭載される場合、液晶表示パネル１４の表面に座標入力装置を重ね、ペン入力型タッチパネルを構成してもよい。
【００３６】
タイミング制御回路１１は、表示制御回路２と接続され、制御信号群１５を受信する制御手段である。制御信号を受けたタイミング制御回路１１は、駆動手段である列電極ドライバ１３に対し、赤表示データＲ、緑表示データＧ、青表示データＢを合わせた表示データＲＧＢと、列電極ドライバ１３に入力された表示データＲＧＢを列方向に順次シフトするためのソースクロック（印加制御信号）ＳＣＫおよび他のパネル制御信号とからなる駆動制御信号を生成し、列電極ドライバ１３に供給する。また、タイミング制御回路１１は、駆動制御信号であるゲートクロックＧＣＫや他のパネル制御信号を生成し、駆動手段である行電極ドライバ１２に供給する。
【００３７】
表示手段である液晶表示パネル１４には、複数の列電極および行電極が設けられており、図示しない電源から供給される所定の電位が、各電極に印加されることによって画像を表示する。列電極と行電極とは直交するように設けられ、列電極と行電極との交差部がそれぞれ絵素を構成する。液晶表示パネル１４がＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）型の表示パネルである場合には、列電極と行電極とが交差する位置の近傍にスイッチング素子が設けられ、スイッチング素子に接続される絵素電極と複数の絵素電極に対向して設けられる共通電極とによって絵素が形成される。
【００３８】
行電極ドライバ１２は、ゲートクロックＧＣＫに基づいて行電極に、垂直方向に順番に電圧を印加することによって走査し、列電極ドライバ１３は、ソースクロックＳＣＬに基づいて各列電極に接続されているラッチ回路に表示データをラッチし、ラッチされた表示データに応じた電圧を印加し、各絵素に表示データに応じた画像を表示させる。
【００３９】
表示制御回路２は、図８に示した制御信号と同様の制御信号群１５を出力する。表示クロックＤＣＬＫ、水平同期信号ＨＳＹＮＣの周波数などは接続する表示装置１に応じて設定される。
【００４０】
図８からわかるように、表示データＬＤＡＴＡを液晶表示パネル１４に転送するのに必要な期間は、表示データ有効信号ＤＥＮがＨＩＧＨレベルである期間と、列電極ドライバ１３および行電極ドライバ１２に必要なその他のパネル制御信号とを生成するための期間だけであって、それ以外の期間で表示クロックＤＣＬＫに応じたパネル制御信号を行電極ドライバ１２および列電極ドライバ１３に供給することは不要である。不要な信号を列電極ドライバ１３や行電極ドライバ１２に供給することにより、無駄に電力を消費したり、座標入力装置などへのノイズの発生源となる。
【００４１】
座標入力装置は、液晶表示パネル１４の表面に重ねて構成される。抵抗膜型の場合は、抵抗膜が押圧されたときの抵抗値を検出する際にノイズの影響を受ける。静電誘導型の場合、導電物体（たとえば人間の指）の接近による受信信号の変化を検出する際にノイズの影響を受ける。特許文献１記載の座標入力装置では、表示制御回路２から出力される表示クロックＤＬＣＫを所定の期間電圧を固定し、この期間中に座標検出を行っている。
【００４２】
タイミング制御回路１１から列電極ドライバ１３に供給されるソースクロックＳＣＫは、表示クロックＤＣＬＫに応じて所定の周波数で常に供給される信号であり、従来では不要な期間であっても供給されている。
【００４３】
そこで、タイミング制御回路１１は、不要期間のソースクロックＳＣＫの電位を固定し、座標入力装置で発生するノイズの抑制および消費電力の低減を行う。
【００４４】
なお、以下の説明では、ソースクロックＳＣＫの電位を固定しているが、これに限らず、タイミング制御回路１１から行電極ドライバ１２および列電極ドライバ１３に送出されるパネル制御信号のうち、所定の周波数以上の信号であれば電位固定の効果は得られる。
【００４５】
図２は、ハードウェア記述言語であるＶＨＤＬ（ＶＨＳＩＣ  Ｈａｒｄｗａｒｅ  ＤｅｓｃｒｉｐｔｉｏｎＬａｎｇｕａｇｅ）を用いて記述したソースクロック生成回路の構成である。ソースクロック生成回路は、ゲートクロック生成回路、表示データ生成回路などとともにタイミング制御回路１１を構成する。
【００４６】
ＶＨＤＬでは、エンティティ（ｅｎｔｉｔｙ）宣言およびアーキテクチャ（ａｒｃｈｉｔｅｃｔｕｒｅ）本体によって回路構成が記述される。エンティティ宣言では、設計する回路ブロックの入力条件（ポート宣言）やビット長などのパラメータ（ジェネリック宣言）を定義する。アーキテクチャ本体では設計する回路ブロックの動作を記述する。なお、ハイフン（−）を２つ続けた後の文字は全てコメントとなり、処理には関係しない。
【００４７】
ソフトウェアのプログラムと同様に、行の左端に記載されている行番号順に動作を行う。第１行目から第３行目までは、ＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌａｎｄ  Ｅｌｅｃｔｒｏｎｉｃ  Ｅｎｇｉｎｅｅｒｓ）のスタンダード・ロジック・ライブラリを使用するための宣言文である。
【００４８】
第５行目から第１３行目までは、ソースクロックＳＣＫを生成するために必要な入力信号と出力信号とを示すエンティティ宣言であり、ＲＥＳＥＴｂ、ＤＣＬＫ、ＨＳＹＮＣｂ、ＤＥＮがそれぞれ入力信号であり、ＳＣＫが出力信号である。各信号の末尾に小文字のｂを添えている信号は、アクティブＬＯＷであることを示している。
【００４９】
第１５行目から第７２行目までが、実際の回路を記述しているアーキテクチャ本体であり、その中で第１６行目から第１９行目までが、この回路の内部で使用する信号を定義している。第１６行目のＳＴＡＴＥが状態を示す変数で、それらの状態は、ＳＴＡＴＥ０、ＳＴＡＴＥ１、ＳＴＡＴＥ２、ＳＴＡＴＥ３、ＳＴＡＴＥ４の４種類の状態を取ることを示している。第１７行目のＩＳ＿ＳＴＡＴＥおよびＮＥ＿ＳＴＡＴＥは現在の状態および次の状態を示す変数を定義している。第１８行目のＨＳＴＡＴＥは、それぞれの状態を示す値を保持する変数を定義している。第１９行目は、ソースクロックＳＣＫの送出／非送出を制御するためのソースクロック送出信号ＣＬＫＯＮを定義している。
【００５０】
第２１行目は、実際の回路記述の始まりであることを宣言している。第２２行目から第２８行目までは、第１６行目で定義したＳＴＡＴＥ変数の振る舞いを示している。第２３行目のｉｆ文の条件により、第７行目で定義したＲＥＳＥＴｂが「０（アクティブ）」のとき、すなわち、この回路を初期化した時のＳＴＡＴＥを、第２４行目によりＳＴＡＴＥ０とする。初期化時以外は、第２５行目と第２６行目により、表示クロックＤＣＬＫが変化、かつ「１（アクティブ）」のとき、すなわち表示クロックＤＣＬＫが立ち上がったときは常に、現在の状態を示す変数ＩＳ＿ＳＴＡＴＥに次の状態を示すＮＥ＿ＳＴＡＴＥを転送する。
【００５１】
第３０行目から第６０行目までが状態遷移を行う順次動作を示している。第３２行目から第３８行目までが、現在ＳＴＡＴＥ０の状態である時の振る舞い、第３９行目から第４１行目までが、現在ＳＴＡＴＥ１である時の振る舞い、第４２行目から第４８行目までが、現在ＳＴＡＴＥ２である時の振る舞い、第４９行目から第５５行目までが、現在ＳＴＡＴＥ３である時の振る舞い、第５６行目から第５８行目までが現在ＳＴＡＴＥ４である時の振る舞いを示している。
【００５２】
第３０行目から第６０行目までの動作について、図３のタイミングチャートを参照して説明する。図３は、タイミング制御回路１１が表示制御回路２から受信する表示クロック信号ＤＣＬＫ（図３（ａ））、水平同期信号ＨＳＹＮＣ（図３（ｂ））、表示データ有効信号ＤＥＮ（図３（ｃ））および表示データＬＤＡＴＡ（図３（ｄ））と、ソースクロックＳＣＫの送出を制御するソースクロック送出信号ＣＬＫＯＮ（図３（ｅ））と、列電極ドライバ１３に出力するソースクロックＳＣＫ（図３（ｆ））、表示データＲＧＢを転送するタイミングを示すソーススタートパルス信号ＳＳＰ（図３（ｇ））および表示データＲＧＢ（図３（ｈ））とに加え、ＳＴＡＴＥの移行（図３（ｉ））およびＨＳＴＡＴＥ変数の変化（図３（ｊ））のタイミングを示している。なお、以下の説明における記号ｔ１，ｔ２，…は、図３のタイミングチャートにおける時刻を示している。
【００５３】
初期化されると、ＳＴＡＴＥは、ＳＴＡＴＥ０の状態（図２  第２４行目）となり、ステートカウンタＨＳＴＡＴＥは、ＳＴＡＴＥ０を示す“０００”（図２第３３行目）となる。ＳＴＡＴＥ０の状態では、水平同期信号ＨＳＹＮＣｂが「０（アクティブ）」であれば、次のＳＴＡＴＥであるＳＴＡＴＥ１に移行する（図２  第３５行目）。水平同期信号ＨＳＹＮＣｂが「０」でなければ、次のＳＴＡＴＥはＳＴＡＴＥ０の状態であり（図２  第３７行目）、その条件に応じて次の表示クロックＤＣＬＫの立ち上がりで次の状態に移行する。
【００５４】
図３では、チャートの最初において、水平同期信号ＨＳＹＮＣｂが「１（非アクティブ）」の期間は、ＳＴＡＴＥがＳＴＡＴＥ０を保持している。水平同期信号ＨＳＹＮＣｂが「０」になると（ｔ１）、次に移行するＳＴＡＴＥとしてＳＴＡＴＥ１が設定される（図２  第３５行目）。
【００５５】
移行が準備された状態で、表示クロックＤＣＬＫの立ち上がりが入力されると、ＳＴＡＴＥ１の状態に移行し（ｔ２）、ステートカウンタＨＳＴＡＴＥは、ＳＴＡＴＥ１を示す“００１”となる（図２  第４０行目）。ＳＴＡＴＥ１の状態では、常に次に移行するＳＴＡＴＥとしてＳＴＡＴＥ２が設定される（図２  ４１行目）。
【００５６】
移行が準備された状態で、表示クロックＤＣＬＫの立ち上がりが入力されるとＳＴＡＴＥ２の状態に移行し（ｔ３）、ステートカウンタＨＳＴＡＴＥは、ＳＴＡＴＥ２を示す“１００”となる（図２  第４３行目）。
【００５７】
ＳＴＡＴＥ２の状態で表示データ有効信号ＤＥＮが「１（アクティブ）」になると（ｔ４）、次に移行するＳＴＡＴＥとしてＳＴＡＴＥ３が設定される（図２第４５行目）。移行が準備された状態で、表示クロックＤＣＬＫの立ち上がりが入力されると、ＳＴＡＴＥ３の状態に移行し（ｔ５）、ステートカウンタＨＳＴＡＴＥは、ＳＴＡＴＥ３を示す“１０１”となる（図２  第５０行目）。
【００５８】
ＳＴＡＴＥ３の状態で表示データ有効信号ＤＥＮが「０（非アクティブ）」になると（ｔ６）、次に移行するＳＴＡＴＥとしてＳＴＡＴＥ４が設定される（図２  第５２行目）。移行が準備された状態で、表示クロックＤＣＬＫの立ち上がりが入力されると、ＳＴＡＴＥ４の状態に移行し（ｔ７）、ステートカウンタＨＳＴＡＴＥは、ＳＴＡＴＥ４を示す“１１０”となる（図２  第５７行目）。
【００５９】
ＳＴＡＴＥ４の状態では、常に次に移行するＳＴＡＴＥとしてＳＴＡＴＥ０が設定される（図２  第５８行目）。移行が準備された状態で、表示クロックＤＣＬＫの立ち上がりが入力されると、ＳＴＡＴＥ０の状態に移行し（ｔ８）、初期化状態となり、ステートカウンタＨＳＴＡＴＥは、ＳＴＡＴＥ０を示す“０００”となる（図２  第３３行目）。
【００６０】
表示データを転送するためにソースクロックＳＣＫを送出する必要があるのは、ＳＴＡＴＥ２、ＳＴＡＴＥ３、ＳＴＡＴＥ４の期間である。したがって、ＳＴＡＴＥ０およびＳＴＡＴＥ１の期間は、ソースクロックＳＣＫの電位を固定し、送出しないようにすればよい。
【００６１】
したがって、ＳＴＡＴＥ０およびＳＴＡＴＥ１の期間Ｔ３０は、ソースクロック送出信号ＣＬＫＯＮを「０（非アクティブ）」とし、ＳＴＡＴＥ２、ＳＴＡＴＥ３およびＳＴＡＴＥ４の期間Ｔ３１は、ソースクロック送出信号ＣＬＫＯＮを「１（アクティブ）」とする。
【００６２】
現在のＳＴＡＴＥの識別は、ステートカウンタＨＳＴＡＴＥの値を用いて行う。たとえば、ステートカウンタＨＳＴＡＴＥの最上位ビットの論理値を、ＳＴＡＴＥ０およびＳＴＡＴＥ１と、ＳＴＡＴＥ２、ＳＴＡＴＥ３およびＳＴＡＴＥ４とで異なるように予め設定しておく。また、この最上位ビットの論理値を用いてソースクロック送出信号ＣＬＫＯＮを生成する。
【００６３】
上記のように、ＳＴＡＴＥ０〜ＳＴＡＴＥ４のステートカウンタＨＳＴＡＴＥは、ＳＴＡＴＥ０が“０００”、ＳＴＡＴＥ１が“００１”、ＳＴＡＴＥ２が“１００”、ＳＴＡＴＥ３が“１０１”、ＳＴＡＴＥ４が“１１０”と設定しているので、ステートカウンタＨＳＴＡＴＥの最上位ビットの論理値が“０”の期間、すなわちＳＴＡＴＥ０およびＳＴＡＴＥ１の期間は、ソースクロック送出信号ＣＬＫＯＮを「０（非アクティブ）」とし、ステートカウンタＨＳＴＡＴＥの最上位ビットの論理値が“１”の期間、すなわちＳＴＡＴＥ２、ＳＴＡＴＥ３およびＳＴＡＴＥ４の期間は、ソースクロック送出信号ＣＬＫＯＮを「１（アクティブ）」とする。なお、ソースクロック送出信号ＣＬＫＯＮの生成は、ハザード（回路素子内での信号遅れによる不要パルス）が発生しないように、表示クロックＤＣＬＫが変化、かつ「０（非アクティブ）」のとき、すなわち表示クロックＤＣＬＫが立ち下がったときに同期させる（図２  第６３行目〜第６８行目）。
【００６４】
最後に、ソースクロック送出信号ＣＬＫＯＮと表示クロックＤＣＬＫとの論理積を取って、ソースクロックＳＣＫを生成する（図２  第７０行目）。したがって、タイミング制御回路１１は、表示データ有効信号ＤＥＮが「０（非アクティブ）」になったことを検出してソースクロックＳＣＫの電位を固定し、水平同期信号ＨＳＹＮＣｂが「０（アクティブ）」になったことを検出してソースクロックＳＣＫの電位固定を解除する。
【００６５】
図４は、ソースクロック生成回路１１０の構成例を示すブロック図である。図５は、ソースクロック生成回路１１０のタイミングチャートである。ソースクロック生成回路１１０は、立下り検出回路１１１，１１２、タイミング調整回路１１３，１１４、セットリセット回路１１５およびスイッチ回路１１６から構成される。立下り検出回路１１１，１１２には、水平同期信号ＨＳＹＮＣおよび表示データ有効信号ＤＥＮが入力される。立下り検出回路１１１は、入力された水平同期信号ＨＳＹＮＣの立下りを検出し、次の立下りを検出するために表示データ有効信号ＤＥＮがＨＩＧＨのときにリセットして信号Ａを出力する。立下り検出回路１１２は、入力された表示データ有効信号の立下りを検出し、次の立下りを検出するために水平同期信号ＨＳＹＮＣがＬＯＷのときにリセットして信号Ｂを出力する。信号Ｂ信号Ａおよび信号Ｂはそれぞれタイミング調整回路１１３，１１４に入力され、タイミング調整されてセットリセット回路１１５に出力される。セットリセット回路１１５は、前述のソースクロック送出信号ＣＬＫＯＮと同様の信号Ｃを出力する。具体的には、信号ＡがＬＯＷになると信号ＣをＨＩＧＨ、信号ＢがＬＯＷになると信号ＣをＬＯＷとして出力する。また、信号Ａおよび信号Ｂが共にＨＩＧＨのときは、信号Ｃは直前の状態を保持する。信号Ａおよび信号Ｂが同時にＬＯＷになることは禁止されており、そのときの信号Ｃの状態は不定となる。スイッチ回路１１６には、表示クロックＤＣＬＫおよび信号Ｃが入力される。スイッチ回路１１６は、信号Ｃが「１」のときに表示クロックＤＣＬＫと同じ周波数でソースクロックＳＣＫを出力し、信号Ｃが「０」のときに電位を固定（ＬＯＷレベル）する。
【００６６】
以上のように、タイミング制御回路１１がソースクロックＳＣＫの電位を固定することで、表示装置１の消費電力を低減することができる。さらに、座標入力装置を重ね合わせて使用する場合、ソースクロックＳＣＫの電位固定期間中に、座標検出を行うことで、汎用の表示制御回路２を用いても、ノイズの影響を無くし、検出精度を向上させることができる。
【００６７】
電位固定の解除は、水平同期信号ＨＳＹＮＣｂが「０（アクティブ）」になったことを検出して行っており、表示データ送出期間は、液晶表示パネルの大きさ、表示解像度に応じて一定であるから、水平走査期間を長くすることで、電位を固定している期間を長くすることができる。
【００６８】
図６は、本発明の他の実施形態である表示装置２０を含む表示システム１０１の構成を示す簡略図である。
【００６９】
表示システム１０１が搭載される態様については、図１に示した表示システム１００と同様である。表示システム１００と異なる構成については以下に説明し、表示システム１００と同様の動作を行う部位については同じ符号を付し、説明は省略する。
【００７０】
表示制御回路２２から出力される制御信号群２３が、水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、表示データＬＤＡＴＡおよび表示クロック信号ＤＣＬＫからなり、表示データ有効信号ＤＥＮが出力されない。この場合、表示データ入力期間、表示データの入力開始のタイミング（表示データ有効信号ＤＥＮの立ち上がりに相当）および入力終了のタイミング（表示データ有効信号ＤＥＮの立ち下がりに相当）が予め設定されている。
【００７１】
タイミング制御回路２１は、予め設定された表示データの入力終了タイミングに基づいてソースクロックＳＣＫの電位を固定し、送出しないようにすればよい。ソースクロックＳＣＫの電位固定の解除は、表示装置１の場合と同様に水平同期信号がアクティブとなるタイミングに基づいて解除する。
【００７２】
表示データの入力期間、入力開始のタイミングおよび入力終了のタイミングについては、たとえば、表示領域が３２０×２４０ドットの場合、入力期間を３２０クロック、入力開始のタイミングを水平同期信号ＨＣＹＮＣが非アクティブになってから４クロック後、入力終了のタイミングは、前記入力期間終了後と設定すればよい。
【００７３】
図７は、ＶＨＤＬを用いて記述した本実施形態のソースクロック生成回路の構成である。本実施形態では、表示制御回路２２から表示データ有効信号ＤＥＮが出力されないので、ソースクロック生成回路の内部信号として仮想的な表示データ有効信号ＤＥＮを生成する。この仮想的な表示データ有効信号ＤＥＮ生成プロセスを、図２に示したソースクロック生成回路における２１行目以下のプロセスの最初に挿入する。
【００７４】
第２３行目〜第３２行目までは、表示クロックカウンタＨＣＯＵＮＴを示している。初期化されてリセット信号ＲＥＳＥＴｂが「０（アクティブ）」であれば、表示クロックカウンタＨＣＯＵＮＴは、“０００００００００”となる。また、表示クロックＤＣＬＫが変化、かつ「１（アクティブ）」のとき、すなわち表示クロックＤＣＬＫが立ち上がったときに、水平同期信号ＨＳＹＮＣｂが「０（アクティブ）」のときは、表示クロックカウンタＨＣＯＵＮＴを“０００００００００”とし、それ以外のときは、表示クロックカウンタＨＣＯＵＮＴを＋１してカウントアップする。
【００７５】
第３４行目〜第４４行目までは、仮想的な表示データ有効信号ＤＥＮを示している。初期化されてリセット信号ＲＥＳＥＴｂが「０（アクティブ）」であれば、表示データ有効信号ＤＥＮは「０（非アクティブ）」となる。また、表示クロックＤＣＬＫが変化、かつ「１（アクティブ）」のとき、すなわち表示クロックＤＣＬＫが立ち上がったときに、表示クロックカウンタＨＣＯＵＮＴが“３”であれば、表示データ有効信号ＤＥＮを「１」とし、表示クロックカウンタＨＣＯＵＮＴが“３２３”であれば、表示データ有効信号ＤＥＮを「０」とする。このように、仮想的な表示データ有効信号ＤＥＮは、水平同期信号ＨＳＹＮＣと表示クロックカウンタＨＣＯＵＮＴとから生成される。第４６行目以下の処理は、図２の第２２行目以下の処理と同様である。
【００７６】
以上のように、ソースクロックＳＣＫの電位を固定することで、汎用の表示制御回路を用いても、表示装置の消費電力を低減することができる。また、重ね合わされて使用される座標入力装置で発生するノイズを防止することができる。
【００７７】
なお、本発明は、カラー液晶表示パネルを用いた表示装置として説明しているが、モノクロ液晶表示パネルや液晶以外の表示パネルであっても、表示制御回路からの制御信号を異なる制御信号に変換するタイミング制御回路を有していれば適用可能である。
【００７８】
【発明の効果】
以上のように本発明によれば、比較的高い周波数の信号、たとえば駆動手段の電圧印加動作を制御する印加制御信号について、電位が固定されている期間を設けることで、電位変動による電力損失を抑制して表示装置の消費電力を削減し、表示装置がバッテリを電源として動作している場合には動作時間を伸ばすことができる。また、表示手段に座標入力装置を重ね、表示装置をタッチパネルに用いた場合、印加制御信号の電位が固定されている期間に座標検出すれば、印加制御信号によるノイズの発生を抑制し、座標検出精度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態である表示装置１を含む表示システム１００の構成を示す簡略図である。
【図２】ハードウェア記述言語であるＶＨＤＬ（ＶＨＳＩＣ  Ｈａｒｄｗａｒｅ  ＤｅｓｃｒｉｐｔｉｏｎＬａｎｇｕａｇｅ）を用いて記述したソースクロック生成回路の構成である。
【図３】各信号のタイミングチャートを示す図である。
【図４】ソースクロック生成回路１１０の構成例を示すブロック図である。
【図５】ソースクロック生成回路１１０のタイミングチャートである。
【図６】本発明の他の実施形態である表示装置２０を含む表示システム１０１の構成を示す簡略図である。
【図７】ハードウェア記述言語であるＶＨＤＬを用いて記述したソースクロック生成回路の他の構成である。
【図８】表示制御回路から出力される各信号のタイミングチャートである。
【符号の説明】
１，２０  表示装置
２，２２  表示制御回路
３  表示メモリ
１１，２１  タイミング制御回路
１２  行電極ドライバ
１３  列電極ドライバ
１４  液晶表示パネル
１５，２３  制御信号群
１００，１０１  表示システム
１１０  ソースクロック生成回路
１１１，１１２  立下り検出回路
１１３，１１４  タイミング回路
１１５  セットリセット回路
１１６  スイッチ回路
【図１】
2004163537.tif 000003
【図２】
2004163537.tif 000004
【図３】
2004163537.tif 000005
【図４】
2004163537.tif 000006
【図５】
2004163537.tif 000007
【図６】
2004163537.tif 000008
【図７】
2004163537.tif 000009
【図８】
2004163537.tif 000010