(57)【要約】【課題】半導体基板上に形成された幅や径が小さくアスペクト比が大きいコンタクトホールに、アルミニウムを含む薄膜を良好に埋め込むことができる半導体装置の製造方法を提供する。【解決手段】表面にコンタクトホール４が形成されたシリコン基板上に、化学蒸着法により、コンタクトホール４を埋めるようにポリシリコン膜１５が形成される（図２（ａ））。次に、エッチバックにより、コンタクトホール４外に存在するポリシリコン膜１５が除去される（図２（ｂ））。続いて、シリコン基板のほぼ全面に、スパッタ法により、アルミニウム原子が堆積されてアルミニウム薄膜１６が形成される（図２（ｃ））。その後、シリコン基板が加熱される。【選択図】        図２
2004260102.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたコンタクトホールを埋めるようにアルミニウムを含む薄膜を形成する半導体装置の製造方法であって、
上記半導体基板の表面に、上記コンタクトホールを埋めるようにシリコンを含む薄膜を形成する工程と、
上記シリコンを含む薄膜のうち上記コンタクトホール外に存在する部分を除去する除去工程と、
この除去工程の後、上記半導体基板の表面に、アルミニウムを含む薄膜を形成するアルミニウム薄膜形成工程と、
このアルミニウムを含む薄膜が形成された上記半導体基板を、アルミニウムに対するシリコンの拡散が生じる温度に加熱する加熱工程を含むことを特徴とする半導体装置の製造方法。
【請求項２】
上記半導体基板は、上記コンタクトホールを含む複数のセルを備えたものであり、
上記アルミニウム薄膜形成工程で上記半導体基板の単位セルあたりに供給されるアルミニウム量に対する上記除去工程後に単位セルあたりの上記シリコンを含む薄膜に含まれているシリコン量の比が、原子比で０．１％以上かつ２％以下であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
上記シリコンを含む薄膜を形成する工程が、化学蒸着法によりポリシリコンの薄膜を形成する工程を含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
上記アルミニウム薄膜形成工程が、スパッタ法によりアルミニウムを含む薄膜を形成する工程を含むことを特徴とする請求項１ないし３のいずれかに記載の半導体装置の製造方法。
【請求項５】
上記加熱工程が、上記半導体基板を３８０℃ないし５７０℃に加熱する工程を含むことを特徴とする請求項１ないし４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳ  ＦＥＴなどの半導体装置の製造方法に関し、特に、シリコン基板等の半導体基板上に形成された微細なコンタクトホールを埋め込むようにアルミニウムを含む薄膜を形成する工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造工程では、シリコン基板上に形成された微細なホール（穴）状またはトレンチ（溝）状のコンタクトホールを埋めるようにアルミニウムからなる電極薄膜が形成される。このような電極薄膜は、シリコン基板上に形成された素子（たとえば、トランジスタ）の取り出し電極をなす。
このような薄膜は、従来、スパッタ法により、シリコン基板上にアルミニウム原子を供給して、コンタクトホールを埋めるようにアルミニウム薄膜を形成することにより形成されていた。アルミニウム薄膜を形成する工程において、コンタクトホールがアルミニウム薄膜で埋められやすいように、シリコン基板が加熱されることもあった。
【０００３】
【発明が解決しようとする課題】
ところが、近年の配線パターンの微細化に伴い、コンタクトホールの幅や径が小さく（たとえば、０．６μｍ以下に）なってきている。一方、コンタクトホールの深さは配線パターンが微細化されてもほとんど変わらないので、コンタクトホールの幅または径に対するコンタクトホールの深さの比（アスペクト比）が、大きく（たとえば、１以上に）なる。
【０００４】
このような幅や径が小さくアスペクト比が大きいコンタクトホールには、上述の方法では、コンタクトホールを良好に埋めるアルミニウム薄膜を形成することができなかった。具体的には、アルミニウム薄膜内でコンタクトホールに対応する部分にボイド（空隙）が形成されるという問題があった。これは、スパッタ法では、幅や径が小さくアスペクト比が大きいコンタクトホールの内部空間が、アルミニウム原子で完全に埋められる前に、コンタクトホールの開口を塞ぐようにアルミニウム薄膜が成長してしまうことによる。
【０００５】
また、成膜時またはその後の工程で、アルミニウム薄膜から、シリコン基板上の拡散領域などへとアルミニウム原子が拡散（アルミスパイク）し、素子のｐｎ接合が破壊されるという問題もあった。
そこで、この発明の目的は、半導体基板上に形成された幅や径が小さくアスペクト比が大きいコンタクトホールに、アルミニウムを含む薄膜を良好に埋め込むことができる半導体装置の製造方法を提供することである。
【０００６】
この発明の他の目的は、コンタクトホールに埋め込まれたアルミニウムを含む薄膜から、アルミニウム原子が拡散しにくい半導体装置の製造方法を提供することである。
【０００７】
【課題を解決するための手段および発明の効果】
上記の課題を解決するための請求項１記載の発明は、半導体基板（１）上に形成されたコンタクトホール（４）を埋めるようにアルミニウムを含む薄膜（１１）を形成する半導体装置の製造方法であって、上記半導体基板の表面に、上記コンタクトホールを埋めるようにシリコンを含む薄膜（１５）を形成する工程と、上記シリコンを含む薄膜のうち上記コンタクトホール外に存在する部分を除去する除去工程と、この除去工程の後、上記半導体基板の表面に、アルミニウムを含む薄膜（１１，１６）を形成するアルミニウム薄膜形成工程と、このアルミニウムを含む薄膜が形成された上記半導体基板を、アルミニウムに対するシリコンの拡散が生じる温度に加熱する加熱工程を含むことを特徴とする半導体装置の製造方法である。
【０００８】
なお、括弧内の英数字は後述の実施形態における対応構成要素等を示す。以下、この項において同じ。
この発明によれば、アルミニウムを含む薄膜（以下、「アルミニウム薄膜」という。）の形成に先立って、コンタクトホールを埋めるようにシリコンを含む薄膜が形成される。その後実施されるアルミニウム薄膜形成工程で、たとえば、物理蒸着法により半導体基板上に供給されるアルミニウム原子は、コンタクトホール内を埋めるように形成されたシリコンを含む薄膜上にも供給される。
【０００９】
加熱工程において、コンタクトホール内のシリコンを含む薄膜を構成するシリコン原子はアルミニウム薄膜中に拡散するとともに、アルミニウム薄膜を構成するアルミニウム原子は、コンタクトホール内のシリコンを含む薄膜中に拡散しながらコンタクトホール内へと移動することができる。
これにより、コンタクトホール内はアルミニウム薄膜で良好に埋められる。特に、コンタクトホールの幅や径が０．６μｍ以下と小さく、コンタクトホールのアスペクト比が１以上と高い場合、このような製造方法は効果がある。アルミニウム薄膜の不要な部分は、その後、エッチングなどにより除去してもよい。このようにして、コンタクトホールに良好に埋め込まれたアルミニウム薄膜を形成できる。
【００１０】
コンタクトホールは、半導体基板の表面に形成された素子に取り出し電極を接続するためのものであってもよく、多層配線の層間接続をするためのものであってもよい。上記の方法により、たとえば、コンタクトホール内面に露出している半導体層（半導体基板自身であってもよい。）や配線とアルミニウム薄膜とを電気的に接続できる。
加熱工程は、アルミニウム薄膜形成工程と同時に実施されてもよく、アルミニウム薄膜形成工程終了後に実施されてもよい。また、加熱工程は、アルミニウム薄膜形成工程と同時に実施し、さらに、アルミニウム薄膜形成工程終了後、一定時間加熱を継続するものであってもよい。
【００１１】
また、アルミニウム薄膜がシリコンを含んだものとなるため、コンタクトホールに埋め込まれたアルミニウム薄膜中のアルミニウム原子は、コンタクトホール内面に露出している半導体層（特に、シリコンからなるもの）へ拡散しにくくなる。これにより、当該半導体層の内方に形成されたｐｎ接合の破壊を防ぐことができる。
以上のような効果を奏するために必要なシリコンを含む薄膜中のシリコン量は少なく、たとえば、アルミニウムを含む薄膜中のアルミニウム量に対して、原子比で数％以下である。このため、シリコンを含む薄膜を形成するために半導体基板の表面に供給するシリコンの絶対量は少なく、このようなシリコンの量を正確に制御することは困難である。
【００１２】
この発明によれば、除去工程により、シリコンを含む薄膜はコンタクトホールを埋めるように、かつ、コンタクトホール内にのみ存在するようにされる。コンタクトホールは所定の容積を有しているので、除去工程後のシリコンを含む薄膜の量、すなわちシリコンを含む薄膜中のシリコン量を正確に制御できる。
シリコンを含む薄膜を形成する工程は、半導体基板においてコンタクトホールが形成された面の全面にシリコンを含む薄膜を形成するものであってもよい。半導体基板は、たとえば、シリコン基板であってもよく、表面にエピタキシャル層が形成されたものであってもよい。除去工程は、エッチングバックにより、上記シリコンを含む薄膜のうち上記コンタクトホール外に存在する部分を除去する工程を含んでいてもよい。また、除去工程は、機械的に上記シリコンを含む薄膜のうち上記コンタクトホール外に存在する部分を除去する工程を含んでいてもよい。除去工程の後のシリコンを含む薄膜は、コンタクトホールの縁からわずかに盛り上がっていてもよく、コンタクトホールの縁からわずかに窪んでいてもよい。
【００１３】
請求項２記載の発明は、上記半導体基板は、上記コンタクトホールを含む複数のセルを備えたものであり、上記アルミニウム薄膜形成工程で上記半導体基板の単位セル（Ｃ）あたりに供給されるアルミニウム量に対する上記除去工程後に単位セルあたりの上記シリコンを含む薄膜に含まれているシリコン量の比が、原子比で０．１％以上かつ２％以下であることを特徴とする請求項１記載の半導体装置の製造方法である。
【００１４】
アルミニウム量に対するシリコン量の比をこのような範囲とすることより、上述の拡散によるアルミニウム原子の移動が有効に生じて、コンタクトホールに良好にアルミニウム薄膜を埋め込むことができる。また、過剰なシリコンによるシリコンノジュールの発生を防ぐこともできる。シリコンを含む薄膜に含まれるシリコン量は、アルミニウムに対する量が除去工程後に上記の比になっていればよく、シリコンを含む薄膜が形成された直後には、アルミニウム量に対して、より多くてもよい。
【００１５】
請求項３記載の発明は、上記シリコンを含む薄膜を形成する工程が、化学蒸着法によりポリシリコンの薄膜（１５）を形成する工程を含むことを特徴とする請求項１または２記載の半導体装置の製造方法である。
化学蒸着法により、コンタクトホールの内部をポリシリコン膜で良好に埋めることができる。
アルミニウム薄膜の成膜は、たとえば、請求項４記載のように、物理蒸着法の一例であるスパッタ法によるものとすることができる。
【００１６】
請求項５記載の発明は、上記加熱工程が、上記半導体基板を３８０℃ないし５７０℃に加熱する工程を含むことを特徴とする請求項１ないし４のいずれかに記載の半導体装置の製造方法である。
アルミニウム薄膜形成工程において、半導体基板を３８０℃以上に加熱することにより、上述のアルミニウム原子およびシリコン原子の拡散を好適に生じさせ、コンタクトホールに良好にアルミニウム薄膜を埋め込むことができる。
【００１７】
また、半導体基板の加熱温度を５７０℃以下とすることにより、コンタクトホールに埋め込まれたアルミニウム薄膜から、半導体基板などへのアルミニウム原子の拡散を少なくできる。
【００１８】
【発明の実施の形態】
以下では、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は、本発明の製造方法を適用して製造されるＭＯＳ  ＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ    Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の構造を示す図解的な断面図である。
【００１９】
シリコン（Ｓｉ）基板１の表層部には、ｎ−型のエピタキシャル層２が形成されている。エピタキシャル層２の上には、複数のリッジ形状の積層膜３が形成されている。積層膜３は、シリコン基板１の表面に沿う第１の方向（図１で、紙面に垂直な方向）に延びるものと、シリコン基板１の表面に沿い第１の方向に直交する第２の方向（図１で、紙面に平行な方向）に延びるものとを含んでいる。それぞれの方向に関して、複数の積層膜３が互いにほぼ平行に配列されている。すなわち、積層膜３は格子状に形成されている。積層膜３で囲まれた領域は、コンタクトホール（穴）４となっている。コンタクトホール４はｎ−型のエピタキシャル層２に達しない深さを有している。
【００２０】
積層膜３は、下部（エピタキシャル層２側）から上部に向かって積層されたｐ−層５、ｎ＋層６、および酸化シリコン層７を含んでいる。
各積層膜３の内部には、エピタキシャル層２の上部から積層膜３の積層方向に延びるポリシリコン層８が形成されている。ポリシリコン層８は、ｐ−層５およびｎ＋層６を貫通しており、上部（エピタキシャル層２側とは反対側）で酸化シリコン層７に接している。ポリシリコン層８は、不純物の添加により導電化されていて、シリコン基板１の端部で外部接続されており、ＦＥＴのゲート電極として機能するようになっている。
【００２１】
ポリシリコン層８の周囲には、酸化シリコン層７と接する部分を除いて、酸化膜（ゲート酸化膜）９が形成されている。
コンタクトホール４の底部で、隣接する積層膜３のｐ−層５間、およびエピタキシャル層２に接する部分には、ｐ−層５より層厚が薄いｐ＋層１０が形成されている。積層膜３およびｐ＋層１０の上部には、コンタクトホール４を埋めるようにアルミニウム（Ａｌ）を主成分とするアルミニウム電極膜１１が形成されている。アルミニウム電極膜１１は、少量（たとえば、原子比でアルミニウムに対して０．３％）のシリコンを含んでいる。アルミニウム電極膜１１は、ｎ＋層６の取り出し電極として機能するようになっている。
【００２２】
アルミニウム電極膜１１とシリコン基板１に接続された図示しない電極との間に一定の大きさの電圧を印加するとともに、ポリシリコン層８（ゲート電極）を所定の電位にすることにより、ｐ−層５を介して、ｎ＋層６とエピタキシャル層２との間に電流（ドレイン電流）を流すことができる。ドレイン電流は、ｐ−層５中で酸化膜９近傍を、酸化膜９に沿って流れる。すなわち、ｐ−層５中で酸化膜９近傍の部分にはチャネルが形成される。
【００２３】
以上のような構造のＭＯＳ  ＦＥＴにおいて、コンタクトホール４の幅Ｗ１は、たとえば、０．６μｍであり、コンタクトホール４の幅Ｗ１に対する深さＤの比（アスペクト比）Ｄ／Ｗ１は大きい（たとえば、１以上）。ポリシリコン層８の幅Ｗ２は、たとえば、０．６μｍであり、積層膜３のうちポリシリコン層８の片側に存在する部分の幅Ｗ３は、たとえば、０．４５μｍである。したがって、このＭＯＳ  ＦＥＴの素子単位（セルＣ）の幅Ｗ４は、たとえば、２．１μｍである。チャネルが縦方向に（シリコン基板１に垂直な方向）に形成されていることに加え、ｎ＋層６とアルミニウム電極膜１１とが、コンタクトホール４の内側壁で接触されていることにより、このような小さなセルＣが実現されている。
【００２４】
このように、セルＣを小さくすることにより、単位面積あたりに多くのセルＣを形成することができる。これにより、単位面積あたりに形成されるチャネルおよびエピタキシャル層２において電流が流れる領域を広くすることができる。したがって、オン抵抗を低減することができる。
図２および図３は、アルミニウム電極膜１１の形成工程を説明するための図解的な断面図である。
【００２５】
先ず、ｐ＋層１０および積層膜３上に、ＣＶＤ（化学蒸着）法により、ポリシリコン膜１５が形成される（図２（ａ）参照）。ポリシリコン膜１５は、コンタクトホール４内を埋めるように充分大きな厚さで、シリコン基板１のほぼ全面に渡って形成される。続いて、エッチングにより、ポリシリコン膜１５のうちコンタクトホール４外に存在する部分が除去（エッチバック）され、ポリシリコン膜１５がコンタクトホール４内にのみ存在する状態にされる。この状態が図２（ｂ）に示されている。ポリシリコン膜１５は、コンタクトホール１５の縁からわずかに盛り上がっていてもよく、コンタクトホール１５の縁からわずかに窪んでいてもよい。ポリシリコン膜１５をこのような状態とするためには、たとえば、エッチング時間を制御すればよい。
【００２６】
次に、このようにしてポリシリコン膜１５が形成されたシリコン基板１に対して、スパッタ法により、アルミニウム原子が堆積されてアルミニウム薄膜１６が形成される。スパッタ法によりシリコン基板１上に供給されたアルミニウム原子は、積層膜３上およびコンタクトホール４を埋めるポリシリコン膜１５の上に、ほぼ均一に堆積する（図２（ｃ）参照）。
その後、以上の工程を経たシリコン基板１が加熱される。加熱温度は、３８０℃ないし５７０℃とされる。これにより、ポリシリコン膜１５上および積層膜３上に堆積したアルミニウム原子は、ポリシリコン膜１５中に拡散、すなわちコンタクトホール４内に移動する。また、ポリシリコン膜１５を構成するシリコン原子も、アルミニウム薄膜１６中へと拡散する。
【００２７】
このようして、コンタクトホール４内のポリシリコン膜１５は、次第にアルミニウム薄膜１６で置換されていき（図３（ｄ）参照）、適当な時間シリコン基板１が加熱された後には、コンタクトホール４はアルミニウム薄膜１６により完全に埋められた状態となる。このようにして、ボイド（空隙）のない良好なアルミニウム電極膜１１が得られる（図３（ｅ）参照）。特に、コンタクトホール４が、幅や径が０．６μｍ以下と小さく、アスペクト比が１以上と高い場合、このような製造方法は効果がある。
【００２８】
エッチバック後の単位セルＣあたりのポリシリコン膜１５（図２（ｂ）参照）に含まれるシリコン量は、スパッタ法によりシリコン基板１の単位セルＣあたりに供給されるアルミニウム量に対して、原子比で０．１％以上かつ２％以下とされる。これにより、上述の拡散によるアルミニウム原子の移動が有効に生じて、コンタクトホール４に良好にアルミニウム電極膜１１を埋め込むことができる。また、過剰なシリコンによるシリコンノジュールの発生を防ぐこともできる。
【００２９】
このため、アルミニウム電極膜１１は、アルミニウムを主成分とし、少量（たとえば、原子比でアルミニウムに対して０．３％）のシリコンを含んだものとなる。
また、シリコン基板１に供給するアルミニウム量に対するエッチバック後のシリコン量の比は、シリコン基板１を加熱する工程の温度におけるアルミニウムに対するシリコンの固溶限界内とすることが好ましい。この場合、ポリシリコン膜１５を構成するシリコン原子は全量アルミニウム薄膜１６中へと移動し、アルミニウム薄膜１６の成膜終了後には、アルミニウム薄膜１６（アルミニウム電極膜１１）とｐ＋層１０および積層膜３との間には、ポリシリコン膜１５は存在しなくなる。
【００３０】
アルミニウム電極膜１１が形成された後、アルミニウム電極膜１１の不要部分は、エッチングなどにより除去される。
アルミニウム電極膜１１が固溶限界内のシリコンを含んでいることにより、スパッタ法によるアルミニウム電極膜１１形成時や他の工程において、シリコン基板１が加熱されて高温になった場合でも、アルミニウム電極膜１１を構成するアルミニウム原子は、ｐ＋層１０、積層膜３、エピタキシャル層２などへ拡散しにくい。したがって、素子を構成するエピタキシャル層２、ｐ−層５、およびｎ＋層６にアルミニウム原子が拡散して、ｐｎ接合が破壊されることはない。
【００３１】
以上のような方法によりアルミニウム電極膜１１を形成する場合、アルミニウム電極膜１１を形成する前にバリアメタル層を形成する必要もない。
この発明の一実施形態の説明は、以上の通りであるが、この発明は他の形態でも実施することもできる。たとえば、本発明に係る製造方法は、ＭＯＳ  ＦＥＴ以外の半導体装置の様々なコンタクトホールを埋めて薄膜を形成する場合にも適用可能である。
【００３２】
たとえば、上記の実施形態では、アルミニウム電極膜１１はコンタクトホール４側面に露出したｐ＋層６（半導体層）に電気的に接続されるように形成されているが、コンタクトホール底面に露出している半導体層（基板自身を含む。）に電気的に接続されるように形成されてもよい。この場合、コンタクトホールの内側壁には絶縁体のみが露出していてもよい。
さらに、コンタクトホール４は、半導体層（素子）に取り出し電極を接続するためのものに限られず、配線（たとえば、金属からなる配線）の層間接続を行うためのものであってもよい。この場合、コンタクトホール４内（たとえば、コンタクトホール４の底面）に配線が露出するようにし、上記の実施形態と同様の方法により、このコンタクトホール４内にアルミニウム電極膜１１を埋め込むものとすることができる。
【００３３】
また、アルミニウム電極膜１１は、コンタクトホール内に露出している導体に電気的に接続されるものであってもよい。
薄膜（電極配線）を埋め込むコンタクトホールは、幅または径が０．６μｍ以下のものに限られず、幅または径が０．６μｍより大きいのものであってもよい。また、薄膜（電極配線）を埋め込むコンタクトホールは、アスペクト比が１以上のものに限られず、アスペクト比が１未満のものであってもよい。
【００３４】
半導体装置は、ＭＯＳ  ＦＥＴ以外に、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置であってもよい。
シリコン基板１を加熱する工程（図３（ｄ）参照）は、シリコン基板１上にアルミニウム原子を堆積させる工程（図２（ｃ）参照）と同時に実施されてもよい。すなわち、アルミニウムのスパッタリングは、シリコン基板１を加熱しながら行ってもよい。この場合、シリコン基板１へのアルミニウム原子の供給を停止した後、適当な時間シリコン基板１の加熱を継続することとしてもよい。
【００３５】
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図１】本発明の製造方法を適用して製造されるＭＯＳ  ＦＥＴの構造を示す図解的な断面図である。
【図２】アルミニウム電極膜の形成方法を説明するための図解的な断面図である。
【図３】アルミニウム電極膜の形成方法を説明するための図解的な断面図である。
【符号の説明】
１    シリコン基板
４    コンタクトホール
１１    アルミニウム電極膜
１５    ポリシリコン膜
１６    アルミニウム薄膜
Ｃ    セル
【図１】
2004260102.tif 000003
【図２】
2004260102.tif 000004
【図３】
2004260102.tif 000005