(57)【要約】【課題】書き込みあるいは消去コマンドによる動作の途中でシーケンスを停止でき、そのときの装置内部のステータスを装置の外部に出力することのできるフラッシュメモリ装置を提供する。【解決手段】書き込みあるいは消去コマンドの入力に先立って、解析モードコマンドをコマンド入力１として入力する。この解析モードコマンドが入力されると、制御部３は、所望のステップで書き込みあるいは消去動作を停止するようコマンドシーケンスを制御する。また、それと同時に制御部３は、ステータス収集回路１０が収集した装置のステータスをステータス出力１２として装置外部に出力するようにセレクタ１１を制御する。【選択図】  図１
2004158094.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルアレイと、
このメモリセルアレイへのデータの書き込みおよび消去をする書き込みおよび消去手段と、
外部から入力される書き込みあるいは消去のためのコマンドおよび書き込みあるいは消去の停止、再開または終了のためのコマンドを記憶するためのコマンド記憶手段と、
前記コマンド記憶手段に記憶される書き込みコマンドあるいは消去コマンドに従い、それぞれ前記書き込みおよび消去手段に対する書き込みあるいは消去のコマンドシーケンスを発生させるコマンドシーケンス発生手段と、
前記コマンド記憶手段に記憶される停止コマンドに従い、前記書き込みあるいは消去のコマンドシーケンスの実行を停止させるコマンドシーケンス停止手段と、前記コマンド記憶手段に記憶される再開あるいは終了コマンドに従い、停止していた前記書き込みあるいは消去のコマンドシーケンスの実行を再開または終了させるコマンドシーケンス再開および終了手段とを
含むフラッシュメモリ装置であって、
前記装置はさらに、
前記装置の内部信号をステータスとして前記装置外部へ出力するステータス出力手段を
具備することを特徴とするフラッシュメモリ装置。
【請求項２】
前記ステータス出力手段が前記ステータスと前記メモリセルアレイ出力のいずれかを選択して出力するセレクタを含むことを特徴とする請求項１に記載のフラッシュメモリ装置。
【請求項３】
前記セレクタは前記書き込みあるいは消去のコマンドシーケンスの実行が停止したときに前記ステータスを選択して出力することを特徴とする請求項２に記載のフラッシュメモリ装置。
【請求項４】
前記ステータスが前記装置内部の所定の回路の動作結果を示すフラグ信号であることを特徴とする請求項１乃至請求項３のいずれか１項に記載のフラッシュメモリ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
コマンドシーケンスにより書き込み動作あるいは消去動作を行うフラッシュメモリ装置に関する。
【０００２】
【従来の技術】
不揮発性メモリであるフラッシュメモリへのデータの書き込みやデータの消去は、メモリセルの絶縁酸化膜中に配置されるフローティングゲートへの電子の注入あるいは抜き取りを行うことにより実行される。そこで、例えば、データの書き込みにおいて、フローティングゲートに電子が注入されたメモリセルを論理‘０’を保持しているものとし、電子が注入されなかったメモリセルを論理‘１’を保持しているものとすることができる。したがって、この場合、データの消去でフローティングゲートから電子を抜き取ることは、全メモリセルを論理‘１’状態にすることに等価であると言える。
【０００３】
このフローティングゲート部分の構造は微細であり、各メモリセルのデータ書き込み特性あるいは消去特性にはある程度のばらつきがある。したがって１回の書き込み動作あるいは消去動作で総てのメモリセルを所定の値に設定できるとは限らない。
【０００４】
そこで、フラッシュメモリ装置に書き込みあるいは消去のコマンド入力が入力されると、総てのメモリセルが所望の値になるまで書き込み動作あるいは消去動作を繰り返すシーケンスがフラッシュメモリ装置内部で自動的に発生するよう制御回路が設計されている。この場合、繰り返し回数の最大値は予め設定されており、この回数に達すると、たとえメモリセルの状態が所望の状態に達していなくても、書き込み動作あるいは消去動作は終了する。
【０００５】
図６は、従来のフラッシュメモリ装置の書き込みおよび消去動作を行うための構成を示すブロック図である。外部端子からのコマンド入力１ａは、コマンドレジスタ２ａに記憶される。制御部１０３は、コマンドレジスタ２ａのデータを読み取ってコマンドデコーダ１０３１でデコードし、図示しないループカウンタおよびシーケンス制御回路１０３２により一連の動作シーケンスをコントロールする制御信号を発生する。
【０００６】
また、メモリセルのアドレスを指定するアドレス入力４ａは、外部端子から入力されアドレスレジスタ５ａに記憶され、外部端子からのデータ入力６ａは、データレジスタ７ａに記憶される。このデータレジスタ７ａに記憶されたデータが、書き込み動作時において、メモリセルアレイ８ａに書き込むべきデータとなる。
【０００７】
１回の書き込み動作あるいは消去動作が終わると、検証回路９ａは、メモリセルアレイ８ａの値とデータレジスタ７ａの値が一致しているかどうかを検証する。検証結果は制御部１０３にフィードバックされ、書き込み動作あるいは消去動作を終了するかさらに繰り返すかが判断される。
【０００８】
図７は、図６の制御部１０３による従来のフラッシュメモリ装置の書き込み動作あるいは消去動作のシーケンスを示すフロー図である。書き込み動作と消去動作のシーケンス自体は同一であるので、ここでは両者を共通に表す表現でフローを示している。
【０００９】
シーケンスの開始（ステップＳ１０１）により、まず書き込みモード（ライトモード）か、消去モード（イレーズモード）か、を指定するモード指定コマンドがコマンドレジスタ２ａに入力される（ステップＳ１０２）。次いで、アドレスが入力され（ステップＳ１０３）、データがロードされる（ステップＳ１０４）。次に書き込み開始コマンド（ライト開始コマンド）もしくは消去開始コマンド（イレーズ開始コマンド）がコマンドレジスタ２ａに入力される（ステップＳ１０５）。ここで以降の書き込み動作もしくは消去動作の繰り返し回数をカウントするループカウンタの値ｎを１にセットする（ステップＳ１０６）。
【００１０】
この後、コマンドの指定した書き込みもしくは消去の動作が行われる（ステップＳ１０７）。指定の動作が終わると、検証回路９ａによる検証が行われ（ステップＳ１０８）、メモリセルアレイ８ａの値とデータレジスタ７ａの値が一致（ＯＫ）していれば、書き込みもしくは消去は正しく行われており、正常終了処理（ステップＳ１０９）でパス信号を出力して、制御部１０３の制御による一連のシーケンスを終了する（ステップＳ１１３）。
【００１１】
しかし、ステップＳ１０８の検証でメモリセルアレイ８ａの値とデータレジスタ７ａの値が不一致（ＮＧ）であれば、ループカウンタの値ｎが設定された最大繰り返し数（ｋ）であるかどうかチェック（ステップＳ１１０）し、ｋ未満（ＮＯ）であればカウンタ値を１つ進めて（ステップＳ１１０）、ステップＳ１０７の動作に戻る。
【００１２】
以降、検証がＯＫになるまでステップＳ１０７の動作を繰り返し行うが、ステップＳ１１７で、繰り返し回数ｎ＝ｋ（ＹＥＳ）となるとそれ以上のコマンド指定の動作は行われず、メモリセルの値が所望の値に設定されないまま、異常終了処理（ステップＳ１１２）を経て制御部１０３の制御による一連のシーケンスは終了する（ステップＳ１１３）。
【００１３】
【発明が解決しようとする課題】
上記のシーケンスフローで異常終了処理される場合、その原因の１つとしてフラッシュメモリ装置内部のデバイスの不良や回路動作の故障が考えられる。しかし、上記シーケンスの異常終了の原因を追求しようとした場合に、従来のシーケンスフローでは次のような問題があった。それは、シーケンス動作が最初から最後まで自動で進行してしまい、一連の動作のどのステップで異常が発生したのかを知ることができないことである。そのため、シーケンスの異常終了の原因解明のために、フラッシュメモリ装置を構成するＩＣのパッケージを開封し、例えば電子ビームテスタなどを用いて、ＩＣ内部回路動作を詳細に調査しなければならないことがあった。
【００１４】
そこで、本発明の目的は、書き込みあるいは消去動作実行の途中段階で異常を把握することができるフラッシュメモリ装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明のフラッシュメモリ装置は、メモリセルアレイと、このメモリセルアレイへのデータの書き込みおよび消去をする書き込みおよび消去手段と、外部から入力される書き込みあるいは消去のためのコマンドおよび書き込みあるいは消去の停止、再開または終了のためのコマンドを記憶するためのコマンド記憶手段と、前記コマンド記憶手段に記憶される書き込みコマンドあるいは消去コマンドに従い、それぞれ前記書き込みおよび消去手段に対する書き込みあるいは消去のコマンドシーケンスを発生させるコマンドシーケンス発生手段と、前記コマンド記憶手段に記憶される停止コマンドに従い、前記書き込みあるいは消去のコマンドシーケンスの実行を停止させるコマンドシーケンス停止手段と、前記コマンド記憶手段に記憶される再開あるいは終了コマンドに従い、停止していた前記書き込みあるいは消去のコマンドシーケンスの実行を再開または終了させるコマンドシーケンス再開および終了手段とを含むフラッシュメモリ装置であって、前記装置はさらに、前記装置の内部信号をステータスとして前記装置外部へ出力するステータス出力手段を具備することを特徴とする。
【００１６】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００１７】
（実施の形態）
図１は、本発明の実施の形態のフラッシュメモリ装置の構成を示すブロック図である。
【００１８】
外部端子からのコマンド入力１は、コマンドレジスタ２に記憶される。制御部３は、コマンドレジスタ２のデータを読み取ってコマンドデコーダ３１でデコードし、シーケンス制御回路３２により一連の動作シーケンスをコントロールする制御信号を発生する。シーケンス制御回路３２には、書き込みや消去の回数を計数するループカウンタ３２１が含まれる。
【００１９】
ここで、本実施の形態のフラッシュメモリ装置では、通常のライトモードコマンド、ライト開始コマンドおよびイレーズモードコマンド、イレーズ開始コマンドに、新たなコマンドとして解析モードコマンドおよび再開あるいは終了（以降、再開／終了と記す。）コマンドが追加されている。ここで、解析モードコマンドは、装置の一時停止と内部ステータスの出力動作を指示するものである。
【００２０】
制御部３は、この追加されたコマンドに対応して、コマンドデコーダ３１が新たなデコード出力を生成し、これを入力として停止信号発生回路３３で停止信号を発生させ、再開／終了信号発生回路３４で再開／終了信号を発生させる。また、ステータス出力セレクト信号発生回路３５にてステータス出力セレクト信号も発生させる。
【００２１】
メモリセルのアドレスを指定するアドレス入力４は、外部端子から入力されアドレスレジスタ５に記憶され、外部端子からのデータ入力６は、データレジスタ７に記憶される。データレジスタ７に記憶されたデータが、メモリセルアレイ８に書き込むべきデータとなる。ただし、消去コマンドの場合は、外部端子からのデータの入力によらず、フラッシュメモリ装置内で自動的にデータレジスタ７の値を、総て‘１’に設定する。
【００２２】
検証回路９は、１回の書き込み動作あるいは消去動作が終わると、メモリセルアレイ８の値とデータレジスタ７の値が一致しているかどうかを検証する。検証結果は制御部３にフィードバックされ、書き込み動作あるいは消去動作を終了するかさらに繰り返すかが判断される。
【００２３】
ステータス収集回路１０は、書き込みあるいは消去動作に関係する各回路の動作状態に関する情報を収集する回路である。収集する情報としては、例えば、各コマンドが正しく受け付けられたか、アドレス入力やデータ入力の受け入れが可能な状態になったか、回路が書き込みあるいは消去動作可能状態になったか等を示す各種のフラグ信号がある。
【００２４】
ステータス収集回路１０の出力は、回路動作状態を示すステータス信号としてセレクタ１１に入力される。検証回路９の検証に関連する情報も、ステータス収集回路１０を介してステータス信号の１つとしてセレクタ１１に入力される。
【００２５】
セレクタ１１は、メモリセルアレイ８の出力とステータス信号を入力とし、いずれかを選択して出力するセレクタである。通常動作時はメモリセルアレイ８の出力を出力するが、ステータス出力セレクト信号が発生したときには、ステータス信号をステータス出力１２として出力し、ＩＣの外部端子へ伝達する。
【００２６】
図２および図３は、本実施の形態のフラッシュメモリ装置の解析モードコマンド入力時の書き込み動作のシーケンスを示すフロー図である。
【００２７】
動作の開始（ステップＳ１）後、まず解析モードコマンドがコマンドレジスタ２に入力される（ステップＳ２）。このコマンドが入力されると、制御部３は、所定のステップでシーケンスを停止させる停止信号と、その時点の回路動作ステータスを外部端子へ出力するようにセレクタ１２を切り替えるステータス出力セレクト信号を出力するようになる。
【００２８】
次いで、ライトモードコマンドが入力される（ステップＳ３）と、シーケンスは停止し（ステップＳ４）、その時点のステータスを出力する。ステータスとして出力されるのは、コマンドレジスタ２がライトモードコマンドを正しく受け付けたかどうかを示すフラグ信号や、アドレスレジスタ５がアドレス入力可能な状態になったかどうかを示すフラグ信号、データレジスタ７がデータロード可能な状態になったかどうかを示すフラグ信号等である。
【００２９】
もし、これらのフラグ信号に回路が正常に動作をしてないことを示すフラグが立っていれば、フラッシュメモリ装置上での動作異常回路の絞り込みができたことになる。また、この場合、これ以上シーケンスを進めても意味がないので、外部より終了コマンドを入力し（ステップＳ５）、ステップＳ６の終了の判断を経て、終了処理（ステップＳ７）に進み、制御部３による一連のシーケンス動作を終了させる（ステップＳ２４）。
【００３０】
ステップＳ４で出力されたステータス出力が正常であれば、さらにシーケンスを進めるために、ステップＳ５で再開コマンドを入力する。ステップＳ６で再開と判断して、アドレス入力（ステップＳ８）、データロード（ステップＳ９）とシーケンスを進め、ここで再び、シーケンスを停止し、この時点のステータスを出力する（ステップＳ１０）。
【００３１】
ここで示されるステータスは、回路がライト可能な状態になったかどうかを示すフラグ信号である。このフラグ信号に動作異常を示すフラグが立っていれば、このフラグに関係する回路に異常があることがわかる。
【００３２】
このステータス出力を見て、再開あるいは終了のコマンドを入力する（ステップＳ１１）。ステップＳ１２でステップＳ１１のコマンド内容を判断し、終了であれば、終了処理（ステップＳ７）を経て、制御部３による一連のシーケンス動作を終了させる（ステップＳ２４）。
【００３３】
ステップＳ１２の判断が再開であれば、ライト開始コマンド入力に進む（ステップＳ１３）。ここでループカウンタ３２１の値ｎを１にセットし（ステップＳ１４）、ライト動作に入る（ステップＳ１５）。
【００３４】
ライト動作が終了すると、メモリセルアレイ８に正しく所望の値が書き込まれたかどうかが検証される（ステップＳ１６）。検証の結果がＯＫであれば、正常終了処理（ステップＳ１７）を経て、制御部３による一連のシーケンス動作は終了する（ステップＳ２４）が、検証の結果がＮＧであれば、この時点でシーケンスを停止させ、ステータスを出力する（ステップＳ１８）。ここで出力されるステータスは、検証回路９の入力信号や、検証結果信号およびループ回数（ループカウンタ３２１の値ｎ）などである。
【００３５】
このステータスを分析して、シーケンス動作の異常の原因がわかるかどうか調査する。シーケンス動作の異常の原因がわかれば、これ以上シーケンスを続ける必要はないが、この時点でシーケンス動作の異常の原因がわからなければ、さらにシーケンスを続ける必要がある。この必要性に応じて、再開あるいは終了のコマンドを入力する（ステップＳ１９）。
【００３６】
ステップＳ２０でステップＳ１９のコマンド内容を判断し、終了であれば、終了処理（ステップＳ７）を経て、制御部３による一連のシーケンス動作を終了させる（ステップＳ２４）が、再開であればステップＳ２１に進み、ループカウンタ３２１の値ｎが設定された最大繰り返し数（ｋ）に達しているかどうかを判断する（ステップＳ２１）。ｎがｋ未満（ＮＯ）であれば、ｎを１つ増やして（ステップＳ２２）、ステップＳ１５に戻る。
【００３７】
以降、ループカウンタ３２１の値ｎが設定された最大繰り返し数（ｋ）に達するまでステップＳ１５からステップＳ２２までの動作が繰り返される。ループカウンタ３２１の値ｎが設定された最大繰り返し数（ｋ）に達すると、すなわちステップＳ２１でｎ＝ｋ（ＹＥＳ）となると、シーケンスはステップＳ２３に進み、異常終了処理がされて、制御部３による一連のシーケンス動作は終了する（ステップＳ２４）。
【００３８】
図４および図５は、本実施の形態のフラッシュメモリの解析モードコマンド入力時の消去動作のシーケンスを示すフロー図である。
【００３９】
本実施の形態における消去動作のシーケンスのフロー自体は、書き込み動作のシーケンスと大きく変わるところはない。したがって、ここでは、図２および図３のフローによる書き込み動作のシーケンスと異なるステップを説明し、同一のステップについては同一符号で示し、その詳しい説明は省略する。
【００４０】
ステップＳ３３でイレーズモードコマンドをコマンドレジスタ２に入力すると、ステップＳ４でシーケンスは停止し、ステータスを出力するが、このとき出力されるステータスは、コマンドレジスタ２がイレーズモードコマンドを正しく受け付けたかどうかを示すフラグ信号や、アドレスレジスタ５がアドレス入力可能な状態になったかどうかを示すフラグ信号、メモリセルへの消去を指示する信号が出力可能な状態になったかどうかを示すフラグ信号等である。
【００４１】
なお、メモリセルアレイ８のデータの消去はブロック単位で行われるので、ステップＳ３８で、データを消去するブロックを指定するブロックアドレスが入力される。また、データレジスタ７の値は、フラッシュメモリ装置内で自動的に、総て‘１’にセットされる（ステップＳ３９）。
【００４２】
ステップＳ１０で出力されるステータスは、回路がイレーズ可能な状態になったかどうかを示すフラグ信号である。
【００４３】
イレーズ開始コマンドが入力される（ステップＳ４３）と、ループカウンタ３２１の値ｎを１にセットして（ステップＳ１４）、イレーズ動作に入る（ステップＳ４５）。
【００４４】
イレーズ動作の後、検証を行い（ステップＳ１６）、その結果がＮＧの場合シーケンスは停止する（ステップＳ１８）。このステップＳ１８で出力されるステータスは、検証回路９の入力信号や、検証結果信号およびループ回数（ループカウンタ３２１の値ｎ）などである。
【００４５】
以上述べた本実施の形態によれば、書き込みあるいは消去動作の途中でシーケンスを停止でき、そのときのフラッシュメモリ装置の内部信号、即ちステータスをフラッシュメモリ装置の外部に出力することができる。そのため、書き込みあるいは消去コマンド動作のどのステップで異常が発生したかを知ることができ、書き込みあるいは消去コマンド動作の異常終了原因が、フラッシュメモリ装置のどの回路に起因しているかの推測が容易にできる。したがって、フラッシュメモリ装置の書き込みあるいは消去動作における異常発生の原因の解明が容易になる。
【００４６】
【発明の効果】
本発明によれば、解析モードコマンドを用いたコマンドシーケンスを使用することにより、書き込みあるいは消去動作の途中段階におけるフラッシュメモリ装置内部の回路動作状態をフラッシュメモリ装置の外部へ出力することことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るフラッシュメモリ装置の構成を示すブロック図。
【図２】本発明の実施の形態に係るフラッシュメモリ装置の解析モードコマンド入力時の書き込み動作のシーケンスの一例の第１の段階を示すフロー図。
【図３】本発明の実施の形態に係るフラッシュメモリ装置の解析モードコマンド入力時の書き込み動作のシーケンスの一例の第２の段階を示すフロー図。
【図４】本発明の実施の形態に係るフラッシュメモリ装置の解析モードコマンド入力時の消去動作のシーケンスの一例の第１の段階を示すフロー図。
【図５】本発明の実施の形態に係るフラッシュメモリ装置の解析モードコマンド入力時の消去動作のシーケンスの一例の第２の段階を示すフロー図。
【図６】従来のフラッシュメモリ装置の構成を示すブロック図。
【図７】従来のフラッシュメモリ装置の書き込み動作あるいは消去動作のシーケンスを示すフロー図。
【符号の説明】
１、１ａ  コマンド入力
２、２ａ  コマンドレジスタ
３、１０３  制御部
３１、１０３１  コマンドデコーダ
３２、１０３２  シーケンス制御回路
３２１  ループカウンタ
３３  停止信号発生回路
３４  再開／終了信号発生回路
４、４ａ  アドレス入力
５、５ａ  アドレスレジスタ
６、６ａ  データ入力
７、７ａ  データレジスタ
８、８ａ  メモリセルアレイ
９、９ａ  検証回路
１０  ステータス収集回路
１１  セレクタ
１２  ステータス出力
【図１】
2004158094.tif 000003
【図２】
2004158094.tif 000004
【図３】
2004158094.tif 000005
【図４】
2004158094.tif 000006
【図５】
2004158094.tif 000007
【図６】
2004158094.tif 000008
【図７】
2004158094.tif 000009