(57)【要約】【課題】薄膜コンデンサが持つ電極の抵抗を低く保ち、且つ、信頼性を確保する、薄膜コンデンサを提供することを目的とし、更にはこのような基板を提供する。【解決手段】支持基板１上に、一方極性の電極層２と他方極性の電極層４との間に薄膜誘電体膜３を挟持して容量形成部を有するとともに、同一極性の電極層２、４を接続する外部端子を有し、薄膜誘電体膜を被覆しかつ外部端子が露出するような開口部を備えた保護層７を有する薄膜コンデンサにおいて、前記少なくとも一方の電極層、例えば４が、その端部で膜厚方向に複数の段差から成る段差部Ｘからなり、前記段差部Ｘの膜厚は、端部外周に向かうにつれて、前記電極層の膜厚が薄くなる。【選択図】図１
2004327867.tif 000002
【特許請求の範囲】
【請求項１】
支持基板上に、一方極性の電極層と他方極性の電極層との間に薄膜誘電体膜を挟持して成る容量形成部を形成するとともに、前記容量形成部上に前記両電極層の一部を露出させて保護層を被着形成してなる薄膜コンデンサにおいて、
前記少なくとも一方の電極層は、その端部が端部外周に向かうにつれて膜厚が薄くなる段差部を有していることを特徴とする薄膜コンデンサ。
【請求項２】
前記段差部で最も薄い部分の電極層の膜厚が、該電極層上に形成される前記保護層の膜厚に対して、０．１以下（０を含まない）であることを特徴とする請求項１記載の薄膜コンデンサ。
【請求項３】
前記段差部は、前記電極層の端部から１０μｍ以上１００μｍ以下の範囲に形成されることを特徴とする請求項１または２記載の薄膜コンデンサ。
【請求項４】
前記段差部で最も薄い部分の電極層の膜厚が、該電極層上に形成される前記薄膜誘電体膜の膜厚に対して、０．１以下（０を含まない）であることを特徴とする、請求項１または３記載の薄膜コンデンサ。
【請求項５】
基体の表面および／または内部に、請求項１乃至４のうちいずれかに記載の薄膜コンデンサを設けてなることを特徴とするコンデンサ基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は支持基板上に形成された薄膜コンデンサおよびそれを用いたコンデンサ基板に関するものである。
【０００２】
【従来の技術】
近年においては、電子機器の小型化に伴い、電子機器内に設置される電子部品にも小型化の要求があり、コンデンサとしては、積層セラミックコンデンサなどを用いて既にハンドリング可能な大きさ程度まで小型化が実現されている。
【０００３】
一方、電子機器の小型化にも使いやすい大きさという点から、下限に達しつつあり、今後は、軽量化、薄型化、高機能化の要求が強くなると予想される。
【０００４】
電子部品の薄型化、高機能化に適したコンデンサとして、薄膜コンデンサがあり、「金属基板」上に「誘電体」、「第２電極」、「絶縁膜」が順次形成された薄膜コンデンサ（特許文献１）や、支持基板に「有機フィルム」を用いて、「下部電極」、「誘電体薄膜」、「上部電極」、「絶縁カバー層」が順次に形成された薄膜コンデンサ（特許文献２）などが開示されている。
【０００５】
【特許文献１】
特開平８−８８３１８号公報
【０００６】
【特許文献２】
特開２００２−８３８９２号公報
【０００７】
【発明が解決しようとする課題】
薄膜コンデンサでは、薄膜誘電体膜を複数の電極層で挟持させるため、パターン加工された電極層を薄膜誘電体膜で被覆する必要がある。また、薄膜コンデンサを実用するには、電極層及び薄膜誘電体膜を保護層で被覆する必要がある。保護層は、薄膜コンデンサを外的要因から守り、薄膜コンデンサの信頼性を確保するためには、必要不可欠なものであるからである。
【０００８】
しかし、特許文献１、２で開示されている薄膜コンデンサでは、電極層の段差を、薄膜誘電体膜や保護層で完全に被覆することが難しい。また、保護層が電極層の段差を完全に被覆できたとしても、薄膜誘電体膜や保護層は無機物からなる場合が多く、薄膜誘電体膜や保護層と電極層の熱膨張係数の差から、電極層の段差に応力が集中し、極端には電極の段差部で、薄膜誘電体膜や保護層にクラックが生じ、長期信頼性を確保することが困難となる。また、薄膜誘電体膜下に形成された電極層を考慮した場合も、前記した保護層と電極層との関係と同じことが言え、電極層の段差部に薄膜誘電体膜が被覆する領域において、薄膜誘電体膜に応力が集中し、薄膜誘電体膜の絶縁性劣化に起因する恐れがあるため、長期信頼性を確保することが困難となりうる。
【０００９】
電極層を被覆する薄膜誘電体膜や保護層の、電極層の段差部における応力集中を回避するために、電極層の膜厚を薄くする対策も考えられる。しかし、低インピーダンスを得るためには、電極層の膜厚を厚くして、抵抗値を低くすることが不可欠である。特に、高周波域では電極の膜厚が薄いほど、抵抗値が大きくなる傾向にある。そのため、前記のように、電極層の膜厚を薄くすると、薄膜コンデンサの電極抵抗が大きくなる恐れがある。
【００１０】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、薄膜コンデンサが持つ電極層の抵抗を低く保ちつつ、各層での信頼性を確保できる薄膜コンデンサを提供し、更にはこの薄膜コンデンサを備えた基板を提供するものである。
【００１１】
【課題を解決するための手段】
本発明の薄膜コンデンサは、支持基板上に、一方極性の電極層と他方極性の電極層との間に薄膜誘電体膜を挟持して成る容量形成部を形成するとともに、前記容量形成部上に前記両電極層の一部を露出させて保護層を被着形成してなる薄膜コンデンサにおいて、
前記少なくとも一方の電極層は、その端部が端部外周に向かうにつれて膜厚が薄くなる段差部を有している薄膜コンデンサである。
【００１２】
また、前記段差部で最も薄い部分の電極層の膜厚が、該電極層上に形成される前記保護層の膜厚に対して、０．１以下（０を含まない）である。
【００１３】
前記段差部は、前記電極層の端部から１０μｍ以上１００μｍ以下の範囲に形成される。
【００１４】
また、前記段差部で最も薄い部分の電極層の膜厚が、該電極層上に形成される前記薄膜誘電体膜の膜厚に対して、０．１以下（０を含まない）である。
【００１５】
さらに、基体の表面および／または内部に、上述の薄膜コンデンサを設けてなる基板である。
【００１６】
【作用】
本発明の薄膜コンデンサは、前記少なくとも一方の電極層が、その端部で膜厚方向に複数の段差を有する段差部が有している。そして、段差部は、その膜厚が端部外周に向かうにつれて薄くなっている。このため、電極層が持つ段差を薄膜誘電体膜や保護層が被覆する際、電極層の端部に集中する応力が緩和されて、段差部が被覆されるため、薄膜誘電体膜や保護層の被着維持が安定し、長期信頼性を確保することが可能となる。
【００１７】
また、本発明の薄膜コンデンサでは、電極層の膜厚と、電極層を被覆する薄膜誘電体膜や保護層の膜厚の関係を考慮することなく、低インピーダンスを示すために十分な電極膜厚を設計することができる。
【００１８】
【発明の実施の形態】
以下、本発明の薄膜コンデンサ及びそれを用いたコンデンサ基板について図面に基づいて詳説する。
【００１９】
図１は、本発明の薄膜コンデンサの一例の断面構造図を示したものである。図１に示すように、支持基板１上に、一方極性の電極層である下部電極層２と薄膜誘電体膜３と他方極性の電極層である上部電極層４が順次形成されている。
【００２０】
支持基板１は、耐熱性を有する絶縁基板であり、例えば、サファイア基板などが例示できる。この支持基板１上には、所定形状の下部電極層２が被着形成されている。
【００２１】
下部電極層２は、この上部電極層４と接続する外部端子９ａが形成される領域を除去するように、例えば環状にエッチングされてパターン化されている。
【００２２】
また、上部電極層４は、薄膜誘電体膜３上において外部端子９ｂを取り囲むように環状にエッチングされている。
【００２３】
また、下部電極層２上には、所定形状の薄膜誘電体膜３が被着形成されている。薄膜誘電体膜３は、外部端子９ａ、９ｂとなる領域を除いて、下部電極層２の端部を完全に覆うように形成されている。
【００２４】
さらに、薄膜誘電体膜３上には、所定形状の上部電極層４が被着形成されている。上部電極層４は、下部電極層２に接続する外部端子９ｂとなる領域を除いて薄膜誘電体膜３上に形成されている。
【００２５】
これにより、薄膜誘電体膜３を下部電極層と上部電極４とで挟持する領域が容量形成部となる。
【００２６】
また、下部電極層２が形成されておらず、且つ上部電極層４が形成された外部端子９ａとなる領域と、上部電極層４及び薄膜誘電体膜３から露出する下部電極層２の領域、即ち、外部端子９ｂとなる領域には、半田拡散防止層５ａ、５ｂがそれぞれ形成されており、この半田拡散防止層５ａ、５ｂ上には、半田密着層６が形成されている。そして、この半田密着層６を介して外部端子９ａ、９ｂが形成さている。この外部端子９ａ、９ｂは、薄膜誘電体膜３が形成されていない領域に設けられている。
【００２７】
保護層７は、外部端子９ａ、９ｂが露出するような貫通孔８ａ、８ｂが設けられ、上部電極層４及び薄膜誘電体膜３を被覆して形成される。
【００２８】
尚、外部端子９ａ、９ｂは、形状はバンプ状、箔状、板状、線状、ペースト状などがあり、特に限定されるものではなく、複数の形状を組み合わせても良い。また、その材質は、Ｐｂ、Ｓｎ、Ａｕ、Ｐｔ、Ｐｄ、Ａｌ、Ｎｉ、Ａｇ、Ｉｎ、Ｃｕ、Ｂｉ、ＳｂおよびＺｎなどがあり、導電性のものであれば良く、複数の材料を組み合わせても良い。
【００２９】
そして、本発明の薄膜コンデンサでは、図１に示した例では、上部電極層４の端部が、膜厚方向に段差が複数個設けられた段差部Ｘを有している。ここで、上部電極層４の端部とは、図２で示すように、上部電極層４の外形を決定する４辺部分の端部と、外部端子９ｂの形成領域となるように除去した領域の端部とをいう。
【００３０】
図２及び図３は、図１に示す薄膜コンデンサの上部電極層４において、上部電極層４が平面上に形成されたときの、上部電極層４のみを示している。図２は、上部電極層４の平面図であり、図３は、図２で示した破線Ｐ−Ｐ‘での断面構造図である。図３に示すように、上部電極層４の端部の段差部Ｘは、その電極層４の膜厚方向に、段差Ｓ１、Ｓ２、Ｓ３（総じて段差Ｓ）が設けられて構成されている。また、上部電極層４の端部に形成された段差部Ｘを構成する段差Ｓは、同一段差部Ｘにおいて、膜厚Ｔ１、Ｔ２、Ｔ３（総じて膜厚Ｔ）を有している。即ち、膜厚が異なる段差領域（平面視した時）Ｒ１、Ｒ２、Ｒ３（総じて領域Ｒ）が存在している。尚、図２、３において、段差Ｓ１は、領域Ｒ１部分であり、膜厚Ｔ１を有し、段差幅Ｌ２を有している。段差Ｓ２は、領域Ｒ２部分であり、膜厚Ｔ２を有し、段差幅Ｌ１を有している。また、段差Ｓ３は領域Ｒ３であり、その上面が上部電極層４の上面と同一平面となっており、支持基板１からの膜厚Ｔ３を有している。
【００３１】
そして、段差部Ｘの全体の膜厚は、上部電極層４の端部外周に向かうほど、領域Ｒ３から領域Ｒ２、領域Ｒ２から領域Ｒ１となるにつれて、膜厚が薄くなっている。すなわち、Ｔ１＜Ｔ２＜Ｔ３の順で膜厚が薄くなっている。
【００３２】
図２及び図３では、段差部は、３つの段差Ｓを有して、それぞれ膜厚がＴ１〜Ｔ３となっているが、図１や図２及び図３により制限されるものではない。
【００３３】
また、図１では、上部電極層４の端部の段差部Ｘについて記述したが、これに制限されるものではない。
【００３４】
図５には、他の実施例を示す薄膜コンデンサの断面図である。この実施例では、下部電極層１２に、その電極形成領域の外周部（端部）に段差部Ｙを形成している。尚、下部電極層１２の端部に形成した段差部Ｙは、２つの段差で構成されている。これは、下部電極層１２の膜厚が、一般に上部電極層１４の膜厚に比較して薄いためである。
【００３５】
これにより、上記に示したような上部電極層４や下部電極層１２のように、段差部Ｘ、Ｙを有する電極層上に、保護膜７や薄膜誘電体膜１３を形成しても、上部電極層４や下部電極層１２の段差部Ｘ、Ｙで、厚みが徐々に薄くなるため、この上部電極層４の端部と保護膜との間で発生する、また、下部電極層１２の端部と薄膜誘電体膜１３との間で発生する両者の熱膨張係数の差による応力が緩和され、薄膜誘電体膜３や保護層７にクラックが入ることや保護層７や薄膜誘電体膜１３が剥離したりすることを防ぐことができ、また、長期信頼性を確保することができる。また、低インピーダンスを示すために、上部電極層４や下部電極層１２に十分な膜厚を持たせることもでき、保護層７や薄膜誘電体膜３の段差被覆性向上のためや応力緩和のために上部電極層４や下部電極層１２の容量形成部での膜厚を薄くする必要もなくなる。
【００３６】
また、下部電極層１２または上部電極層４の膜厚Ｔは、その上部側に被着される薄膜誘電体膜１３若しくは保護層７の膜厚に対して、０．１以下（０を含まない）であることが望ましい。これにより、上述した段差被覆性や応力緩和の効果を高めることができ、更なる長期信頼性を確保することができる。
【００３７】
また、下部電極層１２または上部電極層４の段差Ｓ及び最も薄い膜厚Ｔ１との距離、すなわち、図２におけるＬ１、Ｌ２（総じて距離Ｌ）は、１０μｍ以上１００μｍ以下であることが望ましい。距離Ｌが１０μｍよりも小さい場合、段差被覆性や応力緩和の効果が小さく、十分な長期信頼性を確保することが困難になるためである。また、距離Ｌが１００μｍよりも大きくなると、膜厚が薄い領域、すなわち、図２中で示した、領域Ｒ１や領域Ｒ２の面積が大きくなるため、電極層の抵抗が大きくなり、低インピーダンスを確保することが困難になるためである。
【００３８】
上記のような薄膜コンデンサ３２は、図４に示すように、基体３０の表面に形成された表面電極３１ａ、３１ｂに、外部端子９ａ、９ｂを位置決めした後、リフロー処理することにより接合し、実装され、コンデンサ基板として用いることができる。
【００３９】
図１に示す薄膜コンデンサの場合には、例えば、外部端子９ａ、９ｂを半田ボールより構成する場合、公知の技術であるスクリーン印刷やボールマウンターを用いて、半田密着層６上に外部端子９ａ、９ｂを設けた後、リフロー処理することにより基体３０の表面電極３１ａ、３１ｂに接合され、実装される。
【００４０】
【実施例】
先ず、サファイアからなる支持基板上にＴｉＯ２からなる３０ｎｍの密着層を形成し、この密着層の上面に、６０ｎｍのＰｔを形成し、下部電極層とした。尚、下部電極層の形成はＤＣスパッタ法にて作製した。
【００４１】
フォトリソグラフィ技術を用いて、下部電極層をパターン加工した。加工された下部電極層に、ＲＦスパッタ法にて膜厚０．３μｍのＢａ０．５Ｓｒ０．５ＴｉＯ３からなる薄膜誘電体膜を形成した。その後フォトリソグラフィ技術を用いて、薄膜誘電体膜に貫通孔を形成した。
【００４２】
次に、薄膜誘電体膜の上面及び貫通孔の内面に、膜厚１００ｎｍのＡｕの形成と、フォトリソグラフィ技術を用いたパターン加工を繰り返して、段差数３、Ｓ＝１００ｎｍ、各段差及び上部電極形成領域外周部間の距離Ｌ＝３０μｍ、膜厚Ｔそれぞれ、Ｔ３＝３００ｎｍ、Ｔ２＝２００ｎｍ、Ｔ１＝１００ｎｍの３つの異なる膜厚を持つ上部電極層を得た。尚、上部電極層の形成はＤＣスパッタ法にて作製した。
【００４３】
次に、この上に、膜厚１．０μｍのＮｉからなる半田拡散防止層と、膜厚０．１ｕｍのＡｕからなる半田密着層を順次形成した。その後、フォトリソグラフィ技術を用いて、先ず、半田密着層を直径１００μｍの形状に加工し、その後半田拡散防止層を直径２００μｍの形状に加工した。
【００４４】
この後、ＣＶＤ法を用いて、厚さ１．５μｍのＳｉＯ２を形成し、Ａｕからなる半田密着層が露出するように、直径１２０μｍ、深さ１．５μｍの貫通孔を有する保護層を形成した。
【００４５】
この後、光感光性ＢＣＢを塗布し、露光、現像を行い、支持基板の導電体が形成された位置に、Ａｕからなる半田密着層が露出するように、直径８０μｍ、深さ２μｍの貫通孔を有する、樹脂層を形成した。
【００４６】
最後に、スクリーン印刷を用いて、貫通孔内の半田密着層の上に、Ｓｎが９６．５質量％、Ａｇが３．０質量％、Ｃｕが０．５質量％からなる鉛フリー半田ペーストを転写し、リフローを行い、半田バンプを形成し、図１に示したような薄膜コンデンサを得た。
【００４７】
得られた薄膜コンデンサの有効電極面積は１．８９ｍｍ２であり、周波数１ｋＨｚでの静電容量は約３３ｎＦであった。
【００４８】
また、ＳｉＯ２からなる保護層の膜厚に対する、上部電極層の段差Ｓ及び最も薄い膜厚Ｔ１の比率の上限値を求めるために下記のような比較の薄膜コンデンサを作製し、評価を行った。
【００４９】
また、上部電極層の最も厚い膜厚はＴ３＝３００ｎｍに統一し、１回毎の上部電極層の形成膜厚を変化させ、段階的に３０μｍずつ外周方向に大きいパターンで加工することによって、ＳｉＯ２からなる保護層の膜厚に対して、上部電極層の段差及び最も薄い膜厚の比率をのみを変更し、その他は上記と同様に作製した数種の薄膜コンデンサを作製した。尚、前記比較の薄膜コンデンサの、上部電極層の段差Ｓ及び最も薄い膜厚Ｔ１は、Ｓ＝Ｔ１＝１００ｎｍと均一にした。更に、図６に示すように、段差を持たない上部電極層を作製し、その他は上記と同様に作製した薄膜コンデンサを作製した。尚、前記上部電極層に段差の無い薄膜コンデンサにおいては、保護層の膜厚に対する上部電極層の膜厚を比較パラメータとして用いた（ＳｉＯ２保護層１．５μｍ、Ａｕ上部電極層０．３μｍ、比率０．２）。
【００５０】
以上のように作製したサンプルの、段差Ｓ、最も薄い膜厚Ｔ１、ＳｉＯ２膜厚、ＳｉＯ２膜厚に対する段差Ｓ及び最も薄い膜厚の比率（表１には「比率」と表現している）を表１にまとめる。
【００５１】
【表１】
2004327867.tif 000003
【００５２】
これらの薄膜コンデンサと、本発明の薄膜コンデンサを槽内温度８５℃、槽内相対湿度８５％Ｒ．Ｈ．の試験槽内にて、印加電圧２．５Ｖを連続負荷したときの絶縁抵抗値の時間変化を比較観測した。試験投入前の絶縁抵抗値を１として、図７に得られた絶縁抵抗値の時間変化率を示した。図７によると、試験時間が１０００時間に近づくにつれて、絶縁抵抗値が劣化しているのがわかる。
【００５３】
更に、ＳｉＯ２からなる保護層の膜厚に対する、上部電極層の、段差及び最も薄い膜厚の比率が大きくなるほど、絶縁抵抗値の劣化はひどく、前記比率が０．１を上回ると、試験時間１０００時間後には、試験前の絶縁抵抗値と比較して、１桁の劣化が見られた。これにより、ＳｉＯ２からなる保護層の膜厚に対する、上部電極層の段差及び最も薄い膜厚の比率は０．１以下が望ましいことがわかる。
【００５４】
また、上部電極層の、段差及び上部電極層形成領域の外周との距離の上限を求めるために、図１に示した薄膜コンデンサにおいて、下記に示すような比較の薄膜コンデンサを作製し、評価を行った。
【００５５】
上部電極層の最も厚い膜厚は３００ｎｍに統一し、１回毎の形成膜厚を１００ｎｍとして、３回形成し、段階的に外周方向にパターンを広げて上部電極層を加工するのだが、前記広がりを変化させることで、上部電極層の段差及び上部電極層形成領域の外周との距離Ｌ１及びＬ２を変更し、作製した数種の薄膜コンデンサを作製した。尚、距離Ｌ１とＬ２は同一とした。これらの薄膜コンデンサと、前記した本発明の薄膜コンデンサのインピーダンスの周波数特性を測定し、等価直列抵抗値を求めた。図８に得られた等価直列抵抗の変化率を示した。尚、上部電極層に段差を設けない、すなわち、Ｌ１＝Ｌ２＝０、すなわち、上部電極層の膜厚が均一に３００ｎｍからなる薄膜コンデンサの等価直列抵抗を基準とした。図８によれば、距離Ｌが大きくなるほど、すなわち、上部電極の膜厚が薄い領域が増加するほど、等価直列抵抗は大きくなる傾向にある。等価直列抵抗の上限値を１００ｍΩ付近とすると、距離Ｌの上限は約１００μｍであることがわかる。
【００５６】
また、上部電極層の、段差及び上部電極層形成領域の外周との距離の下限を求めるために、比較の薄膜コンデンサを作製し、評価を行った。尚、比較用薄膜コンデンサの形成方法は、前述した上部電極層の段差及び上部電極層形成領域の外周との距離の上限を求めるために作製した比較用薄膜コンデンサと同様であり、上部電極層の段差及び上部電極層形成領域の外周との距離Ｌ１及びＬ２は、Ｌ１＝Ｌ２＝０μｍ、５μｍ、１０μｍ、５０μｍ、１００μｍとした。
【００５７】
これらの薄膜コンデンサと、前記した本発明の薄膜コンデンサを槽内温度８５℃、槽内相対湿度８５％Ｒ．Ｈ．の試験槽内にて、印加電圧２．５Ｖを連続負荷したときの絶縁抵抗値の時間変化を比較観測した。試験投入前の絶縁抵抗値を１として、図９に得られた絶縁抵抗値の時間変化率を示した。試験時間が１０００時間に近づくにつれて、絶縁抵抗値が劣化しているのがわかる。更に、上部電極層の段差及び上部電極形成領域の外周との距離Ｌが短くなるほど、絶縁抵抗値の劣化はひどく、距離１０μｍを下回ると、試験時間１０００時間後には、試験前の絶縁抵抗値と比較して、１桁の劣化が見られた。これにより、上部電極層の、段差及び上部電極形成領域の外周との距離Ｌの下限値は１０μｍであることがわかる。
【００５８】
尚、上述の実験では、端部に段差部を有する上部電極層とその上部に形成された保護層との関係で説明したが、端部に段差部を有する下部電極層とその上部に形成された薄膜誘電体膜との関係においても同様の結果であることを確認した。
【００５９】
さらに、上述の実施例では、一方極性の電極層が下部電極層であり、他方極性の電極層が上部電極層であり、いずれかの電極層の端部に段差部を形成しているが、下部電極層及び上部電極層の両方にもその端部に段差部を形成しても構わない。
【００６０】
さらに、上述の薄膜コンデンサは、下部電極層と上部電極層とで薄膜誘電体膜を挟持した構造の薄膜コンデンサで説明したが、例えば、一方極性の電極層と他方極性の電極層とを平面的に配置して、この両電極層に跨ぐように薄膜誘電体膜を形成した薄膜コンデンサにおいて、各電極層の端部に段差部を形成しても構わない。この場合、１つの電極層の段差部には、薄膜誘電体膜が被着される端部と保護層が被着される端部の２つが存在するが、本発明の技術範囲を逸脱するものではない。
【００６１】
【発明の効果】
以上のように、本発明によれば、電極層がその端部で膜厚方向に複数の段差からなる段差部を有し、前記段差部の膜厚は、端部外周方向に向かうにつれて、膜厚が薄くなるため、前記電極層の端部において、前記電極層上に形成する薄膜誘電体膜または保護層の段差被覆性が改善され、また、電極層と薄膜誘電体膜若しくは保護層との間で発生する熱膨張係数の差による応力が緩和されるため、長期信頼性を改善することができる。また、容量形成部及び外部端子の形成領域では、電極層の膜厚を厚くすることができるため、低インピーダンス性を満足することができる。
【図面の簡単な説明】
【図１】本発明の薄膜コンデンサの一例の断面構造図である。
【図２】本発明の上部電極層側から平面図である。
【図３】図２における電極層の断面構造図である。
【図４】本発明の薄膜コンデンサを具備したコンデンサ基板の断面構造図である。
【図５】本発明の他の薄膜コンデンサの断面構造図である。
【図６】比較例の薄膜コンデンサの断面構造図である。
【図７】試験槽温度８５℃、槽内相対湿度８５％Ｒ．Ｈ．の試験環境における２．５Ｖ連続負荷したときの、初期値に対する絶縁抵抗値の時間変化を示した特性図である。
【図８】上部電極層が有する段差及び上部電極層形成領域の外周との距離Ｌを変更した場合の等価直列抵抗の変化を示した特性図である。
【図９】試験槽温度８５℃、槽内相対湿度８５％Ｒ．Ｈ．の試験環境における２．５Ｖ連続負荷したときの、初期値に対する絶縁抵抗値の時間変化を示した特性図である。
【符号の説明】
１・・・支持基板
２・・・下部電極層
３・・・薄膜誘電体膜
４・・・上部電極層
５ａ、５ｂ・・・半田拡散防止層
６・・・半田密着層
７・・・保護層
８ａ、８ｂ・・・貫通孔
９ａ、９ｂ・・・外部端子
段差部・・・Ｘ、Ｙ
【図１】
2004327867.tif 000004
【図２】
2004327867.tif 000005
【図３】
2004327867.tif 000006
【図４】
2004327867.tif 000007
【図５】
2004327867.tif 000008
【図６】
2004327867.tif 000009
【図７】
2004327867.tif 000010
【図８】
2004327867.tif 000011
【図９】
2004327867.tif 000012