(57)【要約】【課題】高品質かつ高信頼性の優れた単一横モードが安定して得られる高品質かつ高信頼性な面発光レーザを提供する。【解決手段】順次下記（イ）〜（ニ）の各工程を経て得られた各ディスク６を用いて、順次下記（１）〜（５）の各工程を経ることを特徴とする面発光レーザの製造方法。（イ）ＩｎＰ基板１の一主面に活性層３を作製して活性層部材となし、さらに基板４上に反射層５を形成して反射部材を作製する。（ロ）前記活性層部材と反射部材とを接合する。（ハ）活性層部材のＩｎＰ基板１を除去し、つづけて活性層３をメサ形状に加工して基板４上にディスク６を複数個配する。（ニ）基板４よりディスク６を取り除く。（１）基板７に凹部８を形成する。（２）凹部８に、各ディスク６を配置する。（３）各ディスク６に電極を形成する。（４）凹部８を配した面上に、基板９上に反射層１０を形成してなる他の反射部材を配置する。（５）他の反射部材の基板９を除去する。【選択図】図１
2004031514.tif 000002
【特許請求の範囲】
【請求項１】
順次下記（イ）〜（ニ）の各工程を経て得られた各活性層チップを用いて、順次下記（１）〜（５）の各工程を経ることを特徴とする面発光レーザの製造方法。
（イ）ＩｎＰ基板の一主面にＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ系半導体（０＜ｘ、０＜ｙ≦１）の多層膜からなる活性層を結晶成長法により作製して活性層部材となし、さらにＧａＡｓまたはＳｉからなる基板上に結晶成長法によってＧａＡｓ／ＡｌｚＧａ１−ｚＡｓ半導体（０＜Ｚ）からなる反射層を形成して反射部材を作製する。
（ロ）前記活性層部材と反射部材とを、それぞれの活性層と反射層とが対向するよう接合する。
（ハ）前記活性層部材のＩｎＰ基板を除去し、つづけて活性層をメサ形状に加工してＧａＡｓまたはＳｉからなる基板上に活性層チップを複数個配する。
（ニ）上記ＧａＡｓまたはＳｉからなる基板より各活性層チップを取り除く。
（１）ＧａＡｓまたはＳｉからなる基板の一面に凹部を形成する。
（２）一面に凹部を形成したＧａＡｓまたはＳｉからなる基板の該凹部に、各活性層チップを該活性層チップの反射層が凹部面に接するように配置する。
（３）各活性層チップに電極を形成する。
（４）凹部を配した面上に、ＧａＡｓまたはＳｉからなる基板上に結晶成長法によってＧａＡｓ／ＡｌｚＧａ１−ｚＡｓ半導体（０＜Ｚ）からなる反射層を形成してなる他の反射部材を配置する。
（５）他の反射部材の基板を除去する。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は光通信に用いられる半導体レーザに関し、とくに面発光レーザの製造方法に関するものである。
【０００２】
【従来の技術】
光通信に用いられる半導体レーザは、これまで基板の端面方向に出射する、いわゆる端面発光レーザが用いられてきた。
【０００３】
しかしながら、かかる端面発光レーザによれば、構造上の問題から動作検査を、その作製後にしか行うことができず、生産性に劣るという欠点がある。
【０００４】
すなわち、基板を分断（ヘキカイ）して端面と成し、その面より光照射させるが、基板を分断したことで、各チップを個別に取り扱う必要があり、そのためにウェハ状態で検査するものと比較して、検査工程に相当な時間を要する。
【０００５】
このような課題を解消すべく、近年、基板表面に対し垂直方向に光を出射する、いわゆる面発光レーザの開発が盛んに行われている。
【０００６】
この面発光レーザは、ウェハー状態での検査が可能になることで、検査コストを大幅に低減することができる。
【０００７】
すなわち、プローバーのステージにウェハをセットして、プローブの針を素子の電極にあてながら電気光学測定をおこなうことで、一度、位置合わせをおこなうだけで、その後、自動的にすべての試料の検査をおこなうことができ、さらに幾つもの試料を同時に評価することもでき、その結果、大幅に所要時間が短縮できる。
【０００８】
また、温度変化に対する特性の変動が小さく、これにより、素子の温度を一定に保つ必要がなくなり、その結果、大幅な低電力化となる。さらに高速なスイッチングができることで、光通信の大容量化という点で有望な素子である。
【０００９】
そして、このような面発光レーザ、とくに光通信分野にて用いられる面発光レーザを製造するためには、異種半導体を一体化した構造を得る必要があり、そのために、別々の半導体基板を用意し、それぞれの基板上に反射層と活性層を結晶成長させ、その後、双方の基板を、反射層と活性層を接合するように貼り合せる製造技術が提案されている。
【００１０】
【発明が解決しようとする課題】
異種の基板同士を貼り合せようとした場合、それぞれの基板の線膨張係数が異なることから、高温処理後に基板が反り、結晶にダメージを与えるという問題があった。とくにＩｎＰ基板上に薄膜結晶成長されたＩｎＧａＡｓＰ系の活性層にて、そのダメージが発生していた。
【００１１】
このＩｎＧａＡｓＰ系の活性層によれば、その結晶自体機械的強度が小さく、これによって応力が加わることで、ダメージが活性層に生じ、その結果、発光素子にて最も重要な要求特性である発光効率が低下していた。
【００１２】
しかも、密着強度が劣化することにあり、それによって膜が剥れるという課題もあった。
【００１３】
また、面発光レーザによれば、その発光部の面積は、通常φ２〜６μｍ程度であることから、それに適したメサ構造の径は３０μｍ程度になる。他方、面発光レーザチップは、素子ごとに分断した後のハンドリングに適合させるべく、通常、３００μｍ角程度の大きさを有している。
【００１４】
すなわち、基板全面に結晶成長せせるが、その結晶成長膜のうち、実際に使用する部分は１％にも満たなないことで、ウェハ当りのチップの取り数が少なくなり、その結果、製造コストが高くなっていた。
【００１５】
この問題は、ＩｎＰ基板そのものが高価であるばかりでなく、その上に結晶成長させたＩｎＧａＡｓＰ系の活性層においては、４元系の組成制御および活性層に含まれる量子井戸構造の膜厚の制御に高い厳密性が要求され、これにより、その結晶成長された活性層の使用効率が素子の価格に大きく依存している。
【００１６】
さらに、単一横モードを得るために、メサ形状の横方向からＡｌＧａＡｓ層を選択酸化し、電流を狭窄しているが、このような酸化法では組成の揺らぎ、膜厚によって酸化速度が異なり、これにより、面内で均一よく、さらに再現よく作製することがむずかしいという課題があった。
【００１７】
【課題を解決するための手段】
本発明の面発光レーザの製造方法は、順次下記（イ）〜（ニ）の各工程を経て得られた各活性層チップを用いて、順次下記（１）〜（５）の各工程を経ることを特徴とする。
【００１８】
（イ）ＩｎＰ基板の一主面にＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ系半導体（０＜ｘ、０＜ｙ≦１）の多層膜からなる活性層を結晶成長法により作製して活性層部材となし、さらにＧａＡｓまたはＳｉからなる基板上に結晶成長法によってＧａＡｓ／ＡｌｚＧａ１−ｚＡｓ半導体（０＜Ｚ）からなる反射層を形成して反射部材を作製する。
【００１９】
（ロ）前記活性層部材と反射部材とを、それぞれの活性層と反射層とが対向するよう接合する。
【００２０】
（ハ）前記活性層部材のＩｎＰ基板を除去し、つづけて活性層をメサ形状に加工してＧａＡｓまたはＳｉからなる基板上に活性層チップを複数個配する。
【００２１】
（ニ）上記ＧａＡｓまたはＳｉからなる基板より各活性層チップを取り除く。
【００２２】
（１）ＧａＡｓまたはＳｉからなる基板の一面に凹部を形成する。
【００２３】
（２）一面に凹部を形成したＧａＡｓまたはＳｉからなる基板の該凹部に、各活性層チップを該活性層チップの反射層が凹部面に接するように配置する。
【００２４】
（３）各活性層チップに電極を形成する。
【００２５】
（４）凹部を配した面上に、ＧａＡｓまたはＳｉからなる基板上に結晶成長法によってＧａＡｓ／ＡｌｚＧａ１−ｚＡｓ半導体（０＜Ｚ）からなる反射層を形成してなる他の反射部材を配置する。
【００２６】
（５）他の反射部材の基板を除去する。
【００２７】
本発明の面発光レーザの製造方法によれば、上記構成のように線膨張係数が大きく異なる２種類の基板を用いるにしても、一方は基板にて、他方はチップ状に加工し、これら各チップを基板上に配置したことで、歪み量を大幅に低減し、これにより、活性層に対するダメージを無くし、良好な光電気特性が得られる。
【００２８】
また、歪み量が低減したことで、電流狭窄層を基板の貼り合せ前に形成することができ、これにより、優れた単一横モードが安定して得られる。
【００２９】
しかも、材料的にも作製上においても、高価なＩｎＰ基板上の活性層をブロック状に加工することで、ウェハ当りの取り数を約２桁増加させることができ、その結果、製造コストが低減され、低コストな面発光レーザが得られる。
【００３０】
【発明の実施の形態】
以下、本発明の面発光レーザの製造方法を、図面を用いて述べる。
【００３１】
（活性層チップの作製）
はじめに活性層チップの作製方法を述べる。
図１は活性層チップの製造工程図（フローチャート）であり、順次各工程（イ）〜（ニ）を経る。
【００３２】
工程（イ）：
単結晶のＩｎＰ半導体基板１上に、エッチングストッパ層としてＩｎＧａＡｓ層２を結晶成長にて形成し、続いてＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ系半導体（０＜ｘ、０＜ｙ≦１）の多層膜からなる活性層３を結晶成長し、さらにこの活性層３の上にもエッチングストッパ層であるＩｎＧａＡｓ層２を結晶成長にて形成し、これによって、前記活性層部材となす。
【００３３】
活性層３には薄膜のＩｎＧａＡｓＰ層と他のＩｎＧａＡｓＰ層とからなる超格子構造からなり、一方の層が他方の層に対しバンドギャップを小さくした量子井戸層となり、別の他方が障壁層となる。
【００３４】
かかる多重量子井戸構造の周期は８．５周期（量子井戸が８つ）であって、井戸層のＩｎＧａＡｓＰ層の膜厚は、たとえば８ｎｍであり、障壁層のＩｎＧａＡｓＰ層の膜厚は１０ｎｍである。上記の活性層およびクラッド層にはドーピングを行わず、半絶縁性の結晶である。
【００３５】
本例によれば、多重量子井戸構造の周期数を８．５としたが、好適には３．５周期から１０．５周期がよい。
【００３６】
３．５周期未満の場合には、活性層内でのキャリアの再結合確率が減少し、発光強度が低下する傾向になる。さらに１０．５周期を超える場合には、活性層の膜厚が大きくなる傾向にあり、これにより、駆動電圧が上昇し、発熱のために結晶性が劣化するといった不具合が生じやすい。
【００３７】
ＩｎＧａＡｓ層２には、Ｚｎをたとえば５×１０１８／ｃｍ３の濃度でドーピングし、ｐ型の電動特性を示す。
【００３８】
エチングストッパ層とは、あるエッチング溶液に対するエッチング速度を、ＩｎＰ基板に対するエッチング速度に比べて何桁も小さくするようにした層構造である。
【００３９】
このエッチングストッパ層は、後工程ではｐ側の電極とのコンタクト層としての働きも兼ね備えている。
【００４０】
一方、Ｓｉからなる基板４上に結晶成長法によってＧａＡｓ／ＡｌｚＧａ１−ｚＡｓ半導体（０＜Ｚ）からなる反射層５を形成して反射部材を作製する。
【００４１】
この反射層５は、周期的なＧａＡｓ層／ＡｌＧａＡｓ層からなる多層膜反射ミラー構造（高反射構造）を結晶成長により形成したものであって、ＧａＡｓ層／ＡｌＧａＡｓ層の組合せを３０周期にて成長させた。
【００４２】
この高反射構造のＧａＡｓ層には、Ｓｉをたとえば２×１０１８／ｃｍ３の濃度でドーピングし、これにより、ｎ型の電気伝導性を示す。
【００４３】
工程（ロ）：
前記活性層部材と反射部材とを、それぞれの活性層３と反射層５とが対向するよう接合する。
【００４４】
この接合によれば、接合面に対し垂直方向に加圧しながら、オーブンなどを用いて加熱することで、貼り合せ構造となる。
【００４５】
活性層３とｎ型の高反射層５の表面を硫酸系溶液で洗浄し、そして、大気中で重ね合わせ、その後、オーブンなどを用いて、たとえば５５０℃の水素雰囲気中で６０分間保持し、これによってその界面を接合することで基板同士の貼り合わせをおこなった。
【００４６】
このような貼り合わせは４００℃以上にて行うと、電気的に良好な導通が得られるという点で好ましい。また、６００℃以上の高温になると、基板間の線膨張係数の差に起因し、室温まで冷却した時点で基板が反ることから、６００℃未満にて行うとよい。また、このような加熱工程において、５０ｇ／ｃｍ２〜５００ｇ／ｃｍ２の圧力で加圧することで、基板の剥れが防止できる。
【００４７】
そして、かかる貼り合わせ基板によれば、図４のようなエネルギーバンド構造を有しており、同図から明らかなとおり、活性層側と反射構造が物理的に接合している界面は、電気的に良好な接合が得られる。
【００４８】
工程（ハ）：
活性層部材のＩｎＰ半導体基板１を除去し、つづけて活性層３をメサ形状に加工し、ＧａＡｓまたはＳｉからなる基板４上に活性層チップを複数個配した構造にする。
【００４９】
活性層３をメサエッチングするに際し、エッチングストッパ層２も同じ形状にエッチングした。
【００５０】
このようなエッチングに用いるエッチャントは、活性層をエッチングするために、塩酸系（ＨＣｌ＋Ｈ２Ｏ）を、エッチングストッパ層をエッチングするに、硫酸系（Ｈ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ２Ｏ）を用いるとよい。
【００５１】
工程（ニ）：
つぎにＳｉからなる基板４を数十μｍの厚みになるまで裏面を研磨し、さらに化学的にウェットエッチングによって基板を完全に除去し、これにより、多くの活性層チップを得る。各チップは、たとえば直径が３０μｍ程度であり、厚みは１μｍ程度の円盤状（ディスク状）である。以下、このような活性層チップをディスク６と呼ぶ。
【００５２】
上記の研磨は、スラリー入りの溶液を用いて物理的にエッチングすればよい。また、上記の化学的ウェットエッチングについては、そのエッチング溶液として塩酸系（ＨＣｌ＋Ｈ２Ｏ）を用いるとよい。
【００５３】
以上のとおり、順次（イ）〜（ニ）の各工程を経て得られた各ディスク６を用いて、順次下記（１）〜（５）の各工程を経る。
【００５４】
（面発光レーザの製造方法）
各ディスク６を用いて、図２と図３に示すごとく、順次下記（１）〜（５）の各工程を経る。
【００５５】
工程（１）：
Ｓｉからなる基板７の一面に凹部８を形成する。
かかる窪み加工によれば、この凹部８は、中空円板状であって、直径が３５μｍ程度であり、深さが２μｍ程度である。
【００５６】
このような窪み加工は、フォトリソ工程によってレジストをパターニングし、その後にエッチング加工する工程である。
【００５７】
そして、このような凹部８の内部に下部電極を形成した。この電極の構造は、基板側から順次Ｃｒ層（厚み１０ｎｍ）／Ａｕ層（厚み３００ｎｍ）／ＡｕＧｅ層（厚み１００ｎｍ）の３層構造とした。
【００５８】
Ｃｒ層は基板７との機械的強度を高くするために形成し、Ａｕ層は電気的な抵抗を下げるための層であり、ＡｕＧｅ層は、この上に配置されるディスク６のＧａＡｓ層との電気的な導通を良好にするためのものである。
【００５９】
工程（２）：
本工程により凹部８にディスク６を配置する。この場合、凹部８にディスク６を、そのディスク６の反射層が凹部面に接するように配置する。
【００６０】
この工程をさらに詳しく説明すると、ディスク６を含んだ溶液中に、前工程にて得られた窪み加工を行った基板を入れ、そして、このような溶液を攪拌する。この攪拌には攪拌器または超音波を用いるとよく、たとえば、攪拌器として、マグネット棒をモーターで回す構造にした場合には、溶液内に放り込まれた金属棒も回転させるとよい。
【００６１】
このような攪拌を通して、しばらくして窪み（凹部８）内にディスク６がはめ込まれる。
【００６２】
凹部８の直径はディスク６より１〜１０μｍ程度大きくすると、ディスク４がはまり込み易くなり、さらにはまり込んだものが抜けにくくなるという点でよい。
【００６３】
また、後工程において、他の反射部材をディスク４上に貼り合せるという点で、凹部８の深さをディスク６の厚み（０．６〜３μｍ）に比べて小さくするとよい。
【００６４】
そして、反射層５が基板側になるように配置し、たとえば４５０℃にて１０分間の熱処理をすることで、ディスク８が下部電極に貼り合わされる。
【００６５】
工程（３）：
活性層チップであるディスク６に電極を形成する。
【００６６】
この工程をさらに詳しく述べると、ＳｉＮからなる絶縁膜（膜厚２００ｎｍ）を成膜し、次にかかる構成のディスク６に対し、その上部を円形（直径４μｍ程度）に開口する。そして、ディスク６上の開口部とその周辺にｐ型のアモルファスシリコン層を成膜し、このように活性層３のＩｎＧａＡｓＰ層上にｐ型のアモルファスシリコン層を成膜したことで、電気伝導性が優れ、また、駆動時に発熱などがなくなる。
【００６７】
すなわち、ディスク６の裏面（基板７の凹部８側）とディスク６の表面は電気的に逆の極性にする必要があるが、これら双方の面は同極性になり、凹部８付きの基板の表面に電極を直接つけることができなくなることで、一旦凹部８付き基板７の表面をＳｉＮからなる絶縁膜で覆うとよい。その際、ディスク４の上面にも絶縁膜が成膜され、電極がディスク４と接触することから、ディスク４の上面のみを円形に開口させる。
【００６８】
この時、直径４μｍ程度の円形に開口させる理由は、電流の通り道を狭窄するためである。このように狭窄させることで発光が一点になり、その結果、単一横モードの発光が得られる。かかる径４μｍの開口部に対し、電極を形成すると電流が注入できるが、その反面、電極が発光を遮光することから、電極を４μｍの開口部のさらに外側につけるとよい。よって、光を遮蔽しないで、電流を流すことができるアモルファスシリコン層を形成するとよい。
【００６９】
このようなアモルファスシリコン層上のリング形状の電極によれば、その内側開口部の径を５μｍというように絶縁膜の開口径より若干大きくするとよく、そして、かかる電極構造はアモルファスシリコン層上に、たとえば順次Ａｌ層（１０ｎｍ）／Ｔｉ層（１００ｎｍ）／Ａｕ層（３００ｎｍ）にすればよい。
【００７０】
上記Ａｌ層はアモルファスシリコン層との電気的な導通を良好にするためのものであり、Ｔｉ層はＡｕ層内にＡｌが拡散することを防ぐためのものである。Ａｕ層は電極の電気的抵抗を下げるためのものである。
【００７１】
その他、本工程にて形成する電極によれば、ｐ型のＧａＡｓ系半導体とオーミックな接合をとる構造にした場合、Ｚｎ／Ａｕの２層構造にするとよい。その他に、Ｃｒ／Ａｕ，Ｍｎ／ＡｕやＣｒ／ＡｕＧｅ／Ｃｒ／Ａｕでもよい。また、ｎ型のＧａＡｓ構造の場合には、ＡｕＧｅ／Ｎｉ／Ａｕを用いればよい。
【００７２】
上記構成によれば、駆動時にて、リング電極から流された電流が絶縁膜の開口部を通過して活性層に注入され、発光に寄与する。そして、絶縁膜の開口部直下で発光が起こり、外部への出射の際にリング電極で遮蔽されることがないため、高い外部量子効率が得られる。
【００７３】
工程（４）：
凹部８を配した面上に、Ｓｉからなる基板９上に結晶成長法によってＧａＡｓ／ＡｌｚＧａ１−ｚＡｓ半導体（０＜Ｚ）からなる反射層１０を形成してなる他の反射部材を配置する。
【００７４】
工程（イ）にて用いたミラー構造は３０周期のＧａＡｓ層／ＡｌＧａＡｓ層（高反射ミラー）であるが、これに対し本工程によれば、２０周期のＧａＡｓ層／ＡｌＧａＡｓ層（低反射ミラー）を成長させた。このような積層構造にして、一方のミラー反射率を他方のミラー反射率に比べて高くしたことで、内部で発生したレーザ光を、反射率の低い側（低反射ミラー）から出射させる。
【００７５】
かかる低反射構造によれば、Ｚｎを２×１０１８／ｃｍ３の濃度でドーピングし、これによってＰ型の電気伝導性を示す。
【００７６】
本工程による貼り合せによれば、たとえば５５０℃の熱処理により行ったが、その他のＡｕＳｎ半田などを用いてもよく、これにより、より低温で貼り合わせを行うことができる。
【００７７】
工程（５）：
他の反射部材の基板９を除去する。
これには、たとえば研磨したり、さらには化学的にウェットエッチングによって除去する。
【００７８】
以上の（１）〜（５）は、面発光レーザの製造方法の基本工程であるが、さらには、基板７の裏面に電極（図示せず）を設ける。
【００７９】
このような裏面電極はＳｉ基板と良好な電気的接続ができるＡｌ層を被着するとよい。
【００８０】
かくして本発明の面発光レーザの製造方法によれば、各工程（イ）〜（ニ）によってディスク６を作製し、さらに順次各工程（１）〜（５）を経ることで、基板の歪み量を大幅に低減して、活性層に対するダメージを無くし、良好な光電気特性が得られ、さらに材料的にも作製上においても、高価なＩｎＰ基板上の活性層をブロック状に加工することで、ウェハ当りの取り数を増加させ、これによって製造コストが低減され、低コストな面発光レーザが得られる。
【００８１】
また、本発明の製法により得られた面発光レーザによれば、基板の歪み量が低減したことで、電流狭窄層を基板の貼り合せ前に形成することができ、これにより、優れた単一横モードが安定して得られる。
【００８２】
なお、本発明は上記実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更や改良等はなんら差し支えない。
【００８３】
たとえば、反射部材としてＳｉからなる基板上に結晶成長法によってＧａＡｓ／ＡｌｚＧａ１−ｚＡｓ半導体（０＜Ｚ）からなる反射層を作製したが、これに代えてＧａＡｓからなる基板上に結晶成長法によってＧａＡｓ／ＡｌｚＧａ１−ｚＡｓ半導体（０＜Ｚ）からなる反射層を作製した反射部材でもよい。
【００８４】
【発明の効果】
以上のとおり、本発明の面発光レーザの製造方法によれば、線膨張係数が大きく異なる２種類の基板を用いるにしても、一方は基板にて、他方はチップ状に加工し、これら各チップを基板上に配置したことで、歪み量を大幅に低減し、これにより、活性層に対するダメージを無くし、良好な光電気特性が得られ、しかも、歪み量が低減したことで、電流狭窄層を基板の貼り合せ前に形成することができ、その結果、高品質かつ高信頼性の優れた単一横モードが安定して得られる高品質かつ高信頼性な面発光レーザが得られた。
【００８５】
また、本発明の製造方法においては、ウェハ当りの取り数を増加させたことで、製造コストが低減され、これによって低コストな面発光レーザが提供できた。
【図面の簡単な説明】
【図１】
（イ）〜（ニ）は活性層チップの製造工程を示すフローチャートである。
【図２】
（１）〜（２）は面発光レーザの製造工程を示すフローチャートである。
【図３】
（３）〜（５）は面発光レーザの製造工程を示すフローチャートである。
【図４】
活性層とその周辺の層のエネルギーバンド構造を示す説明図である。
【符号の説明】
１・・・ＩｎＰ半導体基板
２・・・ＩｎＧａＡｓ層
３・・・活性層
４、７、９・・・Ｓｉ基板
５、１０・・・反射層
６・・・ディスク
８・・・凹部
【図１】
2004031514.tif 000003
【図２】
2004031514.tif 000004
【図３】
2004031514.tif 000005
【図４】
2004031514.tif 000006