(57)【要約】【課題】動作信頼性が高く、生産性の高い、光ピックアップを有する光記録再生装置を提供する。【解決手段】スピンドルモータ３で回転駆動される光ディスク２に対向して固定光学系６及び可動光学系７を備えた光ピックアップ４と、ＬＤ駆動回路系１４、再生回路系１２、サーボ回路系１３、システム制御系１５、ＳＣＳＩ  Ｉ／Ｆ１６を備えた制御基板５とを有し、この制御基板５には記憶手段としてのＰＲＯＭ１７を有し、外部の制御基板評価装置をＳＣＳＩ  Ｉ／Ｆ１６に接続することにより、各回路系のバラツキ等を補正する補正値等をＰＲＯＭ１７に書き込み、光記録再生装置１の起動時に読み出して補正を行うことにより制御基板５の各回路系のバラツキ等を、手動調整を行うことなく解消できるようにしている。【選択図】図１
2004327037.tif 000002
【特許請求の範囲】
【請求項１】
光源としての半導体レーザ、レーザ光を記録媒体に照射し光信号を検出するための光学系、前記光信号を電気信号に変換する変換部が設けられた光ピックアップと、
半導体レーザを駆動する半導体レーザ駆動回路系、再生信号を得る処理を行う再生回路系、システムの制御を行うシステム制御系及び外部装置とのインターフェース部が設けられた制御基板と、
を備え、光学的に記録及び再生を行う光記録再生装置において、
前記制御基板上に基板個々の前記回路系の特性情報または前記回路系の特性を補正する補正値を記録する記憶手段と、
前記記憶手段の情報に基づき前記各回路系の特性を補正する補正手段と、
を備えたことを特徴とする光記録再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光記録再生装置に関し、詳しくは、光ピックアップを有する光記録再生装置に関する。
【背景技術】
【０００２】
半導体レーザを駆動してそのレーザ光を記録媒体に照射する事により記録媒体の情報を再生・記録・消去する光記録再生装置における光ピックアップは、半導体レーザを始めとする光学系装置や検出した光信号を電気（電流）に変換するＰＩＮダイオード素子などにより構成されている。
【０００３】
しかし、前記半導体レーザを始めとする光学系装置や検出した光信号を電気（電流）変換するＰＩＮダイオード素子はそれぞれ単体ごとの効率や感度のバラツキを持っている。
【０００４】
従来の光記録再生装置は、これらバラツキを半導体レーザ駆動回路や光検出回路もしくは再生系回路・サーボ系回路上に設けられたトリマ抵抗等により前記バラツキの補正を行って来た。しかし、この様な方法の場合、光記録再生装置の生産工程上、個別の調整装置等が必要となり非常に大きな手間がかかり、生産効率が極めて低い。
【０００５】
この様な問題点を解決するものとして、特開平４−２５８８２０号公報の第１の従来例では、光ピックアップ上に記憶装置を設け、あらかじめ前記記憶装置に光学ヘッド（光ピックアップ）の出射光量と半導体レーザ駆動電流値や前記出射光量と半導体レーザ駆動電流の関係を表す係数値を記憶しておきこれら値を基に半導体レーザ駆動回路の指示値を決定する方式のものが提案されている。
【０００６】
しかし、実際の半導体レーザ駆動回路系は、半導体レーザの出射パワーをモニタするＰＩＮダイオードの出力値に応じて半導体レーザ駆動電流値を決定するＡＰＣ（Ａｕｔｏ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）回路により構成されているのが一般的である。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このような回路構成の場合、前記方式の様な光学ヘッド（光ピックアップ）の出射光量と半導体レーザ駆動電流値や前記出射光量と半導体レーザ駆動電流の関係（半導体レーザ駆動電流／（Ｉ／Ｏ）効率）のみでは、半導体レーザのＩ／Ｏ効率バラツキ，ＰＩＮダイオードの感度バラツキ，ＰＩＮダイオード前段光学系の効率のバラツキなどが残留する為、所望の半導体レーザ出射パワーを得ることは出来ない。
【０００８】
また、この他にも、再生系信号用のＰＩＮダイオードの感度バラツキや前記ＰＩＮダイオード前段の光学系のバラツキやサーボ信号検出用ＰＩＮダイオードの感度バラツキや前記ＰＩＮダイオード前段の光学系の効率のバラツキ等が存在し、光記録再生装置の信頼性の高い動作を確保するためには出来るだけ多くのバラツキを補正する必要がある。
【０００９】
しかし、それぞれの前記バラツキを知るためには光ピックアップを個別に測定する必要があり、これらバラツキに関する情報を外部より光ピックアップ個々に記録または補正する必要がある。
【００１０】
またこの他に特開平５−１８９７６５号公報の第２の従来例の様な方式も提案されている。この第２の従来例は、第１の従来例と同様に半導体レーザ出射パワーと半導体レーザ駆動電流の効率を補正するのみであり、かつ光ピックアップのみの単体バラツキを認識する手段を持たないため前記バラツキを補正することは出来ない。
【００１１】
また光記録再生装置では、前記光ピックアップ単体のバラツキの他に前記半導体レーザ駆動回路や再生系回路・サーボ系回路にも個々の特性バラツキ（誤差）を含んでいるためこれら回路誤差も補正することが望まれる。上記２つの従来例では、これら回路誤差を補正する機能はない。
【００１２】
本発明は上述した点に鑑みてなされたもので、光ピックアップを有する光記録再生装置において、複数の回路系、例えば半導体レーザ駆動回路系、再生回路系、システム制御系等における回路のバラツキを精度良く容易に補正することができ、動作信頼性が高く、生産性の高い光記録再生装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の光記録再生装置は、光源としての半導体レーザ、レーザ光を記録媒体に照射し光信号を検出するための光学系、前記光信号を電気信号に変換する変換部が設けられた光ピックアップと、半導体レーザを駆動する半導体レーザ駆動回路系、再生信号を得る処理を行う再生回路系、システムの制御を行うシステム制御系及び外部装置とのインターフェース部が設けられた制御基板と、を備え、光学的に記録及び再生を行う光記録再生装置において、前記制御基板上に基板個々の前記回路系の特性情報または前記回路系の特性を補正する補正値を記録する記憶手段と、前記記憶手段の情報に基づき前記各回路系の特性を補正する補正手段と、を備えたことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、光ピックアップを有する光記録再生装置において、光ピックアップを有する光記録再生装置において、複数の回路系、例えば半導体レーザ駆動回路系、再生回路系、システム制御系等における回路のバラツキを精度良く容易に補正することができ、動作信頼性が高く、生産性の高い光記録再生装置を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施の形態を説明する。
【００１６】
（第１実施形態）
図１及び図２は本発明の第１実施形態に係り、図１は本発明の第１実施形態の光記録再生装置の全体構成を示し、図２は具体的な補正機能を説明する１例のディジタル・アナログ（Ｄ／Ａ）及びアナログ・ディジタル（Ａ／Ｄ）変換回路等の基準電圧生成回路の構成を示す。
【００１７】
図１に示すように本発明の第１実施形態の光記録再生装置１は光学的な記録媒体としての光ディスク２を回転駆動するスピンドルモータ３と、この光ディスク２に対向して配置されレーザ光の照射により記録及び再生等を行う光ピックアップ４と、この光ピックアップ４と接続され、レーザ光の駆動系、再生信号の処理系、サーボ処理系等を備えた制御基板５とから構成される。
【００１８】
光ピックアップ４は光源を内蔵し、固定された固定光学系或いは固定ピックアップ部（以下、ＦＰＵと略記）６と、このＦＰＵ６の光軸上で、光ディスク２の半径方向に移動自在に配置される可動光学系或いは可動ピックアップ部（以下、ＭＰＵと略記）７と、このＭＰＵ７を光ディスク２の半径方向に移動するボイスコイルモータ（以下、ＶＣＭと略記）８とから構成される。
【００１９】
ＦＰＵ６は光源としての半導体レーザ（以下、ＬＤと略記）９を内蔵し、このＬＤ９のレーザ光はビームスプリッタ等の光学系を介して光軸上で対向するＭＰＵ７側に進行し、ＭＰＵ７内のミラー等で光ディスク２の面に垂直な方向に光路が変更された後、ＭＰＵ７の出射端に設けた対物レンズ１０を介してレーザ光を光ディスク２の記録面の図示しないトラックに集光照射する。
【００２０】
このＦＰＵ６は図示しないフォーカスアクチュエータおよびトラックアクチュエータを内蔵し、これらにサーボ信号を印加して対物レンズ１０を距離方向（光ディスク２の面に垂直な方向）及びトラックを横断する方向（光ディスク２の半径方向）に可動制御することにより、光ディスク２上に形成される光スポットのサイズが最小となるフォーカス状態及び光スポットをトラックの中央に位置決め設定するトラッキング状態に設定できるようにしている。
【００２１】
光ディスク２で反射された光は対物レンズ１０により集光され、往路とは逆の光路をたどり、光軸上に対向するＦＰＵ６側に戻り、内部のビームスプリッタ等を経て光検出器で検出される。  
この光検出器により検出された光信号は電気信号に変換され、ヘッドアンプ回路１１で増幅された後、制御基板５の再生回路系１２とサーボ回路系１３に検出された信号を伝送する。
【００２２】
再生回路系１２はヘッドアンプ回路１１から伝送された信号を２値化等して再生信号を生成する信号処理を行う。また、サーボ回路系１３はヘッドアンプ回路１１から伝送された信号からフォーカス及びトラッキングのサーボ信号を生成し、ＭＰＵ７内部に配置されたフォーカスアクチュエータおよびトラックアクチュエータを制御すると共に、ＶＣＭ８も制御する。ＶＣＭ８もトラッキング用のサーボ信号で制御することにより、偏心がある場合にもトラッキング範囲を広くできる。  
また、制御基板５にはＬＤ９を駆動するＬＤ駆動回路系１４が設けられ、ＬＤ駆動回路系１４は再生、記録、消去の各時に再生動作用、記録動作用、消去動作用の各駆動電流をＬＤ９に供給する。
【００２３】
制御基板１５は再生回路系１２、サーボ回路系１３、ＬＤ駆動回路系１４等のシステム全体（装置全体）を制御し、ＣＰＵ等を内蔵したシステム制御系１５を有する。
【００２４】
また、この制御基板１５にはシステム制御系１５とホストコンピュータ等の外部装置との情報の伝送を可能とするＳＣＳＩインターフェース（以下、ＳＣＳＩ  Ｉ／Ｆと略記）１６と、前記ＬＤ駆動回路系１４、再生回路系１２、サーボ回路系１３およびシステム制御系１５の回路誤差を記憶（或いは記録）するメモリ素子として例えばプログラマブルＲＯＭ（ＰＲＯＭと略記）１７とが設けてある。
【００２５】
なお、前記スピンドルモータ３は制御基板５内部の図示しない駆動回路よりシステム制御系１５の制御の基で駆動される。  
また、光ピックアップ４と制御基板５は分離可能であり、光ピックアップ４及び制御基板５には図示しない評価装置が各々別個に接続可能である。
【００２６】
この第１実施形態では制御基板１５に、ＬＤ駆動回路系１４、再生回路系１２、サーボ回路系１３及びシステム制御系１５の各回路誤差を記録するＰＲＯＭ１７を設け、予め外部の評価装置を接続して各回路系等の各回路誤差の補正値などをＰＲＯＭ１７に記憶し（書き込み）、光記録再生装置１の起動時にシステム制御系１５（のＣＰＵ）はＰＲＯＭ１７に書き込まれた補正値等の情報を読み出し、ＣＰＵは各回路系がバラツキ等のない状態に補正する自動補正機構を備えた構成にしていることが特徴となっている。
【００２７】
まず、図１を用いて本実施形態の基本動作を説明する。図１における制御基板５単体評価時に、図示しない制御基板評価装置により、制御基板５上の各回路系の所定の測定点に於ける測定を行う。  
ここで、前記システム制御系１５内部の演算回路（以下、ＣＰＵ）が前記評価装置の測定値より、各回路系の誤差を補正するための補正値の演算機能を設けている場合には、前記制御基板評価装置の測定値をＳＣＳＩ  Ｉ／Ｆ１６を介してシステム制御系１５よりＰＲＯＭ１７へ記録する。
【００２８】
また、前記ＣＰＵ等の演算回路が上述の様な演算機能を備えていない場合には、これら演算を前記制御基板評価装置或るいは制御基板評価装置付属のホストコンピュータにより補正値の演算を行い、補正値を制御基板評価装置はＳＣＳＩ  Ｉ／Ｆ１６を介してシステム制御系１５に送り、このシステム制御系１５を介してＰＲＯＭ１７へ記録する。
【００２９】
これら回路バラツキ誤差等の情報が記憶された記憶手段を制御基板５に設けた光記録再生装置１は、常に装置起動時にＰＲＯＭ１７の情報をシステム制御系１５は参照し各回路調整機能を用いて前記バラツキ誤差それぞれ補正した指示値を出力する。
【００３０】
これによって、本実施形態における光記録再生装置１は常に制御基板５単体バラツキ誤差が補正された状態で動作を行うため、手動による手間のかかる調整を行うことを不要にして、回路誤差のない信頼性を高い動作を行うことが可能となる。
【００３１】
次に図２を用いて具体的な補正動作を説明する。図２は、制御基板５上に配置されたディジタル・アナログ（Ｄ／Ａ）及びアナログ・ディジタル（Ａ／Ｄ）変換回路等の基準電圧生成回路２０である。  
まず、図２の回路構成を説明する。図２の基準電圧生成回路２０は、図１におけるシステム制御系１５の内部回路で、システム制御系１５内の演算回路としてのＣＰＵ２１がＤ／Ａ変換回路２２に接続され、このＤ／Ａ変換回路２２のアナログ出力端が抵抗Ｒ１の一端に接続されている。
【００３２】
抵抗Ｒ１の他端は抵抗Ｒ２及びＲ３の接続点と演算増幅器２３の反転入力端に接続されている。また、抵抗Ｒ２の他端は演算増幅器２３の出力端に接続されている。抵抗Ｒ３の他端は接地されている。演算増幅器２３の非反転入力端には回路基準電圧Ｖｉｎが印加されている。
【００３３】
また、ＣＰＵ２１は図１で説明したとおりＰＲＯＭ１７とＳＣＳＩ  Ｉ／Ｆ１６に接続されており、ＰＲＯＭ１７へのデータの書き込みが可能であると共に、読み出しも可能である。このＳＣＳＩ  Ｉ／Ｆ１６には、外部の制御基板評価装置２４が接続される。  
前記制御基板評価装置２４は、制御基板５上のモニタ端子（測定端子）により基準電圧生成回路２０の出力電圧Ｖｒｅｆが検出可能であり、ＳＣＳＩ  ＩＦ１６及びＣＰＵ２１を介してＰＲＯＭ１７へのデータの書き込み及び読み出しが可能である。
【００３４】
次に動作を説明する。制御基板５単体評価時に、外部の制御基板評価装置２４を制御基板５上のＳＣＳＩ  Ｉ／Ｆ１６に接続する。制御基板評価装置２４は、基準電圧生成回路２０の出力電圧Ｖｒｅｆをモニタする。
【００３５】
ＣＰＵ２１は制御基板評価装置２４の指示により基準電圧生成回路２０の出力電圧Ｖｒｅｆが目標電圧値となる様にＤ／Ａ変換回路２２の指示値をスイープする。前記出力電圧Ｖｒｅｆが目標電圧値となった時点でのＣＰＵ２１におけるＤ／Ａ変換回路２２への指示値をＣＰＵ２１からＰＲＯＭ１７へ記憶する。  
ここで、目標電圧値（或いは目標値）は所定の許容範囲を持ってもよい。また、所定の指示値に対する出力電圧Ｖｒｅｆを測定し、出力電圧Ｖｒｅｆが目標電圧値となるためのＤ／Ａ指示値を外部の演算回路または制御基板５内蔵のＣＰＵ２１により算出し、算出されたＤ／Ａ変換回路２２への指示値をＣＰＵ２１からＰＲＯＭ１７へ記憶しても良い。
【００３６】
次に、図１における光記録再生装置１において制御基板５動作時にはＣＰＵ２１を内蔵したシステム制御系１５は前記ＰＲＯＭ１７により前記記録した出力電圧Ｖｒｅｆが目標電圧値となるためのＤ／Ａ指示値を読み出し、図２のＤ／Ａ変換回路２２に読み出した指示値を出力する。従って、基準電圧生成回路２０の出力電圧Ｖｒｅｆは目標値となり、前記基準電圧Ｖｒｅｆを使用しているＡ／Ｄ変換回路，Ｄ／Ａ変換回路全ての出力として回路誤差を含まない指示値に従って正確な出力値を得る事ができる。
【００３７】
ここで、図１の光記録再生装置１のシステム制御系１５内部のＣＰＵ２１に上記基準電圧生成回路２０の周囲温度に対する出力電圧の係数、或るいはテーブルを記憶しておき、周囲温度に応じてこれら補正を行えば更に温度変化に対しても変動のない基準電圧生成回路２０の出力が得られる。  
この様に、本実施形態により制御基板５内の回路誤差は全て補正可能となり、接続される光ヒックアップ４のバラツキがない限り、バラツキ誤差のない光記録再生装置の動作が可能となる。
【００３８】
従って、従来例における制御基板内に手動調整用の可変抵抗（トリマ抵抗）を設けて、そのトリマ抵抗を手間をかけて制御基板５内の各回路を手動調整することにより精密かつ信頼性の高い動作状態に設定する作業が不要となり、このような手間のかかる手動調整を行うことなく制御基板５内の各回路系等を精密かつ信頼性の高い動作状態に設定できる。
【００３９】
なお、この実施形態では光ピックアップ４側についてはバラツキを手動調整などにより行う。従って、光記録再生装置１の各部のバラツキの調整箇所を少なくできる。光ピックアップ４側については以下に説明する第２実施形態を適用するようにしても良い。このようにすると、光ピックアップ４側のバラツキを補正できる。
【００４０】
（第２実施形態）
図３は本発明の第２実施形態の光記録再生装置１の全体構成を示し、図４はＬＤ駆動回路系１４の構成を示し、図５はその変形例の構成を示し、図６は高周波重畳回路系の構成を示す。この実施形態は光ピックアップ４の各部のバラツキ補正を行うものである。
【００４１】
図３に示す本実施形態の光記録再生装置１は、半導体レーザを光源とする固定光学系（以下、ＦＰＵ）６と、光ディスク２の目的箇所にレーザ光を照射するために目的位置に移動するボイスコイルモータ（以下、ＶＣＭ）８と光スポットを調整する図示しないフォーカスアクチュエータおよびトラックアクチュエータを内蔵した可動光学系（以下、ＭＰＵ）７と、ＦＰＵ６から得られた光信号を電気信号に変換し、以下で説明する再生回路系１２およびサーボ回路系１３に検出信号を伝送するヘッドアンプ回路１１と、前記ヘッドアンプ回路１１、ＦＰＵ６およびＭＰＵ７の特性バラツキを記録するメモリ素子としてのＰＲＯＭ３２と、前記ＰＲＯＭ３２の記憶データを外部および以下で説明するシステム制御系１５より書き込み及び読み出しを行うためのインタフェースとしてのコネクタを備えたＩ／Ｆ３３とより構成される光ピックアップ４を有する。
【００４２】
また、この光記録再生装置１はＦＰＵ６に内蔵されたＬＤ９に再生・記録・消去時の駆動電流を供給するＬＤ駆動回路系１４と、ヘッドアンプ回路１１から伝送された再生信号の２値化を行う再生回路系１２と、ヘッドアンプ回路１１から検出されたサーボ信号に応じてＭＰＵ７内部に配置されたフォーカスアクチュエータおよびトラックアクチュエータを制御するサーボ回路系１３と、これら回路系を制御するＣＰＵを内蔵したシステム制御系１５と、前記システム制御系１５とホストコンピュータ等の外部装置との情報の伝送を可能とするＳＣＳＩ  Ｉ／Ｆ１６とより構成される制御基板５と、光ディスク２を回転するスピンドルモータ３とを有する構成である。
【００４３】
ここで、前記スピンドルモータ３は制御基板５内部の図示しない駆動回路よりシステム制御系１５の制御の基に駆動される。  
また、光ピックアップ４と制御基板５は分離可能であり、前記光ピックアップ４及び制御基板５の図示しない評価装置が接続可能とする。
【００４４】
図３を用いて、本実施形態の基本動作を説明する。光ピックアップ４の単体評価時に、外部インタフェース（外部Ｉ／Ｆと略記）および各入出力端子に図示しない光ピックアップ評価装置を接続する。次に前記光ピックアップ評価装置により、ＬＤ９の電流／光出射パワー効率，各種受光素子の光／電流感度光学系の特性バラツキに関する測定を行う。
【００４５】
ここで制御基板５内の前記システム制御系１５内部のＣＰＵが前記光ピックアップ評価装置の測定値より、各回路系の誤差を補正するための補正値を演算機能に設けている場合には、前記評価装置の測定値をＩ／Ｆ３３を介してＰＲＯＭ３２へ記録する。また前記ＣＰＵ等の演算回路が上述の様な演算機能を備えていない場合には、これら演算を前記光ピックアップ評価装置或いは光ピックアップ評価装置付属のホストコンピュータにより補正値の演算を行い、光ピックアップ評価装置はＩ／Ｆ３３を介して補正値をＰＲＯＭ３２へ記録する。
【００４６】
これら光ピックアップ４のバラツキ誤差の情報が記録された光ピックアップ４を内蔵した光記録再生装置１は、常に装置起動時にＰＲＯＭ３２の情報をシステム制御系１５が参照し、各回路系の回路調整機能に前記バラツキ誤差を補正した指示値を出力する。これにより、本実施形態における光記録再生装置１は常に光ピックアップ４の単体バラツキ誤差が補正された状態で動作を行うため光ピックアップ４は誤差のない信頼性の高い動作を行うことが可能になる。
【００４７】
次に、図４におけるＬＤ駆動回路系１４における具体的なＬＤ出力の補正方法を説明する。まず、本ＬＤ駆動回路系１４の回路構成を説明する。システム制御系内部のＣＰＵ２１が、前記制御基板５内部のＬＤドライブ回路３５の指示電圧入力用のＤ／Ａ変換回路３６に接続され、このＤ／Ａ変換回路３６は前記ＬＤドライブ回路３５に接続されている。
【００４８】
次に前記ＬＤドライブ回路３５の出力端は、光ピックアップ４上のＬＤ９に接続されている。また、光ピックアップ４上のＬＤ出射パワーモニタ用ＰＤ（以下、ＭＰＤ）３７は、Ｄ／Ａ変換回路３８を介して前記ＣＰＵ２１の指示値によりゲイン可変なゲイン可変アンプ３９に接続され、ゲイン可変アンプ３９の出力端は演算増幅器４１の反転入力端子に接続されている。
【００４９】
また、演算増幅器４１の非反転入力端子は演算増幅器４１のリファレンス電圧生成用のＤ／Ａ変換回路４２のアナログ出力端子に接続されている。また、前記Ｄ／Ａ変換回路４２の入力端子は前記ＣＰＵ２１に接続されており、このＤ／Ａ変換回路４２の入力端子は前記ＣＰＵ２１に接続され、このＤ／Ａ変換回路４２はＣＰＵ２１の指示の基に所定の電圧を演算増幅器４１の非反転入力端子に出力する。
【００５０】
前記演算増幅器４１の出力端子は、Ａ／Ｄ変換回路４３に接続され、このＡ／Ｄ変換回路４３のディジタル出力端が前記ＣＰＵ２１に接続されている。光ピックアップ４上のＰＲＯＭ３２には前記Ｉ／Ｆ３３を介して制御基板５上のＣＰＵ２１が接続されている。また、光ピックアップ４の単体評価時には、Ｉ／Ｆ３３に光記録再生装置１の外部の光ピックアップ評価装置４４が接続される。
【００５１】
次に、動作説明を行う。光ピックアップ４単体評価時に、外部の光ピックアップ評価装置４４内部の図示しないＬＤ駆動回路系を光ピックアップ４内部のＬＤ９に接続する。次に上記ＭＰＵ７出射端に光ピックアップ評価装置４４に接続された図示しない光パワーメータを接続する。
【００５２】
ここで、前記光パワーメータのモニタ値が所定の値（例えば、１２ｍＷ（ＤＣ））となる様に光ピックアップ評価装置４４内部のＬＤ駆動回路系よりＬＤ駆動電流を供給する。この時、光パワーメータのモニタ値が上記所定の値となった時のＭＰＤ３７の出力電流値を光ピックアップ評価装置４４により検出する。
【００５３】
ＭＰＤ３７の出力電流値を検出した光ピックアップ評価装置４４は、Ｉ／Ｆ３３を介して光ピックアップ４内部のメモリ素子としてのＰＲＯＭ３２に検出したＭＰＤ３７の出力電流値，ＭＰＤ３７の光／電流効率（ＧＯＩ）もしくはＭＰＤ３７の光／電流効率より算出した補正値（制御基板５内部のゲイン可変アンプ３９接続のＤ／Ａ変換回路３８への指示値）を記録する。
【００５４】
また、この時のＬＤ駆動電流値もしくはＬＤ９の電流／光（Ｉ／Ｏ）効率（ＧＩＯ）または前記効率におけるＣＰＵ２１補正値（所定光出力に於けるＤ／Ａ変換回路３６への指示値）を同様に前記ＰＲＯＭ３２に記録する。
【００５５】
次に光記録再生装置１のＬＤ駆動回路系（図４）のＬＤ駆動電流初期設定時に、システム制御系１５内部のＣＰＵ２１は光ピックアップ４のＩ／Ｆ３３を介して前記ＰＲＯＭ３２に記憶されたＭＰＤ３７の光／電流効率に関する前記情報を読み出し、演算処理が必要な場合はあらかじめＣＰＵ２１内部に記録された演算処理を行い、前記ＬＤ駆動回路系１４のループゲインが所定の値ＧＭとなる様にＤ／Ａ変換回路３８へ指示値を出力し、前記制御基板５内部のゲイン可変アンプ３９のゲイン（ＧＬ）を決定する（つまりＧＬ＝ＧＭ／（ＧＶＩ×ＧＩＯ×ＧＯＩ）となるように設定する）。
【００５６】
次に、前記ＣＰＵ２１はＰＲＯＭ３２に記憶されたＬＤ９の電流／光（Ｉ／Ｏ）効率（ＧＩＯ）に関する情報を読み出し、演算処理が必要な場合はあらかじめＣＰＵ２１内部に記録された演算処理を行い、ＣＰＵ２１内部に記録されたＬＤ駆動電流と光ピックアップ４の出射パワーのテーブルまたは関係式を補正する補正値（例えば、真値に対する差分や真値に対する比率（乗算による係数））を算出する。以後ＣＰＵ２１は、常にこの補正値を用いて演算を行いＬＤ駆動回路系１４への指示値を出力する。
【００５７】
前記２つの補正によりＬＤ駆動回路系１４のループゲインと指示値の補正が行われ、ＣＰＵ２１の指示に基づいた正確なＬＤ９の出力値が得られ、本実施形態に於ける光記録再生装置１は正確な光パワーによる信頼性の高い再生・記録・消去動作が可変抵抗（トリマ抵抗）の手動調整なしに実現できる。
【００５８】
上記においては、ＬＤ９の電流／光（Ｉ／Ｏ）効率に関する情報として光ピックアップ４で実際のＬＤ駆動電流を測定したが、この他の方法として光ピックアップ評価装置４４に所定の基準感度を有する記録可能な記録媒体を装着し、所定の条件（ＬＤ駆動電流・記録パターン・記録箇所・記録媒体回転数）における記録を行い、この時の光ピックアップ再生信号出力のＭＴＦ（Ｍｏｄｕｌａｔｉｏｎ  Ｔｒａｎｓｆｅｒ  Ｆｕｎｃｔｉｏｎ）を光ピックアップ評価装置４４により検出し、そのＭＴＦ値もしくは予め定めた補正量を表すランク分けにおけるランク又はランクに応じた補正値を記録しておいても良い。
【００５９】
この場合もＣＰＵ２１はＰＲＯＭ３２に記憶されたＭＴＦに関する情報を読み出し、演算処理が必要な場合はあらかじめＣＰＵ２１内部に記録された演算式に従い演算処理を行い、ＣＰＵ２１内部に記録されたＬＤ駆動電流と出射パワーのテーブルまたは関係式を補正する補正値（例えば、真値に対する差分や真値に対する比率（乗算による係数））を算出する。
【００６０】
以後ＣＰＵ２１は、常にこの補正値を前記テーブルまたは関係式に演算処理してＬＤ駆動回路系１４への指示値を出力する。この様な方法においても、上記と同様な効果が得られる。  
また、図４ではＭＰＤ３７の出力電流（ＭＰＤモニタ系）の補正をゲイン可変アンプ３９とＤ／Ａ変換回路３８を用いて行ったが、図５の様な構成により補正を行うことも可能である。
【００６１】
図５の構成は図４におけるＤ／Ａ変換回路３８と前記ゲインコントロールアンプ３９を用いずにＭＰＤ３７の出力電流を光ピックアップ４内の電流／電圧変換回路４６により電圧への変換を行う。前記電流／電圧変換回路４６の出力電圧は、演算回路４１の反転入力端子に入力される。その他の構成は図４と同様である。
【００６２】
ここで、前記電流／電圧変換回路４６は、単純にＭＰＤ３７のアノード端子とグランド（ＧＮＤ）間に抵抗を配置し、前記抵抗のＭＰＤ３７側の端子を前記電流／電圧変換回路４６の出力とする構成でも良いし、トランスインピーダンスアンプやＭＰＤ３７とトランスインピーダンスアンプが一体化構成にされた様なトランスインピダンスアンプ内蔵ＰＤなどを用いても良い。
【００６３】
次に、動作説明を行う。光ピックアップ４単体評価時に、外部の光ピックアップ評価装置４４内部の図示しないＬＤ駆動回路系を光ピックアップ４内部のＬＤ９に接続する。次に上記ＭＰＵ出射端に光ピックアップ評価装置４４に接続された図示しない光パワーメータを接続する。
【００６４】
ここで、前記光パワーメータのモニタ値が所定の値（例えば、１２ｍＷ（ＤＣ））となる様に光ピックアップ評価装置４４内部のＬＤ駆動回路系よりＬＤ駆動電流を供給する。この時、光パワーメータのモニタ値が所定の値となった時のＭＰＤ３７の出力電流値による電流／電圧変換回路４６の出力電圧を光ピックアップ評価装置４４により検出する。
【００６５】
電流／電圧変換回路４６の出力電圧を検出した光ピックアップ評価装置４４はＩ／Ｆ３３を介して光ピックアップ４内部のメモリ素子としてのＰＲＯＭ３２に検出した電圧値もしくはＭＰＤ３７及び電流／電圧変換回路４６による光／電圧効率（ＧＯＩ×ＧＩＶ）または前記検出電圧から算出した前記Ｄ／Ａ変換回路４２に対してＣＰＵ２１が内蔵しているＤ／Ａ変換回路４２への出力テーブル（ＬＤ目標出力パワーに対するＤ／Ａ変換回路４２へのディジタル出力値を記載したテーブル）における各目標パワーでの補正値（例えば、真値に対する差分や真値に対する比率（乗算による係数））または前記ＣＰＵ２１内蔵のＤ／Ａ変換回路４２の出力テーブルに換わる補正終了後の新たなＤ／Ａ変換回路４２への出力テーブルを記録する。
【００６６】
前記Ｄ／Ａ変換回路４２への出力テーブルでの補正は、例えば以下の様である。前記ＭＰＤ３７及び電流／電圧変換回路４６による光／電圧効率（ＧＯＩ×ＧＩＶ）が所定の出力値に対して１．２倍の効率を有していた場合には、ＣＰＵ２１からＤ／Ａ変換回路４２への出力値をＬＤ目標出力パワーに対して（×１／１．２）となる様に前記Ｄ／Ａ変換回路４２への出力テーブル値を補正するか或るいは新たなＤ／Ａ変換回路４２への出力テーブルを作成すれば良い。
【００６７】
あとの動作は、図４と同様で、電流／電圧変換回路４６の出力時のＬＤ駆動電流値もしくはＬＤ９の電流／光（Ｉ／Ｏ）効率（ＧＩＯ）または前記効率におけるＣＰＵ２１補正値（所定光出力に於けるＤ／Ａ変換回路３６への指示値）を同様に前記ＰＲＯＭ３２に記録する。
【００６８】
次に図３に示す光記録再生装置１のＬＤ駆動回路系１４のＬＤ駆動電流初期設定時に、システム制御系１５内部のＣＰＵ２１は光ピックアップ４のＩ／Ｆ３３を介して前記ＰＲＯＭ３２に記憶されたＭＰＤ３７の光／電流効率に関する前記情報或るいは前記ＣＰＵ２１内蔵のＤ／Ａ変換回路４２への出力テーブルの補正値もしくは新たなＤ／Ａ変換回路４２への出力テーブルを読み出し、演算処理が必要な場合はあらかじめＣＰＵ２１内部に記録された演算処理を行い、前記ＬＤ駆動回路系１４のループゲインが所定の値ＧＭとなるようにＣＰＵ２１はＤ／Ａ変換回路４２へ常に補正終了後のディジタル指示値を出力する。  
従って、目標パワーでのＡＰＣ（Ａｕｔｏ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）動作が実現され、上記と同様の効果が得られる。
【００６９】
次に図６の高周波重畳（ＨＦＭ）量調整回路に関しての説明を行う。回路構成は、制御基板５内のシステム制御系内部のＣＰＵ２１はＤ／Ａ変換回路５１に接続され、このＤ／Ａ変換回路５１の出力端は高周波重畳回路（ＨＦＭ）５２内部のゲインコントロール部５３に接続され、このゲインコントロール部５３は同ＨＦＭ５２内部の発振部５４に接続されている。
【００７０】
このＨＦＭ５２の発振出力は、コンデンサＣを介してＬＤ９に印加され、ＬＤドライブ回路からのＬＤ駆動電流にＨＦＭ５２の発振出力が重畳されるようにしている。そして、ゲインコントロール部５３を介してのゲイン制御により発振部５４の発振出力量、つまり高周波重畳量を調整可能にしている。
【００７１】
光ピックアップ４上のＰＲＯＭ３２には前記Ｉ／Ｆ３３を介して制御基板５上のＣＰＵ２１が接続されている。また、光ピックアップ４の単体評価時には、光記録再生装置１の外部の光ピックアップ評価装置４４がＩ／Ｆ３３に接続される。
【００７２】
次に、動作説明を行う。光ピックアップ４単体評価時に、外部の光ピックアップ評価装置４４内部の図示しないＬＤ駆動回路系を光ピックアップ４内部のＬＤ９に接続する。次に上記ＭＰＵ出射端に光ピックアップ評価装置４４に接続された図示しない光パワーメータを接続する。
【００７３】
この状態で、ＨＦＭ５２の停止（ＯＦＦ）状態で前記光パワーメータのモニタ値が所定の再生パワー値（例えば、１．５ｍＷ（ＤＣ））となる様に光ピックアップ評価装置４４内部のＬＤ駆動回路系よりＬＤ駆動電流を供給する。次に、ＨＦＭ５２の動作（ＯＮ）状態で前記光パワーメータのモニタ値が前記の所定再生パワー値（例えば、１．５ｍＷ（ＤＣ））となる様に光ピックアップ評価装置４４内部のＬＤ駆動回路系よりＬＤ駆動電流を供給する。
【００７４】
この時、｛（ＨＦＭ５２  ＯＦＦ時の駆動電流値）−（ＨＦＭ５２  ＯＮ時の駆動電流値）｝が所定値（例えば、１０ｍＡ）となる様にＨＦＭ５２のゲインコントロール部５３の入力電圧を光ピックアップ評価装置４４により設定する。上記条件を満たすＨＦＭ５２のゲインコントロール部５３の入力電圧を検出した光ピックアップ評価装置４４は、外部Ｉ／Ｆ３３を介して光ピックアップ４内部のメモリ素子としてのＰＲＯＭ３２に検出した前記ＨＦＭ５２のゲインコントロール部５３の入力電圧を記録する。
【００７５】
次に図６に示す光記録再生装置１の初期設定時に、システム制御系内部のＣＰＵ２１は光ピックアップ４のＩ／Ｆ３３を介して前記ＰＲＯＭ３２に記憶されたＨＦＭ５２のゲインコントロール部５３の入力電圧値が所定の値となる様にＤ／Ａ変換回路５１へ指示値を出力する。
【００７６】
前記補正によりＨＦＭ５２のゲインコントロール部５３の入力電圧値の補正が行われ、ＣＰＵ２１の指示に基づいた正確なＬＤ９に最適条件で高周波重畳が行われ、ＬＤ９のノイズの少ない再生が実現できる。従って、本実施形態の光記録再生装置１は信頼性の高い再生・記録・消去動作が可変抵抗（トリマ抵抗）の調整なしに実現される。
【００７７】
この様に、本実施形態により光ピックアップ４内の誤差・バラツキは全て補正可能となり、接続される制御基板５の誤差がない限り、バラツキ誤差のない光記録再生装置１の動作が可能となり、精密かつ信頼性の高い動作が制御基板５ないし光ピックアップ４内の可変抵抗（トリマ抵抗）の手動調整なしに実現できる。
【００７８】
（第３実施形態）
図７は本発明の光記録再生装置１の全体構成である。ＬＤ９を光源とする固定光学系（以下、ＦＰＵ）６と、記録媒体としての光ディスク２の目的箇所にレーザ光を照射するために目的位置に移動するボイスコイルモータ（以下ＶＣＭ）８と、光スポットを調整する図示しないフォーカスアクチュエータおよびトラックアクチュエータを内蔵した可動光学系（以下ＭＰＵ）７と、ＦＰＵ６から得られた光信号を電気信号に変換し以下で説明する再生回路系１２及びサーボ回路系１３に検出信号を伝送するヘッドアンプ回路１１と、このヘッドアンプ回路１１、ＦＰＵ６およびＭＰＵ７の特性バラツキを記録するメモリ素子としてのＰＲＯＭ３２と、このＰＲＯＭ３２の記憶データを外部および以下で説明するシステム制御系１５より書き込み及び読み出しを行うためのインタフェースとなあるＩ／Ｆ３３とより構成された光ピックアップ４を有する。
【００７９】
また、この光記録再生装置１はＦＰＵ６に内蔵されたＬＤ９に再生・記録・消去時の駆動電流を供給するＬＤ駆動回路系１４と、ヘッドアンプ回路１１から伝送された再生信号の二値化を行う再生回路系１２と、ヘッドアンプ回路１１から検出されたサーボエラー信号に応じてＭＰＵ７内部に配置されたフォーカスアクチュエータおよびトラックアクチュエータを制御するサーボ回路系１３と、これら回路系を制御するＣＰＵを内蔵したシステム制御系１５と、このシステム制御系１５とホストコンピュータ等の外部装置との情報の伝送を可能とするＳＣＳＩ  Ｉ／Ｆ１６と、前記ＬＤ駆動回路系１４、再生回路系１２、サーボ回路系１３およびシステム制御系１５の回路誤差を記録するメモリ素子としてのＰＲＯＭ１７とにより構成された制御基板５と、光ディスク２を回転するスピンドルモータ３とを備えた構成である。
【００８０】
ここで、前記スピンドルモータ３は制御基板５内部の図示しない駆動回路よりシステム制御系の制御の基に駆動される。  
また、光ピックアップ４と制御基板５は分離可能であり、前記光ピックアップ４及び制御基板５には図示しない評価装置が接続可能である。
【００８１】
図７を用いて、本実施形態の基本動作を説明する。光ピックアップ４の単体評価時に、Ｉ／Ｆ３３および各入出力端子に図示しない光ピックアップ評価装置を接続する。次に前記光ピックアップ評価装置において、サーボ信号検出用光学系及び受光素子（ＰＤ）の効率，再生（ＲＦ）信号検出用光学系および受光素子（ＰＤ）の効率等の測定を行う。
【００８２】
ここで、制御基板５内部の前記システム制御系１５内部のＣＰＵが前記光ピックアップ評価装置の測定値より、各回路系の誤差を補正するための補正値の演算機能が設けている場合には、前記評価装置の測定値をＰＲＯＭ３２へ記録する。  また前記ＣＰＵ等の演算回路が上述の様な演算機能を備えていない場合には、これら演算を前記光ピックアップ評価装置或るいは光ピックアップ評価装置付属のホストコンピュータにより補正値の演算を行い、制御基板評価装置はＳＣＳＩ  Ｉ／Ｆ１６を介してシステム制御系１５より算出した補正値をＰＲＯＭ１７へ記憶する。
【００８３】
同様に制御基板５の単体評価時に、図示しない制御基板評価装置により、制御基板５上の各回路系の所定の測定点に於ける測定を行う。ここで、前記システム制御系１５内部のＣＰＵが前記評価装置の測定値より、各回路系の誤差を補正するための補正値の演算機能を設けている場合には、前記評価装置の測定値をＰＲＯＭ１７へ記録する。
【００８４】
また前記ＣＰＵ等の演算回路が上述の様な演算機能を備えていない場合には、これら演算を前記制御基板評価装置或るいは制御基板評価装置付属のホストコンピュータにより補正値の演算を行い、制御基板評価装置はＳＣＳＩ  Ｉ／Ｆ１６を介してシステム制御系１５より算出した補正値をＰＲＯＭ１７へ記録する。
【００８５】
これら回路バラツキ誤差の情報が記録された制御基板５を内蔵した光記録再生装置１は、常に装置起動時にＰＲＯＭ１７の情報をシステム制御系１５が参照し各回路系の回路調整機能に前記バラツキ誤差を補正する指示値を出力する。これにより、本実施形態における光記録再生装置１は常に制御基板５単体バラツキ誤差が補正された状態で動作を行う。
【００８６】
次に、光ピックアップ４のバラツキ誤差の情報が記録され光ピックアップ４を内蔵した光記録再生装置１は、常に装置起動時にＰＲＯＭ３２の情報をシステム制御系１５が参照し各回路系の回路調整機能に前記バラツキ誤差を補正する指示値を出力する。
【００８７】
これにより、本実施形態における光記録再生装置１は常に光ピックアップ４単体バラツキ誤差および制御基板５の回路誤差が補正された状態で動作を行うため、信頼性の高い動作を行うことが可能となる。
【００８８】
図８を参照して具体的な補正方法を説明する。図８は本実施形態に於けるフォーカスサーボ回路系６１の回路構成である。まず、回路構成の説明を行う。  
光ピックアップ４内の検出光学系７０による光信号を検出するサーボ信号検出用受光素子（ＰＤ）６２の出力は制御基板５内部の電流／電圧変換アンプ６３に入力され、この電流／電圧変換アンプ６３で変換された出力は演算回路６４に入力され、この演算回路６４の出力はシステム制御系内部のＣＰＵ２１によりＤ／Ａ変換回路１０１を介してゲインが設定される可変ゲインアンプ１００の入力端に入力される。
【００８９】
この可変ゲインアンプ１００の出力は、回路オフセット電圧ＶＦｏｆを前記ＣＰＵ２１よりＤ／Ａ変換回路６５を介して調整する演算回路６６へ入力される。この演算回路６６の出力は、位相補償回路６７に入力され、位相補償回路６７の出力はドライブ回路６８に入力されている。
【００９０】
また、このドライブ回路６８の出力は光ピックアップ４内部のフォーカスアクチュエータ６９に入力される。  
なお、図８ではＰＤ６２の感度を（ＧＯＩ）で、電流／電圧変換アンプ６３のゲインを（ＧＩＶ）等、他の回路も括弧付きそのゲインを示している。
【００９１】
光ピックアップ４上のＰＲＯＭ３２にはＩ／Ｆ３３を介して制御基板５上のＣＰＵ２１が接続されている。また光ピックアップ４の単体評価時には、光記録再生回路１の外部の光ピックアップ評価装置４４が光ピックアップ４に接続される。
【００９２】
また、ＣＰＵ２１はＰＲＯＭ１７とＳＣＳＩ  Ｉ／Ｆ１６に接続されており、ＰＲＯＭ１７へのデータの書き込み及び読み出しが可能である。ＳＣＳＩ  Ｉ／Ｆ１６には、外部の制御基板評価装置２４が接続される。前記制御基板評価装置２４は、制御基板５上のモニタ端子（測定端子）により可変ゲインアンプ１００の出力ＶＦｏｆが検出可能であり、ＳＣＳＩ  ＩＦ１６及びＣＰＵ２１を介してＰＲＯＭ１７へのデータの書き込み及び読み出しが可能である。
【００９３】
次に、動作説明を行う。まず光ピックアップ４単体評価時に、外部の光ピックアップ評価装置４４内部の図示しないＬＤ駆動回路系を光ピックアップ４内部のＬＤ９に接続する。フォーカスサーボ信号検出用ＰＤ６２の出力端子と、前記フォーカスアクチュエータ６９に制御基板５上に配置されたフォーカスサーボ回路系６１と同様な構成でかつ既知の回路特性を有する光ピックアップ評価装置４４内部の図示しないフォーカスサーボ回路系を接続する。
【００９４】
ここで、光ピックアップ評価装置４４の図示しないスピンドルモータに反射率などの特性があらかじめ分かっている記録媒体としての光ディスクを装着し、所定の回転数で回転する。次に、前記ＭＰＵ出射レーザパワー値が所定の再生パワー（例えば、１．５ｍＷ（ＤＣ））となる様に光ピックアップ評価装置４４内部のＬＤ駆動回路系によりＬＤ駆動電流を供給する（この時、ＨＦＭ回路はＯＮ）。
【００９５】
光ピックアップ評価装置４４によりこの時のフォーカスサーボ回路系６１のループゲイン（Ｇａｌｌ）を測定する。ここで、光ピックアップ評価装置４４側の回路利得（Ｇｈ）および光ディスクの反射率（Ｇｄ）は上述の様に予め分かっているため、光ピックアップ４のフォーカスサーボ信号検出用ＰＤ６２の感度を（ＧＯＩ），フォーカスアクチュエータ６９の感度を（ＧＦＡ），検出光学系７０の効率を（ＧＯ）とすると、
（ＧＦＡ×ＧＯ×ＧＯＩ）＝（Ｇａｌｌ）／（Ｇｈ×Ｇｄ）
より光ピックアップ４のフォーカスサーボ回路系６１の効率が算出される。
【００９６】
前記光ピックアップ４のフォーカスサーボ回路系６１の効率を検出した光ピックアップ評価装置４４は、Ｉ／Ｆ３３を介して光ピックアップ４内部のメモリ素子としてのＰＲＯＭ３２に検出したフォーカスサーボ回路系６１の効率もしくはフォーカスサーボ回路系６１の効率より算出した補正値（制御基板５内部のゲイン可変アンプ１００接続のＤ／Ａ変換回路１０１への指示値）を記録する。
【００９７】
次に制御基板５単体評価時に、外部の制御基板評価装置２４を制御基板５上のＳＣＳＩ  Ｉ／Ｆ１６に接続する。制御基板評価装置２４は、フォーカスサーボ信号未入力状態の図８における出力オフセット電圧ＶＦｏｆをモニタし、制御基板５上のフォーカスサーボ回路系６１の出力オフセット電圧ＶＦｏｆを測定する。
【００９８】
制御基板評価装置２４は、前記測定した制御基板５単体のオフセット電圧ＶＦｏｆをキャンセルするためのＤ／Ａ変換回路６５への指示値を算出しＳＣＳＩ  Ｉ／Ｆ１６を介してＣＰＵ２１よりＰＲＯＭ１７へ記憶する。
【００９９】
上記ＰＲＯＭ１７、ＰＲＯＭ３２への記録を終えた光ピックアップ４と制御基板５により構成された図８の光記録再生装置１は、電源立ち上げ時にシステム制御系内部のＣＰＵ２１が光ピックアップ４のＩ／Ｆ３３を介して前記ＰＲＯＭ３２に記憶された光ピックアップ４のフォーカスサーボ回路系６１のループゲインが所定の値ＧＦとなる様にＤ／Ａ変換回路１０１へ指示値を出力し、前記制御基板５内部のゲイン可変アンプ１００のゲイン（ＧＬ）を決定する（ＧＬ＝ＧＦ／（ＧＦＡ×ＧＯ×ＧＯＩ×ＧＩＶ×ＧＭ×ＧＦ×ＧＤ））。
【０１００】
次に、前記ＣＰＵ２１はＰＲＯＭ１７に記憶された制御基板５上のフォーカスサーボ回路系６１のオフセット電圧ＶＦｏｆに関する情報を読み出し、演算処理が必要な場合は、あらかじめＣＰＵ２１内部に記録された演算処理を行い、ＣＰＵ２１はＤ／Ａ変換回路６５の出力が−ＶＦｏｆとなるように、Ｄ／Ａ変換回路６５への指示値を出力する。
【０１０１】
前記２つの補正によりフォーカスサーボ回路系６１のループゲインおよびフォーカスサーボ回路系６１の回路オフセット電圧の補正が行われ、ＣＰＵ２１の指示に基づいた正確なフォーカスサーボ回路系６１の回路設定が行われる。また、上記方法では電圧可変アンプを用いてゲインの設定を行ったが、位相補償回路６７としてＤＳＰ（Digital Signal Processor）を用いている場合にはフォーカスサーボ回路系６１のループゲイン調整手段としてＤＳＰ内部のディジタルフィルタ処理回路の係数変更機能を用いてもよい。
【０１０２】
また、フォーカスサーボ回路系６１の回路オフセットの補正においてもＤＳＰによる調整が可能である。このように、本実施形態の光記録再生装置１は信頼性の高い再生・記録・消去動作が可変抵抗（トリマ抵抗）の手動調整なしに実現できる。
【０１０３】
ここでは、フォーカスサーボ回路系６１の回路についての補正を行ったが、トラッキングサーボ回路系の回路に関しても同様の補正が可能である。  
次に図９を参照して再生回路系１２に関する補正方法に関して説明する。図９の回路構成を以下に説明する。
【０１０４】
本再生回路系１２において、光ピックアップ４部分と制御基板５部分は図９のように分離可能である。光ピックアップ４部分には、光ディスクからの光の再生信号をＰ偏光とＳ偏光に分離する１対のＲＦ光学系７１，７２と、前記光の再生信号を光／電気の信号変換する１対の受光素子７３、７４（図９では受光素子７３、７４をＲＦＰＤ１、２と略記）とを有する。
【０１０５】
前記１対の受光素子７３、７４の出力はコンデンサＣｐ１，Ｃｐ２を介して電流／電圧変換アンプ７５、７６に入力される。この他に光ピックアップ４上には、ＰＲＯＭ１７が前記Ｉ／Ｆ３３を介して制御基板５上のＣＰＵ２１と接続されている。また、光ピックアップ４の単体評価時には、光記録再生装置１外部の光ピックアップ評価装置４４がＩ／Ｆ３３に接続される。
【０１０６】
また制御基板５には、前記電流／電圧変換アンプ７５、７６の出力端子がＣＰＵ２１からのディジタル指示信号により入力出力信号振幅比が設定可能なアッテネータ回路７７、７８（図９ではそれぞれＡＴＴ１，ＡＴＴ２と略記）に接続されている。
【０１０７】
前記アッテネータ回路７７、７８の出力はコンデンサＣｓ１，Ｃｓ２を介して、演算増幅器７９、８０に各々入力されている。これら演算増幅器７９、８０の出力端はＣＰＵ２１からのディジタル指示信号により入力出力信号振幅比が設定可能なアッテネータ回路（図９ではそれぞれＡＴＴ３，ＡＴＴ４と略記）８１、８２に接続されている。
【０１０８】
前記アッテネータ回路８１、８２の出力はマルチプレクサ（ＭＵＸ）８３に入力され、前記マルチプレクサ８３の出力はコンデンサＣｓ３を介して自動ゲイン制御アンプ（ＡＧＣ）８４に入力された後、２値化回路８５に入力される。
【０１０９】
この他に、システム制御系内部の前記ＣＰＵ２１はＰＲＯＭ１７とＳＣＳＩ  Ｉ／Ｆ１６に接続されており、ＰＲＯＭ１７へのデータ書き込み及び読み出しが可能である。制御基板５の評価時には、ＳＣＳＩ  Ｉ／Ｆ１６には外部の制御基板評価装置２４が接続される。
【０１１０】
前記基板評価装置２４は、制御基板５上のモニタ端子（測定端子）により演算増幅器７９、８０の出力端子電圧が検出可能であり、ＳＣＳＩ  ＩＦ１６及びＣＰＵ２１を介してＰＲＯＭ１７へのデータ書き込み及び読み出しが可能である。  なお、図９において、サーボ信号検出用受光素子７３、７４の感度を（ＧＯＩ１），（ＧＯＩ２）、電流／電圧変換アンプ７５、７６のゲインを（ＧＩＶ１），（ＧＩＶ２）のように括弧付きで示している。
【０１１１】
次に本実施形態における具体的な補正方法に関して説明する。まず光ピックアップ４単体評価時に、外部の光ピックアップ評価装置４４内部の図示しないＬＤ駆動回路系を光ピックアップ４内部のＬＤに接続し、光ピックアップ評価装置４４の図示しないスピンドルモータに反射率などの特性があらかじめ分かっており、所定位置に基準となる既知の信号が記録されている基準の記録媒体としての光ディスクを装着し所定の回転数で回転する。
【０１１２】
次に、前記ＭＰＵ出射パワー値が所定の再生パワー（例えば、１．５ｍＷ（ＤＣ））となるように光ピックアップ評価装置４４内部のＬＤ駆動回路系よりＬＤ駆動電流を供給し、上記基準の記録媒体の基準信号の再生を行う。（この時、ＨＦＭ回路はＯＮとし、光ピックアップ４内部の図示しないサーボ信号検出用受光素子およびアクチュエータは光ピックアップ評価装置４４内部の図示しないサーボ回路系に接続されている）。
【０１１３】
ここで、光ピックアップ評価装置４４は、電流／電圧変換アンプ７５、７６の出力振幅を測定する。測定を終えた光ピックアップ評価装置４４は、前記測定振幅値または制御基板５上のアッテネータ回路７７、７８の出力振幅が所定の値となるようなアッテネータ回路７７、７８への指示データもしくは再生出射光量より光ピックアップ４の効率（（ＧＯ１×ＧＯＩ１×ＧＩＶ１），（ＧＯ２×ＧＯＩ２×ＧＩＶ２））を算出し、Ｉ／Ｆ３３を介してＰＲＯＭ３２へ記録する。
【０１１４】
次に制御基板５単体評価時に、外部の制御基板評価装置２４を制御基板５上のＳＣＳＩ  Ｉ／Ｆ１６に接続する。制御基板評価装置２４は、アッテネータ回路７７、７８に所定の振幅・周波数の信号を入力する。この時、制御基板評価装置２４は、演算増幅器７９，８０の出力電圧を図示しないモニタ端子より測定する。
【０１１５】
次に制御基板評価装置２４は、後段のＡＧＣ回路８４の入力振幅が所定の前記入力振幅に対して一定振幅になるようなアッテネータ回路８１、８２の指示値（補正値）を算出する。前記算出した補正値をＳＣＳＩ  Ｉ／Ｆ１６を介してＣＰＵ２１よりＰＲＯＭ１７へ記憶する。
【０１１６】
上記ＰＲＯＭ１７、ＰＲＯＭ３２への記録を終えた光ピックアップ４と制御基板５により構成された図９の光記録再生装置１は、電源立ち上げ時にシステム制御系内部のＣＰＵ２１が光ピックアップ４のＩ／Ｆ３３を介して前記ＰＲＯＭ３２に記憶された光ピックアップ４のアッテネータ回路７７、７８の指示値を読み出し、前記制御基板５内部のアッテネータ回路７７、７８出力が所定振幅となるように設定する。
【０１１７】
次に、前記ＣＰＵ２１はＰＲＯＭ１７に記憶された制御基板５上のアッテネータ回路８１、８２への指示値を読み出し、後段のＡＧＣ回路８４の入力振幅が所定の振幅になるようにアッテネータ回路８１、８２の減衰量を設定する。
【０１１８】
前記２つの補正により再生回路系１２の光ピックアップ４におけるＰ偏光及びＳ偏光側のゲインバラツキの補正と制御基板５内の演算回路バラツキの補正が行われ、安定したＡＧＣ入力振幅が得られるような回路設定が行われる。
【０１１９】
また、上記方法ではゲイン調整方法としてアッテネータ７７、７８、８１、８２を用いたが、電圧ゲイン可変アンプ（ＶＧＣ）を用いても良い。従って、本発明における光記録再生装置１は信頼性の高い再生動作が可変抵抗（トリマ抵抗）の手動調整なしに実現できる。
【０１２０】
なお、本発明は上記実施形態に限定されるものではなく、光ピックアップ４の補正を必要とするあらゆるバラツキおよび誤差、制御基板５の回路の補正を必要とする全ての回路誤差に関して適用が可能である。また、これらバラツキおよび誤差に関する情報の記憶に用いるＰＲＯＭは、他にＥＰＲＯＭ，ＥＥＰＲＯＭ，ディップスイッチなどの使用が可能である。また、ＰＲＯＭ１７はＣＰＵ２１に内蔵しても良い。
【０１２１】
また、記録媒体を回転駆動するものに限定されるものでなく、光カードのように直線状に形成されたトラックに対して、記録、再生、消去などを行う光記録再生装置にも適用できる。この場合にはスピンドルモータの代わりに、記録媒体及び／又は光ピックアップをトラック方向と、これに垂直な方向に駆動する搬送機構を有する。  
また、上述した実施形態などを部分的に組み合わせる等して異なる実施形態等を構成しても良く、それらも本発明に属する。
【図面の簡単な説明】
【０１２２】
【図１】本発明の第１実施形態の光記録再生装置の全体構成図。
【図２】Ｄ／Ａ及びＡ／Ｄ変換回路の基準電圧生成回路の構成を示す回路図。
【図３】本発明の第２実施形態の光記録再生装置の全体構成図。
【図４】ＬＤ駆動回路系の構成図。
【図５】図４の変形例のＬＤ駆動回路系の構成図。
【図６】高周波重畳量調整回路系の構成図。
【図７】本発明の第３実施形態の光記録再生装置の全体構成図。
【図８】フォーカスサーボ回路系の構成図。
【図９】再生回路系の構成図。
【符号の説明】
【０１２３】
１…光記録再生装置
２…光ディスク
３…スピンドルモータ
４…光ピックアップ
５…制御基板
６…ＦＰＵ（固定側ピックアップ部）
７…ＭＰＵ（可動側ピックアップ部）
８…ＶＣＭ（ボイスコイルモータ）
９…ＬＤ（半導体レーザ）
１０…対物レンズ
１１ヘッドアンプ回路…
１２…再生回路系
１３…サーボ回路系
１４…ＬＤ駆動回路系
１５…システム制御系
１６…ＳＣＳＩ  Ｉ／Ｆ
１７…ＰＲＯＭ
２０…基準電圧生成回路
２１…ＣＰＵ
２２…Ｄ／Ａ変換回路
２３…演算増幅器
２４…制御基板評価装置
代理人    弁理士    伊藤  進
【図１】
2004327037.tif 000003
【図２】
2004327037.tif 000004
【図３】
2004327037.tif 000005
【図４】
2004327037.tif 000006
【図５】
2004327037.tif 000007
【図６】
2004327037.tif 000008
【図７】
2004327037.tif 000009
【図８】
2004327037.tif 000010
【図９】
2004327037.tif 000011