(57)【要約】【課題】レベル設定回路の素子数を少なくすることである。【解決手段】正電圧電源１０は、トランジスタのオフ電圧を供給する。負電圧電源１８は、トランジスタのオン電圧を供給する。信号線１２は、所定の電圧の信号を伝送する。変換回路２２は、スイッチ回路１４の入力部に相当し、入力電圧を変換する。スイッチ用トランジスタ２０は、正電圧電源１０と接続し、変換回路２２から入力する電圧に応じて、正電圧電源１０を出力する。帰還線１６は、スイッチ用トランジスタ２０の出力を信号線１２に接続する。【選択図】        図１
2004163694.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧が印加される第１の入力端子と、
目的の入力信号が入力される第２の入力端子と、
出力信号が現れる出力端子と、
入力された前記入力信号と前記電源電圧が所与の関係を満たすとき、前記出力端子に前記電源電圧を出力し、満たさなければ出力をオフにするスイッチ回路とを含み、
前記出力端子と前記第２の入力端子を接続したことを特徴とするレベル設定装置。
【請求項２】
前記所与の関係は、入力された前記入力信号の電圧が略前記電源電圧であれば満たされる関係であることを特徴とする請求項１に記載のレベル設定装置。
【請求項３】
複数の信号線のうち、選択された信号線に第１の電源電圧を出力させ、選択されない信号線の出力をオフにする選択回路と、
所定の指示信号がオンになると、前記複数の信号線に前記第１の電源電圧とは異なる第２の電源電圧を出力する選択無効化回路と、
前記複数の信号線の電圧が前記第２の電源電圧から変化しようとする場合に、前記複数の信号線の電圧を前記第２の電源電圧に引き戻すよう作用するレベル設定装置と、
前記複数の信号線がそれぞれ対応する行または列に接続された、マトリクス状に配置された複数の画素回路とを含み、
前記指示信号がオンからオフに変化した後、前記選択された信号線は前記第１の電源電圧を、前記選択されない信号線は前記第２の電源電圧を対応する前記行または列に出力することを特徴とする表示装置。
【請求項４】
複数の信号線のうち、選択された信号線に第１の電源電圧を出力させ、選択されない信号線に前記第１の電源電圧とは異なる第２の電源電圧を出力させると共にその後出力をオフにする選択回路と、
前記選択回路と同一導電型のトランジスタにより構成され、前記複数の信号線の電圧が前記第２の電源電圧から変化しようとする場合に、前記複数の信号線の電圧を前記第２の電源電圧に引き戻すよう作用するレベル設定装置と、
前記複数の信号線がそれぞれ対応する行または列に接続された、マトリクス状に配置された複数の画素回路と、
を含むことを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はレベル設定装置とそれを利用した表示装置に関する。特に所定の電圧を保持するレベル設定装置とそれを利用した表示装置に関する。
【０００２】
【従来の技術】
近年ガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（以下単に「トランジスタ」という）を使用したアクティブマトリクス型表示装置が急速に普及している。アクティブマトリクス型表示装置は、表示素子に液晶やＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子などを用いる。これらは、画素が行列状に多数配列されてなる画素部に対して、その周辺に特定の画素を選択し、駆動するための水平側の駆動装置や垂直側の駆動装置を配置しており、これら駆動装置は一般にトランジスタ回路で構成されている。駆動装置には、シフトレジスタを使用する装置やデコーダを使用する装置がある。
【０００３】
デコーダを使用する駆動装置は、特許文献１のごとく行列状に配置された画素の行または列に対応して、画素を駆動させる信号を伝送する複数の信号線が平行に配列されている。それぞれの信号線には、例えば複数のｐチャネル型トランジスタが直列に配置されているが、その配置は各信号線で異なる。ｐチャネル型トランジスタにカウンタで生成されたデコード信号が入力され、すべてのｐチャネル型トランジスタがオンになる１本の信号線が選択される。その結果、選択された信号線は所定の電圧に接続され、対応する画素を駆動させる。
すべての信号線は、信号線上に直列に配置されたｐチャネル型トランジスタとは別に、さらに複数のｐチャネル型トランジスタを有する。デコード信号により選択されなかった信号線は、後者のｐチャネル型トランジスタにより、選択された信号線が接続される電圧とは別の電圧に接続され、その電圧を維持する。なお、ｐチャネル型トランジスタがｎチャネル型トランジスタであってもよい。
【０００４】
【特許文献１】
特開２００１−３１８６２４号公報
【特許文献２】
特公平０７−６６２５２号公報
【０００５】
【発明が解決しようとする課題】
表示装置におけるデコーダは、駆動する信号線を選択するための複数のｐチャネル型トランジスタに加えて、選択されていない信号線の電圧を維持するための複数のｐチャネル型トランジスタを各信号線に対し配置する。そのため、一般に素子数の増大、回路面積の増大、消費電力の増大、歩留まりの低下が生じる。
【０００６】
本発明者はこうした状況を認識して、本発明をなしたものであり、その目的は、一定の電圧レベルを保持するレベル設定装置およびそれを利用した表示装置を提供することである。また、電圧レベルを保持するための素子数が少ないレベル設定装置およびそれを利用した表示装置を提供することである。また、消費電力の小さいレベル設定装置およびそれを利用した表示装置を提供することである。
【０００７】
【課題を解決するための手段】
本発明のある態様はレベル設定装置である。この装置は、電源電圧が印加される第１の入力端子と、目的の入力信号が入力される第２の入力端子と、出力信号が現れる出力端子と、入力された入力信号と電源電圧が所与の関係を満たすとき、出力端子に電源電圧を出力し、満たさなければ出力をオフにするスイッチ回路とを含む。この装置において、出力端子と第２の入力端子を接続した。
【０００８】
以上の装置により、入力された入力信号が所与の関係を満たす第１の状態の後に、入力信号が所与の関係を満たさない第２の状態の電圧に変化した場合、第１の状態でのスイッチ回路の出力が、再びスイッチ回路に入力されるため、スイッチ回路は所与の関係を満たし、電源電圧を出力する。その結果、電圧レベルが保持される。
【０００９】
所与の関係は、入力された入力信号の電圧が略電源電圧であれば満たされる関係であってもよい。「略電源電圧」とは、電源電圧に近い電圧である。例えば、電源電圧から所定の誤差を除いた電圧であり、所定の誤差には、電圧降下などがある。
【００１０】
本発明の別の態様は表示装置である。この装置は、複数の信号線のうち、選択された信号線に第１の電源電圧を出力させ、選択されない信号線の出力をオフにする選択回路と、所定の指示信号がオンになると、複数の信号線に第１の電源電圧とは異なる第２の電源電圧を出力する選択無効化回路と、複数の信号線の電圧が第２の電源電圧から変化しようとする場合に、複数の信号線の電圧を第２の電源電圧に引き戻すよう作用するレベル設定装置と、複数の信号線がそれぞれ対応する行または列に接続された、マトリクス状に配置された複数の画素回路とを含む。この装置において、指示信号がオンからオフに変化した後、選択された信号線は第１の電源電圧を、選択されない信号線は第２の電源電圧を対応する行または列に出力する。
【００１１】
以上の装置により、選択されていない信号線の電圧を維持するために、レベル設定装置を使用するため、選択されていない信号線の電圧を維持するためのデコード回路における素子数を削減できる。
【００１２】
本発明のさらに別の態様は表示装置である。この装置は、選択された信号線に第１の電源電圧を出力させ、選択されない信号線に第１の電源電圧とは異なる第２の電源電圧を出力させると共に出力をオフにする選択回路と、信号線の電圧が第２の電源電圧から第２の電源電圧でない電圧に変化しようとする場合に、信号線の電圧を第２の電源電圧に引き戻すよう作用するレベル設定装置と、信号線が接続するマトリクス状の画素回路とを含む。この装置において、選択された信号線がその後選択されなくなった後、第２の電源電圧を対応する画素回路配列の行または列に出力し、選択回路と前記レベル設定回路は、複数の同一導電型のトランジスタにより構成されてもよい。
【００１３】
以上の装置により、選択回路の出力が所定の電源電圧でなくなる場合においても、レベル設定装置を設けることにより、電圧レベルを固定できる。
なお、以上の構成要素の任意の組合せや組み替えもまた、本発明の態様として有効である。
【００１４】
【発明の実施の形態】
（実施の形態１）
実施の形態１は、入力した信号が所定の電圧でなくても、それを所定の電圧に固定するレベル設定装置に関する。所定の信号を伝送する信号線に接続したスイッチ回路を設け、このスイッチ回路は入力した信号の電圧が所定の電源電圧と同等の場合に電源電圧を信号線に出力する。さらに、スイッチ回路の出力はスイッチ回路の入力に帰還されている。その結果、信号線に入力した信号の電圧が電源電圧であると、信号線は電源電圧を出力する。一方、入力した信号の電圧が電源電圧以外の電圧に変化しようとしても、スイッチ回路の出力がスイッチ回路の入力にまわり込むため、信号線の出力は安定的に保持される。
【００１５】
図１は、実施の形態１に係るレベル設定装置１００の構成を示す。レベル設定装置１００は、正電圧電源１０、信号線１２、スイッチ回路１４、帰還線１６、負電圧電源１８を有する。スイッチ回路１４は、スイッチ用トランジスタ２０と変換回路２２を有し、変換回路２２は、反転用トランジスタ２４と抵抗用トランジスタ２６を有する。前提として、レベル設定装置１００は複数の同一導電型のトランジスタにより構成されているものとする。ここでは、これをｐチャネル型トランジスタとする。
【００１６】
正電圧電源１０は、レベル設定装置１００で使用されるｐチャネル型トランジスタをオフ状態にする電圧（以下、「ＶＤＤ」という）を供給する。
負電圧電源１８は、レベル設定装置１００で使用されるｐチャネル型トランジスタをオン状態にする電圧（以下、「ＶＢＢ」という）を供給する。
【００１７】
変換回路２２は、スイッチ回路１４の入力部に相当し、入力電圧を変換する。変換回路２２には、反転用トランジスタ２４と抵抗用トランジスタ２６が含まれる。
スイッチ用トランジスタ２０は、正電圧電源１０と接続し、変換回路２２から入力する電圧に応じて、ＶＤＤを出力する。動作の詳細は後述する。
帰還線１６は、スイッチ用トランジスタ２０の出力と信号線１２を接続し、スイッチ回路１４の出力からスイッチ回路１４の入力へ信号を帰還する。
【００１８】
レベル設定装置１００の動作を図２に示す各部における電圧値とあわせて説明する。ただし図２において、説明の便宜のため、電圧値は寄生抵抗、寄生容量による電圧降下等の影響を無視するものとして示す。図２のＰ１から５は図１のレベル設定装置１００において対応するＰ１から５を示す。信号線１２において入力する信号の電圧がＶＤＤである場合の電圧値が図２の最上段である。Ｐ１では、入力した信号の電圧がＶＤＤであり、Ｐ２の反転用トランジスタ２４にＶＤＤが入力される。反転用トランジスタ２４はＶＤＤに対して動作しないので、正電圧電源１０のＶＤＤは出力されず、Ｐ３では負電圧電源１８のＶＢＢが出力される。スイッチ用トランジスタ２０はＶＢＢにより動作するため、Ｐ４ではＶＤＤを出力する。これは、信号線１２における信号の電圧と同一であるため、Ｐ５では入力した信号の電圧と同じＶＤＤが出力される。
【００１９】
一方、信号線１２において入力する信号の電圧がＶＢＢである場合の電圧値が図２の中段である。Ｐ１において、入力した信号の電圧はＶＢＢであり、Ｐ２の反転用トランジスタ２４にＶＢＢが入力される。反転用トランジスタ２４はＶＢＢにより動作するため、Ｐ３の電圧値は、以下の通りで表される。
【数１】
2004163694.tif 000003
ここで、Ｒ２４は反転用トランジスタ２４の抵抗、Ｒ２６は抵抗用トランジスタ２６の抵抗である。なお、この値で後述のスイッチ用トランジスタ２０を動作させないようにするため、Ｒ２４はＲ２６より小さくする。上記の出力電圧に対してスイッチ用トランジスタ２０は動作しないため、正電圧電源１０のＶＤＤは出力されない。そのため、Ｐ４、Ｐ５の信号線１２における信号の電圧はＶＢＢである。
【００２０】
信号線１２において入力する信号の電圧がＶＤＤやＶＢＢで制御されていない場合の電圧値が図２の最下段である。この状態の前段階は、信号線１２において入力する信号の電圧がＶＤＤの状態であるとする。前述の通り、最初の状態においては、Ｐ１では信号線１２において入力する信号の電圧が規定されていない。そのため電圧は任意の雑音に影響される場合がある。Ｐ２の反転用トランジスタ２４には、前段階でのスイッチ用トランジスタ２０の出力電圧であるＶＤＤが帰還線１６を介して入力される。反転用トランジスタ２４はＶＤＤに対して動作しないので、正電圧電源１０のＶＤＤは出力されず、Ｐ３から負電圧電源１８のＶＢＢが出力される。スイッチ用トランジスタ２０はＶＢＢにより動作するため、Ｐ４はＶＤＤを出力する。Ｐ５の信号線１２における信号の電圧はＶＤＤとなると共に、スイッチ用トランジスタ２０から出力されたＶＤＤは再び帰還線１６を介して反転用トランジスタ２４に入力される。なお、以上の実施の形態では、所定のトランジスタはｐチャネル型トランジスタとして説明したが、これはｎチャネル型トランジスタでもかまわない。
【００２１】
以上の構成によるレベル設定装置１００の動作は以下の通りである。レベル設定装置１００の信号線１２は電圧がＶＤＤである信号を外部入力信号として入力する。信号はさらにスイッチ回路１４に入力される。スイッチ回路１４は、入力した信号の電圧がＶＤＤであるときは、ＶＤＤを出力する。スイッチ回路１４の出力は、帰還線１６を介して信号線１２に接続され、信号線１２からＶＤＤを出力すると共に、再びスイッチ回路１４に入力される。そのため、スイッチ回路１４の入力信号は、スイッチ回路１４の出力信号と外部入力信号の和となる。その後、外部入力信号がＶＤＤより小さくなっても、スイッチ回路１４にはスイッチ回路１４の出力ＶＤＤが入力される。その結果、スイッチ回路１４からＶＤＤが出力され、信号線１２の出力もＶＤＤを保持する。
【００２２】
実施の形態１によれば、信号線が所定の電圧により制御されていた前段階に続いて、信号線が所定の電圧により制御されなくなった後でも、前段階のスイッチ回路の出力をスイッチ回路の入力に帰還させることにより、スイッチ回路から所定の電圧を出力し、それによって信号線の電圧を保持することが可能である。
【００２３】
（実施の形態２）
実施の形態２は、実施の形態１におけるレベル設定装置において、反転回路に含まれるトランジスタを抵抗素子に変更している。
図３は、実施の形態２に係るレベル設定装置１００の構成を示す。レベル設定装置１００は、図１のレベル設定装置１００における抵抗用トランジスタ２６を抵抗素子２８に変更している。動作は、図１のレベル設定装置１００と同一であるため、説明は省略する。
【００２４】
抵抗素子２８は、図１の変換回路２２において負電圧電源１８側に接続されていた抵抗用トランジスタ２６を置き換えたものである。抵抗用トランジスタ２６はスイッチ素子としてではなく、抵抗素子として使用されている。抵抗素子２８により、トランジスタの特性ばらつきの影響を受けにくく、また抵抗素子２８の抵抗値を大きくすることにより消費電力をさらに小さくすることが可能である。実施の形態２によれば、実施の形態１におけるレベル設定装置の別の構成が可能である。
【００２５】
（実施の形態３）
実施の形態３は、実施の形態１または２のレベル設定装置を表示装置、特にデコード回路に適用した場合である。選択されている信号線はデコード回路を介して負電圧電源に直接接続されている。選択されていない信号線は、デコード回路ではなく、レベル設定装置を使用して正電圧電源に接続される。そのため選択されていない状態を保持するためのデコード回路におけるトランジスタが不要になる。スイッチ回路の回路規模は、一般に、デコード回路より小さい。
【００２６】
図４は、実施の形態３に係る表示装置１０４の構成を示す。表示装置１０４は、同期制御部４０、垂直側カウンタ４２、水平側カウンタ４４、垂直側駆動装置４６、水平側駆動装置４８、サンプルホールド装置５０、表示部５２、垂直側デコード線７８、垂直側出力線８０、水平側デコード線８２、初期水平側出力線８４、最終水平側出力線８６を有する。
【００２７】
表示部５２は、アクティブマトリックス型の表示装置であり、行列状に縦Ｍ個、横Ｎ個の画素を有する。また各画素に対応してＭ本の垂直側出力線８０とＮ本の最終水平側出力線８６が入力される。ここでは垂直側出力線８０のＭ本を２５６本、最終水平側出力線８６のＮ本を４８０本とする。また、表示部５２の画素を駆動させるトランジスタは垂直側駆動装置４６、水平側駆動装置４８のトランジスタと同一導電型とする。
サンプルホールド装置５０において、各画素に対する映像信号が入力され、対応する４８０本の最終水平側出力線８６に取り込まれる。１本の最終水平側出力線８６には２５６個の画素に対する映像信号が取り込まれる。
【００２８】
垂直側駆動装置４６は、２５６本の垂直側出力線８０の中から１本の垂直側出力線８０を選択し、駆動させる。選択は垂直側デコード線７８から入力されるデコード信号をもとに行われる。水平側駆動装置４８は、垂直側駆動装置４６と同一の動作を実行する。
【００２９】
垂直側カウンタ４２と水平側カウンタ４４は、所定のクロックパルスをカウントし、そのカウント値であるデコード信号を生成する。垂直側カウンタ４２は０から２５５まで、水平側カウンタ４４は０から４７９までカウントする。生成されたデコード信号は、それぞれ垂直側デコード線７８と水平側デコード線８２から出力される。
【００３０】
同期制御部４０は、垂直側カウンタ４２と水平側カウンタ４４におけるデコード信号生成にあたって、行と列間の同期を制御する。
図５は、表示装置１０４における垂直側駆動装置４６の構成を示す。垂直側駆動装置４６は、スイッチ素子５６、第１選択無効化回路５４、第２選択無効化回路５８、レベル設定装置１００を有する。レベル設定装置１００の構成は、図１におけるレベル設定装置１００と同一である。スイッチ素子５６は、垂直側デコード線７８を介して垂直側カウンタ４２と接続されている。なお、垂直側出力線８０は２５６本設けられるが、図５においては、そのうち３本を記載する。
【００３１】
垂直側出力線８０は、駆動されると表示部５２へ負電圧電源１８のＶＢＢを出力する。
垂直側デコード線７８は、垂直側カウンタ４２で生成されたデコード信号を伝送する。設けられる垂直側デコード線７８の数は、垂直側出力線８０の数によって定まり、垂直側出力線８０が２５６本までなら８ビットのデコード信号により特定できる。ここでは、８本であり、それぞれＤ７からＤ０で示す。
【００３２】
スイッチ素子５６は、垂直側デコード線７８のデコード信号に対応する信号線１２を選択する目的で、信号線１２上に直列に設けられたトランジスタである。１本の信号線１２上に配置されたすべてのスイッチ素子５６がデコード信号によりオンにされると、当該信号線１２が電気的に接続される。所定のデコード信号に対して対応する１本の信号線１２を選択するため、スイッチ素子５６の配列はすべての信号線１２で異なる。
【００３３】
第１選択無効化回路５４は、信号線１２と正電圧電源１０をデコード信号に関らず、ＥＮＢ信号をもとに強制的に接続あるいは切断するトランジスタである。第１選択無効化回路５４がオンになると、デコード信号による信号が無効になる選択無効状態となる。
【００３４】
第２選択無効化回路５８は、信号線１２と第２選択無効化回路５８をデコード信号にかかわらず、ＥＮＢ反転信号をもとに強制的に接続あるいは切断するトランジスタである。第１選択無効化回路５４がオフになると、デコード信号による信号が無効になる選択無効状態となる。第１選択無効化回路５４とはオンとオフが反対の関係にある。
【００３５】
垂直側駆動装置４６の動作を図６に示す各部における電圧値とあわせて説明する。図６のＰ１から３は図５の垂直側駆動装置４６において対応するＰ１から３を示す。信号線の選択無効状態が図６の最上段に示される。ＥＮＢ反転信号により第２選択無効化回路５８がオフとなり、Ｐ１の信号線１２は負電圧電源１８のＶＢＢと切断される。一方、ＥＮＢ信号により第１選択無効化回路５４がオンとなり、Ｐ２の信号線１２が正電圧電源１０のＶＤＤと接続される。これより、信号線１２はＶＤＤに接続され、レベル設定装置１００は図２の最上段と同一の動作をする。そのため、Ｐ３の信号線１２の電圧はＶＤＤとなる。
【００３６】
一方、信号線１２がスイッチ素子５６によって選択されている状態が、図６の中段に示される。ＥＮＢ反転信号により第２選択無効化回路５８がオンになり、さらにスイッチ素子５６がデコード信号によりすべてオンとなるため、Ｐ１の信号線１２は負電圧電源１８のＶＢＢに接続される。一方、ＥＮＢ信号により第１選択無効化回路５４がオフとなるため、Ｐ２ではＶＢＢがレベル設定装置１００に入力される。レベル設定装置１００は図２の中段と同一の動作をする。そのため、Ｐ３の信号線１２の電圧はＶＢＢとなる。
【００３７】
さらに、信号線１２がスイッチ素子５６によって選択されていない状態が、図６の最下段に示される。第２選択無効化回路５８と第１選択無効化回路５４は選択されている状態と同一の動作をするが、スイッチ素子５６がデコード信号によりオンにならないため、最初の状態において、Ｐ１と２の信号線１２は、ＶＢＢまたはＶＤＤに接続されない。選択されていない状態が選択無効状態からの変化であるとすれば、レベル設定装置１００の動作は図６の最下段と同一になる。そのため、Ｐ３の信号線１２の電圧はＶＤＤとなる。
【００３８】
図７は、垂直側駆動装置４６に入力されるデコード信号とＥＮＢ信号のタイミングチャートを示す。図７において、「１Ｈ」は、１水平走査期間を表す。デコード信号による信号線１２の切り換えが行われる前後の期間は、ＥＮＢ信号がＶＢＢとなることによって、すべての信号線１２が負電圧電源１８のＶＢＢと切断される。その際、信号線１２は正電圧電源１０のＶＤＤと接続されることにより、すべての信号線１２がＶＤＤと接続され、選択無効状態となる。その後、ＥＮＢ信号がＶＤＤとなり、デコード信号により選択された信号線３０は、直列に接続されたスイッチ素子５６がすべてオンとなることで、負電圧電源１８のＶＢＢに接続される。また、選択されていない信号線１２は、レベル設定装置１００を介して正電圧電源１０のＶＤＤと接続される。
【００３９】
図８は、表示装置１０４における水平側駆動装置４８とサンプルホールド装置５０の構成を示す。水平側駆動装置４８は垂直側駆動装置４６と同一の構成である。サンプルホールド装置５０は、第１サンプルホールド回路８８ａ、第２サンプルホールド回路８８ｂ等を有する。なお、第１サンプルホールド回路８８ａ、第２サンプルホールド回路８８ｂ等をサンプルホールド回路８８と総称する。ここでは、ビデオ信号を１２相入力とするため、サンプルホールド回路３８は４０個設けられる。ここではそのうち３個を記載する。
【００４０】
第１サンプルホールド回路８８ａは第１サンプルホールド素子６０ａ、第２サンプルホールド素子６０ｂ等を有する。なお、第１サンプルホールド素子６０ａ、第２サンプルホールド素子６０ｂ等をサンプルホールド素子６０と総称する。サンプルホールド素子６０は１２個存在するが、図８ではそのうち４個を記載している。以上はすべてのサンプルホールド回路８８で同一である。１２相のビデオ信号入力（ｖｄ１、ｖｄ２からｖｄ１２と図示）により、サンプルホールド素子６０は１２本の最終水平側出力線８６を同時に駆動するように構成されている。水平側駆動装置４８において１本の初期水平側出力線８４が選択されると、１２個のサンプルホールド素子６０はすべてオンになるので、ビデオ信号が最終水平側出力線８６に書き込まれる。
【００４１】
以上の構成による表示装置１０４の動作は以下の通りである。垂直側カウンタ４２からデコード信号「０００００００１」が、先頭をＤ７、最後をＤ０端子として出力される。なお、Ｄ０の「１」は反転され、「０」となる。Ｄ７からＤ１までの「０」と、反転したＤ０の「０」に対応するスイッチ素子５６がオンになる。すべてオンになる複数のスイッチ素子５６の組み合わせを有する信号線１２が、負電圧電源１８に接続される。このとき、第１選択無効化回路５４はオフであり、第２選択無効化回路５８はオンである。当該信号線１２の電圧はＶＢＢとなり、これに対応する画素回路を駆動させる。
【００４２】
次に、第１選択無効化回路５４がオンになり、第２選択無効化回路５８がオフになることで、信号線１２は、負電圧電源１８と切り離され、かわりに正電圧電源１０に接続される。信号線１２の電圧は、ＶＤＤとなる。さらに、第１選択無効化回路５４がオフになり、第２選択無効化回路５８がオンになると共に、垂直側カウンタによりデコード信号がインクリメントされ「００００００１０」となる。このデコード信号に対して、デコード信号「０００００００１」で選択されていた信号線１２はＤ１とＤ０に対するスイッチ素子５６がオンにならない。そのため、信号線１２は負電圧電源１８と正電圧電源１０の両方に接続されず、電圧が不定となる。この電圧がレベル設定回路１００に入力されると、スイッチ回路１４の帰還作用により、信号線１２の電圧はＶＤＤとなる。
【００４３】
実施の形態３によれば、選択無効状態の設定とレベル設定回路の使用により、デコード回路は、非選択状態を保持できるため、オフ電圧レベルを固定するためのデコード回路を使用するよりもトランジスタ数を少なくすることが可能である。また、選択状態等をＥＮＢ信号やデコード信号の使用により、時間的に分離するため、消費電力が小さくさらに雑音等の影響を受けにくくすることが可能である。
【００４４】
（実施の形態４）
実施の形態４は、実施の形態１または２のレベル設定装置をシフトレジスタの出力端に配置し、さらにそのシフトレジスタで表示装置を駆動する。同一導電型のトランジスタより構成されるシフトレジスタの出力は所定の電源電圧に直接接続されない場合がある。その出力にレベル設定装置を設けることにより、その出力電圧を電源電圧に固定できる。
図９は、実施の形態４に係るシフトレジスタ装置１０２の構成を示す。図９は、第１トランジスタ６２から第６トランジスタ、第１クロックライン７４、第２クロックライン７６、第１出力端９０、第２出力端９２、レベル設定装置１００を有する。レベル設定装置１００は、図１におけるレベル設定装置１００と同一である。
第１出力端９０と第２出力端９２は、画素回路配列の行または列に接続される。これらは、図示しないがさらに存在する場合がある。
【００４５】
この構成による表示装置１０４の動作は以下の通りである。レベル設定装置１００において第２出力端９２がオン電圧となると、第１出力端９０が選択された状態から選択されていない状態に切換る。この場合、第１トランジスタ６２のゲート電圧がオン電圧となるとなるため、第１トランジスタ６２がオンになり、オフ電圧であるＶＤＤと第１出力端９０が接続される。その後、第２出力端９２がオフ電圧に戻ると、第２トランジスタ６４がオフになるので第１トランジスタ６２のゲート電圧が何とも接続されなくなり、所定の電圧電源で制御されない状態になる。一方、レベル設定装置１００は、シフトレジスタの出力の電圧が制御されない状態であっても、第１出力端９０をＶＤＤに固定できる。
【００４６】
図１０は、シフトレジスタ装置１０２における信号のタイミングチャートを示す。ここで、第１出力端９０は第２出力端９２がオンからオフに変化した後でも、オフ電圧を保持している。
本実施の形態によれば、同一導電型のトランジスタにより構成されたシフトレジスタで生じる出力が所定の電圧電源により制御されなくなる場合に対しても、シフトレジスタの出力にレベル設定装置を設けることにより、シフトレジスタ全体の動作の安定化を実現できる。
【００４７】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、その各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
以下、そうした例を述べる。
【００４８】
実施の形態において、駆動装置に使用するトランジスタは同一導電型であるとした。しかし、これに限られず、ｐチャネル型トランジスタとｎチャネル型トランジスタが混在してもかまわない。これらの混在したトランジスタの組み合わせ方次第では、デコード信号の反転信号は不要にできる。その場合、本実施の形態において設けられた反転回路がなくてもよい。つまり、所定の信号より、駆動させる信号線が特定できればよい。
【００４９】
実施の形態において、画素を駆動するトランジスタと駆動装置に含まれるトランジスタをｐチャネル型の同一導電型とし、かつそのオン電圧とオフ電圧をそれぞれＶＢＢとＶＤＤで規定した。しかし、これらのトランジスタはこれに限らない。その場合、例えば、駆動装置の出力後に電圧の変換装置が設けられ、画素を駆動するトランジスタのために電圧が変換されてもかまわない。
【００５０】
【発明の効果】
本発明によれば、一定の電圧レベルを保持するレベル設定装置およびそれを利用した表示装置を提供できる。また、電圧レベルを維持するための素子数が少ないレベル設定装置およびそれを利用した表示装置を提供できる。また、消費電力の小さいレベル設定装置およびそれを利用した表示装置を提供できる。
【図面の簡単な説明】
【図１】実施の形態１に係るレベル設定装置の構成を示す図である。
【図２】図１のレベル設定装置の各部における電圧値を示す図である。
【図３】実施の形態２に係るレベル設定装置の構成を示す図である。
【図４】実施の形態３に係る表示装置の構成を示す図である。
【図５】図４の垂直側駆動装置の構成を示す図である。
【図６】図５の垂直側駆動装置の各部における電圧値を示す図である。
【図７】図５の垂直側駆動装置に入力されるカウンタのタイミングを示す図である。
【図８】図４の水平側駆動装置とサンプルホールド装置の構成を示す図である。
【図９】実施の形態４に係るシフトレジスタ装置の構成を示す図である。
【図１０】図９のシフトレジスタ装置の信号のタイミングを示す図である。
【符号の説明】
１０  正電圧電源、  １２  信号線、  １４  スイッチ回路、  １６  帰還線、  １８  負電圧電源、  ２０  スイッチ用トランジスタ、  ２２  変換回路、２４  反転用トランジスタ  ２６  抵抗用トランジスタ、  ２８  抵抗素子、４０  同期制御部、  ４２  垂直側カウンタ、  ４４  水平側カウンタ、  ４６  垂直側駆動装置、  ４８  水平側駆動装置、  ５０  サンプルホールド装置、  ５２  表示部、  ５４  第１選択無効化回路、  ５６  スイッチ素子、  ５８  第２選択無効化回路、  ６０  サンプルホールド素子、  ６２  第１トランジスタ、  ６４  第２のトランジスタ、  ７２  第６トランジスタ、  ７４  第１クロックライン、  ７６  第２クロックライン、  ７８  垂直側デコード線、８０  垂直側出力線、  ８２  水平側デコード線、  ８４  初期水平側出力線、  ８６  最終水平側出力線、  ８８  サンプルホールド装置、  ９０  第１出力端、  ９２  第２出力端、  １００  レベル設定装置、  １０２  シフトレジスタ装置、  １０４  表示装置。
【図１】
2004163694.tif 000004
【図２】
2004163694.tif 000005
【図３】
2004163694.tif 000006
【図４】
2004163694.tif 000007
【図５】
2004163694.tif 000008
【図６】
2004163694.tif 000009
【図７】
2004163694.tif 000010
【図８】
2004163694.tif 000011
【図９】
2004163694.tif 000012
【図１０】
2004163694.tif 000013