(57)【要約】【課題】従来のパッケージは、上部電極露出工程において、一旦パッケージ上面を研削にて除去し、表面と同一面に形成していたため上部に更に別のパッケージを搭載する場合は、必ずはんだボールを搭載したＢＧＡパッケージを用いるか、或いは予め半田ペーストなど異なる配線体をプリフォーム等を行う必要があった。また上部電極は、樹脂封止後に研削にて形成するため、研削工程が必要でコスト抑制の障害となっていた。【解決手段】本発明のパッケージの外部電極を少なくとも上方に有するパッケージで、上部電極４の一方が基材１上に接続され、他の一方が封止体３の上面より突出した構造の半導体装置である。この実施形態のパッケージは、下部電極にボールを付加したＢＧＡ構造でも、或いはボール無しのＬＧＡ（ランド）構造でもよく、ＢＧＡ構造の当該パッケージの上段にＬＧＡ構造のパッケージを載置して、２つのパッケージを積層接続が可能である。【選択図】      図１
2004327855.tif 000002
【特許請求の範囲】
【請求項１】
両面配線基板からなるバッケージと、前記基板に搭載された半導体チップと、前記半導体チップを封止する封止体とを有する半導体装置であって、前記封止体は、封止体貫通電極を含め半導体チップの搭載面側の両面配線基板面全体を封止され、前記封止体貫通電極の先端部分が、前記封止体よりも突出したことを特徴とする半導体装置。
【請求項２】
両面配線基板からなるバッケージ形成と、前記基板に半導体チップを搭載し、前記半導体チップと封止体貫通電極とを封止形成する半導体装置の製造方法であって、弾性フィルムを前記封止体貫通電極とに当接させでトランスファー封止成形し、弾性フィルムを除去して封止体より電極を突出形成することを特徴とする半導体装置の製造方法。
【請求項３】
前記貫通電極がＢＧＡであることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記貫通電極がＢＧＡであることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
前記半導体チップと前記貫通電極が搭載された前記両面配線基板の他の一方にも貫通電極を設けたことを特徴とする請求項１および３記載の半導体装置。
【請求項６】
前記封止体が２次元マトリクス状に配置された多連多列基板を同時に一括して封止する一括封入方式を用い、その後個片化することを特徴とする、請求項２または４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置のパッケージに関し、特に上部電極がパッケージ上面より突出した構造のパッケージに関する。
【０００２】
【従来の技術】
従来の半導体装置パッケージを図６に、また該パッケージ形成方法を図７示す。従来は図７に示した通り、上部電極を完全に包含するような樹脂封止を一旦行った後、パッケージ上面を研削にて当該上部電極部に達する位置まで切断除去することにより、上部電極の上面がパッケージ表面と同一面に露出する方法を取っていた。また、特開２００２−３５９３２３「半導体装置及び半導体装置の製造方法」に記載される通り、上部電極の一部を突出させるためには、導体柱の端部に異なる配線体を更に設ける方式をとっていた。
【０００３】
【特許文献１】
特開平２００２−３５９３２３号公報（第４頁、図１）
【特許文献２】
【発明が解決しようとする課題】
上述のように、従来のパッケージは、上部電極露出工程において、一旦パッケージ上面を研削にて除去し、表面と同一面に形成していた。したがって、上部に更に別のパッケージを搭載する場合は、必ずはんだボールを搭載したＢＧＡパッケージを用いるか、或いは予め半田ペーストなど異なる配線体をプリフォームする等を行わないと、適正にパッケージスタック接続が出来なかった。また上部電極は、上記の通り、樹脂封止後に研削にて形成するため、研削工程が必ず必要となり、コスト抑制の障害となっていた。
【０００４】
また、従来のパッケージ形成方法は、樹脂封止時に上部電極を完全に包含して封止した後、パッケージの一部を研削等にて除去することで上部電極の一部を露出させていたため、上部電極はパッケージ上面と必然的に同一面となるという問題もあった。
【０００５】
【課題を解決するための手段】
本発明の半導体装置およびその製造方法は、両面配線基板からなるバッケージと、前記基板に搭載された半導体チップと、前記半導体チップを封止する封止体とを有する半導体装置であって、前記封止体は、封止体貫通電極を含め半導体チップの搭載面側の両面配線基板面全体を封止され、前記封止体貫通電極の先端部分が、前記封止体よりも突出したことを特徴とする。
また、両面配線基板からなるバッケージ形成と、前記基板に半導体チップを搭載し、前記半導体チップと封止体貫通電極とを封止形成する半導体装置の製造方法であって、弾性フィルムを前記封止体貫通電極とに当接させでトランスファー封止成形し、弾性フィルムを除去して封止体より電極を突出形成することをとくちょうとする。
また、前記半導体チップと前記貫通電極が搭載された前記両面配線基板の他の一方にも貫通電極を設けたことを特徴とする。
また、前記封止体が２次元マトリクス状に配置された多連多列基板を同時に一括して封止する一括封入方式を用い、その後個片化することを特徴とする。
【０００６】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。図１に本発明の第１の実施形態を示す。これは、パッケージの外部電極を少なくとも上方に有するパッケージで、上部電極４の一方が基材１上に接続され、他の一方が封止体３の上面より突出した構造の半導体装置である。
【０００７】
この実施形態のパッケージの場合は、下部電極にボールを付加したＢＧＡ構造でも、或いはボール無しのＬＧＡ（ランド）構造でもよく、ＢＧＡ構造の当該パッケージの上段にＬＧＡ構造のパッケージを載置して、２つのパッケージを積層接続したもの（以下パッケージスタック）を図２に示す。
【０００８】
上記パッケージにおいて、上部電極４を封止体３から突出して封止体を形成するには、図３に示す通り、封止樹脂を封入する前に予め、上部電極側に弾性フィルム８を挟持して封入上金型６と封入下金型７とで電極部をクランプし、上部電極の一部が弾性フィルムに埋設した状態にて、側面の樹脂封入口９より封止体３を注入してパッケージを形成することにより、封止後には上記電極埋設部が封止体より突出した状態にて形成される。この樹脂注入方法は、高圧樹脂封入するトランスファー封入方式でも、或いは液状樹脂を毛細管現象にて注入するキャピラリーフロー方式でも良い。また、特にトランスファー封入方式にてパッケージ形成する場合は、各半導体装置が２次元マトリクス状に配置された基材を使用し、基材全体を１ユニットにて封入する一括封入方式、或いは基材全体を数分割したユニット毎に封入するＭＡＰ封入方式などを用いることにより、上記の電極突出パッケージが、効率的かつ合理的に作成できる。
【０００９】
図４に本発明の第２の実施形態を示す。本実施形態は、封止体により形成されるパッケージ上面形状を、半導体素子２近傍と、上部電極４近傍とで異なる高さとし、上部電極４は当該部分の封止体４によるパッケージ形成高さより突出した構造の半導体装置である。本実施形態のパッケージを２つ載置してパッケージスタックしたものを図５に示す。
【００１０】
本実施形態の様なパッケージスタックをする場合、半導体素子配置部封止体より低く形成された上部電極部に、パッケージスタック接続端子用ボールが配置されるため、パッケージ取付け高さが互いに相殺され、パッケージスタックした際の低背化が図られる。
【００１１】
パッケージのスタック接続に対して最も効果的な理由は、上部電極が封止体よりも突出していることにより、上部パッケージに接続部材が不要となるためである。またパッケージの封止時に予め上部電極が突出するような封入方式を用いることにより、上部電極露出が容易に形成でき、改めて工程追加などの必要が無くパッケージスタックが可能となるためである。
【００１２】
封止方法は、ＩＣが２次元マトリクス状に配置された多連多列基板を同時に一括にて封止する一括封入（一般的にはＭＡＰ＝Ｍａｔｒｉｘ  Ａｒｅａ  Ｐａｃｋａｇｅ）方式を用い、その後ダイシング切断などにてＰＫＧを個片化することを前提としている。資材使用効率向上と組立加工工数の削減などによるコストの抑制があげられる。
【００１３】
【発明の効果】
以上説明したように、本願発明の半導体装置によれば、パッケージ上面より電極部が突出しているため、図２に示す実施形態の様にパッケージスタックする際に、上部パッケージの接続用はんだボールを必ずしも設ける必要が無いため、工程短縮および資材削減によるコスト低減が可能となる。
【００１４】
更に、上記のいずれの上部電極も、パッケージ上面より突出させる方法として、樹脂封止時に予め上部電極が露出されるような方式を取っているため、封止後にエッチングや研削などといった、電極露出工程が全く不要となり、工程削減とコスト削減の効果がある。
【００１５】
また、半導体チップを搭載した両面配線基板の面全体を封止し、半田ボール先端を突出するため、半導体装置の実装時の熱的・機械的な影響に対して両面配線基板の反り、ひずみ等が防止でき、低背高な半導体装置となる。図５に示す積層のパッケージした場合、半導体チップを含め両面配線基板の面全体を封止しているため、積層した配線基板間及び金属経路間での短絡が防止できる。
【００１６】
また、上面ＢＧＡボールを搭載してからトランスファー封入を行うため、封入後に上面ＢＧＡボールリフローを行う必要が無く、封入済みパッケージに与える累積熱ストレスを少なく抑えられるため、パッケージ信頼性向上の効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のパッケージ断面図である。
【図２】本発明の第１の実施形態のパッケージの積層例を示す断面図である。
【図３】本発明の第２の実施形態の封入方法を示す断面図である。
【図４】本発明の第２の実施形態のパッケージ断面図である。
【図５】本発明の第２の実施形態のパッケージの積層例を示す断面図である。
【図６】従来例の上部電極を有するパッケージの断面図である。
【図７】従来例の上部電極を有するパッケージの積層例を示す断面図である。
【符号の説明】
１    基材
２    半導体素子
３    封止体
４    上部電極
５    下部電極
６    封入上金型
７    封入下金型
８    弾性フィルム
９    樹脂封入口
【図１】
2004327855.tif 000003
【図２】
2004327855.tif 000004
【図３】
2004327855.tif 000005
【図４】
2004327855.tif 000006
【図５】
2004327855.tif 000007
【図６】
2004327855.tif 000008
【図７】
2004327855.tif 000009