(57)【要約】      （修正有）【課題】全光ルータ方式と高速ＩＰルータ方式の限界を克服した光ルータを提供する。【解決手段】アッドポートから入力される波長信号を逆波長多重化し、該光フレームを電気信号に変換して処理した後に光フレームとして出力し、その光フレームを交換する光スイッチと、交換後の光フレームを電気信号に変換して処理した後に光フレームとして出力し、その光フレームを波長多重化して送信し、交換後にＩＰルータに出力される光フレームを電気信号に変換して処理した後に光フレームとして出力し、ヘッダ情報を認識し、光スイッチ接続状態を制御し、ヘッダを再挿入し、ＩＰパケットを光フレームに変換及び光フレームをＩＰパケットに変換する。【選択図】図２
2004242320.tif 000002
【特許請求の範囲】
【請求項１】
多数の入力ポートと、
多数の出力ポートと、
複合端末機ＩＰルータから受信されるデータを入力するアッドポートと、
データを複合端末機ＩＰルータに出力するためのドロップポートと、
前記入力ポートと前記アッドポートを通じて入力される波長信号を逆波長多重化する波長逆多重化部と、
前記波長逆多重化部から入力される光フレームを電気信号に変換して処理した後に光フレームとして出力する入力インターフェース部と、
前記入力インターフェース部から出力される光フレームをスイッチングする光スイッチと、
前記光スイッチでスイッチングされ出力された光フレームを電気信号に変換して処理した後に光フレームとして出力する出力インターフェース部と、
前記出力インターフェースの出力を波長多重化して他の光ルータに送信する波長多重化器と、
前記光スイッチでスイッチングされた光フレームのうち、複合端末機ＩＰルータに出力される光フレームを電気信号に変換して処理した後に光フレームとして出力するドロップインターフェース部と、
光ルータ制御のためヘッダ情報を認識するヘッダ処理部と、
光フレームのスイッチングのため光スイッチ接続状態を制御する光スイッチ制御部と、
光ルータ出力にヘッダを再挿入するヘッダ再挿入部と、
複合端末機ＩＰルータから入力されるＩＰパケットを光フレームに変換するイングレス部、及び、光フレームをＩＰパケットに変換して複合端末機ＩＰルータに送信するイグレス部を有するエッジトラヒック集合器と、からなることを特徴とする光ルータ。
【請求項２】
波長逆多重化部は複数の波長逆多重化器で構成される請求項１記載の光ルータ。
【請求項３】
入力インターフェース部は、
波長逆多重化部から入力される光フレームを電気信号に変換する光受信器と、
前記光受信器で変換されたフレームを同期化のため貯蔵するバッファと、
前記光受信器で変換されたフレームからヘッダを分離するためにヘッダ長を抽出するヘッダ長検出器と、
前記バッファから出力されるフレームからヘッダとデータを分離するスイッチと、
前記スイッチにより分離されたデータを衝突解決のためスイッチング前に貯蔵するキューと、
前記キューからデータを受け、該電気信号に変換されているフレームを光フレームに復元して光スイッチへ送信する光送信器と、を備えてなり、
ヘッダ処理部は、前記スイッチで分離されたヘッダを参照してアドレスを読み出し、出力時を決定して新たなヘッダをヘッダ再挿入部へ送る請求項１記載の光ルータ。
【請求項４】
スイッチへ入力されるフレームのヘッダとデータフレームとの間には、分離するときにデータ損失を防止するため一定間隔を有したガードタイムが提供される請求項３記載の光ルータ。
【請求項５】
入力インターフェース部のキューは、
入力されるデータを目的地別にスイッチングして出力する電気スイッチと、
目的地の数だけ設けられデータを目的地別に受信貯蔵して一定量を累積する多数のバッファと、
前記バッファの出力を結合する結合器と、からなる請求項３記載の光ルータ。
【請求項６】
入力インターフェース部は、
波長逆多重化部から入力される光フレームを電気信号に変換する光受信器と、
前記光受信器で変換されたフレームを同期化のため貯蔵するバッファと、
前記光受信器で変換されたフレームからヘッダを分離するためにヘッダ長を抽出するヘッダ長検出器と、
前記バッファから出力されたフレームからヘッダとデータを分離するスイッチと、
前記スイッチにより分離された多数のデータを衝突解決のためスイッチング前に貯蔵し、多重出力するキューと、
前記キューから出力されるデータをそれぞれ入力し、該電気信号に変換されているフレームを光フレームに復元して光スイッチへ送信する多数の光送信器と、を備えてなり、
ヘッダ処理部は、前記スイッチで分離されたヘッダを参照してアドレスを読み出し、出力時を決定して新たなヘッダをヘッダ再入力部へ送る請求項１記載の光ルータ。
【請求項７】
出力インターフェース部は、
光スイッチでスイッチングされた光データを電気信号に変換する光受信器と、
前記光受信器から出力されるデータを一時的に貯蔵するバッファと、
前記バッファから出力されるデータに、ヘッダ再挿入部によるヘッダを再挿入するヘッダ挿入器と、
ヘッダ結合後のデータを光データとして次のノードに伝送するための光送信器と、からなる請求項１記載の光ルータ。
【請求項８】
出力インターフェース部は、
光スイッチでスイッチングされた光データを電気信号に変換する多数の光受信器と、
前記光受信器から出力されるデータをそれぞれ一時的に貯蔵する多数のバッファと、
前記バッファから出力されるデータを結合する結合器と、
前記結合器から出力されるデータに、ヘッダ再挿入部によるヘッダを再挿入するヘッダ挿入器と、
ヘッダ結合後のデータを光データとして次のノードに伝送するための光送信器と、からなる請求項１記載の光ルータ。
【請求項９】
エッジトラヒック集合器のイングレス部は、
複合端末機ＩＰルータから入力されるパケットデータを受信するための多数の光受信器と、
前記光受信器にそれぞれ接続され、パケットフォーワーディングなどの機能を遂行するパケット処理部と、
パケットフォーワーディングのためのアドレス情報を提供するアドレステーブルと、
前記パケット処理部からの出力を光フレーム生成のためスイッチングする第１の電気スイッチと、
多数のバッファを有し、前記第１の電気スイッチによりスイッチングされたパケットを所定量のフレームに変換するデータフレームアセンブラと、
前記データフレームアセンブラで生成されたフレームの出力順序と波長を決定するための制御器及びスケジューラと、
前記制御器及びスケジューラにより出力順序と波長が決定されたフレームを伝送するための第２の電気スイッチと、
前記第２の電気スイッチから出力されるフレームの光変調前にヘッダを挿入する多数のヘッダ挿入器と、
ヘッダ結合後のフレームを光変調する多数の光送信器で構成された光送信部と、
光変調後の光フレームを波長分割多重化する波長多重化器と、からなる請求項１記載の光ルータ。
【請求項１０】
データフレームアセンブラが、スイッチングされたパケットを目的地別に区分して多数のバッファに貯蔵し、該各バッファに一定量のデータが累積されると、前記バッファ別にデータを処理し、制御器及びスケジューラで当データフレームアセンブラのバッファ別データ量などを把握して光フレームの出力順序と波長を決定するように構成されている請求項９記載の光ルータ。
【請求項１１】
エッジトラヒック集合器のイグレス部は、
ドロップインターフェース部によりドロップされ波長分割多重化された光フレームを逆多重化するための波長逆多重化器と、
逆多重化後の光フレームを電気信号に変換する多数の光受信器と、
電気信号変換後のフレームをＩＰパケット単位に分離し、細部目的地別に分離するデータフレームディスアセンブラと、
細部目的地に分離されたＩＰパケットの出力順序を制御するスケジューラと、
フォーワーディングなどの過程を通じて、前記データフレームディスアセンブラから出力されるＩＰパケットを処理するパケット処理部と、
前記パケット処理部で処理されるパケットのアドレスを提供するアドレステーブルと、
前記パケット処理部で処理されたパケットを正しい目的地ＩＰルータにスイッチングする電気スイッチと、
前記電気スイッチによりスイッチングされたパケットを光変調する多数の光送信器と、からなる請求項１記載の光ルータ。
【請求項１２】
複合端末機ＩＰルータから入力されるパケットをエッジトラヒック集合器で目的地アドレスに応じ一定長の光フレームに変換した後、入力インターフェース部で光/電/光変換を経て前記光フレームの処理をし、そして、光スイッチでスイッチングを遂行した後、出力インターフェース部でさらに光/電/光変換を経て前記光フレームを次の光ルータノードまたは前記エッジトラヒック集合器に伝送する請求項１記載の光ルータ。
【請求項１３】
エッジトラヒック集合器のイングレス部は、複合端末機ＩＰルータから入力されるパケットを目的地アドレスに応じて一定長のデータフレームに変換し、該データフレームの整数倍分の１の速度を有するヘッダを生成して前記データフレームと結合し、光フレームとして伝送する請求項１記載の光ルータ。
【請求項１４】
エッジトラヒック集合器のイグレス部は、ドロップインターフェース部によりドロップされた光フレームを受信した後、ＩＰパケット別に分離して複合端末機ＩＰルータに伝送する請求項１記載の光ルータ。
【請求項１５】
入力インターフェース部は、ヘッダ開始点及びヘッダ長を検出するヘッダ長検出器と、データフレームからヘッダを分離してヘッダ処理部へ送るスイッチと、を備える請求項１記載の光ルータ。
【請求項１６】
出力インターフェース部は、光スイッチでスイッチングされた光フレームに新たなヘッダを挿入するためのヘッダ挿入器を含む請求項１記載の光ルータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインターネットプロトコル(Internet Protocol：ＩＰ)パケット、イーサネット(Ethernet：登録商標、以下同じ)フレームなどのデータトラヒックを光フレーム単位で高速交換する大容量光ルータ(router)に関し、特に電気バッファを利用した大容量光ルータに関する。
【背景技術】
【０００２】
一般的にインターネット、動画像、ビデオオンデマンド(Video On Demand：ＶＯＤ)などデータサービスの急激な増加に応じて、ネットワークでは数百Ｇｂ/ｓ〜数Ｔｂ/ｓに達する大容量データトラヒックが発生しており、これの効率的スイッチング、またはルーティングのためには数百Ｇｂ/ｓ〜数Ｔｂ/ｓの容量を有する大容量ルータ/スイッチが要求される。
【０００３】
このような大容量ＩＰルータを構成するために、従来では数十台の小容量ＩＰルータを相互接続して大容量効果を得てきた。しかし、このような方式では５０〜６０％の容量が単に相互接続されて使用されるので、帯域幅の浪費をもたらし、また要求容量に応じてＩＰルータの数が急激に増加する問題点を有する。そのため装備の数を減少させるにはできる限り大きな容量を有するルータ/スイッチの必要性が提起されてきた。
【０００４】
従来では、このような大容量ルータを構成するために、二つの方法を主に使用している。
【０００５】
図１は従来の全光(all optical)ルータの構成を示す図であり、大容量ルータを構成するための一方法を開示したものである。
【０００６】
図示したように、光データはオンオフゲート(on-off gate)スイッチ１４-３で構成される空間スイッチ１４を通じて交換され、光データ間に衝突が発生する場合、可変波長変換器と光ファイバ遅延線バッファ１６を利用して衝突を解決している。それ以外にも光データは可変波長変換器とＮ×Ｎ ＡＷＧ(Arrayed Waveguide Grating)などの波長ルータを利用してスイッチングされ、光ファイバ遅延線を通じてデータ間の衝突が解決される。
【０００７】
もう一つの方法は、１０Ｇｂ/ｓ以上の高速インターフェースを採用した大容量ＩＰルータを具現したものである。この方式では、入力されるパケットのヘッダをパケット別に認識して電気スイッチを駆動し、パケットルーティング/スイッチングを遂行する。そしてパケット間の衝突は電気的バッファを通じて解決する。このためテラビット(Terabit)ルータの種類としてこのような方式の大容量ＩＰルータが開発されてきている。
【０００８】
図１のような全光ルータ方式では、光メモリの不在により、光データ間の衝突を解決するために光ファイバ遅延線を使用する。しかし、光ルータの交換容量が増加し、光データの長さが長くなる場合、光ファイバ遅延線の長さは数十〜数百ｋｍに達することにもなり、これはシステムの大きさを増加させるだけではなく複雑度を非常に増加させる問題点がある。
【０００９】
また、光ファイバ遅延線は光信号が光ファイバ内で時間遅延される効果を利用するものであるので、システム制御が非常に難しく、光ファイバで発生する損失による光データ間の信号強度差が発生する。そして大部分の全光ルータ方式ではスイッチング、またはバッファリングのため多くの可変波長変換器を使用する。可変波長変換器は一般的に可変波長レーザーと多数の半導体光増幅器(Semiconductor Optical Amplifier：ＳＯＡ)で構成され、製造コストが高くつく問題点がある。
【００１０】
また可変波長レーザーの安定化速度が数ｍｓ〜数十ｍｓと遅く、高速の光ルータには不適当である。そして全光ルータでは信号の性能監視と信号再生が非常に難しいとの問題点を有する。さらに、図１の全光ルータでは多くの光カップラが使用されるので、光データが大きな経路損失を有するとの短所がある。
【００１１】
電気的ＩＰルータの場合には、入力されるパケット別にヘッダを認識してフォーワーディング(forwarding)を遂行しなければならず、１０Ｇｂ/ｓの高速パケットを処理するのに大きな速度限界を有し、現在まで４０Ｇｂ/ｓのインターフェースは開発されていない。
【００１２】
現在の技術として１０Ｇｂ/ｓ、４０Ｇｂ/ｓの速度を有する６４バイトのパケットを処理するためには、それぞれ１５Ｍｐ/ｓ、６０Ｍｐ/ｓのフォーワーディング速度が必要である。また、アッド(add)/ドロップ(drop)されるパケットだけではなく、通過(path-  through)するパケットまで処理すべきであるので、ルータの処理負担が増加し、これは処理容量の浪費をもたらす。
【００１３】
そして大容量ＩＰルータでは高速の電気スイッチを使用すべきであるが、電気スイッチは速度及び拡張性に限界を有する。また数Ｔｂ(terabit)/s以上の容量が要求される大容量ノードを構成するとき、数十台以上の大容量ルータが必要であり、これはノードの複雑性を加重させるだけではなくノード構成及び運用費用を増加させるようになる。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
このような問題点を解決するための本発明の目的は、全光ルータ方式と高速ＩＰルータ方式が有する限界を克服した大容量光ルータを提供することにある。
【００１５】
本発明の他の目的は、電気的バッファを使用することにより全光ルータで問題になる可変波長変換器及び光ファイバ遅延線バッファの問題を解決し、光信号の信号性能監視及び信号再生を容易にする大容量光ルータを提供することにある。
【００１６】
本発明のさらに他の目的は、高速ＩＰルータ方式とは異なり、数ｎｓのスイッチング速度を有する光スイッチを使用することにより、電気スイッチ速度及び拡張性の問題を解決する大容量光ルータを提供することにある。
【００１７】
本発明のまたさらに他の目的は、エッジトラヒック集合器(edge traffic aggregator)でパケットを一定長の光フレームに変換してスイッチングを遂行することにより、高速ＩＰルータのフォーワーディング及びスイッチング速度制限を解決する大容量光ルータを提供することにある。
【００１８】
本発明のまたさらに他の目的は、単一構造でもＴｂ/ｓ以上の容量を有するようにしてノードを構成する装備の数を大幅に減少させることにより、ノードの面積(equipment occupying area)、構築費用及び運用費用を大幅に節減することができる大容量光ルータを提供することにある。
【課題を解決するための手段】
【００１９】
このような目的を達成するために本発明の光ルータは、多数の入力ポートと、多数の出力ポートと、複合端末機ＩＰルータから受信されるデータを入力するアッドポートと、データを複合端末機ＩＰルータに出力するためのドロップポートと、入力ポートとアッドポートを通じて入力される波長信号を逆波長多重化する波長逆多重化部と、この波長逆多重化部から入力される光フレームを電気信号に変換して処理した後に光フレームとして出力する入力インターフェース部と、この入力インターフェース部から出力される光フレームをスイッチングする光スイッチと、この光スイッチでスイッチングされ出力された光フレームを電気信号に変換して処理した後に光フレームとして出力する出力インターフェース部と、この出力インターフェースの出力を波長多重化して他の光ルータに送信する波長多重化器と、光スイッチでスイッチングされた光フレームのうち、複合端末機ＩＰルータに出力される光フレームを電気信号に変換して処理した後に光フレームとして出力するドロップインターフェース部と、光ルータ制御のためヘッダ情報を認識するヘッダ処理部と、光フレームのスイッチングのため光スイッチ接続状態を制御する光スイッチ制御部と、光ルータ出力にヘッダを再挿入するヘッダ再挿入部と、複合端末機ＩＰルータから入力されるＩＰパケットを光フレームに変換するイングレス部、及び、光フレームをＩＰパケットに変換して複合端末機ＩＰルータに送信するイグレス部を有するエッジトラヒック集合器と、からなることを特徴とする。
【００２０】
波長逆多重化部は複数の波長逆多重化器で構成できる。このような光ルータは、複合端末機ＩＰルータから入力されるパケットをエッジトラヒック集合器で目的地アドレスに応じ一定長の光フレームに変換した後、入力インターフェース部で光/電/光変換を経て光フレーム処理をし、そして、光スイッチでスイッチングを遂行した後、出力インターフェース部でさらに光/電/光変換を経て光フレームを次の光ルータノードまたはエッジトラヒック集合器に伝送する構成とすることができる。また、エッジトラヒック集合器のイングレス部は、複合端末機ＩＰルータから入力されるパケットを目的地アドレスに応じて一定長のデータフレームに変換し、該データフレームの整数倍分の１の速度を有するヘッダを生成してデータフレームと結合し、光フレームとして伝送するものとすることが可能である。さらに、エッジトラヒック集合器のイグレス部は、ドロップインターフェース部によりドロップされた光フレームを受信した後、ＩＰパケット別に分離して複合端末機ＩＰルータに伝送するものとすることが可能である。また、入力インターフェース部は、ヘッダ開始点及びヘッダ長を検出するヘッダ長検出器と、データフレームからヘッダを分離してヘッダ処理部へ送るスイッチと、を備えるものとし、出力インターフェース部は、光スイッチでスイッチングされた光フレームに新たなヘッダを挿入するためのヘッダ挿入器を含むものとすることができる。
【００２１】
より詳細に、入力インターフェース部は、波長逆多重化部から入力される光フレームを電気信号に変換する光受信器と、この光受信器で変換されたフレームを同期化のため貯蔵するバッファと、光受信器で変換されたフレームからヘッダを分離するためにヘッダ長を抽出するヘッダ長検出器と、バッファから出力されるフレームからヘッダとデータを分離するスイッチと、このスイッチにより分離されたデータを衝突解決のためスイッチング前に貯蔵するキューと、このキューからデータを受け、該電気信号に変換されているフレームを光フレームに復元して光スイッチへ送信する光送信器と、を備えてなるものとし、このときのヘッダ処理部は、スイッチで分離されたヘッダを参照してアドレスを読み出し、出力時を決定して新たなヘッダをヘッダ再挿入部へ送る構成とすることができる。この場合、スイッチへ入力されるフレームのヘッダとデータフレームとの間には、分離するときにデータ損失を防止するため一定間隔を有したガードタイムが提供されているとよい。また、入力インターフェース部のキューは、入力されるデータを目的地別にスイッチングして出力する電気スイッチと、目的地の数だけ設けられデータを目的地別に受信貯蔵して一定量を累積する多数のバッファと、これらバッファの出力を結合する結合器と、からなるものとすることができる。
【００２２】
あるいはまた、入力インターフェース部は、波長逆多重化部から入力される光フレームを電気信号に変換する光受信器と、この光受信器で変換されたフレームを同期化のため貯蔵するバッファと、光受信器で変換されたフレームからヘッダを分離するためにヘッダ長を抽出するヘッダ長検出器と、バッファから出力されたフレームからヘッダとデータを分離するスイッチと、このスイッチにより分離された多数のデータを衝突解決のためスイッチング前に貯蔵し、多重出力するキューと、このキューから出力されるデータをそれぞれ入力し、該電気信号に変換されているフレームを光フレームに復元して光スイッチへ送信する多数の光送信器と、を備えてなるものとしてもよい。
【００２３】
出力インターフェース部は、光スイッチでスイッチングされた光データを電気信号に変換する光受信器と、この光受信器から出力されるデータを一時的に貯蔵するバッファと、このバッファから出力されるデータに、ヘッダ再挿入部によるヘッダを再挿入するヘッダ挿入器と、ヘッダ結合後のデータを光データとして次のノードに伝送するための光送信器と、からなるものとすることができる。あるいは、出力インターフェース部は、光スイッチでスイッチングされた光データを電気信号に変換する多数の光受信器と、これら光受信器から出力されるデータをそれぞれ一時的に貯蔵する多数のバッファと、これらバッファから出力されるデータを結合する結合器と、この結合器から出力されるデータに、ヘッダ再挿入部によるヘッダを再挿入するヘッダ挿入器と、ヘッダ結合後のデータを光データとして次のノードに伝送するための光送信器と、からなるものとしてもよい。
【００２４】
エッジトラヒック集合器のイングレス部は、複合端末機ＩＰルータから入力されるパケットデータを受信するための多数の光受信器と、これら光受信器にそれぞれ接続され、パケットフォーワーディングなどの機能を遂行するパケット処理部と、パケットフォーワーディングのためのアドレス情報を提供するアドレステーブルと、パケット処理部からの出力を光フレーム生成のためスイッチングする第１の電気スイッチと、多数のバッファを有し、第１の電気スイッチによりスイッチングされたパケットを所定量のフレームに変換するデータフレームアセンブラと、このデータフレームアセンブラで生成されたフレームの出力順序と波長を決定するための制御器及びスケジューラと、この制御器及びスケジューラにより出力順序と波長が決定されたフレームを伝送するための第２の電気スイッチと、この第２の電気スイッチから出力されるフレームの光変調前にヘッダを挿入する多数のヘッダ挿入器と、ヘッダ結合後のフレームを光変調する多数の光送信器で構成された光送信部と、光変調後の光フレームを波長分割多重化する波長多重化器と、からなる構成とすることができる。データフレームアセンブラは、スイッチングされたパケットを目的地別に区分して多数のバッファに貯蔵し、該各バッファに一定量のデータが累積されると、バッファ別にデータを処理し、制御器及びスケジューラで当データフレームアセンブラのバッファ別データ量などを把握して光フレームの出力順序と波長を決定するように構成することができる。
【００２５】
エッジトラヒック集合器のイグレス部は、ドロップインターフェース部によりドロップされ波長分割多重化された光フレームを逆多重化するための波長逆多重化器と、逆多重化後の光フレームを電気信号に変換する多数の光受信器と、電気信号変換後のフレームをＩＰパケット単位に分離し、細部目的地別に分離するデータフレームディスアセンブラと、細部目的地に分離されたＩＰパケットの出力順序を制御するスケジューラと、フォーワーディングなどの過程を通じて、データフレームディスアセンブラから出力されるＩＰパケットを処理するパケット処理部と、このパケット処理部で処理されるパケットのアドレスを提供するアドレステーブルと、パケット処理部で処理されたパケットを正しい目的地ＩＰルータにスイッチングする電気スイッチと、この電気スイッチによりスイッチングされたパケットを光変調する多数の光送信器と、からなるものとすることができる。
【発明の効果】
【００２６】
本発明は光/電/光変換を活用することにより、従来の全光ルータ方式が有する可変波長変換器の価格及び速度制限と光ファイバ遅延線バッファの問題を解決し、信号性能監視及び信号再生を容易にする。
【００２７】
また、電気的ルータ方式と異なり、高速の光スイッチを使用することにより、電気スイッチの速度及び拡張性問題を解決する。
【００２８】
さらに、一定長の光フレーム単位でスイッチングを遂行するので、従来ＩＰルータのフォーワーディング及びスイッチング速度制限を解決する。即ち、従来ＩＰルータでは数十Mｐ/ｓのフォーワーディング速度が要求されるが、本発明の光ルータでは一定長の光フレーム単位でスイッチングを遂行することにより、フォーワーディング要求速度を数百ｋｐ/ｓ〜数Ｍｐ/ｓに減少させることができ、ルータの処理負担を大幅に軽減することができる。
【００２９】
また、単一構造でＴｂ/ｓ以上の容量を有することができるので、ノードに要求される装備の数を大幅に減少させることができる。結論的に、本発明に応じた光ルータは従来の大容量ＩＰルータとは異なり、ノードの面積、構築費用及び運用費用を大幅に節減することができるので、今後の大容量通信ネットワークで効果的に活用されることが期待される。
【発明を実施するための最良の形態】
【００３０】
以下、本発明に従う好適な実施形態について添付図を参照しつつ詳細に説明する。下記の説明において、本発明の要旨のみを明瞭にする目的で、関連した公知機能又は構成に関する具体的な説明は省略する。
【００３１】
図２は本発明に従う大容量光ルータの構成例を示す図である。
【００３２】
この大容量光ルータはＮ個の入力ポート(INPUT 1〜INPUT N)、Ｎ個の出力ポート(OUTPUT 1〜OUTPUT N)、複合端末機ＩＰルータから受信されるデータを入力する端子であるアッドポート(Add)、そして複合端末機ＩＰルータに出力されるデータを出力する端子であるドロップポート(Drop)を備える。
【００３３】
波長逆多重化部２０は入力ポート(INPUT 1〜INPUT N)とアッドポート(Add)を通じて入力される波長信号(λ１〜λｎ)を波長逆多重化する。波長逆多重化部２０はＮ+１個の波長逆多重化器(Wavelength Division Multiplexing：ＷＤＭ)で構成される。入力インターフェース部３０は波長逆多重化器から入力される光フレームを電気信号に変換して処理する。一つの波長逆多重化器の出力端には波長信号(λ１〜λｎ)それぞれに対応するｎ個の入力インターフェースが接続される。光スイッチ(on-off Gate Switch)４０は入力インターフェース部３０から出力される光フレームの高速スイッチングを遂行する。出力インターフェース部５０は光スイッチ４０でスイッチングされ出力された光フレームを処理する。波長多重化部７０は出力インターフェース部５０の出力を波長多重化して他の大容量光ルータに送信する。ドロップインターフェース部６０は波長多重化部７０の出力で複合端末機ＩＰルータに出力される光フレームを処理する。ヘッダ処理部７５は光ルータ制御のためヘッダ情報を認識する。光スイッチ制御部８０は光フレームのスイッチングのため光スイッチの接続状態を制御する。ヘッダ再挿入部９０は光ルータの出力にヘッダを再挿入する。エッジトラヒック集合器(edge traffic aggregator)１００はイングレス部(Ingress part)１００-１とイグレス部(Egress part)１００-２とを含む。イングレス部１００-１は複合端末機ＩＰルータから入力されるＩＰパケットを光フレームに変換し、イグレス部１００-２は光フレームをＩＰパケットに変換してＩＰルータに送信する。
【００３４】
波長(逆)多重化部２０，７０と接続された入力端子と出力端子を通じては大容量光ルータ間のデータ送受信を遂行し、エッジトラヒック集合器１００のイングレス部１００-１では複合端末機ＩＰルータから入力されるデータを処理し、エッジトラヒック集合器１００のイグレス部１００-２では複合端末機ＩＰルータに出力されるデータを処理する。
【００３５】
図３は図２の入力インターフェース部３０を詳細に示したものである。
【００３６】
光受信器１２０は波長逆多重化部２０から入力される光フレームを電気信号に変換する。バッファ１２２は光受信器１２０により変換されたフレームを同期化のため貯蔵する。ヘッダ長検出器(header length detector)１２３は変換されたフレームからヘッダを分離するためにヘッダ長を抽出する。スイッチ１２４はフレームからヘッダとデータを分離する。キュー(queue)１２５はスイッチされる前に衝突解決のためにスイッチ１２４により分離されたデータを貯蔵する。光送信器１２６はキュー１２５からデータを受け、光スイッチにデータを伝送するために電気信号に変換されたフレームを光フレームに復元して送信する。ヘッダ処理部７５は入力されるフレームのヘッダを参照してアドレスを読み出す。またヘッダ処理部７５は当該データをいつ出力するか決定し、出力をするときは新たなヘッダをヘッダ再挿入部９０へ送って挿入させる。
【００３７】
図４は図３の入力インターフェース３０のキュー１２５を詳細に示したものである。
【００３８】
キュー(queue)１２５は入力バッファリングの限界を克服するために１×Ｎ電気スイッチ１２８、Ｎ個のバッファ１２９、結合器１３０で構成される。スイッチ１２８は入力されるデータを目的地別にスイッチングしてバッファ１〜Ｎ１２９に送信する。バッファ１２９は目的地の数だけ設けられ、データを目的地別に受信貯蔵して一定量が累積されると、結合器１３０を経て光送信器１２６に送信する。入力インターフェース３０は分離されたヘッダの処理のためのヘッダ処理部７５と接続される。ヘッダ処理部７５はヘッダでデータの目的地を把握し、データの出力時期を決定して制御する。
【００３９】
図５は図２の出力インターフェース部５０を詳細に示したものである。
【００４０】
出力インターフェース部５０は光スイッチ４０によりスイッチングされた光データを電気信号に変換する光受信器１４０、ヘッダ再挿入のためデータを臨時貯蔵するバッファ１４１、ヘッダを再挿入するヘッダ挿入器１４２、ヘッダ結合後に光変調を行って光データを次のノードに伝送するための光送信器１４３で構成される。出力インターフェース５０のヘッダ挿入器１４２は、ヘッダの再挿入のため再挿入されるヘッダを生成するヘッダ再挿入部９０からヘッダを受信して再挿入する。ヘッダ再挿入部９０は入力インターフェース３０から受信されたヘッダ情報で目的地を把握し、出力するときに新たなヘッダを生成して提供する。
【００４１】
一方、ドロップインターフェース部６０はヘッダ挿入器１４２を除外した図５の出力インターフェース部５０と同一の構造を有する。ドロップインターフェース部６０の出力はエッジトラヒック集合器１００のイグレス部１００-２で再処理されるので、ヘッダ挿入器１４２は必要ない。
【００４２】
図６は図３のスイッチ１２４によりヘッダとデータフレームに分離される光フレームの構成を示す図である。
【００４３】
参照符号ＴＨＥＡＤＥＲはヘッダを示し、ＴＤＡＴＡはデータフレームを示す。ＴＧはガードタイム(guard time)を示し、これはスイッチ１２４がヘッダとデータフレームを分離させる時間を示す部分である。図示したように、ＴＧはスイッチがヘッダとデータフレームを分離するとき、データの損失を防止するために使用される。
【００４４】
図７は図２のエッジトラヒック集合器１００のイングレス部１００-１を詳細に示した図である。
【００４５】
イングレス部１００-１は複合端末機ＩＰルータから受信されるデータをアッドポート(Add)を通じて光ルータに送信して処理する。イングレス部１００-１は複合端末機ＩＰルータから入力されるパケットデータを受信するためのＭ個の光受信器１５０、光受信器１５０にそれぞれ接続され、パケットフォーワーディングなどの機能を遂行するパケット処理部１５１、パケットフォーワーディングのためのアドレス情報を提供するアドレステーブル１５２、パケット処理部１５１からの入力を光フレーム生成のため後述するＫ個のバッファにスイッチングする電気スイッチ１５３、そのＫ個のバッファを設け、スイッチングされたパケットを光フレームに変換するデータフレームアセンブラ１５４、データフレームアセンブラ１５４で生成された光フレームの出力順序と波長を決定するための制御器及びスケジューラ１５５、出力順序と波長が決定された光データを後述する光送信部１５８に伝送するための電気スイッチ１５６、光変調前にヘッダを挿入するｎ個のヘッダ挿入器１５７、ヘッダと結合された光フレームを光変調するｎ個の光送信器で構成された光送信部１５８、光変調信号を波長分割多重化する波長多重化器１５９で構成される。
【００４６】
データフレームアセンブラ１５４はスイッチングされたパケットを目的地別に区分してバッファ１〜バッファＫに貯蔵しておき、一定量のデータが累積されると、バッファ別にデータを処理する。制御器及びスケジューラ１５５はデータフレームアセンブラ１５４のバッファ別データ量などを把握して光フレームの出力順序と波長を決定する。
【００４７】
図８は図２のエッジトラヒック集合器１００のイグレス部１００-２を詳細に示した図である。
【００４８】
イグレス部１００-２はドロップインターフェース部６０の出力を受信して複合端末機ＩＰルータに出力されるデータを処理する。イグレス部１００-２は光ルータによりドロップされた波長分割多重化光信号を逆多重化するための波長逆多重化器１６０、光フレームを電気信号に変換するｎ個の光受信器１６１、フレームをＩＰパケット単位に分離し、細部目的地別に分離するデータフレームディスアセンブラ(data frame disassembler)１６２、細部目的地に分離されたＩＰパケットの出力順序を制御するスケジューラ１６３、フォーワーディングなどの過程を通じてＩＰパケットを処理するパケット処理部１６４、パケットのアドレスを提供するアドレステーブル１６５、処理されたパケットを正しい目的地ＩＰルータにスイッチングする電気スイッチ１６６、スイッチングされたパケットを光変調するＭ個の光送信器１６７で構成される。
【００４９】
図９は図３の入力インターフェース部３０の他の実施例として、光ルータのスイッチング効率を高めるためのものである。
【００５０】
上述した図３と相異である点は、キュー１８５が単一出力ではなく多数個(例:Ｋ個)の出力を発生するという点である。そして光送信器１８６もそれに相応する多数を設けるということである。このようになると、データを目的地別に区分して送信するので、処理速度が向上する。キュー１８５の多数個のバッファ(図示せず)から出力された多数個のデータフレームは多数個の光送信器１８６により光変調され光スイッチに入力される。
【００５１】
より詳細に説明すると、上述した図３の入力インターフェース部３０は図４の多重バッファ１２９を利用してＨＯＬ(head of line)ブロッキング問題を防止しているが、キュー１２５の出力が一つであるので、キュー内のバッファ容量が大きくなる。これを解決するために図９のようにキュー１８５に多重バッファと共に多重出力を提供することにより、バッファ容量を低減しながらもスイッチング効率を高めることができる。キュー１８５の多重出力数を調節することによりバッファ容量とスイッチング効率を調節することができる。キュー１８５が多重出力を有するので、入力インターフェース部３０には多数個の光送信器１８６が必要である。また光スイッチ４０の大きさがＫ倍だけ増加されることにもなる。
【００５２】
図１０は図５の出力インターフェース部５０の他の実施例を示した図である。
【００５３】
上述した図５と相異である点は、多数個の光受信器とバッファ(例:Ｋ個の光受信器とＫ個のバッファ)を設けるということである。また結合器１９３をさらに設ける。このように多数個の光受信器とバッファを設けると、同じ目的地別にデータを処理して速度を向上させることができる。
【００５４】
上述したような構成を有する本発明に従う光ルータの動作を具体的に説明すると、次のようである。
【００５５】
先ず、図７のエッジトラヒック集合器１００のイングレス部１００-１の動作を説明する。複合端末機ＩＰルータから伝送されるＩＰパケットは、主に１.３ｍｍの波長を有し、イングレス部１００-１の光受信器１５０により電気信号に変換される。変換されたパケットはパケット処理部１５１でアドレステーブル１５２を参照して目的地ポートと出力順序を決定する。イングレス部１００-１内のデータフレームアセンブラ１５４には目的地アドレスだけ(例:Ｋ個)のバッファが存在する。そのため、パケット処理部１５１で目的地ポートと出力順序が決定されたパケットは、Ｍ×Ｋ電気スイッチ１５３で目的地アドレスに合うデータフレームアセンブラ１５４のバッファにスイッチングされる。データフレームアセンブラ１５４内のバッファ内に一定の時間長のデータフレームが形成されると、制御器及びスケジューラ１５５に出力要求信号を伝達する。 出力要求信号を受信した制御器及びスケジューラ１５５は、出力波長チャネルの状態を検査して現在使用可能なチャネルがあるかを確認する。使用可能な波長チャネルがない場合、データフレームはバッファ内で可用チャネルが発生するまで待機する。使用可能な波長チャネルがあると、バッファ内にあったデータフレームはＫ×ｎ電気スイッチ１５６により選択された波長チャネルを有する光送信部１５８にスイッチングされる。この時、データフレームには各ヘッダ挿入器１５７によりヘッダが再挿入されスイッチングされる。
【００５６】
ヘッダの再挿入に対して説明すると、制御器及びスケジューラ１５５でデータフレームの目的地アドレスなどを示すヘッダ信号を発生させ、このヘッダ信号とスイッチングされたデータフレームはヘッダ挿入器１５７で結合され光送信部１５８にスイッチングされる。結合されたフレームの構造は図６に示されており、ヘッダはデータフレームよりガードタイムだけ先に伝送される。そしてヘッダとデータフレームはそれぞれＴＨ、ＴＤＦの固定長を有する。またヘッダとデータフレームはそれぞれＲＨ[ｂ/ｓ]、ＲＤＦ[ｂ/ｓ]の相異なるデータ速度を有するが、データフレームの速度はヘッダフレーム速度の整数倍である(ＲＤＦ＝ｎ・ＲＨ)。
【００５７】
例えば、データフレームが１０Ｇｂ/ｓであると、ヘッダフレームは１.２５Ｇｂ/ｓを使用することができる。そしてヘッダとデータフレームには開始点を認識できるようにするために、それぞれプリアンブルが含まれる。上述したように光フレームは光送信部１５８で光変調された後、波長多重化器１５９で波長多重化され光ルータのアッドポート(Add)に伝送される。即ち、ヘッダとデータフレームは同一波長に変調され伝送される。  
【００５８】
一方、光ルータでスイッチングされた光フレームのうち、複合端末機ＩＰルータに伝送されるフレームはドロップインターフェース部６０を通じてエッジトラヒック集合器１００のイグレス部１００-２に入力される。
【００５９】
図８を参照してエッジトラヒック集合器のイグレス部１００-２の動作を詳細に説明すると、次のようである。
【００６０】
入力された光信号は波長逆多重化器１６０で波長逆多重化された後、光受信部１６１で電気信号に変換される。変換されたデータフレームはデータフレームディスアセンブラ(disassembler)１６２で元のＩＰパケット単位に分離される。分離されたＩＰパケットはスケジューラ１６３で出力順序を与えられた後、パケット処理部１６４で目的地ＩＰルータに伝送されるためにアドレステーブル１６５を探してフォーワーディング過程を経た後、ｎ×Ｍ電気スイッチ１６６でスイッチングされる。スイッチングされたパケットは光送信部１６７で目的地複合端末機ＩＰルータに伝送される。
【００６１】
さらに図２を参照すると、エッジトラヒック集合器のイングレス部１００-１から出力された波長多重化光フレーム信号と光ルータに入力される波長多重光フレームは、波長逆多重化部２０で逆多重化された後、入力インターフェース部３０に入力される。
【００６２】
入力インターフェース部３０に入力された光フレームは、図３の光受信器１２０で電気信号に変換される。変換された電気信号はバッファ１２２とヘッダ長検出器１２３に入力される。ヘッダ長検出器１２３ではヘッダのプリアンブルを検出してヘッダの開始点と長さを把握する。ヘッダ長を検出する間、フレームはバッファに臨時貯蔵される。ヘッダ開始点と長さ検出が完了すると、バッファ１２２に貯蔵されていたフレームはスイッチ１２４に入力されるが、ヘッダ長検出器１２３で検出したヘッダ開始点及びヘッダ長情報を利用してスイッチ１２４でヘッダとデータフレームを分離する。分離されたヘッダはヘッダ処理部７５に入力され、データフレームはキュー１２５に入力される。
【００６３】
ヘッダ処理部７５ではフォーワーディング過程を通じて分離されたヘッダ内の目的地アドレスなどの情報を読み出した後、データフレームが出力される順序をスケジューリング過程を通じて決定する。ヘッダ処理部７５でスケジューリングが完了されるまでデータフレームは図４のような構成を有するキュー１２５に貯蔵されるが、入力バッファリングの問題であるヘッドオブライン(Head Of Line：ＨＯＬ)ブロッキング問題を解決するために、キュー１２５はＮ個のバッファ１２９を有する。スケジューリングによりキュー１２５から出力されたデータフレームは光送信器１２６で光変調された後、光スイッチに入力される。この時、光送信器１２６は安価のショート・リーチ(short reach)用素子を使用することができる。
【００６４】
従来方式はデータパケットが１０Ｇｂ/ｓであると、ヘッダ処理部も１０ＧＨｚの高速処理をすべきであったが、本発明はデータフレーム速度の１/ｎの速度を有するヘッダを使用するので、ヘッダ処理部７５が‘データ速度/ｎ’Ｈｚの処理速度のみを有すればよい。
【００６５】
また従来方式によると、６４バイト(bytes)程度の短い長さのパケットを処理するために、ヘッダ処理部が数十Ｍｐ/ｓの高速処理を遂行すべきであったが、本発明はエッジトラヒック集合器１００で長い長さのデータフレームを生成するので、従来方式に比べて数十〜数百分の１にヘッダ処理の速度負担が軽減される。そしてヘッダ処理部７５ではフォーワーディング及びスケジュリング結果に応じて光スイッチ制御部８０に制御信号を発生させ、この信号に応じて光スイッチ４０に伝送されたデータフレームは目的地に高速スイッチングされる。またヘッダ処理部７５ではヘッダ再挿入のためヘッダ変更情報をヘッダ再挿入部９０に伝送する。
【００６６】
光スイッチ４０でスイッチングされた光データフレームは出力インターフェース部５０に入力される。この信号はさらに図５の光受信器１４０で電気信号に変換された後、バッファ１４１に貯蔵される。そしてヘッダ再挿入部９０ではヘッダ処理部７５から伝送されたヘッダ変更情報を利用して新たなヘッダを生成し、この信号をヘッダ挿入器１４２に伝送する。この時、バッファ１４１に貯蔵されていたデータフレームは出力され、ヘッダ再挿入部９０でヘッダと結合された後、光送信器１４３で光変調される。その後のデータフレームは波長多重化部７０で波長多重化された後、他の光ルータに伝送される。
【００６７】
光スイッチ４０でスイッチングされたデータフレームは、他の大容量光ルータに出力されるものでなければ、複合端末機ＩＰルータに出力される。即ち、データフレームはドロップインターフェース部６０と波長多重化部７０を経てエッジトラヒック集合器のイグレス部１００-２に伝送される。ドロップされるデータフレームにはヘッダを挿入する必要がないので、ドロップインターフェース部６０は図５の出力インターフェース部５０でヘッダ挿入器１４２を除外した構造と同一である。エッジトラヒック集合器のイグレス部１００-２に入力されたデータフレームは、図５に示したように処理され、複合端末機ＩＰルータに伝送される。
【図面の簡単な説明】
【００６８】
【図１】従来の全光ルータの構成を示す図。
【図２】本発明に従う大容量光ルータの実施形態を示す図。
【図３】図２の入力インターフェース部を詳細に示す図。
【図４】図３の入力インターフェース部に含まれるキューを詳細に示す図。
【図５】図２の出力インターフェース部を詳細に示す図。
【図６】図３のスイッチでヘッダとデータフレームに分離される光フレームの構成を示す図。
【図７】図２のエッジトラヒック集合器のイングレス部を詳細に示す図。
【図８】図２のエッジトラヒック集合器のイグレス部を詳細に示す図。
【図９】図３の入力インターフェース部の他の実施例を示す図。
【図１０】図５の出力インターフェース部の他の実施例を示す図。
【符号の説明】
【００６９】
２０  波長逆多重化部
３０  入力インターフェース部
４０  光スイッチ
５０  出力インターフェース部
６０  ドロップインターフェース部
７０  波長多重化部
７５  ヘッダ処理部
８０  光スイッチ制御部
９０  ヘッダ再挿入部
１００  エッジトラヒック集合器
１００−１  イングレス部
１００−２  イグレス部
【図１】
2004242320.tif 000003
【図２】
2004242320.tif 000004
【図３】
2004242320.tif 000005
【図４】
2004242320.tif 000006
【図５】
2004242320.tif 000007
【図６】
2004242320.tif 000008
【図７】
2004242320.tif 000009
【図８】
2004242320.tif 000010
【図９】
2004242320.tif 000011
【図１０】
2004242320.tif 000012