(57)【要約】      （修正有）【課題】磁気抵抗素子において、磁気結合の調整を可能にすること。【解決手段】ピン留め強磁性層（３１６）とセンス強磁性層（３２０）の間にスペーサ層（３１８）を備える磁気抵抗デバイス（３１０）であって、前記ピン留め層（３１６）が非晶質サブ層（３１６a）と結晶性サブ層（３１６b）とを含み、前記結晶性サブ層（３１６b）が前記非晶質サブ層（３１６a）と前記スペーサ層（３１８）との間に配置され、前記非晶質サブ層（３１６a）および前記結晶性サブ層（３１６b）のうちの少なくとも１つが平滑化される。【選択図】図３
2004158856.tif 000002
【特許請求の範囲】
【請求項１】
磁気抵抗デバイス（３１０）であって、
ピン留め強磁性層（３１６）と、
センス強磁性層（３２０）と、および
前記強磁性層（３１６、３２０）の間にスペーサ層（３１８）とを備え、
前記ピン留め層（３１６）が非晶質サブ層（３１６ａ）と結晶性サブ層（３１６ｂ）とを含み、前記結晶性サブ層（３１６ｂ）が前記非晶質サブ層（３１６ａ）と前記スペーサ層（３１８）との間に配置される、磁気抵抗デバイス。
【請求項２】
前記非晶質サブ層および前記結晶性サブ層（３１６ａ、３１６ｂ）のうちの少なくとも１つが、平滑化される、請求項１に記載のデバイス。
【請求項３】
平滑化されたサブ層の表面が、約１ナノメートル以下の高低差まで平滑化される、請求項２に記載のデバイス。
【請求項４】
結晶粒の先端から隣接する結晶粒との交差点までの角度が、約３°〜６°である、請求項３に記載のデバイス。
【請求項５】
前記ピン留め層（３１６）が第２の結晶性強磁性層（３１６ｃ）をさらに含み、前記非晶質強磁性層（３１６ａ）が前記２つの結晶性強磁性層（３１６ｂ、３１６ｃ）の間に挟まれる、請求項１に記載のデバイス。
【請求項６】
マンガンを含む反強磁性ピニング層（３１４）をさらに含み、前記ピン留め層（３１６）が前記反強磁性層上に位置し、前記ピン留め層の表面が、前記反強磁性層と前記ピン留め層との間の反強磁性結合を調整するために平滑化される、請求項１に記載のデバイス。
【請求項７】
データ記憶装置（４１０）のための読取りヘッド（４１４）であって、その読取りヘッド（４１４）が請求項１に記載のデバイス（３１０）を含む、読取りヘッド（４１４）。
【請求項８】
メモリセル（８１４）のアレイ（８１２）を含むデータ記憶デバイス（８１０）であって、前記メモリセル（８１４）がそれぞれ、請求項１に記載の少なくとも１つのデバイス（３１０）を含む、データ記憶デバイス。
【請求項９】
請求項１に記載のデバイス（３１０）を製造する方法であって、
非晶質強磁性層を堆積するステップ（９１６）と、
前記非晶質強磁性層の露出された表面を限界平面度までイオンエッチングするステップ（９１６）と、および
前記非晶質強磁性層の前記イオンエッチングされた表面上に結晶性強磁性層を堆積するステップ（９１８）とを含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗素子に関する。
【背景技術】
【０００２】
従来の磁気トンネル接合は、ピン留め強磁性層と、センス強磁性層と、それらの強磁性層の間に挟まれた絶縁性トンネル障壁とを含む。強磁性層のスピン分極の相対的な向きおよび大きさが、磁気トンネル接合の抵抗を決定する。一般的に、磁気トンネル接合の抵抗は、センス層の磁化がピン留め層の磁化と同じ方向（「平行な」磁化の向きと呼ばれる）を向く場合には第１の値（ＲＮ）である。センス層およびピン留め層の磁化の向きが反対の方向（「反平行な」磁化の向きと呼ばれる）を向く場合には、その抵抗は第２の値（ＲＮ＋ΔＲＮ）に増加する。磁気トンネル接合は、センス層の磁化が１つの方向から他の方向に回転する際、中間的な抵抗（ＲＮ＜Ｒ＜ＲＮ＋ΔＲＮ）を有する。
【０００３】
磁気トンネル接合は、読取りヘッド内の磁気センサとして使用され得る。読取りヘッドの磁気トンネル接合は、ハードディスクドライブのような磁気記憶媒体上に格納されたデータを検出することができる。
【０００４】
磁気トンネル接合は、磁気ランダムアクセスメモリ（ＭＲＡＭ）デバイス内のメモリ素子として使用され得る。２つの磁化の向き、すなわち平行および反平行は、「０」および「１」の論理値を表す。磁化の向きを平行か、または反平行かのいずれかに設定することにより、磁気トンネル接合に論理値を書き込むことができる。その向きは、磁気トンネル接合に適切な磁界をかけることにより、平行から反平行に、またはその逆に変更され得る。その論理値は、磁気トンネル接合の抵抗をセンシングすることにより読み出され得る。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ピン留め層とセンス層との間のＦＭ結合によって、磁気トンネル接合に関して問題が生じる可能性がある。読取りヘッドの場合、ＦＭ結合によって、リードバック信号の歪みが生じる可能性がある。バイアス技術を用いて信号の歪みを補正することができる。しかしながら、バイアス技術は、実施するのが複雑であり、製造するのにコストがかかる傾向がある。
【０００６】
磁気メモリ素子の場合、ＦＭ結合によって、磁気トンネル接合が役に立たなくなる可能性がある。役に立たない磁気トンネル接合によって、ＭＲＡＭ性能が低下し、製造コストが増加し、さらに読出し回路の複雑性が増加する可能性がある。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、磁気抵抗素子の強磁性層は、結晶性強磁性サブ層と、非晶質強磁性サブ層とを含む。本発明の他の態様および利点は、本発明の原理を例として示す、添付図面に関連してなされる、以下の詳細な説明から明らかになるであろう。
【発明の効果】
【０００８】
本発明によれば、スペーサ境界面等を平滑化することにより、例えば読取りヘッドの用途の場合には、磁気結合を調整することによりリードバック信号の歪みが低減される。また、絶縁性トンネル障壁をより均等に分布させることが可能になるので、読取りヘッドの抵抗が減少し、読取りヘッドの応答時間がより速くなると共に、消費電力も減少する。さらに、ＭＲＡＭデバイスの用途の場合には、平滑化によって、利用できない磁気トンネル接合の数を減らすことができ、それによりＭＲＡＭの性能が改善されて、製造コストも低減される。
【発明を実施するための最良の形態】
【０００９】
図１を参照すると、多層の材料のスタックを含む磁気抵抗素子１１０が示される。そのスタックは、シード層（単数または複数）１１２と、反強磁性（ＡＦ）ピニング層１１４と、ピン留め強磁性（ＦＭ）層１１６と、スペーサ層１１８と、センスＦＭ層１２０とを含む。シード層（単数または複数）１１２は、ＡＦピニング層１１４に正確な結晶方位を与える。ＡＦピニング層１１４は大きな交換磁界を与え、それにより、ピン留め層１１６の磁化が１つの方向に保持される。結果として、ピン留め層１１６は、ある平面において特定の方向に向けられるが、対象の範囲内に磁界が存在しても回転しないように固定された磁化を有する。
【００１０】
センス層１２０は、ピン留めされない磁化の向きを有する。もっと正確に言えば、その磁化は２つの方向、すなわちピン留め層の磁化と同じ方向か、またはピン留め層の磁化と反対の方向かのいずれかの方向間で回転することができる。
【００１１】
磁気抵抗素子１１０が磁気トンネル接合（ＭＴＪ）である場合には、スペーサ層１１８は絶縁性トンネル障壁であり、それにより、ピン留め層１１６とセンス層１２０との間に量子力学トンネル効果が生じるようになる。このトンネル現象は電子スピンに依存し、ＭＴＪのピン留め層１１６およびセンス層１２０の両端の抵抗が、センス層の磁化の向きの関数になる。
【００１２】
磁気抵抗素子１１０が巨大磁気抵抗（ＧＭＲ）デバイスである場合には、スペーサ層１１８は銅のような導電性金属から形成される。ＧＭＲデバイスのセンス層１２０の両端の面内抵抗は、センス層の磁化の向きの関数である。
【００１３】
磁気抵抗素子が異方性磁気抵抗（ＡＭＲ）デバイスである場合には、スペーサ層１２０は導電性材料から形成され、ピン留め層の代わりに、軟らかい隣接層が使用される。デュアルストライプＡＭＲデバイスの場合、スペーサ層は絶縁性材料から形成される。
【００１４】
ピン留め層１１６およびスペーサ層１１８の面する表面が、境界面１２２を画定する。この境界面１２２は「スペーサ境界面」と呼ばれる。ピン留め層１１６の堆積中に、ピン留め層１１６は柱状の成長を示し、それにより結晶粒がピン留め層１１６の境界面において、大きな角度の傾斜で上方に反る。このように反ることにより、ピン留め層１１６の結晶粒のエッジ上に磁極が形成される。これらの磁極はセンス層１２０に磁界を生成する。
【００１５】
さらに図２を参照すると、ピン留め層１１６の境界面上の高低差が示される。反りによってピン留め層１１６とセンス層１２０との間に強いＦＭ結合が生じるのを防ぐために、スペーサ境界面１２２は平滑化される。スペーサ境界面１２２は、製造中に、ピン留め層１１６の露出された表面上にある突起を平坦にし、窪みを埋めることにより、平滑化され得る。突起を平坦にし、窪みを埋めることにより、高低差が小さくなる。平滑化した後のピン留め層の表面が、実線および参照番号３５２で示されており、平滑化される前のピン留め層の表面が、破線および参照番号３５４で示される。平坦にされた後の突起と窪みとの間の高低差が文字Ｘによって参照される。図２は単に、ピン留め層の表面が平滑化される前と、平滑化された後との高低差を示すことを意図している。したがって、その図面は、ピン留め層１１６の表面３５２または３５４を正確に図示することは意図されていない。
【００１６】
表面３５２を限界平面度まで平滑化することにより、ＦＭ結合が著しく減少するか、または除去されることがわかっている。限界平面度は、山から谷までの高低差Ｘが約１ナノメートル以下であるときに達成されることがわかっている。
【００１７】
平滑化することにより、ピン留め層１１６の表面上の結晶粒のエッジ角度が減少する。結晶粒の角度が浅くなることにより、そのエッジにおいて生成される磁極が少なくなるものと考えられる。理想的には、結晶粒の先端から隣接する結晶粒との交差点までの角度θは、約３°〜６°である。
【００１８】
ＦＭ結合を除去する代わりに、ＦＭ結合のレベルを調整して、ＡＦ結合を低減または相殺することができる。磁気抵抗素子１１０がより小さくなると、ＡＦ結合が大きくなる。一旦、ピン留め層１１６がパターニングされたなら、そのエッジから減磁界が放出する。この磁界は回路を完成しようとするので、センス層１２０上で終端し、それにより、ピン留め層の磁化の反対方向に磁界が生成される。この誘導された磁界は、センス層１２０のエッジにおいて最も大きく、ＡＦ結合を引き起こす。ＦＭ結合を調整することは、磁気抵抗素子がより小さくなり、ＡＦ結合がより大きくなるので、特に有益になる。
【００１９】
スペーサ境界面１２２を平滑化することは、ピン留め層１１６の表面を平滑化することに限定されない。磁気抵抗素子１１０は、ピン留め層１１６とスペーサ層１１８との間にＦＭ界面層を含むことができる。その界面層はスペーサ境界面１２２の一部になるであろう。平滑化することは、スペーサ層１１８に面する界面層表面上で実行され得る。そのようにスペーサ境界面１２２を平滑化することが、ピン留め層表面３５２を平滑化することに加えて、またはその代わりに実行され得る。ピン留め層１１６を平滑化する結果として、界面層をより滑らかにし、ならびにスペーサ層１１８をより滑らかにすることができる。
【００２０】
また、スペーサ境界面１２２は、スペーサ層１１８のサブ層も含むことができる。スペーサ層１１８がサブ層（たとえば、多数の堆積ステップにわたって形成される絶縁性トンネル障壁層）内に形成され得る場合には、サブ層のうちの少なくとも１つを平滑化することができる。そのようにスペーサ境界面１２２を平滑化することは、ピン留め層表面３５２を平滑化することに加えて、またはその代わりに実行され得る。下側にあるサブ層を平滑化する結果として、より滑らかなスペーサ層１１８になることができる。
【００２１】
スペーサ境界面１２２は、磁気抵抗素子の特性を破壊することのないイオンエッチングプロセスまたは他のプロセスを用いることにより平滑化され得る。ある特定の範囲（その範囲はＦＭ材料によって決まる）内において、イオンエッチング時間とともにＦＭ結合を単調に減少させることができる。一般的なイオンエッチング速度は、約１ｎｍ／分である。たとえその応用形態の設計部門においてどのようなデバイスサイズが用いられても、そのイオンエッチング時間を較正して、ＦＭ結合がＡＦ結合を厳密に補償できるようにすることができる。
【００２２】
スペーサ境界面１２２は、磁気抵抗素子に非晶質のＦＭ材料の層を追加することにより、さらに平滑化され得る。非晶質ＦＭ層を有する磁気抵抗素子が図３に示される。
【００２３】
ここで、図３を参照すると、磁気抵抗素子３１０は、シード層３１２と、ＡＦピニング層３１４と、ピン留め層３１６と、スペーサ層３１８と、センス層３２０とを含む。素子３１０はさらに、スペーサ層３１８の両側に第１および第２の界面ＦＭ層３２４ａおよび３２４ｂを含む。ピン留め層３１６は、結晶性の強磁性材料のサブ層３１６ｂと３１６ｃとの間に非晶質の強磁性材料のサブ層３１６ａを含む（界面層３２４ａおよびサブ層３１６ｂは別個の層ではなく、単一の層として形成され得る）。この応用形態の目的上、結晶性ＦＭ材料は、単結晶性および多結晶性の両方のＦＭ材料のことを指す。非晶質サブ層３１６ａは、非晶質化作用物質（たとえば、Ｂ、Ｎｂ、Ｈｆ、Ｚｒ）が添加されたＦＭ材料（たとえば、ＮｉＦｅ、ＮｉＦｅＣｏ合金、ＣｏＦｅ）とすることができる。結晶性サブ層３１６ｂおよび３１６ｃは、ＮｉＦｅのような材料から形成され得る。これらのサブ層３１６ａ、３１６ｂおよび３１６ｃの最終的な厚みは、１ｎｍ〜３ｎｍにすることができる。
【００２４】
非晶質サブ層３１６ａは、ＡＦピニング層３１６において結晶粒の境界組織を破壊することができる。結晶粒の組織をこのように意図的に中断することによって、スペーサ境界面１２２において形成される突起と窪みの大きさが低減される。ＡＦピニング層が結晶性強磁性材料内に拡散することができる材料（たとえば、マンガン）を含む場合には、非晶質サブ層３１６ａは、その拡散を阻止するというさらなる利点を提供する。
【００２５】
ピン留め層の結晶性サブ層３１６ｂおよび３１６ｃは、高いモーメント／分極を有することが好ましい。これらの結晶性サブ層３１６ｂおよび３１６ｃのモーメント／分極を高めることにより、磁気抵抗素子３１０のＴＭＲを増加させることができる。
【００２６】
代わりに、ピン留め層３１６は、非晶質強磁性材料の単一の層３１６ａ、または１つの非晶質サブ層３１６ｃおよび単一の結晶性サブ層３１６ｂだけを含むことができる。しかしながら、結晶性サブ層３１６ｂ、３１６ｃの一方または両方をなくすことは、磁気抵抗素子３１０のＴＭＲを減少させるほかに、ピニング磁界を弱めることになるであろう（結晶性を減少させることは、ピニング磁界を減少させることになるであろう）。
【００２７】
非晶質サブ層３１６ａの上側表面および絶縁性トンネル障壁３１８の下側表面は、スペーサ境界面３２２を画定する。その境界面は、非晶質サブ層３１６ａ、結晶性サブ層３１６ｂおよび界面層３２４ａのうちの少なくとも１つの上側表面を平滑化することにより、滑らかにされ得る。また、スペーサ層境界面３２２は、絶縁性トンネル障壁３１８の下側表面を平滑化することにより滑らかにされ得る。
【００２８】
代替案として、これらの表面はいずれも平滑化されない。しかしながら、非晶質サブ層３１６ａの表面を平滑化することにより、上を覆う結晶性サブ層３１６ｂの結晶粒の組織が改善される。さらに、これらの表面のうちの任意の表面を平滑化することにより、ＦＭ結合がさらに低減されるか、またはＦＭ結合が調整されることが可能になる。
【００２９】
今説明された磁気抵抗素子は、任意の特定の用途に限定されない。ここで、２つの例示的な応用形態、すなわちハードディスクドライブおよびＭＲＡＭデバイスを説明する。
【００３０】
ここで、図４を参照すると、磁気媒体ディスク４１２を含むハードディスクドライブ４１０が示される。各ディスク４１２の表面上の同心円状のトラックには、ユーザデータが格納される。ディスクドライブ４１０は、ディスク４１２上で読出しおよび書込み動作を実行するための変換器４１４も含む。各変換器４１４は、読出し動作のための磁気抵抗読取りヘッドを含む（各変換器４１４は、書込み動作のための薄膜誘導ヘッドを含む場合もある）。
【００３１】
さらに図５を参照する。読出し動作中に、ディスクの磁化された領域５１０が変換器４１４の読取りヘッドの下を通過する。読取りヘッドは、磁化された領域５１０の遷移を検出する。フリンジ磁界５１２が結晶粒の境界において結晶粒から出る。３つの正味の磁化状態、すなわち、フリンジ磁界がディスク４１２の平面外に加わる場合（正味の磁界は矢印５１４によって示される）、フリンジ磁界がディスク４１２の平面内に加わる場合（正味の磁界は矢印５１６によって示される）およびフリンジ磁界が相殺する場合（正味の磁界は存在せず、それゆえ矢印は示されない）が生じる。ディスク４１２の外に加わる正味の磁界５１４によって、センス層の磁化が１つの方向に向かって回転し、ディスク４１２内に加わる正味の磁界５１６によって、センス層の磁化が他の方向に向かって回転する。
【００３２】
読取りヘッドは、正味の磁界の検出中にリードバック信号を生成する。リードバック信号の振幅は、読取りヘッドの磁気抵抗によって決まる。平滑化は、移行曲線の位置を調整するように制御されることができ、そのためその振幅が読取りヘッドの抵抗に線形的に関連する。これにより、その結果として、読出し動作中のリードバック信号の歪みが低減される。
【００３３】
さらに図６を参照すると、読取りヘッドのための移行曲線６１０が示される。移行曲線６１０は、点Ａと点Ｂとの間で概ね線形である領域を有する。０磁界（Ｈ＝０）を中心にして、この線形な領域が中央に位置することが望ましい。磁気トンネル接合は、ピン留め層１１６およびセンス層１２０の磁化が同じ方向にあるときに公称抵抗（Ｒ１＝ＲＮ）を有する。ピン留め層１１６およびセンス層１２０の磁化が反対の方向にあるときには、磁気トンネル接合はより高い抵抗（Ｒ２＝ＲＮ＋ΔＲＮ）を有する。センス層の磁化が１つの方向から他の方向に回転する際、磁気トンネル接合は中間的な抵抗（Ｒ１＜Ｒ＜Ｒ２）を有する。
【００３４】
ＦＭ結合を調整して、０磁界を中心にして移行曲線６１０を中央に配置するように改善することができる。ＡＦ結合は、図６の左に向かって移行曲線６１０を動かし、０磁界の磁気抵抗素子１１０の抵抗が高い抵抗状態になるようにする傾向がある。
【００３５】
平滑化は、磁気結合を調整すること以外の利点も提供することができる。磁気トンネル接合の場合、絶縁性トンネル障壁を、より均等にピン留め層上に分布させる。より均等に障壁材料を分布させることにより、ピンホールを形成することなく、絶縁性トンネル障壁層の厚みを減らすことが可能になる（ピンホールは磁気結合を大幅に増加させ、接合を短絡させる）。障壁の厚さを減らすことにより、その結果として、読取りヘッドの抵抗が減少し、それにより読取りヘッドのＲＣ定数が減少する。したがって、読取りヘッドの応答時間がより速くなる。また、読取りヘッドの抵抗を減らすことにより、消費電力も減らすことができる。
【００３６】
スペーサ境界面を平滑化することにより、読取りヘッドの抵抗の均一性も改善することができる。読取りヘッドの均一性は読取りヘッドの設計を簡単にし、読取りヘッドの特性に対してディスクドライブを調整する必要性を低減する。また、境界面を平滑化することにより、短絡される読取りヘッドの数も減らすことができ、それにより製造歩留まりを改善することもできる。
【００３７】
非晶質ＦＭ材料のみをピン留め層に用いることができる。しかしながら、ピン留め層に結晶性ＦＭ材料を添加することにより、信号強度が高められるであろう。
【００３８】
磁気抵抗素子は、図５に示されるような、水平方向の記録に限定されない。磁気抵抗素子は、垂直方向の記録のために使用されることができ、その場合には結晶粒からの磁界が測定される。
【００３９】
ここで、図７を参照すると、複数の読取りヘッドを製造するための例示的な方法が示される。シールド材料、シード層材料、ＡＦピニング層材料およびピン留めＦＭ層材料のスタックがウェーハ上に堆積される（ブロック７１０）。堆積されるピン留め層材料の厚みは、後に行われるイオンエッチングを補償するために厚くされる。
【００４０】
ピン留め層の上側の露出された表面は、限界平面度までイオンエッチングされる（ブロック７１２）。イオンエッチングは、ピン留め層をアルゴンイオンまたは任意の他の無反応イオンでボンバードすることにより実行され得る。イオンエッチングは、堆積チャンバ内でそのまま実行され得る。ある特定の範囲（その範囲は材料によって決まる）内において、イオンエッチング時間とともにＦＭ結合を単調に減少させることができる。これにより、読取りヘッドが線形に動作するように磁気相互作用を調整することが可能になる。
【００４１】
その後、界面層材料がエッチングされた表面上に堆積され、界面層材料の上側表面がイオンエッチングされる（ブロック７１４）。その後、絶縁性トンネル障壁材料が堆積される（ブロック７１６）。たとえば、Ａｌ２Ｏ３のような障壁材料が、ｒ−ｆスパッタリングによって、またはアルミニウムを堆積して、そのアルミニウムをプラズマ酸化のようなプロセスにより酸化することによって形成され得る。
【００４２】
その後、界面層材料、センス層材料およびシールド材料が堆積される（ブロック７１８）。ＧＭＲおよびＡＭＲデバイスの場合には、センス層材料とシールドとの間に絶縁誘電体層が形成される。結果としてのスタックは、その後、複数の読取りヘッドにパターニングされる（ブロックブロック７２０）。
【００４３】
シールド材料は、ＮｉＦｅのような導電性で、かつ透磁性の材料とすることができる。シード層材料は、ＡＦピニング層の所望の結晶粒の向きを確立する任意の材料とすることができる。シード層（単数または複数）のための候補材料は、チタン（Ｔｉ）、タンタル（Ｔａ）およびプラチナ（Ｐｔ）を含む。ＡＦピニング層３６のための候補材料は、プラチナ−マンガン（ＰｔＭｎ）、マンガン−鉄（ＭｎＦｅ）、ニッケル−マンガン（ＮｉＭｎ）およびイリジウム−マンガン（ＩｒＭｎ）を含む。絶縁性トンネル障壁のための候補材料は、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化シリコン（ＳｉＯ２）、酸化タンタル（Ｔａ２Ｏ５）、窒化シリコン（ＳｉＮ４）、他の誘電体およびある特定の半導体材料を含む。ピン留め層およびセンス層のための候補材料は、ＮｉＦｅ、酸化鉄（Ｆｅ３Ｏ４）、酸化クロム（ＣｒＯ２）、Ｎｉ、ＦｅおよびＣｏの任意の合金（たとえば、ＣｏＦｅ、ＮｉＣｏＦｅ）、ならびに他の強磁性およびフェリ磁性材料を含む。
【００４４】
ここで図８を参照すると、メモリセル８１４のアレイ８１２を含む例示的なＭＲＡＭデバイス８１０が示される。各メモリセル８１４は、１つまたは複数の磁気抵抗素子を含むことができる。ＭＲＡＭデバイス８１０の説明を簡単にするために、比較的少数の磁気抵抗素子８１４だけが示される。実際には、任意のサイズのアレイ８１２を使用できる。
【００４５】
ワード線８１６がメモリセル８１４の行に沿って延在し、ビット線８１８がメモリセル８１４の列に沿って延在する。アレイ８１２の各行毎に１つのワード線８１６が存在し、アレイ８１２の各列毎に１つのビット線８１８が存在することができる。各メモリセル８１４は、ワード線８１６とビット線８１８との交点に配置される。
【００４６】
また、ＭＲＡＭデバイス８１０は、選択されたメモリセル８１４上で読出しおよび書込み動作を実行するための読出し／書込み回路８２０も含む。読出し／書込み回路８２０は、読出し動作中に、選択されたメモリセル８１４の抵抗を読み取り、書込み動作中には、選択されたメモリセル８１４の磁化を特定の方向に向ける。
【００４７】
図９は、ＭＲＡＭデバイスを製造する方法を示す。読出し／書込み回路および他の回路が基板上に製作される（ブロック９１０）。その後、導体材料が基板上に堆積され、ビット線にパターニングされる（ブロック９１２）。その後、ビット線間に誘電体が堆積され得る。シード層（単数または複数）およびＡＦピニング層のための材料が堆積される（ブロック９１４）。
【００４８】
その後、ピン留め層材料が堆積される。非晶質ＦＭサブ層のための材料が堆積され、上側の露出された表面が限界平面度までイオンエッチングされる（ブロック９１６）。結晶性ＦＭサブ層のための材料が堆積され、上側の露出された表面が限界平面度までイオンエッチングされる（ブロック９１８）。非晶質層の上側表面をイオンエッチングすることにより、結晶性サブ層の結晶粒の組織を改善することができる。堆積される材料の厚みは、イオンエッチングを補償するために厚くされる。
【００４９】
エッチングされた材料上に絶縁性トンネル障壁材料が形成される（ブロック９２０）。たとえば、Ａｌ２Ｏ３のような障壁材料が、ｒ−ｆスパッタリングによって、またはアルミニウムを堆積してそのアルミニウムをプラズマ酸化のようなプロセスにより酸化することによって堆積され得る。絶縁性トンネル障壁材料が複数の段階において形成される場合には、少なくとも１つの段階においてイオンエッチングされ得る。
【００５０】
その後、センスＦＭ層のための材料が堆積される（ブロック９２２）。結果としてのスタックが、その後、ビットにパターニングされ、ビット間の空間が誘電体で満たされる（ブロック９２４）。その後、導体材料が誘電体上に堆積され、ワード線にパターニングされる（ブロック９２４）。
【００５１】
その後、結果としてのアレイが平坦化されてもよい。平坦化されたアレイ上に新たなアレイを形成することができる。
【００５２】
図９は、単一のＭＲＡＭデバイスの製造を説明する。しかしながら、実際には、多くのＭＲＡＭデバイスが単一のウェーハ上に同時に製造される。
【００５３】
図１０を参照すると、ＭＲＡＭデバイスの磁気抵抗素子のための応答曲線１０１０が示される。応答曲線の位置を調整し、かつアレイにわたってスイッチングの均一性を改善するために、平滑化を実行することができる。スイッチング点ＡおよびＢは、０磁界を中心にして中央に配置され得る。スイッチングの均一性を改善することにより、十分な磁界が存在しても切り替わらない磁気トンネル接合の数、および磁界が不十分であっても偶発的に切り替えられる磁気トンネル接合の数を減らすことができる。したがって、平滑化は、利用できない磁気トンネル接合の数を減らす。
【００５４】
平滑化はさらに、ピンホールに起因して短絡される磁気トンネル接合の数を減らすことにより、利用できない磁気トンネル接合の数も減らす。
【００５５】
利用できない磁気トンネル接合の数を減らすことにより、ＭＲＡＭデバイスの記憶容量を増やすことができる。また、誤り訂正の負担も減らすことができる。結果として、利用できない磁気トンネル接合の数を減らすことにより、ＭＲＡＭの性能が改善され、製造コストが削減され得る。
【００５６】
平滑化は、アレイにわたるトンネル接合抵抗の均一性を高めることができる。均一性を高めることにより、メモリセルの多数の列の中から選択されたメモリセルを読出すことに関する複雑性が低減され得る。
【００５７】
非晶質強磁性サブ層は、さらに境界面の粗さを低減することができる。反強磁性ピニング層がマンガンを含む場合には、非晶質サブ層は、マンガンが結晶性強磁性層に拡散するのを阻止することもできる。
【００５８】
メモリセルが、それぞれ単一の磁気抵抗素子のみを有するものとして説明されてきたが、ＭＲＡＭデバイスはそのようには限定されない。各メモリセルは２つ以上の磁気抵抗素子を含むこともできる。
【００５９】
メモリセルは、磁気トンネル接合のような磁気抵抗デバイスに限定されない。他の磁気抵抗デバイスを用いることができる。
【００６０】
本発明は、上述した磁気抵抗素子に限定されない。磁気抵抗素子の任意の強磁性層（ピン留め層または非ピン留め層、結晶性または非晶質）の代わりに、結晶性および非晶質の強磁性サブ層の組み合わせを用いることもできる。
【００６１】
ＡＦピニング層は、スタックの下部ではなく、スタックの上部近くに配置されることができ、それによりピン留め層がセンス層の後に堆積される。センス層材料がピン留め層材料の前に堆積される場合には、センス層は、突起および窪みがある境界面を有することになるであろう。したがって、センス層の境界面が平滑化されるであろう。
【００６２】
本発明は、上述したおよび図示された特定の実施形態に限定されない。代わりに、本発明は、添付の特許請求の範囲に従って解釈される。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１の実施形態による磁気抵抗素子を示す図である。
【図２】磁気抵抗素子のピン留め層の表面の高低差を示す図である。
【図３】本発明の第２の実施形態による磁気抵抗素子を示す図である。
【図４】本発明の一実施形態による磁気抵抗読取りヘッドを含むハードディスクドライブを示す図である。
【図５】ディスクドライブのハードディスク上の磁化された領域を示す図である。
【図６】磁気抵抗読取りヘッドのための移行曲線を示す図である。
【図７】本発明の一実施形態による磁気抵抗読取りヘッドを製造する方法を示す図である。
【図８】本発明の一実施形態による磁気抵抗メモリ素子を含むデータ記憶デバイスを示す図である。
【図９】本発明の一実施形態によるデータ記憶デバイスを製造する方法を示す図である。
【図１０】磁気抵抗メモリ素子のための応答曲線を示す図である。
【符号の説明】
【００６４】
310  磁気抵抗素子
312  シード層
314  ＡＦピニング層
316  ピン留め層
316a  非晶質サブ層
316b、316c  結晶性サブ層
318  スペーサ層
320  センス層
410  ハードディスクドライブ
414  変換器
810  ＭＲＡＭ素子
812  アレイ
814  メモリセル
【図１】
2004158856.tif 000003
【図２】
2004158856.tif 000004
【図３】
2004158856.tif 000005
【図４】
2004158856.tif 000006
【図５】
2004158856.tif 000007
【図６】
2004158856.tif 000008
【図７】
2004158856.tif 000009
【図８】
2004158856.tif 000010
【図９】
2004158856.tif 000011
【図１０】
2004158856.tif 000012