(57)【要約】【課題】上層配線に高電圧を印加する際に、素子分離耐圧を低下させない高耐圧用の半導体装置を提供する。【解決手段】拡散層１０３とゲート電極となるゲートポリシリ１０４により形成されたトランジスタと、ＬＯＣＯＳ酸化膜１０２を用いた素子分離領域と、素子分離領域に形成された、網目状のゲートポリシリ配線１０１と、この上層に配置された金属膜の配線１０５とを備える。トランジスタは、拡散層１０３とゲート電極となるゲートポリシリ１０４により形成され、網目状のゲートポリシリ配線１０１と、トランジスタのゲートポリシリ１０４は、同一工程で形成される。【選択図】　　　図１
2004031473.tif 000002
【特許請求の範囲】
【請求項１】
拡散層とゲート電極となるゲートポリシリにより形成されたトランジスタと、
ＬＯＣＯＳ酸化膜を用いた素子分離領域と、
前記素子分離領域に形成された、網目状のゲートポリシリ配線と、
前記ゲートポリシリ配線の上層に配置された金属膜の配線とを備え、
前記素子分離領域の前記網目状のゲートポリシリ配線が、金属配線形成以降の水素アロイ工程での水素の拡散を妨げないように、網目状の開口部を備えることを特徴とする半導体示装置。
【請求項２】
前記網目状に配置したゲートポリシリ配線は、前記素子分離領域のみに設けた請求項１に記載の半導体装置。
【請求項３】
前記網目状のゲートポリシリ配線は、前記素子分離領域の半導体基板と同電位に接続されている請求項１または２に記載の半導体装置。
【請求項４】
前記半導体基板は、シリコン基板である請求項３に記載の半導体装置。
【請求項５】
前記シリコン基板は、Ｐ型シリコン基板である請求項４に記載の半導体装置。
【請求項６】
前記網目状の金属膜を金属膜多層配線構造の最下層に配置した請求項１乃至５のいずれか一項に記載の半導体装置。
【請求項７】
前記トランジスタは、Ｎ型ＭＯＳＦＥＴである請求項１乃至６のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、上層配線に高電圧を印加する際に、素子分離耐圧を低下させない高耐圧用の半導体装置に関する。
【０００２】
【従来の技術】
近年、携帯電話を初めとする情報電子機器が、世の中に広く用いられていることは、周知の事実である。また、情報電子機器が、複数個の半導体装置で構成されていることもよく知られている。このような半導体装置のうち、液晶表示装置などの表示装置を駆動する半導体装置は、駆動用高電圧を処理する必要がある。
【０００３】
また、上述した半導体装置は、電界効果トランジスタを含む半導体素子で構成されることも良く知られている。すなわち、電界効果トランジスタは、Ｐ型ＭＯＳＦＥＴ及びＮ型ＭＯＳＦＥＴで構成されたＣＭＯＳ回路が、一般的であり、これらの電界効果トランジスタは、金属配線で相互に接続される。
【０００４】
そして、これらの金属配線は、電界効果トランジスタの上層に配設される構造である。
【０００５】
本発明が関する半導体装置のうち、高耐圧半導体装置では、上述した上層配線に高電圧を印加する際に、電界効果トランジスタの素子分離耐圧を低下させない技術が重要な要素の一つとなっている。
【０００６】
このような従来技術が、例えば、特開平３−０２５９７０号公報に開示されている。
【０００７】
すなわち、図５を参照すると、このような従来技術は、高耐圧トランジスタと低耐圧トランジスタとを同一のＰ型基板１に形成した半導体装置において、少なくとも前記各トランジスタの境界領域における素子分離絶縁膜であるフィールド酸化膜５上に、それぞれ独立したシールドアルミニューム膜（１４Ａ，１４Ｂ）を配設し、前記高耐圧トランジスタのシールドアルミニューム膜（１４Ａ，１４Ｂ）をＰ型基板１と同じ電位に設定している。
【０００８】
この技術は、広い面積をシールドアルミニューム膜（１４Ａ，１４Ｂ）で覆う構造となっているため、上層の金属膜配線に高電圧が印加された場合でも、上層の金属配線の高電圧印加による高電界を阻止し、素子分離領域の基板の反転防止をして、素子分離耐圧を低下させないという効果がある。
【０００９】
【発明が解決しようとする課題】
しかしながら、特開平３−０２５９７０号公報に開示された従来技術は、逆に金属膜の配線以降で処理する水素アロイの工程において、水素のシリコン基板表面への拡散が十分とは言えないという問題をもたらしている。
【００１０】
したがって、本発明の主な目的の一つは、上層の金属膜配線に高電圧を印加しても、素子分離の耐圧を低下させないシールド性を提供することにある。
【００１１】
本発明の主な他の目的は、シールド金属膜を網目状に形成することにより、水素アロイ時の水素のシリコン基板への拡散をさまたげないことを提供することにある。
【００１２】
【課題を解決するための手段】
本発明の半導体装置は、拡散層とゲート電極となるゲートポリシリにより形成されたトランジスタと、ＬＯＣＯＳ酸化膜を用いた素子分離領域と、前記素子分離領域に形成された、網目状のゲートポリシリ配線と、前記ゲートポリシリ配線の上層に配置された金属膜の配線とを備え、前記素子分離領域の前記網目状のゲートポリシリ配線が、金属配線形成以降の水素アロイ工程での水素の拡散を妨げないように、網目状の開口部を備える構成である。
【００１３】
また、本発明の半導体示装置の前記網目状に配置したゲートポリシリ配線は、前記素子分離領域のみに設けた構成である。
【００１４】
また、本発明の半導体装置の前記網目状のゲートポリシリ配線は、前記素子分離領域の半導体基板と同電位に接続されている構成である。
【００１５】
【発明の実施の形態】
本発明の半導体装置は、高電圧印加のＩＣにおける素子分離に固定電位のゲートポリシリ配線または、最下層の金属配線を用いて、網目状のシールドをすることを特徴とする。
【００１６】
すなわち、従来のトランジスタ領域全面に金属膜を配置するという構成に対し、図１に示すように、本発明では、素子分離領域のみに、網目状に配置したゲートポリシリ配線を設けている。また、ゲートポリシリ配線の材料には、例えば、ポリシリコンを適用する。
【００１７】
素子分離領域の網目状のゲートポリシリ配線が、その上層の高電圧印加された配線が寄生的なＭＯＳ型トランジスタのゲートとしての働きをした時、素子分離耐圧が低下する現象を阻止するシールドの役目を果たし、かつ、網目状の開口部が存在することにより、金属配線形成以降の水素アロイ工程での水素の拡散妨げないというという役目を果たす。
【００１８】
従って、本発明は、上層配線の高電圧印加に対し、高い素子分離耐圧を維持し、かつ、トランジスタ領域及び、素子分離耐圧の特性が安定するという効果が得られる。
【００１９】
次に、図面を参照して、より詳細に本発明の実施の形態の半導体装置を説明する。図１は、本発明の第１の実施の形態の半導体装置の平面図である。また、図１のＡ−Ａ線の断面図を図２に示す。
【００２０】
図１および図２を参照して、本発明の第１の実施の形態の半導体装置を説明する。
【００２１】
本発明の第１の実施の形態の半導体装置は、拡散層１０３とゲート電極となるゲートポリシリ１０４により形成されたトランジスタと、ＬＯＣＯＳ酸化膜１０２を用いた素子分離領域と、素子分離領域に形成された、網目状のゲートポリシリ配線１０１と、この上層に配置された金属膜配線１０５とを備える。
【００２２】
トランジスタは、例えば、Ｎ型ＭＯＳＦＥＴの構造で、拡散層１０３とゲート電極となるゲートポリシリ１０４により形成され、網目状のゲートポリシリ配線１０１と、トランジスタのゲートポリシリ１０４は、同一工程で形成される。また、網目状のゲートポリシリ配線１０１とトランジスタのゲートポリシリ１０４のそれぞれの材料は、例えば、ポリシリコンが使用される。
【００２３】
かかる構成おいては、素子分離領域のシリコン基板１０６と上層の金属膜配線１０５は、ＬＯＣＯＳ酸化膜１０２と、層間絶縁膜１０７により絶縁され、かつ、その中間に網目状のゲートポリシリ配線１０１が配置されており、網目状のゲートポリシリ配線１０１は、素子分離領域のシリコン基板１０６と同電位に接続されている。そして、このシリコン基板１０６は、Ｐ型シリコン基板で形成されている。
【００２４】
上層の金属膜配線１０５に高電圧が印加された場合において、前記金属膜配線１０５から、網目状のゲートポリシリ配線１０１までに高電界がかかり、網目状のゲートポリシリ配線１０１と素子分離領域のシリコン基板１０６に高電界は生じないため、上層の金属膜配線１０５に高電圧が印加されても、素子分離耐圧が低下することはない。
【００２５】
また、素子分離領域のＬＯＣＯＳ酸化膜１０２の上は、網目状にゲートポリシリ配線１０１が配置されており、かつ、拡散層１０３の領域は、トランジスタのゲートポリシリ１０４以外にゲートポリシリは配置されていない。
【００２６】
よって、トランジスタ領域及び、素子分離領域のシリコン基板１０６とシリコン酸化膜の界面準位を安定化させることを目的とする金属配線工程の後の水素アロイ工程において、水素の拡散を妨げない構造となる。
【００２７】
従って、本発明では、トランジスタ及び、素子分離耐圧の電気的特性を安定化させるための水素アロイ効果を維持でき、しかも、素子分離領域の全領域を網目状にシールドすることにより、上層の金属膜配線に高電圧が印加されても、寄生トランジスタ形成による素子分離耐圧の低下を完全に阻止できるという効果がもたらされる。
【００２８】
次に、本発明の第２の実施の形態の半導体装置を説明する。
【００２９】
本発明の第１の実施の形態の半導体装置では、本発明を網目状のシールド配線として、ゲートポリシリ配線に適応したが、最下層の金属膜の配線についても適応することができる。
【００３０】
本発明の第２の実施の形態の半導体装置の構成を図３に示す。図４は、Ｂ−Ｂ線に沿った断面図である。
【００３１】
図３、図４を参照すると、本発明の第２の実施の形態の半導体装置は、網目状の金属膜１０８を金属膜多層配線構造の最下層に配置している。従って、この網目状の金属膜１０８を素子分離領域及び、トランジスタ領域に配置し、たとえば、基板電位と同電位に固定した場合、素子分離領域においては、本発明の第１の実施の形態の半導体装置と同一の効果が得られる。
【００３２】
さらに、トランジスタ領域においても、網目状の金属膜１０８を配置できるため、上層の金属膜の配線５に高電圧が印加されても、ゲートポリシリの寄生的容量によるチャージシェアなどの現象に起因した回路誤動作を阻止することができる。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、トランジスタ及び、素子分離耐圧の電気的特性を安定化させるための水素アロイ効果を維持できる効果がある。さらに、素子分離領域の全領域を網目状にシールドすることにより、上層の金属膜配線に高電圧が印加されても、寄生トランジスタ形成による素子分離耐圧の低下を完全に阻止できるという効果がもたらされる。
【００３４】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の構成を示す平面図である。
【図２】図１に記載の本発明の第１の実施の形態の半導体装置のＡ−Ａ線における断面図ある。
【図３】本発明の第２の実施の形態の半導体装置の構成を示す平面図である。
【図４】図３に記載の本発明の第２の実施の形態の半導体装置のＢ−Ｂ線における断面図ある。
【図５】従来の半導体装置の構成を示す平面図である。
【符号の説明】
１　　Ｐ型基板
２　　Ｎ型埋め込み層
３Ａ，３Ｂ　　Ｎ型エピタキシャル層
５　　フィールド酸化膜
７　　ゲート
１３　　第２ＰＳＧ
１４Ａ，１４Ｂ　　シールドアルミニューム膜
１５　　シリコン窒化膜
１０１　　網目状のゲートポリシリ配線
１０２　　ＬＯＣＯＳ酸化膜
１０３　　拡散層
１０４　　ゲートポリシリ
１０５　　金属膜配線
１０６　　シリコン基板
１０７　　層間絶縁膜
１０８　　網目状の金属膜
【図１】
2004031473.tif 000003
【図２】
2004031473.tif 000004
【図３】
2004031473.tif 000005
【図４】
2004031473.tif 000006
【図５】
2004031473.tif 000007