(57)【要約】【課題】  光素子およびこれを適用した光信号入出力装置を提供する。【解決手段】  ｎ型またはｐ型のシリコン系半導体の基板１１と、受光および発光が起るように基板１１の一面に所定のドーパントによって基板１１に対して反対型にドーピングされ、発光および受光が起るようになっているドーピング領域２５と、このドーピング領域２５を共有し、基板１１のドーピング領域が形成された一面に形成された発光素子部２０および受光素子部３０と、を含むことを特徴とする光素子１０およびこれを適用した光信号入出力装置である。本発明の光素子１０は、増幅機能をする回路を内蔵しており、発光および受光を選択的に行い、発光および受光持続時間の制御が容易である。【選択図】      図２
2004260184.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型またはｐ型の半導体の基板と、
受光および発光が起るように前記基板の一面に所定のドーパントによって前記基板に対して反対型にドーピングされたドーピング領域と、
このドーピング領域を共有して形成された発光素子部および受光素子部と、を含むことを特徴とする光素子。
【請求項２】
前記発光素子部は、ＧＴＯサイリスタ構造を有することを特徴とする請求項１に記載の光素子。
【請求項３】
前記発光素子部は、
前記ドーピング領域から離隔されるように前記基板の一面に前記ドーピング領域より深く前記基板に対して反対型にドーピング形成された第１半導体物質部と、
前記基板の一面に前記第１半導体物質部に隣接して、前記第１半導体物質部に対して反対型にドーピング形成された第２半導体物質部と、
発光動作が制御される電気的な信号および／または発光電源を入力するための電極構造と、を含み、
前記電極構造は、
前記ドーピング領域に電気的に連結された第１電極と、
前記第２半導体物質部に電気的に連結された第２電極と、
前記第１半導体物質部に電気的に連結された第１ゲート電極と、を含むことを特徴とする請求項１または２に記載の光素子。
【請求項４】
前記受光素子部は、
前記基板およびドーピング領域が共にＭＯＳ型トランジスタ構造であることを特徴とする請求項１から請求項３のいずれか一項に記載の光素子。
【請求項５】
前記受光素子部は、
前記ドーピング領域から離隔されるように前記基板の一面に前記ドーピング領域より深く前記基板に対して反対型にドーピング形成された第３半導体物質部と、
前記基板の一面上で、前記第３半導体物質部および前記ドーピング領域の間の位置に形成された酸化膜と、
前記第３半導体物質部上に形成された第３電極と、
前記酸化膜上に形成された第２ゲート電極と、を含むことを特徴とする請求項１から請求項４のいずれか一項に記載の光素子。
【請求項６】
前記ドーピング領域は、前記基板に対するｐ−ｎ接合領域で量子拘束効果に基づく光電変換効果を示すドーピング深さで形成されることを特徴とする請求項１から請求項５のいずれか一項に記載の光素子。
【請求項７】
発光電源を前記発光素子部に選択的に連結させ、受光のための逆バイアス電源および／または負荷抵抗を前記受光素子部に選択的に連結させるスイッチング回路を備えることを特徴とする請求項１から請求項５のいずれか一項に記載の光素子。
【請求項８】
前記スイッチング回路は、発光電源を発光素子部に選択的に連結させる第１スイッチと、受光のための逆バイアス電源および／または負荷抵抗を前記受光素子部に選択的に連結させる第２スイッチと、を含み、前記第１スイッチがオンになれば第２スイッチはオフになり、第２スイッチがオンになれば第１スイッチはオフになるＣＭＯＳ論理で構成されることを特徴とする請求項７に記載の光素子。
【請求項９】
前記第１および第２スイッチは、前記基板に一体型に形成されることを特徴とする請求項８に記載の光素子。
【請求項１０】
前記基板は、単結晶シリコンウェーハを使用することを特徴とする請求項９に記載の光素子。
【請求項１１】
前記ドーピング領域周囲の前記基板の一面から所定深さに漏れ電流遮断のためのブロッキング領域を備えることを特徴とする請求項１から請求項７のいずれか一項に記載の光素子。
【請求項１２】
前記ブロッキング領域は、Ｏ2をインプランテーションして形成されることを特徴とする請求項１１に記載の光素子。
【請求項１３】
前記基板は、単結晶シリコンウェーハを使用することを特徴とする請求項１から請求項７のいずれか一項に記載の光素子。
【請求項１４】
ｎ型またはｐ型の半導体の基板に光信号を入力および出力できる複数の光素子が一次元または二次元アレイ状に配列され、各光素子において光信号が選択的に入力および出力されるように電極構造がパターニングされた光素子パネルを備え、
前記光素子は、
受光および発光が起るように前記基板の一面に所定のドーパントによって前記基板に対して反対型にドーピングされたドーピング領域と、
このドーピング領域を共有して形成された発光素子部および受光素子部と、を含むことを特徴とする光信号入出力装置。
【請求項１５】
前記発光素子部は、ＧＴＯサイリスタ構造を有することを特徴とする請求項１４に記載の光信号入出力装置。
【請求項１６】
前記発光素子部は、
前記ドーピング領域から離隔されるように前記基板の一面に前記ドーピング領域より深く前記基板に対して反対型にドーピング形成された第１半導体物質部と、
前記基板の一面に前記第１半導体物質部に隣接して、前記第１半導体物質部に対して反対型にドーピング形成された第２半導体物質部と、
発光動作が制御される電気的な信号および／または発光電源を入力する電極構造と、を含み、
前記電極構造は、
前記ドーピング領域に電気的に連結された第１電極と、
前記第２半導体物質部に電気的に連結された第２電極と、
前記第１半導体物質部に電気的に連結された第１ゲート電極と、を含むことを特徴とする請求項１４または１５に記載の光信号入出力装置。
【請求項１７】
前記受光素子部は、
前記基板およびドーピング領域が共にＭＯＳ型トランジスタ構造であることを特徴とする請求項１４に記載の光信号入出力装置。
【請求項１８】
前記受光素子部は、
前記ドーピング領域から離隔されるように前記基板の一面に前記ドーピング領域より深く前記基板に対して反対型にドーピング形成された第３半導体物質部と、
前記基板の一面上で、前記第３半導体物質部および前記ドーピング領域の間の位置に形成された酸化膜と、を含み、
前記電極構造は、
前記第３半導体物質部上に形成された第３電極と、
前記酸化膜上に形成された第２ゲート電極と、を含むことを特徴とする請求項１４または請求項１７に記載の光信号入出力装置。
【請求項１９】
前記ドーピング領域は、前記基板に対するｐ−ｎ接合領域で量子拘束効果に基づく光電変換効果を示すドーピング深さに形成されることを特徴とする請求項１４から請求項１８のいずれか一項に記載の光信号入出力装置。
【請求項２０】
前記光素子は、
発光電源を発光素子部に選択的に連結させ、受光のための逆バイアス電源および／または負荷抵抗を前記受光素子部に選択的に連結させるスイッチング回路をさらに備えることを特徴とする請求項１４から請求項１８のいずれか一項に記載の光信号入出力装置。
【請求項２１】
前記スイッチング回路は、発光電源を発光素子部に選択的に連結させる第１スイッチと、受光のための逆バイアス電源および／または負荷抵抗を前記受光素子部に選択的に連結させる第２スイッチと、を含み、前記第１スイッチがオンになれば第２スイッチはオフになり、第２スイッチがオンになれば第１スイッチはオフになるＣＭＯＳ論理で構成されることを特徴とする請求項２０に記載の光信号入出力装置。
【請求項２２】
前記第１および第２スイッチは、前記基板に一体型に形成されることを特徴とする請求項２１に記載の光信号入出力装置。
【請求項２３】
前記光素子パネルは、各画素が３つ以上の前記光素子で形成され、画像入力および出力用として使われることを特徴とする請求項２０に記載の光信号入出力装置。
【請求項２４】
前記光素子は、
前記ドーピング領域周囲の前記基板一面から所定深さに漏れ電流遮断のためのブロッキング領域を備えることを特徴とする請求項１４から請求項２０の何れか一項に記載の光信号入出力装置。
【請求項２５】
前記基板は、単結晶シリコンウェーハが使われることを特徴とする請求項１４から請求項２０の何れか一項に記載の光信号入出力装置。
【請求項２６】
前記光素子パネルは、前記光素子が二次元アレイ状に配列され、画像入力および出力用として使われることを特徴とする請求項１４から請求項２０のいずれか一項に記載の光信号入出力装置。
【請求項２７】
前記光素子パネルは、各画素が３つ以上の前記光素子で形成され、これら光素子の各々は、カラー画像を具現するための相異する波長の光を発光および受光することを特徴とする請求項２６に記載の光信号入出力装置。
【請求項２８】
前記光素子パネルは、各画素が３つ以上の前記光素子で形成され、前面にカラー画像を具現するためのカラーフィルタを備えることを特徴とする請求項２６に記載の光信号入出力装置。
【請求項２９】
光無線リモコンを用いて、デジタルＴＶの画面内で情報を入力したりまたはメニューを選択したりすることを特徴とする請求項２６に記載の光信号入出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシリコン系半導体を用いた光素子およびこの光素子を用いた光信号入出力装置に関し、特に、発光および受光をともに行える光素子および光信号入出力装置に関する。
【背景技術】
【０００２】
シリコン系半導体を用いると、論理素子、演算素子およびドライブ素子を、基板上に高い信頼性でかつ高い集積度で集積させることができる。さらに、シリコンは安価であるため、化合物半導体を用いる場合に比べて非常に低コストで高集積回路を作成できる利点がある。従って、現在、ほとんどの集積回路において、シリコン（Ｓｉ）を基本材料として用いている。
【０００３】
ところで、シリコンは、間接遷移型のバンドギャップを有している為、発光が起り難い。このため、ＬＥＤ（Light Emitting Diode）のような発光素子は、通常、直接遷移バンドギャップを有して発光が容易に起る化合物半導体物質を用いて製造される。
通常、発光素子は、臨界電流以上の電流が印加されたときのみ発光する。この為、発光素子に定常的に適正電流を供給するためには、小さな電流を増幅させて発光素子を発振させるのに充分な電流に増幅する増幅回路および／または発光のオン・オフ動作を制御するスイッチング回路を必要とする。
【０００４】
しかし、化合物半導体により製造される発光素子と、シリコンにより製造される増幅回路および／またはスイッチング回路とは異種接合の問題により、一連の半導体製造工程を通じて単一体として製造することが不可能である。
従って、化合物半導体で製造された発光素子は、別途に製造された増幅回路および／またはスイッチング回路を外部に設置する必要があった。
【０００５】
このように、発光素子の外部に別途で製造された増幅回路および／またはスイッチング回路を装着する場合、外部電源線のリアクタンスやキャパシタンスの寄生効果によって、高速スイッチングが難しくなるといった問題が生じる。
一方、化合物半導体の発光素子がアレイ状に集積してディスプレイ装置を構成する場合、スイッチング回路を画素単位で外部に装着して発光素子の発光動作を制御する必要がある。この場合、画素に流す電流のターンオン時間とターンオフ時間とを画素単位で調節することが難しく、画素において発光を持続させる時間の制御が難しいといった問題がある。
【０００６】
なお、近年、インターネットを利用した通信・移動電話において、作業者は、相手方の送った画像をモニタに表示して見るだけでなく、所望の被写体を撮影した画像を同時に相手へ伝送しようとする要求が増大しつつある。
このような要求に応じた例として、図１に示すように、画像の表示されるコンピュータ用のモニタ１とは別個のカメラ２を有するコンピュータシステムがある。このコンピュータシステムによれば、他にコンピュータ本体３、文字入力のためのキーボード４を含んで、作業者が所望の被写体を撮影して相手に伝送することができる。
【０００７】
このように、一般的なコンピュータ用のモニタ１を用いる場合は、単純に画像が表示されるだけであるので、相手方と画像通信するためには、別個に所望の被写体を撮影するためのカメラが必要になる。
もし、作業者が、自身を撮影するカメラ２に妨げられることなく、モニタ１に表示される画像を見ようとすれば、カメラ２はモニタ１の中心から離れた位置に設置させなければならない。この場合、作業者自身は、カメラ２に目線を合わせつつモニタ１に表示される画像を見ることが不可能になり、双方向の画像通信における臨場感が半減してしまう問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は前記したような問題点を解決するために案出されたものであって、シリコン系半導体の基板に増幅回路とともに形成され、発光持続時間および受光持続時間の制御が容易に行え、発光および受光を選択的に行う光素子を提供することを目的とする。
また、本発明の光素子がアレイ状に配列され、双方向に情報を伝達することができる光信号入出力装置を提供することも目的とする。
【課題を解決するための手段】
【０００９】
前記目的を達成するための本発明の光素子は、ｎ型またはｐ型の半導体の基板と、受光および発光が起るように前記基板の一面に所定のドーパントによって前記基板に対して反対型にドーピングされ、発光および受光が起るドーピング領域と、前記ドーピング領域を共有し、前記基板の前記ドーピング領域が形成された一面に形成された発光素子部および受光素子部と、を含むことを特徴とする。
【００１０】
ここで、発光素子部は、ＧＴＯサイリスタ構造になったことが望ましい。
発光素子部は、前記ドーピング領域から離隔されるように前記基板の一面に前記ドーピング領域より深く前記基板に対して反対型にドーピング形成された第１半導体物質部と、前記基板の一面に前記第１半導体物質部と隣接されるように前記第１半導体物質部に対して反対型にドーピング形成された第２半導体物質部と、発光動作制御のための電気的な信号および／または発光電源を入力するための電極構造と、を含み、前記電極構造は、前記ドーピング領域に電気的に連結された第１電極と、前記第２半導体物質部に電気的に連結された第２電極と、前記第１半導体物質部に電気的に連結された第１ゲート電極と、を含んで構成される。
【００１１】
前記受光素子部は、前記基板およびドーピング領域と共にＭＯＳ型トランジスタ構造になったことが望ましい。
前記受光素子部は、前記ドーピング領域から離隔されるように前記基板の一面に前記ドーピング領域より深く前記基板に対して反対型にドーピング形成された第３半導体物質部と、前記基板の一面上の前記第３半導体物質部と前記ドーピング領域間に位置するように形成された酸化膜と、前記第３半導体物質部上に形成された第３電極と、前記酸化膜上に形成された第２ゲート電極と、を含んで構成される。
前記ドーピング領域は、前記基板に対するｐ−ｎ接合領域で量子拘束効果によって光電変換効果を表すドーピング深さに形成される。
本発明の光素子は、発光電源を発光素子部に選択的に連結させ、受光のための逆バイアス電源および／または負荷抵抗を前記受光素子部に選択的に連結させるスイッチング回路をさらに備えうる。
【００１２】
ここで、前記スイッチング回路は、発光電源を発光素子部に選択的に連結させる第１スイッチと、受光のための逆バイアス電源および／または負荷抵抗を前記受光素子部に選択的に連結させる第２スイッチと、を含み、前記第１スイッチがオンになれば第２スイッチはオフになり、第２スイッチがオンになれば第１スイッチはオフになるＣＭＯＳ論理に構成されたことが望ましい。
このとき、前記第１および第２スイッチは、前記基板に一体型に形成されることが望ましい。
一方、前記ドーピング領域周囲の前記基板の一面から所定深さに漏れ電流遮断のためのブロッキング領域をさらに備えることが望ましい。
【００１３】
前記目的を達成するための本発明による光信号入出力装置は、ｎ型またはｐ型の半導体の基板に光信号を入力および出力できる複数の光素子が一次元または二次元アレイ状に配列され、各光素子での光信号の選択的入力および出力動作が可能になるように電極構造がパターニングされた光素子パネルを備え、前記光素子は、受光および発光が起るように前記基板の一面に所定のドーパントによって前記基板に対して反対型に極度に浅くドーピングされたドーピング領域と、前記ドーピング領域を共有し、前記基板のドーピング領域が形成された一面に形成された発光素子部および受光素子部と、を含むことを特徴とする。
【００１４】
ここで、前記光素子パネルには各画素当り光を発光および受光する３つ以上の光素子が形成され、画像入力および出力用として使用される。
前記光素子パネルには各画素当り光を発光および受光する３つ以上の光素子が形成されており、各画素に対応する３つ以上の光素子は、カラー画像を具現するための相異なる波長の光を発光および受光することもある。
このとき、前記光素子パネルには各画素当り光を発光および受光する３つ以上の光素子が形成されており、前記光素子パネルの前面にカラー画像を具現するためのカラーフィルタをさらに備えることが望ましい。
【発明の効果】
【００１５】
本発明の光素子は、増幅回路を内蔵し、発光および受光を選択的に行うことができ、発光持続時間および受光持続時間の制御が容易である。また、本発明の光素子は、発光のための電源、受光のための逆バイアス電源、負荷抵抗が選択的に電気的な連結（スイッチング）をするスイッチング回路を備える。そして、本発明の光素子は、このスイッチング回路と共にシリコン系半導体の基板に形成されるので、一連の半導体製造工程を通じて製造することができる。
【００１６】
また、前記したような本発明の光素子をアレイ状にして適用すれば、双方向に情報を伝達することができる光信号入出力装置を構成する。このとき、本発明の光素子を利用した光信号入出力装置を画像入力および出力用として使用すれば、画素単位で受光および発光を行え、単一のパネル内で画像を表示したり、この表示される画像に妨げられずに作業者の姿を正面で撮影したりすることができる。そして、光信号入出力装置は、電気的な画像信号を生成したり表示したり、または光情報を入力したり出力したりすることができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付された図面を参照して本発明を詳細に説明する。
図２は、本発明の光素子１０およびその外部回路４０を示す図面である。
図２に示すように、本発明の光素子１０は、ｎ型またはｐ型のシリコン系半導体の基板１１と、発光および受光が起るように形成されたドーピング領域２５と、このドーピング領域２５を共有して形成された発光素子部２０および受光素子部３０を含んで構成される。
【００１８】
また、光素子１０は、発光および受光動作の制御のための電気的な信号を入力したり、発光電源Ｖ１および受光のための逆バイアス電源Ｖ２を入力したり、受光信号を出力したりするための電極構造をさらに備えることが望ましい。
また、光素子１０は、発光電源Ｖ１を発光素子部２０に選択的に連結させたり、受光のための逆バイアス電源Ｖ２および負荷抵抗Ｒを受光素子部３０に選択的に連結させたりする付加的なスイッチング回路をさらに備えることが望ましい。
【００１９】
基板１１は、シリコン（Ｓｉ）を含む所定の半導体物質、例えば、Ｓｉ、ＳｉＣまたはダイアモンドよりなり、ｎ型またはｐ型にドーピングされたシリコン系半導体である。例えば、基板１１としてはｎ型にドーピングされた単結晶シリコンウェーハを使用することが可能である。
【００２０】
ドーピング領域２５は、基板１１の一面に基板１１に対して反対型に極度に浅くドーピング形成されることが望ましい。ドーピング領域２５は、受光および発光が起るように、非平衡拡散工程またはインプランテーション工程によってドーパントを注入してドーピング形成される。
【００２１】
本出願人は、韓国特許出願２００２−１４３１号（２００２年１月１０日，“光素子およびこれを適用した発光ディバイス装置”）およびこれに対応する日本特許出願２００２−１１４４５２号公報にシリコン系の基板にそのｐ−ｎ接合部位に量子構造が形成されるように極度に浅くドーピングされたドーピング領域を有する光素子を提案した。
【００２２】
ドーピング領域２５は、前記出願で提案したように、所定のドーパント、例えば、ホウ素またはリンを制御膜（図示せず）の開口を通じて基板１１内に非平衡拡散させて基板１１に対して反対型、例えば、ｐ＋＋型にドーピング形成される。
基板１１がｎ型にドーピングされれば、ドーピング領域２５はｐ＋＋型にドーピングされ、基板１１がｐ型にドーピングされていれば、ドーピング領域２５はこれに対して反対型にドーピングされる。
【００２３】
ここで、前記制御膜は、ドーピング領域が極度に浅いドーピング深さに形成された適正厚さを有するシリコン酸化膜（ＳｉＯ2）であることが望ましい。この制御膜は、例えば、基板１１の一面上のドーピング領域２５を形成しようとする位置にシリコン酸化膜を形成した後、拡散工程のための開口部分がフォトリソグラフィ工程によりエッチングされることによりマスク構造が形成される。
【００２４】
前記制御膜は、ドーピング領域２５を形成するマスクとして機能し、ドーピング領域２５を所望した通りの極度に浅いドーピング深さで形成させる。図２は、ドーピング領域２５を形成した後に制御膜を除去した場合を示す。
【００２５】
所定のドーパント、例えば、ホウ素またはリンを制御膜の開口を通じて基板１１内に、例えば、非平衡拡散工程によって注入させれば、基板１１に対して反対型、例えば、ｐ＋＋型に極度に浅くドーピングされ、基板１１に対するｐ−ｎ接合部位２４に量子構造を有するドーピング領域２５が得られる。ｐ−ｎ接合部位２４は相異なるドーピング領域が交互に位置する量子構造を有するが、ウェルおよびバリヤーは、例えば、約２ｎｍ、３ｎｍ程度になる。
【００２６】
基板１１に対するｐ−ｎ接合部位２４に量子構造を有する極度に浅いドーピング領域２５は、非平衡拡散工程のみにより形成されるわけではなく、例えば、インプランテーション工程によっても所望する浅いドーピング領域２５を形成させることができる。
【００２７】
前記したように、ドーピング領域２５が極度に浅く形成されるようにドーピング工程を制御すれば、ドーピング領域２５と基板１１との境界部分、すなわち、ｐ−ｎ接合部位２４に量子ウェル、量子点および量子線のうち少なくともいずれか一つからなる量子構造が形成されて量子拘束効果に基づく光電変換効果を奏する。
【００２８】
ここで、ｐ−ｎ接合部位２４には主に量子ウェルが形成され、量子点や量子線が形成されることもある。また、ｐ−ｎ接合部位２４には量子ウェル、量子点、量子線のうちいずれか２つ以上が複合された量子構造が形成されることもある。
このようにｐ−ｎ接合部位２４に量子構造を形成する極度に浅いドーピングは、前記制御膜の厚さおよび拡散工程条件を最適に制御することによって達成される。
【００２９】
拡散工程における適正な拡散温度および基板１１の表面の極小な欠陥のパターンにより変形されたポテンシャルによって拡散プロファイルの厚さは、例えば、１０−２０ｎｍの値を示す極めて浅い量子構造として形成される。ここで、基板１１の表面のポテンシャルは、初期制御膜の厚さおよび表面前処理によって変形され、工程の進行によって深化される。
【００３０】
拡散技術分野で公知であるように、シリコン酸化膜の厚さが適正厚さ（数千オングストローム）より厚いか、または低温であれば、空孔が主に拡散に影響を及ぼして拡散が深く起り、シリコン酸化膜の厚さが適正厚さより薄いか、または高温であればＳｉ自己間隙が主に拡散に影響を及ぼして拡散が深く起る。従って、シリコン酸化膜をＳｉ自己間隙および空孔が類似した割合で発生する適正厚さに形成すれば、Ｓｉ自己間隙と空孔とが相互結合されてドーパントの拡散を促進しなくなり、極度に浅いドーピングが可能になる。ここで、空孔および自己間隙と関連した物理的な性質は、拡散に関連した技術分野では公知のものであるのでさらなる詳細な説明を省略する。
【００３１】
前記したように、ドーピング領域２５を極度に浅く形成する工程により、ドーピング領域２５と基板１１とのｐ−ｎ接合部位２４には量子構造が形成される。この量子構造の量子拘束効果によって高い量子効率で光電変換効果、すなわち、電子と正孔対との生成結合および消滅結合を具現化でき、本発明の光素子１０の発光動作および受光動作が実現される。
【００３２】
例えば、ドーピング領域２５に発光動作のための電流が印加されれば、キャリヤ、すなわち、電子と正孔とはｐ−ｎ接合部位２４の量子構造に注入され、量子構造内のサブバンドエネルギーレベルを通じて再結合（消滅結合）される。このとき、キャリヤが結合される状態によって所定波長の電場発光（Electro Luminescence：ＥＬ）が発生し、発生する光量は印加された電流のサイズによって可変される。
【００３３】
また、ドーピング領域２５に外部から光が入射されれば、ｐ−ｎ接合部位２４から光子を吸収して電子と正孔対を生成し、電子と正孔とはそのｐ−ｎ接合部位２４に形成された量子構造内のサブバンドエネルギーレベルに各々励起される。従って、図２に示すように、出力端に負荷抵抗Ｒが連結されていれば、照射された光量に比例する信号Ｖoutが出力される。
【００３４】
このとき、ドーピング領域２５での発光および吸収波長は、基板１１の表面（実際には、ドーピング領域２５の表面）に形成される極小欠陥に起因した極小キャビティによって決まる。従って、製作工程によって極小キャビティのサイズを調節すれば、所望の吸収および発光波長帯域の光素子１０が得られる。
【００３５】
ここで、ＥＬの強度および吸収率は、基板１１の表面に形成される極小欠陥に起因した極小キャビティの共振波長がよく一致する場合に増幅される。
従って、製作工程によって極小キャビティのサイズを調節すれば、本発明の光素子１０が特定波長領域に対して発光動作および受光動作をすることができ、極小キャビティのサイズを多様にして白色光を発光および吸収することもできる。すなわち、極小キャビティのサイズを一定にすれば、光素子１０は、特定波長の光、例えば、赤色、緑色または青色光を出力および吸収する。また、極小キャビティのサイズが多様になれば、光素子１０は、多様な波長の光、すなわち、白色光を出力したり吸収したりする。
【００３６】
本発明の光素子１０で具現可能な波長範囲は、非常に狭い波長領域から広い波長領域（例えば、紫外線（ＵＶ）から赤外線（ＩＲ））までカバーされる。従って、本発明の光素子１０は、白色光を出力および吸収することも可能である。
ここで、極小キャビティは、ドーピング領域２５の表面に形成された微小欠陥により変形されたポテンシャルにより生じる。従って、変形されたポテンシャルを調節することによって量子ウェルの変形が可能であり、これにより極小キャビティが決まる。従って、極小キャビティを調節すれば、所望の特定波長領域、例えば、赤色、緑色または青色波長の光または白色光を発光させたり吸収させたりできる。
【００３７】
前記したような極度に浅くドーピングされたドーピング領域２５を有する光素子１０では、ドーピング領域２５のｐ−ｎ接合部位２４で電荷分布ポテンシャルの局部的な変化によって量子拘束効果が発生し、量子構造内にサブバンドエネルギーレベルが形成されているので、高い量子効率を有する。
【００３８】
一方、本発明の光素子１０は、発光素子部２０と受光素子部３０とが基板１１のドーピング領域２５の形成される同一面上に形成したプレーナ構造を有する。
本発明の光素子１０において、発光素子部２０は、ＧＴＯサイリスタ構造であることが望ましい。
ＧＴＯサイリスタとは、サイリスタの一種であって、ＧＴＯトランジスタともいい、陽極電流が流れていてもターンオフできるものである。なお、サイリスタとは、ｐｎｐｎ接合の４層構造の半導体素子を総称するものである。
【００３９】
具体的な実施形態として、発光素子部２０は、ドーピング領域２５から離隔されるように基板１１の一面にドーピング領域２５より深く基板１１に対して反対型、例えば、ｐ＋型にドーピング形成された第１半導体物質部２１と、基板１１の一面に第１半導体物質部２１と隣接されるように形成され、第１半導体物質部２１に対して反対型、例えば、ｎ＋型にドーピングされた第２半導体物質部２３とを含む。
【００４０】
前記第１および第２半導体物質部２１，２３は、基板１１の一面にドーピング領域２５に比べて深い位置までドーパントを注入して形成される。
例えば、ドーピング領域２５に比べて深い位置まで拡散を起こさせる一般的な拡散工程によって基板１１の一面上の第１半導体物質部２１を形成する位置に基板１１に対して反対型にドーピングさせるためのドーパントを注入して第１半導体物質部２１を形成する。
その後、第１半導体物質部２１の一部領域に第１半導体物質部２１を形成する時と同じ拡散工程によって第１半導体物質部２１に対して反対型にドーピングさせるためのドーパントを注入して第２半導体物質部２３を形成する。
【００４１】
代案として、第１および第２半導体物質部２１，２３は、ドーパントをインプランテーション方式によって注入する工程によって形成することも可能である。
ここで、第１半導体物質部２１は、エッチング工程によって基板１１に溝を形成し、この溝に基板１１に対して反対導電型、例えば、ｐ＋型の半導体物質を積層して形成されることもある。また、第２半導体物質部２３は、第１半導体物質部２１の一部領域をエッチングし、そのエッチングされた領域に、例えば、ｎ＋型の半導体物質を積層して形成されるか、または第１半導体物質部２１の一部領域に第１半導体物質部２１に対して反対型になるようにドーパントを注入して形成されることもある。
【００４２】
前記発光動作制御および発光電源入力のための電極構造は、ドーピング領域２５に電気的に連結して形成される第１電極２６と、第２半導体物質部２３に電気的に連結して形成される第２電極２７と、第１半導体物質部２１に電気的に連結して形成される第１ゲート電極２８と、を含む。
【００４３】
第１電極２６、第２電極２７、第１ゲート電極２８は、各々ドーピング領域２５、第２半導体物質部２３および第１半導体物質部２１上に形成され、付加的なスイッチング回路および外部回路４０を電気的に連結するために基板１１の一面上に適切にパターニングされている。
【００４４】
第１電極２６は、ドーピング領域２５の上に、金属材質の不透明電極により形成される。代案として、第１電極２６は、ＩＴＯのような透明電極物質を利用して、ドーピング領域２５の少なくとも一部を覆う構造で形成されることもある。
第２電極２７および第１ゲート電極２８は、金属材質の不透明電極で形成される。
【００４５】
図２に示すように、第１および第２電極２６，２７間には発光電源が選択的に入力されるための付加的なスイッチング回路を電気的に連結し、第１ゲート電極２８は、第１ゲートＧ１として使用され、発光動作制御のため第１ゲートＧ１に信号が入力されるようになっている。
【００４６】
図２に例示するように、発光動作に寄与するドーピング領域２５、基板１１、第１半導体物質部２１および第２半導体物質部２３が、ｐ＋＋、ｎ、ｐ＋、ｎ＋導電型になっていれば、本発明の光素子１０で発光動作に寄与する発光素子部２０は、ｐｎｐｎ接合の４層構造を有する。このとき、発光素子部２０のｐｎｐｎ接合の４層構造は、図３に示すように平面に配置された形態となる。すなわち、本発明の光素子１０において、発光素子部２０は、ＧＴＯサイリスタが平面に配置された構造を有する。図３は、図２に示した本発明に係る光素子１０の接合構造において、発光動作するように回路を作動した状態を示す図である。
【００４７】
前記したような構成を有する本発明の光素子１０の発光素子部２０では、発光電源Ｖ１が供給される状態で、第１ゲートＧ１をオンにすれば、発光動作が起り、第１ゲートＧ１をオフにすれば発光動作がオフになる。
このとき、ドーピング領域２５にコンタクトする第１電極２６はアノードになり、第１半導体物質部２１にコンタクトする第２電極２７はカソードになる。図４は、本発明の光素子１０の発光素子部２０に対する等価構造を示す図である。
【００４８】
ドーピング領域２５、基板１１および第２半導体物質部２３は、ｐｎｐトランジスタ構造をなし、基板１１、第２半導体物質部２３および第１半導体物質部２１は、ｎｐｎトランジスタ構造をなすので、本発明の光素子１０での発光素子部２０は、２段トランジスタを内蔵した構造となる。
【００４９】
このような２段トランジスタを内蔵した発光素子部２０は、第１ゲートＧ１を通じて印加された微小な電流を増幅させると同時に、逆方向電流は遮断し、第１ゲートＧ１を通じて印加される電流によってｐ−ｎ接合部位２４での発光量調節および発光をオン／オフすることができる。よって、前記した２段トランジスタを内蔵した本発明の光素子１０は、図５に示すように、電流増幅機能を奏するダイオードにスイッチが付加された構造の等価記号で表される。
【００５０】
ここで、基板１１がｐ型半導体であり、ドーピング領域２５、第１半導体物質部２１および第２半導体物質部２３の導電型がこれに対応するように前記した場合とは反対になる場合も可能であるが、このときには、第１電極２６はカソード、第２電極２７はアノードとなり、第１ゲート電極２８は、第１ゲートＧ１となる。
【００５１】
本発明の光素子１０において、受光素子部３０は、基板１１およびドーピング領域２５と共にＭＯＳ型トランジスタ構造であることが望ましい。
具体的な実施形態として、受光素子部３０は、ドーピング領域２５から離隔されるように基板１１の一面にドーピング領域２５より深く基板１１に対して反対型、例えば、ｐ＋型にドーピング形成された第３半導体物質部３１と、基板１１の一面上の第３半導体物質部３１およびドーピング領域２５の間に位置するように形成された酸化膜３３と、第３半導体物質部３１の上に形成された第３電極３５と、酸化膜３３の上に形成された第２ゲート電極３７とを含む。
【００５２】
第３半導体物質部３１は、発光素子部２０の第１および第２半導体物質部２１，２３における場合と同様に、基板１１の一面にドーピング領域２５より深くドーパントを注入して形成される。
例えば、ドーピング領域２５より深く拡散させる一般的な拡散工程によって基板１１の一面上の第３半導体物質部３１を形成する位置に基板１１に対して反対型にドーピングさせるためのドーパントを注入して第３半導体物質部３１を形成させる。
【００５３】
代案として、第３半導体物質部３１は、ドーパントをインプランテーションによって注入する工程によって形成されることもできる。
ここで、第３半導体物質部３１は、エッチング工程によって基板１１に溝が形成され、この溝に基板１１に対して反対導電型、例えば、ｐ＋型の半導体物質が積層されて、形成することもある。
【００５４】
酸化膜３３は、相互に離隔する第３半導体物質部３１およびドーピング領域２５の双方にかかるように基板１１の一面上に形成される。
第３電極３５は、第３半導体物質部３１に電気的に連結するように、不透明金属電極で形成される。また、第２ゲート電極３７は、酸化膜３３の上に、不透明金属電極で形成される。
第３電極３５および第２ゲート電極３７は、各々第３半導体物質部３１および酸化膜３３の上に形成され、付加的なスイッチング回路および外部回路４０を電気的に連結するために基板１１の一面上に適切にパターニングされている。
【００５５】
図２に示すように、第３電極３５および基板１１の間には受光動作をさせる逆バイアス電圧が入力する電源Ｖ２および／または負荷抵抗Ｒを選択的に電気的に連結させ、第２ゲート電極３７は、第２ゲートＧ２として使用され、受光動作制御のために第２ゲートＧ２へ信号が入力されるようになっている。
【００５６】
受光素子部３０は、実質的に金属酸化膜の半導体電界効果トランジスタ（以下、ＭＯＳＦＥＴ：Metal-Oxide Semiconductor Field Effect Transistor）構造を有する。ＭＯＳＦＥＴとは、ゲートが電流通路の形成される半導体層から薄い酸化シリコン（ＳｉＯ2）膜、すなわち、酸化膜３３によって隔離されている電界効果トランジスタである。
【００５７】
第２ゲートＧ２に加えられる電圧の有無によって第３半導体物質部３１とドーピング領域２５間の電流通路の開閉を制御できる。すなわち、本発明の光素子１０では、第３電極３５と接地された基板１１間に負荷抵抗Ｒが連結された状態で第２ゲートＧ２に加えられる電圧の有無によって選択的に受光動作が起る。
【００５８】
図６は、図２に示した本発明に係る光素子１０の接合構造において、受光動作するように回路を作動した状態を示す図である。
前記したような構成を有する本発明の光素子１０の受光素子部３０では、負荷抵抗Ｒが第３電極３５と基板１１間に電気的に連結された状態で、第２ゲートＧ２をオンにすれば、ドーピング領域２５に入射された光量に比例する信号が検出される受光動作が起り、第２ゲートＧ２をオフにすれば受光動作がオフになる。
【００５９】
一方、本発明の光素子１０は、発光電源Ｖ１を発光素子部２０に選択的に連結させ、受光のための逆バイアス電源Ｖ２および／または負荷抵抗Ｒを受光素子部３０に選択的に連結させる付加的なスイッチング回路を含む。前記スイッチング回路は、発光電源Ｖ１を発光素子部２０に選択的に連結させる第１スイッチＳＷ１と、受光のための逆バイアス電源Ｖ２および／または負荷抵抗Ｒを受光素子部３０に選択的に連結させる第２スイッチＳＷ２とを含む。
【００６０】
このとき、前記スイッチング回路は、第１スイッチＳＷ１がオンになれば第２スイッチＳＷ２はオフになり、第２スイッチＳＷ２がオンになれば第１スイッチＳＷ１はオフになるＣＭＯＳ（相補型ＭＯＳ：Complementary Metal-Oxide Semiconductor）論理で構成されたものが望ましい。ＣＭＯＳスイッチング論理回路は、一般に公知とされるものがシリコンウェーハに形成される。
【００６１】
従って、第１および第２スイッチＳＷ１，ＳＷ２は、基板１１に一体型に形成され、本発明の光素子１０の発光素子部２０および受光素子部３０と共に基板１１に一体型に形成されたものが望ましい。
【００６２】
一方、図２では、本発明の光素子１０が受光素子として動作する時、受光素子部３０に逆バイアス電圧を印加するための電源Ｖ２および負荷抵抗Ｒが直列に受光素子部３０に電気的に連結された例を示す。逆バイアス電圧を印加するための電源Ｖ２を備える場合には、受光感度をさらに高めることができる。なお、前記逆バイアス電圧を印加するための電源Ｖ２は省略されることもある。
【００６３】
一方、本発明の光素子１０は、付加的なスイッチング回路を省略し、発光電源Ｖ１が基本的に発光素子部２０と電気的に連結し、負荷抵抗Ｒが基本的に受光素子部２０と電気的に連結した構造を有することもある。この場合も、本発明の光素子１０は第１および第２ゲートＧ１，Ｇ２のオン／オフ制御により発光および受光が制御される。
【００６４】
一方、本発明の光素子１０は、ドーピング領域２５の周囲の基板１１の一面から所定深さに漏れ電流遮断のためのブロッキング領域３９をさらに備えることが望ましい。このブロッキング領域３９は、ドーピング領域２５の周囲にＯ2をインプランテーションする工程によって、基板１１の表面から所定深さで形成されることが望ましい。
【００６５】
前記したような構成を有する本発明の光素子１０の動作について説明する。本発明の光素子１０の動作は、図２に示す構成を例として、図３および図６を参照として説明する。
まず、図３に示すように、第１スイッチＳＷ１を閉じ、第１ゲートＧ１をオンにし、第２ゲートＧ２をオフにすれば、発光電源Ｖ１から発光素子部２０に駆動電流が印加されてドーピング領域２５のｐ−ｎ接合部位２４で電子と正孔との消滅結合によって発光動作が起る。すなわち、本発明の光素子１０は、発光電源Ｖ１を加え、第１ゲートＧ１をオン、第２ゲートＧ２をオフにすれば、発光電源Ｖ１により電圧が発光素子部２０に供給されて発光動作をする。
【００６６】
第１ゲート電極２８に電流を印加すれば、第１および第２電極２６，２７、すなわち、アノードおよびカソードの両端電圧が上昇する。第１ゲート電極２８に特定電流を印加すると、発光素子部２０に急に電流が流れるアノードおよびカソードの両端電圧が存在するが、このような両端電圧をブレークオーバー電圧という。
【００６７】
アノードおよびカソードの両端電圧がブレークオーバー電圧以上になるように第１ゲート電極２８に電流を印加すれば、アノードおよびカソードは、導通状態になって発光素子部２０が発光するのに充分な電流が供給される。従って、第１ゲート電極２８に微量の電流を印加することによっても、２段以上のトランジスタを内蔵した構造を有する本発明の光素子１０の発光素子部２０では、ｐ−ｎ接合部位２４で量子拘束効果による電子と正孔対との消滅結合によって発光を起こすことができる。
【００６８】
このとき、発光量は、第１ゲート電極２８に印加される第１ゲートＧ１電流によって変化するので、第１ゲートＧ１の電流を調節することによって発光量を調節することが可能であり、第１ゲートＧ１電流の印加の有無を調節することによって発光持続時間を制御できる。
ここで、付加的なスイッチング回路がＣＭＯＳ論理で構成された場合には、第１スイッチＳＷ１を閉じれば、第２スイッチＳＷ２は開くので、受光素子部３０に逆バイアス電圧を印加するための電源Ｖ２および／または負荷抵抗Ｒが受光素子部３０と電気的に連結されない。
【００６９】
図６に示すように、第２スイッチＳＷ２を閉じて光素子１０の受光素子部３０に逆電圧を加え、第２ゲートＧ２をオンにし、第１ゲートＧ１をオフにすれば、入力された外部光によって、ドーピング領域２５に対して反対型、例えば、ｎ型にドーピングされた基板１１で光が吸収されて光起電力が生成される。光吸収によって生成された電子は、ドーピング領域２５および負荷抵抗Ｒを通じて第２ゲートＧ２電圧のサイズによってグラウンドに流れ、正孔は、基板１１を通じてグラウンドに流れて、逆電圧がかかった閉回路が構成される。このとき、第２ゲートＧ２電圧のサイズによって増幅された信号Ｖoutが伝達される。
【００７０】
このとき、第２ゲートＧ２に印加する電圧のサイズによって出力信号Ｖoutの増幅度が変わり、第２ゲートＧ２に印加する電圧の有無によって受光動作を制御できる。
従って、前記したような本発明の光素子１０によれば、スイッチング回路の第１および第２スイッチＳＷ１，ＳＷ２を選択的にオン／オフにし、第１ゲートＧ１および第２ゲートＧ２信号を制御することによって発光および受光動作の制御、発光および受光持続時間を制御できる。
【００７１】
前記したような本発明の光素子１０は、発光素子部２０に２段トランジスタを内蔵していて電流を増幅させる機能を奏するので、第１ゲートＧ１に印加される微小の電流によりｐ−ｎ接合部位２４が量子拘束効果により発光する。
また、本発明の光素子１０は、受光素子部３０がＭＯＳ型トランジスタ構造になっているので、受光信号を増幅させて出力できる。このとき、受光時の感度は、第２ゲートＧ２電圧およびスイッチング電圧、すなわち、逆バイアス電圧の選択的な印加によって制御される。
【００７２】
前記したような本発明の光素子１０は、発光のための電流増幅および受光信号増幅が可能であるので、外部に増幅回路を装着する必要がなく、従来の化合物半導体を利用した発光素子とは異なり、別途に製造された増幅回路を外部に装着する必要がないので、外部電源線のリアクタンスやキャパシタンスの寄生効果を大きく減らし、高速スイッチングが可能である。
【００７３】
また、本発明の光素子１０は、発光スイッチングおよび受光スイッチング機能を内蔵しており、基板１１として、例えば、単結晶シリコンウェーハを使用できるので、発光電源Ｖ１や受光のための逆バイアス電源Ｖ２および／または負荷抵抗Ｒの選択的な連結をスイッチングするためのＣＭＯＳ論理型スイッチング回路が基板１１に一体型で構成される。
従って、本発明の光素子１０およびその光素子１０の発光動作および受光動作をスイッチングするための全てのスイッチング構造を一連の半導体製造工程を通じて製造できる。
従って、本発明の光素子１０をアレイに形成し、例えば、画像入出力装置に使用する時、画素単位に発光動作および／または受光動作を起らせるスイッチング回路を外部的に装着する必要がなく、画素単位に発光および受光持続時間を容易に制御できる。
【００７４】
また、前記したような本発明の光素子１０は、発光素子部２０および受光素子部３０が基板１１の一面に形成されたドーピング領域２５を共有し、ドーピング領域２５が形成された面にプレーナ構造に形成されるので、水平に発光および受光のためのスイッチング素子が形成された構造を有する。このような本発明の光素子１０は、発光スイッチング動作および受光スイッチング動作を電源スイッチングと同期させることによって受光、発光動作を最適に実現できる。
【００７５】
また、本発明の光素子１０は、受光および発光動作を選択的に実行するためのスイッチング構造が水平的にシリコンウェーハに形成される構造を有するので、製造し易く、またＣＭＯＳ論理回路スイッチングを能動的に構成し易い。
【００７６】
以上、前記したような本発明の光素子１０は、発光および受光スイッチング回路を内蔵しており、基板１１がシリコン系の半導体であるので、発光電源Ｖ１および受光のための逆バイアス電源Ｖ２および／または負荷抵抗Ｒを選択的に電気的に連結するための付加的なスイッチング回路を基板１１に一体型に形成することが可能である。従って、本発明の光素子１０を平面単位セルに集積して光素子パネルを構成する場合、発光および受光持続時間を単位セル単位に制御可能であり、増幅回路が内蔵されているので、高速スイッチングが可能であり、光素子パネルおよびこれを適用した装置の全体的なサイズを減らせる。従って、本発明の光素子１０を一次元または二次元アレイ状に配列した光素子パネルを小型化または薄型化が要求される光信号入出力装置に適用できる。
【００７７】
このとき、本発明の光素子１０を一次元または二次元アレイ状に配列した光素子パネルを利用して同一セルを通じて光信号を入力および出力できる光信号入出力装置を構成する場合、電極構造は、各光素子１０での光信号の選択的入力および出力動作が可能になるようにパターニングされる。
【００７８】
以下では、本発明の光素子をアレイ状に構成した光信号入出力装置の具体的な実施形態として、画素を単位として画像が入出力される画像入出力装置について説明する。
図７は、本発明の光素子を利用した画像入出力装置の第１実施形態を概略的に示す図面である。
図７に示すように、本発明の第１実施形態による画像入出力装置は、ｎ型またはｐ型のシリコン系半導体の基板１１に発光および受光動作が両方可能であり、発光および受光動作の転換が可能な光素子１２５が二次元的にアレイ状に配列されてなる光素子パネル１２０を備える。
光素子１２５としては、前記したような本発明の光素子１０が適用される。
光素子１２５は、発光動作および受光動作が両方可能であり、容易に発光動作および受光動作の転換がはかれるので、画素の入出力は同一の光素子１２５を通じて行える。
【００７９】
従って、光素子パネル１２０により、被写体を撮影した画像において、撮影した画像と表示される画像とは、これら画像を構成する画素が一対一に対応した画像の入出力が可能となる。
また、光素子１２５は、発光および受光持続時間が制御でき、微小の電流で発光を駆動させたり、または受光信号を増幅して出力したりすることが可能である。従って、光素子パネル１２０は、所望した通りに画像の入出力を制御でき、低電力型画像の入出力装置が実現される。
ここで、光素子１２５が、半導体の製造工程により、超小型のアレイ状に形成されることにより、光素子パネル１２０はｎ型またはｐ型のシリコン系半導体の単一基板１１に一連の半導体製造工程を通じて製造される。
【００８０】
一方、光素子１２５が二次元的にアレイ状に配置してなる光素子パネル１２０の電極構造は、各画素別に画像の選択的な入力および出力動作が可能になるように基板１１にパターニングされている。
本発明による画像入出力装置において、光素子パネル１２０は、図７に示すように、各画素Ｐ当り一つの光素子１２５が対応するように形成される。
このとき、光素子パネル１２０の各画素をなす光素子１２５各々は、単一波長の光または白色光を出力および／または検出するようになっていることが望ましい。
光素子１２５が単一波長の光または白色光を出力したり検出したりするように設けられた場合、本発明による画像入出力装置は、単色画像を表示し、かつ被写体を撮影した電気的な単色の画像信号が生成される。
【００８１】
一方、図８に示すように、本発明の第２実施形態に係る画像入出力装置によれば、光素子パネル１２０をなす光素子１２５の各々は白色光を出力および検出するように設けられ、光素子パネル１２０の前面（光の入力および出力側）にフルカラー画像を具現するためのカラーフィルタ１３０が備えられている。これにより、画像入出力装置は、フルカラー画像を表示し、被写体のカラーをそのままに撮影した電気的なフルカラーの画像信号を生成することが可能である。
【００８２】
このとき、カラーフィルタ１３０は、例えば、図９に示すように、各画素Ｐに赤色光（Ｒ）、緑色光（Ｇ）、青色光（Ｂ）の要素が全て対応するように形成される。
このカラーフィルタ１３０のＲ、Ｇ、Ｂ要素の配置形状は、後述する他の実施形態の光素子パネルでの光素子の２次元配列に似ている。ここで、カラーフィルタ１３０のＲ、Ｇ、Ｂのカラーを具現するための配置は多様に変形することができる。
【００８３】
このように、光素子パネル１２０の前面にカラーフィルタ１３０を備えた本発明による画像入出力装置は、カラー画像を入力および出力することができる。すなわち、被写体を撮影して電気的なカラー画像信号に変えることができ、電気的なカラー画像信号によってフルカラーの画像を表示できる。
【００８４】
図１０は、本発明の第３実施形態による画像入出力装置を概略的に示す図面である。
図１０に示すように、本発明の第３実施形態による画像入出力装置において、光素子パネル１４０は、各画素Ｐに３つまたはそれ以上の光素子が対応するように形成される。図１０では、前記光素子パネル１４０が各画素Ｐに３つの光素子１４５Ｒ，１４５Ｇ，１４５Ｂが対応するように形成された場合を例示する図面である。
【００８５】
このとき、各画素Ｐが構成される３つの光素子１４５Ｒ，１４５Ｇ，１４５Ｂは、各々、例えば、Ｒ、Ｇ、Ｂを出力し、各カラー光を検出して電気的なカラー画像信号に変換する本発明の光素子１０を備える。
このように、各画素Ｐの、例えば、Ｒ、Ｇ、Ｂを各々出力および検出するように形成された３つの特定色光用の光素子１４５Ｒ，１４５Ｇ，１４５Ｂが位置する場所に光素子パネルを構成する場合は、カラーフィルタを設けることなしにＲ、Ｇ、Ｂフルカラーが実現される。このとき、特定色光用の光素子１４５Ｒ，１４５Ｇ，１４５Ｂは、発光および検出波長を異にするために、例えば、極小キャビティ長にのみ差が設けられている。
【００８６】
図１０に示す光素子パネル１４０によれば、別個にカラーフィルタを設ける必要なしにカラー画像を具現できる。
ここで、さらに鮮明なカラー画像を具現するために図８および図９に示すようなカラーフィルタ１３０を前記光素子パネル１４０の前面にさらに備えることも可能である。
ここで、光素子パネル１４０の各画素Ｐに対応する３つの波長の光を出力および検出できる３つ以上の光素子のカラー配置および／またはカラーフィルタのＲ、Ｇ、Ｂ要素の配置は多様に変形することができる。
【００８７】
以上、前記したように単色またはカラー画像を入力および出力できる本発明による画像入出力装置は、画素単位に選択的な画像入力および画像出力が可能であるので、例えば、コンピュータ用モニタ、ＴＶ、携帯端末機のような双方向画像通信を必要とする機器の画像入出力装置として使用される。
このとき、前記したような本発明による画像入出力装置は、単一パネル内で画像の入力および出力がなされるので、このような本発明による画像入出力装置を利用すれば、画像通信時に別途のカメラが不要となる利点がある。
【００８８】
ここで、前記携帯端末機は、携帯電話、個人情報端末機（ＰＤＡ）など多様な種類の携帯可能な通信用機器に適用できる。
また、本発明による画像入出力装置を用いれば、単一のパネル内で画像の入力および出力がなされるので、作業者の正面の姿を撮影して伝送することによって臨場感のある画像通信が可能である。
【００８９】
以上では、本発明による光信号入出力装置の実施形態として、画像入出力装置が単一基板に光素子が二次元アレイ状に配列形成されてなる単一の光素子パネルを備えることとして説明および図示したが、本発明はこれに限定されることはない。すなわち、本発明による画像入出力装置は、光素子パネルを複数個以上組み合わせてさらに大画面に構成されることもある。
【００９０】
図１１は、前記したような本発明による画像入出力装置がデジタルＴＶに使われる実施形態を示す図面である。
図１１に示すように、本発明による画像入出力装置は、光無線リモコン１５５を利用して、画面１５１内に情報が入力されたり、またはメニューが選択可能に選択されたりする機能が設けられたデジタルＴＶ １５０に用いられる。光無線リモコン１５５は、光ポインターのように特定な範囲内にのみ光が照射されるように設計されている。光無線リモコン１５５から画面１５１内の特定領域、例えば、所定メニュー１５３に情報光信号が照射されれば、その特定領域に位置した受光素子としての機能する光素子は、この光信号を受信し、この受信された光信号によって、例えば、デジタルＴＶ １５１のチャンネルを変えたり、またはインターネット作業を行ったりする。
【００９１】
前記したような画像入出力装置に適用される光素子パネルを形成するに当って、層間配線および電源供給線は、従来のメモリ工程でのビットラインおよびワードライン工程のように各画素構造に連結される。このような、光素子パネルは、画素を単位に制御することが可能な受発光光集積回路であって、受光および発光持続時間の制御が容易であり、一つの画素単位で受光と発光とを同時に行うことができる。
【産業上の利用可能性】
【００９２】
本発明の光素子およびこれを適用した光信号入出力装置は画像入出力装置に利用されるが、それ以外にも、本発明による光信号入出力装置は、双方向光情報伝達が要求される多様な分野、例えば、光インターコネクションに適用される。
【図面の簡単な説明】
【００９３】
【図１】一般的なコンピュータシステムを概略的に示す図面である。
【図２】本発明の光素子およびその外部駆動回路を示す図面である。
【図３】図２に示す本発明に係る光素子の接合構造において、発光動作するように回路を作動した状態を示す図である。
【図４】図２に示す発光素子部の等価構造を示す図面である。
【図５】図２の２段トランジスタを内蔵した発光素子部に対する等価記号を示す図面である。
【図６】図２に示す本発明に係る光素子の接合構造において、受光動作するように回路を作動した状態を示す図である。
【図７】本発明の第１実施形態による画像入出力装置を概略的に示す図面である。
【図８】本発明の第２実施形態による画像入出力装置を概略的に示す分離斜視図である。
【図９】図８に示すカラーフィルタの構造を概略的に示す平面図である。
【図１０】本発明の第３実施形態による画像入出力装置を概略的に示す図面である。
【図１１】本発明による画像入出力装置がデジタルＴＶに使われる実施形態を示す図面である。
【符号の説明】
【００９４】
１０      光素子
１１      基板
２０      発光素子部
２１      第１半導体物質部
２３      第２半導体物質部
２４      ｐ−ｎ接合部位
２５      ドーピング領域
２６      第１電極
２７      第２電極
２８      第１ゲート電極
３０      受光素子部
３１      第３半導体物質部
３３      酸化膜
３５      第３電極
３７      第２ゲート電極
３９      ブロッキング領域
４０      外部回路
Ｖ１      発光電源
Ｖ２      逆バイアス電源
Ｒ        負荷抵抗
Ｇ１      第１ゲート
Ｇ２      第２ゲート
ＳＷ１    第１スイッチ
ＳＷ２    第２スイッチ
【図１】
2004260184.tif 000003
【図２】
2004260184.tif 000004
【図３】
2004260184.tif 000005
【図４】
2004260184.tif 000006
【図５】
2004260184.tif 000007
【図６】
2004260184.tif 000008
【図７】
2004260184.tif 000009
【図８】
2004260184.tif 000010
【図９】
2004260184.tif 000011
【図１０】
2004260184.tif 000012
【図１１】
2004260184.tif 000013