(57)【要約】【課題】設計段階において、短時間で、プロセスにおける加工結果を評価可能とする。【解決手段】ＬＳＩチップの配線設計データ配線設計データが表す、回路機能ブロックの階層構造にしたがって、回路機能ブロック内に含まれる配線または配線層間膜の二次元形状情報を、ホトマスクに対応付けられたレイヤー別に前記配線設計データから取得し（１０１）、プロセスフローに含まれるプロセスにおける処理対象となる配線等の二次元形状に関連するレイヤーをプロセスに対応付け（１０２）、プロセスにおける、配線等の寸法変動量の設定を受け付け（１０３）、二次元形状情報と、プロセスについて定められた膜厚等を寸法変動量に基づき修正し、当該修正後の情報に基づき、配線等の三次元形状を表す三次元形状情報を算出する（１０４）。三次元形状情報が表す三次元形状の特徴量を、寸法変動量に対応付けて出力する（１０５）。【選択図】図２
2004327810.tif 000002
【特許請求の範囲】
【請求項１】
プロセスフローにしたがって製造されるＬＳＩチップの配線設計データに基づき、前記ＬＳＩチップに含まれた各回路機能ブロックの形状を分析する情報処理装置であって、
前記配線設計データが表す、前記回路機能ブロックの階層構造にしたがって、前記回路機能ブロック内に含まれる配線または配線層間膜の二次元形状情報を、ホトマスクに対応付けられたレイヤー別に前記配線設計データから取得する配線形状取得手段と、
前記プロセスフローに含まれるプロセスにおける処理対象となる配線または配線層間膜の二次元形状に関連するレイヤーを、前記プロセスに対応付ける対応付け手段と、
前記プロセスにおける、前記配線または前記配線層間膜の寸法変動量の設定を受け付ける変動量設定手段と、
前記配線形状取得手段が取得した二次元形状情報と、前記プロセスについて定められた膜厚または彫り込み量を前記寸法変動量に基づき修正し、当該修正後の情報に基づき、前記配線または前記配線層間膜の三次元形状を表す三次元形状情報を算出する三次元化手段と、
前記三次元形状情報が表す三次元形状の特徴量を、前記寸法変動量に対応付けて出力する手段と、
を有することを特徴とする情報処理装置。
【請求項２】
請求項１記載の情報処理装置であって、
前記三次元化手段は、
前記修正後の二次元形状情報が表す二次元形状に対して、前記修正後の膜厚または修正後の彫り込み量に相当する間隔だけ離れた位置の、当該二次元形状に対応する形状を表す情報に基づき、前記三次元形状情報を算出することを特徴とする情報処理装置。
【請求項３】
プロセスフローにしたがって製造される加工物の設計データに基づき、前記ＬＳＩチップに含まれ各回路機能ブロックの形状を情報処理装置で分析する形状分析方法であって、
前記情報処理装置は、
入力受け付け手段と、
演算手段と、
を有し、
当該形状分析方法は、
前記演算手段が、前記配線設計データの表す、前記回路機能ブロックの階層構造にしたがって、前記回路機能ブロック内に含まれる配線または配線層間膜の二次元形状情報を、ホトマスクに対応付けられたレイヤー別に前記配線設計データから取得する処理と、
前記演算手段が、前記プロセスフローに含まれるプロセスにおける処理対象となる配線または配線層間膜の二次元形状に関連するレイヤーを、前記プロセスに対応付ける処理と、
前記入力手段が、前記プロセスにおける、前記配線または前記配線層間膜の寸法変動量の設定を受け付ける処理と、
前記演算手段が、前記二次元形状情報と、前記プロセスについて定められた膜厚または彫り込み量を前記寸法変動量に基づき修正し、当該修正後の情報に基づき、前記配線または前記配線層間膜の三次元形状を表す三次元形状情報を算出し、前記三次元形状情報が表す三次元形状の特徴量を、前記寸法変動量に対応付けて出力する処理と、
を有することを特徴とする形状分析方法。
【請求項４】
請求項１記載の形状分析方法であって、
前記演算手段は、
前記修正後の二次元形状情報が表す二次元形状に対して、前記修正後の膜厚または修正後の彫り込み量に相当する間隔だけ離れた位置の、当該二次元形状に対応する形状を表す情報に基づき、前記三次元形状情報を算出することを特徴とする形状分析方法。
【請求項５】
情報処理システムで算出された製造パラメータを用いて製造装置を制御して、ＬＳＩチップを製造する、ＬＳＩチップの製造方法であって、
前記情報処理システムは、
入力受け付け手段と、
演算手段と、
を有し、
当該製造方法は、
ＬＳＩチップの配線設計データにおける、第一プロセスの対象となる第一プロセス前形状の形成に関連するレイヤーの指定を、前記入力受け付け手段が受け付ける処理と、
前記演算手段が、前記ＬＳＩチップ内の回路機能ブロックの階層構造にしたがって、前記ＬＳＩチップ内の回路機能ブロックに含まれる配線または配線層間膜の二次元形状情報を、前記指定されたレイヤーについて取得する処理と、
前記第一プロセスの前の第二プロセスにおける、前記配線または前記配線層間膜の寸法変動量の設定を前記入力受け付け手段が受け付け、前記演算手段が、前記二次元形状情報と、前記第二プロセスについて定められた膜厚または彫り込み量を前記寸法変動量に基づき修正し、当該修正後の情報に基づき、前記第一プロセス前の配線または配線層間膜の三次元形状を表す三次元形状情報を算出する処理と、
前記演算手段が、前記三次元形状情報から、前記第一プロセス後の配線または配線層間膜の三次元形状を表す三次元形状情報をシミュレーションし、当該シミュレーション結果に基づき、前記製造パラメータを算出するためのプロセス制御モデルを生成し、当該プロセス制御モデルと着工前形状の測定寸法と目標形状の寸法と前記製造装置の状態値とに基づき前記製造パラメータを算出する処理と、
前記製造パラメータを用いて前記ＬＳＩチップの製造に着工し、前記演算手段が、着工後の形状の測定寸法と目標形状の寸法との差分に基づき、前記プロセス制御モデルを更新する着工処理と、
前記演算手段が、前記更新後のプロセス制御モデルと、着工後の形状の寸法計測値と目標形状の寸法との差異と、前記製造パラメータに相関する値とに基づき、前記製造パラメータを更新する更新処理と、
前記着工処理と前記更新処理とを繰り返す処理と、
を含むことを特徴とする、ＬＳＩチップの製造方法。
【請求項６】
配線設計データを利用する、加工物の製造方法であって、
ホストコンピュータと端末とがネットワークで接続され、
当該製造方法は、
ＬＳＩチップの配線設計データにおける、第一プロセスの対象となる第一プロセス前形状の形成に関連するレイヤーの指定を、前記端末が受け付ける処理と、
前記ホストコンピュータが、前記ＬＳＩチップ内の回路機能ブロックの階層構造にしたがって、前記ＬＳＩチップ内の回路機能ブロックに含まれる配線または配線層間膜の二次元形状情報を、前記端末において指定されたレイヤーについて取得する処理と、
エンジニアから、前記端末が、前記第一プロセスの前の第二プロセスにおける、前記配線または前記配線層間膜の寸法変動量の設定を受け付ける処理と、
前記ホストコンピュータが、前記二次元形状情報と、前記第二プロセスについて定められた膜厚または彫り込み量とを、前記端末で設定された寸法変動量に基づき修正し、当該修正後の情報に基づき、前記第一プロセス前の配線または配線層間膜の三次元形状を表す三次元形状情報を算出する処理と、
前記ホストコンピュータが、前記三次元形状情報から、前記第一プロセス後の配線または配線層間膜の三次元形状を表す三次元形状情報をシミュレーションする処理と、
エンジニアが、前記端末において、前記ホストコンピュータのシミュレーション結果を確認し、当該シミュレーション結果に基づき、前記製造パラメータを算出するためのプロセス制御モデルを決定し、前記端末が、当該プロセス制御モデルと着工前形状の測定寸法と目標形状の寸法と前記製造装置の状態値とに基づき前記製造パラメータを算出する処理と、
前記製造パラメータを用いて前記ＬＳＩチップの製造に着工し、前記端末が、着工後の形状の測定寸法と目標形状の寸法との差分に基づき、前記プロセス制御モデルを更新する着工処理と、
前記端末が、前記更新後のプロセス制御モデルと、着工後の形状の寸法計測値と目標形状の寸法との差異と、前記製造パラメータに相関する値とに基づき、前記製造パラメータを更新する更新処理と、
前記着工処理と前記更新処理とを繰り返す処理と、
を含むことを特徴とする、加工物の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜製品のＣＡＤデータ及び薄膜製品のプロセスデータに基づき、製造開始前に薄膜製品の表面形状を推定する技術に関する。
【０００２】
【従来の技術】
従来、着工前にプロセスフローを決定することができるシステムとして、特許文献１記載の生産システムが知られている。この生産システムにおいては、プロセスフローの初期条件とマスク情報（設計図（パターン）の長さ等）とレシピ（装置の処理シーケンス情報）とを入力として各種シミュレーション（プロセスシミュレーション、形状シミュレーション、デバイスシミュレーション、回路シミュレーション、レイアウトシミュレーション）を実行し、それら各シミュレーション結果をプロセスフロー生成部にフィードバックすることによって最良のプロセスフロー情報を得ている。さらに、この生産システムにおいては、実際の着工結果に基づきシミュレーションの計算手順及び条件の修正が行われ、プロセスフロー情報の最適化が行われる。
【特許文献１】
特開平６−２６０３８０号公報
【０００３】
【発明が解決しようとする課題】
ところが、上記従来の半導体生産システムでは、シミュレーション結果によって理想的なレシピが設定されるだけであり、１回１回のプロセスのバラツキまたは着工の繰返しによるプロセス変動の評価がなされない。このため、プロセスの精度を判定することができない。また、着工結果に基づきシミュレーション条件を修正することによってプロセスフロー情報またはレシピを最適化しているが、着工サイクルよりもシミュレーション時間の方が長い場合には、プロセスへのフィードバックが困難である。このため、Ｒｕｎ−ｔｏ−Ｒｕｎの各製品ロットの着工に利用することが困難である。
【０００４】
そこで、本発明は、設計段階において、短時間で、プロセスにおける加工結果を評価可能とすることを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、
プロセスフローにしたがって製造されるＬＳＩチップの配線設計データに基づき、前記ＬＳＩチップに含まれ各回路機能ブロックの形状を分析する情報処理装置であって、
前記配線設計データが表す、前記回路機能ブロックの階層構造にしたがって、前記回路機能ブロック内に含まれる配線または配線層間膜の二次元形状情報を、ホトマスクに対応付けられたレイヤー別に前記配線設計データから取得する配線形状取得手段と、
前記プロセスフローに含まれるプロセスにおける処理対象となる配線または配線層間膜の二次元形状に関連するレイヤーを、前記プロセスに対応付ける対応付け手段と、
前記プロセスにおける、前記配線または前記配線層間膜の寸法変動量の設定を受け付ける変動量設定手段と、
前記配線形状取得手段が取得した二次元形状情報と、前記プロセスについて定められた膜厚または彫り込み量を前記寸法変動量に基づき修正し、当該修正後の情報に基づき、前記配線または前記配線層間膜の三次元形状を表す三次元形状情報を算出する三次元化手段と、
前記三次元形状情報が表す三次元形状の特徴量を、前記寸法変動量に対応付けて出力する手段と、
を有することを特徴とする情報処理装置を提供する。
【０００６】
【発明の実施の形態】
以下、添付の図面を参照しながら、本発明に係る実施の形態について説明する。
【０００７】
まず、本実施の形態に係るシステムの構成について説明する。なお、ここでは、ＬＳＩチップを製造対象製品とする場合を例に挙げる。
【０００８】
図２に示すように、本実施の形態に係るシステムには、製品の製造設備及び検査設備を制御する生産システム２５１、生産システム２５１で用いられる製造パラメータを決定するユーザを支援する製造パラメータ決定システム２０５、これらのシステム２０５，２５１を相互に接続するネットワーク、が含まれている。
【０００９】
生産システム２５１には、製造ライン上または製造ショップ内の各種製造設備を制御する製造設備コントローラ２４１、各種検査設備を制御する検査設備コントローラ２４２、製造パラメータ決定システム２０５からの製造パラメータに基づき各コントローラ２４１，２４２に着工を指示する設備群制御システム２１２、作業者からの入力に応じて各コントローラ２４１，２４２に着工を指示する着工指示システム２１１、製造設備および検査設備の処理内容を集計するデータ集計システム２１３、これら各システム２１１〜２１３，２４１，２４２を相互に接続するネットワーク、が含まれている。データ集計システム２１３は、データベース（処理実績データベース２３１、検査結果データベース２３２、機器管理データベース２３４）が格納された記憶装置を有している。そして、各設備の処理実績データ、検査結果データ（ウェハの所定部位の計測寸法等）及び機器管理データ（設備及び備品の使用履歴等）を、それぞれの情報に対応するデータベース２３１〜２３３に蓄積する。
【００１０】
なお、ここでは、設備群制御システム３０６がネットワークを介して各コントローラ２４１，２４２に接続されている場合の構成を示したが、設備群制御システム３０６がネットワークを介して各コントローラ２４１，２４２に接続されていない場合には、作業者が、レシピを参照しながら、各コントローラ２４１，２４２に着工を指示する旨の指示を着工指示システム２１１に与えるようにすればよい。
【００１１】
一方、製造パラメータ決定システム２０５には、設計者が配線設計データ（例えばＧＤＳＩＩファイル形式で格納されるマスクデータ）の作成に使用する配線ＣＡＤシステム２０１、配線ＣＡＤシステム２０１で作成された配線設計データが格納される配線設計データベース２２１、ＬＳＩの表面形状を分析評価するＬＳＩ表面形状分析システム２０２、ＬＳＩ表面形状分析システム２０２から与えられるシミュレーション条件（プロセス前形状）に基づきプロセス後形状をシミュレートするプロセスシミュレータ２０３、ＬＳＩ表面形状分析システム２０２が指定したプロセスパラメータに基づきプロセス制御モデル２２３の設定を行うプロセス制御モデル設定システム２０４、プロセス制御モデル設定システム２０４に設定されたプロセス制御モデル２２３に基づき製造パラメータを算出するプロセス条件算出システム２０５、を有している。なお、プロセスシミュレータ２０３の出力がプロセス条件である場合には、プロセス条件算出システム２０５は、プロセスシミュレータ２０３の出力に基づき製造パラメータを算出する。
【００１２】
ＬＳＩ表面形状分析システム２０２は、図３にように、各種データが格納される情報記憶部３２２６、ＬＳＩチップの表面形状の分析評価処理を実行する演算処理部３２２７、を有している。
【００１３】
情報記憶部３２２６には、演算処理部３２２７が実行する分析評価処理において生成される各種データが格納される５種類のデータベース３２２１〜３２２５が格納されている。具体的には、回路機能ブロックツリーデータベース３２２１、レイヤー−プロセス対応付け情報データベース３２２２、二次元配線形状データベース３２２３、プロセスフロー／プロセスモジュール（寸法情報）データベース３２２４、三次元配線形状データベース３２２５が格納されている。
【００１４】
一方、演算処理部３２２７には、以下の機能構成部３２０１〜３２０８が含まれている。
【００１５】
回路機能ブロックツリー構造取得機能部３２０１は、配線設計データベース２２１の配線設計データから、回路機能ブロックの階層構造を配線設計データから抽出し、その抽出結果を表す情報（回路機能ブロック階層構造情報）を回路機能ブロックツリーデータベース３２２１に格納する。
【００１６】
レイヤー−プロセス（プロセスモジュール）対応付け機能部３２０３は、配線設計データのホトマスクに対応する各レイヤーにプロセスまたは連続的な複数プロセス（プロセスモジュール）を割り当て、その割り当て結果を表す情報（レイヤー−プロセス対応付け情報）を、レイヤー−プロセス対応付け情報データベース３２２２に格納する。
【００１７】
回路機能ブロック別配線形状取得機能３２０２は、回路機能ブロックツリーデータベース３２２１の回路機能ブロック階層構造情報から、分析対象とする回路機能ブロックを抽出または指定し、分析対象とするプロセスを指定する。そして、レイヤー−プロセス対応付け情報から、対象とする配線層のレイヤーを取得する。さらに、対象とする回路機能ブロック内の指定レイヤーの配線形状を配線設計データから抽出し、その抽出結果（マスクデータの一部である配線形状情報）を二次元配線形状データベース３２２３に格納する。
【００１８】
プロセス／プロセスモジュール寸法設定機能部３２０４は、プロセス仕様として定義される寸法値（配線厚、膜厚等）を設定し、その設定データをプロセスフロー仕様情報としてプロセスフロー／プロセスモジュール（寸法情報）データベース３２２４に格納する。
【００１９】
寸法変動量設定機能部３２０５は、プロセスフロー上の各プロセスまたはプロセスモジュールの寸法変動量の設定を受け付け、その寸法変動量情報をプロセスフロー／プロセスモジュール（寸法情報）データベース３２２４に格納する。
【００２０】
配線形状三次元化機能部３２０６は、分析対象とする回路機能ブロックの配線形状（指定プロセスに対するマスクデータの一部）を二次元配線形状データベース３２２３から取得するとともに、指定プロセスの寸法及びその変動量情報をプロセスフロー／プロセスモジュール（寸法情報）データベース３２２４から取得し、二次元配線形状及び高さ方向の寸法情報に基づき配線または配線層間膜の三次元形状情報を生成する。そして、その三次元形状情報を三次元配線形状データベース３２２５に格納する。なお、三次元化情報は、寸法変動量に基づき複数生成される。
【００２１】
ＬＳＩ表面形状分析・評価機能部３２０７は、三次元配線形状データベース３２２５の三次元形状情報及びプロセスフロー／プロセスモジュール（寸法情報）データベース２２２のプロセスフロー情報に基づき形状特徴量（膜厚、段差、段差の粗密、段差が占める面積・体積等）を算出し、その形状特徴量の変動を評価する。または、シミュレーション条件（プロセス前形状）をプロセスシミュレータ２０３に渡し、プロセスシミュレータ２０３のシミュレーション結果に基づき形状特徴量の変動を評価する。
【００２２】
プロセスパラメータ算出機能部３２０８は、ＬＳＩ表面形状分析・評価機能部３２０７が算出した形状特徴量またはプロセスシミュレータ２０３のシミュレーション結果に基づき、製造パラメータを決定するためのパラメータ（例えば、配線の段差の影響を受けるＣＭＰ及びエッチのレート等）を算出する。なお、このとき算出されたプロセスパラメータは、プロセス制御モデル３１２２の設定のために、プロセス制御モデル設定システム２０４に渡される。
【００２３】
つぎに、図１により、このようなシステムにおいて実行されるＬＳＩチップ上形状分析処理について説明する。
【００２４】
まず、回路機能ブロックツリー構造取得機能部３２０１は、配線設計データベース２２１の配線設計データを読み出し、その配線設計データに基づき、ＬＳＩチップの回路機能ブロック及びセルの階層構造を表す回路機能ブロック階層構造情報を生成する。そして、その回路機能ブロック階層構造情報を回路機能ブロックツリーデータベース３２２１に格納する（Ｓ１０１）。ここで、回路機能ブロック階層構造情報の生成は、具体的には、以下のように行われる。
【００２５】
配線設計データは、図４に示すように、チップ全域のレイアウト情報をトップ４１１とする階層的なデータ構造を有している。具体的には、第１階層４１０のデータとして、チップ全領域内のレイアウト情報が含まれ、第２階層４２０のデータとして、チップ全領域を構成する各回路機能ブロック４２１〜４２４内のレイアウト情報が含まれるというように、最終的に、最小単位である素子要素を表すセル内のパターン情報になるまで展開された階層化構造を有している。但し、回路機能ブロック内には、セルと回路機能ブロックとが混在することもある。
【００２６】
配線設計データ全体の配線データ量（配線数）が膨大であるため、すべての配線形状を一度に三次元化することは困難である。そこで、ここでは、分析対象となる回路機能ブロックの選定を行う。例えば、回路機能ブロック内の配線数が所定数以下の範囲で、最大階層となる回路機能ブロックを検索することによって、分析対象となる回路機能ブロックを選定する。または、所定の面積の領域（１ｍｍ区画以内等）内に収まる回路機能ブロックを検索するようにしてもよい。
【００２７】
そして、回路機能ブロック別配線形状取得機能部３２０２は、分析対象として選定した回路機能ブロック内の配線形状情報を取得する。ここで、分析対象として選定した回路機能ブロックにさらに回路機能ブロックが含まれているときには、分析対象として選定した回路機能ブロックから派生する各枝の最下位階層のセル（図４参照）から配線形状情報を取得する。なお、プロセスとレイヤーとの対応付けにより配線形状を抽出するため、配線形状は、レイヤー別に取得される必要がある。
【００２８】
つぎに、レイヤー−プロセス（プロセスモジュール）対応付け機能部３２０３は、ＬＳＩ表面の配線形状または配線層間膜の形状と関連する配線設計データのレイヤーに、その配線または配線層間膜を形成するプロセスまたはプロセスモジュールを割り当てて、その割り当て結果を表するレイヤー−プロセス対応付け情報を、レイヤー−プロセス対応付け情報データベース３２２２に格納する。または、ＬＳＩ表面の配線形状または配線層間膜の形状と関連する配線設計データのレイヤーに、その形状の影響を受けるプロセスまたはプロセスモジュールを割り当てて、その割り当て結果を表するレイヤー−プロセス対応付け情報を、レイヤー−プロセス対応付け情報データベース３２２２に格納する（Ｓ１０２）。具体的には、以下の通りである。
【００２９】
図５（ｂ）に示す配線５１１〜５１２は、図５（ａ）に示す各レイヤーのホトマスクを用いてつぎの手順で形成される。
【００３０】
Ｍ１配線５１１の下地となる膜上にＡｌをスパッタし、これにより形成されたＡＬ膜上に、Ｍ１マスク５０１を用いたホトリソグラフィーによりレジストパターンを形成する。さらに、メタルエッチ処理を行うことによってＭ１配線５１１が形成される。
【００３１】
Ｍ１配線の形成後、酸化膜ＣＶＤにより配線層間膜を堆積させ、その配線層間膜をＣＭＰ（化学的機械的研磨）により平坦化する。そして、その配線層間膜上に、Ｖ１マスク５０２を用いたホトリソグラフィーによりレジストパターンを形成し、酸化膜エッチ処理を行うことによりビアホールを形成する。さらに、Ａｌスパッタによってビアホール内にＡｌを埋め込み、そのＡｌをエッチバックすることによってＶ１プラグ５１２が形成される。
【００３２】
Ｖ１プラグの形成後、Ａｌをスパッタし、これにより形成されたＡＬ膜上に、Ｍ２マスク５０３を用いたホトリソグラフィーによってレジストパターンを形成する。さらに、メタルエッチ処理を行うことによって、Ｍ２配線５１３が形成される。
【００３３】
以上より、Ｍ１マスク５０１のレイヤーは、Ａｌスパッタ、ホトリソグラフィー及びメタルエッチと関係し、Ｖ１マスク５０２のレイヤーは、酸化膜ＣＶＤ、ＣＭＰ、ホトリソグラフィー、酸化膜エッチ、Ａｌスパッタ及びＡｌエッチバックと関係し、Ｍ２マスク５０３のレイヤーは、Ａｌスパッタ、ホトリソグラフィー及びメタルエッチと関係することが分かる。この関係にしたがって、プロセスフロー上のプロセスに各レイヤーを対応付ける。図５（ｂ）のホトマスクと図５（ａ）の配線５１１〜５１２との関係を例に挙げると、図６に示すように、Ａｌスパッタ６２１、レジスト塗布６２２、メタルエッチ６２３及びレジスト除去６２４がＭ１マスク５０１のレイヤーに対応付けられ、酸化膜ＣＶＤ、ＣＭＰ、ホトリソグラフィー、酸化膜エッチ、Ａｌスパッタ及びＡｌエッチバックにＶ１マスク５０２のレイヤーが対応付けられ、Ａｌスパッタ、ホトリソグラフィー及びメタルエッチにＭ２マスク５０３のレイヤーが対応付けられる。
【００３４】
なお、レイヤーをプロセスモジュールに対応付ける場合には、Ａｌスパッタからメタルエッチまでのプロセスを配線層形成モジュール、酸化膜ＣＶＤからＣＭＰまでを配線層間膜形成モジュール、ホトリソグラフィーから酸化膜エッチまでをビアホール形成モジュール、ＡｌスパッタからＡｌエッチバックまでをプラグ形成モジュールと定めて、以下のように対応付ける。具体的には、Ｍ１配線層形成モジュールをＭ１マスクのレイヤーに対応付け、Ｖ１配線層間膜形成モジュール、Ｖ１ビアホール形成モジュール及びＶ１プラグ形成モジュールをＶ１マスクのレイヤーに対応付け、Ｍ２配線層形成モジュールをＭ２マスクのレイヤーに対応付ければよい。
【００３５】
つぎに、寸法変動量設定機能部３２０５は、分析対象となる配線形状または配線層間膜形状のプロセスによる変動量の設定をエンジニアから受け付ける（Ｓ１０３）。具体的には、以下の通りである。
【００３６】
配線形状または配線層間膜の形状は、プロセスによって変動する。このことを、図５（ａ）のホトマスクを用いて上述の手順で形成された配線形状を例に挙げて説明する。図７（ａ）に、図５（ａ）のホトマスクを用いて配線設計データおよびプロセスの寸法仕様（プロセスの目標寸法）通りに形成された場合の配線形状５１１〜５１３を示す。Ｍ２配線５１３の形成プロセスにおいて過剰なメタルエッチが行われると、図７（ｂ）に示すように、Ｍ２配線５１３の寸法７２４が変動する。また、Ｖ１層間膜（プラグ）５１２の形成プロセスにおいて過剰な研磨が行われると、配線層間膜の膜厚が薄くなるため、図７（ｃ）に示すようにプラグ形状５３２の寸法７３４が変動する。
【００３７】
そこで、配線設計データおよびプロセスの寸法仕様にプロセスの変動を反映させるため、プロセスにおける変動量の入力を受け付ける。例えば、Ｍ２配線５１３の形状が変動して、図７（ｂ）に示した形状のＭ２配線５１３’になる場合には、図８（ａ）に示すように、配線の幅８１１及び長さ８１２の変動量８２１，８２２（または稜線（配線の境界線）周りのオフセット形状８１３のオフセット量８２３）、レイアウトサイズ８１４，８１５の変動量８２４を指定する。また、配線層間膜５１２の膜厚が変動して、図７（ｃ）に示す膜厚の配線層間膜５１２’になる場合には、図８（ｂ）に示すように、プロセス仕様で決まる寸法（厚さ、高さ）８３１の変動量８４１を指定する。なお、変動量は、例えば、変動量自体の数値（＋５０ｎｍ）、元の寸法に対する変動量の割合（±１０％）等と指定すればよい。
【００３８】
その後、配線形状三次元化機能部３２０６は、分析対象とする回路機能ブロックの二次元配線形状及びプロセスの寸法仕様に対して変動量を反映させる。二次元配線形状に対する変動量の反映は、Ｓ１０３において説明した方法によって、二次元配線形状を変形すればよく、プロセス仕様寸法に対する変動量の反映は、三次元化する際に寸法仕様値に変動量を加えればよい。そして、変動量反映後の二次元配線形状、プロセスの寸法仕様及びレイヤー−プロセス対応付け情報に基づき、配線または配線層間膜形状を三次元化する（Ｓ１０４）。具体的には、二次元配線形状または二次元配線形状を含む全領域をカバーする平面形状を、プロセス仕様で決まる寸法で高さ方向にオフセットすることによって、配線または配線層間膜の三次元形状を得る。例えば、Ａｌスパッタ９１１により形成されるＡｌ膜の三次元形状は、図９（ａ）に示すように、酸化膜の上面を含む平面に対して、酸化膜の上面を、Ａｌ膜の厚さ９１２に相当する寸法分だけオフセットさせることによって得られる。また、Ａｌスパッタ〜メタルエッチ９２１により形成される配線の三次元形状は、図９（ｂ）に示すように、二次元配線形状を、Ａｌの膜厚９２２に相当する寸法分だけオフセットすることによって得られる。酸化膜ＣＶＤ９３１により形成される酸化膜の三次元形状は、図９（ｃ）に示すように、二次元配線形状を、Ａｌの膜厚９３３に相当する寸法分および酸化膜の膜厚９３２に相当する寸法分だけオフセットし、さらに、二次元配線形状のネガ領域を、酸化膜の膜厚９３２に相当する寸法分オフセットすることによって得られる。酸化膜研磨９４１で研磨された後の酸化膜の三次元形状は、図９（ｄ）に示すように、配線形状の下地膜（酸化膜）の上面を含む平面領域を、研磨後の酸化膜の膜厚９４２に相当する寸法分だけオフセットすることによって得られる。
【００３９】
そして、ＬＳＩ表面形状分析・評価機能部３２０７は、配線または配線層間膜の三次元形状を、指定した回路機能ブロックの変動量ごとに出力する。これに基づき、エンジニアは、変動量に対する三次元形状の変動を比較評価することができる（Ｓ１０５）。なお、複数の回路機能ブロックの間で比較評価を行うようにしてもよい。
【００４０】
ここで行う評価の評価項目は、膜厚、段差、段差（膜厚）の分布、段差部分の面積、体積等である。段差部分の面積及び段差部分の体積の比較評価は、例えば、ＣＭＰにおける段差部分の研磨量の変動、メタルエッチにおける配線段差の変動量等を評価するために行う。また、膜厚、段差及び段差分布の比較評価は、例えば、１つの配線を形成するために複数のプロセスを経る場合に、各プロセスにおける変動が、配線形状に与える影響を評価するために行う。なお、複数の回路機能ブロック間で膜厚等について行う評価は、ある回路機能ブロックには、レジストマスクがかぶさり、実際には処理されない部分がある場合等に、配線形状及び層間膜形状の差異を評価するために行う。
【００４１】
図１０、図１１及び図１２により、以上説明したＬＳＩチップ上形状分析処理を、具体例を挙げてさらに説明する。
【００４２】
図１０に、配線設計データのデータ構造を示す。
【００４３】
配線設計データは、ＬＳＩチップごとに管理されている。このため、配線設計データには、配線形状情報設計名１０１２が設定されている。また、配線設計データには、セルまたは回路機能ブロックごとに配線形状情報が定義されている。各セルまたは各回路機能ブロックの配線形状情報には、レイヤーに対応付けられた形状の定義情報、内部に含まれるセルまたは回路機能ブロックへの参照情報が含まれる。
【００４４】
形状定義情報には、形状を定義する情報として、形状の境界を表す輪郭（点列）データが含まれている。図１０においては、回路機能ブロック名「ＦＦ００３」１０２１に対応する形状定義情報に、レイヤー１の境界１０２３，１０２５、レイヤー３の境界１０２４、回路機能ブロックＣＭＯＳ０１「１０２６」等が含まれている。
【００４５】
この回路機能ブロック「ＦＦ００３」の内部に含まれる形状と、回路機能ブロックＣＭＯＳ０１への参照情報とが表すツリー構造を図１１（ａ）に示す。回路機能ブロック「ＦＦ００３」１１０１の１つ下位の階層には、ツリー構造の末端となる境界形状１１０２，１１０３，１１０４、回路機能ブロック「ＣＭＯＳ０１」１１０５が含まれる。回路機能ブロック「ＣＭＯＳ０１」１１０５の１つ下位の階層には、境界形状１１０６，１１０７が含まれる。このようなツリー構造に基づき、形状の位置、姿勢の変換を行うことで、すべて回路機能ブロックに含まれる配線形状を取得することができる。このようなツリー構造に基づき取得された配線形状の例を図１１（ｂ）に示す。レイヤー１とレイヤー２とは別の配線層の配線形状を表している。ＦＦ００３領域にはＣＭＯＳ０１領域が含まれる。そして、ＣＭＯＳ０１配線１１３１とＦＦ００３配線１１３２とが接続されている。
【００４６】
これにより、マスクデータとなる配線形状が生成される。さらに、三次元として扱うため、プロセスフローに含まれる寸法情報により立体化を行う。以下、三次元化の具体例について説明する。図１２（ａ）のプロセスフローによれば、ＡＬスパッタ１２０１、ホト１２０２、メタルエッチ１２０３、ＣＶＤ１２０４、ＣＭＰ１２０５の順番で、配線層および配線層間膜が形成される。各プロセスの寸法情報には、所定寸法１２１１，１２１５，１２１６、および、装置またはプロセス現象が補償しなければならない精度１２１２，１２１３，１２１４のいずれか一方が含まれる。この寸法情報に基づき、上述の三次元化方法（図９参照）によって三次元化する。プロセスフローに含まれる各寸法情報１２１１，  １２１２，  １２１３，  １２１４，１２１５，１２１６によれば、ＡＬ膜厚１２３１、ホトプロセスで定まる配線位置±誤差１２３２、ホトプロセス及びメタルエッチプロセスで決まる配線寸法±誤差１２３３，１２３４で、配線１２２１の各寸法を設定することができる。また、ＣＭＰ後酸化膜厚（配線層間膜）１２３５は、ＣＭＰ１２０５工程で定義される酸化膜厚１２１６によって設定することができる。
【００４７】
このように三次元化することによって、プロセス処理後のＬＳＩ（回路機能ブロック）の三次元配線形状または配線層間膜形状を得ることができるが、この、変動量を含んだ三次元形状をプロセス前状態として、プロセスシミュレータでシミュレーションを実施することによって、プロセス処理後の形状を生成することができる。市販のプロセスシミュレータは、二次元配線形状に対して厚さ情報（膜厚等）を設定し、プロセス条件を与えることによって、シミュレーションを実施するが、三次元形状から二次元配線形状及び膜厚データを座標毎に取得することができる。このため、回路機能ブロック単位でシミュレーションを効率的に実施することができる。
【００４８】
そして、プロセスパラメータ算出機能３２０８が、Ｓ１０５において算出された形状特徴量（面積及び体積等）、または、プロセスシミュレータ３１０２のシミュレーション結果（プロセス処理後の形状）に基づき、製造パラメータの決定に用いるプロセスパラメータを算出すると、プロセス制御モデル設定システム２０４が、そのプロセスパラメータをプロセス制御モデル３１２２に設定し、プロセス条件算出システム２０５が、プロセス制御モデル３１２２を用いて製造パラメータを算出する。以下、ＣＭＰを分析対象とした場合のプロセスパラメータ決定方法の具体例について説明する。
【００４９】
ＣＭＰの研磨対象は、酸化膜表面上に、Ａｌスパッタ、メタルエッチ及び酸化膜ＣＶＤが施されたＬＳＩ表面である。そして、上述の三次元化方法により、このＬＳＩ表面の三次元化形状情報が得られている。この三次元形状情報から、図１３（ａ）に示すような、研磨前の高さ分布１３０１、研磨前の粗密分布（段差部分の分布）１３０２、研磨前の断面形状１３０３が得られる。ＣＭＰの目的は、研磨前の膜厚（初期の凹凸表面状態）１３０４が目標膜厚（研磨後膜厚）１３０５になるまで研磨することによってＬＳＩチップ内を平坦化することである。実際の製造現場においては、研磨後膜厚が管理値として工程が管理されているため、研磨後膜厚の変動分析が必要となる。
【００５０】
シミュレーションを実施する場合には、研磨圧力１３１１、パッド硬さ１３１２、そのような条件及びスラリーの組成等の化学的作用によって定まる、基準となる研磨レート１３１３を、シミュレーション条件としてプロセスシミュレータ２０３に設定する。そして、所定の研磨時間が経過するまで、または、所定の研磨後膜厚が得られるまで、研磨前のＬＳＩ表面形状に対してシミュレーションを実施する。これにより、シミュレーション結果として、研磨後の高さ分布１３２１、研磨後の粗密分布１３２２、研磨後の断面形状１３２３が得られる。
【００５１】
図１３（ａ）に示す研磨前後の膜厚１３０４，１３２４から、次式（１）により、図１３（ｂ）に示すような、ＬＳＩ表面上の各位置における研磨レート１３３２が得られる。
【００５２】
研磨レート＝（研磨前膜厚−研磨後膜厚）÷研磨時間  …（１）
これにより、各回路機能ブロックの配線形状に起因して配線層間膜表面に形成される凹凸の影響を受ける、ＬＳＩチップの研磨レートを決定することができる。そして、このとき決定された研磨レートから、ＬＳＩの各品種のロットの着工時における研磨時間（製造パラメータ）を、次式（２）により求めることができる。
【００５３】
研磨時間＝（研磨前膜厚−研磨後膜厚目標値）÷研磨レート…（２）
つぎに、図１４により、図１のシステムを利用した、Ｒｕｎ−ｔｏ−Ｒｕｎの着工方式、すなわち加工物の製造方法について説明する。なお、ここでは、レイヤー−プロセス対応付け情報データベース３２２２及びプロセスフロー／プロセスモジュール（寸法情報）データベース３２２４には、それぞれ、レイヤー−プロセス対応付け情報及びプロセスフロー仕様情報が既に格納されていることとする。
【００５４】
ＬＳＩ表面形状分析システム２０２は、プロセスの対象となるプロセス処理前形状と関連するレイヤーの指定を受け付ける（Ｓ１４０１）。
【００５５】
分析対象とするＬＳＩの配線設計データを配線設計データベース２１１から読み出し、その配線設計データから、ＬＳＩチップ内の変動チップのブロック及びセルの階層構造を表す回路機能ブロック階層構造情報を生成する。指定レイヤーにおける素子・配線の二次元レイアウト情報及び二次元配線形状情報を、チップ全域または回路機能ブロック別に取得する（Ｓ１４０２）。なお、配線形状の取得には、上述の方法を利用すればよい。
【００５６】
その後、ＬＳＩ表面形状分析システム２０２は、対象とするプロセスの前のプロセスで形成される配線または配線層間膜の形状の寸法に基づき、２次元の配線形状の幅、長さ、稜線周りのオフセット、プロセスで決まる厚さ及び段差深さを設定する（Ｓ１４０３）。このときの設定は、上述の変動量設定方法にしたがって行われればよい。但し、ここでは、変動量を複数回設定することによって変動分析を行うことを目的とする訳ではなく、プロセス条件を得るための寸法値を設定することを目的としている。また、寸法設定の元の値（デフォルト）は、プロセス／プロセスモジュール（寸法情報）３２２４の参照により定めればよい。
【００５７】
その後、プロセスシミュレータが、チップ全域または各回路機能ブロックについて生成した三次元形状をシミュレーション条件としてシミュレーションを実行し、ＬＳＩ表面形状分析システム２０２が、そのシミュレーション結果に基づき研磨レートを算出する（Ｓ１４０５）。なお、研磨レートの決定は、上述のプロセスパラメータ算出方法等にしたがって行われればよい。
【００５８】
そして、ＬＳＩ表面形状分析システム２０２は、研磨レートを用いて、製造パラメータを算出するための初期条件またはプロセス制御モデル２２３を決定する（Ｓ１４０６）。例えば、図１３に示した研磨レート（シミュレータのシミュレーション結果から求めた研磨レート）１３３１のＬＳＩチップ内平均を初期条件とする場合には、ＬＳＩのロット着工の研磨時間を、以下のプロセス制御モデルとして定義することができる。
【００５９】
研磨レート［０］＝シミュレーション結果の研磨レート  …（３）
研磨時間［ｉ］＝（研磨前膜厚［ｉ］−研磨後膜厚目標値）÷研磨レート［ｉ−１］  …（４）
研磨レート［ｉ］＝（研磨前膜厚［ｉ］−研磨後膜厚［ｉ］）÷研磨時間［ｉ］  …（５）
または
研磨レート［Ｉ］＝研磨レート［Ｉ−１］
−（研磨後膜厚［Ｉ］−研磨後膜厚目標値）÷研磨時間［Ｉ］  …（６）
なお、添え字「０」は初期条件であることを表し、添え字「１」は、第１（始め）に着工するロットを意味する。研磨前膜厚は、研磨前に計測可能であるため、研磨時間を求める際のパラメータとしている。
【００６０】
プロセス条件算出システム２０５は、Ｓ１４０６で定めた初期条件またはプロセス制御モデルに基づき、プロセス前の形状の計測値、目標形状の寸法、及び、装置の状態値により製造パラメータを決定する。エンジニアによる内容確認の後、設備群制御システム２１２は、このとき得られた製造パラメータを用いて着工する（Ｓ１４０７）。このときの着工方法は、以下の通りである。
【００６１】
Ｓ１４０６までにプロセス初期条件１５１２及びプロセス制御モデル２２１が決定され、プロセス条件算出システム２０５に初期条件１５１２及びプロセス制御モデル２２１が読み込まれる。第１（始め）の製品ロット１５２１の着工時には、まず、研磨前膜厚［１］を計測し、数式（４）においてｉ＝１として研磨時間［１］を算出する。そして、この研磨時間［１］を用いて研磨装置１５０３で着工する。なお、シミュレーションの条件とした、基準となる研磨レートは、装置の状態値に応じて異なるため、基準となる研磨レートを複数の水準で用意し、それぞれに初期条件を用意しておけば、装置の状態値に応じて適切な初期条件を得ることができる。
【００６２】
そして、第２ロット１５２２以降の製品は、以下のように連続着工される。すなわち、着工後の形状の寸法の計測値と目標形状の寸法との差分に基づき、ＬＳＩのプロセス条件またはプロセス制御モデルを更新し、次回の着工ロットの製造パラメータを新たに決定する。そして、新たな製造パラメータを用いて着工を繰り返す（Ｓ１４０８）。具体的には、図１５において、まず、第１ロット１５２１の着工後に研磨後膜厚［１］を計測し、数式（５）または数式（６）を用いてＬＳＩの研磨レート［１］を算出する。なお、数式（６）は、研磨後膜厚の目標値からの差分に応じてプロセス条件を更新するための数式の一例である。そして、第２ロット１５２１の着工時に、第２ロット１５２１の研磨前膜厚［２］を計測し、数式（４）によりＬＳＩの研磨時間［２］を算出する。そして、その研磨時間を用いて、第２ロット１５２１に着工する。以降のロットについても、同様な処理により研磨時間が決定され、その研磨時間にしたがって着工がなされる。
【００６３】
なお、ロットの着工（製造、検査）が行われた場合、データベースデータ集計システム２１３は、以降のロットの着工に用いられる製造パラメータの補正を行うため、処理内容を、処理実績データ、検査結果データ及び機器管理データとしてデータベース２３１，２３２，２３４に蓄積する。
【００６４】
以上述べた処理によれば、配線設計データはデータ量が膨大であるが、配線設計データ及びプロセスの仕様として決まる寸法情報をプロセスフローの各プロセスに関連付けて三次元化する際に、回路機能ブロック別に素子・配線形状を取得するため、部分的な回路設計段階において、分析が必要となる形状の製造性を短時間で評価することができる。例えば、ＬＳＩチップの配線設計では、セルを組み合わせて回路機能ブロックがボトムアップに構成されるが、本実施の形態に係る処理によれば、設計部門では、個々の回路機能ブロックを設計する段階で製造性を確認することができる。
【００６５】
また、プロセスフロー上の各プロセスにより決定される配線及び膜の寸法の変動をプロセスモジュール内で取り纏めることによって、プロセスモジュールにおける立体形状の変動を簡便に指定することができ、また、複数のプロセスにより構成される加工結果の変動を一括して評価することができる。
【００６６】
また、配線設計データを利用して製造パラメータを求めることができるため、配線形状の異なる各種ＬＳＩチップの条件出し実験を不要にすることができる。
【００６７】
ところで、設計部門で扱われる配線設計データはサイズが膨大であるため、全製品の着工に際して、製造部門の端末が、設計部門のコンピュータから配線設計データを取得し、それを処理することは、計算機リソース等が限られる製造部門側にとって妥当とは言えないことがある。また、設計部門と製造部門とが、ファブレス、ファウンダリ等、互いに独立した会社である場合には、設計部門側としては、設計資産である設計データの外部流出は避けたいこともある。
【００６８】
そこで、製造部門の端末が設計部門のコンピュータシステムに上述のプロセスシミュレーションの実行を依頼し、その実行結果（着工に必要なプロセス条件）が設計部門のホストコンピュータから製造部門の端末に返されるようにしてもよい。以下、このような処理の形態について説明する。
【００６９】
図１６に、製造部門の端末から設計部門のコンピュータシステムに上述のプロセスシミュレーションの実行を依頼する処理形態に適したネットワークシステムの構成を示す。
【００７０】
設計部門１６０１には、前述の配線ＣＡＤシステム２０１、ＬＳＩ表面形状分析システム２０２’、前述のプロセスシミュレータ２０３が設置されている。これらのシステムは、ネットワークで相互に接続されている。
【００７１】
一方、製造部門１６０２には、前述のプロセス制御モデル設定システム２０４、前述のプロセス条件算出システム２０５、前述のデータ集計システム（ここでは、ＳＰＣ（Ｓｔａｔｉｓｔｉｃａｌ  Ｐｒｏｃｅｓｓ  Ｃｏｎｔｒｏｌ）等のオンライン着工分析システム）２１３、プロセスフロー及び各プロセスの寸法仕様を管理するプロセス仕様管理システム１６２５が設置されている。これらのシステムは、ネットワークで相互に接続されている。さらに、製造部門１６０２には、製品を製造するための製造設備（不図示）、製品を検査する検査設備（不図示）、製造設備及び検査設備を制御するコントローラ（不図示）、前述の設備群制御システム２１２も設置されている。
【００７２】
そして、製造部門１６０２側のネットワークと設計部門１６０２側のネットワークとは、それぞれ、インターネット等のネットワーク１６０３を介して相互に接続されている。このようなネットワークシステムにおいて、設計部門１６０１の各システム１６１１〜１６１３および製造部門１６０２の各システム１６２１〜１６２５は、それぞれ、以下の機能を有する。
【００７３】
配線ＣＡＤシステム２０１及びＬＳＩ表面形状分析システム２０２’は、配線形状情報１６３１、レイヤー情報１６３２及び回路機能ブロック情報１６３３を製造部門１６０２に提供する。
【００７４】
プロセスシミュレータ２０３は、プロセス条件に関するシミュレーション条件１６３４及びシミュレーション結果１６３５を製造部門１６０２に提供する。ただし、プロセス条件に関するシミュレーション条件自体は、製造部門１６０２からの指示により定まる。
【００７５】
プロセス制御モデル設定システム２０４、プロセス条件算出システム２０５、着工分析システム２１３は、プロセス条件管理情報１６４１、装置処理実績情報１６４２、検査結果情報１６４３及びメンテナンス情報１６４４を設計部門１６０１に提供する。
【００７６】
プロセス仕様管理システム１６２５は、図３の回路機能ブロックツリー構造取得機能部３２０１及びレイヤー−プロセス（プロセスモジュール）対応付け機能部３２０３と同様な処理を行い、その結果得られるプロセス−レイヤー対応付け情報１６４５及びプロセス−回路機能ブロック対応付け情報１６４６を設計部門１６０１との間で交換する。
【００７７】
設計部門１６０１の各システム１６１１〜１６１３および製造部門１６０２の各システム１６２１〜１６２５が、このような機能を有することによって、設計部門と製造部門との間で膨大な配線設計データが交換されることがなくなる。例えば、配線に関するデータは、回路機能ブロック名、レイヤー構成、特定のセル及び回路機能ブロックの形で交換され、製造部門１６０３で蓄積された膨大な着工実績データは、取り纏めた集計結果が交換される。また、製造部門１６０２で膨大な配線設計データを処理する必要もなくなる。
【００７８】
つぎに、図１６のシステムを利用して、製造部門がＬＳＩチップ製造に着工する手順について、図１７により説明する。なお、各計算機が実行する処理の内容は、上述の処理（図１４のＳ１４０１〜Ｓ１４０７）と同様である。
【００７９】
製造部門の端末（着工端末またはエンジニアの利用端末）で、製造対象のＬＳＩチップ（以下、製造対象）の製造プロセスを構成する各プロセスの処理対象となるレイヤーが配線設計データに対して指定されると（Ｓ１７０１）、設計部門のコンピュータ（ホストコンピュータ）が、製造対象の回路機能ブロック及びセルの階層構造を取得し、この取得情報に基づき、製造部門の端末による指定レイヤーの二次元の配線形状を取得する（Ｓ１７０２）。
【００８０】
さらに、製造部門の端末で、プロセスで引き起こされるプロセス寸法を、寸法仕様に基づき確認し、変更が必要な場合、配線形状の寸法の設定を行う（Ｓ１７０３）。
【００８１】
ホストコンピュータは、プロセス実施前の形状を三次元化し（Ｓ１７０４）、プロセスシミュレーションを実施する（Ｓ１７０５）。
【００８２】
製造部門の端末で、エンジニアは、シミュレーション結果より算出されたレートを確認し、製造パラメータを算出するための初期条件またはプロセス制御モデルを決定する（Ｓ１７０６）。製造部門の端末で、プロセスの初期条件またはプロセス制御モデルに基づき製造パラメータを決定する（Ｓ１７０７）。その後、製造部門においては、この製造パラメータを用いてＬＳＩチップ製造が着工に移される。
【００８３】
このような処理によれば、製造部門の端末は、プロセス情報またはプロセス関連付けられる配線設計データのレイヤーを指定することで、デザインルール設計及び配線設計等の処理を行う設計部門の高速なホストコンピュータに計算処理（配線設計データ取得、シミュレーション等）を実行させて、そのシミュレーション結果を取得する。このため、製造部門では、膨大な配線設計データを扱わずに、必要な評価結果データだけを容易に取得可能とすることができる。また、膨大な設計データを送受信する必要がなくなるため、短時間に条件出しができる。さらに、設計部門では設計資産を外部に公開する必要がない。
また、着工対象となるプロセスの加工前形状を生成し、その形状に基づきプロセスシミュレーションを実施し、シミュレーション結果より製造パラメータを求めて製品を着工し、加工結果よりプロセス制御モデルに基づき製造パラメータを補正することで、製造パラメータを決定するための条件出し実験を不要となる。また、連続的な着工での装置に起因する変動をＲｕｎ−ｔｏ−Ｒｕｎで補償することによって、安定した連続着工が実現されるため、不良の発生を防止することができる。
【００８４】
【発明の効果】
本発明によれば、設計段階において、短時間で、プロセスにおける加工結果を評価することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るＬＳＩチップ上形状分析処理のフローチャートである。
【図２】本発明の第１実施形態に係るシステムの概略構成図である。
【図３】図２のＬＳＩ表面形状分析システムの概略構成図である。
【図４】配線設計データのデータ構造を説明するための図である。
【図５】配線設計データのレイヤーとプロセスとの対応関係を説明するための図である。
【図６】配線設計データのレイヤーにプロセスフローの各プロセスを割当てる方法を説明するための図である。
【図７】プロセスの変動により配線または配線層間膜の三次元形状に生じる変動を説明するための図である。
【図８】配線設計データおよびプロセス寸法仕様に変動を反映させる方法を説明するための図である。
【図９】配線形状または配線層間膜形状の三次元化方法を説明するための図である。
【図１０】配線設計データのデータ構造を概念的に示した図である。
【図１１】（ａ）は、回路機能ブロックの階層構造を表すツリーを示した図であり、（ｂ）は、配線形状を示した図である。
【図１２】（ａ）は、プロセスフロー情報のデータ構造を概念的に示した図であり、（ｂ）は、配線または配線層間の三次元形状に寸法を付した図である。
【図１３】ＣＭＰを分析対象とした場合のプロセスパラメータ決定方法を説明するための図である。
【図１４】本発明の実施形態に係るＬＳＩチップ上形状分析処理及びＲｕｎ−ｔｏ−Ｒｕｎの着工処理のフローチャートである。
【図１５】Ｒｕｎ−ｔｏ−Ｒｕｎの着工方法の説明するための図である。
【図１６】本発明の第２実施形態に係るシステムの構成図
【図１７】図１６のシステムにおいて実行されるＬＳＩチップ上形状分析処理のフローチャートである。
【符号の説明】
２０１…配線ＣＡＤシステム  ２０２…ＬＳＩ表面形状分析システム、２０３…プロセスシミュレータ  ２０４…プロセス制御モデル設定システム  ２０５…プロセス条件算出システム  ２１１…着工指示システム  ２１２…設備群制御システム  ２１３…データ集計システム  ２２２…プロセスフロー／プロセスモジュール（寸法情報）データベース  ２２３…プロセス制御モデル  ２４１…製造設備コントローラ  ２４２…検査設備コントローラ  ３２０１…回路機能ブロックツリー構造取得機能部、３２０２…回路機能ブロック別配線形状取得機能部  ３２０３…レイヤー−プロセス（プロセスモジュール）対応付け機能部  ３２０４…プロセス−プロセスモジュール（寸法情報）設定機能部  ３２０５…寸法変動量設定機能部  ３２０６…配線形状三次元化機能部  ３２０７…ＬＳＩ表面形状分析・評価機能部  ３２０８…プロセスパラメータ算出機能部  ３２２１…回路機能ブロックツリーデータベース  １６２５…プロセス仕様管理システム
【図１】
2004327810.tif 000003
【図２】
2004327810.tif 000004
【図３】
2004327810.tif 000005
【図４】
2004327810.tif 000006
【図５】
2004327810.tif 000007
【図６】
2004327810.tif 000008
【図７】
2004327810.tif 000009
【図８】
2004327810.tif 000010
【図９】
2004327810.tif 000011
【図１０】
2004327810.tif 000012
【図１１】
2004327810.tif 000013
【図１２】
2004327810.tif 000014
【図１３】
2004327810.tif 000015
【図１４】
2004327810.tif 000016
【図１５】
2004327810.tif 000017
【図１６】
2004327810.tif 000018
【図１７】
2004327810.tif 000019