(57)【要約】      （修正有）【課題】ＭＯＳ容量回路を水晶発振器等の発振ループ内に挿入すると、その交流分の影響で可変感度が劣化する。また、容量特性が大きく急峻さを失い平滑化されてしまうと、ある一定の制御電圧の可変範囲においては可変容量範囲も狭くなる。そこでＭＯＳ容量素子の一方の端子に制御電圧を、他方の端子に制御電圧を反転アンプにより反転増幅した出力電圧を、夫々直接又は入力抵抗を介して印加することにより高可変感度、広可変容量幅のＭＯＳ容量回路を実現する。【解決手段】ＭＯＳ容量素子の一端に制御電圧を、他端に該制御電圧を反転アンプにより反転増幅した出力電圧を、夫々直接又は入力抵抗を介して印加する。【選択図】  図１
2004327470.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳ容量素子の一端に制御電圧を、他端に該制御電圧を反転アンプにより反転増幅した出力電圧を、夫々直接又は入力抵抗を介して印加したことを特徴とした可変容量回路。
【請求項２】
極性を揃えて複数並列に接続したＭＯＳ容量素子からなる並列回路において、該並列回路の一端に制御電圧を、他端に該制御電圧を反転アンプにより反転増幅した出力電圧を、夫々直接又は入力抵抗を介して印加したことを特徴とした可変容量回路。
【請求項３】
ＭＯＳ容量素子と直流阻止用の固定コンデンサを直列に接続した直列回路をＭＯＳ容量素子の極性を揃えて複数並列に備えた並列回路において、該並列回路を構成する各ＭＯＳ容量素子の一端に制御電圧を、他端に該制御電圧を反転アンプにより反転増幅した出力電圧を、夫々直接又は入力抵抗を介して印加したことを特徴とした可変容量回路。
【請求項４】
隣り合うＭＯＳ容量素子を互いに同じ極性が接合するように構成した複数のＭＯＳ容量素子からなる直列回路において、一方の極性側の接続点全てには制御電圧を、また他方の極性側の接続点全てには該制御電圧を反転アンプにより反転増幅した出力電圧を、夫々入力抵抗を介して印加したことを特徴とした可変容量回路。
【請求項５】
前記請求項１乃至４のいずれかに記載の可変容量回路において、該可変容量回路に含まれる反転アンプは利得調整を可能とする利得変更手段を備え、容量の可変感度を任意の値に設定できることを特徴とする可変容量回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、可変容量回路、特に圧電発振器等における周波数温度補償、周波数電圧制御、又は中心周波数調整等に利用される可変容量回路に関するものである。
【０００２】
【従来の技術】
従来より水晶発振器等の発振回路内では周波数調整手段として可変容量素子が用いられており、該可変容量素子としてはバイポーラタイプのバリキャップダイオードが最も一般的に採用されている。一方、水晶発振器等では小型化と低価格化の要求に応えるべく発振回路のＩＣ化が進んでいる。この発振回路のＩＣ化に際しては、ＭＯＳプロセスが一般的に採用されているのに対し、バリキャップダイオードはバイポーラタイプである為１チップＩＣ化する上で２つの異なるプロセスが必要となり、製造工程の複雑化に伴い高価格にならざるを得ないという状況にある。
【０００３】
そこでバリキャップダイオードに代わる可変容量素子として現在注目を集めているのがＭＯＳ容量素子である。このＭＯＳ容量素子は、発振増幅回路として一般的に使用されているＣ−ＭＯＳタイプのインバーター増幅器等と同一の工程により製造が可能となる。更に、ＭＯＳ容量素子は少ない電圧変化でも大きな容量変化が得られるという特徴を有しており、回路の低電圧化が進み可変容量素子に印加できる電圧も小さくせざるを得ない状況の下、例えば電圧制御型水晶発振器に使用するにあたっても、実用上充分に大きな周波数可変感度が期待できる。
【０００４】
図７は、ＭＯＳ容量素子の容量特性の一例を示すものであり、−１Ｖ〜＋０．５Ｖの間で約３０ｐＦ／Ｖ程度の高い可変感度を呈することが分かる。またこの例では、制御電圧の増加に応じて容量値も増加する傾向を示しているが、容量特性はＭＯＳ容量素子のＮ型・Ｐ型の違いや印加電圧の向きによって極性が変る為、制御電圧の増加に応じて容量値が減少する可変容量素子も実現可能である。
【０００５】
ＭＯＳ容量素子の使用形態例としては特開平１１−１７１１４号に開示されたように、ＭＯＳ容量素子の一方の端子に入力抵抗を介して制御電圧を接続し、他方の端子には入力抵抗を介して基準電圧を接続するのが一般的である。図８      に従来のＭＯＳ容量素子の使用例を示す。このとき基準電圧を制御電圧の可変幅の中心付近に設定し、制御電圧を基準電圧に対して負電圧から正電圧になる様に掃引するとＭＯＳ容量素子の両端に前記図７の様な容量変化が現れるのである。
【０００６】
しかしこのＭＯＳ容量素子を発振回路内で使用する場合、すなわち図９の回路図に示す様に交流成分が制御電圧に重畳された状態で使用する場合は、制御圧に重畳される交流成分によってＭＯＳ容量素子の可変感度の急峻さが失われることになる。
【０００７】
図１０でそのメカニズムを説明する。同図（Ａ）はＭＯＳ容量特性を示す図で、横軸が制御直流電圧で縦軸が容量値である。ここでは簡単の為容量特性は完全なステップ特性とし実線１０１に示す。またＭＯＳ容量素子の両端に印可する電圧は基準電圧と制御電圧との差になるので、ここでは基準電圧を０Ｖとし制御電圧のみ変化するものとする。
同図（Ｂ）は交流電圧が重畳された制御電圧（以下、交流重畳制御電圧という）の変化を示すものである。同図（Ｂ）では３つの異なる制御電圧（直流分）に対して同じ交流成分を一周期分だけ重畳したときの交流重畳制御電圧を重ね書きしている。
【０００８】
今、制御電圧（直流分）を図１０（Ａ）に示すステップ特性１０１上にある点１０２から点１０３、そして点１０４へと電圧が減少する方向へと移行させると、交流重畳制御電圧もまた、中心値１０５の波形１０６から中心値１０７の波形１０８、そして中心値１０９の波形１１０へと移行する。
制御電圧が点１０２の時は交流重畳制御電圧は１０６の波形の様に縦軸より右側の領域である正電圧のみで動作する為、その容量値は常時変化せず点１０２の値のままである。
【０００９】
ところが制御電圧を点１０３に移行させると、交流重畳制御電圧１０８は負電圧にまたがる時間領域が存在し、斜線部１１１の領域の時間分だけ容量値が０になる。よってそのときの平均容量値は点１０３の容量値より下がり点１１２に移ることになる。
【００１０】
更に制御電圧を０Ｖの点１０４まで移行させると交流重畳制御電圧は１１０へ移るが、負電圧にまたがる時間領域の斜線部１１３は正電圧にまたがる時間領域と同一面積になる為、平均容量値は変化しない。また更に制御電圧を点１１４迄移行させると、点１０３の場合と同様に交流重畳制御電圧が正電圧にまたがる時間領域分だけ容量値が高くなり、平均容量値は点１１５へ移行することになる。
【００１１】
この現象は容量特性が完全なステップ特性でなくとも同様となり、容量特性の急峻さを失わせる傾向にある。
【００１２】
また、重畳された交流電圧の出力レベルが高くなるにつれて、より急峻さを失ってしまう傾向にある。それは上述の様に、交流重畳電圧１０６の交流成分の振幅が大きくなると、負電圧にまたがる時間領域が存在してしまうことを考えれば容易に理解できよう。その影響を図１１に示す。これは図９の回路構成における交流成分の振幅レベルを、０．２Ｖｐ−ｐから２．０Ｖｐ−ｐまで０．４Ｖステップで増加させた時のシミュレーション結果である。
【００１３】
【本発明が解決しようとする課題】
上述の様に、この構成のままのＭＯＳ容量回路を水晶発振器等の発振ループ内に挿入すると、その交流分の影響で可変感度が劣化することが分かる。また、容量特性が大きく急峻さを失い平滑化されてしまうと、ある一定の制御電圧の可変範囲においては可変容量範囲も狭くなる。これは回路の低電圧化が進み充分な制御電圧の可変範囲が確保できなくなりつつある状況の下では、充分な周波数制御が困難となる虞が生じる。
【００１４】
【課題を解決するための手段】
請求項１に記載の発明は、ＭＯＳ容量素子の一端に制御電圧を、他端に該制御電圧を反転アンプにより反転増幅した出力電圧を、夫々直接又は入力抵抗を介して印加したことを特徴としている。
【００１５】
請求項２に記載の発明は、極性を揃えて複数並列に接続したＭＯＳ容量素子からなる並列回路において、該並列回路の一端に制御電圧を、他端に該制御電圧を反転アンプにより反転増幅した出力電圧を、夫々直接又は入力抵抗を介して印加したことを特徴としている。
【００１６】
請求項３に記載の発明は、ＭＯＳ容量素子と直流阻止用の固定コンデンサを直列に接続した直列回路をＭＯＳ容量素子の極性を揃えて複数並列に備えた並列回路において、該並列回路を構成する各ＭＯＳ容量素子の一端に制御電圧を、他端に該制御電圧を反転アンプにより反転増幅した出力電圧を、夫々直接又は入力抵抗を介して印加したことを特徴としている。
【００１７】
請求項４に記載の発明は、隣り合うＭＯＳ容量素子を互いに同じ極性が接合するように構成した複数のＭＯＳ容量素子からなる直列回路において、一方の極性側の接続点全てには制御電圧を、また他方の極性側の接続点全てには該制御電圧を一つの反転アンプにより反転増幅した出力電圧を、夫々入力抵抗を介して印加したことを特徴としている。
【００１８】
請求項５に記載の発明は、前記請求項１乃至４のいずれかに記載の可変容量回路において、該可変容量回路に含まれる反転アンプは利得調整を可能とする利得変更手段を備え、容量の可変感度を任意の値に設定できることを特徴としている。
【００１９】
【本発明の実施の形態】
図１は本発明第一の実施例を示す回路図である。これは反転アンプをＯＰアンプで構成した簡単な例であり、ＭＯＳ容量素子の一方の端子には入力抵抗１を介して制御電圧を接続すると伴に、その制御電圧を反転アンプにより反転増幅した電圧を他方の端子に入力抵抗２を介して接続したものである。ここで交流阻止用の入力抵抗１、２は、制御電圧及び反転アンプの出力インピーダンスが実用上充分に高く交流成分の影響が無い場合は省略してもよく、またＭＯＳ容量素子の極性は逆であっても構わない。
【００２０】
またここで、ＯＰアンプは片電源で使用しており、正電源側はＶｃｃ、負電源側はＧＮＤに接続していて、バイアスとして非反転入力端子にはＶｂを印加している。またＯＰアンプの出力端子３と反転入力端子とは抵抗Ｒ２を介して負帰還接続されており、反転入力端子には抵抗Ｒ１を介して制御電圧が接続されている。ＯＰアンプの動作については既に周知であるので説明は省略するが、この反転アンプの回路の動作としては、入力端子４に印加された制御電圧と非反転入力端子に印加されたバイアスＶｂとの電位差を反転して出力端子３に出力するものである。またその利得は−（Ｒ１／Ｒ２）倍となり容易に調整が可能となっている。
【００２１】
以下、図２を参照しながらこの回路のＭＯＳ容量素子の両端に加えることが出来る電圧の可変範囲と、制御電圧に対する容量の可変感度について説明する。
図２中の横軸は変位時間を表し、縦軸が電圧を表す。ここでは制御電圧可変範囲を図中矢印２１で示すＧＮＤ〜Ｖｃｃとし、図中の直線２２のように変化するものとする。また、反転アンプの出力が可能な電圧範囲である出力電圧能動範囲は、図中の矢印２３で示す負電圧側の飽和電圧Ｖｓ１から正電圧側の飽和電圧Ｖｓ２までの範囲となる。
【００２２】
今、反転アンプの利得を−１倍とすると、制御電圧２２が時間と共に増加するのに伴い反転アンプの出力２４が減少していくのがわかる。つまりＭＯＳ容量素子に加わる電圧の方向はＶｂの点で逆転することになり、制御電圧２２がＶｂよりも低くなった状態では、即ち図２の縦軸より左側の領域では図中矢印２５に示すように反転アンプの出力２４側から制御電圧２２側に向かって電圧が印可され、制御電圧２２がＶｂよりも高くなった状態では、即ち図２の縦軸より右側の領域では図中矢印２６に示すように制御電圧２２側から反転アンプの出力２４側に向かって電圧が印加されることになる。
従来は基準電圧をＶｂで固定していたので、ＭＯＳ容量素子の一端には制御電圧２２が印可され、他端には基準電圧Ｖｂが常に印可される（図中矢印２５ａ、２６ａ）に過ぎない。
即ち、本実施形態例の場合は従来に比べて約２倍の電圧がＭＯＳ容量素子の両端に印加可能となるのである。
【００２３】
また出力電圧能動範囲においては、反転アンプの利得が−１倍の場合でも、ＭＯＳ容量素子の両端の電圧変位速度は、従来の様に制御電圧のみ可変した場合の２倍に相当し、すなわち可変感度も２倍に相当する。
更にまた、利得を−２倍としたときの反転アンプの出力は、制御電圧２２がＧＮＤからＶｃｃへ増加するのに伴って、正電圧側の飽和電圧Ｖｓ２をたどり、図中の直線２７で示すように点Ａより負電圧側の飽和電圧Ｖｓ１に達する点Ｂまでは制御電圧２２の２倍の変位速度で減少し、負電圧側の飽和電圧Ｖｓ１をたどることになる。よって出力電圧能動範囲（点Ａから点Ｂまで）においてＭＯＳ容量素子の両端の電圧の変位速度は３倍、すなわち可変感度が３倍となる。
【００２４】
同様に、反転アンプの利得を−３倍としたときの反転アンプの出力電圧は図中の直線２８、−４倍の場合は直線２９、更に利得が−５倍の場合は直線３０に示すように順次急峻になる為、夫々出力電圧能動範囲においては（｜利得｜＋１）倍の高可変感度が実現することになる。
【００２５】
これは出力電圧能動範囲に限った効果ではあるが、ＭＯＳ容量素子は両端の電圧が０Ｖ近傍、ここでは反転アンプのバイアスＶｂ近傍において急峻な容量特性を示せば良いので、なんら問題は生じない。
【００２６】
したがって、反転アンプの利得を調整することで、重畳された交流電圧の影響で失われた容量特性の急峻さを取り戻すことが出来るが、その効果を図３に示す。これは、従来のＭＯＳ容量の一方の端子の基準電圧を固定した場合の容量特性と、反転アンプを使用した場合で利得を−１倍から−５倍迄変化させた場合の容量特性を示し、利得の絶対値の増加に伴い可変感度が増加しているのがわかる。
【００２７】
本発明に係る可変容量回路の第２の実施例を図４に示す。これは極性を揃えて３つ並列に接続したＭＯＳ容量素子からなる並列回路の一方の接続端子に入力抵抗４１を介して制御電圧を接続し、他方の端子には入力抵抗４２を介して該制御電圧を反転アンプにより反転増幅した出力電圧を接続した構成である。ここで交流阻止用の入力抵抗４１、４２は、制御電圧の電圧源及び反転アンプの出力インピーダンスが実用上充分に高く交流成分の影響が無い場合は省略してもよく、またＭＯＳ容量素子の極性は当然全て逆であっても構わない。
【００２８】
これは複数のＭＯＳ容量素子の並列合成容量を制御することにより、より広範囲な可変幅を実現する。例えば１５ｐＦ〜６０ｐＦ迄変化する容量特性を持つＭＯＳ容量素子を図４の様に３つ並列接続した場合ならば４５ｐＦ〜１８０ｐＦと広可変範囲なＭＯＳ容量回路となる。また異なる容量特性を持つＭＯＳ容量素子を組み合わせることにより所望の容量特性を得ることも可能としている。
またここでＭＯＳ容量素子は３つで説明したが、当然その数に制限はない。
【００２９】
本発明に係る可変容量回路の第３の実施例を図５に示す。これはＭＯＳ容量素子５１と直流阻止用の固定コンデンサ５２を直列に接続した直列回路と、ＭＯＳ容量素子５３と固定コンデンサ５４の直列回路と、ＭＯＳ容量素子５５と固定コンデンサ５６の直列回路とをＭＯＳ容量素子の極性を揃えて並列接続した並列回路において、この並列回路の夫々のＭＯＳ容量素子の共通端、即ちこの並列回路の接続点Ａに入力抵抗５７を介して制御電圧を接続し、この制御電圧を夫々の反転アンプにより反転増幅した出力電圧を入力抵抗５８、５９、６０を介して、夫々のＭＯＳ容量素子と固定コンデンサの接続中点に接続したものである。
【００３０】
ここで直流阻止用の固定コンデンサ５２、５４、５６は、この並列回路の接続点Ｂを介して夫々の反転アンプからの出力電圧が互いに干渉するのを避ける為のものであり、いずれか一つのみを省略することは可能である。
またここで交流阻止用の入力抵抗５７、５８、５９、６０は、制御電圧の電圧源及び夫々の反転アンプの出力インピーダンスが実用上充分に高く交流成分の影響が無い場合は省略してもよく、またＭＯＳ容量素子の極性は当然全て逆であっても構わない。
【００３１】
これは第２の実施例と同様に、複数のＭＯＳ容量素子の並列合成容量を制御することにより、より広範囲な可変幅を実現し、また異なる容量特性を持つＭＯＳ容量素子を組み合わせることによって所望の容量特性を得ることも可能としている。それに加え夫々異なる利得の反転アンプを利用するか、又は夫々の反転アンプの利得を調整することによっても可変感度が調整でき、更に所望の容量特性に調整できるという構成である。
またここでＭＯＳ容量素子は３つで説明したが、当然その数に制限はない。
【００３２】
本発明に係る可変容量回路の第４の実施例を図６に示す。これはＭＯＳ容量素子６１と６２の対抗電極側同士を接続し、ＭＯＳ容量素子６２と６３のゲート電極側同士を接続し、直列に３つＭＯＳ容量素子を接続した直列回路において、ＭＯＳ容量素子のゲート電極側接続点Ａ１、Ａ２には入力抵抗６４、６６を介して制御電圧を接続し、ＭＯＳ容量素子の対抗電極側の接続点Ｂ１、Ｂ２には入力抵抗６５、６７を介して、制御電圧を反転アンプにより反転した出力電圧を接続している。
【００３３】
ここでゲート電極側に接続した入力抵抗６４、６６、また対抗電極側に接続した入力抵抗は６５、６７は、制御電圧の電圧源及び反転アンプの出力インピーダンスが実用上充分に高く交流成分の影響が無い場合は、夫々の電極側において一つのみ省略は可能である。またＭＯＳ容量素子の極性は当然全て逆であっても構わない。
【００３４】
これは複数のＭＯＳ容量素子の直列合成容量を制御することにより、低容量値からの容量可変範囲を実現する。例えば１５ｐＦ〜６０ｐＦ迄変化する容量特性を持つＭＯＳ容量素子を図６の様に３つ直列接続した場合ならば５ｐＦ〜２０ｐＦ迄となる。また異なる容量特性を持つＭＯＳ容量素子を組み合わせることにより所望の容量特性を得ることも可能としている。
またここでＭＯＳ容量素子は３つで説明したが、当然その数に制限はない。
【００３５】
本発明に係る可変容量回路の上記各実施例で説明した図１、図４、図５、図６において、各回路図に含まれる反転アンプとして利得の調整が可能な手段、例えば図１の帰還用抵抗Ｒ２として、可変抵抗素子を採用することによって、各可変感度を任意の値に設定できる。
【００３６】
【発明の効果】
以上説明したように、ＭＯＳ容量素子を発振回路の周波数調整用可変容量素子として使用する場合、重畳された交流電圧の影響で可変感度特性が劣化する虞があった。しかし今回提案した回路方式を用いることで、低電圧でもより大きな可変感度を実現し、可変感度の劣化を改善することが可能となった。
また従来の容量特性を得るために、必要な制御電圧が約半分以下（｜利得｜＝１で約半分、それ以上では半分以下）で済むことにもなり、回路の低電圧化が進む中でその効果は大きい。
尚、ＭＯＳ容量素子を固定容量とした飽和領域（ＭＯＳ容量特性のうち、電圧に対して容量が変化しない領域で、高電圧側又は低電圧側）でデジタル的に使用する際も、本回路構成を用いることで飽和領域を広く設定でき、また制御電圧を小さく設計することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す回路図
【図２】反転アンプの効果原理の説明図
【図３】反転アンプの効果グラフ
【図４】本発明の第２の実施例を示す回路図
【図５】本発明の第３の実施例を示す回路図
【図６】本発明の第４の実施例を示す回路図
【図７】ＭＯＳ容量素子の特性の一例
【図８】従来のＭＯＳ容量素子の使用例
【図９】ＭＯＳ容量素子の測定回路図
【図１０】交流重畳電圧の影響説明図
【図１１】交流重畳電圧の振幅の影響のグラフ
【符号の説明】
Ｒ１、Ｒ２、１、２、４１、４２、５７、５８、５９、６０、６４、６５、６６、６７  抵抗、５２、５４、５６  コンデンサ、５１、５３、５５、６１、６２、６３  ＭＯＳ容量素子
【図１】
2004327470.tif 000003
【図２】
2004327470.tif 000004
【図３】
2004327470.tif 000005
【図４】
2004327470.tif 000006
【図５】
2004327470.tif 000007
【図６】
2004327470.tif 000008
【図７】
2004327470.tif 000009
【図８】
2004327470.tif 000010
【図９】
2004327470.tif 000011
【図１０】
2004327470.tif 000012
【図１１】
2004327470.tif 000013