(57)【要約】【課題】集積回路の単一金属層上で交差する信号を多重化システムを提供すること。【解決手段】集積回路（１０）の単一の金属層（金属層１）上で共通の金属トレース（１００Ｂ，１０２Ｂ）を横切る信号を共有するシステムおよび方法が開示される。信号は、共通の金属トレース（１００Ｂ，１０２Ｂ）を横切って時分割多重化される。そして、集積回路（１０）の単一の金属層（金属層１）がポリシリコン層（ポリ１２）から、およびポリシリコン層への信号の多重化に使用され、集積回路（１０）の上部の金属層（金属層２，金属層３，金属層４）の使用を削減する。【選択図】図５
2004327990.tif 000002
【特許請求の範囲】
【請求項１】
ポリシリコン層および少なくとも第１の金属層から構成されるタイプの集積回路の一つの金属層上で信号を多重化するシステムであって、
前記第１の金属層内の共通トレースと、
前記集積回路の第１の信号を前記共通トレースとの間で接続および切断する第１および第２の多重化回路と、
前記集積回路の第２の信号を前記共通トレースとの間で接続および切断する第３および第４の多重化回路と、
を備え、
前記多重化回路のそれぞれは、制御信号に応答して、前記第３および第４の多重化回路が前記第２の信号を前記共通トレースから切断したとき、前記第１および第２の多重化回路が前記第１の信号を前記共通トレースに接続するようにし、前記第３および第４の多重化回路が前記第２の信号を前記共通トレースに接続したとき、前記第１および第２の多重化回路が前記第１の信号を前記共通トレースから切断するようにする、信号を多重化するシステム。
【請求項２】
前記制御信号は、前記集積回路の共通クロック信号を含む、請求項１に記載の信号を多重化するシステム。
【請求項３】
共通トレースを横切って信号を多重化する装置であって、
第１の信号を前記共通トレースとの間で接続および切断する第１および第２の多重化回路と、
第２の信号を前記共通トレースとの間で接続および切断する第３および第４の多重化回路と、
を備え、
前記多重化回路のそれぞれは、制御信号に応答して、前記第３および第４の多重化回路が前記第２の信号を前記共通トレースから切断したとき、前記第１および第２の多重化回路が前記第１の信号を前記共通トレースに接続するようにし、前記第３および第４の多重化回路が前記第２の信号を前記共通トレースに接続したとき、前記第１および第２の多重化回路が前記第１の信号を前記共通トレースから切断するようにする、信号を多重化する装置。
【請求項４】
前記制御信号を生成する共通クロックをさらに備える請求項３に記載の信号を多重化する装置。
【請求項５】
ポリシリコン層と１つまたは複数の金属層とを有する集積回路をさらに備え、前記共通トレースは、前記集積回路の単一金属層内に構成され、前記多重化回路は、前記ポリシリコン層内に構成され配置される、請求項３に記載の信号を多重化する装置。
【請求項６】
共通トレースを横切って第１の信号と第２の信号とを多重化する方法であって、
常に前記第１および第２の信号のうちの一方のみが前記共通トレースに結合するように、
前記共通トレースに電気的に結合された多重化回路の第１の組をアクティブまたは非アクティブにするステップと、
前記共通トレースに電気的に結合された多重化回路の第２の組をアクティブまたは非アクティブにするステップと、
を含む第１の信号と第２の信号とを多重化する方法。
【請求項７】
前記アクティブまたは非アクティブにするステップは、共通クロックを利用して、前記多重化回路のパスゲートを駆動することを含む、請求項６に記載の第１の信号と第２の信号とを多重化する方法。
【請求項８】
前記アクティブまたは非アクティブにするステップは、集積回路のポリシリコン層上の制御信号を利用することを含み、前記共通トレースは、該集積回路の金属層内にある、請求項６に記載の第１の信号と第２の信号とを多重化する方法。
【請求項９】
前記共通トレースに電気的に結合された多重化回路の１つまたは複数の追加の組をアクティブまたは非アクティブにすることにより、前記共通トレースを横切る１つまたは複数の追加の信号を多重化し、前記第１の信号、第２の信号または前記追加の信号のうちの１つのみが前記共通トレースに結合するようにする、請求項６に記載の第１の信号と第２の信号とを多重化する方法。
【請求項１０】
ポリシリコン層および少なくとも第１の金属層から構成されるタイプの集積回路の一つの金属層上で信号を多重化するシステムであって、
前記第１の金属層内の共通トレースと、
第１および第２の多重化回路を備える第１のマルチプレクサの組と、
第３および第４の多重化回路を備える第２のマルチプレクサの組と、
を備え、
前記多重化回路のそれぞれは、制御信号に応答して、前記第２のマルチプレクサの組が前記第２の信号を前記共通トレースから切断したときに前記第１のマルチプレクサの組が前記第１の信号を前記共通トレースに接続し、前記第２のマルチプレクサの組が前記第２の信号を前記共通トレースに接続したときに前記第１のマルチプレクサの組が前記第１の信号を前記共通トレースから切断するようにする、第１の信号と第２の信号とを多重化するシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
集積回路の単一金属層上で交差する信号を多重化システムに関する。
【背景技術】
【０００２】
複雑な集積回路は、複数の相互接続層から構成される。通常、論理回路を含むポリシリコン層は、特に信号がポリシリコン層を横切らずにより抵抗の低い経路を必要とする場合、相互接続性のために１つまたは複数の金属層を利用する。金属層は、内面に、層間電気回路を完成するために隣接する層と接続する接点を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
層間電気回路によって、集積回路の設計段階中にいくつかの設計上の複雑さが生じる。特に、設計段階では、集積回路を、各々が一定の設計上の機能を提供するブロックに分割する。たとえば、第１のブロックは、メモリキャッシュ機能を提供し、第２のブロックは、算術処理機能を提供する。これらのブロックは、しばしば、集積回路設計の１つまたは複数の金属層を利用する。そして、第１のブロック内の回路は、第２のブロックの回路と相互作用し、その際、それらの間および第１の金属層を横切る信号ルーティングを必要とする。このルーティングでは、トレースが、第２のブロックに達するために第３のブロックを通してルーティングすることが必要である場合があるが、１つのトレースがすでに第３のブロックを通してルーティングされている場合、第２のトレースが第１の金属層上の第１のトレースを横切るとすると、第２のトレースをその第３のブロックを通してルーティングすることが不可能な場合がある。したがって、第２のトレースを、第２のブロックにおけるその宛先に達するために集積回路の第２の金属層にルーティングする。このルーティングにより、余分なコネクタが必要であるため集積回路の構成にいくつかの困難がもたらされ、低い方の金属層において複雑性および過密が増大し最終的な集積回路のサイズおよびコストが増大する。
【課題を解決するための手段】
【０００４】
一つの態様において、システムは、ポリシリコン層と少なくとも第１の金属層とから構成されるタイプの集積回路の単一金属層上で信号を多重化（multiplex,マルチプレックス）する。共通トレースが第１の金属層内に存在する。第１および第２の多重化回路が集積回路の第１の信号を共通トレースとの間で接続および切断する。第３および第４の多重化回路が集積回路の第２の信号を共通トレースとの間で接続および切断する。多重化回路は、制御信号に応答して、第３および第４の多重化回路が第２の信号を共通トレースから切断した場合に、第１および第２の多重化回路が第１の信号を該共通トレースに接続するようにし、該第３および第４の多重化回路が該第２の信号を該共通トレースに接続した場合に、該第１および第２の多重化回路が該第１の信号を該共通トレースから切断するようにする。
【０００５】
別の態様では、第１、第２、第３および第４の多重化回路をポリシリコン層とともに配置し、第１、第２、第３および第４の多重化回路と第１の金属層との間で複数のコネクタが結合する。
【０００６】
一つの態様において、制御信号は、集積回路の共通クロック信号である。当業者は、多重化回路を同じように制御するために制御信号を別々に生成することができることを理解するであろう。
【０００７】
別の態様において、装置は、共通トレース（例えばプリント回路基板内や集積回路内）を横切って信号を多重化する。第１および第２の多重化回路は、第１の信号を共通トレースとの間で接続および切断する。第３および第４の多重化回路は、第２の信号を共通トレースとの間で接続および切断する。多重化回路は、制御信号に応答して、第３および第４の多重化回路が第２の信号を共通トレースから切断した場合に、第１および第２の多重化回路が第１の信号を該共通トレースに接続するようにし、該第３および第４の多重化回路が該第２の信号を該共通トレースに接続した場合に、該第１および第２の多重化回路が該第１の信号を該共通トレースから切断する。
【０００８】
一実施例では、プリント回路基板は装置を含み、そのプリント回路基板の単一層内に共通トレースを構成する。たとえば、多重化回路を、単一層とともにまたはプリント回路基板の別の層とともに構成し配置する。
【０００９】
別の実施例では、集積回路は上記装置を含む。集積回路は、ポリシリコン層と１つまたは複数の金属層とを有する。共通トレースは、該集積回路の単一金属層内に構成される。多重化回路は、ポリシリコン層内に構成され配置される。
【００１０】
さらに別の実施例では、方法は、共通トレースを横切って第１の信号と第２の信号とを多重化する。この方法は、常に第１および第２の信号のうちの一方のみが共通トレースに結合するように、該共通トレースに電気的に結合された多重化回路の第１の組をアクティブまたは非アクティブにするステップと、該共通トレースに電気的に結合された多重化回路の第２の組をアクティブまたは非アクティブにするステップと、を含む。
【００１１】
当業者には理解されるように、任意の数の別の信号を共通トレースを横切って結合することができる。例えば、この方法は、共通トレースに電気的に結合された多重化回路の１つまたは複数の追加の組をアクティブまたは非アクティブにするステップと、該共通トレースを横切って１つまたは複数の追加の信号を多重化し、それにより、常に、第１の信号、第２の信号または該追加の信号のうちの１つのうちの１つのみが該共通トレースに結合するようにすることを含むことができる。
【発明を実施するための最良の形態】
【００１２】
図１は、集積回路設計１０の多層構造を示すブロック図である。集積回路１０は、１つのポリシリコン層１２（ポリ１２）と４つの金属層、すなわち金属１、金属２、金属３および金属４とを有する。設計段階では、集積回路１０を、ブロック１３、１４、１５および１６に分割することができ、各ブロックは、集積回路１０の一定の設計上の機能を提供する。たとえば、ブロック１３は、メモリキャッシュ機能を提供してもよく、ブロック１４は、算術処理機能を提供してもよく、ブロック１５は、命令パイプライン機能を提供してもよく、ブロック１６は、フラッシュメモリ機能を提供してもよい。各設計ブロック１３、１４、１５および１６は、１つまたは複数の金属層１〜４を利用して、集積回路１０内で信号をルーティングすることができる。図２では、ブロック１４を、例示的に集積回路１０の中心領域にあるように示す。
【００１３】
図２は、集積回路１０の３つの層、すなわちポリ１２、金属１および金属２の３次元表現を示す。ポリ１２は、相互接続された回路Ａ、Ｂ、ＣおよびＤの４つのポイントを含む。ポイントＡは、金属１を使用してブロック１４を横切ってポイントＢと接続し、ポイントＣは、金属２を使用してブロック１４を横切ってポイントＤに接続する。設計ブロック１４は、信号をポリ１２の広い領域を横切ってルーティングする（たとえば、ＡからＢ、ＣからＤ）場合に金属層１および２を使用することにより、長いトレースを必要とする電気抵抗を低減する。図３に示すように、ポリ１２は、パッドを利用して金属層１上の接点に接続し、金属層は他の同様の接点によって相互接続する。
【００１４】
例として、図２および図３を考慮すると、ポイントＡは、金属１上の対応する接点２８に対する接続性を提供するパッド２０に接続する。同様に、ポイントＢ、ＣおよびＤは、金属１の対応する接点３０、３２および３４にそれぞれ接続性を提供するパッド２２、２４および２６を有する。金属１は、接点２８と接点３０との間を接続する金属トレース３６を有し、それによりパッド２０をポリ１２のパッド２２に接続しポイントＡとポイントＢとの間の信号接続性を提供する。金属１の接点３２および３４は、ポリ１２のパッド２４および２６と接続する。しかしながら、金属１上のブロック１４を横切るために、金属トレース３６がすでに接点２８と接点３０との間を接続しているため、接点３２と接点３４との間を接続するために追加の金属層が必要となる（金属１上の追加の接続性（図示せず）がブロック１４の周囲のトレースルーティングを妨げるものとする）。金属２は、金属１の接点３２および３４にそれぞれ接続する接点３８および４０を有する。金属トレース４２は、金属２上の接点３８と接点４０との間を接続し、それにより金属１上の接点３２と接点３４との間、ポリ１２上のパッド２４と２６との間を接続し、ポイントＣとポイントＤとの間の信号接続性を提供する。
【００１５】
この例では、さらに、ポイントＣからポイントＤにブロック１４を横切って信号をルーティングするために金属２を使用することにより、他の設計ブロックが金属２を使用するのを妨げる可能性がある。これによって、集積回路１０の開発に対し大幅な時間およびコストが追加される。また、コネクタ３８および４０によって集積回路１０に対し複雑性と信号抵抗とが追加されるため、集積回路１０の信頼性が低下する。
【００１６】
図４は、第２の金属層（金属２）を使用せずにポイントＡ、Ｂ、ＣおよびＤ間の連絡を可能にする、単一金属層（金属１）を横切って２つの信号を多重化する一実施形態を示す。ポイントＡは、パッド２０を使用して金属１上の接点２８に接続する。トレース１００が、接点２８から接点３０までブロック１４を横切る。接点３０は、ポリ１２上のポイントＢのパッド２２と接続する。トレース１００を、３つのセクション１００Ａ、１００Ｂおよび１００Ｃとして示す。
【００１７】
ポイントＣは、パッド２４を使用して金属１上の接点３２に接続する。トレース１０２が、金属１上の接点３２から接点３４までブロック１４を横切る。接点３４は、ポリ１２上のポイントＤのパッド２６と接続する。トレース１０２を、３つのセクション１０２Ａ、１０２Ｂおよび１０２Ｃとして示す。セクション１００Ｂとセクション１０２Ｂとを、金属１上でトレース１００および１０２が交差する部分で接合する。
【００１８】
金属１上のトレース１００、１０２を、ポリ１２上の多重化回路６０、６２、６４および６６を多重化する動作を通して多重化することにより、トレース１００および１０２上の信号が接合されたセクション１００Ｂおよび１０２Ｂを時分割する。図示するように、多重化回路６０および６２は、接点８４、９２、９４および８６とパッド６８、７０、７４および７２とを通してトレース１００の回路を完成する。図示するように、多重化回路６４および６６は、接点８８、９６、９８および９０とパッド７６、７８、８２および８０とを通してトレース１０２の回路を完成する。
【００１９】
したがって、この実施例では、ポイントＡは、パッド２０、接点２８、トレースセクション１００Ａ、接点８４、パッド６８、多重化回路６０、パッド７０、接点９２、トレース１００Ｂ、接点９４、パッド７４、多重化回路６２、パッド７２、接点８６、トレース１００Ｃ、接点３０およびパッド２２を通してポイントＢと連絡する。ポイントＣは、パッド２４、接点３２、トレース１０２Ａ、接点８８、パッド７６、多重化回路６４、パッド７８、接点９６、トレース１０２Ｂ、接点９８、パッド８２、多重化回路６６、パッド８０、接点９０、トレース１０２Ｃ、接点３４およびパッド２６を通してポイントＤと連絡する。
【００２０】
動作時、多重化回路６０および６２は、ポイントＡからポイントＢへの信号アクセスを制御し、多重化回路６４および６６は、ポイントＣからポイントＤへの信号アクセスを制御することにより、常にセクション１００Ｂおよび１０２Ｂに亙って１つの信号のみがアクティブであるようにする。この実施例では、金属層２を使用せず、したがって金属層２を他の設計ブロック（たとえば、図１のブロック１３、１４）によって使用することができる。
【００２１】
図５は、集積回路の単一金属層上で信号を交差させる多重化回路の一実施形態を示す概略図である。単一クロック信号が、多重化回路６０、６２、６４および６６を制御することにより、図４におけるポイントＡからポイントＢまたはポイントＣからポイントＤへの金属１上の電気的に接続されたトレース１００Ｂおよび１０２Ｂを共用する。多重化回路６０、６２、６４および６６は、それぞれの単一パスゲート１１０、１１２、１１４および１１６を有する。パスゲート１１０を、制御信号１２０および１２２によって制御し、パスゲート１１２を、制御信号１２４および１２６によって制御し、パスゲート１１４を、制御信号１２８および１３０によって制御し、パスゲート１１６を、制御信号１３２および１３４によって制御する。
【００２２】
一実施例では、信号をポイントＡからポイントＢにイネーブルにするためには、制御信号１２０および１２４がハイであり、制御信号１２２および１２６がローである。信号をポイントＣからポイントＤにディスエーブルにするためには、制御信号１２８および１３２がローであり、制御信号１３０および１３４がハイである。信号をポイントＣからポイントＤにイネーブルにするためには、制御信号１２８および１３２がハイであり、制御信号１３０および１３４がローである。信号をポイントＡからポイントＢにディスエーブルにするためには、制御信号１２０および１２４がローであり、制御信号１２２および１２６がハイである。
【００２３】
制御信号１２２、１２６、１２８および１３２をクロック信号１３６に接続し、制御信号１２０、１２４、１３０および１３４を反転クロック信号１３８に接続する。それにより、クロック信号１３６と反転クロック信号１３８とが、ポイントＡからポイントＢへの信号とポイントＣからポイントＤへの信号とが同時にイネーブルにならないようにパスゲート１１０、１１２、１１４および１１６を制御する。
【００２４】
表１は、クロック信号１３６と反転クロック信号１３８とによって制御される、ポイントＡとポイントＢおよびポイントＣとポイントＤの間の信号の接続性を示す。この金属１を横切る時分割により、金属２を横切って信号をルーティングする必要がなくなり、他の設計接続性に対して金属層２上で利用可能な空間が増大する。
【表１】
2004327990.tif 000003
【００２５】
図６は、集積回路設計の単一金属層を横切るポイントＡからポイントＢへの信号とポイントＣからポイントＤへの信号とを時間多重化する１つのプロセス２００を示すフローチャートである。プロセス２００は、ステップ２０２で開始し、ステップ２０４に進む。
【００２６】
ステップ２０４は、判断である。クロック１３６がハイである場合、プロセス２００はステップ２０６に進み、そうでない場合、プロセス２００はステップ２０８に進む。
【００２７】
ステップ２０６では、クロック信号１３６をローに設定する。クロック信号１３６がローである場合、ポイントＡからの信号がポイントＢに接続し、ポイントＣからポイントＤへの信号が切断される。プロセス２００はステップ２１０に進む。
【００２８】
ステップ２０８では、クロック信号１３６をハイに設定する。クロック信号１３６がハイである場合、ポイントＣからの信号がポイントＤに接続し、ポイントＡからポイントＢへの信号が切断される。プロセス２００はステップ２１２に進む。
【００２９】
ステップ２１０では、ポイントＡからの信号が目下イネーブルでありポイントＣからポイントＤへの信号がディスエーブルであるため、ポイントＢがポイントＡからの信号を使用するのを可能にする。プロセス２００は、ステップ２０４に進む。
【００３０】
ステップ２１２では、ポイントＣからの信号が目下イネーブルでありポイントＡからポイントＢへの信号がディスエーブルであるため、ポイントＤがポイントＣからの信号を使用するのを可能にする。プロセス２００は、ステップ２０４に進む。
【００３１】
プロセス２００は、クロック信号１３６および１３８の状態をトグルして、無期限に継続してもよく、それによりポイントＡからポイントＢに、代替的にポイントＣからポイントＤに信号をルーティングしてもよい。
【００３２】
多重化回路６０、６２、６４および６６を、ポリ１２上において同一場所に配置する必要はないが、設計の便宜上他の回路と配置してもよい。一実施例では、多重化回路６０をポイントＡに配置し、多重化回路６２をポイントＢに配置し、多重化回路６４をポイントＣに配置し、多重化回路６６をポイントＤに配置することにより、金属１がセクション１００Ｂおよび１０２Ｂ以外で使用されないようにする。
【００３３】
図５の実施例は、単一クロック制御信号を使用して単一接合を横切って多重化される２つの信号を示す。当業者は、これを、単一接合における信号が同時にイネーブルにならないように、各信号に対して２つのパスゲートを利用することにより、および複数のタイミング信号によってパスゲート対を制御することにより、単一金属層を交差する複数の信号を含むように拡張してもよい、ということを理解するであろう。また、この技術を、コンポーネント間での信号ルーティングのために複数の層を使用する、プリント回路基板等の他の層状電子システムに適用してもよい。
【００３４】
上記方法およびシステムにおいて本発明の範囲から逸脱することなく変更を行ってもよい。このため、上記説明に含まれるか添付図面に示される事柄を、限定する意味ではなく例示するものとして解釈すべきである、ということに留意しなければならない。添付の特許請求の範囲は、本明細書で説明したすべての包括的なおよび特定の特徴とともに、言語上、それらの間にあると言ってもよい本方法およびシステムの範囲のすべての記述と、を包含するように意図される。
【図面の簡単な説明】
【００３５】
【図１】１つの多層集積回路の側面を示すブロック図。
【図２】２つの交差する信号が２つの金属層を利用して１つの設計ブロックにルーティングされる集積回路の３次元図。
【図３】複数の金属層がポリシリコン層に対する接続性を提供する、図２の集積回路の側面図。
【図４】２つの交差する信号が１つの設計ブロックの単一金属層にルーティングされる、集積回路の３次元図。
【図５】単一金属層上に信号共用を提供する１つの回路を示す概略図。
【図６】単一金属層を横切って２つの信号の時分割多重化を制御する１つのプロセスを示すフローチャート。
【図１】
2004327990.tif 000004
【図２】
2004327990.tif 000005
【図３】
2004327990.tif 000006
【図４】
2004327990.tif 000007
【図５】
2004327990.tif 000008
【図６】
2004327990.tif 000009