(57)【要約】      （修正有）【課題】チップサイズパッケージの製造方法は、パッケージの薄型化が難しく、半導体素子の突起電極の露出のために研磨工程が必要となり研磨面のディシングやエロージョンが発生すると共に研磨時の圧力により電極直下にストレスを与えるという課題があった。【解決手段】半導体素子２の電極にＡｕスタッドバンブを形成し、保護シート１７に積層された被覆樹脂４と封止樹脂３にＡｕスタッドバンプを対向させて接着し、被覆樹脂４と封止樹脂３を熱硬化させる。保護シート面１７から紫外線１８を照射し保護シート１７と被覆樹脂４の界面の接着力を半減させて保護シート１７を剥離する。その後、金属薄膜を被覆してからパターンニングして再配線層を形成して表面にソルダーレジストの塗布と半田ボールを取りつけて本発明の半導体装置が製造される。【選択図】      図６
2004327724.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、前記半導体素子の電極パッド上に付設された突起電極と、前記半導体素子側面周囲を覆う樹脂と、前記半導体素子主面上と前記側面周囲樹脂上を一体的に覆う被覆樹脂と、前記一体的に覆う被覆樹脂面に再配線層が形成されて前記半導体素子の突起電極と接続された半導体装置であって、
前記突起電極がＡｕスタッドバンプから形成され、前記Ａｕスタッドバンプとが再配線層で接続され状態において、前記Ａｕスタッドバンプと再配線層の接続部分がスタッドバンプ形状を維持しながら接続されていることを特徴とする半導体装置。
【請求項２】
前記半導体素子から前記外部端子までの導体部は、前記突起電極がＡｕスタッドバンプに接続された前記半導体素子から前記外部端子までの導体部は、前記最配線層が導電性ペーストで形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体素子主面上と前記側面周囲樹脂上を一体的に覆う被覆樹脂は、前記側面を覆う樹脂とは特性が異なる材料を用いていることを特徴とする請求項１乃至２の何れか１に記載の半導体装置。
【請求項４】
有機膜支持体上に敷設された接着材層面に、Ａｕスタッドバンプが付設された複数の半導体素子を一定間隔で接着する工程と、
前記封止樹脂を加熱硬化させる工程と、
前記有機膜支持体を剥離する工程と、
露出した前記Ａｕスタッドバンプと被覆樹脂層に再配線層を形成する工程と、
前記半導体素子間の樹脂を切断する工程とを備え、
前記工程順に処理されることを特徴とする半導体装置の製造方法。
【請求項５】
前記有機膜支持体上に敷設された接着材層が２層構造であることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を回路基板に高密度で実装できるチップサイズパッケージとその製造方法に関する。
【０００２】
【従来の技術】
最近、電子製品の携帯品やデスクトップ品の小型化が進展し、半導体電子部品もそれに伴って小型、薄型化が要求され、究極構造であるチップサイズパッケージ（以降ＣＳＰと呼ぶ）が積極的に開発されている。
【０００３】
従来のＣＳＰについて第７図を用いて説明する。
【０００４】
半導体素子２の回路面と側面に封止樹脂３によって保護されている。回路面の封止樹脂３は、半導体素子電極（図示せず）に位置する部分にビアを貫通するように柱状電極６が形成されている。柱状電極６に接続する再配線層５が平面方向に形成されその先に半田ボール８が接続されている。再配線５と回路面の樹脂封止３上には再配線の腐食、傷を防止するソルダーレジスト７が形成されている。
【０００５】
次に第８図の製造工程図を説明すると、
ウェハー１４上に回路が形成され、その後、メッキとフォトリソグラフィーを用いて電極パッド上に１００〜２００μｍ程度の厚みの柱状電極６を形成する。高くすることによって接続部分の横方向の応力を吸収し易くして破壊を防止するためである。
【０００６】
このウェハーをダイシングして個片にした半導体素子２を第９図（ａ）に示すように例えばＣｕのような金属基板１５に一定間隔で配置接着する。
【０００７】
次に第９図（ｂ）のように半導体素子の柱状電極６を覆うようにエポキシ等の封止樹脂３覆う。その後、第９図（ｃ）のように柱状電極６を露出させるために研削機（図示せず）により研削する。
【０００８】
次いで第９図（ｄ）は、研削面全体にＣｕスパッタしてメツキ電極のシード層を形成し、このシード層を陰極として電解Ｃｕメッキを１０〜２０μｍ程度被着させる。次に、フォトレジストを塗布し、マスクにより露光・現像して再配線パターンを形成後、ウェットエッチングして再配線パターン５を形成する。
【０００９】
第９図（ｅ）のように、半田ボール８の接続部以外をソルダーレジスト７で覆った後にダイシング・ソウ１６により１個ずつの半導体素子に分割する。
【００１０】
第９図（ｆ）は、個別化された半導体素子２である。
【００１１】
第９図（ｇ）は一般的な方法で半田ボール８を再配線層５につながるランド１９に接続する。
【００１２】
このような工程を経て第７図に示す従来のＣＳＰ構造の半導体装置が完成する。
【００１３】
【特許文献１】
特開２００１−２１７３８１
【特許文献２】
特開２０００−１２４３５４
【００１４】
【発明が解決しようとする課題】
しかしながら従来のＣＳＰ構造の半導体装置は、以下のような問題があった。
【００１５】
従来のＣＳＰは、取りつけ治具の金属基板が半導体素子の一部となり薄型化に不利である。また、柱状電極面を露出させるための研磨が必要であるために、硬度の低い樹脂と硬度の高い金属が混在する研磨面を研磨するとディシング（金属部がえぐれる現象）やエロージョン（樹脂面がえぐれる現象）という金属と樹脂の研磨速度に係わる不具合という段差が生じるという問題である。更に研磨時にウェハーと柱状電極に係る研磨圧力によって電極直下にストレスを与えるという問題があった。
【００１６】
また、柱状電極と再配線層の接続部が熱応力により破断し易い構造であった。
【００１７】
以上のように構造と製造方法では不要な金属基板と研削工程が必要になり、製造工程の増加と資材の増加と、電極部の接続信頼性を損なうという欠点があった。
【００１８】
【課題を解決するための手段】
本発明は、上記欠点を解決するためになされたもので、半導体素子の突起電極としてＡｕスタッドバンプを採用し、保護シート上に接着した封止樹脂に半導体素子のＡｕスタッドバンプ面を対向させて接着し、封止樹脂を熱硬化させた後に紫外線を照射して接着力を半減させてから保護シートを剥離して、露出したＡｕスタッドバンプに再配線層を形成接続する方法である。この製造方法によって半導体電極直下にストレスを与えない半導体装置が得られる。
【００１９】
更に、この製造方法は、Ａｕスタッドバンブの露出した先端部分を損なうことなく再配線層と接続されている構成を持っているので膨張収縮により応力が発生してもＡｕスタッドバンブが平面方向に柔軟に対応することができる。
【００２０】
【発明の実施の形態】
第一実施例
以下図面を用いて説明する。
【００２１】
第１図（ａ）、（ｂ）、（ｃ）はそれぞれ表面の平面図、断面図、裏面の平面図、第２図は断面図の詳細図である。  本発明の半導体装置１は、半導体素子２の電極パッド（図示せず）にＡｕスタッドバンプが形成され、半導体素子の周囲には保護のためにエポキシ樹脂からなる封止樹脂３が半導体素子と同じ厚さで樹脂が枠状に封止されている。枠状の封止樹脂は、０．５〜１．０ｍｍの幅で形成されている。
【００２２】
半導体素子２主面には被覆樹脂層４が５０〜８０μｍ程度の厚さに封止樹脂３と同じ材質の樹脂で覆われており、半導体素子上のＡｕスタッドバンプ先端部１０が被覆樹脂層４から突出している。その被服樹脂層４上に再配線層５がＣｕ薄膜で１５〜２０μｍ程度の厚さに形成されている。Ａｕスタッドバンプ先端部１０の形状になぞられるようにＣｕ薄膜再配線層５が形成されている。
【００２３】
従って、Ａｕスタッドバンプ９の高さが８０μｍとすると基体部２０が６０μｍで先端部１０が２０μｍの割合になる。従って従来のエポキシからなる封止樹脂３の厚さは６０μｍで非常に薄く形成されている。要するに回路面の熱膨張の大きい樹脂の体積を少なくして膨張する量を減量した構造になっている。
【００２４】
また、再配線接続部の形状がＡｕスタッドバンプ先端部１０の形状を覆うように形成されているので平面方向の伸縮に対して先端部１０が変形することができるので接続信頼性が向上する。
【００２５】
図４と図５を用いて第１の製造方法について説明する。
図４は、ウェハーにＡｕスタッドバンプ９を取りつける方法である。拡散工程の完了したシリコンウェハー１４を準備し、ボンディング・ツール１２の穴に通したＡｕワイヤー１１の先端部のＡｕボール１３をウェハー上のアルミニウム電極パッド（図示せず）に熱と超音波と圧力をかけながらアルミニウムと反応させた直後、ボンダー機能のワイヤークランプを動作させＡｕワイヤーを切断すると図のような形状のスタッドバンプが形成できる。
【００２６】
その後に、ダイシングをして個々の半導体素子２に分割する。
【００２７】
図５（ａ）のように封止樹脂３を厚く積層した保護シート１７を準備し、半導体素子２と封止樹脂３に対向させて一定間隔に配置して、加熱しながら封止樹脂３を軟化させながら加圧接着する。この状態では封止樹脂３は完全に硬化させない状態にしてある。
【００２８】
図５（ｂ）のように、保護シート１７に接着した半導体素子２の隣接する隙間に封止樹脂３が押し出されて封止が充填させられる。この状態で、充分加熱をして封止樹脂３を完全硬化させる
図５（ｃ）のように紫外線１８を保護シート側から照射して保護シート１７と封止樹脂３の接着力を半減させ保護シートの端部を摘んで引き剥がす。
【００２９】
図５（ｄ）のように保護シート１７を剥がして露出した半導体素子のＡｕスタッドバンプ先端部１０が封止樹脂３から露出している。この後にＣｕの再配線層５を形成するために、まず、Ｃｕシード層（図示せず）を被着させるためにＣｕスパッタチャンバ（図示せず）入れＡｒ中で空スパッタして表面の薄い接着層を分解除去する。次に、Ｃｕをスパッタして５０〜１００ｎｍの厚さに被着させる。または無電解ＣｕメッキをしてＣｕシード層を形成しても良い。次に、このスパッタされたＣｕシード層を陰極にして電解Ｃｕメッキして１０〜２０μｍの厚さに形成する。次にフォトレジストを塗布、露光・現像してからウェットエッチングしてＣｕの再配線層５を形成する。
【００３０】
図５（ｅ）は半田ボール８が接続されるランド１９を開口するようにソルダーレジスト７を印刷塗布する。
【００３１】
図５（ｆ）はダイシング・ソウで半導体素子間を切断して１個の樹脂で保護された半導体素子になる。
【００３２】
図５（ｈ）は半田ボール８をランド１９にリフローして接続し半導体装置１が完成する。
【００３３】
また別の方法として、（ａ）の工程で保護シートに積層した被覆樹脂層４を薄くして、半導体素子を接着後、再度封止樹脂を半導体素子間に充填して硬化しても良い。
【００３４】
第３図は第２実施例の詳細図である。
【００３５】
図３において、半導体素子２主面には、エポキシ樹脂にシリカ、アルミナ、窒化アルミ等を混入して従来の熱膨張率よりも２０〜３０％下げた被服樹脂層４を５０〜８０μｍ程度の厚さに被覆し、Ａｕスタッドバンプ９の先端部１０が被服樹脂層４から突出され、その被服樹脂層４上に再配線層５がＣｕ薄膜で１５〜２０μｍ程度の厚さに形成されている。
【００３６】
Ａｕスタッドバンプ１０とその先端部１０の形状になぞられるようにＣｕ薄膜再配線層が形成されているのでＡｕスタッドバンプに余計な圧力等が加わらず微細な電極パッドに負担がかからない構造になっている。Ｃｕ薄膜パターン上にはソルダーレジスト７が塗布され配線を腐食から保護している。
【００３７】
図４と図６を用いて第２の製造方法について説明する。
【００３８】
図４の工程で個片化した半導体素子を準備し、図６（ａ）は低膨張率かつ低誘電樹脂からなる被覆樹脂層４と封止樹脂３を積層した保護シート１７を準備し、図６（ｂ）のように導体素子２と封止樹脂３を対向させて一定間隔に配置して、加熱しながらまず封止樹脂３を軟化させて半導体素子２を埋め込み被覆樹脂層４にＡｕスタッドバンプを到達させる。この工程で第１実施例と異なる点は、２層構造の樹脂を加熱させながら被覆樹脂層４にＡｕスタッドバンブを到達させる必要があるために封止樹脂３のエポキシ樹脂と被覆樹脂層４の軟化温度と流動性を調整するために、主に封止樹脂３の熱膨張係数を調整するフィラーの混入量を少な目に混入した樹脂を使用した。その後、充分加熱して完全に硬化させる。
【００３９】
図６（ｃ）〜（ｈ）は第１実施例と同じであるので省略する。
【００４０】
このようにして再配線を支える被覆樹脂層が低誘電かつ低膨張の樹脂で形成されているので高速動作が可能でかつ再配線層５を支持する被覆樹脂４の膨張収縮が少なくなり再配線層の切断が少ない半導体装置となる。また、保護シート上に特性の異なる樹脂を２層に形成してあるために、製造方法が単純化し省力化が図られる。
【００４１】
第３の実施例
図５と図６（ｄ）の再配線工程の他の手段は、保護シート１７を剥がした後にＡｕスタッドバンプ９と半田ボール間をつなぐ配線をＡｇペースト等の導電性ペーストを用いて印刷で形成しても簡便に再配線が形成できる。
【００４２】
【発明の効果】
以上説明したように、半導体素子電極にＡｕスタッドバンブを取り付け、保護シートに積層された樹脂層にＡｕスタッドバンプを埋め込むことによって再配線層との接続部を研磨することなく露出でき接続できるので研磨時のディシングやエロージョンを防止でき、更に工程の省力化が図られる。
また、半導体素子の回路上を被覆する樹脂の膨張収縮する材料の厚さを薄くすることまたは熱膨張率を下げることによって半導体素子電極と再配線層の熱応力を抑制することによって接続部の信頼性の向上にもつながる。
【００４３】
Ａｕスタッドバンブの露出した先端部分を損なうことなく再配線層と接続されている構成を持っているので膨張収縮により応力が発生してもＡｕスタッドバンブが平面方向に柔軟に対応することができる。
更に言えば、半導体素子面にエポキシ樹脂よりも誘電率の低いフィラーを混入しているので見かけの被覆樹脂の誘電率が下がるので狭ピッチ配線でしかもＧＨｚ帯の周波数のスピードに対応することも可能となった。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）  本発明の半導体装置の平面図、断面図、裏面平面図
【図２】第１実施例の詳細断面図
【図３】第２実施例の詳細断面図
【図４】ウェハー上でＡｕスタッドバンプを形成する工程図
【図５】第１の製造方法の工程図
【図６】第２の製造方法の工程図
【図７】従来の半導体装置の断面図
【図８】従来のウェハー上で柱状電極を形成する工程図
【図９】従来の製造方法の工程図
【符号の説明】
１    半導体装置
２    導体素子
３    封止樹脂
４    被覆樹脂層
５    再配線層
６    柱状電極
７    ソルダーレジスト
８    半田ボール
９    Ａｕスタッドバンプ
１０    Ａｕスタッドバンプ先端部
１１    Ａｕワイヤー
１２    ボンデイングツール
１３    Ａｕボール
１４    シリコンウェハー
１５    金属基板
１６    ダイシング・ソウ
１７    保護シート
１８    紫外線照射
１９    ランド
２０    Ａｕスタッドバンプの基体部
【図１】
2004327724.tif 000003
【図２】
2004327724.tif 000004
【図３】
2004327724.tif 000005
【図４】
2004327724.tif 000006
【図５】
2004327724.tif 000007
【図６】
2004327724.tif 000008
【図７】
2004327724.tif 000009
【図８】
2004327724.tif 000010
【図９】
2004327724.tif 000011