(57)【要約】【課題】所望のコモンモード電圧信号を生成することにより好適なＯＴＡ回路の出力特性を得ることができる演算増幅器を提供する。【解決手段】電圧設定回路４は、ＯＴＡ回路の出力信号の振幅の最大の電圧レベルを設定する電圧設定領域１１と、出力信号の振幅の最小の電圧レベルを設定する電圧設定領域１２と、電圧設定領域１１および１２で設定された電圧の中間電圧を設定する中間電圧設定領域１３とを有する。この中間電圧がコモンモードフィードバック回路に入力され、この中間電圧に基づいてコモンモードフィードバック回路は、ＯＴＡ回路に帰還するコモンモード電圧を生成する。【選択図】        図４
2004328487.tif 000002
【特許請求の範囲】
【請求項１】
２つの入力信号を受けて、前記２つの入力信号の電圧差を増幅して、２つの出力信号をそれぞれ出力するための差動増幅回路と、
前記２つの出力信号を受けて、前記差動増幅回路を流れる電流量を制御するための帰還回路とを備え、
前記帰還回路は、
前記２つの出力信号の振幅の基準となるフィードバック基準電圧を設定する電圧設定回路と、
前記電圧設定回路により設定された前記フィードバック基準電圧および入力される前記２つの出力信号に基づいて、前記差動増幅回路を流れる電流量を制御するフィードバック制御信号を生成するコモンモードフィードバック回路とを含み、
前記電圧設定回路は、
前記差動増幅回路に流れる電流経路と同様の電流経路を形成する模擬電流経路部と、
前記模擬電流経路部を流れる電流に基づいて、第１の内部ノードの電圧レベルを前記２つの出力信号の少なくとも一方の振幅が最大の電圧レベルである第１の電圧となるように設定する第１の電圧設定部と、
前記模擬電流経路部を流れる電流に基づいて、第２の内部ノードの電圧レベルを前記２つの出力信号の少なくとも一方の振幅が最小の電圧レベルである第２の電圧となるように設定する第２の電圧設定部と、
前記第１および第２の電圧設定部の前記第１および第２の内部ノードに設定された前記第１および第２の電圧の平均値を電圧出力ノードに設定する中間電圧設定部とを有する、演算増幅器。
【請求項２】
前記差動増幅部は、
第１の電源電圧と出力ノードとの間に接続され、ゲートに前記フィードバック制御信号を受ける第１のトランジスタと、
前記出力ノードを介して前記第１のトランジスタと直列に接続され、ゲートに前記２つの入力信号の一方が入力される第２のトランジスタと、
前記第２のトランジスタと第２の電源電圧との間に接続され、ゲートに所定電圧を受ける第３のトランジスタとを含み、
前記第１の電圧設定部の前記第１の電圧は、前記第１の電源電圧から前記第１のトランジスタのピンチオフ電圧の差以下となるように設定され、
前記第２の電圧設定部の前記第２の電圧は、前記第２のトランジスタの閾値電圧と第２のトランジスタのピンチオフ電圧の最小値と前記第３のトランジスタのピンチオフ電圧との和以上になるように設定される、請求項１記載の演算増幅器。
【請求項３】
前記模擬電流経路部は、前記第１の電源電圧と第３の内部ノードとの間に接続され、前記第３の内部ノードとゲートが電気的に結合される前記第１のトランジスタと同一の第１のダミートランジスタと、前記第３の内部ノードを介して前記第１のダミートランジスタと直列に接続され、ゲートが前記電圧出力ノードと結合される前記第２のトランジスタと同一の第２のダミートランジスタと、前記第２の電源電圧と前記第２のトランジスタとの間に接続され、ゲートに前記所定電圧を受ける前記第３のトランジスタと同一の第３のダミートランジスタとを含み、
前記第１の電圧設定部は、前記第１のダミートランジスタとカレントミラー回路を形成するように前記第１の電源電圧と前記第１の内部ノードとの間に接続される第４のトランジスタと、前記第１の電源電圧と第４の内部ノードとの間に接続され、前記第４の内部ノードとゲートが電気的に結合される第５のトランジスタと、前記第５のトランジスタとカレントミラー回路を形成するように前記第１の内部ノードと前記第２の内部ノードとの間に接続される第６のトランジスタとを有し、
前記第５のトランジスタは、前記第１のトランジスタのＬ／４倍（Ｌ：自然数）のβ値に設計され、
前記第４および第６のトランジスタは、前記第１のトランジスタのＭ倍（Ｍ：自然数）のβ値に設計され、
前記第２の電圧設定部は、前記第２の電源電圧と前記第２の内部ノードとの間に接続され、ゲートが前記第２の内部ノードと電気的に結合される第７のトランジスタを有し、
前記第７のトランジスタのピンチオフ電圧は、前記第２の電源電圧と前記第２のトランジスタのピンチオフ電圧の最小値と前記第３のトランジスタのピンチオフ電圧との和以上になるように設計される、請求項２記載の演算増幅器。
【請求項４】
前記模擬電流経路部は、前記第２のダミートランジスタと同一であり、かつ前記第５のトランジスタと直列に接続され、ゲートが前記電圧出力ノードと電気的に結合される第４のダミートランジスタをさらに有し、
前記第４のダミートランジスタを通過する通過電流は、前記第２のダミートランジスタを通過する通過電流とともに前記第３のダミートランジスタに流れる、請求項３記載の演算増幅器。
【請求項５】
前記模擬電流経路部は、前記第１の電源電圧と第３の内部ノードとの間に接続され、前記第３の内部ノードとゲートが電気的に結合される前記第１のトランジスタと同一の第１のダミートランジスタと、前記第３の内部ノードを介して前記第１のダミートランジスタと直列に接続され、ゲートが前記電圧出力ノードと結合される前記第２のトランジスタと同一の第２のダミートランジスタと、前記第２の電源電圧と前記第２のトランジスタとの間に接続され、ゲートに前記所定電圧を受ける前記第３のトランジスタと同一の第３のダミートランジスタとを含み、
前記第１の電圧設定部は、前記第１のダミートランジスタとカレントミラー回路を形成するように前記第１の電源電圧と前記第１の内部ノードとの間に接続される第４のトランジスタと、前記第１の電源電圧と第４の内部ノードとの間に接続され、前記第４の内部ノードとゲートが電気的に結合される第５のトランジスタと、前記第５のトランジスタとカレントミラー回路を形成するように前記第１の内部ノードと前記第２の内部ノードとの間に接続される第６のトランジスタとを有し、
前記第５のトランジスタは、前記第１のトランジスタのＬ／４倍（Ｌ：自然数）のβ値に設計され、
前記第４および第６のトランジスタは、前記第１のトランジスタのＭ倍（Ｍ：自然数）のβ値に設計され、
前記第２の電圧設定部は、前記第１のダミートランジスタとカレントミラー回路を形成するように前記第１の電源電圧と第５の内部ノードとの間に接続され、ゲートが第３の内部ノードと電気的に結合される第７のトランジスタと、前記第７のトランジスタと直列に前記第５の内部ノードと第６の内部ノードとの間に接続され、ゲートが前記第５の内部ノードと電気的に結合される第８のトランジスタと、前記第８のトランジスタとカレントミラー回路を形成するように前記第４の内部ノードと前記第２の内部ノードとの間に接続され、ゲートが第５の内部ノードと電気的に結合される第９のトランジスタと、前記第６の内部ノードと前記第２の電源電圧との間に接続され、ゲートが前記第６の内部ノードと電気的に結合される第１０のトランジスタとを有し、
前記第８および第１０のトランジスタのピンチオフ電圧の和は、前記第９のピンチオフ電圧のピンチオフ電圧と前記第２の電源電圧と前記第２のトランジスタのピンチオフ電圧の最小値と前記第３のトランジスタのピンチオフ電圧との和以上になるように設計される、請求項２記載の演算増幅器。
【請求項６】
前記差動増幅部の前記第２のトランジスタのバックゲートは前記第２の電源電圧と電気的に結合され、
前記電圧設定部において、前記模擬電流経路部の前記第２のダミートランジスタのバックゲートは前記第２の電源電圧と電気的に結合され、
前記第２の電圧設定部の前記第８のトランジスタのバックゲートは前記第２の電源電圧と電気的に結合される、請求項５記載の演算増幅器。
【請求項７】
前記模擬電流経路部は、前記第１の電源電圧と第３の内部ノードとの間に接続され、前記第３の内部ノードとゲートが電気的に結合される前記第１のトランジスタと同一の第１のダミートランジスタと、前記第３の内部ノードを介して前記第１のダミートランジスタと直列に接続され、ゲートが前記電圧出力ノードと結合される前記第２のトランジスタと同一の第２のダミートランジスタと、前記第２の電源電圧と前記第２のトランジスタとの間に接続され、ゲートに前記所定電圧を受ける前記第３のトランジスタと同一の第３のダミートランジスタとを含み、
前記第１の電圧設定部は、前記第１のダミートランジスタとカレントミラー回路を形成するように前記第１の電源電圧と前記第１の内部ノードとの間に接続される第４のトランジスタと、前記第１の電源電圧と第４の内部ノードとの間に接続され、前記第４の内部ノードとゲートが電気的に結合される第５のトランジスタと、前記第５のトランジスタとカレントミラー回路を形成するように前記第１の内部ノードと第５の内部ノードとの間に接続される第６のトランジスタとを有し、
前記第５のトランジスタは、前記第１のトランジスタのＬ／４倍（Ｌ：自然数）のβ値に設計され、
前記第４および第６のトランジスタは、前記第１のトランジスタのＭ倍（Ｍ：自然数）のβ値に設計され、
前記第２の電圧設定部は、前記第５の内部ノードと前記第２の電源電圧との間に接続され、ゲートが前記第５の内部ノードと電気的に結合される第７のトランジスタと、前記第７のトランジスタとカレントミラー回路を形成するように前記第４の内部ノードと第６の内部ノードとの間に接続される第８のトランジスタと、前記第６の内部ノードと前記第２の内部ノードとの間に接続され、ゲートが前記第２の内部ノードと電気的に結合される第９のトランジスタと、前記第１のダミートランジスタとカレントミラー回路を形成するように前記第１の電源電圧と前記第２の内部ノードとの間に接続され、ゲートが前記第３の内部ノードと電気的に結合される第１０のトランジスタとを有し、
前記第７のトランジスタは、前記第３のトランジスタのＭ／４倍のβ値に設計され、
前記第８のトランジスタは、前記第３のトランジスタとＬ倍のβ値に設計され、
前記第９のトランジスタは、前記第２のトランジスタの所定倍のβ値に設計される、請求項２記載の演算増幅器。
【請求項８】
前記差動増幅部の前記第２のトランジスタのバックゲートは前記第２の電源電圧と電気的に結合され、
前記電圧設定部において、前記模擬電流経路部の前記第２のダミートランジスタのバックゲートは前記第２の電源電圧と電気的に結合され、
前記第２の電圧設定部の前記第９のトランジスタのバックゲートは前記第２の電源電圧と電気的に結合される、請求項７記載の演算増幅器。
【請求項９】
前記電圧設定回路は、電源投入から所定期間経過後に前記電圧出力ノードから前記フィードバック基準電圧を前記コモンモードフィードバック回路に出力する起動回路をさらに含む、請求項１記載の演算増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、演算増幅器、特にＣＭＯＳ技術でモノリシック集積化し得る差動相互コンダクタンス増幅器に関するものである。
【０００２】
【従来の技術】
近年、移動体通信のＲＦ帯信号処理用のＬＳＩ等において、バンドパスフィルタであるいわゆるＧｍ−Ｃフィルタが用いられている。このＧｍ−Ｃフィルタには、電圧／電流変換を行なう演算相互コンダクタンス増幅器（Ｏｐｅｒａｔｉｏｎａｌ  Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ  Ａｍｐｌｉｆｉｅｒ（以下、ＯＴＡ回路とも称する）が基礎となる回路として設けられている。このＯＴＡ回路は、広義の演算増幅器に属するが、閉ループの場合でも高い出力インピーダンスを有しているため種々の回路で汎用されている。このＯＴＡ回路は、いわゆるコモンモードフィードバック回路とともに配置され、ＯＴＡ回路の差動出力信号に基づいてこのコモンモードフィードバック回路がコモンモードフィードバック制御信号（以下、単にフィードバック制御信号とも称する）を生成し、ＯＴＡ回路に帰還させる構成が一般的である。この帰還させるフィードバック制御信号に基づいてＯＴＡ回路の出力特性が決定される。
【０００３】
特開平１１−２９８２７１号公報においてはフィードバック制御信号を調整することが可能な増幅器について開示されている。
【０００４】
【特許文献１】
特開平１１−２９８２７１号公報
【０００５】
【発明が解決しようとする課題】
一方で、コモンモードフィードバック回路により生成されるフィードバック制御信号は、所定のバイアス電圧であるコモンモードフィードバック基準電圧（以下、単にフィードバック基準電圧とも称する）に依存した値に設定される。
【０００６】
通常、このフィードバック基準電圧は、所定の設計値となるように設定されており、ＯＴＡ回路の出力信号の動作基準電圧として与えられるものである。
【０００７】
しかしながら、ＯＴＡ回路等のプロセスのばらつきにより、ＯＴＡ回路を構成するトランジスタのしきい値電圧やβ値のばらつき、トランジスタのピンチオフ電圧が変動する。したがって、ＯＴＡ回路の最適な出力特性を得るためには、入力される所望のフィードバック基準電圧を調整する必要がある。上述に示される引例においては、単に電圧レベルを調整することは可能であるが、ＯＴＡ回路等のプロセスのばらつきを考慮した上で最適な電圧レベルに調整することは困難である。
【０００８】
本発明は、精度の高い所望のフィードバック基準電圧を生成することにより好適なＯＴＡ回路の出力特性を得ることができる演算増幅器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る演算増幅器は、差動増幅回路と、帰還回路とを含む。差動増幅回路は、２つの入力信号を受けて、２つの入力信号の電圧差を増幅して、２つの出力信号をそれぞれ出力する。帰還回路は、２つの出力信号を受けて、差動増幅回路を流れる電流量を制御する。帰還回路は、電圧設定回路と、コモンモードフィードバック回路とを含む。電圧設定回路は、２つの出力信号の振幅の基準となるフィードバック基準電圧を設定する。コモンモードフィードバック回路は、電圧設定回路により設定されたフィードバック基準電圧および入力される２つの出力信号に基づいて、差動増幅回路を流れる電流量を制御するコモンモード制御信号を生成する。電圧設定回路は、模擬電流経路部と、第１および第２の電圧設定部と、中間電圧設定部とを有する。模擬電流経路部は、差動増幅回路に流れる電流経路と同様の電流経路を形成する。第１の電圧設定部は、模擬電流経路部を流れる電流に基づいて、第１の内部ノードの電圧レベルを２つの出力信号の少なくとも一方の振幅が最大の電圧レベルである第１の電圧となるように設定する。第２の電圧設定部は、模擬電流経路部を流れる電流に基づいて、第２の内部ノードの電圧レベルを２つの出力信号の少なくとも一方の振幅が最小の電圧レベルである第２の電圧となるように設定する。中間電圧設定部は、第１および第２の電圧設定部の第１および第２の内部ノードに設定された第１および第２の電圧の平均値を電圧出力ノードに設定する。
【００１０】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰返さない。
【００１１】
（実施の形態１）
図１は、本発明の実施の形態１に従う演算増幅器１の概略ブロック図である。
【００１２】
演算増幅器１は、ＯＴＡ回路２と、コモンモードフィードバック回路３と、電圧設定回路４と、キャパシタＣｐおよびＣｎとを備える。
【００１３】
ＯＴＡ回路２は、差動入力信号ＶＩＮＰおよびＶＩＮＮの入力に応答して、電圧差を増幅した差動出力信号ＶｏｐおよびＶｐｎを生成する。
【００１４】
キャパシタＣｐおよびＣｎは、ＯＴＡ回路２の出力ラインと接地電圧ＧＮＤとの間に接続される。具体的には、キャパシタＣｐは、差動出力信号Ｖｏｐの出力ラインと接地電圧ＧＮＤとの間に接続される。また、キャパシタＣｎは、差動出力信号Ｖｏｎの出力ラインと接地電圧ＧＮＤとの間に接続される。差動出力信号ＶｏｐおよびＶｏｎは、ＯＴＡ回路２からキャパシタＣｐおよびＣｎにそれぞれ流れ込む電流の積分電圧に相当する。
【００１５】
コモンモードフィードバック回路３は、ＯＴＡ回路２から出力された差動出力信号ＶｏｐおよびＶｏｎの入力および電圧設定回路４からのフィードバック基準電圧Ｖｃｏｍに基づいてフィードバック制御信号ＶｆｂをＯＴＡ回路２に帰還（フィードバック）する。
【００１６】
電圧設定回路４は、所定のフィードバック基準電圧Ｖｃｏｍを生成して、コモンモードフィードバック回路３に出力する。所定のフィードバック基準電圧Ｖｃｏｍは、後述するがＯＴＡ回路２の差動出力信号ＶｏｐおよびＶｏｎの振幅レベルの基準となる中間電圧に設定される。
【００１７】
また、ＯＴＡ回路２およびコモンモードフィードバック回路３および電圧設定回路４は、外部からの入力される制御信号であるいわゆるトランスコンダクタンス値制御信号Ｖｇｍ（以下、単に制御信号Ｖｇｍとも称する）の入力を受ける。
【００１８】
図２は、本発明の実施の形態１に従うＯＴＡ回路２の回路構成図である。
図２を参照して、本発明の実施の形態１に従うＯＴＡ回路２は、トランジスタＴｒ１〜Ｔｒ８を含む。
【００１９】
トランジスタＴｒ１は、電源電圧ＶＤＤが供給されるノードＮ０と出力ノードＮ１との間に配置され、そのゲートはコモンモードフィードバック回路３からのフィードバック制御信号Ｖｆｂの入力を受ける。トランジスタＴｒ２は、ノードＮ０と出力ノードＮ２との間に配置され、そのゲートはフィードバック制御信号Ｖｆｂの入力を受ける。トランジスタＴｒ３は、出力ノードＮ１とノードＮ３との間に配置され、そのゲートは差動入力信号ＶＩＮＰの入力を受ける。トランジスタＴｒ４は、出力ノードＮ２とノードＮ４との間に配置され、そのゲートは差動入力信号ＶＩＮＮの入力を受ける。トランジスタＴｒ５は、ノードＮ３とノードＮ４との間に配置され、そのゲートは差動入力信号ＶＩＮＮの入力を受ける。トランジスタＴｒ６は、ノードＮ３とノードＮ４との間に配置され、そのゲートは差動入力信号ＶＩＮＰの入力を受ける。トランジスタＴｒ７は、ノードＮ３と接地電圧ＧＮＤが供給されるノードＮ５との間に配置され、そのゲートは制御信号Ｖｇｍの入力を受ける。トランジスタＴｒ８は、ノードＮ４とノードＮ５との間に配置され、そのゲートは制御信号Ｖｇｍの入力を受ける。
【００２０】
ここで、トランジスタＴｒ１およびＴｒ２は、ＰチャネルＭＯＳトランジスタとする。トランジスタＴｒ３〜Ｔｒ８は、ＮチャネルＭＯＳトランジスタとする。また、本例においては、トランジスタＴｒ１およびＴｒ２のトランジスタのゲート幅／トランジスタのゲート長（Ｗ／Ｌ）と、いわゆるプロセストランスコンダクタンス値との積で決まる定数であるいわゆるβ値はともにβｐとする。また、トランジスタＴｒ３およびＴｒ４のいわゆるβ値はともにβｎｄとする。トランジスタＴｒ７およびＴｒ８のいわゆるβ値はβｎとする。なお、本実施の形態１に従うＯＴＡ回路２を構成するすべてのトランジスタＴｒのバックゲートは、ソース側と電気的に結合されているものとする。
【００２１】
ここで、ＯＴＡ回路２の動作について説明する。
ＯＴＡ回路２に入力される差動入力信号ＶＩＮＰおよびＶＩＮＮの入力に基づいてトランジスタＴｒ５およびＴｒ６がオン／オフする。これに伴い、ＯＴＡ回路２のトランジスタＴｒ５およびＴｒ６の合成抵抗値が変化し、差動入力信号の差を増幅して出力ノードＮ１およびＮ２に差動出力信号ＶｏｎおよびＶｏｐを生成する。具体的には、入力される差動入力信号ＶＩＮＰおよびＶＩＮＮが小振幅信号である場合には、トランジスタＴｒ５およびＴｒ６が線形領域で動作する抵抗として働き、その並列抵抗値が合成抵抗値となる。一方、差動入力信号ＶＩＮＰおよびＶＩＮＮが大振幅信号である場合には、トランジスタＴｒ５およびＴｒ６のゲート・ソース間電圧の電位差が小さくなる側のトランジスタは、ハイインピーダンス状態となり、ゲート・ソース間電圧が大きくなる側のトランジスタのオン抵抗のみが合成抵抗値となる。ここで、トランジスタＴｒ３およびＴｒ４に入力される差動入力信号ＶＩＮＰおよびＶＩＮＮは相補の関係を有し、ＯＴＡ回路は差動動作を行なうので出力ノードＮ１およびＮ２には入力される差動入力信号の半周期ごとに対称的なソース電流とシンク電流が発生する。これらソース電流とシンク電流は、トランジスタＴｒ５およびＴｒ６の合成抵抗値に基づくコンダクタンス値により調整される。このソース電流およびシンク電流に基づくキャパシタＣｐおよびＣｎの積分電圧により差動出力信号ＶｏｐおよびＶｏｎが生成される。
【００２２】
ここで、ＯＴＡ回路２の出力ノードＮ１およびＮ２に生成される差動出力信号ＶｏｐおよびＶｏｎの動作可能範囲Ｖｏｐｐについて説明する。
【００２３】
なお、トランジスタＴｒ１およびＴｒ２のピンチオフ電圧をＶｅｆｐ、トランジスタＴｒ３およびＴｒ４のピンチオフ電圧をＶｅｆｎｄ、トランジスタＴｒ７およびＴｒ８のピンチオフ電圧をＶｅｆｎとする。また、トランジスタＴｒ３およびＴｒ４の閾値電圧をＶｔｈｎとする。
【００２４】
そうすると、ＯＴＡ回路２の出力ノードＮ１およびＮ２に現われる信号の最大の電圧レベルを考えると以下の関係式を導き出すことができる。
【００２５】
【数１】
2004328487.tif 000003
【００２６】
フィードバック基準電圧Ｖｃｏｍは、上述したように差動出力信号の振幅の基準となる中間電圧である。これにより動作可能範囲Ｖｏｐｐにおける最大動作電圧値Ｖｍａｘを導出することができる。
【００２７】
また、トランジスタＴｒ３およびＴｒ４のソースおよびドレインの電圧を考慮すると出力ノードＮ１およびＮ２の動作可能範囲Ｖｏｐｐにおける最小動作電圧値Ｖｍｉｎは次式の関係式により導出することができる。
【００２８】
【数２】
2004328487.tif 000004
【００２９】
なお、ここでピンチオフ電圧ＶｅｆｎｄｍｉｎはトランジスタＴｒ３およびＴｒ４のピンチオフ電圧の最小値を示すものである。
【００３０】
この関係を図式化したものが図２のＯＴＡ回路２の右側に示されている。
したがって、最大動作電圧値Ｖｍａｘおよび最小動作電圧値Ｖｍｉｎに基づいてその中間となるフィードバック基準電圧Ｖｃｏｍを設定することにより最大の動作可能範囲Ｖｏｐｐを確保することが可能となる。
【００３１】
図３は、本発明の実施の形態１に従うコモンモードフィードバック回路３の回路構成図である。
【００３２】
図３を参照して、本発明の実施の形態１に従うコモンモードフィードバック回路３は、トランジスタＴｒ９〜Ｔｒ２０を含む。
【００３３】
トランジスタＴｒ９は、電源電圧ＶＤＤの供給を受けるノードＮ６とノードＮ７との間に配置され、そのゲートはノードＮ７と電気的に結合される。トランジスタＴｒ１０は、トランジスタＴｒ９と並列にノードＮ６とノードＮ７との間に配置され、そのゲートはノードＮ７と電気的に結合される。トランジスタＴｒ１１は、ノードＮ６とノードＮ９との間に配置され、そのゲートはノードＮ９と電気的に結合される。トランジスタＴｒ１２は、トランジスタＴｒ１１と並列にノードＮ６とノードＮ９との間に配置され、そのゲートはノードＮ９と電気的に結合される。トランジスタＴｒ１３は、ノードＮ７とノードＮａとの間に配置され、そのゲートはＯＴＡ回路２の出力信号である差動出力信号Ｖｏｎの入力を受ける。トランジスタＴｒ１４は、ノードＮ９とノードＮｂとの間に配置され、そのゲートはフィードバック基準電圧Ｖｃｏｍの入力を受ける。トランジスタＴｒ１５は、ノードＮ９とノードＮｃとの間に配置され、そのゲートはフィードバック基準電圧Ｖｃｏｍの入力を受ける。トランジスタＴｒ１６は、ノードＮ７とノードＮｄとの間に配置され、そのゲートは差動出力信号Ｖｏｐの入力を受ける。
【００３４】
トランジスタＴｒ１７は、ノードＮａと接地電圧ＧＮＤと電気的に結合されるノードＮ８との間に配置され、そのゲートは制御信号Ｖｇｍの入力を受ける。トランジスタＴｒ１８は、ノードＮｂとノードＮ８との間に配置され、そのゲートは制御信号Ｖｇｍの入力を受ける。トランジスタＴｒ１９は、ノードＮｃとノードＮ８との間に配置され、そのゲートは制御信号Ｖｇｍの入力を受ける。トランジスタＴｒ２０は、ノードＮｄとノードＮ８との間に配置され、そのゲートは制御信号Ｖｇｍの入力を受ける。また、ノードＮａとノードＮｂとは電気的に結合される。ノードＮｃとノードＮｄとは電気的に結合される。
【００３５】
トランジスタＴｒ９〜Ｔｒ１２のβ値は、ＯＴＡ回路２のトランジスタＴｒ１およびＴｒ２と同様にβｐとする。トランジスタＴｒ１３〜Ｔｒ１６のβ値は、ＯＴＡ回路２のトランジスタＴｒ３およびＴｒ４と同様にβｎｄとする。トランジスタＴｒ１７〜Ｔｒ２０は、ＯＴＡ回路２のトランジスタＴｒ７およびＴｒ８と同様にβｎとする。
【００３６】
コモンモードフィードバック回路３の動作について説明する。
コモンモードフィードバック回路３は、入力されるフィードバック基準電圧ＶｃｏｍとＯＴＡ回路から入力される差動出力信号ＶｏｎおよびＶｏｐをそれぞれセンスしてセンス結果に応じたフィードバック制御信号Ｖｆｂを生成する。具体的には入力される差動出力信号ＶｏｎおよびＶｏｐにより流れる電流量の和とフィードバック基準電圧Ｖｃｏｍにより流れる電流量の和とを比較し、その比較結果に応じたフィードバック制御信号Ｖｆｂを出力する。
【００３７】
通常時において、トランジスタＴｒ１３とＴｒ１６に入力される差動出力信号は、ともに相補の関係であり、フィードバック基準電圧Ｖｃｏｍを中間電圧として振幅する出力信号である。したがって、トランジスタＴｒ１３およびＴｒ１６に流れる電流の通過量の和は一定であり、フィードバック基準電圧Ｖｃｏｍをそれぞれゲートに受けるトランジスタＴｒ１４およびＴｒ１５に流れる電流量の和と同じである。したがって、この場合にはフィードバック制御信号Ｖｆｂの電圧レベルは変動せず、フィードバック基準電圧Ｖｃｏｍに応じたフィードバック制御信号ＶｆｂがＯＴＡ回路２に帰還される。すなわち、ＯＴＡ回路２は、コモンモードフィードバック回路３から出力されるフィードバック制御信号Ｖｆｂにより、振幅の中間電圧をフィードバック基準電圧Ｖｃｏｍとした差動出力信号を生成する。
【００３８】
通常時以外の場合としては、通常時のように差動出力信号ＶｏｎおよびＶｏｐが相補の関係とならず、差動出力信号ＶｏｎおよびＶｏｐの電圧レベルが電源電圧ＶＤＤに固定される場合や接地電圧ＧＮＤに固定される場合がある。この場合は、ノードＮａとノードＮｂ、ノードＮｃとノードＮｄとがそれぞれ互いに電気的に結合されているため、たとえば、差動出力信号ＶｏｎおよびＶｏｐの電圧レベルが電源電圧ＶＤＤに固定された場合にはトランジスタＴｒ１４およびＴｒ１５のドレイン側のノードＮ９の電圧レベルが上昇する。すなわち、フィードバック制御信号Ｖｆｂの電圧レベルが上昇する。このフィードバック制御信号Ｖｆｂの電圧レベルの上昇に伴い、ＯＴＡ回路２のトランジスタＴｒ１およびＴｒ２から出力ノードＮ１およびＮ２への電流供給が抑制され、出力ノードＮ１およびノードＮ２の電圧レベルは、電源電圧ＶＤＤの側から中間のフィードバック基準電圧Ｖｃｏｍの電圧レベル側へ遷移する。逆に、差動出力信号ＶｏｎおよびＶｏｐの電圧レベルが接地電圧ＧＮＤに固定された場合には、トランジスタＴｒ１４およびＴｒ１５のドレイン側のノードＮ９の電圧レベルが下降する。すなわち、フィードバック制御信号Ｖｆｂの電圧レベルが下降する。このフィードバック制御信号Ｖｆｂの電圧レベルの下降に伴い、ＯＴＡ回路２のトランジスタＴｒ１およびＴｒ２から出力ノードＮ１およびＮ２への通過電流が増大し、出力ノードＮ１、ノードＮ２の電圧レベルは接地電圧ＧＮＤ側からフィードバック基準電圧Ｖｃｏｍ側へ遷移する。したがって、コモンモードフィードバック回路３は、電源電圧ＶＤＤもしくは接地電圧ＧＮＤに出力ノードＮ１およびＮ２が固定されるような不安定状態を安定的な動作レベルに設定する保障機能を有する。
【００３９】
なお、以下の説明で明らかになるように、本願発明は、上述した最適なフィードバック制御信号Ｖｆｂを生成するためにコモンモードフィードバック回路３に与えられるフィードバック基準電圧Ｖｃｏｍを生成する電圧設定回路に向けられたものである。
【００４０】
図４は、本発明の実施の形態１に従う電圧設定回路４の回路構成図である。
この電圧設定回路４は上述したようにＯＴＡ回路２の差動出力信号の最大可能動作領域を確保するために最大動作電圧値Ｖｍａｘと最小動作電圧値Ｖｍｉｎの中間電圧に相当するフィードバック基準電圧Ｖｃｏｍを生成する。
【００４１】
図４を参照して、本発明の実施の形態１に従う電圧設定回路４は、トランジスタＴｒ２１〜Ｔｒ２９と、抵抗Ｒ０およびＲ１と、起動回路１０とを備える。
【００４２】
トランジスタＴｒ２１は、電源電圧ＶＤＤの供給を受けるノードＮ１０とノードＮ１１との間に配置され、そのゲートはノードＮ１１と電気的に結合される。トランジスタＴｒ２２は、ノードＮ１０とノードＮ１５との間に配置され、そのゲートはノードＮ１１と電気的に結合される。トランジスタＴｒ２３は、ノードＮ１０とノードＮ１６との間に配置され、そのゲートはノードＮ１６と電気的に結合される。トランジスタＴｒ２４は、ノードＮ１５とノードＮ１３との間に配置され、そのゲートはノードＮ１６と電気的に結合される。トランジスタＴｒ２５およびＴｒ２７は、ノードＮ１１と接地電圧ＧＮＤの供給を受けるノードＮ１２との間に直列に接続される。トランジスタＴｒ２５のゲートはノードＮ１４と電気的に結合される。トランジスタＴｒ２７のゲートは、制御信号Ｖｇｍの入力を受ける。
【００４３】
トランジスタＴｒ２６およびＴｒ２８は、ノードＮ１６とノードＮ１２との間に直列に接続される。トランジスタＴｒ２６のゲートは、ノードＮ１４と電気的に結合される。トランジスタＴｒ２８のゲートは、制御信号Ｖｇｍの入力を受ける。トランジスタＴｒ２９は、ノードＮ１３とノードＮ１２との間に配置され、そのゲートはノードＮ１３と電気的に結合される。抵抗Ｒ０は、ノードＮ１５とノードＮ１４との間に配置される。抵抗Ｒ１は、ノードＮ１４とノードＮ１３との間に接続される。起動回路１０は、ノードＮ１４と電気的に結合される。電圧設定回路４は、ノードＮ１４に設定された電圧をフィードバック基準電圧Ｖｃｏｍとしてコモンモードフィードバック回路３に出力する。なお、起動回路１０は、電源投入後、所定期間経過後にフィードバック基準電圧Ｖｃｏｍをコモンモードフィードバック回路３に出力する。この起動回路１０は、電圧設定回路４において電源立上げ時に安定動作を保証する機能を有する。
【００４４】
トランジスタＴｒ２１〜Ｔｒ２４は、ＰチャネルＭＯＳトランジスタとする。トランジスタＴｒ２５〜Ｔｒ２９は、ＮチャネルＭＯＳトランジスタとする。
【００４５】
また、トランジスタＴｒ２１は、図２で示されるトランジスタＴｒ１と同一のβ値であるβｐを有するものとする。トランジスタＴｒ２５およびＴｒ２６は、図２で示されるトランジスタＴｒ３およびＴｒ４と同一のβ値であるβｎｄを有するものとする。トランジスタＴｒ２７，Ｔｒ２８は、図２で示されるトランジスタＴｒ７およびＴｒ８のβ値であるβｎを有するものとする。
【００４６】
また、トランジスタＴｒ２２およびＴｒ２４は、トランジスタＴｒ１のβ値のＮ（Ｎ：自然数）倍のβ値であるＮβｐを有するものとする。また、トランジスタＴｒ２３は、トランジスタＴｒ１の１／４倍のβ値であるβｐ／４を有するものとする。
【００４７】
トランジスタＴｒ２９のβ値は、Ｎβ１を有するものとする。
ここで、トランジスタＴｒ２９のβ値は、次式（３）を満たす定数に設定される。
【００４８】
【数３】
2004328487.tif 000005
【００４９】
本実施の形態１に従う電圧設定回路４においては、トランジスタＴｒ２１，Ｔｒ２５〜Ｔｒ２８は、図２で示されるＯＴＡ回路２を構成するトランジスタと同様の構成でありレプリカ領域９を形成する。また、トランジスタＴｒ２２〜Ｔｒ２４は、ノードＮ１５に最大動作電圧値Ｖｍａｘを設定する電圧設定領域１１を形成する。また、トランジスタＴｒ２９は、ノードＮ１３に最小動作電圧値Ｖｍｉｎを設定する電圧設定領域１２を形成する。また、抵抗Ｒ０およびＲ１は、ノードＮ１４に中間電圧を設定する中間電圧設定領域１３を形成する。
【００５０】
ここで、直列に接続されたトランジスタＴｒ２１，Ｔｒ２５およびＴｒ２７は、ＯＴＡ回路２の電流入出力の最大値電流±Ｉ０が流れる電流経路を形成する。また、直列に接続されたトランジスタＴｒ２３，Ｔｒ２６，Ｔｒ２８についても同様に、電流±Ｉ０が流れる電流経路を形成する。直列に接続されたトランジスタＴｒ２２，Ｔｒ２４，Ｔｒ２９は、Ｎ倍の電流±Ｉ０が流れる電流経路を形成する。
【００５１】
ここで、電圧設定領域１１におけるノードＮ１５の電圧レベルについて考える。
【００５２】
トランジスタＴｒ２１のピンチオフ電圧は、次式（４）により与えられる。
【００５３】
【数４】
2004328487.tif 000006
【００５４】
また、トランジスタＴｒ２３のピンチオフ電圧値は、次式（５）により与えられる。
【００５５】
【数５】
2004328487.tif 000007
【００５６】
また、トランジスタＴｒ２４のピンチオフ電圧値は、次式（６）により与えられる。
【００５７】
【数６】
2004328487.tif 000008
【００５８】
したがって、ノードＮ１５の電圧値は次式（７）で与えられる。トランジスタＴｒ２１と図２に示されるトランジスタＴｒ１もしくはＴｒ２と同一である。したがって、ノードＮ１５は、上述した図２に示される最大動作電圧値Ｖｍａｘに相当する。
【００５９】
【数７】
2004328487.tif 000009
【００６０】
次に、電圧設定領域１２におけるノードＮ１３の電圧レベルについて考える。
トランジスタＴｒ２９のピンチオフ電圧値は、次式（８）で与えられる。
【００６１】
【数８】
2004328487.tif 000010
【００６２】
したがって、ノードＮ１３の電圧値は次式（９）で与えられる。
【００６３】
【数９】
2004328487.tif 000011
【００６４】
式（３）で与えられるβ値であるβ１を代入すると、ノードＮ１３の電圧値は次式（１０）となる。
【００６５】
【数１０】
2004328487.tif 000012
【００６６】
したがって、ノードＮ１３は、上述した図２に示される最小動作電圧値Ｖｍｉｎに近似した値に設定することができる。
【００６７】
中間電圧設定領域１３は、同じ抵抗値を有する抵抗Ｒ０およびＲ１により、ノードＮ１３およびＮ１５に設定された電圧レベルを抵抗分割した中間の電圧レベルをノードＮ１４に設定する。すなわち、最大動作電圧値Ｖｍａｘおよび最小動作電圧値Ｖｍｉｎに基づいてその中間のフィードバック基準電圧Ｖｃｏｍを設定し、コモンモードフィードバック回路３に出力することができる。なお、中間電圧設定領域１３を構成する抵抗Ｒ０およびＲ１を通過する通過電流は、トランジスタＴｒ２４を通過する通過電流と比較して極めて小さいものとする。
【００６８】
本実施の形態１に従う電圧設定回路４の構成により、ＯＴＡ回路２における最大動作可能範囲Ｖｏｐｐを規定する最大動作電圧値Ｖｍａｘおよび最小動作電圧値Ｖｍｉｎを設定し、これらに応じて中間のフィードバック基準電圧Ｖｃｏｍを設定することができる。これにより、最適なフィードバック基準電圧Ｖｃｏｍがコモンモードフィードバック回路３に入力される。コモンモードフィードバック回路３は、入力されるフィードバック基準電圧Ｖｃｏｍに基づいて最適なフィードバック制御信号Ｖｆｂを生成し、ＯＴＡ回路２に帰還する。これに従い、ＯＴＡ回路２の差動出力信号は、フィードバック基準電圧Ｖｃｏｍを振幅の基準電圧とした好適な動作範囲を確保することができる。
【００６９】
また、本実施の形態１に従う電圧設定回路４は、ＯＴＡ回路２を構成するトランジスタと同特性のトランジスタを用いて構成されている。したがって、プロセスのばらつき等によるトランジスタの特性の変動に対応して、設定される電圧レベルが微調整されるため精度の高いフィードバック基準電圧Ｖｃｏｍを設定することができる。
【００７０】
図５は、本発明の実施の形態１に従う別の電圧設定回路４ａの回路構成図である。
【００７１】
図５を参照して、電圧設定回路４ａは、図４で説明した電圧設定回路４と比較して、レプリカ領域９をレプリカ領域９＃に置換した点が異なる。他の点は同様であり、その詳細な説明は繰り返さない。
【００７２】
レプリカ領域９＃は、レプリカ領域９と比較して、トランジスタＴｒ２７およびＴｒ２８を共通化してトランジスタＴｒ３０に置換した点が異なる。他の点は同様であり、その詳細な説明は繰り返さない。
【００７３】
トランジスタＴｒ２７は、トランジスタＴｒ２５およびＴｒ２６のソース側のノードＮ１７とノードＮ１２との間に接続され、ゲートは、制御信号Ｖｇｍの入力を受ける。トランジスタＴｒ３０は、トランジスタＴｒ２７のβ値の２倍のβ値を有する。
【００７４】
これに伴い、本回路構成においても、上記の図４で説明したのと同様にノードＮ１５にＯＴＡ回路２における最大動作可能範囲Ｖｏｐｐを規定する最大動作電圧値Ｖｍａｘが設定され、ノードＮ１３に最小動作電圧値Ｖｍｉｎが設定されて、これらに応じた中間のフィードバック基準電圧ＶｃｏｍがノードＮ１４に設定される。
【００７５】
（実施の形態２）
本実施の形態２においては、上記の実施の形態１で説明した電圧設定回路４および４ａと異なる他の電圧設定回路４ｂの構成例について説明する。
【００７６】
図６は、本発明の実施の形態２に従う電圧設定回路４ｂの回路構成図である。図６を参照して、本発明の実施の形態２に従う電圧設定回路４ｂは、トランジスタＴｒ２１，Ｔｒ２２，Ｔｒ２４，Ｔｒ２５，Ｔｒ２７と、トランジスタＴｒ３１〜Ｔｒ３６と、抵抗Ｒ０，Ｒ１と、起動回路１０とを含む。
【００７７】
トランジスタＴｒ２１，Ｔｒ２５，Ｔｒ２７は、図４で説明したのと同様にノードＮ１０とノードＮ１２との間に直列に接続される。トランジスタＴｒ３１は、ノードＮ１０とノードＮ１６との間に配置され、そのゲートはノードＮ１６と電気的に結合される。トランジスタＴｒ３２は、ノードＮ１６とノードＮ１８との間に配置され、そのゲートはノードＮ１９と電気的に結合される。トランジスタＴｒ３３は、ノードＮ１８とノードＮ１２との間に配置され、そのゲートはノードＮ２０と電気的に結合される。トランジスタＴｒ３４は、ノードＮ１０とノードＮ１９との間に配置され、そのゲートはノードＮ１１と電気的に結合される。トランジスタＴｒ３５は、ノードＮ１９とノードＮ２０との間に配置され、そのゲートはノードＮ１９と電気的に結合される。
【００７８】
トランジスタＴｒ３６は、ノードＮ２０とノードＮ１２との間に配置され、そのゲートはノードＮ２０と電気的に結合される。トランジスタＴｒ２２は、ノードＮ１０とノードＮ１５との間に配置され、そのゲートはノードＮ１１と電気的に結合される。トランジスタＴｒ２４は、ノードＮ１５とノードＮ１８との間に配置され、そのゲートはノードＮ１６と電気的に結合される。抵抗Ｒ０は、ノードＮ１５とノードＮ１４との間に接続される。抵抗Ｒ１は、ノードＮ１４とノードＮ１８との間に配置される。起動回路１０は、ノードＮ１４と電気的に結合される。電圧設定回路４ｂは、ノードＮ１４に設定された電圧をフィードバック基準電圧Ｖｃｏｍとしてコモンモードフィードバック回路３に出力する。
【００７９】
トランジスタＴｒ２１，Ｔｒ２２，Ｔｒ２４，Ｔｒ３１，Ｔｒ３４は、ＰチャネルＭＯＳトランジスタとする。トランジスタＴｒ２５，Ｔｒ２７，Ｔｒ３２，Ｔｒ３３，Ｔｒ３５，Ｔｒ３６は、ＮチャネルＭＯＳトランジスタとする。
【００８０】
また、トランジスタＴｒ３１は、図２で示されるトランジスタＴｒ１のＬ／４倍のβ値であるであるＬβｐ／４を有するものとする。また、トランジスタＴｒ３２，Ｔｒ３５は、それぞれＬβ３およびＭβ２のβ値を有するものとする。また、トランジスタＴｒ３３は、トランジスタＴｒ７およびＴｒ８の（Ｌ＋Ｎ）倍のβ値である（Ｌ＋Ｎ）βｎを有するものとする。トランジスタＴｒ３４は、トランジスタＴｒ１のＭ倍のβ値であるＭβｐを有するものとする。トランジスタ３６は、トランジスタＴｒ７およびＴｒ８のＭ倍のβ値であるＭβｎを有するものとする。
【００８１】
ここで、トランジスタＴｒ３２およびＴｒ３５のそれぞれのβ値であるβ３およびβ２は、次式（１１）を満たす定数にそれぞれ設定される。
【００８２】
【数１１】
2004328487.tif 000013
【００８３】
本実施の形態２に従う電圧設定回路４ｂにおいては、トランジスタＴｒ２１，Ｔｒ２５，Ｔｒ２７は、図２で示されるＯＴＡ回路２を構成するトランジスタと同様の構成でありレプリカ領域２０を形成する。また、トランジスタＴｒ２２，Ｔｒ２４，Ｔｒ３１は、ノードＮ１５に最大動作電圧値Ｖｍａｘを設定する電圧設定領域２１を形成する。また、トランジスタＴｒ３２〜Ｔｒ３６は、ノードＮ１８に最小動作電圧値Ｖｍｉｎを設定する電圧設定領域２３を形成する。また、抵抗Ｒ０およびＲ１は、ノードＮ１４に中間電圧を設定する中間電圧設定領域２２を形成する。
【００８４】
ここで、直列に接続されたトランジスタＴｒ２１，Ｔｒ２５およびＴｒ２７は、ＯＴＡ回路２の電流入出力の最大値電流±Ｉ０が流れる電流経路を形成する。また、直列に接続されたトランジスタＴｒ３１，Ｔｒ３２は、Ｌ倍の電流±Ｉ０が流れる電流経路を形成する。また、直列に接続されたトランジスタＴｒ３４〜Ｔｒ３６は、Ｍ倍の電流±Ｉ０が流れる電流経路を形成する。また、直列に接続されたトランジスタＴｒ２２，Ｔｒ２４は、Ｎ倍（Ｎ：自然数）の電流±Ｉ０が流れる電流経路を形成する。Ｔｒ３３は、ノードＮ１８から（Ｌ＋Ｎ）倍の電流±Ｉ０の供給を受ける。
【００８５】
ここで、電圧設定領域２１におけるノードＮ１５の電圧レベルについて考える。
【００８６】
トランジスタＴｒ３１のピンチオフ電圧値は、次式（１２）により与えられる。
【００８７】
【数１２】
2004328487.tif 000014
【００８８】
また、トランジスタＴｒ２４のピンチオフ電圧値は、上述したように式（６）により与えられる。
【００８９】
したがって、ノードＮ１５の電圧値は次式（１３）で与えられる。
【００９０】
【数１３】
2004328487.tif 000015
【００９１】
トランジスタＴｒ２１と図２に示されるトランジスタＴｒ１もしくはＴｒ２と同一である。したがって、ノードＮ１５は、上述した図２に示される最大動作電圧値Ｖｍａｘに相当する。
【００９２】
次に、電圧設定領域２３におけるノードＮ１８の電圧レベルについて考える。トランジスタＴｒ３６のピンチオフ電圧値は、次式（１４）により与えられる。
【００９３】
【数１４】
2004328487.tif 000016
【００９４】
また、トランジスタＴｒ３５のピンチオフ電圧値は、次式（１５）により与えられる。
【００９５】
【数１５】
2004328487.tif 000017
【００９６】
また、トランジスタＴｒ３２のピンチオフ電圧値は、次式（１６）により与えられる。
【００９７】
【数１６】
2004328487.tif 000018
【００９８】
したがって、ノードＮ１８の電圧値は次式（１７）で与えられる。
【００９９】
【数１７】
2004328487.tif 000019
【０１００】
したがって、ノードＮ１８は、上述した図２に示される最小動作電圧値Ｖｍｉｎに近似した値に設定することができる。
【０１０１】
中間電圧設定領域２２は、同じ抵抗値を有する抵抗Ｒ０およびＲ１により、ノードＮ１５およびＮ１８に設定された電圧レベルを抵抗分割した中間の電圧レベルをノードＮ１４に設定する。すなわち、最大動作電圧値Ｖｍａｘおよび最小動作電圧値Ｖｍｉｎに基づいてその中間のフィードバック基準電圧Ｖｃｏｍを設定し、コモンモードフィードバック回路３に出力することができる。なお、中間電圧設定領域２２を構成する抵抗Ｒ０およびＲ１を通過する通過電流は、トランジスタＴｒ２４を通過する通過電流と比較して極めて小さいものとする。
【０１０２】
本実施の形態２に従う電圧設定回路４ｂの構成により、ＯＴＡ回路２における最大動作可能範囲Ｖｏｐｐを規定する最大動作電圧値Ｖｍａｘおよび最小動作電圧値Ｖｍｉｎを設定し、これらに応じて中間のフィードバック基準電圧Ｖｃｏｍを設定することができる。これにより、プロセスのばらつき等も考慮した最適なフィードバック基準電圧Ｖｃｏｍがコモンモードフィードバック回路３に入力される。コモンモードフィードバック回路３は、入力されるフィードバック基準電圧Ｖｃｏｍに基づいて最適なフィードバック制御信号Ｖｆｂを生成し、ＯＴＡ回路２に帰還する。これに従い、ＯＴＡ回路２の差動出力信号は、フィードバック基準電圧Ｖｃｏｍを振幅の基準電圧とした好適な動作範囲を確保することができる。
【０１０３】
（実施の形態３）
図７は、実施の形態３に従う電圧設定回路４ｃの回路構成図である。
【０１０４】
図７を参照して、本発明の実施の形態３に従う電圧設定回路４ｃは、トランジスタＴｒ２１，Ｔｒ２５，Ｔｒ２７と、トランジスタＴｒ４０〜Ｔｒ４７と、抵抗Ｒ０，Ｒ１と、起動回路１０とを含む。
【０１０５】
トランジスタＴｒ２１，Ｔｒ２５，Ｔｒ２７については上述したのと同様の回路構成であるのでその説明は繰返さない。
【０１０６】
トランジスタＴｒ４０は、ノードＮ１０とノードＮ２１との間に配置され、そのゲートはノードＮ１１と電気的に結合される。トランジスタＴｒ４１は、ノードＮ２１とノードＮ２２との間に配置され、そのゲートはノードＮ１６と電気的に結合される。トランジスタＴｒ４７は、ノードＮ１０とノードＮ１６との間に配置され、そのゲートはノードＮ１６と電気的に結合される。トランジスタＴｒ４２は、ノードＮ１６とノードＮ１８との間に配置され、そのゲートはノードＮ２２と電気的に結合される。トランジスタＴｒ４３は、ノードＮ１８とノードＮ１２との間に配置され、そのゲートは制御信号Ｖｇｍの入力を受ける。トランジスタＴｒ４４は、ノードＮ２２とノードＮ１２との間に配置され、そのゲートはノードＮ２２と電気的に結合される。
【０１０７】
トランジスタＴｒ４５は、ノードＮ１０とノードＮ２３との間に配置され、そのゲートはノードＮ１１と電気的に結合される。トランジスタＴｒ４６は、ノードＮ２３とノードＮ１８との間に配置され、そのゲートはノードＮ２３と電気的に結合される。抵抗Ｒ０は、ノードＮ２１とノードＮ１４との間に接続される。抵抗Ｒ１は、ノードＮ１４とノードＮ２３との間に接続される。起動回路１０は、ノードＮ１４と電気的に結合される。電圧設定回路４ｃは、ノードＮ１４に設定された電圧をフィードバック基準電圧Ｖｃｏｍとしてコモンモードフィードバック回路３に出力する。
【０１０８】
トランジスタＴｒ２１，Ｔｒ４０，Ｔｒ４１，Ｔｒ４５，Ｔｒ４７は、ＰチャネルＭＯＳトランジスタとする。トランジスタＴｒ２５，Ｔｒ２７，Ｔｒ４２〜Ｔｒ４４，Ｔｒ４６は、ＮチャネルＭＯＳトランジスタとする。
【０１０９】
また、トランジスタＴｒ４７は、図２で示されるトランジスタＴｒ１のＬ／４倍のβ値であるであるＬβｐ／４を有するものとする。また、トランジスタＴｒ４２は、図２で示されるトランジスタＴｒ７およびＴｒ８のＬ（Ｌ：自然数）倍のβ値であるＬβｎを有するものとする。また、トランジスタＴｒ４３は、トランジスタＴｒ７およびＴｒ８の（Ｌ＋Ｎ）倍のβ値である（Ｌ＋Ｎ）βｎを有するものとする。トランジスタＴｒ４０およびＴｒ４１は、トランジスタＴｒ１のＭ（Ｍ：自然数）倍のβ値であるＭβｐを有するものとする。トランジスタＴｒ４４は、トランジスタＴｒ７およびＴｒ８のＭ／４倍のβ値であるＭβｎ／４を有するものとする。トランジスタＴｒ４６は、トランジスタＴｒ３およびＴｒ４の４Ｎ倍のβ値である４Ｎβｎｄを有するものする。トランジスタＴｒ４５は、トランジスタＴｒ１およびＴｒ２のＮ倍のβ値であるＮβｐを有するものとする。
【０１１０】
本実施の形態３に従う電圧設定回路４ｃにおいては、トランジスタＴｒ２１，Ｔｒ２５，Ｔｒ２７は、図２で示されるＯＴＡ回路２を構成するトランジスタと同様の構成でありレプリカ領域２０を形成する。また、トランジスタＴｒ４０，Ｔｒ４１，Ｔｒ４７は、ノードＮ２１に最大動作電圧値Ｖｍａｘを設定する電圧設定領域３１を形成する。また、トランジスタＴｒ４２〜Ｔｒ４４は、ノードＮ１８に最小動作電圧値Ｖｍｉｎを設定する電圧設定領域３３を形成する。また、抵抗Ｒ０およびＲ１は、ノードＮ１４に中間電圧を設定する中間電圧設定領域３２を形成する。
【０１１１】
ここで、直列に接続されたトランジスタＴｒ２１，Ｔｒ２５およびＴｒ２７は、ＯＴＡ回路２の電流入出力の最大値電流±Ｉ０が流れる電流経路を形成する。また、直列に接続されたトランジスタＴｒ４７，Ｔｒ４２は、Ｌ倍の電流±Ｉ０が流れる電流経路を形成する。また、直列に接続されたトランジスタＴｒ４０，Ｔｒ４１，Ｔｒ４４は、Ｍ倍の電流±Ｉ０が流れる電流経路を形成する。また、直列に接続されたトランジスタＴｒ４５，Ｔｒ４６は、Ｎ倍の電流±Ｉ０が流れる電流経路を形成する。Ｔｒ４３は、ノードＮ１８から（Ｌ＋Ｎ）倍の電流±Ｉ０の供給を受ける。
【０１１２】
ここで、電圧設定領域３１におけるノードＮ２１の電圧レベルについて考える。
【０１１３】
トランジスタＴｒ４７のピンチオフ電圧値は、次式（１８）により与えられる。
【０１１４】
【数１８】
2004328487.tif 000020
【０１１５】
また、トランジスタＴｒ４１のピンチオフ電圧値は、次式（１９）により与えられる。
【０１１６】
【数１９】
2004328487.tif 000021
【０１１７】
したがって、ノードＮ２１の電圧値は次式（２０）で与えられる。
【０１１８】
【数２０】
2004328487.tif 000022
【０１１９】
トランジスタＴｒ２１と図２に示されるトランジスタＴｒ１もしくはＴｒ２と同一である。したがって、ノードＮ２１は、上述した図２に示される最大動作電圧値Ｖｍａｘに相当する。
【０１２０】
次に、電圧設定領域３３におけるノードＮ１８の電圧レベルについて考える。
トランジスタＴｒ４４のピンチオフ電圧値は、次式（２１）により与えられる。
【０１２１】
【数２１】
2004328487.tif 000023
【０１２２】
また、トランジスタＴｒ４２のピンチオフ電圧値は、次式（２２）により与えられる。
【０１２３】
【数２２】
2004328487.tif 000024
【０１２４】
また、トランジスタＴｒ４６のピンチオフ電圧値は、次式（２３）により与えられる。
【０１２５】
【数２３】
2004328487.tif 000025
【０１２６】
したがって、ノードＮ２３の電圧値は次式（２４）で与えられる。
【０１２７】
【数２４】
2004328487.tif 000026
【０１２８】
したがって、ノードＮ２３は、上述した図２に示される最小動作電圧値Ｖｍｉｎに近似した値に設定することができる。
【０１２９】
中間電圧設定領域３２は、同じ抵抗値を有する抵抗Ｒ０およびＲ１により、ノードＮ２１およびＮ２３に設定された電圧レベルを抵抗分割した中間の電圧レベルをノードＮ１４に設定する。すなわち、最大動作電圧値Ｖｍａｘおよび最小動作電圧値Ｖｍｉｎに基づいてその中間のフィードバック基準電圧Ｖｃｏｍを設定し、コモンモードフィードバック回路３に出力することができる。なお、中間電圧設定領域３２を構成する抵抗Ｒ０およびＲ１を通過する通過電流は、トランジスタＴｒ４１を通過する通過電流と比較して極めて小さいものとする。
【０１３０】
本実施の形態３に従う電圧設定回路４ｃの構成により、ＯＴＡ回路２における最大動作可能範囲Ｖｏｐｐを規定する最大動作電圧値Ｖｍａｘおよび最小動作電圧値Ｖｍｉｎを設定し、これらに応じて中間のフィードバック基準電圧Ｖｃｏｍを設定することができる。これにより、プロセスのばらつき等も考慮した最適なフィードバック基準電圧Ｖｃｏｍがコモンモードフィードバック回路３に入力される。コモンモードフィードバック回路３は、入力されるフィードバック基準電圧Ｖｃｏｍに基づいて最適なフィードバック制御信号Ｖｆｂを生成し、ＯＴＡ回路２に帰還する。これに従い、ＯＴＡ回路２の差動出力信号は、フィードバック基準電圧Ｖｃｏｍを振幅の基準電圧とした好適な動作範囲を確保することができる。
【０１３１】
（実施の形態４）
本発明の実施の形態４においては、ＯＴＡ回路２とは別のＯＴＡ回路２♯の構成を適用した場合の構成について説明する。
【０１３２】
図８は、本発明の実施の形態４に従うＯＴＡ回路２♯の回路構成図である。
図８を参照して、本発明の実施の形態４に従うＯＴＡ回路２♯は実施の形態１で説明したＯＴＡ回路２と比較して、トランジスタＴｒ３およびＴｒ４をトランジスタＴｒ３♯およびＴｒ４♯に置換した点が異なる。
【０１３３】
トランジスタＴｒ３♯およびＴｒ４♯は、バックゲートを接地電圧ＧＮＤが供給されるノードＮ５と電気的に結合する。本構成とすることにより、トランジスタＴｒ３＃およびＴｒ４＃の閾値電圧Ｖｔｈｎｄは、トランジスタＴｒ３およびＴｒ４の閾値電圧Ｖｔｈｎ（＜Ｖｔｈｎｄ）よりも高くなる。
【０１３４】
図９は、本発明の実施の形態４に従うＯＴＡ回路２♯に対応させて設計した電圧設定回路４ｂ♯の回路構成図である。
【０１３５】
図９を参照して、本発明の実施の形態４に従う電圧設定回路４ｂ♯は、実施の形態２で説明した電圧設定回路４ｂと比較して、レプリカ領域２０をレプリカ領域２０＃に置換した点と、電圧設定領域２３を電圧設定領域２３＃に置換した点が異なる。その他の点は同様であるのでその詳細な説明は繰り返さない。具体的には、トランジスタＴｒ２５をＴｒ２５♯に置換した点と、トランジスタＴｒ３５をＴｒ３５♯に置換した点が異なる。トランジスタＴｒ２５♯およびＴｒ３５♯は、それぞれバックゲートを接地電圧ＧＮＤが供給されるノードＮ１２と電気的に結合する。その他の点は実施の形態２で説明したのと同様である。すなわち、ＯＴＡ回路２＃における最大動作可能範囲Ｖｏｐｐを規定する最大動作電圧値Ｖｍａｘは、式（７）で示した値に設定される。また、同様の方式により、最小動作電圧値Ｖｍｉｎは、次式（２５）で示される。
【０１３６】
【数２５】
2004328487.tif 000027
【０１３７】
これらに応じて中間のフィードバック基準電圧Ｖｃｏｍを設定することができる。
【０１３８】
本構成により、ＯＴＡ回路２＃の構成に対応させた中間のフィードバック基準電圧Ｖｃｏｍを設定することができる。
【０１３９】
図１０は、本発明の実施の形態４に従うＯＴＡ回路２♯に対応させて設計した別の電圧設定回路４ｃ♯の回路構成図である。
【０１４０】
図１０を参照して、電圧設定回路４ｃ♯は電圧設定回路４ｃと比較して、レプリカ領域２０をレプリカ領域２０＃に置換した点と、電圧設定領域３３を電圧設定領域３３＃に置換した点が異なる。その他の点は同様であるのでその詳細な説明は繰り返さない。具体的には、トランジスタＴｒ２５およびＴｒ４６をそれぞれトランジスタＴｒ２５♯およびＴｒ４６♯に置換した点が異なる。
【０１４１】
トランジスタＴｒ２５＃およびＴｒ４６＃は、それぞれバックゲートを接地電圧ＧＮＤが供給されるノードＮ１２と電気的に結合する。その他の点は実施の形態３で説明したのと同様である。
【０１４２】
これに伴い、上記で説明したのと同様に、ＯＴＡ回路２＃における最大動作可能範囲Ｖｏｐｐを規定する最大動作電圧値Ｖｍａｘは、式（２０）で示した値に設定される。また、同様の方式により、最小動作電圧値Ｖｍｉｎは、次式（２６）で示される。
【０１４３】
【数２６】
2004328487.tif 000028
【０１４４】
これらに応じて中間のフィードバック基準電圧Ｖｃｏｍを設定することができる。
【０１４５】
本構成により、上述したようにＯＴＡ回路２＃の構成に対応させた中間のフィードバック基準電圧Ｖｃｏｍを設定することができる。
【０１４６】
従って、本実施の形態４に従うＯＴＡ回路２＃の構成においても実施の形態２および３で説明したのと同様の効果を得ることができる。
【０１４７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１４８】
【発明の効果】
この発明は以上説明したように、電圧設定回路において、模擬電流経路部を流れる電流に基づいて、２つの出力信号の少なくとも一方の振幅が最大の電圧レベルである第１の電圧となるように設定する第１の電圧設定部と、少なくとも一方の振幅が最小の電圧レベルである第２の電圧となるように設定する第２の電圧設定部と、第１および第２の電圧の平均値を電圧出力ノードに設定する中間電圧設定部とを有する。これに伴い、差動増幅回路の振幅の中間電圧である最適な基準電圧を設定することができるため、最大動作可能範囲を確保し、好適な出力特性を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に従う演算増幅器１の概略ブロック図である。
【図２】本発明の実施の形態１に従うＯＴＡ回路２の回路構成図である。
【図３】本発明の実施の形態１に従うコモンモードフィードバック回路３の回路構成図である。
【図４】本発明の実施の形態１に従う電圧設定回路４の回路構成図である。
【図５】本発明の実施の形態１に従う別の電圧設定回路４ａの回路構成図である。
【図６】本発明の実施の形態２に従う電圧設定回路４ｂの回路構成図である。
【図７】実施の形態３に従う電圧設定回路４ｃの回路構成図である。
【図８】本発明の実施の形態４に従うＯＴＡ回路２♯の回路構成図である。
【図９】本発明の実施の形態４に従うＯＴＡ回路２♯に対応させて設計した電圧設定回路４ｂ♯の回路構成図である。
【図１０】本発明の実施の形態４に従うＯＴＡ回路２♯に対応させて設計した別の電圧設定回路４ｃ♯の回路構成図である。
【符号の説明】
１  演算増幅器、２，２＃  ＯＴＡ、３  コモンモードフィードバック回路、４，４ａ，４ｂ，４ｂ＃，４ｃ，４ｃ＃  電圧設定回路、９，９＃，２０，２０＃  レプリカ領域、１１，１２，２１，２３，２３＃，３１，３３，３３＃  電圧設定領域、１３，２２，３２  中間電圧設定領域、１０  起動回路。
【図１】
2004328487.tif 000029
【図２】
2004328487.tif 000030
【図３】
2004328487.tif 000031
【図４】
2004328487.tif 000032
【図５】
2004328487.tif 000033
【図６】
2004328487.tif 000034
【図７】
2004328487.tif 000035
【図８】
2004328487.tif 000036
【図９】
2004328487.tif 000037
【図１０】
2004328487.tif 000038