(57)【要約】【課題】この発明は、汎用性の高い部品のみを用い低コストで高精度の光検出回路を提供することである。【解決手段】この光検出回路にあっては、赤外発光ダイオード５２によって被写体５５に測定用の光束が投光され、該被写体５５からの反射光束が受光素子５７により受光される。上記受光素子５７の出力は、ＡＦ回路６０、６１内で増幅されて変換回路にて電圧信号に変換される。また、コンパレータ２２ｂによって上記電圧信号は所定のレベルと比較され、Ａ／Ｄコンバータ４９で上記電圧信号のレベルが検出される。そして、Ａ／Ｄコンバータ４９の出力に従って、コアＣＰＵ３にて上記所定レベルが切り換えられる。【選択図】    図１
2004163375.tif 000002
【特許請求の範囲】
【請求項１】
対象物からの反射光束を受光する受光素子と、
上記受光素子の出力を増幅し電圧信号に変換する変換回路と、
上記電圧信号を所定のレベルと比較するコンパレータと、
上記電圧信号のレベルを検出するＡ／Ｄ変換器と、
上記Ａ／Ｄ変換器の出力に従って、上記所定レベルを切り換える電圧制御手段と、
を具備することを特徴とする光検出回路。
【請求項２】
上記電圧制御手段は、演算制御手段と、上記演算制御手段と同一のチップ上に構成されたＤ／Ａコンバータとから成ることを特徴とする請求項１に記載の光検出回路。
【請求項３】
上記Ａ／Ｄ変換器、コンパレータは、上記電圧制御手段と同一チップ上に構成されたことを特徴とする請求項１に記載の光検出回路。
【請求項４】
対象物に測定用の光束を投光する投光素子を有する投光回路を更に具備し、
上記電圧制御手段は、上記投光回路の駆動前の上記Ａ／Ｄ変換器の出力結果に従って、上記投光回路の動作時の比較レベルを決定することを特徴とする請求項１に記載の光検出回路。
【請求項５】
上記投光回路は複数回投光制御され、上記電圧制御手段は上記複数回の投光に従って比較用電圧レベルを複数回切り換えることを特徴とする請求項４に記載の光検出回路。
【請求項６】
光学部材を介して入射した光を受光する受光手段と、
上記受光手段で受光した光を光電変換により検出する検出回路と、
マイクロコンピュータと同一チップ上に形成されると共に、Ａ／Ｄ変換器、Ｄ／Ａ変換器、及び演算増幅器とを有する集積回路と、
上記検出回路の入力及び出力と上記Ａ／Ｄ変換器、Ｄ／Ａ変換器、若しくは演算増幅器の何れかを接続する外部接続端子と、
を具備することを特徴とする光検出回路。
【請求項７】
上記演算増幅器の入力を上記検出回路、Ａ／Ｄ変換器、若しくはＤ／Ａ変換器の少なくとも１つと選択的に接続可能とし、該演算増幅器の出力を上記検出回路若しくはマイクロコンピュータと選択的に接続可能とする切り換え手段を更に具備することを特徴とする請求項６に記載の光検出回路。
【請求項８】
上記演算増幅器は２入力及び１出力の３端子を有し、
上記演算増幅器の３端子のうちの２端子を上記集積回路の外部回路と接続可能に切り換える切り換え手段を更に具備することを特徴とする請求項６に記載の光検出回路。
【請求項９】
上記演算増幅器は、上記切り換え手段によって、定電圧源若しくは比較器として構成することを特徴とする請求項７に記載の光検出回路。
【請求項１０】
上記受光手段は、上記検出回路により測距に係る信号若しくは測光に係る信号を検出するようになされたことを特徴とする請求項６に記載の光検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は光検出回路に関し、より詳細にはカメラの光検出回路の改良に関するものである。
【０００２】
【従来の技術】
従来より、被写体に光を投射し、その反射信号光を検出して被写体の遠近を判定した結果に応じて撮影レンズのピント合わせ位置を切り換えると自動的にピントを合わせが可能なオートフォーカス（ＡＦ）カメラが開発されている。そして、このようなカメラに於ける基本的な機能を廉価で構成し、多くのユーザの入手性を良くするために、例えば、カメラのシーケンスコントローラのマイクロコンピュータと同一のチップ上に、ＡＦを行うための測距回路を構成するような技術が、以下のように知られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平１１−１４２７２２号公報、図１等参照
【０００４】
【発明が解決しようとする課題】
しかしながら、上述したＩＣは、カメラ専用部品のマイクロコンピュータとなってしまい、汎用性に乏しく、その他の分野にて流用することが困難であった。マイクロコンピュータは、多くの携帯製品や電気製品に一般的に使用されており、マイクロコンピュータ外部または内部に設けられたＲＯＭへのプログラミングを実行することによって、複雑なシーケンス制御を行うことが可能である。このように、ＲＯＭのプログラムの作り替えさえ行えば多くの商品に対して汎用性があり、大量に使用されることにより量産効果が向上して低コスト化することができる。
【０００５】
一方、このようなマイクロコンピュータを用いて、被写体から受光した光量に応じた電荷を積分するための積分回路を制御する構成とした場合、従来は、積分回路は高精度の積分結果を出力するために、一般的に固定の基準電圧を基準レベルとなるように構成されていた。そして、こうした積分回路は、温度やオフセット変化等のばらつきを抑えるために、数多くの素子から成る複雑なアナログ回路を必要としており、上述のマイクロコンピュータとは別に専用のアナログＩＣ等を利用して対応していた。
【０００６】
しかしながら、上述した積分回路が廃止されると、コスト的にもスペース的にもメリットが出ることがあり、別の方法でこれらの課題を解決することが求められていた。
【０００７】
この発明は、上記課題に鑑みてなされたものであり、カメラ以外にも利用できる汎用性の高いマイクロコンピュータを有効的に用いることにより、廉価な光検出回路を提供することを目的とする。
【０００８】
またこの発明は、廉価な構成とされた場合にも汎用性の高いマイクロコンピュータを有効的に用いることにより、廉価な光検出回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
すなわちこの発明は、対象物からの反射光束を受光する受光素子と、上記受光素子の出力を増幅し電圧信号に変換する変換回路と、上記電圧信号を所定のレベルと比較するコンパレータと、上記電圧信号のレベルを検出するＡ／Ｄ変換器と、上記Ａ／Ｄ変換器の出力に従って、上記所定レベルを切り換える電圧制御手段と、を具備することを特徴とする。
【００１０】
また、この発明は、光学部材を介して入射した光を受光する受光手段と、上記受光手段で受光した光を光電変換により検出する検出回路と、マイクロコンピュータと同一チップ上に形成されると共に、Ａ／Ｄ変換器、Ｄ／Ａ変換器、及び演算増幅器とを有する集積回路と、上記検出回路の入力及び出力と上記Ａ／Ｄ変換器、Ｄ／Ａ変換器、若しくは演算増幅器の何れかを接続する外部接続端子と、を具備することを特徴とする。
【００１１】
この発明の光検出回路にあっては、対象物からの反射光束が受光素子により受光される。上記受光素子の出力は、増幅されて変換回路にて電圧信号に変換される。また、コンパレータによって上記電圧信号は所定のレベルと比較され、Ａ／Ｄ変換器で上記電圧信号のレベルが検出される。そして、上記Ａ／Ｄ変換器の出力に従って、電圧制御手段にて上記所定レベルが切り換えられる。
【００１２】
更に、この発明の光検出回路にあっては、光学部材を介して入射した光が受光手段で受光され、該受光手段で受光した光が検出回路にて光電変換により検出される。また、マイクロコンピュータと同一チップ上に、Ａ／Ｄ変換器、Ｄ／Ａ変換器、及び演算増幅器とを有する集積回路が形成される。そして、上記検出回路の入力及び出力と上記Ａ／Ｄ変換器、Ｄ／Ａ変換器、若しくは演算増幅器の何れかが、外部接続端子に接続される。
【００１３】
近年のＭＯＳプロセスの微細化等の進化により、マイクロコントローラ（マイクロコンピュータまたはＣＰＵ）は、コア部、ＲＡＭ、ＲＯＭ等が小型化され、いっそう低価格化が推し進められているが、一方、発振器やＡ／Ｄ変換器、Ｄ／Ａ変換器等、周辺回路の他、アナログＣＭＯＳ回路等が同一チップ上に構成され、他の製品との差別化が図られているケースが多い。
【００１４】
アナログＣＭＯＳ回路では、基本的なアナログ回路であるオペアンプやコンパレータが設けられる例が多く、この発明も、これらの周辺回路を有効に用いて、簡単低コストにて従来困難だったＡＦ回路を極力システムオンチップの形で実現するものである。
【００１５】
【発明の実施の形態】
以下、添付の図面を参照してこの発明の実施の形態について説明する。
【００１６】
図２は、この発明の第１の実施の形態に係る光検出回路の構成を示した回路図である。
【００１７】
マイクロコンピュータ（以下、制御部と略記する）９は、コアＣＰＵ３が、ＲＯＭ２に書き込まれているプログラムに応じて、例えば入力ポート７からの信号をＩ／Ｏ回路４、内部バス５を介して検出して所定のシーケンス制御を行うように構成される。本実施の形態では、Ｄ／Ａ（デジタル−アナログ）コンバータ１０、演算増幅（オペアンプ）回路１１等の周辺回路が１チップ上に構成されたＩＣ全体を総称して制御回路（ＣＰＵＩＣ１）と称する。
【００１８】
第１の実施の形態に於けるＣＰＵＩＣ１は、制御部９の内部バス５を介してレジスタ（１）１２、レジスタ（２）１３に保持される値を設定可能である。
【００１９】
上記レジスタ（２）１３には、トランジスタ１４と、抵抗アレイ１６及び複数のアナログスイッチ１７ａ〜１７ｄが接続されている。上記抵抗アレイ１６は、トランジスタ１４がオンされると、所定の電圧源Ｖｒｅｆ  の電圧が分圧されて、レジスタ（２）１３によって制御されたスイッチ１７ａ〜１７ｄのオン／オフ状態により、種々の電圧をＤ／Ａコンバータ１０の出力とすることが可能である。
【００２０】
つまり、スイッチ１７ａがオンされ、他のスイッチ１７ｂ〜１７ｄがオフにされると高い電圧が出力され、スイッチ１７ｄがオンされ、他のスイッチ１７ａ〜１７ｃがオフにされると低い電圧が出力される。ここでは単純化のため、４種類の出力電圧しか図示されていないが、実際には、８ビットから１０ビットの切り換えが可能である。
【００２１】
また、上記レジスタ（１）１２により、アナログスイッチ１８ａ、１８ｂ、１９、２０、２１を切り換え制御する。このレジスタ（１）１２は、２つのスイッチから成るスイッチ１８ａ、１８ｂのオン／オフを制御することによって、上述したＤ／Ａコンバータ１０の出力が、オペアンプ２２のマイナス（−）側入力、プラス（＋）側入力の、何れの入力に接続されるかを決定することができる。
【００２２】
こうした切り換え用のスイッチは、スイッチ１８ａの例として図３（ａ）に示されるように、オペアンプ２２のプラス側入力に接続された電極２６を、外部接続端子２３と接続された電極２７またはＤ／Ａコンバータ１０の出力に接続された電極２８に接続できるように、レジスタ（１）１２からの制御信号２９によって切り換え制御される。また、図３（ｂ）に示されるように、２つのスイッチ３０、３１のオン状態とオフ状態とが択一的に切り換えられるように、インバ―タ３２を用いて各々のスイッチを制御する構成とすることもできる。
【００２３】
すなわち、レジスタ（１）１２からの制御信号２９によって、スイッチ３１をオン／オフ制御して、インバータ３２による反転制御信号によって、スイッチ３０を上記スイッチ３１のオン／オフ状態と反対の状態に制御すれば、電極２６が電極２７または２８に択一的に接続可能にできる。
【００２４】
したがって、図２に示されるようなオペアンプ２２のマイナス側入力に接続されたスイッチ１８ｂも、上記スイッチ１８ａと同様に構成できる。
【００２５】
レジスタ（１）１２の設定により、スイッチ１８ａ及びスイッチ１８ｂの接続切り換えが行われると共に、図２に示されるスイッチ２０、２１がオフにされた状態で、尚かつスイッチ１９によってオペアンプ２２の出力が外部接続端子２４に接続されれば、図４（ａ）または図４（ｂ）に示されるような形式のオペアンプが選択的に構成できる。ここで、オペアンプ２２の出力に接続できる外部接続端子２４は、図２に示されるように、スイッチ１９によって、ハイレベル（Ｈ）出力、またはローレベル（Ｌ）出力に固定可能となっている。
【００２６】
また、レジスタ（１）１２の設定により、外部接続端子２４をオペアンプ２２の出力から切り離し、更にスイッチ２１をオフし、スイッチ２０をオンすると共に、スイッチ１８ａ、１８ｂが図４（ａ）のような形式に接続されると、図４（ｃ）に示されるようなバッファ回路が構成できる。
【００２７】
また、レジスタ（１）１２の設定により、図２に示されるスイッチ１８ａ、１８ｂによって、オペアンプ２２のプラス側入力が端子２３に接続され、マイナス側入力がＤ／Ａコンバータ１０から切り離されてオープン状態とされて、更にスイッチ２１がオン、スイッチ１９が外部接続端子２４とオペアンプ２２の出力と接続されるように制御されると、図４（ｄ）に示されるような形式のオペアンプとすることもできる。この時は、スイッチ２０はオフに設定する。
【００２８】
このような工夫によって、制御部９と同一チップ上にオペアンプ２２を構成した場合に、図５に示されるように、３本の入出力端子のうち、常に２本の入出力端子２３、２４を外部接続端子としても、オペアンプが有する特色を最大限に引き出すことができる。また、ＩＣの面積は内蔵の回路の規模のみならず、端子（ピン）数によって決まる部分も大きく、いくら内蔵の回路を縮小してもピン数が多ければ全体の面積は小さくならない。これは、ＩＣの端子は、外部と接続させるために、ワイヤや、ハンダホール等を利用するが、それらを接続するための、パッド部が所定の面積を必要とするからである。
【００２９】
このように、この発明のような工夫によって、数多くのオペアンプを内蔵しても、本来１つのオペアンプあたりの外部接続端子数が３本ずつ増加するところを、２本ずつしか端子が増加しないので、パッド数を減少させてＩＣを小型化、低コスト化することが可能となる。
【００３０】
図６は、このようなオペアンプを２つ内蔵したＩＣの構成例を示した図である。
【００３１】
一方のオペアンプ２２ａは、図示されないレジスタの設定によってスイッチ（図示せず）が制御され、図４（ａ）に示される形式とされている。また、もう一方のオペアンプ２２ｂは、同様にレジスタの設定によって、図４（ｄ）に示されるような形式にされている。
【００３２】
オペアンプ２２ａの出力はトランジスタ３７のベース電位を制御し、プラス側入力端子はトランジスタ３７のコレクタ電位をモニタしている。したがって、トランジスタ３３やトランジスタ４０によって、トランジスタ４１が作動した時にモータ４２にかかる電圧をＤ／Ａコンバータ１０ａの出力レベルＶＭ  に保持して電池３９からトランジスタ３７に電流を流すことができる。尚、３８はシャント抵抗であり、トランジスタ３４は抵抗４４を経てＬＥＤ４３を駆動するためのものである。
【００３３】
これによって制御部９は、Ｄ／Ａコンバータ１０の制御によって、モータ４２を任意の定電圧で制御することができる。このモータ４２でカメラのシャッタやズームレンズのズーミング制御等を行えば、電源電圧によらず、そのスピードを安定化させることができ、正確な露出や、ズーム位置制御等が可能となり、きれいな写真を撮影できるカメラを提供することができる。
【００３４】
尚、オペアンプ２２ｂはレジスタ（図示せず）の切り換えによって、図４（ｄ）に示される形式に設定されている。つまり、オペアンプ２２ｂは、Ｄ／Ａコンバータ１０ｂが切り離されている。そして、オペアンプ２２ｂの２つの端子間にはフォトダイオード４６が接続されており、これをゼロバイアスに安定させて光電流をコンデンサ４７に流し込むことができる。すなわち、Ｎチャンネルオープンドレインのトランジスタ３５がオンからオフに変化されると、所定時間後にコンデンサ４７には明るさに対応した電圧ＶＩＮＴＯが発生し、これがＡ／Ｄ（アナログ−デジタル）コンバータ４９で検出される。これにより、被写体の明るさが判定されるようになっている。
【００３５】
図１は、このような構成のＣＰＵ内蔵のオペアンプ２２を用いた光検出回路の構成例を示したブロック図である。
【００３６】
図１に於いて、ＣＰＵＩＣ１内では、コアＣＰＵ３が、図示されない内部バスを介してレジスタや各周辺回路を制御する。
【００３７】
オペアンプ２２ａ及びＤ／Ａコンバータ１０ａは、図示されないアナログスイッチにより図４（ｂ）に示されるような形式に設定されている。また、オペアンプ２２ｂとＤ／Ａコンバータ１０ｂは、コンパレータとして利用されるもので、同様に、図４（ｂ）に示されるように、プラス側入力にＤ／Ａコンバータ１０ｂの出力が入力されるようになっている。
【００３８】
更に、上記ＣＰＵＩＣ１内にはＡ／Ｄコンバータ４９を有しており、コアＣＰＵ３は、Ａ／Ｄコンバータ４９を介してアナログ電圧レベルを判定することができる。また、オペアンプ２２ｃは、Ｄ／Ａコンバータ１０ｃと共に図４（ｄ）に示される形式に設定されている。Ｄ／Ａコンバータ１０ｃから出力された電圧に対して、オペアンプ２２ｃがバッファ回路の役割を果たして出力する。この電圧が、後述するＡＦ回路の電源電圧となる。
【００３９】
上記ＣＰＵＩＣ１には、ドライバ５１を介して赤外発光ダイオード（ＩＲＥＤ）５２が接続されている。この赤外発光ダイオード５２から照射された光束は、投光レンズ５３を介して被写体５５で反射されて、受光レンズ５６を介して受光素子５７で受光される。また、ＣＰＵＩＣ１には、例えば各種部品の情報を記憶しておくためのＥＥＰＲＯＭ５８が接続されている。
【００４０】
上記受光素子５７は、その受光位置に応じて受光素子５７ａ、５７ｂに分けられ、その出力が、それぞれＡＦ回路６０、６１に供給される。
【００４１】
上記ＡＦ回路６０は、ＣＰＵＩＣ１の外部に設けられたコンデンサ６２、抵抗６３〜６５やバイポーラトランジスタ６６、及びＣＰＵＩＣ１内のオペアンプ２２ａ、コンパレータ２２ｂから構成されている。このうち、コンデンサ６２と抵抗６３はバイパスフィルタを構成しており、バイポーラトランジスタ６６は電流増幅器を構成している。また、抵抗６４は、このトランジスタ６６のバイアスポイント決定用であって、抵抗６５は増幅出力電流を電圧に変換する機能を有している。
【００４２】
通常状態では、受光素子５７ａに入射された光束は光電流に依存した電流に変換され、コンデンサ６２によってトランジスタ６６のベースには入ってこない。しかしながら、ドライバ５１を介してＩＲＥＤ５２をパルス発光させると、投光レンズ５３を介して被写体５５に対して赤外光が投射され、被写体５５から反射された光が受光レンズ５６を介して受光素子５７ａ、５７ｂに入射される。
【００４３】
この時発生された信号光電流はパルス状のものなので、変化分（信号光電流）がコンデンサ６２を通って入力アンプ（オペアンプ）２２ａによって入力インピーダンスを低くされたトランジスタ６６のベースに流れ込む。これによって、トランジスタ６６のコレクタには、トランジスタの電流増幅率（β）倍された電流が変化分として発生され、抵抗６５に流れるのでＶＩＮのレベルが低下する。このＶＩＮのレベル低下は信号光の大きさに依存し、被写体距離が近い程、大きな量となる。
【００４４】
尚、ＡＦ回路６１は、ＡＦ回路６０と同様の回路構成であるが、ここでは図面の煩雑化及び説明の重複を避けるため、ＡＦ回路６０を参照してそれぞれ図示及び説明を省略する。
【００４５】
次に、図７のフローチャートを参照して、ＣＰＵが制御する光量判定のシーケンスについて説明する。
【００４６】
先ず、ステップＳ１に於いて、ＩＲＥＤ発光前のＶＩＮのレベルが、Ａ／Ｄコンバータ４９で検出される。これは、部品の出来映えや温度等の変化で必ずしも無信号時の出力レベルが一定になるわけではないからであり、このレベルがＶＩＮ０  とされる。ＣＰＵでは、これにより判断がなされて、続くステップＳ２でＶＩＮ０  から所定のレベルＶ０  が減算されて、判定電圧ＶＤＡとされる。このＶ０  も、部品のばらつきによって補正した方が良いので、例えば、部品の出来映えを記憶しておくためのＥＥＰＲＯＭ５８に入力されていた値より算出されても良く、また、上記ステップＳ１で求められたＶＩＮ０  よりこのばらつきが推測それて決定されるようにしても良い。
【００４７】
このようにして、Ｄ／Ａコンバータ１０ｂから出力するレベルＶＤＡが決定されると、ステップＳ３にてＩＲＥＤ５２が発光される。すると、被写体５５から返って来た光量に応じてＶＩＮが低下する。そして、ステップＳ４に於いて、コンパレータ（ＣＯＭＰ）２２ｂが反転したか否かが判定される。
【００４８】
ここで、光量が大きい場合にはコンパレータ２２ｂが反転する。この場合はステップＳ６へ移行する。しかしながら、コンパレータ２２ｂが反転しない場合には、光量が少ないので被写体が遠いと判定する。この場合は、ステップＳ５へ移行して、光量レベルをレベル０とする。
【００４９】
上記ステップＳ４にて反転が検出された場合には、ステップＳ６にて、Ｖ０  より更に大きなＶ１  が減算された値が、判定レベルＶＤＡとして新たに求められる。そして、ステップＳ７にて投光が行われ、続くステップＳ８に於いて再びコンパレータの反転が検出される。
【００５０】
ここで、コンパレータの反転が検出されなければステップＳ９へ移行し、光量レベルをレベル１とする。一方、コンパレータの反転が検出されたならば、ステップＳ１０へ移行して光量レベルをレベル２とする。
【００５１】
図８は、上述した光量判定の動作を説明するタイミングチャートである。
【００５２】
先ず、Ａ／Ｄコンバータで抵抗６５の出力ＶＩＮ０  が検出され、そのレベルから、判定レベルとしてＶ０  、Ｖ１  が減算されていく様子がＶＤＡとして示されている。その状態でＩＲＥＤ５２がパルス状に発光されると、上述したＶＩＮは、信号光電流の大きさに従って、図示のように低下する。この例では、Ｖ０  より大きくＶ１  より小さいレベルなので、コンパレータ２２ｂはＶ０  セットの時のみ反転し、Ｖ１  セット時は反転しない。つまり、図７のフローチャートに於けるステップＳ９のレベル１の例となっている。この変化を高速のＡ／Ｄコンバータで検出してもよい。
【００５３】
尚、Ｖ０  、Ｖ１  の設定は、コンパレータ２２ｂのオフセット分が考慮されて決定されるが、このオフセット電圧は、ＥＥＰＲＯＭ５８に記憶されるようにしておけば良い。こうして得られたレベルに従って、近距離か遠距離かが判別できる。つまり、ＶＩＮの変化が大きいと近距離であり、小さいと遠距離であると判定することができる。
【００５４】
また、図１に示されるように、受光素子５７が５７ａ、５７ｂの２分割にして、何れかの素子に多く反射信号光が入射されるかによって、三角測距の原理で距離が決定されるようにしても良い。
【００５５】
この場合、上述したように、ＡＦ回路６０とＡＦ回路６１とは同様の回路である。すなわち、投受光レンズ間距離（基線長）をＢとし、受光レンズの焦点距離をｆとし、距離Ｌ０  の場合に２つのセンサの間の位置ｘに反射信号光が入るように２分割受光素子を配置する。そして、受光素子５７ｂの方に多くの光が入ればＬ０  より近距離、受光素子５７ａの方に多く光が入ればＬ０  より遠距離と判定することができる。また、この位置ｘはＢ・ｆ／Ｌ０  として決定することができる。
【００５６】
このように、ＣＰＵチップ内の汎用的な回路を徹底的に利用して、非常に単純な構成でピント合わせ用距離検出器が設計可能となる。
【００５７】
図９は、この発明の第１の実施の形態による光検出回路が適用されたＡＦ回路が用いられたカメラ全体のシステムの構成例を示したブロック図である。このＣＰＵＩＣ１内のアンプ７６、アンプ７７及びアンプ７９は、上述の図２のオペアンプ２２と同様に構成されたものである。
【００５８】
ＣＰＵＩＣ１の同一チップ内に、レギュレータ７１が内蔵されている。レギュレータ７１の出力は、Ａ／Ｄコンバータ７２、Ｄ／Ａコンバータ７３、ＬＣＤドライバ７４、リセット（ＲＥＳＥＴ）回路７５に供給されると共に、バッファ７６を介してＣＰＵ１の外部に取り出せるようになっている。
【００５９】
上記Ｄ／Ａコンバータ７３には、アンプ７７と、ＡＦ部１０３に含まれるアンプ７９が接続されると共に、コンパレータ８０、８１、８２のそれぞれ一方の入力端子が接続される。上記コンパレータ８０の他方の入力端子は上記Ａ／Ｄコンバータ７２及びＡＦ部１０３が接続される。更に、コンパレータ８１、８２の他方の入力端子は、それぞれフォトインタラプタ回路１１２、分圧抵抗９３に接続される。そして、コンパレータ８０及び８１の出力は判定回路８３へ、コンパレータ８２の出力は判定回路８４へ供給される。
【００６０】
この判定回路８４の出力は、上記リセット回路７５、発振器８５の出力と共に、発振オフ（ＯＦＦ）回路８６に供給される。また、リセット回路７５には、ＣＰＵＩＣ１外部の発振器１０２が接続された時計回路８７が、逓倍回路８８を介して接続される。
【００６１】
更に、上記アンプ７７の入出力間には、モータドライバ１１０駆動用のトランジスタ１０８が接続される。また、バッファ７６に接続された表示用のＬＥＤ１０７を介してＩ／Ｏ部８９が接続される。
【００６２】
上記ＣＰＵＩＣ１内のレギュレータ７１には、ＤＣ／ＤＣコンバータのダイオード９４及びコンデンサ９５が接続される。更に上記ダイオード９４には、インダクタ９７、電池９８を介してモータドライバ１１０及びトランジスタ１０８が接続されている。上記ダイオード９４には、また、トランジスタ９６及び抵抗９９、１００を介して発振オフ回路８６が接続される。更に、この発振オフ回路８６には、ストロボ回路１０６が接続される。
【００６３】
上記モータドライバ１１０に接続されたモータ１１１は、フォトインタラプタ回路１１２によってその回転が検出される。そして、このフォトインタラプタ回路１１２は、抵抗１１３、１１４を介してＩ／Ｏ部８９に接続されると共に、ＣＰＵＩＣ１内部やＥＥＰＲＯＭ５８、更にはＡＦ部１０３や受光素子１０５に接続されている。
【００６４】
また、ＬＣＤ１０４は、ＩＣ１内のＬＣＤドライバ７４に接続されて駆動される。
【００６５】
このような構成に於いて、先ず、電池からの出力を安定させて、電源として利用する部分について説明する。
【００６６】
ここでは、ＣＰＵＩＣ１の同一チップ内に、レギュレータ７１が内蔵されており、該レギュレータ７１の出力は、バッファ７６を介してＣＰＵＩＣ１外部に取り出すことができるようになっている。ＤＣ／ＤＣコンバータ出力ＤＣＯＵＴ  に依存する電圧は、分圧抵抗９３を介して、Ａ／Ｄコンバータ７２及びＣＰＵＩＣ１内に設けられたコンパレータ８２に入力されている。
【００６７】
ＣＰＵＩＣ１が内蔵の発振器８５によってトランジスタ９６をオン／オフすると、電池９８からの電流により、インダクタ９７に発生された電圧がダイオード９４を介してコンデンサ９５に充電される。この充電電圧ＤＣＯＵＴ  は、分圧抵抗９３によって分圧され、Ａ／Ｄコンバータ７２によってモニタされる。
【００６８】
但し、このように、Ａ／Ｄコンバータ７２の結果を常にモニタしているプログラムでは十分と言えないようなシーケンスがある。例えば、比較的長い時間にわたって高速の制御を行う場合には、このＡ／Ｄ変換の判定に要する時間がタイムラグとなって精密な制御ができなくなる。
【００６９】
また、図示されないフィルムに日付けを写し込むときに写し込みタイミングを判定している場合や、ピント合わせレンズが制御されているときにレンズ位置を検出している場合に、ＤＣ／ＤＣコンバータの昇圧をモニタする制御は困難なものである。
【００７０】
そこで、本実施の形態では、所定の電圧ＤＡ１、ＤＡ２と比較するためのコンパレータ８２を設け、所定レベルにＤＣＯＵＴ  が入っているときには、判定回路８４が発振オフ回路８６をオフにして、昇圧動作を停止するようにしている。この発振オフ回路８６は、単に発振を停止させるだけでなく、停止させた時にトランジスタ９６がオンのままにならないように、停止時の出力電圧をローレベルに固定する。
【００７１】
このような構成の回路により、ＤＣＯＵＴ  が所定レベル内に収まるように制御することができる。
【００７２】
また、Ｄ／Ａコンバータ７３は、ＣＰＵＩＣ１のプログラムに応じて、コンパレータ８２に入力する判定電圧を切り換えることができる。これにより、図１０のタイミングチャートに示されるＤ／Ａのように、ＤＡ１、ＤＡ２の２つの出力を選択することができる。
【００７３】
ここで、昇圧時は高い側のリミットＤＡ１が、昇圧停止時は低い側のリミットＤＡ２が設定されるが、これらを越える毎に、判定回路８４によってコンパレータ８２の出力が判定されて信号が出力され、発振オフ回路８６やＣＰＵＩＣ１のプログラムが切り換え制御される。この時のタイミングチャートは図１０に示されるようになる。
【００７４】
この実施の形態の特徴たるＣＰＵＩＣ１内のレギュレータ７１の出力は、上記Ｄ／Ａコンバータ７３、Ａ／Ｄコンバータ７２及びＬＣＤドライバ７４の基準電圧として供給される。
【００７５】
また、上記レギュレータ７１の出力は、バッファ７６を介してＣＰＵＩＣ１外の各回路用の定電圧源として機能する。例えば、モータ１１１の回転を検出するフォトインタラプタ回路１１２や、表示用のＬＥＤ１０７、各種データを記録したＥＥＰＲＯＭ５８等の電源となる。また、図示されない投光手段を投光制御した時に、受光素子１０５に入射した光信号の大きさを検出するＡＦ部１０３を安定させるための電源としても、応用することができる。ここで、受光素子１０５の検出結果から反射光量が大きい場合は近距離と判定され、オートフォーカス動作が行われる。
【００７６】
発振器８５の出力パルスは、ストロボ回路１０６の充電用パルスとしても用いられる。更に、ＣＰＵＩＣ１に内蔵のＡ／Ｄコンバータ７２は、このストロボ回路１０６の充電電圧を判定する機能をも有している。また、Ｄ／Ａコンバータ７３の出力は、アンプ７７に入力され、モータドライバ１１０によってトランジスタ１０８と共に定電圧駆動を行うことにより、モータ１１１のスピードを制御することができるようになっている。
【００７７】
発振器１０２は、日付写し込み用の時計回路８７を動作させると共に、この発振器出力を逓倍してＣＰＵＩＣ１の動作のメインクロックを発生させる。リセット回路７５は、電池９８が消耗したときにＩＣをリセットさせ、電池９８が新しくなった（交換された）時には、ＣＰＵＩＣ１を正常に起動させる機能を有している。
【００７８】
このように、図９に示されるシステムによって、ＡＦ部１０３ばかりでなく、主要な部品をＣＰＵＩＣ１と同一チップ内に構成することが可能となり、コスト的、スペース的なメリットのある製品を提供することが可能となる。
【００７９】
この実施の形態では、ＤＣ／ＤＣコンバータを活用し、ＩＣチップ内蔵のレギュレータ７１を用いてＡＦ部１０３を安定化させたので、電池を長持ちさせることが可能なカメラを提供することができる。
【００８０】
また、単純に、反射信号光量を検出する回路としては、図１１に示されるような回路構成としても良い。
【００８１】
図１１に於いて、Ｄ／Ａコンバータ１０ａによって出力された電源用電圧を、バッファ２２ａを介して外部に出力し、外付けのアナログ回路部に供給する。ＣＰＵＩＣ１外部のアナログ部は、バイアス安定化用の抵抗１２２及びトランジスタ１２１で、コレクタ電流を安定化された増幅用トランジスタ１２３及び電圧変換用抵抗１２５と、ノイズ混入による発信防止用のコンデンサ１２４等から成っている。
【００８２】
そして、反射信号光を受光するフォトダイオード（投光系は図示せず）１２０の信号受光に同期して、負荷抵抗１２５には、図１２のタイミングチャートに示されるような電圧変化が生じる。つまり、発光前にこの負荷抵抗１２５の電圧をＡ／Ｄコンバータ４９でモニタしておく。そして、このモニタされた電圧より所定レベル高い電圧ＶＣＯＭＰをＤ／Ａコンバータ１０ｂに出力しておき、図示されないＩＲＥＤを発光させて、コンパレータ２２ｂが反転するか否かによって反射信号光量を検出することができる。
【００８３】
また、図１３のタイミングチャートのように、このＶＣＯＭＰを順次変化させて、繰り返しＩＲＥＤ発光を行えば、どのレベルの信号光が入って来ているかが判断できる。また、ノイズレベルによって紛らわしい検出結果となる場合には、信頼性を向上させるために、同図のように何度も発光させるようにしても良い。
【００８４】
この回路も、抵抗の抵抗値やトランジスタの電流増幅器のばらつき等によってＶＩＮのレベルが変動するが、Ａ／Ｄコンバータ４９でこれを予めチェックしておき、投光時の変化をモニタするコンパレータ２２ｂの判定電圧に反映させるので、正確な反射光量検出が可能となる。
【００８５】
以上説明したように、本実施の形態によれば、ＣＰＵＩＣ１に内蔵の周辺回路を有効利用して、外付けの回路を極力減少させて高精度のＡＦ回路を提供することができる。
【００８６】
図１４は、この発明の第２の実施の形態による光検出回路が適用されたＡＦ回路が用いられたカメラ全体のシステムの構成例を示したブロック図である。
【００８７】
この第２の実施の形態では、上述した図１と同じ回路構成ながら、抵抗の代わりに積分コンデンサ１３０及びＤ／Ａコンバータ１０９が用いられて、積分コンデンサ１３０のレベルを初期化し、同一のポートの機能切換スイッチ１３７によって、積分コンデンサ１３０に積分された光電流成分を読み取るＡ／Ｄコンバータ４９を採用する回路としている。
【００８８】
上記積分コンデンサ１３０は、ＣＰＵＩＣ１内のスイッチ１３７によって、Ｄ／Ａコンバータ１０ａとＡ／Ｄコンバータ４９との接続が切り換えられる。上記スイッチ１３７と同様にコアＣＰＵ３の制御により切り換えられるスイッチ１３８は、上記積分コンデンサ１３０とＡＦ回路のトランジスタ１３３の間に接続される。尚、このＡＦ回路は、上記トランジスタ１３３の他、抵抗１３１、１３３４、コンデンサ１３２等を有して構成される。
【００８９】
また、赤外発光ダイオード（ＩＲＥＤ）１３５は、投光回路１３６を介してＣＰＵＩＣ１内のコアＣＰＵ３により制御される。
【００９０】
このような構成に於いて、積分コンデンサ１３０への積分は、ＩＲＥＤ１３５の発光と同期してスイッチ１３８を積分コンデンサ側に切り換えて、図１５に示されるような積分波形（ＶＩＮＴ  ）を得るものである。
【００９１】
積分方式で複数回の発光反射結果をアナログ的に積算していくと、ランダムなノイズ成分が相殺され、Ａ／Ｄによってより高精度の光量判定をすることができる。この方式は、２方向に切り替わるアナログスイッチを利用しているが、汎用部品で構成してもよく、例えば図３に示されるように、ＣＰＵＩＣ１に内蔵してもよい。
【００９２】
従来、積分コンデンサの初期化はアナログスイッチ等を用いて行っていたが、本実施の形態では、Ｄ／Ａコンバータを利用してこれを代用した。
【００９３】
また、ＩＲＥＤの代わりにストロボ光を利用すれば、距離測定のみならず、ストロボ光照射効果を制御する調光回路としても有効に利用することができる。明るいシーンでのストロボ効果の検出は、従来困難であったが、本回路によって簡単な構成とすることができる。
【００９４】
この場合、ストロボ光を発光するためのキセノン（Ｘｅ）管１４１が、トリガ回路１４０を介してＣＰＵＩＣ１により点灯制御される。尚、コンデンサ１４２は、ストロボ発光のエネルギー充電用のメインコンデンサである。可視光用のセンサを利用し、同様の回路構成にて、ストロボ光の強さを調整する調光回路が実現される。
【００９５】
【発明の効果】
以上説明したように、この発明によれば、カメラ以外にも利用できる汎用性の高いマイクロコンピュータを有効的に用いることにより、廉価な光検出回路を提供することができる。
【００９６】
またこの発明によれば、廉価な構成とされた場合にも汎用性の高いマイクロコンピュータを有効的に用いることにより、廉価な光検出回路を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態が適用されたもので、ＣＰＵチップ内蔵のオペアンプを用いた光検出回路の構成例を示したブロック図である。
【図２】この発明の第１の実施の形態に係る光検出回路の構成を示した回路図である。
【図３】切り換え用のスイッチの構成を示した図である。
【図４】スイッチにより切り換えられるＤ／Ａコンバータとオペアンプとの接続関係を示した図である。
【図５】ＣＰＵ９と同一チップ上にオペアンプ２２を構成した場合の例を示した図である。
【図６】オペアンプを２つ内蔵したＩＣの構成例を示した図である。
【図７】ＣＰＵが制御する光量判定のシーケンスについて説明するフローチャートである。
【図８】光量判定の動作を説明するタイミングチャートである。
【図９】この発明の第１の実施の形態による光検出回路が適用されたＡＦ回路が用いられたカメラ全体のシステムの構成例を示したブロック図である。
【図１０】昇圧時の各部の動作を説明するためのタイミングチャートである。
【図１１】反射信号光量を検出する回路の構成例を示した図である。
【図１２】図１１の回路の負荷抵抗１２５に生じる電圧変化を説明するためのタイミングチャートである。
【図１３】図１１の回路の各部の動作を説明するためのタイミングチャートである。
【図１４】この発明の第２の実施の形態による光検出回路が適用されたＡＦ回路が用いられたカメラ全体のシステムの構成例を示したブロック図である。
【図１５】図１４の構成のシステムによる各部の動作を説明するためのタイミングチャートである。
【符号の説明】
１  マイクロコンピュータ（マイコン）、
２  ＲＯＭ、
３  コアＣＰＵ、
９  制御部、
１０、１０ａ、１０ｃ  Ｄ／Ａコンバータ、
１０ｂ  Ｄ／Ａコンバータ（コンパレータ）、
１１  オペアンプ回路、
１２  レジスタ（１）、
１３  レジスタ（２）、
１８ａ、１８ｂ、１９、２０、２１  スイッチ、
２２、２２ａ、２２ｃ  オペアンプ、
２２ｂ  オペアンプ（コンパレータ）、
４９  Ａ／Ｄコンバータ、
５１  ドライバ、
５２  赤外発光ダイオード（ＩＲＥＤ）、
５３  投光レンズ、
５５  被写体、
５６  受光レンズ、
５７  受光素子、
５８  ＥＥＰＲＯＭ、
６０、６１  ＡＦ回路。
【図１】
2004163375.tif 000003
【図２】
2004163375.tif 000004
【図３】
2004163375.tif 000005
【図４】
2004163375.tif 000006
【図５】
2004163375.tif 000007
【図６】
2004163375.tif 000008
【図７】
2004163375.tif 000009
【図８】
2004163375.tif 000010
【図９】
2004163375.tif 000011
【図１０】
2004163375.tif 000012
【図１１】
2004163375.tif 000013
【図１２】
2004163375.tif 000014
【図１３】
2004163375.tif 000015
【図１４】
2004163375.tif 000016
【図１５】
2004163375.tif 000017