(57)【要約】      （修正有）【課題】容量性負荷となる表示パネルを高効率に駆動できるとともに、動作異常を確実に検出できる表示パネル駆動装置等を提供する。【解決手段】スイッチＳＡ−Ｕ１およびコイルＬ９を含む第１の共振回路と、スイッチＳＡ−Ｕ２およびコイルＬ１１を含む第２の共振回路と、動作異常を検出する検出回路と、を備え、第１の共振回路におけるコイルＬ９のインダクタンスと負荷容量との共振により列電極Ｄの電圧をアース電位から１／２ＶＡの間で遷移させる第１の期間と、第２の共振回路におけるコイルＬ１１のインダクタンスと負荷容量との共振により列電極Ｄの電圧を１／２ＶＡＶＡの間で遷移させる第２の期間と、容量性負荷と電源Ｂ１とを接続する第３の期間とを繰り返してパネル１０を駆動し、検出回路は、コンデンサＣの電圧が所定範囲外に変動したことを検出するとともに、電源Ｂ１からの過電流を検出する。【選択図】      図２
2004309616.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源と、
第２の電源と、
第３の電源と、
前記第１の電源と負荷容量との間に接続され、第１のスイッチ手段および第１のインダクタンスを含む第１の共振遷移電圧発生手段と、
前記第２の電源と前記負荷容量との間に接続され、第２のスイッチ手段および第２のインダクタンスを含む第２の共振遷移電圧発生手段と、
動作異常を検出する検出手段と、を備え、
前記第１の共振遷移電圧発生手段における前記第１のインダクタンスと前記負荷容量との共振により前記容量性負荷の電圧を基準電圧と第１の電圧の間で遷移させる第１の期間と、前記第２の共振遷移電圧発生手段における前記第２のインダクタンスと前記負荷容量との共振により前記容量性負荷の電圧を前記第１の電圧と第２の電圧との間で遷移させる第２の期間と、前記容量性負荷と前記第３の電源とを接続する第３の期間とを繰り返すことによって、容量性負荷を駆動し、
前記検出手段は、前記第１の電源または前記第２の電源の電圧が所定範囲外に変動したことを検出するとともに、前記第３の電源から供給される過電流を検出するための共通のスイッチング素子を具備することを特徴とする表示パネル駆動装置。
【請求項２】
前記検出手段は、前記第３の電源から供給される電流を検出する検出抵抗を備え、過電流発生時には前記検出抵抗の両端子間に発生する電圧によって前記スイッチング素子をスイッチングさせることを特徴とする請求項１に記載の表示パネル駆動装置。
【請求項３】
前記第１の電源および第２の電源はそれぞれコンデンサからなることを特徴とする請求項１または２に記載の表示パネル駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、容量性負荷となる表示パネルを駆動する表示パネル駆動装置に関する。
【０００２】
【従来の技術】
例えば、プラズマディスプレイパネルを駆動する駆動装置においては、プラズマディスプレイに高電圧の駆動パルスを印加する必要があるため、高い出力電圧が得られる駆動装置が用いられている。しかし、駆動装置側からみた場合、プラズマディスプレイパネルは容量性負荷となるため、容量の充電に無駄な電力を消費するという問題がある。また、表示パネル駆動装置の動作異常を確実に検出することが要望される。
【０００３】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みてなされたものであり、容量性負荷となる表示パネルを高効率に駆動できるとともに、動作異常を確実に検出できる表示パネル駆動装置等を提供することを目的とする。
【０００４】
【課題を解決するための手段】
請求項１に記載の表示パネル駆動装置は、第１の電源と、第２の電源と、第３の電源と、前記第１の電源と負荷容量との間に接続され、第１のスイッチ手段および第１のインダクタンスを含む第１の共振遷移電圧発生手段と、前記第２の電源と前記負荷容量との間に接続され、第２のスイッチ手段および第２のインダクタンスを含む第２の共振遷移電圧発生手段と、動作異常を検出する検出手段と、を備え、前記第１の共振遷移電圧発生手段における前記第１のインダクタンスと前記負荷容量との共振により前記容量性負荷の電圧を基準電圧と第１の電圧の間で遷移させる第１の期間と、前記第２の共振遷移電圧発生手段における前記第２のインダクタンスと前記負荷容量との共振により前記容量性負荷の電圧を前記第１の電圧と第２の電圧との間で遷移させる第２の期間と、前記容量性負荷と前記第３の電源とを接続する第３の期間とを繰り返すことによって、容量性負荷を駆動し、前記検出手段は、前記第１の電源または前記第２の電源の電圧が所定範囲外に変動したことを検出するとともに、前記第３の電源から供給される過電流を検出するための共通のスイッチング素子を具備することを特徴とする。
【０００５】
【発明の実施の形態】
以下、図１〜図６を参照して、本発明による表示パネル駆動装置をプラズマディスプレイパネル駆動装置に適用した一実施形態について説明する。
【０００６】
図１（ａ）はプラズマディスプレイパネル駆動装置１００の構成を示すブロック図、図１（ｂ）はプラズマディスプレイパネル駆動装置１００により駆動されるプラズマディスプレイパネルの構成を示す図である。
【０００７】
図１（ａ）に示すように、プラズマディスプレイパネル駆動装置１００は、駆動パルスの発生を制御するための制御部１００Ａと、制御部１００Ａからの制御信号に基づいてプラズマディスプレイパネル１０を駆動する駆動部１００Ｂとを備える。
【０００８】
図１（ｂ）に示すように、プラズマディスプレイパネル１０は、互いに平行に設けられた列電極Ｄ１〜Ｄｍと、列電極Ｄ１〜Ｄｍに直交して設けられた行電極Ｘ１〜Ｘｎと、行電極Ｙ１〜Ｙｎとを備える。行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎは交互に配置され、一対の行電極Ｘｉ（１≦ｉ≦ｎ）および行電極Ｙｉ（１≦ｉ≦ｎ）により第ｉ番目の表示ラインを構成する。列電極Ｄ１〜Ｄｍおよび行電極Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎは、放電ガスを封着するように対向する２枚の基板に、それぞれ形成されており、列電極Ｄ１〜Ｄｍと、一対の行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎとの交点に表示画素となる放電セルが構成される。
【０００９】
図２に示すように、プラズマディスプレイパネル駆動装置１００の駆動部１００Ｂは、行電極Ｘ１〜Ｘｎを駆動する行電極駆動部２０Ｘと、行電極Ｙ１〜Ｙｎを駆動する行電極駆動部２０Ｙと、列電極Ｄ１〜Ｄｍを駆動する列電極駆動部３０と、を備える。なお、図２では、１つの放電セルを構成する電極を、列電極Ｄ、行電極Ｘおよび行電極Ｙとして示している。
【００１０】
行電極駆動部２０Ｘは、Ｘサステインパルスをプラズマディスプレイパネル１０の行電極Ｘ１〜Ｘｎに同時に印加するサステインドライバ２１と、リセットパルスを発生させるリセットパルス発生回路２２と、を備える。
【００１１】
行電極駆動部２０Ｙは、Ｙサステインパルスをプラズマディスプレイパネル１０の行電極Ｙ１〜Ｙｎに同時に印加するサステインドライバ２３と、リセットパルスを発生させるリセットパルス発生回路２４と、スキャンパルスを行電極Ｙ１〜Ｙｎに順次印加するスキャンドライバ２５と、を備える。
【００１２】
列電極駆動部３０は、列電極Ｄ１〜Ｄｍに接続されたアドレスドライバ３１と、アドレスドライバ３１に向けて駆動パルスを供給するアドレス共振電源回路３２と、を備える。
【００１３】
アドレスドライバ３１は、列電極Ｄをアドレス共振電源回路３２に接続するスイッチＳ３１と、列電極Ｄをアースに接続するスイッチＳ３２とを備える。
【００１４】
アドレス共振電源回路３２は、１段目の共振回路を構成するコンデンサＣ５、コイルＬ９、ダイオードＤ９、スイッチＳＡ−Ｕ１、コイルＬ１０、ダイオードＤ１０およびスイッチＳＡ−Ｄ１と、２段目の共振回路を構成するコンデンサＣ６、コイルＬ１１、ダイオードＤ１１、スイッチＳＡ−Ｕ２、コイルＬ１２、ダイオードＤ１２およびスイッチＳＡ−Ｄ２と、を備える。また、アドレス共振電源回路３２はアース電位との間に電圧ＶＡを発生させる電源Ｂ１と、列電極Ｄを電源Ｂ１に接続するスイッチＳＡ−Ｂとを備える。
【００１５】
さらに、アドレス共振電源回路３２には、トランジスタＴｒ１、抵抗Ｒ１〜Ｒ４、ツェナーダイオードＤ３０からなる検出回路を備える。図２に示すように、ツェナーダイオードＤ３０のアノードがコンデンサＣ５の正側端子に接続されている。なお、検出回路の動作については後述する。
【００１６】
次に、プラズマディスプレイパネル駆動装置１００の動作について説明する。
【００１７】
プラズマディスプレイパネル１０を駆動する期間としての１フィールドは、複数のサブフィールドＳＦ１〜ＳＦＮにより構成される。図３に示すように、各サブフィールドには、点灯させる放電セルを選択するアドレス期間と、そのアドレス期間において選択されたセルを所定時間点灯させ続けるサステイン期間とが設けられている。また、最初のサブフィールドであるＳＦ１の先頭部分には、前のフィールドでの点灯状態をリセットするためのリセット期間が設けられている。このリセット期間では、すべてのセルを発光セル（壁電荷が形成されているセル）に、または非発光セル（壁電荷が形成されていないセル）にリセットする。前者の場合には、後続のアドレス期間において所定のセルを非発光セルに切り換え、後者の場合には、後続のアドレス期間において所定のセルを発光セルに切り換える。サステイン期間はサブフィールドＳＦ１〜ＳＦＮの順に段階的に長くされており、点灯させ続けるサブフィールドの個数を変化させることにより、所定の階調表示が可能とされている。
【００１８】
図４に示す各サブフィールドのアドレス期間では、１ラインごとにアドレス走査が行われる。すなわち、第１のラインを構成する行電極Ｙ１に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第１のラインのセルに対応するアドレスデータに応じたデータパルスＤＰ１が印加され、次に第２のラインを構成する行電極Ｙ２に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第２のセルに対応するアドレスデータに応じたデータパルスＤＰ２が印加される。第３のライン以下についても同様に走査パルスおよびデータパルスＤ３が同時に印加される。最後に、第ｎのラインを構成する行電極Ｙｎに走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第ｎのラインのセルに対応するアドレスデータに応じたデータパルスＤＰｎが印加される。上記のようにアドレス期間では、所定のセルを発光セルから非発光セルに、または非発光セルから発光セルに切り換える。
【００１９】
このようにしてアドレス走査が終了すると、サブフィールドにおけるすべてのセルが、それぞれ発光セルあるいは非発光セルのいずれかに設定されており、次のサステイン期間においてサステインパルスが印加されるごとに発光セルのみ発光を繰り返す。図４に示すように、サステイン期間では行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎに対し、ＸサステインパルスおよびＹサステインパルスが、それぞれ所定のタイミングで繰り返し印加される。そして、最後のサブフィールドＳＦＮには、全セルを非発光セルに設定する消去期間が設けられている。
【００２０】
次に、図５を参照して、プラズマディスプレイパネル駆動装置１００において駆動パルスを発生させる際の動作について説明する。なお、図５では、リセット期間においてすべての放電セルを発光セルにリセットする例を示す。
【００２１】
プラズマディスプレイパネル駆動装置１００では、図２に示す駆動部１００Ｂ各部のスイッチを制御部１００Ａからの信号に基づいて所定のタイミングで切り換えることにより、駆動パルスを発生させる。以下に説明する各スイッチの切り替え制御は、制御部１００Ａからの制御信号に基づいて実行される。
【００２２】
図５に示すように、リセット期間では、リセットパルス発生回路２２のリセットスイッチＳＸ−Ｒおよびリセットパルス発生回路２４のリセットスイッチＳＹ−Ｒを同時に所定時間オンする。
【００２３】
これにより、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎに図６に示すような形状のリセットパルスＲＰｘ，ＲＰｙが印加され、すべての放電セルに壁電荷が形成されて、全放電セルが発光セルにリセットされる。
【００２４】
図５に示すように、リセットスイッチＳＸ−ＲおよびリセットスイッチＳＹ−Ｒがオフすると、サステインドライバ２１のスイッチＳＸ−Ｇおよびサステインドライバ２３のスイッチＳＹ−Ｇがオンし、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎの電位はアース電位に固定される。
【００２５】
以上のリセット期間において、すべての放電セルに壁電荷が形成され、これらの放電セルが発光セルにリセットされる。
【００２６】
次に、アドレス期間では、スキャンドライバ２５のスイッチＳＹ−ｏｆｓがオンし、抵抗Ｒ２５を介してサステインドライバ２３の出力ラインを−Ｖｏｆｓの電位に接続する。また、サステインドライバ２５のスイッチ２１をオフ→オン→オフの順序で、サステインドライバ２５のスイッチ２２をオン→オフ→オンの順序で、同期して切り換える（図２）。これにより、行電極Ｙｉの電位は「−Ｖｏｆｓ＋ＶＨ」→「−Ｖｏｆｓ」→「−Ｖｏｆｓ＋ＶＨ」の順序で変化する。これにより、走査パルスＳＰが行電極Ｙｉに印加される。
【００２７】
走査パルスＳＰの印加と同時に、アドレスドライバ３１およびアドレス共振電源回路３２の各スイッチを順次切り換えることにより、行電極Ｙｉの電位が「−Ｖｏｆｓ」に低下するタイミングに合わせて列電極Ｄ１〜ＤｍにデータパルスＤＰを印加する。
【００２８】
具体的には、図５に示すようにデータパルスＤＰをアドレス共振電源回路３２から出力する間、アドレスドライバ３１のスイッチＳ３１をオン、スイッチＳ３２をオフすることにより、アドレス共振電源回路３２の出力を列電極Ｄに接続する。
【００２９】
また、アドレス共振電源回路３２の出力が列電極Ｄに接続されている間、アドレス共振電源回路３２ではデータパルスＤＰを発生させる。
【００３０】
すなわち、図５に示すように、アドレス電源共振回路３２では、アドレスドライバのスイッチＳ３１がオンするタイミングに合わせて、スイッチＳＡ−Ｕ１をオン、スイッチＳＡ−Ｄ１およびスイッチＳＡ−Ｄ２をそれぞれオフする。この結果、スイッチＳＡ−Ｕ１のみがオンした状態となる。このため、コイルＬ９のインダクタンスおよび放電セルの容量に基づく共振により、コンデンサＣ５に蓄積されていた電荷に基づく電流が、コイルＬ９、ダイオードＤ９、スイッチＳＡ−Ｕ１を介して行電極Ｄに流れ込むため、放電セルの容量が充電されて、列電極Ｄの電位が約１／２ＶＡまで上昇する。
【００３１】
次に、スイッチＳＡ−Ｕ２をオンすると、コイルＬ１１のインダクタンスおよび放電セルの容量に基づく共振により、コンデンサＣ６に蓄積されていた電荷に基づく電流が、コイルＬ１１、ダイオードＤ１１およびスイッチＳＡ−Ｕ２を介して放電セルの容量に流れ込むため、列電極Ｄの電位が約ＶＡまで上昇する。次に、スイッチＳＡ−Ｂをオンすることにより、列電極Ｄの電位をＶＡに固定する。
【００３２】
次に、スイッチＳＡ−Ｕ１、スイッチＳＡ−Ｕ２およびスイッチＳＡ−Ｂをオフし、スイッチＳＡ−Ｄ２をオンする。この結果、スイッチＳＡ−Ｄ２のみがオンした状態となる。このため、コイルＬ１２のインダクタンスおよび放電セルの容量に基づく共振により、放電セルの容量に蓄積されていた電荷に基づく電流が、列電極Ｄ、コイルＬ１２、ダイオードＤ１２およびスイッチＳＡ−Ｄ２を介してコンデンサＣ６に流れ込むため、列電極Ｄの電位が約１／２ＶＡまで下降する。
【００３３】
次に、スイッチＳＡ−Ｄ１をオンすると、コイルＬ１０のインダクタンスおよび放電セルの容量に基づく共振により、上記電荷に基づく電流が、列電極Ｄ、コイルＬ１０、ダイオードＤ１０およびスイッチＳＡ−Ｄ１を介してコンデンサＣ５に流れ込むため、列電極Ｄの電位が０Ｖ付近まで下降する。最後にスイッチＳ３２をオンすることで、列電極Ｄの電位を０Ｖに固定する。また、スイッチＳ３１をオフして、列電極Ｄをアドレス共振電源回路３２から切り離す。
【００３４】
次に、サステイン期間では、サステインドライバ２１およびサステインドライバ２３において、ＸサステインパルスＩＰｘおよびＹサステインパルスＩＰｙをそれぞれ発生させる。
【００３５】
図５に示すように、サステインドライバ２１では、スイッチＳＸ−Ｕ１をオン、スイッチＳＸ−Ｄ１、スイッチＳＸ−Ｄ２およびスイッチＳＸ−Ｇをそれぞれオフする。この結果、スイッチＳＸ−Ｕ１のみがオンした状態となる。このため、コイルＬ５のインダクタンスおよび放電セルの行電極間容量Ｃｐのキャパシティに基づく共振により、コンデンサＣ３に蓄積されていた電荷に基づく電流が、コイルＬ５、ダイオードＤ５、スイッチＳＸ−Ｕ１および行電極Ｘを介して放電セルの行電極間容量Ｃｐに流れ込むため、行電極Ｘの電位が約１／２Ｖｓまで上昇する。
【００３６】
次に、スイッチＳＸ−Ｕ２をオンすると、コイルＬ７のインダクタンスおよび放電セルの行電極間容量Ｃｐのキャパシティに基づく共振により、コンデンサＣ４に蓄積されていた電荷に基づく電流が、コイルＬ７、ダイオードＤ７およびスイッチＳＸ−Ｕ２を介して行電極間容量Ｃｐに流れ込むため、行電極Ｘの電位が約Ｖｓまで上昇する。次に、スイッチＳＸ−Ｂをオンすることにより、行電極Ｘの電位をＶｓに固定する。
【００３７】
次に、スイッチＳＸ−Ｕ１、スイッチＳＸ−Ｕ２およびスイッチＳＸ−Ｂをオフし、スイッチＳＸ−Ｄ２をオンする。この結果、スイッチＳＸ−Ｄ２のみがオンした状態となる。このため、コイルＬ８のインダクタンスおよび放電セルの行電極間容量Ｃｐのキャパシティに基づく共振により、行電極間容量Ｃｐに蓄積されていた電荷に基づく電流が、行電極Ｘ、コイルＬ８、ダイオードＤ８およびスイッチＳＸ−Ｄ２を介してコンデンサＣ４に流れ込むため、行電極Ｘの電位が約１／２Ｖｓまで下降する。
【００３８】
次に、スイッチＳＸ−Ｄ１をオンすると、コイルＬ６のインダクタンスおよび放電セルの行電極間容量Ｃｐのキャパシティに基づく共振により、上記電荷に基づく電流が、行電極Ｘ、コイルＬ６、ダイオードＤ６およびスイッチＳＸ−Ｄ１を介してコンデンサＣ３に流れ込むため、行電極Ｘの電位が０Ｖ付近まで下降する。最後にスイッチＳＸ−Ｇをオンすることで、行電極Ｘの電位を０Ｖに固定する。
【００３９】
行電極Ｘの電位が０Ｖに固定された後、サステインドライバ２３では、スイッチＳＹ−Ｕ１をオン、スイッチＳＹ−Ｄ１、スイッチＳＹ−Ｄ２およびスイッチＳＹ−Ｇをそれぞれオフする。この結果、スイッチＳＹ−Ｕ１のみがオンした状態となる。このため、コイルＬ１のインダクタンスおよび放電セルの行電極間容量Ｃｐのキャパシティに基づく共振により、コンデンサＣ１に蓄積されていた電荷に基づく電流が、コイルＬ１、ダイオードＤ１、スイッチＳＹ−Ｕ１および行電極Ｙを介して行電極間容量Ｃｐに流れ込むため、行電極Ｙの電位が約１／２Ｖｓまで上昇する。
【００４０】
次に、スイッチＳＹ−Ｕ２をオンすると、コイルＬ３のインダクタンスおよび放電セルの行電極間容量Ｃｐのキャパシティに基づく共振により、コンデンサＣ２に蓄積されていた電荷に基づく電流が、コイルＬ３、ダイオードＤ３およびスイッチＳＹ−Ｕ２を介して行電極間容量Ｃｐに流れ込むため、行電極Ｙの電位が約Ｖｓまで上昇する。次に、スイッチＳＹ−Ｂをオンすることにより、行電極Ｙの電位をＶｓに固定する。
【００４１】
次に、スイッチＳＹ−Ｕ１、スイッチＳＹ−Ｕ２およびスイッチＳＹ−Ｂをオフし、スイッチＳＹ−Ｄ２をオンする。この結果、スイッチＳＹ−Ｄ２のみがオンした状態となる。このため、コイルＬ４のインダクタンスおよび放電セルの行電極間容量Ｃｐのキャパシティに基づく共振により、行電極間容量Ｃｐに蓄積されていた電荷に基づく電流が、行電極Ｙ、コイルＬ４、ダイオードＤ４およびスイッチＳＹ−Ｄ２を介してコンデンサＣ２に流れ込むため、行電極Ｙの電位が約１／２Ｖｓまで下降する。
【００４２】
次に、スイッチＳＹ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｙ、コイルＬ２、ダイオードＤ２およびスイッチＳＹ−Ｄ１を介してコンデンサＣ１に流れ込むため、行電極Ｙの電位が０Ｖ付近まで下降する。最後にスイッチＳＹ−Ｇをオンすることで、行電極Ｙの電位を０Ｖに固定する。
【００４３】
以上の動作を繰り返すことにより、図５に示すような波形のＸサステインパルスＩＰｘおよびＹサステインパルスＩＰｙを交互に発生させ、アドレス期間において選択された放電セルを所定回数発光させる。
【００４４】
次に、アドレス共振電源回路３２に設けられた検出回路の動作について説明する。
【００４５】
図５に示す動作タイミングに従ってアドレス共振電源回路３２が正常に動作している場合、コンデンサＣ５の正側端子の電位は約１／４ＶＡとなり、コンデンサＣ６の正側端子の電位は約３／４ＶＡとなる。
【００４６】
しかし、アドレス共振電源回路３２に供給される制御信号の異常により動作タイミングがずれたり、あるいはアドレス共振電源回路３２の故障が発生すると、コンデンサＣ５あるいはコンデンサＣ６に印加される電圧にずれが生じる。
【００４７】
アドレス共振電源回路３２に設けられた検出回路は、コンデンサＣ５の正側端子の電位を監視することにより、アドレス共振電源回路３２の動作異常を検出することができる。
【００４８】
また、アドレス共振電源回路３２に動作異常や故障が発生した場合、あるいはアドレスドライバ３１の動作異常によって、電源Ｂ１から過大な電流が供給される可能性がある。アドレス共振電源回路３２に設けられた検出回路は、このような電源Ｂ１からの過電流を検出する機能をも有する。
【００４９】
図２に示すように、第１の共振回路を構成するコンデンサＣ５の正側端子は、ツェナーダイオードＤ３０および抵抗Ｒ３を介して、検出回路のトランジスタＴｒ１のベースに出力されている。上記のように、アドレス共振電源回路３２が正常に動作しており、かつ電源Ｂ１から過電流が供給されていないとき、コンデンサＣ５の正側端子の電圧は、ほぼ１／４ＶＡの値をとる。このとき、ツェナーダイオードＤ３０はオフしており、トランジスタＴｒ１のベース電位は抵抗Ｒ２を介して接続されたトランジスタＴｒ１のエミッタの電位とほぼ同電位となるから、トランジスタＴｒ１はオフしている。このため、トランジスタＴｒ１のコレクタは、プルダウン抵抗Ｒ４によってアース電位に固定される。したがって、検出信号はアース電位となり、正常な状態を示すことになる。
【００５０】
次に、アドレス共振電源回路３２の動作異常によって、コンデンサＣ５の正側端子の電位が所定電圧まで低下すると、ツェナーダイオードＤ３０がオンするため、抵抗Ｒ２および抵抗Ｒ３による分圧点であるトランジスタＴｒ１のベース電位が低下する。このため、トランジスタＴｒ１はオンし、抵抗Ｒ４に電流が流れるため、トランジスタＴｒ１のコレクタから出力される検出信号が立ち上がる。したがって、アドレス共振電源回路３２の動作異常を検出することができる。
【００５１】
次に、コンデンサＣ５の正側端子の電位が正常であって、電源Ｂ１から過電流が流れた場合には、過電流が抵抗Ｒ１に流れることとなり、抵抗Ｒ１の両端子間に異常に高い電圧が発生する。抵抗Ｒ１の一端はトランジスタＴｒ１のエミッタに、抵抗Ｒ１の他端は抵抗Ｒ２を介してトランジスタＴｒ１のベースにそれぞれ接続されているため、トランジスタＴｒ１のベース電位がエミッタ電位よりも所定電圧以上低くなり、トランジスタＴｒ１がオンする。このため、アドレス共振電源回路３２に動作異常が発生した場合と同様、検出信号が立ち上がり、電源Ｂ１からの過電流が検出されることになる。
【００５２】
なお、アドレス共振電源回路３２に動作異常等が発生した場合、コンデンサＣ５に印加される電圧およびコンデンサＣ６に印加される電圧はいずれも変動するため、アドレス共振電源回路３２の動作異常を検出する目的としては、いずれかのコンデンサについて電圧を監視すれば足りる。
【００５３】
なお、本実施形態では、検出信号が立ち上がった場合には、駆動部１００Ｂの動作を停止させることで、駆動部１００Ｂの損傷等を効果的に防止している。異常が検出された場合の制御方法は適宜選択可能であり、本発明は、駆動部１００Ｂの動作を停止する場合に限定されることはない。駆動部１００Ｂの損傷等を防止しうる任意の制御方法を選択できる。
【００５４】
このように本実施形態では、アドレス共振電源回路３２に動作異常が発生した場合、および電源Ｂ１から過電流が供給された場合には、検出回路から検出信号（正信号）が出力されるので、アドレス共振電源回路３２の動作異常および電源Ｂ１からの過電流に対して適切な保護動作を実行することが可能となる。また、本実施形態では、アドレス共振電源回路３２の動作異常および電源Ｂ１からの過電流の両者に対し、共通のトランジスタＴｒ１をスイッチングさせることで検出信号を制御しているので、検出回路をコンパクトに実装することが可能となる。とくに、プラズマディスプレイパネル１０が大型化するに伴い、アドレス共振電源回路３２の個数を増加させる必要があるため、検出回路の個数も増加する。このため、検出回路をコンパクトにできることは実装上のメリットが大きい。
【００５５】
以上説明したように、本実施形態では、コンデンサＣ５、コンデンサＣ６と、電源Ｂ１と、コンデンサＣ５と負荷容量との間に接続され、スイッチＳＡ−Ｕ１およびコイルＬ９を含む第１の共振回路と、コンデンサＣ６と負荷容量との間に接続され、スイッチＳＡ−Ｕ２およびコイルＬ１１を含む第２の共振回路と、動作異常を検出する検出回路と、を備え、第１の共振回路におけるコイルＬ９のインダクタンスと負荷容量との共振により列電極Ｄの電圧をアース電位から１／２ＶＡの間で遷移させる第１の期間と、第２の共振回路におけるコイルＬ１１のインダクタンスと負荷容量との共振により列電極Ｄの電圧を１／２ＶＡとＶＡの間で遷移させる第２の期間と、容量性負荷と電源Ｂ１とを接続する第３の期間とを繰り返すことによって、プラズマディスプレイパネル１０を駆動し、検出回路は、コンデンサＣ５の電圧が所定範囲外に変動したことを検出するとともに、電源Ｂ１からの過電流を検出するための共通のトランジスタＴｒ１を具備する。
【００５６】
このように、本実施形態では、コイルと負荷容量の共振を利用して所定の駆動電圧を獲得しており、各コイルがエネルギーを蓄積、放出する回収コイルとして機能する。したがって、消費電力の少ない高効率の駆動装置を得ることができる。また、検出回路により、コンデンサＣ５の電圧が所定範囲外に変動したことを検出するとともに、電源Ｂ１からの過電流を検出するので、動作異常を確実に検出できる。また、異なる複数の動作異常を共通のトランジスタＴｒ１を用いて検出するので、検出回路をコンパクトなものとすることができる。
【００５７】
なお、上記実施形態および特許請求の範囲の記載について、コンデンサＣ５が「第１の電源」に、コンデンサＣ６が「第２の電源」に、電源Ｂ１が「第３の電源」に、スイッチＳＡ−Ｕ１およびスイッチＳＡ−Ｄ１が「第１のスイッチ手段」に、コイルＬ９およびコイルＬ１０が「第１のインダクタンス」に、スイッチＳＡ−Ｕ２およびスイッチＳＡ−Ｄ２が「第２のスイッチ手段」に、コイルＬ１１およびコイルＬ１２が「第２のインダクタンス」に、コンデンサＣ５〜Ｃ６が「キャパシティ」に、トランジスタＴｒ１が「スイッチング素子」に、それぞれ対応する。
【００５８】
本実施形態では、アドレス共振電源回路３２の動作異常等を検出する場合について例示したが、本発明は、プラズマディスプレイパネルを駆動する駆動回路に広く適用できる。また、本発明は、プラズマディスプレイパネル以外の表示パネルを駆動する表示パネル駆動回路に対しても適用できる。さらに、スイッチング素子として、トランジスタ以外の素子を広く使用できる。
【図面の簡単な説明】
【図１】本実施形態の表示パネル駆動装置およびプラズマディスプレイパネルの構成を示す図であり、（ａ）は本実施形態の表示パネル駆動装置の構成を示すブロック図、（ｂ）はプラズマディスプレイパネルの構成を示す図。
【図２】制御部の回路を示す回路図。
【図３】１フィールドの構成を示す図。
【図４】１サブフィールド内の駆動パルスを示す図。
【図５】駆動パルスを発生させるための動作を示すタイミングチャート。
【符号の説明】
Ｂ１    電源（第３の電源）
Ｃ５    コンデンサ（第１の電源）
Ｃ６    コンデンサ（第２の電源）
Ｌ９    コイル（第１のインダクタンス）
Ｌ１０  コイル（第１のインダクタンス）
Ｌ１１  コイル（第２のインダクタンス）
Ｌ１２  コイル（第２のインダクタンス）
ＳＡ−Ｕ１  スイッチ（第１のスイッチ手段）
ＳＡ−Ｄ１  スイッチ（第１のスイッチ手段）
ＳＡ−Ｕ２  スイッチ（第２のスイッチ手段）
ＳＡ−Ｄ２  スイッチ（第２のスイッチ手段）
Ｔｒ１  トランジスタ（スイッチング素子）
【図１】
2004309616.tif 000003
【図２】
2004309616.tif 000004
【図３】
2004309616.tif 000005
【図４】
2004309616.tif 000006
【図５】
2004309616.tif 000007