(57)【要約】【課題】基板全体を高速駆動させることが可能となるとともに、歩留まりが高く、安価に光電気混載基板１を提供する。【解決手段】電気素子を内蔵した基板１０、光素子を内蔵した基板１１および光導波路基板１２を絶縁性接着物２０を用いて複数積層するとともに各素子間の電気的な接続は各素子を内蔵した基板に形成されているバンプ１０１、２０１を用いて絶縁性接着物２０中で接続されており、かつ光素子を内蔵した基板１１と光導波路は光接続されていることを特徴とする多層光電気混載基板【選択図】図１
2004327516.tif 000002
【特許請求の範囲】
【請求項１】
電気素子を内蔵した基板、光素子を内蔵した基板および光導波路基板を絶縁性接着物を用いて複数積層するとともに各素子間の電気的な接続は各素子を内蔵した基板に形成されているバンプを用いて絶縁性接着物中で接続されており、かつ光素子を内蔵した基板と光導波路は光接続されていることを特徴とする多層光電気混載基板
【請求項２】
電気素子を内蔵した基板のうち、少なくとも１つは光素子を内蔵した基板と電気的に接続されており、なおかつ該電気素子を内蔵した基板は他の素子を内蔵した基板と電気的に接続されていることを特徴とする請求項１に記載の多層光電気混載基板
【請求項３】
各素子を内蔵した基板間にヒートシンク層を挟んで積層することを特徴とする請求項１または２に記載の多層光電気混載基板
【請求項４】
各素子を内蔵する基板および光導波路基板を作製後、それぞれの基板を検査することにより欠陥品を除去した後、絶縁性接着物を用いて各基板を多層化し、積層時に各基板に形成されているバンプを用いて絶縁性接着物間で接続する工程を有することを特徴とする請求項１〜３いずれか１項に記載の多層光電気混載基板の製造方法
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光電気混載基板およびその製造方法に関する。
【０００２】
【従来の技術】
近年、通信データの大容量化、高速化が急速に進展しており、より大容量のデータをより高速に通信したいという要求が日増しに高まってきている。
大容量のデータを高速に通信するために、就中、長距離の通信においては伝送速度が速い光通信が用いられており、プリント配線板および半導体パッケージ内部の比較的配線長の長い部分で光導波路が設置され、ＣＰＵ等へはレーザーダイオード、フォトダイオード等を用いて光信号を電気信号に変換するインターコネクション装置等が使用されている。現状のインターコネクション装置では電気素子を搭載した基板上に光素子および光導波路を備えた基板を搭載し、互いの電気配線をワイヤーボンディングにより電気的に接続する構成がとられている。
【０００３】
また、同一基板上に電気素子、光素子を実装し、電気配線で両素子を接続する構成や特許文献１では電気素子と光素子の電気端子の一部をフリップチップ接続により実装する構成や、特許文献２の公報ではプリント基板を挟んで片面に光基板、もう一方の面に電気素子が表面実装する構成なども提案されている。
【０００４】
【特許文献１】
特開２００１−７３５２号公報
【特許文献２】
特開平９−２６５３０号公報
【０００５】
【発明が解決しようとする課題】
光素子と電気素子を混載した基板において高速駆動させるには電気配線の配線長をできる限り短くする必要がある。上述のように同一基板上に電気素子と光素子を実装した場合、電気配線の引き回しを同一平面内で２次元的に実施するためチップサイズ、電極位置、配線の微細化の影響を受け、配線長を短くすることが難しい。
【０００６】
また、特許文献１の発明では、光素子と電気素子の一部がフリップチップバンプで直接接続し、実装されているため電気信号の入出力数に制約を受ける。さらに光素子は電気素子とフリップチップ接合する位置に電極を集中させる必要が生じ、尚かつ電気素子の電極数、配置を考慮した設計が必要となる等の問題が生じる。また、この実装形式の場合、すべての素子を実装した後でないと動作確認がとれず、素子欠陥のリスクを含んだ基板組み立て工程となっており、不良発生時には基板ごと廃棄するため良品素子を含んだ大きな失敗コストとなり、問題であった。
【０００７】
特許文献２の発明では多層プリント配線板の片面に電気素子を、もう一方の面に光素子を表面実装しているため、光信号を受光及び発光するためには、電気素子に光信号を片面で受光（発光）するセンサー部を形成し、もう一方の面に電気配線の入出力端子を備える必要があり、光素子の構成に制約を受け、また製造コストも高い物であった。
【０００８】
本発明は上述の従来技術の問題点に対して、基板全体を高速駆動させることが可能となるとともに、歩留まりが高く、安価に光電気混載基板を提供することにある。
【０００９】
【課題を解決するための手段】
本発明者は上記課題を解決するために鋭意検討を行い本発明に至ったものである。すなわち請求項１においては電気素子を内蔵した基板、光素子を内蔵した基板および光導波路基板を絶縁性接着物を用いて複数積層するとともに各素子間の電気的な接続は各素子を内蔵した基板に形成されているバンプを用いて絶縁性接着物中で接続されており、かつ光素子を内蔵した基板と光導波路は光接続されていることを特徴とする多層光電気混載基板としたものである。
【００１０】
このようにそれぞれの素子を内蔵した基板をチップ近傍に形成された接続用バンプを利用して積層するため各素子間の電気的配線は３次元的な引き回しが可能となり配線長を短くでき、高周波における伝送損失および伝送遅延を低減させることができる。また、電気素子および光素子は、それぞれの素子を内蔵した基板の状態で積層される際に各素子の中心位置が重なるように配置した方がより配線長が短くなり好ましい。
【００１１】
さらに各素子を内蔵した基板において電気的接続数、位置の整合を取ることができるので各素子の電極の数、配置に制約を受けず、尚かつ、光素子は光信号の入出力面と電気信号の入出力面が同一面に形成してある通常の素子を使用することができるため、光、電気入出力面の異なる専用の素子を使用する必要がなく、コストの安い素子を用いることができる。
【００１２】
また請求項２においては電気素子を内蔵した基板のうち、少なくとも１つは光素子を内蔵した基板と電気的に接続されており、なおかつ該電気素子を内蔵した基板は他の素子を内蔵した基板と電気的に接続されていることを特徴とする請求項１に記載の多層光電気混載基板としたものである。
【００１３】
このように素子を内蔵した基板を多層用いた構成の多層光電気混載基板でも、請求項１に記載の多層光電気混載基板と同様の作用効果が得られる。
【００１４】
また請求項３においては各素子を内蔵した基板間にヒートシンク層を挟んで積層することを特徴とする請求項１、２に記載の多層光電気混載基板としたものである。
【００１５】
このようにヒートシンク層を各基板間に挿入することにより各素子から発生する熱による不安定な動作を回避することが可能となる。また、このヒートシンクは各基板に設置された接続用バンプに接触しないようにパターニングすることで本発明の光電気混載基板の多層化時に絶縁性接着剤を用いて積層でき、大きな工程変更をすることなく放熱性に優れた多層光電気混載基板を得ることができる。
【００１６】
さらに、ヒートシンクとしては熱伝導率の高い、銅、銀、金、アルミ、ニッケル等の金属を用いることが望ましく、樹脂にこれらの金属を分散させた物をヒートシンクとして用いてもかまわない
【００１７】
また、請求項４においては各素子を内蔵する基板および光導波路基板を作製後、それぞれの基板を検査することにより欠陥品を除去した後、絶縁性接着物を用いて各基板を多層化し、積層時に各基板に形成されているバンプを用いて絶縁性接着物間で接続する工程を有することを特徴とする請求項１，２，３に記載の多層光電気混載基板の製造方法としたものである。
【００１８】
このように、それぞれの素子を内蔵した基板を積層する際、接続用バンプを利用して同時に電気的接続をとることができ、接続工程を別途設ける必要がなく製造工程を簡略化でき安価に製造することが可能となる。
【００１９】
さらに電気素子を内蔵した基板上に受動部品等を実装し、その後、さらに半導体パッケージを積層することも可能であり、高密度モジュールの作製に好適である。
【００２０】
また、各素子を内蔵する基板を多層化する前に検査し、素子欠陥を含まない良品基板を用いて多層光電気混載基板の組み立てを実施できるため総合的な歩留まりを向上させることが可能となる。
【００２１】
【発明の実施の形態】
以下本発明の実施形態につき図面に基づき説明する。
図１は、本発明の光電気混載多層基板の実施の形態例を断面で示す説明図である。図における本発明の光電気混載多層基板１においては、電気素子１００が実装された基板１０と光素子が実装された基板１１がそれぞれの基板に形成された接続バンプ１０１により基板１０と基板１１の貼り合わせに使用する絶縁性接着物２０間で接続された基本構成を有している。導波路基板１２のコア層に入力した光２はミラーに反射されて光素子内蔵基板１１の光素子２００に入力される。
【００２２】
図２は、本発明の光電気混載多層基板のその他の実施の形態例を断面で示す説明図である。図１に示す実施の形態例の絶縁性接着物２０中に、ヒートシンク２１を形成した例である。
【００２３】
図３は、本発明の多層光電気混載基板に係る素子内蔵基板の製造方法の実施の形態の一例を工程順に断面で示す説明図である。
【００２４】
図４は、本発明の多層光電気混載基板の製造方法の実施の形態の一例を断面で示す説明図である。
【００２５】
図５は、本発明の多層光電気混載基板に係る光導波路基板の製造方法の実施の形態の一例を工程順に断面で示す説明図である。
【００２６】
【実施例】
以下に本発明の実施例につき説明する。
《光素子内蔵基板、電気素子内蔵基板の作製方法》
図３（ａ）のように、厚み７５μｍのポリイミドフィルム（ユーピレックス７５Ｓ：宇部興産社製商品名）５０１を用意した。接続用バンプ形成用孔、および光素子または電気素子搭載用の孔を金型により抜き不要な部分のポリイミドフィルムを除去した〔図３（ｂ）〕。
【００２７】
次いで１８μｍ厚みの銅箔５０２をポリイミドフィルム５０１の片面に貼り合わせた〔図３（ｃ）〕。その後、ロールコート法により膜厚１５μｍ感光性レジスト５０３を塗布〔図３（ｄ）〕、形成した後、公知のフォトエッチング法を用いて銅箔５０２にパターニングを行い所定のパターン形状とした配線層を形成した〔図３（ｅ）〕。その後、レジストパターンを剥膜した〔図３（ｆ）〕。再度、ロールコート法により１５μｍ厚の感光性レジストを塗布、形成した後、公知のフォトエッチング法を用いてメッキマスク５０６を形成し〔図３（ｇ）〕、公知の硫酸銅を使用した電解銅めっきにより高さ１００μｍの接続用バンプ５０４：を形成したのちメッキマスクを剥膜した〔図３（ｈ）〕。次いで光素子５０５を図３（ｉ）に示すように搭載し、光素子内蔵基板１１を得た。同様の工程で、光素子に替えて電気素子を搭載した電気素子内蔵基板１０を得た。
【００２８】
《光導波路基板の作成方法》
図５（ａ）に示すようにシリコン基板４０１を用意し、基板４０１上にスピンコート法にて膜厚１０μｍの感光性レジスト４０２を塗布、形成した後、公知のフォトエッチング法を用いて所定パターンに露光、現像し［図（ｂ）］、エッチングしてシリコン基板表面にテーパーのついた段差４０３を形成した［図（ｃ）］。次いで図５（ｄ）に示すようにクラッド層３０１としてポリイミド（ＯＰＩ−Ｎ１００５：日立化成工業社製商品名）をスピンコートし、３５０℃窒素雰囲気中でイミド化させた。このときの膜厚は３μｍ厚であった。
【００２９】
次いでアルミニウムを蒸着し〔図５（ｅ）〕、フォトレジストで所定のパターンを形成し、公知のフォトエッチング法を用いて前述の段差の側面にアルミニウムを残し、マイクロミラー３０２を形成した〔図５（ｆ）〕。
さらにコア層３００としてポリイミド（ＯＰＩ−Ｎ１３０５：日立化成工業社製商品名）を同様にスピンコートし、３５０℃窒素雰囲気中でイミド化させた。このときの膜厚は８μｍ厚であった〔図５（ｇ）〕。
【００３０】
次いで図５（ｈ）に示すようにクラッド層３０１としてポリイミド（ＯＰＩ−Ｎ１００５：日立化成工業社製商品名）をスピンコートし、３５０℃窒素雰囲気中でイミド化させた。このときの膜厚は３μｍ厚である。以上の工程により光導波路基板１２を得た。
【００３１】
《多層光電気混載基板の作成方法》
上記方法により得た電気素子内蔵基板１０、光素子内蔵基板１１，光導波路基板１２を図４に示すように各基板の間に接着層２０（ＡＳ−２７００：日立化成工業製商品名）を間にはさみ真空ラミネート法を用いて各基板を積層し、図４に示す多層光電気混載基板１を得た。
【００３２】
なおこのとき、各基板の接続用バンプが接着剤層２０中で電気的に接続するように、また光導波路と光素子基板とは光接続するように積層した。
【００３３】
ここで積層に用いる接着剤層としてはプリント配線板の積層工程で使用されているプリプレグが好適であり、接続用バンプが絶縁樹脂層より頭を出している高さに応じてプリプレグの厚み、枚数を適宜選択することが望ましい。
【００３４】
さらに、接続用バンプを備えた素子内蔵基板を作成し、これを上記多層光電気混載基板に積層してもよい。製造方法としては、たとえば図４では、電気素子内蔵基板１０の接続用バンプを上下に形成しておき、これにさらに素子内蔵基板を真空ラミネーター等を用いて熱圧着し、接着剤により積層する。
【００３５】
また上記実施の形態においてヒートシンク層を各基板間に接着層を介して積層して用いても良いものである。この場合、その製造方法としては、接続部分をパンチングやレーザであらかじめ開口した銅箔を用意し、これをプリプレグシートで挟みこむ。または、接着剤付き銅箔の接続部分をあらかじめ開口し、再度接着剤をヒートシンクにつけて上部基板を搭載する。
【００３６】
以上、本発明の実施の形態を説明してきたが本発明は実施の形態に記載された構成、条件に限られるものではなく、各種変更が可能である。
例えば、上記の実施の形態においては電気的接続をおこなうバンプを電解銅めっきにより形成しているが、各基板間を電気的に接続することができれば金属ペーストを用いてスクリーン印刷によりバンプを形成しても良いし金属ボール、金属被服ボール等を埋め込んで用いても良いものである。
【００３７】
また、上記の実施の形態においては各基板の貼り合わせはプリプレグシートを使用しているが絶縁性を有しており、かつ基板同士を接着できるのでれば絶縁性接着剤のワニスを用いてディップコート法、スピンコート法、ロールコート法等、公知の技術を用いて基板上に形成後、貼り合わせても良いものである。
【００３８】
【発明の効果】
以上説明したように本発明によれば光素子を内蔵した基板および電気素子を内蔵した基板を電気的に短い距離で配線することが可能となり、外部からの光信号を高速に処理することが可能となる多層光電気混載基板を提供できるものである。また、本発明では多層に積層する前に各素子を搭載した基板および導波路基板を検査することができるので歩留まりを向上させることができる。つまり、積層する前に各素子および各基板の欠陥品を除去することができるので積層後の総合的な歩留まりを向上させることができるものである。
【図面の簡単な説明】
【図１】本発明の光電気混載多層基板の実施の形態例を断面で示す説明図である。
【図２】本発明の光電気混載多層基板のその他の実施の形態例を断面で示す説明図である。
【図３】本発明の多層光電気混載基板に係る素子内蔵基板の製造方法の実施の形態の一例を工程順に断面で示す説明図である。
【図４】本発明の多層光電気混載基板の製造方法の実施の形態の一例を断面で示す説明図である。
【図５】本発明の多層光電気混載基板に係る光導波路基板の製造方法の実施の形態の一例を工程順に断面で示す説明図である。
【符号の説明】
１：光電混載光基板
２：光信号の経路
１０：電気素子内蔵基板
１１：光素子内蔵基板
１２：導波路基板
２０：絶縁性接着物
２１：ヒートシンク
１００：電気素子
１０１：接続用バンプ
１０２：絶縁樹脂
２００：光素子
２０１：接続用バンプ
３００：コア層
３０１：クラッド層
３０２：マイクロミラー
４０１：シリコン基板
４０２：感光性レジスト
４０３：段差
５０１：絶縁樹脂
５０２：銅箔
５０３：感光性レジスト
５０４：接続用バンプ
５０５：光素子または電気素子
５０５：光素子または電気素子
５０６：メッキマスク
【図１】
2004327516.tif 000003
【図２】
2004327516.tif 000004
【図３】
2004327516.tif 000005
【図４】
2004327516.tif 000006
【図５】
2004327516.tif 000007