(57)【要約】【課題】所定のデータ幅及び転送速度でシステムデータ信号を送受し、システムデータ信号よりもデータ幅が広く且つ転送速度が遅い内部データ信号の送受を行う複数のＤＲＡＭチップを有するメモリモジュールでは、システムデータ信号の転送速度に限界があり、高速化が期待できないことが判明した。また、メモリモジュールを構成する複数のＤＲＡＭにおける消費電流が大きく、このことも高速化を妨げる要因となっていた。【解決手段】複数のＤＲＡＭチップをＩＯチップ上に積層し、各ＤＲＡＭチップとＩＯチップとを貫通電極によって接続し、システムデータ信号と各ＤＲＡＭチップ内の内部データ信号とをＩＯチップで相互に変換する構成を備えたメモリモジュールが得られる。この構成では、複数のＤＲＡＭチップ間の配線を短縮できると共に、消費電流の大きいＤＬＬをＩＯチップだけに設ければ良い。【選択図】      図１
2004327474.tif 000002
【特許請求の範囲】
【請求項１】
予め定められたデータ幅を有するシステムデータ信号を入出力するシステム入出力端子と、前記システム入出力端子よりも幅広の内部データ信号をそれぞれ送受する複数のメモリチップを備えたメモリモジュールであって、前記システム入出力端子における前記システムデータ信号と前記内部データ信号との間の変換を行う機能を備えたＩＯチップを有し、前記複数のメモリチップは前記ＩＯチップ上に積層されると共に、前記ＩＯチップに対して前記積層された複数のメモリチップを貫通する貫通電極によって接続されていることを特徴とするメモリモジュール。
【請求項２】
請求項１において、更に前記ＩＯチップを実装するためのインターポーザ基板を備え、当該インターポーザ基板は前記システム入出力端子を構成する実装用端子を有していることを特徴とするメモリモジュール。
【請求項３】
ＩＯチップと、当該ＩＯチップ上に積層された複数のＤＲＡＭと、１チャネルのメモリサブシステムの機能を構成するのに必要なすべてのシステムデータ信号、システムアドレス信号、システム制御信号、システムクロック信号をそれぞれのＢＧＡ端子を有するインターポーザ基板を備え、ＩＯチップ上のそれぞれの入出力回路の入出力用パッド及び入力用パッドに結線し、ＩＯチップ上に積層された複数のＤＲＡＭチップとＩＯチップのデータ信号端子、アドレス信号端子、制御信号端子が貫通電極により接合され、チップ間のデータ信号、アドレス信号、制御信号は貫通電極を介して受送信され、電源およびＧＮＤはＢＧＡ端子よりＩＯチップ上のパッドに供給され、貫通電極を介して各ＤＲＡＭの電源、ＧＮＤ端子に供給される構成を有することを特徴とするメモリモジュール。
【請求項４】
請求項３において、各ＤＲＡＭのデータ信号端子は貫通電極を介してデータ信号線を共有しＩＯチップのデータ信号端子に接続され、各ＤＲＡＭのアドレス信号端子は貫通電極を介してアドレス信号線を共有しＩＯチップのアドレス信号端子に接続され、更に、各ＤＲＡＭの制御信号端子は貫通電極を介して制御信号線を共有し、前記ＩＯチップの制御信号端子に接続されていることを特徴とするメモリモジュール。
【請求項５】
請求項３又は４において、前記ＤＲＡＭチップはシステムデータバス数の２ｎ倍（ｎは１以上の自然数）の書き込み用および読み出し用、あるいは双方向の貫通電極データ信号端子を有し、更に、前記ＩＯチップはシステムデータバス数の２ｎ倍の書き込み用および読み出し用、あるいは双方向の貫通電極データ信号端子を有していることを特徴とするメモリモジュール。
【請求項６】
請求項３乃至５のいずれかにおいて、前記ＤＲＡＭチップ及びＩＯチップは貫通電極データ端子を介して相互のデータ転送を行う一方、前記ＩＯチップはシステムデータバスより伝送された連続した端子あたり２ｎのデータ信号をシリアルパラレル変換して同時にＤＲＡＭチップに転送するシリアルパラレル回路と、
ＤＲＡＭチップより転送された端子あたり、２ｎのデータをパラレルシリアル変換して連続する２ｎのデータとしてシステムデータバスに出力するパラレルシリアル回路とを有していることを特徴とするメモリモジュール。
【請求項７】
請求項３乃至６のいずれかにおいて、前記積層されたＤＲＡＭチップ上にＳＰＤチップを積層したことを特徴とするメモリモジュール。
【請求項８】
請求項７において、前記ＳＰＤチップの入出力信号端子は貫通電極を介してＩＯチップ上のＳＰＤ入出力端子パッドに接続され、各ＤＲＡＭチップはＳＰＤ入出力信号のための、ＤＲＡＭチップで使用されない貫通電極を有していることを特徴とするメモリモジュール。
【請求項９】
請求項３〜８のいずれかにおいて、積層されるＤＲＡＭチップは、貫通電極形成以外のパターン形成は同じものを用いて形成されていることを特徴とするメモリモジュール。
【請求項１０】
請求項３〜８のいずれかにおいて、積層されるＤＲＡＭチップは、すべてのパターン形成が同じもので、ヒューズ素子を切断することによりＩＯチップからの個々のＤＲＡＭチップにたいする信号を識別することを特徴とするメモリモジュール。
【請求項１１】
ＩＯチップと、当該ＩＯチップ上に積層された複数のＤＲＡＭチップと、１チャネルのメモリサブシステムの機能を構成するのに必要なすべてのシステムデータ信号、システムアドレス信号、システム制御信号、システムクロック信号をそれぞれのＢＧＡ端子を有するインターポーザ基板を備え、各ＤＲＡＭチップはＩＯチップから送信される制御信号あるいはアドレス信号と照合することにより信号の受信をするための照合信号を生成するカウンター回路を備え、少なくとも２種類の貫通電極形成パターンを異にするＤＲＡＭチップを交互に積層した構成を有することを特徴とするメモリモジュール。
【請求項１２】
請求項１１において、前記ＩＯチップから出力された複数ビットの信号が最下層のＤＲＡＭチップ上のカウンター回路に入力し、出力が次層のＤＲＡＭチップ上のカウンター回路に入力し、出力がさらに次層のＤＲＡＭチップ上のカウンター回路に入力するようにして最上層のＤＲＡＭチップまで順次インクリメントされた信号が伝達されることにより各ＤＲＡＭチップが異なるカウンター出力値を得るようにしたことを特徴とするメモリモジュール。
【請求項１３】
請求項１１又は１２において、前記ＤＲＡＭチップはカウンター出力値に応じて照合信号を生成し、前記ＩＯチップから送信される制御信号あるいはアドレス信号と照合し、一致した場合にＩＯチップから送信された信号を取り込むことを特徴とするメモリモジュール。
【請求項１４】
請求項１１〜１３のいずれかにおいて、前記ＤＲＡＭチップは、カウンター出力値に応じてＩＯチップから送信されるＤＲＡＭチップ選択信号に対するそのＤＲＡＭチップの積層番目の論理を生成する論理回路を備えていることを特徴とするメモリモジュール。
【請求項１５】
請求項１４において、前記各ＤＲＡＭチップの論理回路はＩＯチップから送信されるＤＲＡＭチップ選択信号の論理値が前記論理に一致した場合にＩＯチップから送信された信号を取り込むことを特徴とするメモリモジュール。
【請求項１６】
ＩＯチップと、当該ＩＯチップ上に積層された複数のＤＲＡＭチップと、１チャネルのメモリサブシステムの機能を構成するのに必要なすべてのシステムデータ信号、システムアドレス信号、システム制御信号、システムクロック信号をそれぞれのＢＧＡ端子を有するインターポーザ基板を備え、積層されるＤＲＡＭチップは、全て同一パターンを有すると共に、複数のヒューズ素子を備え、前記ヒューズ素子の切断位置によって、積層位置をあらわす照合信号を生成することを特徴とするメモリモジュール。
【請求項１７】
請求項１６において、ＤＲＡＭチップは照合信号に応じて、貫通電極を介して各ＤＲＡＭとＩＯチップで共有する積層数認識信号線のレベルを変化させることを特徴とするメモリモジュール。
【請求項１８】
請求項１７において、ＩＯチップは上記積層数認識信号線レベルにより積層されたＤＲＡＭ数を認識し、各ＤＲＡＭに対して制御信号あるいはアドレス信号の論理レベルの割り振りを行うことを特徴とするメモリモジュール。
【請求項１９】
予め定められたデータ幅を有するシステムデータ信号を入出力するシステム入出力端子と、前記システム入出力端子よりも幅広の内部データ信号をそれぞれ送受する複数のメモリチップを備えたメモリモジュールであって、前記システム入出力端子における前記システムデータ信号と前記内部データ信号との間の変換を行う機能を備えたＩＯチップを有し、前記複数のメモリチップは前記ＩＯチップ上に積層されると共に、前記ＩＯチップに対して前記積層された複数のメモリチップを貫通する貫通電極によって接続され、且つ、積層された各ＤＲＡＭチップはバンク構成を有し、システムバンク選択信号からＩＯチップが論理生成したバンク選択信号により選択的に動作することを特徴とするメモリモジュール。
【請求項２０】
請求項１９において、前記積層された各ＤＲＡＭチップはＩＯチップにより論理生成されたバンク選択信号と、各ＤＲＡＭチップの積層番目を示す照合信号を照合することによりＤＲＡＭチップ活性化信号あるいはＤＲＡＭ内ラッチ信号を生成することを特徴とするメモリモジュール。
【請求項２１】
請求項２０において、ＩＯチップは積層されたＤＲＡＭチップの構成に応じてバンク選択信号の論理を変更する機能を有することを特徴とするメモリモジュール。
【請求項２２】
請求項１９において、ＩＯチップは、ＩＯチップ上に積層されたＤＲＡＭチップの積層数をあらわす積層数認識信号によりバンク選択信号の論理を変更することを特徴とするメモリモジュール。
【請求項２３】
請求項２２において、ＩＯチップは前記積層数認識信号およびＢＧＡ端子に与えられた電位レベルによりバンク選択信号の論理を変更することを特徴とするメモリモジュール。
【請求項２４】
請求項１９において、ＩＯチップは積層された一部のＤＲＡＭチップと個別に信号を受送信するための貫通電極端子を有することを特徴とするメモリモジュール。
【請求項２５】
請求項１９において、積層された各ＤＲＡＭチップはＩＯチップと個々のＤＲＡＭが信号受送信をするための複数の貫通電極端子と、当該貫通電極端子に接続されたカウンター回路を有し、前記カウンター回路のカウンター値に応じてそのＤＲＡＭチップが選択されることを特徴とするメモリモジュール。
【請求項２６】
請求項１９において、各ＤＲＡＭチップはヒューズ素子を備えた複数のヒューズ回路を備え、ヒューズ回路のヒューズ素子を切断することにより、積層されたＤＲＡＭの選択を行う信号を生成することを特徴とするメモリモジュール。
【請求項２７】
請求項１９において、ＤＲＡＭチップはＩＯチップより前記貫通電極を介して送信された信号をトリガにしてＩＯチップから送信される他の信号を取り込むことを特徴とするメモリモジュール。
【請求項２８】
請求項１９において、ＤＲＡＭチップはＩＯチップより前記貫通電極を介して送信された信号によりＤＲＡＭ内部回路のコントロールを行うことを特徴とするメモリモジュール。
【請求項２９】
システムデータ信号を入出力するＢＧＡ端子を備えたインターポーザ基板と、当該インターポーザ基板上に搭載された２個のＩＯチップとを有し、各ＩＯチップはそれぞれ１／２のシステムデータ信号ＢＧＡ端子に接続されており、アドレス、コマンド、クロック等のデータ以外のＢＧＡ端子は共有した構成を備え、前記２つのＩＯチップ上には、複数のＤＲＡＭチップが積層されていることを特徴とするメモリモジュール。
【請求項３０】
請求項２９において、前記２つのＩＯチップ上の積層されたＤＲＡＭチップは同時にアクセスされる２ランクを構成していることを特徴とするメモリモジュール。
【請求項３１】
請求項２９又は３０において、前記２つのＤＲＡＭチップ積層体の一方の最上段には、ＳＰＤチップが搭載されていることを特徴とするメモリモジュール。
【請求項３２】
予め定められたデータ幅を有するシステムデータ信号を入出力するシステム入出力端子と、前記システム入出力端子よりも幅広の内部データ信号をそれぞれ送受する複数のメモリチップを備えたメモリモジュールであって、前記システム入出力端子における前記システムデータ信号と前記内部データ信号との間の変換を行う機能を備えたＩＯチップを有し、前記複数のメモリチップは前記ＩＯチップ上に積層されると共に、前記ＩＯチップに対して前記積層された複数のメモリチップを貫通する貫通電極によって接続され、更に、各ＤＲＡＭチップの内部には、個別のアレイ制御回路によって制御される複数のバンクが構成されていることを特徴とするメモリモジュール。
【請求項３３】
請求項３２において、前記各ＤＲＡＭチップのバンクは各ＤＲＡＭチップの活性化信号により取り込まれるバンク選択信号により選択動作され、モジュール全体ではＤＲＡＭチップ数×ＤＲＡＭ内部バンクのバンク数を有することを特徴とするメモリモジュール。
【請求項３４】
請求項３２において、ＤＲＡＭチップの内部を複数（ｎ個）のバンクとして動作させるときのページサイズは１／ｎであることを特徴とするメモリモジュール。
【請求項３５】
請求項３２において、前記ＩＯチップは各ＤＲＡＭチップの内部を複数（ｎ個）のバンクとして動作させるかどうかを選択するバンクモード信号を前記ＤＲＡＭチップに送信する手段を備えていることを特徴とするメモリモジュール。
【請求項３６】
請求項３５において、前記バンクモード信号はメモリコントローラから端子レベル信号として与えられることを特徴とするメモリモジュール。
【請求項３７】
請求項３２乃至３６のいずれかにおいて、ＳＰＤチップが共通電極を介しＩＯチップ上に搭載され、信号端子がＩＯチップ上のパッドを介してインターポーザ基板に接続される構造になっていることにより、ＩＯチップでＳＰＤ信号の読み取りを行うことを特徴とするメモリモジュール。
【請求項３８】
請求項３７において、ＳＰＤに書き込まれた情報をメモリコントローラがシステムブート時に読み出して制御条件を自動設定する際に、ＩＯチップ内にも情報を取り込みＤＲＡＭチップのコントロール信号の生成に使用することを特徴とするメモリモジュール。
【請求項３９】
請求項３７において、メモリモジュールの初期設定時にＩＯチップがＳＰＤに製造時に書き込まれた内部タイミング設定、モジュール構成等の設定情報を読み取り内部回路の設定を行うことを特徴とするメモリモジュール。
【請求項４０】
予め定められたデータ幅を有するシステムデータ信号を入出力するシステム入出力端子と、前記システム入出力端子よりも幅広の内部データ信号をそれぞれ送受する複数のメモリチップを備えたメモリモジュールであって、前記システム入出力端子における前記システムデータ信号と前記内部データ信号との間の変換を行う機能を備えたＩＯチップを有し、前記複数のメモリチップは前記ＩＯチップ上に積層されると共に、前記ＩＯチップに対して前記積層された複数のメモリチップを貫通する貫通電極によって接続され、且つ、前記積層された各ＤＲＡＭチップはテスト専用パッド及び当該テスト専用パッドに接続されたテスト回路を備えていることを特徴とするメモリモジュール。
【請求項４１】
請求項４０において、ＤＲＡＭチップテスト時にはテストトリガ信号に同期して、前記テスト専用パッドよりテストコマンド、テストアドレス、テストデータ信号が与えられ、前記テスト回路により生成されたテスト用ラッチ信号により、テスト回路によって生成されたアドレス、コマンド、データ信号を受信し、内部動作を開始することを特徴とするメモリモジュール。
【請求項４２】
複数のメモリモジュールとメモリコントローラとを含むメモリシステムにおいて、前記複数のメモリモジュールはそれぞれＩＯチップと、当該ＩＯチップ上に積層された複数のメモリチップとを積層した構成を備え、前記複数のメモリモジュールにおけるＩＯチップと前記メモリコントローラとは共通の信号配線によって接続され、前記ＩＯチップと前記ＩＯチップに積層されているメモリチップとは前記信号配線よりも多い貫通電極によって接続されていることを特徴とするメモリシステム。
【請求項４３】
請求項４２において、前記複数のメモリモジュールは共通のマザーボード上に平面的にインターポーザ基板を介して、前記メモリコントローラと共に、マザーボード上に実装され、前記信号配線は前記マザーボード上に配線されていることを特徴とするメモリシステム。
【請求項４４】
請求項４２において、前記複数のメモリモジュールは共通の実装基板上に搭載され、前記実装基板をマザーボード上にメモリコントローラと共に実装され、前記信号配線は前記マザーボード上及び前記実装基板上に配線されていることを特徴とするメモリシステム。
【請求項４５】
予め定められた転送速度でシステムデータ信号の送受を行うと共に、前記転送速度よりも遅い内部処理速度で内部データ信号を送受する複数のメモリチップとを備えたシステムにおいて、前記予め定められた転送速度のデータ信号を送受する端子を備え、前記内部処理速度の内部データ信号と前記転送速度のシステムデータ信号との間の変換を行うＩＯチップを有し、前記複数のメモリチップは前記ＩＯチップ上に積層されていることを特徴とするメモリシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のメモリモジュールをそれぞれメモリサブシステムとして含むメモリシステムに関し、特に、各メモリモジュールには複数のメモリユニットを備えたメモリシステムに関する。
【０００２】
【従来の技術】
従来、この種のメモリシステムとして、マザーボード上に複数のメモリモジュールを取り付け、これらのメモリモジュールをチップセット（メモリコントローラ）によって制御する構成を備え、各メモリモジュールには、複数のＤＲＡＭをメモリユニットとして搭載したＤＲＡＭメモリシステムがある。
【０００３】
前述したＤＲＡＭメモリシステムには、ＳＳＴＬ（Ｓｔｕｂ  Ｓｅｒｉｅｓ  Ｔｅｒｍｉｎａｔｅｄ  Ｔｒａｎｓｃｅｉｖｅｒ  Ｌｏｇｉｃ）をインターフェース規格として採用し、且つ、クロックの前縁と後縁に同期してデータを入出力するＤＤＲ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ）方式を用いることにより、高速且つ低信号振幅でデータの書込、読出を行えるシステムが提案されている。
【０００４】
このようなメモリシステムの一例として、特開２００１−２５６７７２号（以下、特許文献１と呼ぶ）には、複数のＤＲＡＭを搭載したメモリモジュール（即ち、ＤＲＡＭモジュール）を複数個マザーボード上に取り付けたメモリシステムが開示されている。具体的に言えば、当該メモリモジュールは矩形形状のメモリモジュール基板と、当該メモリモジュール基板の長手方向に並列に配置された複数のＤＲＡＭ、複数のＤＲＡＭの間に配置されたコマンド・アドレスバッファ、及び、クロックを各ＤＲＡＭに分配するＰＬＬチップとを備え、各メモリモジュールはメモリサブシステムを構成している。
【０００５】
ここで、メモリモジュール上の各ＤＲＡＭはモジュール基板の短辺方向に延びるモジュールデータ配線に接続され、コマンド・アドレスバッファ及びＰＬＬチップは、それぞれモジュール基板の短辺方向に延びるモジュールコマンド・アドレス配線及びモジュールクロック配線に接続されている。
【０００６】
更に、コマンド・アドレスバッファ及びＰＬＬチップから各ＤＲＡＭに対して、コマンド・アドレス及びクロックを分配するために、モジュールコマンド・アドレス分配配線及びモジュールクロック分配配線がモジュール基板の長辺方向に引き出されている。
【０００７】
この構成では、データ信号は、マザーボード基板上に設けられたメモリコントローラから、各メモリサブシステムを構成するメモリモジュール上のＤＲＡＭチップに対して直接与えられ、コマンド・アドレス信号及びクロック信号は、メモリコントローラからそれぞれコマンド・アドレスバッファ及びＰＬＬチップを介して各メモリモジュール上のＤＲＡＭチップに与えられる。
【０００８】
このメモリモジュール構成によれば、ＤＲＡＭチップに対する書込及び読出速度をシステムデータ信号の転送速度に比較して遅くしても、外部回路に対しては高速でシステムデータ信号を転送することができる。
【０００９】
しかしながら、特許文献１に示されているように、複数のＤＲＡＭチップを平面的に実装基板上に配列した構成では、次世代のメモリモジュールに対する１２．８ＧＢｐｓの高速データレートの要求には応えられないことが判明した。
【００１０】
一方、特開平６−２９１２５０（特許文献２）には、縦及び横の寸法を統一すると共に規格統一された位置に信号パッドを備えた複数のＩＣチップを積層し、各ＩＣチップのパッド間を縦配線によって接続した構成の半導体集積回路が開示されている。
【００１１】
当該特許文献２では、具体例として、ＳＲＡＭをアドレスデコーダ層上に４層積層した例が上げられている（図８及び００２５段落）。この場合、アドレスデコード層は第１層として配置され、第２層から第５層としてＳＲＡＭ層が配置されている。第２層から第５層に配置されたＳＲＡＭに対しては、個別に各ＳＲＡＭを選択するチップイネーブルバスが接続され、これによって、各ＳＲＭは個別に選択され、個別に活性化されている。
【００１２】
特許文献２はアドレスデコーダ層上で、複数のＳＲＡＭ層の一つを選択し，選択されたＳＲＡＭ層からのデータ信号をそのままアドレスデコーダ層から外部に出力している。
【００１３】
更に、特表平９−５０４６５４（特許文献３）には、単一ＩＣチップをＩＣチップ積層体に置き換え、ホストシステムとＩＣチップ積層体との間の信号の翻訳を行うインタフェース回路をＩＣチップ積層体に含ませたメモリパッケージが開示されている（特許請求の範囲２）。この例においても、積層されたＩＣチップ積層体はそれぞれ独立して動作するように、インタフェース回路によって選択的に制御されている。この場合、ホストスシステムとＩＣチップ積層体との間におけるデータ信号の幅及び転送速度は、ＩＣチップ積層体内部における内部データ信号の幅及び転送速度とは同じである。
【００１４】
換言すれば、引用文献３では、ＩＣチップ積層体内部の内部データ幅がＩＣチップ積層体外部におけるデータ信号幅よりも幅の広い場合について何等考慮していない。
【００１５】
また、米国特許第６１３３６４０号明細書（特許文献４）にも、３次元構造のメモリが開示されている。この特許文献４はメモリ回路と制御論理回路とを物理的に分離された複数の層上に個別に配置しておき、単一の制御論理回路により各層のメモリ回路を個別に最適化し、これによって、複数のメモリ回路を動作させ、コストを低減する構成を開示している。
【００１６】
【特許文献１】
特開２００１−２５６７７２号公報
【００１７】
【特許文献２】
特開平６−２９１２５０号公報
【００１８】
【特許文献３】
特表平９−５０４６５４号公報
【００１９】
【特許文献４】
米国特許第６１３３６４０号明細書
【００２０】
【発明が解決しようとする課題】
上記した特許文献１〜４のうち、特許文献２〜４は特許文献１に示されているようなメモリシステム及びＤＲＡＭモジュール（メモリモジュール）について何等示唆していない。更に、モジュール内部のデータ信号の幅及び転送速度と、モジュール外部におけるデータ信号の幅及び転送速度とが互いに異なっているメモリシステム及びそのメモリシステムにおける問題点について、上記特許文献１〜４は何等指摘していない。
【００２１】
特許文献１に示されたメモリシステムでは、複数のＤＲＡＭからのデータをメモリサブシステムデータとして送受しているが、複数のＤＲＡＭはモジュール基板上に平面的に並列に配列されている。
【００２２】
しかしながら、このようなメモリサブシステムではモジュール基板に搭載されるＤＲＡＭの数が多くなると、より高速化の要求、特に、次世代のメモリモジュールにおける１２．８ＧＢｐｓの高速データレートの要求に応えられないことが判明した。
【００２３】
本発明者等は、上記したＤＲＡＭモジュールにおける高速化を妨げる原因を鋭意研究した結果、複数のＤＲＡＭチップを実装基板上に平面的に配列したのでは、メモリコントローラと各ＤＲＡＭチップとの間におけるデータ信号、アドレスコマンド信号、及び、クロック信号の配線トポロジーが実装基板上において数ｃｍに異なっているため、この程度の配線トポロジーの相違によって信号到達時間に差、即ち、スキューが生じてしまい、このスキューは転送速度が高速化すると、ＰＬＬを使用しても補正できないことが判明した。
【００２４】
更に、転送速度を上げると、これに伴ってメモリサブシステムにおける消費電流が増加してしまうと言う問題がある。また、メモリモジュール上の各ＤＲＡＭチップは高周波伝送信号を受送信するためのＤＬＬ回路を搭載しており、この消費電流は８００ＭｂｐｓでＲｅａｄ／Ｗｒｉｔｅ電流の１５％程度をしめ、この結果、消費電流の増加は避けられない状況にある。
【００２５】
以下、図４０を参照して、上記した問題点を具体的に説明する。
【００２６】
図４０を参照して、本発明の対象となるメモリサブシステム、即ち、メモリモジュールについて概略的に説明する。まず、図４０に示されたメモリモジュールはモジュール基板２００、モジュール基板２００上に、平面的に並列に配置された複数のＤＲＡＭチップ（図では９個）２０１、モジュール基板２００の中央部に配置されたレジスタ２０２、ＰＬＬ２０３、及び、ＳＰＤ（Ｓｅｒｉａｌ  Ｐｒｅｓｅｎｃｅ  Ｄｅｔｅｃｔ）２０４を備え、モジュール基板２００は図示しないコネクタによりマザーボード（図示せず）上に取り付けられている。
【００２７】
ここで、マザーボード上には、図示されたメモリモジュールのほかに、他のメモリモジュールもチップセット（メモリコントローラ）と共に搭載されており、これら複数のメモリモジュールとチップセットにより、メモリシステムが構成されている。
【００２８】
各ＤＲＡＭ２０１から図の下方に、即ち、モジュール基板２００の短辺方向にモジュールデータ配線が施されており、他方、レジスタ２０２から図の下方にモジュールコマンド・アドレス配線が施されている。更に、ＰＬＬ２０３から図の下方にモジュールクロック配線が延びており、これらモジュールコマンド・アドレス配線及びモジュールクロック配線はモジュール基板２００の長辺方向に配列されたコネクタに接続されている。また、ＳＰＤ２０４はモジュール基板２００に搭載されているＤＲＡＭチップ２０１の動作条件を定めるメモリであり、通常、ＲＯＭによって構成されている。
【００２９】
更に、図示されたレジスタ２０２からは、モジュール基板２００の長辺方向に、即ち、横方向にモジュールコマンド・アドレス分配配線が各ＤＲＡＭチップ２０１に対して施されると共に、ＰＬＬ２０３からも同様にモジュールクロック分配配線が各ＤＲＡＭチップ２０１に施されている。
【００３０】
この構成のメモリモジュールでは、メモリアクセスデータバスのバス幅に応じたビット数のデータをモジュールデータとして入出力することができる。しかしながら、この構成では、モジュールデータ配線のトポロジーは、モジュール・コマンド配線からモジュール・コマンド分配配線のトポロジー及びＰＬＬ０３からのモジュールクロック配線及びモジュールクロック分配配線のトポロジーと相違している。
【００３１】
一方、図示されたメモリモジュール構成において、プロセッサーの要求するデータレートを実現するための手段として広いバス幅を持つ方法（ＤＤＲ等のＳＤＲＡＭを使った一般のデータ処理システム）と、狭いバス幅で転送速度を上げる（ＲＤＲＡＭのシステム）方法がとられている。
【００３２】
これらの方法のうち、広いバス幅で構成された従来の一般的メモリモジュールはＩＯ数が１６、８、４の単体ＤＲＡＭを４〜１６個、平面的に並列にモジュール基板上に搭載し、６４あるいは７２のデータバスを構成している。
【００３３】
一方、モジュールコマンド・アドレス信号、モジュールクロック信号は、通常、モジュール基板２００上の全てのＤＲＡＭチップ２０１に共用されている。このため、これらの配線は、図示されているように、モジュール基板２００上にレジスタ２０２、ＰＬＬ２０３を搭載しておき、これらレジスタ２０２及びＰＬＬ２０３により、バッファリング、およびモジュール上配線遅延に対するタイミング調整をして、モジュールコマンド・アドレス信号、モジュールクロック信号は各ＤＲＡＭチップ２０１に供給されている。
【００３４】
前述したように、メモリコントローラ（チップセット）から配信されるデータ信号とアドレスコマンド信号、クロック信号はそれぞれ物理的に異なった配線トポロジーとなっており信号の伝送特性が異なる。
【００３５】
この物理的配線トポロジーの差によって各ＤＲＡＭにおけるデータ信号とモジュールクロック信号およびコマンド・アドレス信号にはＰＬＬ２０３で補整しきれない信号到達時間の差、スキューが生じ、これが転送速度をさらに上げる上で大きな障害になるという問題が生じている。
【００３６】
更に、この種のメモリシステムにおける他の問題点としてメモリモジュールの増設を可能にすることに起因するデータ配線上の分岐配線の問題がある。通常、モジュールの増設はバス配線上に接続されたソケットに挿抜することで行われる。このため、データ信号はバス配線上で分岐されてモジュール内ＤＲＡＭチップ２０１に与えられる。この分岐配線により生じる信号反射により高速の信号伝送に障害をもたらすという問題が生じている。
【００３７】
また、メモリモジュールを増設するほど分岐配線による信号品質の劣化、また、ＤＲＡＭパッケージに寄生するＬＣによる信号品質の劣化が増加するためこの構成を用いているＤＤＲＩＩにおける増設数は２スロットが限界となっているのが実情である。実際、この構成を用いているＤＤＲＩＩによるメモリサブシステムで実現できるデータレートはデータピンあたり５３３Ｍｂｐｓ１システムチャネルあたり４．２６ＧＢｐｓ程度である。
【００３８】
他方、図示されたような形式のメモリモジュールにおいて、狭いバス幅で転送速度を上げる方法も提案されている（ＲＤＲＡＭ）。この方法ではＩＯ数が１６の単体ＲＤＲＡＭをバス配線上に直列に接続して配置する。したがって、メモリコントローラから配信されるデータ信号、モジュールアドレス・コマンド信号、及び、モジュールクロック信号はそれぞれ物理的に同じ配線トポロジーとなっており各ＲＤＲＡＭにおける信号到達時間の差、即ち、スキューが生じない。
【００３９】
また、各ＲＤＲＡＭはバス上に実装されるため信号配線上に分岐が生じない。
【００４０】
したがって、現在、この構成を用いているＲＤＲＡＭによるメモリサブシステムで実現できているバスの転送速度は、データピンあたり１．０６６Ｇｂｐｓとなる。しかしながら、データ幅は２バイトしかないためシステムのデータレートは２．１３ＧＢｐｓ程度である。更に、メモリシステムのデータレートを上げるため２チャネルのシステムを構成する方法がとられているが、その場合においても、４．２６ＧＢｐｓ程度である。
【００４１】
このＲＤＲＡＭの構成ではバス上に分岐は生じないが、要求されるメモリ容量を実現するために同一のバス上に４倍以上のＲＤＲＡＭを接続する必要がある。このように、長いバス上に多数のＲＤＲＡＭが接続されると、ＲＤＲＡＭパッケージに寄生するＬＣによる信号品質の劣化が増加する。したがって、メモリ容量の増設数に制限が生じシステムに要求されるメモリ容量を実現するのが困難である。また、長いバスに多数のＤＲＡＭを負荷として接続、保持した状態で、さらに高い要求データレートを実現することは困難である。
【００４２】
また、ＲＤＲＡＭにおけるＩＯ数を増やすことも考えられるが、ＲＤＲＡＭチップおよびパッケージが増大し、単体ＲＤＲＡＭのコストが増加する。また同一ＲＤＲＡＭでＩＯ数を増やすほどＩＯ単位でアクセス可能なページサイズが小さくなりシステムの要求を満たさなくなる。
【００４３】
本発明の目的は、メモリモジュールにおける様々な問題点を解決して、高速で動作を行うことができるメモリシステムを提供することである。
【００４４】
本発明の目的は、高速動作を可能にすると共に消費電流を小さくできるＤＲＡＭメモリモジュールを提供することである。
【００４５】
本発明の目的は、次世代のメモリサブシステムに要求される１２．８ＧＢｐｓのデータレートにも対処できるメモリモジュール及びメモリシステムを提供することである。
【００４６】
【課題を解決するための手段】
本発明では、次世代のメモリサブシステムに要求されるデータレート（１２．８ＧＢｐｓ）を十分なメモリ容量（増設性）を維持しつつ、且つ、消費電流の増加を抑えたメモリモジュールを実現できる。
【００４７】
具体的に言えば、本発明の第１の態様によれば、予め定められたデータ幅を有するシステムデータ信号を入出力するシステム入出力端子と、前記システム入出力端子よりも幅広の内部データ信号をそれぞれ送受する複数のメモリチップを備えたメモリモジュールであって、前記システム入出力端子における前記システムデータ信号と前記内部データ信号との間の変換を行う機能を備えたＩＯチップを有し、前記複数のメモリチップは前記ＩＯチップ上に積層されると共に、前記ＩＯチップに対して前記積層された複数のメモリチップを貫通する貫通電極によって接続されていることを特徴とするメモリモジュールが得られる。
【００４８】
この場合、更に、前記ＩＯチップを実装するためのインターポーザ基板を備え、当該インターポーザ基板は前記システム入出力端子を構成する実装用端子を有している。
【００４９】
本発明の第２の態様によれば、予め定められたデータ幅を有するシステムデータ信号を入出力すると共に、前記システムデータ信号よりも幅広の内部データ信号を送受する複数のメモリモジュールを含むメモリシステムにおいて、前記複数のメモリモジュールはそれぞれＩＯチップと、当該ＩＯチップ上に積層された複数のメモリチップとを積層した構成を備えていることを特徴とするメモリシステムが得られる。
【００５０】
この場合、複数のメモリモジュールは共通のマザーボード上に平面的に取り付けられても良いし、或いは、複数のメモリモジュールは共通の実装基板上に搭載され、前記実装基板をマザーボード上に取り付けた構成を有していても良い。
【００５１】
本発明の第３の態様によれば、予め定められた転送速度でシステムデータ信号の送受を行うと共に、前記転送速度よりも遅い内部処理速度で内部データ信号を送受する複数のメモリチップとを備えたシステムにおいて、前記予め定められた転送速度のデータ信号を送受する端子を備え、前記内部処理速度の内部データ信号と前記転送速度のシステムデータ信号との間の変換を行うＩＯチップを有し、前記複数のメモリチップは前記ＩＯチップ上に積層されていることを特徴とするシステムが得られる。
【００５２】
本発明の他の態様によれば、ＩＯチップと、当該ＩＯチップ上に積層された複数のＤＲＡＭと、１チャネルのメモリサブシステムの機能を構成するのに必要なすべてのシステムデータ信号、システムアドレス信号、システム制御信号、システムクロック信号をそれぞれのＢＧＡ端子を有するインターポーザ基板を備え、ＩＯチップ上のそれぞれの入出力回路の入出力用パッド及び入力用パッドに結線し、ＩＯチップ上に積層された複数のＤＲＡＭチップとＩＯチップのデータ信号端子、アドレス信号端子、制御信号端子が貫通電極により接合され、チップ間のデータ信号、アドレス信号、制御信号は貫通電極を介して受送信され、電源およびＧＮＤはＢＧＡ端子よりＩＯチップ上のパッドに供給され、貫通電極を介して各ＤＲＡＭの電源、ＧＮＤ端子に供給される構成を有することを特徴とするＤＲＡＭメモリモジュールが得られる。この場合、前記積層されたＤＲＡＭチップ上にＳＰＤチップが積層されていも良い。
【００５３】
本発明の他の態様によれば、ＩＯチップと、当該ＩＯチップ上に積層された複数のＤＲＡＭチップと、１チャネルのメモリサブシステムの機能を構成するのに必要なすべてのシステムデータ信号、システムアドレス信号、システム制御信号、システムクロック信号をそれぞれのＢＧＡ端子を有するインターポーザ基板を備え、各ＤＲＡＭチップはＩＯチップから送信される制御信号あるいはアドレス信号と照合することにより信号の受信をするための照合信号を生成するカウンター回路を備え、少なくとも２種類の貫通電極形成パターンを異にするＤＲＡＭチップを交互に積層した構成を有することを特徴とするＤＲＡＭモジュールが得られる。
【００５４】
本発明の他の態様によれば、ＩＯチップと、当該ＩＯチップ上に積層された複数のＤＲＡＭチップと、１チャネルのメモリサブシステムの機能を構成するのに必要なすべてのシステムデータ信号、システムアドレス信号、システム制御信号、システムクロック信号をそれぞれのＢＧＡ端子を有するインターポーザ基板を備え、積層されるＤＲＡＭチップは、全て同一パターンを有すると共に、複数のヒューズ素子を備え、前記ヒューズ素子の切断位置によって、積層位置をあらわす照合信号を生成することを特徴とするＤＲＡＭモジュールが得られる。
【００５５】
本発明の別の態様によれば、予め定められたデータ幅を有するシステムデータ信号を入出力するシステム入出力端子と、前記システム入出力端子よりも幅広の内部データ信号をそれぞれ送受する複数のメモリチップを備えたＤＲＡＭモジュールであって、前記システム入出力端子における前記システムデータ信号と前記内部データ信号との間の変換を行う機能を備えたＩＯチップを有し、前記複数のメモリチップは前記ＩＯチップ上に積層されると共に、前記ＩＯチップに対して前記積層された複数のメモリチップを貫通する貫通電極によって接続され、且つ、積層された各ＤＲＡＭチップはバンク構成を有し、システムバンク選択信号からＩＯチップが論理生成したバンク選択信号により選択的に動作することを特徴とするＤＲＡＭモジュールが得られる。
【００５６】
本発明の更に別の態様によれば、システムデータ信号を入出力するＢＧＡ端子を備えたインターポーザ基板と、当該インターポーザ基板上に搭載された２個のＩＯチップとを有し、各ＩＯチップはそれぞれ１／２のシステムデータ信号ＢＧＡ端子に接続されており、アドレス、コマンド、クロック等のデータ以外のＢＧＡ端子は共有した構成を備え、前記２つのＩＯチップ上には、複数のＤＲＡＭチップが積層されていることを特徴とするＤＲＡＭモジュールが得られる。この場合、前記２つのＩＯチップ上の積層されたＤＲＡＭチップは同時にアクセスされる２ランクを構成される。この構成では、データ信号の端子容量を増加させずにメモリ容量の構成自由度の向上、インターポーザ基板上の配線長を短縮でき、これによって、特性を改善できる。
【００５７】
また、前記２つのＤＲＡＭチップ積層体の一方の最上段には、ＳＰＤチップが搭載されていることが望ましい。
【００５８】
本発明の更に別の態様によれば、予め定められたデータ幅を有するシステムデータ信号を入出力するシステム入出力端子と、前記システム入出力端子よりも幅広の内部データ信号をそれぞれ送受する複数のメモリチップを備えたメモリモジュールであって、前記システム入出力端子における前記システムデータ信号と前記内部データ信号との間の変換を行う機能を備えたＩＯチップを有し、前記複数のメモリチップは前記ＩＯチップ上に積層されると共に、前記ＩＯチップに対して前記積層された複数のメモリチップを貫通する貫通電極によって接続され、更に、各ＤＲＡＭチップの内部には、個別のアレイ制御回路によって制御される複数のバンクが構成されていることを特徴とするＤＲＡＭモジュールが得られる。
【００５９】
本発明の更に別の態様によれば、予め定められたデータ幅を有するシステムデータ信号を入出力するシステム入出力端子と、前記システム入出力端子よりも幅広の内部データ信号をそれぞれ送受する複数のメモリチップを備えたメモリモジュールであって、前記システム入出力端子における前記システムデータ信号と前記内部データ信号との間の変換を行う機能を備えたＩＯチップを有し、前記複数のメモリチップは前記ＩＯチップ上に積層されると共に、前記ＩＯチップに対して前記積層された複数のメモリチップを貫通する貫通電極によって接続され、且つ、前記積層された各ＤＲＡＭチップはテスト専用パッド及び当該テスト専用パッドに接続されたテスト回路を備えていることを特徴とするＤＲＡＭモジュールが得られる。
【００６０】
この構成では、ＤＲＡＭチップテスト時にはテストトリガ信号に同期して、前記テスト専用パッドよりテストコマンド、テストアドレス、テストデータ信号が与えられ、前記テスト回路により生成されたテスト用ラッチ信号により、テスト回路によって生成されたアドレス、コマンド、データ信号を受信し、内部動作を開始する。
【００６１】
【発明の実施の形態】
図１を参照すると、本発明の第１の実施形態に係るメモリモジュールが示されており、図１に示されたメモリモジュールは図４０に示されたメモリモジュールと同様に、メモリデータバス幅として複数のＤＲＡＭチップのデータ幅に相当するデータ信号を入出力できる。このように、図４０に示されたメモリモジュールを図１に示された積層構造にすることによって、メモリシステム全体として、複数のメモリサブシステムを含み、各メモリサブシステムにおけるデータレートとして、１２．８ＧＢｐｓを有し、増設によってメモリ容量を大きくできると共に実装面積を縮小できるメモリシステムを構成できる。
【００６２】
図示されたメモリモジュールはインターポーザ基板２１０、当該インターポーザ基板２１０上に搭載されたＩＯチップ２１１、及び、当該ＩＯチップ２１１上に積層された８個のＤＲＡＭチップ２０１とを備えている。ここでは、ＩＯチップ２１１に隣接した最下層のＤＲＡＭチップから上方に第１乃至第８のＤＲＡＭチップと呼ぶこともある。ここで言うメモリモジュールとは、チップセット（ＣＰＵ）の要求するメモリ容量、データレート（データバス幅（６４，７２，１２８，１４４，ＲＤＲＡＭは１６）×転送速度）を満足するように複数のＤＲＡＭ単体により構成されたメモリサブシステムの構成単位を指す。
【００６３】
次に、メモリモジュールを構成する各部分について説明すると、各ＤＲＡＭチップ２０１は５０μｍ程度の厚さを備え、ＩＯチップ２１１と各ＤＲＡＭチップ２０１とは貫通電極２１５によって接続され、当該貫通電極２１５を介して、データ信号がＩＯチップ２１１との間で送受される。ここで、貫通電極２１５は各ＤＲＡＭチップ２０１の一方の面から他方の面へ貫通するチップ間接続電極であり、この例では、銅又はアルミニウムによって形成された７２ｘ４（＝２８８）の貫通電極が設けられているものとする。
【００６４】
更に、インターポーザ基板２１０はシリコンによって形成され、１チャネルのメモリサブシステムの機能を構成するのに必要な全てのシステムデータ信号、システムアドレス信号、システム制御信号、システムクロック信号のボード上実装ピッチに対応するＢＧＡ端子を有し、各信号ＢＧＡ端子とシリコンチップで形成されるＩＯチップ上の各信号パッドとを基板配線およびバンプにより結線することを可能にする機能を備えている。
【００６５】
また、ＩＯチップ２１１は１チャネルのメモリサブシステムの機能を構成するのに必要な全てのシステムデータ信号、システムアドレス信号、システム制御信号、システムクロック信号のパッドおよびインターフェイス回路を有している。ここで、１チャネルとは、チップセット（ＣＰＵ）が処理するデータの単位であり、ここでは、例えば、６４又は７２ビットであるものとする。
【００６６】
概略的に言えば、ＩＯチップ２１１は、チップセットより入力された信号をＤＲＡＭチップ２０１を動作させるために再構成する機能と、貫通電極２１５端子からＤＲＡＭチップ２０１に送信する機能、ＤＲＡＭチップ２０１からの信号を貫通電極２１５端子より受信する機能、及び、ＤＲＡＭチップ２０１から受信したデータ信号を再構成してシステムデータ信号として送信する機能を有している。
【００６７】
図示されたメモリモジュールは、１チャネルのメモリサブシステムの機能を構成するのに必要なすべてのシステムデータ信号、システムアドレス信号、システム制御信号、システムクロック信号それぞれのためのＢＧＡ端子を有するインターポーザ基板２１０を備えている。インターポーザ基板２１０のＢＧＡ端子は、ＩＯチップ２１１上のそれぞれの入出力回路の入出力用パッド及び入力用パッドに結線され、ＩＯチップ２１１上に積層された複数のＤＲＡＭチップ２０１とＩＯチップ２１１のデータ信号端子、アドレス信号端子、制御信号端子が貫通電極２１５により接合され、チップ間のデータ信号、アドレス信号、制御信号は貫通電極２１５を介して受送信される。また、電源およびＧＮＤはインターポーザ基板２１０のＢＧＡ端子よりＩＯチップ２１１上のパッドに供給され、貫通電極２１５を介して各ＤＲＡＭチップ２０１の電源、ＧＮＤ端子に供給される構成を有している。
【００６８】
ここで、各ＤＲＡＭチップ２０１はシステムデータバス数の２ｎ倍（ｎは１以上の自然数）の書き込み用および読み出し用、或いは、双方向の貫通電極データ信号端子を有している。一方、ＩＯチップ２１１はシステムデータバス数の２ｎ倍の書き込み用および読み出し用、あるいは双方向の貫通電極データ信号端子を有している。
【００６９】
このような構成を備えたＤＲＡＭチップ２０１及びＩＯチップ２１１との間では、貫通電極２１５のデータ端子を介して相互のデータ転送が行われる。
【００７０】
この場合、ＩＯチップ２１１はシリアルパラレル回路を有し、システムデータバスより伝送された連続した端子あたり２ｎのデータ信号をシリアルパラレル変換して同時にＤＲＡＭチップ２０１に転送する。更に、ＩＯチップ２１１はパラレルシリアル回路を有し、ＤＲＡＭチップ２０１より転送された端子あたり２ｎのデータをパラレルシリアル変換して連続する２ｎのデータとしてシステムデータバスに出力する。
【００７１】
更に、ＩＯチップ２１１は６４ｍビットあるいはパリティビットを含む７２ｍビットのシステムデータバスとのインターフェイスを有する（ｍは１以上の自然数）。
【００７２】
各ＤＲＡＭチップ２０１のデータ信号端子は貫通電極２１５を介してＩＯチップ２１１のデータ信号端子に接続される。この場合、データ信号線としての貫通電極２１５はＤＲＡＭチップ２０１により共有される。また、各ＤＲＡＭチップ２０１のアドレス信号端子は貫通電極２１５をアドレス信号線として共有し、ＩＯチップ２１１のアドレス信号端子に接続される。更に、各ＤＲＡＭチップ２０１の制御信号端子は貫通電極２１５を制御信号線として共有し、ＩＯチップ２１１の制御信号端子に接続される。
【００７３】
尚、この例では、ＷＰＰ（Ｗａｆｅｒ  Ｐａｃｋａｇｅ  Ｐｒｏｃｅｓｓ）により再配線した後、ＩＯチップ２１１上にはバンプが形成されている。
【００７４】
更に、メモリモジュールには、図４０と同様にＳＰＤが設けられても良い。この場合、ＳＰＤはメモリモジュールのメモリ容量、バンク構成、保証動作スピード，その他の情報を製造時に書き込み、チップセットがシステムブート時に、これを参照して制御条件を自動設定するための機能を備えている。ＳＰＤチップがＤＲＡＭチップ２０１の積層体上に設けられる場合、ＳＰＤチップの入出力信号端子は貫通電極２１５を介してＩＯチップ２１１上のＳＰＤ入出力端子パッドに接続される。また、各ＤＲＡＭチップ２０１はＳＰＤ入出力信号のための、ＤＲＡＭチップ２０１では使用されない貫通電極を備えている。
【００７５】
ここで、積層体を構成するＤＲＡＭチップ２０１は、貫通電極２１５形成以外のパターン形成は同一パターンを有している。このように、積層されるＤＲＡＭチップ２０１は、全て同一のパターンが形成されているから、ヒューズ素子を別途設けておき、このヒューズ素子を各ＤＲＡＭチップ２０１毎に切断することによりＩＯチップ２１１から個々のＤＲＡＭチップ２０１に対する信号を識別することができる。
【００７６】
図２を参照して、本発明の第２の実施形態に係るメモリモジュールを説明する。図２に示された各ＤＲＡＭチップ２０１はＩＯチップ２１１から送信される制御信号あるいはアドレス信号と照合することにより信号の受信をするための照合信号を生成するカウンター回路３００を備え、ＩＯチップ２１１にはチップ識別コード生成回路３０１が設けられている。
【００７７】
更に、図２に示すように、ＤＲＡＭチップ２０１ａ及び２０１ｃは同一の貫通電極形成パターン２５１を備え、一方、ＤＲＡＭ２０１ｂはＤＲＡＭチップ２０１ａ及び２０１ｃの貫通電極形成パターン２５１とは異なる貫通電極形成パターン２５２を備えている。ＩＯチップ２１１とＤＲＡＭチップ２０１ａの貫通電極形成パターン２５１とは、貫通電極２１５ａによって接続されており、ＤＲＡＭチップ２０１ａと２０１ｂとは、貫通電極２１５ｂにより、更に、ＤＲＡＭチップ２０１ｂと２０１ｃとは、貫通電極２１５ａにより相互に接続されている。図示された貫通電極２１５ａ及び２１５ｂは２本だけを示しているが、２本以上設けられても良い。尚、他の貫通電極２１５は図を簡略化するために省略されている。
【００７８】
具体的に説明すると、ＤＲＡＭチップ２０１ａ上の貫通電極形成パターン２５１は当該ＤＲＡＭチップ２０１ａ上のカウンター３００に対して貫通電極２１５ａからの信号を入力し、カウンター３００からの出力を貫通電極２１５ｂに出力している。更に、ＤＲＡＭチップ２０１ｂの貫通電極形成パターン２５２は当該ＤＲＡＭチップ２０１ｂ上のカウンター３００に対して、ＤＲＡＭチップ２０１ａからの出力を供給し、ＤＲＡＭチップ２０１ｂのカウンター３００からの出力を貫通電極２１５ａを介して上層のＤＲＡＭチップ２０１ｃの貫通電極形成パターン２５１に出力している。この構成では、各ＤＲＡＭチップ２０１ａ、２０１ｂ、２０１ｃのカウント値が順次上層のＤＲＡＭチップに出力される。
【００７９】
このように、図示されたメモリモジュールは互いに異なる貫通電極形成パターン２５１及び２５２を備えたＤＲＡＭチップ２０１を交互に積層した構成を備えている。この構成によれば、ＩＯチップ２１１から出力された複数ビットの信号が最下層のＤＲＡＭチップ２０１ａのカウンター３００に入力され、そのカウンター３００の出力が次層のカウンター３００に与えられ、以下、順次最上層のＤＲＡＭチップまでインクリメントされた信号が伝達される構成となっている。この構成では、各ＤＲＡＭチップにおいて異なるカウンター出力値を得ることができ、これによって、各ＤＲＡＭチップ２０１はカウンター出力値を用いて照合信号を内部で発生し、各ＤＲＡＭチップ２０１に対する制御信号及びアドレス信号を識別することができる。
【００８０】
前述した２種類の貫通電極形成パターン２５１及び２５２を備えたＤＲＡＭチップ２０１は貫通電極形成時に２種類のマスクパターンによりカウンター３００の入出力を入れ替えるだけで、簡単に製造できる。
【００８１】
次に、図３を参照すると、図２に示されたメモリモジュールの全体の具体例が示されている。図３では、図２に示されているように、単一のＩＯチップ２１１上に８つのＤＲＡＭチップ２０１（ＤＲＡＭ−１〜ＤＲＡＭ−８）が搭載されている。図４には図３に示されたＩＯチップ２１１の一部の構成がより具体的に示されており、図５には図３に示されたＤＲＡＭチップ２０１の具体的構成が示され、更に、図６には図５に示されたＤＲＡＭチップ２０１で使用されるＤＲＡＭチップ選択回路がより詳細に示されている。
【００８２】
図３を参照すると、ＩＯチップ２１１はインターポーザ基板（図示せず）との間で各種の信号を送受する入出力回路１１１、入力回路１１２、内部コントロール回路１１３、ＤＬＬ１１４、及び、カウンタースタート値生成部１１５とを有し、更に、データコントロール回路、シリアルパラレル変換回路、パラレルシリアル変換回路、アドレスコントロール回路、バンク選択信号生成回路を備えている。図３では、データコントロール回路、シリアルパラレル変換回路、パラレルシリアル変換回路、の組み合わせを参照番号１１６によって示し、アドレスコントロール回路及びバンク選択信号生成回路の組み合わせを参照番号１１７によって示している。また、図４では、アドレスコントロール回路及びバンク選択信号生成回路をそれぞれ参照番号１１７ａ及び１１７ｂによって示している。
【００８３】
図３に示すように、ＩＯチップ２１１には、メモリコントローラとしてのチップセット（図示せず）から、システムクロック信号ＣＫ，／ＣＫ、システムアドレス信号Ａ０〜Ａｉ、システムバンクアドレス信号ＢＡ０〜ＢＡ２が／ＲＡＳ，／ＣＡＳ，／ＷＥ，／ＣＳ，ストローブ信号ＤＱＳ等の制御信号と共に与えられている。更に、チップセットとＩＯチップ２１１との間では、データ信号ＤＱ０〜ＤＱ６３及びＤＭ０〜ＤＭ７が送受されている。図３に示されたデータコントロール回路及びシリアルパラレル／パラレルシリアル変換回路１１６としては、通常の回路を使用できるから、ここでは、詳述しないが、当該回路１１６と各ＤＲＡＭチップ２０１との間で、内部データ信号ＩＤＱ０−２５５、ＩＤＭ０−３１が送受される。尚、本発明の実施形態では、ＤＬＬ１１４はＩＯチップ２１１だけに設置されており、各ＤＲＡＭチップ２０１には備えられていない。
【００８４】
図３に示されたＩＯチップ２１１の回路１１７には、システムアドレス信号ａ０−Ａｉ、システムバンクアドレス信号ＢＡ０−ＢＡ２が与えられていると共に、カウンタスタート値生成部１１５に接続されている。更に、カウンタスタート値生成部１１５からは、３ビットのカウント信号Ｓ０〜Ｓ２が最下層のＤＲＡＭチップ２０１（ＤＲＡＭ−１）のカウンター回路に与えられている。
【００８５】
図４をも参照すると、図３に示されたＩＯチップ２１１の一部が具体的に示されている。
【００８６】
図４には、ＩＯチップ２１１内の内部コントロール回路１１３、カウンタースタート値生成部１１５、アドレスコントロール回路１１７ａ、及びバンク選択信号生成回路１１７ｂが示されている。このうち、内部コントロール回路１１３は初期化信号ＲＥを出力する。この初期化信号ＲＥは、通常ハイレベルを取り、一般に、システムで行われるモジュール上のＤＲＡＭチップ２０１を初期化時に、ローレベルのパルス信号である。
【００８７】
図３に示されたメモリモジュールでは、図７に示すように、単一のＩＯチップ２１１上に４個のＤＲＡＭチップ２０１を積層しても良いし、図８に示すように、単一のＩＯチップ２１１上に８個のＤＲＡＭチップ２０１を積層しても良い。図７及び図８のいずれにおいても、斜線で示されているように、積層されたＤＲＡＭチップ２０１のうちの１つのＤＲＡＭチップだけが選択される。このように、本発明に係るメモリモジュールでは、ＩＯチップ２１１に積層されるＤＲＡＭチップ２０１の数を変更できるから、ＩＯチップ２１１はＤＲＡＭチップ２０１の積層数を判定できることが必要になる。
【００８８】
図７及び図８に示された例では、各ＤＲＡＭチップ２０１が単一のバンクを構成し、更に、各ＤＲＡＭチップ２０１はｘ２５６個のデータ端子を備え、他方、ＩＯチップ２１１はｘ６４のシステムデータ線を備えている。このため、ＤＲＡＭチップのデータ端子とＩＯチップ２１１のシステムデータ線とは４：１の関係になっている。したがって、この構成では、ＤＲＡＭチップ２０１の出力動作周波数は１／４に低減され、ウエハ状態での試験も容易である。また、メモリモジュールに対する一回のリードライトアクセスは全て１つのＤＲＡＭチップ２０１に対して行われることになる。
【００８９】
図９を参照すると、図７及び図８に示された各ＤＲＡＭチップ２０１のバンク構成が示されている。図９に示されたＤＲＡＭチップ２０１は現状の５１２ＭｂｉｔＤＤＲＩＩＤＲＡＭと同様に、５１２Ｍｂｉｔの容量を備え、単一のバンク構成を有している。図示されたＤＲＡＭチップ２０１は４つの１２８Ｍｂｉｔセルアレイに区分されており、その中央部分に内部接続用領域及びテストパッドが配置されている。当該ＤＲＡＭチップのアドレスが指定されると、各セルアレイ領域において２つの領域が活性化され、各アレイから６４ビット、合計２５６ビットのデータ信号の読出、書込が可能になる。ここで、活性化状態とは、センスアンプが動作可能になる状態を意味し、この状態におけるデータ単位をページと呼ぶ。この結果、図示されたＤＲＡＭチップ２０１は８ｋバイトのページを有していることになる。
【００９０】
図７〜図９に示された構成を前提として、図３〜６に示されたメモリモジュールの動作を説明する。図４に示されたＩＯチップ２１１のアドレスコントロール回路１１７ａには、図３からも明らかな通り、システムアドレス信号Ａ０−Ａｉのほかに、システムのバンクアドレス信号ＢＡ０−ＢＡ２が与えられている。
【００９１】
この状態で、図４に示されたアドレスコントロール回路１１７ａはバンクアドレス信号ＢＡ０−ＢＡ２から目的のＤＲＡＭチップ２０１のバンク、ここでは、積層位置を判定して、バンク選択信号生成回路１１７ｂに出力する。
【００９２】
バンク選択信号生成部１１７ｂには、積層数認識信号線Ｃ８Ｒ，Ｃ４Ｒを介して積層数認識信号が与えられている。
【００９３】
この例では、図８のように、ＤＲＡＭチップ２０１を８層積層した場合、積層数認識信号線Ｃ８Ｒ，Ｃ４Ｒはともにハイとなり、この結果、ＩＯチップ２１１のバンク選択信号生成部１１７ｂから生成されるバンク選択信号ＢＡ０Ｎ／Ｔ〜ＢＡ２Ｎ／Ｔは全てイネーブルとなり、メモリモジュールはシステムのバンクアドレス信号ＢＡ０，１，２を取り込んで８バンク構成で動作する。
【００９４】
他方、図７のように、ＤＲＡＭチップ２０１を４層積層した場合、積層数認識信号線Ｃ８Ｒがロー，Ｃ４Ｒがハイとなり、ＩＯチップ２１１のバンク選択信号生成部１１７ｂから生成されるバンク選択信号ＢＡ０Ｎ／Ｔ〜ＢＡ１Ｎ／Ｔがイネーブルとなり、ＢＡ２Ｎ／Ｔはハイレベルに固定される。この結果、メモリモジュールはシステムのバンクアドレス信号ＢＡ０，１を取り込んで４バンク構成として動作する。
【００９５】
図４に示された内部コントロール回路１１３は、通常ハイレベルで、モジュール上のＤＲＡＭチップ２０１の初期化時にローレベルのパルス信号となる初期化信号ＲＥを生成する。この初期化信号ＲＥは積層数認識信号線（Ｃ４Ｒ，Ｃ８Ｒ）にそれぞれ接続された積層数認識信号線上のレベルを初期化する。初期化信号ＲＥによって初期化されると、積層数認識信号線（Ｃ４Ｒ，Ｃ８Ｒ）の状態は前述したように、積層されるＤＲＡＭチップ２０１の数に応じたレベルになる。
【００９６】
また、図４のカウンタスタート値生成部１１５は３ビットのカウント信号Ｓ０−Ｓ２を出力する。この例では、カウント信号Ｓ０−Ｓ２は１１１であるものとする。この結果、最下層のＤＲＡＭチップ２０１のカウンター回路３００では、１だけインクリメントし、その出力として、０００を出力する。以下、各層のＤＲＡＭチップ２０１のカウンター回路３００では同様に１だけインクリメントしたカウント値を順次上層に送出する。
【００９７】
その結果、ＤＲＡＭチップ２０１を積層した場合、下層から４番目のＤＲＡＭチップ２０１からの出力により、積層数認識信号線Ｃ４Ｒがハイとなり、下層から８番目のＤＲＡＭチップ２０１は積層されていないため、積層数認識信号線Ｃ８Ｒはローのままとなる。ＤＲＡＭチップ２０１を８層積層した場合は、下層から４番目のＤＲＡＭチップ２０１からの出力により積層数認識信号線Ｃ４Ｒがハイとなると共に、下層から８番目のＤＲＡＭチップ２０１からの出力により積層数認識信号線Ｃ８Ｒがハイとなる。これにより、ＤＲＡＭチップ２０１の積層数が認識できる。
【００９８】
次に、図５に示されたＤＲＡＭチップ２０１はＩＯチップ２１１のカウンタースタート値生成部１１５に接続されたカウンター回路３００を含むＤＲＡＭチップ選択回路ブロック１５０を備えている。図示されたＤＲＡＭチップ２０１はカラムデコーダ、センスアンプ、データアンプ、ロウデコーダ等を含むメモリセルアレイ１７０のほかにコントロール回路１７１、アドレスバッファ１７２、及び、データバッファ１７３を備えている。
【００９９】
更に、図示されたＤＲＡＭチップ２０１は積層される関係で各ＤＲＡＭチップ２０１毎にテストをすることができないことを考慮して、ＤＲＡＭチップ２０１上にテスト用パッド１７５及びテスト回路１７６を搭載していることをも特徴としている。
【０１００】
ここで、図６をも参照すると、ＤＲＡＭチップ選択回路ブロック１５０のカウンター回路３００には前述したカウント信号Ｓ０−Ｓ２がカウント入力信号Ｓ０＿ｉｎ〜Ｓ２＿ｉｎとして与えられ、１だけインクリメントしたカウント値を上層のＤＲＡＭチップ２０１にカウンター出力Ｓ０＿ｏｕｔ〜Ｓ２＿ｏｕｔとして送出する。
【０１０１】
更に、図示されたカウンター回路３００はカウンター出力Ｓ０＿ｏｕｔ〜Ｓ２＿ｏｕｔに応じて照合信号（Ｓ０Ｔ／Ｎ〜Ｓ２Ｔ／Ｎ）を生成し、ＤＲＡＭ内ラッチ信号生成回路１５１に出力する。ＤＲＡＭ内ラッチ信号生成回路１５１は、カウンター回路３００から与えられる照合信号（Ｓ０Ｔ／Ｎ〜Ｓ２Ｔ／Ｎ）をＩＯチップ２１１のバンク選択信号生成回路１１７ｂから送信されるバンク選択信号（ＢＡ０Ｔ／Ｎ〜ＢＡ２Ｔ／Ｎ）と照合し、一致した場合にＤＲＡＭチップ内でＤＲＡＭ内ラッチ信号を生成する。尚、図示されたＤＲＡＭ内ラッチ信号生成回路１５１には、図３に示されているように、ＩＯチップ２１１内の内部コントロール回路１１３からラッチ信号ＬＡＴも与えられている。
【０１０２】
ＤＲＡＭ内ラッチ信号が図５のコントロール回路１７１、アドレスバッファ１７２、及び、データバッファ１７３に与えられ、メモリセルアレイ１７０から２５６ビットのデータ信号を読出し、或いは、メモリセルアレイ１７０に対して書込み可能な状態になる。
【０１０３】
尚、図６に示されたカウンター回路３００は４層構造及び８層構造の際に、それぞれ最上層に位置するＤＲＡＭチップ２０１を識別するために、位置制御信号Ｃ４及びＣ８が論理回路を介してＣ４Ｒ、Ｃ８Ｒに出力されている。
【０１０４】
この構成を備えた各ＤＲＡＭチップ２０１は、ＤＲＡＭチップ選択回路ブロック１５０の動作により、ＩＯチップ２１１で論理生成されたバンク選択信号（ＢＡ０Ｔ／Ｎ〜ＢＡ２Ｔ／Ｎ）を受けて、選択的に動作することになる。
【０１０５】
更に、図５に示すように、ＤＲＡＭ内ラッチ信号はＤＲＡＭチップ内のコントロール回路１７１に入力し、コマンド信号に応じてＤＲＡＭチップ２０１のコントロール信号を生成し、アドレスバッファ１７２、データバッファ１７３に入力し、ＩＯチップ２１１から送信されたデータ信号をＤＲＡＭチップ２０１内に取り込むことができる。
【０１０６】
また、積層数認識信号線Ｃ４Ｒ、Ｃ８Ｒのレベルにより積層されたＤＲＡＭチップ数を認識し、各ＤＲＡＭチップに対して制御信号或いはアドレス信号の論理レベルの割り振りを行っていることが判る。
【０１０７】
更に、図示されたテスト回路１７６はコントロール回路１７１、アドレスバッファ１７２、及び、データバッファ１７３に接続されており、これらの回路１７１及びバッファ１７２、１７３に対してテスト用ラッチ信号を出力すると共に、テストコマンド信号、テストアドレス信号、及び、テストデータ信号をも出力する。これによって、積層されたＤＲＡＭチップ２０１を個別にテストすることができる。
【０１０８】
図１０を参照すると、図６に示されたＤＲＡＭチップ選択回路ブロック１５０内のカウンター入力信号Ｓ０＿ｉｎ〜Ｓ２＿ｉｎ、出力信号Ｓ０−ｏｕｔ〜Ｓ２＿ｏｕｔ、照合信号（Ｓ０Ｔ／Ｎ〜Ｓ２Ｔ／Ｎ）、及び、位置制御信号Ｃ４及びＣ８の値が最下層の第１層から第８層まで順に示されている。
【０１０９】
図６に示されたＤＲＡＭチップ２０１では、その選択回路ブロック１５０内にカウンター回路３００を設け、このカウンター回路３００により、ＤＲＡＭチップ２０１における照合信号（Ｓ０Ｔ／Ｎ〜Ｓ２Ｔ／Ｎ）を生成している。このように、カウンター回路３００を用いた構成では、図２を参照して説明したように、互いに異なる貫通電極形成パターン２５１、２５２をＤＲＡＭチップ２０１に形成する必要がある。
【０１１０】
図１１に示されたＤＲＡＭチップ選択回路ブロック１５０ａは積層されるＤＲＡＭチップ２０１全てのパターンを同じにして、積層されたＤＲＡＭチップ２０１の積層位置に応じた照合信号（Ｓ０Ｔ／Ｎ〜Ｓ２Ｔ／Ｎ）を生成できる構成を備えている。具体的に言えば、図示されたＤＲＡＭチップ選択回路ブロック１５０ａはカウンター回路３００（図６）の代わりに、初期化信号ＲＥを受けて動作するヒューズ回路１８０を有している。ここでは、８層のＤＲＡＭチップ２０１を積層する場合を考慮して、３つのヒューズ回路１８０が設けられている。
【０１１１】
図からも明らかな通り、各ヒューズ回路１８０はＮチャンネルＭＯＳとＰチャンネルＭＯＳとのドレイン間にヒューズ素子１８１を設けると共に、当該ヒューズ素子１８１の一端に一対のインバータ回路を設けた構成を備え、一対のインバータ回路の両端の出力がＤＲＡＭ内ラッチ信号生成回路１５１に与えられている。このヒューズ素子１８１をＤＲＡＭチップ２０１の積層位置に応じて、切断することによって、図６と同様に照合信号を生成することができる。
【０１１２】
この構成によれば、ＤＲＡＭチップ２０１のパターンは層毎に変える必要はなくなるが、ヒューズ素子１８１の切断個所の異なるＤＲＡＭチップ２０１を積層数に応じて製造する必要がある。
【０１１３】
尚、図示されたＤＲＡＭチップ２０１は照合信号に応じて、貫通電極を介して各ＤＲＡＭチップ２０１とＩＯチップ２１１で共有する積層数認識信号線（Ｃ４Ｒ，Ｃ８Ｒ）のレベルを変化させ、これによって、最上層のＤＲＡＭチップを識別することができる。
【０１１４】
図１２〜１４を参照して、本発明に係るＤＲＡＭチップの選択方法の他の例を説明する。図１２に示されたメモリモジュールは１個のＩＯチップ２１１と８個のＤＲＡＭチップ２０１を備え、内部コントロール回路１１３から各ＤＲＡＭチップ２０１に対応したチップセレクト信号ＣＳＥＬ１〜８が８本の貫通電極端子を通して、各ＤＲＡＭチップ２０１に出力されている点で、図３に示されたメモリモジュールとは相違している。このため、アドレスコントロール回路１１７ａには、システムアドレス信号Ａ０〜Ａｉ及びシステムのバンクアドレス信号ＢＡ０〜２に与えられており、バンク選択信号生成回路１１７ｂ（図３）が設けられていない点で、図３のメモリモジュールとは相違している。
【０１１５】
図１３に示されたＩＯチップ２１１のアドレスコントロール回路１１７ａはシステムのバンクアドレス信号ＢＡ０〜２から内部バンクアドレス信号を生成し、内部コントロール回路１１３ａに出力する。内部コントロール回路１１３ａは内部バンクアドレス信号から、積層されたＤＲＡＭチップ２０１の積層位置に応じたチップ選択信号ＣＳＥＬ１〜８を生成する。当該チップ選択信号ＣＳＥＬ１〜８は８本の貫通電極端子のいずれか１本を選択し、当該１本の貫通電極端子に出力される。カウンタースタート値生成部１１５及び積層数認識信号線Ｃ４Ｒ、Ｃ８Ｒについては図４で説明したから、ここでは、詳述しない。
【０１１６】
図１４を参照すると、図１３から出力されるチップ選択信号ＣＳＥＬ１〜８及びカウント信号Ｓ０〜Ｓ２を受けて動作するＤＲＡＭチップ選択回路ブロック１５０が示されている。図１４に示されたＤＲＡＭ選択回路ブロック１５０はカウント信号Ｓ０〜Ｓ２をカウント入力信号Ｓ０＿ｉｎ〜Ｓ２＿ｉｎとして受け、カウンター出力信号Ｓ０＿ｏｕｔ〜Ｓ２＿ｏｕｔを出力すると共に、ＤＲＡＭチップ２０１の積層数に応じた本数の出力端子Ｂ１〜Ｂ８を備えている。
【０１１７】
この例では、カウンター回路３００は、カウンター値に応じて、出力端子ｂ１〜８の１本を選択して、ＤＲＡＭチップ内ラッチ信号生成回路１５１に出力する。この場合、出力端子Ｂ１〜Ｂ８はＤＲＡＭチップ２０１の層番目だけがハイレベルとなり、その他はローレベルとなる。
【０１１８】
図示されたＤＲＡＭチップ内ラッチ信号生成回路１５１には、貫通電極を介して、いずれか１つがハイレベルを取るチップ選択信号ＣＳＥＬ１〜８が与えられている。このため、積層位置（層番目）のＤＲＡＭチップ２１１のＤＲＡＭ内ラッチ信号生成回路１５１からＤＲＡＭ内ラッチ信号が出力され、選択された貫通電極からの信号のみがＤＲＡＭチップ２０１に取り込まれる。
【０１１９】
ここでは、チップ選択信号ＣＳＥＬによりＤＲＡＭ内ラッチ信号が生成され、前述した方法と同様に動作する例を示したが、本方式の方法はＩＯチップ２１１と個々のＤＲＡＭチップ２０１との信号の受送信を行う手段とすることができる。
【０１２０】
図１４ではカウンター回路３００を用いて、積層位置を識別し、ＤＲＡＭ内ラッチ信号を出力するＤＲＡＭチップ選択回路ブロック１５０について説明したが、カウンター回路３００の代わりに、図１１と同様にヒューズ回路１８０を各チップ選択信号ＣＳＥＬ１〜８に対応して設けても良い。
【０１２１】
図１５を参照すると、図１４の変形例として、ヒューズ回路１８０をＤＲＡＭチップ２０１の積層数に応じた数だけ設けた例が示されている。図示されたＤＲＡＭチップ選択回路ブロック１５０ｂは、初期化信号ＲＥ端子に接続された８個のヒューズ回路１８０を備え、ヒューズ回路１８０の出力端子はそれぞれチップ選択信号ＣＳＥＬ１〜８に対応して設けられたＮＡＮＤゲートに接続されている。ヒューズ回路１８０の構成自体は図１１と同様であるから説明を省略するが、各ヒューズ回路１８０のヒューズ素子１８１を切断することによりＢ１〜Ｂ８に対応した信号を生成することができる。
【０１２２】
図１６を参照すると、本発明の第３の実施形態に係るメモリモジュールが示されており、当該メモリモジュールは、従来の２ランクメモリモジュールと同等のメモリ容量を有することができる。図示されたメモリモジュールは２つのＤＲＡＭチップ２０１を同時にアクセスの対象とする場合に適した構成を示している。
【０１２３】
具体的に言えば、メモリモジュールはインターポーザ基板（図示せず）上に搭載された２つのＩＯチップ２１１ａ及び２１１ｂと、ＩＯチップ２１１ａ、２１１ｂ上にそれぞれ４層のＤＲＡＭチップ２０１ａ、２０１ｂを積層し、各ＩＯチップ２１１ａ、２１１ｂ上のＤＲＡＭチップ２０１ａ、２０１ｂが１つづつ同時にアクセスされ、２ランクのメモリモジュールを構成している。この場合、同時にアクセスされたＤＲＡＭチップ２０１ａ、２０１ｂとＩＯチップ２１１ａ、２１１ｂとの間では、それぞれｘ２５６ビットのデータ信号が送受され、各ＩＯチップ２１１ａ、２１１ｂとチップセットとの間では、ｘ３２ビットのシステムデータ信号が送受される。図では、同時にアクセスの対象となる一対のＤＲＡＭチップ２０１ａ、２０１ｂはそれぞれ同一バンク０〜３を構成している。
【０１２４】
一方、システムアドレス信号、コマンド、及び、クロック信号は２つのＩＯチップ２１１ａ、２１１ｂ共通に与えられている。更に、各ＩＯチップ２１１ａ、２１１ｂはインターポーザ基板上のシステムデータ信号ＢＧＡ端子の半分にそれぞれ接続され、データ信号以外の信号端子は両ＩＯチップ２１１ａ、２１１ｂで共有する構成を採用している。このように、インターポーザ基板上のシステムデータ信号ＢＧＡ端子の半分に、ＩＯチップ２１１ａ、２１１ｂを接続することにより、入力容量の増加による信号の伝送特性の劣化を軽減できる。
【０１２５】
図１７を参照すると、図１６に示されたメモリモジュールの変形例として、２つのＩＯチップ２１１ａ、２１１ｂ上に８個のＤＲＡＭチップ２０１ａ、２０１ｂを積層したメモリモジュールが示されており、この関係で、各ＩＯチップ２１１ａ、２１１ｂには、最下層の第１層から最上層の第８層まで、バンク０〜７のＤＲＡＭチップ２０１ａ、２０１ｂがそれぞれ積層されている。
【０１２６】
この例においても、２個のＩＯチップ２１１ａ、１１ｂはそれぞれインターポーザ基板上の１／２のシステムデータ信号ＢＧＡ端子に接続され、アドレス、コマンド、クロック等のデータ以外のＢＧＡ端子は共有している。
【０１２７】
このように、インターポーザ基板上に２個のＩＯチップ２１１ａ、２１１ｂを搭載することでデータ信号のインターポーザ基板上のＢＧＡ端子からＩＯチップ２１１ａ、２１１ｂ上のパッドまでの配線長を短縮させることができることが確認された。
【０１２８】
図１６及び１７に示された例では、ＤＲＡＭチップ２０１ａ、２０１ｂはｘ２５６のデータ端子を有し、ＩＯチップ２１１ａ、２１１ｂのパラレルシリアル変換回路でシステムのｘ３２のデータ線に対して入出力されているから、ＤＲＡＭチップ２０１ａ、２０１ｂのデータ端子とシステムのデータ線とは８：１の構成になっており、より高い動作周波数に対応できる。
【０１２９】
上記した実施形態のほかに、各ＤＲＡＭチップ２０１を２バンク構成とすることも可能である。
【０１３０】
図１８を参照すると、５１２ＭｂｉｔのＤＲＡＭチップ２０１を２５６ＭｂｉｔのバンクＡとバンクＢとの２バンク構成にした例が示されている。このように、２バンク構成にした場合、ＤＲＡＭチップ２０１内部は半分だけ活性化され、活性化されたバンクＡからは２５６ビットのデータ信号が読出し可能な状態となる。また、各ＤＲＡＭチップ２０１を２バンク構成にすると、活性化されるページサイズは図９の場合に比較して半分となり、図１８では４ｋバイトのページサイズとなる。
【０１３１】
図１９を参照すると、本発明の第４の実施形態に係るメモリモジュールは２バンク構成のＤＲＡＭチップを積層した構成を備えている。図示された例では、インターポーザ基板２１０（図示せず）上に２個のＩＯチップ２１１ａ、２１１ｂを搭載し、２つのＩＯチップ２１１ａ、２１１ｂ上にそれぞれ２つのＤＲＡＭチップ２０１ａ、２０１ｂを積層した構成を有している。各ＩＯチップ２１１ａ、２１１ｂに積層されたＤＲＡＭチップ２０１ａ，２０１ｂはそれぞれ図１９に示されているように２バンク構成を有している。
【０１３２】
図示されたＤＲＡＭチップ２０１ａ、２０１ｂのうち、ＩＯチップ２１１ａ，２１１ｂに最も近接した、即ち、最下層のＤＲＡＭチップ２０１ａ，２０１ｂにはバンク０、２が割り当てられており、他方、上層のＤＲＡＭチップ２０１ａ，２０１ｂにはバンク１、３が割り当てられている。
【０１３３】
ここで、各ＩＯチップ２１１ａ，２１１ｂはそれぞれ１／２のシステムデータ信号ＢＧＡ端子に接続し、アドレス、コマンド、クロック等のデータ以外のＢＧＡ端子を共有している。
【０１３４】
この構成によれば、データ信号の端子容量を増加させずにメモリ容量の構成自由度を向上させることが出来ると共に、インターポーザ基板上の配線長短縮による特性を改善できる。
【０１３５】
図２０を参照すると、図１９に示されたメモリモジュールの変形例として、２つのＩＯチップ２１１ａ，２１１ｂ上に、２バンク構成の４つのＤＲＡＭチップ２０１ａ，２０１ｂをそれぞれ積層した例が示されている。この場合、４つのＤＲＡＭチップ２０１ａ，２０１ｂには最下層から最上層まで、バンク（０，４），（１，５），（２，６），（３，７）が割り当てられ、各バンクとＩＯチップ２１１ａ，２１１ｂとの間では、ｘ１２８のデータ信号が送受され、他方、各ＩＯチップ２１１ａ，２１１ｂとチップセットとの間では、ｘ３２のシステムデータ信号が送受される。
【０１３６】
図２１を参照すると、図１９に示されたメモリモジュールの他の変形例が示されている。図からも明らかな通り、２つのＩＯチップ２１１ａ，２１１ｂ上に、２バンク構成のＤＲＡＭチップ２０１ａ，２０１ｂが８個積層されている点以外、図１９及び２０と同様である。
【０１３７】
図１９〜２１に示されたように、各ＤＲＡＭチップ２０１ａ，２０１ｂを複数のバンク構成にした場合、全体で、ＤＲＡＭチップ数ｘ（ＤＲＡＭチップ内のバンク数）に等しいバンク数を有するメモリモジュールを構成することができる。この場合、ＤＲＡＭチップ２０１ａ，２０１ｂの内部を複数（ｎ個）のバンクとして動作させるときのページサイズは１／ｎとなる。また、ＢＧＡ端子レベルによりＤＲＡＭチップ２０１ａ，２０１ｂの内部を複数（ｎ個）のバンクとして動作させるかどうかを選択するように構成することも可能である。
【０１３８】
図２２〜図２４を参照して、図１９〜図２１に示されたメモリモジュールの具体的な回路構成について説明する。図２２に示された各ＩＯチップ２１１には、２バンク構成の各ＤＲＡＭチップ２０１ａ，２０１ｂを制御するコントロール信号ＭＩＯ、ＭＢが与えられ、当該コントロール信号ＭＩＯ、ＭＢはＩＯチップ２１１の内部コントロール回路１１３に供給されている。ここで、コントロール信号ＭＢはメモリモジュール内の複数のＤＲＡＭチップ２０１ａ、２０１ｂを２バンク構成にするか否かを指示するバンクモード信号であり、コントロール信号ＭＩＯはＩＯチップ２１１ａ、２１１ｂを選択する信号である。
【０１３９】
内部コントロール回路１１３ａはこのようなコントロール信号ＭＩＯ、ＭＢを受けて動作し、アドレスコントロール回路、バンク選択信号制御回路１１７を制御する。図示された内部コントロール回路１１３ａはコマンド信号及びラッチ信号ＬＡＴを生成する点では図３に示された内部コントロール回路１１３と同様である。また、アドレスコントロール回路、バンク選択信号制御回路１１７は後述するようにバンク選択信号ＢＳＥＬＴ／Ｎを生成する。
【０１４０】
図２３を参照して、図２２に示されたＩＯチップ２１１を具体的に説明すると、システムバンクアドレス信号ＢＡ０〜ＢＡ３を受けて動作するアドレスデータコントロール回路１１７ａは内部バンク選択信号（ＢＡ０Ｔ／ＮＰ〜ＢＡ３Ｔ／ＮＰ）を個別にバンク選択信号生成回路１１７ｂに出力している。
【０１４１】
一方、内部コントロール回路１１３は、バンクモードＭＢを受けて、ＤＲＡＭチップ２１０のバンク構成を設定する内部バンクモード信号ＭＢＳを出力し、更に、ＩＯチップ２１１ａ、２１１ｂの構成を設定するコントロール信号ＭＩＯＳをも出力する。尚、内部バンクモード信号ＭＢＳはＤＲＡＭ内部を２バンク構成にするかしないかを決定する信号である。このことは、図示されたメモリモジュールは２バンク、或いは、単一のバンクで選択的に動作させることができることを意味している。
【０１４２】
図２３に示されたバンク選択信号生成回路１１７ｂは、内部バンク選択信号（ＢＡ０Ｔ／ＮＰ〜ＢＡ３Ｔ／ＮＰ）及び積層数認識線（Ｃ４Ｒ、Ｃ８Ｒ）上の信号を論理演算して、当該ＩＯチップ２１１ａ又は２１１ｂ上におけるバンクを選択するバンク選択信号（ＢＡ０Ｔ／Ｎ〜ＢＡ２Ｔ／Ｎ）を出力する一方、各ＤＲＡＭチップ２０１ａ，２０１ｂ内のバンク構成を指定するバンク構成選択信号ＢＳＥＬＴ、ＢＳＥＬＮをも出力する。
【０１４３】
図２４を参照すると、図２３に示されたＩＯチップ２１１ａ，２１１ｂ上に積層された各ＤＲＡＭチップ２０１（添字省略）はメモリセルアレイ１（バンクＡ）とメモリセルアレイ２（バンクＢ）とを有し、これらバンクＡ，Ｂはバンクモード信号ＭＢＳに応じて、単一のバンク或いは２バンク構成で選択的に動作する。
【０１４４】
具体的に説明すると、図２４に示されたＤＲＡＭチップ２０１はカウンター回路３００を備えたＤＲＡＭチップ選択回路ブロック１５０を有し、更に、コントロール回路１７１、アドレスバッファ１７２、データバッファ１７３、テスト回路１７６、及び、テスト用パッド１７６を有している。ここで、ＤＲＡＭチップ選択回路ブロック１５０及びテスト回路１７６は前述した実施形態において既に説明したから、ここでは説明を省略する。
【０１４５】
図示されたコントロール回路１７１は内部バンクモード信号ＭＢＳ及びコントロール信号ＭＩＯＳを受けて、当該ＭＢＳ及びＭＩＯＳに応じて、メモリセルアレイ１及び２にコントロール信号１及び２を出力する。更に、各ＤＲＡＭチップ２０１ａ，２０１ｂ内のバンクレベルを指定するバンクレベル選択信号ＢＳＥＬＴ、ＢＳＥＬＮはアドレスバッファ１７２に与えられる。アドレスバッファ１７２は当該ＢＳＥＬＴ、ＢＳＥＬＮにしたがってメモリセルアレイ１及び２にカラムアドレス信号を出力すると共に、ロウアドレス信号１、２をメモリセルアレイＡ，Ｂに出力する。
【０１４６】
このことからも明らかなとおり、図２４に示されたコントロール回路１７１、アドレスバッファ１７２、及び、データバッファ１７３はメモリアレイを制御するアレイ制御回路として動作する。
【０１４７】
この動作以外の動作は前述した実施形態と同様であるので、説明を省略する。
【０１４８】
図２３に示したＩＯチップ２１１では、システムのバンクモード信号ＭＢに応じて、内部コントロール回路１１３では、バンクモード信号ＭＢＳを生成している。
【０１４９】
図２５には、ＩＯチップ２１１の別の例が示されている。図示されたＩＯチップ２１１の内部コントロール回路１１３には、インターポーザ基板上のＢＧＡ端子からＤＲＡＭチップ積層数識別信号ＭＣ８及びＭＣ４が与えられている。この内部コントロール回路１１３はシステムのバンクモード信号ＭＢだけでなく、当該ＭＣ８及びＭＣ４で指定されたレベルをも参照して、バンクモード信号ＭＢＳを生成している。
【０１５０】
上記した実施形態では、ＤＲＡＭ内部を２バンク構成にするかしないかをＢＧＡ端子ＭＢに与えられる信号で制御されるようにした。このため、システムのマスターの要求に応じて内部バンク構成を可変にすることができる。ＭＢ端子には、システムにより固定電位を与えてもよいし、システムコマンド信号と同じに切り替えることも可能である。
【０１５１】
前述したように、ＤＲＡＭチップ内を２バンクの構成にした場合、ＤＲＡＭの積層数を２層でも最小のＤＲＡＭ容量に対応できる。更に、４層、８層の構成を同じＩＯチップ、ＤＲＡＭチップで構成することができ、種々のメモリ容量要求に対応でき生産性が向上する。
【０１５２】
バンク数を多くすることによる効果について説明しておくと、システムによってはメモリバンクの使用方法が異なっているが、ページヒット率が高い場合、バンクを活性化した状態でシステムからの要求を待つのでページ長が長い方がヒット率の向上に効果がある。また、ページヒット率が低い場合には、バンクを閉じた状態でシステムからの要求を待つのでバンク数が多いほうが望ましい。
【０１５３】
ここで、メモリモジュールには、モジュールのメモリ容量、バンク構成、保証動作スピード，その他の情報を製造時に書き込み、チップセットがシステムブート時に、これを参照して制御条件を自動設定するための機能を有するＳＰＤチップが搭載されている場合がある。このようなＳＰＤチップを備えたメモリモジュールにも本発明は同様に適用できる。
【０１５４】
図２６を参照すると、本発明の第４の実施形態に係るメモリモジュールがしめされている。図示されたメモリモジュールはインターポーザ基板２１０上に一つのＩＯ基板即ちＩＯチップ２１１を搭載し、当該ＩＯ基板２１１上に８層からなるＤＲＡＭチップ２０１を積層している。更に、最上層のＤＲＡＭチップ２０１上にＳＰＤチップ４００が搭載されている。当該ＳＰＤチップ４００は前述したようにメモリ容量等を書き込んだＲＯＭであり、システムブート時、チップセットから当該ＳＰＤチップ４００の制御条件が読み出され、その条件が自動的にシステム内に設定される。
【０１５５】
ＳＰＤチップ４００はＤＲＡＭチップ２０１と同様に、貫通電極２１５によりＩＯチップ２１１に接続され、更に、ＩＯチップ２１１上のパッドを介してインターポーザ基板２１０に接続されている。
【０１５６】
図示されたメモリモジュールの動作はブート時の動作以外、第２の実施形態に係るメモリモジュールと同様である。
【０１５７】
図２７を参照すると、ＳＰＤチップ４００を使用した別の例が示されている。ここでは、インターポーザ基板２１０上に、２つのＩＯチップ２１１ａ，２１１ｂが搭載されている。ＩＯチップ２１１ａ，２１１ｂにはそれぞれ８層のＤＲＡＭチップ２０１ａ，２０１ｂが積層されている。更に、図示された例では、ＳＰＤチップ４００はＩＯチップ２１１ａ上のＤＲＡＭチップ２０１ａにだけ取り付けられている。ＳＰＤチップ４００は貫通電極２１５を介してＩＯチップ２１１ａに接続されている。
【０１５８】
この構成では、貫通電極２１５を介してＳＰＤ信号をＩＯチップ２０１ａで読み取ることができる。
【０１５９】
チップセットはシステムブート時にＳＰＤチップ４００に書き込まれた情報を読み出す。この情報をＩＯチップ２１１ａ、２１１ｂ内に取り込み、ＤＲＡＭチップ２０１ａ，２０１ｂのコントロール信号（ＭＢＳ；ＤＲＡＭチップ内のバンク構成、ＭＩＯＳ；ＤＲＡＭチップのＩＯ構成）を生成する。
【０１６０】
このように、メモリモジュールの初期設定時に、ＩＯチップ２０１ａ，２０１ｂがＳＰＤチップ４００に読み出しアクセスをかけることで、ＳＰＤチップ４００に製造時に書き込まれた内部タイミング設定、モジュール構成等の設定情報を読み取り内部回路の設定を行うことも可能になる。
【０１６１】
また、図２７に示すように、２個のＩＯチップ２１１ａ，２０１ｂを搭載する場合、片側のＤＲＡＭチップ２０１ａ上にのみ、ＳＰＤチップ４１００を搭載し、貫通電極２１５でＩＯチップ２１１ａ上のパッドに結線し、更に、インターポーザ基板２１０上配線により、もう一方のＩＯチップ２１１ｂのパッドに結線される。これによって、両方のＩＯチップ２１１ａ，２１１ｂでＳＰＤチップ４００からの信号を読み取ることが可能となる。
【０１６２】
図２８を参照すると、図２７に示されたメモリモジュールの積層構造が示されている。図からも明らかな通り、ＳＰＤチップ４００は左側のＤＲＡＭチップ２０１ａ上だけに配置されており、右側のＤＲＡＭチップ２０１ｂ上には配置されていない。更に、図示された各ＤＲＡＭチップ２０１ａ，２０１ｂは２バンク構成を有し、この関係で、各ＤＲＡＭチップ２０１ａ，２０１ｂには２つのバンクレベルが与えられている。
【０１６３】
システムアドレス、コマンド、クロック信号は２つのＩＯチップ２１１ａ，２１１ｂに共通に与えられると共に、システムブート時には、ＳＰＤチップ４００がアクセスされる。ＳＰＤチップ４００はアクセスされると、ＳＰＤ信号（ＳＣＬ，ＳＤＡ，ＳＡ０−ＳＡ２）をＩＯチップ２１１ａ，２１１ｂ及びチップセットに出力する。
【０１６４】
図２９には、図２８に示されたＩＯチップ２１１ａ、ＤＲＡＭチップ２０１ａ、ＳＰＤチップ４００の接続関係が示されており、図３０には、ＩＯチップ２１１ｂとＤＲＡＭチップ２０１ｂとの接続関係が示されている。図示されたＩＯチップ２１１ａはＳＰＤチップ４００に接続されたＳＰＤコード解読回路５００を備え、当該ＳＰＤコード解読回路５００においてＳＰＤ信号を解読して、解読結果を内部コントロール回路１１３に出力している。内部コントロール回路１１３では、解読結果に応じてＩＯ内調整信号を入出力回路１１１及び入力回路１１２に供給して、初期設定を行なうと共に、コントロール信号ＭＢＳ及びＭＩＯＳを当該ＩＯチップ２１１ａ上のＤＲＡＭチップ２０１ａに供給して各ＤＲＡＭチップ２０１ａを初期設定する。
【０１６５】
ＳＰＤ信号は当該ＩＯチップ２０１ａを介して、図３０に示されたＩＯチップ２１１ｂのＳＰＤコード解読回路５００にも供給され、解読結果は当該ＩＯチップ２１１ｂ内の内部コントロール回路１１３に与えられ、ＩＯチップ２１１ａ上のＤＲＡＭチップ２０１ａの場合と同様に、ＤＲＡＭチップ２０１ｂの初期設定を行なう。
【０１６６】
図３１を参照して、上記した本発明に係るメモリモジュールの動作を説明する。尚、メモリモジュールの動作は全ての実施形態において基本的には同様である。ＩＯチップ２１１はシステムコマンド信号（ＡＣＴ，ＲＥＤ，ＰＲＥ）をチップセットから受信すると、ＤＲＡＭチップ２０１に対してラッチ信号ＬＡＴ及びアドレス信号ＩＡ０〜ＩＡｉ、バンク選択信号ＢＡ０−２Ｔ／Ｎ、コマンド信号、内部データ信号（ｘ２５６）を送信する。
【０１６７】
図示された例では、システムクロック信号として４００ＭＨｚが与えられ、システムクロック信号に同期して、システムコマンド（ＡＣＴ，ＲＥＤ，ＰＲＥ）が与えられ、システムコマンドＡＣＴ，ＲＥＤに応じてラッチ信号ＬＡＴ信号及びＤＲＡＭ内ラッチ信号が所定のタイミング後、出力される。図からも明らかな通り、ラッチ信号ＬＡＴとＤＲＡＭ内ラッチ信号とは同じ時間間隔で生成されている。
【０１６８】
ＤＲＡＭチップ２０１はＩＯチップ２１１より送信されるラッチ信号ＬＡＴによりアドレス、コマンド、データ信号を受信し内部動作を開始する。ここで、コマンド信号はシステムクロックに同期したラッチ信号ＬＡＴによってＤＲＡＭチップ２０１に送信されるのでメモリモジュール内コマンド信号間のタイミングはシステム上の時間間隔と同じになる。
【０１６９】
図示されているように、システムコマンドＡＣＴがアドレス信号ＡＤＤと共に与えられると、対応するＤＲＡＭチップが活性化され、この状態で読出コマンドＲＥＤが与えられると、２５６ビットの内部データが６４ビット単位で４回、システムデータとして読み出される。
【０１７０】
図３２を参照すると、システムコマンドとして、連続的に読出コマンドＲＥＤがシステムアドレスＡｄｄと共に与えられた場合の動作が示されており、この場合にも、ｔＲＡＳ期間中に、２５６ビットの内部データが６４ビット単位のシステムデータとして連続的に読み出されている。
【０１７１】
他方、図３３には、システムコマンドＡＣＴ後、書込コマンド（ＷＲＴ）が与えられた場合の動作が示されている。この場合、システムコマンドＡＣＴ及びＷＲＴに同期して、ＤＲＡＭチップ内では、ＤＲＡＭ内ラッチ信号、コマンド信号、内部アドレス信号が生成され、６４ビット単位のシステムデータ信号がＤＲＡＭラッチ信号に同期して、２５６ビットの内部データ信号として書き込まれる。
【０１７２】
本発明に係るメモリモジュール内のＤＲＡＭチップ２０１には、前述したように、テスト用パッド１７５及びテスト回路１７６が内蔵されている。
【０１７３】
図３４を参照して、各ＤＲＡＭチップ２０１をテストした場合における書込み動作を説明する。この場合、ＤＲＡＭチップ２０１には、テストコマンド信号（ＡＣＴ，ＲＥＤ，ＰＲＥ）がテストパッド１７５からテストトリガ信号に同期して与えられる。テストコマンド信号を受信すると、テスト回路１７６はテスト用ラッチ信号、テストアドレス、テストコマンド、テストデータ信号をアドレスバッファ１７２、コントロール回路１７１、データバッファ１７３に送信する。図示された例では、テストパッド数を削減するためテスト用信号はテスト用トリガ信号の立ち上がり、立下りに連続して入力され、テスト回路１７６でモジュレートされテストアドレス、テストコマンドとして生成される。
【０１７４】
テストデータ信号は１ピンから入力され、内部のｘ２５６ＩＯは縮退されてテストされる。ＤＲＡＭチップ２０１はテスト回路１７６より送信されるテスト用ラッチ信号によりアドレス、コマンド、データ信号を受信し内部動作を開始する。
【０１７５】
ここで、テストコマンドはテストトリガ信号に同期したテスト用ラッチ信号によって内部動作信号とされるので、ＤＲＡＭチップ内コマンド間のタイミングはテストコマンドのタイミング間隔と同じになる。
【０１７６】
図３５は各ＤＲＡＭチップ２０１の読出動作をテストする場合の動作を示すタイミングチャートである。読出動作時には、期待値データがテストデータ入出力から入力され、内部読み出しデータと比較され、比較結果がラッチされる。
【０１７７】
判定結果は図３６に示す比較サイクルで出力され、リセットされる。
【０１７８】
図３６に判定結果をラッチするＤＲＡＭチップ内信号ラッチ回路の構成が示されている。図３７に示されたラッチ回路は、テストの際に使用され、テスト用ラッチ信号によってテストアドレス、コマンド、データ信号をラッチする回路部分と、通常動作時に使用され、ＤＲＡＭ内ラッチ信号によってアドレス、コマンド、データ信号をラッチする回路部分とは共通の出力部を備えている。この構成では、ラッチする回路部における信号のＤＲＡＭチップ内生成タイミング間隔がテスト時と実装時で同一にできるのでウエハ状態でのＤＲＡＭチップの不良除去が可能となる。
【０１７９】
図３８を参照して、上記した本発明に係るメモリモジュールを使用して構成されたメモリシステムについて説明する。図示されたメモリシステムは、図１等に示されたＤＲＡＭチップ２０１の積層体を含むメモリモジュール（４００ａ〜４００ｄで示す）をマザーボード４０１上にメモリコントローラ（チップセット）４０２と共に搭載されている。
【０１８０】
図示された例において、各メモリモジュール４００ａ〜４００ｄはマザーボード４０１に平面的に実装されている。この関係で、マザーボード４０１には、メモリモジュール４００ａ〜４００ｄの実装位置に平面実装ソケット４０３が設けられており、メモリモジュール４００ａ〜４００ｄはそれぞれ平面実装ソケット４０３のパッドに対し、インターポーザ基板２１０のＢＧＡ端子により電気的に接続されている。
【０１８１】
この場合、各メモリモジュール４００ａ〜４００ｄに設けられたインターポーザ基板２１０のＢＧＡ端子には、メモリシステムのデータ信号、アドレスコマンド信号、クロック信号、及び、制御信号が与えられる。これらの信号は各メモリモジュール４００ａ〜４００ｄのＩＯチップ２１１上のそれぞれの信号パッド、更に、インターフェイス回路に供給される。各メモリモジュール４００ａ〜４００ｄ内の結線は極めて短いため、信号配線上においては、電気的に無視できる（＠１．６Ｇｂｐｓ）ほどの分岐しか生じない。
【０１８２】
図示された例では、データ信号、アドレスコマンド信号、及び、クロック信号の配線はそれぞれ物理的に同じ配線トポロジーとすることができる。このため、各メモリモジュール４００ａ〜４００ｄ（特に、ＩＯチップ入力パッド）における信号到達時間の差（即ち、スキュー）が生じない。
【０１８３】
この構成では、チャネルあたりのバス幅はＤＤＲＩＩモジュールと同等以上にできるため、バスに接続されるパッケージ数はＲＤＲＡＭのように増加しないと言う利点がある。
【０１８４】
次に、図３９に示されたメモリシステムは、図３８に示されたメモリモジュール４００ａ〜４００ｄを平面実装ソケット４０３を介して実装基板４１０に実装し、当該実装基板４１０をスロット及びコネクタ（図示せず）により、マザーボード４０１上に搭載した構成を有している。このように、本発明のメモリシステムはマザーボード４０１上に、積層メモリモジュール４００ａ〜４００ｄを搭載した実装基板４１０を立設するような構成を摂っても良い。この図に示された構成においても、データ信号（ＤＱ）、アドレスコマンド信号、及び、クロック信号の配線は実質上、互いに物理的に同じ配線トポロジーとすることができる。このため、各メモリモジュール４００ａ〜４００ｄ（特に、ＩＯチップ入力パッド）におけるスキューを抑制できる。
【０１８５】
図３９に示された実装基板４１０を２つのスロットに実装したメモリシステムについて１．６Ｇｂｐｓでライト、リードのシミュレーションを行ったところ、アイパターンに充分なウィンドウが開くことが確認された。また、同様に、４スロットにおいても充分なウィンドウが得られた。
【０１８６】
他方、２スロットに１６個のデバイスが実装されたＲＤＲＡＭについて、同様なシミュレーションを行ったところ、充分なウィンドウが得られなかった。
【０１８７】
これは、１６デバイスがバスに接続された場合、遠端デバイスでの受信波形は他のデバイス入力ＬＣによる反射信号の影響を受けるためであると考えられる。
【０１８８】
上記した実施形態では、ＤＲＡＭチップについてのみ説明したが、本発明は何等これに限定されることなく、外部データ信号の転送速度及び幅がモジュール内の内部データ信号の転送速度及び幅と異なるシステムに適用できる。
【０１８９】
【発明の効果】
前述したように、本発明に係るＤＲＡＭメモリモジュールはインターポーザ、ＩＯチップ、貫通電極、及び、複数のＤＲＡＭチップを積層した構造を有している。この構造によれば、アドレス，コマンド，クロック信号の入力回路はＩＯチップ上にのみ搭載されるため、従来のメモリモジュール上で各ＤＲＡＭチップが消費していたアドレス，コマンド，クロック信号の入力回路の消費電流はＩＯチップ上の１セット分のみとなる。同様に、従来各ＤＲＡＭチップに搭載されていたＤＬＬは本発明のメモリモジュールでは、ＩＯチップ上にのみ搭載され、消費電流は１セット分のみとなる。本発明の構造では、モジュール基板上配線は貫通電極に相当し、貫通電極は５０μｍ程度で８層の積層でも４５０μｍほどで配線の充放電電流は極めて小さい。このため、本発明では、従来のモジュールでの基板上配線充放電電流を大幅に削減できる。
【０１９０】
本発明に係るメモリモジュールでは、メモリコントローラからの１つのアクセス命令に対してモジュール内の１つのＤＲＡＭチップのみがアクセスされる。従来のＤＤＲモジュールの場合のようにモジュール上の全てのＤＲＡＭチップ或いは１／２のＤＲＡＭチップにアクセスする場合におけるＤＲＡＭチップ上のコントロール回路部およびコントロール信号の重複動作をなくすことでモジュール全体の動作電流を削減できる。
【０１９１】
更に、本発明に係るメモリモジュールでは、従来ＤＤＲ等のシステムでモジュール上配線遅延に対するタイミング調整のために搭載されているレジスター、ＰＬＬは必要ないため、これらの能動部品による消費電流が削減される。
【０１９２】
また、ＤＤＲＩＩシステムで必要とされるＤＲＡＭチップ内のデータ信号配線（ＤＱ）のターミネーションは必要としないため、ここで消費されるＤＣ電流が削減できる。
【０１９３】
本発明のメモリモジュールでは、動作電流を削減するためメモリコントローラからの１つのアクセス命令に対してモジュール内の１つのＤＲＡＭチップのみがアクセスされる。
【０１９４】
また、積層されるＤＲＡＭチップは生産性を考慮して貫通電極を含むすべてのパターンが共通のものが望ましい。このように、全てのパターンを共通にした場合、ＩＯチップから個別のＤＲＡＭチップに信号を送信して動作させることは困難になると言う問題が生じる。しかしながら、この問題は、各ＤＲＡＭチップにＩＯチップから送信される制御信号あるいはアドレス信号と照合することにより信号の受信をするための照合信号を生成するカウンター回路を設けることによって解決される。このようなカウンター回路に対する配線は、貫通電極を形成した後、ＤＲＡＭチップのパターンを形成が終了したウエハに対して行われる。
【図面の簡単な説明】
【図１】本発明に係るメモリモジュールの概略構成を示す図である。
【図２】本発明の実施形態に係るメモリモジュールの構成を示す分解図である。
【図３】図２に示されたメモリモジュールの全体構成を示すブロック図である。
【図４】図３に示されたＩＯチップ２１１の一部の構成をより具体的に示すブロック図である。
【図５】図３に示されたＤＲＡＭチップ２０１の具体的構成を示すブロック図である。
【図６】図５に示されたＤＲＡＭチップ２０１で使用されるＤＲＡＭチップ選択回路をより詳細に示すブロック図である。
【図７】本発明に係るメモリモジュールの一例をそのアクセス方法と共に説明するための図である。
【図８】本発明に係るメモリモジュールの他の例をそのアクセス方法と共に説明するための図である。
【図９】図７及び図８に示されたＤＲＡＭチップの活性化状態を示す図である。
【図１０】図６に示された信号関係を示す図である。
【図１１】図５に示されたＤＲＡＭチップ２０１で使用されるＤＲＡＭチップ選択回路の他の構成例を示すブロック図である。
【図１２】本発明に係るＤＲＡＭチップの選択方法の他の例を説明するブロック図である。
【図１３】図１２に示されたＩＯチップの構成を具体的に説明するブロック図である。
【図１４】図１２に示されたＤＲＡＭチップの具体的構成を示すブロック図である。
【図１５】図１２に示されたＤＲＡＭチップの変形例を示すブロック図である。
【図１６】本発明の他の実施形態に係るＤＲＡＭモジュールの概略構成及びそのアクセス方法を説明するブロック図である。
【図１７】本発明の他の実施形態に係るＤＲＡＭモジュールの変形例及びそのアクセス方法を説明するブロック図である。
【図１８】本発明の更に他の実施形態に係るＤＲＡＭモジュールにおける各ＤＲＡＭチップの構成を説明する図である。
【図１９】図１８に示されたＤＲＡＭモジュールの構成例を示す図である。
【図２０】図１８に示されたＤＲＡＭモジュールの他の構成例を示す図である。
【図２１】図１８に示されたＤＲＡＭモジュールの更に他の構成例を示す図である。
【図２２】図１８〜図２１に示されたＤＲＡＭモジュールにおける動作を説明するためのブロック図である。
【図２３】図２２に示されたＩＯチップの構成を具体的に説明するブロック図である。
【図２４】図２２に示されたＤＲＡＭチップの構成を具体的に説明するブロック図である。
【図２５】図２２に示されたＩＯチップの他の構成例を示すブロック図である。
【図２６】本発明の別の実施形態に係るＤＲＡＭモジュールの概略構成を示す図である。
【図２７】本発明の更に他の実施形態に係るＤＲＡＭモジュールの概略構成を示す図である。
【図２８】図２７に示されたＤＲＡＭモジュールのバンク及び配線を説明する図である。
【図２９】図２８に示されたＤＲＡＭモジュールにおけるＤＲＡＭ積層体の一方の構成を説明するブロック図である。
【図３０】図２８に示されたＤＲＡＭモジュールの他方のＤＲＡＭ積層体の構成を説明するブロック図である。
【図３１】本発明に係るＤＲＡＭモジュールにおける読出動作を説明するタイムチャートである。
【図３２】本発明に係るＤＲＡＭモジュールにおいて連続読出動作が行われる場合を説明するタイムチャートである。
【図３３】本発明に係るＤＲＡＭモジュールにおける書込動作を説明するタイムチャートである。
【図３４】本発明に係るＤＲＡＭモジュールにおけるテストデータの書込動作を説明するタイムチャートである。
【図３５】本発明に係るＤＲＡＭモジュールにおけるテストデータ読出動作を説明するタイムチャートである。
【図３６】本発明に係るＤＲＡＭモジュールにおけるテストデータ比較動作を説明するタイムチャートである。
【図３７】テストの際使用されるデータラッチ回路を説明する回路図である。
【図３８】本発明に係るＤＲＡＭモジュールを複数個含むメモリシステムの一例を説明する斜視図である。
【図３９】本発明に係るＤＲＡＭモジュールを複数個含むメモリシステムの他の例を説明する斜視図である。
【図４０】従来のＤＲＡＭモジュールを説明する平面図である。
【符号の説明】
２０１、２０１ａ、２０１ｂ、２０１ｃ  ＤＲＡＭチップ
２１０                                インターポーザ基板
２１１                                ＩＯチップ
２１５、２１５ａ、２１５ｂ            貫通電極
【図１】
2004327474.tif 000003
【図２】
2004327474.tif 000004
【図３】
2004327474.tif 000005
【図４】
2004327474.tif 000006
【図５】
2004327474.tif 000007
【図６】
2004327474.tif 000008
【図７】
2004327474.tif 000009
【図８】
2004327474.tif 000010
【図９】
2004327474.tif 000011
【図１０】
2004327474.tif 000012
【図１１】
2004327474.tif 000013
【図１２】
2004327474.tif 000014
【図１３】
2004327474.tif 000015
【図１４】
2004327474.tif 000016
【図１５】
2004327474.tif 000017
【図１６】
2004327474.tif 000018
【図１７】
2004327474.tif 000019
【図１８】
2004327474.tif 000020
【図１９】
2004327474.tif 000021
【図２０】
2004327474.tif 000022
【図２１】
2004327474.tif 000023
【図２２】
2004327474.tif 000024
【図２３】
2004327474.tif 000025
【図２４】
2004327474.tif 000026
【図２５】
2004327474.tif 000027
【図２６】
2004327474.tif 000028
【図２７】
2004327474.tif 000029
【図２８】
2004327474.tif 000030
【図２９】
2004327474.tif 000031
【図３０】
2004327474.tif 000032
【図３１】
2004327474.tif 000033
【図３２】
2004327474.tif 000034
【図３３】
2004327474.tif 000035
【図３４】
2004327474.tif 000036
【図３５】
2004327474.tif 000037
【図３６】
2004327474.tif 000038
【図３７】
2004327474.tif 000039
【図３８】
2004327474.tif 000040
【図３９】
2004327474.tif 000041
【図４０】
2004327474.tif 000042