(57)【要約】【課題】サイリスタを用いずに過電圧防止回路を構成することによって、安価な電源システムの提供およびフィルタ回路等の追加を回避すること。【解決手段】ＡＣ−ＤＣコンバータに、フォトカプラ２６の受光側トランジスタのコレクタ端子を抵抗３８を介してＭＯＳ−ＦＥＴ２のゲート端子に、フォトカプラ２６の受光側トランジスタのエミッタ端子をトランジスタ３のベース端子にそれぞれ接続し、およびフォトカプラ２６の発光側にはＯＰアンプ３９、抵抗４０〜４３、ツェナーダイオード４４を接続するよう構成されたサブループ制御回路を付加する。また、ＤＣ−ＤＣコンバータに、コンバータの入力とコンパレータ３３の非反転入力端子との間にはアノードを非反転入力端子に接続したツェナーダイオード４５を付加する。【選択図】        図１
2004260977.tif 000002
【特許請求の範囲】
【請求項１】
商用電源からの交流電圧を整流して平滑された直流電圧を、スイッチング素子によって制御し、一定の出力電圧に変換して出力端子に出力するＡＣ−ＤＣコンバータにおいて、
前記出力端子の電圧が所定の電圧となるように、前記スイッチング素子を制御する制御回路を有し、
前記所定の電圧は、前記一定の直流出力より高いことを特徴とするＡＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源システムに関し、より詳細には、自励型フライバックコンバータを有する電源システムに関する。
【０００２】
【従来の技術】
（スイッチング電源装置の基本動作）
商用電源を用いた電源システムは、通常、直流出力を得るためＡＣ−ＤＣコンバータを備えるが、このようなＡＣ−ＤＣコンバータとして、従来、自励型フライバックコンバータ（またはリンギングチョークコンバータ（ＲＣＣ）という）が広く用いられている。図５は、従来の自励型フライバックコンバータの回路の基本構成を示す図である。絶縁トランス１は入力側の１次巻線Ｎｐと出力側の２次巻線Ｎｓおよび１次側の補助巻線Ｎｂによって構成されている。補助巻線Ｎｂは、スイッチング素子であるＭＯＳ−ＦＥＴ２のゲート電圧を制御するトランジスタ３の駆動用巻線である。入力電圧Ｅは、ＡＣ入力電圧をブリッジダイオードで整流して、アルミ電界コンデンサによって平滑された直流電圧であり、アルミ電解コンデンサの両端の電圧である。ここでブリッジダイオード、アルミ電解コンデンサは図示していない。
【０００３】
入力電圧Ｅは１次巻線Ｎｐの一端とＭＯＳ−ＦＥＴ２のドレイン端子の間に印加され、入力電圧の（＋）側は１次巻線Ｎｐの巻きはじめ、入力電圧の（−）側はＭＯＳ−ＦＥＴ２のソース端子に接続されている。また、補助巻き線Ｎｂは１次巻き線Ｎｐと同極に、２次巻線Ｎｓは異極に配置されている。ＭＯＳ−ＦＥＴ２のゲート端子には起動抵抗４、５が接続されている。また、ＭＯＳ−ＦＥＴ２のゲート端子と補助巻線Ｎｂの巻きはじめとの間には、コンデンサ６とゲート抵抗７、８が接続されている。ゲート抵抗８の両端には、カソードを補助巻線Ｎｂ側に向けたダイオード９が接続されており、ＭＯＳ−ＦＥＴ２のターンオン、ターンオフのスピードを調整している。
【０００４】
トランジスタ３のベースと入力電圧の（−）側との間には、コンデンサ１０が接続されている。抵抗１１は、補助巻線Ｎｂとトランジスタ３のベースとの間に接続され、コンデンサ１０とあわせて時定数回路を構成している。
【０００５】
フォトカプラ１２のコレクタとＭＯＳ−ＦＥＴ２のゲートとの間には抵抗１３が接続され、フォトカプラ１２に流れる電流を制限しており、フォトカプラ１２のエミッタはトランジスタ３のベースに接続されている。絶縁トランス１の２次巻線Ｎｓの巻き終わりには整流用のダイオード１４のアノード側が接続されている。電界コンデンサ１５は、ダイオード１４のカソード側と２次巻線Ｎｓの巻きはじめとの間に接続され平滑化を行っている。
【０００６】
出力電圧Ｖｏは抵抗１６、１７によって分圧され、分圧された電圧はＯＰアンプ１８の反転入力端子に印加される。ツェナーダイオード１９と抵抗２０とで生成された基準電圧は、ＯＰアンプ１８の非反転入力端子に入力され、ＯＰアンプ１８は反転入力端子に印加された電圧を、入力された基準電圧と比較して出力端子の電圧を調整することによって、抵抗２１を介してフォトカプラ１２のダイオードに流れる電流を制御している。ＯＰアンプ１８の反転入力端子と出力端子との間に接続された抵抗２２とコンデンサ２３は閉ループの利得、位相を調整するためのものである。
【０００７】
まず、入力電圧Ｅが印加されるとＭＯＳ−ＦＥＴ２は起動抵抗４、５によりゲート端子にバイアスが印加され導通状態となる。ＭＯＳ−ＦＥＴ２が導通状態になると１次巻線Ｎｐに入力電圧Ｅが印加され、補助巻線Ｎｂに巻きはじめ側を（＋）とする電圧が誘起される。このとき２次巻線Ｎｓにも電圧が誘起されるが、整流ダイオード１４のアノード側を（−）とする電圧であるため２次側には電圧は伝達されない。従って、１次巻線Ｎｐを流れる電流は絶縁トランス１の励磁電流だけで絶縁トランス１には励磁電流の２乗に比例したエネルギーが蓄積され、この励磁電流は時間に比例して増大する。補助巻線Ｎｂに誘起された電圧によりコンデンサ６、抵抗７、８を介してＭＯＳ−ＦＥＴ２のゲートが充電され、さらに導通状態が継続される。
【０００８】
時定数回路を構成している抵抗１１、コンデンサ１０には補助巻線Ｎｂから電荷が充電され、コンデンサ１０の両端の電圧がトランジスタ３のＶｂｅより高くなるとトランジスタ３が導通状態となり、ＭＯＳ−ＦＥＴ２のゲート電圧が低下することでＭＯＳ−ＦＥＴ２は非導通状態となる。このとき絶縁トランスの各巻線には起動時と逆向きの電圧が発生し、２次巻線には整流ダイオード１４のアノード側を（＋）とする電圧が発生するため、絶縁トランス１に蓄積されたエネルギーが整流、平滑され、２次側に伝達される。絶縁トランス１に蓄えられているエネルギーが２次側にすべて伝達されるとＭＯＳ−ＦＥＴ２は再び導通状態となる。
【０００９】
これは、ＭＯＳ−ＦＥＴ２のドレイン−ソース間の電圧に比例した電圧が補助巻線Ｎｂに発生しているのに対し、ＭＯＳ−ＦＥＴ２が非導通状態になった直後はゲート端子が（−）にバイアスされており、２次側にエネルギーの伝達が終わると（−）のバイアスが徐々に低下するため、Ｃカップリングしているコンデンサ６から再びＭＯＳ−ＦＥＴ２のゲート端子が（＋）方向にバイアスされるからである。
【００１０】
フォトカプラ１２からの電流は、出力電圧Ｖｏが高いときに電流を多く流すので、それによってコンデンサ１０に電流が供給され、充電時間が短くなる。これはＭＯＳ−ＦＥＴ２の導通時間が短くなることを示しており、これによって絶縁トランス１に蓄積されるエネルギーが減少することで出力電圧Ｖｏが下がり、定電圧動作を行っている。出力電圧が低い場合は逆の動作である。
【００１１】
図６は、自励式フライバックコンバータ方式による回路の各部における電流または電圧の波形の様子を示す図である。ＶＧはＭＯＳ−ＦＥＴ２のゲート電圧を、ＶＤＳはＭＯＳ−ＦＥＴ２のドレイン−ソース電圧を、ＩＤはドレイン電流を、ＶＮｓは２次巻線Ｎｓに発生する電圧を、ＩＳは２次側の整流ダイオード１４に流れる電流を、ＶＮｂは補助巻線Ｎｂに発生する電圧をそれぞれ示している。
【００１２】
まず、ＭＯＳ−ＦＥＴ２のオン期間について説明する。起動抵抗４、５によりゲートにバイアスが印加され、ＶＧの電位が上昇することによってＭＯＳ−ＦＥＴ２は導通状態となる。これにより、ＩＤは時間とともに正の傾きで直線的に増加し、絶縁トランス１にエネルギーが蓄積される。このとき、ＶＤＳは、ＭＯＳ−ＦＥＴ２が導通状態であるため電位がほぼ０になっており、一方、２次側の整流ダイオード１４は、ＶＮｓが印加されるが、逆バイアスされているためＩＳは０となる。このときの補助巻線Ｎｂの電圧を示したのがＶＮｂである。
【００１３】
コンデンサ１０が充電され、トランジスタ３が導通状態になりＭＯＳ−ＦＥＴ２のゲート電圧ＶＧは０になるため、ＭＯＳ−ＦＥＴ２は非導通状態となる。このため、ＩＤは０となり、ＶＤＳは入力電圧Ｅに対する２次側の出力電圧の巻線比倍の電圧とサージ電圧とを重畳したものとなる。このとき、２次側の整流ダイオード１４は導通状態となり、絶縁トランス１に蓄積されたエネルギーが２次側に伝達される。ＩＳは負の傾きで直線的に減少し、その際補助巻線には負電圧が発生する。
【００１４】
（ＤＣ−ＤＣコンバータ回路の動作）
電源システムにおいては、通常、スイッチング電源から出力された電圧を所望の電圧レベルとするため、ＤＣ−ＤＣコンバータが用いられる。従来の電源システムにおいては、このようなＤＣ−ＤＣコンバータとして降圧型ＤＣ−ＤＣコンバータが広く用いられている。
【００１５】
図７は、降圧型ＤＣ−ＤＣコンバータの基本回路を示す図である。降圧型ＤＣ−ＤＣコンバータは、スイッチング電源装置の後段に配置され、スイッチング電源装置の直流出力電圧（Ｖｏ）から任意の直流出力電圧（Ｖ１）を生成する。降圧型ＤＣ−ＤＣコンバータは主として入力コンデンサ２８、ＰチャネルＭＯＳ−ＦＥＴ２９、インダクタ３０、ダイオード３１、整流コンデンサ３２から構成される。ＰチャネルＭＯＳ−ＦＥＴ２９のソースはＶｏ側に、ドレインはインダクタ３０の一端にそれぞれ接続されている。インダクタ３０のもう一端とＧＮＤ間には整流コンデンサ３２が接続されている。また、インダクタ３０のＭＯＳ−ＦＥＴ２９側にはダイオード３１のカソードが接続され、ダイオード３１のアノードはＧＮＤに接続されている。コンパレータ３３の出力端子は、抵抗３４を介してＭＯＳ−ＦＥＴ２９のゲートに接続され、非反転入力端子には検出電圧として出力電圧（Ｖ１）が抵抗３５を介して印加され、および反転入力端子には入力電圧（Ｖｏ）が抵抗３６、３７にて分圧されて印加されている。反転入力端子に印加された基準電圧よりも非反転入力端子に入力された出力電圧が低い場合には、コンパレータ３３の出力はＬｏｗレベルとなり、ＰチャネルＭＯＳ−ＦＥＴ２９が導通し、インダクタ３０を通じてコンデンサ３２が充電される。コンデンサ３２が充電され、非反転入力端子電圧が反転入力端子電圧より高くなると、コンパレータ３３の出力はＨｉｇｈレベルとなりＰチャネルＭＯＳ−ＦＥＴ２９は非導通となって、ダイオード３１が導通することによりインダクタ３０の回生が終了する。以上の動作を繰り返すことで、任意の直流出力電圧を例えばマイクロコントローラ等の装置へ供給する。
【００１６】
（過電圧防止回路の動作）
次にループオープン、素子破壊等が発生したときに過電圧の発生を防止するための従来のスイッチング電源装置における過電圧防止回路の動作について図５を参照して説明する。出力側端子には抵抗２４を介してツェナーダイオード２５のカソードが、ツェナーダイオード２５のアノード端子には信号を伝達するフォトカプラ２６の発光側のアノード端子が、およびＧＮＤ端子には発光側のカソード端子が、それぞれ接続されている。
【００１７】
ＭＯＳ−ＦＥＴ２のゲート端子にはラッチ動作用のサイリスタ２７のアノード端子が接続され、ＭＯＳ−ＦＥＴ２のソース端子にはサイリスタ２７のカソード端子が接続されている。フォトカプラ２６の受光側トランジスタのコレクタはＭＯＳ−ＦＥＴ２のゲート端子に接続され、受光側トランジスタのエミッタはサイリスタ２７のゲート端子に接続されている。
【００１８】
例えば、ＯＰアンプ１８の入力端子間のショートまたはフォトカプラ１２の素子オープン等により帰還信号がなくなった場合には、正常な閉ループ制御を行うことができなくなるため、出力電圧の上昇を招き、その結果出力側の回路の故障、アルミ電解コンデンサの暴爆弁の動作等を引き起こすことになる。
【００１９】
従来、このような出力電圧の異常な上昇を抑えるために、ツェナーダイオード２５、フォトカプラ２６、サイリスタ２７等で構成された回路により保護動作を行っている。以下にその動作について説明する。
【００２０】
上記の閉ループ制御の異常等により、出力電圧がツェナーダイオード２５の動作電圧より上昇すると、抵抗２４を介してフォトカプラ２６の発光側に電流が流れる。この電流はフォトカプラ２５の受光側に伝達され、サイリスタ２７のゲート端子にトリガ電流が供給される。これにより、サイリスタ２７のアノードからカソードに向かう方向に電流が流れることになり、ＭＯＳ−ＦＥＴ２のゲート電圧が低下する。ゲート電圧の低下によってＭＯＳ−ＦＥＴ２の発振は停止し、出力電圧が低下する。
【００２１】
サイリスタ２７には起動抵抗４側から保持電流が供給されるため、ＭＯＳ−ＦＥＴ２の発振停止は、ＡＣ入力がオフとなり保持電流がなくなるまで継続される。この結果、出力電圧（Ｖｏ）が低下するため、後段のＤＣ−ＤＣコンバータも動作を停止し、ＤＣ−ＤＣコンバータの直流出力電圧（Ｖ１）も低下する。
【００２２】
なお、従来技術に関する公知文献を見つけることができなかったため、先行技術文献の記載を省略する。
【００２３】
【発明が解決しようとする課題】
しかしながら、従来の回路構成では過電圧防止のためサイリスタという素子を用いられており、サイリスタが高価なことから部品コストが上昇してしまうという問題がある。
【００２４】
また、注入ノイズ等によりサイリスタの誤動作を防止するため、フィルタ回路の追加が避けられない等の問題がある。
【００２５】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、サイリスタを用いずに過電圧防止回路を構成することによって、安価な電源システムの提供およびフィルタ回路等の追加を回避することにある。
【００２６】
【課題を解決するための手段】
このような目的を達成するために、請求項１に記載の発明は、商用電源からの交流電圧を整流して平滑された直流電圧を、スイッチング素子によって制御し、一定の出力電圧に変換して出力端子に出力するＡＣ−ＤＣコンバータにおいて、出力端子の電圧が所定の電圧となるように、スイッチング素子を制御する制御回路を有し、所定の電圧は、前記一定の直流出力より高いことを特徴とする
【００２７】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
図１は、本発明の実施例にかかるＡＣ−ＤＣコンバータの基本回路を示す図であり、図２は、本発明の実施例にかかるＤＣ−ＤＣコンバータの基本回路を示す図である。従来技術（図５および図７）と同じ機能を有する箇所に関しては符号および動作の説明は省略する。
【００２８】
図１において、従来技術との違いは、サイリスタ２７を削除し、出力端子の電圧が一定の電圧を超えた場合に所定の電圧となるようスイッチング素子を制御するサブループ制御回路を付加した点である。サブループ回路は、フォトカプラ２６の受光側トランジスタのコレクタ端子を抵抗３８を介してＭＯＳ−ＦＥＴ２のゲート端子に、フォトカプラ２６の受光側トランジスタのエミッタ端子をトランジスタ３のベース端子にそれぞれ接続し、およびフォトカプラ２６の発光側にはＯＰアンプ３９、抵抗４０〜４３、ツェナーダイオード４４を接続するよう構成される。また、図２に示すように、本発明のＤＣ−ＤＣコンバータは、従来のＤＣ−ＤＣコンバータに比べ、過電圧保護機能をさらに設け、過電圧に対する耐久力を増強するため、コンバータの入力とコンパレータ３３の非反転入力端子との間には、アノードを非反転入力端子に接続したツェナーダイオード４５を付加している。以下動作について説明する。
【００２９】
（サブループ制御）
図１に示したスイッチング電源のサブループ制御は、抵抗４１、４２によって分圧された検出電圧がＯＰアンプ３９の反転入力端子に接続され、ツェナーダイオード４４と抵抗４３とで生成された基準電圧はＯＰアンプ３９の非反転入力端子に入力される。ここで、スイッチング素子を制御して入力された直流電圧を一定の出力電圧に変換して出力端子に出力するメインループ制御の際の出力電圧Ｖｏの電圧値をＶａｃｄｃ１、サブループ制御時の出力電圧Ｖｏの電圧値をＶａｃｄｃ２とすると、Ｖａｃｄｃ２＞Ｖａｃｄｃ１となっており、直流出力電圧ＶｏがＶａｃｄｃ１を超えるとサブループ制御回路がＡＣ−ＤＣコンバータを制御することとなる。
【００３０】
サブループ制御回路に制御が移った後は、ＯＰアンプ３９は反転入力端子の入力電圧を基準電圧と比較して、出力端子の電圧を調整することによって抵抗４０を介してフォトカプラ２６のダイオードに流れる電流を制御する。フォトカプラ２６の受光部に流れる電流を変化させることによって、定電圧制御を行う方法については従来技術で説明したフォトカプラ１２と同様である。以上により、直流出力電圧がＶａｃｄｃ１を超えＶａｃｄｃ２に達するまでは、サブループ制御によりＡＣ−ＤＣコンバータの動作が維持される。
【００３１】
（過電圧保護機能）
次に、図２に示したＤＣ−ＤＣコンバータの入力電圧上昇時の動作について説明する。ＭＯＳ−ＦＥＴ２９のソース端子とコンパレータ３３の非反転入力端子間に接続されたツェナーダイオード４５により、ＤＣ−ＤＣコンバータの入力電圧が上昇し、非反転入力端子電圧にツェナーダイオード４５の動作電圧（Ｖｚ）を加えた電圧、すなわちＤＣ−ＤＣコンバータの保護電圧よりも高くなるとツェナーダイオード４５が導通し、コンパレータ３３の非反転入力端子電圧が反転入力端子電圧よりも高くなる。この結果、ＭＯＳ−ＦＥＴ２９の発振が停止し、直流出力電圧が低下する。この出力の低下はツェナーダイオード４５が導通している間、継続されることになる。
【００３２】
以上の動作より、出力を低下させるためにはサブループ制御時の出力電圧（Ｖａｃｄｃ２）より、ツェナーダイオード４５のツェナー電圧（Ｖｚ）とＤＣ−ＤＣコンバータの出力電圧（Ｖ１）との和（Ｖｚ＋Ｖ１）が低い必要がある。また、メインループ制御時にＤＣ−ＤＣコンバータの出力が低下することがないようにするためには、以下の関係である必要があることがわかる。
Ｖａｃｄｃ１＜Ｖｚ＋Ｖ１＜Ｖａｃｄｃ２
したがって、以上のサブループ制御と過電圧保護機能とを組み合わせることによって、確実にＤＣ−ＤＣコンバータの出力を低下させることができ、サイリスタを用いることなく従来と同様のスイッチング電源の機能を確保することができる。
【００３３】
図３は、図２のＤＣ−ＤＣコンバータの直流出力電圧により動作する装置としてマイクロコントローラ５４および直流出力電圧を監視するリセット回路を組み込んだリセットＩＣ５３を示す概略図である。リセットＩＣ５３はＯＰアンプ４６とＭＯＳ−ＦＥＴ４７、基準電圧発生回路４８、遅延回路４９等で構成される。ＯＰアンプ４６の反転入力端子には検出電圧を抵抗５０、５１にて分圧されたものが入力され、非反転入力端子に入力された基準電圧発生回路４８からの出力と比較することでＯＰアンプ４６は出力を変化させる。
【００３４】
さらに、ＯＰアンプ４６の出力には遅延回路４９が付加され、検出電圧の変化に対してすぐにＭＯＳ−ＦＥＴ４７の出力が変化しないようにしている。リセットＩＣ５３の出力はオープンドレインとなっており、ＭＯＳ−ＦＥＴ４７のドレインを出力端子としている。リセットＩＣ５３の出力とマイクロコントローラ５４の／Ｒｅｓｅｔ入力との間にはプルアップ抵抗５２が接続される。例えば、電源起動時には反転入力端子電圧は非反転入力端子電圧より低いため、ＯＰアンプ４６の出力はＨｉｇｈレベルとなる。したがって、ＭＯＳ−ＦＥＴ４７が導通状態となるためリセットＩＣの出力はＬｏｗとなり、マイクロコントローラのリセット状態は保持される。
【００３５】
電源電圧の上昇により反転入力端子電圧が非反転入力端子電圧より高くなると、ＯＰアンプ４６はＬｏｗ出力となり、ＭＯＳ−ＦＥＴ４７が非導通となるため、リセットＩＣ５３出力はＨｉｇｈレベルとなり、マイクロコントローラ５４のリセット状態は解除される。リセットＩＣ５３が、以上のような動作を行うことによって電源電圧の立ち上がり特性に依存せずに、マイクロコントローラ５４のリセット動作の保持、解除を確実に行うことができる。
【００３６】
図４は、ＡＣ−ＤＣコンバータの異常状態（ループオープン等）による出力電圧の上昇からマイクロコントローラ５４のリセットまでの一連の動作を示す図である。
【００３７】
まず、ループオープン等により第１の制御回路による制御であるメインループ制御が働かなくなると、サブループ制御が働き、スイッチング電源の出力電圧（Ｖｏ）がＶａｃｄｃ１から上昇を始める。スイッチング電源の出力電圧（Ｖｏ）がＶｚ＋Ｖ１に達すると、ＤＣ−ＤＣコンバータが動作を停止して出力電圧（Ｖ１）が低下し始める。出力（Ｖ１）がリセット電圧まで低下すると、リセットＩＣ５３が動作し、マイクロコントローラ５４の／Ｒｅｓｅｔ信号をＬｏｗとする。マイクロコントローラ５４がリセット状態になることにより、本電源システムにより動作する装置は動作不能となり、ユーザに動作できない旨を伝えられる。
【００３８】
また、ループオープン等の電圧異常の状態であっても、スイッチング電源の出力はＶａｃｄｃ２を基準に制御されるため、Ｖａｃｄｃ２を素子の耐圧以下に選択することによって破壊等の状態を回避することができる。
【００３９】
本発明の実施態様の例を以下に列挙する。
【００４０】
［実施態様１］  商用電源からの交流電圧を整流して平滑された直流電圧を、スイッチング素子によって制御し、一定の出力電圧に変換して出力端子に出力するＡＣ−ＤＣコンバータにおいて、前記出力端子の電圧が所定の電圧となるように、前記スイッチング素子を制御する制御回路を有し、前記所定の電圧は、前記一定の直流出力より高いことを特徴とするＡＣ−ＤＣコンバータ。
【００４１】
［実施態様２］  商用電源からの交流電圧を整流して平滑された直流電圧を、スイッチング素子によって制御し、一定の出力電圧に変換して出力端子に出力するＡＣ−ＤＣコンバータと、前記一定の直流出力電圧を任意の直流出力電圧に変換するＤＣ−ＤＣコンバータとを備えた電源システムにおいて、前記ＡＣ−ＤＣコンバータは、前記出力端子の電圧が所定の電圧となるように、前記スイッチング素子を制御する制御回路を有し、前記ＤＣ−ＤＣコンバータは、前記出力端子に出力された電圧が、前記一定の直流出力電圧より高く前記所定の電圧より低い所定の保護電圧を超えると、変換動作を停止させる保護回路を有することを特徴とする電源システム。
【００４２】
［実施態様３］  前記ＤＣ−ＤＣコンバータの出力電圧を監視して、前記ＤＣ−ＤＣコンバータが変換動作を停止するとリセット信号を供給するリセット回路をことをさらに備えたことを特徴とする実施態様２に記載の電源システム。
【００４３】
【発明の効果】
以上説明したように本発明によれば、ＡＣ−ＤＣコンバータは、出力端子の電圧が所定の電圧となるように、スイッチング素子を制御する制御回路を有し、
所定の電圧は、一定の直流出力より高いため、サイリスタを用いずに過電圧防止回路を構成することができ、安価な電源システムの提供およびフィルタ回路等の追加を回避することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施例にかかるＡＣ−ＤＣコンバータの基本回路を示す図である。
【図２】本発明の実施例にかかるＤＣ−ＤＣコンバータの基本回路を示す図である。
【図３】本発明のＤＣ−ＤＣコンバータの直流出力電圧により動作するマイクロコントローラとリセットＩＣを示す概略図である。
【図４】本発明のＡＣ−ＤＣコンバータの異常状態による出力電圧の上昇からマイクロコントローラのリセットまでの一連の動作を示す図である。
【図５】従来の自励型フライバックコンバータの回路の基本構成を示す図である。
【図６】ＲＣＣ方式による回路の各部における電流または電圧の波形の様子を示す図である。
【図７】ＤＣ−ＤＣコンバータの基本回路を示す図である。
【符号の説明】
１  絶縁トランス
２、２９、４７  ＭＯＳ−ＦＥＴ
３  トランジスタ
４、５、７、８、１１、１３、１６、１７、２０〜２２、２４、３４〜３８、４０〜４３、５０〜５２  抵抗
６、１０、１５、２３、２８、３２  コンデンサ
９、１４、３１  ダイオード
１２、２６  フォトカプラ
１８、３９、４６  ＯＰアンプ
１９、２５、４４、４５  ツェナーダイオード
２７  サイリスタ
３０  インダクタ
３３  コンパレータ
４８  基準電圧発生回路
４９  遅延回路
５３  リセットＩＣ
【図１】
2004260977.tif 000003
【図２】
2004260977.tif 000004
【図３】
2004260977.tif 000005
【図４】
2004260977.tif 000006
【図５】
2004260977.tif 000007
【図６】
2004260977.tif 000008
【図７】
2004260977.tif 000009