(57)【要約】【課題】高湿度環境下においても容量不良を生じることがなく、等価直列抵抗（ＥＳＲ）を正確に制御することができ、かつこのＥＳＲの変動が少なく信頼性が高い積層セラミックコンデンサなどの電子部品の製造方法を提供することである。【解決手段】誘電体層４と内部電極層６，８とを交互に積層して素子本体１０を形成する工程と、前記内部電極層６，８の少なくとも一部と電気的に接続するように、前記素子本体１０の外面に、導電性物質とガラスとビヒクルとを含む第１導電層用ペーストを塗布する工程と、該第１導電層用ペーストの外面に、金属とガラスとビヒクルとを含む第２導電層用ペーストを塗布し、その後、酸素を含む雰囲気中で前記ビヒクルを除去し、水素を含む還元雰囲気中で前記ビヒクルを除去した温度Ｔ１以下の温度Ｔ２で熱処理し、酸素を含まない雰囲気中で前記ビヒクルを除去した温度Ｔ１よりも高い温度Ｔ３で焼き付けて、第１導電層２２および第２導電層２４を形成する工程とを、有する電子部品の製造方法。【選択図】　図１
2004128328.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と内部電極層とが交互に積層された素子本体と、
該素子本体の外面に形成された外部端子電極とを、有する電子部品であって、
前記外部端子電極が、前記内部電極層の少なくとも一部と電気的に接続するように前記素子本体の外面に直接に形成された第１導電層と、該第１導電層の外面に形成された第２導電層とを、有し、
前記第１導電層が、導電性物質とガラスとを含む材質で構成されており、
前記第２導電層が、金属とガラスとを含む材質で構成されている
電子部品。
【請求項２】
誘電体層と内部電極層とが交互に積層された素子本体と、
該素子本体の外面に形成された外部端子電極とを、有する電子部品であって、
前記外部端子電極が、前記内部電極層の少なくとも一部と電気的に接続するように前記素子本体の外面に直接に形成された第１導電層と、該第１導電層の外面に形成された第２導電層とを、有し、
前記第１導電層が、導電性物質とガラスとを含む材質で構成されており、
前記第２導電層が、金属と熱硬化性樹脂とを含む材質で構成されている
電子部品。
【請求項３】
前記第２導電層がガラスを含む請求項２に記載の電子部品。
【請求項４】
前記第１導電層に含まれる導電性物質が、グラファイトカーボンを含む請求項１から３までのいずれかに記載の電子部品。
【請求項５】
第１導電層における導電性物質とガラスとの体積比が、９５：５〜１０：９０である請求項１から４までのいずれかに記載の電子部品。
【請求項６】
前記第２導電層に含まれる金属が、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、Ｉｒ、Ｒｈ、ＣｕおよびＮｉから選ばれる１種以上の金属、またはこれらの２種以上の合金を含む請求項１から５までのいずれかに記載の電子部品。
【請求項７】
前記熱硬化性樹脂が、エポキシ系樹脂、フェノール系樹脂、ビスマレイシド樹脂、シアナート系樹脂、ポリウレタン樹脂、メラニン樹脂、ポリイミド樹脂、ポリマレイシド樹脂から選ばれる１種以上の樹脂を含む請求項２に記載の電子部品。
【請求項８】
前記第１導電層に含まれる導電性物質の平均粒径が、０．０１〜１０μｍである請求項１から７までのいずれかに記載の電子部品。
【請求項９】
前記第２導電層に含まれる金属の平均粒径が、０．３〜５０μｍである請求項１から８までのいずれかに記載の電子部品。
【請求項１０】
前記第２電極層の外面に形成されためっき層をさらに有する請求項１から９までのいずれかに記載の電子部品。
【請求項１１】
誘電体層と内部電極層とを交互に積層して素子本体を形成する工程と、
前記内部電極層の少なくとも一部と電気的に接続するように、前記素子本体の外面に、導電性物質とガラスとビヒクルとを含む第１導電層用ペーストを塗布する工程と、
該第１導電層用ペーストの外面に、金属とガラスとビヒクルとを含む第２導電層用ペーストを塗布し、その後、酸素を含む雰囲気中で前記ビヒクルを除去し、水素を含む還元雰囲気中で前記ビヒクルを除去した温度Ｔ１以下の温度Ｔ２で熱処理し、酸素を含まない雰囲気中で前記ビヒクルを除去した温度Ｔ１よりも高い温度Ｔ３で焼き付けて、第１導電層および第２導電層を形成する工程とを、有する電子部品の製造方法。
【請求項１２】
誘電体層と内部電極層とを交互に積層して素子本体を形成する工程と、
前記内部電極層の少なくとも一部と電気的に接続するように、前記素子本体の外面に、導電性物質とガラスとビヒクルとを含む第１導電層用ペーストを塗布し、その後、酸素を含む雰囲気中で前記ビヒクルを除去し、水素を含む還元雰囲気中で前記ビヒクルを除去した温度Ｔ１以下の温度Ｔ２で熱処理し、酸素を含まない雰囲気中で前記ビヒクルを除去した温度Ｔ１よりも高い温度Ｔ３で焼き付けて、第１導電層を形成する工程と、
該第１導電層の外面に、金属とガラスとビヒクルとを含む第２導電層用ペーストを塗布し、その後、酸素を含む雰囲気中で前記ビヒクルを除去し、水素を含む還元雰囲気中で前記ビヒクルを除去した温度Ｔ１以下の温度Ｔ２で熱処理し、酸素を含まない雰囲気中で前記ビヒクルを除去した温度Ｔ１よりも高い温度Ｔ３で焼き付けて、第２導電層を形成する工程とを、有する電子部品の製造方法。
【請求項１３】
誘電体層と内部電極層とを交互に積層して素子本体を形成する工程と、
前記内部電極層の少なくとも一部と電気的に接続するように、前記素子本体の外面に、導電性物質とガラスとビヒクルとを含む第１導電層用ペーストを塗布し、その後、酸素を含む雰囲気中で前記ビヒクルを除去し、水素を含む還元雰囲気中で前記ビヒクルを除去した温度Ｔ１以下の温度Ｔ２で熱処理し、酸素を含まない雰囲気中で前記ビヒクルを除去した温度Ｔ１よりも高い温度Ｔ３で焼き付けて、第１導電層を形成する工程と、
該第１導電層の外面に、少なくとも金属と熱硬化性樹脂とを含む第２導電層用ペーストを塗布し、その後酸素を含まない雰囲気中で熱処理して、第２導電層を形成する工程とを、有する電子部品の製造方法。
【請求項１４】
前記第２電極層の外面にめっき層を形成する工程をさらに有する請求項１１から１３までのいずれかに記載の電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高湿度環境下においても容量不良を生じることがなく、等価直列抵抗（ＥＳＲ）を正確に制御することができ、かつＥＳＲの変動が少なく信頼性が高い積層セラミックコンデンサなどの電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
情報通信の発達にともない、電子機器の小型化が非常に進んでおり、特に携帯電話の市場は驚異的な伸びを示している。これら携帯電話には、レギュレータＩＣが組み込まれているが、これには積層セラミックコンデンサが出力平滑化回路を構成するように接続してある。
【０００３】
しかしながら、積層セラミックコンデンサは、等価直列抵抗（ＥＳＲ）が非常に低く、回路内の信号がループし発振現象が生じ、その結果、会話時の雑音となり易い。つまり、レギュレータＩＣの二次側回路では、平滑回路のＥＳＲが帰還ループの位相特性に大きな影響を与え、特にＥＳＲが極端に低くなると問題を生じる。すなわち、平滑用コンデンサとしてＥＳＲの低い積層セラミックコンデンサを使用した場合、二次側平滑回路が等価的にＬとＣ成分のみで構成されてしまい、回路内に存在する位相成分が±９０°および０°のみとなり、位相の余裕がなくなって容易に発振してしまう。
【０００４】
この発振を抑制するためには、ＥＳＲの大きなコンデンサが必要となる。ＥＳＲの大きなコンデンサとしては、タンタルあるいはアルミニウムを用いた電解コンデンサがあるが、液漏れ等の信頼性上の決定的な問題があるために、携帯電話には使用できない。そのため、平滑化回路用コンデンサに起因する携帯電話使用時の雑音は放置されたままであるのが現状である。
【０００５】
このような問題点を解消するために、積層セラミックコンデンサのＥＳＲを高めた電子部品が提案されている（たとえば特許文献１〜２参照）。
【０００６】
特許文献１には、積層セラミックコンデンサの外部端子電極の表面に金属酸化膜を形成し、これを抵抗として機能させることによりＥＳＲを高めており、その酸化膜厚で抵抗値を制御しようとしている。
【０００７】
しかしながら、特許文献１に開示されたコンデンサを実際に製造する際に、端子電極の酸化の制御が難しく、酸化の程度が少しでも大きいと内部電極も酸化されてしまい、コンデンサとしての機能を果たすことができなくなってしまうという課題を有する。また、仮に端子電極のみを酸化することができても、端子電極が酸化されているために不都合が生じる。すなわち、端子電極が酸化されているために、端子電極の表面にめっきを行う際に、無電解めっきでめっき皮膜を形成する必要があり、そのめっきの際にセラミック素体までもがめっきされないように樹脂等で被覆する必要がある。このため、工程が複雑になるばかりでなく、酸化物膜とめっき膜（Ｎｉ膜）との間の接着性が著しく低下し、その間で剥離が生じてしまい、電子部品としての必要十分な機械的強度が得られないという欠点がある。すなわち、端子電極のニッケルめっき膜にリード線を設けた場合、このリード線が容易に剥離してしまう。
【０００８】
特許文献２には、積層セラミックコンデンサに、酸化ルテニウム等の抵抗体ペーストを積層し、これを同時焼成して抵抗体としたものが記載されている。
【０００９】
しかしながら、これにそのまま端子電極を設けた場合、等価回路がＣ／Ｒまたは（ＬＣ／Ｒ）の並列回路となり、直列回路を得ることができない。また、直列回路を得るためには端子電極の形状が複雑となり、製造工程も複雑なものとなってしまう。
【００１０】
また、コンデンサ素子の露出や、ｔａｎδ及び容量の各不良の増大、絶縁抵抗の低下等を防止でき、高圧において使用できる積層セラミックコンデンサは知られている（特許文献３参照）。
【００１１】
特許文献３に記載の積層セラミックコンデンサは、セラミックシートの表面に内部用電極を設けた誘電体シートを重ね合せ、端部に２層以上からなる端子用電極を設けた積層セラミックコンデンサにおいて、端部の表面に設けた粒径が内部用電極の厚さ以下のカーボンと有機接着剤とからなる第１の端子用電極と、この第１の端子用電極の表面に設けた粒径が５μｍ以上の銅粉又は銅合金粉と有機接着剤とからなる第２の端子用電極とを有するものである。
【００１２】
しかしながら、この特許文献３に記載の技術では、第１および第２のいずれの端子用電極にも有機接着剤が残留することになり、高湿度環境下において特に第１の端子用電極内の有機接着剤が水分を吸収した場合、容量不良を生じ易く、コンデンサとしての機能を果たさなくなることがあった。
【００１３】
いずれにしても、上記の従来のコンデンサの構造では、ＥＳＲの制御が非常に難しく、所望の抵抗値を容易に得ることができない。最近では、コンデンサは、電源を含む種々の装置、または電気機器、電子機器が様々な環境下で使用されることから、過酷な使用条件下でも特性の変化のないことが求められている。特にＥＳＲは経時に対して安定していることが重要である。
【００１４】
そこで、本件出願人は、ＥＳＲの制御が可能な技術を提案した（特許文献４参照）。特許文献４には、誘電体層と内部電極層とが交互に積層された素子本体の外面に外部端子電極が形成されており、該外部端子電極が、前記素子本体の外面に直接に形成され、貴金属で構成される第１導電層と、該第１導電層の外面に形成され、導電性物質とガラスで構成される第２導電層と、該第２導電層の外面に形成され、貴金属で構成される第３導電層とを有する積層セラミックコンデンサが開示されている。すなわち、出願当時は、特定の第１導電層、第２導電層および第３導電層で外部端子電極を構成することが、ＥＳＲの制御に有効であるとの認識があった。
【００１５】
【特許文献１】特許第２５７８２６４号公報
【特許文献２】特開昭５９−２２５５０９号公報
【特許文献３】特開平９−１２０９３０号公報
【特許文献４】特開２００１−２２３１３２号公報
【００１６】
【発明が解決しようとする課題】
本発明の目的は、高湿度環境下においても容量不良を生じることがなく、等価直列抵抗（ＥＳＲ）を正確に制御することができ、かつこのＥＳＲの変動が少なく信頼性が高い積層セラミックコンデンサなどの電子部品およびその製造方法を提供することである。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の観点によれば、
誘電体層と内部電極層とが交互に積層された素子本体と、
該素子本体の外面に形成された外部端子電極とを、有する電子部品であって、
前記外部端子電極が、前記内部電極層の少なくとも一部と電気的に接続するように前記素子本体の外面に直接に形成された第１導電層と、該第１導電層の外面に形成された第２導電層とを、有し、
前記第１導電層が、導電性物質とガラスとを含む材質で構成されており、
前記第２導電層が、金属とガラスとを含む材質で構成されている
電子部品が提供される。
【００１８】
本発明の第２の観点によれば、
誘電体層と内部電極層とが交互に積層された素子本体と、
該素子本体の外面に形成された外部端子電極とを、有する電子部品であって、
前記外部端子電極が、前記内部電極層の少なくとも一部と電気的に接続するように前記素子本体の外面に直接に形成された第１導電層と、該第１導電層の外面に形成された第２導電層とを、有し、
前記第１導電層が、導電性物質とガラスとを含む材質で構成されており、
前記第２導電層が、金属と熱硬化性樹脂とを含む材質で構成されている
電子部品が提供される。
【００１９】
第２の観点の電子部品において、前記第２導電層がガラスを含むことが好ましい。
【００２０】
好ましくは、前記第１導電層に含まれる導電性物質が、グラファイトカーボンを含む。
【００２１】
好ましくは、第１導電層における導電性物質とガラスとの体積比が、９５：５〜１０：９０である。
【００２２】
好ましくは、前記第２導電層に含まれる金属が、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、Ｉｒ、Ｒｈ、ＣｕおよびＮｉから選ばれる１種以上の金属、またはこれらの２種以上の合金を含む。
【００２３】
好ましくは、前記熱硬化性樹脂が、エポキシ系樹脂、フェノール系樹脂、ビスマレイシド樹脂、シアナート系樹脂、ポリウレタン樹脂、メラニン樹脂、ポリイミド樹脂、ポリマレイシド樹脂から選ばれる１種以上の樹脂を含む。
【００２４】
好ましくは、第１導電層に含まれる導電性物質の平均粒径が、０．０１〜１０μｍである。
【００２５】
好ましくは、前記第２導電層に含まれる金属の平均粒径が、０．３〜５０μｍである。
【００２６】
好ましくは、前記第２電極層の外面に形成されためっき層をさらに有する。前記内部電極層としては、特に限定されないが、Ｎｉなどの卑金属を含有することが好ましい。
【００２７】
本発明の第１の観点によれば、
誘電体層と内部電極層とを交互に積層して素子本体を形成する工程と、
前記内部電極層の少なくとも一部と電気的に接続するように、前記素子本体の外面に、導電性物質とガラスとビヒクルとを含む第１導電層用ペーストを塗布する工程と、
該第１導電層用ペーストの外面に、金属とガラスとビヒクルとを含む第２導電層用ペーストを塗布し、その後、酸素を含む雰囲気中で前記ビヒクルを除去し、水素を含む還元雰囲気中で前記ビヒクルを除去した温度Ｔ１以下の温度Ｔ２で熱処理し、酸素を含まない雰囲気中で前記ビヒクルを除去した温度Ｔ１よりも高い温度Ｔ３で焼き付けて、第１導電層および第２導電層を形成する工程とを、有する電子部品の製造方法が提供される。
【００２８】
本発明の第２の観点によれば、
誘電体層と内部電極層とを交互に積層して素子本体を形成する工程と、
前記内部電極層の少なくとも一部と電気的に接続するように、前記素子本体の外面に、導電性物質とガラスとビヒクルとを含む第１導電層用ペーストを塗布し、その後、酸素を含む雰囲気中で前記ビヒクルを除去し、水素を含む還元雰囲気中で前記ビヒクルを除去した温度Ｔ１以下の温度Ｔ２で熱処理し、酸素を含まない雰囲気中で前記ビヒクルを除去した温度Ｔ１よりも高い温度Ｔ３で焼き付けて、第１導電層を形成する工程と、
該第１導電層の外面に、金属とガラスとビヒクルとを含む第２導電層用ペーストを塗布し、その後、酸素を含む雰囲気中で前記ビヒクルを除去し、水素を含む還元雰囲気中で前記ビヒクルを除去した温度Ｔ１以下の温度Ｔ２で熱処理し、酸素を含まない雰囲気中で前記ビヒクルを除去した温度Ｔ１よりも高い温度Ｔ３で焼き付けて、第２導電層を形成する工程とを、有する電子部品の製造方法が提供される。
【００２９】
本発明の第３の観点によれば、
誘電体層と内部電極層とを交互に積層して素子本体を形成する工程と、
前記内部電極層の少なくとも一部と電気的に接続するように、前記素子本体の外面に、導電性物質とガラスとビヒクルとを含む第１導電層用ペーストを塗布し、その後、酸素を含む雰囲気中で前記ビヒクルを除去し、水素を含む還元雰囲気中で前記ビヒクルを除去した温度Ｔ１以下の温度Ｔ２で熱処理し、酸素を含まない雰囲気中で前記ビヒクルを除去した温度Ｔ１よりも高い温度Ｔ３で焼き付けて、第１導電層を形成する工程と、
該第１導電層の外面に、少なくとも金属と熱硬化性樹脂とを含む第２導電層用ペーストを塗布し、その後酸素を含まない雰囲気中で熱処理して、第２導電層を形成する工程とを、有する電子部品の製造方法が提供される。
【００３０】
好ましくは、本発明に係る電子部品の製造方法は、前記第２電極層の外面にめっき層を形成する工程をさらに有する。
【００３１】
本発明に係る電子部品としては、積層セラミックコンデンサに限らず、コンデンサ素子部分とインダクタ素子部分とを有するＬＣ複合電子部品などの複合電子部品なども含む。ＬＣ複合電子部品では、素子本体が、コンデンサ素子部分とインダクタ素子部分とから成り、これらの素子部分の共通外部電極端子が、本発明における外部端子構造となる。
【００３２】
【発明の作用および効果】
本発明者は、外部端子電極を、第１導電層、第２導電層および第３導電層の３層構造にしなくとも、２層構造でも、前記特許文献４と同等の特性が得られることを見出した。すなわち、本発明に係る電子部品では、前記特許文献４での第２導電層および第３導電層に相当する、特定の第１導電層および第２導電層の２層構造で構成される外部端子電極が、素体の端面に形成されている。この点で、本発明は、積層セラミックコンデンサなどの電子部品における端子電極に抵抗機能を設けたものであり、これによりＥＳＲの調節を可能にしている。
【００３３】
本発明によると、等価直列抵抗（ＥＳＲ）を正確に制御することができ、かつＥＳＲの変動が少なく信頼性が高い積層セラミックコンデンサなどの電子部品を実現することができる。また、本発明では、特許文献４記載の如き、第１および第３導電層に貴金属を含有させる必要が無く、電子部品の生産性が向上する。さらに、本発明では、高湿度環境下においても容量不良を生じることがないメリットもある。すなわち、本発明では、高湿度環境下においても容量不良を生じることがなく、等価直列抵抗（ＥＳＲ）を正確に制御することができ、かつＥＳＲの変動が少なく信頼性が高い積層セラミックコンデンサなどの電子部品、より具体的にはＬＣ複合電子部品を生産性良く実現することができる。
【００３４】
本発明に係る電子部品の製造方法では、素子本体の外面に、第１導電層および第２導電層を形成するに際して、各導電層用ペーストを焼き付ける前に、脱バインダー処理と、還元処理を行う。このため、ＥＳＲの変動が少なく信頼性が高い積層セラミックコンデンサなどの電子部品を効率よく製造することができる。
【００３５】
【発明の実施の形態】
以下、本発明を、図面に示す実施形態に基づき説明する。
図１は本発明の一実施形態に係る電子部品としての積層セラミックコンデンサの要部断面図である。
【００３６】
積層セラミックコンデンサ
図１に示すように、電子部品の一例としての本実施形態に係る積層セラミックコンデンサ２は、誘電体層４と内部電極層６，８とが交互に積層された構成のコンデンサ素子本体１０を有する。コンデンサ素子本体１０の形状は、特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよいが、通常、縦（０．６〜５．６ｍｍ）×横（０．３〜５．０ｍｍ）×厚み（０．３〜１．９ｍｍ）程度である。
【００３７】
コンデンサ素子本体１０のＸ方向両端部には、素子本体１０の内部で交互に配置された内部電極層６，８と各々導通する一対の外部端子電極１２，１４が形成してある。外部端子電極１２および１４は、各々、内部電極層６または８の端部と電気的接続される側から順に第１導電層２２および第２導電層２４が積層される２層構造で構成してある。
【００３８】
第１導電層２２は、導電性物質とガラスとを含む材質で構成される。第１導電層２２の抵抗値は、導電性物質とガラスの混合比で制御することができ、また膜厚によっても制御することができる。さらには、ガラス組成によっても制御することができる。
【００３９】
第２導電層２４は、第１の観点では金属とガラスを含む材質で構成され、第２の観点では金属と熱硬化性樹脂を含み、必要に応じて第１の観点と同様のガラスを含有させる材質で構成されることが好ましい。
【００４０】
本実施形態では、第２導電層２４上にめっき層２６が形成される。
【００４１】
本実施形態に係る積層セラミックコンデンサ２は、高湿度環境下においても容量不良を生じることがなく、等価直列抵抗（ＥＳＲ）を正確に制御することができ、かつＥＳＲの変動が少なく信頼性が高い。
【００４２】
積層セラミックコンデンサの製造方法
次に、本実施形態に係る積層セラミックコンデンサ２の製造方法の一例を説明する。まず、積層セラミックコンデンサ２の素体本体１０である焼結体チップを作製する。焼結体チップの製造方法は、常法に従い、誘電体層４および内部電極層６，８の積層体を、印刷法あるいはグリーンシート法により得た後、脱バインダ後に焼結することにより得られる。その後、素子本体１０における内部電極層６，８の端部が露出している両端面に、外部端子電極１２および１４を形成する。以下、製造方法の詳細について説明する。
【００４３】
誘電体層用ペースト
誘電体層用ペーストは、誘電体原料と有機ビヒクルとを含む。誘電体原料には、誘電体層の組成に応じた粉末を用いる。誘電体材料としては特に限定されるものではなく、種々の誘電体材料を用いて良いが、たとえば、酸化チタン系酸化物、チタン系複合酸化物、あるいはこれらの混合物等が好ましい。酸化チタン系酸化物としては、必要に応じてＮｉＯ，ＣｕＯ，Ｍｎ３　Ｏ４　，Ａｌ２　Ｏ３　，ＭｇＯ，ＳｉＯ２　等を総計０．００１〜３０重量％程度添加したＴｉＯ２　系酸化物が例示され、チタン系複合酸化物としては、チタン酸バリウムＢａＴｉＯ３　等が挙げられる。Ｂａ／Ｔｉの原子比は、０．９５〜１．２０程度が良く、ＢａＴｉＯ３　には、ＭｇＯ，ＣａＯ，Ｍｎ３　Ｏ４　，Ｙ２　Ｏ３　，Ｖ２Ｏ５　，ＺｎＯ，ＺｒＯ２　，Ｎｂ２　Ｏ５　，Ｃｒ２　Ｏ３　，Ｆｅ２　Ｏ３　，Ｐ２　Ｏ５　，Ｎａ２　Ｏ，Ｋ２　Ｏ等が総計０．００１〜３０重量％程度添加されていても良い。また、焼成温度、線膨張率の調整のため、（ＢａＣａ）ＳｉＯ２　ガラス等のガラスが、誘電体層用ペースト中に添加されていても良い。
【００４４】
誘電体原料の製造方法は、特に限定されず、たとえばチタン酸バリウムを用いる場合、水熱合成したＢａＴｉＯ３　に、副成分原料を混合する方法を用いることができる。また、ＢａＣＯ３　とＴｉＯ２　と副成分原料との混合物を仮焼して固相反応させる乾式合成法を用いても良い。また共沈法、ゾル・ゲル法、アルカリ加水分解法、沈殿混合法等により得た沈殿物と副成分原料との混合物を仮焼して合成しても良い。なお、副成分としては、酸化物や、焼成により酸化物となる各種化合物、たとえば、炭酸塩、シュウ酸塩、水酸化物、有機金属化合物等の少なくとも一種以上を用いることができる。
【００４５】
誘電体材料の平均粒径は、目的とする誘電体層の平均結晶粒径に応じて決定すれば良いが、通常、平均粒子径０．３〜１．０μｍ程度の粉末を用いる。
【００４６】
誘電体層用ペーストは、誘電体原料とを有機ビヒクルとを混練して製造される。
【００４７】
有機ビヒクルは、バインダーを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダーは特に限定されず、エチルセルロース等の通常の各種バインダーから適宜選択すれば良い。また、用いる有機溶剤も特に限定されず、印刷法やシート法、利用する方法に応じて、ターピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すれば良い。
【００４８】
誘電体層の一層あたりの厚さは特に限定されないが、通常１．５〜２０μｍ程度である。また誘電体層の積層数は、通常、１００〜３００程度である。
【００４９】
内部電極層用ペースト
内部電極層用ペーストの導電材は、特に限定されないが、Ｎｉ，Ｃｕより選ばれる少なくとも一種以上からなることが好ましい。また、誘電体層構成材料に耐還元性を有するものを使用することで、安価な卑金属を用いることができる。このため、導電材としては、特にＮｉあるいはＮｉ合金が好ましい。Ｎｉ合金としては、Ｍｎ，Ｃｒ，Ｃｏ，Ａｌ等から選択される一種以上の元素とＮｉの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ等の各種微量成分が０．１重量％程度以下含まれていても良い。
【００５０】
内部電極層用ペーストは、上記各種導電性金属や合金、あるいは焼成後に上記した導電材となる各種酸化物、有機金属化合物、レジネート等と上記した有機ビヒクルとを混練して調整する。
【００５１】
内部電極の厚さは用途に応じて、適宜決定すれば良いが、０．５〜５μｍ程度であることが好ましい。
【００５２】
第１導電層用ペースト
第１導電層用ペーストは、導電性物質とガラスフリットと有機ビヒクルとを含む。導電性物質としては、金属以外の導電性を示す酸化物であることが好ましく、より好ましくは、酸化ルテニウム、酸化ルテニウム化合物、およびグラファイト・カーボンから選択される少なくとも１種を含む。酸化ルテニウム化合物としては、たとえばＢｉ２　Ｒｕ２　Ｏ７　，ＳｒＲｕＯ３　，ＣａＲｕＯ３　，Ｐｂ２　Ｒｕ２　Ｏ６　，ＢａＲｕＯ３　等が挙げられるが、これらに限定されるものではない。ただし、これらの中でも、Ｂｉ２　Ｒｕ２　Ｏ７　が特に好ましい。Ｂｉ２　Ｒｕ２　Ｏ７　を選択することにより、特に耐湿負荷試験後でも安定したＥＳＲを得ることができる。
【００５３】
導電性物質の平均粒径は、０．０１〜１０μｍとすることが好ましい。これよりも粒径が小さい場合、導電性物質粒子の凝集が激しくなり、第１導電層用ペーストの塗布、乾燥時に、あるいは焼き付け時に、第１導電層にクラックが生じやすくなり、これよりも粒径が大きい場合、ペースト化が困難になる。
【００５４】
ガラスフリットは、抵抗値の制御および導電性物質の焼結性と素子本体１０との接着性を確保する機能を司る。ガラスフリット組成は、特に限定されるものではない。ただし中性、あるいは還元性雰囲気で焼き付ける必要上、それら雰囲気下でもガラスとしての機能を果たすものであることが必要である。このようなものとしては、たとえば、ケイ酸ガラス｛（ＳｉＯ２　：２０〜８０重量％，Ｎａ２　Ｏ：８０〜２０重量％）や（ＳｉＯ２　：７〜６３重量％，ＺｎＯ：３７〜９３重量％）｝、ホウケイ酸ガラス（Ｂ２　Ｏ３　：５〜５０重量％，ＳｉＯ２：５〜７０重量％，ＰｂＯ：１〜１０重量％，Ｋ２　Ｏ：１〜１５重量％）、アルミナケイ酸ガラス（Ａｌ２　Ｏ３　：１〜３０重量％，ＳｉＯ２　：１０〜６０重量％，Ｎａ２　Ｏ：５〜１５重量％，ＣａＯ：１〜２０重量％，Ｂ２　Ｏ３　：５〜３０重量％）から選択されるガラスフリットの一種または二種以上を用いれば良い。
【００５５】
このようなガラスには、必要に応じて、ＣａＯ：０．０１〜５０重量％，ＢａＯ：０．０１〜５０重量％，ＭｇＯ：０．０１〜５重量％，ＺｎＯ：０．０１〜７０重量％，ＰｂＯ：０．０１〜５重量％，Ｎａ２　Ｏ：０．０１〜１０重量％，Ｋ２　Ｏ：０．０１〜１０重量％，ＭｎＯ２　：０．０１〜４０重量％等の添加物を所定の組成になるように混合しても良い。
【００５６】
本発明で用いるガラスフリットの軟化温度は、４００〜８００℃が好ましい。軟化点が低すぎると、ガラスの流動性が大きくなり、第１導電層の膜厚制御ができないなどの不都合を生じ、逆に高すぎると導電材の焼結が不十分となり、内部電極と接触不良を起こし、容量低下などが生じうる。
【００５７】
ガラスフリットの平均粒径は０．０１〜１０μｍとする。これよりも粒径が小さいと導電性物質の焼結が不均一となり、第１導電層にクラックを発生させる原因となるばかりでなく、抵抗値のばらつきが大きくなり、これよりも大きくても、ガラスの分散が悪くなり、同様に抵抗値のばらつきが大きくなる。
【００５８】
有機ビヒクルとしては、上述のものを用いれば良い。
【００５９】
これら導電性物質およびガラスフリットをビヒクル中に分散して第１導電層用ペーストを得る。
【００６０】
第１導電層用ペーストにおける導電性物質およびガラスフリットの含有量は、通常４０〜８５体積％、好ましくは５０〜８０体積％である。
【００６１】
導電性物質およびガラスフリットの混合比は、導電性物質とガラスフリットの合計体積量を１００体積％としたときに、９５：５〜１０：９０（体積％）、より好ましくは９０：１０〜１５：８５（体積％）である。このように両者の混合比を調整することで、抵抗値の制御とともに、抵抗値のばらつきを少なくすることができる。
【００６２】
第２導電層用ペースト
第１の観点
第１の観点では、第２導電層用ペーストは、金属とガラスフリットと有機ビヒクルとを含む。
【００６３】
金属としては、Ｐｄ，Ａｇ，Ａｕ，Ｐｔ，Ｒｈ，Ｒｕ，Ｉｒ，ＣｕおよびＮｉから選ばれる少なくとも１種の金属、またはこれら２種以上の合金から選択することが好ましく、より好ましくはＡｇもしくはＡｇ系合金であり、特に好ましくはＡｇである。
【００６４】
金属の平均粒径は０．３〜５０μｍとする。これよりも粒径が小さい場合、金属粒子の凝集が激しくなり、第２導電層用ペーストの塗布、乾燥時に、あるいは焼き付け時に、第２導電層にクラックが生じやすくなり、これよりも粒径が大きい場合、ペースト化が困難になる。
【００６５】
ガラスフリットは、金属の焼結性を向上させるためと、素体１０あるいは第１導電層２２との間の接着性を確保する機能を司る。このガラスの組成は、特に限定する必要はない。
【００６６】
ガラスフリットの平均粒径は０．０１〜５０μｍとする。これよりも粒径が小さいと金属の焼結が不均一となり、端子電極にクラックを発生させる原因となり、これよりも大きいと、ガラスの分散が悪くなり、第１導電層２２および／または素体本体１０との接着性が低下する。
【００６７】
有機ビヒクルとしては、上述のものを用いれば良い。
【００６８】
これら金属およびガラスフリットをビヒクル中に分散して、第１の観点の第２導電層用ペーストを得る。
【００６９】
第２導電層用ペーストにおける金属およびガラスフリットの含有量は、通常６０〜８０体積％、好ましくは６５〜７５体積％である。
【００７０】
金属およびガラスフリットの混合比は、金属とガラスフリットの合計質量を１００質量％としたときに、好ましくは９９：１〜８０：２０（質量％）である。
【００７１】
第２の観点
第２の観点では、第２導電層用ペーストは、金属と熱硬化性樹脂と有機溶剤とを含む。金属としては、第１の観点の金属が使用可能である。熱硬化性樹脂は、第１導電層および第２導電層中の金属との接着性を高める機能を司る。熱硬化性樹脂としては、特に限定されないが、エポキシ系樹脂、フェノール系樹脂、ビスマレイシド樹脂、シアナート系樹脂、ポリウレタン樹脂、メラニン樹脂、ポリイミド樹脂、ポリマレイシド樹脂から選ばれる１種以上の樹脂を含むことが好ましい。有機溶媒としては、熱硬化性樹脂を溶解、分散できるものであれば特に限定されない。
【００７２】
これら金属および熱硬化性樹脂を有機溶媒中に分散して、第２の観点の第２導電層用ペーストを得る。
【００７３】
第２導電層用ペーストにおける金属および熱硬化性樹脂の含有量は、通常２０〜６０体積％、好ましくは２５〜５５体積％である。
【００７４】
金属および熱硬化性樹脂の混合比は、金属と熱硬化性樹脂の合計体積量を１００体積％としたときに、好ましくは４５：５５〜８５：１５（体積％）である。
【００７５】
なお、第２の観点では、第２導電層用ペーストには、第１の観点と同様のガラスフリットを含有させることが好ましい。この場合の第２導電層用ペーストにおけるガラスフリットの含有量は、通常０．５〜２０重量％、好ましくは３〜１０重量％である。
【００７６】
なお、各ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、絶縁体等から選択される添加剤が含有されていても良い。これらの総含有量は、１０重量％とすることが好ましい。
【００７７】
グリーンチップの作製
印刷法を用いる場合、誘電体用ペーストおよび内部電極用ペーストをＰＥＴ等の基板上に印刷する。このとき内部電極用ペーストの端部の一方が誘電体ペーストの端部より交互に外部に露出するように積層する。その後、熱圧着し、所定形状に切断してチップ化した後、基板から剥離してグリーンチップとする。また、シート法を用いる場合、誘電体層用ペーストを用いてグリーンシートを形成し、このグリーンシート上に内部電極層用ペーストを印刷し、これらを交互に繰り返して積層し、所定形状に切断してグリーンチップとする。
【００７８】
脱バインダー工程
焼成前に行う脱バインダー処理の条件は、通常のものであっても良いが、内部電極層の導電材にＮｉやＮｉ合金等の卑金属を用いる場合、特に下記の条件で行うことが好ましい。
昇温速度：５〜３００℃／時間、特に１０〜１００℃／時間、
保持温度：２００〜４００℃／時間、特に２５０〜３００℃／時間、
温度保持時間：０．５〜２４時間、特に５〜２０時間、
雰囲気：空気中。
【００７９】
焼成工程
グリーンチップの焼成時の雰囲気は、内部電極用ペーストの導電材の種類に応じて適宜選択すれば良いが、導電材としてＮｉやＮｉ合金等の卑金属を用いる場合、焼成雰囲気はＮ２　を主成分とし、Ｈ２　を１〜１０容積％と、１０〜３５℃における水蒸気圧によって得られるＨ２　Ｏガスとを混合したものが好ましい。酸素分圧は１０−３〜１０−８　Ｐａとすることが好ましい。酸素分圧が前記範囲未満であると、内部電極層中の導電材が異常焼結を起こし、途切れてしまうことがある。また、酸素分圧が前記範囲を越えると、内部電極層が酸化してしまう傾向にある。
【００８０】
焼成時の保持温度は、１１００〜１４００℃、特に１２００〜１３００℃とすることが好ましい。保持温度が前記範囲未満であると緻密化が不十分であり、前記範囲を越えると、内部電極層が途切れやすくなる。また、焼成時の温度保持時間は、０．５〜８時間、特に１〜３時間が好ましい。
【００８１】
アニール工程
還元雰囲気で焼成した場合、積層コンデンサの素体本体１０にはアニールを施すことが好ましい。アニールは、誘電体層４を再酸化するための処理であり、これにより絶縁抵抗の加速寿命を著しく長くすることができる。
【００８２】
アニール雰囲気の酸素分圧は、１０−３Ｐａ以上、特に１０−３〜１０−１Ｐａとすることが好ましい。酸素分圧が前記範囲未満であると、誘電体層の再酸化が困難であり、前記範囲を越えると内部電極層が酸化する。
【００８３】
アニールの保持温度は、１１００℃以下、特に５００〜１０００℃とすることが好ましい。保持温度が前記範囲未満であると、誘電体層の酸化が不十分となり、絶縁抵抗の加速寿命が短くなる傾向を示し、前記範囲を越えると内部電極が酸化し、容量が低下するだけでなく、誘電体素地と反応し、加速寿命も短くなる。なお、アニール工程は昇温および降温だけから構成しても良い。この場合、温度保持時間をとる必要なく、保持温度は最高温度と同義である。また、温度保持時間は、０〜２０時間、特に２〜１０時間が好ましい。雰囲気ガスには、Ｎ２　と加湿したＨ２　ガスを用いることが好ましい。
【００８４】
なお、上記した脱バインダー処理、焼成およびアニールの各工程において、Ｎ２　，Ｈ２　や混合ガス等を加湿するには、たとえば、ウエッター等を使用すれば良い。この場合の水温は、５〜７５℃程度が好ましい。
【００８５】
脱バインダー工程、焼成工程およびアニール工程は、連続して行っても、独立して行っても良い。
【００８６】
これらを連続して行う場合、脱バインダー処理後、冷却せず雰囲気を変更、独立して行っても良い。これらを連続して行う場合、脱バインダー処理後、冷却せず雰囲気を変更し、続いて焼成の保持温度まで昇温して焼成を行い、ついで冷却し、アニール工程での保持温度に達したときに雰囲気を変更してアニールを行うことが好ましい。
【００８７】
また、これらを独立して行う場合は、脱バインダー処理工程では、所定の保持温度まで昇温し、所定時間保持した後、室温まで降温する。その際の脱バインダー雰囲気は、連続して行う場合と同様なものとする。また、脱バインダー工程と焼成工程とを連続して行い、アニール工程だけを独立して行うようにしても良く、または、脱バインダー工程だけを独立して行い、焼成工程とアニール工程を連続して行うようにしても良い。
【００８８】
外部端子電極の形成
第１の観点
外部端子電極１２および１４の形成に際しては、まず、第１導電層用ペーストを焼結体チップに塗布し、第１導電層用ペースト部分を形成する。塗布工程としては、特に限定されるものではないが、ディップ法等によれば良い。第１導電層用ペーストの塗布量は、特に限定されるものではなく、塗布する焼結体チップの大きさなどや、所望の抵抗値が得られる範囲で適宜調整すれば良いが、通常、５〜１００μｍ程度である。端子電極用ペーストを塗布後、乾燥する。乾燥は６０〜１５０℃程度で、１０分〜１時間程度行うことが好ましい。
【００８９】
次に、前記のようにして形成された第１導電層用ペースト部分の上に、第２導電層用ペーストを、該ペースト部分を完全に被覆するように塗布し、第２導電層用ペースト部分を形成する。塗布工程としては、特に限定されるものではないが、ディップ法等によれば良い。第２導電層用ペーストの塗布量は、特に限定されるものではなく、所望の抵抗値が得られる範囲で適宜調整すれば良いが、通常、５〜１００μｍ程度である。第２導電層用ペーストを塗布後、乾燥する。乾燥は、６０〜１５０℃程度で、１０分〜１時間程度行うことが好ましい。
【００９０】
次に、バインダーの除去（脱バインダ）を行う。脱バインダ条件は、特に限定されるものではないが、温度Ｔ１＝好ましくはガラスフリットの軟化温度未満（より好ましくは３５０〜５００℃）、１〜６０分程度、酸素を含む雰囲気（たとえば空気雰囲気）中で行うことが好ましい。
【００９１】
この脱バイ中に、内部電極層６および８であるＮｉが酸化するため、この酸化したＮｉを還元させる必要がある。そこで、次に、還元処理を行う。還元処理条件は、特に限定されるものではないが、温度Ｔ２＝前記Ｔ１以下の温度（好ましくは３００〜４５０℃）、１〜６０分程度、水素を含む還元雰囲気（たとえばＮ２　とＨ２　の混合雰囲気）中で行うことが好ましい。温度Ｔ２を前記Ｔ１以下とすることで、エネルギーコストを削減でき、Ｎｉ内部電極の還元を十分に行うことができる。
【００９２】
次に、各ペースト部分の素体本体１０への焼き付けを行う。焼き付け条件は、特に限定されるものではないが、温度Ｔ３＝前記Ｔ１よりも高い温度（好ましくは６００〜９００℃）、１〜６０分程度、酸素を含まない雰囲気（たとえば中性、あるいはＮ２　とＨ２　の混合気体である還元性雰囲気）中で行うことが好ましい。温度Ｔ３を前記Ｔ１よりも高い温度とすることで、各導電層の焼結性を十分に高めることができる。
【００９３】
第２の観点
第２の観点では、まず、前記第１の観点と同様に、第１導電層用ペーストを焼結体チップに塗布、乾燥して、第１導電層用ペースト部分を形成する。次に、脱バインダを行う。脱バインダ条件は、前記第１の観点と同様な条件でよい。次に、還元処理を行う。還元処理条件は、前記第１の観点と同様な条件でよい。次に、第１導電層用ペースト部分の素体本体１０への焼き付けを行う。焼き付け条件は、前記第１の観点と同様な条件でよい。
【００９４】
次に、前記のようにして形成された第１導電層の上に、第２導電層用ペーストを、前記第１の観点と同様に、該第１導電層を完全に被覆するように塗布、乾燥して、第２導電層用ペースト部分を形成する。次に、脱バインダを行う。脱バインダ条件は、前記第１の観点と同様な条件でよい。次に、還元処理を行う。還元処理条件は、前記第１の観点と同様な条件でよい。次に、第２導電層用ペースト部分の第１導電層２２への焼き付けを行う。焼き付け条件は、前記第１の観点と同様な条件でよい。
【００９５】
なお、第２の観点では、第２導電層用ペーストとして、上記第２の観点の第２導電層用ペーストを用いる場合には、上記脱バイ、還元処理、焼き付けを行う代わりに、熱処理を行う。熱処理条件は、特に限定されるものではないが、温度Ｔ４＝１００〜６００℃、１０〜６０分程度、酸素を含まない雰囲気（たとえば中性、あるいはＮ２　とＨ２　の混合気体である還元性雰囲気）中で行うことが好ましい。このように、第２の観点の第２導電層用ペーストを用いれば、熱処理（焼き付け）温度を、通常よりも低くすることができる。その結果、抵抗値の変動をより低くすることができる。
【００９６】
めっき層の形成
必要に応じて、各端子電極１２，１４上にめっき層２６を形成する。めっき層２６は、スパッタ等に代表されるような乾式法、あるいはめっき液中で行う湿式法のいずれを用いて形成してもかまわないが、従来より公知の湿式法、具体的には電解めっき法、あるいは無電解めっき法を用いることができ、電解めっき法が好ましい。電解めっき法により端子電極上にめっき層を形成する場合、通常、端子電極上からＮｉおよびＳｎの順、あるいはＮｉおよびＳｎ−Ｐｂはんだめっきの順に形成されるが、特に環境への配慮から、ＮｉおよびＳｎの順でめっき層を形成することが好ましい。めっき層の厚みは特に限定されないが、通常、総計０．１〜２０μｍ程度とする。
【００９７】
本実施形態に係る積層セラミックコンデンサ２の製造方法では、素子本体１０の外面に、第１導電層２２および第２導電層２４を形成するに際して、各導電層用ペーストを焼き付ける前に、脱バインダー処理と、還元処理を行う。このため、ＥＳＲの変動が少なく信頼性が高い積層セラミックコンデンサなどの電子部品を効率よく製造することができる。
【００９８】
このような構成により、抵抗値、すなわちＥＳＲを制御することができる。ＥＳＲは、特に限定されるものではないが、１０〜１００Ω程度である。この範囲のＥＳＲを有することで、レギュレータＩＣ用のコンデンサとして十分な性能を発揮できる。
【００９９】
以上、本発明の実施形態について説明してきたが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々なる態様で実施し得ることは勿論である。
【０１００】
たとえば、上述した実施形態では、本発明に係る電子部品として積層セラミックコンデンサを例示したが、本発明に係る電子部品としては、積層セラミックコンデンサに限定されず、誘電体層と内部電極層とが交互に積層してある素子本体を有し、この素子本体の外面に上記構造の外部端子電極が形成してあるものであれば何でも良い。
【０１０１】
【実施例】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【０１０２】
実施例１
誘電体層の主原料としてＢａＣＯ３　（平均粒径：２．０μｍ）およびＴｉＯ２　（平均粒径：２．０μｍ）を用意した。Ｂａ／Ｔｉの原子比は１．００である。また、これに加えて、１００重量％のＢａＴｉＯ３　に対し、添加物としてＭｎＣＯ３　を０．２重量％、ＭｇＣＯ３　を０．２重量％、Ｙ２　Ｏ３　を２．１重量％、（ＢａＣａ）ＳｉＯ３　を２．２重量％、それぞれ準備した。
【０１０３】
これら原料粉末を水中ボールミルで混合し、乾燥した。得られた混合粉を１２５０℃で２時間仮焼した。この仮焼粉を水中ボールミルで粉砕し、乾燥した。得られた仮焼粉に、有機バインダーとしてアクリル樹脂と、有機溶剤として塩化メチレンとアセトンを加えてさらに混合し、誘電体スラリーとした。得られた誘電体スラリーをドクターブレード法にて誘電体グリーンシートとした。
【０１０４】
内部電極材料としてＮｉ粉末（平均粒径：０．８μｍ）を用意し、これに有機バインダーとしてエチルセルロースと、有機溶剤としてターピネオールを加え、三本ロールを用いて混練し、内部電極ペーストとした。
【０１０５】
第１導電層の導電性物質として、グラファイトカーボン粉末（平均粒径：１．１μｍ）を用い、主として抵抗値の調整のために、絶縁性酸化物としての亜鉛系ガラスフリット（ＺｎＯ：Ｂ２　Ｏ３　：ＳｉＯ２　＝６０：３４：６（質量％）、軟化点：４８０℃、平均粒径：７．０μｍ）を、グラファイトカーボン粉末とガラスフリットとの体積比が９８：２〜５：９５（体積％）になるように添加し、これに有機ビヒクル（有機バインダーとしてのアクリル樹脂２０重量部、有機溶剤としてのターピネオール８０重量部）を加え、これらをらいかい機で１時間混合し、その後、三本ロールを用いて混練し、第１導電層用ペーストとした。第１導電層用ペースト中の有機ビヒクルの含有量は６０重量％とした。
【０１０６】
第２導電層の金属として、Ａｇ粉末（平均粒径：０．５μｍ）を選択し、これに、亜鉛系ガラスフリット（ＺｎＯ：Ｂ２　Ｏ３　：ＳｉＯ２　＝６０：３４：６（質量％）、軟化点：４８０℃、平均粒径：７．０μｍ）を、Ａｇ粉末に対して５質量％となるように添加し、これに有機ビヒクル（有機バインダーとしてのアクリル樹脂２０重量部、有機溶剤としてのターピネオール８０重量部）を加え、これらをらいかい機で１時間混合し、その後、三本ロールを用いて混練し、第２導電層用ペーストとした。第２導電層用ペースト中の有機ビヒクルの含有量は２０重量％とした。
【０１０７】
所定の厚みを得るために誘電体グリーンシートを数枚積層し、その上にスクリーン印刷法により内部電極層用ペーストの端部が誘電体層用グリーンシートの端部から交互に外部に露出するように印刷されたグリーンシートを９枚積層し、熱圧着した。次いで、焼成後のチップ形状が、縦３．２ｍｍ×横１．６ｍｍ×厚み１．０ｍｍ（Ｃ３２１６タイプ）になるように切断し、グリーンチップを得た。
【０１０８】
得られたグリーンチップを、加湿したＮ２　＋Ｈ２　（Ｈ２　：３容積％）雰囲気中、１３００℃にて３時間保持して焼成し、さらに加湿したＨ２　ガスを含む酸素分圧１０−２Ｐａの雰囲気にて１０００℃で２時間保持し、チップ焼結体を得た。
【０１０９】
得られた焼結体の両端部に、第１導電層用ペーストをディッピング法にて塗布し、１５０℃で１０分間、乾燥させて、第１導電層用ペースト部分を形成した。次に、第１導電層用ペースト部分を被覆するように、上記第２導電層用ペーストをディッピング法にて塗布し、１５０℃で１０分間、乾燥させた後、空気中で４５０℃−１０分間の脱バインダを行った。次に、Ｈ２　：４容量％およびＮ２：９６容量％の雰囲気中で４００℃−１０分間の還元処理を行った。次に、Ｎ２　中で７５０℃−１０分間の焼き付け処理を行い、第１導電層および第２導電層を形成した。その後、該第２導電層上に、Ｎｉ，Ｓｎの順に電解めっき法にてめっき膜を形成した。得られた試料の静電容量は設計通り、２．２μＦであった。
【０１１０】
得られたコンデンサ試料について、そのＥＳＲの値を測定し、ＥＳＲ値のばらつき（ＣＶ値）を求めた。ＥＳＲの値は、ＬＣＲメーターを用いて、１００ｋＨｚのＥＳＲを抵抗値として採用した。ＥＳＲのＣＶ値は、第１導電層中のグラファイトカーボンとガラスとの体積比を９８：２〜５：９５（体積％）と変化させた場合に、それぞれ、めっき前の試料を３０個準備し、それらのＥＳＲを測定し、そのばらつきを求めることにより測定した。結果を表１に示す。ＥＳＲの測定に使用した試料の個数は３０個であり、その平均値を示す。
【０１１１】
【表１】
2004128328.tif 000003
【０１１２】
表１に示すように、グラファイトカーボンとガラスとの体積比が９５：５〜１０：９０であるときに、ばらつき（ＣＶ値）が一層小さくなることが確認できた。
【０１１３】
また、得られたコンデンサ試料（ただし、第１導電層中のグラファイトカーボンとガラスとの体積比は８０：２０）に基づき、コンデンサの加速試験である耐湿負荷試験を行った。耐湿負荷試験は、８５℃／８５％−ＲＨの環境下で、コンデンサ試料の定格電圧を印加し、印加初期の抵抗値（ＥＳＲ）、１００時間後の値、５００時間後の値、１０００時間後の値をそれぞれ測定し、ＥＳＲの変動の有無を評価することにより行った。結果を表２に示す。なお、表２の値は、３０個のコンデンサ試料を測定し、その平均値を示している。
【０１１４】
【表２】
2004128328.tif 000004
【０１１５】
表２に示すように、ＥＳＲの変動が少ないことが確認された。
【０１１６】
また、本実施例の試料を、レギュレータＩＣの平滑用コンデンサとして用い、１００ｋＨｚで動作させたところ、発振等の電圧変動を生じることなく正常に動作した。
【０１１７】
実施例２
第１導電層用ペーストおよび第２導電層用ペーストの、塗布および乾燥後に、同時に脱バインダーおよび還元処理をし、その後焼き付け処理を行うのではなく、第１導電層用ペーストの塗布および乾燥後に、脱バインダーおよび還元処理をし、その後焼き付けを行い、第１導電層を形成し、その後、第２導電層用ペーストを塗布および乾燥後に、脱バインダーおよび還元処理をし、その後焼き付けを行い、第２導電層を形成した以外は、実施例１と同様にしてコンデンサ試料を作製し、同様な耐湿負荷試験を行った。結果を表２に示す。表２に示すように、ＥＳＲの変動が少ないことが確認された。
【０１１８】
また、本実施例の試料を、レギュレータＩＣの平滑用コンデンサとして用い、１００ｋＨｚで動作させたところ、発振等の電圧変動を生じることなく正常に動作した。
【０１１９】
実施例３
第２導電層の金属として、Ａｇ粉末（平均粒径：１５μｍ）を選択し、これに、熱硬化性樹脂（フェノール樹脂）をＡｇ粉末に対して５質量％となるように添加し、これに有機溶剤としてのターピネオールを加え、これらをらいかい機で１時間混合し、その後、三本ロールを用いて混練し、第２導電層用ペーストとした。第２導電層用ペースト中の有機溶剤量は２０重量％とした。
【０１２０】
このような第２導電層用ペーストを用いた以外は、実施例２と同様に、チップ焼結体の両端部に第１導電層を形成した。
【０１２１】
次に、形成された第１導電層を被覆するように、上記第２導電層用ペーストをディッピング法にて塗布した後、Ｎ２　中で２００℃−３０分間の硬化処理を行い、第２導電層を形成し、その後、実施例１と同様にめっき膜を形成して積層セラミックコンデンサ試料を得た。得られたコンデンサ試料の静電容量は、２．２μＦであった。
【０１２２】
この得られた試料に基づき、実施例２と同様な耐湿負荷試験を行った。結果を表２に示す。表２に示すように、ＥＳＲの変動が少ないことが確認された。
【０１２３】
また、本実施例の試料を、レギュレータＩＣの平滑用コンデンサとして用い、１００ｋＨｚで動作させたところ、発振等の電圧変動を生じることなく正常に動作した。
【０１２４】
比較例１
実施例１と同様にして得られたチップ焼結体の両端部に、第１導電層用ペースト（ただし、有機バインダーとしてアクリル樹脂の代わりにフェノール樹脂を用いた）をディッピング法にて塗布した後、Ｎ２　中で２００℃−３０分間の硬化処理を行い、第１導電層を形成した。形成された第１導電層を被覆するように、実施例３の第２導電層用ペーストをディッピング法にて塗布した後、Ｎ２　中で２００℃−３０分間の硬化処理を行い、第２導電層を形成し、その後、実施例１と同様にめっき膜を形成して積層セラミックコンデンサ試料を得た。得られたコンデンサ試料の静電容量は、２．２μＦであった。この得られた試料に基づき、実施例２と同様な耐湿負荷試験を行った。結果を表２に示す。表２に示すように、ＥＳＲの変動が大きくなることが確認された。
【０１２５】
参考例１
第１導電層用ペーストおよび第２導電層用ペーストの、塗布および乾燥後に、脱バインダーおよび還元処理をすることなく、同時に焼き付け処理した以外は、実施例１と同様にしてコンデンサ試料を作製し、同様な耐湿負荷試験を行った。その結果、実施例１よりはＥＳＲの変動が大きかったが、全体的には許容範囲に入っていることが確認された。
【０１２６】
参考例２
第１導電層用ペーストの塗布および乾燥後に、脱バインダーおよび還元処理をすることなく、焼き付けを行い、第１導電層を形成し、その後、第２導電層用ペーストを塗布および乾燥後に、脱バインダーおよび還元処理をすることなく、焼き付けを行い、第２導電層を形成した以外は、実施例２と同様にしてコンデンサ試料を作製し、同様な耐湿負荷試験を行った。その結果、実施例２よりはＥＳＲの変動が大きかったが、全体的には許容範囲に入っていることが確認された。
【図面の簡単な説明】
【図１】図１は本発明の一実施形態に係る電子部品としての積層セラミックコンデンサの要部断面図である。
【符号の説明】
２…　積層セラミックコンデンサ
４…　誘電体層
６，８…　内部電極層
１０…　素子本体
１２，１４…　外部電極端子
２２…　第１導電層
２４…　第２導電層
２６…　めっき層
【図１】
2004128328.tif 000005