(57)【要約】【課題】  パターニングフリーの能動素子基板の提供。【解決手段】  能動素子基板は、基板上に形成された能動素子１と、能動素子１上に形成された導電膜２とを有する。導電膜２は、能動素子１から出力された電気信号を有限範囲内に伝達する。【選択図】  図１
2004048032.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された能動素子と、前記能動素子上に形成された導電膜とを有する、能動素子基板であって、
前記導電膜は、前記能動素子から出力された電気信号を有限範囲内に伝達する、能動素子基板。
【請求項２】
基板上に形成された能動素子と、前記能動素子上に形成された導電膜とを有する、能動素子基板であって、
前記導電膜は、前記能動素子から出力された電気信号の広がりを一定の時間内において制御する、能動素子基板。
【請求項３】
基板上に形成された能動素子と、前記能動素子上に形成された導電膜とを有する、能動素子基板であって、
前記導電膜は、パターニングされていない、能動素子基板。
【請求項４】
基板上に形成された能動素子と、前記能動素子上に形成された導電膜とを有する、能動素子基板であって、
前記導電膜は、前記能動素子から出力された電気信号の大小によって、前記電気信号の伝達範囲を制御する、能動素子基板。
【請求項５】
基板上に形成された能動素子と、前記能動素子上に形成された導電膜とを有する、能動素子基板であって、
前記導電膜は、その材料の配向秩序によって電気信号の伝達方向を規定する、能動素子基板。
【請求項６】
基板上に形成された能動素子と、前記能動素子上に形成された導電膜とを有する、能動素子基板であって、
前記導電膜は、前記能動素子から出力された電気信号を所定領域に伝達する機能を有しており、前記能動素子の配置によって、前記導電膜上の表面積に対する前記電気信号が伝達される領域の割合が変化する、能動素子基板。
【請求項７】
前記導電膜は、上層および下層の２層構造を有する導電膜であって、
前記下層は、前記能動素子からの電気信号を前記上層へ伝達する機能を有しており、前記上層は、前記電気信号を拡張する機能を有する、請求項１から６のいずれか１項に記載の能動素子基板。
【請求項８】
前記導電膜は、金属ナノ粒子、金属マイクロ粒子、金属でコーティングしたナノ粒子、導電性高分子、カーボンナノチューブ、デオキシリボ核酸からなる群から選ばれた少なくとも１種から構成された、請求項１から７のいずれか１項に記載の能動素子基板。
【請求項９】
前記能動素子は、上部電極配線および下部電極配線に接続された３端子素子であり、
前記上部電極配線および前記下部電極配線は、それぞれ、互いに略平行に延びる複数本の線状導電体と、前記複数本の線状導電体のなかから選ばれた第１線状導電体群に、電気信号を入力する第１入力端子と、前記複数本の線状導電体のなかから選ばれた、前記第１線状導電体群と異なる第２線状導電体群に、電気信号を入力する、前記第１入力端子に隣接して配置された第２入力端子とを備え、前記第１線状導電体群と前記第２線状導電体群との間には、複数本の前記線状導電体が介在する電極配線であって、それぞれが備える前記複数本の線状導電体が交差するように配置された、請求項１から８のいずれか１項に記載の能動素子基板。
【請求項１０】
前記能動素子は、前記基板上にランダムに配置されている、請求項９に記載の能動素子基板。
【請求項１１】
前記能動素子は、スイッチング機能と、他の機能とを有するシステム能動素子である、請求項１から１０のいずれか１項に記載の能動素子基板。
【請求項１２】
前記能動素子は、前記上部電極配線に接続される楕円状の上部電極端子と、前記下部電極配線に接続される楕円状の下部電極端子と、前記上部電極端子および前記下部電極端子に接続される本体とを有しており、
前記上部電極配線における線状導電体のピッチをＰ１、前記下部電極配線における線状導電体のピッチをＰ２、前記上部電極端子の長辺をｄ１、その短辺をｄ２、前記下部電極端子の長辺をｄ３、その短辺をｄ４とすると、ｄ１＞ｄ２、ｄ３＞ｄ４、ｄ３＞＞Ｐ１およびｄ４＜Ｐ２の関係を有する、請求項９に記載の能動素子基板。
【請求項１３】
前記能動素子は、前記上部電極配線に接続される上部電極端子と、前記下部電極配線に接続される下部電極端子と、前記上部電極端子および前記下部電極端子に接続される本体とを有する、請求項９に記載の能動素子基板を製造する方法であって、
前記下部電極配線を形成する工程と、
前記下部電極配線上に、前記下部電極端子を形成する工程と、
前記下部電極端子を形成した後、前記上部電極配線を形成する工程と、
前記上部電極配線上に、前記上部電極端子を形成する工程とを有する、能動素子基板の製造方法。
【請求項１４】
請求項１から１２のいずれか１項に記載の能動素子基板と、
前記能動素子基板に対向する対向電極と、
前記能動素子基板および前記対向電極の間に介在する機能層とを有する、能動機能素子。
【請求項１５】
前記機能層は、表示機能層である、請求項１４に記載の能動機能素子。
【請求項１６】
前記表示機能層は、光変調層または発光層である、請求項１５に記載の能動機能素子。
【請求項１７】
前記表示機能層は、液晶層、無機または有機エレクトロルミネッセンス層、発光ガス層、電気泳動層、エレクトロクロミック層のいずれかである、請求項１６に記載の能動機能素子。
【請求項１８】
請求項１４から１７のいずれか１項に記載の能動機能素子が少なくとも２以上積層され、前記少なくとも２以上の能動素子は、互いに異なる色調を表示する、多色表示装置。
【請求項１９】
前記少なくとも２以上の能動素子に電気信号を入力するそれぞれの入力端子は、平面視でずれて配置された、請求項１８に記載の多色表示装置。
【請求項２０】
請求項１４から１７のいずれか１項に記載の能動機能素子と、前記能動機能素子を駆動制御する制御部と、前記能動機能素子および前記制御部を結ぶ入力端子とを有する、表示モジュールであって、
前記制御部および前記入力端子は、前記能動機能素子の一方端部に形成されている、表示モジュール。
【請求項２１】
請求項１４から１７のいずれか１項に記載の能動機能素子と、前記能動機能素子を駆動制御する制御部と、前記能動機能素子および前記制御部を結ぶ入力端子とを有する、表示モジュールであって、
前記制御部および前記入力端子は、前記能動機能素子の下部に形成されている、表示モジュール。
【請求項２２】
一個体の中に設置された複数の印刷システムによって形成された、請求項１４から１７のいずれか１項に記載の能動機能素子。
【請求項２３】
一個体の中に設置された複数の印刷システムによって形成された、請求項２０または２１に記載の表示モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極配線などに用いられる配線構造に関する。また本発明は、アクティブマトリクス基板などの能動素子基板に関する。
【背景技術】
【０００２】
液晶ディスプレイに代表される表示装置は、通常、複数の電極配線がストライプ状またはマトリクス状に設けられた基板を用いて、液晶材料などの表示媒体を制御することで表示を行なう仕組みになっている。液晶ディスプレイとしては、単純マトリクス型液晶表示装置やアクティブマトリクス型液晶表示装置が例示される。
【０００３】
　アクティブマトリクス基板を用いたアクティブマトリクス型液晶表示装置について説明する。図３３は、従来のアクティブマトリクス基板を模式的に示す平面図である。アクティブマトリクス基板は、マトリクス状に配置された複数の画素電極と、複数の画素電極のそれぞれに対応してスイッチング制御を行なう能動素子とを有する。アクティブマトリクス基板を用いた液晶表示装置は、アクティブマトリクス基板の画素電極と、これに対向する対向電極との間に介在する液晶層の光透過率を画素毎に変調させて、画像表示を行なう。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
　画素電極は、ＩＴＯ（インジウム錫酸化物）膜や金属膜を基板上の全面に成膜した後、フォトリソ工程でパターニングして形成される。したがって、金属材料等の無駄が発生する。近年は、環境への配慮から、製造工程における消費エネルギーの低減や、材料資源の無駄使いの抑制（有効利用）が強く求められている。パターンニングプロセスを極力なくすことで、表示素子作成のための工程の短縮化、装置設置面積や台数の低減による低コスト化、パターンニングプロセスにおける汚染物質や有害物質の少ないクリーンプロセス化が達成できる。
【０００５】
　一方、画像の解像度には、ＶＧＡ（video graphics array）やＸＧＡ（extended video graphics array ）など様々な精細度があり、解像度に応じて画素ピッチは異なる。従来の方法では、画素ピッチに応じて、 フォトリソ用のマスクや、最適なレジスト材料などを準備しなくてはならない。
【０００６】
また、表示装置では、階調表示を行なうために、画素分割法を用いることがある。画素分割法では、階調の比率に応じて、電極をパターニングした配線を用いる。例えば、１：２の面積比率で電極をパターニングした場合には、１：２：３の階調しか表示することができず、１：２：４の面積比率でパターン化した場合には、１：２：３：４：５：６：７の階調表示しかできない。すなわち、最初に分割した面積比率によって、画素分割階調表示が制限される。
【０００７】
本発明は、パターニング工程を必要としない、言い換えればパターニングフリーの能動素子基板の提供を目的とする。また、様々な解像度や階調表示に対応できる能動素子基板の提供を目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の局面による能動素子基板は、基板上に形成された能動素子と、前記能動素子上に形成された導電膜とを有する、能動素子基板であって、前記導電膜は、前記能動素子から出力された電気信号を有限範囲内に伝達する、能動素子基板である。
【０００９】
本発明の第２の局面による能動素子基板は、基板上に形成された能動素子と、前記能動素子上に形成された導電膜とを有する、能動素子基板であって、前記導電膜は、前記能動素子から出力された電気信号の広がりを一定の時間内において制御する、能動素子基板である。
【００１０】
本発明の第３の局面による能動素子基板は、基板上に形成された能動素子と、前記能動素子上に形成された導電膜とを有する、能動素子基板であって、前記導電膜は、パターニングされていない、能動素子基板である。
【００１１】
本発明の第４の局面による能動素子基板は、基板上に形成された能動素子と、前記能動素子上に形成された導電膜とを有する、能動素子基板であって、前記導電膜は、前記能動素子から出力された電気信号の大小によって、前記電気信号の伝達範囲を制御する、能動素子基板である。
【００１２】
本発明の第５の局面による能動素子基板は、基板上に形成された能動素子と、前記能動素子上に形成された導電膜とを有する、能動素子基板であって、前記導電膜は、その材料の配向秩序によって電気信号の伝達方向を規定する、能動素子基板である。
【００１３】
本発明の第６の局面による能動素子基板は、基板上に形成された能動素子と、前記能動素子上に形成された導電膜とを有する、能動素子基板であって、前記導電膜は、前記能動素子から出力された電気信号を所定領域に伝達する機能を有しており、前記能動素子の配置によって、前記導電膜上の表面積に対する前記電気信号が伝達される領域の割合が変化する、能動素子基板である。
【００１４】
前記導電膜は、上層および下層の２層構造を有する導電膜であって、前記下層は、前記能動素子からの電気信号を前記上層へ伝達する機能を有しており、前記上層は、前記電気信号を拡張する機能を有していても良い。
【００１５】
前記導電膜は、金属ナノ粒子、金属マイクロ粒子、金属でコーティングしたナノ粒子、導電性高分子、カーボンナノチューブ、デオキシリボ核酸からなる群から選ばれた少なくとも１種から構成されていることが好ましい。
【００１６】
本発明の第７の局面による能動素子基板は、本発明の第１〜第６の局面による能動素子基板において、前記能動素子が、上部電極配線および下部電極配線に接続された３端子素子であり、前記上部電極配線および前記下部電極配線は、それぞれ、互いに略平行に延びる複数本の線状導電体と、前記複数本の線状導電体のなかから選ばれた第１線状導電体群に、電気信号を入力する第１入力端子と、前記複数本の線状導電体のなかから選ばれた、前記第１線状導電体群と異なる第２線状導電体群に、電気信号を入力する、前記第１入力端子に隣接して配置された第２入力端子とを備え、前記第１線状導電体群と前記第２線状導電体群との間には、複数本の前記線状導電体が介在する電極配線であって、それぞれが備える前記複数本の線状導電体が交差するように配置されていても良い。
【００１７】
前記能動素子は、前記基板上にランダムに配置されていても良い。また、前記能動素子は、スイッチング機能と、他の機能とを有するシステム能動素子であっても良い。
【００１８】
前記能動素子は、前記上部電極配線に接続される楕円状の上部電極端子と、前記下部電極配線に接続される楕円状の下部電極端子と、前記上部電極端子および前記下部電極端子に接続される本体とを有しており、前記上部電極配線における線状導電体のピッチをＰ１、前記下部電極配線における線状導電体のピッチをＰ２、前記上部電極端子の長辺をｄ１、その短辺をｄ２、前記下部電極端子の長辺をｄ３、その短辺をｄ４とすると、ｄ１＞ｄ２、ｄ３＞ｄ４、ｄ３＞＞Ｐ１およびｄ４＜Ｐ２の関係を有することが好ましい。
【００１９】
本発明の第７の局面による能動素子基板を製造する方法は、前記能動素子が、前記上部電極配線に接続される上部電極端子と、前記下部電極配線に接続される下部電極端子と、前記上部電極端子および前記下部電極端子に接続される本体とを有する能動素子基板の製造方法であって、前記下部電極配線を形成する工程と、前記下部電極配線上に、前記下部電極端子を形成する工程と、前記下部電極端子を形成した後、前記上部電極配線を形成する工程と、前記上部電極配線上に、前記上部電極端子を形成する工程とを有する。
【００２０】
本発明の能動機能素子は、本発明の能動素子基板と、前記能動素子基板に対向する対向電極と、前記能動素子基板および前記対向電極の間に介在する機能層とを有する、能動機能素子である。
【００２１】
前記機能層は、表示機能層であっても良い。前記表示機能層は、光変調層または発光層であっても良い。また、前記表示機能層は、液晶層、無機または有機エレクトロルミネッセンス層、発光ガス層、電気泳動層、エレクトロクロミック層のいずれかであっても良い。
【００２２】
本発明の多色表示装置は、本発明の能動機能素子が少なくとも２以上積層され、前記少なくとも２以上の能動素子は、互いに異なる色調を表示する、多色表示装置である。
【００２３】
前記少なくとも２以上の能動素子に電気信号を入力するそれぞれの入力端子は、平面視でずれて配置されていても良い。
【００２４】
本発明の表示モジュールは、本発明の能動機能素子と、前記能動機能素子を駆動制御する制御部と、前記能動機能素子および前記制御部を結ぶ入力端子とを有する。前記制御部および前記入力端子は、前記能動機能素子の一方端部または前記能動機能素子の下部に形成されている。
【００２５】
本発明の能動機能素子および表示モジュールは、一個体の中に設置された複数の印刷システムによって形成されていても良い。
【発明の効果】
【００２６】
本発明によれば、パターニングフリーの能動素子基板が提供される。さらに、様々な解像度や階調表示に対応できる能動素子基板が提供される。
【発明を実施するための最良の形態】
【００２７】
（実施形態１）
図１（ａ）は、実施形態１の能動素子基板の平面図であり、図１（ｂ）は、その断面図である。本実施形態の能動素子基板は、基板上に形成された能動素子１と、能動素子１上に形成された導電膜２とを有する。
【００２８】
能動素子１としては、ＴＦＴ(Thin Film Transistor)などの３端子素子、ＭＩＭ(Metal Insulator Metal) やＴＦＤ(Thin Film Diode) などの２端子素子が例示される。能動素子１は、基板上に形成された電極配線（不図示）に接続されている。例えば、ＦＥＴ（Field Effect Transistor)を能動素子１に用いた場合、基板上には、互いに平行に延びる複数の走査線と、複数の走査線に略直交する複数の信号線とが形成される。ＦＥＴのゲート電極に走査線が接続され、ＦＥＴのソース電極に信号線が接続される。能動素子１に送られた電気信号は、導電膜２を拡散して広がる。この導電膜２の導電性、保持率（容量）を制御することによって、一定の時間内における電気信号の伝達範囲（広がり）を制御することができる。以下、１つの能動素子１から一定の時間内において電気信号が広がる領域を制御領域３という。
【００２９】
導電膜２として、金属膜や透明電極（ＩＴＯ）などを用いた場合、導電性が非常に良いので、一つの能動素子によって特定領域の電気信号を制御しようとしても、一つの能動素子からの電気信号が近接する他の能動素子からの電気信号と一体になるので、特定領域の電気信号を制御することはできない。そのため、通常は図２１に示すように、導電膜をパターン化して、一能動素子で制御する導電膜の領域を限定している。このようなパターニングは、金属膜を全面に形成し、 フォトリソ工程でパターン化するのが一般的である。したがって、基板上に、金属膜がない領域、いわゆる抜きの部分が生じる。
【００３０】
本実施形態の能動素子基板では、導電膜２における電気信号の広がり方を制御することによって、一つの能動素子１からの電気信号の広がり方を制御する。導電膜２の材料としては、金属ナノ粒子、金属マイクロ粒子、金属でコーティングしたナノ粒子、導電性高分子、カーボンナノチューブ、デオキシリボ核酸およびこれらの複合材料などが挙げられる。金属（ナノまたはマイクロ）粒子は、各粒子を接触させながら配列させることで導電性を上げることができる。導電性高分子などは、高次配列と効率のよいドーピングを行なうことによって導電性を高めることができる。
【００３１】
　一般に、電荷（電気信号）が導電膜内を通過するときの抵抗によって、電荷の強度は、電荷の移動距離が大きくなるにつれて減衰する。金属ナノ粒子では、電荷は分子内を自由に移動することができ、また分子間をホッピング伝導する。電荷の移動を等価回路で表すと、抵抗成分と容量成分との直列または並列の合成回路となる。また、分子間の秩序がよい場合や結晶化した場合には、電荷は結晶内または分子間を自由に移動することができ、結晶間でホッピング伝導する。この伝導は、等方的である。なお、電荷の一般的な広がり方については、堀江, 谷口編，「光・電子機能有機材料ハンドブック」, 朝倉書店, 東京 (1995) ，ｐ９１−９３などに記載されている。
【００３２】
金属のマイクロ粒子は、バインダー樹脂などに分散させて用いても良い。金属マイクロ粒子が接触している場合には、オーミックな導電を取る。また、バインダー樹脂などに分散させた場合でも、金属マイクロ粒子の周囲の樹脂材料によっては、微少距離だけ離れていても、ホッピングによる導電を取ることもある。高分子を金属コーティングした微粒子でも、金属のマイクロ粒子と同様のことが起こるが、内部が高分子であるので、金属マイクロ粒子と径が同じでも、金属粒子とは抵抗値が異なる。導電性高分子は、配向性や分子長、ドーピングの取り方によって抵抗値が調整され得る。また、 配向秩序を調整することによって、導電方向に異方性を持たせることもできる。
【００３３】
導電性高分子の場合、分子内は分子内の共役による導電性、分子間はホッピング伝導による導電性を示す。カーボンナノチューブやデオキシリボ核酸なども、分子内の電荷移動を示すので、電気信号を伝達することが可能である。このような材料を一種類、 または複合化することによって、電気信号を伝達する領域が限定され、 一つの能動素子が制御する領域を限定できる。これらの導電性材料は一例に過ぎず、これらの材料に限定されない。これらの材料から塗布膜を形成することも可能であり、これらの材料を含有する液体を能動素子１上に塗布し、 膜を形成することができる。これにより、能動素子１からの電気信号が及ぶ領域を制御でき、 パターニング工程を行なう必要がない。もちろん、膜の作成方法は塗布だけでなく、蒸着や散布など様々の方法を採用することができ、膜の作成方法を限定するものではない。導電膜２の膜厚は、１０ｎｍ以上数μｍ以下程度である。
【００３４】
図１（ｂ）に示す導電膜２は、能動素子１からの電気信号を導電膜２の上面に伝達する機能と、電気信号の拡散を制御する機能とを合わせ持つことにより、制御領域３を直接コントロールする単層構造である。導電膜２は、この構造に限定されず、各層の機能がそれぞれ異なる、機能分離した複数層であっても良い。例えば、図１（ｃ）に示すように、能動素子１からの電気信号を上部へ伝達する層２０と、層２０からの電気信号を拡張する層２１との積層構造であっても良い。
【００３５】
図２（ａ）は、能動素子１を規則的に並べて形成された、個々の制御領域３を示す平面図である。図２（ａ）に示すように、能動素子１からの電気信号の伝達は、材料に配向秩序などがない場合には、能動素子１から面内に均一に広がるので、おのずと制御領域３は円状になる。しかしながら、 特に導電性高分子などを用いた場合には、材料の配向秩序などによって電気信号の伝達方向を規定することができるので、図２（ｂ）に示すように、俵形などの形状に調整することも可能である。配向秩序は、ラビングやバーコーターにより塗布の方向を制御することによって行なうことができる。
【００３６】
このように電気信号を能動素子１から導電膜２の特定領域に伝達し、この導電膜２上に機能性材料の層を設けることで、電気デバイスを形成することができる。言い換えれば、電気デバイスを駆動させるための電極として、特定領域の導電膜２を機能させることができる。例えば、本発明の能動素子基板上に有機発光層を形成し、さらに対向電極を設けることで、能動素子によって面内の発光状態を制御できる発光素子となる。機能性材料を変更することにより、発光素子だけでなく、液晶表示素子や他の機能性デバイスとしても用いることができる。
【００３７】
機能性材料の特性と能動素子１の制御領域について説明する。図３（ａ）は、能動素子１からの電気信号の強度と制御領域３の広がり（能動素子１の出力箇所から距離）との関係を示す平面図であり、図３（ｂ）は、電気信号の強度と能動素子１から距離との関係を示すグラフである。電気信号の強度は、例えば電圧の大きさや電荷量などであり、電気デバイスの種類によって使い分けることができる。
【００３８】
　能動素子１から出力された電荷は、上述の伝導機構によって、導電膜２を移動する。能動素子１から円状に電気信号が伝達される場合、能動素子１からの距離が長くなるに従って、電気信号の強度は小さくなって行く。言い換えれば、電荷の移動距離が長くなるに従って、電気信号の強度は減衰する。この減衰の仕方は、等価回路や周波数の違いなどによって異なる。例えば、図３（ｂ）中の（ａ）では円弧状に減衰するが、（ｂ）では直線状に減衰する。これは材料によっても異なるし、同じ材料系でも直流と交流とで異なる。また、交流であっても、低周波数と高周波数とで異なってくる。
【００３９】
　図３（ｂ）中の距離ｒ1 において、（ａ）では出力の８割程度の強度を保っているが、（ｂ）では半減している。導電膜２の材料が、等価回路における抵抗成分を示す材料だけであれば、（ｂ）のような直線的な減衰を示すが、容量成分を示す材料が存在する場合、様々な曲線状の減衰を示す。
【００４０】
　図３（ａ）および図３（ｂ）中のｒmax は、電気信号を有効に導電できる最長距離を示す。例えば、導電膜２上に有機電界発光素子（以下、有機ＥＬ素子という。）を形成した場合、発光素子は発光が開始する閾値電圧Ｖthを持つ。図４（ａ）は、発光素子の電圧輝度特性を示すグラフである。
【００４１】
　また、能動素子１（例えばＴＦＴ）の出力箇所からの距離ｒに対する電荷（ここでは電圧とする）の減衰は、直流電圧の場合、図４（ｂ）に示すように、直線状になる。閾値電圧Ｖthにまで電圧が減衰したときの距離がｒmax であり、ｒmax よりも長距離では、発光素子を発光させることができない。言い換えれば、ｒmax は、ＴＦＴから出力した電荷による制御が可能な領域の最長距離を示す。このように、ｒmax は、導電膜２上に形成するデバイスの閾値によって規定される制御可能な最長距離である。なお、有機デバイスの中には、明確な閾値を特に持たないデバイスもあるが、この場合は必要な特性の最低値を示す距離をｒmax とする。
【００４２】
　有機ＥＬ素子を例にして、本発明による素子と従来の素子との対比説明を行う。図５は、発光素子の電圧輝度特性を示すグラフであり、ＴＦＴからの出力（電圧）がＶ１のとき、素子の発光強度がＬ１であるとする。図６（ａ）は、従来の有機ＥＬ素子の一画素を模式的に示す平面図である。一画素の大きさは、パターニングされたＩＴＯなどの透明電極の大きさによって規定される。図６（ａ）に示す画素は長方形であり、画素長（一画素の対角線）をＲとする。能動素子１から電圧Ｖ１を出力した場合、一画素の透明電極全体に均一に電圧Ｖ１が印加されるので、画素内の輝度は能動素子１からの距離に関係なく均一である。したがって、一画素当たりの輝度は、図６（ｂ）に示すように、Ｌ１×Ｒ（厳密には、Ｌ１×一画素の面積）で表される。
【００４３】
　図７（ａ）は、本発明の有機ＥＬ素子の一画素を模式的に示す平面図である。本発明の有機ＥＬ素子では、一画素は、能動素子１の出力箇所を中心とする、半径がｒmax の円形である。一画素の大きさは、電圧Ｖ１から閾値電圧Ｖthに減衰するまでの距離ｒmax によって規定される。図４（ｂ）に示すように、能動素子１の出力箇所からの距離ｒが長くなるほど、一画素内の電圧は直線状に減衰するので、一画素内の輝度も直線状に減衰する。したがって、一画素当たりの輝度は、図７（ｂ）に示すように、発光強度を距離でｒmax まで積分した積分値（厳密には、さらに面積分した値）で表される。
【００４４】
　このように、電極として機能する導電膜２上に形成するデバイスの特性値は、ｒmax までの積分値で求めることができる。特性値は、発光強度だけでなく、液晶素子などの光変調素子における透過光量や反射率などのデバイス特性で表すことができる。また、ＴＦＴからの出力量を変化させることによって、ｒmax が変わり、積分値も変わるので、ＴＦＴの出力に応じて特性値を変えることができる。
【００４５】
制御領域３の広がりと機能性材料の特性に応じて、機能性材料を制御できる領域が規定される。図８（ａ）は、能動素子１に送る電気信号の大きさと、制御領域３の広がりとの関係を示す平面図であり、電気信号の大きさは（ａ）＜（ｂ）＜（ｃ）の関係を有する。例えば、電気信号（ａ）を能動素子１に送ったときは、能動素子１から（ａ）の広がりを持つ領域に電気信号が伝達される。
【００４６】
図８（ｂ）は、能動素子１からの距離と、機能性材料の特性値との関係を示すグラフである。図８（ｂ）中の斜線部分は、能動素子１への電気信号が（ａ）の場合における機能性材料の特性値の積分量を示す。電気信号を（ｂ）、（ｃ）と強くすると、機能性材料を制御する領域も拡大する。したがって、特性曲線も変化して、その積分値も大きくなる。
【００４７】
一方、電気信号を大きくすると、機能性材料の特性値が飽和する。図８（ｃ）は、機能性材料の特性値が飽和する程度まで電気信号を強くした場合における、能動素子１からの距離と、機能性材料の特性値との関係を示すグラフである。一般に、有機材料を用いたデバイスでは、電界などに対する特性変化に、特性を示すかまたは特性を示さないかを規定する明確な閾値（電圧）が存在しないことが多いので、階調制御が難しい。また、特性を示すかまたは特性を示さないか、すなわちＯＮ−ＯＦＦの二値しか取りえない素子においても、滑らかな階調表示を実現することが困難である。図８（ｃ）に示すように、機能性材料の特性値が飽和しても、能動素子からの制御距離が大きくなるので、全体の特性値（すなわち、特性値の積分量）は大きくなる。このように、電気信号の大きさによって、機能性材料の全体の特性値を制御面積の大きさと機能性材料の特性値との２面から制御することができる。これにより、有機材料を用いたデバイスでも、滑らかな階調表示を実現することができる。
【００４８】
また、 能動素子１の配置を適宜設定することにより、導電膜２上の制御可能領域の割合を調整することができる。図９は、能動素子１の制御領域３と導電膜２上の制御可能領域とを示す平面図である。各能動素子１から広がる制御領域３の最大長さをｒ１とすると、図９（ａ）に示すように能動素子１を配置した場合、導電膜２全体の約８０％が制御可能領域となる。図９（ｂ）に示すように制御領域３の抜き部分の領域に他の能動素子１Ａを設けることにより、制御可能領域を限りなく１００％に近づけることができる。
【００４９】
また、図９（ｃ）に示すように能動素子１を配置すると、約９０％が制御可能となる。図９（ｄ）に示すように、能動素子１の電気信号を大きくして、制御領域３の最大長さをｒ２（＞ｒ１）とすると、制御領域３が重なり、制御可能領域を１００％にすることができる。このように制御可能領域を変更することは、導電膜をパターニングして画素を形成する従来の方法では不可能である。本発明によれば、導電膜２の面積を有効に使って画素を形成することができる。このように、能動素子１と、能動素子１上に形成する導電膜２との制御によって、パターニングをすることなく、能動素子１による制御領域３を規定することができ、階調表示が可能な画素を提供することができる。すなわち、パターニングフリー画素を提供することができる。
【００５０】
（実施形態２）
図１０（ａ）は、実施形態２の表示素子の平面図であり、図１０（ｂ）は、図１０（ａ）中の１０Ｂ−１０Ｂ’線断面図である。本実施形態の表示素子は、能動素子基板１０と、能動素子基板１０に対向する対向電極１２と、導電膜２および対向電極１２間に介在する表示機能層１３とを有する、アクティブ駆動表示素子である。表示機能層１３とは、互いに対向する電極間の電位差により光透過率が変調される層（光変調層）、または互いに対向する電極間を流れる電流により自発光する層（発光層）である。表示機能層１３は、例えば液晶層、無機または有機ＥＬ層、発光ガス層、電気泳動層、エレクトロクロミック層などである。但し、表示機能層を他の機能層に変更しても良い。これにより、本実施形態の表示素子をアクティブ駆動機能素子として使うことができる。
【００５１】
能動素子基板１０は、基板上に形成された能動素子１と、能動素子１上に形成された導電膜２とを有する。本実施形態では、能動素子１としてＦＥＴを用い、ＦＥＴに電気信号を供給する上部電極配線４および下部電極配線５として、以下に示すパターニングフリーの電極配線を用いる。
【００５２】
図１１（ａ）は、上部電極配線４を模式的に示す平面図であり、図１１（ｂ）は、図１１（ａ）中の１１Ｂ−１１Ｂ’線断面図である。上部電極配線４は、それぞれ異なる第１線状導電体群１０Ｃ、第２線状導電体群２０Ｃおよび第３線状導電体群３０Ｃを有する。第１線状導電体群１０Ｃ、第２線状導電体群２０Ｃおよび第３線状導電体群３０Ｃは、それぞれ複数の線状導電体１０１ａから構成される。複数の線状導電体１０１ａのそれぞれは、第１線状導電体群１０Ｃ、第２線状導電体群２０Ｃおよび第３線状導電体群３０Ｃのうちの２以上の線状導電体群に重複して属することはない。上部電極配線４は、いずれの線状導電体群にも属しない線状導電体１０１ａを有する。各線状導電体１０１ａは、互いに略平行に延びている。
【００５３】
上部電極配線４は、第１線状導電体群１０Ｃに電気信号を入力する第１入力端子１１０と、第２線状導電体群２０Ｃに電気信号を入力する第２入力端子１２０と、第３線状導電体群３０Ｃに電気信号を入力する第３入力端子１３０とを備える。複数の線状導電体１０１ａは、それぞれ導電性材料で形成されており、ライン毎に導電性を有している。各線状導電体１０１ａは隣接する線状導電体と接触していない。隣接する線状導電体１０１ａの間隔は、数十ｎｍ程度、好ましくは１０ｎｍ以上５０ｎｍ以下である。線状導電体１０１ａの膜厚は、１０ｎｍ以上数μｍ以下程度である。
【００５４】
各入力端子１１０，１２０，１３０の幅（線状導電体１０１ａが延びる方向に対して略直交する方向における長さ）は、線状導電体１０１ａの間隔に比して、極めて大きい。具体的には、１０μｍ以上１００μｍ以下であり、７０ｐｐｉレベルの画素ピッチを考慮すると、３００μｍ以下である。また、隣接する入力端子の間隔は、数μｍ〜数十μｍ程度である。
【００５５】
例えば、各入力端子のピッチ（入力端子の幅と、隣接する入力端子間の幅との総和）が１００μｍであり、入力端子間の幅が２０μｍの場合、数十ｎｍレベルで配列された線状導電体１０１ａは、入力端子間に数百本分が介在することになる。
【００５６】
入力端子１１０，１２０，１３０を線状導電体１０１ａに接合させると、入力端子１１０，１２０，１３０に接合した線状導電体１０１ａに電気信号を入力することができる。また、入力端子１１０，１２０，１３０に入力する電気信号を大きくすることによって、入力端子１１０，１２０，１３０に接合した線状導電体１０１ａのみならず、これに隣接する線状導電体１０１ａにも電気信号を入力することができる。ナノピッチで形成された線状導電体１０１ａでは、電気信号の大きさによっては、隣接する線状導電体１０１ａに漏れ電流が生じることがある。これにより、例えば、第１入力端子１１０から電気信号が入力される複数の線状導電体１０１ａ（第１線状導電体群１０Ｃ）の幅Ｄ１を、第１入力端子１１０に接合された複数の線状導電体１０１ａの幅よりも大きくすることができる。すなわち、入力端子への入力信号の大小で、入力端子の幅方向への広がり方が変化するので、結果として送る電位信号の大小によって、線状導電体群の配線幅を変化させることができる。
【００５７】
　なお、本明細書において幅方向とは、線状導電体が延びる方向に対して略直交する方向をいう。また、「接合」するとは、物理的に接続していることをいい、物理的に接続されていなくても、漏れ電流により電気信号が伝達されるときは、「電気的に接続」または単に「接続」という。
【００５８】
同様に、第２入力端子１２０から電気信号が入力される第２線状導電体群２０Ｃ、第３入力端子１３０から電気信号が入力される第３線状導電体群３０Ｃのそれぞれの幅Ｄ２，Ｄ３を、各入力端子１２０，１３０に入力する電気信号の大きさを調整することによって、適宜調整することができる。
【００５９】
線状導電体１０１ａを構成する導電性材料としては、導電膜２の材料と同様のものを用いることができる。具体的には、金属（ナノ）粒子、金属でコーティングしたナノ粒子、導電性高分子、カーボンナノチューブ、デオキシリボ核酸などが挙げられる。線状導電体１０１ａは、ナノレベル、 もしくはそれに近いレベルでの材料を配列することにより、形成することができる。ナノレベル、 もしくはそれに近いレベルでの材料の配列は、ガスデポジション法、レーザー転写法、塗布法によるマイクロメゾピックパターン法などがある。また、 導電性高分子の場合、高次に配列させたモノマーにレーザーを照射して、ナノライン光重合法で導電性高分子のナノパターンを作ることも可能である。ナノレベル、 もしくはそれに近いレベルでの材料の配列は、印刷プロセスで作成することもできる。
【００６０】
線状導電体１０１ａに接合する入力端子１１０，１２０，１３０は、表示素子を駆動させるドライバＩＣ（集積回路）の端子を線状導電体１０１ａに接続する端子である。入力端子１１０，１２０，１３０は、ドライバＩＣの端子を直接接続しても良いし、フレキシブルプリント基板の端子を介して接続しても良い。入力端子１１０，１２０，１３０と、ドライバＩＣの端子またはフレキシブルプリント基板の端子との間に、異方性導電性フィルムを介在させ、熱圧着により端子間を導通させることができる。
【００６１】
入力端子１１０，１２０，１３０の幅を変更するだけで、入力端子から電気信号が入力される線状導電体群の幅を変更することができる。例えば、図１２に示すように、幅がそれぞれ異なる入力端子１１０〜１４０を形成することによって、各線状導電体群１０Ｃ〜４０Ｃのそれぞれの幅Ｄ１〜Ｄ４を変更することができる。また、図１３に示すように、入力端子１１０〜１７０の幅を狭くすることによって、各線状導電体群１０Ｃ〜７０Ｃのそれぞれの幅Ｄ１〜Ｄ７を狭くすることができ、高精細にすることができる。
【００６２】
下部電極配線５は、上部電極配線４と同様に、各入力端子１１１，１２１，１３１から電気信号がそれぞれ入力される線状導電体群１１Ｒ，２１Ｒ，３１Ｒを備える。上部電極配線４の各線状導電体群１０Ｃ，２０Ｃ，３０Ｃと、下部電極配線５の各線状導電体群１１Ｒ，２１Ｒ，３１Ｒとが互いに交差するように、上部電極配線４および下部電極配線５が配置される。なお、図示しないが、上部電極配線４と下部電極配線５との間には、樹脂などからなる保護層（絶縁層）が形成されている。このように、本実施形態によれば、所望の線幅を有する電極配線４，５がフォトリソ法を用いずに形成され得る。言い換えれば、パターニングフリーの電極配線４，５が得られる。
【００６３】
本実施形態では、能動素子１として既成のＦＥＴを用いる。既成のＦＥＴは、シリコン基板上に予め形成された素子であり、転写、散布などの方法によって、上部電極配線４の各線状導電体群１０Ｃ，２０Ｃ，３０Ｃと、下部電極配線５の各線状導電体群１１Ｒ，２１Ｒ，３１Ｒとの各交差部に定点配置させることができる。ＦＥＴの上部電極端子１ａと下部電極端子１ｂとは、各電極配線４，５にそれぞれ接続されるように、端子長を異ならしめると良い。具体的には、下部電極端子１ｂは、上部電極端子１ａよりも端子長を長く設定する。下部電極端子１ｂは金属類から構成されていることが好ましい。これにより、ＦＥＴを転写等した場合、下部電極端子１ｂは、上部電極配線４と下部電極配線５との間に介在するやわらかい樹脂層（絶縁層）を突き破って下部電極配線５に到達し、下部電極配線５との導通をとることができる。
【００６４】
能動素子１の端子の形状について、図１４（ａ）、図１４（ｂ）および図１５を参照しながら説明する。図１４（ａ）は、上部電極配線４の第２線状導電体群２０Ｃと下部電極配線５の線状導電体群１１Ｒとが交差する領域を示す平面図であり、図１４（ｂ）は、能動素子１の平面図である。能動素子１の上部電極端子１ａおよび下部電極端子１ｂは、いずれも平面視において楕円形状をなしている。上部電極端子１ａの長辺（楕円の長軸に相当する。）は、第２線状導電体群２０Ｃの線状導電体が延びる方向に対して略直交し、下部電極端子１ｂの長辺は、線状導電体群１１Ｒの線状導電体が延びる方向に対して略直交する。
【００６５】
下部電極配線５の線状導電体群１１Ｒにおける線状導電体のピッチをＰ１、上部電極配線４の第２線状導電体群２０Ｃにおける線状導電体のピッチをＰ２とする。上部電極端子１ａの長辺をｄ１、短辺（楕円の短軸に相当する。）をｄ２、下部電極端子１ｂの長辺をｄ３、短辺をｄ４とする。この場合、上部電極配線４から効率よく電気信号を能動素子１に入れるには、ｄ１＞ｄ２であればよい。同様に、下部電極配線５から効率よく電気信号を能動素子１に伝達するためには、ｄ３＞ｄ４にする。
【００６６】
　また、下部電極端子１ｂが上部電極配線４の層を貫通する際に、上部電極配線４の影響を避けるためには、ｄ３＞＞Ｐ１およびｄ４＜Ｐ２であることが望ましい。しかし、下部電極端子１ｂが上部電極配線４の層を貫通する際に、下部電極端子１ｂが上部電極配線４の第２線状導電体群２０Ｃの一部を分断しても良い。第２線状導電体群２０Ｃの線幅は、数十ミクロから数百ミクロ程度であり、隣接する線状導電体１０１ａの間隔は、数十ｎｍ程度であるので、第２線状導電体群２０Ｃは、数百本から数万本の線状導電体１０１ａで構成される。したがって、下部電極端子ｌｂが１本ないし数本の線状導電体１０１ａを分断してしまった場合でも、電極としての第２線状導電体群２０Ｃの導電性に大きな影響を与えない。また、上部電極配線４の線状導電体１０１ａを分断することによって、下部電極端子ｌｂの周辺は、上部電極配線４から絶縁されるので、悪影響は小さい。ただし、下部電極端子１ｂが上部電極配線４の線状導電体１０１ａに接触する場合には、上部電極配線４への電気信号が下部電極端子ｌｂに入り、誤動作するおそれがある。この場合には、図２０に示すように、端子１ｂの導電体部分の周囲を絶縁体で囲むことが望ましい。これにより、線状導電体からの電気信号を効率よく能動素子１に入力でき、また垂直方向の電極配線の影響を最小限に抑えられる。
【００６７】
図１５は、ＦＥＴなどの能動素子１の平面図である。能動素子１の基本的な機能は、能動素子１上に設けられる表示機能層１３をスイッチング制御することであり、図１５に示すように、ＦＥＴ部分を単純に有するトランジスタが通常用いられる。図１６は、システム化された回路内蔵タイプの能動素子１を模式的に示す平面図である。図１６に示すように、スイッチング機能に加えて、能動素子１に他の機能を付加して、表示機能層の機能をより高めても良い。例えば、容量を設けて一定時間の保持機能を付加する、あるいはメモリ機能を付加するなどの回路構成が搭載されたシステム能動素子としても良い。この場合、能動素子１は、回路部、電極端子、上部の導電膜２に電気信号を出力する外部出力部などからなり、電極端子が複数搭載されることになる。本実施形態で説明した上部電極配線４および下部電極配線５を用いることで、上部電極端子１ａおよび下部電極端子１ｂ以外の電極端子にも導通をとることが可能となる。
【００６８】
次に、本実施形態による画素の構成について説明する。まず、図２８を参照しながら、能動素子を用いた従来の画素制御法について説明する。アクティブマトリックス液晶表示素子に代表されるように、画素毎にスイッチング素子としての能動素子を一つ設け、パターニングされた画素電極を各能動素子上に設けて、画素電極を通して液晶分子を駆動させている。
【００６９】
本実施形態では、図１０（ａ）に示すように、上部電極配線４の各線状導電体群と下部電極配線５の各線状導電体群とが交差する領域毎に、能動素子１が定点配置されている。図１７（ａ）は、本実施形態の能動素子１の配置を示す平面図であり、上部電極配線４の第２線状導電体群２０Ｃと下部電極配線５の線状導電体群１１Ｒとが交差する領域における能動素子１の配置を示している。この能動素子１によって、導電膜２に制御領域３が形成され、制御領域３における表示機能層１３を制御することができる。言い換えれば、能動素子１によって、上部電極配線４の第２線状導電体群２０Ｃと下部電極配線５の線状導電体群１１Ｒとが交差する領域（以下、単に「交差領域」ともいう。）内に、画素領域が規定される。
【００７０】
能動素子１は、定点に配置される場合だけでなく、適当に（ランダムに）配置されても良い。図１７（ｂ）は、交差領域内に複数の能動素子１がランダムに配置された状態を示す平面図である。図１７（ｂ）に示す例では、各能動素子１による制御領域３は、図１７（ａ）に示す能動素子１の制御領域３よりも小さい。すなわち、図１７（ｂ）の各能動素子１は、図１７（ａ）の能動素子１よりも、出力される電気信号が小さい。
【００７１】
入力端子から電気信号を入力すると、入力信号が交差領域内の複数の能動素子１に供給され、それぞれの能動素子１がスイッチング素子として機能する。ここで、交差領域内に複数個の能動素子１をランダムに配置すると、接触不良などにより正常に機能しない能動素子もいくつか存在する可能性がある。しかし、正常に機能する能動素子１がいくつかあれば、導電膜２に複数の制御領域３が形成され、画素領域が形成される。すなわち、画素の制御が可能となる。例えば、図１７（ｂ）に示すように、交差領域内に複数の能動素子１が配置され、その中で稼動する複数の能動素子１により複数の制御領域３が形成される。これにより、交差領域内に制御領域３以外の領域が形成されるが、交差領域の殆どは制御領域３で占められるので、交差領域を概ね画素領域として制御することができる。したがって、交差領域内の全ての能動素子１が正常に稼動する必要はない。もちろん、ランダム配置した全ての能動素子１が正常に機能するように、能動素子１を配置または設置しても良いことは言うまでもない。
【００７２】
本実施形態によれば、パターニングフリー電極配線、パターニングフリー画素（制御領域３）およびランダム配置された能動素子１によって、フォトリソプロセスをまったく必要とせずに、能動素子１による制御システムが作成できる。入力端子を任意の精細度のものに変えると、それに応じた精細度の画素制御が可能な制御システムとなる。また、入力信号の大きさによって能動素子１からの出力も変わるので、制御される領域３も変わる。これを利用して階調表示を行なうことができる。図１７（ｃ）は、図１７（ｂ）に示す各能動素子１への入力信号を小さくしたときの制御領域３を示す平面図である。図１７（ｃ）に示すように、各能動素子１への入力信号を小さくすることにより、制御領域３が小さくなり、交差領域内における画素領域の割合が低下するので、階調表示が可能となる。
【００７３】
また、交差領域内に配置する複数の能動素子１は  全て同じ性能のものでなくても良い。異なる性能の能動素子１を交差領域内に配置することによって、交差領域内における制御領域３を細かくして、交差領域内を有効利用するとともに、階調表示をきめ細かくすることもできる。
【００７４】
本実施形態の表示素子は、パターニングフリーで製造できるということだけでなく、塗布工程や印刷工程のみで製造できるので、プラスチック基板を代表とする屈曲性のある基板上に、電極配線４，５、能動素子１および導電膜２を作成することができる。また、 能動素子１自体は、シリコン上で作成した移動度の高い高性能の能動素子を使うことができるので、プラスチック基板上に作成することで、従来の有機能動素子にありがちな特性の悪さがでることもない。このように、本実施形態によれば、パターニング工程を行なわずに、高性能な能動機能素子を作成することができる。
【００７５】
（実施形態３）
図１８は、実施形態３の表示素子を模式的に示す断面図である。図１８において、実施形態２の表示素子の構成要素と実質的に同じ機能を有する構成要素を共通の参照符号で示し、その説明を省略する。
【００７６】
本実施形態の表示素子は、実施形態２の表示素子と構造的にはほとんど同じである。但し、実施形態２では出来合いの能動素子１を電極配線４，５へ埋め込むことで、能動素子１と電極配線４，５とを接合しているが、 本実施形態は、能動素子１をパターニングフリー電極４，５上に直接作り上げる点が実施形態２と異なる。
【００７７】
図１９（ａ）〜図１９（ｄ）は、本実施形態による能動素子基板１０の製造工程を示す断面図である。まず、図１９（ａ）に示すように、基板（不図示）上に下部電極配線５を形成し、下部電極配線５上に能動素子１の下部電極端子１ｂを形成する。本実施形態の下部電極端子１ｂは、円柱状であるが、実施形態２で説明した長辺および短辺を有する、平面視において楕円形状であっても良い。図２０は、下部電極端子１ｂの斜視図であり、図２０に示すように、端子１ｂの導電体部分の周囲を絶縁体で囲むことで、次に形成する上部電極配線４との接触を防ぐことができる。なお、端子１ｂの周囲を囲む絶縁体は、インクジェットや静電印刷法などで樹脂溶液を印刷して形成することができる。
【００７８】
下部電極端子１ｂを形成した後に、上部電極配線４を形成する（図１９（ｂ））。次に、図１９（ｃ）に示すように、上部電極配線４と導通する上部電極端子１ａを形成し、上部電極端子１ａおよび下部電極端子１ｂの各上面が露出する程度の厚みを有する絶縁層６を形成する。図２１（ａ）および図２１（ｂ）に示すように、インクジェットなどで電極上を避けながら電極端子の間に樹脂溶液を滴下して塗布すると、樹脂溶液は上部電極配線４上に濡れ広がって膜を形成する。これにより、上部電極配線４を保護絶縁する絶縁層６が形成される。上部電極配線４および下部電極配線５は、実施形態２で説明したように、印刷法などにより形成することができる。また、上部電極端子１ａおよび下部電極端子１ｂは、導電性材料（金属粒子分散液など）をインクジェットや静電印刷法で印刷して形成することができる。
【００７９】
上部電極端子１ａおよび下部電極端子１ｂの各上面に能動素子１の本体を形成する（図１９（ｄ））。図２２は、能動素子１の本体の製造工程を模式的に示す断面図であり、図２２を参照しながら、能動素子１本体の製造工程を説明する。なお、本実施形態では、上部電極配線４は複数の走査線を構成し、下部電極配線５は複数の信号線を構成するものとする。
【００８０】
まず、図２２（ａ）に示すように、ゲート電極となる上部電極端子１ａの上に、ゲート絶縁膜２１０を形成する。ゲート絶縁膜２１０は、インクジェットや静電印刷法などで樹脂溶液を印刷して形成することができる。ゲート絶縁膜２１０を形成した後、図２２（ｂ）に示すように、ゲート絶縁膜２１０にそれぞれ接合するソース電極２２０およびドレイン電極２３０を形成する。ソース電極２２０およびドレイン電極２３０は、上部電極端子１ａや下部電極端子１ｂと同様に、導電性材料をインクジェットや静電印刷法で印刷して形成することができる。ソース電極２２０は、信号線に接続された下部電極端子１ｂの上に形成する。ドレイン電極２３０の膜厚は、ソース電極２２０の高さ（絶縁層６の面からの距離）よりも高くなるようにする。例えば、インクジェットでソース電極２２０およびドレイン電極２３０を形成する場合、液滴の大きさを調整することによって、高さ調整を行うことができる。
【００８１】
図２２（ｃ）に示すように、有機半導体材料を用いて、インクジェットや静電印刷法などにより、ソース電極２２０およびドレイン電極２３０を結ぶ半導体層２４０を形成する。ソース電極２２０の上面を覆い、かつドレイン電極２３０の上面が露出する程度の膜厚を有する保護層７を形成する（図２２（ｄ）参照）。保護層７は、インクジェットや静電印刷法などで樹脂溶液を印刷して形成することができる。以上の工程を経て能動素子１を形成した後、能動素子１上に導電膜２を形成して、能動素子基板１０を得る。
【００８２】
本実施形態の能動素子基板１０は、実施形態２と同様に、表示機能層１３として液晶層や有機発光層などを形成すれば、アクティブ駆動表示素子になる。もちろん、その他の機能層を形成しても良い。
【００８３】
本実施形態では、能動素子１自体も一体形成できるので、実施形態２のようなランダム配置でなく、特定の個所に能動素子１を配置できる。したがって、無駄な能動素子１をなくすことができる。また、電極配線４，５だけでなく、能動素子１も印刷方法などを用いた有機プロセスで作成できるので、簡易に表示素子を作成することができる。さらに、 プラスチック基板を代表とする屈曲性基板上に作成することができる。
【００８４】
（実施形態４）
図２３は、実施形態４の有機ＥＬ素子を模式的に示す断面図である。図２３において、実施形態２の表示素子の構成要素と実質的に同じ機能を有する構成要素を共通の参照符号で示し、その説明を省略する。
【００８５】
本実施形態における表示機能層１３は、赤（Ｒ），緑（Ｇ）および青（Ｂ）の各光束をそれぞれ発光する高分子発光体層１３Ｒ，１３Ｇ，１３Ｂである。
【００８６】
電極配線４，５は、ナノ金属微粒子、 導電性高分子、配向秩序を高めるためのテンプレート分子などを用いて、１００ｎｍ幅のピッチでパターン形成されている。ここで、テンプレート分子とは、剛直で直線性の良い分子をいい、ＤＮＡやカーボンナノチューブなどが例示される。テンプレート分子に、ナノ粒子や導電性高分子を吸着またはイオン接合などさせると、結果としてナノ粒子や導電性高分子は直線性の良い状態で配列されることになる。さらに、テンプレート分子自身をラビングや他の手法で配列させると、金属粒子や導電性高分子も同様に配列することになる。これにより、導電性が向上する。
【００８７】
能動素子１は、シリコン基板上で作成した能動素子であり、これをシリコン基板で分割した後、基板上に配置している。能動素子１の特性の一つである移動度は６００以上である。図２４は、本実施形態で用いた能動素子１の構成を示す平面図である。有機ＥＬ素子を安定に発光させるためには、1 画素内に複数のトランジスタを設けて、電流値を安定化させるのが一般的である。本実施形態では、最も簡単な２トランジスタ方式を用いる。本実施形態における能動素子１の等価回路を図２５に示す。図２４および図２５に示すように、能動素子１は、Scanライン用端子４２、電流供給用端子５２、Dataライン用端子６２の３つの端子を有する。３つの端子４２，５２，６２は、それぞれ実施形態２と同様に、平面視において楕円形状である。
【００８８】
上部電極配線４には、Scan信号が入力されるScan入力用端子４０が形成され、Scan入力用端子４０に電気的に接続された線状導電体１０１ａがScanライン４１を構成する。また、上部電極配線４には、能動素子１の回路部に供給される電流を入力するための電流入力用端子５０が形成され、電流入力用端子５０に電気的に接続された線状導電体１０１ａが電流入力ライン５１を構成する。下部電極配線５には、Data信号が入力されるData入力用端子６０が形成され、Data入力用端子６０に電気的に接続された線状導電体１０１ｂがDataライン６１を構成する。
【００８９】
Scanライン４１は、電流入力ライン５１と平行であり、Dataライン６１に対して略直交する。能動素子１のScanライン用端子４２および電流供給用端子５２は、上部電極配線４に接続され、それぞれの長辺が上部電極配線４の線状導電体１０１ａに略直交する。能動素子１のDataライン用端子６２は、下部電極配線５に接続され、長辺が下部電極配線の線状導電体１０１ｂに略直交する。能動素子１は、導電膜２へ電気信号を出力する外部出力部と、図２５に示す回路部とを有する。
【００９０】
本実施形態では、能動素子１の大きさは縦１０μｍ、 横２０μｍである。また制御領域３を規定する導電膜２への出力部は５μｍ角とする。なお、縦とは、Scanライン４１が延びる方向であり、横とは、Dataライン６１が延びる方向である。
【００９１】
本実施形態では、一画素は３００μｍ角とする。一画素は、ＲＧＢの各サブピクセルから構成されるので、各サブピクセルは、１００μｍ×３００μｍである。Data入力用端子６０は、幅を１００μｍとし、隣接する端子間の距離を１５μｍとする。また、Scan入力用端子４０と電流入力用端子５０の２種類の端子は、幅をそれぞれ６μｍとし、隣接する端子４０，５０の間隔を４μｍとする。
【００９２】
本実施形態では、上部電極配線４に、Scanライン４１および電流入力ライン５１が構成されているので、能動素子１のScanライン用端子４２および電流供給用端子５２が、Scanライン４１および電流入力ライン５１にそれぞれ接続されるように能動素子１を配置する必要がある。
【００９３】
図２６は、能動素子１の配置を示す平面図であり、図２６を参照しながら能動素子１の配置について説明する。図２６中の能動素子１Ａは、理想的に配置されており、能動素子１ＡのScanライン用端子４２、電流供給用端子５２およびDataライン用端子６２が、Scanライン４１、電流入力ライン５１およびDataライン６１にそれぞれ接続されているので、能動素子１Ａは正常に動作することができる。能動素子１は平面視において傾いて配置されていても正常に動作する場合があり、例えば図２６中の能動素子１Ｂは傾いて配置されているが、能動素子１ＢのScanライン用端子４２、電流供給用端子５２およびDataライン用端子６２が、Scanライン４１、電流入力ライン５１およびDataライン６１にそれぞれ接続されているので、能動素子１Ｂは正常に動作することができる。
【００９４】
しかし、図２６中の能動素子１Ｃのように、能動素子１ＣのScanライン用端子４２および電流供給用端子５２が、電流入力ライン５１およびScanライン４１にそれぞれ接続されて配置されている場合には、能動素子１Ｃは正常に動作することができない。また、図２６中の能動素子１Ｄのように、能動素子１ＤのScanライン用端子４２が電流入力ライン５１に接続されている場合にも、能動素子１Ｄは正常に動作することができない。
【００９５】
能動素子１は１０μｍ×２０μｍであり、各サブピクセルは１００μｍ×３００μｍであるので、各サブピクセル内に１５０個程度の能動素子１が入る勘定になるが、本実施形態では、一サブピクセル内に２０個程度をばらまいて配置する。約２０個の能動素子のうちのいくつかが正常に動作すれば、サブピクセル内の領域を制御することができる。本実施形態では、各能動素子１による制御領域３は、半径３０μｍ程度の円形である。したがって、一サブピクセル内に存在する複数の能動素子１のうち正常に稼動するものが７個〜８個程度あれば、一サブピクセル内の略全領域を制御できる。実際に能動素子１を駆動させた場合、一サブピクセル内は全面において発光することが確認された。
【００９６】
下部電極配線５には、Dataライン６１のみが形成されるので、Data入力用端子６０のみを設ければよい。一方、上部電極配線４には、Scan信号と電流入力信号の２種類の信号を区別して入力するために、２種類の端子を設ける必要がある。図２７は、本実施形態における上部電極配線４の端子部を模式的に示す平面図である。上部電極配線４の端子部には、信号入力用のＴＡＢ（Tape Automated Bonding）が貼り合わされている。この入力ＴＡＢは、Scan入力用端子４０と、電流入力用端子５０と、複数の電流入力用端子５０を共通に結ぶ共通ライン５３と、Scan信号入力ドライバおよび電流信号入力ドライバ（いずれも不図示）とを有する。入力ＴＡＢとして、例えば、ポリイミドフィルムの一方面に、両端子４０，５０や共通ライン５３が形成されたＴＡＢを用いることができる。
【００９７】
本実施形態では、Scan入力用端子４０および電流入力用端子５０のそれぞれの幅に合わせて、Scanライン４１および電流入力ライン５１のそれぞれの幅が決定される。したがって、上部電極配線４上に、Scan入力用端子４０および電流入力用端子５０をそれぞれ順次に設ける場合には、位置合わせをしなければ、両端子４０，５０が接触して、ショートする可能性が高くなる。また、両端子４０，５０が接触していなくても、両端子４０，５０の位置がずれることによって、Scanライン４１と電流入力ライン５１とが接触する、言い換えれば両ライン４１，５１が互いに重複することがある。
【００９８】
　入力ＴＡＢには、Scan入力用端子４０および電流入力用端子５０が予め形成されているので、入力ＴＡＢを上部電極配線４上に貼り合わせることによって、上部電極配線４上にScan入力用端子４０および電流入力用端子５０が形成される。また、Scan入力用端子４０および電流入力用端子５０がそれぞれ接合された線状導電体１０１ａが、Scanライン４１および電流入力ライン５１となる。したがって、両端子４０，５０の位置合わせをせずに、Scanライン４１および電流入力ライン５１の接触を防ぐことができるので、製造効率が高い。
【００９９】
　図２７に示す入力ＴＡＢには、Scan入力用端子４０および電流入力用端子５０がともに形成されている。しかし、図２８に示すように、Scan入力用端子４０が形成されたScan信号用の入力ＴＡＢ４３と、電流入力用端子５０が形成された電流信号用の入力ＴＡＢ４４とに、入力ＴＡＢを分けても良い。ただし、この場合、後に貼り合わせるＴＡＢについては、先に貼り合わせたＴＡＢと接触しないように、位置合わせをする必要がある。
【０１００】
　なお、入力ＴＡＢにScan入力用端子４０および電流入力用端子５０を形成せずに、これら端子４０，５０を上部電極配線４上に直接形成しても良い。この場合、異方性導電フィルムを介して、バンプを有する入力ＴＡＢを貼り合わせて、バンプと端子４０，５０とを電気的に接続する。
【０１０１】
共通ライン５３は、端子部の外側に設けられ、各電流入力用端子５０に接続されている。これにより、全ての電流入力ライン５１は、共通ライン５３からの電流信号により同電位でデバイスを駆動させることができる。
【０１０２】
本実施形態の表示素子は、ＲＧＢのサブピクセルが並列したカラー（多色）表示素子である。したがって、Scan入力用端子４０、電流入力用端子５０およびData入力用端子６０は、ＲＧＢのサブピクセルのピッチにあわせて、上部電極配線４および下部電極配線５に取り付けられる。
【０１０３】
本実施形態の表示素子は、図１７（ｂ）および図１７（ｃ）に示すように、端子に入力する電流量を調整することにより、能動素子１の制御領域３が変化する。したがって、能動素子１から広がる画素の大きさを変化させ、この大きさに応じて発光量も変化させることができる。本実施形態によれば、パターニングや位置合わせをほとんど行なうことなく、有機ＥＬ素子を製造することができる。
【０１０４】
　また、この表示素子は、パターニングプロセスをほとんど用いていないので、プラスチック基板など屈曲性がある基板で作成することができる。プラスチック基板上にデバイスを作成する際の大きな問題は、塗膜の乾燥もさることながら、パターニングプロセスによる影響である。ウェットプロセスでは溶液（多くの場合は水系）中にプラスチック基板を浸漬する。その際に、水分の吸収や基板の膨張は避けられず、基板の耐久性低下につながる。また、露光プロセスやウェットプロセス（現像、エッチング、剥離など）を通して、基板の膨張や収縮が起こるので、パターニング精度が低下する。さらに、多層膜積層による剥がれ、ひび割れなどの影響もでる。本実施形態の表示素子は、基板上に膜を塗布するだけで形成できるので、プロセスが簡便という利点だけでなく、パターニングプロセスによる悪影響がほとんどない。すなわち、基板の耐久性向上も実現できる。したがって、コスト面や耐ショック性に優れ、軽量の表示素子を製造することができる。
【０１０５】
本実施形態では、有機ＥＬ素子を説明したが、本発明の表示素子は、表示機能層１３を種々変更することにより、様々なアクティブ駆動表示素子になる。例えば、液晶層を用いた場合には、液晶表示素子になり、エレクトロクロミック層を用いた場合には、エレクトロクロミック素子になり、電気泳動層を用いた場合には、e-ink （電気泳動）素子になる。このように、アクティブマトリックスで駆動可能な様々な素子を作成することができる。
【０１０６】
（実施形態５）
実施形態４のカラー（多色）表示素子は、ＲＧＢの各サブピクセルが並列されているが、ＲＧＢの各サブピクセルを積層させても良い。図２９は、実施形態５のカラー（多色）表示素子を模式的に示す断面図であり、本実施形態のカラー表示素子はＲＧＢの各サブピクセルが積層されている。図２９において、実施形態２の表示素子の構成要素と実質的に同じ機能を有する構成要素を共通の参照符号で示し、その説明を省略する。
【０１０７】
本実施形態のカラー表示素子は、実施形態２〜４と同様に、パターニングフリーの電極配線および画素を採用しているので、パターニングを行なう必要がなく、塗布工程や印刷工程によって作成することができる。また、電極配線および画素（導電膜２）を薄膜に形成できるので、透明に近い膜とすることができる。導電膜２の材料としてナノ粒子を用いた場合、粒子径がナノ単位であるので、可視光が透過し、 透明性をかなり維持することができる。能動素子１は、光透過性がないか、もしくは低いが、能動素子１の占有面積が小さいので、光透過率に与える影響は小さい。例えば１００μｍ×３００μｍのサブピクセル中に、実施形態３または７で用いた能動素子１を１０個配置しても、専有面積は１５％であり、８５％は光を透過することができる。よって、パターニングフリーの電極配線および画素ならびに能動素子１を積層し、さらに対向電極１２や表示機能層１３を積層して、単層の素子を形成しても、全体としてかなり高い透過率を有する素子とすることができる。
【０１０８】
本実施形態では、Ｒ発色の表示素子１６Ｒ、Ｇ発色の表示素子１６Ｇ、Ｂ発色の表示素子１６Ｂを３層作製し、積層することでカラー表示素子を作成する。このような積層型素子は、ＲＧＢ３層それぞれの色調の変化によってカラー表示を行なう。本実施形態によれば、実施形態４で述べたようなＲＧＢのサブピクセルを並列させるものよりも、精細度を３倍高めることが可能である。また、一平面をＲＧＢに塗り分ける技術も必要ないので、発光部分を簡単な塗布法で作成可能であり、プロセスの簡便化につながる。
【０１０９】
本実施形態のカラー表示素子は、実施形態４のカラー表示素子と略同じ構成であるが、実施形態４における発光体層１３Ｒ，１３Ｇ，１３Ｂの塗り分け部分をＲＧＢそれぞれの単色層とした点が、実施形態４のカラー表示素子と異なる。また、各サブピクセル内にランダム配置された能動素子１の数を減らし、制御領域３を６０μｍ径として、これにより少ない個数の能動素子１で一画素を制御して、表示素子の透過性を上げた点が、実施形態４のカラー表示素子と異なる。
【０１１０】
本実施形態の積層型表示素子の場合には、表示素子内の同じ領域を３層同時に制御する必要がある。図３０は、本実施形態における各表示素子１６Ｒ，１６Ｇ，１６Ｂの上部電極配線４と入力端子部との接続状態を示す平面図である。図３０に示すように、３層のうち、上層（本実施形態ではＢ発色の表示素子１６Ｂ）の配線の長さを最も短く、下層（本実施形態ではＲ発色の表示素子１６Ｒ）の配線の長さを最も長く設定する。各上部電極配線４に信号を入力するための入力端子部に、ＲＧＢそれぞれの入力端子部を平面視でずらして配置し、ＲＧＢそれぞれの入力端子部をＲＧＢそれぞれの配線に接続させる。本実施形態では、ＲＧＢそれぞれの配線４の線状導電体１０１ａが延びる方向に沿って、上層用、中層用および下層用の各信号入力端子が、入力端子部内に併せて設けられている。各表示素子１６Ｒ，１６Ｇ，１６Ｂの各下部電極配線５についても、同様に、上層用、中層用および下層用の各信号入力端子が設けられている。これにより、ＲＧＢの各表示素子１６Ｒ，１６Ｇ，１６Ｂにおける各サブ画素が重畳する。したがって、入力端子部において、上層用、中層用および下層用の各信号入力端子の位置合わせをしておけば、各表示素子１６Ｒ，１６Ｇ，１６Ｂにおける各サブ画素が、平面視において位置合わせされて、色ずれなどのないカラー表示素子が形成される。
【０１１１】
本実施形態による３層積層型の有機ＥＬ表示素子は、精細度の高い素子である。また、各層（各表示素子１６Ｒ，１６Ｇ，１６Ｂ）をまったく位置合わせすることなく作成できる。さらに、３層を重ねて、各層と入力端子とをつなぐだけで、すなわち３層の位置合わせやパターンニングをすることなく、簡単にカラー表示素子が作成できる。各表示素子１６Ｒ，１６Ｇ，１６Ｂそれぞれの寿命が異なるが、その場合は寿命が尽きた表示素子だけ入れ替えることで、再びカラー表示素子を使用することができるので、経済的である。
【０１１２】
（実施形態６）
実施形態２〜５で説明した表示素子は、上部電極配線４および下部電極配線５それぞれの一方端部に、表示素子を駆動制御する信号制御部（ドライバ回路）が形成されていても良い。図３１（ａ）は、実施形態２の表示素子に信号制御部が形成された表示モジュールを示す平面図であり、図３１（ｂ）は、図３１（ａ）中の３１Ｂ−３１Ｂ’線断面を簡略化して示す図である。本実施形態では、上部電極配線４および下部電極配線５それぞれの一方端部に、フレキシブルな入力端子１１０，１２０，１３０，１１１，１２１，１３１を介して、信号制御部が接続されている。なお、フレキシブルな入力端子にドライバ回路が形成されていても良い。
【０１１３】
（実施形態７）
パターニングフリーの配線や画素は、パターニングなしで配線や画素の大きさを制御できる利点がある。しかし、有機材料を導電性材料の基幹材料として用いた場合には、導電性を高くすることが困難となり、導電性の及ぶ領域が非常に小さくなる可能性がある。特に、大型の表示素子の場合には、一方端部から他方端部まで高い導電性を保つのが難しいことがある。このような場合には、実施形態６のように、配線の一方端部に入力端子を形成しても、配線の他方端部まで電気信号を送れない可能性がある。
【０１１４】
本実施形態では、入力端子を表示素子の下部に形成する場合について説明する。図３２（ａ）は、本実施形態の表示素子を模式的に示す断面図であり、図３２（ｂ）は、その平面図である。図３２（ａ）に示すように、本実施形態の表示素子は、表示素子の下部に、制御部と制御部に接続された入力端子部とを有する。入力端子部は、パターニングフリー配線に接続され、これにより配線幅が規定される。入力端子部から、信号制御部により制御された電気信号が上部電極配線４および下部電極配線５にそれぞれ送られる。これにより、能動素子１が制御される。一つの入力端子部から入力される電気信号が及ぶ範囲、すなわちパターンニングフリー配線の導電領域の大きさに応じて、入力端子部を設置する間隔を決める。表示素子上には、一つの入力端子部からの電気信号により制御される制御ブロックが形成され、このブロックの集合体により全体の表示が行われる。このようなブロック構成によれば、導電性材料の導電性がそれほど高くなくても、大型の表示素子の駆動が可能となる。
【０１１５】
（実施形態８）
本発明による表示素子および表示モジュールは、ほとんどパターニングなしで作成することができる。一個体の装置内に複数種の印刷ができるシステムがあれば、 簡単に本表示素子が作成できる。例えば、電子印刷によるナノ粒子のパターニングや、インクジェットあるいは版印刷による膜形成などの印刷方式が備えられている印刷機を用意すれば、 本発明の表示素子を作製することができる。パターニングフリー配線は、レーザープリント技術によって形成でき、導電膜２は塗布法によって形成できる。能動素子１は、ランダム配置されてもいいので、簡単な転写プレスなどで形成できる。さらに、表示素子自体も、汎用の技術で作成でき、例えば有機ＥＬ素子であれば、インクジェット法によって発光層を形成することにより形成できる。
【０１１６】
このように、 各構成膜は印刷によって作製できるので、これらの印刷機能を備えた印刷機を会社の事務所や家庭などに設置すれば、いつでも本発明の表示素子および表示モジュールを全印刷プロセスで作製することができる。有機化合物を基幹とするデバイスは、寿命に制限があり、 無機材料に比べて劣化が非常に早い。そこで、いつでも気軽に表示素子を作製できるようなシステムを構築することで、寿命の短さを克服し、 いつでも新しい表示素子を提供することができる。
【産業上の利用可能性】
【０１１７】
　本発明の配線構造および能動素子基板は、様々な解像度や階調表示が要求される表示装置等として有用である。
【図面の簡単な説明】
【０１１８】
【図１】実施形態１の能動素子基板の平面図およびその断面図である。
【図２】制御領域３を示す平面図である。
【図３】図３（ａ）は、能動素子１からの電気信号の強度と制御領域３の広がりとの関係を示す平面図であり、図３（ｂ）は、電気信号の強度と能動素子１から距離との関係を示すグラフである。
【図４】図４（ａ）は、発光素子の電圧輝度特性を示すグラフであり、図４（ｂ）は、電圧と距離との関係を示すグラフである。
【図５】発光素子の電圧輝度特性を示すグラフである。
【図６】図６（ａ）は、従来の有機ＥＬ素子の一画素を模式的に示す平面図であり、図６（ｂ）は、一画素当たりの輝度を示すグラフである。
【図７】図７（ａ）は、本発明の有機ＥＬ素子の一画素を模式的に示す平面図であり、図７（ｂ）は、一画素当たりの輝度を示すグラフである。
【図８】図８（ａ）は、能動素子１に送る電気信号の大きさと、制御領域３の広がりとの関係を示す平面図であり、図８（ｂ）は、能動素子１からの距離と、機能性材料の特性値との関係を示すグラフであり、図８（ｃ）は、機能性材料の特性値が飽和する程度まで電気信号を強くした場合における、能動素子１からの距離と、機能性材料の特性値との関係を示すグラフである。
【図９】能動素子１の制御領域３と導電膜２上の制御可能領域とを示す平面図である。
【図１０】図１０（ａ）は、実施形態２の表示素子の平面図であり、図１０（ｂ）は、図１０（ａ）中の１０Ｂ−１０Ｂ’線断面図である。
【図１１】図１１（ａ）は、上部電極配線４を模式的に示す平面図であり、図１１（ｂ）は、図１１（ａ）中の１１Ｂ−１１Ｂ’線断面図である。
【図１２】入力端子幅と線状導電体群の幅との関係を示す平面図である。
【図１３】入力端子幅と線状導電体群の幅との関係を示す平面図である。
【図１４】図１４（ａ）は、上部電極配線４の第２線状導電体群２０Ｃと下部電極配線５の線状導電体群１１Ｒとが交差する領域を示す平面図であり、図１４（ｂ）は、能動素子１の平面図である。
【図１５】図１５（ａ）は、ＦＥＴなどの能動素子１の平面図である。
【図１６】システム化された回路内蔵タイプの能動素子１を模式的に示す平面図である。
【図１７】図１７（ａ）は、実施形態２の能動素子１の配置を示す平面図であり、図１７（ｂ）は、交差領域内に複数の能動素子１がランダムに配置された状態を示す平面図であり、図１７（ｃ）は、図１７（ｂ）に示す各能動素子１への入力信号を小さくしたときの制御領域３を示す平面図である。
【図１８】実施形態３の表示素子を模式的に示す断面図である。
【図１９】図１９（ａ）〜図１９（ｄ）は、実施形態３による能動素子基板１０の製造工程を示す断面図である。
【図２０】下部電極端子１ｂの斜視図である。
【図２１】樹脂溶液を上部電極配線４上に塗布して、絶縁層６を形成する工程を示す断面図である。
【図２２】能動素子１の本体の製造工程を模式的に示す断面図である。
【図２３】実施形態４の有機ＥＬ素子を模式的に示す断面図である。
【図２４】実施形態４で用いた能動素子１の構成を示す平面図である。
【図２５】実施形態４における能動素子１の等価回路を示す図である。
【図２６】能動素子１の配置を示す平面図である。
【図２７】実施形態４における上部電極配線４の端子部を模式的に示す平面図である。
【図２８】端子部の別の態様を模式的に示す平面図である。
【図２９】実施形態５のカラー表示素子を模式的に示す断面図である。
【図３０】実施形態５における各表示素子１６Ｒ，１６Ｇ，１６Ｂの上部電極配線４と入力端子部との接続状態を示す平面図である。
【図３１】図３１（ａ）は、実施形態２の表示素子に信号制御部が形成された表示モジュールを示す平面図であり、図３１（ｂ）は、図３１（ａ）中の３１Ｂ−３１Ｂ’線断面を簡略化して示す図である。
【図３２】図３２（ａ）は、実施形態７の表示素子を模式的に示す断面図であり、図３２（ｂ）は、その平面図である。
【図３３】従来のアクティブマトリクス基板を模式的に示す平面図である。
【符号の説明】
【０１１９】
　１　能動素子
１ａ  上部電極端子
１ｂ  下部電極端子
２  導電膜
３  制御領域
４  上部電極配線
５  下部電極配線
１０  能動素子基板
１２  対向電極
１３  表示機能層
１０１，１０１ａ，１０１ｂ  線状導電体
１０３  拡張部
１０４  表示媒体層
１Ｇ  第１線状導電体群
２Ｇ  第２線状導電体群
１０Ｃ  第１線状導電体群
２０Ｃ  第２線状導電体群
１１０  第１入力端子
１２０  第２入力端子
１６Ｒ  赤発色の表示素子
１６Ｇ  緑発色の表示素子
１６Ｂ  青発色の表示素子
【図１】
2004048032.tif 000003
【図２】
2004048032.tif 000004
【図３】
2004048032.tif 000005
【図４】
2004048032.tif 000006
【図５】
2004048032.tif 000007
【図６】
2004048032.tif 000008
【図７】
2004048032.tif 000009
【図８】
2004048032.tif 000010
【図９】
2004048032.tif 000011
【図１０】
2004048032.tif 000012
【図１１】
2004048032.tif 000013
【図１２】
2004048032.tif 000014
【図１３】
2004048032.tif 000015
【図１４】
2004048032.tif 000016
【図１５】
2004048032.tif 000017
【図１６】
2004048032.tif 000018
【図１７】
2004048032.tif 000019
【図１８】
2004048032.tif 000020
【図１９】
2004048032.tif 000021
【図２０】
2004048032.tif 000022
【図２１】
2004048032.tif 000023
【図２２】
2004048032.tif 000024
【図２３】
2004048032.tif 000025
【図２４】
2004048032.tif 000026
【図２５】
2004048032.tif 000027
【図２６】
2004048032.tif 000028
【図２７】
2004048032.tif 000029
【図２８】
2004048032.tif 000030
【図２９】
2004048032.tif 000031
【図３０】
2004048032.tif 000032
【図３１】
2004048032.tif 000033
【図３２】
2004048032.tif 000034
【図３３】
2004048032.tif 000035