(57)【要約】【課題】動作抵抗を増大させることなくスイッチング速度を速くすることが可能な半導体装置とその製造方法を提供する。【解決手段】第１導電型の半導体基板１上に高抵抗層２が形成され、この高抵抗層２中に第２導電型の半導体層３が形成されたＰＩＮ構造を有し、高抵抗層２には第１導電型、第２導電型の不純物が共に添加されている。【選択図】  図１
2004327667.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に高抵抗層が形成され、この高抵抗層表面の所定領域に第２導電型の半導体層が形成されたＰＩＮ構造を有し、前記高抵抗層には第１導電型、第２導電型の不純物が共に添加されていることを特徴とする半導体装置。
【請求項２】
前記高抵抗層中の不純物濃度は、１Ｅ１２ｃｍ−３以上１Ｅ１５ｃｍ−３以下であることを特徴とする請求項１記載の半導体装置。
【請求項３】
所定のＩ層長において、０バイアス時に高抵抗層中に空乏層の形成される第１導電型或いは第２導電型の不純物濃度の上限をＮｘとしたとき、前記高抵抗層中の第１導電型の不純物濃度Ｎ１、第２導電型の不純物濃度Ｎ２が、
｜Ｎ１−Ｎ２｜≦Ｎｘ
であることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
第１導電型の半導体基板上に、第１導電型、第２導電型の不純物が共に添加された高抵抗層を形成する工程と、
前記高抵抗層の所定領域に、第２導電型の不純物を注入し、第２導電型の半導体層を形成する工程を備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記高抵抗層を形成する工程において、不純物濃度が１Ｅ１２ｃｍ−３以上１Ｅ１５ｃｍ−３以下となるように、第１導電型、第２導電型の不純物を注入することを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＩＮダイオードなどＰＩＮ構造を有する半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
ＰＩＮダイオードは、Ｐ型層／高抵抗層（Ｉ層）／Ｎ型層からなるＰＩＮ構造を有するダイオードであり、携帯電話などの高周波アンテナスイッチなど広く用いられている。一般には、図３に示すように、例えばＮ型不純物として３Ｅ１９ｃｍ−３以上の高濃度砒素を添加したＳｉ基板（ｎ型Ｓｉ基板）１上に、Ｎ型不純物として微量（１Ｅ１３ｃｍ−３程度）の燐が添加された厚さ３０μｍの高抵抗層（以下Ｉ層２’）、Ｐ型不純物として３Ｅ１９ｃｍ−３のホウ素をイオン注入、熱拡散したＰ＋層３、及び表面保護膜４、アノード電極５、カソード電極６より構成されている。このとき、本来Ｉ層には不純物を添加する必要はないが、実際の製造工程において、安定にノンドープのＩ層を形成することは困難であるため、擬似的にウエハ形成時に微量の燐やホウ素を添加して低濃度不純物を含むＩ層を形成している。
【０００３】
【発明が解決しようとする課題】
このようなＰＩＮダイオードをスイッチング素子として用いる場合、その特性は電極に電圧を印加していない状態での容量ＣＴと抵抗ｒ０、及び正方向に電圧を印加して電流を流した状態での動作抵抗ｒｓを考慮する必要があり、ＣＴ、ｒｓは小さく、ｒ０は大きいことが要求されている。また、電極に電圧を印加しない状態（ｏｆｆ状態）と、正方向に電圧を印加した状態（ｏｎ状態）を切り替えて使用するが、例えばアンテナスイッチのスルー（電極間に信号を通す）のようなアプリケーションでは、ｏｎ状態からｏｆｆ状態に切り替えた際、電極間に流れる電流や電圧の切り替え時間（リカバリ時間ｄｅｌａｙ）が短い、すなわちスイッチング速度が速い方が良い。このスイッチング速度は、電圧ｏｎ時にＩ層に注入されるキャリアがｏｆｆ時に消滅するまでに要する時間（Ｉ層におけるキャリアのライフタイム：τ）に支配され、τが小さくなるほどスイッチング速度は速くなる。
【０００４】
ここで、τを小さくするためには、例えば金など深いエネルギー準位を作る不純物をＩ層に添加すれば良いが、拡散係数が大きいため、拡散制御性が悪いなどの問題があった。また、不純物濃度を大きくすることにより、τを小さくすることも可能であるが、一般に、動作抵抗ｒｓとτの関係を示すと、
ｒｓ＝ｒｉ＋ｒ＝ｌ２／｛ＩＦτ（μｅ＋μｈ）｝＋ｒ
ｒｉ：Ｉ層の抵抗
ｒ：ｒｉを除く抵抗（接触抵抗、ボンディングワイヤ等外部抵抗）
ｌ：Ｉ層の長さ
ＩＦ：直流電流
μｅ：電子のドリフト移動度
μｈ：正孔のドリフト移動度
となるため、ただ単純にτを小さくすると、ｒｉは大きくなり、動作抵抗ｒｓも大きくなるため動作上問題を生じてしまう。
【０００５】
このように、ｒｉを大きくすることなくτを小さくすることが困難である、という問題があった。
【０００６】
そこで、本発明は、従来のＰＩＮ構造を有する半導体装置における問題を取り除き、動作抵抗を増大させることなくスイッチング速度を速くすることが可能な半導体装置とその製造方法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明の半導体装置は、第１導電型の半導体基板上に高抵抗層が形成され、この高抵抗層表面の所定領域に第２導電型の半導体層が形成されたＰＩＮ構造を有し、高抵抗層には第１導電型、第２導電型の不純物が共に添加されていることを特徴とするものである。
【０００８】
また、本発明の半導体装置においては、高抵抗層中の不純物濃度が、１Ｅ１２ｃｍ−３以上１Ｅ１５ｃｍ−３以下であることを特徴としている。
【０００９】
さらに、本発明の半導体装置においては、所定のＩ層長において、０バイアス時に高抵抗層中に空乏層の形成される第１導電型或いは第２導電型の不純物濃度の上限をＮｘとしたとき、高抵抗層中の第１導電型の不純物濃度Ｎ１、第２導電型の不純物濃度Ｎ２が、
｜Ｎ１−Ｎ２｜≦Ｎｘ
であることを特徴としている。
【００１０】
また、本発明の半導体装置の製造方法は、第１導電型の半導体基板上に、第１導電型、第２導電型の不純物が共に添加された高抵抗層を形成する工程と、高抵抗層の所定領域に、第２導電型の不純物を注入し、第２導電型の半導体層を形成する工程を備えることを特徴とするものである。
【００１１】
そして、本発明の半導体装置の製造方法においては、高抵抗層を形成する工程において、不純物濃度が１Ｅ１２ｃｍ−３以上１Ｅ１５ｃｍ−３以下となるように、第１導電型、第２導電型の不純物を注入することを特徴としている。
【００１２】
【発明の実施の形態】
以下本発明の実施形態について、図を参照して説明する。
【００１３】
（実施形態１）
図１に、本実施形態のＰＩＮダイオードの構造を示す。ｎ型Ｓｉ基板１表面上には、ｎ型、ｐ型不純物が同濃度で添加されたＩ層２が形成され、Ｉ層の表面領域に形成されたＰ＋層３上に表面保護膜４とアノード電極５が形成されている。そして、Ｓｉ基板の裏面にはカソード電極６が形成されている。
【００１４】
このようなＰＩＮダイオードは以下のようにして形成される。先ず１Ｅ１９ｃｍ−３の高濃度ｎ型不純物を添加したＳｉ基板１上に、ｎ型不純物となるＰとｐ型不純物となるＢの双方を同濃度となるように添加したＩ層２を形成する。そして、その表面の所定領域にＢをイオン注入し、熱拡散を施してＰ＋層３を形成する。Ｐ＋層３上に開口部を有するように表面保護膜４を形成し、Ｐ＋層３と接するアノード電極５、及び基板裏面に接するカソード電極６を形成する。
【００１５】
このようにして形成されるＰＩＮダイオードにおいて、ジャンクションが直径１４０μｍφの製品に対し、フォアード電流が３ｍＡとしたときの抵抗特性を図２に示す。図に示すように、Ｐ／Ｂの濃度が従来の上限である１Ｅ１３ｃｍ−３を超えても、１Ｅ１５ｃｍ−３までは、抵抗値はほぼ一定であり、これを超えると、抵抗が急激に増大している。このように、ｎ型、ｐ型不純物濃度を大きくすることでτを小さくするとともに、不純物濃度を１Ｅ１５ｃｍ−３までに抑えることにより抵抗の増大も抑えることが可能であることがわかる。
【００１６】
本実施形態においては、ｎ型不純物としてＰを、ｐ型不純物としてＢを用いているが、これに限定されるものではなく、他にｎ型不純物としては、Ａｓ、Ｓｂなどを用いることができる。そして、ｎ型、ｐ型不純物それぞれ１種類ずつ用いているが、それぞれ２種類以上用いても、ｎ型、ｐ型のそれぞれの不純物濃度の和が等量になり、Ｉ層の極性の観点で±０となっていれば良い。
【００１７】
（実施形態２）
実施形態１と同様に、ｎ型基板１上にＩ層２が形成されているが、Ｉ層におけるｎ型、ｐ型不純物濃度が等量でない点で実施形態１と異なっている。
【００１８】
このようなＰＩＮダイオードは実施形態１と同様にして形成されるが、ｎ型不純物となるＰの濃度が２Ｅ１３ｃｍ−３、ｐ型不純物となるＢの濃度が１Ｅ１３ｃｍ−３となるように添加して、Ｉ層を形成する。
【００１９】
このようにして形成されるＰＩＮダイオードにおいて、ｎ型Ｉ層が（例えば１５μｍ）においてｐ型半導体とジャンクションを持つとき、０バイアス時に空乏層を形成することの可能な不純物濃度の上限をＮｘ（例えば１Ｅ１３ｃｍ−３）とすると、有効な不純物濃度であると考えられるＰの不純物濃度ＮａとＢの不純物濃度Ｎｄの差Ｎａ−Ｎｂ（Ｎａ＞Ｎｂ）が、Ｎｘまでであれば、０バイアス時において空乏層を良好に（例えば９μｍ）形成することができる。この不純物濃度差の上限は、Ｉ層の長さにより異なり、適宜設定することができる。また、Ｎａ＞Ｎｂのときも、同様に設定することができる。
【００２０】
本実施形態においても、τを小さくするとともに、抵抗の増大も抑えることが可能となる。また、ｎ型、ｐ型不純物濃度の制御を実施形態１ほど厳密に行う必要がない。
【００２１】
これら実施形態において、ＰＩＮ構造を有するダイオードを例に挙げて説明したが、これに限定されるものではなく、ＩＣ化した半導体製品の能動部などにも用いることが可能である。
【００２２】
【発明の効果】
本発明によれば、動作抵抗を増大させることなくスイッチング速度を速くすることが可能な半導体装置とその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明におけるＰＩＮダイオードの構造を示す図。
【図２】本発明におけるＰＩＮダイオードの抵抗特性を示す図。
【図３】従来のＰＩＮダイオードの構造を示す図。
【符号の説明】
１  ｎ型Ｓｉ基板
２、２’  Ｉ層（高抵抗層）
３  Ｐ＋層
４  表面保護膜
５  アノード電極
６  カソード電極
【図１】
2004327667.tif 000003
【図２】
2004327667.tif 000004
【図３】
2004327667.tif 000005