(57)【要約】【課題】ソース／ドレイン領域のためのドープされた側壁を有するマルチ・メサ型ＦＥＴ構造およびその形成方法を提供する。【解決手段】この方法は、気相ドーピングもしくはプラズマ・ドーピングのような特に幾何学的形状に依存しないドーピング方法を使用するとき、製造中にソースおよびドレイン側壁を露出することで側壁全体の均一なドーピングが可能となることを利用する。この結果できたデバイスは、深さに依存せず精度よく制御された閾値電圧と電流密度を有し、かつ従来技術で形成できるメサに比べて、メサ高が極めて高いのでシリコンの単位面積あたり、大電流を有することができる。通常の減法エッチング法の代わりに、ダマシン法ゲート・プロセスもしくはダマシン法代替ゲート・プロセスを用いるマルチ・メサ型ＦＥＴ構造を形成する方法を含む。【選択図】　図２３
2004128494.tif 000002
【特許請求の範囲】
【請求項１】
a)複数のＳｉ含有メサ領域であって、各々メサ領域はソースおよびドレイン領域を形成するようにドーピングされる側壁表面を有する、前記メサ領域と
b)前記メサ領域の各々におけるチャネル領域であって、各々のチャネル領域は前記ソースおよびドレイン領域に電気的に接触する、前記チャネル領域と、
c)前記メサ領域の各々の表面上の、前記チャネル領域の上に位置づけられたゲート絶縁膜と、
d)前記ゲート絶縁膜上のゲート導電体とを具備する、
マルチ・メサ型電界効果トランジスタ（ＦＥＴ）構造。
【請求項２】
前記Ｓｉ含有メサ領域は、ＳＯＩ（silicon-on-insulator）ウエハのＳｉ含有層を含む、請求項１に記載のマルチ・メサ型ＦＥＴ構造。
【請求項３】
前記複数のＳｉ含有メサ領域は、入れ子パターンで構成される、請求項１に記載のマルチ・メサ型ＦＥＴ構造。
【請求項４】
前記複数のＳｉ含有メサ領域は、平行パターンで構成される、請求項１に記載のマルチ・メサ型ＦＥＴ構造。
【請求項５】
前記ゲート絶縁膜は、１０を超える誘電率を有する誘電体である、請求項１に記載のマルチ・メサ型ＦＥＴ構造。
【請求項６】
前記ソースおよびドレイン領域は前記側壁表面を介して均一にドーピングされる、請求項１に記載のマルチ・メサ型ＦＥＴ構造。
【請求項７】
a)Ｓｉ含有層の上に位置する積層パッドを含むプレーナー構造を準備し、
b)少なくと一つのデバイス開孔を前記構造に画定するために積層パッドの一部を除去し、
c) 前記少なくと一つのデバイス開孔の中に前記Ｓｉ含有層の一部を含む少なくとも一つのメサ領域を形成し、前記少なくとも一つのメサ領域は側壁部を有し、
d)前記少なくとも一つのメサ領域の一部を露出する開口部を有する誘電体を形成し、
e)チャネル領域、ゲート絶縁膜およびゲート導電体を含む第１のゲート領域を前記開口部に形成し、前記チャネル領域は前記少なくとも一つのメサ領域の中に形成され、一方前記ゲート絶縁膜およびゲート導電体は、前記少なくとも一つのメサ領域の上に形成され、
f)前記ゲート領域について前記誘電体を除去し、かつ前記ゲート導電体の露出された縦側壁部の上にスペーサを形成し、
g)前記少なくとも一つのメサ領域の前記側壁部においてソースおよびドレイン領域を形成する、
工程を有するダマシン法ゲート電界効果トランジスタ（ＦＥＴ）構造を形成する方法。
【請求項８】
当該ゲートが形成された後、前記ゲート領域について前記誘電体を２段階で除去し、前記２段階とは、初めに前記少なくとも一つのメサ領域の側壁部を覆う前記誘電体を少なくとも一つのメサ領域上端を越える高さまで除去する工程と、前記ゲート導電体の露出された縦側壁の上にスペーサを形成し、かつ前記少なくとも一つのメサ領域の側壁部を完全に露出するために、ソースおよびドレイン領域を覆う残りの誘電体を除去する工程をさらに含む請求項７の方法。
【請求項９】
１つのタイプのＦＥＴを反復形成することによって、別のメサ領域に前記第１のゲート領域と反対極性の第２のゲート領域を形成し、各々の反復形成中、特定のタイプのＦＥＴを含まない領域は、エッチング耐性およびＣＭＰ耐性のあるハードマスクでブロックされ、そのハードマスクは各反復形成後、除去されることをさらに含む請求項７の方法。
【請求項１０】
ソースおよびドレイン領域を含む少なくとも一つのメサ領域の上に、シリサイドもしくは非シリサイドのコンタクトを形成することをさらに含む請求項７の方法。
【請求項１１】
前記ソースおよびドレイン領域は、気相ドーピング・プロセス、プラズマ・ドーピング・プロセス、斜方イオン注入もしくはそれらの組み合わせによって形成される、請求項７の方法。
【請求項１２】
スペーサが、前記チャネル領域の形成前に前記開口部に形成され、前記スペーサは、(a)少なくとも一つのメサ領域の上端を越える高さまでチャネル領域を覆う前記誘電体を初めに除去し、(b)誘電体の露出された縦側壁の上にスペーサを形成し、および(c)側壁部を露出するために、少なくとも一つのメサ領域を覆う誘電体を除去することによって形成される、請求項７の方法。
【請求項１３】
前記少なくとも一つのデバイス開孔は、２つの材料の交互層で充填され、一方は化学エッチング耐性があり、また他方は容易に前記化学エッチングでエッチングされ、前記交互層は少なくとも一つのメサ領域を画定するために使用される、請求項７の方法。
【請求項１４】
a)Ｓｉ含有層の表面上に位置するパターン化された積層パッドを有するプレーナー構造を準備し、前記パターン化された積層パッドは、前記Ｓｉ含有層の中に延長された浅いトレンチ分離領域によって取り囲まれ、
b)窒化物層で前記パターン化された積層パッドを含む前記構造の内面を覆い（lining)、
c)前記パターン化された積層パッドの上表面に位置する前記窒化物層の表面と同一平面に酸化物層を準備し、かつ少なくとも一つのデバイス開孔を形成するために、前記窒化物層および前記パターン化された積層パッドの一部を除去し、
d)前記少なくとも一つのデバイス開孔において少なくとも一つのメサ領域を形成し、前記少なくとも一つのメサ領域は側壁部を含み、
e)前記少なくとも一つのメサ領域の一部上にメサ充填材料を形成し、
f)前記少なくとも一つのメサ領域の前記側壁部においてソースおよびドレイン領域を形成し、
g)前記少なくとも一つのメサ領域の一部を露出するために、メサ充填材料を除去し、
h)チャネル領域、ゲート絶縁膜およびゲート導電体を含む第１のゲート領域を前記少なくとも一つのメサ領域の前記露出部の上に形成し、前記チャネル領域は前記少なくとも一つのメサ領域の中に形成され、一方前記ゲート絶縁膜およびゲート導電体は、前記少なくとも一つのメサ領域の上に形成される、
工程を含む電界効果トランジスタを形成する方法。
【請求項１５】
各々のタイプのソースおよびドレイン領域を連続（反復）的にドーピングすることによって、前記第１のゲート領域と反対極性の第２のゲート領域を別のメサ領域に形成し、各々の反復形成中に、１つのタイプのＦＥＴ型に対してソースおよびドレインを露出し、かつ露出されたソースおよびドレイン領域をドーピングし、なおかつ誘電体を堆積しかつ誘電体の上表面が前記誘電充填材料の上表面のレベルとなるように平坦化することによって、露出されたソースおよびドレイン上の空間を充たすことをさらに含む請求項１４の方法。
【請求項１６】
浅いトレンチ分離の形成と少なくとも一つのデバイス開孔の形成の間の処理工程を含み、前記処理工程は、前記浅いトレンチ分離領域を部分的に除去し、かつ窒化シリコン層もしくは二酸化シリコンのウエット化学エッチングに耐性がある材料の層で前記積層パッドを含む前記構造の内側を覆い、および前記積層パッドの上表面に位置する前記窒化物層の表面と同一平面にある第２の二酸化シリコンを準備し、かつ少なくとも一つのデバイス開孔を形成するために、前記窒化物層と前記積層パッドの一部を除去することをさらに含む請求項１４の方法。
【請求項１７】
前記ゲート絶縁膜は、約１０もしくはそれを超える誘電率を有する高ｋ（high-k)誘電体である請求項１４の方法。
【請求項１８】
ソースおよびドレインにおいて露出されたメサ構造の上に、シリサイドもしくは非シリサイドのコンタクトを形成することをさらに含む請求項１４の方法。
【請求項１９】
側壁部の中にある少なくとも一つのメサ領域間のスペースを、絶縁材料（誘電体）または導電材料で充填することをさらに含む請求項１４の方法。
【請求項２０】
前記ソースおよびドレイン領域は、気相ドーピング・プロセス、プラズマ・ドーピング・プロセス、斜方イオン注入もしくはそれらの組み合わせによって形成される、請求項１４の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス製造に関する、さらに詳しくはダマシン法ゲートプロセスを用いるマルチ・メサ型ＭＯＳＦＥＴ（metal oxide field effect transistor；金属酸化膜半導体電界効果トランジスタ）デバイスの製造方法に関する。本発明は、当該発明の方法により形成されたマルチ・メサ型ＭＯＳＦＥＴ構造もその対象とする。
【背景技術】
【０００２】
近年、集積回路（ＩＣ）の高集積密度化への関心が高まっている。これは、ＩＣが低消費電力、高性能、回路機能性の向上、低い製造コストをあわせ持つための必須要件であるからである。消費電力は、より低い動作電圧にすることで削減できるが、これには要求性能を達成するために、ＩＣの幾何学的寸法を小さくする必要がある。幾何学的寸法を縮小するのにつれて、導体長および寄生容量が減るので信号伝播時間の短縮になる。さらに、特定のプロセス・コスト削減の経済的恩恵により、単一ウエハまたはチップ上により多数の回路形成ができる。しかしながら、能動デバイス寸法がより縮小するのにつれて、信頼性のあるデバイスを提供するためにはデバイス電圧もまた下げなければならない。それゆえ、デバイスのスケーラビリティは、デバイス性能と信頼性という相克する配慮によって、制約を受ける。
【０００３】
環境によっては、別タイプのデバイスをより小さい寸法への縮小すると，特にデバイス動作可能性が容量カップリング効果に依存する場合、性能に有害な影響をもたらすことがあり得る。電界効果トランジスタ（ＦＥＴ）は、一般に容量結合型電界によって半導体本体（body）でのデバイス・チャネルの導電特性の変化に依存し、極端に側方寸法を小さくすると、駆動電圧、特に導電閾値電圧（Ｖｔ）のスケーラビリティを保てなくなる。事実、サブスレッショルド領域の傾きは、高濃度ドーピングになると劣化するので、所定のオフ電流に対してＶｔの上昇を抑えるのは極めてむずかしい場合があり、しかも、高濃度ドーピングはゲート絶縁膜材料の最小厚の制限を受けるので一般に短チャネル効果を減らすために必要とされる。加えて、サイズ縮小は、絶縁破壊せずにデバイスに印加できるゲート電圧（Ｖｇ）を制限し、閾値電圧Ｖｔのスケーラビリティ欠如は、有効なオーバードライブ電圧（Ｖｇ−Ｖｔ）を減少させ、その結果デバイスの有効オン電流が減少する。従って、現在のバルクＣＭＯＳ（complementary metal oxide semiconductor；相補型金属酸化膜半導体）技術を極めて低い動作電圧（およそ１．５Ｖ未満程度）に展開することができない。
【０００４】
現在のＣＭＯＳ技術で上記の制約を避けるために、極低温動作およびＳＯＩ（silicon-on-insulator）構造が閾値電圧Ｖｔを下げる試みとして提案されている。しかしながら、ＣＭＯＳデバイスでの低動作温度の使用は、たとえば当該ＣＭＯＳデバイスの動作コストが上昇するばかりでなく、携帯デバイスに使う可能性を有する当該デバイスに関する制約をサーバーにも課することになる。また、パッケージの信頼性が低温動作のＣＭＯＳデバイスを使うことで高まることも考えられる。それに対して、ＳＯＩデバイスは、浮体効果（floating body effect）およびＳＯＩ構造自体の製造コストに苦しむことになる。
【０００５】
上記提案に加えて、極狭チャネルＭＯＳＦＥＴ構造が、サブスレッショルド領域の傾きおよび高導電電流を改善するために開発された。たとえばIBM Technical Bull. Vol. 34, No. 12, (May 1992),　101-102ページ “Corner Enhanced Field-Effect Transistor”を参照されたい。当該先行技術において、一般にチャネルの避けられないエッジに寄生すると考えられるコーナー導電効果が活用され、その結果チャネルの残りの部分において当該コーナーが導電性を支配する。この原理は、IBM Technical Bull.に記載されるように、等角堆積（conformal deposition）の窒化膜とポリシリコン層の交互層の異方性エッチングを繰り返し行うことで、いわゆるマルチ・メサ（multi-mesa）構造に拡張され、この交互層は、ＳＴＩ（shallow trench isolation；浅いトレンチ分離）領域間の領域を充たし、トランジスタのソースからドレインへ延びる複数の狭チャネルを形成する役目を果たす。
【０００６】
堆積とエッチングの繰り返しによる上記プロセス段階を用いるマルチ・メサ構造の形成は、極めて高価であり、しかも特定の環境において製造歩留まりを危うくする。さらに、コーナーが支配的な導電は、コーナー領域を除く他の領域における導電を抑制するために高レベルのメサ・ドーピングを含む。マルチ・メサ型デバイスの先行技術もまた、ゲート領域の重要な部分がデバイスの導電に大きく寄与する領域と一致しないので、不釣合いに高いゲート／入力容量に苦しむこととなる。
【０００７】
同様にマルチ・メサ型デバイスを形成するための別の試みがたとえばIBM Technology Bull. Vol. 34, No. 10A (March 1992), 472-473ページに開示されている。この開示において、スリットがＳＯＩまたはバルク構造において形成されたチャネル領域の中までエッチングされ、その結果各スリットは、チャネル幅を画定するチャネル層の厚みをもつ２つのバック・ツー・バック（back-to-back）ＦＥＴを形成する。この先行技術の方法において、ＳＯＩ構造に関する上記問題は、未然に防ぐことはできない。さらに当該先行技術構造のスリットと介在するチャネル・サイズは、現行のリソグラフィー技術で得られる最小構造体サイズで制限され、これによりトランジスタが占有できる最小面積が制限される。
【０００８】
Brunnerらの米国特許番号５,６７５,１６４号は、サブ・リソグラフィックなメサ幅と周期性を有するマルチ・メサ構造を提供する。Brunnerらが開示した当該マルチ・メサ構造は、減法ゲート・エッチング・プロセスを使って形成され、このプロセスは、フォトレジスト上に配線パターンを露光し、当該配線パターンのピッチは０．５ミクロン未満であり、メサ構造を含む溝表面を形成しているサブ・リソグラフィック幅の溝をエッチングし、当該溝表面上に酸化膜を形成し、かつ酸化膜の上にゲート電極を塗布する工程を含む。
【０００９】
減法ゲート・エッチング・プロセスの一つの欠点は、Brunnerらの特許に開示されているようにゲート導電体のストリンガ（stringers）がメサ間に残存することである。その上、先行技術による減法ゲート・エッチング・プロセスは、ソース／ドレイン接合端からスペースが取れるように、各メサにおいてチャネル・ドーピング（不純物添加）が許されない。それゆえ、先行技術のメサ構造は、それに関連してかなり高いドレイン電界を有し、これによりホット・キャリアの信頼性を下げかつ当該デバイスの本体充電効果を増やしてしまう。
【００１０】
マルチ・メサ構造を形成する先行技術による方法において、上記欠点に加えて、先行技術の方法はこれに関連して以下の問題を有する、
（ｉ）イオン注入を用いて同じ添加レベルで、ソースあるいはドレインの深さ全体にわたって供給することは難しいので、メサ（溝）のアスペクト比は制限を受ける、ソースもしくはドレインの各々は、シリコンの単一ブロックであり、いかなるドーピング方法に対しても上面のみが露出される、（ii）ソース／ドレインの縦方向のドーピング・プロファイルが不均一であるため、電流ドライブ分布はかなり不均一である、および（iii）ゲート延長形成のためのスペーサ使用により、ゲート・スペーサを保護する間、選択的にエッチング除去されるメサが塞がれる。
【００１１】
従って、サブ・スレッショルド領域の傾きが改善され、逆バイアス感度が無視でき、ＤＩＢＬ（drain induced barrier lowering）に高い耐性をもち、かつ高電流ドライブのような優れた電気特性を有する、マルチ・メサ型ＦＥＴ構造の新規で改善された製造方法を提供する必要がある。
【特許文献１】米国特許番号５,６７５,１６４号
【非特許文献１】IBM Technical Bull. Vol. 34, No. 12, (May 1992), 101-102ページ
【非特許文献２】IBM Technology Bull. Vol. 34, No. 10A (March 1992), 472-473ページ
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的の一つは、ソースおよびドレイン領域におけるメサの側壁の上にドーピングをするマルチ・メサＦＥＴ構造を提供することである。
【００１３】
本発明の別目的の一つは、導体の全幅にわたってソースおよびドレインのドーピングの均一なレベルを提供するマルチ・メサＦＥＴ構造を提供することであり、従って本発明の構造は、明確に画定した閾値電圧および良好なサブ・スレッショルド領域の傾き特性を有する。
【００１４】
さらに、本発明の他の目的は、高いメサが可能であるので、ソースおよびドレインにわたってドーピングの均一性に対する制約を受けずに、シリコンの単位面積あたりの電流密度を十分高いレベルにできるようなマルチ・メサＦＥＴ構造を提供することである。
【００１５】
さらに別の本発明の目的は、隣接するメサ間のゲート導電体ストリンガ（stringer）を除外するプロセス段階を用いて、マルチ・メサＦＥＴ構造を形成する方法を提供することである。
【００１６】
さらにまた別の本発明の目的は、ゲート導電体およびソース／ドレインの拡散領域を独立してドーピングできるマルチ・メサＦＥＴ構造を形成する方法を提供することである。
【００１７】
本発明のさらに他の目的は、サブ・スレッショルド領域の傾きが劣化しない、逆バイアス感度が無視できる、ＤＩＢＬに対する強い耐性、および高電流ドライブのような改善した電気特性を示すマルチ・メサＦＥＴ構造を形成する方法を提供することである。
【００１８】
本発明のその他の目的としては、（ｉ）高誘電率（high-k）のゲート絶縁膜と金属デート導体の使用を許容できるマルチ・メサＦＥＴ構造を形成する方法がある。“高誘電率（high-k）”の用語は、約１０もしくはそれを超える誘電率を有する誘電体を意味し、かつ（ii）各メサのチャネル・ドーピングがソース／ドレインの接合端から離れているので、それによってドレイン電界を減らし、ホット・キャリアの信頼性を改善し、および本体充電効果を減少できるマルチ・メサＦＥＴ構造を形成する方法を含む。
【課題を解決するための手段】
【００１９】
従来の減法エッチング方法に替えて、ダマシン法ゲート・プロセスもしくはダマシン法代替ゲート・プロセスを用いる方法を提供することによって、これらおよび別の目的と利点が本発明において得られる。本発明による２つの方法によって、各々のメサの側壁部に形成されたソースおよびドレイン領域を有するマルチ・メサＦＥＴ構造を形成することができる。本発明による大いに好適な実施形態のいくつかにおいては、形成された各メサ領域の側壁部の均一なドーピングが、気相ドーピングもしくはプラズマ・ドーピングによって達成される。
【００２０】
本発明の一つの側面に基づいて、
a)複数のＳｉ含有メサ領域であって、各メサ領域はソースおよびドレイン領域を形成するためにドーピングされる側壁表面を有する、前記メサ領域と、
b)前記メサ領域の各々におけるチャネル領域であって、各々のチャネル領域は、前記ソースおよびドレイン領域に電気的に接触する、前記チャネル領域と、
c)前記メサ領域の各々の表面上の、前記チャネル領域上部に位置づけられたゲート絶縁膜と、
d)前記ゲート絶縁膜上のゲート導電体とを具備する、
マルチ・メサ型電界効果トランジスタ（ＦＥＴ）構造が提供される。
【００２１】
本発明のメサ領域は、入れ子のメサ領域もしくは互いに平行なメサ領域のどちらかを形成するように構成することができる。
【００２２】
Ｓｉ含有メサ領域は、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、Ｓｉ／Ｓｉ、Ｓｉ／ＳｉＣ、Ｓｉ／ＳｉＧｅＣもしくはＳＯＩ（silicon-on-insulator）ウエハのＳｉ含有層から構成され得る。つまり、メサは、バルクＳｉ、Ｓｉ合金（ＳｉＧｅ、ＳｉＣ、およびＳｉＧｅＣのような）、バルクＳｉ（ＳｉもしくはＳｉ合金をその上に形成された）、もしくはＳＯＩウエハから形成できる。
【００２３】
本発明によるダマシン法ゲートの実施形態は、
a)Ｓｉ含有層の上部に位置する積層パッドを有するプレーナー構造を準備し、
b)前記構造において少なくとも一つのデバイス開孔（aperture）を画定するために積層パッドの一部を除去し、
c)前記少なくとも一つのデバイス開孔（aperture）において、前記Ｓｉ含有層の一部を含む少なくとも一つのメサ領域を形成し、前記少なくとも一つのメサ領域は側壁部を有し、
d)前記少なくとも一つのメサ領域の一部を露出する開口部（opening）を有する誘電体を形成し、
e)チャネル領域、ゲート絶縁膜およびゲート導電体を含む第１のゲート領域を前記開口部に形成し、前記チャネル領域は、前記少なくとも一つのメサ領域の中に形成され、一方前記ゲート絶縁膜およびゲート導電体は、前記少なくとも一つのメサ領域の上に形成され、
f)前記ゲート領域について前記誘電体を除去し、かつ前記ゲート導電体の露出された縦側壁部の上にスペーサを形成し、
g)前記少なくとも一つのメサ領域の前記側壁部においてソースおよびドレイン領域を形成する工程を含む。
【００２４】
本発明の第１の実施形態は、複数のデバイス開孔に複数のメサ領域を形成するためにも使用できる。複数のメサ領域が形成されるとき、本発明による第１の実施形態の方法により、所定数の第１のゲート領域を所定数のメサ領域の上に形成でき、ここで各第１のゲート領域は同じ極性（すなわち、ＮＦＥＴもしくはＰＦＥＴ）であり、その後、第１のゲート領域（すなわち、ＮＦＥＴもしくはＰＦＥＴ）に対して反対の極性を有する第２のゲート領域を別のメサ領域に形成できる。
【００２５】
本発明による第２の実施形態、つまりダマシン法代替ゲートの実施形態において、本発明による方法は、
a)Ｓｉ含有層の上部に位置するパターン化された積層パッドを有するプレーナー構造を準備し、前記パターン化された積層パッドは、前記Ｓｉ含有層の中に延長された浅いトレンチ分離領域によって取り囲まれ、
b)前記パターン化された積層パッドを含む前記構造の内側を窒化物層で覆い、
c)前記パターン化された積層パッドの上表面上部に位置する前記窒化物層の表面と同一平面に酸化物層を準備し、かつ少なくとも一つのデバイス開孔を形成するために前記窒化物層および前記パターン化された積層パッドの一部を除去し、
d)前記少なくとも一つのデバイス開孔において少なくとも一つのメサ領域を形成し、前記少なくとも一つのメサ領域は側壁部を含み、
e)前記少なくとも一つのメサ領域の一部の上にメサ充填材料を形成し、
f)前記少なくとも一つのメサ領域の前記側壁部においてソースおよびドレイン領域を形成し、
g)前記少なくとも一つのメサ領域の一部を露出するようにメサ充填材料を除去し、
h)チャネル領域、ゲート絶縁膜およびゲート導電体を含む第１のゲート領域を前記少なくとも一つのメサ領域の前記露出部の上に形成し、前記チャネル領域は前記少なくとも一つのメサ領域の中に形成され、一方前記ゲート絶縁膜およびゲート導電体は、前記少なくとも一つのメサ領域の上に形成される
工程を含む。
【００２６】
“メサ充填材料”の用語を、ここでは各メサ領域間に形成された隙間を合理的に埋めることができる材料を示すために使用する。最適な材料の例としては、アモルファスＳｉもしくはポリシリコンが含まれる。
【００２７】
本発明の第２の実施形態もまた、複数のデバイス開孔に複数のメサ領域を形成するために使用できる。複数のメサ領域が形成されるとき、本発明による第２の実施形態の方法により、所定数の第１のゲート領域を所定数のメサ領域の上に形成でき、ここで各第１のゲート領域は同じ極性（すなわち、ＮＦＥＴもしくはＰＦＥＴ）であり、その後、第１のゲート領域（すなわち、ＮＦＥＴもしくはＰＦＥＴ）に対して反対の極性を有する第２のゲート領域を別のメサ領域に形成できる。
【発明を実施するための最良の形態】
【００２８】
本発明は、各メサの側壁部に作りこまれたソースおよびドレイン領域を有するマルチ・メサＦＥＴ構造を準備するために各種の方法を提供することであり、ここでは提示する応用例とともに図を参照することによりさらに詳細に説明する。
図１−４２の各々は、
Ａ：切断線Ｂ−Ｂ'、Ｃ−Ｃ'、Ｄ−Ｄ'を有する平面図、
Ｂ：Ａ図に示されたＢ−Ｂ'に沿って切断した断面図、
Ｃ：Ａ図に示されたＣ−Ｃ'に沿った切断した断面図、
Ｄ：Ａ図に示されたＤ−Ｄ'に沿った切断した断面図、
を含むことを留意されたい。
【００２９】
本発明は、マルチ・メサＦＥＴ構造を形成することおよびこのようにして得られた構造について２つの新規なダマシン法ゲート・プロセスの実施形態を提供する。第１の実施形態は、図１―図２４（Ａ−Ｄ図を含む）に示され、ゲート導電体とソース／ドレイン領域のドーピングを独立して行うことができるダマシン法ゲート・プロセスを特徴とする。ゲート導電体は、保護酸化物充填材があるためにソース／ドレイン領域において高ドーピング濃度になる危険性を伴わずに、極度に高いドーピングができる。
【００３０】
加えて、ソース／ドレイン領域は、気相ドーピング（ＧＰＤ）、プラズマ・ドーピング、および斜方イオン注入のうち一つのあるいは組み合わせによってドーピングされ得る。ここで留意すべきは、たとえば気相ドーピングおよびプラズマ・ドーピングのような幾何学構造に依存しないドーピング法は、優れたデバイスを形成し得ることである。しかしながら、本発明は、本発明の精神から逸脱せずに、隣接するメサ間のスペースのアスペクト比（縦横比）を低く保たれるならば、言い換えればメサが高くなくメサ間のスペースが広いときに、通常の斜方イオン注入を用いて実施できる。このようにして形成されたデバイスは、幾何学構造に依存しないドーピング法を利用したデバイスに比べ、性能が劣ることを認めなければならない。
【００３１】
チャネル・ドーピングは、マンドレル中のゲート領域の開口部に続いて実施される。以下でより詳細に議論される本発明のいくつかの実施形態において、側壁スペーサは、チャネル・ドーピングに先立って開口部の中に形成される。側壁スペーサは、チャネル・ドーピングの分布を中心に集めることで、ソース／ドレイン拡散領域からチャネル・ドーピングの間隔をあける役割を果たす。
【００３２】
図１のＡ−Ｄに、本発明による第１の実施形態に用いられる初めの構造を示す。全ての図はＳＯＩ基板の上に描かれているが、通常のバルク基板上での実施は、実質的には修正が必要でなく簡単にできることは明らかというべきである。従って、本発明の図において、ＳＯＩウエハ１０は、Ｓｉ含有材料から構成される上層を有するその他のＳｉ含有基板でも置き換えることができる。Ｓｉ含有基板の別タイプの説明に役立つ実例として、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、Ｓｉ／Ｓｉ、Ｓｉ／ＳｉＣおよびＳｉ／ＳｉＧｅＣが含まれる。これらの基板の各々には、Ｓｉ含有材料の上層、たとえばバルクＳｉ、Ｓｉ合金、もしくはＳＯＩが含まれることを留意されたい。
【００３３】
具体的には、図１のＡ−Ｄに示した初期構造は、該表面の上部に位置した積層パッド１６を有するＳＯＩ（silicon-on-insulator）ウエハ１０を含む。ＳＯＩウエハは、底部Ｓｉ含有基板（具体的には図示あるいは表記していない）、当該底部Ｓｉ含有基板の上部に位置する埋め込み絶縁領域１２、およびＳｉ含有層１４、すなわち能動素子がその中あるいはその上に形成できるＳＯＩ層を含む。埋め込み絶縁領域は、酸化物あるいは窒化物が可能であるが、電気的にＳｉ含有層からＳｉ含有基板を隔離する。“Ｓｉ含有”という用語は、本実施例の全体にわたって少なくともシリコンを含む材料を指す。Ｓｉ含有材料の説明に役立つ実例としては、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、Ｓｉ／Ｓｉ、Ｓｉ／ＳｉＣおよびＳｉ／ＳｉＧｅＣなどが含まれるが、これらに制限されるわけではない。埋め込み絶縁領域１２は、図１に示すように連続した埋め込み絶縁領域もしくは不連続、言い換えればパターン化された埋め込み絶縁領域（図示せず）が可能である。不連続の埋め込み絶縁領域は、個々の隔離された領域もしくはＳｉ含有層に取り囲まれた島（アイランド）である。
【００３４】
ＳＯＩウエハは、Sadanaらによる米国特許第５，９３０，６３４と同様、２００１年５月２１日付米国特許出願第０９／８６１，５９３、２００１年５月２１日付米国特許出願第０９／８６１，５９４、２００１年５月２１日付米国特許出願第０９／８６１，５９０、２００１年５月２１日付米国特許出願第０９／８６１，５９６、２００１年６月１９日付米国特許出願第０９／８６１，６７０に記述された各種のＳＩＭＯＸプロセスのみならず（各々の全内容をここでは参照により本明細書に合体する）、当業者によく知られた通常のＳＩＭＯＸ（separation by ion implantation of oxygen：酸素イオン注入による分離）プロセスを用いて形成できる。代わりに、ＳＯＩウエハは、たとえば熱ボンディングおよび切断プロセスを含む他の通常のプロセスを用いて形成できる。
【００３５】
上記技術に加えて、本発明に用いられる初期のＳＯＩウエハは、リソグラフィーおよびエッチング（パターン基板を形成するときに用いられる）のみならず堆積プロセスによって形成される。具体的には、初期のＳＯＩウエハは、通常の堆積あるいは熱成長プロセスにより、Ｓｉ含有基板の表面上に絶縁性の酸化物膜あるいは窒化物膜を堆積することによって形成され、通常のリソグラフィーおよびエッチングを用いて絶縁膜を任意にパターン化し、その後たとえば化学的気相堆積法（ＣＶＤ）、プラズマ支援ＣＶ
Ｄ、スパッタ、蒸着、化学溶液付着あるいはエピタキシャルＳｉ成長を含む通常の堆積プロセスを用いて絶縁膜の上にＳｉ含有層を形成することができる。
【００３６】
初期ＳＯＩウエハの各層の厚みは、形成時に使用するプロセスに応じて替えることができる。しかし、一般には、Ｓｉ含有層１４は、約１００乃至約２００ｎｍの厚みを有する。埋め込み絶縁層１２の場合、当該層は、約１００乃至約４００ｎｍの厚みを有する。Ｓｉ含有基板の厚みは、本発明では重要ではない。上記で挙げた厚みは模範的なものであり決して本発明の範囲を制限するものではないことは留意されたい。
【００３７】
積層パッド１６は、次にＳｉ含有層１４の表面上に当業者によく知られたプロセスを用いて形成される。図１のＡ−Ｄに示すように、積層パッド１６は、パッド酸化層１８およびハードマスク２０を各々含む。本発明に基づいて、積層パッド１６のパッド酸化層は、初めに通常の熱成長プロセスを用いてＳｉ含有層１４の表面上に形成される。代わって、パッド酸化層１８は、化学的気相堆積法（ＣＶＤ）、プラズマ支援ＣＶＤ、化学溶液付着、スパッタおよび蒸着を含む通常の堆積プロセスによって形成されるが、これらに制限されわけではない。パッド酸化層の厚みは、形成するために使用される技術に応じて替えることができる。しかし、一般にはパッド酸化層は、約５乃至約１５ｎｍの厚みを有する。
【００３８】
次に、ハードマスク２０は、ＣＶＤ、プラズマ支援ＣＶＤ、スパッタ、化学溶液付着、および蒸着のような通常の堆積プロセスを用いてパッド酸化物層１８の上に形成される。ハードマスクは、ＳｉＮ、ＳｉＯＮあるいは研磨止め層ばかりでなくハードマスクとして機能できる類似の材料で構成される。ハードマスク２０の厚みは、本発明には重要ではないが、一般にハードマスク２０は、約５０乃至約１００ｎｍの厚みを有する。
【００３９】
続いて、図２のＡ−Ｄに示すように浅いトレンチ分離領域を形成すためその後使用されるトレンチ２２は、図１に示される該構造の中に形成される。ハードマスク２０、パッド酸化膜１８およびＳｉ含有層１４を介して形成されたトレンチは、通常のリソグラフィーおよびエッチングを用いて形成され、埋め込み絶縁膜１２の上で止まる。
【００４０】
トレンチを形成するために使用するリソグラフィー工程は、ハードマスク２０の水平面上にフォトレジスト（図示せず）の塗布し、フォトレジストをパターン状の照射で露光し、および通常のレジスト現像液を用いて露光されたフォトレジストに対してパターン現像を行う段階から構成される。
【００４１】
エッチング工程は、単一あるいは複数のエッチング段階によって処理され、反応性イオンエッチング（ＲＩＥ）、プラズマ・エッチングおるいはイオン・ビーム・エッチングのようなドライ・エッチング・プロセスの使用を含む。エッチング工程は、その後誘電体で充填される構造の中にトレンチ２２を形成する。Ｓｉ含有層１４、パッド酸化膜１８およびハードマスク２０の縦側壁は、エッチング後露出されることは留意されたい。フォトレジストは、一般に該パターンがハードマスク２０に転写された後、通常のレジスト剥離プロセスを用いて当該構造から除去される。
【００４２】
トレンチを画定した後、図２のＡ−Ｄに示した構造は、薄膜ライナー(単独に図示あるいは表示せず)をトレンチの底部壁ばかりでなく露出した側壁にも形成するために使用できる任意選択の酸化プロセスにさらされる。次に、トレンチ（任意のライナーを含む、あるいは含まず）は、ＣＶＤもしくはプラズマ支援ＣＶＤのような通常の堆積プロセスを用いて、テトラエトキシシラン（ＴＥＯＳ；tetraethylorthosilicate）のような誘電体で充填され、かつその後該構造は化学機械的研磨（ＣＭＰ）あるいは研削（グラインディング）のような通常の平坦化プロセスを用いて、ハードマスク２０の上表面で止めて平坦化する。焼きしめ（densification）工程を、トレンチを充填後で平坦化の前に任意に行うことができる。結果としてできた構造は、たとえば図３のＡ−Ｄに示され、ＳＴＩ（浅いトレンチ分離）領域２４をこの段階で含む。
【００４３】
続いて、図４のＡ−Ｄに示すように、トレンチ形成の間除去されずに残ったハードマスク２０の残存部分は、酸化物もしくは誘電体に比べ窒化物もしくはオキシナイトライドの除去に対して極めて選択的なウェット・エッチング工程を用いて、ここで除去される。具体的には、本発明のこの時点で用いられるハードマスク除去のためのウェット・エッチングには、たとえばウェット・エッチング・タンク中の加熱リン酸もしくはその他同等手段の使用が含まれる。
【００４４】
図４のＡ−Ｄに示すように、該構造からのハードマスク除去により、パッド酸化物層１８の表面部分の上または中で止まる構造中に、デバイス開孔（aperture）２６が準備される。図では単一のデバイス開孔の形成を示しているが、本発明は構造中に複数の該デバイス開孔を形成することを意図していることは留意すべきである。１つあるいはそれ以上のデバイス開孔が形成されるので、本発明では、これ以降“少なくとも一つの開孔”の用語を用いる。少なくとも一つの開孔は、ＦＥＴの土台（base）が形成される領域を画定する。この土台については、ここでメサの用語が使用されるので（棚上げされ）使わない。さらに、本発明の各メサ領域は、側壁部を有し、かつ各メサ領域は、スペースをあけて他のメサ領域から分離される。
【００４５】
本発明において、２つの異なる材料に堆積および反応性イオン・エッチングを繰り返し使用することで、入れ子のパターンを前記少なくとも一つの開孔の中に形成する。本発明に基づいて、２つの異なる材料のうちの一つは、化学エッチングに耐性があり、もう一方の材料は化学エッチングで容易にエッチングされる。しかし、本発明のその他の部分では、上表面にメサ・パターンを形成する他のいかなる方法にも適合できることは留意すべきである。
【００４６】
また、本発明において、前記少なくとも一つの開孔の中に前記２つの材料のパターンを転写する方法の一つを記述する。しかし、本発明のその他の部分では、前記２つの材料のパターンをＳｉ含有材料層の上に転写する他のいかなる方法にも適合できる。
【００４７】
メサ・パターンの形成および転写に対して本発明で使用する一つの好適な方法は、次のとおりであり、少なくとも一つの開孔を画定した後、図５のＡ−Ｄに示した構造を準備するために、窒化物層２８が、図４のＡ−Ｄに示した該構造の露出された水平および垂直表面の上に等角的に形成される。具体的には、窒化物層２８は、たとえば低圧ＣＶＤを含む通常の堆積プロセスを用いて形成される。本発明においてこの実施形態がメサのパターン化に使われるとき、窒化物層２８の厚みは、各々隣接するメサ領域間のスペースを画定する。下部のシリコンへのパターン転写を行う的確な方法に応じて、代わって窒化物層は、各メサの幅を画定するために使用できる。一般に窒化物層２８は、約１０乃至約１００ｎｍの厚みを有する。
【００４８】
窒化物層２８の堆積に続いて、窒化物層２８の水平表面部分は、図６のＡ−Ｄに示す構造を準備するために窒化物除去において極めて選択的な反応性イオン・エッチング（ＲＩＥ）を用いて除去される。ここで留意すべきは、これらの図面において、窒化物層２８の垂直部分は、ＳＴＩ領域２４の縦側壁の上に残ることである。
【００４９】
次に図７のＡ−Ｄに示した構造を準備するために、アモルファスＳｉ（a:Si）の共形（conformal)層が、図６のＡ−Ｄに示した該構造の全ての露出された水平および垂直表面の上に形成される。ａ：Ｓｉは、たとえばＣＶＤあるいはプラズマ支援ＣＶＤを含む通常の堆積プロセスを用いて形成される。ａ：Ｓｉ層３０の厚みは、下部に形成されるメサの幅を画定する。シリコン下部にパターン転写を行う的確な方法に応じて、代わってこの層は、隣接するメサ間のスペースを画定できる。一般にａ：Ｓｉ層３０は、約１０乃至約１００ｎｍの厚みを有する。
【００５０】
メサとスペースの間での該メサと該スペースに対する厚みの選択は、工程能力あるいは所望のデバイス構造に基づく（依存する）。一般的に、狭いメサ・デバイスは、通常のＳＯＩデバイスの性能を模倣している完全空乏状態で動作する傾向がある。しかし、メサの数および高さは、全オン電流を決める決定要因である。
【００５１】
ａ：Ｓｉ層３０の堆積に続いて、該構造の水平面上に位置するａ：Ｓｉ層は、図８のＡ−Ｄに示す構造を準備するためにａ：Ｓｉの除去を極めて選択的にできるＲＩＥプロセスを用いて除去される。ここで留意すべきは、これらの図面において、ａ：Ｓｉは、エッチングされた窒化物層２８の縦側壁に残存することである。
【００５２】
窒化物の堆積とエッチングおよびａ：Ｓｉの堆積とエッチングの工程を繰り返した後、形成された構造を図９のＡ−Ｄに示す。図９のＡ−Ｄにおいて、参照符号３２は窒化物層を示し、参照符号３４はａ：Ｓｉ層を示す。示されるように、少なくとも一つの開孔は、窒化物とａ：Ｓｉの交互層で充たされている。
【００５３】
図１０のＡ−Ｄは、任意の平坦化工程と任意のａ：ＳｉのＲＩＥ工程を実施した後での任意選択ではあるが、本発明の第１の実施形態によるもっとも好適な実施例を示す。任意の平坦化工程は、化学機械的研磨（ＣＭＰ）および研削を含む。ａ：ＳｉのＲＩＥ工程では、ａ：Ｓｉ層の高さを構造の最上層より低い深さまで低減する。すなわち、ａ：ＳｉのＲＩＥ工程は、陥凹部のａ：Ｓｉ層３０および３４を有する構造を提供する。
【００５４】
図９のＡ−Ｄもしくは図１０のＡ−Ｄに示した構造に対して、窒化物層２８と３２の残りの部分は、酸化物もしくはａ：Ｓｉに比べて窒化物の除去に対して極めて選択的な化学的ウェット・エッチング工程を用いて除去される。具体的には、本発明のこの点で用いられる化学的ウェット・エッチングとしては、たとえばウェット・エッチング・タンク中の加熱リン酸もしくは化学的エッチャントとして他の同等手段の使用が含まれる。ここで留意すべきは、本発明のこの工程は、パッド酸化物層１８の一部を露出することである。該構造で窒化物層をウェット・エッチング処理した後、開口部３６がパッド酸化物層１６の露出部を介してＳｉ含有層１４の表面上で止めて形成される。具体的には、パッド酸化物層１８の露出部が、酸化物を除去するのに極めて選択的なＲＩＥプロセスを用いて除去される。選択的に窒化物層と酸化物層を除去した後形成された結果できた構造を、たとえば図１１のＡ−Ｄに示す。
【００５５】
次に、図１２のＡ−Ｄに示すように、ａ：Ｓｉ層３０と３４の残りの部分が、本発明によるプロセスのこの時点で、酸化物に比べてａ：Ｓｉの除去に対して極めて選択的なＲＩＥ工程を用いて除去される。パッド酸化物層１８とＳｉ含有層１４の領域が該構造に残存することは留意すべきである。残ったＳｉ含有層のいくらかの領域は、本発明のマルチ・メサＦＥＴの土台を形成する。たとえば、図１２のＡ−Ｄはメサ領域１７の存在を示している。
【００５６】
該構造からａ：Ｓｉの残りの部分を除去した後、誘電体３８は、たとえば図１３のＡ−Ｄに示される構造を準備するために形成される。具体的には、誘電体３８は、図１２のＡ−Ｄに示される構造の全ての露出した表面に通常の堆積プロセスを用いて形成される。誘電体３８は、ドーパントの基板中への起こり得る拡散を防ぐために、たとえば窒化シリコンのような不透性材料の薄膜ライナーを有する、たとえばテトラエトキシシラン（ＴＥＯＳ）のような酸化物およびたとえばホウ素添加ケイリン酸塩ガラス（ＢＰＳＧ）のようなケイ酸塩ガラスから構成できる。誘電体３８の厚みは、本発明には重要ではないが、一般的に誘電体３８は約１００乃至約３００ｎｍの厚みを有する。
【００５７】
誘電体層３８を形成後、誘電体は、たとえば図１４のＡ−Ｄに示す構造を準備するために平坦化される。図１４のＡ−Ｄに示す構造の形成に使用される平坦化プロセスにはＣＭＰまたは研削が含まれる。
【００５８】
次に、パターン化されたレジスト４０が、通常のリソグラフィーによって誘電体３８の平坦化された表面上に形成される。パターン化されたレジストは、ＭＯＳＦＥＴが形成される所定の位置、すなわちメサ領域１７で、誘電体層３８の下部にある部分を露出する。レジストのパターニング後、ゲート開口部４２（そのうちの一つが図示されている）が、Ｓｉ含有層の表面上、すなわちメサ領域１７で止まるパッド酸化物層１８ばかりでなく誘電体層３８の露出された部分を介して形成される。酸化物除去に対して極めて選択的なＲＩＥプロセスが、ゲート開口部４２の形成において行われる。本発明のこれらの工程が実施された後に形成された結果できた構造を、たとえば図１５のＡ−Ｄに示す。
【００５９】
ゲート開口部の形成に続いて、パターン化されたレジストは、当業者にはよく知られた通常の剥離プロセスを用いて該構造から除去される。本発明のこの時点において、チャネル領域４４は、Ｓｉ含有メサ１７の露出された部分に形成される。必要があれば、この時点で、たとえば気相ドーピング、プラズマ・ドーピング、もしくはイオン注入も含む既知のドーピング法を用いてチャネル・ドーピングを行い得る。しかしながら、イオン注入では、プロセス中にドーパントの幾何学的な影により、チャネル全表面にわたってドーパントを供給できないことは留意すべきである。
【００６０】
本発明のいくつかの実施形態（具体的に図示せず）において、ゲート開口部４２は、誘電体３８の内壁に沿ってスペーサを形成できるようにするため２段階で形成される。これは、開口部４２内部で誘電体３８のエッチングをシリコン・メサの最上層の上つまりパッド酸化物層の上で止めることで行われる。次に、レジストは剥離され、スペーサが誘電体３８の内部（ゲート側）側壁の上に形成される。さらに、別のレジスト層を、メサ間およびスペーサ間から誘電体３８の残り部分をエッチングするために使うことができる。当業者には理解できるように、２段階のフォトリソグラフィーの使用は、レジスト４０の代わりにハードマスクを使用すれば１段階のフォトリソグラフィーに削減できる。結果としてできた構造は、図においてチャネルとソース／ドレイン領域の間に、後に露出される組み込みスペーサを有する。
【００６１】
チャネル領域の形成後、ゲート絶縁膜４６がチャネル領域４４を含むＳｉ含有層の露出された表面上に形成される。ゲート絶縁膜４６は、通常の熱成長プロセスを用いて形成される。代わりに、ゲート絶縁膜は、たとえばＣＶＤ、プラズマ支援ＣＶＤもしくは化学溶液付着を含む通常の堆積プロセスによっても形成できる。ゲート絶縁膜は、約１乃至約１０ｎｍの厚みを有する薄い層である。ゲート絶縁膜は、たとえばＳｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ３、ＴｉＯ２およびペロブスカイト型酸化物のような通常の酸化物から構成されるが、これらに制限されるわけではない。ゲート絶縁膜４６形成後、結果としてできた構造をたとえば図１６のＡ−Ｄに示す。ここでゲート絶縁膜は、Ｓｉ含有層１４の柱（pillar）で包み込まれることは留意されたい。（図１４のＤを参照。）
【００６２】
ゲート絶縁膜の形成に続いて、ゲート導電体４８が、チャネル領域をオーバーレイするゲート絶縁膜の部分の上に形成される。（図１７のＡ−Ｄを参照。）たとえばドープされたポリシリコン、シリサイド、金属元素、あるいはその組み合わせを含む導電材料で構成されたゲート導電体は、ＣＶＤのような通常の堆積プロセスによって形成される。ポリシリコンを用いる場合、ポリシリコン・ゲートは、堆積プロセスの時点でドープされるか、あるいはその代わりにポリシリコン・ゲートは堆積後、通常のイオン注入およびアニールを用いてドープすることができる。別の実施形態として、ポリシリコン・ゲートはソース／ドレイン領域の形成と同時にドープすることができる。必要があれば、ゲートは、堆積後あるいは堆積とドーピング後、任意の平坦化工程にさらされる。ゲート導電体のイオン注入は、少なくとも一つのＮＭＯＳあるいはＰＭＯＳのＦＥＴ領域を形成するために、マスク付イオン注入工程を用いて実施されることは留意されたい。逆の導電型領域は、後のプロセスで形成される。チャネル領域４４、ゲート絶縁膜４６およびゲート導電体４８は本発明のゲート領域を形成することは留意されたい。
【００６３】
マスク（図示せず）は、次にゲート導電体の上に形成され、その後誘電体３８の露出された部分は、誘電体の表面がＳＴＩ領域２４と同一平面になったとき止めることで除去される。除去工程は、ゲート導電体に比べて酸化物を極めて選択的に除去できる時間制御のＲＩＥプロセスの使用を含む。たとえば、Ｃ４Ｈ８成分が、誘電体３８を選択的に除去するために使うことができる。これらの工程が実施された後形成された結果としてできた構造を図１８のＡ−Ｄに示す。ゲート導電体４８の縦方向部分が、この時点で露出されていることを留意されたい。
【００６４】
スペーサ５０が次に、たとえば図１９のＡ−Ｄに示される構造を準備するためにゲート導電体４８の露出した縦側壁の周りに形成される。該スペーサは、好ましくは窒化物あるいは酸窒化物から構成されるが、ここで酸化物スペーサは、ゲート導電体の高さが誘電体の一部がゲート導電体の下部に残るように設計されることを条件に使用できる。該スペーサは、堆積とエッチングで形成される。
【００６５】
、図２０のＡ−Ｄに示す構造を準備するために、ゲート導電体を覆っているレジストが、次に通常のレジスト剥離工程により除去され、かつ誘電体３８およびＳＴＩ領域２４を含むいかなる残りの誘電体も、該構造から除去される。
【００６６】
続いて、図２０のＡ−Ｄに示した構造は、ドープされたソース／ドレイン拡散領域を形成するために、および任意選択でドープされたソース／ドレイン延長領域を形成するために、気相プラズマ・ドーピング・プロセス、プラズマ・ドーピング・プロセス、および／もしくは斜方イオン注入プロセスにさらされる。該領域は、上記形成された各メサ領域の側壁部の中に形成されることは留意されたい。図２１のＡ−Ｄは、ソース／ドレインおよびその延長領域が形成された例を示す。しかしながら、ソース／ドレインの延長領域の形成は省略することもできる。
【００６７】
これらの図面において、参照符号５２は、浅くドープされた領域を示し、一方参照符号５４は深くドープされた（領域５２に比べて）領域を示す。参照符号１５は、ここではＳｉ含有層１４のドーピングを示すために使われる。“浅くドープされた領域（lightly doped region）”の用語は、一般にソース／ドレイン延長領域として引用され、約５×１０１９原子／ｃｍ３もしくはそれ未満のドーピング濃度を有する領域を示す、一方“深くドープされた領域（heavily doped region）”の用語は、５×１０１９原子／ｃｍ３を超えるドーピング濃度を有する領域を示す。ドープされた領域５２および５４は共に該構造のソース／ドレイン領域を形成する。当業者にとって、最良のＦＥＴ性能のために、適度のウェット・エッチングをソース／ドレイン延長領域の位置を微調整するために行い得ることは明らかというべきである。
【００６８】
上述したように、本発明において気相ドーピングもしくはプラズマ・ドーピングの使用が好ましく、これはこれらのドーピング法で実施したドーピングの均一性が幾何学的に制限を受けないため、言い換えると全ての露出された表面が同じレベルのドーピングを受けるためである。各々の場合において、ドーパントは、メサ間でスペースの底に至るまで、気相状態あるいはプラス状態で移動し、同量もしくは同等の量のドーパントが露出された側壁表面にわたってシリコン中に供給される。イオン注入の使用により、不均一なドーピング・プロファイルが生成されるが、極めて浅いメサの場合には、閾値電圧およびサブ・スレショルド電圧特性の均一性においてさしたる悪影響を及ぼすことも無く十分であり得る。　
【００６９】
ドープ領域５２および５４の形成に続いて、酸化物層５６が通常の堆積プロセスによって該構造の上に形成され、かつ酸化物層は、図２２のＡ−Ｄに示すプレーナー構造を準備するために平坦化される。相補的なマスクが他の導電型ＦＥＴ領域をマスクするために使用され、かつ図１８乃至図２２に示す工程が繰り返される。これにより構造中に逆の導電型ＦＥＴが形成される。各々の場合において、該ＦＥＴはＳｉ含有メサの上に形成されることは留意されたい。
【００７０】
次に、図２３のＡ−Ｄに示すように、シリサイド（silicide）コンタクト５８が、通常のシリサイド化プロセスを用いて、ゲート領域（ゲート導電体４８上と同様）付近で該構造中に形成される。任意の実施形態において（図２４のＡ−Ｄを参照）、ソース／ドレイン領域は、ａ：Ｓｉで充たすことができ、続いてマスク付イオン注入工程よってイオン注入される。領域６０は、ａ：Ｓｉの堆積とエッチングの後形成されたドープ・ポリシリコンを示す。シリサイド・コンタクト５８は、上述したように通常のシリサイド化工程を用いて形成される。シリサイド・コンタクト５８は、特定のデバイスに対して非シリサイド・コンタクトで置き換えることができることは留意されたい。
【００７１】
図２３のＡ−Ｄおよび図２４のＡ−Ｄの段階で、所望のデバイス特性に応じて、メサ間のスペースは、誘電体、ポリシリコン、シリサイドあるいは金属のようないかなる材料でも充たすことができる。
【００７２】
上述の説明および図１乃至図２４は、ダマシン法ゲート・プロセスが使用される本発明による第１の実施形態を示す。以下の説明および図２５乃至図４２は、ダマシン法ゲート代替プロセスが使用される本発明による第２の実施形態を示す。本発明の第２の実施形態では、ゲート酸化およびソース／ドレインのアニ−ルに伴う通常の熱使用量が削除できるので、高誘電率（high-k)誘電体および金属ゲート導電体の使用が許容される。
【００７３】
図２５のＡ−Ｄに示されるＳＯＩウエハ１０（Ｓｉ含有基板、埋め込み絶縁層１２、およびＳｉ含有層１４を含む）と積層パッド１６（パッド酸化物１８およびハードマスク２０を含む）を含む初期構造をまず参照する。この初期構造は、図１のＡ−Ｄに示す構造と一致し、それゆえ図１のＡ−Ｄに関しての上述の見解はここでは参照によって合体されることを留意されたい。図面は全てＳＯＩ基板に関して描かれているが、通常のバルク基板に関する実施も実質的に修正の必要も無く容易にできることは明らかというべきである。
【００７４】
図２６のＡ−Ｄおよび図２７のＡ−Ｄは、各々トレンチ２２およびＳＴＩ領域２４の形成を示す。これらの図面は、図２のＡ−Ｄおよび図３のＡ−Ｄに一致し、それゆえ図２のＡ−Ｄおよび図３のＡ−Ｄに関して上述の見解はここでは同様に参照によって合体されることを留意されたい。
【００７５】
次に、図２８のＡ−Ｄに示すように、ＳＴＩ領域２４には凹部が形成され、かつ窒化物層７０が、該構造の全ての露出された表面上に形成される。窒化物層７０は、エッチング・ストッパ層として機能し、ＣＶＤのような通常の堆積プロセスによって形成される。窒化物層７０の厚みは、替えることができるが、本発明には重要ではない。一例の目的ではあるが、窒化物層７０の厚みは、一般に約５乃至約５０ｎｍである。
【００７６】
該構造上に窒化物層７０を形成した後、酸化物層７２が図２９のＡ−Ｄに示す構造を準備するために、堆積されかつ平坦化される。ハードマスク２０の水平表面上に位置する窒化物層７０の部分は露出されることを留意されたい。次に、窒化物層の露出部２８と下に位置するハードマスク２０が、酸化物に比べて窒化物を極めて選択的に除去できるウェット・エッチング・プロセスを用いて該構造から除去される。エッチング工程は、パッド酸化物層１８の上で止める。本発明によるこの工程後結果としてできた構造を、たとえば図３０のＡ−Ｄに示す。デバイス開孔２６が、本発明のこの時点で形成され、ハードマスク２０の周りに形成された窒化物層７０の縦方向部分もまた、本発明のこの時点で除去される。
【００７７】
図３１のＡ−Ｄ乃至図３５のＡ―Ｄは、各々、窒化物層２８の堆積とＲＩＥ後、ａ：Ｓｉ３０の堆積とＲＩＥ後、窒化物層３２の堆積とＲＩＥ後、およびａ：Ｓｉ３４の堆積とＲＩＥ後に形成された、異なる構造を図示している。この連続した工程の間使われるこれらのプロセスは、図５乃至図９に関して述べたものと同一であり、それゆえ図５乃至図９とともに記述したプロセスも等しく本発明のこの実施形態に当てはまることは留意されたい。
【００７８】
図３６のＡ−Ｄは、平坦化（ＣＭＰもしくは研削）、酸化物のＲＩＥおよびａ：ＳｉのＲＩＥ後に形成された構造を示す。平坦化工程とａ：ＳｉのＲＩＥは任意選択であるが、酸化物層７２を除去する酸化物のＲＩＥは必要である。酸化物のＲＩＥは、酸化物除去において極めて選択的であるＲＩＥ化学反応の使用を含み、一方任意選択のａ：ＳｉのＲＩＥは、Ｓｉ除去において極めて選択的であるＲＩＥ化学反応を使用する。エッチングは窒化物層７０の上で止めることを留意されたい。
【００７９】
次に、残存窒化物（層２８、３２および７０）は、窒化物除去において極めて選択的な化学的ウェット・エッチング工程を用いて該構造から除去される。結果としてできる構造をたとえば図３７のＡ−Ｄに示す。パッド酸化物層１８のいくらかの部分は、この時点で露出されたままであることを留意されたい。窒化物除去の間、パッド酸化物層１８の部分は、薄くなり得ることを強調しておく。
【００８０】
開口部３６は、酸化物ＲＩＥプロセスを用いて形成される。酸化物ＲＩＥプロセスは、Ｓｉ含有層１４を露出するために、露出された酸化物、特にパッド酸化物１８を該構造から除去する。メサ１７が発明のこの時点で形成されることを留意されたい。開口部３６の形成に続いて、ａ：Ｓｉ層３０および３４の残りの部分は、たとえば図３８のＡ−Ｄに示した構造を準備する本発明による第１の実施形態において上述したように、除去される。パターン化されたＳｉ含有層のいくらかは、ＦＥＴデバイスが続いて形成されるメサ領域として機能することは留意されたい。
【００８１】
図３８のＡ−Ｄに示す構造は、次にＳｉ含有層１４の露出された壁部分に薄い酸化物層を形成する酸化工程にさらされる。薄い酸化物層は、本発明の図面において単独に図示あるいは表記していない。ａ：Ｓｉ層７４が次に堆積され、図３９のＡ−Ｄに示す構造を準備する。ＮＦＥＴおよびＰＦＥＴマスク（図示せず）が、次にａ：Ｓｉにおいてソース／ドレイン領域を開設するために続けて塗布される。ＮＦＥＴに対してソース／ドレイン・ドーピングが画定される間、ＰＦＥＴは、ａ：Ｓｉ層によって保護される。ａ：Ｓｉ層７４は、ａ：Ｓｉであるべき必要はなくポリシリコン層もしくはメサ間のスペースを合理的に充填し、リソグラフィーでパターン化でき、かつドープされたあるいはドープされていない二酸化シリコンに対して選択的にエッチングされうるいかなる材料による層でも可能であることは留意されたい。
【００８２】
図４０のＡ−Ｄは、以下の工程順を実行した後に形成される構造を示し、初めにＮＦＥＴマスクを塗布し、次に露出されたａ：Ｓｉ層７４をエッチングする。露出された領域は、ＮＦＥＴのソースおよびドレイン領域に該当する。次に、薄い酸化物を剥離し、次にソース／ドレイン領域を形成するために、気相プラズマ・ドーピング、プラズマ・ドーピングおよび／もしくは斜方イオン注入を使用する。二酸化シリコンのような誘電体３８が、次にたとえばＣＶＤ反応炉中でＴＥＯＳの分解による堆積法によって形成される。代わって、薄ＳｉＮライナー７６が、次に堆積法により形成され、次に誘電体３８が、堆積される。誘電体の堆積後、該構造は、平坦化され、次にＳｉＮの短時間ＲＩＥプロセスが実施される。ＳｉＮスペーサは、誘電体３８で充填される前に、ａ：Ｓｉ層７４の側壁上に付加的に形成することができることは留意されたい。これにより境界のない拡散コンタクトの形成が可能になる。
【００８３】
ＰＦＥＴマスクが塗布され、該ａ：Ｓｉ（ＰＦＥＴ領域中で）が画定され、図４０のＡ−Ｄに関連した上述の工程が実施される。
【００８４】
図４１のＡ−Ｄは、以下のプロセス工程順を実行した後に形成される構造を示す。初めにａ：Ｓｉが通常のエッチング・プロセスを用いて除去され、次にチャネル領域４４が上述したチャネル・ドーピングにより画定される。本発明の第１の実施形態と同様に、チャネル・ドーピングは、犠牲スペーサの使用を含み得る。次に、パッド酸化物は除去され、ゲート絶縁膜４６がチャネル領域４４のこの時点で露出された表面上に形成される。本発明の第２の実施形態において、高誘電率（high-k）の誘電体だけでなくたとえば５酸化タンタル、バリウム・ストロンチウム・チタン酸塩およびイットリウム・ケイ酸塩のような通常の誘電体が使用できる。高誘電率（high-k）誘電体の用語は、ここでは、１０もしくはそれを超える誘電率を有する誘電体を指すために使われる。ゲート絶縁膜４６の形成後、ゲート導電体４８がゲート絶縁膜の上に形成される。ゲートは平坦化され、凹部（くぼみ）をつけられ、かつＳｉＮキャップ７８が任意選択でゲート導電体凹部の上に形成される。この実施形態において、金属ゲート導電体が使用できる。
【００８５】
図４２のＡ−Ｄは、以下の工程順を実行した後に形成される構造を示し、初めに選択的に誘電体３８を除去するエッチング・プロセスを用いて、ＳｉＮ層７６へコンタクト・ビア（穴）を開設し、その後窒化物除去において極めて選択的なエッチング・プロセスを用いてＳｉＮ層７６を開設する。シリサイド・コンタクト（もしくは非シリサイド・コンタクト）５８が、次に上述したように形成される。
【００８６】
図４２のＡ−Ｄの段階において、所望のデバイス特性の性質に基づいて、メサ間のスペースは、誘電体、ポリシリコン、シリサイドもしくは金属のようないかなる材料でも充たすことができる。
【００８７】
本発明は、ゲートが対の狭Ｓｉメサ間のスペースを充たすラップ・ゲート絶縁膜を提供することは留意されたい。それゆえ、ＦＥＴの有効幅においては、ラップ・アラウンド構造を形成する従来の方法に比べて多様性が増加する。
【００８８】
従来技術の方法と違って、ここで記述した本方法は、メサの側壁に直接ソースおよびドレインのドーピングを可能にする。さらに、好適なドーピング方法は、閾値電圧制御を理由にメサの高さを制限することはない。
【００８９】
本発明を特に好適な実施形態の観点で示し記述したが、当業者にとって明らかなように、本発明の範囲および精神から逸脱せずに前述の説明に基づいて変形を様様加えられることは理解されるべきである。従って、本発明は記述され図示された形態そのものに制限されるわけではなく、特許請求の範囲の精神および範囲内に含まるものを意図している。
【図面の簡単な説明】
【００９０】
【図１】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図２】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図３】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図４】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図５】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図６】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図７】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図８】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図９】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図１０】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図１１】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図１２】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図１３】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図１４】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図１５】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図１６】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図１７】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図１８】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図１９】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図２０】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図２１】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図２２】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図２３】本発明の第１の実施形態による基本的なプロセス段階を示す図である。（ダマシン法ゲートの実施形態）
【図２４】本発明の第１の実施形態での任意選択のプロセス段階を示す図である。
【図２５】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図２６】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図２７】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図２８】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図２９】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図３０】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図３１】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図３２】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図３３】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図３４】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図３５】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図３６】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図３７】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図３８】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図３９】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図４０】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図４１】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）
【図４２】本発明の第２の実施形態による基本的なプロセス段階を示す図である。（ダマシン法代替ゲートの実施形態）図１−４２の図中、Ａ：切断線Ｂ−Ｂ'、Ｃ−Ｃ'、Ｄ−Ｄ'を有する平面図、Ｂ：Ａ図に示されたＢ−Ｂ'に沿って切断した場合の断面図、Ｃ：Ａ図に示されたＣ−Ｃ'に沿った切断した場合の断面図、Ｄ：Ａ図に示されたＤ−Ｄ'に沿った切断した場合の断面図を示す。
【符号の説明】
【００９１】
１０　ウエハ
１２　埋め込み絶縁領域
１４　Ｓｉ含有層
１５　Ｓｉ含有層のドーピング
１６　積層パッド
１７　メサ領域
１８　パッド酸化物層（酸化膜）
２０　ハードマスク
２２　トレンチ
２４　ＳＴＩ領域
２６　デバイス開孔
２８　窒化物層
３０　３２　３４　ａ：Ｓｉ層
３６　開口部
３８　誘電体
４０　レジスト
４２　ゲート開口部
４４　チャネル領域
４６　ゲート絶縁膜
４８　ゲート導電体
５０　スペーサ
５２　浅くドープされた領域
５４　深くドープされた領域
５６　酸化物層
５８　シリサイド・コンタクト
６０　ドープされたポリシリコン
７０　窒化物層
７２　酸化物層
７４　ａ：Ｓｉ層
７８　ＳｉＮキャップ（ＳｉＮ層）
【図１】
2004128494.tif 000003
【図２】
2004128494.tif 000004
【図３】
2004128494.tif 000005
【図４】
2004128494.tif 000006
【図５】
2004128494.tif 000007
【図６】
2004128494.tif 000008
【図７】
2004128494.tif 000009
【図８】
2004128494.tif 000010
【図９】
2004128494.tif 000011
【図１０】
2004128494.tif 000012
【図１１】
2004128494.tif 000013
【図１２】
2004128494.tif 000014
【図１３】
2004128494.tif 000015
【図１４】
2004128494.tif 000016
【図１５】
2004128494.tif 000017
【図１６】
2004128494.tif 000018
【図１７】
2004128494.tif 000019
【図１８】
2004128494.tif 000020
【図１９】
2004128494.tif 000021
【図２０】
2004128494.tif 000022
【図２１】
2004128494.tif 000023
【図２２】
2004128494.tif 000024
【図２３】
2004128494.tif 000025
【図２４】
2004128494.tif 000026
【図２５】
2004128494.tif 000027
【図２６】
2004128494.tif 000028
【図２７】
2004128494.tif 000029
【図２８】
2004128494.tif 000030
【図２９】
2004128494.tif 000031
【図３０】
2004128494.tif 000032
【図３１】
2004128494.tif 000033
【図３２】
2004128494.tif 000034
【図３３】
2004128494.tif 000035
【図３４】
2004128494.tif 000036
【図３５】
2004128494.tif 000037
【図３６】
2004128494.tif 000038
【図３７】
2004128494.tif 000039
【図３８】
2004128494.tif 000040
【図３９】
2004128494.tif 000041
【図４０】
2004128494.tif 000042
【図４１】
2004128494.tif 000043
【図４２】
2004128494.tif 000044