(57)【要約】【課題】可変利得増幅器の内部制御電圧に対する利得制御特性の対数プロットを、最大利得と最小利得付近でも直線性をよくする。この直線性をよくする回路を簡単な構成で実現する。【解決手段】入力信号に対する利得制御が可能な可変利得増幅器であって、外部より与えられる制御信号によって利得が制御される可変利得回路と、前記制御信号によって信号の減衰量が制御される可変信号減衰回路を縦続接続する。前記可変利得回路に外部より与えられる制御信号によって利得を制御する増幅器制御信号と、前記可変信号減衰回路に外部より与えられる制御信号によって減衰量を制御する減衰器制御信号を作り出す制御信号生成回路を有する。【選択図】    図１
2004328425.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に対する利得制御が可能な可変利得増幅器であって、少なくとも、外部より与えられる制御信号によって利得が制御される可変利得回路と、前記制御信号によって信号の減衰量が制御される可変信号減衰回路を有し、前記可変信号減衰回路と前記可変利得回路が縦続接続されてなることを特徴とする可変利得増幅器。
【請求項２】
前記外部より与えられる制御信号から、前記可変利得回路の利得を制御する増幅器制御信号と、前記可変信号減衰回路の減衰量を制御する減衰器制御信号のうちの少なくとも１つを作り出す制御信号生成回路を有することを特徴とする請求項１に記載の可変利得増幅器。
【請求項３】
前記可変利得回路が、少なくとも１つの信号増幅部と、該信号増幅部の出力信号強度を制御する第１、第２の出力信号制御部とからなることを特徴とする請求項１または２に記載の可変利得増幅器。
【請求項４】
前記入力信号が差動信号であって、前記可変利得回路が、少なくとも１つの差動増幅部と、該差動増幅部の１つの出力信号強度を制御する第１、第２の出力信号制御部と、前記該差動増幅器の他の１つの出力信号強度を制御する第３、第４の出力信号制御部からなることを特徴とする請求項１乃至３のいずれかに記載の可変利得増幅器。
【請求項５】
前記可変信号減衰回路が、前記可変利得回路が有する外部制御電圧に対する利得特性に対して、相補関係にある外部制御電圧に対する利得特性を有することを特徴とする請求項１乃至４のいずれかに記載の可変利得増幅器。
【請求項６】
前記可変信号減衰回路が、少なくとも、差動信号の１つの入力端子に接続した第１の抵抗と、前記差動信号の他の１つの入力端子に接続した第２の抵抗と、減衰量を制御する制御信号出力端子に接続した第１の端子と、前記第１の抵抗の入力端子とは反対側の端子に接続した第２の端子と、前記第２の抵抗の入力端子とは反対側の端子に接続した第３の端子とを有するトランジスタからなることを特徴とする請求項１乃至５のいずれかに記載の可変利得増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、可変利得増幅器に関し、特に、ＣＡＴＶチューナ、ＴＶチューナやＢＳチューナ等に用いられ、ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）周波数帯あるいはＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）周波数帯等の信号を、その入力レベルに応じた増幅度で増幅し、これらチューナの出力レベルを一定にする可変利得増幅器である。
【０００２】
【従来の技術】
ＣＡＴＶチューナ、ＴＶチューナやＢＳチューナ等における、いわゆるＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）周波数帯あるいはＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）周波数帯等の信号を、入力信号の強度によらず、ほぼ一定強度の信号を次の回路へ渡すために利得制御回路が必要とされている。この利得制御回路の性能としては、広いゲイン制御範囲であること、広いダイナミックレンジであること、利得制御信号に対する利得の対数プロットが良好な制御直線性であること、広帯域であることなどが必要とされている。
【０００３】
このような利得制御回路として、特許文献１がある。図６は特許文献１に示された回路図であり、差動増幅回路６１、バイアス回路６２、２つの電流分割回路６３、６４および２つの抵抗回路網６５、６６からなる差動型の利得制御回路を有する。差動増幅回路６１を構成する差動対トランジスタＱ６１，Ｑ６２の各ベースの入力端子Ｉｎ＋、Ｉｎ−間に入力電圧Ｖｉが入力され、電流分割回路６３，６４のトランジスタＱ６３，Ｑ６６の各ベース共通接続点と、トランジスタＱ６４，Ｑ６５の各ベース共通接続点間に制御電圧Ｖｃが印加される。そして、トランジスタＱ６４，Ｑ６６の各コレクタ間から出力電圧Ｖｏが導出される。上記構成の利得可変回路において、差動対トランジスタＱ６３，Ｑ６６の各ベース接続点と差動対トランジスタＱ６４，Ｑ６５の各ベース接続点間に、制御電圧Ｖｃが印加されると、制御電圧Ｖｃに応じて電流分割回路６３，６４での電流配分が変わることによって利得が変化することになる。
【０００４】
この構成における利得制御信号に対する利得の対数プロットを、図８（Ａ）（Ｂ）に従来例１として点線で示す。最大利得付近と最小利得付近に近づくにつれ、最大利得と最小利得に漸近して丸まるために、直線性が悪くなると言う欠点があった。
【０００５】
そこで、上記特許文献１では、図７に示す制御電圧印加回路を用いている。図７において、外部制御電圧ＶＣは、バッファ７４を介して第１，第２の差動回路７５，７６に供給され、さらにバッファ７７を介して電流―電圧変換回路７８に供給される。第１の差動回路７５は、差動対トランジスタＱ７１，Ｑ７２と、そのエミッタ共通接続点と電源ＶＣＣとの間に接続された電流源Ｉ７１とを有する。そして、図８（Ｂ）に点線で示す利得制御特性（従来例１）の直線領域の下限に対応して設定された基準電圧Ｖｋ１をトランジスタＱ７１のベース入力とし、バッファ７４を経た外部制御電圧ＶＣをトランジスタＱ７２のベース入力としている。この第１の差動回路７５において、トランジスタＱ７３は、エミッタが抵抗Ｒ７２を介してグランドに接続されたトランジスタＱ７４と、ベースが共通に接続されてカレントミラー回路を構成している。第２の差動回路７６は、上記第１の差動回路７５と同様に構成され、基準電圧Ｖｋ２は図８（Ｂ）に点線で示す利得制御特性（従来例１）の直線領域の上限に対応して設定されている。
【０００６】
電流―電圧変換回路７８は、バッファ７７の出力端にエミッタが接続されたトランジスタＱ７６と、このトランジスタＱ７６のコレクタと電源ＶＣＣとの間に接続された抵抗Ｒ７５と、ノードＡとグランドとの間に直列に接続された抵抗Ｒ７６および直流電源７９と、ノードＡとグランドとの間に接続された電流源Ｉ７３とを有する構成となっている。ノードＡには、上記カレントミラー回路のトランジスタＱ７４，Ｑ７８の各コレクタが共通に接続されている。
【０００７】
上記構成の制御電圧印加回路７３において、外部制御電圧ＶＣが第１の差動回路７５の基準電圧Ｖｋ１から第２の差動回路７６の基準電圧Ｖｋ２までの電圧範囲では、外部制御電圧ＶＣに比例した電流が抵抗Ｒ７６に、内部制御電圧Ｖｃとして利得可変回路７１に供給される。すなわち、図８（Ａ）に実線で示す従来例２のように、外部制御電圧ＶＣのＶｋ１〜Ｖｋ２の電圧範囲では、外部制御電圧ＶＣに比例した内部制御電圧Ｖｃが生成されることになる。そして、基準電圧Ｖｋ１を下回る電圧領域および基準電圧Ｖｋ２を超える電圧領域においても、外部制御電圧ＶＣに対して利得がリニアに変化する内部制御電圧Ｖｃを生成し、これを利得可変回路７１に印加した場合には、利得可変回路７１の利得制御特性は、図８（Ｂ）の点線（従来例１）で示すように、最大利得Ｇｍａｘと最小利得Ｇｍｉｎに近づくにつれて直線性が悪化することになる。しかし、外部制御電圧ＶＣが第１の差動回路７５の基準電圧Ｖｋ１を下回ると、トランジスタＱ７２がオン状態となり、電流源Ｉ７１からの電流がトランジスタＱ７２を通してトランジスタＱ７３に流れる。トランジスタＱ７３はトランジスタＱ７４とカレントミラー回路を構成していることから、トランジスタＱ７３に流れる電流と同じ電流がトランジスタＱ７４にも流れる。このとき、トランジスタＱ７８がオフ状態にあり、またトランジスタＱ７４のコレクタがノードＡに接続されていることから、トランジスタＱ７４に流れる電流は電流―電圧変換回路７８から引き込まれることになるので、電流―電圧変換回路７８では、電流源Ｉ７３に流れる電流と抵抗Ｒ７６に流れる電流に加えて、トランジスタＱ７４によって引き込まれる分の電流がトランジスタＱ７６に流れるため、外部制御電圧ＶＣに対するコレクタ電位の変化が大きくなる。
【０００８】
また、外部制御電圧ＶＣが第２の差動回路７６の基準電圧Ｖｋ２を超えたときには、トランジスタＱ７６がオン状態となるため、トランジスタＱ７７およびトランジスタＱ７６を通して電流源Ｉ７２に電流が流れる。トランジスタＱ７７はトランジスタＱ７８とカレントミラー回路を構成していることから、トランジスタＱ７７に流れる電流と同じ電流がトランジスタＱ７８にも流れる。このとき、トランジスタＱ７４がオフ状態にあり、またトランジスタＱ７８のコレクタがノードＡに接続されていることから、トランジスタＱ７８に流れる電流は電流−電圧変換回路７８に流れ込むことになる。これにより、電流―電圧変換回路７８では、トランジスタＱ７８から流れ込んだ電流が電流源Ｉ７３に流れるため、その分だけトランジスタＱ７６に流れる電流が減り、外部制御電圧ＶＣに対するコレクタ電位の変化が大きくなる。
【０００９】
上述したように、Ｖｋ１〜Ｖｋ２の電圧範囲では外部制御電圧ＶＣに対してリニアに変化する内部制御電圧Ｖｃを生成し、基準電圧Ｖｋ１を下回る電圧領域および基準電圧Ｖｋ２を超える電圧領域ではＶｋ１〜Ｖｋ２の電圧範囲よりも変化の割合が大きい内部制御電圧Ｖｃを生成し、これを利得可変回路７１にその利得制御電圧として印加するようにしたことにより、図８（Ｂ）に点線で示した従来例１に係る、外部制御電圧ＶＣに対する利得制御特性の対数プロットの直線性が失われる領域の非直線性を補償することができる。その結果、外部制御電圧ＶＣに対する利得制御特性の対数プロットの直線性は図８（Ｂ）の実線で示した従来例２のように直線性を向上できるため、使用できる直線領域の範囲を拡大できる。
【００１０】
【特許文献１】特開２００１−１９６８７２号公報
【００１１】
【発明が解決しようとする課題】
図６に示すような、差動増幅回路とバイアス回路、２つの電流分割回路および２つの抵抗回路網を有する差動型の利得制御回路は、外部制御電圧ＶＣに対する利得制御特性の対数プロットが最大利得付近と最小利得付近に近づくにつれ、最大利得と最小利得に漸近して丸くなるために、直線性が悪くなると言う課題があった。この課題を解決する特開２００１−１９６８７２号公報における従来例では、図７に示す制御電圧印加回路を付加しているが、制御電圧印加回路はそのものの回路構成が複雑であり、また、回路規模が大きくなると言う欠点があった。
【００１２】
本発明においては、簡単な構成で、利得可変範囲が一定範囲に制限された可変利得増幅器について、特に最大利得付近にて漸近して丸くなり、直線性が悪くなるといった課題を解決することを目的とする。
【００１３】
【課題を解決するための手段】
本発明における可変利得増幅器は、利得可変範囲が一定範囲に制限された可変利得回路と、外部制御電圧に対する前記可変利得回路の対数プロット上における利得制御特性の直線性が失われる領域において、その非直線性を補償するために、信号入力端子に可変信号減衰回路を挿入している。このため、前記した構成によって、外部制御電圧ＶＣに対して、利得制御特性の対数プロット上における直線性を向上できるため、直線として使用できる直線領域の範囲を拡大できる。
【００１４】
また、前記可変信号減衰回路は入力信号を抵抗と、ＭＯＳトランジスタからなる。このため、簡単な構成で、制御性良く直線として使用できる直線領域の範囲を拡大する可変利得増幅器を構成することが出来る。
【００１５】
本発明の可変利得増幅器は、入力信号に対する利得制御が可能な可変利得増幅器であって、少なくとも、外部より与えられる制御信号によって利得が制御される可変利得回路と、前記制御信号によって信号の減衰量が制御される可変信号減衰回路を有し、前記可変信号減衰回路と前記可変利得回路が縦続接続されてなることを特徴とする。
【００１６】
また本発明の可変利得増幅器は、前記外部より与えられる制御信号から、前記可変利得回路の利得を制御する増幅器制御信号と、前記可変信号減衰回路の減衰量を制御する減衰器制御信号のうちの少なくとも１つを作り出す制御信号生成回路を有することを特徴とする。
【００１７】
また本発明の可変利得増幅器は、前記可変利得回路が、少なくとも１つの信号増幅部と、該信号増幅部の出力信号強度を制御する第１、第２の出力信号制御部とからなることを特徴とする。
【００１８】
また本発明の可変利得増幅器は、前記入力信号が差動信号であって、前記可変利得回路が、少なくとも１つの差動増幅部と、該差動増幅部の１つの出力信号強度を制御する第１、第２の出力信号制御部と、前記該差動増幅器の他の１つの出力信号強度を制御する第３、第４の出力信号制御部からなることを特徴とする。
【００１９】
また本発明の可変利得増幅器は、前記可変信号減衰回路が、前記可変利得回路が有する外部制御電圧に対する利得特性に対して、相補関係にある外部制御電圧に対する利得特性を有することを特徴とする。
【００２０】
また本発明の可変利得増幅器は、前記可変信号減衰回路が、少なくとも、差動信号の１つの入力端子に接続した第１の抵抗と、前記差動信号の他の１つの入力端子に接続した第２の抵抗と、減衰量を制御する制御信号出力端子に接続した第１の端子と、前記第１の抵抗の入力端子とは反対側の端子に接続した第２の端子と、前記第２の抵抗の入力端子とは反対側の端子に接続した第３の端子とを有するトランジスタからなることを特徴とする。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明の第１実施形態に係る可変利得増幅器の主要な構成を示す回路図である。図１から明らかなように、本実施形態からなる可変利得増幅器は、ＣＡＴＶチューナ、ＴＶチューナやＢＳチューナ等における、いわゆるＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）周波数帯あるいはＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）周波数帯等の信号を、入力信号の強度によらず、ほぼ一定強度の信号を次の回路へ渡すために利得制御回路を構成し、可変信号減衰回路１１、可変利得回路１２、制御信号生成回路１４、バイアス回路１５から構成される。ＣＡＴＶ、ＴＶアンテナ、ＢＳアンテナからの高周波信号Ｖｉは入力信号線Ｉｎ＋、Ｉｎ−に印加され、バイアス回路１５は、入力信号線Ｉｎ＋、Ｉｎ−に各々接続されたバイアス抵抗Ｒ１１，Ｒ１２と、これら抵抗Ｒ１１，Ｒ１２の各他端とグランドとの間に接続され、バイアス抵抗Ｒ１１，Ｒ１２を通して入力信号線Ｉｎ＋、Ｉｎ−にバイアス電圧Ｖｂｉａｓを与えるバイアス電源１６とから構成されている。制御信号生成回路１４は、ＣＡＴＶチューナ、ＴＶチューナやＢＳチューナの出力端子に得られる出力信号のピークツーピークレベル、あるいは直流レベルを一定にするための制御信号を、外部制御信号として外部制御電圧ＶＣを受けると、外部制御電圧ＶＣを内部制御電圧Ｖｃ１、Ｖｃ２、Ｖｃ３に変換し、内部制御電圧Ｖｃ１を可変信号減衰回路１１へ与えると同時に、内部制御電圧Ｖｃ２、Ｖｃ３を可変利得回路１２へ与える。制御信号生成回路１４は、例えば抵抗回路網などからなる信号レベル変換回路であって、後述するように、内部制御電圧Ｖｃ１を可変信号減衰回路１１に与えると、図４（Ｂ）の利得特性を示す。また内部制御電圧Ｖｃ２、Ｖｃ３を可変利得回路１２に与えると、図４（Ａ）の利得特性を示す。
【００２２】
可変信号減衰回路１１の主要な構成を図２に示す。可変信号減衰回路１１は、抵抗Ｒ２１、Ｒ２２とＰ型のＭＯＳトランジスタＭ２１からなり、ＭＯＳトランジスタＭ２１のソース、ドレイン各端子は、抵抗Ｒ２１、Ｒ２２に接続し、可変利得回路１２への信号として送られる。他方、抵抗Ｒ２１、Ｒ２２の他方の端子が信号入力端子Ｉｎ＋、Ｉｎ−となる。ＭＯＳトランジスタＭ２１のゲートには制御信号生成回路１４から供給される制御電圧Ｖｃ１がかかる。
【００２３】
上記構成の可変信号減衰回路１１における外部制御電圧ＶＣ―利得Ｇを対数プロットした特性を、図４（Ｂ）に示す。ＭＯＳトランジスタＭ２１の非線形性により、ＭＯＳトランジスタＭ２１の利得が０ｄＢであるオフ状態から徐々にオン状態に制御電圧Ｖｃ１を調整する（図４（Ｂ）の矢印の方向へ制御電圧Ｖｃ１を調整）と、利得は０から急激に減衰したのち、Ａ点に漸近するように丸くなっていく。図４（Ｂ）に示す特性曲線はＭＯＳトランジスタのサイズによる内部抵抗およびバイアス回路１５によって与えられるバイアス電圧、また可変信号減衰回路１１の抵抗Ｒ２１、Ｒ２２により任意に制御することができ、後述する図４（Ａ）の特性曲線に対応して相補曲線を得る。
【００２４】
次に、可変利得回路１２の一般的な例として、図３に示すように、電流源３０、１つの信号増幅部を構成する差動増幅回路３１、この信号増幅部の出力信号強度を制御する出力信号制御部を構成する２つの電流分割回路３２，３３および２つの抵抗Ｒ３１，Ｒ３２を有する差動型の利得制御回路がある。差動増幅回路３１は、各ソースが電流源３０を介して電流を流すように接続されたＮ型の差動対ＭＯＳトランジスタＭ３１，Ｍ３２によって構成され、差動対トランジスタＭ３１，Ｍ３２の各ゲート間に差動信号としての一方の信号Ｓｉｇ＋と、他方の信号Ｓｉｇ−が入力される。一方の電流分割回路３２は、各ソースがトランジスタＭ３１のドレインに共通に接続されたＮ型の差動対ＭＯＳトランジスタＭ３３，Ｍ３４によって構成されている。他方の電流分割回路３３は、各ソースがトランジスタＭ３２のドレインに共通に接続されたＮ型の差動対ＭＯＳトランジスタＭ３５，Ｍ３６によって構成されている。これら電流分割回路３２，３３において、トランジスタＭ３３，Ｍ３６の各ゲートが共通に接続され、制御電圧Ｖｃ２が印加される。また、トランジスタＭ３４，Ｍ３５の各ゲートが共通に接続され、制御電圧Ｖｃ３が印加される。そして、トランジスタＭ３３，Ｍ３６の各ドレイン間から出力電圧Ｖｏが導出されるようになっている。一方、トランジスタＭ３４，Ｍ３５の各ドレインはＶＤＤに直接接続される。また、抵抗Ｒ３１、Ｒ３２は、差動対ＭＯＳトランジスタＭ３３，Ｍ３６の各ドレインと電源ＶＤＤとの間に接続されている。
【００２５】
上記構成の可変利得回路１２において、差動対ＭＯＳトランジスタＭ３３，Ｍ３６の各ゲートには、外部制御電圧ＶＣに基づいて内部制御電圧Ｖｃ２が印加される。また、差動対ＭＯＳトランジスタＭ３４，Ｍ３５の各ゲート間は、外部制御電圧ＶＣに基づいて内部制御電圧Ｖｃ３が印加される。そして、この内部制御電圧Ｖｃ２、Ｖｃ３に応じて電流分割回路３２，３３での電流配分が変わることによって利得が変化することになる。この構成において、外部制御電圧ＶＣに対する利得制御特性の対数プロットを図４（Ａ）に示す。最大利得付近と最小利得付近に近づくにつれ、最大利得と最小利得に漸近して丸くなる。しかし本実施形態における可変利得増幅器は、可変利得回路１２の２つの信号入力端Ｓｉｇ＋、Ｓｉｇ−に可変信号減衰回路１１を縦続接続している。このため、可変信号減衰器１１の特性である図４（Ｂ）に示すように、対数で示した利得が０ｄＢから急激に減衰したのち、Ａ点に漸近するように丸くなるという外部制御電圧ＶＣ―利得Ｇの特性を組みあわせることになり、図４（Ｃ）に示した特性に係る利得制御特性においてその直線性が失われる領域の非直線性を補償することができる。その結果、図４（Ｃ）に実線で示したように、最大利得付近の外部制御電圧ＶＣに対する利得制御特性の対数プロットにおける直線性を向上できるため、制御性良く直線として使用できる直線領域の範囲を拡大できる。図４（Ａ）は凸型の曲線を示し、図４（Ｂ）は凹型の曲線を示しているが、この曲線は一例であって、他の曲線であってもよい。
【００２６】
なお、本実施形態においては、説明を簡略化するために、図２に示される可変信号減衰回路１１のＭＯＳトランジスタＭ２１をＰＭＯＳトランジスタの場合として表現したが、ＮＭＯＳトランジスタ、ＣＭＯＳトランジスタを使用してもよく、また複数個のトランジスタを組合わせた回路であってもよい。更にはダイオード、サイリスタのような非直線素子であってもよい。また、図３に示される可変利得回路１２のＭＯＳトランジスタをすべてＮＭＯＳトランジスタと表現したが、これらもＰＭＯＳトランジスタ、ＣＭＯＳトランジスタでもよく、また複数個のトランジスタを組合わせた回路であってもよい。
【００２７】
また、本実施形態においては、入力信号を差動信号の場合として表現したが、特に差動信号に限られるものではない。図３に示す可変利得増幅器の差動増幅回路３１は、２つの異なる信号を増幅する信号増幅器として動作しても良い。
【００２８】
次に、図５は本発明の第２の実施形態に係る可変利得増幅器の構成を示すブロック図である。本実施形態に係る可変利得増幅器は、図５から明らかなように、図２に示した回路構成の可変信号減衰回路５１、５５を複数段（本例では２段）と、可変利得回路５２と、制御信号生成回路５４、バイアス回路５５から構成される。外部制御電圧ＶＣに基づいて生成した内部制御電圧Ｖｃ１、Ｖｃ２、Ｖｃ３が利得制御電圧としてそれぞれ与えられる。すなわち、可変信号減衰回路５１、５５は利得可変範囲が一定範囲に制限されているために縦続することで、利得可変範囲を大きくすることができる。このように、可変利得回路１２の入力に可変信号減衰回路５１、５５が縦続接続することで、広い利得制御範囲を持つ可変利得増幅器において、利得制御特性の直線性が失われる領域の非直線性を補償することができ、図４（Ｃ）で示すように全体の利得制御特性の直線領域を従来よりも大幅に拡大できる。
【００２９】
なお、本実施形態においては、説明を簡略化するために、可変信号減衰回路を２段に縦続接続してなる可変利得増幅器の場合を例にとって説明したが、その段数は２段に限られるものではなく、３段以上縦続接続することも可能である。更に可変信号減衰器は可変利得回路の後段側に接続し、出力レベルを調整する回路であってもよい。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、利得可変範囲が一定範囲に制限された可変利得回路と、外部制御電圧に対する前記可変利得回路の対数で示した利得制御特性の直線性が失われる領域において、特に最大利得付近の非直線性を補償するために、信号入力端子に可変信号減衰回路を挿入している。このため、前記した構成によって、外部制御電圧に対する利得制御特性の直線性を向上できる。また、従来例に係る可変利得増幅器のような複雑な回路構成を組むより、簡単な構成で、外部制御電圧に対する利得制御特性の直線性を向上することが出来る。
【図面の簡単な説明】
【図１】本発明における可変利得増幅器の構成図を示す。
【図２】可変信号減衰回路の回路図を示す。
【図３】可変利得回路の一般的な回路図を示す。
【図４】本実施例における各回路部分の利得特性を説明する特性図を示す。
【図５】本発明の第２実施形態に係る可変利得増幅器の構成図を示す。
【図６】従来例における可変利得回路の回路図を示す。
【図７】従来例における利得制御回路の回路図を示す。
【図８】従来例における利得のグラフを示す。
【図１】
2004328425.tif 000003
【図２】
2004328425.tif 000004
【図３】
2004328425.tif 000005
【図４】
2004328425.tif 000006
【図５】
2004328425.tif 000007
【図６】
2004328425.tif 000008
【図７】
2004328425.tif 000009
【図８】
2004328425.tif 000010