(57)【要約】【課題】本発明は、試験装置に関し、ロジック回路による集積回路のエミュレーションに適用して、応答信号の表示に要する時間を従来に比して格段的に短くすることができるようにする。【解決手段】本発明は、テスト信号の生成に供するテスト信号生成データ、応答信号の判定基準である判定データより、テスト信号、応答信号の信号波形を生成して表示する。【選択図】　　　　図１
2004028591.tif 000002
【特許請求の範囲】
【請求項１】
テスト信号生成用データによりテスト信号を生成して試験対象に印加し、判定データを基準にして前記試験対象より得られる応答信号を判定する試験装置において、
前記テスト信号生成用データ、前記判定データより、対応する前記テスト信号、前記応答信号の信号波形を表示する
ことを特徴とする試験装置。
【請求項２】
テスト信号生成用データによりテスト信号を生成して試験対象に印加し、判定データを基準にして前記試験対象より得られる応答信号を判定する試験装置における波形表示方法において、
表示に供する範囲より、前記テスト信号生成用データ、前記判定データを特定するコントロールファイルの対応するアドレスを検出するアドレス検出ステップと、
前記アドレス検出ステップによるアドレスに従って、対応する前記テスト信号生成用データ、前記判定データを順次取得するデータ取得ステップと、
前記データ取得ステップで取得したデータにより、前記テスト信号、前記応答信号の信号波形を表示する表示ステップとを有する
ことを特徴とする波形表示方法。
【請求項３】
前記表示ステップは、
前記判定データによる前記応答信号の判定結果を併せて表示する
ことを特徴とする請求項２に記載の波形表示方法。
【請求項４】
前記試験装置は、
テストヘッドの設定により、前記テスト信号を試験対象の対応する端子に出力し、また前記試験対象の対応する端子から出力される前記応答信号を前記判定データを基準にして判定し、
前記表示ステップは、
前記テストヘッドの設定の情報より、前記試験対象の端子との対応により前記信号波形を表示する
ことを特徴とする請求項２又は請求項３に記載の波形表示方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、試験装置及び波形表示方法に関し、例えばロジック回路による集積回路のエミュレーションに適用することができる。本発明は、テスト信号の生成に供するテスト信号生成データ、応答信号の判定基準である判定データより、テスト信号、応答信号の信号波形を生成して表示することにより、応答信号の表示に要する時間を従来に比して格段的に短くすることができるようにする。
【０００２】
【従来の技術】
従来、試験装置においては、例えばロジック回路による集積回路を試験する場合、動作確認用のテスト信号を印加して得られる応答信号の信号波形をテスト信号の信号波形と共に表示できるようになされたものがある。
【０００３】
すなわちこの種の試験装置においては、所定のメモリにテスト信号生成用データ、対応する判定用データを保持し、これらのデータを順次フォーマット発生器、論理判定器に入力する。試験装置においては、このテスト信号生成用データによりフォーマット発生器でテスト信号を生成し、このテスト信号を試験対象に印加する。またこのテスト信号の印加により試験対象から得られる応答信号を論理判定器に入力し、ここでこの応答信号の論理値を判定用データにより判定する。
【０００４】
試験装置においては、これらテスト信号、応答信号をサンプリングしてサンプリング結果を処理することにより、これら応答信号及びテスト信号の信号波形を表示するようになされている。
【０００５】
すなわち図６は、このような試験装置におけるこのサンプリング処理に係る一連の処理手順を示すフローチャートである。試験装置においては、このような試験装置全体の動作を制御するホスト装置において、一連のテスト信号による試験期間の中から表示に供する範囲の指定を受け付け、またテスト信号のチャンネルクロックにおける１周期についてサンプリング数の設定を受け付ける。
【０００６】
このような事前の設定を受け付けると、試験装置は、ステップＳＰ１からステップＳＰ２に移り、この事前の設定より表示に供する先頭アドレスを検出し、続くステップＳＰ３において、上述したメモリ、フォーマット発生器、論理判定器を一体化してなるターゲット側に、対応するサンプリング点によるテスト信号、応答信号のサンプリングを指示する。
【０００７】
ここで試験装置は、オペレータが設定した１チャンネルクロック周期中におけるサンプリング数に応じてチャンネルクロック周期を等分割してサンプリング点を設定し、これにより表示に供する期間において、各チャンネルクロック周期に、オペレータの指定した数のサンプリング点を設定する。試験装置は、このようにして設定してなるサンプリング点の１つによりサンプリングするように、ターゲット側にテスト信号、応答信号のサンプリングを指示する。
【０００８】
試験装置は、このようにしてサンプリングを指示すると、ターゲット側で順次テスト信号を生成して試験対象に印加して応答信号を取得し、これらテスト信号及び応答信号を、この指示に係るタイミングで順次サンプリングする。さらにこのサンプリング結果をホスト側で取得する。
【０００９】
試験装置は、このようにして所定のタイミングによるサンプリング結果を取得すると、ステップＳＰ４に移り、この取得したサンプリング結果により信号波形を表示し、続くステップＳＰ５において、全てのサンプリング点について、サンプリングを完了したか否か判断する。ここで否定結果が得られると、試験装置は、ステップＳＰ２に戻ってステップＳＰ２−ＳＰ３−ＳＰ４の処理手順を繰り返す。
【００１０】
これにより試験装置は、オペレータにより指示されたサンプリング数に応じて、順次サンプリングのタイミングを切り換えてテスト信号、応答信号をサンプリングし、全てのサンプリングを完了すると、ステップＳＰ５からステップＳＰ６に移ってこの処理手順を終了する。試験装置においては、これにより順次タイミングをずらしてテスト信号、応答信号の論理値をサンプリングし、このサンプリング結果によりこれらテスト信号、応答信号の信号波形を表示するようになされている。
【００１１】
【発明が解決しようとする課題】
ところでこのようなテスト信号、応答信号の波形表示においては、論理回路における処理を視覚的に確認できることにより、単なる集積回路の試験のみならず、ロジック回路の動作確認にも有効に利用することができる。またテスト信号生成用データ、判定用データの確認にも適用することができる。
【００１２】
しかしながらこのように順次サンプリングのタイミングを切り換えてテスト信号、応答信号をサンプリングして波形表示する場合、各タイミングでそれぞれテスト信号を印加して応答信号を検出することが必要なことにより、結局、１チャンネルクロック周期中に設定したサンプリング数の分だけ、テスト信号を繰り返し印加して応答信号を取得することが必要になる。これにより試験装置においては、サンプリング時間にサンプリング数と必要なアドレス数とを乗算した分の時間を要し、表示に時間を要する問題がある。
【００１３】
特に、このような試験においては、一連のテスト信号による試験期間が長いものもあり、この場合には、表示を完了するまで著しく時間を要することになる。すなわち一連のテスト信号を印加して結果を確認する処理であることにより、特定パターンのテスト信号に対する応答の末尾側を確認する場合にあっても、この特定パターンのテスト信号を最初から印加することが必要になり、これによっても表示に時間を要する問題がある。
【００１４】
本発明は以上の点を考慮してなされたもので、応答信号の表示に要する時間を従来に比して格段的に短くすることができる試験装置及び波形表示方法を提案しようとするものである。
【００１５】
【課題を解決するための手段】
かかる課題を解決するため請求項１の発明においては、テスト信号生成用データによりテスト信号を生成して試験対象に印加し、判定データを基準にして試験対象より得られる応答信号を判定する試験装置に適用して、テスト信号生成用データ、判定データより、対応するテスト信号、応答信号の信号波形を表示する。
【００１６】
また請求項２の発明においては、テスト信号生成用データによりテスト信号を生成して試験対象に印加し、判定データを基準にして試験対象より得られる応答信号を判定する試験装置における波形表示方法に適用して、表示に供する範囲より、テスト信号生成用データ、判定データを特定するコントロールファイルの対応するアドレスを検出するアドレス検出ステップと、アドレス検出ステップによるアドレスに従って、対応するテスト信号生成用データ、判定データを順次取得するデータ取得ステップと、データ取得ステップで取得したデータにより、テスト信号、応答信号の信号波形を表示する表示ステップとを有するようにする。
【００１７】
また請求項３の発明においては、請求項２の構成において、表示ステップは、判定データによる応答信号の判定結果を併せて表示する。
【００１８】
また請求項４の発明においては、請求項２又は請求項３の構成において、試験装置は、テストヘッドの設定により、テスト信号を試験対象の対応する端子に出力し、また試験対象の対応する端子から出力される応答信号の判定データを基準にして判定し、表示ステップは、テストヘッドの設定の情報より、試験対象の端子との対応により信号波形を表示する。
【００１９】
請求項１の構成によれば、テスト信号生成用データによりテスト信号を生成して試験対象に印加し、判定データを基準にして試験対象より得られる応答信号を判定する試験装置に適用して、テスト信号生成用データ、判定データより、対応するテスト信号、応答信号の信号波形を表示すれば、サンプリングを繰り返さなくても信号波形を表示することができ、その分、応答信号の表示に要する時間を従来に比して格段的に短くすることができる。
【００２０】
また請求項２の発明においては、テスト信号生成用データによりテスト信号を生成して試験対象に印加し、判定データを基準にして試験対象より得られる応答信号を判定する試験装置における波形表示方法に適用して、表示に供する範囲より、テスト信号生成用データ、判定データを特定するコントロールファイルの対応するアドレスを検出するアドレス検出ステップと、アドレス検出ステップによるアドレスに従って、対応するテスト信号生成用データ、判定データを順次取得するデータ取得ステップと、データ取得ステップで取得したデータにより、テスト信号、応答信号の信号波形を表示する表示ステップとを有することにより、サンプリングを繰り返さなくても信号波形を表示することができ、その分、応答信号の表示に要する時間を従来に比して格段的に短くすることができる。
【００２１】
また請求項３の発明においては、請求項２の構成において、表示ステップは、判定データによる応答信号の判定結果を併せて表示することにより、エラーの発生を視覚的に把握することができる。
【００２２】
また請求項４の発明においては、請求項２又は請求項３の構成において、試験装置は、テストヘッドの設定により、テスト信号を試験対象の対応する端子に出力し、また試験対象の対応する端子から出力される応答信号の判定データを基準にして判定し、表示ステップは、テストヘッドの設定の情報より、試験対象の端子との対応により信号波形を表示することにより、試験対象との対比により信号波形を視覚的に把握することができる。
【００２３】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００２４】
（１）実施の形態の構成
図２は、本発明の実施の形態に係る試験装置を示すブロック図である。この試験装置１は、コントロールバス２を介してメインユニット３に複数の測定ユニット４Ａ〜４Ｎが接続され、テストヘッド５を介して、試験対象６の各端子に測定ユニット４Ａ〜４Ｎより対応するテスト信号Ｓ１を印加すると共に、その結果得られる応答信号Ｓ２を測定ユニット４Ａ〜４Ｎで判定する。またこの応答信号Ｓ２の判定結果をメインユニット３により集計する。
【００２５】
すなわちテストヘッド５は、コントロールバス２を介したメインユニット３の設定に従って各測定ユニット４Ａ〜４Ｎを試験対象６の端子に接続する。これにより試験装置１では、このテストヘッド５の設定を切り換えて、各種試験対象６を試験できるようになされている。
【００２６】
測定ユニット４Ａ〜４Ｎは、ほぼ同一に構成されることにより、以下においては、測定ユニット４Ａについてのみ説明し、重複した説明は省略する。測定ユニット４Ａにおいて、フォーマット発生器７は、パターンメモリ８から出力されるテスト信号生成用データによりテスト信号Ｓ１を生成して出力する。論理判定器９は、フォーマット発生器７によりテスト信号Ｓ１を印加して試験対象６から得られる応答信号Ｓ２を入力し、パターンメモリ８から出力される判定データによりこの応答信号Ｓ２の論理値を判定して判定結果を出力する。
【００２７】
パターンメモリ８は、これらテスト信号生成用データ、判定用データを保持するランダムアクセスメモリであり、コントロールメモリ１０に保持されたコントロールファイルの記述に従って、保持したデータを順次出力する。フェイルメモリ１１は、論理判定器９による判定結果を保持し、メインユニット３からの指示によりメインユニット３に出力する。コントロールメモリ１０は、コントロールファイルを保持する書き換え可能なリードオンリメモリである。
【００２８】
ここでコントロールファイルは、パターンメモリ８からのデータ出力順序を示すファイルであり、繰り返し（ＲＥＰ）、ジャンプ（ＪＭＰ）等のコマンドが記述されて作成されるようになされている。またこのコントロールファイルは、図３（Ａ）〜（Ｃ）に示すように、テスト信号生成用データ（図３（Ａ））の論理値に対応するテスト信号Ｓ１（ＲＺ）、Ｓ１（ＮＲＺ）の立ち上がり、立ち下がり等のタイミングを定義するデータが割り当てられるようになされ、測定ユニット４Ａでは、この定義に従ってフォーマット発生器７でテスト信号生成用データよりテスト信号Ｓ１を生成するようになされ、さらには論理判定器９で応答信号Ｓ２を判定するようになされている。
【００２９】
なお図３（Ｂ）は、テスト信号生成用データよりＲＺ（Ｒｅｔｕｒｎ　ｔｏ　Ｚｅｒｏ）変調信号によるテスト信号Ｓ１（ＲＺ）を生成する場合であり、テスト信号Ｓ１（ＲＺ）のチャンネルクロックを基準にして、テスト信号Ｓ１（ＲＺ）の立ち上がりのタイミング（期間Ｔ１で定義されるタイミングである）、論理値が立ち上がっている期間（期間Ｔ２で定義される期間である）が定義されるようになされている。また図３（Ｃ）は、テスト信号生成用データよりＮＲＺ（Ｎｏｎ　Ｒｅｔｕｒｎ　ｔｏ　Ｚｅｒｏ）変調信号によるテスト信号Ｓ１（ＮＲＺ）を生成する場合であり、テスト信号Ｓ１（ＮＲＺ）のチャンネルクロックを基準にして、テスト信号Ｓ１（ＮＲＺ）の立ち上がりのタイミング（期間Ｔ３で定義されるタイミングである）、立ち下がりのタイミング（期間Ｔ４で定義される期間である）が定義されるようになされている。
【００３０】
メインユニット３は、これら測定ユニット４Ａ〜４Ｎ、テストヘッド５の動作を統括するコントローラであり、コントローラ１３の制御により、測定ユニット４Ａ〜４Ｎにコントロールファイル、テスト信号生成用データ、判定データ等をアップロードし、さらには試験の開始等を指示する。メインユニット３は、これらの処理において、コントローラ１３からの要求により、各測定ユニット４Ａ〜４Ｎからテスト信号生成用データ、判定データ、フェイルメモリ１１の記録、テストヘッド５の設定をコントローラ１３に通知する。
【００３１】
コントローラ１３は、この試験装置１を管理するコンピュータであり、オペレータによる指示に従って、メインユニット３を介して試験の開始を指示する。また同様のオペレータによる操作により、コントロールファイル、テスト信号生成用データ等をメインユニット３に記録し、さらにはこのメインユニット３に保持したコントロールファイル、テスト信号生成用データによる各測定ユニット４Ａ〜４Ｎの記録の更新等を指示する。これによりこの試験装置１では、このコントローラ１３を介して試験対象６に応じて試験内容の変更等を指示できるようになされている。
【００３２】
これらの処理において、コントローラ１３は、オペレータによりロジック波形のエミュレーション表示が指示されると、事前にインストールされた所定のアプリケーションプログラムにより図１に示す処理手順を実行し、これにより各測定ユニット４Ａ〜４Ｎの記録に基づいてテスト信号Ｓ１、応答信号Ｓ２の信号波形を表示する。なおこのようなプログラムにおいては、事前のインストールに代えて、ネットワークを介したダウンロードにより、さらには各種の記録媒体によっても提供される。なおこのような記録媒体としては、磁気ディスク、光ディスク、磁気テープ等の記録媒体を適用することができる。
【００３３】
すなわちコントローラ１３は、オペレータによりエミュレーション対象であるコントロールファイル、テスト信号生成用データ、判定データの指定を受ける。このようにして事前の指定を受け付けると、コントローラ１３は、ステップＳＰ１１からステップＳＰ１２に移り、エミュレーションにより表示する範囲の設定を受け付け、コントロールファイルの解析により、表示する範囲に対応するコントロールファイル中のアドレスを計算する。これによりコントローラ１３は、表示に供するアドレスの指定を受け付ける。
【００３４】
さらに続くステップＳＰ１３において、コントローラ１３は、このようにして計算したコントロールファイルのアドレスにより、メインユニット３を介して各測定ユニット４Ａ〜４Ｎに対応するテスト信号生成用データ、判定データの出力を指示する。このときコントローラ１３は、コントロールファイルの解析により、表示に供するアドレスによりコントロールファイルを実行する時点で必要な各種パラメータを併せて対応する測定ユニット４Ａ〜４Ｎに通知する。なおここでこのようなパラメータにあっては、種々の初期設定値に加えて、例えばサブルーチンの途中から表示する場合には、このサブルーチンの実行により必要となるサブルーチンの戻りアドレスである。またループ処理が含まれる場合には、このループ処理の回数を設定するレジスタの値である。
【００３５】
これにより測定ユニット４Ａ〜４Ｎは、これらのパラメータを設定して、コントローラ１３より指定されたアドレスからコントロールファイルを実行し、対応するテスト信号生成用データ、判定データを順次出力する。測定ユニット４Ａ〜４Ｎは、通常の処理においては、このテスト信号生成用データ、判定データをそれぞれフォーマット発生器７、論理判定器９に出力するのに対し、この場合は、コントロールバス２、メインユニット３を介してコントローラ１３に出力する。
【００３６】
これによりコントローラ１３は、オペレータが表示を指示した範囲について、テスト信号生成用データ、判定データを測定ユニット４Ａ〜４Ｎより取得する。またこのときコントローラ１３は、併せて、図３を用いて説明したテスト信号Ｓ１、応答信号Ｓ２のタイミングを定義するデータを各測定ユニット４Ａ〜４Ｎから取得する。またメインユニット３から、テストヘッド５の設定の情報を取得する。
【００３７】
このようにして各種データを取得すると、コントローラ１３は、ステップＳＰ１４に移り、この取得したデータより、試験対象の各端子毎に、テスト信号Ｓ１、応答信号Ｓ２の信号波形を示す波形データを生成する。すなわちコントローラ１３は、それぞれ各測定ユニット４Ａ〜４Ｎから取得したテスト信号生成用データ、判定データ、テスト信号Ｓ１、判定信号Ｓ２のタイミングを定義するデータより、順次、テスト信号Ｓ１、応答信号Ｓ２の各チャンネルクロック周期毎に、テスト信号Ｓ１、応答信号Ｓ２の立ち上がり、立ち下がりを設定し、これにより各テスト信号Ｓ１、応答信号Ｓ２の波形データを生成する。またこのようにして生成した波形データについて、テストヘッド５の設定に基づいて、対応する試験対象の端子を特定する。
【００３８】
このようにして波形データの生成等を完了すると、コントローラ１３は、ステップＳＰ１５に移り、図４に示すように、テスト信号Ｓ１、応答信号Ｓ２の信号波形を並列的に表示する。
【００３９】
続いてコントローラ１３は、ステップＳＰ１６に移り、オペレータにより操作の終了が指示されたか否か判断し、ここで否定結果が得られると、ステップＳＰ１２に戻り、改めてオペレータの入力を受け付ける。これに対してステップＳＰ１６で肯定結果が得られると、ステップＳＰ１６からステップＳＰ１７に移って、この処理手順を終了する。これによりこの試験装置１では、試験対象６に印加するテスト信号Ｓ１、その結果得られる応答信号Ｓ２の予測を視覚的に確認できるようになされ、これによりテスト信号生成用データ、判定データの事前確認、試験対象６の設計確認等に役立てることができるようになされている。
【００４０】
さらにコントローラ１３は、オペレータにより試験結果との対比によるエミュレーションの表示が指示されると、同様にして図５に示すように、テスト信号Ｓ１、予測される応答信号Ｓ２の信号波形を表示する。このときコントローラ１３は、フェイルメモリ１１の内容を併せて取得し、このフェイルメモリ１１の記録に従って、論理判定器９でエラー検出されたクロック周期について、図５において矢印Ａにより示すように、信号波形を反転表示する。これによりこの試験装置１では、エラーが発生した場合に、このエラーの発生した状況等を視覚的に把握できるようになされ、その分、解析等に役立てることができるようになされている。
【００４１】
さらにこのようにしてエラーが検出されたクロック周期に関して、オペレータによりサンプリングによる波形表示が指示されると、コントローラ１３は、このエラーが検出されたクロック周期の動作確認に十分なクロック周期分、遡った時点より、同様に、各測定ユニット４Ａ〜４Ｎにテスト信号生成データ、判定データの出力を指示する。またこのときコントローラ１３は、これらテスト信号生成データ、判定データをそれぞれフォーマット発生器７、論理判定器９に出力するように、メインユニット３を介して動作を指示し、その結果フォーマット発生器７から出力されるテスト信号Ｓ１、試験対象６から得られる応答信号Ｓ２を従来と同様に順次サンプリングして取得する。またこのようにしてサンプリングしたデータにより信号波形を表示する。
【００４２】
これによりこの試験装置１では、無駄な範囲のサンプリングを有効に回避することができるようになされ、その分、実際のサンプリングにより信号波形を表示する場合でも、短い時間で信号波形を表示できるようになされている。
【００４３】
（２）実施の形態の動作
以上の構成において、この試験装置１では、コントローラ１３のオペレータによる操作により、メインユニット３を介して各測定ユニット４Ａ〜４Ｎのコントロールメモリ及びパターンメモリにそれぞれコントロールファイル及びテスト信号生成用データ、判定データが記録される。また同様の指示により、テストヘッド５の設定が切り換えられる。試験装置１では、このようにして記録したファイル、データによる試験の開示が指示されると、パターンメモリ８に記録されたテスト信号生成用データがコントロールファイルの記述に従って順次フォーマット発生器７に入力され、テスト信号Ｓ１が生成される。またこのテスト信号Ｓ１がテストヘッド５を介して試験対象６の対応する端子に印加される。またこのテスト信号Ｓ１の印加により得られる試験対象の応答信号Ｓ２がテストヘッド５を介して測定ユニット４Ａの論理判定器９に入力され、ここでコントロールファイルに従って順次入力される判定データを基準にして判定され、この判定結果がフェイルメモリ１１に記録される。これによりこの試験装置１では、このフェイルメモリ１１の記録をメインユニット３で集計して試験対象６の良否を判定することができるようになされている。
【００４４】
このようにして各測定ユニット４Ａ〜４Ｎに記録したコントロールファイル、テスト信号生成用データ、判定データについて、オペレータによりエミュレーションの指示が得られると、この試験装置１では、コントローラ１３において、表示に供する範囲に対応するコントロールファイルのアドレスが検出され、このアドレスを基準にしたコントロールファイルの記述に従って、テスト信号生成用データ、判定データが順次各測定ユニット４Ａ〜４Ｎからコントローラ１３に入力される。またこのときテスト信号Ｓ１、応答信号Ｓ２のタイミングを定義するデータ、テストヘッド５の設定のデータがコントローラ１３で取得される。
【００４５】
試験装置１では、このテスト信号生成用データ、判定データをタイミングを定義するデータにより処理して、テスト信号Ｓ１、応答信号Ｓ２の立ち上がり、立ち下がりのタイミングが順次、表示に供するチャンネルクロック毎に求められて信号波形のデータが生成され、この信号波形のデータによりテスト信号Ｓ１、予測される応答信号Ｓ２の信号波形が表示される。これにより試験装置１では、テスト信号Ｓ１の生成基準のデータ、応答信号Ｓ２の判定基準のデータより、テスト信号Ｓ１、応答信号Ｓ２の信号波形が表示される。従って試験装置１においては、従来のようにタイミングを順次ずらしてサンプリングを繰り返さなくてもテスト信号Ｓ１、応答信号Ｓ２の信号波形を表示することができ、これにより応答信号の波形表示に供する時間を従来に比して格段的に短くすることができる。また一連のパターンによるテスト信号の応答を確認する場合であっても、このような一連のパターンによるテスト信号を実際に印加しなくて良いことにより、これによっても波形表示に供する悲観を従来に比して格段的に短くすることができる。
【００４６】
これらにより試験装置１では、テスト信号生成用データ等の確認、試験対象の動作の検証等の処理を、視覚的に実行することができるようになされている。
【００４７】
この表示の処理において、試験装置１では、テストヘッド５の設定に従って試験対象６の端子との対比により信号波形を表示する。これによりこの試験装置１では、試験対象との対比により信号波形を視覚的に把握することができるようになされている。
【００４８】
またオペレータにより判定結果との比較の表示が指示されると、フェイルメモリ１１に記録された判定結果が併せてコントローラ１３で取得され、この判定結果との対比により信号波形が表示される。これによりこの試験装置１では、エラーの発生を視覚的に把握することができ、その分使い勝手を向上するようになされている。
【００４９】
またオペレータによりエラー発生箇所のサンプリングによる波形表示が指示されると、試験装置１では、従来と同様の、順次サンプリングのタイミングを順次変化させてテスト信号Ｓ１、応答信号Ｓ２をサンプリングし、サンプリング結果により信号波形を表示する。これにより試験装置１においては、必要な箇所を実際のサンプリングにより確認する場合でも、エラーの発生に関係する箇所のみサンプリングすればよく、これによっても短時間で応答信号の信号波形を表示することができる。
【００５０】
（３）実施の形態の効果
以上の構成によれば、テスト信号の生成に供するテスト信号生成データ、応答信号の判定基準である判定データより、テスト信号、応答信号の信号波形を生成して表示することにより、応答信号の表示に要する時間を従来に比して格段的に短くすることができる。
【００５１】
またこのとき判定データによる応答信号の判定結果を併せて表示することにより、エラーの発生を視覚的に把握することができる。
【００５２】
またテストヘッドの設定の情報より、試験対象の端子との対応により信号波形を表示することにより、試験対象との対比により信号波形を視覚的に把握することができる。
【００５３】
（４）他の実施の形態
なお上述の実施の形態においては、測定ユニットからテスト信号生成用データ、判定データをロードする場合について述べたが、本発明はこれに限らず、必要に応じてマスタユニットに設けられたハードディスクドライブ等の記録装置に保持されているテスト信号生成用データ、判定データをロードするようにしてもよい。
【００５４】
また上述の実施の形態においては、ロジック回路による集積回路について応答信号の信号波形を表示する場合について述べたが、本発明はこれに限らず、種々の集積回路における応答信号の信号波形を表示する場合に広く適用することができる。
【００５５】
【発明の効果】
上述のように本発明によれば、テスト信号の生成に供するテスト信号生成データ、応答信号の判定基準である判定データより、テスト信号、応答信号の信号波形を生成して表示することにより、応答信号の表示に要する時間を従来に比して格段的に短くすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る試験装置におけるコントローラの処理手順を示すフローチャートである。
【図２】本発明の第１の実施の形態に係る試験装置を示すブロック図である。
【図３】図２の試験装置におけるコントロールファイルの説明に供する信号波形図である。
【図４】図２の試験装置における信号波形の表示画面を示す平面図である。
【図５】図２の試験装置における信号波形の表示において、エラーを表示する場合を示す平面図である。
【図６】従来の試験装置における処理手順を示すフローチャートである。
【符号の説明】
１……試験装置、４Ａ〜４Ｎ……測定ユニット、５……テストヘッド、６……試験対象、７……フォーマット発生器、８……パターンメモリ、９……論理判定器、１０……コントロールメモリ、１１……フェイルメモリ、１３……コントローラ
【図１】
2004028591.tif 000003
【図２】
2004028591.tif 000004
【図３】
2004028591.tif 000005
【図４】
2004028591.tif 000006
【図５】
2004028591.tif 000007
【図６】
2004028591.tif 000008