(57)【要約】【課題】信頼性の向上を図る。【解決手段】複数のパッドを有する半導体チップ１と、前記複数のパッドに対応して配置された複数の接続電極３ｃを有し、かつ前記複数の接続電極３ｃからなる電極配列の角部にダミー電極３ｄが配置された配線基板３と、半導体チップ１の前記パッドと配線基板３の接続電極３ｃとをフリップチップ接続する複数のはんだバンプと、配線基板３の裏面に設けられた複数のはんだボールとからなり、半導体チップ１の電極配列の角部に配置された前記はんだバンプのさらに外側の角部に基板側のダミー電極３ｄが配置されることにより、チップコーナピンは基板上の電極配列において角部ではなくなるため、チップコーナピンに対応した基板上の電極の含有酸素量を少なくすることができ、その結果、チップコーナピンでのバンプ接続不良の発生を防止して製品の信頼性を向上できる。【選択図】    図１
2004158733.tif 000002
【特許請求の範囲】
【請求項１】
フリップチップ接続された半導体チップを有する半導体装置であって、
主面に複数の表面電極が形成された半導体チップと、
前記表面電極に対応して配置された複数の電極を有し、前記複数の電極によって形成される電極配列の角部にダミー電極が配置された配線基板と、
前記半導体チップの表面電極と前記配線基板の電極とをそれぞれにフリップチップ接続する複数の突起電極とを有し、
前記配線基板のダミー電極は、前記半導体チップの複数の表面電極のうち角部に配置された表面電極と接続する前記突起電極の外側に配置されていることを特徴とする半導体装置。
【請求項２】
フリップチップ接続された半導体チップを有する半導体装置であって、
主面に複数の表面電極が形成された半導体チップと、
前記表面電極に対応して配置された複数の電極を有し、前記複数の電極によって形成される電極配列の角部にダミー電極が配置された配線基板と、
前記半導体チップの表面電極と前記配線基板の電極とをそれぞれにフリップチップ接続する複数の突起電極とを有し、
前記配線基板のダミー電極は、前記半導体チップの複数の表面電極のうち角部に配置された表面電極と接続する前記突起電極の外側に配置され、各角部に複数個ずつ配置されていることを特徴とする半導体装置。
【請求項３】
フリップチップ接続された半導体チップを有する半導体装置であって、
主面に複数の表面電極が形成された半導体チップと、
前記表面電極に対応して配置された複数の電極を有し、前記複数の電極によって形成される電極配列の角部にダミー電極が配置された配線基板と、
前記半導体チップの表面電極と前記配線基板の電極とをそれぞれにフリップチップ接続する複数の突起電極とを有し、
前記半導体チップの複数の表面電極のうち角部に配置された表面電極に接続する前記突起電極が、前記配線基板の前記ダミー電極と接続されていることを特徴とする半導体装置。
【請求項４】
フリップチップ接続された半導体チップを有する半導体装置であって、
主面に複数の表面電極が形成された半導体チップと、
前記表面電極に対応して配置された複数の電極を有し、前記複数の電極によって形成される電極配列の角部にダミー電極が配置された配線基板と、
前記半導体チップの表面電極と前記配線基板の電極とをそれぞれにフリップチップ接続する複数の突起電極とを有し、
前記半導体チップの複数の表面電極のうち角部に配置された表面電極と、この表面電極に対応して配置された前記ダミー電極との間に前記突起電極が配置されていないことを特徴とする半導体装置。
【請求項５】
複数の電極を有し、前記複数の電極によって形成される電極配列の角部にダミー電極が配置された配線基板を準備する工程と、
主面に複数の表面電極が形成された半導体チップを準備する工程と、
前記配線基板の電極と前記半導体チップの表面電極とを突起電極を介してフリップチップ接続する工程とを有し、
前記フリップチップ接続の際に、前記ダミー電極が、前記半導体チップの複数の表面電極のうち角部に配置された表面電極に接続する前記突起電極の外側に配置されるようにフリップチップ接続することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特にフリップチップ接続に適用して有効な技術に関する。
【０００２】
【従来の技術】
従来のフリップチップ接続では、基板の電極（ランド）は半導体チップの表面電極に対応して配置されており、基板の電極と半導体チップの表面電極とが突起電極（はんだバンプ）を介して接続されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開昭６２−４９６３６号公報（第１図、第２図）
【０００４】
【発明が解決しようとする課題】
ところが、前記フリップチップ接続では、半導体チップの電極配列の角部に配置された電極において突起電極と基板の電極との間の接続強度が低下し、組み立て時に接続不良が発生するという問題が起こる。
【０００５】
本発明の目的は、信頼性の向上を図る半導体装置およびその製造方法を提供することにある。
【０００６】
本発明の前記ならびにその他の課題、および目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００８】
すなわち、本発明は、主面に複数の表面電極が形成された半導体チップと、前記表面電極に対応して配置された複数の電極を有し、前記複数の電極によって形成される電極配列の角部にダミー電極が配置された配線基板と、前記半導体チップの表面電極と前記配線基板の電極とをそれぞれにフリップチップ接続する複数の突起電極とを有し、前記配線基板のダミー電極は、前記半導体チップの複数の表面電極のうち角部に配置された表面電極と接続する前記突起電極の外側に配置されているものである。
【０００９】
また、本発明は、複数の電極を有し、かつ前記複数の電極によって形成される電極配列の角部にダミー電極が配置された配線基板を準備する工程と、主面に複数の表面電極が形成された半導体チップを準備する工程と、前記配線基板の電極と前記半導体チップの表面電極とを突起電極を介してフリップチップ接続する工程とを有し、前記フリップチップ接続の際に、前記ダミー電極が、前記半導体チップの複数の表面電極のうち角部に配置された表面電極に接続する前記突起電極の外側に配置されるようにフリップチップ接続するものである。
【００１０】
【発明の実施の形態】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１１】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１３】
図１は本発明の実施の形態の半導体装置の一例であるＢＧＡの基板電極の配列を示す平面図、図２は図１のＡ−Ａ線に沿って切断した断面の構造を示す断面図、図３は図１のＢ−Ｂ線に沿って切断した断面の構造を示す断面図、図４は図３のＣ部の構造を示す拡大部分断面図、図５は図１に示すＢＧＡに組み込まれる半導体チップの電極配列の一例を示す平面図、図６は図１に示すＢＧＡの組み立ての製造プロセスフロー図、図７は図１に示す基板電極のうちＦ部のダミー電極に含まれる酸素量の一例を示す測定結果図、図８は図１に示す基板電極のうちＧ部の電極に含まれる酸素量の一例を示す測定結果図、図９は本発明の実施の形態の変形例のＢＧＡにおける基板電極の配列を示す平面図、図１０は図９のＤ−Ｄ線に沿って切断した断面の構造を示す断面図、図１１は本発明の実施の形態の変形例のＢＧＡにおける基板電極の配列を示す平面図、図１２は図１１のＥ−Ｅ線に沿って切断した断面の構造を示す断面図、図１３は本発明の実施の形態の変形例のマルチチップモジュールの構造を示す断面図、図１４は図４に示すフリップチップ接続部に対する比較例のフリップチップ接続部の構造を示す拡大部分断面図である。
【００１４】
本実施の形態の半導体装置は、半導体チップ１が配線基板３にフリップチップ接続によって搭載された半導体パッケージであり、その一例として、配線基板３の裏面３ｂに外部端子であるはんだボール８が格子状に配列されたＢＧＡ（ＢａｌｌＧｒｉｄ  Ａｒｒａｙ）７を取り上げて説明する。
【００１５】
図１〜図３に示すＢＧＡ７の構造は、主面１ｂに複数の表面電極であるパッド１ａが形成された半導体チップ１と、複数のパッド１ａに対応して配置された複数の接続電極３ｃ（電極）を有するとともに、前記複数の接続電極３ｃによって形成される電極配列の角部にダミー電極３ｄが配置された配線基板３と、半導体チップ１のパッド１ａとこれに対応する配線基板３の接続電極３ｃとをそれぞれにフリップチップ接続する複数のはんだバンプ（突起電極）２と、はんだバンプ２によるフリップチップ接続部を保護するアンダーフィル４と、配線基板３の裏面３ｂに格子状に設けられた複数のはんだボール８とからなり、配線基板３のダミー電極３ｄは、半導体チップ１の複数のパッド１ａのうち角部に配置されたパッド１ａと接続するはんだバンプ２のさらに外側に配置されており、各角部においてダミー電極３ｄが例えば３個ずつ配置されている。
【００１６】
すなわち、本実施の形態のＢＧＡ７は、配線基板３の主面３ａと半導体チップ１の主面１ｂとを対向させてフリップチップ接続したものであり、この配線基板３において、半導体チップ１のパッド配列に対応して主面３ａに略四角形を成すように配列された複数の接続電極３ｃのそれぞれの角部にダミー電極３ｄが設けられており、その際、各角部にＬ字配列で３個ずつＮＣ（ノンコネクタ）パッドであるダミー電極３ｄが設けられている。
【００１７】
これにより、半導体チップ１の主面１ｂのコーナーパッドに対応する基板側の図１に示すＨ部の接続電極３ｃは、さらにその外側にそれぞれ３個ずつのダミー電極３ｄがＬ字状に配置されているため、基板上においてコーナー電極とはならない。
【００１８】
したがって、配線基板３のＨ部の接続電極３ｃにおけるはんだバンプ２との接続強度の低下を阻止でき、その結果、はんだバンプ２の接続不良の発生を防ぐことができる。
【００１９】
ここで、配線基板３の接続電極３ｃにおいて、角部のはんだバンプ２が接続不良となる原因について説明する。
【００２０】
まず、図４は、ＢＧＡ７のフリップチップ接続部の構造を拡大して示したものである。配線基板３では、例えば、ベース基材３ｆ上に銅配線３ｅが形成され、この銅配線３ｅに繋がる接続電極３ｃの表面にはＮｉ膜３ｈが形成されている。さらに、銅配線３ｅの接続電極３ｃ以外の領域は、ソルダレジスト３ｇなどの絶縁膜によって覆われて絶縁されている。
【００２１】
このような配線基板３において、角部と角部以外の位置での接続電極３ｃについてそれぞれの電極に含まれる酸素の含有量を測定したものが、図７および図８である。すなわち、図７は、図１に示す配線基板３上の電極配列におけるＦ部すなわち角部の接続電極３ｃ（ダミー電極３ｄ）における酸素の含有量を示しており、一方、図８は、Ｇ部すなわち角部ではない位置の接続電極３ｃにおける酸素の含有量を示したものである。測定結果より、図７の角部の接続電極３ｃの方が図８の角部ではない位置の接続電極３ｃより含有酸素量が多いことがわかる。
【００２２】
つまり、角部の接続電極３ｃは、角部以外の箇所に比較して含有酸素量が多い。また、配線基板３の各接続電極３ｃの表面は、防錆のためにＮｉ／Ａｕめっきが施されており、接続電極３ｃにおいてＮｉは酸化し易いため、Ｎｉ中の酸素の量が多いとチップコーナピンではＡｕ／Ｎｉ界面に酸素が偏析され、Ｎｉ表面が酸化することにより、図１４の比較例に示すようにＮｉ膜３ｈからはんだバンプ２が剥離して空洞１０が形成され、この現象がはんだバンプ２の接続不良を引き起こす。
【００２３】
これに対して、中央部寄りの角部ではない箇所の接続電極３ｃでは、Ａｕ／Ｎｉ界面の酸素の偏析がなく、Ｎｉの表面酸化が少ないため、バンプ剥離には至らない。
【００２４】
そこで、図１に示す本実施の形態のＢＧＡ７の配線基板３では、半導体チップ１のコーナーパッドに対応する基板側のＨ部（４箇所）の接続電極３ｃを、基板上においてコーナー電極とはならないように、さらにその外側の角部にそれぞれ３個ずつのダミー電極３ｄをＬ字状に配置している。
【００２５】
これにより、はんだバンプ２の接続不良の発生を防ぐことができる。
【００２６】
なお、図５は、半導体チップ１の主面１ｂに取り付けられたはんだバンプ２の配列を示したものであり、複数のはんだバンプ２が略格子状に整列して配置されている。
【００２７】
その際、チップコーナピンも好ましくは信号ピンとして使用したいため、チップコーナピンでの接続不良を発生させないようにチップコーナピンのさらに外側にダミー電極３ｄを設けている。
【００２８】
これにより、図２に示すように、Ｎｉの表面酸化の多い角部のダミー電極３ｄが、はんだバンプ２と接続されないため、はんだバンプ２の接続不良の発生を防ぐことができる。
【００２９】
なお、本実施の形態のＢＧＡ７に搭載される半導体チップ１は、図４に示すように、再配線１ｅによってパッド１ａが再配置されたものである。すなわち、ベース基板である半導体基板１ｄに形成されたパッド１ａを再配線１ｅによって再配置しており、これによってパッドピッチを広げてフリップチップ接続が可能なようにしている。
【００３０】
また、再配線１ｅは、ポリイミドなどからなる第１絶縁膜１ｆ上に形成され、さらに、同様にポリイミド膜などからなる第２絶縁膜１ｇが再配線１ｅ上に形成されて再配線１ｅを保護している。
【００３１】
なお、フリップチップ接続におけるはんだバンプ２のはんだ材は、例えば、鉛フリーのＳｎ−１Ａｇ−０．５Ｃｕとし、一方、ＢＧＡ７の外部端子であるはんだボール８のはんだは、低融点の６３Ｓｎ−３７Ｐｂ共晶はんだを採用することが好ましい。
【００３２】
さらに、フリップチップ接続用はんだは、チップ上にスクリーン印刷後、リフローでバンプ形成し、はんだバンプ２となる。半導体チップ１の厚さを薄くする場合は、はんだ印刷を行う前にバックグラインドを行って薄くしてもよい。
【００３３】
また、ＢＧＡ７は、その半導体チップ１の裏面１ｃ側に接着剤６を介して保護プレート５が取り付けられている。
【００３４】
なお、配線基板３は、例えば、ガラスエポキシ樹脂などからなり、さらに、アンダーフィル４は、例えば、エポキシ樹脂などからなり、また、保護プレート５は、例えば、ステンレス鋼などからなる。
【００３５】
また、図６は、ＢＧＡ７の組み立てフローを示すものであり、このフローに沿って組み立てを行う。
【００３６】
その主要工程としては、まず、複数の接続電極３ｃを有し、かつ複数の接続電極３ｃによって形成される電極配列の角部に３つのダミー電極３ｄが配置された図１に示す配線基板３を準備する。
【００３７】
一方、主面１ｂに複数の表面電極であるパッド１ａが形成された図５に示す半導体チップ１を準備する。
【００３８】
続いて、配線基板３の裏面３ｂにはんだボール８を転写した後、リフローを行ってＢＧＡ７の外部端子であるはんだボール８を複数個取り付ける。
【００３９】
その後、配線基板３の接続電極３ｃと半導体チップ１のパッド１ａとを突起電極であるはんだバンプ２を介してフリップチップ接続するチップ搭載を行う。
【００４０】
その際に、各角部の３つのダミー電極３ｄが、半導体チップ１の複数のパッド１ａのうち角部に配置されたパッド１ａに接続するはんだバンプ２のさらに外側の角部に配置されるようにフリップチップ接続する。
【００４１】
これにより、図１に示すように、チップコーナピンのさらに外側で、かつ配線基板３側の電極配列の角部にダミー電極３ｄが配置された状態となる。
【００４２】
その後、フリップチップ接続部に対してアンダーフィル４を供給し、さらに、接着剤６を介して半導体チップ１の裏面１ｃ側に保護プレート５を取り付けた後、個片化を行って組み立て完了となる。
【００４３】
本実施の形態のＢＧＡ７によれば、ダミー電極３ｄが基板の電極配列の角部に配置された配線基板３と半導体チップ１とのフリップチップ接続において、半導体チップ１の電極配列の角部に配置されたはんだバンプ２のさらに外側の角部に配線基板３のダミー電極３ｄが配置されることにより、半導体チップ１の電極配列の角部に配置されたはんだバンプ２は、基板上の電極配列においては角部ではなくなるため、その電極における酸素の含有量を少なくすることができる。
【００４４】
これにより、チップコーナピンにおけるはんだバンプ２と配線基板３の接続電極３ｃとの間の接続強度の低下を阻止することができ、組み立て時のチップコーナピンでの接続不良の発生を防止できる。
【００４５】
その結果、製品の初期故障や信頼度試験での不良の発生を防ぐことができ、製品（ＢＧＡ７）の信頼性の向上を図ることができる。
【００４６】
さらに、チップコーナピンでの接続不良の発生を防ぐことができるため、チップコーナピンを自由に使えるようになる。すなわち、チップ角部に対して信号ピン、ＧＮＤピンまたは電源ピンなどいずれの機能のピンであっても配置することが可能になるため、ピン配置の自由度を増やすことができる。
【００４７】
次に、本実施の形態の変形例のＢＧＡ７について説明する。
【００４８】
図９、図１０に示す変形例のＢＧＡ７は、図５に示すパッド配列と同様のパッド配列の半導体チップ１を搭載するものであるが、半導体チップ１の複数のパッド１ａからなるパッド配列のうち４つの角部にそれぞれ配置されたパッド１ａに接続するはんだバンプ２が、それぞれ配線基板３のダミー電極３ｄと接続されており、この角部に配置される４つのはんだバンプ２がノンコンタクトピン（ＮＣピン）となるものである。
【００４９】
すなわち、半導体チップ１のパッド配列に対応した配線基板３の電極配列のうち、４つの角部に配置された電極がそれぞれダミー電極３ｄであり、これに接続されたはんだバンプ２がノンコンタクトピンとなっている。
【００５０】
この場合、基板の４つの角部のそれぞれのダミー電極３ｄにおける含有酸素量は、図７に示すものと同様となり、すなわち含有酸素量が多い状態となるが、このダミー電極３ｄ上のはんだバンプ２がノンコンタクトピンであるため、はんだバンプ２との間で接続不良が発生したとしてもＢＧＡ７（製品）の特性には影響を与えない。
【００５１】
したがって、製品の初期故障や信頼度試験での不良の発生を防ぐことができ、製品の信頼性の向上を図ることができる。
【００５２】
また、配線基板３においては余分な接続電極３ｃを設けないため、基板上の配線レイアウトの自由度を増やすことができる。
【００５３】
次に、図１１、図１２に示す変形例のＢＧＡ７は、図５に示すパッド配列と同様のパッド配列の半導体チップ１を搭載するものであるが、図９、図１０に示す変形例のＢＧＡ７の配線基板３と同様の電極配列の配線基板３を有しており、その際、配線基板３の電極配列における４つの角部のそれぞれのダミー電極３ｄには、はんだバンプ２を配置しない構造のものである。
【００５４】
すなわち、配線基板３の電極配列における４つの角部のそれぞれのダミー電極３ｄとこれに対応する半導体チップ１側のパッド１ａとの間には、はんだバンプ２が配置されていない構造のＢＧＡ７である。
【００５５】
この場合も、基板の４つの角部のそれぞれのダミー電極３ｄにおける含有酸素量は、図７に示すものと同様となり、含有酸素量が多い状態となるが、このダミー電極３ｄ上にははんだバンプ２が配置されずにノンコンタクトパッドとなるため、バンプ接続不良が発生することはなくＢＧＡ７（製品）の特性には影響を与えない。
【００５６】
したがって、製品の初期故障や信頼度試験での不良の発生を防ぐことができ、製品の信頼性の向上を図ることができる。
【００５７】
次に、図１３に示す変形例の半導体装置は、配線基板３上に複数の半導体チップ１がそれぞれフリップチップ接続されたマルチチップモジュール９を示すものである。
【００５８】
このマルチチップモジュール９の配線基板３においても各半導体チップ１のフリップチップ接続用の電極として、図１、図９もしくは図１１に示す配線基板３の電極とそれぞれ同様の配列および同様のバンプ接続状態とすることにより、それぞれ同様の効果を得ることができる。
【００５９】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６０】
前記実施の形態では、フリップチップ接続の際の突起電極が、はんだバンプ２の場合を説明したが、前記突起電極は、はんだバンプ２に限らず金バンプなどであってもよい。
【００６１】
また、フリップチップ接続部を保護するアンダーフィル４の代わりとして、異方性導電樹脂などを用いてもよい。
【００６２】
さらに、半導体チップ１としては、フリップチップ接続が可能であれば、その表面電極は再配線１ｅによって再配置されていなくてもよく、すなわち、再配線１ｅを有していない半導体チップ１をフリップチップ接続してもよい。
【００６３】
また、前記実施の形態では、半導体装置がＢＧＡ７の場合について説明したが、前記半導体装置は、配線基板３上に半導体チップ１がフリップチップ接続される構造のものであれば、ＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）やＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）  またはＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）あるいはＭＣＰ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ）  などであってもよい。
【００６４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００６５】
ダミー電極が基板の電極配列の角部に配置された配線基板と半導体チップとのフリップチップ接続において、半導体チップの電極配列の角部に配置された突起電極のさらに外側に基板のダミー電極が配置されることにより、チップコーナピンは基板上の電極配列において角部ではなくなり、チップコーナピンに対応した基板上の電極の含有酸素量を少なくすることができる。その結果、チップコーナピンでの接続不良の発生を防止でき、製品の信頼性を向上できる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の一例であるＢＧＡの基板電極の配列を示す平面図である。
【図２】図１のＡ−Ａ線に沿って切断した断面の構造を示す断面図である。
【図３】図１のＢ−Ｂ線に沿って切断した断面の構造を示す断面図である。
【図４】図３のＣ部の構造を示す拡大部分断面図である。
【図５】図１に示すＢＧＡに組み込まれる半導体チップの電極配列の一例を示す平面図である。
【図６】図１に示すＢＧＡの組み立ての製造プロセスフロー図である。
【図７】図１に示す基板電極のうちＦ部のダミー電極に含まれる酸素量の一例を示す測定結果図である。
【図８】図１に示す基板電極のうちＧ部の電極に含まれる酸素量の一例を示す測定結果図である。
【図９】本発明の実施の形態の変形例のＢＧＡにおける基板電極の配列を示す平面図である。
【図１０】図９のＤ−Ｄ線に沿って切断した断面の構造を示す断面図である。
【図１１】本発明の実施の形態の変形例のＢＧＡにおける基板電極の配列を示す平面図である。
【図１２】図１１のＥ−Ｅ線に沿って切断した断面の構造を示す断面図である。
【図１３】本発明の実施の形態の変形例のマルチチップモジュールの構造を示す断面図である。
【図１４】図４に示すフリップチップ接続部に対する比較例のフリップチップ接続部の構造を示す拡大部分断面図である。
【符号の説明】
１  半導体チップ
１ａ  パッド（表面電極）
１ｂ  主面
１ｃ  裏面
１ｄ  半導体基板
１ｅ  再配線
１ｆ  第１絶縁膜
１ｇ  第２絶縁膜
２  はんだバンプ（突起電極）
３  配線基板
３ａ  主面
３ｂ  裏面
３ｃ  接続電極（電極）
３ｄ  ダミー電極
３ｅ  銅配線
３ｆ  ベース基材
３ｇ  ソルダレジスト
３ｈ  Ｎｉ膜
４  アンダーフィル
５  保護プレート
６  接着剤
７  ＢＧＡ（半導体装置）
８  はんだボール
９  マルチチップモジュール（半導体装置）
１０  空洞
【図１】
2004158733.tif 000003
【図２】
2004158733.tif 000004
【図３】
2004158733.tif 000005
【図４】
2004158733.tif 000006
【図５】
2004158733.tif 000007
【図６】
2004158733.tif 000008
【図７】
2004158733.tif 000009
【図８】
2004158733.tif 000010
【図９】
2004158733.tif 000011
【図１０】
2004158733.tif 000012
【図１１】
2004158733.tif 000013
【図１２】
2004158733.tif 000014
【図１３】
2004158733.tif 000015
【図１４】
2004158733.tif 000016