(57)【要約】【課題】高速な検査装置を用いることなく、半導体集積回路の検査を実動作速度で行う。【解決手段】半導体集積回路１０における検査制御部１３は、検査装置２０から検査モード信号Ｓ１を受けると、検査条件保持部１２に保持された検査条件に基づいて、順次、機能ブロック１１ａ，１１ｂの検査を行う。このとき、検査クロックφ２は、クロック生成部１４によって生成され、機能ブロック１１ａ，１１ｂに供給される。検査制御部１３は、機能ブロック１１ａ，１１ｂからの合否判定信号Ｓ８に基づいて半導体集積回路１０の合否を判定し、合否判定信号Ｓ５を検査装置２０に出力する。検査装置２０は、合否判定信号Ｓ５に基づいて最終的に半導体集積回路１０の合否を判定する。これにより、検査装置２０から高速な検査クロックを与えなくとも、実動作速度で検査を行うことができる。【選択図】  図１
2004309388.tif 000002
【特許請求の範囲】
【請求項１】
複数の機能ブロックを有する半導体集積回路であって、
前記複数の機能ブロックの検査順を少なくとも示す検査条件を保持する検査条件保持部と、
前記検査条件が示す検査順に従って前記複数の機能ブロックに検査開始を指示し、前記複数の機能ブロックから受けた合否判定に基づいて、当該半導体集積回路について合否判定を行う検査制御部とを備えたことを特徴とする半導体集積回路。
【請求項２】
請求項１記載の半導体集積回路において、
前記検査制御部は、前記複数の機能ブロックから不合格の判定を受けたとき、当該半導体集積回路について不合格を判定して当該半導体集積回路の検査を終了することを特徴とする半導体集積回路。
【請求項３】
請求項１記載の半導体集積回路において、
前記検査制御部は、前記複数の機能ブロックのすべてについて検査が行われた結果、前記複数の機能ブロックのうち少なくとも１つが不合格のとき、当該半導体集積回路について不合格を判定して当該半導体集積回路の検査を終了することを特徴とする半導体集積回路。
【請求項４】
請求項１記載の半導体集積回路において、
前記検査条件保持部は、前記検査条件を保持するための書き換え可能な記憶回路を有するものであり、
前記検査条件は、書き換えが可能であることを特徴とする半導体集積回路。
【請求項５】
請求項１記載の半導体集積回路において、
検査クロックを生成するクロック生成部を備え、
前記検査条件は、前記複数の機能ブロックのそれぞれについての動作クロック速度を含むものであり、
前記検査制御部は、前記検査条件から、前記複数の機能ブロックのうち検査対象のものの動作クロック速度を得て、このクロック速度を前記クロック生成部に示すものであり、
前記クロック生成部は、前記検査制御部によって示された前記動作クロック速度の前記検査クロックを生成し、この検査クロックを前記検査対象の機能ブロックに供給するものであることを特徴とする半導体集積回路。
【請求項６】
請求項１記載の半導体集積回路において、
前記検査条件は、前記複数の機能ブロックのそれぞれについての検査項目を含むものであり、
前記検査制御部は、前記検査条件から、前記複数の機能ブロックのうち検査対象のものの検査項目を得て、この検査項目を当該検査対象の機能ブロックに示すものであり、
前記検査対象の機能ブロックは、自己内部の機能回路について、前記検査制御部によって示された前記検査項目の検査を行うものであることを特徴とする半導体集積回路。
【請求項７】
請求項１記載の半導体集積回路において、
前記複数の機能ブロックの検査時間を計測し、この検査時間が所定値に達したとき、当該検査の終了を合図する検査時間カウンタを備えたことを特徴とする半導体集積回路。
【請求項８】
請求項１記載の半導体集積回路において、
前記複数の機能ブロックのうち少なくとも１つは、自己の検査時間を計測し、この検査時間が所定値に達したとき、当該検査の終了を合図する検査時間カウンタを有し、前記検査制御部から検査開始の指示を受けることによって自己内部の機能回路の検査を開始し、前記検査時間カウンタから検査終了の合図を受けることによって当該検査を終了することを特徴とする半導体集積回路。
【請求項９】
請求項７または８記載の半導体集積回路において、
前記検査条件は、前記複数の機能ブロックのそれぞれについての検査時間を含むものであり、
前記検査制御部は、前記検査条件から、前記複数の機能ブロックのうち検査対象のものの検査時間を得て、この検査時間を前記検査時間カウンタに示すものであり、
前記検査時間カウンタは、前記検査制御部によって示された前記検査時間を、前記所定値として用いるものであることを特徴とする半導体集積回路。
【請求項１０】
請求項１記載の半導体集積回路において、
前記複数の機能ブロックから出力される検査出力値と所定の期待値とを比較し、この比較結果に基づいて、前記複数の機能ブロックについて合否判定を行う合否判定部を備えたことを特徴とする半導体集積回路。
【請求項１１】
請求項１記載の半導体集積回路において、
前記複数の機能ブロックの少なくとも１つは、自己の検査出力値と所定の期待値とを比較し、この比較結果に基づいて、自己について合否判定を行う合否判定部を有することを特徴とする半導体集積回路。
【請求項１２】
請求項１０または１１記載の半導体集積回路において、
前記検査条件は、前記複数の機能ブロックのそれぞれについての期待値を含むものであり、
前記検査制御部は、前記検査条件から、前記複数の機能ブロックのうち検査対象のものの期待値を得て、この期待値を前記合否判定部に示すものであり、
前記合否判定部は、前記検査制御部によって示された前記期待値を、前記所定の期待値として用いるものであることを特徴とする半導体集積回路。
【請求項１３】
請求項１記載の半導体集積回路において、
前記検査制御部は、前記複数の機能ブロックのうち検査対象のものを識別する識別信号を、当該半導体集積回路外部に出力することを特徴とする半導体集積回路。
【請求項１４】
請求項１３記載の半導体集積回路において、
前記検査条件は、前記複数の機能ブロックのそれぞれについての検査項目を含むものであり、
前記検査制御部は、前記検査条件から、前記複数の機能ブロックのうち検査対象のものの検査項目を得て、この検査項目を当該半導体集積回路外部に出力するものであることを特徴とする半導体集積回路。
【請求項１５】
半導体集積回路の検査装置であって、
前記半導体集積回路は、
複数の機能ブロックと、
前記複数の機能ブロックの検査順を少なくとも示す検査条件を保持する検査条件保持部と、
検査開始が指示されることによって、前記検査条件が示す検査順に従って前記複数の機能ブロックに検査開始を指示し、前記複数の機能ブロックから受けた合否判定に基づいて、当該半導体集積回路について合否判定を行い、この合否判定の結果を出力する検査制御部とを備えたものであり、
当該検査装置は、前記半導体集積回路に検査開始を指示し、前記半導体集積回路から出力された前記合否判定に基づいて、前記半導体集積回路について合否判定を行うものであることを特徴とする半導体集積回路の検査装置。
【請求項１６】
請求項１５記載の検査装置において、
前記半導体集積回路における前記検査条件保持部は、前記検査条件を保持するための書き換え可能な記憶回路を有するものであり、
当該検査装置は、前記半導体集積回路に、前記検査条件を与えるものであることを特徴とする半導体集積回路の検査装置。
【請求項１７】
請求項１５記載の検査装置において、
前記半導体集積回路における前記検査条件は、前記複数の機能ブロックのそれぞれについての検査項目を含むものであり、
前記半導体集積回路における前記検査制御部は、前記複数の機能ブロックのうち検査対象のものを識別する識別信号を出力するとともに、前記検査条件から前記検査対象の機能ブロックの検査項目を得て、この検査項目を出力するものであり、
当該検査装置は、前記半導体集積回路から前記識別信号および検査項目を受け、前記識別信号によって示された前記検査対象の機能ブロックに前記検査項目に応じた検査信号を印加し、この検査信号に対して当該検査対象の機能ブロックから出力される検査出力値に基づいて、当該検査対象の機能ブロックについて合否判定を行うものであることを特徴とする半導体集積回路の検査装置。
【請求項１８】
複数の機能ブロックを有する半導体集積回路の検査方法であって、
検査装置から前記半導体集積回路に、検査開始を指示するステップと、
前記半導体集積回路において、保持された前記複数の機能ブロックの検査条件が示す検査順に従って前記複数の機能ブロックの検査を行い、この検査結果に基づいて、前記半導体集積回路について合否判定を行うステップと、
前記半導体集積回路から前記検査装置に、前記合否判定の結果を出力するステップと、
前記検査装置において、前記合否判定の結果に基づいて、前記半導体集積回路の合否判定を行うステップとを有することを特徴とする半導体集積回路の検査方法。
【請求項１９】
請求項１８の半導体集積回路の検査方法において、
前記検査装置から前記半導体集積回路に、新たな検査条件を与えるステップと、
前記半導体集積回路において、保持された前記検査条件を、前記新たな検査条件に書き換えるステップとを有することを特徴とする半導体集積回路の検査方法。
【請求項２０】
請求項１８の半導体集積回路の検査方法において、
前記半導体集積回路において、前記検査条件に示された動作クロック速度の検査クロックを生成し、この検査クロックを前記複数の機能ブロックに供給するステップを有することを特徴とする半導体集積回路の検査方法。
【請求項２１】
請求項１８の半導体集積回路の検査方法において、
前記半導体集積回路から前記検査装置に、前記複数の機能ブロックのうち検査対象のものを識別する識別信号を出力するステップと、
前記半導体集積回路から前記検査装置に、前記検査条件に示された検査項目を出力するステップと、
前記検査装置から前記半導体集積回路に、前記識別信号によって示された前記検査対象の機能ブロックに、前記検査項目に応じた検査信号を印加するステップと、
前記検査装置において、前記検査対象の機能ブロックから出力される検査出力値に基づいて、当該機能ブロックについて合否判定を行うステップとを有することを特徴とする半導体集積回路の検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の検査容易化に関するものであり、特に、高速な機能ブロックが組み込まれた半導体集積回路の検査に好適な検査技術に属する。
【０００２】
【従来の技術】
近年、再利用を前提として新たに設計された機能ブロック（ＩＰコアともいう。）や、以前に他の半導体集積回路で使用されていたものを再利用した機能ブロックなどを用いて、システムＬＳＩやＳＯＣ（Ｓｙｓｔｅｍ  Ｏｎ  Ｃｈｉｐ）などと呼ばれる半導体集積回路を設計するといった設計の効率化が進められている。これら機能ブロックには、入力とそれに対する出力の期待値とを示した故障検査用の検査パターンが添付されていたり、自己検査回路（ＢＩＳＴ）が含まれていたりする。
【０００３】
従来、このような半導体集積回路の検査は、検査装置から機能ブロックに対して、直接、検査クロックおよび検査パターンを印加し、それに対する機能ブロックの検査出力値を検査装置側で観測して期待値との比較を行ったり（コアのダイレクトアクセス）、また、機能ブロックが有するＢＩＳＴを検査装置側から直接起動したりして行われていた。このような検査においては、検査装置から半導体集積回路に、検査クロック、および検査対象の機能ブロックを指定するための信号（テストモード信号）を与える必要がある。
【０００４】
図７は、従来の半導体集積回路の検査形態を示す半導体集積回路および検査装置の構成図である。以下、同図を参照しながら、従来の半導体集積回路の検査について説明する。
【０００５】
半導体集積回路１００には、検査装置２００から検査モード信号Ｓ１および検査クロックφ０が与えられる。検査クロックφ０のクロック速度は検査装置によってさまざまであるが、一般的には１００ＭＨｚ前後のものが用いられる。検査制御部１３０は検査モード信号Ｓ１のデコードを行い、検査対象の機能ブロック１１０ａまたは１１０ｂに検査開始信号Ｓ２を送る。また、信号切り替え部１２０に機能ブロック識別信号Ｓ３を送る。識別信号Ｓ３は検査対象の機能ブロックを識別するための信号であり、信号切り替え部１２０は、識別信号Ｓ３に応じて、検査装置２００との間で検査信号の入出力を行うべく機能ブロックを切り替える。
【０００６】
従来の半導体集積回路の検査は次のようにして行われる。まず、機能ブロック１１０ａの検査を行うべく、検査装置２００から半導体集積回路１００に検査モード信号Ｓ１が送られる。これにより、機能ブロック１１０ａの検査が開始される。そして、検査装置２００から、機能ブロック１１０ａに検査入力信号が印加される。これに対して機能ブロック１１０ａから検査装置２００に検査出力信号が出力される。検査装置２００は、この検査出力信号を観測し、この観測値と所定の期待値との比較を行って、機能ブロック１１０ａの合否を判定し、機能ブロック１１０ａの検査が終了する。次に、機能ブロック１１０ｂの検査を行うべく、検査装置２００から半導体集積回路１００に検査モード信号Ｓ１が印加される。そして、機能ブロック１１０ｂについて上記と同様の検査が行われ、半導体集積回路１００の検査が終了する（たとえば、特許文献１参照）。
【０００７】
【特許文献１】
特開平６−３４２４号公報
【０００８】
【発明が解決しようとする課題】
しかし、近年、半導体集積回路の高速化が進み、すなわち各機能ブロックの実動作速度が非常に高速になり、この高速な実動作速度に対して、検査装置の検査制御が追いつかないといった問題が生じてきている。一部には、高速な検査が可能な検査装置が存在するが、この種の検査装置はコストが非常に高いという問題がある。このように、高速な機能ブロックが組み込まれた半導体集積回路の検査は、一般的な検査装置を用いて半導体集積回路の実動作速度よりも遅いクロック速度で行うか、または、高価で高速な検査装置を用いて行うかしかないのが実情である。
【０００９】
上記の問題に鑑み、本発明は、半導体集積回路の検査を、高速な検査装置を用いることなく実動作速度で行えるようにすることを課題とする。そして、このような検査が可能な半導体集積回路ならびにその検査装置および検査方法の提供を目的とする。
【００１０】
【課題を解決するための手段】
上記の課題を解決するための手段として、本発明は、複数の機能ブロックを有する半導体集積回路として、前記複数の機能ブロックの検査順を少なくとも示す検査条件を保持する検査条件保持部と、前記検査条件が示す検査順に従って前記複数の機能ブロックに検査開始を指示し、前記複数の機能ブロックから受けた合否判定に基づいて、当該半導体集積回路について合否判定を行う検査制御部とを備えたものとする。
【００１１】
本発明によると、検査制御部によって、検査条件保持部に保持された検査条件に基づいて、この検査条件に示された検査順に機能ブロックに検査開始の指示が出され、検査を終了した機能ブロックから合否判定が返され、この合否判定に基づいて半導体集積回路の合否判定が行われる。これにより、半導体集積回路に対して、外部から機能ブロックを検査するために順次制御を行う必要がなくなる。
したがって、半導体集積回路の検査を、高速な検査装置を用いることなく行うことができる。
【００１２】
前記検査制御部は、前記複数の機能ブロックから不合格の判定を受けたとき、当該半導体集積回路について不合格を判定して当該半導体集積回路の検査を終了することが好ましい。また、前記検査制御部は、前記複数の機能ブロックのすべてについて検査が行われた結果、前記複数の機能ブロックのうち少なくとも１つが不合格のとき、当該半導体集積回路について不合格を判定して当該半導体集積回路の検査を終了することが好ましい。
【００１３】
また、前記検査条件保持部は、前記検査条件を保持するための書き換え可能な記憶回路を有するものであり、前記検査条件は、書き換えが可能であることが好ましい。これにより、たとえば、機能ブロックに要求される信頼性などに応じて検査条件をさまざまに変えて、検査を行うことができる。
【００１４】
また、本発明において、前記半導体集積回路は、検査クロックを生成するクロック生成部を備え、前記検査条件は、前記複数の機能ブロックのそれぞれについての動作クロック速度を含むものであり、前記検査制御部は、前記検査条件から、前記複数の機能ブロックのうち検査対象のものの動作クロック速度を得て、このクロック速度を前記クロック生成部に示すものであり、前記クロック生成部は、前記検査制御部によって示された前記動作クロック速度の前記検査クロックを生成し、この検査クロックを前記検査対象の機能ブロックに供給するものであることが好ましい。これにより、クロック生成部によって、各機能ブロックの動作クロックに適合した検査クロックが生成されるため、高速な検査装置を用いることなく、機能ブロックを実動作速度で検査することができる。
【００１５】
また、前記検査条件は、前記複数の機能ブロックのそれぞれについての検査項目を含むものであり、前記検査制御部は、前記検査条件から、前記複数の機能ブロックのうち検査対象のものの検査項目を得て、この検査項目を当該検査対象の機能ブロックに示すものであり、前記検査対象の機能ブロックは、自己内部の機能回路について、前記検査制御部によって示された前記検査項目の検査を行うものであることが好ましい。これにより、機能ブロックが、たとえば、ＢＩＳＴを有している場合、検査項目を指示することにより、選択的な検査を行うことができる。
【００１６】
一方、本発明において、好ましくは、前記半導体集積回路は、前記複数の機能ブロックの検査時間を計測し、この検査時間が所定値に達したとき、当該検査の終了を合図する検査時間カウンタを備えたものとする。また、好ましくは、前記複数の機能ブロックのうち少なくとも１つは、自己の検査時間を計測し、この検査時間が所定値に達したとき、当該検査の終了を合図する検査時間カウンタを有し、前記検査制御部から検査開始の指示を受けることによって自己内部の機能回路の検査を開始し、前記検査時間カウンタから検査終了の合図を受けることによって当該検査を終了するものとする。これらによると、検査時間カウンタによって機能ブロックの検査時間が計測され、機能ブロックの検査終了が合図される。
したがって、機能ブロックの検査終了の制御を、半導体集積回路外部から行うことなく、半導体集積回路内で行うことができる。
【００１７】
さらに、前記検査条件は、前記複数の機能ブロックのそれぞれについての検査時間を含むものであり、前記検査制御部は、前記検査条件から、前記複数の機能ブロックのうち検査対象のものの検査時間を得て、この検査時間を前記検査時間カウンタに示すものであり、前記検査時間カウンタは、前記検査制御部によって示された前記検査時間を、前記所定値として用いるものであることが好ましい。
これにより、機能ブロックに要求される信頼性などに応じて、検査時間をさまざまに変更して検査を行うことができる。
【００１８】
一方、本発明において、好ましくは、前記半導体集積回路は、前記複数の機能ブロックから出力される検査出力値と所定の期待値とを比較し、この比較結果に基づいて、前記複数の機能ブロックについて合否判定を行う合否判定部を備えたものとする。また、好ましくは、前記複数の機能ブロックの少なくとも１つは、自己の検査出力値と所定の期待値とを比較し、この比較結果に基づいて、自己について合否判定を行う合否判定部を有するものとする。これらによると、合否判定部によって機能ブロックの合否が判定される。したがって、機能ブロックの合否判定を、半導体集積回路外部の検査装置において行うことなく、半導体集積回路内で行うことができる。
【００１９】
さらに、前記検査条件は、前記複数の機能ブロックのそれぞれについての期待値を含むものであり、前記検査制御部は、前記検査条件から、前記複数の機能ブロックのうち検査対象のものの期待値を得て、この期待値を前記合否判定部に示すものであり、前記合否判定部は、前記検査制御部によって示された前記期待値を、前記所定の期待値として用いるものであることが好ましい。これにより、機能ブロックの検査時間などに変更があった場合、この変更に応じて期待値を変更し、機能ブロックの合否を正しく判定することができる。
【００２０】
一方、前記検査制御部は、前記複数の機能ブロックのうち検査対象のものを識別する識別信号を、当該半導体集積回路外部に出力することが好ましい。これにより、半導体集積回路外部と連携して機能ブロックの検査を行う場合、外部に対して、現在どの機能ブロックの検査が行われているのかを識別信号によって示すことができる。さらに、前記検査条件は、前記複数の機能ブロックのそれぞれについての検査項目を含むものであり、前記検査制御部は、前記検査条件から、前記複数の機能ブロックのうち検査対象のものの検査項目を得て、この検査項目を当該半導体集積回路外部に出力するものであることが好ましい。これにより、さらに、現在検査中の機能ブロックについて、どの検査項目の検査を行えばよいのかを、外部に示すことができる。
【００２１】
また、上記の課題を解決するための手段として、本発明は、半導体集積回路の検査装置として、前記半導体集積回路は、複数の機能ブロックと、前記複数の機能ブロックの検査順を少なくとも示す検査条件を保持する検査条件保持部と、検査開始が指示されることによって、前記検査条件が示す検査順に従って前記複数の機能ブロックに検査開始を指示し、前記複数の機能ブロックから受けた合否判定に基づいて、当該半導体集積回路について合否判定を行い、この合否判定の結果を出力する検査制御部とを備えたものであり、当該検査装置は、前記半導体集積回路に検査開始を指示し、前記半導体集積回路から出力された前記合否判定に基づいて、前記半導体集積回路について合否判定を行うものであるとする。
【００２２】
好ましくは、前記半導体集積回路における前記検査条件保持部は、前記検査条件を保持するための書き換え可能な記憶回路を有するものとし、当該検査装置は、前記半導体集積回路に、前記検査条件を与えるものとする。さらに、好ましくは、前記半導体集積回路における前記検査条件は、前記複数の機能ブロックのそれぞれについての検査項目を含むものとし、前記半導体集積回路における前記検査制御部は、前記複数の機能ブロックのうち検査対象のものを識別する識別信号を出力するとともに、前記検査条件から前記検査対象の機能ブロックの検査項目を得て、この検査項目を出力するものとし、当該検査装置は、前記半導体集積回路から前記識別信号および検査項目を受け、前記識別信号によって示された前記検査対象の機能ブロックに前記検査項目に応じた検査信号を印加し、この検査信号に対して当該検査対象の機能ブロックから出力される検査出力値に基づいて、当該検査対象の機能ブロックについて合否判定を行うものとする。
【００２３】
一方、上記の課題を解決するための手段として、本発明は、複数の機能ブロックを有する半導体集積回路の検査方法として、検査装置から前記半導体集積回路に、検査開始を指示するステップと、前記半導体集積回路において、保持された前記複数の機能ブロックの検査条件が示す検査順に従って前記複数の機能ブロックの検査を行い、この検査結果に基づいて、前記半導体集積回路について合否判定を行うステップと、前記半導体集積回路から前記検査装置に、前記合否判定の結果を出力するステップと、前記検査装置において、前記合否判定の結果に基づいて、前記半導体集積回路の合否判定を行うステップとを有するものとする。
【００２４】
好ましくは、前記半導体集積回路の検査方法は、前記検査装置から前記半導体集積回路に、新たな検査条件を与えるステップと、前記半導体集積回路において、保持された前記検査条件を、前記新たな検査条件に書き換えるステップとを有するものとする。
【００２５】
また、好ましくは、前記半導体集積回路の検査方法は、前記半導体集積回路において、前記検査条件に示された動作クロック速度の検査クロックを生成し、この検査クロックを前記複数の機能ブロックに供給するステップを有するものとする。
【００２６】
また、好ましくは、前記半導体集積回路の検査方法は、前記半導体集積回路から前記検査装置に、前記複数の機能ブロックのうち検査対象のものを識別する識別信号を出力するステップと、前記半導体集積回路から前記検査装置に、前記検査条件に示された検査項目を出力するステップと、前記検査装置から前記半導体集積回路に、前記識別信号によって示された前記検査対象の機能ブロックに、前記検査項目に応じた検査信号を印加するステップと、前記検査装置において、前記検査対象の機能ブロックから出力される検査出力値に基づいて、当該機能ブロックについて合否判定を行うステップとを有するものとする。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２８】
（第１の実施形態）
図１は、本発明の第１の実施形態である半導体集積回路および検査装置の構成を示す。半導体集積回路１０は、機能ブロック１１ａ，１１ｂと、検査条件保持部１２と、検査制御部１３と、クロック生成部１４と、信号切り替え部１２０とを備えている。
【００２９】
まず、検査装置２０の構成について説明する。検査装置２０は、検査制御部１３に検査モード信号Ｓ１を与えて半導体集積回路１０の検査開始を指示する。そして、検査終了信号Ｓ４を受けることによって、検査制御部１３による半導体集積回路１０の検査終了を認識する。この検査の結果は、検査制御部１３から与えられる合否判定信号Ｓ５によって知ることができる。検査装置２０は、合否判定信号Ｓ５によって示される半導体集積回路１０の合否判定に基づいて、半導体集積回路１０についての最終的な合否を判定する。
【００３０】
また、検査装置２０は、高速検査ピン２０１を備えており、このピン２０１を介して、信号切り替え部１２０によって選択された機能ブロックとの間で検査信号の入出力を行う。どの機能ブロックが選択されているかは、識別信号Ｓ３から知ることができる。さらに、検査装置２０は、検査項目信号Ｓ１１を受けて、現在検査中の機能ブロックの検査項目を知ることができる。
【００３１】
次に、半導体集積回路１０の構成について説明する。図２は、機能ブロック１１ａ，１１ｂの内部構成を示す。機能ブロック１１ａ，１１ｂは、それぞれ、検査部１１１と、機能回路１１２と、検査時間カウンタ１１３と、合否判定部１１４と、出力結果保持部１１５とを備えている。機能ブロック１１ａ，１１ｂは、クロック生成部１４から与えられる検査クロックφ２で動作する。
【００３２】
検査部１１１は、検査開始信号Ｓ２を受けて機能回路１１２の検査を開始し、検査終了信号Ｓ７を受けて検査を終了する。この検査の結果の出力値は合否判定部１１４に渡される。また、検査部１１１は、検査項目信号Ｓ１１を受けて、この検査項目信号Ｓ１１によって示される項目の検査を行う。
【００３３】
機能回路１１２は、機能ブロック１１ａ，１１ｂの本体部分であり、たとえば、ＰＬＤやメモリなどである。
【００３４】
検査時間カウンタ１１３は、検査開始信号Ｓ２を受けて、検査時間の計測を開始する。検査時間の計測は、たとえば、検査クロックφ２のパルス数をカウントすることによって行う。そして、この検査時間が所定値に達したとき、検査終了信号Ｓ７を出力して検査終了の合図をする。また、検査時間カウンタ１１３は、検査時間信号Ｓ９を受けて、検査時間の所定値をこの検査時間信号Ｓ９によって示される値に変更する。
【００３５】
合否判定部１１４は、検査部１１１からの検査出力値と所定の期待値とを比較して、これらが一致すれば機能回路１１２の合格を判定する一方、一致しなければ不合格を判定する。合否判定の結果は出力結果保持部１１５に渡される。また、合否判定部１１４は、期待値信号Ｓ１０を受けて、所定の期待値をこの期待値信号Ｓ１０によって示される値に変更する。
【００３６】
出力結果保持部１１５は、合否判定部１１４から送られる合否判定の結果を保持する。そして、合否判定信号Ｓ８として出力する。
【００３７】
一方、検査条件保持部１２は、書き換え可能な記録回路を有しており、この記憶回路に機能ブロックの検査条件を保持している。図３はこの検査条件の一例を示す。検査条件は、検査すべき機能ブロック、その機能ブロックのクロック速度、検査項目、検査時間および期待値の情報から構成される。そして、検査条件における検査すべき機能ブロックの並び順は、機能ブロックの検査順を示している。条件の並び順に検査順を表すのではなく、検査順を明示するようにしてもよい。
【００３８】
検査制御部１３は、検査条件保持部１２に保持された検査条件に基づいて、この検査条件に示された検査順に、機能ブロック１１ａ，１１ｂの検査を行う。機能ブロック１１ａの検査を例に具体的に説明すると、機能ブロック１１ａに検査開始信号Ｓ２を出力して検査開始を指示し、機能ブロック１１ａから検査終了信号Ｓ７を受けることによって機能ブロック１１ａの検査を終了する。この検査の結果は、各機能ブロック１１ａから出力される合否判定信号Ｓ８によって知ることができる。なお、検査制御部１３は、検査条件を参照して、検査対象の機能ブロック１１ａの動作クロック速度、検査時間、期待値および検査項目を得て、これら各情報に基づいて、クロック生成部１４にはクロック速度信号Ｓ１２を与え、また、機能ブロック１１ａには検査時間信号Ｓ９、期待値信号Ｓ１０および検査項目信号Ｓ１１を与える。
【００３９】
また、検査制御部１３は、外部から検査モード信号Ｓ１を受けて機能ブロック１１ａ，１１ｂの検査を開始する。そして、各機能ブロック１１ａ，１１ｂの合否判定の結果に基づいて半導体集積回路１０の合否を判定し、外部に合否判定信号Ｓ５を出力する。また、外部から検査条件信号Ｓ６を受けて、検査条件保持部１２に保持された検査条件をこの検査条件信号Ｓ６に示された新たな検査条件に書き換える。さらに、識別信号Ｓ３を出力して、現在どの検査ブロックの検査中であるのかを外部に示す。さらに、検査項目信号Ｓ１１を出力して、現在どの項目の検査中であるのかを外部に示す。
【００４０】
クロック生成部１４は、検査装置２０から与えられるクロックφ０を逓倍し、検査制御部１３の動作クロックφ１および検査クロックφ２を生成する。生成された検査クロックφ２は機能ブロック１１ａ，１１ｂに与えられる。さらに、クロック生成部１４は、クロック速度信号Ｓ１２を受けて、検査クロックφ２をこのクロック速度信号Ｓ１２に示された速度にすることができる。なお、動作クロックφ１および検査クロックφ２は、検査装置２０から与えられるクロックφ０を基にして生成するのではなく、半導体集積回路１０における内部発振によって生成するものであってもよい。
【００４１】
以上のとおりに構成された半導体集積回路１０および検査装置２０による半導体集積回路１０の検査について、以下、図４のフローチャートに従って説明する。
【００４２】
まず、ステップＳＴ１では、検査装置２０から半導体集積回路１０に、検査条件信号Ｓ６が与えられる。検査条件信号Ｓ６は、機能ブロックの検査順、クロック速度、検査項目、検査時間および期待値の各種条件を示すものである。検査制御部１３は、検査条件信号Ｓ６を受けて、検査条件保持部１２にこの検査条件信号Ｓ６によって示される各種条件を設定する。
【００４３】
続くステップＳＴ２では、検査装置２０から半導体集積回路１０に、検査モード信号Ｓ１が与えられる。これにより、検査制御部１３は、機能ブロック１１ａ，１１ｂの検査を開始する。
【００４４】
そして、ステップＳＴ３では、半導体集積回路１０において、検査条件保持部１２に保持された検査条件に基づいて、機能ブロック１１ａ，１１ｂの検査が順次行われる。図３に示した検査条件の場合、まず始めに機能ブロック１１ａの検査が行われ、続いて機能ブロック１１ｂの検査が行われる。以下、半導体集積回路１０において行われる機能ブロック１１ａの検査について詳細に説明する。
【００４５】
検査制御部１３は、検査条件に基づいて、検査時間信号Ｓ９、期待値信号Ｓ１０、検査項目信号Ｓ１１およびクロック速度信号Ｓ１２を出力する。これにより、機能ブロック１１ａにおいて、検査時間信号Ｓ９、期待値信号Ｓ１０および検査項目信号Ｓ１１に応じた検査時間の所定値、所定の期待値および検査項目が設定される。また、クロック生成部１４において、クロック速度信号Ｓ１２に応じた検査クロックφ２が生成される。そして、検査制御部１３は、機能ブロック１１ａに検査開始信号Ｓ２を出力して、機能ブロック１１ａに検査開始を指示する。
【００４６】
機能ブロック１１ａは、検査開始信号Ｓ２を受けて、自己内部の機能回路１１２の検査を行い、所定の検査時間後に検査を終了し、検査終了信号Ｓ７を出力する。検査制御部１３は、検査終了信号Ｓ７を受けることによって機能ブロック１１ａの検査が終了したことを認識する。そして、機能ブロック１１ａから合否判定信号Ｓ８を受けて機能ブロック１１ａの合否の結果を確認する。ここで、機能ブロック１１ａが不合格のとき、半導体集積回路１０の不合格を判定するとともに、検査終了信号Ｓ４を出力して半導体集積回路１０の検査を終了する。一方、機能ブロック１１ａが合格のとき、次の検査対象である機能ブロック１１ｂに検査開始を指示する。
【００４７】
機能ブロック１１ａが不合格のときでも、半導体集積回路１０の検査を終了せずに検査を続けるようにしてもよい。この場合、検査すべきすべての機能ブロックの検査を行った後、機能ブロックの少なくとも１つが不合格であるか否かによって、半導体集積回路１０の合否を判定するとともに、検査終了信号Ｓ４を出力して半導体集積回路１０の検査を終了する。このように、機能ブロックの不合格が判定されたときに検査を終了するか継続するかの選択は、たとえば、検査モード信号Ｓ１によって指示することができる。
【００４８】
ステップＳＴ４では、半導体集積回路１０から検査装置２０に、検査制御部１３によって行われた半導体集積回路１０についての合否判定の結果が、合否判定信号Ｓ５として出力される。
【００４９】
続くステップＳＴ５では、検査装置２０において、与えられた合否判定信号Ｓ５に基づいて、半導体集積回路１０についての最終的な合否を判定する。すなわち、合否判定信号Ｓ５が合格を示す場合には、半導体集積回路１０の合格を判定する（ステップＳＴ６）一方、不合格を示す場合には、不合格を判定する（ステップＳＴ７）。
【００５０】
ところで、機能ブロックがＢＩＳＴを備えていないような場合、半導体集積回路１０外部との間で検査信号を入出力して検査を行う必要がある。これに関して、機能ブロック１１ａを例に説明する。ステップＳＴ８において、信号切り替え部１２０によって機能ブロック１１ａが選択され、機能ブロック１１ａは外部との間で検査信号の入出力が可能になる。検査装置２０は、識別信号Ｓ３から検査対象が機能ブロック１１ａであることを認識し、さらに、検査項目信号Ｓ１１から検査すべき項目を認識して、信号切り替え部１２０を経由して、機能ブロック１１ａとの間で検査信号の入出力を行う。そして、機能ブロック１１ａからの出力応答値が正常か否かを確認し（ステップＳＴ９）、異常のとき、半導体集積回路１０の不合格を判定する（ステップＳＴ７）。
【００５１】
以上、本実施形態によると、検査装置２０から半導体集積回路１０に検査開始の指示（検査モード信号Ｓ１）が出されると、半導体集積回路１０内で検査クロックφ２が生成されるとともに、各機能ブロック１１ａ，１１ｂの検査が順次行われ、半導体集積回路１０の合否判定の結果（合否判定信号Ｓ５）が検査装置２０に返される。これにより、高速な検査装置を用いることなく、数ＧＨｚあるいはそれ以上の実動作速度での半導体集積回路１０の検査が可能になる。
【００５２】
なお、本実施形態の半導体集積回路１０は２個の機能ブロック１１ａ，１１ｂを有しているが、本発明はこれに限定されるものではない。３個以上の機能ブロックを有する半導体集積回路についても、本発明により、上記と同様の効果を得ることができる。さらに、機能ブロックの検査は、必ずしも１つずつ行う必要はなく、複数個を同時に検査してもよい。
【００５３】
また、検査条件保持部１２は、書き換え可能な記録回路を有するものとしたが、ＲＯＭなどの書き換え不可能な記憶回路を有するものであってもよい。この場合、検査条件は変更できない固定値となるため、図４に示したステップＳＴ１は不要となる。また、検査条件保持部１２が、書き換え可能な記憶回路としてフラッシュメモリなどの不揮発性メモリを有する場合には、この記憶回路に検査条件が一旦保持された後は、検査条件を変更しない限り、ステップＳＴ１の実行は不要である。
【００５４】
また、検査条件の項目は、機能ブロック（検査順）、クロック速度、検査項目、検査時間および期待値に限定されるものではなく、これ以外にもあってもよい。これとは逆に、検査条件の項目としてこれらすべてを採用する必要はなく、機能ブロックの検査実態に合わせて適宜省略が可能である。そして、省略された検査条件の項目にそれぞれ対応するクロック速度信号Ｓ１２、検査項目信号Ｓ１１、検査時間信号Ｓ９および期待値信号Ｓ１０もまた省略することができる。
【００５５】
また、すべての機能ブロックについてＢＩＳＴが備えられている場合、検査時に外部と検査信号を入出力する必要がない。このような場合にあっては、識別信号Ｓ３を省略することができる。
【００５６】
（第２の実施形態）
図５は、本発明の第２の実施形態である半導体集積回路および検査装置の構成を示す。検査装置２０は、第１の実施形態で説明したものと同一であるので説明を省略する。以下、本実施形態の半導体集積回路１０Ａについて、特に、第１の実施形態と異なる点について説明する。なお、第１の実施形態において既に説明した構成要素および信号には同一の符号を付して詳細な説明は省略する。
【００５７】
図６は、機能ブロック１１ｃ，１１ｄの内部構成を示す。検査部１１１Ａは、検査開始信号Ｓ２を受けて機能回路１１２の検査を行う。そして、この検査出力は、検査出力圧縮保持部１１６において圧縮されて保持される。検査出力圧縮保持部１１６は、この圧縮した検査出力値Ｓ１３を出力する。
【００５８】
図２に示した機能ブロック１１ａ，１１ｂと比較してわかるように、機能ブロック１１ｃ，１１ｄは、検査時間を認識する機能、および自己の合否を判定する機能をいずれも有していない。本実施形態では、これらの機能は、機能ブロック１１ｃ，１１ｄの外部に設けられた検査時間カウンタ１５および合否判定部１６によって実現される。
【００５９】
検査時間カウンタ１５は、図２に示した検査時間カウンタ１１３と同様の機能を有する。すなわち、検査開始信号Ｓ２を受けて検査時間の計測を開始し、この検査時間が所定値に達したとき、検査終了信号Ｓ７を出力して検査終了の合図をする。この所定値は、検査時間信号Ｓ９を与えることによって変更することができる。
【００６０】
合否判定部１６は、図２に示した合否判定部１１４と同様の機能を有する。すなわち、機能ブロック１１ｃ，１１ｄから得た検査出力値Ｓ１３と所定の期待値とを比較し、この比較結果に基づいて機能ブロック１１ｃ，１１ｄの合否を判定し、合否判定信号Ｓ８を出力する。この所定の期待値は、期待値信号Ｓ１０を与えることによって変更することができる。
【００６１】
検査制御部１３Ａは、図１に示した検査制御部１３と同様の機能を有する。検査制御部１３と異なる点は、検査終了信号Ｓ７の入力元および検査時間信号Ｓ９の出力先が検査時間カウンタ１５であり、合否判定信号Ｓ８の入力元および期待値信号Ｓ１０の出力先が合否判定部１６であるという点である。
【００６２】
以上のとおりに構成された本実施形態の半導体集積回路１０Ａは、第１の実施形態で説明したのと同様の方法によって検査を行うことができる。
【００６３】
以上、本実施形態によると、半導体集積回路１０Ａに検査時間カウンタ１５および合否判定部１６を備えることにより、半導体集積回路１０Ａ内で機能ブロック１１ｃ，１１ｄの検査を行い、半導体集積回路１０Ａの合否を判定することができる。これにより、機能ブロック１１ｃ，１１ｄのように、自己の検査時間を認識する機能、および自己の合否を判定する機能を有さないような機能ブロック（たとえば、従来の一般的な機能ブロックはこのような機能を有していない。）が組み込まれた半導体集積回路であっても、高速な検査装置を用いることなく実動作速度で検査することができる。
【００６４】
なお、半導体集積回路に組み込まれる機能ブロックとして、検査時間カウンタ１１３および合格判定部１１４を有する機能ブロック１１ａ，１１ｂのようなものと、これらをいずれも有しない機能ブロック１１ｃ，１１ｄのようなものとが混在していてもよい。
【００６５】
【発明の効果】
以上、本発明によると、半導体集積回路の検査を、高速な検査装置を用いることなく実動作速度で行うことができる。これにより、半導体集積回路の検査に係るコストが低減されるとともに検査時間が短縮され、検査の容易化が実現される。今後、半導体集積回路の動作速度はより一層向上することが予想されるため、本発明による検査容易化の効果はますます有効になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体集積回路および検査装置の構成図である。
【図２】図１の半導体集積回路における機能ブロックの構成図である。
【図３】検査条件の一例を示す図である。
【図４】本発明の半導体集積回路の検査方法のフローチャートである。
【図５】本発明の第２の実施形態の半導体集積回路および検査装置の構成図である。
【図６】図５の半導体集積回路における機能ブロックの構成図である。
【図７】従来の半導体集積回路の検査形態を示す半導体集積回路および検査装置の構成図である。
【符号の説明】
１０，１０Ａ  半導体集積回路
１１ａ，１１ｂ，１１ｃ，１１ｄ  機能ブロック
１２  検査条件保持部
１３，１３Ａ  検査制御部
１４  クロック生成部
１５，１１３  検査時間カウンタ
１６，１１４  合否判定部
１１２  機能回路
２０  検査装置
φ２  検査クロック
Ｓ１  検査モード信号
Ｓ２  検査開始信号
Ｓ３  識別信号
Ｓ４  検査終了信号
Ｓ５  合否判定信号
Ｓ６  検査条件信号
Ｓ７  検査終了信号
Ｓ８  合否判定信号
Ｓ９  検査時間信号
Ｓ１０  期待値信号
Ｓ１１  検査項目信号
Ｓ１２  クロック速度信号
Ｓ１３  検査出力値
【図１】
2004309388.tif 000003
【図２】
2004309388.tif 000004
【図３】
2004309388.tif 000005
【図４】
2004309388.tif 000006
【図５】
2004309388.tif 000007
【図６】
2004309388.tif 000008
【図７】
2004309388.tif 000009