(57)【要約】【課題】  インバーター部のスイッチング回数の減少によって、電力損失及び製造コストを減らすことができる電源供給装置及びその制御方法を提供することができる。【解決手段】  交流電源が入力されて整流する整流回路部と、前記整流回路部により整流された電源を交流電源に切換して負荷に供給するためのスイッチング素子を備えた第１ブリッジ及び第２ブリッジから構成されるインバーター部と、を有する電源供給装置において、正負の値を交互に有する制御電圧信号を出力する制御電圧信号発生部と；前記制御電圧信号が（＋）値を有する場合、前記第１ブリッジのスイッチング素子の中でいずれか一つが開放され、前記第１ブリッジのスイッチング素子の中で他の一つが導通され、前記制御電圧信号の絶対値と所定の比較電圧信号の絶対値の大小に対応して前記第２ブリッジのスイッチング素子を制御するスイッチング制御部と；を含むことを特徴とする。【選択図】  図４Ｂ
2004242497.tif 000002
【特許請求の範囲】
【請求項１】
交流電源が入力されて整流する整流回路部と、前記整流回路部により整流された電源を交流電源に切換して負荷に供給し、前記整流回路部の両端に連結され相互に直列に連結された一対のスイッチング素子を備えた第１ブリッジ及び第２ブリッジから構成されるインバーター部と、を有する電源供給装置において、
前記インバーター部から前記負荷に供給される交流電源を制御するための正負の値を交互に有する制御電圧信号を出力する制御電圧信号発生部と；
前記制御電圧信号の正負を判断して、前記制御電圧信号が（＋）値を有すると判断される場合、前記第１ブリッジのスイッチング素子の中でいずれか一つが開放され、前記第１ブリッジのスイッチング素子の中で他の一つが導通され、前記制御電圧信号の絶対値と所定の比較電圧信号の絶対値の大小に対応して、前記第２ブリッジのスイッチング素子が相互に逆に導通及び開放されるように制御するスイッチング制御部と；
を含むことを特徴とする電源供給装置。
【請求項２】
前記スイッチング制御部は、
前記制御電圧信号が（−）値を有すると判断される場合、前記第２ブリッジのスイッチング素子の中でいずれか一つが開放され、前記第２ブリッジのスイッチング素子の中で他の一つが導通され、前記第１ブリッジのスイッチング素子が前記制御電圧信号の絶対値と前記比較電圧信号の絶対値の大小に対応して、相互に逆に導通及び開放されるように制御することを特徴とする請求項１に記載の電源供給装置。
【請求項３】
前記スイッチング制御部は、
前記制御電圧信号の絶対値と前記比較電圧信号の絶対値の大小を比較して、前記制御電圧信号の絶対値と前記比較電圧信号の絶対値の大小に対応する論理値を有する電圧比較信号を出力する比較信号発生部と；
前記制御電圧信号の正負に対応する論理値を有する制御電圧符号信号を出力する符号信号発生部と；
前記電圧比較信号及び前記制御電圧符号信号を論理演算して、前記第１ブリッジ及び前記第２ブリッジの前記各スイッチング素子を導通及び開放させるためのスイッチング制御信号を出力するスイッチング制御信号発生部と；
を含むことを特徴とする請求項１または２に記載の電源供給装置。
【請求項４】
前記スイッチング制御信号発生部は、
前記電圧比較信号が入力されて、前記電圧比較信号に対するデッドタイムを有する第１スイッチング信号及び第２スイッチング信号を出力するデッドタイム発生部と；
前記制御電圧符号信号、前記第１スイッチング信号及び前記第２スイッチング信号を論理演算して、前記スイッチング制御信号に出力する論理演算回路部と；
を含むことを特徴とする請求項３に記載の電源供給装置。
【請求項５】
前記デッドタイム発生部から出力された前記第１スイッチング信号及び前記第２スイッチング信号は、相互に反対の論理値を有することを特徴とする請求項４に記載の電源供給装置。
【請求項６】
前記符号信号発生部は、前記制御電圧信号が（＋）値を有する場合、論理“１”の前記制御電圧符号信号を出力し、前記制御電圧信号が（−）値を有する場合、論理“０”の制御電圧符号信号を出力することを特徴とする請求項５に記載の電源供給装置。
【請求項７】
前記第１ブリッジ及び前記第２ブリッジの前記各スイッチング素子は、前記整流回路部の電圧出力端に接続された上側アームスイッチング素子と、前記整流回路部の電圧入力端に接続された下側アームスイッチング素子と、分かれ、
前記論理演算回路部は、前記制御電圧符号信号が論理“１”である場合、前記第１ブリッジの前記下側アームスイッチング素子が導通され、前記第１ブリッジの前記上側アームスイッチング素子が開放され、前記第２ブリッジの前記上側アームスイッチング素子が前記第１スイッチング信号に対応して導通及び開放され、前記第２ブリッジの前記下側アームスイッチング素子が前記第２スイッチング信号に対応して導通及び開放されるようにする前記スイッチング制御信号を出力するように設けられることを特徴とする請求項６に記載の電源供給装置。
【請求項８】
前記論理演算回路部は、
前記制御電圧符号信号が論理“０”である時、前記第２ブリッジの前記下側アームスイッチング素子が導通され、前記第２ブリッジの前記上側アームスイッチング素子が開放され、前記第１ブリッジの前記上側アームスイッチング素子が前記第１スイッチング信号に対応して導通及び開放され、前記第１ブリッジの前記下側アームスイッチング素子が前記第２スイッチング信号に対応して導通及び開放されるようにする前記スイッチング制御信号を出力するように設けられることを特徴とする請求項７に記載の電源供給装置。
【請求項９】
交流電源が入力されて整流する整流回路部と、前記整流回路部により整流された電源を交流電源に切換して負荷に供給し、前記整流回路部の両端に連結され相互に直列に連結された各一対のスイッチング素子を備えた第１ブリッジ及び第２ブリッジから構成されたインバーター部を有する電源供給装置の制御方法において、
前記インバーター部から前記負荷に供給される交流電源を制御するための正負の値を交互に有する制御電圧信号を生成する段階と；
前記制御電圧信号の正負を判断する段階と；
前記制御電圧信号の絶対値と所定の比較電圧信号の絶対値の大きさを比較して、前記制御電圧信号と前記比較電圧信号の絶対値の大小に対応する論理値を有する電圧比較信号を出力する段階と；
前記制御電圧信号が（＋）値であると判断される場合、前記第１ブリッジのスイッチング素子の中でいずれか一つが導通され、前記第１ブリッジのスイッチング素子の中で他の一つが開放され、前記第２ブリッジのスイッチング素子が前記電圧比較信号に対応して相互に逆に導通及び開放されるように制御する段階と；
を含むことを特徴とする電源供給装置の制御方法。
【請求項１０】
前記制御電圧信号が（−）値を有すると判断される場合、前記第２ブリッジのスイッチング素子の中でいずれか一つが開放され、前記第２ブリッジのスイッチング素子の中で他の一つが導通され、前記第１ブリッジのスイッチング素子が前記制御電圧信号の絶対値と前記比較電圧信号の絶対値の大小に対応して相互に逆に導通及び開放される段階をさらに含むことを特徴とする請求項９に記載の電源供給装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源供給装置及びその制御方法に係り、より詳細には、インバーター部のスイッチング素子のスイッチング回数を減らすことができる電源供給装置及びその制御方法に関する。
【背景技術】
【０００２】
図１は、負荷に交流電源を供給するための通常の電源供給装置の回路図である。図面に示すように、電源供給装置は、常用交流電源を直流電源に整流する整流回路部（図示せず）と、整流回路部により整流された直流電源が入力されて様々な周波数を有する交流電源に切換してモーター等の負荷１に供給するインバーター部３と、インバーター部３のスイッチング素子が導通及び開放されるように制御するスイッチング制御部５００と、を含む。
【０００３】
一般に、整流回路部は、常用交流電源（１１０Ｖ／２２０Ｖ）を整流するダイオード整流回路（図示せず）と、ダイオード整流回路により整流された直流電源を平滑してインバーター部３に伝達するキャパシターと、を含む。
インバーター部３は、整流回路部の両端に連結されて、整流回路部により整流及び平滑された電源が伝達されて様々な周波数を有する交流電源に切換して負荷１に伝達する。インバーター部３は、相互に直列に連結された一対ずつのスイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂを備えた第１ブリッジ１０及び第２ブリッジ２０を含むフルブリッジ回路から構成される。第１ブリッジ１０及び第２ブリッジ２０の各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂの両端には、ダイオード１３ａ、１３ｂ、２３ａ、２３ｂが並列に連結される。第１ブリッジ１０回路及び第２ブリッジ２０回路の各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂ間のタップノード１４、２４は、負荷１の両端子と連結されて、各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂの導通及び開放により交流電源を負荷１に供給する。
【０００４】
第１ブリッジ１０及び第２ブリッジ２０の各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂとしては、トランジスターが使用される。トランジスターのゲート端は、スイッチングドライバー１２ａ、１２ｂ、２２ａ、２２ｂと連結され、各スイッチングドライバー１２ａ、１２ｂ、２２ａ、２２ｂは、スイッチング制御部５０から出力されるスイッチング制御信号ＡＰ，ＢＰ，ＡＮ，ＢＮの論理値に対応する電圧をトランジスターのゲート端に伝達することにより各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂを導通及び開放させる。
【０００５】
図２は、従来のスイッチング制御部５００の内部構成を簡略に示している。図面に示すように、スイッチング制御部５００は、制御電圧信号発生部１４０から伝達される制御電圧信号Ｖａｂと比較電圧信号発生部１５０から伝達される比較電圧信号ＶＴＲＩを比較して電圧比較信号Ｓを出力する比較信号発生部１３２と、電圧比較信号Ｓを互いにデッドタイムを有する第１スイッチング信号ＳＮ及び第２スイッチング信号ＳＰと出力するデッドタイム発生部１３４と、を含む。ここで、制御電圧信号発生部１４０により出力される制御電圧信号Ｖａｂは、インバーター部３を通じて負荷１に出力される出力電源を制御するための制御信号であり、サイン波形態（図３参照）を有する。また、比較電圧信号発生部１５０により出力される比較電圧信号ＶＴＲＩは、所定の大きさ及び周期を有する三角波形態（図３参照）を有する。
【０００６】
比較信号発生部１３２は、制御電圧信号発生部１４０からの制御電圧信号Ｖａｂと比較電圧信号発生部１５０からの比較電圧信号ＶＴＲＩの大きさを比較して、制御電圧信号Ｖａｂの大きさが比較電圧信号ＶＴＲＩの大きさより大きい場合、論理“１”の電圧比較信号Ｓを出力し、制御電圧信号Ｖａｂの大きさが比較電圧信号ＶＴＲＩの大きさより小さい場合、論理“０”の電圧比較信号Ｓを出力する。
【０００７】
デッドタイム発生部１３４は、比較信号発生部１３２から出力された電圧比較信号Ｓを互いにデッドタイムを有する第１スイッチング信号ＳＮ及び第２スイッチング信号ＳａｂＰと切換して出力する。デッドタイム発生部１３４は、第１スイッチング信号ＳＮと第２スイッチング信号ＳＰを互いに反対の論理値を有して出力されるように設けられる。ここで、第１スイッチング信号ＳＮの波形は、電圧比較信号Ｓの波形と同一の波形を有する。また、デッドタイムは、第１ブリッジ１０及び第２ブリッジ２０のスイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂが同時に導通されるように短絡されることを防止するために設定された比動作時間を示す。
【０００８】
デッドタイム発生部１３４から出力された第１スイッチング信号ＳＮは、第１ブリッジ１０の上側アームスイッチング素子１１ａ及び第２ブリッジ２０の下側アームスイッチング素子２１ｂのスイッチング制御信号ＢＰ、ＡＮとして出力され、第２スイッチング信号ＳＰは、第２ブリッジ２０の上側アームスイッチング素子２１ａ及び第１ブリッジ１０の下側アームチング素子１１ｂのスイッチング制御信号ＡＰ，ＢＮとして出力される。
【０００９】
スイッチング制御部５００から出力されたスイッチング制御信号ＡＰ，ＢＰ，ＡＮ，ＢＮは、各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂのスイッチングドライバー１２ａ、１２ｂ、２２ａ、２２ｂに伝達され、各スイッチングドライバー１２ａ，１２ｂ、２２ａ、２２ｂは、入力されたスイッチング制御信号ＡＰ，ＢＰ，ＡＮ，ＢＮに沿って各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂに電圧を印加することにより、各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂを導通及び開放させる。ここで、前記スイッチング制御信号ＡＰ，ＢＰ，ＡＮ，ＢＮにより、第１ブリッジ１０の下側アームスイッチング素子１１ｂ及び第２ブリッジ２０の上側アームスイッチング素子２１ａが同時に導通され、第１ブリッジ１０の下側アームスイッチング素子１１ｂ及び第２ブリッジ２０の上側アームスイッチング素子２１ａがオンされる時、第１ブリッジ１０の上側アームスイッチング素子１１ａ及び第２ブリッジ２０の下側アームスイッチング素子２１ｂが同時に開放される。
【００１０】
ところが、このような従来のスイッチング制御５００によるスイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂの制御方法においては、負荷１に交流電源ｄｍｆを供給するために、第１ブリッジ１０及び第２ブリッジ２０の各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂが、図３の（ｂ）に示したように、電圧比較信号Ｓに波形に対応して導通及び開放されることにより、そのスイッチング回数が多いので電力が損失される問題がある。
また、各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂのスイッチング回数の増加により発生する熱を除去するために設けられる放熱板の大きさが大きくなって、電源供給装置の製造コストが上昇する問題もある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、前述した問題点を解決するため、インバーター部のスイッチン素子の回数を減少させることができる電源供給装置及びその制御方法を提供することである。
【課題を解決するための手段】
【００１２】
前記目的を達成するための本発明は、交流電源が入力されて整流する整流回路部と、前記整流回路部により整流された電源を交流電源に切換して負荷に供給し、前記整流回路部の両端に連結され相互に直列に連結された一対のスイッチング素子を備えた第１ブリッジ及び第２ブリッジから構成されるインバーター部と、を有する電源供給装置において、前記インバーター部から前記負荷に供給される交流電源を制御するための正負の値を交互に有する制御電圧信号を出力する制御電圧信号発生部と；前記制御電圧信号の正負を判断して、前記制御電圧信号が（＋）値を有すると判断される場合、前記第１ブリッジのスイッチング素子の中でいずれか一つが開放され、前記第１ブリッジのスイッチング素子の中で他の一つが導通され、前記制御電圧信号の絶対値と所定の比較電圧信号の絶対値の大小に対応して、前記第２ブリッジのスイッチング素子が相互に逆に導通及び開放されるように制御するスイッチング制御部と；を含むことを特徴とする。
【００１３】
ここで、前記スイッチング制御部は、前記制御電圧信号が（−）値を有すると判断される場合、前記第２ブリッジのスイッチング素子の中でいずれか一つが開放され、前記第２ブリッジのスイッチング素子の中で他の一つが導通され、前記第１ブリッジのスイッチング素子が前記制御電圧信号の絶対値と前記比較電圧信号の絶対値の大小に対応して、相互に逆に導通及び開放されるように制御することが好ましい。
【００１４】
前記スイッチング制御部は、前記制御電圧信号の絶対値と前記比較電圧信号の絶対値の大小を比較して、前記制御電圧信号の絶対値と前記比較電圧信号の絶対値の大小に対応する論理値を有する電圧比較信号を出力する比較信号発生部と；前記制御電圧信号の正負に対応する論理値を有する制御電圧符号信号を出力する符号信号発生部と；前記電圧比較信号及び前記制御電圧符号信号を論理演算して、前記第１ブリッジ及び前記第２ブリッジの前記各スイッチング素子を導通及び開放させるためのスイッチング制御信号を出力するスイッチング制御信号発生部と；を含むことが好ましい。
【００１５】
前記スイッチング制御信号発生部は、前記電圧比較信号が入力されて、前記電圧比較信号に対するデッドタイムを有する第１スイッチング信号及び第２スイッチング信号を出力するデッドタイム発生部と；前記制御電圧符号信号、前記第１スイッチング信号及び前記第２スイッチング信号を論理演算して、前記スイッチング制御信号に出力する論理演算回路部と；を含むことが好ましい。
【００１６】
ここで、前記デッドタイム発生部から出力された前記第１スイッチング信号及び前記第２スイッチング信号は、相互に反対の論理値を有することが好ましい。
また、前記符号信号発生部は、前記制御電圧信号が（＋）値を有する場合、論理“１”の前記制御電圧符号信号を出力し、前記制御電圧信号が（−）値を有する場合、論理“０”の制御電圧符号信号を出力することが好ましい。
【００１７】
また、前記第１ブリッジ及び前記第２ブリッジの前記各スイッチング素子は、前記整流回路部の電圧出力端に接続された上側アームスイッチング素子と、前記整流回路部の電圧入力端に接続された下側アームスイッチング素子と、分かれ、前記論理演算回路部は、前記制御電圧符号信号が論理“１”である場合、前記第１ブリッジの前記下側アームスイッチング素子が導通され、前記第１ブリッジの前記上側アームスイッチング素子が開放され、前記第２ブリッジの前記上側アームスイッチング素子が前記第１スイッチング信号に対応して導通及び開放され、前記第２ブリッジの前記下側アームスイッチング素子が前記第２スイッチング信号に対応して導通及び開放されるようにする前記スイッチング制御信号を出力するように設けられることが好ましい。
【００１８】
また、前記論理演算回路部は、前記制御電圧符号信号が論理“０”である時、前記第２ブリッジの前記下側アームスイッチング素子が導通され、前記第２ブリッジの前記上側アームスイッチング素子が開放され、前記第１ブリッジの前記上側アームスイッチング素子が前記第１スイッチング信号に対応して導通及び開放され、前記第１ブリッジの前記下側アームスイッチング素子が前記第２スイッチング信号に対応して導通及び開放されるようにする前記スイッチング制御信号を出力するように設けられることが好ましい。
【００１９】
また、前記目的を達成するための本発明は、交流電源が入力されて整流する整流回路部と、前記整流回路部により整流された電源を交流電源に切換して負荷に供給し、前記整流回路部の両端に連結され相互に直列に連結された各一対のスイッチング素子を備えた第１ブリッジ及び第２ブリッジから構成されたインバーター部を有する電源供給装置の制御方法において、前記インバーター部から前記負荷に供給される交流電源を制御するための正負の値を交互に有する制御電圧信号を生成する段階と；前記制御電圧信号の正負を判断する段階と；前記制御電圧信号の絶対値と所定の比較電圧信号の絶対値の大きさを比較して、前記制御電圧信号と前記比較電圧信号の絶対値の大小に対応する論理値を有する電圧比較信号を出力する段階と；前記制御電圧信号が（＋）値であると判断される場合、前記第１ブリッジのスイッチング素子の中でいずれか一つが導通され、前記第１ブリッジのスイッチング素子の中で他の一つが開放され、前記第２ブリッジのスイッチング素子が前記電圧比較信号に対応して相互に逆に導通及び開放されるように制御する段階と；を含むことを特徴とする。
【００２０】
ここで、前記制御電圧信号が（−）値を有すると判断される場合、前記第２ブリッジのスイッチング素子の中でいずれか一つが開放され、前記第２ブリッジのスイッチング素子の中で他の一つが導通され、前記第１ブリッジのスイッチング素子が前記制御電圧信号の絶対値と前記比較電圧信号の絶対値の大小に対応して相互に逆に導通及び開放される段階をさらに含むことが好ましい。
【発明の効果】
【００２１】
前述したように、本発明によると、インバーター部のスイッチング回数の減少によって、電力損失及び製造コストを減らすことができ、制御性能が向上された電源供給装置及びその制御方法を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、添付した図面を参照して、本発明に対して詳細に説明する。また、本発明による電源供給装置の説明のために図１を参照する。
本発明による電源供給装置は、図１及び図４Ａ，４Ｂに示すように、常用交流電源が入力されて整流される整流回路部（図示せず）と、整流回路部により整流された直流電源が入力されて様々な周波数を有する交流電源に切換してモーター等の負荷１に供給するインバーター部３と、インバーター部３のスイッチング素子が導通及び開放されるように制御するスイッチング制御部５（図４Ａ，４Ｂ参照）と、を含む。
【００２３】
インバーター部３は、整流回路部の両端に連結されて整流回路部により整流された電源を様々な周波数を有する交流電源に切換して負荷１に供給する。インバーター部３は、相互に直列に連結された一対のスイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂを備えた第１ブリッジ１０及び第２ブリッジ２０を含む。また、第１ブリッジ１０及び第２ブリッジ２０の各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂの両端にはダイオード１３ａ、１３ｂ、２３ａ、２３ｂが並列に連結される。
【００２４】
第１ブリッジ１０及び第２ブリッジ２０の各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂとしては、トランジスターが使用される。トランジスターのゲート端は、スイッチングドライバー１２ａ、１２ｂ、２２ａ、２２ｂと連結され、各スイッチンドライバー１２ａ、１２ｂ、２２ａ、２２ｂはスイッチング制御部５から出力されるスイッチング制御信号ＡＰ，ＢＰ，ＡＮ，ＢＮの論理値に対応する電圧をトランジスターのゲート端に伝達することにより各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂを導通及び開放させる。
【００２５】
以下では、整流回路部の電圧出力端Ｐに接続された第１ブリッジ１０及び第２ブリッジ２０のスイッチング素子１１ａ、２１ｂを上側アームスイッチング素子と定義し、整流回路部の電圧入力端Ｎに接続された第１ブリッジ１０及び第２ブリッジ２０のスイッチング素子１１ｂ、２１ｂを下側アームスイッチング素子と定義して説明する。
【００２６】
第１ブリッジ１０の上側アームスイッチング素子１１ａ及び下側アームスイッチング素子１１ｂ間のタップノード１４と、第２ブリッジ２０の上側アームスイッチング素子２１ａ及び下側アームスイッチング素子２１ｂ間のタップノード２４は、負荷１の両端に連結され、各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂが導通及び開放される場合、タップノード１４、２４を通じて負荷に交流電源が供給される。
【００２７】
スイッチング制御部５は、制御電圧信号発生部４０から出力された制御電圧信号Ｖａｂの正負を判断して、制御電圧信号Ｖａｂが（＋）値を有すると判断される場合、第１ブリッジ１０の上側アームスイッチング素子１１ａ及び下側アームスイッチング素子１１ｂの中でいずれか一つが開放され、第１ブリッジ１０の上側アームスイッチング素子１１ａ及び下側アームスイッチング素子１１ｂの中で他の一つが導通され、制御電圧信号Ｖａｂと比較電圧信号発生部５０から出力された比較電圧信号ＶＴＲＩの大小に対応して第２ブリッジ２０の上側アームスイッチング素子２１ａ及び下側アームスイッチング素子２１ｂが相互に逆に導通及び開放されるように制御する。
【００２８】
また、スイッチング制御部５は、制御電圧信号Ｖａｂが（−）値を有すると判断される場合、第２ブリッジ２０の上側アームスイッチング素子２１ａ及び下側アームスイッチング素子２１ｂの中でいずれか一つが開放され、第２ブリッジ２０の上側アームスイッチング素子２１ａ及び下側アームスイッチング素子２１ｂの中で他の一つが導通され、制御電圧信号Ｖａｂと比較電圧信号ＶＴＲＩの大小に対応して、第１ブリッジ１０の上側アームスイッチング素子１１ａ及び下側アームスイッチング素子１１ｂが相互に逆に導通及び開放されるように制御する。
【００２９】
ここで、制御電圧信号発生部４０から出力される制御電圧信号Ｖａｂは、インバーター部３から負荷１に供給される交流電源を制御するための制御信号であり、正負の値を交互に有するサイン波形態を有することができ、所定の電圧大きさを有する交流電源であることができる。また、比較電圧信号発生部５０から出力された比較電圧信号ＶＴＲＩは、三角波形態を有することができ（図６参照）、所定の電圧大きさを有する交流電源であることができる。
【００３０】
以下では、図４Ａ，４Ｂ乃至図８を参照して、本発明による電源供給装置の好ましい実施形態について説明する。
本発明によるスイッチング制御部５は、制御電圧信号Ｖａｂと、比較電圧信号ＶＴＲＩの大小を比較して、制御電圧信号Ｖａｂと比較電圧信号ＶＴＲＩの大小に対応する論理値を有する電圧比較信号Ｓａｂを出力する比較信号発生部３２と、制御電圧信号Ｖａｂの正負に対応する論理値を有する制御電圧符号信号ＳｉｇｎＶａｂを出力する符号信号発生部３１と、電圧比較信号Ｓａｂと制御電圧符号信号ＳｉｇｎＶａｂを論理演算して、第１ブリッジ１０及び第２ブリッジ２０の各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂを導通及び開放させるためのスイッチング制御信号ＡＰ、ＢＰ、ＡＮ、ＢＮを出力するスイッチング制御信号発生部３３と、を含む。
【００３１】
比較信号発生部３２は、制御電圧信号発生部４０から出力された制御電圧信号Ｖａｂと比較電圧信号発生部５０から出力された比較電圧信号ＶＴＲＩの大きさを比較する。ここで、本発明の実施形態では、比較信号発生部３２が制御電圧信号Ｖａｂ及び比較電圧信号ＶＴＲＩの絶対値の大きさを比較して電圧比較信号Ｓａｂを出力するように設けられる。ここで、スイッチング制御部５では、整流部３６が設けられて制御電圧信号発生部４０及び比較電圧信号発生部５０から出力された制御電圧信号Ｖａｂ及び比較電圧信号ＶＴＲＩを図６の（ｃ）に示すような波形を有するように整流して比較信号発生部３２に入力されるように設けることができる。
【００３２】
比較信号発生部３２は、入力された制御電圧信号Ｖａｂの絶対値が比較電圧信号ＶＴＲＩの絶対値より大きい場合、論理“１”の電圧比較信号Ｓａｂを出力し、入力された制御電圧信号Ｖａｂの絶対値が比較電圧信号ＶＴＲＩの絶対値より小さい場合、論理“０”の電圧比較信号Ｓａｂを出力する。
【００３３】
符号信号発生部３１は、制御電圧信号発生部４０から出力された制御電圧信号Ｖａｂの正負を判断する。ここで、符号信号発生部３１は、制御電圧信号Ｖａｂが（＋）値を有する場合、論理“１”の制御電圧符号信号ＳｉｇｎＶａｂを出力し、制御電圧信号Ｖａｂが（−）値を有する場合、論理“０”の制御電圧符号信号ＳｉｇｎＶａｂを出力する。
【００３４】
スイッチング制御信号発生部３３は、電圧比較信号Ｓａｂが入力されて、デッドタイムを有する第１スイッチング信号ＳａｂＰ及び第２スイッチング信号ＳａｂＮを出力するデッドタイム発生部３４と、制御電圧符号信号ＳｉｇｎＶａｂ、スイッチング信号ＳａｂＰ及び第２スイッチング信号ＳａｂＮを論理演算してスイッチング制御信号ＡＰ，ＢＰ，ＡＮ，ＢＮを出力する論理演算回路部３５と、を含む。
【００３５】
デッドタイム発生部３４は、図５に示すように、多くの抵抗３４ａ、コンデンサー３４ｂ及びＮＯＴゲート３４ｃから構成される。ここで、図７の（ａ）乃至（ｃ）を参照して説明すると、第１スイッチング信号ＳａｂＰは、電圧比較信号Ｓａｂに対してデッドタイムを有する波形を有し、その論理値は、電圧比較信号Ｓａｂと同一であり、第２スイッチング信号ＳａｂＮは、電圧比較信号Ｓａｂに対してデッドタイムを有する波形を有し、その論理値は電圧比較信号Ｓａｂの論理値の反対である。
【００３６】
論理演算回路部３５は、符号信号発生部３１から出力された制御電圧符号信号ＳｉｇｎＶａｂと、デッドタイム発生部３４から出力された第１スイッチング信号Ｓ及ａｂＰ及び第２スイッチング信号ＳａｂＮを論理演算して、第１ブリッジ１０及び第２ブリッジ２０の各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂを導通及び開放させるためのスイッチング制御信号ＡＰ，ＢＰ，ＡＮ，ＢＮを出力する。ここで、スイッチング制御信号“ＡＰ”は、第２ブリッジ２０の上側アームスイッチング素子２１ａを導通及び開放させるための制御信号であり、スイッチング制御信号“ＢＰ”は第１ブリッジ１０の上側アームスイッチング素子１１ａを導通及び開放させるための制御信号であり、スイッチング制御信号“ＡＮ”は第２ブリッジ２０の下側アームスイッチング素子２１ｂを導通及び開放させるための制御信号であり、スイッチング信号“ＢＮ”は第１ブリッジ１０の下側アームスイッチング素子１１ｂを導通及び開放させるための制御信号である。
【００３７】
図８は、各スイッチング制御信号ＡＰ，ＢＰ，ＡＮ，ＢＮの論理演算式を示した図表である。図面に示すように、スイッチング制御信号“ＡＰ”は、制御電圧符号信号ＳｉｇｎＶａｂの論理値の逆（反転値）と第１スイッチング信号ＳａｂＰの論理値の論理和（論理合）により出力され、スイッチング制御信号“ＢＰ”は制御電圧符号信号ＳｉｇｎＶａｂと第１スイッチング信号ＳａｂＰの論理値の論理和により出力される。また、スイッチング制御信号“ＡＮ”は、制御電圧符号信号ＳｉｇｎＶａｂと第２スイッチング信号ＳａｂＮの論理値の論理積（論理剰）により出力され、スイッチング制御信号“ＢＮ”は、制御電圧符号信号ＳｉｇｎＶａｂの論理値の逆（反転値）と第２スイッチング信号ＳａｂＮの論理値の論理積により出力される。例えば、制御電圧符号信号ＳｉｇｎＶａｂが論理“１”である場合、スイッチング制御信号“ＢＰ”及び“ＢＮ”は、それぞれ論理値“１”及び“０”を有し、スイッチング制御信号“ＡＰ”は、第１スイッチング信号ＳａｂＰと同一の波形を有し、スイッチング制御信号“ＡＮ”は、第２スイッチング信号ＳａｂＮと同一の波形を有する（図７の（ｂ）乃至（ｄ）参照）。また、制御電圧符号信号ＳｉｇｎＶａｂが論理“０”である場合、スイッチング制御信号“ＡＰ”及び“ＡＮ”は、それぞれ論理値“１”及び“０”を有し、スイッチング制御信号“ＢＰ”は、第１スイッチング信号ＳａｂＰと同一の波形を有し、スイッチング制御信号“ＢＮ”は、第２スイッチング信号ＳａｂＮと同一の波形を有する。
【００３８】
論理演算回路部３５から出力された各スイッチング制御信号ＡＰ，ＢＰ，ＡＮ，ＢＮは、スイッチングドライバー１２ａ、１２ｂ、２２ａ、２２ｂに入力され、スイッチングドライバー１２ａ、１２ｂ、２２ａ、２２ｂは、スイッチング制御信号ＡＰ，ＢＰ，ＡＮ，ＢＮに対応して、各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂを導通及び開放させる。
【００３９】
以下では、前記のような構成による本発明による電源制御装置の制御過程を説明する。
まず、制御電圧信号発生部４０から出力された制御電圧信号Ｖａｂの符号が（＋）である間には、符号信号発生部３１は、論理“１”の制御電圧符号信号ＳｉｇｎＶａｂを出力する。この時、比較信号発生部３２は、制御電圧信号Ｖａｂと比較電圧信号ＶＴＲＩの絶対値を比較して、電圧比較信号Ｓａｂを出力する（図６の（ｄ）参照）。次に、スイッチング制御信号発生部３３のデッドタイム発生部３４は、比較信号発生部３２から出力された電圧比較信号Ｓａｂが入力されて、第１スイッチング信号ＳａｂＰ及び第２スイッチング信号ＳａｂＮを出力する（図７の（ｂ）及び（ｃ）参照）。また、論理演算回路部３５は、制御電圧符号信号ＳｉｇｎＶａｂと、第１スイッチング信号ＳａｂＰ及び第２スイッチング信号ＳａｂＮが入力されて論理演算して、前述のような論理値を有するスイッチング制御信号“ＡＰ”、“ＢＰ”、“ＡＮ”及び“ＢＮ”を出力する（図７の（ｄ）参照）。論理演算回路部３５から出力された各スイッチング制御信号ＡＰ、ＢＰ、ＡＮ、ＢＮは、各スイッチングドライバー１２ａ、１２ｂ、２２ａ、２２ｂに入力され、スイッチングドライバー１２ａ、１２ｂ、２２ａ、２２ｂは、入力されたスイッチング制御信号ＡＰ、ＢＰ、ＡＮ、ＢＮに対応する電圧を出力してスイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂを導通及び開放させる。ここで、制御電圧符号信号ＳｉｇｎＶａｂが論理“１”である間、第１ブリッジ１０の上側アームスイッチング素子１１ａは論理“１”であるスイッチング制御信号“ＢＰ”により開放され、第１ブリッジ１０の下側アームスイッチング素子１１ｂは、論理“０”であるスイッチング制御信号“ＢＮ”により導通された状態を維持する。また、第２ブリッジ２０の上側アームスイッチング素子２１ａ及び下側アームスイッチング素子２１ｂは、それぞれ相互に反対の論理値を有する第１スイッチング信号ＳａｂＰ及び第２スイッチング信号ＳａｂＮの波形に対応して相互に反対に導通及び開放を繰り返す。これにより、インバーター部３は、第１ブリッジ１０及び第２ブリッジ２０のタップノード１４、２４を通じて整流回路部から供給される電圧ＶＰＮの大きさと“０”値が繰返される電圧ＶＰＮを出力する。
【００４０】
一方、制御電圧信号発生部４０から出力された制御電圧信号Ｖａｂの符号が（−）である間には、符号信号発生部３１は、論理“０”の制御電圧符号信号ＳｉｇｎＶａｂを出力する。この時、比較信号発生部３２は、電圧比較信号Ｓａｂを出し、デッドタイム発生部３４は、第１スイッチング信号ＳａｂＰ及び第２スイッチング信号ＳａｂＮを出力する。論理演算回路部３５は、制御電圧符号信号ＳｉｇｎＶａｂ、第１スイッチング信号ＳａｂＰ及び第２スイッチング信号ＳａｂＮを論理演算して、スイッチング制御信号“ＡＰ”、“ＢＰ”、“ＡＮ”及び“ＢＮ”を出力する。ここで、制御電圧符号信号ＳｉｇｎＶａｂが論理“０”である間、第２ブリッジ２０の上側アームスイッチング素子２１ａは、論理“１”であるスイッチング制御信号“ＡＰ”により開放され、第２ブリッジ２０の下側アームスイッチング素子２１ｂの論理“０”であるスイッチング制御信号“ＡＮ”により導通された状態を維持する。また、第１ブリッジ１０の上側アームスイッチング素子１１ａ及び下側アームスイッチング素子１１ｂは、それぞれ第１スイッチング信号ＳａｂＰ及び第２スイッチング信号ＳａｂＮの波形に対応して、相互に反対に導通及び開放を繰り返す。これにより、インバーター部３は、第１ブリッジ１０及び第２ブリッジ２０のタップノード１４、２４を通じて整流回路部から供給される電圧ＶＰＮと絶対大きさは同一であり、符号が反対である電圧と、“０”値が繰り返される電圧を繰り返して出力する。
【００４１】
前述した実施形態では、制御電圧信号Ｖａｂが（＋）である時、符号信号発生部３１が論理“１”の制御電圧符号信号ＳｉｇｎＶａｂを出力し、制御電圧信号Ｖａｂが（−）である時、符号信号発生部３１が論理“０”の制御電圧符号信号ＳｉｇｎＶａｂを出力するように設けられているが、反対の論理値を有する制御電圧符号信号ＳｉｇｎＶａｂを出力するように設けられることもできる。この場合、制御電圧信号Ｖａｂが（＋）である区間では、第２ブリッジ２０の下側アームスイッチング素子２１ｂが導通され、第２ブリッジ２０の上側アームスイッチング素子２１ａが開放された状態を維持し、第１ブリッジ１０の両スイッチング素子１１ａ，１１ｂが相互に反対に導通及び開放を繰り返す。
【００４２】
このように、負荷１に出力電源を供給する間、出力電源を制御するための制御電圧信号Ｖａｂの大きさ及び正負を検出して、制御電圧信号Ｖａｂの正負にしたがって、第１ブリッジ１０及び第２ブリッジ２０の中でいずれか一つのスイッチング素子は、それぞれ導通及び開放された状態を維持し、他の一つの（＋）スイッチング素子を相互に反対に繰返して導通及び開放させることにより、従来のスイッチング方法に比べてスイッチング回数を略半分に減らすことにより、電力損失を減らすことができる。
【００４３】
また、各スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂのスイッチング回数の減少により、スイッチング素子１１ａ、１１ｂ、２１ａ、２１ｂを冷却させるための放熱板の大きさを減少させることにより、製造コストを減らし、制御性能も向上される。
【図面の簡単な説明】
【００４４】
【図１】通常の電源供給装置の回路図である。
【図２】従来のスイッチング制御部の制御ブロック図である。
【図３】従来の電源供給装置の制御方法による各信号の波形図である。
【図４Ａ】本発明によるスイッチング制御部の制御ブロック図である。
【図４Ｂ】本発明によるスイッチング制御部の制御ブロック図である。
【図５】図４のスイッチング制御部のスイッチング制御信号発生部の好ましい実施形態による論理回路図である。
【図６】本発明による電源供給装置の制御方法による各信号の波形図である。
【図７】本発明による電源供給装置の制御方法による各信号の波形図である。
【図８】本発明による電源供給装置のスイッチング制御信号の論理演算式を図表と示す図である。
【符号の説明】
【００４５】
３  インバーター部
５  スイッチング制御部
１０  第１ブリッジ
２０  第２ブリッジ
１１ａ、１１ｂ、２１ａ、２１ｂ     スイッチング素子
１２ａ、１２ｂ、２２ａ、２２ｂ     スイッチングドライバー
３１  符号信号発生部
３２  比較信号発生部
３３  スイッチング制御信号発生部
３４  デッドタイム発生部
３５  論理演算回路部
３６  整流部
４０  制御電圧信号発生部
５０  比較電圧信号発生部
【図１】
2004242497.tif 000003
【図２】
2004242497.tif 000004
【図３】
2004242497.tif 000005
【図４Ａ】
2004242497.tif 000006
【図４Ｂ】
2004242497.tif 000007
【図５】
2004242497.tif 000008
【図６】
2004242497.tif 000009
【図７】
2004242497.tif 000010
【図８】
2004242497.tif 000011