(57)【要約】【課題】　開発期間の短縮を可能にする、小形且つ低コストであって半導体チップの実装強度を向上し、更に優れた受動素子特性を有するマイクロ波・ミリ波装置を提供する。【解決手段】　マイクロ波・ミリ波装置が、少なくとも１つの信号線路と受動回路と第１の接地導体部とが表面上に形成された誘電体基板と、複数の能動素子のみが表面上に形成された半導体基板と、を備えており、該信号線路と該能動素子の入出力端子との間、及び該第１の接地導体部と該能動素子の接地端子との間が、金属バンプを介して物理的及び電気的にそれぞれ接続されている。【選択図】　図１
2004031995.tif 000002
【特許請求の範囲】
【請求項１】
　少なくとも１つの信号線路と、受動回路と、接地導体部と、が表面上に形成された誘電体基板と、
　所定の回路素子から構成される機能ブロックと、複数のトランジスタと、ダイオードと、が形成された半導体基板と、
を備えており、
　該誘電体基板と該半導体基板とが、金属バンプを介して物理的及び電気的に接続されている、マイクロ波・ミリ波装置。
【請求項２】
　前記金属バンプは、前記誘電体基板及び前記半導体基板に設けられた端子を接続させる、請求項１に記載のマイクロ波・ミリ波装置。
【請求項３】
　前記誘電体基板は、前記半導体基板の上に形成された多層薄膜基板である、請求項１或いは２に記載のマイクロ波・ミリ波装置。
【請求項４】
　前記機能ブロックは、トランジスタ対及びダイオード対を含む、請求項１から３の何れか一つに記載のマイクロ波・ミリ波装置。
【請求項５】
　前記機能ブロックは、トランジスタ及び該トランジスタのためのバイアス回路を含む、請求項１から３の何れか一つに記載のマイクロ波・ミリ波装置。
【請求項６】
　前記機能ブロックは、トランジスタ及び該トランジスタのための帰還回路を含む、請求項１から３の何れか一つに記載のマイクロ波・ミリ波装置。
【請求項７】
　前記機能ブロックの接地端子及び前記複数のトランジスタの各々の接地端子が、前記誘電体基板の上に、該機能ブロック及び該複数のトランジスタを囲むような位置に設けられている、請求項１から６の何れか一つに記載のマイクロ波・ミリ波装置。
【請求項８】
　前記機能ブロックの接地端子及び前記複数のトランジスタの各々の接地端子が、前記半導体基板の上に、該機能ブロック及び該複数のトランジスタを囲むような位置に設けられている、請求項１から６の何れか一つに記載のマイクロ波・ミリ波装置。
【請求項９】
　前記機能ブロックの接地端子及び前記複数のトランジスタの各々の接地端子が、前記半導体基板及び前記誘電体基板の少なくとも一方の上に、該機能ブロック及び該複数のトランジスタを囲むような位置に設けられている、請求項１から６の何れか一つに記載のマイクロ波・ミリ波装置。
【請求項１０】
　前記複数のトランジスタは第１及び第２の列に配置されており、該第１の列のための入出力端子は、第１の方向に向いて前記半導体基板の上に形成され、該第２の列のための入出力端子は、該第１の方向とは実質的に反対方向の第２の方向に向いて該半導体基板の上に形成されている、請求項１から９の何れか一つに記載のマイクロ波・ミリ波装置。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、小型且つ軽量で量産性に優れ、更に高周波特性に優れたマイクロ波・ミリ波装置に関する。
【背景技術】
【０００２】
　近年、情報処理装置の処理速度の向上や、画像処理装置の高解像化等に伴ない、マイクロ波やミリ波のような高周波での高速且つ大容量のパーソナル通信が注目されている。これらの通信機器に用いられるマイクロ波・ミリ波装置として、伝送線路を形成した誘電体基板上に、高周波用半導体チップを直接実装したモジュールが盛んに開発されている。特に、取り扱う周波数が高くなるに従って、誘電体基板上に半導体チップを金属バンプを介して接続する、フリップチップ実装が注目されている。
【０００３】
　このようなマイクロ波・ミリ波装置のひとつとして、図２１（ａ）にＨＭＩＣ（Ｈｙｂｒｉｄ　Ｍｉｃｒｏｗａｖｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）５１００の概略図を示す。また、図２１（ｂ）には、図２１（ａ）に示すＨＭＩＣ５１００の線２１Ａ−２１Ｂにおける断面図を示す。
【０００４】
　このＨＭＩＣ５１００は、単体トランジスタチップ２１１、伝送線路で受動回路５１５０が形成された誘電体基板２１２、及び金属バンプ２１３で構成されており、誘電体基板２１２の表面と単体トランジスタチップ２１１の表面とがお互いに向き合うようにして、単体トランジスタチップ２１１の電極と誘電体基板２１２の信号線路２１４及び接地導体部２１５とが、金属バンプ２１３を介して物理的及び電気的に接続されている。誘電体基板２１２の表面の接地導体部２１５は、貫通孔２１６により、誘電体基板の裏面の接地導体面２１７に接続されている。誘電体基板２１２の表面上には、受動回路５１５０として、ＤＣカット用キャパシタ２１８やラジアルスタブ２１９やチップ抵抗２２０、チップキャパシタ２２１などが形成されている。
【０００５】
　このようなＨＭＩＣ技術の一例は、非特許文献１に示されている。
【０００６】
　更に、別の技術として、ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ　Ｍｉｃｒｏｗａｖｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）を誘電体基板２１２にフリップチップ実装する技術がある。ＭＭＩＣは、トランジスタ等の能動素子と伝送線路、スパイラルインダクタ、薄膜キャパシタ等の受動素子とを同一半導体チップ上に作製し、増幅器、ミキサ、発振器等の機能ブロックを半導体チップ上に実現するものである。図２２（ａ）に、ＭＭＩＣ２２２を誘電体基板２１２にフリップチップ実装した例を示す。また、図２２（ｂ）には、図２２（ａ）の線２２Ａ−２２Ｂにおける断面図を示す。
【０００７】
　図示されるフリップチップ構造は、ＭＭＩＣ２２２、伝送線路が形成された誘電体基板２１２、及び金属バンプ２１３で構成されており、誘電体基板２１２の表面とＭＭＩＣ２２２の表面とがお互いに向き合うようにして、ＭＭＩＣ２２２の周辺に配設された電極２２３と誘電体基板の信号線路２２４及び接地導体部２１５とが、金属バンプ２１３を介して物理的及び電気的に接続されている。誘電体基板の接地導体部２１５は、貫通孔２１６により、誘電体裏面の接地導体面２１７に接続されている。
【０００８】
　ＭＭＩＣのフリップチップ技術の一例として、非特許文献２に示された技術がある。
【非特許文献１】１９９７年ＩＥＥＥ　ＭＴＴ−Ｓダイジェスト、ｐｐ．４４７〜４５０
【非特許文献２】１９９４年ＩＥＥＥ　ＭＴＴ−Ｓダイジェスト、ｐｐ．１７０７〜１７１０
【発明の開示】
【発明が解決しようとする課題】
【０００９】
　しかし、従来の技術では、以下の問題点がある。
【００１０】
　ＨＭＩＣに関しては、第１の問題として、単体の能動素子の半導体チップを一つずつ実装する必要があることから、製造コストが高い。第２の問題として、単体の能動素子の半導体チップが非常に小さいために取り扱いが困難であり、個々の能動素子と基板との位置ずれによって高周波特性にばらつきが生じやすいことが挙げられる。第３の問題として、一つの半導体チップに搭載することができる金属バンプの数に限りがあるために、充分な実装強度が得られず、更に放熱特性が悪くなる。第４の問題として、実装工程上、個々の半導体チップの間隔をある程度広げる必要があることから、誘電体基板の面積が大きくなる。更に、このように各半導体チップの間隔が広いため、各能動素子の接地端子間のインダクタンスが大きくなり、各素子の動作が不安定になることが挙げられる。
【００１１】
　一方、ＭＭＩＣに関して、第１の問題として、能動素子と受動素子とを同一の半導体チップ上に設計及び製造するため、設計変更するためには最初から製造する必要があり、開発期間が長くなる。第２の問題として、誘電体基板と比較して半導体基板の抵抗率が低く、且つ高いＱ値が得られないため、高性能な受動素子の作成が困難である。具体的には、半導体基板は誘電体基板と比較して低抵抗であるので、半導体基板上に作成した受動回路は、信号の基板への漏洩などによって特性が劣化することがある。第３の問題として、半導体チップの大部分の面積を受動素子が占めるため、材料のコストが高いことが挙げられる。第４の問題として、同一半導体チップ上に能動素子と受動素子とを高密度に集積化するため、各素子間の電気的なアイソレーション特性が悪いことが挙げられる。
【００１２】
　以上に示したように、ＨＭＩＣ技術とＭＭＩＣ技術とは、長所だけではなく、克服されるべき短所を有している。
【００１３】
　本発明は、上記の問題点を解決するためになされたものであって、開発期間の短縮を可能にする、小形且つ低コストであって半導体チップの実装強度を向上し、更に優れた受動素子特性を有するマイクロ波・ミリ波装置を提供することを目的としている。
【課題を解決するための手段】
【００１４】
　本発明のマイクロ波・ミリ波装置は、少なくとも１つの信号線路と受動回路と第１の接地導体部とが表面上に形成された誘電体基板と、複数の能動素子のみが表面上に形成された半導体基板と、を備えており、該信号線路と該能動素子の入出力端子との間、及び該第１の接地導体部と該能動素子の接地端子との間が、金属バンプを介して物理的及び電気的にそれぞれ接続されていて、そのことによって、上記の目的が達成される。
【００１５】
　ある実施形態では、前記複数の能動素子の接地端子を互いに第１の導体で接続することにより形成された第２の接地導体部を、前記半導体基板の表面に更に備える。
【００１６】
　ある実施形態では、前記半導体基板の裏面に第２の導体を有し、該半導体基板の表面の接地導体部と該第２の導体とが貫通孔で接続されている。
【００１７】
　ある実施形態では、前記誘電体基板の裏面に接地導体面を有し、該接地導体面と該誘電体基板の表面の接地導体部とが貫通孔で接続されている。
【００１８】
　ある実施形態では、前記誘電体基板は、第１の誘電体層と中間導体層と第２の誘電体層とを含み、該第２の誘電体層の裏面に接地導体面を有し、該第１の誘電体層の表面に接地導体部を有し、該接地導体部と該中間導体層との間、及び該中間導体層と該接地導体面との間が、それぞれ貫通孔で接続されている。
【００１９】
　ある実施形態では、前記中間導体層にスロット結合孔を有し、前記第２の誘電体層の裏面に第２の信号線路を有し、前記第１の誘電体層の表面上に第１の信号線路を有しており、該第２の信号線路が該スロット結合孔を介して該第１の信号線路に所望の周波数に対して電磁気的に結合されている。
【００２０】
　ある実施形態では、前記受動回路として、少なくともミキサ入力整合回路とフィルター回路とを有し、更に周波数変換装置を含む。
【００２１】
　ある実施形態では、前記誘電体基板の表面上の周囲部に設けられた枠体と、前記半導体基板を覆うように該枠体の上部に配置されたリッドと、を有しており、該枠体と該リッドとは接地されている。
【００２２】
　ある実施形態では、前記誘電体基板の表面に第１の信号線路を有し、前記誘電体基板の裏面に外部接続用端子及び第２の信号線路を有しており、該外部接続用端子は該第２の信号線路に接続され、該第２の信号線路は該第１の信号線路と貫通孔或いはスロット結合孔を介して接続され、該第１の信号線路は前記受動回路と接続している。
【００２３】
　ある実施形態では、前記誘電体基板の表面に入力端子を有し、該誘電体基板の裏面に平面アンテナを有しており、該平面アンテナは該誘電体基板の表面に接続された給電部を有し、該給電部と該入力端子とは貫通孔或いはスロット結合孔を介して接続され、該入力端子から該受動回路へ入力が与えられる。
【００２４】
　前記誘電体基板が表面上に絶縁膜を有するシリコンから形成され得て、前記受動回路は該シリコンに対する半導体プロセスにより形成され得る。
【００２５】
　本発明の他のマイクロ波・ミリ波装置は、少なくとも１つの信号線路と、受動回路と、接地導体部と、が表面上に形成された誘電体基板と、所定の回路素子から構成される機能ブロックと、複数のトランジスタと、ダイオードと、が形成された半導体基板と、を備えており、該誘電体基板と該半導体基板とが、金属バンプを介して物理的及び電気的に接続されていて、そのことによって、前述の目的が達成される。
【００２６】
　前記金属バンプは、前記誘電体基板及び前記半導体基板に設けられた端子を接続させ得る。
【００２７】
　前記誘電体基板は、前記半導体基板の上に形成された多層薄膜基板であり得る。
【００２８】
　前記機能ブロックは、トランジスタ対及びダイオード対を含み得る。
【００２９】
　前記機能ブロックは、トランジスタ及び該トランジスタのためのバイアス回路を含み得る。
【００３０】
　前記機能ブロックは、トランジスタ及び該トランジスタのための帰還回路を含み得る。
【００３１】
　前記機能ブロックの接地端子及び前記複数のトランジスタの各々の接地端子が、前記誘電体基板の上に、該機能ブロック及び該複数のトランジスタを囲むような位置に設けられ得る。
【００３２】
　或いは、前記機能ブロックの接地端子及び前記複数のトランジスタの各々の接地端子が、前記半導体基板の上に、該機能ブロック及び該複数のトランジスタを囲むような位置に設けられ得る。
【００３３】
　前記機能ブロックの接地端子及び前記複数のトランジスタの各々の接地端子が、前記半導体基板及び前記誘電体基板の少なくとも一方の上に、該機能ブロック及び該複数のトランジスタを囲むような位置に設けられていてもよい。
【００３４】
　ある実施形態では、前記複数のトランジスタは第１及び第２の列に配置されており、該第１の列のための入出力端子は、第１の方向に向いて前記半導体基板の上に形成され、該第２の列のための入出力端子は、該第１の方向とは実質的に反対方向の第２の方向に向いて該半導体基板の上に形成されている。
【発明の効果】
【００３５】
　　本発明によれば、マイクロ波・ミリ波装置の開発期間が短縮でき、小型、低コストで、且つ受動回路の特性の優れたマイクロ波・ミリ波装置が提供される。また、実装面積を広くすることができるので、マイクロ波・ミリ波装置の実装強度を強くすることができる。加えて、能動素子間の電気的アイソレーションをよくすることができ、更には、各能動素子の接地端子間のインダクタンスを低減することが可能となる。また、導体を半導体基板の裏面に設けて、半導体基板の表面と貫通孔を介して接続することによって、能動素子の放熱特性を良好にすることができる。
【００３６】
　また、本発明によれば、マイクロ波・ミリ波装置における受動素子及び能動素子の接地電位を安定させることができるので、マイクロ波・ミリ波の特性を安定させることができる。また、誘電体基板を複数層とすることによって、誘電体基板の機械的強度が強くすることができる。
【００３７】
　更に、本発明によれば、能動素子やダイオード素子を含む機能ブロックアレイによってマイクロ波・ミリ波装置を構成することによって、マイクロ波帯からミリ波帯にかけてのあらゆる回路に対応することができる。半導体基板上では半導体プロセスによる微細加工技術を使用することができるので、高い周波数帯域に対応するために必要な微細な受動回路を能動回路の直近に形成することが可能になって、安定した回路動作が実現される。加えて、セラミック基板などの誘電損失の小さい誘電体基板を各トランジスタを接続する配線として使用できるので、ミリ波帯での低損失配線が実現され、高利得且つ高効率な回路が実現される。更に、回路を熱的に安定させた上で、トランジスタの相互干渉に対する十分なアイソレーションの確保、及び半導体基板と誘電体基板との間に存在する不要電磁波モードの除去を、可能にする。
【発明を実施するための最良の形態】
【００３８】
　　（第１の実施形態）
　図１（ａ）〜（ｃ）は、本発明の第１の実施形態におけるマイクロ波・ミリ波装置１００の構造を示す図である。
【００３９】
　図１（ａ）では、半導体基板２の表面の能動素子６と誘電体基板１との接続の様子を詳しく示すために、半導体基板２の裏面から透視した図を示している。また、図１（ｂ）は、図１（ａ）の１Ａ−１Ｂ断面図を示す。図１（ｃ）は、図１（ａ）の１Ｃ−１Ｄ断面図を示す。
【００４０】
　このマイクロ波・ミリ波装置１００は、マイクロストリップ線路によって受動回路５が形成された誘電体基板１と、能動素子６が表面に複数個形成された能動素子群を有する半導体基板２と、複数の金属バンプ３とで構成されており、誘電体基板１の上の受動回路５を構成する受動素子と半導体基板２の上の能動素子６とが、お互いに金属バンプ３を介して物理的及び電気的に接続されている。
【００４１】
　誘電体基板１は、セラミック基板や樹脂基板などを用いる。誘電体基板１の表面には、厚膜印刷、或いはエッチング及びメッキにより、マイクロストリップ線路４などによって、あらかじめ目的に応じた受動回路５を形成しておく。本実施形態では、誘電体基板１の上にマイクロストリップ線路を形成した例を示しているが、コプレーナ線路も用いることができる。受動回路５としては、インピーダンス整合回路や直流電源供給回路等があり、マイクロストリップ線路、コプレーナ線路の他、チップ抵抗、チップキャパシタ、チップインダクタ等を併用することも可能である。
【００４２】
　半導体基板２には、高周波特性の優れたＧａＡｓ基板やＩｎＰ基板を用いる。半導体基板２の表面上に、電界効果トランジスタやヘテロジャンクションバイポーラトランジスタ等の単体の能動素子６を、数個並べるようにレイアウトして、従来の半導体プロセスで形成する。マイクロ波・ミリ波装置の一般的な回路規模や半導体基板サイズの点で、配列する単体の能動素子６の個数は４〜６個程度が最適であるが、特に限定されるものではない。
【００４３】
　個々の能動素子６としてヘテロジャンクションバイポーラトランジスタを有する場合について、図２（ａ）及び（ｂ）に基づいて説明を行う。
【００４４】
　図２（ａ）は、ヘテロジャンクションバイポーラトランジスタの概略図を示し、図２（ｂ）には、ヘテロジャンクションバイポーラトランジスタの回路構成図を示す。
【００４５】
　ヘテロバイポーラトランジスタのベースである入力端子７から信号が入力されると、その信号が増幅されて、コレクタである出力端子８により出力される。エミッタである接地端子９は、金属バンプ３により誘電体基板１の上の接地導体部１０に接続されており、接地導体部１０から貫通孔１１を通して、接地導体面１２により接地される。
【００４６】
　同様に、個々の能動素子６が電界効果トランジスタである場合について、図３（ａ）にその概略図を示し、また、図３（ｂ）にその回路構成図を示す。
【００４７】
　電界効果トランジスタのゲートである入力端子７から信号が入力されると、その信号が増幅されて、ドレインである出力端子８により出力される。ソースである接地端子９は、金属バンプ３により誘電体基板１の上の接地導体部１０に接続され、接地導体部１０から貫通孔１１を通して、接地導体面１２により接地される。
【００４８】
　上述したような能動素子６の入力端子７は、誘電体基板１の上のマイクロストリップ線４に接続され、能動素子６の出力端子８は、誘電体基板１の上のマイクロストリップ線４に金属バンプ３により接続される。半導体基板２の上の複数の能動素子６のうち、必要な端子の上に金属バンプを形成し、半導体基板２の表面を誘電体基板１側に向けて実装する。このとき、半導体基板１の上のそれぞれの金属バンプ３が、誘電体基板１の上の受動回路５の相対する端子に重なるように配置する。
【００４９】
　半導体基板２と誘電体基板１との金属バンプ３による接続方法は、例えば、半導体基板２を誘電体基板１に圧着しながら熱を加えて、金属バンプ３として例えばＡｕバンプを用いて、誘電体基板１の上の接地導体部１０やマイクロストリップ線路４と金属バンプ３との境界面を合金化させて、電気的及び物理的に接続することによって行われる。
【００５０】
　一般的にマイクロ波・ミリ波装置は、信号の増幅や変調用の能動素子と、インピーダンスの整合回路や電源供給回路等用の受動素子とで、構成する。本発明では、能動素子６のみを半導体基板２の上で実現し、受動素子５のみを誘電体基板１の上で実現する。この構成では、複数の能動素子６を一つの半導体基板２の上に配列するため、一度のフリップチップ実装で半導体基板２を誘電体基板１の上に実装できる。半導体基板２が充分な面積を持つため、実装する上で取り扱いやすく、誘電体基板１との位置ずれが少ない。また、ＨＭＩＣと比較して、半導体基板２と誘電体基板１とを接続する金属バンプ３が多いため、充分な実装強度が得られる。また、半導体基板２の上には能動素子６のみを形成するため、材料コストを抑えることが可能となる。更に、本発明では、受動回路５は誘電体基板１の上に作製するため、高いＱ値の受動回路５が得られる。
【００５１】
　更に注目すべき点は、回路方式を問わない比較的汎用性の高い半導体基板２を作製することが可能であり、回路の設計は誘電体基板１のみで行うことである。また、必ずしも半導体基板２の上の全ての能動素子６や端子を使う必要がなく、必要な能動素子６と端子とを使うように、誘電体基板１の上の受動回路５を設計することも可能となる。しかも、設計変更の際は、誘電体基板１の上の受動回路５を変更するだけでよい。これにより開発期間が短縮される。
【００５２】
　（第２の実施形態）
　図４（ａ）及び（ｂ）は、本発明の第２の実施形態におけるマイクロ波・ミリ波装置２００の構造を示す図である。
【００５３】
　図４（ａ）は、半導体基板２の表面の能動素子４１〜４５と誘電体基板１との接続の様子を詳しく示すために、半導体基板２の裏面から透視した図を示している。また、図４（ａ）では、図４（ｂ）の４Ａ−４Ｂ断面図を示す。図１（ａ）〜（ｃ）と同一部材には同一符号を付しており、同一部材の機能は第１の実施形態と同じであるので、その詳細な説明は省略する。
【００５４】
　本実施形態では、半導体基板２の上の能動素子４１〜４５の配置に特長を有する。つまり、第１の実施形態とは、半導体基板２の上の能動素子４１〜４５を、能動素子の入出力の向きが一つおきに逆になるように一列に配列した点のみが異なる。図示するように、能動素子４１、４３、４５の入力方向と能動素子４２、４４の入力方向を１つおきに逆になるように配列することにより、隣り合う能動素子の入力端子７と出力端子８が同じ側に並ぶため、能動素子と能動素子とが接続される段間の受動回路５の配置が、容易になる。
【００５５】
　（第３の実施形態）
　図５（ａ）及び（ｂ）、並びに図６（ａ）及び（ｂ）は、本発明の第３の実施形態におけるマイクロ波・ミリ波装置３００の構造を示す図である。
【００５６】
　図５（ａ）は、半導体基板２の表面の能動素子５５、５７〜５９、６１、６２と誘電体基板１との接続の様子を詳しく示すために、半導体基板２の裏面から透視した図を示している。また、図５（ｂ）では、図５（ａ）の５Ａ−５Ｂ断面を矢印方向に見た図を示す。一方、図６（ａ）は、誘電体基板１の表面に配線した受動回路５４、５６、６０、並びにマイクロストリップ線４、接地端子１０を記載したものであり、図６（ｂ）は、半導体基板２の上に形成した上記の複数の能動素子を記載したものである。図１（ａ）〜（ｃ）と同一部材には同一符号を付しており、同一部材の機能は第１の実施形態と同じであるので、その詳細な説明は省略する。
【００５７】
　本実施形態では、半導体基板２の上の上記の複数の能動素子の接地端子１０を互いに導体で接続している点と、具体的な回路形式としてパワーアンプの一例を挙げている点を、特徴としている。半導体基板２の上の上記の複数の能動素子の接地端子１０は、接地導体部５１、５２、５３でそれぞれ接続されている。全ての能動素子の接地端子１０が、半導体基板２の上で接地導体部５１、５２、５３によって接続されているため、上記の能動素子間のグランドインダクタンスが小さくなり、しかも各能動素子間の信号のアイソレーションが強化される。
【００５８】
　図５（ａ）及び（ｂ）、並びに図６（ａ）及び（ｂ）に従って、本実施形態のパワーアンプの動作を説明する。
【００５９】
　入力された信号は誘電体基板１の上の受動回路５４を通り、半導体基板２の上の能動素子５５に入力される。能動素子５５で増幅された信号は、誘電体基板１の上の受動回路５６を通り、マイクロストリップ線路４で３つの信号に分配され、半導体基板２の上の能動素子５７、５８、５９に入力される。能動素子５７、５８、５９でそれぞれ増幅された信号は、誘電体基板１の上のマイクロストリップ線路４で合成され、受動回路６０を通り出力される。本実施形態では、能動素子６１は使用せず、能動索子６２は接地端子のみを使用している。
【００６０】
　（第４の実施形態）
　図７（ａ）〜（ｃ）は、本発明の第４の実施形態におけるマイクロ波・ミリ波装置４００の構造を示す図である。
【００６１】
　図７（ａ）は、半導体基板２の表面の能動素子５５、５７〜５９、６１、６２と誘電体基板１との接続の様子を詳しく示すために、半導体基板２の裏面から透視した図を示している。また、図７（ｂ）では、図７（ａ）の７Ａ−７Ｂ断面を矢印方向に見た図を示す。図７（ｃ）は、半導体基板２の上に形成した上記の複数の能動素子を記載したものである。図５（ａ）及び（ｂ）と同一部材には同一符号を付しており、同一部材の機能は第３の実施形態と同じであるので、その詳細な説明は省略する。
【００６２】
　本実施形態と第３の実施形態との相違点は、図７（ｂ）の断面図で示すように半導体基板２が裏面に導体７１を有し、半導体基板２の表面の導体５１、５２、５３と半導体基板２の裏面の導体７１とが導電性の貫通孔７２で接続している点である。重複する部分の機能は同じであるので、その詳細な説明は繰返さない。
【００６３】
　特に上記の能動素子がパワーアンプである場合、これらの能動素子からの発熱が問題となるが、本実施形態では、能動素子からの発熱が、誘電体基板１側に伝わるだけでなく、半導体基板２の貫通孔７２を通して半導体基板２の裏面の導体７１から放熱される。
【００６４】
　（第５の実施形態）
　図８（ａ）〜（ｃ）は、本発明の第５の実施形態におけるマイクロ波・ミリ波装置５００の構造を示す図である。
【００６５】
　図８（ａ）は、半導体基板２の表面の能動素子６と誘電体基板１との接続の様子を詳しく示すために、半導体基板２の裏面から透視した図を示している。また、図８（ｂ）では、図８（ａ）の８Ａ−８Ｂ断面を矢印方向に見た図を示す。更に、図８（ｃ）では、図８（ａ）の８Ｃ−８Ｄ断面を矢印方向に見た図を示す。図１（ａ）〜（ｃ）と同一部材には同一符号を付しており、同一部材の機能は第１の実施形態と同じであるので、その詳細な説明は省略する。
【００６６】
　本実施形態と第１の実施形態との相違点は、誘電体基板１の上にコプレーナ線路によって受動回路５が形成されている点である。コプレーナ線路は、誘電体基板１の表面に信号線路８１と接地導体部８２とを有しており、信号線路８１の幅、及び信号線路８１と接地導体部８２との間隔によって、特性インピーダンスが決定される。
【００６７】
　コプレーナ線路で安定な伝送特性を得るためには、接地導体部８２の電位を安定化させることが重要であり、本実施形態のように、誘電体基板１の表面の接地導体部８２を貫通孔１１を介して裏面の接地導体面１２と接続することにより、コプレーナ線路の接地が強化され、安定な動作が可能となる。
【００６８】
　（第６の実施形態）
　図９（ａ）及び（ｂ）は、本発明の第６の実施形態におけるマイクロ波・ミリ波装置６００を示す図である。
【００６９】
　図９（ａ）は、半導体基板２の表面の能動素子６と誘電体基板１との接続の様子を詳しく示すために、半導体基板２の裏面から透視した図を示している。また、図９（ｂ）では、図９（ａ）の９Ａ−９Ｂ断面を矢印方向に見た図を示す。図１（ａ）〜（ｃ）と同一部材には同一符号を付しており、同一部材の機能は第１の実施形態と同じであるので、その詳細な説明は省略する。
【００７０】
　本実施形態におけるマイクロ波・ミリ波装置６００は、図１（ａ）〜（ｃ）に示す第１の実施形態におけるマイクロ波・ミリ波装置１００と比較して、誘電体基板１として表面に絶縁層９１が積層されたシリコン基板９２を用いている点と、半導体プロセスで受動回路９３が形成されている点が異なる。
【００７１】
　シリコン基板９２は他の誘電体に比べて抵抗率が低く、受動回路において高いＱ値を得ることができないが、安価であり、しかも半導体プロセスを用いることができるため、薄膜キャパシタやスパイラルインダクタ、抵抗等の受動素子を高密度に基板上に集積化できる。また、絶縁層９１を有したシリコン基板９２を用いた場合には、半導体基板２の下部にもスパイラルインダクタなどの受動回路９３を形成することかできるので、受動回路の高密度化に貢献する。従って、マイクロ波・ミリ波装置を非常に小型化することが可能となる。特に、信号の周波数が比較的低く、受動素子にあまり高い性能が要求されない用途に、適する。
【００７２】
　（第７の実施形態）
　図１０は、本発明の第７の実施形態におけるマイクロ波・ミリ波装置７００の構造の断面図を示す図である。図１（ａ）〜（ｃ）と同一部材には同一符号を付しており、同一部材の機能は第１の実施形態と同じであるので、その詳細な説明は省略する。
【００７３】
　本実施形態におけるマイクロ波・ミリ波装置７００が、第１の実施形態の装置１００と異なる点は、誘電体基板１として、第１の誘電体層１０１と中間導体層１０２と第２の誘電体層１０３が積層されており、第２の誘電体層１０３の裏面の全面或いは一部に接地導体面１２を有し、第１の誘電体層１０１の表面の接地導体部１０と中間導体層１０２との間、及び中間導体層１０２と接地導体面１２との間が、それぞれ複数の貫通孔１１で接続されている点である。
【００７４】
　特に、第１の実施形態のようにマイクロストリップ線路で受動回路を形成する場合、周波数が高くなるに従って、マイクロストリップ線路と接地導体面１２との間隔を小さくする必要があり、誘電体基板が薄くなる。これより、誘電体基板の機械的強度が弱くなる。しかし、本実施形態に示すように、誘電体基板１として、第１の誘電体層１０１と中間導体層１０２と第２の誘電体層１０３とを積層することにより、第１の誘電体層１０１の表面の信号線路と中間導体層１０２とによってマイクロストリップ線路の特性インピーダンスを決定する一方で、第２の誘電体層１０３によって誘電体基板１の機械的強度を強化することができる。また、第１の誘電体層１０１の材料と第２の誘電体層１０３との材料は、必ずしも一致させる必要はない。
【００７５】
　（第８の実施形態）
　図１１（ａ）及び（ｂ）は、本発明の第８の実施形態におけるマイクロ波・ミリ波装置８００の断面構造を示す図である。
【００７６】
　図１１（ａ）は、半導体基板２の表面の能動素子６と誘電体基板１との接続の様子を詳しく示すために、半導体基板２の裏面から透視した図を示している。また、図１１（ｂ）では、図１１（ａ）の１１Ａ−１１Ｂ断面図を示す。図１（ａ）〜（ｃ）と同一部材には同一符号を付しており、同一部材の機能は第１の実施形態と同じであるので、その詳細な説明は省略する。
【００７７】
　本実施形態におけるマイクロ波・ミリ波装置８００が第１の実施形態の装置１００と異なる点は、誘電体基板１の表面の周囲部にメタライズされた側壁で構成された凹状の枠体１１１と、枠体１１１の上部に半導体基板２を覆うように配設されたメタライズされたリッド１１２とを有しており、誘電体基板１の表面の接地導体部１０と枠体１１１との間、及び枠体１１１とリッド１１２との間が、それぞれ物理的及び電気的に接続されている点である。枠体１１１及びリッド１１２は、半導体基板２の上の能動素子６や誘電体基板１の上の受動素子からの不要放射や、外部からの不要入射を防ぐ。加えて、周波数が３０ＧＨｚ以上のミリ波帯で使用する場合には、枠体１１１及びリッド１１２が電気的に接地されており、且つ、半導体基板２と誘電体基板１とが金属バンプ３で３次元的に接地されているので、枠体１１１の内部で導波管モードの不要波を除去できる。その結果、入力と出力との間のアイソレーション特性も向上して、良好で安定な特性を実現することができる。
【００７８】
　本実施形態では、枠体１１１及びリッド１１２としてメタライズされたものを用いているが、金属で構成されていても構わない。
【００７９】
　（第９の実施形態）
　図１２は、本発明の第９の実施形態におけるマイクロ波・ミリ波装置９００を示す図である。図１２は、半導体基板表面の能動素子と誘電体基板との接続の様子を詳しく示すために、半導体基板の裏面から透視した図を示している。
【００８０】
　本実施形態の装置９００の構成は、第５の実施形態で示した装置５００と実質的に同じであるが、ここでは、具体的な回路として、高周波増幅器、ミキサ、中間周波増幅器の機能をもつダウンコンバータの構成例を示す。
【００８１】
　入力端子１２１から入力整合回路・電源供給回路１２２に入力された高周波信号は、能動素子１２３で増幅され、段間整合回路・電源供給回路１２４を経て、能動素子１２５で更に増幅される。能動素子１２５から出力された高周波信号は、出力整合回路・電源供給回路・フィルター回路１２６で整合及び不要波除去が行われた後、ミキサ入力整合回路・ローカル供給回路１２７に入力される。高周波信号は、ローカル発振回路で生成した局部発振信号と合成され、能動素子１２８に入力される。能動素子１２８の非線形性により、高周波信号と局部発振信号とが混合され、高周波信号と局部発振信号との間の周波数の差成分にあたる中間周波数信号が生成される。中間周波数信号は、ＩＦ入力整合回路・電源供給回路１２９を通り、能動素子１３０で増幅されて、ＩＦ段間整合回路・電源供給回路１３１を経て、能動素子１３２で更に増幅され、ＩＦ出力整合回路・電源供給回路１３３を通り、出力される。なお、能動素子９１０は使用されない。
【００８２】
　本実施形態では、受動回路をコプレーナ線路で構成した例を示しているが、第１の実施形態で示したように、マイクロストリップ線路で構成することも可能である。また本実施形態では、高周波信号を中間周波信号に変換するダウンコンバータの例を示しているが、中間周波信号を高周波信号に変換するアップコンバータも全く同じ様に構成することが可能である。
【００８３】
　本実施形態によれば、１つの半導体チップで、ダウンコンバータやアップコンバータなどの周波数変換装置が構成できる。３０ＧＨｚ以上のミリ波帯になると、従来のＭＭＩＣやＨＭＩＣのような構成では周波数変換装置のミキサ回路及びフィルタ回路の特性劣化が生じていたが、本実施形態では、このような劣化を防ぐことができる。
【００８４】
　（第１０の実施形態）
　図１３（ａ）及び（ｂ）は、本発明の第１０の実施形態におけるマイクロ波・ミリ波装置１０００を示す図である。
【００８５】
　図１３（ａ）は、半導体基板表面の能動素子と誘電体基板との接続の様子を詳しく示すために、半導体基板の裏面から透視した図を示している。図１３（ｂ）では、図１３（ａ）の１３Ａ−１３Ｂ断面を矢印方向に見た図を示す。
【００８６】
　本実施形態のマイクロ波・ミリ波装置１０００は、第９の実施形態におけるマイクロ波・ミリ波装置９００とほぼ同じ構成を有するが、外部接続用端子が設けられている点で異なる。
【００８７】
　具体的には、装置１０００は、誘電体基板１の裏面に、一方の先端が外部接続用端子１３４となるコプレーナ線路で構成された信号線路１３５を有する。一方、誘電体基板１の表面では、入力端子がコプレーナ線路となる信号線路１３６によって引き出されており、この信号線路１３６は、貫通孔１３７を介して、誘導体基板１の裏面のコプレーナ線路となる信号線路１３５の他方の先端に接続されている。更に、誘電体基板１は、誘電体基板１の表面の周囲部にメタライズされた側壁で構成された凹状の枠体１１１と、半導体基板２を覆うように枠体１１１の上部に配設された、メタライズされたリッド１１２とを有しており、誘電体基板１の表面の接地導体部と枠体１１１との間、及び枠体１１１とリッド１１２との間が、それぞれ物理的及び電気的に接続されている。枠体１１１及びリッド１１２は、半導体基板２の上の能動素子や誘電体基板１の上の受動素子からの不要放射や外部からの不要入射を防ぐ。また、貫通孔１３７を通って誘電体基板１の裏面に配設したコプレーナ線路となる信号線路１３６、並びに枠体１１１及びリッド１１２を構成することによって、誘電体基板１の表面の回路から放射される電磁界の影響を受けずに、信号を出力することが可能となる。
【００８８】
　（第１１の実施形態）
　図１４（ａ）及び（ｂ）、並びに図１５は、本発明の第１１の実施形態におけるマイクロ波・ミリ波装置１１００を示す図である。
【００８９】
　図１４（ａ）は、半導体基板表面の能動素子と誘電体基板との接続の様子を詳しく示すために、半導体基板の裏面から透視した図を示している。また、図１４（ｂ）では、図１４（ａ）の１４Ａ−１４Ｂ断面を矢印方向に見た図を示す。また、更に、図１５には、誘電体基板１を裏面から見た図を示す。
【００９０】
　本実施形態のマイクロ波・ミリ波装置１１００は、第９の実施形態におけるマイクロ波・ミリ波装置９００とほぼ同じ構成を有するが、平面アンテナ１４１が誘電体基板１の裏面に設けられている点で異なる。
【００９１】
　本実施形態のマイクロ波・ミリ波装置１１００は、誘電体基板１の裏面に平面アンテナ１４１を有しており、平面アンテナ１４１から引き出されてコプレーナ線路に変換された信号線路の先端は、給電部１４２を有している。誘電体基板１の表面には、第９の実施形態で説明したダウンコンバータの入力端子１２１が、入力整合回路・電源供給回路１２２からコプレーナ線路で引き出されており、貫通孔１４３を介して、平面アンテナ１４１の給電部１４２に接続されている。
【００９２】
　外部から基板裏面の平面アンテナ１４１に入射した高周波信号は、貫通孔１４３を介して、誘電体基板表面の入力整合回路・電源供給回路１２２に入力される。その後の動作は第９の実施形態で示したものと同じであるので、ここでは繰返さない。
【００９３】
　誘電体基板１の裏面に平面アンテナ１４１を配設することにより、非常にサイズの小さいマイクロ波・ミリ波装置を実現できるのみならず、平面アンテナと高周波回路とを最短距離で接続することができるため、高周波信号の損失を少なくすることができる。
【００９４】
　本実施形態では、高周波信号を平面アンテナ１４１で受信して中間周波信号に変換するマイクロ波・ミリ波装置１１００の例を示したが、逆に、中間周波信号を高周波信号に変換して平面アンテナで送信するマイクロ波・ミリ波装置も、同様な考え方で構成することが可能である。
【００９５】
　（第１２の実施形態）
　図１６は、本発明の第１２の実施形態におけるマイクロ波・ミリ波装置１２００を示す図である。
【００９６】
　本実施形態のマイクロ波・ミリ波装置１２００は、第１１の実施形態におけるマイクロ波・ミリ波装置１１００とほぼ同じ構成を有するが、第８の実施形態における装置８００のように、枠体１１１とリッド１１２とで半導体基板２を覆う点で異なる。
【００９７】
　具体的には、本実施形態のマイクロ波・ミリ波装置１２００では、誘電体基板１が、誘電体基板１の表面の周囲部にメタライズされた側壁で構成された凹状の枠体１１１と、枠体１１１の上部に半導体基板２を覆うように配設されたメタライズされたリッド１１２とを有しており、誘電体基板１の表面の接地導体部１０と枠体１１１との間、及び枠体１１１とリッド１１２との間が、それぞれ物理的及び電気的に接続されている。
【００９８】
　誘電体基板１の裏面に平面アンテナ１４１を配設した場合、特に誘電体基板１の表面への不要波の入射、或いは誘電体基板１の表面からの不要波の放射が問題となるが、本実施形態では、枠体１１１及びリッド１１２により、不要波の入射或いは反射を防ぐことが可能となる。
【００９９】
　（第１３の実施形態）
　図１７（ａ）及び（ｂ）は、本発明の第１３の実施形態におけるマイクロ波・ミリ波装置１３００を示す図である。
【０１００】
　図１７（ａ）は、半導体基板表面の能動素子と誘電体基板との接続の様子を詳しく示すために、半導体基板の裏面から透視した図を示している。また、図１７（ｂ）では、図１７（ａ）の１７Ａ−１７Ｂ断面を矢印方向に見た図を示す。
【０１０１】
　本実施形態のマイクロ波・ミリ波装置１３００は、第１０の実施形態におけるマイクロ波・ミリ波装置１０００とほぼ同じ構成を有するが、誘電体基板１が、第１の誘電体層１０１と中間導体属１０２と第２の誘電体層１０３とから構成されている点で異なる。
【０１０２】
　具体的には、本実施形態のマイクロ波・ミリ波装置１３００では、誘電体基板１として、第１の誘電体層１０１と中間導体層１０２と第２の誘電体層１０３とが積層されている。中間導体層１０２には、スロット結合孔１７１が形成されており、第２の誘電体層１０３の裏面には、マイクロストリップ線路で構成した信号線路が形成されている。また、第１の誘電体層１０１の表面には、入力整合回路・電源供給回路へのマイクロストリップ線路１７２が設けられ、マイクロストリップ線路１７２の先端が、スロット結合孔１７１を介して、第２の誘電体層１０３の裏面の信号線路１７３に、所望の周波数に対して電磁気的に結合されている。また、信号線路１７３は、外部接続用端子１７４に接続されている。
【０１０３】
　第１０の実施形態で示したように、誘電体基板の表面のコプレーナ線路と裏面のコプレーナ線路とを貫通孔を通して接続した場合、貫通孔は高インピーダンスであるため、周波数が高くなるにつれて、損失が大きくなる。しかし、本実施形態で示すように、第１の誘電体層１０１の表面と第２の誘電体層１０３の裏面のマイクロストリップ線路とをスロット孔を介して結合させることによリ、信号を損失させることなく伝送することが可能となる。
【０１０４】
　（第１４の実施形態）
　図１８（ａ）及び（ｂ）、並びに図１９は、本発明の第１４の実施形態におけるマイクロ波・ミリ波装置１４００を示す図である。
【０１０５】
　図１８（ａ）は、半導体基板表面の能動素子と誘電体基板との接続の様子を詳しく示すために、半導体基板の裏面から透視した図を示している。また、図１８（ｂ）では、図１８（ａ）の１８Ａ−１８Ｂ断面を矢印方向に見た図を示す。更に、図１９には、第２の誘電体層１０３を裏面から見た図を示す。
【０１０６】
　本実施形態のマイクロ波・ミリ波装置１４００は、第１３の実施形態におけるマイクロ波・ミリ波装置１３００とほぼ同じ構成を有するが、平面アンテナ１４１を誘電体基板１の裏面に設けている点で異なる。
【０１０７】
　具体的には、本実施形態におけるマイクロ波・ミリ波装置１４００では、第２の誘電体層１０３の裏面に平面アンテナ１４１が形成されている。平面アンテナ１４１の端子は、スロット結合孔１７１を介して、第１の誘電体層１０１のマイクロストリップ線路１７２と、所望の周波数に対して電磁気的に結合されている。第１の誘電体層１０１の表面のマイクロストリップ線路１７２は、入力整合回路・電源供給回路１２２に接続されている。
【０１０８】
　外部から第２の誘電体層１０３の裏面の平面アンテナ１４１に入射した高周波信号は、スロット結合孔１７１を介して、第１の誘電体層１０１の表面の入力整合回路・電源供給回路１２２に入力される。その後の動作は、先の実施形態で示したものと同じであるので、ここでは繰返さない。
【０１０９】
　第２の誘電体層１０３の裏面に平面アンテナ１４１を配設することにより、非常にサイズの小さいマイクロ波・ミリ波装置を実現できるのみならず、平面アンテナ１４１と第１の誘電体層１０１の上に形成した高周波回路とを最短距離で接続することができるため、高周波信号の損失を少なくすることができる。
【０１１０】
　本実施形態では、高周波信号を平面アンテナで受信して中間周波信号に変換するマイクロ波・ミリ波装置１４００の例を示したが、逆に、中間周波信号を高周波信号に変換して平面アンテナで送信するマイクロ波・ミリ波装置も、同様な考え方で構成することが可能である。
【０１１１】
　（第１５の実施形態）
　図２０は、本発明の第１５の実施形態におけるマイクロ波・ミリ波装置１５００の断面図である。
【０１１２】
　本実施形態のマイクロ波・ミリ波装置１５００は、第１４の実施形態におけるマイクロ波・ミリ波装置１４００とほぼ同じ構成を有しているが、第１の誘電体層１０１の表面の周囲部にメタライズされた側壁で構成された凹状の枠体１１１と、枠体１１１の上部に半導体基板２を覆うように配設されたメタライズされたリッド１１２とを有しており、第１の誘電体層１０１の表面の接地導体部１０と枠体１１１との間、及び枠体１１１とリッド１１２との間が、それぞれ物理的及び電気的に接続されている点が異なる。
【０１１３】
　第２の誘電体層１０３の裏面に平面アンテナ１４１を配設した場合、特に第１の誘電体層１０１の表面への不要波の入射、或いは第１の誘電体層１０１の表面からの不要波の放射が問題となるが、本実施形態では、枠体１１１及びリッド１１２により、不要波の入射或いは反射を防ぐことが可能となる。
【０１１４】
　（第１６の実施形態）
　図２３Ａ、２３Ｂ、及び２３Ｃに、本発明の第１６の実施形態におけるマイクロ波・ミリ波装置として、半導体基板の上に構成された複数のトランジスタ及びダイオードペアを用いて周波数ダウンコンバータを構成した例を示す。
【０１１５】
　図２３Ａは全体の回路図であって、本実施形態のマイクロ波・ミリ波装置は、低雑音増幅器５０１及び周波数ミキサ５０２から構成されている。図２３Ｂは、半導体基板上のトランジスタ及びダイオードから構成される機能素子アレイ５０８と誘電体基板との接続の様子を示す図である。機能素子アレイ５０８は、図２３Ａに示されるトランジスタ５０３、５０４、及び５０５とダイオードペア５０６とから構成されている。更に、図２３Ｃは、全体の回路レイアウト図であって、半導体基板の上の機能素子アレイ５０８のレイアウト図と誘電体基板５２０の上の受動回路５０７のレイアウト図とを、あわせて描いている。なお、図２３Ａ〜２３Ｃにおいて、同じ構成要素には同じ参照番号を付している。
【０１１６】
　図２３Ａの回路図において、低雑音増幅器５０１は、誘電体基板の上の伝送線路で構成される受動回路５０７と、トランジスタ５０３、５０４、及び５０５から構成される。一方、周波数ミキサ５０２は、誘電体基板の上に設けられたバンドパスフィルタ、ローパスフィルタ、及び伝送線路から構成される受動回路５０７と、ダイオードペア５０６とから構成される。図２３Ｂにおいて、半導体基板の上の機能素子アレイ５０８は、マイクロ波トランジスタ５０３、５０４、及び５０５の３素子とダイオードペア５０６の１素子、計４素子で構成されている。マイクロ波トランジスタ５０３〜５０５の各々のベース端子Ｂ及びコレクタ端子Ｃ、並びにダイオードペア５０６の入出力端子は、誘電体基板上の各接続端子５１０に、金属バンプ５０９を介して物理的及び電気的に接続されている。加えて、半導体基板上のエミッタ端子Ｅは、誘電体基板上の接地端子５１１に、金属バンプ５０９を介して物理的及び電気的に接続されている。更に、誘電体基板の上の接地端子５１１は、ビアホール５１２によって、誘電体基板の裏面に形成された接地端子（不図示）と接続される。
【０１１７】
　図２３Ｂに示すように、フリップチップ接続により金属バンプ５０９を介して物理的及び電気的に接続された半導体基板と誘電体基板とは、図２３Ｃに示すように、誘電体基板５２０の上に形成された受動回路５０７と一体化して集積化することによって、周波数ダウンコンバータとして動作させることが可能になる。具体的には、低雑音増幅器５０１に入力される周波数ｆRFの高周波入力ＲＦｉｎ、及び周波数ミキサ５０２に入力される周波数ｆLOの局部発振信号ＬＯｉｎから、ｆRF−２ｆLOに相当する周波数を有する中間周波数信号ＩＦｏｕｔが生成されて、出力される。
【０１１８】
　誘電体基板を、半導体基板の上に形成された多層薄膜基板とすることもできる。この場合には、基板に対する微細加工が可能になって、高周波数で動作させる装置の形成に適する。
【０１１９】
　また、上記では、半導体基板の上に、マイクロ波トランジスタ５０３〜５０５とダイオードペア５０６とを形成しているが、図２４Ａ（ａ）及び（ｂ）に示すように、トランジスタとバイアス回路とを半導体基板の上に集積化した機能ブロックを用いて、この機能ブロックを複数個配列する構成としても良い。この場合には、バイアス回路を構成する抵抗５１５やＭＩＭ（Metal Insulate Metal）キャパシタ５１６などの素子を、半導体基板の上において、マイクロ波トランジスタの直近に形成することができる。これによって、寄生容量成分や寄生インダクタンス成分が発生し難く、安定した回路動作を実現することが可能になる。
【０１２０】
　更に、本実施形態では、低雑音増幅器５０１と周波数ミキサ５０２とから構成される周波数ダウンコンバータの例を示しているが、必ずしも、この構成に限られるわけではない。
【０１２１】
　例えば、マイクロ波帯及びミリ波帯の発振器を構成する場合には、トランジスタに帰還をかける必要がある。そのような場合には、図２４Ｂ（ａ）及び（ｂ）に示すように、マイクロ波トランジスタの直近に容量素子５１６やショートスタブ５１７（インダクタ素子として動作する）などを形成して、直列帰還回路を含む機能ブロックを構成しても良い。或いは、図２４Ｃ（ａ）及び（ｂ）に示すように、伝送線路５１９と結合線路５１８とをトランジスタの近傍に形成して、並列帰還回路を含む機能ブロックを構成しても良い。
【０１２２】
　これらの帰還回路は、動作周波数が高くなるほど小型となる。このため、図２４Ｂ（ａ）及び（ｂ）の直列帰還回路の構成においては、容量素子５１６やインダクタ素子（ショートスタブ）５１７として、低容量値或いは低インダクタンス値を有する素子が必要になる。また、図２４Ｃ（ａ）及び（ｂ）の並列帰還回路の構成においては、結合線路５１８として、結合間隔ｄが小さい構成を実現する必要が生じる。
【０１２３】
　一般に、このような要件を満たす素子をセラミック基板などの誘電体基板の上に形成することは、加工及びプロセス技術の観点で困難である。しかし、本発明によれば、これらの素子は半導体基板の上に、半導体プロセス技術による微細加工技術を使用して形成することが可能である。例えば、半導体基板の上にマイクロ波トランジスタ５０３〜５０５を形成する際に、同時に上記の帰還回路が形成される。
【０１２４】
　また、トランジスタと帰還回路とを一体化した上記のような機能ブロックを、複数配列することも可能である。この場合には、帰還回路がマイクロ波トランジスタの直近に形成されることになるので、寄生容量成分及び寄生インダクタンス成分や寄生線路成分などが発生し難く、安定した回路動作が実現される。
【０１２５】
　なお、上記の周波数ダウンコンバータ回路では、誘電体基板の上に受動回路５０７のみを形成しているが、能動回路を形成しても構わない。例えば、周波数ダウンコンバータ回路の回路出力部では、前述のように、低周波数にダウンコンバートされた中間周波数帯の信号ＩＦｏｕｔが出力されるので、中間周波数の信号処理回路やベースバンド信号への周波数変換回路などをパッケージングした単一トランジスタの組合せによるハイブリッド型ＩＣやＭＭＩＣなどの能動回路を形成することも、可能である。
【０１２６】
　（第１７の実施形態）
　次に、本発明の第１７の実施形態におけるマイクロ波・ミリ波装置として、複数のトランジスタを用いて周波数マルチプライアを構成した例を示す。なお、図２３Ａ〜２３Ｃに示したものと同じ構成要素には同じ参照番号を付しており、その説明はここでは省略する。
【０１２７】
　図２５Ａは全体の回路図であって、本実施形態のマイクロ波・ミリ波装置は、半導体基板の上の４素子のトランジスタ５２１〜５２４、及び誘電体基板５２０の上の受動回路５０７から構成されている。図２５Ｂ（ａ）は、半導体基板上のトランジスタ５２１〜５２４から構成されるトランジスタアレイ５０８に対して、金属バンプ５０９の位置を示す図であり、図２５Ｂ（ｂ）は、誘電体基板に対して、入出力端子（接続端子）５１０、接地端子５１１、金属バンプ５０９、及びビアホール５１２の位置を示す図である。また、図２５Ｂ（ｃ）は、半導体基板と誘電体基板とを一体化した状態を示す図である。更に、図２５Ｃ（ａ）〜（ｃ）並びに図２５Ｄ（ａ）〜（ｃ）は、それぞれトランジスタアレイ５０８に対する、やや異なった接地端子や金属バンプなどの配置を示す、図２５Ｂ（ａ）〜（ｃ）に対応する図である。更に、図２５Ｅは全体の回路レイアウト図であって、半導体基板５３０の上の機能素子アレイ５０８のレイアウト図と誘電体基板５２０の上の受動回路５０７のレイアウト図とを、あわせて描いている。なお、これらの図において、同じ構成要素には同じ参照番号を付している。
【０１２８】
　図２５Ａの回路図において、本実施形態の周波数マルチプライアとして機能する装置は、誘電体基板の上の伝送線路で構成される受動回路５０７とトランジスタ５２１〜５２４とから構成される。与えられた入力信号の周波数ｆ0は、各トランジスタ５２１〜５２４の内部でそれぞれ２倍され、最終的な出力信号の周波数は１６・ｆ0になる。例えば、ｆ0＝２ＧＨｚの信号を入力すると、出力周波数は３２ＧＨｚとなる。
【０１２９】
　受動回路５０７は、各トランジスタ５２１〜５２４のインピーダンス整合を得て、効率的に周波数の増倍を実現する回路、及び不要波を除去する回路で、構成される。図２５Ｅに示すように、トランジスタアレイ５０８が構成された半導体基板５３０は、誘電体基板の上に形成された各受動回路５０７と、金属バンプ５０９を介したフリップフロップ接続によって一体的に集積化されることによって、周波数マルチプライアとして動作する。
【０１３０】
　なお、誘電体基板上の接地端子５１１は、ビアホール５１２によって、誘電体基板の裏面に形成された接地端子（不図示）と接続される。
【０１３１】
　図２５Ｂ（ａ）を参照すると、半導体基板５３０の上のトランジスタアレイ５０８は、４素子のマイクロ波トランジスタ５２１〜５２４で構成される。各トランジスタのベース、コレクタ、及びエミッタの各端子Ｂ、Ｃ、及びＥは、図２５Ｂ（ｂ）に示される誘電体基板の上の入出力線路（端子）５１０及び接地端子５１１に、金属バンプ５０９を介して物理的及び電気的に接続されている。
【０１３２】
　このとき、４つのトランジスタ５２１〜５２４は２列に配列され、例えば、トランジスタ５２１及び５２２が１つの列を構成し、残りのトランジスタ５２３及び５２４が他の列を構成する。第１の列のトランジスタ５２１及び５２２は、どちらも矢印５３１の向きに配置され、第２の列のトランジスタ５２３及び５２４は、どちらも矢印５３２の向き（矢印５３１とは逆向き）に配置される。このように、各々の列のトランジスタの入出力端子の向きを反対に向けることによって、各トランジスタ５２１〜５２４を効率的に接続して、小型且つより高周波動作に適した受動回路を得ることができる。
【０１３３】
　なお、図２５Ｂ（ａ）〜（ｃ）などに示されるように、半導体基板上に形成される接地端子はエミッタ端子Ｅのみであり、一方、誘電体基板上には接地端子５１１が形成される。この際、接地端子５１１は、トランジスタ５２１〜５２４を囲むように誘電体基板上に形成されている。このような配置によって、トランジスタ５２１〜５２４の相互干渉に対するアイソレーションを確保することが可能になる。
【０１３４】
　或いは、図２５Ｃ（ａ）に示されるように、半導体基板５３０の上に、接地端子５２６を更に形成しても良い。この接地端子５２６は、各エミッタ端子Ｅを相互に接続して拡張したものであって、各トランジスタ５２１〜５２４を囲むような形状を有している。一方、図２５Ｃ（ｂ）に示すように、誘電体基板上の接地端子５１１は、トランジスタ５２１〜５２４の各々に対して独立して形成される。これによって、結果として得られる図２５Ｃ（ｃ）に示す構成では、トランジスタ５２１〜５２４の相互干渉に対するアイソレーションが確保されると共に、放熱効果が得られる。
【０１３５】
　更に、図２５Ｄ（ａ）〜（ｃ）の構成では、半導体基板５３０の上に形成された接地端子５２６（図２５Ｄ（ａ）参照）と誘電体基板上に形成された接地端子５１１（図２５Ｄ（ｂ）参照）とが、金属バンプ５０９によって接続されている。この金属バンプ５０９と接地端子５１１及び５２６とによって、各トランジスタ５２１〜５２４が３次元的に囲まれる（図２５Ｄ（ｃ）参照）。これによって、トランジスタ５２１〜５２４の相互干渉に対するアイソレーションが確保されると共に、放熱効果が大きくなり、更には、半導体基板と誘電体基板との間に存在する不要電磁波モードが除去される。
【図面の簡単な説明】
【０１３６】
【図１】（ａ）〜（ｃ）は、本発明の第１の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図２】（ａ）及び（ｂ）は、能動素子としてのヘテロジャンクションパイポーラトランジスタを説明する図である。
【図３】（ａ）及び（ｂ）は、能動素子としての電界効果トランジスタを説明する図である。
【図４】（ａ）及び（ｂ）は、本発明の第２の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図５】（ａ）及び（ｂ）は、本発明の第３の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図６】（ａ）及び（ｂ）は、本発明の第３の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図７】（ａ）〜（ｃ）は、本発明の第４の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図８】（ａ）〜（ｃ）は、本発明の第５の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図９】（ａ）及び（ｂ）は、本発明の第６の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図１０】本発明の第７の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図１１】（ａ）及び（ｂ）は、本発明の第８の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図１２】本発明の第９の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図１３】（ａ）及び（ｂ）は、本発明の第１０の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図１４】（ａ）及び（ｂ）は、本発明の第１１の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図１５】本発明の第１１の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図１６】本発明の第１２の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図１７】（ａ）及び（ｂ）は、本発明の第１３の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図１８】（ａ）及び（ｂ）は、本発明の第１４の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図１９】本発明の第１４の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図２０】本発明の第１５の実施形態におけるマイクロ波・ミリ波装置の構造を示す図である。
【図２１】（ａ）及び（ｂ）は、従来技術によるマイクロ波・ミリ波装置の一種であるＨＭＩＣの概略図である。
【図２２】（ａ）及び（ｂ）は、従来技術によるマイクロ波・ミリ波装置の一種であるＭＭＩＣの概略図である。
【図２３Ａ】本発明の第１６の実施形態におけるマイクロ波・ミリ波装置の構成を示す回路図である。
【図２３Ｂ】本発明の第１６の実施形態におけるマイクロ波・ミリ波装置の構成を示す図である。
【図２３Ｃ】本発明の第１６の実施形態におけるマイクロ波・ミリ波装置の構成を示す回路レイアウト図である。
【図２４Ａ】（ａ）及び（ｂ）は、本発明の第１６の実施形態におけるマイクロ波・ミリ波装置に含まれ得る、異なる回路構成を示す図である。
【図２４Ｂ】（ａ）及び（ｂ）は、本発明の第１６の実施形態におけるマイクロ波・ミリ波装置に含まれ得る、他の異なる回路構成を示す図である。
【図２４Ｃ】（ａ）及び（ｂ）は、本発明の第１６の実施形態におけるマイクロ波・ミリ波装置における、更に他の異なる回路構成を示す図である。
【図２５Ａ】本発明の第１７の実施形態におけるマイクロ波・ミリ波装置の構成を示す回路図である。
【図２５Ｂ】（ａ）〜（ｃ）は、本発明の第１７の実施形態におけるマイクロ波・ミリ波装置の構成を示す図である。
【図２５Ｃ】（ａ）〜（ｃ）は、本発明の第１７の実施形態におけるマイクロ波・ミリ波装置の他の構成を示す、図２５Ｂ（ａ）〜（ｃ）にそれぞれ対応する図である。
【図２５Ｄ】（ａ）〜（ｃ）は、本発明の第１７の実施形態におけるマイクロ波・ミリ波装置の更に他の構成を示す、図２５Ｂ（ａ）〜（ｃ）にそれぞれに対応する図である。
【図２５Ｅ】本発明の第１７の実施形態におけるマイクロ波・ミリ波装置の構成を示す回路レイアウト図である。
【符号の説明】
【０１３７】
　１　誘電体基板
　２　半導体基板
　３　金属バンプ
　４　マイクロストリップ線路
　５　受動回路
　６　能動素子
　７　入力端子
　８　出力端子
　９　接地端子
　１０　接地導体部
　１１　貫通孔
　１２　接地導体面
　４１、４２、４３、４４、４５　能動素子
　５１、５２、５３　導体部
　５４、５６、６０　受動回路
　５５、５７、５８、５９、６１、６２　能動素子
　７１　導体
　７２　貫通孔
　８１　信号線路
　８２　接地導体部
　９１　絶縁層
　９２　シリコン基板
　９３　受動回路
　１０１　第１の誘電体層
　１０２　中間導体層
　１０３　第２の誘電体層
　１１１　枠体
　１１２　リッド
　１２１　入力端子
　１２２　入力整合回路・電源供給回路
　１２３、１２５、１２８、１３０、１３２　能動素子
　１２４　段間整合回路・電源供給回路
　１２６　出力整合回路・電源供給回路・フィルター回路
　１２７　ミキサ入力整合回路・ローカル供給回路
　１２９　ＩＦ入力整合回路・電源供給回路
　１３１　ＩＦ段間整合回路・電源供給回路
　１３３　ＩＦ出力整合回路・電源供給回路
　１３４　外部接続用端子
　１３５、１３６　信号線路
　１３７　貫通孔
　１４１　平面アンテナ
　１４２　給電部
　１４３　貫通孔
　１７１　スロット結合孔
　１７２　マイクロストリップ線路
　１７３　信号線路
　１７４　外部接続用端子
　５０１　低雑音増幅器
　５０２　周波数ミキサ
　５０３、５０４、５０５　トランジスタ
　５０６　ダイオードペア
　５０７　受動回路
　５０８　能動素子アレイ
　５０９　金属バンプ
　５１０　接続端子
　５１１　接地端子
　５１２　ビアホール
　５２０　誘電体基板
　５２１、５２２、５２３、５２４　トランジスタ
　５３０　半導体基板
　９１０　能動素子
【図１】
2004031995.tif 000003
【図２】
2004031995.tif 000004
【図３】
2004031995.tif 000005
【図４】
2004031995.tif 000006
【図５】
2004031995.tif 000007
【図６】
2004031995.tif 000008
【図７】
2004031995.tif 000009
【図８】
2004031995.tif 000010
【図９】
2004031995.tif 000011
【図１０】
2004031995.tif 000012
【図１１】
2004031995.tif 000013
【図１２】
2004031995.tif 000014
【図１３】
2004031995.tif 000015
【図１４】
2004031995.tif 000016
【図１５】
2004031995.tif 000017
【図１６】
2004031995.tif 000018
【図１７】
2004031995.tif 000019
【図１８】
2004031995.tif 000020
【図１９】
2004031995.tif 000021
【図２０】
2004031995.tif 000022
【図２１】
2004031995.tif 000023
【図２２】
2004031995.tif 000024
【図２３Ａ】
2004031995.tif 000025
【図２３Ｂ】
2004031995.tif 000026
【図２３Ｃ】
2004031995.tif 000027
【図２４Ａ】
2004031995.tif 000028
【図２４Ｂ】
2004031995.tif 000029
【図２４Ｃ】
2004031995.tif 000030
【図２５Ａ】
2004031995.tif 000031
【図２５Ｂ】
2004031995.tif 000032
【図２５Ｃ】
2004031995.tif 000033
【図２５Ｄ】
2004031995.tif 000034
【図２５Ｅ】
2004031995.tif 000035