(57)【要約】【課題】エッチング法で半導体実装基板を得る場合には、実装部品としての強度と微細な回路の形成は相反する関係にあるが、これを両立させうる半導体実装基板の提供を課題とする。【解決手段】半導体素子の辺部に設けられた半導体素子の電極との接合で用いられる電極端子部と、半田ボールを搭載して外部回路基板との接合するのに用いられる外部接続用端子部と、両者を結合する配線部を有する半導体実装用基板において、電極端子部と外部接続用端子部の厚さａが配線部の厚さｂより厚いことを特徴とし、配線部の厚さｂが厚くとも０．０１０ｍｍであり、ａ／ｂが少なくとも１．２以上であることを特徴とするものである。【選択図】　　なし。【特許請求の範囲】
【請求項１】
半導体素子の辺部に設けられた半導体素子の電極との接合で用いられる電極端子部と、半田ボールを搭載して外部回路基板との接合するのに用いられる外部接続用端子部と、両者を結合する配線部を有する半導体実装用基板において、電極端子部と外部接続用端子部の厚さａが配線部の厚さｂより厚いことを特徴とし、配線部の厚さｂが厚くとも０．０１０ｍｍであり、ａ／ｂが少なくとも１．２以上であることを特徴とする半導体実装用基板。
【請求項２】
少なくともその片面に金属層が設けられた絶縁フィルムより半導体素子実装基板を得るに際して、金属層表面にレジスト層を設け、該レジスト層の表面にマスクを用いて回路部のパターニングを行い、現像し、露出した金属層をエッチングして除去し、その後残存するレジスト層を除去して回路部を形成する。ついで、回路部表面にレジスト層を設け、メッキ必要部のみ開口するパターンマスクを用いて露光し、現像して電極端子、外部接続用端子等のメッキを施す部分のみが開口したメッキマスクを形成する。その後、露出している導体層表面に所望めっきを施し、要すれば残存するレジスト層を除去して半導体素子実装用基板を得ることを特徴とする請求項１記載の半導体実装用基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁層の上に導体層で回路形成を行い半導体素子と基板を接続するためのインターポーザーとして近年広く用いられている半導体実装基板に関する。
【０００２】
【従来の技術】
最近、面実装密度を向上させるために、外部接続のための外部端子をグリット上に配置した、ＢＧＡ（ボールグリットアレイ）、また更に半導体素子の大きさとほぼ等しい面実装面積となったＣＳＰ（チップスケールパッケージ）等の実装基板が幅広く用いられるようになった。
【０００３】
通常、このような実装基板の導電回路を形成する際には、絶縁フィルム上に設けられた導電層をエッチング加工して得る。こうした基板では、半導体素子の辺部に設けられた半導体素子の電極との接合で用いられる電極端子と、半田ボールを搭載して外部回路基板との接合するのに用いられる外部接続用端子との間に回路を形成しなければならず、その結果、隣り合う外部接続用端子間に多くの回路を形成しなければならない。このため、実装サイズが大きく端子数が多い場合、あるいは外部接続用端子間の間隔が狭い場合には、回路の微細化が必要となり、逆に回路形成の制約から実装サイズの制約が生まれる結果となる。
【０００４】
このような制約を解決するために、回路を複層化することで、回路の微細化をすることなく所望サイズの半導体実装基板を得る方法もある。しかし、回路を複層化することは複数の両面配線基板を積層して作成することになり、基板製造コストを上げることになる。
【０００５】
ところで、絶縁フィルム上に設けられた導電層から配線を形成するに際してエッチング法を用いる場合、導体層の厚さが薄いほど微細な配線を形成することが容易である。しかし、上記の電極端子や外部接続用端子も回路と同じ厚さで形成されるため、薄い導体層を用いて回路を形成しようとすると、半導体素子との接続電極や外部電極の導体層厚が薄いため、電極端子や外部接続用端子の厚さも薄くなり、接合不良が起きたり、実装基板として必要な強度が得られなくなったりする。
【０００６】
【発明が解決しようとする課題】
上記したように、エッチング法で半導体実装基板を得る場合には、実装部品としての強度と微細な回路の形成は相反する関係にあるといえる。
しかしながら、近年の半導体実装基板への縮小化、低コスト化の要求は厳しく、この相反する要求を満たした基板の開発が必要となった。
【０００７】
本発明は、こうした要求に応えうる半導体実装基板の提供を課題とする。
【０００８】
【課題を解決するための手段】
上記課題を解決する本第一の発明は、半導体素子の辺部に設けられた半導体素子の電極との接合で用いられる電極端子部と、半田ボールを搭載して外部回路基板との接合するのに用いられる外部接続用端子部と、両者を結合する配線部を有する半導体実装用基板において、電極端子部と外部接続用端子部の厚さａが配線部の厚さｂより厚いことを特徴とし、配線部の厚さｂが厚くとも０．０１０ｍｍであり、ａ／ｂが少なくとも１．２以上であることを特徴とするものである。
【０００９】
また、本第二の発明は、上記本第一の半導体実装用基板の製造方法であり、少なくともその片面に金属層が設けられた絶縁フィルムより半導体素子実装基板を得るに際して、金属層表面にレジスト層を設け、該レジスト層の表面にマスクを用いて回路部のパターニングを行い、現像し、露出した金属層をエッチングして除去し、その後残存するレジスト層を除去して回路部を形成する。ついで、回路部表面にレジスト層を設け、メッキ必要部のみ開口するパターンマスクを用いて露光し、現像して電極端子、外部接続用端子等のメッキを施す部分のみが開口したメッキマスクを形成する。その後、露出している導体層表面に所望めっきを施し、要すれば残存するレジスト層を除去して半導体素子実装用基板を得ることを特徴とするものである。
【００１０】
【発明の実施の形態】
本第一の発明に付いて説明する。本発明の課題である半導体実装用基板は配線の高密度化の観点より配線部の厚さｂが０．０１０ｍｍ以下とすることが必要となる。そうしなければ、小型化の要望には応えられないからである。一方、上記した電極端子や外部接続用端子の厚さは、０．０１２ｍｍ以上とすることが、必要である。そうしないと半導体素子の電極と電極端子との接合、外部回路基板と外部接続用端子との接合が該端子部の強度不足により接合不良を起こすからである。よって、電極端子部と外部接続用端子部の厚さａが配線部の厚さｂより厚く、かつａ／ｂは少なくとも１．２以上となる。
【００１１】
次に、本第二の発明について説明する。本発明において用いる基材は、少なくともその片面に金属層が設けられた絶縁フィルムである。すなわち、絶縁フィルムの片面に電極端子と外部接続用端子とを設ける場合には絶縁体フィルムの片面に導体層が設けられたものを用いれば良く、片面に電極端子を設け、反対面に外部接続用端子を設ける場合には絶縁体フィルムの両面に導体層が設けられたものを用いればよい。
【００１２】
本発明において用いることのできるレジストは一般に市販されているもので良く、特に選別されたものを用いる必要はないが、配線部に要求される加工精度に追随できるものとすることが好ましい。また、光硬化型でも熱硬化型でも良いが、取り扱い上光硬化型の方が好ましい。
【００１３】
エッチング液についても、導体層に対して最適なものであれば良く、市販のエッチング液を使用することが可能である。例えば、導体層を銅とした場合には、塩化銅溶液を用いることができる。導体層を銅とした場合、メッキは、まず銅メッキをし、その上に必要なメッキ、例えばニッケルメッキを施し、その上に金メッキを施す。
【００１４】
【実施例】
次に実施例を用いて本発明をさらに説明する。
（実施例１）
まず位置決め孔形成工程によって、幅２５０ｍｍ、絶縁層厚０．０７５ｍｍ、導体層厚さ０．００８ｍｍの銅ポリイミド基板材料の縁部に距離２４０ｍｍ毎に一対の直径０．５ｍｍの孔を位置決め孔として穿孔した。次いで、この材料に幅２２０ｍｍのドライフィルムレジスト旭化成社製　製品名　ＳＰＧ−１０２　をラミネートした後、事前に形成してある位置決め孔を基準として導体回路マスクを位置合わせし、紫外線を照射した。
【００１５】
その後、１％炭酸ナトリウム溶液にて現像を行った後、塩化銅溶液によって露出している銅層をエッチングした後、２％水酸化ナトリウム溶液によりレジスト層を剥離した。これにより、導体回路部に約０．０４ｍｍピッチの回路を形成した。
【００１６】
次に、回路形成された基板に２２０ｍｍ幅のドライフィルムをラミネートした後、回路形成に使用した位置合わせ孔を基準として、導体回路上の端子部に紫外線が当たらないようにマスクを位置合わせした後に紫外線でパターンを形成し、次いで、１％炭酸ナトリウム溶液にて現像を行った。その後、市販の硫酸銅メッキ浴を用いて開口部の銅表面上に銅めっきを０．０１ｍｍ行なった。この後、２％水酸化ナトリウム溶液によりレジスト層を剥離した。
【００１７】
最後に、完成した導体回路にスルファミン酸Ｎｉめっき及びシアンＡｕめっきを施した。
【００１８】
このようにして製造した実装基板を用いて半導体素子を実装し、半田ボールシェア試験を実施した。この際、外部端子の破損はみられなかった。
尚、実装に際して半導体素子の電極と基板の接続端子とはワイヤーボンディングにより結合させた。
【００１９】
【発明の効果】
以上述べたように、本発明では、半導体素子の辺部に設けられた半導体素子の電極との接合で用いられる電極端子部と、半田ボールを搭載して外部回路基板との接合するのに用いられる外部接続用端子部と、両者を結合する配線部を有する半導体実装用基板において、電極端子部と外部接続用端子部の厚さを配線部の厚さより厚くする。その結果、従来複数の導体層でしか形成できなかった実装密度を単層の導電層の実装基板で実現でき、実装基板製造のコストを大きく低減できる。