(57)【要約】【課題】Ａ相・Ｂ相信号の双方を補正することで位置精度が向上するエンコーダ信号処理回路を提供する。【解決手段】Ｘ１−Ｘ０を出力する差動増幅器３１、Ｙ１−Ｙ０を出力する差動増幅器３２、Ｘ１＊Ｙ０を乗算する乗算器２０、Ｘ０＊Ｙ１を乗算する乗算器２１、（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）を求める差動増幅器３０、（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）／（Ｙ１−Ｙ０）を求め補正係数＝１／Ｘ軸切片値、を算出する割算器４０、（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）／（Ｘ０−Ｘ１）を求め補正係数＝１／Ｙ軸切片値、を算出する割算器４１、Ａ相信号の補正値＝（Ｙ１−Ｙ０）＊Ｘ１／（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）を出力する乗算器２２、Ｂ相信号の補正値＝（Ｘ０−Ｘ１）＊Ｙ１／（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）を出力する乗算器２３で構成している。【選択図】      図１
2004309216.tif 000002
【特許請求の範囲】
【請求項１】
信号波形が三角波波形であるＡ相信号と９０度位相差を有するＢ相信号の振幅補償を行うエンコーダ信号処理回路において、
Ａ相信号をＸ軸方向、Ｂ相信号をＹ軸方向とするリサージュ面の第１象限において、Ｘ軸方向の現在のサンプリング点の座標と時間遅れ要素を介した１つ前のサンプリング点の座標の差を出力する第１差動増幅器と、Ｙ軸方向の現在のサンプリング点の座標と時間遅れ要素を介した１つ前のサンプリング点の座標の差を出力する第２差動増幅器と、
前記Ｘ軸方向の現在のサンプリング点の座標と前記Ｙ軸方向の１つ前のサンプリング点の座標を乗算する第１乗算器と、前記Ｙ軸方向の現在のサンブリング点の座標と前記Ｘ軸方向の１つ前のサンプリング点の座標を乗算する第２乗算器と、
前記第１および第２の乗算器の出力の差を求める第３差動増幅器と、
前記第２差動増幅器の出力を前記第３差動増幅器の出力で割算して現在のサンプリング点と１つ前のサンプリング点２点間の直線のＸ軸切片値を求めＸ軸補正係数＝１／（Ｘ軸切片値）を算出する第１割算器と、前記第１差動増幅器の出力を前記第３差動増幅器の出力で割算して前記２点間の直線のＹ軸切片値を求めＹ軸補正係数＝１／（Ｙ軸切片値）を算出する第２割算器と、
前記第１割算器からのＸ軸補正係数と現在のＡ相信号を入力して乗算しＸ軸切片値を１に調整して補正を行ったＡ相信号を出力する第３の乗算器と、
前記第２割算器からのＹ軸補正係数と現在のＢ相信号とを入力して乗算しＹ軸切片値を１に調整して補正を行ったＢ相信号を出力する第４の乗算器と、を備えたことを特徴とするエンコーダ信号処理回路。
【請求項２】
信号波形が三角波波形であるＡ相信号と９０度位相差を有するＢ相信号の振幅補償を行うエンコーダ信号処理回路において、
Ａ相信号をＸ軸方向、Ｂ相信号をＹ軸方向とするリサージュ面の第一象限において、Ｙ軸方向の現在のサンプリング点の座標と時間遅れ要素を介した１つ前のサンプリング点の座標の差を出力する第１差動増幅器と、
前記Ｘ軸方向の現在のサンプリング点の座標と前記Ｙ軸方向の１つ前のサンプリング点の座標を乗算する第１乗算器と、前記Ｙ軸方向の現在のサンプリング点の座標と前記Ｘ軸方向の１つ前のサンプリング点の座標を乗算する第２乗算器と、
前記第１および第２乗算器の出力の差を求める第２差動増幅器と、前記第２差動増幅器の出力を前記第１差動差動増幅器の出力で割算して現在のサンプリング点と１つ前のサンプリング点２点間の直線のＸ軸切片値を算出する第１割算器と、前記Ｘ軸切片値によりＡ相信号を割算して補正されたＡ相信号を出力する第２割算器と、
１から補正後のＡ相信号を引くことによって補正されたＢ相信号を求める第３差動増幅器と、を備えたことを特徴とするエンコーダ信号処理回路。
【請求項３】
リサージュ面における象限を判定する各相信号に設けられたコンパレータとコンパレータ信号を−１と１にクリップするリミッタ及びリミッタの出力信号を各相の補正信号に掛けるための乗算器を備えたことを特徴とする請求項１記載のエンコーダ信号処理回路。
【請求項４】
請求項１記載のエンコーダ信号処理において、第１の割算器と第３の乗算器の間と第２の割算器と第４の乗算器の間に絶対値回路を設けたことを特徴とするエンコーダ信号処理回路。
【請求項５】
Ａ相・Ｂ相信号をデジタル値に変換するＡ／Ｄコンバータと変換されたデジタル値を取り込むＣＰＵから構成されてＣＰＵのソフトウェアによりＡ相・Ｂ相信号の振幅補償を行うエンコーダ信号処理方法において、
一定周期で、Ａ相信号およびＢ相信号の現在値をＡ／Ｄ変換入力するステップと、Ａ相信号の補正値Ｘ１’＝補正係数＊Ｘ１、Ｂ相信号補正値Ｙ１’＝補正係数＊Ｙ１として次式、
Ｘ１’＝（Ｙ１−Ｙ０）＊Ｘ１／（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）…（１）
Ｙ１’＝（Ｘ０−Ｘ１）＊Ｙ１／（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）…（２）
但し、Ｘ１、Ｙ１は現在の測定点の座標
Ｘ０、Ｙ０は１サンプリング前の測定点の座標
（１）式、（２）式により計算するステップと、現在の測定点Ｘ１、Ｙ１を１サンプリング前の測定点Ｘ０、Ｙ０に代入するステップを有することを特徴とするエンコーダ信号処理方法。
【請求項６】
請求項５記載のエンコーダ信号処理方法において、
現在の測定点が１サンプリング前の測定点と異なる象限に存在するか否かを判断するステップと、現在の測定点の象限及び１サンプリング前の測定点の象限が異なる場合に、Ａ相信号の補正値Ｘ１’、Ｂ相信号の補正値Ｙ１’を
Ｘ１’＝｜Ｈｘ｜＊Ｘ１  …（３）
Ｙ１’＝｜Ｈｙ｜＊Ｙ１  …（４）
但し、Ｈｘ、Ｈｙは１サンプリング前の測定点の補正係数
（３）式、（４）式により計算するステップと、現在の測定点の象限σｘ１、σｙ１を１サンプリング前の測定点の象限のσｘ０、σｙ０に代入するステップと、現在の補正係数を１サンプリング前の補正係数Ｈｘ、Ｈｙに代入するステップを有して、現在の測定点の補正を１サンプリング前の測定点の補正係数により代用することを特徴とするエンコーダ信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、エンコーダの振幅変動を補正して正確なエンコーダ回転位置を測定するための補償回路に関する。
【０００２】
【従来の技術】
従来のエンコーダ信号処理回路について、図を用いて説明する。図１０は、特許文献１に開示の従来のエンコーダ信号処理回路の構成を示す回路図である。ＬＥＤ１１２から出射された光はそれぞれａ相、ａ’相のフォトダイオード１１６及びｂ相、ｂ’相のフォトダイオード１１８に入射され差動増幅器によりＡ相信号及びＢ相信号が合成される。この発明においては、絶対値回路１３０、１３２によりＡ相信号の絶対値を絶対値回路１３２によりＢ相信号の絶対値を計算し、差動増幅器１３４によりＡ相信号とＢ相信号の絶対値の和が求められる。そして、その和が一定になるようにＯＰアンプとトランジスタからなる回路１２８によりＬＥＤ１１２の電流を制御している。その結果、補正後のＡ相信号とＢ相信号のリサージュ面における軌跡は図９の実線に示される正方形になる。
【０００３】
【特許文献１】
特開２００１−３１１６３０号公報（第４頁、図３、図４）
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の振幅補償回路においては、エンコーダ信号のＡ相信号・Ｂ相信号の振幅比が等しい比率で変化する場合には信号振幅を一定とする有効な方法であるが、２つの信号の振幅変化の比率が異なる場合、補償の前後におけるエンコーダ信号から求められるエンコーダの回転位置は同じ位置が求められることになり振幅変動の補償は求める位置精度を向上させない。具体的に図をもって説明する。エンコーダ信号が三角波で振幅が１の場合、図８に示すようにＡ相信号及びＢ相信号のリサージュ波形は制御をかけない場合、実線の正方形上を移動する。Ｂ相信号の振幅が１／２になるとき、リサージュ波形は点線のひし形上を移動することになる。図１０の従来の発明による補正回路によりＬＥＤ１１２にフィードバックをかけるとき、リサージュ波形は点線のひし形から実線の正方形になるが、例えば、点線のひし形上の点Ｂ（０．５，０．２５）は実線の正方形上の点Ｂ’（０．６７，０．３３）に移動するのみであり、エンコーダの回転位置を示す回転角はθ＝２６．６°のままで補正回路の有無により求められる回転位置精度は向上することはない。
このように、従来のエンコーダ信号処理回路は、エンコーダ信号の一相のみの振幅が変化する場合においても光源の強度を調整してエンコーダのＡ相信号とＢ相信号のリサージュ面における軌跡が一定になるようにエンコーダ光源にフィードバックをかけ、光源強度を制御するものであるがこの信号補償により求められる位置精度が向上することはないという問題点があった。
【０００５】
そこで、本発明はこのような問題点に鑑みてなされたものであり、その波形が三角波であるエンコーダ信号のＡ相信号及びＢ相信号が異なる比率で変化する場合においても２つのエンコーダ信号から正確に現在の回転位置が得られる信号補償回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載のエンコーダ信号処理回路の発明は、信号波形が三角波波形であるＡ相信号と９０度位相差を有するＢ相信号の振幅補償を行うエンコーダ信号処理回路において、Ａ相信号をＸ軸方向、Ｂ相信号をＹ軸方向とするリサージュ面の第１象限において、Ｘ軸方向の現在のサンプリング点の座標と時間遅れ要素を介した１つ前のサンプリング点の座標の差を出力する第１差動増幅器と、Ｙ軸方向の現在のサンプリング点の座標と時間遅れ要素を介した１つ前のサンプリング点の座標の差を出力する第２差動増幅器と、前記Ｘ軸方向の現在のサンプリング点の座標と前記Ｙ軸方向の１つ前のサンプリング点の座標を乗算する第１乗算器と、前記Ｙ軸方向の現在のサンブリング点の座標と前記Ｘ軸方向の１つ前のサンプリング点の座標を乗算する第２乗算器と、前記第１および第２の乗算器の出力の差を求める第３差動増幅器と、前記第２差動増幅器の出力を前記第３差動増幅器の出力で割算して現在のサンプリング点と１つ前のサンプリング点２点間の直線のＸ軸切片値を求めＸ軸補正係数＝１／（Ｘ軸切片値）を算出する第１割算器と、前記第１差動増幅器の出力を前記第３差動増幅器の出力で割算して前記２点間の直線のＹ軸切片値を求めＹ軸補正係数＝１／（Ｙ軸切片値）を算出する第２割算器と、前記第１割算器からのＸ軸補正係数と現在のＡ相信号を入力して乗算しＸ軸切片値を１に調整して補正を行ったＡ相信号を出力する第３の乗算器と、前記第２割算器からのＹ軸補正係数と現在のＢ相信号とを入力して乗算しＹ軸切片値を１に調整して補正を行ったＢ相信号を出力する第４の乗算器と、を備えたことを特徴とする。
このエンコーダ信号処理回路によれば、エンコーダ信号のリサージュ図形が第１象限に存在する場合、この直線のＸ軸切片およびＹ軸切片を求め、このＸ軸、Ｙ軸切片の値が１になるようにＡ相信号およびＢ相信号に補正係数を掛けて、２信号を独立に補正することにより、Ａ相信号、Ｂ相信号が異なる比率で変化する場合も、正確に現在の回転位置を求めることができる。
【０００７】
また、請求項２記載のエンコーダ信号処理回路の発明は、信号波形が三角波波形であるＡ相信号と９０度位相差を有するＢ相信号の振幅補償を行うエンコーダ信号処理回路において、Ａ相信号をＸ軸方向、Ｂ相信号をＹ軸方向とするリサージュ面の第一象限において、Ｙ軸方向の現在のサンプリング点の座標と時間遅れ要素を介した１つ前のサンプリング点の座標の差を出力する第１差動増幅器と、前記Ｘ軸方向の現在のサンプリング点の座標と前記Ｙ軸方向の１つ前のサンプリング点の座標を乗算する第１乗算器と、前記Ｙ軸方向の現在のサンプリング点の座標と前記Ｘ軸方向の１つ前のサンプリング点の座標を乗算する第２乗算器と、前記第１および第２乗算器の出力の差を求める第２差動増幅器と、前記第２差動増幅器の出力を前記第１差動差動増幅器の出力で割算して現在のサンプリング点と１つ前のサンプリング点２点間の直線のＸ軸切片値を算出する第１割算器と、前記Ｘ軸切片値によりＡ相信号を割算して補正されたＡ相信号を出力する第２割算器と、１から補正後のＡ相信号を引くことによって補正されたＢ相信号を求める第３差動増幅器と、を備えたことを特徴とする。
このエンコーダ信号処理回路によれば、補正後のＡ相信号およびＢ相信号のリサージュ面における座標（Ｖａ、Ｖｂ）がＶａ＋Ｖｂ＝１となることより、Ｂ相信号は、定数１からＡ相信号の補正後の値を引くことにより補正値を求めることができる。
【０００８】
また、請求項３記載の発明は、請求項１記載のエンコーダ信号処理回路において、リサージュ面における象限を判定する各相信号に設けられたコンパレータとコンパレータ信号を−１と１にクリップするリミッタ及びリミッタの出力信号を各相の補正信号に掛けるための乗算器を備えたことを特徴とする。
このエンコーダ信号処理回路によれば、Ａ相信号およびＢ相信号のリサージュ面における象限を判定することにより、Ａ相信号およびＢ相信号が共に同じ象限にあれば、リサージュ面の何れの象限に存在する場合でも信号の補正処理が可能になる。
また、請求項４記載の発明は、請求項１記載のエンコーダ信号処理において、第１の割算器と第３の乗算器の間と第２の割算器と第４の乗算器の間に絶対値回路を設けたことを特徴とする。
このエンコーダ信号処理回路によれば、補正係数の絶対値を求めることによりＡ相信号とＢ相信号が成すリサージュ面の象限を求める必要がなく、如何なる象限にあっても補正処理が可能となる。
【０００９】
請求項５記載のエンコーダ信号処理方法の発明は、Ａ相・Ｂ相信号をデジタル値に変換するＡ／Ｄコンバータと変換されたデジタル値を取り込むＣＰＵから構成されてＣＰＵのソフトウェアによりＡ相・Ｂ相信号の振幅補償を行うエンコーダ信号処理方法において、
一定周期で、Ａ相信号およびＢ相信号の現在値をＡ／Ｄ変換入力するステップと、Ａ相信号の補正値Ｘ１’＝補正係数＊Ｘ１、Ｂ相信号補正値Ｙ１’＝補正係数＊Ｙ１として次式、
Ｘ１’＝（Ｙ１−Ｙ０）＊Ｘ１／（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）…（１）
Ｙ１’＝（Ｘ０−Ｘ１）＊Ｙ１／（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）…（２）
但し、Ｘ１、Ｙ１は現在の測定点の座標
Ｘ０、Ｙ０は１サンプリング前の測定点の座標
（１）式、（２）式により計算するステップと、現在の測定点Ｘ１、Ｙ１を１サンプリング前の測定点Ｘ０、Ｙ０に代入するステップを有することを特徴とする。
このエンコーダ信号処理方法によれば、ソフトウェアによって、Ｘ軸・Ｙ軸の補正係数の演算を行い、補正処理をＣＰＵの内部で実行させることができる。
【００１０】
また、請求項６記載の発明は、請求項５記載のエンコーダ信号処理方法において、現在の測定点が１サンプリング前の測定点と異なる象限に存在するか否かを判断するステップと、現在の測定点の象限及び１サンプリング前の測定点の象限が異なる場合に、Ａ相信号の補正値Ｘ１’、Ｂ相信号の補正値Ｙ１’を
Ｘ１’＝｜Ｈｘ｜＊Ｘ１  …（３）
Ｙ１’＝｜Ｈｙ｜＊Ｙ１  …（４）
但し、Ｈｘ、Ｈｙは１サンプリング前の測定点の補正係数
により計算するステップと、現在の測定点の象限σｘ１、σｙ１を１サンプリング前の測定点の象限σｘ０、σｙ０に代入するステップと、現在の補正係数を１サンプリング前の補正係数Ｈｘ、Ｈｙに代入するステップを有して、現在の測定点の補正を１サンプリング前の測定点の補正係数により代用することを特徴としている。
このエンコーダ信号処理方法によれば、現在の測定点と１サンプリング前の測定点がぞれぞれ異なる象限に存在する場合に、１サンプリング前の補正係数を用いて現在の測定点を補正するようにしたので、２つの測定点が異なる象限間を移動する場合においても、正確な補正計算が可能になり、リサージュ面上の全ての点での振幅変動を補正することが可能になる。すなわち、請求項１〜４の処理では、現在の測定点と１サンプリング前の測定点の２点共、第１象限にあるか、あるいは象限が異なっても２点共に同一象限に存在する場合にのみ補正が可能であって、２点がそれぞれ異なる象限に存在する場合、つまり象限に跨がっている場合は補正不可能であったものが、当方法によって補正が可能となる。
【００１１】
【発明の実施の形態】
以下、本発明の第１の実施の形態について図に基づいて説明する。
図１は、本発明の第１の実施の形態に係るエンコーダの信号処理回路の回路図である。
この発明においては、エンコーダから発生する信号は回転角度位置とともに三角波波形を出力することを前提としている。この第１の実施の形態においては、２信号がリサージュ面の第１象限に存在するときのみを補正することができる構成とする。
【００１２】
図１において、補正回路は、Ａ相信号及びＢ相信号を遅らせる２つの時間遅れ要素１０、１１、Ａ相信号及び時間遅れ要素１１の出力信号を掛ける乗算器２０（第１乗算器）、Ｂ相信号及び時間遅れ要素１０の出力信号を掛ける乗算器２１（第２乗算器）、２つの乗算器２０及び２１の差分を得る差動増幅器３０（第３差動増幅器）、Ａ相信号と時間遅れ要素１０の差分を得る差動増幅器３１（第１差動増幅器）、Ｂ相信号と時間遅れ要素１１の差分を得る差動増幅器３２（第２差動増幅器）、差動増幅器３０の出力を差動増幅器３１の出力で割り、差動増幅器３１の出力を差動増幅器３０の出力で割る割算器４１（第２割算器）、と差動増幅器３０の出力を差動増幅器３２の出力で割り、差動増幅器３２の出力を差動増幅器３０の出力で割る割算器４０（第１割算器）、割算器４０の出力とＡ相信号を掛ける乗算器２２（第３乗算器）及び割算器４１の出力とＢ相信号を掛ける乗算器２３（第４乗算器）から構成される。
【００１３】
つぎに動作について説明する。
例えば、フォトダイオードに入射され差動増幅器により合成され、オフセット補正されたＡ相信号Ｖａ、Ｂ相信号Ｖｂは、それぞれ時間遅れ要素１０、１１により１サンプリング時間遅れる。Ａ相信号・Ｂ相信号及び時間遅れ要素１０、１１の出力から乗算器２０、２１、２２、２３、及び差動増幅器３０、３１、３２、割算器４０、４１により次の演算処理を行って、補正処理は、Ａ相信号・Ｂ相信号からなる位相面において、現在のエンコーダ信号が第１象限にある場合、Ｘ切片が１及びＹ切片が１となる処理により行う。これは位相面においてＹ軸方向を拡大または縮小することにより実現できる。
【００１４】
先ず、現在の位相面上の点を（Ｘ１、Ｙ１）として、１サンプリング前の点を（Ｘ０、Ｙ０）とする。このとき直線の傾きは、
ｍ＝（Ｙ１−Ｙ０）／（Ｘ１−Ｘ０）
で表すことができる。
また、展開すれば、この直線のＸ切片は、
（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）／（Ｙ１−Ｙ０）
となる。
本発明の補正においては、このＸ切片の値が１となるようにする。この得られるＸ座標がＡ相信号及びＢ相信号の振幅が１の場合のＸ座標となる。
【００１５】
すなわち、補正後のＸ座標Ｘ１’＝補正係数＊Ｘ１であって、補正係数＝１／（Ｘ軸切片値）＝１／（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）／（Ｙ１−Ｙ０）、から、
Ｘ１’＝（Ｙ１−Ｙ０）＊Ｘ１／（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）  …（１）
（１）式となる。
また、補正後のＹ座標Ｙ１’は、同様に補正係数＊Ｙ１から、
Ｙ１’＝（Ｘ０−Ｘ１）＊Ｙ１／（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）…  （２）
（２）式となる。この補正後のＸ座標・Ｙ座標を得る（１）式、（２）式を得る回路を実現したものが図１である。
【００１６】
つまり、Ｘ切片値の演算は、（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）の乗算と引き算が乗算器２１、２０と差動増幅器３０によって行われ、（Ｙ１−Ｙ０）は差動増幅器３２により、除算は割算器４０により行われる。すなわち、（１）式のＸ１’の演算は、（Ｙ１−Ｙ０）が差動増幅器３２により、（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）は乗算器２１、２０と差動増幅器３０により、双方の商を割算器４０によって求めてＸ軸切片値を得て、１／（Ｘ軸切片値）を算出し、乗算器２２によりＸ１を乗じて（１）式の補正後Ａ相信号Ｖａｃが得られる。
同様に、（２）式のＹ１’は、差動増幅器３１と、乗算器２１、２０と差動増幅器３０と、割算器４１、乗算器２３とにより（２）式の補正後Ｂ相信号Ｖｂｃが得られる。
以上の（１）、（２）式の処理によって図８に示したような、従来技術ではＡ相とＢ相の合成信号Ｖｓによって補正するフィードバック制御を行っていたために、Ｂ’点において回転角が２６．６°のままであったものが、本実施の形態によるＡ、Ｂ相を個々に補正する補償回路に置換える構成とすることによって、Ｂｃ点に補正され正確な回転角４５°が求められるようになる。
【００１７】
次に、本発明の第２の実施の形態について図面に基づいて説明する。
図２は、本発明の第２の実施の形態に係るエンコーダ信号処理回路の回路図である。
第２の実施の形態の振幅補償回路は、前実施の形態がＡ相、Ｂ相夫々補正したのに対して、Ａ相信号及びＢ相信号のリサージュ面における座標（Ｖａ、Ｖｂ）がＶａ＋Ｖｂ＝１となることにより、補正後のＢ相信号の値を定数１からＡ相信号の補正後の値を引くことにより求める点が異なる。なお、第２の実施の形態も前実施の形態と同様に、２信号がリサージュ面の第１象限に存在するときのみを補正することができるものとする。
【００１８】
図２において、この補償回路は、差動増幅器３０の出力を差動増幅器３２の出力で割る割算器４０及び時間遅れ要素１０の出力を割算器４０の出力で割る割算器４２（第３割算器）及び定数１から割算器４２の出力を差し引く差動増幅器３３（第４差動増幅器）から構成される。
なお、その他の図１との同一構成には同一符号を付して重複する説明は省略する。
【００１９】
つぎに動作について説明する。
Ａ相信号・Ｂ相信号はそれぞれ時間遅れ要素１０、１１により１サンプリング時間遅れる。Ａ相信号・Ｂ相信号及び時間遅れ要素１０、１１の出力から乗算器２０、２１及び差動増幅器３０、差動増幅器３２、割算器４０により次の演算処理による補正により、Ａ相信号・Ｂ相信号からなる位相面において、現在のエンコーダ信号が第１象限にある場合、まずＸ切片が１となる処理を行う。次に直線の傾きを補償することを行い傾きが−１となるようにする。これは位相面においてＹ軸方向を拡大または縮小することにより実現できる。
【００２０】
現在の位相面上の点を（Ｘ１、Ｙ１）とし、１サンプリング前の点を（Ｘ０、Ｙ０）とする。このとき直線の傾きは（Ｙ１−Ｙ０）／（Ｘ１−Ｘ０）で表すことができる。また、この直線のＸ切片は（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）／（Ｙ１−Ｙ０）となる。本発明においては、このＸ切片の値が１となるようにする。この得られるＸ座標がＡ相信号及びＢ相信号の振幅が１の場合のＸ座標となる。
すなわち、補正後のＸ座標Ｘ１’は、
Ｘ１’＝（Ｙ１−Ｙ０）＊Ｘ１／（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）…（１）
（１）式となる。また、補正後のＹ座標Ｙ１’は、
Ｙ１’＝１−（Ｙ１−Ｙ０）＊Ｘ１／（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）…（５）式
（５）式となる。
【００２１】
この補正後のＸ座標・Ｙ座標を得る（１）式、（５）式を得る回路を実現したものが図２である。
すなわち、（５）式のＹ１’は、差動増幅器３３により、（１−Ｘ１’）として算出する。またＸ１’は差動増幅器３２、乗算器２１、２０と、差動増幅器３０と、割算器４１、４２で演算される。
このように、第２の実施の形態によれば、図１の回路より処理が簡単化され、乗算器など複数の回路を削減できる。
【００２２】
次に、本発明の第３の実施の形態について図に基づいて説明する。
図３は本発明の第３の実施の形態に係るエンコーダ信号処理回路の回路図である。
本実施の形態においては、第１の実施の形態の図１の回路に加えて現在の点のＡ相信号の符号及びＢ相信号の符号を計算するためにＡ相信号をコンパレータ５０及び−１と１によりクリップされるリミッタ６０により、その符号σｘを求めている。またＢ相信号をコンパレータ５１及びリミッタ６１によりＢ相信号の符号σｙを求めている。Ａ相補正信号Ｘ１’は、乗算器２４に乗算器２２の出力及びＡ相信号の符号σｘを入力して２つの値の積を求めることにより求められる。同様にＢ相補正信号Ｙ１’は乗算器２３の出力及びＢ相信号の符号σｙの積を乗算器２５により求めることにより得ることができる。
なお、その他の図１と同一構成には同一符号を付して、構成上の重複する説明は省略する。
【００２３】
つぎに動作について説明する。
第１、２の実施の形態においては、Ａ相信号・Ｂ相信号がリサージュ面の第１象限に存在する場合にのみ有効であり、第２の実施の形態の例では、（１）式・（５）式の補正が第１象限でのみ有効であった。本実施の形態においては、Ａ相信号・Ｂ相信号がリサージュ面の第１象限以外に存在する場合においても有効に各相信号の補正が実現されるものである。補正後のＸ切片の値は、リサージュ面の第１象限及び第４象限にある場合１となる必要があり、第２象限及び第３象限にある場合−１となる必要がある。また、補正後のＹ切片の値は、リサージュ面の第１象限及び第２象限にある場合１となる必要があり、第３象限及び第４象限にある場合−１となる必要がある。
【００２４】
そのため、Ｘ切片及びＹ切片の符号を考慮したＡ相信号及びＢ相信号の補正式は次の（６）式及び（７）式となる。
Ｘ１’＝σｘ＊（Ｙ１−Ｙ０）＊Ｘ１／（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）…  （６）
Ｙ１’＝σｙ＊（Ｘ０−Ｘ１）＊Ｙ１／（Ｘ０＊Ｙ１−Ｘ１＊Ｙ０）…  （７）
ここで、σｘ・σｙは現在のＡ相信号の符号７１・Ｂ相信号の符号７２で、それぞれリミッタ６０とリミッタ６１の出力信号である。
このように（６）、（７）式は（１）、（２）式に象限判定符号７１、７２の−１、＋１を乗じて、象限を判定することによりＡ相信号及びＢ相信号がリサージュ面の何れの象限に存在する場合においても信号の補正処理が可能となる。
【００２５】
次に、本発明の第４の実施の形態について図に基づいて説明する。
図４は本発明の第４の実施の形態に係るエンコーダの信号処理回路の回路図である。
第４の実施の形態は、第３の実施の形態が、１又は−１の符号の判定を各象限を求めることで行ったが、絶対値回路により補正係数の絶対値を求めることによって行っている。
【００２６】
第４の実施の形態は、第１の実施の形態の割算器４０と乗算器２２の間に絶対値回路１００を、割算器４１と乗算器２３の間に絶対値回路１０１を挿入している。これにより第３の実施例における（６）式及び（７）式を実現している。
従って、Ａ相信号とＢ相信号が成すリサージュ面の象限を求める必要がなくなり、回路構成を簡単化して振幅変動が補正できる回路を提供できる。
【００２７】
次に、本発明の第５の実施の形態について図に基づいて説明する。
図５は本発明の第５の実施の形態に係るエンコーダ信号処理方法を実証する信号処理回路の構成を示す図である。
図５において、Ａ相信号及びＢ相信号は、Ａ／Ｄコンバータ８０及び８１によりＣＰＵ９０に取り込まれる。ＣＰＵ９０の内部においては、第１〜４の実施の形態に示したような図１〜図４の処理回路によるアルゴリズムの処理がソフトウェアにより可能とされる。
【００２８】
次に、本発明の第６の実施の形態について図に基づいて説明する。
図６は本発明の第６の実施の形態に係るエンコーダ信号処理方法のフローチャートである。
図６は回路構成は図５の構成を利用して、処理回路の動作をソフトウェアにより行う例であって、Ａ相信号及びＢ相信号の補正値を、それぞれ求める処理を示したものである。
【００２９】
つぎに図６を参照して動作について説明する。
図６のフローチャートは、回路の動作をＣＰＵの内部で実行させるようになっている。
先ず、サンプリング時間Ｔｓ毎に実行され、現在のＡ／Ｄ変換値を（Ｘ１，Ｙ１）に入力する（Ｓ１０）。そして、Ｘ１’、Ｙ１’の補正計算を実行する（Ｓ３０）。但し、この場合は、２点が同一象限（例えば、第１象限）にある場合として、補正計算式は象限記号σｘ、σｙが不要なので、（１）、（２）式を適用して計算している。
そして現在の測定点を１サンプリング前の測定点に代入する（Ｓ４０）。これによりデジタル化された補正値Ｘ１’及びＹ１’がＣＰＵの内部で計算され、デジタル値として記憶される。
【００３０】
次に、本発明の第７の実施の形態について図７に基づいて説明する。
図７は本発明の第７の実施の形態に係るエンコーダの信号処理方法のフローチャートである。
本実施の形態の回路構成は、第６の実施の形態と同様に図５の構成を利用するものである。
また、図７に示す本実施の形態は、図６に示すフローチャートが現在の測定点と１サンプリング前の測定点２点が共に第１象限にある場合だったのに対して、２点がどの象限にあっても補正可能な方法に関するものである。
【００３１】
つぎに動作について説明する。
従って、図７のフローチャートは、図６のフローチャートに、次の（Ｓ５０〜Ｓ８０）ステップが追加されたものとなっている。
先ず、周期Ｔｓ時間毎に、Ａ相・Ｂ相信号の現在値Ｘ１、Ｙ１をＡ／Ｄ変換して入力する（Ｓ１０）。
次に、現在の象限（σｘ１，σｙ１）と１サンプリング前の象限（σｘ０，σｙ０）を比較する（Ｓ５０）。Ｓ５０の処理において２つの測定点の象限が同じ場合は、（１）式と（２）式の補正計算を適用する（Ｓ３０）。
【００３２】
Ｓ５０の判断で２つの象限が異なる場合は、１サンプリング前の補正係数を利用して二相の信号振幅の補正計算を、
Ｘ１’＝｜Ｈｘ｜＊Ｘ１    …（３）
Ｙ１’＝｜Ｈｙ｜＊Ｙ１    …（４）
但し、Ｈｘ、Ｈｙは１サンプリング前の補正係数、
により行う（Ｓ６０）。なお、この場合のＨｘ、Ｈｙは絶対値を用いて計算する。
次に、現在の測定点Ｘ１、Ｙ１を１サンプリング前の測定点に代入する（Ｓ４０）。現在の測定点の象限（σｘ１，σｙ１）を１サンプリング前の測定点の象限（σｘ０，σｙ０）に代入する（Ｓ７０）。現在の補正係数値を１サンプリング前の補正係数に代入する（Ｓ８０）。
【００３３】
これらのステップの追加により本実施の形態では、２つの測定点が異なる象限間を移動する場合においても補正計算が可能となり、リサージュ面上のすべての点での振幅変動を補正することが可能となる。
第１の実施の形態〜第４の実施の形態においては、Ａ相信号及びＢ相信号からなるリサージュ面上の現在の測定点と１サンプリング前の測定点が同じ象限に存在するとして、その補正方法を示している。しかし２点が夫々異なる象限に存在する場合、第１〜４の実施の形態では補正を正しく行うことはできなった。本実施例は、この２点の象限が異なる場合においても、適正な補正が可能な方法を提供している。
また、図３に示した回路では、補正方法ついて詳述はしていないが、例えば、図３の構成と図７の方法を組合わせること等も可能である。
このように、本実施の形態によれば、現在のサンプリング点及び１サンプリング前のサンプリング点が異なる象限に存在する場合においても振幅変動を補正する方法を提供できる。
【００３４】
【発明の効果】
以上説明したように、請求項１の発明によれば、各相の信号振幅の変化を計算により求め、現在の測定点を補正することによって２つの相の信号振幅が異なった比率で変化する場合においても、２相の振幅補正を同時に行う補正計算をすることができ、振幅変動が生じた場合においても精度が良い位置測定ができるという効果がある。
また、請求項２の発明によれば、Ｂ相信号の補正値を１からＡ相信号の補正値を減算することにより行うようにして、請求項１に示された回路構成より乗算器及び割算器を削減した補正回路を構成することができるという効果がある。
また、請求項３の発明によれば、現在の信号のリサージュ面における象限を求めることが可能となり、また各象限における係数の違いを補正することができる回路構成としているので、現在の測定点及び１サンプリング前の測定点が同じ象限にあれば４つの象限のいずれの象限にある場合においても振幅変動の補正処理ができるという効果がある。
また、請求項４の発明によれば、補正係数値の絶対値を求めることができるため、この補正係数の絶対値と現在のサンプリング点を掛けることにより現在の測定点及び１サンプリング前の測定点が同じ象限にあれば４つの象限のいずれの象限にある場合においても振幅変動の補正処理ができるという効果がある。
また、請求項５の発明によれば、ソフトウェアによる演算によって、補正処理がＣＰＵ内部の動作によって可能になる効果がある。
また、請求項６の発明によれば、現在の測定点と１サンプリング前の測定点が異なる象限に存在する場合、１サンプリング前の補正係数を用いて現在の測定点を補正する構成としているためエンコーダが回転して測定点のリサージュ面の象限が切り替わる場合においても正しい信号補正処理を行うことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るエンコーダ信号処理回路の回路図である。
【図２】本発明の第２の実施の形態に係るエンコーダ信号処理回路の回路図である。
【図３】本発明の第３の実施の形態に係るエンコーダ信号処理回路の回路図である。
【図４】本発明の第４の実施の形態に係るエンコーダ信号処理回路の回路図である。
【図５】本発明の第５の実施の形態に係るエンコーダ信号処理方法を実証する信号処理回路の構成図である。
【図６】本発明の第６の実施の形態に係るエンコーダ信号処理方法のフローチャートである。
【図７】本発明の第７の実施の形態に係るエンコーダ信号処理方法のフローチャートである。
【図８】従来のエンコーダ処理回路の問題点を説明するための図。
【図９】従来のエンコーダ処理回路の動作を説明するための図。
【図１０】従来のエンコーダ信号処理回路の回路図である。
【符号の説明】
１０、１１  時間遅れ要素
２０、２１、２２、２３、２４，２５  乗算器
３０、３１、３２、３３  差動増幅器
４０、４１、４２  割算器
５０、５１  コンパレータ
６０、６１  リミッタ
７０  Ａ相信号の象限符号
７１  Ｂ相信号の象限符号
８０、８１  Ａ／Ｄコンバータ
９０  ＣＰＵ
【図１】
2004309216.tif 000003
【図２】
2004309216.tif 000004
【図３】
2004309216.tif 000005
【図４】
2004309216.tif 000006
【図５】
2004309216.tif 000007
【図６】
2004309216.tif 000008
【図７】
2004309216.tif 000009
【図８】
2004309216.tif 000010
【図９】
2004309216.tif 000011
【図１０】
2004309216.tif 000012