(57)【要約】【課題】有機ＥＬ表示装置において、ドレイン信号線と有機ＥＬ素子の電源線との間のショートを防止する。【解決手段】有機ＥＬ素子６０の電源線５３をアルミニウム層で形成し、その電源線５３と平行に隣接するドレイン信号線を、アルミニウム層から成る第１のドレイン信号線５２Ａと、クロム層から成る第２のドレイン信号線５２Ｂという２つの部分から形成した。第１のドレイン信号線５２Ａと第２のドレイン信号線５２Ｂは、アルミニウム層とクロム層との間に設けられたコンタクトホールＣ５を介して接続されている。【選択図】  図１
2004317916.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示画素を備え、各表示画素は、有機ＥＬ素子と、ドレイン信号線と、電源線と、ゲート信号に応じて各表示画素を選択する画素選択用トランジスタと、前記電源線に接続され、前記ドレイン信号線から供給される表示信号に応じて、前記有機ＥＬ素子に電流を供給する駆動用トランジスタと、を有し、前記ドレイン信号線と前記電源線とは隣接して配置されると共に、前記電源線は第１の配線層で形成され、前記ドレイン信号線は少なくともその一部が前記第１の配線層と異なる層から成る第２の配線層で形成されていることを特徴とする有機ＥＬ表示装置。
【請求項２】
前記ドレイン信号線は、前記第１の配線層と前記第２の配線層とがコンタクトホールを介して接続されて成ることを特徴とする請求項１記載の有機ＥＬ表示装置。
【請求項３】
前記第２の配線層は、前記画素選択用トランジスタ及び／または前記駆動用トランジスタのゲートと同じ層から成ることを特徴とする請求項１または請求項２記載の有機ＥＬ表示装置。
【請求項４】
前記第１の配線層がアルミニウム層であり、前記第２の配線層がクロム層であることを特徴とする請求項３記載の有機ＥＬ表示装置。
【請求項５】
前記第２の配線層は、前記画素選択用トランジスタ及び／または前記駆動用トランジスタの能動層と同じ層から成ることを特徴とする請求項１または請求項２記載の有機ＥＬ表示装置。
【請求項６】
前記第１の配線層がアルミニウム層であり、前記第２の配線層がポリシリコン層であることを特徴とする請求項５記載の有機ＥＬ表示装置。
【請求項７】
前記有機ＥＬ素子は少なくとも１対の電極と発光層とを有し、前記第２の配線層は、前記１対の電極のうちの一方と同じ層から成ることを特徴とする請求項１または請求項２記載の有機ＥＬ表示装置。
【請求項８】
前記第１の配線層がアルミニウム層であり、前記第２の配線層がＩＴＯ層であることを特徴とする請求項７記載の有機ＥＬ表示装置。
【請求項９】
複数の表示画素を備え、各表示画素は、有機ＥＬ素子と、ドレイン信号線と、電源線と、ゲート信号に応じて各表示画素を選択する画素選択用トランジスタと、前記電源線に接続され、前記ドレイン信号線から供給される表示信号に応じて、前記有機ＥＬ素子に電流を供給する駆動用トランジスタと、を有し、前記ドレイン信号線と前記電源線とは隣接して配置されると共に、前記ドレイン信号線は第１の配線層で形成され、前記電源線は少なくともその一部が前記第１の配線層と異なる層から成る第２の配線層で形成されていることを特徴とする有機ＥＬ表示装置。
【請求項１０】
前記電源線は、前記第１の配線層と前記第２の配線層とがコンタクトホールを介して接続されて成ることを特徴とする請求項９記載の有機ＥＬ表示装置。
【請求項１１】
前記第２の配線層は、前記画素選択用トランジスタ及び／または前記駆動用トランジスタのゲートと同じ層から成ることを特徴とする請求項９または請求項１０記載の有機ＥＬ表示装置。
【請求項１２】
前記第１の配線層がアルミニウム層であり、前記第２の配線層がクロム層であることを特徴とする請求項１１記載の有機ＥＬ表示装置。
【請求項１３】
前記第２の配線層は、前記画素選択用トランジスタ及び／または前記駆動用トランジスタの能動層と同じ層から成ることを特徴とする請求項９または請求項１０記載の有機ＥＬ表示装置。
【請求項１４】
前記第１の配線層がアルミニウム層であり、前記第２の配線層がポリシリコン層であることを特徴とする請求項１３記載の有機ＥＬ表示装置。
【請求項１５】
前記有機ＥＬ素子は少なくとも１対の電極と発光層とを有し、前記第２の配線層は、前記１対の電極のうちの一方と同じ層から成ることを特徴とする請求項９または請求項１０記載の有機ＥＬ表示装置。
【請求項１６】
前記第１の配線層がアルミニウム層であり、前記第２の配線層がＩＴＯ層であることを特徴とする請求項１５記載の有機ＥＬ表示装置。
【発明の詳細な説明】
【０００１】
【従来の技術】
近年、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ：以下、「ＥＬ」と略称する）素子を用いたＥＬ表示装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。特に、ＥＬ素子を駆動させるスイッチング素子として薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」と略称する）を備えたＥＬ表示装置が開発されている。
【０００２】
以下、有機ＥＬ表示装置の表示画素の構成例について説明する。
【０００３】
図３に、従来例に係る有機ＥＬ表示装置の１表示画素の等価回路図を示す。なお、実際の有機ＥＬ表示装置では、この表示画素が複数個、マトリクス状に配置されている。
【０００４】
図４に、マトリクス状に配置された表示画素１１５の平面図の一部を示す。また、図５（ａ）に、図４のＸ−Ｘ線に沿った断面図を示し、図５（ｂ）に、図４のＹ−Ｙ線に沿った断面図を示す。図６は、図４のＺ−Ｚ線に沿った断面図である。
【０００５】
図３及び図４に示すように、表示画素１１５の周縁において、表示画素１１５を選択するためのゲート信号Ｇｎを供給するゲート信号線５１と、各表示画素の表示信号Ｄｍを供給するドレイン信号線５２とが互いに交差している。
【０００６】
この表示画素１１５には、画素選択用ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）３０と、自発光素子である有機ＥＬ素子６０と、この有機ＥＬ素子６０に電流を供給する駆動用ＴＦＴ４０が配置されている。
【０００７】
即ち、画素選択用ＴＦＴ３０のゲートには、ゲート信号線５１が接続されることによりゲート信号Ｇｎが供給され、そのドレイン３３ｄには、ドレイン信号線５２が接続されることにより表示信号Ｄｍが供給されている。また、画素選択用ＴＦＴ３０のソース３３ｓは、駆動用ＴＦＴ４０のゲートに接続されている。駆動用ＴＦＴ４０のドレイン４３ｄには、電源線５３から正電源電圧ＰＶｄｄが供給されている。また、そのソース４３ｓは有機ＥＬ素子６０のアノード６１に接続されている。有機ＥＬ素子６０のカソード６５には、電源電圧ＣＶが供給されている。ここで、ゲート信号Ｇｎは、垂直方向に表示画素を切り換える垂直ドライバ回路（不図示）から出力される。表示信号Ｄｍは、水平方向に並ぶ表示画素群の表示を制御する水平ドライバ回路（不図示）から出力される。
【０００８】
また、駆動用ＴＦＴ４０のゲートには、保持容量Ｃｓが接続されている。保持容量Ｃｓは、表示信号Ｄｍに応じた電荷を保持することにより、１フィールド期間において表示画素に供給する表示信号を保持するために設けられている。ここで、保持容量Ｃｓは、クロム、モリブデンなどから成る容量電極線５４と、保持容量電極を兼ねる画素選択用ＴＦＴ３０のソース３３ｓと、それらの両電極に挟まれるゲート絶縁膜１２により形成される。
【０００９】
次に、画素選択用ＴＦＴ３０の構造について説明する。
【００１０】
図５（ａ）に示すように、石英ガラス、無アルカリガラス等からなる絶縁性基板１０上に、非晶質シリコン膜（以下、「ａ−Ｓｉ膜」と称する。）をＣＶＤ法等にて成膜し、そのａ−Ｓｉ膜にレーザ光を照射して溶融再結晶化させて多結晶シリコン膜（以下、「ｐ−Ｓｉ膜」と称する。）とし、これを能動層３３とする。その上に、ＳｉＯ２膜、ＳｉＮＸ膜の単層あるいは積層体をゲート絶縁膜１２として形成する。更にその上に、クロム、モリブデンなどの高融点金属からなるゲート電極３１を兼ねたゲート信号線５１が配置されている。
【００１１】
そして、ゲート絶縁膜１２及びゲート電極３１上の全面には、ＳｉＯ２膜、ＳｉＮＸ膜及びＳｉＯ２膜の順に積層された層間絶縁膜１５が形成されており、ドレイン３３ｄに対応して設けたコンタクトホールＣ１にＡｌ等の金属を充填したドレイン電極３６及びドレイン信号線５２が設けられ、更に全面に有機樹脂から成り表面を平坦にする平坦化絶縁膜１７が形成されている。
【００１２】
次に、駆動用ＴＦＴ４０の構造について説明する。
【００１３】
図５（ｂ）に示すように、絶縁性基板１０上に、ａ−Ｓｉ膜にレーザ光を照射して多結晶化してなる能動層４３、ゲート絶縁膜１２、及びクロム、モリブデンなどの高融点金属からなるゲート電極４１が順に形成されており、その能動層４３には、チャネル４３ｃと、このチャネル４３ｃの両側にソース４３ｓ及びドレイン４３ｄが設けられている。
【００１４】
そして、ゲート絶縁膜１２及びゲート電極４１上の全面に、ＳｉＯ２膜、ＳｉＮＸ膜及びＳｉＯ２膜の順に積層された層間絶縁膜１５を形成し、ドレイン４３ｄに対応して設けたコンタクトホールＣ２にＡｌ等の金属を充填して駆動電源に接続された電源線５３が配置されている。更に全面に例えば有機樹脂から成り表面を平坦にする平坦化絶縁膜１７を備えている。
【００１５】
そして、その平坦化絶縁膜１７のソース４３ｓに対応して設けたコンタクトホールＣ３にＡｌ等の金属を充填してソース電極５５が配置されている。さらに、層間絶縁膜１５のソース電極５５に対応して設けたコンタクトホールＣ４を介して、ソース電極５５とコンタクトした透明電極、即ち有機ＥＬ素子のアノード６１が、平坦化絶縁膜１７上に設けられている。このアノード６１は各表示画素ごとに島状に分離形成されている。
【００１６】
次に、有機ＥＬ素子６０の構造について、図５（ｂ）を参照して説明する。
【００１７】
有機ＥＬ素子６０は、アノード６１、ホール輸送層６２、発光層６３、電子輸送層６４、カソード６５が、この順番で積層形成された構造である。ここで、アノード６１は、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等から成る透明電極である。また、ホール輸送層６２は、ＭＴＤＡＴＡ（４，４−ｂｉｓ（３−ｍｅｔｈｙｌｐｈｅｎｙｌｐｈｅｎｙｌａｍｉｎｏ）ｂｉｐｈｅｎｙｌ）から成る第１ホール輸送層とＴＰＤ（４，４，４−ｔｒｉｓ
（３−ｍｅｔｈｙｌｐｈｅｎｙｌｐｈｅｎｙｌａｍｉｎｏ）ｔｒｉｐｈｅｎｙｌａｍｉｎｅ）から成る第２ホール輸送層により形成される。発光層６３は、キナクリドン（Ｑｕｉｎａｃｒｉｄｏｎｅ）誘導体を含むＢｅｂｑ２（１０−ベンゾ〔ｈ〕キノリノール−ベリリウム錯体）から成り、電子輸送層６４はＢｅｂｑ２により形成される。また、カソード６５は、マグネシウム・インジウム合金もしくはアルミニウム、もしくはアルミニウム合金から形成される。
【００１８】
この有機ＥＬ素子６０内部では、アノード６１から注入されたホールと、カソード６５から注入された電子とが発光層６３の内部で再結合する。この再結合したホールと電子は、発光層６３を形成する有機分子を励起して励起子を生じさせる。この励起子が放射失活する過程で発光層６３から光が放たれ、この光が透明なアノード６１から絶縁性基板１０を介して外部へ放出されて発光する。
【００１９】
次に、上述した有機ＥＬ表示装置の動作について説明する。
【００２０】
ゲート信号Ｇｎが１水平期間、ハイレベルになると、画素選択用ＴＦＴ３０がオンする。すると、ドレイン信号線５２から表示信号Ｄｍが画素選択用ＴＦＴ３０を通して、駆動用ＴＦＴ４０のゲートに印加される。
【００２１】
そして、そのゲートに供給された表示信号Ｄｍに応じて、駆動用ＴＦＴ４０のコンダクタンスが変化し、それに応じた駆動電流が駆動用ＴＦＴ４０を通して有機ＥＬ素子６０に供給され、有機ＥＬ素子６０が点灯する。そのゲートに供給された表示信号Ｄｍに応じて、駆動用ＴＦＴ４０がオフ状態の場合には、駆動用ＴＦＴ４０には電流が流れないため、有機ＥＬ素子６０も消灯する。なお、関連する先行技術文献には、例えば以下の特許文献１がある。
【００２２】
【特許文献１】
特開２００２−１７５０２９号公報
【００２３】
【発明が解決しようとする課題】
しかしながら、図６に示すように、同一の配線層（アルミニウム層）から成るドレイン信号線５２と電源線５３が隣接して平行に配線してあるため、これらの配線間に異物が混入したり、配線加工時のレジスト不良やエッチング不良の原因により両者がショートする問題が生じていた。この場合、マトリックス状に配置された表示画素群の列方向に線欠陥を生じ、不良パネルとなっていた。
【００２４】
【課題を解決するための手段】
本発明は、上述した従来技術の課題に鑑みてなされたものであり、電源線を第１の配線層で形成し、ドレイン信号線を第１の配線層と第２の配線層をコンタクトホールにより接続して形成したものである。
【００２５】
本発明によれば、ドレイン信号線を２つの異なる配線層により形成したため、同一の配線層において隣接して平行に配線される線区間が減少し、同一の配線層における配線間の異物混入や配線不良等が生じる頻度が減少する。したがって、隣接して平行に配線されているドレイン信号線と電源線のショートを防止することができる。
【００２６】
【発明の実施の形態】
次に、本発明の実施形態に係る有機ＥＬ表示装置の構成について図面を参照しながら説明する。図１は、本発明の実施形態に係る有機ＥＬ表示装置の表示画素付近を示す平面図である。なお、図１のＸ’−Ｘ’線に沿った断面図（不図示）及びＹ’−Ｙ’線に沿った断面図（不図示）は、それぞれ、図４のＸ−Ｘ線に沿った断面図及びＹ−Ｙ線に沿った断面図と同じである。図２（ａ）は、図１のＺ’−Ｚ’線に沿った断面図である。なお、図４と同一の構成部分については、同一の符号を付して、その詳細な説明を省略する。
【００２７】
本実施形態では、ドレイン信号線は第１のドレイン信号線５２Ａと第２のドレイン信号線５２Ｂという２つの部分から成り、列方向に延びて配置されている。第１のドレイン信号線５２Ａはアルミニウム層で形成され、第２のドレイン信号線５２Ｂは、画素選択ＴＦＴ３０のゲート電極３１や駆動用ＴＦＴ４０のゲート電極４１と同じ層である、クロム層、モリブデン層などで形成されている。
【００２８】
そして、第１のドレイン信号線５２Ａと第２のドレイン信号線５２Ｂとは、層間絶縁膜１５に設けられたコンタクトホールＣ５を介して接続されている。
【００２９】
図１において、第１のドレイン信号線５２Ａは画素選択用ＴＦＴ３０に隣接し、第２のドレイン信号線５２Ｂは有機ＥＬ素子６０に隣接して配置されている。有機ＥＬ素子６０は、画素選択用ＴＦＴ３０に比してパターンサイズが大きいので、このような配置によれば、第２のドレイン信号線５２Ｂの長さを第１のドレイン信号線５２Ａよりも大きくできる。
【００３０】
そして、第１のドレイン信号線５２Ａと第２のドレイン信号線５２Ｂに隣接して、有機ＥＬ素子６０に電源を供給する電源線５３が列方向に延びて配置されている。
【００３１】
ここで、図２（ａ）に示すように、第２のドレイン信号線５２Ｂはゲート絶縁膜１２上に形成され、その後、層間絶縁膜１５がその上に形成される。そして、層間絶縁膜１５上に第１のドレイン信号線５２Ａ，電源線５３が形成される。
【００３２】
従って、第１のドレイン信号線５２Ａと第２のドレイン信号線５２Ｂは異なる層であり、別々の工程で形成される。そのため、第２のドレイン信号線５２Ｂと電源線５３との間に異物が混入したり、配線加工時の不良により両者がショートするという問題が生じることがなくなる。
【００３３】
一方、第１のドレイン信号線５２Ａと電源線５３とは、同じ層であるため、ショートのおそれはあるが、全体として見れば、その確率は従来例に比して小さくすることができる。
【００３４】
また、画素選択用ＴＦＴ３０のソース３３ｓは、図１に示すようにコンタクトパッド５６を介して駆動用ＴＦＴ４０のゲート４１に接続されているため、コンタクトパッド５６とゲート４１とを接続するためのコンタクトホールを形成する。ここで、ドレイン信号線５２Ａはコンタクトパッド５６と同じ層であり、ドレイン信号線５２Ｂはゲート４１と同じ層である。従って、コンタクトパッド５６とゲート４１接続するためのコンタクトホールを形成するのと同時に、ドレイン信号線５２Ａ及び５２Ｂを接続するためのコンタクトホールＣ５を形成することができる。ゆえに、ドレイン信号線５２Ａ及び５２Ｂを別々の工程で形成しても、工程が複雑化することがない。
【００３５】
なお、第２のドレイン信号線５２Ｂに替えて、図２（ｂ）の５２Ｃに示すように、画素選択用ＴＦＴ３０の能動層３３や駆動用ＴＦＴ４０の能動層４３と同じ層であるポリシリコン層で形成してもよい。ここで、第１のドレイン信号線５２Ａと第２のドレイン信号線５２Ｃは、ゲート絶縁膜１２及び層間絶縁膜１５に設けられたコンタクトホールＣ６を介して接続されている。
【００３６】
同様に、図２（ｃ）に示すように、有機ＥＬ素子６０のアノード６１と同じ層であるＩＴＯ層を、第２のドレイン信号線５２Ｄとしてもよい。ここで、第１のドレイン信号線５２Ａと第２のドレイン信号線５２Ｄは、平坦化絶縁膜１７に設けられたコンタクトホールＣ７を介して接続されている。
【００３７】
これらの第２のドレイン信号線５２Ｃ，５２Ｄをドレイン信号線の一部に用いた実施形態においても、第１のドレイン信号線５２Ａと第２のドレイン信号線５２Ｃ，５２Ｄは異なる層であり、別々の工程で形成される。そのため、第２のドレイン信号線５２Ｃ，５２Ｄと電源線５３との間に異物が混入したり、配線加工時の不良により両者がショートするという問題が生じなくなる。
【００３８】
また、ドレイン信号線５２Ｂを用いた実施形態と同様に、コンタクトホールＣ６を形成する工程は、画素選択用ＴＦＴ３０のドレイン３３ｄとドレイン電極３６を接続するためのコンタクトホールＣ１、駆動用ＴＦＴ４０のドレイン４３ｄと電源線５３を接続するためのコンタクトホールＣ２、及び駆動用ＴＦＴ４０のソース４３ｓとソース電極５５を接続するためのコンタクトホールＣ３を形成する工程と同時に行われる。ゆえに、ドレイン信号線５２Ａ及び５２Ｃを別々の工程で形成しても、工程が複雑化することがない。
【００３９】
同様に、コンタクトホールＣ７を形成する工程も、ソース電極５５と有機ＥＬ素子６０のアノード６１を接続するためのコンタクトホールＣ４を形成する工程と同時に行われる。ゆえに、ドレイン信号線５２Ａ及び５２Ｄを別々の工程で形成しても、工程が複雑化することがない。
【００４０】
なお、上述した実施形態においては、ドレイン信号線を、第１のドレイン信号線５２Ａと第２のドレイン信号線５２Ｂ，５２Ｃ，５２Ｄという２つの部分から形成したが、反対に、ドレイン信号線をアルミニウム層などの単一層で形成し、電源線５３を、第１の電源線（例えばアルミニウム層）と第２の電源線（例えばクロム層又はモリブデン層）という２つの部分（不図示）から形成してもよい。この場合の実施形態でも、前述した２つの部分から成るドレイン信号線における実施形態と同様に、第１の電源線と第２の電源線は異なる層となり、別々の工程で形成される。そのため、第２の電源線とドレイン信号線５２との間に異物が混入したり、配線加工時の不良により両者がショートするという問題が生じなくなる。また、別々の工程で第１及び第２の電源線を形成しても、工程が複雑化しない。
【００４１】
【発明の効果】
本発明によれば、有機ＥＬ表示装置において、ドレイン信号線と有機ＥＬ素子の電源線との間のショートを防止し、有機ＥＬ表示装置の歩留まり向上及び信頼性向上に寄与することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る有機ＥＬ表示装置の表示画素付近を示す平面図である。
【図２】図１のＺ’−Ｚ’線断面図である。
【図３】従来例に係る有機ＥＬ表示装置の１表示画素の等価回路図である。
【図４】従来例に係る有機ＥＬ表示装置の表示画素付近を示す平面図である。
【図５】図４のＸ−Ｘ線断面図及びＹ−Ｙ線断面図である。
【図６】図４のＺ−Ｚ線断面図である。
【符号の説明】
１０  絶縁性基板      １２  ゲート絶縁膜        １５  層間絶縁膜
１７  平坦化絶縁膜    ３０  画素選択用ＴＦＴ    ４０  駆動用ＴＦＴ
５１  ゲート信号線    ５２  ドレイン信号線
５２Ａ  第１のドレイン信号線
５２Ｂ，５２Ｃ，５２Ｄ  第２のドレイン信号線
５３  電源線          ５４  保持容量線          ５６  コンタクトパッド
６０  有機ＥＬ素子    ６１  アノード            ６２  ホール輸送層
６３  発光層          ６４  電子輸送層          ６５カソード
１１５  表示画素
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７  コンタクトホール
【図１】
2004317916.tif 000003
【図２】
2004317916.tif 000004
【図３】
2004317916.tif 000005
【図４】
2004317916.tif 000006
【図５】
2004317916.tif 000007
【図６】
2004317916.tif 000008