(57)【要約】【課題】バイアホールに埋め込まれた導電ペーストと回路パターンとの接続が強化された電子回路基板を得ること。【解決手段】本発明の一実施形態の電子回路基板１０Ａは、電気絶縁部材１１の少なくとも一面に導電性回路パターン１２Ａ及び１２Ｂが形成されている電子回路基板において、前記電気絶縁部材１１及び回路パターン１２Ａ及び１２Ｂを貫通するバイアホール１３が形成されており、そのバイアホール１３に埋め込まれた導電ペースト１４の一部分がバイアホール１３の開口部１３ａ周辺に存在する回路パターン１２Ａ及び１２Ｂの一部分の表面１２Ａ２及び１２Ｂ２をも被覆するように形成されている構造のものである。【選択図】        図１
2004260018.tif 000002
【特許請求の範囲】
【請求項１】
電気絶縁部材の表面に導電性回路パターンが形成されている電子回路基板において、
前記電気絶縁部材及び前記導電性回路パターンを貫通するバイアホールが形成されており、
そして該バイアホールに埋め込まれた導電ペーストの一部分が前記バイアホールの開口部周辺に存在する前記導電性回路パターンの一部分の表面をも被覆するように形成されている
ことを特徴とする電子回路基板。
【請求項２】
前記導電性回路パターンの一部分の表面を被覆している前記導電ペーストの表面と同一平面を形成する厚みのソルダーレジストが前記電気絶縁部材及び前記導電性回路パターンの残部の表面に被覆されていることを特徴とする請求項１に記載の電子回路基板。
【請求項３】
電気絶縁部材の表面に導電性回路パターンを形成する工程と、該導電性回路パターンの一部から前記電気絶縁部材の厚み方向にバイアホールを形成する工程と、
該バイアホールの開口部及びその周辺の前記導電性回路パターンを除いてソルダーレジストを前記電気絶縁部材及び前記導電性回路パターンの残部に被覆し、前記バイアホールの開口部を含むソルダーレジスト開口部を形成する工程と、
前記バイアホール及び前記ソルダーレジスト開口部に導電ペーストを埋める工程と
を含む電子回路基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子回路基板に関し、特に多層回路基板の各層に形成されている導電性回路パターンを接続する場合に用いられるバイアホールの構造に関するものである。
【０００２】
【従来の技術】
近年の電子機器は益々小型化、薄型化、軽量化が計られており、その内部に実装される電子回路基板も小型化、薄型化、軽量化は元より高密度実装化が計られており、そのために基板が多層化されている。多層化構造の電子回路基板は各層に形成される導電性回路パターンを接続する必要があり、その場合には、電気絶縁部材を挟んで接続を必要とする所望の導電性回路パターンを一部重畳するように形成し、それらの導電性回路パターン及び電気絶縁部材を貫通するバイアホール（いわゆるスルーホール）を形成し、或いは必要に応じて一方の導電性回路パターンを底とするバイアホール（いわゆる有底バイアホール）を形成して、２以上の層の導電性回路パターンを接続する構造が採られている。
【０００３】
本発明はこのような多層構造の電子回路基板のバイアホールの接続構造に関するものである。なお、本明細書においては、特に断らない限り、スルーホールも有底バイアホールも、単に「バイアホール」と記して説明する。
【０００４】
先ず、図５及び図６を用いて従来の技術のバイアホールを備えた電子回路基板の構造及びその製造方法を説明する。
【０００５】
図５は従来技術の電子回路基板の構造を示していて、同図Ａはその一部断面図、同図Ｂは同図Ａのバイアホール部の拡大図、そして図６は図５に示した従来技術の電子回路基板の製造方法を説明するための工程図である。
【０００６】
図５において、符号２０は従来技術の電子回路基板を指す。この電子回路基板２０は基板状の電気絶縁部材２１の両面に所望の導電性回路パターン（以下、「回路パターン」と記す）２２が銅箔などで形成されており、その内の回路パターン２２Ａ、２２Ｂ及び電気絶縁部材２１を貫通するバイアホール２３が形成されていて、そのバイアホール２３の中に導電ペースト２４を埋め込み、両面の導電性回路パターン２２Ａ及び２２Ｂを電気的に接続する構造を採っている。そして両面の導電性回路パターン２２などを保護するためにソルダーレジスト２５で被覆されている。
【０００７】
次に、図６を用いてこの電子回路基板２０の製造方法を説明する。図６には、この電子回路基板２０の主要な製造工程のみを示したが、先ず、図６Ａに示したように、電気絶縁部材２１の両面に銅箔３１Ａ、３１Ｂが被覆されている基板３０を用意し、所定の位置にドリルなどを使用して貫通したバイアホール２３を形成する。
【０００８】
次に、図６Ｂに示したように、バイアホール２３に銀ペーストなどの導電ペースト２４を図示していない印刷手段などによって埋め込む。
【０００９】
そして、図６Ｃに示したように、図示していないが、銅箔３１Ａ、３１Ｂ上に印刷、露光、現像などの工程を踏んだ通常の回路パターンの形成方法により電気絶縁部材２１の両面にそれぞれ回路パターン２２Ａ及び２２Ｂを形成し、そしてソルダーレジスト２５を被覆することによって、前記電子回路基板２０が得られる。
【００１０】
【発明が解決しようとする課題】
しかし、この電子回路基板２０、特に有機基板の両面に形成されている回路パターン２２Ａ及び２２Ｂの厚みは１２μｍというような薄さであるため、図５Ｂに示したように、バイアホール２３に埋め込んだ導電ペースト２４が各回路パターン２２Ａ及び２２Ｂに接触する側面部２２ａ、２２ｂの面積は極めて少ない。バイアホール２３は前記のように電気絶縁部材２１の表裏両面に形成されている回路パターン２２Ａ及び２２Ｂを接続するためのものであるが、１２μｍ程度の厚みでしか電気的に接触していないことから市場での長期にわたる温度変化などによってクラックが発生することがあり、そのために電気的に不良になるなどの信頼性の上で問題があった。
【００１１】
また、これらの接触面積は機械強度に比例するため、落下試験などでも、このバイアホール２３と両回路パターン２２Ａ及び２２Ｂとの接続構造部分は不良になり易かった。
【００１２】
更に、これらの接続構造部分の面積は非常に狭い面積であるため、電気抵抗が高く、大電流を必要とするような電子回路には不向きであった。
【００１３】
本発明はこれらのような課題を解決しようとするものであって、バイアホールに埋め込まれた導電ペーストと回路パターンとの接続が強化された電子回路基板を得ることを目的とするものである。
【００１４】
【課題を解決するための手段】
それ故、前記課題を解決するために、本発明の電子回路基板では、電気絶縁部材の表面に導電性回路パターンが形成されている電子回路基板において、前記電気絶縁部材及び前記導電性回路パターンを貫通するバイアホールが形成されており、そしてそのバイアホールに埋め込まれた導電ペーストの一部分が前記バイアホールの開口部周辺に存在する前記導電性回路パターンの一部分の表面をも被覆するように形成されていることを特徴とする。
【００１５】
そして前記電子回路基板においては、更に、前記導電性回路パターンの一部分の表面を被覆している前記導電ペーストの表面と同一平面を形成する厚みのソルダーレジストで前記電気絶縁部材及び前記導電性回路パターンの残部の表面を被覆することが好ましい。
【００１６】
また、本発明の電子回路基板の製造方法は、電気絶縁部材の表面に導電性回路パターンを形成する工程と、その導電性回路パターンの一部から前記電気絶縁部材の厚み方向にバイアホールを形成する工程と、そのバイアホールの開口部及びその周辺の前記導電性回路パターンを除いてソルダーレジストを前記電気絶縁部材及び前記導電性回路パターンの残部に被覆し、前記バイアホールの開口部を含むソルダーレジスト開口部を形成する工程と、前記バイアホール及び前記ソルダーレジスト開口部に導電ペーストを埋める工程とを含んでいる。
【００１７】
従って、本発明の電子回路基板によれば、導電ペーストが導電性回路パターンに接している面積が広くなり、更に、機械強度が増大する。
【００１８】
また、本発明の電子回路基板の製造方法を採れば、既存の設備を用いてバイアホールの開口部の径より大きい径でソルダーレジストの開口部を容易に形成でき、本発明の電子回路基板を容易に製造することができる。
【００１９】
【発明の実施の形態】
以下、図１乃至図３を用いて、本発明の第１実施形態の電子回路基板及びその製造方法を説明する。
【００２０】
図１は本発明の第１実施形態である２層電子回路基板の構造を示していて、同図Ａはその一部断面図、同図Ｂは同図Ａのバイアホール部の拡大図、図２は図１に示した本発明の電子回路基板の製造方法を説明するための一部工程図、図３は図２に示した製造工程に続く製造工程、そして図４は本発明の第２実施形態である４層電子回路基板の構造を示していて、同図Ａはその一部断面図、同図Ｂは同図Ａのバイアホール部の拡大図である。
【００２１】
先ず、図１を用いて本発明の第１実施形態の電子回路基板を説明する。符号１０Ａは本発明の電子回路基板を指す。この電子回路基板１０Ａは、基板状の電気絶縁部材１１の両面に所望の導電性回路パターン（以下、「回路パターン」と記す）１２が銅箔などで形成されており、その内の電気絶縁部材１１の両面に形成されている回路パターン１２Ａ、１２Ｂにわたって貫通するバイアホール１３が形成されている。
【００２２】
そのバイアホール１３の開口部１３ａに臨む周辺の前記回路パターン１２Ａ及び１２Ｂの一部分１２Ａ１及び１２Ｂ２を除いて、残部の回路パターン１２、１２Ａ及び１２Ｂ、そして電気絶縁部材１１の表面がソルダーレジスト１５で被覆されており、被覆されていない部分、即ち、そのバイアホール１３の開口部１３ａの部分に、これより大きい口径のソルダーレジスト開口部１５ａが形成されている。
【００２３】
そしてバイアホール１３の中及びその開口部１５ａに導電ペースト１４が埋め込まれ、更に、ソルダーレジスト開口部１５ａにも導電ペースト１４を埋め込み、そしてソルダーレジスト開口部１５ａに存在する回路パターン１２Ａ及び１２Ｂの表面１２Ａ２及び１２Ｂ２を導電ペースト１４で被覆して、導電ペースト１４が両面の導電性回路パターン１２Ａ及び１２Ｂに側面と上面とから電気的に接している構造のものである。
【００２４】
本発明の電子回路基板１０Ａは、このような構造を採ったことにより、導電ペースト１４が回路パターン１２Ａ及び１２Ｂの側面１２Ａ１及び１２Ｂ１のみならず、回路パターン１２Ａ及び１２Ｂのバイアホール１３の周辺部分の表面１２Ａ２及び１２Ｂ２をも被覆されているため、両者が接している面積が広くなり、更に、導電ペースト１４がバイアホール１３の開口部１３ａの周辺の回路パターン１２Ａ及び１２Ｂの表面１２Ａ２及び１２Ｂ２を抑える構造であるため、回路パターン１２Ａ及び１２Ｂは電気絶縁部材１１から容易に剥離せず、機械強度が増大した基板となる。
【００２５】
次に、図２及び図３を用いて、本発明の第１実施形態の電子回路基板の製造方法を説明する。
【００２６】
先ず、図２Ａに示した工程において、両面に銅箔が貼られた、いわゆる両面基板３０を用意し、図示していない工程によって回路パターン１２Ａ及び１２Ｂをを形成する。次いで電気絶縁部材１１の両面に形成されている回路パターン１２Ａ及び１２Ｂにわたってバイアホール１３を形成する。
【００２７】
続く図２Ｂに示した工程では、図示していな手段で、バイアホール１３の開口部１３ａに臨む回路パターン１２Ａ及び１２Ｂの表面１２Ａ２及び１２Ｂ２を除いて回路パターン１２、１２Ａ及び１２Ｂの残部、そして電気絶縁部材１１の表面に所定の厚みでソルダーレジスト１５を被覆する。この結果、バイアホール１３を中心にして、その開口部１３ａの径より遙かに径が大なるソルダーレジスト１５の開口部１５ａが形成される。
【００２８】
次に、図２Ｃに示したように、前記ソルダーレジスト１５の開口部１５ａに相当する位置に開口部Ｓａが開けられたステンシルＳを、先ず、回路パターン２２Ａが形成されている基板３０の表面に、前記バイアホール１３及びソルダーレジスト１５の開口部１５ａに前記開口部Ｓａを合わせるようにしてあてがい、スキージＳＫを矢印の方向に移動させて銀ペーストのような導電ペースト１４を刷り込み、バイアホール１３及びソルダーレジスト１５の開口部１５ａに埋め込む。
【００２９】
次に、埋め込んだ導電ペースト１４を加熱などの工程を経て硬化させた後、図３Ａに示したように、前記基板３０を反転し、回路パターン１２Ｂ側のソルダーレジスト１５の開口部１５ａに対応する位置に開口部Ｓａが開けられたステンシルＳを、その開口部Ｓａを開口部１５ａに合わせてあてがい、スキージＳＫを矢印の方向に移動させて導電ペースト１４をすり込む。その後、その導電ペースト１４を加熱などの工程を経て硬化させる。かくして、同図Ｂ及び図１に示した本発明の第１実施形態の電子回路基板１０Ａを得ることができる。
【００３０】
本発明の電子回路基板の製造方法は、以上説明したように、既存の設備を用いてバイアホール２３の開口部１３ａの径より大きい径でソルダーレジスト１５の開口部１５ａを容易に形成でき、従って、バイアホール１３の開口部１３ａの周辺の回路パターン１２Ａ及び１２Ｂの側面１２Ａ１及び１２Ｂ１はもとより、それらの表面１２Ａ２及び１２Ｂ２にも導電ペースト１４で被覆した本発明の電子回路基板１０Ａを容易に製造することができる。
【００３１】
次に、図４を用いて、本発明の第２実施形態の電子回路基板の構造を説明する。
【００３２】
前記の第１実施形態の電子回路基板１０Ａでは、両面基板に貫通したバイアホール１３を形成した例であったが、本発明は多層基板を用いた場合に形成されることがある有底バイアホールの場合にも適用することができる。その本発明の第２実施形態の電子回路基板１０Ｂを４層ビルドアップ基板への応用例として図４に示した。なお、この電子回路基板１０Ｂにおいて、第１実施形態の電子回路基板１０Ａの構成部分と同一の部分には同一の符号を付して説明する。
【００３３】
この電子回路基板１０Ｂの４層のビルドアップ基板３０Ａは一般的な製作方法で作成してよく、基板状の電気絶縁部材１１の両面に所望の回路パターン１２Ａ、１２Ｂ、１２Ｃ及び１２Ｄ、１２Ｅ、１２Ｆがインナーパターンとして形成されている。回路パターン１２Ａ〜１２Ｆが形成された電気絶縁部材１１の両面にはＲＣＣ（Ｒｅｓｉｎ  Ｃｏａｔｅｄ  Ｃｏｐｐｅｒ）層３１Ａ及び３１Ｂが形成されており、更に、それらの表面に回路パターン１２Ｇ〜１２Ｊが形成されている。
【００３４】
図示の例では、回路パターン１２Ｅは回路パターン１２Ｂの位置に合致して下方に形成されており、回路パターン１２Ｇは回路パターン１２Ａの位置に合致して上方に、そして回路パターン１２Ｊは回路パターン１２Ｆの位置に合致して下方に形成されている。
【００３５】
回路パターン１２Ｂ及び１２Ｅには両者にわたって貫通したバイアホール（スルーホール）１３がインナーバイアホールとして形成されており、内部は銅メッキされていて、回路パターン１２Ｂ及び１２Ｅが電気的、機械的に接続されている。
【００３６】
そして回路パターン１２Ｇからその下方の回路パターン１２Ａの表面にわたって、その回路パターン１２Ａを底部とする有底バイアホール１６Ａが、そして回路パターン１２Ｊからその上方の回路パターン１２Ｆの表面にわたって、その回路パターン１２Ｆを底部とする有底バイアホール１６Ｂが形成されていて、それらの有底バイアホール１６Ａ、１６Ｂの開口部１６ａ、１６ｂ及びその周辺の前記回路パターン１２Ｇ、１２Ｊの一部分を除いて前記ＲＣＣ層３１Ａの露出表面、回路パターン１２Ｇの残部の表面及び１２Ｈの表面に、そして前記ＲＣＣ層３１Ｂの露出表面、回路パターン１２Ｉの表面及び１２Ｊの残部の表面にそれぞれソルダーレジスト１５が同一平面になるように被覆されていて、有底バイアホール１６Ａ及び１６Ｂの小口径の開口部１６ａ、１６ｂを含むソルダーレジスト１５の大口径の開口部１５ａ、１５ｂが形成されている。そしてこれら有底バイアホール１６Ａ、１６Ｂ及びソルダーレジスト開口部１６ａ、１６ｂに導電ペースト１４が埋め込まれている。
【００３７】
かくして、この第２実施形態の電子回路基板１０Ｂの４層ビルドアップ基板のような多層基板構造であっても、導電ペースト１４が回路パターン１２Ａ及び１２Ｊのそれぞれの側面１２Ｇ１及び１２Ｊ１のみならず、回路パターン１２Ｇ及び１２Ｊのバイアホール１３の周辺部分の表面１２Ｇ２及び１２Ｊ２をも被覆しているため、両者が接している面積が広くなり、更に、導電ペースト１４が有底バイアホール１６Ａ及び１６Ｂの開口部１６ａ、１６ｂの周辺の回路パターン１２Ｇ及び１２Ｊの表面１２Ｇ２及び１２Ｊ２を抑える構造となるため、回路パターン１２Ｇ及び１２ＪはそれぞれＲＣＣ層３１Ａ及び３１Ｂから容易に剥離せず、機械強度が増大した基板となる。
【００３８】
前記の第１実施形態の電子回路基板では、予め、電気絶縁部材の表裏両面に銅箔が貼られている、いわゆる両面基板を基に回路パターンを形成する技術で説明したが、本発明においては、この技術のみに限定されるものではなく、例えば、第２実施形態の電子回路基板のように、薄膜形成技術を用いて電気絶縁部材やＲＣＣの表面に回路パターンを直接形成する技術を用いてもよいことを付言しておく。
【００３９】
【発明の効果】
以上の説明から明らかなように、本発明の電子回路基板１０Ａによれば、導電ペーストが回路パターン１２Ａ及び１２Ｂの側面１２Ａ１及び１２Ｂ１のみならず、バイアホール１３の開口部１３ａの周辺に臨んでいる回路パターン１２Ａ及び１２Ｂの表面１２Ａ２及び１２Ｂ２をも被覆した構造となっているため、導電ペースト１４と回路パターン１２Ａ及び１２Ｂとの接触面積が極端に広くなり、それだけ電気抵抗を下げることができ、大電流を必要とする電子回路には好適な電子回路基板となる。
【００４０】
更に、前記のように回路パターン１２Ａ及び１２Ｂの表面１２Ａ２及び１２Ｂ２にも導電ペースト１４が被覆されていることから、機械強度は両者の接触面積に比例して大きくなり、従来技術の電子回路基板２０に比し、機械強度が大きく向上し、電気絶縁部材１１から回路パターン１２Ａ及び１２Ｂが剥離することを防止できる。
【００４１】
更にまた、前記機械強度の向上は、同時に、市場における長期の温度変化などにおいても良好な結果をもたらす。
【００４２】
そして更にまた、本発明の製造方法によれば、既存の設備を用いて本発明の電子回路基板を容易に製作できるため、その電子回路基板の安価に製造することができる。
【００４３】
以上のように、本発明は数々の優れた効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の２層電子回路基板の構造を示していて、同図Ａはその一部断面図、同図Ｂは同図Ａのバイアホール部の拡大図である。
【図２】図１に示した本発明の２層電子回路基板の製造方法を説明するための一部工程図である。
【図３】図２に示した製造工程に続く製造工程である。
【図４】本発明の第２実施形態の４層電子回路基板の構造を示していて、同図Ａはその一部断面図、同図Ｂは同図Ａのバイアホール部の拡大図である。
【図５】従来技術の電子回路基板の構造を示していて、同図Ａはその一部断面図、同図Ｂは同図Ａのバイアホール部の拡大図である。
【図６】図５に示した従来技術の電子回路基板の製造方法を説明するための工程図である。
【符号の説明】
１０…本発明の一実施形態の電子回路基板、１１…電気絶縁部材、１２，１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ，１２Ｅ，１２Ｆ，１２Ｇ，１Ｈ，１２Ｉ…回路パターン、１２Ａ１，１２Ｂ１，１２Ｇ１，１２Ｊ１…回路パターン１２Ａ，１２Ｂ、１２Ｇ、１２Ｊの側面、１２Ａ２，１２Ｂ２…バイアホール１３の周辺の回路パターン１２Ａ及び１２Ｂの表面、１３…バイアホール、１３ａ…バイアホール１３の開口部、１４…導電ペースト、１５…ソルダーレジスト、１５ａ…ソルダーレジスト１５の開口部、１６Ａ，１６Ｂ…有底バイアホール、１６ａ，１６ｂ…有底バイアホール１６Ａ、１６Ｂの開口部、３１Ａ，３１Ｂ…ＲＣＣ層、Ｓ…ステンシル、Ｓａ…ステンシルＳの開口部、ＳＫ…スキージ
【図１】
2004260018.tif 000003
【図２】
2004260018.tif 000004
【図３】
2004260018.tif 000005
【図４】
2004260018.tif 000006
【図５】
2004260018.tif 000007
【図６】
2004260018.tif 000008