(57)【要約】【課題】変換処理で使用しないデータの格納処理を省略し、全体の処理時間を短縮する。【解決手段】入力された画像データを１ライン毎にバッファ４に格納するフィルター処理回路３と、格納された画素データを複数用いて出力画像の各画素データを求める変倍処理回路５とを備え、変倍処理回路５は、変倍処理で使用する画素データの位置関係から、バッファ４に次に格納されるラインが必要であるか否かを判断し、必要でないと判断されたラインに対しては不要であることを示す信号をフィルタ処理回路３に送信して、バッファ４への格納処理をスキップさせる。【選択図】　図２
2004048709.tif 000002
【特許請求の範囲】
【請求項１】
画素データを格納する格納手段と、
入力された画像データを所定数に分割した画素データの組を、所定の順序で前記格納手段に格納する格納処理手段と、
前記格納手段に格納された画素データに対して所定の処理を施して、出力画像の各画素データを求める変換手段と、
前記所定の順序に従って前記格納手段に次に格納される前記画素データの組が、前記変換手段で使用されるか否かを判断する判断手段と、
前記判断手段で前記画素データの組が前記変換手段で使用されないと判断された場合、該画素データの組が前記格納手段に格納されないように前記格納処理手段を制御する格納制御手段と、
を備えることを特徴とする画像処理装置。
【請求項２】
前記判断手段および前記格納制御手段が、前記変換手段の内部に設けられていることを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記判断手段および前記格納制御手段が、前記格納処理手段の内部に設けられていることを特徴とする請求項１に記載の画像処理装置。
【請求項４】
前記判断手段および前記格納制御手段が、前記変換手段および前記格納処理手段の内部にそれぞれ設けられていることを特徴とする請求項１に記載の画像処理装置。
【請求項５】
前記画素データの組は、入力画像の１ライン内にある画素データからなることを特徴とする請求項１から４のいずれか１項に記載の画像処理装置。
【請求項６】
前記判断手段は、前記変換手段が前記所定の処理に用いる画素データの位置関係から、次に格納される前記画素データの組が前記変換手段で使用されるか否かを判断することを特徴とする請求項１から５のいずれか１項に記載の画像処理装置。
【請求項７】
前記判断手段は、前記位置関係から、前記変換手段で次に使用される前記画素データの組を求めることを特徴とする請求項６に記載の画像処理装置
【請求項８】
前記所定の処理は、入力画像の倍率を変更する処理を含むことを特徴とする請求項１から７のいずれか１項に記載の画像処理装置。
【請求項９】
前記所定の処理は、入力画像の解像度を変換する処理を含むことを特徴とする請求項１から８のいずれか１項に記載の画像処理装置。
【請求項１０】
入力された画像データを所定数に分割した画素データの組を、所定の順序で格納手段に格納する格納処理工程と、
前記格納手段に格納された画素データに対して所定の処理を施して、出力画像の各画素データを求める変換工程と、
前記所定の順序に従って前記格納手段に次に格納される前記画素データの組が、前記変換工程で使用されるか否かを判断する判断工程と、
前記判断工程で前記画素データの組が前記変換工程で使用されないと判断された場合、該画素データの組が前記格納手段に格納されないように前記格納処理工程を制御する格納制御工程と、
を備えることを特徴とする画像処理方法。
【請求項１１】
画素入力手段から入力された画像データに対して画像処理を行い、記録手段に対して出力する画像処理装置であって、
ラインメモリをｒ本備えた第１記憶手段と、
前記ｒ本のラインメモリに対して順にデータを格納する第１格納制御手段と、前記ｒ本のラインメモリから読み出したデータを入力し、フィルター処理を行うフォル他手段と、
前記フィルター処理がなされたデータを格納するラインメモリをｓ本備えた第２記憶手段と、
前記フィルター処理が行われる毎に、前記ｓ本のラインメモリに対して順にデータを格納する第２格納制御手段と、
前記フィルター手段からの指示を受けて、前記第２記憶手段から読み出したデータに対して変倍処理を行う変倍手段とを含み、
前記変倍手段は、変倍率に基づいて、所定のラインデータに対するフィルター処理を省く指示を出力することを特徴とする画像処理装置。
【請求項１２】
ラインメモリをｔ本備えた第３記憶手段と、
前記ｔ本のラインメモリに格納されたデータを記録手段に対して出力する出力手段と、を更に備えることを特徴とする請求項１１に記載の画像処理装置。
【請求項１３】
前記記録手段は、インクを吐出する記録ヘッドを走査して記録媒体に記録を行う記録装置であるでことを特徴とする請求項１１又は１２に記載の画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は画像処理装置および画像処理方法に関し、特に、解像度変換や倍率変換などの変換処理を行う前の画像データをバッファに格納する画像処理装置および画像処理方法関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータ等の個人用情報処理機器が高機能化するにつれて、写真などの画像データをデジタルデータに変換して取り込める、スキャナやデジタルカメラなどの画像入力機器に対する需要が増大している。
【０００３】
一般的なスキャナは画像データを読み取るＣＣＤなどの光電変換素子を備えており、読み取ったＲＧＢのアナログ画像信号に適切な処理を施した後にデジタルデータに変換し、バッファ等に格納して外部に出力するように構成されている。
【０００４】
読み取った多値画像データを二値化する為の画像処理回路は、読み取った１画素単位のＲＧＢデータを１ライン単位のデータに変換して、第１のバッファに格納する入力マスキング回路と、第１のバッファからデータを読み出して、エッジ強調やスムージング処理を行い、第２のバッファへ格納するフィルター処理回路と、第２のバッファからデータを読み出して、解像度変換や倍率変換を行う変倍処理回路と、変倍処理回路から出力されるデータに対してＬＯＧ変換、黒色抽出、γ変換、および２値化（又は、多値化）を行い、第３のバッファへ格納する２値化回路と、第３のバッファからデータを読み出して、次段に接続される装置にデータを出力する出力インターフェース回路とで構成されている。
【０００５】
従来の処理では、入力マスキング回路に入力された全てのデータは、入力マスキング回路と、フィルター処理回路とで処理され、第２のバッファへ格納されていた。
【０００６】
また、変倍処理回路では、第２のバッファから読み出した入力画像データを補間（例えば、線形補間）して、出力値を求めている。図８は、所望の出力画像位置の近傍の入力データから出力データを求める様子を示している。図５において、出力画素データＰの値は、その画素を囲む４点の入力画素データＡ、Ｂ、Ｃ、Ｄと、入力画素の主走査方向間隔Ｌおよび副走査方向間隔Ｌｓと、４点の入力画素の内の１点から出力画素までの距離（主走査方向距離；ｎ、副走査方向距離；ｍ）との関数で表される。
【０００７】
特開平０９−１７９９６８号公報（特許文献１）には、これと同様な変倍処理における補間処理に関する記載がある。
【０００８】
【特許文献１】
特開平０９−１７９９６８号公報
【０００９】
【発明が解決しようとする課題】
ところで、変倍処理回路で解像度を低くしたり、サイズの縮小処理を行う場合においては、所望の出力値を得るため処理で使用しない不要な入力データが発生する場合がある。例えば、サイズを３３．３％縮小する処理の場合、主走査方向において３画素毎に１画素の不要な入力データが発生し、副走査方向において３ライン毎に１ラインの不要な入力データが発生する。
【００１０】
しかしながら、従来の画像処理回路では、上記で述べたようにフィルター処理回路は全ての入力データを処理するため、変倍処理回路で不要となるデータであっても、無条件に第２のバッファへ格納する処理を行っていた。
【００１１】
従って、変倍処理回路以降の処理は、フィルター処理回路が不要なデータの格納を終え、次の有効なデータを格納し終えるまで待つ必要があり、無駄な待ち時間により処理速度が低下するという問題が生じていた。
【００１２】
本発明は以上のような状況に鑑みてなされたものであり、変換処理で使用しないデータの格納処理を省略し、全体の処理時間を短縮することのできる画像処理装置および画像処理方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の画像処理装置は上述の課題を達成するために、画素データを格納する格納手段と、
入力された画像データを所定数に分割した画素データの組を、所定の順序で前記格納手段に格納する格納処理手段と、
前記格納手段に格納された画素データに対して所定の処理を施して、出力画像の各画素データを求める変換手段と、
前記所定の順序に従って前記格納手段に次に格納される前記画素データの組が、前記変換手段で使用されるか否かを判断する判断手段と、
前記判断手段で前記画素データの組が前記変換手段で使用されないと判断された場合、該画素データの組が前記格納手段に格納されないように前記格納処理手段を制御する格納制御手段とを備えている。
【００１４】
また、上述の課題を達成する本発明の画像処理方法は、入力された画像データを所定数に分割した画素データの組を、所定の順序で格納手段に格納する格納処理工程と、
前記格納手段に格納された画素データに対して所定の処理を施して、出力画像の各画素データを求める変換工程と、
前記所定の順序に従って前記格納手段に次に格納される前記画素データの組が、前記変換工程で使用されるか否かを判断する判断工程と、
前記判断工程で前記画素データの組が前記変換工程で使用されないと判断された場合、該画素データの組が前記格納手段に格納されないように前記格納処理工程を制御する格納制御工程とを備えている。
【００１５】
更に、上述の課題は、画素入力手段から入力された画像データに対して画像処理を行い、記録手段に対して出力する画像処理装置であって、
ラインメモリをｒ本備えた第１記憶手段と、
前記ｒ本のラインメモリに対して順にデータを格納する第１格納制御手段と、前記ｒ本のラインメモリから読み出したデータを入力し、フィルター処理を行うフォル他手段と、
前記フィルター処理がなされたデータを格納するラインメモリをｓ本備えた第２記憶手段と、
前記フィルター処理が行われる毎に、前記ｓ本のラインメモリに対して順にデータを格納する第２格納制御手段と、
前記フィルター手段からの指示を受けて、前記第２記憶手段から読み出したデータに対して変倍処理を行う変倍手段とを含み、
前記変倍手段は、変倍率に基づいて、所定のラインデータに対するフィルター処理を省く指示を出力する、本発明の画像処理装置によっても達成される。
【００１６】
すなわち、入力された画像データを所定数に分割した画素データの組を、所定の順序で格納手段に格納し、格納された画素データに対して所定の処理を施して、出力画像の各画素データを求める変換処理を行う際に、格納手段に次に格納される画素データの組が、変換処理で使用されるか否かを判断し、変換処理で使用されないと判断された画素データの組が格納手段に格納されないように制御する。
【００１７】
従って、変換処理で使用されない不要なデータの格納処理を省略することができ、画像処理全体での処理速度を向上させることができる。
【００１８】
【発明の実施の形態】
以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。
【００１９】
［第１の実施形態］
図１は、本発明の画像処理装置の第１の実施形態の構成を示す制御ブロック図である。
【００２０】
本実施形態の画像データ処理装置は、入力されたＲＧＢデータを補正する入力マスキング回路（ＭＳＫＩ）１と、第１バッファ（フィルタバッファ）２と、フィルター処理回路（ＦＩＬ）３と、第２バッファ（変倍バッファ）４と、変倍処理回路（ＭＡＧ）５と、ＤＥＤＣブロック６と、第３バッファ（出力バッファ）７と、インタフェース（ＩＦ）８とから構成されている。
【００２１】
入力されるデータは、画像入力部で読み取られた画像データであり、このデータは８ビット幅のＲ、Ｇ、Ｂの色成分のデータである。また、処理されたデータの出力先は、画像記録部である。この出力データは、例えばパックビッツ形式のデータである。
【００２２】
図１４は、画像処理装置と画像入力部１４２と画像記録部１４４を説明する図である。画像入力部１４２は例えば、ラインセンターを備えたスキャナーであり、その解像度は、６００ｄｐｉ×１２００ｄｐｉである。
【００２３】
画像記録部１４４は、プリンターやプリンターのエンジン部である。解像度は３６０ｄｐｉ×３６０ｄｐｉである。
【００２４】
画像処理部１４３は、図１の入力マスキング回路１、フィルター処理回路３、変倍処理回路５、ＤＥＤＣブロック６、インターフェース（出力手段）８で構成されている。この画像処理部１４３は、例えばＡＳＩＣなどで、１チップ化されている。メモリ１４５は、第１バッファ２、第２バッファ４、第３バッファ、ＣＰＵの作業用のエリアを備えている。ＣＰＵ１４１は画像処理部１４３の制御を行う。
【００２５】
操作／表示部１４７は、解像度変換や変倍の設定を行うことができる。ＣＰＵ１４１は操作／表示部の処理、画像入力部１４２や画像記録部との通信などを行う。
【００２６】
ＣＣＤ等の読み取り手段で読み取った１画素単位のＲＧＢデータは、入力マスキング回路１からデータの送信リクエスト信号が出力されると、同期信号に同期して、入力マスキング回路１に入力される。入力マスキング回路１は、受信したデータを、第１バッファ２へ順次格納していく。そして、第１バッファ２に、１ライン（１ラスター）分のデータを格納し終えると、フィルター処理回路３に対し、起動信号を送信する。フィルター処理回路３は、第１バッファ２にフィルター処理に必要な副走査方向のドット数分のデータが格納されたら、第１バッファ２からデータを読み出して処理を行う。例えば、フィルター処理回路３が縦横５×５画素のマトリックスで処理する場合には、５ライン分のデータが第１バッファ２に格納されるまでは、入力マスキング回路１からの起動信号を無視する。
【００２７】
フィルター処理回路３は、処理し終えたデータを第２のバッファ４に格納する。そして、２ライン分のデータを格納し終えると、変倍処理回路５に起動信号を送信する。変倍処理回路５は処理を開始してから終了するまでの間、フィルター処理回路３に対してＢＵＳＹ信号を送信し、フィルター処理回路３が、次のラインのデータを、第２のバッファ４へ書き込まないように制御する。
【００２８】
図１０は、第１バッファ２、フィルター回路３、第２バッファ４についてのデータの格納を説明する図である。ＦＲＡＭ１から５のそれぞれは、２４ビット幅のメモリであり、８ビット幅のＲ、Ｇ、Ｂのデータについて最大走査幅分のデータが格納できる。
【００２９】
第１バッファのＦＲＡＭ１からＦＲＡＭ５に、それぞれ１ライン目のデータから５ライン目のデータが入力され、フィルター回路３はフィルター処理を行う。その結果が、第２バッファ４のＭＲＡＭ１に格納される。
【００３０】
そして、次に、ＦＲＡＭ１に、６ライン目のデータが格納される。２ライン目のデータから６ライン目のデータが、フィルター回路３で処理され、第２バッファ４のＭＲＡＭ２に格納される。そして、次に、ＦＲＡＭ２に３ライン目のデータが格納され、３ライン目のデータから７ライン目のデータが、フィルター回路３で処理され、第２バッファ４のＭＲＡＭ１に格納される。
【００３１】
この第２バッファ４において、ＭＲＡＭ１、２のそれぞれには、２４ビット幅のメモリであり、８ビット幅のＲ、Ｇ、Ｂのデータが最大走査幅分のデータが格納できる。
【００３２】
変倍処理回路５は、第２のバッファ４から順次データを１画素づつ読み出して処理を行い、１画素処理する毎に、ＤＥＤＣブロック６に転送する。変倍処理回路５は、リクエスト信号（ＲＥＱ信号）をＤＥＤＣブロック６へ出力し、ＤＥＤＣブロック６が出力するＡＣＫ信号を受け取れば次の画素の処理を行う。
【００３３】
このＤＥＤＣブロック６は、ＲＧＢのデータをＣＭＹのデータに変換するＬＯＧ変換処理、ＣＭＹのデータをＣＭＹＫのデータに変換する出力マスク処理、γ変換処理、二値化処理を順に行う。
【００３４】
二値化されたデータは、第３バッファ７に格納される。この第３バッファは、３２ビット幅のメモリであり、８ビット幅のＣ、Ｍ、Ｙ、Ｋのデータについて最大走査幅分（１ライン）のデータを４ライン分格納することができる。
【００３５】
ＩＦ８は、格納された各色（Ｃ、Ｍ、Ｙ、Ｋ）のデータについて、１ライン分のデータが格納されると、それぞれデータがパッキングされる。この１ライン分のデータが、画像記録部へ出力される。なお、ＩＦ８は、第３バッファ７がデータでフルになった場合には、変倍処理回路５の変換処理を中断させるために、変倍処理回路５に対してＢＵＳＹ信号を出力する（図１のＳ１１）。
【００３６】
ここで、図１３を用いて、画像記録部（プリンター）の概略を説明する。１３０５は記録ヘッドであり、キャリッジ１３０４上に搭載されてシャフト１３０３に沿って長手方向（主走査方向）に往復運動可能となっている。記録ヘッドより吐出されたインクは、記録ヘッドと微小な間隔をおいて、プラテン１３０１に記録面を規制された記録媒体１３０２に到達し、その上に画像を形成する。
【００３７】
記録ヘッドには、フレキシブルケーブル１３１９を介して画像データに応じて吐出信号が供給される。なお、１３１４はキャリッジ１３０４をシャフト１３０３に沿って走査させるためのキャリッジモーターである。１３１３はモーター１３１４の駆動力をキャリッジ１３０４に伝達するワイヤである。また、１３１８はプラテンローラー１３０１に結合して被記録媒体１３０２を搬送させるための搬送モーターである。
【００３８】
記録ヘッドの解像度は３６０ｄｐｉである。この記録ヘッドは、インクジェット方式でブラック用（Ｋ）は３２０本、カラー用（Ｃ，Ｍ，Ｙ）はそれぞれ１２８本の記録素子が配列されている。従って、例えばブラックについては、１回の走査記録で最大３２０ラスター分の記録を行うことができる。
【００３９】
記録素子は駆動部とノズルから構成されており、駆動部は、ヒーターによりインクに熱を与えることが可能になっている。この熱によりインクは膜沸騰し、この膜沸騰による気泡の成長または収縮によって生じる圧力変化によって、ノズルからインクが吐出される。
【００４０】
図１１、図１２は、各処理のタイミングを説明する図である。図１１は、縮小率が５０％の場合、図１２は、縮小率が５０％未満（例えば２５％、３３．３％など）の場合に対応している。変倍処理回路５は、１ラインの処理を終えると、先のＢＵＳＹ信号を解除し、フィルター処理回路３に対し、次のラインの処理開始を促す。
【００４１】
縮小率が５０％未満の場合には、それと同時に、変倍処理回路５は、フィルター処理回路３に対し、次のラインのデータが必要か不要かを示す信号を送信する。フィルター処理回路３は、この信号を参照して変倍処理回路５が次のラインのデータを必要としている場合には、次のラインの処理を行い、変倍処理回路５が次のラインのデータを必要としていない場合には、次のラインの処理を省略し、更に次のラインのデータの処理を行う。
【００４２】
図２は、図１に示した構成の主要部１０において、フィルター処理回路３、第２バッファ４および変倍処理回路５間でやりとりするデータおよび信号を示した図である。
【００４３】
フィルター処理回路３から第２バッファ４へは、書き込み制御信号と共に書き込みデータが送信される。変倍処理回路５から第２バッファ４へは読み込み制御信号が送信され、この信号を受信すると第２バッファ４から変倍処理回路５へ読み込みデータが送信される。フィルター処理回路３から変倍処理回路５へは、データを格納する度に起動信号が送信され、変倍処理回路５からフィルター処理回路３へは、処理中を示すＢＵＳＹ信号および次のラインが必要であるか否かを示す要・不要信号が送信される。
【００４４】
図４は、本実施形態における変倍処理回路５の入力画素と出力画素との関係を示す図であり、この図を参照して、変倍処理回路５が、次のラインのデータが必要であるか不要であるかを判断する方法について説明する。なお、入力画素１１、１２、１３、…が並んでいる方向は、記録ヘッドの走査方向である、主走査方向である。また、入力画素１１、２１、３１、…が並んでいる方向は、記録ヘッドのノズルの配列方向であり、また記録媒体の搬送方向でもある、副走査方向である。
【００４５】
ここでは、入力画素の画素間の距離（Ｌ，Ｌｓ）を１０とし、サイズを３３．３％に縮小する場合について説明する。なお、図中の各○印は画素データを示し、中の数字の上位の桁は行数、下位の桁は各行における何番目のデータであるかを示している。なお、この縮小率は、操作／表示部（図１４参照）において入力された解像度変換の値や変倍率で決まり、その値は、ＣＰＵを経由して変倍処理部５に設定される。なお、この変倍率は、例えば、２５％から４００％の範囲をカバーしている。
【００４６】
まず、第２のバッファから、入力画像データのｄ１１（第１ラインの１画素目のデータ）、ｄ１２（第１ラインの２画素目のデータ）、ｄ２１（第２ラインの１画素目のデータ）、ｄ２２（第２ラインの２画素目のデータ）の４つの画素値を読み出し、出力データｄｏｕｔ１１を決定する。ここでは、ｄ１１の値をそのまま用いるが、入力された４つの画素値に対して各種補間処理を行って、ｄｏｕｔ１１の画素値を決定してもよい。
【００４７】
そして、主走査方向へデータの処理を進める。次に出力するデータは、最初の画素から主走査方向に、
出力画素間の距離＝入力画素の間隔／主走査方向の倍率＝１０／３３．３％＝３０、だけ距離をおいた位置のデータである。
【００４８】
従って、ｄ１４，ｄ１５，ｄ２４，ｄ２５から得られる画像データとなる。ここでは、ｄ１４のデータをそのままｄｏｕｔ１２とするが、入力された４つの画素値に対して各種補間処理を行って、ｄｏｕｔ１２の画素値を決定してもよい。
【００４９】
そして、ｄｏｕｔ１３、ｄｏｕｔ１４、…と主走査方向に順に出力画素を決定する。このようにして第１ラインの出力画素をすべて決定した後、第２ライン、第３ライン、…と繰り返し処理を行っていく。
【００５０】
そして、縮小率が５０％より小さい場合には、次のライン（ここでは、第３番目入力ライン）が必要であるかどうかを判断する。この判断は、第１ラインに対するｄｏｕｔ１１の副走査方向の位置（Ｍ）と、対象となるラインが現在処理されているラインを含めて何番目であるのかを示す数（Ｎ）と、副走査方向の出力画素間の距離（Ｋ）と、副走査方向の入力画素の画素間の距離（Ｌｓ）より、
Ｋ＋Ｍ　≧　Ｎ×Ｌｓ　　　　　　　　　　　　　　　　（１）
なら、次のラインのデータは不要であり
Ｋ＋Ｍ　＜　Ｎ×Ｌｓ　　　　　　　　　　　　　　　　（２）
なら、次のラインデータは必要であると、判断する。
【００５１】
図４に示した例において３番目のラインでは、Ｍ＝０、Ｎ＝３、Ｋ＝３０、Ｌｓ＝１０であるため、上記式（１）に合致し、３番目のラインのデータは不要であると判断される。
【００５２】
このようにして、図１２に示すように、変倍処理回路５が次のラインのデータは不要であると判断した場合には、フィルター処理回路３に対して、ＢＵＳＹ信号の解除と同時に、要・不要信号をハイレベルにして、次のラインのデータは不要であることを伝える。これを受け取ったフィルター処理回路３は、次の（第３ライン目の）処理を省略する。
【００５３】
そして、変倍処理回路では第４ラインに対して上記判断を行うと、Ｍ＝０、Ｎ＝４、Ｋ＝３０、Ｌｓ＝１０であるため、上記式（２）に合致し、第４ラインが必要であると判断して、第４ラインが必要であることを示す要・不要信号をローレベルにして、フィルター処理回路３に送信する。フィルター処理回路３は、第４および第５ラインの２つのラインの処理を終えると、変倍処理回路５に対して起動信号を送信する。この起動信号を受信した変倍処理回路５は、出力の第２ラインの処理を行う。
【００５４】
尚、出力の第２ライン終了後に、次の入力ラインが必要であるかどうかを判断する場合の副走査方向の位置（Ｍ）は、入力の第４ラインに対するｄｏｕｔ２１の副走査方向の位置の値になる。
【００５５】
以上のような処理を繰り返して、入力画像のサイズを３３．３％に縮小した画像が得られる。
【００５６】
次に、図５を参照して、変倍処理回路５がサイズを２５％に縮小する場合について、次のラインのデータが必要であるか不要であるかを判断する方法について説明する。他の条件については上記図４に関するものと同じであるとする。
【００５７】
まず、第２のバッファから、入力画像データのｄ１１、ｄ１２、ｄ２１、ｄ２２の４つの画素値を読み出し、出力データｄｏｕｔ１１を決定する。ここでは、ｄ１１の値をそのまま用いるが、入力された４つの画素値に対して各種補間処理を行って、ｄｏｕｔ１１の画素値を決定してもよい。
【００５８】
そして、主走査方向へデータの処理を進める。次に出力するデータは、最初の画素から主走査方向に、
出力画素間の距離＝入力画素の間隔／主走査方向の倍率＝１０／２５％＝４０、だけ距離をおいた位置のデータである。
【００５９】
従って、ｄ１５，ｄ１６，ｄ２５，ｄ２６から得られる画像データとなる。ここでは、ｄ１５のデータをそのままｄｏｕｔ１２とするが、入力された４つの画素値に対して各種補間処理を行って、ｄｏｕｔ１２の画素値を決定してもよい。
【００６０】
このようにして出力の第１ラインの処理を終える。その後、次のライン（第３番目入力ライン）が必要であるかどうかを判断する。この判断は、上記と同様に式（１）と（２）とのどちらに合致するかで判断する。
【００６１】
図５に示した例において３番目のラインでは、Ｍ＝０、Ｎ＝３、Ｋ＝４０、Ｌｓ＝１０であるため、上記式（１）に合致し、３番目のラインのデータは不要であると判断され、変倍処理回路５はフィルター処理回路３に対して、ＢＵＳＹ信号の解除と同時に、上記の要・不要信号で、第３ラインのデータは不要であることを伝える。これを受け取ったフィルター処理回路３は、第３ライン目の処理を省略する。
【００６２】
そして、変倍処理回路が第４ラインに対して上記判断を行うと、Ｍ＝０、Ｎ＝４、Ｋ＝４０、Ｌｓ＝１０であるため、ここでも上記式（１）に合致する。従って、変倍処理回路５はフィルター処理回路３に対して、上記の要・不要信号で、第４ラインのデータは不要であることを伝える。これを受け取ったフィルター処理回路３は、第４ライン目の処理を省略する。
【００６３】
更に、変倍処理回路が第５ラインに対して上記判断を行うと、Ｍ＝０、Ｎ＝５、Ｋ＝４０、Ｌｓ＝１０であるため、上記式（２）に合致し、第５ラインが必要であると判断して、第５ラインが必要であることを示す要・不要信号をフィルター処理回路３に送信する。フィルター処理回路３は、第５および第６ラインの２つのラインの処理を終えると、変倍処理回路５に対して起動信号を送信する。この起動信号を受信した変倍処理回路５は、出力の第２ラインの処理を行う。
【００６４】
このようにして、変倍処理回路５では様々な倍率に対して、倍率変換処理で使用しない不要なラインを識別して、フィルター処理回路３での処理を省略することができる。
【００６５】
ここで、図９のフローチャートを参照して変倍処理回路５の処理について再度説明する。
【００６６】
始めに、フィルター処理回路３からの起動信号を受信するまで待ち（ステップＳ９０１）、起動信号を受信したらＢＵＳＹ信号を送信して（ステップＳ９０２）データを第２バッファ４から読み込み、１ラインの変倍処理を行ｕ（捨てプＳ９０４）。
【００６７】
１ラインの変倍処理が終了したら、処理すべきデータが終了したか否かを判定し（ステップＳ９０５）、データがまだある場合には次のラインが必要か不要かを上記の式（１）および（２）によって判断し（ステップＳ９０６）、次のラインが必要であれば、フィルター処理回路３に要信号を送信し（ステップＳ９０７）、ＢＵＳＹ信号を解除して（ステップＳ９０８）、再度フィルター処理回路３からの起動信号を待つ。
【００６８】
一方、ステップＳ９０６で次のラインが不要であると判断されたら、フィルター処理回路３に要・不要信号を送信し（ステップＳ９０９）、判断対象となるラインを１つインクリメントし（ステップＳ９１０）、ステップＳ９０６で再度次のラインが必要か不要かを判断する。
【００６９】
ステップＳ９０５で、処理すべきデータが終了していれば、ＢＵＳＹ信号を解除して（ステップＳ９１１）、処理を終了する。
【００７０】
上記では画像処理として変倍処理を行う場合を例に挙げて説明したが、本実施形態は変倍処理以外の画素値を用いて出力データを求める、階調変換などの他の画像処理処理にも適用できる。
【００７１】
図３は、本実施形態の変形例の主要部分の構成を図２と同様に示した図である。
【００７２】
本変形例は、フィルター処理回路３、第２バッファ４、変倍処理回路５に対応して、格納処理回路３’、バッファ４’、複数の画素の値から出力する位置の画素の値を求める変換回路５’をそれぞれ有している。
【００７３】
格納処理回路３’からバッファ４’へは書き込み制御信号と共に書き込みデータが送信され、変換回路５’からバッファ４’へは読み込み制御信号が送信され、これに応答してバッファ４’から変換回路５’へ読み込みデータが送信される。また、格納処理回路３’から変換回路５’へは起動信号が送信され、変換回路５’から格納処理回路３’へは動作の実行を示す実行中信号と、内部の判断回路の判断結果を示す判断結果伝達信号とが送信される。
【００７４】
変換回路５’内部の判断回路は、変換回路の行う処理で、格納処理回路３’が次にバッファ４’へ格納する１組のデータが必要であるか否かを判断する。変換回路はこの判断結果を判断結果伝達信号で格納処理回路３’へ伝え、格納処理回路はこの信号の状態に従って、次の１組のデータのバッファ４’への格納を実行するかまたはその処理をスキップする。
【００７５】
以上説明したように本実施形態によれば、１組の画像データを解像度や倍率を変換する処理等で使用するか否かを判別し、画像データを５０％未満に縮小する場合に、処理に使用しない１組の画像データのバッファへの格納を省略することができる。従って、バッファへの格納時間を短縮でき、画像処理全体にかかる時間を短縮できる。
【００７６】
例えば、画像データの解像度を１２００ｄｐｉから３６０ｄｐｉに変換し縮小率として３０％になる場合や、画像データの解像度を６００ｄｐｉから３６０ｄｐｉに変換（縮小率＝６０％）し、さらに７０％の縮小処理を行うことで、トータルの縮小率が４２％（＝６０％×７０％）となる場合に、有効である。
【００７７】
［第２の実施形態］
第２の実施形態は、上記で説明した第１の実施形態と同様な画像処理装置であり、以下では相違点のみを説明して同様な部分についての説明を省略する。
【００７８】
図６は、第２の実施形態の主要部分を図２と同様に示した図である。本実施形態では、ラインのデータが変倍処理回路５で必要か否かの判断を、フィルター処理回路３が処理を開始する前にフィルター処理回路３の内部で行い、判断結果に従って、そのラインに対する処理の実行を決定すると共に、変倍処理回路５にその結果を伝えるように構成されている。
【００７９】
フィルター処理回路３から第２バッファ４へは、書き込み制御信号と共に書き込みデータが送信される。変倍処理回路５から第２バッファ４へは読み込み制御信号が送信され、この信号を受信すると第２バッファ４から変倍処理回路５へ読み込みデータが送信される。フィルター処理回路３から変倍処理回路５へは、２ライン分のデータを格納する度に起動信号が送信され、次のラインが不要である場合にはラインスキップ信号が送信される。一方、変倍処理回路５からフィルター処理回路３へは、処理中を示すＢＵＳＹ信号が送信される。
【００８０】
フィルター処理回路３で行うラインが必要か否かの判断は、上記第１の実施形態で説明したのと同様に、式（１）および（２）のどちらに合致するかに従って行われる。
【００８１】
そして、判断結果が必要であれば、通常通り次のラインの処理を行い、判断結果が不要であれば、次の１ラインに対する処理を省略して変倍処理回路５にラインスキップ信号を送信し、更に次のラインに対して、ラインが必要か否かの判断を行う。そして、変倍処理回路５で処理を行うために必要な２ライン分のデータを第２バッファに格納したら、変倍処理回路５に起動信号を送信する。
【００８２】
一方、変倍処理回路５は、フィルター処理回路３から起動信号が送信された後、第２バッファ４に格納された２ライン分のデータを使用して倍率変換処理を行い、その間フィルター処理回路３に対してＢＵＳＹ信号を送信する。
【００８３】
上記で説明した変倍処理以外にも本実施形態を適用できる。図７は、本実施形態の変形例の主要部分の構成を図６と同様に示した図である。
【００８４】
本変形例は、フィルター処理回路３、第２バッファ４、変倍処理回路５に対応して、格納処理回路３’、バッファ４’、複数の画素の値から出力する位置の画素の値を求める変換回路５’をそれぞれ有している。
【００８５】
格納処理回路３’からバッファ４’へは書き込み制御信号と共に書き込みデータが送信され、変換回路５’からバッファ４’へは読み込み制御信号が送信され、これに応答してバッファ４’から変換回路５’へ読み込みデータが送信される。また、格納処理回路３’から変換回路５’へは起動信号と内部の判断回路の判断結果を示す判断結果伝達信号とが送信され、変換回路５’から格納処理回路３’へは動作の実行を示す実行中信号が送信される。
【００８６】
格納処理回路３’内部の判断回路は、変換回路の行う処理で、次の１組のデータが必要であるか否かを判断する。格納処理回路３’はこの判断結果を判断結果伝達信号で変換回路５’へ伝えると共に、この信号の状態に従って、次の１組のデータのバッファ４’への格納を実行するかまたはその処理をスキップする。
【００８７】
以上説明したように本実施形態によれば、１組の画像データを解像度や倍率を変換する処理等で使用するか否かを判別し、処理に使用しない１組の画像データのバッファへの格納を省略することができる。従って、バッファへの格納時間を短縮でき、画像処理全体にかかる時間を短縮できる。
【００８８】
［第３の実施形態］
第３の実施形態は、上記で説明した第１および第２の実施形態と同様な画像処理装置であり、以下では相違点のみを説明して同様な部分についての説明を省略する。
【００８９】
上記第１および第２の実施形態では変倍処理で必要であるか否かをライン毎に判断していたが、本実施形態では変倍率から不要となるラインの本数を求めて判断に係る時間を短縮するものである。
【００９０】
本実施形態では上記第１および第２の実施形態で用いた式（１）および（２）に代えて、
｛［（Ｋ＋Ｍ）／Ｌｓ］−２｝　　　　　　　　　　　　（３）
を求めてその整数部分を不要となるライン数と判断して、現在処理中のラインの次から該当するライン数だけスキップして処理を行う。
【００９１】
上記第１の実施形態において例として示した条件を適用すると、変倍率３３．３％の場合に対しては、Ｋ＝３０、Ｍ＝０、Ｌｓ＝１０であるため、式（３）の値は１となり、第２バッファ４に２本格納した次のライン１本のみが不要となることがわかる。
【００９２】
また、変倍率２５％の場合に対しては、Ｋ＝４０、Ｍ＝０、Ｌｓ＝１０であるため、式（３）の値は２であるため、第２バッファ４に２本格納した次の２本のラインが不要となることがわかる。
【００９３】
なお、ここでは２ライン分の画像データを用いて変倍処理を行う場合について説明したが、変倍処理に用いるライン数が２以外の場合には、式（３）の最後の数字２の代わりに、用いるラインの数を使用する。
【００９４】
以上説明したように本実施形態によれば、サイズを縮小する場合に連続する複数のラインが不要となることを容易に判断できるので、画像のサイズを大幅に縮小する際に処理に使用しないデータを１度に認識でき、バッファへの格納時間を短縮して、画像処理全体にかかる時間を短縮できる。
【００９５】
【他の実施形態】
以上説明した実施形態では、記録ヘッドの解像度は３６０ｄｐｉとしたが、この値に限定するものではなく、例えば６００ｄｐｉや１２００ｄｐｉでも構わない。また、スキャナーの読み取り解像度（入力解像度）も例えば２４００ｄｐｉ等でも構わない。
【００９６】
また、ＤＥＤＣブロック６において、２値化処理の変わりに、Ｎ値処理（例えば３値や４値）を行うようにしても構わない。
【００９７】
解像度変換についても、６００ｄｐｉから３６０ｄｐｉに変換する場合に限定するものではなく、例えば１２００ｄｐｉから６００ｄｐｉに変換する場合でも構わない。
【００９８】
また、上記実施形態は、ラインデータなどの１連のデータが変倍処理等を行う際に必要であるか否かを、バッファにデータを格納する手段または変倍処理を行う手段のいずれかで実行するものであるが、この判断を格納処理を行う手段と変倍処理を行う手段との両方に設け、両者間の判断結果を示す信号をなくすことも可能である。
【００９９】
この場合、バッファへのデータの書き込み処理と、バッファからのデータの読みだし処理を並行して実行するような場合には、各々の処理開始直前に判断処理が実行でき、その結果に基づいて次の処理を決定できる為、判断結果にタイムラグが無く、処理の効率化をはかる事ができる。
【０１００】
なお、本発明は、複数の機器（例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなど）から構成されるシステムに適用しても、一つの機器からなる装置（例えば、複写機、ファクシミリ装置など）に適用してもよい。
【０１０１】
また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体（または記録媒体）を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても、達成されることは言うまでもない。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム（ＯＳ）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【０１０２】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【０１０３】
本発明を上記記憶媒体に適用する場合、その記憶媒体には、先に説明した（図９に示す）フローチャートに対応するプログラムコードが格納されることになる。
【０１０４】
【発明の効果】
以上詳細に説明したように本発明によれば、変換処理で使用されない不要なデータの格納処理を省略することができ、画像処理全体での処理速度を向上させることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の画像処理装置の第１の実施形態の構成を示すブロック図である。
【図２】図１のブロック図における主要な構成と送受信される信号を示す詳細ブロック図である。
【図３】第１の実施形態の変形例の主要構成を示す詳細ブロック図である。
【図４】第１の実施形態における変倍処理回路５の入力画素と出力画素の関係を示す第１の図である。
【図５】第１の実施形態における変倍処理回路５の入力画素と出力画素の関係を示す第２の図である。
【図６】本発明の画像処理装置の第２の実施形態の主要構成を示す詳細ブロック図である。
【図７】第２の実施形態の変形例の主要構成を示す詳細ブロック図である。
【図８】変換処理における入力画素と出力画素の位置関係を示す図である。
【図９】第１の実施形態の変倍処理回路の動作を示すフローチャートである。
【図１０】第１バッファ、フィルター回路、第２バッファについてのデータの格納を説明する図である。
【図１１】縮小率が５０％の場合の各処理のタイミングを説明する図である。
【図１２】縮小率が５０％未満の場合の各処理のタイミングを説明する図である。
【図１３】画像記録部（プリンター）の概略を説明するための図である。
【図１４】画像処理装置と画像入力部と画像記録部を説明する図である。
【符号の説明】
１　入力マスキング回路
２、４、７　バッファ
３　フィルター処理回路
５　変倍処理回路
６　ＤＥＤＣブロック
８　インタフェース
【図１】
2004048709.tif 000003
【図２】
2004048709.tif 000004
【図３】
2004048709.tif 000005
【図４】
2004048709.tif 000006
【図５】
2004048709.tif 000007
【図６】
2004048709.tif 000008
【図７】
2004048709.tif 000009
【図８】
2004048709.tif 000010
【図９】
2004048709.tif 000011
【図１０】
2004048709.tif 000012
【図１１】
2004048709.tif 000013
【図１２】
2004048709.tif 000014
【図１３】
2004048709.tif 000015
【図１４】
2004048709.tif 000016