(57)【要約】【課題】素子の機能面を気密に封止することができ、尚且つ素子自体あるいは配線基板との接合部である導電性バンプに過大な応力が作用するのを防げる素子実装基板及びその製造方法を提供すること。【解決手段】素子実装基板１は、配線基板１０中に形成された中空部１７に素子１１が複数の導電性バンプ１４を介して実装されて、素子１１の機能面１６と、中空部１７の内面１５との間に間隙ｇが形成されており、その間隙ｇと、間隙ｇ以外の中空部１７内の空間ｓとを気密に隔てる封止材１２が導電性バンプ１４の周囲に形成されている。【選択図】　　　　図１
2004031651.tif 000002
【特許請求の範囲】
【請求項１】
配線基板中に形成された中空部に素子が複数の導電性バンプを介して実装され、前記素子の機能面と前記中空部の内面との間に間隙が形成されている素子実装基板であって、
前記間隙と、前記間隙以外の前記中空部内の空間とを気密に隔てる封止材が前記素子の側面周辺に形成されている
ことを特徴とする素子実装基板。
【請求項２】
前記間隙以外の前記中空部内の前記空間を、前記配線基板の外部と導通させる導通路が前記配線基板に形成されている
ことを特徴とする請求項１に記載の素子実装基板。
【請求項３】
前記中空部の内面が疎水性材料で被覆されている
ことを特徴とする請求項１に記載の素子実装基板。
【請求項４】
前記素子は弾性表面波素子である
ことを特徴とする請求項１に記載の素子実装基板。
【請求項５】
配線基板中に形成された中空部に素子が複数の導電性バンプを介して実装され、前記素子の機能面と前記中空部の内面との間に間隙が形成されている素子実装基板の製造方法であって、
前記間隙と、前記間隙以外の前記中空部内の空間とを気密に隔てる封止材を前記素子の側面周辺に形成する工程を有する
ことを特徴とする素子実装基板の製造方法。
【請求項６】
前記間隙以外の前記中空部内の前記空間を、前記配線基板の外部と導通させる導通路を前記配線基板に形成する工程を有する
ことを特徴とする請求項５に記載の素子実装基板の製造方法。
【請求項７】
前記中空部の内面を疎水性材料で被覆する工程を有する
ことを特徴とする請求項５に記載の素子実装基板の製造方法。
【請求項８】
前記封止材を複数回に分けて形成する
ことを特徴とする請求項５に記載の素子実装基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配線基板中の中空部に素子が埋め込まれた構造を有する素子実装基板及びその製造方法に関し、更に詳しくは、中空部内で素子の機能面側の空間とそれ以外の空間とを気密に隔離した構造を有する素子実装基板及びその製造方法に関する。
【０００２】
【従来の技術】
従来、弾性表面波（ＳＡＷ；Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ　）素子などのように、機能面を直接封止材で覆うことができず、機能面側を中空にしなければならないような素子については、溶接封止やセラミックパッケージを用いて気密封止し、それを１つの部品として配線基板に表面実装していた。
【０００３】
その場合の実装は配線基板の最外層表面だけに限られ、しかもパッケージングされているため、本来の素子のサイズ（ベアチップのサイズ）よりも大きい実装面積が必要となる。しかし、最外層表面上の部品実装面積には限りがあり、近年の配線基板全体の小型化、高密度化実装への要求を満足できなくなってきている。
【０００４】
そこで、より多くの部品の実装を可能とし、同時に配線基板の小型化を実現するものとして、配線基板の内層に中空部を形成して、その中空部に、パッケージングしていない素子（ベアチップ）を実装することが、例えば特開昭６１−１１２３９９号公報に開示されている。
【０００５】
図１０に、その素子実装基板５０の要部断面図を示す。素子実装基板５０は、３つの基板６、７、８を積層してなる配線基板１０に、素子１１がベアチップの状態で実装されて構成される。
【０００６】
素子１１は基板６に形成された中空部１７に、その機能面１６を下に向けたフェイスダウン方式で実装されている。素子１１は複数の導電性バンプ（例えば、はんだバンプ、金スタッドバンプ等）１４を介して、基板７に形成された内層配線４に電気的に接続されている。したがって、導電性バンプ１４の高さ分（例えば、数十μｍ）の間隙ｇが、中空部１７の内面１５と、機能面１６との間に形成されている。
【０００７】
しかし、この構成では、導電性バンプ１４が樹脂などで保護されていないので信頼性の点で不十分である。半導体やセラミックでなる素子１１と、現在よく利用されている有機材の配線基板１０との間では熱膨張係数の差が大きく、素子１１と配線基板１０との接合部である導電性バンプ１４に応力が集中してクラックや導電性バンプ１４の外れが発生し易い。
特に、ベアチップ状の素子１１をフェイスダウンで実装する際の導電性バンプ１４は小さく、その高さも低いため、バンプ接合部の強度の補完は必要である。
【０００８】
一方、例えば特開平８−２７４５７５号公報には、図１１に示すように、中空部１７において、機能面１６の臨む間隙ｇ以外の空間を樹脂６１で封止した構成が開示されている。このような構成は、導電性バンプ１４にかかる応力を樹脂６１に分散させて、導電性バンプ１４の信頼性を確保できる。
【０００９】
【発明が解決しようとする課題】
しかし、図１１の構成では、樹脂６１を介して素子１１に作用する応力の問題がある。その応力としては１つに熱応力がある。一般に、樹脂材料は熱収縮が大きいので、樹脂６１の熱収縮で生じた応力は、その樹脂６１が接している素子１１へと作用する。熱応力以外にも機械的応力が素子１１に作用し易い。例えば、素子１１として弾性表面波素子を考えた場合、弾性表面波素子はフィルタ素子として携帯電話によく組み込まれる。そして、携帯電話などではボタン操作などによる配線基板１０の変形が生じ易く、配線基板１０の変形によって生じた応力は、配線基板１０と接している樹脂６１を介して、その樹脂６１と接している素子１１へと作用することになる。
特に、弾性表面波素子で用いられるＬｉＴａＯ３　などの材料は、シリコン半導体などに比べて脆く破損し易いので、素子１１に応力が作用することは避ける必要がある。
【００１０】
本発明は上述の問題に鑑みてなされ、その目的とするところは、素子の機能面を気密に封止することができ、尚且つ素子自体あるいは配線基板との接合部である導電性バンプに過大な応力が作用するのを防げる素子実装基板及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の素子実装基板は、配線基板中に形成された中空部に素子が複数の導電性バンプを介して実装されて、素子の機能面と中空部の内面との間に間隙が形成されており、その間隙と、間隙以外の中空部内の空間とを気密に隔てる封止材が素子側面周辺に形成されている。
【００１２】
本発明の素子実装基板の製造方法は、素子の機能面と中空部の内面との間の間隙と、この間隙以外の中空部内の空間とを気密に隔てる封止材を、素子側面周辺に形成する工程を有する。
【００１３】
封止材は、素子の機能面側の気密封止と、導電性バンプへの応力緩和を実現できればよく、必要以上に形成されていない。したがって、素子の機能面、及び機能面以外の素子の外表面は、配線基板に対して間隙あるいは空間を隔てて向き合っており、配線基板の熱変形や機械的変形による応力が素子に作用することを抑制できる。
【００１４】
また、機能面側の間隙以外の、中空部内の空間を、配線基板の外部と導通させる導通路を形成することによって、中空部は閉じた空間とならないので、配線基板が加熱される工程を受けても、配線基板に吸湿された水分の急激な蒸発による中空部の膨れを防げると共に、素子の動作中に素子から生じた熱の放熱性も良くなる。
【００１５】
更に、中空部の内面を疎水性材料で被覆すれば、中空部内面から配線基板の内部への水分の浸透を防げる。
【００１６】
封止材としては樹脂やゴムを用いることができる。樹脂は、熱硬化型、紫外線硬化型、熱可塑性の何れも用いることができる。あるいは、紫外線・熱併用硬化型のアクリル系樹脂を用いてもよい。
中でも、接着性、耐水性、耐電圧などに優れたエポキシ系樹脂や、弾性率が小さくヒートサイクル性に優れたシリコン系樹脂が好ましい。
例えば、エポキシ系樹脂を主成分とする熱硬化型の樹脂を用いた場合には、必要に応じて、硬化剤、フィラー、ゲル化剤などを添加してもよい。
硬化剤としては、アミン系や酸無水物系が一例として挙げられる。
フィラーは、例えば熱膨張係数の低減、吸水率の低減を目的として用いられ、珪酸やアルミナ、シリカなどが一例として挙げられる。
ゲル化剤は、流動性を制御することができる。
【００１７】
封止材の形成方法としては、シリンジなどから直接吐出するディスペンス方式や、スクリーン印刷法が挙げられる。
【００１８】
また、封止材を一度に形成するのではなく、複数回に分けて形成すれば、硬化歪みの低減や、機能面側への流入抑制に有効となる。
例えば、先ず、比較的高粘度の封止材を少量形成しておき、その後、先に形成した封止材で封止できなかった隙間を完全に覆うようにして、量を多めにした封止材を用いれば、先に形成した高粘度の封止材が流れ止めの役割を果たし、機能面側への流入を生じさせることなく、機能面側の間隙を確実に気密封止することができる。
あるいは、先にシリコン系樹脂を、その後、エポキシ系樹脂を用いれば、シリコン系樹脂がエポキシ系樹脂をはじく作用を利用して機能面側への流入を抑制できる。
また、予め封止材を先に形成した上で、素子を実装することでも機能面側への流入を抑制できる。この場合には、素子の実装後にも封止材を形成すれば、完全な気密封止を実現できる。もちろん、素子側にその機能面を避けるようにして封止材を形成した上で、実装を行ってもよい。素子の実装前に封止材を形成する方法では、封止材として熱硬化性樹脂を用いれば、導電性バンプにはんだを使用している場合は、リフローと同時に、封止材の熱硬化も行うこともできるので、工程数を削減できる。
更には、チキソ比が高めの封止材を常温で使用することも、機能面側への封止材の流入抑制に有効である。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２０】
（第１の実施の形態）
図１は、第１の実施の形態による素子実装基板１の要部断面図を示す。素子実装基板１は、３つの基板６、７、８を積層してなる配線基板１０に、素子１１がベアチップの状態で実装されて構成される。配線基板１０は、例えば、２層の外層配線２、３と、２層の内層配線４、５が形成された多層プリント配線板である。
【００２１】
素子１１は基板６に形成された中空部１７に、その機能面１６を下に向けたフェイスダウン方式で実装されている。素子１１は複数の導電性バンプ（例えば、はんだバンプ、金スタッドバンプ等）１４を介して、基板７に形成された内層配線４に電気的に接続されている。したがって、導電性バンプ１４の高さ分（例えば、数十μｍ）の間隙ｇが、中空部１７の内面１５と、機能面１６との間に形成されている。
【００２２】
更に、素子１１の側面周辺を覆うようにして封止材１２が形成されており、間隙ｇと、この間隙ｇ以外の中空部１７内の空間ｓとを気密に隔てている。
【００２３】
素子１１は具体的には弾性表面波素子（ＳＡＷ素子）である。この弾性表面波素子１１を例えばフィルタとして用いた場合について、図９を参照して説明する。
【００２４】
図９に示すように、弾性表面波素子１１は、ＬｉＴａＯ３、ＬｉＮｂＯ３、水晶などでなる圧電基板２１の機能面１６に例えばＡｌ、Ａｕなどでなるすだれ状電極（ＩＤＴ；Ｉｎｔｅｒｄｉｇｉｔａｌ　Ｔｒａｎｓｄｕｃｅｒ）２３、２４が形成されて構成される。入力用のすだれ状電極２３に接続する電極パッド２２に高周波電圧を印加すると、すだれ状電極２３が形成された圧電基板２１の表面が歪んで弾性表面波を発生する。この弾性表面波は圧電基板２１の表面を伝播して、出力用のすだれ状電極２４が形成された表面に到達する。これを受けて出力用のすだれ状電極２４に接続された電極パッド２５から、帯域制限された出力が得られる。
【００２５】
次に、図２〜図５を参照して、素子実装基板１の製造方法について説明する。
【００２６】
先ず、エポキシ樹脂などでなる基板７の両面に銅箔を貼り付け、あるいは、基板７の両面に直接銅めっきを施すことによって、両面銅張積層板を作製する。
【００２７】
次いで、その銅箔にドライフィルムを貼り付けた後、所望の回路パターンが形成されたマスクを重ねてドライフィルムを露光した後、現像液でドライフィルムを現像する。これにより、ドライフィルムには、所望の回路パターンに応じて選択的に開口が形成される。
【００２８】
次いで、そのドライフィルムをマスクとして銅箔を、エッチング液を用いてウェットエッチングする。これにより、配線４、５が得られる（図２参照）。
【００２９】
次いで、図２に示すように、素子１１を、その機能面１６を下にしたフェイスダウン方式で基板７に実装する。機能面１６側には、複数の導電性バンプ１４が、図９に示す電極パッド２２、２５に対応して形成されており、それら導電性バンプ１４を配線４上に位置決めした後、ボンディングすることによって、電極パッド２２、２５は導電性バンプ１４を介して配線４と電気的に接続される。
【００３０】
次いで、図３に示すように、複数の導電性バンプ１４の周囲を覆うようにして封止材１２を形成する。封止材１２は、流動性のある熱硬化性樹脂（エポキシ樹脂など）であり、例えば図５に示すように、シリンジ２０から少しずつ吐出させて、素子１１の４つの側面に沿って複数の導電性バンプ１４間の隙間を埋めるようにしてリング状に形成した後、熱硬化させる。この封止材１２によって、機能面１６と基板７との間の間隙は外部から気密に封止された空間となる。
【００３１】
封止材１２の粘度は、例えば１２０［Ｐａ・ｓ］　（ロータの回転数５０ｒｐｍ）、チキソ比（５ｒｐｍ／５０ｒｐｍ）は２．４、ゲルタイム（混合してからゲル化するまでの時間）は１０分（１２０℃）とし、硬化時揮発量は０．３重量％以下（１１０℃）であった。
【００３２】
次いで、図４に示すように、基板７の両面側に基板（プリプレグ）６、８を重ね、更に基板６、８の表面に銅箔を重ねて、これらを熱板の間で挟んで加圧及び加熱する。
【００３３】
素子１１側に重ねられる基板６には、凹所２６が形成されており、基板７との間で、素子１１を収容する中空部１７を形成する。更に、凹所２６の底部には導通路１３が形成されており、この導通路１３は、機能面１６が臨む気密封止された間隙ｇ以外の空間（機能面１６とは反対側の空間）ｓを基板６の外部とリークさせる。
【００３４】
中空部１７及び導通路１３は、予め積層前に基板６に形成しておく。例えば、ドリルなどの研削工具を用いた機械的加工や、レーザ加工や、エッチングなどの加工方法が用いられる。あるいは、導通路１３は積層後に形成してもよい。
【００３５】
次いで、基板６、８の表面に貼り付けられた銅箔にドライフィルムを貼り付けた後、所望の回路パターンが形成されたマスクを重ねてドライフィルムを露光する。その後、現像液でドライフィルムを現像して、ドライフィルムには、所望の回路パターンに応じて選択的に開口が形成される。
【００３６】
次いで、そのドライフィルムをマスクとして銅箔を、エッチング液を用いてウェットエッチングする。これにより、所望の銅箔パターン２、３（図１参照）が得られる。
【００３７】
次いで、ドリル加工にて、スルーホール１８を穿設し、このスルーホール１８に銅めっき１９を施して、図１に示す素子実装基板１が完成する。なお、素子実装基板１は図に示した素子１１以外にも、他の表面実装部品や、素子１１と同様な埋め込み素子が実装されている。
【００３８】
以上述べたように、本実施の形態によれば、導電性バンプ１４の周囲付近を局所的に覆う封止材１２によって、導電性バンプ１４を保護すると共に、素子１１の機能面１６を気密封止して水分などから保護して、機能面１６に形成されたすだれ状電極２３、２４（図９参照）などの腐食を防止することができる。尚且つ、素子１１の機能面１６側は間隙ｇを隔てて、更に機能面１６と反対側の面は空間ｓを隔てて、それぞれ配線基板１０に非接触で対向しているので、配線基板１０から素子１１に応力が作用するのを抑制できる。
更に、基板６、７、８を熱プレスで積層させる際に基板６、７、８で樹脂流れが生じても、封止材１２の存在によって、間隙ｇへの流入を防げる。
【００３９】
また、他の表面実装部品のリフロー時などに、配線基板１０が加熱されて、配線基板１０に吸湿されていた水分が中空部１７内で急激に蒸発しても、導通路１３から外部へと逃がすことができ、中空部１７の膨れを防いで中空部１７あるいは素子１１の破損を防げる。
導通路１３を介して中空部１７に侵入する水分や埃は、封止材１２によって、機能面１６への侵入が遮られる。更に、導通路１３の存在によって、中空部１７内の放熱性も高めることができる。
【００４０】
（第２の実施の形態）
上記第１の実施の形態で、配線基板１０の外部にリークする導通路１３の存在は、中空部１７への水分の侵入を許容してしまう。特に、基板６としてはガラス繊維に樹脂を含浸させたものがよく用いられ、更に中空部１７をドリル加工などで形成した場合には、中空部１７の内面１５に臨むガラス繊維がほつれ易い。そして、中空部１７内に水分が侵入すると、そのガラス繊維がほつれた部分からガラス繊維に沿って水分が配線基板１０の内部に浸透し配線基板１０の絶縁性の低下を引き起こすことにつながる。
【００４１】
そこで、本第２の実施の形態では、中空部１７の内面１５を疎水性材料で被覆している。これによって、中空部１７の内面１５から配線基板１０の内部へと水分が浸透してしまうのを防げる。
【００４２】
疎水性材料としては、２５０℃のプラズマＣＶＤで形成したＳｉ３Ｎ４膜、スパッタリングで形成されたＳｉＣ膜、Ｓｉ３Ｎ４膜、スパッタリングで形成されたＢＮ膜、室温のプラズマＣＶＤで形成されたＤＬＣ（ｄｉａｍｏｎｄ　ｌｉｋｅ　ｃａｒｂｏｎ　）膜などが、一例として挙げられる。
【００４３】
（第３の実施の形態）
本実施の形態では、図６に示すように、封止材を２段階に分けて形成している。先ず、図６Ａに示すように、少量の封止材１２ａを形成する。次いで、図６Ｂに示すように、先の封止材１２ａで覆われなかった部分を補って、間隙ｇを完全に気密封止するために封止材１２ｂを形成する。このとき、先に形成した封止材１２ａが、封止材１２ｂの間隙ｇへの流れ止めとして機能する。
封止材１２ａとしては、比較的粘度が高く、更に量を抑えて流動性を小さくしたものを用いれば有効である。封止材を２段階で形成することは、封止材の硬化時の歪みを抑制する点でも効果がある。もちろん、２段階に限らず、それ以上に分けて形成してもよい。
【００４４】
以上、本発明の各実施の形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００４５】
前述の製造方法とは異なり、予め凹所を有する多層プリント配線板を用意した後、その凹所に素子を実装し、次いで素子側面周辺を樹脂封止し、最後に凹所を他の基板で蓋をして、素子を収容した密閉構造の中空部を得てもよい。
【００４６】
図７に示すように、素子１１を基板８に実装した後、その基板８に、貫通孔が形成された基板７’を積層し、更にその貫通孔を塞ぐようにして基板７’の上に基板６’を積層することによって中空部１７を形成してもよい。
【００４７】
また、導通路１３は、図８に示すように、基板６の横方向に延在させて形成してもよい。
【００４８】
更に、図８に示すように、基板９と基板６との間に形成されたベタ状のグランドパターンＧＮＤの近傍に素子１１を埋め込むことによって、そのグランドパターンＧＮＤによる電磁シールド効果も得られる。回路構成上必要なグランドパターンＧＮＤを兼用させて用いるので、新たにシールド構造を形成する必要がなく、安易に電磁シールド効果を得ることができるだけでなく、耐湿性を向上させる点でも効果的である。
【００４９】
素子１１としては弾性表面波素子に限ることはなく、例えば、シリコン基板やその上に積層した薄膜を加工して、センサや可動部品（例えばモータやアクチュエータ）などを形成したＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）素子や、歪みや応力によって磁性薄膜の磁化方向を変えるようにした磁気機能素子などにも、本発明は適用できる。
【００５０】
【発明の効果】
以上述べたように、本発明によれば、素子が収容される中空部内で、封止材を局所的に形成することで、素子に過大な応力が作用するのを防いだ上で、素子の機能面の気密封止及び導電性バンプの保護を実現できる。これにより、素子の信頼性を損なわずに、素子実装基板の小型化及び高密度実装化が図れる。
【図面の簡単な説明】
【図１】本発明の、第１の実施の形態による素子実装基板の要部断面図である。
【図２】同第１の実施の形態による素子実装基板の製造工程を示す断面図である。
【図３】図２に続く製造工程を示す断面図である。
【図４】図３に続く製造工程を示す断面図である。
【図５】シリンジを用いた封止材の形成方法を説明する図である。
【図６】第３の実施の形態において、封止材を２段階に分けて形成する工程を示す断面図である。
【図７】変形例による素子実装基板の要部断面図である。
【図８】他変形例による素子実装基板の要部断面図である。
【図９】弾性表面波素子の模式図である。
【図１０】従来例の素子実装基板の要部断面図である。
【図１１】他従来例の素子実装基板の要部断面図である。
【符号の説明】
１…素子実装基板、１０…配線基板、１１…素子、１２…封止材、１２ａ…封止材、１２ｂ…封止材、１３…導通路、１４…導電性バンプ、１６…機能面、１７…中空部、ｇ…間隙、ｓ…空間。
【図１】
2004031651.tif 000003
【図２】
2004031651.tif 000004
【図３】
2004031651.tif 000005
【図４】
2004031651.tif 000006
【図５】
2004031651.tif 000007
【図６】
2004031651.tif 000008
【図７】
2004031651.tif 000009
【図８】
2004031651.tif 000010
【図９】
2004031651.tif 000011
【図１０】
2004031651.tif 000012
【図１１】
2004031651.tif 000013