(57)【要約】【課題】小型化が可能であり、然も安定した回路動作を実現することが出来る積層モジュールを提供する。【解決手段】本発明に係る積層モジュールは、積層構造を有して回路パターン３が内蔵された第１積層基板１と、積層構造を有して回路パターン３１が内蔵された第２積層基板２とを具え、両積層基板１、２は、接合パターン７、７１を介して互いに接合されると共に、互いに電気的に接続されている。両積層基板１、２の対向面間には、複数のチップ部品４、４１が介在し、両積層基板１、２の対向面には、各チップ部品４、４１が嵌まる凹部１１、１２、２１、２２が形成され、各チップ部品は、該凹部に嵌合した状態で両積層基板１、２によって挟持されている。又、両積層基板１、２にはそれぞれ内蔵グランド層５、５１が形成されている。【選択図】　　　図２
2004128413.tif 000002
【特許請求の範囲】
【請求項１】
積層構造を有して回路パターン（３）が内蔵された第１積層基板（１）と、積層構造を有して回路パターン（３１）が内蔵された第２積層基板（２）とを具え、両積層基板（１）（２）は、接合パターン（７）（７１）を介して互いに接合されると共に、互いに電気的に接続され、両積層基板（１）（２）の対向面間に、少なくとも１つのチップ部品が介在し、少なくとも何れか一方の積層基板の対向面には、該チップ部品が嵌まる凹部が形成され、該チップ部品は、該凹部に嵌合した状態で両積層基板（１）（２）によって挟持され、両積層基板（１）（２）には、少なくとも前記チップ部品を挟んで両側に、グランド層が形成されている積層モジュール。
【請求項２】
何れか一方の積層基板には、前記凹部の底面に、チップ部品の端子部と接続されるパッドが形成されている請求項１に記載の積層モジュール。
【請求項３】
両積層基板（１）（２）のグランド層はそれぞれ、基板全域若しくは略全域に拡がっている請求項１又は請求項２に記載の積層モジュール。
【請求項４】
両積層基板（１）（２）の内、少なくとも何れか一方の積層基板のグランド層は、該積層基板中に中間層として内蔵されている請求項３に記載の積層モジュール。
【請求項５】
両積層基板（１）（２）の内、少なくとも何れか一方の積層基板のグランド層は、該積層基板の表面を覆って形成されている請求項３に記載の積層モジュール。
【請求項６】
両積層基板（１）（２）の内、少なくとも何れか一方の積層基板のグランド層は、該積層基板の表面及び側面を覆って形成されている請求項３に記載の積層モジュール。
【請求項７】
前記積層基板の表面を覆うグランド層には、特定の情報を表わす文字列が透かし彫りの状態で形成されている請求項５又は請求項６に記載の積層モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯電話機などの電子機器に装備される電子部品としての積層モジュールに関するものである。
【０００２】
【従来の技術】
従来、携帯電話機などの小型の電子機器においては、複数の回路素子を１チップの積層モジュールに集積化して、該積層モジュールを回路基板上に実装することが行なわれている。
積層モジュールにおいては、図７及び図８に示す如く、複数のセラミックス層が積層されて積層基板（８）が構成され、該積層基板（８）中に、コンデンサやインダクターを構成すべき内蔵回路パターン（３２）が作り込まれている。又、積層基板（８）の表面には、基板中に作り込むことが出来ないチップ部品（４）（４１）を実装し、基板表面には、前記チップ部品（４）（４１）を覆う金属製カバー（９）が取り付けられる（非特許文献１参照）。
【０００３】
【特許文献１】
特許第３０４８５９２号公報
【特許文献２】
特許第３０６７６１２号公報
【非特許文献１】
「日経エレクトロニクス」１９９９年７月２６日（ｎｏ．７４８）、ｐ．１４０−１５２
【０００４】
【発明が解決しようとする課題】
ところで、近年における携帯電話機などの電子機器の小型化に伴って、積層モジュールに対する小型化の要求が益々高まっている。一方、積層モジュールに要求される機能は益々拡大しており、これに伴って、内蔵すべき回路パターンや実装すべきチップ部品の数が増加しており、回路パターンやチップ部品の集積度を上げる必要が生じている。
【０００５】
しかしながら、従来の積層モジュールにおいては、積層基板（８）上の複数のチップ部品（４）（４１）を金属製カバー（９）によって覆う構造が採用されているため、金属製カバー（９）の内部には、チップ部品（４）（４１）の周囲に拡がる大きな空間が形成されることとなり、これによってモジュール全体が大型化する問題があった。
又、外力の作用によって金属製カバー（９）が変形すると、その歪みが積層基板（８）の内蔵回路パターン（３２）に影響を及ぼし、特に高周波数域においては回路動作が不安定となる問題があった。
【０００６】
そこで本発明の目的は、小型化が可能であり、然も安定した回路動作を実現することが出来る積層モジュールを提供することである。
【０００７】
【課題を解決する為の手段】
本発明に係る積層モジュールは、積層構造を有して回路パターン（３）が内蔵された第１積層基板（１）と、積層構造を有して回路パターン（３１）が内蔵された第２積層基板（２）とを具え、両積層基板（１）（２）は、接合パターン（７）（７１）を介して互いに接合されると共に、互いに電気的に接続されている。
両積層基板（１）（２）の対向面間には、少なくとも１つのチップ部品が介在し、少なくとも何れか一方の積層基板の対向面に、該チップ部品が嵌まる凹部が形成され、該チップ部品は、該凹部に嵌合した状態で両積層基板（１）（２）によって挟持されている。
両積層基板（１）（２）には、少なくとも前記チップ部品を挟んで両側に、グランド層が形成されている。又、何れか一方の積層基板には、前記凹部の底面に、チップ部品の端子部と接続されるパッドが形成されている。
【０００８】
上記本発明の積層モジュールにおいては、従来は金属製カバーによって覆われていた複数のチップ部品が、第１積層基板（１）と第２積層基板（２）の間に挟持されて、両基板の間に埋設されているので、従来の金属製カバーの装着は不要である。
従って、チップ部品の周囲に無駄な空間は存在せず、この結果、モジュール全体の小型化が可能である。然も、両積層基板（１）（２）中に多くの内蔵回路パターンを作り込むことが出来るので、積層モジュールの多機能化が可能である。
又、第１積層基板（１）と第２積層基板（２）とが互いに一体化された構造を有しているので、モジュール全体としての剛性が高く、外力の作用によっても容易に変形しないので、高周波数域においても安定した回路動作が実現される。
【０００９】
【発明の効果】
本発明に係る積層モジュールによれば、小型化が可能であると共に、安定した回路動作を実現することが出来る。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態につき、図面に沿って具体的に説明する。
図１及び図２に示す本発明の積層モジュールは、複数のセラミックス層からなる第１積層基板（１）と、複数のセラミックス層からなる第２積層基板（２）とを接合して構成され、両積層基板（１）（２）の間に、複数のチップ部品（４）（４１）が挟持されている。
第１積層基板（１）及び第２積層基板（２）には、コンデンサやインダクター等を構成すべき内蔵回路パターン（３）（３１）が作り込まれている。又、第１積層基板（１）及び第２積層基板（２）には、最も外側の中間層に、基板全域若しくは略全域に拡がる内蔵グランド層（５）（５１）が形成されている。
尚、第２積層基板（２）の内蔵グランド層（５１）は、基板全域に拡がっているのに対し、第１積層基板（１）の内蔵グランド層（５）は、図３（ａ）（ｂ）に示す如く、信号入力端子（１５）（１６）及び信号出力端子（１７）（１８）を除く基板領域に拡がっている。
【００１１】
図１及び図２に示す如く、第２積層基板（２）と対向する第１積層基板（１）の内面には、複数のチップ部品（４）（４１）の下半部がそれぞれ嵌まる複数の凹部（１１）（１２）が形成されており、該凹部（１１）（１２）の底面には、チップ部品（４）（４１）の端子部を半田付けするためのパッド（６）（６１）（６１）が形成されている。
一方、第１積層基板（１）と対向する第２積層基板（２）の内面には、複数のチップ部品（４）（４２）の上半部がそれぞれ嵌まる複数の凹部（２１）（２２）が形成されている。
【００１２】
又、第１積層基板（１）の内面には、その外周部に接合パターン（７）が形成されると共に、その内側に、内蔵回路パターン（３）と繋がる信号端子（７２）が形成されている。第２積層基板（２）の内面には、第１積層基板（１）の接合パターン（７）と対応する位置に、接合パターン（７１）形成されると共に、第１積層基板（１）の信号端子（７２）と対応する位置に、内蔵回路パターン（３１）と繋がる信号端子（７３）が形成されている。
【００１３】
第１積層基板（１）に複数のチップ部品（４）（４１）を実装することによって、これらのチップ部品（４）（４１）は内蔵回路パターン（３）と繋がることになる。
そして、第１積層基板（１）と第２積層基板（２）を図１の如く互いに対向せしめ、接合パターン（７）（７１）どうし並びに信号端子（７２）（７３）どうしを半田によって接合することにより、積層モジュールが組み立てられる。この結果、複数のチップ部品（４）（４１）は、両積層基板（１）（２）の凹部（１１）（１２）（２１）（２２）に収容された状態で、両積層基板（１）（２）の間に挟持される。
【００１４】
又、第１積層基板（１）の内蔵回路パターン（３）と第２積層基板（２）の内蔵回路パターン（３１）とが互いに接続され、両内蔵回路パターン（３）（３１）が互いに関連して動作することになる。
この際、チップ部品（４）（４１）及び内蔵回路パターン（３）（３１）は、その両側に配置された内蔵グランド層（５）（５１）によって包囲されているので、外部ノイズの影響を受けることはない。
【００１５】
図４に示す本発明の積層モジュールにおいては、第１積層基板（１）の内面に、複数の接合パターン（７）が形成されると共に、複数のチップ部品（４２）（４３）を実装するためのパッド（６２）（６２）（６３）（６３）が形成されている。又、第１積層基板（１）には、最も外側の中間層に、基板全域若しくは略全域に拡がる内蔵グランド層（５２）が形成されている。
一方、第２積層基板（２）の内面には、チップ部品（４２）（４３）の略全体が嵌まる凹部（２３）（２４）が形成されている。又、第２積層基板（２）には、その表面を覆って、表面グランド層（５３）が形成されている。
【００１６】
上記積層モジュールにおいては、複数のチップ部品（４２）（４３）は、第２積層基板（２）の凹部（２３）（２４）に収容された状態で、両積層基板（１）（２）の間に挟持される。
チップ部品（４２）（４３）及び内蔵回路パターン（３）は、その両側に配置された内蔵グランド層（５２）及び表面グランド層（５３）によって包囲されているので、外部ノイズの影響を受けることはない。
【００１７】
図５に示す積層モジュールは、図３に示す積層モジュールと基本的に同じ構造を有しているが、図４に示す如く、第２積層基板（２）の表面を覆う表面グランド層（５３）に、品番やメーカ名を表わす文字列（５４）が透かし彫りの状態で形成されている。該文字列（５４）は、表面グランド層（５３）の形成工程にてマスクパターンで同時に形成することが出来る。
【００１８】
更に図６に示す積層モジュールは、図３に示す積層モジュールと同様の構造を有しているが、図５に示す如く、第２積層基板（２）の表面及び側面を覆って、表面グランド層（５５）が形成され、該表面グランド層（５５）には、品番やメーカ名を表わす文字列（５４）が透かし彫りの状態で形成されている。
【００１９】
上記の何れの積層モジュールにおいても、従来は金属製カバーによって覆われていた複数のチップ部品が、第１積層基板（１）と第２積層基板（２）の間に挟持されて、両基板の間に埋設されているので、従来の金属製カバーの装着は不要である。従って、チップ部品の周囲に無駄な空間は存在せず、この結果、モジュール全体の小型化が可能である。
【００２０】
又、両積層基板（１）（２）中に多くの内蔵回路パターンを作り込むことが出来るので、積層モジュールの多機能化が可能である。
又、複数のチップ部品は両積層基板（１）（２）の間に埋設されているので、安定した動作が実現出来、更なる高集積度化に対応可能である。
更に、第１積層基板（１）と第２積層基板（２）とが互いに一体化された構造を有しているので、モジュール全体としての剛性が高く、外力の作用によっても容易に変形しないので、高周波数域においても安定した回路動作が実現される。
【００２１】
更に又、図１及び図２に示す積層モジュールにおいては、複数のチップ部品（４）（４１）が第１積層基板（１）の凹部（１１）（１２）と第２積層基板（２）の凹部（２１）（２２）の両方に嵌合するので、両積層基板（１）（２）の重ね合わせの位置決めを精度良く行なうことが出来る。
【００２２】
尚、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、図４〜図６に示す積層モジュールにおいては、図１及び図２に示す積層モジュールと同様に、第１積層基板（１）にもチップ部品（４２）（４３）が嵌まる凹部を形成して、チップ部品（４２）（４３）を両積層基板の凹部に嵌合させる構造とすることも可能である。
【図面の簡単な説明】
【図１】本発明に係る積層モジュールの断面図である。
【図２】該積層モジュールを分解して示す断面図である。
【図３】第１積層基板に形成されている内蔵グランド層の形状を示す断面図である。
【図４】本発明に係る他の積層モジュールの分解斜視図である。
【図５】本発明に係る他の積層モジュールの分解斜視図である。
【図６】本発明に係る更に他の積層モジュールの分解斜視図である。
【図７】従来の積層モジュールの一部破断正面図である。
【図８】該積層モジュールを分解して示す一部破断正面図である。
【符号の説明】
（１）　第１積層基板
（１１）　凹部
（１２）　凹部
（２）　第２積層基板
（２１）　凹部
（２２）　凹部
（３）　内蔵回路パターン
（３１）　内蔵回路パターン
（４）　チップ部品
（４１）　チップ部品
（５）　内蔵グランド層
（５１）　内蔵グランド層
（７）　接合パターン
（７１）　接合パターン
（７２）　信号端子
（７３）　信号端子
【図１】
2004128413.tif 000003
【図２】
2004128413.tif 000004
【図３】
2004128413.tif 000005
【図４】
2004128413.tif 000006
【図５】
2004128413.tif 000007
【図６】
2004128413.tif 000008
【図７】
2004128413.tif 000009
【図８】
2004128413.tif 000010