(57)【要約】【課題】広帯域な信号を増幅することができる小型で低損失が高周波能動装置および送受信装置を提供する。【解決手段】誘電体基板１には互いに対向した表面側スロット３と裏面側スロット５とからなるＰＤＴＬ６を形成する。ＰＤＴＬ６の途中には互いに逆方向に延びる表面側ショートスタブ７と裏面側ショートスタブ１０とを形成すると共に、これらのショートスタブ７，１０の分岐端を覆って表面側ＦＥＴ８と裏面側ＦＥＴ１１を設ける。これにより、表面側スロット３を挟む第１，第２の表面電極２Ａ，２Ｂと裏面側スロット５を挟む左，右が逆の第２，第１の裏面電極４Ｂ，４Ａとは高周波信号の位相が１８０度異なるから、これらの信号を用いて表面側ＦＥＴ８と裏面側ＦＥＴ１１を動作させることによって、１８０度カップラを用いることなくプッシュプル動作を行うことができる。【選択図】　　　　図１
2004048106.tif 000002
【特許請求の範囲】
【請求項１】
誘電体基板と、
該誘電体基板の表面に互いに間隔を隔てて設けられた第１の表面電極および第２の表面電極と、
該第１，第２の表面電極の間に挟設された表面側スロットと、
前記誘電体基板の裏面に前記第１，第２の表面電極にそれぞれ対向して配置され、互いに所定の間隔を隔てて設けられた第１の裏面電極および第２の裏面電極と、
前記表面側スロットと対向して配置され該第１，第２の裏面電極の間に挟設された裏面側スロットと、
前記表面側スロットの途中に位置して前記誘電体基板の表面に設けられ、前記表面側スロットを伝搬する高周波信号のうち前記第１の表面電極から第２の表面電極に向かう信号を増幅する表面側能動素子と、
前記裏面側スロットの途中に位置して該表面側能動素子と対向した位置で前記誘電体基板の裏面に設けられ、前記裏面側スロットを伝搬する高周波信号のうち前記第２の裏面電極から第１の裏面電極に向かう信号を増幅する裏面側能動素子とによって構成してなる高周波能動装置。
【請求項２】
前記第１の表面電極には前記表面側スロットの途中から分岐し表面側スロットの分岐位置に仮想的な開放点を形成する表面側アイソレーションスタブを設け、
前記表面側能動素子は、その制御端子が前記第１の表面電極のうち該表面側アイソレーションスタブよりも入力側に接続され、前記第１の表面電極のうち該表面側アイソレーションスタブよりも出力側と前記第２の表面電極との間の高周波信号を増幅し、
前記第２の裏面電極には前記裏面側スロットのうち前記表面側アイソレーションスタブの分岐位置と対応した途中位置から分岐し裏面側スロットの分岐位置に仮想的な開放点を形成する裏面側アイソレーションスタブを設け、
前記裏面側能動素子は、その制御端子が前記第２の裏面電極のうち該裏面側アイソレーションスタブよりも入力側に接続され、前記第２の裏面電極のうち該裏面側アイソレーションスタブよりも出力側と前記第１の裏面電極との間の高周波信号を増幅する構成としてなる請求項１に記載の高周波能動装置。
【請求項３】
前記表面側能動素子は電界効果トランジスタからなり、該表面側の電界効果トランジスタは、制御端子となるゲート端子が前記第１の表面電極のうち前記表面側アイソレーションスタブよりも入力側に接続され、ソース端子が前記第２の表面電極に接続され、ドレイン端子が前記第１の表面電極のうち前記表面側アイソレーションスタブよりも出力側に接続され、
前記裏面側能動素子は電界効果トランジスタからなり、該裏面側の電界効果トランジスタは、制御端子となるゲート端子が前記第２の裏面電極のうち前記裏面側アイソレーションスタブよりも入力側に接続され、ソース端子が前記第１の裏面電極に接続され、ドレイン端子が前記第２の裏面電極のうち前記裏面側アイソレーションスタブよりも出力側に接続される構成としてなる請求項２に記載の高周波能動装置。
【請求項４】
前記誘電体基板の表面には、前記表面側スロットの近傍に位置して周囲が電極によって取囲まれた表面開口部を設け、前記誘電体基板の裏面には、該表面開口部と対向した位置で前記裏面側スロットの近傍に配置され、周囲が電極によって取囲まれた裏面開口部を設け、前記表面開口部と裏面開口部とによって共振器を構成してなる請求項１，２または３に記載の高周波能動装置。
【請求項５】
前記請求項１ないし４のうちいずれかに記載の高周波能動装置を用いた送受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばマイクロ波、ミリ波等の高周波信号を増幅する高周波能動装置および該高周波能動装置を用いて構成されるレーダ装置、通信装置等の送受信装置に関する。
【０００２】
【従来の技術】
一般に、高周波信号を増幅する高周波能動装置として、例えば１８０度カップラを用いて入力信号を互いに１８０度位相が異なる分割信号に分けると共に、これらの分割信号を電界効果トランジスタ（以下、ＦＥＴという）をそれぞれ増幅した後、再び他の１８０度カップラを用いて分割信号を結合させて出力信号を得る構成が知られている（例えば、特表２０００−５００３０９号公報等）。
【０００３】
これにより、従来技術では、ＦＥＴをＢ級増幅させることによって全体としてプッシュプル動作させることができると共に、入力信号に対して歪の少ない出力信号を得ることができる。
【０００４】
【発明が解決しようとする課題】
ところで、上述した従来技術では、１８０度カップラを用いて入力信号の分割や出力信号の合成を行うため、増幅動作が可能となる信号の帯域が１８０度カップラの動作帯域によって制限されてしまうと共に、１８０度カップラの損失によって出力信号が減衰するという問題がある。また、１８０度カップラを実装するための実装空間を確保する必要があり、装置全体が大型化し易い傾向がある。
【０００５】
本発明は上述した従来技術の問題に鑑みなされたもので、広帯域な信号を増幅することができる小型で低損失な高周波能動装置および送受信装置を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の発明による高周波能動装置は、誘電体基板と、該誘電体基板の表面に互いに間隔を隔てて設けられた第１の表面電極および第２の表面電極と、該第１，第２の表面電極の間に挟設された表面側スロットと、前記誘電体基板の裏面に前記第１，第２の表面電極にそれぞれ対向して配置され、互いに所定の間隔を隔てて設けられた第１の裏面電極および第２の裏面電極と、前記表面側スロットと対向して配置され該第１，第２の裏面電極の間に挟設された裏面側スロットと、前記表面側スロットの途中に位置して前記誘電体基板の表面に設けられ、前記表面側スロットを伝搬する高周波信号のうち前記第１の表面電極から第２の表面電極に向かう信号を増幅する表面側能動素子と、前記裏面側スロットの途中に位置して該表面側能動素子と対向した位置で前記誘電体基板の裏面に設けられ、前記裏面側スロットを伝搬する高周波信号のうち前記第２の裏面電極から第１の裏面電極に向かう信号を増幅する裏面側能動素子とによって構成している。
【０００７】
このように構成したことにより、表面側スロットと裏面側スロットは平面誘電体線路を構成するから、高周波信号はこれらのスロットに沿って誘電体基板の内部等を伝搬する。このとき、表面側スロットと裏面側スロットには、ほぼ同じ位相の高周波信号が伝搬する。一方、表面側スロットを伝搬する高周波信号のうち第１の表面電極から第２の表面電極に向かう信号は、第２の表面電極から第１の表面電極に向かう信号に対して位相が１８０度異なる。同様に、裏面側スロットを伝搬する高周波信号のうち第１の裏面電極から第２の裏面電極に向かう信号は、第２の裏面電極から第１の裏面電極に向かう信号に対して位相が１８０度異なる。
【０００８】
そして、表面側能動素子を用いて第１の表面電極から第２の表面電極に向かう信号を増幅し、裏面側能動素子を用いて第２の裏面電極から第１の裏面電極に向かう信号を増幅するから、表面側能動素子と裏面側能動素子とは、互いに位相が１８０度異なる信号を増幅することができる。この結果、表面側能動素子と裏面側能動素子とは、表面側スロットと裏面側スロットに対してこれらの増幅した信号を合成して出力するから、表面側能動素子と裏面側能動素子を例えばＢ級増幅動作させることによって、全体としてプッシュプル動作をさせることができる。
【０００９】
請求項２の発明は、前記第１の表面電極には前記表面側スロットの途中から分岐し表面側スロットの分岐位置に仮想的な開放点を形成する表面側アイソレーションスタブを設け、前記表面側能動素子は、その制御端子が前記第１の表面電極のうち該表面側アイソレーションスタブよりも入力側に接続され、前記第１の表面電極のうち該表面側アイソレーションスタブよりも出力側と前記第２の表面電極との間の高周波信号を増幅し、前記第２の裏面電極には前記裏面側スロットのうち前記表面側アイソレーションスタブの分岐位置と対応した途中位置から分岐し裏面側スロットの分岐位置に仮想的な開放点を形成する裏面側アイソレーションスタブを設け、前記裏面側能動素子は、その制御端子が前記第２の裏面電極のうち該裏面側アイソレーションスタブよりも入力側に接続され、前記第２の裏面電極のうち該裏面側アイソレーションスタブよりも出力側と前記第１の裏面電極との間の高周波信号を増幅する構成としている。
【００１０】
これにより、表面側能動素子の制御端子と裏面側能動素子の制御端子にはそれぞれ位相が１８０度異なる高周波信号を入力することができるから、一方の能動素子が増幅動作するときに、他方の能動素子の動作を停止させることができる。そして、表面側能動素子は第１の表面電極の第２の表面電極との間の高周波信号を増幅し、裏面側能動素子は第２の裏面電極の第１の裏面電極との間の高周波信号を増幅するから、表面側能動素子と裏面側能動素子とは、互いに位相が１８０度異なる高周波信号を交互に増幅することができ、全体としてプッシュプル動作をさせることができる。
【００１１】
請求項３の発明は、前記表面側能動素子は電界効果トランジスタからなり、該表面側の電界効果トランジスタは、制御端子となるゲート端子が前記第１の表面電極のうち前記表面側アイソレーションスタブよりも入力側に接続され、ソース端子が前記第２の表面電極に接続され、ドレイン端子が前記第１の表面電極のうち前記表面側アイソレーションスタブよりも出力側に接続され、前記裏面側能動素子は電界効果トランジスタからなり、該裏面側の電界効果トランジスタは、制御端子となるゲート端子が前記第２の裏面電極のうち前記裏面側アイソレーションスタブよりも入力側に接続され、ソース端子が前記第１の裏面電極に接続され、ドレイン端子が前記第２の裏面電極のうち前記裏面側アイソレーションスタブよりも出力側に接続される構成としている。
【００１２】
これにより、表面側のＦＥＴのゲート端子と裏面側のＦＥＴのゲート端子にはそれぞれ位相が１８０度異なる高周波信号として正負が逆の高周波電圧を入力することができるから、一方のＦＥＴが増幅動作するときに、他方のＦＥＴの動作を停止させることができる。そして、表面側のＦＥＴはソースとドレインとの間の信号として第１，第２の表面電極の間の高周波信号を増幅し、裏面側能動素子はソースとドレインとの間の信号として第２，第１の裏面電極の間の高周波信号を増幅するから、表面側のＦＥＴと裏面側のＦＥＴとは、互いに位相が１８０度異なる高周波信号を交互に増幅することができ、全体としてプッシュプル動作をさせることができる。
【００１３】
請求項４の発明は、前記誘電体基板の表面には、前記表面側スロットの近傍に位置して周囲が電極によって取囲まれた表面開口部を設け、前記誘電体基板の裏面には、該表面開口部と対向した位置で前記裏面側スロットの近傍に配置され、周囲が電極によって取囲まれた裏面開口部を設け、前記表面開口部と裏面開口部とによって共振器を構成している。
【００１４】
これにより、共振器は互いに対向した表面開口部と裏面開口部とによって構成するから、共振器を用いて小型で低損失なフィルタを構成することができる。また、共振器は表面側スロットおよび裏面側スロットの近傍に配置されるから、これらのスロットに対して共振器を容易に結合することができる。このため、表面側能動素子および裏面側能動素子を含めた装置全体を小型化することができると共に、共振器によるフィルタを用いて表面側スロットおよび裏面側スロットを伝搬する高周波信号からノイズを除去し、２つの能動素子を用いて低損失な状態で高周波信号を増幅することができる。
【００１５】
請求項５の発明のように、本発明による高周波能動装置を用いて送受信装置を構成してもよい。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態による高周波能動装置および送受信装置を添付図面を参照しつつ詳細に説明する。
【００１７】
まず、図１ないし図６は第１の実施の形態による高周波能動装置を示し、図において、１は略平板状をなす誘電体基板で、該誘電体基板１は、例えば樹脂材料、セラミックス材料、またはこれらを混合して焼結した複合材料とによって形成されている。また、誘電体基板１は、その表面１Ａと裏面１Ｂに後述の表面側導体層２と裏面側導体層４とがそれぞれ設けられている。
【００１８】
２は誘電体基板１の表面１Ａに形成された表面側導体層で、該表面側導体層２は、フォトリソグラフィープロセス等と用いて薄膜状の導電性金属材料によって形成され、互いに一定の間隔を隔てて設けられた第１の表面電極２Ａおよび第２の表面電極２Ｂによって構成されている。
【００１９】
３は第１，第２の表面電極２Ａ，２Ｂの間に挟んで設けられた表面側スロットで、該表面側スロット３は、一定の幅寸法をもって溝状に形成され、高周波信号の伝送方向（矢示Ａ方向）に沿って延びている。
【００２０】
４は誘電体基板１の裏面１Ｂに形成された裏面側導体層で、該裏面側導体層４は、表面側導体層２と同様に薄膜状の導電性金属材料によって形成されている。また、裏面側導体層４は、誘電体基板１を挟んで第１の表面電極２Ａと対向した位置に形成された第１の裏面電極４Ａと、誘電体基板１を挟んで第２の表面電極２Ｂと対向した位置に形成された第２の裏面電極４Ｂとによって構成され、第１，第２の裏面電極４Ａ，４Ｂは、互いに一定の間隔を隔てて配置されている。
【００２１】
５は第１，第２の裏面電極４Ａ，４Ｂの間に挟んで設けられた裏面側スロットで、該裏面側スロット５は、表面側スロット３とほぼ同じ値の一定の幅寸法をもって溝状に形成され、誘電体基板１を挟んで表面側スロット３と対向して表面側スロット３と平行に延びている。
【００２２】
そして、表面側スロット３と裏面側スロット５は平面誘電体伝送線路６（以下、ＰＤＴＬ６という）を構成し、該ＰＤＴＬ６は、高周波信号を誘電体基板１の内部とその近傍に集中させると共に、スロット３，５に沿って図１中の矢示Ａ方向に向けて高周波信号を伝搬させるものである。
【００２３】
７は第１の表面電極２Ａに設けられた表面側アイソレーションスタブとしての表面側ショートスタブで、該表面側ショートスタブ７は、表面側スロット３の途中から分岐して例えば高周波信号の波長λに対して４分の１程度の長さ寸法（λ／４）をもって延び、その先端が短絡されている。そして、表面側ショートスタブ７は、表面側スロット３の分岐位置に仮想的な開放点を形成している。
【００２４】
なお、表面側ショートスタブ７は、高周波信号の波長λに対して４分の１程度の長さ寸法（λ／４）をもって延びるものとしたが、例えば高周波信号の波長λに対して（２ｎ＋１）λ／４程度の長さ寸法（但し、ｎ：整数）をもって延びる構成としてもよい。
【００２５】
８は表面側スロット３の途中に位置して誘電体基板１の表面１Ａに設けられた表面側能動素子としての表面側電界効果トランジスタ（以下、表面側ＦＥＴ８という）で、該表面側ＦＥＴ８は、表面側ショートスタブ７の基端（分岐端）側に位置して表面側スロット３の周囲を覆った状態でゲート端子Ｇ、ソース端子Ｓ、ドレイン端子Ｄが半田等のバンプ９を用いて表面側導体層２に接合され、誘電体基板１の表面１Ａ側にフリップチップ実装されている。
【００２６】
また、表面側ＦＥＴ８は、制御端子となるゲート端子Ｇが第１の表面電極２Ａのうち表面側ショートスタブ７よりも入力側に接続され、ソース端子Ｓが第２の表面電極２Ｂに接続され、ドレイン端子Ｄが第１の表面電極２Ａのうち表面側ショートスタブ７よりも出力側に接続されている。これにより、表面側ＦＥＴ８は、ゲート端子Ｇとドレイン端子Ｄとが表面側ショートスタブ７によって分離され、ゲート端子Ｇに入力される電圧に基づいてソース端子Ｓとドレイン端子Ｄとの間の高周波信号を増幅する。
【００２７】
１０は第２の裏面電極４Ｂに設けられた裏面側アイソレーションスタブとしての裏面側ショートスタブで、該裏面側ショートスタブ１０は、裏面側スロット５のうち表面側ショートスタブ７の分岐位置と対応した途中位置から分岐して表面側ショートスタブ７とほぼ同じ長さ寸法をもって延び、その先端が短絡されている。そして、裏面側ショートスタブ１０は、裏面側スロット５の分岐位置に仮想的な開放点を形成している。
【００２８】
１１は裏面側スロット５の途中に位置して誘電体基板１の裏面１Ｂに設けられた裏面側能動素子としての裏面側電界効果トランジスタ（以下、裏面側ＦＥＴ１１という）で、該裏面側ＦＥＴ１１は、裏面側ショートスタブ１０の基端（分岐端）側に位置して裏面側スロット５の周囲を覆った状態でゲート端子Ｇ、ソース端子Ｓ、ドレイン端子Ｄが半田等のバンプ１２を用いて裏面側導体層４に接合され、誘電体基板１の裏面１Ｂ側にフリップチップ実装されている。
【００２９】
また、裏面側ＦＥＴ１１は、制御端子となるゲート端子Ｇが第２の裏面電極４Ｂのうち裏面側ショートスタブ１０よりも入力側に接続され、ソース端子Ｓが第１の裏面電極４Ａに接続され、ドレイン端子Ｄが第２の裏面電極４Ｂのうち裏面側ショートスタブ１０よりも出力側に接続されている。これにより、裏面側ＦＥＴ１１は、ゲート端子Ｇとドレイン端子Ｄとが裏面側ショートスタブ１０によって分離され、ゲート端子Ｇに入力される電圧に基づいてソース端子Ｓとドレイン端子Ｄとの間の高周波信号を増幅する。
【００３０】
本実施の形態による高周波能動装置は上述の如き構成を有するもので、次にその作動について説明する。
【００３１】
まず、ＰＤＴＬ６に高周波信号を入力すると、スロット３，５との幅方向に対して電界Ｅ（図４参照）が形成されると共に、スロット３，５の長さ方向と誘電体基板１の厚さ方向とに対して磁界（図示せず）が形成される。そして、高周波信号は、スロット３，５内に露出する誘電体基板１の表面１Ａと裏面１ＢとをＥ面とするＴＥ１０モードに準じたモードの電磁波をなしてスロット３，５に沿って伝搬する。このとき、高周波信号は、スロット３，５が開口した誘電体基板１の表面１Ａと裏面１Ｂとでそれぞれ全反射を繰り返し、誘電体基板１の内部とその近傍に集中して伝搬する。
【００３２】
ここで、表面側スロット３と裏面側スロット５には、ほぼ同じ位相の高周波信号が伝搬する。一方、表面側スロット３を伝搬する高周波信号のうち第１の表面電極２Ａから第２の表面電極２Ｂに向かう信号は、第２の表面電極２Ｂから第１の表面電極２Ａに向かう信号に対して電界Ｅが逆向きとなり、位相が１８０度異なる。同様に、裏面側スロット５を伝搬する高周波信号のうち第１の裏面電極４Ａから第２の裏面電極４Ｂに向かう信号は、第２の裏面電極４Ｂから第１の裏面電極４Ａに向かう信号に対して位相が１８０度異なる。
【００３３】
これにより、表面側ＦＥＴ８のゲート端子Ｇと裏面側ＦＥＴ１１のゲート端子Ｇにはそれぞれ位相が１８０度異なる高周波信号として正負が逆の高周波電圧が入力される。このため、それぞれのＦＥＴ８，１１をＢ級動作させた場合には、表面側ＦＥＴ８が増幅動作するときに裏面側ＦＥＴ１１の増幅動作は停止し、裏面側ＦＥＴ１１が増幅動作するときに表面側ＦＥＴ８の増幅動作は停止する。この結果、表面側ＦＥＴ８と裏面側ＦＥＴ１１とは、互いに位相が１８０度異なる高周波信号を交互に増幅するから、全体としてプッシュプル動作をさせることができる。
【００３４】
かくして、本実施の形態では、ＰＤＴＬ６を構成する表面側スロット３と裏面側スロット５の途中で互いに対面した位置に表面側ＦＥＴ８と裏面側ＦＥＴ１１を設けたから、表面側ＦＥＴ８と裏面側ＦＥＴ１１を用いてＰＤＴＬ６を伝搬する高周波信号のうち互いに位相が１８０度異なる信号を増幅することができ、従来技術のように１８０度カップラを用いることなくプッシュプル動作をさせることができる。このため、１８０度カップラを用いた場合に比べて、損失を低減できると共に、装置全体を小型化することができる。
【００３５】
また、第１，第２の表面電極２Ａ，２Ｂと第２，第１の裏面電極４Ｂ，４Ａとは、互いに幅方向の逆位置に配置されることによって、高周波信号の周波数に関係なく常に逆位相（逆電圧）の信号が伝搬するから、１８０度カップラのように帯域が制限されることがなく、広帯域にわたって高周波信号を増幅することができる。
【００３６】
さらに、高周波信号の伝搬方向に延びるＰＤＴＬ６の中心線を軸として第１，第２の表面電極２Ａ，２Ｂと第１，第２の裏面電極４Ａ，４Ｂとは線対称となる形状をなしている。このため、図５および図６に示すように誘電体基板１の表面１Ａと裏面１Ｂとで同一の電極パターンとなると共に、ＦＥＴ８，１１は端子の配置も含めて同一のものを用いることができるから、２つのＦＥＴ８，１１の動作が同じになり易く、ＦＥＴ８，１１の動作の相違に基づくプッシュプル動作時の歪みを低減することができる。そして、ＦＥＴ８，１１は同一のものを用いるから、異なるものを使用する場合に比べて、製造コストを低下させることができる。
【００３７】
また、ＰＤＴＬ６を用いて高周波能動装置を構成したから、誘電体基板１の表面１Ａと裏面１Ｂとで対称な電極形状とすることができ、スロット３，５間に高周波信号のエネルギーを閉じ込め易く、マイクロストリップライン等の他の伝送線路を用いた場合に比べて不要モードの発生を抑制しつつ高周波信号を増幅することができる。
【００３８】
次に、図７ないし図９は本発明の第２の実施の形態を示し、本発明の特徴は、表面側スロットと裏面側スロットからなるＰＤＴＬの近傍に表面開口部と裏面開口部からなる共振器を設けたことにある。なお、本実施の形態では、第１の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。
【００３９】
２１はＰＤＴＬ６の近傍に設けられた例えば合計３個のＴＥ０１０モード共振器で、該ＴＥ０１０モード共振器２１は、表面側スロット３の端部近傍に位置して表面側導体層２を貫通して設けられた円形状の表面開口部２２と、該表面開口部２２と対向した位置で裏面スロット５の端部近傍に配置され裏面側導体層４を貫通して設けられた円形状の裏面開口部２３とによって構成されている。そして、これらの開口部２２，２３は誘電体基板１の表面１Ａと裏面１Ｂとで対称形状をなす、その周囲が電極となる導体層２，４によって取り囲まれている。
【００４０】
また、誘電体基板１には、ＴＥ０１０モード共振器２１を挟んで他の表面側スロット３′と裏面側スロット５′とからなるＰＤＴＬ６′が設けられている。そして、ＴＥ０１０モード共振器２１はＰＤＴＬ６，６′間に列状に並んで配置され、ＰＤＴＬ６，６′を通過する高周波信号に対して所定帯域の信号を通過させる帯域通過フィルタを構成している。
【００４１】
かくして、本実施の形態でも第１の実施の形態と同様の作用効果を得ることができるが、本実施の形態では、ＰＤＴＬ６の近傍に位置してＴＥ０１０モード共振器２１を設けたから、ＦＥＴ８，１１が設けられたＰＤＴＬ６とＴＥ０１０モード共振器２１とを容易に結合させることができる。また、開口部２２，２３からなるＴＥ０１０モード共振器２１は誘電体基板１の表面１Ａと裏面１Ｂとで対称形状をなす開口部２２，２３によって構成するから、小型で低損失な帯域通過フィルタを構成することができる。このため、高周波機能装置全体を小型化することができると共に、共振器２１による帯域通過フィルタを用いてＰＤＴＬ６を伝搬する高周波信号からノイズを除去しつつＦＥＴ８，１１を用いて低損失な状態で高周波信号を増幅することができる。
【００４２】
次に、図１０は本発明の第３の実施の形態を示し、本実施の形態の特徴は、本発明による高周波能動装置を用いて通信装置を構成したことにある。
【００４３】
３１は本実施の形態による送受信装置としての通信装置で、該通信装置３１は、バイアス電圧Ｖｄと制御電圧Ｖｃによって駆動する電圧制御発振器３２と、該電圧制御発振器３２に混合器３３、帯域通過フィルタ３４、電力増幅器３５、ディプレクサ３６を介して接続されたアンテナ３７と、該電圧制御発振器３２とディプレクサ３６との間に接続された混合器３８、帯域通過フィルタ３９、低雑音増幅器４０とによって構成されている。
【００４４】
そして、混合器３３、帯域通過フィルタ３４、電力増幅器３５は、電圧制御発振器３２による搬送波と中間周波信号ＩＦとを混合してアップコンバートした送信信号をアンテナ３７から送信する送信部を構成している。また、混合器３８、帯域通過フィルタ３９、低雑音増幅器４０は、アンテナ３７から受信した受信信号と電圧制御発振器３２による搬送波とを混合して中間周波信号ＩＦにダウンコンバートする受信部を構成している。
【００４５】
また、これらの電圧制御発振器３２、混合器３３、帯域通過フィルタ３４、電力増幅器３５、ディプレクサ３６、アンテナ３７、混合器３８、帯域通過フィルタ３９、低雑音増幅器４０等は例えば１枚の誘電体基板（図示せず）に一体化して形成されると共に、該誘電体基板に設けられた第１の実施の形態によるＰＤＴＬ６と同様の平面誘電体伝送線路４１（以下、ＰＤＴＬ４１という）によって接続されている。また、電力増幅器３５は、第１の実施の形態によるショートスタブ７，１０、ＦＥＴ８，１１と同様にＰＤＴＬ４１の途中に設けた一対のショートスタブ、電界効果トランジスタ（図示せず）によって構成され、帯域通過フィルタ３４，３９は例えば誘電体基板の両面に設けた円形開口部からなるＴＥ０１０モード共振器等によって構成されている。
【００４６】
本実施の形態による通信装置は上述の如き構成を有するもので、次にその作動について説明する。
【００４７】
まず、通信装置を用いて送信を行うときには、混合器３３に対して電圧制御発振器３２を用いて搬送波としての所定周波数の信号を入力すると共に、中間周波信号ＩＦを入力する。これにより、混合器３３は、搬送波と中間周波信号ＩＦを混合してアップコンバートし、このアップコンバートされた送信信号を電力増幅器３５を用いて増幅した後にアンテナ３７から送信する。
【００４８】
一方、通信装置を用いて受信を行うときには、アンテナ３７から受信した受信信号は、低雑音増幅器４０を用いて増幅した後に混合器３８に入力される。このとき、混合器３８には電圧制御発振器３２による搬送波も入力されるから、混合器３８は、搬送波と受信信号とを混合して中間周波信号ＩＦにダウンコンバートする。
【００４９】
かくして、本実施の形態によれば、ＰＤＴＬ４１の途中に一対のＦＥＴからなる電力増幅器３５を設けたから、１８０度カップラを用いずに電力増幅器３５にプッシュプル動作をさせることができ、小型で大出力のモジュールを構成することができる。また、ＰＤＴＬ４１は誘電体基板の両面対称な開口部からなるＴＥ０１０モード共振器等と容易に一体化することができるから、エネルギーの閉じ込め性を高めることができ、小型で低損失なモジュールを実現することができ、通信装置全体の電力効率を高め、消費電力を低減することができる。
【００５０】
なお、前記第３の実施の形態では、本発明による高周波能動装置を通信装置に適用した場合を例を挙げて説明したが、例えば送受信装置としてレーダ装置等に適用してもよい。
【００５１】
また、第１および第２の実施の形態では、表面側アイソレーションスタブ、裏面側アイソレーションスタブとしてショートスタブ７，１０を用いるものとした。しかし、本発明はこれに限らず、例えば表面側アイソレーションスタブ、裏面側アイソレーションスタブとして例えば高周波信号の波長λに対して（ｎ＋１）λ／２程度の長さ寸法（但し、ｎ：整数）を有するオープンスタブを用いる構成としてもよい。
【００５２】
さらに、前記第２の実施の形態では、円形状の表面開口部２２、裏面開口部２３を用いてＴＥ０１０モード共振器２１を構成するものとしたが、例えば四角形状の表面開口部、裏面開口部を用いてＰＤＴＬ共振器を構成してもよい。
【００５３】
【発明の効果】
以上詳述した如く、請求項１の発明によれば、表面側スロットと裏面側スロットの途中で互いに対向した位置に表面側能動素子と裏面側能動素子を設けたから、表面側能動素子と裏面側能動素子を用いて２つのスロットに沿って伝搬する高周波信号のうち互いに位相が１８０度異なる信号を増幅することができ、プッシュプル動作をさせることができる。このため、１８０度カップラを用いた場合に比べて、損失を低減できると共に、装置全体を小型化することができる。また、第１，第２の表面電極と第２，第１の裏面電極とは高周波信号の周波数に関係なく常に逆位相の信号が伝搬するから、１８０度カップラのように帯域が制限されることがなく、広帯域にわたって高周波信号を増幅することができる。
【００５４】
請求項２の発明によれば、第１の表面電極には表面側アイソレーションスタブを設け、表面側能動素子の制御端子を第１の表面電極のうち該表面側アイソレーションスタブよりも入力側に接続すると共に、第２の裏面電極には裏面側アイソレーションスタブを設け、裏面側能動素子の制御端子を第２の裏面電極のうち該裏面側アイソレーションスタブよりも入力側に接続したから、表面側能動素子の制御端子と裏面側能動素子の制御端子にはそれぞれ位相が１８０度異なる高周波信号を入力することができる。このため、一方の能動素子が増幅動作するときに、他方の能動素子の動作を停止させることができるから、表面側能動素子と裏面側能動素子とは、互いに位相が１８０度異なる高周波信号を交互に増幅することができ、全体としてプッシュプル動作をさせることができる。
【００５５】
請求項３の発明によれば、表面側能動素子と裏面側能動素子をそれぞれ電界効果トランジスタ（ＦＥＴ）によって構成したから、表面側のＦＥＴのゲート端子と裏面側のＦＥＴのゲート端子にはそれぞれ位相が１８０度異なる高周波信号として正負が逆の高周波電圧を入力することができ、全体としてプッシュプル動作をさせることができる。また、誘電体基板の表面と裏面とで同一の電極パターンとなると共に、表面側と裏面側とでＦＥＴは端子の配置も含めて同一のものを用いることができるから、ＦＥＴの動作の相違に基づくプッシュプル動作時の歪みを低減することができると共に、異なるＦＥＴを使用する場合に比べて、製造コストを低下させることができる。
【００５６】
請求項４の発明によれば、誘電体基板の表面と裏面には表面側スロットと裏面側スロットの近傍に位置して互いに対向した表面開口部と裏面開口部とを設け、これらの表面開口部と裏面開口部とによって共振器を構成したから、共振器を用いて小型で低損失なフィルタを構成することができると共に、共振器を表面側スロットおよび裏面側スロットに対して容易に結合することができる。このため、表面側能動素子および裏面側能動素子を含めた装置全体を小型化することができると共に、共振器によるフィルタを用いて表面側スロットおよび裏面側スロットを伝搬する高周波信号からノイズを除去し、２つの能動素子を用いて低損失な状態で高周波信号を増幅することができる。
【００５７】
さらに、請求項５の発明によれば、本発明による高周波能動装置を用いて送受信装置を構成したから、送受信装置全体の損失を低減することができ、電力効率を高めて消費電力を低減することができる。
【図面の簡単な説明】
【図１】第１の実施の形態による高周波能動装置を示す斜視図である。
【図２】第１の実施の形態による高周波能動装置を分解して示す分解斜視図である。
【図３】図１中の矢示ＩＩＩ−ＩＩＩ方向からみた高周波能動装置を示す断面図である。
【図４】図１中の矢示ＩＶ−ＩＶ方向からみた高周波能動装置を示す断面図である。
【図５】第１の実施の形態による高周波能動装置を示す平面図である。
【図６】第１の実施の形態による高周波能動装置を示す底面図である。
【図７】第２の実施の形態による高周波能動装置を示す斜視図である。
【図８】第２の実施の形態による高周波能動装置を示す平面図である。
【図９】第２の実施の形態による高周波能動装置を示す底面図である。
【図１０】第３の実施の形態による通信装置を示すブロック図である。
【符号の説明】
１　誘電体基板
２　表面側導体層（電極）
２Ａ　第１の表面電極
２Ｂ　第２の表面電極
３　表面側スロット
４　裏面側導体層（電極）
４Ａ　第１の裏面電極
４Ｂ　第２の裏面電極
５　裏面側スロット
６，４１　ＰＤＴＬ
７　表面側ショートスタブ（表面側アイソレーションスタブ）
８　表面側ＦＥＴ（表面側能動素子）
１０　裏面側ショートスタブ（裏面側アイソレーションスタブ）
１１　裏面側ＦＥＴ（裏面側能動素子）
２１　ＴＥ０１０モード共振器
２２　表面開口部
２３　裏面開口部
３５　電力増幅器
【図１】
2004048106.tif 000003
【図２】
2004048106.tif 000004
【図３】
2004048106.tif 000005
【図４】
2004048106.tif 000006
【図５】
2004048106.tif 000007
【図６】
2004048106.tif 000008
【図７】
2004048106.tif 000009
【図８】
2004048106.tif 000010
【図９】
2004048106.tif 000011
【図１０】
2004048106.tif 000012