(57)【要約】【課題】駆動トランジスタのホトカレント、しきい値電圧のばらつきを抑制し、ＥＬ表示パネルの表示品位を向上させる。【解決手段】有機ＥＬ素子７０の駆動用ＴＦＴ８５は、マルチゲート構造である。すなわち、絶縁性基板１００上にポリシリコン層から成る能動層１０１が配置され、この能動層１０１上にゲート絶縁層１０２を介して、複数のゲート２０がくし歯状に配置されている。等価回路でみると、ゲートが共通の複数のトランジスタが直列接続され、この共通ゲートに画素選択用トランジスタ１０のソース１０ｓが接続されている。【選択図】　図２
2004126106.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を備え、各画素は、エレクトロルミネッセンス素子と、ゲート信号に応じて各画素を選択するための画素選択用薄膜トランジスタと、前記画素選択用薄膜トランジスタを通して供給される表示信号に応じて前記エレクトロルミネッセンス素子に電流を供給する駆動用薄膜トランジスタとを有し、前記駆動用薄膜トランジスタがマルチゲートで構成されていることを特徴とするエレクトロルミネッセンス表示装置。
【請求項２】
前記画素選択用薄膜トランジスタがシングルゲートで構成されていることを特徴とする請求項１記載のエレクトロルミネッセンス表示装置。
【請求項３】
前記画素選択用薄膜トランジスタのゲート数が前記駆動用薄膜トランジスタのゲート数より少ないことを特徴とする請求項１記載のエレクトロルミネッセンス表示装置。
【請求項４】
前記駆動用薄膜トランジスタを複数備え、これらの駆動用薄膜トランジスタは前記エレクトロルミネッセンス素子に並列に接続されていることを特徴とする請求項１記載のエレクトロルミネッセンス表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はエレクトロルミネッセンス表示装置に関し、特に各画素毎に、画素選択用薄膜トランジスタと、エレクトロルミネッセンス素子を電流駆動するための駆動用薄膜トランジスタと、を有するエレクトロルミネッセンス表示装置に関する。
【０００２】
【従来の技術】
近年、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ：以下、「ＥＬ」と略称する）素子を用いたＥＬ表示装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。特に、ＥＬ素子を駆動させるスイッチング素子として薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」と略称する）を備えたＥＬ表示装置が開発されている。
【０００３】
図６に、有機ＥＬ表示パネル内の一画素の等価回路図を示す。実際の有機ＥＬ表示パネルでは、この画素がｎ行ｍ列のマトリクスに配置されている。
【０００４】
ゲート信号Ｇｎを供給するゲート信号線５０と、表示信号Ｄｍを供給するドレイン信号線６０とが互いに交差している。
【０００５】
それらの両信号線の交差点付近には、有機ＥＬ素子７０及びこの有機ＥＬ素子７０を駆動する駆動用ＴＦＴ８０、画素を選択するための画素選択用ＴＦＴ１０が配置されている。
【０００６】
駆動用ＴＦＴ８０のソースには、電源ライン９０から正電源電圧ＰＶｄｄが供給されている。また、そのドレインは有機ＥＬ素子７０のアノード７１に接続されている。
【０００７】
画素選択用ＴＦＴ１０のゲートにはゲート信号線５０が接続されることによりゲート信号Ｇｎが供給され、ドレイン１０ｄにはドレイン信号線６０が接続され、表示信号Ｄｍが供給される。画素選択用ＴＦＴ１０のソース１０ｓは駆動用ＴＦＴ８０のゲートに接続されている。ここで、ゲート信号Ｇｎは不図示の垂直ドライバ回路から出力される。表示信号Ｄｍは不図示の水平ドライバ回路から出力される。
【０００８】
また、有機ＥＬ素子７０は、アノード７１、カソード７２、このアノード７１とカソード７２の間に形成された発光素子層（不図示）から成る。カソード７２には、負電源電圧ＣＶが供給されている。
【０００９】
また、駆動用ＴＦＴ８０のゲートには保持容量Ｃｓが接続されている。保持容量Ｃｓは表示信号Ｄｍに応じた電荷を保持することにより、１フィールド期間、表示画素の表示信号を保持するために設けられている。
【００１０】
上述した構成のＥＬ表示装置の動作を説明する。ゲート信号Ｇｎが一水平期間ハイレベルになると、画素選択用ＴＦＴ１０がオンする。すると、ドレイン信号線６０から表示信号Ｄｍが画素選択用ＴＦＴ１０を通して、駆動用ＴＦＴ８０のゲートに印加される。
【００１１】
そして、そのゲートに供給された表示信号Ｄｍに応じて、駆動用ＴＦＴ８０のコンダクタンスが変化し、それに応じた駆動電流が駆動用ＴＦＴ８０を通して有機ＥＬ素子７０に供給され、有機ＥＬ素子７０が点灯する。そのゲートに供給された表示信号Ｄｍに応じて、駆動用ＴＦＴ８０がオフ状態の場合には、駆動用ＴＦＴ８０には電流が流れないため、有機ＥＬ素子７０も消灯する。なお、関連する先行技術文献には、例えば以下の特許文献１がある。
【００１２】
【特許文献１】
特開２００２−１７５０２９号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、駆動用ＴＦＴ８０がオフ状態のときに、外部からの光が駆動用ＴＦＴ８０に入射されると、いわゆるホトカレント（光電流）が流れ、このホトカレントがリーク電流となって有機ＥＬ素子７０に供給されるため、有機ＥＬ素子７０がわずかに発光してしまうという問題があった。
【００１４】
また、駆動用ＴＦＴ８０をＰチャネル型で構成すると、トランジスタのチャネル領域を構成しているポリシリコン層の結晶状態の不安定性により、しきい値にばらつきが生じやすい。すると、有機ＥＬ素子７０に流れる電流が画素毎に変化してしまい、表示パネルの色むらが生じるという問題があった。
【００１５】
【課題を解決するための手段】
本発明は、上述した課題に鑑みてなされたものであり、駆動用薄膜トランジスタをマルチゲート（複数ゲート構造）で構成した。つまり、各ゲート下のチャネル領域が分断され、等価回路でみると、ゲートが共通の複数のトランジスタが直列された構造となる。
【００１６】
これにより、その複数の直列トランジスタ中、一つのトランジスタのチャネル領域に光が入射され、局所的にホトカレントが生じたとしても、他のトランジスタにホトカレントが同時に発生しなければ、駆動用薄膜トランジスタとしては、ホトカレントが流れることはない。
【００１７】
したがって、駆動用薄膜トランジスタがオフ状態のときに、ホトカレントが発生し、このホトカレントがリーク電流となってエレクトロルミネッセンス素子に供給され、このエレクトロルミネッセンス素子が発光してしまうという不具合が防止される。
【００１８】
また、駆動用薄膜トランジスタをマルチゲート（複数ゲート構造）で構成したことで、トランジスタのしきい値を決定するチャネル領域が、複数のゲート下にそれぞれ分断される。そして、それぞれのチャネル領域を構成するポリシリコンの結晶状態がランダムにばらつくことで、各トランジスタのしきい値のばらつきもランダムとなる。マルチゲートの駆動用薄膜トランジスタのしきい値は、それらの各しきい値が平均化されたものであるから、そのばらつきはシングルゲートのものに比べて小さくなる。
【００１９】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照しながら詳細に説明する。まず、第１の実施形態について図１、図２、図３を参照しながら説明する。図１は有機ＥＬ表示パネル内の一画素の等価回路図である。図２はこの一画素の平面パターン図である。また、図３は図２におけるＸ−Ｘ線に沿った断面図である。実際の有機ＥＬ表示パネルでは、この画素がｎ行ｍ列のマトリクスに配置されている。
【００２０】
有機ＥＬ素子７０の駆動用ＴＦＴ８５は、マルチゲート構造である。すなわちガラス基板等の透明な絶縁性基板１００上にポリシリコン層から成る能動層１０１が配置され、この能動層１０１上にゲート絶縁層１０２を介して、マルチゲート２０がくし歯状に配置されている。マルチゲート２０上には、層間絶縁層１０３が形成されている（図２，図３参照）。等価回路でみると、ゲートが共通の複数のトランジスタが直列接続され、この共通ゲートに画素選択用ＴＦＴ１０のソース１０ｓが接続されている（図１参照）。
【００２１】
以下、この画素構造について詳しく説明する。ゲート信号Ｇｎを供給するゲート信号線５０が行方向に延在し、表示信号Ｄｍを供給するドレイン信号線６０が行方向に延在し、これらの信号線が互いに立体的に交差している。ゲート信号線５０は、クロム層若しくはモリブデン層等から成り、ドレイン信号線６０はその上層のアルミニウム層等から成る。
【００２２】
画素選択用ＴＦＴ１０において、ポリシリコン層から成る能動層１５上にゲート絶縁層（不図示）が形成され、そのゲート絶縁層上に、ゲート信号線５０から延びた２つのゲートがオーバーラップして、ダブルゲート構造を形成している。また、この画素選択用ＴＦＴ１０ソース１０ｄは、ドレイン信号線６０とコンタクト１６を介して接続されている。画素選択用ＴＦＴ１０のドレイン１０ｓを構成しているポリシリコン層は、保持容量領域に延在され、その上層の保持容量線１１と容量絶縁膜を介してオーバーラップしており、このオーバーラップ部分で保持容量Ｃｓが形成されている。
【００２３】
そして、画素選択用ＴＦＴ１０のドレイン１０ｓから延びたポリシリコン層は、駆動用ＴＦＴ８５のマルチゲート２０にアルミニウム配線１７を介して接続されている。マルチゲート２０は、クロム層若しくはモリブデン層等から形成されている。このマルチゲート２０は、くし歯状の形状を呈しており、駆動用ＴＦＴ８５の能動層１０１上にゲート絶縁層１０１を介してオーバーラップしている。
【００２４】
駆動用ＴＦＴ８５のソースはコンタクトを介して、正電源電圧ＰＶｄｄが供給９０に接続されている。また、駆動用ＴＦＴ８５のドレインはコンタクトを介して有機ＥＬ素子７０のアノード７１に接続されている。
【００２５】
上記構成によれば、有機ＥＬ素子７０の駆動用ＴＦＴ８５をマルチゲート構造しているので、その４つの直列トランジスタ中、一つのトランジスタのチャネル領域に光が入射され、局所的にホトカレントが生じたとしても、他のトランジスタにホトカレントが同時に発生しなければ、駆動用ＴＦＴ８５としては、ホトカレントが流れることはない。これにより、駆動用ＴＦＴ８５がオフ状態のときにホトカレントが発生し、このホトカレントがリーク電流となって有機ＥＬ素子７０に供給され、この有機ＥＬ素子７０が発光してしまうという不具合が防止される。
【００２６】
また、駆動用ＴＦＴ８５をマルチゲートで構成したことで、ＴＦＴのしきい値を決定するチャネル領域が、４つのゲート下にそれぞれ分断される。そして、それぞれのチャネル領域を構成するポリシリコンの結晶状態がランダムにばらつくことで、各トランジスタのしきい値のばらつきもランダムとなる。駆動用ＴＦＴ８５のしきい値は、それらの各しきい値が平均化されたものであるから、そのばらつきはシングルゲートのものに比べて小さくなる。
【００２７】
これにより、有機ＥＬ素子７０に流れる電流が画素毎に変化してしまい、表示パネルの色むらが生じるという問題が解消できる。なお、駆動用ＴＦＴ８５は、４つの直列トランジスタから構成しているが、その直列トランジスタの数は、適宜増減することができる。
【００２８】
次に、第２の実施形態について図４、図５を参照しながら説明する。図４は、有機ＥＬ表示パネル内の一画素の等価回路図である。図５はこの一画素の平面パターン図である。なお、図５におけるＸ−Ｘ線に沿った断面は図３に示す断面と同じである。
【００２９】
本実施形態では、駆動用ＴＦＴ８５を並列トランジスタで構成している。すなわち、駆動用ＴＦＴ８５は、ドレイン、ソース及びゲートが共通に接続された２つの並列トランジスタ８５Ａ，８５Ｂに分けられ、それぞれの並列トランジスタ８５Ａ，８５Ｂにマルチゲート２０が入力されている。
【００３０】
そして、各並列トランジスタ８５Ａ，８５Ｂは、ソースドレイン方向に直列接続された４つの直列トランジスタから構成されている。そして、各並列トランジスタ８５Ａ，８５Ｂの共通ソースはコンタクトを介して、正電源電圧ＰＶｄｄが供給された電源ライン９０に接続されている。また、各並列トランジスタ８５Ａ，８５Ｂの共通ドレインはコンタクトを介して有機ＥＬ素子７０のアノード７１に接続されている。
【００３１】
このように、本実施形態によれば、駆動用ＴＦＴ８５を並列トランジスタ８５Ａ，８５Ｂで構成しているので、一方のトランジスタが不良となった場合でも動作上問題が生じないという利点がある。並列トランジスタ８５Ａ，８５Ｂはそれぞれ４つの直列トランジスタから構成しているが、その直列トランジスタの数は適宜増減することができる。
【００３２】
また、第１の実施形態では、画素選択用ＴＦＴ１０をダブルゲート構造で構成しているが、本実施形態では画素選択トランジスタのようにシングルゲート構造であってもよい。
【００３３】
【発明の効果】
本発明によれば、各画素毎に、画素選択用薄膜トランジスタと、エレクトロルミネッセンス素子を電流駆動するための駆動用薄膜トランジスタと、を有するエレクトロルミネッセンス表示装置において、駆動用薄膜トランジスタをマルチゲート構造としたので、ホトカレントの発生が抑止され、駆動用薄膜トランジスタがオフ状態のときにエレクトロルミネッセンス素子が発光してしまうという不具合が防止される。また同時に、駆動用薄膜トランジスタのしきい値のばらつきが小さくなるので、表示パネルの色むらを無くすことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るエレクトロルミネッセンス表示装置の回路図である。
【図２】本発明の第１の実施形態に係るエレクトロルミネッセンス表示装置の平面パターン図である。
【図３】図２におけるＸ−Ｘ線に沿った断面図である。
【図４】本発明の第２の実施形態に係るエレクトロルミネッセンス表示装置の回路図である。
【図５】本発明の第２の実施形態に係るエレクトロルミネッセンス表示装置の平面パターン図である。
【図６】従来例に係るエレクトロルミネッセンス表示装置の回路図である。
【符号の説明】
１０　　画素選択用ＴＦＴ
２０　　マルチゲート
５０　　ゲート線
６０　　ドレイン線
８５　　駆動用ＴＦＴ
８５Ａ，８５Ｂ　並列トランジスタ
７０　　有機ＥＬ素子
９０　　電源ライン
１００　絶縁性基板
１０１　能動層
１０２　ゲート絶縁層
１０３　層間絶縁層
【図１】
2004126106.tif 000003
【図２】
2004126106.tif 000004
【図３】
2004126106.tif 000005
【図４】
2004126106.tif 000006
【図５】
2004126106.tif 000007
【図６】
2004126106.tif 000008