(57)【要約】【課題】位相検波をデジタル信号処理により実施するようにして、検波精度を向上させることができるデジタル検波装置を提供する。【解決手段】位相検出部１と、振幅検出部２と、位相演算部３とを備えてなるデジタル検波装置Ａであって、前記位相検出部１が、所定間隔でサンプリングされた入力信号ｐおよび参照信号ｑの位相差を検出してその位相信号ｒを前記位相演算部３に出力し、前記振幅検出部２が、前記所定間隔でサンプリングされた入力信号ｐの振幅を検出してその振幅信号ｓを前記位相演算部３に出力し、前記位相演算部３が、前記位相信号ｒおよび振幅信号ｓに対して所定の演算処理をして入力信号の位相および振幅をデジタル信号で出力するものである。【選択図】　図１
2004028652.tif 000002
【特許請求の範囲】
【請求項１】
位相検出部と、振幅検出部と、位相演算部とを備えてなるデジタル検波装置であって、
前記位相検出部が、所定間隔でサンプリングされた入力信号および参照信号の位相差を検出してその位相信号を前記位相演算部に出力し、
前記振幅検出部が、前記所定間隔でサンプリングされた入力信号の振幅を検出してその振幅信号を前記位相演算部に出力し、
前記位相演算部が、前記位相信号および振幅信号に対して所定の演算処理をして入力信号の位相および振幅をデジタル信号で出力する
ことを特徴とするデジタル検波装置。
【請求項２】
位相検出部が、入力信号側ゼロクロス検出部と、参照信号側ゼロクロス検出部と、前記入力信号側ゼロクロス検出部および参照信号側ゼロクロス検出部からの検出信号により位相信号を生成する位相信号生成部とを備えてなることを特徴とする請求項１記載のデジタル検波装置。
【請求項３】
位相検出部が、入力信号側ゼロクロス検出部および参照信号側ゼロクロス検出部のそれぞれの下流側に分周器を備えてなることを特徴とする請求項２記載のデジタル検波装置。
【請求項４】
サンプリングがサンプリングされる信号の周波数より若干小さな周波数の信号を用いてなされることを特徴とする請求項１記載のデジタル検波装置。
【請求項５】
サンプリングがサンプリングされる信号の周波数の整数倍より若干小さなまたは若干大きな周波数の信号を用いてなされることを特徴とする請求項１記載のデジタル検波装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル検波装置に関する。さらに詳しくは、例えば渦流探傷の探傷信号における雑音を傷信号との位相の差異を利用して抑圧できるように検波を行うデジタル検波装置に関する。
【０００２】
【従来の技術】
従来より、導電性の試験体表層部の傷を非接触式にて検出する探傷方法として、渦流探傷が行われている（例えば特開２００１−２９６２７９号公報参照）。渦流探傷においては、試験体に発生する渦電流が、試験体の形状寸法、電磁気的特性および試験体とセンサコイルとの相対位置など数多くの他因子による影響を受けることから、このような他因子による雑音を抑圧するための信号処理が傷の検出を確実に行う上で重要となってくる。そして、このような信号処理として、交流である探傷信号において傷信号と雑音との位相の差異を利用して、雑音を抑圧するように探傷信号の検波を行う位相検波（位相解析）が行われている（なお、静電センサにおける位相検波について特開平８−２７８３３６号公報参照）。
【０００３】
位相検波は、傷信号と雑音との間に大きな位相の差異が生ずるように設定された探傷条件の下で、その位相差を利用して雑音を抑圧しＳ／Ｎ比の向上を図るもので、その具体的な実施方法として同期検波法が代表的である。同期検波法は、電子的なスイッチング回路を用いる方法と乗算演算素子を用いる方法とがあり、スイッチング回路による同期検波は、図１０に示すように、同図（ａ）の探傷信号のうち、スイッチング回路により同図（ｂ）の制御信号がＯＮの期間のみを切り取るようにして同図（ｃ）の出力波形を得、その平均を求めることで同図斜線部分の面積Ｓ´に対応する位相差θ´を求めるものとされる。
【０００４】
一方、乗算演算素子による同期検波は、図１１に示すように、乗算演算素子としての掛算器１０１に参照信号ｑ´とアンプ１０２によりＫ１倍された探傷信号ｐ´とが入力され、両入力を掛け合わせて求められる検波信号ｆｄがローパスフィルタ（ＬＰＦ）１０３を通過され、これにより抽出される位相成分をアンプ１０４に通過させてＫ２倍するようにして、検波信号ｆｄの平均を求めることで位相差θ´を求めるものとされる。
【０００５】
しかしながら、これら従来の位相検波はいずれも、スイッチング回路、掛算器などの演算素子にアナログ素子を用いるものとされているため、一般に、以下のような問題を生じる。
【０００６】
（１）検波特性がアナログ素子の周波数特性に依存するため、高周波の位相検波に対応できない（現在市販のアナログ乗算器を用いた場合、対応周波数は１０メガ・ヘルツが限界である）。
【０００７】
（２）測定精度がアナログ素子の精度に依存し、高精度化が困難である。
【０００８】
（３）高速のアナログ乗算器は高価である。
【０００９】
また、渦流探傷の位相検波をアナログ乗算器により実施する場合の問題点としては以下のようなものがある。
【００１０】
（１１）渦流探傷の位相検波においては、探傷信号に位相変化だけではなく振幅変化を伴うのが通常であるため、振幅の変化により乗算した結果が変化し、位相のみの変化量を取り出すのが困難である。
【００１１】
（１２）振幅変化が位相変化よりも極端に大きい場合、飽和を避けるよう振幅変化の最大値で回路を調整しなければならないため、振幅が小さい信号ではＳ／Ｎ比が低下し精度が悪化する。このため、走査型渦流探傷法などの入力変化が大きい信号を取り扱うのが困難である。
【００１２】
（１３）センサコイルにプリントコイルを用いる場合、コイル個々の特性のばらつきが大きくなり、探傷装置が複数のチャンネルを有するものとされる場合に対応しにくい。
【００１３】
（１４）非磁性鋼の探傷では位相変化が極端に小さく、アナログ乗算器の出力飽和が起こりやすい。
【００１４】
【発明が解決しようとする課題】
本発明はかかる従来技術の課題に鑑みなされたものであって、位相検波をデジタル信号処理により実施するようにして、コストダウンを図りつつ検波精度を向上させることができるデジタル検波装置を提供することを目的としている。
【００１５】
【課題を解決するための手段】
本発明のデジタル検波装置は、位相検出部と、振幅検出部と、位相演算部とを備えてなるデジタル検波装置であって、前記位相検出部が、所定間隔でサンプリングされた入力信号および参照信号の位相差を検出してその位相信号を前記位相演算部に出力し、前記振幅検出部が、前記所定間隔でサンプリングされた入力信号の振幅を検出してその振幅信号を前記位相演算部に出力し、前記位相演算部が、前記位相信号および振幅信号に対して所定の演算処理をして入力信号の位相および振幅をデジタル信号で出力することを特徴とする。
【００１６】
本発明のデジタル検波装置においては、位相検出部が、入力信号側ゼロクロス検出部と、参照信号側ゼロクロス検出部と、前記入力信号側ゼロクロス検出部および参照信号側ゼロクロス検出部からの検出信号により位相信号を生成する位相信号生成部とを備えてなるのが好ましい。その場合、位相検出部が、入力信号側ゼロクロス検出部および参照信号側ゼロクロス検出部のそれぞれの下流側に分周器を備えてなるのがさらに好ましい。
【００１７】
また、本発明のデジタル検波装置においては、サンプリングがサンプリングされる信号、例えば入力信号や参照信号の周波数より若干小さな周波数の信号を用いてなされたり、サンプリングがサンプリングされる信号、例えば入力信号や参照信号の周波数の整数倍より若干小さなまたは若干大きな周波数の信号を用いてなされたりするのが好ましい。
【００１８】
【作用】
本発明のデジタル検波装置は、前記の如く構成されているので、アナログ検波装置のように素子の周波数特性や精度に依存することなく、高周波の位相検波が可能となるとともに高精度が実現できる。また、位相および振幅を独立に検出しているので、各検出部の構成をその検出対象に応じて最適化できて検出精度の向上が図られる。
【００１９】
【発明の実施の形態】
以下、添付図面を参照しながら本発明を実施形態に基づいて説明するが、本発明はかかる実施形態のみに限定されるものではない。
【００２０】
実施形態１
図１に、本発明の実施形態１に係るデジタル検波装置（以下、単に検波装置という）の概略構成を示し、この検波装置Ａは、例えば渦流探傷における傷信号と雑音とを含む探傷信号を入力信号ｐとし、傷信号と雑音との位相の差異を利用して雑音を抑圧するように検波、すなわち入力信号ｐの位相および振幅の測定を実施するものとされる。
【００２１】
より具体的には、検波装置Ａは、所定間隔でサンプリングされた入力信号ｐと所定間隔でサンプリングされた参照信号（制御信号）ｑとの位相差φ（図２参照）を検出し、検出された位相差φを表す信号（以下、位相信号という）ｒを出力する位相検出部１と、入力信号ｐの振幅Ｂ（図２参照）を検出し、その検出結果を表す信号（以下、振幅信号という）ｓを出力する振幅検出部２と、位相検出部１および振幅検出部２の各出力信号ｒ、ｓに基づいて入力信号ｐの位相を演算し、演算された位相と振幅検出部２により検出された振幅とを例えば１２ビット（ｂｉｔ）のデジタル信号として出力する位相演算部３とを主要構成要素として備えてなるものとされる。
【００２２】
位相検出部１は、入力信号ｐのゼロクロス（ｚｅｒｏ　ｃｒｏｓｓ）を検出し、その検出結果を表す信号（以下、入力信号側ゼロクロス信号という）ｔを出力する入力信号側ゼロクロス検出部１１と、参照信号ｑのゼロクロスを検出し、その検出結果を表す信号（以下、参照信号側ゼロクロス信号という）ｕを出力する参照信号側ゼロクロス検出部１２と、入力信号側ゼロクロス信号ｔおよび参照信号側ゼロクロス信号ｕに基づいて位相信号ｒを生成する位相信号生成部１３とから構成される。
【００２３】
各ゼロクロス検出部１１、１２は、図２に示すように、正弦波信号である参照信号ｑ（同図（ａ）参照）および入力信号ｐ（同図（ｂ）参照）とＧＮＤ（０ボルト）とを比較し、各信号ｐ、ｑの電圧が正である間はハイレベル信号を出力し負である間はローレベル信号を出力するようにして各信号ｐ、ｑを矩形波に変換するゼロクロス・コンパレータとして構成されている。
【００２４】
位相信号生成部１３は、図２（ｃ）に示すように、入力信号側ゼロクロス信号ｔおよび参照信号側ゼロクロス信号ｕがハイレベル信号であるときの排他的論理和をとる排他的論理和演算回路から構成されている。すなわち、位相信号生成部１３が位相信号ｒとして出力する各矩形パルスｒ１，ｒ２，・・・の幅が位相差φを表すものとされる。なお、位相信号ｒの周波数は入力信号ｐおよび参照信号ｑの周波数の２倍となる。
【００２５】
振幅検出部２は、入力信号ｐに対して包絡線検波を実施する包絡線検波回路２１と、包絡線検波回路２１の出力信号（アナログ信号）をデジタル化して振幅検出信号ｓとして出力するＡ／Ｄ変換器２２とから構成されている。
【００２６】
位相演算部３は、例えばＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ；プログラマブル・ゲート・アレイ）からなり、位相信号ｒおよび振幅信号ｓに基づいて入力信号ｐの位相を演算し、この演算結果に対して所定の誤差補正処理を実施して出力するものとされる。
【００２７】
ここで、誤差補正処理は、振幅信号ｓを用いて入力信号ｐのスルーレートを演算し、スルーレートの変化によるゼロクロス検出への影響を補正するようにして実施される。
【００２８】
次に、図３を参照して、検波装置Ａにおけるサンプリング方式を説明する。検波装置Ａにおいては、入力信号ｐおよび参照信号ｑを、その周期（以下、信号周期という）Ｔ１（ないしは信号周期Ｔ１を後掲のサンプリング間隔調整係数Ｋの逆数倍した周期）から所定時間（以下、仮想サンプリング時間という）Δｔずらした周期（以下、サンプリング周期という）Ｔ２でサンプリングするようにして、仮想的にΔｔの周期でサンプリングしたのと等価の結果を得るものとされる。
【００２９】
すなわち、１回目のサンプリングではポイントＷ１をサンプリングし、２回目のサンプリングではポイントＷ２をサンプリングし、というように仮想サンプリング時間ΔｔずつサンプリングポイントＷの位相がずれていくので、ｄ回のサンプリングを行うことによって入力信号ｐおよび参照信号ｑをΔｔの周期でサンプリングした場合と同様のサンプリング値を得ることが可能となる。ただし、ｄは
ｄ＝Ｔ１／（Ｔ１−Ｔ２）＝ｆ２／（ｆ２−ｆ１）
である。
【００３０】
ここで、ｆ１：入力信号ｐおよび参照信号ｑの周波数（以下、信号周波数という）、ｆ２：入力信号ｐおよび参照信号ｑを実際にサンプリングする周波数（以下、サンプリング周波数という）、である。
【００３１】
したがって、下記式（１）および（２）で定義される分割数ｎおよびサンプリング間隔調整係数Ｋを適当な値に設定することによって、入力信号ｐおよび参照信号ｑの周波数が高い（例えば約４０メガ・ヘルツ）場合にも、充分な位相検波分解能が得られる精度でサンプリングすることが可能となる。
【００３２】
ｎ・Δｔ＝１／ｆ１　　　　　　　　　　　　　　　　　　　　　　（１）
【００３３】
ｆ２＝｛ｎ・Ｋ／（ｎ−１）｝・ｆ１　　　　　　　　　　　　　　　（２）
【００３４】
ただし、この方式で検出される位相の精度は信号周波数ｆ１、サンプリング周波数ｆ２の精度に依存し、±１度（ｄｅｇｒｅｅ）程度の精度を求めようとするならば、信号周波数ｆ１が１メガ・ヘルツ程度の場合で１０ピー・ピー・エム、すなわち小数点以下７桁程度の精度をもたせる必要がある。また、測定時間は（Δｔ・ｎ）／Ｋで表されるため、サンプリング間隔調整係数Ｋを大きくすることによってサンプリング時間を短縮することが可能である。しかしながら、この場合はサンプリング周波数ｆ２が大きくなるため、位相精度は悪化する。
【００３５】
このように、実施形態１の検波装置Ａにおいては、正弦波信号である入力信号ｐ、参照信号ｑのゼロクロスがゼロクロス・コンパレータからなる各ゼロクロス検出部１１、１２により検出され、これに基づいて排他的論理和演算回路からなる位相信号生成部１３により各信号ｐ、ｑ間の位相差φを表す位相信号ｒが生成され、この位相信号ｒと振幅検出部２の出力信号である振幅信号ｓとに基づいて入力信号ｐの位相が演算される、というように、デジタル信号処理によって位相検波が実施されるので、従来のアナログ方式の位相検波の場合のように、素子の周波数特性や精度に依存することなく、高周波の位相検波が可能となる（発明者等の実験によれば約４０メガ・ヘルツの高周波に対応することができた）とともに高精度化が容易となる。これによって、高速、高精度の高価なアナログ素子を用いる必要がなく、コストダウン（アナログ乗算器を用いた場合の１０分の１程度）を図ることができる。
【００３６】
これによって、渦流探傷のセンサコイルとして複数のプリントコイルを用いる場合に、各コイルの特性のばらつきが大きいときでも、従来のアナログ方式より少ない調整で対応することができるとともに、高精度に検波することができる。このため、複数のチャンネルが設けられることが通常である探傷装置に適用される場合にも、高価なアナログ乗算器を各チャンネル毎に用意する必要がなく、さらにコストダウンが図れる。
【００３７】
また、入力信号ｐおよび参照信号ｑの各ゼロクロス信号ｔ、ｕの排他的論理和をとり、それにより得られる各矩形パルスの幅から各信号ｐ、ｑ間の位相差φを検出することにしているので、ゼロクロス信号ｔ、ｕのデューティ比が５０％であるか否かに拘わらず正確に位相差φを検出することが可能となる。
【００３８】
さらに、位相検波を実施するのと同時に包絡線検波回路２１を含む振幅検出部２によって入力信号ｐの振幅が検出され、これを用いて位相の演算結果における誤差が補正されるので、検波精度が向上する。また、これに関連して、位相および振幅が別異の検出部１、２によって独立して検出されるので、各検出部１、２の特性をその検出対象に応じて最適化することができ、検波精度が向上する。
【００３９】
さらにまた、入力信号ｐの周波数が高い場合にも充分な位相検波分解能が得られるように、信号周波数ｆ１から若干ずらした周波数ｆ２でサンプリングすることによって、例えば高速なＡ／Ｄ変換器を用いることなく充分な精度でサンプリングすることが可能となる。また、信号周波数ｆ１のＮ倍の周波数から若干ずらした周波数ｆ２でサンプリングすることによって、サンプリングレートを上げることもできる。
【００４０】
実施形態２
図４に、本発明の実施形態２に係る検波装置の概略構成を示し、この検波装置Ａ１は、実施形態１の検波装置Ａの位相検出部１を改変したものとされ、その余の構成は実施形態１と同様とされる。以下、改変された部分のみを説明する。
【００４１】
すなわち、検波装置Ａ１の位相検出部１Ａは、実施形態１と同様構成の各ゼロクロス検出部１１Ａ、１２Ａの前段にそれぞれサチレーション回路１４、１５を介装するとともに、各ゼロクロス検出部１１Ａ、１２Ａと実施形態１と同様構成の位相信号生成部１３Ａとの間にそれぞれ分周器１６、１７を介装するようにして、検波精度のさらなる向上を図るものとされる。
【００４２】
図５に、サチレーション回路１４、１５の詳細構成を示す。サチレーション回路１４、１５は、入力信号ｐおよび参照信号ｑの周波数、振幅の変化がゼロクロスの検出時期に与える影響を抑制するとともに振幅の小さい信号においてもゼロクロスを確実に検出できるようゼロクロス検出部１１Ａ、１２Ａに入力される信号の振幅を調整するものとされ、入力信号ｐ、参照信号ｑを増幅する高ゲインのＯＰアンプ（ｏｐｅｒａｔｉｏｎａｌ　ａｍｐｌｉｆｉｅｒ；演算増幅器）からなる増幅器１４ａ、１５ａと、増幅器１４ａ、１５ａによって増幅された入力信号ｐ、参照信号ｑの振幅をゼロクロス検出部１１Ａ、１２Ａの入力レンジに適合するように調整するためのアッテネータ１４ｂ、１５ｂとから構成される。
【００４３】
すなわち、高速コンパレータは一般に入力信号のスルーレートが低い場合に発振する傾向があり、このため、遷移領域にヒステリシス電圧ＥＨ（図６（ｂ）参照）設定して発振を回避するよう構成されるのが通常である。
【００４４】
ところが、図６に示すように、このヒステリシス電圧ＥＨが設けられることによって、周期・位相の等しい２つの正弦波信号Ｗ１、Ｗ２でありながらゼロクロスの検出時期に誤差ｅを生じたり、振幅の小さい信号Ｗ３のゼロクロスが検出されなかったりする、という問題が生じる。
【００４５】
図７に、サチレーション回路における誤差ｅと対入力信号（参照信号）との関係の一例を示す。
【００４６】
そこで、サチレーション回路１４、１５によりゼロクロス検出部１１Ａ、１２Ａに入力される信号ｐ、ｑの振幅を大きく取り、傾きの影響が少なくなるように調整するようにして、誤差ｅを可能な限り小さくするとともに、低入力電圧時（例えば１００ミリ・ボルト程度）にも確実にゼロクロスを検出することを可能としている。また、こうすることにより、適切なヒステリシス電圧ＥＨの設定が困難である場合にも、コンパレータ出力の発振を抑制することが可能となる。
【００４７】
次に、図８を参照して分周器１６、１７を説明する。分周器１６、１７は、ゼロクロス信号ｔ、ｕを分周し、その分周信号ｖ、ｗを位相信号生成部１３Ａに出力するものとされる。すなわち、入力信号ｐおよび参照信号ｑには回路特性などの微少なアンバランスによりオフセットが含まれるのが通常であり、これに起因して各ゼロクロス信号ｔ、ｕには誤差が含まれる。分周器１６、１７は、このような入力信号ｐ、参照信号ｑのオフセットに起因する誤差を容易に補正できるように、各ゼロクロス信号ｔ、ｕを分周してその分周信号ｖ、ｗを出力するものとされる。
【００４８】
例えば、図８に示すように、例えば入力信号ｐに電圧（以下、オフセット電圧という）ＥＳのオフセットがある場合を考える（参照信号ｑにオフセットがある場合も同様である）。このとき、入力信号ｐのゼロクロス信号ｔを構成する各方形パルスｔ１、ｔ２・・・の幅αは、オフセットのない場合の本来の幅βとは異なるものとなり、この差が誤差としてゼロクロス信号ｔに含まれることになる。この誤差を含むゼロクロス信号ｔおよび参照信号ｑのゼロクロス信号ｕに対して排他的論理和演算を実施するようにして位相信号ｓが生成されると、位相信号ｓを構成する各方形パルスｓ１，ｓ２，・・・は、幅が入力信号ｐの半周期毎に時間｛（α−β）／２｝だけ本来の幅から増減する、というように誤差の振動が発生する。このため、測定タイミングが一定でない場合にはその補正は困難となる。
【００４９】
すなわち、分周を行わずに誤差が振動している場合、真値を求めるためには、少なくとも連続した２つのデータが必要になる。つまり、どちらのデータが（α−β）／２大きいかを比較する必要があるため、１回目、２回目と連続したデータが必要となる。連続したデータが得られない場合、得られる値の誤差は最大で±（α−β）／２となる。一方、分周された信号の場合、その誤差は図８に示す例においては（β−α）／２と一定になるため、どのタイミングで測定しても同じ値を得ることができる。例えば、図９に示すように、タイミング１およびタイミング２と連続して測定して各測定値ａ，ｂが得られた場合において、ａが真値より−（α−β）／２ずれ、またｂが真値より＋（α−β）／２ずれているとすると、ａ＜ｂであるならば、ａは−（α−β）／２の誤差を含み、ｂは＋（α−β）／２の誤差を含んでいるのがわかる。しかしながら、タイミング１とタイミング３のようにとびとびに測定した場合、いずれの測定値が小さいのか不明であるため、その誤差を特定できない。つまり、誤差を特定するためには、タイミング１とタイミング２、あるいはタイミング２とタイミング３のように連続して測定する必要がある。
【００５０】
そこで、分周器１６、１７により各ゼロクロス信号ｔ、ｕを分周して、その分周信号ｖ、ｗの排他的論理和をとるようにして位相信号ｓを生成することによって、この位相信号ｓに含まれる誤差を測定タイミングによらず一定（図示例では常に−｛（α−β）／２｝）とすることで誤差の補正が容易となる。
【００５１】
このように、実施形態２の検波装置Ａ１においては、サチレーション回路１４、１５によって振幅が調整された入力信号ｐおよび参照信号ｑがゼロクロス検出部１１Ａ、１２Ａに入力されるので、振幅の変化がゼロクロス検出部１１Ａ、１２Ａの出力に与える影響を可能な限り排除して、検波精度を向上させることができる。また、低電圧信号の検波も可能となる。
【００５２】
また、分周器１６、１７により分周されたゼロクロス信号ｖ、ｗを用いて位相信号ｒが生成されるので、入力信号ｐおよび参照信号ｑのオフセットに起因する誤差の補正が容易となる。
【００５３】
【発明の効果】
以上詳述したように、本発明のデジタル検波装置によれば、アナログ検波装置のように素子の周波数特性や精度に依存することなく、高周波の位相検波が可能となるとともに高精度が実現できるという優れた効果が得られる。
【００５４】
また、本発明のデジタル検波装置によれば、位相および振幅を独立に検出しているので、各検出部の構成をその検出対象に応じて最適化できて検出精度の向上が図られるという優れた効果も得られる。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る検波装置の概略構成を示すブロック図である。
【図２】実施形態１の検波装置による検波の基本原理を示す模式図であって、同（ａ）は位相検出部に入力される参照信号を示し、同（ｂ）は位相検出部に入力される入力信号を示し、同（ｃ）は位相検出部の出力信号を示す。
【図３】同検波装置におけるサンプリング方式に関する説明図である。
【図４】本発明の実施形態２に係る検波装置の概略構成を示すブロック図である。
【図５】同検波装置のサチレーション回路の概略構成を示すブロック図である。
【図６】サチレーション回路の動作原理を説明する説明図であり、同（ａ）はゼロクロス検出部に入力される各種信号を示し、同（ｂ）はその部分拡大図を示す。
【図７】サチレーション回路における誤差と入力信号との関係を示すグラフ図の一例である。
【図８】実施形態２の検波装置の分周回路の動作原理を説明する説明図である。
【図９】測定タイミングと測定値との関係を模式的に示すグラフ図である。
【図１０】従来のスイッチング回路を用いた同期検波の原理を示すグラフ図である。
【図１１】従来のアナログ乗算器を用いた位相検波装置の概略構成を示すブロック図である。
【符号の説明】
Ａ　　　　　検波装置
１　　　　　位相検出部
２　　　　　振幅検出部
３　　　　　位相演算部
１１、１２　ゼロクロス検出部（ゼロクロス・コンパレータ）
１３　　　　位相信号生成部（排他的論理和演算回路）
１４、１５　サチレーション回路
１６、１７　分周器
２１　　　　包絡線検波回路
【図１】
2004028652.tif 000003
【図２】
2004028652.tif 000004
【図３】
2004028652.tif 000005
【図４】
2004028652.tif 000006
【図５】
2004028652.tif 000007
【図６】
2004028652.tif 000008
【図７】
2004028652.tif 000009
【図８】
2004028652.tif 000010
【図９】
2004028652.tif 000011
【図１０】
2004028652.tif 000012
【図１１】
2004028652.tif 000013