(57)【要約】【課題】駆動回路の回路規模を小さくする。【解決手段】負電圧電源４２は、所定の電圧を供給する。垂直側出力線４４は、表示部へ負電圧電源４２のＶＢＢを出力する。垂直側デコード線４６は、垂直側カウンタ１２で生成されたデコード信号を伝送する。信号線３０は、垂直側出力線４４をＶＢＢとする。負電圧電源４２に近接するほど信号線３０の数は少なくなる枝分れ構造を有している。スイッチ素子３２は、垂直側デコード線４６のデコード信号に対応する信号線３０を選択する目的で、信号線３０に設けられたトランジスタである。選択無効化回路３４は、信号線３０と負電圧電源４２を接続あるいは切断するためのトランジスタである。【選択図】        図２
2004163471.tif 000002
【特許請求の範囲】
【請求項１】
カウント値を生成するカウンタと、
カウント値をデコードして複数の信号線のうちから１本を選択的にアクティブに駆動するデコーダとを含み、
前記デコーダは、所定のカウント値が入力されたときに実質的に同じ値を出力すべき複数の部分デコード回路を共有するように構成されたことを特徴とする駆動装置。
【請求項２】
前記複数の信号線はカウンタの一方向に閉じた枝分れ構造を有し、信号線が分岐する位置に前記部分デコード回路が配置されることを特徴とする請求項１に記載の駆動装置。
【請求項３】
前記複数の信号線の枝分れ構造は前記カウンタの最上位ビット側に閉じていることを特徴とする請求項２に記載の駆動装置。
【請求項４】
前記部分デコード回路はカウンタ値の対応ビットを制御入力とするスイッチ素子を備え、カウント値の各ビットの値によってオンする前記スイッチ素子を前記カウント値の全ビットにわたって接続する経路が、前記複数の信号線のうちから選択的にアクティブに駆動されることを特徴とする請求項１から３のいずれかに記載の駆動装置。
【請求項５】
前記カウント値に関係なく、いずれの信号線もアクティブにならないよう強制的に作用する選択無効化回路をさらに含むことを特徴とする請求項４に記載の駆動装置。
【請求項６】
マトリクス状に配列された画素回路と、請求項１から５のいずれかに記載の駆動装置とを備え、前記複数の信号線がそれぞれ対応する画素回路配列の行または列に接続されていることを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は駆動装置および表示装置に関する。特にデコーダを使用した駆動装置および表示装置に関する。
【０００２】
【従来の技術】
近年ガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（以下単に「トランジスタ」という）を使用したアクティブマトリクス型表示装置が急速に普及している。アクティブマトリクス型表示装置は、表示素子に液晶やＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子などを用いる。これらは、画素が行列状に多数配列されてなる画素部に対して、その周辺に特定の画素を選択し、駆動するための水平側の駆動装置や垂直側の駆動装置を配置しており、これら駆動装置は一般にトランジスタ回路で構成されている。駆動装置には、シフトレジスタを使用する装置やデコーダを使用する装置がある。
【０００３】
デコーダを使用する駆動装置は、特許文献１のごとく行列状に配置された画素の行または列に対応して、画素を駆動させる信号を伝送する複数の信号線が平行に配列されている。それぞれの信号線には、例えば複数のｐチャネル型トランジスタが直列に配置されているが、その配置は各信号線で異なる。ｐチャネル型トランジスタにカウンタで生成されたデコード信号が入力され、すべてのｐチャネル型トランジスタがオンになる１本の信号線が選択される。その結果、選択された信号線は所定の電圧に接続され、対応する画素を駆動させる。なお、ｐチャネル型トランジスタがｎチャネル型トランジスタであってもよい。
【０００４】
【特許文献１】
特開２００１−３１８６２４号公報
【特許文献２】
特公平０７−６６２５２号公報
【０００５】
【発明が解決しようとする課題】
デコーダを使用する駆動装置において、１本の信号線につき複数のトランジスタが直列に配置される。さらにこれらのトランジスタは、水平側駆動装置において水平側信号線数分、垂直側駆動装置において垂直側信号線数分必要になる。結果としてトランジスタ数が非常に多くなる。それに伴い、一般に回路面積が大きくなり、寄生容量の増加や歩留まりの低下も生じる可能性がある。また、デコーダに使用するトランジスタを同一導電型とした場合、所定の信号線の選択にデコード信号の反転信号も必要になる。それに伴い、一般に入力端子数が増加し、ＩＣコストが上昇する。
【０００６】
本発明者はこうした状況を認識して、本発明をなしたものであり、その目的はトランジスタ数が少なく、回路面積の小さい駆動装置及びそれを利用した表示装置を提供することである。また、入力されるデコード線数を削減することで、入力端子数を減少させた駆動装置及びそれを使用した表示装置を提供することである。
【０００７】
【課題を解決するための手段】
本発明のある態様は駆動装置である。この装置は、カウント値を生成するカウンタと、カウント値をデコードして複数の信号線のうちから１本を選択的にアクティブに駆動するデコーダとを含む。この装置において、デコーダは、所定のカウント値が入力されたときに実質的に同じ値を出力すべき複数の部分デコード回路を共有するように構成される。
以上の装置により、デコーダに含まれる複数の部分デコード回路を複数の信号線に共有して設けるため、すべての信号線に独立して設ける場合より、部分デコード回路数を少なくすることが可能である。
【０００８】
複数の信号線はカウンタの一方向に閉じた枝分れ構造を有し、信号線が分岐する位置に前記部分デコード回路が配置されてもよい。
「カウンタの一方向」とは、カウンタに対応した部分デコード回路を信号線上に配置した場合に、カウンタの最上位ビットあるいは最下位ビットに向かう方向である。
「枝分れ構造」とは、１本の信号線から複数の信号線が分岐され、それが繰り返されている構造である。
【０００９】
複数の信号線の枝分れ構造はカウンタの最上位ビット側に閉じていてもよい。
「閉じている」とは、前述の枝分れ構造において、同等な位置に他の信号線が存在しておらず、１本のみの信号線が存在することである。
【００１０】
本発明の別の態様は表示装置である。この装置は、マトリクス状に配列された画素回路と、駆動装置とを備えている。この装置にて、複数の信号線がそれぞれ対応する画素回路配列の行または列に接続されている。
以上の装置により、駆動装置が所定の信号線を駆動させ、所定の画素を制御する。
なお、以上の構成要素の任意の組合せや組み替えもまた、本発明の態様として有効である。
【００１１】
【発明の実施の形態】
デコード回路をもとにした駆動装置は、信号線上に配置された複数のスイッチ素子が所定のデコード信号に対してすべてオンになり、複数の信号線から１本の信号線を選択する。本実施の形態は、複数の信号線においてデコード信号が同じ値でオンとなるスイッチ素子を共有して配置する。共有されたスイッチ素子が配置される信号線の部分も共有され、その結果、信号線が枝分れ構造になる。
【００１２】
図１は、本実施の形態に係る表示装置１００の構成を示す。表示装置１００は、同期制御部１０、垂直側カウンタ１２、水平側カウンタ１４、垂直側駆動装置１６、水平側駆動装置１８、サンプルホールド装置２０、表示部２２、垂直側デコード線４６、垂直側出力線４４、水平側デコード線５２、初期水平側出力線５４、最終水平側出力線５０を有する。
表示部２２は、アクティブマトリックス型の表示装置であり、行列状に縦Ｍ個、横Ｎ個の画素を有する。また各画素に対応してＭ本の垂直側出力線４４とＮ本の最終水平側出力線５０が入力される。ここでは垂直側出力線４４のＭ本を２５６本、最終水平側出力線５０のＮ本を４８０本とする。
【００１３】
サンプルホールド装置２０は、各画素に対する映像信号が入力され、対応する４８０本の最終水平側出力線５０に取り込まれる。１本の最終水平側出力線５０には２５６個の画素に対する映像信号が取り込まれる。
垂直側駆動装置１６は、２５６本の垂直側出力線４４の中から１本の垂直側出力線４４を選択し、駆動させる。選択は垂直側デコード線４６から入力されるデコード信号をもとに行われる。水平側駆動装置１８は、垂直側駆動装置１６と同一の動作を実行する。
【００１４】
垂直側カウンタ１２と水平側カウンタ１４は、所定のクロックパルスをカウントし、そのカウント値であるデコード信号を生成する。垂直側カウンタ１２は０から２５５まで、水平側カウンタ１４は０から４７９までカウントする。生成されたデコード信号は、それぞれ垂直側デコード線４６と水平側デコード線５２から出力される。
同期制御部１０は、垂直側カウンタ１２と水平側カウンタ１４におけるデコード信号生成にあたって、行と列間の同期を制御する。
【００１５】
図２は、表示装置１００における垂直側駆動装置１６の構成を示す。垂直側駆動装置１６は、選択無効化回路３４、反転回路３６、負電圧電源４２、垂直側出力線４４、垂直側デコード線４６、デコーダ４８を有する。さらにデコーダ４８は信号線３０とスイッチ素子３２を有する。前提として、表示装置１００は複数の同一導電型のトランジスタからなり、ここでは、ｐチャネル型トランジスタとするが、ｎチャネル型トランジスタであってもよい。なお、垂直側出力線４４は１２８本設けられているが、図２ではそのうち８本分だけを記載してある。
【００１６】
負電圧電源４２は、表示部２２の画素を駆動させるｐチャネル型トランジスタをオン状態にする電圧（以下、「ＶＢＢ」という）を供給する。
垂直側出力線４４は、駆動されると表示部２２へ負電圧電源４２のＶＢＢを出力する。
【００１７】
垂直側デコード線４６は、垂直側カウンタ１２で生成されたデコード信号を伝送する。設けられる垂直側デコード線４６の数は、垂直側出力線４４の数によって定まり、垂直側出力線４４が２５６本までなら８ビットのデコード信号により特定できる。ここでは８本であり、それぞれＤ７からＤ０で示す。その中でＤ７が最上位ビットであるとする。
【００１８】
信号線３０は、垂直側デコード線４６のデコード信号により選択されると、対応する垂直側出力線４４を負電圧電源４２のＶＢＢに接続する。また図示のごとく負電圧電源４２に近接するほど信号線３０の数は少なくなる枝分れ構造を有している。
【００１９】
スイッチ素子３２は、垂直側デコード線４６のデコード信号に対応する信号線３０を選択する目的で、信号線３０上に直列に設けられたトランジスタである。１本の信号線３０上に配置されたすべてのスイッチ素子３２がデコード信号によりオンにされると、当該信号線３０が電気的に接続される。所定のデコード信号に対して対応する１本の信号線３０を選択するため、スイッチ素子３２の配列はすべての信号線３０で異なる。
【００２０】
選択無効化回路３４は、信号線３０と負電圧電源４２をデコード信号にかかわらず、選択無効化信号をもとに強制的に接続あるいは切断するトランジスタである。本実施の形態では、信号線３０の選択を切り換えるときに、信号線３０と負電圧電源４２を切断する。
反転回路３６は、デコード信号を反転する。すなわち、各ビットのデコード信号Ｄ７からＤ０をもとに、デコード反転信号の反転Ｄ７から反転Ｄ０を生成する。
【００２１】
以上の構成によるスイッチ素子３２の数は、以下の通りである。状来技術の１本の信号線３０に必要なスイッチ素子３２を直列に配置する場合、信号線３０が２５６本あれば、１本の信号線３０にスイッチ素子３２は８個必要なので、スイッチ素子３２は合計２０４８個必要である。一方、本発明におけるスイッチ素子３２の数は、Ｄ０に２５６個必要であるが、Ｄ１に１２８個、Ｄ２に６４個というようにデコード信号の上位ビットに行くほど少なくなる。Ｄ７では２個である。合計したスイッチ素子３２数は５０８個であり、従来技術の約１／４である。さらに、これより信号線３０の本数も削減される。
【００２２】
図３は、垂直側駆動装置１６に入力されるデコード信号と選択無効化信号のタイミングチャートを示す。図３において、「１Ｈ」は、１水平走査期間を表す。なお、スイッチ素子３２と選択無効化回路３４もＶＢＢでオンになり、ＶＤＤでオフになるものとする。デコード信号による信号線３０の切り換えが行われる前後の期間は、選択無効化信号がＶＤＤとなることによって、すべての信号線３０が負電圧電源４２のＶＢＢと切断される。その際、信号線３０は図示していない正電圧電源のＶＤＤと接続されることにより、すべての信号線３０がＶＤＤと接続される。その後、選択無効化信号がＶＢＢとなり、デコード信号により選択された信号線３０は、直列に接続されたスイッチ素子３２がすべてオンとなることで、負電圧電源４２のＶＢＢに接続される。信号線３０を枝分れ構造にし、その閉じた部分に選択無効化回路３４を設けることで、以上の動作をひとつの選択無効化回路３４で実行できる。
【００２３】
図４は、垂直側駆動装置１６において使用される反転回路３６の数を示す。反転回路３６は、デコード信号からそれを反転した信号を生成し、スイッチ素子３２に入力するが、スイッチ素子３２の数が減少すると負荷が小さくなるため、その個数を少なくできる。図４では、１個の反転回路３６で駆動するスイッチ素子３２の数を８個と仮定している。デコード信号Ｄ０の反転信号を作成するためには、２５６個のスイッチ素子３２があるので、１６個の反転回路３６が必要であるが、垂直側出力線４４から遠ざかるほど必要な反転回路３６の数は減少する。合計では、３４個の反転回路３６が必要である。一方、従来技術では、同じ条件下で１２８個の反転回路３６が必要である。反転回路３６の数が減少することにより、消費電流も減少する。
【００２４】
図５（ａ）―（ｃ）は、反転回路３６の構成を示す。垂直側駆動装置１６において反転回路３６は複数設けられるが、すべて同一である必要はなく、駆動能力の異なるものを使い分けることにより、回路面積を小さくできる。反転回路３６の駆動能力は、トランジスタのデート幅ＧＷおよびゲート長ＧＬに依存する。具体的には、反転回路３６の駆動能力を高めるには、ＧＷを大きくして負荷抵抗値を小さくする。その一方、消費電流は増大するので、必要とされる切換速度を満たすように、反転回路３６の最適な選択が必要である。図５（ａ）―（ｃ）では、図５（ａ）の駆動能力が低く、図５（ｃ）の駆動能力が高い。
【００２５】
垂直側駆動装置１６を高速動作させる場合、すなわち垂直側出力線４４の電圧の値をＶＤＤからＶＢＢへ高速に変化させるために、電圧の値がＶＤＤである他の垂直側出力線４４からの電荷の回り込みを防ぐほうが望ましい。そのため、デコード信号の下位ビットに相当する垂直側出力線４４に近い反転回路３６ほど駆動能力を高くする。ここでは、図５（ａ）をＤ５からＤ７の反転信号作成用、図５（ｂ）をＤ３とＤ４の反転信号作成用、図５（ｃ）をＤ０からＤ２の反転信号作成用とする。その結果、垂直側出力線４４近傍の反転回路３６では、高速の切換速度が得られ、垂直側出力線４４の遠方では、回路面積を小さくすることができる。
【００２６】
図６は、表示装置１００における水平側駆動装置１８とサンプルホールド装置２０の構成を示す。水平側駆動装置１８は垂直側駆動装置１６と同一の構成である。サンプルホールド装置２０は、第１サンプルホールド回路３８ａ、第２サンプルホールド回路３８ｂ等を有する。なお、第１サンプルホールド回路３８ａ、第２サンプルホールド回路３８ｂ等をサンプルホールド回路３８と総称する。ここでは、水平画素数すなわち最終水平側出力線５０の本数を４８０、ビデオ信号を１２相入力としているため、サンプルホールド装置２０におけるサンプルホールド回路３８が、４０個設けられる。図６ではその一部を記載してある。その結果、水平側カウンタ１４からのデコード信号は６ビットとする。サンプルホールド回路３８の構成は後述する。
【００２７】
図７は、サンプルホールド装置２０におけるサンプルホールド回路３８の構成を示す。サンプルホールド回路３８は第１サンプルホールド素子４０ａ、第２サンプルホールド素子４０ｂ等を有する。なお、第１サンプルホールド素子４０ａ、第２サンプルホールド素子４０ｂ等をサンプルホールド素子４０と総称する。サンプルホールド素子４０は、１２個存在するが、図７ではその一部を記載してある。
【００２８】
サンプルホールド回路３８は、１２相のビデオ信号入力（ｖｄ１、ｖｄ２からｖｄ１２と図示）により、１２本の最終水平側出力線５０を同時に駆動するように構成されている。水平側駆動装置１８において１本の初期水平側出力線５４が選択されると、１２個のサンプルホールド素子４０がすべてオンになるので、ビデオ信号が最終水平側出力線５０に書き込まれる。
【００２９】
以上の構成による表示装置の動作は次の通りである。垂直側カウンタ１２からデコード信号「０００００００１」が、先頭をＤ７、最後をＤ０として出力される。Ｄ０の「１」は反転回路３６で反転される。Ｄ７からＤ１までの「０」と、反転したＤ０の「０」に対応するスイッチ素子３２がオンになる。すべてオンになる複数のスイッチ素子３２を有する信号線３０が、負電圧電源４２に接続される。当該信号線３０の電圧はＶＢＢとなり、これに接続した垂直側出力線４４から出力され、これに対応する画素回路が点灯する。次に、垂直側カウンタによりデコード信号がインクリメントされ「００００００１０」となる。上記と同様の動作が繰り返される。
【００３０】
本実施の形態によれば、異なる信号線においてデコード信号が同じ値でオンになるスイッチ素子を共有し、信号線を枝分れ構造とすることにより、スイッチ素子数および信号線数を低減可能である。また、枝分れ構造の閉じた部分に選択無効化回路を配置することで、ひとつの選択無効化回路ですべての信号線をオフにできる。さらに、駆動能力が低い反転回路をデコード信号のうち変化の周期が長いビット信号に対して使用することにより、回路面積の低減が可能である。
【００３１】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、その各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、そうした例を述べる。
【００３２】
実施の形態において、駆動装置に使用するトランジスタは同一導電型であるとした。しかし、これに限られず、ｐチャネル型トランジスタとｎチャネル型トランジスタが混在してもかまわない。これらの混在したトランジスタの組み合わせ方次第では、デコード信号の反転信号は不要にできる。その場合、本実施の形態において設けられた反転回路がなくてもよい。つまり、所定の信号より、駆動させる信号線が特定できればよい。
【００３３】
実施の形態において、画素を駆動するトランジスタと駆動装置に含まれるトランジスタをｐチャネル型の同一導電型とし、かつそのオン電圧とオフ電圧をそれぞれＶＢＢとＶＤＤで規定した。しかし、これらのトランジスタはこれに限らない。その場合、例えば、駆動装置の出力後に電圧の変換装置が設けられ、画素を駆動するトランジスタのために電圧が変換されてもかまわない。
【００３４】
【発明の効果】
本発明によれば、トランジスタ数が少なく、回路面積を小さい駆動装置及びそれを使用した表示装置を提供できる。また、入力されるデコード線数を削減することで、入力端子数を減少させた駆動装置及びそれを使用した表示装置を提供できる。
【図面の簡単な説明】
【図１】本実施の形態に係る表示装置の構成を示す図である。
【図２】図１の垂直側駆動装置の構成を示す図である。
【図３】図２の垂直側駆動装置に入力されるカウンタのタイミングを示す図である。
【図４】図２の垂直側駆動装置の反転回路数を示す図である。
【図５】図５（ａ）―（ｃ）は、図４の反転回路の構成を示す図である。
【図６】図１の水平側駆動装置とサンプルホールド装置の構成を示す図である。
【図７】図１の水平側駆動装置とサンプルホールド装置の構成を示す図である。
【符号の説明】
１０  同期制御部、  １２  垂直側カウンタ、  １４  水平側カウンタ、  １６  垂直側駆動装置、  １８  水平側駆動装置、  ２０  サンプルホールド装置、  ２２  表示部、  ３０  信号線、  ３２  スイッチ素子、  ３４  選択無効化回路、  ３６  反転回路、  ３８  サンプルホールド回路、  ４０  サンプルホールド素子、  ４２  負電圧電源、  ４４  垂直側出力線、  ４６  垂直側デコード線、  ４８  デコーダ、  ５０  最終水平側出力線、  ５２  水平側デコード線、  ５４  初期水平側出力線  １００  表示装置。
【図１】
2004163471.tif 000003
【図２】
2004163471.tif 000004
【図３】
2004163471.tif 000005
【図４】
2004163471.tif 000006
【図５】
2004163471.tif 000007
【図６】
2004163471.tif 000008
【図７】
2004163471.tif 000009