(57)【要約】【課題】導通が良好な貫通電極を有する半導体装置、およびその製造方法を提供する。【解決手段】半導体基板１と、該半導体基板２の表面に形成され、フィールド酸化膜開口部を有するフィールド酸化膜２と、フィールド酸化膜２上に形成されている電極パッド４と、上記フィールド酸化膜開口部および上記半導体基板１に形成されている孔を介して上記電極パッド４に電気的に接続されている貫通電極１５とを有する半導体装置である。上記孔は、上記半導体基板１の垂直方向から見たとき、上記開口部内に形成されている。【選択図】  図１
2004327910.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
該半導体基板の表面に形成され、フィールド酸化膜開口部を有するフィールド酸化膜と、
フィールド酸化膜上に形成されている電極と、
上記フィールド酸化膜開口部および上記半導体基板に形成されている孔を介して上記電極に電気的に接続されている貫通電極とを有し、
上記孔は、上記半導体基板の垂直方向から見たとき、上記フィールド酸化膜開口部内に形成されていることを特徴とする半導体装置。
【請求項２】
前記貫通電極は、前記半導体基板の表面におけるフィールド領域に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電極は、電極開口部を有し、
前記貫通電極は、前記電極開口部にて該電極と接続されていることを特徴としている請求項１に記載の半導体装置。
【請求項４】
前記フィールド酸化膜開口部は、上記半導体基板の垂直方向から見たとき、前記電極開口部内に形成されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記貫通電極は、前記孔の内壁に形成された内壁絶縁膜を備えることを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項６】
上記貫通電極は、上記内壁絶縁膜上に形成された導電層を備えることを特徴とする請求項５に記載の半導体装置。
【請求項７】
上記貫通電極は、上記孔に形成された内部埋め込み部を備えることを特徴とする請求項１ないし６に記載の半導体装置。
【請求項８】
前記内部埋め込み部は、絶縁物であることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記内部埋め込み部は、導電物であることを特徴とする請求項７に記載の半導体装置。
【請求項１０】
半導体基板の表面に形成されたフィールド酸化膜、およびフィールド酸化膜上に形成された電極を有し、上記電極と電気的に接続するとともにフィールド酸化膜および上記半導体基板を貫通する貫通電極を形成する半導体装置の製造方法であって、
フィールド酸化膜に半導体基板が露出するフィールド酸化膜開口部を形成する前処理工程と、
上記フィールド酸化膜開口部にて露出する半導体基板の領域内に孔を形成する孔形成工程と
上記孔の内壁に内壁絶縁膜を形成する工程と、該内壁絶縁膜上に導電層を形成する工程を含む貫通電極形成工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１１】
上記内壁絶縁膜を形成する工程は、或る気圧下で前記孔を被覆するように絶縁物を印刷した後、上記気圧以上の気圧にすることによって前記孔の内壁に前記絶縁物の膜を形成する真空印刷工程を備えることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記真空印刷工程を複数回繰り返すことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
上記導電層を形成する工程は、或る気圧下で前記孔を被覆するように導電物を印刷した後、上記気圧以上の気圧にすることによって前記内壁絶縁膜上に前記導電物の層を形成する真空印刷工程を備えることを特徴とする請求項１０ないし１２のいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
前記真空印刷工程を複数回繰り返すことを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
さらに、孔に内部埋め込み部を形成する工程を備え、この内部埋め込み部を形成する工程は、或る気圧下で前記孔を被覆するように絶縁物あるいは導電物を印刷した後、上記気圧以上の気圧にすることによって前記孔に前記絶縁物あるいは導電物を充填する真空印刷工程を備えることを特徴とする請求項項１０ないし１４のいずれか１項に記載の半導体装置の製造方法。
【請求項１６】
前記真空印刷工程を複数回繰り返し前記孔の内部に前記絶縁物あるいは導電物を充填することを特徴とする請求項１５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、貫通電極を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置の電極は半導体基板表面のフィールド酸化膜上に、各種の金属膜や層間絶縁膜を積層したメタルパターンが形成され、さらに酸化膜あるいは窒化膜からなる保護膜が形成されていることが一般的であった。必要に応じて、さらにポリイミドからなる第２の保護膜を形成する場合もある。この保護膜に開口を形成し、この開口から露出したメタルパッド電極に、通常はワイヤーボンディングなどを行い外部と信号の受け渡しを行うことが一般的であった。
【０００３】
しかし、近年、小型携帯機器のさらなる軽薄短小化、高機能化への要求が高まり、半導体装置の小型・薄型・軽量・高密度化が求められている。
【０００４】
これらの要求に答えるために、複数の半導体装置を積層し、１パッケージに収めたマルチチップパッケージや三次元積層半導体装置が提案されている。
【０００５】
中でも、半導体装置の電極にワイヤやリードを用いずに、半導体基板に貫通孔を形成し、貫通孔内に導体層を形成し、半導体基板の表裏を電気的に接続した貫通電極を有する半導体装置が、小型・薄型・軽量・高密度化などの点で優れており期待されている。
【０００６】
このような貫通電極を形成した半導体装置としては、例えば特許文献１や特許文献２などがある。
【０００７】
特許文献１では、素子を形成した半導体基板表面から貫通電極を形成し、半導体基板裏面から半導体基板を薄化することで貫通電極を露出させるなどして作製した半導体チップを複数積層したマルチチップ半導体装置の構造及び製法が示されている。
【０００８】
特許文献２では、導電性ペーストを用いた貫通電極を有する複数の半導体チップを、金バンプ電極を介して積層したマルチチップ半導体装置およびその製法が示されている。
【０００９】
いずれの特許文献においても、複数の半導体装置の高密度化を、貫通電極を用いて積層することにより、実装面積を大きくすることなく達成している。
【００１０】
上記のように、半導体素子が作り込まれた半導体基板に貫通電極を形成する場合、通常は半導体素子が存在しないフィールド領域上に貫通電極を形成することになる。
【００１１】
ここで、半導体基板に形成された入出力端子であるメタル電極パッド内に貫通電極を形成した半導体装置の一例を図１６ないし図１９に示し、説明する。
【００１２】
図１６に示すように、半導体装置は、半導体基板１０１の表面にフィールド酸化膜１０２、絶縁保護膜１０３、メタル電極パッド１０４が形成されている。さらに、上記半導体装置では、半導体基板１０１の裏面に、絶縁膜１１２が形成されている。そして、メタル電極パッド１０４及びフィールド酸化膜１０２を突き抜け、さらにシリコンからなる半導体基板１０１および絶縁膜１１２を貫通して裏面に達する貫通電極１１５が形成されている。なお、貫通電極１１５と半導体基板間の内壁には、内壁絶縁膜１０９が形成されている。
【００１３】
上記の貫通電極を形成する場合、図１７に示すように、半導体基板１０１のフィールド領域に貫通電極１１５を形成し、半導体基板１０１の表面で接続配線１２１を介して、半導体装置の入出力端子であるメタル電極パッド１０４と接続する手法もある。
【００１４】
上記貫通電極は様々な製造方法が提案されているが、概ね以下のようなプロセスからなる。このプロセスを図１８および図１９を参照して説明する。
【００１５】
図１８に示すように、半導体基板１０１上に貫通電極を形成するためのマスク１０７を形成し、ドライエッチングによりメタル電極パッド（金属膜１１０）１０４、フィールド酸化膜１０２等を順次除去し、さらに半導体基板１０１に孔１０６を形成する。
【００１６】
続いて、図１９に示すように、半導体基板１０１に形成した１０６孔内部を絶縁するために酸化膜や窒化膜、あるいは有機絶縁材料などにより孔１０６の内壁に内部絶縁膜１０９を形成する。
【００１７】
続いて、孔内部に導体を埋め込み、半導体基板の裏面を研磨やエッチングにより薄化し、埋め込んだ導体を露出させることで貫通電極１１５を形成する。
【００１８】
【特許文献１】
特開平１０−２２３８３３号公報
【００１９】
【特許文献２】
特開平１１−３４５９３３号公報
【００２０】
【発明が解決しようとする課題】
しかしながら、上記のような従来の貫通電極ではその製造方法に起因して次のような問題があった。
【００２１】
つまり、半導体基板１０１に孔１０６を形成するためにドライエッチングする際、図１８に示すように、最表層から下の層（すなわち、メタル電極パッド１０４、フィールド酸化膜１０２）に行くに従い、サイドエッチにより、オーバーハング部１０８ａ〜１０８ｃを生じてしまう。
【００２２】
半導体装置の入出力端子であるメタルパッド電極１０４に貫通電極を形成しようとした場合は、図１８に示すように、ドライエッチングのためのマスク７に対してメタル電極パッド電極１０４がサイドエッチされてオーバーハング部１０８ａが形成され、さらにその下のフィールド酸化膜１０２がサイドエッチされてオーバーハング部１０８ｂが形成され、さらに半導体基板１０１がサイドエッチされてオーバーハング部１０８ｃが形成される。つまり、製造される半導体装置において、サイドエッチにより、孔１０６の上部（半導体基板１０１に対してマスク１０７側）に逆階段状にオーバーハング部１０８ａ〜１０８ｃが発生してしまう。なお、フィールド領域に貫通電極を形成する場合には、上記と同様にマスクに対してフィールド酸化膜がサイドエッチされてオーバーハング部が発生し、さらに半導体基板がサイドエッチされてオーバーハング部が発生することになる。
【００２３】
また、ドライエッチングとして、異方性を持ったＲＩＥ（Ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ）などの手法を用いたとしても、横方向に対する縦方向へのエッチングレートを極めて大きくすることは可能であるが、完全な異方性を実現するのは不可能であり、サイドエッチを完全に防ぐことはできない。特に数ミクロンから数十ミクロン以上にも及ぶような深い孔を形成する場合には、フィールド酸化膜の下に発生するサイドエッチは無視できないために。大きなオーバーハング部が生じてしまう。
【００２４】
エッチングマスクは最終的に除去されるためエッチングマスク直下のサイドエッチは問題ないが、この他の層（金属膜、フィールド酸化層、半導体基板等）で発生するサイドエッチによるオーバーハング部は様々な問題を引き起こす。
【００２５】
第一の問題は、半導体基板に形成された孔内部を絶縁する際に、オーバーハング部のカバレジが悪くなることである。つまり、孔内部を完全に絶縁することが困難となる（孔内部に内壁絶縁膜を完全に形成することが困難である）ことである。
【００２６】
孔内部に内壁絶縁膜を形成する方法としては、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、液状の有機絶縁膜材料のスプレーコーティングする方法あるいはスピンコーティングする方法等が挙げられる。
【００２７】
ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により酸化膜や窒化膜を形成しようとした場合、もともと孔の内部ヘの膜形成が困難である上に、オーバーハングしているため孔の内部における酸化膜や窒化膜のカバレジが悪く、図１９に示すようにサイドエッチによるオーバーハング部１０８ｃの下で十分な内壁絶縁膜１０９を形成することが困難であり、現実的ではない。
【００２８】
また、液状の有機絶縁膜材料をスプレーコーティングしたりスピンコーティングしたりする場合も同様に、オーバーハング部があるために有機絶縁膜材料の回り込みが悪く、有機絶縁膜材料における気泡が抜け難いため、孔内部に十分な内壁絶縁膜を形成することは困難である。
【００２９】
また、第二の問題は、孔内部に内壁絶縁膜を形成したあとに、孔内に導体を形成することが困難となることである。
【００３０】
この導体の形成は、例えば、スパッタや蒸着による導体膜の形成、メッキ形成、導電ペーストの埋め込み等により行うことができる。
【００３１】
例えば、孔内部にスパッタや蒸着により導体を形成する場合、内壁絶縁膜の形成と同様に、オーバーハング部の存在のために、このオーバーハング部のカバレジが悪くなり、孔の奥まで導体膜が形成できないので、貫通電極としての導通が困難であるという問題がある。
【００３２】
また、孔内部にメッキで導体を埋め込む場合も、オーバーハングがあると薬液の回り込みや循環が悪く良好なメッキが困難となり、貫通電極としての導通が困難であるという問題がある。
【００３３】
また、孔内部に導電性ペーストなどを印刷により埋め込む場合においてもオーバーハング部があると埋め込み性が悪くなるため、孔内部にボイドが残る原因となり、貫通電極としての導通が困難であるという問題がある。
【００３４】
本発明は、上記の問題点に鑑みなされたものであり、導通が良好な貫通電極を有する半導体装置、およびその製造方法を提供することにある。
【００３５】
【課題を解決するための手段】
本発明の半導体装置は、上記の課題を解決するために、半導体基板と、該半導体基板の表面に形成され、フィールド酸化膜開口部を有するフィールド酸化膜と、フィールド酸化膜上に形成されている電極と、上記フィールド酸化膜開口部および上記半導体基板に形成されている孔を介して上記電極に電気的に接続されている貫通電極とを有し、上記孔は、上記半導体基板の垂直方向から見たとき、上記フィールド酸化膜開口部内に形成されていることを特徴としている。
上記の構成によれば、半導体基板に形成された孔においてフィールド酸化膜によるオーバーハングのない構成となっている。従って、上記孔においてカバレジの良好な貫通電極を形成することができる。つまり、導通の良好な貫通電極を有する半導体装置を提供することができる。また、素子領域（アクティブエリア）に貫通電極を形成しようとした場合、貫通電極の形成領域を避けるように半導体装置の回路を形成しなければならず、回路設計が複雑になり、回路面積が大きくなってしまう。しかしながら、上記のようにフィールド領域、特に電極パッド内に貫通電極が形成されているのでこのような問題はない。
【００３６】
本発明の半導体装置は、上記の構成に加えて、前記貫通電極は、前記半導体基板の表面におけるフィールド領域に形成されていることが好ましい。
【００３７】
なお、上記フィールド領域とは、半導体基板において半導体素子が形成されていない領域のことである。つまり、上記の構成によれば、貫通電極により、半導体装置の機能を損なうことがない。
【００３８】
本発明の半導体装置は、上記の構成に加えて、前記電極は、電極開口部を有し、前記貫通電極は、前記電極開口部にて該電極と接続されていることが好ましい。
【００３９】
上記の構成によれば、貫通電極が電極開口部にて接続されているので、貫通電極を形成する領域を縮小することができる。そのため、半導体装置を小型化することができる。
【００４０】
本発明の半導体装置は、上記の構成に加えて、前記フィールド酸化膜開口部は、上記半導体基板の垂直方向から見たとき、前記電極開口部内に形成されていることが好ましい。
【００４１】
上記の構成によれば、フィールド酸化膜開口部において電極がオーバーハングのない構成となっている。従って、上記フィールド酸化膜開口部においてカバレジの良好な貫通電極を形成することができる。
【００４２】
本発明の半導体装置は、上記の構成に加えて、前記貫通電極は、前記孔の内壁に形成された内壁絶縁膜を備えることが好ましい。
【００４３】
上記の構成によれば、この内壁絶縁膜は、上記のようにオーバーハングのない孔に形成されているため、その孔におけるカバレジが良好なものとなっている。したがって、内壁絶縁膜により貫通電極における半導体基板に対する絶縁を良好にすることができる。さらに、例えば、導電性ペーストあるいは絶縁性ペーストを孔に充填した貫通電極の場合には、この内壁絶縁膜を備えることにより、導電性ペーストあるいは絶縁性ペースト中の不純物が半導体基板中に拡散することを防止することができる。
【００４４】
本発明の半導体装置は、上記の構成に加えて、上記貫通電極は、上記内壁絶縁膜上に形成された導電層を備えることが好ましい。
【００４５】
上記の構成によれば、この導電層は、上記のようにオーバーハングのない孔に形成されているため、その孔におけるカバレジが良好なものになっている。したがって、この導電層により、貫通電極における電極との導通が良好なものになっている。また、後に孔に導電性ペーストあるいは絶縁性ペーストを充填した場合には、この導電層により導電性ペーストあるいは絶縁性ペースト中の不純物が半導体基板中に拡散することを防止することができる。
【００４６】
本発明の半導体装置は、上記の構成に加えて、上記貫通電極は、上記孔に形成された内部埋め込み部を備えることが好ましい。上記の構成によれば、上記内部埋め込み部を備えているので、孔が空洞になることがないため、貫通電極の強度を向上させることができるとともに、半導体装置の強度を向上させることができる。また、前記内部埋め込み部は、絶縁物または導電物であってよい。内部埋め込み部に導電物を用いることにより、貫通電極における導通をより良好にすることができる。
【００４７】
本発明の半導体装置の製造方法は、上記の課題を解決するために、半導体基板の表面に形成されたフィールド酸化膜、およびフィールド酸化膜上に形成された電極を有し、上記電極と電気的に接続するとともにフィールド酸化膜および上記半導体基板を貫通する貫通電極を形成する半導体装置の製造方法であって、フィールド酸化膜に半導体基板が露出するフィールド酸化膜開口部を形成する前処理工程と、上記フィールド酸化膜開口部にて露出する半導体基板の領域内に孔を形成する孔形成工程と、上記孔の内壁に内壁絶縁膜を形成する工程と、該内壁絶縁膜上に導電層を形成する工程を含む貫通電極形成工程と、を有することを特徴としている。
【００４８】
上記の方法によれば、フィールド酸化膜開口部にて露出する半導体基板の領域内に孔を形成しているため、孔にフィールド酸化膜によるオーバーハングが生じない。このオーバーハングがないため、孔において良好なカバレジで内壁絶縁膜および導電層を形成することができる。したがった、半導体基板との絶縁および導通の良好な貫通電極を形成することができる。つまり、導通の良好な貫通電極を有する半導体装置を提供することができる。また、素子領域（アクティブエリア）に貫通電極を形成しようとした場合、貫通電極の形成領域を避けるように半導体装置の回路を形成しなければならず、回路設計が複雑になり、回路面積が大きくなってしまう。しかしながら、上記の方法では、フィールド領域、特に電極パッド内に貫通電極が形成されているのでこのような問題はない。
【００４９】
本発明の半導体装置の製造方法は、上記の構成に加えて、上記内壁絶縁膜を形成する工程は、或る気圧下で前記孔を被覆するように絶縁物を印刷した後、上記気圧以上の気圧にすることによって前記孔の内壁に前記絶縁物の膜を形成する真空印刷工程を備えることが好ましい。
【００５０】
上記の方法によれば、孔にオーバーハングがなく、真空印刷を用いているため、より一層カバレジの良好な内壁絶縁膜を形成することができる。さらに、上記孔が微細であっても、上記真空印刷を用いることにより絶縁物の膜を形成することでき、良好な内壁絶縁膜を形成することができる。
【００５１】
本発明の半導体装置の製造方法は、上記の構成に加えて、前記真空印刷工程を複数回繰り返すことが好ましい。
【００５２】
上記の方法によれば、真空印刷工程を複数回繰り返すことにより、孔内によりボイドのない絶縁物の膜を形成することができる。
【００５３】
本発明の半導体装置の製造方法は、上記の構成に加えて、上記導電層を形成する工程は、或る気圧下で前記孔を被覆するように導電物を印刷した後、上記気圧以上の気圧にすることによって前記内壁絶縁膜上に前記導電物の層を形成する真空印刷工程を備えることが好ましい。
【００５４】
上記の方法によれば、孔にオーバーハングがなく、真空印刷を用いているため、より一層カバレジの良好な導電層を形成することができる。さらに、上記孔が微細であっても、上記真空印刷を用いることにより導電物の層を形成することでき、良好な導電層を形成することができる。
【００５５】
本発明の半導体装置の製造方法は、上記の構成に加えて、前記真空印刷工程を複数回繰り返すことが好ましい。
【００５６】
上記の方法によれば、真空印刷工程を複数回繰り返すことにより、孔内によりボイドのない導電物の膜を形成することができる。
【００５７】
本発明の半導体装置の製造方法は、上記の構成に加えて、さらに、孔に内部埋め込み部を形成する工程を備え、この内部埋め込み部を形成する工程は、或る気圧下で前記孔を被覆するように絶縁物あるいは導電物を印刷した後、上記気圧以上の気圧にすることによって前記孔に前記絶縁物あるいは導電物を充填する真空印刷工程を備えることが好ましい。
【００５８】
上記の方法によれば、孔にオーバーハングがなく、真空印刷を用いているため、孔内にボイドのなく絶縁物あるいは導電物を充填することができる。さらに、上記孔が微細であっても、上記真空印刷を用いることにより絶縁物あるいは導電物を充填することでき、良好な内部埋め込み部を形成することができる。
【００５９】
本発明の半導体装置の製造方法は、上記の構成に加えて、前記真空印刷工程を複数回繰り返し前記孔の内部に前記絶縁物あるいは導電物を充填することが好ましい。
【００６０】
上記の方法によれば、真空印刷工程を複数回繰り返すことにより、孔内によりボイドなく絶縁物あるいは導電物を充填することができる。
【００６１】
【発明の実施の形態】
〔第一の実施形態〕
本発明にかかる半導体装置の実施の一形態について、図１ないし図１１に基づいて説明すれば以下のとおりである。
【００６２】
図１は、本実施の形態にかかる半導体装置の断面図である。なお、図１に示すように、半導体装置において、符号１は半導体基板、符号２はフィールド酸化膜、符号３は絶縁保護膜、符号４は電極パッド（電極）、符号９は内壁絶縁膜、符号１０はシードメタル（導電層）、符号１１は内部埋め込み部、符号１２は半導体基板１裏面の絶縁膜、符号１３は再配線金属層（導体層）、符号１４は再配線保護層（絶縁層）、符号１５は貫通電極、符号１６は半田ボール等の外部取り出し電極である。また、上記半導体基板１には、予め半導体素子が形成されている。
【００６３】
本実施形態にかかる半導体装置は、図１に示すように、例えばシリコンからなる半導体基板１の表面に、フィールド酸化膜２、絶縁保護膜３、電極パッド４が形成されている。さらに、上記半導体装置では、半導体基板１の裏面に、絶縁膜１２が形成されている。そして、電極パッド４及びフィールド酸化膜２を突き抜け、さらに半導体基板１を貫通して裏面に達する貫通電極１５が形成されている。なお、本実施形態では、貫通電極１５は、半導体基板１における孔に形成された内壁絶縁膜９、その内壁絶縁膜９上に形成されているシードメタル層１０および内部埋め込み部１１から構成されている。
【００６４】
より詳細には、電極パッド４には、フィールド酸化膜２に達する電極パッド開口部が形成されている。また、半導体基板１上に形成されているフィールド酸化膜２には、上記半導体基板１に達するフィールド酸化膜開口部が形成されている。このフィールド酸化膜開口部は、電極パッド開口部におけるフィールド酸化膜の領域内に形成されている。つまり、フィールド酸化膜開口部は、半導体基板１の表面における垂直方向から見たとき、電極パッド開口部内に形成されている。さらに、フィールド酸化膜２上には、半導体基板１上に集積されている半導体素子（図示せず）の入出力端子である電極パッド４が形成されている。この電極パッド４は、例えばＡｌ、Ｃｕ、ＡｌＳｉ、ＡｌＣｕ等の金属から形成されている。そして、フィールド酸化膜２および電極パッド４上には、これらフィールド酸化膜２および電極パッド４を保護するために、絶縁保護膜３が形成されている。また、上記フィールド酸化膜開口部では、半導体基板１の表面から裏面に貫通する孔が形成されている。この孔は、半導体基板１の表面における上記フィールド酸化膜開口部の領域内に形成されている。つまり、上記孔は、半導体基板１の表面における垂直方向から見たとき、フィールド酸化膜開口部内に形成されている。以下、この半導体基板１の表面における上記フィールド酸化膜開口部の領域を、貫通電極形成領域とする。また、上記の構成では、半導体基板１の表面側における垂直方向から見た場合、電極パッド４が形成されている領域の内部に貫通電極（孔）が形成されている。
【００６５】
また、孔の内部（内壁）、貫通電極形成領域、フィールド酸化膜２の一部および電極パッド４の一部を覆うように内壁絶縁膜９が形成されている。つまり、電極パッド４には、内壁絶縁膜９に覆われていない部分がある。そして、内壁絶縁膜９上から電極パッド４（電極パッド４の内壁絶縁膜９に覆われていない部分）上にかけてシードメタル層１０が形成されている。さらに、上記孔には、内部埋め込み部１１が充填されている。貫通電極１５は、内壁絶縁膜９、シードメタル層１０および内部埋め込み部１１から構成されている。上記貫通電極１５は、電極パッド４に対してシードメタル層１０により電気的に接続されている。
【００６６】
また、半導体基板１の裏面には、裏面絶縁膜１２が形成されている。そして、裏面絶縁膜１２上には、配線パターンとなる再配線金属膜１３が形成されている。この再配線金属膜１３は、裏面絶縁膜１２に形成されている裏面絶縁膜開口部を介して上記貫通電極１５と電気的に接続されている。さらに、裏面絶縁膜１２および再配線金属膜１３上には、これら裏面絶縁膜１２および再配線金属膜１３を保護するために、再配線保護膜１４が形成されている。また、上記再配線保護膜１４には、再配線金属膜１３に達する再配線保護膜開口部が設けられており、この再配線保護膜開口部を介して外部と接続される外部取り出し電極としての半田ボール１６が形成されている。
【００６７】
次いで、本実施形態にかかる半導体装置の製造方法について、図２ないし図９に基づいて説明する。
【００６８】
まず、図２を参照して、半導体基板１が露出する半導体基板露出開口部５ｃを形成する前処理工程について説明する。
【００６９】
半導体素子が形成されている半導体基板１の電極パッド４付近の構造は、通常フィールド酸化膜２、電極パッド４および絶縁保護膜３が形成されている。前処理工程では、まず、電極パッド４が露出するように、絶縁保護膜３に、電極パッド露出開口部（絶縁保護膜開口部）を形成する。次いで、この電極パッド露出開口部において、フィールド酸化膜２が露出するように、電極パッド４にフィールド酸化膜露出開口部（電極パッド（電極）開口部）を形成する。さらに、この電極パッド露出開口部において、半導体基板１が露出するように、フィールド酸化膜２に半導体基板露出開口部（フィールド酸化膜開口部）５ｃを形成する。
【００７０】
上記前処理工程は、例えば、半導体素子の形成工程で、ダイシングラインを形成するのと同様に、電極パッド４内に半導体基板１が露出するようにパターニングすることで容易に行うことができる。なお、半導体素子の形成工程において、各開口部を形成していない場合には、レジストマスクを形成し、絶縁保護膜３、電極パッド４及びフィールド酸化膜２を順次エッチング除去することで容易に形成することができる。
【００７１】
例えば、通常のワイヤーボンディングを想定した電極が形成されている半導体基板１にこのような前処理工程を実施する場合は、電極パッド露出開口部５ａを形成した後、電極パッド４上に開口部を有するレジストマスクを形成し、該レジストマスクの開口部における電極パッド４をドライエッチングによりに除去して、フィールド酸化膜露出開口部５ｂを形成する。そして、レジストマスクを除去する。次いで、電極パッド４をエッチングした領域内（フィールド酸化膜露出開口部５ｂ）におけるフィールド酸化膜２上に開口部を有するレジストマスクを形成し、該レジストマスクの開口部におけるフィールド酸化膜２をドライエッチングにより除去して、半導体基板露出開口部５ｃを形成する。そして、レジストマスクを除去する。これにより、半導体基板１を露出させることができる。
【００７２】
上記のように、ワイヤーボンディング用に作製された通常の半導体基板においても、工程は増えるものの、半導体基板露出開口部５ｃを形成することができる。
【００７３】
次に、図３および図４を参照して、半導体基板１に孔６を形成する孔形成工程について説明する。
【００７４】
孔形成工程では、まず、図３に示すように、半導体基板露出開口部５ｃの半導体基板１が露出している領域（貫通電極形成領域）内に開口部を有するレジストマスク７を形成する。そして、半導体基板１にドライエッチング等により孔６を形成する。次いで、図４に示すように、レジストマスク７を剥離する。
【００７５】
上記孔６の半導体基板１の表面における開口径は、形成する貫通電極のサイズや半導体基板露出開口部５ｃにあわせて適したサイズを選択すればよい。また、レジストマスク７の厚みは、孔６における所定の深さまで半導体基板１をドライエッチングするのに必要な厚みとすればよい。また、レジストマスク７は有機溶剤やアッシング処理など既知の手法で剥離すればよい。
【００７６】
本発明者らは、上記孔形成工程を、レジストマスク７における開口部を５０μｍ角の開口径とし、レジストマスク７の厚みを１０μｍとして行った。
【００７７】
本発明者らが用いたドライエッチング装置では、レジストマスク７とシリコンからなる半導体基板７とのエッチング選択比が１：１５程度であった。ここでは、エッチング深さの目標を１２０μｍ程度としたため、レジストマスクの厚みは７μｍ以上あれば良く今回は１０μｍとした。
【００７８】
その結果、図３に示すように、半導体基板１において、孔６を形成することができた。なお、上記孔６は、レジストマスク７に対してわずかにサイドエッチが進行したため、サイドエッチ部（オーバーハング）８が形成された。このサイドエッチ部８は、レジストマスク７の端部から０．５μｍ〜１μｍ進行していた。異方性を有するドライエッチングを用いたとしても、深いエッチングを行った場合には、このサイドエッチは避けることができない。したがって、レジストマスク７の開口部は、半導体基板露出開口部５ｃの径よりもサイドエッチを考慮して小さい径にする必要がある。つまり、レジストマスクの開口部の周と半導体基板露出開口部５ｃの周との最短の距離は、少なくとも０．５μｍ以上小さいことが好ましく、１．０μｍ以上小さいことがより好ましい。
【００７９】
これにより半導体基板１に形成される孔６の形状は、半導体基板１の表面からオーバーハングのないわずかにテーパーがついた形状となる。なお、孔６の側壁のテーパーはエッチング条件により多少のコントロールができる。今回は８５度〜９０度のテーパーとなるようにした。この孔６につくテーパーは、逆テーパーでなければ、このあとのプロセスに支障はない。
【００８０】
次に、図５ないし図７を参照して、半導体基板１に形成した孔６に、貫通電極を形成する貫通電極形成工程について説明する。この貫通電極形成工程では、孔６の内壁に内壁絶縁膜９およびシードメタル層１０を形成した後、内部埋め込み部１１を形成することにより貫通電極１５を形成する。
【００８１】
この貫通電極形成工程では、まず、図５に示すように、内壁絶縁膜９を形成する。この内壁絶縁膜９は、半導体基板１の形成された孔６の内壁を絶縁するためものである。後に導電性ペーストあるいは絶縁性ペーストを孔に充填した場合には、この内壁絶縁膜９により、導電性ペーストあるいは絶縁性ペースト中の不純物が半導体基板中に拡散することを防止することができる。
【００８２】
この内壁絶縁膜９は、ＳｉＯ２等の酸化膜あるいはＳｉＮ、ＡｌＮ、等の窒化膜をＣＶＤ、蒸着により形成するか、または絶縁樹脂などの絶縁材料の膜をスプレーコーティング、スピンコーティング、印刷、真空印刷等により形成することができる。いずれの手法を用いても、半導体基板１の表面側に、つまり孔６の上部にオーバーハングがないため良好な内壁絶縁膜９を形成することができる。なお、真空印刷の利用方法については後に詳述する。
【００８３】
ここでは、内壁絶縁膜９を形成する一例として、ＣＶＤ法を用いてＳｉＯ２からなる酸化膜を形成する場合について説明する。
【００８４】
ＣＶＤ法を用いて酸化膜を形成する際には、半導体基板１側にバイアスをかけて、孔６内にＳｉＯ２を引き込むことにより内壁絶縁膜９を形成することができる。なお、孔６内に形成される内壁絶縁膜９の厚みは、半導体基板１の表面に形成された酸化膜の厚みの１／３から１／５程度の厚みとなる。
【００８５】
本発明者らは、半導体基板１の表面に、３μｍの酸化膜が形成されるように調整した。これにより、孔６の内壁には０．５μｍ〜０．６μｍ程度の内壁絶縁膜９としての酸化膜を形成することができた。
【００８６】
また、後に形成される貫通電極１５と電極パッド４との接続をとるために、電極パッド４が露出するように、内壁絶縁膜９の不要な部分はエッチング等により除去する。この内壁絶縁膜９の不要な部分の除去は、例えば、内壁絶縁膜９の孔６の内壁に形成された部分から電極パッド４の一部までを覆うようにレジストマスクを形成し、ドライエッチング等により内壁絶縁膜９の露出している部分を除去し、上記レジストマスクを剥離すればよい。これにより、レジストマスクによりマスクされた、半導体基板１の孔６内壁、半導体基板露出開口部５ｃにおける半導体基板１の表面部分、フィールド酸化膜露出開口部５ｂにおけるフィールド酸化膜２の部分、および電極パッド４の一部を覆う内壁絶縁膜９を形成することができる。
【００８７】
次いで、貫通電極形成工程では、図６に示すように、内壁絶縁膜９上からシードメタル層（導電層）１０を形成する。このシードメタル層１０は、Ｔｉ、Ｃｕ、Ａｌ、ＣｕＮｉなどの金属等の導体をスパッタ、蒸着、ＣＶＤ、メッキ等により形成するか、あるいは、導電性ペースト等の導電材料をスプレーコーティング、スピンコーティング、印刷、真空印刷等により形成することができる。いずれの手法にしても、半導体基板１の表面側に、つまり孔６の上部にオーバーハングがないため良好なシードメタル層１０を形成することができる。従って、このシードメタル層１０により、半導体基板１の表面と裏面とで良好な導通が得られる。また、後に導電性ペーストあるいは絶縁性ペーストを孔に充填した場合には、このシードメタル層１０により、導電性ペーストあるいは絶縁性ペースト中の不純物が半導体基板中に拡散することを防止することができる。
【００８８】
本発明者らは、半導体基板１の表面側からスパッタにより、シードメタル層１０として、Ｔｉ層およびＣｕ層を形成した。半導体基板１の表面側では、Ｔｉ層が０．１μｍ、Ｃｕ層が０．３μｍ形成された。孔６内壁には、Ｔｉ層、Ｃｕ層とも半導体基板１の表面側に形成されたＴｉ層、Ｃｕ層の厚さの１／３から１／５程度の膜厚のＴｉ層およびＣｕ層が形成された。
【００８９】
次いで、図７に示すように、内壁絶縁層９およびシードメタル層１０が形成された孔６に内部埋め込み部１１を形成する。この内部埋め込み部１１は、例えば、電解メッキ、導電性ペーストの充填、絶縁性ペーストの充填等により行うことができる。
【００９０】
ここでは、内部埋め込み部１１を形成する一例として、電解ＣｕメッキによりＣｕからなる内部埋め込み部１１を形成する場合について説明する。
【００９１】
まず、上記シードメタル層１０が開口するように、レジストマスクを形成する。そして、電解Ｃｕメッキを行うことにより内部埋め込み部１１を形成することができる。
【００９２】
また、内部埋め込み部１１を形成した後は、レジストマスクを剥離する。さらに、形成された内部埋め込み部１１をマスクとして、露出しているＴｉ層およびＣｕ層からなるシードメタル層１０を薬液でエッチング除去する。これにより、図７に示す半導体装置の構造が得られる。
【００９３】
この電解メッキにより、完全にボイドがなく孔６を埋めるためには、長い時間がかかる。そこで、導電性ペーストを印刷することにより孔６を埋め、内部埋め込み部１１を形成することが、短時間で処理する上で好ましい。また、上記のように、Ｔｉ層：０．１μｍ、Ｃｕ層：０．３μｍとシードメタル層１０の厚みが薄い場合には、このシードメタル層１０だけでは、貫通電極としての抵抗が高くなるため、導電性ペーストで孔６を埋めて内部埋め込み部１１を形成することにより、貫通電極の抵抗値を下げることができる。
【００９４】
また、シードメタル層１０として、例えばスパッタによりＡｌ層を１μｍ以上形成するなど、抵抗値が必要十分である場合には、特に内部埋め込み部１１を形成する必要はない。ただし、絶縁性ペーストを埋めて内部埋め込み部１１を形成して、孔６の内部を補強することが好ましい。つまり、内部埋め込み部１１により貫通電極の強度を向上させるとともに、半導体装置の強度を向上させるることができる。
【００９５】
さらに、導電性ペーストや絶縁性ペーストは、真空印刷技術を用いて印刷することが好ましい。この真空印刷技術を用いることにより、微細で深い孔にも良好に上記のようなペーストを充填することができる。
【００９６】
この真空印刷技術は、真空雰囲気下において、ペースト材料を孔に印刷し、孔内に該ペースト材料を押し込み充填する工程と、印刷後に圧力を挙げることにより、孔内部と孔外部との差圧によりペースト材料を孔内に引き込む工程とを含む印刷方式である。なお、印刷後の圧力は常圧より高い圧力でも良い。この真空印刷技術では、通常、真空度は１．３３３Ｐａ〜３．９ｋＰａ程度であり、好ましくは１３．３Ｐａ〜６６６．６Ｐａ程度である。また、ペースト材料の粘度は通常２０Ｐａ・ｓ〜２００Ｐａ・ｓであることが好ましい。
【００９７】
特にアスペクト比の大きな孔にペースト材料を埋め込む場合には、真空印刷を複数回繰り返すことで孔内部に十分なペーストを埋め込むことが可能となり、孔底部での未充填を防止することができる。
【００９８】
次に、図８および図９を参照して、半導体基板１の裏面に貫通電極１５を電気的に導通させる後処理工程について説明する。この後処理工程は、既知の手法を用いればよいが、ここでは、その一例について説明する。
【００９９】
まず、図８に示すように、半導体基板１の裏面から裏面研磨することで貫通電極１５を露出させる。なお、必要に応じて、必要に応じてポリッシングやエッチング処理により研磨面を整えればよい。
【０１００】
なお、本発明者らは、孔６の深さ、つまり貫通電極１５を１２０μｍとしたため、半導体基板１が１００μｍとなるまで、半導体基板１の裏面を研磨した。これにより、貫通電極１５を露出させることができた。
【０１０１】
次いで、この研磨した半導体基板１の裏面に裏面絶縁膜１２を形成し、貫通電極１５と、半導体基板１がリークするのを防止する。絶縁膜１２としては、ＳｉＯ２等の酸化膜やＳｉＮ、ＡｌＮ等の窒化膜をＣＶＤで形成したり、絶縁樹脂を塗布するなどの手法がある。
【０１０２】
次いで、貫通電極１５が露出するように、裏面絶縁膜１２に裏面絶縁膜開口部を形成する。この裏面絶縁膜開口部の形成は、レジストマスクを形成してドライエッチングにより絶縁膜１２をエッチングすることにより行うことができる。また、裏面絶縁膜１２を感光性の絶縁樹脂を用いて形成すれば、フォト工程で貫通電極１５が露出する裏面開口部を容易に形成することができる。これにより、貫通電極１５は完成であり、半導体基板１の表面と、裏面との導通を図ることができる。なお、内部埋め込み部１１に絶縁性材料を用いた場合には、シードメタル層１０が露出するように、裏面開口部を形成すればよい。
【０１０３】
また、図９に示すように、上記貫通電極１５に対する外部取り出し電極を形成する再配線工程を行う。この再配線工程では、まず、絶縁膜１２上に配線パターンとなる再配線金属層（導体層）１３を形成する。そして、再配線金属層１３上に再配線絶縁層（絶縁層）１４を形成する。その後、再配線絶縁層１４に再配線金属層１３が露出する再配線金属層露出開口部を形成する。最後に、この再配線金属送露出開口部から露出する再配線金属層１３と電気的に導通する半田ボール等の外部取り出し電極を形成する（図１参照）。これにより、半導体基板１の裏面において、貫通電極１５から、再配線金属層１３および外部取り出し電極を介して外部に対して電気的に接続可能になる。また、再配線金属層１３のパターンによって、半導体基板１の裏面における任意の位置に外部取り出し電極を形成することができる。
【０１０４】
また、図１０に示すように、再配線金属層１３を形成することなく、貫通電極１５に対して、半田ボール等の外部取り出し電極（入出力端子）１６を直接形成することも可能である。
【０１０５】
以上の半導体装置の製造方法では、半導体基板１に貫通電極１５を形成することが可能である。そして、この貫通電極１５では、半導体基板１に形成される孔の半導体基板１の表面における開口部に、フィールド酸化膜２のオーバーハングが形成されていないため、孔の内壁において内壁絶縁膜９およびシードメタル層１０を良好に形成される。つまり、上記半導体装置では、内壁絶縁膜９により半導体基板１に対する貫通電極の絶縁を得られる。さらに、上記シードメタル層１０により半導体基板１の表面と裏面とで良好な導通が得られる。従って、上記半導体装置では、これら内壁絶縁膜９、シードメタル層１０により高信頼性の貫通電極が得られる。また、電極パッド４を貫通して貫通電極が形成されているため、半導体装置を小型化することができる。また、素子領域（アクティブエリア）に貫通電極１５を形成しようとした場合、貫通電極１５の形成領域を避けるように半導体装置の回路を形成しなければならず、回路設計が複雑になり、回路面積が大きくなってしまう。しかしながら、上記のようにフィールド領域、特に電極パッド４内に貫通電極１５が形成すれば、このような問題はない。
【０１０６】
また、上記の半導体装置の製造方法を用いて製造されたチップサイズパッケージ（ＣＳＰ）の半導体装置の一例を図１１に基づいて説明する。
【０１０７】
図１１に示すように、上記ＣＰＳの半導体装置では、半導体装置の電極パッド４と外部取り出し電極１６とが、貫通電極１５および再配線金属層１３を介して接続されており、非常に小型化・薄型化が図られている。上記の製造方法を用いることにより、貫通電極を良好に形成することができるため、ワイヤを用いず、リアルチップサイズのＣＳＰを実現できる。すなわち、図１１を見れば分かるように、従来ではワイヤで電極を外部に広げて取り出していたものを、貫通電極１５を用いて半導体装置のチップ裏面の領域に半田ボール１６として取り出すことで、リアルチップサイズのパッケージとなっている。
【０１０８】
さらに、このＣＰＳを複数積層することでより高密度なマルチチップモジュールの実現が可能となる。
【０１０９】
〔第二の実施形態〕
本発明にかかる半導体装置の他の実施形態について、図１２ないし１５を用いて説明すれば以下のとおりである。なお、説明の便宜上、前記第一の実施形態にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。本実施形態では、第一の実施形態において、半導体基板において形成される貫通電極の位置が異なるものである。つまり、半導体素子が作り込まれた半導体基板のフィールド領域に貫通電極を形成し、この貫通電極と入出力端子である電極パッドとが接続された半導体装置の一例である。また、フィールド領域とは、半導体基板表面における半導体素子が形成されていない領域のことをいう。
【０１１０】
以下図１２ないし図１５に基づいて、本実施形態の半導体装置の製造方法について説明する。
【０１１１】
半導体基板の電極パッド付近の代表的な構造を図１２に示す。半導体基板１上にフィールド酸化膜２が形成され、そのフィールド酸化膜２上に、電極パッド４を形成されている。さらに、フィールド酸化膜２および電極パッド４上に、絶縁保護膜３が形成されている。そして、上記絶縁保護膜３に電極パッド４が露出する電極パッド露出開口部、およびフィールド酸化膜２が露出するフィールド酸化膜露出開口部を形成する。さらに、フィールド酸化膜露出開口部において露出しているフィールド酸化膜２に、半導体基板１の表面が露出する半導体基板露出開口部が形成されている。この半導体基板露出開口部が、貫通電極形成領域５となる。上記のように、本実施形態は、第一の実施形態において、電極パッド４に形成されていたフィールド酸化膜露出開口部がなく、さらに電極パッド４が異なる位置に形成されているものである。
【０１１２】
なお、半導体基板露出開口部（貫通電極形成領域５）およびフィールド酸化膜露出開口部は、半導体素子の形成工程でダイシングラインを形成するのと同様に、パターニングすることにより容易に形成することができる。また、半導体素子形成工程において、半導体基板露出開口部（貫通電極形成領域５）およびフィールド酸化膜露出開口部を形成していない場合には、レジストマスクを形成し、絶縁保護膜３およびフィールド酸化膜２を順次エッチング除去することにより、半導体基板露出開口部（貫通電極形成領域５）およびフィールド酸化膜露出開口部を形成することができる。
【０１１３】
本実施形態の半導体装置の製造方法では、図１２で示した半導体基板において、図１３に示すように、貫通電極形成領域５において開口部を有するレジストマスク７を形成する。上記孔６の半導体基板１の表面における開口径は、形成する貫通電極のサイズや上記貫通電極形成領域５のサイズにあわせて適したサイズを選択すればよい。また、レジストマスク７の厚みは、所定の深さを、ドライエッチング等を行うのに必要な厚みとすればよい。そして、ドライエッチング等により孔６を形成する。
【０１１４】
本発明者らは、レジストマスクの開口径を１０μｍ角、レジストマスク７の厚みを７μｍとして孔６を形成した。第一の実施形態でも記載したように、本発明者らが用いたドライエッチング装置では、レジストマスクとシリコンのエッチング選択比が１：１５程度であった。エッチング深さを、７０μｍ程度を目標としたために、レジストマスク７の厚みは５μｍ以上あれば良く今回は７μｍとした。なお、レジストマスク７に対してシリコンにわずかながらサイドエッチングが進行した（サイドエッチ部８）。このサイドエッチ部８は、測定したところ０．３〜１μｍ程度であった。しかしながら、フィールド酸化膜２に対しては、サイドエッチ部が形成されなかった。
【０１１５】
次いで、図１４に示すように、レジストマスク７を剥離する。次に、孔６の内壁を絶縁するために、第一の実施形態と同様に、ＣＶＤにて内壁絶縁膜９としてのＳｉＯ２からなる酸化膜を形成した。この内壁絶縁膜９は、半導体基板１の表面における孔６の開口部にフィールド酸化膜２のオーバーハング部がないため、良好に形成することができる。
【０１１６】
本発明者らは、半導体基板１の表面に１．５μｍの酸化膜が形成されるように調整した。これにより、孔６の内壁には、０．３〜０．５μｍ程度の内壁絶縁膜９となる酸化膜を形成することができた。
【０１１７】
さらに、後に形成される貫通電極と電極パッド４との接続をとるために、電極パッド４および絶縁保護膜３上に形成された酸化膜（酸化膜の不要部分）は、エッチング等により除去する。この除去は、たとえば、フォトレジストを形成し、露光・現像を行った後、酸化膜をドライエッチングすることで行うことができる。つまり、フィールド酸化膜露出開口部において露出しているフィールド酸化膜２、半導体基板露出開口部において露出している半導体基板１および孔６の内壁の形成した酸化膜を残して、ドライエッチングすることにより、内壁絶縁膜９を形成することができる。この酸化膜をドライエッチングした後、フォトレジストを除去する。
【０１１８】
次いで、図１５に示すように、孔６の内部から電極パッド４にかけて導電層１９を形成する。この導電層１９は、貫通電極と電極パッド４とを電気的に導通させるためのものである。この導電層１９は、貫通電極の構成要素となっている。
【０１１９】
この導電層１９は、例えば、半導体基板１の表面側からスパッタによりＡｌ層を形成し、このＡｌ層を入出力端子である電極パッド部４と接続した形にエッチングによりパターニングすることにより形成することができる。この導電層１９は、半導体基板１の表面における孔６の開口部にフィールド酸化膜２のオーバーハング部がないため、良好に形成することができる。
【０１２０】
次いで、孔６に導電性ペーストを充填して、内部埋め込み部２０を形成することにより貫通電極を形成する。導電性ペーストの充填はは、孔６が露出するように開口したスクリーンマスクを用いて導電性ペーストを印刷することにより達成することができる。この内部埋め込み部２０は、導電層１９が貫通電極としての必要十分な抵抗値を有する場合には、特に形成する必要はない。ただし、絶縁性ペースト等を埋めて内部埋め込み部２０を形成して、孔６の内部を補強することが好ましい。これにより、良好な貫通電極を形成することができる。
【０１２１】
本実施形態では、孔６における半導体基板１の表面側にオーバーハング部が形成されないため、導電性ペーストを孔６に気泡がなく印刷することができる。つまり、導電性ペーストにボイドが形成されず、良好な貫通電極を形成することができる。
【０１２２】
本発明者らは、導電層１９として、スパッタにより半導体基板１の表面側からＡｌ膜を１μｍ形成した。このとき、孔６の内壁には、１／３〜１／５μｍ程度の膜厚のＡｌ膜が形成された。この膜厚では、電極として不十分であると考えられるため、今回は、真空印刷により導電性ペースト２０を孔６に埋め込み貫通電極とした。今回は孔６の径に対して孔６の深さが深いため、一度の印刷では埋まりきらず４〜５回の印刷を行った。
【０１２３】
以降の工程は、第一の実施形態と同様の手法が適用できる。
【０１２４】
以上の半導体装置の製造方法により、半導体基板に貫通電極を形成することが可能であり、この貫通電極は、半導体基板１の表面に形成される孔の開口部にフィールド酸化膜のオーバーハングがないため、半導体基板との絶縁、および電極パッドとの良好な導通が得られた高信頼性の貫通電極を有する半導体装置を提供することができる。
【０１２５】
本発明によれば、半導体基板表面上に、フィールド酸化膜を介して形成されたパッド電極と半導体装置表面から裏面に達する貫通電極とが電気的に接続された半導体装置において、前記半導体基板表面上のフィールド酸化膜の開口内部に貫通電極の開口部が形成された構造であるため、貫通電極の開口上部のオーバーハングが解消され、貫通電極の内壁絶縁や貫通電極内の導電膜が良好なカバレジで形成される。これにより埋め込み電極の形成が良好にできるため、信頼性の高い貫通電極を得ることができる。
【０１２６】
さらに、貫通電極の内壁に絶縁層あるいは導電層を形成する方法として真空印刷技術を用いたことにより、貫通電極の内壁絶縁や貫通電極内の導電膜の良好なカバレジと共に、１０μｍという微細な孔にもボイドの無い、さらに良好な埋め込み電極の形成が可能となり、極めて信頼性の高い貫通電極を得ることが可能となる。
【０１２７】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１２８】
【発明の効果】
以上のように、本発明の半導体装置は、半導体基板と、フィールド酸化膜開口部を有するフィールド酸化膜と、フィールド酸化膜上に形成されている電極と、上記フィールド酸化膜開口部および半導体基板に形成されている孔を介して上記電極に電気的に接続されている貫通電極とを有する半導体装置であって、上記孔は、上記半導体基板の垂直方向から見たとき、上記フィールド酸化膜開口部内に形成されている構成である。言い換えると、本発明の半導体装置は、貫通電極を有する半導体装置であって、上記貫通電極は、フィールド酸化膜に形成されたフィールド酸化膜開口部、半導体基板に形成された孔に形成されており、上記孔は、上記半導体基板の垂直方向から見たとき、上記開口部内に形成されている構成である。
【０１２９】
上記の構成によれば、フィールド酸化膜によるオーバーハングのない構成となっているので、上記孔においてカバレジの良好な貫通電極を形成することができるため、導通の良好な貫通電極を有する半導体装置を提供することができる。
【０１３０】
また、本発明の半導体装置では、前記電極は、電極開口部を有する電極であり、前記貫通電極は、前記電極開口部を介して該電極と接続されていることが好ましい。また、前記フィールド酸化膜開口部は、上記半導体基板の垂直方向から見たとき、前記電極開口部内に形成されていることが好ましい。これにより、電極開口部を介して貫通電極が形成されているので、貫通電極を形成する領域を縮小することができ、半導体装置を小型化することができる。
【０１３１】
本発明の半導体装置は、上記の構成に加えて、前記貫通電極は、前記孔の内壁に形成された内壁絶縁膜を備えることが好ましい。また、上記貫通電極は、上記内壁絶縁膜上に形成された導電層を備えることが好ましい。さらに、上記貫通電極は、上記孔に形成された内部埋め込み部を備えることが好ましい。
【０１３２】
上記の構成によれば、この内壁絶縁膜、導電層、内部埋め込み部は、上記のようにオーバーハングのない孔に形成されているため、その孔におけるカバレジが良好なものとなっている。また、上記内部埋め込み部により貫通電極の強度を向上させることができるとともに、半導体装置の強度を向上させることができる。
【０１３３】
前記内部埋め込み部は、絶縁物または導電物であってよい。内部埋め込み部に導電物を用いることにより、貫通電極における導通をより良好にすることができる。
【０１３４】
以上のように、本発明の半導体装置の製造方法は、半導体基板の表面に形成されたフィールド酸化膜、およびフィールド酸化膜上に形成された電極を有し、上記電極と電気的に接続するとともにフィールド酸化膜および上記半導体基板を貫通する貫通電極を形成する半導体装置の製造方法であって、フィールド酸化膜に半導体基板が露出するフィールド酸化膜開口部を形成する前処理工程と、上記フィールド酸化膜開口部にて露出する半導体基板の領域内に孔を形成する孔形成工程と、上記孔の内壁に内壁絶縁膜を形成する工程と、該内壁絶縁膜上に導電層を形成する工程を含む貫通電極形成工程と、を有する構成である。
【０１３５】
上記の方法によれば、孔にフィールド酸化膜によるオーバーハングが生じないため、孔において良好なカバレジで内壁絶縁膜および導電層を形成することができる。したがった、半導体基板との絶縁および導通の良好な貫通電極を形成することができる。つまり、導通の良好な貫通電極を有する半導体装置を提供することができる。
【０１３６】
また、本発明の半導体装置の製造方法は、上記内壁絶縁膜を形成する工程、上記導電層を形成する工程は、真空印刷工程を備えることが好ましい。
【０１３７】
上記の方法によれば、孔にオーバーハングがなく、真空印刷を用いているため、より一層カバレジの良好な内壁絶縁膜、導電層を形成することができる。さらに、上記孔が微細であっても、上記真空印刷を用いているため、良好な内壁絶縁膜、導電層を形成することができる。
【０１３８】
本発明の半導体装置の製造方法は、上記の構成に加えて、前記真空印刷工程を複数回繰り返すことが好ましい。上記の方法によれば、真空印刷工程を複数回繰り返すことにより、孔内によりボイドのない内壁絶縁膜および導電層の膜を形成することができる。
【０１３９】
また、本発明の半導体装置の製造方法は、さらに、孔に内部埋め込み部を形成する工程を備え、この内部埋め込み部を形成する工程は、真空印刷工程を備えることが好ましい。これにより、孔にオーバーハングがなく、真空印刷を用いているため、孔内にボイドのない内部埋め込み部を形成することができる。さらに、上記孔が微細であっても、上記真空印刷を用いることにより、良好な内部埋め込み部を形成することができる。また、前記真空印刷工程を複数回繰り返し前記孔の内部に前記絶縁物あるいは導電物を充填することが好ましい。これにより、孔内によりボイドのない内部埋め込み部を形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態にかかる半導体装置の断面図である。
【図２】本発明の実施の一形態にかかる半導体装置の製造方法における製造工程を説明する断面図である。
【図３】本発明の実施の一形態にかかる半導体装置の製造方法における製造工程を説明する断面図である。
【図４】本発明の実施の一形態にかかる半導体装置の製造方法における製造工程を説明する断面図である。
【図５】本発明の実施の一形態にかかる半導体装置の製造方法における製造工程を説明する断面図である。
【図６】本発明の実施の一形態にかかる半導体装置の製造方法における製造工程を説明する断面図である。
【図７】本発明の実施の一形態にかかる半導体装置の製造方法における製造工程を説明する断面図である。
【図８】本発明の実施の一形態にかかる半導体装置の製造方法における製造工程を説明する断面図である。
【図９】本発明の実施の一形態にかかる半導体装置の製造方法における製造工程を説明する断面図である。
【図１０】上記半導体装置の製造方法の変形例を説明する断面図である。
【図１１】上記半導体装置の変形例であるチップサイズパッケージ（ＣＳＰ）を示す断面図である。
【図１２】本発明の他の実施形態にかかる半導体装置の製造方法における製造工程を説明する断面図である。
【図１３】本発明の他の実施形態にかかる半導体装置の製造方法における製造工程を説明する断面図である。
【図１４】本発明の他の実施形態にかかる半導体装置の製造方法における製造工程を説明する断面図である。
【図１５】本発明の他の実施形態にかかる半導体装置の製造方法における製造工程を説明する断面図である。
【図１６】従来の貫通電極を有する半導体装置の断面図である。
【図１７】従来の貫通電極を有する他の半導体装置の断面図である。
【図１８】従来の貫通電極を有する半導体装置の製造方法における製造工程を説明する断面図である。
【図１９】従来の貫通電極を有する半導体装置の製造方法における製造工程を説明する断面図である。
【符号の説明】
１  半導体基板
２  フィールド酸化膜
３  絶縁保護膜
４  電極パッド（電極）
５  貫通電極形成領域
５ｃ  半導体基板露出開口部
６  孔
７  レジストマスク
９  内壁絶縁膜
１０  シードメタル層（導電層）
１１  内部埋め込み部
１２  絶縁膜
１３  再配線金属層（導体層）
１４  再配線保護膜（絶縁層）
１５  貫通電極
１６  半田ボール（外部取り出し電極）
１９  導電層
２０  内部埋め込み部
【図１】
2004327910.tif 000003
【図２】
2004327910.tif 000004
【図３】
2004327910.tif 000005
【図４】
2004327910.tif 000006
【図５】
2004327910.tif 000007
【図６】
2004327910.tif 000008
【図７】
2004327910.tif 000009
【図８】
2004327910.tif 000010
【図９】
2004327910.tif 000011
【図１０】
2004327910.tif 000012
【図１１】
2004327910.tif 000013
【図１２】
2004327910.tif 000014
【図１３】
2004327910.tif 000015
【図１４】
2004327910.tif 000016
【図１５】
2004327910.tif 000017
【図１６】
2004327910.tif 000018
【図１７】
2004327910.tif 000019
【図１８】
2004327910.tif 000020
【図１９】
2004327910.tif 000021