(57)【要約】【課題】プッシュプル構成の定電流制御を行っている帯電ＡＣ回路においては、負荷インピーダンスが大きいとＡＣ出力電圧が大きくなり、プッシュプルトランジスタの出力振幅が大きくなり効率が良くなる。一方負荷インピーダンスが小さいとＡＣ出力電圧が小さくなり、プッシュプルトランジスタの出力振幅が小さくなりトランジスタが背負う電圧が大きくなり効率が悪くなる。該現象を防止する。【解決手段】帯電定電流制御を行っているＬＢＰにおいて、帯電ＡＣ駆動時に出力されるＡＣ電圧をモニターし、その結果によりカートリッジの負荷容量を推定する。その値によりプッシュプル回路の電源電圧を切り替え、絶えず効率の良い電圧でプッシュプル回路を駆動し消費電力を削減する。【選択図】        図１
2004341192.tif 000002
【特許請求の範囲】
【請求項１】
導体上に感光体部が形成された回転する感光手段と、導体の周りに抵抗体層がありその抵抗体層が感光手段に接している帯電手段と、帯電手段により帯電された感光体表面上を走査して感光体部表面に静電潜像を形成する光走査手段と、回転する導体の表面に塗布された帯電したトナーを感光手段表面に向けて飛翔させ光走査手段で形成された静電潜像に応じてトナー像を形成する現像手段と、感光手段に接して現像手段により形成されたトナー像を記録媒体上に転写させると共に感光手段との接触部にて記録媒体の挟持搬送を行う転写手段を具備した画像形成装置において、
前記帯電手段は電流増幅回路と該増幅回路からの出力を昇圧する昇圧手段と前記感光体に流れる電流を一定にする定電流手段で構成され、前記定電流増幅回路からの出力電圧を検知する検知手段を有し、前記検知手段の結果により前記電流増幅回路の電源電圧を変化せせることを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電子写真技術を用いた画像形成装置における高圧電源制御に関する。
【０００２】
【従来の技術】
図７は従来の電子写真技術を用いた画像形成装置を表すブロック図である。
【０００３】
図７において１は感光体ドラムを表し、１１は感光ドラムの導体部、１２は感光体部である。なお導体部１１はグランドに接地される。
【０００４】
２は帯電ローラを表し、２１は帯電ローラの導体軸、２２は弾力性のある抵抗体である。ここで感光体部１２と抵抗体２２は接触しており、印字動作中は感光ドラム１および帯電ローラ２は図示しない駆動手段により矢印方向に回転を行う。
【０００５】
２３は帯電電源部を表し、印字動作中は交流電圧と直流電圧を重畳した電圧を帯電ローラ２の導体軸２１に印可する。このとき感光体部１２と抵抗体２２の接触部近傍ではコロナ放電が発生して感光体部１２の表面が帯電される。このとき感光体部１２の表面電位は帯電電源部２３により印可される直流電圧とほぼ等しい電位となる。なお帯電電源部２３で交流電圧を重畳するのはコロナ放電を促進して感光体部１２の表面電位を均一化するためである。
【０００６】
次に帯電された感光体部１２表面には走査手段（図示しない）よりレーザ走査光９が照射される。このときレーザ走査光９は画像信号に応じたｏｎ／ｏｆｆ制御が行われている。
【０００７】
感光体部１２の表面上にレーザ走査光９が照射されると、照射された感光体部１２の表面部分は生成された光電子により等価的に抵抗率が下がるため帯電電源部２３により帯電された表面電荷は減衰する。従ってレーザ走査光９が照射された部分の電位の絶対値は減少する。この結果感光体部１２の表面には静電潜像が形成される。
【０００８】
３は現像器を表し、３１は中空の導体ローラ部、３２は導体ローラ部３１の内部に埋め込まれたマグネットである。導体ローラ部３１の表面には弾性のある現像ブレード３３が接している。現像器３と現像ブレード３３の間には攪拌により負電位に帯電されているトナー１００が詰まっている。トナー１００自体は磁性体であり導体ローラ部３１の表面とマグネット３２で生じる電気鏡像効果による静電気力により導体ローラ部３１の表面にひきつけられる。導体ローラ部３１の表面上に付着したトナー１００の多くは現像ブレード３３により剥ぎ取られ表面近傍のみのトナー１００が導体ローラ部３１と感光体部１２との隙間部に運ばれる。なお感光体部１２と導体ローラ３１の間には微小な隙間（２００ミクロン以下）が設けてある。導体ローラ部３１には現像電源部３４が接続されている。
【０００９】
現像電源部３４は交流電圧と直流電圧が重畳された電圧を出力する。この現像電源部３４の電圧印可により感光体部１２と導体ローラ３１の隙間部には電界が生じて導体ローラ部３１の表面に付着したトナー１００が導電ローラ３１から飛翔する。ここで感光体部１２の表面においてレーザ走査光９が照射されていない部分は負電位に帯電しており、その表面電位は現像電源部３４の直流電圧より低くなるように設定されている。このためトナー１００に対しては直流的には導体ローラ３１に押し戻す方向に力が作用することになり、飛翔したトナー１００は現像器３に戻されることになる。一方感光体部１２の表面のうちレーザ走査光９が照射された部分は表面の負電荷が減衰しているので、その部分の電位は現像電源部３４の直流電圧より高くなる。このためトナー１００に対しては直流的には感光体部１２に引き付ける力が作用することになり、飛翔したトナー１００は感光体部１２に付着することになる。このようにして感光体部１２表面にはレーザ走査光９により形成された静電潜像に応じたトナー像が形成される。感光体部１２の表面上に形成されたトナー像は転写ローラ４の方向に運ばれる。転写ローラ４は導体軸４１と弾性のある抵抗体４２より形成される。なお抵抗体４２の表面は感光体部１２と接していて、記録媒体は抵抗体４２と感光体部１２との間を搬送される。また導電軸４１は転写電源部４３が接続されていて、記録媒体通過時に転写電源部４３は正の直流電圧を出力する。このとき感光体部１２の表面上にあるトナー１００は記録媒体の方向に引き付けられ感光体部１２上に形成されたトナー像が記録媒体に転写される。トナー像が転写された記録媒体はその後定着手段（図示しない）に搬送される。定着手段に搬送された記録媒体は定着手段内で加熱、加圧されることによりトナーが固着され機外へ排出される。なお記録媒体に転写されず感光体部１２上に残ったトナーはクリーニングブレード５により取り除かれ画像形成装置は次の印字動作に備える。
【００１０】
図６および図７は従来の帯電電源回路のブロック図である。
【００１１】
図６において６−１はパルスを出力または停止し、その他画像形成装置全体の動作を制御するＣＰＵ、６−２はＣＰＵ６−１から出力されたパルス波形を増幅する増幅部、６−３は６−２で増幅された増幅信号と後述するフィードバック信号６−０を加算する加算器、６−４は加算器６−３から出力された出力波形の高周波成分を遮断して方形波を正弦波に変換するためのローパスフィルタ部、６−５はフィルタ部６−４からの出力を電流増幅する電流増幅回路、６−６は６−５の出力の直流成分をカットするためのカップリングコンデンサ、６−７はカップリングコンデンサ６−６を介して出力される電圧を昇圧するためのトランスであり、トランス６−７からは交流電圧が出力される。６−４の電流増幅回路は図８に示されるように、ＮＰＮトランジスタ６−４１、ＰＮＰトランジスタ６−４２、抵抗６−４３、６−４４、６−４５、６−４６で構成され、トランジスタが交互にＯＮするプッシュプル回路で構成される。
【００１２】
６−１０はＤＣ高圧発生回路であり、ＣＰＵ６−１の駆動信号６−１１により駆動され、その出力はＡＣ／ＤＣ分離用抵抗６−１２に接続される。抵抗６−１２のもう一端はトランス６−７に接続され、６−１０から出力される高圧ＤＣ例えば−６００Ｖにトランス６−７から出力される高圧ＡＣ例えば１．８ｋＶが重畳され出力端６−０より出力される。
【００１３】
またトランス６−７は高圧分離用コンデンサ６−８に接続され。電流検出用抵抗６−９に接続される。カートリッジが本体に装着されると等価的に出力端６−０に負荷が接続されることになる。そのとき、帯電電源回路が起動すると、トランス６−７から高圧分離用コンデンサ６−８、電流検出用抵抗６−９を通過して電流が流れる。そのとき６−９の両端に生ずる電流をダイオード６−１４で整流し、整流した信号と基準電源発生回路６−１５の出力を比較回路６−１６で比較しその出力をフィードバック信号として６−２０に出力する。
【００１４】
即ち、設定した電流より電流検出用抵抗６−９で検出された電流が小さいと比較器の出力は正の信号を出力しトランスの出力電圧を大きくし、電流を多く流すように設定し、設定した電流より電流検出用抵抗６−９で検出された電流が大きいと比較器の出力は負の信号を出力して、トランスの出力電圧を小さく所定の電流値になるように動作するのである。
【００１５】
例を挙げて説明すると今、トランスの変成比が１００、設定定電流値が１０００ｕＡｐ−ｐとする。
【００１６】
負荷インピーダンスが大きい時例えば２．２ＭΩとするとトランスの出力は２．２ｋＶなるように動作するため、トランスの入力側は２２Ｖｐ−ｐとなる。（図７）
負荷インピーダンスが小さい時例えば１．１ＭΩとするとトランスの出力は１．１ｋＶなるように動作するため、トランスの入力側は１１Ｖｐ−ｐとなる。（図８）
この方式は一定の電流出力を行うため定電流制御と呼ばれる（例えば、特許文献１参照。）。
【００１７】
【特許文献１】
特開平１−２６７６６７号公報（第２−５項、第２図）
【００１８】
【発明が解決しようとする課題】
従来の帯電電源回路においては、前記電流増幅回路での出力電圧を制御して、定電流制御を行っていた。前記電流増幅回路における電源は例えば２４Ｖ固定であり、半分の電圧即ち１２Ｖ振幅を中心に負荷インピーダンスが大きいときは２３Ｖ〜１Ｖまで、２２Ｖｐ−ｐで変動し（図９）、負荷インピーダンスが小さい時は１７．５Ｖ〜６．５Ｖまで１１Ｖｐ−ｐで変動し出力を調整していた（図１０）。そのため、負荷インピーダンスが小さい時は例えばＮＰＮトランジスタに２４―１７．５＝６．５Ｖ以上の電圧が定常的に印加され、トランジスタでの損失が大きくなっていた。具体的に示すと、負荷側に１０００ｕＡに流れるため、変成比が１００のため、トランジスタに流れる電流は１００ｍＡ以上になる。
【００１９】
そのため、最低でも６．５ｘ１００ｍＡ＝６５０ｍＷ以上の電力が無効電力となり、トランジスタの発熱として消費されていた。
【００２０】
そのため、許容損失の大きいトランジスタを使用しなければならず、また２つトランジスタの損失が無効電力として消費され、省エネルギーの面からもコストの面からも問題になっていた。
【００２１】
【課題を解決するための手段】
前記課題を解決するために、本発明ではプッシュプル回路の出力電圧を検知することにより、負荷インピーダンスを検知し、インピーダンスが小さい時はプッシュプル回路の電圧を低下させ、上記問題点を改善したものである。
【００２２】
【発明の実施の形態】
（実施例１）
図１〜図５に本実施例を示す。
【００２３】
図１は本実施例の回路図である。既に説明した従来例と共通する部分が多いのでここでは異なる部分のみ説明する。
【００２４】
図１において、１−３１は抵抗、１−３２はダイオード、１−３３はサンプルホールド回路、１−３９はＤＣ／ＤＣコンバータ部である。
【００２５】
電流増幅回路１−６の出力信号はトランス１−７に接続されるとともに、電流制限抵抗に接続される。１−３１のもう一端はダイオード１−３２に接続され、前記出力信号はこの２つの素子で整流されサンプルホールド回路１−３３に入力される。サンプルホールド回路のサンプル信号１−３４はＣＰＵ１−１から出力される。増幅回路１−２に入力される基準クロック信号に対して９０°位相が遅れた信号であり、前記電流増幅回路１−５のピークタイミングでサンプルすることに成る。１−３３でサンプルされた信号１−３５はＣＰＵのＡ／Ｄ変換部で取り込まれる。このようにしてＣＰＵは定電流駆動時の出力電圧値を検知できる。
【００２６】
即ち、負荷インピーダンスが大きいとピーク電圧が例えば１１Ｖとなり（図２）、負荷インピーダンスが小さいとピーク電圧が例えば５．５Ｖとなり（図３）、その数値により、負荷インピーダンスが検知できる。
【００２７】
次にＤＣ／ＤＣコンバータ部１−３９について図４を用いて説明する。１−３９はトランス１−５０、スイッチングトランジスタ１−５１、整流ダイオード１−５２、１−５３、エネルギー蓄積用インダクタンスＬ、平滑用コンデンサ１−５５で構成されるフォワード方式のコンバータである。
【００２８】
スイッチングトランジスタのベースにはＣＰＵからのスイッチング信号１−３７が接続され、出力端１−３８は、フィルター部１−４、電流増幅回路１−５、比較回路１−１５に接続されている。周知のようにフォワード方式のコンバータでは、スイッチングデューティーにより、出力電圧を制御できる。
【００２９】
ＣＰＵはピーク電圧１−３５を監視し、負荷インピーダンスが小さく、ピーク電圧１−３５が小さい時にはスイッチング信号１−３７を制御しＯＮデューティを減少させ、フィルター部１−４、電流増幅回路１−５、比較回路１−１５に供給している電圧を例えば１２Ｖに減少させる。すると、電流増幅回路１−５での振幅も６Ｖ中心の５．５Ｖ振幅となり（図５）、構成するプッシュプル回路の高効率に駆動され、損失が低減される。
【００３０】
【発明の効果】
以上説明したように、負荷インピーダンスの大きさに従って、電流増幅回路の電源電圧を制御することにより、効率よくトランジスタを駆動することができ、省エネルギーに寄与する。
【図面の簡単な説明】
【図１】実施例１の帯電電源部を表すブロック図。
【図２】実施例１におけるインピーダンス大の時のピーク電圧を表す図。
【図３】実施例１におけるインピーダンス小の時のピーク電圧を表す図。
【図４】実施例１のＤＣ／ＤＣコンバータを表すグラフ。
【図５】実施例１における電圧制御後を表す図。
【図６】従来の定電流制御を用いた帯電電源回路のブロック図。
【図７】従来の電子写真技術を用いた画像形成装置を表すブロック図。
【図８】従来例における電流増幅回路を表すブロック図。
【図９】従来例におけるインピーダンス大の時の電流増幅回路の出力を表すブロック図。
【図１０】従来例におけるインピーダンス小の時の電流増幅回路の出力を表すブロック図。
【符号の説明】
１−１  ＣＰＵ
１−２  増幅部
１−３  加算部
１−４  フィルター部
１−５  電流増幅部
１−６  カップリングコンデンサ
１−７  トランス
１−８  コンデンサ
６−９  抵抗
１−１０  高圧ＤＣ発生回路
１−３３  サンプルホールド回路
１−３９  ＤＣ／ＤＣコンバータ
１  感光体ドラム
２  帯電ローラ
３  現像器
４  転写ローラ
５  クリーニングブレード
９  レーザ走査光
１１  感光体ドラム導体部
１２  感光体部
２１  帯電ローラ導体軸
２２  抵抗体
２３  帯電電源部
３１  現像器導体ローラ
３２  マグネット
３３  現像ブレード
３４  現像電源部
４１  転写ローラ導体軸
４２  抵抗体
４３  転写電源部
１００  トナー
６−１  ＣＰＵ
６−２  増幅部
６−３  加算部
６−４  フィルター部
６−５  電流増幅部
６−６  カップリングコンデンサ
６−７  トランス
６−８  コンデンサ
６−９  抵抗
６−１０  高圧ＤＣ発生回路
【図１】
2004341192.tif 000003
【図２】
2004341192.tif 000004
【図３】
2004341192.tif 000005
【図４】
2004341192.tif 000006
【図５】
2004341192.tif 000007
【図６】
2004341192.tif 000008
【図７】
2004341192.tif 000009
【図８】
2004341192.tif 000010
【図９】
2004341192.tif 000011
【図１０】
2004341192.tif 000012