(57)【要約】【課題】ターンオフ損失が少なく信頼性の高い共振回路及びその共振回路を用いた電力変換システムを提供する。【解決手段】本発明の共振回路は、コレクタ端子とエミッタ端子とゲート端子を有する絶縁ゲート型半導体素子と、絶縁ゲート半導体素子と逆並列に接続されるダイオードと、絶縁ゲート半導体素子と直列に接続されるインダクタンスと、インダクタンスと直列共振させる共振コンデンサと、絶縁ゲート半導体と並列に印加電圧によってコンデンサ容量が変化する手段を設けた。【選択図】　図１
2004048945.tif 000002
【特許請求の範囲】
【請求項１】
電流を制御する制御端子を有する絶縁ゲート半導体素子と、前記絶縁ゲート半導体素子と逆並列に接続されるダイオードと、前記絶縁ゲート半導体素子と直列に接続されるインダクタンスと、前記インダクタンスと直列共振させる共振コンデンサを備えた共振回路において、
印加電圧によってコンデンサ容量が変化するスナバコンデンサを前記絶縁ゲート半導体と並列に設けたことを特徴とする共振回路。
【請求項２】
少なくとも、半導体基体と、前記半導体基体の上に堆積させた誘電体を備えたスナバコンデンサであることを特徴とする請求項１記載の共振回路。
【請求項３】
電流を制御する制御端子を有する絶縁ゲート半導体素子と、前記絶縁ゲート半導体素子と逆並列に接続されるダイオードと、前記絶縁ゲート半導体素子と直列に接続されるインダクタンスと、前記インダクタンスと直列共振させる共振コンデンサを備えた共振回路において、
第一のスナバコンデンサと切替用絶縁ゲート半導体素子からなる直列回路を前記絶縁ゲート半導体素子と並列に接続し、前記第一のスナバコンデンサよりも容量の小さい第二のスナバコンデンサを前記直列回路と並列に接続したことを特徴とする共振回路。
【請求項４】
電流を制御する制御端子を有する絶縁ゲート半導体素子と、前記絶縁ゲート半導体素子と逆並列に接続されるダイオードと、前記絶縁ゲート半導体素子と直列に接続されるインダクタンスと、前記インダクタンスと直列共振させる共振コンデンサを備えた共振回路において、
第一のスナバコンデンサと第二のスナバコンデンサからなる直列回路を前記絶縁ゲート半導体素子と並列に接続し、切替用絶縁ゲート半導体素子を前記第二のスナバコンデンサと並列に接続したことを特徴とする共振回路。
【請求項５】
電流を制御する制御端子を有する絶縁ゲート半導体素子と、前記絶縁ゲート半導体素子と逆並列に接続されるダイオードと、前記絶縁ゲート半導体素子と直列に接続されるインダクタンスと、前記インダクタンスと直列共振させる共振コンデンサを備えた共振回路において、
印加電圧によってコンデンサ容量が変化するスナバコンデンサを内蔵したダイオードを前記絶縁ゲート半導体素子と並列に接続したことを特徴とする共振回路。
【請求項６】
前記スナバコンデンサを内蔵したダイオードは、一対の主表面を有する半導体基体と、前記半導体基体の主表面に隣接する一方導電型の第１の層と、前記第１の層内に主表面と隣接した他方導電型の第２の層と、一方の主表面に第１の電極と、他方の主表面に誘電体と、前記誘電体と前記第２の層とを短絡する第２の電極を備えていることを特徴とする請求項５記載の共振回路。
【請求項７】
請求項１から請求項６のいずれかに記載の共振回路を用いたことを特徴とする電力変換システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力用スイッチング素子を備えた共振回路及び該共振回路を用いた電力変換システムに関するものである。
【０００２】
【従来の技術】
一般に、電磁調理器や炊飯器等に使われる共振回路の電力変換装置には、電力用スイッチング素子として、パワーＭＯＳＦＥＴ，ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等のＭＯＳゲート入力型の半導体素子が用いられている。このようなＭＯＳゲート入力型の半導体素子は、スイッチング速度が速いため高周波化できることや、ゲート信号が電圧制御のため容易に駆動できるという効果を有している。
【０００３】
図２に共振回路の一例として誘導加熱用の電流共振型の回路を示す。
【０００４】
図２において１０１は交流電源、１０２は整流回路（たとえばダイオードブリッジ）、１０３は平滑用リアクトル、１０４は平滑用コンデンサ、１０５は上アームのＩＧＢＴ、１０６は下アームのＩＧＢＴ、１０７は上アームのダイオード、１０８は下アームのダイオード、２０１，２０２はスナバコンデンサ、１１１，１１２は共振コンデンサ、１１３は加熱コイル、１１４，１１５は抵抗、１１６，１１７はゲート駆動回路である。
【０００５】
この回路の動作を説明する。まず、上下のＩＧＢＴ１０５，１０６がオフの状態を考える。この状態ではゲート駆動回路１１６および１１７からは信号が出ておらず、ＩＧＢＴ１０５および１０６のゲートは０Ｖになっている。ＩＧＢＴ１０５および１０６がオフであるので、加熱コイル１１３には電流が流れず、ＩＧＢＴ１０５のコレクタとＩＧＢＴ１０６のエミッタの間には整流回路１０２の出力電圧が印加されている。ゲート駆動回路１１６からオンの信号がＩＧＢＴ１０５のゲートに入力されると、ＩＧＢＴ１０５がオンし、ＩＧＢＴ１０５，加熱コイル１１３，共振コンデンサ１１２に電流が流れはじめる。
【０００６】
次にＩＧＢＴ１０５をある所定のタイミングでオフすると、ＩＧＢＴ１０５に流れる電流は遮断される。加熱コイル１１３に蓄えられたエネルギーにより、電流は共振コンデンサ１１２，スナバコンデンサ２０２，加熱コイル１１３のループと共振コンデンサ１１１，スナバコンデンサ２０１，加熱コイル１１３のループに流れる。次にスナバコンデンサ２０１が充電され、スナバコンデンサ２０２が放電されると共振コンデンサ１１１，平滑コンデンサ１０４，ダイオード１０８，加熱コイル１１３のループおよび共振コンデンサ１１２，ダイオード１０８，加熱コイル１１３のループに電流が流れる。そして加熱コイル１１３に蓄えられたエネルギーが無くなると共振コンデンサ１１１および共振コンデンサ１１２に充電されたエネルギーにより逆方向に電流が流れ始める。電流が逆方向に流れる前に下アームのＩＧＢＴ１０６にゲート駆動回路１１７からオンの信号を入力しＩＧＢＴ１０６をオンさせておくと、共振コンデンサ１１１および１１２から加熱コイル１１３を通ってＩＧＢＴ１０６に電流が流れる。
【０００７】
次にＩＧＢＴ１０６を所定のタイミングでオフすると、ＩＧＢＴ１０６に流れる電流は遮断される。加熱コイル１１３に蓄えられたエネルギーにより電流は共振コンデンサ１１２，加熱コイル１１３，スナバコンデンサ２０２のループおよび加熱コイル１１３，共振コンデンサ１１１，スナバコンデンサ２０１のループに流れる。
【０００８】
次にスナバコンデンサ２０１が放電され、スナバコンデンサ２０２が充電されるとダイオード１０７がオンし、共振コンデンサ１１１，加熱コイル１１３のループおよび共振コンデンサ１１２，加熱コイル１１３，ダイオード１０７，平滑コンデンサ１０４のループに電流が流れる。
【０００９】
以上説明した動作が加熱コイル１１３と共振コンデンサ１１１および共振コンデンサ１１２の共振周波数で繰り返えされることにより加熱コイル１１３の鋸歯状の電流が流れ電磁誘導により鍋（図示せず）を加熱する。
【００１０】
共振回路が動いている時にＩＧＢＴ１０５で発生する損失にはＩＧＢＴ１０５がオン状態の時に発生するオン損失と、ターンオフの時に発生するターンオフ損失がある。オン損失はＩＧＢＴ１０５に流れる電流と、その時にＩＧＢＴ１０５のコレクタ，エミッタ間に発生する電圧の積で決まる。
【００１１】
図４にターンオフ時の波形を示す。共振回路では理想的にはコレクタ電流が０Ａになってからコレクタ電圧が増加するため、ターンオフ損失は発生しない。しかし、図４中に示すようにｔ１の期間はＩＧＢＴに蓄積されたホールによるテール電流が流れるために、テール電流とコレクタ電圧の積で損失が発生する。この損失は高周波化するとスイッチング回数が増えるためさらに増大する。
【００１２】
【発明が解決しようとする課題】
このように、従来の共振回路では、高周波化により出力電力を増大した場合には、ターンオフ損失が増加しＩＧＢＴの発熱量が大きくなり破壊してしまうという課題があった。
【００１３】
ターンオフ損失はテール電流とコレクタ電圧の積で決まるため、損失を低減するにはテール電流を低減するか、コレクタ電圧の増加を抑制すればよい。テール電流を減らす方法としては、例えばＩＧＢＴに電子線を照射する方法，金や白金等の重金属を拡散する方法があるが、この方法ではオン状態での損失が増大するという課題がある。一方、コレクタ電圧の増加を抑える方法としては、スナバコンデンサの容量を増大させる方法がある。しかし、この方法ではコレクタ電圧が電源電圧まで増加するのに長い時間を要し、高周波化ができなくなるという課題がある。
【００１４】
本発明は、上記課題を解決しターンオフ損失を低減できる共振回路の提供を目的とする。
【００１５】
【課題を解決するための手段】
上記課題は、絶縁ゲート半導体素子と、ダイオードと、インダクタンスと、共振コンデンサを備えた共振回路において、ターンオフ損失の低減手段を設けた共振回路において解決できる。
【００１６】
【発明の実施の形態】
図１に本発明による第一の実施例の共振回路を示す。
【００１７】
図１においては、図２と同一の構成要素には同じ符号が付してある。図１の構成を説明すると、交流電源（たとえば商用交流電源）１０１の一方の出力端子は、整流回路１０２たとえばダイオードブリッジによる全波整流器の一方の入力端子に接続され、交流電源の他方の出力端子は、整流器の他方の入力端子に接続されている。この整流回路１０２の負極の出力端子はグランドラインに接続されている。整流器の正極側の出力端子は、平滑リアクトル１０３，平滑コンデンサ１０４を介し、グランドラインに接続されている。また、平滑リアクトル１０３と平滑コンデンサ１０４の接続点はＩＧＢＴ１０５のコレクタ端子が接続され、ＩＧＢＴ１０５のエミッタ端子にはＩＧＢＴ１０６のコレクタ端子が接続され、ＩＧＢＴ１０６のエミッタ端子はグランドラインに接続されるとともに共振コンデンサ１１１と共振コンデンサ１１２が直列接続を介しグランドラインに接続される。
【００１８】
さらにＩＧＢＴ１０５のコレクタにダイオード１０７のカソード、ＩＧＢＴ１０５のエミッタにはダイオード１０７のアノードが接続され、ＩＧＢＴ１０６のコレクタにダイオード１０８のカソード、ＩＧＢＴ１０６のエミッタにはダイオード１０８のアノードが接続されている。ＩＧＢＴ１０５のゲート端子にはゲート駆動回路１１６の一方の出力端子が接続され、他方の出力端子はＩＧＢＴ１０５のエミッタ端子に接続されている。ＩＧＢＴ１０６のゲート端子はゲート駆動回路１１７の一方の出力端子が接続され、他方の出力端子はＩＧＢＴ１０６のエミッタ端子に接続されている。可変スナバコンデンサ１０９がＩＧＢＴ１０５のコレクタ，エミッタ間に接続され、可変スナバコンデンサ１１０がＩＧＢＴ１０６のコレクタ，エミッタ間に接続されている。可変スナバコンデンサ１０９と可変スナバコンデンサ１１０の接続点は加熱コイル１１３を介し、共振コンデンサ１１１と共振コンデンサ１１２の接続点に接続されている。さらに共振コンデンサ１１１と並列に抵抗１１４が接続され、共振コンデンサ１１２と並列に抵抗１１５が接続されている。
【００１９】
本実施例の特徴は、印加される電圧により容量の変化する可変スナバコンデンサ１０９，１１０をＩＧＢＴ１０５，１０６と並列に接続することにより、ターンオフ損失を低減した点である。この可変スナバコンデンサは印加電圧が低いと容量が大きく、印加電圧が高いと容量が小さくなる特性を持っている。
【００２０】
図５は本実施例によるターンオフ波形を示す。図５に示すように可変スナバコンデンサ１０９，１１０はテール電流が流れている期間ｔ１では印加電圧が低いため、容量が大きくコレクタ電圧の増加が遅くなる。このためテール電流とコレクタ電圧の積が小さくなり、図５に示すようにターンオフ時の損失が図４の損失よりも抑制される。また、ｔ２の期間ではコレクタ電圧の増加に伴い容量が小さくなるために、電圧が急激に増加し、ｔ１＋ｔ２が図４のｔ１＋ｔ２と変化しない。つまり周波数を変えることなくターンオフ損失を低減できる。また、高周波化によってｔ１＋ｔ２が小さくなる場合でも、本発明を使えばターンオフ損失の増大を防止できる。
【００２１】
以上説明したように本実施例によれば、ターンオフ時にテール電流が流れている期間だけスナバコンデンサの容量を大きくすることでターンオフ損失を低減でき、回路を高周波化した時のターンオフ損失の増大を抑制でき、ＩＧＢＴの発熱による破壊を防止できるという効果がある。
【００２２】
本実施例ではＩＧＢＴを使って説明したが、他のデバイス（たとえばパワーＭＯＳＦＥＴ）でも同様の効果を得ることができる。さらに、図１における共振回路は電磁調理器だけでなく、あらゆる共振回路を用いた電力変換システムに適用できる。
【００２３】
図３に本発明の可変コンデンサの断面構造を表している。
【００２４】
本実施例の特徴はｐ型またはｎ型にドープされたシリコン基板上に誘電体を堆積させ、コンデンサを形成した点である。図３において、３０１は電極、３０２は誘電体、３０３はシリコン基板、３０４は電極である。まず、ｐ型またはｎ型にドープしたシリコン基板３０３上に誘電体３０２たとえばチタン酸バリウム（ＢａＴｉＯ３　）を堆積させ、その上に電極３０１を形成し、シリコン面にも電極３０４を形成する。このコンデンサを図１の可変スナバコンデンサ１０９および１１０として使用する。
【００２５】
図６に可変コンデンサの印加電圧とコンデンサ容量の関係を示す。図６に示すように印加電圧が増加するとコンデンサ容量が低下する特性となる。このコンデンサの動作を説明する。まず、印加電圧が低い状態では、シリコン基板３０３には空乏層がほとんど形成されないためコンデンサの容量は誘電体３０２の容量と等しくなる。次にコンデンサの両端の印加電圧を増加するとシリコン基板３０３に空乏層が形成され、誘電体３０２の容量３０５と空乏層によって形成される容量３０６の直列回路となる。空乏層は印加電圧が大きくなるに従い広がり、容量が低下する図６に示す特性となる。
【００２６】
本実施例によれば図６のように電圧が増加するとコンデンサ容量が低下する特性を得られるためスナバコンデンサとして使用すればターンオフ損失の低減が可能になる。これによりＩＧＢＴの発熱による破壊を防止できるという効果がある。
【００２７】
本実施例では誘電体をＢａＴｉＯ３　としたが、もちろんこれに限定されるわけではなく、その他の誘電体材料を使っても同様の効果を得られる。また、基板もシリコンでなくてもよい。半導体の表面に誘電物を形成し構造であれば同様な効果が得られる。
【００２８】
図７に本発明による第二の実施例の回路図を示す。
【００２９】
図７において図１と同一の構成要素には同じ符号が付してある。７０１は大容量のスナバコンデンサ、７０２は小容量のスナバコンデンサ、７０３はスナバコンデンサ切替用ＩＧＢＴ、７０４はゲート駆動回路、７０５は大容量のスナバコンデンサ、７０６は小容量のスナバコンデンサ、７０７はスナバコンデンサ切替用ＩＧＢＴ、７０８はゲート駆動回路である。
【００３０】
本実施例の特徴は大容量のスナバコンデンサとスナバコンデンサ切替用ＩＧＢＴを直列接続し、この直列回路と並列に小容量のスナバコンデンサを接続した点である。動作を説明する。図９にターンオフ波形を示す。ターンオフ時にテール電流ｔ１が流れている期間はスナバコンデンサ切替用ＩＧＢＴをオンし、大容量のスナバコンデンサを接続してコレクタ電圧の増加を抑制してターンオフ損失を低減する。次に、テール電流が流れなくなる期間ｔ２ではスナバコンデンサ用ＩＧＢＴをオフして、小容量のスナバコンデンサを接続し電圧を急激に増加させて、ｔ１＋ｔ２が増加しないようにしている。本実施例によれば、特殊なコンデンサを使用することなく一般的な電子部品で回路を構成できるため、安価で信頼性の高い共振回路を実現できる。
【００３１】
図８に本発明による第三の実施例の回路図を示す。
【００３２】
図８において図１と同一の構成要素には同じ符号が付してある。８０１は大容量のスナバコンデンサ、８０２は小容量のスナバコンデンサ、８０３はスナバコンデンサ切替用ＩＧＢＴ、８０４はゲート駆動回路、８０５は大容量のスナバコンデンサ、８０６は小容量のスナバコンデンサ、８０７はスナバコンデンサ切替用ＩＧＢＴ、８０８はゲート駆動回路である。本実施例の特徴は大容量のスナバコンデンサ８０１，８０５と小容量のスナバコンデンサ８０２，８０６を直列接続し、小容量のスナバコンデンサ８０２，８０６と並列にスナバコンデンサ切替用ＩＧＢＴ８０３，８０７を接続した点である。このような構成としても同様の効果を得ることができる。
【００３３】
図１０に本発明による第四の実施例を示す。
【００３４】
図１０において図１と同一の構成要素には同じ符号を付してある。本実施例の特徴はダイオードとスナバコンデンサを同一半導体内に形成しワンチップ化したスナバコンデンサ内蔵ダイオード１００１，１００２を設けたことである。動作に関しては第一の実施例とほぼ同じであり、ターンオフ損失を低減できる。
【００３５】
図１１は、コンデンサを内蔵したダイオードの構成を示した模式図である。
１１０１はアノード電極、１１０２は強誘電体領域、１１０３は層間絶縁膜、１１０４はｐ型アノード層、１１０５はｎ−　層、１１０６はｎ＋　基板、１１０７はカソード電極である。ｎ＋　基板１１０６にｎ−　層１１０５をエピタキシャル成長させ、このｎ−　層１１０５内にｐ型アノード層１１０４を形成し、さらにｎ−　層１１０５表面に強誘電体１１０２（たとえばチタン酸バリウム（ＢａＴｉＯ３））を堆積させ、その上にアノード電極１１０１をｐ型アノード層１１０４と強誘電体領域１１０２が短絡するように形成する。このような構造とすることによりダイオードとコンデンサを一つの半導体チップに形成ができる。
【００３６】
次にスナバコンデンサ内蔵ダイオード１００１，１００２の動作を説明する。まず、ダイオードのアノードとカソードの間に正の電圧が印加され、ダイオードのビルトイン電圧（約０．７Ｖ　）を超えるとダイオードがオンし、アノードからカソードへ電流が流れる。次にアノードとカソードの間に負の電圧が印加されるとダイオードは逆バイアス状態となり電流は流れない。ｐｎ接合が逆バイアス状態になるとｎ−　層１１０５に空乏層が形成される。この空乏層は印加電圧が大きくなると広がる。印加電圧が低い状態ではほとんど空乏層が広がらないためにコンデンサ容量はほぼ誘電体１１０２で決まる容量になる。そして印加電圧が高くなると空乏層が広がり、誘電体１１０２で形成される容量と空乏層で形成される容量１１０８の直列回路で容量が決まる。このような素子を共振回路に適用することによって第一の実施例とほぼ同じ効果が得られ、さらにダイオードとスナバコンデンサを１チップ化できる。本実施例によれば、ターンオフ損失を低減しつつ、ダイオードとスナバコンデンサをワンチップ化できることから部品点数が低減でき、回路の小型化，低コスト化が実現できる。
【００３７】
以上、述べてきた種々の共振回路は電磁調理器だけでなく、あらゆる共振回路を用いた電力変換システムに適用できる。
【００３８】
【発明の効果】
以上説明したように本発明によれば、電圧の増加期間を長くすることなく、ターンオフ損失を低減でき、高周波化が容易にでき安定した動作が可能になる。
【図面の簡単な説明】
【図１】本発明の第一の実施例による共振回路の回路図である。
【図２】従来の共振回路の回路図である。
【図３】可変コンデンサの断面構造を示す模式図である。
【図４】従来の共振回路の動作波形である。
【図５】本発明の第一の実施例による動作波形である。
【図６】可変コンデンサの動作を示すグラフである。
【図７】本発明の第二の実施例による共振回路の回路図である。
【図８】本発明の第三の実施例による共振回路の回路図である。
【図９】本発明の第二の実施例による動作波形である。
【図１０】本発明の第四の実施例による共振回路の回路図である。
【図１１】コンデンサ内蔵ダイオードの断面構造を示す模式図である。
【符号の説明】
１０１…交流電源、１０５，１０６…ＩＧＢＴ、１０７，１０８…ダイオード、１０９，１１０…可変スナバコンデンサ、１１１，１１２…共振コンデンサ、１１３…加熱コイル、１００１，１００２…スナバコンデンサ内蔵ダイオード。
【図１】
2004048945.tif 000003
【図２】
2004048945.tif 000004
【図３】
2004048945.tif 000005
【図４】
2004048945.tif 000006
【図５】
2004048945.tif 000007
【図６】
2004048945.tif 000008
【図７】
2004048945.tif 000009
【図８】
2004048945.tif 000010
【図９】
2004048945.tif 000011
【図１０】
2004048945.tif 000012
【図１１】
2004048945.tif 000013