(57)【要約】【課題】生産性及び感度が向上されたイメージセンサを提供する。【解決手段】半導体基板の上部に形成されている酸化膜と、該酸化膜の上部に形成されるゲート電極と、該ゲート電極に一定間隔隔離されその一方に位置し、上部に界面を有して半導体基板内に形成されるフォトダイオードＮ型領域と、前記ゲート電極に一定間隔隔離され他の一方に位置し、上部に界面を持ち半導体基板内に形成される浮遊拡散領域であるＮ＋型領域よりなる単位画素を多数個含むことを特徴とする。これによれば、ウェーハファンドリー時に少数のマスクでも作製可能なので製造コストが節減される効果があるだけではなく、Ｐ型不純物を注入する工程を要しないためその製造工程が単純になることから生産性が向上される。また、同一な開口率を維持しつつ漏れノイズや熱ノイズを著しく減らせるので、感度向上の効果を奏でる。【選択図】　図１
2004128349.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上部に形成されている酸化膜と、
該酸化膜の上部に形成されるゲート電極と、
該ゲート電極に一定間隔隔離されその一方に位置し、上部に界面を有し半導体基板内に形成されるフォトダイオードＮ型領域と、
前記ゲート電極に一定間隔隔離され他の一方に位置し、上部に界面を有し半導体基板内に形成される浮遊拡散領域であるＮ＋型領域と、からなる単位画素を多数個含むことを特徴とするイメージセンサ。
【請求項２】
上部に界面を有し半導体基板内に形成されるＰ型不純物領域と、　　前記不純物領域の上部に位置し、不透明絶縁体よりなる光遮断膜とで構成された素子隔離領域によって前記単位画素が単位画素別に隔離されていることを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記光遮断膜はＳｉＯ２で構成されることを特徴とする請求項２に記載のイメージセンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はイメージセンサに係り、特に生産性及び感度が向上されたイメージセンサに関する。
【０００２】
【従来の技術】
従来のイメージセンサはＣＣＤ型またはＣＭＯＳ型で作製されているが、これを添付した図面に基づき説明する。
図３は従来のＣＣＤ型イメージセンサの単位画素断面構成図である。
前記ＣＣＤ型イメージセンサの単位画素は、半導体基板の上部に形成されている酸化膜４と、一定深さで半導体基板７内に形成されているフォトダイオードＮ領域２と、前記フォトダイオードＮ領域２上に位置し界面を有するフォトダイオード表面Ｐ領域５と、一定間隔で隔離され界面を有し半導体基板内に位置した浮遊拡散領域３と、該浮遊拡散領域３の上部の半導体基板上に位置したゲート電極１及び前記フォトダイオードＮ領域２、フォトダイオード表面Ｐ領域５と、浮遊拡散領域３を含んでいるＰ型ウェル領域６で構成されている。
【０００３】
ＣＣＤ型イメージセンサは入射された光を前記フォトダイオードＮ領域２で光電変換して信号電荷を生成し、前記フォトダイオード表面Ｐ領域５を経て、Ｐ型ウェル領域６を水平に横切って、浮遊拡散領域３で増幅された後電圧信号に変換して出力される。
通常、ゲート電極１は下記の浮遊拡散領域３とオーバラップされた構造からなっており、ドーピングされた多結晶シリコンで形成される。
【０００４】
前記フォトダイオードＮ領域２では入射された光を電気的信号に光電変換して信号電荷を生成するが、前記信号電荷は伝送速度を考慮して通常電子を用いる場合が殆んどである。
また、前記浮遊拡散領域３は信号伝送効率を最大にするため、Ｎ型不純物でドーピングすることが普通である。
【０００５】
半導体基板の上部に形成されている酸化膜４は半導体基板を保護すると同時に絶縁するための層であって、通常ＳｉＯ２を使用する。
前記フォトダイオード表面Ｐ領域５は半導体基板７の表面に存在する電子欠陥によって低電位で生成、消滅しやすい電子を防止するため、フォトダイオードＮ領域２の上部に置かせる。
【０００６】
ＣＣＤ内部のフォトダイオード内には約３Ｖの電圧に信号電荷が存在するため、このような過剰電荷を排出させるためにＰ型ウェル領域６の下端にＮ型半導体基板を配設する。
前述した通り、ＣＣＤ型イメージセンサの場合、内部的なノイズ除去のためにフォトダイオードの上端にＰチャネルであるフォトダイオードＰ型領域５を注入すべきであり、過剰電荷排出のためにＰ型ウェル領域６とＮチャネル基盤の半導体基板の構造を有するべきなので、製造工程及びその構造が複雑になるという問題がある。
【０００７】
一方、図４は従来のＣＭＯＳ型イメージセンサの単位画素断面構成図である。
前記ＣＭＯＳ型イメージセンサの単位画素は、半導体基板の上部に形成されている酸化膜４と、一定深さで半導体基板８内に形成されているフォトダイオードＮ領域２と、前記フォトダイオードＮ領域２上に位置し界面を有するフォトダイオード表面Ｐ領域５と、一定間隔で隔離され界面を有し半導体基板内に位置した浮遊拡散領域３と、該浮遊拡散領域３と前記フォトダイオード領域２、５との間の半導体基板上に位置したゲート電極１及び前記フォトダイオードＮ領域２で構成されている。
【０００８】
ＣＭＯＳ型イメージセンサは入射された光を前記フォトダイオードＮ領域２で光電変換して信号電荷を生成し、前記フォトダイオード表面Ｐ領域５を経て浮遊拡散領域３で増幅された後電圧信号に変換して出力される。
通常、ゲート電極１は下記の浮遊拡散領域３及びフォトダイオード領域２、５と整列された構造からなっており、ゲート電極は主にドーピングされた多結晶シリコンで形成される。
【０００９】
整列された構造というのは前記ゲート電極１領域とフォトダイオード領域２、５がオーバラップされないということを意味する。
前記フォトダイオードＮ領域２では入射された光を電気的信号に光電変換して信号電荷を生成するが、前記信号電荷は伝送速度を考慮して通常電子を用いる場合が殆んどである。
【００１０】
また、前記浮遊拡散領域３は信号伝送効率を最大にするため、Ｎ型不純物でドーピングすることが普通である。
半導体基板の上部に形成されている酸化膜４は半導体基板を保護すると同時に絶縁するための層であり、通常ＳｉＯ２を使用する。
前記フォトダイオード表面Ｐ領域５はフォトダイオードの空乏層によって発生するノイズ（ｎｏｉｓｅ）及びフォトダイオード領域の表面で熱によって発生する電子が表面で再結合またはフォトダイオードＮ領域２への移動による熱ノイズ（ｈｅａｔ　ｎｏｉｓｅ）を除去するためにフォトダイオードＮ領域２の上部に置かせる。
【００１１】
ＣＭＯＳ内部のフォトダイオード内には約１Ｖの低電圧で信号電荷が存在するため、前記ＣＣＤの場合とは違って、過剰電荷排出のためのウェル領域を必要としないため、Ｐ型半導体基板を配置し別にウェル領域を設けない。
ＣＭＯＳ型イメージセンサの場合も前述した通り、フォトダイオードの内部ノイズ除去のためにフォトダイオードの上端にＰチャネルであるフォトダイオードＰ型領域５を注入すべきであり、製造工程上の複雑性であるという問題点がある。
【００１２】
さらに、ＣＣＤ型またはＣＭＯＳ型イメージセンサから発生する漏れノイズまたは熱ノイズを最小化するための研究開発がなされているが、これを満すべきレベルに達していないのが現状である。
【００１３】
【発明が解決しようとする課題】
本発明は前述した問題点を解決するために案出されたもので、その目的は生産性及び感度が向上されたイメージセンサを提供するところにある。
【００１４】
【課題を解決するための手段】
前述したような目的を達成するための本発明に係る生産性及び感度が向上されたイメージセンサは、半導体基板の上部に形成されている酸化膜と、該酸化膜の上部に形成されるゲート電極と、該ゲート電極に一定間隔隔離されその一方に位置し、上部に界面を持って半導体基板内に形成されるフォトダイオードＮ型領域と、前記ゲート電極に一定間隔隔離され他の一方に位置し、上部に界面を有して半導体基板内に形成される浮遊拡散領域であるＮ＋型領域よりなる単位画素を多数個含むことを特徴としている。
【００１５】
また、本発明は上部に界面を有し半導体基板内に形成されるＰ型不純物領域及び前記不純物領域の上部に位置し不透明絶縁体よりなる光遮断膜で構成された素子隔離領域で単位画素が単位画素別に隔離されていても良い。
前述したような本発明に係るイメージセンサによれば、ウェーハファンドリー時に少数のマスクでも作製可能なので製造コストが節減される効果があるだけではなく、Ｐ型不純物を注入する工程が要らないためその製造工程が単純になることから生産性が向上される。
【００１６】
また、同一な開口率を維持しつつ漏れノイズや熱ノイズを著しく減らすので、感度向上の効果を奏でる。
【００１７】
【発明の実施の形態】
以下、添付した図面に基づき本発明の望ましい実施例を詳述する。
まず、図１は本発明の望ましい実施例によるＮＭＯＳ型イメージセンサの単位画素断面構成図である。
同図を参照すれば、本発明に係るイメージセンサの単位画素は、半導体基板８の上部に形成されている酸化膜４と、該酸化膜４の上部に形成されるゲート電極１、該ゲート電極１に一定間隔隔離されその一方に位置し、上部に界面を有し半導体基板内に形成されるフォトダイオードＮ型領域２及び前記ゲート電極１に一定間隔隔離され他の一方に位置し、上部に界面を持って半導体基板内に形成される浮遊拡散領域であるＮ＋型領域３で構成される。
【００１８】
ＮＭＯＳ型イメージセンサは入射された光を前記フォトダイオードＮ領域２で光電変換して信号電荷を生成し、浮遊拡散領域３で増幅された後電圧信号に変換して出力される。
通常、ゲート電極１は下記の浮遊拡散領域３及びフォトダイオード領域２とアラインされた構造よりなっており、ゲート電極は主にドーピングされた多結晶シリコンで形成される。
【００１９】
整列された構造とは前記ゲート電極１領域とフォトダイオード領域２がオーバラップされないということを意味する。
前記フォトダイオードＮ領域２では入射された光を電気的信号に光電変換して信号電荷を生成するが、前記信号電荷は伝送速度を考慮して通常電子を用いる場合が殆んどである。
【００２０】
また、前記浮遊拡散領域３は信号伝送効率を最大にするため、Ｎ型不純物でドーピングすることが普通である。
半導体基板の上部に形成されている酸化膜４は半導体基板を保護すると同時に絶縁するための層であり、通常ＳｉＯ２を使用する。
このように本発明のイメージセンサの単位画素の場合は、フォトダイオード表面Ｐ領域に該当する不純物領域が存在しないため、製造過程においてＰ型不純物を注入する工程を行なう必要がない。
【００２１】
また、前記フォトダイオードＮ領域２及び浮遊拡散領域３にＮ型不純物を注入する工程が行なえるため製造工程が単純化され、よって生産性が向上される。
また、ＣＭＯＳ型イメージセンサの場合と同様に、過剰電荷排出のためのウェル領域を要しないため、Ｐ型半導体基板を配置し別にウェル領域を設けなくても良い構造上及び製造工程上の利点がある。
【００２２】
図２は本発明の他の望ましい実施例によるＮＭＯＳ型イメージセンサの構造断面図である。
同図を参照すれば、本発明に係るイメージセンサは、半導体基板８の上部に形成されている酸化膜４と、該酸化膜４の上部に形成されるゲート電極１と、該ゲート電極１に一定間隔隔離されその一方に位置し、上部に界面を持って半導体基板内に形成されるフォトダイオードＮ型領域２及び前記ゲート電極１に一定間隔隔離され他の一方に位置し、上部に界面を持ち半導体基板内に形成される浮遊拡散領域であるＮ＋型領域３及び上部に界面を有し半導体基板内に形成される不純物領域９と前記不純物領域の上部に位置する光遮断膜１０で構成された素子隔離領域で構成される。
【００２３】
本実施例では光拡散及び素子間信号伝送によるノイズを防止するための素子隔離領域として、通常使用するＬＯＣＯＳ方式ではなく不純物注入方式を使用している。
すなわち、上部に界面を持ち半導体基板内に形成される不純物領域９と、前記不純物領域の上部に位置し不透明絶縁体よりなる光遮断膜１０で構成された素子隔離領域を使用している。
【００２４】
前記光遮断膜は不透明絶縁体で構成され、望ましくはＳｉＯ２を用いる。
また、前記素子隔離領域のうち下部構造に該当する不純物領域９はＰ型不純物領域で構成される。
従って、これによってフォトダイオードの内部のノイズ及び熱ノイズを除去するためのフォトダイオード表面Ｐ領域２が存在しなくても前記Ｐ型不純物領域９の存在によって十分にフォトダイオードの内部のノイズを除去することができる。
【００２５】
また、単位画素間の漏れ電流によるノイズも十分除去されうることは勿論である。
イメージセンサを製造しようとする場合、従来のＣＣＤ型またはＣＭＯＳ型イメージセンサはその構造が複雑なのでウェーハファンドリー（ｗａｆｅｒ　ｆｏｕｎｄｒｙ）時に一般的にそれぞれ約２５枚、約１５枚ほどのマスクが所要されることと比較した時、本発明に係るイメージセンサの場合は構造が単純なので９枚以下のマスク数でも製造可能である。
【００２６】
従って、本発明に係るイメージセンサの場合はファンドリー時発生する生産費用とマスク作製にかかる費用が同時に節減される効果がある。
一方、入射光に対する感知率を示す開口率（Ａｐｅｒｔｕｒｅ　Ｒａｔｉｏ）は約６０％ほどであってＣＭＯＳ型イメージセンサのレベル程であるが、フォトダイオード領域の表面で熱によって発生する電子が表面で再結合またはフォトダイオードＮ領域に移動して発生する熱ノイズの場合はＣＣＤ型またはＣＭＯＳ型イメージセンサと比較した時著しく低い数値を示す。
【００２７】
従って、開口率及びノイズを因子として決定される感度（Ｓｅｎｓｉｔｉｖｉｔｙ）の側面ではＣＣＤ型またはＣＭＯＳ型イメージセンサに比べて向上される効果を奏でる。
以上、本発明の望ましい実施例を添付した図面を参照して説明した。ここで、本明細書に記載された実施例と図面に示された構成は本発明の一層望ましい一実施例に過ぎず、本発明の技術的な思想を全て代弁することではないため、本出願時点においてこれらを代替できる多様な均等物と変形例がありうることは理解すべきである。
【００２８】
【発明の効果】
以上述べた通り、本発明に係るイメージセンサによれば、ウェーハファンドリー時に少数のマスクでも作製可能なので製造コストが節減される効果を奏でるのみならず、Ｐ型不純物を注入する工程を要しないためその製造工程が単純になることから生産性が向上される。
【００２９】
また、同一な開口率を維持しつつ漏れノイズや熱ノイズを著しく減らせるため、感度向上の効果を奏でる。
【図面の簡単な説明】
【図１】図１は本発明の望ましい実施例によるＮＭＯＳ型イメージセンサの単位画素断面構成図である。
【図２】図２は本発明の他の望ましい実施例によるＮＭＯＳ型イメージセンサの構造断面図である。
【図３】図３は従来のＣＣＤ型イメージセンサの単位画素断面構成図である。
【図４】図４は従来のＣＭＯＳ型イメージセンサの単位画素断面構成図である。
【符号の説明】
１：　ゲート電極
２：　フォトダイオードＮ領域
３：　浮遊拡散領域
４：　酸化膜
５：　フォトダイオード表面Ｐ領域
６：　Ｐ型ウェル領域
７：　半導体基板
８：　半導体基板
９：　不純物領域
１０：　光遮断膜
【図１】
2004128349.tif 000003
【図２】
2004128349.tif 000004
【図３】
2004128349.tif 000005
【図４】
2004128349.tif 000006