(57)【要約】【課題】  モールド樹脂−基板間剥離を防止して品質の向上を図る。【解決手段】  モールド樹脂の硬化収縮に追従して変形可能なフィルム基板２であり、区画形成された複数のデバイス領域を有するフィルム基板２を準備し、フィルム基板２のチップ支持面側において複数の前記デバイス領域を一括に覆う一括モールドを行った後、ダイシング時に、フィルム基板２の裏面２ｂ側から一括モールド部８側に向けて切断用のブレード１０を進入させてダウンカット方式で前記デバイス領域単位にフィルム基板２を分割することにより、ダイシング時の基板剥離を防止できる。【選択図】  図１１
2004158871.tif 000002
【特許請求の範囲】
【請求項１】
樹脂封止形の半導体装置であって、
半導体チップを支持し、周縁部に切り欠き部が形成され、モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板と、
前記半導体チップの表面電極と前記薄膜配線基板とを接続する導通部材と、
前記モールド樹脂からなるとともに前記半導体チップおよび前記導通部材を樹脂封止し、前記薄膜配線基板のチップ支持面に形成される封止本体部と前記薄膜配線基板の前記切り欠き部に配置される封止端部とを有する封止部と、
前記チップ支持基板の前記チップ支持面と反対側の面に設けられた外部端子である複数のバンプ電極とを有することを特徴とする半導体装置。
【請求項２】
樹脂封止形の半導体装置であって、
半導体チップを支持し、角部に切り欠き部が形成され、モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板と、
前記半導体チップの表面電極と前記薄膜配線基板とを接続する導通部材と、
前記モールド樹脂からなるとともに前記半導体チップおよび前記導通部材を樹脂封止し、前記薄膜配線基板のチップ支持面に形成される封止本体部と前記薄膜配線基板の前記切り欠き部に配置される封止端部とを有する封止部と、
前記チップ支持基板の前記チップ支持面と反対側の面に設けられた外部端子である複数のバンプ電極とを有することを特徴とする半導体装置。
【請求項３】
樹脂封止形の半導体装置であって、
半導体チップを支持し、周縁部に厚さの薄い薄肉部が形成され、モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板と、
前記半導体チップの表面電極と前記薄膜配線基板とを接続する導通部材と、
前記モールド樹脂からなるとともに前記半導体チップおよび前記導通部材を樹脂封止し、前記薄膜配線基板のチップ支持面に形成される封止本体部と前記薄膜配線基板の前記薄肉部に接合する封止端部とを有する封止部と、
前記チップ支持基板の前記チップ支持面と反対側の面に設けられた外部端子である複数のバンプ電極とを有することを特徴とする半導体装置。
【請求項４】
請求項１，２または３記載の半導体装置において、前記薄膜配線基板の前記チップ支持面の周縁部に凸部が形成され、前記凸部と前記封止端部とが接合していることを特徴とする半導体装置。
【請求項５】
請求項１，２または３記載の半導体装置において、前記薄膜配線基板の前記チップ支持面の周縁部に凹部が形成され、前記凹部と前記封止端部とが接合していることを特徴とする半導体装置。
【請求項６】
樹脂封止形の半導体装置であって、
半導体チップを支持し、周縁部に切り欠き部と厚さの薄い薄肉部とが形成され、モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板と、
前記半導体チップの表面電極と前記薄膜配線基板とを接続する導通部材と、
前記モールド樹脂からなるとともに前記半導体チップおよび前記導通部材を樹脂封止し、前記薄膜配線基板のチップ支持面に形成される封止本体部と前記薄膜配線基板の前記切り欠き部および前記薄肉部に配置される封止端部とを有する封止部と、
前記チップ支持基板の前記チップ支持面と反対側の面に設けられた外部端子である複数のバンプ電極とを有することを特徴とする半導体装置。
【請求項７】
樹脂封止形の半導体装置であって、
半導体チップを支持し、角部に切り欠き部と周縁部に厚さの薄い薄肉部とが形成され、モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板と、
前記半導体チップの表面電極と前記薄膜配線基板とを接続する導通部材と、
前記モールド樹脂からなるとともに前記半導体チップおよび前記導通部材を樹脂封止し、前記薄膜配線基板のチップ支持面に形成される封止本体部と前記薄膜配線基板の前記切り欠き部および前記薄肉部に配置される封止端部とを有する封止部と、
前記チップ支持基板の前記チップ支持面と反対側の面に設けられた外部端子である複数のバンプ電極とを有することを特徴とする半導体装置。
【請求項８】
請求項６または７記載の半導体装置において、前記薄膜配線基板の前記チップ支持面の周縁部に凸部が形成され、前記凸部と前記封止端部とが接合していることを特徴とする半導体装置。
【請求項９】
請求項６または７記載の半導体装置において、前記薄膜配線基板の前記チップ支持面の周縁部に凹部が形成され、前記凹部と前記封止端部とが接合していることを特徴とする半導体装置。
【請求項１０】
請求項６または７記載の半導体装置において、前記薄膜配線基板の前記チップ支持面の周縁部に凹凸部が形成され、前記凹凸部と前記封止端部とが接合していることを特徴とする半導体装置。
【請求項１１】
請求項１乃至１０の何れか１項に記載の半導体装置において、前記薄膜配線基板が、ポリイミドからなるフィルム基板であることを特徴とする半導体装置。
【請求項１２】
モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板であって、区画形成された複数のデバイス領域を有する薄膜配線基板を準備する工程と、
それぞれの前記デバイス領域に半導体チップを搭載する工程と、
前記半導体チップの表面電極とこれに対応する前記デバイス領域の電極とを導通部材によって接続する工程と、
前記薄膜配線基板のチップ支持面側において複数のデバイス領域を一括に覆う状態で前記半導体チップおよび前記導通部材を樹脂封止して封止部を形成する工程と、
薄膜配線基板側から切断用のブレードを進入させてダウンカット方式でデバイス領域単位に前記薄膜配線基板を分割する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１３】
モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板であって、区画形成された複数のデバイス領域を有する薄膜配線基板を準備する工程と、
それぞれの前記デバイス領域に半導体チップを搭載する工程と、
前記半導体チップの表面電極とこれに対応する前記デバイス領域の電極とを導通部材によって接続する工程と、
前記薄膜配線基板のチップ支持面側において複数のデバイス領域を一括に覆う状態で前記半導体チップおよび前記導通部材を樹脂封止して封止部を形成する工程と、
前記薄膜配線基板における前記デバイス領域の一方の配列方向に平行な方向とこれに直角な方向とで切断用のブレードの進行方向を２段階に分けて前記ブレードによってデバイス領域単位に前記薄膜配線基板を分割する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３記載の半導体装置の製造方法において、前記ブレードによって前記薄膜配線基板を分割する際に、ダウンカット方式とアッパーカット方式とを組み合わせて分割することを特徴とする半導体装置の製造方法。
【請求項１５】
モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板であって、区画形成された複数のデバイス領域を有する薄膜配線基板を準備する工程と、
それぞれの前記デバイス領域に半導体チップを搭載する工程と、
前記半導体チップの表面電極とこれに対応する前記デバイス領域の電極とを導通部材によって接続する工程と、
前記薄膜配線基板のチップ支持面側において複数のデバイス領域を一括に覆う状態で前記半導体チップおよび前記導通部材を樹脂封止して封止部を形成する工程と、
前記薄膜配線基板における前記デバイス領域の一方の配列方向に平行な方向とこれに直角な方向とで切断用のブレードの進行方向を２段階に分けて前記ブレードによってデバイス領域単位に前記薄膜配線基板を分割する工程とを有し、
前記２段階に分けた分割において、１段階めをダウンカット方式とアッパーカット方式とを交互に組み合わせて行い、２段階めをダウンカット方式のみで行うことを特徴とする半導体装置の製造方法。
【請求項１６】
モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板であって、区画ラインによって区画されるとともに前記区画ラインが切断しろとして形成された複数のデバイス領域を有する薄膜配線基板を準備する工程と、
それぞれの前記デバイス領域に半導体チップを搭載する工程と、
前記半導体チップの表面電極とこれに対応する前記デバイス領域の電極とを導通部材によって接続する工程と、
前記薄膜配線基板のチップ支持面側において複数のデバイス領域を一括に覆う状態で前記半導体チップおよび前記導通部材を樹脂封止して封止部を形成する工程と、
薄膜配線基板側から切断用のブレードを進入させて前記切断しろに沿って前記ブレードを移動してデバイス領域単位に前記薄膜配線基板を分割する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法において、前記切断しろの幅が、前記ブレードの幅と同じに形成された前記薄膜配線基板を用いることを特徴とする半導体装置の製造方法。
【請求項１８】
モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板であって、区画ラインによって区画されるとともに前記区画ラインに複数の貫通孔が形成された複数のデバイス領域を有する薄膜配線基板を準備する工程と、
それぞれの前記デバイス領域に半導体チップを搭載する工程と、
前記半導体チップの表面電極とこれに対応する前記デバイス領域の電極とを導通部材によって接続する工程と、
前記薄膜配線基板のチップ支持面側において複数のデバイス領域を一括に覆う状態で、かつ前記薄膜配線基板の前記貫通孔に前記モールド樹脂を入り込ませて前記半導体チップおよび前記導通部材を樹脂封止する工程と、
薄膜配線基板側から切断用のブレードを進入させて前記区画ラインの前記貫通孔に沿って前記ブレードにより切断してデバイス領域単位に前記薄膜配線基板を分割する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１９】
モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板であって、区画ラインによって区画されるとともに前記区画ラインの角部に貫通孔が形成された複数のデバイス領域を有する薄膜配線基板を準備する工程と、
それぞれの前記デバイス領域に半導体チップを搭載する工程と、
前記半導体チップの表面電極とこれに対応する前記デバイス領域の電極とを導通部材によって接続する工程と、
前記薄膜配線基板のチップ支持面側において複数のデバイス領域を一括に覆う状態で、かつ前記薄膜配線基板の前記貫通孔に前記モールド樹脂を入り込ませて前記半導体チップおよび前記導通部材を樹脂封止する工程と、
薄膜配線基板側から切断用のブレードを進入させて前記区画ラインの前記貫通孔に沿って前記ブレードにより切断してデバイス領域単位に前記薄膜配線基板を分割する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２０】
モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板であって、区画ラインによって区画されるとともに前記区画ラインに薄肉部が形成された複数のデバイス領域を有する薄膜配線基板を準備する工程と、
それぞれの前記デバイス領域に半導体チップを搭載する工程と、
前記半導体チップの表面電極とこれに対応する前記デバイス領域の電極とを導通部材によって接続する工程と、
前記薄膜配線基板のチップ支持面側において複数のデバイス領域を一括に覆う状態で、かつ前記薄膜配線基板の前記薄肉部に前記モールド樹脂を配置して前記半導体チップおよび前記導通部材を樹脂封止する工程と、
薄膜配線基板側から切断用のブレードを進入させて前記区画ラインの前記薄肉部に沿って前記ブレードにより切断してデバイス領域単位に前記薄膜配線基板を分割する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２１】
モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板であって、区画ラインによって区画されるとともに前記区画ラインが切断しろとして形成され、前記区画ラインの角部に貫通孔が形成された複数のデバイス領域を有する薄膜配線基板を準備する工程と、
それぞれの前記デバイス領域に半導体チップを搭載する工程と、
前記半導体チップの表面電極とこれに対応する前記デバイス領域の電極とを導通部材によって接続する工程と、
前記薄膜配線基板のチップ支持面側において複数のデバイス領域を一括に覆う状態で、かつ前記薄膜配線基板の前記貫通孔に前記モールド樹脂を入り込ませて前記半導体チップおよび前記導通部材を樹脂封止する工程と、
薄膜配線基板側から切断用のブレードを進入させて前記切断しろおよび前記貫通孔に沿って前記ブレードにより切断してデバイス領域単位に前記薄膜配線基板を分割する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２２】
請求項２１記載の半導体装置の製造方法において、前記ブレードによってデバイス領域単位に前記薄膜配線基板を分割する際に、前記薄膜配線基板における前記デバイス領域の一方の配列方向に平行な方向とこれに直角な方向とで前記ブレードの進行方向を２段階に分け、前記２段階のうち、１段階めをダウンカット方式とアッパーカット方式とを交互に組み合わせて行い、２段階めをダウンカット方式のみで行うことを特徴とする半導体装置の製造方法。
【請求項２３】
請求項１２乃至２２の何れか１項に記載の半導体装置の製造方法であって、ポリイミドのフィルム基板からなる前記薄膜配線基板を用いることを特徴とする半導体装置の製造方法。
【請求項２４】
モールド樹脂の硬化収縮に追従して変形可能なフィルム基板と、
前記フィルム基板の第１の面上に搭載された半導体チップと、
前記フィルム基板の第１の面と対向する第２の面上に露出しており、前記半導体チップと電気的に接続する外部端子と、
前記フィルム基板の各々の角部に形成された切り欠き部と、
前記半導体チップを封止しており、前記切り欠き部を通して前記フィルム基板の第２の面上に露出するモールド樹脂とを有することを特徴とする半導体装置。
【請求項２５】
樹脂封止形の半導体装置の製造方法であって、
（ａ）モールド樹脂の硬化収縮に応じて変形可能なフィルムと、前記フィルム上に形成された配線と、複数のデバイス領域と、前記複数のデバイス領域の各々の角部に位置する前記フィルムに形成された貫通孔とを有するフィルム基板を準備する工程と、
（ｂ）前記フィルム基板の各々のデバイス領域上に半導体チップを搭載し、前記半導体チップと前記フィルム基板とを電気的に接続する工程と、
（ｃ）前記複数の半導体チップおよび前記貫通孔の内部を樹脂によって封止する工程と、
（ｄ）切断用のブレードによって、半導体装置を個片化する工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造技術に関し、特に半導体装置の品質向上に適用して有効な技術に関する。
【背景技術】
【０００２】
従来の一括モールド方法を用いた半導体装置の製造方法では、樹脂封止する前に、素子搭載領域Ｓを区画する区画ラインＬに沿って基板１にスリット状の貫通穴２を形成しておき、素子搭載面ｆａ側を少なくとも２つ以上の素子搭載領域Ｓを一括に覆う状態で樹脂封止した後、複数の素子搭載領域Ｓを区画する区画ラインＬに沿って基板１を分割する（例えば、特許文献１参照）。
【０００３】
また、半導体チップ１ｃが搭載されたＴＡＢテープ１のランド部１ｂ外周に形成されたＣｕ配線２の一部を利用し、そのＣｕ配線２で光反射させることにより、樹脂封止された半導体チップ１ｃのダイシングカット位置１１ａを明確に表示して切り出す（例えば、特許文献２参照）。
【特許文献１】特開２０００−１２４１６３号公報（図２）
【特許文献２】特開平１１−２１４５８８号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体集積回路が形成された半導体チップを有する半導体装置において、外部端子としてバンプ電極（例えば、半田ボール）が設けられ、かつ半導体チップを支持する配線基板を備えたものの一例として、ＣＳＰ（Chip Scale Package) やＢＧＡ（Ball Grid Array)などが知られている。
【０００５】
そのうち、前記ＣＳＰは、チップサイズもしくは半導体チップより僅かに大きい程度の小形かつ薄形のものであるとともに、配線基板の一方の面すなわちチップ支持面に半導体チップが搭載され、かつこのチップ支持面側をモールドによって樹脂封止して、そこに封止部が形成される構造のものが開発されている。
【０００６】
ＣＳＰの生産効率を向上して低コスト化を図る技術として、一括モールド方法が考案されている。
【０００７】
前記一括モールド方法は、薄膜配線基板に対応した複数のデバイス領域が区画されて連なって形成された多数個取り基板を用い、複数のデバイス領域を一括に覆う状態でモールドによって樹脂封止する方法であり、樹脂封止後、ダイシングを行ってデバイス領域単位に分割（個片化）するものである。
【０００８】
ここで、前記特開２０００−１２４１６３号公報には、樹脂と基板との間に生じる内部応力による基板とモールド樹脂界面との剥離の対策について記載されている。
【０００９】
前記公報にあるように、基板とモールド樹脂との熱膨張係数の差によって内部応力が発生する場合とは、モールド樹脂と基板の相対的な変形（体積変化の差）に抗する力が生じるほど、基板の強度が高いことが前提となる。
【００１０】
モールド樹脂と基板との相対的な変形が生じる原因としては、前記熱膨張係数の差に起因するもの以外に、モールド樹脂の硬化収縮に起因するものがある。モールド樹脂の硬化収縮とは、樹脂を構成する重合体が加熱によって硬化する際に、架橋反応に伴う結合力によって体積の減少を生じるものである。
【００１１】
このように、熱膨張係数の差や、樹脂の硬化収縮によってモールド樹脂と基板とは、相対的な変形を生じるものであるが、モールド樹脂の変形に追従することが可能な程度のフレキシブル性を持つ基板を採用することにより、基板とモールド樹脂との間の内部応力を非常に低く抑えることができる。
【００１２】
また、基板として薄いフィルム基板を採用することは、半導体装置の薄形化を図ることができる。さらに、ポリイミドは、耐熱性、耐吸湿性およびモールド樹脂との密着性も優れており、半導体装置の基板材料としては非常に好適なものである。
【００１３】
ただし、基板材料としてフレキシブルなものを採用した故の問題点として、ダイシング時にブレードから受ける応力によって、基板とモールド樹脂との界面で剥離を生じ易いという問題点がある。
【００１４】
特に、図１１の（ｄ）または（ｅ）に示すように、アッパーカットによる切断を行った場合には、切断部分のブレードによって、基板をモールド樹脂から引き剥がす方向に力が加わるため、基板剥がれの問題を生じやすい。
【００１５】
また、ダイシングラインが交差するデバイス領域の角部においては、角の頂点部分に応力が集中し易い上に、角部周辺ではブレードから基板に対して２度のダメージが与えられるため、特に基板剥がれの問題を生じ易い場所である。
【００１６】
本発明の目的は、モールド樹脂−基板間剥離を防止して、品質の向上を図ることができる半導体装置およびその製造方法を提供することにある。
【００１７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１９】
すなわち、本発明の半導体装置は、半導体チップを支持し、周縁部に切り欠き部が形成され、モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板と、前記半導体チップの表面電極と前記薄膜配線基板とを接続する導通部材と、前記モールド樹脂からなるとともに前記半導体チップおよび前記導通部材を樹脂封止し、前記薄膜配線基板のチップ支持面に形成される封止本体部と前記薄膜配線基板の前記切り欠き部に配置される封止端部とを有する封止部と、前記チップ支持基板の前記チップ支持面と反対側の面に設けられた外部端子である複数のバンプ電極とを有するものである。
【００２０】
本発明によれば、半導体装置の周縁部には、封止部の一部である封止端部が主として配置されるため、一括モールド後のダイシング時に、ブレードが主にモールド樹脂を切断することになる。
【００２１】
したがって、ダイシング時の封止部と薄膜配線基板との剥離、すなわちモールド樹脂−薄膜配線基板間剥離を防止することができ、その結果、半導体装置の品質の向上を図ることができる。
【００２２】
また、本発明の半導体装置は、半導体チップを支持し、角部に切り欠き部が形成され、モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板と、前記半導体チップの表面電極と前記薄膜配線基板とを接続する導通部材と、前記モールド樹脂からなるとともに前記半導体チップおよび前記導通部材を樹脂封止し、前記薄膜配線基板のチップ支持面に形成される封止本体部と前記薄膜配線基板の前記切り欠き部に配置される封止端部とを有する封止部と、前記チップ支持基板の前記チップ支持面と反対側の面に設けられた外部端子である複数のバンプ電極とを有するものである。
【００２３】
本発明によれば、半導体装置の角部には、封止部の一部である封止端部が配置されるため、ダイシング時に基板剥離が発生し易い角部においてブレードがモールド樹脂のみを切断することになる。
【００２４】
したがって、ダイシング時の角部における基板剥離すなわちモールド樹脂−薄膜配線基板間剥離の発生を無くすことができ、その結果、半導体装置の品質の向上を図ることができる。
【００２５】
さらに、本発明の半導体装置は、半導体チップを支持し、周縁部に厚さの薄い薄肉部が形成され、モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板と、前記半導体チップの表面電極と前記薄膜配線基板とを接続する導通部材と、前記モールド樹脂からなるとともに前記半導体チップおよび前記導通部材を樹脂封止し、前記薄膜配線基板のチップ支持面に形成される封止本体部と前記薄膜配線基板の前記薄肉部に接合する封止端部とを有する封止部と、前記チップ支持基板の前記チップ支持面と反対側の面に設けられた外部端子である複数のバンプ電極とを有するものである。
【００２６】
また、本発明の半導体装置の製造方法は、モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板であって、区画形成された複数のデバイス領域を有する薄膜配線基板を準備する工程と、それぞれの前記デバイス領域に半導体チップを搭載する工程と、前記半導体チップの表面電極とこれに対応する前記デバイス領域の電極とを導通部材によって接続する工程と、前記薄膜配線基板のチップ支持面側において複数のデバイス領域を一括に覆う状態で前記半導体チップおよび前記導通部材を樹脂封止して封止部を形成する工程と、薄膜配線基板側から切断用のブレードを進入させてダウンカット方式でデバイス領域単位に前記薄膜配線基板を分割する工程とを有するものである。
【００２７】
さらに、本発明の半導体装置の製造方法は、モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板であって、区画形成された複数のデバイス領域を有する薄膜配線基板を準備する工程と、それぞれの前記デバイス領域に半導体チップを搭載する工程と、前記半導体チップの表面電極とこれに対応する前記デバイス領域の電極とを導通部材によって接続する工程と、前記薄膜配線基板のチップ支持面側において複数のデバイス領域を一括に覆う状態で前記半導体チップおよび前記導通部材を樹脂封止して封止部を形成する工程と、前記薄膜配線基板における前記デバイス領域の一方の配列方向に平行な方向とこれに直角な方向とで切断用のブレードの進行方向を２段階に分けて前記ブレードによってデバイス領域単位に前記薄膜配線基板を分割する工程とを有するものである。
【００２８】
また、本発明の半導体装置の製造方法は、モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板であって、区画ラインによって区画されるとともに前記区画ラインが切断しろとして形成された複数のデバイス領域を有する薄膜配線基板を準備する工程と、それぞれの前記デバイス領域に半導体チップを搭載する工程と、前記半導体チップの表面電極とこれに対応する前記デバイス領域の電極とを導通部材によって接続する工程と、前記薄膜配線基板のチップ支持面側において複数のデバイス領域を一括に覆う状態で前記半導体チップおよび前記導通部材を樹脂封止して封止部を形成する工程と、薄膜配線基板側から切断用のブレードを進入させて前記切断しろに沿って前記ブレードを移動してデバイス領域単位に前記薄膜配線基板を分割する工程とを有するものである。
【００２９】
さらに、本発明の半導体装置の製造方法は、モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板であって、区画ラインによって区画されるとともに前記区画ラインに複数の貫通孔が形成された複数のデバイス領域を有する薄膜配線基板を準備する工程と、それぞれの前記デバイス領域に半導体チップを搭載する工程と、前記半導体チップの表面電極とこれに対応する前記デバイス領域の電極とを導通部材によって接続する工程と、前記薄膜配線基板のチップ支持面側において複数のデバイス領域を一括に覆う状態で、かつ前記薄膜配線基板の前記貫通孔に前記モールド樹脂を入り込ませて前記半導体チップおよび前記導通部材を樹脂封止する工程と、薄膜配線基板側から切断用のブレードを進入させて前記区画ラインの前記貫通孔に沿って前記ブレードにより切断してデバイス領域単位に前記薄膜配線基板を分割する工程とを有するものである。
【００３０】
また、本発明の半導体装置の製造方法は、モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板であって、区画ラインによって区画されるとともに前記区画ラインの角部に貫通孔が形成された複数のデバイス領域を有する薄膜配線基板を準備する工程と、それぞれの前記デバイス領域に半導体チップを搭載する工程と、前記半導体チップの表面電極とこれに対応する前記デバイス領域の電極とを導通部材によって接続する工程と、前記薄膜配線基板のチップ支持面側において複数のデバイス領域を一括に覆う状態で、かつ前記薄膜配線基板の前記貫通孔に前記モールド樹脂を入り込ませて前記半導体チップおよび前記導通部材を樹脂封止する工程と、薄膜配線基板側から切断用のブレードを進入させて前記区画ラインの前記貫通孔に沿って前記ブレードにより切断してデバイス領域単位に前記薄膜配線基板を分割する工程とを有するものである。
【００３１】
さらに、本発明の半導体装置の製造方法は、モールド樹脂の硬化収縮に追従して変形可能な薄膜配線基板であって、区画ラインによって区画されるとともに前記区画ラインに薄肉部が形成された複数のデバイス領域を有する薄膜配線基板を準備する工程と、それぞれの前記デバイス領域に半導体チップを搭載する工程と、前記半導体チップの表面電極とこれに対応する前記デバイス領域の電極とを導通部材によって接続する工程と、前記薄膜配線基板のチップ支持面側において複数のデバイス領域を一括に覆う状態で、かつ前記薄膜配線基板の前記薄肉部に前記モールド樹脂を配置して前記半導体チップおよび前記導通部材を樹脂封止する工程と、薄膜配線基板側から切断用のブレードを進入させて前記区画ラインの前記薄肉部に沿って前記ブレードにより切断してデバイス領域単位に前記薄膜配線基板を分割する工程とを有するものである。
【発明の効果】
【００３２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００３３】
半導体装置において薄膜配線基板の周縁部に切り欠き部が形成され、この切り欠き部に封止部の封止端部が配置されることにより、一括モールド後のダイシング時に、ブレードが主にモールド樹脂を切断することになる。したがって、ダイシング時のモールド樹脂−薄膜配線基板間剥離を防止することができ、半導体装置の品質向上を図ることができる。また、半導体装置の製造において、モールド樹脂の硬化収縮に追従して変形可能な複数の薄膜配線基板を有した多数個取り基板を用い、ダイシング時にダウンカット方式でデバイス領域単位に分割することにより、ダイシング時のモールド樹脂−薄膜配線基板間剥離を防止することができる。その結果、半導体装置の品質向上を図ることができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００３５】
（実施の形態）
図１は本発明の実施の形態の半導体装置（ＣＳＰ）の構造の一例を示す図であり、（ａ）は側面図、（ｂ）は底面図、図２は図１（ｂ）のＡ−Ａ線に沿う断面の構造を示す断面図、図３は図１に示すＣＳＰの製造に用いられる多数個取り基板の構造の一例を示す拡大部分平面図、図４は図３のＢ部に示す給電ラインの樹脂封止後の構造を示す拡大部分平面図であり、（ａ）は本実施の形態の給電ラインの図、（ｂ）は変形例の給電ラインの図、図５はダイボンディング状態の一例を示す断面図、図６はワイヤボンディング状態の一例を示す断面図、図７は一括モールド状態の一例を示す断面図、図８はボール付け状態の一例を示す断面図、図９はダイシング状態の一例を示す断面図、図１０はダイシングによって個片化されたＣＳＰの構造の一例を示す側面図、図１１は本発明の実施の形態の半導体装置（ＣＳＰ）の製造方法におけるダイシング方法の一例を示す図であり、（ａ）は多数個取り基板におけるダイシングラインを示す部分平面図、（ｂ）はダウンカット方式を示す図、（ｃ）は（ｂ）のＣ部を示す拡大部分側面図、（ｄ）はアッパーカット方式を示す図、（ｅ）は（ｄ）のＣ部を示す拡大部分側面図、図１２は図１１に示すダイシングにおけるブレードの移動軌跡の一例を示す図であり、（ａ）は１段階めを示す部分平面図、（ｂ）は２段階めを示す部分平面図、図１３は図１に示すＣＳＰの反り許容範囲の一例を示す側面図、図１４（ａ) は変形例の多数個取り基板の構造を示す部分平面図、（ｂ）は（ａ）のＤ部を示す拡大部分平面図、図１５（ａ) は変形例の多数個取り基板の構造を示す部分平面図、（ｂ）は（ａ）のＥ−Ｅ線に沿う拡大断面図、図１６は変形例のＣＳＰの構造を示す図であり、（ａ）は側面図、（ｂ）は底面図、図１７はＣＳＰの構造を示す図であり、（ａ）は底面図、（ｂ）は（ａ）のＦ−Ｆ線に沿う断面図、図１８は図１７（ｂ）に示すＧ部の構造を示す拡大部分断面図であり、（ａ）は凸部の構造を示す図、（ｂ）は凹部の構造を示す図、図１９はボール付け状態の変形例を示す平面図、図２０は図１９に示すボール付け状態の変形例を示す図であり、（ａ）は図１９のＡ−Ａ線に沿う断面図、（ｂ）は図１９のＢ−Ｂ線に沿う断面図、図２１は本発明の実施の形態の半導体装置（ＣＳＰ）を実装基板上に実装した側面図である。
【００３６】
図１、図２に示す本実施の形態の半導体装置は、半導体チップ１を支持する薄膜配線基板がフィルム基板２であり、ここでは、このフィルム基板２のチップ支持面２ａ側において半導体チップ１がモールドによって樹脂封止されたチップサイズもしくはそれより若干大きい程度の半導体パッケージであるＣＳＰ９を取り上げて説明する。
【００３７】
また、フィルム基板２のチップ支持面２ａと反対側の面（以降、裏面２ｂという）には、図１（ａ),（ｂ）に示すように、外部端子として複数の半田ボール（バンプ電極）３がマトリクス配置で設けられており、このような構造の半導体装置をエリアアレイタイプの半導体装置と呼ぶ。
【００３８】
なお、本実施の形態のＣＳＰ９は、図３に示すような多数個取り基板７を用いて複数のデバイス領域７ｃを一括に覆う状態で樹脂モールドし（以降、これを一括モールドという）、これによって形成された図７に示す一括モールド部８を、モールド後にダイシングして個片化したものである。
【００３９】
また、フィルム基板２は、ＣＳＰ９の薄形化、モールド樹脂との密着性、耐熱性および耐吸湿性などを考慮したものが好ましく、例えば、ポリイミドテープなどからなる薄膜の配線基板である。
【００４０】
したがって、フィルム基板２は、モールド樹脂の硬化収縮に追従して変形可能な可撓性を有したフレキシブルなものであり、製造時にパッケージ内で発生する内部応力を緩和可能なものである。
【００４１】
これにより、フィルム基板２は、ＣＳＰ９における所定量の反り（図１３に示すＬ）を許容するものである。
【００４２】
本実施の形態のＣＳＰ９の構造を説明すると、半導体チップ１を支持し、かつ周縁部の４つの角部に図１（ｂ）に示す円弧状の切り欠き部２ｄが形成されたフィルム基板２と、図２に示す半導体チップ１の表面電極であるパッド１ａとこれに対応するフィルム基板２の接続端子２ｃとを接続するワイヤ（導通部材）４と、モールド樹脂からなるとともに半導体チップ１およびワイヤ４を樹脂封止し、かつフィルム基板２のチップ支持面２ａに形成される封止本体部６ａとフィルム基板２の切り欠き部２ｄに配置される封止端部６ｂとを有する封止部６と、フィルム基板２の裏面２ｂに外部端子としてマトリクス配置で設けられた複数のバンプ電極である半田ボール３とから構成されている。
【００４３】
したがって、フィルム基板２は、図１（ｂ）に示すように、その裏面２ｂが露出するとともに、裏面２ｂの４つの角部の円弧状の切り欠き部２ｄに封止端部６ｂが接合した状態で配置されて露出している。
【００４４】
これにより、一括モールドによって図７に示す一括モールド部８を形成した後のダイシング時に、多数個取り基板７のそれぞれのデバイス領域７ｃの角部にはモールド樹脂からなる封止端部６ｂしか存在しないため、図９に示すブレード１０によって前記角部でモールド樹脂のみを切断することとなり、かつ、フレキシブルなフィルム基板２が反ることによって内部応力は発生しないため、したがって、フィルム基板２の封止部６からの剥離である基板剥離の発生を無くすことができる。
【００４５】
なお、一括モールドに用いられるモールド樹脂は、例えば、熱硬化性のエポキシ樹脂などであり、封止本体部６ａと封止端部６ｂとは一体となってモールド時に封止部６として形成される。
【００４６】
また、半導体チップ１は、例えば、シリコンなどによって形成され、かつその主面１ｂに半導体集積回路が形成されるとともに、主面１ｂの周縁部には表面電極である複数のパッド１ａが形成されている。
【００４７】
なお、図２に示すように、半導体チップ１は、エポキシ系の接着材などのダイボンド材５によってフィルム基板２のチップ支持面２ａのほぼ中央付近に固着されている。
【００４８】
また、ワイヤボンディングによって接続されたワイヤ４は、例えば、金線などであり、半導体チップ１のパッド１ａとこれに対応するフィルム基板２の接続端子２ｃとを接続している。
【００４９】
さらに、フィルム基板２の接続端子２ｃに導通して接続された外部端子である複数の半田ボール３がフィルム基板２の裏面２ｂにマトリクス配置で設けられており、したがって、半導体チップ１のパッド１ａとこれに対応する外部端子である半田ボール３とがワイヤ４および接続端子２ｃさらに基板内配線を介して接続されている。
【００５０】
なお、フィルム基板２の角部の円弧状にカットされて形成された切り欠き部２ｄは、図３に示す多数個取り基板７において、四角形の各デバイス領域７ｃのそれぞれの角部に円形の貫通孔７ｅが形成され、一括モールド後のダイシング時に、この貫通孔７ｅに沿って切断を行ったことにより形成されたものである。
【００５１】
次に、本実施の形態の半導体装置であるＣＳＰ９の製造方法について説明する。
【００５２】
なお、本実施の形態のＣＳＰ９の製造方法は、複数のフィルム基板２がマトリクス配置で繋がって形成された図３に示す多数個取り基板７を用い、区画形成された複数のデバイス領域であるデバイス領域７ｃを一括に覆う状態で樹脂モールドして、その後、ダイシングによって個片化してＣＳＰ９を製造するものである。
【００５３】
また、フィルム基板２は、モールド樹脂の硬化収縮に追従して変形可能な薄膜の配線基板である。
【００５４】
まず、主面１ｂに所望の半導体集積回路が形成された半導体チップ１を準備する。
【００５５】
一方、図３に示す多数個取り基板７を準備する。ここで、多数個取り基板７は、それぞれのデバイス領域７ｃに対応してある纏まった数（本実施の形態では９個であるが、その数は特に限定されるものではない）の薄膜配線基板であるフィルム基板２がマトリクス配置で区画形成されたフィルムベース基板７ｂと、このフィルムベース基板７ｂを支持するフレーム枠部７ａとからなる。
【００５６】
つまり、本実施の形態の多数個取り基板７は、銅などからなるフレーム枠部７ａに、それぞれに９つのフィルム基板２が３行×３列のマトリクス配置でダイシングライン（区画ライン）７ｄによって区画形成された複数のフィルムベース基板７ｂが貼り付けられたものであり、多数個取り基板７においてこのフィルムベース基板７ｂごとに一括モールドが行われてそれぞれのフィルムベース基板７ｂに対応した図７に示す一括モールド部８が形成される。
【００５７】
なお、フィルムベース基板７ｂは、例えば、薄膜のポリイミドテープなどによって形成されており、したがって、十分なフレキシブル性を有しているため、製造の際に発生する所望の反りを許容するものである。
【００５８】
また、フィルムベース基板７ｂにおいて、区画形成された四角形のデバイス領域７ｃである各フィルム基板２のそれぞれの角部には、円形の貫通孔７ｅが形成されており、さらに、この貫通孔７ｅには、図４（ａ）に示すように、給電ライン７ｇが十字形に露出している。
【００５９】
なお、給電ライン７ｇは、フィルムベース基板７ｂ製造時の配線めっき時に通電が行われる銅配線からなるものであり、フィルム基板２の配線パターンに対してめっき形成終了後は不必要となるものであり、図４（ａ）に示す給電ライン７ｇの場合、図３に示すダイシングライン７ｄに沿って形成されているため、一括モールド後のダイシング時に切断除去される。
【００６０】
また、図４（ａ）に示す給電ライン７ｇの場合、一括モールド時に、フィルムベース基板７ｂの貫通孔７ｅにおける十字形の給電ライン７ｇ周囲の隙間から貫通孔７ｅにモールド樹脂が入り込み、貫通孔７ｅにも封止部６が形成され、したがって、ダイシングによって個片化された際に、この封止部６が封止端部６ｂとなる。
【００６１】
なお、図４（ｂ）は、給電ライン７ｇの変形例の形状を示すものであり、貫通孔７ｅの周囲にこれと少し距離をおいて円弧状の給電ライン７ｇを形成したものである。
【００６２】
図４（ｂ）に示す変形例の給電ライン７ｇの場合、この給電ライン７ｇが貫通孔７ｅには配置されないため、一括モールド時に、貫通孔７ｅにはモールド樹脂のみが入り込んでそこに封止部６が形成され、ダイシングによって個片化された際に、この封止部６が封止端部６ｂとなる。したがって、個片化されたＣＳＰ９においてその角部には貫通孔７ｅで硬化したモールド樹脂の一部が封止端部６ｂとして形成されるが、その僅かに内側に円弧状の給電ライン７ｇのみが残留することになる。
【００６３】
このように、貫通孔７ｅの周囲に円弧状の給電ライン７ｇを配置した場合には、円弧状の給電ライン７ｇと貫通孔７ｅとの間の領域に、フィルム基板２と封止部６が直接接着する接着力が強い樹脂−樹脂接着領域を確保することができるため、ダイシングライン７ｄと、貫通孔７ｅの端部が交差する部分に給電ライン７ｇが配置され、樹脂−金属−樹脂接着が形成される図４（ａ）の場合と比較して、基板剥がれの耐性はより向上している。
【００６４】
なお、給電ライン７ｇは、図１９に示すように、電解メッキ給電用電極７ｊと接続している。
【００６５】
また、フィルムベース基板７ｂにおいて、それぞれのデバイス領域７ｃには、図２に示す半田ボール３を搭載可能な複数のバンプランド７ｆがマトリクス配置で設けられている。
【００６６】
続いて、多数個取り基板７におけるフィルムベース基板７ｂの各デバイス領域７ｃを有するフィルム基板２のほぼ中央部に図２に示すダイボンド材５を塗布し、図５に示す半導体チップ１の搭載であるダイボンディング（チップマウントともいう）を行う。
【００６７】
ここでは、ダイボンド材５上に半導体チップ１を載置し、加熱などを行って、ダイボンド材５と半導体チップ１の裏面１ｃとを接合する。
【００６８】
その後、半導体チップ１の主面１ｂの周縁部に設けられた表面電極であるパッド１ａ（図２参照）と、これに対応するフィルム基板２に形成された図２に示す接続端子２ｃ（電極）とを、図６に示すように、金線などのワイヤ４（導通部材）を用いたワイヤボンディングによって接続する。
【００６９】
ワイヤボンディング後、トランスファーモールドの一括モールドによる樹脂封止を行って図７に示す一括モールド部８を形成する。
【００７０】
すなわち、多数個取り基板７のフィルム基板２のチップ支持面２ａ側において、図３に示す複数のデバイス領域７ｃを一括に覆う状態でモールド樹脂を硬化させて一括モールド部８を形成して、半導体チップ１とワイヤ４を樹脂封止する。
【００７１】
なお、前記モールド樹脂として、例えば、エポキシ系の熱硬化性樹脂などを用いる。
【００７２】
モールドの際には、まず、図３に示す多数個取り基板７をモールド金型にセットし、前記モールド金型のキャビティに前記モールド樹脂を供給して前記キャビティ内に前記モールド樹脂を充填させる。
【００７３】
その際、多数個取り基板７の各デバイス領域７ｃの角部に設けられた貫通孔７ｅに前記モールド樹脂が入り込み、図４に示すように貫通孔７ｅ内にも封止部６を形成する。
【００７４】
これにより、多数個取り基板７のフィルム基板２の裏面２ｂ側においては、貫通孔７ｅに形成された封止部６が露出した状態となる。
【００７５】
なお、貫通孔７ｅにモールド樹脂による封止部６が形成されることにより、モールド樹脂とフィルム基板２との接合力を高めることができる。
【００７６】
その後、図８に示すように、多数個取り基板７の各フィルム基板２の裏面２ｂに外部端子である半田ボール３を取り付ける。
【００７７】
すなわち、図３に示す各フィルム基板２のバンプランド７ｆに半田ボール３を、例えば、転写法などによって取り付ける。
【００７８】
なお、半田ボール３の取り付けについては、一括モールド後のダイシング前に行ってもよいし、あるいは、ダイシング後に行ってもよい。
【００７９】
ダイシング前に半田ボール付けを行う手順によれば、複数のバンプランド７ｆに対して一括して半田ボール付けできるため、半田ボール付け工程の時間短縮を図ることができるとともに、ダイシング前に半田ボール付けを行うため、バンプランド７ｆが汚れることを防止でき、その結果、バンプランド７ｆと半田ボール３との接合部に異物が混入することを防止できる。
【００８０】
一方、ダイシング後に半田ボール付けを行う場合には、一括モールド後、多数個取り基板７の裏面２ｂに、例えば、フィルムシートなどを貼り付け、バンプランド７ｆを汚さないようにしてダイシングを行い、その後、前記フィルムシートを剥がして前記転写法などによって半田ボール付けを行う。
【００８１】
したがって、ダイシング後に半田ボール付けを行う手順によれば、半田ボール３が汚れないため、半田ボール３取り付け後のボール洗浄工程を削除または簡略化できる。
【００８２】
その後、図９に示すように、ダイシング工程において多数個取り基板７のフィルム基板２の裏面２ｂ側を上方に向けて一括モールド部８をブレード１０によって切断して個片化を行う。
【００８３】
なお、ダイシングの際には、図１１（ｂ),（ｃ）に示すように、多数個取り基板７の表裏面のうち、一括モールド部８側からではなく、多数個取り基板７のフィルム基板２の裏面２ｂ側から切断用のブレード１０を進入させてダウンカット方式でデバイス領域７ｃ（図３参照）単位に多数個取り基板７を分割する（個片化する）ことが好ましい。
【００８４】
また、ブレード１０の切断中の移動は、フィルムベース基板７ｂの区画ラインであるダイシングライン７ｄに沿い、かつデバイス領域７ｃの角部に設けられた貫通孔７ｅを通過させて行う。
【００８５】
ここで、前記ダウンカット方式は、図１１（ｂ）中、ブレード１０が上から下に向かって移動する場合であり、ブレード１０の回転方向（Ｐ）と進入側と進行方向（Ｑ）とが、多数個取り基板７のフィルムベース基板７ｂを一括モールド部８側に押し付けるようにブレード１０を回転・進入・進行させて切断する方式である。
【００８６】
したがって、前記ダウンカット方式の反対であるアッパーカット方式は、図１１（ｄ),（ｅ）中、多数個取り基板７のフィルムベース基板７ｂを一括モールド部８側と反対側にはね上げるようにブレード１０を回転・進入・進行させて切断する方式である。
【００８７】
なお、図１１（ａ）に示すように、フィルムベース基板７ｂのダイシングライン７ｄに沿って前記ダウンカット方式で切断を行うことにより、ダイシング時の基板剥離すなわちフィルム基板２と封止部６（一括モールド部８）との剥離を防止できる。
【００８８】
また、ブレード１０の切断中の移動を、ダイシングライン７ｄに沿うとともにデバイス領域７ｃの角部に設けられた貫通孔７ｅに通過させて行うことにより、図４に示す給電ライン７ｇを除去できる。加えて、図１のＣＳＰ９に示すように、フィルム基板２の角部に円弧状の切り欠き部２ｄが形成されるとともに、ＣＳＰ９の周縁部の角部に、フィルム基板２の切り欠き部２ｄと接合し、かつ封止部６と一体になった封止端部６ｂを配置できる。
【００８９】
ダイシング終了後、所定の検査を行うことにより、図１０に示すようなＣＳＰ９の製造を完了することができる。
【００９０】
なお、ダイシング前に半田ボール付けを行った場合には、ダイシング後、個片化された状態で半田ボール３の洗浄を行う。
【００９１】
本実施の形態の半導体装置（ＣＳＰ９）およびその製造方法によれば、以下のような作用効果が得られる。
【００９２】
すなわち、図１および図２に示すＣＳＰ９において、フィルム基板２の周縁部の角部に切り欠き部２ｄが形成され、この切り欠き部２ｄに封止部６の封止端部６ｂが配置されることにより、ＣＳＰ９の角部すなわちフィルムベース基板７ｂにおけるデバイス領域７ｃの角部には、封止部６の一部である封止端部６ｂが配置されるため、ダイシング時に基板剥離が発生し易い角部においてブレード１０がフィルムベース基板７ｂを切断することなくモールド樹脂のみを切断することになる（ただし、一部フレーム枠部７ａを切断する箇所もある）。
【００９３】
したがって、ダイシング時のフィルムベース基板７ｂのデバイス領域７ｃの角部における基板剥離すなわちモールド樹脂−薄膜配線基板間剥離の発生を無くすことができ、その結果、ＣＳＰ９の品質の向上を図ることができる。
【００９４】
また、ＣＳＰ９の製造において、モールド樹脂の硬化収縮に追従して変形可能な複数のフィルム基板２を有した多数個取り基板７を用い、ダイシング時に、この一括モールド部８側からではなく多数個取り基板７の裏面２ｂ側から切断用のブレード１０を進入させてダウンカット方式のみでデバイス領域７ｃ単位に分割することにより、フィルム基板２を封止部６に押し付けながら切断することになり、したがって、前記同様、ダイシング時のモールド樹脂−薄膜配線基板間剥離を防止することができる。
【００９５】
その結果、ＣＳＰ９の品質と歩留りの向上を図ることができる。
【００９６】
なお、本実施の形態のＣＳＰ９は、半導体チップ１を支持する配線基板として、ポリイミドからなるフレキシブルな薄膜配線基板であるフィルム基板２を用いた場合であり、したがって、フィルム基板２がある許容範囲で反ることを前提としている。
【００９７】
ここで、図１３を用いて本実施の形態のＣＳＰ９の反りの許容範囲について説明する。
【００９８】
例えば、半田ボール３の取り付けピッチを0.８ｍｍとし、ボール直径を0.５ｍｍとすると、図１３に示すように、ＣＳＰ９の反りによって発生する最も高い位置の半田ボール３と最も低い位置の半田ボール３との高さの差（Ｌ）の許容値すなわち反り量は、８０μｍ程度である。反り量が８０μｍ以上になると、半田リフロー工程による半導体装置の実装時に、溶融した半田が半田ボール３から離れてしまい、実装基板１２（図２１参照）と半導体装置との電気的な接続が確保されない実装不良を発生させる可能性が高くなるからである。
【００９９】
すなわち、本実施の形態のＣＳＰ９は、フィルム基板２の反り量としては、半田ボール３の取り付けピッチが0.８ｍｍで、ボール直径が0.５ｍｍの場合、８０μｍ程度までを許容するものである。
【０１００】
ただし、前記反り量は、半田ボール３の取り付けピッチとボール直径との関係で、種々変わるものである。
【０１０１】
したがって、ＣＳＰ９では、フィルム基板２が反ることが可能であり、かつモールド樹脂の硬化収縮に追従可能であるため、内部応力によるパッケージ剥離は発生しない。
【０１０２】
次に、図１２（ａ),（ｂ）に示す変形例のフィルム基板２を用いたＣＳＰ９の製造方法について説明する。
【０１０３】
図１２（ａ),（ｂ）に示す変形例は、デバイス領域７ｃの角部のフィルム基板２に貫通孔７ｅを有さない場合でもフィルム基板２の剥離を防止できる方法を示すものである。
【０１０４】
この変形例におけるフィルム基板２の剥離防止は、図１２（ａ),（ｂ）に示すように、ブレード１０による切断を、多数個取り基板７におけるデバイス領域７ｃの一方の配列方向に平行な方向に切断を行う第１の段階と、前記第１の段階終了後、前記一方の配列方向に直角な方向に切断を行う第２の段階とに分けて切断を行う場合に、少なくとも第２の段階の切断はダウンカット方式によって行うことを限定するものである。
【０１０５】
まず、図１２（ａ）に示す切断の１段階めでは、図中、デバイス領域７ｃ（図３参照）の縦の配列方向に平行な方向にブレード１０を往復移動させ、これにより、ブレード１０の切断最中の移動軌跡１１（ダイシングルート）を多数個取り基板７のフィルムベース基板７ｂに対して一筆書き移動とし、フィルムベース基板７ｂに対して両方向（例えば、図中、上からと下からの両方向）から切断するものである。
【０１０６】
すなわち、図１２（ａ）に示すように、１段階めの切断では、ダウンカット方式（Ｄ）とアッパーカット方式（Ｕ）とを交互に行う。
【０１０７】
これは、第１段階めでの切断においては、比較的基板剥離が発生しにくいため、ダウンカット方式（Ｄ）とアッパーカット方式（Ｕ）とを交互に行うことによって多数個取り基板７とブレード１０との相対的な移動距離を短くし、ダイシングのスループットの向上を図るものである。
【０１０８】
続いて、図１２（ｂ）に示す切断の２段階めでは、図中、デバイス領域７ｃ（図３参照）の横の配列方向に平行な方向にブレード１０を反復移動させ、これにより、ブレード１０の切断最中の移動軌跡１１（ダイシングルート）を多数個取り基板７のフィルムベース基板７ｂに対して一方向移動とし、フィルムベース基板７ｂに対して一方向（例えば、図中、右から左への一方向）から切断するものである。
【０１０９】
つまり、まず、フィルムベース基板７ｂに対してブレード１０を右から左に移動させてダウンカットを行い、その後、一度、ブレード１０をフィルムベース基板７ｂから離脱させて再びフィルムベース基板７ｂの右側に配置して、再度、フィルムベース基板７ｂに対してブレード１０を右から左に移動させてダウンカットを行うものであり、このブレード１０の動作を繰り返す。
【０１１０】
この場合、図１２（ｂ）に示すように、２段階めの切断を全てダウンカット方式（Ｄ）で行うことができる。
【０１１１】
これは、第１段階めのダイシングによって、フィルム基板２と封止部６との界面にダメージが加えられた状態で、第２段階めのダイシングが、第１段階めのダイシングライン７ｄに交差して行われることによって、ダイシングライン７ｄの交差部分で比較的基板剥離が発生し易くなるため、第２段階めのダイシングを全てダウンカット方式とすることにより、フィルム基板２の剥離の発生を防止するものである。
【０１１２】
したがって、ダイシング時のフィルムベース基板７ｂの切断を、図１２（ａ),（ｂ）に示すような制御で２段階に分けることにより、ダイシングのスループットを差程低下させることなく、基板剥離の発生を防ぐことができる。
【０１１３】
次に、図１４に示す変形例の多数個取り基板７を用いた場合のＣＳＰ９の製造について説明する。
【０１１４】
図１４（ａ）に示す変形例の多数個取り基板７は、ダイシング時のダイシングライン７ｄとして、フィルムベース基板７ｂに図１４（ｂ）に示すような切断しろ７ｈを設けたものであり、この切断しろ７ｈの幅すなわちダイシング幅をブレード１０の幅とほぼ同じにするものであり、例えば、ブレード１０の幅が２００μｍ（0.２ｍｍ）の場合、切断しろ７ｈの幅（ダイシング幅）も２００μｍとするものである。
【０１１５】
これにより、ダイシング時に、この切断しろ７ｈに沿ってブレード１０を移動してデバイス領域７ｃ単位にフィルムベース基板７ｂを分割する。
【０１１６】
なお、デバイス領域７ｃを一括してモールドしない従来の個別式のモールドの場合には、前記切断しろ７ｈが、モールド金型の押さえしろとなり、前記押さえしろは、５〜１０ｍｍであるため、その場合、フィルムベース基板７ｂにおけるデバイス領域７ｃの数が４個程度となる。
【０１１７】
したがって、図１４に示すような多数個取り基板７を用いる場合、フィルムベース基板７ｂにおけるデバイス領域７ｃの数を９個とすることができるため、ＣＳＰ９の製造効率を大幅に向上できるとともに、基板材料費の低減化を図ることができる。
【０１１８】
また、図１５（ａ）に示す変形例の多数個取り基板７は、フィルムベース基板７ｂのデバイス領域７ｃの周縁部のダイシングライン７ｄをその他の箇所より薄くして薄肉部７ｉを形成したものであり、図１５（ｂ）に示すように、フィルムベース基板７ｂのフィルム基板２の裏面２ｂ側におけるダイシングライン７ｄに薄肉部７ｉを形成するとともに、この薄肉部７ｉを面取り加工によってテーパ形状としたものである。
【０１１９】
したがって、ダイシングの際には、この薄肉部７ｉに沿ってブレード１０を移動させることにより、切断時のブレード１０によるフィルム基板２の蹴り上げの際のフィルム基板２とブレード１０との接触面積を減らすことができ、その結果、ダイシング時のブレード１０にかかる応力を低減できる。
【０１２０】
これにより、フィルム基板２の剥離応力を減らすことができ、その結果、基板剥離を低減できる。
【０１２１】
なお、ダイシングライン７ｄに沿って薄肉部７ｉをダイシング幅より広い幅で形成しておくことにより、ダイシング後に、ＣＳＰ９のフィルム基板２の周縁部にはこの薄肉部７ｉが残留する。
【０１２２】
これにより、ＣＳＰ９におけるその周縁部の基板剥離を低減でき、ＣＳＰ９の信頼性を向上できる。
【０１２３】
また、図１６に示す変形例のＣＳＰ９は、図３に示す多数個取り基板７のフィルムベース基板７ｂにおいて各デバイス領域７ｃの周縁部に設けられる貫通孔７ｅを角部だけでなく、図１６（ｂ）に示すようにデバイス領域７ｃの周縁部全体に亘って複数設けた場合である。
【０１２４】
したがって、ダイシング時に、このダイシングライン７ｄに形成された複数の貫通孔７ｅに沿ってブレード１０を移動させてダイシングを行うことにより、ダイシング時のブレード１０とフィルムベース基板７ｂとの接触面積を大幅に低減することができ、その結果、ダイシング時の基板剥離の発生をさらに防止できる。
【０１２５】
すなわち、図１６に示す変形例のＣＳＰ９においては、フィルム基板２の周縁部に複数の円弧状の切り欠き部２ｄが形成され、図１６（ａ）に示すように、この複数の円弧状の切り欠き部２ｄのそれぞれに封止部６の封止端部６ｂが配置される。
【０１２６】
これにより、ＣＳＰ９の周縁部には、封止部６の一部である封止端部６ｂが主として配置されるため、一括モールド後のダイシング時に、ブレード１０が主にモールド樹脂を切断することになる。
【０１２７】
したがって、ダイシング時のモールド樹脂からなる封止部６とフィルムベース基板７ｂとの剥離、すなわちモールド樹脂−フィルム基板２間剥離を防止することができる。
【０１２８】
その結果、ＣＳＰ９の品質の向上を図ることができる。
【０１２９】
また、図１７（ａ),（ｂ）に示す変形例のＣＳＰ９は、図１７（ａ) に示すように、フィルム基板２の４つの角部に円弧状の切り欠き部２ｄが形成され、かつこの切り欠き部２ｄに接合する封止端部６ｂが形成されるとともに、図１８（ａ）に示すように、フィルム基板２のチップ支持面２ａの周縁部に絶縁性の凸部２ｅが形成され、この凸部２ｅと封止端部６ｂとが接合しているものである。
【０１３０】
なお、この凸部２ｅは、例えば、絶縁性のレジスト膜などのである。
【０１３１】
また、図１８（ｂ）は、図１７に示す変形例のＣＳＰ９において、フィルム基板２のチップ支持面２ａの周縁部に凹部２ｆが形成され、この凹部２ｆと封止端部６ｂとが接合しているものである。
【０１３２】
図１７に示す変形例のＣＳＰ９によれば、フィルム基板２の周縁部に切り欠き部２ｄが形成され、かつこの切り欠き部２ｄに封止部６の封止端部６ｂが配置されるとともに、フィルム基板２の周縁部に凹部２ｆまたは凸部２ｅの少なくとも何れか一方が形成され、これと封止端部６ｂとが接合していることにより、封止端部６ｂを含む封止部６とフィルム基板２との接合力を高めることができる。
【０１３３】
さらに、凹部２ｆまたは凸部２ｅの少なくとも一方が形成されたことにより、基板剥離が発生した際にも、凹部２ｆまたは凸部２ｅによって応力を分散して緩和することができ、その結果、基板剥離の進行を抑えることができる。
【０１３４】
したがって、ダイシング時のモールド樹脂−フィルム基板２間剥離を防止するとともに、ワイヤ４とフィルム基板２の接続端子２ｃとの接合部へのダメージを無くすことができ、その結果、ＣＳＰ９の品質向上を図ることができる。
【０１３５】
また、図１９、図２０（ａ),（ｂ）に示す変形例のボール付け状態は、バンプランド７ｆおよびそれに接続するバンプ電極をデバイス領域７ｃの周辺に配置するバンプ周辺配置タイプのＣＳＰ９である。バンプ周辺配置タイプとすることにより、フィルム基板２および実装基板１２（図２１参照）での配線の引きまわしを容易にできる。
【０１３６】
さらに、半導体チップ１とフィルム基板２との間を、例えば、ソルダレジスト膜２ｇなどの絶縁膜によって絶縁することにより、チップ裏面がフィルム基板２上の配線と接触することを防げる。
【０１３７】
また、図２１は、本発明の実施の形態の半導体装置（ＣＳＰ９）を、実装基板上に実装した形態を示すである。実装工程としては、実装用のランド１２ａを有する実装基板１２を準備する工程と、ランド１２ａ上に半田ペーストを塗布する工程と、半田ボール３（図１参照）が前記半田ペーストを介してランド１２ａ上に配置するようにＣＳＰ９を配置する工程と、リフロー炉に入れて半田ボール３および前記半田ペーストをリフローし、ＣＳＰ９と実装基板１２上のランド１２ａとを電気的に接続する工程とを有する。
【０１３８】
なお、実装基板１２を構成する絶縁物として、ガラス入りエポキシ樹脂など、半導体チップ１と比較して熱膨張係数が非常に大きなものを使用する場合には、フィルム基板２としてエポキシ樹脂などフレキシブル性を持つものを使用することにより、半導体チップ１と実装基板１２との熱膨張係数の差によって生じる応力を緩和することができ、前記応力による半田フィレット１３の破断などの不良の発生を防ぐことができる。
【０１３９】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１４０】
例えば、前記実施の形態では、フィルムベース基板７ｂに設けられた複数の貫通孔７ｅが円形の場合を説明したが、前記貫通孔７ｅは、円形に限らず四角形などの他の多角形などであってもよい。
【０１４１】
また、前記実施の形態では、フィルムベース基板７ｂが、ポリイミドなどの薄膜の配線基板からなる場合を説明したが、フィルムベース基板７ｂは、フレキシブル性を有した薄膜の配線基板であれば、ポリイミド以外の他の材質のものであってもよい。
【０１４２】
さらに、前記実施の形態では、ダイシング時に、ダウンカット方式とアッパーカット方式とを組み合わせて行う場合について説明したが、ダイシングは、全てダウンカット方式で行ってもよい。
【０１４３】
また、前記実施の形態では、半導体装置がＣＳＰ９の場合について説明したが、前記半導体装置は、複数の薄膜配線基板を有する多数個取り基板７を用いて一括モールド後に、ダイシングされて個片化されるタイプの半導体装置であれば、ＣＳＰ９以外のＢＧＡなどの他の半導体装置であってもよい。
【産業上の利用可能性】
【０１４４】
本発明は、電子装置および半導体製造技術に好適である。
【図面の簡単な説明】
【０１４５】
【図１】（ａ),（ｂ）は本発明の実施の形態の半導体装置（ＣＳＰ）の構造の一例を示す図であり、（ａ）は側面図、（ｂ）は底面図である。
【図２】図１（ｂ）のＡ−Ａ線に沿う断面の構造を示す断面図である。
【図３】図１に示すＣＳＰの製造に用いられる多数個取り基板の構造の一例を示す拡大部分平面図である。
【図４】（ａ),（ｂ）は図３のＢ部に示す給電ラインの樹脂封止後の構造を示す拡大部分平面図であり、（ａ）は本実施の形態の給電ラインの図、（ｂ）は変形例の給電ラインの図である。
【図５】本発明の実施の形態の半導体装置（ＣＳＰ）の製造方法におけるダイボンディング状態の一例を示す断面図である。
【図６】本発明の実施の形態の半導体装置（ＣＳＰ）の製造方法におけるワイヤボンディング状態の一例を示す断面図である。
【図７】本発明の実施の形態の半導体装置（ＣＳＰ）の製造方法における一括モールド状態の一例を示す断面図である。
【図８】本発明の実施の形態の半導体装置（ＣＳＰ）の製造方法におけるボール付け状態の一例を示す断面図である。
【図９】本発明の実施の形態の半導体装置（ＣＳＰ）の製造方法におけるダイシング状態の一例を示す断面図である。
【図１０】図９に示すダイシングによって個片化されたＣＳＰの構造の一例を示す側面図である。
【図１１】（ａ),（ｂ),（ｃ),（ｄ),（ｅ）は本発明の実施の形態の半導体装置（ＣＳＰ）の製造方法におけるダイシング方法の一例を示す図であり、（ａ）は多数個取り基板におけるダイシングラインを示す部分平面図、（ｂ）はダウンカット方式を示す図、（ｃ）は（ｂ）のＣ部を示す拡大部分側面図、（ｄ）はアッパーカット方式を示す図、（ｅ）は（ｄ）のＣ部を示す拡大部分側面図である。
【図１２】（ａ),（ｂ) は図１１に示すダイシングにおけるブレードの移動軌跡の一例を示す図であり、（ａ）は１段階めを示す部分平面図、（ｂ）は２段階めを示す部分平面図である。
【図１３】図１に示すＣＳＰの反り許容範囲の一例を示す側面図である。
【図１４】（ａ) は本発明の実施の形態の半導体装置（ＣＳＰ）の製造方法に用いられる多数個取り基板の変形例の構造を示す部分平面図、（ｂ）は（ａ）のＤ部を示す拡大部分平面図である。
【図１５】（ａ) は本発明の実施の形態の半導体装置（ＣＳＰ）の製造方法に用いられる多数個取り基板の変形例の構造を示す部分平面図、（ｂ）は（ａ）のＥ−Ｅ線に沿う拡大断面図である。
【図１６】（ａ),（ｂ）は本発明の実施の形態の半導体装置（ＣＳＰ）の変形例のＣＳＰの構造を示す図であり、（ａ）は側面図、（ｂ）は底面図である。
【図１７】（ａ),（ｂ）は本発明の実施の形態の半導体装置（ＣＳＰ）の変形例のＣＳＰの構造を示す図であり、（ａ）は底面図、（ｂ）は（ａ）のＦ−Ｆ線に沿う断面図である。
【図１８】（ａ),（ｂ）は図１７（ｂ）に示すＧ部の構造を示す拡大部分断面図であり、（ａ）は凸部の構造を示す図、（ｂ）は凹部の構造を示す図である。
【図１９】ボール付け状態の変形例を示す平面図である。
【図２０】（ａ),（ｂ）は図１９に示すボール付け状態の変形例を示す図であり、（ａ）は図１９のＡ−Ａ線に沿う断面図、（ｂ）は図１９のＢ−Ｂ線に沿う断面図である。
【図２１】本発明の実施の形態の半導体装置（ＣＳＰ）を実装基板上に実装した側面図である。
【符号の説明】
【０１４６】
１  半導体チップ
１ａ  パッド（表面電極）
１ｂ  主面
１ｃ  裏面
２  フィルム基板（薄膜配線基板）
２ａ  チップ支持面
２ｂ  裏面（反対側の面）
２ｃ  接続端子（電極）
２ｄ  切り欠き部
２ｅ  凸部
２ｆ  凹部
２ｇ  ソルダレジスト膜
３  半田ボール（バンプ電極）
４  ワイヤ（導通部材）
５  ダイボンド材
６  封止部
６ａ  封止本体部
６ｂ  封止端部
７  多数個取り基板
７ａ  フレーム枠部
７ｂ  フィルムベース基板
７ｃ  デバイス領域
７ｄ  ダイシングライン（区画ライン）
７ｅ  貫通孔
７ｆ  バンプランド
７ｇ  給電ライン
７ｈ  切断しろ
７ｉ  薄肉部
７ｊ  電解メッキ給電用電極
８  一括モールド部
９  ＣＳＰ（半導体装置）
１０  ブレード
１１  移動軌跡
１２  実装基板
１２ａ  ランド
１３  半田フィレット
【図１】
2004158871.tif 000003
【図２】
2004158871.tif 000004
【図３】
2004158871.tif 000005
【図４】
2004158871.tif 000006
【図５】
2004158871.tif 000007
【図６】
2004158871.tif 000008
【図７】
2004158871.tif 000009
【図８】
2004158871.tif 000010
【図９】
2004158871.tif 000011
【図１０】
2004158871.tif 000012
【図１１】
2004158871.tif 000013
【図１２】
2004158871.tif 000014
【図１３】
2004158871.tif 000015
【図１４】
2004158871.tif 000016
【図１５】
2004158871.tif 000017
【図１６】
2004158871.tif 000018
【図１７】
2004158871.tif 000019
【図１８】
2004158871.tif 000020
【図１９】
2004158871.tif 000021
【図２０】
2004158871.tif 000022
【図２１】
2004158871.tif 000023