(57)【要約】【課題】従来のＭＩＭ容量では金属層−基板間の寄生素子によってＭＩＭ容量を使用して構成した回路特性を劣化させることがある。【解決手段】半導体において、金属−絶縁体−金属のサンドイッチ構造によって構成する容量（Ｍｅｔａｉ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ容量）が、第１の金属層と第２の金属層の間に第１の絶縁層を備え、基板と第２の金属層の間に第３の金属層を備える。さらに、第２の金属層と第３の金属層の間に第２の絶縁層を備え、第３の金属層を接地電位に接続する。第２の金属層−基板間に入れる第３の金属層面積をＭＩＭ容量を構成する金属層の面積より小さくすることによって容量のＱ値を調整する。【選択図】  図１
2004158598.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、第１の電極（上部電極）、第２の電極（基板に近い側の下部電極）および前記第１の電極と第２の電極の間に第１の絶縁膜を配置した第１の容量と第２の容量を備え、前記第１の容量と第２の両方の容量の第２の電極と基板間に第３のフローティング電極を有し、前記第１の容量と第２の容量を近接させて配置し、前記第１、第２の容量の両方の第２の電極の面積を同時にほぼ全体と重なり合う様に第３の電極を形成、電気的浮遊状態で配置する構成をなし、前記第１の容量、第２の容量のそれぞれの第１、第２の電極間を、容量として使用する２対のＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）容量。
【請求項２】
半導体基板上に、第１の電極（上部電極）および第２の電極（基板に近い側の下部電極）を有し、前記第１の電極と第２の電極の間に第１の絶縁層間膜を配置した第１の容量と第２の容量を備え、前記第１の容量と第２の容量を近接させて配置し、前記第１、第２の容量の両方の第２の電極が１枚の同一形成電極で共通構成されることで、前記第１、第２の容量のそれぞれの第２の電極が直接接続されると同時に、前記第２の電極は電気的浮遊電極として構成され、前記第１および第２の容量のそれぞれの第１の電極間を前記第１と第２の２つの容量を合成容量として使用する、２対のＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）容量。
【請求項３】
本発明の請求項１において前記電気的浮遊電極である第３の電極上の位置に関し、その位置から、前記第２の電極と前記第３の電極間の寄生容量を通して見た第１および第２のそれぞれの第２の電極に対するインピーダンスがほぼ等しくなる様な、前記第３の電極上の位置を接続点として利用して、回路接地に接続する構成の請求項１に記載したＭＩＭ容量。
【請求項４】
本発明の請求項２において前記電気的浮遊電極である第２の電極上の位置に関し、その位置から、前記第１と前記第２の容量を通して見た第１および第２のそれぞれの第１の電極に対するインピーダンスがほぼ等しくなる様な、前記第２の電極上の位置を接続点として利用して、回路接地に接続する構成の、請求項２に記載したＭＩＭ容量。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路において結合回路に使用する容量の構造に関するものである。
【０００２】
【従来の技術】
従来の半導体で構成されているＭＩＭ容量の従来の構造図を図５、図６に示す。
【０００３】
図５において第１の電極１と第２の電極２と絶縁体３を備え、前記第１、第２の電極が前記絶縁体３を挟んだ構成を有しており、半導体基板５上に絶縁体４で分離されて形成されている（例えば特許文献１参照）。
【０００４】
図６においては第１の電極１と第２の電極２と絶縁体３を備え、前記第１、第２の電極により前記絶縁体３を挟んだ構成を有しており、更に第２の電極２と半導体基板５の間には絶縁体４と絶縁体９で分離され、回路接地に接地された第３の電極８を設ける事で、前記第２の電極と半導体基板５の間を電気シールドする構成をしている。
【０００５】
従来構造における図５、図６に示したＭＩＭ容量の等価回路をそれぞれ図９、図１０に示す。
【０００６】
図９において容量Ｃが図５における第１の電極と第２の電極の電極間容量であり、容量Ｃｓと抵抗Ｒｓは第２の電極の半導体基板５に対する寄生素子である。
【０００７】
図１０において容量Ｃが図６における第１の電極と第２の電極の電極間容量であり、容量Ｃ２はシールド電極となる第３の電極と前記第２の電極間の容量であり、容量Ｃｓと抵抗Ｒｓは前記第３の電極の半導体基板５に対する寄生素子であり、抵抗ＲＩは前記第３の電極を回路接地に接続するために使用する配線の配線抵抗である。
【０００８】
【特許文献１】
特開平７−３２６７１２号公報（第１頁、第１図）
【０００９】
【発明が解決しようとする課題】
最近の通信分野ではＧＨｚ帯の高周波で動作する回路の利用が増え、ＭＩＭ容量の高性能化が必要となってきている。例えば入出力回路等の整合回路で使用した場合、寄生素子の抵抗成分による損失が問題となるし、電圧制御発振器等で使用した場合は寄生素子の抵抗成分がＱ値の劣化を招き発振器の性能を悪化させる。また、信号線路等に使用した場合も寄生素子の時定数の変動が伝送信号の遅延量を変動させシステムを不安定にするなどの問題が発生する。
【００１０】
図６のように図５の第２の電極と半導体基板間に接地された第３の電極を付け加える構成により、第２の電極を半導体基板からシールドし第２の電極に付加される寄生容量を損失抵抗が無く、ばらつきの少ない容量に変換することができる。このことにより図１０の容量Ｃの性能を向上させることができるが、図１０の等価回路の容量Ｃ２を接地する配線の抵抗成分ＲＩのために完全な対策とはなりえない。
【００１１】
これらの、寄生素子の影響を取り除くために、本発明はＭＩＭ容量を使用する上で、これらの寄生容量の影響による回路性能の劣化を防ぐための技術を提供するものである。
【００１２】
【課題を解決するための手段】
ＭＩＭ容量を使用する上で、対基板寄生素子による損失等を削減するために、特に差動線路で使用する場合、２対の容量の半導体基板に近い側の電極と半導体基板間に前記２対の両方の容量から、寄生容量で結合状態にあり、更に前記２対の両方の基板側電極からの対基板への大半の電束を阻止できるぐらいの面積を持ち他の回路へは非接触の別の金属電極を設け、この非接触の電極が前記２対の容量に印加される同振幅、逆位相の信号からの、同量、逆位相の電荷の充放電を受けることでＡＣ接地状態になり、このＡＣ接地状態により非接触電極からの対基板寄生素子を無視する事ができ、結果として差動線路に挿入される２対の容量が対基板寄生素子の影響を受けないように構成する。
【００１３】
【発明の実施の形態】
以下、本発明について、図面を参照しながら説明する。
【００１４】
図１に本発明の第１の実施形態を示す。図１において１は第１の容量の第１の電極、２は前記第１の容量の第２の電極、３，４，９は絶縁層、５は半導体基板、６は第２の容量の第１の電極、７は前記第２の容量の第２の電極、８は前記第１、第２の容量の両方の第２の電極面に対して同時に面対向する様に前記第１、第２の容量の両方の第２の電極と前記半導体基板５の間に設けられる第３の電極である。
【００１５】
前記、図１の等価回路を図１１に示す。
【００１６】
図１１において１００は前記第１の容量、１０１は前記第２の容量、１０２は前記第１の容量に寄生素子として付加される前記第１の容量の第２の電極と前記第３の電極間の容量、１０３は前記第２の容量に寄生素子として付加される前記第２の容量の第２の電極と前記第３の電極間の容量、１０５は前記第３の電極と半導体基板間の寄生容量、１０４は前記寄生容量１０５の内部損失抵抗、１０６は前記第３の電極に相当する部分である。
【００１７】
前記、図１に示した構造の本発明第１の実施形態における、容量対を図１２に示すような差動回路に差動信号を入力するための結合容量として使用すると、図１１の前記第１、第２の容量の各第２の電極に相当するポイントｃ点、ｄ点に加わる信号が同振幅、逆位相になり、前記第１、第２の各第２の電極の寄生容量１０２，１０３を通して前記第３の電極１０６に充放電される電荷の和が相殺して零になる。このことにより前記第３の電極１０６の電位はＡＣ接地状態となり、前記図１１における前記第３の電極１０６と半導体基板間に存在する寄生素子１０４，１０５の影響を受けなくなり、半導体基板の影響による損失や容量のＱ値の劣化が無くなり、差動信号としての２つの信号の位相のずれ、振幅の差等の問題が生じなくなり、高精度での高品質な回路設計が可能となる。
【００１８】
図２に本発明の第２の実施形態を示す。
【００１９】
図２において、１は第１の容量の第１の電極、２は第２の容量の第２の電極としても共用される前記第１、第２の容量の共通の第２の電極、３，４は絶縁層、５は半導体基板である。
【００２０】
前記、図２の等価回路を図１３に示す。
【００２１】
図１３において、２０１は第１の容量、２０２は第２の容量、２０３，２０４は前記第１の容量、前記第２の容量の共通の第２の電極と基板間の寄生容量と寄生容量の損失抵抗であり、２０５は前記第１の容量、前記第２の容量の共通の第２の電極に相当する。
【００２２】
前記、図２の構造の本発明第１の実施形態における容量を図１４に示した差動信号間に挿入される容量Ｃのような条件で使用した場合においては、前記、図１３の等価回路図の第２の電極２０５は端子ｅおよびｆから前記第１の容量２０１と第２の容量２０２を通じて充放電される電荷の総和が零になるため、前記第２の電極２０５の電位がＡＣ接地状態となり前記図２の第２の電極２と半導体基板５の間に存在する前記、図１３の等価回路に示される寄生容量２０３と損失抵抗２０４の影響を受けなくなる。
【００２３】
図３に本発明の第３の実施形態を示す。
【００２４】
図３に示した実施形態は前記第１の請求項の実施形態の第３の電極を回路接地に接続するための取り出し配線を設け、前記第３の電極を回路設置に接続したものである。
【００２５】
前記、第１の実施形態において第１の容量、第２の容量に加えられる信号に歪が含まれている場合や振幅が異なる場合、図１１に示す前記第１の実施形態の第３の電極１０６にリップル電圧が発生し、前記図１１における寄生素子１０４，１０５の影響を若干受けるため、前記第３の電極を回路接地に接続して、更に前記第３の電極のシールド効果を強化する構造を有し、前記第３の電極に接続される回路接地に対して、前記第１、第２の容量の各第２の電極から同一インピーダンスになるような構造で前記第３の電極に接地電位を接続することで、前記第１、第２の容量に加えられる２つの信号のバランスを保持する事ができる。
【００２６】
図４に本発明の第４の実施形態を示す。
【００２７】
図４に示した実施形態は前記第２の請求項の実施形態の第２の電極を回路接地に接続するための取り出し配線を設け、前記第２の電極を回路設置に接続したものである。
【００２８】
前記、第２の実施形態において第１の容量、第２の容量に加えられる信号に歪が含まれている場合や振幅が異なる場合、図１４に示す前記第２の実施形態の第２の電極２０５にリップル電圧が発生し、前記図１４における寄生素子２０３，２０４の影響を若干受けるため、前記第２の電極を回路接地に接続する事でこの寄生素子の影響を無くす構造を有し、前記第２の電極に接続される回路接地に対して、前記第１、第２の容量の各第１の電極から同一インピーダンスになるような構造で前記第２の電極に接地電位を接続することで、前記第１、第２の容量に加えられる２つの信号のバランスを保持する事ができる。
【００２９】
また、本発明１〜４の実施形態において、上部電極の上に更に別の電極を設けて、上部方向のシールド効果を得る構造にしてもよい。
【００３０】
また、図２に示した第２の実施形態において、図８に示すように、第１の電極の周辺に第２の電極に接続されたガードを設けてシールド効果を増す構造にしてもよく、同様に第１の実施形態、第３の実施形態、第４の実施形態に対しても同様のガードを設けてもよい。
【００３１】
【発明の効果】
以上のように本発明は、対基板寄生素子の影響を受けないような条件でのＭＩＭ容量を使用することが可能となり、高周波半導体集積回路において、より高い周波数、より精密な設計を可能とし、高周波半導体集積回路の特性を極めて向上させる事を可能とする手段を実現するための技術を提供するものである。
【図面の簡単な説明】
【図１】本発明におけるＭＩＭ容量において第１の実施形態を示す構造図
【図２】本発明におけるＭＩＭ容量において第２の実施形態を示す構造図
【図３】本発明におけるＭＩＭ容量において第３の実施形態を示す構造図
【図４】本発明におけるＭＩＭ容量において第４の実施形態を示す構造図
【図５】従来のＭＩＭ容量の構造図
【図６】従来のシールド方法を示すためのＭＩＭ容量の構造図
【図７】従来のＭＩＭ容量の使用方法を示すための容量構成図
【図８】本発明の実施形態を補足説明するためのＭＩＭ容量の構成図
【図９】従来の構造におけるＭＩＭ容量の等価回路図
【図１０】従来のシールド方法を利用した場合のＭＩＭ容量の等価回路図
【図１１】本発明の第１の実施形態におけるＭＩＭ容量の等価回路図
【図１２】本発明の第１の実施形態の使用例を示す図
【図１３】本発明の第２の実施形態におけるＭＩＭ容量の等価回路図
【図１４】本発明の第２の実施形態の使用例を示す図
【符号の説明】
１，２，６，７，８  金属電極
３，４，９  絶縁層
５  半導体基板
１０  コンタクト
１１  ガード電極
１００，１０１  本発明の第１の実施形態における電極間容量
１０２，１０３  本発明の第１の実施形態における寄生容量
１０４，１０５  本発明の第１の実施形態における寄生素子
１０６  本発明の第１の実施形態における第３の電極
２０１，２０２  本発明の第２の実施形態における電極間容量
２０３，２０４  本発明の第２の実施形態における寄生素子
【図１】
2004158598.tif 000003
【図２】
2004158598.tif 000004
【図３】
2004158598.tif 000005
【図４】
2004158598.tif 000006
【図５】
2004158598.tif 000007
【図６】
2004158598.tif 000008
【図７】
2004158598.tif 000009
【図８】
2004158598.tif 000010
【図９】
2004158598.tif 000011
【図１０】
2004158598.tif 000012
【図１１】
2004158598.tif 000013
【図１２】
2004158598.tif 000014
【図１３】
2004158598.tif 000015
【図１４】
2004158598.tif 000016