(57)【要約】【課題】セラミック積層体を２個以上接着した際に、通常の製造ラインを全く変更することなく、低背化を実現できるとともに、セラミック積層体内の内部回路間の相互干渉や相互誘導を大幅に低減できるセラミック部品を提供する。【解決手段】複数のセラミック層１を積層してなるセラミック積層体１１ａ、１１ｂを２個以上接着したセラミック部品１０において、接着しあうセラミック積層体１１ａ、１１ｂの少なくとも一部は、互いに積層方向が異なることを特徴とする。一方のセラミック積層体１１ｂのセラミック層１間に、シールド導体３が形成されている。【選択図】図１
2004031743.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層を積層してなるセラミック積層体を２個以上接着したセラミック部品において、
互いに接着しあう一方のセラミック積層体のセラミック層の積層方向は、他方のセラミック積層体のセラミック層の積層方向と直交していることを特徴とするセラミック部品。
【請求項２】
前記セラミック積層体の内部に配線パターンが形成されているとともに、互いに接着しあう一方のセラミック積層体内には、接着しあう面と平行なシールド導体が形成されていることを特徴とする請求項１記載のセラミック部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、セラミック部品に関するもので、特にセラミック積層体を２個以上接着したセラミック部品に関するものである。
【０００２】
【従来の技術】
セラミック部品の例として、複合電子部品を用いて説明する。
【０００３】
近年の電子部品の小型多機能化の要求に伴い、図３に示すように、セラミック基板（セラミック積層体）４１ａ、４１ｂを２個以上接着した複合電子部品３０が提案されている。
【０００４】
同図によれば、別々に焼成した複数のセラミック基板４１ａ、４１ｂを接着剤４２により接着することにより、複合電子部品３０を得ることができるため、セラミック層３１ａ、３１ｂ、内部配線層、ビアホール導体等の内部回路３２ａ、３２ｂ、表面配線層３４ａ、３４ｂは、必要に応じて夫々別の材料を用いることができることから、小型多機能化を実現できる。また、個々のセラミック基板４１ａ、４１ｂ毎に特性の測定を行い、良品を選別して接着することができるため、良品率を高めることができる。
【０００５】
また、このようなセラミック基板４１ａ、４１ｂの製造方法は、部品のサイズを小型化するとともに、回路構成部品３５ａ、３５ｂを搭載したり、特性の測定を行う際等に生産効率を向上させるために、複数の基板領域を有するセラミックグリーンシートを複数積層してなる未焼成状態の大型積層体を焼成し、セラミック基板４１ａ、４１ｂを抽出するための大型基板を得ていた。その後、必要に応じて、焼成後の大型基板の各基板領域に回路構成部品３５ａ、３５ｂを搭載し、特性の測定等を行った後、各基板領域毎に分離することによって、複数のセラミック基板４１ａ、４１ｂを得ていた。
【０００６】
【発明が解決しようとする課題】
近年、所要スペースの低減化を図るために、複合電子部品（セラミック部品）３０の低背化が求められてきている。しかしながら、上記複合電子部品３０によれば、厚みの大きい回路構成部品３５ｂを搭載した場合、複合電子部品３０全体としての厚みが大きくなり、低背化の要求に対応できなかった。
【０００７】
また、接着しあうセラミック基板（セラミック積層体）４１ａ、４１ｂ内の内部回路３２ａ−３２ｂ間に、相互干渉や相互誘導が発生するという問題点があった。
【０００８】
本発明は、上述の問題に鑑みて案出されたものであり、その目的は、セラミック積層体を２個以上接着した際に、通常の製造ラインを全く変更することなく、セラミック積層体内の内部回路間の相互干渉や相互誘導を大幅に低減できるセラミック部品を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、複数のセラミック層を積層してなるセラミック積層体を２個以上接着したセラミック部品において、互いに接着しあう一方のセラミック積層体のセラミック層の積層方向は、他方のセラミック積層体のセラミック層の積層方向と直交しているセラミック部品である。
【００１０】
また、前記セラミック積層体の内部に配線パターンが形成されているとともに、隣接しあう一方のセラミック積層体には、接着しあう面と平行なシールド導体が形成されている。
【作用】
本発明によれば、複数のセラミック層を積層してなるセラミック積層体を２個以上接着したセラミック部品において、接着しあうセラミック積層体のセラミック層の積層方向が互いに直交している。
【００１１】
このため、一方のセラミック積層体における回路構成部品搭載面（セラミック層の広がる平面）をセラミック部品における主面にすると、他方のセラミック積層体における回路構成部品搭載面をセラミック部品における側面にすることが容易にできる。すなわち、一方のセラミック積層体における回路構成部品搭載面を広くしたり、他方のセラミック積層体に厚みの大きい回路構成部品を搭載した場合も、セラミック部品全体としての厚みが大きくなることはなく、低背化を実現できる。
【００１２】
ここで、上記セラミック積層体は、大型基板の各基板領域に回路構成部品を夫々搭載した後、各基板領域毎に分離することによって得ることができるため、通常の製造ラインを全く変更する必要がない。
【００１３】
また、互いに接着されたセラミック積層体の内、一方のセラミック積層体のセラミック層の広がり方向は、他方のセラミック積層体と接着する面と略平行であるとともに、セラミック積層体内部に夫々内部回路が形成されているセラミック部品であって、一方のセラミック積層体のセラミック層間に、シールド導体が形成されていることを特徴とする。
【００１４】
このため、接着しあうセラミック積層体内の内部回路間の相互干渉や相互誘導を大幅に低減できる。また、シールド導体の広がり方向は、セラミック層の広がり方向と同じであるため、シールド導体となる導体膜は、内部配線層となる導体膜と同じ方法で形成することができ、通常の製造ラインを全く変更する必要がない。さらに、シールド導体はセラミック部品の表面に露出しているのではなく、内部に配置されているため、セラミック部品をマザーボード等に半田付けにより接合した際に、シールド導体に不必要な半田が接合し、ショートすることを防ぐことができる。
【００１５】
【発明の実施の形態】
以下、本発明のセラミック部品を図面に基づいて説明する。
【００１６】
図１は、本発明のセラミック部品、例えばコンデンサを内蔵したセラミック部品に適用した一実施形態を示す図である。
【００１７】
図において、複合電子部品（セラミック部品）１０は、セラミック積層体１１ａ、１１ｂが接着剤１２により接着されている。
【００１８】
接着剤としては、エポキシ系、シリコーン系、ポリイミド系、フェノール系等の熱硬化型接着剤が用いられる。
【００１９】
セラミック積層体１１ａ、１１ｂは、夫々複数のセラミック層１ａ、１ｂが積層された積層体１１ａ、１１ｂの内部に内部配線層、ビアホール導体等の内部回路２ａ、２ｂが形成されるとともに、積層体１１ａ、１１ｂの表面に表面配線層４ａ、４ｂが形成されている。そして、表面配線層４ａ、４ｂには、他の電子部品や半導体素子等の回路構成部品５ａ、５ｂが搭載されている。また、表面配線層４ａ、４ｂ同士は、ボンディングワイヤ、ケーブル等（図示せず）により電気的に接続されている。
【００２０】
本発明によれば、複合電子部品１０において、接着しあうセラミック積層体１１ａ、１１ｂの少なくとも一部は、互いに積層方向が直交している。例えば、積層方向を３次元座標で言えば、セラミック積層体１１ａのセラミック層１ａの積層方向がＸ方向であれば、他方のセラミック積層体１１ｂのセラミック層１ｂの積層方向は、Ｙ方向またはＺ方向となる。
【００２１】
このため、一方のセラミック積層体１１ａにおける回路構成部品５ａ搭載面を複合電子部品１０における主面にするともに、他方のセラミック積層体１１ｂにおける回路構成部品５ｂ搭載面を複合電子部品１０における側面にすることが容易にできる。すなわち、一方のセラミック積層体１１ａにおける回路構成部品５ａ搭載面を広くしたり、他方のセラミック積層体１１ｂに厚みの大きい回路構成部品５ｂを搭載した場合も、複合電子部品１０全体としての厚みが大きくなることはなく、低背化を実現できる。
【００２２】
ここで、上記セラミック積層体１１ａ、１１ｂは、大型基板の各基板領域に回路構成部品５ａ、５ｂを夫々搭載した後、各基板領域毎に分離することによって得ることができるため、通常の製造ラインを全く変更する必要がない。
【００２３】
また、互いに接着されたセラミック積層体１１ａ、１１ｂの内、一方のセラミック積層体１１ａのセラミック層１ａの広がり方向は、他方のセラミック積層体１１ｂと接着する面と略平行であるとともに、セラミック積層体１１ａ、１１ｂ内部に夫々内部回路２ａ、２ｂが形成されているセラミック部品であって、一方のセラミック積層体１１ａのセラミック層１ａ間に、シールド導体３が形成されていることを特徴とする。
【００２４】
このため、互いに接着されたセラミック積層体１１ａ、１１ｂ間の内部回路２ａ−２ｂ間の相互干渉や相互誘導を大幅に低減できる。また、シールド導体３の広がり方向は、セラミック層１ａ、１ｂの広がり方向と同じであるため、シールド導体３となる導体膜は、内部配線層となる導体膜と同じ方法で形成することができ、通常の製造ラインを全く変更する必要がない。さらに、シールド導体３は複合電子部品１０の表面に露出しているのではなく、内部に配置されているため、複合電子部品１０をマザーボード等に接合した際に、シールド導体３に不必要な半田が接合し、ショートすることを防ぐことができる。
【００２５】
以下、本発明の複合電子部品１０の製造方法について説明する。
【００２６】
まず、セラミック層１ａ、１ｂとなるセラミックグリーンシートを用意する。次に、セラミック層１ａ、１ｂとなるセラミックグリーンシートの各基板領域となる領域に、ビアホール導体となる貫通孔を形成し、スクリーン印刷により、内部配線層となる導体膜、ビアホール導体となる導体等を夫々形成する。また、セラミック層１ｂとなるセラミックグリーンシートの所定の領域に、スクリーン印刷により、シールド導体３となる導体膜を形成する。さらに、最外層に位置するセラミックグリーンシート上に、表面配線層４ａ、４ｂとなる導体膜、各種電極パッドとなる導体膜を夫々形成する。
【００２７】
次に、セラミックグリーンシートを積層、熱圧着、カットを行い、夫々未焼成状態の大型積層体を得る。
【００２８】
次に、この未焼成状態の大型積層体を焼成処理し、夫々大型基板を得る。このとき、大型基板の内部には、夫々内部配線層、ビアホール導体等の内部回路２ａ、２ｂが形成され、また大型基板の表面には、夫々表面配線層４ａ、４ｂが形成されている。さらに、セラミック積層体１１ｂを抽出する大型基板の内部には、シールド導体３が形成されている。
【００２９】
得られた大型基板に、回路構成部品５ａ、５ｂの搭載や特性の測定等を夫々行う。
【００３０】
次に、大型基板の各基板領域を区画する分離線に沿って切断または分割等の分離処理を行う。これにより、大型基板からは、夫々複数のセラミック積層体１１ａ、１１ｂが抽出されることになる。
【００３１】
最後に、得られたセラミック積層体１１ａ、１１ｂを接着剤１２で接着して、複合電子部品１０を得る。なお、基板領域が一列に並んだ大型基板の状態でセラミック積層体１１ａ、１１ｂを接着剤１２で接着した後、分離処理を行い、複合電子部品１０を得るようにしても良い。
【００３２】
なお、本発明は以上の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更・改良を加えることは何ら差し支えない。
【００３３】
例えば、上記実施の形態では本発明を複数のセラミック基板を接着した複合電子部品に適用した例を用いて説明したが、本発明はその他の電子部品に適用しても良く、また半導体部品等のセラミック部品に適用しても良い。
【００３４】
また、複数のセラミック積層体を半田や導電性ペーストにより接合するようにしても良い。
【００３５】
また、一方のセラミック積層体１１ａの厚みと、他方のセラミック積層体１１ｂの長さまたは幅方向の寸法が同じとすることにより、製造過程でセラミック積層体１１ａとなる基板と、セラミック積層体１１ｂとなる基板を接着して、その後、切断分割することができる。
【００３６】
図２は、本発明のセラミック部品１０のさらに他の実施形態を示す図であり、（ａ）は幅方向の断面図、（ｂ）は厚み方向の断面図である。同図では、セラミック積層体１１ａ、１１ｂを３個以上接着している。また、セラミック積層体１１ｂの稜線部分に、精度良く面取りＲを施している。このため、セラミック部品１０をコンベア等で搬送する際に搬送がスムーズに行われる。また、面取り部分に導体層を形成することにより、この部分をマザーボードに半田付けにより実装する際に半田との接触面積が増大し、実装強度が向上する。なお、セラミック基板１ｂの面取りＲは、未焼成の大型積層体の状態で、必要に応じて辺に曲面や段差をつけた略菱形のプレスピン等で厚み方向を打ち抜くと良い。
【００３７】
また、セラミック積層体１１ａ、１１ｂを３個以上接着する場合、互いに接着されたセラミック積層体１１ａ、１１ｂの内、積層方向が同一であるものが含まれていても良い。このことにより、複数のセラミック部品１０をマザーボードに実装する場合、回路構成部品１１ａ、１１ｂが接触しないように調節しやすくなるため、設計の自由度が大きくなる。
【００３８】
【発明の効果】
以上のように、本発明によれば、複数のセラミック層を積層してなるセラミック積層体を２個以上接着したセラミック部品において、互いに接着されたセラミック積層体の少なくとも一部は、互いに積層方向が異なるため、一方のセラミック積層体における回路構成部品搭載面をセラミック部品における主面にするともに、他方のセラミック積層体における回路構成部品搭載面をセラミック部品における側面にすることが容易にできる。すなわち、一方のセラミック積層体における回路構成部品搭載面を広くしたり、他方のセラミック積層体に厚みの大きい回路構成部品を搭載した場合も、セラミック部品全体としての厚みが大きくなることはなく、低背化を実現できる。
【００３９】
ここで、上記セラミック積層体は、大型基板の各基板領域に回路構成部品を夫々搭載した後、各基板領域毎に分離することによって得ることができるため、通常の製造ラインを全く変更する必要がない。
【００４０】
また、互いに接着されたセラミック積層体の内、一方のセラミック積層体のセラミック層の広がり方向は、他方のセラミック積層体と接着する面と略平行であるとともに、セラミック積層体内部に夫々内部回路が形成されているセラミック部品であって、一方のセラミック積層体のセラミック層間に、シールド導体が形成されているため、互いに接着されたセラミック積層体内の内部回路間の相互干渉や相互誘導を大幅に低減できる。また、シールド導体の広がり方向は、セラミック層の広がり方向と同じであるため、シールド導体となる導体膜は、内部配線層となる導体膜と同じ方法で形成することができ、通常の製造ラインを全く変更する必要がない。さらに、シールド導体はセラミック部品の表面に露出しているのではなく、内部に配置されているため、セラミック部品をマザーボード等に半田付けにより接合した際に、シールド導体に不必要な半田が接合し、ショートすることを防ぐことができる。
【図面の簡単な説明】
【図１】本発明のセラミック部品の一実施形態を示す断面図である。
【図２】本発明のセラミック部品のさらに他の実施形態を示す図であり、（ａ）は幅方向の断面図、（ｂ）は厚み方向の断面図である。
【図３】従来のセラミック部品の一実施形態を示す断面図である。
【符号の説明】
１０　　　複合電子部品（セラミック部品）
１１ａ、１１ｂ　セラミック積層体
１２　　　接着剤
１　　　　セラミック層
２　　　　内部回路
３　　　　シールド導体
４　　　　表面配線層
５　　　　回路構成部品
【図１】
2004031743.tif 000003
【図２】
2004031743.tif 000004
【図３】
2004031743.tif 000005