(57)【要約】【課題】クロック信号に基づいて信号を出力する被測定回路の符号誤り率の測定に際して、測定条件の自動調整が可能な符号誤り率測定装置を提供する。【解決手段】パルスパターン発生器１１が出力するテストデータ信号とクロック信号とは、エラー検出器１２からの制御信号に基づいて調整可能である。エラー検出器１２は、測定対象データ信号中に含まれるビットエラーを検出する。符号誤り率測定装置１０は、被測定物１３の符号誤り率測定試験に際して、エラー検出器１２は、ビットエラーの検出結果に基づいた制御信号を出力し、テストデータ信号の振幅及びオフセット電圧、並びに、テストデータ信号とクロック信号との位相関係を自動調整する。【選択図】  図１
2004260270.tif 000002
【特許請求の範囲】
【請求項１】
既知の試験パターンとクロック信号とを被測定回路に供給するパルスパターン発生部と、前記被測定回路が出力する測定対象パターンと前記試験パターンに対応する期待値パターンとを前記クロック信号に基づいて比較し、ビットエラー率を測定するビットエラー率測定部とを有する符号誤り測定装置において、
前記ビットエラー率測定部の検出結果に基づいて、前記試験パターンとクロック信号との位相関係、前記試験パターンのオフセット電圧及び前記試験パターンの振幅の少なくとも１つを調整する調整部を有することを特徴とする符号誤り率測定装置。
【請求項２】
前記調整部は、前記ビットエラー率測定部の検出結果に基づいて、更に、前記期待値パターンの振幅及び前記クロック信号と前記期待値パターンとの位相関係の少なくとも１つを調整する、請求項１に記載の符号誤り率測定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、符号誤り率測定装置に関し、更に詳しくは、被測定回路にテストパターンを供給するパターン発生部と、被測定回路の出力パターンに含まれる符号誤りを検出するエラー検出部とを備える符号誤り測定装置に関する。
【０００２】
【従来の技術】
符号誤り率測定装置（以下、ＢＥＲＴ装置とも呼ぶ）は、測定対象の伝送システムや、デバイス、モジュールなど（以下、被測定回路とも呼ぶ）で発生するディジタルデータの符号誤り率（ビットエラーレート）を測定する。符号誤り率はディジタル信号の品質の評価の指標として用いられ、受信データのうち、符号誤りが発生した数と受信データの総数との比として定義される。例えば、ある伝送システムを介して８ビットのディジタルデータを連続的に受信するとき、そのディジタルデータに１キロバイト当たり一回だけ１ビットの符号誤りが含まれるときには、その伝送システムにおける符号誤り率は、
１／（８×１０２４）＝１．２×１０−４
となる。
【０００３】
図３は、従来の一般的なＢＥＲＴ装置による符号誤り率の測定の一例を示している。パルスパターン発生器２１は、既知のテストデータ信号を被測定回路２３に供給し、クロック信号をエラー検出器２２に供給する。この例では、被測定回路２３は、例えば、入力信号に基づいた信号を単純に生成する組合せ回路として構成される。被測定回路２３は、パルスパターン発生器２１から供給するテストデータ信号に基づいて測定対象データ信号を生成し、生成した測定対象データ信号をエラー検出器２２に入力する。エラー検出器２２は、テストデータ信号と被測定回路２３からの測定対象データ信号とをクロック信号に基づいて定まるタイミングで比較し、測定対象データ信号中に含まれる符号誤り率を測定する。
【０００４】
ここで、被測定回路２３が取り扱う信号のレベル等は、種々の被測定回路によって異なる。このため、パルスパターン発生器２１が出力するテストデータ信号の振幅やオフセット電圧等は、被測定回路に応じて調整可能に構成される。エラー検出器２２は、入力される測定対象データ信号のレベル等に応じて、符号が「１」（Ｈレベル）であるか或いは「０」（Ｌレベル）であるかを判別するための基準電圧が調整可能である。また、測定対象データ信号とパルスパターン発生器２１から入力するクロック信号との位相関係も種々の被測定回路２３によって異なるため、エラー検出器２２においてクロック信号の位相が調整可能である。
【０００５】
上記のように、被測定回路２３の符号誤り率の測定に際して、パルスパターン発生器２１では、測定対象の被測定回路２３が取り扱う信号レベルに応じて、テストデータ信号の振幅やオフセット電圧が設定される。エラー検出器２２は、測定対象データ信号中に含まれる符号の判別に用いる基準電圧や、測定対象データ信号とクロック信号との位相関係を変更しつつ、測定対象データ信号の符号誤りを検出する。エラー検出器２２では、検出する符号誤りが最小となるように、基準電圧や位相関係が自動調整される。ＢＥＲＴ装置２０は、エラー検出器２２の自動調整が終了した後に、調整した基準電圧や位相関係を用いて、被測定回路２３の符号誤りの測定を開始する。
【０００６】
図４は、従来の一般的なＢＥＲＴ装置による符号誤り率測定の別の例を示している。この例では、被測定回路２３は、クロック信号に基づいて測定対象データ信号を出力するフリップフロップ回路（ラッチ回路）である。パルスパターン発生回路２１は、被測定回路２３及びエラー検出器２２の双方にクロック信号を供給する。被測定回路２３は、被測定回路２３に入力されるテストデータ信号及びクロック信号に基づいて測定対象データ信号を生成し、その測定対象データ信号をエラー検出器２３に供給する。エラー検出器２２は、テストデータ信号に対応する期待値パターンと被測定回路２３からの測定対象データ信号とを、エラー検出器２２に入力されるクロック信号に基づいて定まるタイミングで比較して、測定対象データ信号中に含まれる符号誤りを検出する。
【０００７】
図４の例では、前述した図３の例と同様な調整に加えて、被測定回路２３に入力するテストデータ信号とクロック信号との位相関係を適切に調整する必要がある。テストデータ信号とクロック信号との位相関係の調整は、例えば、オシロスコープを用いて被測定回路２３が出力する測定対象データ信号の波形を観測しつつ、被測定回路２３に入力するクロック信号の位相を手動で変化させて行なう。パルスパターン発生器２１から被測定回路２３に供給するテストデータ信号及びクロック信号の調整の後に、エラー検出器２２での基準電圧及び測定対象データ信号とエラー検出器２２に入力するクロック信号との位相関係の調整を自動調整により行なう。
【０００８】
【特許文献１】
特開平５−７１３５（段落００２３、００２４）
【０００９】
特許文献１には、エラー検出器内部に設けられているクロックに対する位相可変器を、エラー率が最小となるように自動的に設定する構成が開示されている。
【００１０】
しかし、特許文献１では、本発明のように、データ信号とクロック信号について最適な位相関係を実現することは示唆していない。
【００１１】
【発明が解決しようとする課題】
図３の例のように、被測定回路２３が組合せ回路として構成されている場合には、エラー検出器２２が、エラー検出器２２での基準電圧や測定対象データ信号とクロック信号との位相関係を符号誤りが最小となるように自動調整することにより、精度のよい測定を行なうことができる。
【００１２】
図４の例のように被測定回路２３がクロック制御論理回路（順序回路）として構成されている場合には、被測定回路２３に入力するテストデータ信号とクロック信号との位相関係の調整は、オシロスコープを用いた波形観測等によって手動で行なうのが一般的であるが、パルスパターン発生器２１とエラー検出器２２とが分離されているため、符号誤り率が最小となるように自動調整することができなかった。
【００１３】
図４の例では、エラー検出器２２に入力する測定対象データ信号の位相が、被測定回路２３に入力するクロック信号の位相に基づいて変化する。このため、被測定回路２３に入力するクロック信号の位相及びエラー検出器２２に入力する測定対象データ信号とクロック信号との位相関係の双方を、適切に設定する必要がある。
【００１４】
しかし、従来のＢＥＲＴ装置２０では、被測定回路２３に入力するクロック信号の位相の調整が適切であるか否かは調整者の主観的判断に基づいて判断されるため、符号誤り率の測定結果が調整者によってばらつくという問題があった。
【００１５】
また、図４の例では、被測定回路２３に入力するクロック信号の位相の調整とエラー検出器２２での測定対象データ信号とクロック信号との位相関係の調整とを独立して行なうため、被測定回路２３に入力するクロック信号の位相を変化させたときには、エラー検出器２での測定対象データ信号とクロック信号との間の位相関係を再調整しなければならない。
【００１６】
更に、被測定回路２３に入力するクロック信号の位相の調整が適切であるか否かを検証するためには、クロック信号の位相を変化させる毎にエラー検出器２２での測定対象データ信号とクロック信号との位相関係の自動調整を行ない、そのときの符号誤り率を測定してそれらを相互に比較する作業が必要となる。このため、測定の点数が増えるに従って、調整に時間がかかるという問題もあった。
【００１７】
本発明は、上記問題を解消し、被測定回路がクロック制御論理回路として構成される場合についても、被測定回路の符号誤り率の測定に際して、パルスパターン発生器が出力する信号の電圧レベルや位相を含む測定条件の自動調整が可能な符号誤り率測定装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明の符号誤り率測定装置は、既知の試験パターンとクロック信号とを被測定回路に供給するパルスパターン発生部と、前記被測定回路が出力する測定対象パターンと前記試験パターンに対応する期待値パターンとを前記クロック信号に基づいて比較し、ビットエラー率を測定するビットエラー率測定部とを有する符号誤り測定装置において、前記ビットエラー率測定部の検出結果に基づいて、前記試験パターンとクロック信号との位相関係、前記試験パターンのオフセット電圧及び前記試験パターンの振幅の少なくとも１つを調整する調整部を有することを特徴とする。
【００１９】
本発明の符号誤り率測定装置では、パルスパターン発生部が出力する試験パターンとクロック信号との位相関係、試験パターンのオフセット電圧及び試験パターンの振幅の少なくとも１つが、ビットエラー測定部で測定されるビットエラー率に基づいて調整可能に構成されるため、それらの調整が容易に行なえる。
【００２０】
従来の符号誤り率測定装置では、パルスパターン発生部とビットエラー率測定部とが個別に制御されているため、被測定回路の符号誤り率測定に際して、パルスパターン発生部は、出力する試験パターンのオフセット電圧又は振幅や試験パターンとクロック信号との間の位相関係の各パラメータをビットエラー測定部で測定するビットエラー率に基づいて調整することができなかった。
【００２１】
本発明では、例えばパルスパターン発生部の各パラメータをビットエラー検出部から制御信号に基づいて調整可能に構成し、パルスパターン発生部の各パラメータをビットエラー測定部で測定されたビットエラー率に基づいて調整することで、ビットエラー率を最小とする値に設定することができる。
【００２２】
このため、被測定回路の符号誤り率測定試験の精度が向上する。なお、本発明の符号誤り率は、被測定回路として、単純な回路のみでなく、システムや、モジュール、装置として構成される複雑な回路を含むものについても測定対象とする。
【００２３】
本発明の符号誤り率測定装置では、前記調整部は、前記ビットエラー率測定部の検出結果に基づいて、更に、前記期待値パターンの振幅、及び、前記クロック信号と前記期待値パターンとの位相関係の少なくとも１つを調整することが好ましい。
【００２４】
この場合、パルスパターン発生部の各パラメータに加えて、ビットエラー測定部での各パラメータをビットエラー率測定結果に基づいて調整することで、更に符号誤り率測定装置の調整が容易となる。
【００２５】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態例に基づいて、本発明を更に詳細に説明する。図１は、本発明の一実施形態例のＢＥＲＴ装置の構成を示している。このＢＥＲＴ装置１０は、パルスパターン発生器１１と、エラー検出器１２とを備える。パルスパターン発生器１１は、疑似乱数系列や任意のパターンで構成される既知の試験パターンを生成し、その試験パターンを含むテストデータ信号と、そのテストデータ信号に対応する周期のクロック信号とを、被測定回路１３に供給する。
【００２６】
被測定回路１３は、クロック信号に基づいて、入力データ信号から出力データ信号を生成するクロック論理回路であり、例えば、クロック信号の立ち上がり、又は、立ち下がりでデータを保持するフリップフロップ回路（ラッチ回路）として構成される。エラー検出器１２は、被測定回路１３で生成された測定対象データ信号と、電力分配器（クロック信号分配器）１５によって分配されたクロック信号とを入力する。エラー検出器１２は、被測定回路１３に入力されたテスト信号と被測定回路１３からの測定対象データ信号とを比較することで、測定対象データ信号中に含まれる符号誤りを検出する。
【００２７】
パルスターン発生器１１は、種々の測定物１３の入力レベルに対応するために、エラー検出器１２が供給する制御信号に基づいて出力するテストデータ信号のオフセット電圧を所定範囲内で調整する機能と、出力するクロック信号の遅延量を調整してテストデータ信号とクロック信号との位相関係を調整する機能とを有する。エラー検出器１２は、測定対象データ信号の信号レベル等に応じて、符号が「１」（例えばＨレベル）であるか、或いは、「０」（例えばＬレベル）であるかを判別するための基準電圧を調整する機能と、入力したクロック信号の遅延量を調整して、測定対象データ信号とクロック信号との位相関係を調整する機能とを有する。電力分配器１５は、パルスパターン発生器１１から被測定回路１３に供給するクロック信号を、エラー検出器１２に対応する電圧値に変換して分配する機能を有する。
【００２８】
ＢＥＲＴ装置１０では、例えば、Ｖ１をテストデータ信号のオフセット電圧、Ｖ２をエラー検出器１２での基準電圧、Ｐ１を被測定回路１３に入力するクロック信号の位相調整量、Ｐ２をエラー検出器１２でのクロック信号の位相調整量として、パラメータＶ１、Ｐ１、Ｖ２、Ｐ２によって定まる測定条件が、被測定回路１３の符号誤り率の測定に際して、自動調整される。エラー検出器１２は、被測定回路１３の符号誤り率の測定に際して、エラー検出器１２での基準電圧Ｖ２や、クロック信号の位相調整量Ｐ２を制御すると共に、パルスパターン発生器１１に制御信号を送信し、パルスパターン発生器１１が出力するテストデータ信号のオフセット電圧Ｖ１や、被測定回路１３に入力するクロック信号の位相調整量Ｐ１を制御する。
【００２９】
図２は、測定条件の自動調整の動作フローの一例を示している。ＢＥＲＴ装置１０では、初期設定として、測定条件の各パラメータと、自動調整処理で使用される変数とが初期値に設定され、各パラメータの分解能が任意の値に設定される（ステップＳ１）。各パラメータの初期値として、テストデータ信号のオフセット電圧Ｖ１は被測定回路１３の推奨入力電圧範囲の最小値に、エラー検出器１２での基準電圧Ｖ２は最小値に、位相調整量Ｐ１及びＰ２はそれぞれ遅延量０に設定される。変数ＥｒｒｏｒＭｉｎは、現在のパラメータの組み合わせで検出される符号誤りの発生数Ｅｒｒｏｒの最小値を記憶し、その初期値として、符号誤りの発生数の最大値に設定される。
【００３０】
オフセット電圧Ｖ１は、被測定回路１３の推奨入力電圧範囲を超えないように、その上限値が設定され、基準電圧Ｖ２は、エラー検出器１２での基準電圧の最大値を超えないように、その上限値が設定される。位相調整量Ｐ１及びＰ２は、それぞれ、その上限値が、パルスパターン発生器が出力するクロック信号の１周期分に設定される。分解能Ｖ１Ｓｔｅｐ、Ｖ２Ｓｔｅｐはそれぞれ、オフセット電圧Ｖ１及び基準電圧Ｖ２の初期値から上限値までの分解能を定め、試験の精度に応じて任意の値に設定される。分解能Ｐ１Ｓｔｅｐ、Ｐ２Ｓｔｅｐはそれぞれ、位相調整量Ｐ１及びＰ２の初期値から上限値までの分解能であり、試験の精度に応じて任意の値に設定される。
【００３１】
初期設定が終了すると、パルスパターン発生器１１は、初期値に設定されたオフセット電圧Ｖ１、位相調整量Ｐ１でテストデータ信号を出力し、エラー検出器１２は、初期値に設定された基準電圧Ｖ２、位相調整量Ｐ２を使用して、被測定回路１３が出力する測定対象データ信号中に含まれる符号誤りを検出し、検出した符号誤りの発生数Ｅｒｒｏｒがカウントされる（ステップＳ２）。カウントされた符号誤り発生数Ｅｒｒｏｒは、これまでの符号誤り発生数の最小値ＥｒｒｏｒＭｉｎと比較される（ステップＳ３）。ここで、１回目のループでは、変数ＥｒｒｏｒＭｉｎの初期値が符号誤り発生数の最大値に設定されているため、カウントされた符号誤り発生数Ｅｒｒｏｒの方が、変数ＥｒｒｏｒＭｉｎよりも小さくなる。
【００３２】
ステップＳ３での比較の結果、変数ＥｒｒｏｒＭｉｎより、カウントされた符号誤り発生数Ｅｒｒｏｒの方が小さいと判断されると、そのときの測定条件の各パラメータを保存するための処理に移行する。各パラメータを保存するための処理では、オフセット電圧Ｖ１の値を変数Ｖ１ＥｒｒｏｒＭｉｎに代入し、基準電圧Ｖ２の値を変数Ｖ２ＥｒｒｏｒＭｉｎに代入し、被測定回路１３に入力するクロック信号の位相調整量Ｐ１の値を変数Ｐ１ＥｒｒｏｒＭｉｎに代入し、エラー検出器１２でのクロック信号の位相調整量Ｐ２の値を変数Ｐ２ＥｒｒｏｒＭｉｎに代入し、変数ＥｒｒｏｒＭｉｎに符号誤り発生数Ｅｒｒｏｒを代入する（ステップＳ４）。
【００３３】
ステップＳ４でのパラメータの保存処理が終了するか、或いは、ステップＳ３で変数ＥｒｒｏｒＭｉｎより、カウントされた符号誤り発生数Ｅｒｒｏｒの方が大きいと判断されると、エラー検出器１２でのクロック信号の位相調整量Ｐ２を、分解能Ｐ２Ｓｔｅｐで定義される遅延量だけ増加させる（ステップＳ５）。そして、位相調整量Ｐ２が、その上限値を超えたか、つまり、エラー検出器１２に入力するクロック信号の１周期分を超えたか否かが判断される（ステップＳ６）。ステップＳ６で、位相調整量Ｐ２がクロック信号の１周期分を超えないと判断されると、ステップＳ２へ戻り、位相調整量Ｐ２が変化した測定条件を使用して、符号誤り発生数Ｅｒｒｏｒのカウントを繰り返し行なう。ステップＳ６で、位相調整量Ｐ２が上限値を超えたと判断されると、位相調整量Ｐ２は、再度その初期値に設定される（ステップＳ７）。
【００３４】
上記と同様に、テストデータ信号のオフセット電圧Ｖ１、エラー検出器１２での基準電圧Ｖ２、被測定回路１３に入力するクロック信号の位相調整量Ｐ１についても、それぞれ分解能Ｖ１Ｓｔｅｐ、Ｖ２ｓｔｅｐ、Ｐ１ｓｔｅｐだけ値を増加させ（ステップＳ８、Ｓ１１、Ｓ１４）、各パラメータがそれぞれの上限値を超えたか否かを判断し（ステップＳ９、Ｓ１２、Ｓ１５）、上限値を超えないときには、ステップＳ２へ戻り、テスト条件のパラメータを変化させて、符号誤り発生数Ｅｒｒｏｒのカウントを繰り返し行なって、ステップＳ４で符号誤り発生数Ｅｒｒｏｒが最小となるときの各パラメータを保存する。
【００３５】
ステップＳ９で基準電圧Ｖ２が上限値を超えたと判断されると、基準電圧Ｖ２は再度その初期値に設定され、ステップＳ１２で、位相調整量Ｐ１が上限値を超えたと判断されると、位相調整量Ｐ１は再度その初期値に設定される。ステップＳ２からステップＳ１５までを繰り返し行なうことで、ステップＳ２では、パラメータのとり得る値の全ての組み合わせについて、符号誤りの発生数Ｅｒｒｏｒがカウントされ、ステップＳ４では、符号誤り発生数Ｅｒｒｏｒが最も少なくなる各パラメータが、Ｖ１ＥｒｒｏｒＭｉｎ、Ｖ２ＥｒｒｏｒＭｉｎ、Ｐ１ＥｒｒｏｒＭｉｎ、Ｐ２ＥｒｒｏｒＭｉｎにそれぞれ代入されることになる。
【００３６】
ステップＳ１５でパラメータＶ１が上限値を超え、パラメータの全ての組み合わせでのＥｒｒｏｒのカウントが終了すると、各測定条件でカウントされた符号誤り発生数Ｅｒｒｏｒの値が、一定となっていたか否かを判断する（ステップＳ１６）。符号誤り発生数Ｅｒｒｏｒが一定の値であるときには、符号誤りを最小とする測定条件がないことになるため、エラーを表示して（ステップＳ１７）、自動調整処理を終了する。ステップＳ１６で、符号誤り発生数Ｅｒｒｏｒが一定の値となっていなかったと判断されると、測定条件の各パラメータＶ１、Ｖ２、Ｐ１、Ｐ２をそれぞれ、ステップＳ４で保存した値Ｖ１ＥｒｒｏｒＭｉｎ、Ｖ２ＥｒｒｏｒＭｉｎ、Ｐ１ＥｒｒｏｒＭｉｎ、Ｐ２ＥｒｒｏｒＭｉｎに設定し（ステップＳ１５）、自動調整を終了する。ＢＥＲＴ装置１０は、自動調整で得られた測定条件を使用して、被測定回路１３の符号誤り率測定を開始する。
【００３７】
本実施形態例によれば、パルスパターン発生器１１が出力するテストデータ信号のオフセット電圧及び被測定回路１３に入力するクロック信号の位相を、符号誤りを検出するエラー検出器１２からの制御信号に基づいて調整することができる。エラー検出器１２は、被測定回路１３の符号誤り率の測定に際して、基準電圧及びクロック信号と被測定回路１３からの測定対象データ信号との位相関係に加えて、パルスパターン発生器１１が出力するテストデータ信号のオフセット電圧及び被測定回路１３に入力するクロック信号の位相を調整することができるため、エラー検出器１２が検出する符号誤りの発生数が最小となるように測定条件を自動調整することができる。
【００３８】
従来のＢＥＲＴ装置２０では、被測定回路２３に入力するテストデータ信号の振幅及びオフセット電圧の調整やクロック信号の位相の調整が手動で行なわれていたため、その調整が測定者によってばらつくことがあり、また、その調整量を適切に設定するために要する時間が長いといった問題があった。本実施形態例では、パルスパターン発生器１１が出力する信号の電圧レベルや位相及びエラー検出器１２での基準電圧や位相関係を含む測定条件が、検出される符号誤り率が最小となるように自動調整されるため、測定者によってばらつかず、また、手動で調整する従来に比して、適切な測定条件を求めるのに要する時間を短縮することができる。
【００３９】
ＢＥＲＴ装置１０では、パルスパターン発生器１１から出力されるクロック信号は電力分配器１５によって分配され、被測定回路１３とエラー検出器１２との双方に供給する。つまり、被測定回路１３に入力するクロック信号の位相とエラー検出器１２に入力するクロック信号の位相とは、同じ位相になる。被測定回路１３で生成される測定対象データ信号は、クロック信号に基づいた信号であるため、被測定回路１３に入力するクロック信号の位相を変更した場合であっても、エラー検出器１２に入力するクロック信号と測定対象データ信号との位相関係は変化しない。この場合、エラー検出器での測定対象データ信号とクロック信号との位相関係の再調整が不要となる。
【００４０】
なお、図２で示した調整手順は一例であり、測定条件は、その他の調整手順により求めることもできる。例えば、それぞれのパラメータについて、他のパラメータを固定して符号誤り率が最小となるパラメータの値を求め、それらを組み合わせて求めてもよい。図２では、測定条件のパラメータとして、テストデータ信号のオフセット電圧Ｖ１、エラー検出器１２での基準電圧Ｖ２、被測定回路１３に入力するクロック信号の位相調整量Ｐ１、及び、エラー検出器１２でのクロック信号の位相調整量Ｐ２を例に挙げて説明したが、測定条件のパラメータは、それらの組み合わせ以外で構成されていてもよく、例えば、テストデータ信号の振幅がパラメータに含まれていてもよい。
【００４１】
上記実施形態例では、パルスパターン発生器１１が出力する信号のパラメータがエラー検出器１２からの制御信号に基づいて変化する例を示したが、パルスパターン発生器１１にエラー検出器での符号誤りの測定結果を送信し、パルスパターン発生器１１は、その測定結果に基づいて、パラメータの値を決定するようにしてもよい。また、上記実施形態例では、被測定回路１３がフリップフロップ回路として構成される例について説明したが、被測定回路１３は、クロック信号に基づいて入力信号を再生・識別するフリップフロップ以外の回路や、システム、モジュールとして構成されていてもよく、例えば多重回路や分離回路のような回路として構成されていてもよい。
【００４２】
ＢＥＲＴ装置１０は、クロック制御論理回路に限られず、組合せ回路のような、クロック信号に基づいて動作しない回路として構成される被測定回路１３についても、従来技術で説明した図３の例と同様にして、符号誤り率を測定することができる。この場合には、図５のフローチャートにおいて、Ｐ１の値を固定して、自動調整を実行すればよい。
【００４３】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の符号誤り率測定装置は、上記実施形態例にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した符号誤り率測定装置も、本発明の範囲に含まれる。
【００４４】
【発明の効果】
以上説明したように、本発明の符号誤り率測定装置では、試験パターンとクロック信号との位相関係、試験パターンのオフセット電圧、及び、試験パターンの振幅の少なくとも１つが、ビットエラー率測定部でのビットエラーの検出結果に基づいて調整されるため、符号誤り率の測定に際して、クロック信号に基づいて信号を出力する被測定回路についても、それらの調整を自動で行なうことができる。調整が自動で行なわれることで、測定者の違いによる誤差がなくなるため、測定精度が向上し、符号誤り率の測定に要する時間も短縮される。
【図面の簡単な説明】
【図１】本発明の一実施形態例の符号誤り率測定装置よる符号誤り率の測定の一例を示すブロック図。
【図２】図１の符号誤り率測定装置における測定条件の自動調整の手順を示すフローチャート。
【図３】従来の符号誤り率測定装置による符号誤り率の測定の一例を示すブロック図。
【図４】従来の符号誤り率測定装置による符号誤り率の測定の別の例を示すブロック図。
【符号の説明】
１０：符号誤り率測定装置
１１：パルスパターン発生器
１２：エラー検出器
１３：被測定回路
１５：電力分配器
【図１】
2004260270.tif 000003
【図２】
2004260270.tif 000004
【図３】
2004260270.tif 000005
【図４】
2004260270.tif 000006