(57)【要約】【課題】微細化が可能で動作特性の良好な半導体装置を提供する。【解決手段】本発明の半導体装置は、高耐圧トランジスタを形成すべき領域にはバーズビーク長が大きくなるようにし、耐圧を必要としない領域はバーズビークＢ２の長さを小さくするようにし、同一基板上にバーズビーク長Ｂ１、Ｂ２の異なるフィールド酸化膜を含むことにより、信頼性を維持しつつ、微細化を図ることが可能となる。【選択図】図２
2004031431.tif 000002
【特許請求の範囲】
【請求項１】
同一基板上にバーズビーク長の異なるフィールド酸化膜を含むことを特徴とする半導体装置。
【請求項２】
前記フィールド酸化膜は、これに隣接して形成される素子が必要とする耐圧に対応したバーズビーク長を持つように形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記フィールド酸化膜下に、追加拡散領域を含むことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記フィールド酸化膜下に、追加拡散領域を含むフィールド酸化膜と、含まないフィールド酸化膜とが混在していることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
オフセットドレイン型トランジスタ領域と通常のトランジスタ領域とが混在する半導体装置において、
オフセットドレイン型トランジスタのオフセットドレイン端と、バーズビーク端が一致するように、フィールド酸化膜のバーズビーク長を変化させるようにしたことを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】
半導体基板表面にバッファ酸化膜を形成する工程と、
前記バッファ酸化膜上に酸化抑制膜を形成する工程と、
前記酸化抑制膜に複数の開口部を形成し、酸化雰囲気中で加熱することにより、前記開口部から酸化を行い、フィールド酸化膜を形成する工程とを含み、
同一基板内にバーズビーク長の異なるフィールド酸化膜を形成するように、前記開口部内に露呈するバッファ酸化膜およびまたは前記開口部周縁の酸化抑制膜の膜厚が領域によって異なるようにしたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特にフィールド酸化膜のバーズビークに関する。
【０００２】
【従来の技術】
半導体装置の高集積化・高密度化に伴い、半導体素子の微細化が進められている。このような半導体装置においては、素子分離技術としてＬＯＣＯＳ（Ｌｏｃａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）が広く用いられている。素子分離のなされた半導体装置は、素子形成領域を分離するために素子分離用の厚い酸化膜を形成してなる素子分離領域（以下フィールド酸化膜領域）と、このフィールド酸化膜で囲まれ、素子形成を行う領域であって薄い酸化膜を形成してなる領域（アクティブ領域）とに分けられる。
【０００３】
これらの領域の境界には、ＬＯＣＯＳバーズビークという、薄い酸化膜から厚い酸化膜へと酸化膜厚が遷移する領域がある。ＬＯＣＯＳバーズビークの長さはその製造条件によって変化する。従って通常は、素子形成に先立ち素子分離のためにフィールド酸化膜が形成されるが、図５および図６にその製造工程図を示すように、フィールド酸化膜を形成する領域に開口を持つようにバッファ酸化膜を介して窒化シリコン膜を形成し、この窒化シリコン膜をマスクとして選択酸化を行うという方法がとられる。
【０００４】
すなわち、まず、図５（ａ）に示すように、ｐ型シリコン基板表面にｐウェル１０等を形成し、このｐウェル表面に、バッファ絶縁膜としての酸化シリコン膜２１を熱酸化法により形成する。この後、ＣＶＤ法により窒化シリコン膜２３を形成する。そしてこの後、レジストＲを塗布し、フォトリソグラフィによりパターニングする。
そして図５（ｂ）に示すように、このレジストパターンＲをマスクとして、窒化シリコン膜２３のフィールド酸化膜を形成すべき領域に開口部を形成する。
この後図５（ｃ）に示すように、このレジストパターンＲを除去し、この開口部にボロンイオンを注入し、後図５（ｄ）に示すように、追加拡散によりｐ型領域２０を形成する。
【０００５】
そして、図６（ａ）に示すように、酸素雰囲気中で、１０００℃程度に加熱し、開口部を選択的に酸化し、フィールド酸化膜１１を形成する。このとき、追加拡散により形成したｐ型領域２０も深さ方向のみならず水平方向にも伸びる。
【０００６】
この後、図６（ｂ）に示すように、窒化シリコン膜２３を除去し、このようにして分割されたアクティブ領域内に、必要に応じて、ゲート酸化膜を形成するとともに、ゲート電極を形成し、このゲート電極をマスクとしてソース・ドレイン領域などを形成し半導体素子を形成する。
【０００７】
このようにして、同一処理工程でフィールド酸化膜の形成がなされるため、このバッファ酸化膜の膜厚および窒化シリコンの膜厚などの、製造条件が決まると、一枚のウェハ内ではどの場所でも一定の長さのバーズビークが形成されることになる。
【０００８】
通常のデバイスでは、微細化に際し、フィールド酸化膜領域は小さいほうがよく、またアクティブ領域をできるだけ大きくとるためには、素子分離領域は小さい方がよい。
【０００９】
例えば、ＣＭＯＳデバイスの場合、図７に示すように、ｐ型シリコン基板１に形成されたｐウェル１０内に、素子分離領域としてフィールド酸化膜１１を形成し、このフィールド酸化膜１１で囲まれた領域にＭＯＳＦＥＴ等のトランジスタ（半導体素子）が形成される。このトランジスタは、基板表面にゲート酸化膜１２を介して形成された多結晶シリコン膜などのゲート電極１３と、ｎ型不純物領域からなるソース・ドレイン領域１４、１５とで構成されている。
【００１０】
この場合、ソース・ドレイン領域１４、１５は層間絶縁膜１６としてのＣＶＤ酸化膜に形成されたコンタクトを介してアルミニウム配線１７、１８に接続されている。ところでこの構造では、ＬＯＣＯＳ工程における酸化処理のための長時間の熱処理において、基板内の不純物がフィールド酸化膜１１中に拡散するため、通常フィールド酸化膜１１下は、不純物濃度の低下を招き易い。このためＬＯＣＯＳ工程において低下する不純物を補い、素子分離性を高めるべく、窒化シリコン膜をマスクとしてボロンを追加拡散し、ｐ型領域２０を形成することが多い。
【００１１】
しかしながら、高電圧を印加して用いられるトランジスタ（以下高耐圧トランジスタ）の場合、ドレイン領域１５とｐウェル１０との間には、高電圧が印加される。このためアクティブ領域のドレインとフィールド酸化膜１１下の領域のｐｎ接合は、この電圧より高い逆方向耐圧をもつようにしなければならない。例えば３０Ｖを印加する場合は、ｐｎ接合の逆方向耐圧も３０Ｖ以上でなければならない。
【００１２】
ドレイン領域のｎ型不純物の濃度は１Ｅ１９以上の高濃度であり、フィールド酸化膜下のシリコンの不純物濃度はドレイン領域とは反対導電型であるｐ型領域２０を構成している。逆方向耐圧を高くするためにはこのフィールド酸化膜下の不純物濃度は薄い方が良いが、薄すぎると素子間の電気的な分離ができなくなったり、素子間隔を非常に長くしなければならないため、あまり薄くすることはできない。
【００１３】
ところで前述したように、このｐ型領域２０はフィールド酸化膜形成時のマスクである窒化シリコン膜をマスクとしてイオン注入することによって形成されるため、バーズビークが大きいとｐ型領域２０の横方向の拡散長も大きくなり、ドレイン領域１５との接合部近傍ではｐ型領域２０の濃度は薄くなっている。このため、図７にＡ−Ｂで示すように、ドレイン領域１５とｐ型領域２０との間に形成されるｐｎ接合ではｐ型領域２０の不純物濃度は薄くなっており、逆方向耐圧は高くなり、素子間分離可能なようになっている。Ａ−Ｂ間の砒素イオン濃度と、ボロンイオン濃度とをそれぞれ曲線Ａおよび曲線Ｌとして図８に示す。この曲線Ａと曲線Ｌとの交差点がｐｎ接合の形成場所である。ここでボロンイオン濃度が低いときすなわちバーズビーク長が長い時のボロン濃度曲線を曲線Ｌで示す。
また、バーズビーク長が短く、ボロンイオン濃度が急峻に変化しているときのボロン濃度曲線を曲線Ｓで示す。この結果から明らかなように、バーズビーク長を長くすることにより、逆方向耐圧が高くなることがわかる。
【００１４】
このようにバーズビークを長くすることは、追加拡散領域（ｐ型領域２０）を、ドレイン領域端から離間させることができ、ｐｎ接合部での不純物濃度を低くすることができるため、逆方向耐圧を高くすることができるという効果がある。
このように、バーズビークを長くすることにより、高耐圧化をはかることができる。しかしながらこの反面、素子の微細化を阻むことになる。
【００１５】
このように、高耐圧トランジスタと、特に耐圧を必要としない通常のトランジスタとを含む半導体装置を効率よく微細化するのは極めて困難であった。
本発明は前記実情に鑑みてなされたもので、微細化が可能で動作特性の良好な半導体装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の半導体装置は、同一基板上にバーズビーク長の異なるフィールド酸化膜を含むことを特徴とする。
かかる構成によれば、高耐圧トランジスタを形成すべき領域にはバーズビーク長が大きくなるようにし、耐圧を必要としない領域はバーズビーク長を小さくするようにしているため、信頼性を維持しつつ、微細化を図ることが可能となる。
【００１７】
望ましくは、このフィールド酸化膜は、これに隣接して形成される素子の必要とする耐圧に対応したバーズビーク長を持つように形成すれば、領域の無駄がなくなり、信頼性の向上を図ることが可能となる。
【００１８】
さらにまた、フィールド酸化膜下に、追加拡散領域を含むことを特徴とする。この場合、例えばアクティブ領域にトランジスタを形成する場合、トランジスタのソース・ドレイン領域とのｐｎ接合部における追加拡散領域の濃度が耐圧を大きく左右することになるが、高耐圧トランジスタを形成する領域にはバーズビーク長を長くするようにし、必要とする耐圧に応じてバーズビーク長を変化させることにより、より効率よく信頼性の高い半導体装置を形成することが可能となる。
【００１９】
またフィールド酸化膜下に、追加拡散領域を含むフィールド酸化膜と、含まないフィールド酸化膜とが混在している場合、ｐｎ接合における追加拡散領域（ｐ層）の濃度が耐圧を大きく左右することになるが、高耐圧トランジスタを形成する領域にはバーズビーク長を長くするようにし、必要とする耐圧に応じてバーズビーク長を変化させることにより、より効率よく信頼性の高い半導体装置を形成することが可能となる。
【００２０】
さらにまた、オフセットドレイン型トランジスタ領域と通常のトランジスタ領域とが混在する半導体装置において、オフセットドレイン端とバーズビーク端が一致するようにフィールド酸化膜のバーズビーク長を変化させるようにしたことを特徴とする。
オフセットドレイン型トランジスタの場合、図４（ａ）に示すように、バーズビークが長すぎると、トランジスタのオン電流が流れなくなる。また、図４（ｂ）に示すように、バーズビークが短すぎると、ホットキャリア耐性寿命が短くなってしまうという問題がある。
【００２１】
バッファ酸化膜が厚いと、このバッファ酸化膜を介して酸化が進行することになり、酸化抑制膜の開口部から外方の酸化領域の広がりはなだらかに大きくなる。従ってバッファ酸化膜が厚いほどバーズビーク長は長くなる。
さらにまた、酸化抑制膜の膜厚がある程度よりも薄いと、酸素は入り込みやすく、外方の酸化領域の広がりはなだらかに大きくなる。
従って、バッファ酸化膜や窒化シリコン膜等の酸化抑制膜の膜厚を適切な値に設定し、形成する半導体素子の要求に応じてバーズビーク長を変化させるようにすれば、信頼性の高い半導体装置を得ることが可能となる。
【００２２】
本発明の方法では、半導体基板表面にバッファ酸化膜を形成する工程と、前記バッファ酸化膜上に酸化抑制膜を形成する工程と、前記酸化抑制膜に複数の開口部を形成し、酸化雰囲気中で加熱することにより、前記開口部から酸化を行い、フィールド酸化膜を形成する工程とを含み、同一基板内にバーズビーク長の異なるフィールド酸化膜を形成するように、前記開口部内に露呈するバッファ酸化膜およびまたは前記開口部周縁の酸化抑制膜の膜厚が領域によって異なるようにしたことを特徴とする。
かかる方法によれば、開口部内に露呈するバッファ酸化膜およびまたは開口部周縁の酸化抑制膜の膜厚を調整するのみで、所望のバーズビーク長をもつ半導体装置を提供することが可能となる。
【００２３】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しつ説明する。
（第１の実施の形態）
【００２４】
本実施形態の高耐圧ＭＯＳトランジスタを含む半導体装置の製造工程図を図１および図２に示す。図２（ｃ）に示すように、フィールド酸化膜１１の両端でバーズビーク長が異なるように形成されていることを特徴とする。すなわち左側は高耐圧ＭＯＳトランジスタ用でバーズビークＢ１の長さＬ１が、右側のトランジスタのバーズビークＢ２の長さＬ２よりも大きくなるように構成したことを特徴とするものである。ここでフィールド酸化膜１１の下にはボロンの追加拡散によって形成した追加拡散領域としてのｐ型領域２０が形成されている。ここで右側のトランジスタは、特に高耐圧を必要としないトランジスタである。
【００２５】
この構造では、左側ではバーズビークＢ１の長さＬ１が長くなるように形成されているため、ボロンも横方向にも拡散し、ドレインとの接合部近傍では不純物濃度が薄くなっており、逆方向耐圧を高めている。
【００２６】
一方、右側ではバーズビークＢ２の長さＬ２は、短く形成されているが、耐圧を大きくする必要のないトランジスタであるためこの長さで十分である。ここで１４，１５はソース・ドレイン領域である。
【００２７】
次にこの高耐圧トランジスタを含む半導体装置の製造工程について、図１（ａ）乃至図１（ｄ）および図２（ａ）乃至図２（ｃ）を参照しつつ説明する。この例ではＮＭＯＳ側のフィールド酸化膜の形成工程についてのみ説明するが、ＰＭＯＳ側についても不純物の導電型が反対になるのみで、他はまったく同様に形成されている。
【００２８】
まず、図１（ａ）に示すように、ｐ型シリコン基板１表面に表面濃度２Ｅ１６／ｃｍ３、深さ５μｍのｐウェル（図示せず）等を形成し、このｐウェル表面に、膜厚８０ｎｍのバッファ絶縁膜としての酸化シリコン膜２１を熱酸化法により形成する。
【００２９】
この後、図１（ｂ）に示すように、この酸化シリコン膜２１上にレジストＲを塗布し、フォトリソグラフィにより高耐圧側のみにレジストを残すようなレジストパターンＲを形成し、このレジストパターンＲをマスクとしてフッ酸を用いたエッチングにより、低耐圧側の酸化シリコン膜２１を選択的にエッチング除去する。
【００３０】
そして、図１（ｃ）に示すように、再度熱酸化を行い、膜厚１５ｎｍの酸化シリコン膜２１Ｓを形成する。
【００３１】
この後、図１（ｄ）に示すように、ＣＶＤ法により膜厚２００ｎｍの窒化シリコン膜２３を形成する。
【００３２】
この後、図２（ａ）に示すように、フォトリソグラフィにより形成したレジストパターン（図示せず）をマスクとして、窒化シリコン膜２３のフィールド酸化膜を形成すべき領域に開口部を形成し、更に必要に応じてこの開口部にボロンイオンを注入し、追加拡散によりｐ型領域２０を形成する。
【００３３】
さらに、フォトリソグラフィにより形成したレジストパターン（図示せず）をマスクとして、熱リン酸を用いた選択エッチングにより、窒化シリコン膜２３のフィールド酸化膜を形成すべき領域に開口部を形成する。そして、更に必要に応じてこの開口部にボロンイオンを注入し、追加拡散によりｐ型領域２０を形成する。
【００３４】
そして、酸素雰囲気中で、１０００℃程度に加熱し、開口部を選択的に酸化し、図２（ｂ）に示すように、フィールド酸化膜１１を形成する。このとき、追加拡散により形成したｐ型領域２０も深さ方向のみならず水平方向にも伸びる。
【００３５】
この後、図２（ｃ）に示すように、窒化シリコン膜２３を除去し、ゲート酸化膜（図示せず）を形成するとともに、ゲート電極を形成し、このゲート電極をマスクとして砒素イオンをイオン注入し、ｎ＋拡散層からなるソース・ドレイン領域１４，１５を形成する。
このようにして形成された低電圧側のバーズビークは、０．１５μｍ程度で短くなり、高耐圧側は、バーズビークが、０．６μｍ程度になり、ソース・ドレイン領域１４のｎ＋領域と追加拡散領域であるｐ型領域２０との距離は若干離間することになり、ｐｎ接合耐圧は高くなる。ちなみにここでは低耐圧側は７Ｖ，高耐圧側は２０Ｖである。
この方法ではボロンの分布すなわちｐ型領域２０をＬＯＣＯＳパターンに対して自己整合的に形成することができるため、マスクずれの問題あるいはマスクずれを考慮したマージンの設定の必要がなく、同一基板上で接合耐圧の異なる半導体装置を提供することが可能となる。
【００３６】
（第２の実施の形態）
本発明の第２の実施の形態として、オフセットドレイン型の高耐圧ＭＯＳトランジスタを含む半導体装置について説明する。
この例では、図３に示すように、フィールド酸化膜１１下に、この両端でバーズビークＢ３端と、一致するようにｎ型不純物領域からなるオフセットドレイン領域３０が形成されていることを特徴とする。そして、このオフセットドレイン領域３０に接触するように高濃度のソース・ドレイン領域１４，１５が形成されている。
【００３７】
この構造では、ｎ型不純物領域からなるオフセットドレイン領域３０に応じてバーズビーク長を調整するように構成している。
【００３８】
ここで図４（ａ）に示したように、バーズビークがオフセットドレイン領域３０よりも長すぎてドレイン領域１５とオフセットドレイン領域３０とが離間していると、オン電流が流れない。一方、図４（ｂ）に示したように、バーズビーク長が、オフセットドレイン領域３０よりも短か過ぎると、ゲート電極１３とオフセットドレイン領域３０とがゲート絶縁膜を介して対向する領域ができ、ホットキャリア耐性寿命が低下するという問題がある。
このような状況をもたらさないように、バーズビーク長を調整し、オフセットドレイン領域３０端部とバーズビークＢ３端とが一致するように形成することにより、特性が良好で信頼性の高いオフセットドレイン型トランジスタを得ることが可能となる。
【００３９】
次にこのオフセットドレイン型トランジスタを含む半導体装置の製造工程について、説明する。工程としては、追加拡散領域であるｐ型領域２０形成のためのボロン拡散工程に代えて、オフセットドレイン領域３０形成のためのリン拡散工程を実行するとともに、バーズビーク端がオフセットドレイン領域３０端と一致するようにバーズビーク長を調整したことを特徴とするだけで、他は前記第１の実施の形態と同様の工程を経て形成される。
【００４０】
かかる構成によれば、オフセットドレイン領域３０端部とバーズビーク端とが一致するようにすることにより、ホットキャリア耐性寿命の低下もなく、動作特性も良好で、信頼性の高いオフセットドレイン型トランジスタを得ることが可能となる。
【００４１】
なお、前記実施の形態では、トランジスタについて説明したが、他の集積回路装置にも適用可能であることはいうまでもない。
また、前記実施の形態では、バッファ酸化膜となる酸化シリコン膜の膜厚を調整することによりバーズビーク長を調整するようにしたが、この例では、酸化抑制膜としての窒化シリコン膜の膜厚を領域によって変化させるようにしてもバーズビークを調整することは可能である。
【００４２】
また、前記実施の形態では、酸化抑制膜として窒化シリコン膜を用いたが、必ずしも窒化シリコン膜に限定することされることなく適宜変更可能である。
更にまた、バッファ酸化膜については、バッファ酸化膜のない領域すなわち、膜厚０の領域が存在するように形成してもよい。
【００４３】
【発明の効果】
以上説明してきたように、本発明の半導体装置によれば、素子の仕様に応じて適切なバーズビークをもつように形成することが可能となる。
また、特性が良好で小型化の可能な半導体装置を形成することが可能となる。
【００４４】
また本発明の方法によれば、ＬＯＣＯＳ工程において、バッファ酸化膜の膜厚あるいはマスクとなる酸化抑制膜の膜厚を調整することによってのみバーズビーク長を調整することができるため、容易に所望のバーズビーク長を形成することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の製造工程を示す図である。
【図２】本発明の第１の実施の形態の半導体装置の製造工程を示す図である。
【図３】本発明の第２の実施の形態の半導体装置を示す図である。
【図４】本発明の第２の実施の形態の半導体装置を示す図である。
【図５】従来例の半導体装置の製造工程を示す図である。
【図６】従来例の半導体装置の製造工程を示す図である。
【図７】高耐圧トランジスタの追加拡散領域近傍の不純物濃度の関係を説明する説明図である。
【図８】不純物濃度曲線と接合との関係を示す図である。
【符号の説明】
１０　　　　　　シリコン基板
１１　　　　　　フィールド絶縁膜
１２　　　　　　ゲート酸化膜
１３　　　　　　ゲート電極
１４、１５　　　ソース・ドレイン領域
Ｂ１，Ｂ２　　　バーズビーク
【図１】
2004031431.tif 000003
【図２】
2004031431.tif 000004
【図３】
2004031431.tif 000005
【図４】
2004031431.tif 000006
【図５】
2004031431.tif 000007
【図６】
2004031431.tif 000008
【図７】
2004031431.tif 000009
【図８】
2004031431.tif 000010