(57)【要約】【課題】簡単な回路でＣＰＵが暴走したときにモータを自動的に停止させることができるモータ制御回路を提供する。【解決手段】本発明のモータ制御回路１００は、ＣＰＵ１の指示の下にドライブ電圧を調整して出力するドライブ電圧制御回路２と、ドライブ電圧に対応する速度でモータ９を回転させるモータドライブ回路３と、ＣＰＵが暴走を開始してウォッチドッグタイマのタイムアウトエラー出力ＷＤＴがあると、ＣＰＵの暴走があったことを検出する暴走検出用論理回路であるナンド回路１１と、ナンド回路がＣＰＵの暴走を検出すると、ドライブ電圧制御回路への電源供給を停止することによって、ドライブ電圧制御回路が出力するドライブ電圧をモータ停止を指示する電圧に設定させ、モータを自動的に停止させる電源供給切替回路であるスイッチ回路１２とを有する。【選択図】        図１
2004260971.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵの指示の下にドライブ電圧を調整して出力するドライブ電圧制御回路と、ドライブ電圧に対応する速度でモータを回転させるモータドライブ回路とを有するモータ制御回路において、
ＣＰＵのウォッチドッグタイマのタイムアウトエラーを検出することで、ＣＰＵの暴走を判定する暴走検出回路と、
暴走検出回路がＣＰＵの暴走を判定すると、ドライブ電圧制御回路への電源供給を停止することによって、ドライブ電圧制御回路が出力するドライブ電圧をモータ停止を指示する電圧に設定させ、モータを停止させる電源供給切替回路とを有することを特徴とするモータ制御回路。
【請求項２】
前記暴走検出回路は、ウォッチドッグタイマのタイムアウトエラー出力を入力とする論理回路であって、前記電源供給切替回路は、前記論理回路の出力に基づいて、前記ドライブ電圧制御回路に電源供給停止の指示電圧を印加するトランジスタスイッチで構成されることを特徴とする請求項１記載のモータ制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はモータ制御回路に関し、特に、ＣＰＵの指示の下にドライブ電圧を調整して出力するドライブ電圧制御回路と、ドライブ電圧に対応する速度でモータを回転させるモータドライブ回路とを有するモータ制御回路に関する。
【０００２】
【従来の技術】
上述のモータ制御回路の従来例を示すものとしては、特開平９−７６５９５号公報に開示された発明のキャリッジ駆動制御装置がある。このプリンタのキャリッジ駆動制御装置においては、キャリッジの移動に伴って検出されるパルス信号の周期をハードロジック回路からなるパルス周期検出回路によって監視し、ＣＰＵの暴走により、その周期が予め決められた限界を超えるような場合には、パルス周期検出回路から駆動制御回路に停止信号を出力させてモータを停止させている。
【０００３】
【発明が解決しようとする課題】
上述の従来のモータ制御回路は、ＣＰＵの暴走が発生した場合、パルス周期検出回路や駆動制御回路を使用してモータを停止させているが、これらの回路は、動作や構造が複雑である。
【０００４】
本発明は、上記の問題を解決するためになされたものであって、簡単な回路でＣＰＵが暴走したときにモータを自動的に停止させることができるモータ制御回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
前述した課題を解決するために、本発明は、ＣＰＵの指示の下にドライブ電圧を調整して出力するドライブ電圧制御回路と、ドライブ電圧に対応する速度でモータを回転させるモータドライブ回路とを有するモータ制御回路において、ＣＰＵのウォッチドッグタイマのタイムアウトエラーを検出することで、ＣＰＵの暴走を判定する暴走検出回路と、暴走検出回路がＣＰＵの暴走を判定すると、ドライブ電圧制御回路への電源供給を停止することによって、ドライブ電圧制御回路が出力するドライブ電圧をモータ停止を指示する電圧に設定させ、モータを停止させる電源供給切替回路とを有することを特徴とするものである。
【０００６】
このような構成によれば、ウォッチドッグタイマのタイムアウトエラー出力端に入力端を接続したナンド回路と、ドライブ電圧制御回路に対する電源供給ラインに電源供給端を挿入接続するとともに切換制御端をナンド回路の出力端に接続した電源供給切替回路とを追加するという簡単な回路で、ＣＰＵ暴走時にモータを自動的に停止させることができる。
【０００７】
なお、実施の形態においては、前記暴走検出用論理回路は、ウォッチドッグタイマのタイムアウトエラー出力を入力とするナンド回路であって、前記電源供給切替回路は、エミッタが電源に、コレクタがドライブ電圧制御回路の電源供給端に、ベースがナンド回路の出力端に接続されたトランジスタと、ウォッチドッグタイマのタイムアウトエラー出力があった場合にベースにバイアス電流を供給するバイアス抵抗とからなるスイッチ回路である。１個のナンド回路と１個のスイッチ回路とから構成でき極めて簡潔な回路である。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面に基づいて説明する。図１は、本発明のモータ制御回路の実施の形態を示すブロック図である。図１のモータ制御回路１００は、ナンド回路１１と、スイッチ回路１２（電源供給切替回路）と、ドライブ電圧制御回路２と、モータドライブ回路３とから構成され、プリンタなどのファームウェアに配置されたＣＰＵ１に関するウォッチドッグタイマのタイムアウトエラー出力ＷＤＴがあると、その出力ＷＤＴからＣＰＵ１の暴走を検出してモータ９の駆動を自動的に停止させる。また、ドライブ電圧制御回路２は、スイッチ切替回路２０と、スイッチ回路２１，２２，２３と、ダイオードＤ１，Ｄ２，Ｄ３と、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６と、コンデンサＣ１とから構成されている。
【０００９】
ナンド回路１１は、ＣＰＵ１の出力ＷＤＥ，ＷＤＴのナンドをとり、その結果に基づいてノードＮ１に接続された出力端の論理レベルを決定する。出力ＷＤＥは、ＣＰＵ１が動作中は“Ｈ”（ハイレベル）にされ、出力ＷＤＴは、ＣＰＵ１がウォッチドグタイマの処理をして、正常時には“Ｈ”（ハイレベル）に、暴走時には“Ｌ”（ロウレベル）に設定する。したがって、ナンド回路１１は、ファームウェアなどに配置されたＣＰＵ１が正常に動作しているときは、ノードＮ１を“Ｌ”にし、ＣＰＵ１が暴走を始めるとノードＮ１を“Ｈ”にする。ノードＮ１が“Ｌ”であると、電源Ｖ０からスイッチ回路１２を介してノードＮ１に電流が流れ込み、スイッチ回路１２のトランジスタのベース・エミッタ間にバイアス電圧を供給するので、スイッチ回路１２は“オン”となり、電源Ｖ０はスイッチ回路１２を経由してノードＮ２に供給される。
【００１０】
ドライブ電圧制御回路２のスイッチ切替回路２０は、与えられる制御データに基づいて、出力端Ｐ１，Ｐ２，Ｐ３をそれぞれ“Ｈ”または“Ｌ”に設定する。ノードＮ２に電源Ｖ０が供給されている場合において、出力端Ｐ１，Ｐ２，Ｐ３が“Ｈ”であると、スイッチ回路２１，２２，２３は“オフ”になり、ノードＮ２からスイッチ回路２１，２２，２３およびダイオードＤ１，Ｄ２，Ｄ３を経由して出力端Ｐ１，Ｐ２，Ｐ３に電流は流れ込まないが、出力端Ｐ１，Ｐ２，Ｐ３が“Ｌ”であると、ノードＮ２からスイッチ回路２１，２２，２３およびダイオードＤ１，Ｄ２，Ｄ３を経由して出力端Ｐ１，Ｐ２，Ｐ３に電流が流れ込む。出力端Ｐ１，Ｐ２，Ｐ３に電流が流れ込むと、スイッチ回路２１，２２，２３は“オン”になり、スイッチ回路２１，２２，２３および抵抗Ｒ１，Ｒ２，Ｒ３を経由してノードＮ２は、ノードＮ３に接続される。
【００１１】
上述のスイッチ切替回路２０において、例えば、出力端Ｐ１が“Ｌ”であって、出力端Ｐ２，Ｐ３が“Ｈ”の場合、ノードＮ２から出力端Ｐ１には電流が流れ込むが、出力端Ｐ２，Ｐ３には電流が流れ込まない。したがって、スイッチ回路２１のみが“オン”になり、ノードＮ２は、スイッチ回路２１と抵抗Ｒ１とを介してノードＮ３に接続される。このことから明らかなように、出力端Ｐ１，Ｐ２，Ｐ３のうち“Ｌ”である出力端が多ければ多いほどノードＮ３の電圧は高くなる。ノードＮ３の電圧は、抵抗Ｒ４，Ｒ５，Ｒ６およびコンデンサＣ１の回路を経由してモータドライブ回路３の増幅器３１の入力端に供給される。モータドライブ回路３は、ノードＮ３に供給される電圧に応じた電流を電源Ｖ１から受け取りモータ９に供給する。
【００１２】
上述の説明は、ＣＰＵ１が正常に動作していることを前提として説明してきたが、次に、ＣＰＵ１が暴走を始めたときについて説明する。ＣＰＵ１が暴走を始めると、出力ＷＤＴは“Ｌ”になるので、ナンド回路１１は、ノードＮ１を“Ｈ”にする。ノードＮ１が“Ｈ”になると、スイッチ回路１２は、“オフ”になり、電源Ｖ０は、ノードＮ２から切り離される。したがって、ドライブ電圧制御回路２の動作に関係なく、ノードＮ３は、抵抗Ｒ４，Ｒ５によってグランドに接続され、モータドライブ回路３の増幅器３１は、モータ９を停止させることになる。この例で明らかなように、本発明のモータ制御回路は、従来のように複雑な構成の電源制御回路を必要とせずに、ナンド回路とスイッチ回路といった簡単な回路を利用してＣＰＵの暴走に対処できるという利点がある。
【００１３】
【発明の効果】
本発明のモータ制御回路は、以上において説明したように構成されているので、簡単な回路でＣＰＵが暴走したときにモータを自動的に停止させることができるモータ制御回路を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明のモータ制御回路の実施の形態を示すブロック図である。
【符号の説明】
１  ＣＰＵ、２  ドライブ電圧制御回路、３  モータドライブ回路、９  モータ、１１  ナンド回路、１２，２１，２２，２３  スイッチ回路、２０  スイッチ切替回路、３１  増幅器、１００  モータ制御回路、Ｒ１〜Ｒ６  抵抗、Ｄ１，Ｄ２，Ｄ３  ダイオード、Ｖ０，Ｖ１  電源。
【図１】
2004260971.tif 000003