(57)【要約】      （修正有）【課題】小型で、かつ、高精度に検出する静電容量型外力検出装置の提供。【解決手段】第一の絶縁体基板１１と、その表面から裏面に貫通するように形成された第一および第二の貫通孔１６と、第一の絶縁体基板の表面に形成された第一および第二の配線１４，１５と、第一の絶縁体基板の裏面に配置された第一の半導体層１と、その裏面に配置された第二の絶縁体基板１０と、第一の半導体層中に形成された第一の空間７と、第二の絶縁体基板の裏面に配置された第二の半導体層３と、第二の半導体層中に形成された第二の空間６と、第二の空間中に形成された錘４と、第一の半導体層中に形成された錘の変位を検出する信号処理回路５を有し、第一の配線は第一の貫通孔を介して第一の絶縁体基板の下面の第一の空間に接続されており、信号処理回路の入力及び出力の一部は第二の配線により第一の絶縁体基板の表面に接続されている。【選択図】    図１
2004317339.tif 000002
【特許請求の範囲】
【請求項１】
第一の絶縁体基板と、
前記第一の絶縁体基板の表面から裏面に貫通するように形成された第一および第二の貫通孔と、
前記第一の絶縁体基板の表面に形成された第一および第二の配線と、
前記第一の絶縁体基板の裏面に配置された第一の半導体層と、
前記第一の半導体層の裏面に配置された第二の絶縁体基板と、
前記第一の半導体層中に形成された第一の空間と、
前記第二の絶縁体基板の裏面に配置された第二の半導体層と、
前記第二の半導体層中に形成された第二の空間と、
前記第二の空間中に形成された錘と、
前記第一の半導体層中に形成された前記錘の変位を検出する信号処理回路と、を有し、
前記第一の配線は、前記第一の貫通孔を介して前記第一の絶縁体基板の下面の第一の空間に接続されており、
前記信号処理回路の入力及び出力の一部は、前記第二の貫通孔を介して、前記第二の配線により前記第一の絶縁体基板の表面に接続されていることを特徴とする静電容量型外力検出装置。
【請求項２】
前記第一または前記第二の配線が、前記第一の絶縁体基板の表面で接続されていることを特徴とする請求項１に記載の静電容量型外力検出装置。
【請求項３】
前記第二の空間が、真空であることを特徴とする請求項１ないし請求項２に記載の静電容量型外力検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、実装を容易にする静電容量型外力検出装置に関する。
【０００２】
【従来の技術】
静電容量型外力検出装置は、図６に示されるような装置が知られていた（例えば、特許文献１参照。）。
【０００３】
即ち、外力を検出するセンサ・チップ１００と信号処理回路１２１が形成されたチップ１２０とがある。センサ・チップ１００には、絶縁膜１０１とポリシリコン１０２、１０３、１０４が形成されている。ポリシリコン１０３は、梁によって接続され（図示せず）、ポリシリコン１０３は、外力によって変位可能な錘を形成する。外力によって錘１０３が変位するとポリシリコン１０２、１０４間のギャップで形成される静電容量が変化する。この静電容量の変化によって、外力を計測することが可能となる。
【０００４】
センサ・チップ１００には、その出力を外部へ取り出すパッド１０５があり、チップ１２０には、そのセンサ・チップ１００からの出力を入力とするパッド１２３とがあり、パッド１０５とパッド１２３とはワイヤー１１０によって、電気的に接続されている。
【０００５】
センサ・チップ１００からの信号が、ワイヤー１１０を介して、信号処理回路１２１が形成されたチップ１２０へ接続され、信号処理回路１２１によって、外力を演算する。
【０００６】
【特許文献１】
特開平１０−２０６１６９（第２−３頁、第１５図）
【０００７】
【発明が解決しようとする課題】
従来の静電容量型外力検出装置では、センサと信号処理回路をワイヤーで接続するため、それぞれにワイヤー・ボンディングするためのパッドが必要となり、センサ及び信号処理回路ともにサイズが大きくなってしまった。また、ワイヤーの寄生容量によって、センサの検出精度を低下させるという課題があった。
【０００８】
そこで、この発明の目的は従来のこのような課題を解決するために、センサと信号処理回路を小型で、かつ、高精度に検出する静電容量型外力検出装置を得ることを目的としている。
【０００９】
【課題を解決するための手段】
本願発明にかかる静電容量型外力検出装置は、第一の絶縁体基板と、第一の絶縁体基板の表面から裏面に貫通するように形成された第一および第二の貫通孔と、第一の絶縁体基板の表面に形成された第一および第二の配線とを有する。さらに、第一の絶縁体基板の裏面に配置された第一の半導体層と、第一の半導体層の裏面に配置された第二の絶縁体基板と、を有する。さらに、第一の半導体層中に形成された第一の空間と、第二の絶縁体基板の裏面に配置された第二の半導体層と、第二の半導体層中に形成された第二の空間と、第二の空間中に形成された錘と、第一の半導体層中に形成された錘の変位を検出する信号処理回路と、を有する。そして、第一の配線は、第一の貫通孔を介して第一の絶縁体基板の下面の第一の空間に接続されており、信号処理回路の入力及び出力の一部は、第二の貫通孔を介して、第二の配線により前記第一の絶縁体基板の表面に接続されていることを特徴とする。
【００１０】
さらに、本願発明にかかる静電容量型外力検出装置は、第一または第二の配線が、第一の絶縁体基板の表面で接続されていることを特徴とする。
【００１１】
さらに、本願発明にかかる静電容量型外力検出装置は、第二の空間が、真空であることを特徴とする。
【００１２】
【発明の実施の形態】
上記問題点を解決するために、この発明では静電容量型外力検出装置において、センサと信号処理回路を集積化し、センサからの信号線を、センサ上部の絶縁体を貫通させ、前記絶縁体の上部へ接続し、信号処理回路の信号線も、前記絶縁体を貫通させ絶縁体の上部へ接続し、絶縁体の上部で、センサからの信号線と信号処理回路の信号線を、導体をパターニングして、接続した。
【００１３】
【実施例】
以下に、本発明の実施例を図面に基づいて説明する。図１は、本発明の第一の実施例を示す静電容量型外力検出装置である。半導体１（以下Ｓｉ１と記載する）と酸化膜２と半導体３（以下Ｓｉ３と記載する）が積層されたＳＯＩ構造の基板に、異方性エッチング等により加工が施され、錘の役割をする構造体４と空間６、７が形成される。錘４は、外力によって変位可能なように、バネの役割をする梁によってＳｉ３に支えられている。
【００１４】
また、Ｓｉ１には、ＩＣのプレーナ・プロセス等により信号処理回路５が形成されている。Ｓｉ１上には、信号処理回路５の入力、もしくは、出力に接続された導体（例えばＡＬ）配線１５が、形成されている。
【００１５】
Ｓｉ３は、台座の役割をする絶縁体１０、例えばガラスと（陽極）接合される。絶縁体１１には、貫通孔１６（点線の○で囲った部分）があり、絶縁体１１の表面と裏面を貫通している。今、図１において、絶縁体１１の上側を表面、下側（Ｓ  ｉ１側）を裏面とする。絶縁体１１の裏面には、導体（例えばＡＬ）による配線１４および、容量電極兼配線パターン１３が形成されている。
【００１６】
外力によって、錘４が変位すると、Ｓｉ１と容量電極１３の空間７の隙間が変わり、Ｓｉ１と容量電極１３の間の静電容量が変化する。この容量の変化を検出することで外力を測定することができる。
【００１７】
容量電極１３は、絶縁体１１の貫通孔１６を介して、絶縁体１１の表側へ接続される。絶縁体１１の表側には、導体による配線１２があり、配線１２と容量電極１３がコンタクトをとり、接続される。
【００１８】
一方、信号処理回路５からの配線１５は、絶縁体１１の裏面に形成された配線１４と、コンタクトをとり、さらに、絶縁体１１の貫通孔１６を介して、絶縁体１１の表側に形成されている配線１２と接続される。
【００１９】
次に信号処理回路５からの配線１５と絶縁体１１の裏面に形成された配線１４との接続について述べる。図２にその箇所の概略図を示す。Ｓｉ１の上に酸化膜２３が形成されその上に信号処理回路（図２では図示せず）からの配線１５がパターニングされている。絶縁体１１からの配線１４との接続部分には、Ｓｉ１中にＳｉ１と異なる不純物型のｗｅｌｌ２１が形成されている。
【００２０】
図２に示すように、絶縁体１１からの配線１４とＳｉ１の接触部分にギャップ２２を設けることで、Ｓｉ１と絶縁体１１との接合時に、段差が発生し、Ｓｉ１と絶縁体１１の（陽極）接合で隙間が発生するのを防ぐ。ギャップ２２の高さは、配線１４の厚さＡ及び配線１５の厚さＣの和（Ａ＋Ｃ）よりも小さくする。また、ｗｅｌｌ２１の深さＤは、ギャップ２２の深さよりも深くする。空間２４には、絶縁体１１とＳｉ１を接合した時に、配線１４及び１５の一部が入り込む。
【００２１】
信号処理回路５からの配線１５と絶縁体１１の裏面に形成された配線１４との接続は、図２に示すように、導体（例えばＡＬ）と導体（例えばＡＬ）との接触による接続以外にも、図３に示すように、活性層１と配線１４の接触箇所の活性層１の領域に高濃度の不純物拡散する場合もある。図３では、絶縁体１１の裏面に形成された配線１４とＳｉ１との接続箇所の概略を示している。
【００２２】
信号処理回路（図３では図示せず）からの導体配線１５は、Ｓｉ１に形成された、ｗｅｌｌ２１中に形成された高濃度拡散２０とコンタクトを形成し、その高濃度拡散２０は、絶縁体１１の裏面に形成された配線１４とコンタクトをとることで、信号処理回路からの配線１５は、高濃度拡散２０及び、配線１４を介して、絶縁体１１の表側の配線１２へ電気的に接続される。
【００２３】
高濃度拡散２０とｗｅｌｌ２１は同一の不純物型とし、それは、Ｓｉ１の不純物型と異なるものとする。例えば、高濃度拡散２０とｗｅｌｌ２１は、ｎ型とし、Ｓｉ１はｐ型とする。また、Ｓｉ１がｐ型の場合は、Ｓｉ１に形成される信号処理回路の一番低い電位とＳｉ１の電位を等しくする。このようにすることで、高濃度拡散２０及びｗｅｌｌ２１とＳｉ１の絶縁が可能となる。
【００２４】
図３に示すように、絶縁体１１からの配線１４とＳ  ｉ１の接触部分にギャップ２２を設けることで、Ｓｉ１と絶縁体１１との接合時に、段差が発生し、Ｓｉ１と絶縁体１１の（陽極）接合で隙間が発生するのを防ぐ。ギャップ２２の深さは、配線１４の厚さＡよりも浅くする。またコンタクトを確実にとるために、ギャップ２２の深さは、高濃度拡散２０の深さＢよりも浅くする。
【００２５】
また、図１では、Ｓｉ１と酸化膜２とＳｉ３が積層されたＳＯＩ構造の基板としているが、これは、錘４の形成の際に、Ｓｉ３をエッチングする時に、Ｓｉの異方性ドライエッチングを行う時のエッチング・ストップ層として、酸化膜２を利用することができる為である。従って、エッチング・ストップの条件を、例えば、エッチング速度と時間で制御すれば、ＳＯＩ基板を使用する必要はない。
【００２６】
図４に、本発明の図１の静電容量型外力検出装置の平面図を示す。図１は、図４のＸ−Ｘ‘平面での断面図を示している。図４において、斜線が入っている部分がパターニングされた導体による配線（図１の１２）である。図４の導体による配線中の丸が、絶縁体１１の表面と裏面をつなぐ貫通孔である。
【００２７】
導体１２は、金属薄膜を絶縁体１１に貼り付けた後に、パターニングすることで実現できる。別の方法としては、導体１２は、高濃度の半導体とし、絶縁体１１と高濃度の半導体を（陽極）接合で張り合わせ、その後、適切な厚さまで高濃度の半導体を研磨等により薄くした後に、高濃度の半導体をパターニングすることで、実現することもできる。
【００２８】
また、Ｓｉ３と絶縁体１０を陽極接合した後、高濃度半導体と陽極接合して貫通孔をふさいだ絶縁体１１とＳｉ１を真空中で陽極接合することで、錘４の空間６及び７を真空に保つことが可能である。空間を真空に保つことで、錘が空気中よりも動きやすくなり、より感度の高い外力検出装置の作製が可能となる。
【００２９】
図５に、本発明の第２の実施例を示す。図１との違いは、第一の絶縁体上にパターニングされた配線１２の上に、バンプ３０が形成されている点である。バンプ３０の位置は、図５では貫通孔１６の上としているが、特に貫通孔の上以外にバンプを形成してもかまわない。
【００３０】
バンプ形成後、バンプ面を下にして実装基板にのせ、加熱することで表面実装することができる。
【００３１】
以上説明したように、本発明によれば外力を検出するセンサとその信号処理をする回路を同一素子として作製し、絶縁体基板の貫通孔を介してセンサの出力と信号処理回路を接続することで、小型化と、耐ノイズ性の優れた精度の高い静電容量型外力検出装置を構築することが可能である。
【００３２】
【発明の効果】
本発明の静電容量型外力検出装置は、小型化かつ、高精度化できるという効果がある。
【図面の簡単な説明】
【図１】本発明の第一の実施例の静電容量型外力検出装置
【図２】本発明の第一の実勢例の静電容量型外力検出装置の一部分
【図３】本発明の第一の実勢例の静電容量型外力検出装置の一部分
【図４】本発明の第一の実施例の静電容量型外力検出装置の平面図
【図５】本発明の第二の実施例の静電容量型外力検出装置
【図６】従来の静電容量型外力検出装置
【符号の説明】
１、３      Ｓｉ
２          酸化膜
４          錘
５          信号処理回路
１０、１１  絶縁体
１６        貫通孔
【図１】
2004317339.tif 000003
【図２】
2004317339.tif 000004
【図３】
2004317339.tif 000005
【図４】
2004317339.tif 000006
【図５】
2004317339.tif 000007
【図６】
2004317339.tif 000008