(57)【要約】【課題】小型化で、且つ、良好な通過帯域内特性を有するトラップ回路内蔵型フィルタ装置を得る。【解決手段】フィルタ回路及びトラップ回路を構成するストリップライン共振器を異なる誘電体層間に配設される主伝送線路及び副伝送線路と接続導体とで構成し、且つ、トラップ回路を構成するストリップライン共振器とそれに隣接するフィルタ回路のストリップライン共振器との間で、主伝送線路と副伝送線路とを積層方向に上下逆の位置関係にて配設する。【選択図】図３
2004328339.tif 000002
【特許請求の範囲】
【請求項１】
複数個の誘電体層を積層した積層体の両主面にアース電極を被着させるとともに、前記積層体の内部に、少なくとも２個のストリップライン共振器を有するフィルタ回路と、少なくとも１個のストリップライン共振器を有するトラップ回路とを並設してなるトラップ回路内蔵型フィルタ装置において、
前記フィルタ回路及びトラップ回路を構成するストリップライン共振器は、異なる誘電体層間に配設される主伝送線路及び副伝送線路と、両伝送線路を電気的に接続する接続導体とを含んで構成されており、且つ、前記トラップ回路を構成するストリップライン共振器と該ストリップライン共振器に隣接する前記フィルタ回路のストリップライン共振器とは、主伝送線路と副伝送線路とが前記積層体の積層方向に上下逆の位置関係にて配設されていることを特徴とするトラップ回路内蔵型フィルタ装置。
【請求項２】
前記トラップ回路を構成するストリップライン共振器の副伝送線路が、該ストリップライン共振器に隣接する前記フィルタ回路のストリップライン共振器の主伝送線路に比し前記アース電極に近づけて配置されていることを特徴とする請求項１に記載のトラップ回路内蔵型フィルタ装置。
【請求項３】
前記アース電極が更に誘電体層によって被覆されていることを特徴とする請求項１または請求項２に記載のトラップ回路内蔵型フィルタ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はトラップ回路内蔵型フィルタ装置に関し、より詳細には、フィルタ回路を構成する共振器とトラップ回路を構成する共振器との電磁気的結合を抑制する構造を有するトラップ回路内蔵型フィルタ装置に関するものである。
【０００２】
【従来の技術】
ストリップライン共振器を用いた積層型誘電体フィルタは、従来よりマイクロ波帯を利用する各種無線通信機器等に幅広く用いられており、積層型誘電体フィルタとトラップ回路とを組み合わせたトラップ回路内蔵型フィルタ装置など、多様なフィルタ装置が考案されて使用されている。
【０００３】
従来のトラップ回路内蔵型フィルタ装置としては、フィルタを構成するストリップライン共振器とトラップ回路を構成するストリップライン共振器とを誘電体内部に形成したものが知られている（例えば、特許文献１参照。）。
【０００４】
図４に従来のトラップ回路内蔵型フィルタ装置の一例を模式的に示す。図４において、１１〜１４は誘電体層であり、２１〜２３はアース電極であり、４０ａ〜４０ｃは入出力電極であり、５０ａ〜５０ｃは主伝送線路であり、７１、７２は外部端子電極である。入出力電極４０ａ〜４０ｃと、それぞれと対向する主伝送線路５０ａ〜５０ｃとの間で入出力容量が形成されている。また、主伝送線路５０ａ〜５０ｃの一方端部は、トラップ回路内蔵型フィルタ装置１０の長辺側の一方側面に形成されたアース電極２３と接続されており、アース電極２３を介して、アース電極２１、２２とも電気的に接続されている。
【０００５】
ここで、アース電極２１、２２と主伝送線路５０ａとによってストリップライン共振器Ａが、アース電極２１、２２と主伝送線路５０ｂとによってストリップライン共振器Ｂが、アース電極２１、２２と主伝送線路５０ｃとによってストリップライン共振器Ｃが、それぞれ構成されている。
【０００６】
そして、ストリップライン共振器Ａとストリップライン共振器Ｂとが電磁気的に結合されてフィルタ回路が構成されており、ストリップライン共振器Ｃはトラップ回路として動作する。
【０００７】
更に、フィルタ回路の一方の入出力電極４０ａが、トラップ回路内蔵型フィルタ装置１０の短辺側の一方側面に形成された入力側外部端子電極７１に接続されており、フィルタ回路の他方の入出力電極４０ｂが、トラップ回路内蔵型フィルタ装置１０の長辺側の他方側面に形成された出力側外部端子電極７２に接続されている。また、トラップ回路用入出力電極４０ｃが、トラップ回路内蔵型フィルタ装置１の長辺側の他方側面に形成された出力側外部端子電極７２に接続されている。このようにして、全体としてトラップ回路内蔵型フィルタ装置１０が構成されている。
【０００８】
上述した従来のトラップ回路内蔵型フィルタ装置においては、上記構成とすることにより、ストリップライン共振器Ｃの共振周波数に相当する周波数に減衰極が形成されたフィルタ特性を得ることができる。
【０００９】
【特許文献１】
特開２００２−２９９９０４号公報  （図１）
【００１０】
【発明が解決しようとする課題】
しかしながら、上述の従来のトラップ回路内蔵型フィルタ装置においては、主伝送線路の５０ａ〜５０ｃの長さを、所望の共振周波数の波長の１／４とする必要があるため、装置が大型化するという問題があった。装置を小型化する手法として共振器を折り返し型とする方法が考えられるが、そうすると、近接配置されるフィルタを構成するストリップライン共振器とトラップ回路を構成するストリップライン共振器の折り返し部分同士の間で電界結合が生じ、フィルタの通過帯域内特性が悪化することが予測される。
【００１１】
本発明は上述の課題に鑑みて案出されたものであり、その目的は、小型で且つ通過帯域内特性の優れたトラップ回路内蔵型フィルタ装置を提供することである。
【００１２】
【課題を解決するための手段】
本発明のトラップ回路内蔵型フィルタ装置は、複数個の誘電体層を積層した積層体の両主面にアース電極を被着させるとともに、前記積層体の内部に、少なくとも２個のストリップライン共振器を有するフィルタ回路と、少なくとも１個のストリップライン共振器を有するトラップ回路とを並設してなるトラップ回路内蔵型フィルタ装置において、前記フィルタ回路及びトラップ回路を構成するストリップライン共振器は、異なる誘電体層間に配設される主伝送線路及び副伝送線路と、両伝送線路を電気的に接続する接続導体とを含んで構成されており、且つ、前記トラップ回路を構成するストリップライン共振器と該ストリップライン共振器に隣接する前記フィルタ回路のストリップライン共振器とは、主伝送線路と副伝送線路とが前記積層体の積層方向に上下逆の位置関係にて配設されていることを特徴とするものである。
【００１３】
また、本発明のトラップ回路内蔵型フィルタ装置は、前記トラップ回路を構成するストリップライン共振器の副伝送線路が、該ストリップライン共振器に隣接する前記フィルタ回路のストリップライン共振器の主伝送線路に比し前記アース電極に近づけて配置されていることを特徴とするものである。
【００１４】
更に、本発明のトラップ回路内蔵型フィルタ装置は、前記アース電極が更に誘電体層によって被覆されていることを特徴とするものである。
【００１５】
【作用】
本発明によれば、フィルタ回路及びトラップ回路を構成するストリップライン共振器は、異なる誘電体層間に配設される主伝送線路及び副伝送線路と、両伝送線路を電気的に接続する接続導体とを含んで構成されており、且つ、前記トラップ回路を構成するストリップライン共振器と該ストリップライン共振器に隣接する前記フィルタ回路のストリップライン共振器とは、主伝送線路と副伝送線路とが前記積層体の積層方向に上下逆の位置関係にて配設されている。ストリップライン共振器を上述のような折り返し型とすることにより、副伝送線路とアース電極との間で発生する静電容量によって共振周波数を下げることができる為、主伝送線路の長さを短縮でき、装置を小型化することができる。更に、トラップ回路を構成するストリップライン共振器の副伝送線路と該ストリップライン共振器に隣接するフィルタ回路のストリップライン共振器の副伝送線路とが離間して配設されているので、副伝送線路同士の電界による結合を低減することができ、フィルタの通過帯域内特性の劣化を有効に防止することができる。
【００１６】
また、本発明によれば、トラップ回路を構成するストリップライン共振器の副伝送線路が、該ストリップライン共振器に隣接するフィルタ回路のストリップライン共振器の主伝送線路に比しアース電極に近づけて配置されている。副伝送線路をアース電極に近接して配置することにより、小型の副伝送線路で大きい静電容量を得ることができ、主伝送線路を小型化できるため、ストリップライン共振器並びにそれを含む装置を小型化することができる。また、主伝送線路とアース電極とを離間して配置することによって共振器のＱ値を大きくすることができる。
【００１７】
更に、本発明によれば、前記アース電極が更に誘電体層によって被覆されている。よって、トラップ回路内蔵型フィルタ装置のアース電極が、トラップ回路内蔵型フィルタ装置を搭載する回路基板のホット電位の電極などへ不本意に接触するのを有効に防止することができる。
【００１８】
【発明の実施の形態】
以下、本発明を図面に基づいて詳細に説明する。
【００１９】
図１は本発明の一実施形態に係るトラップ回路内蔵型フィルタ装置を模式的に示す外観斜視図、図２は図１のトラップ回路内蔵型フィルタ装置のＰ―Ｐ’線断面図、図３は本発明の一実施形態に係るトラップ回路内蔵型フィルタ装置を模式的に示す分解斜視図である。
【００２０】
これらの図に示すトラップ回路内蔵型フィルタ装置１は、片面に導電性材料から成る電極層を印刷等により被着した未焼成のグリーンシート等からなる誘電体層を積層して焼成した後に、アース電極や外部端子電極とする導体膜を被着して焼成することによって作成される。
【００２１】
図３において符号１１〜１７は誘電体層であり、誘電体セラミック材料と、低温焼成化を可能とする酸化物や低融点ガラス材料とから構成される。誘電体セラミック材料としては、例えば、ＢａＯ−ＴｉＯ２系、Ｃａ−ＴｉＯ２系、ＭｇＯ−ＴｉＯ２系などがあり、低温焼成化するための酸化剤としては、ＢｉＶＯ４、ＣｕＯ、ＬｉＯ２、Ｂ２Ｏ３等がある。形状を小さくするためには高誘電率のものが良く、比誘電率が１５〜２０の材料が好適に用いられる。各誘電体層の厚みとしては５０μｍ〜３００μｍ程度とされる場合が多い。
【００２２】
厚み方向最下部に配置される誘電体層１１の上面にはアース電極２１が、厚み方向最上部に配置される誘電体層１７の上面にはアース電極２２が、それぞれ被着されている。誘電体層１１の上に配置される誘電体層１２の上面には副伝送線路３０ｃが、誘電体層１７の下に配置される誘電体層１６の上面には副伝送線路３０ａ、３０ｂが被着され、それぞれアース電極との間で静電容量が形成されている。誘電体層１２の上に配置される誘電体層１３の上面には入出力電極４０ｃが、誘電体層１６の下に配置される誘電体層１５の上面には入出力電極４０ａ、４０ｂが被着されている。そして、入出力電極４０ａ、４０ｂ、４０ｃと、副伝送線路３０ａ、３０ｂ、３０ｃとの間で、それぞれ入出力容量が形成されている。誘電体層１３と誘電体層１５との間に配置される誘電体層１４の上面には、主伝送線路５０ａ、５０ｂ、５０ｃが被着されている。主伝送線路５０ａ、５０ｂ、５０ｃの一方端部はトラップ回路内蔵型フィルタ装置１の長辺側の一方側面に引き出されており、長辺側一方側面に形成されたアース電極２３によって、アース電極２１、２２と電気的に接続されている。また、主伝送線路５０ａ、５０ｂ、５０ｃの他方端部付近にはそれぞれビアホール６０ａ、６０ｂ、６０ｃが接続されており、該ビアホール６０ａ、６０ｂ、６０ｃによって、副伝送線路３０ａ、３０ｂ、３０ｃにそれぞれ接続されている。
【００２３】
ここで、アース電極２１、２２と合わせて、主伝送線路５０ａとビアホール６０ａと副伝送線路３０ａとによってストリップライン共振器Ａが、主伝送線路５０ｂとビアホール６０ｂと副伝送線路３０ｂとによってストリップライン共振器Ｂが、主伝送線路５０ｃとビアホール６０ｃと副伝送線路３０ｃとによってストリップライン共振器Ｃが、それぞれ構成されている。
【００２４】
そして、ストリップライン共振器Ａとストリップライン共振器Ｂとが電磁気的に結合されてフィルタ回路が構成されており、ストリップライン共振器Ｃはトラップ回路用共振器として動作する。
【００２５】
更に、フィルタ回路の一方の入出力電極４０ａが、トラップ回路内蔵型フィルタ装置１の短辺側の一方側面に形成された入力側外部端子電極７１に接続されており、フィルタ回路の他方の入出力電極４０ｂが、トラップ回路内蔵型フィルタ装置１の長辺側の他方側面に形成された出力側外部端子電極７２に接続されている。また、トラップ回路用入出力電極４０ｃが、トラップ回路内蔵型フィルタ装置１の長辺側の他方側面に形成された出力側外部端子電極７２に接続されており、このようにして、全体でトラップ回路内蔵型フィルタ装置が構成されている。
【００２６】
尚、上記各種電極は、例えば、Ａｇ単体、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ、Ｃｕ単体などのような、ＡｇやＣｕを主成分とする導電性材料によって形成される。
【００２７】
このような本実施形態のトラップ回路内蔵型フィルタ装置においては、フィルタ回路を構成するストリップライン共振器Ｂとトラップ回路を構成するストリップライン共振器Ｃとの間で、副伝送線路の主伝送線路に対する積層方向における位置が、上下逆転されている。すなわち、ストリップライン共振器Ｂにおいては副伝送線路３０ｂが主伝送線路５０ｂの上側に配設されているのに対し、ストリップライン共振器Ｃにおいては副伝送線路３０ｃが主伝送線路５０ｃの下側に配設されている。よって、副伝送線路３０ｂと３０ｃとが離間して配置されることになるため両者の間の電界による結合を小さくすることができ、これによって、フィルタの通過帯域内特性の劣化を有効に防止することができる。
【００２８】
また、各ＳＬ共振器のＱ値を高めるためには主伝送線路５０ａ、５０ｂ、５０ｃとアース電極２１、２２との間の間隔が大きい方が望ましく、副伝送線路３０ａ、３０ｂ、３０ｃとアース電極２１、２２及び入出力電極４０ａ、４０ｂ、４０ｃとの間の間隔が小さい方が小型の形状で大きな静電容量が形成できる。よって、誘電体層１２、１３、１６、１７は相対的に薄く形成され、誘電体層１４、１５は相対的に厚く形成される。また、主伝送線路５０ａ、５０ｂ、５０ｃは、厚み方向においてアース電極２１とアース電極２２との間のほぼ中央に配置される。
【００２９】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更・改良などが可能である。
【００３０】
上述の実施形態においては、フィルタ回路を構成するストリップライン共振器Ａ、Ｂとトラップ回路を構成するストリップライン共振器Ｃとがトラップ回路内蔵型フィルタ装置１の同一側面でアース電位に接続される構造としたが、トラップ回路内蔵型フィルタ装置１の異なる側面でアース電位に接続される構造としても構わない。このような構造とすることにより、ストリップライン共振器の解放端側に位置する副伝送線路同士の距離が更に離れることによって電界による結合を更に小さくでき、更に、ストリップライン共振器の短絡端同士の距離が離れることによって磁界による結合を小さくできる。よって、フィルタ回路を構成するストリップライン共振器とトラップ回路を構成するストリップライン共振器との間の電磁気的結合を更に小さくすることができ、フィルタの通過帯域内特性の劣化を更に低減することができる。
【００３１】
また、上述の実施形態においては、フィルタ回路を構成する複数のストリップライン共振器がトラップ回路内蔵型フィルタ装置１の同一側面でアース電位に接続される、いわゆるコムライン型としたが、トラップ回路内蔵型フィルタ装置の対向する側面にてアース電位に接続されるインターデジタル型としても構わない。
【００３２】
更に、上述の実施形態においては、ストリップライン共振器の主伝送線路を、トラップ回路内蔵型フィルタ装置１の側面に形成したアース電極２３に接続することによって接地する構造としたが、主伝送線路の短絡端付近にビアホール若しくはスルーホールの一方端部を接続し、ビアホール若しくはスルーホールの他方端部をアース電位となる電極に接続することによって接地する構造としてもよい。
【００３３】
また更に、上述の実施形態においては、主伝送線路と副伝送線路とをビアホールで接続する構造としたが、スルーホールで接続しても良いし、トラップ回路内蔵型フィルタ装置の側面に形成した端面電極によって接続する構造としても構わない。
【００３４】
更にまた、上述の実施形態においては、フィルタ回路を構成する複数のストリップライン共振器において、主伝送線路と副伝送線路とが積層方向に同じ位置関係にて配設される構成としたが、主伝送線路と副伝送線路とが積層方向に上下逆の位置関係にて配設される構成としても構わない。
【００３５】
また更に、上述の実施形態においては、一つのトラップ回路を有するトラップ回路内蔵型フィルタ装置の例を示したが、二つ以上のトラップ回路を含むように構成しても構わない。
【００３６】
更にまた、上述の実施形態においては、チップ状の複合フィルタ装置を例にとって説明したが、例えば、上述した構成をモジュール基板内に備えた複合フィルタ装置にも本発明が適用可能であることは言うまでもない。
【００３７】
【発明の効果】
本発明によれば、フィルタ回路及びトラップ回路を構成するストリップライン共振器は、異なる誘電体層間に配設される主伝送線路及び副伝送線路と、両伝送線路を電気的に接続する接続導体とを含んで構成されているので、ストリップライン共振器並びにそれを含む装置を小型化できる。また、トラップ回路を構成するストリップライン共振器と該ストリップライン共振器に隣接するフィルタ回路のストリップライン共振器とは、主伝送線路と副伝送線路とが前記積層体の積層方向に上下逆の位置関係にて配設されているので、フィルタの通過帯域内特性の劣化を有効に防止することができる。
【００３８】
また、本発明によれば、トラップ回路を構成するストリップライン共振器の副伝送線路が、該ストリップライン共振器に隣接するフィルタ回路のストリップライン共振器の主伝送線路に比しアース電極に近づけて配置されているので、装置を小型化することができ、且つ、共振器のＱ値を大きくすることができる。
【００３９】
更に、本発明によれば、前記アース電極が更に誘電体層によって被覆されているので、トラップ回路内蔵型フィルタ装置のアース電極が、トラップ回路内蔵型フィルタ装置を搭載する回路基板のホット電位の電極などへ不本意に接触するのを有効に防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るトラップ回路内蔵型フィルタ装置を模式的に示す外観斜視図である。
【図２】図１のトラップ回路内蔵型フィルタ装置のＰ―Ｐ’線断面図である。
【図３】本発明の一実施形態に係るトラップ回路内蔵型フィルタ装置を模式的に示す分解斜視図である。
【図４】従来例のトラップ回路内蔵型フィルタ装置を模式的に示す分解斜視図である。
【符号の説明】
１：トラップ回路内蔵型フィルタ装置
１１〜１７：誘電体層
２１〜２３：アース電極
３０ａ〜３０ｃ：副伝送線路
４０ａ〜４０ｃ：入出力電極
５０ａ〜５０ｃ：主伝送線路
６０ａ〜６０ｃ：ビアホール
７１：入力側外部端子電極
７２：出力側外部端子電極
【図１】
2004328339.tif 000003
【図２】
2004328339.tif 000004
【図３】
2004328339.tif 000005
【図４】
2004328339.tif 000006