(57)【要約】【課題】入力や負荷の変動によるスイッチング電源装置（スイッチングレギュレータ）の誤動作を効率的に防止する。【解決手段】スイッチング電源１を保護するスイッチング電源保護回路として、スイッチング電源１を構成する各素子に過度の電流が流れた場合に過度電流検出信号２００２を発する過電流検出器６と、過電流検出器６からの過度電流検出信号２００２をサンプリングし所定期間ホールドして出力するホールド回路１２と、スイッチング電源１の出力異常を検出して過負荷検出信号２００１を発する過負荷検出器７とを設け、この過負荷検出器７からの過負荷検出信号２００１とホールド回路１２からの過度電流検出信号２００３との論理積をとることにより、スイッチング電源に対する保護処理を、両信号が所定時間持続して出力されるまで保留する構成とする。【選択図】　　　　図１
2004048884.tif 000002
【特許請求の範囲】
【請求項１】
スイッチとダイオードおよび容量とコイル等から構成され入出力変換を行うスイッチング電源を保護するスイッチング電源保護回路であって、
上記スイッチング電源を構成する各素子に過度の電流が流れた場合に過度電流検出信号を発する過電流検出器と、
該過電流検出器からの過度電流検出信号を入力し、上記スイッチング電源を構成するスイッチ類を制御して該スイッチング電源を構成する各素子の破壊を防ぐスイッチ制御回路と、
上記過電流検出器からの過度電流検出信号をサンプリングし所定期間ホールドして出力するホールド回路と、
上記スイッチング電源の出力異常を検出して過負荷検出信号を発する過負荷検出器と、
該過負荷検出器からの過負荷検出信号と上記ホールド回路からの過度電流検出信号との論理積をとり、両信号の出力が所定時間持続した場合に、出力を初期の状態（１）から状態（２）にラッチするラッチ回路と
を有し、
該ラッチ回路の状態（２）の出力に伴う上記スイッチ制御回路の動作を停止させる処理を含む上記スイッチング電源に対する保護処理を、上記過負荷検出器からの過負荷検出信号と上記ホールド回路からの過度電流検出信号の両方が所定時間持続して出力されるまで保留することを特徴とするスイッチング電源保護回路。
【請求項２】
請求項１に記載のスイッチング電源保護回路であって、
上記ラッチ回路の出力を状態（２）から初期の状態（１）にリセットする回路を有することを特徴とするスイッチング電源保護回路。
【請求項３】
請求項１、もしくは、請求項２のいずれかに記載のスイッチング電源保護回路であって、
上記ホールド回路は、
上記過電流検出器の出力を反転する第１のインバータと、
上記過電流検出器の出力が停止した際の該第１のインバータの遷移速度を所定時間遅らせる遷移速度制限回路と、
上記第１のインバータの出力を入力して該入力値が所定の閾値を超えると反転出力する第２のインバータと
を有することを特徴とするスイッチング電源保護回路。
【請求項４】
請求項３に記載のスイッチング電源保護回路であって、
上記遷移速度制限回路は、
上記第１のインバータの遷移速度を所定時間遅らせる電流源と、
上記第１のインバータと上記第２のインバータ間に接続された容量と
からなることを特徴とするスイッチング電源保護回路。
【請求項５】
請求項４に記載のスイッチング電源保護回路であって、
上記電流源を、上記第１のインバータとグラウンド間もしくは定電位間のいずれかに接続することを特徴とするスイッチング電源保護回路。
【請求項６】
請求項４、もしくは、請求項５のいずれかに記載のスイッチング電源保護回路であって、
上記容量の一端を、グラウンドもしくは定電位のいずれかに接続することを特徴とするスイッチング電源保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチとダイオードおよび容量とコイル等から構成され入出力変換を行うスイッチング電源装置（スイッチングレギュレータ）を保護するスイッチング電源保護回路に係わり、特に、スイッチング電源装置の保護処理に伴う誤動作を効率的に防止するのに好適なスイッチング電源の保護技術に関するものである。
【０００２】
【従来の技術】
従来のスイッチング電源装置（スイッチングレギュレータ）およびその保護回路について、図３と図４を用いて説明する。
【０００３】
図３は、従来のスイッチング電源装置およびその保護回路の構成例を示すブロック図であり、図４は、従来のスイッチング電源装置およびその保護回路の他の構成例を示すブロック図である。
【０００４】
図３，４のそれぞれに示すように、保護回路を除くスイッチング電源（スイッチングレギュレータ）の基本構成としては、入力を出力に変換するための、スイッチとダイオードおよび容量とコイル等から構成されるスイッチ電源（図中「Ｐｏｗｅｒ　Ｓｔａｇｅ」と記載）１ａ，１ｂと、スイッチ電源１ａ，１ｂのスイッチ類をコントロールする為のスイッチ制御回路（図中「Ｓｗｉｔｃｈ　Ｃｏｎｔｒｏｌ」と記載）５ａ，５ｂ、スイッチ電源１ａ，１ｂからの出力を制御する制御回路４ａ，４ｂ、および出力容量２ａ，２ｂ、負荷３ａ，３ｂがある。
【０００５】
そして、スイッチ電源１ａ，１ｂを構成する素子に過剰な電流が流れたり、負荷３ａ，３ｂが増大した場合にスイッチ電源１ａ，１ｂが破壊しないように何らかの措置をとる保護回路部分が設けられている。
【０００６】
すなわち、保護回路として、図３，４のいずれにも示されている、過電流検出器６ａ，６ｂ、論理回路（インバータ）８ａ，８ｂ、遅延回路（図中「Ｈ→Ｌ　Ｄｅｌａｙ」と記載）９ａ，９ｂ、論理回路（ＮＯＲ）１０ａ，１０ｂ、フリップ・フロップ１１ａ，１１ｂと、図３のみに示されている過負荷検出器７ａと、図４のみに示されているホールド回路（図中「回路Ａ」と記載）１２ｂが設けられている。
【０００７】
図３，４のいずれにおいても設けられている過電流検出器６ａ，６ｂは、スイッチ電源１ａ，１ｂにおいて導通（ＯＮ）しているスイッチの電流をスイッチング毎に監視し、ある限界を超えた場合に、過電流検出信号を発する。
【０００８】
また、図３のみに設けられた過負荷検出器７ａは、負荷３ａが大きすぎて、スイッチ電源１ａの出力の電圧が異常に落ちた場合、あるいは結果的にＰＷＭ（Ｐｈａｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ、パルス幅変調）制御において最大デューティ（ＤＵＴＹ）に達した場合などに、過負荷検出信号を発する。
【０００９】
以下、図３におけるスイッチング電源に対する保護動作を説明する。
【００１０】
負荷３ａが増大する等の異常が生じた場合、スイッチ電源１ａに流れる電流も増加する。それに伴いスイッチ電源１ａを構成する素子に流れる電流も増加する。この電流がある一定値を超えると、素子破壊を防ぐため過電流検出器６ａが過電流検出信号２００２ａを発する。
【００１１】
過電流検出信号２００２ａは出力１００５ａとしてスイッチ制御回路５ａに入力され、スイッチ制御回路５ａは出力１００４ａをスイッチ電源１ａに送り、スイッチ電源１ａ内のスイッチをＯＦＦする等の措置をスイッチング毎にとる。
【００１２】
また、過負荷検出器７ａは、負荷３ａが増大する等の異常が生じた場合に、これを検出して過負荷検出信号２００１ａを発する。過負荷検出信号２００１ａは出力１００６ａとして論理回路８ａを経由し、出力１００７ａとして遅延回路９ａに達する。
【００１３】
そして、過負荷検出信号２００１が遅延回路９ａの遅延時間以上続くと、遅延回路９ａからの出力１００９ａが論理回路１０ａを経由して出力１０１０ａとしてフリップ・フロップ１１ａに達し、フリップ・フロップ１１ａがセットされ、初期の状態（１）から状態（２）にラッチされ、フリップ・フロップ１１ａから信号２００３ａが出力される。
【００１４】
フリップ・フロップ１１ａからの信号２００３ａは出力１０１１ａとして、スイッチ制御回路５ａに入力され、スイッチ制御回路５ａは、スイッチ電源１ａの動作を停止するなどの措置を取る。この状態（２）はリセット端子１００８ａにリセット信号が入力されるまで維持される。
【００１５】
このような構成の保護回路においては、以下に説明するように、入力や負荷の変動により誤動作を生じ易いという問題点がある。
【００１６】
すなわち、入力１００１ａの電圧が低下していきスイッチ電源１ａの能力を超えると出力１００２ａの電圧が維持できなくなる。この電圧低下により過負荷検出回路７ａが過負荷検出信号２００１ａを発生する。
【００１７】
そして、この様な状態が続くと最終的にフリップ・フロップ１１ａの出力１０１１ａがセットされ状態（２）にラッチされる。これにより、スイッチ制御回路５ａは、スイッチ電源１ａの動作を停止するなどの措置を取る。この状態はフリップ・フロップ１１ａのリセット端子１００８ａにリセット信号が入力されるまで維持される為、この誤動作による影響は甚大である。
【００１８】
次に、図４におけるスイッチング電源に対する保護動作を説明する。
【００１９】
負荷３ｂが増大する等の異常が生じた場合、スイッチ電源１ｂに流れる電流も増加する。それに伴いスイッチ電源１ｂを構成する素子に流れる電流も増加する。電流がある一定値を超えると素子破壊を防ぐため過電流検出器６ｂが過電流検出信号２００２ｂを発する。
【００２０】
過電流検出信号２００２ｂは、出力１００５ｂとしてスイッチ制御回路５ｂおよびホールド回路１２ｂに入力される。出力１００５ｂの入力に基づきスイッチ制御回路５ｂは、制御出力１００４ｂをスイッチ電源１ｂに送り、スイッチ電源１ｂ内のスイッチをＯＦＦする等の措置をスイッチング毎にとる。
【００２１】
また、出力１００５ｂを入力したホールド回路１２ｂは、過電流検出信号２００２ｂをサンプルリングして一定期間（例えばスイッチングサイクル期間）ホールドする。よってホールド回路１２ｂの出力信号２００４ｂは、過電流検出器６ｂの過電流検出信号２００２ｂが継続的に発生している場合には、ある一定の状態（図では「Ｈ」状態）に保たれる。
【００２２】
この出力信号２００４ｂは出力１０１２ｂとして論理回路８ｂに入力され、論理回路８ｂで反転された出力１００７ｂとして遅延回路９ｂに入力される。出力信号２００４ｂが遅延回路９ｂの遅延時間以上続くと、遅延回路９ｂからの出力１００９ｂが論理回路１０ｂを経由して出力１０１０ｂとしてフリップ・フロップ１１ｂに入力される。
【００２３】
これにより、フリップ・フロップ１１ｂはセットされ、初期の状態（１）から状態（２）にラッチされ、フリップ・フロップ１１ｂからの出力１０１１ｂとして信号２００３ｂがスイッチ制御回路５ｂに入力される。
【００２４】
フリップ・フロップ１１ｂからの信号２００３ｂが入力されると、スイッチ制御回路５ｂは、スイッチ電源１ｂの動作を停止するなどの措置を取る。このフリップ・フロップ１１ｂの状態（２）はリセット端子１００８ｂにリセット信号が入力されるまで維持される。
【００２５】
しかし、このような構成の保護回路においては、図３に示した構成例と同様に、以下に説明するように、入力の変動により誤動作を生じ易いという問題点がある。例えば、低い電圧から高い電圧へ入力１００１ｂが急激に変動した場合に誤動作が生じる。
【００２６】
すなわち、このような入力変動が生じた場合、制御回路４ｂおよびスイッチ電源１ｂが持つ遅延により、スイッチ電源１ｂには遅延が生じる。この過渡期ではスイッチ電源１ｂに流れる電流が増加する。これに伴い過電流検出回路６ｂが過電流検出信号２００２ａを発生する。
【００２７】
過電流検出回路６ｂからの過電流検出信号２００２ａの発生状態が続くと、上述したように、最終的にフリップ・フロップ１１ｂの出力１０１１ｂとして信号２００３ｂがセットされるので、スイッチ制御回路５ｂは、スイッチ電源１ｂの動作を停止するなどの措置を取る。この状態は、フリップ・フロップ１１ｂのリセット端子１００８ｂにリセット信号が入力されるまで維持される為、この誤動作による影響は甚大である。
【００２８】
【発明が解決しようとする課題】
解決しようとする問題点は、従来の技術では、入力や負荷の変動によるスイッチング電源装置（スイッチングレギュレータ）の誤動作を効率的に防止することができない点である。
【００２９】
本発明の目的は、これら従来技術の課題を解決し、スイッチング電源装置（スイッチングレギュレータ）の信頼性と性能および省スペース化の向上を図ることである。
【００３０】
【課題を解決するための手段】
上記目的を達成するため、本発明は、スイッチとダイオードおよび容量とコイル等から構成され入出力変換を行うスイッチング電源を保護するスイッチング電源保護回路として、スイッチング電源を構成する各素子に過度の電流が流れた場合に過度電流検出信号を発する過電流検出器と、この過電流検出器からの過度電流検出信号を入力し、スイッチング電源を構成するスイッチ類を制御してスイッチング電源を構成する各素子の破壊を防ぐスイッチ制御回路と、過電流検出器からの過度電流検出信号をサンプリングし所定期間ホールドして出力するホールド回路と、スイッチング電源の出力異常を検出して過負荷検出信号を発する過負荷検出器と、この過負荷検出器からの過負荷検出信号とホールド回路からの過度電流検出信号との論理積をとり、両信号の出力が所定時間持続した場合に、出力を初期の状態（１）から状態（２）にラッチするラッチ回路とを設け、このラッチ回路の状態（２）の出力に伴いスイッチ制御回路の動作を停止させる処理を含むスイッチング電源に対する保護処理を、過負荷検出器からの過負荷検出信号とホールド回路からの過度電流検出信号の両方が所定時間持続して出力されるまで保留することを特徴とする。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態を、図面により詳細に説明する。
【００３２】
図１は、本発明に係わるスイッチング電源保護回路の構成例を示すブロック図であり、図２は、図１のスイッチング電源保護回路におけるホールド回路の構成例を示すブロック図である。
【００３３】
図１において、保護回路を除くスイッチング電源装置（スイッチングレギュレータ）の基本構成として、入力を出力に変換するためのスイッチとダイオードおよび容量とコイル等から構成されるスイッチ電源（図中「Ｐｏｗｅｒ　Ｓｔａｇｅ」と記載）１と、スイッチ電源１のスイッチ類をコントロールする為のスイッチ制御回路（図中「Ｓｗｉｔｃｈ　Ｃｏｎｔｒｏｌ」と記載）５、スイッチ電源１からの出力を制御する制御回路４、および出力容量２、負荷３がある。
【００３４】
そして、スイッチ電源１を構成する素子に過剰な電流が流れたり、負荷３が増大した場合にスイッチ電源１が破壊しないように何らかの措置をとる保護回路部分が設けられている。
【００３５】
この保護回路として、本例では、過電流検出器６、論理回路（ＮＡＮＤ）８、遅延回路（図中「Ｈ→Ｌ　Ｄｅｌａｙ」と記載）９、論理回路（ＮＯＲ）１０、フリップ・フロップ１１、過負荷検出器７、ホールド回路（図中「回路Ａ」と記載）１２が設けられている。
【００３６】
過電流検出器６は、スイッチ電源１において導通（ＯＮ）しているスイッチの電流をスイッチング毎に監視し、ある限界を超えた場合に、過電流検出信号を発する。
【００３７】
また、過負荷検出器７は、負荷３が大きすぎて、スイッチ電源１の出力の電圧が異常に落ちた場合、あるいは結果的にＰＷＭ制御において最大デューティ（ＤＵＴＹ）に達した場合などに、過負荷検出信号を発する。
【００３８】
以下、図１に示す構成のスイッチング電源装置に対する保護動作を説明する。
【００３９】
負荷３が増大する等の異常が生じた場合、スイッチ電源１に流れる電流も増加する。それに伴いスイッチ電源１を構成する素子に流れる電流も増加する。この電流がある一定値を超えると、素子破壊を防ぐため過電流検出器６が過電流検出信号２００２を発する。
【００４０】
過電流検出信号２００２は、出力１００５としてスイッチ制御回路５およびホールド回路１２に入力される。出力１００５の入力に基づきスイッチ制御回路５は、制御出力１００４をスイッチ電源１に送り、スイッチ電源１内のスイッチをＯＦＦする等の措置をスイッチング毎にとり、素子破壊を防ぐ。
【００４１】
また、出力１００５を入力したホールド回路１２は、過電流検出信号２００２をサンプルリングして一定期間（例えばスイッチングサイクル期間）ホールドする。よってホールド回路１２の出力信号２００３は、過電流検出器６の過電流検出信号２００２が継続的に発生している場合には、ある一定の状態（図では「Ｈ」状態）に保たれる。尚、系の特性により過電流検出器６自体が、過電流検出信号２００２のサンプリング・ホールド機能を備えている場合には、ホールド回路１２を設ける必要は無い。
【００４２】
この出力信号２００３は出力１０１２として論理回路（ＮＡＮＤ）８に入力される。図４で示した従来技術では、この論理回路（ＮＡＮＤ）８の代わりに論理回路（ＮＯＴ）が設けられ、出力信号２００３のみにより、以降の遅延回路９、フリップ・フロップ１１の動作が制御されていた。
【００４３】
しかし、本例では、論理回路（ＮＡＮＤ）８を設け、ホールド回路１２からの出力信号２００３（過電流検出器６からの過電流検出信号２００２）と、以下に説明する過負荷検出記２からの過負荷検出信号２００１とにより、以降の遅延回路９、フリップ・フロップ１１の動作が制御される。
【００４４】
すなわち、過負荷検出器７は、出力の負荷３が大きくスイッチ電源１の能力を超えた場合に、過負荷検出信号２００１を発する。ここで、スイッチ電源１の能力を超えるとは、負荷増大のために出力の電圧が維持できなくなること、または、負荷の増大に伴いスイッチ電源１を構成する素子に過度の電圧あるいは電流ストレスがかかり、破壊の危険が生じること等を指す。
【００４５】
過負荷の判断は、実際に出力１００２等の電圧低下を監視することや、ＰＷＭ制御において、ＤＵＴＹを監視すること等が考えられる。このようにして、負荷３が増大する等の異常が生じた場合に、過負荷検出器７は、これを検出して過負荷検出信号２００１を発する。この過負荷検出信号２００１は出力１００６として論理回路（ＮＡＮＤ）８に入力される。
【００４６】
論理回路（ＮＡＮＤ）８では、過負荷検出器７からの過負荷検出信号２００１と過電流検出器６からの過電流検出信号２００２の両方が入力されると、その論理積の反転である出力１００７を遅延回路９に送出する。
【００４７】
そして、この論理回路（ＮＡＮＤ）８からの出力１００７が遅延回路９の遅延時間以上続くと、遅延回路９からは出力信号１００９が出力される。本例では、ＨからＬに入力が変化した場合、ある遅延時間の後、出力ＨからＬへ変化させる。これは、過電流検出信号２００２および過負荷検出信号２００１が異常検出時にＨとなる場合のものであり、全体として論理的に同等であれば特に限定するものではない。
【００４８】
遅延回路９からの出力信号１００９は、論理回路１０を経由して出力１０１０としてフリップ・フロップ１１に達する。
【００４９】
論理回路１０からの出力１０１０を受けたフリップ・フロップ１１は、セットされ、初期の状態（１）から状態（２）にラッチされ、フリップ・フロップ１１から信号２００４が出力される。
【００５０】
このフリップ・フロップ１１からの出力１０１１（信号２００４）は、初期の状態（１）から状態（２）へラッチする機能を有し、状態（１）の場合は、スイッチ制御回路５には直接影響を及ぼさないが、状態（２）に遷移した場合は、異常状態と判断し、スイッチ制御回路５に作用して、スイッチ電源１に対して何らかの保護措置をとる。
【００５１】
また、この保護措置は、リセット端子１００８によって初期の状態（１）にリセットされるまで続くものとし、本例では、初期の状態（１）に対応する動作と、状態（２）に対応する動作の内容は問わない。
【００５２】
フリップ・フロップ１１からの信号２００３は出力１０１１として、スイッチ制御回路５に入力され、スイッチ制御回路５は、スイッチ電源１の動作を停止するなどの措置を取る。この状態（２）はリセット端子１００８にリセット信号が入力されるまで維持される。
【００５３】
このように、本例では、論理回路（ＮＡＮＤ）８を設け、過負荷検出記２からの過負荷検出信号２００１とにより、以降の遅延回路９、フリップ・フロップ１１の動作が制御される。従って、過負荷検出器７が異常を検出し、同時に過電流検出器６が異常を検出している状態が、遅延回路９の遅延時間以上に続いた場合のみに、フリップ・フロップ１１は初期の状態（１）から状態（２）にラッチされ、フリップ・フロップ１１の出力信号１０１１に基づくスイッチ制御回路５による、スイッチ電源１の動作を停止する等の措置をとるので、従来のような誤動作は生じない。
【００５４】
例えば、入力電圧が低下した場合には、この入力電圧の低下により、過負荷検出器７が過負荷検出信号２００１を発するが、過電流検出器６は入力電圧の低下のみでは過電流検出信号２００２を発しない。よって、フリップ・フロップ１１が入力電圧の低下により初期の状態（１）から状態（２）にラッチされることはない。すなわち入力電圧低下による従来のような誤動作は生じない。
【００５５】
また、入力電圧変動が生じた場合、例えば入力電圧が低い電圧から高い電圧へ変動した場合、制御回路４およびスイッチ電源１が持つ遅延により、スイッチ電源１にも遅延が生じ、この過渡期ではスイッチ電源１に流れる電流が増加し、それに対応して過電流検出回路６が過電流検出信号２００２を発生する。
【００５６】
しかし、出力は供給過剰の電流により電圧低下を招くことはなく、むしろ上昇する傾向にある。従って過負荷検出器７が検出信号を発生することはない。よってラッチ回路１１が入力変動により初期の状態（１）から状態（２）にラッチされることはない。すなわち入力変動による従来のような誤動作は生じない。
【００５７】
次に、ホールド回路１２の構成を図２を用いて説明する。
【００５８】
図２（ａ）に示すように、本例のホールド回路１２は、インバータ２１，２４と電流源２２、容量２３から構成され、その入力端子４００１には、過電流検出器６からの過電流検出信号２００２が入力され、一定時間ホールドされて出力端子４００２から信号２００３として出力される。
【００５９】
図２（ｂ）に示すように、今、図１におけるスイッチング電源装置のスイッチ電源１を構成する素子に波形５００１のような電流が流れているとすると、規定された電流の最大値に達すると過電流検出器６が検出し、スイッチ制御回路５が動作していずれかのスイッチをＯＦＦにする為、一定の電流値以上にはならない。
【００６０】
この状態での過電流検出器６の波形が５００２であり、図２（ａ）に示す入力端子４００１に、この波形５００２が入力された場合のインバータ２１の出力波形が波形５００３となる。
【００６１】
このインバータ２１は、電流源２２に接続されインバータの出力がＬ→Ｈへの遷移速度が制限される構成となっている。このため、この遷移速度およびインバータ２４の閾値を考慮して設計しておけば、その期間はホールドされることになる。
【００６２】
このような回路構成にしておくとインバータ２４の出力波形は、波形５００４のようになる。
【００６３】
このように、本例によれば、非常な簡単な構成であるが、過電流検出器６から発生する過電流検出信号２００２をサンプリングして一定期間ホールドする機能を有する回路となる。
【００６４】
尚、図２に示した図１のホールド回路１２の構成に関しては、必ずしも、この図２に示す構成をとる必要はないが、本図２に示す構成とすることにより、回路を単純化できるとの利点がある。
【００６５】
以上、図１および図２を用いて説明したように、本例では、スイッチとダイオードおよび容量とコイル等から構成され入出力変換を行うスイッチング電源１を保護するスイッチング電源保護回路として、スイッチング電源１を構成する各素子に過度の電流が流れた場合に過度電流検出信号２００２を発する過電流検出器６と、この過電流検出器６からの過度電流検出信号２００２を入力し、スイッチング電源１を構成するスイッチ類を制御してスイッチング電源１を構成する各素子の破壊を防ぐスイッチ制御回路５と、過電流検出器６からの過度電流検出信号２００２をサンプリングし所定期間ホールドして出力するホールド回路１２と、スイッチング電源１の出力異常を検出して過負荷検出信号２００１を発する過負荷検出器７と、この過負荷検出器７からの過負荷検出信号２００１とホールド回路１２からの過度電流検出信号２００３との論理積をとり、両信号の出力が所定時間持続した場合に、出力を初期の状態（１）から状態（２）にラッチするラッチ回路（論理回路８、遅延回路９、論理回路１０，フリップ・フロップ１１）とを設け、このラッチ回路の状態（２）の出力に伴い、スイッチ制御回路５の動作を停止させる処理を含むスイッチング電源に対する保護処理を、過負荷検出器からの過負荷検出信号とホールド回路からの過度電流検出信号の両方が所定時間持続して出力されるまで保留する。
【００６６】
このことにより、入力や負荷の変動によるスイッチング電源装置（スイッチングレギュレータ）の誤動作を効率的に防止することができ、スイッチング電源装置（スイッチングレギュレータ）の信頼性と性能および省スペース化の向上を図ることができる。
【００６７】
尚、本発明は、図１と図２を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、図２で示した回路において、インバータ２１の遷移スピードを調整する電流源２２の代わりに、単純な抵抗を用いても良い。
【００６８】
また、図２で示した回路の正反の論理は、システムの構成に応じて逆でも良いし、また、容量２３の接地点もグラウンド以外の定電位を接点としても良い。
【００６９】
また、図１において、論理回路１０は本例ではＮＯＲ構成となっているが、これも、過電流検出信号２００２および過負荷検出信号２００１が異常検出時にＨとなることによるものであり、全体として論理的に同等であれば特に限定するものではない。すなわち、論理回路１０ａの出力１０１０ａは、フリップ・フロップ１１ａの出力１０１１ａを初期の状態（１）から状態（２）にラッチするためのもんであり、機能的に同等であれば、論理回路１０ａの構成を変えても良い。
【００７０】
また、本例では、図１において、論理回路８を、ＮＡＮＤとしているが、これは過電流検出信号２００２および過負荷検出信号２００１が以上検出時にＨとなる場合であり、全体として論理的に同等であれば、特に限定するものではない。
【００７１】
また、本例では、図１におけるフリップ・フロップ１１は、ＳＲフリップ・フロップ構成としているが、これも、過電流検出信号２００２および過負荷検出信号２００１が異常検出時にＨとなる場合のものであり、全体として論理的に同等であれば特に限定するものではない。
【００７２】
また、図１において、制御回路４は、スイッチ電源１の出力をスイッチ制御回路５を介して制御するものであるが、本例では、制御信号の出力１００３は１つとなっているが、複数個の制御出力としても良い。さらに、スイッチ制御回路５からスイッチ電源１への制御信号の出力１００４も１つではなく複数としても良い。
【００７３】
また、図１において、フリップ・フロップ１１のリセット信号に関しては、本例では、初期の状態（１）にリセットする時にＨ入力を要し、それ以外の場合はＬとするが、機能的に同等であれば別の構成としても良い。
【００７４】
また、図２に示す各波形例においても、ＬからＨへ遷移する例を示しているが、正負の論理を限定するものではない。
【００７５】
【発明の効果】
本発明によれば、入力や負荷の変動によるスイッチング電源装置（スイッチングレギュレータ）の誤動作を効率的に防止することができ、スイッチング電源装置（スイッチングレギュレータ）の信頼性と性能および省スペース化の向上を図ることが可能である。
【図面の簡単な説明】
【図１】本発明に係わるスイッチング電源保護回路の構成例を示すブロック図である。
【図２】図１のスイッチング電源保護回路におけるホールド回路の構成例を示すブロック図である。
【図３】従来のスイッチング電源装置およびその保護回路の構成例を示すブロック図である。
【図４】従来のスイッチング電源装置およびその保護回路の他の構成例を示すブロック図である。
【符号の説明】
１：スイッチ電源（「Ｐｏｗｅｒ　Ｓｔａｇｅ」）、２：容量、３：負荷、４：制御回路、５：スイッチ制御回路（「Ｓｗｉｔｃｈ　Ｃｏｎｔｒｏｌ」）、６：過電流検出器、７：過負荷検出器、８：論理回路（ＮＡＮＤ）、９：遅延回路（「Ｈ→Ｌ　Ｄｅｌａｙ」）、１０：論理回路（ＮＯＲ）、１１：フリップ・フロップ、１２：ホールド回路（「回路Ａ」）、２１，２４：インバータ、２２：電流源、２３：容量、１００１：スイッチ電源の入力、１００２：スイッチ電源の出力、１００３：制御回路の出力、１００４：スイッチ制御回路の出力、１００５：過電流検出器の出力、１００６：過負荷検出器の出力、１００７：論理回路（８）の出力、１００８：リセット端子、１００９：遅延回路（９）の出力、１０１０：論理回路（１０）の出力、１０１１：フリップ・フロップ（１１）の出力、１０１２：ホールド回路（１２）の出力、２００１：過負荷検出信号（波形）、２００２：過電流検出信号（波形）、２００３：ホールド回路（１２）の出力信号（波形）、２００４：フリップ・フロップの出力信号（波形）、４００１：入力端子、４００２：出力端子、４００３：インバータ（２１）の出力端子、５００１：スイッチ電源（１）中の素子における電流波形、５００２：過電流検出信号の波形、５００３：インバータ（２１）の出力波形、５００４：インバータ（２４）の出力波形、１ａ，１ｂ：スイッチ電源（「Ｐｏｗｅｒ　Ｓｔａｇｅ」）、２ａ，２ｂ：容量、３ａ，３ｂ：負荷、４ａ，４ｂ：制御回路、５ａ，５ｂ：スイッチ制御回路（「ＳｗｉｔｃｈＣｏｎｔｒｏｌ」）、６ａ，６ｂ：過電流検出器、７ａ：過負荷検出器、８ａ，８ｂ：論理回路（ＮＯＴ）、９ａ，９ｂ：遅延回路（「Ｈ→Ｌ　Ｄｅｌａｙ」）、１０ａ，１０ｂ：論理回路（ＮＯＲ）、１１ａ，１１ｂ：フリップ・フロップ、１２ｂ：ホールド回路（「回路Ａ」）。
【図１】
2004048884.tif 000003
【図２】
2004048884.tif 000004
【図３】
2004048884.tif 000005
【図４】
2004048884.tif 000006