(57)【要約】　　　（修正有）【課題】動作電圧と暗電流量が低くかつ素子内の電界制御が容易な、長波長帯の超高速アバランシ・フォトダイオードを提供する。【解決手段】半絶縁性基板上に、半絶縁性バッファ層１０１とｎ型半導体電極層１０２と半絶縁性半導体なだれ増倍層１０３と電界制御層１０４とｐ型半導体電界緩衝層１０５とバンドギャップ傾斜層１０６とｐ型半導体光吸収層１０７とｐ型半導体拡散バリア層１０８とｐ型半導体電極層１０９とを順次積層し、バンドギャップ傾斜層および電界制御層の各々のドーパント濃度分布を、動作状態におけるｐ型半導体光吸収層の、バンドギャップ傾斜層との界面近傍以外の領域が電気的中性となるように決定した。【選択図】　　　　図１
2004031707.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性基板上に、半絶縁性バッファ層と、ｎ型半導体電極層と、半絶縁性半導体なだれ増倍層と、電界制御層と、ｐ型半導体電界緩衝層と、バンドギャップ傾斜層と、ｐ型半導体光吸収層と、ｐ型半導体拡散バリア層と、ｐ型半導体電極層とが順次積層された積層構造を有し、前記ｎ型半導体電極層と前記ｐ型半導体電極層の各々に金属電極を備え、
前記バンドギャップ傾斜層および前記電界制御層の各々のドーパント濃度分布が、動作状態における前記ｐ型半導体光吸収層の、前記バンドギャップ傾斜層との界面近傍以外の領域が電気的中性となるように決定されていることを特徴とするアバランシ・フォトダイオード。
【請求項２】
前記ｐ型半導体光吸収層内の前記バンドギャップ傾斜層方向へのドーパント濃度が、均一分布もしくは傾斜分布を有することを特徴とする請求項１に記載のアバランシ・フォトダイオード。
【請求項３】
前記ｐ型半導体光吸収層が、ＩｎＧａＡｓＰ混晶からなることを特徴とする請求項１または２に記載のアバランシ・フォトダイオード。
【請求項４】
前記バンドギャップ傾斜層が、ＩｎＧａＡｓＰ混晶またはＩｎＧａＡｌＡｓ混晶からなることを特徴とする請求項１乃至３の何れかに記載のアバランシ・フォトダイオード。
【請求項５】
前記半絶縁性半導体なだれ増倍層、前記電界制御層および前記ｐ型半導体電界緩衝層の少なくとも１層が、ＩｎＰまたはＩｎＡｌＡｓ混晶からなることを特徴とする請求項１乃至４の何れかに記載のアバランシ・フォトダイオード。
【請求項６】
前記積層構造が、前記ｐ型半導体電界緩衝層もしくは前記バンドギャップ傾斜層を上面とし前記半絶縁性半導体なだれ増倍層を下面とする第１のメサ構造と、前記ｐ型半導体電極層を上面とし前記バンドギャップ傾斜層もしくは前記ｐ型半導体光吸収層を下面とする第２のメサ構造とから構成されており、
当該第２のメサ構造が、前記第１のメサ構造の上面の外周部に一定の幅を有するように配置されていることを特徴とする請求項１乃至５の何れかに記載のアバランシ・フォトダイオード。
【請求項７】
前記第１のメサ構造の上面の外周部の領域にガードリングを備え、
当該ガードリングが、前記ｐ型半導体光吸収層の単層構造もしくは当該ｐ型半導体光吸収層と前記バンドギャップ傾斜層の積層構造を有するメサストライプ状の第１のガードリング、または、前記第１のメサ構造の上面から前記電界制御層の一部または全部を掘り込んだ形状のリセス状の第２のガードリングのいずれか一方もしくは双方で構成されていることを特徴とする請求項６に記載のアバランシ・フォトダイオード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アバランシ・フォトダイオードに関し、より詳細には、動作電圧と暗電流量が低く、かつ、素子内の電界制御が容易な、長波長帯の超高速アバランシ・フォトダイオードに関する。
【０００２】
【従来の技術】
アバランシ・フォトダイオード（ＡＰＤ）は、素子自体が増幅機能を有していることから、光計測用や光通信用の高感度の受光素子として広く用いられており、大容量長距離光通信に用いられる１．５５μｍ帯のＡＰＤには、化合物半導体を用いたヘテロ接合型のＳＡＭ（Ｓｅｐａｒａｔｅｄ　Ａｂｓｏｒｐｔｉｏｎ　ａｎｄ　Ｍｕｌｔｉｐｌｉｃａｔｉｏｎ）構造が採用されている。
【０００３】
このＳＡＭ構造は、バルク、もしくはバンドギャップエネルギが互いに異なる化合物半導体層を交互に積層させた超格子層で形成されたアバランシ層（なだれ増倍領域）とＩｎＧａＡｓなどの光吸収層（光電変換層）とを機能的に分離独立させたものである。この構造によれば、なだれ増倍領域のバンドギャップエネルギを光吸収層のそれよりも大きくすることにより、ｐｎ接合の暗電流を低減することができる。
【０００４】
すなわち、ＩｎＧａＡｓ光吸収層に高電界が印加されると、そのバンドギャップエネルギが小さいためにトンネル現象による暗電流が増大するので、ｐｎ接合の電圧のほとんどがなだれ増倍領域にかかるように設計される。光吸収層となだれ増倍領域の間に電界制御のための電荷層を導入して電界の制御性をあげ、暗電流を一層低減させることを目的としたＳＡＣＭ（Ｓｅｐａｒａｔｅｄ　Ａｂｓｏｒｐｔｉｏｎ　Ｃｈａｒｇｅ　ａｎｄ　Ｍｕｌｔｉｐｌｉｃａｔｉｏｎ）構造も提案されている。
【０００５】
これらのＳＡＭ構造とＳＡＣＭ構造のいずれのＡＰＤにおいても、所望のデバイス特性を得るためには光吸収層の厚みの決定が重要となる。なだれ増倍現象が生じない条件下で高いキャリア発生率（量子効率）が得られない素子でなだれ増倍現象を生じさせても高いＳ／Ｎ比と感度を確保することはできないため、周波数応答帯域を確保可能な範囲で光吸収層厚ＷＡを充分に厚くする必要がある。このため、従来のＳＡＣＭ構造のＡＰＤは、ｐｉｎ型のＰＤになだれ増倍層を接続して光吸収層を低不純物濃度化することで空乏層を広げる設計がなされている。
【０００６】
ここで、光吸収層内で生成された光励起キャリアをなだれ増倍領域に引き出すためには光吸収層自体に一定の電界を印加する必要があるので、光吸収層の高純度化と高品質化が求められ、例えば、光吸収層の厚みが２μｍの場合には、光吸収層内のｐ型不純物濃度をおおよそ１×１０１５ｃｍ−３以下に抑えなければならない。また、光吸収層となだれ増倍領域の間に設けられる電界制御層のｐ型不純物濃度と厚さに強く依存するため、電界制御層の形成には高精度の不純物濃度制御と層厚制御が求められる。
【０００７】
図４は、従来型のＡＰＤの構造例を説明するための図で、図４（ａ）はＡＰＤの断面図、図４（ｂ）はこのＡＰＤに電圧を印加した状態でのバンドダイアグラムである。このＡＰＤは、電極層４０１の上に、なだれ増倍層４０２と、電界制御層４０３と、電界緩衝層４０４と、バンドギャップ傾斜層４０５と、光吸収層４０６と電極層４０７が順次積層され、電極層４０１および４０７には各々の電極層に対応する金属電極４０８および４０９が設けられている。これらの電極層４０１および４０７から逆バイアスを印加すると、光吸収層４０６は空乏化して図４（ｂ）に示すようなバンド状態となり、この状態のＡＰＤに光吸収層４０６のバンドギャップ以上のエネルギをもつ光が入射するとその光は主に空乏化した光吸収層４０６で吸収され、そこで電子とホールの対が生成されて光電流が流れる。
【０００８】
このような構造のＡＰＤでは、応答速度の指標である周波数応答帯域（３ｄＢ帯域：ｆ３ｄＢ）は、なだれ増倍が加わらないｐｉｎ型ＰＤ動作の時に最大となる．キャリア走行時間（τＤ）がドリフト速度の遅いホールの走行時間で決まるものと仮定して電子の走行時間を無視すると、光吸収層厚をＷＡ、ホールのドリフト速度をｖｈとして、キャリア走行時間τＤは、
τＤ（ｐｉｎ）＝ＷＡ／３ｖｈ　　　　　　　　　　　　　　（１）
で与えられ、また、３ｄＢ帯域ｆ３ｄＢは、
ｆ３ｄＢ（ｐｉｎ）＝１／（２πτＤ）　　　　　　　　　　（２）
と近似される。
【０００９】
光吸収層にＩｎＧａＡｓを用いた場合には、ホールドリフト速度（ホール飽和速度）ｖｈは５×１０６ｃｍ／ｓであるから、３ｄＢ帯域ｆ３ｄＢは、
ｆ３ｄＢ（ｐｉｎ）＝〔１／ＷＡ（μｍ）〕×２４ＧＨｚ　　　（３）
となる。例えば、１０Ｇｂｉｔ／ｓの信号を受信するＡＰＤであれば３ｄＢ帯域はｆ３ｄＢ（ｐｉｎ）＝１５ＧＨｚが目安となるから、光吸収層厚ＷＡは１．６μｍ程度とする必要があり、この光吸収層の殆どの領域でホールの飽和速度を維持するためには、電界強度は５０ｋＶ／ｃｍ以上が必要となる。この電界強度は電圧換算で８Ｖ以上に相当するから、なだれ増倍層の電圧を加えた素子バイアスは通常２５Ｖ程度となる。
【００１０】
【発明が解決しようとする課題】
上述したような従来のＡＰＤは、ｐｉｎ−ＰＤに比べて印加する逆バイアス値（動作電圧）が高いというＡＰＤの一般的な問題に加え、光吸収層内の電界が電界制御層の厚みとドーピングレベルによって大きく左右されるという問題があった。すなわち、最適値よりも光吸収層内の電界が強くなると暗電流レベルが高くなり易く、逆に光吸収層内の電界が弱すぎると応答帯域が低くなり易いために、一般には、良好な再現性／制御性を実現するのは困難であるのが現状である。
【００１１】
特に、光吸収層にバンドギャップの小さなＩｎＧａＡｓを用いたＡＰＤでは、なだれ増倍層内のみならずＩｎＧａＡｓ光吸収層内でもなだれ増倍現象が生じて暗電流がレベルが高くなり易いという問題があった。
【００１２】
本発明は、このような問題に鑑みてなされたものであって、その目的とするところは、動作電圧と暗電流量が低くかつ素子内の電界制御が容易な、長波長帯の超高速アバランシ・フォトダイオードを提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項１に記載の発明は、アバランシ・フォトダイオードであって、半絶縁性基板上に、半絶縁性バッファ層と、ｎ型半導体電極層と、半絶縁性半導体なだれ増倍層と、電界制御層と、ｐ型半導体電界緩衝層と、バンドギャップ傾斜層と、ｐ型半導体光吸収層と、ｐ型半導体拡散バリア層と、ｐ型半導体電極層とが順次積層された積層構造を有し、前記ｎ型半導体電極層と前記ｐ型半導体電極層の各々に金属電極を備え、前記バンドギャップ傾斜層および前記電界制御層の各々のドーパント濃度分布が、動作状態における前記ｐ型半導体光吸収層の、前記バンドギャップ傾斜層との界面近傍以外の領域が電気的中性となるように決定されていることを特徴とする。
【００１４】
また、請求項２に記載の発明は、請求項１に記載のアバランシ・フォトダイオードにおいて、前記ｐ型半導体光吸収層内の前記バンドギャップ傾斜層方向へのドーパント濃度が、均一分布もしくは傾斜分布を有することを特徴とする。
【００１５】
また、請求項３に記載の発明は、請求項１または２に記載のアバランシ・フォトダイオードにおいて、前記ｐ型半導体光吸収層が、ＩｎＧａＡｓＰ混晶からなることを特徴とする。
【００１６】
また、請求項４に記載の発明は、請求項１乃至３の何れかに記載のアバランシ・フォトダイオードにおいて、前記バンドギャップ傾斜層が、ＩｎＧａＡｓＰ混晶またはＩｎＧａＡｌＡｓ混晶からなることを特徴とする。
【００１７】
また、請求項５に記載の発明は、請求項１乃至４の何れかに記載のアバランシ・フォトダイオードにおいて、前記半絶縁性半導体なだれ増倍層、前記電界制御層および前記ｐ型半導体電界緩衝層の少なくとも１層が、ＩｎＰまたはＩｎＡｌＡｓ混晶からなることを特徴とする。
【００１８】
また、請求項６に記載の発明は、請求項１乃至５の何れかに記載のアバランシ・フォトダイオードにおいて、前記積層構造が、前記ｐ型半導体電界緩衝層もしくは前記バンドギャップ傾斜層を上面とし前記半絶縁性半導体なだれ増倍層を下面とする第１のメサ構造と、前記ｐ型半導体電極層を上面とし前記バンドギャップ傾斜層もしくは前記ｐ型半導体光吸収層を下面とする第２のメサ構造とから構成されており、当該第２のメサ構造が、前記第１のメサ構造の上面の外周部に一定の幅を有するように配置されていることを特徴とする。
【００１９】
さらに、請求項７に記載の発明は、請求項６に記載のアバランシ・フォトダイオードにおいて、前記第１のメサ構造の上面の外周部の領域にガードリングを備え、当該ガードリングが、前記ｐ型半導体光吸収層の単層構造もしくは当該ｐ型半導体光吸収層と前記バンドギャップ傾斜層の積層構造を有するメサストライプ状の第１のガードリング、または、前記第１のメサ構造の上面から前記電界制御層の一部または全部を掘り込んだ形状のリセス状の第２のガードリングのいずれか一方もしくは双方で構成されていることを特徴とする。
【００２０】
【発明の実施の形態】
以下に、図面を参照して本発明の実施の形態について説明する。
【００２１】
図１は、本発明のＡＰＤの第１の構造例を説明するための図で、図１（ａ）はＡＰＤの断面図、図１（ｂ）はこのＡＰＤに電圧を印加した状態でのバンドダイアグラムである。このＡＰＤは、図示しない半絶縁性基板の上に、半絶縁性のバッファ層１０１を設け、この上に、電極特性を得るための充分なドーピングがなされたｎ型半導体の電極層１０２と、半絶縁性半導体からなるなだれ増倍層１０３と、電界制御層１０４と、ｐ型半導体からなる電界緩衝層１０５と、バンドギャップ傾斜層１０６と、ｐ型半導体の光吸収層１０７と、ｐ型半導体の拡散バリア層１０８と、電極特性を得るための充分なドーピングがなされたｐ型半導体の電極層１０９とが順次積層され、ｎ型電極層１０２およびｐ型電極層１０９には各々の電極層に対応する金属電極１１０および１１１が設けられている。
【００２２】
バンドギャップ傾斜層１０６および電界制御層１０４の各々のドーパント濃度分布は、ＡＰＤ動作状態における光吸収層１０７の、バンドギャップ傾斜層１０６との界面近傍以外の領域が電気的中性となるように決定されている。このため、このＡＰＤに電極層１０２および１０９から逆バイアスを印加すると各層内のエネルギーバンドは図１（ｂ）に示すような状態となり、非動作時においてｐ型を示す光吸収層１０７内のエネルギーバンドはバンドギャップ傾斜層１０６との界面近傍を除いて勾配をもたないフラットな状態となり、動作時における光吸収層１０７は、そのバンドギャップ傾斜層１０６との界面近傍以外の領域で電気的に中性となる。
【００２３】
この状態のＡＰＤに光吸収層１０７のバンドギャップ以上のエネルギをもつ信号光が入射すると、その光は主に電気的に中性化した光吸収層１０７で吸収されて電子とホールの対が生成される。生成したホールはｐ型半導体の拡散バリア層１０８を介してｐ型半導体の電極層１０９へと伝導電流として流れる一方、生成した電子は、ｐ型半導体の拡散バリア層１０８によって形成されたポテンシャル障壁によってｐ型半導体の電極層１０９への逆拡散が阻止され、バンドギャップ傾斜層１０６に拡散し、電界緩衝層１０５、および、電界制御層１０４を経てなだれ増倍層１０３へとドリフトしインパクトイオン化によるなだれ増倍現象が生じる。
【００２４】
光吸収層１０７で発生したホールは多数キャリアであるから、発生するホール電流は光吸収層１０７が電気的中性となるように振る舞うのみであり、光吸収層１０７内で発生するホールがＡＰＤの応答速度に関与することはない。すなわち、このような構造のＡＰＤの応答速度は、光吸収層１０７の多数キャリアであるホールには直接影響されず少数キャリアである電子の拡散でほぼ決まる。ここで、電子の拡散係数をＤｅ、ｐ型半導体の光吸収層１０７の厚みをＷＡＮとすると、キャリア走行時間τＤＮは、
τＤＮ＝ＷＡＮ２／３Ｄｅ　　　　　　　　　　　　（４）
で与えられ、また、３ｄＢ帯域ｆ３ｄＢは、
ｆ３ｄＢ＝１／（２πτＤＮ）　　　　　　　　　　（５）
と近似される。
【００２５】
光吸収層１０７にドーピングレベルが１×１０１７ｃｍ−３のｐ型ＩｎＧａＡｓを用いた場合には、ＩｎＧａＡｓ内の電子の移動度を８０００ｃｍ２／Ｖｓ、拡散係数を２００ｃｍ２／ｓとして、３ｄＢ帯域ｆ３ｄＢは、
ｆ３ｄＢ＝〔１／ＷＡＮ２（μｍ２）〕×９．６ＧＨｚ　　　（６）
となり、１０Ｇｂｉｔ／ｓの信号を受信するＡＰＤの３ｄＢ帯域ｆ３ｄＢの目安である１５ＧＨｚを得るためには、ｐ型半導体の光吸収層１０７の厚みを０．８μｍ程度と設定すればよいこととなる。この光吸収層１０７の厚みは通常のＡＰＤとして求められる量子効率を得るために充分な値であるが、ＡＰＤのデバイス構造を「導波路型」、もしくは、結晶面のファセットを用いて光を斜め方向から入射させる「屈折ファセット型」とすれば更に高い量子効率を得ることが可能となる。
【００２６】
なお、ＡＰＤの量子効率の観点からは、光吸収層１０７内のドーパント濃度は、バンドギャップ傾斜層１０６からｐ型半導体の拡散バリア層１０８の方向にドーピング濃度が増大する傾斜分布を有するように決定されて、上記の電子の拡散に加えドリフト効果が働くように設計されることが好ましい。光吸収層１０７内のバンドギャップが、バンドギャップ傾斜層１０６からｐ型半導体の拡散バリア層１０８の方向に増大するように半導体の組成も傾斜させることがより好ましい。
【００２７】
材料構成に関しては、ｐ型半導体の光吸収層１０７がＩｎＧａＡｓＰ混晶、バンドギャップ傾斜層１０６がＩｎＧａＡｓＰ混晶またはＩｎＧａＡｌＡｓ混晶、なだれ増倍層１０３、電界制御層１０４およびｐ型半導体の電界緩衝層１０５の少なくとも１層がＩｎＰまたはＩｎＡｌＡｓ混晶とする。
【００２８】
図１（ｂ）に示した本発明のＡＰＤの動作時のバンドダイアグラムと、図４（ｂ）に示した従来のＡＰＤの動作時のバンドダイアグラムとを比較すると、これらの光吸収層１０７、４０６内のバンド状態が大きく異なる。すなわち、従来のＡＰＤの光吸収層４０６は印加された逆バイアスにより空乏化してそのバンドがｐ型４０７電極層からバンドギャップ傾斜層４０５へと傾斜しており、１０Ｇｂｉｔ／ｓ用のＡＰＤではこの光吸収層４０６には約８Ｖの電圧が印加されているのに対して、本発明のＡＰＤの光吸収層１０７は動作時において電気的中性となるように設計されているためにそのバンドはバンドギャップ傾斜層１０６との界面近傍領域を除くほぼ全域に渡り平坦に近く，光吸収層１０７には電圧が印加されない状態で動作することとなる。このため、本発明のＡＰＤでは、これらの光吸収層１０７へ印加される電圧の差分である８Ｖ程度の低電圧動作が可能となる。
【００２９】
また、本発明のＡＰＤと従来のＡＰＤとはバンドプロファイルの制御性も異なる。すなわち、従来のＡＰＤでは電界緩衝層４０４と光吸収層４０６の内部の電界を独立して変えようとすると、これらの層と電界制御層４０３およびバンドギャップ傾斜層４０５との界面近傍領域のドーピングレベルおよび層厚を制御することが必要となる。
【００３０】
これに対して、本発明のＡＰＤでは、動作中の光吸収層１０７のバンドプロファイルはフラットであるため電界緩衝層１０５内部の電界のみを設計すれば良く、従って、バンドギャップ傾斜層１０６および電界制御層１０４の各々のドーパント濃度分布（濃度および層厚）のみを制御すればよいため、ＡＰＤの設計が単純化され構造制御性も向上することとなる。
【００３１】
さらに、本発明のＡＰＤの光吸収層１０７内ではバンドギャップ傾斜層１０６との界面近傍を除いてポテンシャル勾配が存在しないため、空乏化した光吸収層１０７内で発生し得る再結合電流やトンネル電流、さらには、なだれ増倍電流の発生が抑制され、動作バイアス状態での暗電流が低減される。
【００３２】
このように、本発明のＡＰＤは、従来のＡＰＤとは異なり、光吸収層内で速度の遅い多数キャリアであるホールの影響を排除して少数キャリアである電子のみを活性なキャリアとして用いた「単一走行キャリア」のＡＰＤであり、低電圧動作と容易なバンド制御とを実現可能としたものである。
【００３３】
図２は、本発明のＡＰＤの第２の構造例を説明するための図で、図２（ａ）はＡＰＤの断面図、図２（ｂ）はこのＡＰＤの平面図である。このＡＰＤの基本的な積層構造は図１（ａ）に示したＡＰＤと同様であり、バッファ層２０１の上に、ｎ型の電極層２０２と、なだれ増倍層２０３と、電界制御層２０４と、電界緩衝層２０５と、バンドギャップ傾斜層２０６と、ｐ型の光吸収層２０７と、ｐ型の拡散バリア層２０８と、ｐ型の電極層２０９とが順次積層され、ｎ型の電極層２０２およびｐ型の電極層２０９には各々の電極層に対応する金属電極２１０および２１１が設けられている。
【００３４】
このＡＰＤでは、電界緩衝層２０５を上面としなだれ増倍層２０３を下面とする第１のメサ構造の上に、ｐ型の電極層２０９を上面としバンドギャップ傾斜層２０６を下面とする第２のメサ構造が、第１のメサ構造の上面である電界緩衝層２０５の表面外周部に一定の幅を有するように配置されて設けられた構造が採用されている。
【００３５】
この構造を採用した場合には、電界緩衝層２０５は低濃度にドープされているために、第２のメサ構造が乗らない第１のメサ構造部分においても電界緩衝層２０５が横方向に広がって設けられることとなり、空乏化領域が広がる分だけなだれ増倍領域の周辺の電界強度が低減されると共に、第１のメサ構造表面の電界強度が低下して暗電流を低減させることができる。
【００３６】
より詳細に説明するならば、この第１のメサ構造表面の電位は、第２のメサ構造の端から遠ざかるにつれ低下し、この低下に伴いｐ形の電界制御層２０４中に中性化領域が自動的に発生し、電界制御層２０４のドーピング濃度とリーク電流で決まるところの電位で固定される。しかしながら、電界緩衝層２０５は低濃度にドープされているゆえ、一定の電界強度の低下は期待できる。
【００３７】
なお、この第１および第２のメサ構造は、図２に示した構成に限定されるものではなく、バンドギャップ傾斜層２０６を上面としなだれ増倍層２０３を下面とする第１のメサ構造と、ｐ型の電極層２０９を上面とし光吸収層２０７を下面とする第２のメサ構造とから構成することとしても同様の効果が得られる。
【００３８】
図３は本発明のＡＰＤの第３の構造例を説明するための図で、図３（ａ）はＡＰＤの断面図、図３（ｂ）はこのＡＰＤの平面図である。このＡＰＤの基本的な積層構造は図１（ａ）に示したＡＰＤと同様であり、バッファ層３０１の上に、ｎ型の電極層３０２と、なだれ増倍層３０３と、電界制御層３０４と、電界緩衝層３０５と、バンドギャップ傾斜層３０６と、ｐ型の光吸収層３０７と、ｐ型の拡散バリア層３０８と、ｐ型の電極層３０９とが順次積層され、ｎ型の電極層３０２およびｐ型の電極層３０９には各々の電極層に対応する金属電極３１０および３１１が設けられている。
【００３９】
この構造では、図２に示した構造に加え、電界緩衝層３０５を上面とする第１のメサの上に設けられたメサストライプ状のガードリング３１２と、電界緩衝層３０５の上面から堀り込んで形成されたリセス状のガードリング３１３が設けられている。図２に示した第２の構造例では、第１のメサの表面電位が電界制御層中に発生する中性化領域の影響を受けることを説明したが、この図に示した第３の構造例では、メサストライプ状のガードリング３１２部分の電位は、その下部にある電界制御層３０４の中性化が起こる電位降下がガードリング３１２がない部分よりも（不純物濃度分布の違いにより）小さくなるため、第２のメサ端からガードリング３１２のメサストライプまでの電位降下、および、ガードリング３１２のメサストライプ部分からその外側に向かっての電位降下が小さくなる。
【００４０】
すなわち、２つに分割されたこれらの領域における電位降下が互いにバランスすることで暗電流が決定されるゆえ、結局シリーズ接続された暗電流パス全体の電流を低下させることが可能となる。なお、リセス状のガードリング３１３は、中性化層が誘起されない様に、電界制御層３０４中もしくは電界制御層３０４の下面までの深さとする。このようにすると、なだれ増倍層３０３の側面の露出がなくなると共に、リセス状のガードリング３１３部分の電界が横方向に広がるため、暗電流の発生を一層抑制することが可能となる。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、バンドギャップ傾斜層および電界制御層の各々のドーパント濃度分布を、動作状態におけるｐ型半導体光吸収層の、バンドギャップ傾斜層との界面近傍以外の領域が電気的中性となるように決定決定して、少数キャリアである電子のみを活性なキャリアとして用いる「単一走行キャリア」構造としたので、光吸収層への電圧印加が不要となり逆バイアスの低電圧化が可能となるとともにバンド制御が容易となり、空乏化した光吸収層内で発生し得る再結合電流やトンネル電流、さらには、なだれ増倍電流の発生が抑制されて動作バイアス状態での暗電流が低減される。
【００４２】
また、光吸収層部分のメサを、電界緩衝層もしくは組成傾斜層を上面とするメサの内側に配置することにより、さらにはメサガードリングとリセスガードリングを追加して設けることにより、暗電流を一層低減させることができる。
【００４３】
以上の技術的な改善によりアバランシ・フォトダイオードのノイズを低減させ、より高感度の光レシーバを実現することに貢献することが可能となる。
【図面の簡単な説明】
【図１】本発明のＡＰＤの第１の構造例を説明するための図で、（ａ）はＡＰＤの断面図、（ｂ）はこのＡＰＤに電圧を印加した状態でのバンドダイアグラムである。
【図２】本発明のＡＰＤの第２の構造例を説明するための図で、（ａ）は断面図、（ｂ）は平面図である。
【図３】本発明のＡＰＤの第３の構造例を説明するための図で、（ａ）は断面図、（ｂ）は平面図である。
【図４】従来型のＡＰＤの構造例を説明するための図で、（ａ）はＡＰＤの断面図、（ｂ）はこのＡＰＤに電圧を印加した状態でのバンドダイアグラムである。
【符号の説明】
１０１、２０１、３０１　バッファ層
１０２、２０２、３０２　ｎ型の電極層
１０３、２０３、３０３、４０２　なだれ増倍層
１０４、２０４、３０４、４０３　電界制御層
１０５、２０５、３０５、４０４　電界緩衝層
１０６、２０６、３０６、４０５　バンドギャップ傾斜層
１０７、２０７、３０７、４０６　光吸収層
１０８、２０８、３０８　ｐ型の拡散バリア層
１０９、２０９、３０９　ｐ型電極層
１１０、１１１、２１０、２１１、３１０、３１１、４０８、４０９　金属電極
３１２　メサ状のガードリング
３１３　リセス状のガードリング
４０１、４０７　電極層
【図１】
2004031707.tif 000003
【図２】
2004031707.tif 000004
【図３】
2004031707.tif 000005
【図４】
2004031707.tif 000006