(57)【要約】【課題】必要な外付け部品を極力減らすことおよび温度変化によるクランプ電圧の変動を低減すること。【解決手段】オペアンプ２２が出力する基準電圧ＶｒはＶＤＤ−ＶＧＳ（Ｑ１３）　となる。端子１８の電圧Ｖｉｎ１　がＶｒ＋Ｖｔｈ（Ｑ１１）　以上になると、トランジスタＱ１１がオンとなり、入力電圧Ｖｉｎ１　はＶｒ＋ＶＧＳ（Ｑ１１）　にクランプされる。トランジスタＱ１１とＱ１３は同サイズに形成され温度的に密に結合されているので、温度変化にかかわらずＶＧＳ（Ｑ１１）　とＶＧＳ（Ｑ１３）　とが等しくなり、クランプ電圧ＶＣＬは常にＶＤＤに等しくなる。【選択図】　図１
2004048354.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路装置として構成され当該半導体集積回路装置の信号入力端子に入力される電圧をクランプするクランプ回路において、
ゲートとドレインとが接続され、ソースに印加された目標クランプ電圧をゲート・ソース間電圧だけシフトしてドレインから出力する第１のトランジスタと、
この第１のトランジスタの出力電圧を入力しその電圧に応じた基準電圧を出力するバッファ回路と、
前記第１のトランジスタと同じ導電型であって、ソースが前記信号入力端子に接続され、ゲートが前記バッファ回路の出力端子に接続された第２のトランジスタとを備えて構成されていることを特徴とするクランプ回路。
【請求項２】
前記第２のトランジスタのゲートとドレインとが接続されていることを特徴とする請求項１記載のクランプ回路。
【請求項３】
前記第１および第２のトランジスタの基板電位は、ソース電位に等しく設定されていることを特徴とする請求項１または２記載のクランプ回路。
【請求項４】
半導体集積回路装置として構成され当該半導体集積回路装置の信号入力端子に入力される電圧をクランプするクランプ回路において、
ベースとコレクタとが接続され、エミッタに印加された目標クランプ電圧をベース・エミッタ間電圧だけシフトしてコレクタから出力する第１のトランジスタと、
この第１のトランジスタの出力電圧を入力しその電圧に応じた基準電圧を出力するバッファ回路と、
前記第１のトランジスタと同じ接合形式であって、エミッタが前記信号入力端子に接続され、ベースが前記バッファ回路の出力端子に接続された第２のトランジスタとを備えて構成されていることを特徴とするクランプ回路。
【請求項５】
前記第２のトランジスタのベースとコレクタとが接続されていることを特徴とする請求項４記載のクランプ回路。
【請求項６】
前記第１および第２のトランジスタのサイズが異なっていることを特徴とする請求項１ないし５の何れかに記載のクランプ回路。
【請求項７】
前記第１のトランジスタに対し直列に接続された定電流回路を設けたことを特徴とする請求項１ないし６の何れかに記載のクランプ回路。
【請求項８】
前記バッファ回路は、ボルテージフォロアの接続形態を持つオペアンプから構成されていることを特徴とする請求項１ないし７の何れかに記載のクランプ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置として構成され当該半導体集積回路装置の信号入力端子に入力される電圧をクランプ回路に関する。
【０００２】
【発明が解決しようとする課題】
近年、大規模半導体集積回路装置（ＬＳＩ）について、その動作速度をより速めるとともにチップ面積をより縮小化することを目的として製造工程の微細化が進んでいる。この微細化に伴って、例えばＭＯＳデバイスの場合ゲート酸化膜の膜厚が薄くなるため、十分な素子寿命を確保するためにゲート印加電圧を下げるとともに、素子の劣化や破壊を防止するために電源電圧を超える電圧の印加を極力抑える必要が生じる。
【０００３】
前者に対しては、降圧回路を用いた電源電圧の低電圧化が有効であり、主としてＬＳＩの内部ロジック回路に用いられている。後者に対しては、外部信号入力端子と内部回路との間にクランプ回路を付加したり、ＬＳＩの外部にクランプ回路を付加することが有効である。
【０００４】
アナログ系のクランプ回路に係る従来構成について、自動車のＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）　に用いられる回路構成を例に図５を参照しながら説明する。この図５において、制御基板１には、バッテリ電圧ＶＢを入力して制御用の電源電圧ＶＤＤ（５Ｖ±５％）を出力する電源ＩＣ２、複数のセンサ信号を入力し種々の制御を実行する制御ＩＣ３、および制御ＩＣ３の外部に設けられたクランプ回路４が搭載されている。コネクタ５から入力されるセンサ信号は、通常０Ｖから５Ｖの範囲内の電圧を持つが、単に信号が入力されているか否かを検出するために設けられる端子や故障したセンサが繋がっている端子にはバッテリ電圧ＶＢ（最大で１６Ｖ程度）が印加される場合がある。
【０００５】
端子５ｃ、５ｄから入力されるセンサ信号は、それぞれ抵抗Ｒ１とＲ３、抵抗Ｒ２とＲ４を介して制御ＩＣ３内部のバッファ回路６、７に入力され、Ａ／Ｄコンバータの各チャンネルに入力される。制御ＩＣ３の外部において、抵抗Ｒ１とＲ３との共通接続点とグランド線８との間、抵抗Ｒ２とＲ４との共通接続点とグランド線８との間には、それぞれ上記クランプ回路４を構成するツェナー電圧５．３ＶのツェナーダイオードＤ１、Ｄ２が接続されている。
【０００６】
また、制御ＩＣ３の内部において、バッファ回路６、７の各入力端子とグランド線８との間にはそれぞれダイオードＤ３、Ｄ４が接続され、バッファ回路６、７の各入力端子と制御電源線９との間にはそれぞれダイオードＤ５、Ｄ６が接続されている。これらダイオードＤ３〜Ｄ６により制御ＩＣ３内部のクランプ回路１０が構成されている。
【０００７】
この構成では、バッファ回路６、７の入力電圧は入力信号のレベルによらず５．３Ｖ以下、−ＶＦ（約−０．５Ｖ）以上に制限される。従って、バッファ回路６、７をはじめとする制御ＩＣ３の内部回路には、高電位側が５Ｖ＋１０％（＝５．５Ｖ）、低電位側が−１０％（＝−０．５Ｖ）の耐圧を持つＭＯＳデバイスの製造工程（低耐圧デバイス工程）を採用できる。しかし、制御ＩＣ３が多数のセンサ信号を入力する場合には、各信号ごとにツェナーダイオードが必要となり、制御基板１の面積が増大するとともにコストが上昇するという問題がある。
【０００８】
これに対し、ツェナーダイオードＤ１、Ｄ２を除いた場合、入力信号の高電位側の制限電圧は、電源電圧ＶＤＤの電圧変動（５Ｖ±５％）を考慮すると５．２５Ｖ＋ＶＦ（約６Ｖ弱）となる。この場合、バッファ回路６、７に上記低耐圧デバイス工程を採用しても直ちに素子破壊に至ることはないが、ホットキャリアまたはスロートラップの発生によってしきい値電圧が変動し、やがては当初の電気的仕様から外れてしまう。このため、信号入力部に例えば６Ｖの耐圧を持つＭＯＳデバイスの製造工程（高耐圧デバイス工程）を採用する必要が生じ、工程追加によるコストの増大や動作速度の低下などの問題が生じてしまう。
【０００９】
また、図５に示すクランプ回路４、１０は、温度変化によるクランプ電圧の変動が比較的大きいという特性を有しており、温度変化の大きい環境下で用いられる車両用ＥＣＵに採用した場合、十分なクランプ電圧精度が得られないという問題があった。
【００１０】
本発明は上記事情に鑑みてなされたもので、その目的は、半導体集積回路装置の信号入力端子に適用するに際し、必要な外付け部品を極力減らすことができるとともに、温度変化によるクランプ電圧の変動が小さいクランプ回路を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に記載した手段によれば、第１のトランジスタは、目標クランプ電圧をゲート・ソース間電圧だけシフトした電圧を出力し、第２のトランジスタは、その出力電圧に応じてバッファ回路から出力される基準電圧をゲート電圧として制御される。例えば高電位側のクランプ動作の場合、バッファ回路の増幅率を１とすれば、基準電圧は（目標クランプ電圧−第１のトランジスタのゲート・ソース間電圧）となる。そして、信号入力端子の電圧（以下、端子電圧と称す）がクランプ電圧（＝基準電圧＋第２のトランジスタのしきい値電圧）以上になると第２のトランジスタがオンとなり、信号入力端子に直列接続された抵抗などの電流制限手段に生じる電圧降下によって端子電圧はクランプ電圧に制限される。
【００１２】
同じ導電型を持つ第１と第２のトランジスタは、半導体集積回路装置として形成されているので、しきい値電圧の差ひいては所定電流に対するゲート・ソース間電圧の差は極めて小さく、しかも温度的に密に結合されているので近似した温度特性を持つ。従って、両トランジスタのゲート・ソース間電圧は相殺され、温度変化にかかわらず端子電圧のクランプ電圧は常に目標クランプ電圧と等しくなる。
【００１３】
その結果、半導体集積回路装置の外部に抵抗などの電流制限手段を付加するだけで、過大な電圧入力に対して端子電圧を目標クランプ電圧にクランプでき、信号入力部に高耐圧デバイス工程を用いる必要がなくなるとともに外付け回路の実装面積を縮小することができる。また、温度変化によるクランプ電圧の変動が小さいため、例えば温度変化範囲の広い車両用電子制御装置に好適となる。
【００１４】
請求項２に記載した手段によれば、第１と第２のトランジスタのゲートとドレインの接続形態が同じとなるので、クランプ動作時における両トランジスタのゲート・ソース間電圧がより一致したものとなる。従って、クランプ電圧の精度をより高めることができる。
【００１５】
請求項３に記載した手段によれば、第１および第２のトランジスタの基板電位がソース電位に等しく設定されているので、基板効果が現れない状態でのゲート・ソース間電圧を利用できる。
【００１６】
請求項４に記載した手段によれば、請求項１に記載したクランプ回路とほぼ同様の作用および効果を得られる。本手段ではバイポーラトランジスタを用いているため、第１、第２のトランジスタはダイオード接続の形態となり、そのベース・エミッタ間電圧だけ電圧をシフトする結果、端子電圧はクランプ電圧に制限される。また、同じ接合形式（ＮＰＮ形またはＰＮＰ形）を持つ第１と第２のトランジスタは、半導体集積回路装置として形成されているので、所定電流に対するベース・エミッタ間電圧の差は極めて小さく、しかも温度的に密に結合されているので近似した温度特性を持つ。従って、両トランジスタのベース・エミッタ間電圧は相殺され、温度変化にかかわらず端子電圧のクランプ電圧は常に目標クランプ電圧と等しくなる。
【００１７】
請求項５に記載した手段によれば、第１と第２のトランジスタのベースとコレクタの接続形態が同じとなるので、クランプ動作時における両トランジスタのベース・エミッタ間電圧がより一致したものとなる。従って、クランプ電圧の精度をより高めることができる。
【００１８】
請求項６に記載した手段によれば、第１および第２のトランジスタのサイズが異なっているので、両トランジスタのしきい値電圧、ゲート・ソース間電圧またはベース・エミッタ間電圧に差が生じる。この差をオフセット電圧として利用することにより、クランプ電圧を、目標クランプ電圧に対して上記ベース・エミッタ間電圧の差またはベース・エミッタ間電圧の差だけずらした値とすることができる。
【００１９】
請求項７に記載した手段によれば、第１のトランジスタに一定の電流が流れるので、第１のトランジスタのしきい値電圧、ゲート・ソース間電圧またはベース・エミッタ間電圧を一定化でき、クランプ電圧の精度をより高めることができる。
【００２０】
請求項８に記載した手段によれば、バッファ回路は、ボルテージフォロアの接続形態を持つオペアンプから構成されているので、第１のトランジスタの出力電圧に等しい基準電圧を出力し、第２のトランジスタが多数存在する場合でも十分に駆動することができる。また、オペアンプにオフセットを付加すれば、クランプ電圧を目標クランプ電圧に対しずらすことができる。
【００２１】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図１を参照しながら説明する。
図１は、正の過電圧保護機能を有する半導体集積回路装置の電気的構成を示している。この図１において、ＣＭＯＳプロセスにより製造される半導体集積回路装置１１（以下、ＩＣ１１と称す）は、電源端子１２、１３を介して外部から電源電圧ＶＤＤ（例えば５．０Ｖ）の供給を受けて動作するようになっている。各電源端子１２、１３は、ＩＣ１１の内部においてそれぞれ高電位側の電源線１４、低電位側の電源線１５（グランド線）に接続されている。
【００２２】
このＩＣ１１は、Ａ／Ｄコンバータ１６、マルチプレクサ１７をはじめ図示しない各種のアナログ回路およびディジタル回路を備えている。また、電源電圧ＶＤＤが５．０Ｖの場合、アナログ信号の入力端子１８、１９（信号入力端子に相当）の最大定格電圧は５．５Ｖであるため、入力端子１８、１９の電圧が５．０Ｖから５．５Ｖの間で定められた一定のクランプ電圧ＶＣＬ（ここでは５．０Ｖ）以下となるように制限するクランプ回路２０を備えている。なお、このＩＣ１１は、車両に搭載された電子制御装置（ＥＣＵ）に用いられている。
【００２３】
マルチプレクサ１７は、入力端子１８、１９とＡ／Ｄコンバータ１６の入力端子との間にそれぞれ接続されたアナログスイッチ１７ａ、１７ｂから構成されており、選択信号Ｓ１〜Ｓ４に従って何れか一方のアナログスイッチのみがオン状態に制御されるようになっている。また、Ａ／Ｄコンバータ１６は、マルチプレクサ１７から入力された０．０Ｖから５．０Ｖの電圧範囲内の電圧に対し、所定の分解能によりＡ／Ｄ変換を実行するようになっている。
【００２４】
クランプ回路２０は、入力端子１８、１９にそれぞれ１つずつ設けられたＰチャネル型トランジスタＱ１１、Ｑ１２（第２のトランジスタに相当）と、これらトランジスタＱ１１、Ｑ１２に対し共通に設けられたＰチャネル型トランジスタＱ１３（第１のトランジスタに相当）、定電流回路２１およびオペアンプ２２（バッファ回路に相当）とから構成されている。トランジスタＱ１１、Ｑ１２、Ｑ１３は同サイズに形成されており、各基板電位はそれぞれのソース電位に等しく設定されている。
【００２５】
トランジスタＱ１３のソースは電源線１４に接続されており、ドレインとゲートは共通に接続されてオペアンプ２２の非反転入力端子に接続されているとともに定電流回路２１を介して電源線１５に接続されている。オペアンプ２２は、ボルテージフォロアの接続形態とされており、電源線１４、１５から電源供給を受けて動作するようになっている。トランジスタＱ１１のソースは入力端子１８に接続されており、ドレインとゲートは共通に接続されてオペアンプ２２の出力端子に接続されている。トランジスタＱ１２もトランジスタＱ１１と同様の接続形態となっている。
【００２６】
なお、ＩＣ１１の外部例えばＩＣ１１が搭載された基板上において、アナログ電圧Ｖａ１、Ｖａ２を出力するセンサなどの検出手段（図示せず）と入力端子１８、１９との間の信号経路には、それぞれ電流制限手段（電流制限素子）としての抵抗Ｒ１１、Ｒ１２が設けられている。
【００２７】
次に、入力端子１８に対する過電圧保護動作について説明する。この過電圧保護動作は、入力端子１９に対しても同様となる。
トランジスタＱ１３には定電流回路２１が出力する一定電流が流れており、そのドレイン電位ＶＤ（Ｑ１３）およびオペアンプ２２が出力する基準電圧Ｖｒは、次の（１）式で示す値になる。一定のドレイン電流を流すことによりＶＧＳ（Ｑ１３）　を一定化することができる。
Ｖｒ＝ＶＤ（Ｑ１３）＝ＶＤＤ−ＶＧＳ（Ｑ１３）　　　　　　　　…（１）
ＶＧＳ（Ｑ１３）　：トランジスタＱ１３のゲート・ソース間電圧（絶対値）
【００２８】
端子１８に次の（２）式で示す条件を満たす入力電圧Ｖｉｎ１　が入力されると、トランジスタＱ１１がオンとなり、図示しない検出手段から抵抗Ｒ１１、端子１８、トランジスタＱ１１を通してオペアンプ２２の出力端子に電流が吸い込まれる。
Ｖｉｎ１　≧Ｖｒ＋Ｖｔｈ（Ｑ１１）　　　　　　　　　　　　…（２）
Ｖｔｈ（Ｑ１１）　：トランジスタＱ１１のしきい値電圧（絶対値）
【００２９】
トランジスタＱ１１がオンしたクランプ状態において、上記電流によって抵抗Ｒ１１に電圧降下が生じ、それにより入力電圧Ｖｉｎ１　は次の（３）式で示すクランプ電圧ＶＣＬに制限される。また、（３）式に（１）式を代入すれば、このクランプ電圧ＶＣＬは（４）式に示すようになる。
ＶＣＬ＝Ｖｒ＋ＶＧＳ（Ｑ１１）　　　　　　　　　　　　　…（３）
＝ＶＤＤ−ＶＧＳ（Ｑ１３）　＋ＶＧＳ（Ｑ１１）　　　　　　　…（４）
ＶＧＳ（Ｑ１１）　：トランジスタＱ１１のゲート・ソース間電圧（絶対値）
【００３０】
トランジスタＱ１１とＱ１３は同サイズに形成されており、ドレイン、ソース、ゲート、バックゲートについて同じ接続形態とされているので、しきい値電圧Ｖｔｈ（Ｑ１１）　とＶｔｈ（Ｑ１３）　とは等しく、クランプ状態におけるゲート・ソース間電圧ＶＧＳ（Ｑ１１）　とＶＧＳ（Ｑ１３）　もほぼ等しくなる。また、トランジスタＱ１１とＱ１３は温度的に密に結合されているので、しきい値電圧およびゲート・ソース間電圧について互いに近似した温度特性を持つ。従って、クランプ電圧ＶＣＬは、温度変化にかかわらず常に（５）式で示すようになる。
ＶＣＬ＝ＶＤＤ　　　　　　　　　　　　　　　　　　…（５）
【００３１】
ＩＣ１１が用いられている車両用ＥＣＵはバッテリ（図示せず）から電源供給を受けて動作しているため、例えば検出手段に故障が生じると、検出手段はバッテリ電圧ＶＢに等しいアナログ電圧Ｖａ１、Ｖａ２（例えば１６Ｖ程度）を出力する場合がある。このような場合でも上記クランプ動作が正常に機能するためには、オペアンプ２２の電流吸い込み能力Ｉｓｉｎｋに関して次の（６）式に示す条件が必要となる。
Ｉｓｉｎｋ≧２・（ＶＢ−ＶＣＬ）／Ｒ　　　　　　　　…（６）
Ｒ：抵抗Ｒ１１、Ｒ１２の抵抗値
【００３２】
なお、一般にアナログ信号の入力端子がＮ個存在する場合には、（６）式に替えて次の（７）式に示す条件が必要となる。
Ｉｓｉｎｋ≧Ｎ・（ＶＢ−ＶＣＬ）／Ｒ　　　　　　　　…（７）
【００３３】
以上説明したように、本実施形態によればＩＣ１１にクランプ回路２０を設けたので、ＩＣ１１の各入力端子１８、１９に電流制限用の抵抗Ｒ１１、Ｒ１２を１本ずつ外付けするだけで、入力端子１８、１９への過大な入力電圧Ｖｉｎ１　、Ｖｉｎ２　をクランプ電圧ＶＣＬにクランプすることができる。これにより、負の過電圧が入力される虞のない用途では、信号入力部を含めＩＣ１１全体に低耐圧デバイス工程（高電位側の耐圧が５．５Ｖ）を採用することができるとともに、外付け回路の実装面積を縮小することができ、低コスト化が図られる。
【００３４】
この場合、基準電圧Ｖｒを生成するためのトランジスタＱ１３と、クランプ動作へ移行するスイッチ回路として機能するトランジスタＱ１１、Ｑ１２は、同サイズであって且つ同じ接続形態で用いられているため、両者のしきい値電圧Ｖｔｈおよびゲート・ソース間電圧ＶＧＳが等しくなり、クランプ電圧ＶＣＬを電源電圧ＶＤＤ（５Ｖ）に正確に一致させることができる。また、ＩＣ化されているトランジスタＱ１１、Ｑ１２、Ｑ１３は温度的に密に結合されているので、互いに近似した温度特性を持ち、クランプ電圧ＶＣＬの温度変動が小さくなる。このため、温度変化範囲の広い車両搭載機器に好適となる。
【００３５】
本実施形態のＩＣ１１は、アナログ信号について２つの入力端子１８、１９を有しているが、さらに多くの入力端子が存在する構成であっても同様の作用、効果が得られる。この場合、トランジスタＱ１３、定電流回路２１およびオペアンプ２２は全ての入力端子について共通化されているので、入力端子数が増えても消費電流の増加は僅かとなる。従って、上述したクランプ回路２０は、入力端子数が多いほど他のクランプ回路に比べて消費電流の低減効果が顕著に現れ、検出信号数が多く且つバッテリを電源として動作する車両用ＥＣＵにとって好適となる。また、クランプ回路２０は常に動作させておくため、スタンバイモードのような低消費電流モードがあるシステムに対して特に好適となる。
【００３６】
（第２の実施形態）
次に、本発明の第２の実施形態について図２を参照しながら説明する。
図２は、負の過電圧保護機能を有する半導体集積回路装置の電気的構成を示すもので、図１と同一部分には同一符号が付されている。この半導体集積回路装置２３（ＩＣ２３）のクランプ回路２４は、ＩＣ１１のクランプ回路２０におけるＰチャネル型トランジスタＱ１１、Ｑ１２、Ｑ１３をＮチャネル型トランジスタＱ１４、Ｑ１５、Ｑ１６に置き替え、電源線１４側に定電流回路２１を接続し、電源線１５側にトランジスタＱ１６を接続した構成となっている。トランジスタＱ１４、Ｑ１５、Ｑ１６は同サイズに形成されている。
【００３７】
入力端子１８に対する過電圧保護動作は以下のようになる。
トランジスタＱ１６のドレイン電位ＶＤ（Ｑ１６）およびオペアンプ２２が出力する基準電圧Ｖｒは、次の（８）式で示す値になる。
Ｖｒ＝ＶＤ（Ｑ１６）＝ＶＧＳ（Ｑ１６）　　　　　　　　　　　…（８）
【００３８】
端子１８に次の（９）式で示す条件を満たす入力電圧Ｖｉｎ１　が入力されると、トランジスタＱ１４がオンとなり、オペアンプ２２の出力端子からトランジスタＱ１４、端子１８、抵抗Ｒ１１を通して電流が流れる。
Ｖｉｎ１　≦Ｖｒ−Ｖｔｈ（Ｑ１４）　　　　　　　　　　　　…（９）
【００３９】
これにより、入力電圧Ｖｉｎ１　は次の（１０）式で示すクランプ電圧ＶＣＬに制限される。このクランプ電圧ＶＣＬは、（８）式を用いて（１１）式に示すようになり、さらにトランジスタＱ１４とＱ１６とが同サイズに形成されていることから（１２）式に示すように電源線１５の電位と同じ０Ｖとなる。
2004048354.tif 000003
【００４０】
本実施形態のクランプ回路２４によれば、入力端子１８、１９への負の入力電圧Ｖｉｎ１　、Ｖｉｎ２　を０Ｖのクランプ電圧ＶＣＬにクランプすることができ、製造工程、基板上への実装態様、クランプ電圧ＶＣＬの精度と温度特性、消費電流について、第１の実施形態と同様の効果を得られる。
【００４１】
（第３の実施形態）
図３は、正の過電圧保護機能を有する半導体集積回路装置２５（ＩＣ２５）の電気的構成を示すもので、クランプ回路２６を構成する第１のトランジスタＱ１９と第２のトランジスタＱ１７、Ｑ１８はＰＮＰ形のバイポーラトランジスタにより構成されている。これらトランジスタＱ１７、Ｑ１８、Ｑ１９は同サイズに形成されており、それぞれベースとコレクタとが接続されたダイオード接続の回路形態を有している。その他の部分は上述したＩＣ１１と同様に構成されている。なお、定電流回路２１やオペアンプ２２もバイポーラトランジスタで構成しても良い。
【００４２】
入力端子１８に対する過電圧保護動作は以下のようになる。
トランジスタＱ１９のコレクタ電位ＶＣ（Ｑ１９）およびオペアンプ２２が出力する基準電圧Ｖｒは、次の（１３）式で示す値になる。
Ｖｒ＝ＶＣ（Ｑ１９）＝ＶＤＤ−ＶＢＥ（Ｑ１９）　　　　　　　　…（１３）
ＶＢＥ（Ｑ１９）　：トランジスタＱ１９のベース・エミッタ間電圧（絶対値）
【００４３】
端子１８に次の（１４）式で示す条件を満たす入力電圧Ｖｉｎ１　が入力されると、トランジスタＱ１７がオンとなる。
Ｖｉｎ１　≧Ｖｒ＋ＶＢＥ（Ｑ１７）　　　　　　　　　　　　…（１４）
【００４４】
これにより、入力電圧Ｖｉｎ１　は次の（１５）式で示すクランプ電圧ＶＣＬに制限される。このクランプ電圧ＶＣＬは、（１３）式を用いて（１６）式に示すようになり、さらにトランジスタＱ１７とＱ１９とが同サイズに形成されていることおよびベース・エミッタ間電圧が互いに近似した温度特性を持つことから（１７）式で示すようになる。
2004048354.tif 000004
【００４５】
本実施形態のクランプ回路２６によっても、入力端子１８、１９へのＶＤＤを超える入力電圧Ｖｉｎ１　、Ｖｉｎ２　をクランプ電圧ＶＣＬ（＝ＶＤＤ）にクランプすることができ、第１の実施形態と同様の効果が得られる。
【００４６】
（第４の実施形態）
図４は、負の過電圧保護機能を有する半導体集積回路装置２７（ＩＣ２７）の電気的構成を示すもので、そのクランプ回路２８は、クランプ回路２６におけるＰＮＰ形トランジスタＱ１７、Ｑ１８、Ｑ１９をＮＰＮ形トランジスタＱ２０、Ｑ２１、Ｑ２２に置き替えた構成となっている。本実施形態によれば、入力端子１８、１９への負の入力電圧Ｖｉｎ１　、Ｖｉｎ２　を０Ｖのクランプ電圧ＶＣＬにクランプすることができ、製造工程、基板上への実装態様、クランプ電圧ＶＣＬの精度と温度特性、消費電流について、第１および第２の実施形態と同様の効果を得られる。
【００４７】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第１の実施形態に示すクランプ回路２０と第２の実施形態に示すクランプ回路２４とを両方備えた構成としても良い。また、第３の実施形態に示すクランプ回路２６と第４の実施形態に示すクランプ回路２８とを両方備えた構成としても良い。
クランプ動作により保護する入力端子は、アナログ入力端子に限られずディジタル汎用ポートなど種々の信号入力端子であっても良い。
第１の実施形態において、第２のトランジスタＱ１１、Ｑ１２のドレインを電源線１５に接続しても良い。また、第２の実施形態において、第２のトランジスタＱ１４、Ｑ１５のドレインを電源線１４に接続しても良い。第３、第４の実施形態についても同様である。
【００４８】
第１の実施形態では、クランプ電圧ＶＣＬをＡ／Ｄコンバータ１６の電源電圧となるＶＤＤに等しく設定した。このため、Ａ／Ｄコンバータ１６の入力電圧範囲の上限値がＶＤＤで規定される場合、クランプ動作の影響によりＶＤＤ付近の入力電圧に誤差が生じる虞がある。このような場合には、高電位側のクランプ電圧ＶＣＬを電源電圧ＶＤＤよりも高く設定することが好ましい。具体的には、トランジスタＱ１３のソースにＶＤＤよりも高い電圧を印加したり、トランジスタＱ１１、Ｑ１２のしきい値電圧Ｖｔｈ（Ｑ１１）　、Ｖｔｈ（Ｑ１２）　をトランジスタＱ１３のしきい値電圧Ｖｔｈ（Ｑ１３）　よりも大きくすれば良い。
【００４９】
このうちしきい値電圧を変える後者の手段としては、トランジスタＱ１３のサイズをトランジスタＱ１１、Ｑ１２のサイズよりも大きくすること、定電流回路２１の出力電流を減らすこと、トランジスタＱ１１、Ｑ１２のドレインまたはソースに対し直列に抵抗を挿入すること、オペアンプ２２にオフセット電圧を持たせることなどが有効である。第２の実施形態においても、Ａ／Ｄコンバータ１６の入力電圧範囲の下限値が０Ｖで規定される場合には、低電位側のクランプ電圧ＶＣＬを０Ｖよりも低く設定することが好ましい。第３、第４の実施形態についても同様である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す半導体集積回路装置の電気的構成図
【図２】本発明の第２の実施形態を示す図１相当図
【図３】本発明の第３の実施形態を示す図１相当図
【図４】本発明の第４の実施形態を示す図１相当図
【図５】従来技術を示す図１相当図
【符号の説明】
１１、２３、２５、２７は半導体集積回路装置、１８、１９は信号入力端子、２０、２４、２６、２８はクランプ回路、２１は定電流回路、２２はオペアンプ（バッファ回路）、Ｑ１１、Ｑ１２、Ｑ１４、Ｑ１５、Ｑ１７、Ｑ１８、Ｑ２０、Ｑ２１はトランジスタ（第２のトランジスタ）、Ｑ１３、Ｑ１６、Ｑ１９、Ｑ２２はトランジスタ（第１のトランジスタ）である。
【図１】
2004048354.tif 000005
【図２】
2004048354.tif 000006
【図３】
2004048354.tif 000007
【図４】
2004048354.tif 000008
【図５】
2004048354.tif 000009