(57)【要約】【課題】簡易な回路構成で低価格のＰＷＭ増幅器を提供することを目的とする。【解決手段】デジタルオーディオデータをＰＷＭ信号に変調するＰＷＭ変調回路と前記ＰＷＭ信号を電力増幅するドライブ回路とを備えるＰＷＭ増幅器であって、前記ＰＷＭ変調回路は、１ビットデジタルオーディオデータを直接入力する積分回路と、前記積分回路の出力信号と基準三角波信号とを比較して前記ＰＷＭ信号を出力する比較回路とを備えることにより、回路を削減して低価格のＰＷＭ増幅器を提供する。【選択図】　　　図２
2004128750.tif 000002
【特許請求の範囲】
【請求項１】
デジタルオーディオデータをＰＷＭ信号に変調するＰＷＭ変調回路と前記ＰＷＭ信号を電力増幅するドライブ回路とを備えるＰＷＭ増幅器であって、前記ＰＷＭ変調回路は、１ビットデジタルオーディオデータを直接入力する積分回路と、前記積分回路の出力信号と基準三角波信号とを比較して前記ＰＷＭ信号を出力する比較回路とを備えるＰＷＭ増幅器。
【請求項２】
前記ドライブ回路の出力と前記積分回路の入力との間に、帰還回路を有する請求項１に記載されたＰＷＭ増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタルオーディオデータを電力増幅するＰＷＭ増幅器に関する。
【０００２】
【従来の技術】
従来、マルチビットデータで構成されたデジタルオーディオデータからスピーカを駆動するためのＰＷＭ出力を得るためには、図９に示すような回路構成をとっていた。すなわち、マルチビットデータであるデジタルオーディオデータは、ΔΣ変調回路１において１ビットデータに変換される。そして、変換された１ビットデータは、１ビットＤ／Ａコンバータ２においてデジタル信号からさらにアナログ信号に変換される。変換されたアナログ信号は、アナログＬＰＦ３（ＬＰＦ：Ｌｏｗ　Ｐａｓｓ　Ｆｉｌｔｅｒ）を通過して、ＰＷＭアンプ４に入力される。
【０００３】
ＰＷＭアンプ４は図１０に示すように、入力端子５と、三角波信号発生器６と、コンパレータ７と、ドライブアンプ８と、パルス増幅器９と、ＬＰＦ１０とから構成されている。アナログＬＰＦ３を通過したアナログ信号は、入力端子５からＰＷＭアンプ４に入力される。入力されたアナログ信号は、三角波信号発生器６から出力される三角波信号とコンパレータ７で比較され、その比較結果、すなわち、アナログ信号と、基準三角波信号の差分値が、ＰＷＭ信号としてコンパレータ７の出力端子に出力される。ＰＷＭ信号はドライブアンプ８により増幅され、さらにパルス増幅器９により電力増幅される。電力増幅されたＰＷＭ信号はコイル及びコンデンサよりなるローパスフィルタ（ＬＰＦ）１０で不必要な成分が除去され、負荷１１であるスピーカを駆動する（特許文献１〜３参照）。
【０００４】
【特許文献１】
特開平６−２１７３１号公報
【特許文献２】
特開平７−１５２４８号公報
【特許文献３】
特開平７−２２８６１号公報
【０００５】
【発明が解決しようとする課題】
しかし、従来のＰＷＭ増幅器では、デジタルオーディオデータの入力から負荷を駆動する出力までの回路が多いため、回路の占める面積も多く、価格的にも不利であった。
そこで、本発明は、上述した問題点に鑑みてなされたものであって、簡易な回路構成で低価格のＰＷＭ増幅器を提供することを目的とする。
【０００６】
【課題を解決するための手段】
前記課題を解決するため、本発明は、以下の手段を提案している。
請求項１に係る発明は、デジタルオーディオデータをＰＷＭ信号に変調するＰＷＭ変調回路と前記ＰＷＭ信号を電力増幅するドライブ回路とを備えるＰＷＭ増幅器であって、前記ＰＷＭ変調回路は、１ビットデジタルオーディオデータを直接入力する積分回路と、前記積分回路の出力信号と基準三角波信号とを比較して前記ＰＷＭ信号を出力する比較回路とを備えるＰＷＭ増幅器を提案している。
【０００７】
この発明によれば、ＰＷＭ増幅器を構成する積分回路に１ビットデジタルデータを直接入力することから、従来用いられていた１ビットデジタルデータ用Ｄ／ＡコンバータやアナログＬＰＦ回路を削除でき、回路構成を簡易化して低価格のＰＷＭ増幅器を構成することができる。また、積分回路に入力された１ビットデジタルデータが略三角波状に変換され、比較回路により基準の三角波信号と積分回路の出力が比較されることによりＰＷＭ出力を得ることができる。
【０００８】
請求項２に係る発明は、請求項１に係るＰＷＭ増幅器について、前記ドライブ回路の出力と前記積分回路の入力との間に、帰還回路を有するＰＷＭ増幅器を提案している。
【０００９】
この発明によれば、ドライブ回路の出力を積分回路の入力に帰還する帰還回路を備えているため、オーディオ出力の歪率を改善することができる。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態に係るＰＷＭ増幅器について図１から図８を参照して詳細に説明する。
本発明の実施形態に係るＰＷＭ増幅器は図１および図２に示すように、ΔΣ変調回路１と、マルチプレクサ２１と、１ビット入力ＰＷＭアンプ２２とを備えている。
【００１１】
ΔΣ変調回路１は、例えば、１６ビットで構成されたデジタルオーディオデータ（ＰＣＭオーディオデータ、ＰＣＭ：Ｐｕｌｓｅ　Ｃｏｄｅ　Ｍｏｄｕｌａｔｉｏｎ）をパルスの粗密でレベルを表現する１ビットデータストリームに変換する回路である。マルチプレクサ２１は、複数の信号のうち、１つだけを選択して出力する機能を有する素子であって、本発明の実施形態においては、後述する外部から直接入力される１ビットデータ、例えば、ＤＳＤデータ（ＤＳＤ：Ｄｉｒｅｃｔ　Ｓｔｒｅａｍ　Ｄｉｇｉｔａｌ）とΔΣ変調回路１より出力される１ビットデータストリームとを次段の１ビット入力ＰＷＭアンプ２２の入力に対して切り換える役割を有する。
【００１２】
１ビット入力ＰＷＭアンプ２２は、１ビットデータを入力してＰＷＭ出力を負荷に対して供給する増幅器であって、図２に示すように、積分回路２３と、三角波信号発生器６と、比較回路７と、出力ドライバ２４と、ＬＰＦ１０と、負荷１１とから構成されている。積分回路２３は、オペアンプと抵抗およびコンデンサから構成される回路であって、入力された１ビットデータを積分して略三角波状の波形を出力する。また、積分回路２３は、抵抗とコンデンサの組み合わせにより、オーディオ帯域外の不要な高周波成分を除去する役割も有する。三角波信号発生器６は、積分回路２３から出力される出力波形との比較を行うための基準となる三角波信号を生成するものであり、その構成は図示しない基準信号発生器と変調回路とからなる。
【００１３】
比較回路７は、積分回路２３からの出力と三角波信号発生器６からの三角波信号とを比較し、その結果をパルス幅変調されたＰＷＭ信号として出力するものである。出力ドライバ２４は、入力されたＰＷＭ信号を電力増幅する回路である。ＬＰＦ１０は、オーディオ帯域外の不要な高周波成分を除去する役割を有する。負荷１１は、出力ドライバ２４の出力により駆動されるスピーカである。
【００１４】
次に、具体的な回路（図３）を用いて、本発明の第１の実施形態について説明する。
図３は、いわゆる、他励式のＰＷＭ増幅回路を示している。本実施形態にかかるＰＷＭ増幅器は、ΔΣ変調回路１とマルチプレクサ２１と、ＤＳＤ用Ｉ／Ｆ回路２５（Ｉ／Ｆ：Ｉｎｔｅｒｆａｃｅ）と、抵抗器Ｒ１、Ｒ２、Ｒ３（符号１０１、１０２、１０３）と、コンデンサＣ１、Ｃ２、Ｃ３（符号１１１、１１２、１１３）と、インダクタＬ１（符号１３１）と、ドライバ１４１と、ＣＭＯＳインバータ１４２と、オペアンプ１２１と、三角波信号発生器６と、コンパレータ１２２と、スピーカ１１とから構成されている。
【００１５】
ΔΣ変調回路１には、入力としてＰＣＭオーディオデータ（ＬＲＣＫ：Ｌチャンネル、Ｒチャンネルクロック、ＢＣＫ：ビットクロック、ＤＡＴＡ：マルチビットデータ）が接続され、１ビットデータストリームに変換された出力はマルチプレクサ２１の切換端子の一つに接続されている。一方、マルチプレクサ２１のもう一方の切換端子には、１ビットデータストリームのフォーマットで構成されたＤＳＤデータがＤＳＤ用Ｉ／Ｆ回路２５を介して接続されている。
【００１６】
マルチプレクサ２１の出力端子は、抵抗器Ｒ１（符号１０１）の一端に接続され、抵抗器Ｒ１のもう一端は、コンデンサＣ１（符号１１１）に接続されている。
コンデンサＣ１のもう一端は回路の基準電圧に接続されていて、抵抗器Ｒ１との組み合わせで、ローパスフィルタを形成している。ここで、基準電圧は、回路に供給される電源電圧の１／２の電圧値である。このローパスフィルタは、マルチプレクサ２１の出力、すなわち、１ビットデータに含まれているオーディオ帯域外の高周波ノイズを減衰させる役割を有している。
【００１７】
コンデンサＣ１と抵抗器Ｒ１には、オペアンプ１２１の入力抵抗である抵抗器Ｒ２（符号１０２）が接続されており、その一端は、オペアンプ１２１の反転入力端子に接続されている。また、オペアンプ１２１の反転入力端子と出力端子との間には、コンデンサＣ２（符号１１２）が接続され、オペアンプ１２１の非反転入力端子は回路の基準電圧に接続されている。これにより、抵抗器Ｒ２とコンデンサＣ２およびオペアンプ１２１とで積分回路が形成されている。
【００１８】
オペアンプ１２１の出力端子は、コンパレータ１２２の非反転入力端子に接続されている。また、コンパレータ１２２の反転入力端子には、三角波信号発生器６が接続されており、比較結果がＰＷＭ信号として出力される。出力されたＰＷＭ信号は、駆動回路であるドライバ１４１で増幅される。増幅された信号は、ＣＭＯＳインバータ１４２をスイッチング駆動し、ＣＭＯＳインバータ１４２の出力はインダクタンスＬ１（付号１３１）およびコンデンサＣ３（符号１１３）からなるローパスフィルタを介して負荷であるスピーカ１１に供給される。
【００１９】
なお、ＣＭＯＳインバータ１４２は、図４に示すように、ＰＭＯＳトランジスタ１５２のドレインとＮＭＯＳトランジスタ１５３のドレインとが接続されて出力端子１５４を構成するとともに、ＰＭＯＳトランジスタ１５２のゲートとＮＭＯＳトランジスタ１５３のゲートとが接続されて入力端子１５１を構成する構造となっており、ＰＭＯＳトランジスタ１５２のソースは、電源電圧＋Ｖｃｃの電源に、ＮＭＯＳトランジスタ１５３のソースは、ＧＮＤにそれぞれ接続されている。
【００２０】
また、ＣＭＯＳインバータ１４２の出力端子１５４は、抵抗器３（符号１０３）を介して、オペアンプ１２１の反転入力端子に接続されている。これにより、ＣＭＯＳインバータ１４２の出力がフィードバックされることによって、オーディオ出力の歪率が改善される。なお、上記の回路は、オーディオの１チャンネル分に相当するＰＷＭ増幅器であるため、オーディオチャンネルが多チャンネルである場合には、同様の回路がチャンネル数分必要となる。
【００２１】
次に、図６の回路各部の波形図を用いて、本発明の実施形態にかかるＰＷＭ増幅器の動作について説明する。
図６（ａ）は、ＰＷＭ増幅器に入力される１ビットデータストリームを示している（図３中のＩＮ信号）。本実施形態においては、サンプリング周波数４４．１ｋＨｚ、１６ビットのＰＣＭオーディオデータが１ビットデータストリームに変調されており、この１ビットデータストリームは、Ｈｉレベルが「１」に、Ｌｏｗレベルが「０」に相当する。
【００２２】
入力されたＩＮ信号は、抵抗器Ｒ１とコンデンサＣ１とで構成される一次のローパスフィルタを通り帯域制限を受けた後、抵抗器Ｒ２を介して、オペアンプ１２１の反転入力端子に入力される。一方、ＣＭＯＳインバータ１４２の出力電圧も抵抗Ｒ３を介してオペアンプ１２１の反転入力端子に入力される。これによって、ＩＮ信号とＣＭＯＳインバータ１４２の出力電圧は抵抗器によって加算されて積分回路に入力されることになる。
【００２３】
オペアンプ１２１の反転入力端子に入力されたこれらの信号は、抵抗器２とコンデンサＣ２およびオペアンプ１２１で構成される積分回路で積分されて、図６（ｂ）のような波形に変換される（図中のＩＮＴ信号）。積分回路から出力されたＩＮＴ信号はコンパレータ１２２の非反転入力端子に入力され、三角波信号発生器６からコンパレータ１２２の反転端子に入力されている図６（ｃ）に示すような基準三角波信号（図中のＴＲＩ信号）と比較される。
【００２４】
コンパレータ１２２では、基準三角波信号（ＴＲＩ信号）に対して積分回路から出力されたＩＮＴ信号の電圧値が大きい部分は、Ｈｉレベルの信号が出力され、逆に基準三角波信号（ＴＲＩ信号）に対して積分回路から出力されたＩＮＴ信号の電圧値が小さい部分は、Ｌｏｗレベルの信号が出力されて、積分回路から出力されたＩＮＴ信号が、パルス幅変調されたＰＷＭ信号に変換される（図６（ｄ）参照）。
【００２５】
積分回路であるオペアンプ１２１に入力信号がない場合、ＣＭＯＳインバータ１４２の出力電圧は、ＨｉレベルとＬｏｗレベルとがデューティ５０％で出力される。一方、積分回路であるオペアンプ１２１にＨｉレベルの入力信号がある場合、入力信号はオペアンプ１２１の反転入力端子に接続されているため、オペアンプ１２１の出力は反転して負の方向に増加する。
【００２６】
この出力と基準三角波信号（ＴＲＩ信号）を比較するコンパレータ１２２の出力は、オペアンプ出力波形と基準三角波信号（ＴＲＩ信号）とが交わる点を境にＬｏｗレベルとなる（もしくは、Ｈｉレベルとなる）。この信号は、ドライバ１４１で反転されてＣＭＯＳインバータ１４２の入力端子１５１に供給される。供給された信号はＮＭＯＳトランジスタ１５３をＯＮ状態としてＬｏｗレベル信号を出力する。
【００２７】
出力された信号は、インダクタＬ１（符号１３１）とコンデンサＣ３（符号１１３）からなるローパスフィルタを通過して不要な高周波成分が除去された後、負荷１１であるスピーカに供給される。また、出力された信号は歪率を改善するために、抵抗器Ｒ３（符号１０３）を介してオペアンプ１２１の反転入力端子に帰還される。
【００２８】
次に、本発明の第２の実施形態について、図５を用いて説明する。
図５は、いわゆる、自励式のＰＷＭ変調回路を示している。本実施形態にかかるＰＷＭ増幅器は、ΔΣ変調回路１とマルチプレクサ２１と、ＤＳＤ用Ｉ／Ｆ回路２５（Ｉ／Ｆ：Ｉｎｔｅｒｆａｃｅ）と、抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５（符号１０１、１０２、１０３、１０４、１０５）と、コンデンサＣ１、Ｃ２、Ｃ３（符号１１１、１１２、１１３）と、インダクタＬ１（符号１３１）、オペアンプ１２１と、コンパレータ１２２と、ドライバ１４１、ＣＭＯＳインバータ１４２と、スピーカ１１とから構成されている。なお、第１の実施形態と同一の符号を付した部分については同一の要素を示すものであるため、詳細な説明は省略する。
【００２９】
本発明の第２の実施形態にかかるＰＷＭ増幅器は、抵抗器Ｒ２およびＲ３の比であるＲ３／Ｒ２のゲインを有する反転増幅器として動作する。すなわち、入力信号とＰＷＭ増幅器の出力信号の差分を積分回路で積分し、これをコンパレータ１２２で２値のＰＷＭ信号に変換して得られる出力信号を積分回路にフィードバックすることにより自励するＰＷＭ増幅器である。
【００３０】
次に、自励式変調について説明する。積分回路を構成するオペアンプ１２１にΔΣ変調回路１からの入力がない場合、ＣＭＯＳインバータ１４２は、Ｈｉレベル（＋Ｖｃｃ）とＬｏｗレベル（０Ｖ）をデューティ５０％で出力する。この波形を図８の一点鎖線で示す。
【００３１】
このとき、オペアンプ１２１の出力電圧Ｖ１は、非反転入力端子が基準電圧（＝ＶＣＣ／２）に固定されているため、ＣＭＯＳインバータ１４２の出力電圧Ｖ３を積分したものとなる。すなわち、出力電圧Ｖ３がＨｉレベルであるときは反転されて時間の経過とともに負の方向に増加し、出力電圧Ｖ３がＬｏｗレベルに達すると正方向に増加する。この結果、図８の破線で示すような三角波状の電圧波形となる。
【００３２】
積分回路の出力電圧Ｖ１が負の方向に増加するのに伴い、コンパレータ１２２の非反転入力端子における入力電圧Ｖ２も負の方向に増加する。コンパレータ１２２の入力電圧Ｖ２が基準電圧に達した時点でローレベルに変化したＣＭＯＳインバータ１４２の出力電圧Ｖ３が抵抗器Ｒ５を介して正帰還されるため、この時点における積分回路の出力電圧Ｖ１と、ＣＭＯＳインバータ１４２の出力電圧Ｖ３と、抵抗器４および抵抗器５の比で決まる電圧レベルまで、コンパレータ１２２の入力電圧Ｖ２は負方向に急激に引き込まれる。
【００３３】
一方、コンパレータ１２２の入力電圧Ｖ２は、積分回路の出力電圧Ｖ１が正方向に増加するにつれて増加し、入力電圧Ｖ２が基準電圧に達した時点でＨｉレベルに変化したＣＭＯＳインバータ１４２の出力電圧Ｖ３が抵抗器Ｒ５を介して正帰還されるため、この時点における積分回路の出力電圧Ｖ１と、ＣＭＯＳインバータ１４２の出力電圧Ｖ３と、抵抗器４および抵抗器５の比で決まる電圧レベルまで、コンパレータ１２２の入力電圧Ｖ２は正方向に急激に上昇する。このようにして、コンパレータ１２２の入力電圧Ｖ２は、図８において実線で示すように変化する。
【００３４】
次に、積分回路にΔΣ変調回路１から信号が入力された場合の各部の様子について説明する。積分回路にΔΣ変調回路１から図７（ａ）に示すような信号（ＩＮ信号）が入力された場合には、入力されたＩＮ信号と、ＣＭＯＳインバータ１４２の出力電圧とが、抵抗器Ｒ２、Ｒ３によって加算されて積分される。このときの波形を図７（ｂ）に示す（ＩＮＴ２信号）。
【００３５】
ＩＮＴ２信号は、抵抗器Ｒ５により正帰還されたＣＭＯＳインバータ１４２の出力電圧と結合され、図７（ｃ）のような電圧波形となる（ＨＩＳ信号）。ＨＩＳ信号は、コンパレータ１２３において基準電圧（本実施形態においては、１．５Ｖ）と比較され、２値のＰＷＭ信号に変換される。出力されたＰＷＭ信号は、ドライバ１４１およびＣＭＯＳインバータ１４２の出力電圧を介して電力増幅された後、ローパスフィルタ１０を通り、負荷であるスピーカ１１に供給されて、スピーカを駆動する。
【００３６】
したがって、本実施形態によれば、データフォーマットが１ビットデータであるものに関して、従来、用いられていた１ビットＤ／Ａコンバータやアナログローパスフィルタを削除した構成で、電力消費効率に優れたＰＷＭ増幅器を安価に構成できる。
【００３７】
以上、図面を参照して本発明の実施の形態について詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。例えば、本発明の実施形態においては、１ビットデジタルデータを積分回路に供給する前に、オーディオ帯域外のノイズを除去するために一次のローパスフィルタを設けたが、これに限らず、高次のローパスフィルタを設けてもよい。
【００３８】
また、本発明の実施形態においては、直接入力可能な１ビットデータとしてＤＳＤを例示したが、これに限らず、１ビット形式のデータフォーマットを有するデータであればよい。また、本発明の実施形態においては、回路の電源を片電源（ＶＣＣ−ＧＮＤ）として説明したが、回路の電源が両電源（±ＶＣＣ−ＧＮＤ）であっても適用できることは言うまでもない。
【００３９】
【発明の効果】
以上のように、この発明によれば、１ビットデータをそのまま入力してＰＷＭ出力を得ることができる形式としたことから、簡易な回路構成で低価格のデジタルオーディオ用ＰＷＭ増幅器を提供することができるという効果がある。また、ドライブ回路の出力と積分回路の入力との間に、帰還回路を設けたことから、オーディオ出力の歪率を改善することできるという効果がある。
【図面の簡単な説明】
【図１】本発明の概略を示す概念図である。
【図２】本発明に係るＰＷＭ増幅器の構成を示す図である。
【図３】他励式ＰＷＭ変調回路を用いた本発明に係るＰＷＭ増幅器の回路構成図である。
【図４】ＣＭＯＳインバータの回路構成を示す図である。
【図５】自励式ＰＷＭ変調回路を用いた本発明に係るＰＷＭ増幅器の回路構成図である。
【図６】他励式ＰＷＭ変調回路を用いた本発明に係るＰＷＭ増幅器における回路各部の電圧波形を示す図である。
【図７】自励式ＰＷＭ変調回路を用いた本発明に係るＰＷＭ増幅器における回路各部の電圧波形を示す図である。
【図８】自励式ＰＷＭ変調回路を用いた本発明に係るＰＷＭ増幅器において積分回路に入力がない場合の回路各部の電圧波形を示す図である。
【図９】従来例に関する構成図である。
【図１０】従来例に関するＰＷＭアンプの構成図である。
【符号の説明】
１・・・ΔΣ変調回路、２・・・１ビットＤ／Ａ、３・・・アナログＬＰＦ、４・・・ＰＷＭアンプ、５・・・入力端子、６・・・三角波信号発生器、７・・・コンパレータ、８・・・ドライブアンプ、９・・・パルス増幅器、１０・・・ＬＰＦ、１１・・・負荷、２１・・・マルチプレクサ、２２・・・１ビット入力ＰＷＭアンプ、２３・・・積分回路、２４・・・出力ドライバ、２５・・・ＤＳＤ用Ｉ／Ｆ回路、１０１、１０２、１０３、１０４、１０５・・・抵抗器、１１１、１１２、１１３・・・コンデンサ、１２１・・・オペアンプ、１２２・・・コンパレータ、１３１・・・インダクタ、１４１・・・ドライバ、１４２・・・ＣＭＯＳインバータ、１５１・・・入力端子、１５２・・・ＰＭＯＳトランジスタ、１５３・・・ＮＭＯＳトランジスタ、１５４・・・出力端子、
【図１】
2004128750.tif 000003
【図２】
2004128750.tif 000004
【図３】
2004128750.tif 000005
【図４】
2004128750.tif 000006
【図５】
2004128750.tif 000007
【図６】
2004128750.tif 000008
【図７】
2004128750.tif 000009
【図８】
2004128750.tif 000010
【図９】
2004128750.tif 000011
【図１０】
2004128750.tif 000012