(57)【要約】【課題】駆動回路の損傷を防止することができるプラズマディスプレイパネル駆動装置等を提供する。【解決手段】複数の放電セルを同時に発光セルまたは非発光セルに設定するリセットパルス発生回路２２と、リセットパルス発生回路２２により発光セルまたは非発光セルに設定された放電セルの中から選択放電を発生させる放電セルを選択するアドレスドライバ３１と、を備えるプラズマディスプレイパネル駆動装置である。リセットパルス発生回路２２の異常電流を検出する保護回路５０を備え、リセットパルス発生回路２２にはリセットパルスの出力時に電流が流れる第１の抵抗Ｒ２１が設けられ、保護回路５０は抵抗Ｒ２１に流れる異常電流を検出する。【選択図】      図３
2004309607.tif 000002
【特許請求の範囲】
【請求項１】
複数の放電セルを同時に発光セルまたは非発光セルに設定するリセット手段と、前記リセット手段により発光セルまたは非発光セルに設定された放電セルの中から選択放電を発生させる放電セルを選択する選択手段と、を備えるプラズマディスプレイパネル駆動装置において、
前記リセット手段の異常電流を検出する検出手段を備え、
前記リセット手段にはリセットパルスの出力時に電流が流れるリセット抵抗が設けられ、
前記検出手段は前記リセット手段のリセット抵抗に流れる前記異常電流を検出することを特徴とするプラズマディスプレイパネル駆動装置。
【請求項２】
前記リセット手段は、
パルスを発生させるパルス発生回路と、
前記パルス発生回路と前記放電セルを構成する電極との間に、第１の抵抗およびキャパシティを直列に接続してなる第１の回路と、第２の抵抗からなる第２の回路とが並列に接続され、
前記第２の抵抗の抵抗値は前記第１の抵抗の抵抗値よりも大きく、
前記検出手段は前記リセット抵抗としての前記第１の抵抗に流れる前記異常電流を検出することを特徴とする請求項１に記載のプラズマディスプレイパネル駆動装置。
【請求項３】
前記検出手段は前記リセット抵抗の両端子間電圧に基づいて前記異常電流を検出することを特徴とする請求項１または２に記載のプラズマディスプレイパネル駆動装置。
【請求項４】
前記検出手段は、前記異常電流を検出する検出部と、検出部から出力された検出信号の立ち上がりを制御する積分回路と、を備えることを特徴とする請求項１〜３のいずれか１項に記載のプラズマディスプレイパネル駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動装置に関する。
【０００２】
【従来の技術】
複数の放電セルをマトリクス状に配列させたプラズマディスプレイを駆動する方法として、すべての放電セルを発光可能な発光状態または非発光状態に設定するリセット期間と、リセット期間により設定された同一の状態の放電セルの中から発光させる放電セルを選択する選択期間と、選択期間において選択された放電セルを所定時間繰り返し発光させる維持放電期間とを設ける方法が知られている。このような駆動方法におけるリセット期間では、すべての放電セルに所定のリセットパルスを供給することにより放電セルの状態を発光状態または非発光状態に設定している。
【０００３】
【発明が解決しようとする課題】
上記リセット期間では、通常、プラズマディスプレイパネルの電極を、抵抗を介して所定の電位に固定する操作を実行している。このため、例えば、誤動作に基づいて、このようなリセット状態が継続した状態で駆動装置が動作し、電極に駆動パルスが印加されると、駆動装置を損傷するおそれがある。とくに、リセットパルスの波形を最適化するために、抵抗の抵抗値を低く設定している場合には、抵抗に大電流が流れやすくなるため、駆動装置の保護の必要性がより高まる。
【０００４】
本発明は、上記の事情に鑑みてなされたものであり、駆動装置の損傷を防止することができるプラズマディスプレイパネル駆動装置等を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載のプラズマディスプレイパネル駆動装置は、複数の放電セルを同時に発光セルまたは非発光セルに設定するリセット手段と、前記リセット手段により発光セルまたは非発光セルに設定された放電セルの中から選択放電を発生させる放電セルを選択する選択手段と、を備えるプラズマディスプレイパネル駆動装置において、前記リセット手段の異常電流を検出する検出手段を備え、前記リセット手段にはリセットパルスの出力時に電流が流れるリセット抵抗が設けられ、前記検出手段は前記リセット手段のリセット抵抗に流れる前記異常電流を検出することを特徴とする。
【０００６】
【発明の実施の形態】
以下、図１〜図５を参照して、本発明によるプラズマディスプレイパネル駆動装置の一実施形態について説明する。
【０００７】
図１（ａ）は本実施形態のプラズマディスプレイパネル駆動装置１００の構成を示すブロック図、図１（ｂ）はプラズマディスプレイパネル駆動装置１００により駆動されるプラズマディスプレイパネルの構成を示す図、図２は制御部の回路を示す回路図である。
【０００８】
図１（ａ）に示すように、本実施形態のプラズマディスプレイパネル駆動装置１００は、駆動パルスの発生を制御するための制御部１００Ａと、制御部１００Ａからの制御信号に基づいてプラズマディスプレイパネル１０を駆動する駆動部１００Ｂとを備える。
【０００９】
図１（ｂ）に示すように、プラズマディスプレイパネル１０は、互いに平行に設けられた列電極Ｄ１〜Ｄｍと、列電極Ｄ１〜Ｄｍに直交して設けられた行電極Ｘ１〜Ｘｎと、行電極Ｙ１〜Ｙｎとを備える。行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎは交互に配置され、一対の行電極Ｘｉ（１≦ｉ≦ｎ）および行電極Ｙｉ（１≦ｉ≦ｎ）により第ｉ番目の表示ラインを構成する。列電極Ｄ１〜Ｄｍおよび行電極Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎは、放電ガスを封着するように対向する２枚の基板に、それぞれ形成されており、列電極Ｄ１〜Ｄｍと、一対の行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎとの交点に表示画素となる放電セルが構成される。
【００１０】
図２に示すように、プラズマディスプレイパネル駆動装置１００の駆動部１００Ｂは、行電極Ｘ１〜Ｘｎを駆動する行電極駆動部２０Ｘと、行電極Ｙ１〜Ｙｎを駆動する行電極駆動部２０Ｙと、列電極Ｄ１〜Ｄｍを駆動する列電極駆動部３０と、を備える。なお、図２では、１つの放電セルを構成する電極を、列電極Ｄ、行電極Ｘおよび行電極Ｙとして示している。
【００１１】
行電極駆動部２０Ｘは、Ｘサステインパルスをプラズマディスプレイパネル１０の行電極Ｘ１〜Ｘｎに同時に印加するサステインドライバ２１と、リセットパルスを発生させるリセットパルス発生回路２２と、を備える。
【００１２】
行電極駆動部２０Ｙは、Ｙサステインパルスをプラズマディスプレイパネル１０の行電極Ｙ１〜Ｙｎに同時に印加するサステインドライバ２３と、リセットパルスを発生させるリセットパルス発生回路２４と、スキャンパルスを行電極Ｙ１〜Ｙｎに順次印加するスキャンドライバ２５と、を備える。
【００１３】
列電極駆動部３０は、列電極Ｄ１〜Ｄｍに接続されたアドレスドライバ３１と、アドレスドライバ３１に向けて駆動パルスを供給するアドレス共振電源回路３２と、を備える。
【００１４】
図２に示すように、行電極駆動部２０Ｘのリセットパルス発生回路２２は、アース電位との間に負のリセット電圧（−Ｖｒ）を生成する電源ＢＸと、互に直列接続された抵抗Ｒ２１およびコンデンサＣ２１と、抵抗Ｒ２１よりも抵抗値の大きな抵抗Ｒ２２と、上記電源に接続されたリセットスイッチＳＸ−Ｒとを備える。抵抗Ｒ２１およびコンデンサＣ２１を直列に接続してなる回路と、抵抗Ｒ２２からなる回路とは互いに並列に接続されて、リセットスイッチＳＸ−Ｒおよび行電極Ｘ１〜Ｘｎの間に挿入されている。
【００１５】
また、行電極駆動部２０Ｙのリセットパルス発生回路２４は、アース電位との間に正のリセット電圧（Ｖｒ）を生成する電源ＢＹと、互に直列接続された抵抗Ｒ２３およびコンデンサＣ２２と、抵抗Ｒ２３よりも抵抗値の大きな抵抗Ｒ２４と、上記電源に接続されたリセットスイッチＳＹ−Ｒとを備える。抵抗Ｒ２３およびコンデンサＣ２２を直列に接続してなる回路と、抵抗Ｒ２４からなる回路とは互いに並列に接続されて、リセットスイッチＳＹ−Ｒおよびサステインドライバ２３の出力の間に挿入されている。
【００１６】
なお、リセットスイッチＳＸ−ＢおよびリセットスイッチＳＹ−Ｂを含む駆動部１００Ｂ各部のスイッチは、制御部１００Ｂからの制御信号に応じてスイッチングするスイッチング素子により構成されている。
【００１７】
図３は保護回路の構成を示す回路図である。図３に示す保護回路５０は、リセットパルス発生回路２２の抵抗Ｒ２１に流れる異常電流を検出して、駆動部１００Ｂを保護するためのものである。図３に示すように、保護回路５０は抵抗Ｒ１、Ｒ３、Ｒ４、Ｒ５、ダイオードＤ１〜Ｄ３、コンデンサＣ１、フォトカプラＰＣ、電源Ｂ３およびバッファＢＦを備える。なお、保護回路５０の動作については後述する。
【００１８】
次に、本実施形態のプラズマディスプレイパネル駆動装置１００の動作について説明する。
【００１９】
プラズマディスプレイパネル１０を駆動する期間としての１フィールドは、複数のサブフィールドＳＦ１〜ＳＦＮにより構成される。図４に示すように、各サブフィールドには、点灯させる放電セルを選択するアドレス期間と、そのアドレス期間において選択されたセルを所定時間点灯させ続けるサステイン期間とが設けられている。また、最初のサブフィールドであるＳＦ１の先頭部分には、前のフィールドでの点灯状態をリセットするためのリセット期間が設けられている。このリセット期間では、すべてのセルを発光セル（壁電荷が形成されているセル）に、または非発光セル（壁電荷が形成されていないセル）にリセットする。前者の場合には、後続のアドレス期間において所定のセルを非発光セルに切り換え、後者の場合には、後続のアドレス期間において所定のセルを発光セルに切り換える。サステイン期間はサブフィールドＳＦ１〜ＳＦＮの順に段階的に長くされており、点灯させ続けるサブフィールドの個数を変化させることにより、所定の階調表示が可能とされている。
【００２０】
図４に示す各サブフィールドのアドレス期間では、１ラインごとにアドレス走査が行われる。すなわち、第１のラインを構成する行電極Ｙ１に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第１のラインのセルに対応するアドレスデータに応じたデータパルスＤＰ１が印加され、次に第２のラインを構成する行電極Ｙ２に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第２のセルに対応するアドレスデータに応じたデータパルスＤＰ２が印加される。第３のライン以下についても同様に走査パルスおよびデータパルスＤ３が同時に印加される。最後に、第ｎのラインを構成する行電極Ｙｎに走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第ｎのラインのセルに対応するアドレスデータに応じたデータパルスＤＰｎが印加される。上記のようにアドレス期間では、所定のセルを発光セルから非発光セルに、または非発光セルから発光セルに切り換える。
【００２１】
このようにしてアドレス走査が終了すると、サブフィールドにおけるすべてのセルが、それぞれ発光セルあるいは非発光セルのいずれかに設定されており、次のサステイン期間においてサステインパルスが印加されるごとに発光セルのみ発光を繰り返す。図４に示すように、サステイン期間では行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎに対し、ＸサステインパルスおよびＹサステインパルスが、それぞれ所定のタイミングで繰り返し印加される。そして、最後のサブフィールドＳＦＮには、全セルを非発光セルに設定する消去期間が設けられている。
【００２２】
次に、図６を参照して、本実施形態のプラズマディスプレイパネル駆動装置１００において駆動パルスを発生させる際の動作について説明する。なお、図６では、リセット期間においてすべての放電セルを発光セルにリセットする例を示す。
【００２３】
プラズマディスプレイパネル駆動装置１００では、図２に示す駆動部１００Ｂ各部のスイッチを制御部１００Ａからの信号に基づいて所定のタイミングで切り換えることにより、駆動パルスを発生させる。以下に説明する各スイッチの切り替え制御は、制御部１００Ａからの制御信号に基づいて実行される。
【００２４】
図６に示すように、リセット期間では、リセットパルス発生回路２２のリセットスイッチＳＸ−Ｒおよびリセットパルス発生回路２４のリセットスイッチＳＹ−Ｒを同時に所定時間オンする。
【００２５】
図６に示すように、リセットスイッチＳＸ−Ｒがオンすると、抵抗Ｒ２１、抵抗Ｒ２２およびコンデンサＣ２１により構成される回路を介して、行電極Ｘが電源ＢＸに接続される。このため、抵抗Ｒ２２および行電極Ｘを介して放電セルから電流が引き抜かれる。また、リセットスイッチＳＸ−Ｒがオンした直後はコンデンサＣ２１に充電電流が流れ込むため、抵抗Ｒ２１および行電極Ｘを経由して同様に放電セルに電流が引き抜かれる。抵抗Ｒ２１の抵抗値は抵抗Ｒ２２に比べて小さいため、リセットスイッチＳＸ−Ｒがオンした直後は大きな電流が流れ、行電極Ｘ１〜Ｘｎの電位は急激に下降する。その後、コンデンサＣ２１が充電されてくると、抵抗Ｒ２１を介して流れる電流が減少するため、行電極Ｘ１〜Ｘｎからの電流は徐々に減少する。このため、行電極Ｘ１〜Ｘｎの電位の下降が穏やかになり、行電極Ｘ１〜Ｘｎの電位はリセット電圧（−Ｖｒ）に近い値をとる。
【００２６】
一方、リセットスイッチＳＹ−Ｒがオンすると、抵抗Ｒ２３、抵抗Ｒ２４およびコンデンサＣ２２により構成される回路を介して、行電極Ｙが電源ＢＹに接続される。このため、抵抗Ｒ２４および行電極Ｙを介して放電セルに電流が流れ込む。また、リセットスイッチＳＹ−Ｒがオンした直後はコンデンサＣ２２に充電電流が流れ込むため、抵抗Ｒ２３および行電極Ｙを経由して同様に放電セルに電流が流れ込む。抵抗Ｒ２３の抵抗値は抵抗Ｒ２４に比べて小さいため、リセットスイッチＳＹ−Ｒがオンした直後は大きな電流が流れ、行電極Ｙ１〜Ｙｎの電位は急激に上昇する。その後、コンデンサＣ２２が充電されてくると、抵抗Ｒ２３を介して流れる電流が減少するため、行電極Ｙ１〜Ｙｎへの電流は徐々に減少する。このため、行電極Ｙ１〜Ｙｎの電位の上昇が穏やかになり、行電極Ｙ１〜Ｙｎの電位はリセット電圧（Ｖｒ）に近い値をとる。
【００２７】
このように、行電極Ｘ１〜Ｘｎの電位は、リセットスイッチＳＸ−Ｒをオンした直後に急激に下降し、その後、コンデンサＣ２１が充電されるのに伴って穏やかに下降するようになる。また、行電極Ｙ１〜Ｙｎの電位は、リセットスイッチＳＹ−Ｒをオンした直後に急激に上昇し、その後、コンデンサＣ２２が充電されるのに伴って穏やかに上昇するようになる。したがって、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎ間の電圧は、リセットスイッチＳＸ−ＲおよびリセットスイッチＳＹ−Ｒがオンした直後に急激に大きくなるため、短時間で壁電荷を形成しうる電圧に到達する。その後、行電極間の電圧が穏やかに上昇する期間に入るため、行電極間には壁電荷を形成しうる電圧が充分な時間にわたり印加され続けることになる。このように、行電極Ｘ及び行電極ＹにリセットパルスＲＰｘ，ＲＰｙが印加されることにより、短時間のリセット期間で効率的に所定量の壁電荷を形成させることができる。
【００２８】
図６に示すように、リセットスイッチＳＸ−ＲおよびリセットスイッチＳＹ−Ｒがオフすると、サステインドライバ２１のスイッチＳＸ−Ｇおよびサステインドライバ２３のスイッチＳＹ−Ｇがオンし、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎの電位はアース電位に固定される。
【００２９】
以上のリセット期間において、すべての放電セルに壁電荷が形成され、これらの放電セルが発光セルにリセットされる。
【００３０】
次に、アドレス期間では、スキャンドライバ２５のスイッチＳＹ−ｏｆｓがオンし、抵抗Ｒ３を介してサステインドライバ２３の出力ラインを−Ｖｏｆｓの電位に接続する。また、サステインドライバ２５のスイッチ２１をオフ→オン→オフの順序で、サステインドライバ２５のスイッチ２２をオン→オフ→オンの順序で、同期して切り換える（図２）。これにより、行電極Ｙｉの電位は「−Ｖｏｆｓ＋ＶＨ」→「−Ｖｏｆｓ」→「−Ｖｏｆｓ＋ＶＨ」の順序で変化する（図５）。すなわち、アドレス期間では、このような走査パルスＳＰが各行電極Ｙｉに順次印加されることになる。
【００３１】
一方、アドレスドライバ３１およびアドレス共振電源回路３２の各スイッチを順次切り換えることにより、行電極Ｙｉの電位が「−Ｖｏｆｓ」に低下するタイミングに合わせて列電極Ｄ１〜Ｄｍにデータパルスを印加する。
【００３２】
具体的には、図６に示すようにデータパルスＤＰをアドレス共振電源回路３２から出力する間、アドレスドライバ３１のスイッチＳ３１をオン、スイッチＳ３２をオフすることにより、アドレス共振電源回路３２の出力を列電極Ｄ１〜Ｄｍに接続する。
【００３３】
また、アドレス共振電源回路３２の出力が列電極Ｄ１〜Ｄｍに接続されている間、アドレス共振電源回路３２ではデータパルスＤＰを発生させる。すなわち、アドレス共振電源回路３２では、最初にスイッチＳＡ−Ｕをオンする。これにより、コンデンサＣ５に蓄積されていた電荷に基づく電流がコイルＬ９、ダイオードＤ９、スイッチＳＡ−ＵおよびスイッチＳ３１を介して列電極Ｄに流れ込み、列電極Ｄの電圧は徐々に上昇する。次にスイッチＳＡ−Ｂをオンすることにより、列電極Ｄの電圧が電圧ＶＡに固定される。次に、スイッチＳＡ−ＵおよびスイッチＳＡ−ＢをオフするとともにスイッチＳＡ−Ｄをオンする。これにより、放電セルに蓄積されていた電荷に基づく電流がスイッチＳ３１、コイルＬ１０、ダイオードＤ１０およびスイッチＳＡ−Ｄを介してコンデンサＣ５に流れ込む。このため、列電極Ｄの電位が徐々に下降する。最後にスイッチＳＡ−Ｄをオフするとともに、アドレスドライバ３１のスイッチＳ３１をオフ、スイッチＳ３２をオンする。これにより列電極Ｄがアドレス共振電源回路３２から切り離されて接地され、列電極Ｄの電位が０Ｖに固定される。
【００３４】
このように、スキャンドライバ２５による走査パルスのタイミングに合わせてデータパルスＤＰが与えられた放電セルが、選択的に非発光セルに設定される。
【００３５】
次に、サステイン期間では、サステインドライバ２１およびサステインドライバ２３において、ＸサステインパルスＩＰｘおよびＹサステインパルスＩＰｙをそれぞれ発生させる。
【００３６】
図６に示すように、サステインドライバ２１では、スイッチＳＸ−Ｕ１をオン、スイッチＳＸ−Ｄ１、スイッチＳＸ−Ｄ２およびスイッチＳＸ−Ｇをそれぞれオフする。この結果、スイッチＳＸ−Ｕ１のみがオンした状態となる。このため、コンデンサＣ３に蓄積されていた電荷に基づく電流が、コイルＬ５、ダイオードＤ５、スイッチＳＸ−Ｕ１および行電極Ｘを介して放電セルの行電極の電極間容量Ｃｐに流れ込むため、行電極Ｘの電位が上昇する。次に、スイッチＳＸ−Ｕ２をオンすると、コンデンサＣ４に蓄積されていた電荷に基づく電流が、コイルＬ７、ダイオードＤ７およびスイッチＳＸ−Ｕ２を介して行電極Ｘに流れ込み行電極Ｘの電位がさらに上昇する。次に、スイッチＳＸ−Ｂをオンすることにより、行電極Ｘの電位をＶｓに固定する。次に、スイッチＳＸ−Ｕ１、スイッチＳＸ−Ｕ２およびスイッチＳＸ−Ｂをオフし、スイッチＳＸ−Ｄ２をオンする。この結果、スイッチＳＸ−Ｄ２のみがオンした状態となる。このため、行電極の電極間容量に蓄積されていた電荷に基づく電流が、行電極Ｘ、コイルＬ８、ダイオードＤ８およびスイッチＳＸ−Ｄ２を介してコンデンサＣ４に流れ込むため、行電極Ｘの電位が下降する。次に、スイッチＳＸ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｘ、コイルＬ６、ダイオードＤ６およびスイッチＳＸ−Ｄ１を介してコンデンサＣ３に流れ込むため、行電極Ｘの電位がさらに下降する。最後にスイッチＳＸ−Ｇをオンすることで、行電極Ｘの電位を０Ｖに固定する。
【００３７】
行電極Ｘの電位が０Ｖに固定された後、サステインドライバ２３では、スイッチＳＹ−Ｕ１をオン、スイッチＳＹ−Ｄ１、スイッチＳＹ−Ｄ２およびスイッチＳＹ−Ｇをそれぞれオフする。この結果、スイッチＳＹ−Ｕ１のみがオンした状態となる。このため、コンデンサＣ１に蓄積されていた電荷に基づく電流が、コイルＬ１、ダイオードＤ１、スイッチＳＹ−Ｕ１および行電極Ｙを介して行電極の電極間容量Ｃｐに流れ込むため、行電極Ｙの電位が上昇する。次に、スイッチＳＹ−Ｕ２をオンすると、コンデンサＣ２に蓄積されていた電荷に基づく電流が、コイルＬ３、ダイオードＤ３およびスイッチＳＹ−Ｕ２を介して行電極Ｙに流れ込み行電極Ｙの電位がさらに上昇する。次に、スイッチＳＹ−Ｂをオンすることにより、行電極Ｙの電位をＶｓに固定する。次に、スイッチＳＹ−Ｕ１、スイッチＳＹ−Ｕ２およびスイッチＳＹ−Ｂをオフし、スイッチＳＹ−Ｄ２をオンする。この結果、スイッチＳＹ−Ｄ２のみがオンした状態となる。このため、行電極の電極間容量に蓄積されていた電荷に基づく電流が、行電極Ｙ、コイルＬ４、ダイオードＤ４およびスイッチＳＹ−Ｄ２を介してコンデンサＣ２に流れ込むため、行電極Ｙの電位が下降する。次に、スイッチＳＹ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｙ、コイルＬ２、ダイオードＤ２およびスイッチＳＹ−Ｄ１を介してコンデンサＣ１に流れ込むため、行電極Ｙの電位がさらに下降する。最後にスイッチＳＹ−Ｇをオンすることで、行電極Ｙの電位を０Ｖに固定する。
【００３８】
以上の動作を繰り返すことにより、図６に示すような波形のＸサステインパルスＩＰｘおよびＹサステインパルスＩＰｙを交互に発生させ、アドレス期間において選択された放電セル、すなわち発光セルのみを所定回数発光させる。
【００３９】
次に、保護回路５０の動作について説明する。リセットパルス発生回路２２の抵抗Ｒ２１に電流が流れていないとき、図３に示す抵抗Ｒ１、ダイオードＤ１およびフォトカプラＰＣのフォトダイオードＰＤにより形成される回路には、電流は流れない。このため、フォトダイオードＰＤは発光せず、フォトカプラＰＣのトランジスタＰＴはオフした状態にある。このときバッファＢＦの入力端子は抵抗Ｒ３により電源Ｂ３の電源電圧まで上昇しており、バッファＢＦの出力電圧は０となる。したがって、検出信号の電圧値は０となり、抵抗Ｒ２１に異常電流が流れていないこと、すなわち正常な状態であることが検出できる。
【００４０】
なお、抵抗Ｒ１、ダイオードＤ１およびダイオードＤ２は、フォトダイオードＰＤに高電圧が印加することを防止してフォトダイオードＰＤを保護するためのものである。
【００４１】
リセットパルス発生回路２２の抵抗Ｒ２１に異常電流が流れているとき、抵抗Ｒ２１の両端には、異常電流に応じた電圧が発生するため、抵抗Ｒ１、ダイオードＤ１およびフォトダイオードＰＤにより形成される回路に電流が流れてフォトダイオードＰＤが発光する。このため、フォトカプラＰＣのトランジスタＰＴはオンして、バッファＢＦの入力電圧が０となり、バッファＢＦの出力はオープン状態となる。このため、検出信号はプルアップ抵抗Ｒ４により引き上げられて、正の電圧値をとるため、異常が検出できる。なお、異常電流が検出される場合とは、例えば、誤動作によってリセットパルス発生回路２２のリセットスイッチＳＸ−Ｒがオンしたままの状態となった場合や、リセットパルス発生回路２２や駆動部１００Ｂに含まれる他の駆動回路の故障等が考えられる。
【００４２】
リセットパルス発生回路２２が正常に動作している場合、上述したように、抵抗Ｒ２１には瞬間的に電流が流れるが、次のリセットパルスまで間があるため、抵抗Ｒ２１の両端子間には、事実上、間隔をあけて単一のパルス電圧が発生することになる。この場合、リセットパルスの発生と同時に抵抗Ｒ２１の両端子間の電圧は上昇し、瞬間的にトランジスタＰＴはオンする。しかし、トランジスタＰＴのコレクタ−エミッタ間に接続されたコンデンサＣ１と、トランジスタＰＴのオン抵抗とにより構成される積分回路の作用により、バッファＢＦの入力端子の電圧は急激に低下することなく、バッファＢＦの出力電圧はほぼ０に維持される。したがって、この場合には検出信号の電圧値は０に維持され、正常な状態であることが検出される。
【００４３】
本実施形態では、異常が検出された場合、実質的に駆動部１００Ｂの動作を停止させるように、駆動部１００Ｂの各スイッチを制御している。しかし、異常が検出された場合の制御方法としては、駆動部１００Ｂの損傷を防ぐことができればよく、任意の制御方法を採用することができる。
【００４４】
このように、本実施形態では、抵抗値が低く、大電流が流れやすいリセットパルス発生回路２２の抵抗Ｒ２１の両端子間電圧を監視し、抵抗Ｒ２１に流れる異常電流を検出することにより、抵抗Ｒ２１、リセットパルス発生回路２２あるいは駆動部１００Ｂの他の部分の損傷を確実に防止することができる。また、保護回路５０にコンデンサＣ１を設けて、フォトカプラＰＣのトランジスタＰＴのオン抵抗との間での時定数を適切に設定することにより、リセットパルスが正常に出力される場合における異常電流の誤検出を効果的に防止している。
【００４５】
上記実施形態では、リセットパルス発生回路２２の抵抗Ｒ２１の両端子間電圧に基づいて、異常電流を検出しているが、異常電流の検出方法はこれに限定されない。例えば、抵抗Ｒ２１と直列に低抵抗値の検出抵抗を挿入し、この検出抵抗の両端子間に発生する電流に基づいて抵抗Ｒ２１に発生する異常電流を検出するようにしてもよい。また、リセットパルス発生回路２４の抵抗Ｒ２３についても、抵抗Ｒ２１と同様にして異常電流を検出することができる。
【００４６】
図７はリセットパルス発生回路の別の構成を示す回路図である。図７において抵抗Ｒ４１の抵抗値は抵抗Ｒ４２の抵抗値よりも低く設定される。この構成では、リセットパルスの発生タイミングに合わせて、抵抗Ｒ４１と直列に接続されたスイッチＳ４１が最初にオンし、その後、抵抗Ｒ４２と直列に接続されたスイッチＳ４２がオンする。このような動作により、リセットパルスの立ち上がりを急峻にし、その後の電圧変化を穏やかにしている。したがって、図２に示すリセットパルス発生回路２２を用いた場合と同等の波形のリセットパルスを発生させることができる。
【００４７】
図７に示すリセットパルス発生回路における抵抗Ｒ４１は抵抗値が小さいため、例えばスイッチＳ４１がオンしたままの状態になると、抵抗Ｒ４１に過大な異常電流が流れる可能性がある。したがって、抵抗Ｒ４１に流れる異常電流を、抵抗Ｒ２１と同様の方法により保護回路５０によって検出することで、このような異常電流を確実に防止できる。なお、図２および図７の回路は、リセットパルス発生回路を例示するものであり、リセットパルス発生回路の構成はこれらに限定されることはない。
【００４８】
以上説明したように、上記実施形態では、リセットパルス発生回路２２の異常電流を検出する保護回路５０を備え、リセットパルス発生回路２２にはリセットパルスの出力時に電流が流れる抵抗Ｒ２１が設けられ、保護回路５０は抵抗Ｒ２１に流れる異常電流を検出する。このため、本実施形態では、抵抗Ｒ２１に流れる異常電流に起因する駆動部１００Ｂの損傷を効果的に防止できる。
【図面の簡単な説明】
【図１】本実施形態のプラズマディスプレイパネル駆動装置およびプラズマディスプレイパネルの構成を示す図であり、（ａ）は本実施形態のプラズマディスプレイパネル駆動装置の構成を示すブロック図、（ｂ）はプラズマディスプレイパネルの構成を示す図。
【図２】制御部の回路を示す回路図。
【図３】保護回路の構成を示す回路図。
【図４】１フィールドの構成を示す図。
【図５】１サブフィールド内の駆動パルスを示す図。
【図６】駆動パルスを発生させるための動作を示すタイミングチャート。
【図７】リセットパルス発生回路の別の構成を示す回路図。
【符号の説明】
２２      リセットパルス発生回路（リセット手段）
２３      サステインドライバ（選択手段）
３１      アドレスドライバ（選択手段）
５０      保護回路（検出回路）
ＢＸ，ＢＹ  電源（パルス発生回路）
Ｃ１      コンデンサ（積分回路）
Ｃ２１    コンデンサ（キャパシティ）
Ｒ２１    抵抗（第１の抵抗、リセット抵抗）
Ｒ２２    抵抗（第２の抵抗）
ＳＸ−Ｒ  リセットスイッチ（パルス発生回路）
【図１】
2004309607.tif 000003
【図２】
2004309607.tif 000004
【図３】
2004309607.tif 000005
【図４】
2004309607.tif 000006
【図５】
2004309607.tif 000007
【図６】
2004309607.tif 000008
【図７】
2004309607.tif 000009