(57)【要約】【課題】出力電力のフィードバック制御に必要な出力レベルの検出を電流検出方式で行なう無線通信システムにおいて、制御ループの安定性および送信要求レベルの変化に対する応答性を向上させる。【解決手段】高周波電力増幅回路（１０）の出力電力のフィードバック制御に必要な出力レベルの検出を電流検出方式で行ない、出力レベル検出信号と出力レベル指示信号とを比較してその差に応じて高周波電力増幅回路の利得を制御する信号を生成する誤差アンプ（５０）を有する高周波電力増幅用電子部品（２００）において、前記誤差アンプとして、出力端子と反転入力端子との間に、抵抗素子と該抵抗素子と並列に接続された直列の抵抗素子及び容量素子とからなる位相補償回路（５２）を設けた低域濾波型増幅回路（５１）を用いるようにした。【選択図】  図２
2004328107.tif 000002
【特許請求の範囲】
【請求項１】
変調された高周波信号を増幅する電力増幅回路の信号を受け電力増幅回路の電流を検出する出力検出用トランジスタを有する電流検出回路と、該電流検出回路の検出電流を電圧に変換する電流−電圧変換回路と、該電流−電圧変換回路により変換された電圧と出力レベル指示信号とを比較してその差に応じた信号を出力する誤差増幅回路と、該誤差増幅回路の出力に基づいて前記電力増幅回路にバイアスを与えるバイアス生成回路が１つの半導体チップに形成されてなる高周波電力増幅用半導体集積回路であって、前記誤差増幅回路は、差動増幅回路と、該差動増幅回路の出力端子と反転入力端子との間に接続された第１抵抗素子および該第１抵抗素子と並列に接続された直列形態の第２抵抗素子および容量素子とを有することを特徴とする高周波電力増幅用半導体集積回路。
【請求項２】
前記電流−電圧変換回路は、入力電流を２乗根した電流に変換する２乗根変換回路であることを特徴とする請求項１に記載の高周波電力増幅用半導体集積回路。
【請求項３】
前記２乗根変換回路は、電界効果トランジスタからなり前記検出電流と基準電流を入力信号とし検出電流と基準電流の積を２乗根した電流を出力する回路であることを特徴とする請求項２に記載の高周波電力増幅用半導体集積回路。
【請求項４】
前記誤差増幅回路の非反転入力端子にはアッテネータが設けられ、該アッテネータにより前記出力レベル指示信号を分圧した電圧が入力されるように構成されていることを特徴とする請求項１〜３のいずれかに記載の高周波電力増幅用半導体集積回路。
【請求項５】
前記バイアス生成回路は複数の抵抗素子からなる抵抗分圧回路であることを特徴とする請求項１〜４のいずれかに記載の高周波電力増幅用半導体集積回路。
【請求項６】
変調された高周波信号を増幅する電力増幅回路と、該電力増幅回路の信号を受け電力増幅回路の電流を検出する出力検出用トランジスタを有する電流検出回路と、該電流検出回路の検出電流を電圧に変換する電流−電圧変換回路と、該電流−電圧変換回路により変換された電圧と出力レベル指示信号とを比較してその差に応じた信号を出力する誤差増幅回路と、該誤差増幅回路の出力に基づいて前記電力増幅回路にバイアスを与えるバイアス生成回路が１つの絶縁基板に搭載されてなる高周波電力増幅用電子部品であって、前記誤差増幅回路は、差動増幅回路と、該差動増幅回路の出力端子と反転入力端子との間に接続された第１抵抗素子および該第１抵抗素子と並列に接続された直列形態の第２抵抗素子および容量素子とを有することを特徴とする高周波電力増幅用電子部品。
【請求項７】
前記電力増幅回路は、複数の電力増幅用トランジスタが縦続接続されてなり、前記電流検出回路は最終段の電力増幅用トランジスタの入力信号を受けて出力電流に比例した電流を出力するように構成されている請求項６に記載の高周波電力増幅用電子部品。
【請求項８】
入力端子と初段の電力増幅用トランジスタとの間、各段の電力増幅用トランジスタ間および最終段の電力増幅用トランジスタと出力端子の間には、それぞれインピーダンス整合回路が設けられ、前記電力増幅用トランジスタおよび前記電流検出回路と電流−電圧変換回路と誤差増幅回路は１または２以上の半導体チップに形成され、前記インピーダンス整合回路は前記半導体チップが実装される絶縁基板に形成されている請求項７に記載の高周波電力増幅用電子部品。
【請求項９】
前記電流−電圧変換回路は、入力電流を２乗根した電流に変換する２乗根変換回路であることを特徴とする請求項６〜８のいずれかに記載の高周波電力増幅用電子部品。
【請求項１０】
前記誤差増幅回路の非反転入力端子にはアッテネータが設けられ、該アッテネータにより前記出力レベル指示信号を分圧した電圧が入力されるように構成されていることを特徴とする請求項６〜９のいずれかに記載の高周波電力増幅用電子部品。
【請求項１１】
請求項６〜１０のいずれかに記載の高周波電力増幅用電子部品と、送信信号と受信信号の切替えを行なう送受信切替え回路を備えた第２電子部品と、送信する信号を変調して前記高周波電力増幅用電子部品へ入力する第３電子部品と、前記各電子部品に対する制御信号を生成し供給する制御用半導体集積回路とを有し、前記出力レベル指示信号は前記制御用半導体集積回路から前記高周波電力増幅用電子部品に供給されるように構成されていることを特徴とする無線通信システム。
【請求項１２】
前記高周波電力増幅用電子部品は第１周波数帯の信号を増幅する第１電力増幅回路と第２周波数帯の信号を増幅する第２電力増幅回路を備え、前記第２電子部品は第１周波数帯の信号と第２周波数帯の信号の切替えを行なう信号切替え手段を備え、前記第３電子部品は第１周波数帯の信号を変調する回路と第２周波数帯の信号を変調する回路を備え、少なくとも前記電流変換回路と前記電流−電圧変換手段と前記誤差増幅回路は前記第１電力増幅回路と第２電力増幅回路に対して共通の回路として設けられていることを特徴とする請求項１１に記載の無線通信システム。
【請求項１３】
前記送受信切替え回路の状態を制御する切替え信号は前記制御用半導体集積回路から前記第２電子部品へ供給され、前記切替え信号に応じて前記高周波電力増幅用電子部品内の前記第１電力増幅回路と第２電力増幅回路の動作状態を制御する信号が前記制御用半導体集積回路から前記高周波電力増幅用電子部品に供給されるように構成されていることを特徴とする請求項１１または１２に記載の無線通信システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯電話機等の無線通信システムに使用され高周波信号を増幅して出力する高周波電力増幅回路およびそれを組み込んだ電子部品並びに無線通信システムに適用して有効な技術に関し、特に高周波電力増幅回路のフィードバック制御に必要な出力電力の検出を電流検出方式で行なう検出回路を有する無線通信システムにおいて制御ループの安定性および送信要求レベルの変化に対する応答性を向上させる技術に関する。
【０００２】
【従来の技術】
一般に、携帯電話機等の無線通信装置（移動体通信装置）における送信側出力部には、変調後の信号を増幅する高周波電力増幅回路が組み込まれている。従来の無線通信装置には、ベースバンド回路もしくはマイクロプロセッサ等の制御回路からの送信要求レベルに応じた出力電力となるように高周波電力増幅回路の増幅率を制御するため、高周波電力増幅回路の出力レベルを検出して、送信要求レベル（出力レベル指示信号）と検出信号とを比較して高周波電力増幅回路をフィードバック制御する出力制御信号Ｖａｐｃを生成する自動パワー制御回路（ＡＰＣ回路）が設けられている（例えば、特許文献１参照）。出力レベルの検出は、従来は一般に、カプラや検波回路などを使用して行なっており、検波回路は高周波電力増幅回路とは別個の半導体集積回路として構成されることが多い。
【０００３】
また、カプラは、ディスクリート部品もしくは絶縁基板（モジュール基板）に形成された出力線（マイクロストリップ線路）と並行に配設された導電体との間に形成される容量を介して出力レベルを検出する素子であり、半導体チップ上に形成される素子に比べてサイズが大きい。なお、カプラ（方向性結合器）については、例えば総合電子出版社、１９９７年７月１０日発行「マイクロ波の基礎とその応用」Ｐ１９１〜Ｐ１９３に記載されている。
【０００４】
従来の高周波電力増幅回路の出力レベル検出方式は、高周波電力増幅回路とは別の半導体集積回路や電子部品を数多く使用しているため、モジュールの小型化を困難にする。さらに、カプラを使用する場合には、検出感度を向上させるためにカプラの一端に基準電圧を印加することが行なわれることがあ。その場合、基準電圧の最適設定および部品のばらつきに応じた電圧等の調整が必要になるため、セットメーカの負担が大きくなるという不具合がある。また、カプラを使用すると、比較的大きな電力損失が生じるという不具合もある。
【０００５】
そこで、本出願人は、高周波信号を増幅する電力増幅用トランジスタの入力信号を受け電力増幅用トランジスタに流れる電流に比例した電流を流す出力検出用トランジスタおよび該トランジスタの電流を転写するカレントミラー回路とを設け、カレントミラー回路の転写先の電流を電圧に変換して出力レベルの検出信号とし、検出された出力レベルと送信要求レベルとを比較して出力レベルの制御を行なう電流検出方式の無線通信システムに関する発明をなし、出願を行なった（特願２０００−５２３７５７号）。
【０００６】
【特許文献１】
特開２０００−１５１３１０号公報
【０００７】
【発明が解決しようとする課題】
図１２は、本出願人が開発した電流検出方式の出力レベル検出回路を有する高周波電力増幅回路のフィードバック制御系の概略構成を示したものである。図１２において、１０は高周波信号Ｐｉｎを増幅する電力増幅回路、２０は電力増幅回路１０の出力レベルを検出しそれに応じた電流を出力する電流検出回路、４０は電流検出回路２０からの出力電流を電圧に変換する電流−電圧変換回路、５０は電流−電圧変換回路４０の出力電圧とベースバンド回路もしくはマイクロプロセッサ等の制御回路から供給される出力レベル指示信号Ｖｒａｍｐとを比較する誤差アンプ（ＡＰＣ回路）で、この誤差アンプ５０により入力電位差に応じたバイアス電圧が生成されて電力増幅回路１０に供給され、電力増幅回路１０のゲインを制御して出力電力を制御するように構成される。
【０００８】
本発明者等は、図１２の電流検出方式の高周波電力増幅回路における出力レベル指示信号Ｖｒａｍｐと出力電力Ｐｏｕｔとの関係を調べた。その結果、図５（Ｂ）に破線Ａ２で示すような関係になっており、送信要求レベルの低い領域における制御感度が高く、僅かな出力レベル指示信号Ｖｒａｍｐの変化で出力電力Ｐｏｕｔが大きく変化することが明らかになった。
【０００９】
そこで本発明者等は、上記電流検出回路２０にその出力が入力に対してｎ乗根関数的に変化するような特性を持たせる、具体的には図１３のように電流検出回路２０と電流−電圧変換回路４０との間に２乗根変換回路３０を設けることにより、出力レベル指示信号Ｖｒａｍｐに対する出力電力Ｐｏｕｔの変化が、図５（Ｂ）に実線Ｂ２で示すようにほぼリニアになるようにして、送信要求レベルの低い領域における制御感度を向上させる技術を開発した。
【００１０】
ところで、本発明者等は、図１２や図１３の電流検出方式の高周波電力増幅回路は、従来のカプラを使用した出力レベル検出方式に比べて、回路内部に信号の位相を回す要因となる箇所が多いことに気が付き、図１２や図１３の電流検出方式の高周波電力増幅回路における制御ループの安定性について検討を行なった。
【００１１】
その結果、図１２や図１３の電流検出方式の高周波電力増幅回路は、誤差アンプ５０から電力増幅回路１０，電流検出回路２０，（２乗根変換回路３０），電流−電圧変換回路４０を通って誤差アンプ５０に戻る閉ループに関しては比較的位相余裕があり問題はない。しかし、誤差アンプ５０の非反転入力端子に入力される出力レベル指示信号Ｖｒａｍｐが変化しそれに応じて電力増幅回路１０の利得が変化してその変化が電流検出回路２０，（２乗根変換回路３０），電流−電圧変換回路４０を通って誤差アンプ５０の反転入力端子に戻る開ループに関しては、位相余裕が４５°以下と非常に小さいことを見出した。
【００１２】
開ループの位相余裕が小さいと、例えば図４（Ａ）のように出力レベル指示信号Ｖｒａｍｐが急に変化したときに、図４（Ｂ）のように誤差アンプ５０の反転入力端子へフィードバックされる検出信号Ｖｓｎｓがリンギングを起こし、Ｖｒａｍｐの変化に対する応答性が良好でないという課題があることを新たに見出した。しかも、かかる開ループの位相余裕が小さいことによる応答性の低下は、図１２の電流検出方式の高周波電力増幅回路よりも、２乗根変換回路３０を有する図１３の電流検出方式の高周波電力増幅回路において顕著に現れることも明らかになった。
【００１３】
本発明の目的は、高周波電力増幅回路の出力電力のフィードバック制御に必要な出力レベルの検出を電流検出方式で行なう無線通信システムにおいて、制御ループの安定性および送信要求レベルの変化に対する応答性を向上させることができる高周波電力増幅回路およびそれを組み込んだ電子部品並びに無線通信システムを提供することにある。
【００１４】
さらに、本発明の他の目的は、高周波電力増幅回路の出力電力のフィードバック制御に必要な出力レベルの検出を電流検出方式で行なう無線通信システムにおいて、送信要求レベルの低い領域における制御感度を下げ、制御範囲全体に亘って精度良く出力レベルを制御することができるとともに、制御ループの安定性および送信要求レベルの変化に対する応答性を向上させることができる高周波電力増幅回路およびそれを組み込んだ電子部品並びに無線通信システムを提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、高周波電力増幅回路の出力電力のフィードバック制御に必要な出力レベルの検出を電流検出方式で行ない、出力レベルの検出信号と出力レベル指示信号とを比較してその差に応じて高周波電力増幅回路の利得を制御する信号を生成する誤差アンプを有する高周波電力増幅用電子部品において、前記誤差アンプとして、差動増幅回路の出力端子と反転入力端子との間に、抵抗素子と該抵抗素子と並列に接続された直列の抵抗素子及び容量素子とからなる位相補償回路を設けた低域濾波型増幅回路を用いるようにしたものである。
【００１６】
上記した手段によれば、出力レベル指示信号が入力される誤差アンプの制御側入力端子（非反転入力端子）から高周波電力増幅回路，電流検出回路，電流−電圧変換回路を通って誤差アンプのフィードバック側入力端子（反転入力端子）に戻る開ループの位相余裕が大きくなるため、出力レベル指示信号の変化に対する応答性を向上させることができる。また、このとき同時に、開ループの安定性も向上させることができる。
【００１７】
さらに、望ましくは、前記電流検出回路と電流−電圧変換回路との間に２乗根変換回路を設けるようにする。２乗根変換回路を設けることにより、送信要求レベルの低い領域における出力レベル指示信号に対する高周波電力増幅回路の制御感度が下がり、制御範囲全体に亘って精度良く出力レベルを制御することができるようになる。また、２乗根変換回路を設けることにより開ループの位相の回りが大きくなり、そのままでは送信要求レベルの変化に対する応答性が劣化するが、前記位相補償回路を設けることにより開ループの位相余裕が大きくされるため、出力レベル指示信号の変化に対するループの応答性を向上させることができる。
【００１８】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明を適用した電流検出方式の高周波電力増幅回路のフィードバック制御系の第１の実施例の概略構成を示したものである。
図１において、１０は高周波信号Ｐｉｎを増幅する電力増幅回路（パワーアンプ）、２０は電力増幅回路１０の出力レベルを検出しそれに応じた電流を出力する電流検出回路、３０は電流検出回路２０から出力される電流Ｉｓｎｓの２乗根（平方根）をとった電流Ｉｓｏｕｔに変換する２乗根変換回路、４０は２乗根変換回路３０からの出力電流Ｉｓｏｕｔを検出電圧Ｖｓｎｓに変換する電流−電圧変換回路、５０は電流−電圧変換回路４０の出力電圧と図示しないベースバンド回路もしくはマイクロプロセッサ等の制御回路から供給される出力レベル指示信号Ｖｒａｍｐとを比較しそれらの電位差に応じた電圧を出力する誤差電圧検出回路（誤差アンプ）である。
【００１９】
この誤差アンプ５０の出力電圧がバイアス電圧Ｖａｐｃとして電力増幅回路１０に供給され、電力増幅回路１０のゲインが制御される。図１には示されていないが、後述のように電力増幅回路１０は各々ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）やバイポーラトランジスタのような増幅素子が複数段接続されてなり、それらの制御端子（ゲート端子またはベース端子）に誤差アンプ５０からのバイアス電圧Ｖａｐｃを直接もしくは適当な抵抗比で分割した電圧を印加して電力増幅回路１０のゲインを制御して、出力電力を調整するように構成される（図９参照）。
【００２０】
本実施例においては、誤差アンプ５０として、差動増幅回路５１の出力端子と反転入力端子との間に抵抗素子Ｒ１と該抵抗素子Ｒ１と並列に接続された直列の抵抗素子Ｒ２及び容量素子Ｃ１からなる位相補償回路５２を設けた低域濾波型増幅回路が用いられている。位相補償回路５２は、図１に示されているような回路に限定されず、抵抗素子Ｒ２と容量素子Ｃ１を逆に接続したもの、あるいは抵抗素子Ｒ２を２つに分割して容量素子Ｃ１の両側に接続したもの等であっても良い。
【００２１】
位相補償回路５２を構成する抵抗素子Ｒ１，Ｒ２と容量素子Ｃ１は、誤差アンプ５０から電力増幅回路１０，電流検出回路２０，２乗根変換回路３０，電流−電圧変換回路４０を通って誤差アンプ５０に戻る閉ループが、５０〜７０ｋＨｚの近傍に１次のポールを有し、１ＭＨｚの近傍に２次のポールを有するように各素子の定数が設定される。また、容量素子Ｃ１と直列に抵抗素子Ｒ２を設けることにより、制御ループの周波数特性に零点を持たせることができ、この零点の角周波数を電力増幅回路１０の極の各周波数よりやや低めに設定することでループの位相余裕を大きくする。具体的には、抵抗素子Ｒ１の抵抗値は４０〜６０ｋΩ、Ｒ２は２〜５ｋΩ、容量素子Ｃ１は５０〜１００ｐＦのような容量値にされる。
【００２２】
差動増幅回路５１としては、例えば図３に示すような差動増幅回路が用いられるが、これに限定されるものではない。図３の差動増幅回路は、ドレインが接地されたＰチャネルＭＯＳトランジスタＱ１，Ｑ２およびこれらと直列に接続された定電流源ＣＩ１，ＣＩ２からなる入力段と、Ｑ１，Ｑ２のソース電位がゲートに印加され互いにソース共通接続されたＮチャネルＭＯＳトランジスタＱ３，Ｑ４およびソース側の定電流源ＣＩ３とドレイン側のアクティブ負荷ＭＯＳトランジスタＱ５，Ｑ６からなる差動増幅段と、Ｑ３のドレインにゲートが接続されたソースフォロワ型の出力トランジスタＱ７および抵抗Ｒ７からなる出力段と、出力トランジスタＱ７のゲートとドレインとの間に直列接続された抵抗Ｒ０および容量Ｃ０からなる位相補償回路とにより構成されている。
【００２３】
この位相補償回路は差動増幅回路５１それ自身の発振を防止するための回路であり、抵抗Ｒ０および容量Ｃ０は、フィードバック制御ループの開ループおよび閉ループの位相余裕を大きくするために設けられる前記位相補償回路５２の抵抗Ｒ１、Ｒ２及び容量Ｃ１とは別の素子である。
【００２４】
図２は、本発明を適用した電流検出方式の高周波電力増幅回路のフィードバック制御系の第２の実施例の概略構成を示す。図１の実施例との差異は、誤差アンプ５０の非反転入力端子側にアッテネータ（減衰手段）５３が設けられている点にある。アッテネータ５３を設けることにより、出力レベル指示信号Ｖｒａｍｐから見た制御系のゲインを下げることができる。
【００２５】
この実施例のアッテネータ５３は、出力レベル指示信号Ｖｒａｍｐが入力される制御端子７１と誤差アンプ５０の非反転入力端子との間に設けられた抵抗素子Ｒ４と、この抵抗素子Ｒ４の制御端子７１と反対側のノードと接地点との間に設けられた抵抗素子Ｒ５とからなる。従って、この実施例のアッテネータ５３は、抵抗分圧回路とみなすこともできる。アッテネータ５３として、抵抗素子Ｒ４，Ｒ５の他にさらにこれらと同様な抵抗素子を付加したいわゆるπ型アッテネータを用いるようにしても良い。
【００２６】
実施例のアッテネータ５３を構成する抵抗素子Ｒ４とＲ５は、同一抵抗値で例えば４３Ωのような１００Ω以下の値とされる。また、誤差アンプ５０のフィードバック側の反転入力端子の入力抵抗Ｒ３は、特に制限されるものでないが、１０ｋΩ程度の抵抗値を有するようにされる。
【００２７】
図５（Ａ）には、第１および第２の実施例における出力電圧Ｖｏｕｔと電流−電圧変換回路４０の出力電圧（検出電圧）Ｖｓｎｓとの関係が実線Ｂ１で示されている。また、図５（Ｂ）には、第１および第２の実施例の制御系における出力レベル指示信号Ｖｒａｍｐと出力電力Ｐｏｕｔとの関係が実線Ｂ２で示されている。
【００２８】
また、図５（Ａ）および（Ｂ）において、破線Ａ１，Ａ２で示されているのは、第１の実施例の２乗根変換回路３０を設けない図１２に示されている制御系における出力電圧Ｖｏｕｔと電流−電圧変換回路４０の出力電圧Ｖｓｎｓとの関係と、出力レベル指示信号Ｖｒａｍｐと出力電力Ｐｏｕｔとの関係である。
【００２９】
２乗根変換回路３０を設けたことにより、図５（Ａ）からも分かるように、出力電力Ｐｏｕｔのレベルが低い領域では出力レベルＶｏｕｔに対する電流−電圧変換回路４０の出力電圧Ｖｓｎｓの変化の度合いが大きくなる。これにより、送信要求レベルの低い領域において出力レベル指示信号Ｖｒａｍｐに対する出力電力Ｐｏｕｔの変化の度合いが大きくても、送信要求レベルの低い領域における出力レベル指示信号に対する高周波電力増幅回路１０の制御感度が下がり、制御範囲全体に亘って精度良く高周波電力増幅回路１０の出力電力を制御することができるようになる。
【００３０】
図６（Ａ）には、第１の実施例の制御系における出力レベル指示信号Ｖｒａｍｐに対する電流−電圧変換回路４０の出力電圧（検出電圧）Ｖｓｎｓのゲインの周波数特性が実線Ｂ１で示されている。また、図６（Ｂ）には、第１の実施例の制御系における開ループの位相の周波数特性が実線Ｂ２で示されている。なお、これらの周波数特性は、誤差アンプ５０の位相補償回路５２の抵抗素子Ｒ１を１０ｋΩ、Ｒ２を４７ｋΩ、Ｒ３を２ｋΩ、容量Ｃ１を８２ｐＦとしたときのものである。
【００３１】
図６（Ａ）および（Ｂ）において、破線Ａ１，Ａ２で示されているのは、図１２に示されている制御系において、誤差アンプ５０の位相補償回路として容量Ｃ１と抵抗素子Ｒ１のみからなる回路を使用した場合におけるＶｒａｍｐに対するＶｓｎｓのゲインの周波数特性と、開ループの位相の周波数特性である。図６（Ａ）において、破線Ａ１が０ｄＢを横切るときの周波数ｆ０は１．３８ＭＨｚ、実線Ｂ１が０ｄＢを横切るときの周波数ｆ０は１．５３ＭＨｚである。
【００３２】
シミュレーションによると、このときの図１２の制御系における位相余裕（ゲインが０ｄＢのときの位相遅れ角と−１８０との差）は約２５°であった。一方、位相補償回路５２として、容量Ｃ１と抵抗素子Ｒ１の他に容量Ｃ１と直列の抵抗素子Ｒ２を設けた回路を使用する実施例の制御系における位相余裕は約４６°であった。
【００３３】
一般に、ループの位相余裕が４５°以下であると発振安定性が確保できないといわれているが、第１実施例を適用することにより、２乗根変換回路３０を使用した図１の高周波電力増幅回路のフィードバック制御系における開ループの位相余裕が改善され、発振安定性を確保することができる。その結果、図４（Ａ）のように出力レベル指示信号Ｖｒａｍｐが急に変化したとしても、図４（Ｃ）に示すように、誤差アンプ５０の反転入力端子へフィードバックされる検出信号Ｖｓｎｓがリンギングを起こすことがなく、出力レベル指示信号Ｖｒａｍｐに対するループの応答性が向上されるようになる。
【００３４】
図７（Ａ）には、図２に示されている第２の実施例の制御系における出力レベル指示信号Ｖｒａｍｐに対する電流−電圧変換回路４０の出力電圧（検出電圧）Ｖｓｎｓのゲインの周波数特性が一点鎖線Ｃ１で示されている。また、図７（Ｂ）には、第２の実施例の制御系における開ループの位相の周波数特性が一点鎖線Ｃ２で示されている。なお、これらの周波数特性は、誤差アンプ５０の位相補償回路５２の抵抗Ｒ１を１０ｋΩ、Ｒ２を４７ｋΩ、Ｒ３を２ｋΩ、容量Ｃ１を８２ｐＦ、アッテネータ５３の抵抗Ｒ４およびＲ５を４３ｋΩとしたときのものである。
【００３５】
図７（Ａ）および（Ｂ）において、実線Ｂ１，Ｂ２で示されているのは、図１に示されている第１の実施例の制御系におけるＶｒａｍｐに対するＶｓｎｓのゲインの周波数特性と、開ループの位相の周波数特性であり、図６に実線で示されているのと同じ特性である。図７（Ａ）において、実線Ｃ１が０ｄＢを横切るときの周波数ｆ０は１．１６ＭＨｚである。なお、実線Ｂ１が０ｄＢを横切るときの周波数ｆ０は、前述したように１．５３ＭＨｚである。
【００３６】
シミュレーションによると、誤差アンプ５０の非反転入力端子側にアッテネータ５３を設けた第２の実施例の制御系における開ループの位相余裕は約６６°であった。第１実施例の高周波電力増幅回路のフィードバック制御系における開ループの位相余裕は、前述したように４６°であるので、アッテネータ５３を設けることにより発振安定性をさらに良好にし、出力レベル指示信号Ｖｒａｍｐに対するループの応答性を一層向上させることができる。
【００３７】
図８（Ａ）には、図２に示されている第２の実施例の制御系における誤差アンプ５０から電力増幅回路１０，電流検出回路２０，２乗根変換回路３０，電流−電圧変換回路４０を通って誤差アンプ５０に戻る閉ループのゲインの周波数特性が実線Ｃ１で示されている。また、図８（Ｂ）には、第２の実施例の制御系における閉ループの位相の周波数特性が実線Ｃ２で示されている。なお、これらの周波数特性は、誤差アンプ５０の位相補償回路５２の抵抗Ｒ１を１０ｋΩ、Ｒ２を４７ｋΩ、Ｒ３を２ｋΩ、容量Ｃ１を８２ｐＦとしたときのものである。
【００３８】
図８（Ａ）および（Ｂ）において、破線Ａ１，Ａ２で示されているのは、図１２に示されている制御系であって誤差アンプ５０の位相補償回路５２として容量Ｃ１と抵抗Ｒ１のみからなる回路を使用した場合におけるＶｒａｍｐに対するＶｓｎｓのゲインの周波数特性と、閉ループの位相の周波数特性である。同図より、第２の実施例の制御系における閉ループの位相余裕は６５°あり、閉ループの発振安定性は充分にあることが分かる。
【００３９】
図９は、図２の実施例のより具体的な回路構成例を示す。図９において、１０は入力高周波信号Ｐｉｎを増幅して出力する高周波増幅回路部で、この高周波増幅回路１０は縦続接続された３段の増幅段により構成されている。
具体的には、入力された高周波信号Ｐｉｎはインピーダンス整合回路ＭＮ１および抵抗Ｒ１１を介して１段目の増幅段を構成する電力増幅用トランジスタＴＲ１のゲート端子に供給され、ＴＲ１により増幅された信号はＴＲ１のドレイン端子からインピーダンス整合回路ＭＮ２および抵抗Ｒ１２を介して２段目の増幅段を構成する電力増幅用トランジスタＴＲ２のゲート端子に供給される。
【００４０】
さらに、トランジスタＴＲ２により増幅された信号はＴＲ２のドレイン端子からインピーダンス整合回路ＭＮ３を介して３段目の増幅段を構成する電力増幅用トランジスタＴＲ３のゲート端子に供給され、ＴＲ３により増幅された信号はＴＲ２のドレイン端子からインピーダンス整合回路ＭＮ４を介して出力されるように構成されている。
【００４１】
なお、入力端子とインピーダンス整合回路ＭＮ１との間および各増幅段の間、インピーダンス整合回路ＭＮ４と出力端子との間には直流成分をカットする容量素子ＣＤＣ１，ＣＤＣ２，ＣＤＣ３，ＣＤＣ４が設けられている。インピーダンス整合回路ＭＮ１〜ＭＮ４はそれぞれ容量ＣＰ１〜ＣＰ６と伝送線路ＴＬ１〜ＴＬ７とで構成されている。
【００４２】
上記各増幅段の電力増幅用トランジスタＴＲ１〜ＴＲ３は、この実施例ではＭＯＳＦＥＴが使用されているが、バイポーラ・トランジスタやＧａＡｓＭＥＳＦＥＴ、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）等他のトランジスタを用いても良い。
【００４３】
電流検出回路２０は、抵抗Ｒ１３を介して高周波増幅回路１０の最終増幅段の電力増幅用トランジスタＴＲ３の入力信号と同一の信号がゲート端子に印加された出力検出用トランジスタＴＲ４と、抵抗Ｒ１４を介してトランジスタＴＲ４と直列に接続されたカレントミラー用トランジスタＴＲ５と、該トランジスタＴＲ５とカレントミラー接続されたトランジスタＴＲ６とにより構成され、トランジスタＴＲ３とＴＲ４のサイズ比ｎを適当（例えばｎ＝１０）に設定することにより、トランジスタＴＲ４にＴＲ３のコレクタ電流の１／ｎの電流が流れるようにされる。そして、トランジスタＴＲ４の電流がカレントミラー回路によりトランジスタＴＲ６に転写されることによって該トランジスタＴＲ６に流されるドレイン電流は電力増幅用トランジスタＴＲ３の出力電力と相関のある電流Ｉｓｎｓとなるようにされている。なお、カレントミラー用トランジスタＴＲ５とＴＲ６のサイズ比は例えば１：１とされる。
【００４４】
この電流Ｉｓｎｓがｎ乗根変換回路３０によって変換されて、変換された電流Ｉｓｏｕｔが電流−電圧変換手段としての抵抗Ｒ１６に流されることによって出力レベルに応じた検出電圧Ｖｓｎｓに変換される。この検出電圧Ｖｓｎｓが誤差アンプ５０に供給されてベースバンド回路などから供給される出力レベル指示信号Ｖｒａｍｐと比較され、ＶｓｎｓとＶｒａｍｐの差に応じた電圧Ｖａｐｃが誤差アンプ５０から出力され、Ｖａｐｃが抵抗ＲＰ１〜ＲＰ４で分割されて前記電力増幅用トランジスタＴＲ１，ＴＲ２のゲート端子にバイアス電圧として印加されて出力電力の制御が行なれるように構成されている。
【００４５】
また、最終段の電力増幅用トランジスタＴＲ３のゲートバイアスは、上記分割抵抗ＲＰ３とＲＰ４の接続ノードの電位が、抵抗Ｒ１５を介してインピーダンス整合回路ＭＮ３の内部ノードに伝達されることにより、間接的に与えられるように構成されている。抵抗ＲＰ３とＲＰ４で分割された電圧を、抵抗Ｒ１５を介して直接最終段の電力増幅用トランジスタＴＲ３のゲートに与えるように構成しても良い。
【００４６】
さらに、本実施例においては、図９に示されている回路のうち符号ＩＣ１，ＩＣ２が付された一点鎖破線で囲まれた回路および素子は、それぞれが別個の半導体チップ上に形成されていることを意味している。具体的には、最終段の電力増幅用トランジスタＴＲ３と電流検出用のトランジスタＴＲ４が、抵抗Ｒ１３と共に１つの半導体チップ上に形成されて第１の半導体集積回路ＩＣ１を構成している。
【００４７】
また、１段目と２段目の電力増幅用トランジスタＴＲ１，ＴＲ２が、電流検出回路２０（トランジスタＴＲ４を除く），２乗根変換回路３０，電流−電圧変換回路４０，誤差アンプ５０と共に１つの半導体チップ上に形成されて第２の半導体集積回路ＩＣ２を構成している。誤差アンプ５０を構成する抵抗Ｒ２および容量Ｃ１やアッテネータ５３を構成する抵抗Ｒ５は、第２の半導体集積回路ＩＣ２の外付け素子として接続され、使用されるシステムに応じて周波数特性を調整できるようにされている。
【００４８】
図９に示されている回路は、上記半導体チップＩＣ１，ＩＣ２と抵抗Ｒ２，Ｒ５や容量Ｃ１などのディスクリート部品が１つの絶縁基板に実装されて全体がモジュールとして構成される。なお、本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。
【００４９】
なお、かかるモジュールにおいて、インピーダンス整合回路ＭＮ１〜ＭＮ４を構成する伝送線路ＴＬ１〜ＴＬ７は、絶縁基板の表面に形成されたマイクロストリップラインと呼ばれる導電体層により形成することができる。また、インピーダンス整合回路ＭＮ１〜ＭＮ４を構成する容量ＣＰ１〜ＣＰ６は、絶縁基板が複数の誘電体層が積層された構造とされる場合、いずれかの誘電体層の表面と裏面にそれぞれ形成された導電体層との間に形成される容量を利用して構成することができる。
【００５０】
図１０は２乗根変換回路３０の具体的な回路の例を示す。
この実施例の２乗根回路は、前記電流検出回路２０から出力される検出電流Ｉｓｎｓを比例縮小するＮチャネルＭＯＳＦＥＴからなる第１カレントミラー回路３１と、該第１カレントミラー回路３１の転写先の電流をさらに比例縮小するＮチャネルＭＯＳＦＥＴからなる第２カレントミラー回路３２と、定電流源３８からの基準電流Ｉｒｅｆを比例縮小するＰチャネルＭＯＳＦＥＴからなる第３カレントミラー回路３３と、該第３カレントミラー回路３３の転写先の電流をさらに比例縮小するＰチャネルＭＯＳＦＥＴからなる第２カレントミラー回路３４と、これらのカレントミラー回路により生成された電流を用いて検出電流Ｉｓｎｓの２乗根に相当する項を含む電流を生成する演算回路３５と、該演算回路３５を構成するＭＯＳＦＥＴ  Ｍ４と直列に接続されＭ４と同一の電流が流されるＭＯＳＦＥＴＭ５およびＭ５とカレントミラー接続されたＭＯＳＦＥＴ  Ｍ６およびＭ６と直列に接続されたＭＯＳＦＥＴ  Ｍ７からなりＭＯＳＦＥＴ  Ｍ７のゲートにＭ４のドレイン電圧が印加されることにより演算回路３５を構成するＭＯＳＦＥＴＭ２とＭ４の動作点を与えるバイアス回路３６と、前記カレントミラー回路３２，３４により生成された電流を用いて演算回路３５で生成された２乗根に相当する項を含む電流から２乗根の項以外の余分な項に相当する電流を減算して検出電流Ｉｓｎｓの２乗根に比例した電流を出力する電流合成回路３７とから構成されている。
【００５１】
各カレントミラー回路３１〜３４はそれぞれ互いゲート共通接続された対をなすＭＯＳＦＥＴのサイズ比（ゲート幅の比）を所定の値に設定することにより比例縮小された電流を生成する。具体的には、第１カレントミラー回路３１は１／１０に、第２カレントミラー回路３２は１／３と１／１２に、第３カレントミラー回路３３は１／８に、そして第４カレントミラー回路３４は１／４と１／１６に、それぞれ縮小された電流を生成するように対をなすＭＯＳＦＥＴのサイズ比（ゲート幅の比）が所定の値に設定されている。
【００５２】
２乗根回路３０に入力される検出電流Ｉｓｎｓの１／３０の電流をＩｓ、定電流源３８からの基準電流Ｉｒｅｆの１／３２の電流をＩｒと置くと、第１カレントミラー回路３１と第３カレントミラー回路３３の転写先に流される電流はそれぞれ３Ｉｓ，４Ｉｒとなり、第２カレントミラー回路３２と第４カレントミラー回路３４の転写先から演算回路３５に流される電流はそれぞれＩｓ，Ｉｒとなる。
【００５３】
演算回路３５は、第２カレントミラー回路３２から供給される電流Ｉｓがドレイン・ソース間に流されるＭＯＳＦＥＴ  Ｍ２と、該ＭＯＳＦＥＴ  Ｍ２のドレイン電圧がゲート端子に印加され、第４カレントミラー回路３４から供給される電流Ｉｒがドレイン・ソース間に流されるＭＯＳＦＥＴ  Ｍ３と、同じくＭＯＳＦＥＴ  Ｍ２のドレイン電圧がゲート端子に印加され電流合成回路３７の転写元の電流を流すＭＯＳＦＥＴ  Ｍ３と、該ＭＯＳＦＥＴ  Ｍ３のソース側にＭ３と直列に接続されたＭＯＳＦＥＴ  Ｍ１とから構成されている。ＭＯＳＦＥＴ  Ｍ１はゲートとドレインが結合されてダイオードとして作用するようにされている。また、ＭＯＳＦＥＴ  Ｍ１〜Ｍ４は、互いにサイズ（ゲート幅Ｗとゲート長Ｌ）が同一になるように設計され、同一工程で同時に製造されることにより同一のしきい値電圧Ｖｔｈを有するようにされるとともに、ＭＯＳＦＥＴ  Ｍ１〜Ｍ４は飽和領域で動作するように電源電圧Ｖｄｄ２が設定されている。
【００５４】
ここで、ＭＯＳＦＥＴ  Ｍ１，Ｍ２，Ｍ３，Ｍ４のゲート・ソース間電圧をＶＧＳ１，ＶＧＳ２，ＶＧＳ３，ＶＧＳ４、ドレイン・ソース間電圧をＶＤＳ１，ＶＤＳ２，ＶＤＳ３，ＶＤＳ４で表わし、演算回路３５のノードＮ１に着目すると、ノードＮ１の電位Ｖｎ１はＭＯＳＦＥＴ  Ｍ１，Ｍ３の側からはＶｎ１＝ＶＧＳ１＋ＶＧＳ３で決まり、ＭＯＳＦＥＴ  Ｍ２，Ｍ４の側からはＶｎ１＝ＶＧＳ２＋ＶＧＳ４で決まり、両電位は等しいことから、ＶＧＳ１＋ＶＧＳ３＝ＶＧＳ２＋ＶＧＳ４となる。
【００５５】
ＭＯＳＦＥＴ  Ｍ１とＭ３は直列接続されているので流れる電流は等しく（図ではＩｏｕｔ）、ＭＯＳＦＥＴ  Ｍ２にはカレントミラー回路３２から電流Ｉｓが、またＭＯＳＦＥＴ  Ｍ４にはカレントミラー回路３４から電流Ｉｒが流されることから、上記等式は、ＭＯＳＦＥＴの飽和領域でのドレイン電流特性を表わす式より、次式（１）のように表わすことができる。
【００５６】
２［Ｖｔｈ＋√｛（２／β）・（Ｌ／Ｗ）／（１＋λ・ＶＤＳ）｝・√Ｉｏｕｔ］＝Ｖｔｈ＋√｛（２／β）・（Ｌ／Ｗ）／（１＋λ・ＶＤＳ）｝・√Ｉｓ＋Ｖｔｈ＋√｛（２／β）・（Ｌ／Ｗ）／（１＋λ・ＶＤＳ）｝・√Ｉｒ  ……（１）上式において、各ＭＯＳＦＥＴ  Ｍ１〜Ｍ４の素子サイズＬ／Ｗは等しく、またＭＯＳＦＥＴの素子特性からλ・ＶＤＳは「１」対して無視できるほど小さいので、次式
√Ｉｏｕｔ＝（√Ｉｓ＋√Ｉｒ）／２  ……（２）
のように整理することができる。そして、この式を変形すると、
Ｉｏｕｔ＝（Ｉｓ＋Ｉｒ）／４＋√（Ｉｓ・Ｉｒ）／２  ……（３）
となり、（Ｉｓ＋Ｉｒ）／４なる余分な項は含まれるが、ＭＯＳＦＥＴ  Ｍ３に流れる電流Ｉｏｕｔは検出電流Ｉｓの２乗根で表わされることが分かる。
【００５７】
さらに、図１０の実施例の回路においては、互いにゲート共通接続されたカレントミラーＭＯＳＦＥＴ  Ｍ８，Ｍ９からなる電流合成回路３７が設けられており、この回路はカレントミラーの転写元のＭＯＳＦＥＴ  Ｍ８に流れる電流に、第２カレントミラー回路３２から供給されるＩｓ／４の電流と第４カレントミラー回路３４から供給されるＩｒ／４の電流を足し込んだものをＩｏｕｔとして出力するように構成されている。また、ＭＯＳＦＥＴ  Ｍ８とＭ９はサイズ比が１：１０になるように設計されている。これにより、ＭＯＳＦＥＴ  Ｍ８とカレントミラー接続されたＭＯＳＦＥＴ  Ｍ９には、Ｉｏｕｔよりも（Ｉｓ＋Ｉｒ）／４だけ少ない電流の１０倍の大きさの電流が流れるようにされる。
【００５８】
ここで、電流合成回路３７により足し込まれる電流（Ｉｓ＋Ｉｒ）／４は、上記式（３）の第１項に相当することが分かる。従って、ＭＯＳＦＥＴ  Ｍ９に流れる電流は上記式（３）の第２項の１０倍すなわち１０・√（Ｉｓ・Ｉｒ）／２＝５・√（Ｉｓ・Ｉｒ）となる。図１０の実施例の回路ではこの電流が出力されるようになっている。従って、この回路の出力電流はＩｓの２乗根に比例した電流となる。
【００５９】
一方、前述したように、電流Ｉｓは電流検出回路２０の検出電流Ｉｓｎｓの１／３０である。よって、図１０の回路の出力電流は、電流検出回路２０の検出電流Ｉｓｎｓの２乗根に比例した電流となる。そして、この電流は電流−電圧変換回路４０の抵抗Ｒ１６に流されて電圧に変換され、この変換された電圧がバッファ４１によりインピーダンス変換されて誤差アンプ５０に供給される。
【００６０】
この実施例の２乗根回路は、式（３）に温度係数が含まれておらず出力電流には温度依存性がないため、基準電流Ｉｒｅｆが一定であれば周囲温度が変化しても動作特性は一定であり安定性の高い変換が可能である。温度が変化しても電流が一定である定電流源としては、正の温度特性を有する素子と負の温度特性を有する素子を組み合わせることで温度補償をした定電流回路が知られているので、そのような温度依存性のない定電流回路を電流源３８として利用することで、容易に本実施例の２乗根回路に適した基準電流Ｉｒｅｆを生成して与えることができる。
【００６１】
なお、図１０の実施例回路においては、第１カレントミラー回路３１と第３カレントミラー回路３３は各々カレントミラー接続されたＭＯＳＦＥＴ対が２段縦積みにされた回路が用いられているが、これは生成される電流の電源電圧依存性を下げるためであり、２乗根回路３０の動作電圧Ｖｄｄ２として安定性の高い電圧が供給される場合にはそれぞれＰ−ＭＯＳ側のカレントミラー回路３２，３４と同様な１段のカレントミラー回路とすることができる。
【００６２】
また、図１０の実施例においては、出力電流から√（Ｉｓ・Ｉｒ）の項以外の余分な電流（Ｉｓ＋Ｉｒ）／４の項をなくすため、カレントミラー回路３７のＭＯＳＦＥＴ  Ｍ８から出力される電流にカレントミラー回路３２と３４からの電流Ｉｓ／４とＩｒ／４を加えたものを演算回路３５の電流Ｉｏｕｔとして流し込んでいるが、カレントミラー回路３１と３２を構成するＭＯＳＦＥＴとカレントミラー接続されて比例縮小した電流を流すＭＯＳＦＥＴを設けて、ＭＯＳＦＥＴ  Ｍ８から出力される電流に電流Ｉｓ／４とＩｒ／４を足し込む代わりに、ＭＯＳＦＥＴ  Ｍ９から出力される電流から電流Ｉｓ／４とＩｒ／４を差し引いた電流を抵抗Ｒ１６に流すように構成しても良い。
【００６３】
次に、図１１は、本発明を適用した無線通信システムの一例としての９００ＭＨｚ帯の周波数を使用するＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と１８００ＭＨｚ帯の周波数を使用するＤＣＳ（Ｄｉｇｉｔａｌ  Ｃｅｌｌｕｌａｒ  Ｓｙｓｔｅｍ）の２つの通信方式の無線通信が可能なデュアルバンド方式の通信システムの概略の構成を示す。
【００６４】
図１１の無線通信システムは、ＧＳＭやＤＣＳのシステムにおけるＧＭＳＫ変調や復調を行なうことができる変復調回路を有する半導体集積回路化された高周波信号処理回路（高周波ＩＣ）１１０や受信信号から不要波を除去する弾性表面波フィルタからなるバンドパスフィルタＳＡＷと受信信号を増幅するロウノイズアンプＬＮＡなどが１つのセラミック基板上に実装されてなる高周波モジュール（以下、ＲＦモジュールと称する）１００と、負荷としてのアンテナＡＮＴを駆動して送信を行なう高周波電力増幅回路（パワーアンプ）１０や出力電力制御回路２３０などを含む高周波電力増幅用モジュール（以下、パワーモジュールと称する）２００と、ベースバンド回路３００と、フロントエンド・モジュール４００と、システム全体を制御する制御装置としてのマイクロプロセッサ（ＣＰＵ）５００とから構成されている。
【００６５】
ベースバンド回路３００は、送信データ（ベースバンド信号）に基づいてＩ，Ｑ信号を生成したり受信信号から抽出されたＩ，Ｑ信号を処理したりするベースバンド処理機能を有し、半導体集積回路として構成されている。以下、これをベースバンドＩＣと称する。フロントエンド・モジュール４００はＲＦパワーモジュール２００から出力される送信信号に含まれる高調波などのノイズを除去するフィルタＬＰＦや送受信切替えスイッチ４２０ａ，４２０ｂ、分波器４３０などを有する。マイクロプロセッサ（ＣＰＵ）５００は、上記高周波ＩＣ１１０やベースバンドＩＣ３００に対する制御信号を生成したりパワーモジュール２００に対する出力レベル指示信号Ｖｒａｍｐを生成したりする。
【００６６】
図９の電流検出回路２０と２乗根変換回路３０（もしくは対数変換回路）と電流−電圧変換回路４０と誤差アンプ５０は、図１１では出力電力制御回路２３０として１つのブロックで表わされている。
【００６７】
図１１に示されているように、この実施例の無線通信システムでは、パワーモジュール２００内にＧＳＭの周波数帯である９００ＭＨｚの送信信号を増幅するパワーアンプ２１０ａと、ＤＣＳの周波数帯である１８００ＭＨｚの送信信号を増幅するパワーアンプ２１０ｂとが設けられている。同様に、ＲＦモジュール１００内にＧＳＭ用のＳＡＷフィルタ１２０ａおよびロウノイズアンプ１３０ａと、ＤＣＳ用のＳＡＷフィルタ１２０ｂおよびロウノイズアンプ１３０ｂとが設けられている。
【００６８】
高周波ＩＣ１１０においては送信したい情報に従って搬送波を位相変調するＧＭＳＫ変調が行なわれ、位相変調された信号が高周波信号Ｐｉｎとしてパワーモジュール２００に入力され増幅される。特に制限されるものでないが、この実施例では高周波ＩＣ１１０は、送信用の変調回路の他に、受信信号を低い周波数の信号にダウンコンバートするミクサ、高ゲインのプログラマブル・ゲインアンプなどからなる受信系回路も含んで構成されている。ロウノイズアンプＬＮＡは、高周波ＩＣ１１０に内蔵させることも可能である。
【００６９】
フロントエンド・モジュール４００には、ＧＳＭ用のロウパスフィルタ４１０ａとＤＣＳ用のロウパスフィルタ４１０ｂおよびＧＳＭの送信／受信を切り替える切替えスイッチ４２０ａとＤＣＳの送信／受信を切り替える切替えスイッチ４２０ｂ、アンテナＡＮＴに接続され受信信号からＧＳＭ用の信号とＤＣＳ用の信号を分離する分波器４３０などが設けられている。切替えスイッチ４２０ａ，４２０ｂの切替え制御信号はＣＰＵ５００から与えられる。図１１には示されていないが、パワーモジュール２００またはフロントエンド・モジュール４００には、パワーアンプ２１０ａ，２１０ｂの出力端子またはパワーモジュール２００の送信出力端子とロウパスフィルタ４１０ａ，４１０ｂとの間に接続されてインピーダンスの整合を行なうインピーダンス整合回路が設けられる。
【００７０】
なお、上記のようなＧＳＭとＤＣＳのデュアルバンド通信システムにおいては、ＧＳＭ側のパワーアンプ２１０ａの出力電力とＤＣＳ側のパワーアンプ２１０ｂの出力電力の最大レベルはそれぞれ規格によって規定されていて異なっているが、高周波電力増幅用トランジスタＴＲ３と電流検出回路２０の出力検出用トランジスタＴＲ４とのサイズ比およびカレントミラー回路を構成するトランジスタＴＲ５とＴＲ６とのサイズ比をそれぞれ適当に設定することにより、２乗根変換回路３０や電流−電圧変換回路（センス用抵抗）４０および誤差アンプ５０を２つのバンドで共用させることができる。パワーアンプ２１０ａまたは２１０ｂのいずれを動作させるか指示するモード制御信号ＭｏｄｅがＣＰＵ５００からパワーモジュール２００に与えられる。
【００７１】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前記実施例では、電流検出回路２０と電流−電圧変換回路４０との間に２乗根変換回路３０を設けたものを説明したが、２乗根変換回路３０の代わりにｎ乗根変換回路（ｎは２以上の整数）や対数変換回路を設けても良い。また、ｎ乗根変換回路や対数変換回路を設ける代わりに、電流検出回路２０または電流−電圧変換回路４０にその出力が入力に対してｎ乗根関数もしくは対数関数的に変化するような特性を持たせるように構成してもよい。また、前記実施例の高周波電力増幅回路では、電力増幅ＦＥＴを３段接続しているが、２段構成としたり、４段以上の構成としても良い。
【００７２】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＳＭとＤＣＳの２つの通信方式による送受信が可能なデュアルモードの無線通信システムを構成するパワーモジュールに適用した場合を説明したが、本発明はそれに限定されるものでなく、他の通信方式や、ＧＭＳとＤＣＳとＰＣＳ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｓｙｓｔｅｍ）など３以上の通信方式による送受信が可能なマルチモードの携帯電話機や移動電話機などの無線通信システムを構成するパワーモジュールに利用することができる。
【００７３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、高周波電力増幅回路の出力電力のフィードバック制御に必要な出力レベルの検出を電流検出方式で行なう無線通信システムにおいて、制御ループの安定性および送信要求レベルの変化に対する応答性を向上させることができる。
【００７４】
また、本発明に従うと、高周波電力増幅回路の出力電力のフィードバック制御に必要な出力レベルの検出を電流検出方式で行なう無線通信システムにおいて、送信要求レベルの低い領域における制御感度を下げ、制御範囲全体に亘って精度良く出力レベルを制御することができるとともに、制御ループの安定性および送信要求レベルの変化に対する応答性を向上させることができる。
【図面の簡単な説明】
【図１】本発明を適用した電流検出方式の高周波電力増幅回路のフィードバック制御系の第１の実施例の概略構成を示すブロック図である。
【図２】本発明を適用した電流検出方式の高周波電力増幅回路のフィードバック制御系の第２の実施例の概略構成を示すブロック図である。
【図３】誤差アンプを構成する差動増幅回路の具体例を示す回路図である。
【図４】本発明の実施例と先願の高周波電力増幅回路のフィードバック制御系における出力レベル指示信号Ｖｒａｍｐに対する検出電圧Ｖｓｎｓの応答を示す波形図である。
【図５】（Ａ）は本発明の実施例と先願の高周波電力増幅回路のフィードバック制御系におけるパワーアンプの出力電圧Ｖｏｕｔと検出電圧Ｖｓｎｓとの関係を示す特性図、（Ｂ）は本発明の実施例と先願の高周波電力増幅回路のフィードバック制御系における出力レベル指示信号Ｖｒａｍｐと出力電力Ｐｏｕｔとの関係を示す特性図である。
【図６】（Ａ）は第１の実施例の制御系における出力レベル指示信号Ｖｒａｍｐに対する電流−電圧変換回路４０の出力電圧（検出電圧）Ｖｓｎｓのゲインの周波数特性を示すグラフ、（Ｂ）は第１の実施例の制御系におけるＶｒａｍｐに対するＶｓｎｓの位相の周波数特性を示すグラフである。
【図７】（Ａ）は第２の実施例の制御系における出力レベル指示信号Ｖｒａｍｐに対する電流−電圧変換回路４０の出力電圧（検出電圧）Ｖｓｎｓのゲインの周波数特性を示すグラフ、（Ｂ）には第２の実施例の制御系におけるＶｒａｍｐに対するＶｓｎｓの位相の周波数特性を示すグラフである。
【図８】（Ａ）は第２の実施例の制御系における閉ループのゲインの周波数特性を示すグラフ、（Ｂ）は第２の実施例の制御系における閉ループの位相の周波数特性を示すグラフである。
【図９】本発明を適用した電流検出方式の高周波電力増幅回路の具体的な回路構成例を示す回路図である。
【図１０】実施例の２乗根変換回路の具体的な回路例を示す回路図である。
【図１１】本発明を適用したＧＳＭとＤＣＳの２つの通信方式の無線通信が可能なシステムの概略の構成を示すブロック図である。
【図１２】本出願人が先に開発した電流検出方式の高周波電力増幅回路のフィードバック制御系の概略構成を示すブロック図である。
【図１３】本発明に先立って検討した２乗根変換回路を有する電流検出方式の高周波電力増幅回路のフィードバック制御系の概略構成を示すブロック図である。
【符号の説明】
１０    電力増幅回路
２０    電流検出回路
３０    ２乗根変換回路
４０    電流−電圧変換回路
５０    誤差アンプ
５１    差動増幅回路
５２    位相補償回路
５３    アッテネータ
１００  ＲＦモジュール
２００  パワーモジュール
２１０ａ，２１０ｂ  高周波電力増幅回路
３００  ベースバンド回路
４００  フロントエンド・モジュール
５００  制御用マイクロプロセッサ（ＣＰＵ）
ＭＮ１〜ＭＮ７  インピーダンス整合回路
ＩＣ１，ＩＣ２  半導体集積回路
ＡＮＴ  送受信用アンテナ
【図１】
2004328107.tif 000003
【図２】
2004328107.tif 000004
【図３】
2004328107.tif 000005
【図４】
2004328107.tif 000006
【図５】
2004328107.tif 000007
【図６】
2004328107.tif 000008
【図７】
2004328107.tif 000009
【図８】
2004328107.tif 000010
【図９】
2004328107.tif 000011
【図１０】
2004328107.tif 000012
【図１１】
2004328107.tif 000013
【図１２】
2004328107.tif 000014
【図１３】
2004328107.tif 000015