(57)【要約】【課題】信頼性が高く、且つ高周波特性に優れる半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、半導体素子が形成されている半導体基板１上に絶縁膜１０を形成する工程と、半導体素子と連通するコンタクトホール１０ａ及び１０ｂを形成する工程と、絶縁膜１０の上及びコンタクトホール１０ａ及び１０ｂの内部に金膜及びチタン膜を有する積層金属膜１１を形成する工程と、レジストパターン１２を形成する工程と、積層金膜属１１上における開口部に露出している部分に金メッキ膜１３Ａ、１３Ｂを形成する工程と、レジストパターン１２を除去する工程と、金メッキ膜１３Ａ、１３Ｂをマスクとし且つチタン膜をエッチング停止膜として、金膜に対してエッチングを行った後、金メッキ膜１３Ａ、１３Ｂをマスクとしてチタン膜に対してエッチングを行うことにより、積層金属膜１１における露出している部分を除去する工程とを備えている。【選択図】      図１
2004260054.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が形成されている半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に前記半導体素子と連通するコンタクトホールを形成する工程と、
前記絶縁膜の上及び前記コンタクトホールの内部に、下層金属膜及び上層金属膜を有する積層金属膜を形成する工程と、
前記積層金属膜の上に、前記コンタクトホールと対応する位置に開口部を有するレジストパターンを形成する工程と、
前記積層金属膜の上における前記開口部に露出している部分に電極を形成する工程と、
前記レジストパターンを除去する工程と、
前記電極をマスクとし且つ前記下層金属膜をエッチング停止膜として、前記上層金属膜に対して第１のエッチングを行った後、前記電極をマスクとして前記下層金属膜に対して第２のエッチングを行うことにより、前記積層金属膜における露出している部分を除去する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項２】
前記レジストパターンを形成する工程は、前記開口部の断面が前記半導体基板側から見て順テーパー形状になるように、前記開口部を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記上層金属膜は金膜であり、
前記下層金属膜はチタン膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１のエッチングは、アルゴンガスと、ガス全体に対する流量比が２％ｖｏｌ以上且つ２０％ｖｏｌ以下の酸素ガスとを含むエッチングガスを用いるドライエッチングであることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記上層金属膜は、白金膜であることを特徴とする請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するものであり、特に高周波で動作する化合物半導体を用いる電界効果トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
電界効果トランジスタ（以下、ＦＥＴという）では、高周波特性の向上を実現するためにゲート長を短縮することが必要になるが、ゲート長の短縮に伴うゲート抵抗の増加を防ぐためにゲート電極における上部の幅を下部の幅よりも広くしたＴ型ゲート電極が広く用いられている。
【０００３】
Ｔ型ゲート電極の形成方法としては、リフトオフ法又はメッキ法を用いる方法がこれまでにいくつか提案されている。ゲート抵抗を十分に低減するためには電極の膜厚を厚くする必要があるが、リフトオフ法では電極の膜厚を厚くすることは困難である一方、メッキ法では電極の膜厚を厚くすることに関して有効である。メッキ法を用いてＴ型ゲート電極を形成する方法としては、例えば以下に示すような方法がある（例えば、特許文献１）。
【０００４】
以下、従来の半導体装置の製造方法について図２を参照しながら説明する。
【０００５】
まず、図２（ａ）に示すように、エピタキシャル成長又はイオン注入法により能動層が形成されたＧａＡｓよりなる半導体基板１０１の上に、ＣＶＤ法により絶縁膜を堆積する。次に、該絶縁膜の上にフォトレジスト膜を形成した後、該フォトレジスト膜をパターニングして第１のレジストパターン１０３を形成する。その後、半導体基板１０１の上に堆積された絶縁膜に対して第１のレジストパターン１０３をマスクにしてエッチングすることにより、ゲート長を決定する所望の開口を有する絶縁膜１０２を形成する。
【０００６】
次に、図２（ｂ）に示すように、第１のレジストパターン１０３を除去した後、スパッタ法により、半導体基板１０１及び絶縁膜１０２の上に金属膜１０４を堆積する。
【０００７】
次に、図２（ｃ）に示すように、金属膜１０４の上にフォトレジスト膜を形成した後、Ｔ型ゲート電極の頂部に相当する開口が形成されるように、フォトレジスト膜をパターニングして第２のレジストパターン１０５を形成する。その後、電解メッキ法により、第２のレジストパターン１０５の開口部に金メッキ膜１０６を形成する。
【０００８】
次に、図２（ｄ）に示すように、第２のレジストパターン１０５を除去した後、イオンミリング等により、金属膜１０４に対して金メッキ膜１０６をマスクにしてエッチングすることにより、パターニングされた金属膜１０４ａを形成する。このようにして、所望のＴ型ゲート電極が形成される。
【０００９】
【特許文献１】
特開昭６３−２０４７７２号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置の製造方法には、以下のような問題点がある。
【００１１】
第１に、電解メッキ法により金メッキ膜１０６を形成する際にマスクとして用いる第２のレジストパターン１０５はフォトレジスト材料よりなるので、第２のレジストパターン１０５の開口部の断面は、通常、半導体基板１０１側から見て逆テーパー形状になる（以下、断面形状について言及するときは半導体基板１０１側から見た場合の形状を言うものとする）。このため、電解メッキ法によって形成される金メッキ膜１０６の断面は、第２のレジストパターン１０５の開口部の逆テーパー形状がそのまま転写されることになり、逆テーパー形状になる。
【００１２】
この場合、イオンミリング等により、金メッキ膜１０６をマスクにして金属膜１０４に対してエッチングする工程において、金メッキ膜１０６の断面が逆テーパー形状であると、金メッキ膜１０６の裾部にエッチングする際に影になる領域ができる。従って、金属膜１０４に対するエッチングの際に生じる金属屑は、金メッキ膜１０６の側壁からその影になる領域の分だけの空間をあけて、金メッキ膜１０６の側壁に堆積されることになる。そのため、金メッキ膜１０６の側壁に堆積された金属屑は金メッキ膜１０６の側壁から剥がれ易い状態になり、金メッキ膜１０６から剥がれた金属屑の堆積物により電極間の電気的短絡が引き起こされる。
【００１３】
また、金属膜１０４に対するエッチングの際に生じる金属屑が金メッキ膜１０６の側壁に堆積することにより電極幅が増大するので、設計寸法通りの微細な電極を形成することができないと共に、電極幅の寸法が増大することに伴って寄生容量成分が増大することになり、ＦＥＴの高周波特性が大きく劣化してしまう。さらに、後の工程で層間絶縁膜を形成する際、電極が逆テーパー形状になっていると、電極に対する絶縁膜の被膜性が悪くなり、層間絶縁膜中に空洞が生じる。層間絶縁膜中に生じた空洞は、汚染物質のトラップになると共に保護膜の被覆不良を発生させるので、ＦＥＴの信頼性が著しく低下する。
【００１４】
第２に、電解メッキ法により金メッキ膜１０６を形成する際に要する電流パスとなる金属膜１０４として金膜を用いた場合、金膜に対する反応性ドライエッチングが困難であるので、イオンミリング等の物理的な方法により金膜に対してエッチングしなければならい。この場合、金属膜１０４を完全に除去するためにエッチングを過度に行うと、金属膜１０４の下に形成された絶縁膜１０２についてもかなりの膜厚がエッチングされてしまい、極端な場合には絶縁膜１０２が完全に除去されてしまうことになるので、絶縁膜１０２の下に存在する半導体基板１０１の損傷を招くという問題がある。
【００１５】
また、半導体基板１０１の損傷を防ぐために、絶縁膜１０２の膜厚を厚くすると、ゲート電極のコンタクトホールに要求されるアスペクト比が増加するので、コンタクトホールを形成する際に行う絶縁膜１０２に対するドライエッチングが困難になると共に、深いホールに対して金属膜１０４を十分に埋め込むことができなくなって、満足なデバイス特性が得られないという新たな課題が発生する。
【００１６】
本発明は、前記に鑑み、信頼性が高く、且つ高周波特性に優れる半導体装置の製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
前記の目的を達成するために、本発明の半導体装置の製造方法によると、半導体素子が形成されている半導体基板上に絶縁膜を形成する工程と、絶縁膜に半導体素子と連通するコンタクトホールを形成する工程と、絶縁膜の上及びコンタクトホールの内部に、下層金属膜及び上層金属膜を有する積層金属膜を形成する工程と、積層金属膜の上に、コンタクトホールと対応する位置に開口部を有するレジストパターンを形成する工程と、積層金属膜の上における前記開口部に露出している部分に電極を形成する工程と、レジストパターンを除去する工程と、電極をマスクとし且つ下層金属膜をエッチング停止膜として、上層金属膜に対して第１のエッチングを行った後、電極をマスクとして下層金属膜に対して第２のエッチングを行うことにより、積層金属膜における露出している部分を除去する工程とを備えているものである。
【００１８】
本発明の半導体装置の製造方法によると、下層金属膜をエッチング停止膜として上層金属膜に対してエッチングした後、下層金属膜に対してエッチングすることにより、上層金属膜と下層金属膜とを有する構造に形成した積層金属膜を除去するので、オーバーエッチングにより半導体基板が損傷することを防止できる。
【００１９】
前記半導体装置の製造方法において、レジストパターンを形成する工程は、開口部の断面が半導体基板側から見て順テーパー形状になるように、開口部を形成する工程を含むことが好ましい。
【００２０】
このようにすると、積層金属膜に対するエッチングにより生じる金属屑が電極の側壁に堆積することを抑制できるので、電極の側壁から剥がれた金属屑の堆積物により電極間の電気的短絡を防止することができると共に、電極幅の増大に伴って増加する寄生容量に基づく半導体装置の周波数特性の劣化を防止できる。また、設計寸法通りの電極幅を有する半導体装置を形成することができる。さらに、後に層間絶縁膜を堆積する際に電極に対する層間絶縁膜の被膜性を良くすることができる。
【００２１】
前記半導体装置の製造方法において、上層金属膜は金膜であり、下層金属膜はチタン膜であることが好ましい。
【００２２】
このようにすると、チタン膜がエッチング停止膜となるため、所望の個所の金膜を除去することができるので、オーバーエッチングによる半導体基板の損傷を防止することができる。
【００２３】
前記半導体装置の製造方法において、第１のエッチングは、アルゴンガスと、ガス全体に対する流量比が２％ｖｏｌ以上且つ２０％ｖｏｌ以下の酸素ガスとを含むエッチングガスを用いるドライエッチングであることが好ましい。
【００２４】
このようにすると、金膜のチタン膜に対するエッチング選択比を大きくとることができるので、オーバーエッチングによる半導体基板の損傷をより防止することができる。
【００２５】
前記半導体装置の製造方法において、上層金属膜は、白金膜であっても良い。
【００２６】
この場合も、チタン膜がエッチング停止膜となって所望の個所の白金膜を除去することができるので、オーバーエッチングによる半導体基板の損傷を防止することができる。
【００２７】
【発明の実施の形態】
以下、本発明の一実施形態に係る半導体装置の製造方法について図１を参照しながら説明する。
【００２８】
まず、図１（ａ）に示すように、ＭＯ−ＣＶＤ法又はＭＢＥ法等を用いて、ＧａＡｓよりなる半絶縁性の半導体基板１の上に、バッファー層２、アンドープ型Ｉｎ０．２Ｇａ０．８Ａｓよりなるチャネル領域３、ｎ型Ａｌ０．２５  Ｇａ０．７５  Ａｓよりなるキャリア供給層４、アンドープ型Ａｌ０．２５  Ｇａ０．７５Ａｓよりなるショットキー層５、ｎ型ＧａＡｓよりなるキャップ層６及びｎ型Ｉｎ０．５Ｇａ０．５  Ａｓよりなるオーミックコンタクト層７を順次エピタキシャル成長させて積層膜を形成する。その後、該積層膜の所望の領域にイオン注入を行うことにより素子分離領域８を形成して、素子分離領域８に囲まれたバッファー層２、アンドープ型Ｉｎ０．２Ｇａ０．８Ａｓよりなるチャネル領域３、ｎ型Ａｌ０．２５Ｇａ０．７５Ａｓよりなるキャリア供給層４、アンドープ型Ａｌ０．２５  Ｇａ０．７５Ａｓよりなるショットキー層５、ｎ型ＧａＡｓよりなるキャップ層６及びｎ型Ｉｎ０．５Ｇａ０．５  Ａｓよりなるオーミックコンタクト層７よりなる積層体９を形成する。なお、素子分離領域８は、積層膜の所望の領域に対してメサエッチングすることによっても形成することができる。
【００２９】
次に、ゲート形成領域のオーミックコンタクト層７とキャップ層６とに対して、例えばＳｉＣｌ４  ガスとＳＦ６  ガスとの混合ガスよりなるエッチングガスを用いるドライエッチングを行うことにより、積層体９に開口部９ａを形成する。その後、プラズマＣＶＤ法により、開口部９ａが形成された積層体９の上にＳｉＯ２  又はＳｉＮ等よりなる絶縁膜１０を堆積する。
【００３０】
次に、図１（ｂ）に示すように、絶縁膜１０の上にフォトレジスト膜を堆積した後、絶縁膜１０の所望の位置にゲート長を決定する、ゲート電極を形成するための第１のコンタクトホール１０ａ及びオーミック電極を形成するための第２のコンタクトホール１０ｂが形成されるように、フォトレジスト膜をパターニングしてレジストパターンを形成する。次に、該レジストパターンをマスクにして絶縁膜１０に対して、例えばＣＨＦ３  ガスとＳＦ６  ガスとの混合ガスよりなるエッチングガスを用いるドライエッチングを行うことにより、絶縁膜１０に積層体９とそれぞれ連通している第１のコンタクトホール１０ａ及び第２のコンタクトホール１０ｂを形成する。第１のコンタクトホール１０ａを形成する際にマスクとするレジストパターンをＫｒＦエキシマステッパーを用いて形成することにより、２００ｎｍ以下のゲート長となる第１のコンタクトホール１０ａを形成することができる。次に、スパッタ法により、第１のコンタクトホール１０ａ及び第２のコンタクトホール１０ｂが形成された絶縁膜１０の上に、ＷＳｉ層、Ｔｉ層（下層金属膜）、Ｐｔ層（上層金属膜）及びＡｕ層（上層金属膜）を順次堆積することにより、積層金属膜１１を形成する。
【００３１】
次に、図１（ｃ）に示すように、積層金属膜１１の上にフォトレジスト膜を形成した後、前記第１のコンタクトホール１０ａ及び第２のコンタクトホール１０ｂと対応する位置が開口するように、フォトレジスト膜をパターニングしてレジストパターン１２を形成する。このとき、所謂イメージリバース法を用いて、フォトレジスト膜がパターニングされて形成される開口部の断面を、半導体基板１側から見て上部に対して底部が広がった逆テーパー形状にする。次に、積層金属膜１１を電流パスとする電解メッキ法を用いることにより、レジストパターン１２の開口部に露出している積層金属膜１１の上に、金メッキ膜１３Ａ、１３Ｂを形成する。
【００３２】
次に、図１（ｄ）に示すように、レジストパターン１２を除去した後、積層金属膜１１に対して、金メッキ膜１３Ａ、１３Ｂをマスクにしてドライエッチングすることにより、金メッキ膜１３Ａとパターニングされた積層金属膜１１Ａとからなるゲート電極１４と、金メッキ膜１３Ｂとパターニングされた積層金属膜１１Ｂとからなるオーミック電極１５とを形成する。このとき、積層金属膜１１に対して、Ａｒガスとガス全体に対する流量比が５％ｖｏｌのＯ２  ガスとの混合ガスよりなるエッチングガスを用いるドライエッチングを行うことにより、積層金属膜１１を積層するＡｕ層及びＰｔ層を除去すると共に、その下層のＴｉ層がエッチング停止膜の役割を果たすことによりエッチングは停止される。その後さらに、Ｃｌ２  ガスよりなるエッチングガスを用いるドライエッチングを行うことにより、積層金属膜１１を積層するＴｉ層及びＷＳｉ層を除去すると共に、その下層の絶縁膜１０がエッチング停止膜の役割を果たすことによりエッチングが停止される。
【００３３】
このように、ＡｒガスとＯ２  ガスとの混合ガスよりなるエッチングガスを用いるドライエッチングにより、積層金属膜１１を構成するＡｕ層及びＰｔ層のエッチングを可能にすると共に、そのエッチングはＴｉ層により停止されるので、Ａｕ層及びＰｔ層を正確に除去できるドライエッチングが可能になる。この場合、Ａｕ層及びＰｔ層のすぐ下の層を構成するＴｉ層はほとんどエッチングされないので、非常に選択性の高いエッチングを行うことができる。なお、前記では、Ａｒガスとガス全体の流量比が５％ｖｏｌのＯ２  ガスとの混合ガスよりなるエッチングガスを用いるドライエッチングについて説明したが、ガス全体に対するＯ２  ガスの流量比は２％ｖｏｌ以上且つ２０％ｖｏｌ以下であれば良い。
【００３４】
また、ＡｕやＰｔ等の貴金属はドライエッチングにおいて、気化又は昇華しにくい性質を有するため、エッチングされた金属屑がエッチングする際にマスクとなる金メッキ膜１３Ａ、１３Ｂの側壁に付着することにより、形成される電極の寸法が増大してしまう可能性がある。しかしながら、前記のように、金メッキ膜１３Ａ、１３Ｂの断面を順テーパー形状に形成するため、ドライエッチングの際に金メッキ膜１３Ａ、１３Ｂの側壁も同時にエッチングするので、エッチングされた金属屑が金メッキ膜１３Ａ、１３Ｂに付着することを抑制することができる。従って、微細な電極幅を形成する必要がある場合であっても、ゲート電極１４及びオーミック電極１５の電極幅を設計寸法通りに形成することができる。
【００３５】
以上のように、本実施形態における半導体装置の製造方法によると、ゲート長が２００ｎｍ以下に短縮された場合でも、ゲート電極における上部の幅を下部の幅よりも広くしたＴ型ゲート電極を製造できるため、ゲート抵抗が抑えられるので、半導体装置の高周波特性の向上を実現することができる。また、Ｔｉ層をエッチング停止膜としてＡｒガスとＯ２  ガスとの混合ガスよりなるエッチングガスを用いるドライエッチングにより、積層金属膜１１を構成するＡｕ層及びＰｔ層を除去できると共に、Ｃｌ２  ガスよりなるエッチングガスを用いるドライエッチングを行うことにより、積層金属膜１１を構成するＴｉ層及びＷＳｉ層を除去できるので、オーバーエッチングにより半導体基板を損傷することがなくなる。その結果、半導体装置の電極形成の歩留まりを向上させることができる。
【００３６】
また、ゲート電極１４及びオーミック電極１５の頂部を順テーパー形状にすることにより、エッチングされた金属屑が金メッキ膜１３Ａ、１３Ｂに付着することを抑制することができるため、設計寸法通りの電極幅を有する電極を形成することができると共に、寄生容量の増大による半導体装置の高周波特性の劣化を防ぐことができる。さらに、ゲート電極１４及びオーミック電極１５の頂部を順テーパー形状にすることにより、後の工程で層間絶縁膜を形成する際に、層間絶縁膜の被膜性が良くなるため、層間絶縁膜中に空洞が発生することがなくなるので、信頼性の高い半導体装置を製造することができる。
【００３７】
また、ショットキー層５と接合するゲート電極材料としてタングステンシリサイド又は窒化タングステンシリサイド等の高融点金属を用いることにより、金属と半導体層とのショットキー界面の熱安定性が優れるので、信頼性の高い半導体装置を実現することができる。また、ゲート電極とオーミック電極であるソース電極及びドレイン電極とを同一の構造にすると共に、これらを同時に形成することにより、製造工程を短縮することができるので、コスト削減にも効果が大きい。
【００３８】
【発明の効果】
以上のように、本発明の半導体装置の製造方法によると、下層金属膜をエッチング停止膜として上層金属膜に対してエッチングした後、下層金属膜に対してエッチングすることにより、上層金属膜と下層金属膜とを有する構造に形成した積層金属膜を除去するので、オーバーエッチングにより半導体基板の損傷を防止することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】（ａ）〜（ｄ）は従来の半導体装置の製造方法を示す断面図である。
【符号の説明】
１  半導体基板
２  バッファー層
３  チャネル領域
４  キャリア供給層
５  ショットキー層
６  キャップ層
７  オーミックコンタクト層
８  素子分離領域
９  積層体
９ａ  開口部
１０  絶縁膜
１０ａ  第１のコンタクトホール
１０ｂ  第２のコンタクトホール
１１  積層金属膜
１１Ａ、１１Ｂ  パターニングされた積層金属膜
１２  レジストパターン
１３Ａ、１３Ｂ  金メッキ膜
１４  ゲート電極
１５  オーミック電極
【図１】
2004260054.tif 000003
【図２】
2004260054.tif 000004