(57)【要約】【課題】   レートの早いエッチングを要することなく、平坦度の高い半導体ウェハを効率よく製造することができる。【解決手段】 インゴットをスライスしてウェハを得る。ウェハの周縁部を面取りする。ウェハの切断面をラッピングにより平面化する。ウェハの両面を同時に研磨する。ウェハの表面を鏡面仕上げする。ウェハを洗浄する。【選択図】  図１
2004260211.tif 000002
【特許請求の範囲】
【請求項１】
次の工程からなることを特徴とする半導体ウェハの製造方法。
（１）インゴットをスライスしてウェハを得るインゴット切断工程。
（２）スライスされたウェハの周縁部を面取りする面取り工程。
（３）面取りされたウェハの切断面を平面化するラッピング工程。
（４）ラッピングされたウェハの両面を同時に研磨する両面研磨工程。
（５）両面研磨されたウェハの表面を鏡面仕上げする片面仕上研磨工程。
（６）表面を鏡面仕上げされたウェハを洗浄する洗浄工程。
【請求項２】
次の工程からなることを特徴とする半導体ウェハの製造方法。
（１）インゴットをスライスしてウェハを得るインゴット切断工程。
（２）スライスされたウェハの周縁部を面取りする面取り工程。
（３）面取りされたウェハの切断面を平面化するラッピング工程。
（４）ラッピングされたウェハの両面を同時に研磨する両面研磨工程。
（５）両面研磨されたウェハの周縁部をミラー面取りするミラー面取り工程。
（６）ミラー面取りれたウェハの表面を鏡面仕上げする片面仕上研磨工程。
（７）表面を鏡面仕上げされたウェハを洗浄する洗浄工程。
【請求項３】
次の工程からなることを特徴とする半導体ウェハの製造方法。
（１）インゴットをスライスしてウェハを得るインゴット切断工程。
（２）スライスされたウェハの周縁部を面取りする面取り工程。
（３）面取りされたウェハの切断面を平面化するラッピング工程。
（４）ラッピングされたウェハの両面を同時に研磨する両面研磨工程。
（５）両面研磨されたウェハをエッチングするエッチング工程。
（６）エッチングされたウェハの表面を鏡面仕上げする片面仕上研磨工程。
（７）表面を鏡面仕上げされたウェハを洗浄する洗浄工程。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面を鏡面研磨して得られる半導体ウェハの製造方法に関するものである。
【背景技術】
【０００２】
従来、表面を鏡面研磨して製造される半導体ウェハは、図６に示すように次のような工程で得られる。
【０００３】
（１）シリコン単結晶のインゴットを内周刃でスライス状に切断する〔図７（ａ）参照〕。
【０００４】
（２）切断されたスライス状のシリコンの周縁部の割れカケを防止するために、周縁部を面取りする〔図７（ｂ）参照〕。
【０００５】
（３）面取りされたシリコンの両切断面をラッピングすることにより厚みを揃える〔図７（ｃ）参照〕。
【０００６】
（４）ラッピングにより発生する加工歪をエッチングにより除去する〔図７（ｄ）参照〕。
【０００７】
（５）エッチングされたシリコンの片面を研磨して鏡面加工する〔図７（ｅ）参照〕。
【０００８】
（６）鏡面加工した後に薬液で洗浄して重金属やパーティクルといった不純物等を取り除く。
【０００９】
上記したエッチングは、生産効率等の理由から比較的エッチングレートの早い混酸等が一般的である。ところが、このようなエッチングはレートが早いために例えば周縁部が速くエッチングされ、図７（ｄ）に示すように周縁部が中心部に比し薄い状態となる厚さムラが発生し、最終的な片面研磨仕上げをしても、図７（ｅ）に示すようにその裏面部分にΔｔの厚さムラが残ることになる。このΔｔは、例えばエッチングにＨＦ、ＨＮＯ３、ＣＨ３ＣＯＯＨ、Ｈ２Ｏを混合した混酸を使用した場合、そのエッチングレートが早いため１μｍ以下にすることが極めて困難であった。この厚さムラを改善した半導体ウェハの製造方法としては、特公平６−６１６８１号公報に示された「鏡面ウェーハの製造方法」がある。これはウェーハの一面あるいは両面を鏡面研磨して得られる鏡面ウェーハの製造方法において、少なくとも最終鏡面研磨工程以前にウェーハの一面あるいは両面を精密切削加工するようにしたものである。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記した「鏡面ウェーハの製造方法」は、あくまでも前述した従来技術の製造方法に一面もしくは両面を精密研削するという工程を加えるものにすぎず、工程が増える分だけ生産性が悪くなるという問題点がある。また、精密研削をすることによりその表面に加工歪が生じ、この加工歪を取り除くためにさらにエッチングや表面研磨が必要とされるため、これもまた生産性を低下させることになるという問題点がある。本発明は、上記問題に鑑みなされたもので、平坦度の高い半導体ウェハを効率よく製造することができる半導体ウェハの製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
このため本発明では、半導体ウェハの製造方法を、インゴットをスライスしてウェハを得、スライスされたウェハの周縁部を面取りし、面取りされたウェハの切断面をラッピングにより平面化し、ラッピングされたウェハの両面を同時に研磨し、両面研磨されたウェハの表面を鏡面仕上げし、表面を鏡面仕上げされたウェハを洗浄するようにしたものである。また、半導体ウェハの製造方法を、インゴットをスライスしてウェハを得、スライスされたウェハの周縁部を面取りし、面取りされたウェハの切断面をラッピングにより平面化し、ラッピングされたウェハの両面を同時に研磨し、両面研磨されたウェハの周縁部をミラー面取りし、ミラー面取りれたウェハの表面を鏡面仕上げし、表面を鏡面仕上げされたウェハを洗浄するようにしたものである。さらに、半導体ウェハの製造方法を、インゴットをスライスしてウェハを得、スライスされたウェハの周縁部を面取りし、面取りされたウェハの切断面をラッピングにより平面化し、ラッピングされたウェハの両面を同時に研磨し、両面研磨されたウェハをエッチングし、エッチングされたウェハの表面を鏡面仕上げし、表面を鏡面仕上げされたウェハを洗浄するようにしたものである。
【００１２】
本発明では、ラップドウェハをエッチングすることなく、その両面を同時に研磨することにより、ラッピングによって発生する加工歪を除去するのと同時に平坦度をあげることができ、さらに平坦度の高い半導体ウェハを従来技術より効率よく製造できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施例を図面に基づいて説明する。図１は本発明に係る半導体ウェハの製造方法を示す工程図、図２は両面研磨を示す模式図、図３は本発明に係る半導体ウェハの製造方法により製造された半導体ウェハの側断面図である。
【００１４】
図１に示すように、本実施例の半導体ウェハの製造方法における工程は、インゴットの切断からラッピングまでは従来技術と同様である。ここで、便宜上まず両面研磨装置について説明する。図２に示すように、ラッピングを終了したウェハ１をキャリア２の保持孔２１に装填し、これを上面にクロス３ａを固着した下定盤３と、底面にクロス４ａを固着した上定盤４により圧接挟持し、ラッピング装置と同様に下定盤３と上定盤４を逆方向に回転させることにより、インターナルギア（図示せず）とサンギア（図示せず）の回転数の違いによる遊星運動を行うようにして、ウェハ１の両面を同時に研磨する。尚、キャリア２の保持孔２１の内壁には、ウェハ１の周縁部の劣化を最小限に押さえるために樹脂製のクッション２ａが固着されている。
【００１５】
図３（ａ）に示すように、ラッピングを終了したウェハ１の両面には、ラッピング加工歪１ａがある。図３（ｂ）に示すように、両面研磨工程においてこのラッピング加工歪１ａが取り除かれる。この両面研磨工程では平坦度も確保することから、その取代は５μｍ〜５０μｍが望ましく、その両面研磨にかかる加工時間は５分〜５０分程度である。この両面研磨は極めて平坦度の高い研磨であるため、この両面研磨が終了した時点でその厚さムラは表面及び裏面においてそれぞれ１．０μｍ以下である。
【００１６】
次に、図１に示す片面仕上研磨をウェハの表面に施す。ここで従来技術の片面研磨と本発明で使用する片面仕上研磨との違いを説明する。従来技術の片面研磨は図７（ｄ）及び（ｅ）に示すようにウェハの表面の平坦化と鏡面加工を目的としており、このため片面研磨による取代としてはエッチドウェハの表面側を１０μｍ〜３０μｍほど研磨する必要があり、それにかかる加工時間は２０分〜４０分程度が必要である。これに対し、本発明ではすでに両面加工においてウェハ表面が平坦化されており、この片面仕上研磨では、単にその表面の面粗さを整えるいわゆる鏡面加工のみであるため、その取代は０．０１μｍ〜１．０μｍ程度でしかなく、それにかかる加工時間は１分〜１０分程度となる。図２に示すように、最後にウェハ表面に付着している重金属やパーティクルを薬液洗浄により除去して半導体ウェハを得られる。
【００１７】
上記実施例においては、図３（ａ）に示すようにラッピング工程でラッピング加工歪１ａがウェハ１の両面に発生し、面取り工程で面取加工歪１ｂが生じる。両面のラッピング加工歪１ａは図３（ｂ）に示すように両面研磨で除去されるが、この両面研磨をすることにより、図２に示すようにウェハ１の面取り面がキャリア２のクッション２ａに接触し両面研磨加工歪１ｃがさらに発生し、面取り部の形状が僅かではあるが劣化することとなる。この製造方法で得られた半導体ウェハは非常に平坦度が高いため、この面取り部の形状劣化はデバイス工程に及ぼす影響は僅かであり、使用に差し支えはない。これに対し、さらに品質の向上を図りデバイス工程における歩留りをさらに改善したい場合には、これらの加工歪を除去し図３（ｃ）に示すような状態にすることができ、その手段としては機械的にミラー面取りする方法、化学的にエッチングする方法、この２つの方法を併用した方法がある。
【００１８】
図４は本発明に係る半導体ウェハの製造方法にミラー面取り工程を加えた工程図である。まず、ミラー面取りする方法は、図４に示すように両面研磨をされたウェハを例えばテープ研磨装置などによりミラー面取りを施して、面取り部の加工歪を除去する。その後に上記実施例と同様に片面仕上研磨をし、最後に洗浄して半導体ウェハを得る。
【００１９】
図５は本発明に係る半導体ウェハの製造方法にエッチング工程を加えた工程図である。エッチングする方法としては、図５に示すように両面研磨をされたウェハをエッチングすることによりウェハの周縁部に加工歪を除去する。この際、エッチングレートが高い薬液を使用すると両面研磨によって得られた平坦度が損なわれるため、比較的エッチングレートの低いものが望ましく、希釈されたＫＯＨやＮａＯＨ、ＢＨＦ、希釈混酸などが好適である。この周縁部の加工歪を除去されたウェハを、上記実施例と同様に片面仕上研磨を施し、洗浄して半導体ウェハを得る。
【００２０】
尚、このエッチングする方法は、ウェハ裏面の粗さをコントロールする作用もあり、前記したミラー面取りと併用しても効果的である。
【００２１】
本発明では以上のように構成したので、次のような優れた効果がある。
【００２２】
（１）従来技術に比べ工程自体を減らすことができるため、より効率的に高平坦度の半導体ウェハをより安価で製造できる。
【００２３】
（２）混酸といったエッチングレートの高い薬液を使用する必要がなく、安全に半導体ウェハを製造できる。
【００２４】
（３）ミラー研磨工程またはエッチング工程を加えることにより、さらに品質の高い半導体ウェハを製造できる。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る半導体ウェハの製造方法を示す工程図である。
【図２】両面研磨を示す模式図である。
【図３】本発明に係る半導体ウェハの製造方法により製造された半導体ウェハの側断面図である。
【図４】本発明に係る半導体ウェハの製造方法にミラー面取り工程を加えた工程図である。
【図５】本発明に係る半導体ウェハの製造方法にエッチング工程を加えた工程図である。
【図６】従来技術の半導体ウェハの製造方法を示す工程図である。
【図７】従来技術の製造方法によるそれぞれの工程における半導体ウェハの側面図である。
【符号の説明】
【００２６】
１  ウェハ
１ｃ 両面研磨加工歪
２ キャリア
２ａ クッション
２１ 保持孔
３ 下定盤
３ａ クロス
４ 上定盤
４ａ クロス
【図１】
2004260211.tif 000003
【図２】
2004260211.tif 000004
【図３】
2004260211.tif 000005
【図４】
2004260211.tif 000006
【図５】
2004260211.tif 000007
【図６】
2004260211.tif 000008
【図７】
2004260211.tif 000009