(57)【要約】【課題】制御信号伝達用パッド数の削減と共に、チップコストの低減を図る。【解決手段】第１の高周波スイッチ１０３は、デコーダ回路部１０１から制御信号線１１２を介して印加される制御信号により、第２の高周波スイッチ１０４は、制御信号線１１３を介して印加される制御信号により、それぞれＯＮとされるようになっている一方、第３の高周波スイッチ１０５は、制御信号線１１２，１１３を介して印加される２つの制御信号のＡＮＤ論理によってＯＮとされるようになっており、これにより、スイッチ回路部１０２の制御信号伝達用パッド１０８，１０９は２個で済み、同時に、デコーダ回路部１０１の制御信号伝達用パッド１０６，１０７も２個で済み、パッド数の削減とチップコストの低減が図られたものとなっている。【選択図】        図１
2004328410.tif 000002
【特許請求の範囲】
【請求項１】
複数の電界効果トランジスタの導通、非導通が外部からの制御信号に応じて制御されて、高周波信号を入力する複数の高周波信号端子間の切り替えがなされるよう半導体チップ上に集積化されてなるスイッチ回路部と、前記スイッチ回路部上の複数の電界効果トランジスタの導通、非導通を選択するための制御信号を出力するように、前記スイッチ回路部とは別個のチップに集積回路化されてなるデコーダ回路部とを同一のＩＣパッケージに搭載されてなる半導体スイッチ集積回路において、
前記スイッチ回路部に複数の電界効果トランジスタのドレイン電極、ソース電極が接続されてなる導通経路を設け、これら複数の電界効果トランジスタの制御入力部に、前記デコーダ回路部からそれぞれ異なる出力制御信号を印加するようにし、前記デコーダ回路部の出力制御信号の論理合成により作動する導通経路を設けてなることを特徴とする半導体スイッチ集積回路。
【請求項２】
前記デコーダ回路部の出力制御信号の論理合成により作動する導通回路は、前記デコーダ回路部の出力制御信号のＡＮＤ論理により作動する導通経路であって、
当該導通経路は、２つの高周波信号端子間に直列接続された複数の電界効果トランジスタを具備してなることを特徴とする請求項１記載の半導体スイッチ集積回路。
【請求項３】
前記デコーダ回路部の出力制御信号の論理合成により作動する導通回路は、前記デコーダ回路部の出力制御信号のＯＲ論理により作動する導通経路であって、
当該導通経路は、２つの高周波信号端子間に、複数の電界効果トランジスタが並列接続されてなることを特徴とする請求項１記載の半導体スイッチ集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電界効果トランジスタを用いてなる半導体スイッチ集積回路に係り、特に、構成の簡素化等を図ったものに関する。
【０００２】
【従来の技術】
従来、この種の半導体スイッチ集積回路としては、例えば、高周波スイッチを有してなるスイッチ回路部と、このスイッチ回路部の制御信号を出力するデコーダ回路部とからなり、これらが別個の半導体チップとして構成されてなる半導体スイッチ集積回路が公知・周知となっている（例えば、特許文献１参照）。
図１０には、かかる従来の半導体スイッチ集積回路の回路構成例が示されており、以下、同図を参照しつつ従来回路について説明する。
この半導体スイッチ集積回路は、デコーダ回路部１０１と、スイッチ回路部１０２とを有して構成されたものとなっている。
スイッチ回路部１０２は、高周波スイッチ１０３，１０４，６０１を有してなり、それぞれの高周波スイッチ１０３，１０４，６０１へデコーダ回路部１０１からの制御信号を印加するための制御信号線１１２，１１３，６０５が、スイッチ回路部１０２上の制御信号伝達用パッド１０８，１０９，６０４に接続されて設けられている。
【０００３】
この制御信号伝達用パッド１０８，１０９，６０４には、順次、制御信号伝達部１１０，１１１，６０３の一端が接続される一方、これら制御信号伝達部１１０、１１１、６０３の他端は、順次、デコーダ回路部１０１に設けられた制御信号伝達用パッド１０６，１０７，６０２に接続されており、スイッチ回路部１０２とデコーダ回路部１０１の両チップ間が、制御信号伝達部１１０，１１１，６０３で接続されたものとなっている。なお、制御信号伝達部１１０，１１１，６０３は、具体的には、例えば、ボンディングワイヤー等である。
デコーダ回路部１０１は、高周波スイッチ１０３，１０４，６０１を切り替えるための制御信号を出力するもので、その制御信号は、制御信号伝達用パッド１０６，１０７，６０２、制御信号伝達部１１０，１１１，６０３及び制御信号伝達用パッド１０８，１０９，６０４を介して高周波スイッチ１０３，１０４，６０１のそれぞれに印加されるようになっている。
【０００４】
高周波スイッチ１０３，１０４，６０１は、基本的に同一の高周波スイッチであり、例えば、図１１に示された構成を有してなるものが用いられる。
この図１１に示された高周波スイッチ６０１は、高周波信号端子１１８と高周波信号端子１１９との間に、ドレイン電極及びソース電極が接続された電界効果トランジスタ７０１と、この電界効果トランジスタ７０１のゲート電極と制御信号端子７０５との間に接続された抵抗素子７０２と、電界効果トランジスタ７０１のドレイン電極とソース電極との間に接続された抵抗素子７０３とを備えている。ここで、抵抗素子７０２，７０３は、例えば数１０ｋΩ以上の高い抵抗値を有するものが好適である。
かかる高周波スイッチ６０１の導通状態、非導通状態の選択は、ドレイン電極及びソース電極の導通、非導通を制御することによって行われるものとなっている。具体的には、導通状態は、電界効果トランジスタ７０１のゲート電極にピンチオフ電圧よりも高い電圧を印加してドレイン・ソース電極間を低インピーダンスにすることにより得られ、逆に、非導通状態は、ゲート電極にピンチオフ電圧よりも低い電圧を印加してドレイン・ソース間を高インピーダンスにすることで得られる。
【０００５】
次に、図１２及び図１３に示された真理値表を参照しつつ、図１０に示された従来回路における高周波信号の経路の切り替えについて説明する。
この半導体スイッチ集積回路のデコーダ回路部１０１は、図１２の真理値表に示されたようにスイッチ切り替え経路として、３つの経路を切り換える制御信号を生成するものとなっている。
図１２において、導通経路の欄における”Ａ−Ｂ”は、高周波信号端子１１４と高周波信号端子１１５の間における高周波信号の導通経路を、同じく”Ｃ−Ｄ”は、高周波信号端子１１６と高周波信号端子１１７の間における高周波信号の導通経路を、同じく”Ｅ−Ｆ”は、高周波信号端子１１８と高周波信号端子１１９の間における高周波信号の導通経路を、それぞれ意味するものである。
【０００６】
また、図１２において、”ＣＴＬ１１”は、高周波スイッチ１０３の導通、非導通を制御するバイアス電圧状態を、”ＣＴＬ１２”は、高周波スイッチ１０４の導通、非導通を制御するバイアス電圧状態を、”ＣＴＬ６１”は、高周波スイッチ６０１の導通、非導通を制御するバイアス電圧状態を、それぞれ意味する。
そして、図１２において、”Ｈ”は、電界効果トランジスタが導通状態となるバイアス電圧状態を、”Ｌ”は、電界効果トランジスタが非導通状態となるバイアス電圧状態を、それぞれ表すものとなっている。
したがって、例えば、高周波信号の経路として”Ａ−Ｂ”すなわち、高周波信号端子１１４と高周波信号端子１１５の間を選択する場合には、制御信号ＣＴＬ１１のみを”Ｈ”とすれば良いこととなる。
【０００７】
次に、図１３について説明すれば、まず、同図において、導通経路の欄における”Ａ−Ｂ”，”Ｃ−Ｄ”，”Ｅ−Ｆ”のそれぞれの意味は、先の図１２の場合と同一である。
また、図１３において、”ＳＷ１１”は、高周波スイッチ１０３の導通、非導通状態を、”ＳＷ１２”は、高周波スイッチ１０４の導通、非導通状態を、”ＳＷ６１”は、高周波スイッチ６０１の導通、非導通状態を、それぞれ表している。
そして、図１３において、”ＯＮ”は、電界効果トランジスタの導通状態を、”ＯＦＦ”は、電界効果トランジスタの非導通状態を、それぞれ表している。
したがって、図１３において、例えば、導通経路”Ａ−Ｂ”を選択する場合を見れば、この場合、ＳＷ１１のみがＯＮとなり、他の高周波スイッチＳＷ１２，ＳＷ６１は、いずれもＯＦＦとされることが示されている。
【０００８】
【特許文献１】
特開平２０００−６８８０７号公報（第４−５頁、図１−４）
【０００９】
【発明が解決しようとする課題】
ところで、上述のように構成された半導体スイッチ集積回路においては、スイッチ回路部１０２が３個の高周波スイッチ１０３，１０４，６０１によって構成されており、また、デコーダ回路部１０１は、スイッチ回路部１０２に対応して三つのバイアス電圧出力が必要となる。さらに、制御信号伝達用パッドの数も、デコーダ回路部１０１とスイッチ回路部１０２に、それぞれ３個づつ必要となる（制御信号伝達用パッド１０６，１０７，１０８，１０９，６０２，６０３）。
したがって、スイッチ回路部がより多数の高周波スイッチによって構成されている場合には、その数に応じてバイアス電圧出力が必要となり、また、同時に制御信号伝達用パッドも必要となり、そのため、回路規模が大きくなり、チップ面積の増大によるチップコストの増加という不都合を招く。
【００１０】
本発明は、上記実状に鑑みてなされたもので、デコーダ回路部の構成の簡素化を図った半導体スイッチ集積回路を提供するものである。
本発明の他の目的は、制御信号伝達用パッド数の削減と共に、チップコストの低減を図ることのできる半導体スイッチ集積回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明にかかる半導体スイッチ集積回路は、複数の電界効果トランジスタの導通、非導通が外部からの制御信号に応じて制御されて、高周波信号を入力する複数の高周波信号端子間の切り替えがなされるよう半導体チップ上に集積化されてなるスイッチ回路部と、前記スイッチ回路部上の複数の電界効果トランジスタの導通、非導通を選択するための制御信号を出力するように、前記スイッチ回路部とは別個のチップに集積回路化されてなるデコーダ回路部とを同一のＩＣパッケージに搭載されてなる半導体スイッチ集積回路において、
前記スイッチ回路部に複数の電界効果トランジスタのドレイン電極、ソース電極が接続されてなる導通経路を設け、これら複数の電界効果トランジスタの制御入力部に、前記デコーダ回路部からそれぞれ異なる出力制御信号を印加するようにし、前記デコーダ回路部の出力制御信号の論理合成により作動する導通経路を設けてなるものである。
【００１２】
かかる構成においては、少なくとも一つの導通経路は、他の導通経路に用いられているデコーダ回路部からの出力制御信号を流用して、その作動を制御できるようになっているため、その分、デコーダ回路部とスイッチ回路部のそれぞれにおいて、制御信号伝達用パッドが不要となり、制御信号伝達用パッドの削減ができ、チップコストの低減を図ることができることとなるものである。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至図９を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。なお、先の図１０に示された従来回路と同一の構成要素については、同一の符号を付すこととする。
最初に、本発明の実施の形態における半導体スイッチ集積回路の第１の構成例について説明すれば、この半導体スイッチ集積回路は、デコーダ回路部１０１とスイッチ回路部１０２とを有して構成されたものとなっている。
スイッチ回路部１０２は、第１乃至第３の高周波スイッチ１０３，１０４，１０５を有してなり、これら第１乃至第３の高周波スイッチ１０３，１０４，１０５へデコーダ回路部１０１からの制御信号を印加するための制御信号線１１２，１１３が、スイッチ回路部１０２に設けられた制御信号伝達用パッド１０８，１０９と、第１乃至第３の高周波スイッチ１０３，１０４，１０５との間を接続して設けられている。本発明の実施の形態においては、制御信号線１１２は、制御信号伝達用パッド１０８と高周波スイッチ１０３，１０５の間を接続するように設けられている。また、制御信号線１１３は、制御信号伝達用パッド１０９と高周波スイッチ１０４，１０５の間を接続するように設けられている。
【００１４】
スイッチ回路部１０２とデコーダ回路部１０１の両チップ間は、制御信号伝達部１１０，１１１を介して接続されている。制御信号伝達部１１０，１１１は、具体的には、例えば、ボンディングワイヤーが用いられる。
デコーダ回路部１０１は、第１乃至第３の高周波スイッチ１０３，１０４，１０５を切り替えるための制御信号を出力するもので、その制御信号は、デコーダ回路部１０１に設けられた制御信号伝達用パッド１０６，１０７、制御信号伝達部１１０，１１１、スイッチ回路部１０２の制御信号伝達用パッド１０８，１０９及び制御信号線１１２，１１３を介して、先に述べたように第１乃至第３の高周波スイッチ１０３，１０４，１０５に印加されるようになっている。
【００１５】
第１及び第２の高周波スイッチ１０３，１０４は、基本的に同一の構成を有してなるもので図２及び図３に、その具体的構成例が示されており、以下、同図を参照しつつ、その構成について説明する。なお、以下の構成の説明においては、高周波スイッチ１０３，１０４は、その基本的な構成が同一であるので、それぞれの構成要素の符号を並記して説明することとする。
第１及び第２の高周波スイッチ１０３，１０４は、高周波信号端子１１４，１１６と高周波信号端子１１５，１１７との間に、ドレイン電極とソース電極が接続された電界効果トランジスタ２０１，２１１と、この電界効果トランジスタ２０１，２１１のゲート電極と制御信号端子１１２ａ，１１３ａとの間に接続された抵抗素子２０２，２１２と、電界効果トランジスタ１０３，１０４のドレイン電極とソース電極との間に接続された抵抗素子２０３，２１３とを有してなるものである。なお、抵抗素子２０２，２０３，２１２，２１３は、例えば数１０ｋΩ以上の高抵抗値のものが好適である。また、制御信号端子１１２ａは、制御信号線１１２が、制御信号端子１１３ａは、制御信号線１１３が、それぞれ接続されるものとなっている。
【００１６】
次に、第３の高周波スイッチ１０５の具体例について、図４を参照しつつ説明する。
この第３の高周波スイッチ１０５は、高周波信号端子１１８と高周波信号端子１１９との間に、ドレイン電極とソース電極が直列接続された電界効果トランジスタ２２１，２２２と、電界効果トランジスタ２２１のゲート電極と制御信号端子１１２ａとの間に接続された抵抗素子２２３と、電界効果トランジスタ２２２のゲート電極と制御信号端子１１３ａとの間に接続された抵抗素子２２４と、電界効果トランジスタ２２１のドレイン電極とソース電極との間に接続された抵抗素子２２５と、電界効果トランジスタ２２２のドレイン電極とソース電極との間に接続された抵抗素子２２６とを有してなるものである。
本発明の実施の形態においては、電界効果トランジスタ２２１のドレイン電極（又はソース電極）が高周波信号端子１１８に接続され、電界効果トランジスタ２２１のソース電極（又はドレイン電極）が電界効果トランジスタ２２２のドレイン電極（又はソース電極）と接続され、そして、電界効果トランジスタ２２２のソース電極（又はドレイン電極）が高周波信号端子１１９に接続されたものとなっている。
なお、抵抗素子２２３，２２４，２２５，２２６は、例えば数１０ｋΩ以上の高抵抗値のものが好適である。
【００１７】
かかる構成において、第３の高周波スイッチ１０５は、電界効果トランジスタ２２１，２２２が直列接続されているため、双方の電界効果トランジスタ２２１，２２２が同時に導通状態となったときにのみ、高周波信号端子１１８と高周波信号端子１１９間を導通状態とすることができるものとなっている。このためには、デコーダ回路部１０１から制御信号端子１１２及び１１３に印加される２つの制御信号が同時に、電界効果トランジスタ２２１，２２２を導通状態とするバイアス電圧状態とされる必要がある。換言すれば、第３の高周波スイッチ１０５は、デコーダ回路部１０１から出力される２つの制御信号のＡＮＤ論理にて動作状態（導通状態）となるようになっている。
【００１８】
次に、上記構成における高周波信号の経路の切り替えについて、図５及び図６を参照しつつ説明する。
最初に、このスイッチ回路部１０２の高周波信号の切り替え経路と、デコーダ回路部１０２から出力される制御信号との関係について、図５を参照しつつ説明する。
まず、図５において、導通経路の欄において”Ａ−Ｂ”は、高周波信号端子１１４と高周波信号端子１１５の間における高周波信号の導通経路を、同じく”Ｃ−Ｄ”は、高周波信号端子１１６と高周波信号端子１１７の間における高周波信号の導通経路を、同じく”Ｅ−Ｆ”は、高周波信号端子１１８と高周波信号端子１１９の間における高周波信号の導通経路を、それぞれ意味するものである。
また、同図において、”ＣＴＬ１１”は、高周波スイッチ１０３，１０５の導通、非導通を制御するバイアス電圧状態を、”ＣＴＬ１２”は、高周波スイッチ１０４，１０５の導通、非導通を制御するバイアス電圧状態を、それぞれ意味している。すなわち、”ＣＴＬ１１”は、具体的には、デコーダ回路部１０１から制御信号線１１２に印加される制御信号のバイアス電圧状態を、”ＣＴＬ１２”は、同じく制御信号線１１３に印加される制御信号のバイアス電圧状態を、それぞれ表している。
【００１９】
また、図５において、”Ｈ”は、電界効果トランジスタが導通状態となるバイアス電圧状態を、”Ｌ”は、電界効果トランジスタが非導通状態となるバイアス電圧状態を、それぞれ意味している。
したがって、本発明の実施の形態におけるデコーダ回路部１０１は、高周波信号の経路を切り替えるためにスイッチ回路部１０２へ出力する２つの制御信号を、図５に示されたように３つの状態、すなわち、ＣＴＬ１１＝Ｈで、かつ、ＣＴＬ１２＝Ｌの第１の状態、ＣＴＬ１１＝Ｌで、かつ、ＣＴＬ１２＝Ｈの第２の状態、そして、ＣＴＬ１１＝Ｈで、かつ、ＣＴＬ１２＝Ｈの第３の状態に切り替えて出力するようになっている。
結局、図５は、それぞれの導通経路を選択する際の、制御信号のバイアス電圧状態の設定を表すもので、例えば、第１の高周波スイッチ１０３を導通させて高周波信号の経路とする場合には、デコーダ回路部１０１から出力される制御信号は、ＣＴＬ１１＝Ｈで、かつ、ＣＴＬ１２＝Ｌとされることを表している。他の経路についても、これに準ずればよく、ここでの各々についての詳細な説明は省略する。
【００２０】
次に、図６に示された導通経路と高周波スイッチの動作状態の関係を示す真理値表について説明する。
まず、同図において、導通経路の欄における”Ａ−Ｂ”、”Ｃ−Ｄ”及び”Ｅ−Ｆ”については、図５で説明したと同一の意味である。
また、図６において、”ＳＷ１１”は、第１の高周波スイッチ１０３の導通、非導通状態を、”ＳＷ１２”は、第２の高周波スイッチ１０４の導通、非導通状態を、”ＳＷ１３”は、第３の高周波スイッチ１０５の導通、非導通状態を、それぞれ表している。
そして、  図６において、”ＯＮ”は、電界効果トランジスタの導通状態を、”ＯＦＦ”は、電界効果トランジスタの非導通状態を、それぞれ表している。
したがって、図６において、例えば、導通経路”Ｅ−Ｆ”について見れば、この場合、第１乃至第３の高周波スイッチ１０３，１０４，１０５全てが、ＯＮ状態となり、高周波信号端子１１８と高周波信号端子１１９との間の高周波信号の導通経路が得られることが示されている。以下、他の導通経路についても、この例に準じればよく、個々の詳細な説明は省略する。
【００２１】
このように、上述した第１の構成例においては、スイッチ回路部１０２が３個の第１乃至第３の高周波スイッチ１０３，１０４，１０５により構成されているものであるが、制御信号伝達用パッド１０８，１０９は２個で済み、スイッチ回路部１０２を構成する高周波スイッチの数よりも制御信号伝達用パッド数が少ない半導体スイッチ集積回路が提供されることとなるものである。
【００２２】
次に、第２の構成例について、図７乃至図９を参照しつつ説明する。
まず、この第２の構成例は、先の図１に示された構成例における第３の高周波スイッチ１０５の構成のみが異なるもので、他の部分は、図１に示された構成例と同一であるので、図７に示された第２の構成例における第３の高周波スイッチ１０５Ａの構成例を中心に説明し、図１の構成例と同一の部分については、その詳細な説明を省略することとする。
この第２の構成例における第３の高周波スイッチ１０５Ａは、高周波信号端子１１８と高周波信号端子１１９との間にドレイン電極とソース電極が並列接続された電界効果トランジスタ４０１，４０２と、この電界効果トランジスタ４０１のゲート電極と制御信号端子１１３ａとの間に接続された抵抗素子４０４と、電界効果トランジスタ４０２のゲート電極と制御信号端子１１２ａとの間に接続された抵抗素子４０３と、電界効果トランジスタ４０１のドレイン電極とソース電極との間に接続された抵抗素子４０６と、電界効果トランジスタ４０２のドレイン電極とソース電極との間に接続された抵抗素子４０５とを有して構成されたものとなっている。なお、抵抗素子４０３，４０４，４０５，４０６は、例えば数１０ｋΩ以上の高抵抗値のものが好適である。
【００２３】
かかる構成において、第３の高周波スイッチ１０５Ａは、電界効果トランジスタ４０１，４０２のドレイン電極及びソース電極が並列接続されているため、電界効果トランジスタ４０１，４０２が同時に非導通状態となるときのみ高周波信号端子１１８と高周波信号端子１１９間を非導通状態とすることができるものとなっている。すなわち、換言すれば、デコーダ回路部１０１の２つの制御信号のいずれかが、電界効果トランジスタを導通状態とするバイアス電圧状態となれば、その制御信号が印加される電界効果トランジスタが導通状態となり、この第３の高周波スイッチ１０５Ａは、ＯＮ状態となる。したがって、この第３の高周波スイッチ１０５Ａは、デコーダ回路部１０１の制御信号のＯＲ論理によって作動するということができるものである。
【００２４】
次に、上記構成における高周波信号の経路の切り替えについて、図８及び図９を参照しつつ説明する。
最初に、第２の構成例におけるスイッチ回路部１０２の高周波信号の切り替え経路と、デコーダ回路部１０２から出力される制御信号との関係について、図８を参照しつつ説明する。
まず、図８及び図９における導通経路の”Ａ−Ｂ”、”Ｃ−Ｄ”、”Ｅ−Ｆ”の意味は、先の図５及び図６で説明したと同一である。また、図８における”ＣＴＬ１１”、”ＣＴＬ１２”の意味も、先の図５で説明したと同一であり、図９における”ＳＷ１１”、”ＳＷ１２”、”ＳＷ１３”の意味は、先の図６で説明したと同一である。
【００２５】
かかる前提の下、最初に、図８においては、導通経路を選択する場合の各々のバイアス電圧の状態が示されており、例えば、導通経路”Ａ−Ｂ”、すなわち、高周波信号端子１１４と高周波信号端子１１５との間を、導通状態とするには、高周波スイッチ１０３，１０５へ印加される制御信号は”Ｈ”、高周波信号スイッチ１０４，１０５へ印加される制御信号は”Ｌ”と、それぞれ設定されるべきことが示されている。導通経路”Ｃ−Ｄ”についても同様である。
なお、導通経路”Ｅ−Ｆ”については、高周波スイッチ１０３，１０５へ印加される制御信号及び高周波信号スイッチ１０４，１０５へ印加される制御信号のいずれも”Ｌ”とした際に、導通経路”Ｅ−Ｆ”が非導通となることが示されている。換言すれば、導通経路”Ｅ−Ｆ”を導通状態とするには、高周波スイッチ１０３，１０５へ印加される制御信号又は高周波信号スイッチ１０４，１０５へ印加される制御信号のいずれかが”Ｈ”とされれば良いこととなる。
【００２６】
次に、図９について説明すれば、同図は、スイッチ回路部１０２を構成する各々の高周波スイッチの導通又は非導通状態を示すものであり、例えば、導通経路”Ａ−Ｂ”について見れば、この場合、高周波スイッチ１０３，１０５が共に導通状態である一方、第２の高周波スイッチ１０４は、非導通であることが示されている。導通経路”Ｃ−Ｄ”についても同様である。
なお、導通経路”Ｅ−Ｆ”については、第１乃至第３の高周波スイッチ１０３，１０４，１０５のいずれもが非導通状態の第に、導通経路”Ｅ−Ｆ”が非導通となることが示されている。
このように、この第２の構成例においては、スイッチ回路部１０２が３個の高周波スイッチで構成されるが、制御信号伝達用パッドは２個で済み、スイッチ回路部１０２を構成する高周波スイッチの数よりも制御信号伝達用パッド数が少ない半導体スイッチ集積回路が提供されることとなるものである。
【００２７】
【発明の効果】
以上、述べたように、本発明によれば、導通経路を形成する電界効果トランジスタの導通、非導通を制御する複数の制御信号の論理合成によって作動する導通経路を設けるような構成とすることにより、制御信号の流用による制御信号伝達用パッドの削減が可能となり、そのため、従来と異なり、導通経路の増加に伴うチップ面積の増大を抑圧でき、コストの低減を図った半導体スイッチ集積回路を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体スイッチ集積回路の第１の構成例を示す構成図である。
【図２】本発明の実施の形態における半導体スイッチ集積回路に用いられる第１の高周波スイッチの回路構成例を示す回路図である。
【図３】本発明の実施の形態における半導体スイッチ集積回路に用いられる第２の高周波スイッチの回路構成例を示す回路図である。
【図４】本発明の実施の形態における半導体スイッチ集積回路に用いられる第３の高周波スイッチの回路構成例を示す回路図である。
【図５】図１に示された構成例における導通経路と制御信号のバイアス電圧状態を示す真理値表である。
【図６】図１に示された構成例における導通経路と高周波スイッチの動作状態を示す真理値表である。
【図７】本発明の実施の形態における半導体スイッチ集積回路の第２の構成例に用いられる第３の高周波スイッチの構成例を示す回路図である。
【図８】第２の構成例の半導体スイッチ集積回路における導通経路と制御信号のバイアス電圧状態を示す真理値表である。
【図９】第２の構成例の半導体スイッチ集積回路における導通経路と高周波スイッチの動作状態を示す真理値表である。
【図１０】従来の半導体スイッチ集積回路の構成例を示す構成図である。
【図１１】図１０に示された従来回路に用いられる高周波スイッチの構成例を示す回路図である。
【図１２】図１０に示された従来回路における導通経路と制御信号のバイアス電圧状態を示す真理値表である。
【図１３】図１０に示された従来回路における導通経路と高周波スイッチの動作状態を示す真理値表である。
【符号の説明】
１０１…デコーダ回路部
１０２…スイッチ回路部
１０３…第１の高周波スイッチ
１０４…第２の高周波スイッチ
１０５…第３の高周波スイッチ（第１の構成例）
１０５Ａ…第３の高周波スイッチ（第２の構成例）
１０６〜１０９…制御信号伝達用パッド
１１２，１１３…制御信号線
２０１，２１１，２２１，２２２，４０２，４０６…電界効果トランジスタ
【図１】
2004328410.tif 000003
【図２】
2004328410.tif 000004
【図３】
2004328410.tif 000005
【図４】
2004328410.tif 000006
【図５】
2004328410.tif 000007
【図６】
2004328410.tif 000008
【図７】
2004328410.tif 000009
【図８】
2004328410.tif 000010
【図９】
2004328410.tif 000011
【図１０】
2004328410.tif 000012
【図１１】
2004328410.tif 000013
【図１２】
2004328410.tif 000014
【図１３】
2004328410.tif 000015