(57)【要約】【課題】受信信号の収束点で再生クロックの位相の遅れと進みを検出してクロック再生を行うことにより安定したクロック再生を可能にする。【解決手段】ＣＬＫ再生回路１５は、受信信号を再生クロックによりサンプリングしたＮ個の硬判定データを記憶する遅延回路１５３と、この遅延回路に記憶したＮ個の硬判定データのうちのｎ（１＜ｎ＜Ｎ）番目の硬判定データとその前後の硬判定データを比較する比較判定部１５２と、ｎ番目の硬判定データに対応する軟判定データとその収束点との距離を検出する誤差検出部１５４と、上記比較判定部１５２の比較出力に基づき誤差検出部１５４の検出出力を再生クロックを生成するための位相情報として出力するか否かおよびその符号判定を行う符号判定部１５５とを具える。【選択図】　図２
2004048292.tif 000002
【特許請求の範囲】
【請求項１】
多値変調方式を用いた多値復調装置のクロック再生回路において、
受信信号を再生クロックによりサンプリングしたＮ個の硬判定データを記憶する記憶手段と、
前記記憶手段に記憶したＮ個の硬判定データのうちのｎ（１＜ｎ＜Ｎ）番目の硬判定データとその前後の硬判定データを比較する比較手段と、
前記ｎ番目の硬判定データに対応する軟判定データとその収束点との距離を検出する誤差検出手段と、
前記比較手段の比較出力に基づき前記誤差検出手段の検出出力を前記再生クロックを生成するための位相情報として出力するか否かおよびその符号判定を行う判定手段と
を具備することを特徴とする多値復調装置のクロック再生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多値変調方式を用いた多値復調装置のクロック再生回路に関し、特に、再生クロックの受信信号の収束点における位相の送れと進みを検出してクロック再生を行うことにより安定したクロック再生を可能にした多値復調装置のクロック再生回路に関する。
【０００２】
【従来の技術】
従来、この種の復調装置のクロック再生回路においては、図５に示すように、受信信号より搬送波成分を除去した後のＩ（同相波）信号の零を横切るタイミングに基づき再生クロック（無線シンボルＣＬＫ）の位相の遅れ若しくは進みを誤差検出部１で検出し、この誤差検出部１の出力をループフィルタ２を経由して発振器３に加えることにより発振器３から無線シンボルＣＬＫを再生するように構成されている。
【０００３】
尚、図５においては、Ｉ（同相波）信号の零を横切るタイミングに基づき再生クロック（無線シンボルＣＬＫ）を再生するように構成しているが、Ｑ（直交波）信号の零を横切るタイミングに基づき無線シンボルＣＬＫを再生するように構成してもよい。
【０００４】
【発明が解決しようとする課題】
しかし、上記従来の復調装置のクロック再生回路においては、図６に示すようなＱＰＳＫ信号であれば、Ｉ信号が零を横切るタイミングで位相ジッタ成分が少ないので、ある程度安定したクロック再生ができるが、図７に示す６４ＱＡＭ信号のような多値変調方式の場合は、Ｉ信号が零を横切るタイミング自体に大きなジッタ成分が存在し、この結果、従来の零を横切るタイミングの位相遅れ若しくは進みに基づき無線シンボルＣＬＫを再生する構成では、安定したクロック再生が行えないという問題があった。
【０００５】
そこで、本発明は、安定したクロック再生が可能な多値復調装置のクロック再生回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、多値変調方式を用いた多値復調装置のクロック再生回路において、受信信号を再生クロックによりサンプリングしたＮ個の硬判定データを記憶する記憶手段と、前記記憶手段に記憶したＮ個の硬判定データのうちのｎ（１＜ｎ＜Ｎ）番目の硬判定データとその前後の硬判定データを比較する比較手段と、前記ｎ番目の硬判定データに対応する軟判定データとその収束点との距離を検出する誤差検出手段と、前記比較手段の比較出力に基づき前記誤差検出手段の検出出力を前記再生クロックを生成するための位相情報として出力するか否かおよびその符号判定を行う判定手段とを具備することを特徴とする。
【０００７】
【発明の実施の形態】
以下、本発明に係る多値復調装置のクロック再生回路の実施形態を添付図面を参照して詳細に説明する。
【０００８】
図１は、本発明に係る多値復調装置のクロック再生回路を適用したディジタル復調装置１００の一実施の形態を示すブロック図である。
【０００９】
図１において、このディジタル復調装置１００は、０°分配器１１、位相検波器１２ａ，１２ｂ、Ａ／Ｄ変換器１３ａ，１３ｂ、判定回路１４、ＣＬＫ再生回路１５、ループフィルタ１６、発振器１７、９０°分配器１８を具えて構成される。
【００１０】
ここで、０°分配器１１は、受信信号を同位相の２つの受信信号に分配し、この２つの受信信号を位相検波器１２ａおよび位相検波器１２ｂに出力する。
【００１１】
位相検波器１２ａおよび位相検波器１２ｂは、それぞれ９０°分配器１８から出力される９０°位相のずれた２つの再生搬送波信号を入力し、この２つの再生搬送波信号をそれぞれ上記０°分配器１１から出力された２つの受信信号に乗算することにより受信信号を位相検波してＩ（同相波）信号成分およびＱ（直交波）信号成分の信号を出力する。
【００１２】
Ａ／Ｄ変換器１３ａおよびＡ／Ｄ変換器１３ｂは、位相検波器１２ａおよび位相検波器１２ｂからそれぞれ出力されたＩ信号成分とＱ信号成分をクロック再生回路１５から出力される再生クロックに同期してアナログディジタル変換してそれぞれディジタルＩ信号およびディジタルＱ信号を出力する。
【００１３】
Ａ／Ｄ変換器１３ａおよびＡ／Ｄ変換器１３ｂからそれぞれ出力されたディジタルＩ信号およびディジタルＱ信号は、判定回路１４に加えられ、判定回路１４では入力されたディジタルＩ信号およびディジタルＱ信号のそれぞれ収束点の判定を行い、ＩデータおよびＱデータとして出力する。
【００１４】
また、判定回路１４は、入力されたディジタルＩ信号およびディジタルＱ信号に基づき再生搬送波の位相を検出し、位相誤差をキャリア誤差信号として出力する。
【００１５】
このキャリア誤差信号は、ループフィルタ１６を経由して発振器１７に加えられ、発振器１７から発生される再生搬送波信号の位相を制御し、この発振器１７から発生される再生搬送波信号は、９０°分配器１８に加えられる。
【００１６】
また、Ａ／Ｄ変換器１３ａから出力されるディジタルＩ信号は、ＣＬＫ再生回路１５に加えられる。
【００１７】
ＣＬＫ再生回路１５は、Ａ／Ｄ変換器１３ａから出力されるディジタルＩ信号に基づき受信信号に同期したクロック（無線シンボルＣＬＫ）を再生する。
【００１８】
このＣＬＫ再生回路１５で再生された再生クロックは、前述したようにＡ／Ｄ変換器１３ａおよびＡ／Ｄ変換器１３ｂに加えられ、それぞれディジタルＩ信号およびディジタルＱ信号のサンプリング、すなわちＩ信号成分およびＱ信号成分のアナログディジタル変換のタイミングが制御される。
【００１９】
図２は、上記図１に示したＣＬＫ再生回路１５の詳細な構成を示すブロック図である。
【００２０】
図２において、このＣＬＫ再生回路１５は、判定回路部１５１、比較判定部１５２、遅延回路１５３ａ，１５３ｂ，１５３ｃ、誤差検出部１５４、符号判定部１５５、ループフィルタ１５６、発振器１５７を具備して構成される。
【００２１】
ここで、判定回路部１５１は、図１に示したＡ／Ｄ変換器１３ａからディジタルＩ信号を分岐入力し、収束点における自然符号での収束点判定を行う。これにより、符号判定後のＩ信号は図３に示す様に０〜１１値の信号となる。尚、この場合、０〜１１までの１２値で表現されるのは、このシステムが１２８ＱＡＭ方式を採用しているからである。
【００２２】
なお、本明細書では、判定回路部１５１における符号判定後のデータを硬判定データといい、判定回路部１５１における符号判定前のデータを軟判定データという。
【００２３】
判定回路部１５１で符号判定された硬判定データは、遅延回路１５３ａ，１５３ｂでそれぞれ１無線シンボルクロック（Ｔ）ずつ遅延されて比較判定部１５２に加えられる。
【００２４】
これにより、比較判定部１５２には、判定回路部１５１で符号判定された硬判定データＤ−１、この硬判定データを１無線シンボルクロック（Ｔ）遅延した硬判定データＤ０、この硬判定データを更に１無線シンボルクロック（Ｔ）遅延した硬判定データＤ１が入力される。
【００２５】
また、上記図１に示したＡ／Ｄ変換器１３ａから分岐したディジタルＩ信号は遅延回路１５３ｃで１無線シンボルクロック（Ｔ）遅延されて誤差検出部１５４に加えられる。
【００２６】
誤差検出部１５４では、上記硬判定データＤ０に対応する軟判定データＤ０’に基づきこの軟判定データＤ０’とその収束点との距離（誤差）を検出する。
【００２７】
また、比較判定部１５２では、上記硬判定データＤ−１、硬判定データＤ０、硬判定データＤ１に基づき、誤差検出部１５４の検出出力を再生クロックを生成するための位相情報として出力するか否かおよびその符号判定を行う為の信号を出力する。
【００２８】
すなわち、比較判定部１５２では、上記３つの収束点における硬判定データＤ−１、硬判定データＤ０、硬判定データＤ１の相互間の振幅値の大小関係を比較し、該比較結果が図４に示すテーブルのいずれのパターンに当てはまるかを判定することにより誤差検出部１５４の検出出力を再生クロックを生成するための位相情報として出力するか否かおよびその符号判定を行う為の信号を出力する。
【００２９】
ここで、比較判定部１５２からの出力値の「０」は、誤差検出部１５４の検出出力を再生クロックを生成するための位相情報として出力しないことを意味し、「１」は、誤差検出部１５３の検出出力を再生クロックを生成するための正の位相情報として出力することを意味し、「−１」は、誤差検出部１５４の検出出力を再生クロックを生成するための負の位相情報として出力することを意味する。
【００３０】
また、図４に示すテーブルの硬判定データＤ−１、硬判定データＤ０、硬判定データＤ１に対応する値において、“＋”は、硬判定データＤ−１若しくは硬判定データＤ１が判定データＤ０よりも大きいことを意味し、“−”は、硬判定データＤ−１若しくは硬判定データＤ１が判定データＤ０よりも小さいことを意味し、“０”は、硬判定データＤ−１若しくは硬判定データＤ１が判定データＤ０と等しいことを意味する。
【００３１】
即ち、比較判定部１５２では、例えば、図３において、２Ｔ、３Ｔ、４Ｔの３つの収束点の比較判定処理を行う場合には、２Ｔの収束点における硬判定データ（Ｄ−１）が３Ｔ（ＤＯ）の硬判定データよりも小さく、４Ｔの収束点における硬判定データ（Ｄ１）の硬判定データが３Ｔ（Ｄ０）と等しいので、図４に示すテーブルの上から２段目のパターンに一致することから出力信号「０」を出力する。
【００３２】
また、例えば、図３において、５Ｔ、６Ｔ、７Ｔの３つの収束点の比較判定処理を行う場合には、５Ｔの収束点における硬判定データ（Ｄ−１）が６Ｔ（Ｄ０）の硬判定データよりも大きく、７Ｔの収束点における硬判定データ（Ｄ１）の硬判定データが６Ｔ（Ｄ０）よりも小さいので、図４に示すテーブルの上から７段目のパターンに一致することから出力信号「−１」を出力する。
【００３３】
更に、例えば、図３において、１１Ｔ、１２Ｔ、１３Ｔの３つの収束点の比較判定処理を行う場合には、１１Ｔの収束点における硬判定データ（Ｄ−１）が１２Ｔ（Ｄ０）の硬判定データよりも小さく、１３Ｔの収束点における硬判定データ（Ｄ１）が１２Ｔ（Ｄ０）の硬判定データより大きいので、図４に示すテーブルの上から３段目のパターンに一致することから出力信号「１」を出力する。
【００３４】
符号判定部１５５では、上記比較判定部１５２から出力された信号（「０」、「−１」、「１」のいずれか）に基づき、誤差検出部１５４の検出出力を再生クロックを生成するための位相情報として出力するか否か及び誤差の符号を判定する。そして、この判定に応じて誤差信号を出力する。
【００３５】
即ち、符号判定部１５５では、例えば、図３の２Ｔ、３Ｔ、４Ｔの３つの収束点の符号判定処理においては、比較判定部１５２から出力された「０」信号を入力し、この「０」信号に基づき、誤差検出部１５４の検出出力を再生クロックを生成するための位相情報として出力しないと判定し、誤差信号を出力しない。
【００３６】
また、例えば、図３の５Ｔ、６Ｔ、７Ｔの３つの収束点の符号判定処理においては、比較判定部１５２から出力された「−１」信号を入力し、この「−１」信号に基づき、誤差検出部１５４の検出出力を再生クロックを生成するための負の位相情報として出力すると判定し、当該収束点において位相の遅れを修正するための誤差信号を出力する。
【００３７】
また、例えば、図３の１１Ｔ、１２Ｔ、１３Ｔの３つの収束点の符号判定処理においては、比較判定部１５２から出力された「１」信号を入力し、この「１」信号に基づき、誤差検出部１５４の検出出力を再生クロックを生成するための正の位相情報として出力すると判定し、当該収束点において位相の進みを修正するための誤差信号を出力する。
【００３８】
そして、その符号判定部１５５から出力された誤差信号は、ループフィルタ１５６を経由して発振器１５７に加えられ、この発振器１５７から再生される無線シンボルクロックの位相を制御する。
【００３９】
即ち、図３の５Ｔ、６Ｔ、７Ｔの３つの収束点の符号判定処理結果においては、負の位相情報としての誤差信号が発振器１５７に加えられるので、該発振器１５７において位相の遅れを修正するクロックが再生されることになる。
【００４０】
また、図３の１１Ｔ、１２Ｔ、１３Ｔの３つの収束点の符号判定処理結果においては、正の位相情報としての誤差信号が発振器１５７に加えられるので、該発振器１５７において位相の進みを修正するクロックが再生されることになる。
【００４１】
このような処理を行うことにより、安定したクロック再生を行うことができる。
【００４２】
【発明の効果】
以上説明したように、従来受信信号の零を横切るタイミングで再生クロックの位相の遅れと進みを検出していたものを、本発明では受信信号の収束点で再生クロックの位相の遅れと進みを検出し、クロック再生を行うようにしたため、より安定したクロック再生を可能にすることができる。
【図面の簡単な説明】
【図１】本発明に係る多値復調装置のクロック再生回路を適用したディジタル復調装置の一実施の形態を示すブロック図。
【図２】図１に示したＣＬＫ再生回路の詳細な構成を示すブロック図。
【図３】図２に示す判定回路部で符号判定後のＩ信号の様子を示す表図。
【図４】図２の比較判定部が保持するテーブルの構成を示す図。
【図５】従来のクロック再生回路の構成を示す図。
【図６】ＱＰＳＫのＩ信号成分を示す波形図。
【図７】６４ＱＡＭのＩ信号成分を示す波形図。
【符号の説明】
１００　ディジタル復調回路
１１　０°分配器
１２ａ，１２ｂ　位相検波器
１３ａ，１３ｂ　Ａ／Ｄ変換器
１４　判定回路
１５　ＣＬＫ再生回路
１６　ループフィルタ
１７　発振器
１８　９０°分配器
１５１　判定回路部
１５２　比較判定部
１５３ａ，１５３ｂ，１５３ｃ　遅延回路
１５４　誤差検出部
１５５　符号判定部
１５６　ループフィルタ
１５７　発振器
【図１】
2004048292.tif 000003
【図２】
2004048292.tif 000004
【図３】
2004048292.tif 000005
【図４】
2004048292.tif 000006
【図５】
2004048292.tif 000007
【図６】
2004048292.tif 000008
【図７】
2004048292.tif 000009