(57)【要約】【課題】多数の電源電圧を用いる集積回路装置に特に適用可能な高電圧トランジスタ保護技術およびスイッチング回路を提供する。【解決手段】この発明の技術によると、先行技術の回路実現例において消費されるオンチップダイ面積量および速度低下に内在する問題は、直列接続された薄いゲート酸化物の対のうちの第１のトランジスタのゲートに対して実質的に直流の電圧ＶＨＶＰを提供することによって解決される。ここで、ＶＨＶＰ≦ＶＧＳＭＡＸ（第１のトランジスタのゲートからソースへの最大電圧）であり、ＶＨＶＰ≦ＶＤＳＭＡＸ＋Ｖｔ（第２のトランジスタのドレインからソースへの最大電圧＋第１のトランジスタのしきい値電圧）である。【選択図】        図３
2004242270.tif 000002
【特許請求の範囲】
【請求項１】
第１の供給電圧ＶＰＰと第２のより低い供給電圧ＶＣＣとに関して、ＶＰＰ＞２＊ＶＣＣで動作するためのスイッチング回路であって、前記回路は、
前記回路の出力と中間ノードとの間に結合される入力端子を有する第１のトランジスタを含み、前記出力はＶＰＰと基準電圧レベルとの間で遷移することができ、前記回路はさらに、
前記中間ノードと基準電圧ラインとの間に結合されるスイッチング入力を有する第２のトランジスタと、
前記第１のトランジスタの前記入力端子に結合されて前記第１のトランジスタのゲートからソースへの最大電圧ＶＧＳＭＡＸよりも少ないか、または実質的に等しい電圧ＶＨＶＰを供給する実質的に直流の電圧のソースとを含む、スイッチング回路。
【請求項２】
前記電圧ＶＨＶＰは、前記第２のトランジスタのドレインからソースへの最大電圧ＶＤＳＭＡＸ＋前記第１のトランジスタのしきい値電圧Ｖｔよりも少ないか、または実質的に等しい、請求項１に記載のスイッチング回路。
【請求項３】
前記第１のトランジスタおよび前記第２のトランジスタは、比較的薄いゲート酸化物のＭＯＳトランジスタを含む、請求項１に記載のスイッチング回路。
【請求項４】
前記ＭＯＳトランジスタはＮチャネルデバイスを含む、請求項３に記載のスイッチング回路。
【請求項５】
ＶＰＰは実質的に２．５ボルトである、請求項１に記載のスイッチング回路。
【請求項６】
ＶＣＣは実質的に０．６ボルトである、請求項１に記載のスイッチング回路。
【請求項７】
ＶＨＶＰは実質的に１．５ボルトである、請求項１に記載のスイッチング回路。
【請求項８】
スイッチング入力を有する少なくとも１つの他のトランジスタをさらに含み、前記少なくとも１つの他のトランジスタは、前記第２のトランジスタと前記基準電圧ラインとの間で結合され、前記少なくとも１つの他のトランジスタの前記スイッチング入力は、前記スイッチング回路のためのＮＯＲ論理機能を実現する、請求項１に記載のスイッチング回路。
【請求項９】
スイッチング入力を有する少なくとも１つの他のトランジスタをさらに含み、前記少なくとも１つの他のトランジスタは、前記中間ノードと前記基準電圧ラインとの間で前記第２のトランジスタと並列に結合され、前記少なくとも１つの他のトランジスタの前記スイッチング入力は、前記スイッチング回路のためのＮＡＮＤ論理機能を実現する、請求項１に記載のスイッチング回路。
【請求項１０】
第１の供給電圧ＶＰＰと基準電圧レベルとの間で遷移する出力と、第２の供給電圧レベルＶＣＣと前記基準電圧レベルとの間で遷移する入力とを有し、ＶＰＰ＞２＊ＶＣＣであるスイッチング回路のためのトランジスタ保護方法であって、前記方法は、
前記出力と前記基準電圧レベルとの間で直列に少なくとも２つのトランジスタを設けるステップと、
実質的に直流の電圧ＶＨＶＰを前記トランジスタのうちの第１のトランジスタのゲート端子に提供するステップとを含み、ＶＨＶＰは、前記トランジスタのうちの前記第１のトランジスタのゲートからソースへの最大電圧ＶＧＳＭＡＸよりも少ないか、または実質的に等しく、前記方法はさらに、
前記入力を前記トランジスタのうちの第２のトランジスタのゲート端子に結合するステップを含む、トランジスタ保護方法。
【請求項１１】
実質的に直流の電圧を提供する前記ステップは、前記トランジスタのうちの前記第２のトランジスタのドレインからソースへの最大電圧ＶＤＳＭＡＸ＋前記トランジスタのうちの前記第１のトランジスタのしきい値電圧Ｖｔよりも少ないか、または実質的に等しい実質的に直流の電圧ＶＨＶＰを提供することによって行なわれる、請求項１０に記載のトランジスタ保護方法。
【請求項１２】
前記少なくとも２つのトランジスタを設ける前記ステップは、前記出力と前記基準電圧レベルとの間で直列に少なくとも２つの比較的薄いゲート酸化物のＭＯＳトランジスタを設けることによって行なわれる、請求項１０に記載のトランジスタ保護方法。
【請求項１３】
少なくとも２つの比較的薄いゲート酸化物のＭＯＳトランジスタを設ける前記ステップは、前記出力と前記基準電圧レベルとの間で直列に少なくとも２つの比較的薄いゲート酸化物のＮチャネルＭＯＳトランジスタを設けることによって行なわれる、請求項１２に記載のトランジスタ保護方法。
【請求項１４】
前記第１の供給電圧ＶＰＰは実質的に２．５ボルトである、請求項１０に記載のトランジスタ保護方法。
【請求項１５】
前記第２の供給電圧ＶＣＣは実質的に０．６ボルトである、請求項１０に記載のトランジスタ保護方法。
【請求項１６】
前記実質的に直流の電圧ＶＨＶＰは実質的に１．５ボルトである、請求項１０に記載のトランジスタ保護方法。
【請求項１７】
前記トランジスタのうちの前記第２のトランジスタと前記基準電圧レベルとの間に少なくとも１つの他のトランジスタをさらに結合するステップと、
前記少なくとも１つの他のトランジスタのスイッチング入力を結合して前記スイッチング回路のためのＮＯＲ論理機能を実現するステップとをさらに含む、請求項１０に記載のトランジスタ保護方法。
【請求項１８】
前記トランジスタのうちの前記第２のトランジスタと並列に少なくとも１つの他のトランジスタをさらに結合するステップと、
前記少なくとも１つの他のトランジスタのスイッチング入力を結合して前記スイッチング回路のためのＮＡＮＤ論理機能を実現するステップとをさらに含む、請求項１０に記載のトランジスタ保護方法。
【発明の詳細な説明】
【０００１】
【発明の背景】
この発明は一般に、集積回路（「ＩＣ」）装置の分野に関する。より具体的には、この発明は、多数の電源電圧を用いる集積回路装置に特に適用可能である高電圧トランジスタ保護技術およびスイッチング回路に関する。
【０００２】
特定の集積回路装置（たとえば、いくつかのメモリＩＣ）では、適切な装置の動作のために、高電圧供給レベル（「ＶＰＰ」）が必要とされ得る。ＶＰＰが供給電圧（「ＶＣＣ」）の２倍以下である場合、つまり、ＶＰＰ≦２＊ＶＣＣの場合、特定の技術では、出力がＶＰＰと回路接地（「ＧＮＤ」または「ＶＳＳ」）との間で切換えられなければならないスイッチング回路内で、単一の保護トランジスタが用いられ得る。結果として得られる構造は、出力ノードとＶＳＳとの間で結合される直列接続された１対の比較的薄いゲート酸化物のＭＯＳトランジスタであって、上位デバイスのゲートはＶＣＣに結合され、入力ノードを規定する、下位デバイスのゲートは、スイッチされるＶＣＣソースを受ける。
【０００３】
高電圧供給レベルがデバイス供給電圧（「ＶＣＣ」）の２倍よりも大きい、つまり、ＶＰＰ＞２＊ＶＣＣである応用では、１対の直列接続された比較的薄いゲート酸化物のＭＯＳトランジスタと直列である比較的厚いゲート酸化物のＭＯＳトランジスタを含むスイッチング回路が、出力ノードとＶＳＳとの間で結合され得、厚いゲート酸化物のデバイスのゲートはＶＰＰのソースに結合され、中間のＮチャネルデバイスのゲートはＶＣＣに結合され、残りのＮチャネルデバイスのゲートは、スイッチされるＶＣＣソースを受ける入力ノードに結合される。
【０００４】
一般に、多数の電圧供給レベルを必要とする装置で用いられる先行技術のスイッチング回路、特に、ＶＰＰ＞２＊ＶＣＣであるスイッチング回路は、電圧レベルを変換するために多くの直列のトランジスタを必要とした。これによって結果として、デバイス速度の低下に加えて、これらの回路のレイアウトのために比較的大きな量のオンチップのダイ（ｄｉｅ）面積が消費されることとなった。
【０００５】
【発明の概要】
この発明の高電圧トランジスタ保護技術は、先行技術の回路実現例において消費されるオンチップダイ面積量および速度低下に内在する問題を克服し、多数の電源電圧を用いる集積回路装置に特に適用可能である。
【０００６】
特に、第１の供給電圧ＶＰＰおよび第２のより低い供給電圧ＶＣＣとともに、ＶＰＰ＞２＊ＶＣＣで動作するスイッチング回路が、ここで開示される。この回路は、回路の出力と中間ノードとの間で結合される入力端子を有する第１のトランジスタを含み、出力は、ＶＰＰと基準電圧レベルとの間で遷移することができる。スイッチング入力を有する第２のトランジスタが、中間ノードと基準電圧ラインとの間で結合される。実質的に直流の電圧ソースが、第１のトランジスタの入力端子に結合されて、第１のトランジスタのゲートからソースへの最大電圧ＶＧＳＭＡＸよりも少ないか、または実質的に等しい電圧ＶＨＶＰが供給される。好ましい実施例では、電圧ＶＨＶＰはまた、第２のトランジスタのドレインからソースへの最大電圧ＶＤＳＭＡＸ＋第１のトランジスタのしきい値電圧Ｖｔよりも少ないか、または実質的に等しい。
【０００７】
第１の供給電圧ＶＰＰと基準電圧レベルとの間で遷移する出力と、第２の供給電圧レベルＶＣＣと基準電圧レベルとの間で遷移する入力とを有し、ＶＰＰ＞２＊ＶＣＣであるスイッチング回路のためのトランジスタ保護方法が、さらにここで提供される。この方法は、出力と基準電圧レベルとの間で直列に少なくとも２つのトランジスタを設けるステップと、実質的に直流の電圧ＶＨＶＰを第１のトランジスタのゲート端子に提供するステップとを含み、ＶＨＶＰは、第１のトランジスタのゲートからソースへの最大電圧ＶＧＳＭＡＸよりも少ないか、または実質的に等しく、入力を第２のトランジスタのゲート端子に結合する。好ましい方法によると、実質的に直流の電圧ＶＨＶＰは、第２のトランジスタのドレインからソースへの最大電圧ＶＤＳＭＡＸ＋第１のトランジスタのしきい値電圧Ｖｔよりも少ないか、または実質的に等しい。
【０００８】
この発明の上述および他の特徴および目的、およびそれらを達成する様態は、より明らかとなり、この発明自体は、添付の図とともに好ましい実施例の以下の説明を参照することによって最も良く理解されるであろう。
【０００９】
【代表的な実施例の説明】
図１を参照して、先行技術の回路１０の概略図が示される。回路１０は、別の薄い酸化物のＮチャネルトランジスタ１４を備えた薄い酸化物のＮチャネルトランジスタ１２を含む２つのトランジスタの直列スタックを含み、薄い酸化物のＮチャネルトランジスタ１２は、単一の保護トランジスタとして用いられる。回路１０は通常、出力がＶＰＰから回路接地へと切換えられなければならない特定の技術において、ＶＰＰ≦２＊ＶＣＣである状況で用いられる。回路１０内では、トランジスタ１２のゲート端子１６がＶＣＣに結合され、ライン１８がトランジスタ１４のゲート端子で入力を規定する。出力２０は、トランジスタ１２のドレイン端子において取られる。
【００１０】
さらにここで図２を参照して、先行技術の回路３０の概略図が示される。回路３０は、厚い酸化物のＮチャネルトランジスタ３２と、薄い酸化物のＮチャネルトランジスタ３４および３６とを含む３つのトランジスタの直列スタックを含む。回路３０は通常、ＶＰＰ＞２＊ＶＣＣである時に出力がまたＶＰＰから回路接地へと切換えられる必要のある特定の技術で用いられる。
【００１１】
回路３０は、トランジスタ３２のゲート３８に与えられる電位ＶＰＰと、トランジスタ３４のゲート４０に与えられる電位ＶＣＣとを有する。ライン４２上の入力が、トランジスタ３６のゲートに接続され、出力４４がトランジスタ３２のドレインで規定され、これは、ＶＰＰと回路接地との間で遷移する。ノード（「Ｎ１」）が、トランジスタ３２と３４との間の接続点で規定される。
【００１２】
上述の図を参照して、「ポンプされた」電源電圧（ＶＰＰ）が供給電圧（ＶＣＣ）に対して「ハイ」になる場合に、高電圧保護技術が必要とされる。たとえば、図２で示される回路３０のＮチャネルトランジスタの直列スタックが、特定の技術において用いられる。この回路３０内では、出力４４は、ＶＰＰから回路接地へと切換えられなければならない。この３つのトランジスタスタックは通常、ＶＰＰ＞２＊ＶＣＣの場合に必要とされる。
【００１３】
一方、ＶＰＰ≦２＊ＶＣＣならば、図１の回路１０で示されるように、単一の保護トランジスタ（つまり、２つのトランジスタスタック）が用いられ得る。これは、下位のアクティブなデバイス（トランジスタ１４）が、ＶＤＳ＝ＶＰＰであるドレインからソースへの電圧（ＶＤＳ）を有することを防ぐ。これらのデバイス（トランジスタ１２および１４）の各々の、結果として得られるＶＤＳは、ＶＰＰ／２となる。したがって、ＶＰＰ≦２＊ＶＣＣならば、この技術における低電圧論理を備えたトランジスタのように、各ＶＤＳ≦ＶＣＣとなる。「ホットキャリア注入」が加速されないように、ＮチャネルトランジスタのＶＤＳを「低く」保つことは重要であり、このホットキャリア注入は、制御されない場合、しきい値電圧（Ｖｔ）のシフトおよび相互コンダクタンス低下を引き起こす。
【００１４】
ＶＰＰ＞２＊ＶＣＣならば、トランジスタ１２のゲート酸化物における電界は、ＶＣＣよりも大きくなり、これによって結果として、信頼性の問題が生じ得る。これらの場合、第３の厚い酸化物のデバイス（つまり、図２で示されるようなトランジスタ３２）が、トランジスタ３４および３６と直列に加えられる。この場合、ノード４６（「Ｎ１」）の電圧は、ＶＰＰ−Ｖｔ（トランジスタ３２のしきい値電圧）に限定される。なお、トランジスタ３２のしきい値電圧Ｖｔは、かなり大きくなることが注目されるべきである。なぜならば、トランジスタ３２は厚い酸化物のトランジスタであり、それは、引き上げられたバイアスが標準的な「ソース接地」構成を用いた場合よりも大きなＶｔを生じさせる「ソースフォロワー」構成でバイアスされるためである。
【００１５】
これらの先行技術の解決策はうまく作用して、薄いゲート酸化物のトランジスタをドレインからソースへの大きな電圧（ＶＤＳ）とゲートからソースへの大きな電圧（ＶＧＳ）との両方から保護し、トランジスタをホットキャリア注入またはホットエレクトロン注入とゲート酸化物破壊との両方から保護する。しかし、これらの技術は、速度の問題については必ずしも最良の解決策ではない。
【００１６】
ここでさらに図３を参照して、この発明に従った代表的な回路５０の概略図が示され、多数の電源電圧を用いる集積回路装置に特に適用可能な高電圧トランジスタ保護技術が実現される。回路５０は、直列接続されたＮチャネルトランジスタ５２および５４を含み、これらの両方が薄いゲート酸化物を有する。入力ライン５８がスイッチングトランジスタ５４のゲート端子に結合され、トランジスタ５２のドレイン端子が出力６０を規定する。
【００１７】
この発明の技術に従うと、新規の電源電圧ＶＨＶＰが、生成され、トランジスタ５２のゲート端子５６に与えられる。電圧ＶＨＶＰは、比較的精密な直流（ＤＣ）レベルであり、これは、ＶＰＰ＞２＊ＶＣＣであるいくつかの技術では、図２の先行技術の３スタック回路１０の必要性をなくす。回路５０は、図１および図２の先行技術の回路よりもずっと速いが、消費するオンチップ面積はより小さい。
【００１８】
ＶＨＶＰは、適切な高電圧保護をある特定の技術のためのトランジスタ５２および５４に提供するように調整されたＤＣ電圧レベルである。たとえば、ＶＰＰ＝２．５ボルト、ＶＣＣ＝０．６ボルトであって、トランジスタ５２および５４を実現するために用いられる技術が、最大１．５ボルトのドレインからソースへの電圧（「ＶＤＳ」）およびゲートからソースへの電圧（「ＶＧＳ」）に対応するように設計されているならば、ＶＨＶＰ≦１．５ボルトが生成され得、回路５０は、信頼性の問題なく用いられ得る。言い換えると、ＶＨＶＰは、トランジスタ５２のゲートからソースへの最大電圧ＶＧＳＭＡＸよりも少ないか、または実質的に等しいべきであり、トランジスタ５４のドレインからソースへの最大電圧ＶＤＳＭＡＸ＋トランジスタ５２のしきい値電圧Ｖｔよりも少ないか、または実質的に等しいべきである。そうでない場合、トランジスタ３２、３４、および３６を備えた、図２で示されるより遅い３つのトランジスタのスタックが必要とされるであろう。
【００１９】
ここでさらに図４を参照して、図３の回路５０の概略図が示され、これは、下位スイッチングトランジスタ５４と直列である１つ以上の追加のトランジスタ５４１から５４Ｎを含む多入力ＮＡＮＤゲート３００の形で実現される。
【００２０】
ここでさらに図５を参照して、図３の回路５０の追加的な概略図が示され、これは、下位スイッチングトランジスタ５４と並列である１つ以上の追加のトランジスタ５４１から５４Ｎを含む多入力ＮＯＲゲート３１０の形で実現される。
【００２１】
上の説明から確認され得るように、この発明の回路５０は、オンチップのダイ面積を節約し、高度な集積回路上で電圧レベルを変換するときの動作速度を高める。
【００２２】
具体的な回路構成および代表的な電圧レベルに関連づけて、この発明の原理が上で説明されてきたが、上の説明は、例としてのみ示され、この発明の範囲に対する限定として示されたものではないことがはっきりと理解されるべきである。特に、上述の開示の教示は、当業者に他の変形を提案するであろうことが認められる。このような変形は、それ自体で既に知られており、さらにはここで既に説明された特徴の代わりに、またはそれらに加えて用いられ得る他の特徴を含んでもよい。請求項は、この出願では、特定の特徴の組合せに対して作成されたが、ここでの開示の範囲は、明示的または暗示的に開示されるすべての新規の特徴または特徴のすべての新規の組合せ、または当業者には明らかであるすべての一般化またはその変形も含むことが理解されるべきであり、以上は、このようなものが、いずれかの請求項で現在請求されているような同じ発明に関連するか否かにかかわらず、さらには、それが、この発明が直面するような同じ技術的な問題のうちのいずれかまたはすべてを軽減するか否かにかかわらない。出願人は、本出願またはこれをもとにしたすべてのさらなる出願の手続の最中に、このような特徴および／またはこのような特徴の組合せに対する新しい請求項を作成する権利をここに有する。
【図面の簡単な説明】
【図１】ＶＰＰ≦２＊ＶＣＣの場合に出力もＶＰＰから回路接地へと切換えられる必要のある特定の技術において通常用いられるような単一の保護トランジスタを用いる２つのＮチャネルトランジスタ直列スタックを含む先行技術の回路の概略図である。
【図２】ＶＰＰ＞２＊ＶＣＣの場合に出力がＶＰＰから回路接地へと切換えられる必要のある特定の技術において通常用いられるような３つのＮチャネルトランジスタ直列スタックを含む先行技術の回路のさらなる概略図である。
【図３】多数の電源電圧を用いる集積回路装置に特に適用可能な高電圧トランジスタ保護技術を実現する、この発明に従った代表的な回路の概略図である。
【図４】下位スイッチングトランジスタと直列である１つ以上の追加のトランジスタを含む多入力ＮＡＮＤゲートの形で実現される、図３の回路の概略図である。
【図５】下位スイッチングトランジスタと並列である１つ以上の追加のトランジスタを含む多入力ＮＯＲゲートの形で実現される、図３の回路の追加の概略図である。
【符号の説明】
５０  回路、５２、５４  Ｎチャネルトランジスタ、５６  ゲート端子、５８入力ライン、６０  出力、６２  ＤＣ電圧レベルソース。
【図１】
2004242270.tif 000003
【図２】
2004242270.tif 000004
【図３】
2004242270.tif 000005
【図４】
2004242270.tif 000006
【図５】
2004242270.tif 000007