(57)【要約】【課題】半導体メモリ設計者の半導体メモリ試験仕様にもとづいて正確な半導体メモリ試験パターンを作成することができ、その検証を容易になし得ると共に、半導体メモリ試験仕様書も生成することができる半導体メモリ試験パターンの作成方法を提供する。【解決手段】半導体メモリの試験パターンを作成する方法において、半導体試験装置の種類に依存しないフォーマットで記述された半導体メモリ試験パターンの動作データを作成し、上記動作データを上記フォーマットに対応するエミュレート機能により検証した後、上記動作データにもとづいて上記半導体メモリの試験仕様書を出力する構成とする。【選択図】        図１
2004158079.tif 000002
【特許請求の範囲】
【請求項１】
半導体メモリの試験パターンを作成する方法において、半導体試験装置の種類に依存しないフォーマットで記述された半導体メモリ試験パターンの動作データを作成し、上記動作データを上記フォーマットに対応するエミュレート機能により検証した後、上記動作データにもとづいて上記半導体メモリの試験仕様書を出力するようにしたことを特徴とする半導体メモリ試験パターンの作成方法。
【請求項２】
上記動作データは、テキストエディタまたは専用ツールを用いて作成することを特徴とする請求項１記載の半導体メモリ試験パターンの作成方法。
【請求項３】
上記フォーマットは、Ｃｏｎｓｔ記述部、Ｐａｔｔｅｒｎ記述部、ＩｎｃＰｒｉｏｒ記述部、Ｃｏｍｍａｎｄ  Ｓｅｔ記述部及びＬｅｖｅｌ  Ｓｅｔ記述部を有していることを特徴とする請求項１または請求項２記載の半導体メモリ試験パターンの作成方法。
【請求項４】
上記動作データの検証は、アドレス動作を視覚的に表示して行なうことを特徴とする請求項１〜請求項３のいずれか１項記載の半導体メモリ試験パターンの作成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体メモリの出荷試験等に用いられる半導体メモリ試験パターンの作成方法に関するものである。
【０００２】
【従来の技術】
従来の半導体メモリの試験パターンの開発は、おおむね次のような手順で行なわれていた。
ステップ１  半導体メモリの回路設計。
ステップ２  半導体メモリの試験仕様作成。
ステップ３  試験仕様の解読、理解。
ステップ４  試験パターンの作成。
ステップ５  試験パターンの検証。
即ち、ステップ１で半導体メモリ回路の開発が行なわれた後、ステップ２で半導体メモリの試験仕様書を人手によって作成する。これは、業務負担の分散等の目的で半導体メモリ設計とメモリ評価を別の業務とし、ステップ１と２は半導体メモリ設計者が担当するが、ステップ３以降は半導体メモリ設計者とは異なるメモリ評価担当者が行なうことが多いためである。
半導体メモリの評価担当者は、ステップ３で半導体メモリ設計者が作成した試験仕様書の内容を解読、理解し、ステップ４で仕様に対応した試験パターンを人手によって作成すると共に、ステップ５で試験パターンの動作検証を行なう。（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平４−１８６１７８号公報（Ｐ９、１８行−Ｐ１０、１２行）
【０００４】
【発明が解決しようとする課題】
従来の試験パターンは以上のような手順で作成されていたため、ステップ２で半導体メモリ設計者が作成する半導体メモリ試験仕様書及びステップ４で半導体メモリ評価担当者が作成する試験パターンに人為的なミスが発生し、このミスによる時間的ロスや上記ミス防止のための試験パターン確認作業が増加しているという問題点があった。また、人手によって作成された半導体メモリ試験仕様書は、フォーマット、記述内容にバラツキがあり、半導体メモリ設計者、評価担当者間で解釈のずれが発生しているという問題点もあった。
【０００５】
この発明は、上記のような問題点を解消するためになされたもので、半導体メモリ設計者の半導体メモリ試験仕様にもとづいて正確な半導体メモリ試験パターンを作成することができ、その検証を容易になし得ると共に、半導体メモリ試験仕様書も生成することができる半導体メモリ試験パターンの作成方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る半導体メモリ試験パターンの作成方法は、半導体試験装置の種類に依存しないフォーマットで記述された半導体メモリ試験パターンの動作データを作成し、上記動作データを上記フォーマットに対応するエミュレート機能により検証した後、上記動作データにもとづいて上記半導体メモリの試験仕様書を出力するようにしたものである。このような手順によって作成することにより、従来は半導体メモリ設計者が作成していた半導体メモリ試験仕様書及び半導体メモリ評価担当者が作成していた試験パターンの人為的なミスが解消され、正確な半導体メモリ試験パターンを作成することができると共に、その検証も容易となるものである。
【０００７】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図にもとづいて説明する。図１は、実施の形態１における試験パターンの開発の手順を示すフロー図である。即ち、ステップＳ１１で半導体メモリ回路の開発が行なわれた後、ステップＳ１２において、開発されたメモリ回路の動作検証、不良セルとスペアセルとの置換、不良チップの除去の目的で半導体メモリ試験仕様を作成するが、この実施の形態では仕様書を人手によって作成するのではなく、半導体メモリ試験に必要な試験パターンの動作データをテキストエディタまたは専用ツールを用いて作成するものである。
また、この試験パターン動作データは半導体試験装置の種類に依存しないフォーマットで記述されている。フォーマットの内容については後述する。
次に、ステップＳ１３で上記試験パターン動作データを、上記フォーマットに対応した試験パターン動作エミュレート機能を用いて検証する。この検証は半導体メモリ設計者、評価担当者のいずれか、または両者によって行われる。
その後、ステップＳ１４で検証を終えた試験パターン動作データにもとづいて半導体試験装置毎のパターン表記の違いを考慮して試験パターンを生成する。
【０００８】
次に、上述した試験パターン動作データの半導体試験装置の種類に依存しないフォーマットについて説明する。
図２は、半導体メモリ試験パターン動作データのフォーマットの記述例を示す図である。この試験パターン動作データのフォーマットは、Ａ〜Ｅの５つの記述部を有している。即ち、ＡはＣｏｎｓｔ記述部で、パターン中で変更のない情報が記述される。ＢはＰａｔｔｅｒｎ記述部で、パターン動作を記述する部分であり、以下に例示するように、パターン中で変化する情報が記述される。
即ち、  ・ライト／リードデータ選択（ＩＯ＝…）
・データスクランブル選択（ＤａｔａＳＣＲ＝…）
・アドレススクランブル選択（ＡｄｄＳＣＲ＝…）
・リフレッシュ時間設定（Ｒｅｆｒｅｓｈ＝…）
・電圧レベル設定選択（Ｌｅｖｅｌ＝…）
・Ｘアドレス最大値設定（ＸＭＡＸ＝…）
・Ｙアドレス最大値設定（ＹＭＡＸ＝…）
・ＣＡＳレイテンシ設定（ＣＬ＝…）
・パターン行番号
・Ｒｏｗアドレス範囲設定（Ｒｏｗ＝…）
・Ｃｏｌｕｍｎアドレス範囲設定（Ｃｏｌ＝…）
・インクリメント／デクリメントの優先順位設定（Ｐｒｉｏｒ＝…）
・適用コマンド選択（Ｃｏｍ＝…）
・アドレスジャンプ先設定（ＪＭＰｎ）
・アドレスジャンプ回数設定（Ｌｏｏｐ＝…）
・データ反転命令（ＤＩＮＶ）
・アドレス反転命令（ＡＩＮＶ）
・ストップ命令（ＳＴＯＰ）
である。
【０００９】
また、ＣはＩｎｃＰｒｉｏｒ記述部で、アドレスインクリメント、アドレスデクリメントの順序を  Ｒｏｗ／Ｃｏｌｕｍｎ    の各ビット名（ＲＡｎ、ＣＡｎ）で定義する。
例えば「Ｐｒｉｏｒ＝Ｒｏｗ」の場合は、ＲＡ０→ＲＡ１→…→ＲＡ１０→ＣＡ０→…→ＣＡ４の順にインクリメント、デクリメントする。ＤはＣｏｍｍａｎｄ  Ｓｅｔ記述部で、Ｐａｔｔｅｒｎ記述部Ｂに記述されている「適用コマンド選択（Ｃｏｍ＝…）」で選択されるコマンド名を定義する。以下に例示する情報が記述される。
即ち、  ・パターン行番号
・波形出力すべきピンの情報（ｅｘ．  ＣＬＫ、ＡＣＴ）
・アドレスジャンプ先設定（ＪＭＰｎ）
・アドレスジャンプ回数設定（Ｌｏｏｐ＝…）
・データ反転命令（ＤＩＮＶ）
である。
【００１０】
更に、Ｅは  Ｌｅｖｅｌ  Ｓｅｔ記述部で、Ｃｏｎｓｔ記述部ＡまたはＰａｔｔｅｒｎ記述部Ｂに記述される「電圧レベル設定選択（Ｌｅｖｅｌ＝…）」で選択されるコマンド名を定義する。以下に例示する情報が記述される。
即ち、  ・パターン行番号
・ＶＤＤの電源電圧設定
・全入力ピンの”Ｈ”，”Ｌ”入力レベル設定
・全出力ピンの”Ｈ”，”Ｌ”判定レベル設定
である。
【００１１】
次に、図１のステップＳ１３で説明した試験パターン動作データの検証手法について詳細に説明する。メモリパターン動作は、対象物セル（アドレス）が正しくアクセスされているか、書き込みデータが正しいか、Ｐａｕｓｅ／Ｒｅｆｒｅｓｈ時間が正しいかを確認する必要がある。そのため、アドレス動作を図３に示すように、視覚的な表示にして判断し易くしている。
図３は、図２で例示した動作データに対応する出力例を示すもので、矢印はアドレスの動き、横軸はＲｏｗ、縦軸はＣｏｌｕｍｎ、ブロック内の文字はメモリコマンド名を示し、半導体メモリにＷＲＩＴＥコマンドで書き込んだデータが”Ｈ”の場合には、図示のように、セルに色を付けるようにしている。
このような表示にしているため、最大値以上にアドレスが動作したり、Ｒｏｗ／Ｃｏｌｕｍｎ優先が間違えているなど、アドレス動作に異常がある場合には、図上でその間違いを容易に知ることができる。
【００１２】
次に、半導体メモリ設計者から評価担当者に提供される半導体メモリ試験仕様書を出力する機能について説明する。図２の動作データにもとづいて出力したテストパターンについての情報の例を図４に示す。この情報は、従来は上述のように半導体メモリ設計者が人手によって作成していたものであるが、この実施の形態によれば、図２に示す試験パターン動作データから自動的に生成することができるため、記述内容のバラツキをなくし、半導体メモリ設計者、評価担当者間の解釈のずれもなくすことができ、それによる時間的ロスやミス防止のための試験パターン確認作業等をなくすことができる。
【００１３】
【発明の効果】
この発明に係る半導体メモリ試験パターンの作成方法は、半導体試験装置の種類に依存しないフォーマットで記述された半導体メモリ試験パターンの動作データを作成し、上記動作データを上記フォーマットに対応するエミュレート機能により検証した後、上記動作データにもとづいて上記半導体メモリの試験仕様書を出力するようにしているため、半導体メモリ試験仕様書や試験パターンにおける人為的なミスによる時間的ロスや、ミス防止のための試験パターン確認作業等をなくすことができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１における試験パターンの開発の手順を示すフロー図である。
【図２】実施の形態１における半導体メモリ試験パターン動作データのフォーマットの記述例を示す図である。
【図３】図２で例示した動作データに対応する出力例を示す図である。
【図４】図２の動作データにもとづいて出力したテストパターン情報の例を示す図である。
【図１】
2004158079.tif 000003
【図２】
2004158079.tif 000004
【図３】
2004158079.tif 000005
【図４】
2004158079.tif 000006