(57)【要約】【課題】電流を入力とし、低電圧動作できるＡ−Ｄ変換器、を提供する。【解決手段】フルスケール入力電流とＡ−Ｄ変換入力電流とを、それぞれコンデンサ手段１１２、１２２に入力し、それぞれのコンデンサ手段の電圧を増幅手段１１４、１２４で増強し、フルスケール入力側は電圧分割手段１４０を介して複数の比較手段１３０の比較参照入力に与え、Ａ−Ｄ変換入力側は複数の比較手段１３０の比較入力に共通に与える。比較手段１３１は、増幅手段１１４の出力電圧と第一の参照電圧とを比較しＡ−Ｄ変換終了の第一のタイミング信号を生成する。さらに、比較手段１３２は、増幅手段１１４の出力電圧と第二の参照電圧とを比較し、複数の比較手段１３０に対して比較開始の第二のタイミング信号を生成する。【選択図】　図１
2004048622.tif 000002
【特許請求の範囲】
【請求項１】
フルスケールを与える入力電流を入力する第一の端子（１１０）と、複数の第一の比較手段（１３０）に複数の比較参照電圧を供給する電圧分割手段（１４０）と、第一の端子（１１０）から第一のスイッチ手段（１１１）を介して接続された第一のコンデンサ手段（１１２）と、第一のコンデンサ手段（１１２）の電圧をリセットする第二のスイッチ手段（１１３）と、第一のコンデンサ手段（１１２）の電圧を増強し前記電圧分割手段（１４０）の一末端に供給する第一の増幅手段（１１４）と、前記電圧分割手段（１４０）の他末端に接続される第一の電流制限手段（１１５）と、Ａ−Ｄ変換する入力電流を入力する第二の端子（１２０）と、第二の端子（１２０）から第三のスイッチ手段（１２１）を介して接続された第二のコンデンサ手段（１２２）と、第二のコンデンサ手段（１２２）の電圧をリセットする第四のスイッチ手段（１２３）と、第二のコンデンサ手段（１２２）の電圧を増強し複数の第一の比較手段（１３０）の比較入力に供給する第二の増幅手段（１２４）と、第二の増幅手段（１２４）の出力に接続される第二の電流制限手段（１２５）と、前記第一の増幅手段（１１４）の出力電圧と第一の参照電圧とを比較しＡ−Ｄ変換終了の第一のタイミング信号を生成する第二の比較手段（１３１）と、複数の第一の比較手段（１３０）の出力を前記第一のタイミング信号によってラッチしコード変換するエンコード手段（１５０）と、から構成されることを特徴とする、Ａ−Ｄ変換器。
【請求項２】
前記Ａ−Ｄ変換器において、前記第一の増幅手段（１１４）の出力電圧と第二の参照電圧とを比較し、複数の前記第一の比較手段（１３０）に対して比較開始の第二のタイミング信号を生成する第三の比較手段（１３２）、を設けたことを特徴とする、請求項１記載のＡ−Ｄ変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ａ−Ｄ変換器、特に電流を入力しアナログ−デジタル変換するＡ−Ｄ変換器、に関する。
【０００２】
【従来の技術】
現在、Ａ−Ｄ変換器は電圧を入力してＡ−Ｄ変換を行うものが主流である。その一方で、集積回路の電源電圧は低電圧化が進んでおり、電圧信号振幅によるアナログ処理を行うのは困難になりつつある。それに対応して電流信号振幅によるアナログ処理を行う試みも多くなされており、そのため電流を入力してＡ−Ｄ変換する必要性も今後増えてくることが予想される。
【０００３】
電流をＡ−Ｄ変換するには、電流を電圧に変換し、電圧入力のＡ−Ｄ変換器を用いる方法が考えられる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来、そのような場合に、電流を電圧に変換するのに余分な演算増幅器（オペアンプ）や大きな値の抵抗素子を必要とし、さらにその部分で誤差を発生しやすくなる、という問題がある。また、演算増幅器は低電圧で動作するのが困難であるという問題もある。
【０００５】
【課題を解決するための手段】
そこで、本発明のＡ−Ｄ変換器は、フルスケールを与える入力電流を入力する第一の端子１１０と、複数の第一の比較手段１３０に複数の比較参照電圧を供給する電圧分割手段１４０と、第一の端子１１０から第一のスイッチ手段１１１を介して接続された第一のコンデンサ手段１１２と、第一のコンデンサ手段１１２の電圧をリセットする第二のスイッチ手段１１３と、第一のコンデンサ手段１１２の電圧を増強し前記電圧分割手段１４０の一末端に供給する第一の増幅手段１１４と、前記電圧分割手段１４０の他末端に接続される第一の電流制限手段１１５と、Ａ−Ｄ変換する入力電流を入力する第二の端子１２０と、第二の端子１２０から第三のスイッチ手段１２１を介して接続された第二のコンデンサ手段１２２と、第二のコンデンサ手段１２２の電圧をリセットする第四のスイッチ手段１２３と、第二のコンデンサ手段１２２の電圧を増強し複数の第一の比較手段１３０の比較入力に供給する第二の増幅手段１２４と、第二の増幅手段１２４の出力に接続される第二の電流制限手段１２５と、前記第一の増幅手段１１４の出力電圧と第一の参照電圧とを比較しＡ−Ｄ変換終了の第一のタイミング信号を生成する第二の比較手段１３１と、複数の第一の比較手段１３０の出力を前記第一のタイミング信号によってラッチしコード変換するエンコード手段１５０と、から構成されることを特徴としている。
【０００６】
また、前記Ａ−Ｄ変換器において、前記第一の増幅手段１１４の出力電圧と第二の参照電圧とを比較し、複数の前記第一の比較手段１３０に対して比較開始の第二のタイミング信号を生成する第三の比較手段１３２、を設けたことを特徴としている。
【０００７】
【発明の実施の形態】
以下、図１を用いて本発明を説明する。
【０００８】
Ａ−Ｄ変換を開始する前に、コンデンサ手段１１２、１２２の電圧をそれぞれスイッチ手段１１３、１２３により、リセットしておく。その後、スイッチ手段１１１、１２１をオン（導通）してコンデンサ手段１１２、１２２をそれぞれフルスケール入力電流ｉ１とＡ−Ｄ変換入力電流ｉ２により充電していく。入力電流が一定であれば、コンデンサ手段１１２、１２２の電圧は一定の勾配で単調に増加していく。コンデンサ手段１１２、１２２の電圧はそれぞれ増幅手段１１４、１２４を介して増強される。増幅手段１１４の出力電圧すなわちフルスケール入力側の電圧は、電圧分割手段１４０に接続され複数の異なる比較参照電圧を生成し、それらの比較参照電圧は複数の比較手段１３０の比較参照入力にそれぞれ与えられる。電圧分割手段１４０としては、抵抗ストリングなどを用いることができる。増幅手段１２４の出力電圧すなわちＡ−Ｄ変換入力側の電圧は、複数の比較手段１３０の比較入力に共通に与えられる。フルスケール入力側の電圧とＡ−Ｄ変換入力側の電圧が時間とともに単調に増加するのにともない、複数の比較手段１３０の比較参照入力電圧と比較入力電圧の差も大きくなっていく。そして、比較手段１３１はフルスケール入力側の電圧を監視しており、それが第一の参照電圧ＶＢ１に達したとき、比較手段１３１はＡ−Ｄ変換の第一のタイミング信号を生成し、第一のタイミング信号により複数の比較手段１３０の出力をラッチし、Ａ−Ｄ変換を終了する。複数の比較手段１３０の出力はそのままでは温度計コードといわれるコードなので、それをエンコード手段１５０で所望のデジタルコードに変換する。電流制限手段１１５、１２５は増幅手段１１４、１２４の出力電流の制限のために用いている。
【０００９】
さらに、比較手段１３２を設け、フルスケール入力側の電圧を監視し、それが第二の参照電圧ＶＢ２に達するまで比較手段１３０が動作しないよう制御する第二のタイミング信号を生成する。フルスケール入力側の電圧とＡ−Ｄ変換入力側の電圧が時間とともに単調に増加するのにともない、複数の比較手段１３０の比較参照入力電圧と比較入力電圧の差も大きくなっていくが、その初期の時間には比較手段１３０の比較参照入力電圧と比較入力電圧は不安定であるので、その間に比較手段１３０が動作してしまうと比較手段１３０の応答速度が劣化するなどの不都合を生じる場合がある。そこで、上述のように、第二のタイミング信号により比較手段１３０を制御すれば、その不都合をなくすことができる。
【００１０】
本発明のＡ−Ｄ変換器はフルスケール入力電流を変えることができるので、便利である。Ａ−Ｄ変換入力電流をフルスケール入力電流で除算した値のデジタルコードが等価的に得られる。ただし、フルスケール入力電流は、Ａ−Ｄ変換入力電流よりも大きくなければならず、また０にすることはできない。
【００１１】
一般に、Ａ−Ｄ変換器は、比較手段に用いられる比較器等の個数を削減する目的で、Ａ−Ｄ変換を上位デジタルコードから下位デジタルコードへ順次多段階にＡ−Ｄ変換をする構成をとることができる。本発明のＡ−Ｄ変換器は、そのようなＡ−Ｄ変換器の内部Ａ−Ｄ変換器として用いることもできる。
【００１２】
また、電圧分割手段１４０の分割数を０とし、比較手段１３０を１つにすることにより、１ビットのＡ−Ｄ変換器、すなわち、電流比較器となる。
【００１３】
【実施例】
図２に、本発明の一実施例を示す。
【００１４】
この実施例は、本発明のＡ−Ｄ変換器を直並列型Ａ−Ｄ変換器として構成したものである。内部Ａ−Ｄ変換器２０１で上位２ビットを変換し、内部Ａ−Ｄ変換器２０２で下位２ビットを変換して、全体として４ビットのデジタルコードを得る。このような構成をとることにより、比較器の個数を減らすことができる。
【００１５】
フルスケール入力電流ｉ１とＡ−Ｄ変換入力電流ｉ２を内部Ａ−Ｄ変換器２０１に入力し、Ａ−Ｄ変換して上位２ビットのデジタルコードＤＵを得る。次に、スイッチ２０４により、フルスケール入力電流ｉ１を内部Ｄ−Ａ変換器２０３の基準電流として入力し、Ａ−Ｄ変換入力電流１２を端子２０５に入力する。内部Ｄ−Ａ変換器２０３は内部Ａ−Ｄ変換器２０１の変換結果ＤＵを用いて上位２ビットに対応する電流ｉｕを生成し、端子２０５に出力する。その結果、端子２０５で減算が行われ、残差ｉ２−ｉｕが内部Ａ−Ｄ変換器２０２のＡ−Ｄ変換入力電流として入力される。内部Ａ−Ｄ変換器２０２はフルスケール入力電流ｉ１とＡ−Ｄ変換入力電流ｉ２−ｉｕを入力し、Ａ−Ｄ変換して下位２ビットのデジタルコードＤＬを得る。
【００１６】
内部に必要な制御信号はタイミング生成部２０６で生成される。図３にタイミング図の一例を示す。外部の装置からの変換開始信号ＳＴＡＲＴにより変換が始まる。内部Ａ−Ｄ変換器２０１の変換が終了すると、そのタイミング信号ＳＴＢ１が発生する。図３の信号ＤＡＲＳはタイミング生成部２０６内部の信号の一つであり、タイミング信号ＳＴＢ１によりトリガされ、内部Ｄ−Ａ変換器２０３のＤ−Ａ変換時間と内部Ａ−Ｄ変換器２０２のリセット時間に必要なパルス幅を確保する。内部Ａ−Ｄ変換器２０２の変換が終了すると、そのタイミング信号ＳＴＢ２が発生し、外部の装置はＡ−Ｄ変換の終了を知ることができる。クロックφは外部から供給され、タイミング生成部２０６が使用する。なお、内部Ａ−Ｄ変換器２０１、２０２の変換時間は入力電流の大きさに依存するので、タイミングは基本的に、変換開始信号ＳＴＡＲＴとタイミング信号ＳＴＢ１、ＳＴＢ２をトリガとする非同期動作となる。
【００１７】
入力電流をスイッチ２０４で切り換えているが、入力電流を電流ミラー回路で複数生成し、それらを個別に与えてもよい。また、Ａ−Ｄ変換器の入力部に、入力電流を保持する電流サンプルホールド回路を付加することもできる。また、入力電流をダミーの負荷に供給しておき、それと切り換えてＡ−Ｄ変換器に入力することにより、Ａ−Ｄ変換器内部のコンデンサに入力される電圧の過渡的な変動が抑えられ、変換精度を改善することができる。
【００１８】
内部Ａ−Ｄ変換器２０１、２０２内のトランジスタ２５４、２５５、２６４、２６５はソース・フォロワとなっており、これによりコンデンサの電圧を増強し、抵抗ストリングと複数の比較器に信号を与える。トランジスタにバイポーラトランジスタを用いたエミッタ・フォロワなどを使用することもできる。また、内部Ａ−Ｄ変換器２０１、２０２内の抵抗２４１、２４３は、抵抗ストリング２４０、２４２とバランスさせるために付加されている。電流制限のための電流源２４５、２４６は、抵抗ストリング２４０、２４２と抵抗２４１、２４３により代用することも可能である。
【００１９】
以上の実施例ではトランジスタにＭＯＳＦＥＴを用いたが、バイポーラトランジスタなどを用いることもできる。
【００２０】
【発明の効果】
本発明のＡ−Ｄ変換器は、電流を電圧に変換するのに余分な演算増幅器を必要とせず、低電圧で動作することができる。また、フルスケール入力電流を容易に変えることができ、電流の除算演算に使用できる。
【図面の簡単な説明】
【図１】本発明のＡ−Ｄ変換器の構成図である。
【図２】本発明のＡ−Ｄ変換器の一実施例である。
【図３】本発明のＡ−Ｄ変換器の実施例のタイミング図である。
【符号の説明】
１１１、１１３、１２１、１２３　　スイッチ手段
１１２、１２２　　コンデンサ手段
１１４、１２４　　増幅手段
１１５、１２５　　電流制限手段
１３０、１３１、１３２　　比較手段
１４０　　電圧分割手段
１５０　　エンコード手段
２０１、２０２　　内部Ａ−Ｄ変換器
２０３　　内部Ｄ−Ａ変換器
２０６　　タイミング生成部
２４０、２４２　　抵抗ストリング
２４５、２４６　　電流源
【図１】
2004048622.tif 000003
【図２】
2004048622.tif 000004
【図３】
2004048622.tif 000005