(57)【要約】    【課題】動的機能テストにおける遅延故障の検出率向上化、生成テストパターン数の縮小化及び処理時間の短縮化を図る。    【解決手段】ＡＴＰＧ部１６は、故障の伝播経路を活性化させるステートとしてドントケアＸの割り当てを許容し、ネットの変化後にドントケアＸから非制御値に遷移させて故障の伝播経路を活性化させる。更に、ＡＴＰＧ部１６は、システムクロックを送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させると共に、システムクロックを受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するためのステートを伝搬させ、伝搬成功でテストパターンを生成する。    【選択図】          図１
2004317505.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータに、
送りＦＦ群、受けＦＦ群、更に前記送りＦＦ群の１段前の準備ＦＦ群を含む処理対象回路の故障仮定点に、
送り時刻と受け時刻における故障励起の回路状態を表すステートを割り当てる故障励起ステップと、
残りの準備ＦＦと送りＦＦに送り時刻と受け時刻における前記故障の伝播経路を活性化する回路動作状態を表すステートを割り当てる経路活性化ステップと、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させるとともに、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するための回路動作状態を表すステートを伝搬させ、
前記遅延故障を検出するための回路動作状態を表すステートの伝播が成功したときは、前記送りＦＦ群に対する入力値、及び、前記入力値に対する期待値である前記受けＦＦ群の出力値の集合からなるテストパターンを生成する故障伝搬ステップと、
を実行させ、
更に、前記経路活性化ステップとして、前記ネットのＸから非制御値へ遷移するステートであるときは、
当該ドントケア値Ｘを許容することにより故障の伝播経路を活性化させるステップを実行させることを特徴とするプログラム。
【請求項２】
請求項１記載のプログラムにおいて、前記故障伝播ステップが終了した後に、
前記経路活性化ステップのドントケア値Ｘを受け時刻における回路動作状態を表すステートの反転値に変更した前記ステートを割り当てるコンパクション故障励起ステップと、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させるとともに、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路における遅延故障を検出するための回路動作状態を表すステートを伝搬させ、
前記ステートの伝播が成功したときは、前記送りＦＦ群に対する入力値、及び、入力値に対する期待値である前記受けＦＦ群の出力値の集合から構成されるテストパターンを生成するコンパクション故障伝搬ステップと、
を実行させることを特徴とするプログラム。
【請求項３】
コンピュータに、
遅延故障を検出するためのテストパターンを作成する回路の故障仮定点に故障励起の回路動作状態を表すステートを割り当てる際に、
送り時刻で送りＦＦにクロックオフが割り当てられているときには、前記送りＦＦの受け時刻の出力に対応する故障値に対して故障励起不可能を示す値としてアン・コントロール値uに含意し、
前記故障仮定点にアン・コントロール値uが割り当てられているときには、故障励起不可能であると判定することにより、前記故障仮定点を遅延故障のターゲットから除外するステップを実行させることを特徴とするプログラム。
【請求項４】
コンピュータに、
遅延故障を検出するためのテストパターンを作成する回路の故障伝播に失敗したときは、
前記故障伝播に失敗した故障が仮定されたネット上の故障仮定点から、分岐出力を持つ回路が存在しないファンアウト・フリー領域の分岐入力までのネットに仮定される故障のうち、
前記失敗した故障と故障値の反転関係が等しく、かつ、故障値がゲートの制御値と等しい故障を抽出することにより、
前記ネットに仮定される故障を検出不可能故障として除外するステップを実行させることを特徴とするプログラム。
【請求項５】
コンピュータに、
遅延故障を検出するためのテストパターンを作成する回路のパスカット点をドライブするゲート入力において、
送り時刻及び受け時刻におけるゲートの制御値を付与することにより回路動作状態を表すステートを固定するか、
又は、送り時刻及び受け時刻における全てのゲート入力にゲートの非制御値を付与することにより、
前記パスカット点における同路動作状態を表すステートとして０から０、又は、１から１の変化を有する不変ステートを割り当てることにより固定化を行うステップを実行させることを特徴とするプログラム。
【請求項６】
請求項５記載のプログラムにおいて、
前記パスカット点を駆動するドライバ側ゲートにおける複数の入力ピンに、送り時刻と受け時刻の間において、
制御値のピン入力位置の変化を伴う乗り換えがあるときには、受け時刻において制御値が与えられる少なくとも一本の入カピンに対して送り時刻における制御値を追加して割り当てることにより、
前記パスカット点に対してハザードを発生しない不変ステートを生成するステップを実行させることを特徴とするプログラム。
【請求項７】
コンピュータに、
遅延故障を検出するためのテストパターンを作成する回路の故障仮定点から受けＦＦ群を経由して送りＦＦ群までのバックトレース、及び、送りＦＦ群から準備ＦＦ群までのバックトレースの２段階のバックトレースを行うことによりナローイング範囲のマークを行い、
ネットの送り時刻と受け時刻における回路動作状態を表すステートがともにドントケア値Ｘでないときには、該ネットから先のバックトレースの実行を停止するナローイングを行うステップを実行させることを特徴とするプログラム。
【請求項８】
請求項７記載のプログラムにおいて、
同一ネットの立上り遅延故障と立下り遅延故障のうち、いずれか一方の遅延故障の検出に失敗したときには、
前記ナローイングのバックトレースにおいてマークされたナローイング範囲のマークの消去を行うことなく、前記マークをそのまま流用することにより、
該遅延故障が未検出である他方の遅延故障をターゲットとしてテストパターン生成を実行させることを特徴とするプログラム。
【請求項９】
回路の遅延故障を検出するためのテストパターンを作成するパターン作成方法において、
送りＦＦ群、受けＦＦ群、更に前記送りＦＦ群の１段前の準備ＦＦ群を含む処理対象回路の故障仮定点に、
送り時刻と受け時刻における故障励起の回路動作状態を表すステートを割り当てる故障励起ステップと、
残りの準備ＦＦと送りＦＦに送り時刻と受け時刻における前記故障の伝播経路を活性化する回路動作状態を表すステートを割り当てる経路活性化ステップと、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させるとともに、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するための回路動作状態を表すステートを伝搬させ、
前記遅延故障を検出するための回路動作状態を表すステートの伝播が成功したときは、前記送りＦＦ群に対する入力値、及び、前記入力値に対する期待値である前記受けＦＦ群の出力値の集合からなるテストパターンを生成する故障伝搬ステップと、
を実行させ、
更に、前記経路活性化ステップとして、前記ネットの変化後に故障の伝播経路を活性化させるための回路動作状態を表すステートがドントケア値Ｘから非制御値へ遷移するステートであるときは、
当該ドントケア値Ｘを許容することにより故障の伝播経路を活性化させるステップを実行させることを特徴とするテストパターン作成方法。
【請求項１０】
回路の遅延故障を検出するためのテストパターンを作成するパターン作成装置において、
送りＦＦ群、受けＦＦ、更に前記送りＦＦ群の１段前の準備ＦＦ群を含む処理対象回路の故障仮定点に、
送り時刻と受け時刻における故障励起の回路動作状態を表すステートを割り当てる故障励起部と、
残りの準備ＦＦと送りＦＦに送り時刻と受け時刻における前記故障の伝播経路を活性化する回路動作状態を表すステートを割り当てる経路活性化部と、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させるとともに、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するための回路動作状態を表すステートを伝搬させ、
前記遅延故障を検出するための回路動作状態を表すステートの伝播が成功したときは、前記送りＦＦ群に対する入力値、及び、前記入力値に対する期待値である前記受けＦＦ群の出力値の集合からなるテストパターンを生成する故障伝搬部と、
を備え、
更に、前記経路活性化部は、前記ネットの変化後に故障の伝播経路を活性化させるための回路動作状態を表すステートがドントケア値Ｘから非制御値へ遷移するステートであるときは、
当該ドントケア値Ｘを許容することにより故障の伝播経路を活性化させることを特徴とするパターン作成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の動的機能テストに用いるテストパターンを自動生成するプログラム、記憶媒体、パターン作成方法、プログラム、記憶媒体及び装置に関し、特に、システムクロックを印加して遅延故障を検出する動的機能テストの故障検出率を向上して処理時間の短縮を図るプログラム、記憶媒体、パターン作成方法、プログラム、記憶媒体及び装置に関する。
【背景技術】
【０００２】
近年、回路の高速化、微細化に伴いＬＳＩの製造プロセスのばらつきにより混入する遅延故障の影響が大きくなり、従来の低速な静的機能テスト（ＳＦＴ：Static Fｕnction Test）のみではこれら遅延故障を検出できないため、実際にＬＳＩがシステムに組み込まれた状態での動作については十分なテスト品質を保証できなくなっている。
【０００３】
このことから、システムクロックを送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させ、同様にシステムクロックを受けクロックとして供給し、受けＦＦでその変化を捉えることで、送りＦＦから受けＦＦの間の経路の遅延故障を検出する動的機能テスト（DFT: Dynamic Fｕnction Test)が提案されている。
【０００４】
このような従来の動的機能テストのためのテストパターンを自動的に生成する自動テストパターン生成方法（ＡＴＰＧ: Aｕtomatic Test Pattern Generation）は、ネット上に仮定される遷移故障の検出もしくは特定の送りＦＦから受けＦＦの間の経路の転送動作を対象としている。この場合、故障伝播経路を活性化するための方法は、対象とする遷移故障の検出もしく特定経路の測定についての分解能を上げるための制約により、即ち、ハザードの発生を抑制するための制約により、検出しようとする遷移故障の伝播経路もしくは転送動作を行わせる特定経路のみを単一に活性化する方法をとることが多い。
【特許文献１】特開２００２−１３１３９９号公報
【特許文献２】特開２００１−０４２０１２号公報
【特許文献３】特開平８−１０１２５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような従来の単一経路の活性化方法を用いた自動テストパターン生成にあっては、活性化経路上に存在する全ての多入力ゲートにおいて被活性化経路以外の入力について送りクロックの前後でステートを非制御値に揃える必要があり、活性化しようする経路の再収斂などにより、送りクロックの前後で共に非制御値を設定しようとしているゲート入力に不可避の変化が伝播する場合にはテストは必ず失敗する。
【０００６】
このため自動テストパターン生成が対象とする遷移故障もしくは転送動作を行わせる特定経路について十分な検出率を得ることが困難となる。
【０００７】
また単一経路の活性化方法による自動テストパターン生成では、活性化される経路以外のゲート入力には送りクロックの前後で変化が存在しないため、このテストパターンによって検出される遷移故障もしくは転送動作を行わせる特定パスは、被活性化経路上の遷移故障もしくは転送動作を行う特定パスのみに限定され、可能な限りの高い故障検出率を得ようとする場合には、生成されるテスト数が増加する問題がある。
【０００８】
また、実際のシステムに組み込まれたＬＳＩの動作を鑑みた場合、送りＦＦから受けＦＦの転送経路において単一の経路のみが活性化されるような状況は特異なケースと考えられ、従来のテスト方法で作成されたテストパターンの動作は実際のシステムに組み込まれたＬＳＩの動作と乖離している可能性が高いという問題がある。
【０００９】
本発明は、システムクロックの印加を行う動的機能テストにおける遅延故障の検出率向上化、生成テスト数の縮小化及び処理時間の短縮化を図るようにしたプログラム、記憶媒体、パターン作成方法及び装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
図１は本発明の原理説明図である。本発明は、回路データ読込部１２により、回路データを読み込む読込ステップと、パスカット対策部１４により、対象回路からパスカット点を選択してステートを固定化するパスカットステップと、自動テストパターン生成部（ＡＴＰＧ部）１６により、パスカットが済んだ回路を対象に遅延故障を検出するためのテストデータを生成する自動テストパターン生成ステップとを備えたパターン作成方法を対象とする。
【００１１】
（伝播経路活性化ステートとしてのドントケアＸの許容）
このようなパターン作成方法として本発明にあっては、自動テストパターン生成ステップとして、
ナローイング処理部により、故障仮定点に対応した送りＦＦ群、受けＦＦ、更に前記送りＦＦ群の1段前の準備ＦＦ群を含む領域を処理対象回路として特定するナローイングステップと、
故障励起部により、故障仮定点に、立上り故障で０から１、立下り故障で１から０の反転関係となる送り時刻と受け時刻の故障励起のステートを割り当てる故障励起ステップと、
故障伝播ステート設定部により、残りの準備ＦＦと送りＦＦに故障の伝播経路を活性化する送り時刻と受け時刻のステートを割り当てる経路活性化ステップと、
自動テストパターン生成制御部により、システムクロックを送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させると共に、システムクロックを受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するためのステートを伝搬させ、伝搬成功でテストパターンを生成する故障伝搬ステップと、
を備え、更に、
経路活性化ステップは、故障の伝播経路を活性化させるステートとしてドントケアＸの割り当てを許容し、
故障伝播ステップは、ネットの変化後にドントケアＸから非制御値に遷移させて故障の伝播経路を活性化させることを特徴とする。ここで、ドントケアＸは、逆の値に置き換えても故障検出率に影響を与えないテストパターンを構成する論理値である。
【００１２】
このように本発明は、従来は遅延故障を伝播させる経路を活性化する条件として、変化のない非制御値、例えばアンドゲートでは非制御値１を割り当てていたものを、本発明では変化前の送り時刻でのドントケアＸから変化後の受け時刻で非制御値になる活性化条件を認めるようにしたことで、故障励起を行うステート割り当てにより活性化条件を与えるネットに不可避な変化が伝播する場合であっても、テストパターン生成が可能となる。
【００１３】
また故障伝播経路自身が収斂し、複数の経路に不可避な変化が伝播する場合であっても、テストパターン生成が可能となる。また活性化条件にドントケアＸから非制御値の変化を認めることにより、送り時刻での０と１のステート割り当てがＸにまとめられ、ステート割り当て数が減少し、割り当てステートが減少することにより矛盾が発生する可能性が低減する。
【００１４】
（コンパクションでの故障励起）
本発明のパターン作成方法は、故障伝播ステップが終了した後に、
経路活性化ステップのドントケアＸを受け時刻のステートと逆値に変更して故障励起のステートを割り当てるコンパクション故障励起ステップと、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させると共に、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するためのステートを伝搬させ、伝播成功でテストパターンを生成するコンパクション故障伝搬ステップと、
を備えたことを特徴とする。
【００１５】
このように最初に行った故障伝播ステップで故障伝播に成功して終了した後に、ドントケアＸを受け時刻のステートと逆値に変更して故障励起のステートを割り当てる故障励起により、最初の故障伝播で活性化条件を与えた経路を故障伝播経路にでき、この処理を全ての選択可能な残りの未検出な仮定故障について繰返し行うことで、パターンコンパクションの効率が向上し、生成テストパターン数が縮小する。
【００１６】
（故障励起不可能の判定）
故障励起ステップは、送り時刻で送りＦＦにクロックオフが割り当てられていた場合、送りＦＦの受け時刻の出力に対して故障値に対して故障励起不可能を示すアン・コントロール値ｕに含意し、アン・コントロール値ｕの割り当て自体が故障励起不可能と判定して遅延故障のターゲットから除外することを特徴とする。
【００１７】
このように送りクロックオフの故障仮定点の故障値にはアンコントロール値ｕが含意されているため、故障励起の割り当てそれ自体が矛盾（励起不可能)と判定され、無駄なターゲットが削減される。
【００１８】
（検出不可能故障の判定）
故障伝播ステップで故障伝播に失敗した場合、失敗した故障が仮定されたネットからファンアウト・フリー領域の分岐入力までのネットに仮定される故障の内、失敗した故障と反転関係が等しく且つ故障値がゲートの制御値と等しい故障を抽出して検出不可能故障として除外する。
【００１９】
このようにある故障に対する自動テストパターン生成が失敗したとき、失敗した故障と反転関係が等しく且つ故障値がゲートの制御値と等しい条件を満たす故障を検出不可能故障と判定してターゲットから除外し、自動テストパターン生成を高速化する。
【００２０】
（パスカット対策）
パスカットステップは、パスカット点をドライブするゲート入力において送り時刻と受け時刻でゲートの制御値を付与してステートを固定するか、若しくは送り時刻と受け時刻で全てのゲート入力にゲートの非制御値を付与して、パスカット点のステートを不変ステート０から０又は１から1を割り当てて固定化する。
【００２１】
ここでゲートの制御値の付与によるステートの固定化は、カットすべきパスがループ構成ならば通常のループパスに対するパスカット対策と同様であるが、ループ構成でないならば通常のループパスにパスカット対策と異なりカットすべきパス自身も制御可能となる。本発明は、これに加え、遅延故障のテストでは、送り時刻と受け時刻の間でパスカット点が同値の非制御値であれば良い点に着目し、送り時刻と受け時刻で全てのゲート入力にゲートの非制御値を付与してパスカット点のステートを固定化する。これにより通常のループ回路以外に、ＦＦ間の転送の中に存在する1サイクル(1τ)での転送完了を必要としないｎτパスのステートを送り時刻と受け時刻で固定してパスカットする。
【００２２】
パスカットステップは、パスカット点に割り当てる不変ステート０から０又は１から１について、自動テストパターン生成ステップにより検出故障不可能数を測定し、故障検出不可能数の少ない不変ステートを選択する不変ステート選択ステップを備える。このように故障検出不可能数の極小化を図る不変ステートを選択することで、故障検出率を下げないようにする。
【００２３】
更に、パスカットステップは、パスカット点に対するドライバ側ゲートの複数の入力ピンに、送り時刻と受け時刻で制御値のピン入力位置が変化する乗り換えがある場合、受け時刻で制御値が与えられる少なくとも一本の入力ピンに対し送り時刻で制御値を追加して割り当てることにより、パスカット点に対しハザードフリーな不変ステートを生成するハザードフリー化ステップを備える。
【００２４】
（ナローイングのトレース停止法）
ナローイングステップは、故障励起ステップの前処理として、故障仮定点から受けＦＦを経由して送りＦＦ群までと、送りＦＦ群から準備ＦＦ群までとの２段階のバックトレースによりナローイング範囲をマークし、ネットの送り時刻と受け時刻のステーとが共にドントケアＸでなければ、このネット以降のバックトレースを停止する。
【００２５】
本発明の動的機能テストでナローウィングを行う場合には、送りクロックでの変化を発生させるために、受けＦＦから送りＦＦまでの範囲のバックワードトレースを行う以外に、送りＦＦから前段の準備ＦＦまでをバックワードトレースを行う必要がある。この場合、各ＦＦ間でのファンアウトの広がりが一様に同等ならば、受けＦＦから送りＦＦまでのトレース範囲に比して送りＦＦから準備ＦＦまでのトレース範囲は平均的して二乗の広さをもっているために、ナローウィングを行うためのトレース処理に時間がかかる。
【００２６】
そこで、バックトレースにおいてネットの送り時刻と受け時刻のステートが共にドントケアＸでなければ、このネット以降のバックトレースを停止し、含意伝播のためのマーク処理を低減する。
【００２７】
（ペア故障ターゲット）
自動テストパターン生成ステップは、同一ネットの立上り遅延故障と立下り遅延故障のうちのいずれか一方につき遅延故障の検出に失敗した場合、ナローイングステップのバックトレースでマークされてたナローイング範囲のマーク外しを行うことなくそのまま流用して未検出な他方の遅延故障をターゲットとしてテストパターン生成を実行する。このように２つの故障であるペア故障に対し１回のナローイング処理として処理量を半減する。
【００２８】
（プログラム）
本発明は、集積回路テストを実行するプログラムを提供する。即ち、本発明のプログラムは、コンピュータに、
回路データを読み込む読込ステップと、
パスカット対策部により、対象回路からパスカット点を選択してステートを固定化するパスカットステップと、
パスカットが済んだ回路を対象に遅延故障を検出するためのテストデータを生成する自動テストパターン生成ステップと、
を実行させるプログラムであって、自動テストパターン生成ステップは、
故障仮定点に対応した送りＦＦ群、受けＦＦ、更に前記送りＦＦ群の1段前の準備ＦＦ群を含む領域を処理対象回路として特定するナローイングステップと、
故障仮定点に、立上り故障で０から１、立下り故障で１から０の反転関係となる送り時刻と受け時刻の故障励起のステートを割り当てる故障励起ステップと、
残りの準備ＦＦと送りＦＦに故障の伝播経路を活性化する送り時刻と受け時刻のステートを割り当てる経路活性化ステップと、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させると共に、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するためのステートを伝搬させ、伝搬成功でテストパターンを生成する故障伝搬ステップと、
を実行させ、更に、
経路活性化ステップは、故障の伝播経路を活性化させるステートとしてドントケアＸの割り当てを許容し、
故障伝播ステップは、ネットの変化後にドントケアＸから非制御値に遷移させて故障の伝播経路を活性化させることを特徴とする。
【００２９】
（記憶媒体）
本発明は、集積回路テストのためのプログラムを格納したコンピュータによる読取可能な記憶媒体を提供する。即ち、本発明の記憶媒体は、コンピュータに、
回路データを読み込む読込ステップと、
パスカット対策部により、対象回路からパスカット点を選択してステートを固定化するパスカットステップと、
パスカットが済んだ回路を対象に遅延故障を検出するためのテストデータを生成する自動テストパターン生成ステップと、
を実行させ、
自動テストパターン生成ステップは、
故障仮定点に対応した送りＦＦ群、受けＦＦ、更に送りＦＦ群の1段前の準備ＦＦ群を含む領域を処理対象回路として特定するナローイングステップと、
故障仮定点に、立上り故障で０から１、立下り故障で１から０の反転関係となる送り時刻と受け時刻の故障励起のステートを割り当てる故障励起ステップと、
残りの準備ＦＦと送りＦＦに前記故障の伝播経路を活性化する送り時刻と受け時刻のステートを割り当てる経路活性化ステップと、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させると共に、システムクロックを受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するためのステートを伝搬させ、伝搬成功でテストパターンを生成する故障伝搬ステップと、
を実行させ、更に、
経路活性化ステップは、故障の伝播経路を活性化させるステートとしてドントケアＸの割り当てを許容し、
故障伝播ステップは、ネットの変化後にドントケアＸから非制御値に遷移させて故障の伝播経路を活性化させるプログラムを格納したことを特徴とする。
【００３０】
（装置）
本発明は集積回路テスト装置を提供する。即ち、本発明の集積回路テスト装置は、回路データを読み込む回路データ読込部と、対象回路からパスカット点を選択してステートを固定化するパスカット対策部と、パスカットが済んだ回路を対象に遅延故障を検出するためのテストデータを生成する自動テストパターン処理部とを備えた集積回路のテスト装置において、前記自動テストパターン生成部は、
故障仮定点に対応した送りＦＦ群、受けＦＦ、更に送りＦＦ群の1段前の準備ＦＦ群を含む領域を処理対象回路として特定するナローイングステップと、故障仮定点に、立上り故障で０から１、立下り故障で１から０の反転関係となる送り時刻と受け時刻の故障励起のステートを割り当てる故障励起部と、残りの準備ＦＦと送りＦＦに故障の伝播経路を活性化する送り時刻と受け時刻のステートを割り当てる故障伝播ステート設定部と、システムクロックを送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させると共に、システムクロックを受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するためのステートを伝搬させ、伝搬成功でテストパターンを生成する自動テストパターン生成制御部とを備え、更に、故障伝播ステート設定部は、故障の伝播経路を活性化させるステートとしてドントケアＸの割り当てを許容し、自動テストパターン生成制御部プは、ネットの変化後にドントケアＸから非制御値に遷移させて故障の伝播経路を活性化させることを特徴とする。
【００３１】
尚、記憶媒体及び装置の詳細は、パターン作成方法及びプログラムの場合と基本的に同じになる。
【発明の効果】
【００３２】
本発明によれば、動的機能テストのための故障の伝播経路を活性化させるステートとして、送り時刻でのドントケアＸの割当てを許容し、ネットの変化後にドントケアＸから非制御値に遷移させて故障の伝播経路を活性化させるようにしたため、故障励起を行うステートの割当てによって活性化条件を与えるネットに不可避な変化が伝播する場合であっても、自動テストパターン生成処理が可能となり、故障検出率を大幅に向上することができる。
【００３３】
また、活性化条件に送り時刻のドントケアＸから受け時刻の非制御値の変化を認めることにより、送り時刻でのステートの割当て数が減少し、割当てステートが減少することで、矛盾が発生する可能性が低減し、結果として生成するテストパターン数の縮小を図って処理を高速化することができる。
【００３４】
また、クロックオフが割り当てられた送りＦＦの受け時刻の故障値にアンコントロールｕを含意することで、故障観測において故障励起の割当てそれ自体が故障不可能と判定され、これにより無駄なターゲットが削減されて自動テストパターン生成の高速化を図ることができる。
【００３５】
また、ある故障に対する自動テストパターン生成が失敗した場合、失敗した故障と反転関係が等しく且つ故障値がゲートの制御値と等しい条件を満たす故障を検出不可能故障として判定してターゲットから除外することで、自動テストパターン生成を高速化することができる。
【００３６】
また、動的機能テストのパスカット点に割り当てる不変ステートとして、送り時刻から受け時刻のステートとして０から０または１から１のいずれかを設定し、このうち故障検出不可能数を極小化する不変ステートを選択することで、ループ回路以外の１サイクルでの転送を完了しないｎτパスのパスカットを確実に行うと共に、不変ステートの設定による故障検出率の低下を防止する。
【００３７】
更に、パスカット点をドライブするゲートの入力の複数ゲートにおけるゲート制御値の設定が、受け時刻で別の入力ゲートの制御値に乗り換えている場合、更に１つの入力ピンに対し送り時刻で制御値を追加して割り当てることにより、パスカット点に対しハザードが伝播しないハザードフリーな不変ステートを生成することができる。
【００３８】
また、故障励起の前処理として行うナローイングにおいて、バックトレースによりドントケアＸでないネットでバックトレースを停止することで、ナローイングのためのマーク処理を削減し、結果として自動テストパターン生成の高速化を図ることができる。
【００３９】
更に、立ち上がり遅延故障と立ち下がり遅延故障のペア故障について、一方の遅延故障の自動テストパターン生成に失敗した場合、ナローイング範囲のアンマークを行わずに、ペア故障のうちに残っている未検出の遅延故障にナローイング範囲を流用することで、ペア故障に対しては１回のナローイング処理で済むようにして、処理量を半減させることができる。
【発明を実施するための最良の形態】
【００４０】
＜目次＞
１．動的機能テストと自動テストパターン生成
２．ドントケアＸの許容
３．故障励起不可能の判定
４．検出不可能故障の判定
５．パスカット対策
６．ナローイング処理
【００４１】
（１．動的機能テストと自動テストパターン生成）
図２は、本発明による集積回路テスト装置の機能構成のブロック図である。図２において、本発明の集積回路テスト装置は、全体制御部１０、回路データ読込部１２、自動テストパターン生成部（以下「ＡＴＰＧ部」という）１６、パスカット対策部１４、故障シミュレーション部１８及び回路データ書出部２０で構成される。
【００４２】
回路データ読込部１２は全体制御部１０からの読込要求を受けて自動回路設定で作成されたネットリストから回路データを読み込む。パスカット対策部１４は全体制御部１０からのパスカット対策要求を受けてデータ読込部１２で読み込まれた対象回路からパスカット点を選択してステートを固定化する。
【００４３】
ＡＴＰＧ部１６はパスカットが済んだ回路を対象に遅延故障を定義するためのテストデータを生成する。ＡＴＰＧ部で作成されたテストパターンは故障シミュレーション部１８に与えられ、全体制御部１０からのシミュレーション実行要求に基づき、テストパターンによるシミュレーションを実行し、実行時間や診断率を得る。回路データ書出部２０はテストパターンにより処理の済んだ回路データを書き出して処理を終了する。
【００４４】
ＡＴＰＧ部１６は動的機能テスト（ＤＦＴ）のテストパターンを自動的に生成する。動的機能テストはシステムクロックを送りクロックとして供給して送りＦＦからネットに変化を与えた伝播させ、同様にシステムクロックを受けクロックとして供給し、受けＦＦでその変化与えることで送りＦＦから受けＦＦの間の経路の遅延故障を停止する。
【００４５】
図２における本発明の集積回路テスト装置は、例えば図３のようなコンピュータのハードウェア資源により実現される。図３のコンピュータにおいて、ＣＰＵ３００のバス３０１にはＲＡＭ３０２、ハードディスクドコントローラ（ソフト）３０４、フロッピィディスクドライバ（ソフト）３１０、ＣＤ−ＲＯＭドライバ（ソフト）３１４、マウスコントローラ３１８、キーボードコントローラ３２２、ディスプレイコントローラ３２６、通信用ボード３３０が接続される。
【００４６】
ハードディスクコントローラ３０４はハードディスクドライブ３０６を接続し、本発明の集積回路テスト処理を実行するプログラムをローディングしており、コンピュータの起動時にハードディスクドライブ３０６から必要なプログラムを呼び出して、ＲＡＭ３０２上に展開し、ＣＰＵ３００により実行する。
【００４７】
フロッピィディスクドライバ３１０にはフロッピィディスクドライブ（ハード）３１２が接続され、フロッピィディスク（Ｒ）３１２に対する読み書きができる。ＣＤ−ＲＯＭドライバ３１４に対しては、ＣＤドライブ（ハード）３１６が接続され、ＣＤに記憶されたデータやプログラムを読み込むことができる。
【００４８】
マウスコントローラ３１８はマウス３２０の入力操作をＣＰＵ３００に伝える。キーボードコントローラ３２２はキーボード３２４の入力操作をＣＰＵ３００に伝える。ディスプレイコントローラ３２６は表示部３２８に対して表示を行う。通信用ボード３３０は無線を含む通信回線３３２を使用し、インターネット等のネットワークを介して他のコンピュータとの間で通信を行う。
【００４９】
図４は、図２の集積回路テスト装置における全体的な処理手順を示したフローチャートである。この全体的な処理手順は次のようになる。
【００５０】
ステップＳ１：ネットリストから回路データを読み込む。
ステップＳ２：パスカットを行う。
ステップＳ３：自動テストパターン生成処理によりテストデータを生成する。
ステップＳ４：生成したテストデータで故障シミュレーションを実行する。
ステップＳ５：実行結果を解析し、終了条件を満たしていればステップＳ６に進み、そうでなければステップＳ３に戻る。
ステップＳ６：回路データを書き出して処理を終了する。
【００５１】
図５は、図２におけるＡＴＰＧ部１６のブロック図である。このＡＴＰＧ部１６はＡＴＰＧ全体制御部２１、１ｓｔ／２ｎｄ故障選択部２２及びＡＴＰＧコア部２４で構成される。
【００５２】
図６は、図５のＡＴＰＧ部１６による自動テストパターン生成処理のフローチャートであり、次の手順で処理される。
【００５３】
ステップＳ１：故障集合より未検出な故障を１ｓｔ故障として任意に１つ選択する。
ステップＳ２：ステップＳ１で選択された１ｓｔ故障に対して、ＡＴＰＧコア部により１ｓｔ故障を検出するためのテストを生成する。
ステップＳ３：ステップＳ２のＡＴＰＧコア部により１ｓｔ故障へのテスト生成が成功がしたならばステップＳ４以降のパターンコンパクションへ進み、失敗したならばテスト失敗を復帰値に返す。
ステップＳ４：現在のネットステート（１ｓｔ故障を検出するための、もしくはそれ以前に選択された２ｎｄ故障を検出するためのネットステート）において、故障集合より未検出な故障を２ｎｄ故障として任意に１つ選択する。
ステップＳ５：ステップＳ４で選択された２ｎｄ故障に対して、ＡＴＰＧコア部により２ｎｄ故障を検出するためのテストを生成する。
ステップＳ６：故障集合に選択可能な未検出な故障が存在するならばステップＳ４へ戻り、存在しなければテスト生成を復帰値に返す。
【００５４】
図７は、図６のＡＴＰＧ部１６に設けているＡＴＰＧコア部２４のブロック図である。このＡＴＰＧコア部２４はＡＴＰＧコア全体制御部２６、ナローイングマーク処理部２８、故障励起部３０、含意操作部３２、条件解決ステート設定部３４及び故障伝播ステート設定部３６で構成される。
【００５５】
ナローイング処理部２８は故障励起部３０に対応した送りＦＦ分、受けＦＦ更に送りＦＦ分の一段前の準備送りＦＦ分を含む領域を処理対象回路として特定するマーク付けを行う。このナローイング処理はＡＴＰＧコア全体制御部２６からのナローイング範囲設定要求に基づいて行われ、マークされたナローイング範囲が含意操作部３２に出力される。
【００５６】
また、ある故障仮定点についての自動テストパターン生成が成功すると、ＡＴＰＧコア全体制御部２６はナローイング範囲解除要求を出力し、これを受けてナローイングマーク処理部２８は処理の済んだナローイング範囲のマークを解除する。
【００５７】
故障励起部３０はＡＴＰＧコア全体制御部２６からの故障励起要求を受けて、処理対象となっている故障仮定点に立ち上がり故障では正常値が０から１で故障値が０から０、立ち下がり故障では正常値が１から０で故障値が１から０１となる送り時刻と受け時刻の故障励起のステートを割当てる。
【００５８】
故障伝播ステート設定部３６は準備ＦＦと送りＦＦに故障伝播経路を加速する送り時刻と受け時刻のステートを割当てる。含意操作部３２はＡＴＰＧコア全体制御部２６からの含意操作要求を受け故障伝播のために割当てた送り時刻と受け時刻のステートが含意に適合しているかどうかの含意成功失敗を判断して通知する。
【００５９】
条件解決ステート設定部３４は故障伝播ステートの存在不存在を通知し、これに対するＡＴＰＧコア全体制御部２６からの条件解決ステートの存在または不存在通知を受けて条件解決のステート設定を行う。
【００６０】
この含意操作部３２と条件解決ステート設定部３４の機能により、システムクロックを送りＦＦに送りクロックとして供給して、送りＦＦからネットに変化を与えて伝播させるとともにシステムクロックを受けＦＦに受けクロックとして供給してネット変化をとらえることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するためのステートを伝播させ、伝播成功でテストパターンを生成する自動テストパターン生成制御処理が行われることになる。
【００６１】
このようなＡＴＰＧコア部２４において本発明にあっては故障伝播ステート設定部３６による故障の伝播経路を活性化させるステートしてドントケアＸの割当を許容することを特徴とする。これによって本発明における故障伝播処理は、送りクロックによるネットの変化後に活性化ステートにおけるドントケアＸを非制御値に制御させて故障の伝播経路を活性化させることができ、故障伝播のための活性化経路についても送り時刻と受け時刻でのステートでの変化を許容している。
【００６２】
図８は、図７のＡＴＰＧコア部２４による処理手順を示したフローチャートであり、次のようになる。
【００６３】
ステップＳ１：ＡＴＰＧコア部に与えられた故障について関連するネット接続をナローイング範囲としてマークする。
ステップＳ２：与えられた故障が現在のネットステートにおいて励起可能か否かを判定し、励起可能ならばステップＳ３に進み、不可能ならばテスト失敗を復帰値に返してステップＳ１２に進む。
ステップＳ３：故障励起のための初期ネットステートを含意開始状態として設定する。
ステップＳ４：与えられた含意開始状態に基づき含意操作を行う。
ステップＳ５：ステップＳ４の含意操作で矛盾が発生したならばステップＳ１１に進み、発生しないならばステップＳ６に進む。
ステップＳ６：ステップＳ５の含意操作で未解決なゲート条件が存在するならばステップＳ７進み、存在しないならばステップＳ８へ進む。
ステップＳ７：未解決なゲートを解決するためのステートを含意開始状態として設定しステップＳ４へ戻る。
ステップＳ８：故障が観測点に到達していることを観測可能ならばテスト成功を復帰値に返してステップＳ１２に進み、観測不可能ならばステップＳ９へ進む。
ステップＳ９：まだ伝播可能な故障が到達しているゲートが存在するならばステップＳ１０へ進み、存在しないならばステップＳ１１へ進む。
ステップＳ１０：故障を伝播させるゲート条件である故障伝播ステートを含意開始状態として設定しステップＳ４へ戻る。
ステップＳ１１：含意操作を戻し次なる含意開始状態の選択（バックトラック）が可能ならばステップＳ１１へ処理を移したそれぞれの制御分岐元ステップＳ６，ステップＳ９の次のステップＳ７，ステップＳ１０に戻り、バックトラックが不可能ならばテスト失敗を復帰値に返してステップＳ１２に進む。
ステップＳ１２：ステップＳ１でマークしたナローイング範囲をアンマークし、テスト成功の復帰値をもつならばステップＳ４で含意されたネットステートを再度含意し、このときにクロックオフとなる送りラッチからｕを含意する。
【００６４】
このような動的機能テストによる本発明の自動パターン生成処理を前提に以下本発明の特徴である活性化ステートとしてのドントケアＸの許容、故障励起不可能の判定、検出不可能箇所の判定、パスカット対策、ナローイング処理のそれぞれについて以下詳細に説明する。
【００６５】
（２．ドントケアＸの許容）
本発明による自動テストパターン生成処理が対象とする動的機能テストにあっては、システムクロックを送りクロックとして供給し、送りＦＦからネットに変化を与え送りクロックにより受けＦＦでその変化をとらえることにより送りＦＦから受けＦＦの間の転送を指定する。
【００６６】
図９は、活性化条件としてドントケアＸを許容する動的機能テストの概略の説明図である。図９において、動的機能テストは送りＦＦ４８，５０にシステムクロックとして送りクロックＳＣＫを供給してＮＡＮＤゲート５２が存在するネットに変化を与え、受けＦＦ５４に受けクロックＲＣＫを供給してネットの変化をとらえることで、例えばＮＡＮＤゲート５２の一方の入力について選択した故障仮定点５６の故障ステートを伝播させて試験する。このときの自動テストパターン生成のターゲットである参加者はネットでの変化を遅延させるように働く遅延故障である。
【００６７】
また動的機能テストにあっては、送りクロックＳＣＫの印加により送りＦＦ４８，５０と活性化条件を与える１段前の準備ＦＦ４０，４２の設定ステートの値が変わるため、送りＦＦ４８から１段前の準備ＦＦ４０までの領域をトレースしてステートを決める。
【００６８】
このような動的機能テストを行うための自動テストパターン生成としてＮＡＮＤゲート５２の送りＦＦ４８側の故障仮定点５６の故障ステートを伝播させて受けＦＦ５４で観測するため、ゲート５２の送りＦＦ５０側に故障仮定点５６の故障伝播５８を活性化するための活性化ステートが設定され、この活性化ステートに本発明にあっては送りクロックのステートとしてドントケアＸを許容している。
【００６９】
ここで本発明の動的機能テストにおける遅延故障を説明する。図１０は、本発明の動的機能テストにおける遅延故障のうちの立ち上がり故障（０遅延故障ともいう）の故障励起ステートの説明図である。図１０（Ａ）はＡＮＤゲート６０を例にとっており、その出力ネットに故障仮定点６２を選択した場合、故障仮定点６２における正常時と遅延故障時のステートは図１０（Ｂ），（Ｃ）のようになる。
【００７０】
図１０（Ｂ）の正常時にあっては、送り時刻ｔ１で故障仮定点６２のステートは０であり、受け時刻ｔ２にあってはステートは１となっている。これに対し図１０（Ｃ）の遅延故障にあっては、送り時刻ｔ１のステート０が受け時刻ｔ２で１とならずにステート０のままとなり、これで遅延故障が起きている。
【００７１】
このような故障仮定点６２の動的機能テストのための故障励起ステートは、図１０（Ｄ）のように表記することができる。即ち、分子側には送り時刻における正常値と故障値が（０／０）として表示され、分母側には受け時刻における正常値と故障値が（１／０）として表示される。
【００７２】
この表記から正常時については送り時刻のステートが０で、受け時刻のステートが１と正常に立ち上がっているのに対し、故障時については送り時刻のステートが０で、受け時刻のステートが遅延故障により以前として０となっていることが分かる。このような図１０の立ち上がり故障の故障励起ステートは、図９の故障仮定点５６について同様に表示されている。
【００７３】
図１１は、本発明の動的機能テストにおける立下り故障（１遅延故障ともいう）の故障励起ステートの説明図である。図１１（Ａ）は、ＡＮＤゲート６０の出力ネットの故障仮定点６２として選択した場合であり、この時の正常時と異常時の送り時刻及び受け時刻におけるステートは図１１（Ｂ），（Ｃ）のようになる。
【００７４】
図１１（Ｂ）の正常時にあっては、送り時刻ｔ１でステートが１、受け時刻ｔ２でステートは０となっている。これに対し図１１（Ｃ）の遅延故障時にあっては、送り時刻ｔ１でステート１であり、受け時刻ｔ２で遅延故障により以前としてステート１となり、その後にステートが０となっている。
【００７５】
この立ち下がり故障における故障仮定点６２の故障励起ステートは、図１１（Ｄ）のように表記される。この表記法は図１０（Ｄ）の場合と同じであり、正常値については送り時刻のステートが１、受け時刻のステートが０となって立ち下がり変化となるが、故障時には送り時刻のステート１で受け時刻のステートの１となり、立ち下がりが生ぜずに遅延故障を起している。
【００７６】
図１２は、本発明により故障伝播経路を活性化させるために割当てられる活性化ステートの説明図である。図１２（Ａ），（Ｂ）は、従来の静的機能テスト（ＳＦＴ）において送り時刻と受け時刻と概念を持たずに固定的に設定されるゲートの非制御値であり、これを図１０（Ｄ）及び図１１（Ｄ）と同じ動的機能テストにおける活性化ステートで表記している。
【００７７】
即ち図１２（Ａ）はＯＲゲートの非制御値０を動的機能テストの活性化ステートとして表現したもので、正常値及び故障値が送り時刻及び受け時刻でステート０となっている。また図１２（Ｂ）はＡＮＤゲートの非制御値１の活性化ステートであり、正常値及び故障値は送り時刻及び受け時刻の全てステート１となっている。
【００７８】
図１２（Ｃ），（Ｄ）は、本発明により新たに許容されたドントケアＸによる活性化ステートである。図１２（Ｃ）はＯＲゲートの活性化ステートであり、送り時刻における正常値及び故障値がドントケアＸとなっており、活性化を必要とする受け時刻の正常値と故障値は共にステート０となっている。
【００７９】
図１２（Ｄ）はＡＮＤゲートの活性化ステートであり、送り時刻の正常値及び故障値のステートは共にドントケアＸとなっており、受け時刻の正常値及び故障値は共に非制御値となるステート１となっている。
【００８０】
図１２（Ｅ），（Ｆ）は、送り時刻のステートをドントケアＸとした図１２（Ｃ），（Ｄ）の活性化ステートについて、ドントケアＸをステート１または０としたものである。この図１２（Ｅ），（Ｆ）から明らかなように、本発明の動的機能テストにおける活性化ステートは、送り時刻と受け時刻でのステートの変化を許容している。
【００８１】
なお、図１２（Ｄ）の活性化ステートは図９において、故障仮定点５６の故障励起ステートを故障伝播部５８により伝播させるためＮＡＮＤゲート５２の送りＦＦ５０側の入力に活性化ステートとして設定されている。
【００８２】
図１３は、本発明のドントケアＸの活性化ステートによる故障伝播の説明図である。図１３（Ａ）はＡＮＤゲート６４，６６について従来の活性化条件としてゲートの非制御値を固定的に設定する場合の故障伝播のステートを示している。
【００８３】
即ちＡＮＤゲート６４，６６につき故障伝播路６８に示すように故障ステートを伝播させる場合、ＡＮＤゲート６４，６６の反対側の入力ピンに非制御値であるステート１を固定的に設定し、故障伝播路６８を活性化している。
【００８４】
これに対し本発明にあっては、図１３（Ｂ）のように活性化ステートとして送り時刻でのドントケアＸを許容し、受け時刻で非制御値１となって故障伝播路６８を活性化する。
【００８５】
このようなドントケアＸを受け時刻で許容する活性化ステートの設定により、図１４に示すような従来のゲート制御値に固定する活性化ステートでの設定では実現できなかったテストパターン生成ができる。図１４（Ａ）は故障仮定点７０に立上り故障の故障励起ステートを割当てて適当な論理７２，７４を介してゲート７６，７８側に故障を伝播させた場合のステートを表している。
【００８６】
このような経路活性化による従来の単一経路の活性化ステート、即ち適当な論理７４側について全てステートを非制御値に固定した場合、送りクロックの前後で非制御値を設定しようとしているゲート７８の入力ピンに不可避な変化が伝播する場合、自動テストパターン生成は失敗することになる。
【００８７】
しかしながら、本発明にあっては適当な論理７４により送りクロックの前後で不可避な変化がゲート７８に伝播する場合であっても、ゲート７８の活性化ステートとして送り時刻につき正常値及び故障値につきドントケアＸのステートを割当てることで自動テストパターンの生成が可能となり、従来の非制御値に固定する活性化ステートでは失敗していた自動テストパターン生成を本発明にあっては、成功することができ、故障検出率を向上できる。
【００８８】
図１４（Ｂ）は、故障仮定点８０に続くネットの適当な論理８２により故障伝播経路自身が収斂し、ゲート８４，８６からなる複数の経路に不可避な変化が伝播する場合である。
【００８９】
この場合、ゲート８８の活性化ステートが送りクロックの前後で不可避な変化を受けることで、従来の非制御値に固定した自動テストパターン生成は失敗に終わっている。このような故障伝播経路自身の収斂により活性化ステートを設定する経路に不可知な経路が伝播する場合であっても、本発明にあっては、送り時刻の正常値及び故障値としてドントケアＸの許容しているため、図１４（Ｂ）の故障伝播による自動テスト生成も成功することとなり、故障検出率を向上させることができる。
【００９０】
図１５は、本発明によるドントケアＸから非制御値１への変化による活性化条件を認めた場合の故障伝播とテスト成功後の活性化条件を与えた経路を故障伝播経路とする処理の説明図である。
【００９１】
図１５（Ａ）は、送りＦＦ９０，９２，９４と受けＦＦ１００の間に２つのＡＮＤゲート９６，９８を設けたネットの動的機能テストのための自動テストパターン生成におけるステートを示している。
【００９２】
この場合、ＡＮＤゲート９６の出力に故障仮定点１０１を選択し、ここに立上り故障の故障励起ステート１０２を設定し、この故障励起ステート１０２を受けＦＦ１００に伝播させるためのステート割当及び含意操作によりテストが成功した状態を表している。
【００９３】
この図１５（Ａ）の自動テストパターン生成が成功した場合の故障ステート及び活性化ステートの割当状態から明らかなように、活性化ステートについては送り時刻でドントケアＸのステートが許容されているため、ドントケアＸについてステート１、ステート０それぞれについて従来の静的機能テストと同等な処理では活性化ステートの割当をおこなう必要があったが、本発明にあっては、ドントケアＸのステートを起用することで１つにまとまるようになり、割当ステートの数が減少し、割当ステートが減少することにより矛盾が発生することが低減し、結果として故障検出率を向上させることができる。
【００９４】
更に図１５（Ａ）のように故障仮定点１０１についての故障励起ステート１０２の故障伝播に成功してテストパターンが生成されたならば、故障仮定点１０１の故障励起ステート１０２を伝播させるため活性化を行うためのネット１０９をその活性化ステート１０４における送り時刻のドントケアＸをステート０に変更することで、図１５（Ｂ）のように、活性化条件を与えるネット１０５を故障伝播経路としたテストパターン生成処理が実行できる。
【００９５】
ここで図１５（Ａ）の自動テストパーン生成を図６のＡＴＰＧ処理のステップＳ１，Ｓ２の１ｓｔ故障選択とＡＴＰＧコア部処理を行い、ステップＳ３でＡＴＰＧ成功が判別されると、図１５（Ｂ）の処理となるパターンコンパクションにおける２ｎｄ故障の選択によるＡＴＰＧコア部処理となるステップＳ４，Ｓ５の処理を行うことになる。
【００９６】
この図１５（Ｂ）の１ｓｔ故障選択で活性化条件を与えた経路１０５を故障伝播経路とした２ｎｄ故障選択によるテストパターン生成の処理手順は次のようになる。
【００９７】
（手順１：１ｓｔ故障の影響除去）
図１５（Ａ）のネット１０５，１０７の経路に存在する故障点の影響が除去され、正常値＝故障値のステートとなる。尚、図１５（Ｂ）のネット１０７のステートは後述の手順３の含意操作後を示しているので、受け時刻での正常値と故障値のステートが異なっているが、この時点でネット１０７のステートは手順１によって正常値＝故障値にそろえられる。
【００９８】
（手順２：２ｎｄ障励起）
図１５（Ｂ）のネット１０９において、図１５（Ａ）のステート１０４の送り時刻ステート「Ｘ／Ｘ」に対して「０／０」のステートが割り当てられ、送り時刻と受け時刻の故障値につき「０→１」の変化をもつ故障励起ステート１０６の割り当てにより、故障仮定点１１１に立上り遅延故障（０遅延故障）が励起される。
【００９９】
（手順３：含意操作）
ネット１０９において励起された故障励起ステート１０６が、ネット１０９、ネット１０７及び受けＦＦ１００へと伝播される。
【０１００】
尚、図１５（Ａ）（Ｂ）にあっては、全ての送りＦＦ９０，９２，９４に送りクロックＳＣＫが入るものとして、受け時刻のステートとなるキャプチャ・ステート（送りＦＦのＤ入力）を示している。
【０１０１】
次に図８のＡＴＧＰコア部処理による本発明の動的機能テストための自動テストパターン生成処理の具体例を図１６〜図２１を参照して説明する。
【０１０２】
図１６は、図８のＡＴＧＰコア部処理において、ステップＳ１でナローイングのマーク付け処理を終了し、ステップＳ２で励起を判別してステップＳ３で故障励起を行った場合の具体例の説明図である。
【０１０３】
図１６にあっては送りＦＦ１０８、１１０と受けＦＦ１１２の間にＡＮＤゲートＧ１、インバータＮ１，Ｎ２及びＮＡＮＤゲートＧ２〜Ｇ６のネットが存在し、ＡＮＤゲートＧ１の出力に故障仮定点１１５を選択した場合を例にとっている。尚、以下の説明にあってはＧ１〜Ｇ６は単にゲートという。また、この対象回路にあってはインバータＮ１とゲートＧ３の入力、及びゲートＧ４とインバータＮ２の入力ピンのそれぞれに送りＦＦが設けられているが、これは省略している。
【０１０４】
図１６の故障励起にあっては、選択された故障仮定点１１５に対し、故障励起ステート１１２を割当てる。この故障励起ステート１１２は正常値が送り時刻でステート０、受け時刻でステート１と立上り、故障値が送り時刻でステート０、受け時刻でステート０となる立上り故障を励起している。
【０１０５】
続いて図１７に示すように図８のステップＳ４に進んで含意操作を行う。この含意操作は、故障仮定点１１５の前方のゲートＧ３，Ｇ４の入力ピンに故障励起ステートと同じステート１１４，１１６を割当てると共に、その出力ピンにステート１１８，１２０を割当てる。
【０１０６】
また故障仮定点１１１から後方に位置するゲートＧ１の入力ピンにステート１１２，１２６を割当て、これによりゲートＧ２，Ｇ５の入力ピンのそれぞれに同じステート１２４，１２８を割当てる。
【０１０７】
図１８は、図８のステップＳ４で図１７のような含意操作を行った後、ステップＳ５で矛盾なしが判別され、ステップＳ６で解決すべき条件が判別されて、ステップＳ７に進んで条件解決ステートの設定が行われ、続いてステップＳ４に戻って含意操作が行われた場合の説明図である。
【０１０８】
即ち、図１８にあっては、図１７におけるゲートＧ１の２つの入力ピンのステート１２２，１２６について解決すべき条件をチェックし、この場合、下側の入力ピンのステートについては解決すべき条件なし１３２で条件解決ステート１３０を行ってステート１３３を割当てる。
【０１０９】
この条件解決ステート設定がすんだならば、ゲートＧ２の入力ピン及び出力ピンについてステップＳ４の含意操作を行うことでステート１３４，１３６，１３８を割当てられる。
【０１１０】
続いて図８のステップＳ５で矛盾なしが判別され、ステップＳ６で解決すべき条件が無くなったことから、ステップＳ８で故障観測を受けＦＦ１１２について行うが、この場合は不可能であることからステップＳ９に進み伝播可能な故障があるか否か判別する。この場合には伝播可能な故障があることからステップＳ１０で故障伝播ステートの設定を行った後、ステップＳ４に戻って含意操作を行う。
【０１１１】
図１９は、このステップＳ１０における故障伝播ステートの設定とその後のステップＳ４の含意操作の具体例である。まず、伝播可能な故障としてゲートＧ３，Ｇ４の内この場合にはフロンティア選択１４０をゲートＧ３に対し行い、故障仮定点１１１からの故障ステートを伝播させるゲートＧ３の上側の入力ピンのステート１４２を設定する。
【０１１２】
このステート１４２の設定に伴い、ゲートＧ３の出力ピンには故障ステート１４４が伝播される。また故障伝播ステート１４２の設定に伴うステップＳ４の含意操作によりインバータＮ１の入力ゲートのステート１４６及び出力ピンのステート１４８が割当てられ、更にゲートＧ２の出力ピンのステート１５０が決まり、同時にゲートＧ６の入力ピンのステート１５２が割当てられる。
【０１１３】
続いて図８のステップＳ５，Ｓ６，Ｓ８、Ｓ９を経て、ステップＳ１０の故障伝播ステートの設定とステップＳ４の含意操作を行う。この２回目の処理に伴う故障伝播ステートの設定及び含意操作は、図２０の具体例のようになる。
【０１１４】
２回目の伝播可能な故障としてはゲートＧ４をフロンティア選択１５４として、図９と同じステートの割当操作を行えばよいが、この例にあってはゲートＧ６及びゲートＧ１の出力ピンの故障仮定点１１５からみて上下対称であることから、ゲートＧ６の故障伝播ステート１５６が例外的にただちに設定できる。
【０１１５】
この故障伝播ステート１５６に対するコア操作でゲートＧ５の出力ピンのステート１５８、インバータＮ２からの入力ピンステート１６０、インバータＮ２の入力ピンのステート１６２、ゲートＧ４の入力ピンの入力ステート１６４、更にゲートＧ４の出力ピンのステート１６６が一括して割当てることができる。
【０１１６】
このような故障伝播ステートの設定と含意操作により、ゲートＧ６の入力ピンについて、故障ステートが入力するゲートＧ３からの入力ピン以外の入力ピンが故障伝播可能なステートの割当状態となり、ゲートＧ６の出力ピンに故障ステート１７０が伝播する。
【０１１７】
このため図８においてステップＳ５，Ｓ６，Ｓ７を介してＳ８に進んだ時に故障観測が可能となり、ステップＳ１２に進んでナローイングのマークはずしの処理を行い、ステップＳ１３でＦＦのクロックオフのアンコントロールｕのステートの含意操作（後の説明で明らかにする）を行い、テスト成功で自動テストパターン生成の処理が終了する。
【０１１８】
この図１６〜図２０に示した図８のＡＴＧＰコア部処理は、図６におけるステップＳ１〜Ｓ２の１ｓｔ故障選択によるＡＴＧＰコア部処理であり、ステップＳ３でＡＴＧＰが成功したことが判別されるとステップＳ４，Ｓ５でパターンコンパクションのための２ｎｄ故障選択によるＡＴＰＧコア部処理を行うことになる。
【０１１９】
この場合、本発明にあっては図２１のように、１ｓｔ故障選択によるテストパターン生成で成功となった図２０のゲートＧ１の活性化条件を与えているステート１７２について、送り時刻のステートであるドントケアＸの受け時刻のステート１の逆値０に変更した故障ステート１７２−１を割当てるコンパクション故障励起を行う。
【０１２０】
このコンパクション故障励起に伴う故障伝播と含意操作は、図１５（Ｂ）の場合と同様な手順に従って行われる。
【０１２１】
このようにコンパクション故障励起ステート１７２−１の割当により、成功したテストパターン生成で活性化条件を付与する条件が故障伝播経路とすることができ、これによってパターンコンパクションのテストパターン生成処理の処理効率を高め、トータル的な生成テストパターン数を必要させることができる。この
【０１２２】
（３．故障励起不可能の判定）
本発明におけるシステムクロックを用いた動的機能テストにあっては、図９に示したように、送りＦＦ４８，５０からのステート変化は送りクロックが印加される前に設定していた準備ＦＦ４０，４２の出力ステートと、印加された送りクロックＳＣＫによりキャプチャーされる送りＦＦ４８，５０の入力ピンのステートと反転関係によって発生する。従って、立上り故障または立下がり故障といった遷移故障を励起するためには、遷移故障が仮定される故障仮定点５６のネットをドライブする少なくとも１つの送りＦＦにはシステムクロックが印加されることが必須条件となる。
【０１２３】
この時、従来のように静的機能テストと同等のゲート管理を行う動的機能テストによる自動テストパターン生成では、ＦＦにおけるゲートの含意動作は、送り時刻において、例えば送りＦＦ４８の送りクロックにオフが割当てられた場合でも、このクロックオフにより派生される含意は、受け時刻における送りＦＦ４８の出力のホールド状態に限定されている。
【０１２４】
しかしながら、クロックオフが割当てられたときの送り時刻及び受け時刻におけるＦＦの出力ステートが共にドントケアＸであるような場合には、受け時刻における受けＦＦ５４の出力はＸからＸが含意されるのみであり、ステートの更新は一切なされない。
【０１２５】
即ち送りＦＦの出力によってのみ制御を受けるネットの遷移状態が故障励起不可能である場合にも、静的機能テストと同等な自動テストパターン生成にあっては遷移故障に対する励起が不可能であることを即時で知ることができない。
【０１２６】
従って、従来の静的機能テストと同等の含意処理しか行わない自動テストパターン生成にあっては、実際に励起のためのステート割当を行ってから処理がクロックオフであるＦＦに達した時点で、初めて矛盾を検知して不成功と判断するため、本来は無駄なはずである処理に時間を費やすという問題がある。
【０１２７】
そこで本発明の動的機能テストのゲート含意にあっては、図２２（Ａ）のように、送り時刻において送りＦＦ１７４に送りクロックオフが割当てられていたならば、送りＦＦ１７４に対応した受け時刻の受けＦＦ１７６の出力ピンに対し、受け時刻の故障値のステートとしてアンコントロールｕとすることを含意する。
【０１２８】
即ち図２２（Ａ）のクロックオフ側に受けられた送りＦＦ１７４については、送りＦＦ１７４の出力のステートとして受け時刻の故障値のステートをアンコントロールｕとしたステート割当を行って、これを伝播させる。
【０１２９】
図２２（Ｂ）は、従来の静的機能テストにおける含意処理のステートを示しており、この場合、送りＦＦ１７４の出力のステートはクロックオフによって送り時刻及び受け時効について全て同じドントケアＸとなり、これがゲート１７６に対する活性化条件の付与で伝播する。
【０１３０】
このような従来のクロックオフの送りＦＦ１７４のステート割当に基づいて、図２２（Ｃ）のように故障仮定点１８０に故障励起ステート１８２を割当て、受けＦＦで伝播された故障が確認された場合、後方に対する含意操作を行う。この含意操作において、故障仮定点１８０の故障励起ステート１８２に対応して、送りＦＦ１７４の出力ピンのステートとしてステート１８６が割当てられる。
【０１３１】
しかしながら、この場合、送りＦＦ１７４はクロックオフにあることから出力のステートはステート１８８のように正常値及び故障値とも送り時刻、受け時刻のそれぞれでステート１のはずであり、ステート１８８と矛盾し、この時点で故障仮定点１８０の故障励起ステート１８２による故障励起は励起不可能と判定される。
【０１３２】
このため図２２（Ｂ）（Ｃ）のような静的機能テストの含意操作によるクロックオフの送りＦＦの出力ステートにおける故障励起不可能の判断のため、多くの処理時間が必要となる。これに対し本発明にあっては、図２２（Ａ）に示したように、送りＦＦ１７４の出力の受け時刻の故障値としてアンコントロールｕのステートを割当てて伝播させることで、受けＦＦで観測されたステートの受け時刻の故障値がアンコントロールｕであればクロックオフの送りＦＦからの故障伝播経路における故障仮定点に対する故障励起を不可能としてターゲットから除外する。これによって無駄なターゲットに対する自動テストパターン生成を不要にし、全体としての自動テストパターン生成処理の高速化を図ることができる。
【０１３３】
（４．検出不可能故障の判定）
本発明において動的機能テストに対象となる遷移故障を扱う場合、励起された故障の可能性と不可能性は、送り時刻と受け時刻という少なくとも２つの時刻におけるステートの関係として定義されるため、静的機能テストで扱う縮退故障と同等の等価故障の概念を用いることは不可能である。
【０１３４】
例えばＡＮＤゲートにおいて入力ピンと出力ピンに仮定される各々の０縮退故障は、故障伝播に関し全ての入力ピンと出力ピンのステートを１にする同一の条件を持つために等価故障である。
【０１３５】
しかしながら、本発明が対象とする遷移故障にあっては、例えばネットＡとネットＢとなる２つの入力を持つＡＮＤゲートにおいて、ネットＡに仮定される０遷移故障、即ちネットＡのステートが０から１に変化する時に０から０として励起される故障の検出を考えた時、このＡＮＤゲートで必須となる条件はネットＡの送り時刻から受け時刻における正常値の変化が０から１で、故障値の変化が０から０であり、且つネットＢにあっては送り時刻から受け時刻における正常値がＸから１で、故障値についても同じくＸから１である。
【０１３６】
同様にネットＢに仮定される０遷移故障に対する検出を考えると、ネットＡの受け時刻から送り時刻の正常値の変化がＸから１で、故障値の変化も同じくＸから１であり、同時にネットＢについては送り時刻から受け時刻への正常値の変化が０から１で、故障値の変化が０から０となる。このため変化前のステート、即ち送り時刻における必須条件が異なるためネットＡ、ネットＢに仮定されるそれぞれの０遷移故障は等価故障ではない。
【０１３７】
このため本発明の動的機能テストで対象とする遷移故障においては、周知の縮退故障と同等の等価故障を求めることはできないため、なんらかの対応を行わない場合には、自動テストパターン生成を全ての故障を対象にせざるをえなくなるか、もしくは自動テストパターン生成が失敗した遷移故障がファンアウトを持たず、且つ１入力１出力のインバータやバッファなどのゲートの入出力ピンに仮定される場合のみ、検出不可能とした故障として対象から外すという除外処理しかできない。
【０１３８】
このため本発明の動的機能テストにおける自動テストパターン生成は、静的機能テストに基づく場合に比べ、処理時間が非常にかかることになる。そこで本発明にあっては、図２３に示すように、例えば故障仮定点１９６の故障励起に対する自動テストパターンが失敗したとき、故障仮定点１９６を選択したネットからファンアウトフリー領域１９２におけるブランチ１８５−１，１８５−２までのネットにおける故障仮定点２００、２０４，２０６のうち、失敗した故障仮定点１９６との間で、
（条件１）失敗した故障と反転関係が等しこと、かつ
（条件２）故障値がゲートの正常値と等しいこと、
を満足する故障を検出不可能故障としてマークＦ０を付与し、このマークされた検出不可能故障を自動テストパターン生成のターゲットから除外する。
【０１３９】
尚、検出不可能故障を判定するファンアウトフリー領域１９２は、自動テストパターンが失敗した故障仮定点１９６に回路が収束して発散しない領域を意味する。
【０１４０】
図２４は、検出不可能故障を判定する条件１、条件２の説明図である。図２４はゲート２１０の出力の故障仮定点２０８の故障励起による自動テストパターンが失敗した場合、条件１として失敗した故障仮定点２０８のステートに対し、ゲート２１０の入力の故障仮定点２１２の故障励起ステートは反転関係が等しいことから条件１を満足する。
【０１４１】
また故障仮定点２１２の受け時刻における故障値０がＡＮＤゲート２１０の正常値０に等しいことから条件２を満足する。したがって故障仮定点２１２については検出不可能故障として故障を示すマークＦ０を付与する。
【０１４２】
図２５は、ネットＡとネットＢからなる２つの入力を持つＡＮＤゲート２１６における検出不可能故障の判定条件の説明図である。
【０１４３】
図２５（Ａ）はファンアウトフリー領域２１４のＡＮＤゲート２１６の出力ピンに故障仮定点２１５を選択して故障励起ステートを割当てた場合であり、この場合のネットＡ、ネットＢで自動テストパターン生成を成功させるためのステート設定は図２５（Ａ）の状態かまたは図２５（Ｂ）の状態のいずれかである。
【０１４４】
このためＡＮＤゲート２１６の出力ピンの故障仮定点２１５の励起故障ステートの割当てにおける自動テストパターン生成が失敗するのは、図２５（Ａ），（Ｂ）のいずれの入力ゲートのステート割当てに失敗するか、もしくはステム２１７からファンアウト先の活性化経路が存在しないかのいずれかである。
【０１４５】
ここで割当に失敗した入力の状態はネットＡ，Ｂの故障仮定点２１９−１，２１９−２に仮定される故障ステートのうち、受け時刻の故障値がＡＮＤゲート２１６の正常値０と等しい故障励起ステートであり、失敗した故障仮定点２１５の故障励起ステートと反転関係が等しいため、ネットＡ，Ｂの故障仮定点２１９−２，２１９−２について、条件１，２を満たす故障の検出も不可能である。
【０１４６】
そして、ある故障励起ステートに対する自動テストパターン生成が失敗した時には、ファンアウトフリー領域２１４の内部をブランチからステムまでについて条件１と条件２を満足する故障仮定点を判別して検出不可能故障を示すマークＦ０を付与し、マークＦ０を行った故障仮定点を自動テストパターンのターゲットから除外することで、無駄な自動テストパターン生成を行わないようにして処理の高速化を図る。
【０１４７】
（５．パスカット対策）
図２５は、図２の集積回路テスト装置におけるパスカット対策部１４のブロック図である。このパスカット対策部１４は、パスカット対策全体制御部２１８、パスカット点選択部２２０、不変ステート設定ＡＴＰＧ部２２２及び検出不可能故障数測定部２２４で構成される。
【０１４８】
このような構成によりパスカット対策部１４は、パスカット点をドライブするゲート入力において、送り時刻と受け時刻でゲートの制御値を付与してゲートを固定するか、もしくは送り時刻と受け時刻で全てのゲートに非制御値を付与するかして、パスカット点のステートを不変ステートとなる受け時刻のステート０から送り時刻の０、または送り時刻の１から受け時刻の１に割り当てて固定化する。
【０１４９】
このようなパスカット対策を必要とする理由は次のようになる。従来よりパスカットを必要とする経路としてループ回路が知られており、ループ回路に関するパスカットの手法が数多く提案されている。
【０１５０】
一方、動的機能テストでパスカットを行う必要のある経路としては、ループ回路の他に１システムサイクル（１τ）での転送を保証しない図２６に示すｎτパス２２６が存在する。このｎτパス２２６は、オペレーションステータスレジスタによる設定などのシステムの起動時やデバック時にのみ有効となるパスである。
【０１５１】
しかも、動的機能テストでパスカットを必要とするｎτパス２２６はループを構成しておらず、固定的なパスカットではなく、送り時刻と受け時刻というタイミングの要件によりカットする必要がある。
【０１５２】
また静的機能テストで適用されるパスカットは、対象とするパスをカットするタイミングがクロックの印加に対し十分に余裕があるため、外乱的な変化がネットを通過するハザードについての考慮は不要である。これに対し動的機能テストにあっては、送りクロックと受けクロックを高速に印加するため、カット対象となるパスにおいてハザードが発生すると、このハザードを受けてクロックがテスト時に集積回路を誤動作させる危険性があり、ハザードの抑制を考慮したパスカットの必要がある。
【０１５３】
また、動的機能テスト特有のシステムクロックの１サイクルでの転送を保証していない、例えば図２６のｎτパス２２６のような経路に対するパスカットとして、従来のループパスのカットと同等の方法でパスカットを行うと、実際にはループでないにも関わらずループと見なして、ループパス自体は制御が不能であることにより、ループとみなすパスを構成するゲートのうち多入力ゲートについて、ループと見なしたパスでない側の入力にゲートの制御値を設定する。
【０１５４】
このときカット対象となるｎτパス２２６を固定するためのステート設定を行う制御点２３１からとパスカット点２３０からの接続先のゲート２４２において、パスカット２３０と制御点２３１に与えた固定ステートの伝播により検出不可能となる故障が発生することは不可避である。
【０１５５】
しかしながら、従来のループ回路を対象としたパスカットでは、パスカット点２３０のステートをゲート２４２の制御値により固定するしかないため、動的機能テストにおいてはカット点の選択とカット点を固定化するためのステート選択において最適でない選択がなされる問題がある。
【０１５６】
また静的機能テストのパスカットでは、カット点でステートが固定されるタイミングとクロック印加のタイミングには余裕があるため、パスカット点にゲートの制御値を固定してパスカットを行う場合、カット対象パスで発生するハザードを考慮する必要はない。
【０１５７】
しかし、動的機能テストにあっては、送り時刻と受け時刻で独立にパスをカットするように制御値が与えられる可能性があり、このような制御値の渡りが存在する場合には、パスカット点に制御値の到達するタイミングによってはパスカット対象パスにハザードが発生する可能性がある。
【０１５８】
そこで本発明にあっては、図２８（Ａ）（Ｂ）の２つのパスカット方法のいずれかを選択する。図２８（Ａ）はループ回路を対象としたパスカットと同じ手法であり、パスカット点２４５をドライブするＡＮＤゲート２４６の入力ピンにおいて、送り時刻と受け時刻で制御値０を付与してステートを固定し、パスカット点２４５のステートを送り時刻のステート０から受け時刻のステート０とする不変ステートを割り当てて固定化する。
【０１５９】
図２８（Ｂ）は、本発明により新たに追加されたパスカット対策である。このパスカット対策は、パスカット点２４５をドライブするＡＮＤゲート２４８のゲート入力において、送り時刻と受け時刻で全てのゲート入力にＡＮＤゲート２４８の非制御値１を付与して、パスカット点２４５のステートを送り時刻の１から受け時刻の１に割り当てて固定化する。
【０１６０】
この図２８（Ｂ）におけるパスカット対策は、動的機能テストにあっては、送り時刻と受け時刻の間でパスカット点のステートが同じ値でさえあればよいという条件に着目して行っている。
【０１６１】
ところで本発明のパスカット対策として、あるパスのパスカット点に対し不変ステートを割り当てることは、自動テストパターン生成のステート選択に対する自由度を低下させるため、検出不可能な故障が発生することを意味する。このとき、ある１つのパスカット点に対する不変ステートには送り時刻と受け時刻の間で０から０を割り当てる場合と１から１を割り当てる場合との２つの選択が存在する。
【０１６２】
そこで本発明にあっては、パスカット点の固定ステートとして検出不可能故障の発生を最小化するように、０から０または１から１の不変ステートを選択する。
【０１６３】
具体的には、選択されたパスカット点に対し不変ステートの割り当てを行う際に、０から０の不変ステートと１から１の不変ステートのそれぞれの場合について、図２５の不変ステート設定ＡＴＰＧ部２２２により検出不可能故障数を測定して、図２９のような０から０と、１から１を元とする離散空間における検出不可能故障数を高くさせる超平面を考える。
【０１６４】
この検出不可能故障数の測定から得られた超平面において、超平面の斜面を下るように検出不可能故障数が少なくなる不変ステート、例えば図２９の場合には０から０の不変ステートを選択してパスカット点に割り当てることで、検出不可能故障数の発生を極小化し、故障検出率の低下を防止している。
【０１６５】
図３０は、図２９によるパスカット対策処理のフローチャートであり、次の処理手順からなる。
【０１６６】
ステップＳ１：ユーザ指示によるパスカット点集合より任意に一つのパスカット点を選択する。
ステップＳ２：ステップＳ１で選択されたパスカット点に対して、パスカット点に与える不変ステートとして０と１の双方を試行する。
ステップＳ３：ステップＳ２で設定されたカット点に不変ステートを満たすネットステートを自動テストパターン生成処理により求める。
ステップＳ４：ステップＳ３の自動テストパターン生成処理により求められたネットステートにおいて検出不能と測定される故障数を検出不可能故障数[不変ステート]として保存する。
ステップＳ５：ステップＳ２〜ステップＳ４の動作により得られるパスカット点に設定した不変ステート（０、１）の双方についての検出不可能故障数[０]、検出不可能故障数[１]を比較し、検出不可能故障数が少なくなるステートをステップＳ１で選択したパスカット点に設定すべき不変ステートとして採用する。
ステップＳ６：ユーザ指示によるパスカット点集合のうちステップＳ１〜ステップＳ５までで処理されていないパスカット点が存在するならばステップＳ１に戻る。
【０１６７】
図３１は、パスカット点の不変ステートの割当て成功で行うハザードフリー化の説明図である。図３１（Ａ）は、図２９（Ａ）のパスカット対策により、ＡＮＤゲート２５４の３つの入力ピン２５４−１〜２５４−３のうち入力ピン２５４−１について、送り時刻と受け時刻でのＡＮＤゲート２５４の制御値０を付与してステートを固定することで、パスカット点２５８において送り時刻のステート０から受け時刻のステート０となる不変ステートの割当てに成功している。
【０１６８】
しかしながら、この場合には、ドライバ側のＡＮＤゲート２５４において入力ピン２５４−１の送り時刻の制御値０が、受け時刻では入力ピン２５４−３の制御値０に乗り替わっている。このため故障仮定点２５８にあっては、静的には０から０であるが、他のドントケアＸとなる入力にあってはハザードが発生する可能性がある。
【０１６９】
そこで本発明にあっては、図３１（Ｂ）のように、パスカット点２５８での不変ステートの割当てが成功したときにバックトレースを行い、ＡＮＤゲート２５４のように制御値０の送り時刻から受け時刻への乗り換えがある場合には、受け時刻で制御値０を与える入力ピン２５４−３についても、送り時刻のドントケアＸを制御値０に割り当てることで、パスカット点２５８に対しハザードフリーな不変ステートを作成する。
【０１７０】
（６．ナローイング処理）
図７のＡＴＰＧコア部２４に設けているナローイングマーク処理部２８にあっては、故障励起部３０による故障励起の前処理として、図３２に示すように、故障仮定点２６８から受けＦＦ群２６６を経由して送りＦＦ群２６４までのバックトレース２７０，２７２によるナローイング範囲のマークと、送りＦＦ群２６４から準備ＦＦ群２６２までのバックトレース２７４によるナローイング範囲のマークを行う。
【０１７１】
このとき各ＦＦ間でのファンアウトの広がりが一様に同等ならば、一般に受けＦＦ群２６６から送りＦＦ群２６４までのトレース範囲に比べ、送りＦＦ群２６４から準備ＦＦ群２６２までのトレース範囲は平均して二乗の広さを持ち、ナローイングを行うためのトレース処理に時間がかかる。
【０１７２】
図３３は、あるターゲット故障に対するナローイング操作で含意伝播をマークするバックトレースを示している。このバックトレースにおけるネットステートとして、ＡＮＤゲート２７６の入力ピン２７６−１のステートは送り時刻及び受け時刻の両方についてドントケアＸ以外のステートが割り当てられている。
【０１７３】
このためターゲット故障に対し後に行われる如何なる故障励起及び故障伝播の含意操作によっても、入力ピン２７６−１のネットステートは変更されることはない。したがって、このドントケアＸ以外のステートを持つ入力ピン２７６−１までを含意伝播の対象外としてトレースを停止する。
【０１７４】
このようにナローイングのバックトレースを停止させる送り時刻と受け時刻のネットステートが決定されるのは、テストモードのようなネットステートの固定値が設定される場合、もしくはパターンコンパクションにおいて、より以前のターゲット故障に対する自動パターン生成の成功によるステート割当てが済んだ場合である。
【０１７５】
したがって本発明のナローイング処理にあっては、パターンコンパクションによりナローイングにおけるトレース停止が行われるための含意伝播範囲、即ちナローイング範囲のマーク処理が削減され、自動テストパターン生成の高速化を図ることができる。
【０１７６】
一方、本発明におけるナローイング処理は、ある故障ターゲットに対する故障励起と故障伝播操作に先立つ前処理としてネットのマーキングを行い、そのターゲット故障への故障励起及び伝播操作による自動テストパターン生成の完了後にマークを外すアンマークを行っているが、トレースされるネット範囲はターゲットの故障値には依存していない。
【０１７７】
ところが、通常の動的機能テストにおいて、ターゲットとする故障には図１０に示した立ち上がり遅延故障と図１１に示した立ち下がり遅延故障のペアが存在する。
【０１７８】
そこで本発明にあっては、立ち上がり故障と立ち下り故障からなるペア故障の一方に対する自動パターン生成が失敗したとき、ペア故障のもう一方が未検出であるならばナローイング範囲のアンマークを行わずに、既に設定されているナローイング範囲を流用し、未検出なペア故障の残りを次のターゲットとして故障励起と伝播操作による自動テストパターン生成を行うようにする。
【０１７９】
図３４は、ペア故障をターゲットとするＡＴＰＧ処理のフローチャートであり、ステップＳ１〜Ｓ６は図６の処理と同じである。これに加えてペア故障をターゲットとする場合には、ステップＳ３でペア故障の一方についてＡＴＰＧが失敗した場合には、ステップＳ７で他のペア故障が未検出か否か判定し、未検出である場合には、ステップＳ８に進んでナローイング範囲を利用し、未検出のペア故障をターゲットに設定して、ステップＳ１からのＡＴＰＧ処理を行う。
【０１８０】
また本発明は各実施形態に示したフローチャートで実現される集積回路テスト処理のためのプログラムを提供すると同時に、このプログラムを格納したコンピュータ読み取り可能な記憶媒体を提供している。この場合の記憶媒体としては、ＣＤ−ＲＯＭ、フロッピィディスク、ＤＶＤディスク、光磁気ディスク、ＩＣカードなどの可搬型記憶媒体や、コンピュータシステムの内外に備えられたハードディスクＨＤＤなどの記憶装置の他、回線を介してプログラムを保持するデータベース、あるいは他のコンピュータシステム並びにそのデータベースや、更に回線上の伝送媒体を含むものである。
【０１８１】
なお本発明は上記の実施形態に限定されず、その目的と利点を損なうことのない適宜の変形を含む。また本発明は、上記の実施形態に示した数値による限定は受けない。
【０１８２】
ここで本発明の特徴をまとめて列挙すると、次の付記のようになる。
（付記）
（付記１）
コンピュータに、
送りＦＦ群、受けＦＦ群、更に前記送りＦＦ群の１段前の準備ＦＦ群を含む処理対象回路の故障仮定点に、
送り時刻と受け時刻における故障励起の回路状態を表すステートを割り当てる故障励起ステップと、
残りの準備ＦＦと送りＦＦに送り時刻と受け時刻における前記故障の伝播経路を活性化する回路動作状態を表すステートを割り当てる経路活性化ステップと、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させるとともに、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するための回路動作状態を表すステートを伝搬させ、
前記遅延故障を検出するための回路動作状態を表すステートの伝播が成功したときは、前記送りＦＦ群に対する入力値、及び、前記入力値に対する期待値である前記受けＦＦ群の出力値の集合からなるテストパターンを生成する故障伝搬ステップと、
を実行させ、
更に、前記経路活性化ステップとして、前記ネットの変化後に故障の伝播経路を活性化させるための回路動作状態を表すステートがドントケア値Ｘから非制御値へ遷移するステートであるときは、
当該ドントケア値Ｘを許容することにより故障の伝播経路を活性化させるステップを実行させることを特徴とするプログラム。（１）
【０１８３】
（付記２）
付記１記載のプログラムにおいて、前記故障伝播ステップが終了した後に、
前記経路活性化ステップのドントケア値Ｘを受け時刻における回路動作状態を表すステートの反転値に変更した前記ステートを割り当てるコンパクション故障励起ステップと、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させるとともに、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路における遅延故障を検出するための回路動作状態を表すステートを伝搬させ、
前記ステートの伝播が成功したときは、前記送りＦＦ群に対する入力値、及び、入力値に対する期待値である前記受けＦＦ群の出力値の集合から構成されるテストパターンを生成するコンパクション故障伝搬ステップと、
を実行させることを特徴とするプログラム。（２）
【０１８４】
（付記３）
コンピュータに、
遅延故障を検出するためのテストパターンを作成する回路の故障仮定点に故障励起の回路動作状態を表すステートを割り当てる際に、
送り時刻で送りＦＦにクロックオフが割り当てられているときには、前記送りＦＦの受け時刻の出力に対応する故障値に対して故障励起不可能を示す値としてアン・コントロール値uに含意し、
前記故障仮定点にアン・コントロール値uが割り当てられているときには、故障励起不可能であると判定することにより、前記故障仮定点を遅延故障のターゲットから除外するステップを実行させることを特徴とするプログラム。（３）
【０１８５】
（付記４）
コンピュータに、
遅延故障を検出するためのテストパターンを作成する回路の故障伝播に失敗したときは、
前記故障伝播に失敗した故障が仮定されたネット上の故障仮定点から、分岐出力を持つ回路が存在しないファンアウト・フリー領域の分岐入力までのネットに仮定される故障のうち、
前記失敗した故障と故障値の反転関係が等しく、かつ、故障値がゲートの制御値と等しい故障を抽出することにより、
前記ネットに仮定される故障を検出不可能故障として除外するステップを実行させることを特徴とするプログラム。（４）
【０１８６】
（付記５）
コンピュータに、
遅延故障を検出するためのテストパターンを作成する回路のパスカット点をドライブするゲート入力において、
送り時刻及び受け時刻におけるゲートの制御値を付与することにより回路動作状態を表すステートを固定するか、
又は、送り時刻及び受け時刻における全てのゲート入力にゲートの非制御値を付与することにより、
前記パスカット点における同路動作状態を表すステートとして０から０、又は、１から１の変化を有する不変ステートを割り当てることにより固定化を行うステップを実行させることを特徴とするプログラム。（５）
【０１８７】
（付記６）
付記５記載のプログラムにおいて、
前記パスカット点を駆動するドライバ側ゲートにおける複数の入力ピンに、送り時刻と受け時刻の間において、
制御値のピン入力位置の変化を伴う乗り換えがあるときには、受け時刻において制御値が与えられる少なくとも一本の入カピンに対して送り時刻における制御値を追加して割り当てることにより、
前記パスカット点に対してハザードを発生しない不変ステートを生成するステップを実行させることを特徴とするプログラム。（６）
【０１８８】
（付記７）
コンピュータに、
遅延故障を検出するためのテストパターンを作成する回路の故障仮定点から受けＦＦ群を経由して送りＦＦ群までのバックトレース、及び、送りＦＦ群から準備ＦＦ群までのバックトレースの２段階のバックトレースを行うことによりナローイング範囲のマークを行い、
ネットの送り時刻と受け時刻における回路動作状態を表すステートがともにドントケア値Ｘでないときには、該ネットから先のバックトレースの実行を停止するナローイングを行うステップを実行させることを特徴とするプログラム。（７）
【０１８９】
（付記８）
付記７記載のプログラムにおいて、
同一ネットの立上り遅延故障と立下り遅延故障のうち、いずれか一方の遅延故障の検出に失敗したときには、
前記ナローイングのバックトレースにおいてマークされたナローイング範囲のマークの消去を行うことなく、前記マークをそのまま流用することにより、
該遅延故障が未検出である他方の遅延故障をターゲットとしてテストパターン生成を実行させることを特徴とするプログラム。（８）
【０１９０】
（付記９）
コンピュータに、
送りＦＦ群、受けＦＦ群、更に前記送りＦＦ群の１段前の準備ＦＦ群を含む処理対象回路の故障仮定点に、
送り時刻と受け時刻における故障励起の回路状態を表すステートを割り当てる故障励起ステップと、
残りの準備ＦＦと送りＦＦに送り時刻と受け時刻における前記故障の伝播経路を活性化する回路動作状態を表すステートを割り当てる経路活性化ステップと、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させるとともに、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するための回路動作状態を表すステートを伝搬させ、
前記遅延故障を検出するための回路動作状態を表すステートの伝播が成功したときは、前記送りＦＦ群に対する入力値、及び、前記入力値に対する期待値である前記受けＦＦ群の出力値の集合からなるテストパターンを生成する故障伝搬ステップと、
を実行させ、
更に、前記経路活性化ステップとして、前記ネットの変化後に故障の伝播経路を活性化させるための回路動作状態を表すステートがドントケア値Ｘから非制御値へ遷移するステートであるときは、
当該ドントケア値Ｘを許容することにより故障の伝播経路を活性化させるステップを実行させるプログラムを格納したコンピュータ読取り可能な記憶媒体。
【０１９１】
（付記１０）
付記９記載の記憶媒体において、前記故障伝播ステップが終了した後に、
前記経路活性化ステップのドントケア値Ｘを受け時刻における回路動作状態を表すステートの反転値に変更した前記ステートを割り当てるコンパクション故障励起ステップと、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させるとともに、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路における遅延故障を検出するための回路動作状態を表すステートを伝搬させ、
前記ステートの伝播が成功したときは、前記送りＦＦ群に対する入力値、及び、入力値に対する期待値である前記受けＦＦ群の出力値の集合から構成されるテストパターンを生成するコンパクション故障伝搬ステップと、
を実行させるプログラムを格納したコンピュータ読取り可能な記憶媒体。
【０１９２】
（付記１１）
コンピュータに、
遅延故障を検出するためのテストパターンを作成する回路の故障仮定点に故障励起の回路動作状態を表すステートを割り当てる際に、
送り時刻で送りＦＦにクロックオフが割り当てられているときには、前記送りＦＦの受け時刻の出力に対応する故障値に対して故障励起不可能を示す値としてアン・コントロール値uに含意し、
前記故障仮定点にアン・コントロール値uが割り当てられているときには、故障励起不可能であると判定することにより、前記故障仮定点を遅延故障のターゲットから除外するステップを実行させるプログラムを格納したコンピュータ読取り可能な記憶媒体。
【０１９３】
（付記１２）
コンピュータに、
遅延故障を検出するためのテストパターンを作成する回路の故障伝播に失敗したときは、
前記故障伝播に失敗した故障が仮定されたネット上の故障仮定点から、分岐出力を持つ回路が存在しないファンアウト・フリー領域の分岐入力までのネットに仮定される故障のうち、
前記失敗した故障と故障値の反転関係が等しく、かつ、故障値がゲートの制御値と等しい故障を抽出することにより、
前記ネットに仮定される故障を検出不可能故障として除外するステップを実行させるプログラムを格納したコンピュータ読取り可能な記憶媒体。
【０１９４】
（付記１３）
コンピュータに、
遅延故障を検出するためのテストパターンを作成する回路のパスカット点をドライブするゲート入力において、
送り時刻及び受け時刻におけるゲートの制御値を付与することにより回路動作状態を表すステートを固定するか、
又は、送り時刻及び受け時刻における全てのゲート入力にゲートの非制御値を付与することにより、
前記パスカット点における同路動作状態を表すステートとして０から０、又は、１から１の変化を有する不変ステートを割り当てることにより固定化を行うステップを実行させるプログラムを格納したコンピュータ読取り可能な記憶媒体。
【０１９５】
（付記１４）
付記１３記載の記憶媒体において、
前記パスカット点を駆動するドライバ側ゲートにおける複数の入力ピンに、送り時刻と受け時刻の間において、
制御値のピン入力位置の変化を伴う乗り換えがあるときには、受け時刻において制御値が与えられる少なくとも一本の入カピンに対して送り時刻における制御値を追加して割り当てることにより、
前記パスカット点に対してハザードを発生しない不変ステートを生成するステップを実行させることを特徴とする記憶媒体。
【０１９６】
（付記１５）
コンピュータに、
遅延故障を検出するためのテストパターンを作成する回路の故障仮定点から受けＦＦ群を経由して送りＦＦ群までのバックトレース、及び、送りＦＦ群から準備ＦＦ群までのバックトレースの２段階のバックトレースを行うことによりナローイング範囲のマークを行い、
ネットの送り時刻と受け時刻における回路動作状態を表すステートがともにドントケア値Ｘでないときには、該ネットから先のバックトレースの実行を停止するナローイングを行うステップを実行させるプログラムを格納したコンピュータ読取り可能な記憶媒体。
【０１９７】
（付記１６）
付記１５記載の記憶媒体において、
同一ネットの立上り遅延故障と立下り遅延故障のうち、いずれか一方の遅延故障の検出に失敗したときには、
前記ナローイングのバックトレースにおいてマークされたナローイング範囲のマークの消去を行うことなく、前記マークをそのまま流用することにより、
該遅延故障が未検出である他方の遅延故障をターゲットとしてテストパターン生成を実行させることを特徴とする記憶媒体。
【０１９８】
（付記１７）
回路の遅延故障を検出するためのテストパターンを作成するパターン作成方法において、
送りＦＦ群、受けＦＦ群、更に前記送りＦＦ群の１段前の準備ＦＦ群を含む処理対象回路の故障仮定点に、
送り時刻と受け時刻における故障励起の回路動作状態を表すステートを割り当てる故障励起ステップと、
残りの準備ＦＦと送りＦＦに送り時刻と受け時刻における前記故障の伝播経路を活性化する回路動作状態を表すステートを割り当てる経路活性化ステップと、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させるとともに、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するための回路動作状態を表すステートを伝搬させ、
前記遅延故障を検出するための回路動作状態を表すステートの伝播が成功したときは、前記送りＦＦ群に対する入力値、及び、前記入力値に対する期待値である前記受けＦＦ群の出力値の集合からなるテストパターンを生成する故障伝搬ステップと、
を実行させ、
更に、前記経路活性化ステップとして、前記ネットの変化後に故障の伝播経路を活性化させるための回路動作状態を表すステートがドントケア値Ｘから非制御値へ遷移するステートであるときは、
当該ドントケア値Ｘを許容することにより故障の伝播経路を活性化させるステップを実行させることを特徴とするテストパターン作成方法。（９）
【０１９９】
（付記１８）
付記１７記載のテストパターン作成方法において、前記故障伝播ステップが終了した後に、
前記経路活性化ステップのドントケア値Ｘを受け時刻における回路動作状態を表すステートの反転値に変更した前記ステートを割り当てるコンパクション故障励起ステップと、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させるとともに、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路における遅延故障を検出するための回路動作状態を表すステートを伝搬させ、
前記ステートの伝播が成功したときは、前記送りＦＦ群に対する入力値、及び、入力値に対する期待値である前記受けＦＦ群の出力値の集合から構成されるテストパターンを生成するコンパクション故障伝搬ステップと、
を実行させることを特徴とするテストパターン作成方法。
【０２００】
（付記１９）
遅延故障を検出するためのテストパターンを作成する回路の故障仮定点に故障励起の回路動作状態を表すステートを割り当てる際に、
送り時刻で送りＦＦにクロックオフが割り当てられているときには、前記送りＦＦの受け時刻の出力に対応する故障値に対して故障励起不可能を示す値としてアン・コントロール値uに含意し、
前記故障仮定点にアン・コントロール値uが割り当てられているときには、故障励起不可能であると判定することにより、前記故障仮定点を遅延故障のターゲットから除外するステップを実行させることを特徴とするテストパターン作成方法。
【０２０１】
（付記２０）
遅延故障を検出するためのテストパターンを作成する回路の故障伝播に失敗したときは、
前記故障伝播に失敗した故障が仮定されたネット上の故障仮定点から、分岐出力を持つ回路が存在しないファンアウト・フリー領域の分岐入力までのネットに仮定される故障のうち、
前記失敗した故障と故障値の反転関係が等しく、かつ、故障値がゲートの制御値と等しい故障を抽出することにより、
前記ネットに仮定される故障を検出不可能故障として除外するステップを実行させることを特徴とするテストパターン作成方法。
【０２０２】
（付記２１）
遅延故障を検出するためのテストパターンを作成する回路のパスカット点をドライブするゲート入力において、
送り時刻及び受け時刻におけるゲートの制御値を付与することにより回路動作状態を表すステートを固定するか、
又は、送り時刻及び受け時刻における全てのゲート入力にゲートの非制御値を付与することにより、
前記パスカット点における同路動作状態を表すステートとして０から０、又は、１から１の変化を有する不変ステートを割り当てることにより固定化を行うステップを実行させることを特徴とするテストパターン作成方法。
【０２０３】
（付記２２）
付記２１記載のテストパターン作成方法において、
前記パスカット点を駆動するドライバ側ゲートにおける複数の入力ピンに、送り時刻と受け時刻の間において、
制御値のピン入力位置の変化を伴う乗り換えがあるときには、受け時刻において制御値が与えられる少なくとも一本の入カピンに対して送り時刻における制御値を追加して割り当てることにより、
前記パスカット点に対してハザードを発生しない不変ステートを生成するステップを実行させることを特徴とするテストパターン作成方法。
【０２０４】
（付記２３）
遅延故障を検出するためのテストパターンを作成する回路の故障仮定点から受けＦＦ群を経由して送りＦＦ群までのバックトレース、及び、送りＦＦ群から準備ＦＦ群までのバックトレースの２段階のバックトレースを行うことによりナローイング範囲のマークを行い、
ネットの送り時刻と受け時刻における回路動作状態を表すステートがともにドントケア値Ｘでないときには、該ネットから先のバックトレースの実行を停止するナローイングを行うステップを実行させることを特徴とするテストパターン作成方法。
【０２０５】
（付記２４）
付記２３記載のテストパターン作成方法において、
同一ネットの立上り遅延故障と立下り遅延故障のうち、いずれか一方の遅延故障の検出に失敗したときには、
前記ナローイングのバックトレースにおいてマークされたナローイング範囲のマークの消去を行うことなく、前記マークをそのまま流用することにより、
該遅延故障が未検出である他方の遅延故障をターゲットとしてテストパターン生成を実行させることを特徴とするテストパターン作成方法。
【０２０６】
（付記２５）
回路の遅延故障を検出するためのテストパターンを作成するパターン作成装置において、
送りＦＦ群、受けＦＦ、更に前記送りＦＦ群の１段前の準備ＦＦ群を含む処理対象回路の故障仮定点に、
送り時刻と受け時刻における故障励起の回路動作状態を表すステートを割り当てる故障励起部と、
残りの準備ＦＦと送りＦＦに送り時刻と受け時刻における前記故障の伝播経路を活性化する回路動作状態を表すステートを割り当てる経路活性化部と、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させるとともに、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するための回路動作状態を表すステートを伝搬させ、
前記遅延故障を検出するための回路動作状態を表すステートの伝播が成功したときは、前記送りＦＦ群に対する入力値、及び、前記入力値に対する期待値である前記受けＦＦ群の出力値の集合からなるテストパターンを生成する故障伝搬部と、
を備え、
更に、前記経路活性化部は、前記ネットの変化後に故障の伝播経路を活性化させるための回路動作状態を表すステートがドントケア値Ｘから非制御値へ遷移するステートであるときは、
当該ドントケア値Ｘを許容することにより故障の伝播経路を活性化させることを特徴とするパターン作成装置。（１０）
【０２０７】
（付記２６）
付記２５記載のパターン作成装置において、前記故障伝播部の処理が終了した後に、
前記経路活性化部のドントケア値Ｘを受け時刻における回路動作状態を表すステートの反転値に変更した前記ステートを割り当てるコンパクション故障励起部と、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させるとともに、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路における遅延故障を検出するための回路動作状態を表すステートを伝搬させ、
前記ステートの伝播が成功したときは、前記送りＦＦ群に対する入力値、及び、入力値に対する期待値である前記受けＦＦ群の出力値の集合から構成されるテストパターンを生成するコンパクション故障伝搬部と、
を実行させることを特徴とするパターン作成装置。
【０２０８】
（付記２７）
回路の遅延故障を検出するためのテストパターンを作成するパターン作成装置において、
遅延故障を検出するためのテストパターンを作成する回路の故障仮定点に故障励起の回路動作状態を表すステートを割り当てる際に、
送り時刻で送りＦＦにクロックオフが割り当てられているときには、前記送りＦＦの受け時刻の出力に対応する故障値に対して故障励起不可能を示す値としてアン・コントロール値uに含意し、
前記故障仮定点にアン・コントロール値uが割り当てられているときには、故障励起不可能であると判定することにより、前記故障仮定点を遅延故障のターゲットから除外する故障励起部を設けたことを特徴とするパターン作成装置。
【０２０９】
（付記２８）
回路の遅延故障を検出するためのテストパターンを作成するパターン作成装置において、
遅延故障を検出するためのテストパターンを作成する回路の故障伝播に失敗したときは、
前記故障伝播に失敗した故障が仮定されたネット上の故障仮定点から、分岐出力を持つ回路が存在しないファンアウト・フリー領域の分岐入力までのネットに仮定される故障のうち、
前記失敗した故障と故障値の反転関係が等しく、かつ、故障値がゲートの制御値と等しい故障を抽出することにより、
前記ネットに仮定される故障を検出不可能故障として除外する故障伝播部を設けたことを特徴とするパターン作成装置。
【０２１０】
（付記２９）
回路の遅延故障を検出するためのテストパターンを作成するパターン作成装置において、
遅延故障を検出するためのテストパターンを作成する回路のパスカット点をドライブするゲート入力において、
送り時刻及び受け時刻におけるゲートの制御値を付与することにより回路動作状態を表すステートを固定するか、
又は、送り時刻及び受け時刻における全てのゲート入力にゲートの非制御値を付与することにより、
前記パスカット点における同路動作状態を表すステートとして０から０、又は、１から１の変化を有する不変ステートを割り当てることにより固定化を行うパスカット処理部を設けたことを特徴とするパターン作成装置。
【０２１１】
（付記３０）
付記２９記載のパターン作成装置において、
前記パスカット点を駆動するドライバ側ゲートにおける複数の入力ピンに、送り時刻と受け時刻の間において、
制御値のピン入力位置の変化を伴う乗り換えがあるときには、受け時刻において制御値が与えられる少なくとも一本の入カピンに対して送り時刻における制御値を追加して割り当てることにより、
前記パスカット点に対してハザードを発生しない不変ステートを生成するステップを実行させることを特徴とするパターン作成装置。
【０２１２】
（付記３１）
回路の遅延故障を検出するためのテストパターンを作成するパターン作成装置において、
遅延故障を検出するためのテストパターンを作成する回路の故障仮定点から受けＦＦ群を経由して送りＦＦ群までのバックトレース、及び、送りＦＦ群から準備ＦＦ群までのバックトレースの２段階のバックトレースを行うことによりナローイング範囲のマークを行い、
ネットの送り時刻と受け時刻における回路動作状態を表すステートがともにドントケア値Ｘでないときには、該ネットから先のバックトレースの実行を停止するナローイングを行うナローイング処理部を設けたことを特徴とするパターン作成装置。
【０２１３】
（付記３２）
付記３１記載のパターン作成装置において、
同一ネットの立上り遅延故障と立下り遅延故障のうち、いずれか一方の遅延故障の検出に失敗したときには、
前記ナローイングのバックトレースにおいてマークされたナローイング範囲のマークの消去を行うことなく、前記マークをそのまま流用することにより、
該遅延故障が未検出である他方の遅延故障をターゲットとしてテストパターン生成を実行させるパターン生成部を設けたことを特徴とするパターン作成装置。
【０２１４】
（付記３３）
回路データ読込み部により、回路データを読み込む読込ステップと、
パスカット対策部により、対象回路からパスカット点を選択してステートを固定化するパスカットステップと、
自動テストパーン生成部により、パスカットが済んだ回路を対象に遅延故障を検出するためのテストデータを生成する自動テストパターン生成ステップと、
を備えたパターン作成方法において、
前記自動テストパターン生成ステップは、
ナローイング処理部により、故障仮定点に対応した送りＦＦ群、受けＦＦ、更に前記送りＦＦ群の1段前の準備ＦＦ群を含む領域を処理対象回路として特定するナローイングステップと、
故障励起部により、前記故障仮定点に、立上り故障で０から１、立下り故障で１から０の反転関係となる送り時刻と受け時刻の故障励起のステートを割り当てる故障励起ステップと、
故障伝播ステート設定部により、残りの準備ＦＦと送りＦＦに前記故障の伝播経路を活性化する送り時刻と受け時刻のステートを割り当てる経路活性化ステップと、
自動テストパターン生成制御部により、システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させると共に、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するためのステートを伝搬させ、伝搬成功でテストパターンを生成する故障伝搬ステップと、
を備え、更に、
前記経路活性化ステップは、故障の伝播経路を活性化させるステートとしてドントケアＸの割り当てを許容し、
前記故障伝播ステップは、ネットの変化後にドントケアＸから非制御値に遷移させて故障の伝播経路を活性化させることを特徴とするパターン作成方法。
【０２１５】
（付記３４）
付記３３記載のパターン作成方法において、前記ドントケアＸは、逆の値に置き換えても故障検出率に影響を与えないテストパターンを構成する論理値であることを特徴とするパターン作成方法。
【０２１６】
（付記３５）
付記３３記載のパターン作成方法において、前記故障伝播ステップが終了した後に、
前記経路活性化ステップのドントケアＸを受け時刻のステートと逆値に変更して故障励起のステートを割り当てるコンパクション故障励起ステップと、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させると共に、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するためのステートを伝搬させさせ、伝搬成功でテストパターンを生成するコンパクション故障伝搬ステップと、
を備えたことを特徴とするパターン作成方法。
【０２１７】
（付記３６）
付記３３記載のパターン作成方法において、前記故障励起ステップは、送り時刻で送りＦＦにクロックオフが割り当てられていた場合、前記送りＦＦの受け時刻の出力に対して故障値に対して故障励起不可能を示すアン・コントロール値ｕに含意し、前記アン・コントロール値ｕの割り当て自体が故障励起不可能と判定して遅延故障のターゲットから除外することを特徴とするとパターン作成方法。
【０２１８】
（付記３７）
付記３３記載のパターン作成方法において、前記故障伝播ステップで故障伝播に失敗した場合、失敗した故障が仮定されたネットからファンアウト・フリー領域の分岐入力までのネットに仮定される故障の内、失敗した故障と反転関係が等しく且つ故障値がゲートの制御値と等しい故障を抽出して検出不可能故障として除外することを特徴とするパターン作成方法。
【０２１９】
（付記３８）
付記３３記載のパターン作成方法において、前記パスカットステップは、前記パスカット点をドライブするゲート入力において送り時刻と受け時刻でゲートの制御値を付与してステートを固定するか、若しくは送り時刻と受け時刻で全てのゲート入力にゲートの非制御値を付与して、前記パスカット点のステートを不変ステート０から０又は１から1を割り当てて固定化することを特徴とするパターン作成方法。
【０２２０】
（付記３９）
付記３８記載のパターン作成方法において、前記パスカットステップは、パスカット点に割り当てる不変ステート０から０又は１から１について前記自動テストパターン生成ステップにより検出故障不可能数を測定し、故障検出不可能数の少ない不変ステートを選択する不変ステート選択ステップを備えたことを特徴とするパターン作成方法。
【０２２１】
（付記４０）
付記３８記載のパターン作成方法において、前記パスカットステップは、パスカット点に対するドライバ側ゲートの複数の入力ピンに、送り時刻と受け時刻で制御値のピン入力位置が変化する乗り換えがある場合、受け時刻で制御値が与えられる少なくとも一本の入力ピンに対し送り時刻で制御値を追加して割り当てることにより、パスカット点に対しハザードフリーな不変ステートを生成するハザードフリー化ステップを備えたことを特徴とするパターン作成方法。
【０２２２】
（付記４１）
付記３３記載のパターン作成方法において、前記ナローイングステップは、前記故障励起ステップの前処理として、故障仮定点から受けＦＦを経由して送りＦＦ群までと、送りＦＦ群から準備ＦＦ群までとの２段階のバックトレースによりナローイング範囲をマークし、ネットの送り時刻と受け時刻のステーとが共にドントケアＸであれば、該ネット以降のバックトレースを停止するナローイングステップを備えたことを特徴とするパターン作成方法。
【０２２３】
（付記４２）
付記４１記載のパターン作成方法において、前記自動テストパターン生成ステップは、同一ネットの立上り遅延故障と立下り遅延故障のうちのいずれか一方につき遅延故障の検出に失敗した場合、前記ナローイングステップのバックトレースでマークされていたナローイング範囲のマーク外しを行うことなくそのまま流用して未検出な他方の遅延故障をターゲットとしてテストパターン生成を実行することを特徴とするパターン作成方法。
【０２２４】
（付記４３）
コンピュータに、
回路データを読み込む読込ステップと、
パスカット対策部により、対象回路からパスカット点を選択してステートを固定化するパスカットステップと、
パスカットが済んだ回路を対象に遅延故障を検出するためのテストデータを生成する自動テストパターン生成ステップと、
を実行させるプログラムにおいて、
前記自動テストパターン生成ステップは、
故障仮定点に対応した送りＦＦ群、受けＦＦ、更に前記送りＦＦ群の1段前の準備ＦＦ群を含む領域を処理対象回路として特定するナローイングステップと、
前記故障仮定点に、立上り故障で０から１、立下り故障で１から０の反転関係となる送り時刻と受け時刻の故障励起のステートを割り当てる故障励起ステップと、
残りの準備ＦＦと送りＦＦに前記故障の伝播経路を活性化する送り時刻と受け時刻のステートを割り当てる経路活性化ステップと、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させると共に、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するためのステートを伝搬させ、伝搬成功でテストパターンを生成する故障伝搬ステップと、
を実行させ、更に、
前記経路活性化ステップは、故障の伝播経路を活性化させるステートとしてドントケアＸの割り当てを許容し、
前記故障伝播ステップは、ネットの変化後にドントケアＸから非制御値に遷移させて故障の伝播経路を活性化させることを特徴とするプログラム。
【０２２５】
（付記４４）
付記４３記載のプログラムにおいて、前記ドントケアＸは、逆の値に置き換えても故障検出率に影響を与えないテストパターンを構成する論理値であることを特徴とするプログラム。
【０２２６】
（付記４５）
付記４３記載のプログラムにおいて、前記故障伝播ステップが終了した後に、
前記経路活性化ステップのドントケアＸを受け時刻のステートと逆値に変更して故障励起のステートを割り当てるコンパクション故障励起ステップと、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させると共に、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するためのステートを伝搬させ、伝搬成功でテストパターンを生成するコンパクション故障伝搬ステップと、
を備えたことを特徴とするプログラム。
【０２２７】
（付記４６）
付記４３記載のプログラムにおいて、前記故障励起ステップは、送り時刻で送りＦＦにクロックオフが割り当てられていた場合、前記送りＦＦの受け時刻の出力に対して故障値に対して故障励起不可能を示すアン・コントロール値に含意し、前記アン・コントロール値の割り当て自体が故障励起不可能と判定して遅延故障のターゲットから除外することを特徴とするプログラム。
【０２２８】
（付記４７）
付記４３記載のプログラムにおいて、前記故障伝播ステップで故障伝播に失敗した場合、失敗した故障が仮定されたネットからファンアウト・フリー領域の分岐入力までのネットに仮定される故障の内、失敗した故障と反転関係が等しく且つ故障値がゲートの制御値と等しい故障を抽出して検出不可能故障として除外することを特徴とするプログラム。
【０２２９】
（付記４８）
付記４３記載のプログラムにおいて、前記パスカットステップは、前記パスカット点をドライブするゲート入力において送り時刻と受け時刻でゲートの制御値を付与してステートを固定するか、若しくは送り時刻と受け時刻で全てのゲート入力にゲートの非制御値を付与して、前記パスカット点のステートを不変ステート０から０又は１から1を割り当てて固定化することを特徴とするプログラム。
【０２３０】
（付記４９）
付記４８記載のプログラムにおいて、前記パスカットステップは、パスカット点に割り当てる不変ステート０から０又は１から１について前記自動テストパターン生成ステップにより検出故障不可能数を測定し、故障検出不可能数の少ない不変ステートを選択する不変ステート選択ステップを備えたことを特徴とするプログラム。
【０２３１】
（付記５０）
付記４８記載のプログラムにおいて、前記パスカットステップは、パスカット点に対するドライバ側ゲートの複数の入力ピンに、送り時刻と受け時刻で制御値のピン入力位置が変化する乗り換えがある場合、受け時刻で制御値が与えられる少なくとも一本の入力ピンに対し送り時刻で制御値を追加して割り当てることにより、パスカット点に対しハザードフリーな不変ステートを生成するハザードフリー化ステップを備えたことを特徴とするプログラム。
【０２３２】
（付記５１）
付記３３記載のプログラムにおいて、前記ナローイングステップは、前記故障励起ステップの前処理として、故障仮定点から受けＦＦを経由して送りＦＦ群までと、送りＦＦ群から準備ＦＦ群までとの２段階のバックトレースによりナローイング範囲をマークし、ネットの送り時刻と受け時刻のステーとが共にドントケアＸでなければ、該ネット以降のバックトレースを停止するナローイングステップを備えたことを特徴とするプログラム。
【０２３３】
（付記５２）
付記５１記載のプログラムにおいて、前記自動テストパターン生成ステップは、同一ネットの立上り遅延故障と立下り遅延故障のうちのいずれか一方につき遅延故障の検出に失敗した場合、前記ナローイングステップのバックトレースでマークされてたナローイング範囲のマーク外しを行うことなくそのまま流用して未検出な他方の遅延故障をターゲットとしてテストパターン生成を実行することを特徴とするプログラム。
【０２３４】
（付記５３）
コンピュータに、
回路データを読み込む読込ステップと、
パスカット対策部により、対象回路からパスカット点を選択してステートを固定化するパスカットステップと、
パスカットが済んだ回路を対象に遅延故障を検出するためのテストデータを生成する自動テストパターン生成ステップと、
を実行させ、
前記自動テストパターン生成ステップは、
故障仮定点に対応した送りＦＦ群、受けＦＦ、更に前記送りＦＦ群の1段前の準備ＦＦ群を含む領域を処理対象回路として特定するナローイングステップと、
前記故障仮定点に、立上り故障で０から１、立下り故障で１から０の反転関係となる送り時刻と受け時刻の故障励起のステートを割り当てる故障励起ステップと、
残りの準備ＦＦと送りＦＦに前記故障の伝播経路を活性化する送り時刻と受け時刻のステートを割り当てる経路活性化ステップと、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させると共に、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するためのステートを伝搬させ、伝搬成功でテストパターンを生成する故障伝搬ステップと、
を実行させ、更に、
前記経路活性化ステップは、故障の伝播経路を活性化させるステートとしてドントケアＸの割り当てを許容し、
前記故障伝播ステップは、ネットの変化後にドントケアＸから非制御値に遷移させて故障の伝播経路を活性化させるプログラムを格納したことを特徴とするコンピュータ読取可能な記憶媒体。
【０２３５】
（付記５４）
回路データを読み込む回路データ読込部と、
対象回路からパスカット点を選択してステートを固定化するパスカット対策部と、
パスカットが済んだ回路を対象に遅延故障を検出するためのテストデータを生成する自動テストパターン処理部と、
を備えた集積回路のテスト装置において、
前記自動テストパターン生成部は、
故障仮定点に対応した送りＦＦ群、受けＦＦ、更に前記送りＦＦ群の1段前の準備ＦＦ群を含む領域を処理対象回路として特定するナローイングステップと、
前記故障仮定点に、立上り故障で０から１、立下り故障で１から０の反転関係となる送り時刻と受け時刻の故障励起のステートを割り当てる故障励起部と、
残りの準備ＦＦと送りＦＦに前記故障の伝播経路を活性化する送り時刻と受け時刻のステートを割り当てる故障伝播ステート設定部と、
システムクロックを前記送りＦＦに送りクロックとして供給して送りＦＦからネットに変化を与えて伝播させると共に、システムクロックを前記受けＦＦに受けクロックとして供給してネット変化を捉えることにより、送りＦＦから受けＦＦの間の経路に遅延故障を検出するためのステートを伝搬させ、伝搬成功でテストパターンを生成する自動テストパターン生成制御部と、
を実行させ、更に、
前記故障伝播ステート設定部は、故障の伝播経路を活性化させるステートとしてドントケアＸの割り当てを許容し、
前記自動テストパターン生成制御部は、ネットの変化後にドントケアＸから非制御値に遷移させて故障の伝播経路を活性化させることを特徴とするパターン作成装置。
【図面の簡単な説明】
【０２３６】
【図１】本発明の原理説明図
【図２】本発明による集積回路テスト装置の機能構成のブロック図
【図３】図２の装置が実現されるコンピュータのハードウェア環境の説明図
【図４】本発明による集積回路テスト処理のフローチャート
【図５】図２の自動テストパターン生成部のブロック図
【図６】図５の自動テストパターン生成処理のフローチャート
【図７】図６の自動テストパターン生成コア部のブロック図
【図８】図７の自動テストパターン生成コア処理のフローチャート
【図９】ドントケアＸによる活性化を許容する本発明による動的機能テストの説明図
【図１０】本発明の動的機能テストにおける立上り故障の故障励起ステートの説明図
【図１１】本発明の動的機能テストにおける下り故障の故障励起ステートの説明図
【図１２】本発明で割り当てられる活性化ステートの説明図
【図１３】本発明のドントケアＸを許容した活性化による故障伝播の説明図
【図１４】本発明のドントケアＸを許容した活性化によりテストパターン生成が可能となる故障伝播経路の説明図
【図１５】本発明によりドントケアＸから非制御値１への変化による活性化条件を認めた場合の故障伝播とテスト成功後の活性化条件を与えた経路を故障伝播経路する処理の説明図
【図１６】図８のステップＳ３による故障励起の具体例な説明図
【図１７】図８のステップＳ４による含意操作の具体例な説明図
【図１８】図８のステップＳ７による条件解決ステートの設定を経てステップＳ４の含意操作をした場合の具体例な説明図
【図１９】図８のステップＳ１０による故障伝播ステート設定を経てステップＳ４の含意操作をした場合の具体例な説明図
【図２０】図８において故障伝播が観測可能となってテストパターン生成に成功した場合の具体例な説明図
【図２１】図６のステップＳ４の２ｎｄ故障選択に移行する際のドントケアＸの制御値０へのステート再設定の説明図
【図２２】送りＦＦのクロックオフにおける故障励起不可能の判定処理の説明図
【図２３】自動テストパターン生成に失敗した故障に基づく故障不可能の判定処理の説明図
【図２４】図２３における判定条件の説明図
【図２５】ＡＮＤゲートを例に取った立上り故障に対し自動テストパターン生成が失敗する場合の説明図
【図２６】図２のパスカット対策部のブロック図
【図２７】ｎτパスを対象とした本発明によるパスカット対策の説明図
【図２８】本発明による２つのパスカット対策の説明図
【図２９】パスカット点に設定する不変ステート１から１と０からの選択に使用する離散空間での検出不可能故障数を高さとする超平面の説明図
【図３０】図２８によるパスカット対策処理のフローチャート
【図３１】パスカット点での不変ステートの割り当て成功で行うハザードフリー化の説明図
【図３２】本発明におけるナローイングのトレース停止処理の説明図
【図３３】ナローイングのトレース停止条件の説明図
【図３４】ペア故障ターゲットにつきナローイングを流用する自動テストパターン生成処理のフローチャート
【符号の説明】
【０２３７】
１０：全体制御部
１２：回路データ読込部
１４：パスカット対策部
１６：自動テストパターン生成部（ＡＴＰＧ部）
１８：故障シミュレーション部
２０：回路データ書出部
２１：自動テストパターン生成全体制御部（ＡＴＧＰ全体制御部）
２２：１ｓｔ／２ｎｄ故障選択部
２４：自動テストパターン生成コア部（ＡＴＧＰコア部）
２６：ＡＴＰＧコア全体制御部
２８：ナローイングマーク処理部
３０：故障励起部
３２：含意操作部
３４：条件解決ステート設定部
３６：故障伝播ステート設定部
４０，４２：準備ＦＦ
４４，４６，７６，７８，８４，８６，８８：ゲート
４８，５０，９０，９２，９４，１０８，１１０：送りＦＦ
５２：ＮＡＮＤゲート
５４，１００：受けＦＦ
５６，６２，７０，８０，１０１，１８０，１９６，２０８，２１２：故障仮定点
５８：故障伝播
６０，６４，６６，９６，９８：ＡＮＤゲート
１０２，１０６，１８２：故障励起ステート
２１８：パスカット対策全体制御部
２２０：パスカット点選択部
２２２：不変ステート設定ＡＴＰＧ部
２２４：検出不可能故障数測定部
２２６：ｎτパス
２２８：１τパス
【図１】
2004317505.tif 000003
【図２】
2004317505.tif 000004
【図３】
2004317505.tif 000005
【図４】
2004317505.tif 000006
【図５】
2004317505.tif 000007
【図６】
2004317505.tif 000008
【図７】
2004317505.tif 000009
【図８】
2004317505.tif 000010
【図９】
2004317505.tif 000011
【図１０】
2004317505.tif 000012
【図１１】
2004317505.tif 000013
【図１２】
2004317505.tif 000014
【図１３】
2004317505.tif 000015
【図１４】
2004317505.tif 000016
【図１５】
2004317505.tif 000017
【図１６】
2004317505.tif 000018
【図１７】
2004317505.tif 000019
【図１８】
2004317505.tif 000020
【図１９】
2004317505.tif 000021
【図２０】
2004317505.tif 000022
【図２１】
2004317505.tif 000023
【図２２】
2004317505.tif 000024
【図２３】
2004317505.tif 000025
【図２４】
2004317505.tif 000026
【図２５】
2004317505.tif 000027
【図２６】
2004317505.tif 000028
【図２７】
2004317505.tif 000029
【図２８】
2004317505.tif 000030
【図２９】
2004317505.tif 000031
【図３０】
2004317505.tif 000032
【図３１】
2004317505.tif 000033
【図３２】
2004317505.tif 000034
【図３３】
2004317505.tif 000035
【図３４】
2004317505.tif 000036