(57)【要約】【課題】　シリコン基板の拡散層の浅接合化に悪影響を与えることなく、しかも、熱的安定性の高い結晶構造を有する高融点金属シリサイド層を容易に形成することのできる半導体装置の製造方法を提供すること。【解決手段】　シリコン基板１上に形成した多結晶シリコン膜１０と高融点金属膜８を反応させて高融点金属シリサイド層９を生成した後にｎ+拡散層７を形成するための不純物イオンの注入を行う。多結晶シリコン膜１０と高融点金属膜８を反応させて高融点金属シリサイド層９を生成するので、シリコン基板１のｎ+拡散層７の浅接合化に悪影響を与えることがなくなり、しかも、高融点金属シリサイド層９の生成後に不純物の注入を行うので、高融点金属シリサイドを容易に熱的に安定な結晶構造にすることができる。拡散層の寄生抵抗の低減を図ることができる。【選択図】　図１
2004048056.tif 000002
【特許請求の範囲】
【請求項１】
　第２導電型の不純物拡散層が形成されていない第１導電型のシリコン基板上にシリコン膜を堆積して形成するシリコン膜形成工程と、
　該シリコン膜上に高融点金属膜を形成する高融点金属膜形成工程と、
　熱処理によって該シリコン膜のシリコンと該高融点金属膜の高融点金属とを反応させ、それによって高融点金属シリサイドを生成するシリサイド化工程と、
　該高融点金属シリサイドに第２導電型の不純物を注入する不純物注入工程と、
　熱処理によって該高融点金属シリサイド中の該第２導電型の不純物を、該第２導電型の不純物が拡散されていない該シリコン基板の表層部に拡散させ、それによって該シリコン基板の表層部に該第２導電型の不純物拡散層を形成する不純物拡散工程と、
　を包含する半導体装置の製造方法。
【請求項２】
　前記シリコン膜形成工程が多結晶シリコン膜を形成する工程であり、該シリコン膜形成工程後に、該多結晶シリコン膜の表面に高融点金属イオンを注入し、それによって該多結晶シリコン膜の表層部を非晶質化する非晶質化工程を更に包含する請求項１に記載の半導体装置の製造方法。
【請求項３】
　側面が絶縁膜からなるサイドウォールで覆われたゲート電極が、ゲート絶縁膜を介して、第１導電型のシリコン基板のチャンネル領域上に形成されている半導体装置を製造する方法であって、
　第２導電型の不純物拡散層が形成されていない第１導電型のシリコン基板上の基板露出部分に対して選択的にシリコン膜を成長させるシリコン膜成長工程と、
　該シリコン膜と該ゲート電極を覆うように、高融点金属膜を形成する高融点金属膜形成工程と、
　熱処理によって該シリコン膜のシリコンと該高融点金属膜の高融点金属とを反応させ、それによって高融点金属シリサイドを生成する高融点金属シリサイド化工程と、
　該高融点金属シリサイドに第２導電型の不純物を注入する不純物注入工程と、
　熱処理によって該高融点金属シリサイド中の該第２導電型の不純物を、該第２導電型の不純物が拡散されていない該シリコン基板の表層部に拡散させ、それによって該シリコン基板の表層部に該第２導電型の不純物拡散層を形成する不純物拡散工程と、
　該高融点金属シリサイド化工程の後の任意の時期に、下層にシリコン膜が存在しないために、該シリコンと反応していないゲート電極等の上の高融点金属膜を除去する未反応高融点金属膜除去工程と、
　を包含する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、高融点金属シリサイド層を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
　近年の半導体装置においては、素子の微細化に伴いＭＯＳトランジスタのチャンネル長が極めて短くなっている。このようにチャンネル長が短くなると、短チャンネル効果によって、反転しきい値にバラツキが生じたり、サブスレショルド特性の劣化によるオフリーク電流が増大したり、またパンチスルー等が発生し易くなる。
【０００３】
　そこで、従来技術では、短チャンネル効果を抑制するために、シリコン基板に形成する拡散層を薄くして、ソース・ドレインの各接合を浅接合化することが行われていた。浅接合（Ｓｈａｌｌｏｗ　Ｊｕｎｃｔｉｏｎ）は、ソース・ドレイン領域に不純物イオンを注入する際の加速エネルギを低減することにより、また、ランプ加度熱等の急速加熱（ＲＴＡ）による活性化アニールによって拡散距離を減少させることにより、ある程度実現できる。
【０００４】
　しかし、この浅接合化は、ソース・ドレインのシート抵抗（拡散層抵抗）を増大させるので、これによる抵抗（寄生抵抗）の増加がＭＯＳトランジスタの動作速度の低下をもたらす。このため、従来技術では、ソース・ドレインを浅接合化すると共に、シリコン基板の拡散層の上部を高融点金属シリサイド化して、シート抵抗の低減化を図っていた。
【０００５】
　図１９〜図２１を参照して、上記コンタクト部分の高融点金属シリサイド化工程の従来例を説明する。
【０００６】
　まず、図１９に示すように、ＬＯＣＯＳ法等の一般的な製法によって、ｐ型のシリコン基板１の素子領域（活性領域）の周囲にフィールド酸化膜２を形成した後、素子領域においてチャンネル領域となる部分上にゲート絶縁膜３と、多結晶シリコンからなるゲート電極４とを形成する。この後、ゲート電極４をマスクとして、シリコン基板１の露出した表層部にｎ型不純物イオンをごく浅く低濃度に注入することにより、ゲート電極４に対して自己整合した位置にｎ-拡散層５を
形成する。このｎ-拡散層５は、電界強度の勾配を低減するためのＬＤＤとなる
。ゲート電極を覆うように絶縁膜を堆積した後、その絶縁膜を上面からエッチバックすることによって、ゲート電極４の側面にサイドウォール６を形成する。その後、ゲート電極４及びサイドウォール６をマスクとして、シリコン基板１の表層部にｎ型不純物イオンを高濃度に注入することにより、ゲート電極４及びサイドウォール６に対して自己整合した位置にｎ+拡散層７を形成する。
【０００７】
　次に、図２０に示すように、シリコン基板１やフィールド酸化膜２及びゲート電極４上にＴｉ（チタン）等の高融点金属膜８を堆積する。そして、熱処理を行うことにより、図２１に示すように、シリコン基板１及びゲート電極４の露出するシリコン部分と高融点金属膜８とが接触する領域において、シリコンと高融点金属とを熱反応させる。この反応により、シリコンが露出している領域に自己整合的に高融点金属シリサイド層９が生成される。高融点金属膜８において、そのの下にシリコンが存在しない部分は、シリサイド化しない。シリサイド化しなかった、サイドウォール６上及びフィールド酸化膜２上の高融点金属膜８を、ウエットエッチングにより除去する。
【０００８】
　ＭＯＳトランジスタのソース及びドレイン領域となるｎ+拡散層７の表層部分
に対して、自己整合的に高融点金属シリサイド層９が生成される結果、これによってソース及びドレイン領域のシート抵抗が低下する。このようなトランジスタは、サリサイド型トランジスタと呼ばれている。
【０００９】
　図２２〜図２５を参照して、高融点金属シリサイド化工程を包含するの他の従来例を説明する。
【００１０】
　この高融点金属シリサイド化工程は、まず図２２に示すように、ｐ型のシリコン基板１の素子領域の周囲にフィールド酸化膜２を形成した後、これらの上に多結晶シリコン膜１０と酸化膜１１を形成し、ＭＯＳトランジスタのチャンネル領域となる部分をシリコン基板１が露出するまでＲＩＥによりエッチングする。次に、図２３に示すように、酸化膜１１を除去し、チャンネル領域上に選択的にゲート絶縁膜３及びゲート電極４を積層し、図２４に示すように、ｎ型の不純物をイオン注入法により高濃度にドーピングして、シリコン基板１の表層部におけるゲート電極４の両側にｎ+拡散層７を形成する。
【００１１】
　そして、図２５に示すように、スパッタ法によってこれらの上層にＴｉ等からなる高融点金属膜８を堆積し、ＲＴＡ（急速加熱処理）によってこの高融点金属膜８の高融点金属と多結晶シリコン膜１０及びゲート電極４のシリコンとを反応させ高融点金属シリサイド層９を生成させて後、ゲート絶縁膜３が露出した部分の未反応の高融点金属膜８を除去する。
【００１２】
　すると、ＭＯＳトランジスタのソース・ドレイン領域となるｎ+拡散層７上の
多結晶シリコン膜１０及びゲート電極４の多結晶シリコンに対して、自己整合的に高融点金属シリサイド層９が生成され、これによってソース・ドレイン領域の寄生抵抗が低減される。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
　しかしながら、図１９〜図２１に示した従来例では、シリコン基板１の表層部のシリコンが高融点金属膜８の高融点金属と反応し、高融点金属シリサイド層９がシリコン基板１に食い込んで生成されるので、ｎ+拡散層７を高融点金属シリ
サイド層９が生成される深さ（侵食する部分の厚さ）よりも十分に深く形成しておく必要がある。従って、この方法では、高融点金属シリサイド層９の生成後のｎ+拡散層７の厚さ（基板表面から計測したＰＮ接合の深さｘｊ）を正確に制御
することが困難になる。そのため、高融点金属シリサイド化の本来の目的であるソース・ドレインの浅接合化が制限されるという問題があった。
【００１４】
　また、図２２〜図２５に示した従来例では、ｎ+拡散層７の上部に形成した多
結晶シリコン膜１０のシリコンと高融点金属膜８の高融点金属とを反応させて高融点金属シリサイド層９を生成するので、このｎ+拡散層７の厚さ（ＰＮ接合深
さｘｊ）が、シリサイド化に影響されるおそれはなくなる。しかしながら、シリサイド化前に、ｎ型不純物をイオン注入法により多結晶シリコン膜１０を介してドーピングするので、この後のＲＴＡによる高融点金属シリサイド化工程において、不純物の影響により多結晶シリコン膜１０と高融点金属膜８とのシリサイド化が精密に制御できなくなる。また、多結晶シリコン膜１０は、柱状の結晶粒（グレイン）からなるため、高融点金属と均一に反応することが困難である。従って、この方法では、熱的に安定した結晶構造を有し、表面モフォロジーの優れた高融点金属シリサイド層９を形成することが困難であるため、シリサイド化によるソース及びドレイン抵抗の低減が制限されるという問題があった。
【００１５】
　本発明は、上記事情に鑑み、シリコン基板の拡散層の浅接合化に悪影響を与えることなく、しかも、熱的安定性の高い結晶構造を有する高融点金属シリサイド層を容易に形成することのできる半導体装置の製造方法を提供することを目的としている。
【００１６】
　また、本発明の他の目的は、高融点金属シリサイド層をソース及びドレイン領域上に自己整合的に形成する、新しい半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１７】
　本発明の半導体装置の製造方法は、第１導電型のシリコン基板上にシリコン膜を形成するシリコン膜形成工程と、該シリコン膜上に高融点金属膜を形成する高融点金属膜形成工程と、熱処理によって該シリコン膜のシリコンと該高融点金属膜の高融点金属とを反応させ、それによって高融点金属シリサイドを生成するシリサイド化工程と、該高融点金属シリサイドに第２導電型の不純物を注入する不純物注入工程と、熱処理によって該高融点金属シリサイド中の該不純物を該シリコン基板に拡散させる不純物拡散工程とを包含し、そのことにより上記目的が達成される。
【００１８】
　前記シリコン膜形成工程が多結晶シリコン膜を形成する工程であり、該シリコン膜形成工程後に、該多結晶シリコン膜の表面に高融点金属イオンを注入し、それによって該多結晶シリコン膜の表層部を非晶質化する非晶質化工程を更に包含していてもよい。
【００１９】
　本発明の他の半導体装置の製造方法は、第１導電型のシリコン基板上に高融点金属膜を形成する高融点金属膜形成工程と、該高融点金属膜上にシリコン膜を形成するシリコン膜形成工程と、熱処理によって該高融点金属膜の高融点金属と該シリコン膜のシリコンとを反応させ、それによって高融点金属シリサイドを生成するシリサイド化工程と、該高融点金属シリサイドに第２導電型の不純物を注入する不純物注入工程と、熱処理によって該高融点金属シリサイド中の該不純物を該シリコン基板に拡散させる不純物拡散工程とを包含し、それによって上記目的が達成される。
【００２０】
　本発明の他の半導体装置の製造方法は、側面が絶縁膜からなるサイドウォールで覆われたゲート電極が、ゲート絶縁膜を介して、第１導電型のシリコン基板のチャンネル領域上に形成されている半導体装置を製造する方法であって、該シリコン基板と該ゲート電極を覆うように、シリコン膜を形成するシリコン膜形成工程と、該シリコン膜上に高融点金属膜を形成する高融点金属膜形成工程と、低等方性薄膜堆積手段によって、マスク絶縁膜を該高融点金属膜上に形成するマスク絶縁膜形成工程と、該マスク絶縁膜を等方的にエッチングすることにより、該サイドウォール上のマスク絶縁膜のみを除去し、それによって該高融点金属膜の一部を露出させるマスク絶縁膜除去工程と、該サイドウォール上に開口部を有する該マスク絶縁膜をマスクとして、該サイドウォール上の露出した高融点金属膜のみを選択的に除去する高融点金属膜除去工程と、熱処理によって該シリコン膜のシリコンと該高融点金属膜の高融点金属とを反応させ、それによって高融点金属シリサイドを生成する高融点金属シリサイド化工程と、該高融点金属シリサイドに第２導電型の不純物を注入する不純物注入工程と、熱処理によって該高融点金属シリサイド中の該不純物を該シリコン基板に拡散させる不純物拡散工程と、該高融点金属膜除去工程の後の任意の時期に、該高融点金属膜の該一部が除去されたために、該サイドウォール上にあって該高融点金属と反応しなかった該シリコン膜を除去する未反応シリコン膜除去工程とを包含し、そのことにより上記目的が達成される。
【００２１】
　本発明の他の半導体装置の製造方法は、側面が絶縁膜からなるサイドウォールで覆われたゲート電極が、ゲート絶縁膜を介して、第１導電型のシリコン基板のチャンネル領域上に形成されている半導体装置を製造する方法であって、該シリコン基板とゲート電極を覆うように高融点金属膜を形成する高融点金属膜形成工程と、該高融点金属膜上にシリコン膜を形成するシリコン膜形成工程と、低等方性薄膜堆積手段によって、マスク絶縁膜を該シリコン膜上に形成するマスク絶縁膜形成工程と、該マスク絶縁膜を等方的にエッチングすることにより、該サイドウォール上のマスク絶縁膜のみを除去し、それによって該シリコン膜の一部を露出させるマスク絶縁膜除去工程と、該サイドウォール上に開口部を有する該マスク絶縁膜をマスクとして、該サイドウォール上の露出したシリコン膜のみを選択的に除去するシリコン膜除去工程と、熱処理によって該高融点金属膜の高融点金属と該シリコン膜のシリコンとを反応させ、それによって高融点金属シリサイドを生成する高融点金属シリサイド化工程と、該高融点金属シリサイドに第２導電型の不純物を注入する不純物注入工程と、熱処理によって該高融点金属シリサイド中の該不純物を該シリコン基板に拡散させる不純物拡散工程と、該シリコン膜除去工程の後の任意の時期に、該シリコン膜の一部が除去されたために、該サイドウォール上にあって該シリコンと反応していない該高融点金属膜を除去する未反応高融点金属膜除去工程とを包含し、そのことにより上記目的が達成される。
【００２２】
　本発明の他の半導体装置の製造方法は、側面が絶縁膜からなるサイドウォールで覆われたゲート電極が、ゲート絶縁膜を介して、第１導電型のシリコン基板のチャンネル領域上に形成されている半導体装置を製造する方法であって、該シリコン基板上の基板露出部分に対して選択的にシリコン膜を成長させるシリコン膜成長工程と、該シリコン膜と該ゲート電極を覆うように、高融点金属膜を形成する高融点金属膜形成工程と、熱処理によって該シリコン膜のシリコンと該高融点金属膜の高融点金属とを反応させ、それによって高融点金属シリサイドを生成する高融点金属シリサイド化工程と、該高融点金属シリサイドに第２導電型の不純物を注入する不純物注入工程と、熱処理によって該高融点金属シリサイド中の該不純物を該シリコン基板に拡散させる不純物拡散工程と、該高融点金属シリサイド化工程の後の任意の時期に、下層にシリコン膜が存在しないために、該シリコンと反応していないゲート電極等の上の高融点金属膜を除去する未反応高融点金属膜除去工程とを包含し、そのことにより上記目的が達成される。
（作用）
　請求項１から請求項３に記載の発明によれば、高融点金属シリサイド化工程において、シリコン膜と高融点金属膜との間でのみシリコンと高融点金属とを反応させて高融点金属シリサイドを生成するので、高融点金属膜の高融点金属がシリコン基板のシリコンと反応し表層部に形成される拡散層の厚さに影響を与えるようなことがほとんどなくなる。従って、シリコン基板の表層部の拡散層を浅く形成して浅接合化を行うことが容易になる。
【００２３】
　また、請求項１から求項３に記載の発明によれば、不純物注入工程によって不純物が注入される前に、高融点金属シリサイド化工程によって高融点金属シリサイドを生成するので、この高融点金属シリサイド化の制御が容易になり、高融点金属シリサイドの抵抗を低減することができるようになる。
【００２４】
　シリコン膜は、多結晶シリコン又は非晶質シリコンによって形成される。このシリコン膜が多結晶シリコン膜である場合には、請求項２の発明に示すように、高融点金属膜形成工程の前に、多結晶シリコン膜の表面に高融点金属をイオン注入し、この多結晶シリコン膜の表層部を非晶質化することにより、高融点金属シリサイド化工程の際のシリコンと高融点金属との反応をより均一かつ円滑にすることができるようになる。
【００２５】
　請求項４及び請求項５の発明によれば、シリコン基板上にゲート電極が形成されている場合に、常圧ＣＶＤ等の低等方性薄膜堆積手段によって堆積されたマスク絶縁膜の段差被膜性の悪さを利用して、このゲート電極の側面を除いたシリコン基板上及びゲート電極上にのみ選択的に高融点金属シリサイドを生成することができる。従って、請求項１から請求項３に記載された高融点金属シリサイドを実際のＭＯＳトランジスタのソース・ドレイン領域上に自己整合的に生成することができるようになる。
【００２６】
　請求項６の発明によれば、シリコン基板上にゲート電極が形成されている場合に、シリコン基板露出部分上にのみシリコン膜を成長させることにより、ゲート電極等を除いたシリコン基板上にのみ選択的に高融点金属シリサイドを生成することができる。従って、この場合も、請求項１から請求項３に示した高融点金属シリサイドを実際のＭＯＳトランジスタのソース・ドレイン領域上に自己整合的に生成することができるようになる。
【発明の効果】
【００２７】
　このように本発明の半導体装置の製造方法によれば、シリコン膜と高融点金属膜を反応させることにより、高融点金属シリサイド層をシリコン基板表面よりも上に生成するので、シリサイド化がシリコン基板内の拡散層の浅接合化に悪影響を与えることがなくなる。しかも、高融点金属シリサイド層の生成後に高融点金属中に不純物イオンの注入を行うので、高融点金属シリサイドを熱安定性の高い結晶構造にすることができるようになり、それによってシート抵抗の低減を図ることができる。
【００２８】
　また、本発明の半導体装置の製造方法によれば、非等方的な薄膜堆積手段でサイドウォール上の絶縁膜の膜厚を選択的にかつ自己整合的に減少させる工程と、その薄膜化した部分を除去する工程とを包含することによって、シリコン基板表面よりも上に位置する高融点金属層を備えたサリイサイド構造を形成している。
【発明を実施するための最良の形態】
【００２９】
　本発明を実施例について以下に説明する。
【００３０】
　まず、図１から図６を参照しながら、本発明の第１実施例を説明する。なお、図１９〜図２５に示した従来例と同様の機能を有する構成部材には同じ番号を付記している。以下、ｐ型のシリコン基板にｎ型の拡散層を形成し、この拡散層のコンタクト部分を高融点金属シリサイド化する場合について説明するが、ｎ型のシリコン基板にｐ型の拡散層を形成する場合も同様に実施可能である。
【００３１】
　図１に示すように、ｐ型のシリコン基板１上に１０００オングストローム程度の厚さの多結晶シリコン膜１０を堆積した後、図２に示すように、この多結晶シリコン膜１０の表層部にイオン注入法により高融点金属イオンを注入する。多結晶シリコン膜１０は、減圧ＣＶＤ法により堆積される。また、高融点金属イオンは、ここでは、後に形成する高融点金属膜８の材料と同じ材料であるＴｉ（チタン）を用いる。この高融点金属イオンの注入工程は、多結晶シリコン膜１０の表層部を非晶質化（アモルファス化）して後の高融点金属シリサイド化を促進し、形成される高融点金属シリサイド層の比抵抗（抵抗率）を減少させるためのものである。
【００３２】
　次に、図３に示すように、多結晶シリコン膜１０上に高融点金属膜８を５００オングストローム程度堆積した後、第１のＲＴＡ（急速加熱処理）によって多結晶シリコン膜１０のシリコンと、高融点金属膜８の高融点金属とを反応させることにより、図４に示すように、高融点金属シリサイド層９を生成する。この場合のＲＴＡは、窒素雰囲気中で６２５℃、２０秒程度の急速加熱を行う。高融点金属膜８の材料としてＴｉを用いるので、高融点金属シリサイド層９はチタンシリサイドとなる。形成された高融点金属シリサイド層９の厚さは、８００オングストローム程度である。この高融点金属シリサイド化で未反応となった表層部の高融点金属は、硫酸と過酸化水素水の混合液によってエッチング除去される。
【００３３】
　次に、図５に示すように、高融点金属シリサイド層９にイオン注入法によりｎ型不純物イオンを注入する。不純物イオンは、シリコン基板１とは逆の導電型であるため、ここではｎ型の砒素（Ａｓ）を用いている。ただし、ｎ型のシリコン基板１を使用する場合にはｐ型の不純物イオンを注入することになる。イオン注入法は、注入加速エネルギ１５０ＫｅＶ、ドーズ量５×１０15ｃｍ-2程度で行う。この注入加速エネルギは、ドーズ量の９０％程度が高融点金属シリサイド層９中に注入されるように設定される。
【００３４】
　上記イオン注入工程後、第２のＲＴＡによって高融点金属シリサイド層９のチタンシリサイドを安定なＴｉＳｉ2−Ｃ５４結晶構造に変化させる。この場合の
ＲＴＡは、窒素雰囲気中で９５０℃、３０秒程度の急速加熱を行う。ここで、高融点金属シリサイド層９は、不純物イオンの注入の前に高融点金属シリサイド化されているので、ＲＴＡにより容易に結晶化される。
【００３５】
　また、高融点金属シリサイド層９の結晶化後（第２のＲＴＡ後）、図６に示すように、この上に層間絶縁膜１２を堆積する。その後、熱処理によって高融点金属シリサイド層９中の不純物イオンをシリコン基板１の表層部に拡散させることにより、シリコン基板１中にｎ+拡散層７を形成する。９００℃、１５分程度の
条件で熱処理を行うことにより、高融点金属シリサイド層９中の不純物イオンがシリコン基板１の表層部に浅く拡散されるようにする。形成された不純物拡散層の厚さ（ＰＮ接合深さｘｊ）は、５００オングストローム程度である。なお、層間絶縁膜１２は、上記熱処理時に高融点金属シリサイド層９の酸化を防止する機能を有している。
【００３６】
　本実施例によれば、シリコン基板１上に形成した多結晶シリコン膜１０と高融点金属膜８とが反応することにより、高融点金属シリサイド層９がシリコン基板１の表面より上に形成される。そのため、高融点金属シリサイド層９がシリコン基板１に食い込んでｎ+拡散層７の厚さ（ＰＮ接合深さｘｊ）が変動するような
ことがなくなる。また、高融点金属シリサイド層９は、不純物イオンの注入の前に高融点金属シリサイド化されるので、容易に安定した結晶構造に変化し、抵抗が高くなるようなことがなくなる。
【００３７】
　本実施例の方法により生成した高融点金属シリサイド層９の抵抗率を測定した結果は１２μΩｃｍであった。これは、不純物イオンの注入の前に高融点金属シリサイド化した従来の高融点金属シリサイド層９の抵抗率約２０μΩｃｍと比較して十分に低い値である。なお、高融点金属シリサイド層９を構成するチタンシリサイドは、一般には高温処理によって凝集が起こり易い性質を有するが、本実施例では熱的に安定なＴｉＳｉ2−Ｃ５４結晶構造に完全に変化するため、この
ような凝集も起こり難くなる。
【００３８】
　本実施例では、シリコン基板１上に、まず多結晶シリコン膜１０を形成し、次に高融点金属膜８を形成してから第１のＲＴＡによって高融点金属シリサイド化を行ったが、シリコン基板１上に高融点金属膜８を形成し、次に多結晶シリコン膜１０を形成してから第１のＲＴＡによって高融点金属シリサイド化を行うようにすることもできる。この場合、ＲＴＡを上記のように６００〜７００℃程度の比較的低温で行うので、高融点金属膜８の高融点金属が上層の多結晶シリコン１０のシリコンのみと反応し、下層のシリコン基板１のシリコンと反応することはほとんどないので、高融点金属シリサイド層９がこのシリコン基板１に食い込むおそれは生じない。なお、多結晶シリコン膜１０を使用する代わりに、非晶質シリコン膜を使用してもよい。
【００３９】
　図７から図１３を参照して、本発明の第２実施例を説明する。なお、図１９〜図２５に示した従来例と同様の機能を有する構成部材には同じ番号を付記する。本実施例の説明は、ｎチャンネルＭＯＳＦＥＴの製造方法について行う。なお、ｐチャンネルＭＯＳＦＥＴを製造する場合にも、ｎ型のシリコン基板とｐ型不純物を用いることにより同様に実施可能である。
【００４０】
　まず、図７に示すように、通常の工程によって、ｐ型のシリコン基板１の素子領域の周囲にフィールド酸化膜２を形成した後、チャンネル領域の上方にゲート絶縁膜３とゲート電極４を順に形成する。この後、シリコン基板１の表層部にＰ（リン）等のｎ型の不純物をイオン注入して、ソース・ドレイン領域に浅いｎ-
拡散層５を形成する。ゲート電極４には、多結晶シリコンが用いられる。ｎ-拡
散層５の形成のためのイオン注入は、注入エネルギ１０〜４０ＫｅＶ、ドーズ量１×１０12〜１×１０14ｃｍ-2程度で行う。このｎ-拡散層５は、ゲート電極４
のエッジ部によるチャンネル領域の電界を緩和するために形成されるＬＤＤとして機能する。ｎ-拡散層５の形成後、ゲート電極４を覆うようにしてＳｉＯ2等の絶縁膜を３００〜１５００オングストローム程度堆積する。その絶縁膜をエッチバックすることにより、ゲート電極４の側面にサイドウォール６を形成する。この後、多結晶シリコン膜１０と高融点金属膜８を順に形成する。多結晶シリコン膜１０は、多結晶シリコンからなるシリコン膜であり、減圧ＣＶＤ法等によって３００〜１５００オングストローム程度の厚さに堆積される。また、高融点金属膜８は、Ｔｉ（チタン）等の高融点金属からなり、スパッタ法等によって３００〜１０００オングストローム程度の厚さに堆積される。
【００４１】
　次に、図８に示すように、スパッタ法又は常圧ＣＶＤ法等の段差被覆性（ステップカバレッジ）の比較的に良くない成膜方法で、ＳｉＯ2等の絶縁膜１３を５
００〜１５００オングストローム程度堆積する。本明細書においては、このような段差被覆性の比較的悪い薄膜堆積方法を、「低等方性薄膜堆積手段」と称する。このような低等性薄膜堆積手段によれば、シリコン基板１の表面に並行な面上には、比較的厚い膜が堆積されるのに対して、シリコン基板１の表面から傾いた斜面上には、比較的に薄い膜が堆積されることとなる。一般に、スパッタリング法や蒸着法等の物理的薄膜堆積方法は、この低等方性薄膜堆積手段に含まれ、化学的気相成長法は、常圧に近い圧力で堆積が実行され場合、低等方性薄膜堆積手段に含まれる。サイドウォール上の膜厚が、他の部分上の膜厚よりも相対的に薄くなるような薄膜堆積方法は、すべて、本明細書でいう低等方性薄膜堆積手段に実質的に含まれる。
【００４２】
　図９に示すように、フィールド酸化膜２より外側に位置する多結晶シリコン膜１０と高融点金属膜８及び絶縁膜１３を、フォトリソグラフィ及びエッチングを用いたパターニングによって除去する。絶縁膜１３を段差被覆性の悪い成膜方法で形成したため、絶縁膜１３の厚さは、平坦なゲート電極４上やソース・ドレイン領域の上方に比べ、傾斜面となるサイドウォール６上で薄くなる。サイドウォール６上における絶縁膜１３の厚さは、例えば、１００〜６００オングストローム以下となる。
【００４３】
　図１０に示すように、この絶縁膜１３を等方性エッチングにより均等に薄くすることにより、膜厚の薄いサイドウォール６上の絶縁膜１３のみを完全に除去し、この部分の高融点金属膜８を露出させると共に、ゲート電極４上やソース・ドレイン領域の上方の絶縁膜１３を残留させる。等方性のエッチングは、例えば、フッ酸溶液等のウェットエッチ又はＲＩＥ等を用いて実行される。そして、図１１に示すように、残留した絶縁膜１３をマスクとして、サイドウォール６上に露出した高融点金属膜８を除去する。この高融点金属膜８の除去は、硫酸と過酸化水素水との混合水溶液又はアンモニアと過酸化水素水との混合水溶液等によるエッチングを用いて行う。
【００４４】
　上記のようにしてサイドウォール６上の高融点金属膜８のみが選択的に除去された後、図１２に示すように、第１の熱処理を行うことにより、多結晶シリコン膜１０のシリコンと高融点金属膜８の高融点金属とを反応させて準安定な高融点金属シリサイド層９を生成する。この場合の熱処理は、６００〜７００℃程度の比較的低温で行う。この際、サイドウォール６上の多結晶シリコン膜１０は、高融点金属膜８が除去されたために未反応のまま残る。
【００４５】
　多結晶シリコン膜１０を高融点金属シリサイド化した後に、Ａｓ（砒素）等のｎ型の不純物を高融点金属シリサイド層９にイオン注入する。イオン注入は、注入エネルギ１００〜２００ＫｅＶ、ドーズ量×１０14〜１×１０16ｃｍ-2程度で行う。また、この後、第２の熱処理によって高融点金属シリサイド層９の準安定な高融点金属シリサイドを安定した結晶構造（チタンシリサイドの場合には、ＴｉＳｉ2−Ｃ５４）に変化させる。この場合の熱処理は、８５０〜１０００℃程
度の比較的高温で行う。
【００４６】
　上記のようにして高融点金属シリサイド層９の形成が完了すると、図１３に示すように、再び残留した絶縁膜１３をマスクとしてＲＩＥ等の等方性エッチングによりサイドウォール６上の未反応の多結晶シリコン膜１０を除去する。その後、これらの上面全面にＳｉＯ2等の絶縁膜１４を３００〜１０００オングストロ
ーム程度堆積する。そして、不純物活性化のためのアニールによって、高融点金属シリサイド層９に注入された不純物をシリコン基板１の表層部に拡散させてソース・ドレイン領域となるｎ+拡散層７を形成する。絶縁膜１４は、シリコン基
板１の酸化防止のためのものであり、ＰＥＣＶＤ（ブラズマＣＶＤ）等により低温で形成する。
【００４７】
　本実施例によれば、シリコン基板１上に形成した多結晶シリコン膜１０と高融点金属膜８とが反応することにより高融点金属シリサイド層９が生成されるので、この高融点金属シリサイド層９がシリコン基板１に食い込んでｎ+拡散層７の
厚さ（ＰＮ接合深さｘｊ）が影響されるということがなくなる。そのため、ソース・ドレインの浅接合化を容易に実現することができるようになる。また、高融点金属シリサイド層９は、不純物イオンの注入の前に高融点金属シリサイド化されるので、容易に安定した結晶構造に変化し、ソース・ドレインの抵抗が高くなるようなことがなくなる。
【００４８】
　また、高融点金属シリサイド層９の形成が、ソース・ドレインに対して、自己整合的に行われるため、フォトリソグラフィ工程におけるマスクアライメントのための寸法マージンを確保する必要がない。そのため、レイアウト面積の縮小が可能となる。
【００４９】
　本実施例では、多結晶シリコン膜１０を高融点金属膜８の下層として第１の熱処理により高融点金属シリサイド化を行ったが、高融点金属膜８を下層とし多結晶シリコン膜１０を上層に形成して高融点金属シリサイド化を行うようにすることもできる。この場合、第１の熱処理を上記のように６００〜７００℃Ｃ程度の比較的低温で行うので、高融点金属膜８の高融点金属が上層の多結晶シリコン膜１０のシリコンのみと反応し、下層のシリコン基板１のシリコンと反応することはほとんどない。そのため、高融点金属シリサイド層９がシリコン基板１に食い込むおそれは生じない。
【００５０】
　図１４から図１８を参照しながら、本発明の第３実施例を説明する。なお、図１９〜図２５に示した従来例と同様の機能を有する構成部材には同じ番号を付記する。
【００５１】
　本実施例の説明も、第３実施例の説明と同様に、ｎチャンネルＭＯＳＦＥＴの製造方法について説明する。なお、ｐチャンネルＭＯＳＦＥＴを製造する場合にも、同様に実施可能であることは同じである。
【００５２】
　まず、図１４に示すように、通常の工程によって、ｐ型のシリコン基板１の素子領域の周囲にフィールド酸化膜２を形成した後、チャンネル領域の上方にゲート絶縁膜３とゲート電極４を順に形成する。その後、ゲート電極４の側面及び上面を覆う酸化膜１５を形成する。ゲート電極４は、下層の多結晶シリコンと上層のタングステンシリサイドとの２層構造からなるポリサイド構造を有している。タングステンシリサイド層の存在により、ゲート電極４の抵抗が低減されている。
【００５３】
　次に、図１５に示すように、フィールド酸化膜２とゲート電極４で覆われた部分以外のシリコン基板１が露出した部分に選択的に多結晶シリコン膜１０を成長させる。また、この多結晶シリコン膜１０にイオン注入法により高融点金属イオンを注入し、表層部を非晶質化させる。そして、図１６に示すように、この多結晶シリコン膜１０上に高融点金属膜８を堆積して覆う。高融点金属イオン及び高融点金属膜８は、共にＴｉを用いる。
【００５４】
　上記のようにして高融点金属膜８が堆積されると、図１７に示すように、第１のＲＴＡを行い、多結晶シリコン膜１０のシリコンと高融点金属膜８の高融点金属とを反応させて準安定な高融点金属シリサイド層９を生成する。この場合のＲＴＡは、窒素雰囲気中で６２５℃，２０秒程度で行う。また、高融点金属膜８の表層部の未反応の高融点金属は、硫酸と過酸化水素水との混合水溶液でエッチング除去する。
【００５５】
　そして、この高融点金属シリサイド層９にＡｓ（砒素）等のｎ型の不純物をイオン注入する。イオン注入は、注入エネルギ１５０ＫｅＶ、ドーズ量５×１０15ｃｍ-2程度で行う。この注入エネルギは、ドーズ量の９５％以上が高融点金属シリサイド層９中に注入されるように設定される。また、このイオン注入が完了すると、第２のＲＴＡを行い、準安定な高融点金属シリサイド層９を安定なＴｉＳｉ2−Ｃ５４結晶構造に変化させる。
【００５６】
　上記のようにして高融点金属シリサイド層９を結晶化した後、図１８に示すように、層間絶縁膜１２を堆積する。その後、９００℃、１５分程度の熱処理を行うことにより、高融点金属シリサイド層９に注入された不純物をシリコン基板１の表層部に拡散させて、ソース・ドレイン領域となるｎ+拡散層７を形成する。
【００５７】
　この結果、本実施例によれば、シリコン基板１の上層に形成した多結晶シリコン膜１０と高融点金属膜８とが反応することにより高融点金属シリサイド層９が生成されるので、この高融点金属シリサイド層９がシリコン基板１に食い込んでｎ+拡散層７の深さが影響されるということがなくなり、ソース・ドレインの浅
接合化を容易に実現することができるようになる。また、高融点金属シリサイド層９は、不純物イオンの注入の前に高融点金属シリサイド化されるので、容易に安定した結晶構造に変化し、ソース・ドレインの抵抗が高くなるようなことがなくなる。
【００５８】
　なお、上記全ての実施例では、多結晶シリコンによって形成される多結晶シリコン膜１０を用いたが、非晶質シリコンによって形成されたシリコン膜を用いることもできる。また、高融点金属膜８は、Ｔｉを用いたが、この他にＮｉ（ニッケル）、Ｃｏ（コバルト）、Ｚｒ（ジルコニウム）、Ｖ（バナジウム）、またはＨｆ（ハフニウム）等の高融点金属を用いることもできる。採用する高融点金属の種類に応じて、シリサイド化のための熱処理条件は適宜好ましい条件に選択される。
【００５９】
　また、各薄膜堆積工程で成長させる膜の厚さに応じて、イオン注入の加速エネルギは変更され得る。上記各実施例に使用された数値以外の数値を用いても本発明の効果は得られる。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１実施例を示すものであって、高融点金属シリサイド化の第１工程を模式的に示す縦断面図である。
【図２】本発明の第１実施例を示すものであって、高融点金属シリサイド化の第２工程を模式的に示す縦断面図である。
【図３】本発明の第１実施例を示すものであって、高融点金属シリサイド化の第３工程を模式的に示す縦断面図である。
【図４】本発明の第１実施例を示すものであって、高融点金属シリサイド化の第４工程を模式的に示す縦断面図である。
【図５】本発明の第１実施例を示すものであって、高融点金属シリサイド化の第５工程を模式的に示す縦断面図である。
【図６】本発明の第１実施例を示すものであって、高融点金属シリサイド化の第６工程を模式的に示す縦断面図である。
【図７】本発明の第２実施例を示すものであって、ＭＯＳトランジスタの第１製造工程を模式的に示す縦断面図である。
【図８】本発明の第２実施例を示すものであって、ＭＯＳトランジスタの第２製造工程を模式的に示す縦断面図である。
【図９】本発明の第２実施例を示すものであって、ＭＯＳトランジスタの第３製造工程を模式的に示す縦断面図である。
【図１０】本発明の第２実施例を示すものであって、ＭＯＳトランジスタの第４製造工程を模式的に示す縦断面図である。
【図１１】本発明の第２実施例を示すものであって、ＭＯＳトランジスタの第５製造工程を模式的に示す縦断面図である。
【図１２】本発明の第２実施例を示すものであって、ＭＯＳトランジスタの第６製造工程を模式的に示す縦断面図である。
【図１３】本発明の第２実施例を示すものであって、ＭＯＳトランジスタの第７製造工程を模式的に示す縦断面図である。
【図１４】本発明の第３実施例を示すものであって、ＭＯＳトランジスタの第１製造工程を模式的に示す縦断面図である。
【図１５】本発明の第３実施例を示すものであって、ＭＯＳトランジスタの第２製造工程を模式的に示す縦断面図である。
【図１６】本発明の第３実施例を示すものであって、ＭＯＳトランジスタの第３製造工程を模式的に示す縦断面図である。
【図１７】本発明の第３実施例を示すものであって、ＭＯＳトランジスタの第４製造工程を模式的に示す縦断面図である。
【図１８】本発明の第３実施例を示すものであって、ＭＯＳトランジスタの第５製造工程を模式的に示す縦断面図である。
【図１９】第１の従来例を示すものであって、ＭＯＳトランジスタの第１製造工程を模式的に示す縦断面図である。
【図２０】第１の従来例を示すものであって、ＭＯＳトランジスタの第２製造工程を模式的に示す縦断面図である。
【図２１】第１の従来例を示すものであって、ＭＯＳトランジスタの第３製造工程を模式的に示す縦断面図である。
【図２２】第２の従来例を示すものであって、ＭＯＳトランジスタの第１製造工程を模式的に示す縦断面図である。
【図２３】第２の従来例を示すものであって、ＭＯＳトランジスタの第２製造工程を模式的に示す縦断面図である。
【図２４】第２の従来例を示すものであって、ＭＯＳトランジスタの第３製造工程を模式的に示す縦断面図である。
【図２５】第２の従来例を示すものであって、ＭＯＳトランジスタの第４製造工程を模式的に示す縦断面図である。
【符号の説明】
【００６１】
　　１　シリコン基板
　　３　ゲート絶縁膜
　　４　ゲート電極
　　６　サイドウォール
　　７　拡散層
　　８　高融点金属膜
　　９　高融点金属シリサイド層
　１０　多結晶シリコン膜
　１５　酸化膜
【図１】
2004048056.tif 000003
【図２】
2004048056.tif 000004
【図３】
2004048056.tif 000005
【図４】
2004048056.tif 000006
【図５】
2004048056.tif 000007
【図６】
2004048056.tif 000008
【図７】
2004048056.tif 000009
【図８】
2004048056.tif 000010
【図９】
2004048056.tif 000011
【図１０】
2004048056.tif 000012
【図１１】
2004048056.tif 000013
【図１２】
2004048056.tif 000014
【図１３】
2004048056.tif 000015
【図１４】
2004048056.tif 000016
【図１５】
2004048056.tif 000017
【図１６】
2004048056.tif 000018
【図１７】
2004048056.tif 000019
【図１８】
2004048056.tif 000020
【図１９】
2004048056.tif 000021
【図２０】
2004048056.tif 000022
【図２１】
2004048056.tif 000023
【図２２】
2004048056.tif 000024
【図２３】
2004048056.tif 000025
【図２４】
2004048056.tif 000026
【図２５】
2004048056.tif 000027