(57)【要約】【課題】電界−金属誘導結晶化（ＦＥ−ＭＩＣ）方法を利用した薄膜トランジスタを製造する方法に係り、特に均等した分布の結晶粒でなる多結晶シリコン膜を形成する。【解決手段】本発明による非晶質シリコン膜の結晶化のための第１方法は、一次的に基板の一方向から５００Ｖ〜２０００Ｖの高電圧を印加して結晶化し、二次的に前記電極を一次結晶化工程の位置と垂直な方向で構成して約５００Ｖ〜２０００Ｖの高電圧を印加してもう一度結晶化を進める。このようにすると、前記電極を一方向にして結晶化を進めることより結晶粒が一定に分布するようになり、これを利用した薄膜トランジスタは移動度の特性と漏れ電流特性が改善される。【選択図】図２Ｄ
2004158850.tif 000002
【特許請求の範囲】
【請求項１】
基板上部に非晶質シリコン層を形成する段階と；
前記非晶質シリコン層の上部に触媒金属を蒸着する段階と；
前記触媒金属が蒸着された非晶質シリコン層の一側と他側に前記非晶質シリコン層と接触して第１方向に相互離隔された第１及び２電極を配置する段階と；
前記非晶質シリコン層を第１温度で加熱しながら同時に前記第１及び２電極に第１電圧を印加して一次結晶化された非晶質シリコン層を形成する段階と；
前記一次結晶化された非晶質シリコン層の上部に前記第１方向と実質的に垂直な第２方向に相互離隔された第３及び４電極を配置する段階と；
前記一次結晶化された非晶質シリコン層を第２温度で加熱しながら同時に前記第３及び４電極に第２電圧を印加して二次結晶化された非晶質シリコン層を形成する段階とを含む多結晶シリコン層の形成方法。
【請求項２】
前記第１及び２温度各々は、約５００℃〜約５５０℃の範囲であることを特徴とする請求項１に記載の多結晶シリコン層の形成方法。
【請求項３】
基板上部に非晶質シリコン層を形成する段階と；
前記非晶質シリコン層の上部に触媒金属を蒸着する段階と；
前記触媒金属が蒸着された非晶質シリコン層上部に前記非晶質シリコン層と接触して第１方向に相互離隔された第１及び２電極と前記第１方向と実質的に垂直な第２方向に相互離隔された第３及び４電極を配置する段階と；
前記非晶質シリコン層を第１温度で加熱しながら同時に前記第１及び２電極に第１電圧を印加して前記第３及び４電極に第２電圧を印加する段階とを含む多結晶シリコン層の形成方法。
【請求項４】
前記第１電圧は、第１電源から前記第１及び２電極に印加されて、前記第２電圧は、第２電源から前記第３及び４電極に印加されることを特徴とする請求項３に記載の多結晶シリコン層の形成方法。
【請求項５】
前記第１及び２電圧は、同一電圧であることを特徴とする請求項３に記載の多結晶シリコン層の形成方法。
【請求項６】
前記第１及び第２電圧は、前記第１ないし４電極に連結された同一な電源から印加されることを特徴とする請求項５に記載の多結晶シリコン層の形成方法。
【請求項７】
前記第１温度は、約５００℃〜約５５０℃の範囲であることを特徴とする請求項３に記載の多結晶シリコン層の形成方法。
【請求項８】
基板上部に非晶質シリコン層を形成する段階と；
前記非晶質シリコン層の上部に触媒金属を蒸着する段階と；
前記触媒金属が蒸着された非晶質シリコン層の一側と他側に前記非晶質シリコン層と接触して第１方向に相互離隔された第１及び２電極を配置する段階と；
前記非晶質シリコン層を第１温度で加熱しながら同時に前記第１及び２電極に第１電圧を印加して一次結晶化された非晶質シリコン層を形成する段階と；
前記一次結晶化された非晶質シリコン層の上部に前記第１方向と実質的に垂直な第２方向に相互離隔された第３及び４電極を配置する段階と；
前記一次結晶化された非晶質シリコン層を第２温度で加熱しながら同時に前記第３及び４電極に第２電圧を印加して多結晶シリコン層を形成する段階と；
前記多結晶シリコン層をパターンしてアクティブ層を形成する段階と；
前記アクティブ層上にゲート絶縁膜を形成する段階と；
前記アクティブ層上部のゲート絶縁膜上にゲート電極を形成する段階と；
前記アクティブ層に不純物をドーピングしてソース及びドレイン領域を形成する段階と；
前記ゲート電極上部にソース領域を露出する前記ソースコンタクトホールと前記ドレイン領域を露出するドレインコンタクトホールを有する層間絶縁膜を形成する段階と；
前記層間絶縁膜上部に前記ソースコンタクトホールを通して前記ソース領域と連結されるソース電極と前記ドレインコンタクトホールを通してドレイン領域と連結されるドレイン電極を形成する段階とを含む多結晶シリコン薄膜トランジスタの製造方法。
【請求項９】
前記基板と非晶質シリコン層間にバッファ層を形成する段階をさらに含むことを特徴とする請求項８に記載の多結晶シリコン薄膜トランジスタの製造方法。
【請求項１０】
前記バッファ層は、シリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）中の一つでなることを特徴とする請求項９に記載の多結晶シリコン薄膜トランジスタの製造方法。
【請求項１１】
前記第１及び２温度各々は、約５００℃〜約５５０℃の範囲であることを特徴とする請求項８に記載の多結晶シリコン薄膜トランジスタの製造方法。
【請求項１２】
基板上部に非晶質シリコン層を形成する段階と；
前記非晶質シリコン層の上部に触媒金属を蒸着する段階と；
前記触媒金属が蒸着された非晶質シリコン層上部に前記非晶質シリコン層と接触して第１方向に相互離隔された第１及び２電極と前記第１方向と実質的に垂直な第２方向に相互離隔された第３及び４電極を配置する段階と；
前記非晶質シリコン層を第１温度で加熱しながら同時に前記第１及び２電極に第１電圧を印加して前記第３及び４電極に第２電圧を印加して多結晶シリコン層を形成する段階と；
前記多結晶シリコン層をパターンしてアクティブ層を形成する段階と；
前記アクティブ層上にゲート絶縁膜を形成する段階と；
前記アクティブ層上部のゲート絶縁膜上にゲート電極を形成する段階と；
前記アクティブ層に不純物をドーピングしてソース及びドレイン領域を形成する段階と；
前記ゲート電極上部にソース領域を露出する前記ソースコンタクトホールと前記ドレイン領域を露出するドレインコンタクトホールを有する層間絶縁膜を形成する段階と；
前記層間絶縁膜上部に前記ソースコンタクトホールを通して前記ソース領域と連結されるソース電極と前記ドレインコンタクトホールを通してドレイン領域と連結されるドレイン電極を形成する段階とを含むことを特徴とする多結晶シリコン薄膜トランジスタの製造方法。
【請求項１３】
前記基板と非晶質シリコン層間にバッファ層を形成する段階をさらに含むことを特徴とする請求項１２に記載の多結晶シリコン薄膜トランジスタの製造方法。
【請求項１４】
前記バッファ層は、シリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）中の一つでなされることを特徴とする請求項１３に記載の多結晶シリコン薄膜トランジスタの製造方法。
【請求項１５】
前記第１電圧は、第１電源から前記第１及び２電極に印加されて、前記第２電圧は第２電源から前記第３及び４電極に印加されることを特徴とする請求項１２に記載の多結晶シリコン薄膜トランジスタの製造方法。
【請求項１６】
前記第１及び２電圧は、同一電圧であることを特徴とする請求項１２に記載の多結晶シリコン薄膜トランジスタの製造方法。
【請求項１７】
前記第１及び第２電圧は、前記第１ないし４電極に連結された同一な電源から印加されることを特徴とする請求項１６に記載の多結晶シリコン薄膜トランジスタの製造方法。
【請求項１８】
前記第１温度は、約５００℃〜約５５０℃の範囲であることを特徴とする請求項１２に記載の多結晶シリコン薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置用多結晶薄膜トランジスタに係り、特に薄膜トランジスタに含まれる多結晶アクティブ層である多結晶シリコン膜を結晶化する時、均等した分布の結晶粒（grain）を有するようにする結晶化方法に関する。
【背景技術】
【０００２】
一般に、多結晶シリコン薄膜を形成するためには純粹非晶質シリコン（intrinsic amorphous silicon）を所定の方法すなわち、プラズマ気相蒸着法（plasma chemical vapor deposition）やＬＰＣＶＤ（Low pressure ＣＶＤ）方法で絶縁基板に５００Åの厚さで非晶質シリコン膜を蒸着した後、これを再び結晶化する方法を用いた。結晶化方法は次のように大別して３種に分類され得る。
【０００３】
第一に、レーザー熱処理（laser annealing）方法は、非晶質シリコン薄膜が蒸着された基板にレーザーを加えて多結晶シリコンを成長する方法である。
【０００４】
第二に、固相結晶化（solid phase crystallization：以下ＳＰＣと称する）方法は、非晶質シリコンを高温で長時間熱処理して多結晶シリコンを形成する方法である。
【０００５】
第三に、金属誘導結晶化（metal induced crystallization：ＭＩＣ）方法は、非晶質シリコン上に金属を蒸着して多結晶シリコンを形成する方法であって、大面積のガラス基板を用いることができる。
【０００６】
１番目の方法であるレーザー熱処理は、現在広く研究されている多結晶シリコン形成方法であって、非晶質シリコンが蒸着された基板にレーザーエネルギーを供給して前記非晶質シリコンを溶融状態に作った後、冷却により多結晶シリコンを形成する方法である。
【０００７】
２番目の方法である固相結晶化は、６００℃以上の高温を耐えることができる石英基板に不純物の拡散を防止するために所定の厚さで緩衝層（buffer layer）を形成して、前記緩衝層上に非晶質シリコンを蒸着した後、ファーネスで高温長時間熱処理して多結晶シリコンを得る方法であって、前述したように前記固相結晶化は高温で長時間遂行されるので所望する多結晶シリコン相（phase）を得られなく、グレーン成長方向性が不規則であって薄膜トランジスタへの応用時多結晶シリコンと接続されるゲート絶縁膜が不規則に成長して素子の降伏電圧が低くなる問題点がある。また、多結晶シリコンの粒径の大きさが甚だしく不均一して素子の電気的特性を低下させるのみならず、高価の石英基板を用いる問題点がある。
【０００８】
３番目の方法である金属誘導結晶化は、低価の大面積ガラス基板を用いて多結晶シリコンを形成することができるが、前記多結晶シリコン内部のネットワーク（net work）中に金属の残留物が存在する可能性が高いために膜質の信頼性を保障するのが難しく、前記ＭＩＣ方法を新しく応用して、結晶化された多結晶シリコンを薄膜トランジスタ及び液晶表示装置のスイッチング素子に適用する試みが進行中である。
【０００９】
前記ＭＩＣ方法をさらに改善した結晶化方法として、高電圧を掛けて、高電圧により金属から発生するジュール熱を利用して非晶質シリコンを結晶質シリコンに形成する電界−金属誘導方法（ＦＥ−ＭＩＣ）がある。
【００１０】
前記電界誘導結晶化方法とは非晶質シリコン上に金属を蒸着して、前記金属に直流高電圧を印加してジュール熱を発生するようにすることによって前記非晶質シリコンが結晶化されるのに触媒役割をするようにする。このとき、前記金属を触媒金属という。
【００１１】
以下、添付された図面を参照して、ＦＥ−ＭＩＣ方法で非晶質シリコンを結晶化する方法を説明する。図１Ａないし図１Ｄは、ＦＥ−ＭＩＣ方法を利用した従来のシリコン結晶工程を順序とおり示した工程断面図である。
【００１２】
まず、図１Ａに示したように、基板１０上に酸化シリコン（ＳｉＯ2）のようなシリコン絶縁物質を蒸着してバッファ層１２を形成する。前記バッファ層１２は、工程中基板１０に湧出されるアルカリ系物質を遮断するためのものであって、基板がアルカリ系物質で形成された場合有用である。
【００１３】
次に、前記バッファ層１２の上部に非晶質シリコンを蒸着した後、脱水素化工程を進めて非晶質先行膜１４を形成する。場合によっては脱水素化工程を進めない場合もある。
【００１４】
図１Ｂに示したように、前記非晶質先行膜１４の表面にニッケル（Ｎｉ）のような触媒金属１６を蒸着する工程を進める。
【００１５】
さらに、図１Ｃに示したように、前記非晶質先行膜１４が形成された基板１０を平板状のヒーター（heater）１８に乗せた後、前記非晶質先行膜１４の一側と他側に各々電極２０を接触させる。
【００１６】
次に、前記電極２０を通して非晶質先行膜１４に高電圧を印加して結晶化する工程を進める。前述したような工程が完了されれば、図１Ｄに示したように、多結晶シリコン膜２４を形成することができる。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかし、従来の結晶化方法においては、前記電極を単一方向に構成して高電圧を印加して結晶化を進めていた。このため、単一方向の電界が分布するようになり、これによって１方向に電流が流れるようになる。従って、均一な電流分布を誘導できないために局部的な結晶粒の分布が部分的に方向性を有するようになり全体的には不均一な結晶粒分布をなすようになる。
【００１８】
本発明は前述したような問題を解決するための目的で提案されたものであり、電界を印加する第１方法は、基板の１方向に電極を構成して一次で高電圧を印加して結晶化を進め、前記一次電極方向に垂直に電極をもう一度構成して二次で高電圧を印加して結晶化工程を進めることである。
【００１９】
第２方法は、基板の上／下側と左／右側に相互対向するように同時に電極を構成した後、前記電極を通して高電圧を印加して結晶化することである。
【００２０】
前述したような第１、第２結晶化方法は、均等した分布の結晶粒を有する多結晶シリコン膜を製作することを可能にし、これにより、作動特性が改善された薄膜トランジスタを製作することができるようにする。
【課題を解決するための手段】
【００２１】
前述したような目的を達成するための本発明は、基板上部に非晶質シリコン層を形成する段階と；前記非晶質シリコン層の上部に触媒金属を蒸着する段階と；前記触媒金属が蒸着された非晶質シリコン層の一側と他側に前記非晶質シリコン層と接触して第１方向に相互離隔された第１及び２電極を配置する段階と；前記非晶質シリコン層を第１温度で加熱しながら同時に前記第１及び２電極に第１電圧を印加して一次結晶化された非晶質シリコン層を形成する段階と；前記一次結晶化された非晶質シリコン層の上部に前記第１方向と実質的に垂直な第２方向に相互離隔された第３及び４電極を配置する段階と；前記一次結晶化された非晶質シリコン層を第２温度で加熱しながら同時に前記第３及び４電極に第２電圧を印加して二次結晶化された非晶質シリコン層を形成する段階を含む多結晶シリコン層の形成方法を提供する。
【００２２】
前記結晶化温度は、５００℃〜５５０℃の範囲で定まる。
【００２３】
一方、本発明は、基板上部に非晶質シリコン層を形成する段階と；前記非晶質シリコン層の上部に触媒金属を蒸着する段階と；前記触媒金属が蒸着された非晶質シリコン層上部に前記非晶質シリコン層と接触して第１方向に相互離隔された第１及び２電極と前記第１方向と実質的に垂直な第２方向に相互離隔された第３及び４電極を配置する段階と；前記非晶質シリコン層を第１温度で加熱しながら同時に前記第１及び２電極に第１電圧を印加して前記第３及び４電極に第２電圧を印加する段階を含む多結晶シリコン層の形成方法を提供する。
【００２４】
前記第１及び２電極と連結された第１電源と、前記第３及び４電極と連結された第２電源を通して高電圧を印加する。
【００２５】
他の方法として、前記第１ないし４電極中同一な極性の電極を各々一つに連結して、これに単一電源を連結してこれを通して高電圧を印加して結晶化できる。
【００２６】
前記結晶化温度は、５００℃〜５５０℃の範囲で定まる。
【００２７】
本発明の第１特徴による多結晶薄膜トランジスタ製造方法は、基板上部に非晶質シリコン層を形成する段階と；前記非晶質シリコン層の上部に触媒金属を蒸着する段階と；前記触媒金属が蒸着された非晶質シリコン層の一側と他側に前記非晶質シリコン層と接触して第１方向に相互離隔された第１及び２電極を配置する段階と；前記非晶質シリコン層を第１温度で加熱しながら同時に前記第１及び２電極に第１電圧を印加して一次結晶化された非晶質シリコン層を形成する段階と；前記一次結晶化された非晶質シリコン層の上部に前記第１方向と実質的に垂直な第２方向に相互離隔された第３及び４電極を配置する段階と；前記一次結晶化された非晶質シリコン層を第２温度で加熱しながら同時に前記第３及び４電極に第２電圧を印加して多結晶シリコン層を形成する段階と；前記多結晶シリコン層をパターンしてアクティブ層を形成する段階と；前記アクティブ層上にゲート絶縁膜を形成する段階と；前記アクティブ層上部のゲート絶縁膜上にゲート電極を形成する段階と；前記アクティブ層に不純物をドーピングしてソース及びドレイン領域を形成する段階と；前記ゲート電極上部にソース領域を露出する前記ソースコンタクトホールと前記ドレイン領域を露出するドレインコンタクトホールを有する層間絶縁膜を形成する段階と；前記層間絶縁膜上部に前記ソースコンタクトホールを通して前記ソース領域と連結されるソース電極と前記ドレインコンタクトホールを通してドレイン領域と連結されるドレイン電極を形成する段階を含む。
【００２８】
本発明の第２特徴による多結晶薄膜トランジスタ製造方法は、基板上部に非晶質シリコン層を形成する段階と；前記非晶質シリコン層の上部に触媒金属を蒸着する段階と；前記触媒金属が蒸着された非晶質シリコン層上部に前記非晶質シリコン層と接触して第１方向に相互離隔された第１及び２電極と前記第１方向と実質的に垂直な第２方向に相互離隔された第３及び４電極を配置する段階と；前記非晶質シリコン層を第１温度で加熱しながら同時に前記第１及び２電極に第１電圧を印加して前記第３及び４電極に第２電圧を印加して多結晶シリコン層を形成する段階と；前記多結晶シリコン層をパターンしてアクティブ層を形成する段階と；前記アクティブ層上にゲート絶縁膜を形成する段階と；前記アクティブ層上部のゲート絶縁膜上にゲート電極を形成する段階と；前記アクティブ層に不純物をドーピングしてソース及びドレイン領域を形成する段階と；前記ゲート電極上部にソース領域を露出する前記ソースコンタクトホールと前記ドレイン領域を露出するドレインコンタクトホールを有する層間絶縁膜を形成する段階と；前記層間絶縁膜上部に前記ソースコンタクトホールを通して前記ソース領域と連結されるソース電極と前記ドレインコンタクトホールを通してドレイン領域と連結されるドレイン電極を形成する段階を含む。
【発明の効果】
【００２９】
前述したように非晶質先行膜上／下側と左／右側から各々または同時に高電圧を印加して結晶化を進めるようになれば、均等した分布の結晶粒でなされた多結晶シリコン膜を形成することができ、これを含んで製作された多結晶薄膜トランジスタは移動度が改善されて漏れ電流レベルが低くなり作動特性が改善される効果がある。
【発明を実施するための最良の形態】
【００３０】
以下、添付した図面を参照しながら本発明の実施例を説明する。
−−第１実施例−−
本発明は基板の１方向に相互離隔された電極を構成して一次で結晶化を進めて、前記電極を一次結晶化工程とは垂直な方向で構成して結晶化を進めることを特徴とする。
【００３１】
図２Ａないし図２Ｃは、非晶質シリコン膜を結晶化するための非晶質先行膜と電極の形状を示した斜視図である。図２Ａに示したように、基板１００上に酸化シリコン（ＳｉＯ2）のようなシリコン絶縁物質を蒸着してバッファ層１０２を形成する。前記バッファ層１０２は、工程中基板１００の表面に湧出されるアルカリ系物質を遮断するためのものであって、基板がアルカリ系物質で形成された場合有用である。
【００３２】
次に、前記バッファ層１０２の上部に非晶質シリコン（ａ−Ｓｉ：Ｈ）を蒸着した後、脱水素化工程を進めて非晶質先行膜１０４を形成する。前記脱水素化工程は、非晶質先行膜１０４が水素を含んでいるために進行しなければならない工程である。なぜなら、前記水素は３５０℃以上において薄膜を抜け出すために結晶化工程中水素が抜け出すようになれば決定票面に数多くの欠陥が発生するようになるためである。したがって、これを未然に防止すべく脱水素化工程を進める。但し、場合によっては前記脱水素化工程を進めない場合もある。
【００３３】
図２Ｂに示したように、前記非晶質先行膜１０４の表面にニッケル（Ｎｉ）のような触媒金属１０６を蒸着する工程を進める。このとき、触媒金属は極微量を蒸着する。
【００３４】
さらに、図２Ｃに示したように、前記非晶質先行膜１０４が形成された基板１００を平板状のヒーター１１８に乗せた後、前記非晶質先行膜１１４の一側と他側に各々第１及び２電極１２０ａ、１２０ｂを接触させる。前記第１及び２電極１２０ａ、１２０ｂは第１方向Ｄ1に平行した棒状であり、前記第１方向Ｄ1と実質的に垂直な第２方向Ｄ2に一定間隔離隔されて配置される。
【００３５】
次に、前記ヒーター１１８に熱を加えた状態で前記第１及び２電極１２０ａ、１２０ｂを通して５００Ｖ〜２０００Ｖの範囲内の高電圧を印加して、前記非晶質先行膜１０４を一次で結晶化する。このとき、前記第１及び２電極１２０ａ、１２０ｂ間には前記第２方向Ｄ2に平行した第１電界Ｅ1が形成され、前記触媒金属１０６は前記第１電界Ｅ1によって前記第２方向Ｄ2への拡散が促進されるので結晶化が加速される。
【００３６】
次に、図２Ｄに示したように、前記一次結晶化時の第１及び第２電極１２０ａ、１２０ｂの構成方向と垂直な方向に第３及び４電極１２０ｃ、１２０ｄを構成する。すなわち、前記第３及び４電極１２０ｃ、１２０ｄは前記第２方向Ｄ2に平行した棒状であり、前記第１方向Ｄ1に一定間隔離隔されて配置される。次に、前記第３及び４電極１２０ｃ、１２０ｄを通して５００Ｖ〜２０００Ｖの範囲内の高電圧を印加して、前記一次結晶化された膜１２２を二次で結晶化して最終的に結晶化を完了する。このとき、前記第３及び４電極１２０ｃ、１２０ｄ間には前記第１方向Ｄ1に平行した第２電界Ｅ2が形成され、前記触媒金属１０６は前記第２電界Ｅ2によって前記第１方向Ｄ1への拡散が促進されて結晶化が加速される。
【００３７】
前述したような工程を通して結晶化された多結晶シリコン膜は、従来に比べて均等した分布の結晶粒で構成されることができる。前述したような決定方法を通して結晶化された多結晶シリコン層をアクティブ層として用いた薄膜トランジスタの特性を以下グラフを通して説明する。
【００３８】
図３は、従来の工程を通して形成した多結晶シリコン層を含む薄膜トランジスタを対象として測定したものであって、図４は本発明の工程を通して形成した多結晶シリコン層を含んだ薄膜トランジスタを対象にして測定したものである。これらの図は、ＶdSを−１０Ｖに固定して、ゲート電圧を変化してあらわれるドレイン電流Ｉdの特性を示したものである。
【００３９】
図３と図４を比較すると、従来の場合には移動度が３９．１ｃｍ2／Ｖ・ｓｅｃを示し、本発明の場合には移動度が４９ｃｍ2／Ｖ・ｓｅｃを示している。また、ゲート電圧Ｖgの０Ｖから１０Ｖ間を見れば、漏れ電流（Ｉoff）レベルが本発明の場合にはるかに低いことが分かる。したがって、本願発明のように電極の位置を上／下とこれに垂直な左／右方向に変えながら結晶化工程を進めることが作動特性に有利な素子を得ることができることを証明できる。
【００４０】
以下、第２実施例を通して本発明の変形例を説明する。
−−第２実施例−−
本発明の第２実施例は、非晶質先行膜の上／下と左／右方向に同時に電極を接触して高電圧を印加して結晶化工程を進めることを特徴とする。
【００４１】
図５は、本発明の第２実施例による電極の構成を示した図面である。図示したように、基板２００上にバッファ層２０２を形成し、バッファ層２０２の上部に触媒金属２０６が蒸着された非晶質先行膜２０４を形成してこれをホットプレート２１８上に固定する。  
【００４２】
次に、前記非晶質先行膜２０４の上／下と左／右方向に各々第１ないし４電極２１０ａ、２１０ｂ、２１０ｃ、２１０ｄを構成する。前記第１及び２電極２１０ａ、２１０ｂは第１方向Ｄ1に平行した棒状を有し、前記第１方向Ｄ1に実質的に垂直である第２方向Ｄ2には一定間隔離隔されて配置される。また、前記第３及び４電極２１０ｃ、２１０ｄは第２方向Ｄ2に平行した棒状を有し、前記第１方向Ｄ1には一定間隔離隔されて配置される。このとき、相互対向する電極の任意の片側は（＋）電極または（−）電極としての役割を有する。
【００４３】
前述したように、非晶質先行膜２０４の上部に電極を構成するが、第１及び２電極２１０ａ、２１０ｂと第３及び４電極２１０ｃ、２１０ｄは相互に５ｃｍ〜７ｃｍの離隔距離Ｌを置いて構成する。このとき、前記第１及び２電極２１０ａ、２１０ｂと第３及び４電極２１０ｃ、２１０ｄの位置が近づけば、結晶化に及ぼす電流よりは対向しないで隣接した電極２１０ａと２１０ｃまたは２１０ｂと２１２ｄ間の電流が多くなるために結晶化の助けにならない。
【００４４】
また、前記第１及び２電極２１０ａ、２１０ｂと第３及び４電極２１０ｃ、２１０ｄは、各々第１及び第２電源Ｖ1、Ｖ2に独立的に連結されて結晶化に最適化された影響を及ぼすことができる高電圧を各々独立的に印加することができるようにする。
【００４５】
図５の構成は、前記第１及び２電極２１０ａ、２１０ｂと第３及び４電極２１０ｃ、２１０ｄが各々対をなして二個の独立的な電源に連結された構成であるが、場合によっては以下図６に示したように、相互近接した電極２１０ａと２１０ｄまたは２１０ｂと２１０ｃが同一性質を有する電極として連結されて一つの電源Ｖから電圧を受けるように構成することができる。
【００４６】
前述したような図５と図６の構成により非晶質先行膜を多結晶シリコンで形成することができる。
【００４７】
以下、前述したような第１及び第２実施例を通して結晶化された多結晶シリコン膜を含んだ多結晶薄膜トランジスタの製造工程を図７Ａないし図７Ｄを参照して説明する。
まず、図７Ａに示したように、バッファ層３０２が形成された基板３００上に前述したような結晶化工程を通して結晶化された多結晶シリコン膜をパターニングして、アイランド状のアクティブ層３１４を形成する。
【００４８】
連続して、前記アクティブ層３１４の上部に窒化シリコン（ＳｉＮ2）または酸化シリコン（ＳｉＯ2）を蒸着してゲート絶縁膜３１６を形成する。前記アクティブ層３１４は、チャネル領域３１４ａと、不純物がドーピングされてオーミック領域になるソース及びドレイン領域３１４ｂ、３１４ｃを有する。
【００４９】
図７Ｂに示したように、前記ゲート絶縁膜３１６が形成された基板３００の全面にアルミニウム（Ａｌ）とアルミニウム合金を含む低抵抗金属を蒸着してパターニングして、前記チャネル領域３１４ａに対応するゲート絶縁膜３１６上にゲート電極３１８を形成する。連続して、前記ゲート電極３１８が形成された基板３００の全面にｎ+またはｐ+不純物イオンをドーピングして前記ソース及びドレイン領域３１４ｂ、３１４ｃをオーミック領域として形成する。
【００５０】
このとき、前記イオンドーピングは、イオン注入（implantation）方法を用いるようになれば前記不純物イオンがドーピングされたソース及びドレイン領域３１４ｂ、３１４ｃの表面を甚だしく傷つけられる状態になる。したがって、所定の温度を加えて活性化工程を進めて前記ソース及びドレイン領域３１４ｂ、３１４ｃの表面が元来の状態に回復させて、ドーピングされたイオンが活性化及び拡散されるようにする。場合によって、前記ゲート絶縁膜３１６は、前記ゲート電極３１８をエッチストッパー（etch stoper）としてエッチングできる。
【００５１】
次に、図７Ｃに示したように、前記ゲート電極３１８が形成された基板３００の全面に前述したような絶縁物質を蒸着して層間絶縁膜３２０を形成する。連続して、前記層間絶縁膜３２０をパターニングして、前記チャネル領域３１４ａ両側のソース及びドレイン領域３１４ｂ、３１４ｃを各々露出する第１コンタクトホール３２２と第２コンタクトホール３２４を形成する。
【００５２】
次に、図７Ｄに示したように、前記層間絶縁膜３２０が形成された基板３００の全面に銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）等を含む導電性金属グループ中選択された一つを蒸着してパターニングして、前記露出されたソース及びドレイン領域３１４ｂ、３１４ｃと各々接触するソース電極３２６とドレイン電極３２８を形成する。
前述したような工程を通して本発明による多結晶薄膜トランジスタを製作することができる。
【図面の簡単な説明】
【００５３】
【図１Ａ】非晶質シリコン膜の結晶化工程を従来の工程順序に従って説明するための工程断面図である。
【図１Ｂ】図１Ａに続く工程順序の断面図である。
【図１Ｃ】図１Ｂに続く工程順序の断面図である。
【図１Ｄ】図１Ｃに続く工程順序の断面図である。
【図２Ａ】非晶質シリコン膜の結晶化工程を本発明の第１実施例の工程順序に従って説明するための工程断面図である。
【図２Ｂ】図２Ａに続く工程順序の断面図である。
【図２Ｃ】図２Ｂに続く工程順序の断面図である。
【図２Ｄ】図２Ｃに続く工程順序の断面図である。
【図３】従来によって製作された多結晶シリコン膜を含む薄膜トランジスタのドレイン電流特性を示したグラフである。
【図４】本発明によって製作された多結晶シリコン膜を含む薄膜トランジスタのドレイン電流特性を示したグラフである。
【図５】本発明の第２実施例による電極構成を示した斜視図である。
【図６】本発明の第２実施例の変形された電極構成を示した斜視図である。
【図７Ａ】本発明による多結晶シリコン薄膜トランジスタの製造工程を工程順序に従って説明するための工程断面図である。
【図７Ｂ】図７Ａに続く工程順序の断面図である。
【図７Ｃ】図７Ｂに続く工程順序の断面図である。
【図７Ｄ】図７Ｃに続く工程順序の断面図である。
【符号の説明】
【００５４】
１００：基板、１０２：バッファ層、１０４：非晶質シリコン層、１０６：触媒金属、１１８：ホットプレート、１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ：第１ないし４電極。
【図１Ａ】
2004158850.tif 000003
【図１Ｂ】
2004158850.tif 000004
【図１Ｃ】
2004158850.tif 000005
【図１Ｄ】
2004158850.tif 000006
【図２Ａ】
2004158850.tif 000007
【図２Ｂ】
2004158850.tif 000008
【図２Ｃ】
2004158850.tif 000009
【図２Ｄ】
2004158850.tif 000010
【図３】
2004158850.tif 000011
【図４】
2004158850.tif 000012
【図５】
2004158850.tif 000013
【図６】
2004158850.tif 000014
【図７Ａ】
2004158850.tif 000015
【図７Ｂ】
2004158850.tif 000016
【図７Ｃ】
2004158850.tif 000017
【図７Ｄ】
2004158850.tif 000018