(57)【要約】【課題】入力画像データに表示パネルの動作を容易に、かつプログラマブルに同期させること。【解決手段】オシレータからの固定周波数クロックに基づき、モニタ制御部３１は、垂直周期をビデオ信号の２フレームに１回の割り合いで時間変更を行い、入力ビデオ信号に対する出力ビデオ信号の垂直スキャンの位相を所望の位相にあわせ込むために、入力ビデオ信号と出力ビデオ信号のフレーム毎の比較を行って、水平スキャン時間を調整して、焼きつきや画面位置ずれを防止する。【選択図】      図１
2004341358.tif 000002
【特許請求の範囲】
【請求項１】
入力画像データを画像表示部に出力する際に、該入力画像データに画像表示部の表示方式を適合させるべく、前記入力画像データの同期周波数に、前記画像表示部の表示方式における画像データの同期周波数を同期させる同期制御方法において、
垂直周期を前記画像表示部へ出力する画像データのフレームに１回の割り合いで時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、段階的に前記入力画像データタイミングに同期させる同期工程
を含むことを特徴とする同期制御方法。
【請求項２】
前記同期工程では、前記垂直周期を前記画像表示部へ出力する画像データの偶数フレームに１回の割り合いで時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、段階的に前記入力画像データタイミングに同期させることを特徴とする請求項１に記載の同期制御方法。
【請求項３】
前記同期工程では、水平周期の変更の際に、水平スキャン当り、水平有効画素数の２０％のクロック数を最大変化量として時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、前記入力画像データタイミングに同期させることを特徴とする請求項１または２に記載の同期制御方法。
【請求項４】
前記同期工程では、前記入力画像データの周波数の整数倍または整数分の一で同期をとることを特徴とする請求項１〜３のいずれか一つに記載の同期制御方法。
【請求項５】
前記同期制御方法では、前記同期工程を行った後に、前記出力画像データの垂直スキャンの位相を、前記入力画像データの所望の位相にあわせ込む位相合わせ工程
をさらに含むことを特徴とする請求項１〜４のいずれか一つに記載の同期制御方法。
【請求項６】
入力画像データを画像表示部に出力する際に、該入力画像データに画像表示部の表示方式を適合させるべく、前記入力画像データの同期周波数に、前記画像表示部の表示方式における画像データの同期周波数を同期させるモニタ制御部を有する画像表示装置において、
前記モニタ制御部内で、垂直周期を前記画像表示部に出力する画像データのフレームに１回の割り合いで時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、段階的に前記入力画像データタイミングに同期させる同期手段
を備えたことを特徴とする画像表示装置。
【請求項７】
前記同期手段は、前記垂直周期を前記画像表示部に出力する画像データの偶数フレームに１回の割り合いで時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、段階的に前記入力画像データタイミングに同期させることを特徴とする請求項６に記載の画像表示装置。
【請求項８】
前記同期手段は、水平周期の変更の際に、水平スキャン当り、水平有効画素数の２０％のクロック数を最大変化量として時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、前記入力画像データタイミングに同期させることを特徴とする請求項６または７に記載の画像表示装置。
【請求項９】
前記同期手段は、前記入力画像データの周波数の整数倍または整数分の一で同期をとることを特徴とする請求項６〜８のいずれか一つに記載の画像表示装置。
【請求項１０】
前記画像表示装置は、前記同期手段による同期後に、前記出力画像データの垂直スキャンの位相を、前記入力画像データの所望の位相にあわせ込む位相合わせ手段
をさらに備えたことを特徴とする請求項６〜９のいずれか一つに記載の画像表示装置。
【請求項１１】
前記モニタ制御部は、デジタルＰＬＬからなることを特徴とする請求項６〜１０のいずれか一つに記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ホストＰＣ（パーソナルコンピュータ）などからの入力画像データである入力ビデオ信号と、画像表示部である表示パネルの同期をとる同期制御方法および画像表示装置に関するものである。
【０００２】
【従来の技術】
近年の液晶パネル製造技術の進歩により、ＴＦＴ−ＬＣＤを用いたフラットパネルディスプレイなどにおいては、２００ＤＰＩ（Ｄｏｔ  Ｐｅｒ  Ｉｎｃｈ）・９００万画素を超えるＱＵＸＧＡＷ（Ｑｕａｄ  Ｕｌｔｒａ  ｅＸｔｅｎｄｅｄ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ  Ｗｉｄｅ：３８４０×２４００ピクセル）やＱＵＸＧＡ（Ｑｕａｄ  Ｕｌｔｒａ  ｅＸｔｅｎｄｅｄ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ：３２００×２４００ピクセル）などの高精細で高画素数の画像表示装置が開発、販売されており、非常に膨大な情報量の画像データを高精細に表示することが可能となったが、通常のＯＡ用途や一般のＰＣ向けのアプリケーションを用いた画像表示処理装置と、この画像表示装置との表示処理能力に大きな差が生じてしまい、この画像表示装置の持つ高精細で高画素数という特徴を有効に活用できない状況になっていた。
【０００３】
たとえば、かかる高精細の表示パネルにホストＰＣから送られてくる画像データ（ビデオ信号）を表示させる場合、高精細度が増せば増すほど、表示パネルで同じフレームリフレッシュレートを維持しようとすると、ビデオインターフェース上のデータ転送レートを大きくしなければならない。また、高精細ＬＣＤパネルも処理データの増大から所望のフレームリフレッシュレートを性能上維持できない場合も多い。
【０００４】
そこで、従来では、表示パネルがビデオ信号出力の推奨タイミングを持ち、表示パネルは、ホストＰＣ側にこの表示パネル用の推奨タイミングを要求し、ホストＰＣがビデオ信号を出力可能な場合には、たとえばホストＰＣからこの推奨タイミングでビデオ信号を、ビデオインターフェースを介して表示させていた。また、ビデオ信号の出力が不可能な場合には、表示パネルは、ホストＰＣとは同期せずに、非同期吸収回路を用いてＰＣから送られるビデオ信号を表示させていた。
【０００５】
また、ＰＣからのビデオ信号と表示パネルを同期させる方法としては、画像出力用クロック、水平同期信号および垂直同期信号を完全に一致させる場合と、画像出力用クロックは表示パネル内部のものを使用し、水平同期信号、垂直同期信号のみを同期させる場合（たとえば特許文献１の場合）とがある。図６は、従来の画像表示装置の構成の一例を示す構成図であり、アナログＰＬＬ１０を用いて、入力するビデオ信号と、ＣＲＴの表示パネル２０の同期をとっている。アナログＰＬＬには、入力ビデオ信号から垂直同期信号、水平同期信号と、モニタインターフェースブロック３０のカウンタ３２で生成された制御信号の中の出力用垂直同期信号が入力され、アナログＰＬＬ１０は、これら垂直同期信号に基づいて、出力用クロックを生成している。
【０００６】
モニタインターフェースブロック３０は、カウンタ３２の他に、入力するビデオ信号をいったん格納した後に出力する同期用ＦＩＦＯメモリ３５と、カウンタ３２を内部に有するモニタ制御部３１とからなり、モニタ制御部３１は、同期用ＦＩＦＯメモリ３５から出力されるビデオ信号をフレームメモリ４０に書き込む書き込み制御、およびアナログＰＬＬ１０からの出力用クロックによって、カウンタ３２から出力される制御信号（垂直同期信号、水平同期信号、ディスプレイイネーブル信号（以下、「ＤＥ信号」という）に基づいて、フレームメモリ４０のビデオ信号を表示パネル２０に出力する読み出し制御を行っている。
【０００７】
【特許文献１】
特開平１０−４９１２０号公報（１−７頁、図１）
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の完全一致の場合では、表示パネルの出力用クロックを入力クロックと完全同期させるように、アナログＰＬＬを用いて出力クロックを変更するので、表示パネルの特殊な推奨タイミングをホストＰＣがサポートしなければならず、ホストＰＣへの動作上の制約（たとえばブランキング幅などの割合が一定になるように、クロック数を設定しなければいけないなどの制約）が多くなるという問題点があった。また、この従来例では、アナログＰＬＬを用いるので、回路構成が複雑になるとともに、ロックレンジの狭さ、追従性、アナログＰＬＬを採用することによるシステムの製作コストの増加、電源の安定性の要求などの種々の問題点があった。
【０００９】
また、従来の水平同期信号、垂直同期信号のみを同期させる場合では、表示パネルに対して最初に同期をとる場合に、多大な誤差を修正する事態が発生する。この事態では、表示パネルに規定外のタイミングノイズとして現れ、画像の乱れ、フリッカーの発生などを引き起こすという問題点があった。また、この従来例でも、上記と同様に、ホストＰＣが表示パネルの特殊な推奨タイミングをサポートしなければならないので、制約が多くなり、さらにホストＰＣの出力が、このホストＰＣと表示パネルの同期が可能な領域と不可能な領域の境界近傍にある出力の場合には、ノイズが発生し続けるという問題点もあった。さらに、出力ビデオ信号を入力ビデオ信号に急激に合わせ込むと、回路素子に無理がかかって破損を招く場合もあるので、ゆっくり合わせ込む必要があり、この場合には、外付けの新たなロジックの回路素子が必要となるという問題点もあった。
【００１０】
この発明は、上記問題点に鑑みなされたもので、入力画像データに表示パネルの動作を、表示画像の乱れがなく、かつ容易に、かつプログラマブルに同期させることができる同期制御方法および画像表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１にかかる同期制御方法においては、入力画像データを画像表示部に出力する際に、該入力画像データに画像表示部の表示方式を適合させるべく、前記入力画像データの同期周波数に、前記画像表示部の表示方式における画像データの同期周波数を同期させる同期制御方法において、垂直周期を前記画像表示部へ出力する画像データのフレームに１回の割り合いで時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、段階的に前記入力画像データタイミングに同期させる同期工程を含むことを特徴とする同期制御方法が提供される。
【００１２】
この発明によれば、垂直周期を画像表示部へ出力する画像データのフレームに１回の割り合いで時間変更を行って、表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させることで、画像表示部である表示パネルの焼きつきを防止し、それに伴う画像の乱れを防止し、かつ該同期工程を行うにあたりその動作を容易な回路構成で、かつプログラマブルに行うことができる。
【００１３】
また、請求項２にかかる同期制御方法においては、前記同期工程では、前記垂直周期を前記画像表示部へ出力する画像データの偶数フレームに１回の割り合いで時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、段階的に前記入力画像データタイミングに同期させることを特徴とする。
【００１４】
この発明によれば、垂直周期を画像表示部へ出力する画像データの偶数フレームに１回の割り合いで時間変更を行って、表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させることで、画像表示部である表示パネルの焼きつきを防止し、それに伴う画像の乱れを防止し、かつ該同期工程を行うにあたりその動作を容易な回路構成で、かつプログラマブルに行うことができる。
【００１５】
また、請求項３にかかる同期制御方法においては、前記同期工程では、水平周期の変更の際に、水平スキャン当り、水平有効画素数の２０％のクロック数を最大変化量として時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、前記入力画像データタイミングに同期させることを特徴とする。
【００１６】
この発明によれば、前記同期工程で水平周期の変更の際に、水平スキャン当り、水平有効画素数の２０％のクロック数を最大変化量として時間変更を行って、画像表示部である表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させることで、表示パネルの画面位置ずれを防止し、それに伴う画像の乱れを防止し、かつ該同期工程を行うにあたり、その動作を容易な回路構成で、プログラマブルに行うことができる。
【００１７】
また、請求項４にかかる同期制御方法においては、前記同期工程では、前記入力画像データの周波数の整数倍または整数分の一で同期をとることを特徴とする。
【００１８】
この発明によれば、たとえば出力画像データの基準点を間引くことによって、この出力画像データを入力画像データの周波数の整数倍または整数分の一で同期をとることで、入力画像データに対し広い同期可能範囲を提供する。
【００１９】
また、請求項５にかかる同期制御方法においては、前記同期工程を行った後に、前記出力画像データの垂直スキャンの位相を、前記同期工程で用いた時間変更手法を用いて、前記入力画像データの所望の位相にあわせ込む位相合わせ工程をさらに含むことを特徴とする。
【００２０】
この発明によれば、上述した同期工程の時間変更手法を用いることによって、画像表示部における画像の乱れを防止しながら、出力画像データの垂直スキャンの位相を、入力画像データの所望の位相にあわせ込むことができ、これにより前記入力画像データと前記出力画像データの位相のづれによる画像の不整合を排除し、かつこの位相合わせ工程によって位相調整を行うにあたり、その動作を容易な回路構成で、プログラマブルに行うことができる。
【００２１】
また、請求項６にかかる画像表示装置では、入力画像データを画像表示部に出力する際に、該入力画像データに画像表示部の表示方式を適合させるべく、前記入力画像データの同期周波数に、前記画像表示部の表示方式における画像データの同期周波数を同期させるモニタ制御部を有する画像表示装置において、前記モニタ制御部内で、垂直周期を前記画像表示部に出力する画像データのフレームに１回の割り合いで時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、段階的に前記入力画像データタイミングに同期させる同期手段を備えたことを特徴とする画像表示装置が提供される。
【００２２】
この発明によれば、モニタ制御部内の同期手段で、垂直周期を前記画像表示部へ出力する画像データのフレームに１回の割り合いで時間変更を行って、画像表示部である表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させることで、表示パネルの焼きつき防止し、それに伴う画像の乱れを防ぎ、かつ該同期手段による同期を行うにあたり、その動作を容易な回路構成で、プログラマブルに行うことができる。
【００２３】
また、請求項７にかかる画像表示装置では、前記同期手段は、前記垂直周期を前記画像表示部に出力する画像データの偶数フレームに１回の割り合いで時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、段階的に前記入力画像データタイミングに同期させることを特徴とする。
【００２４】
この発明によれば、モニタ制御部内の同期手段で、垂直周期を前記画像表示部へ出力する画像データの偶数フレームに１回の割り合いで時間変更を行って、画像表示部である表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させることで、表示パネルの焼きつき防止し、それに伴う画像の乱れを防ぎ、かつ該同期手段による同期を行うにあたり、その動作を容易な回路構成で、プログラマブルに行うことができる。
【００２５】
また、請求項８にかかる画像表示装置では、前記同期手段は、水平周期の変更の際に、水平スキャン当り、水平有効画素数の２０％のクロック数を最大変化量として時間変更を行って、前記画像表示部へ出力する前記画像データタイミングを、前記入力画像データタイミングに同期させることを特徴とする。
【００２６】
この発明によれば、同期手段は、水平周期の変更の際に、水平スキャン当り、水平有効画素数の２０％、好ましくは１％のクロック数を最大変化量として時間変更を行って、表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させることで、表示パネルの画面位置ずれを防止し、それに伴う画像の乱れを防ぎ、かつ該同期手段による同期を行うにあたり、その動作を容易な回路構成で、プログラマブルに行うことができる。
【００２７】
また、請求項９にかかる画像表示装置では、前記同期手段は、前記入力画像データの周波数の整数倍または整数分の一で同期をとることを特徴とする。
【００２８】
この発明によれば、同期手段は、たとえば出力画像データの基準点を間引くことによって、出力画像データと入力画像データの周波数が同じ場合は無論のこと、この出力画像データを入力画像データの周波数の整数倍または整数分の一で同期をとることで、入力画像データに表示パネルの広い同期範囲を提供する。
【００２９】
また、請求項１０にかかる画像表示装置は、前記同期手段による同期後に、前記同期手段で用いた時間変更手法を用いて、前記出力画像データの垂直スキャンの位相を、前記入力画像データの所望の位相にあわせ込む位相合わせ手段をさらに備えたことを特徴とする。
【００３０】
この発明によれば、上述した同期手段の時間変更手法によって、画像表示部における画像の乱れを防止しながら、位相合わせ手段によって出力画像データの垂直スキャンの位相を、入力画像データの所望の位相にあわせ込むことができ、これにより前記入力画像データと前記出力画像データの位相のづれによる画像の不整合を排除し、かつこの位相合わせ手段によって位相調整を行うにあたり、その動作を容易な回路構成で、プログラマブルに行うことができる。
【００３１】
また、請求項１１にかかる画像表示装置では、前記モニタ制御部は、デジタルＰＬＬからなることを特徴とする。
【００３２】
この発明によれば、モニタ制御部をデジタルＰＬＬ回路で構成し、固定周波数のクロックを用いて、表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させることで、従来必要となっていた外付けの回路素子が不要となる。
【００３３】
【発明の実施の形態】
以下に図１〜図７の添付図面を参照して、この発明にかかるビデオ入力信号と表示パネルの同期制御方法および画像表示装置の好適な実施の形態を説明する。なお、以下の実施の形態では、表示パネルとして、液晶表示パネル（以下、「ＬＣＤパネル」という）を用いた場合について説明する。また、以下の図において、図８と同様の構成部分については、説明の都合上、同一符号を付記するものとする。
【００３４】
（実施の形態）
図１は、この発明にかかる画像表示装置の構成の一例を示す構成図である。図１において、この画像表示装置は、ＬＣＤパネル２０の出力用クロックの供給源であるオシレータ１１と、解像度や電気特性の異なるＬＣＤパネル毎に、同期のとり方を規定するためのＲＯＭ１２と、高精細のＬＣＤパネル２０と、たとえばＰＣとＬＣＤパネル２０間で入出力の制御を行うモニタインターフェースブロック（以下、「ＭＩＢ」という）３０と、ビデオ信号を格納するフレームメモリ４０とから構成されており、この画像表示装置では、ＬＣＤパネル２０のサポートできないタイミングもビデオ信号として想定されるため、フレームレート変換が行える構成になっている。また、通常はこの構成に、たとえば入出力のデータ変換用のＩＣが必要になる場合がある。
【００３５】
オシレータ１１は、固定周波数発振器からなり、ＬＣＤパネル２０の出力用固定レートのクロック（以下、「出力用クロック」という）を生成して、ＭＩＢ３０に出力している。ＲＯＭ１２は、解像度や電気特性の異なるＬＣＤパネル毎に、プログラマブルに設定された同期のとり方を示す設定情報が記憶されている。この実施の形態では、たとえば垂直周期を出力ビデオ信号の偶数フレームに１回の割り合いで時間変更を行うので、そのフレーム数や水平スキャン時間の増減数の情報などが記憶されている。
【００３６】
モニタ制御部３１では、同期制御部３４がこのＲＯＭ１２に設定された設定情報に基づいて、制御信号を作成し直し、モニタ制御部３１は、入力するビデオ信号のデータを一度フレームメモリ４０に書き込む書き込み制御を行い、さらにその後、ＬＣＤパネル２０のタイミングで、このデータをフレームメモリ４０から読み出す読み出し制御を行い、ＬＣＤパネル２０の出力タイミングでデータを転送している。
【００３７】
この実施の形態では、クロック数によるフレーム時間の時間同期方法として、たとえばフレーム単位にＬＣＤパネル２０の出力の水平スキャン時間（以下、「ライン時間」という）を調整する方法を用いている。なお、この発明は、これに限らず、たとえばこの調整方法で、誤差軽減のためライン時間の調整を１ライン単位で細かく変更する方法を用いることも可能である。
【００３８】
図２は、同期制御部３４を含むモニタ制御部３１の論理構成の一例を示す論理構成図である。図２において、モニタ制御部３１は、入力フレーム時間チェック部３１ａと、フレーム時間比較部３１ｂと、パネル位相比較部３１ｃと、パネルタイミング発生部３１ｅの動作を制御するシーケンサ３１ｄと、ライン時間をオシレータ１１からの出力クロックのカウント数単位で変化させるパネルタイミング発生部３１ｅとから構成されている。なお、このオシレータ１１からの出力クロックは、入力フレーム時間チェック部３１ａ、フレーム時間比較部３１ｂ、パネル位相比較部３１ｃおよびシーケンサ３１ｄにも取り込まれている。
【００３９】
入力フレーム時間チェック部３１ａは、入力するビデオ信号（垂直同期信号）の垂直周期のタイミングが表示パネル２０の同期できる範囲（以下、「同期領域」という）にあるかどうかを、フレーム毎に確認している。この確認は、入力するビデオ信号のフレーム時間をオシレータ１１からの出力クロックでカウントした数で行い、このチェック部３１ａは、この結果（フレーム時間レンジ）をシーケンサ３１ｄに出力している。この同期領域は、フレーム時間の整数分の１、整数倍の多重数分存在し、このチェック部３１ａは、この同期領域の情報（多重モード）をフレーム時間比較部３１ｂとパネル位相比較部３１ｃに出力している。
【００４０】
フレーム時間比較部３１ｂは、入力ビデオ信号（垂直同期信号）とＬＣＤパネル２０への出力ビデオ信号（垂直同期信号）のフレーム時間の差を誤差許容範囲内にあわせ込むために、フレーム時間と入力フレーム時間チェック部３１ａからの同期領域の情報から、この入力ビデオ信号と出力ビデオ信号とのフレーム毎に比較を行い、この比較結果とＲＯＭ１２に規定された値に基づく水平スキャン時間の調整指示をパネルタイミング発生部３１ｅに出力する。また、フレーム時間比較部３１ｂは、この結果（パネルタイミング同期）をシーケンサ３１ｄに出力している。
【００４１】
パネル位相比較部３１ｃは、入力ビデオ信号（垂直同期信号）に対する出力ビデオ信号（垂直同期信号）の垂直スキャンの位相を所望の位置にあわせ込むために、この入力ビデオ信号と出力ビデオ信号のフレーム毎に比較を行い、この比較結果とＲＯＭ１２に規定された値に基づく水平スキャン時間の調整指示をパネルタイミング発生部３１ｅに出力する。また、パネル位相比較部３１ｃは、あわせ込みが長時間失敗した場合の状態（フェーズロック不可能な状態）をシーケンサ３１ｄに出力している。水平スキャン時間の増減の決定は、入力ビデオ信号の最初のピクセル（座標０，０）のデータが入力されたときの、出力ビデオ信号中のラインの値と所望のラインの値とを比較することで行う。
【００４２】
この発明では、ＬＣＤパネルの周期変更の制約の条件として、焼きつき防止のため、垂直周期の長周期・短周期の繰り返しが長時間持続することを避け、偶数フレーム、たとえば２フレーム、４フレームに１回の時間変更とし、水平周期変更の際のクロック数の変化量は、画面位置ずれ防止のため、１０クロック（水平有効画素数の約２％）、好ましくは４クロック（水平有効画素数の約０．８％）を最大変化量とする。
【００４３】
ここで、この水平有効画素数とは、表示パネルの水平画素数をモニタ制御部が処理する画素データの並列数で除算したものであり、この実施の形態の水平有効画素数は、以下の式で与えられる。なお、この式は、表示パネル２０がＱＵＸＧＡＷモニタの場合を示す。
４８０＝３８４０（ＱＵＸＧＡＷモニタの水平画素数）÷８（ＭＩＢ３０の処理画素の並列度）
【００４４】
また最大変化量は、画像表示装置の入力ビデオ信号への追従性と画像表示部であるＬＣＤパネルの周期変更への追従性を考慮して決定される。この実施の形態のように、水平周期の変更で入出力ビデオ信号の同期をとる場合、水平周期時間におけるブランク期間を調整する。通常、この水平周期時間におけるブランク期間は、有効画素数の約３０％程度であり、多くとも５０％程度を見積もれば十分である。この５０％の範囲を変化する場合、１回の周期変更に対して最大変化量が２％であれば、２５回の周期変更により、その範囲をカバーでき、かつ２５回の垂直周期変更は、２フレーム毎の変更を行った場合、画像表示部の垂直周波数が４０Ｈｚ程度としても、約１．２秒で追従する。
【００４５】
位相合わせ時の最大変化量は、同期時の最大変化量と異なる値で設定することも可能である。その場合、位相合わせ時の最大変化量も、所望位相への追従性と画像表示部であるＬＣＤパネルの周期変更への追従性を考慮して決定される。所望位相への追従に要するフレーム数は、両方向調整（垂直時間の増減により位相調整を行う）で、２フレームに１回の時間変更の場合、次式で与えられる。ここで、Ｖｔは垂直周期時間、ΔＶｔは垂直周期時間の時間変更による差分である。
（フレーム数）＝［（０．５・Ｖｔ）／（ΔＶｔ）］・２
【００４６】
ここで、水平周期時間におけるブランク期間を５０％と仮定し、１回の周期変更に対して最大変化量が、同期時と同じ水平有効画素数の２％であれば、ΔＶｔは、Ｖｔの１．３３％となり、この位相追従に要するフレーム数は７５フレームとなり、画像表示部の垂直周波数が４０Ｈｚ程度としても、約１．９秒で所望位相を提供できる。
【００４７】
同期と位相合わせに要する時間は、双方とも最大変化量が水平有効画素数の２％で、画像表示部の垂直周波数が４０Ｈｚ程度あれば、約３．１秒で全ての工程が終了する。この時間は、使用者に何ら違和感を与える時間ではない。また、この水平有効画素数の２％という値も、この発明では前述の通り、容易に変更可能である。
【００４８】
また、垂直周期内で複数回水平周期が変化しないことの制約が条件となることもある。この実施の形態では、たとえば垂直周期をビデオ信号の２フレームに１回の割り合いで垂直時間変更の制御を行い、かつ水平スキャン時間の増減は、今回の例では垂直スキャン当り、１回の増減のみで制御を行うものとする。垂直周期内で複数回水平周期が変化することが可能な画像表示部であれば、水平周期を細かく増減し、垂直周期の入出力ビデオ信号間の誤差を減らすことが可能である。
【００４９】
パネルタイミング発生部３１ｅは、フレーム時間比較部３１ｂとパネル位相比較部３１ｃからの調整指示とシーケンサ３１ｄからの状態の情報によって、フレーム時間を変更している。この実施の形態では、ビデオ信号の２フレーム毎に１回、水平スキャン時間を規定し直すことで調整する。水平スキャン時間調整の差分は、ＬＣＤパネルの入力仕様と同期時間変化に対する追従特性、モニタインターフェースブロックの入力ビデオ信号への同期追従仕様を考慮し、なるべく大きな値が決定され、ＲＯＭ１２に格納されている。
【００５０】
シーケンサ３１ｄは、入力フレーム時間チェック部３１ａ、フレーム時間比較部３１ｂおよびパネル位相比較部３１ｃからの信号により状態遷移を行い、パネルタイミング発生部３１ｅの動作を制御している。
【００５１】
このモニタ制御部３１は、ディジタルＰＬＬで構成することができ、ホストＰＣからの入力ビデオ信号を、ＬＣＤパネル２０の出力ビデオ信号にデジタル的にあわせ込んで同期をとることが可能となる。
【００５２】
次に、このモニタ制御部におけるビデオ信号との同期動作を図３の状態遷移図および図４の垂直周期時間の推移例の図に基づいて説明する。まず、画像表示装置のパワーがオンになると、モニタ制御部はフリーラン（Ｆｒｅｅ−ｒｕｎ）状態に状態を遷移する（ステップ１０１）。このフリーラン状態では、オシレータ１１からの出力クロックにより、パネルタイミング発生部３１ｅは、ＬＣＤパネル２０が規定する推奨タイミングを出力しており、ＬＣＤパネル２０は、この推奨タイミングで画像表示を行う。これにより、ＬＣＤパネル２０の許容できないビデオ信号の入力においても、画面の乱れは発生しない。なお、ビデオ信号の入力に対する過敏な反応を防ぐため、入力フレーム時間チェック部３１ａは、このビデオ信号の入力が数フレーム安定した後の結果をシーケンサ３１ｄに出力している。
【００５３】
次に、入力フレーム時間チェック部３１ａは、入力するビデオ信号の垂直周期のタイミングが表示パネル２０の同期領域にあるかどうか判断し（ステップ１０２）、ビデオ信号がこの同期領域にあり、ＬＣＤパネル２０への出力タイミングがフレーム時間単位でビデオ信号入力に同期可能な場合には、シーケンサ３１ｄは、シンク−フレーム（Ｓｙｎｃ−ｆｒａｍｅ）状態に遷移する（ステップ１０３）。
【００５４】
シンク−フレーム状態では、パネルタイミング発生部３１ｅがフレーム時間比較部３１ｂのフレーム時間の増減指示に従い、垂直周期を、ビデオ信号の偶数フレーム（２フレーム）毎に１回の割り合いで垂直周期の変更を行うことによって、ビデオ信号の出力タイミングを段階的に調整している。この実施の形態では、入力ビデオ信号の垂直周期に出力ビデオ信号の垂直周期を所望の時間にあわせ込むため、出力クロックの数により決定されるＬＣＤパネル２０へのライン時間を、出力クロックの水平カウント数をＲＯＭ１２に規定されている微少カウント（水平スキャン当り、水平有効画素数の２％以下である１クロックから１０クロック）づつ変化させ、この結果としてＬＣＤパネルへの出力ビデオ信号のフレーム時間を微少時間づつ入力ビデオ信号のフレーム時間へ段階的にあわせる。この微少変化時間の制御と同期完了の確認は、フレーム時間比較部３１ｂが行う。そして、入力ビデオ信号がフレームの同期領域内で（ステップ１０４）、かつフレーム時間の同期が完了したら（ステップ１０５）、フレーム時間比較部３１ｂがパネルタイミングが同期した旨の信号をシーケンサ３１ｄに出力して、ロック−フェーズ（Ｌｏｃｋ−ｐｈａｓｅ）状態に遷移する（ステップ１０６）。なお、この制御では、ＰＣからの入力ビデオ信号、ＬＣＤパネルへの出力ビデオ信号の基準点を間引くことによって、整数分の一、整数倍の同期を行うこともできる。
【００５５】
また、ステップ１０５，１０６で入力ビデオ信号が同期領域外になった場合、または同期がとれていない場合には、シーケンサ３１ｄは、リカバリィ（Ｒｅｃｏｖｅｒｙ）状態に遷移する（ステップ１１１）。
【００５６】
この同期方法としては、たとえば出力ビデオ信号の垂直周期が入力ビデオ信号の垂直周期から大きく離れている場合には、水平スキャン時間を１０クロックづつ大きく変化させ、出力ビデオ信号の垂直周期が入力ビデオ信号の垂直周期の近傍になった後、出力クロックの水平カウント数を微少カウントに変化させることにより、出力ビデオ信号のフレーム時間を入力ビデオ信号のフレーム時間に迅速に合わせることができる。この種々の条件下の微少カウンタは、ＲＯＭ１２に規定されているので、容易にプログラマブルにすることが可能となる。
【００５７】
なお、同期方法としては、画像表示装置の入力ビデオ信号に対する追従性が落ちるが、制御の簡便性のため、水平スキャン時間をある一定の微少時間（水平スキャンあたり１クロック）で制御することも可能である。
【００５８】
ロック−フェーズ状態では、パネル位相比較部３１ｃのフレーム時間の増減指示に従い、パネルタイミング発生部３１ｅがフレーム毎に水平スキャン時間を変更することによりビデオ信号の出力タイミングを調整し、入力ビデオ信号と出力ビデオ信号を所望の時間関係にする。このロック−フェーズ状態では、入力ビデオ信号が調整可能な同期領域の範囲で動いたかどうか判断し（ステップ１０７）、入力ビデオ信号がフレームの同期領域内か判断し（ステップ１０８）、また同期が取れているか判断し（ステップ１０９）、さらにフェーズロックができているか判断する（ステップ１１０）。パネル位相比較部３１ｃのフレーム時間の増減指示も、シンク−フレーム状態と同じ時間変更手法を用いて行われ、ＲＯＭ１２に規定されているロック−フェーズ状態における、変更フレーム数（２フレーム，４フレーム…）と微少時間の値（水平スキャン当り、水平有効画素数の２％以下である１クロックから１０クロック）に基づいて行われる。
【００５９】
ここで、これらの条件から外れた場合には、リカバリィ状態に遷移し（ステップ１１１）、このリカバリィ状態では、パネルタイミング発生部３１ｅが、シンク−フレーム状態の場合の動作とは逆に、ビデオ信号の出力タイミングをＬＣＤパネルの推奨タイミングになるように、ＲＯＭ１２に規定されたリカバリィ状態における、単位フレーム数毎に、微少クロック数づつ水平スキャンのクロック数を増減していき、この推奨タイミングになり次第（ステップ１１２）、シーケンサ３１ｄは、フリー−ラン状態に遷移して戻るように動作する。
【００６０】
このように、この実施の形態では、垂直周期をビデオ信号の偶数フレームに１回の割り合いで、水平スキャン当り、水平有効画素数の約２％である１０クロックを最大変化量として時間変更を行って、ＬＣＤパネルへ出力するビデオ信号の出力タイミングを、段階的にビデオ信号の入力タイミングに同期させるので、画像の乱れ、フリッカーを防いで同期工程を容易に行うことができ、かつこの同期工程での時間変更をクロック数単位で行うことで、同期工程をプログラマブルにすることを容易に可能とする。
【００６１】
また、この実施の形態では、入力ビデオ信号の周波数と同一の場合は無論のこと、入力ビデオ信号、出力ビデオ信号のフレーム時間のうち、一方のフレーム時間が他方のフレーム時間より整数倍長い場合、フレーム時間の短い方の基準点を間引くことによって、この周波数の整数倍または整数分の一で同期をとるので、入力ビデオ信号と出力ビデオ信号の同期をとるレンジが広がるとともに、図５〜図７の波形図に示すように、ある一定誤差の基で同期をとることができる。これにより、この実施の形態では、入力画像データに表示パネル同期範囲を広く提供でき、胴切れ（ティアリング）やコマ跳び（フレームドロップ）などの画面不整合を防ぐことができる。なお、図５は、入力ビデオ信号と出力ビデオ信号の周波数と同一の場合、図６は、入力ビデオ信号の周波数が、出力ビデオ信号の周波数の整数倍の場合における波形図である。図７は、入力ビデオ信号の周波数が、出力ビデオ信号の周波数の整数分の一の場合における波形図であり、これらいずれかの場合も同期をとることができた。
【００６２】
また、この実施の形態では、ＲＯＭに記憶された解像度や電気特性の異なるＬＣＤパネル毎に設定された同期のとり方を示す設定情報を同期制御部に読み出して同期制御に用いることができるので、このＲＯＭを換えるだけでプログラマブルに出力ビデオ信号と入力ビデオ信号の同期をとることが可能となる。
【００６３】
また、この実施の形態では、モニタ制御部をデジタルＰＬＬ回路で構成することが可能なので、入力ビデオ信号の同期周波数を、ＬＣＤパネルの表示方式におけるビデオ信号の同期周波数に段階的に同期させることが容易にでき、かつ固定周波数のクロックで同期させることができるので、従来のように外付けの回路素子を用いなくても、容易に出力ビデオ信号を入力ビデオ信号にあわせ込むことができ、これにより製作コストを低減させることができる。
【００６４】
この発明は、これら実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲で種々の変形実施が可能である。この実施の形態では、画像表示装置として液晶表示装置の場合を説明したが、たとえば有機ＥＬ（エレクトロルミネッセンス）素子などを使用した画像表示装置に応用することも可能であり、液晶表示装置に限定されるものではない。
【００６５】
また、この発明では、たとえば上述した方法において、モニタインターフェースブロックが使用する画像出力用クロックを生成するオシレータの周波数に、高精細ＬＣＤパネルが許容できる最大周波数を適用することにより、モニタインターフェースブロックとして最大の同期領域を提供できる。
【００６６】
たとえば、標準の周波数によるアクティブビデオの期間以下に、一水平スキャン時間を設定しなければいけない場合などでは、ＬＣＤパネルの同期領域の範囲を満たせない場合がある。このような場合、この発明のモニタインターフェースブロックは、通常時の標準周波数を倍速などに設定してアクティブビデオ期間を短縮し、かつ水平ブランク時間の調整可能時間を広げて対応できる。以下に、そのプロセスを記載する。
【００６７】
このモニタインターフェースブロックは、画像出力用クロックの標準周波数のｎ（ｎは２以上の自然数）倍の周波数で動作する。通常時、モニタインターフェースブロックは、この出力用クロックをディジタル回路でｎ分周してこの標準周波数のクロックとそのクロックを標準としたデータをＬＣＤパネルへ出力する。
【００６８】
ここで、標準周波数を変更しなくてはならなくなった場合には、
１．画像に影響しない水平ブランク時間、または垂直ブランク時間を検出する。
２．この検出後、クロック出力を止める。
３．このクロックの逓倍数に応じて水平スキャン時間用カウンタの必要な値を、逓倍前と同じ水平スキャン時間になるように変更する。
４．そして、クロック出力を再開する。
以上、２〜４までの過程を１〜２クロックの間に行うことによって、モニタインターフェースブロックとして最大の同期領域を提供する。
【００６９】
【発明の効果】
以上説明したように、この発明では、垂直周期を画像データのフレームに１回の割り合いで時間変更を行って、表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させるので、画像表示部の画像に乱れを生じさせず、入力画像データに表示パネルの動作を、容易に同期させることができる。
【００７０】
また、この発明では、水平スキャン当り、水平有効画素数の２０％のクロック数を最大変化量として時間変更を行って、表示パネルへの画像データの出力タイミングを段階的に画像データの入力タイミングに同期させるので、画像表示部の画像に乱れを生じさせず、入力画像データに表示パネルの動作を、容易に同期させることができる。
【００７１】
また、この発明では、同期工程を行うにあたり、クロック数に基づくデジタル制御を、出力タイミングの時間変更過程に採用することにより、容易に時間変更過程を制御することができ、かつ時間制御過程を容易にプログラマブルにすることができる。
【図面の簡単な説明】
【図１】この発明にかかる画像表示装置の構成の一例を示す構成図である。
【図２】図１に示したモニタ制御部の論理構成の一例を示す論理構成図である。
【図３】図２に示したモニタ制御部におけるビデオ信号との同期動作を説明するための状態遷移図である。
【図４】垂直周期時間の推移例を示す図である。
【図５】入力ビデオ信号と出力ビデオ信号の周波数と同一の場合の波形図である。
【図６】入力ビデオ信号の周波数が出力ビデオ信号の周波数の整数倍の場合の波形図である。
【図７】入力ビデオ信号の周波数が出力ビデオ信号の周波数の整数分の一の場合の波形図である。
【図８】従来の画像表示装置の構成の一例を示す構成図である。
【符号の説明】
１０  アナログＰＬＬ
１１  オシレータ
２０  表示パネル（ＬＣＤパネル）
３０  モニタインターフェースブロック
３１  モニタ制御部
３１ａ  入力フレーム時間チェック部
３１ｂ  フレーム時間比較部
３１ｃ  パネル位相比較部
３１ｄ  シーケンサ
３１ｅ  パネルタイミング発生部
３２  カウンタ
３４  同期制御部
３５  同期用ＦＩＦＯメモリ
４０  フレームメモリ
【図１】
2004341358.tif 000003
【図２】
2004341358.tif 000004
【図３】
2004341358.tif 000005
【図４】
2004341358.tif 000006
【図５】
2004341358.tif 000007
【図６】
2004341358.tif 000008
【図７】
2004341358.tif 000009
【図８】
2004341358.tif 000010