(57)【要約】【課題】衝撃負荷や基板曲げ負荷に対するバンプ接続部の信頼性を向上した半導体パッケージおよび半導体パッケージの実装構造体を提供する。【解決手段】外部接続用バンプ高さを、バンプ接続径の２／３以下にする。半導体パッケージの配線基板コア層に低弾性層を設ける。半導体パッケージの中央部分に電気的に接続されない補強用バンプを形成する。半導体パッケージ側面と実装基板表面とに接触する補強樹脂を形成する。実装基板の半導体パッケージの外形に沿った部分に、低弾性部分を形成する。【効果】半導体パッケージを搭載する実装基板の、半導体パッケージ搭載部分の面外変形量が減少し、バンプ接続部の応力が低減する。【選択図】　図３
2004128364.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、前記半導体素子を搭載し、前記半導体素子と電気的に連絡する配線を備えた配線基板と、を備え、
前記配線基板の前記半導体素子が搭載される主面の反対側の主面に、前記配線に電気的に連絡する外部接続用の接続部材が接続され、
前記外部接続部材の高さは、前記外部接続部材の接続幅より小さくなるよう形成されることを特徴とする半導体パッケージ。
【請求項２】
半導体素子と、
一主面上に前記半導体素子を搭載し、前記半導体素子に電気的に連絡する配線を有し、前記一主面の反対側主面に形成され、前記配線に電気的に接続する外部接続用パッドを有する配線基板と、
前記パッドに搭載され、前記パッドと外部接続部材とを電気的に連絡する外部接続バンプと、を備え、
前記配線基板は前記反対側主面に前記外部接続用パッドに開口部を形成した絶縁膜を有し、
前記外部接続バンプの前記開口端からの高さは、前記パッドの前記開口部の幅以下になるよう形成されることを特徴とする半導体パッケージ。
【請求項３】
半導体素子と、
一主面上に前記半導体素子を搭載し、前記半導体素子に電気的に連絡する配線を有し、前記一主面の反対側主面に形成され、前記配線に電気的に接続する外部接続用パッドを有する配線基板と、
前記パッドに搭載され、前記パッドと外部接続部材とを電気的に連絡する外部接続バンプと、を備え、
前記外部接続バンプの高さは、前記外部接続バンプのもっとも幅広になった領域の幅より小さくなるよう形成されることを特徴とする半導体パッケージ。
【請求項４】
請求項２の半導体パッケージにおいて、前記外部接続バンプが設置される領域の周囲の前記パッド上は、絶縁層で覆われていることを特徴とする半導体パッケージ。
【請求項５】
半導体素子と、前記半導体素子を搭載し、前記半導体素子と電気的に連絡する配線を備えた配線基板と、を備え、
前記配線基板は、前記半導体素子の搭載面の反対側の主面に前記配線に電気的に連絡するパッドと、
前記パッドに搭載され前記パッドに電気的に連絡する外部接続用の外部接続バンプと、
前記外部接続バンプの前記パッドからの高さは、前記外部接続バンプの前記パッド部における幅の２／３以下になるよう形成されることを特徴とする半導体パッケージ。
【請求項６】
請求項２の半導体パッケージにおいて、前記高さは前記幅の１／３倍より大きくなるよう形成されることを特徴とする半導体パッケージ。
【請求項７】
請求項２の半導体パッケージにおいて、前記配線基板は、コア層と、前記コア層の外側に絶縁層及び配線層を備え、前記コア層と前記絶縁層或は前記配線層との間に前記コア層より低弾性の低弾性層を備えることを特徴とする半導体パッケージ。
【請求項８】
請求項２の半導体パッケージにおいて、前記配線基板は、前記配線とは電気的に非連絡のパッドの上に搭載された外部接続バンプを備えることを特徴とする半導体パッケージ。
【請求項９】
請求項２の半導体パッケージにおいて、前記配線基板は、第一の前記幅を有する第一のパッドと、前記第一のパッドより大きい第二の幅を有する第二のパッドとを備えることを特徴とする半導体パッケージ。
【請求項１０】
半導体素子と、前記半導体素子を搭載し、前記半導体素子と電気的に連絡する配線を備えた配線基板と、を備え、
前記配線基板は、前記半導体素子の搭載面の反対側の主面に前記配線に電気的に連絡する複数のパッドと、
前記パッドに搭載され前記パッドに電気的に連絡する外部接続用の複数の外部接続バンプと、
前記外部接続バンプの前記パッドからの高さは、隣接する前記バンプとの間のバンプピッチの１／３以下になるよう形成されることを特徴とする半導体パッケージ。
【請求項１１】
半導体素子と、前記半導体素子が搭載され、前記半導体素子に電気的に連絡する配線を備えた配線基板と、を備えた半導体パッケージと、前記半導体パッケージが実装された実装基板と、を備え、
前記配線基板と前記実装基板は、接続部材を介して電気的に連絡され、
前記外部接続部における前記配線基板と前記実装基板との間隔は、前記配線基板における前記接続部材の接続幅より小さくなるよう形成されることを特徴とする半導体パッケージ実装構造体。
【請求項１２】
半導体素子と、前記半導体素子が搭載され、前記半導体素子に電気的に連絡する配線を備えた配線基板と、を備えた半導体パッケージと、前記半導体パッケージが実装された実装基板と、を備え、
前記配線基板の前記実装基板に対向する主面には絶縁膜と、前記絶縁膜の開口部に前記半導体素子に電気的に連絡される配線基板パッドを有し、
前記実装基板の前記配線基板に対向する主面には、前記配線基板パッドとバンプを介して電気的に連絡される実装基板パッドを有し、
前記バンプにおける前記配線基板と前記実装基板との間隔は、前記配線基板パッドの前記開口部の幅以下になるよう形成されることを特徴とする半導体パッケージ実装構造体。
【請求項１３】
半導体素子と、前記半導体素子が搭載され、前記半導体素子に電気的に連絡する配線を備えた配線基板と、を備えた半導体パッケージと、前記半導体パッケージが実装された実装基板と、を備え、
前記配線基板の前記実装基板に対向する主面には、前記半導体素子に電気的に連絡される配線基板パッドを有し、
前記実装基板の前記配線基板に対向する主面には、前記配線基板パッドとバンプを介して電気的に連絡される実装基板パッドを有し、
前記バンプにおける前記配線基板と前記実装基板との間隔は、前記バンプのもっとも幅広になった領域の幅より小さくなるよう形成されることを特徴とする半導体パッケージ実装構造体。
【請求項１４】
請求項１２の半導体パッケージ実装構造体において、前記配線基板の前記実装基板に対向する主面に形成される前記バンプ接続幅より、前記実装基板の前記配線基板に対向する主面に形成される前記バンプ接続幅の方が大きくなるよう形成されることを特徴とする半導体パッケージ実装構造体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージに関し、半導体素子と半導体素子が搭載される基板を備えた半導体パッケージに関する。
【０００２】
【従来の技術】
携帯機器には種々の機能を持った電子部品である半導体パッケージが搭載されており、半導体パッケージの多くは、はんだなどからなるバンプを外部接続端子として実装基板に接続されている。このような半導体パッケージはＢＧＡ（ボール・グリッド・アレイ）タイプのパッケージと呼ばれており、小型化と多ピン化の両立に適している。
【０００３】
はんだ接続部の衝撃負荷や曲げ変形負荷、あるいは熱応力などに対する信頼性を向上する半導体パッケージや半導体パッケージの実装構造が、以下の文献などに開示されている。
【特許文献１】
特開２００１−６８５９４号公報（実施例の説明）
【特許文献２】
特開２００１−２５７２８９号公報（実施例の説明）
【特許文献３】
特開２００２−１６１９２号公報（実施例の説明など）
【特許文献４】
特開平１１−１６３０４９号公報（実施例の説明など）
【特許文献５】
特開２００１−２５７２８３号公報（実施例の説明など）
【特許文献６】
特開２００２−５７２４２号公報（実施例の説明など）
【０００４】
【発明が解決しようとする課題】
しかし、本発明者らは、前記公知例の構造では、パッケージサイズを大型化することなく、衝撃負荷や曲げ負荷に対するバンプ接続部の信頼性を十分に向上した半導体パッケージを形成するには十分でないことを見出した。特に、携帯機器の実装基板に実装されるような半導体素子を樹脂基板に搭載してパッケージングした半導体パッケージとして用いるには更なる向上が望まれる。
【０００５】
特開２００１−６８５９４号公報に開示されているのは、バンプ配列の外周部分に補強用バンプを備え、接合強度を向上する構成である。また、特開２００１−２５７２８９号公報には、電気的に接続されるバンプ接続用ランドより小さな面積のダミーとなる小ランドを設ける例が開示されている。上記バンプ配列の外周部分に補強用バンプを形成する構成では、半導体パッケージに小型化と多ピン化が要求された場合に、パッケージサイズが大きくなる可能性がある。また、小ランドを形成する構成は、多ピン化に伴うバンプピッチの縮小で電気的接続用のバンプ接続用ランド自体も小さくなった場合には、十分な補強効果が得られなく可能性がある。
【０００６】
特開２００２−１６１９２号公報および特開平１１−１６３０４９号公報には、アンダーフィル樹脂を少なくとも最外周部に位置するバンプに接触させた状態で形成し、実装構造の信頼性を向上する例が開示されている。携帯機器などに搭載される半導体パッケージでは、搭載後にパッケージの機能的な不良が発見されると、そのパッケージのみ実装基板から取り外して交換するリペア作業を行っている。この場合、アンダーフィル樹脂の除去が必要となるが、半導体パッケージの下面にアンダーフィル樹脂が形成されていると、アンダーフィル樹脂の除去が困難になる場合があり、リペア性が低下する可能性がある。
【０００７】
特開２００１−２５７２８３号公報には、半導体パッケージの配線基板のコア領域をヤング率１０００ｋｇｆ／ｍｍ２以下の材料で形成し、はんだ接続部への応力およびひずみの集中を緩和する例が開示されている。配線基板のコア領域を従来技術のように低弾性化すると配線基板自体の剛性が低下して反り変形が生じやすくなり、パッケージの組立て性や実装性が低下する可能性がある。
【０００８】
特開２００２−５７２４２号公報には、半導体パッケージの電極部に高融点はんだからなる突起電極を形成し、プリント基板と半導体パッケージとの接合用はんだペーストに突起部を形成する材料より低融点である共晶はんだを用いる方法が開示されている。本従来技術では、はんだペーストの融点以上、突起電極を構成する材料の融点以下に加熱することで、はんだペーストを溶融させ、突起電極とプリント基板の電極を接合している。この場合、突起電極を形成する高融点はんだは溶融しないため、はんだペースト材との間に接合界面が形成されることになり、材料の組み合わせによっては、接合界面の強度が低下する場合がある。
【０００９】
そこで、本発明は、衝撃負荷や曲げ負荷に対するバンプ接続部の信頼性を十分に向上した小型の半導体パッケージを提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、以下に示す形態をとることにより、衝撃負荷や曲げ負荷に対するバンプ接続部の信頼性を十分に向上した小型の半導体パッケージを提供する。特に、携帯機器の実装基板に実装されるような半導体素子を樹脂基板に搭載してパッケージングした半導体パッケージなどとして用いると好適である。
【００１１】
例えば、機器の落下による衝撃負荷や曲げ変形負荷によるはんだバンプ接続部の破壊は、これら負荷によって実装基板が面外に変形（板厚方向の変形）し、はんだ接続界面に垂直な方向（法線方向）の変形が作用することで発生する。そのため、上記課題は、衝撃負荷や曲げ変形負荷が加わった場合の半導体パッケージ近傍部分の面外変形量を低減する手段を講じることによって解決することができる。また、実装基板の面外変形によってはんだ接続部に生じる応力を緩和する手段を講じることで解決することができる。すなわち、半導体パッケージおよび半導体パッケージの実装構造体において、一例として以下に述べる構成を備えることができる。
（１）半導体素子と、前記半導体素子を搭載し、前記半導体素子と電気的に連絡する配線を備えた配線基板と、を備え、前記配線基板の前記半導体素子が搭載される主面の反対側の主面に、前記配線に電気的に連絡する外部接続用の接続部材が接続され、前記外部接続部材の高さは、前記外部接続部材の接続幅より小さくなるよう形成されることを特徴とする半導体パッケージである。
（２）また、具体的には、半導体素子と、一主面上に前記半導体素子を搭載し、前記半導体素子に電気的に連絡する配線を有し、前記一主面の反対側主面に形成され、前記配線に電気的に接続する外部接続用パッドを有する配線基板と、前記パッドに搭載され、前記パッドと外部接続部材とを電気的に連絡する外部接続バンプと、を備え、前記配線基板は前記反対側主面に前記外部接続用パッドに開口部を形成した絶縁膜を有し、前記外部接続バンプの前記開口端からの高さは、前記パッドの前記開口部の幅以下になるよう形成されることを特徴とする半導体パッケージである。
【００１２】
なお、前記高さは、前記外部接続バンプの前記パッド部における幅の２／３以下になるよう形成されることが好ましい。または、前記高さは前記幅の１／３倍より大きくなるよう形成されることが好ましい。あるいは、前記高さは、隣接するバンプ間のバンプピッチの１／３以下になるよう形成されることが好ましい。
（３）半導体素子及び配線基板を有する半導体パッケージを実装基板に搭載した実装構造体としては、前記配線基板と前記実装基板は、接続部材を介して電気的に連絡され、前記外部接続部における前記配線基板と前記実装基板との間隔は、前記配線基板における前記接続部材の接続幅より小さくなるよう形成される。
（４）または、具体的には、前記配線基板の前記実装基板に対向する主面には絶縁膜と、前記絶縁膜の開口部に前記半導体素子に電気的に連絡される配線基板パッドを有し、前記実装基板の前記配線基板に対向する主面には、前記配線基板パッドとバンプを介して電気的に連絡される実装基板パッドを有し、前記バンプにおける前記配線基板と前記実装基板との間隔は、前記配線基板パッドの前記開口部の幅以下になるよう形成される。
【００１３】
以上述べたように本発明によれば、実装基板の面外変形量を減少し、バンプ接続部の応力を低減できるので、衝撃負荷や曲げ変形負荷に対する信頼性を向上した半導体パッケージおよび半導体パッケージの実装構造体を提供することができる。
なお、本発明者らは、本発明に基づいて、バンプを備えたパッケージに関する従来技術を調査した結果、特開２００１−３５８８３号公報、特開２００１−２０３２３８号公報、特開平２−１１２２５０号公報、特開平２−１０５４２０号公報、および特開平１０−１３５３６６号公報を抽出した。
【００１４】
これら従来技術のうち、特開２００１−３５８８３号公報、特開２００１−２０３２３８号公報、特開平２−１１２２５０号公報、および特開平２−１０５４２０号公報では、半導体素子をフリップチップ技術によって直接基板に実装する技術が開示されている。はんだバンプは半導体素子と基板との接続に用いられている。一方、本発明は、半導体素子をパッケージングした半導体パッケージを実装基板に実装するための、はんだバンプなどで形成した接続部分を対象としている。上記従来技術とは対象が本発明と異なっており、本発明において対象とするバンプについての具体的開示はなかった。
【００１５】
また、特開平１０−１３５３６６号はＢＧＡタイプの半導体パッケージについて記載され、バンプ部材の高さを１００〜７００μｍ、直径を２５０〜７００μｍとすることが開示されている。しかし、本発明の課題であるはんだ接続部の衝撃負荷や曲げ変形負荷に対する信頼性を向上するための構造についての言及もなく、本発明において前記課題を解決するために見出したバンプ高さとバンプ接続径の寸法関係の適正範囲を示唆するものはなかった。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて説明する。なお、本発明は、本明細書に記載した形態に限定するものではなく、既に存在する公知例及び新たに生じる公知例に基づいた変更を妨げるものではない。
【００１７】
図１−（ａ）は本発明による半導体パッケージの第１実施形態を示す断面図であり，図１−（ｂ）は半導体パッケージを封止樹脂側から見た平面図，図１−（Ｃ）は外部接続用バンプ側から見た平面図である。なお，図１−（ｂ）では，半導体パッケージの内部構造を示すため封止樹脂の一部を取り除いた状態で図示してあり，図１−（ａ）は，（ｂ）（Ｃ）のＡ−Ａ線における断面を示している。また，図２は図１に示した半導体パッケージのバンプ接続部分を拡大した断面図である。
【００１８】
本形態は、外部接続用バンプの高さを、前記バンプ接続用パッドのバンプ接続幅より小さくした形態に関する。
【００１９】
図１に示すように、本発明の第１実施形態である半導体パッケージは、半導体素子１、コア層６と絶縁層７とバンプ接続用パッド８とが形成された配線基板５、バンプ接続用パッド８に接続された外部接続部材である外部接続用バンプ９、半導体素子１と配線基板５を電気的に接続する金属ワイヤなどの導電性部材３、封止樹脂４、接着部材２を備えている。
【００２０】
半導体素子１は、配線基板５の一方の主面上５ａに接着部材２によって搭載されている。ＬＳＩ回路形成面の反対側面が配線基板５に接続された形態の例を示している。半導体素子１と配線基板５は金属細線などの導電性部材３で電気的に接続される。配線基板５の他方の主面上５ｂにはバンプ接続用パッド８が形成されており、バンプ接続用パッド８には外部接続用バンプ９が接続されている。本実施形態に示した半導体パッケージは、外部接続用バンプ９によって、外部装置の実装基板に実装される。なお、配線基板５の内部には図示されていない内部配線が形成されており、導電性部材３とバンプ接続用パッド８とは電気的に接続されている。配線基板５の一方の主面５ａ上には半導体素子１と導電性部材３を覆うように封止樹脂４が設けられており、半導体素子１、導電性部材３および配線基板の一方の主面５ａを保護している。
【００２１】
配線基板５には、樹脂基板として、エポキシ樹脂やＢＴ樹脂をコア材料とした多層プリント配線板や、ポリイミド樹脂などからなるテープ基板などを用いることができる。導電性部材３には、金やアルミなどの金属細線を用いる。また、封止樹脂はエポキシ樹脂にシリカ粒子などを充てんした材料を用いる。
【００２２】
バンプ接続用パッド８に接続された外部接続用バンプ９は、図２に示すバンプ高さＨ１がバンプ接続径Ｄｐより小さくなるよう形成する。外部接続用バンプの形成ばらつきを考慮すると、Ｈ１がＤｐより十分小さい、例えばＨ１の２／３以下になるように形成するのが望ましい。このような構成の外部接続用バンプ９で半導体パッケージ１０を実装基板に実装すると、外部接続用バンプ９の実装後のバンプ高さを、接続信頼性を確保するのに必要なバンプ接続径Ｄｐの２／３以下になるように調整するのが容易になる。
【００２３】
なお、図２に示したバンプ接続用パッド８の外部接続用バンプ９の接続構造例は、いわゆるオーバーレジスト構造と呼ばれ、バンプ接続用パッド８の上の領域のうちバンプ９が設置された領域の外周部分を絶縁層７が覆っている点に特徴がある。絶縁層７に形成された開口領域に外部接続用バンプ９が接続される。オーバーレジスト構造では、外部接続用バンプ９とバンプ接続用パッドの８の接続面一つである。
【００２４】
なお、例えばＨ１は、バンプ９に隣接する絶縁層７の開口部付近の殻バンプ９の最も高い領域までの高さによって求めることができる。また、バンプ接続径Ｄｐは、バンプ９が接触するパッド８上の領域として求めることができる。いわゆる絶縁層７の開口部径で換算することができる。
【００２５】
また、その他の観点としては、例えば、バンプ９が搭載されるパッド８からバンプ９の最も高い領域までの高さをＨ１とし、前記幅Ｄｐとの関係を求め、Ｈ１がｄｐの２／３以下になるようにすることができる。
【００２６】
半導体パッケージには複数の外部接続用バンプ９が形成されるが、部材寸法のばらつきによって外部接続用バンプ９のバンプ高さＨ１にもばらつきが生じる場合がある。この場合、形成された外部接続用バンプのなかで、最も高いバンプのバンプ高さＨ１がバンプ接続径Ｄｐの２／３以下になるようにする。
また、補強用の外部接続用バンプ９を設けるなどのため、異なるサイズ（直径）のバンプ接続用パッド８が配線基板５に形成される場合があり、外部接続用バンプ９を接続するための絶縁層７の開口径もバンプ接続用パッド８のサイズに応じて異なるようになる。このような場合、最も小さな絶縁層７の開口径、すなわちバンプ接続径Ｄｐｍｉｎとなるバンプ接続用パッド９に接続される外部接続用バンプ９の高さＨ１が、Ｄｐｍｉｎの２／３以下となるようにする。
【００２７】
バンプ接続用パッド８のサイズ（直径）は、半導体パッケージサイズとバンプ数などから決まるバンプピッチＢｐによって決定することができる。バンプピッチとバンプ接続用パッド８のサイズに正の相関を持たせ、バンプピッチが広くなるとバンプ接続用パッド８のサイズも大きくすることができる。したがって、バンプ接続径Ｄｐもバンプピッチに従って大きさが変えることができる。オーバーレジスト構造でのバンプ接続径Ｄｐとなる絶縁層７の開口径は、バンプピッチの１／２程度なので、バンプピッチを基準とした場合の外部接続用バンプ９の高さＨ１は、バンプピッチＢｐの１／３以下にすることができる。ここで、バンプピッチとは、隣接するパッドの中心間の距離として求めることができる。
【００２８】
通常、携帯機器の落下による衝撃や機器自体に曲げ変形が加わると、機器内部に搭載されているＢＧＡタイプの半導体パッケージを実装した実装基板にも曲げ変形が発生する。また、携帯機器などの製造工程においても、半導体パッケージ実装後の部品取り付け、実装基板の切断、および特性検査工程などで衝撃的な負荷や変形が加わる場合がある。このためはんだバンプ接続部、特に接続界面には、これらの負荷によって界面に垂直方向の応力が作用するようになり、これによって、はんだバンプ接続部に割れやはく離などの破壊が発生して、信頼性を低下させるおそれがあった。特に、はんだバンプにＰｂ（鉛）を含有しない材料を用いた場合、バンプ接続部に従来のＰｂ含有はんだ材料より大きな応力が発生し、割れやはく離などの破壊が発生しやすくなる。
【００２９】
携帯機器用の実装基板には、厚さ０．６ｍｍ〜１．２ｍｍ程度の比較的剛性の高い多層プリント配線板などが用いることができる。この実装基板に実装されるＢＧＡタイプの半導体パッケージは、半導体素子をインターポーザとも呼ばれる樹脂配線基板に搭載し、樹脂封止などを施してパッケージングされる。パッケージングすることで半導体パッケージのサイズは大きくなり、また剛性も大きくなる。このような剛性の増加は、衝撃や変形が加わった場合に、それら自体の変形によるはんだバンプ接続部の応力緩和効果を低減することになり、はんだバンプ接続部の破壊発生の可能性が増大する場合がある。
【００３０】
これに対して、本発明により、衝撃負荷や曲げ負荷に対するバンプ接続部の信頼性を十分に向上した小型の半導体パッケージを形成することができる。特に、携帯機器の実装基板に実装されるような半導体素子を樹脂基板に搭載することが好適である。
【００３１】
図３は、図１に示した第１実施形態の半導体パッケージを実装基板に実装した半導体パッケージの実装構造体の断面図である。また、図４は、図２に示した外部接続用バンプの接続部分を拡大した断面図である。
【００３２】
半導体パッケージ１０の構成は図１と同じであり、半導体パッケージ１０はバンプ接続用パッド８に接続した外部接続用バンプ９を、実装基板１１のバンプ接続用パッド１４に接続することで、実装基板１１上に搭載されている。実装基板１１はコア層１２と絶縁層１３とバンプ接続用パッド１４とが形成されており、これ以外に図示されていない内部配線を備えている。ここでは、実装基板１１の外部接続用バンプ９の接続構造は、半導体パッケージ１０の接続構造と同じオーバーレジスト構造となっている。
【００３３】
図３に示した半導体パッケージの実装構造体において、外部接続用バンプ９の実装バンプ高さＨ２は、図４に示すように、半導体パッケージ側のバンプ接続径Ｄｐの２／３以下になるように形成されている。
【００３４】
図３のような半導体パッケージの実装構造体に衝撃負荷や実装基板の曲げが負荷されると、実装基板１１には面外方向（板厚方向）の変形が発生する。この変形よって、外部接続用バンプ９のバンプ接続用パッド８、１４の接続部には、接続界面に垂直方向の荷重が作用し、バンプ接続部に応力が発生する。図３、図４に示したように外部接続用バンプ９の実装高さを低くすると、外部接続用バンプ９自体の高さ方向の変形量が小さくなり、上記負荷による半導体パッケージ搭載部分の実装基板の面外変形量が減少するようになる。これによってバンプ接続部に発生する応力が減少し、バンプ接続部の破壊発生を抑止することができる。
【００３５】
また、外部接続用バンプ９の実装高さを低くしていくと、上記したようにバンプ接続部に発生する応力は減少するが、その一方でバンプ接続用パッド８、１４に発生する応力は増加するようになる。これによって、バンプ接続用パッド８、１４に接続されている配線基板５や実装基板１１の内部配線の断線や、バンプ接続用パッド８、１４の配線基板５や実装基板１１からのはく離が発生する可能性がより高くなる。発明者らの検討では、はんだ接続部がオーバーレジスト構造の場合、バンプ接続高さＨ２をバンプ接続径Ｄｐによらず１００μｍ以上とすることで、実用上問題がないようにすることができる。
【００３６】
或は、バンプ接続径Ｄｐに対する比として換算してＤｐの１／３以上とすることもできる。
【００３７】
本発明の第１実施形態に示したオーバーレジスト構造のバンプ接続では、バンプ接続用パッドのサイズがバンプ接続径より大きくなっており、上記応力が広範囲に分散することで、バンプ接続用パッドに発生する応力が小さくなるため好ましい。バンプ接続用パッドの外周部分が絶縁層で覆われており、内部配線が露出することがないので、内部配線への極端な応力集中の発生を抑制できる。したがって、図３に示したオーバーレジスト構造では、実装バンプ高さを低くした場合でも、バンプ接続用パッド部分での破壊発生を抑止する効果がより大きく、バンプ接続部とバンプ接続用パッドを含めた信頼性の向上を図ることが可能となる。
【００３８】
したがって、本発明の第１実施形態は、バンプ接続部がオーバーレジスト構造となっている半導体パッケージ、および半導体パッケージの実装構造体において、特に大きな効果を得ることができる。
【００３９】
図３に示した本発明による第１実施形態の半導体パッケージの実装構造体では、実装基板１１の外部接続用バンプ９の接続構造もオーバーレジスト構造とする例を示した。実装基板１１は半導体パッケージの配線基板５より内部配線の引き回しの自由度が大きく内部配線に応力が集中しないような配線パターンの形成や、内部配線幅を広くすることができる。そのため、実装基板１１側のはんだ接続部をバンプ接続用パッドが絶縁層より露出したノンオーバーレジスト構造とすることもできる。この場合の外部接続用バンプ９の実装高さＨ２は、オーバーレジスト構造である半導体パッケージ側のバンプ接続径Ｄｐの２／３以下になるように形成する。
【００４０】
外部接続用バンプ９には、はんだ材料（例えばＰｂ−Ｓｎ系共晶はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ａｇ−Ｃｕ系はんだ）などを使用するが、上記した第１実施形態の半導体パッケージおよび半導体パッケージ実装構造体は、Ｐｂ（鉛）を含有しないはんだ材料で外部接続バンプ９を形成した場合に、より効果が得られる。
【００４１】
Ｐｂを含有しないはんだは一般的にＰｂ含有はんだより硬いため、はんだ自体の変形で応力を緩和することが容易でなく、バンプ接続部に大きな応力が発生しやすくなる。そのため、Ｐｂを含有しないはんだで外部接続用バンプを形成した半導体パッケージの実装構造体では、本実施形態のように外部接続バンプのバンプ実装高さを低くして応力を低減するのが有効な信頼性向上手段となる。
【００４２】
図５は、図３、図４に示した半導体パッケージ実装構造体の他の様態を示す外部接続用バンプの接続部分を拡大した断面図である。
図５に示した外部接続用バンプ９の接続部の特徴は、実装基板１１のバンプ接続用パッド１４に接続される外部接続用バンプ９のバンプ接続径Ｄｓを、半導体パッケージ１０の配線基板５側のバンプ接続径Ｄｐよりも大きくしたことである。Ｄｓは、バンプ９が接触するパッド１４上の領域として求めることができる。いわゆる絶縁膜１３の開口部で換算することができる。
半導体パッケージの実装構造体において、半導体パッケージの剛性は半導体素子（シリコン（Ｓｉ）素子）を搭載していることから、一般的に実装基板の剛性より大きくなっている。バンプ接続部に発生する応力は、上記したように実装基板の面外変形によって発生するので、剛性の小さな実装基板側のバンプ接続部に発生する応力が半導体パッケージ側より大きくなる。このため、半導体パッケージの実装構造体では、パッケージ側と実装基板側のバンプ接続部の強度が同じである場合、実装基板側のバンプ接続部で破壊が発生しやすくなる。図５に示した実施形態のように実装基板側のバンプ接続径Ｄｓを半導体パッケージ側のバンプ接続径Ｄｐより大きくすることで、実装基板側のバンプ接続部に発生する応力を低減することができる。これによってバンプ接続部分の信頼性を向上することができる。
【００４３】
この場合の外部接続用バンプ９の実装高さＨ２は、バンプ接続径が小さい半導体パッケージ側のバンプ接続径Ｄｐの２／３以下になるように形成する。
【００４４】
なお、前記バンプ接続径Ｄｐの値としてバンプの最大幅領域の幅として測定することも考えられる。その場合、例えば、バンプ９の高さＨ１或はＨ２は、バンプの最大幅として求めた配線基板５のバンプ接続径Ｄｐ以下になる十分低くなるよう形成し、好ましくは２／３以下になるよう形成する。
【００４５】
図６は、本発明による半導体パッケージおよびその半導体パッケージを実装基板に搭載した実装構造体の第２実施形態を示す断面図である。
半導体パッケージ１０と実装基板１１の基本構成、および外部接続用バンプ９の接続部構造は図１、図３に示した第１実施形態と同じである。図６に示した第２実施形態の特徴は、半導体パッケージ１０の配線基板５の構成として低弾性層１５を設けたことである。したがって配線基板５は、コア層６、絶縁層７、バンプ接続用パッド８と低弾性層１５とから形成されている。
【００４６】
配線基板５に低弾性層１５を設けることで、実装基板の面外変形でバンプ接続部に発生する応力を低弾性層１５自体の変形によって緩和することができ、バンプ接続部の応力を低減することができる。これによってバンプ接続部の破壊発生を抑止する効果が得られる。低弾性層１５はバンプ接続用パッド８に接するように形成し、配線基板５のバンプ接続用パッド８を形成した主面５ｂとコア層６の間に配置する。また、低弾性層１５は、コア層６を形成する材料の弾性率より小さな材料で形成する。発明者らの検討では、低弾性層１５の弾性率を５ＧＰａ以下にすることで。携帯機器の製造工程や実使用環境での負荷に対して十分な信頼性が得られることを確認している。
【００４７】
図６に示した第２実施形態では、実装基板５に低弾性層１５とともに弾性率の大きなコア層６を形成してあるので、配線基板５自体の剛性が著しく低下することがない。そのため、半導体パッケージの反り変形発生を抑止し、半導体パッケージの組立て性や実装性を良好に保つことができる。
なお、配線基板５に設ける低弾性層１５は、少なくともバンプ接続用パッド８が等間隔で配列されている領域に形成されていればバンプ接続部の応力低減効果が得られる。
【００４８】
図６に示した実施形態では、外部接続用バンプ９の接続はオーバーレジスト構造となっているが、バンプ接続用パッド８の端部が絶縁層７から露出したノンオーバーレジスト構造であっても同様の効果が得られる。
【００４９】
図７は、本発明による半導体パッケージおよびその半導体パッケージを実装基板に搭載した半導体パッケージの実装構造体の第３実施形態を示す断面図である。
【００５０】
本形態は、補強用パッドを半導体パッケージ１０と実装基板１１それぞれに設け、補強用バンプで接続した形態に関する。
【００５１】
半導体パッケージ１０の基本構成は図１に示した第１実施形態と同じであるが、異なる構成は、半導体素子１と、導電性部材３、配線基板５の内部配線１６を介して電気的に接続される信号用のバンプ接続用パッド８が、半導体素子１の外周１ａより外側に配置されていることである。さらに、半導体パッケージ１０中央部の半導体素子１の直下部分に、補強バンプ接続用パッド８ａを配置し、これに補強用バンプ１７を接続したことである。
【００５２】
上記した本実施形態の半導体パッケージ１０は、信号用のバンプ接続用パッド８に接続した外部接続用バンプ９を実装基板１１の信号用のバンプ接続用パッド１４に、補強用バンプ１７を実装基板１１の補強バンプ用接続パッド１４ａにそれぞれ接続することで、実装基板１１に搭載され、実装構造体を構成している。信号用のバンプ接続用パッド８が半導体素子１の外周１ａより外側にあり、外部接続用バンプ９によって実装基板に搭載した構成の半導体パッケージの実装構造体では、半導体素子１が搭載されている半導体パッケージ１０の中央部分が空いた状態となる。この中央部分では実装基板が拘束されていないため、半導体パッケージ搭載部分における実装基板の面外変形量が大きくなり、バンプ接続部に発生する応力が大きくなる場合がある。図７に示したように、半導体素子１の直下部分に補強バンプ接続用パッドを設け、補強用バンプで半導体パッケージと実装基板を接続することによって、実装基板１１を拘束することができる。これによって、実装基板１１の面外変形量が小さくなり、バンプ接続部に発生する応力を低減できる。
【００５３】
なお、例えば補強用バンプは、半導体パッケージ１０と電気的に非連絡になっていることが好ましい。
図８は、図７に示した第３実施形態の他の様態を示す半導体パッケージおよび半導体パッケージを実装基板に搭載した実装構造体の断面図である。
【００５４】
図８に示した半導体パッケージ１０は、半導体素子１、コア部材１９と絶縁層７と導電性リード２０と信号用のバンプ接続用パッド８が形成された信号用配線基板２５ａ、信号用配線基板２５ａに接着剤２２で接着された補強材２１、コア部材１９と絶縁層７と補強用バンプ接続用パッド８ａが形跡された補強用配線基板２５ｂ、補強用配線基板２５ｂを半導体素子１の一主面に接着するための接着剤２３、封止樹脂４を備えている。半導体パッケージ１０は、信号用配線基板２５ａのバンプ接続用パッド８と、これに対応した実装基板１１のバンプ接続用パッド１４に、信号用バンプ９を、また補強用配線基板２５ｂの補強バンプ接続用パッド８ａと、これに対応した実装基板１１の補強バンプ接続用パッド１４ａに、それぞれ信号用の外部接続バンプ９と補強用バンプ１７を接続することによって、実装基板１１に搭載され実装構造体を構成している。
【００５５】
信号用配線基板２５ａが半導体素子１の外周１ａより外側にあり、外部接続用バンプ９によって実装基板に搭載した構成の半導体パッケージの実装構造体では、半導体パッケージの中央部分が空いた状態となる。このため、中央部分では実装基板が拘束されていないため、半導体パッケージ搭載部分における実装基板の面外変形量が大きくなり、バンプ接続部に発生する応力が大きくなる場合がある。図８に示したように、半導体パッケージ１０の中央部分に補強用配線基板２５ｂを配置し、補強バンプ接続用パッド８ａ、１４ａに補強バンプ１７を接続することによって、実装基板１１を拘束することができる。これによって、実装基板１１の面外変形量が小さくなり、バンプ接続部に発生する応力を低減できる。
【００５６】
図９は、本発明による半導体パッケージの実装構造体の第４実施形態を示す断面図であり、図１０は図９に示した半導体パッケージの実装構造体の平面での位置関係を説明する図である。
【００５７】
これは、半導体パッケージ１０の側面と実装基板１１の表面に接する補強樹脂を形成するものである。
【００５８】
具体例として、図９において、半導体パッケージ１０の構成は図１に示した第１実施形態と同じであり、配線基板５と実装基板１１それぞれのバンプ接続用パッド８、１４に外部接続用バンプ９を接続することで、半導体パッケージ１０を実装基板１１に搭載し、実装構造体を構成している。
【００５９】
半導体パッケージ１０の周囲には、半導体パッケージの側面１０ａと実装基板の表面１１ａとに接するように補強樹脂２６が形成されている。補強樹脂２６は図１０に示すように半導体パッケージの外形線に沿って形成する。なお、半導体パッケージ１０と実装基板１１との間にも一部形成されるが、最外周に位置する外部接続用バンプ９ａには接していないことが好ましい。
【００６０】
半導体パッケージ１０の周囲に、半導体パッケージの側面１０ａと実装基板の表面１１ａに接するように補強樹脂２６を形成することによって、実装基板１１は補強樹脂２６を介して半導体パッケージ１０に拘束されるようになる。これによって、半導体パッケージ１０近傍の実装基板１１の面外変形量が小さくなり、バンプ接続部に発生する応力を低減できる。
【００６１】
補強樹脂２６は、図１０に示すように半導体パッケージの外形線に沿った４方向すべてに形成しても良いし、半導体パッケージ１０のコーナー部分４箇所に形成したものであっても良い。半導体パッケージ１０の搭載部分の実装基板１１の面外変形は、半導体パッケージ１０のコーナー部分が大きくなるので、このコーナー部分に補強樹脂２６を形成することで、実装基板の面外変形量を低減する効果が得られる。
【００６２】
また、図９に示した半導体パッケージの実装構造体では、最外周に位置する外部接続用バンプ９ａに補強樹脂２６が接していないようにすると、半導体パッケージ１０に特性不良などが発生し、交換する場合の実装基板からの取外しが容易となる効果も得られる。
【００６３】
補強樹脂２６には、フィラーを充てんしたエポキシ樹脂などを用い、半導体パッケージ１０周囲に液状の樹脂をディスペンサなどを用いて塗布し、加熱硬化させて形成する。半導体パッケージ１０と実装基板１１の間に補強樹脂２６が流入し、最外周に位置する外部接続用バンプ９ａに接触しないように、フィラー径を調整して必要以上の流入を防止する。
【００６４】
図１１は、図１０に示した第４実施形態の他の様態を示す半導体パッケージの実装構造体の断面図である。
【００６５】
２６補強樹脂が前記バンプの形成領域に流入するのを防止する凸部を、半導体パッケージ１０または実装基板１１の少なくとも一方に形成する形態に関する。
【００６６】
具体的には、基本的構成は図１０と同じであるが、図１１に示した実施形態の特徴は、実装基板の表面１１ａの、半導体パッケージ側面１０ａの延長線部分に、補強樹脂２６の半導体パッケージ１０と実装基板１１の間への流入を防止するための凸部２７を形成したことである。凸部２７がダムとなり、凸部２７から内部への補強樹脂２６の流入が防止でき、補強樹脂２６の最外周に位置する外部接続用バンプ９ａへの接触を抑止することができる。
【００６７】
図１１では実装基板の表面１１ａに凸部２７を形成する例を示したが、補強樹脂の流入を防止する凸部は、半導体パッケージの配線基板表面５ｂに設けたものでも良い。
【００６８】
図１２は、本発明による半導体パッケージの実装構造体の第５実施形態を示す断面図である。
本実施例の半導体パッケージ実装構造体は、実装基板１１のコア層１２に、最外周に配置された実装基板１１のバンプ接続用パッドより外側に、低弾性領域を形成する。低弾性領域は前記半導体パッケージ１０に近接した部分に形成することが好ましい。
【００６９】
具体的には、図１２において、半導体パッケージ１０の構成は図１に示した第１実施形態と同じであり、配線基板５と実装基板１１それぞれのバンプ接続用パッド８、１４に外部接続用バンプ９を接続することで、半導体パッケージ１０を実装基板１１に搭載し、実装構造体を構成している状態の図である。
【００７０】
半導体パッケージ１０周囲で最外周バンプ９ａより外側の部分では、実装基板１１のコア層１２の一部に、例えばコア層１２よりも低弾性の低弾性部２８が形成されている。低弾性部２８を設けることで、衝撃や曲げ変形が負荷された場合、実装基板１１の面外変形の大部分は低弾性部２８で生じるようになる。これによって、低弾性部２８より内側の半導体パッケージ１０搭載部分の面外変形量が相対的に減少し、バンプ接続部に発生する応力が低減する。
【００７１】
図１３は、図１２に示した第５実施形態の他の様態を示す断面図である。
図１３において、低弾性部２８は実装基板１１のコア層１２の厚さ方向部分のうち、半導体パッケージ１０搭載側の表面１１ａ側に形成されている。このような構成であっても、低弾性部２８より内側の半導体パッケージ１０の搭載部分の面外変形量を減少でき、バンプ接続部に発生する応力が低減する。図１３のように、低弾性部２８をコア層１２の厚さ方向において部分的に形成することで、実装基板１１の剛性を保つことができ、実装基板の反りやねじれ変形の発生を抑止することができる。
【００７２】
低弾性部２８は、図１４に示すように、半導体パッケージの外形線に沿った４方向すべてに形成しても良いし、半導体パッケージ１０のコーナー部分４箇所に形成したものであっても良い。半導体パッケージ１０の搭載部分の実装基板１１の面外変形は、半導体パッケージ１０のコーナー部分が大きくなるので、このコーナー部分に低弾性部２８を形成することで、実装基板の面外変形量を低減する効果が得られる。
【００７３】
図１５は、図１などに示したＢＧＡタイプ半導体パッケージを実装基板に実装したモデルによって、発明者らが有限要素法による解析で求めた外部接続用はんだバンプ高さと、衝撃負荷時のバンプ接続部の界面応力の関係である。バンプ接続部の界面応力はバンプ高さが低くなるとともに減少する。発明者らは、携帯電話の落下実験や製造工程において実装基板に発生する基板表面ひずみを実測し、最大で０．２％の基板ひずみが発生する場合があることを見出した。この実測結果に基づいて解析を行い、基板表面ひずみ０．２％の場合、バンプ接続部の界面に平均２５０ＭＰａの応力が発生することを解明した。したがって、バンプ接続部の界面に発生する応力を２５０ＭＰａ以下とすれば、携帯機器の製造工程や実使用環境での負荷に対して十分な信頼性が得られることを見出した。図１５には２種類のバンプ接続径についての界面応力の解析結果を示してある。界面応力２５０ＭＰａとなるバンプ高さは、接続径０．４ｍｍで０．２７ｍｍ、接続径０．２４ｍｍで０．１６ｍｍであり、いずれも接続径よりも十分小さく、２／３以下になっている。
【００７４】
図１６は、同じく解析で求めた衝撃負荷時の半導体パッケージの配線基板コア層の弾性率とはんだバンプ接続部の界面応力の関係である。バンプ接続部の界面応力は、コア層弾性率が小さくなると減少する。上記界面応力２５０ＭＰａとなるコア層弾性率は約５ＧＰａであり、コア層の弾性率をこれ以下にすることで、信頼性の向上を図ることができる。
【００７５】
図１７は、半導体素子をフリップチップ実装技術で配線基板に接続した半導体パッケージ構造の例を示す断面図である。
半導体素子１と配線基板５の接続部分以外は、図１に示した実施形態の同じである。半導体素子１はその回路形成面を配線基板５と対向させ、はんだや金などからなる接続用バンプ３０によって配線基板の主面５ａ上に形成された接続用パッド３１に接続されている。半導体素子１と配線基板の主面５ａの間には、接続用バンプ３０を覆うようにアンダーフィル３２が形成されている。半導体素子１を接続した後に、封止樹脂４による封止を行い、配線基板の他方の主面５ｂに外部接続用バンプ９を形成して半導体パッケージ１０とする。
【００７６】
本発明が対象とする半導体パッケージは、図１などに示した半導体素子１と配線基板５との電気的接続に金属細線を用いる構成だけでなく、図１７に示したように半導体素子１がフリップチップ実装技術で配線基板に接続された構成であっても良い。図１７に示したフリップチップ実装技術を用いた半導体パッケージは、半導体素子と配線基板間の接続距離を短くできることから、高速動作が要求される場合に有効な実装形態を提供することができる。
【００７７】
【発明の効果】
本発明により、衝撃負荷や曲げ負荷に対するバンプ接続部の信頼性を十分に向上した小型の半導体パッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明による半導体パッケージの第１実施形態を示す概要図
【図２】図１に示した第１実施形態による半導体パッケージのバンプ接続部分を拡大した部分断面図
【図３】図１に示した第１実施形態による半導体パッケージを実装基板に搭載した実装構造体を示す断面図
【図４】図３に示した第１実施形態による半導体パッケージの実装構造体のバンプ接続部分を拡大した部分断面図
【図５】図３に示した第１実施形態による半導体パッケージの実装構造体において、バンプ接続部構造の他の様態を示す部分拡大断面図
【図６】本発明による半導体パッケージ、および半導体パッケージの実装構造体の第２実施形態を示す断面図
【図７】本発明による半導体パッケージ、および半導体パッケージの実装構造体の第３実施形態を示す断面図
【図８】本発明による第３実施形態の他の様態を示す断面図
【図９】本発明による半導体パッケージの実装構造体の第４実施形態を示す断面図
【図１０】図９に示した本発明による第４実施形態の平面配置を説明する図
【図１１】図９に示した第４実施形態の他の様態を示す断面図
【図１２】本発明による半導体パッケージの実装構造体の第５実施形態を示す断面図
【図１３】図１２に示した第５実施形態の他の様態を示す断面図
【図１４】本発明による第５実施形態の平面配置を説明する図
【図１５】バンプ接続高さとバンプ接続部の界面応力の関係を示す図
【図１６】配線基板コア層弾性率とバンプ接続部の界面応力の関係を示す図
【図１７】フリップチップ実装技術で半導体素子を配線基板に接続した半導体パッケージの断面図
【符号の説明】
１…半導体素子、２…接着部材、３…導電性部材、４…封止樹脂、５…配線基板、６…配線基板のコア層、７…配線基板の絶縁層、８…配線基板のバンプ接続用パッド、９…外部接続用バンプ、１０…半導体パッケージ、１１…実装基板、１２…実装基板のコア層、１３…実装基板の絶縁層、１４…実装基板のバンプ接続用パッド、１５…配線基板の低弾性層、１７…補強用バンプ、１９…コア部材、２０…導電性リード、２１…補強材、２５ａ…信号用配線基板、２５ｂ…補強用配線基板、２６…補強樹脂、２７…凸部、２８…実装基板コア層の低弾性部
【図１】
2004128364.tif 000003
【図２】
2004128364.tif 000004
【図３】
2004128364.tif 000005
【図４】
2004128364.tif 000006
【図５】
2004128364.tif 000007
【図６】
2004128364.tif 000008
【図７】
2004128364.tif 000009
【図８】
2004128364.tif 000010
【図９】
2004128364.tif 000011
【図１０】
2004128364.tif 000012
【図１１】
2004128364.tif 000013
【図１２】
2004128364.tif 000014
【図１３】
2004128364.tif 000015
【図１４】
2004128364.tif 000016
【図１５】
2004128364.tif 000017
【図１６】
2004128364.tif 000018
【図１７】
2004128364.tif 000019