(57)【要約】【課題】  異種方式で形成された中間酸化膜を具備することにより、トンネル酸化膜の厚さを均一に形成しつつその厚さ調節も容易なために、磁気トンネル接合層の抵抗の調節が容易であり、かつ、セル間の抵抗偏差も減らすことができる。そして、前記トンネル酸化膜を形成する過程でその下部膜が損傷することを防止してＭＲ比が低くなることも防止できる。【解決手段】  磁気トンネル接合層が下部磁性膜、酸化防止膜、トンネル酸化膜および上部磁性膜で構成されたことを特徴とする磁気ランダムアクセスメモリ、ならびに前記トンネル酸化膜は原子層積層法で形成し、他の物質膜、特に前記酸化防止膜は非原子層積層法で形成することを特徴とする磁気ランダムアクセスメモリの製造方法。【選択図】  図４
2004327995.tif 000002
【特許請求の範囲】
【請求項１】
単位セルに一つのトランジスタと一つの磁気トンネル接合層とを具備する磁気ランダムアクセスメモリにおいて、
前記磁気トンネル接合層は、順次に積層された下部磁性膜、酸化防止膜、トンネル酸化膜および上部磁性膜を含むことを特徴とする磁気ランダムアクセスメモリ。
【請求項２】
前記酸化防止膜は、アルミニウム酸化膜であることを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項３】
前記トンネル酸化膜は、アルミニウム酸化膜、アルミニウムハフニウム酸化膜または鉄酸化膜であることを特徴とする請求項１または請求項２に記載の磁気ランダムアクセスメモリ。
【請求項４】
前記トンネル酸化膜は、各構成成分が原子層単位で順次に反復積層された構造を有することを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項５】
前記上部磁性膜および下部磁性膜のうちのいずれか一つが、フリー強磁性膜を含むことを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項６】
単位セルに一つのトランジスタと一つの磁気トンネル接合層とを具備する磁気ランダムアクセスメモリの製造方法において、
前記磁気トンネル接合層は、下部磁性膜、酸化防止膜、トンネル酸化膜、上部磁性膜の順に積層して形成され、
前記トンネル酸化膜は原子層堆積法で形成し、前記他の下部磁性膜、酸化防止膜および上部磁性膜のうちの少なくとも前記酸化防止膜は原子層堆積法と異なる方法で形成することを特徴とする磁気ランダムアクセスメモリの製造方法。
【請求項７】
前記酸化防止膜は、スパッタリング法で形成することを特徴とする請求項６に記載の磁気ランダムアクセスメモリの製造方法。
【請求項８】
前記下部磁性膜は、スパッタリング法または原子層堆積法で形成することを特徴とする請求項６または請求項７に記載の磁気ランダムアクセスメモリの製造方法。
【請求項９】
前記上部磁性膜は、スパッタリング法または原子層堆積法で形成することを特徴とする請求項６〜請求項８のいずれか１項に記載の磁気ランダムアクセスメモリの製造方法。
【請求項１０】
前記酸化防止膜は、アルミニウム酸化膜で形成することを特徴とする請求項６〜請求項９のいずれか１項に記載の磁気ランダムアクセスメモリの製造方法。
【請求項１１】
前記トンネル酸化膜は、アルミニウム酸化膜、アルミニウムハフニウム酸化膜または鉄酸化膜で形成することを特徴とする請求項６〜請求項１０のいずれか１項に記載の磁気ランダムアクセスメモリの製造方法。
【請求項１２】
前記上部磁性膜および下部磁性膜のうちのいずれか一つはフリー強磁性膜を含むことを特徴とする請求項６〜請求項１１のいずれか１項に記載の磁気ランダムアクセスメモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体メモリ素子およびその製造方法に係り、より詳細には異種方式で形成された中間酸化膜を具備する磁気ランダムアクセスメモリおよびその製造方法に関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ；以下、「ＭＲＡＭ」と略す）は、磁気トンネル接合（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌｉｎｇ Ｊｕｎｃｔｉｏｎ；以下、「ＭＴＪ」と略す）層を構成する２つの磁性膜の磁化方向によってＭＴＪ層の抵抗値が変わる現象を利用してデータを記録および再生するメモリ素子である。
【０００３】
ＭＲＡＭは、ＤＲＡＭやＳＲＡＭのように高集積および高速動作が可能であり、リフレッシュ過程なしにデータを長期間保存できる不揮発特性も持っている。
【０００４】
図１は、ＭＲＡＭの一般的構成を示す断面図である。図１に示すとおり、ＭＲＡＭは、一般的に、スイッチの役割を有する一つのトランジスタＴと、このトランジスタＴに電気的に接続されて“０”または“１”などのデータが記録される一つのＭＴＪ層Ｓとを含む。
【０００５】
図１に示すとおり、従来のＭＲＡＭの製造方法では、半導体基板１０上に、ゲート電極を含むゲート積層物１２と、そのゲート積層物１２の両側にソース領域１４およびドレイン領域１６が形成される。これにより、半導体基板１０に、スイッチの役割を有するトランジスタＴが形成される。参照番号１１はフィールド酸化膜を示す。トランジスタＴが形成された半導体基板１０上に、トランジスタＴを覆う層間絶縁膜１８が形成される。層間絶縁膜１８が形成される過程で、ゲート積層物１２の上側に、層間絶縁膜１８で覆われるデータライン２０がゲート積層物１２と平行に形成される。層間絶縁膜１８に、ドレイン領域１６を露出するコンタクトホール２２が形成される。コンタクトホール２２に導電性プラグ２４が満たされた後、層間絶縁膜１８の上に、導電性プラグ２４の上面と接触するパッド導電層２６が形成される。パッド導電層２６は、データライン２０の上側に形成される。
【０００６】
さらに、パッド導電層２６のデータライン２０に対応する領域上にＭＴＪ層Ｓが形成され、ＭＴＪ層Ｓが形成された結果物の上に、ＭＴＪ層Ｓとパッド導電層２６とを覆う第２層間絶縁膜２８が形成される。第２層間絶縁膜２８に、ＭＴＪ層Ｓの上部膜を露出するビアホール３０が形成される。第２層間絶縁膜２８の上に、ビットライン３２が、ビアホール３０を満たすとともに、前記ゲート電極およびデータライン２０に直交する方向に形成される。
【０００７】
図１に示すＭＲＡＭに設けられらたＭＴＪ層Ｓは、図２および図３に図示されたように形成される。
【０００８】
すなわち、図２に示すとおり、パッド導電層２６の所定領域上に、下部磁性膜Ｓ１、トンネルバリア膜Ｓ２および上部磁性膜Ｓ３が順次に形成された後、上部磁性膜Ｓ３の上に、ＭＴＪ層Ｓが形成される領域を限定するマスクパターンＭが形成される。
【０００９】
トンネルバリア膜Ｓ２は、下部磁性膜Ｓ１の上に、アルミニウム膜などの金属膜を蒸着させた後、これを酸化させることによって形成される。前記金属膜を酸化させるために、プラズマ酸化、紫外線酸化、自然酸化またはオゾン酸化法などが用いられる。
【００１０】
引続き、マスクパターンＭをエッチングマスクとして、前記順次に形成された物質膜を、各膜の形成の順序とは逆の順序でエッチングした後、マスクパターンＭを除去することによって、図３に示すとおり、パッド導電層２６の上にＭＴＪ層Ｓが完成される。
【００１１】
前記積層された物質膜を、各膜の形成の順序と逆の順序にエッチングするために、アルゴンガスＡｒを用いるイオンミリング法、塩素ガスを用いるドライエッチング法または反応性イオンエッチング法が利用される。また、ＭＴＪ層Ｓは、リフトオフ法で形成されることもある。
【００１２】
一般的に、ＭＲＡＭのトンネルバリア膜Ｓ２は、トンネリングがスピンに依存して行なわれるように、欠陥のない均一な層で形成される必要がある。
【００１３】
ところで、従来の方法では、ＭＲＡＭのトンネルバリア膜Ｓ２は、前述したように、プラズマ酸化、紫外線酸化、自然酸化、オゾン酸化などの方法を利用して金属膜を酸化させることによって形成されるため、前記金属膜の酸化過程で次のような問題が発生する。
【００１４】
具体的に、プラズマ酸化法で金属膜が酸化される場合、その過程で金属膜の下に形成された下部磁性膜Ｓ１を構成する薄膜の界面が損傷して、ＭＴＪ層Ｓの磁気抵抗（Ｍａｇｎｅｔｉｃ Ｒｅｓｉｓｔａｎｃｅ；以下、「ＭＲ」と略す）比が低下したり、ＭＲＡＭの安定性が低下したりするおそれがある。そして、前記他の方法によって金属膜が酸化される場合、その過程でトンネルバリア膜Ｓ２の厚さの均一度が変わることがある。このような金属膜の酸化の過程で生じるトンネルバリア膜Ｓ２の厚さの均一度の変化は、金属膜が形成される過程で工程上不回避的に現れる前記金属膜の厚さの均一度変化とともに、ＭＲＡＭの特性、例えば、ＭＲ比を大きく変化させる。
【００１５】
このような問題を解消するために提示された方案の一つが、ＭＲＡＭのＭＴＪ層Ｓを原子層堆積（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ；以下、「ＡＬＤ」と略す）法で形成することである。
【００１６】
ＡＬＤ法でＭＲＡＭのＭＴＪ層Ｓを形成する場合、ＡＬＤ法の特性上、均一な厚さで目的の物質膜、すなわち、トンネルバリア膜Ｓ２を形成することはできるが、その過程で前記目的の物質膜とその下部に形成された物質膜の界面の特性が変化してＭＲ比が低くなる結果を招く。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明が解決しようとする技術的課題は、前述した従来技術の問題を改善するためのものであり、ＭＴＪ層のトンネル酸化膜を均一な厚さで形成して、その下部膜質の損傷によるＭＲ比の低下を防止できるＭＲＡＭを提供するところにある。
【００１８】
本発明が解決しようとする他の技術的課題は、このようなＭＲＡＭの製造方法を提供するところにある。
【課題を解決するための手段】
【００１９】
前記技術的課題を達成するために、本発明は、単位セルに一つのトランジスタと一つのＭＴＪ層とを具備するＭＲＡＭにおいて、前記ＭＴＪ層が、下部磁性膜、酸化防止膜、トンネル酸化膜、上部磁性膜の順で積層されて形成されていることを特徴とする。
【００２０】
前記酸化防止膜はアルミニウム酸化膜（ＡｌＯX）であり、前記トンネル酸化膜はアルミニウム酸化膜（ＡｌＯX）、アルミニウムハフニウム酸化膜（ＡｌXＨｆ1-XＯy）または鉄酸化膜（Ｆｅ3Ｏ4）である。
【００２１】
また、前記トンネル酸化膜は、各構成成分が原子層単位で順次に反復積層された構造を有する。
【００２２】
本発明はまた、前記他の技術的課題を達成するために、単位セルに一つのトランジスタと一つのＭＴＪ層とを具備するＭＲＡＭの製造方法において、前記ＭＴＪ層は下部磁性膜、酸化防止膜、トンネル酸化膜、上部磁性膜の順に積層して形成し、前記トンネル酸化膜はＡＬＤ法で形成し、前記他の下部磁性膜、酸化防止膜および上部磁性膜のうち少なくとも前記酸化防止膜は前記ＡＬＤ法と異なる方法で形成することを特徴とするＭＲＡＭの製造方法を提供する。
【００２３】
前記酸化防止膜は、スパッタリング法によるアルミニウム酸化膜で形成する。
そして、前記下部磁性膜はスパッタリング法またはＡＬＤ法で形成する。この時、前記上部磁性膜もスパッタ法またはＡＬＤ法で形成する。
【００２４】
前記トンネル酸化膜は、アルミニウム酸化膜、アルミニウムハフニウム酸化膜または鉄酸化膜で形成する。
【発明の効果】
【００２５】
このような本発明を利用すれば、トンネル酸化膜の厚さを均一に形成しつつその厚さ調節も容易なために、ＭＴＪ層の抵抗の調節が容易であり、かつ、セル間の抵抗偏差も減らすことができる。そして、前記トンネル酸化膜を形成する過程でその下部の膜が損傷することを防止してＭＲ比の低下も防止できる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態に係るＭＲＡＭおよびその製造方法について、添付された図面を参照して詳細に説明する。図面において、層や領域の厚さは、明確性のために誇張して図示した。
【００２７】
まず、本発明の実施形態に係るＭＲＡＭについて説明する。
図４は、異種方式によって形成された中間酸化膜を備える、本発明の実施形態に係るＭＲＡＭ断面図である。
図４に示すとおり、半導体基板４０に、活性領域ＡＡおよびフィールド領域ＦＡが設けられている。フィールド領域ＦＡにフィールド酸化膜４２が形成されている。２つのフィールド酸化膜４２の間の活性領域ＡＡに、ゲート積層物４４と、ソース領域４６およびドレイン領域４８とで構成されるトランジスタが形成されている。半導体基板４０の上に、前記トランジスタを覆う第１層間絶縁膜５０が形成されている。第１層間絶縁膜５０の上に、ゲート積層物４４に対応するようにデータライン５２が形成されている。
【００２８】
データライン５２は、ＭＴＪ層６２にデータを記録するための磁場発生手段であって、データ記録時に所定の電流がデータライン５２に流れると、データライン５２の周囲にＭＴＪ層６２を通過する磁場が発生する。この時、前記トランジスタはオフ状態となる。
【００２９】
第１層間絶縁膜５０の上に、データライン５２を覆う第２層間絶縁膜５４が形成されている。第１層間絶縁膜５０および第２層間絶縁膜５４に、データライン５２およびゲート積層物４４から所定距離離隔してコンタクトホール５６が形成されている。コンタクトホール５６を通じて、前記トランジスタのドレイン領域４８が露出される。コンタクトホール５６には、導電性プラグ５８が満たされている。第２層間絶縁膜５４の上に、導電性プラグ５８の頂面と接触するパッド導電層６０が、データライン５２の上側に拡張されている。パッド導電層６０は、チタン層とチタンナイトライド（ＴｉＮ）層とが順次積層されて形成されている。パッド導電層６０のデータライン５２に対応する所定の領域の上にＭＴＪ層６２が形成されている。ＭＴＪ層６２は、シード膜（図示せず）と、下部磁性膜６２ａと、酸化防止膜６２ｂと、トンネル酸化膜６２ｃと、上部磁性膜６２ｄと、キャッピング膜（図示せず）とを含む。下部磁性膜６２ａは、ピニング膜とピンド（ｐｉｎｎｅｄ）膜とが順次に積層されて形成されている。前記シード膜は、単一膜でもよいし、二重膜でもよい。前記シード膜が単一膜である場合には、タンタル（Ｔａ）膜であることが望ましい。前記ピニング膜は、反強磁性（Ａｎｔｉ−ＦｅｒｒｏＭａｇｎｅｔｉｃ）膜、例えば、イリジウムマンガン（ＩｒＭｎ）膜であり、前記ピンド膜は、強磁性（ＦｅｒｒｏＭａｇｎｅｔｉｃ）膜、例えば、コバルト鉄（ＣｏＦｅ）膜である。上部磁性膜６２ｄは、磁気分極の方向が印加される磁場によって自在に変わる強磁性膜（以下、「フリー強磁性膜」と称する）、例えば、ニッケル鉄（ＮｉＦｅ）膜である。
【００３０】
一方、下部磁性膜６２ａと上部磁性膜６２ｄの構造は、交換してもよい。例えば、下部磁性膜６２ａがフリー強磁性膜であり、上部磁性膜６２ｄが順次に積層されたピンド膜とピニング膜とで形成されていてもよい。この場合、下部磁性膜６２ａはＮｉＦｅ膜であり、前記ピンド膜およびピニング膜はそれぞれＣｏＦｅ膜およびＩｒＭｎ膜である。
【００３１】
前記キャッピング膜は、ＭＴＪ層６２とビットライン７０との接触のためのものであって、接触抵抗が低い金属層、例えば、タンタル（Ｔａ）層またはルテニウム（Ｒｕ）層である。酸化防止膜６２ｂは、トンネル酸化膜６２ｃが形成される過程で下部磁性膜６２ａの界面が損傷すること、例えば、酸化されることを防止するためのものである。酸化防止膜６２ｂは、第１アルミニウム酸化膜（ＡｌＯX）であって、例えば、Ａｌ2Ｏ3膜である。トンネル酸化膜６２ｃは、酸化防止膜６２ｂが形成された方法と異なる方法で形成され、ＡＬＤ法で形成される。トンネル酸化膜６２ｃは、ＡＬＤ法で形成された所定厚さの酸化膜であることが望ましいが、例えば、第２アルミニウム酸化膜（ＡｌＯX）であることが望ましい。しかし、アルミニウムハフニウム酸化膜（ＡｌXＨｆ1-XＯy）または鉄酸化膜（Ｆｅ3Ｏ4）でもよい。また、前記第２アルミニウム酸化膜は、アルミナ（Ａｌ2Ｏ3）膜であることが望ましいが、他のアルミニウム酸化膜でもよい。
【００３２】
このようなＭＴＪ層６２は、図４に示したＭＲＡＭはもとより他のＭＲＡＭ、例えば、データライン５２がＭＴＪ層６２の上側に備えられ、ビットライン７０がＭＴＪ層６２の下側に備えられたＭＲＡＭにも適用できる。
【００３３】
引続き、第２層間絶縁膜５４の上に、パッド導電層６０およびＭＴＪ層６２を覆う第３層間絶縁膜６４が形成されている。そして、ＭＴＪ層６２を露出するビアホール６６が、第３層間絶縁膜６４に形成されている。また、第３層間絶縁膜６４の上には、ビアホール６６に充填されてＭＴＪ層６２と接触するビットライン７０が形成されている。このビットライン７０は、データライン５２およびゲート積層物４４に対して垂直の方向に形成されていることが望ましい。
【００３４】
次に、前述したような要素を含むＭＲＡＭの製造方法を、図４ないし図８を参照して説明する。
図４に示すとおり、半導体基板４０に、活性領域ＡＡおよびフィールド領域ＦＡを設定する。フィールド領域ＦＡに、素子分離のためのフィールド酸化膜４２を形成する。活性領域ＡＡの上に、ゲート電極を含むゲート積層物４４を形成する。ゲート積層物４４の両側の活性領域ＡＡに、ソース領域４６およびドレイン領域４８を形成する。このようにして、半導体基板４０にトランジスタが形成される。前記トランジスタは、ＭＴＪ層６２にデータを記録する時にオフ状態となり、ＭＴＪ層６２に記録されたデータを再生する時にオン状態となる。
【００３５】
引続き、半導体基板４０の上に、前記トランジスタを覆う第１層間絶縁膜５０を形成する。第１層間絶縁膜５０の上のゲート積層物４４の直上に対応する所定領域上に、ゲート積層物４４と平行にデータライン５２を形成する。データライン５２は、ＭＴＪ層６２にデータを記録するためのものであり、前記データ記録時に所定の電流が流される。第１層間絶縁膜５０の上に、データライン５２を覆う第２層間絶縁膜５４が形成される。次いで、第１層間絶縁膜５０および第２層間絶縁膜５４に、半導体基板４０の所定領域を露出するコンタクトホール５６を形成する。コンタクトホール５６を通じて、前記トランジスタのドレイン領域４８が露出される。コンタクトホール５６に導電性プラグ５８を充填した後、第２層間絶縁膜５４の上にパッド導電層６０を形成する。パッド導電層６０は、導電性プラグ５８の頂面と接触し、データライン５２の上側に拡張されるように形成される。このようなパッド導電層６０の所定領域上に、望ましくはデータライン５２の直上側にＭＴＪ層６２が形成される。
【００３６】
次に、ＭＴＪ層６２を形成する具体的な過程を図５ないし図８を参照して説明する。
まず、図５に示すとおり、パッド導電層６０の上にシード膜６１を形成した後、そのシード膜６１の上にピニング膜およびピンド膜を含む下部磁性膜６２ａを形成する。下部磁性膜６２ａの前記各膜は、スパッタ法またはイオンビーム蒸着法で形成される。下部磁性膜６２ａの前記各膜に関する具体的な例は、ＭＲＡＭの説明で詳述したので省略する。
【００３７】
引続き、下部磁性膜６２ａの上に、後続工程で酸化防止膜に転換される金属膜６２ｂ´を形成する。金属膜６２ｂ´は、例えば、アルミニウム（Ａｌ）膜で形成するが、スパッタリング法で形成することが望ましい。次に、金属膜６２ｂ´を、所定の酸化方法、例えば、プラズマ酸化方法で酸化させる。この結果、図６に示したように、下部磁性膜６２ａの最上層、すなわち前記ピンド膜の上に酸化防止膜６２ｂ、例えば、第１アルミニウム酸化膜（ＡｌＯX）が形成される。酸化防止膜６２ｂは、下部磁性膜６２ａと上部磁性膜６２ｄの間に設けられた中間酸化膜のうちの一つである。
【００３８】
図７に示すとおり、酸化防止膜６２ｂの上に、トンネル酸化膜６２ｃ、上部磁性膜６２ｄおよびキャッピング膜６３が順次形成される。この時、前記中間酸化膜を構成する膜の一つであるトンネル酸化膜６２ｃはＡＬＤ法で形成することが望ましく、上部磁性膜６２ｄはスパッタリング法で形成することが望ましい。
【００３９】
ＡＬＤ法でトンネル酸化膜６２ｃを形成し、トンネル酸化膜６２ｃが、例えば、第２アルミニウム酸化膜（ＡｌＯX）で形成される場合、トンネル酸化膜６２ｃの具体的な形成過程は次の通りである。
【００４０】
すなわち、所定の温度、例えば、１５０℃〜５００℃、望ましくは４００℃に維持されたＡＬＤ装置のウェーハステージ上に酸化防止膜６２ｂが形成された半導体基板４０を載置する。次に、前記ＡＬＤ装置に第１反応要素であるアルミニウム（Ａｌ）を含む第１前駆体を所定量供給して、酸化防止膜６２ｂの表面に第１前駆体を化学吸着させる。前記第１前駆体は、アルミニウムおよび炭化水素鎖のリガンドを含む化合物、例えば、Ａｌ（ＣＨ3）3、Ａｌ（ＣＨ2−ＣＨ2−…−ＣＨ3）3またはＡｌ（ＣＨ2−ＣＨ2−…−ＣＨ3）3の一つのＨがＣＨ2−ＣＨ2−…−ＣＨ3に置換された化合物である。次いで、前記ＡＬＤ装置を排気して、前記ＡＬＤ装置に供給された第１前駆体のうち酸化防止膜６２ｂの表面に化学吸着されていない第１前駆体が、前記ＡＬＤ装置の外に排出される。
【００４１】
次に、前記第１前駆体のアルミニウムを酸化させるために、所定量の第２前駆体が前記ＡＬＤ装置に供給される。前記第２前駆体として、水蒸気（Ｈ2Ｏ）およびオゾン（Ｏ3）が用いられるが、水蒸気が望ましい。
【００４２】
前記の第２前駆体と第１前駆体は、相互に化学反応する。この結果、下記の化学反応式から分かるように、前記第１前駆体のリガンド、（−ＣＨ3）3と、前記第２前駆体の水素（Ｈ）とが反応して、反応副産物（３ＣＨ4）が生成されるが、この反応副産物は揮発する。このようにして、酸化防止膜６２ｂの上に、トンネル酸化膜６２ｃであるアルミニウム酸化膜（ＡｌＯX）が形成される。
Ａｌ（ＣＨ3）3（ｇ）＋３Ｈ2Ｏ（ｇ）→Ａｌ2Ｏ3（ｓ）＋３ＣＨ4（ｇ）
【００４３】
酸化防止膜６２ｂの上にアルミニウム酸化膜を形成した後、前記ＡＬＤ装置を排気して前記ＡＬＤ装置から揮発性物質およびその他の副産物を除去する。以後、酸化防止膜６２ｂの上に所望の厚さのアルミニウム酸化膜が形成されるまで前記過程を繰返す。
【００４４】
また、図７において、上部磁性膜６２ｄはフリー強磁性膜である。前記フリー強磁性膜は、単一膜で形成してもよく、あるいは二つ以上の強磁性膜を順次に積層して形成してもよい。前者の単一膜の場合、前記フリー強磁性膜はＮｉＦｅ膜である。
【００４５】
前記のように、トンネル酸化膜６２ｃの上に上部磁性膜６２ｄとキャッピング膜６３を形成した後、キャッピング膜６３の上に感光膜（図示せず）を形成する。次いで、通常のリソグラフィ工程で前記感光膜をパターニングして、図４のＭＴＪ層６２が形成される領域を限定する感光膜パターン８０が形成される。感光膜パターン８０をエッチングマスクとして、パッド導電層６０の上に積層されたシード膜６１、下部磁性膜６２ａ、酸化防止膜６２ｂ、トンネル酸化膜６２ｃ、上部磁性膜６２ｄ、キャッピング膜６３を、形成の順序とは逆の順序でエッチングする。図７の点線はエッチング方向を示す。前記エッチングは、パッド導電層６０が露出されるまで実施される。前記エッチングが完了した後、感光膜パターン８０をアッシング処理してストリップする通常の方法で除去する。
【００４６】
図８は、前記エッチング後に感光膜パターン８０を除去した後の結果物の断面を示す。図８に示すとおり、パッド導電層６０の所定領域上に、シード膜、下部磁性膜６２ａ、中間酸化膜（酸化防止膜６２ｂおよびトンネル酸化膜６２ｃ）、上部磁性膜６２ｄおよびキャッピング膜６３よりなるＭＴＪ層６２が形成されている。
【００４７】
ここで、図４に示すとおり、このようにパッド導電層６０の所定領域上にＭＴＪ層６２を形成した後、第２層間絶縁膜５４の上に、パッド導電層６０およびＭＴＪ層６２を覆う第３層間絶縁膜６４が形成される。そして、第３層間絶縁膜６４にＭＴＪ層６２を露出するビアホール６６を形成した後、ビアホール６６を満たすビットライン７０が、第３層間絶縁膜６４の上に形成される。
【実験例】
【００４８】
本発明者は、前述した本発明のＭＴＪ層の特性、例えば、ＭＲ比を実測するために、図９に示すＭＴＪ層（以下、「本発明のＭＴＪ層」という）を製造した。これと共に、前記本発明のＭＴＪ層と比較するために、図１０に示すＭＴＪ層（以下、「従来のＭＴＪ層」という）を製造した。
【００４９】
図９に示すとおり、本実験例に使用した本発明のＭＴＪ層において、シード膜６１はスパッタリング法を使用してタンタル膜で形成し、フリー強磁性膜である下部磁性膜６２ａはスパッタリング法を使用してＮｉＦｅ膜で形成した。そして、中間酸化膜を構成する酸化防止膜６２ｂおよびトンネル酸化膜６２ｃは、いずれもアルミニウム酸化膜（ＡｌＯX）で形成した。この時、酸化防止膜６２ｂは、スパッタリング法で金属膜（Ａｌ）を形成した後、前記金属膜を酸化させて形成し、トンネル酸化膜６２ｃはＡＬＤ法で形成した。また、上部磁性膜６２ｄは、スパッタリング法を適用してピンド膜およびピニング膜として、それぞれＣｏＦｅ膜６２ｄ´およびＩｒＭｎ膜６２ｄ"を順次に積層して形成した。そして、キャッピング膜６３はスパッタリング法を適用してタンタル膜で形成した。この時、シード膜６１およびキャッピング膜６３はルテニウム（Ｒｕ）膜に替えてもよい。
【００５０】
一方、図１０に示した前記従来のＭＴＪ層は、図９に示した本発明のＭＴＪ層から酸化防止膜６２ｂを除いたものである。
【００５１】
図１１ないし図１３は、前記本発明のＭＴＪ層および従来のＭＴＪ層の特性を示すグラフである。
具体的に、図１１は、バイアス電圧変化に対する前記従来のＭＴＪ層の抵抗の変化を示す第１グラフＧ１および第２グラフＧ２である。第１グラフＧ１は上部磁性膜と下部磁性膜の磁化方向が同じ方向である時の抵抗の変化を、第２グラフＧ２は前記磁化方向が反対方向である時の抵抗の変化を示す。
【００５２】
図１１に示すとおり、第１グラフＧ１と第２グラフＧ２とが重なり合い、このような結果は、上部磁性膜と下部磁性膜の磁化方向が同一である時と反対である時のいずれの場合も従来のＭＴＪ層の抵抗が同一であるということを意味する。
【００５３】
このように、上部磁性膜と下部磁性膜の磁化方向が同一である時と反対である時のいずれの場合も、従来のＭＴＪ層の抵抗は同一であるので、従来のＭＴＪ層におけるＭＲ比はＯ％となる。
【００５４】
図１２は、バイアス電圧の変化による前記本発明のＭＴＪ層の抵抗の変化を示す第３グラフＧ３および第４グラフＧ４と共に、ＭＲ比の変化を示す第５グラフＧ５を示す。
【００５５】
第３グラフＧ３は上部磁性膜と下部磁性膜の磁化方向が反対である時の抵抗の変化を示し、第４グラフＧ４は前記磁化方向が同一である時の抵抗の変化を示す。
【００５６】
図１２に示すとおり、第３グラフＧ３および第４グラフＧ４は、第１グラフＧ１および第２グラフＧ２と違って所定間隔離隔されているが、これは、本発明のＭＴＪ層において、上部磁性膜と下部磁性膜の磁化方向が同一である時と反対である時とでは、ＭＴＪ層の抵抗が相異なるということを意味する。
【００５７】
このように、本発明のＭＴＪ層の場合、上部磁性膜と下部磁性膜の磁化方向が同一である時と反対である時とでは、ＭＴＪ層の抵抗が異なり、したがって、第５グラフＧ５で示すように、本発明のＭＲＪ層は所定のＭＲ比を持つ。
【００５８】
第５グラフＧ５に示すとおり、本発明のＭＴＪ層のＭＲ比は、所定のバイアス電圧、例えば、１００ｍＶで０．１３であり、百分率では１３％である。この程度のＭＲ比であれば、上部磁性膜と下部磁性膜の磁化方向が同一であるか、または反対であるか、すなわち、データ“１”が記録されているか、“０”が記録されているかが検出できる。
【００５９】
図１３は、前記本発明のＭＴＪ層に印加されるバイアス電圧を所定の値、例えば、４００ｍＶに固定させた状態で、ＭＴＪ層に印加される磁場Ｈの変化に対する抵抗の変化を表わす第６グラフＧ６および第７グラフＧ７を示す。図１３に示した第６グラフＧ６および第７グラフＧ７は連続する一つのグラフであるが、説明の便宜上、二つのグラフに分離した。
【００６０】
第６グラフＧ６は、前記本発明のＭＴＪ層の上部磁性膜と下部磁性膜の磁化方向が同一になるように印加された磁場の強度を徐々に低くして前記磁場の強度を０にした後、前記上部磁性膜と下部磁性膜の磁化方向が反対になるように前記磁場の強度を高くした時のＭＴＪ層の抵抗の変化を示す。
【００６１】
一方、磁場の強度が０になった後、前記磁場を元の方向と反対方向に増加させれば、前記上部磁性膜と下部磁性膜の磁化方向は互いに反対方向になる。したがって、本発明のＭＴＪ層の抵抗は、第６グラフＧ６から分かるようにかなり大きくなる。引続き、前記磁場の強度を高くすれば、例えば、磁場の強度が−３００（Ｏｅ：−２３．９×１０3Ａ／ｍ）に近くなると、前記上部磁性膜と下部磁性膜の磁化方向は再び同じ方向になって前記本発明のＭＴＪ層の抵抗は再び低くなる。第６グラフＧ６の左側平坦部はこれを示す。
【００６２】
第７グラフＧ７は、第６グラフＧ６の左側平坦部の終端の右側部分から抵抗の変化が始まる。すなわち、第７グラフＧ７は、前記上部磁性膜と下部磁性膜の磁化方向が再び同じ方向になった後、前記磁場の強度を次第に低くして０にした後、前記磁場の強度を反対方向に次第に高くした時のＭＴＪ層の抵抗の変化を示す。
【００６３】
前述したように、本発明のＭＲＡＭは、ＡＬＤ法で形成されたトンネル酸化膜を備え、そのトンネル酸化膜の下にスパッタリング法で形成された酸化防止膜を備える。前記酸化防止膜により、ＡＬＤ法によって前記トンネル酸化膜を形成する過程において、下部磁性膜の界面が酸化されることが防止される。これにより、前記トンネル酸化膜を均一な厚さで形成するとともに、そのトンネル酸化膜を形成する過程でＭＴＪ層のＭＲ比が低くなることが防止できる。
【００６４】
前記説明において多くの事項が具体的に記載されているが、それらは発明の範囲を限定するものというよりは、望ましい実施形態の例示として解釈されねばならない。例えば、本発明が属する技術分野の当業者であれば、トンネル酸化膜６２ｃおよび酸化防止膜６２ｂを含むＭＴＪ層６２において、上部磁性膜６２ｄおよび下部磁性膜６２ａの構成を変更できる。また、前記のように、本発明のＭＴＪ層６２をデータラインおよびビットラインの構成が前記と異なるＭＲＡＭにも適用できる。また、トンネル酸化膜６２ｃを前記酸化膜と異なる酸化膜に替えることもでき、同等な役割を有する非酸化膜に替えることもできる。また、酸化防止膜６２ｂもアルミニウム酸化膜と異なる酸化膜あるいは非酸化膜で形成してもよい。ゆえに、本発明の範囲は説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想により定められねばならない。
【産業上の利用可能性】
【００６５】
本発明のＭＲＡＭは、メモリチップが必要なあらゆる電子製品、例えば、コンピュータ、携帯電話、カムコーダ、デジタルカメラ、メモリスティック、メモリカード等に用いることができる。
【図面の簡単な説明】
【００６６】
【図１】ＭＲＡＭの一般的な構成を示す断面図である。
【図２】図１に図示されたＭＲＡＭのＭＴＪ層の構成および形成方法を段階別に示す断面図である。
【図３】図１に図示されたＭＲＡＭのＭＴＪ層の構成および形成方法を段階別に示す断面図である。
【図４】本発明の実施形態による異種方式で形成された中間酸化膜を具備するＭＲＡＭの断面図である。
【図５】本発明の実施形態による異種方式で形成された中間酸化膜を具備するＭＲＡＭのＭＴＪ層の形成過程を段階別に示す断面図である。
【図６】本発明の実施形態による異種方式で形成された中間酸化膜を具備するＭＲＡＭのＭＴＪ層の形成過程を段階別に示す断面図である。
【図７】本発明の実施形態による異種方式で形成された中間酸化膜を具備するＭＲＡＭのＭＴＪ層の形成過程を段階別に示す断面図である。
【図８】本発明の実施形態による異種方式で形成された中間酸化膜を具備するＭＲＡＭのＭＴＪ層の形成過程を段階別に示す断面図である。
【図９】本発明の実施形態による異種方式で形成された中間酸化膜を具備するＭＲＡＭの特性評価のために実施した実験例におけるＭＴＪ層の構成を示す断面図である。
【図１０】図９に示したＭＴＪ層に対応する従来のＭＴＪ層の構成を示す断面図である。
【図１１】図１０に示したＭＴＪ層のバイアス電圧による抵抗の変化を示すグラフである。
【図１２】図９に示したＭＴＪ層のバイアス電圧によるＭＲ比および抵抗の変化を示すグラフである。
【図１３】図９に示したＭＴＪ層に印加されるバイアス電圧を固定させた状態でＭＴＪ層に印加される磁場の変化による抵抗の変化を示すグラフである。
【符号の説明】
【００６７】
４０      半導体基板
４２      フィールド酸化膜
４４      ゲート積層物
４６      ソース領域
４８      ドレイン領域
５０      第１層間絶縁膜
５２      データライン
５４      第２層間絶縁膜
５６      コンタクトホール
５８      導電性プラグ
６０      パッド導電層
６２      ＭＴＪ層
６２ａ    下部磁性膜
６２ｂ    酸化防止膜
６２ｃ    トンネル酸化膜
６２ｄ    上部磁性膜
６４      第３層間絶縁膜
６６      ビアホール
７０      ビットライン
ＡＡ      活性領域
ＦＡ      フィールド領域
【図１】
2004327995.tif 000003
【図２】
2004327995.tif 000004
【図３】
2004327995.tif 000005
【図４】
2004327995.tif 000006
【図５】
2004327995.tif 000007
【図６】
2004327995.tif 000008
【図７】
2004327995.tif 000009
【図８】
2004327995.tif 000010
【図９】
2004327995.tif 000011
【図１０】
2004327995.tif 000012
【図１１】
2004327995.tif 000013
【図１２】
2004327995.tif 000014
【図１３】
2004327995.tif 000015