(57)【要約】　　　（修正有）【課題】両面に集積回路が形成された半導体チップのための半導体パッケージを提供する。【解決手段】第１面Ａ及び第２面Ｂにそれぞれ集積回路が形成された半導体チップ１００と、半導体チップ１００の第１面Ａに接着手段により接着されその両面に金属パターンが形成されたＬＯＣ型基板１１０と、半導体チップ１００の第１面Ａのボンディングパッドと、ＬＯＣ型基板１１０の第２面のボンディングフィンガーとを連結する第１ワイヤ１３０と、半導体チップ１００の第２面Ｂのボンディングパッドと、ＬＯＣ型基板１１０の第１面のボンディングフィンガーとを連結する第２ワイヤ１３２と、半導体チップの第１面Ａと、第１ワイヤ１３０を覆う第１シーリング材１４０と、ＬＯＣ型基板１１０の下部において半導体チップ１００と、第２ワイヤ１３２を覆う第２シーリング材１４２と、ＬＯＣ型基板１１０の第２面１１４に搭載されたソルダボール１５０と、を備える。【選択図】　　　　　　図２
2004031916.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２面にそれぞれ集積回路が形成された半導体チップと、
前記半導体チップの第１面に接着手段により接着されその両面に金属パターンが形成されたＬＯＣ型基板と、
前記半導体チップの第１面にあるボンディングパッドと、前記ＬＯＣ型基板の第２面にあるボンディングフィンガーとを連結する第１ワイヤと、
前記半導体チップの第２面にあるボンディングパッドと、前記ＬＯＣ型基板の第１面にあるボンディングフィンガーとを連結する第２ワイヤと、
前記ＬＯＣ型基板の上部中央において露出された半導体チップの第１面と、第１ワイヤ及びＬＯＣ型基板の第２面の一部を覆う第１シーリング材と、
前記ＬＯＣ型基板の下部において前記半導体チップと、前記第２ワイヤ及び前記ＬＯＣ型基板の第１面を覆う第２シーリング材と、
前記ＬＯＣ型基板の第２面に搭載されたソルダボールと、を備えることを特徴とする両面半導体チップのための半導体パッケージ。
【請求項２】
前記半導体チップの第１面に形成された集積回路は、ボンディングパッドが中央に形成されたことを特徴とする請求項１に記載の両面半導体チップのための半導体パッケージ。
【請求項３】
前記半導体チップの第２面に形成された集積回路は、ボンディングパッドが縁部に形成されたことを特徴とする請求項１に記載の両面半導体チップのための半導体パッケージ。
【請求項４】
前記ＬＯＣ型基板は、ポリイミドテープよりなることを特徴とする請求項１に記載の両面半導体チップのための半導体パッケージ。
【請求項５】
前記半導体チップの第１及び第２面に形成された集積回路は、同じ機能を有することを特徴とする請求項１に記載の両面半導体チップのための半導体パッケージ。
【請求項６】
前記半導体チップの第１及び第２面に形成された集積回路は、相異なる機能を有することを特徴とする請求項１に記載の両面半導体チップのための半導体パッケージ。
【請求項７】
前記半導体チップとＬＯＣ型基板とを貼り合わせる接着手段は、天然ゴムであることを特徴とする請求項１に記載の両面半導体チップのための半導体パッケージ。
【請求項８】
前記第１シーリング材は、液状封止剤であることを特徴とする請求項１に記載の両面半導体チップのための半導体パッケージ。
【請求項９】
前記第２シーリング材は、ＥＭＣであることを特徴とする請求項１に記載の両面半導体チップのための半導体パッケージ。
【請求項１０】
第１面及び第２面の両面に集積回路が形成された半導体チップを用意する段階と、
前記半導体チップの第１面に接着手段によりその両面に金属パターンの形成されたＬＯＣ型基板を取り付ける段階と、
前記半導体チップの第２面にあるボンディングパッド及び前記ＬＯＣ型基板の第１面にあるボンディングフィンガーを第２ワイヤにより連結するワイヤボンディングを行う段階と、
前記半導体チップと、第２ワイヤ及び前記ＬＯＣ型基板の第１面を第２シーリング材により覆う第１シーリング工程を行う段階と、
前記ＬＯＣ型基板により露出された半導体チップの第１面にあるボンディングパッド及びＬＯＣ型基板の第２面にあるボンディングフィンガーを第１ワイヤにより連結するワイヤボンディングを行う段階と、
前記露出された半導体チップの第１面と、第１ワイヤ及びＬＯＣ型基板の第２面の一部を第１シーリング材により覆う第２シーリング工程を行う段階と、
前記ＬＯＣ型基板の第２面にソルダボールを搭載する段階と、を含むことを特徴とする両面半導体チップのための半導体パッケージの製造方法。
【請求項１１】
前記半導体チップの両面には、同じ機能を有する集積回路が形成されたことを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
【請求項１２】
前記半導体チップの両面には、相異なる機能を有する集積回路が形成されたことを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
【請求項１３】
前記半導体チップの第１面には、ボンディングパッドが中央部に形成されたことを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
【請求項１４】
前記半導体チップの第２面には、ボンディングパッドが縁部に形成されたことを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
【請求項１５】
前記半導体チップとＬＯＣ型基板とを貼り合わせる接着手段は、天然ゴムであることを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
【請求項１６】
前記ＬＯＣ型基板は、ポリイミドテープよりなることを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
【請求項１７】
前記第２シーリング材を用いた第１シーリング工程は、モールディング装備を用いて行われることを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
【請求項１８】
前記第１シーリング材を用いた第２シーリング工程は、ディスペンサーを用いて行われることを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
【請求項１９】
前記ソルダボールの搭載段階後に、前記第２シーリング材の表面にマーキングを行う段階をさらに含むことを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
【請求項２０】
前記マーキング段階後に、ストリップ状態のＬＯＣ型基板をバラに分離する切断を行う段階をさらに含むことを特徴とする請求項１９に記載の両面半導体チップのための半導体パッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子に係り、より詳細には、両面半導体チップのための半導体パッケージ及びその製造方法に関する。
【０００２】
【従来の技術】
半導体パッケージは、電子製品をはじめとしてコンピュータ、移動電話及びネットワーク装備などの情報産業においてもその需要が爆発的に増加している。特に、情報産業においては半導体パッケージの複合化、多機能化、高速化、小型薄膜化が切望されている。
【０００３】
これらの条件を満たすために、パッケージング工程中に一つの半導体パッケージに２つ以上の半導体チップを入れて組立てる半導体パッケージが開発された。これをマルチチップパッケージ（ＭＣＰ：Ｍｉｌｔｉ　Ｃｈｉｐ　Ｐａｃｋａｇｅ）と呼ぶ。
【０００４】
前記ＭＣＰを製造する方法は、相異なる２つの半導体チップを積層するか、あるいはパッケージング済みの２つの半導体パッケージを積層してなされる。しかし、２つの半導体チップ（または、半導体パッケージ）を積層して製造するＭＣＰは、２つの半導体チップ（または、半導体パッケージ）を物理的に貼り合わせる方法によるため、接着面の剥離やボイドなどの欠陥が生じる可能性がある。さらに、それぞれの中央部にボンディングパッドを有する相異なる２つの半導体チップを貼り合わせる場合、ワイヤボンディングが正常に行われないという構造的な問題点がある。これらの問題はＭＣＰの品質や信頼性を落とす原因となる。なお且つ、前記従来の方式は、半導体パッケージを根本的に縮めるには限界があるのが現状である。
なお、図１に示すように、既存の半導体チップ１００は片面にのみ集積回路が形成され、その反対面には集積回路が形成されないのが普通であるが、集積度を高めるために、第１面Ａ及び第２面Ｂの両方ともに集積回路を形成する技術が開発されている（たとえば、特許文献１参照）。
【０００５】
図１は、両面に集積回路が形成された半導体チップを説明するための断面図である。このような両面半導体チップは、第１面Ａ及び第２面Ｂにそれぞれ素子分離膜１０２Ａ、１０２Ｂ、ゲート電極１０４Ａ、１０４Ｂ、メタル層１０６Ａ、１０６Ｂ及び保護膜１０８Ａ、１０８Ｂが形成されてなる。両面にそれぞれ集積回路を形成する方法は、片面に対するウェーハの製造工程時に反対面にはフォトレジストなどよりなるブロッキング層を形成することにより、工程中に生じる熱、圧力などのストレスにより加工されていない反対面のパターンが損傷されることを防止する。
【０００６】
このような方法により既存の２５６メガの半導体メモリチップ１００の両面に集積回路を形成すれば５１２メガの半導体メモリチップが得られ、その結果、集積度が２倍ほど高まる。また、第１面Ａにはメモリのうちダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）の機能を行う集積回路を形成し、反対面である第２面ＢにはスタティックＲＡＭ（ＳＲＡＭ）や不揮発性メモリあるいはＡＳＩＣ素子など他の機能を行う集積回路を形成することにより、一つの半導体チップ１００に多機能を持たせる場合もある。
【０００７】
また、両面に集積回路が形成された半導体チップ１００は、エレクトリック・ダイ・ソート工程中に第１面Ａに不良が生じても残りの第２面Ｂに形成された集積回路の機能を用いてパッケージングできるので、製品の歩留まりという側面で有利である。
【０００８】
【特許文献１】
米国特許第６，１５０，７０８号公報（ＡＭＤ（Ａｄｖａｎｃｅｄ　Ｍｉｃｒｏ　Ｄｅｖｉｃｅｓ）社により出願されて登録された米国特許第６，１５０，７０８号公報（題目：Ａｄｖａｎｃｅｄ　ＣＭＯＳ　Ｃｉｒｃｕｉｔｒｙ　ｔｈａｔ　ｕｔｉｌｉｚｅｓ　ｂｏｔｈ　ｓｉｄｅ　ｏｆ　ｗａｆｅｒ　ｓｕｒｆａｃｅ　ｆｏｒ　ｉｎｃｒｅａｓｅｄ　ｃｉｒｃｕｉｔ　ｄｅｎｓｉｔｙ）
【０００９】
【発明が解決しようとする課題】
本発明が解決しようとする技術的な課題は、その両面にそれぞれ集積回路が形成された半導体チップを用いて半導体パッケージを製造することから、小型薄膜化に有利であり、しかも多機能化及び高速化を実現する好適な両面半導体チップのための半導体パッケージを提供するところにある。
【００１０】
本発明が解決しようとする他の技術的な課題は、前記両面半導体チップのための半導体パッケージの製造方法を提供するところにある。
【００１１】
【課題を解決するための手段】
前記技術的な課題を達成するために、本発明は、第１及び第２面にそれぞれ集積回路が形成された半導体チップと、前記半導体チップの第１面に接着手段により接着されその両面に金属パターンが形成されたＬＯＣ型基板と、前記半導体チップの第１面にあるボンディングパッドと、前記ＬＯＣ型基板の第２面にあるボンディングフィンガーとを連結する第１ワイヤと、前記半導体チップの第２面にあるボンディングパッドと、前記ＬＯＣ型基板の第１面にあるボンディングフィンガーとを連結する第２ワイヤと、前記ＬＯＣ型基板の上部中央において露出された半導体チップの第１面と、第１ワイヤ及びＬＯＣ型基板の第２面の一部を覆う第１シーリング材と、前記ＬＯＣ型基板の下部において前記半導体チップと、前記第２ワイヤ及び前記ＬＯＣ型基板の第１面を覆う第２シーリング材と、前記ＬＯＣ型基板の第２面に搭載されたソルダボールと、を備えることを特徴とする両面半導体チップのための半導体パッケージを提供する。
【００１２】
本発明の好適な実施形態によれば、前記半導体チップの第１面に形成された集積回路はボンディングパッドが中央に形成されたことが好ましく、第２面に形成された集積回路はボンディングパッドが縁部に形成されたことが好ましい。
【００１３】
また、前記半導体チップの第１及び第２面に形成された集積回路は、同じ機能を有する集積回路であっても良く、相異なる機能を有する集積回路であっても良い。
【００１４】
好ましくは、前記ＬＯＣ型基板はポリイミドテープよりなり、前記半導体チップとＬＯＣ型基板とを貼り合わせる接着手段は天然ゴムである。
【００１５】
さらに、好ましくは、前記第１シーリング材は液状封止剤であり、前記第２シーリング材はＥＭＣである。
【００１６】
前記他の技術的な課題を達成するために、本発明は、第１面及び第２面の両面に集積回路が形成された半導体チップを用意する段階と、前記半導体チップの第１面に接着手段によりその両面に金属パターンの形成されたＬＯＣ型基板を取り付ける段階と、前記半導体チップの第２面にあるボンディングパッド及び前記ＬＯＣ型基板の第１面にあるボンディングフィンガーを第２ワイヤにより連結するワイヤボンディングを行う段階と、前記半導体チップと、第２ワイヤ及び前記ＬＯＣ型基板の第１面を第２シーリング材により覆う第１シーリング工程を行う段階と、前記ＬＯＣ型基板により露出された半導体チップの第１面にあるボンディングパッド及びＬＯＣ型基板の第２面にあるボンディングフィンガーを第１ワイヤにより連結するワイヤボンディングを行う段階と、前記露出された半導体チップの第１面と、第１ワイヤ及びＬＯＣ型基板の第２面の一部を第１シーリング材により覆う第２シーリング工程を行う段階と、前記ＬＯＣ型基板の第２面にソルダボールを搭載する段階と、を含むことを特徴とする両面半導体チップのための半導体パッケージの製造方法を提供する。
【００１７】
本発明の好適な実施形態によれば、前記第２シーリング材を用いた第１シーリング工程はモールディング装備により行われることが好ましく、前記第１シーリング材を用いた第２シーリング工程はディスペンサーにより行われることが好ましい。
【００１８】
前記ソルダボールの搭載段階後に、前記第２シーリング材の表面にマーキングを行う段階及びストリップ状態のＬＯＣ型基板をバラに分離する切断を行う段階をさらに含むことが好ましい。
【００１９】
本発明によれば、半導体パッケージの小型薄膜化、多機能化及び高密度化を図ることができると共に、半導体パッケージの品質及び信頼性を高めることができる。
【００２０】
【発明の実施の形態】
以下、添付した図面に基づき、本発明の好適な実施形態について詳細に説明する。しかし、後述する実施形態は本発明を限定するものではなく、本発明が属する技術分野における当業者に、本発明の開示が実施可能な形に完全になるように発明の範ちゅうを知らせるために提供される。
【００２１】
この明細書における半導体チップは最も広い意味として用いられ、メモリなど、特定の機能のみを行う半導体チップに限定することはない。本発明はその精神及び必須の特徴を離脱しない範囲内において他の方式によっても実施できる。
【００２２】
例えば、後述する好適な実施形態においては、半導体チップの第１面及び第２面に形成された半導体集積回路がメモリ機能を有する素子であるが、これに限定されることなく、ＬＯＳＩＣ回路としての機能やその他のＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒｅｔｅｄ　Ｃｉｒｃｕｉｔ）としての機能を行う素子であっても良い。
【００２３】
また、第１ワイヤが金線よりなるが、これに限定されることなく、半田付けバンプなどよりなっても良い。さらに、半導体チップとＬＯＣ（リード・オン・チップ）型基板とを貼り合わせる接着手段は天然ゴムであるが、これに限定されることなく、エポキシまたは接着テープなどの他の接着手段も採用可能である。よって、後述する好適な実施形態は単なる例示的なものに過ぎず、限定的な意味として用いられることはない。
【００２４】
＜両面半導体チップのための半導体パッケージの構造＞
図２は、本発明に係る両面半導体チップのための半導体パッケージの断面図である。
【００２５】
図２を参照すれば、本発明に係る両面半導体チップのための半導体パッケージの構成は、図１と同様に、第１面Ａ及び第２面Ｂに集積回路が形成された半導体チップ１００、前記半導体チップ１００の第１面に取り付けられたＬＯＣ型基板１１０、第１ワイヤ１３０、第２ワイヤ１３２、第１シーリング材１４０及び第２シーリング材１４２を含んでなる。
【００２６】
前記半導体チップ１００のボンディングパッド（図示せず）は、第１面Ａにおいては中央部に形成され、第２面Ｂにおいては縁部に沿って形成されている。また、第１面及び第２面に形成された集積回路はメモリ、ＡＳＩＣ、マイクロ・コントローラ・ユニット、ＬＯＳＩＣ素子のうち何れか一つであっても良く、これらとは異なる集積回路であっても良い。
【００２７】
メモリ素子を半導体チップ１００の第１面Ａ及び第２面Ｂに形成すれば集積度を２倍ほど高めることができ、他の機能の集積回路を形成すれば半導体チップの機能を多様化できるという長所がある。
【００２８】
前記ＬＯＣ型基板１１０は、中央部がポリイミドよりなるテープ１１２であり、両面に金属パターン１１４、１１６が形成されている。そして、ＬＯＣ型基板１１０の中央部は、センターパッド型半導体チップ１００のワイヤボンディングのために開放されている。従って、ＬＯＣ型基板の第１面１１６は接着手段、例えば天然ゴム１１８により半導体チップ１００と貼り合わせられる。
【００２９】
一方、前記ＬＯＣ型基板の第２面１１４にある金属パターン、例えばボンディングフィンガーは、半導体チップ１００の第１面Ａの中央部にあるボンディングパッド（図示せず）と第１ワイヤ１３０により連結される。そして、露出された半導体チップ１００の第１面の一部、第１ワイヤ１３０及びＬＯＣ型基板１１０の第２面１１４の一部は第１シーリング材１４０、例えば液状封止剤により覆われて外部の衝撃から保護される。
【００３０】
前記ＬＯＣ型基板の第１面１１４にある金属パターン、例えばボンディングフィンガーは、半導体チップ１００の第２面Ｂの縁部にあるボンディングパッドと第２ワイヤ１３２により連結される。そして、前記半導体チップ１００、第２ワイヤ１３２、ＬＯＣ型基板の第１面１１６は第２シーリング材、例えばＥＭＣ（エポキシ・モールド・コンパウンド）により覆われて外部の衝撃から保護される。
【００３１】
最後に、前記ＬＯＣ型基板１１０の両面にある金属パターン１１４、１１６は、ＬＯＣ型基板１１０の第２面１１４においてソルダボール１５０とそれぞれ対応するように連結され、前記ソルダボール１５０は両面半導体チップを含む半導体パッケージが印刷回路基板などの外部回路と連結される端子となる。
【００３２】
従って、本発明のように単一の半導体チップを用いて製造された半導体パッケージは、２つの半導体チップ（または、半導体パッケージ）を積層して貼り合わせた時と同じ機能を実現することができる。これにより、半導体パッケージは一層小型薄膜化する。また、２つの半導体チップ（または、半導体パッケージ）を積層して貼り合わせた時に生じ易い接着面の剥離問題や接着剤におけるボイドなどの工程欠陥を解消する結果、半導体パッケージの信頼性を高めることができる。
【００３３】
＜両面半導体チップのための半導体パッケージの製造方法＞
図３ないし図９は、図２に示された半導体パッケージの製造方法を説明するための断面図である。
【００３４】
図３を参照すれば、まず、両面に集積回路が形成された半導体チップ１００を製造した後、ソーイング工程を通じてウェーハ状態の半導体チップ１００をバラに分離する。その後、前記両面Ａ、Ｂに集積回路が形成された半導体チップ１００の第１面Ａに接着手段である天然ゴム１１８によりＬＯＣ型基板１１０を取り付ける。前記ＬＯＣ型基板１１０は、ポリイミドテープ１１２が中央部にあり、下部及び上部の第１面１１６及び第２面１１４にボンディングフィンガーなどの金属パターンがそれぞれ形成されている。
【００３５】
図４を参照すれば、前記半導体チップ１００及びＬＯＣ型基板１１０の取り付けられた半導体パッケージをひっくり返し、第２ワイヤ１３２を用いたワイヤボンディングを行う。ワイヤボンディングを行う方法は、半導体チップ１００の第２面Ｂの縁部に形成されたボンディングパッドと、ＬＯＣ型基板の第１面１１６にあるボンディングフィンガーとを金線により連結することによる。もし、半導体チップの第２面Ｂにもその中央部にボンディングパッドがあるならば、これを縁部に移動させるウェーハ製造工程をさらに行って半導体チップ１００の設計を変えても良い。
【００３６】
図５を参照すれば、前記ワイヤボンディング済みの半導体パッケージをモールディング装備に搭載して第２シーリング材１４２、例えばＥＭＣにより第１シーリング工程を行う。従って、半導体チップ１００、第２ワイヤ１３２及びＬＯＣ型基板の第１面１１６がＥＭＣにより覆われて外部の衝撃から保護される状態となる。
【００３７】
図６を参照すれば、前記第１シーリング工程済みの半導体パッケージをさらにひっくり返してワイヤボンディングをもう一回行う。前記ワイヤボンディング工程は、半導体チップ１００の第１面Ａの中央にあるボンディングパッドと、ＬＯＣ型基板１１０の第２面１１４にあるボンディングフィンガーとを金線により連結する工程である。
【００３８】
図７を参照すれば、前記ワイヤボンディング済みの半導体パッケージに対して第２シーリング工程を行う。前記第２シーリング工程は、第１シーリング材１４０、例えば液状の封止剤をディスペンサーに入れて滴下した後に硬化させる方式により行う。従って、露出された半導体チップ１００の第１面Ａの一部、第１ワイヤ１３０及びＬＯＣ型基板の第２面１１４の一部が第１シーリング材１３２により覆われて外部の衝撃から保護される。
【００３９】
図８を参照すれば、前記第２シーリング工程済みの半導体パッケージにソルダボール１５０を搭載する。前記ソルダボール１５０はＬＯＣ型基板１１０の第２面１１４に搭載されるが、前記ソルダボール１５０は前記ＬＯＣ型基板の両面にある金属パターン１１６、１１４のボンディングフィンガーとそれぞれ対応する。
【００４０】
図９を参照すれば、前記ソルダボール１５０の搭載済みの半導体パッケージにマーキング工程を行う。製品名及び製造会社などを刻み込むマーキングは第２シーリング材１４２の下部表面Ｃにおいて行われる。前記マーキング工程済みの半導体パッケージはストリップ状態で多数の半導体パッケージが束ねられているが、切断工程を行い、束ねられた状態の半導体パッケージをバラに分離する。
【００４１】
【発明の効果】
上述したように、本発明によれば、下記の如き効果が得られる。
【００４２】
まず、半導体チップの両面に集積回路を形成して半導体パッケージを製造することにより、半導体チップの高集積化及び半導体パッケージの小型薄膜化を図ることができる。
【００４３】
第二に、半導体チップの両面にそれぞれの面に対して相異なる機能を行う集積回路を形成してパッケージングすることにより、半導体パッケージの機能複合化及び多機能化を図ることができる。
【００４４】
第三に、従来のように接着手段により半導体チップや半導体パッケージを積層して貼り合わせることがないので、接着面における剥離問題や接着剤におけるボイドなどの工程不良を減らす結果、半導体パッケージの信頼性を高めることができる。
【００４５】
本発明は前記実施形態に限定されず、本発明が属する技術的な思想内であれば、当業者によるさらに多くの変形が可能であるということは言うまでもない。
【図面の簡単な説明】
【図１】両面に集積回路が形成された半導体チップを説明するための断面図である。
【図２】本発明に係る両面半導体チップのための半導体パッケージの断面図である。
【図３】図２に示された半導体パッケージの製造方法を説明するための断面図である。
【図４】図３に続く半導体パッケージの製造方法を説明するための断面図である。
【図５】図４に続く半導体パッケージの製造方法を説明するための断面図である。
【図６】図５に続く半導体パッケージの製造方法を説明するための断面図である。
【図７】図６に続く半導体パッケージの製造方法を説明するための断面図である。
【図８】図７に続く半導体パッケージの製造方法を説明するための断面図である。
【図９】図８に続く半導体パッケージの製造方法を説明するための断面図である。
【符号の説明】
１００…半導体チップ、
Ａ…半導体チップの第１面、
Ｂ…半導体チップの第２面、
１０２…フィールド酸化膜、
１０４…ゲート電極、
１０６…メタル層、
１０８…保護膜、
１１０…ＬＯＣ型基板、
１１２…ポリイミドテープ、
１１４…ＬＯＣ型基板の第２面の金属パターン、
１１６…ＬＯＣ型基板の第１面の金属パターン、
１１８…天然ゴム、
１３０…第１ワイヤ
１３２…第２ワイヤ、
１４０…第１シーリング材、
１４２…第２シーリング材、
１５０…ソルダボール、
Ｃ…マーキングが行われる面。
【図１】
2004031916.tif 000003
【図２】
2004031916.tif 000004
【図３】
2004031916.tif 000005
【図４】
2004031916.tif 000006
【図５】
2004031916.tif 000007
【図６】
2004031916.tif 000008
【図７】
2004031916.tif 000009
【図８】
2004031916.tif 000010
【図９】
2004031916.tif 000011