(57)【要約】【課題】触媒元素の含有量が十分に低減された、信頼性の高い結晶質半導体膜を製造する方法を提供する。【解決手段】非晶質半導体膜１０４の結晶化を促進する触媒元素を含み、かつ結晶質領域を有する第１半導体膜１０４ｂを用意する工程と、第１半導体膜１０４ｂ上に接する第２半導体膜１０７を設ける工程と、第１半導体膜１０４ｂに第１の加熱処理を施すことにより、第１半導体膜１０４ｂ中に存在する触媒元素を、第２半導体膜１０７へ移動させる工程と、第２半導体膜１０７を酸化する工程と、酸化された第２半導体膜１０９を除去する工程とを包含する。【選択図】  図１
2004327677.tif 000002
【特許請求の範囲】
【請求項１】
複数の結晶ドメインを有する半導体膜であって、前記複数の結晶ドメインは、結晶の〈１１１〉晶帯面が配向した領域で主に構成され、前記半導体膜の表面の高さは、前記複数の結晶ドメインのそれぞれによって異なる、半導体膜。
【請求項２】
前記〈１１１〉晶帯面が配向した領域のうちの５０％以上が、（１１０）面配向または（２１１）面配向した領域である、請求項１に記載の半導体膜。
【請求項３】
前記複数の結晶ドメインのドメイン径は、２μｍ以上１０μｍ以下である、請求項１または２に記載の半導体膜。
【請求項４】
前記半導体膜の少なくとも一部には、非晶質半導体膜の結晶化を促進する触媒元素が含まれている、請求項１から３のいずれかに記載の半導体膜。
【請求項５】
前記触媒元素は、化合物として析出せず、前記半導体膜に固溶した状態で存在している、請求項４に記載の半導体膜。
【請求項６】
前記触媒元素は、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）および金（Ａｕ）からなる群から選ばれた少なくとも一種の元素である、請求項４または５に記載の半導体膜。
【請求項７】
前記触媒元素は、１×１０１４ａｔｏｍｓ／ｃｍ３以上１×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度で前記半導体膜の少なくとも一部に含まれる、請求項４から６のいずれかに記載の半導体膜。
【請求項８】
ケイ素（Ｓｉ）を主成分として形成された、請求項１から７のいずれかに記載の半導体膜。
【請求項９】
前記触媒元素は、シリサイド化合物を形成することにより、非晶質半導体膜の結晶化を促進する、請求項５から８のいずれかに記載の半導体膜。
【請求項１０】
前記半導体膜の厚さは、２５ｎｍ以上８０ｎｍ以下である、請求項１から９のいずれかに記載の半導体膜。
【請求項１１】
（１）非晶質半導体膜の結晶化を促進する触媒元素を含み、かつ結晶質領域を有する第１半導体膜を用意する工程と、
（２）前記第１半導体膜上に接する第２半導体膜を設ける工程と、
（３）前記第１半導体膜に第１の加熱処理を施すことにより、前記第１半導体膜中に存在する前記触媒元素を、前記第２半導体膜へ移動させる工程と、
（４）前記第２半導体膜を酸化する工程と、
（５）前記酸化された第２半導体膜を除去する工程とを包含する、半導体膜の製造方法。
【請求項１２】
前記工程（１）は、
（１ａ）前記触媒元素を含有する非晶質半導体膜を用意する工程と、
（１ｂ）前記非晶質半導体膜に第２の加熱処理を施すことにより、前記第１半導体膜とする工程とを含む、請求項１１に記載の半導体膜の製造方法。
【請求項１３】
前記工程（１）と前記工程（２）との間に、前記第１半導体膜の表面に形成された自然酸化膜を除去する工程をさらに含む、請求項１１または１２に記載の半導体膜の製造方法。
【請求項１４】
前記第２半導体膜は非晶質状態である、請求項１１から１３のいずれかに記載の半導体膜の製造方法。
【請求項１５】
前記第２半導体膜は、前記触媒元素を引き寄せるゲッタリング元素を含有する、請求項１１から１４のいずれかに記載の半導体膜の製造方法。
【請求項１６】
前記ゲッタリング元素は、Ａｒ、ＫｒおよびＸｅからなる群から選ばれた少なくとも一種の希ガス元素を含む、請求項１５に記載の半導体膜の製造方法。
【請求項１７】
前記ゲッタリング元素は、Ｐ、ＡｓおよびＳｂからなる群から選ばれた少なくとも一種の元素を含む、請求項１５に記載の半導体膜の製造方法。
【請求項１８】
前記ゲッタリング元素は、Ｐ、ＡｓおよびＳｂからなる群から選ばれた少なくとも一種の元素と、ＢおよびＡｌからなる群から選ばれた少なくとも一種の元素とを含む、請求項１５から１７のいずれかに記載の半導体膜の製造方法。
【請求項１９】
前記工程（３）は、前記第２半導体膜の非晶質状態を保ちながら前記第１の加熱処理を行う工程を含む、請求項１１から１８のいずれかに記載の半導体膜の製造方法。
【請求項２０】
前記工程（４）は、前記第２半導体膜に対して、酸化性ガス雰囲気下にて第３の加熱処理を施す工程を含む、請求項１１から１９のいずれかに記載の半導体膜の製造方法。
【請求項２１】
前記第３の加熱処理工程は、１気圧を超える高圧雰囲気下で行われる、請求項２０に記載の半導体膜の製造方法。
【請求項２２】
前記第３の加熱処理工程は、前記第２半導体膜の表面に、加熱された酸化性ガスを吹き付ける高速熱アニールを含む、請求項２０に記載の半導体膜の製造方法。
【請求項２３】
前記第３の加熱処理工程の前記酸化性ガスとして、水蒸気を用いる、請求項２０から請求項２２のいずれかに記載の半導体膜の製造方法。
【請求項２４】
前記第２半導体膜の厚さは、前記第１半導体膜の厚さの１／１０以上２倍以下の範囲内である、請求項１１から２３のいずれかに記載の半導体膜の製造方法。
【請求項２５】
前記工程（２）は、
前記第１半導体膜の表面を水素を含むプラズマ雰囲気に曝す工程と、
前記プラズマ雰囲気に曝された前記第１半導体膜を大気に曝すことなく、前記第１半導体膜上に前記第２半導体膜を形成する工程とを含む、請求項１１から２４のいずれかに記載の半導体膜の製造方法。
【請求項２６】
前記工程（４）では、前記第２半導体膜に加えて、その下層の第１半導体膜の一部も酸化され、
前記工程（５）では、前記酸化された前記第２半導体膜に加えて、酸化された前記第１半導体膜の前記一部も除去される、請求項１１から２５のいずれかに記載の半導体膜の製造方法。
【請求項２７】
前記工程（４）において、第１半導体膜における半導体原子の不対結合手の量が低減される、請求項１１から２６のいずれかに記載の半導体膜の製造方法。
【請求項２８】
前記工程（３）の前記第１の加熱処理工程と前記工程（４）の前記第３の加熱処理工程とを連続して行う、請求項２０から２７のいずれかに記載の半導体膜の製造方法。
【請求項２９】
前記第１の加熱処理と前記第３の加熱処理とを同時に行う、請求項２０から請求項２７のいずれかに記載の半導体膜の製造方法。
【請求項３０】
前記工程（５）は、前記第２半導体膜を、フッ化水素を有する酸を用いて湿式方式のエッチングで除去する工程を含む、請求項１１から２９のいずれかに記載の半導体膜の製造方法。
【請求項３１】
前記工程（１ａ）は、
非晶質半導体膜を形成する工程と、
前記非晶質半導体膜の表面に前記触媒元素を含む溶液を塗布することによって、前記触媒元素を含有する第１半導体膜を形成する工程とを含む、請求項１２から請求項２９のいずれかに記載の半導体膜の製造方法。
【請求項３２】
前記工程（１ａ）は、非晶質半導体膜の一部に選択的に前記触媒元素を添加することにより前記触媒元素を含有する非晶質半導体膜を得る工程を含み、前記工程（１ｂ）は、前記触媒元素が選択的に添加された領域からその周辺部へと前記非晶質半導体膜を横方向に結晶成長させることにより、前記第１半導体膜を得る工程を含む、請求項１２から３１のいずれかに記載の半導体膜の製造方法。
【請求項３３】
前記触媒元素として、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）および金（Ａｕ）からなる群から選ばれた少なくとも一種の元素を用いる、請求項１１から３２のいずれかに記載の半導体膜の製造方法。
【請求項３４】
前記工程（１ｂ）と前記工程（２）との間に、前記第１半導体膜にレーザー光を照射する工程を行う、請求項１２から３３のいずれかに記載の半導体膜の製造方法。
【請求項３５】
請求項１１から３４のいずれかに記載の製造方法により作製された半導体膜。
【請求項３６】
請求項１から１０あるいは請求項３５のいずれかに記載の半導体膜を活性領域として構成される半導体装置。
【請求項３７】
請求項１から請求項１０あるいは請求項３５のいずれかに記載の半導体膜を活性領域とした薄膜トランジスタを含む半導体装置。
【請求項３８】
請求項３６または３７に記載の半導体装置を備える電子機器。
【請求項３９】
複数の画素で構成される表示部を有し、前記複数の画素に請求項３６または３７に記載の半導体装置を介して表示信号が供給される電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；以下、「ＴＦＴ」と略すことがある）等に利用される半導体膜及びその製造方法に関し、さらにその半導体膜を用いて構成される半導体装置に関する。特に、本発明は、アクティブマトリクス型の液晶表示装置や有機ＥＬ表示装置、密着型イメージセンサー、三次元ＩＣなどに利用できる。
【０００２】
【従来技術】
近年、大型で高解像度の液晶表示装置や有機ＥＬ表示装置、高速で高解像度の密着型イメージセンサー、三次元ＩＣなどへの実現に向けて、ガラス等の絶縁基板上や、絶縁膜上に高性能な半導体素子を形成する試みがなされている。特に、同一基板上に画素部と駆動回路が設けられた液晶表示装置はパーソナルコンピュータ（ＰＣ）向けのモニターとしてだけでなく、一般家庭の中に進出し始めている。例えば、ＣＲＴ（Ｃａｔｈｏｄｅ−ｒａｙ  Ｔｕｂｅ）のかわりにテレビジョンとして液晶ディスプレイが、また、娯楽として映画を観たりゲームをしたりするためのフロントプロジェクターが、一般家庭に導入されるようになり、液晶表示装置の市場規模はかなりの勢いで大きくなってきている。さらに、ガラス基板上にメモリ回路やクロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発もさかんに進められている。
【０００３】
高解像度な画像表示を行うために画素に書き込む情報量が増えている。また、その情報は短時間で書き込まれなければ、高精細な表示のための膨大な情報量を有する画像を動画表示したりすることは不可能である。そこで、駆動回路に用いられるＴＦＴには、高速動作が求められている。高速動作を可能にするためには、高い電界効果移動度を得られる良質な結晶性を有する結晶質半導体膜を用いてＴＦＴを実現することが求められている。
【０００４】
ガラス基板上に良好な結晶質半導体膜を得る方法として、本発明者らは、非晶質半導体膜に結晶化を促進する作用を有する金属元素を添加した後、加熱処理を施すことにより、従来より低温・短時間の加熱処理で、結晶の配向性が揃った良好な半導体膜が得られる技術を開発している。
【０００５】
しかし、触媒元素を用いて得られた結晶質ケイ素膜をそのまま半導体層として用いて作製されたＴＦＴには、オフ電流が突発的に増加してしまうという問題がある。触媒元素が半導体膜中で不規則に偏析すること、特に結晶粒界においてこの偏析が顕著に確認され、この触媒元素の偏析が、電流の逃げ道（リークパス）となり、これが原因でオフ電流の突発的な増加を引き起こしているのではないかと考えられる。そこで、結晶質ケイ素膜の作製工程の後、触媒元素を半導体膜中から移動させて、半導体膜中の触媒元素濃度を低減させる必要がある。以後、この触媒元素を取り除く工程をゲッタリング工程と称する。
【０００６】
このゲッタリング工程・ゲッタリング方法に関しては、様々な工程・方法が提案されている。概略は、ゲッタリング機能を有するゲッタリング領域を形成し、そこに触媒元素を移動させることにより、半導体装置の活性領域（半導体層）における触媒元素濃度を低減させるものが主であるが、このときの半導体層とゲッタリング領域との関係において、以下の３つの手法に分けられる。
【０００７】
▲１▼結晶質半導体膜中において、半導体層となる領域以外の領域にゲッタリング領域を形成し、そこに触媒元素を移動させる。
【０００８】
▲２▼半導体層内にゲッタリング領域を形成し、そこに触媒元素を移動させることで、半導体層内で特に触媒元素の残留が問題となるところ（チャネル領域等）のみをゲッタリングする。
【０００９】
▲３▼結晶質半導体膜の状態で、その上面にゲッタリング層を形成し、膜面に対して垂直方向に触媒元素を移動させる。
【００１０】
これらの方法の中で、上記▲１▼の方法では、結晶質半導体膜において、半導体層以外の領域をゲッタリング領域として機能させるために、ゲッタリング効果を有する元素（ゲッタリング元素）の選択的な導入を行う必要がある。したがって、そのときのマスクを形成するためのフォトリソ工程や、ゲッタリング元素を導入するためのドーピング工程等が増え、製造コストの増大と製造歩留まりの低下をもたらす。また、半導体層以外の領域に触媒元素を移動させるため、触媒元素の移動に必要な距離（ゲッタリング距離）が延び、ゲッタリング移動のための加熱処理に長時間が必要となる。この場合、装置のタクトタイムが延び製造コストが上がるだけでなく、大型ガラス基板等では基板の熱的変形が対応できないレベルとなり、製造することさえ困難となる。
【００１１】
また、上記▲２▼の方法では、例えばソース・ドレイン領域をゲッタリング領域として利用することで、ゲッタリングのための工程を追加する必要がなく、製造工程を簡略化することはできる点でメリットは大きい。しかしながら、このときのドーピング工程はソース・ドレイン領域としての条件とゲッタリングとを両立する必要があり、プロセス的なマージンが非常に小さくなる。また、ゲッタリングのための熱処理は半導体層形成後となるため、ガラス基板におけるシュリンクの問題が大きく、ゲッタリングに十分な加熱処理を行うことは難しい。したがって、この方法では、半導体層形成後のプロセスの自由度がゲッタリングのために大きく制限され、各工程の条件マージンが少ないものとなる。
【００１２】
これらの方法に対して、前記▲３▼の方法では、結晶質半導体膜が基板全面に形成された状態（最初のフォトリソ工程前の段階）で、垂直方向にゲッタリングを行うものであるから、ゲッタリングのための付加工程は一部必要なものの、ゲッタリングの熱処理条件は、ガラス基板のシュリンクにかかわらず設定でき、十分な熱処理が可能である。また、必要なゲッタリング距離も、結晶質半導体膜の膜厚方向のみで済む。さらに、結晶質半導体膜の状態でゲッタリングを完了できることから、後の工程では、ゲッタリング工程を考えることなく自由度の高いプロセスを構築することができる。このような観点から、上記▲３▼の方法のメリットは大きい。
【００１３】
この▲３▼の方法を利用したゲッタリング方法が、特許文献１、特許文献２、及び特許文献３に記載されている。
【００１４】
特許文献１では、ＳＯＩ基板を用い、触媒元素により結晶化された単結晶ケイ素膜に対して、その表面を熱酸化することにより、酸化膜中へと触媒元素を移動させる方法を開示している。その後、熱酸化により形成された酸化膜を除去することにより、単結晶ケイ素膜のゲッタリングが完了する。特許文献１では、このときの酸化雰囲気としては、ハロゲン元素を含んだ雰囲気であり、その作用で触媒元素が気化し除去されると共に、熱酸化膜中に移動されゲッタリングされるとしている。
【００１５】
また、特許文献２および特許文献３では、触媒元素により結晶化された半導体膜上にバリア層を形成し、さらにその上に第２の半導体膜とゲッタリング元素を含む第３の半導体膜（ゲッタリング層）を積層形成した後に、加熱処理を行うことにより、下層の半導体膜からバリア層を通して第２の半導体膜、そして第３の半導体膜へと触媒元素を移動させる方法を開示している。そして、第３の半導体膜／第２の半導体膜／バリア層を除去することで、触媒元素のゲッタリングを行っている。このとき、特許文献２では、ゲッタリング元素として希ガス元素を用い、第３の半導体膜には希ガス元素を含んでいる。また、特許文献３では、ゲッタリング元素として一導電型の不純物（リン等）を用い、第３の半導体膜には一導電型の不純物を含んでいる。これらの特許文献では、第２の半導体膜を設けているが、これは、第３の半導体層に含まれるゲッタリング元素が、触媒元素により結晶化された第１の半導体膜へ拡散するのを防止する目的で設けられ、場合によっては無くてもよい。
【００１６】
【特許文献１】
特開平１０−６４８１７号公報
【特許文献２】
特開２００２−２４６３９４号公報
【特許文献３】
特開２００２−２４６３９５号公報
【００１７】
【発明が解決しようとする課題】
しかしながら、特許文献１〜３に開示されているゲッタリング技術では、未だ十分とは言えず、何点かの課題を抱えている。
【００１８】
まず、第１に、特許文献１では、ゲッタリング効果が十分でなく、触媒元素の残留量を十分には低減できていないという根本的な問題がある。本発明者らが、実際に確認を行ったところ、特許文献１に記載される方法では、ゲッタリング後の結晶質半導体膜中の触媒元素は、当初の１／３程度にしか低減できていない。
この理由は、酸化膜中の触媒元素（代表的にはニッケル）の拡散係数は、半導体膜中の拡散係数よりも３桁以上小さな値であるため、拡散移動して酸化膜中に取り込まれることはなく、主なゲッタリング作用は、酸化雰囲気時のハロゲン元素の作用により、ＮｉＣｌ２やＮｉＦ２のような形態となって気化しているものと考えられる。このような反応系では、膜表面に対しては一定の効果はあるが、半導体膜全体に対して触媒元素濃度を低減するのは難しい。さらに、このような反応を十分に進めるためには、１０００℃以上の高温が必要で、ガラス基板が使用できるようなプロセスではない。
【００１９】
また、その他の問題点として、特許文献１の方法では、触媒元素により結晶化された半導体膜に対して直接的に熱酸化を行っているが、触媒元素により結晶化された半導体膜中には、触媒元素はシリサイド化合物（例えばＮｉＳｉ２）として局所的に存在している。シリサイド化合物は、半導体膜に対して酸化レートが早いため、その領域で局所的に酸化が進み、熱酸化膜を除去する段階で、半導体膜にピット（小穴）が生じるという問題がある。このピットの大きさは、大きいものでは数μｍ以上もあり、ＴＦＴの半導体層がこれによって断線するような場合も発生している。したがって、特許文献１の方法では、このように多くの課題があり、特に、安価で大型のガラス基板を用いるようなＴＦＴプロセスで実施することは到底できないものであった。
【００２０】
これに対して、特許文献２あるいは特許文献３を用いた場合、半導体膜中の触媒元素濃度は、ガラス基板が使用できるような温度域で、当初の１／１０００以下にまで低減できることが確認できており、ゲッタリングの能力としては、非常に優れている。しかしながら、製造方法、歩留まり的な観点で多くの問題点を抱えていることがわかった。
【００２１】
まず、第１にバリア層の膜質・膜厚・形成方法に関する問題点を説明する。バリア層は上層のゲッタリング膜のエッチングストッパーの目的で設けられるが、触媒元素は、このバリア層を通って上層のゲッタリング膜へと移動することになる。バリア層としては、極薄の酸化膜が用いられる。しかし、酸化膜における触媒元素の拡散は極めて遅いため、この酸化膜を緻密かつ厚くすると触媒元素が上層へと移動できなくなる。逆に、ポーラスで薄い膜を用いると、エッチングストッパーとして機能せず、上層のゲッタリング層のエッチング時に、下層の半導体膜までエッチングされてしまうことになる。この条件が非常に難しく、且つ不安定な状態を必要とするため、十分なプロセスマージンをもって制御できず、歩留まり的に大きな問題となる。また、最適な条件で設定できても、ゲッタリング移動のための熱処理条件は、最も拡散移動速度の遅いバリア層（酸化膜）によって決まり、ゲッタリング距離が半導体膜の厚さ分で済むにもかかわらず、長時間の熱処理が必要となる。
【００２２】
また、第２の問題として、ゲッタリング層のピーリング（膜剥がれ）が非常に起こり易い点がある。下地のバリア層が膜としては中途半端な状態であるため、上層のゲッタリング層との密着性を高めるのが困難となる。ゲッタリング層においてピーリングによる微小穴があると、エッチング液がそこから下層の半導体膜をエッチングし、半導体膜にも小穴が生じるため、製造歩留まりを低下させる原因となる。ゲッタリング層におけるダストも同様の作用を与えるため、密着性は高いがダストの多いスパッタリング膜を用いるにも問題がある。
【００２３】
第３の問題点としては、ゲッタリング層のエッチングにおけるエッチング残渣の問題である。ゲッタリング層とバリア層との間には、非常に高い選択比が要求されるため、エッチング液としては通常利用しない強アルカリ液を用いている。
この強アルカリによるケイ素膜のエッチングは不安定で、エッチング途中にわずかでも酸化成分が増えるとエッチング作用が停止したり、液の揺動によりエッチングレートが大きく異なることがわかっている。このような結果、ケイ素膜を主成分とするゲッタリング層では、エッチング残渣が非常に生じ易い。対策として、エッチング時間を延長すると、バリア層がダメージを受け、下層の半導体層もエッチングされることになり、単純に時間延長では解決できない。ゲッタリング層のエッチング残渣があると、その領域ではＴＦＴ半導体層のチャネル面がゲッタリング層で形成されることになり、到底正常な電気特性は望めない。
【００２４】
よって、特許文献２あるいは特許文献３の技術を用いると、高性能なＴＦＴ素子は一部確率的に作製できても、製造プロセスマージンが極めて小さく、その結果不良率が高くなる。従って、これらの技術をＴＦＴ素子の量産に適用することは困難である。
【００２５】
そこで、本発明は上記の問題を鑑み、触媒元素の含有量が十分に低減された、信頼性の高い結晶質半導体膜、およびそれを用いた半導体装置を提供することを目的とする。また、そのような半導体膜を、製造工程や製造コストを増やすことなく簡便に製造する方法を提供することを目的とする。
【００２６】
【課題を解決するための手段】
本発明の半導体膜は、複数の結晶ドメインを有する半導体膜であって、前記複数の結晶ドメインは、結晶の〈１１１〉晶帯面が配向した領域で主に構成され、前記半導体膜の表面の高さは、前記複数の結晶ドメインのそれぞれによって異なることを特徴とし、そのことにより上記目的が達成される。
【００２７】
ある好ましい実施形態において、前記〈１１１〉晶帯面が配向した領域のうちの５０％以上が、（１１０）面配向または（２１１）面配向した領域である。
【００２８】
前記複数の結晶ドメインのドメイン径は、２μｍ以上１０μｍ以下であることが好ましい。
【００２９】
ある好ましい実施形態において、前記半導体膜の少なくとも一部には、非晶質半導体膜の結晶化を促進する触媒元素が含まれている。
【００３０】
前記触媒元素は、化合物として析出せず、前記半導体膜に固溶した状態で存在していることが好ましい。
【００３１】
好ましくは、前記触媒元素は、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）および金（Ａｕ）からなる群から選ばれた少なくとも一種の元素である。
【００３２】
前記触媒元素は、１×１０１４ａｔｏｍｓ／ｃｍ３以上１×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度で前記半導体膜の少なくとも一部に含まれることが好ましい。
【００３３】
前記半導体膜は、ケイ素（Ｓｉ）を主成分として形成されていてもよい。
【００３４】
ある好ましい実施形態において、前記触媒元素は、シリサイド化合物を形成することにより、非晶質半導体膜の結晶化を促進する。
【００３５】
前記半導体膜の厚さは、２５ｎｍ以上８０ｎｍ以下であることが好ましい。
【００３６】
本発明の半導体膜の製造方法は、（１）非晶質半導体膜の結晶化を促進する触媒元素を含み、かつ結晶質領域を有する第１半導体膜を用意する工程と、（２）前記第１半導体膜上に接する第２半導体膜を設ける工程と、（３）前記第１半導体膜に第１の加熱処理を施すことにより、前記第１半導体膜中に存在する前記触媒元素を、前記第２半導体膜へ移動させる工程と、（４）前記第２半導体膜を酸化する工程と、（５）前記酸化された第２半導体膜を除去する工程とを包含することを特徴とし、そのことにより上記目的が達成される。
【００３７】
ある好ましい実施形態において、前記工程（１）は、（１ａ）前記触媒元素を含有する非晶質半導体膜を用意する工程と、（１ｂ）前記非晶質半導体膜に第２の加熱処理を施すことにより、前記第１半導体膜とする工程とを含む。
【００３８】
好ましくは、前記工程（１）と前記工程（２）との間に、前記第１半導体膜の表面に形成された自然酸化膜を除去する工程をさらに含む。
【００３９】
前記第２半導体膜は非晶質状態であることが好ましい。
【００４０】
前記第２半導体膜は、前記触媒元素を引き寄せるゲッタリング元素を含有することが好ましい。
【００４１】
前記ゲッタリング元素は、Ａｒ、ＫｒおよびＸｅからなる群から選ばれた少なくとも一種の希ガス元素を含んでもよい。
【００４２】
前記ゲッタリング元素は、Ｐ、ＡｓおよびＳｂからなる群から選ばれた少なくとも一種の元素を含んでもよい。
【００４３】
前記ゲッタリング元素は、Ｐ、ＡｓおよびＳｂからなる群から選ばれた少なくとも一種の元素と、ＢおよびＡｌからなる群から選ばれた少なくとも一種の元素とを含んでもよい。
【００４４】
前記工程（３）は、前記第２半導体膜の非晶質状態を保ちながら前記第１の加熱処理を行う工程を含むことが好ましい。
【００４５】
前記工程（４）は、前記第２半導体膜に対して、酸化性ガス雰囲気下にて第３の加熱処理を施す工程を含んでもよい。
【００４６】
前記第３の加熱処理工程は、１気圧を超える高圧雰囲気下で行ってもよい。
【００４７】
前記第３の加熱処理工程は、前記第２半導体膜の表面に、加熱された酸化性ガスを吹き付ける高速熱アニール（ＲＴＡ）を含んでもよい。
【００４８】
前記第３の加熱処理工程の前記酸化性ガスとして、水蒸気を用いてもよい。
【００４９】
ある好ましい実施形態において、前記第２半導体膜の厚さは、前記第１半導体膜の厚さの１／１０以上２倍以下の範囲内である。
【００５０】
ある好ましい実施形態において、前記工程（２）は、前記第１半導体膜の表面を水素を含むプラズマ雰囲気に曝す工程と、前記プラズマ雰囲気に曝された前記第１半導体膜を大気に曝すことなく、前記第１半導体膜上に前記第２半導体膜を形成する工程とを含む。
【００５１】
ある好ましい実施形態において、前記工程（４）では、前記第２半導体膜に加えて、その下層の第１半導体膜の一部も酸化され、前記工程（５）では、前記酸化された前記第２半導体膜に加えて、酸化された前記第１半導体膜の前記一部も除去される。
【００５２】
前記工程（４）において、第１半導体膜における半導体原子の不対結合手の量が低減されることが好ましい。
【００５３】
前記工程（３）の前記第１の加熱処理工程と前記工程（４）の前記第３の加熱処理工程とを連続して行ってもよい。
【００５４】
前記第１の加熱処理と前記第３の加熱処理とを同時に行ってもよい。
【００５５】
前記工程（５）は、前記第２半導体膜を、フッ化水素を有する酸を用いて湿式方式のエッチングで除去する工程を含んでもよい。
【００５６】
ある好ましい実施形態において、前記工程（１ａ）は、非晶質半導体膜を形成する工程と、前記非晶質半導体膜の表面に前記触媒元素を含む溶液を塗布することによって、前記触媒元素を含有する第１半導体膜を形成する工程とを含む。
【００５７】
好ましくは、前記工程（１ａ）は、非晶質半導体膜の一部に選択的に前記触媒元素を添加することにより前記触媒元素を含有する非晶質半導体膜を得る工程を含み、前記工程（１ｂ）は、前記触媒元素が選択的に添加された領域からその周辺部へと前記非晶質半導体膜を横方向に結晶成長させることにより、前記第１半導体膜を得る工程を含む。
【００５８】
前記触媒元素として、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）および金（Ａｕ）からなる群から選ばれた少なくとも一種の元素を用いることが好ましい。
【００５９】
前記工程（１ｂ）と前記工程（２）との間に、前記第１半導体膜にレーザー光を照射する工程を行ってもよい。
【００６０】
本発明の他の半導体膜は、上述した製造方法により作製される。
【００６１】
本発明の半導体装置は、上述した半導体膜を活性領域として構成される。
【００６２】
本発明の他の半導体装置は、上述した半導体膜を活性領域（半導体層）とした薄膜トランジスタ（ＴＦＴ）を含む。
【００６３】
本発明の電子機器は、上述した半導体装置を備える。
【００６４】
本発明の他の電子機器は、複数の画素で構成される表示部を有し、前記複数の画素に上述した半導体装置を介して表示信号が供給される。
【００６５】
【発明の実施の形態】
本実施形態では、非晶質半導体膜の結晶化を促進する触媒元素を含有する第１の非晶質半導体膜を用意する第１の工程と、第１の非晶質半導体膜に、第２の加熱処理を施し、結晶質を有する半導体膜とする第２の工程と、結晶質を有する半導体膜上に接するように、第２の半導体膜を設ける第３の工程と、第１の加熱処理を行い、結晶質を有する半導体膜中に存在する触媒元素を、第２の半導体膜へと移動させる第４の工程と、第２の半導体膜を酸化する第５の工程と、酸化された第２の半導体膜を除去する第６の工程とを少なくとも含んでいる。ここで、結晶質を有する半導体膜は、触媒元素濃度が低減され、後に半導体装置の半導体層（活性領域）等に利用できる。第２の半導体膜は前述のゲッタリング層として機能する。
【００６６】
第２の工程と第３との工程の間に、結晶質を有する半導体膜表面の自然酸化膜を除去する工程を含むことが好ましい。
【００６７】
すなわち、本実施形態では、従来法で問題となっていたバリア層を設けずに、結晶質を有する半導体膜上の自然酸化膜を除去し、それに接するように第２の半導体層を設ける。これにより、バリア層における課題が解決でき、ゲッタリング層（第２の半導体膜）への触媒元素の移動がスムーズに行われ、ゲッタリング能力が上がり、ゲッタリングのための熱処理時間が短縮化できる。且つ、上層の第２の半導体膜の成膜時においても下層との密着性が増し、ピーリングが発生しない条件マージンが格段に拡がる。そして、ゲッタリング層（第２の半導体膜）を酸化し除去することで、ムラの無い選択的なエッチングができ、前述の強アルカリによるエッチングを用いた場合に問題となるようなエッチング残渣の問題も生じない。
【００６８】
また、ゲッタリング層に触媒元素を移動し、ゲッタリング層を酸化して除去する訳であるから、下層の結晶質半導体膜においては膜中の触媒元素濃度が十分に低減された後の酸化工程となり、特許文献１に見られるような酸化に伴う問題点（ゲッタリング能力の低さやシリサイドの局所酸化による小穴）も生じない。また、酸化工程は、ハロゲン元素による反応でなく、酸化のみを目的とするため、ガラス基板が使用可能な温度域で処理が可能である。
【００６９】
本実施形態においては、ゲッタリング層として作用する第２の半導体膜は、非晶質状態であることが望ましい。そして、第４の工程において、第１の加熱処理は、第２の半導体膜の非晶質状態を保ちながら行われることが望ましい。
【００７０】
また、第２の半導体膜は、触媒元素を引き寄せる効果をもつゲッタリング元素を含有することが好ましい。ゲッタリング元素は、例えばＡｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種類の希ガス元素である。あるいは、ゲッタリング元素は、Ｐ、Ａｓ、Ｓｂから選ばれた一種または複数種類の周期表第５族Ｂに属する元素であってもよい。あるいは、ゲッタリング元素として、Ｐ、Ａｓ、Ｓｂから選ばれた一種または複数種類の周期表第５族Ｂに属する元素と、Ｂ、Ａｌから選ばれた一種または複数種類の周期表第３族Ｂに属する元素とを共に用いることもできる。
【００７１】
ゲッタリングによる触媒元素の移動メカニズムは、ゲッタリング層における触媒元素の偏析係数を高め、その力を利用して下層の結晶質半導体膜から触媒元素を移動させる。触媒元素により結晶化された下層の結晶質半導体膜では、全てが半導体膜中に固溶した状態で存在しているのではなく、大部分は半導体化合物として析出して存在しており、結晶質半導体膜中で触媒元素の固溶度以下においてゲッタリング層へとニッケルの拡散移動が行われ、結晶質半導体膜中に析出していた触媒元素の半導体化合物が固溶し、消失していくことによりゲッタリングが行われる。
【００７２】
このときのゲッタリング層における触媒元素の偏析係数を高めるメカニズムとして、触媒元素に対する固溶度を下層の半導体膜より上げて、そこへ触媒元素を移動させる作用（第１のゲッタリング作用）と、触媒元素をトラップするような欠陥あるいは局所的な偏析サイトを形成し、そこに触媒元素を移動させトラップさせる作用（第２のゲッタリング作用）とがある。前述のように、ゲッタリング層として作用する第２の半導体膜を非晶質状態とすることで、第２のゲッタリング作用の効果を引き出すことができる。そして、ゲッタリング移動のための第１の加熱処理を第２の半導体膜の非晶質状態を保ちながら行うことで、加熱処理の全期間にわたって、ゲッタリング層は高いゲッタリング能力を維持でき、結果として下層の結晶質半導体層の触媒元素濃度をより低減できる。この加熱処理の途中でゲッタリング層が結晶化してしまうと、その後のゲッタリング作用は小さくなり、一旦移動させた触媒元素が逆流することもある。
【００７３】
また、ゲッタリング層である第２の半導体膜に、ゲッタリング効果をもつゲッタリング元素を含有させることで、第１あるいは第２のゲッタリング作用をより高められる。このときゲッタリング元素の種類や組合せにより、その作用は異なることがわかっている。
【００７４】
ゲッタリング元素として、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種類の希ガス元素を用いた場合、ゲッタリング層中にこれらの希ガス元素が存在する場所で大きな格子間歪みが生じ、欠陥・偏析サイトによる第２のゲッタリング作用が非常に強力に働く。このときにゲッタリング層に含まれる希ガス元素の濃度としては、１×１０１９ａｔｏｍｓ／ｃｍ３以上３×１０２１ａｔｏｍｓ／ｃｍ３以下の範囲内であれば、十分なゲッタリング効率が得られる。
【００７５】
また、ゲッタリング元素として、Ｐ、Ａｓ、Ｓｂから選ばれた一種または複数種類の周期表第５族Ｂに属する元素を用いた場合には、ゲッタリング層における触媒元素に対する固溶度が上がり、すなわち前述の第１のゲッタリング作用を利用してゲッタリングの移動が行われる。これらの元素の中でも特にその効果が高いのはリンである。このときのゲッタリング層に含まれるこれら不純物元素の濃度としては、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下の濃度の範囲内であれば、十分なゲッタリング効率が得られる。
【００７６】
さらに、ゲッタリング元素として、Ｐ、Ａｓ、Ｓｂから選ばれた一種または複数種類の周期表第５族Ｂに属する元素に加えて、Ｂ、Ａｌから選ばれた一種または複数種類の周期表第３族Ｂに属する元素とを共に用いると、５族Ｂ元素だけでもゲッタリング能力を有するが、これに加えて３族Ｂ元素も導入した場合、より大きなゲッタリング効果が得られることがわかっている。ゲッタリング層に例えばリンだけでなく、ホウ素も含有させると、ゲッタリングメカニズムが変わり、リンのみの場合には、下層の結晶質半導体膜との触媒元素の固溶度の差を利用した拡散移動型ゲッタリング（前述の第１のゲッタリング作用）であるが、加えてホウ素を含ませることで、逆にゲッタリング層で触媒元素が析出し易くなり、欠陥あるいは偏析サイトへのゲッタリング（前述の第２のゲッタリング作用）が優勢になり、その効果は相乗的に高められる。このときのゲッタリング層に含まれる不純物元素の濃度としては、周期表第５族Ｂに属する元素は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下の濃度、周期表第３族Ｂに属する元素は１．５×１０１９ａｔｏｍｓ／ｃｍ３以上３×１０２１ａｔｏｍｓ／ｃｍ３以下の濃度の範囲であることが望ましく、この範囲内であれば、高いゲッタリング効率が得られる。
【００７７】
また、本実施形態において、ゲッタリング層となる第２の半導体膜を設ける第３の工程は、下層の結晶質を有する半導体膜表面を水素を含むプラズマ雰囲気に曝し、その後、大気中に出すことなく、結晶質を有する半導体膜上に第２の半導体膜が形成されることが好ましい。下層の結晶質半導体膜の表面には、フッ化水素酸による処理後も、その滞留時間等の影響により若干の自然酸化膜が形成されている。このような状態でゲッタリング層を成膜すると、ゲッタリング層のピーリングの原因となり、また、ゲッタリング効率が低下する。よって、自然酸化膜を完全に取り除くためには、ゲッタリング層の成膜前に水素を含むプラズマ雰囲気に曝すことが有効であり、これにより自然酸化膜はエッチング除去される。また、プラズマプロセスであるため、その後大気中に出すことなく連続してゲッタリング層を成膜することができる。
【００７８】
次に、本実施形態における第５の工程は、第２の半導体膜に対して、酸化性ガス雰囲気下にて第３の加熱処理を施すことにより行うことができる。このとき、酸化性ガス雰囲気下における第３の加熱処理は、１気圧を超える高圧雰囲気下で行われるとよい。あるいは、酸化性ガス雰囲気下における第３の加熱処理は、第２の半導体膜の表面に、加熱された酸化性ガスを吹き付ける高速熱アニール（ＲＴＡ）により行われてもよい。また、第３の加熱処理の酸化性ガスとして、水蒸気を用いることが好ましい。
【００７９】
本実施形態では、ゲッタリング層である第２の半導体膜を酸化し除去することを目的としているため、少なくとも第２の半導体膜全体を酸化する必要がある。本実施形態における第２の半導体膜の厚さは、第１の非晶質半導体膜（結晶質を有する半導体膜）の厚さの１／１０以上２倍以下の範囲内であることが望ましい。本実施形態における第１の非晶質半導体膜の厚さとしては、結晶成長の観点から２５ｎｍ以上８０ｎｍ以下の範囲であることが望ましく、これに対して、１／１０以上であれば、ゲッタリング層において、本実施形態で必要とされるゲッタリング能力が確保できる。また、２倍以下であれば、酸化により除去する際の下層の結晶質半導体膜のエッチングダメージや不均一な膜減りを問題ない程度に抑えることができる。しかしながら、より最適には、第２の半導体膜の厚さは、第１の非晶質半導体膜の厚さの１／５以上かつ等倍以下で、実質１０ｎｍ以上５０ｎｍ以下である。
【００８０】
すなわち、本実施形態では、このような範囲のある程度の膜厚を有する第２の半導体膜を酸化する必要があるため、酸化性ガス雰囲気下で加熱処理を行う、所謂熱酸化処理を行うのが望ましい。しかしながら、このとき、ガラス基板の耐熱性を考えると、従来法のように高温で処理する熱酸化方法を使用することはできない。
【００８１】
本実施形態では、１気圧を超える高圧の酸化性ガス雰囲気下で熱酸化処理を行うことで、酸化性ガスの反応性を高め、より低温で短時間で熱酸化することができる。このときの酸化反応の速度は、圧力に比例して高まるため、より高く設定されることが望ましいが、製造装置面での安全性の問題もあり、５気圧以上１５気圧以下の範囲内であることが望ましい。また、この場合の加熱処理条件として、温度が５５０℃以上６００℃以下で、処理時間が約１０分以上２時間以内であることが望ましい。
【００８２】
また、本実施形態における他の熱酸化方法として、第２の半導体膜の表面に、加熱された酸化性ガスを吹き付ける高速熱アニール（ＲＴＡ）を用いることも有効である。この方法では、基板全体を瞬時に酸化反応性の高い高温域へと昇温し、高温に加熱された酸化性ガスを直接的にゲッタリング層表面に吹き付けることで短時間で必要な酸化処理が行える。その後、急速降温させることで、ガラス基板に大きな熱的な変形を生じさせることなく、処理が可能である。このときの熱処理条件として、温度が６５０℃以上８００℃以下で、処理時間が約５分以上２０分以内であることが望ましい。また、このときの昇温及び降温速度としては、共に１００℃／分以上であることが望ましい。
【００８３】
また、以上述べた本実施形態の２通りの熱酸化方法において、使用される酸化性ガスとしては、酸化反応性が高いことが求められ、このような理由から水蒸気が最も望ましい。他にも、オゾンガス等が使用可能である。
【００８４】
本実施形態では、第２の半導体膜を酸化する第５の工程で、第２の半導体膜に加えて、その下層の結晶質を有する半導体膜の一部も酸化されてもよい。この場合、酸化された第２の半導体膜を除去する第６の工程では、酸化された第２の半導体膜に加えて、その酸化された結晶質を有する半導体膜の一部を除去することができる。すなわち、ゲッタリング層である第２の半導体膜のみでなく、下層の結晶質半導体膜にも酸化が一部進行してもよい。この場合、酸化された部分が除去されることで、ゲッタリング層のみでなく、下層の結晶質半導体膜の表面の近傍の層が除却され、膜厚が当初より薄くなる。
【００８５】
ゲッタリング層と下層の結晶質半導体層では、共に同一の半導体成分であり、酸化速度の違いはほとんどない。前述のように、ゲッタリング層である第２の半導体膜を非晶質状態として保つことで、結晶質と非晶質との構造の違い（非晶質状態の方が酸化速度は大きい）を利用して、ある程度の酸化速度の差異を出すことができるため、このような状態とすることは有用ではある。しかしながら、ゲッタリング層が酸化不十分で完全に除去されることなく、結晶質半導体膜上に残った場合の方が大きな問題となるため、酸化処理は第２の半導体膜全体に加え、下層の結晶質半導体膜の上側一部まで進行させる方が、製造プロセスマージンの観点からは望ましい。
【００８６】
本実施形態では、第２の半導体膜を酸化する第５の工程において、その下層の結晶質を有する半導体膜における半導体原子の不対結合手の量を低減することが可能である。すなわち、第２の半導体膜の酸化工程により、第２の半導体膜中で半導体原子が過剰となり、それが下層の結晶質半導体膜へ拡散し、不対結合手（ダングリングボンド）と結合することで、それをターミネートする訳である。このように、本実施形態では、結晶質半導体膜の結晶性を向上させる作用を、ゲッタリングと兼ねて行うことができる。
【００８７】
また、本実施形態では、第１の加熱処理と、第２の半導体膜を酸化するための第３の加熱処理とは、連続して行われることが好ましい。このようにすることで、第２と第３の加熱処理は、実質一回の加熱処理となり、製造プロセスの短縮及び製造装置のタクトタイム向上のメリットだけでなく、工程を別々に行った場合に比べ、工程間に付着するダストを無くすことができ、製造歩留まりを向上できる。さらには、第１の加熱処理と、第２の半導体膜を酸化するための第３の加熱処理とは、同時に一つの加熱処理として行うことで、さらにトータルの熱処理時間が短縮することができ、プロセスの簡略化、製造装置のタクトタイム改善が図れる。
【００８８】
本実施形態では、酸化された第２の半導体膜を除去する第６の工程は、フッ化水素を有する酸を用いた湿式方式のエッチングにて行うことができる。このような方法を用いることにより、酸化された半導体膜と下層の結晶質半導体膜との間で高いエッチング選択比が得られ、結晶質半導体膜のオーバーエッチングによる膜減りやそれによる膜厚バラツキを低減できる。また、下層の結晶質半導体膜表面は、半導体装置においてチャネル面を形成する重要な面となるが、湿式方式であればプラズマ等によるエッチングダメージを与えることなく、良好な状態を保てる。
【００８９】
さて、本実施形態において、触媒元素を含有する第１の非晶質半導体膜を用意する第１の工程は、非晶質半導体膜を形成し、その上に触媒元素を含む溶液を塗布することによって行うことが好ましい。本実施形態において第１の非晶質半導体表面に添加される触媒元素の濃度は、１×１０１１ａｔｏｍｓ／ｃｍ２以上１×１０１４ａｔｏｍｓ／ｃｍ２以下であることが求められ、これは触媒原子単原子層の１／１００以下の濃度となるため、極めて微量制御が求められる。これに対して、非晶質半導体膜に触媒元素を含む溶液を塗布することにより第１の非晶質半導体膜を用意すると、溶液中の触媒元素濃度の調整により、非晶質半導体膜表面に添加される触媒元素濃度を極微量で制御よくコントロールすることができる。
【００９０】
また、本実施形態では、典型的には、触媒元素を含有する第１の非晶質半導体膜を用意する第１の工程は、非晶質半導体膜の一部に選択的に触媒元素を添加することで行い、非晶質半導体膜に第２の加熱処理を施す第２の工程では、触媒元素が選択的に添加された領域からその周辺部へと横方向に結晶成長させることにより、結晶質を有する半導体膜を得る。このようにすることで、横方向に結晶成長した領域では、結晶成長方向がほぼ一方向にそろった良好な結晶質半導体膜を得ることができ、ＴＦＴの電流駆動能力をより高めることが可能である。また、この横方向に結晶成長した領域では、触媒元素が直接添加された領域よりも結晶成長後における触媒元素の膜中濃度が１〜２桁低減できるため、後のゲッタリング工程の負荷を小さくすることができる。
【００９１】
さらに、本実施形態においては、第２の工程の後、結晶質を有する半導体膜にレーザー光を照射する工程を行うとよい。本実施形態で得られる結晶質半導体膜にレーザー光を照射した場合、結晶質部分と非晶質と部分の融点の相違から結晶粒界部や微小な残留非晶質領域（未結晶化領域）が集中的に処理される。触媒元素を導入し結晶化した結晶質半導体膜は、柱状結晶で形成されており、その内部は単結晶状態であるため、レーザー光の照射により結晶粒界部が処理されると基板全面にわたって単結晶状態に近い良質の結晶質半導体膜が得られ、結晶性が大きく改善される。この結果、ＴＦＴのオン特性は大きく向上し、電流駆動能力により優れた半導体装置が実現できる。
【００９２】
ここで、本実施形態では、好適な触媒元素として、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一種または複数種の元素を用いる。これらから選ばれた一種または複数種類の元素であれば、微量で結晶化助長の効果がある。それらの中でも、特にＮｉを用いた場合に最も顕著な効果を得ることができる。触媒元素は単独では作用せず、ケイ素膜と結合しシリサイド化することで結晶成長に作用する。そのときの結晶構造が、非晶質ケイ素膜結晶化時に一種の鋳型のように作用し、非晶質ケイ素膜の結晶化を促す。Ｎｉは２つのＳｉとＮｉＳｉ２を形成する。ＮｉＳｉ２は螢石型の結晶構造を示し、その結晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類似したものである。しかも、ＮｉＳｉ２はその格子定数が０．５４０６ｎｍ（５．４０６オングストローム）であり、結晶シリコンのダイヤモンド構造での格子定数０．５４３０ｎｍ（５．４３０オングストローム）に非常に近い値をもつ。よって、ＮｉＳｉ２は、非晶質ケイ素膜を結晶化させるための鋳型としては最適なものであり、本実施形態における触媒元素としては、特にＮｉを用いるのが最も望ましい。
【００９３】
さて、次に、本実施形態における半導体膜の特徴について述べる。このような製造方法を用いて本実施形態の半導体膜を作製した結果として、本実施形態の半導体膜では、複数の結晶ドメイン（ほぼ同一の結晶面方位領域）で構成された領域を有する半導体膜であって、その結晶ドメインの面配向は主に〈１１１〉晶帯面で構成され、その膜表面には各々の結晶ドメイン間において高低差（凹凸）が生じている。すなわち、半導体膜の表面の高さは、結晶ドメインのそれぞれによって異なっている。
【００９４】
さらに、複数の結晶ドメインの面配向は、〈１１１〉晶帯面の中でも、特に（１１０）面配向と（２１１）面配向とで全体の５０％以上の割合が占められている。加えて、結晶ドメインのドメイン径は、典型的には２μｍ以上１０μｍ以下である。
【００９５】
また、本実施形態の半導体膜では、半導体膜の膜中には、非晶質半導体膜の結晶化を促進する触媒元素を含んでいる。ここで、半導体膜の膜中に含まれる触媒元素は、典型的には、化合物として析出せず、固溶した状態で存在している。
【００９６】
また、このときに本実施形態の半導体膜中に含まれている触媒元素は、好ましくはニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）および金（Ａｕ）からなる群から選ばれた一種または複数種の元素である。ここで、本実施形態の半導体膜中には、触媒元素が１×１０１４ａｔｏｍｓ／ｃｍ３以上１×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度で存在していることが好ましい。
【００９７】
また、本実施形態の半導体膜は、ケイ素（Ｓｉ）を主成分とする材料から形成することができる。さらに、触媒元素の化合物は、シリサイドであってもよい。
【００９８】
また、本実施形態の半導体膜の厚さは、２５ｎｍ以上８０ｎｍ以下の範囲内であることが好ましい。
【００９９】
一般的に触媒元素を用いない結晶化では、半導体膜下地の絶縁体の影響（特に非晶質二酸化ケイ素の場合）あるいは半導体膜表面の影響で、結晶質半導体膜の面配向は、（１００）あるいは（１１１）に向きやすい。これに対して、非晶質半導体膜に触媒元素を添加し結晶化させた場合の結晶化時の模式図を図７（Ａ）に示す。図７（Ａ）で、６１は下地絶縁体、６２は未結晶化領域の非晶質半導体膜、６３は結晶質半導体膜、６４は結晶成長のドライビングフォースとなっている触媒元素の半導体化合物である。図７（Ａ）に示すように、触媒元素化合物６４が結晶成長の最前線に存在し、隣接する非晶質領域６２を紙面右方向に向かって次々と結晶化していくのであるが、このとき触媒元素化合物６４は、〈１１１〉方向に向かって強く成長する性質がある。その結果、得られる結晶質半導体膜の面方位としては、図７（Ａ）に示すように〈１１１〉晶帯面が現れる。
【０１００】
また、このときの結晶構造は、触媒元素化合物を先端に位置した複数の柱状結晶により構成されており、個々の柱状結晶の断面形状は、ストレスフリーの状態で８０ｎｍ角となる。すなわち、半導体膜の膜厚が８０ｎｍ以下の場合には、膜厚方向には単層の柱状結晶で構成されるが、それ以上であると結晶が二層構造となり、結晶性が悪化する。よって、半導体膜の厚さとしては８０ｎｍ以下であることが望ましい。逆に半導体膜の厚さが極端に薄い（２５ｎｍ以下）場合には、結晶成長が起こり難くなることがわかっている。
【０１０１】
図７（Ｂ）には、〈１１１〉晶帯面を示す。図７（Ｂ）において、横軸は（−１００）面からの傾斜角度で、縦軸は表面エネルギーを表す。グループ６５は、〈１１１〉晶帯面となる結晶面である。（１００）面と（１１１）面は〈１１１〉晶帯面ではないが、比較のために示してある。また、図７（Ｃ）には、結晶方位の標準三角形を示す。ここで、〈１１１〉晶帯面の分布は、破線のようになる。数字は代表的な極点の指数である。これらの〈１１１〉晶帯面の中でも、本実施形態で得られる結晶質半導体膜では、特に（１１０）面あるいは（２１１）面が優勢配向となり、これらの面が全体の５０％以上を占めるときに優位性が得られる。これらの２つの結晶面は他の面に比べてホール移動度が非常に高く、Ｎチャネル型ＴＦＴに比べ性能の劣るＰチャネル型ＴＦＴの性能を特に向上でき、半導体回路においてもバランスがとり易いというメリットがある。
【０１０２】
本実施形態により得られた結晶質半導体膜の面方位分布を図８に示す。図８はＥＢＳＰ（後方散乱電子回折；Ｅｌｅｃｔｒｏｎ  ＢａｃｋＳｃａｔｔｅｒｅｄｄｉｆｆｒａｃｔｉｏｎ  Ｐａｔｔｅｒｎ）測定による結果で、個々の微小領域に分けてその結晶方位を特定し、それをつなぎ合わせてマッピングしたものである。図８（Ａ）に示すのは、本実施形態の結晶質半導体膜における面方位分布であり、図８（Ｂ）は、図８（Ａ）のデータに基づいて、隣接する各マッピング点間の面方位の傾角が一定値以下（ここでは５°以下）のものを同色で塗り分け、個々の結晶ドメインの分布を浮かび上がらせたものである。また、図８（Ｃ）には、先ほど図８（Ｃ）で説明した結晶方位の標準三角形を示す。図８（Ｃ）からわかるように、本実施形態による結晶質半導体膜は、概ね〈１１１〉晶帯面に乗った面配向を示しており、特に（１１０）と（２１１）に強く配向しているのがわかる。また、本実施形態では、半導体膜に含まれる希ガス元素の作用で核発生密度が上がり、図８（Ｂ）に示される個々の結晶ドメイン（ほぼ同一の面方位領域）のサイズは、２μｍ以上１０μｍ以下の範囲で分布する。
【０１０３】
ここで、本実施形態の半導体膜では、上層にゲッタリング層が存在し、それを酸化し除去することによりゲッタリングが成されて得られるものである。このとき、前述のように、上層のゲッタリング層のみを選択的に酸化し除去するのは困難であり、下層の結晶質半導体膜の表層側も一部酸化し、共に除去する方が製造プロセスマージンの観点からは好ましい。そのため、本実施形態の半導体膜においても、膜表面がある程度酸化され除去されていることが望ましい。このとき、結晶質の半導体膜では、酸化速度が面方位により異なるため、同一の面方域領域である結晶ドメイン間で酸化速度の違いが生じる。その結果、本実施形態の半導体膜では、その膜表面には各々の結晶ドメイン間において酸化量が異なる。そして、それが除去された後、各々の結晶ドメイン間で高低差（凹凸）が生じ、それが本実施形態の半導体膜の一つの特徴となる。このときのドメイン間の高低差は、結晶質半導体膜の表層をどれだけ酸化するか（どれだけ製造マージンをとるか）によって異なるが、１ｎｍ以上２０ｎｍ以下の範囲であることが好ましい。
【０１０４】
また、本実施形態の半導体膜では、非晶質半導体膜に触媒元素を導入し結晶化させることにより得られるものであるため、ゲッタリングが行われても、半導体膜中の触媒元素濃度は完全にゼロにはならず、わずかながら残存した触媒元素が存在する。但し、半導体装置としての電気特性に悪影響を与えるのは、結晶成長の際に核となり、結晶成長を牽引した触媒元素半導体化合物である。これらの半導体化合物は局所的に偏析して存在しているが、ゲッタリングにより、結晶質半導体膜中に固溶させ移動させることで、本実施形態で得られる半導体膜においては、膜中に含まれる触媒元素は、化合物として析出せず、固溶した状態で存在している。このときの半導体膜中の触媒元素濃度は、１×１０１４ａｔｏｍｓ／ｃｍ３以上１×１０１７ａｔｏｍｓ／ｃｍ３以下であり、１×１０１７ａｔｏｍｓ／ｃｍ３以下であれば、半導体装置の電気特性に悪影響を与えるような触媒元素の半導体化合物の析出を作らない。また、１×１０１４ａｔｏｍｓ／ｃｍ３がゲッタリング処理により触媒元素濃度を低減できる下限となっている。
【０１０５】
以下、図１を参照しながら、本発明による半導体膜およびその作製方法の実施形態を説明する。
【０１０６】
（第１実施形態）
ここでは、ガラス基板上に本発明による半導体膜を作製する方法について説明する。本実施形態の半導体薄膜は、ＴＦＴの活性領域やＰＮ接合ダイオード等に利用することができる。図１は、ここで説明する半導体薄膜の作製工程を示す断面図であり、（Ａ）→（Ｇ）の順にしたがって作製工程が順次進行する。
【０１０７】
図１（Ａ）において、基板１０１には低アルカリガラス基板や石英基板を用いることができる。本実施形態では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも約１０℃〜２０℃低い温度であらかじめ熱処理しておいても良い。この基板１０１の半導体膜を形成する表面には、基板１０１からの不純物拡散を防ぐために、酸化ケイ素膜、窒化ケイ素膜または酸化窒化ケイ素膜などの下地膜を形成する。本実施形態では、例えば、プラズマＣＶＤ法でＳｉＨ４、ＮＨ３、Ｎ２Ｏの材料ガスから作製される酸化窒化ケイ素膜を、下層の第１下地膜１０２として成膜し、その上に同様にプラズマＣＶＤ法によりＳｉＨ４、Ｎ２Ｏを材料ガスとして第２の下地膜１０３を積層形成した。このときの第１下地膜１０２の酸化窒化ケイ素膜の厚さは、２５ｎｍ以上２００ｎｍ以下（例えば１００ｎｍ）とし、第２下地膜１０３の酸化窒化ケイ素膜の厚さは、２５ｎｍ以上３００ｎｍ以下（例えば１００ｎｍ）とした。本実施形態では、２層の下地膜を使用したが、酸化ケイ素膜のみの単層構造でも利用できる。
【０１０８】
次にプラズマＣＶＤ法によって、厚さが２５ｎｍ以上８０ｎｍ以下（例えば５０ｎｍ）の真性（Ｉ型）の非晶質ケイ素膜（ａ−Ｓｉ膜）１０４を成膜する。本実施形態では、マルチチャンバー型の平行平板式プラズマＣＶＤ装置を用い、第１下地膜１０２、第２下地膜１０３、そしてａ−Ｓｉ膜１０４の３層を大気中に出すことなく連続して成膜した。このようにすることで、膜界面における汚染やダストの付着を極力抑えることができる。勿論、下地膜１０２、１０３およびａ−Ｓｉ膜１０４の成膜には、前述のプラズマＣＶＤ法に限らず、熱ＣＶＤ法やスパッタリング法等、その他の公知の方法を用いることもできる。また、半導体膜としては、取り扱いの容易さと半導体装置としての特性面から、ケイ素を主成分とする膜を用いるのが望ましいが、他にゲルマニウム膜等も用いることができる。また、ａ−Ｓｉ膜１０４の厚さは、結晶成長の観点から２５ｎｍ以上８０ｎｍ以下の範囲であることが望ましい。
【０１０９】
続いて、ａ−Ｓｉ膜１０４に触媒元素を添加し、加熱処理を行う。ａ−Ｓｉ膜に対して、重量換算で例えば１０ｐｐｍの触媒元素（本実施形態ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層１０５を形成する。ここで使用可能な触媒元素は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、パラジウム（Ｐｄ）、鉄（Ｆｅ）、銅（Ｃｕ）、からなる群から選ばれた一種または複数種の元素が好適である。それ以外にも、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）等が利用できる。本工程に先立って、スピン塗布時のａ−Ｓｉ膜１０４表面の濡れ性向上のため、オゾン水等でａ−Ｓｉ１０４表面をわずかに酸化させてもよい。
【０１１０】
なお、本実施形態ではスピンコート法でニッケルを添加する方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜（本実施形態の場合はニッケル膜）をａ−Ｓｉ膜１０４上に形成する手段をとっても良い。この状態が図１（Ａ）の状態に相当する。このようにして添加された図１（Ａ）の状態におけるａ−Ｓｉ１０４表面上のニッケル濃度を全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法により測定すると、５×１０１２ａｔｏｍｓ／ｃｍ２程度であった。このときのａ−Ｓｉ膜表面に添加されるニッケル濃度は、どのような添加方法を用いるにしろ、１×１０１１ａｔｏｍｓ／ｃｍ２以上１×１０１４ａｔｏｍｓ／ｃｍ２以下であることが望ましい。この濃度は、ニッケル単原子層の１／１００以下の濃度であるため、添加されたニッケルは、ａ−Ｓｉ膜上で離散的に存在し、実際には膜状態となっていない。
【０１１１】
そして、これを不活性雰囲気下、例えば窒素雰囲気にて第２の加熱処理を行う。この加熱処理は、温度が５３０℃以上６２０℃以下で、加熱時間が３０分以上８時間以下の条件下でアニール処理を行うことが好ましい。本実施形態では、一例として、５８０℃で１時間の加熱処理を行った。この加熱処理において、ａ−Ｓｉ膜表面に添加されたニッケル１０５がａ−Ｓｉ膜１０４中にまず拡散し、続いて、それらが凝集してシリサイド化が起こり、それを核としてａ−Ｓｉ膜１０４の結晶化が進行する。その結果、ａ−Ｓｉ膜１０４は結晶化され、結晶質ケイ素膜１０４ａとなる。なお、ここでは一般的な炉を用いて加熱処理を行ったが、ランプ等を熱源として用いるＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置や、基板を枚葉で炉内に挿入することによるＲＴＡ装置、高温に加熱された不活性ガスを基板表面に吹き付ける方式のＲＴＡ装置等を利用して加熱処理を行ってもよい。このようなＲＴＡ法を用いる場合には、６５０℃以上７５０℃以下の温度で３０秒以上１０分以下の加熱処理を行うことが好ましい。このようにして得られた結晶質ケイ素膜１０４ａの結晶面配向をＥＢＳＰ測定により調べると、主に〈１１１〉晶帯面で構成され、その中でも特に（１１０）面配向と（２１１）面配向とで全体の５０％以上の領域が占められている。また、その結晶ドメイン（ほぼ同一の面方位領域）のドメイン径は、２μｍ以上１０μｍ以下となっている。この状態が図１（Ｂ）に相当する。
【０１１２】
続いて、図１（Ｃ）に示すように、加熱処理により得られた結晶質ケイ素膜１０４ａにレーザー光１０６を照射することで、この結晶質ケイ素膜１０４ａをさらに再結晶化し、結晶性を向上させた結晶質ケイ素膜１０４ｂを形成する。このときのレーザー光としては、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ）やＫｒＦエキシマレーザー（波長２４８ｎｍ）が適用できる。このときのレーザー光のビームサイズは、基板１０１表面で長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことで、基板全面の再結晶化を行う。
このとき、ビームの一部が重なるようにして走査することで、結晶質ケイ素膜１０４ａの任意の一点において、複数回のレーザー照射が行われ、均一性の向上が図れる。このときのレーザー光のエネルギーは、低すぎると結晶性改善効果が小さく、高すぎると前工程で得られた結晶質ケイ素膜１０４ａの結晶状態が消失してしまうため、適切な範囲に設定する必要がある。また、この時使用できるレーザーとしては、パルス発振型または連続発光型のＫｒＦエキシマレーザー、ＸｅＣｌエキシマレーザー、ＹＡＧレーザーまたはＹＶＯ４レーザーを用いることができる。結晶化の条件は、実施者が適宜選択すればよい。
【０１１３】
本実施形態では、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。レーザー光の照射条件は、窒素雰囲気として、エネルギー密度３００ｍＪ／ｃｍ２以上５００ｍＪ／ｃｍ２以下（例えば４２０ｍＪ／ｃｍ２）で照射した。また、ビームサイズは基板１０１表面で１５０ｍｍ×１ｍｍの長尺形状となるように成型されており、長尺方向に対して垂直方向に０．０５ｍｍのステップ幅で順次走査を行った。すなわち、結晶質ケイ素膜１０４ａの任意の一点において、計２０回のレーザー照射が行われることになる。
【０１１４】
このようにして、固相結晶化により得られた結晶質ケイ素膜１０４ａは、レーザー照射による溶融固化過程により結晶欠陥が低減され、より高品質な結晶質ケイ素膜１０４ｂとなる。尚、このレーザー照射工程後においても、レーザー照射前の結晶面配向及び結晶ドメイン状態はそのまま維持され、ＥＢＳＰ測定において大きな変化は見られない。
【０１１５】
次に、結晶質ケイ素膜１０４ｂをフッ化水素を含む酸で洗浄し、表面の自然酸化膜を除去した後、図１（Ｄ）に示すように、直接結晶質ケイ素膜１０４ｂ上に接するようにゲッタリング層１０７を形成する。このとき、フッ化水素酸による洗浄後に、結晶質ケイ素膜１０４ｂ表面に自然酸化膜が再形成されることがあるため、フッ化水素酸の洗浄後、速やかにゲッタリング層１０７を形成することが望ましい。結晶質ケイ素膜１０４ｂ上にある程度以上の自然酸化膜が存在すると、ゲッタリング層１０７のピーリングの原因にもなり、またゲッタリング効率が低下する。
【０１１６】
ここで、ゲッタリング層１０７としては、非晶質状態であることが望ましく、またゲッタリング効果を有する元素を含有することが望ましい。本実施形態では、ゲッタリング層１０７として、代表的ないくつかの形成方法について述べる。第１に、ゲッタリング層１０７として、希ガス元素（本実施形態ではＡｒ）を含有するａ−Ｓｉ膜を利用する場合には、スパッタリング法あるいはプラズマＣＶＤ法を用いることができる。スパッタリング法の場合、シリコンターゲットを用い、スパッタリングガスをＡｒとすることで、ゲッタリングに必要な量のＡｒを含有させることができる。プラズマＣＶＤ法では、ＳｉＨ４ガスとＡｒガスを材料とし、成膜温度および成膜圧力を共に下げる方向で、成膜されるａ−Ｓｉ膜中のＡｒ濃度が増加する。よりＡｒ濃度を上げるには、基板側にも別バイアスを印加するデュアルバイアスや二周波方式のプラズマＣＶＤ装置を用いると、容易にａ−Ｓｉ膜中にＡｒ元素を含ませることができる。本実施形態では、一例として、一般的なプラズマＣＶＤ装置を用い、成膜温度を２５０℃、成膜圧力を２０Ｐａ程度とし、膜厚２０ｎｍのＡｒを含有するａ−Ｓｉ膜を形成した。このときのａ−Ｓｉ膜中のＡｒ濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３程度であった。また、Ａｒ以外にも、Ｋｒ、Ｘｅが同様に利用できる。また、ゲッタリング層に含まれるこれら希ガス元素の濃度としては、１×１０１９ａｔｏｍｓ／ｃｍ３以上３×１０２１ａｔｏｍｓ／ｃｍ３以下の範囲内であることが好ましい。
【０１１７】
第２に、ゲッタリング層１０７として、周期表第５族Ｂに属する元素（本実施形態ではＰ）を含有するａ−Ｓｉ膜を利用する場合には、プラズマＣＶＤ法を用い、シラン（ＳｉＨ４）とフォスフィン（ＰＨ３）とを材料ガスとして成膜することで、容易にＰを含んだａ−Ｓｉ膜が得られる。このときのａ−Ｓｉ膜中におけるＰの含有量は、ＰＨ３ガスとＳｉＨ４ガスとの流量比によってコントロールできる。また、Ｐ以外に、Ａｓ、Ｓｂが利用でき、ゲッタリング層に含まれるこれら元素の濃度は、１×１０１９／ｃｍ３以上１×１０２１／ｃｍ３以下の範囲内であればよい。
【０１１８】
第３に、ゲッタリング層１０７として、前述の周期表第５族Ｂに属する元素（本実施形態ではＰ）に加え、周期表第３族Ｂに属する元素（本実施形態ではＢ）を共に含有するａ−Ｓｉ膜を用いることで、よりゲッタリング能力は高められる。この場合には、プラズマＣＶＤ法を用い、成膜材料ガスとして上記２種にジボラン（Ｂ２Ｈ６）を加えればよい。そして、ＰＨ３ガスとＳｉＨ４ガス及びＢ２Ｈ６ガスとの流量比によって、同様にａ−Ｓｉ膜中におけるＰ及びＢの含有量をコントロールできる。このとき、Ｂ以外に、Ａｌが利用でき、ゲッタリング層に含まれるこれら元素の濃度は、１．５×１０１９／ｃｍ３以上３×１０２１／ｃｍ３以下の範囲内であればよい。
【０１１９】
ゲッタリング層１０７の成膜前には、水素を含む雰囲気で結晶質ケイ素膜１０４ｂ表面にプラズマ処理を施し、その後連続して成膜することが望ましい。本実施形態のようにプラズマＣＶＤ装置でゲッタリング層を成膜する場合には、材料ガスを切り替えるだけで容易に水素プラズマ処理が行え、その後、大気中に曝すことなく連続してゲッタリング層の成膜が行える。
【０１２０】
また、ゲッタリング層１０７の膜厚は、結晶質ケイ素膜１０４ｂの膜厚の１／１０から２倍の範囲内であることが望ましく、最適には１／５から等倍である。本実施形態では、結晶質ケイ素膜の膜厚を５０ｎｍとしているので、ゲッタリング層の厚さは５ｎｍ以上１００ｎｍ以下であることが望ましく、特に１０ｎｍ以上５０ｎｍ以下であることが最適である。本実施形態では、ゲッタリング層１０７の厚さを２０ｎｍとした。
【０１２１】
そして、これを不活性雰囲気下にて第１の加熱処理を行なう。このときの加熱処理方法としては、一般的な炉アニールと高速熱アニール（ＲＴＡ）を用いることができる。このとき、炉アニールの場合は、５００℃以上６００℃以下の温度で１５分以上４時間以内、ＲＴＡの場合は本実施形態では、６００℃以上７５０℃以下の温度で約３０秒以上１５分以内の加熱処理を行えばよい。本実施形態では、例えば窒素雰囲気にてＲＴＡ処理を施した。このときのＲＴＡの条件としては、基板を４００℃程度に余熱した状態から、５０℃／分以上３００℃／分以下の昇温速度で昇温し、例えば６７０℃の温度で３分の加熱処理を行った。本実施形態においては、抵抗性加熱炉を用いて炉内で温度勾配を持たせ、基板を炉内に挿入する速度をコントロールすることで、上記の温度プロファイルのＲＴＡ処理を実現した。このとき、基板は一枚ずつ処理し、処理中において、基板１０１表面に高温加熱された窒素ガスを均一に吹き付けることで、熱輻射のみでは得られない高速の昇温速度と昇温途中での基板面内の均熱性を得ている。
【０１２２】
本実施形態で使用したＲＴＡ装置の構成を図９に示す。石英チューブ８０２の上方にヒーター８０３がゾーン別に設置されている。８０４は石英シャワープレートで、８０５が基板ステージとなる。基板ステージ８０５はピン支持で基板８０１を支えることで、基板からの熱のやりとりを無くし、基板８０１の熱容量のみで瞬時加熱が行えるように工夫してある。基板ステージ８０５は、支柱フランジ８０６に支えられており、それが矢印８０９のように上下することによって加熱が行われる。８０７は、チャンバーを密閉するためのＯリングである。石英チューブ上部より窒素ガス８０８が導入され、シャワープレート８０４上の溜り部で拡散し加熱され、シャワープレートを通して均一に基板８０１表面に吹き付けられる。基板８０１の昇降速度は、基板ステージの上下（矢印８０９の）速度によりコントロールされる。
【０１２３】
この加熱処理により、ゲッタリング層１０７が下層の結晶質ケイ素膜１０４ｂ中のニッケルを、図１（Ｅ）の矢印１０８に示すように上方向に向かって移動させる。このゲッタリング工程では、まず、結晶質ケイ素膜１０４ｂ中に固溶しているニッケルがゲッタリング層１０７に移動することで、ケイ素膜中のニッケル濃度が下がり、膜中に析出しているＮｉシリサイドが、ケイ素膜中に溶けることで行われる。そして、これらも固溶状態でゲッタリング層１０７に移動していき、結晶質ケイ素１０４ｂ中のＮｉシリサイドは消失し、固溶状態のニッケルの濃度も低減され、結晶質ケイ素膜１０４ｃが得られる。その結果、結晶質ケイ素膜２０４ｃのニッケル濃度は、二次イオン質量分析法（ＳＩＭＳ）により測定したところ５×１０１５ａｔｏｍｓ／ｃｍ３程度にまで低減されており、ほぼ測定下限レベルであった。また、ここで結晶質ケイ素膜１０４ｃ中に残留しているニッケルは、シリサイド状態では無く、格子間ニッケルとして固溶した状態で存在している。
【０１２４】
続いて、図１（Ｆ）に示すように、ゲッタリング層１０７を酸化性ガス雰囲気で加熱処理することにより酸化し、酸化ケイ素膜１０９とする。このときの酸化処理としては、１気圧を超える比較的高圧の酸化性ガス雰囲気下での加熱処理や、ゲッタリング層１０７表面に、加熱された酸化性ガスを吹き付けるＲＴＡ処理を用いることができる。このときの酸化性ガスとしては、酸化反応性の高さと安全性の面から水蒸気が最適である。前者の方法では、炉内を５気圧から１５気圧の範囲内に水蒸気で加圧し、５５０℃以上６００℃以下で約１０分以上２時間以内の加熱処理を行えばよい。また、後者の方法では、高温に加熱された水蒸気ガスを直接的にゲッタリング層表面に吹き付け、６５０℃以上８００℃以下で約５分以上２０分以内のＲＴＡ処理を行えばよい。このときの昇温及び降温速度としては、共に１００℃／分以上であることが望ましい。
【０１２５】
本実施形態では、図９に示すＲＴＡ装置を用い、ゲッタリング層１０７の酸化を行った。導入ガス８０８を水蒸気とし、基板を４００℃程度に余熱した状態から、１００℃／分以上３００℃／分以下の昇温速度で昇温し、例えば７２０℃の温度で１０分の加熱処理を行った。これにより、膜厚２０ｎｍのゲッタリング層１０７は酸化され、酸化ケイ素膜１０９となる。このとき、下層の結晶質ケイ素膜１０４ｃもその表層が１０ｎｍ程度酸化され、膜厚が４０ｎｍの結晶質ケイ素膜１０４ｄとなった。また、この工程中に、ゲッタリング層１０７及び結晶質ケイ素膜１０４ｃの表層一部の酸化により、過剰のケイ素原子が生じ、それが結晶質ケイ素膜１０４ｃへと拡散し、不対結合手（ダングリングボンド）と結合することで、それをターミネートする。その結果、得られる結晶質ケイ素膜１０４ｄは、欠陥密度が低減され、より結晶性の高いものとなる。また、結晶質ケイ素膜１０４ｄの表面には、結晶方位による酸化速度の違いから、結晶ドメイン間で凹凸が生じており、その高低差は、約２ｎｍ以上５ｎｍ以下であった。
【０１２６】
本実施形態では、先ほどの窒素雰囲気におけるゲッタリングのための加熱処理と水蒸気による酸化処理を図９に示す装置を用い、連続して行うことも可能であり、有効である。このときは、ＲＴＡ処理中に窒素ガスから水蒸気ガスに連続的に切り替えることで、容易に連続処理できる。また、高圧雰囲気での酸化に対しても、同様に雰囲気ガスを切り替えることで、ゲッタリングの熱処理との連続処理は可能である。さらには、加熱条件を最適化することで、水蒸気雰囲気下の加熱処理にてゲッタリングと酸化とを同時に／連続して行うこともできる。
【０１２７】
そして、酸化ケイ素膜１０９を全面的にエッチング除去する。このときのエッチャントとしては、十分に下層の結晶質ケイ素膜１０４ｄとエッチング選択性のある１：１００バッファードフッ酸（ＢＨＦ）を用い、ウェットエッチングにより行った。
【０１２８】
以上の工程により、図１（Ｇ）に示すように、本発明による半導体膜（結晶質ケイ素膜）１０４ｄを得る。
【０１２９】
図２（Ａ）は、上述した方法によって得られた半導体膜の模式的な平面図である。図２（Ａ）に示すように、半導体膜は複数のドメイン１０を有している。各ドメイン１０はドメイン境界１１で隣接するドメインと接している。
【０１３０】
図２（Ｂ）は、図２（Ａ）の半導体膜のＡ−Ａ’断面図である。図２（Ｂ）では、基板１２の上に下地膜１５および半導体膜１６が順次積層されている。下地膜１５は、ここでは、第１下地膜１３と第２下地膜１４（いずれも酸化窒化ケイ素膜）とから構成されている。図２（Ｂ）からわかるように、各ドメイン１０は、それぞれ異なる表面の高さを有しているため、半導体膜１６の表面はドメイン１０の形状に対応した凹凸を有する。このようにドメイン毎に表面の高さが異なる理由は、前述したように結晶方位によって酸化速度が異なるためである。
【０１３１】
（第２実施形態）
次に、本発明における第２の実施の形態を説明する。本実施形態は、前述の第１実施形態で作製した半導体薄膜（結晶質ケイ素膜）を利用したｎチャネル型ＴＦＴおよびそれをガラス基板上に作製する方法である。本実施形態のＴＦＴはアクティブマトリクス型の液晶表示装置や有機ＥＬ表示装置のドライバー回路や画素部分は勿論、薄膜集積回路を構成する素子としても利用することができる。図３は、ここで説明するｎチャネル型ＴＦＴの作製工程を示す断面図であり、（Ａ）→（Ｅ）の順にしたがって作製工程が順次進行する。
【０１３２】
図３（Ａ）は、第１実施形態で述べた方法と同様の方法によって、結晶質ケイ素膜２０４ｄを作製した状態を示しており、第１実施形態の図１（Ｇ）に相当する。すなわち、ガラス基板２０１上に第１下地膜２０２として酸化窒化ケイ素膜が形成され、その上に第２下地膜２０３として酸化ケイ素膜が形成されている。
そして、第１実施形態により作製された結晶質ケイ素膜２０４ｄが形成されている。
【０１３３】
これを、結晶質ケイ素膜２０４ｄの不要な部分を除去して素子間分離を行う。該工程により、図３（Ｂ）に示すように、後にＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の半導体層２１０が形成される。
【０１３４】
次に、上記半導体層２１０を覆うように厚さが２０〜１５０ｎｍ（ここでは１００ｎｍ）の酸化ケイ素膜をゲート絶縁膜２１１として成膜する。酸化ケイ素膜の形成は、ここではＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｏｘｙ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）を原料とし、酸素とともに１５０℃以上６００℃以下、好ましくは３００℃以上４５０℃以下の基板温度で、ＲＦプラズマＣＶＤ法を用いて行う。
あるいはＴＥＯＳを原料として、オゾンガスとともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、３５０℃以上６００℃以下、好ましくは４００℃以上５５０℃以下の基板温度で形成してもよい。また、成膜後、ゲート絶縁膜自身のバルク特性および結晶質ケイ素膜／ゲート絶縁膜の界面特性を向上するために、不活性ガス雰囲気下で５００〜６００℃で１〜４時間のアニールを行ってもよい。
【０１３５】
引き続いて、ゲート絶縁膜２１１上に導電膜をスパッタ法またはＣＶＤ法などを用いて堆積し、これをパターニング形成して、ゲート電極２１２とする。導電膜としては、金属膜、高融点金属膜、低抵抗半導体膜など様々な材料が利用でき、半導体装置としての用途と、後工程での必要プロセス温度等によって選択すればよい。本実施形態では、スパッタリング法によって、厚さ４００〜８００ｎｍ、例えば５００ｎｍのアルミニウム（スカンジウム１％含有）を成膜し、パターニングしてゲート電極２１２を形成した。アルミニウム膜にはスカンジウムやチタン、シリコン等の元素を微量に混ぜることにより高温耐性が向上する。ここで、本実施形態におけるＴＦＴが液晶表示装置等の画素ＴＦＴとして適用される場合は、ゲート電極２１２は、平面的にはゲートバスラインを同時構成している。
【０１３６】
そして、図３（Ｃ）に示すように、イオンドーピング法によって、ゲート電極２１２をマスクとして半導体層２１０に低濃度の不純物（リン）２１３を注入する。ドーピングガスとして、フォスフィン（ＰＨ３）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０１２〜１×１０１４ｃｍ−２、例えば８×１０１２ｃｍ−２とする。この工程により半導体層２１０において、ゲート電極２１２に覆われていない領域２１４には低濃度のリン２１３が注入され、ゲート電極２１２にマスクされリン２１３が注入されない領域は、後にＴＦＴのチャネル領域２１５となる。
【０１３７】
続いて、図３（Ｄ）に示すように、ゲート電極２１２を一回り大きく覆うようにフォトレジストによるドーピングマスク２１６を設ける。その後、イオンドーピング法によって、レジストマスク２１６をマスクとして半導体層２１０に不純物（リン）２１７を高濃度に注入する。ドーピングガスとして、フォスフィン（ＰＨ３）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０１５〜８×１０１５ｃｍ−２、例えば２×１０１５ｃｍ−２とする。この工程により、高濃度に不純物（リン）２１７が注入された領域は、後にＴＦＴのソース・ドレイン領域２１８となる。そして、半導体層２１０において、レジストマスク２１６に覆われ、高濃度のリン２１７がドーピングされなかった領域は、低濃度にリンが注入された領域として残り、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域２１９を形成する。このように、ＬＤＤ領域２１９を形成することで、チャネル領域とソース／ドレイン領域との接合部における電界集中を緩和でき、ＴＦＴオフ動作時のリーク電流を低減できると共に、ホットキャリアによる劣化を抑えることができＴＦＴの信頼性を向上できる。
【０１３８】
なお、図３（Ｃ）における低濃度のリンのドーピングを行わずＬＤＤ領域２１９をノンドープ（イントリンシック）状態で残しても、所謂オフセットゲート構造となり、ＬＤＤ構造と同様、ＴＦＴオフ動作時のリーク電流の低減と、ホットキャリア耐性の向上が図れる。但し、この場合には、オフセット部２１９の抵抗がより大きくなるので、ＴＦＴのオン電流値がＬＤＤ構造に比べて低下する。また、このようなＬＤＤ構造やオフセットゲート構造を形成する方法として、前述のようにレジストマスクを用いる方法以外に、アルミニウム電極の表面を陽極酸化して、表面に酸化物層を形成し、その酸化物層の厚さ（幅）を利用して、上記構造を形成することもできる。また、ゲート電極上に絶縁膜等を成膜し、エッチバックすることで、ゲート電極の側壁にサイドウォールを形成し、それを利用することもできる。また、本実施形態では、ＬＤＤ領域２１９をゲート電極２１２の外側に形成したが、ゲート電極と一部オーバーラップするような構造（ＧＯＬＤ構造；Ｇａｔｅ  Ｏｖｅｒｌａｐｅｄ  ＬＤＤ）で形成してもよい。このようにすると、特にホットキャリア劣化抑制に効果がある。
【０１３９】
そして、ドーピングのためのマスクとして用いたフォトレジスト２１６を除去した後、基板上方よりレーザー光照射によってアニールを行い、イオン注入した不純物の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。この際、使用するレーザーとしてはＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用い、エネルギー密度２００〜４５０ｍＪ／ｃｍ２、好ましくは２５０〜３５０ｍＪ／ｃｍ２で照射を行った。このとき、チャネル領域２１５には、上層のゲート電極２１２がマスクとなってレーザー光を遮るため、レーザー光は照射されない。こうして形成されたＮ型不純物（リン）領域２１８のシート抵抗は、２００〜５００Ω／□であり、低濃度にリンが注入されたＬＤＤ領域２１９のシート抵抗は、３０〜５０ｋΩ／□であった。
【０１４０】
なお、ここではレーザー照射により不純物の活性化を行ったが、ランプ等を熱源として用いるＲＴＡ装置や、基板を枚葉で炉内に挿入することによるＲＴＡ装置、高温に加熱された不活性ガスを基板表面に吹き付ける方式のＲＴＡ装置等を利用してもよい。このようなＲＴＡ法を用いる場合には、アルミニウムの耐熱性から６００℃以上６５０℃以下の温度で約３０秒以上２分以内の加熱条件で行うことが好ましい。
【０１４１】
続いて、図３（Ｅ）に示すように、厚さが約４００ｎｍ以上１０００ｎｍ以下の酸化ケイ素膜あるいは窒化ケイ素膜を層間絶縁膜２２０として形成する。酸化ケイ素膜を用いる場合には、ＴＥＯＳを原料として、これと酸素とのプラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって形成すれば、段差被覆性に優れた良好な層間絶縁膜が得られる。また、ＳｉＨ４とＮＨ３を原料ガスとしてプラズマＣＶＤ法で成膜された窒化ケイ素膜を用いれば、活性領域／ゲート絶縁膜の界面へ水素原子を供給し、ＴＦＴ特性を劣化させる不対結合手を低減する効果がある。
【０１４２】
次に、層間絶縁膜２２０にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの二層膜によってＴＦＴの電極・配線２２１を形成する。窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。本ＴＦＴ２２２を画素ＴＦＴとして用いる場合には、画素電極をスイッチングする素子であるので、もう一方のドレイン電極には、ＩＴＯなど透明導電膜からなる画素電極を設ける。この場合、他方の電極は、ソースバスラインを構成することになり、ソースバスラインを介してビデオ信号が供給され、ゲートバスライン２１２のゲート信号に基づいて画素電極に必要な電荷が書き込まれる。また、本ＴＦＴは薄膜集積回路などにも簡単に応用でき、その場合にはゲート電極２１２上にもコンタクトホールを形成し、必要とする配線を施せばよい。
【０１４３】
そして最後に、窒素雰囲気あるいは水素雰囲気等で３５０℃、１時間のアニールを行い、図３（Ｅ）に示すＴＦＴ２２２を完成させる。さらに必要に応じて、ＴＦＴ２２２を保護する目的で、ＴＦＴ上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【０１４４】
以上の実施形態にしたがって作製したＴＦＴは、電界効果移動度が３００ｃｍ２／Ｖｓ程度、閾値電圧が１．５Ｖ程度と非常に高性能であるにもかかわらず、従来例で問題であったＴＦＴオフ動作時のリーク電流の異常な増大が抑制され、単位Ｗ当たり０．数ｐＡ以下と非常に低い値を安定して示した。この値は、触媒元素を用いずに作成した従来のＴＦＴと比べても全く差が無いものであり、製造歩留まりを大きく向上することができた。また、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高かった。
【０１４５】
さらに、本実施形態に基づいて作製されたＴＦＴをデュアルゲート構造として液晶表示用アクティブマトリクス基板の画素ＴＦＴに適用したところ、従来法により作成したものに比べて表示むらが明らかに少なく、ＴＦＴリークによる画素欠陥も極めて少なく、コントラスト比の高い高表示品位の液晶パネルが得られた。
【０１４６】
（第３実施形態）
本発明による第３の実施の形態について説明する。本実施形態は、前述の第１実施形態で作製した半導体薄膜（結晶質ケイ素膜）を利用したＣＭＯＳ構造の回路およびそれをガラス基板上に作製する工程である。本実施形態のＣＭＯＳ構造の回路は、アクティブマトリクス型の液晶表示装置の周辺駆動回路や、一般の薄膜集積回路を形成するｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補型に構成したものである。
【０１４７】
図４は、本実施形態で説明するＴＦＴの作製工程を示す断面図であり、図４（Ａ）から（Ｆ）の順にしたがって工程が順次進行する。
【０１４８】
図４（Ａ）は、第１実施形態で述べた方法にしたがって、結晶質ケイ素膜３０４ｄを作製した状態を示しており、第１実施形態の図１（Ｇ）に相当する。すなわち、ガラス基板３０１上に第１下地膜３０２として酸化窒化ケイ素膜が形成され、その上に第２下地膜３０３として酸化ケイ素膜が形成されている。そして、第１実施形態により作製された結晶質ケイ素膜３０４ｄが形成されている。
【０１４９】
次に、結晶質ケイ素膜３０４ｄの不要な部分を除去して素子間分離を行う。該工程により、図４（Ｂ）に示すように、後にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の結晶質ケイ素膜（半導体層）３１０ｎと３１０ｐとが形成される。
【０１５０】
ここで、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴの半導体層の全面に、しきい値電圧を制御する目的で１×１０１６〜５×１０１７／ｃｍ３程度の濃度でｐ型を付与する不純物元素としてホウ素（Ｂ）を添加してもよい。ホウ素（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。
【０１５１】
次に、上記半導体層３１０ｎ、３１０ｐを覆うように厚さ２０〜１５０ｎｍ、ここでは１００ｎｍの酸化ケイ素膜をゲート絶縁膜３１１として成膜する。酸化ケイ素膜の形成には、ここではＴＥＯＳを原料とし、酸素とともに基板温度３００〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積した。ゲート絶縁膜３１１には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０１５２】
引き続いて、導電膜を堆積し、これをパターニング形成して、ゲート電極３１２ｎと３１２ｐを形成する。本実施形態では、導電膜として、スパッタリング法によって高融点メタルを成膜した。このときの高融点メタルとしては、タンタル（Ｔａ）あるいはタングステン（Ｗ）、モリブデン（Ｍｏ）チタン（Ｔｉ）から選ばれた元素、または上記元素を主成分とする合金か、上記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良い。また、その他の代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。本実施形態では、タングステン（Ｗ）を用い、厚さが３００〜６００ｎｍ、例えば４５０ｎｍとした。このとき、低抵抗化を図るために含有する不純物濃度を低減させると良く、酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができた。
【０１５３】
次に、図４（Ｃ）に示すように、イオンドーピング法によって、ゲート電極３１２ｎと３１２ｐをマスクとして半導体層に低濃度の不純物（リン）３１３を注入する。ドーピングガスとして、フォスフィン（ＰＨ３）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０１２〜１×１０１４ｃｍ−２、例えば２×１０１３ｃｍ−２とする。この工程により半導体層３１０ｎと３１０ｐにおいて、ゲート電極３１２ｎと３１２ｐに覆われていない領域は低濃度のリン３１３が注入された領域３１４ｎ、３１４ｐとなり、ゲート電極３１２ｎ、３１２ｐにマスクされ不純物３１３が注入されない領域は、後にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのチャネル領域３１５ｎと３１５ｐとなる。
【０１５４】
次いで、図４（Ｄ）に示すように、後のｎチャネル型ＴＦＴにおいては、ゲート電極３１２ｎを一回り大きく覆うようにフォトレジストによるドーピングマスク３１６ｎを設け、後のｐチャネル型ＴＦＴにおいては、半導体層３１０ｐ全体を覆うようにフォトレジストによるドーピングマスク３１６ｐを設ける。その後、イオンドーピング法によって、レジストマスク３１６ｎ、３１６ｐをマスクとして半導体層に不純物（リン）３１７を高濃度に注入する。このとき、ドーピングガスとしてフォスフィン（ＰＨ３）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０１５〜１×１０１６ｃｍ−２、例えば５×１０１５ｃｍ−２とする。この工程により、ｎチャネル型ＴＦＴの半導体層３１０ｎにおいては、高濃度に不純物（リン）３１７が注入された領域が、後にｎチャネル型ＴＦＴのソース・ドレイン領域３１８となり、レジストマスク３１６ｎに覆われ、高濃度のリン３１７がドーピングされなかった領域は、低濃度にリンが注入された領域として残り、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域３１９を形成する。また、後にｐチャネル型ＴＦＴにおいては、その半導体層全域がマスク３１６ｐにより覆われているため、この工程で高濃度不純物（リン）３１７は注入されない。このときの領域３１８におけるｎ型不純物元素（リン）３１７の膜中濃度は１×１０１９〜１×１０２１／ｃｍ３となっている。また、ｎチャネル型ＴＦＴのＬＤＤ領域３１９におけるｎ型不純物元素（リン）３１３の膜中濃度は、１×１０１７〜１×１０２０／ｃｍ３となっており、このような範囲であるときにＬＤＤ領域として機能する。
【０１５５】
次に、レジストマスク３１６ｎ、３１６ｐを除去した後、図４（Ｅ）に示すように、また新たに、ｎチャネル型ＴＦＴの半導体層３１０ｎ全体を覆うようにフォトレジストによるドーピングマスク３２０を設ける。このとき、ｐチャネル型ＴＦＴの上方にはマスクは設けられず、ＴＦＴ全体が露呈されている。この状態で、イオンドーピング法によって、レジストマスク３２０と後のｐチャネル型ＴＦＴのゲート電極３１２ｐをマスクとして、半導体層にｐ型を付与する不純物（ホウ素）３２１を注入する。ドーピングガスとして、ジボラン（Ｂ２Ｈ６）を用い、加速電圧を４０ｋＶ〜８０ｋＶ、例えば６５ｋＶとし、ドーズ量は１×１０１５〜１×１０１６ｃｍ−２、例えば７×１０１５ｃｍ−２とする。この工程により、ｐチャネル型ＴＦＴの半導体層において、ゲート電極３１２ｐから露呈している領域３１４ｐには、高濃度にホウ素３２１が注入され、先ほどの工程で注入された低濃度のリンを打ち消し（所謂カウンタードーピングにより）、Ｎ型からＰ型に極性を反転させる。その結果、ｐチャネル型ＴＦＴのソース・ドレイン領域３２２となり、ゲート電極３１２ｐにマスクされ不純物が注入されない領域は、後のｐチャネル型ＴＦＴのチャネル領域３１５ｐとなる。該工程において、後のｎチャネル型ＴＦＴの半導体層３１０ｎは、マスク３２０で全面覆われているため、ホウ素３２１は全くドーピングされない。
【０１５６】
ｎ型不純物とｐ型不純物のドーピングに際しては、このようにドーピングが不要な領域をフォトレジストで覆うことによって、それぞれの元素を選択的にドーピングし、ｎ型の高濃度不純物領域３１８とｐ型の不純物領域３２２とを作り分けることができる。なお、本実施形態において、半導体層にｎ型不純物元素から添加したが、工程順は本実施形態に限定されることはなく、実施者が適宜決定すればよい。
【０１５７】
次いで、レジストマスク３２０を除去した後、これを不活性雰囲気下にて加熱処理を行う。この加熱処理により、ソース・ドレイン領域及びＬＤＤ領域において、イオン注入した不純物の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。このとき、本実施形態では、ゲート電極材料として高融点金属（Ｗ）を用いているため、比較的高温での加熱処理が可能であり、条件マージンが拡がる。実際に本実施形態では、一般的な拡散炉を用い、窒素雰囲気下にて、５００℃以上６００℃以下の温度範囲で約３０分以上８時間以内の加熱処理を行なった。他にも、ランプ等を熱源として用いるＲＴＡ装置や、基板を枚葉で炉内に挿入することによるＲＴＡ装置、高温に加熱された不活性ガスを基板表面に吹き付ける方式のＲＴＡ装置等を利用してもよい。このようなＲＴＡ法を用いる場合には、６００℃以上７００℃以下の温度で約３０秒以上１０分以内の加熱条件で行うことが好ましい。この結果、ｎチャネル型ＴＦＴのソース・ドレイン領域３１８のシート抵抗値は、５００〜８００Ω／□程度となり、ＬＤＤ領域３１９のシート抵抗値は、３０〜６０ｋΩ／□となった。また、ｐチャネル型ＴＦＴのソース・ドレイン領域３２２のシート抵抗値は、１〜１．５ｋΩ／□程度であった。
【０１５８】
次いで、図４（Ｆ）に示すように、層間絶縁膜を形成する。窒化ケイ素膜、酸化ケイ素膜、または窒化酸化ケイ素膜を４００〜１５００ｎｍ（典型的には６００〜１０００ｎｍ）の厚さで形成する。本実施形態では、膜厚２００ｎｍの窒化ケイ素膜３２３と膜厚７００ｎｍの酸化ケイ素膜３２４とを積層形成し、２層構造とした。このときの成膜方法としては、プラズマＣＶＤ法を用い、窒化ケイ素膜はＳｉＨ４とＮＨ３を原料ガスとして、酸化ケイ素膜はＴＥＯＳとＯ２を原料として、連続形成した。もちろん、無機層間絶縁膜としては、これに限定されるものではなく、他のシリコンを含む絶縁膜を単層または積層構造としてよい。
【０１５９】
さらに、３００〜５００℃で１〜数時間の熱処理を行い、半導体層を水素化する工程を行う。この工程は、半導体層／ゲート絶縁膜の界面へ水素原子を供給し、ＴＦＴ特性を劣化させる不対結合手（ダングリングボンド）を終端化し不活性化する工程である。本実施形態では、水素を約３％含む窒素雰囲気下で４１０℃、１時間の熱処理を行った。層間絶縁膜（特に窒化ケイ素膜３２３）に含まれる水素の量が十分である場合には、窒素雰囲気で熱処理を行っても効果が得られる。水素化の他の手段としては、プラズマ水素化（プラズマにより励起された水素を用いる）を行ってもよい。
【０１６０】
次に、層間絶縁膜にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの二層膜によってＴＦＴの電極・配線３２５を形成する。窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。そして最後に、３５０℃、１時間のアニールを行い、図４（Ｆ）に示すｎチャネル型ＴＦＴ３２６とｐチャネル型ＴＦＴ３２７とを完成させる。さらに必要に応じて、ゲート電極３１２ｎおよび３１２ｐの上にもコンタクトホールを設けて、配線３２５により必要な電極間を接続する。また、ＴＦＴを保護する目的で、それぞれのＴＦＴ上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【０１６１】
以上の実施形態にしたがって作製したそれぞれのＴＦＴの電界効果移動度はｎチャネル型ＴＦＴで２５０〜３００ｃｍ２／Ｖｓ、ｐチャネル型ＴＦＴで１２０〜１５０ｃｍ２／Ｖｓと高く、閾値電圧はｎチャネル型ＴＦＴで１Ｖ程度、ｐチャネル型ＴＦＴで−１．５Ｖ程度と非常に良好な特性を示す。しかも、従来例で問題となっていたＴＦＴオフ動作時のリーク電流の異常な増大が抑えられ、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られなかった。また、本実施形態で作製したｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に構成したＣＭＯＳ構造回路で、インバーターチェーンやリングオシレーター等の回路を形成した場合、従来のものと比べて非常に信頼性が高く、安定した回路特性を示した。
【０１６２】
（第４実施形態）
図５を参照しながら、本発明による第４の実施形態の半導体膜および半導体膜の作製方法について説明する。本実施形態では、第１の実施形態で説明した方法とは異なる方法で非晶質半導体膜の結晶化を行う。図５は、本実施形態での作製工程を示す断面図であり、（Ａ）から（Ｉ）にしたがって作製工程が順次進行する。
【０１６３】
まず、第１実施形態と同様に、基板（本実施形態ではガラス基板）４０１上に、基板からの不純物拡散を防ぐために、酸化ケイ素膜、窒化ケイ素膜または酸化窒化ケイ素膜などの下地膜を形成する。本実施形態では、窒化ケイ素膜を下層の第１下地膜４０２として成膜し、その上に酸化ケイ素膜を第２の下地膜４０３を積層形成した。このときの第１下地膜４０２の酸化窒化ケイ素膜の厚さは、例えば１００ｎｍとし、第２下地膜４０３の酸化窒化ケイ素膜の厚さとしては、例えば１００ｎｍとした。次に、２５ｎｍ以上８０ｎｍ以下の厚さでａ−Ｓｉ膜４０４を形成する。本実施形態では、プラズマＣＶＤ法を用い、厚さが５０ｎｍの非晶質ケイ素膜を形成した。この工程は下地絶縁膜と非晶質半導体膜を大気解放しないで連続的に形成しても構わない。
【０１６４】
次に、酸化ケイ素膜でなるマスク絶縁膜４０５を２００ｎｍの厚さに形成する。マスク絶縁膜は、図５（Ａ）に示すように、半導体膜に触媒元素を添加するための開口部４００を有している。
【０１６５】
次に、図５（Ｂ）に示すように、重量換算で１００ｐｐｍの触媒元素（本実施形態ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素層４０６を形成する。この時、触媒元素４０６は、マスク絶縁膜４０５の開口部４００において、選択的にａ−Ｓｉ膜４０４に接触して、触媒元素添加領域が形成される。
【０１６６】
また、本実施形態ではスピンコート法でニッケルを添加する方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜（本実施形態の場合はニッケル膜）をａ−Ｓｉ膜上に形成する手段をとっても良い。
【０１６７】
次に、５００℃以上６５０℃以下（好ましくは５５０℃以上６００℃以下）の温度で６〜２０時間（好ましくは８〜１５時間）の加熱処理を行う。本実施形態では、５７０℃で１４時間の加熱処理を行う。その結果、図５（Ｃ）に示すように、触媒元素添加領域４００に結晶核が発生し、領域４００のａ−Ｓｉ膜がまず結晶化され、結晶質ケイ素膜４０４ａとなる。さらに結晶化領域４０４ａを起点として概略基板と平行な方向（矢印４０７で示した方向）に結晶化が進行し、巨視的な結晶成長方向が揃った結晶質ケイ素膜４０４ｂが形成される。このとき、マスク４０５上に存在するニッケル４０６は、マスク膜４０５に阻まれ、下層のａ−Ｓｉ膜へは到達せず、領域４００において導入されたニッケルのみによりａ−Ｓｉ膜４０４の結晶化が行われる。また、横方向への結晶成長が到達しない領域は非晶質領域４０４ｃとして残る。但し、レイアウトによっては、隣接した開口部より横方向に結晶成長した領域とぶつかり合って境界が生じる場合もあり、この場合は非晶質領域とはならない。
【０１６８】
マスクとして用いた酸化ケイ素膜４０５を除去した後、得られた結晶質ケイ素膜に、図５（Ｄ）で示すようにレーザー光を照射して、第１の実施形態と同様に、結晶性の改善を行ってもよい。これにより、横方向に結晶成長した領域４０４ｂの結晶質ケイ素膜は、より高品質化され、結晶質ケイ素膜４０４ｄとなる。
【０１６９】
次に、結晶質ケイ素膜４０４ｄ表面の自然酸化膜を除去した後、図５（Ｅ）に示すように、ゲッタリング層４０９を形成する。ゲッタリング層の形成に関しては、第１実施形態と同様の方法を用いればよい。
【０１７０】
そして、これを不活性雰囲気下にて第１の加熱処理を行なう。このときの加熱処理方法としては、一般的な炉アニールまたは高速熱アニール（ＲＴＡ）を用いることができる。本実施形態では、ＲＴＡを用いる。ＲＴＡを用いる場合、６００℃以上７５０℃以下の温度で約３０秒以上１５分以内の加熱処理を行う。炉アニールを用いる場合は、５００℃以上６００℃以下の温度で約１５分以上４時間以内の加熱処理を行うとよい。
【０１７１】
この加熱処理により、ゲッタリング層４０９が下層の結晶質ケイ素膜４０４ｄ中のニッケルを、図５（Ｆ）の矢印４１０に示すように上方向に向かって移動させる。これにより、結晶質ケイ素膜４０４ｄ中のＮｉシリサイドは消失し、固溶状態のニッケルの濃度も低減され、ゲッタリングが行われる。そして、ニッケル濃度が低減された結晶質ケイ素膜４０４ｅが得られる。
【０１７２】
続いて、図５（Ｇ）に示すように、ゲッタリング層４０９を酸化性ガス雰囲気で加熱処理することにより酸化し、酸化ケイ素膜４１１とする。このときの酸化処理としては、第１実施形態と同様に、酸化性ガスとして水蒸気を用い、１気圧を超える高圧の酸化性ガス雰囲気下での加熱処理や、ゲッタリング層４０９表面に、加熱された酸化性ガスを吹き付けるＲＴＡ処理を用いればよい。この工程により、結晶質ケイ素膜４０４ｅは、欠陥密度が低減され、より結晶性の高い結晶性ケイ素膜４０４ｆとなる。また、結晶質ケイ素膜４０４ｆの表面には、結晶方位による酸化速度の違いから、結晶ドメイン間で凹凸が生じている。
【０１７３】
そして、図５（Ｈ）に示すように、酸化ケイ素膜４１１を全面的にエッチング除去し、目的とする高品質な結晶質ケイ素膜４０４ｆを得る。そして、図５（Ｉ）に示すように、この横方向に結晶成長した領域４０４ｆの結晶質ケイ素膜を所定の形状にエッチングして、後のＴＦＴの半導体層４１２を形成する。
【０１７４】
このような本実施形態で示した結晶化方法を第１から第３の実施形態における結晶化工程に適応することで、より電流駆動能力の高い高性能なＴＦＴを実現することができる。
【０１７５】
（第５実施形態）
本実施形態の半導体装置はアクティブマトリクス基板である。図６（Ａ）および（Ｂ）は、本実施形態のアクティブマトリクス基板のブロック図を示す。
【０１７６】
図６（Ａ）には、アナログ駆動を行うための回路構成が示されている。本実施形態は、ソース側駆動回路５０、画素部５１およびゲート側駆動回路５２を有している半導体装置について示している。なお、本明細書中において、駆動回路とはソース側処理回路およびゲート側駆動回路を含めた総称を指している。
【０１７７】
ソース側駆動回路５０は、シフトレジスタ５０ａ、バッファ５０ｂ、サンプリング回路（トランスファゲート）５０ｃを設けている。また、ゲート側駆動回路５２は、シフトレジスタ５２ａ、レベルシフタ５２ｂ、バッファ５２ｃを設けている。また、必要であればサンプリング回路とシフトレジスタとの間にレベルシフタ回路を設けてもよい。
【０１７８】
また、本実施形態において、画素部５１は複数の画素からなり、その複数の画素各々がＴＦＴ素子を含んでいる。
【０１７９】
なお、図示していないが、画素部５１を挟んでゲート側駆動回路５２の反対側にさらにゲート側駆動回路を設けても良い。
【０１８０】
また、図６（Ｂ）には、デジタル駆動を行うための回路構成が示されている。
本実施形態は、ソース側駆動回路５３、画素部５４およびゲート側駆動回路５５を有している半導体装置について示している。デジタル駆動させる場合は、図６（Ｂ）に示すように、サンプリング回路の代わりにラッチ（Ａ）５３ｂ、ラッチ（Ｂ）５３ｃを設ければよい。ソース側駆動回路５３は、シフトレジスタ５３ａ、ラッチ（Ａ）５３ｂ、ラッチ（Ｂ）５３ｃ、Ｄ／Ａコンバータ５３ｄ、バッファ５３ｅを設けている。また、ゲート側駆動回路５５は、シフトレジスタ５５ａ、レベルシフタ５５ｂ、バッファ５５ｃを設けている。また、必要であればラッチ（Ｂ）５３ｃとＤ／Ａコンバータ５３ｄとの間にレベルシフタ回路を設けてもよい。
【０１８１】
なお、上記構成は、前述の実施形態１〜４に示した製造工程に従って実現することができる。また、本実施形態では画素部と駆動回路の構成のみ示しているが、本発明の製造工程に従えば、メモリやマイクロプロセッサをも形成しうる。
【０１８２】
（第６実施形態）
本実施形態の半導体装置は、上述の実施形態で形成されたＣＭＯＳ回路や画素部を用いたアクティブマトリクス型液晶表示装置、およびそのような液晶表示装置を表示部として有する電気器具全てである。
【０１８３】
その様な電気器具としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。
【０１８４】
本実施形態では、触媒元素を用いた良好な結晶性を有する結晶質半導体膜を形成することができ、さらに十分に触媒元素をゲッタリングできるため、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとの特性を向上させ、信頼性の高い、安定した回路特性の、良好なＣＭＯＳ駆動回路を実現することができる。また、オフ動作時のリーク電流が問題となる画素におけるスイッチングＴＦＴや、アナログスイッチ部のサンプリング回路のＴＦＴ等でも、触媒元素の偏析によると考えられるリーク電流の発生を十分に抑制することができる。その結果、表示ムラのない良好な表示が可能になる。また表示ムラがない良好な表示であるため、光源を必要以上に使用する必要がなく無駄な消費電力を低減することができ、低消費電力化も可能な電気器具（携帯電話、携帯書籍、ディスプレイ）を実現することができる。
【０１８５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施形態の電気器具は上記の実施形態を組み合わせて作製された表示装置を用いて実現することができる。
【０１８６】
以上、本発明の実施形態について具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【０１８７】
例えば、本発明で対象となる半導体膜としては、前述した実施形態で示した純粋なケイ素膜以外に、ゲルマニウムとケイ素との混成膜（シリコン・ゲルマニウム膜）や純粋なゲルマニウム膜も利用できる。
【０１８８】
また、ニッケルを導入する方法としては、ニッケル塩を溶かせた溶液で非晶質ケイ素膜表面を塗布する方法を採用したが、非晶質ケイ素膜成膜前に下地膜表面にニッケルを導入し、非晶質ケイ素膜下層よりニッケルを拡散させ結晶成長を行わせる方法でもよい。また、ニッケルの導入方法としても、その他、様々な手法を用いることができる。例えば、ニッケル塩を溶かせる溶媒としてＳＯＧ（スピンオングラス）材料を用い、ＳｉＯ２膜より拡散させる方法もある。また、スパッタリング法や蒸着法、メッキ法により薄膜形成する方法や、イオンドーピング法により直接導入する方法なども利用できる。
【０１８９】
なお、上述の実施形態では、基板の全面に形成した非晶質ケイ素膜の全体を結晶化させて結晶質半導体膜を作製しているが、本発明はこれに限定されず、基板の一部または複数の領域のそれぞれに、上述したような方法で結晶質半導体膜を作製してもよい。
【０１９０】
上述したように、本発明では、製造プロセスマージンが大きく、製造歩留まりが高く、且つゲッタリング効果の優れる安定したゲッタリング方法を用いる。そのため、触媒元素を用いて作製された良好な結晶性を有する結晶質半導体膜において、結晶質半導体膜自体にエッチング等のダメージを与えることなく、安定してその半導体膜に含まれる触媒元素濃度を大幅に低減することができる。そのような半導体膜を用いると、リーク電流の発生を抑制し、且つ信頼性を向上することができ、さらに、特性ばらつきも少ない安定した特性の高性能半導体装置（ＴＦＴ、アクティブマトリクス基板、液晶表示装置、電気器具などを広く含む）が実現できる。また、そのような半導体装置の製造工程において良品率を大きく向上できると共に、製造コストを低減することができる。
【０１９１】
【発明の効果】
本発明によると、触媒元素の含有量が十分に低減された、信頼性の高い結晶質半導体膜を提供できる。また、そのような半導体膜を、製造工程や製造コストを増やすことなく簡便に製造する方法を提供できる。さらに、上記半導体膜を活性層として用いることにより、高性能半導体装置（ＴＦＴ含む）が実現でき、また、集積度の高い高性能半導体装置を簡便に製造できる。
【０１９２】
特に、本発明を液晶表示装置（同一基板上にアクティブマトリクス部と周辺駆動回路部を構成するドライバモノリシック型アクティブマトリクス基板）に適用すると、アクティブマトリクス基板に要求される画素スイッチングＴＦＴのスイッチング特性の向上、周辺駆動回路部を構成するＴＦＴに要求される高性能化・高集積化を同時に満足し、モジュールのコンパクト化、高性能化、低コスト化が実現できるので有利である。
【図面の簡単な説明】
【図１】（Ａ）から（Ｇ）は、本発明の第１実施形態の半導体膜の作製方法を説明するための模式的な工程断面図である。
【図２】（Ａ）および（Ｂ）は、本発明の第１実施形態の半導体膜の模式的な平面図および断面図である。
【図３】（Ａ）から（Ｅ）は、本発明の第２実施形態の薄膜トランジスタの製造方法を説明するための模式的な工程断面図である。
【図４】（Ａ）から（Ｆ）は、本発明の第３実施形態のＣＭＯＳ構造の回路の製造方法を説明するための工程断面図である。
【図５】（Ａ）から（Ｉ）は、本発明の第４実施形態の半導体膜の作成方法を説明するための模式的な断面図である。
【図６】（Ａ）および（Ｂ）は、本発明の第５実施形態のアクティブマトリクス基板のブロック図である。
【図７】非晶質半導体膜に触媒元素を添加して結晶化させた場合における、（Ａ）は結晶成長を示す図であり、（Ｂ）は〈１１１〉晶帯面を示す図であり、（Ｃ）は結晶方位の標準三角形を示す図である。
【図８】（Ａ）及び（Ｂ）は触媒元素を利用することにより得られた結晶質半導体膜の面方位分布を示す図であり、（Ｃ）は結晶方位の標準三角形を示す図である。
【図９】本発明の実施形態で使用したＲＴＡ装置の構成を模式的に示す図である。
【符号の説明】
１０        ドメイン
１１        ドメイン境界
１２        基板
１３、１４    酸化窒化ケイ素膜
１５        下地膜
１６        半導体膜
１０１      基板
１０２、１０３    下地膜
１０４      非晶質ケイ素膜
１０４ａ、１０４ｂ    結晶質ケイ素膜
１０７      ゲッタリング層（非晶質ケイ素膜）
１０８      触媒元素の移動方向
１０９      酸化されたゲッタリング層（酸化ケイ素膜）
【図１】
2004327677.tif 000003
【図２】
2004327677.tif 000004
【図３】
2004327677.tif 000005
【図４】
2004327677.tif 000006
【図５】
2004327677.tif 000007
【図６】
2004327677.tif 000008
【図７】
2004327677.tif 000009
【図８】
2004327677.tif 000010
【図９】
2004327677.tif 000011