(57)【要約】【課題】液晶の注入時に基板同士の接触を回避することが可能な反射型液晶表示装置を提供する。【解決手段】光透過性ガラス基板１０上に光透過性電極層１２と配向膜１４とを積層してなる光透過性電極基板４と、半導体基板１５上に画素電極１８Ａと配向膜２０とを積層してなる集積回路基板６と、を、その周辺部にシール材２２を介在させて前記配向膜同士を対向させるようにして貼り合わせ、前記基板間のセルギャップに液晶層を有する反射型液晶表示装置において、前記光透過性電極基板と前記集積回路基板の内の少なくともいずれか一方の基板の略中心部に、前記セルギャップの間隔よりも狭い間隔のセルギャップを形成する複数の形成部材２４を有するように構成する。これにより、液晶の注入時に基板同士の接触を回避する。【選択図】　図１
2004126179.tif 000002
【特許請求の範囲】
【請求項１】
光透過性ガラス基板上に光透過性電極層と配向膜とを積層してなる光透過性電極基板と、半導体基板上に画素電極と配向膜とを積層してなる集積回路基板と、を、その周辺部にシール材を介在させて前記配向膜同士を対向させるようにして貼り合わせ、前記基板間のセルギャップに液晶層を有する反射型液晶表示装置において、
前記光透過性電極基板と前記集積回路基板の内の少なくともいずれか一方の基板の略中心部に、前記セルギャップの間隔よりも狭い間隔のセルギャップを形成する複数の形成部材を有することを特徴とする反射型液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、反射型液晶表示装置に係り、特に、液晶注入時に基板同士の接触を回避することが可能な反射型液晶表示装置に関する。
【０００２】
【従来の技術】
一般に、反射型液晶表示装置は、光透過性ガラス基板上に光透過性電極層や配向膜を順次形成してなる光透過性電極基板と、シリコン基板等の半導体基板上に画素電極膜や配向膜を順次形成してなる集積回路基板とを、上記配向膜同士が対向するように貼り合わせて形成されている。そして、上記２枚の基板間の間隙であるセルギャップにはその周囲をシール材によりシールすることにより液晶層が封入されている。
そして、上記間隙の幅、すなわちセルギャップの均一性が損なわれると、いわゆるフリンジが発生し、表示画像に現れてしまうばかりか、輝度の面内分布が発生して画像の表示品質を劣化させてしまう。
【０００３】
このため、表示画質の劣化を防止するためにセルギャップ内に極少の球状のスペーサビーズやスペーサを全体的に散在させてセルギャップの均一性を維持する構造が提案されている（例えば特許文献１）。
しかしながら、この場合には、上記スペーサビーズやスペーサが存在することによってこれらのスペーサビーズやスペーサの周辺の液晶に配向乱れが生じてしまい、画像の表示の際に、いわゆる”黒浮き”や輝点等が発生して画像の表示品質を劣化させる欠点があった。
【０００４】
【特許文献１】
特開２０００−３２１５８０号公報（第４頁、図１）
【０００５】
【発明が解決しようとする課題】
そこで、セルギャップ内にスペーサビーズやスペーサを散在させるようにした上述した構造を採用しないで、液晶を封止するシール材中にスペーサビーズを混入することによって、セルギャップの均一性を確保するようにした構造が採用されている。この場合、セルギャップの均一性はシール材硬化時のプロセス条件等を最適化することにより、実現するようになっている。
しかしながら、この場合には、両基板間のセルギャップ内に液晶を注入するために、この両基板をチャンバ内に挿入して真空状態にする際に、一時的に貼り合わせた２枚の基板の一部が、特に基板の中心部分が一時的に接触して両配向膜に傷等のダメージを与えてしまい、画像の表示駆動時に液晶に配向乱れを生じてしまって表示品質を劣化させる、といった問題があった。
【０００６】
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、液晶の注入時に基板同士の接触を回避することが可能な反射型液晶表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に係る発明は、光透過性ガラス基板上に光透過性電極層と配向膜とを積層してなる光透過性電極基板と、半導体基板上に画素電極と配向膜とを積層してなる集積回路基板と、を、その周辺部にシール材を介在させて前記配向膜同士を対向させるようにして貼り合わせ、前記基板間のセルギャップに液晶層を有する反射型液晶表示装置において、前記光透過性電極基板と前記集積回路基板の内の少なくともいずれか一方の基板の略中心部に、前記セルギャップの間隔よりも狭い間隔のセルギャップを形成する複数の形成部材を有することを特徴とする反射型液晶表示装置である。
【０００８】
【発明の実施の形態】
以下に、本発明に係る液晶表示装置の一実施例を添付図面に基づいて詳述する。
図１は本発明の液晶表示装置の一例を示す拡大断面図、図２は画素電極層の中心部分を示す拡大平面図である。図示するように、この液晶表示装置２は、互いに所定の間隔、すなわちセルギャップを隔てて貼り合わされた光透過性電極基板４及び集積回路基板（以下、ＩＣ基板とも称す）６と、これらの両基板４、６の間のセルギャップ内に封入された液晶層８とにより主に構成される。
【０００９】
上記光透過性電極基板４は、光透過性ガラス基板１０と、この下面に順次積層させた光透過性電極層１２と、配向膜１４とにより形成されている。また、ＩＣ基板６は、シリコン基板等の半導体基板１５と、この上に順次積層されたアクティブマトリックス駆動回路１６と、多数の反射型の画素電極１８Ａを縦横にマトリクス状に微少間隙だけ離間させて配列してなる画素電極層１８と、配向膜２０とにより形成される。そして、上記光透過性電極基板４とＩＣ基板６とは、両配向膜１４、２０が対向するように配置されて貼り合わせられる。
そして、上記両基板１４、２０の周縁部には、上記セルギャップ内の液晶層８を封止するためにシール材２２が介在されている。このシール材２２中には、スペーサビーズ（図示せず）が混入されており、液晶表示装置２の製造後におけるセルギャップの均一性を確保するようになっている。
【００１０】
そして、上記光透過性電極基板４とＩＣ基板６の内の少なくともいずれか一方の基板、図示例ではＩＣ基板６の略中心部に、セルギャップの間隔Ｌ１よりも狭い間隔Ｌ３のセルギャップを部分的に形成するために複数の形成部材２４が設けられている。この狭いセルギャップを形成する形成部材、すなわち狭ギャップ形成部材２４の高さＬ２は、上記通常のセルギャップの間隔Ｌ１よりも短い高さＬ２になされており、この上方に、間隔Ｌ３のセルギャップが部分的に形成される。具体的には、この狭ギャップ形成部材２４は、ＩＣ基板６の中心付近において配向膜２０上に起立させて複数、図示例では４つ設けられている。尚、この個数は４つに限定されず、更に多く設けてもよい。また、図２では配向膜の記載を省略している。図示例では、画素電極１８Ａに狭ギャップ形成部材２４が重なることをできるだけ防止するために、画素電極１８Ａ同士の隅部に位置するように狭ギャップ形成部材２４が配置されている。
【００１１】
この狭ギャップ形成部材２４の寸法は、セルギャップの間隔Ｌ１が例えば３μｍ程度の時には、この狭ギャップ形成部材２４の高さＬ２は１μｍ程度、直径は２μｍ程度である。この場合、画素電極１０ＡのピッチＰ１は例えば１３μｍ程度、画素電極１０Ａの隙間Ｐ２は０．５μｍ程度である。
このような狭ギャップ形成部材２４は、フォトリソスペーサとも称され、例えばネガ型フォトレジストを用いてＩＣ基板６の配向膜２０上に微小な円柱状パターンとしてフォトリソグラフィー技術で容易に形成することができる。
【００１２】
上述のように、ＩＣ基板６の中心付近に複数の狭ギャップ形成部材２４を起立させて設けるようにしたので、このセルギャップ内に液晶を注入するためにこれを真空状態にしても、上記狭ギャップ形成部材２４の作用によって両基板４、６同士が接触するのを回避することができるので、配向膜１４、２０がダメージを受けることを防止することができる。従って、画像表示時の表示特性が低下することを防止することができる。
【００１３】
また、狭ギャップ形成部材２４の高さＬ２は、セルギャップの間隔Ｌ１よりも短く設定されているので、図１においてこの狭ギャップ形成部材２４の上端と、この上方に位置する光透過性電極基板４の配向膜１４との間にも液晶が入り込むことによってここに間隔の狭いセルギャップが部分的に形成されることになり、従ってこの部分の配向乱れも生ぜずに、液晶も動作されるので、画像の表示品質の劣化の原因となるいわゆる”黒浮き”や輝点等の発生も防止することができる。
尚、上記実施例では、上記狭ギャップ形成部材２４をＩＣ基板６側に設けたが、これに限定されず、これを光透過性電極基板４側、或いは両基板４、６側に設けるようにしてもよい。
【００１４】
【発明の効果】
以上説明したように、本発明の反射型液晶表示装置によれば、液晶の注入時に基板同士の接触を回避することができるので、配向膜がダメージを受けることを防止でき、もって、画像の表示品質の低下を阻止することができる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の一例を示す拡大断面図である。
【図２】画素電極層の中心部分を示す拡大平面図である。
【符号の説明】
２…液晶表示装置、４…光透過性電極基板、６…集積回路基板、８…液晶層、１０…光透過性ガラス基板、１２…光透過性電極層、１４…配向膜、１５…半導体基板、１６…アクティブマトリックス駆動回路、１８…画素電極層、１８Ａ…画素電極、２０…配向膜、２２…シール材、２４…狭ギャップ形成部材（形成部材）、Ｌ１…セルギャップの間隔、Ｌ２…狭ギャップ形成部材の高さ。
【図１】
2004126179.tif 000003
【図２】
2004126179.tif 000004