(57)【要約】【課題】複雑な立体構造体の中に設けられている構造体の表面に従来より容易に保護膜を形成することで、アクチュエータやミラー部などの可動部分が、固定されている電極と接触することを防止し、円滑に動作が続けられるようにする【解決手段】電着ポリイミド溶液に、制御用電極１０５及びアクチュエータ１０８が形成された基板１０１と対向電極とを浸漬し、電極１０４及び制御電極１０５に共通配線を介して正電圧を印加するとともに対向電極に負電圧を印加し、電着ポリイミド溶液に溶解している材料を、制御用電極１０５，電極１０４，支持部１０７，及びアクチュエータ１０８の溶液中に露出している表面に付着させる。【選択図】　　　　図６
2004130448.tif 000002
【特許請求の範囲】
【請求項１】
基板上に断裁領域により各々分離された複数のチップ領域を形成する工程と、
前記断裁領域に共通配線を形成する工程と、
前記基板の上に前記チップ領域毎に制御電極を形成する工程と、
前記基板の上に前記チップ領域毎に前記制御電極とは絶縁分離して前記制御電極の上に延在する延在部分を備えて前記共通配線に接続する駆動電極を形成する工程と、
前記制御電極及び前記駆動電極をポリイミド電着溶液中に浸漬し、前記共通配線に電圧を印加し、前記駆動電極の表面に電着によりポリイミド膜を形成する工程と、
前記共通配線とともに前記断裁領域を除去することで、前記基板より複数の前記チップ領域を切り出す工程と
を備えたことを特徴とするＭＥＭＳ素子の製造方法。
【請求項２】
基板上に断裁領域により各々分離された複数のチップ領域を形成する工程と、
前記断裁領域に共通配線を形成する工程と、
前記基板の上に前記チップ領域毎に前記共通配線に接続する制御電極を形成する工程と、
前記基板の上に前記チップ領域毎に前記制御電極とは絶縁分離して前記制御電極の上に延在する延在部分を備えた駆動電極を形成する工程と、
前記制御電極及び前記駆動電極をポリイミド電着溶液中に浸漬し、前記共通配線に電圧を印加し、前記制御電極の表面に電着によりポリイミド膜を形成する工程と、
前記共通配線とともに前記断裁領域を除去することで、前記基板より複数の前記チップ領域を切り出す工程と
を備えたことを特徴とするＭＥＭＳ素子の製造方法。
【請求項３】
基板上に断裁領域により各々分離された複数のチップ領域を形成する工程と、
前記断裁領域に共通配線を形成する工程と、
前記基板の上に前記チップ領域毎に前記共通配線に接続する制御電極を形成する工程と、
前記基板の上に前記チップ領域毎に前記制御電極とは絶縁分離して前記制御電極の上に延在する延在部分を備えて前記共通配線に接続する駆動電極を形成する工程と、
前記制御電極及び前記駆動電極をポリイミド電着溶液中に浸漬し、前記共通配線に電圧を印加し、前記制御電極の表面と前記駆動電極の表面に電着によりポリイミド膜を形成する工程と、
前記共通配線とともに前記断裁領域を除去することで、前記基板より複数の前記チップ領域を切り出す工程と
を備えたことを特徴とするＭＥＭＳ素子の製造方法。
【請求項４】
請求項１〜３のいずれか１項に記載のＭＥＭＳ素子の製造方法において、
前記駆動電極はポリシリコンから構成し、
前記制御電極は金とクロムもしくは金とチタンから構成し
たことを特徴とするＭＥＭＳ素子の製造方法。
【請求項５】
請求項１〜３のいずれか１項に記載のＭＥＭＳ素子の製造方法において、
前記駆動電極及び前記制御電極は、ポリシリコンから構成したことを特徴とするＭＥＭＳ素子の製造方法。
【請求項６】
請求項１〜３のいずれか１項に記載のＭＥＭＳ素子の製造方法において、
前記駆動電極と前記制御電極とは、金及びクロムから構成したことを特徴とするＭＥＭＳ素子の製造方法。
【請求項７】
半導体基板上に断裁領域により各々分離された複数のチップ領域を形成する工程と、
前記断裁領域に共通配線を形成する工程と、
前記半導体基板の上に前記チップ領域毎に複数の素子からなる制御回路を及び前記共通配線に接続する配線層を形成する工程と、
前記半導体基板上に前記制御回路及び前記配線層を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に一部が前記配線層に接続するシード層を形成する工程と、
前記シード層の上に第１領域と複数の第２領域が開口した第１犠牲パターンを形成する工程と、
前記第１領域及び前記第２領域に露出した前記シード層上に、メッキ法により前記第１犠牲パターンと実質的に同じ膜厚の第１金属パターン及び第２金属パターンを形成する工程と、
前記第１犠牲パターン及び前記第２金属パターンの上に、前記第１領域上の第３領域が開口した第２犠牲パターンを形成する工程と、
前記第３領域に露出した前記第１金属パターンの表面に、メッキ法により前記第２犠牲パターンと実質的に同じ膜厚の第３金属パターンを形成する工程と、
前記第３金属パターンを形成した後、前記第１犠牲パターンと第２犠牲パターンを除去する工程と、
これら犠牲パターンを除去した後、複数の前記第２金属パターンからなる各々が前記層間絶縁膜の上で分離した複数の制御電極部をポリイミド電着溶液中に浸漬し、前記配線層に電圧を印加し、前記制御電極部の表面に電着によりポリイミド膜を形成する工程と、
前記ポリイミド膜を形成した後、前記第１金属パターン及び第２金属パターンをマスクとして前記シード層を選択的に除去し、前記制御電極部とともに前記第１金属パターンと第３金属パターンとの積層体からなる支持部材を形成する工程と、
複数の開口領域内に各々ミラーを備えてこのミラーが連結部を介して回動可能に連結された導電性を有するミラー半導体基板を用意する工程と、
前記複数の制御電極部の上に複数の前記ミラーが各々対応しかつ離間して配置されるように、前記支持部材の上に前記ミラー半導体基板を接続固定する工程と、
前記共通配線とともに前記断裁領域を除去することで、前記半導体基板より複数の前記チップ領域を切り出す工程と
を備え、
前記制御電極部は、前記制御回路による所定の信号が印加可能に接続した状態に形成する
ことを特徴とするＭＥＭＳ素子の製造方法。
【請求項８】
請求項７記載のＭＥＭＳ素子の製造方法において、
前記シード層は、金からなる上部シード層とチタンからなる下部シード層とから構成し、
前記メッキ法により金をメッキすることで、前記第１〜第３の金属パターンを形成し、
前記第１犠牲パターンと第２犠牲パターンを除去する前に、前記第３金属パターンの上部にチタンからなる金属膜を形成し、
この金属膜を形成した後で前記第１犠牲パターンと第２犠牲パターンを除去し、
前記第１，第２犠牲パターンの除去により前記第１金属パターンと前記第２金属パターンとの間に露出した上部シード層を、前記第１金属パターンと前記第２金属パターンとをマスクとして選択的に除去して前記下部シード層の一部を露出させ、
前記露出した下部シード層及び前記金属膜の表面に酸化膜を形成した後で前記ポリイミドの電着を行い、
前記ポリイミド膜を形成した後、前記下部シード層及び前記金属膜を除去することで前記酸化膜を除去し、
前記酸化膜を除去した後で前記支持部材の上に前記ミラー半導体基板を接続固定する
ことを特徴とするＭＥＭＳ素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、可動する反射構造体を有する光スイッチ素子や、可動する電極などを有するＭＥＭＳ素子の電極の表面がポリイミドからなるポリイミド膜で被覆されたＭＥＭＳ素子の製造方法に関する。
【０００２】
【従来の技術】
ＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ）素子におけるシリコンや金属の構造体からなるアクチュエータの駆動は、これに対向して配置した電極の発生する静電力によって行われている。例えば、図８（ａ）に示すように、絶縁膜８０２が形成されたシリコンからなる基板８０１上に、支持部材８０３により支持されたシリコンからなるアクチュエータ８０４は、アクチュエータ８０４の先端部下の基板８０１上に設けられた電極８０５の発生する静電気により駆動させるようにしている。
【０００３】
また、ＭＥＭＳ素子の一つである光スイッチ素子では、シリコンなどの構造体からなるミラーの駆動を、この下層に配置した電極の発生する静電力によって行っている。光スイッチ素子は、例えば、図９に示すように、半導体基板９０１上に形成された層間絶縁膜９０５の上に導電性を有する支持部材９２０により支持されて開口領域を備えたミラー基板９３０と、ミラー基板９３０の開口領域に回動可能に各々設けられたミラー９３１と、ミラー９３１に回動動作を行わせるための制御電極部９４０とから構成されたものである。これらは、半導体基板９０１上の層間絶縁膜９０５上に形成され、また、制御電極部９４０や支持部材９２０は、層間絶縁膜９０５下に配置された配線層９０４に接続している。
【０００４】
これらのような構成においては、例えば、図８に示すＭＥＭＳ素子において、電極８０５から発生させた静電気によりアクチュエータ８０４を電極８０５方向に引き寄せ、かつ、下地の電極８０５との間に任意の距離を保って静止させることは、容易ではない。電極８０５が引きつける引力と、アクチュエータ８０４が元に戻ろうとする弾性力とのバランスは、不安定で崩れやすいためである。これらのバランスが崩れ、例えば、引力の方が勝れば、アクチュエータ８０４の先端部が電極８０５の表面に接触することになる。
【０００５】
アクチュエータ８０４に導電性の材料が用いられ、接触した際に電極８０５とアクチュエータ８０４に導通があると、図８（ｂ）に示すように、接触箇所８０６が反応して接合してしまい、アクチュエータ８０４の弾性力による反発では元に戻らなくなる場合がある。この現象はスティッキングや固着などと呼ばれ、マイクロマシンにおけるアクチュエータ駆動時の問題となっている。この現象の原因は、高い電圧が印加された状態でアクチュエータと電極との接触が、いわゆるスポットウェルダーと全く同様の状況なので、一種の抵抗溶接が起こっているものと推測されている。
【０００６】
また、図９に示す光スイッチ素子においても同様である。このような光スイッチ素子においても、制御電極部９４０から発生させた静電気によりミラー９３１の一端を制御電極部９４０方向に引き寄せ、かつ、下地の制御電極部９４０との間に任意の距離を保って静止させることは、容易ではない。制御電極部９４０が引きつける引力と、ミラー９３１が元に戻ろうとする弾性力とのバランスは、不安定で崩れやすいためである。これらのバランスが崩れ、例えば、引力の方が勝れば、ミラー９３１の裏面が制御電極部９４０の端部に接触することになる。
【０００７】
ミラー９３１に導電性の材料が用いられ、接触した際に制御電極部９４０とミラー９３１に導通があると、前述と同様に、接触箇所９５０が反応して接合してしまい、ミラー９３１の弾性力による反発では元に戻らなくなる場合がある。
上述したスティッキングによる現象を回避するには、少なくとも一方の接触面を不導体にすれば良い。このために、電極上に有機薄膜を形成するなどの方法がある。
【０００８】
例えば、ミラー９３１が形成されたミラー基板９３０を支持部材９２０上に配置する前に、制御電極部９４０及び支持部材９２０が形成された層間絶縁膜９０５上に有機材料を塗布することで、制御電極部９４０を覆う有機膜が形成できる。ただし、塗布しただけでは、支持部材９２０上にも有機膜が形成されているので、感光性を有する有機膜を形成し、これを公知のフォトリソグラフィー技術でパターニングし、不必要な部分を除去する必要がある。
【０００９】
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を本件の出願時までに発見するには至らなかった。
【００１０】
【特許文献１】
特開２００１−１９８８９７号公報
【特許文献２】
特開２００２−１８９１７８号公報
【非特許文献１】
Ｐａｍｅｌａ　Ｒ．Ｐａｔｔｅｒｓｏｎ，Ｄｏｏｙｏｕｎｇ　Ｈａｈ，Ｇｕｏ−Ｄｕｎｇ　Ｊ．Ｓｕ，Ｈｉｒｏｓｈｉ　Ｔｏｓｈｉｙｏｓｈｉ，ａｎｄ　Ｍｉｎｇ　Ｃ．Ｗｕ，”ＭＯＥＭＳ　ＥＬＥＣＴＲＯＳＴＡＴＩＣ　ＳＣＡＮＮＩＮＧ　ＭＩＣＲＯＭＩＲＲＯＲＳ　ＤＥＳＩＧＮ　ＡＮＤ　ＦＡＢＲＩＣＡＴＩＯＮ”　Ｅｌｅｃｔｏｃｈｅｍｉｃａｌ　Ｓｏｃｉｅｔｙ　Ｐｒｏｃｅｅｄｉｎｇｓ　Ｖｏｌ２００２−４　ｐ３６９−３８０，（２００２）
【非特許文献２】
”ＭＥＭＳ：Ｍｉｃｒｏ　Ｔｅｃｈｎｏｌｉｇｙ，　Ｍｅｇａ　Ｉｍｐａｃｔ”Ｃｉｒｃｕｉｔ　＆　Ｄｅｖｉｃｅ，　ｐ１４−２０（２００１）
【非特許文献３】
「トランジスタ技術」，ＣＱ出版，２００２年５月号，Ｐ２０７〜２１２
【００１１】
【発明が解決しようとする課題】
ところが、図９に示すような複雑な三次元構造体の場合、超深度露光を用いたフォトリソグラフィー技術によりパターニングすることになるため、制御電極部９４０上を覆う有機膜を形成するためには、多くのフォトマスクが必要となる。また、凹凸の大きな段差があるため、有機材料を塗布して膜を形成するときの塗布膜の段切れなどにより、例えば、制御電極部の上部など有機膜を形成すべき領域において有機膜が形成されないなどの問題も発生する。
【００１２】
本発明は、以上のような問題点を解消するためになされたものであり、複雑な立体構造体の中に設けられている構造体の表面に従来より容易に保護膜を形成することで、ＭＥＭＳ素子において、アクチュエータやミラー部などの可動部分が、固定されている電極と接触することを防止し、円滑に動作が続けられるようにすることを目的とする。
【００１３】
【課題を解決するための手段】
本発明に係るＭＥＭＳ素子の製造方法は、基板上に断裁領域により各々分離された複数のチップ領域を形成する工程と、断裁領域に共通配線を形成する工程と、基板の上にチップ領域毎に制御電極を形成する工程と、基板の上にチップ領域毎に制御電極とは絶縁分離して制御電極の上に延在する延在部分を備えて共通配線に接続する駆動電極を形成する工程と、制御電極及び駆動電極をポリイミド電着溶液中に浸漬し、共通配線に正電圧などの電圧を印加し、駆動電極の表面に電着によりポリイミド膜を形成する工程と、共通配線とともに断裁領域を除去することで基板より複数のチップ領域を切り出す工程とを備えたものである。
この製造方法によれば、ポリイミド膜を電着により形成する段階では、各チップ領域の駆動電極が電気的に接続されているが、チップ毎に切り出されると、断裁領域とともにここに形成されていた共通配線が除去され、電気的な接続が無くなる。
【００１４】
また、本発明の他の実施の形態に係るＭＥＭＳ素子の製造方法は、基板上に断裁領域により各々分離された複数のチップ領域を形成する工程と、断裁領域に共通配線を形成する工程と、基板の上にチップ領域毎に共通配線に接続する制御電極を形成する工程と、基板の上にチップ領域毎に制御電極とは絶縁分離して制御電極の上に延在する延在部分を備えた駆動電極を形成する工程と、制御電極及び駆動電極をポリイミド電着溶液中に浸漬し、共通配線に電圧を印加し、制御電極の表面に電着によりポリイミド膜を形成する工程と、共通配線とともに断裁領域を除去することで基板より複数のチップ領域を切り出す工程とを備えたものである。
この製造方法によれば、ポリイミド膜を電着により形成する段階では、各チップ領域の制御電極が共通配線によって互いに電気的に接続されているが、チップ毎に切り出されると、断裁領域とともにここに形成されていた共通配線が除去され、電気的な接続が無くなる。
【００１５】
また、本発明の他の実施の形態に係るＭＥＭＳ素子の製造方法は、基板上に断裁領域により各々分離された複数のチップ領域を形成する工程と、断裁領域に共通配線を形成する工程と、基板の上にチップ領域毎に共通配線に接続する制御電極を形成する工程と、基板の上にチップ領域毎に制御電極とは絶縁分離して制御電極の上に延在する延在部分を備えて共通配線に接続する駆動電極を形成する工程と、制御電極及び駆動電極をポリイミド電着溶液中に浸漬し、共通配線に電圧を印加し、制御電極の表面と駆動電極の表面に電着によりポリイミド膜を形成する工程と、共通配線とともに断裁領域を除去することで基板より複数のチップ領域を切り出す工程とを備えたものである。
この製造方法によれば、ポリイミド膜を電着により形成する段階では、各チップ領域の制御電極と駆動電極が共通配線によって互いに電気的に接続されているが、チップ毎に切り出されると、断裁領域とともにここに形成されていた共通配線が除去され、電気的な接続が無くなる。
【００１６】
上記ＭＥＭＳ素子の製造方法において、例えば、駆動電極はポリシリコンから構成し、制御電極は金とクロムもしくは金とチタンから構成してもよく、また、駆動電極及び制御電極は、ポリシリコンから構成してもよく、また、駆動電極と制御電極とは、金及びクロムから構成してもよい。
【００１７】
また、本発明の他の実施の形態に係るＭＥＭＳ素子の製造方法は、半導体基板上に断裁領域により各々分離された複数のチップ領域を形成する工程と、断裁領域に共通配線を形成する工程と、半導体基板の上にチップ領域毎に複数の素子からなる制御回路を及び共通配線に接続する配線層を形成する工程と、半導体基板上に制御回路及び配線層を覆って層間絶縁膜を形成する工程と、層間絶縁膜の上に一部が配線層に接続するシード層を形成する工程と、シード層の上に第１領域と複数の第２領域が開口した第１犠牲パターンを形成する工程と、第１領域及び第２領域に露出したシード層上に、メッキ法により第１犠牲パターンと実質的に同じ膜厚の第１金属パターン及び第２金属パターンを形成する工程と、第１犠牲パターン及び第２金属パターンの上に、第１領域上の第３領域が開口した第２犠牲パターンを形成する工程と、第３領域に露出した第１金属パターンの表面に、メッキ法により第２犠牲パターンと実質的に同じ膜厚の第３金属パターンを形成する工程と、第３金属パターンを形成した後、第１犠牲パターンと第２犠牲パターンを除去する工程と、これら犠牲パターンを除去した後、複数の第２金属パターンからなる各々が層間絶縁膜の上で分離した複数の制御電極部をポリイミド電着溶液中に浸漬し、配線層に電圧を印加し、制御電極部の表面に電着によりポリイミド膜を形成する工程と、ポリイミド膜を形成した後、第１金属パターン及び第２金属パターンをマスクとしてシード層を選択的に除去し、制御電極部とともに第１金属パターンと第３金属パターンとの積層体からなる支持部材を形成する工程と、複数の開口領域内に各々ミラーを備えてこのミラーが連結部を介して回動可能に連結された導電性を有するミラー半導体基板を用意する工程と、複数の制御電極部の上に複数のミラーが各々対応しかつ離間して配置されるように、支持部材の上にミラー半導体基板を接続固定する工程と、共通配線とともに断裁領域を除去することで半導体基板より複数のチップ領域を切り出す工程とを備え、制御電極部は、制御回路による所定の信号が印加可能に接続した状態に形成するようにしたものである。
この製造方法によれば、ポリイミド膜を電着により形成する段階では、各チップ領域の制御電極部が共通配線によって互いに電気的に接続されているが、チップ毎に切り出されると、断裁領域とともにここに形成されていた共通配線が除去され、電気的な接続が無くなる。
【００１８】
上記製造方法において、シード層は、金からなる上部シード層とチタンからなる下部シード層とから構成し、メッキ法により金をメッキすることで、第１〜第３の金属パターンを形成し、第１犠牲パターンと第２犠牲パターンを除去する前に、第３金属パターンの上部にチタンからなる金属膜を形成し、この金属膜を形成した後で第１犠牲パターンと第２犠牲パターンを除去し、第１，第２犠牲パターンの除去により第１金属パターンと第２金属パターンとの間に露出した上部シード層を、第１金属パターンと第２金属パターンとをマスクとして選択的に除去して下部シード層の一部を露出させ、露出した下部シード層及び金属膜の表面に酸化膜を形成した後でポリイミドの電着を行い、ポリイミド膜を形成した後、下部シード層及び金属膜を除去することで酸化膜を除去し、酸化膜を除去した後で支持部材の上にミラー半導体基板を接続固定するようにしてもよい。
【００１９】
【発明の実施の形態】
以下、本発明の要諦をなす最も簡単な実施の形態について図を参照して説明する。
［実施の形態１］
図１は、本発明の第１の実施の形態におけるＭＥＭＳ素子の製造方法の一例を示す工程図である。まず、図１（ａ）に示すように、シリコンからなる基板１０１上に、例えば熱酸化法やＣＶＤ法などにより絶縁膜１０２を形成した後、Ａｕ及びＣｒの膜を順次蒸着法などにより形成し、これらの金属膜を公知のリソグラフィー法とウエットエッチングによって加工し、所望の形状からなる電極１０４と制御電極１０５を形成する。
【００２０】
ここで、図１では、ＭＥＭＳ素子が形成される１つのチップとなる領域の一部を概略的に示しており、図２（ａ）に示すように、基板１０１の上において、電極１０４，制御電極１０５などを備えた複数のチップ領域２０１が、配列された状態で同時に製造されている。各チップ領域２０１において、電極１０４，制御電極１０５は、絶縁膜１０２の下に設けられた配線層のいずれかの配線により、チップ領域２０１の周囲に設けられているパッド部に接続している。
【００２１】
また、チップ領域２０１は、チップ領域２０１を切り出すためなどに用いられる断裁領域２０２により互いに分離され、所定の間隔で配列されている。
本実施の形態では、図２（ｂ）の拡大した平面図にも示すように、断裁領域２０２に共通配線２０３を設け、共通配線２０３に、各チップ領域２０１の電極１０４及び制御電極１０５が、電気的に接続されているようにした。電極１０４，制御電極１０５と共通配線２０３とは、例えば、絶縁膜１０２の下に設けられた配線層のいずれかの配線及びパッド部を介して接続させることができる。
【００２２】
次いで、各チップ領域２０１において、電極１０４、制御電極１０５を含む絶縁膜１０２上に、酸化シリコンをＣＶＤ法により堆積して膜を形成し、この膜をパターニングすることで、図１（ｂ）に示すように、電極１０４の一部が露出する開口部１０６ａを備えた犠牲膜１０６を形成する。
つぎに、犠牲膜１０６上にポリシリコンをＣＶＤ法によって堆積して開口部１０６ａ内を充填した状態でポリシリコン膜を形成した後、このポリシリコン膜を公知のリソグラフィー法とエッチング法とにより加工し、図１（ｃ）に示すように、駆動電極を構成する支持部材１０７及びアクチュエータ１０８を形成する。
【００２３】
次いで、フッ酸溶液によるウエットエッチングで、酸化シリコンからなる犠牲膜１０６を選択的に除去し、図１（ｄ）に示すように、電極１０４上に支持部材１０７により支持され、制御電極１０５の上に延在する延在部分を備えたアクチュエータ１０８（駆動電極）が形成された状態とする。このようなアクチュエータ１０８は、制御電極１０５に電気信号を印加することで、アクチュエータ１０８の延在部分が電界の作用により所定の方向に作動する。
【００２４】
つぎに、電着ポリイミド溶液（例えば、ピーアイ技術研究所製、Ｑ−ＥＤ−２２−１０）に、上述した制御電極１０５及びアクチュエータ１０８が形成された基板１０１と白金からなる対向電極とを浸漬し、電極１０４及び制御電極１０５に共通配線２０３（図２）を介し、例えば、正電圧を印加するとともに、上記対向電極に負電圧を印加する。すなわち、電極１０４及び制御電極１０５を正極とし、対向電極を負極としてポリイミド電着溶液中に浸漬する。なお、これらの正負は、入れ替えてもよい。
【００２５】
以上のことにより、電着ポリイミド溶液中に溶解している材料が、正電圧が印加された制御電極１０５，電極１０４，支持部材１０７，及びアクチュエータ１０８の溶液中に露出している表面に付着し、これら表面に膜厚数百ｎｍ〜数十μｍ程度のポリイミド膜１０９が形成される（図１（ｅ））。上記溶液中に溶解している材料は、正電圧が印加されていない絶縁膜１０２の表面には付着せず、正電圧が印加されている部分に選択的に付着してポリイミド膜１０９を形成する。形成するポリイミド膜１０９の膜厚は、印加する電圧や電圧を印加する時間などにより制御できる。また、本実施の形態では、共通配線２０３を設けるようにしたので、上述したようなポリイミド膜１０９の形成が、基板１０１上に形成されている各チップにおいて同時に行われる。
【００２６】
以上のようにしてポリイミド膜１０９を形成した後、基板１０１を断裁領域２０２に沿って切断し、各チップ領域２０１に切り出す。この切断により、断裁領域２０２に設けた共通配線２０３は除去されるので、各チップ領域２０１に切り出された状態では、電極１０４と電極１０５とは、電気的に分離した状態となる。
【００２７】
このように、本実施の形態によれば、制御電極１０５の表面や駆動電極を構成しているアクチュエータ１０８が、絶縁性を有するポリイミドからなるポリイミド膜１０９に覆われることになり、例えば、アクチュエータ１０８の先端部と制御電極１０５との固着を防ぐことができる。
また、本実施の形態によれば、ポリシリコンから構成されたアクチュエータなど、高温処理を必要とする各部分を形成した後で、上述したポリイミド膜の形成を行うので、ポリイミド膜を形成した後に高温処理などが無く、高温の耐熱性を考慮するなどの制約がない。
【００２８】
なお、上記実施の形態では、駆動電極（アクチュエータ）をポリシリコンから構成し、制御電極をＡｕ／Ｃｒから構成したが、これらは、電着によりポリイミドからなるポリイミド膜が形成できる導体であれば良く、両電極ともポリシリコン、あるいはＡｕ／Ｃｒであってもよいことは言うまでもない。また、上述では、駆動電極及び制御電極両方にポリイミド膜を形成するようにしたが、これに限るものではなく、いずれか一方にポリイミド膜を形成するようにしてもよい。
【００２９】
例えば、断裁領域２０２に設けた共通配線２０３に制御電極１０５だけが接続した状態に形成し、共通配線２０３を介して制御電極１０５だけに正電圧を印加することで、電着により制御電極だけにポリイミド膜を形成することができる。同様に、駆動電極の方だけに正電圧を印加することで、電着により駆動電極だけにポリイミド膜を形成することができる。
【００３０】
［実施の形態２］
つぎに、本発明の第２の実施の形態について説明する。
まず、図３（ａ）に示すように、例えばシリコンなどの半導体からなる半導体基板３０１上に、制御回路などを構成する能動回路（図示せず）を形成した後、シリコン酸化物からなる層間絶縁膜３０２を形成する。また、層間絶縁膜３０２に、接続口を形成してから、この接続口を介して下層の配線などに接続電極３０３を介して接続する配線層３０４を形成する。
【００３１】
これらは、公知のフォトリソグラフィー技術とエッチング技術とにより形成できるものである。例えば、上記能動回路は、ＣＭＯＳＬＳＩプロセスで作製することができる。また、接続電極３０３及び配線層３０４は、Ａｕ／Ｔｉからなる金属膜を形成し、これを加工することで形成できる。上記金属膜は、下層のＴｉは膜厚０．１μｍ程度とし、上層のＡｕは膜厚０．３μｍ程度とすればよい。
【００３２】
この金属膜の形成はつぎのようにすればよい。シリコン酸化膜の上にスパッタ法や蒸着法などによりＡｕ／Ｔｉを形成する。次いで、フォトリソグラフィー技術により所定のパターンを形成する。このとき、電極配線、後述するミラー基板を貼り合わせるための接続部及びワイヤボンディング用パッドを形成するためのレジストパターンを同時に形成する。このレジストパターンをマスクとし、ウエットエッチング法によりＡｕ／Ｔｉ膜を選択的に除去し、レジストパターンを除去すれば、配線層３０４が形成できる。また、配線層３０４には、電極配線，後述するミラー基板を接続するための接続部，ワイヤボンディング用パッド（図示せず）などが形成されている。
【００３３】
ここで、図３では、ＭＥＭＳ素子が形成される１つのチップとなる領域の一部を概略的に示しており、図７（ａ）に示すように、基板３０１上において、配線層３０４などを備えた複数のチップ領域７０１が、配列された状態で同時に製造されている。各チップ領域７０１において、配線層３０４は、チップ領域７０１の周囲に設けられているパッド部に接続している。また、チップ領域７０１は、所定の間隔で配列され、また、隣り合うチップ領域７０１の間には、チップ領域７０１を切り出すためなどに用いられる断裁領域７０２が設けられている。
【００３４】
本実施の形態では、図７（ｂ）の拡大した平面図にも示すように、断裁領域７０２に共通配線７０３を設け、共通配線７０３に、各チップ領域７０１の配線層３０４が、電気的に接続されているようにした。配線層３０４と共通配線７０３とは、例えば、上記パッド部を介して接続させることができる。
【００３５】
上述したように、配線層３０４及び共通配線７０３などを形成した後、各チップの領域においては、配線層３０４を覆う層間絶縁膜３０５を形成する。層間絶縁膜３０５は、例えば、感光性有機樹脂であるポリベンゾオキサゾールを塗布することで膜厚数μｍ程度に形成したポリイミド膜から構成することができる。なお、層間絶縁膜３０５は、他の絶縁材料から形成するようにしてもよい。
【００３６】
つぎに、図３（ｂ）に示すように、層間絶縁膜３０５に、配線層３０４の所定部分が露出する開口部３０５ａを形成する。上述したように、層間絶縁膜３０５を感光性有機樹脂で形成した場合、開口部３０５ａ領域が開口するように露光現像してパターンを形成し、パターンを形成した後でアニールして膜を硬化させることで、開口部３０５ａを備えた層間絶縁膜３０５を形成することができる。
【００３７】
つぎに、図３（ｃ）に示すように、開口部３０５ａ内を含めて層間絶縁膜３０５上を覆う例えばＴｉからなる膜厚０．１μｍ程度の下部シード層３０６ａを形成する。加えて、下部シード層３０６ａ上に、例えばＡｕからなる膜厚０．３μｍ程度の上部シード層３０６ｂを形成する。
【００３８】
つぎに、図３（ｄ）に示すように、平坦部における膜厚が１７μｍ程度の犠牲パターン４０１を形成する。犠牲パターン４０１は、例えば、感光性有機樹脂であるポリベンゾオキサゾールからなる膜をフォトリソグラフィー技術で加工することで形成できる。
【００３９】
例えば、ポリベンサオキサゾールを塗布することで形成したポリイミド膜上に、フォトリソグラフィー技術により、ミラー電極パターンやミラー基板を接続するための接続部分及びワイヤボンディング用パッドを形成する部分などが開口するように、フォトマスクを使用したコンタクトアライナやレチクルを使用したステッパを用いて露光及び現像し、感光部を現像液に溶解し、所望の開口領域を備えた犠牲パターン４０１を形成できる。
【００４０】
つぎに、図３（ｅ）に示すように、犠牲パターン４０１の開口部に露出した上部シード層３０６ｂ上に、電解メッキ法によりＡｕからなる金属パターン３２１，３４１を犠牲パターン４０１と同じ厚さに形成する。このとき、金属パターン３２１，３４１と犠牲パターン４０１との表面が、ほぼ同一平面を形成するように平坦な状態にする。Ａｕからなる金属パターン３２１，３４１を形成した部分では、この下のＡｕからなる上部シード層３０６ｂと一体となる。
【００４１】
つぎに、図３（ｆ）に示すように、前述と同様にして、平坦部における膜厚が１７μｍ程度の犠牲パターン４０２を形成し、犠牲パターン４０２の開口部に露出した金属パターン３２１，３４１上に、電解メッキ法によりＡｕからなる金属パターン３２２，３４２を犠牲パターン４０２と同じ厚さに形成する。
つぎに、図４（ａ）に示すように、前述と同様にして、平坦部における膜厚が１７μｍ程度の犠牲パターン４０３を形成し、犠牲パターン４０３の開口部に露出した金属パターン３２２，３４２上に、電解メッキ法によりＡｕからなる金属パターン３２３，３４３を犠牲パターン４０３と同じ厚さに形成する。
【００４２】
つぎに、図４（ｂ）に示すように、前述と同様にして、平坦部における膜厚が１７μｍ程度の犠牲パターン４０４を形成し、犠牲パターン４０４の開口部に露出した金属パターン３２３，３４３上に、電解メッキ法によりＡｕからなる金属パターン３２４，３４４を犠牲パターン４０４と同じ厚さに形成する。
つぎに、図４（ｃ）に示すように、前述と同様にして、平坦部における膜厚が１７μｍ程度の犠牲パターン４０５を形成し、犠牲パターン４０５の開口部に露出した金属パターン３２４上に、電解メッキ法によりＡｕからなる金属パターン３２５を犠牲パターン４０５と同じ厚さに形成する。なお、ここでは、犠牲パターン４０５の金属パターン３４４上部には、開口部を形成せず、犠牲パターン４０５により金属パターン３４４を覆った状態とする。
【００４３】
つぎに、金属パターン３２５の表面を含む犠牲パターン４０５表面に、Ｔｉを膜厚５０ｎｍ程度に堆積して金属膜を形成し、この金属膜を公知のフォトリソグラフィー技術とエッチング技術とにより加工し、図４（ｄ）に示すように、Ａｕからなる金属パターン３２５の上部表面を覆う金属膜３２６を形成する
つぎに、例えばオゾンアッシャーを用いて灰化することで、犠牲パターン４０１，４０２，４０３，４０４，４０５を除去し、図５（ａ）に示すように、金属パターン３２１，３２２，３２３，３２４，及び金属パターン３２５からなる構造体と、金属パターン３４１，３４２，３４３，及び金属パターン３４４からなる構造体とが形成され、これらの間に空間を備えた状態とする。
【００４４】
この後、金属パターン３２１，３４１などをマスクとし、ヨウ素−ヨウ化アンモニウム溶液を用いたウエットエッチング法によりＡｕからなる上部シード層３０６ｂを選択的にエッチング除去し、図５（ｂ）に示すように、金属パターン３２１と金属パターン３４１との間の下部シード層３０６ａが露出した状態とする。次いで、これらを酸素プラズマに暴露し、Ｔｉからなる下部シード層３０６ａの露出部及び金属膜３２６の表面を酸化し、図５（ｃ）に示すように、絶縁膜５０１，５０２が形成された状態とする。なお、金属パターン３２１，３２２，３２３，３２４，３２５により支持部材３２０が構成され、金属パターン３４１，３４２，３４３，３４４により制御電極部３４０が構成される。
【００４５】
つぎに、電着ポリイミド溶液（例えば、ピーアイ技術研究所製、Ｑ−ＥＤ−２２−１０）に、上述した支持部材３２０及び制御電極部３４０が形成された基板３０１と白金からなる対向電極とを浸漬し、支持部材３２０及び制御電極部３４０に、共通配線７０３（図７）及び配線層３０４を介して正電圧を印加するとともに、上記対向電極には負電圧を印加する。すなわち、支持部材３２０及び制御電極部３４０を正極とし、対向電極を負極とし、ポリイミド電着溶液中に浸漬する。
【００４６】
以上のことにより、電着ポリイミド溶液中に溶解している材料が、正電圧が印加された制御電極部３４０，支持部材３２０の溶液中に露出している表面に付着し、これら表面に膜厚数百ｎｍ〜数十μｍのポリイミド膜３６０が、形成される（図６（ａ））。上記溶液中に溶解している材料は、正電圧が印加されていない絶縁膜５０１，５０２表面には付着せず、正電圧が印加されている部分に選択的に付着してポリイミド膜を形成する。
【００４７】
形成するポリイミド膜の膜厚は、印加する電圧や電圧を印加する時間などにより制御できる。また、本実施の形態では、共通配線７０３を設けるようにしたので、上述したようなポリイミド膜３６０の形成が、基板３０１上に形成されている各チップの支持部材３２０，制御電極部３４０に同時に行われる。
【００４８】
つぎに、フッ酸溶液によるウエットエッチングでＴｉからなる下部シード層３０６ａ及び金属膜３２６を溶解させて除去する。このとき同時に、絶縁膜５０１，５０２も剥離して除去される。この結果、図６（ｂ）に示すように、支持部材３２０及び制御電極部３４０の表面にポリイミド膜３６０が均一に形成された状態が得られる。
【００４９】
次いで、ミラー３３１が回動可能に連結部（図示せず）を介して設けられたミラー基板３３０を、支持部材３２０上に接続固定することで、図６（ｃ）に示すように光スイッチ素子が形成される。ミラー基板３３０の支持部材３２０への接続固定は、例えば、ハンダや異方性導電性接着剤により接着固定することで行えばよい。ミラー３３１は、例えば、直径５００μｍ程度の円板である。
【００５０】
この後、基板３０１を断裁領域７０２（図７）に沿って切断し、各チップ領域７０１に切り出す。この切断により、断裁領域７０２に設けた共通配線７０３は除去されるので、各チップ領域７０１に切り出された状態では、異なるチップの配線層３０４は、各々電気的に分離した状態となる。
以上説明したように、本実施の形態によれば、制御電極部３４０の表面が、絶縁性を有するポリイミドからなるポリイミド膜３６０に覆われることになり、例えば、制御電極部３４０の上部とミラー３３１の裏面との固着を防ぐことができる。
【００５１】
また、本実施の形態によれば、制御電極部３４０など大きな段差のある構造体が形成されていても、多くのフォトマスクを使うことなくまた工程数を増やすことなく、複雑な構造体の表面に均一にポリイミド膜を形成できる。図５（ｃ）に示すように、Ｔｉからなる膜の部分を酸化することで絶縁膜５０１，５０２を形成しておけば、この領域には電着ポリイミド溶液中の材料が電着せずポリイミド膜が形成されないので、支持部材３２０の上面はポリイミド膜が形成されないようにすることも容易である。
【００５２】
なお、上記実施の形態では、制御電極部３４０に加え支持部材３２０にもポリイミド膜３６０を形成するようにしたが、これに限るものではなく、制御電極部３４０だけにポリイミド膜３６０を形成するようにしてもよい。例えば、制御電極部３４０だけに正電圧を印加してポリイミドを電着するようにすれば、制御電極部３４０だけにポリイミド膜３６０を形成することができる。
【００５３】
また、上述では、制御電極部を形成するために４層の金属パターンを形成し、支持部材を形成するために５層の金属パターンを形成し、制御電極部より支持部材の方が高くなるようにしたが、これに限るものではない。制御電極部と支持部材との同一の層で形成される金属パターンの部分は同一の厚さに形成されるが、支持部材の方を少なくとも１層多く金属パターンを形成すれば、制御電極部より支持部材の方を高く形成することができる。例えば、２層の金属パターンで支持部材を形成し、１層の金属パターンで制御電極部を形成するようにしてもよい。支持部材の方を高くしておけば、この上に固定されるミラーの下に制御電極部が存在していても、ミラーは可動可能となる。
【００５４】
【発明の効果】
以上説明したように、本発明は、基板上に断裁領域により各々分離された複数のチップ領域にＭＥＭＳ素子を製造するときに、断裁領域に共通配線を用意し、ＭＥＭＳ素子のいずれかの電極が共通配線に接続した状態とし、共通配線に電位を加えることでＭＥＭＳ素子のいずれかの電極を正極として電着ポリイミドを電着させるようにした。従って、本発明によれば、固定されている電極と可動する電極との間には、ポリイミドからなるポリイミド膜が介在している状態となる。
【００５５】
この結果、本発明によれば、複雑な立体構造体の中に設けられている構造体の表面に従来より容易に保護膜を形成することが可能となり、保護膜を形成することで可動する電極が可動する際に固定されている電極と接触することが防止され、接触することにより発生するスティッキングなどの問題を起こすことなく円滑な動作を続けられるという優れた効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるＭＥＭＳ素子の製造方法を説明するための工程図である。
【図２】基板１０１におけるチップ配列状態を示す平面図である。
【図３】本発明の他の実施の形態におけるＭＥＭＳ素子の製造方法を説明するための工程図である。
【図４】図３に続く、本発明の他の実施の形態におけるＭＥＭＳ素子の製造方法を説明するための工程図である。
【図５】図４に続く、本発明の他の実施の形態におけるＭＥＭＳ素子の製造方法を説明するための工程図である。
【図６】図５に続く、本発明の他の実施の形態におけるＭＥＭＳ素子の製造方法を説明するための工程図である。
【図７】半導体基板３０１におけるチップ配列状態を示す平面図である。
【図８】ＭＥＭＳ素子の一例を概略的に示す断面図である。
【図９】ＭＥＭＳ素子の一例を概略的に示す断面図である。
【符号の説明】
１０１…基板、１０２…絶縁膜、１０４…電極、１０５…制御電極、１０６…犠牲膜、１０６ａ…開口部、１０７…支持部、１０８…アクチュエータ、１０９…ポリイミド膜、２０１…チップ、２０２…断裁領域、２０３…共通配線。
【図１】
2004130448.tif 000003
【図２】
2004130448.tif 000004
【図３】
2004130448.tif 000005
【図４】
2004130448.tif 000006
【図５】
2004130448.tif 000007
【図６】
2004130448.tif 000008
【図７】
2004130448.tif 000009
【図８】
2004130448.tif 000010
【図９】
2004130448.tif 000011