(57)【要約】【課題】耐圧の高い素子を用いることなく、ＲＦ回路の受信周波数帯域にノイズを乗せることを回避することのできるスイッチドキャパシタ型安定化電源装置を提供する。【解決手段】安定化電源装置１において、比較部２１のコンパレータＣＯＭ１は、分圧回路３からのフィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆ１よりも低いときはＨｉｇｈレベルの比較結果信号Ｓｃを出力し、昇圧動作制御部２２のスイッチＳ２２ａ・Ｓ２２ｂをＯＮとして、スイッチＳ１〜Ｓ４にスイッチング動作を行わせる昇圧実行制御を行う。フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆ１よりも高いときはＬｏｗレベルの比較結果信号Ｓｃを出力し、スイッチＳ２２ａ・Ｓ２２ｂをＯＦＦとして、発振器ＯＳＣにクロック信号ＣＫの生成動作を行わせたままスイッチＳ１〜Ｓ４にスイッチング動作を停止させる昇圧停止制御を行う。【選択図】　図１
2004048880.tif 000002
【特許請求の範囲】
【請求項１】
周期的な源クロック信号を生成する発振器を有しており上記源クロック信号から上記源クロック信号と同じ周波数のクロック信号を生成して出力するクロック信号生成手段と、
上記クロック信号が入力されて上記クロック信号のタイミングでスイッチング動作を行うスイッチ部、および上記スイッチング動作のタイミングに応じた充放電が行われることにより入力電圧を昇圧して出力し、装置の出力電圧とするコンデンサ部を有する昇圧手段と、
上記スイッチ部が上記スイッチング動作を行う期間を制御するスイッチング制御手段とを備えるスイッチドキャパシタ型安定化電源装置において、
上記スイッチング制御手段は、
上記出力電圧のフィードバック電圧と所定の基準電圧とを比較して、上記フィードバック電圧が上記基準電圧よりも低い場合には上記出力電圧が設定電圧よりも低い低電圧時であることを示す比較結果信号を出力する一方、上記フィードバック電圧が上記基準電圧よりも高い場合には上記出力電圧が上記設定電圧よりも高い高電圧時であることを示す比較結果信号を出力する比較手段と、
上記比較結果信号に基づき、上記低電圧時には上記スイッチ部に上記スイッチング動作を行わせる昇圧実行制御を行う一方、上記高電圧時には上記クロック信号生成手段の上記発振器による上記源クロック信号の生成動作を停止させずに上記スイッチ部にスイッチング動作を停止させる昇圧停止制御を行う昇圧動作制御手段と、
を備えていることを特徴とするスイッチドキャパシタ型安定化電源装置。
【請求項２】
上記スイッチング制御手段は、第１のレベルと第２のレベルとで表される指示信号が入力され、上記指示信号の第１のレベルが入力されると上記比較結果信号の内容に関わらず上記昇圧動作制御手段に上記昇圧実行制御および上記昇圧停止制御のうちの定められた方を行わせる制御指示手段を備えていることを特徴とする請求項１に記載のスイッチドキャパシタ型安定化電源装置。
【請求項３】
上記昇圧手段は入力される上記クロック信号の１周期で昇圧動作の１サイクルを行い、上記指示信号は上記第１のレベルをＨｉｇｈレベルまたはＬｏｗレベルとする上記源クロック信号であり、上記制御指示手段は、上記第１のレベルが入力されると、上記昇圧動作制御手段に上記昇圧実行制御を行わせることを特徴とする請求項２に記載のスイッチドキャパシタ型安定化電源装置。
【請求項４】
上記制御指示手段は、上記第１のレベルの入力期間中、上記昇圧動作制御手段に上記昇圧実行制御を行わせることを特徴とする請求項３に記載のスイッチドキャパシタ型安定化電源装置。
【請求項５】
上記制御指示手段は、ゲートに上記指示信号が入力され、上記指示信号が上記第１のレベルのときにソース・ドレイン間が導通して上記基準電圧の代わりに上記フィードバック電圧よりも常に高くなるような高基準電圧を上記比較手段に入力することにより、上記フィードバック電圧と上記基準電圧との高低に関わらず上記比較手段に上記低電圧時であることを示す比較結果信号と同じ内容の代替信号を出力させるＭＯＳトランジスタであり、
上記昇圧動作制御手段は、上記制御指示手段から上記代替信号が出力されると上記昇圧実行制御を行うことを特徴とする請求項４に記載のスイッチドキャパシタ型安定化電源装置。
【請求項６】
上記出力電圧が入力されると定電流を生成するカレントミラー回路を有する定電流出力手段を備えていることを特徴とする請求項１ないし５のいずれかに記載のスイッチドキャパシタ型安定化電源装置。
【請求項７】
上記出力電圧を分圧して上記フィードバック電圧を生成する抵抗回路を備え、上記定電流出力手段は、上記カレントミラー回路の電流による所定箇所の電圧降下を定電流安定化用基準電圧と比較して定電流を安定化させることを特徴とする請求項６に記載のスイッチドキャパシタ型安定化電源装置。
【請求項８】
上記コンデンサ部は、上記スイッチング動作により上記入力電圧による充電が行われて上記入力電圧を保持する第１の期間と、上記入力電圧を昇圧して出力側に放電する第２の期間とが切り替えられる昇圧コンデンサを備え、
上記抵抗回路の一部にドレイン−ソースが並列接続されたＭＯＳトランジスタを備え、上記並列接続されたＭＯＳトランジスタのゲートに上記源クロック信号を入力して上記並列接続されたＭＯＳトランジスタの導通および遮断を行うことにより上記第１の期間と上記第２の期間とで上記比較手段にヒステリシスを設けることを特徴とする請求項７に記載のスイッチドキャパシタ型安定化電源装置。
【請求項９】
上記定電流の値が外部から設定可能であることを特徴とする請求項６ないし８のいずれかに記載のスイッチドキャパシタ型安定化電源装置。
【請求項１０】
上記出力電圧の値が外部から設定可能であることを特徴とする請求項１ないし９のいずれかに記載のスイッチドキャパシタ型安定化電源装置。
【請求項１１】
上記昇圧動作制御手段は、上記昇圧停止制御を行うときは上記スイッチ部のスイッチを全て遮断状態とすることを特徴とする請求項１ないし１０のいずれかに記載のスイッチドキャパシタ型安定化電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチドキャパシタ型安定化電源装置に関するものである。
【０００２】
【従来の技術】
図１２に、従来のスイッチドキャパシタ型の安定化電源回路１０１の構成を示す。安定化電源回路１０１において、端子ＯＵＴの電圧である出力電圧Ｖｏは抵抗Ｒ１・Ｒ２により分圧される。分圧された電圧はフィードバック電圧Ｖｆｂとして、端子ＦＢからヒステリシス機能付きコンパレータＣＯＭ２の反転入力端子に入力される。上記コンパレータＣＯＭ２の非反転入力端子には基準電圧Ｖｒｅｆが入力され、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆの値まで上昇するとコンパレータＣＯＭ２の出力側がＬｏｗレベルとなり、このＬｏｗ信号によって発振器ＯＳＣが停止しスイッチＳ１〜Ｓ４にクロック信号ＣＫ・ＣＫＢが送られなくなるので、昇圧動作が停止する。コンパレータＣＯＭ２にはヒステリシス機能付きコンパレータを用いている為、昇圧動作を停止させた後、出力電圧Ｖｏがヒステリシスをもった一定値以下になるとコンパレータＣＯＭ２の出力側がＨｉｇｈレベルとなり、このＨｉｇｈ信号によって発振器ＯＳＣが再び動作を開始してスイッチＳ１〜Ｓ４にクロック信号ＣＫ・ＣＫＢが送られ、昇圧動作を開始する。その動作を繰り返し出力電圧Ｖｏが定電圧化される。
【０００３】
次にスイッチＳ１〜Ｓ４、昇圧コンデンサＣ１、入力コンデンサＣ２、および出力コンデンサＣ３から構成される昇圧回路の動作について説明する。スイッチＳ１〜Ｓ４は発振器ＯＳＣから出力されるクロック信号ＣＫ・ＣＫＢによってＯＮ／ＯＦＦ制御される。偶数番号のスイッチＳ２・Ｓ４の組にはクロック信号ＣＫが入力され、奇数番号のスイッチＳ１・Ｓ３の組にはインバータＩＮＶによってクロック信号ＣＫを反転させたクロック信号ＣＫＢが入力される。これにより、スイッチＳ２・Ｓ４の組とスイッチＳ１・Ｓ３の組とには一方の組がＯＮ、他方の組がＯＦＦとなるように互いに反対の信号が入力され、奇数スイッチおよび偶数スイッチのどちらかしかＯＮしないように動作する。
【０００４】
昇圧動作はスイッチＳ２・Ｓ４がＯＮでスイッチＳ１・Ｓ３がＯＦＦの期間▲１▼と、スイッチＳ２・Ｓ４がＯＦＦでスイッチＳ１・Ｓ３がＯＮの期間▲２▼とが設けられることにより行われ、期間▲１▼では入力コンデンサＣ２を介して端子ＩＮから、端子Ｃ＋と端子Ｃ−との接続された昇圧コンデンサＣ１に入力電圧Ｖｉｎの電圧が充電され、期間▲２▼では昇圧コンデンサＣ１に充電された電圧と入力電圧Ｖｉｎとの和が出力コンデンサＣ３へ入力され昇圧コンデンサＣ１の電圧が放電される。期間▲１▼と期間▲２▼とを繰り返すことによって、スイッチ部分のロス、コンデンサのインピーダンスがゼロの理想状態では期間▲１▼に昇圧コンデンサＣ１へ入力電圧Ｖｉｎの電圧が充電され、期間▲２▼に出力コンデンサＣ３に２×Ｖｉｎの電圧が充電される。
【０００５】
通常、スイッチＳ１〜Ｓ４はＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとの組み合わせにより構成され、これらＭＯＳトランジスタのゲートに発振器ＯＳＣから出力されるクロック信号ＣＫ、およびそれを反転したクロック信号ＣＫＢが入力されることにより、期間▲１▼＋期間▲２▼を１周期とした発振器ＯＳＣの周波数でＯＮ／ＯＦＦ動作を行っている。
【０００６】
図１３は上記従来例の昇圧回路を動作させたときのタイミングチャートである。出力電圧Ｖｏが設定電圧よりも低いときは発振器ＯＳＣのクロック周波数で期間▲１▼の昇圧コンデンサＣ１の充電と期間▲２▼の昇圧コンデンサＣ１の放電を繰り返す昇圧動作を行うので出力電圧Ｖｏは上昇していく。出力電圧Ｖｏが設定電圧よりも高くなると発振器ＯＳＣを停止させるので、出力電圧Ｖｏがヒステリシスをもった設定電圧以下に低下するまで昇圧動作を行わない。このため出力電圧Ｖｏには発振器ＯＳＣの周波数の他に、発振器ＯＳＣの動作／停止期間を１周期とする、発振器ＯＳＣの周波数より低周波のリップルが発生する。入力電圧Ｖｉｎのリップルは、発振器ＯＳＣが動作している期間は発生するが発振器ＯＳＣが停止している期間は昇圧動作用の電流が流ないため発生せず、上記低周波のサイクルで電圧リップルが発生する期間と発生しない期間とを繰り返す。
【０００７】
上記低周波の周波数は、入力電圧Ｖｉｎ、出力電圧Ｖｏ、出力電流、等の動作状態によって決定され、例えば入力電源に電池を使用した場合には電池電圧が低下していくにつれて低周波の周波数も変化していくので、発振器ＯＳＣの周波数を固定していても低周波の周波数は動作状態次第で大きく変動するものであった。
【０００８】
【発明が解決しようとする課題】
近年、スイッチドキャパシタ型安定化電源装置は、携帯電話用白色発光ダイオードの駆動電源としての用途が増加している。携帯電話は通話音質を向上させることが大きな課題であるが、携帯電話の音声系回路はノイズの影響を受けやすく、特にＲＦ回路の受信周波数帯域のノイズは通話音質に悪影響を及ぼす。ＲＦ回路の受信周波数は、例えばＴＹＰ．５５０ｋＨｚであり、スイッチドキャパシタ型安定化電源装置のようにスイッチングのたびにノイズを発生する回路を用いる場合、５５０ｋＨｚ付近のノイズを極力発生させないようにスイッチドキャパシタ内部の発振器ＯＳＣの発振周波数を５５０ｋＨｚよりもはるかに小さく例えば１００ｋＨｚ程度にするか、５５０ｋＨｚよりもはるかに大きく例えば１ＭＨｚ程度にして使用する必要がある。
【０００９】
ここで、発振器ＯＳＣの発振周波数を小さく例えば１００ｋＨｚにした場合、１００ｋＨｚのノイズだけではなく１００ｋＨｚの２倍（２００ｋＨｚ）、４倍（４００ｋＨｚ）、…等の高調波ノイズも発生するためＲＦ回路の受信周波数帯域へノイズが乗ってしまう可能性があるという課題があった。他方、発振器ＯＳＣの発振周波数を大きく、例えば１ＭＨｚにした場合、従来の技術に示したスイッチドキャパシタ型安定化電源装置１０１では発振器ＯＳＣの発振周波数を大きくしているので発振器ＯＳＣの発振周波数のノイズ及び上記高調波ノイズがＲＦ回路の受信周波数帯域へ乗ることはないが、発振器ＯＳＣの動作／停止を１周期とする低周波のリップルが、入力電圧Ｖｉｎ、出力電圧Ｖｏ、出力電流、等によって例えば１００ｋＨｚ〜７００ｋＨｚの範囲で変動して発生するため、この低周波のノイズがＲＦ回路へ乗ってしまうという課題があった。上記低周波リップルの周波数は、比較手段であるコンパレータＣＯＭ２のヒステリシス幅を小さくすることである程度大きくできるが、ヒステリシス幅を小さくしすぎると発振器ＯＳＣが停止状態から正常動作するまでの時間がとれず誤動作する可能性があるためヒステリシス幅を小さくするには限界があった。
【００１０】
最近、スイッチドキャパシタ型安定化電源装置の中には、昇圧回路の後段にシリーズレギュレータを接続し、昇圧回路によって入力電圧Ｖｉｎの例えば２倍に昇圧した後の昇圧電圧をシリーズレギュレータの入力電圧とし、出力電圧Ｖｏの制御をこのシリーズレギュレータにて行う回路もある。この場合、シリーズレギュレータの入力電圧は安定した一定電圧である必要がないため発振器ＯＳＣおよび昇圧回路を常に動作させておけば、上記低周波のリップルが発生せずＲＦ回路へ受信周波数帯域のノイズが乗ることもない。また、シリーズレギュレータの代わりにカレントミラー方式の定電流出力回路を用いたものもある。ただし、これらの回路を用いる場合、出力段の設定電圧にかかわらずつねに入力電圧Ｖｉｎの例えば２倍の昇圧倍率まで昇圧動作が行われるため、素子の耐圧として入力電圧Ｖｉｎの例えば２倍の電圧が必要であった。
【００１１】
具体例を挙げると、昇圧回路の後段にシリーズレギュレータが接続された回路を、スイッチドキャパシタ型安定化電源装置の入力電圧Ｖｉｎが３Ｖ〜４．２Ｖ、レギュレータの出力電圧が５Ｖの条件で使用する場合、シリーズレギュレータの入力側には出力５Ｖ＋シリーズレギュレータの最小入出力間電圧差（例えば０．２Ｖ）＝５．２Ｖあれば出力電圧を安定化できるが、スイッチドキャパシタ型安定化電源装置の入力電圧Ｖｉｎが３Ｖ〜４．２Ｖなのでシリーズレギュレータの入力側には２倍昇圧回路ならば最大４．２×２＝８．４Ｖが入力される。上記具体例の回路の耐圧は、出力を安定化するためには５．２Ｖあれば十分であるのに、実際には昇圧回路で入力電圧Ｖｉｎの２倍に昇圧された８．４Ｖに対する耐圧が必要であり、５．２Ｖより高耐圧の８．４Ｖ以上のプロセスを用いて素子を作製しなければならないため、製造上、および価格上のデメリットになってしまうという課題があった。
【００１２】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、耐圧の高い素子を用いることなく、ＲＦ回路の受信周波数帯域にノイズを乗せることを回避することのできるスイッチドキャパシタ型安定化電源装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、周期的な源クロック信号を生成する発振器を有しており上記源クロック信号から上記源クロック信号と同じ周波数のクロック信号を生成して出力するクロック信号生成手段と、上記クロック信号が入力されて上記クロック信号のタイミングでスイッチング動作を行うスイッチ部、および上記スイッチング動作のタイミングに応じた充放電が行われることにより入力電圧を昇圧して出力し、装置の出力電圧とするコンデンサ部を有する昇圧手段と、上記スイッチ部が上記スイッチング動作を行う期間を制御するスイッチング制御手段とを備えるスイッチドキャパシタ型安定化電源装置において、上記スイッチング制御手段は、上記出力電圧のフィードバック電圧と所定の基準電圧とを比較して、上記フィードバック電圧が上記基準電圧よりも低い場合には上記出力電圧が設定電圧よりも低い低電圧時であることを示す比較結果信号を出力する一方、上記フィードバック電圧が上記基準電圧よりも高い場合には上記出力電圧が上記設定電圧よりも高い高電圧時であることを示す比較結果信号を出力する比較手段と、上記比較結果信号に基づき、上記低電圧時には上記スイッチ部に上記スイッチング動作を行わせる昇圧実行制御を行う一方、上記高電圧時には上記クロック信号生成手段の上記発振器による上記源クロック信号の生成動作を停止させずに上記スイッチ部にスイッチング動作を停止させる昇圧停止制御を行う昇圧動作制御手段と、を備えていることを特徴としている。
【００１４】
上記の発明によれば、スイッチング制御手段は比較手段と昇圧動作制御手段とを備えている。比較手段はヒステリシス特性を有しておらず、出力電圧のフィードバック電圧が上昇するときも低下するときも、フィードバック電圧との比較対象に所定の基準電圧を用いる。フィードバック電圧と所定の基準電圧とを比較して、フィードバック電圧が基準電圧よりも低い場合には出力電圧が設定電圧よりも低い低電圧時であることを示す比較結果信号を出力する一方、フィードバック電圧が上記基準電圧よりも高い場合には出力電圧が設定電圧よりも高い高電圧時であることを示す比較結果信号を出力する。
【００１５】
昇圧動作制御手段は、比較手段から出力された比較結果信号に基づき、スイッチ部にスイッチング動作を行わせる昇圧実行制御、および、スイッチング動作を停止させる昇圧停止制御のいずれかを行う。比較結果信号が低電圧時であることを示していれば、昇圧実行制御を行う。また、高電圧時であることを示していればクロック信号生成手段の発振器による源クロック信号の生成動作を停止させずに、例えば源クロック信号からクロック信号が生成されないようにしたりクロック信号がスイッチ部に入力されないようにするなどして昇圧停止制御を行う。
【００１６】
このように、ヒステリシス特性を有しない比較手段を用い、出力電圧が設定電圧よりも大きいときには発振器による源クロック信号の生成動作を停止させずに、昇圧手段のスイッチング動作を停止させるので、出力電圧のリップルを従来よりも小さくすることができ、なおかつ発振器の周波数をＲＦ回路の受信周波数よりも大きくした場合に発振器の周波数よりも低周波でＲＦ回路にとってノイズとなるようなリップルノイズを抑えることができる。
【００１７】
また、発振器を停止させないでスイッチング動作を常に行い、昇圧手段の昇圧の実行および停止による発振器の周波数よりも低周波のリップルノイズを抑制しようとして、耐圧の高い素子を用いたレギュレータを後段に接続する必要もない。
【００１８】
以上により、耐圧の高い素子を用いることなく、ＲＦ回路の受信周波数帯域にノイズを乗せることを回避することのできるスイッチドキャパシタ型安定化電源装置を提供することができる。
【００１９】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記スイッチング制御手段は、第１のレベルと第２のレベルとで表される指示信号が入力され、上記指示信号の第１のレベルが入力されると上記比較結果信号の内容に関わらず上記昇圧動作制御手段に上記昇圧実行制御および上記昇圧停止制御のうちの定められた方を行わせる制御指示手段を備えていることを特徴としている。
【００２０】
上記の発明によれば、制御指示手段に指示信号の第１のレベルを入力することにより、比較結果信号の内容に関わらず昇圧動作制御手段に強制的に、昇圧実行制御または昇圧停止制御の一方から他方へ変更させたり、任意のタイミングで昇圧実行制御または昇圧停止制御を行わせたりすることができるので、使用上の自由度を大きくすることができる。
【００２１】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記昇圧手段は入力される上記クロック信号の１周期で昇圧動作の１サイクルを行い、上記指示信号は上記第１のレベルをＨｉｇｈレベルまたはＬｏｗレベルとする上記源クロック信号であり、上記制御指示手段は、上記第１のレベルが入力されると、上記昇圧動作制御手段に上記昇圧実行制御を行わせることを特徴としている。
【００２２】
上記の発明によれば、発振器が生成した源クロック信号のＨｉｇｈレベルまたはＬｏｗレベルを用いて制御指示手段に指示信号の第１のレベルを入力するので、クロック信号の１周期に少なくとも１回は、必ずスイッチ部にスイッチング動作を行わせる、すなわちコンデンサ部に充電または放電を行わせることとなる。
従って、入力電圧にはクロック信号の周波数以上の周波数で確実にリップルが発生し、出力電圧の状態に応じて、昇圧動作がクロック信号の何周期にも渡って１サイクルも行われないという状態が存在しなくなる。これにより、発振器の周波数よりも低周波のリップルノイズが発生することを確実に回避することができる。
【００２３】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記制御指示手段は、上記第１のレベルの入力期間中、上記昇圧動作制御手段に上記昇圧実行制御を行わせることを特徴としている。
【００２４】
上記の発明によれば、制御指示手段に第１のレベルが入力されている間に昇圧動作制御手段に昇圧実行制御を行わせようとするときに、制御指示手段に源クロック信号をそのまま入力することができる。従って、回路構成を簡略化しながら入力電圧にクロック信号の周波数以上の周波数で確実にリップルを発生させることができる。
【００２５】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記制御指示手段は、ゲートに上記指示信号が入力され、上記指示信号が上記第１のレベルのときにソース・ドレイン間が導通して上記基準電圧の代わりに上記フィードバック電圧よりも常に高くなるような高基準電圧を上記比較手段に入力することにより、上記フィードバック電圧と上記基準電圧との高低に関わらず上記比較手段に上記低電圧時であることを示す比較結果信号と同じ内容の代替信号を出力させるＭＯＳトランジスタであり、上記昇圧動作制御手段は、上記制御指示手段から上記代替信号が出力されると上記昇圧実行制御を行うことを特徴としている。
【００２６】
上記の発明によれば、制御指示手段であるＭＯＳトランジスタのゲートに源クロック信号の第１のレベルが入力されると、このＭＯＳトランジスタのソース・ドレイン間が導通して、フィードバック電圧よりも常に高い高基準電圧が基準電圧の代わりに比較手段に入力される。比較手段はこれにより必ず低電圧時であることを示す比較結果信号と同じ内容の代替信号を出力し、昇圧動作制御手段は低電圧時と同じように昇圧実行制御を行う。
【００２７】
従って、このような、ＭＯＳトランジスタを１つ使用した制御指示手段とすることにより、特に簡単な回路構成で、入力電圧にクロック信号の周波数以上の周波数で確実にリップルを発生させることができ、装置を製品化する場合に回路面積の縮小化や低価格化が可能となる。
【００２８】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記出力電圧が入力されると定電流を生成するカレントミラー回路を有する定電流出力手段を備えていることを特徴としている。
【００２９】
上記の発明によれば、高精度の定電流制御を行うことができる。
【００３０】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記出力電圧を分圧して上記フィードバック電圧を生成する抵抗回路を備え、上記定電流出力手段は、上記カレントミラー回路の電流による所定箇所の電圧降下を定電流安定化用基準電圧と比較して定電流を安定化させることを特徴としている。
【００３１】
上記の発明によれば、カレントミラー回路の電流による所定箇所の電圧降下は出力電圧よりも小さく、定電流出力手段により定電流を安定化させるためにこの電圧降下との比較に用いる定電流安定化用基準電圧と、出力電圧よりも小さくなるように抵抗回路によって生成されるフィードバック電圧と比較する所定の基準電圧とを共通化することができる。従って、装置を製品化する場合に、特に、回路面積の縮小化や低価格化が可能となる。
【００３２】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記コンデンサ部は、上記スイッチング動作により上記入力電圧による充電が行われて上記入力電圧を保持する第１の期間と、上記入力電圧を昇圧して出力側に放電する第２の期間とが切り替えられる昇圧コンデンサを備え、上記抵抗回路の一部にドレイン−ソースが並列接続されたＭＯＳトランジスタを備え、上記並列接続されたＭＯＳトランジスタのゲートに上記源クロック信号を入力して上記並列接続されたＭＯＳトランジスタの導通および遮断を行うことにより上記第１の期間と上記第２の期間とで上記比較手段にヒステリシスを設けることを特徴としている。
【００３３】
上記の発明によれば、非常に簡単な回路構成で、第１の期間と第２の期間とで比較手段にヒステリシスを設けることが可能なので、設計の自由度を向上させながら回路面積の縮小化や低価格化が可能となる。
【００３４】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記定電流の値が外部から設定可能であることを特徴としている。
【００３５】
上記の発明によれば、制御する定電流の値の設定を外部から行うことが可能でありながら、高精度の定電流制御が可能になる。
【００３６】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記出力電圧の値が外部から設定可能であることを特徴としている。
【００３７】
上記の発明によれば、制御する出力電圧の値の設定を外部から行うことが可能となる。
【００３８】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記昇圧動作制御手段は、上記昇圧停止制御を行うときは上記スイッチ部のスイッチを全て遮断状態とすることを特徴としている。
【００３９】
上記の発明によれば、昇圧停止制御においてスイッチ部のスイッチがフローティング状態となった際に懸念されるスイッチ遮断時の誤動作を防止して、安定動作させることができる。
【００４０】
【発明の実施の形態】
〔実施の形態１〕
本発明の一実施の形態について、図１および図２に基づいて説明すれば以下の通りである。
【００４１】
図１に、本実施の形態に係る安定化電源装置（スイッチドキャパシタ型安定化電源装置）１の構成を示す。
【００４２】
安定化電源装置１は、ＩＣ部分２、分圧回路３、昇圧コンデンサＣ１、入力コンデンサＣ２、および出力コンデンサＣ３を備えている。
【００４３】
ＩＣ部分２は、入力電圧Ｖｉｎが入力される端子ＩＮ、出力電圧Ｖｏが出力される端子ＯＵＴ、昇圧コンデンサＣ１の高電位側端子が接続される端子Ｃ＋、昇圧コンデンサＣ１の低電位側端子が接続される端子Ｃ−、分圧回路３からのフィードバック電圧Ｖｆｂが入力される端子ＦＢ、およびＧＮＤに接続される端子ＧＮＤを備えている。
【００４４】
また、端子ＩＮには入力コンデンサＣ２の高電位側端子が接続され、入力コンデンサＣ２の低電位側端子はＧＮＤに接続される。端子ＯＵＴには出力コンデンサＣ３の高電位側端子が接続され、出力コンデンサＣ３の低電位側端子はＧＮＤに接続される。昇圧コンデンサＣ１、入力コンデンサＣ２、および出力コンデンサＣ３はコンデンサ部を構成している。分圧回路３は、端子ＯＵＴとＧＮＤとの間に抵抗Ｒ１と抵抗Ｒ２とが抵抗Ｒ１を端子ＯＵＴ側として直列に接続された抵抗回路である。抵抗Ｒ１と抵抗Ｒ２との接続点は端子ＦＢに接続される。
【００４５】
また、ＩＣ部分２は内部に、スイッチＳ１・Ｓ２・Ｓ３・Ｓ４、発振器ＯＳＣ、インバータＩＮＶ、比較部２１、および昇圧動作制御部２２を備えている。
【００４６】
スイッチＳ１は、スイッチング動作により端子Ｃ＋と端子ＯＵＴとの間を導通および遮断する。スイッチＳ２は、スイッチング動作により端子Ｃ＋と端子ＩＮとの間を導通および遮断する。スイッチＳ３は、スイッチング動作により端子Ｃ−と端子ＩＮとの間を導通および遮断する。スイッチＳ４は、スイッチング動作により端子Ｃ−とＧＮＤとの間を導通および遮断する。スイッチＳ１〜Ｓ４はスイッチ部を構成している。以下、スイッチ類の導通状態をＯＮ、遮断状態をＯＦＦとする。
【００４７】
また、前記コンデンサ部と上記スイッチ部とは昇圧手段を構成している。
【００４８】
発振器ＯＳＣは、図２に示す周期的なクロック信号ＣＫを源クロック信号として生成する。インバータＩＮＶはクロック信号ＣＫの位相を反転させたクロック信号ＣＫＢを生成する。発振器ＯＳＣによって生成されたクロック信号ＣＫは、そのままスイッチＳ２・Ｓ４に各レベル反転タイミングをＯＮ／ＯＦＦのタイミングとする制御信号として入力される他、インバータＩＮＶによってクロック信号ＣＫＢに変換されたものはスイッチＳ１・Ｓ３に各レベル反転タイミングをＯＮ／ＯＦＦのタイミングとする制御信号として入力される。すなわち、発振器ＯＳＣおよびインバータＩＮＶは、源クロック信号からクロック信号ＣＫ・ＣＫＢという、源クロック信号と同じ周波数の２種類のクロック信号を生成して出力する。発振器ＯＳＣおよびインバータＩＮＶは、クロック信号生成手段を構成している。
【００４９】
比較部（比較手段）２１はヒステリシス特性を有しないコンパレータＣＯＭ１を備えている。コンパレータＣＯＭ１の反転入力端子は端子ＦＢに接続され、非反転入力端子には基準電圧Ｖｒｅｆ１が入力される。コンパレータＣＯＭ１は端子ＦＢを介して入力されたフィードバック電圧ＦＢを基準電圧Ｖｒｅｆ１と比較する。フィードバック電圧ＦＢが基準電圧Ｖｒｅｆ１よりも低いときには、出力電圧Ｖｏが設定電圧よりも低い低電圧時であることを示すＨｉｇｈレベルの比較結果信号Ｓｃを出力する。フィードバック電圧ＦＢが基準電圧Ｖｒｅｆ１よりも高いときには、出力電圧Ｖｏが設定電圧よりも高い高電圧時であることを示すＬｏｗレベルの電圧の比較結果信号Ｓｃを出力する。
【００５０】
昇圧動作制御部（昇圧動作制御手段）２２はスイッチＳ２２ａ・Ｓ２２ｂを備えている。スイッチＳ２２ａは発振器ＯＳＣの出力とインバータＩＮＶの入力との間を導通および遮断する。スイッチＳ２２ｂは発振器ＯＳＣの出力とスイッチＳ２・Ｓ４の制御入力との間を導通および遮断する。スイッチＳ２２ａ・Ｓ２２ｂは、コンパレータＣＯＭ１から出力された比較結果信号ＳｃをＯＮ／ＯＦＦを決める制御信号とする。比較結果信号ＳｃがＨｉｇｈレベルのときはＯＮとなってクロック信号ＣＫ・ＣＫＢがスイッチＳ１〜Ｓ４に入力されるようにし、ＬｏｗレベルのときはＯＦＦとなってクロック信号ＣＫ・ＣＫＢがスイッチＳ１〜Ｓ４に入力されるのを阻止する。すなわち、昇圧動作制御部２２は、比較結果信号Ｓｃに基づき、低電圧時にはスイッチＳ１〜Ｓ４にスイッチング動作を行わせる昇圧実行制御を行う一方、高電圧時には発振器ＯＳＣによるクロック信号ＣＫの生成動作を停止させずにスイッチＳ１〜Ｓ４にスイッチング動作を停止させる昇圧停止制御を行う。
【００５１】
上記比較部２１、昇圧動作制御部２２、および分圧回路３はスイッチング制御手段を構成している。
【００５２】
次に、スイッチＳ１〜Ｓ４、昇圧コンデンサＣ１、入力コンデンサＣ２、および出力コンデンサＣ３による昇圧動作について説明する。スイッチＳ１〜Ｓ４は、発振器ＯＳＣから出力されるクロック信号ＣＫ・ＣＫＢによってＯＮ／ＯＦＦ制御される。偶数番号のスイッチ（Ｓ２とＳ４）と奇数番号のスイッチ（Ｓ１とＳ３）とにはそれぞれ、クロック信号ＣＫＢ・ＣＫというＯＮ／ＯＦＦ反対の信号が入力され、奇数スイッチのＯＮ期間と偶数スイッチのＯＮ期間とが重ならないように動作する。昇圧動作の１サイクルは、スイッチＳ２・Ｓ４とがＯＮでスイッチＳ１・Ｓ３とがＯＦＦの期間▲１▼と、スイッチＳ２・Ｓ４がＯＦＦでスイッチＳ１・Ｓ３がＯＮの期間▲２▼とにより構成される。期間▲１▼では昇圧コンデンサＣ１に入力コンデンサＣ２を介してＶｉｎの電圧が充電されてＶｉｎが保持され、期間▲２▼では昇圧コンデンサＣ１に充電された電圧と入力電圧Ｖｉｎとの和が出力コンデンサＣ３へ入力され昇圧コンデンサＣ１の電圧が放電される。昇圧動作制御部２２のスイッチＳ２２ａ・Ｓ２２ｂが常時ＯＮしている状態では、期間▲１▼と期間▲２▼とを繰り返すことによって、スイッチ部分のロス、コンデンサのインピーダンスがゼロの理想状態では期間▲１▼に昇圧コンデンサＣ１へ入力電圧Ｖｉｎの電圧が充電され、期間▲２▼に出力コンデンサＣ３に２×Ｖｉｎの電圧が充電される。
【００５３】
通常、スイッチＳ１〜Ｓ４はＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとの組み合わせにより構成され、これらＭＯＳトランジスタのゲートに発振器ＯＳＣから出力されるクロック信号ＣＫ・ＣＫＢを入力することにより期間▲１▼＋期間▲２▼を１周期とした発振器ＯＳＣの周波数でＯＮ／ＯＦＦ動作を行っている。
【００５４】
次に、分圧回路３、比較部２１、昇圧動作制御部２２、および発振器ＯＳＣを用いた出力電圧Ｖｏの安定化動作について説明する。出力電圧Ｖｏは分圧回路３の抵抗Ｒ１・Ｒ２により分圧され、その分圧であるフィードバック電圧ＶｆｂがコンパレータＣＯＭ１の反転入力端子へ入力される。上記コンパレータＣＯＭ１の非反転入力端子には基準電圧Ｖｒｅｆ１が入力されているので、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆ１まで上昇するとコンパレータＣＯＭ１の出力である比較結果信号ＳｃがＬｏｗレベルとなる。このＬｏｗレベルの比較結果信号Ｓｃによって昇圧動作制御部２２のスイッチＳ２２ａ・Ｓ２２ｂはＯＦＦとなって昇圧停止制御が行われ、クロック信号ＣＫ・ＣＫＢがスイッチＳ１〜Ｓ４に入力されなくなることで、昇圧動作が停止する。
【００５５】
フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆ１より低下するとコンパレータＣＯＭ１の出力する比較結果信号ＳｃがＨｉｇｈレベルとなる。このＨｉｇｈレベルの比較結果信号Ｓｃによって昇圧動作制御部２２のスイッチＳ２２ａ・Ｓ２２ｂがＯＮとなって昇圧実行制御が行われ、クロック信号ＣＫ・ＣＫＢがスイッチＳ１〜Ｓ４に入力され、昇圧動作が開始される。その動作が繰り返されることにより出力電圧Ｖｏが安定化される。昇圧動作制御部２２のスイッチＳ２２ａ・Ｓ２２ｂは例えばＭＯＳトランジスタによって構成され、上記コンパレータＣＯＭ１の比較結果信号ＳｃがこれらＭＯＳトランジスタのゲートに印加されることにより、ＯＮ／ＯＦＦが切り替わる。
【００５６】
比較部２１のコンパレータＣＯＭ１にヒステリシス特性を持たせず、また、発振器ＯＳＣによるクロック信号ＣＫの生成動作を常に行うようにして、このような昇圧動作制御部２２のＭＯＳスイッチによるＯＮ／ＯＦＦを行うことで、従来のような発振器ＯＳＣの停止／動作を繰り返す場合に比べ、スイッチＳ１〜Ｓ４のスイッチング動作の実行期間と停止期間との切り替わりがはるかに速い回路構成となる。コンパレータＣＯＭ１にヒステリシス特性を持たせなかったことは、従来のコンパレータのヒステリシス幅を非常に小さく、あるいはゼロにしたことに相当する。
【００５７】
図２は、本実施の形態の安定化電源装置１を動作させたときのタイミングチャートである。発振器ＯＳＣは、クロック信号ＣＫを一定周期で生成し続けている。つまり昇圧動作制御部２２のスイッチＳ２２ａ・Ｓ２２ｂが常時ＯＮならば、クロック信号ＣＫのＨｉｇｈレベルの期間である期間▲１▼に、入力電圧Ｖｉｎから昇圧コンデンサＣ１への充電動作が行われ、クロック信号ＣＫのＬｏｗレベルの期間である期間▲２▼に、昇圧コンデンサＣ１に充電された電圧と入力電圧Ｖｉｎとの和が出力コンデンサＣ３へ入力され昇圧コンデンサＣ１の電圧が放電されるように昇圧動作が行われる。
【００５８】
一方、昇圧動作制御部２２のスイッチＳ２２ａ・Ｓ２２ｂは、比較部２１がフィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆ１とを比較して出力電圧Ｖｏが設定電圧よりも低いと判定した期間にはＯＮとなり、比較部２１が出力電圧Ｖｏが設定電圧よりも高いと判定した期間にはＯＦＦとなる。昇圧動作である昇圧コンデンサＣ１の充電および放電は昇圧動作制御部２２がＯＮである期間でのみ実行され、昇圧動作制御部２２がＯＦＦである期間にはクロック信号ＣＫ・ＣＫＢがスイッチＳ１〜Ｓ４に入力されず、昇圧コンデンサＣ１の充電動作も放電動作も実行されない。この時の入力電圧Ｖｉｎの波形は、図２中の昇圧コンデンサＣ１の充電／放電のタイミングで昇圧コンデンサＣ１へ電流が流れるので、入力コンデンサＣ２のインピーダンスと流れる電流との積によって発生する電圧降下が起こり、同図のような波形になる。
【００５９】
以上の動作を行うことにより、比較部２１のコンパレータＣＯＭ１に対して従来のヒステリシス幅を非常に小さく、あるいはゼロにしたことと等価なことを行うことができる。従って、出力電圧Ｖｏのリップルを従来より小さくすることが可能で、なおかつ従来のような発振器ＯＳＣの動作／停止の繰り返しによる低周波数の周期がないので、発振器ＯＳＣのクロック周波数をＲＦ回路の受信周波数よりも大きくした場合に、ＲＦ回路にとってノイズとなるような、発振器ＯＳＣのクロック周波数より低周波のリップルノイズを抑えることができる。これにより、例えば発振器ＯＳＣの周波数を１ＭＨｚとした場合、１ＭＨｚ以下の低周波のリップルノイズを抑えるので例えばＴＹＰ．５５０ｋＨｚのＲＦ回路の受信周波数付近へのノイズの影響を抑えることが可能となる。
【００６０】
また、発振器を停止させないでスイッチング動作を常に行い、昇圧手段の昇圧の実行および停止による発振器の周波数よりも低周波のリップルノイズを抑制しようとして、耐圧の高い素子を用いたレギュレータを後段に接続する必要もない。
【００６１】
以上により、安定化電源装置１によれば、耐圧の高い素子を用いることなく、ＲＦ回路の受信周波数帯域にノイズを乗せることを回避することができる。
【００６２】
また、安定化電源装置１において、スイッチＳ１〜Ｓ４や昇圧動作制御部２２のスイッチＳ２２ａ・Ｓ２２ｂがＭＯＳトランジスタで構成されていてこれらをＯＦＦにするときに、ゲートをオープン状態にせず、ゲートにＨｉｇｈレベルまたはＬｏｗレベルの電圧を印加して確実にＭＯＳトランジスタをＯＦＦにするとよい。昇圧動作制御部２２によってゲートをオープン状態にしてスイッチＳ１〜Ｓ４をＯＦＦにしようとした場合、状態によってはゲート電圧がフローティング状態となり、例えばスイッチＳ３・Ｓ４が同時にＯＮとなって端子ＩＮからスイッチＳ３・Ｓ４を通りＧＮＤに大電流が流れるような誤動作を引き起こす可能性がある。
【００６３】
上記のように昇圧動作制御部２２が昇圧停止制御を行うときに、スイッチＳ１〜Ｓ４を全てＯＦＦにするようにすれば、スイッチＳ１〜Ｓ４がフローティング状態となった際に懸念されるスイッチＯＦＦ時の誤動作を防止して、安定動作させることができる。
【００６４】
〔実施の形態２〕
本発明の他の実施の形態を、図３に基づいて説明すれば以下の通りである。なお、前記実施の形態１で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００６５】
図３に、本実施の形態に係る安定化電源装置（スイッチドキャパシタ型安定化電源装置）１１の構成を示す。
【００６６】
安定化電源装置１１は、実施の形態１で述べた安定化電源装置１（図１）のＩＣ部分２にＯＲ回路２３を追加したＩＣ部分１２を備える構成であり、これに伴って、ＩＣ部分１２には端子ＯＮ／ＯＦＦが設けられている。端子ＯＮ／ＯＦＦには、安定化電源装置１１の外部または内部のＯＮ／ＯＦＦ信号（指示信号）Ｌｍが入力される。ＯＮ／ＯＦＦ信号Ｌｍは、ＯＮレベル（第１のレベル）とＯＦＦレベル（第２のレベル）とからなる２レベルの信号である。ＯＲ回路（制御指示手段）２３は２入力であり、そのうちの１つはＯＮ／ＯＦＦ端子に、他の１つはコンパレータＣＯＭ１の出力端子に、それぞれ接続されている。ＯＲ回路２３の出力端子は昇圧動作制御部２２のスイッチＳ２２ａ・Ｓ２２ｂのＯＮ／ＯＦＦを決める制御信号用の入力端子に接続されている。
【００６７】
ＯＲ回路２３は比較結果信号ＳｃとＯＮ／ＯＦＦ信号Ｌｍとの論理和をとって論理和信号Ｗａを昇圧動作制御部２２に入力する。ここでＯＮ／ＯＦＦ信号ＬｍのＯＮレベルはＨｉｇｈレベルであり、ＯＦＦレベルはＬｏｗレベルである。比較結果信号ＳｃとＯＮ／ＯＦＦ信号Ｌｍとの少なくとも一方がＨｉｇｈレベルであれば論理和信号ＷａはＨｉｇｈレベルとなり、スイッチＳ２２ａ・Ｓ２２ｂはＯＮとなる。従って、ＯＲ回路２３は、ＯＮレベルのＯＮ／ＯＦＦ信号Ｌｍが入力されると、比較結果信号Ｓｃの内容に関わらず昇圧動作制御部２２に昇圧実行制御を行わせる。すなわち、ＯＮ／ＯＦＦ信号ＬｍのＯＮレベルを比較結果信号Ｓｃの内容に優先させる。なお、本実施の形態ではＯＮ／ＯＦＦ信号ＬｍがＯＮレベルとなると昇圧動作制御部２２に昇圧実行制御を行わせているが、昇圧停止制御を行わせるようにすることもできる。
【００６８】
上記の構成の安定化電源装置１１によると、ＯＮ／ＯＦＦ信号Ｌｍと比較結果信号ＳｃとのいずれかがＨｉｇｈレベルの場合に昇圧動作制御部２２のスイッチＳ２２ａ・Ｓ２２ｂがＯＮとなり、発振器ＯＳＣのクロック信号ＣＫ・ＣＫＢがスイッチＳ１〜Ｓ４に入力され、昇圧動作が開始される。つまり、出力電圧Ｖｏが基準電圧Ｖｒｅｆ１により設定された値寄り高いときでもＯＮ／ＯＦＦ信号Ｌｍを発生する手段からＯＮレベルが入力されれば昇圧動作を行う。
【００６９】
以上の動作を行うことにより、ＯＲ回路２３にＯＮ／ＯＦＦ信号ＬｍのＯＮレベルを入力することにより、比較結果信号Ｓｃの内容に関わらず昇圧動作制御部２２に強制的に、昇圧実行制御または昇圧停止制御の一方から他方へ変更させたり、任意のタイミングで昇圧実行制御または昇圧停止制御を行わせたりすることができるので、使用上の自由度を大きくすることができる。
【００７０】
〔実施の形態３〕
本発明のさらに他の実施の形態について、図４に基づいて説明すれば以下の通りである。なお、前記実施の形態１および２で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００７１】
図４に、本実施の形態に係る安定化電源装置（スイッチドキャパシタ型安定化電源装置）１５の構成を示す。
【００７２】
安定化電源装置１５は、実施の形態２で述べた安定化電源装置１１（図３）のＩＣ部分１２にＯＮ／ＯＦＦ信号生成回路２４を追加したＩＣ部分１６を備える構成であり、ＩＣ部分１６にはＩＣ部分１２のような端子ＯＮ／ＯＦＦは設けられていない。ＯＮ／ＯＦＦ信号生成回路２４は、発振器ＯＳＣからクロック信号ＣＫが入力されて、これからＯＮ／ＯＦＦ信号Ｌｍを生成する。クロック信号ＣＫの１周期に現れる１回のＨｉｇｈレベル期間または１回のＬｏｗレベル期間に基づいてＯＮ／ＯＦＦ信号ＬｍのＯＮレベルおよびＯＦＦレベルを１回ずつ生成する。ＯＲ回路２３には上記ＯＮ／ＯＦＦ信号Ｌｍと比較結果信号Ｓｃとが入力され、これらの論理和として論理和信号Ｗａを出力する。
【００７３】
上記の構成安定化電源装置１５では、ＯＮ／ＯＦＦ信号Ｌｍを内部の発振器ＯＳＣのクロック信号ＣＫを用いて生成し、クロック信号ＣＫの１周期に少なくとも１回はスイッチＳ１〜Ｓ４の所定のものにスイッチング動作を行わせて昇圧動作を行わせる。クロック信号ＣＫの周期毎に１回は必ず昇圧コンデンサＣ１の充電または放電を行うので入力電圧Ｖｉｎにはクロック周波数以上の周波数で確実にリップルが発生し、出力電圧Ｖｏの状態によって、昇圧動作がクロック信号ＣＫの何周期（例えば数周期）にも渡って１サイクルも行われずに昇圧コンデンサＣ１の充電も放電も行われないという状態が存在しなくなる。従って、発振器ＯＳＣの周波数より低周波のリップルノイズが発生することを防ぎ、ＲＦ回路の受信周波数付近へのノイズの影響を抑えることが可能となる。
【００７４】
〔実施の形態４〕
本発明のさらに他の実施の形態について、図５に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし３で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００７５】
図４に、本実施の形態に係る安定化電源装置（スイッチドキャパシタ型安定化電源装置）２５の構成を示す。
【００７６】
安定化電源装置２５は、実施の形態３で述べた安定化電源装置１５（図４）のＩＣ部分１６からＯＮ／ＯＦＦ信号生成回路２４を取り除いたＩＣ部分２６を備える構成である。ここでは、ＯＮ／ＯＦＦ信号Ｌｍを、発振器ＯＳＣから出力されるクロック信号ＣＫそのものとしてＯＲ回路２３に直接入力する。クロック信号ＣＫのＨｉｇｈレベル期間はＯＮ／ＯＦＦ信号ＬｍのＯＮ期間となり、クロック信号ＣＫのＬｏｗレベル期間はＯＮ／ＯＦＦ信号ＬｍのＯＦＦ期間となる。
【００７７】
従って、クロック信号ＣＫのＨｉｇｈレベル期間の間は比較結果信号Ｓｃの内容に関わらずＯＲ回路２３の論理和信号ＷａがＨｉｇｈレベルとなって昇圧動作制御部２２が昇圧実行制御を行うので、昇圧動作が行われる。クロック信号ＣＫのＬｏｗレベル期間の間は、比較結果信号ＳｃがＨｉｇｈレベルのとき、つまり出力電圧Ｖｏが設定電圧よりも低いときに昇圧動作制御部２２が昇圧実行制御を行い、比較結果信号ＳｃがＬｏｗレベルのとき、つまり出力電圧Ｖｏが設定電圧よりも高いときに昇圧動作制御部２２が昇圧停止制御を行う。上記の説明ではクロック信号ＣＫがＨｉｇｈレベルのときに昇圧動作を行ったが、回路上のいずれかの信号を反転しクロック信号ＣＫがＬｏｗレベルのときに昇圧動作を行っても構わない。
【００７８】
昇圧動作の１サイクルには前記の期間▲１▼（昇圧コンデンサＣ１にＶｉｎの電圧が充電される）と期間▲２▼（昇圧コンデンサＣ１に充電された電圧と入力電圧Ｖｉｎとの和が出力コンデンサＣ３へ入力され昇圧コンデンサＣ１の電圧が放電される）とがあるので、本実施の形態によると期間▲１▼および▲２▼のいずれかの期間中は必ず昇圧動作が行われる。
【００７９】
本実施例によると、発振器ＯＳＣのクロック信号ＣＫをそのまま使用できるので回路構成を簡略化しながらクロック信号ＣＫの１周期毎に１回は必ず昇圧コンデンサＣ１の充電または放電を行うので入力電圧Ｖｉｎにはクロック周波数以上の周波数で確実にリップルが発生し、出力電圧Ｖｏの状態により昇圧動作がクロック信号ＣＫの何周期（例えば数周期）にも渡って１サイクルも行われずに昇圧コンデンサＣ１の充電も放電も行われない状態が存在することが無い。従って、発振器ＯＳＣの周波数より低周波のリップルノイズが発生することを防ぎ、ＲＦ回路の受信周波数付近へのノイズの影響を抑えることが可能となる。
【００８０】
〔実施の形態５〕
本発明のさらに他の実施の形態について、図６に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし４で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００８１】
図６に、本実施の形態に係る安定化電源装置（スイッチドキャパシタ型安定化電源装置）３１の構成を示す。
【００８２】
安定化電源装置３１は、実施の形態１で述べた安定化電源装置１（図１）のＩＣ部分２にＭＯＳトランジスタ３３を追加したＩＣ部分３２を備える構成である。ＭＯＳトランジスタ（制御指示手段）３３はＰチャネルＭＯＳＦＥＴであり、ゲートには発振器ＯＳＣからクロック信号ＣＫが入力され、ソースは入力端子ＩＮに接続されており、ドレインはコンパレータＣＯＭ１の非反転入力端子に接続されている。ゲートに入力されるクロック信号ＣＫはＯＮ／ＯＦＦ信号Ｌｍである。
【００８３】
クロック信号ＣＫのＬｏｗレベル期間の間はＭＯＳトランジスタ３３のゲート電圧がＬｏｗレベルになるのでドレイン・ソース間がＯＮ状態になり、コンパレータＣＯＭ１の非反転入力端子の電圧が、基準電圧Ｖｒｅｆ１から入力電圧（高基準電圧）Ｖｉｎまで上昇する。入力電圧Ｖｉｎはフィードバック電圧Ｖｆｂよりも常に高くなるようになっている。携帯機器の入力電圧は通常３Ｖ以上あり、内部の基準電圧Ｖｒｅｆ１は通常１．２Ｖ程度なので、基準電圧Ｖｒｅｆ１付近に制御されていたフィードバック電圧Ｖｆｂとの比較の結果、コンパレータＣＯＭ１の出力信号は通常使用時の定常状態ではＨｉｇｈレベルになる。この出力信号は、フィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆ１との高低に関わらず低電圧時であることを示す比較結果信号Ｓｃと同じ内容の代替信号Ｓｘである。
【００８４】
代替信号ＳｘがＨｉｇｈレベルであるので、昇圧動作制御部２２は昇圧実行制御を行う。また、クロック信号ＣＫのＨｉｇｈレベル期間の間はＭＯＳトランジスタのゲート電圧がＨｉｇｈレベルになるので、ドレイン・ソース間がＯＦＦ状態になり、コンパレータＣＯＭ１の非反転入力端子の電圧は基準電圧Ｖｒｅｆ１のままとなる。このためコンパレータＣＯＭ１の出力信号は基準電圧Ｖｒｅｆ１とフィードバック電圧Ｖｆｂとの比較結果によって決定される比較結果信号Ｓｃとなる。
【００８５】
従って、昇圧動作制御部２２は、出力電圧Ｖｏが設定電圧よりも低いときに昇圧実行制御を行い、出力電圧Ｖｏが設定電圧よりも高いときに昇圧停止制御を行う。なお、上記の説明ではクロック信号ＣＫがＬｏｗレベルのときに昇圧動作を行ったが、回路上のいずれかの信号を反転してクロック信号ＣＫがＨｉｇｈレベルのときに昇圧動作を行っても構わない。またＭＯＳトランジスタ３３と比較部２１との接続箇所は、コンパレータＣＯＭ１の非反転入力端子だけでなくてもよく、同じ意味の動作を行うのであれば、ＭＯＳトランジスタ３３をコンパレータＣＯＭ１の反転入力端子やコンパレータＣＯＭ１の内部回路の一部に接続しても構わない。
【００８６】
安定化電源装置３１によれば、このように、ＭＯＳトランジスタを１つ使用することにより、特に簡単な回路構成で、入力電圧Ｖｉｎにクロック信号ＣＫの周波数以上の周波数で確実にリップルを発生させることができ、装置を製品化する場合に回路面積の縮小化や低価格化が可能となる。
【００８７】
〔実施の形態６〕
本発明のさらに他の実施の形態について、図７に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし５で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００８８】
図７に、本実施の形態に係る安定化電源装置（スイッチドキャパシタ型安定化電源装置）３５の構成を示す。
【００８９】
安定化電源装置３５は、実施の形態４で述べた安定化電源装置２５（図５）のＩＣ部分２６の分圧回路３を出力電圧Ｖｏを直接フィードバックする構成に変更してこれにＭＯＳトランジスタ４１・４２・４３・４４および差動増幅器ＡＭＰを追加したＩＣ部分３６と、抵抗Ｒ５とを備える構成である。また、これに伴って、ＩＣ部分３６には、端子Ｒｓｅｔ、端子Ｄ１、および端子Ｄ２が設けられている。なお、同図では、昇圧コンデンサＣ１とスイッチＳ１〜Ｓ４とを昇圧回路４として簡略に図示してある。
【００９０】
ＭＯＳトランジスタ４１・４２・４３はそれぞれＰチャネルＭＯＳＦＥＴであり、カレントミラー回路を構成している。ＭＯＳトランジスタ４１〜４３のゲートは互いに接続されており、これらのソースは端子ＯＵＴに接続されている。ＭＯＳトランジスタ４１のゲートはドレインに接続されている。本実施の形態ではＭＯＳトランジスタ４１のチャネル電流：ＭＯＳトランジスタ４２・４３のチャネル電流は１：２５である。なお、その他の電流比であってもよい。
【００９１】
ＭＯＳトランジスタ４４はＮチャネルＭＯＳＦＥＴであり、ドレインはＭＯＳトランジスタ４１のドレインに、ソースは端子Ｒｓｅｔにそれぞれ接続されている。また、ＭＯＳトランジスタ４４のゲートは差動増幅器ＡＭＰの出力端子に接続されている。抵抗Ｒ５はＩＣ部分３６の外部で端子ＲｓｅｔとＧＮＤとの間に接続されている。差動増幅器ＡＭＰの反転入力端子は端子Ｒｓｅｔに接続され、非反転入力端子には基準電圧（定電流安定化用基準電圧）Ｖｒｅｆ２が入力される。差動増幅器ＡＭＰは端子Ｒｓｅｔ−ＧＮＤ間の電圧、すなわち抵抗Ｒ５での電圧降下と、基準電圧Ｖｒｅｆ２とを比較し、その差に応じた出力電圧をＭＯＳトランジスタ４４のゲートに印加する。これにより、ＭＯＳトランジスタのチャネル電流を定電流に安定化する。
【００９２】
また、ＩＣ部分３６の外部では、端子Ｄ１に負荷の一例としての白色発光ダイオードＬＥＤ１が、端子Ｄ２に負荷の一例としての白色発光ダイオードＬＥＤ２がそれぞれ接続される。
【００９３】
ＭＯＳトランジスタ４１・４２・４３・４４、差動増幅器ＡＭＰ、および抵抗Ｒ５は定電流出力手段を構成している。
【００９４】
上記の構成の安定化電源装置３５において、端子Ｒｓｅｔ−ＧＮＤ間の電圧が基準電圧Ｖｒｅｆ２より低くなると、差動増幅器ＡＭＰの出力電圧が高くなり、ＭＯＳトランジスタ４４のゲート−ソース間電圧が大きくなり、ＭＯＳトランジスタのドレイン−ソース間に流れる電流が増加する。上記ドレイン−ソース間電流が増加すると、この電流が２５倍に大きくされた電流である端子Ｄ１・Ｄ２に流れる各端子電流も増加する。一方、端子Ｒｓｅｔ−ＧＮＤ間の電圧は端子Ｒｓｅｔに流れる電流と抵抗Ｒ５の抵抗値との積で決定されるのでＭＯＳトランジスタ４４のドレイン−ソース間に流れる電流が増加すると、端子Ｒｓｅｔ−ＧＮＤ間の電圧も大きくなる。端子Ｒｓｅｔ−ＧＮＤ間の電圧が大きくなると差動増幅器ＡＭＰの出力電圧が低くなり、ＭＯＳトランジスタ４４のゲート−ソース間電圧が小さくなり、ＭＯＳトランジスタ４４のドレイン−ソース間に流れる電流が減少する。上記ドレイン−ソース間電流が減少すると、この電流が２５倍に大きくされた電流である端子Ｄ１・Ｄ２に流れる各端子電流も減少する。この動作の結果、端子Ｒｓｅｔ−ＧＮＤ間に流れる電流の２５倍の一定電流が各端子Ｄ１・Ｄ２に流れるように定電流制御が行われることとなる。
【００９５】
例えば、抵抗Ｒ５の抵抗値を１．５ｋΩ、基準電圧Ｖｒｅｆ２を１．２Ｖとした場合、端子Ｒｓｅｔ−ＧＮＤ間の電圧は１．２Ｖ÷１．５ｋΩ＝０．８ｍＡとなり、この電流が２５倍された端子Ｄ１・Ｄ２に流れる各端子電流は０．８ｍＡ×２５＝２０ｍＡ（一定）となる。
【００９６】
従来は、昇圧動作により昇圧されて出力された出力電圧Ｖｏをカレントミラー回路のＰチャネルＭＯＳトランジスタのソースに印加するだけであった。従って、従来は、例えば入力電圧Ｖｉｎが大きくなって出力電圧Ｖｏが増加した場合、各端子Ｄ１・Ｄ２−ＧＮＤ間の電圧が一定とするとＰチャネルＭＯＳトランジスタのドレイン−ソース間電圧が大きくなり、ＭＯＳトランジスタの基本的な特性であるチャネル長変調効果の影響により一定であるはずの端子Ｄ１・Ｄ２に流れる各端子電流が大きくなってしまう。
【００９７】
例えば、端子Ｄ１・Ｄ２端子に順電圧４Ｖの白色発光ダイオードを接続し、３Ｖ〜５Ｖの範囲の入力電圧Ｖｉｎを昇圧動作により２倍に昇圧するとすると、ＰチャネルＭＯＳトランジスタのドレイン−ソース間電圧は入力電圧Ｖｉｎが３Ｖのとき；３Ｖ×２−４Ｖ＝２Ｖであるのに対し、入力電圧が５Ｖのとき；５Ｖ×２−４Ｖ＝６Ｖとなり、ドレイン−ソース間電圧は２Ｖ〜６Ｖの範囲となってチャネル長変調効果の影響を受けてしまう。
【００９８】
一方、本実施の形態によると、昇圧動作により昇圧されて出力された出力電圧Ｖｏがカレントミラー回路のＭＯＳトランジスタ４１・４２・４３のソースに印加され、なおかつ、出力電圧Ｖｏが比較部２１と昇圧動作制御部２２とを用いて設定電圧よりも高くならないように制御されるので、出力電圧Ｖｏの変動幅が小さくなりチャネル長変調効果の影響を低減することができる。
【００９９】
例えば、端子Ｄ１・Ｄ２に順電圧４Ｖの白色発光ダイオードＬＥＤ１・ＬＥＤ２が接続され、３Ｖ〜５Ｖの範囲の入力電圧Ｖｉｎが昇圧動作により２倍に昇圧され、比較部２１と昇圧動作制御部２２とを用いて出力電圧Ｖｏが６．５Ｖより高くならないように制御されているとすると、ＭＯＳトランジスタ４２・４３のドレイン−ソース間電圧は、入力電圧Ｖｉｎが３Ｖのとき；３Ｖ×２−４Ｖ＝２Ｖであるのに対し、入力電圧Ｖｉｎが５Ｖのとき；６．５Ｖ−４Ｖ＝２．５Ｖとなり、ドレイン−ソース間電圧がわずか２Ｖ〜２．５Ｖの範囲となり、チャネル長変調効果の影響をほとんど受けない。従って、端子Ｄ１・Ｄ２に流れる各端子電流を高精度で一定電流化することが可能となる。
【０１００】
以上のように、安定化電源装置３５によれば、発振器ＯＳＣのクロック周波数より低周波のリップルノイズが発生することを防ぎ、ＲＦ回路の受信周波数付近へのノイズの影響を抑えながら、なおかつ高精度の定電流制御を行うことが可能となる。
【０１０１】
〔実施の形態７〕
本発明のさらに他の実施の形態について、図８に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし６で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【０１０２】
図８に、本実施の形態に係る安定化電源装置（スイッチドキャパシタ型安定化電源装置）５１の構成を示す。
【０１０３】
安定化電源装置５１は、実施の形態６で述べた安定化電源装置３５（図７）のＩＣ部分３６に出力電圧Ｖｏをフィードバックする回路として分圧回路３を追加し、コンパレータＣＯＭ１の基準電圧Ｖｒｅｆ１を差動増幅器ＡＭＰの基準電圧Ｖｒｅｆ２としたＩＣ部分５２を備える構成である。
【０１０４】
フィードバック電圧Ｖｆｂが出力電圧Ｖｏよりも低く、端子Ｒｓｅｔ−ＧＮＤ間の電圧が出力電圧Ｖｏよりも低いため、基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２との共通化を図ることができる。コンパレータＣＯＭ１の反転入力端子の電圧は、Ｒ１÷（Ｒ１＋Ｒ２）によって設定可能で、基準電圧Ｖｒｅｆ１と、出力電圧Ｖｏを制限したい設定電圧との関係から決定する。
【０１０５】
安定化電源装置５１によれば、コンパレータＣＯＭ１の基準電圧Ｖｒｅｆ１と差動増幅器ＡＭＰの基準電圧Ｖｒｅｆ２とを共通化できるので、本装置を製品化する場合に回路面積の縮小や低価格化が可能となる。
【０１０６】
〔実施の形態８〕
本発明のさらに他の実施の形態について、図９に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし７で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【０１０７】
図９に、本実施の形態に係る安定化電源装置（スイッチドキャパシタ型安定化電源装置）５５の構成を示す。
【０１０８】
安定化電源装置５５は、実施の形態７で述べた安定化電源装置５１のＩＣ部分５２の分圧回路３が分圧回路５７に変更されてさらにＭＯＳトランジスタ５８が設けられたＩＣ部分５６を備える構成である。
【０１０９】
分圧回路５７は抵抗Ｒ２・Ｒ１・Ｒ３がこの順で直列に接続された抵抗回路であり、抵抗Ｒ２の一端が端子ＯＵＴに、抵抗Ｒ３の一端がＧＮＤに接続されている。フィードバック電圧Ｖｆｂは抵抗Ｒ１と抵抗Ｒ２との接続点の電圧である。また、ＭＯＳトランジスタ５８はＮチャネルＭＯＳＦＥＴであり、ゲートには発振器ＯＳＣからクロック信号ＣＫが入力され、ドレインは抵抗Ｒ１と抵抗Ｒ３との接続点に、ソースはＧＮＤにそれぞれ接続されている。すなわち、ＭＯＳトランジスタ５８は分圧回路５７の一部である抵抗Ｒ１と抵抗Ｒ３との直列回路に並列に接続されている。
【０１１０】
発振器ＯＳＣのクロック信号ＣＫがＨｉｇｈレベルのとき、ＭＯＳトランジスタ５８がＯＮとなるので、コンパレータＣＯＭ１の反転入力端子の電圧は、Ｒ１÷（Ｒ１＋Ｒ２）によって設定される。一方、発振器ＯＳＣのクロック信号ＣＫがＬｏｗレベルのとき、ＭＯＳトランジスタ５８がＯＦＦとなるので、コンパレータＣＯＭ１の反転入力端子の電圧は、（Ｒ１＋Ｒ３）÷（Ｒ１＋Ｒ２＋Ｒ３）によって設定される。
【０１１１】
抵抗Ｒ１・Ｒ２・Ｒ３の値を選定することにより、昇圧動作の期間▲１▼（昇圧コンデンサＣ１にＶｉｎの電圧が充電される）と期間▲２▼（昇圧コンデンサＣ１に充電された電圧と入力電圧Ｖｉｎとの和が出力コンデンサＣ３のへ入力され昇圧コンデンサＣ１の電圧が放電される）との間で比較部２１の結果にヒステリシスを持たすことが可能となる。
【０１１２】
安定化電源装置５５によれば、非常に簡単な回路構成でヒステリシスを持たせることが可能なので、設計の自由度を向上させながら回路面積の縮小や低価格化が可能となる。
【０１１３】
〔実施の形態９〕
本発明のさらに他の実施の形態について、図１０に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし８で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【０１１４】
図１０に、本実施の形態に係る安定化電源装置（スイッチドキャパシタ型安定化電源装置）６１の構成を示す。
【０１１５】
安定化電源装置６１は、実施の形態８で述べた安定化電源装置５５のＩＣ部分５６に基準電圧調整回路６３を追加したＩＣ部分６２を備える構成であり、これに伴ってＩＣ部分６２には端子ＣＴＬが設けられている。端子ＣＴＬには外部電圧Ｅが印加される端子であり、基準電圧調整回路６３は差動増幅器ＡＭＰの非反転入力端子に入力される電圧値を外部電圧Ｅに応じて基準電圧Ｖｒｅｆ２から変化させることにより、定電流出力の設定電流を調整する。
【０１１６】
基準電圧調整回路６３は、例えば外部電圧Ｅが半分になると基準電圧Ｖｒｅｆ２を半分にするような回路である。この場合、この回路を使用することで端子Ｄ１・Ｄ２からの出力電流が安定している定常状態では端子Ｒｓｅｔ−ＧＮＤ間電圧が半分になり、Ｒｓｅｔ−ＧＮＤ間電圧とＲｓｅｔの抵抗値とにより設定される安定化出力電流の設定値を半分にすることが可能となる。また、外部電圧Ｅを０Ｖとすることで差動増幅器ＡＭＰの出力電圧を常にＬｏｗレベルにして出力電流をＯＦＦにすることも可能となる。
【０１１７】
基準電圧調整回路６３は外部電圧Ｅの値に応じて連続的（アナログ的）に基準電圧Ｖｒｅｆ２を調整してもよいし、スレシホールド電圧を設定して段階的（デジタル的）に基準電圧Ｖｒｅｆ２を調整しても構わない。
【０１１８】
安定化電源装置６１によれば、発振器ＯＳＣのクロック周波数より低周波のリップルノイズが発生することを防ぎ、ＲＦ回路の受信周波数付近へのノイズの影響を抑えながら、なおかつ定電流制御の設定電流を外部電圧Ｅにより調整することが可能となる。また、スイッチＳ１〜Ｓ４にＭＯＳトランジスタを使用した場合、ＯＮ時のＭＯＳトランジスタにはＯＮ抵抗があるので端子Ｄ１・Ｄ２に流れる出力電流に応じてＯＮ抵抗による電圧降下分だけ昇圧電圧が変動するが、出力電流が小さい時はＯＮ抵抗と電流との積で決定される電圧降下分が小さくなるので出力電流が大きいときと比較し昇圧電圧が上昇するが、実施の形態６に示したチャネル長変調効果の説明の通り、出力電流の変動を小さく抑えることができるので高精度の定電流制御が可能となる。
【０１１９】
〔実施の形態１０〕
本発明のさらに他の実施の形態について、図１１に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし９で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【０１２０】
図１１に、本実施の形態に係る安定化電源装置（スイッチドキャパシタ型安定化電源装置）６５の構成を示す。
【０１２１】
安定化電源装置６５は、実施の形態４で述べた安定化電源装置２５のＩＣ部分２６に実施の形態９で述べた基準電圧調整回路６３を追加したＩＣ部分６６を備える構成であり、これに伴ってＩＣ部分６６には端子ＣＴＬが設けられ、端子ＣＴＬに外部電圧Ｅが印加される。ただし、基準電圧調整回路６３は、比較部２１の一部であって、コンパレータＣＯＭ１の非反転入力端子に入力される電圧値を外部電圧Ｅに応じて基準電圧Ｖｒｅｆ１から変化させることにより、出力電圧Ｖｏの設定値を調整する。
【０１２２】
基準電圧調整回路６３は、例えば外部電圧Ｅが半分になると基準電圧Ｖｒｅｆ１を半分にするような回路である。この場合、この回路を使用することで、フィードバック電圧Ｖｆｂに対してコンパレータＣＯＭ１が比較結果信号ＳｃをＨｉｇｈレベルとするかＬｏｗレベルとするかの閾値が変化する。従って、ＯＮ／ＯＦＦ信号ＬｍがＬｏｗレベルである期間において昇圧動作制御部２２が昇圧実行制御を行う期間と昇圧停止制御を行う期間とを変化させ、出力電圧Ｖｏを所望の値に変化させることができる。
【０１２３】
このように、安定化電源装置６５によれば、発振器ＯＳＣのクロック周波数より低周波のリップルノイズが発生することを防ぎ、ＲＦ回路の受信周波数付近へのノイズの影響を抑えながら、なおかつ出力電圧Ｖｏの設定値を外部電圧Ｅにより調整することが可能となる。
【０１２４】
以上、実施の形態１から１０まで述べた。なお、各実施の形態の構成は適宜組み合わせることができる。
【０１２５】
【発明の効果】
本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記スイッチング制御手段は、上記出力電圧のフィードバック電圧と所定の基準電圧とを比較して、上記フィードバック電圧が上記基準電圧よりも低い場合には上記出力電圧が設定電圧よりも低い低電圧時であることを示す比較結果信号を出力する一方、上記フィードバック電圧が上記基準電圧よりも高い場合には上記出力電圧が上記設定電圧よりも高い高電圧時であることを示す比較結果信号を出力する比較手段と、上記比較結果信号に基づき、上記低電圧時には上記スイッチ部に上記スイッチング動作を行わせる昇圧実行制御を行う一方、上記高電圧時には上記クロック信号生成手段の上記発振器による上記源クロック信号の生成動作を停止させずに上記スイッチ部にスイッチング動作を停止させる昇圧停止制御を行う昇圧動作制御手段と、を備えている構成である。
【０１２６】
それゆえ、ヒステリシス特性を有しない比較手段を用い、出力電圧が設定電圧よりも大きいときには発振器による源クロック信号の生成動作を停止させずに、昇圧手段のスイッチング動作を停止させる。従って、出力電圧のリップルを従来よりも小さくすることができ、なおかつ発振器の周波数をＲＦ回路の受信周波数よりも大きくした場合に発振器の周波数よりも低周波でＲＦ回路にとってノイズとなるようなリップルノイズを抑えることができる。
【０１２７】
また、発振器を停止させないでスイッチング動作を常に行い、昇圧手段の昇圧の実行および停止による発振器の周波数よりも低周波のリップルノイズを抑制しようとして、耐圧の高い素子を用いたレギュレータを後段に接続する必要もない。
【０１２８】
以上により、耐圧の高い素子を用いることなく、ＲＦ回路の受信周波数帯域にノイズを乗せることを回避することのできるスイッチドキャパシタ型安定化電源装置を提供することができるという効果を奏する。
【０１２９】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記スイッチング制御手段は、第１のレベルと第２のレベルとで表される指示信号が入力され、上記指示信号の第１のレベルが入力されると上記比較結果信号の内容に関わらず上記昇圧動作制御手段に上記昇圧実行制御および上記昇圧停止制御のうちの定められた方を行わせる制御指示手段を備えている構成である。
【０１３０】
それゆえ、制御指示手段に指示信号の第１のレベルを入力することにより、比較結果信号の内容に関わらず昇圧動作制御手段に強制的に、昇圧実行制御または昇圧停止制御の一方から他方へ変更させたり、任意のタイミングで昇圧実行制御または昇圧停止制御を行わせたりすることができるので、使用上の自由度を大きくすることができるという効果を奏する。
【０１３１】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記昇圧手段は入力される上記クロック信号の１周期で昇圧動作の１サイクルを行い、上記指示信号は上記第１のレベルをＨｉｇｈレベルまたはＬｏｗレベルとする上記源クロック信号であり、上記制御指示手段は、上記第１のレベルが入力されると、上記昇圧動作制御手段に上記昇圧実行制御を行わせる構成である。
【０１３２】
それゆえ、クロック信号の１周期に少なくとも１回は、必ずスイッチ部にスイッチング動作を行わせる、すなわちコンデンサ部に充電または放電を行わせることとなる。従って、入力電圧にはクロック信号の周波数以上の周波数で確実にリップルが発生し、出力電圧の状態に応じて、昇圧動作がクロック信号の何周期にも渡って１サイクルも行われないという状態が存在しなくなる。これにより、発振器の周波数よりも低周波のリップルノイズが発生することを確実に回避することができるという効果を奏する。
【０１３３】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記制御指示手段は、上記第１のレベルの入力期間中、上記昇圧動作制御手段に上記昇圧実行制御を行わせる構成である。
【０１３４】
それゆえ、制御指示手段に第１のレベルが入力されている間に昇圧動作制御手段に昇圧実行制御を行わせようとするときに、制御指示手段に源クロック信号をそのまま入力することができる。従って、回路構成を簡略化しながら入力電圧にクロック信号の周波数以上の周波数で確実にリップルを発生させることができるという効果を奏する。
【０１３５】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記制御指示手段は、ゲートに上記指示信号が入力され、上記指示信号が上記第１のレベルのときにソース・ドレイン間が導通して上記基準電圧の代わりに上記フィードバック電圧よりも常に高くなるような高基準電圧を上記比較手段に入力することにより、上記フィードバック電圧と上記基準電圧との高低に関わらず上記比較手段に上記低電圧時であることを示す比較結果信号と同じ内容の代替信号を出力させるＭＯＳトランジスタであり、上記昇圧動作制御手段は、上記制御指示手段から上記代替信号が出力されると上記昇圧実行制御を行う構成である。
【０１３６】
それゆえ、ＭＯＳトランジスタを１つ使用した制御指示手段とすることにより、特に簡単な回路構成で、入力電圧にクロック信号の周波数以上の周波数で確実にリップルを発生させることができ、装置を製品化する場合に回路面積の縮小化や低価格化が可能となるという効果を奏する。
【０１３７】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記出力電圧が入力されると定電流を生成するカレントミラー回路を有する定電流出力手段を備えている構成である。
【０１３８】
それゆえ、高精度の定電流制御を行うことができるという効果を奏する。
【０１３９】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記出力電圧を分圧して上記フィードバック電圧を生成する抵抗回路を備え、上記定電流出力手段は、上記カレントミラー回路の電流による所定箇所の電圧降下を定電流安定化用基準電圧と比較して定電流を安定化させる構成である。
【０１４０】
それゆえ、定電流出力手段により定電流を安定化させるためにこの電圧降下との比較に用いる定電流安定化用基準電圧と、出力電圧よりも小さくなるように抵抗回路によって生成されるフィードバック電圧と比較する所定の基準電圧とを共通化することができる。従って、装置を製品化する場合に、特に、回路面積の縮小化や低価格化が可能となるという効果を奏する。
【０１４１】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記コンデンサ部は、上記スイッチング動作により上記入力電圧による充電が行われて上記入力電圧を保持する第１の期間と、上記入力電圧を昇圧して出力側に放電する第２の期間とが切り替えられる昇圧コンデンサを備え、上記抵抗回路の一部にドレイン−ソースが並列接続されたＭＯＳトランジスタを備え、上記並列接続されたＭＯＳトランジスタのゲートに上記源クロック信号を入力して上記並列接続されたＭＯＳトランジスタの導通および遮断を行うことにより上記第１の期間と上記第２の期間とで上記比較手段にヒステリシスを設ける構成である。
【０１４２】
それゆえ、非常に簡単な回路構成で、第１の期間と第２の期間とで比較手段にヒステリシスを設けることが可能なので、設計の自由度を向上させながら回路面積の縮小化や低価格化が可能となるという効果を奏する。
【０１４３】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記定電流の値が外部から設定可能である構成である。
【０１４４】
それゆえ、制御する定電流の値の設定を外部から行うことが可能でありながら、高精度の定電流制御が可能になるという効果を奏する。
【０１４５】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記出力電圧の値が外部から設定可能である構成である。
【０１４６】
それゆえ、制御する出力電圧の値の設定を外部から行うことが可能となるという効果を奏する。
【０１４７】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記昇圧動作制御手段は、上記昇圧停止制御を行うときは上記スイッチ部のスイッチを全て遮断状態とする構成である。
【０１４８】
それゆえ、昇圧停止制御においてスイッチ部のスイッチがフローティング状態となった際に懸念されるスイッチ遮断時の誤動作を防止して、安定動作させることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図２】図１のスイッチドキャパシタ型安定化電源装置の動作時の状態を説明するタイミングチャートである。
【図３】本発明の第２の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図４】本発明の第３の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図５】本発明の第４の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図６】本発明の第５の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図７】本発明の第６の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図８】本発明の第７の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図９】本発明の第８の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図１０】本発明の第９の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図１１】本発明の第１０の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図１２】従来のスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図１３】図１２のスイッチドキャパシタ型安定化電源装置の動作時の状態を説明するタイミングチャートである。
【符号の説明】
１、１１、１５、２５、３１、３５、５１、５５、６１、６５
安定化電源装置（スイッチドキャパシタ型安定化電源装置）
３、５７　　　分圧回路（抵抗回路）
２１　　　　　比較部（比較手段）
２２　　　　　昇圧動作制御部（昇圧動作制御手段）
２３　　　　　ＯＲ回路（制御指示手段）
３３　　　　　ＭＯＳトランジスタ（制御指示手段）
５８　　　　　ＭＯＳトランジスタ
Ｃ１　　　　　昇圧コンデンサ
ＣＫ　　　　　クロック信号（源クロック信号）
ＣＫＢ　　　　クロック信号
Ｌｍ　　　　　ＯＮ／ＯＦＦ信号（指示信号）
ＯＳＣ　　　　発振器
Ｓｃ　　　　　比較結果信号
Ｓｘ　　　　　代替信号
Ｖｆｂ　　　　フィードバック電圧
Ｖｉｎ　　　　入力電圧
Ｖｏ　　　　　出力電圧
Ｖｒｅｆ１　　基準電圧
Ｖｒｅｆ２　　基準電圧（定電流安定化用基準電圧）
【図１】
2004048880.tif 000003
【図２】
2004048880.tif 000004
【図３】
2004048880.tif 000005
【図４】
2004048880.tif 000006
【図５】
2004048880.tif 000007
【図６】
2004048880.tif 000008
【図７】
2004048880.tif 000009
【図８】
2004048880.tif 000010
【図９】
2004048880.tif 000011
【図１０】
2004048880.tif 000012
【図１１】
2004048880.tif 000013
【図１２】
2004048880.tif 000014
【図１３】
2004048880.tif 000015