(57)【要約】【課題】半導体チップ裏面側から容易に行うことのできる半導体デバイスの不良解析方法を提供する。【解決手段】半導体チップの裏面側レイアウトデータを得る工程と、不良箇所からの信号を検出する工程と、裏面側レイアウトデータと信号の検出位置とから不良箇所の特定を行う工程とを有する。また、裏面側レイアウトデータを得る工程は、半導体チップ内に設けられたｐｎ接合を有する発光素子５に順方向電流を流すことによって生じる発光光６の発光位置を検出器７によって検出する工程と、発光位置と半導体チップの表面側レイアウトデータとを重ね合わせる工程とを有する。【選択図】　図３
2004128414.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの裏面側から行う観測に基づいて半導体チップの不良箇所を特定する半導体デバイスの不良解析方法において、
前記半導体チップの裏面側レイアウトデータを得る工程と、
前記不良箇所からの信号を検出する工程と、
前記裏面側レイアウトデータと前記信号の検出位置とから前記不良箇所の特定を行う工程とを有し、
前記裏面側レイアウトデータを得る工程は、前記半導体チップ内に設けられたｐｎ接合を有する発光素子に順方向電流を流すことによって生じる発光光の発光位置を検出する工程と、
前記発光位置と前記半導体チップの表面側レイアウトデータとを重ね合わせる工程とを有することを特徴とする半導体デバイスの不良解析方法。
【請求項２】
前記発光素子は、半導体デバイスの不良解析専用の発光素子である請求項１に記載の半導体デバイスの不良解析方法。
【請求項３】
前記発光素子は、ｎチャネル型ＭＯＳ構造、ｐチャネル型ＭＯＳ構造およびＣＭＯＳ構造よりなる群から選ばれるいずれか１の構造を有するＭＯＳトランジスタである請求項２に記載の半導体デバイスの不良解析方法。
【請求項４】
前記発光素子は、前記半導体チップの既存の半導体素子である請求項１に記載の半導体デバイスの不良解析方法。
【請求項５】
前記半導体素子は、ＭＯＳトランジスタまたはバイポーラトランジスタである請求項４に記載の半導体デバイスの不良解析方法。
【請求項６】
前記不良箇所からの信号を検出する工程は、前記不良箇所からの発光をエミッション顕微鏡を用いて検出する工程である請求項１〜５に記載の半導体デバイスの不良解析方法。
【請求項７】
前記不良箇所からの信号を検出する工程は、前記不良箇所からの発熱を検出する工程である請求項１〜３に記載の半導体デバイスの不良解析方法。
【請求項８】
前記不良箇所からの信号を検出する工程は、ＯＢＩＣ（Ｏｐｔｉｃａｌ　Ｂｅａｍ　Ｉｎｄｕｃｅｄ　Ｃｕｒｒｅｎｔ）法による工程である請求項１〜５に記載の半導体デバイスの不良解析方法。
【請求項９】
前記不良箇所からの信号を検出する工程は、ＩＲ−ＯＢＩＲＣＨ（Ｉｎｆｒａ−Ｒｅｄ　Ｏｐｔｉｃａｌ　Ｂｅａｍ　Ｉｎｄｕｃｅｄ　Ｒｅｓｉｓｔａｎｃｅ　ＣＨａｎｇｅ）法による工程である請求項１〜５に記載の半導体デバイスの不良解析方法。
【請求項１０】
前記不良箇所からの信号を検出する工程は、ＬＶＰ（Ｌａｓｅｒ　Ｖｏｌｔａｇｅ　Ｐｒｏｂｉｎｇ）法による工程である請求項１〜５に記載の半導体デバイスの不良解析方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体デバイスの不良解析方法に関し、より詳しくは、半導体チップの裏面側から行う観測に基づいて半導体チップの不良箇所を特定する半導体デバイスの不良解析方法に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの高集積化・大規模化が急速に進んでいるとともに、半導体デバイスに要求される信頼性も益々高くなっている。一方、半導体製造プロセスでの半導体デバイスの不良発生は避けられない。したがって、迅速に半導体デバイスの不良箇所を特定して不良解析を行い、これを製造プロセスにフィードバックすることによって、信頼性の高い製造プロセスを完成させることが必要となる。
【０００３】
しかしながら、高性能・大規模集積回路では、配線の多層化とともにＩ／Ｏ数増加に伴ってフリップチップが主流となってきており、半導体チップ表面からの解析が困難となっている。
【０００４】
フリップチップパッケージなどが封止された半導体デバイスにおける不良解析手法としては、発光解析法、発熱解析法、ＯＢＩＣ（Ｏｐｔｉｃａｌ　ＢｅａｍＩｎｄｕｃｅｄ　Ｃｕｒｒｅｎｔ）法、ＩＲ−ＯＢＩＲＣＨ（Ｉｎｆｒａ−Ｒｅｄ　Ｏｐｔｉｃａｌ　Ｂｅａｍ　Ｉｎｄｕｃｅｄ　Ｒｅｓｉｓｔａｎｃｅ　ＣＨａｎｇｅ）法およびＬＶＰ（Ｌａｓｅｒ　Ｖｏｌｔａｇｅ　Ｐｒｏｂｉｎｇ）法などがある。
【０００５】
発光解析法は、半導体チップ表面の様々な故障に起因して発生する微弱発光を、エミッション顕微鏡などを用いて検出する方法であり、発熱解析法は、半導体チップ表面のリークによる発熱箇所を特定する方法である。また、ＯＢＩＣ法は、半導体チップの表面に光ビームを照射した際に発生する励起電流の変化を捕えることによって不良箇所を特定する方法であり、ＩＲ−ＯＢＩＲＣＨ法は、電流が流れている金属配線に赤外線レーザを照射したときの電流の変化によって、電流経路内のボイドや欠陥を調べる方法である。さらに、ＬＶＰ法は、半導体チップ裏面から電位波形を解析する方法である。
【０００６】
半導体チップ裏面側から光を照射して不良解析を行う方法について、図１５を用いて説明する。
【０００７】
図１５において、照射光１７を半導体チップ１８の裏面１８ａの側から照射すると、照射光１７の一部は半導体チップ１８の裏面１８ａで反射して反射光１９となる。一方、半導体チップ１８の内部に入射した入射光２０は、その一部がシリコン基板２１に吸収されることによって減衰しながら金属配線２２に到達する。到達した入射光２０は、再び金属配線２２の表面で反射して反射光２３となる。反射光２３もシリコン基板２１にその一部が吸収されることによって減衰しながら半導体チップ１８の裏面１８ａに到達する。到達した反射光２３の一部は、半導体チップ１８の裏面１８ａで反射して反射光２４となる。一方、半導体チップ１８の外部へ放出された検出光２５は、検出器２６によって検出される。そして、検出された光から半導体チップの配線パターン像が得られる。
【０００８】
ところで、シリコンに添加する不純物濃度が高くなるに伴って、シリコン基板による光の吸収率は高くなる。したがって、上記のような方法では、不純物濃度が高くなると、シリコン基板による光の吸収率の増加によって検出光が弱くなるために、配線パターン像が不鮮明なものとなったり、配線パターン像そのものが得られなかったりする場合がある。すなわち、外部から半導体デバイスの内部に光を入射し、反射した光の内で外部に放出された光を観測する方法では、反射や吸収によって検出光が微弱なものとなるために、不良箇所の特定が困難であるという問題があった。
【０００９】
そこで、上記問題を解決するために、例えば、表面のレイアウト情報を持った発光素子を用いることによって不良箇所を特定する方法がある（特許文献１参照）。この方法では、まず、発光素子を発光させることによって、半導体チップ上での発光素子の位置を認識する。次に、不良箇所の発光を検出することによって、発光素子の位置と不良箇所の発光位置とから不良箇所を特定する。ここで、用いられる発光は、ＭＯＳトランジスタのホットキャリアによる発光である。
【００１０】
【特許文献１】
特開２０００−４６７４４号公報
【非特許文献１】
Ｈｉｒｏｙａｓｕ　Ｉｓｈｉｚｕｋａ、外３名，「発光解析における分光分析を用いた（半導体／ＩＣ）の新しい故障解析手法（ＡＤＶＡＮＣＥＤ　ＭＥＴＨＯＤ　ＯＦ　ＦＡＩＬＵＲＥ　ＡＮＡＬＹＳＩＳ　ＵＳＩＮＧ　ＰＨＯＴＯＮ　ＳＰＥＣＴＲＵＭ　ＯＦ　ＥＭＩＳＳＩＯＮ　ＭＩＣＲＯＳＣＯＰＹ）」，ＩＳＴＦＡ‘９０，アメリカ金属学会（ＡＳＭ　ＩＮＴＥＲＮＡＴＩＯＮＡＬ，Ｔｈｅ　Ｍａｔｅｒｉａｌｓ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｓｏｃｉｅｔｙ），ｐ．１３−１９
【非特許文献２】
Ｋｅｎｓａｋｕ　Ｎａｉｔｏｈ、外１名，「多層メタル配線デバイスにおけるチップ裏面およびチップ表面からの発光の調査（Ｉｎｖｅｓｔｉｇａｔｉｏｎ　ｏｆ　Ｍｕｌｔｉ−Ｌｅｖｅｌ　Ｍｅｔａｌｌｉｚａｔｉｏｎ　ＵＬＳＩｓ　ｂｙ　Ｌｉｇｈｔ　Ｅｍｉｓｓｉｏｎ　ｆｒｏｍ　ｔｈｅ　Ｂａｃｋ−Ｓｉｄｅ　ａｎｄ　Ｆｒｏｎｔ−Ｓｉｄｅ　ｏｆ　ｔｈｅ　Ｃｈｉｐ）」，ＩＳＴＦＡ‘９７，アメリカ金属学会（ＡＳＭ　ＩＮＴＥＲＮＡＴＩＯＮＡＬ，Ｔｈｅ　Ｍａｔｅｒｉａｌｓ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｓｏｃｉｅｔｙ），ｐ．１４５−１５１
【００１１】
【発明が解決しようとする課題】
しかしながら、上記発光素子でのホットキャリアの発光波長は、５００ｎｍ〜９００ｎｍである（例えば、非特許文献１参照。）。一方、半導体チップの裏面側からシリコンを透過して検出できる光の波長は、約８００ｎｍよりも長波長である（例えば、非特許文献２参照。）。したがって、微弱光であるホットキャリアによる発光のうちで、８００ｎｍ〜９００ｎｍという狭い範囲の波長を有する光のみしか検出できないという問題があった。
【００１２】
また、ホットキャリアの検出にはＭＯＳトランジスタに高電圧を印加することが必要であるが、これによって発光素子が破壊する場合があるという問題もあった。
【００１３】
また、エミッション顕微鏡を用いる発光解析法であれば、ホットキャリア発光のような微弱光の検出が可能であるが、ＩＲ−ＯＢＩＲＣＨ法やＬＶＰ法では、エミッション顕微鏡と同等の感度を有する高感度光検出器を設けなければならないという問題もあった。
【００１４】
さらに、ＭＯＳトランジスタのホットキャリア発光を用いた方法では、バイポーラトランジスタで構成された半導体デバイスには適用できないという問題もあった。
【００１５】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、半導体チップ裏面側から行う半導体デバイスの不良解析方法において、容易に半導体チップの不良箇所を特定することのできる方法を提供することにある。
【００１６】
また、本発明の目的は、バイポーラトランジスタを有する半導体デバイスに対して、半導体チップ裏面側から行うことのできる半導体デバイスの不良解析方法を提供することにある。
【００１７】
本発明の他の目的および利点は以下の記載から明らかとなるであろう。
【００１８】
【課題を解決するための手段】
本願請求項１にかかる発明は、半導体チップの裏面側から行う観測に基づいて半導体チップの不良箇所を特定する半導体デバイスの不良解析方法において、
前記半導体チップの裏面側レイアウトデータを得る工程と、
前記不良箇所からの信号を検出する工程と、
前記裏面側レイアウトデータと前記信号の検出位置とから前記不良箇所の特定を行う工程とを有し、
前記裏面側レイアウトデータを得る工程は、前記半導体チップ内に設けられたｐｎ接合を有する発光素子に順方向電流を流すことによって生じる発光光の発光位置を検出する工程と、
前記発光位置と前記半導体チップの表面側レイアウトデータとを重ね合わせる工程とを有することを特徴とする半導体デバイスの不良解析方法に関する。
【００１９】
本願請求項２にかかる発明は、請求項１に記載の半導体デバイスの不良解析方法において、前記発光素子は半導体デバイスの不良解析専用の発光素子であることを特徴とする。
【００２０】
本願請求項３にかかる発明は、請求項２に記載の半導体デバイスの不良解析方法において、前記発光素子は、ｎチャネル型ＭＯＳ構造、ｐチャネル型ＭＯＳ構造およびＣＭＯＳ構造よりなる群から選ばれるいずれか１の構造を有するＭＯＳトランジスタであることを特徴とする。
【００２１】
本願請求項４にかかる発明は、請求項１に記載の半導体デバイスの不良解析方法において、前記発光素子は前記半導体チップの既存の半導体素子であることを特徴とする。
【００２２】
本願請求項５にかかる発明は、請求項４に記載の半導体デバイスの不良解析方法において、前記半導体素子は、ＭＯＳトランジスタまたはバイポーラトランジスタであることを特徴とする。
【００２３】
本願請求項６にかかる発明は、請求項１〜５に記載の半導体デバイスの不良解析方法において、前記不良箇所からの信号を検出する工程は、前記不良箇所からの発光をエミッション顕微鏡を用いて検出する工程であることを特徴とする。
【００２４】
本願請求項７にかかる発明は、請求項１〜５に記載の半導体デバイスの不良解析方法において、前記不良箇所からの信号を検出する工程は、前記不良箇所からの発熱を検出する工程であることを特徴とする。
【００２５】
本願請求項８にかかる発明は、請求項１〜５に記載の半導体デバイスの不良解析方法において、前記不良箇所からの信号を検出する工程は、ＯＢＩＣ（Ｏｐｔｉｃａｌ　Ｂｅａｍ　Ｉｎｄｕｃｅｄ　Ｃｕｒｒｅｎｔ）法による工程であることを特徴とする。
【００２６】
本願請求項９にかかる発明は、請求項１〜５に記載の半導体デバイスの不良解析方法において、前記不良箇所からの信号を検出する工程は、ＩＲ−ＯＢＩＲＣＨ（Ｉｎｆｒａ−Ｒｅｄ　Ｏｐｔｉｃａｌ　Ｂｅａｍ　Ｉｎｄｕｃｅｄ　Ｒｅｓｉｓｔａｎｃｅ　ＣＨａｎｇｅ）法による工程であることを特徴とする。
【００２７】
本願請求項１０にかかる発明は、請求項１〜５に記載の半導体デバイスの不良解析方法において、前記不良箇所からの信号を検出する工程は、ＬＶＰ（Ｌａｓｅｒ　Ｖｏｌｔａｇｅ　Ｐｒｏｂｉｎｇ）法による工程であることを特徴とする。
【００２８】
【発明の実施の形態】
実施の形態１．
図１〜図６を用いて、本実施の形態にかかる半導体デバイスの不良解析方法を説明する。
【００２９】
本実施の形態においては、半導体チップ上に既存の素子とは別個に発光素子を設け、ｐｎ接合に順方向電流を流す際に発生する発光を発光素子の発光として利用することを特徴としている。ここで、本実施の形態における発光素子は、半導体デバイスの不良解析専用に用いられる発光素子である。
【００３０】
発光素子としては、例えばＭＯＳトランジスタを用いることができる。ＭＯＳトランジスタは、ｎチャネル型ＭＯＳ構造、ｐチャネル型ＭＯＳ構造およびＣＭＯＳ構造の内のいずれであってもよい。
【００３１】
ｐｎ接合の順方向電流による発光には、８００ｎｍ以上の長波長の光が含まれている。したがって、半導体チップの裏面側からシリコンを透過して検出できる光の波長域（λ＞８００ｎｍ）に適合する。また、この順方向電流による発光の強度は、ホットキャリアによる発光よりも十分に大きい。したがって、順方向電流による発光の方がホットキャリアによる発光よりも容易に検出することができる。
【００３２】
図１は、本実施の形態にかかる半導体チップの表面側平面図の一例である。半導体チップは、バイポーラトランジスタで構成されていてもよいし、ＭＯＳトランジスタで構成されていてもよい。
【００３３】
図１に示すように、半導体チップ１の周縁部にはボンディングパッド２が配置されている。また、半導体チップ１には、３個の位置合せ用の発光素子３が配置されている。各発光素子３は、矩形状の半導体チップ１において、４箇所あるコーナー部のうち任意の３箇所にそれぞれ１個ずつ配置されている。
【００３４】
発光素子の数は、図１に示す例のように３個に限られるものではない。半導体チップ上に少なくとも２個あればよく、４個以上あってもよい。但し、後述する表面側レイアウトデータに発光素子の発光像を重ね合わせる処理において、重ね合わせの際のθずれを小さくする観点からは、発光素子を２個よりも３個設ける方が好ましい。また、１チップに対応する配線パターンが複数のブロックに分かれている場合には、ブロックごとに少なくとも２箇所発光素子を設けることが好ましい。
【００３５】
発光素子を設置する箇所は、半導体チップのコーナー部に限定されるものではなく、半導体チップ上での発光位置を認識するのに適当な箇所であればどこに設置してもよい。但し、発光素子を設けることによって回路配置が受ける制限を小さくして有効範囲を広げる観点からは、コーナー部に設けることが好ましい。
【００３６】
図２は、本実施の形態にかかる半導体チップの裏面側平面図の一例である。ここで、図２は、図１に示す半導体チップを裏面側から見た平面図に対応している。図２に示すように、半導体チップ１を裏面側から見ると発光素子による発光像４が観測される。
【００３７】
図３は、図２に示すような発光素子の断面図の一例である。図３に示すように、ＭＯＳトランジスタからなる発光素子５のｐｎ接合に順方向の電流を流すと発光６が観測される。
【００３８】
ｐｎ接合に順方向電流が流れと、電子はｐ形領域へ、正孔はｎ形領域へそれぞれ注入される。そして、注入された電子および正孔が、多数キャリアの正孔または電子と再結合する際にエネルギーを発生して発光する。本発明は、この発光を発光素子の発光として利用することを特徴としている。
【００３９】
図３において、発光６には近赤外光が含まれており、これを検出器７で検出することによって発光素子５の発光像が得られる。図４に発光素子の回路図を示す。
【００４０】
本実施の形態においては、例えば、発光素子の電源は、半導体デバイスの電源と独立して設けられる。一方、発光素子同士の電源は共通にすることができる。発光素子による発光を観測する際には、例えば、半導体デバイスの電源をオフにした状態で発光素子の電源をオンにし、発光素子にのみ順方向電流が流れるようにする。
【００４１】
本実施の形態において、半導体チップ上での発光位置を特定する方法について、図５に示すフローチャートを用いて説明する。
【００４２】
まず、半導体チップの中に形成された発光素子に順方向の電流を流す。発光素子は、ｎチャネル型ＭＯＳ構造、ｐチャネル型ＭＯＳ構造およびＣＭＯＳ構造の内のいずれの構造を有していてもよい。発光素子に順方向電流を流すことによって、発光素子から近赤外光を含む発光が生じる（ステップ１）。
【００４３】
次に、適当な検出器を用いて発光素子からの発光を検出し、図２に示すような発光像を得る（ステップ２）。検出器は、半導体チップ裏面から放出される微弱発光を検出できるものであればよい。例えば、エミッション顕微鏡を検出器として用いることができる。
【００４４】
続いて、図１に示すような既知の半導体チップ表面側レイアウトデータに、ステップ２で得られた発光素子の発光像を重ね合わせる。これによって、半導体チップの裏面側レイアウトデータを得ることができる（ステップ３）。
【００４５】
図６に、ステップ３で得られる半導体チップの裏面側レイアウトデータの一例を示す。図６では、半導体チップ１におけるボンディングパッド２と発光素子の発光像４とが示されている。これは、半導体チップ１の表面側レイアウトデータ（図１）から得られるボンディングパッド２と、ステップ２で得られる発光素子の発光像４（図２）とを重ね合わせたものである。
【００４６】
以上のステップを経ることによって、半導体チップの裏面側レイアウトデータを得ることができる。したがって、半導体チップ裏面側から不良箇所の発光を観測した場合であっても、その発光位置を検出することによって、半導体チップ上での不良箇所を正確に特定することが可能となる。
【００４７】
本実施の形態によれば、発光素子による発光として、ｐｎ接合の順方向電流による発光を用いている。順方向電流による発光は、ホットキャリアによる発光に比較して、８００ｎｍ以上の長波長域の光を多く含むとともに、その発光強度も大きい。したがって、ホットキャリアによる発光よりも検出が容易である。
【００４８】
また、本実施の形態によれば、ＭＯＳトランジスタのホットキャリアによる発光ではなく、ｐｎ接合の順方向電流による発光を用いているので、バイポーラトランジスタで構成された半導体装置の不良解析にも適用可能である。
【００４９】
また、本実施の形態によれば既存の素子とは別個に発光素子を設けるので、例えば、発光素子のサイズを、観測するのに適当な発光を得るのに適したサイズとすることも可能である。
【００５０】
さらに、本実施の形態によれば、半導体チップ内に発光素子を設け、この発光素子からシリコン基板を透過して外部へ放出された光を観測している。したがって、外部から半導体装置内部に光を入射し、反射した光の内で外部に放出された光を観測する方法に比べると強度の大きい光が得られる。よって、検出器での検出が容易となり、鮮明な配線パターン像を得ることが可能となる。
【００５１】
実施の形態２．
本実施の形態においては、半導体チップ上の既存の半導体素子を発光素子として用い、ｐｎ接合に順方向電流を流す際に発生する発光を発光素子の発光として利用することを特徴としている。ここで、既存の半導体素子とは、半導体デバイスを構成する半導体素子をいい、実施の形態１におけるような不良解析専用の発光素子と区別される。
【００５２】
発光素子として用いられる既存の半導体素子は、ｐｎ接合を有する半導体素子であればよい。具体的には、バイポーラトランジスタまたはＭＯＳトランジスタなどを挙げることができる。
【００５３】
図７は、本実施の形態にかかる半導体チップの表面側平面図の一例である。図７に示すように、半導体チップ８の周縁部にはボンディングパッド９が配置されている。また、既存の２つの半導体素子１０，１０′が発光素子である。
【００５４】
発光素子として利用する既存の半導体素子の数は少なくとも２個あればよく、２個以上であってもよい。また、同一の入力パッドに接続する半導体素子の全てを発光素子として用いてもよい。
【００５５】
但し、表面側レイアウトデータに発光素子の発光像を重ね合わせる処理において、重ね合わせの際のθずれを小さくする観点からは、２個よりも３個の半導体素子を発光素子として利用することが好ましい。また、１チップに対応する配線パターンが複数のブロックに分かれている場合には、ブロックごとに少なくとも２個の半導体素子を発光素子として利用することが好ましい。
【００５６】
発光素子として利用する既存の半導体素子は、半導体チップの表面側レイアウトが特定できる半導体素子であることが好ましい。特に、この半導体素子は、入力回路の初段に位置する拡散層に対応する半導体素子であることが好ましい。このような半導体素子であれば半導体チップの表面側でのレイアウト位置が予め判明していることから、半導体チップの裏面側での発光位置を特定することが一層容易となる。
【００５７】
本実施の形態における発光素子の断面図の一例を図８に示す。また、この発光素子の回路図を図９に示す。これらの図において、半導体素子１１は入力パッド１２に接続している素子であるとともに、入力パッド１２の最も近く（すなわち、入力回路の初段）に位置する素子である。したがって、入力パッド１２を介して半導体素子１１のｐｎ接合に順方向電流を流すことによって、半導体素子１１は発光する。発生した発光光１３は、検出器１４によって検出される。一方、グランド（ＧＮＤ）１５に接続する半導体素子１６は入力パッド１２に接続していないので、入力パッド１２に順方向電流を流しても半導体素子１６が発光することはない。
【００５８】
すなわち、図８および図９の例において、半導体素子１１と半導体素子１６とは、同一の半導体デバイスを構成する半導体素子であるという点では共通する。しかしながら、不良解析において、半導体素子１１は発光素子として用いられるが、半導体素子１６は発光素子として用いられず、この点において両素子は明確に区別される。
【００５９】
尚、入力パッド１２に接続する半導体素子が他にもある場合には、半導体素子１１以外にも入力パッド１２に接続する全ての半導体素子が発光する場合もある。しかしながら、入力パッド１２に最も近い位置にある半導体素子１１が必ず発光するようにすることによって、発光像の位置を特定することが容易となる。
【００６０】
このように、特定の入力パッドの最も近い位置にある半導体素子が発光素子となるように設定することによって、発光素子の表面側での位置を予め特定することができる。したがって、裏面側レイアウトデータを得る処理を一層容易にすることができる。
【００６１】
本実施の形態においては、実施の形態１と同様に、ｐｎ接合に対して順方向に電流を流し、これによって生じる発光を観測することを特徴としている。順方向電流による発光は８００ｎｍ以上の長波長の光を含むことから、半導体チップの裏面側からシリコンを透過して検出できる光の波長域（＞８００ｎｍ）に適合する。また、この順方向電流による発光の強度は、ホットキャリアによる発光よりも十分に大きい。したがって、順方向電流による発光の方がホットキャリアによる発光よりも容易に検出することができる。
【００６２】
本実施の形態において、半導体チップ上での発光位置を特定する方法は実施の形態１と同様である。
【００６３】
まず、半導体チップの中に形成された半導体素子の内で発光素子として用いる半導体素子に順方向電流を流す。これによって、順方向電流が流れた半導体素子から近赤外光を含む発光が生じる（ステップ１）。半導体素子は、バイポーラトランジスタであってもよいし、ＭＯＳトランジスタであってもよい。
【００６４】
次に、適当な検出器を用いて発光素子からの発光を検出して発光像を得る（ステップ２）。検出器は、半導体チップ裏面から放出される微弱発光を検出できるものであればよい。例えば、エミッション顕微鏡を検出器として用いることができる。
【００６５】
続いて、図７に示すような半導体チップの表面側レイアウトデータに、ステップ２で得られた発光像を重ね合わせる。これによって、半導体チップの裏面側レイアウトデータを得ることができる（ステップ３）。
【００６６】
以上のステップを経ることによって、半導体チップの裏面側レイアウトデータを得ることができる。したがって、半導体チップ裏面側から不良箇所の発光を観測した場合であっても、その発光位置を検出することによって、半導体チップ上での不良箇所を正確に特定することが可能となる。
【００６７】
本実施の形態によれば既存の半導体素子を発光素子として利用するので、不良解析専用の発光素子を別に形成する必要がない。したがって、既存の半導体素子の回路配置が制限を受けることもない。
【００６８】
また、本実施の形態によれば、発光素子による発光として、ｐｎ接合の順方向電流による発光を用いている。順方向電流による発光は、ホットキャリアによる発光に比較して、８００ｎｍ以上の長波長域の光を多く含むとともに、その発光強度も大きい。したがって、ホットキャリアによる発光よりも検出が容易である。
【００６９】
また、本実施の形態によれば、発光光としてＭＯＳトランジスタのホットキャリアによる発光ではなく、ｐｎ接合の順方向電流による発光を用いているので、バイポーラトランジスタで構成された半導体装置の不良解析にも適用可能である。
【００７０】
さらに、本実施の形態によれば、半導体チップ内に発光素子を設け、この発光素子からシリコン基板を透過して外部へ放出された光を観測している。したがって、外部から半導体装置内部に光を入射し、反射した光の内で外部に放出された光を観測する方法に比べると強度の大きい光が得られる。よって、検出器での検出が容易となり、鮮明な配線パターン像を得ることができる。
【００７１】
実施の形態３．
本実施の形態においては、実施の形態１または実施の形態２で得られた半導体チップの裏面側レイアウトデータに基づいて、発光解析法を用いて不良箇所を特定する方法について説明する。
【００７２】
図１０は、本実施の形態による半導体チップ上での不良箇所を特定する方法を示すフローチャートである。
【００７３】
まず、実施の形態１または実施の形態２で述べた方法によって、半導体チップの裏面側レイアウトデータを得る（ステップ１）。
【００７４】
次に、発光解析法を用いて不良箇所の発光像を得る（ステップ２）。具体的には、まず、半導体装置の電源をオンにして信号を入力する。この際に、例えば、ゲート絶縁膜やｐｎ接合などの高電界領域でリーク電流が流れると、キャリアの再結合によって発光が生じる。また、金属配線間にリークがある場合には、熱によって赤外光などが発生する。このような半導体チップ上の不良箇所で生じた発光をエミッション顕微鏡などの検出器を用いて検出する。これによって、不良箇所の発光像を得ることができる。
【００７５】
続いて、ステップ１で得られた半導体チップの裏面側レイアウトデータと、ステップ２で得られた不良箇所の発光像とを重ね合わせる（ステップ３）。
【００７６】
以上のステップを経ることによって、半導体チップ上での不良箇所を特定することができる。
【００７７】
本実施の形態によれば、不良箇所の微弱発光を半導体チップの裏面側から検出することによって、半導体チップ上での不良箇所を特定することができる。すなわち、金属配線の多層化によって半導体チップ表面側からの発光検出が困難となった場合であっても、半導体チップ裏面側から容易に不良箇所を特定することができる。
【００７８】
実施の形態４．
本実施の形態においては、実施の形態１または実施の形態２で特定した半導体チップ上での発光位置に基づいて、発熱解析法を用いて不良箇所を特定する方法について説明する。
【００７９】
図１１は、本実施の形態による半導体チップ上での不良箇所を特定する方法を示すフローチャートである。
【００８０】
まず、実施の形態１または実施の形態２で述べた方法によって、半導体チップの裏面側レイアウトデータを得る（ステップ１）。
【００８１】
次に、発熱解析法によって不良箇所の発熱像を得る（ステップ２）。具体的には、まず、半導体装置の電源をオンにしてバイアスを印加する。この際に、例えば、半導体チップ上でリーク電流が流れると熱が発生する。そこで、例えば、放出された赤外線を赤外線放射温度計などを用いて検出する。また、半導体チップの表面に液晶を塗布し、発熱によって液晶が変化した箇所を偏光顕微鏡などを用いることによって検出してもよい。
【００８２】
続いて、ステップ１で得られた半導体チップの裏面側レイアウトデータと、ステップ２で得られた不良箇所の発熱像とを重ね合わせる（ステップ３）。
【００８３】
以上のステップを経ることによって、半導体チップ上での不良箇所を特定することが可能となる。
【００８４】
本実施の形態によれば、不良箇所からの発熱を半導体チップの裏面側から観測することによって、半導体チップ上での不良箇所を特定することができる。すなわち、金属配線の多層化によって半導体チップ表面側からの不良箇所の信号検出が困難となった場合であっても、半導体チップ裏面側から容易に不良箇所を特定することができる。
【００８５】
実施の形態５．
本実施の形態においては、実施の形態１または実施の形態２で特定した半導体チップ上での発光位置に基づいて、ＯＢＩＣ法を用いて不良箇所を特定する方法について説明する。
【００８６】
図１２は、本実施の形態による半導体チップ上での不良箇所を特定する方法を示すフローチャートである。
【００８７】
まず、実施の形態１または実施の形態２で述べた方法によって、半導体チップの裏面側レイアウトデータを得る（ステップ１）。
【００８８】
次に、ＯＢＩＣ法によって不良箇所のＯＢＩＣ像を得る（ステップ２）。具体的には、レーザ顕微鏡などを用いて半導体チップにレーザ光を照射し、ＯＢＩＣ電流像を得る。レーザ光の照射によって発生した励起電流は、例えば、ゲート絶縁膜やｐｎ接合にリークがあるとそこで変化する。したがって、励起電流の変化を観測することによって、故障箇所の信号を検出することができる。
【００８９】
続いて、ステップ１で得られた半導体チップの裏面側レイアウトデータと、ステップ２で得られたＯＢＩＣ電流像とを重ね合わせる（ステップ３）。
【００９０】
以上のステップを経ることによって、半導体チップ上での不良箇所を特定することが可能となる。
【００９１】
本実施の形態によれば、不良箇所からの信号を半導体チップの裏面側から観測することによって、半導体チップ上での不良箇所を特定することが可能となる。すなわち、金属配線の多層化によって半導体チップ表面側からの信号検出が困難となった場合であっても、半導体チップ裏面側から容易に不良箇所を特定することができる。
【００９２】
実施の形態６．
本実施の形態においては、実施の形態１または実施の形態２で特定した半導体チップ上での発光位置に基づいて、ＩＲ−ＯＢＩＲＣＨ法を用いて不良箇所を特定する方法について説明する。
【００９３】
図１３は、本実施の形態による半導体チップ上での不良箇所を特定する方法を示すフローチャートである。
【００９４】
まず、実施の形態１または実施の形態２で述べた方法によって、半導体チップの裏面側レイアウトデータを得る（ステップ１）。
【００９５】
次に、ＩＲ−ＯＢＩＲＣＨ法を用いて不良箇所のＯＢＩＲＣＨ像を取得する（ステップ２）。具体的には、半導体装置の電源をオンにしてバイアスを印加した状態で、半導体チップに赤外線レーザ光を照射する。これによって、ＯＢＩＲＣＨ像を得ることができる。
【００９６】
電流が流れている金属配線に赤外線レーザを照射すると、発生する熱によって抵抗が増大するために電流は減少する。この際、例えば、電流経路にボイドや欠陥などがあると、その箇所での熱伝導率が正常箇所に比較して小さくなる。したがって、不良箇所では赤外線レーザ照射による温度上昇が特に大きくなるので、これを観測することによって不良箇所からの信号を検出することができる。
【００９７】
続いて、ステップ１で得られた半導体チップの裏面側レイアウトデータと、ステップ２で得られたＯＢＩＲＣＨ像とを重ね合わせる（ステップ３）。
【００９８】
以上のステップを経ることによって、半導体チップ上での不良箇所を特定することが可能となる。
【００９９】
本実施の形態によれば、不良箇所からの信号を半導体チップの裏面側から観測することによって、半導体チップ上での不良箇所を特定することが可能となる。すなわち、金属配線の多層化によって半導体チップ表面側からの信号検出が困難となった場合であっても、半導体チップ裏面側から容易に不良箇所を特定することができる。
【０１００】
実施の形態７．
本実施の形態においては、実施の形態１または実施の形態２で特定した半導体チップ上での発光位置に基づいて、ＬＶＰ法を用いることによって不良箇所を特定する方法について説明する。
【０１０１】
図１４は、本実施の形態による半導体チップ上での不良箇所を特定する方法を示すフローチャートである。
【０１０２】
まず、実施の形態１または実施の形態２で述べた方法によって、半導体チップの裏面側レイアウトデータを得る（ステップ１）。
【０１０３】
次に、半導体装置の電源をオンにし、電圧を印加して信号を入力する（ステップ２）。
【０１０４】
続いて、ステップ１で得られた半導体チップの裏面側レイアウトデータから測定箇所を選択して赤外線レーザ光を照射する。不良箇所では反射光の位相が変化するので、これを観測することによって不良箇所からの信号を検出することができる（ステップ３）。
【０１０５】
以上のステップを経ることによって、半導体チップ上での不良箇所を特定することが可能となる。
【０１０６】
本実施の形態によれば、信号の測定を行う領域を容易に知ることができるので、より正確なプロービングが可能となる。
【０１０７】
また、本実施の形態によれば、不良箇所からの信号を半導体チップの裏面側から観測することによって、半導体チップ上での不良箇所を特定することが可能となる。すなわち、金属配線の多層化によって半導体チップ表面側からの信号検出が困難となった場合であっても、半導体チップ裏面側から容易に不良箇所を特定することができる。
【０１０８】
【発明の効果】
本発明によれば、ｐｎ接合の順方向電流による発光を発光素子の発光として用いているので、発光光の検出が容易である。したがって、半導体チップの裏面側レイアウトデータを容易に得ることができるので、半導体チップの不良箇所の特定も容易となる。
【０１０９】
また、本発明はｐｎ接合の順方向電流による発光を用いているので、本発明による半導体デバイスの不良解析方法は、バイポーラトランジスタで構成された半導体デバイスの不良解析にも適用可能である。
【図面の簡単な説明】
【図１】実施の形態１にかかる半導体チップの表面側平面図の一例である。
【図２】実施の形態１にかかる半導体チップの裏面側平面図の一例である。
【図３】実施の形態１にかかる発光素子の断面図の一例である。
【図４】実施の形態１にかかる発光素子の回路図である。
【図５】実施の形態１において、裏面側レイアウトデータを得る方法を示す図である。
【図６】実施の形態１における裏面側レイアウトデータの一例である。
【図７】実施の形態２にかかる半導体チップの表面側平面図の一例である。
【図８】実施の形態２にかかる発光素子の断面図の一例である。
【図９】実施の形態２にかかる発光素子の回路図である。
【図１０】実施の形態３において、不良箇所を特定する方法を示す図である。
【図１１】実施の形態４において、不良箇所を特定する方法を示す図である。
【図１２】実施の形態５において、不良箇所を特定する方法を示す図である。
【図１３】実施の形態６において、不良箇所を特定する方法を示す図である。
【図１４】実施の形態７において、不良箇所を特定する方法を示す図である。
【図１５】従来の半導体デバイスの不良解析方法を説明する図である。
【符号の説明】
１，８　半導体チップ、　２，９　ボンディングパッド、　３，５，１０　発光素子、　４　発光像、　６，１３　発光、　７，１４　検出器、　１１，１６
半導体素子。
【図１】
2004128414.tif 000003
【図２】
2004128414.tif 000004
【図３】
2004128414.tif 000005
【図４】
2004128414.tif 000006
【図５】
2004128414.tif 000007
【図６】
2004128414.tif 000008
【図７】
2004128414.tif 000009
【図８】
2004128414.tif 000010
【図９】
2004128414.tif 000011
【図１０】
2004128414.tif 000012
【図１１】
2004128414.tif 000013
【図１２】
2004128414.tif 000014
【図１３】
2004128414.tif 000015
【図１４】
2004128414.tif 000016
【図１５】
2004128414.tif 000017