(57)【要約】【課題】論理回路領域に形成されるコンタクトのアスペクト比を小さくでき、コンタクトホールのエッチング加工時間を短縮できるコンタクトの製造法を提供すること。【解決手段】基板を準備し、第一の絶縁層と金属層をこの順序でその上に形成する。第二の絶縁層を金属層と第一の絶縁層の上に形成する。下部コンタクトを金属層と電気的に接続されるよう第二の絶縁層内に形成する。ノードコンタクトを第一および第二の絶縁層内に形成する。キャパシタをノードコンタクトと電気的に接続されるよう絶縁層の上に形成し、中間コンタクトを下部コンタクトと電気的に接続されるよう第二の絶縁層上に形成する。第三の絶縁層をキャパシタ、中間コンタクトおよび第二の絶縁層の上に形成する。上部コンタクトを中間コンタクトと電気的に接続されるよう第三の絶縁層内に形成する。【選択図】　図１Ｇ
2004031886.tif 000002
【特許請求の範囲】
【請求項１】
能動素子をその上に有する基板を準備し、
前記基板上に、第一の絶縁層を形成し、
前記第一の絶縁層上に、第一の金属層を形成し、
前記第一の金属層および前記第一の絶縁層の上に第二の絶縁層を形成し、
下部コンタクトを前記第一の金属層に電気的に接続されるよう第二の金属層内に形成し、ノードコンタクトを前記基板上の前記能動素子に電気的に接続されるよう第一および第二の絶縁層内に形成し、
第一のキャパシタを前記ノードコンタクトと電気的に接続されるよう前記第二の絶縁層の上に形成し、中間コンタクトを前記下部コンタクトと電気的に接続されるよう前記第二の絶縁層上に形成し、
第三の絶縁層を前記第一のキャパシタ、前記中間コンタクトおよび前記第二の絶縁層の上に形成し、
上部コンタクトを前記中間コンタクトと電気的に接続されるよう前記第三の絶縁層内に形成することを特徴とする、コンタクトの製造方法。
【請求項２】
前記第一のキャパシタおよび前記中間コンタクトの形成工程において、さらに前記第二の絶縁層の上に第四の絶縁層、第五の絶縁層、第六の絶縁層および第七の絶縁層を順を追って形成し、
前記第七の絶縁層、前記第六の絶縁層、前記第五の絶縁層および前記第四の絶縁層を、そのおのおのがノードコンタクトもしくは下部コンタクトのいずれかを露出させる複数のホールを有する形状に成形し、
第二の金属層を前記おのおののホールの形状に追随して形成し、前記第二の金属層は前記キャパシタの下部電極として使用され、
前記第二の金属層の接触面積を増大させるため前記第七の絶縁層を除去し、
前記第二の金属層の上にその形状に追随する第八の絶縁層を形成し、
前記第八の絶縁層の上に第三の金属層を形成して前記第一のキャパシタを前記ノードコンタクト上に、前記下部コンタクト上に第二のキャパシタを形成し、
前記第三の金属層の上に平坦金属層を形成し、
前記平坦金属層と前記第三の金属層を、前記第二のキャパシタが前記第一のキャパシタから電気的に遮断され、前記第二のキャパシタ、前記第三の金属層および前記第八の絶縁層が部分的に除去されて中間コンタクトを形成するような形状に成形することを特徴とする、請求項１に記載の製造方法。
【請求項３】
セル領域と論理回路領域を有する基板であって、前記セル領域と前記論理回路領域上に第一の絶縁層が形成され、かつ前記セル領域に対応する前記第一の絶縁層上にはビット線が形成され、前記論理回路領域に対応する前記第一の絶縁層上には第一の金属層が形成されている基板を準備し、
前記ビット線、前記第１の絶縁層および前記第一の金属層上に第二の絶縁層を形成し、
下部コンタクトを前記第一の金属層と電気的に接続されるよう前記論理回路領域に対応する前記第二の絶縁層内に形成し、ノードコンタクトを前記基板上の能動素子の一つと電気的に接続されるよう前記セル領域に対応する前記第一および第二の絶縁層内に形成し、
第一のキャパシタを前記ノードコンタクトと電気的に接続されるよう前記セル領域に対応する前記第二の絶縁層の上に形成し、中間コンタクトを前記下部コンタクトと電気的に接続されるよう前記論理回路領域に対応する前記絶縁層上に形成し、
前記第一のキャパシタ、前記中間コンタクトおよび前記第二の絶縁層の上に第三の絶縁層を形成し、
上部コンタクトを前記中間コンタクトと電気的に接続されるよう前記論理回路領域に対応する前記第三の絶縁層内に形成し、
第二の金属層を前記ノードコンタクトおよび前記上部コンタクトと電気的に接続されるよう前記第三の絶縁層内に形成することを特徴とする、ＤＲＡＭの製造方法。
【請求項４】
前記第一のキャパシタおよび前記中間コンタクトを形成する工程において、さらに、
前記第二の絶縁層の上に第四の絶縁層、第五の絶縁層、第六の絶縁層および第七の絶縁層を順を追って形成し、
前記第七の絶縁層、前記第六の絶縁層、前記第五の絶縁層および前記第四の絶縁層を、前記セル領域内に前記ノードコンタクトを形成するための第一のホールと、前記論理回路領域内に前記下部コンタクトを形成するための第二のホールとを形成する形状に成形し、
第三の金属層を前記ホールのおのおのの形状に追随して形成し、前記第三の金属層は前記キャパシタの下部電極として使用され、
前記第三の金属層の接触面積を増大させるため前記第七の絶縁層を除去し、
前記第三の金属層の上にその形状に追随する第八の絶縁層を形成し、
前記第八の絶縁層の上に第四の金属層を形成して前記第一のキャパシタを前記ノードコンタクト上に形成すると共に、前記下部コンタクト上に第二のキャパシタを形成し、
前記第四の金属層の上に平坦金属層を形成し、
前記平坦金属層と前記第四の金属層を、前記第二のキャパシタが前記第一のキャパシタから電気的に遮断され、前記第二のキャパシタの前記第四の金属層および前記第八の絶縁層が部分的に除去されて中間コンタクトを形成するような形状に成形することを特徴とする、請求項３に記載の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、記憶素子の製造法に関するものである。より具体的には、本発明は素子のコンタクトの製造法に関するものである。
【０００２】
【従来技術】
ダイナミック随時呼び出し書き込みメモリー（以下ＤＲＡＭと呼ぶ）はただ一つのトランジスタおよびキャパシタによって作動させることができる。ＤＲＡＭは高い集積度、低い製造コスト、優れた読み取り・プログラム性能、および大きなメモリー容量などの利点があるので、広く使用されている。
【０００３】
また、集積回路の集積度が増すと、半導体素子のスペースが減少する。このためエンベデッドＤＲＡＭが、メモリーセルアレーと論理回路アレーを一つのチップに集積できるよう開発された。上記のメモリーは処理速度が速く、例えば画像処理システムのような高負荷処理システムに応用できる。論理回路はスイッチとしてＭＯＳ（金属酸化物半導体）トランジスタを用いて操作される。オン・オフの状態はＭＯＳトランジスタのゲートにより決定される。例えば、ＭＯＳトランジスタの「オン」状態は１に、ＭＯＳトランジスタの「オフ」状態は０にそれぞれ対応している。
【０００４】
従来のスタックトＤＲＡＭでは、電荷を蓄積するためにスタックトＤＲＡＭにより大きい容量が必要となるにしたがい、円筒形のキャパシタがより高くなる。論理回路領域の制御回路に対しては、コンタクトは最上部の金属層（入力・出力制御）をビット線と同時に形成される金属層に接続する。そのコンタクトはキャパシタ上の絶縁層、キャパシタ、およびキャパシタとビット線の間の絶縁層の和に等しい高さを有している。キャパシタが高くなればなるほど、コンタクトはより深くなる。したがって、コンタクトのアスペクト比が相当大きくなり、コンタクトホールのエッチング加工とコンタクトホールへの導電体の充填がより困難になるという問題がある。
【０００５】
【発明が解決しようとする課題】
本発明のひとつの目的は、論理回路領域に形成されるコンタクトのアスペクト比を小さくできる、コンタクトの製造法を提供することにある。
【０００６】
また本発明のもうひとつの目的は、コンタクトホールのエッチング加工時間を短縮できる、コンタクトの製造法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の一つの観点においては、本発明の製造法にしたがい、能動素子をその上に有する基板が準備される。その基板上に、第一の絶縁層が形成される。その第一の絶縁層上に、第一の金属層が形成される。第二の絶縁層が、第一の金属層および第一の絶縁層の上に形成される。下部コンタクトが第一の金属層に電気的に接続されるよう第二の金属層内に形成され、ノードコンタクトが基板上の能動素子に電気的に接続されるよう、第一と第二の絶縁層内に形成される。第一のキャパシタがノードコンタクトと電気的に接続されるよう第二の絶縁層の上に形成され、中間コンタクトが下部コンタクトと電気的に接続されるよう第二の絶縁層上に形成される。第三の絶縁層が第一のキャパシタ、中間コンタクトおよび第二の絶縁層の上に形成される。上部コンタクトが中間コンタクトと電気的に接続されるよう第三の絶縁層内に形成される。中間コンタクトは第一のキャパシタと同時に形成することができる。前記の下部コンタクト、中間コンタクトおよび上部コンタクトは、従来のアスペクト比の大きいコンタクトとは著しく異なる、本発明が目的とするところのコンタクトを構成する。
【０００８】
本発明が目的とするコンタクトは上部コンタクト、中間コンタクトおよび下部コンタクトから構成されており、その一つ一つのアスペクト比は小さいので、主要な問題であるアスペクト比の大きさは回避することができる。
【０００９】
さらに、論理回路領域にコンタクトを形成するためにコンタクトホールをエッチング加工する際に、アスペクト比の大きさによる問題が一切発生しない。よってエッチング加工時間が短縮できる。
【００１０】
前記の上部コンタクトは従来のコンタクトの設計上の規定に適合するものである。前記の中間コンタクトは第一のキャパシタと同時に形成することができる。前記の下部コンタクトを形成するために、ただ一つのマスクが必要とされるのみである。したがって、本発明による製造法は、全体の製造工程を複雑化することなく、従来の製造工程に適用可能である。
【００１１】
【発明の実施の形態】
前記の概略的記述および以下の詳細な記述はいずれも例証的なものであり、請求項に記載された本発明に関する、更なる説明がなされることを前提とするものである。
【００１２】
本発明の好適な実施の形態について、以下詳しく説明する。その例は添付の図面に図示されている。可能な限り、同一のまたは類似の部材を記述または図示する場合は、同一の符号が用いられている。
【００１３】
図１Ａについて説明する。基板１００はセル領域１０２と論理回路領域１０４を有している。基板１００上のセル領域１０２には複数のゲート１０６が形成されている。ソース／ドレイン領域１０８が基板１００上のおのおののゲート１０６の両側に形成されている。論理回路領域１０４に隣接して形成されているゲート１０６は、浅い絶縁トレンチ１１０によって論理回路領域１０４から絶縁されている。複数のゲート１１２が基板１００上の論理回路領域１０４に形成されている。ソース／ドレイン領域１１４が基板１００上のおのおののゲート１１２の両側に形成されている。そして、絶縁層１１６が基板上に、ゲート１０６、１１２、ソース／ドレイン領域１０８、１１４および浅い絶縁トレンチ１１０を覆って形成される。絶縁層１１６は、例えば化学蒸着法を用いて酸化シリコンで形成することができる。
【００１４】
図１Ｂについて説明する。ビット線コンタクト１１８が絶縁層１１６内のセル領域１０２に対応する部分に形成されている。コンタクト１２０が絶縁層１１６上の論理回路領域１０４に対応する部分に形成されている。また、ビット線１２２がビット線コンタクト１１８およびセル領域に対応する絶縁層１１６上に形成され、金属層１２４がコンタクト１２０および論理回路領域１０４に対応する絶縁層１１６上に形成されている。ビット線コンタクト１１８とコンタクト１２０は、例えばビット線用ホール（図示せず）をセル領域１０２に対応する絶縁層１１６上に、コンタクトホール（図示せず）を論理回路領域１０４に対応する絶縁層１１６上に同時に形成することにより形成できる。そして、導電層（図示せず）が基板１００を覆って形成され、ビット線用ホールとコンタクトホールを充填する。したがって、導電層はセル領域１０２に対応するビット線１２２および論理回路領域１０４に対応する金属層１２４を形成する形状に成形される。
【００１５】
図１Ｃについて説明する。基板１００を覆って絶縁層１２６が形成されている。絶縁層１２６の材料は例えば酸化シリコンを用いることができる。絶縁層１２６は材料層（図示せず）を高密度プラズマ化学蒸着法（ＨＤＣＶＤ）を用いて蒸着し、化学的機械的研磨法（ＣＭＰ）を用いて材料層を平坦化することによって形成できる。
【００１６】
図１Ｄについて説明する。下部コンタクトホール１２８が論理回路領域１０４に対応する絶縁層１２６内に形成されている。下部コンタクトホール１２８の形成は、パターン形成されたフォトレジスト（図示せず）を絶縁層１２６上に形成し；パターン形成されたフォトレジストをマスクとして用いて論理回路領域１０４に対応する絶縁層１２６をエッチング加工し、その下に金属層１２４が露出している下部コンタクトホール１２８を形成し、その後フォトマスクを除去することにより実行できる。
【００１７】
その後、セル領域１０２内にノードコンタクトホール１３０が形成される。ノードコンタクトホール１３０の形成は、パターン形成されたフォトレジスト（図示せず）を絶縁層１２６上に形成し；パターン形成されたフォトレジストをマスクとして用いてセル領域１０２に対応する絶縁層１２６、１１６をエッチング加工し、その下にソース／ドレイン領域１０８が露出しているノードコンタクトホール１３０を形成し、その後パターン形成されたフォトレジストを除去することにより実行できる。
【００１８】
下部コンタクトが電気的に接続されている各層はノードコンタクトが電気的に接続されている各層とは異なるので、下部コンタクトホール１２８はノードコンタクトホール１３０と同一のエッチング加工では形成することができない。下部コンタクトホール１２８を形成するには追加のマスクが必要である。しかし、この追加工程は、従来の工程と共通の工程で実行できる。
【００１９】
図１Ｅについて説明する。下部コンタクト１３２が論理回路領域１０４内に、ノードコンタクト１３４がセル領域１０２内に形成されている。下部コンタクト１３２およびノードコンタクト１３４の形成は、下部コンタクトホール１２８、ノードコンタクトホール１３０および絶縁層１２６の形状に追随するバリア層（図示せず）を形成し；導電体層を絶縁層１２６上に形成して下部コンタクトホール１２８とノードコンタクトホール１３０を充填し；その後導電体層とバリア層を絶縁層１２６が露出するまでＣＭＰ法を用いて部分的に除去することにより、実行できる。バリア層は、例えばスパッタリングによってチタンまたは窒化チタンで形成することができる。導電体層は、例えばスパッタリングまたはＣＶＤ法を用いて、ポリシリコン、アルミニウム、タングステン、および銅などから形成することができる。
【００２０】
図１Ｆについて説明する。絶縁層１３６、絶縁層１３８、絶縁層１４０、絶縁層１４２、がこの順に絶縁層１２６の上に形成されている。絶縁層１３６は窒化シリコンで形成することができ、蓄積電極（キャパシタの下部電極）を形成するためのエッチング終点として使用することができる。絶縁層１３８は例えばテトラエチルオルソシリケート（ＴＥＯＳ）のような酸化シリコンで形成することができる。絶縁層１４０の材料としては例えば窒化シリコンを使用できる。絶縁層１３８、１４０は蓄積電極を支持する働きをする。絶縁層１４２の材料には例えばＴＥＯＳのような酸化シリコンを使用することができる。上記の各絶縁層はその構成物質に応じて、さまざまなＣＶＤ法を用いて形成される。その後、ホール１４３、１４４が絶縁層１３６、１３８、１４０および１４２のセル領域１０２と論理回路領域１０４にそれぞれ対応する部分に同時に形成され、ノードコンタクト１３４がセル領域１０２内で、また下部コンタクト１３２が論理回路領域１０４内で露出される。
【００２１】
図１Ｇについて説明する。キャパシタ１５２がセル領域１０２内および論理回路領域１０４内にそれぞれ形成されている。これらのキャパシタはそれぞれ下部電極１４６、絶縁層１４８および上部電極１５０から構成されている。キャパシタ１５２の形成は、おのおのがホール１４３、１４４の内壁表面の形状に追随しており下部電極として使用される複数の金属層を形成し；下部電極１４６の接触面積を最大限広くするために絶縁層１４２を除去し；おのおのの下部電極の上にその形状に追随する絶縁層１４８を形成し；その後金属層（上部電極）１５０をおのおのの絶縁層１４８上に形成することにより、実行される。上部電極１５０と下部電極１４６は、例えばスパッタリングによってルテニウム（Ｒｕ）で形成することができる。絶縁層１４８の材料としては、例えばＴａ２Ｏ５（五酸化タンタル）がある。絶縁層１４８は、例えばＣＶＤ法を用いて形成することができる。
【００２２】
図１Ｈについて説明する。平坦金属層１５４が基板１００上に形成されている。平坦金属層１５４は、例えばスパッタリングによって窒化チタン／ルテニウムで形成することができる。そして、平坦金属層１５４の一部はセル領域１０２と論理回路領域１０４とが電気的に遮断されるような形状となっている。一方、論理回路領域１０４内のキャパシタ１５２は、その上の平坦金属層１５４、上部電極１５０の最上部、および絶縁層１４８の一部が下部電極１４６を部分的に露出するよう除去された形状となっている。残りのキャパシタは中間コンタクト１５６として使用される。
【００２３】
図１Ｇおよび図１Ｈから、論理回路領域１０４内に素子を形成するために使用されるマスクは、中間コンタクト１５６を形成する工程がキャパシタを形成する工程と共通となるように使用されていることがわかる。したがって、中間コンタクト１５６を形成するのに追加の工程はまったく必要がない。
【００２４】
図１Ｉについて説明する。絶縁層１５８が基板１００上に形成されている。絶縁層１５８は、例えばＣＶＤ法を用いてＴＥＯＳで形成することができる。そして、平坦金属層１５４と電気的に接続されているコンタクト１６０、および中間コンタクト１５６と電気的に接続されている上部コンタクト１６２が絶縁層１５８内に形成されている。コンタクト１６０と上部コンタクト１６２の形成は、パターン形成されたフォトレジスト（図示せず）を絶縁層１５８上に形成し；パターン形成されたフォトレジストをマスクとして使用して絶縁層１５８にエッチング加工を行いコンタクトホール（図示せず）および上部コンタクトホール（図示せず）を形成し；コンタクトホール内にその形状に追随するバリア層１６０ａと金属層１６０ｂをこの順に形成し、上部コンタクトホール内にその形状に追随するバリア層１６２ａと金属層１６２ｂをこの順に形成することによって実行できる。バリア層１６０ａ、１６２ａは例えばスパッタリングによってチタン／窒化チタンで形成することができる。金属層１６０ｂ、１６２ｂは例えばスパッタリングあるいはＣＶＤ法によって、ポリシリコン、アルミニウム、タングステン、および銅などで形成することができる。
【００２５】
図１Ｄ乃至図１Ｉに示された工程によって下部コンタクト１３２、中間コンタクト１５６、および上部コンタクト１６２は、本発明の一つの実施の形態にしたがい、目的とするところのコンタクトとして形成される。
【００２６】
最後に、図１Ｊについて説明すると、フォトレジストが除去されている。最上部の金属層１６４が絶縁層１５８の上に形成され、コンタクト１６０および上部コンタクト１６２に電気的に接続されている。これにより、エンベデッドダイナミック随時呼び出し書き込みメモリー（ＤＲＡＭ）が完成する。
【００２７】
【発明の効果】
前記に鑑みれば、本発明は、アスペクト比の大きなコンタクトを上部コンタクト、中間コンタクトおよび下部コンタクトにより構成したことにその特徴を有している。目的とするところのこれら三つのコンタクトは別々の工程で形成されるので、コンタクトホールのアスペクト比が大きすぎるという従来の問題は回避される。
【００２８】
論理回路領域にコンタクトを形成するためにアスペクト比の大きなコンタクトホールをエッチング加工するという問題がないゆえ、エッチング加工時間が短縮できる。
【００２９】
さらに、上部コンタクトを形成する工程は、従来の設計上の規定と適合している。中間コンタクトはキャパシタと同時に形成することができる。ただ、下部コンタクトを形成するために追加のマスクだけが必要である。したがって、本発明が目的とするところのコンタクトを形成するための工程は、全体の製造工程を複雑化することなく、従来の工程と共用し得るものである。
【００３０】
当業者にとっては、本発明の範囲と精神を逸脱することなく本発明の構成に対し様々な修正および変更を行いうることは明らかである。そのことに鑑み、本発明の修正および変更は、添付の請求項および同等の記述の範囲に属する限り、本発明の範疇に含まれるものである。
【００３１】
添付の図面は本発明のよりよき理解のために供されるものであり、本明細書に編入されその一部をなすものである。各図面は本発明の実施の形態を図示するもので、本文の記述とあいまって本発明の原理を説明するためのものである。各図の内容は以下のとおり。
【００３２】
【図面の簡単な説明】
【図１Ａ】本発明の好適な実施の形態によるコンタクト製造法を示す模式断面図である。
【図１Ｂ】本発明の好適な実施の形態によるコンタクト製造法を示す模式断面図である。
【図１Ｃ】本発明の好適な実施の形態によるコンタクト製造法を示す模式断面図である。
【図１Ｄ】本発明の好適な実施の形態によるコンタクト製造法を示す模式断面図である。
【図１Ｅ】本発明の好適な実施の形態によるコンタクト製造法を示す模式断面図である。
【図１Ｆ】本発明の好適な実施の形態によるコンタクト製造法を示す模式断面図である。
【図１Ｇ】本発明の好適な実施の形態によるコンタクト製造法を示す模式断面図である。
【図１Ｈ】本発明の好適な実施の形態によるコンタクト製造法を示す模式断面図である。
【図１Ｉ】本発明の好適な実施の形態によるコンタクト製造法を示す模式断面図である。
【図１Ｊ】本発明の好適な実施の形態によるコンタクト製造法を示す模式断面図である。
【符号の説明】
１００　　　　　　基板
１０２　　　　　　セル領域
１０４　　　　　　論理回路領域
１０６　　　　　　ゲート
１０８　　　　　　ドレイン領域
１１０　　　　　　絶縁トレンチ
１１２　　　　　　ゲート
１１４　　　　　　ドレイン領域
１１６　　　　　　絶縁層
１１８　　　　　　ビット線コンタクト
１２０　　　　　　コンタクト
１２２　　　　　　ビット線
１２４　　　　　　金属層
１２６　　　　　　絶縁層
１２８　　　　　　下部コンタクトホール
１３０　　　　　　ノードコンタクトホール
１３２　　　　　　下部コンタクト
１３４　　　　　　ノードコンタクト
１３６　　　　　　絶縁層
１３８　　　　　　絶縁層
１４０　　　　　　絶縁層
１４２　　　　　　絶縁層
１４３　　　　　　ホール
１４６　　　　　　下部電極
１４８　　　　　　絶縁層
１５０　　　　　　上部電極
１５２　　　　　　キャパシタ
１５４　　　　　　平坦金属層
１５６　　　　　　中間コンタクト
１５８　　　　　　絶縁層
１６０　　　　　　コンタクト
１６０ａ　　　　バリア層
１６０ｂ　　　　金属層
１６２　　　　　　上部コンタクト
１６２ａ　　　　バリア層
１６２ｂ　　　　金属層
１６４　　　　　　金属層
【図１Ａ】
2004031886.tif 000003
【図１Ｂ】
2004031886.tif 000004
【図１Ｃ】
2004031886.tif 000005
【図１Ｄ】
2004031886.tif 000006
【図１Ｅ】
2004031886.tif 000007
【図１Ｆ】
2004031886.tif 000008
【図１Ｇ】
2004031886.tif 000009
【図１Ｈ】
2004031886.tif 000010
【図１Ｉ】
2004031886.tif 000011
【図１Ｊ】
2004031886.tif 000012