(57)【要約】【課題】電子放出素子と蛍光体とスペーサとを組み合わせた平面画像表示装置において，アーク放電やスパーク放電などの真空放電の発生を大幅に低減する。【解決手段】加速電極を抵抗を介して高電圧回路に接続する。【効果】真空放電の発生を低減する。【選択図】図１
2004163705.tif 000002
【特許請求の範囲】
【請求項１】
複数個の電子放出素子を有する第１の基板と，蛍光体と加速電極とを有する第２の基板とを有する表示パネルと，前記加速電極への電圧供給手段を有する画像表示装置であって，前記加速電極への印加電圧は３ＫＶ以上であり，前記加速電極と前記電圧供給手段との間に抵抗を挿入したことを特徴とする画像表示装置。
【請求項２】
前記第１の基板上の全ての電極と，前記加速電極との間の静電容量をＣｇとし，前記抵抗をＲとすると，Ｒ×Ｃｇ積が５００ナノ秒よりも大きくなるように抵抗値Ｒを設定することを特徴とする請求項１記載の画像表示装置。
【請求項３】
複数個の電子放出素子を有する第１の基板と，蛍光体と加速電極とを有する第２の基板とを有する表示パネルと，前記加速電極への電圧供給手段を有する画像表示装置であって，前記加速電極への印加電圧は３ＫＶ以上であり，前記電圧供給手段は複数の制限電流値を有することを特徴とする画像表示装置。
【請求項４】
画像表示装置の起動後，制限電流期間の期間は，前記電圧供給手段の制限電流値を前記複数の制限電流値のうち最大値ではない値に設定することを特徴とする請求項３記載の画像表示装置。
【請求項５】
前記制限電流期間は１０秒以下であることを特徴とする請求項４記載の画像表示装置。
【請求項６】
前記複数の制限電流値のうち少なくとも一つは１０マイクロ・アンペア以下であることを特徴とする請求項３記載の画像表示装置。
【請求項７】
前記抵抗は１０ＫΩ以上であることを特徴とする請求項１記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マトリクス状に配置した電子放出素子と蛍光体とを用いて画像を表示する画像表示装置に関する。
【０００２】
【従来の技術】
フィールドエミッション・ディスプレイ（以下「ＦＥＤ」という）とは，互いに直交する電極群の交点を画素とし、各画素に電子放出素子を設け，各電子放出素子への印加電圧またはパルス幅を調整することによって放出電子量を調整し，その放出電子を真空中で加速した後，蛍光体に照射し、照射した部分の蛍光体を発光させるものである。電子放出素子として，電界放射型陰極を用いるもの，ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型電子源を用いるもの，カーボンナノチューブ陰極を用いるもの，ダイヤモンド陰極を用いるもの，表面伝導電子放出素子を用いるもの，弾道型面電子源を用いるものなどがある。このように，本明細書においてはフィールドエミッション・ディスプレイ（ＦＥＤ）を広義の意味で用いる。すなわち，電界放出型陰極を用いたもののみではなく，電子放出素子と蛍光体とを組み合わせた電子線励起型平面ディスプレイの総称として用いる。
【０００３】
図２に示すように，ＦＥＤでは電子放出素子を配置した陰極板６０１と蛍光体を形成した蛍光板６０２とを，対向配置した構成である。電子放出素子３０１から放出した電子が蛍光板に到達し蛍光体を励起・発光させるために，陰極板と蛍光板との間の空間を真空に保つ。外部からの大気圧に耐えるために陰極板と蛍光板との間にスペーサ（支柱）６０を挿入する。
【０００４】
蛍光板６０２は加速電極１２２を有し，加速電極１２２には３ＫＶ〜１０ＫＶ程度の高電圧を印加する。電子放出素子３０１から放出された電子はこの高電圧で加速されたのち蛍光体に照射し，蛍光体を励起発光させる。
【０００５】
【発明が解決しようとする課題】
前述の通り蛍光面には３ＫＶ〜１０ＫＶという高電圧が印加されるため，時としてアーク放電やスパーク放電が発生し，画像表示中に意図しない発光が発生して画質を劣化させたり，陰極の駆動回路にアーク放電の放電電流が流れることにより陰極駆動回路を破壊させたりする問題があった。
【０００６】
本発明は，蛍光板に印加される高電圧に起因するアーク放電などの意図しない電流の発生を防ぐ方法を提供する。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
【０００８】
複数個の電子放出素子を有する第１の基板と，蛍光体と加速電極とを有する第２の基板とを有する表示パネルと，前記加速電極への電圧供給手段を有する画像表示装置であって，前記加速電極への印加電圧は３ＫＶ以上であり，前記加速電極と前記電圧供給手段との間に抵抗を挿入したことを特徴とする。
【０００９】
複数個の電子放出素子を有する第１の基板と，蛍光体と加速電極とを有する第２の基板とを有する表示パネルと，前記加速電極への電圧供給手段を有する画像表示装置であって，前記加速電極への印加電圧は３ＫＶ以上であり，前記電圧供給手段は複数の制限電流値を有することを特徴とする。
【００１０】
真空中での高電圧電極間で発生するアーク放電，あるいはスパーク放電をここでは総称して真空放電と呼ぶことにする。
【００１１】
真空放電のメカニズムを図３を用いて説明する。真空放電のメカニズムは，高電圧電極間の静電容量Ｃｇおよび高電圧発生回路系の静電容量Ｃｓとに蓄えられた静電エネルギーが開放されることにより発生することが知られている。そして，真空放電の発生時間（通常５〜５０ｎｓ程度）に比べて高電圧電極間の電圧変化の時定数が短い場合に真空放電が発生しやすいことがＪｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，  ｖｏｌ．  ４６，  Ｎｏ．  ９，  ｐｐ．  ３７８９  〜３７９９  （１９７５年）  に記載されている。
【００１２】
そこで，本発明では，フィールド・エミッション・ディスプレイにおいて，図４に示したように高電圧印加経路に抵抗（抵抗値Ｒ）を挿入して時定数Ｒ（Ｃｇ＋Ｃｓ）を真空放電の発生時間（通常５〜５０ｎｓ程度）よりも遅くすることにより真空放電の発生を抑制できることを見出した。
【００１３】
また，ＦＥＤにおいて，パネル製造後に初めて高電圧を印加する場合，またはＦＥＤに画像を点灯させるために電源を印加する起動時に，真空放電の発生頻度が高いことをわれわれは見出した。これはコンディショニング効果に起因すると考えられる。すなわち，真空放電は電極表面の微小突起や，微粒子の存在が放電を発生しやすくなる。そこでいったん真空放電を発生させると次からは放電がおきにくくなること（コンディショニング効果）が知られている。しかし，ＦＥＤの場合，真空放電の発生により陰極素子が破壊されることがあるため，放電発生によるコンディショニング効果を利用することが困難であった。
【００１４】
本発明では，パネル製造後に初めて高電圧を印加する場合，またはＦＥＤに画像を点灯させるために電源を印加する起動時に，高電圧回路の出力電流を制限することで，真空放電の電流を制限する。これにより陰極素子に加わる電力が制限されるので，素子破壊を防げる。例えば，典型的な例では高電圧回路の出力電流を１０μＡ以下に制限する。電圧７ＫＶの場合，真空放電が発生しうるエネルギーは高々７０ｍＷに制限されるので，陰極素子の破壊には至らない。更に好ましい例では，出力電流を１μＡ以下に制限し，真空放電が発生しうるエネルギーを高々７ｍＷに制限する。
【００１５】
【発明の実施の形態】
以下、本発明に係る画像表示装置を図面に示した幾つかの実施例による発明の実施の形態を参照して更に詳細に説明する。
【００１６】
＜実施例１＞
本発明を用いた第１の実施例を述べる。
【００１７】
この実施例では電子放出素子３０１として薄膜電子源を用いる。さらに具体的にはＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ，  金属−絶縁体−金属）電子源を用いる。
【００１８】
図５は，本実施例で用いる表示パネルの平面図である。図６は図５のＡ−Ｂ間の断面図である。
【００１９】
陰極板６０１，蛍光板６０２，枠部材６０３とで囲まれた内部が真空になっている。真空領域には大気圧に抗するためにスペーサ６０が配置されている。スペーサ６０の形状，個数，配置は任意である。陰極板６０１上には走査電極３１０が水平方向に配置され，データ電極３１１がそれと直交して配置されている。走査電極３１０とデータ電極３１１との交点が画素に対応する。ここで画素とは，カラー画像表示装置の場合にはサブ画素に対応するものである。
【００２０】
図５では走査電極３１０の本数が１２本しか記載していないが，実際のディスプレイでは数１００本から数千本ある。データ電極３１１についても同様である。
【００２１】
走査電極３１０とデータ電極３１１との交点には電子放出素子３０１が配置されている。
【００２２】
図７は，図５の中の陰極板６０１の一部を示した平面図である。真空中に電子を放出する電子放出領域３５と上部電極１１以外の場所は，ほぼ全て共通電極４２０で覆われている。スペーサ６０の底面は共通電極４２０に接している。走査電極３１０と上部電極バスライン３２（本実施例ではデータ電極３１１と兼ねている）は共通電極に覆われて平面図には現れないので，点線で示してある。
【００２３】
本実施例では電子放出素子３０１として薄膜電子源を用いている。走査電極３１０と上部電極バスライン３２とが交差する領域に電子放出領域３５（点線で囲んだ領域）があり，この領域から電子が放出される。
【００２４】
図８は，本実施例で用いる表示パネルの断面図である。図８（ａ）は図７のＡ−Ｂ線に沿った断面図，図８（ｂ）は図７のＣ−Ｄ線に沿った断面図である。
【００２５】
陰極板６０１の構成は以下の通りである。
【００２６】
ガラスなどの絶縁性の基板１４上に，下部電極１３，絶縁層１２，上部電極１１とで構成される薄膜電子源３０１（本実施例における電子放出素子３０１）が構成される。上部電極バスライン３２は，上部電極バスライン下地膜３３を介して上部電極１１に電気的に接続されており，上部電極１１への給電線として働く。また，本実施例では上部電極バスライン３２はデータ電極３１１として働く。
【００２７】
陰極板６０１上，電子放出素子３０１がマトリクス状に配置されている領域（陰極配置領域６１０と呼ぶ）は，層間絶縁膜４１０で覆われており，その上に共通電極４２０が形成されている。共通電極４２０は，共通電極膜Ａ４２１と共通電極膜Ｂ４２２の積層膜で構成される。
【００２８】
共通電極はアース電位に接続されている。スペーサ６０は共通電極４２０に接しており，蛍光板６０２の加速電極１２２からスペーサ６０を介して流れる電流を流す働きと，スペーサ６０に帯電した電荷を流す働きをする。
【００２９】
なお，図８では高さ方向の縮尺は任意である。すなわち，下部電極１３や上部電極バスライン３２などは数μｍ以下の厚さであるが，基板１４と面板１１０との距離は１〜３ｍｍ程度の長さである。
【００３０】
陰極板６０１の作成方法を図９を用いて説明する。図９は基板１４上に薄膜電子源を作製するプロセスを示したものである。図９には、図７、図８において走査電極３１０の一つとデータ電極３１１の一つとの交点に形成する一つの電子源エレメントのみを取り出して描いている。図９の右の列は平面図であり，図中のＡ−Ｂ線に沿う断面図を図９の左の列に示している。
【００３１】
ガラスなどの絶縁性基板１４上に，下部電極１３用の材料として，Ａｌ合金を例えば３００ｎｍの膜厚に形成する。ここではＡｌ−Ｎｄ合金を用いた。このＡｌ合金膜の形成には，例えば，スパッタリング法や抵抗加熱蒸着法などを用いる。次に，このＡｌ合金膜を，フォトリソグラフィによるレジスト形成と，それに続くエッチングとによりストライプ状に加工し下部電極１３を形成する。ここで用いるレジストはエッチングに適したものであればよく，また，エッチングもウエットエッチング，ドライエッチングのいずれも可能である。これが，図９（ａ）の状態である。
【００３２】
次に，レジストを塗布して紫外線で露光してパターニングし，図９（ｂ）のレジストパターン５０１を形成する。レジストには、例えばキノンジアザイド系のポジ型レジストを用いる。次にレジストパターン５０１を付けたまま，陽極酸化を行い，保護層１５を形成する。この陽極酸化は，本実施例では化成電圧１００Ｖ程度とし，保護層１５の膜厚を１４０ｎｍ程度とした。これが，図９（ｃ）の状態である。
【００３３】
レジストパターン５０１を剥離した後，レジストで被覆されていた下部電極１３表面を陽極酸化して絶縁層１２を形成する。本実施例では化成電圧を６Ｖに設定し，絶縁層膜厚を８ｎｍとした。これが，図９（ｄ）の状態である。
【００３４】
絶縁層１２が形成された領域が電子放出領域３５になる。すなわち，保護層１５に囲まれた領域が電子放出領域３５である。
【００３５】
次に，上部電極バスライン下地膜３３と上部電極バスライン３２を成膜した後，パターン化して上部電極バスライン３２を形成する。上部電極バスライン３２はデータ電極３１１の働きもする。これが図９（ｅ）の状態である。本実施例では，上部電極バスライン下地膜３３は膜厚１０ｎｍ程度のタングステン膜，上部電極バスライン３２は膜厚３００ｎｍ程度のＡｌ合金とした。バスライン３２の材料にはＡｕなどを用いても良い。
【００３６】
次に，層間絶縁膜４１０と共通電極膜Ａ４２１とを成膜する（図９（ｆ））。層間絶縁膜４１０と共通電極膜Ａ４２１の材料は，同時にエッチングできる材料の組合せを用いると良い。例えば，層間絶縁膜４１０としてＳｉ３Ｎ４を用い，共通電極膜Ａ４２１としてタングステンやモリブデン，チタンなどを用いる。
【００３７】
次に電子放出領域３５およびその周辺の層間絶縁膜をエッチングにより開口する。次いで，エッチングにより上部電極バスライン３２も開口する（図９（ｇ））。エッチング条件を適切に設定することにより，層間絶縁膜４１０の開口よりも上部電極バスライン３２の開口の方が大きくなるようにする。このように開口部を「ひさし状」に加工することにより，後の工程で上部電極の電子放出素子間分離が確実になる。
【００３８】
図９（ｈ）のパターンで上部電極バスライン下地膜３３をエッチングし，絶縁層１２を露出させる。最後に，上部電極１１をスパッタなどで成膜する。上部電極材料のうち絶縁層１２の上に成膜されたものは上部電極１２として働く。一方，共通電極膜Ａ４２１の上に成膜された上部電極材料は共通電極膜Ｂ４２２となる。これは共通電極４２０として働く。
【００３９】
上部電極１１には，膜厚１０ｎｍ程度の導電性膜を用いる。本実施例では，イリジウム（Ｉｒ）と白金（Ｐｔ）と金（Ａｕ）の積層膜を，合計膜厚６ｎｍで成膜した。
【００４０】
前述の通り，層間絶縁膜４１０が「ひさし状」に形成されているため，各電子放出素子の上部電極１１は共通電極４２０とは電気的に切り離される。したがって，上部電極１１をエッチングなどによりパターン化する必要がない。このため，エッチング工程での薬剤による表面汚染が無く，電子放出素子３０１の電子放出特性の劣化が起こらない。
【００４１】
上部電極１１と上部電極バスライン３２との電気的接続は，上部電極バスライン下地膜３３を介して接続している。上部電極バスライン下地膜３３は膜厚１０ｎｍ程度と薄いため，薄い上部電極１１でも確実に電気的接続が得られる。
【００４２】
以上の工程で，図８の構成の陰極板６０１が得られる。
【００４３】
蛍光板６０２の構成は以下の通りである。
【００４４】
ガラスなど透光性の面板１１０にはブラックマトリクス１２０が形成され，さらに赤色蛍光体１１４Ａ，緑色蛍光体１１４Ｂ，青色蛍光体１１４Ｃとが形成されている。さらに，加速電極１２２が形成されている。加速電極１２２は膜厚７０ｎｍ〜１００ｎｍ程度のアルミ膜で形成されており，薄膜電子源３０１から放出された電子は，加速電極１２２に印加された加速電圧で加速された後，加速電極１２２に入射すると，加速電極を透過して蛍光体１１４に衝突し，蛍光体を発光させる。
【００４５】
蛍光板６０２の作成方法の詳細は，例えば特開２００１−８３９０７に記載されている。
【００４６】
陰極板６０１と蛍光板６０２との間には，スペーサ６０が適当な個数配置されている。図５に示したとおり，陰極板６０１と蛍光板６０２とは枠部材６０３をはさんで封着される。さらに，陰極板６０１と蛍光板６０２と枠部材６０３とで囲まれた空間６０は真空に排気される。
【００４７】
薄膜電子源は下部電極１３，絶縁層１２，上部電極１１の３層で構成される。薄膜電子源の電子放出メカニズムを図１０を用いて説明する。図１０は薄膜電子源の上部電極と下部電極間に電圧を印加した時のエネルギーバンド図である。上部電極１１と下部電極１３との間に電圧を印加すると，絶縁層に高電界が印加され，トンネル現象により電子が絶縁層１２の中を通過する。この電子は電界により加速されホットエレクトロンとなり，上部電極１１に入る。上部電極１１中での散乱により一部のホットエレクトロンは散乱され運動エネルギーが減少する。上部電極１１の仕事関数よりも大きな運動エネルギーを有する電子は，真空１０中に放出される。
【００４８】
図１は、このようにして製作した表示パネル１００の駆動回路への結線図である。走査電極３１０は走査電極駆動回路４１へ結線し、データ電極３１１はデータ電極駆動回路４２に結線する。加速電極１２２は抵抗１３０を経由して加速電極駆動回路４３へ結線する。ｎ番目の走査電極３１０Ｒｎとｍ番目のデータ電極３１１Ｃｍの交点のドットを（ｎ，  ｍ）で表すことにする。
【００４９】
抵抗１３０の抵抗値は以下のように設定した。例えば，対角寸法５１ｃｍ（２０インチ）の表示装置では表示面積は１２４０ｃｍ２である。加速電極１２２と陰極との間の距離を２ｍｍに設定した場合，加速電極１２２と陰極との間の静電容量Ｃｇは約５５０ｐＦとなる。真空放電の発生時間（２０程度）よりも充分長い時定数，例えば５００ｎｓとするには，抵抗１３０は９００Ω以上に設定すればよい。本実施例では１８ＫΩに設定した（時定数１０μｓ）。
図１１は、各駆動回路の発生電圧の波形を示す。図１１には記されていないが、加速電極１２２には３〜６ＫＶ程度の電圧を常時印加する。
時刻ｔ０ではいずれの電極も電圧ゼロであるので電子は放出されず、したがって、蛍光体１１４は発光しない。
時刻ｔ１において、走査電極３１０Ｒ１にはＶＲ１なる電圧の走査パルス７５０を、データ電極３１１Ｃ１、Ｃ２には＋ＶＣ１なる電圧のデータパルス７５１を印加する。ドット（１，１）、（１，  ２）の下部電極１３と上部電極との間には（ＶＣ１−ＶＲ１）なる電圧が印加されるので、（ＶＣ１−ＶＲ１）を電子放出開始電圧以上に設定しておけば、この２つのドットの薄膜電子源からは電子が真空１０中に放出される。本実施例ではＶＲ１＝−５Ｖ，ＶＣ１＝４．５Ｖとした。放出された電子は加速電極１２２に印加された電圧により加速された後、蛍光体１１４に衝突し、蛍光体１１４を発光させる。
時刻ｔ２において、走査電極３１０Ｒ２にＶＲ１なる電圧を印加し、データ電極３１１Ｃ１にＶＣ１なる電圧を印加すると、同様にドット（２，  １）が点灯する。このようにして、図１１の電圧波形を印加すると、図１の斜線を施したドットのみが点灯する。
このようにして、データ電極３１１に印加する信号を変えることにより所望の画像または情報を表示することができる。また、データ電極３１１への印加電圧ＶＣ１の大きさを画像信号に合わせて適宜変えることにより、階調のある画像を表示することができる。
【００５０】
図１１に示したように，時刻ｔ４において全ての走査電極３１０にＶＲ２なる電圧を印加する。本実施例ではＶＲ２＝５Ｖとした。このとき全てのデータ電極３１１への印加電圧は０Ｖなので，薄膜電子源３０１には−ＶＲ２＝−５Ｖの電圧が印加される。このように電子放出時とは逆極性の電圧（反転パルス７５４）を印加することにより薄膜電子源の寿命特性を向上できる。また，反転パルスを印加する期間（図１１のｔ４〜ｔ５，ｔ８〜ｔ９）としては，映像信号の垂直帰線期間を用いると，映像信号との整合性が良い。
【００５１】
図１，図１１での説明では，簡単のため３×３ドットの例を用いて説明したが，実際の画像表示装置では走査電極数が数１００〜数千本，データ電極数も数１００〜数千本ある。
【００５２】
抵抗１３０の値Ｒを大きくすると真空放電を低減する効果はあるが，Ｒを大きくしすぎると，抵抗１３０による電圧降下により表示装置の輝度（明るさ）が減少してしまう。
【００５３】
図１２は，このように製作した表示パネルにおいて，抵抗１３０の値Ｒを変化させた際，その表示パネルの輝度がどのように変化するかを測定した結果である。この表示パネルでは，加速電極１２２に流れる電流は瞬間値で２０μＡである。また測定時は，加速電極１２２には４ＫＶの電圧を印加した。抵抗１３０を結線しない場合をＲ＝１Ωとした。Ｒ＝１ΩからＲ＝１００ＭΩの範囲で輝度は実質的に同じである。ただし，Ｒを５００ＭΩとすると，輝度は減少してしまう。これがＲの値を決定する。
＜実施例２＞
本発明を用いた第２の実施の形態を説明する。本実施例で用いる表示パネルの構造，駆動回路の結線方法，陰極を動作させるための駆動回路波形は第１の実施例と同じである。
【００５４】
図１３は，表示パネルを製作後，初回に加速電極駆動回路４３の出力電圧を印加する際の，加速電極駆動回路４３への出力電圧および電流の時間シーケンスを示す図である。加速電極駆動回路４３の出力電流を１μＡ程度に制限した状態で徐々に電圧を印加し，最終印加電圧Ｖａに達する。最終印加電圧Ｖａは３ＫＶ〜８ＫＶ程度である。
【００５５】
出力電流を１μＡに制限した状態で１時間程度維持した後，最終的な出力電流上限値に設定する。最終的な出力電流上限値は，陰極板からの放出電流密度Ｊｅおよび表示パネルの表示面積Ｓとの積Ｊｅ×Ｓから適正値に設定される。
【００５６】
図１４は，本実施例による画像表示装置を点灯する，すなわち画像を表示する状態にする際（以下「起動時」と呼ぶ）の，加速電極駆動回路４３への出力電圧および電流の時間シーケンスを示す図である。一定期間，加速電極駆動回路４３の出力電流を１μＡ程度に制限した状態で電圧を印加した（「電流制限状態」）後，最終的な出力電流上限値に設定する。電流制限期間の長さは通常，１秒〜１０秒で十分な効果が得られる。
【００５７】
上記のような加速電極駆動回路４３の動作シーケンスを実現する一つの手法は，加速電極駆動回路４３に複数個との制限電流値を持たせることである。例として２種の制限電流値Ｉａ１とＩａ２（Ｉａ１＞Ｉａ２）とを有する場合を述べる。例えば対角５１ｃｍ（２０インチ）の画像表示装置の場合，通常の画像表示時に加速電極１２２に流れる電流は，数ｍＡ〜数１０ｍＡである。したがって，Ｉａ１＝１００ｍＡとする。一方，Ｉａ２を例えば１μＡに設定する。画像表示装置の起動後，電流制限期間は加速電極駆動回路４３の制限電流値をＩａ２にし，電流制限期間を終了した後，制限電流値をＩａ１に切り替える。このようにして，上述の動作が実現できる。
【００５８】
以上の実施例では，電子放出素子３０１として薄膜電子源を用いた場合を記したが，本発明が電子放出素子としてその他の電子源を用いた場合も有効であることは言うまでもない。
【００５９】
【発明の効果】
以上のように，本発明によれば，アーク放電やスパーク放電などの真空放電の発生を大幅に低減することが出来る。
【図面の簡単な説明】
【図１】本発明に係る画像表示装置の結線方法を説明するための図。
【図２】フィールドエミッション・ディスプレイの断面を示す模式図。
【図３】真空放電の発生機構を説明するための示す模式図。
【図４】真空放電の防止方法を説明するための図。
【図５】本発明に係る画像表示装置の第１の実施例の表示パネルの構造を説明するための平面図。
【図６】本発明に係る画像表示装置の第１の実施例の表示パネルの構造を説明するための断面図。
【図７】本発明に係る画像表示装置の第１の実施例の陰極板の一部を示す平面図。
【図８】本発明に係る画像表示装置の第１の実施例の陰極板の一部を示す断面図。
【図９】本発明に係る画像表示装置の第１の実施例の陰極板の作成プロセスを説明するための図。
【図１０】本発明に係る画像表示装置の第１の実施例の電子放出素子の電子放出機構を説明するための図。
【図１１】本発明に係る画像表示装置の第１の実施例の駆動方法を示す図。
【図１２】抵抗の値を変化させたときの表示パネルの輝度を測定した結果を示す図。
【図１３】表示パネルを製作後，初回に加速電極に電圧を印加する手順を示す図。
【図１４】画像表示装置の起動直後に，加速電極に電圧を印加する手順を示す図。
【符号の説明】
１１・・・上部電極，１２…絶縁層、１３…下部電極、１４…基板、３２・・・上部電極バスライン，４１…走査駆動回路、４２…データ駆動回路、４３…加速電極駆動回路、６０・・・スペーサ，１００・・・表示パネル，１１０…面板、１１４…蛍光体、１２０…ブラックマトリクス、１２２…加速電極、１３０・・・抵抗，３０１…電子放出素子，３１０・・・走査電極，３１１・・・データ電極，６０１・・・陰極板，６０２・・・蛍光板，６０３・・・枠部材，７５０・・・走査パルス，７５１・・・データパルス，７５４・・・反転パルス。
【図１】
2004163705.tif 000003
【図２】
2004163705.tif 000004
【図３】
2004163705.tif 000005
【図４】
2004163705.tif 000006
【図５】
2004163705.tif 000007
【図６】
2004163705.tif 000008
【図７】
2004163705.tif 000009
【図８】
2004163705.tif 000010
【図９】
2004163705.tif 000011
【図１０】
2004163705.tif 000012
【図１１】
2004163705.tif 000013
【図１２】
2004163705.tif 000014
【図１３】
2004163705.tif 000015
【図１４】
2004163705.tif 000016