(57)【要約】【課題】ベリリアの結晶から成る基板に形成された電極の接合強度を向上させたものとすること。【解決手段】半導体素子搭載用基板１は、ベリリアの結晶から成る基板２の上面にメタライズ層から成る半導体素子３の搭載部を有しており、基板２は、上面側の表層が厚さ０．１〜０．５μｍの層が上面に略平行な所定方向に０．５〜２μｍずつ順次ずれながら積み重なって成長した多層構造であり、かつ表面積の８０％以上が平均粒径が１２〜２０μｍの結晶で占められている。【選択図】　図１
2004031819.tif 000002
【特許請求の範囲】
【請求項１】
ベリリアの結晶から成る基板の上面にメタライズ層から成る半導体素子の搭載部を有しており、前記基板は、前記上面側の表層が厚さ０．１〜０．５μｍの層が前記上面に略平行な所定方向に０．５〜２μｍずつ順次ずれながら積み重なって成長した多層構造であり、かつ表面積の８０％以上が平均粒径が１２〜２０μｍの前記結晶で占められていることを特徴とする半導体素子搭載用基板。
【請求項２】
請求項１記載の半導体素子搭載用基板と、前記搭載部上に搭載された半導体素子と、前記基板の上面の外周部に前記半導体素子の上方を覆うようにして接合された蓋体とを具備したことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、上面に高周波かつ高出力で作動するトランジスタ等の半導体素子を搭載し、下面が金属基台上に接合されるベリリア（ＢｅＯ）の結晶からなる基板を具えた半導体素子搭載用基板（以下、半導体基板という）に関する。
【０００２】
【従来の技術】
従来、高周波かつ高出力で作動するトランジスタ等の半導体素子を搭載する半導体装置は、出力した信号の電気的特性を劣化させることなく外部電気回路装置に伝送することが要求されている。すなわち、半導体素子が発する熱を有効に放熱させ、また入出力電極間の浮遊容量や入出力部や共通端子におけるインダクタンスを極力小さくすることが求められている。これにより、半導体素子の誤作動や半導体装置と外部電気回路装置との間の電気的な伝送損失を減少させることができる。
【０００３】
従来の高周波かつ高出力の半導体素子を搭載する半導体基板１およびそれを用いた半導体装置Ｄを、図４（ａ），（ｂ）の断面図，平面図に示す。半導体基板１の本体である基板２は、半導体素子３と金属基台４とを電気的に絶縁する絶縁材料であって、半導体素子３の熱を外部に有効に放散させるために熱伝導性に優れた材料から成るベリリア（ＢｅＯ）の結晶からなる。
【０００４】
この半導体装置Ｄにおいては、基板２の上面に対向して配置された入力用電極２ａおよび出力用電極２ｂと、入力用電極２ａ、出力用電極２ｂを挟んで互いに対向するように配置された接地用電極２ｃが形成され、また、入力用電極２ａ、出力用電極２ｂにはリード端子Ａがそれぞれ取着され、接地用電極２ｃには、出力用電極２ｂの上を立体的に交差する架橋部を有するリード端子Ａが取着されている。
【０００５】
また、基板２は銅（Ｃｕ）等からなる金属基台４上に例えば銀（Ａｇ）ロウを介して取着され、半導体素子３の熱を基板２を介して金属基台４に伝え、金属基台４から外部に効率よく放散することができるようになっている。また、基板２の上面には半導体素子３を覆うように蓋体５が樹脂を介して取着されている。
【０００６】
このような入力用電極２ａ、出力用電極２ｂおよび接地用電極２ｃは、モリブデン（Ｍｏ）−マンガン（Ｍｎ）合金の粉末を主体とし、二酸化珪素（ＳｉＯ２）や酸化カルシウム（ＣａＯ）、酸化マグネシウム（ＭｇＯ）などの焼結助材の粉末を添加混合した金属ペーストを、スクリーン印刷法によって基板２の表面の所定の部位に所定厚さで印刷し、これを約１３００℃で焼き付けることにより形成される。
【０００７】
基板２に後付けで入力用電極２ａ、出力用電極２ｂおよび接地用電極２ｃを形成するのは、基板２がベリリアのセラミックスから成る場合、ＢｅＯの粉末を主成分とするセラミックグリーンシートに、例えばモリブデン（Ｍｏ）やタングステン（Ｗ）を主成分とし、これにガラス成分となる二酸化珪素（ＳｉＯ２）などの粉末を添加して作製した金属ペーストをスクリーン印刷法により形成し、同時焼成した場合、収縮挙動を合致させることが極めて困難であるためである。
【０００８】
【発明が解決しようとする課題】
しかしながら、近年、基板２の表面状態、特に表面に露出している結晶の状態によって、入力用電極２ａ、出力用電極２ｂおよび接地用電極２ｃ等の電極の接合強度が大きく変動することが明らかになってきている。これは、基板２を焼成する際の焼成条件により結晶自体が大きく変化するからである。即ち、結晶の大きさやある大きさの結晶が占める割合、また結晶の表面状態によって、電極の接合強度が劣化する場合が有り、例えばリード端子を電極に接合した後に電極の縁からリード端子を上方に垂直に折り曲げてその接合強度を評価する所謂ピール法により接合強度を測定すると、必要な接合強度の６０〜７０％程度の力で容易に電極が剥れてしまう場合があった。
【０００９】
したがって、本発明は上記問題点に鑑みて完成されたものであり、その目的は、基板に形成された電極の接合強度を向上させた半導体基板および半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体素子搭載用基板は、ベリリアの結晶から成る基板の上面にメタライズ層から成る半導体素子の搭載部を有しており、前記基板は、前記上面側の表層が厚さ０．１〜０．５μｍの層が前記上面に略平行な所定方向に０．５〜２μｍずつ順次ずれながら積み重なって成長した多層構造であり、かつ表面積の８０％以上が平均粒径が１２〜２０μｍの前記結晶で占められていることを特徴とする。
【００１１】
本発明の半導体素子搭載用基板は、基板の表面積の８０％以上が平均粒径が１２〜２０μｍのベリリアの結晶で占められていることにより、基板の内部に大きな歪みが内在することがなく、たとえ粒界にマイクロクラックが発生したとしてもその長さはそれ以上広がることが起こりにくい。よって、粒界のマイクロクラックは連続して粒界を伝播して成長することがなく、その結果基板の強度が劣化することがない。また、平均粒径が１２〜２０μｍ以外の結晶は、基板内に均一に分散された状態となっており、基板表面に電極等の導体層として形成されるメタライズ層の接合強度に影響を及ぼすような大きな粒径の結晶の塊がほとんど存在しないことになる。
【００１２】
また、基板の上面の表層が厚さ０．１〜０．５μｍの層が基板の上面に平行な所定方向に０．５〜２μｍずつ順次ずれながら積み重なって成長した多層構造であることにより、基板の表面は多数の皺が形成された表面状態となり、基板の表面にメタライズ層を形成する際に、基板の表面とのメタライズ層中のガラス成分を介しての接触面積が大きくなり、これによりメタライズ層と基板との充分な接合強度が得られる。
【００１３】
従って、基板表面にメタライズ層を信頼性良くかつ大きな接合強度で形成でき、メタライズ層上にリード端子や半導体素子を信頼性良くかつ大きな接合強度で接合できる半導体素子搭載用基板を提供できる。
【００１４】
本発明の半導体装置は、上記本発明の半導体素子搭載用基板と、前記搭載部上に搭載された半導体素子と、前記基板の上面の外周部に前記半導体素子の上方を覆うようにして接合された蓋体とを具備したことを特徴とする。
【００１５】
本発明の半導体装置は、上記の構成により、半導体素子を長期にわたり正常かつ安定に作動させ得る信頼性の高い半導体装置となる。
【００１６】
【発明の実施の形態】
本発明の半導体素子搭載用基板を添付図面に基づき以下に詳細に説明する。図１は本発明の半導体基板１について実施の形態の例を示し、図１（ａ）は半導体基板１の平面図、（ｂ）は基板２の表面の結晶の状態を示す部分拡大平面図、図２は半導体装置Ｄの断面図、図３は結晶の多層構造の模式的断面図である。これらの図において、１は半導体基板、２は基板、２ａは入力用電極、２ｂは出力用電極、２ｃは接地用電極、３は半導体素子、４は金属基台、５は蓋体、Ａはリード端子、Ｂは結晶、Ｃは多層構造、Ｄは半導体装置をそれぞれ示す。
【００１７】
本発明の基板２は結晶Ｂの集合した多結晶体から成り、以下のようにして作製される。まず平均粒径が３〜７μｍのＢｅＯの粉末と、適当なバインダーおよび溶剤とを混合してこれを周知のスプレードライ法などの造粒法により顆粒となす。次に、この顆粒を金型プレス法によって所定形状の圧粉体に成形する。この圧粉体を１７００℃程度の温度で約１時間焼成して基板２となる焼結体が得られる。
【００１８】
このとき、焼結体は平均粒径が３〜１０μｍの結晶Ｂが７５〜９０％存在する状態になっており、結晶Ｂ間において粒界が明確に現われていない状態となっている。次に、得られた焼結体を１６００℃で３時間焼成して本発明の基板２が得られる。この基板２は、表面積の８０％以上が平均粒径が１２〜２０μｍの結晶で占められている。また、図３に示すように、その表層が厚さ０．１〜０．５μｍの層が基板２の上面に略平行な所定方向に０．５〜２μｍずつ順次ずれながら積み重なって成長した多層構造となっている。
【００１９】
基板２の表面に露出した結晶Ｂの平均粒径が１２μｍ未満では、結晶が成長して多層構造を形成するのが不十分になる。２０μｍを超えると、結晶が成長し過ぎて粒界破壊を生じ易くなる。また、基板２の表面において、平均粒径が１２〜２０μｍの結晶の占める表面積が８０％未満では、入力用電極２ａ，出力用電極２ｂ，接地用電極２ｃ等の接合強度が劣化し易くなる。
【００２０】
また、基板２の表層（厚さ５〜１０μｍ程度）の多層構造を成す１層の厚さが０．１μｍ未満では、結晶の表面積を大きくする効果が小さくなってしまう。０．５μｍを超えると、層間剥離が発生し、入力用電極２ａ，出力用電極２ｂ，接地用電極２ｃ等の接合強度が劣化し易くなる。
【００２１】
さらに、多層構造を成す層間のずれが０．５μｍ未満では、電極中におけるガラス分のアンカー効果がほとんど作用しなくなり、入力用電極２ａ，出力用電極２ｂ，接地用電極２ｃ等の接合強度が劣化し易くなる。２μｍを超えると、結晶の表面積を大きくする効果が小さくなる。また、多層構造における層間のずれの方向は、ベリリアの結晶のＣ軸の方向に相当する。
【００２２】
次に、このようにして作製された基板２の上面には、Ｍｏ−Ｍｎ合金からなる、入力用電極２ａ，出力用電極２ｂ，接地用電極２ｃが形成される。これらは以下のようにして形成される。Ｍｏの粉末とＭｎの粉末の混合粉末に焼結助材のＳｉＯ２，マグネシア（ＭｇＯ）、カルシア（ＣａＯ）などの粉末を混合し、これに有機バインダおよび有機溶剤を添加混合してＭｏ−Ｍｎからなる金属ペーストを得る。これを周知のスクリーン印刷法により基板２上に、乾燥後の厚さが例えば２０μｍとなるように印刷し、次に１３００℃で焼成することにより形成される。次に、リード端子Ａが、入力用電極２ａ，出力用電極２ｂ，接地用電極２ｃの上にロウ材（図示せず）を介してそれぞれ接合される。
【００２３】
ついで、図２に示すように、基板２の下面に金属基台４をＡｇロウを介して接合した後、基板２の上面の搭載部に半導体素子３をガラス、樹脂、ロウ材などの接着剤を介して載置固定するとともに、半導体素子３の上面の電極（図示せず）をボンディングワイヤを介して入力用電極２ａ，出力用電極２ｂ，接地用電極２ｃにそれぞれ電気的に接続し、しかる後、基板２の上面に蓋体５を金（Ａｕ）−錫（Ｓｎ）などの低融点ロウ材により接合することにより、基板２、金属基台４、蓋体５とからなり、内部に半導体素子３を収容した製品としての半導体装置Ｄとなる。
【００２４】
【実施例】
本発明の半導体素子搭載用基板および半導体装置の実施例を以下に説明する。
【００２５】
図１に示した本発明の半導体基板１を以下のようにして作製した。まず、平均粒径が５μｍのＢｅＯの粉末と、バインダーおよび溶剤とを混合してこれをスプレードライして顆粒とした。次に、この顆粒を金型プレス法によって所定形状の圧粉体に成形した。このときの圧力は２０００ＭＰａ／ｃｍ２とし、直径１２ｍｍ、厚さ２．４ｍｍの略円板状の圧粉体を５０個作製した。次に、そのうちの４０個を酸化雰囲気のバッチ炉で１７００℃で約１時間焼成して、基板２となる直径約１０ｍｍ、厚さ約２ｍｍの焼結体を得た。
【００２６】
得られた焼結体を酸化雰囲気のバッチ炉で１５００℃または１６００℃で４時間加熱して、それぞれ２０個ずつ、計４０個のサンプルを作製した。これらのサンプルについて、結晶の大きさ、多層構造の形成状態をＳＥＭ写真で調べたところ、表１，表２に示す結果を得た。
【００２７】
なお、多層構造を調査する際には、入力用電極２ａを形成する部位にマスキングして、ＳＥＭ写真を撮影する際の表面電位を一定にさせるための金属膜の蒸着の際に金属膜が被着しないようにした。平均粒径が１２〜２０μｍの結晶Ｂが占める面積率については、画像認識装置により、サンプル中央部に設定した５ｍｍ角の部位について測定した。また、多層構造については、図３に示すように、層間のずれの大きさをＳＥＭ写真上で任意に選んだ結晶Ｂ１０個について各５ヶ所測定し、その平均値を各結晶Ｂについてのずれの大きさとした。また、多層構造における１層の厚さは、表１のものは約０．２μｍであり、表２のものは約０．４μｍであった。
【００２８】
また、再焼成していない従来のサンプルを同時に評価したが、多層構造の生成が全く見られなかった。
【００２９】
【表１】
2004031819.tif 000003
【００３０】
【表２】
2004031819.tif 000004
【００３１】
表１，表２より、基板２の表面積に対して平均粒径が１２〜２０μｍである結晶Ｂが占める占有面積が８０％を超え、かつ多層構造における層間のずれの大きさが０．５〜２μｍである２２個のサンプルからなる群（ＮＯ．１）、占有面積が８０％未満で、多層構造における層間のずれの大きさが０．５μｍ未満である７個のサンプルからなる群（ＮＯ．２）、占有面積が８０％未満で、多層構造における層間のずれの大きさが０．５〜２μｍである６個のサンプルからなる群（ＮＯ．３）、占有面積が８０％を超え、多層構造における層間のずれの大きさが２μｍを超える５個のサンプルからなる群（ＮＯ．４）に分けることができ、各群についてリード端子の接合強度を測定した。
【００３２】
この測定に際しては、各サンプルに、入力用電極２ａとなるＭｏ−Ｍｎ合金からなる金属ペーストを、乾燥後の厚さが２０μｍとなるようにして印刷層を塗布形成し、乾燥した後に非酸化性雰囲気下で１３００℃で焼成して、入力用電極２ａを被着した。この入力用電極２ａ上に、幅１ｍｍ、厚さ０．３ｍｍ、長さ２０ｍｍのＦｅ−Ｎｉ−Ｃｏ合金からなるリード端子Ａの一端部を、１ｍｍの接合長さでＡｇロウ（ＢＡｇ−８：ＪＩＳ　Ｚ　３２６１）を介して接合した。そして、入力用電極２ａに近接した箇所でリード端子Ａを上方に直角に折り曲げて上方に引張るピール法により、リード端子Ａの引張り強度（入力用電極２ａの接合強度）を測定した。また、従来の半導体基板１についても同様にリード端子Ａを接合した１０個のサンプルを作製し、リード端子Ａの引張り強度を同様に評価した。評価結果を表３に示す。
【００３３】
【表３】
2004031819.tif 000005
【００３４】
以上より、平均粒径が１２〜２０μｍの結晶の占有面積が８０％以上で表層の層間のずれが０．５〜２μｍである本発明の半導体基板１（ＮＯ．１）においては、入力用電極２ａの接合強度が向上していることが確認された。一方、従来のサンプルでは、本発明よりも４０％程度以上低い結果となった。
【００３５】
なお、本発明は上記実施の形態および実施例に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を行うことは何等支障ない。例えば、半導体素子３が光半導体素子であっても良く、この場合、例えば基板２の上面の外周部に枠体が取着され、集光レンズや光ファイバの固定部材が枠体に取り付けられて光半導体装置として機能する。
【００３６】
【発明の効果】
本発明の半導体素子搭載用基板は、ベリリアの結晶から成る基板の上面にメタライズ層から成る半導体素子の搭載部を有しており、基板は、上面側の表層が厚さ０．１〜０．５μｍの層が上面に略平行な所定方向に０．５〜２μｍずつ順次ずれながら積み重なって成長した多層構造であり、かつ表面積の８０％以上が平均粒径が１２〜２０μｍの結晶で占められていることにより、基板の内部に大きな歪みが内在することがなく、たとえ粒界にマイクロクラックが発生したとしてもその長さはそれ以上広がることが起こりにくい。よって、粒界のマイクロクラックは連続して粒界を伝播して成長することがなく、その結果基板の強度が劣化することがない。また、平均粒径が１２〜２０μｍ以外の結晶は、基板内に均一に分散された状態となっており、基板表面に電極等の導体層として形成されるメタライズ層の接合強度に影響を及ぼすような大きな粒径の結晶の塊がほとんど存在しないことになる。
【００３７】
また、基板の表面は多数の皺が形成された表面状態となり、基板の表面にメタライズ層を形成する際に、基板の表面とのメタライズ層中のガラス成分を介しての接触面積が大きくなり、これによりメタライズ層と基板との充分な接合強度が得られる。
【００３８】
従って、基板表面にメタライズ層を信頼性良くかつ大きな接合強度で形成でき、メタライズ層上にリード端子や半導体素子を信頼性良くかつ大きな接合強度で接合できる半導体素子搭載用基板を提供できる。
【００３９】
本発明の半導体装置は、上記本発明の半導体素子搭載用基板と、搭載部上に搭載された半導体素子と、基板の上面の外周部に半導体素子の上方を覆うようにして接合された蓋体とを具備したことにより、半導体素子を長期にわたり正常かつ安定に作動させ得る信頼性の高い半導体装置となる。
【図面の簡単な説明】
【図１】本発明の半導体素子搭載用基板について実施の形態の例を示し、（ａ）は半導体素子搭載用基板の平面図、（ｂ）は基板表面の結晶の状態を示す部分拡大平面図である。
【図２】本発明の半導体装置の断面図である。
【図３】本発明の半導体素子搭載用基板における基板の表層の多層構造を示す拡大断面図である。
【図４】（ａ）は従来の半導体素子搭載用基板の断面図、（ｂ）は（ａ）の半導体素子搭載用基板の平面図である。
【符号の説明】
１：半導体素子搭載用基板
２：基板
２ａ：入力用電極
２ｂ：出力用電極
２ｃ：接地用電極
３：半導体素子
４：金属基台
５：蓋体
Ｂ：結晶
Ｃ：多層構造
Ｄ：半導体装置
【図１】
2004031819.tif 000006
【図２】
2004031819.tif 000007
【図３】
2004031819.tif 000008
【図４】
2004031819.tif 000009