(57)【要約】【課題】工程数及び処理時間の増加によるスループットの低下を最小限に抑制しながら、ＳＴＩ素子分離領域のトレンチをパターン密部とパターン疎部とで異なった深さに形成することを可能とする半導体装置の製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、パターン密部及びパターン疎部を含む所望のパターンにマスク材を形成した半導体基板上に塗布膜を形成した後、エッチングを行うことにより、上記パターン密部及び上記パターン疎部に深さの異なるトレンチを形成するものである。【選択図】　図１
2004128038.tif 000002
【特許請求の範囲】
【請求項１】
パターン密部及びパターン疎部を含む所望のパターンにマスク材を形成した半導体基板上に塗布膜を形成した後、エッチングを行うことにより、前記パターン密部及び前記パターン疎部に深さの異なるトレンチを形成することを特徴とする半導体装置の製造方法。
【請求項２】
パターン密部及びパターン疎部を含む所望のパターンにマスク材を半導体基板上に形成し、
前記マスク材が形成された前記半導体基板上に塗布膜を形成し、
前記パターン疎部における前記半導体基板表面が露出するまで前記塗布膜をエッチングし、
前記パターン密部における前記塗布膜が残存した状態で、前記パターン疎部における前記半導体基板をエッチングし、
前記パターン疎部における前記半導体基板のエッチング後も前記パターン密部における前記塗布膜が残存している場合は、前記塗布膜を除去し、
前記パターン密部及び前記パターン疎部における前記半導体基板をエッチングして、前記パターン密部及び前記パターン疎部に深さの異なるトレンチを形成することを特徴とする半導体装置の製造方法。
【請求項３】
前記塗布膜は、前記パターン密部において厚く、前記パターン疎部において薄く形成されるものであることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記エッチングは、プラズマエッチングにより行われることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記塗布膜は、レジストであることを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記塗布膜は、反射防止膜であることを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記トレンチは、ＳＴＩ素子分離領域を形成するためのトレンチであることを特徴とする請求項１乃至６のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に、深さの異なるＳＴＩ（Ｓｈａｒｒｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）素子分離領域を同一半導体基板上に形成するための半導体装置の製造方法に関する。
【０００２】
【従来の技術】
フラッシュメモリ等の半導体装置においては、素子分離領域としてＳＴＩ素子分離領域が形成されることがある。
【０００３】
図２は、従来の半導体装置の製造方法におけるＳＴＩ素子分離領域の形成工程をパターン密部（図２（Ａ１）、（Ａ２））及びパターン疎部（図２（Ｂ１）、（Ｂ２））について示す断面図である。
【０００４】
ＳＴＩ素子分離領域のトレンチ形成のために半導体基板２をエッチングする際には、図２（Ａ１）、（Ｂ１）に示すように、先ず、形成しようとするトレンチのパターンに応じて、レジスト、シリコン窒化膜、シリコン酸化膜等のマスク材１を形成する。
【０００５】
そのマスク材１を利用して半導体基板２をエッチングすると、現在の技術では、図２（Ａ２）、（Ｂ２）に示すように、パターン密部、疎部ともにほぼ同等の深さに加工することができる。尚、このエッチングの際に、ローディング効果が生ずる場合には、パターン疎部のトレンチが若干浅くなり、マイクロローディング効果が生ずる場合には、パターン密部のトレンチが若干浅くなるが、それらの深さの差はあまり大きなものではない。
【０００６】
そして、これまでの半導体装置の製造においては、ＳＴＩ素子分離領域のトレンチは、パターン密部、パターン疎部ともに同一の深さで加工することが求められていた。
【０００７】
ところで、最近の半導体装置の急激な微細化に伴って、ＳＴＩ素子分離領域のトレンチの埋め込み材として、ＨＤＰ（Ｈｉｇｈ　Ｄｅｎｓｉｔｙ　Ｐｌａｓｍａ）により形成されるシリコン酸化膜３に、特にパターン密部においてボイドを生ずることなく埋め込むことが困難な事態が生ずるようになってきている。
【０００８】
図３は、ＳＴＩ素子分離領域のパターン密部（図３（Ａ））及びパターン疎部（図３（Ｂ））におけるトレンチの埋め込み材に生じ得るボイドを示す断面図である。
【０００９】
パターン密部及びパターン疎部にトレンチを形成した後、図３（Ａ）、（Ｂ）に示すように、ＳＴＩ素子分離領域のトレンチの埋め込み材として、ＨＤＰによりシリコン酸化膜３を形成すると、特に図３（Ａ）に示すパターン密部においてボイド４が生ずることがある。また、このボイド４は、パターンの間隙幅に対する高さの比であるアスペクト比が大きくなるほど、生じ易い傾向がある。
【００１０】
図４は、パターンのアスペクト比の定義を模式的に示す説明図である。
【００１１】
パターンのアスペクト比は、パターンの間隙幅に対する高さの比であるから、パターンの間隙幅をａ、高さをｂとすると、アスペクト比はｂ／ａとなる。このアスペクト比ｂ／ａが大きいほど、即ち、パターンの間隙幅ａに対する高さｂが大きくなるほど、図３（Ａ）に示すボイド４が生じ易くなる。
【００１２】
ボイドは、半導体装置の特性に悪影響を与えたり、不良の原因ともなるため、可能な限り発生を抑制する必要がある。上述のように、ボイドは、パターンのアスペクト比ｂ／ａが大きくなるほど生じ易くなるものであるから、ボイドの発生を抑制するためにはアスペクト比ｂ／ａを小さくするとよい。アスペクト比ｂ／ａを小さくするということは、パターンの間隙幅ａに対する高さｂを小さくするということであり、ＳＴＩ素子分離領域においてはトレンチの深さを浅くするということである。
【００１３】
従って、ＳＴＩ素子分離領域においては、半導体基板のエッチング量を減少させてトレンチの深さを浅くすることにより、ボイドの発生を抑制することができる。
【００１４】
しかしながら、ＳＴＩ素子分離領域のトレンチを浅くし過ぎると、今度は、パターン疎部において素子分離が不十分となり、耐圧劣化等の不良を引き起こしてしまう。
【００１５】
そこで、パターン密部におけるボイドの発生を抑制しつつ、パターン疎部における十分な素子分離を行うために、パターン密部におけるトレンチは浅めに、パターン疎部におけるトレンチは深めに形成する設計が行われるようになってきている。
【００１６】
そのような設計に従って半導体装置を製造する場合、従来は、パターン密部とパターン疎部とにおける半導体基板のエッチングを別々に行うことにより、パターン密部における浅めのトレンチと、パターン疎部における深めのトレンチとを実現していた。
【００１７】
図５は、パターン密部（図５（Ａ１）乃至（Ａ５））とパターン疎部（図５（Ｂ１）乃至（Ｂ５））とにおいて異なる深さにトレンチを形成する場合における従来の半導体装置の製造方法の工程を示す断面図である。
【００１８】
パターン密部のエッチングとパターン疎部のエッチングとは、どちらを先に行ってもよいが、ここでは、パターン密部のエッチングを先に行う場合の例について説明する。
【００１９】
パターン密部のエッチングを行う際には、図５（Ａ１）、（Ｂ１）に示すように、先ず、パターン疎部のみをレジストで被覆しておく。この状態でエッチングを実行すると、図５（Ａ２）に示すように、半導体基板２のパターン密部のみがエッチングされ、トレンチが形成される。このとき、パターン密部のアスペクト比が、ボイドの発生が抑制される程度の値となるように、パターン密部のトレンチの深さは、浅めに設定しておく。
【００２０】
パターン密部のトレンチ形成後、図５（Ａ３）、（Ｂ３）に示すように、パターン疎部のレジスト５を剥離すると共に、今度は、パターン密部のみをレジストで被覆しておく。この状態でエッチングを実行すると、図５（Ｂ４）に示すように、半導体基板２のパターン疎部のみがエッチングされ、トレンチが形成される。このとき、パターン疎部において十分な素子分離が確保され、耐圧劣化等を引き起こさないように、パターン疎部のトレンチの深さは、深めに設定しておく。
【００２１】
最後に、パターン密部のレジスト５を剥離すると、図５（Ａ５）、（Ｂ５）に示すように、パターン密部とパターン疎部とで異なった深さのＳＴＩ素子分離領域のトレンチが形成される。
【００２２】
その他、従来の半導体装置の製造方法においては、半導体基板上に形成したレジストの一部を剥離してエッチングを行い、さらにレジストの他の一部を剥離してエッチングを行うという工程の繰り返しにより、異なる深さのトレンチを形成している例もある（例えば、特許文献１参照。）。
【００２３】
さらに他の例においては、パターン密部及びパターン疎部のトレンチを同時にほぼ同じ深さに形成した後、熱処理を行うことにより、パターン密部のトレンチの深さを浅くして、パターン密部とパターン疎部とで異なる深さのトレンチを形成している例もある（例えば、特許文献２参照。）。
【００２４】
【特許文献１】
特開平２−２４６３３０号公報
【特許文献２】
特開２０００−３２３５６４号公報
【００２５】
【発明が解決しようとする課題】
しかし、上記従来の半導体装置の製造方法では、ＳＴＩ素子分離領域のトレンチ形成工程をパターン密部とパターン疎部とで別々に行ったり、段階的に行ったり、熱処理を用いたりしているので、その分だけ工程数や処理時間が増加し、スループットの低下に繋がるという問題点がある。
【００２６】
本発明は上記問題点に鑑みてなされたものであり、工程数及び処理時間の増加によるスループットの低下を最小限に抑制しながら、ＳＴＩ素子分離領域のトレンチをパターン密部とパターン疎部とで異なった深さに形成することを可能とする半導体装置の製造方法を提供することを目的とする。
【００２７】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法の実施の一形態によれば、パターン密部及びパターン疎部を含む所望のパターンにマスク材を形成した半導体基板上に塗布膜を形成した後、エッチングを行うことにより、上記パターン密部及び上記パターン疎部に深さの異なるトレンチを形成することを特徴とする。
【００２８】
本発明に係る半導体装置の製造方法の具体的な実施の一形態によれば、
パターン密部及びパターン疎部を含む所望のパターンにマスク材を半導体基板上に形成し、
上記マスク材が形成された上記半導体基板上に塗布膜を形成し、
上記パターン疎部における上記半導体基板表面が露出するまで上記塗布膜をエッチングし、
上記パターン密部における上記塗布膜が残存した状態で、上記パターン疎部における上記半導体基板をエッチングし、
上記パターン疎部における上記半導体基板のエッチング後も上記パターン密部における上記塗布膜が残存している場合は、上記塗布膜を除去し、
上記パターン密部及び上記パターン疎部における上記半導体基板をエッチングして、上記パターン密部及び上記パターン疎部に深さの異なるトレンチを形成することを特徴とする。
【００２９】
【発明の実施の形態】
本発明に係る半導体装置の製造方法は、半導体基板上に形成したマスク材のパターニング後、半導体基板のエッチング前に、半導体基板上に塗布膜を形成すると、表面張力により塗布膜がパターン密部で厚く、パターン疎部で薄く成膜されることを利用し、その塗布膜を追加的マスク材としてトレンチのエッチング加工を行うことにより、パターン密部とパターン疎部とで異なる深さのトレンチを形成するものである。
【００３０】
以下、本発明に係る半導体装置の製造方法の実施の一形態について、図面を参照しながら説明する。
【００３１】
図１は、本発明に係る半導体装置の製造方法の実施の一形態におけるＳＴＩ素子分離領域のトレンチ形成工程をパターン密部（図１（Ａ１）乃至（Ａ６））及びパターン疎部（図１（Ｂ１）乃至（Ｂ６））について示す断面図である。
【００３２】
ＳＴＩ素子分離領域のトレンチ形成のために半導体基板２をエッチングする際には、図１（Ａ１）、（Ｂ１）に示すように、先ず、形成しようとするトレンチのパターンに応じて、レジスト、シリコン窒化膜、シリコン酸化膜等のマスク材１を形成する。
【００３３】
トレンチのパターンに応じたマスク材１の形成後、図１（Ａ２）、（Ｂ２）に示すように、レジスト、反射防止膜等の塗布膜６を塗布すると、塗布膜６は、パターン密部においては、パターン間の間隙部を埋めるような形態で表面張力により相対的に厚く形成され、パターン疎部においては相対的に薄く形成される。
【００３４】
塗布膜６の形成後、パターン密部とパターン疎部とにおける塗布膜６の膜厚差を利用し、図１（Ａ３）、（Ｂ３）に示すように、パターン疎部の塗布膜６がほぼ完全に除去されるまでＣＤＥによるエッチングを行う。すると、パターン密部における間隙部の底面部には、塗布膜６が膜厚差の分だけ残存した状態となる。
【００３５】
パターン密部における間隙部の底面部に塗布膜６が残存した状態で、半導体基板１のエッチングをプラズマエッチングにより行うと、図１（Ａ４）、（Ｂ４）に示すように、パターン疎部の半導体基板１のみがエッチングされ、塗布膜６に被覆されたパターン密部の半導体基板１はエッチングされない。このとき、パターン疎部の半導体基板１のエッチング量は、パターン密部及びパターン疎部におけるトレンチの最終的な深さの差の分だけエッチングするようにする。そのエッチング量は任意に設定することができるが、例えば、１００ｎｍ乃至１５０ｎｍ程度とする。
【００３６】
パターン密部及びパターン疎部におけるトレンチの深さの差の分だけのエッチングが終了した時点でパターン密部の間隙部に塗布膜６が残存している場合は、図１（Ａ５）、（Ｂ５）に示すように、ＣＤＥにより塗布膜６を除去する。
【００３７】
塗布膜６が完全に除去されたら、パターン密部におけるトレンチの深さが、後に埋め込まれる埋め込み材におけるボイドの発生を回避できる程度の深さとなるように、パターン密部及びパターン疎部の半導体基板１をプラズマエッチングによりエッチングして、図１（Ａ６）、（Ｂ６）に示すように、トレンチを形成する。この第２回目のエッチングにおいてはパターン密部及びパターン疎部の半導体基板１が同時にエッチングされるので、パターン疎部におけるトレンチは、第１回目のエッチング量の分だけ、パターン密部におけるトレンチよりも深く形成される。
【００３８】
以上のように、本発明に係る半導体装置の製造方法は、パターン密部とパターン疎部とにおいて、レジスト形成、エッチング、レジスト除去という一連の工程を別々に繰り返して行うことなく、また、熱処理も用いることなく、異なる深さのトレンチを同時に形成することができる。
【００３９】
【発明の効果】
本発明に係る半導体装置の製造方法の実施の一形態によれば、パターン密部及びパターン疎部を含む所望のパターンにマスク材を形成した半導体基板上に塗布膜を形成した後、エッチングを行うことにより、上記パターン密部及び上記パターン疎部に深さの異なるトレンチを形成することとしたので、工程数及び処理時間の増加によるスループットの低下を最小限に抑制しながら、ＳＴＩ素子分離領域のトレンチをパターン密部とパターン疎部とで異なった深さに形成することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の実施の一形態におけるＳＴＩ素子分離領域のトレンチ形成工程をパターン密部（図１（Ａ１）乃至（Ａ６））及びパターン疎部（図１（Ｂ１）乃至（Ｂ６））について示す断面図である。
【図２】従来の半導体装置の製造方法におけるＳＴＩ素子分離領域の形成工程をパターン密部（図２（Ａ１）、（Ａ２））及びパターン疎部（図２（Ｂ１）、（Ｂ２））について示す断面図である。
【図３】ＳＴＩ素子分離領域のパターン密部（図３（Ａ））及びパターン疎部（図３（Ｂ））におけるトレンチの埋め込み材に生じ得るボイドを示す断面図である。
【図４】パターンのアスペクト比の定義を模式的に示す説明図である。
【図５】パターン密部（図５（Ａ１）乃至（Ａ５））とパターン疎部（図５（Ｂ１）乃至（Ｂ５））とにおいて異なる深さにトレンチを形成する場合における従来の半導体装置の製造方法の工程を示す断面図である。
【符号の説明】
１　マスク材
２　半導体基板
３　埋め込み材
４　ボイド
５　レジスト
６　塗布膜
【図１】
2004128038.tif 000003
【図２】
2004128038.tif 000004
【図３】
2004128038.tif 000005
【図４】
2004128038.tif 000006
【図５】
2004128038.tif 000007