(57)【要約】【課題】ゲート電極がテーパー形状を有するようにエッチングするためのＳＦ６／Ｏ２は、電極材料層とその下地であるゲート絶縁膜の選択比が悪いため、ゲート絶縁膜までエッチングされる。その結果、ゲート絶縁膜の残膜量がばらつき、製造された薄膜トランジスタの動作特性が安定しないという問題があった。【解決手段】電極材料積層後、ＳＦ６／Ｏ２をエッチングガスとして、ゲート材料２５がエッチングされ、下地のゲート絶縁膜が露出する直前までエッチングする（図２（ｃ））。続いて、選択比の良いＣｌ２／Ｏ２をエッチングガスとして、レジスト１０をアッシングしながら残りの電極材料層２５をエッチングする（図２（ｄ））。以上の２段階のエッチング工程により、所望のテーパー形状をもたせたゲート電極５を形成することができる。【選択図】　図２
2004031410.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に設けられた半導体膜と、前記半導体膜を覆うゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、ゲート電極を覆う層間絶縁膜と、を有し、
前記ゲート電極の断面は、フッ素を含むガスまたはフッ素及び酸素を含む混合ガスを用いたエッチング、ならびに塩素及び酸素を含む混合ガスを用いたエッチングによって形成された、前記層間絶縁膜から前記ゲート絶縁膜方向に向かって広くなるテーパー形状を成すことを特徴とする薄膜トランジスタ。
【請求項２】
前記半導体膜は、前記ゲート絶縁膜を介して不純物が注入されたソース領域及びドレイン領域を有することを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記ゲート絶縁膜は、ＳｉＮ及び／またはＳｉＯ２を含むことを特徴とした請求項１または請求項２に記載の薄膜トランジスタ。
【請求項４】
基板上に半導体膜を形成する工程と、前記半導体膜の全面を覆ってゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記半導体膜にソース領域及びドレイン領域を形成する工程と、前記ゲート電極上に層間絶縁膜を形成する工程とを有する薄膜トランジスタの製造方法において、
前記ゲート電極を形成する工程は、
前記ゲート絶縁膜上に電極材料層を積層する工程と、前記電極材料層上にマスクパターンを形成する工程と、
フッ素を含むガスまたはフッ素及び酸素を含む混合ガスを用いて、前記マスクパターンをマスクとして前記電極材料層を少なくとも一部を残してエッチングする第１のエッチング工程と、
塩素及び酸素を含む混合ガスを用いて、前記電極材料層をエッチングする第２のエッチング工程と、
を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項５】
前記ソース領域及びドレイン領域を形成する工程は、前記半導体膜に前記ゲート絶縁膜を介して不純物を注入する工程を含むことを特徴とする請求項４に記載の薄膜トランジスタの製造方法。
【請求項６】
前記ゲート絶縁膜を形成する工程は、ＳｉＮ及び／またはＳｉＯ２膜を形成する工程を含むことを特徴とした請求項４及び請求項５に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ；以降ＴＦＴと略す。）及びその製造方法に関する。
【０００２】
【従来の技術】
ＴＦＴをゲート電極の位置で分類すると、半導体膜より上にゲート電極が設けられたトップゲート型と、半導体膜より下にゲート電極が設けられたボトムゲート型がある。トップゲート型のＴＦＴにおいては、ソースとドレインの形成において、ゲート電極をマスクとし、ゲート絶縁膜を介して半導体膜に不純物イオンを注入するというセルフアライメント方式をとることができる。
【０００３】
以下、図３を用いて一般的なトップゲート型ＴＦＴの構造を説明する。
【０００４】
図３（ａ）はＴＦＴの平面図であり、図３（ｂ）は図３（ａ）のＸ−Ｘ断面図である。ガラス等からなる透明基板１１上にＳｉＮ（窒化シリコン）及び／またはＳｉＯ２（酸化シリコン）からなる絶縁膜１２が積層され、その上に島状の多結晶シリコン膜１３が形成されている。前記絶縁膜１２及び多結晶シリコン膜１３の上に、ＳｉＮ２及び／またはＳｉＯ２からなるゲート絶縁膜１４が積層されている。さらに、前記ゲート絶縁膜１４上には、多結晶シリコン膜１３と交差するように、Ｍｏ等からなるゲート電極１５が形成され、その上から、ゲート電極１５を覆うようにしてＳｉＮ及び／またはＳｉＯ２からなる層間絶縁膜１６が積層されている。
【０００５】
多結晶シリコン膜１３には、不純物イオンの注入によってソース領域１３ｓ及びドレイン領域１３ｄが形成されており、その両領域の間をチャネル領域１３ｃとしている。そして、ソース電極及びドレイン電極１７がゲート絶縁膜１４及び層間絶縁膜１６を通ってソース電極１３ｓ及びドレイン領域１３ｄに接続している。
【０００６】
このようなＴＦＴは、表示素子や受光素子等に適している。表示素子に用いる場合、ＴＦＴをマトリクス配置し、ソース電極またはドレイン電極の一方に表示電極を接続し、他方に信号源または電力源を接続する。
【０００７】
【発明が解決しようとする課題】
層間絶縁膜１６のステップカバレッジを良好にするために、ゲート電極１５の断面がテーパー形状になるようにする。このテーパー形状の形成方法としては、電極材料層にＭｏ、ＭｏＷ、Ｗ等の金属材料を用いる場合、レジストマスクの形成後、フッ素系ガスであるＳＦ６（フッ化硫黄）及びＯ２（酸素）の混合ガス（以降ＳＦ６／Ｏ２と略す）を用いてエッチングする。
【０００８】
しかしながら、ＳＦ６／Ｏ２でエッチングした場合、ゲート絶縁膜の一部までエッチングされてしまう。これは、ＳＦ６／Ｏ２に対するゲート電極のエッチングレートとゲート電極の下に形成されたＳｉＮ、ＳｉＯ２からなるゲート絶縁膜のエッチングレートの比である選択比が非常に小さいため、電極材料層だけでなくゲート絶縁膜もエッチングされてしまうからである。ゆえに、ゲート絶縁膜の残膜量にばらつきが生じ、後で半導体膜に不純物イオンを注入する際に、多結晶シリコン膜に導入される不純物イオンの量が不均一になり、ＴＦＴ特性が不安定になるという問題があった。また、多結晶シリコン膜はその上のゲート絶縁膜に比べて薄いため、ゲート絶縁膜の残膜量に応じて半導体膜に不純物イオンを注入するためのエネルギーを変えて、注入する不純物イオン量を一定にすることは非常に難しい。
【０００９】
【課題を解決するための手段】
本発明は以上の点に鑑みてなされたものであり、各請求項に係る発明は以下の特徴を有する。
【００１０】
第１に、基板と、前記基板上に設けられた半導体膜と、前記半導体膜を覆うゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、ゲート電極を覆う層間絶縁膜と、を有し、
前記ゲート電極の断面は、フッ素を含むガスまたはフッ素及び酸素を含む混合ガスを用いたエッチングならびに塩素及び酸素を含む混合ガスを用いたエッチングによって形成された、前記層間絶縁膜から前記ゲート絶縁膜方向に向かって広くなるテーパー形状を成すことを特徴とする。
【００１１】
第２に、基板上に半導体膜を形成する工程と、前記半導体膜の全面を覆ってゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記半導体膜にソース領域及びドレイン領域を形成する工程と、前記ゲート電極上に層間絶縁膜を形成する工程とを有する薄膜トランジスタの製造方法において、
前記ゲート電極を形成する工程は、
前記ゲート絶縁膜上に電極材料層を積層する工程と、前記電極材料層上にゲート電極形状に対応したマスクパターンを形成する工程と、
フッ素を含むガスまたはフッ素及び酸素を含む混合ガスを用いて、前記マスクパターンをマスクとして前記電極材料層を少なくとも一部を残してエッチングする第１のエッチング工程と、
塩素及び酸素を含む混合ガスを用いて、前記電極材料層をエッチングする第２のエッチング工程と、
を含むことを特徴とする。
【００１２】
【発明の実施の形態】
図１は、本発明であるＴＦＴの１つの実施形態を示す断面図である。以降、この図を用いて、本実施例のＴＦＴの構造について説明する。
【００１３】
ガラス等からなる透明基板１上にＳｉＮ及びＳｉＯ２がこの順に積層され、絶縁膜２を構成し、その上に多結晶シリコン膜３が形成されている。この多結晶シリコン膜３の形成方法については、ＣＶＤ法により直接多結晶シリコン膜を形成する方法や、一旦非晶質シリコン膜を形成し、この非晶質シリコン膜を結晶化することによって多結晶シリコン膜を形成する方法が知られている。後者の方法では、低温プロセスを用いることができるため、透明基板１として低融点ガラスを使用することが可能である。
【００１４】
前記絶縁膜２及び多結晶シリコン膜３の上には、ＳｉＯ２及びＳｉＮがこの順に積層され、ゲート絶縁膜４を構成している。さらに、前記ゲート絶縁膜４上には、多結晶シリコン膜３と重なるように、Ｍｏ等からなるゲート電極５が形成され、その上から、ゲート電極５を覆うようにしてＳｉＮ及びＳｉＯ２がこの順に積層され、層間絶縁膜６を構成している。
【００１５】
多結晶シリコン膜３には、ゲート絶縁膜を介して不純物イオンを注入することによってソース領域３ｓ及びドレイン領域３ｄが形成されており、その両領域の間をチャネル領域３ｃとしている。そして、ソース電極及びドレイン電極７がゲート絶縁膜４及び層間絶縁膜６を通ってソース電極３ｓ及びドレイン領域３ｄと接続している。
【００１６】
本発明の特徴とするところは、ゲート電極５が、２段階のエッチング工程によって形成された、断面形状がゲート絶縁膜側で広くなるテーパー形状の断面を有することにある。このようなゲート電極５の形成方法について説明すると、まず、ゲート絶縁膜４上に積層した電極材料層２５の上に所望のゲート電極のパターンに合わせてレジストを形成する。次に、そのレジストをマスクとし、ＳＦ６／Ｏ２を用いて、電極材料層２５の一部を残して第１のエッチングをする。続いて、電極材料層２５とゲート絶縁膜の選択比が高いＣｌ２（塩素）及びＯ２の混合ガス（以降Ｃｌ２／Ｏ２と略す）を用いてレジストをアッシングしながらエッチングすることによって、テーパー形状を有するゲート電極５が形成される。ここで、第１のエッチングでは、エッチングすべき電極材料層２５の一部を残してエッチングし、第２のエッチングでは、エッチングすべき残りの電極材料層を選択的にエッチングするため、電極材料層２５の下地であるゲート絶縁膜４があまりエッチングされない。つまり、ゲート絶縁膜の膜厚のばらつきが小さくなる。ゆえに、前述したようなゲート絶縁膜を介した不純物イオンの注入の際に、多結晶シリコン膜３に注入されるイオンの量のばらつきも押さえられ、安定した動作特性を有するＴＦＴを提供することができる。
【００１７】
以上の構造を有する本実施例のＴＦＴは、従来のＴＦＴと同様に表示素子や受光素子に用いることができる。
【００１８】
図２（ａ）〜（ｄ）は、本発明であるＴＦＴ製造方法の１つの実施形態を示す製造工程別の断面図である。以降、この図を用いて、本実施例のＴＦＴの構造について説明する。なお、図２において図１と同じ番号のものは同一であることを示している。
【００１９】
図２（ａ）は第１の工程における断面図である。この工程では、まず、透明基板１上にＳｉＮ及びＳｉＯ２を順に積層して絶縁膜２を形成し、次に、多結晶シリコン膜３を形成する。多結晶シリコン膜３の形成方法としては、非晶質シリコンを絶縁膜２上に積層し、その非晶質シリコンにアニール処理をして結晶化させることにより多結晶シリコン膜とし、それをパターニングする方法や、非晶質シリコンを絶縁膜２上に積層し、パターニングした後にアニール処理をして多結晶シリコンとする方法等がある。
【００２０】
図２（ｂ）は第２の工程における断面図である。この工程では、まず、絶縁膜２上及び多結晶シリコン膜３上にＳｉＯ２及びＳｉＮからなる絶縁膜４を積層する。次に、Ｍｏからなる電極材料層２５を積層し、その上にゲート電極を形成するためのレジスト８が形成される。
【００２１】
図２（ｃ）は第３の工程における断面図である。本図においては、ゲート絶縁膜４、電極材料層２５及びレジスト８の部分が拡大されている。この工程では、電極材料層をＳＦ６／Ｏ２を用いてプラズマエッチングする。ＳＦ６／Ｏ２は電極材料層と下地であるゲート絶縁膜との選択比が低い（選択比：５前後）ので、エッチングが完了する前の状態、すなわち、エッチングによって電極材料層２５の下のゲート絶縁膜４が露出される前の状態で、この工程におけるエッチングを終了する。
【００２２】
ここで、ＳＦ６のみを用いても同様にエッチングすることができるが、Ｏ２を添加することによりエッチングレートが高まるので、より早くエッチングするにはＳＦ６／Ｏ２を用いると良い。しかし、Ｏ２はエッチングレートを上げる作用があると同時に、レジストをアッシングするという作用ももたらす。この第１のエッチング工程において、レジスト８をアッシングしてしまうと、テーパーの制御がしにくくなる。ゆえに、エッチングレートを高め、且つレジスト８をあまりアッシングしないようにするためには、ＳＦ６／Ｏ２の混合割合を約１：１にすることが望ましい。
【００２３】
図２（ｄ）は第４の工程における断面図である。本図は、図２（ｃ）と同じ部分を拡大したものである。この工程では、まず、前の工程で残された電極材料層２５をＣｌ２／Ｏ２を用いてプラズマエッチングする。Ｃｌ２／Ｏ２における電極材料層とゲート絶縁膜との選択比は３０以上であるため、電極材料層を選択的にエッチングすることができる。さらに、Ｏ２によってレジストが徐々にアッシングされるので、形成するゲート電極にテーパー形状をもたせることができる。このテーパー形状は、Ｃｌ２／Ｏ２の混合割合及び／またはエッチング装置のプラズマ源の出力によって所望の角度をつけることができる。なお、この工程においては、Ｃｌ２とＯ２の混合割合を約１：１とし、テーパーの角度は１５度〜６０度程度とするのが好ましい。
【００２４】
続いて、ゲート電極５をマスクにして、形成すべきトランジスタのタイプに対応する不純物イオン、つまりＰ型またはＮ型のイオンをセルフアライメント注入する。Ｐチャンネル型のトランジスタを形成する場合はＢ（ホウ素）等のＰ型イオンを注入し、Ｎチャンネル型の場合はＰ（リン）等のＮ型イオンを注入する。この注入により、ゲート電極５と重なっている多結晶シリコン膜３の両側にドレイン領域３ｄとソース領域３ｓが形成され、その間の領域がチャネル領域３ｃとなる。なお、先に述べた２つのエッチング工程によってゲート絶縁膜の残膜量を正確に制御できるため、不純物イオンを均一に注入することができ、安定した動作特性を有するＴＦＴが得られる。
【００２５】
不純物イオン注入後、ゲート絶縁膜４上及びゲート電極５上に層間絶縁膜６を積層する。次に、層間絶縁膜６のソース領域３ｓ及びドレイン領域３ｄに対応する領域に、層間絶縁膜６及びゲート絶縁膜４を貫通してコンタクトホールを形成し、そこに金属等を充填することによってソース領域３ｓ及びドレイン領域３ｄと接続するソース電極７及びドレイン電極７を形成する。
【００２６】
なお、Ｃｌ２／Ｏ２を用いてエッチングを行う場合、エッチングの結果生じるＭｏＣｌ６は揮発性が悪いため、反応室内にＭｏＣｌ６が付着することにより反応室が汚染されるという問題が生じる。しかし、前記第１の工程においてＳＦ６／Ｏ２を用いて電極材料層の大半をエッチングするため、Ｃｌ／Ｏ２によるエッチング量は少量で済み、汚染の度合いも低い。
【００２７】
さらに、ＳＦ６／Ｏ２によるエッチングをしたときに生成されるＭｏＦ６は揮発性が良いため、反応室が汚染されない。ゆえに、前記第３の工程及び第４の工程を同じ反応室内で繰り返し行うことにより、前記第４の工程で生じた少量のＭｏＣｌ６を次のＴＦＴに対する前記第３の工程で生成されたＭｏＦ６がＭｏＣｌ６をともなって揮発するので、汚染された反応室内をクリーニングする効果がある。この効果は第４の工程で処理する膜厚を薄くする、つまり、第３の工程でできるだけ厚く、多くエッチングすると特に顕著である。
【００２８】
以上より、図１に示す構造を有するＴＦＴが製造される。
【００２９】
本発明は本実施例に限られるものではなく、様々な変更が可能である。例えば、ＴＦＴを構成する材料等について、透明基板はガラス基板のほかに石英ガラスでも良く、不透明な基板を用いても良い。絶縁膜２、ゲート絶縁膜４及び層間絶縁膜６は、これらを構成する材料であるＳｉＮ及びＳｉＯ２のどちらか一方、もしくはその他の絶縁膜材料を用いても良く、積層順番を変えることもできる。電極材料層２５にはＭｏ以外にＭｏＷ、Ｗ等の高融点金属を用いても良い。ＴＦＴを構成する各層を形成する方法はプラズマＣＶＤ法でも良い。また、ゲート電極形成のためのエッチングに使用するガスは、ＳＦ６の代わりにＣＦ４等、エッチングによって生成するＭｏ含有化合物の揮発性が良いフッ素系のガスを用いても良く、Ｃｌ２の代わりにＨＣｌ等、ゲート電極材料層とゲート絶縁膜との選択比の良い塩素系のガスを用いることもできる。さらに、２つのエッチング工程は別の反応室で行っても良い。
【００３０】
【発明の効果】
以上、本発明によれば、選択比の低いＳＦ６／Ｏ２を用いて電極材料層の大半をエッチングし、残りを選択比の高いＣｌ２／Ｏ２を用いてエッチングするという２段階のエッチング工程を経ることにより、電極材料層を選択的にエッチングでき、且つ所望のテーパー形状を有するゲート電極が形成できるため、ゲート絶縁膜の厚みのばらつきが押さえられ、後の不純物イオン注入工程において、活性層となるシリコン層に対して均一にイオン注入できるという効果を奏する。ゆえに、ステップカバレッジが良く、且つ安定した動作特性を有する薄膜トランジスタを提供できる。また、Ｃｌ２／Ｏ２を用いたエッチングによって反応室内が汚染されても、続いてＳＦ６／Ｏ２を用いてエッチングすることにより、自動的に反応室内をクリーニングすることができる。
【図面の簡単な説明】
【図１】本発明における薄膜トランジスタの実施形態を示す断面図
【図２】本発明における薄膜トランジスタの製造工程別の断面図
【図３】従来の薄膜トランジスタの構造を示す図
【符号の説明】
１、１１　　　　　　　　　　　透明基板
２、４、６、１２、１４、１６　絶縁膜
３、１３　　　　　　　　　　　多結晶シリコン膜
３ｃ、１３ｃ　　　　　　　　　チャネル領域
３ｄ、１３ｄ　　　　　　　　　ドレイン領域
３ｓ、１３ｓ　　　　　　　　　ソース領域
５、１５　　　　　　　　　　　ゲート電極
７、１７　　　　　　　　　　　ソース電極、ドレイン電極
８　　　　　　　　　　　　　　レジスト
２５　　　　　　　　　　　　　電極材料層
【図１】
2004031410.tif 000003
【図２】
2004031410.tif 000004
【図３】
2004031410.tif 000005