(57)【要約】【課題】同期制御用ＭＯＳＦＥＴがオンされたまま制御が停止されて２次側のＬＣ回路が共振を起こし、同期制御用ＭＯＳＦＥＴが破壊されるおそれのない信頼性の高い絶縁型ＤＣ−ＤＣコンバータを提供する。【解決手段】電圧変換用トランス（Ｔ１）を有し該トランスの１次側コイルを駆動するトランジスタ（Ｍ１〜Ｍ４）および２次側の同期制御用トランジスタ（Ｍ５，Ｍ６）を共通の制御回路（２０）で制御する絶縁型ＤＣ−ＤＣコンバータにおいて、上記共通制御回路をトランスの２次側に配置して、１次側接地電位（ＧＮＤ１）ではなく２次側接地電位（ＧＮＤ２）を与えて動作させるとともに、１次側駆動トランジスタには絶縁型信号伝達手段を介して制御信号を供給するように構成した。【選択図】　図１
2004048820.tif 000002
【特許請求の範囲】
【請求項１】
電圧変換用トランスと、
該トランスの１次側コイルに流れる電流をスイッチングして交流駆動するスイッチング回路と、
前記トランスの２次側コイルの一方の端子と基準電位端子との間に接続され前記スイッチング回路のスイッチング動作と同期してオン、オフ制御される同期制御用トランジスタを含み、該同期制御用トランジスタのオン期間の割合が５０％以上となるように制御されて２次側コイルに流れる電流を整流して直流電圧を出力する整流回路と、
該整流回路で整流された電圧を平滑する容量素子と、
前記スイッチング回路を制御する第１制御信号および前記同期制御用トランジスタをオン、オフ制御する第２制御信号を生成する制御回路と、
を備え、前記制御回路で生成された前記第１制御信号が絶縁型信号伝達手段を介して前記スイッチング回路へ供給されるように構成され、前記電圧変換用トランスの１次側の回路の基準電位と２次側の回路の基準電位とが絶縁され、前記制御回路は２次側の基準電位を動作基準として動作するようにされてなることを特徴とする絶縁型電源装置。
【請求項２】
電圧変換用トランスと、
該トランスの１次側コイルに流れる電流をスイッチングして交流駆動するスイッチング回路と、
前記トランスの２次側コイルと直列に接続されたチョークコイルおよび２次側コイルの一方の端子と基準電位端子との間に接続され前記スイッチング回路のスイッチング動作と同期してオン、オフ制御される同期制御用トランジスタを含み２次側コイルに流れる電流を整流して直流電圧を出力する全波整流回路と、
該全波整流回路で整流された電圧を平滑する容量素子と、
前記スイッチング回路を制御する第１制御信号および前記同期制御用トランジスタをオン、オフ制御する第２制御信号を生成する制御回路と、
を備え、前記制御回路で生成された前記第１制御信号が絶縁型信号伝達手段を介して前記スイッチング回路へ供給されるように構成され、前記電圧変換用トランスの１次側の回路の基準電位と２次側の回路の基準電位とが絶縁され、前記制御回路は２次側の基準電位を動作基準として動作するようにされてなることを特徴とする絶縁型電源装置。
【請求項３】
前記スイッチング回路は、電源電圧端子と前記トランスの一次側コイルの第１端子との間に接続された第１ＭＯＳトランジスタと、前記トランスの一次側コイルの第１端子と基準電位端子との間に接続された第２ＭＯＳトランジスタと、前記電源電圧端子と前記トランスの一次側コイルの第２端子との間に接続された第３ＭＯＳトランジスタと、前記トランスの一次側コイルの第２端子と基準電位端子との間に接続された第４ＭＯＳトランジスタとからなり、前記第１ＭＯＳトランジスタと第４ＭＯＳトランジスタは同時にオンする期間があり、前記第２ＭＯＳトランジスタと第３ＭＯＳトランジスタは同時にオンする期間があり、前記基準電位端子には１次側基準電位が印加されていることを特徴とする請求項１または２に記載の絶縁型電源装置。
【請求項４】
前記第１〜第４ＭＯＳトランジスタのゲート端子には、前記制御回路から出力される制御信号を受けて対応するトランジスタをオン、オフ駆動するドライバ回路がそれぞれ接続されていることを特徴とする請求項３に記載の絶縁型電源装置。
【請求項５】
前記電源電圧端子に印加された電圧に基づいて前記制御回路および前記ドライバ回路の動作に必要な電源電圧を生成する補助電源回路を備え、該補助電源回路は、前記ドライバ回路の動作に必要な電源電圧を生成する第１電圧変換回路と、前記制御回路の動作に必要な電源電圧を生成する第２電圧変換回路とを有し、前記第１電圧変換回路は１次側基準電位を基準に動作し、前記第２電圧変換回路は２次側基準電位を基準に動作することを特徴とする請求項４に記載の絶縁型電源装置。
【請求項６】
前記第２制御信号を受けて前記同期制御用トランジスタをオン、オフ駆動するドライバ回路を備え、該ドライバ回路は１次側基準電位を基準に動作するように構成されていることを特徴とする請求項１〜５のいずれかに記載の絶縁型電源装置。
【請求項７】
前記絶縁型信号伝達手段は、パルス・トランスであることを特徴とする請求項１〜６のいずれかに記載の絶縁型電源装置。
【請求項８】
前記制御回路は、前記トランスの１次側コイルに流れる電流の大きさに基づいて軽負荷状態を判定し、該軽負荷状態では前記同期制御用トランジスタを制御する制御信号の出力を停止したまま前記スイッチング回路を制御する信号を出力するように構成されていることを特徴とする請求項１〜７のいずれかに記載の絶縁型電源装置。
【請求項９】
前記制御回路は、前記同期制御用トランジスタを制御する制御信号の出力を停止したまま電源投入時に前記トランスの１次側コイルに流れる電流を徐々に増加させるように前記スイッチング回路を制御する信号を出力するように構成されていることを特徴とする請求項１〜８のいずれかに記載の絶縁型電源装置。
【請求項１０】
前記整流回路は、前記トランスの２次側コイルと直列に接続されたチョークコイルを有することを特徴とする請求項１〜９のいずれかに記載の絶縁型電源装置。
【請求項１１】
電圧変換用トランスと、
該トランスの１次側コイルに流れる電流をスイッチングして交流駆動するスイッチング回路と、
前記トランスの２次側コイルと直列に接続されたチョークコイルおよび２次側コイルの一方の端子と基準電位端子との間に接続され前記スイッチング回路のスイッチング動作と同期してオン、オフ制御される同期制御用トランジスタを含み２次側コイルに流れる電流を整流して直流電圧を出力する全波整流回路と、
該全波整流回路で整流された電圧を平滑する容量素子と、
を含む電源装置に用いられる半導体集積回路であって、
前記スイッチング回路を制御する第１制御信号および前記同期制御用トランジスタをオン、オフ制御する第２制御信号を生成する制御回路と、前記同期制御用トランジスタとが同一チップ上に形成されてなることを特徴とする電源制御用半導体集積回路。
【請求項１２】
前記トランスの２次側コイルの一方の端子と基準電位端子との間と、前記２次側コイルの他方の端子と基準電位端子との間にそれぞれ同期制御用トランジスタが設けられ、これらの同期制御用トランジスタは前記制御回路からの制御信号によって交互にオフ状態されるように構成されていることを特徴とする請求項１１に記載の電源制御用半導体集積回路。
【請求項１３】
前記同期制御用トランジスタは、そのオン期間の１サイクル期間に占める割合が５０％以上となるように制御されることを特徴とする請求項１１または１２に記載の電源制御用半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電圧変換用トランスを備えたスイッチング電源装置さらにはトランスの一次側と二次側の回路が電気的に絶縁された絶縁型ＤＣ−ＤＣコンバータ（直流−直流変換型電源装置）に関し、特に２次側の共振電流の防止に利用して有効な技術に関する。
【０００２】
【従来の技術】
従来、ＤＣ−ＤＣコンバータのひとつに絶縁型ＤＣ−ＤＣコンバータと呼ばれるものがある。絶縁型ＤＣ−ＤＣコンバータは一次側と二次側の絶縁耐圧が数１０００Ｖ以上あることが要求されるため、一次側の回路と二次側の回路にそれぞれ互いに絶縁された別個の基準電位（接地電位）が用いられる。
【０００３】
本発明者等は、負荷変動が比較的大きな電話交換機のようなシステムに好適なスイッチング電源装置を開発するに当たり、図５に示すような絶縁型ＤＣ−ＤＣコンバータについて検討した。
図５の絶縁型ＤＣ−ＤＣコンバータは、ＭＯＳＦＥＴ　Ｍ１〜Ｍ４からなるブリッジ型のスイッチング回路１０でトランスＴ１の１次側コイルを交流駆動し、２次側コイルに誘起される交流電圧をダイオードとして作用する同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６で整流することで、１次側コイルと２次側コイルの巻線比に応じた所望の直流電圧を発生させるようにした電源回路である。本来ダイオードを用いればよい整流素子としてＭＯＳＦＥＴ　Ｍ５，Ｍ６を使用しているのは、ダイオードの順方向電圧による電力損失を減らすことができるためである。ちなみに、ＭＯＳＦＥＴのオン抵抗によるソース・ドレイン間電圧降下はダイオードの順方向電圧よりも小さくすることが可能である。
【０００４】
【発明が解決しようとする課題】
図６は、１次側コイルを交流駆動するスイッチＭＯＳＦＥＴ　Ｍ１〜Ｍ４をオン，オフ制御する信号ＯＵＴ−Ａ〜ＯＵＴ−Ｄと、同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６を制御する信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆのタイミングを示す。図６に示すように、図５のような絶縁型ＤＣ−ＤＣコンバータにおいては、１次側コイルに矢印Ａの方向の電流を流すときには同期制御用ＭＯＳＦＥＴ　Ｍ５を、また１次側コイルに矢印Ａと逆向きに電流を流すときには同期制御用ＭＯＳＦＥＴ　Ｍ６をオフさせないと、２次側コイルが短絡状態となって１次側コイルから２次側コイルへ電力が伝達されないのみならず、ＭＯＳＦＥＴ　Ｍ１，Ｍ４，Ｍ５，Ｍ６またはＭ２，Ｍ３，Ｍ５，Ｍ６に過電流が流れて素子が破壊されてしまうおそれがある。
【０００５】
同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６をオフさせるタイミングは１次側コイルを駆動するＭＯＳＦＥＴ　Ｍ１〜Ｍ４のオン／オフ・タイミングに合わせる必要があるので、同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６を制御する制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆは駆動信号ＯＵＴ−Ａ〜ＯＵＴ−Ｄを生成する制御回路２０で生成するのが望ましい。
【０００６】
しかしながら、一次側の基準電位と二次側の基準電位は絶縁されているため、制御回路２０で生成された制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆを同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６のゲート端子に伝達するためにはパルス・トランスＴ２が必要である。また、トランスを使用すると制御信号は交流波形として伝達されるため、パルス・トランスＴ２の２次側交流電圧で同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６のゲートを直接駆動することはできず、２次側コイルの電圧を一旦ブーストする必要がある。
そこで、図５の回路では、クランプ用ダイオードＤ１，Ｄ２とブースト用の容量Ｃ２，Ｃ３を有する回路と、ブーストされた信号のレベルを弁別する回路とを設けて、同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６を制御する構成を採用した。
【０００７】
しかしながら、図５の回路においては、例えば１次側の入力電圧ＶＩＮの遮断等により制御回路２０が制御を停止した際に、図７（Ａ），（Ｂ）のように制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆの出力がロウレベルに落ちてもブースト用の容量Ｃ２，Ｃ３に電荷が残ってしまう。そして、図５の回路ではこの電荷を引き抜くパスがないため、図７（Ｇ），（Ｈ）のように同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６のゲート電圧ＶＧ５，ＶＧ６がハイレベルに維持されて、Ｍ５，Ｍ６がオンされっぱなしになる。
その結果、出力端子間の平滑容量ＣＳとトランスＴ１の２次側コイルと直列のチョークコイルＬ１，Ｌ２からなるＬＣ回路が共振を起こして、２次側の同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６が破壊されるおそれがあるとともに、共振動作で出力端子間に負の電圧が発生しこの負電圧が印加されることで負荷としての回路やＩＣが破壊されるおそれがあることが分かった。
【０００８】
また、図５の回路においては、例えば軽負荷時等に２次側の同期制御をオフすることで負荷に過大な電圧が印加されないようにする制御が考えられるが、かかる制御のため図７（Ａ），（Ｂ）のように制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆを途中でロウレベルに固定したとしても図５の回路ではブースト用の容量Ｃ２，Ｃ３に電荷が残ってしまう。そのため、２次側の同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６のゲート電圧ＶＧ５，ＶＧ６がハイレベルに維持されてＭ５，Ｍ６がオンされっぱなしになって、トランスＴ１の２次側コイルがショートされた状態で１次側コイルが駆動され続けて１次側の駆動用ＭＯＳＦＥＴ　Ｍ１〜Ｍ４の破壊、１次側コイルの焼損といった問題が発生するおそれがある。
【０００９】
さらに、図５の回路においては、電源立上げ時に負荷となる回路やＩＣに急激に大きな電圧が印加されて素子が破壊されるのを防止するため、１次側コイルから２次側コイルに伝達される電力を徐々に増大させるいわゆるソフトスタートと呼ばれる制御が行なわれることがある。このソフトスタート制御では、２次側の同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６はオフさせたまま１次側コイルの駆動を行なうことが考えられる。
【００１０】
かかる方式を採用した電源システムにおいても、ユーザによる誤操作や落雷等の事故の発生で電源の遮断と再投入が短い時間に行なわれたとすると、電源遮断で制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆの出力が停止してブースト用の容量Ｃ２，Ｃ３に電荷が残り同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６のゲート電圧がハイレベルに維持されてオンになっている状態で、電源が再投入されて制御回路がソフトスタートを開始すると、トランスＴ１の２次側コイルがショートされた状態で１次側コイルが駆動され続けて１次側の駆動用ＭＯＳＦＥＴ　Ｍ１〜Ｍ４の破壊、１次側コイルの焼損といった問題が発生するおそれがある。
【００１１】
この発明の目的は、同期制御用トランジスタがオンされたまま制御が停止されて２次側のＬＣ回路が共振を起こして同期制御用トランジスタが破壊されるのを回避できる信頼性の高い絶縁型ＤＣ−ＤＣコンバータを提供することにある。
この発明の他の目的は、軽負荷時等に２次側の同期制御をオフすることで負荷に過大な電圧が印加されないようにする制御方式を採用した場合において、同期制御用ＭＯＳＦＥＴがオンされトランスＴ１の２次側コイルがショートされた状態で１次側コイルが駆動され続けて１次側の駆動用トランジスタが破壊されたり１次側コイルが焼損したりするのを回避できる信頼性の高い絶縁型ＤＣ−ＤＣコンバータを提供することにある。
【００１２】
この発明のさらに他の目的は、２次側の同期制御用トランジスタをオフさせたまま１次側コイルの駆動を行なうソフトスタート制御を採用した場合において、電源の瞬断あるいは電源の一時的な低下が発生しても、同期制御用トランジスタがオンされトランスＴ１の２次側コイルがショートされた状態で１次側コイルが駆動され続けて１次側の駆動用トランジスタが破壊されたり１次側コイルが焼損したりするのを回避できる信頼性の高い絶縁型ＤＣ−ＤＣコンバータを提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、本発明は、電圧変換用トランスを有し該トランスの１次側コイルを駆動するトランジスタおよび２次側の同期制御用トランジスタを共通の制御回路で制御する絶縁型ＤＣ−ＤＣコンバータにおいて、上記共通制御回路をトランスの２次側に配置して、１次側基準電位（１次側接地電位）ではなく２次側基準電位（２次側接地電位）を与えて動作させるとともに、１次側駆動トランジスタには絶縁型信号伝達手段を介して制御信号を供給するように構成したものである。
【００１４】
上記した手段によれば、制御回路が２次側に配置されているので、同期制御用トランジスタを制御するための制御信号を絶縁型信号伝達手段を介することなく制御回路から直接与えることができるようになるため、ブースト回路を用いることなく同期整流制御動作停止時に同期制御用トランジスタをオフさせることができ、これにより２次側の整流回路が電圧変換用トランスの２次側コイルと直列に接続されたチョークコイルを有する場合、同期制御用トランジスタがオンされたまま制御が停止されて２次側の整流回路を構成するチョークコイルと平滑容量とからなるＬＣ回路が共振を起こし、同期制御用トランジスタが破壊されるのを防止することができる。
【００１５】
また、軽負荷時等に２次側の同期制御をオフすることで負荷に過大な電圧が印加されないようにする制御方式を採用した電源装置や、２次側の同期制御用ＭＯＳＦＥＴをオフさせたまま１次側コイルの駆動を行なうソフトスタート制御を採用した電源装置で電源の瞬断あるいは電源の一時的な低下が発生した場合に、同期制御用トランジスタをオフしたいときに確実にオフさせることができるため、同期制御用ＭＯＳＦＥＴがオンされトランスの２次側コイルがショートされた状態で１次側コイルが駆動されるのを防止することができる。
【００１６】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明に係る絶縁型ＤＣ−ＤＣコンバータの第１の実施例を示す。図において、Ｔ１は電圧変換用のトランス、１０はこのトランスＴ１の１次側コイルを交流駆動するスイッチング回路、２０はこのスイッチング回路１０を駆動制御するＩＣ化された制御回路、３０はトランスＴ１の２次側コイルに誘起される交流電圧を整流して直流電圧に変換する全波整流回路、５０は変換された直流電圧の電圧レベルを検出し上記制御回路２０にフィードバックする出力電圧検出回路、ＣＢは整流回路３０で整流された電圧を平滑する平滑容量、ＤＲＶ５，ＤＲＶ６は制御回路からの制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆを受けて整流回路３０を構成する同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６を駆動するゲート・ドライバ回路、６０は４８Ｖの入力直流電圧を受けて上記制御回路２０等に必要な１２Ｖのような直流電源電圧Ｖｃｃ１，Ｖｃｃ２を生成して供給するスイッチング・レギュレータからなる補助電源回路である。また、ＲＬは負荷となる回路やＩＣを等価抵抗として表わしたものである。
【００１７】
なお、ゲート・ドライバ回路ＤＲＶ５，ＤＲＶ６を省略して制御回路２０からの制御信号で同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６を直接駆動することもできる。また、同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６を制御回路２０と同一の半導体チップ上に形成することも可能である。
【００１８】
上記スイッチング回路１０は、４８Ｖのような直流電圧が印加される電圧入力端子ＶＩＮと１次側基準電位（接地電位）ＧＮＤ１との間に直列に接続されたＮチャネルＭＯＳＦＥＴ　Ｍ１，Ｍ２およびＭ３，Ｍ４と、これらのスイッチＭＯＳＦＥＴ　Ｍ１〜Ｍ４のゲート端子をそれぞれ駆動するＩＣ化されたゲート・ドライバ回路ＤＲＶ１〜ＤＲＶ４とから構成されている。
【００１９】
制御回路２０は、２次側基準電位ＧＮＤ２が接地電位とされ、図２（Ａ）〜（Ｄ）に示すようなタイミングの制御信号ＯＵＴ−Ａ〜ＯＵＴＤを出力してスイッチＭＯＳＦＥＴ　Ｍ１〜Ｍ４のうちＭ１とＭ４をオン、またはＭ２とＭ３をオンさせることでトランスＴ１の１次側コイルに順方向の電流と逆方向の電流を交互に流して交流駆動する。
【００２０】
また、制御回路２０は、図２に示されているように、トランスＴ１の１次側コイルの駆動ＭＯＳＦＥＴ　Ｍ１〜Ｍ４の制御信号ＯＵＴ−Ａ〜ＯＵＴ−Ｄによるオン・オフ動作に合わせて制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆをロウレベルに変化させて、２次側の同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６をオン、オフさせる同期整流制御を行なう。なお、この実施例のＤＣ−ＤＣコンバータでは、１次側コイルの駆動ＭＯＳＦＥＴ
Ｍ１〜Ｍ４の１サイクル期間に対するオン期間の割合は最大５０％である。
【００２１】
また、この実施例では、トランスＴ１の１次側コイルと直列に電流センス用のトランスＴ２が接続され、この電流センス用トランスＴ２の２次側コイルの一端が制御回路２０に、また他端が２次側基準電位ＧＮＤ２に接続され、制御回路２０はトランスＴ２により電流−電圧変換された検出電圧を受けて、１次側コイルの駆動電流の値が所望の範囲に入るように制御信号ＯＵＴ−Ａ〜ＯＵＴ−Ｄの立上り／立下りタイミングとパルス幅を調節する。さらに、制御回路２０は、電流センス用トランスＴ２の２次側コイルの検出電圧に基づいて負荷が非常に軽くなったと判断した場合には、トランスＴ１の２次側の同期制御を停止して同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６をオフさせる制御も行なう。
【００２２】
ゲート・ドライバ回路ＤＲＶ１〜ＤＲＶ４には、制御回路２０から出力される制御信号ＯＵＴ−Ａ〜ＯＵＴ−Ｄがパルス・トランスＴ３，Ｔ４を介して入力されている。より詳細には、パルス・トランスＴ３，Ｔ４は各々２次側コイルが２つずつ設けられており、制御信号ＯＵＴ−Ａ，ＯＵＴ−Ｂがパルス・トランスＴ３の１次側コイルに印加され、制御信号ＯＵＴ−Ｃ，ＯＵＴ−Ｄがパルス・トランスＴ４の１次側コイルに印加されるとともに、パルス・トランスＴ３の２次側コイルＴＬ１，ＴＬ２の一方の端子がゲート・ドライバ回路ＤＲＶ１，ＤＲＶ２の入力端子に接続され、パルス・トランスＴ４の２次側コイルＴＬ３，ＴＬ４の他方の端子がゲート・ドライバ回路ＤＲＶ３，ＤＲＶ４の入力端子に接続されている。
【００２３】
図１において、コイルＴＬ１（ＴＬ３）とＴＬ２（ＴＬ４）に付されている「・」の位置が異なるのは、コイルＴＬ１（ＴＬ３）とＴＬ２（ＴＬ４）とでは巻線の向きが逆であることを意味している。このように、２次側に巻線の向きが逆である２つのコイルＴＬ１，ＴＬ２とＴＬ３，ＴＬ４を設けることにより、同一の制御信号から互いに逆相の信号を生成することができ、これによってスイッチＭＯＳＦＥＴ　Ｍ１とＭ２、またＭ３とＭ４がそれぞれ同時にオン状態またはオフ状態に制御される。
【００２４】
また、上記のようにパルス・トランスＴ３，Ｔ４を介してスイッチＭＯＳＦＥＴ　Ｍ１〜Ｍ４の制御信号を伝達することにより、スイッチング回路１０の基準電位と制御回路２０の基準電位が絶縁されていても正しい制御動作を行なわせることができる。さらに、この実施例では、上記パルス・トランスＴ３，Ｔ４の２次側コイルＴＬ１〜ＴＬ４の他方の端子は、対応するスイッチＭＯＳＦＥＴ　Ｍ１〜Ｍ４のソース端子に接続されている。そのため、スイッチＭＯＳＦＥＴ　Ｍ１〜Ｍ４のゲート電圧のピーク値を、ソース電圧を基準にして設定することができ、各ＭＯＳＦＥＴ　Ｍ１〜Ｍ４のドレイン電流が同一になるように駆動することができる。
【００２５】
一方、ゲート・ドライバ回路ＤＲＶ１〜ＤＲＶ４の接地端子は対応するスイッチＭＯＳＦＥＴ　Ｍ１〜Ｍ４のソース端子に接続されるとともに、ゲート・ドライバ回路ＤＲＶ１〜ＤＲＶ４の電源電圧端子には補助電源回路６０から出力される１２Ｖの電圧がダイオードＤ０を介して供給され、電流の逆流が防止されるようにされている。さらに、ゲート・ドライバ回路ＤＲＶ１〜ＤＲＶ４の電源電圧端子と接地端子との間には容量Ｃ０が接続されており、ＭＯＳＦＥＴ　Ｍ１〜Ｍ４のソース電位が変動してもゲート・ドライバ回路ＤＲＶ１〜ＤＲＶ４の電源電圧端子−接地端子間電圧はほぼ一定に保たれ、逆バイアスの電圧が印加されるのが回避されるようになっている。
【００２６】
また、上記制御回路２０には、抵抗Ｒ１１，Ｒ１２からなる抵抗分割回路で分圧された電圧が入力される端子Ｐ１と、該端子の電圧が所定のレベル以上か以下かを検出する電圧比較回路２１とが設けられており、入力電圧ＶＩＮが所定のレベル以下に下がるとスイッチングＭＯＳＦＥＴ　Ｍ１〜Ｍ４の駆動を停止する。なお、図示しないが、制御回路２０には外部から入力される指令信号ＲＭＴでトランスＴ１の１次側の駆動と２次側の同期制御を停止するリモート制御端子Ｐ２が設けられている。
【００２７】
さらに、この実施例の制御回路２０には、電源の立上り時に１次側コイルの駆動電流を徐々に増加させて、負荷に急激に大きな電流が供給されるのを回避するソフトスタート回路２２が設けられている。ソフトスタート回路２２は、例えば定電流源とそれにより充電される容量素子とからなる積分回路のような出力電圧を徐々に増加させる回路を備え、電源投入後容量素子の充電電圧が所定のレベルに達するまではスイッチＭＯＳＦＥＴ　Ｍ１〜Ｍ４のオン時間を徐々に長くさせる、つまりトランスＴ１の１次側コイルの電流が次第に増加するような制御を行なう。
【００２８】
また、特に制限されるものでないが、この実施例では、ソフトスタート制御の際には２次側の同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６をオン、オフ制御する信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆをロウレベルに固定させる。かかる制御は、例えばソフトスタートの際にソフトスタート回路２２から出力される信号で制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆを出力するバッファ回路を制御して、その出力をロウレベルに固定させるような構成をとることで実現できる。
【００２９】
この実施例においては、全波整流回路３０は、トランスＴ１の２次側コイルの両端子と一方の出力端子ＶＯＵＴ（＋）との間にそれぞれ接続されたチョークコイルＬ１，Ｌ２と、トランスＴ１の２次側コイルの両端子と他方の出力端子ＶＯＵＴ（−）との間にそれぞれ接続された同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６とにより構成されている。
【００３０】
この実施例の全波整流回路３０は、１次側コイルの交流駆動で２次側コイルに誘起された交流電圧により、２次側コイルに図１の上から下へ向って電流が流れるときはチョークコイルＬ２を通して、また２次側コイルに下から上に向って電流が流れるときはチョークコイルＬ１を通してそれぞれ出力端子ＶＯＵＴ（＋）へ電流が流されることにより整流が行なわれ、１次側コイルと２次側コイルの巻線比に応じた直流電圧を発生させる。
【００３１】
チョークコイルＬ１，Ｌ２および同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６をダイオードに置き換えても全波整流回路として機能することができる。ダイオードの代わりに同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６を用いているのは、ダイオードの順方向電圧で損失が生じるのを減らすためである。本発明は、同期制御用ＭＯＳＦＥＴ　Ｍ５またはＭ６のいずれか一方が存在する場合に適用すると有効であり、例えばＭ５がＭＯＳＦＥＴの場合にはＭ６およびＬ１，Ｌ２の代わりにダイオードを使用するようにしてもよい。
【００３２】
出力電圧検出回路５０は、出力端子ＶＯＵＴ（＋），ＶＯＵＴ（−）間に直列に接続された抵抗Ｒ３，Ｒ４からなる抵抗分割回路により構成されており、抵抗Ｒ３，Ｒ４の抵抗比で出力電圧を分割した電圧が制御回路２０に供給され、制御回路２０は内部の電圧比較回路により参照電圧と比較することで所望のレベル以上の出力電圧が発生しているか知ることができるようになっている。
【００３３】
この実施例のＤＣ−ＤＣコンバータにおいては、電源遮断や軽負荷時に制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆが共にロウレベルに固定されると、ゲート・ドライバ回路ＤＲＶ５，ＤＲＶ６の出力が共にロウレベルにされて直ちに同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６がオフの状態にされる。その結果、整流回路のチョークコイルＬ１，Ｌ２と平滑容量ＣＢが共振動作を起こすのを回避することができる。
【００３４】
また、軽負荷時等に２次側の同期制御をオフすることで負荷に過大な電圧が印加されないようにする制御方式を採用した場合や２次側の同期制御用ＭＯＳＦＥＴをオフさせたまま１次側コイルの駆動を行なうソフトスタート制御を採用し電源の瞬断あるいは電源の一時的な低下が発生した場合に、制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆがロウレベルに変化されると直ちに同期制御用ＭＯＳＦＥＴ　Ｍ５，Ｍ６がオフされるため、同期制御用ＭＯＳＦＥＴがオンされトランスＴ１の２次側コイルがショートされた状態で１次側コイルが駆動され続けて、１次側の駆動用ＭＯＳＦＥＴが破壊されたり１次側コイルが焼損したりするおそれがない。
【００３５】
しかも、図５の回路と比較すると明らかなように、本実施例のＤＣ−ＤＣコンバータは制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆを伝達するパルス・トランスや検波された信号のレベルを押し上げるブースト容量などが不用であるため、２次側の回路が簡単になる。また、出力レベルを検出する電圧比較回路や検出したレベルを制御回路２０へフィードバックするためのフォトカプラも不用であるため、部品点数が減少しシステムを安価に構成することができるという利点がある。
【００３６】
図３には、上記補助電源回路６０の構成例が示されている。図３に示されているように、この実施例の補助電源回路６０は、トランスＴ０と、該トランスＴ０の一次側コイルと直列に接続された同期制御用トランジスタＱ０と、該トランジスタＱ０をオン、オフ制御するパルス生成回路ＰＬＧとを有するスイッチング・レギュレータにより構成されている。
【００３７】
通常のスイッチング・レギュレータとの違いは、トランスＴ０はコアを共通にする２個の２次側コイルＴＬ１１，ＴＬ１２を備えており、コイルＴＬ１１の一端はダイオードＤ１１を介して出力端子ＯＵＴ１に、また他端は１次側の基準電圧ＧＮＤ１に接続され、コイルＴＬ１２の一端はダイオードＤ１２を介して出力端子ＯＵＴ２に、また他端は２次側の基準電圧ＧＮＤ２に接続されている点にある。このように、基準電圧が分離して設けられることにより、補助電源回路６０内においても、１次側回路と２次側回路との電気的な絶縁が確保される。
【００３８】
図４には、上記ゲート・ドライバ回路ＤＲＶ５（ＤＲＶ６）の電源系と、制御信号ＯＵＴ−Ｅ，ＯＵＴ−Ｆを出力する制御回路２０側のバッファ回路ＢＦＦの電源系の構成例が示されている。図４に示されているように、制御回路２０には、前記補助電源回路６０から供給される１２Ｖのような電圧Ｖｃｃ２から内部論理回路２３の動作に必要な５Ｖのような内部電源電圧Ｖｃｃｉを生成する内部電源回路２４が設けられており、バッファ回路ＢＦＦはこの内部電源電圧Ｖｃｃｉにより動作する。なお、この内部電源電圧Ｖｃｃｉは参照電圧Ｖｒｅｆとしてチップ外部へ出力される。
【００３９】
上記内部電源回路２４は、１２Ｖの外部電源電圧Ｖｃｃ２が印加される端子と２次側の基準電圧ＧＮＤ２が印加される端子との間に直列に接続されたトランジスタＱ１および抵抗Ｒ２１，Ｒ２２と、抵抗Ｒ２１，Ｒ２２の接続ノードの電位と２．５Ｖのような定電圧とを比較してトランジスタＱ１のベース電圧を制御する差動アンプＡＭＰとから構成されている。一方、外部のゲート・ドライバ回路ＤＲＶ５（ＤＲＶ６）は、基準電圧ＧＮＤ２を接地電位とし５Ｖのような定電圧ＶＢ１を電源電圧として動作するように構成される。
【００４０】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば上記実施例では、制御回路２０がソフトスタート回路２２を有すると説明したが、ソフトスタート回路を備えていない場合にも本発明を適用することができる。また、スイッチング回路１０を構成するゲート・ドライバ回路ＤＲＶ１〜ＤＲＶ４を省略して、パルス・トランスＴ３，Ｔ４の２次側コイルの誘起電圧で直接スイッチＭＯＳＦＥＴ　Ｍ１〜Ｍ４を駆動するように構成しても良い。
【００４１】
さらに、実施例では、１次側と２次側の絶縁を保ったままそれぞれの側の回路を制御するため信号の伝達にパルス・トランスを用いたが、パルス・トランスの代わりにフォトカプラを用いて１次側と２次側との間の信号の伝達を行なうようにして構成しても良い。
【００４２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、制御回路が２次側に配置されているので、同期制御用トランジスタを制御するための制御信号を絶縁型信号伝達手段を介することなく制御回路から直接与えることができるようになるため、ブースト回路を用いることなく同期整流制御動作停止時に同期制御用トランジスタをオフさせることができ、これにより２次側の整流回路が電圧変換用トランスの２次側コイルと直列に接続されたチョークコイルを有する場合、同期制御用トランジスタがオンされたまま制御が停止されて２次側の整流回路を構成するチョークコイルと平滑容量とからなるＬＣ回路が共振を起こし、同期制御用トランジスタが破壊されるのを防止することができる信頼性の高い絶縁型ＤＣ−ＤＣコンバータを実現することができる。
【００４３】
また、本発明を適用すると、同期制御用トランジスタをオフしたいときに確実にオフさせることができるため、軽負荷時等に２次側の同期制御をオフすることで負荷に過大な電圧が印加されないようにする制御方式を採用した場合や２次側の同期制御用ＭＯＳＦＥＴをオフさせたまま１次側コイルの駆動を行なうソフトスタート制御を採用し電源の瞬断あるいは電源の一時的な低下が発生した場合に、同期制御用ＭＯＳＦＥＴがオンされトランスＴ１の２次側コイルがショートされた状態で１次側コイルが駆動され続けて、１次側の駆動用ＭＯＳＦＥＴが破壊されたり１次側コイルが焼損したりするおそれのない信頼性の高い絶縁型ＤＣ−ＤＣコンバータおよび電源制御用ＩＣを実現できるようになる。
【図面の簡単な説明】
【図１】本発明に係る絶縁型ＤＣ−ＤＣコンバータの一実施例を示す概略構成図である。
【図２】実施例の絶縁型ＤＣ−ＤＣコンバータにおける１次側コイルの駆動制御信号と２次側同期制御信号の電圧波形を示す波形図である。
【図３】実施例の絶縁型ＤＣ−ＤＣコンバータに用いられる補助電源回路の構成例を示す概略構成図である。
【図４】実施例の絶縁型ＤＣ−ＤＣコンバータを構成する制御回路の同期制御信号の出力回路とその電源回路およびゲート・ドライバ回路の電源系の構成を示す回路構成図である。
【図５】本発明に先立って検討した絶縁型ＤＣ−ＤＣコンバータを示す回路構成図である。
【図６】図５の絶縁型ＤＣ−ＤＣコンバータにおける１次側コイルの駆動制御信号と２次側同期制御信号および同期ＭＯＳ駆動回路内の各部の電圧波形を示す波形図である。
【図７】図５の絶縁型ＤＣ−ＤＣコンバータにおける同期制御信号が共にロウレベルに変化された場合のリセット回路と同期ＭＯＳ駆動回路内の各部の電圧波形を示す波形図である。
【符号の説明】
１０　スイッチング回路
２０　制御回路（ＩＣ）
２１　電源レベル検出回路
２２　ソフトスタート回路
３０　整流回路
５０　出力レベル検出回路
Ｔ１　電圧変換用トランス
Ｔ２，Ｔ３　信号伝達用パルス・トランス
ＣＢ　平滑用コンデンサ
Ｌ１，Ｌ２　整流用チョークコイル
【図１】
2004048820.tif 000003
【図２】
2004048820.tif 000004
【図３】
2004048820.tif 000005
【図４】
2004048820.tif 000006
【図５】
2004048820.tif 000007
【図６】
2004048820.tif 000008
【図７】
2004048820.tif 000009