(57)【要約】【課題】簡易な回路構成で、低電圧振幅の入力パルス信号をレベル変換可能なレベルシフタ回路を提供する。【解決手段】インバータ４０は、ノード１５の電圧および所定の反転電圧の高低に応じて、出力信号ＳＯＵＴを高電圧ＶＨまたは低電圧ＶＬで駆動する。電圧調整部２０は、ノード１５の電圧と反転電圧とが異なるときにはノード１５の電圧を反転電圧へＲＣ積に応じた時定数で近づける駆動力を有し、かつ、入力信号ＳＩＮの電圧変動をキャパシタ２１，２２によってノード１５に伝達する。この結果、入力信号の電圧変動が、レベルシフタ回路１０を構成するトランジスタ３１，３２，４１，４２のしきい値電圧の絶対値より小さいときにも、インバータ４０の出力を反転させて、出力信号を駆動することができる。【選択図】        図１
2004242084.tif 000002
【特許請求の範囲】
【請求項１】
矩形波状の入力信号を受ける入力ノードと、
前記入力信号の電圧振幅が変換された出力信号が出力される出力ノードと、
第１の内部ノードの電圧が所定の反転電圧よりも高いときおよび低いときのそれぞれにおいて、前記出力信号を高電圧および低電圧の異なる一方ずつで駆動するための信号駆動部と、
前記入力ノードの電圧変化を前記第１の内部ノードへ伝達するとともに、前記第１の内部ノードが前記反転電圧と異なるときには前記第１の内部ノードの電圧を前記反転電圧へ所定の時定数で近づける電圧調整部とを備える、レベルシフタ回路。
【請求項２】
前記信号駆動部は、
前記高電圧の供給を受ける第１の電圧ノードと電気的に接続されたソース、前記出力ノードと電気的に接続されたドレイン、および前記第１の内部ノードと電気的に接続されたゲートを有する第１のＰ型トランジスタと、
前記低電圧の供給を受ける第２の電圧ノードと電気的に接続されたソース、前記出力ノードと電気的に接続されたドレイン、および前記第１の内部ノードと電気的に接続されたゲートを有する第１のＮ型トランジスタとを含む、請求項１記載のレベルシフタ回路。
【請求項３】
前記電圧調整部は、
前記入力ノードおよび第２の内部ノードの間に接続された第１のキャパシタと、
前記入力ノードおよび第３の内部ノードの間に接続された第２のキャパシタと、
前記第１の電圧ノードと電気的に接続されたソース、前記第１の内部ノードと電気的に接続されたドレイン、および前記第２の内部ノードと電気的に接続されたゲートとを有する第２のＰ型トランジスタと、
前記第２の電圧ノードと電気的に接続されたソース、前記第１の内部ノードと電気的に接続されたドレイン、および前記第３の内部ノードと電気的に接続されたゲートとを有する第２のＮ型トランジスタと、
前記第１および第２の内部ノードの間に接続される第１の抵抗と、
前記第１および第３の内部ノードの間に接続される第２の抵抗とを含む、請求項２記載のレベルシフタ回路。
【請求項４】
前記電圧調整部は、
前記入力ノードおよび第２の内部ノードの間に接続されたキャパシタと、
前記第１の電圧ノードと電気的に接続されたソース、前記第１の内部ノードと電気的に接続されたドレイン、および前記第２の内部ノードと電気的に接続されたゲートを有する第２のＰ型トランジスタと、
前記第２の電圧ノードと電気的に接続されたソース、前記第１の内部ノードと電気的に接続されたドレイン、および前記第２の内部ノードと電気的に接続されたゲートを有する第２のＮ型トランジスタと、
前記第１および第２の内部ノードの間に接続される抵抗とを含む、請求項２記載のレベルシフタ回路。
【請求項５】
前記電圧調整部は、
前記入力ノードおよび第２の内部ノードの間に接続されたキャパシタと、
前記第１の電圧ノードおよび前記第１の内部ノードの間に電気的に接続された第１の抵抗と、
前記第２の電圧ノードおよび前記第１の内部ノードの間に電気的に接続された第２の抵抗とを含む、請求項２記載のレベルシフタ回路。
【請求項６】
前記入力信号の電圧振幅は、前記第２のＰ型およびＮ型トランジスタの各々のしきい値電圧の絶対値より小さい、請求項３または４に記載のレベルシフタ回路。
【請求項７】
前記入力信号の電圧振幅は、前記第１のＰ型およびＮ型トランジスタの各々のしきい値電圧の絶対値より小さい、請求項５記載のレベルシフタ回路。
【請求項８】
前記第１のＰ型およびＮ型トランジスタの各々のしきい値電圧の絶対値をＶＴとし、前記高電圧および前記低電圧をそれぞれＶＨおよびＶＬとすると、
ＶＴ＞（ＶＨ−ＶＬ）／４が成立する、請求項５記載のレベルシフタ回路。
【請求項９】
前記レベルシフタ回路の非動作時において、前記第１の電圧ノードへの前記高電圧の供給と、前記第２の電圧ノードへの前記低電圧の供給とを停止する電圧供給停止部をさらに備える、請求項１〜５のいずれか１項に記載のレベルシフタ回路。
【請求項１０】
前記電圧調整部において前記時定数は、内部ノードに対して接続された全抵抗成分の抵抗値および全容量成分の容量値の積ＲＣの設計によって、前記入力信号のレベル遷移に応答して変化した前記内部ノードの電圧が、前記入力信号のレベルが反転するまでの間に、前記信号駆動部の反転電圧に到達しないように定められる、請求項１〜５のいずれか１項に記載のレベルシフタ回路。
【請求項１１】
前記積ＲＣは、前記入力信号のレベルが反転するまでの期間を（Ｔ／２）とすると、
ＲＣ≧（Ｔ／２）・（１／ｌｎ２）を満足するように設計される、請求項１０記載のレベルシフタ回路。
【請求項１２】
前記第１および第２のＰ型トランジスタならびにＮ型トランジスタは、薄膜トランジスタで構成される、請求項１〜５のいずれか１項に記載のレベルシフタ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、矩形波信号の電圧レベルを変換するレベルシフタ回路に関し、より特定的には、しきい値電圧が比較的大きい電界効果型トランジスタを含むレベルシフタ回路に関する。
【０００２】
【従来の技術】
半導体集積回路等において、動作電圧の異なる複数の機能ブロック間で共通の信号を使用するために、矩形波信号（パルス信号）の電圧レベルを変換するレベルシフタ回路が必要となる。一般的には、レベルシフタ回路は、低電圧振幅の入力信号を高電圧振幅の出力信号へ変換する。従来のレベルシフタ回路は、入力信号の正相および逆相信号をそれぞれゲートに受ける２つの電界効果型トランジスタを入力段とした差動増幅動作によって、高電圧振幅の出力信号を得る構成が一般的であった（たとえば特許文献１）。
【０００３】
【特許文献１】
特開２０００−３１５９４３号公報（第１図）
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来のレベルシフタ回路においては、入力信号の正相および逆相を入力とする２系統の回路を必要とするので、信号線数の増大および回路規模の増大といった問題点が生じる。
【０００５】
また、差動増幅のためには入力段の電界効果型トランジスタが相補的にオンおよびオフする必要があるので、入力段の電界効果型トランジスタのしきい値電圧よりも電圧振幅が小さい入力信号には対応することができない。したがって、液晶パネルなどに用いられる薄膜トランジスタ（ＴＦＴ）素子等の、比較的しきい値電圧が必然的に大きくなってしまう電界効果型トランジスタを用いてレベルシフタ回路を構成する場合には、低電圧振幅の入力信号をレベル変換することが困難になってしまう。
【０００６】
この発明はこのような問題点を解決するためになされたものであって、この発明の目的は、回路規模が小さく、かつ、しきい値電圧の比較的大きい電界効果型トランジスタを適用しても低電圧振幅の入力信号をレベル変換可能なレベルシフタ回路の構成に関する。
【０００７】
【課題を解決するための手段】
この発明に従うレベルシフタ回路は、矩形波状の入力信号を受ける入力ノードと、入力信号の電圧振幅が変換された出力信号が出力される出力ノードと、第１の内部ノードの電圧が所定の反転電圧よりも高いときおよび低いときのそれぞれにおいて、出力信号を高電圧および低電圧の異なる一方ずつで駆動するための信号駆動部と、入力ノードの電圧変化を第１の内部ノードへ伝達するとともに、第１の内部ノードが反転電圧と異なるときには第１の内部ノードの電圧を反転電圧へ所定の時定数で近づける電圧調整部とを備える。
【０００８】
【発明の実施の形態】
以下において、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下における同一符号は、同一または相当部分を示すものとする。
【０００９】
［実施の形態１］
図１は、本発明の実施の形態１に従うレベルシフタ回路の構成を示す回路図である。
【００１０】
図１を参照して、本発明の実施の形態１のレベルシフタ回路１０は、矩形波状の入力信号ＳＩＮが入力される入力ノード１１と、入力信号ＳＩＮがレベル変換された矩形波状の出力信号ＳＯＵＴが出力される出力ノード１２と、入力段を構成する電圧調整部２０と、信号駆動部として設けられるインバータ４０とを備える。
【００１１】
入力信号ＳＩＮの論理ローレベル（以下、単に「Ｌレベル」とも称する）は、電圧ＶＩＬに設定され、その論理ハイレベル（以下、単に「Ｈレベル」とも称する）は、電圧ＶＩＨに設定されている。
【００１２】
電圧調整部２０は、キャパシタ２１および２２と、Ｐ型トランジスタ３１と、Ｎ型トランジスタ３２と、抵抗３３，３４とを含む。キャパシタ２１は、入力ノード１１およびノード１６の間に接続され、キャパシタ２２は、入力ノード１１およびノード１７の間に接続される。抵抗３３は、ノード１５およびノード１６の間に電気的に接続され、抵抗３４は、ノード１５およびノード１７の間に電気的に接続される。
【００１３】
Ｐ型トランジスタ３１およびＮ型トランジスタ３２は、各々がダイオード接続されて、高電圧ＶＨを供給する電圧ノード１３および低電圧ＶＬを供給する電圧ノード１４の間に直列に接続される。互いに接続されたＰ型トランジスタ３１およびＮ型トランジスタ３２のドレインは、ノード１５と電気的に接続される。
【００１４】
具体的には、Ｐ型トランジスタ３１は、電圧ノード１３と電気的に接続されたソースと、ノード１５と電気的に接続されたドレインと、ノード１６と電気的に接続されたゲートとを有する。Ｎ型トランジスタ３２は、電圧ノード１４と電気的に接続されたソースと、ノード１５と電気的に接続されたドレインと、ノード１７と電気的に接続されたゲートとを有する。
【００１５】
インバータ４０は、ＣＭＯＳインバータ構成を有し、ノード１５の電圧に応じて相補にオンおよびオフされる、Ｐ型トランジスタ４１およびＮ型トランジスタ４２を有する。Ｐ型トランジスタ４１は、電圧ノード１３と電気的に接続されたソースおよびノード１５と電気的に接続されたゲートとを有する。Ｎ型トランジスタ４２は、電圧ノード１４と電気的に接続されたソースおよびノード１５と電気的に接続されたゲートを有する。Ｐ型トランジスタ４１およびＮ型トランジスタ４２の各々のドレインは、出力ノード１２と電気的に接続される。
【００１６】
Ｐ型トランジスタ３１，４１およびＮ型トランジスタ３２および４２は、電界効果型トランジスタであるが、比較的しきい値電圧の大きいタイプのもの、たとえばＴＦＴ素子が適用されるものとする。
【００１７】
一般的に知られているように、ノード１５の電圧が下記（１）式で示される反転電圧ＶＴＬよりも高いかまたは低いかに応じて、インバータ４０の出力電圧、すなわち出力信号ＳＯＵＴの電圧レベルは反転される。
【００１８】
ＶＴＬ＝（ＶＨ−ＶＴＮ＋ＶＴＰ＋ＶＬ）／２  ・・・（１）
（１）式中でＶＴＮはＮ型トランジスタ４１のしきい値電圧を示し、ＶＴＰはＰ型トランジスタのしきい値電圧を示す。以下、本実施の形態においては、｜ＶＴＮ｜＝｜ＶＴＰ｜＝ＶＴであるものとする。この条件下では、反転電圧ＶＴＬは下記（２）式で与えられる。
【００１９】
ＶＴＬ＝（ＶＨ＋ＶＬ）／２  ・・・（２）
したがって、インバータ４０は、ノード１５の電圧をＶＩＮとすると、ＶＩＮ＜ＶＴＬのときには出力信号ＳＯＵＴを高電圧ＶＨで駆動し、ＶＩＮ＞ＶＴＬのときには出力信号ＳＯＵＴを低電圧ＶＬで駆動する信号駆動部として動作する。高電圧ＶＨおよび低電圧ＶＬは、出力信号ＳＯＵＴに必要な電圧振幅に対応して決定される。出力信号の電圧振幅（ＶＨ−ＶＬ）は、入力信号ＳＩＮの電圧振幅（ＶＩＨ−ＶＩＬ）よりも大きい。
【００２０】
次に、図１に示したレベルシフタ回路の動作について説明する。たとえば、以下においては、入力信号が０〜３（Ｖ）の電圧振幅（すなわちＶＩＬ＝０（Ｖ），ＶＩＨ＝３（Ｖ））とし、出力信号ＳＯＵＴが−２〜１０（Ｖ）の電圧振幅（すなわちＶＨ＝１０（Ｖ），ＶＬ＝−２（Ｖ））を有するものとする。
【００２１】
入力ノード１１の電圧が一定であるとき、すなわち直流電圧が印加されているときには、ノード１５の電圧は、Ｐ型トランジスタ３１およびＮ型トランジスタ３２の特性、特にしきい値電圧へ依存した一定電圧へ収束する。当該一定電圧は、インバータ４０の反転電圧と同一レベルに設計される。たとえば、Ｐ型トランジスタ３１およびＮ型トランジスタ３２の特性およびトランジスタサイズを同等とすることにより、電圧調整部２０は、ノード１５を（ＶＨ＋ＶＬ）／２へ、すなわち（２）式に示した反転電圧ＶＴＬへ収束させることができる。上記の電圧条件では、ＶＴＬ＝４（Ｖ）となる。
【００２２】
この状態から、入力ノード１１へ矩形波状の入力信号ＳＩＮを与えると、微分要素であるキャパシタ２１および２２によって、入力信号ＳＩＮのレベル遷移時に生じた３（Ｖ）の電圧変動は、容量結合によって各ノード１５〜１７へ伝達される。
【００２３】
入力信号ＳＩＮがＬレベルからＨレベルへ遷移するときには、ノード１５の電圧は反転電圧ＶＴＬから上昇する。これに応答して、Ｐ型トランジスタ３１の通過電流が減少し、Ｎ型トランジスタ３２の通過電流は増大する。すなわちＰ型トランジスタ３１は抵抗値が減少し、トランジスタ３２は抵抗値が増加する。
【００２４】
これにより、ダイオード接続されたＰ型トランジスタ３１およびＮ型トランジスタ３２の抵抗比に依存するノード１５の電圧は、反転電圧ＶＴＬから大幅に上昇する。この結果、インバータ４０では、Ｐ型トランジスタ４１がターンオフし、Ｎ型トランジスタ４２がターンオンされて、出力信号ＳＯＵＴは、低電圧ＶＬ（Ｌレベル）へ駆動される。
【００２５】
反対に、入力信号ＳＩＮがＨレベルからＬレベルに遷移したときには、ノード１５の電圧は反転電圧ＶＴＬから下降する。これに応答して、Ｎ型トランジスタ３２の通過電流が減少し、Ｐ型トランジスタ３１の通過電流は増大する。これにより、ノード１５の電圧は、反転電圧ＶＴＬから大幅に下降する。この結果、インバータ４０では、Ｐ型トランジスタ４１がターンオンし、Ｎ型トランジスタ４２がターンオフされて、出力信号ＳＯＵＴは、高電圧ＶＨ（Ｈレベル）へ駆動される。
【００２６】
したがって、入力ノード１１に生じる電圧変動（３（Ｖ））、すなわち入力信号ＳＩＮの電圧振幅が、レベルシフタ回路１０内のトランジスタ３１，３２，４１，４２のしきい値電圧（３．５（Ｖ））より小さくても、高電圧振幅の出力信号ＳＯＵＴを駆動することができる。
【００２７】
このように、薄膜トランジスタ（ＴＦＴ）素子等の、比較的しきい値電圧が大きい電界効果型トランジスタを用いても、対応可能な入力電圧の電圧振幅の範囲が広いレベルシフタ回路を構成できるので、本願発明に従うレベルシフタ回路は、液晶パネルなどへの搭載に適している。
【００２８】
入力信号ＳＩＮがＬレベルまたはＨレベルに維持される期間では、一旦変化したノード１５の電圧は、電圧調整部２０の所定の時定数に応じて、当初の反転電圧ＶＴＬへ近づくように変化する。当該時定数は、ノード１５に接続された全抵抗成分および全容量成分のＲＣ積に依存する。このような時定数の好ましい設計手法については、後程詳細に説明する。
【００２９】
このように、電圧調整部２０は、入力ノード１１の電圧変化を容量結合によってノード１５へ伝達するとともに、ノード１５の電圧が反転電圧ＶＴＬとは異なるときには、所定の時定数でノード１５の電圧を反転電圧ＶＴＬへ近づける。
【００３０】
図２および図３は、図１のレベルシフタ回路の動作を説明する動作波形図である。
【００３１】
まず、図２には、入力信号ＳＩＮの周波数が相対的に低い場合の動作波形図が示される。
【００３２】
図２を参照して、入力信号ＳＩＮがＬレベル（ＶＩＬ＝０（Ｖ））からＨレベル（ＶＩＨ＝３（Ｖ））に遷移すると、ノード１５の電圧は、キャパシタ２１および２２による容量結合およびトランジスタ３１および３２のオン抵抗の変化によって、反転電圧ＶＴＬ（４（Ｖ））から大きく上昇する。これに応答して、インバータ４０は、出力信号ＳＯＵＴを低電圧ＶＬ（−２（Ｖ））で駆動してＬレベルへ設定する。
【００３３】
その後、入力信号ＳＩＮがＨレベルを維持する期間においては、ノード１５の電圧は、上述の時定数に応じて徐々に減衰し、反転電圧ＶＴＬへ収束していく。しかしながら、ノード１５の電圧が反転電圧ＶＴＬに達すると、インバータ４０ではＰ型トランジスタ４１およびＮ型トランジスタ４２に貫通電流が生じ、出力信号ＳＯＵＴのレベルも不安定になってしまう。
【００３４】
次に、入力信号ＳＩＮがＨレベル（ＶＩＨ＝３（Ｖ））からＬレベル（ＶＩＬ＝０（Ｖ））に遷移すると、ノード１５の電圧は、キャパシタ２１および２２による容量結合およびトランジスタ３１および３２のオン抵抗の変化によって、反転電圧ＶＴＬ（４（Ｖ））から大きく下降する。これに応答して、インバータ４０は、出力信号ＳＯＵＴを高電圧ＶＨ（１０（Ｖ））で駆動してＨレベルへ設定する。
【００３５】
これに対して、図３には、入力信号ＳＩＮの周波数が比較的高い場合における動作が示される。
【００３６】
図３を参照して、入力信号ＳＩＮの周波数が高い場合には、入力信号ＳＩＮのレベル遷移に応答してノード１５の電圧が変化した後に、当該電圧が反転電圧ＶＴＬに近づく前に、入力信号の新たなレベル遷移が訪れる。したがって、ノード１５の電圧が反転電圧ＶＴＬに近づくことなく、すなわちインバータ４０の動作が不安定になることなく、入力信号ＳＩＮを出力信号ＳＯＵＴへレベル変換することができる。
【００３７】
図２および図３の説明から理解されるように、本発明に従うレベルシフタ回路においては、入力信号ＳＩＮの周期に応じて、ノード１５の電圧変化の時定数を好ましい値に設計する必要がある。以下に、その手法について説明する。
【００３８】
まず、ノード１５に接続された全抵抗成分の抵抗値をＲとし、全容量成分の容量値をＣとし、両者の積をＲＣと表現する。ここで、抵抗成分Ｒには、図１に示された抵抗３３および３４の抵抗値に加えて、トランジスタ３１および３２のオン抵抗も含まれる。容量値Ｃには、キャパシタ２１および２２およびその他の寄生容量の容量値が含まれる。
【００３９】
ここで、ノード１５が入力信号ＳＩＮのレベル遷移（ＬレベルからＨレベルへ）に応答して高電圧ＶＨに設定されたタイミングを起点として、当該起点からの経過時間をｔとすると、時間ｔ経過後におけるノード１５の電圧ＶＩＮ（ｔ）は、下記（３）式で示される。
【００４０】
ＶＩＮ（ｔ）＝ＶＨ−（ＶＨ−ＶＬ）・ｅｘｐ（−ｔ／ＲＣ）…（３）
一方、反転電圧ＶＴＬは、下記（４）式で示される。
【００４１】
ＶＴＬ＝（ＶＨ＋ＶＬ）／２  ・・・（４）
したがって、ノード１５の電圧が減衰している期間に、後段のインバータ４０の出力が反転しないためには、下記（５）式の条件を満たすことが必要となる。
【００４２】
ＶＩＮ（ｔ）≧ＶＴＬ
（ＶＨ−ＶＬ）・ｅｘｐ（−ｔ／ＲＣ）≧（ＶＨ−ＶＬ）／２
ｅｘｐ（−ｔ／ＲＣ）≧（１／２）・・・（５）
ここで、入力信号ＳＩＮが周期Ｔの交流信号であるとすると、その半周期（Ｔ／２）の間に、上記（５）式が成立することが必要である。これより、下記（６）式が得られる。
【００４３】
ｅｘｐ［−Ｔ／（２・ＲＣ）］≧（１／２）  ・・・（６）
両辺の対数を取って、［−Ｔ／（２・ＲＣ）］≧−ｌｎ２より、（７）式が得られる。
【００４４】
（Ｔ／２）≦ＲＣ・（ｌｎ２）
ＲＣ≧（Ｔ／２）／（ｌｎ２）  ・・・（７）
したがって、ノード１５に対して接続される全抵抗成分および全容量成分のＲＣ積を、入力信号の周期に応じて（７）式に従って設計することにより、入力信号を安定的にレベル変換可能な本願発明に従うレベルシフタ回路を実現することができる。
【００４５】
あるいは、図４に示されるレベルシフタ回路５１のように、図１でのキャパシタ２１，２２および抵抗３３，３４をまとめて配置する構成とすることも可能である。
【００４６】
具体的には、レベルシフタ回路５１の電圧調整部２０においては、Ｐ型トランジスタ３１およびＮ型トランジスタ３２の各ゲート、すなわちノード１６および１７は互いに接続される。さらに、キャパシタ２３は、入力ノード１１およびノード１６，１７の間に接続される。ノード１６，１７は、抵抗３０を介してノード１５と接続されている。
【００４７】
レベルシフタ回路５１のその他の部分の構成は、図１に示したレベルシフタ回路１０と同様であるので、詳細な説明は繰り返さない。このような構成としても、実施の形態１に従うレベルシフタ回路１０と同様のレベル変換動作を実現できる。
【００４８】
［実施の形態２］
図５は、実施の形態２に従うレベルシフタ回路の構成例を示す回路図である。
【００４９】
図５を参照して、実施の形態２に従うレベルシフタ回路５５は、実施の形態１に従うレベルシフタ回路１０（図１）と比較して、電圧調整部２０に代えて電圧調整部２０♯を備える点で異なる。
【００５０】
電圧調整部２０♯は、入力ノード１１およびノード１５の間に接続されるキャパシタ２３と、電圧ノード１３およびノード１５の間に接続される抵抗３５と、電圧ノード１４およびノード１５の間に接続される抵抗３６とを含む。
【００５１】
ノード１５における、抵抗３５および３６による高電圧ＶＨおよび低電圧ＶＬの分圧レベルが、インバータ４０の反転電圧ＶＴＬと一致するように、抵抗３５および３６の抵抗値は設計される。インバータを構成するＰ型トランジスタ４１およびＮ型トランジスタ４２のしきい値電圧を同等とする本実施の形態に従う構成では、抵抗３５および３６は等抵抗値に設計される。
【００５２】
キャパシタ２３は、入力ノード１１に生じた、入力信号ＳＩＮのレベル遷移による電圧変化を、容量結合によってノード１５に伝達する。これに応答して、ノード１５の電圧が反転電圧ＶＴＬから高電圧ＶＨ側あるいは低電圧ＶＬ側に変化することにより、インバータ４０は、出力信号ＳＯＵＴを低電圧ＶＬ（Ｌレベル）または高電圧ＶＨ（Ｈレベル）へ駆動する。
【００５３】
したがって、入力信号ＳＩＮの電圧振幅が、インバータ４０を構成するＰ型トランジスタ４１およびＮ型トランジスタ４２のしきい値電圧の絶対値より小さくても、インバータ４０の出力電圧を反転させて、高電圧振幅の出力信号ＳＯＵＴを駆動することができる。
【００５４】
なお、図５の構成においては、ノード１５の電圧の時定数は、実施の形態１での説明と同様に、入力信号ＳＩＮの周期に応じて、抵抗３５，３６およびキャパシタ２３の抵抗値および容量値によって決定すればよい。
【００５５】
ただし、実施の形態２に従うレベルシフタ回路５５は、電圧調整部２０の回路構成が簡易になる一方で、抵抗３５および３６の抵抗値によって軽減可能ではあるが、ノード１５に常時貫通電流が生じてしまう。言い換えれば、実施の形態１に従うレベルシフタ回路１０は、電圧ノード１３および１４の間にダイオード接続されたトランジスタ３１および３２を直列接続することによって、ノード１５に生じる貫通電流を軽減することができる。
【００５６】
したがって、実施の形態２に従うレベルシフタ回路５５では、実施の形態１に従うレベルシフタ回路１０と比較して、インバータ４０にも貫通電流が生じ易くなる。この点に着目して、以下において、レベルシフタ回路５５の好ましい動作条件について説明する。
【００５７】
図６には、インバータ４０の望ましい動作条件を説明するための一般的なＣＭＯＳインバータの動作波形図が示される。
【００５８】
図６を参照して、横軸に示される入力電圧ＶＩＮは、図５中のノード１５の電圧に相当する。縦軸に示される出力電圧ＶＯＵＴおよび出力電流ＩＯＵＴは、図５中では、出力ノード１２の電圧（すなわち出力信号ＳＯＵＴ）および出力ノード１２に生じる貫通電流にそれぞれ相当する。
【００５９】
既に説明したように、出力電圧ＶＯＵＴは、入力電圧ＶＩＮおよび反転電圧ＶＴＬの高低関係に応じて、高電圧ＶＨおよび低電圧ＶＬのいずれかに設定される。ただし、入力電圧ＶＩＮが反転電圧ＶＴＬ付近である場合には、出力電圧ＶＯＵＴは、中間的な電圧となりインバータ動作が不安定となる。
【００６０】
出力電流ＩＯＵＴは、Ｐ型トランジスタ４１およびＮ型トランジスタ４２のしきい値電圧の絶対値をＶＴとすると、ＶＩＮ＜（ＶＬ＋ＶＴ）およびＶＩＮ＞（ＶＨ−ＶＴ）の範囲では、Ｐ型トランジスタおよびＮ型トランジスタが相補にオン・オフするため発生しない。
【００６１】
しかし、（ＶＬ＋ＶＴ）＜ＶＩＮ＜（ＶＨ−ＶＴ）の範囲では、ＶＩＮ＝ＶＴＬのときに最大となる貫通電流が発生してしまう。
【００６２】
したがって、入力信号ＳＩＮの電圧振幅をΔＶｉとすると、下記（８）および（９）式の条件で、インバータ４０に貫通電流を発生させることなく、レベル変換を実行することができる。
【００６３】
ＶＴＬ−ΔＶｉ＜ＶＬ＋ＶＴ…（８）
ＶＴＬ＋ΔＶｉ＞ＶＨ−ＶＴ…（９）
（８），（９）式にＶＴＬ＝（ＶＨ＋ＶＬ）／２を代入すると、下記（１０）式が得られる。
【００６４】
ΔＶｉ＞ＶＴＬ−ＶＬ−ＶＴ＝（ＶＨ−ＶＬ）／２−ＶＴ…（１０）
一方、従来のレベルシフタ回路では、入力信号の電圧振幅は、トランジスタのしきい値電圧ＶＴより大きいことが必要であったので、必要な入力電圧振幅ΔＶｉ′とすると、ΔＶｉ′は、下記（１１）式で示される。
【００６５】
ΔＶｉ′＞ＶＴ…（１１）
したがって、（１１）−（１０）式、すなわちΔＶｉ′−ΔＶｉが、本発明のレベルシフタ回路よって対応可能となった、入力信号の電圧振幅の改善分となる。したがって、ΔＶｉ−ΔＶ＞０となるためには、下記（１２）式が成立することが必要となる。
【００６６】
ΔＶｉ′−ΔＶ＝２ＶＴ−（ＶＨ−ＶＬ）／２＞０  …（１２）
したがって、実施の形態２に従うレベルシフタ回路の好ましい動作条件として、下記（１３）式が得られる。
【００６７】
ＶＴ＞（ＶＨ−ＶＬ）／４…（１３）
すなわち、インバータを構成する電界効果型トランジスタのしきい値電圧の絶対値ＶＴが、インバータの動作電圧である高電圧ＶＨおよび低電圧ＶＬの電圧差、すなわち、出力信号ＳＯＵＴの電圧振幅の１／４よりも大きいときに、実施の形態２に従うレベルシフタ回路の適用の効果が大きい。
【００６８】
たとえば、実施の形態１で示した電圧例を代入すると、図６において、ＶＴＬ＝４（Ｖ）であり、（ＶＬ＋ＶＴ）＝１．５（Ｖ）であり、（ＶＨ−ＶＴ）＝６．５（Ｖ）である。したがって、入力信号の電圧振幅が、しきい値電圧の絶対値（３．５（Ｖ））よりも小さい３（Ｖ）であっても、インバータ４０で貫通電流を発生させることなく、レベル変換を実行することができる。
【００６９】
［実施の形態３］
図７は、実施の形態３に従うレベルシフタ回路の構成例を示す回路図である。
【００７０】
図７を参照して、実施の形態３に従うレベルシフタ回路１０♯は、実施の形態１に従うレベルシフタ回路１０（図１）と比較して、電圧ノード１３および１４にそれぞれ対応して、高電圧ＶＨおよび低電圧ＶＬの供給を停止するためのＰ型トランジスタ６１およびＮ型トランジスタ６２がさらに設けられている点で異なる。
【００７１】
Ｐ型トランジスタ６１は、レベルシフタ回路１０♯の動作時にＬレベルに活性化されるイネーブル信号／ＥＮをゲートに受けて、そのソースに高電圧ＶＨの供給を受けて、そのドレインが電圧ノード１３と電気的に接続される。同様に、Ｎ型トランジスタ６２は、レベルシフタ回路１０♯の動作時にＨレベルに活性化されるイネーブル信号ＥＮをゲートに受けて、そのソースに低電圧ＶＬの供給を受けて、そのドレインが電圧ノード１４と電気的に接続される。
【００７２】
このような構成とすることにより、レベルシフタ回路１０♯の非動作時において、電圧ノード１３および１４が高電圧ＶＨおよび低電圧ＶＬから電気的に切離されるので、電圧調整部２０およびインバータ４０に貫通電流が生じることを防止できる。この結果、当該非動作期間における消費電力の軽減を図ることができる。
【００７３】
なお、同様の電圧供給停止用のトランジスタ６１および６２は、図４および図５にそれぞれ示したレベルシフタ回路５１，５５においても、電圧ノード１３および１４に対して同様に配置して、低消費電力化を図ることが可能である。
【００７４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００７５】
【発明の効果】
以上説明したように、本発明のレベルシフタ回路では、低電圧振幅の入力信号の電圧変動は、信号駆動部（インバータ）への入力電圧における反転電圧からの変化分として入力されるので、入力信号の電圧振幅が、レベルシフタ回路内の電界効果型トランジスタのしきい値電圧より小さくても、高電圧振幅の出力信号を駆動することができる。したがって、薄膜トランジスタ（ＴＦＴ）素子等の、比較的しきい値電圧が大きい電界効果型トランジスタを用いても、対応可能な入力電圧の電圧振幅の範囲が広いレベルシフタ回路を構成できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に従うレベルシフタ回路の構成例を示す回路図である。
【図２】図１のレベルシフタ回路の動作を説明する第１の動作波形図である。
【図３】図１のレベルシフタ回路の動作を説明する第２の動作波形図である。
【図４】実施の形態１のレベルシフタ回路の他の構成例を示す回路図である。
【図５】実施の形態２に従うレベルシフタ回路の構成例を示す回路図である。
【図６】インバータ部４０の望ましい動作条件を説明する図である。
【図７】実施の形態３に従うレベルシフタ回路の構成例を示す回路図である。
【符号の説明】
１０，５１，５５  レベルシフタ回路、１１  入力ノード、１２  出力ノード、１３，１４  電圧ノード、１５，１６，１７  ノード、２０，２０♯  電圧調整部、２１，２２，２３  キャパシタ、３０，３３，３４，３５，３６  抵抗、３１，４１，６１  Ｐ型トランジスタ、３２，４２，６２  Ｎ型トランジスタ、ＥＮ，／ＥＮ  イネーブル信号、ＳＩＮ  入力信号、ＳＯＵＴ  出力信号、ＶＨ高電圧、ＶＬ  低電圧、ＶＴ  しきい値電圧（絶対値）、ＶＴＬ  反転電圧（インバータ）。
【図１】
2004242084.tif 000003
【図２】
2004242084.tif 000004
【図３】
2004242084.tif 000005
【図４】
2004242084.tif 000006
【図５】
2004242084.tif 000007
【図６】
2004242084.tif 000008
【図７】
2004242084.tif 000009