(57)【要約】【課題】記録媒体から読出して生成された信号からクロック信号を再生するクロック信号再生ＰＬＬ回路において、動作安定性が高く、かつ精度のよいクロック信号を再生可能としたクロック信号再生ＰＬＬ回路を提供する。【解決手段】再生したクロック信号に基づいて出力するクロック信号を補正する補正手段を設ける。特に、補正手段を、出力したクロック信号の周波数を計測するクロック信号計測手段と、このクロック信号計測手段での計測結果に対して所定の管理範囲との比較判別を行なう比較判別手段と、この比較判別手段での判定結果に基づいてクロック信号として予め設定したクロック信号を出力する出力制御手段とから構成する。また、補正手段に、クロック信号再生ＰＬＬ回路内のオフセット及び／またはゲインを調整する調整制御信号を出力する調整制御信号生成手段と、この調整制御信号に基づく調整を行なう調整手段を設ける。【選択図】    図４
2004158154.tif 000002
【特許請求の範囲】
【請求項１】
記録媒体から読出して生成された信号からクロック信号を再生するクロック信号再生ＰＬＬ回路において、
前記クロック信号を補正する補正手段を設けたことを特徴とするクロック信号再生ＰＬＬ回路。
【請求項２】
前記補正手段は、
出力した前記クロック信号の周波数を計測するクロック信号計測手段と、
このクロック信号計測手段での計測結果に対して所定の管理範囲との比較判別を行なう比較判別手段と、
この比較判別手段で前記計測結果が前記管理範囲から外れていた場合に予め設定したクロック信号を出力する出力制御手段とから構成したことを特徴とする請求項１記載のクロック信号再生ＰＬＬ回路。
【請求項３】
前記管理範囲は、外部から入力した周波数上限値信号と、周波数下限値信号とで規定することを特徴とする請求項２記載のクロック信号再生ＰＬＬ回路。
【請求項４】
前記補正手段は、
クロック信号再生ＰＬＬ回路からサンプリングクロック信号を出力させるサンプリングクロック信号生成制御手段と、
出力した前記サンプリングクロック信号の周波数を計測するサンプリングクロック信号計測手段と、
このサンプリングクロック信号計測手段での計測結果に基づいて前記クロック信号再生ＰＬＬ回路内のオフセット及び／またはゲインを調整する調整制御信号を出力する調整制御信号生成手段と、
この調整制御信号に基づいて前記クロック信号再生ＰＬＬ回路内のオフセット及び／またはゲインを調整する調整手段とから構成したことを特徴とする請求項１記載のクロック信号再生ＰＬＬ回路。
【請求項５】
前記補正手段は、第１の補正手段と、第２の補正手段と、前記第１の補正手段と前記第２の補正手段のいずれか一方のみを作動させるべく切換える切換手段とで構成し、
前記第１の補正手段は、
クロック信号再生ＰＬＬ回路からサンプリングクロック信号を出力させるサンプリングクロック信号生成制御手段と、
出力した前記サンプリングクロック信号の周波数を計測するサンプリングクロック信号計測手段と、
このサンプリングクロック信号計測手段での計測結果に基づいて前記クロック信号再生ＰＬＬ回路内のオフセット及び／またはゲインを調整する調整制御信号を出力する調整制御信号生成手段と、
この調整制御信号に基づいて前記クロック信号再生ＰＬＬ回路内のオフセット及び／またはゲインを調整する調整手段とから構成し、
前記第２の補正手段は、
出力した前記クロック信号の周波数を計測するクロック信号計測手段と、
このクロック信号計測手段での計測結果に対して所定の管理範囲との比較判別を行なう比較判別手段と、
この比較判別手段で前記計測結果が前記管理範囲から外れていた場合に予め設定したクロック信号を出力する出力制御手段とから構成したことを特徴とする請求項１記載のクロック信号再生ＰＬＬ回路。
【請求項６】
前記管理範囲は、外部から入力した周波数上限値信号と、周波数下限値信号とで規定することを特徴とする請求項５記載のクロック信号再生ＰＬＬ回路。
【請求項７】
前記第１の補正手段における前記サンプリングクロック信号計測手段と、前記第２の補正手段における前記クロック信号計測手段とを同一のクロック信号計測回路で構成したことを特徴とする請求項５または請求項６に記載のクロック信号再生ＰＬＬ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光学式ディスク等の記録媒体に記録された信号を、再生装置等において読出して再生する際に、読出した信号からクロック信号を再生するクロック信号再生ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路に関するものである。
【０００２】
【従来の技術】
従来、ＲＯＭタイプの光ディスクの再生装置や、光磁気（ＭＯ）ディスクの再生装置、あるいはビデオテープの再生装置（ＶＴＲ）等において、記録媒体に記録されたデータ信号を正確に再生する場合には、そのデータ信号と同期がとれたクロック信号が必要であり、かかるクロック信号を生成するために、通常、記録媒体に記録されたデータ信号からクロック信号を再生するクロック信号再生ＰＬＬ回路が用いられている。
【０００３】
すなわち、例えば、記録媒体がＣＤ−ＲＯＭである場合、ＣＤ−ＲＯＭに記録されたデータを読み出すことにより無線周波数（ＲＦ）信号を生成し、クロック信号再生ＰＬＬ回路によってＲＦ信号からデータの復元に用いるクロック信号を再生している。
【０００４】
図６は、ＣＤ−ＲＯＭタイプの光学式ディスク再生装置ａにおけるクロック信号再生ＰＬＬ回路１００の一例を示した回路構成図である。
【０００５】
すなわち、光学式ディスク再生装置ａでは、読出制御装置１１０によってディスク回転用モータ１２０を作動制御して記録媒体であるディスク１３０を回転させるとともに、読出制御装置１１０によって光ピックアップを含む光学読取装置１４０を作動制御してディスク１３０から再生信号を読出し、かかる再生信号を波形等化回路１５０において波形等化処理し、次いで自動ゲイン調節回路（ＡＧＣ）１６０において利得調節を行ない、さらにローパスフィルタ（ＬＰＦ）１７０において所定の周波数以下の信号成分のみを抽出してアナログＲＦ信号を生成し、このアナログＲＦ信号をクロック信号再生ＰＬＬ回路１００に入力してクロック信号を再生している。
【０００６】
かかるクロック信号再生ＰＬＬ回路１００は、アナログ−デジタルコンバータ（ＡＤＣ）１８０と、位相比較回路（ＰＤ）１９０と、ループフィルタ及びデジタル−アナログコンバータ（ＤＡＣ）を含む制御電圧発生回路２００と、電圧制御発振回路（ＶＣＯ）２１０とで構成している。
【０００７】
アナログ−デジタルコンバータ１８０では、後述する電圧制御発振回路２１０から出力されたクロック信号をサンプリング信号として、アナログ−デジタルコンバータ１８０に入力したアナログＲＦ信号をデジタルＲＦ信号とし、再生データ信号として出力する一方で、位相比較回路１９０にデジタルＲＦ信号を入力している。
【０００８】
位相比較回路１９０では、アナログ−デジタルコンバータ１８０から出力されたデジタルＲＦ信号の基準位相に対する位相誤差をデジタル的に算出して出力している。
【０００９】
制御電圧発生回路２００では、例えば演算増幅回路を使用したローパスフィルタからなるループフィルタ等で位相比較回路１９０から出力された位相差信号の低域信号を通過させ、デジタル−アナログコンバータでアナログ信号に変換し、アナログ位相差信号を出力している。
【００１０】
電圧制御発振回路２１０では、制御電圧発生回路２００から出力されたアナログ位相差信号に基づいて所定周波数のクロック信号を生成して出力している。なお、電圧制御発振回路２１０から出力したクロック信号の一部は、サンプリング信号としてアナログ−デジタルコンバータ１８０に入力している。
【００１１】
このようにして得られた再生データ信号とクロック信号を用いて、再生データ信号から所定のデータが復元されている（例えば、特許文献１参照。）。
【００１２】
【特許文献１】
特開平８−１５４０５３号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、上記したクロック信号再生ＰＬＬ回路では、例えば、記録媒体に傷が存在することによりディスクから得られる再生信号に異常が生じ、突発的にかつ極端にクロック信号の周波数に乱れが生じる場合があり、かかる周波数の乱れが大きい場合にはその乱れを修復することが困難となって、クロック信号再生ＰＬＬ回路の動作が極めて不安定となるおそれがあった。しかも、場合によってはクロック信号再生ＰＬＬ回路が動作停止状態に陥り、装置全体の再起動を強いられるおそれがあった。
【００１４】
また、クロック信号再生ＰＬＬ回路は、複数の機能回路を組み合わせて構成しているので、各回路自体の特性のバラツキに起因してクロック信号再生ＰＬＬ回路の動作精度にバラツキが生じ、クロック信号再生ＰＬＬ回路の動作精度の向上を困難なものとするおそれがあった。
【００１５】
【課題を解決するための手段】
そこで、本発明のクロック信号再生ＰＬＬ回路では、記録媒体から読出して生成された信号からクロック信号を再生するクロック信号再生ＰＬＬ回路において、クロック信号を補正する補正手段を設けた。
【００１６】
また、補正手段を、出力したクロック信号の周波数を計測するクロック信号計測手段と、このクロック信号計測手段での計測結果に対して所定の管理範囲との比較判別を行なう比較判別手段と、この比較判別手段で計測結果が管理範囲から外れていた場合に予め設定したクロック信号を出力する出力制御手段とから構成したことにも特徴を有するものである。さらに、管理範囲は、外部から入力した周波数上限値信号と、周波数下限値信号とで規定することにも特徴を有するものである。
【００１７】
また、補正手段を、クロック信号再生ＰＬＬ回路からサンプリングクロック信号を出力させるサンプリングクロック信号生成制御手段と、出力したサンプリングクロック信号の周波数を計測するサンプリングクロック信号計測手段と、このサンプリングクロック信号計測手段での計測結果に基づいてクロック信号再生ＰＬＬ回路内のオフセット及び／またはゲインを調整する調整制御信号を出力する調整制御信号生成手段と、この調整制御信号に基づいてクロック信号再生ＰＬＬ回路内のオフセット及び／またはゲインを調整する調整手段とから構成したことにも特徴を有するものである。
【００１８】
また、補正手段を、第１の補正手段と、第２の補正手段と、第１の補正手段と第２の補正手段のいずれか一方のみを作動させるべく切換える切換手段とで構成し、特に、第１の補正手段を、クロック信号再生ＰＬＬ回路からサンプリングクロック信号を出力させるサンプリングクロック信号生成制御手段と、出力したサンプリングクロック信号の周波数を計測するサンプリングクロック信号計測手段と、このサンプリングクロック信号計測手段での計測結果に基づいてクロック信号再生ＰＬＬ回路内のオフセット及び／またはゲインを調整する調整制御信号を出力する調整制御信号生成手段と、この調整制御信号に基づいてクロック信号再生ＰＬＬ回路内のオフセット及び／またはゲインを調整する調整手段とから構成し、さらに、第２の補正手段を、出力したクロック信号の周波数を計測するクロック信号計測手段と、このクロック信号計測手段での計測結果に対して所定の管理範囲との比較判別を行なう比較判別手段と、この比較判別手段で計測結果が管理範囲から外れていた場合に予め設定したクロック信号を出力する出力制御手段とから構成したことにも特徴を有するものである。また、管理範囲は、外部から入力した周波数上限値信号と、周波数下限値信号とで規定すること、さらには、第１の補正手段におけるサンプリングクロック信号計測手段と、第２の補正手段におけるクロック信号計測手段とを同一のクロック信号計測回路で構成したことにも特徴を有するものである。
【００１９】
【発明の実施の形態】
本発明のクロック信号再生ＰＬＬ回路は、記録媒体から読出して生成された信号からクロック信号を再生するクロック信号再生ＰＬＬ回路であって、特に、再生したクロック信号に基づいて、出力するクロック信号を補正する補正手段を設けたものである。
【００２０】
説明の便宜上、図１に示すＣＤ−ＲＯＭタイプの光学式ディスク再生装置Ａの場合について詳説すると、光学式ディスク再生装置Ａでは、従来の技術の項で説明したように、読出制御装置１によってディスク回転用モータ２を作動制御して記録媒体であるディスク３を回転させるとともに、読出制御装置１によって光ピックアップを含む光学読取装置４を制御してディスク３から再生信号を読出し、かかる再生信号を波形等化回路５において波形等化処理し、次いで自動ゲイン調節回路（ＡＧＣ）６において利得調節を行ない、さらにローパスフィルタ（ＬＰＦ）７において所定の周波数以下の信号成分のみを抽出してアナログＲＦ信号を生成し、このアナログＲＦ信号をクロック信号再生ＰＬＬ回路１０に入力してクロック信号を再生している。
【００２１】
そして、特に、本発明の要部であるクロック信号再生ＰＬＬ回路１０は、アナログ−デジタルコンバータ（ＡＤＣ）１１と、位相比較回路（ＰＤ）１２と、ループフィルタ及びデジタル−アナログコンバータ（ＤＡＣ）を含む制御電圧発生回路１３と、電圧制御発振回路（ＶＣＯ）１４とで構成してクロック信号を再生するとともに、電圧制御発振回路（ＶＣＯ）１４から出力したクロック信号を補正手段である補正制御回路１５に入力し、かかる補正制御回路１５によって位相比較回路１２、制御電圧発生回路１３、電圧制御発振回路１４の少なくともいずれか一つを制御して、出力するクロック信号を補正可能としている
【００２２】
かかる補正制御回路１５を設けることにより、クロック信号再生ＰＬＬ回路１０に異常な信号が入力されて、再生したクロック信号の周波数に突発的かつ極端な乱れが生じたり、あるいは、クロック信号再生ＰＬＬ回路１０を構成している各回路１１，１２，１３，１４の特性のバラツキに起因して、クロック信号の必要周波数帯域、必要周波数精度が確保できない場合に、補正制御回路１５の制御によって出力するクロック信号を補正することができるので、クロック信号再生ＰＬＬ回路１０の動作安定性及び動作精度を向上させることができる。
【００２３】
以下において、補正制御回路１５のより具体的な実施形態を図面に基づいて説明する。
【００２４】
（第１実施形態）
図２は、第１の実施形態におけるクロック信号再生ＰＬＬ回路１０−１の回路構成図である。
【００２５】
第１の実施形態におけるクロック信号再生ＰＬＬ回路１０−１では、補正制御回路１５−１を、クロック周波数計測回路２１と、比較判別回路２２と、安定化クロック信号出力制御回路２３とから構成している。ここで、クロック周波数計測回路２１がクロック信号計測手段であり、比較判別回路２２が比較判別手段であり、安定化クロック信号出力制御回路２３が出力制御手段である。
【００２６】
クロック周波数計測回路２１には、電圧制御発振回路１４から出力したクロック信号を入力するとともに、リファレンスクロックを入力しており、このリファレンスクロックを用いて電圧制御発振回路１４から出力されたクロック信号の周波数を計測している。そして、周波数の計測結果を比較判別回路２２に入力している。
【００２７】
比較判別回路２２では、クロック信号再生ＰＬＬ回路１０−１の外部から比較判別回路２２に入力した周波数上限値設定信号と周波数下限値設定信号とによって管理範囲の設定を予め行なっており、この管理範囲と、クロック周波数計測回路２１から入力された周波数の計測結果との比較判別を行なっている。そして、周波数の計測結果が管理範囲を外れていた場合には、クロック信号の周波数に異常があると判別し、周波数異常検出フラグを立てるべく構成している。なお、比較判別回路２２にもリファレンスクロックを入力しており、かかるリファレンスクロックに基づいて計測結果と管理範囲との比較判別を行なっている。
【００２８】
安定化クロック信号出力制御回路２３では、比較判別回路２２において周波数異常検出フラグが立てられた場合に、電圧制御発振回路１４から予め設定した安定化クロック信号をクロック信号として出力する制御を行なうべく構成している。より具体的には、安定化クロック信号出力制御回路２３は、比較判別回路２２における周波数異常検出フラグを検出すると、制御電圧発生回路１３から予め設定した所定の固定電圧を出力させて電圧制御発振回路１４に入力すべく構成しており、電圧制御発振回路１４ではこの固定電圧に基づいて所定のクロック信号を生成している。このクロック信号を、説明の便宜上、安定化クロック信号と呼ぶことにする。
【００２９】
したがって、クロック信号再生ＰＬＬ回路１０に異常なアナログＲＦ信号が入力されることにより、再生したクロック信号の周波数に突発的かつ極端な乱れが生じた場合には、かかる周波数の乱れを比較判別回路２２で検出して周波数異常検出フラグが立つことにより安定化クロック信号出力制御回路２３によって安定化クロック信号からなるクロック信号が出力され、周波数が大きく乱れたクロック信号が連続して出力されることを抑止できる。これにより、クロック信号再生ＰＬＬ回路１０の動作安定性を向上させることができる。
【００３０】
なお、安定化クロック信号からなるクロック信号の出力にともなって、かかるクロック信号がクロック周波数計測回路２１に入力され、さらにクロック周波数計測回路２１での計測結果が比較判別回路２２に入力されることにより、周波数異常検出フラグは下げられる。これにより、安定化クロック信号からなるクロック信号の出力制御は停止し、クロック信号再生ＰＬＬ回路１０からは、クロック信号再生ＰＬＬ回路１０に入力したアナログＲＦ信号に基づくクロック信号が出力される。
【００３１】
上記の比較判別回路２２において外部から入力される周波数上限値設定信号及び周波数下限値設定信号は、記録媒体からのデータの読出状態、例えばＣＤ−ＲＯＭタイプの光学式ディスクの場合における基準読出速度の数倍速あるいは数十倍速での読出状態等に応じて管理範囲を適宜に可変としているものである。これにより、生成するクロック信号の周波数の管理範囲を、記録媒体の再生状態に合わせて最適な範囲に設定することができるので、クロック信号再生ＰＬＬ回路の動作安定性をさらに向上させることができる。
【００３２】
また、安定化クロック信号からなるクロック信号を出力すべく電圧制御発振回路１４から出力する固定電圧も必要に応じて適宜可変とし、記録媒体からのデータの読出状態に合わせてより適正な安定化クロック信号を生成可能としてもよい。
【００３３】
（第２実施形態）
図３は、第２の実施形態におけるクロック信号再生ＰＬＬ回路１０−２の回路構成図を示したものである。
【００３４】
第２の実施形態におけるクロック信号再生ＰＬＬ回路１０−２では、補正制御回路１５−２を、サンプリングクロック信号生成制御回路２４と、サンプリングクロック周波数計測回路２１’と、調整制御信号生成回路２５と、オフセット・ゲイン調整回路２６とから構成している。ここで、サンプリングクロック信号生成制御回路２４がサンプリングクロック信号生成制御手段であり、サンプリングクロック周波数計測回路２１’がサンプリングクロック信号計測手段であり、調整制御信号生成回路２５が調整制御信号生成手段であり、オフセット・ゲイン調整回路２６が調整手段である。
【００３５】
サンプリングクロック信号生成制御回路２４では、クロック信号再生ＰＬＬ回路１０−２の動作開始にともなって制御電圧発生回路１３から複数の異なる電圧値の制御電圧を逐次出力させ、かかる制御電圧を電圧制御発振回路１４に入力して電圧制御発振回路１４からそれぞれの制御電圧に対応したサンプリングクロック信号を出力させている。そして、電圧制御発振回路１４から出力したサンプリングクロック信号は、サンプリングクロック周波数計測回路２１’に入力している。
【００３６】
サンプリングクロック周波数計測回路２１’には、電圧制御発振回路１４から出力されたサンプリングクロック信号を入力するとともに、リファレンスクロックを入力しており、このリファレンスクロックを用いて電圧制御発振回路１４から入力されたサンプリングクロックの周波数を計測している。そして、周波数の計測結果を調整制御信号生成回路２５に逐次入力している。
【００３７】
調整制御信号生成回路２５では、サンプリングクロック周波数計測回路２１’から逐次入力されたそれぞれのサンプリングクロック周波数の計測結果に基づいて、クロック信号再生ＰＬＬ回路１０−２内の制御電圧発生回路１３におけるループフィルタやデジタル−アナログコンバータのオフセットあるいはゲイン等を調整するための調整制御信号を生成し、この調整制御信号をオフセット・ゲイン調整回路２６に入力している。
【００３８】
オフセット・ゲイン調整回路２６では、調整制御信号生成回路２５から入力された調整制御信号に基づいてループフィルタやデジタル−アナログコンバータのオフセットあるいはゲイン等を調整すべく制御電圧発生回路１３に所要の制御信号を入力している。
【００３９】
かかる制御信号によって制御電圧発生回路１３のループフィルタやデジタル−アナログコンバータのオフセットあるいはゲイン等を適宜調整でき、クロック信号再生ＰＬＬ回路１０−２を構成している各回路の特性のバラツキに起因したＰＬＬ特性の劣化を抑制できる。したがって、クロック信号再生ＰＬＬ回路１０−２の動作精度を向上させることができる。
【００４０】
なお、本実施形態では、オフセット・ゲイン調整回路２６は制御電圧発生回路１３のみの制御を行なっているが、制御電圧発生回路１３だけでなく、位相比較回路１２あるいは電圧制御発振回路１４を制御すべく構成してもよい。
【００４１】
（第３実施形態）
図４は、第３の実施形態におけるクロック信号再生ＰＬＬ回路１０−３の回路構成図を示したものである。本実施形態では、上記した第１の実施形態の補正制御回路１５−１と、第２の実施形態の補正制御回路１５−２とを複合して補正制御回路１５−３を構成しているものである。ここで、補正制御回路１５−２部分が第１の補正手段であり、補正制御回路１５−１部分が第２の補正手段である。
【００４２】
すなわち、本実施形態の補正制御回路１５−３は、クロック周波数計測回路２１”と、比較判別回路２２と、安定化クロック信号出力制御回路２３、サンプリングクロック信号生成制御回路２４と、調整制御信号生成回路２５と、オフセット・ゲイン調整回路２６とから構成している。各回路２２，２３，２４，２５，２６の詳細な説明は、上記の説明と重複するので省略する。
【００４３】
ここで、クロック周波数計測回路２１”は、第１の実施形態のクロック周波数計測回路２１、及び第２の実施形態のサンプリングクロック周波数計測回路２１’と同一構造のものであり、クロック周波数計測回路２１”と比較判別回路２２との間に設けた第１切換スイッチ２７と、クロック周波数計測回路２１”と調整制御信号生成回路２５との間に設けた第２切換スイッチ２８の開閉を制御することによって、比較判別回路２２と調整制御信号生成回路２５のいずれか一方のみをクロック周波数計測回路２１”と接続し、クロック周波数計測回路２１”を第１の実施形態のクロック周波数計測回路２１として、あるいは、クロック周波数計測回路２１”を第２の実施形態のサンプリングクロック周波数計測回路２１’として利用すべく構成している。したがって、回路構成をコンパクトとすることができる。ここで、第１切換スイッチ２７と第２切換スイッチ２８とが切換手段となっている。
【００４４】
以下において、図５に示すフローチャートに基づいて、第３の実施形態における補正制御回路１５−３の動作について説明する。
【００４５】
クロック信号再生ＰＬＬ回路１０−３の動作開始にともなって、クロック信号再生ＰＬＬ回路１０−３は、まず、第１切換スイッチ２７をオープンとし、第２切換スイッチ２８をクローズとして、クロック周波数計測回路２１”と調整制御信号生成回路２５とを接続する（ステップＳ１）。
【００４６】
次いで、サンプリングクロック信号生成制御回路２４を作動させ、制御電圧発生回路１３から複数の異なる電圧値の制御電圧を逐次出力させて電圧制御発振回路１４に入力し、電圧制御発振回路１４からそれぞれの制御電圧に対応したサンプリングクロック信号を出力させ、かかるサンプリングクロック信号をクロック周波数計測回路２１”に入力して各サンプリングクロックの周波数を計測する（ステップＳ２）。
【００４７】
各サンプリングクロックの周波数の計測結果を調整制御信号生成回路２５に入力し、制御電圧発生回路１３の補正が必要か判別し（ステップＳ３）、補正が必要である場合には所要の調整制御信号を生成してオフセット・ゲイン調整回路２６に入力し、同オフセット・ゲイン調整回路２６の制御に基づいて制御電圧発生回路１３のオフセット及び／またはゲインを調整する（ステップＳ４）。
【００４８】
その後、クロック信号再生ＰＬＬ回路１０−３は、第１切換スイッチ２７をクローズとし、第２切換スイッチ２８をオープンとして、クロック周波数計測回路２１”と比較判別回路２２とを接続する（ステップＳ５）。
【００４９】
この状態となったところで、クロック信号再生ＰＬＬ回路１０−３にアナログＲＦ信号を入力し、クロック信号の生成を開始する。
【００５０】
電圧制御発振回路１４から出力したクロック信号はクロック周波数計測回路２１”に入力し、かかるクロック信号の周波数を計測して、計測結果を比較判別回路２２に逐次入力する。
【００５１】
比較判別回路２２では、クロック周波数計測回路２１”から入力されたクロック信号の周波数が、周波数上限値設定より大きくなっていないか判別し（ステップＳ６）、クロック信号の周波数が、周波数上限値設定よりも大きくなっていた場合には、比較判別回路２２は周波数異常検出フラグを立てる。
【００５２】
そして、安定化クロック信号出力制御回路２３は、周波数異常検出フラグが立ったことを検出して上記したように安定化クロック信号からなるクロック信号を電圧制御発振回路１４から出力させ、クロック信号再生ＰＬＬ回路１０−３が周波数の大きく乱れたクロック信号を連続して出力することを防止する（ステップＳ７）。
【００５３】
一方、比較判別回路２２において、クロック周波数計測回路２１”から入力されたクロック信号の周波数が、周波数下限値設定より小さくなっていないか判別し（ステップＳ８）、クロック信号の周波数が、周波数下限値設定よりも小さくなっていた場合にも、比較判別回路２２は周波数異常検出フラグを立てる。
【００５４】
そして、安定化クロック信号出力制御回路２３は、周波数異常検出フラグが立ったことを検出して上記したように安定化クロック信号からなるクロック信号を電圧制御発振回路１４から出力させ、クロック信号再生ＰＬＬ回路１０−３が周波数の大きく乱れたクロック信号を連続して出力することを防止する（ステップＳ９）。
【００５５】
電圧制御発振回路１４からのクロック信号の出力にともなって、そのクロック信号の周波数が周波数上限値設定と周波数下限値設定とによって規定される管理範囲内となっているかどうかの上記の判別を逐次行ない、クロック信号再生ＰＬＬ回路１０−２の動作停止にともなって、補正制御回路１５−３も動作を停止する（ステップＳ１０）。
【００５６】
以上が、第３の実施形態における補正制御回路１５−３の動作である。
【００５７】
上記した説明では、記録媒体がＣＤ−ＲＯＭタイプの光学式ディスクの場合について説明したが、記録媒体は光学式ディスクに限定するものではなく、ＰＬＬ回路を用いる全てのクロック生成回路に適用することができる。
【００５８】
【発明の効果】
請求項１記載の発明によれば、記録媒体から読出して生成された信号からクロック信号を再生するクロック信号再生ＰＬＬ回路において、クロック信号を補正する補正手段を設けたことによって、クロック信号再生ＰＬＬ回路に異常な入力信号が入力されて、再生したクロック信号の周波数に突発的かつ極端な乱れが生じたり、あるいは、クロック信号再生ＰＬＬ回路を構成している各回路の特性のバラツキに起因してＰＬＬ性能に劣化が生じる場合に、補正手段によって出力するクロック信号を補正することができるので、クロック信号再生ＰＬＬ回路の動作安定性及び動作精度を向上させることができる。
【００５９】
請求項２記載の発明によれば、補正手段を、出力したクロック信号の周波数を計測するクロック信号計測手段と、このクロック信号計測手段での計測結果に対して所定の管理範囲との比較判別を行なう比較判別手段と、この比較判別手段で計測結果が管理範囲から外れていた場合に予め設定したクロック信号を出力する出力制御手段とから構成したことによって、クロック信号再生ＰＬＬ回路に異常な入力信号が入力されて、再生したクロック信号の周波数に突発的かつ極端な乱れが生じた場合には、所定周波数としたクロック信号が強制的に出力されるので、クロック信号再生ＰＬＬ回路の動作が不安定となることを抑止でき、動作安定性を向上させることができる。
【００６０】
請求項３記載の発明によれば、管理範囲を、外部から入力した周波数上限値信号と、周波数下限値信号とで規定することによって、生成するクロック信号の周波数の管理範囲を、記録媒体の再生状態に合わせて最適な範囲に設定することができ、クロック信号再生ＰＬＬ回路の動作安定性を向上させることができる。
【００６１】
請求項４記載の発明によれば、補正手段を、クロック信号再生ＰＬＬ回路からサンプリングクロック信号を出力させるサンプリングクロック信号生成制御手段と、出力した前記サンプリングクロック信号の周波数を計測するサンプリングクロック信号計測手段と、このサンプリングクロック信号計測手段での計測結果に基づいてクロック信号再生ＰＬＬ回路内のオフセット及び／またはゲインを調整する調整制御信号を出力する調整制御信号生成手段と、この調整制御信号に基づいてクロック信号再生ＰＬＬ回路内のオフセット及び／またはゲインを調整する調整手段とから構成したことによって、クロック信号再生ＰＬＬ回路を構成している各回路の特性のバラツキを、クロック信号再生ＰＬＬ回路内のオフセット及び／またはゲインを調整することにより抑制することができ、クロック信号再生ＰＬＬ回路の動作精度を向上させて、精度の良いクロック信号を出力することができる。
【００６２】
請求項５記載の発明によれば、補正手段を、第１の補正手段と、第２の補正手段と、第１の補正手段と第２の補正手段のいずれか一方のみを作動させるべく切換える切換手段とで構成し、特に、第１の補正手段を請求項４記載の発明における補正手段とし、第２の補正手段を請求項２記載の発明における補正手段としたことによって、第１の補正手段の作動にともなってクロック信号再生ＰＬＬ回路を構成している各回路の特性のバラツキを、クロック信号再生ＰＬＬ回路内のオフセット及び／またはゲインを調整することにより抑制することができ、第２の補正手段の作動にともなって所定周波数としたクロック信号が強制的に出力されるので、クロック信号再生ＰＬＬ回路の動作が不安定となることを抑止できるので、クロック信号再生ＰＬＬ回路の動作安定性を極めて向上させることができる。
【００６３】
請求項６記載の発明によれば、管理範囲を、外部から入力した周波数上限値信号と、周波数下限値信号とで規定することによって、請求項３記載の発明と同様に、生成するクロック信号の周波数の管理範囲を、記録媒体の再生状態に合わせて最適な範囲に設定することができ、クロック信号再生ＰＬＬ回路の動作安定性をさらに向上させることができる。
【００６４】
請求項７記載の発明によれば、第１の補正手段におけるサンプリングクロック信号計測手段と、第２の補正手段におけるクロック信号計測手段とを同一のクロック信号計測回路で構成したことによって、動作安定性の高いクロック信号再生ＰＬＬ回路をコンパクトに構成することができる。
【図面の簡単な説明】
【図１】本発明にかかるクロック信号再生ＰＬＬ回路の使用状態説明図である。
【図２】第１の実施形態のクロック信号再生ＰＬＬ回路の回路構成図である。
【図３】第２の実施形態のクロック信号再生ＰＬＬ回路の回路構成図である。
【図４】第３の実施形態のクロック信号再生ＰＬＬ回路の回路構成図である。
【図５】第３の実施形態のクロック信号再生ＰＬＬ回路におけるフローチャートである。
【図６】従来のクロック信号再生ＰＬＬ回路の使用状態説明図である。
【符号の説明】
Ａ  光学式ディスク再生装置
１  読出制御装置
２  ディスク回転用モータ
３  ディスク
４  光学読取装置
５  波形等化回路
６  自動ゲイン調節回路
７  ローパスフィルタ
１０  クロック信号再生ＰＬＬ回路
１１  アナログ−デジタルコンバータ
１２  位相比較回路
１３  制御電圧発生回路
１４  電圧制御発振回路
１５  補正制御回路
２１  クロック周波数計測回路
２１’  サンプリングクロック周波数計測回路
２１”クロック周波数計測回路
２２  比較判別回路
２３  安定化クロック信号出力制御回路
２４  サンプリングクロック信号生成制御回路
２５  調整制御信号生成回路
２６  オフセット・ゲイン調整回路
２７  第１切換スイッチ
２８  第２切換スイッチ
【図１】
2004158154.tif 000003
【図２】
2004158154.tif 000004
【図３】
2004158154.tif 000005
【図４】
2004158154.tif 000006
【図５】
2004158154.tif 000007
【図６】
2004158154.tif 000008