(57)【要約】【課題】高耐圧の炭化珪素半導体素子及びその製造方法を提供する。【解決手段】炭化珪素基板１１の主面の一部にプラズマエッチングによってトレンチ溝１２を形成した後、炭化珪素基板１１上に不純物をドープしたエピタキシャル成長層１３，１４，１５を順次エピタキシャル成長する。エッチング後、ゲート絶縁膜１６、ソース電極１７、ドレイン電極１８及びゲート電極１９を形成し縦型ＭＩＳＦＥＴを作製する。【選択図】　図１
2004031471.tif 000002
【特許請求の範囲】
【請求項１】
半導体層に活性領域用トレンチ溝を形成する工程Ａと、前記工程Ａの後、前記活性領域用トレンチ溝を含む前記半導体層上に炭化珪素薄膜をエピタキシャル成長する工程Ｂと、前記炭化珪素薄膜の少なくとも一部と接する位置にオーミック電極を形成する工程Ｃとを含むことを特徴とする炭化珪素半導体素子の製造方法。
【請求項２】
工程Ａにおいて、プラズマを用いたエッチング反応により活性領域用トレンチ溝を形成することを特徴とする、請求項１記載の炭化珪素半導体素子の製造方法。
【請求項３】
主面の一部に活性領域用トレンチ溝を備えた半導体基板と、前記活性領域用トレンチ溝の側壁部及び底部に設けられた第１導電型の不純物を含む炭化珪素からなる第１の炭化珪素層と、前記第１の炭化珪素層の上に設けられた第２導電型の不純物を含む炭化珪素からなる第２の炭化珪素層と、前記第２の炭化珪素層の上に設けられた第１導電型の不純物を含む炭化珪素からなる第３の炭化珪素層と、前記第２の炭化珪素層と接する位置に設けられたゲート絶縁膜と、前記ゲート絶縁膜と接する位置に設けられたゲート電極と、前記第３の炭化珪素層と接する位置に設けられた第１のオーミック電極と、前記半導体基板の主面と対向する面の上に設けられた第２のオーミック電極とを備えたことを特徴とする炭化珪素半導体素子。
【請求項４】
主面の一部に活性領域用トレンチ溝を備えた半導体基板と、前記活性領域用トレンチ溝の側壁部及び底部に設けられた第１導電型の不純物を含む炭化珪素からなる第１の炭化珪素層と、前記第１の炭化珪素層の上に設けられた第２導電型の不純物を含む炭化珪素からなる第２の炭化珪素層と、前記第２の炭化珪素層の上に設けられた第１導電型の不純物を含む炭化珪素からなる第３の炭化珪素層と、前記第２の炭化珪素層及び前記第３の炭化珪素層を貫通するように設けられたゲート用トレンチ溝の側壁部及び底部に設けられたゲート絶縁膜と、前記ゲート絶縁膜と接する位置に設けられたゲート電極と、前記第３の炭化珪素層と接する位置に設けられた第１のオーミック電極と、前記半導体基板の主面と対向する面の上に設けられた第２のオーミック電極とを備えたことを特徴とする炭化珪素半導体素子。
【請求項５】
第２の炭化珪素層とゲート絶縁膜との間に、第１導電型の不純物を含む炭化珪素からなる第４の炭化珪素層を備えることを特徴とする、請求項３または４に記載の炭化珪素半導体素子。
【請求項６】
半導体基板の主面の一部に備えられた活性領域用トレンチ溝の深さが１００ｎｍ以上１００μｍ以下であることを特徴とする、請求項３〜５のいずれか１項に記載の炭化珪素半導体素子。
【請求項７】
半導体基板の主面が（０００１）面であり、活性領域用トレンチ溝の内面を構成する面が、（０００１）面、（１１−２０）面及び（１−１００）面のいずれかの面を含むことを特徴とする、請求項３〜６のいずれか１項に記載の炭化珪素半導体素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、炭化珪素半導体素子及びその製造方法に関するものである。
【０００２】
【従来の技術】
炭化珪素（シリコンカーバイド、ＳｉＣ）は珪素（Ｓｉ）に比べて高硬度で薬品にも犯されにくく、バンドギャップが大きい半導体であることから、次世代のパワーデバイスや高温動作デバイス等へ応用されることが期待される半導体材料である。炭化珪素は、立方晶系の３Ｃ−ＳｉＣや六方晶系の６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ等、多くのポリタイプを有する。この中で、実用的な炭化珪素半導体素子を作製するために一般的に使用されているのが６Ｈ−ＳｉＣ及び４Ｈ−ＳｉＣである。そして、ｃ軸の結晶軸に対し垂直な（０００１）面にほぼ一致する面を主面とする基板が広く用いられる。
【０００３】
炭化珪素半導体素子（ＳｉＣ半導体素子）は炭化珪素基板（ＳｉＣ基板）上に半導体素子の活性領域となるエピタキシャル成長層を形成し、この層に素子の種類に応じて必要な領域を設けることにより形成される。ＦＥＴの場合には、ソース・ドレイン領域、チャネル層を設けることになる。大容量・高耐圧のパワーデバイスは、素子の縦方向、つまり素子の表面から裏面に向かって電流が流れたり、表面と裏面の間に電圧が印加されるという縦型の素子構造をしている。炭化珪素半導体素子の形成工程における従来技術では、炭化珪素基板上に炭化珪素薄膜をエピタキシャル成長した後に、ｐ型の不純物ドープ層やｎ型の不純物ドープ層を部分的に形成するために、不純物イオンを注入する技術が一般的に用いられる。
【０００４】
【発明が解決しようとする課題】
しかしながら、前記の従来技術では、以下のような不具合があった。
【０００５】
前記のように不純物ドープ層を形成するために不純物イオンを注入することによって、炭化珪素基板上のエピタキシャル成長層に欠陥が発生するという問題がある。特に、炭化珪素の表面から深い領域に不純物ドープ層を形成する場合には、数ＭｅＶの加速エネルギーが必要である。このように極めて高い加速エネルギーで不純物イオンを注入するために、エピタキシャル成長層中に非常に多数の欠陥が生じる。また、この様な高エネルギーで不純物イオンを注入するためには、大型のイオン注入装置が必要となる。さらに、コンタクト領域を形成する場合には、オーミック電極とのコンタクト抵抗を低減するために不純物ドープ層のキャリア濃度を高くする必要があり、非常に高密度のイオンを注入する必要がある。このため、注入するイオンの密度が高くなればなるほどエピタキシャル成長層中に発生する欠陥の密度が高くなる。
【０００６】
こうしてイオン注入によってエピタキシャル成長層中に発生した欠陥の修復のために、高温に加熱してアニール処理をすることが一般的に行われている。しかしながら、炭化珪素中に発生した欠陥を修復するためにはアニールを、１５００℃から２０００℃の温度範囲で行う必要があり、この様な非常に高温でアニールすることが可能となるアニール装置が必要となる。
【０００７】
しかしながら、前述の様な非常に高温領域でアニール処理を行っても、前述のような高い加速エネルギーで注入された不純物イオンによって炭化珪素中に発生した欠陥を完全に修復することが困難である。このような欠陥は、逆バイアス電圧を印加した場合にはリーク電流や絶縁破壊を引き起こす根本的な原因となる。したがって、以上のような理由から、従来技術では炭化珪素の非常に優れた物性値から期待されるような高耐圧の半導体素子を形成することは極めて困難であった。
【０００８】
本発明は、前記従来の問題点に鑑み、高耐圧の炭化珪素半導体素子及びその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明の炭化珪素半導体素子の製造方法は、半導体層に活性領域用トレンチ溝を形成する工程Ａと、前記工程Ａの後、前記活性領域用トレンチ溝を含む前記半導体層上に炭化珪素薄膜をエピタキシャル成長する工程Ｂと、前記炭化珪素薄膜の少なくとも一部と接する位置にオーミック電極を形成する工程Ｃとを含むことを特徴とする。
【００１０】
また、本発明の第１番目の炭化珪素半導体素子は、主面の一部に活性領域用トレンチ溝を備えた半導体基板と、前記活性領域用トレンチ溝の側壁部及び底部に設けられた第１導電型の不純物を含む炭化珪素からなる第１の炭化珪素層と、前記第１の炭化珪素層の上に設けられた第２導電型の不純物を含む炭化珪素からなる第２の炭化珪素層と、前記第２の炭化珪素層の上に設けられた第１導電型の不純物を含む炭化珪素からなる第３の炭化珪素層と、前記第２の炭化珪素層と接する位置に設けられたゲート絶縁膜と、前記ゲート絶縁膜と接する位置に設けられたゲート電極と、前記第３の炭化珪素層と接する位置に設けられた第１のオーミック電極と、前記半導体基板の主面と対向する面の上に設けられた第２のオーミック電極とを備えたことを特徴とする。
【００１１】
また、本発明の第２番目の炭化珪素半導体素子は、主面の一部に活性領域用トレンチ溝を備えた半導体基板と、前記活性領域用トレンチ溝の側壁部及び底部に設けられた第１導電型の不純物を含む炭化珪素からなる第１の炭化珪素層と、前記第１の炭化珪素層の上に設けられた第２導電型の不純物を含む炭化珪素からなる第２の炭化珪素層と、前記第２の炭化珪素層の上に設けられた第１導電型の不純物を含む炭化珪素からなる第３の炭化珪素層と、前記第２の炭化珪素層及び前記第３の炭化珪素層を貫通するように設けられたゲート用トレンチ溝の側壁部及び底部に設けられたゲート絶縁膜と、前記ゲート絶縁膜と接する位置に設けられたゲート電極と、前記第３の炭化珪素層と接する位置に設けられた第１のオーミック電極と、前記半導体基板の主面と対向する面の上に設けられた第２のオーミック電極とを備えたことを特徴とする。
【００１２】
【発明の実施の形態】
本発明の炭化珪素半導体素子の製造方法は、半導体層に活性領域用トレンチ溝を形成する工程Ａと、前記工程Ａの後、前記活性領域用トレンチ溝を含む前記半導体層上に炭化珪素薄膜をエピタキシャル成長する工程Ｂと、前記炭化珪素薄膜の少なくとも一部と接する位置にオーミック電極を形成する工程Ｃとを含むことを特徴とする。これにより、不純物イオン注入やそれに伴う高温アニール処理を施すことなく、エピタキシャル成長のみによって部分的に不純物ドープ層を形成することが可能となるため、イオン注入による欠陥のない、高耐圧を有する炭化珪素半導体素子を製造することができる。
【００１３】
ここで、工程Ａにおいて、プラズマを用いたエッチング反応により活性領域用トレンチ溝を形成することが好ましい。これにより、半導体基板の主面の一部に、非常に微細なパターンの活性領域用トレンチ溝を精度良く、しかも容易に形成することが可能となるために、エピタキシャル成長によって部分的に不純物ドープ層を形成した微細な構造を有する高耐圧の炭化珪素半導体素子を容易に製造することが可能となる。
【００１４】
また、本発明の一実施の形態に係る炭化珪素半導体素子は、主面の一部に活性領域用トレンチ溝を備えた半導体基板と、前記活性領域用トレンチ溝の側壁部及び底部に設けられた第１導電型の不純物を含む炭化珪素からなる第１の炭化珪素層と、前記第１の炭化珪素層の上に設けられた第２導電型の不純物を含む炭化珪素からなる第２の炭化珪素層と、前記第２の炭化珪素層の上に設けられた第１導電型の不純物を含む炭化珪素からなる第３の炭化珪素層と、前記第２の炭化珪素層と接する位置に設けられたゲート絶縁膜と、前記ゲート絶縁膜と接する位置に設けられたゲート電極と、前記第３の炭化珪素層と接する位置に設けられた第１のオーミック電極と、前記半導体基板の主面と対向する面の上に設けられた第２のオーミック電極とを備えたことを特徴とする。これにより、不純物ドープ層に欠陥が存在しないために、炭化珪素の優れた物性値より期待されるパワーデバイスの高耐圧化を実現することが可能となる。
【００１５】
また、本発明の他の実施の形態に係る炭化珪素半導体素子は、主面の一部に活性領域用トレンチ溝を備えた半導体基板と、前記活性領域用トレンチ溝の側壁部及び底部に設けられた第１導電型の不純物を含む炭化珪素からなる第１の炭化珪素層と、前記第１の炭化珪素層の上に設けられた第２導電型の不純物を含む炭化珪素からなる第２の炭化珪素層と、前記第２の炭化珪素層の上に設けられた第１導電型の不純物を含む炭化珪素からなる第３の炭化珪素層と、前記第２の炭化珪素層及び前記第３の炭化珪素層を貫通するように設けられたゲート用トレンチ溝の側壁部及び底部に設けられたゲート絶縁膜と、前記ゲート絶縁膜と接する位置に設けられたゲート電極と、前記第３の炭化珪素層と接する位置に設けられた第１のオーミック電極と、前記半導体基板の主面と対向する面の上に設けられた第２のオーミック電極とを備えたことを特徴とする。これにより、不純物ドープ層に欠陥が存在しないために、トレンチ構造のパワーデバイスの高耐圧化を実現することが可能となる。
【００１６】
本発明の炭化珪素半導体素子においては、第２の炭化珪素層とゲート絶縁膜との間に、第１導電型の不純物を含む炭化珪素からなる第４の炭化珪素層を備えることが好ましい。これにより、不純物ドープ層に欠陥が存在しないために高耐圧を有する、蓄積型のパワーデバイスを実現することが可能となる。
【００１７】
また、本発明の炭化珪素半導体素子においては、半導体基板の主面の一部に備えられた活性領域用トレンチ溝の深さが１００ｎｍ以上１００μｍ以下であることが好ましい。活性領域用トレンチ溝の深さが１００ｎｍより浅いと、十分な厚みの不純物ドープ層を形成するのが困難であり、活性領域用トレンチ溝の深さが１００μｍより深いと、基板が割れやすくなるため素子を製造するプロセスが困難となる。
【００１８】
また、本発明の炭化珪素半導体素子においては、半導体基板の主面が（０００１）面であり、活性領域用トレンチ溝の内面を構成する面が、（０００１）面、（１１−２０）面及び（１−１００）面のいずれかの面を含むことが好ましい。これらの面においては、酸化膜との界面において高い電子移動度を実現することができるため、高い電流容量の半導体素子を製造することが可能となる。
【００１９】
（実施の形態１）
まず、本発明の実施の形態１である、主面の一部に活性領域用トレンチ溝が形成された炭化珪素基板上にエピタキシャル成長された炭化珪素薄膜を備えた縦型パワーＭＩＳＦＥＴを製造する方法について説明する。
【００２０】
図１は、本実施の形態に係る縦型パワーＭＩＳＦＥＴの製造方法を示す断面図である。
【００２１】
まず、図１（ａ）に示す工程で、炭化珪素基板１１を準備した。炭化珪素基板１１としては、例えば、主面が（０００１）から［１１−２０］（１１２バー０）方向に８度のオフ角度がついた直径５０ｍｍの４Ｈ−ＳｉＣ基板を用いる。この基板はｎ型で、キャリア濃度は１×１０１８ｃｍ−３である。
【００２２】
次に、炭化珪素基板１１上にトレンチ形成領域を開口したシリコン酸化膜及びニッケル膜からなるエッチングマスク（図示せず）を形成し、ＣＦ４とＯ２とを用いたプラズマエッチングを行った。そして、炭化珪素基板１１の主面に幅が２８μｍ、深さが１３．５μｍの活性領域用トレンチ溝１２を形成した。また、形成された活性領域用トレンチ溝１２は側壁部が（１１−２０）面及び（１−１００）面で、底部が（０００１）面で構成されている。
【００２３】
次に、図１（ｂ）に示す工程で、ＣＶＤ法により、主面に活性領域用トレンチ溝１２が形成された炭化珪素基板１１上に炭化珪素薄膜をエピタキシャル成長させた。具体的な方法を以下に述べる。
【００２４】
図２は、本発明の炭化珪素半導体素子の製造方法において用いた縦型薄膜成長装置の構成を示す断面図である。まず、支持軸２０３によって支持されているサセプタ２０２上に炭化珪素基板２０１を設置し、反応炉２００内を、排気配管２１０を通してガス排気系２０９により１０−６Ｐａ台の真空度にまで真空排気した。次に、ガス供給系２０８より希釈ガス２０６の水素ガス２Ｌ／ｍｉｎを供給して反応炉２００内の圧力を１０ｋＰａとした。なお、反応炉２００内の圧力は圧力調整バルブ２１１を調整することにより制御した。
【００２５】
次に、この流量を維持しながら、反応炉２００の周辺部２１２の外側に設けられたコイル２０４に、誘導加熱装置を用いて２０．０ｋＨｚ、２０ｋＷの高周波電力を印加して、サセプタ２０２を加熱した。そして、炭化珪素基板２０１の温度は１６００℃で一定に制御した。水素ガスの流量は一定のまま、原料ガス２０５のプロパンガス２ｍＬ／ｍｉｎ、シランガス３ｍＬ／ｍｉｎを反応炉２００のガス供給口より供給した。原料ガス２０５はそれぞれ５０ｍＬ／ｍｉｎの水素ガスで希釈して供給した。また、導電型を制御するために、ｎ型及びｐ型それぞれに応じたドーパントガス２０７を反応炉２００内に供給した。
【００２６】
このエピタキシャル成長条件下では、（０００１）面の炭化珪素基板１１上での成長速度は約２μｍ／ｈｒであった。また、活性領域用トレンチ溝１２の側壁部の（１１−２０）面及び（１１−１０）面、また底部の（０００１）面における成長速度も約２μｍ／ｈｒであった。このように、１０ｋＰａという減圧領域でエピタキシャル成長したために良好なステップカバレジを得ることができた。
【００２７】
そして、エピタキシャル成長する際に、始めにｎ型ドーパントガス、次いでｐ型ドーパントガス、その次にｎ型ドーパントガスを反応炉２００内に供給することにより、炭化珪素基板１１上に、順に第１の炭化珪素層であるｎ型の第１のエピタキシャル成長層１３、第２の炭化珪素層であるｐ型の第２のエピタキシャル成長層１４、第３の炭化珪素層であるｎ型の第３のエピタキシャル成長層１５を形成する。ｎ型のドーパントガスとしては窒素を、ｐ型のドーパントガスとしてはトリメチルアルミニウム（ＴＭＡ）を用いた。
【００２８】
このようにして、前記炭化珪素基板１１上に、キャリア濃度が約２×１０１７ｃｍ−３で厚みが１０μｍのｎ型の第１のエピタキシャル成長層１３と、キャリア濃度が約１×１０１６ｃｍ−３で厚みが３μｍのｐ型の第２のエピタキシャル成長層１４と、キャリア濃度が約１×１０１８ｃｍ−３で厚みが０．５μｍのｎ型の第３のエピタキシャル成長層１５とを形成した。
【００２９】
次に、図１（ｃ）に示す工程で、活性領域用トレンチ溝１２上に第１のエピタキシャル成長層１３、第２のエピタキシャル成長層１４及び第３のエピタキシャル成長層１５を形成した後の窪み部内部にニッケル膜からなるエッチングマスク（図示せず）を形成し、ＣＦ４及びＯ２を用いた反応性イオンエッチングを行った。エッチングマスクの形成は、以下のように行った。第３のエピタキシャル成長層１５上に厚みが０．３μｍのシリコン酸化膜を形成した後、活性領域用トレンチ溝１２上に第１のエピタキシャル成長層１３、第２のエピタキシャル成長層１４及び第３のエピタキシャル成長層１５を形成した後の窪み部が開口するように、フォトリソグラフィーによりレジストパターンを形成し、そのレジストパターンをマスクとしてシリコン酸化膜をウェットエッチングにより除去した。次に、厚みが１３μｍのニッケル膜を形成した後、リフトオフ法により活性領域用トレンチ溝１２内部の窪み部以外の領域に形成されたニッケル膜を除去することにより、ニッケル膜からなるエッチングマスクを形成した。
【００３０】
エピタキシャル成長層の領域は、ＣＦ４及びＯ２を用いた反応性イオンエッチングによって１３．５μｍの厚みを除去した。この際、ニッケルと炭化珪素のエッチングの選択比がほぼ１：１であり、前記のエッチングマスクの厚みを１３μｍに調整したことによって、活性領域用トレンチ溝１２底部においてｐ型の第２のエピタキシャル成長層１４が露出するまでエッチングした。
【００３１】
次に、図１（ｄ）に示す工程で、約１１００℃の温度下で炭化珪素基板１１を熱酸化することで、炭化珪素基板１１上にＳｉＯ２からなる厚さ３０ｎｍのゲート絶縁膜１６を形成した。その後、電子ビーム（ＥＢ）蒸着装置を用いてｎ型の第３のエピタキシャル成長層１５とｐ型の第２のエピタキシャル成長層１４及び炭化珪素基板１１の裏面にＮｉを蒸着した。続いて、加熱炉で１０００℃で加熱することで、ｎ型の第３のエピタキシャル成長層１５とｐ型の第２のエピタキシャル成長層１４と接するように第１のオーミック電極となるソース電極１７を、炭化珪素基板１１の裏面上には第２のオーミック電極となるドレイン電極１８をそれぞれ形成した。続いて、ゲート絶縁膜１６上にチタン（Ｔｉ）を蒸着して、ゲート電極１９を形成した。これにより、本実施の形態の縦型ＭＩＳＦＥＴが作製された。
【００３２】
本実施の形態の縦型ＭＩＳＦＥＴは、活性領域用トレンチ溝１２が形成された炭化珪素基板１１と、炭化珪素基板１１上に形成されたｎ型の第１のエピタキシャル成長層１３と、第１のエピタキシャル成長層１３に囲まれて設けられたｐ型の第２のエピタキシャル成長層１４と、第２のエピタキシャル成長層１４に囲まれて設けられたｎ型の第３のエピタキシャル成長層１５と、第２のエピタキシャル成長層１４の上に設けられたＳｉＯ２からなるゲート絶縁膜１６と、ゲート絶縁膜１６の上に設けられたＴｉからなるゲート電極１９と、ｎ型の第３のエピタキシャル成長層１５及びｐ型の第２のエピタキシャル成長層１４と接するように設けられ、Ｎｉからなるソース電極１７と、炭化珪素基板１１の裏面上に設けられたＮｉからなるドレイン電極１８とを備えている。
【００３３】
次に、比較例として、イオン注入技術によって不純物ドープ層を形成した従来の縦型パワーＭＩＳＦＥＴを作製した。図５に従来の縦型パワーＭＩＳＦＥＴの断面図を示す。従来の縦型パワーＭＩＳＦＥＴは、炭化珪素基板６１と、炭化珪素基板６１上にエピタキシャル成長されたｎ型の第１の不純物ドープ層６２と、イオン注入によって形成されたｐ型の第２の不純物ドープ層６３と、イオン注入によって形成されたｎ型の第３の不純物ドープ層６４と、ｐ型の第２の不純物ドープ層６３の上に設けられたＳｉＯ２からなるゲート絶縁膜６５と、ゲート絶縁膜６５の上に設けられたＴｉからなるゲート電極６６と、ｎ型の第３の不純物ドープ層６４及びｐ型の第２の不純物ドープ層６３と接するように設けられ、Ｎｉからなるソース電極６７と、炭化珪素基板６１の裏面上に設けられたＮｉからなるドレイン電極６８とを備えている。
【００３４】
比較例である従来の縦型パワーＭＩＳＦＥＴと本実施の形態の縦型パワーＭＩＳＦＥＴの電流−電圧特性を比較した。両パワーＭＩＳＦＥＴの電流−電圧特性について測定した結果、本実施の形態の縦型パワーＭＩＳＦＥＴでは、比較例の縦型パワーＭＩＳＦＥＴに比べて耐圧の値が約２倍以上高くなっていることが判明した。この理由としては、次のことが考えられる。
【００３５】
まず、従来の縦型パワーＭＩＳＦＥＴでは、不純物ドープ層をイオン注入によって形成しているため、高温アニール処理してもイオン注入によって発生した欠陥が完全には修復できない。そのため、この欠陥が逆バイアス電圧を印加した場合にはリーク電流や絶縁破壊を引き起こす根本的な原因となっていると考えられる。これに対し、本実施の形態の縦型パワーＭＩＳＦＥＴでは、不純物ドープ層をエピタキシャル成長によって形成しているため、不純物ドープ層の結晶性が良好であり、欠陥も存在しない。この結果、炭化珪素の優れた物性値から期待されるような高い耐圧を実現することが可能となる。
【００３６】
以上のことから、エピタキシャル成長によって部分的に不純物ドープ層を形成することで、高耐圧の縦型パワーＭＩＳＦＥＴを作製することができた。
【００３７】
なお、本実施の形態においては、ｐ型ドープ層をチャネルとして用いたが、炭化珪素基板、第１のエピタキシャル成長層及び第３のエピタキシャル成長層をｐ型にし、第２のエピタキシャル成長層をｎ型としても差し支えない。
【００３８】
また、本実施の形態においては、炭化珪素基板の主面に幅が２８μｍ、深さが１３．５μｍの活性領域用トレンチ溝を形成したが幅及び深さがこれらよりも大きくても構わない。
【００３９】
また、本実施の形態においては、４Ｈ−ＳｉＣを炭化珪素基板として用いたが、４Ｈ−ＳｉＣ以外のポリタイプからなる基板を用いてもよい。
【００４０】
（実施の形態２）
次に、本発明の実施の形態２である、主面の一部に活性領域用トレンチ溝が形成された炭化珪素基板上にエピタキシャル成長された炭化珪素薄膜を備えたトレンチ構造の縦型パワーＭＩＳＦＥＴを製造する方法について説明する。
【００４１】
図３は、本実施の形態に係るトレンチ構造の縦型パワーＭＩＳＦＥＴの製造方法を示す断面図である。
【００４２】
まず、図３（ａ）に示す工程で、炭化珪素基板３１を準備した。炭化珪素基板３１としては、例えば、主面が（０００１）から［１１−２０］（１１２バー０）方向に８度のオフ角度がついた直径５０ｍｍの４Ｈ−ＳｉＣ基板を用いる。この基板はｎ型で、キャリア濃度は１×１０１８ｃｍ−３である。
【００４３】
次に、炭化珪素基板３１上にトレンチ形成領域を開口したシリコン酸化膜及びニッケル膜からなるエッチングマスク（図示せず）を形成し、ＣＦ４とＯ２とを用いたプラズマエッチングを行った。そして、炭化珪素基板３１の主面に幅が３０μｍ、深さが１３．５μｍの活性領域用トレンチ溝３２を形成した。また、形成された活性領域用トレンチ溝３２は側壁部が（１１−２０）面及び（１−１００）面で、底部が（０００１）面で構成されている。
【００４４】
次に、図３（ｂ）に示す工程で、ＣＶＤ法により、主面に活性領域用トレンチ溝３２が形成された炭化珪素基板３１上に炭化珪素薄膜をエピタキシャル成長させた。エピタキシャル成長には、実施の形態１と同様の縦型薄膜成長装置を用いた。エピタキシャル成長条件としては、希釈ガスである水素ガスの流量を２Ｌ／ｍｉｎ、反応炉内の圧力を１０ｋＰａ、基板温度を１６００℃、原料ガスのプロパンガス及びシランガスの流量をそれぞれ２ｍＬ／ｍｉｎ及び３ｍＬ／ｍｉｎとした。原料ガスはそれぞれ５０ｍＬ／ｍｉｎの水素ガスで希釈して供給した。
【００４５】
このエピタキシャル成長条件下では、（０００１）面の炭化珪素基板３１上での成長速度は約２μｍ／ｈｒであった。また、活性領域用トレンチ溝３２の側壁部の（１１−２０）面及び（１１−１０）面、また底部の（０００１）面における成長速度も約２μｍ／ｈｒであった。このように、１０ｋＰａという減圧領域でエピタキシャル成長したために良好なステップカバレジを得ることができた。
【００４６】
そして、エピタキシャル成長する際に、始めにｎ型ドーパントガス、次いでｐ型ドーパントガス、その次にｎ型ドーパントガスを反応炉内に供給することにより、炭化珪素基板３１上に、順に第１の炭化珪素層であるｎ型の第１のエピタキシャル成長層３３、第２の炭化珪素層であるｐ型の第２のエピタキシャル成長層３４、第３の炭化珪素層であるｎ型の第３のエピタキシャル成長層３５を形成した。実施の形態１と同様に、ｎ型のドーパントガスとしては窒素を、ｐ型のドーパントガスとしてはトリメチルアルミニウム（ＴＭＡ）を用いた。
【００４７】
このようにして、前記炭化珪素基板３１上に、キャリア濃度が約２×１０１７ｃｍ−３で厚みが１０μｍのｎ型の第１のエピタキシャル成長層３３と、キャリア濃度が約１×１０１６ｃｍ−３で厚みが３μｍのｐ型の第２のエピタキシャル成長層３４と、キャリア濃度が約１×１０１８ｃｍ−３で厚みが０．５μｍのｎ型の第３のエピタキシャル成長層３５とを形成した。
【００４８】
次に、図３（ｃ）に示す工程で、活性領域用トレンチ溝３２上に第１のエピタキシャル成長層３３、第２のエピタキシャル成長層３４及び第３のエピタキシャル成長層３５を形成した後の窪み部内部にニッケル膜からなるエッチングマスク（図示せず）を形成し、ＣＦ４及びＯ２を用いた反応性イオンエッチングを行った。エッチングマスクの形成は、以下のように行った。第３のエピタキシャル成長層３５上に厚みが０．３μｍのシリコン酸化膜を形成した後、活性領域用トレンチ溝３２上に第１のエピタキシャル成長層３３、第２のエピタキシャル成長層３４及び第３のエピタキシャル成長層３５を形成した後の窪み部が開口するように、フォトリソグラフィーによりレジストパターンを形成し、そのレジストパターンをマスクとしてシリコン酸化膜をウェットエッチングにより除去した。次に、厚みが９．５μｍのニッケル膜を形成した後、リフトオフ法により活性領域用トレンチ溝３２内部の窪み部以外の領域に形成されたニッケル膜を除去することにより、ニッケル膜からなるエッチングマスクを形成した。
【００４９】
エピタキシャル成長層の領域は、ＣＦ４及びＯ２を用いた反応性イオンエッチングによって１３．５μｍの厚みを除去した。この際、ニッケルと炭化珪素のエッチングの選択比がほぼ１：１であり、前記のエッチングマスクの厚みを９．５μｍに調整したことによって、ｐ型の第２のエピタキシャル成長層３４を貫通し、ｎ型の第１のエピタキシャル成長層３３を０．５μｍ程度エッチングした。結果として、幅が３μｍで、深さが４μｍのゲート用トレンチ溝３６が形成された。
【００５０】
次に、図３（ｄ）に示す工程で、約１１００℃の温度下で炭化珪素基板３１を熱酸化することでゲート用トレンチ溝３６の側壁部及び底部にＳｉＯ２からなる厚さ３０ｎｍのゲート絶縁膜３７を形成した。
【００５１】
続いて、電子ビーム（ＥＢ）蒸着装置を用いてｎ型の第３のエピタキシャル成長層３５上及び炭化珪素基板３１の裏面にＮｉを蒸着した。続いて、加熱炉で１０００℃で加熱することで、ｎ型の第３のエピタキシャル成長層３５上には第１のオーミック電極となるソース電極３８を、炭化珪素基板３１の裏面上には第２のオーミック電極となるドレイン電極３９をそれぞれ形成した。その後、ゲート用トレンチ溝３６内にポリシリコン膜を堆積することでゲート電極４０を形成した。これにより、本実施の形態のトレンチ構造の縦型ＭＩＳＦＥＴが作製された。
【００５２】
本実施の形態のトレンチ構造の縦型ＭＩＳＦＥＴは、活性領域用トレンチ溝３２が形成された炭化珪素基板３１と、炭化珪素基板３１上に順に形成されたｎ型の第１のエピタキシャル成長層３３と、ｐ型の第２のエピタキシャル成長層３４と、ｎ型の第３のエピタキシャル成長層３５と、第３のエピタキシャル成長層３５及び第２のエピタキシャル成長層３４を貫通して第１のエピタキシャル成長層３３内に至るゲート用トレンチ溝３６の側壁部及び底部に設けられたＳｉＯ２からなるゲート絶縁膜３７と、ゲート絶縁膜３７と接するように設けられたポリシリコンからなるゲート電極４０と、ｎ型の第３のエピタキシャル成長層３５の上に設けられ、Ｎｉからなるソース電極３８と、炭化珪素基板３１の裏面上に設けられたＮｉからなるドレイン電極３９とを備えている。なお、ソース電極３８及びドレイン電極３９は共にオーミック電極となっている。
【００５３】
次に、比較例として、イオン注入技術によって不純物ドープ層を形成した従来のトレンチ構造の縦型パワーＭＩＳＦＥＴを作製した。図６に従来のトレンチ構造の縦型パワーＭＩＳＦＥＴの断面図を示す。従来のトレンチ構造の縦型パワーＭＩＳＦＥＴは、炭化珪素基板７１と、炭化珪素基板７１上にエピタキシャル成長されたｎ型の第１の不純物ドープ層７２と、イオン注入によって形成されたｐ型の第２の不純物ドープ層７３と、イオン注入によって形成されたｎ型の第３の不純物ドープ層７４と、ｎ型の第３の不純物ドープ層７４及びｐ型の第２の不純物ドープ層７３を貫通してｎ型の第１の不純物ドープ層７２内に至るトレンチ溝７５の側壁部及び底部に設けられたＳｉＯ２からなるゲート絶縁膜７６と、ゲート絶縁膜７６と接するように設けられたポリシリコンからなるゲート電極７７と、ｎ型の第３の不純物ドープ層７４及びｐ型の第２の不純物ドープ層７３と接するように設けられ、Ｎｉからなるソース電極７８と、炭化珪素基板７１の裏面上に設けられたＮｉからなるドレイン電極７９とを備えている。
【００５４】
比較例である従来のトレンチ構造の縦型パワーＭＩＳＦＥＴと本実施の形態のトレンチ構造の縦型パワーＭＩＳＦＥＴの電流−電圧特性を比較した。両パワーＭＩＳＦＥＴの電流−電圧特性について測定した結果、本実施の形態のＭＩＳＦＥＴでは、比較例のＭＩＳＦＥＴに比べて耐圧の値が約２倍以上高くなっていることが判明した。この理由としては、次のことが考えられる。
【００５５】
まず、従来のトレンチ構造の縦型パワーＭＩＳＦＥＴでは、前述の縦型パワーＭＩＳＦＥＴ同様、不純物ドープ層をイオン注入によって形成しているために欠陥が発生して、リーク電流や絶縁破壊を引き起こす根本的な原因となっている。一方、本実施の形態のトレンチ構造の縦型パワーＭＩＳＦＥＴでは、不純物ドープ層をエピタキシャル成長によって形成しているために欠陥が無く、高い耐圧を実現することが可能となる。
【００５６】
以上のことから、エピタキシャル成長によって部分的に不純物ドープ層を形成することで、高耐圧のトレンチ構造の縦型パワーＭＩＳＦＥＴを作製することができた。
【００５７】
なお、本実施の形態においては、ｐ型ドープ層をチャネルとして用いたが、炭化珪素基板、第１のエピタキシャル成長層及び第３のエピタキシャル成長層をｐ型にし、第２のエピタキシャル成長層をｎ型としても差し支えない。
【００５８】
（実施の形態３）
次に、本発明の実施の形態３である、主面の一部に活性領域用トレンチ溝が形成された炭化珪素基板上にエピタキシャル成長された炭化珪素薄膜を備えた蓄積型縦型パワーＭＩＳＦＥＴを製造する方法について説明する。
【００５９】
図４は、本実施の形態に係る蓄積型縦型パワーＭＩＳＦＥＴの製造方法を示す断面図である。
【００６０】
まず、図４（ａ）に示す工程で、炭化珪素基板４１を準備した。炭化珪素基板４１としては、例えば、主面が（０００１）から［１１−２０］（１１２バー０）方向に８度のオフ角度がついた直径５０ｍｍの４Ｈ−ＳｉＣ基板を用いる。この基板はｎ型で、キャリア濃度は１×１０１８ｃｍ−３である。
【００６１】
次に、炭化珪素基板４１上にトレンチ形成領域を開口したシリコン酸化膜及びニッケル膜からなるエッチングマスク（図示せず）を形成し、ＣＦ４とＯ２とを用いたプラズマエッチングを行った。そして、炭化珪素基板４１の主面に幅が３０μｍ、深さが１３．５μｍの活性領域用トレンチ溝４２を形成した。また、形成された活性領域用トレンチ溝４２は側壁部が（１１−２０）面及び（１−１００）面で、底部が（０００１）面で構成されている。
【００６２】
次に、図４（ｂ）に示す工程で、ＣＶＤ法により、主面に活性領域用トレンチ溝４２が形成された炭化珪素基板４１上に炭化珪素薄膜をエピタキシャル成長させた。エピタキシャル成長には、実施の形態１と同様の縦型薄膜成長装置を用いた。エピタキシャル成長条件としては、希釈ガスである水素ガスの流量を２Ｌ／ｍｉｎ、反応炉内の圧力を１０ｋＰａ、基板温度を１６００℃、原料ガスのプロパンガス及びシランガスの流量をそれぞれ２ｍＬ／ｍｉｎ、シランガス３ｍＬ／ｍｉｎとした。原料ガスはそれぞれ５０ｍＬ／ｍｉｎの水素ガスで希釈して供給した。
【００６３】
このエピタキシャル成長条件下では、（０００１）面の炭化珪素基板４１上での成長速度は約２μｍ／ｈｒであった。また、活性領域用トレンチ溝４２の側壁部の（１１−２０）面及び（１１−１０）面、また底部の（０００１）面における成長速度も約２μｍ／ｈｒであった。このように、１０ｋＰａという減圧領域でエピタキシャル成長したために良好なステップカバレジを得ることができた。
【００６４】
そして、エピタキシャル成長する際に、始めにｎ型ドーパントガス、次いでｐ型ドーパントガス、その次にｎ型ドーパントガスを反応炉内に供給することにより、炭化珪素基板４１上に、順に第１の炭化珪素層であるｎ型の第１のエピタキシャル成長層４３、第２の炭化珪素層であるｐ型の第２のエピタキシャル成長層４４、第３の炭化珪素層であるｎ型の第３のエピタキシャル成長層４５を形成した。実施の形態１と同様に、ｎ型のドーパントガスとしては窒素を、ｐ型のドーパントガスとしてはトリメチルアルミニウム（ＴＭＡ）を用いた。
【００６５】
このようにして、前記炭化珪素基板４１上に、キャリア濃度が約２×１０１７ｃｍ−３で厚みが１０μｍのｎ型の第１のエピタキシャル成長層４３と、キャリア濃度が約１×１０１６ｃｍ−３で厚みが３μｍのｐ型の第２のエピタキシャル成長層４４と、キャリア濃度が約１×１０１８ｃｍ−３で厚みが０．５μｍのｎ型の第３のエピタキシャル成長層４５とを形成した。
【００６６】
次に、図４（ｃ）に示す工程で、活性領域用トレンチ溝４２上に第１のエピタキシャル成長層４３、第２のエピタキシャル成長層４４及び第３のエピタキシャル成長層４５を形成した後の窪み部内部にニッケル膜からなるエッチングマスク（図示せず）を形成し、ＣＦ４及びＯ２を用いた反応性イオンエッチングを行った。エッチングマスクの形成は、以下のように行った。第３のエピタキシャル成長層４５上に厚みが０．３μｍのシリコン酸化膜を形成した後、活性領域用トレンチ溝４２上に第１のエピタキシャル成長層４３、第２のエピタキシャル成長層４４及び第３のエピタキシャル成長層４５を形成した後の窪み部が開口するように、フォトリソグラフィーによりレジストパターンを形成し、そのレジストパターンをマスクとしてシリコン酸化膜をウェットエッチングにより除去した。次に、厚みが９．５μｍのニッケル膜を形成した後、リフトオフ法により活性領域用トレンチ溝４２内部の窪み部以外の領域に形成されたニッケル膜を除去することにより、ニッケル膜からなるエッチングマスクを形成した。
【００６７】
エピタキシャル成長層の領域は、ＣＦ４及びＯ２を用いた反応性イオンエッチングによって１３．５μｍの厚みを除去した。この際、ニッケルと炭化珪素のエッチングの選択比がほぼ１：１であり、前記のエッチングマスクの厚みを９．５μｍに調整したことによって、ｐ型の第２のエピタキシャル成長層４４を貫通し、ｎ型の第１のエピタキシャル成長層４３を０．５μｍ程度エッチングした。結果として、幅が３μｍで、深さが４μｍのゲート用トレンチ溝４６が形成された。
【００６８】
続いて、ＣＶＤ法により、炭化珪素基板４１上に第４の炭化珪素層であるｎ型の第４のエピタキシャル成長層４７を形成した。エピタキシャル成長条件としては、前述の条件と同一とし、ｎ型ドーパントガスとして窒素を用い、キャリア濃度が約２×１０１７ｃｍ−３で厚みが０．２μｍのｎ型の第４のエピタキシャル成長層４７を形成した。次いで、ＣＦ４及びＯ２を用いた反応性イオンエッチングによって、ゲート用トレンチ溝４６側壁以外に形成された前記第４のエピタキシャル成長層４７を除去した。
【００６９】
次に、図４（ｄ）に示す工程で、約１１００℃の温度下で基板を熱酸化することでゲート用トレンチ溝４６の側壁部及び底部にＳｉＯ２からなる厚さ３０ｎｍのゲート絶縁膜４８を形成した。
【００７０】
続いて、電子ビーム（ＥＢ）蒸着装置を用いてｎ型の第３のエピタキシャル成長層４５上及び炭化珪素基板４１の裏面にＮｉを蒸着した。続いて、加熱炉で１０００℃で加熱することで、ｎ型の第３のエピタキシャル成長層４５上には第１のオーミック電極となるソース電極４９を、炭化珪素基板４１の裏面上には第２のオーミック電極となるドレイン電極５０をそれぞれ形成した。その後、ゲート用トレンチ溝４６内にポリシリコン膜を堆積することでゲート電極５１を形成した。これにより、本実施の形態の蓄積型縦型ＭＩＳＦＥＴが作製された。
【００７１】
本実施の形態の蓄積型縦型ＭＩＳＦＥＴは、活性領域用トレンチ溝４２が形成された炭化珪素基板４１と、炭化珪素基板４１上に順に形成されたｎ型の第１のエピタキシャル成長層４３と、ｐ型の第２のエピタキシャル成長層４４と、ｎ型の第３のエピタキシャル成長層４５と、第３のエピタキシャル成長層４５及び第２のエピタキシャル成長層４４を貫通して第１のエピタキシャル成長層４３内に至るゲート用トレンチ溝４６の側壁部及び底部に設けられたＳｉＯ２からなるゲート絶縁膜４８と、第２のエピタキシャル成長層４４とゲート絶縁膜４８との間に形成されたｎ型の第４のエピタキシャル成長層４７と、ゲート絶縁膜４８と接するように設けられたポリシリコンからなるゲート電極５１と、ｎ型の第３のエピタキシャル成長層４５の上に設けられ、Ｎｉからなるソース電極４９と、炭化珪素基板４１の裏面上に設けられたＮｉからなるドレイン電極５０とを備えている。なお、ソース電極４９及びドレイン電極５０は共にオーミック電極となっている。
【００７２】
次に、比較例として、イオン注入技術によって不純物ドープ層を形成した従来の蓄積型縦型パワーＭＩＳＦＥＴを作製した。図７に従来の蓄積型縦型パワーＭＩＳＦＥＴの断面図を示す。従来の蓄積型縦型パワーＭＩＳＦＥＴは、炭化珪素基板８１と、炭化珪素基板８１上にエピタキシャル成長されたｎ型の第１の不純物ドープ層８２と、イオン注入によって形成されたｐ型の第２の不純物ドープ層８３と、イオン注入によって形成されたｎ型の第３の不純物ドープ層８４と、ｎ型の第３の不純物ドープ層８４及びｐ型の第２の不純物ドープ層８３を貫通してｎ型の第１の不純物ドープ層８２内に至るトレンチ溝８５の側壁部及び底部に設けられたＳｉＯ２からなるゲート絶縁膜８６と、第２の不純物ドープ層８３とゲート絶縁膜８６との間にエピタキシャル成長により設けられたｎ型の第４の不純物ドープ層８７と、ゲート絶縁膜８６と接するように設けられたポリシリコンからなるゲート電極８８と、ｎ型の第３の不純物ドープ層８４及びｐ型の第２の不純物ドープ層８３と接するように設けられ、Ｎｉからなるソース電極８９と、炭化珪素基板８１の裏面上に設けられたＮｉからなるドレイン電極９０とを備えている。
【００７３】
比較例である従来の蓄積型縦型パワーＭＩＳＦＥＴと本実施の形態の蓄積型縦型パワーＭＩＳＦＥＴの電流−電圧特性を比較した。両パワーＭＩＳＦＥＴの電流−電圧特性について測定した結果、本実施の形態のＭＩＳＦＥＴでは、従来のＭＩＳＦＥＴに比べて耐圧の値が約２倍以上高くなっていることが判明した。この理由としては、次のことが考えられる。
【００７４】
まず、従来の蓄積型縦型パワーＭＩＳＦＥＴでは、前述の縦型パワーＭＩＳＦＥＴ同様、蓄積型のチャネル層も含めて不純物ドープ層をイオン注入によって形成しているために欠陥が発生して、リーク電流や絶縁破壊を引き起こしている。一方、本実施の形態の蓄積型縦型パワーＭＩＳＦＥＴでは、蓄積型のチャネル層も含めて不純物ドープ層をエピタキシャル成長によって形成しているために欠陥が無く、高い耐圧を実現することが可能となる。
【００７５】
以上のことから、エピタキシャル成長によって部分的に不純物ドープ層を形成することで、高耐圧の蓄積型縦型パワーＭＩＳＦＥＴを作製することができた。
【００７６】
なお、本実施の形態においては、蓄積型のチャネル層として一様な濃度分布のｎ型ドープ層を用いたが、デルタドープ構造のドープ層を用いても構わない。
【００７７】
【発明の効果】
以上のように本発明によると、イオン注入技術によって不純物ドープ層が形成されていないので結晶性の良好なドープ層を備えており、従来技術では実現不可能であった高耐圧の炭化珪素半導体素子及びその製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る縦型パワーＭＩＳＦＥＴの製造工程を示す断面図
【図２】本発明の炭化珪素半導体素子の製造方法において用いた縦型薄膜成長装置の構成を示す断面図
【図３】本発明の他の実施の形態に係る縦型トレンチ構造ＭＩＳＦＥＴの製造工程を示す断面図
【図４】本発明のさらに他の実施の形態に係る蓄積型縦型ＭＩＳＦＥＴの製造工程を示す断面図
【図５】従来の縦型パワーＭＩＳＦＥＴの構造を示す断面図
【図６】従来のトレンチ構造の縦型パワーＭＩＳＦＥＴの構造を示す断面図
【図７】従来の蓄積型縦型パワーＭＩＳＦＥＴの構造を示す断面図
【符号の説明】
１１，３１，４１，６１，７１，８１，２０１　炭化珪素基板
１２，３２，４２　活性領域用トレンチ溝
３６，４６　ゲート用トレンチ溝
１３，３３，４３　第１のエピタキシャル成長層
１４，３４，４４　第２のエピタキシャル成長層
１５，３５，４５　第３のエピタキシャル成長層
１６，３７，４８，６５，７６，８６　ゲート絶縁膜
１７，３８，４９，６７，７８，８９　ソース電極
１８，３９，５０，６８，７９，９０　ドレイン電極
１９，４０，５１，６６，７７，８８　ゲート電極
４７　第４のエピタキシャル成長層
６２，７２，８２　第１の不純物ドープ層
６３，７３，８３　第２の不純物ドープ層
６４，７４，８４　第３の不純物ドープ層
８７　第４の不純物ドープ層
７５，８５　トレンチ溝
２００　反応炉
２０２　サセプタ
２０３　支持軸
２０４　コイル
２０５　原料ガス
２０６　希釈ガス
２０７　ドーパントガス
２０８　ガス供給系
２０９　ガス排気系
２１０　排気配管
２１１　圧力調整バルブ
２１２　周辺部
【図１】
2004031471.tif 000003
【図２】
2004031471.tif 000004
【図３】
2004031471.tif 000005
【図４】
2004031471.tif 000006
【図５】
2004031471.tif 000007
【図６】
2004031471.tif 000008
【図７】
2004031471.tif 000009