(57)【要約】【課題】表示輝度の変化時にも画質を低下をきたさずに、高解像度の表示を可能にする電流駆動型の表示装置を提供する。【解決手段】有機ＥＬ表示装置は、複数の画素５が形成された表示パネルと、画素５に駆動電流を流すための電流駆動部１１と、データ信号をラッチするためのレジスタ７と、タイミング制御部９とを有する画素駆動部１が設けられているソース駆動回路と、電流駆動部１１からの駆動電流を画素５に供給する信号線とを備えている。電流駆動部１１は、電流設定時の所定の期間のみデータ信号によって設定された電流以上の電流を流すようにタイミング制御部９に制御されていることにより、画素５に流れる電流の値を迅速に目標値に到達させることができる。【選択図】        図１
2004309924.tif 000002
【特許請求の範囲】
【請求項１】
電流により駆動される発光素子を含む画素と、上記画素に接続された信号線とが設けられた表示パネルと、
上記信号線を介して上記画素に駆動電流を供給するためのソース駆動回路と
を備えている表示装置であって、
上記ソース駆動回路は、
Ｎビットの表示データをラッチし、且つ上記表示データを出力するためのレジスタと、
制御信号を出力するためのタイミング制御部と、
上記制御信号に従って、電流設定時の所定の期間には任意に設定した上記駆動電流を流し、上記所定の期間以外の動作時には上記レジスタからの表示データにより設定される上記駆動電流を流す電流駆動部と
を有している、表示装置。
【請求項２】
請求項１に記載の表示装置において、
電流設定時の所定の期間には、上記レジスタからの上記表示データにより設定される電流値以上の上記駆動電流が上記電流駆動部から出力される、表示装置。
【請求項３】
請求項１または２に記載の表示装置において、
上記電流駆動部は、
上記表示データのビットに応じた電流を出力するためのＮ個の電流源を有する電流加算型のＤ／Ａコンバータと、
任意に設定した値の電流を出力するための付加電流源と、
上記制御信号を受けて、上記付加電流源と上記画素とを電流設定時の所定の期間のみ導通させる第１のスイッチと
を有している、表示装置。
【請求項４】
請求項３に記載の表示装置において、
上記Ｄ／Ａコンバータ内のＮ個の電流源は、それぞれ互いにカレントミラー回路を構成するＭＩＳＦＥＴからなっており、
上記付加電流源は、上記Ｎ個の電流源を構成するＭＩＳトランジスタとカレントミラー回路を構成するＭＩＳＦＥＴからなっている、表示装置。
【請求項５】
請求項３または４に記載の表示装置において、
上記付加電流源は上記表示データを受けて、上記表示データのビットに応じた電流を出力可能であることを特徴とする表示装置。
【請求項６】
請求項１または２に記載の表示装置において、
上記駆動電流部は、
上記表示データのビットに応じた電流を出力するためのＮ個の電流源と、
上記Ｎ個の電流源を流れる電流の各出力経路上にそれぞれ介設された第２のスイッチと、
上記Ｎ個の電流源のそれぞれを流れる電流を上記第２のスイッチを迂回して出力するためのＮ本のバイパス経路と、
上記Ｎ本のバイパス経路のそれぞれの経路上に介設された第３のスイッチと
を有する電流加算型のＤ／Ａコンバータであり、
電流設定時の所定の期間中は、上記制御信号によって、上記第３のスイッチがオン状態に設定され、上記所定の期間以外の動作時には上記第３のスイッチがオフ状態に設定される、表示装置。
【請求項７】
請求項１または２に記載の表示装置において、
電流設定時の所定の期間中、上記電流駆動部から出力される電流の値は、段階的に変化する、表示装置。
【請求項８】
請求項７に記載の表示装置において、
上記駆動電流部は、
上記表示データのビットに応じた電流を出力するためのＮ個の電流源と、
上記Ｎ個の電流源を流れる電流の各出力経路上にそれぞれ介設された第２のスイッチと、
上記Ｎ個の電流源のそれぞれを流れる電流を上記第２のスイッチを迂回して出力するためのＮ本のバイパス経路と、
上記Ｎ本のバイパス経路のそれぞれの経路上に介設された第３のスイッチとを有する電流加算型のＤ／Ａコンバータであり、
電流設定時の所定の期間中は、上記制御信号によって上記第３のスイッチがオン状態に設定された後、上記Ｎ個の電流源のうち、上位ビット用の電流源に接続された上記第３のスイッチから段階的にオフ状態に切り替わるよう設定される、表示装置。
【請求項９】
請求項７または８に記載の表示装置において、
電流設定時に上記タイミング制御部が上記第３のスイッチに出力する制御信号は、互いにタイミングをずらした複数の制御信号である、表示装置。
【請求項１０】
請求項１〜４のうちいずれか１つに記載の表示装置において、
ソース駆動回路は、
所定の電圧を出力するための電圧設定手段と、
上記電圧設定手段の出力電圧と上記電流駆動部の出力電圧とを比較し、比較結果を上記タイミング制御部に出力するための比較回路と
をさらに有し、
上記所定の期間中に上記電流駆動部から任意に設定した上記駆動電流が流れる際に、少なくとも上記電流駆動部の出力電圧が上記電圧設定手段の出力電圧と一致した時点で、上記駆動電流の値が上記表示データにより設定される電流値に切り替わるよう設定される、表示装置。
【請求項１１】
請求項１０に記載の表示装置において、
上記電圧設定手段が出力する上記所定の電圧は、
電流設定時に上記画素に流れる電流の値が目標値に到達する際の上記電流駆動部の出力電圧である安定出力電圧である、表示装置。
【請求項１２】
請求項１０または１１に記載の表示装置において、
上記電圧設定手段は、上記安定出力電圧を任意に設定するために設定データをラッチするレジスタを有している、表示装置。
【請求項１３】
請求項１０または１１に記載の表示装置において、
上記電圧設定手段は、
上記表示パネル上に設けられ、ＴＦＴ及び容量を有し、画像表示に関係しないダミー画素と、上記表示パネル上に設けられ、上記ダミー画素に電流を供給するためのダミー信号線と、上記ソース駆動回路内に設けられると共に上記ダミー信号線及び上記比較回路に接続され、動作時を通して一定値の電流を出力するダミー電流駆動部を含むダミー画素駆動部とを有するダミー回路である、表示装置。
【請求項１４】
請求項１３に記載の表示装置において、
上記ダミー回路は、複数個の上記電流駆動部に対して１つの割合で設けられている、表示装置。
【請求項１５】
請求項１４に記載の表示装置において、
上記ソース駆動回路は、互いに同一の構成を有する複数の半導体チップ上に分かれて設けられており、
上記複数の半導体チップのそれぞれには、上記ダミー画素駆動部が設けられている、表示装置。
【請求項１６】
請求項１３〜１５のうちいずれか１つに記載の表示装置において、
上記ダミー回路は複数個存在し、複数の上記ダミー回路内のダミー電流駆動部同士は、少なくとも電流設定時の所定の期間互いに接続されている、表示装置。
【請求項１７】
請求項１０〜１６のうちいずれか１つに記載の表示装置において、
上記比較回路は差動増幅回路を有するコンパレータである、表示装置。
【請求項１８】
電流により駆動される発光素子を含む画素と、上記画素に接続された信号線とが設けられた表示パネルと、
上記信号線を介して上記画素を流れる駆動電流を設定するためのソース駆動回路と
を備えている表示装置であって、
上記信号線は、上記画素に流れる駆動電流を設定するための駆動電圧用信号線と、上記画素の駆動電流を伝達するための駆動電流用信号線とに分かれており、
上記ソース駆動回路は、上記駆動電圧用信号線を介して上記画素に駆動電圧を供給するための電圧駆動部と、上記駆動電流用信号線を介して上記画素の駆動電流を流すための電流供給手段とを有している、表示装置。
【請求項１９】
請求項１８に記載の表示装置において、
上記電流供給手段は、上記画素から流れる駆動電流の値を検出し、検出結果を上記電圧駆動部にフィードバックするための電流値検出部であり、
上記ソース駆動回路には、表示データをラッチし、且つ上記表示データを上記電流値検出部へ入力するためのレジスタがさらに設けられている、表示装置。
【請求項２０】
請求項１９に記載の表示装置において、
上記電流値検出部は、上記駆動電流用信号線に接続され、上記表示データに応じて出力電流の値を変更可能な電流駆動部と、上記電流駆動部と上記駆動電流用信号線との接続経路上に介設された抵抗素子とを有し、
上記電流駆動部と上記抵抗素子との間に生じる電圧が、上記検出結果として上記電圧駆動部に入力される、表示装置。
【請求項２１】
請求項１８〜２０のうちいずれか１つに記載の表示装置において、
上記電圧駆動部と上記電流供給手段とを電流設定時の所定の期間のみ短絡させるための短絡手段をさらに備えている、表示装置。
【請求項２２】
請求項１８〜２１のうちいずれか１つに記載の表示装置において、
上記画素は、
上記発光素子と、
ゲート電極が上記駆動電圧用信号線に一時的に接続され、ドレインが上記駆動電流用信号線に一時的に接続され、上記発光素子に電流を供給するための電流源として機能するＭＩＳＦＥＴと、
上記駆動電圧用信号線に一時的に接続され、且つ上記ＭＩＳＦＥＴのゲート電極に接続される画素入力容量と、
上記画素入力容量と上記ＭＩＳＦＥＴのゲート電極との接続点と上記駆動電圧用信号線との接続経路上に介設された電圧用スイッチと、
上記ＭＩＳＦＥＴと上記発光素子との間に介設され、上記駆動電流用信号線に一時的に接続されるスイッチと、
上記スイッチと上記ＭＩＳＦＥＴとの接続点と上記駆動電流用信号線との間に介設された電流用スイッチとを備え、
上記電圧用スイッチ及び上記電流用スイッチは、電流設定時にオンになり、表示時にはオフになるように制御され、
上記スイッチは、電流設定時にオフとなり、表示時にはオンとなるよう制御されている、表示装置。
【請求項２３】
電流により駆動される発光素子を含む画素と、上記画素に接続された信号線とが設けられた表示パネルと、
上記信号線を介して上記画素を流れる駆動電流を設定するためのソース駆動回路と
を備えている表示装置であって、
上記画素は、
上記発光素子と、
ゲート電極が上記駆動電圧用信号線に一時的に接続され、ドレインが上記駆動電流用信号線に一時的に接続され、上記発光素子に電流を供給するための電流源として機能するＭＩＳＦＥＴと、
上記駆動電圧用信号線に一時的に接続され、且つ上記ＭＩＳＦＥＴのゲート電極に接続される画素入力容量と、
上記画素入力容量と上記ＭＩＳＦＥＴのゲート電極との接続点と上記駆動電圧用信号線との接続経路上に介設された電圧用スイッチと、
上記ＭＩＳＦＥＴと上記発光素子との間に介設され、上記駆動電流用信号線に一時的に接続されるスイッチと、
上記スイッチと上記ＭＩＳＦＥＴとの接続点と上記駆動電流用信号線との間に介設された電流用スイッチとを備えており、
上記電圧用スイッチ及び上記電流用スイッチは、電流設定時にオンになり、表示時にはオフになるように制御され、
上記スイッチは、電流設定時にオフとなり、表示時にはオンとなるよう制御されている、表示装置。
【請求項２４】
電流により駆動される発光素子を含む画素と、上記画素に接続された信号線とが設けられた表示パネルと、
上記信号線を介して上記画素に駆動電流を供給するためのソース駆動回路と
を備えている表示装置であって、
上記ソース駆動回路は、
Ｎビットの表示データをラッチし、且つ上記表示データを出力するためのレジスタと、
上記レジスタから入力される上記表示データに応じた上記駆動電流を出力するための電流駆動部と、
上記電流駆動部よりも出力インピーダンスの低い電圧供給手段と、
上記信号線と上記電圧供給手段とを接続するための配線と、
制御信号を出力するためのタイミング制御部と、
上記配線上に設けられ、上記制御信号に従って、電流設定時の所定の期間のみ上記信号線と上記電圧供給手段とを導通させる短絡用スイッチと
を有している、表示装置。
【請求項２５】
請求項２４に記載の表示装置において、
上記電圧供給手段は、
上記表示パネル上に設けられ、ＴＦＴ及び容量を有し、画像表示に関係しないダミー画素と、上記表示パネル上に設けられ、上記ダミー画素に電流を供給するためのダミー信号線と、上記ソース駆動回路内に設けられ、且つ上記ダミー信号線に接続され、動作時を通して一定値の電流を出力するダミー電流駆動部を含むダミー画素駆動部とを有するダミー回路と、
上記ダミー電流駆動部に接続され、上記ダミー電流駆動部からの出力電圧を上記信号線に出力するための電流増幅用バッファと
から構成されている、表示装置。
【請求項２６】
請求項２４または２５に記載の表示装置において、
上記電圧供給手段は、複数個の上記電流駆動部に対して１つの割合で設けられている、表示装置。
【請求項２７】
請求項２４に記載の表示装置において、
上記電圧供給手段は、上記電流駆動部毎に設けられ、上記レジスタから出力される表示データに応じて出力電圧を変えることができる電圧出力型のＤ／Ａコンバータである、表示装置。
【請求項２８】
請求項２７に記載の表示装置において、
上記電圧出力型のＤ／Ａコンバータは、上記表示データのうち上位１または２ビットに応じて出力電圧を変える、表示装置。
【請求項２９】
請求項２４または２５に記載の表示装置において、
上記電圧供給手段は、外部電源に接続された配線である、表示装置。
【請求項３０】
電流により駆動される発光素子を含む画素と、上記画素に接続された信号線とが設けられた表示パネルと、
上記信号線を介して上記画素に駆動電流を供給するためのソース駆動回路と
を備えている表示装置であって、
上記ソース駆動回路は、
Ｎビットの表示データをラッチし、且つ上記表示データを出力するためのレジスタと、
電流設定時の所定の期間に上記レジスタから入力された上記表示データにＭビットを加算して（Ｎ＋Ｍ）ビットの表示データを出力するためのビットデータ加算手段と、
制御信号を出力するためのタイミング制御部と、
上記制御信号に従って、電流設定時の所定の期間には上記（Ｎ＋Ｍ）ビットの表示データにより設定される上記駆動電流を流し、上記所定の期間以外の動作時にはＮビットの上記表示データにより設定される上記駆動電流を流す電流駆動部と
を有している、表示装置。
【請求項３１】
請求項３０に記載の表示装置において、
上記Ｍビットは１または２ビットである、表示装置。
【請求項３２】
電流により駆動される発光素子を含む画素と、上記画素に接続された信号線とが設けられた表示パネルと、
Ｎビットの表示データをラッチし、且つ上記表示データを出力するためのレジスタと、上記表示データのビットに応じた駆動電流を上記信号線に出力する電流駆動部と、上記電流駆動部に基準電流を供給するための基準電流生成部とを有するソース駆動回路と
を備えている表示装置であって、
上記電流駆動部は、それぞれ互いにカレントミラー回路を構成するＭＩＳＦＥＴから構成されるＮ個の電流源を有し、
上記基準電流生成部は、ソースに電源電圧が供給され、上記基準電流を流すための第１のＭＩＳＦＥＴと、上記第１のＭＩＳＦＥＴのドレインに接続され、上記表示データが入力された際には、上記表示データにより抵抗値が変化する可変抵抗と、上記第１のＭＩＳＦＥＴとカレントミラー回路を構成する第２のＭＩＳＦＥＴと、上記第２のＭＩＳＦＥＴに接続され、上記Ｎ個の電流源のそれぞれにカレントミラーを介して上記基準電流を供給するための第３のＭＩＳＦＥＴとを有し、
上記レジスタから出力される上記表示データは、電流設定時の所定の期間に上記可変抵抗に入力される、表示装置。
【請求項３３】
Ｎビットの表示データをラッチし、且つ上記表示データを出力するためのレジスタと、
制御信号を出力するためのタイミング制御部と、
上記制御信号に従って、電流設定時の所定の期間には上記表示データにより設定される電流以上の上記駆動電流を流し、上記所定の期間以外の動作時には上記レジスタからの表示データにより設定される上記駆動電流を流す電流駆動部と
を備えているソース駆動回路。
【請求項３４】
請求項３３に記載のソース駆動回路において、
所定の電圧を出力するための電圧設定手段と、
上記電圧設定手段の出力電圧と上記電流駆動部の出力電圧とを比較し、比較結果を上記タイミング制御部に出力するための比較回路と
をさらに有し、
上記所定の期間中に、上記表示データにより設定される電流値以上の上記駆動電流が上記電流駆動部から流れる際に、少なくとも上記電流駆動部の出力電圧が上記電圧設定手段の出力電圧と一致した時点で、上記駆動電流の値が上記表示データにより設定される電流値に切り替わるよう設定される、ソース駆動回路。
【請求項３５】
電圧を供給するための電圧駆動部と、
表示データをラッチし、且つ出力するためのレジスタと、
上記レジスタから出力される上記表示データが入力され、上記表示データに応じた電流を流すための電流供給手段と
を備えているソース駆動回路。
【請求項３６】
請求項３５に記載のソース駆動回路において、
上記電流供給手段は、
出力電流の値を検出し、検出結果を上記電圧駆動部にフィードバックするための電流値検出部である、ソース駆動回路。
【請求項３７】
請求項３５または３６に記載のソース駆動回路において、
上記電圧駆動部と上記電流供給手段とを電流設定時の所定の期間のみ短絡させるための短絡手段をさらに備えている、ソース駆動回路。
【請求項３８】
Ｎビットの表示データをラッチし、且つ上記表示データを出力するためのレジスタと、
上記レジスタから入力される上記表示データに応じた上記駆動電流を出力するための出力部を有する電流駆動部と、
上記電流駆動部よりも出力インピーダンスの低い電圧供給手段と、
上記電流駆動部の出力部と上記電圧供給手段とを接続するための配線と、
制御信号を出力するためのタイミング制御部と、
上記配線上に設けられ、上記制御信号に従って、電流設定時の所定の期間のみ上記信号線と上記電圧供給手段とを導通させる短絡用スイッチと
を備えているソース駆動回路。
【請求項３９】
Ｎビットの表示データをラッチし、且つ上記表示データを出力するためのレジスタと、
電流設定時の所定の期間に上記レジスタから入力された上記表示データにＭビットを加算して（Ｎ＋Ｍ）ビットの表示データを出力するためのビットデータ加算手段と、
制御信号を出力するためのタイミング制御部と、
上記制御信号に従って、電流設定時の所定の期間には上記（Ｎ＋Ｍ）ビットの表示データにより設定される電流を流し、上記所定の期間以外の動作時にはＮビットの上記表示データにより設定される電流を流す電流駆動部と
を備えているソース駆動回路。
【請求項４０】
Ｎビットの表示データをラッチし、且つ上記表示データを出力するためのレジスタと、
上記表示データのビットに応じた駆動電流を上記信号線に出力する電流駆動部と、
上記電流駆動部に基準電流を供給するための基準電流生成部とを備えているソース駆動回路であって、
上記電流駆動部は、それぞれ互いにカレントミラー回路を構成するＭＩＳＦＥＴから構成されるＮ個の電流源を有し、
上記基準電流生成部は、ソースに電源電圧が供給され、上記基準電流を流すための第１のＭＩＳＦＥＴと、上記第１のＭＩＳＦＥＴのドレインに接続され、上記表示データが入力された際には、上記表示データにより抵抗値が変化する可変抵抗と、上記第１のＭＩＳＦＥＴとカレントミラー回路を構成する第２のＭＩＳＦＥＴと、上記第２のＭＩＳＦＥＴに接続され、上記Ｎ個の電流源のそれぞれにカレントミラーを介して上記基準電流を供給するための第３のＭＩＳＦＥＴとを有し、
上記レジスタから出力される上記表示データは、電流設定時の所定の期間に上記可変抵抗に入力される、ソース駆動回路。
【請求項４１】
電流により駆動される発光素子を含む画素と、
上記画素に接続された信号線と、
画像表示に関係しないダミー画素と、
上記ダミー画素に接続されたダミー信号線と
を備えている表示パネル。
【請求項４２】
電流により駆動される発光素子を含み、電圧及び電流によって駆動される画素と、
上記画素に駆動電圧を供給するための駆動電圧用信号線と、
上記画素の駆動電流を出力するための駆動電流用信号線と
を備えている表示パネル。
【請求項４３】
請求項４２に記載の表示パネルにおいて、
ゲート電極が上記駆動電圧用信号線に一時的に接続され、ドレインが上記駆動電流用信号線に一時的に接続され、上記発光素子に電流を供給するための電流源として機能するＭＩＳＦＥＴと、
上記駆動電圧用信号線に一時的に接続され、且つ上記ＭＩＳＦＥＴのゲート電極に接続される画素入力容量と、
上記画素入力容量と上記ＭＩＳＦＥＴのゲート電極との接続点と上記駆動電圧用信号線との接続経路上に介設された電圧用スイッチと、
上記ＭＩＳＦＥＴと上記発光素子との間に介設され、上記駆動電流用信号線に一時的に接続されるスイッチと、
上記スイッチと上記ＭＩＳＦＥＴとの接続点と上記駆動電流用信号線との間に介設された電流用スイッチと
をさらに備え、
上記スイッチは、電流設定時にオフとなり、表示時にはオンとなるよう制御されている、表示パネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機ＥＬ（Ｅｌｅｃｔｒｏ  ｌｕｍｉｎｅｓｃｅｎｃｅ）などの電流駆動型の発光素子を有する表示装置と、該表示装置に用いられるソース駆動回路、及び表示パネルに関する。
【０００２】
【従来の技術】
一般に、アクティブマトリクス型の画像表示装置では、多数の画素をマトリクス状に並べ、与えられた輝度情報に応じて画素ごとに光の強度を制御することによって画像を表示する。そのため、例えば長方形状のディスプレイパネルは、マトリックス状に並べられ、液晶または光学物質の状態を制御するＴＦＴ（Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ）と、パネルの上下辺に沿って設けられたソース駆動回路と、パネルの側端部に設けられたゲートドライバとを有している。
【０００３】
従来、ディスプレイパネル等の画像表示装置では、光学物質として液晶を用いたものが主流であった。これらの画像表示装置では、ソース駆動回路である液晶ドライバが電圧の形で表示情報を各画素に供給し、この表示情報に応じて画素の透過率を変化させていた。
【０００４】
これに対し、近年、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）を発光素子として用いた画像表示装置の開発が活発に行われている。有機ＥＬは、液晶とは異なりそれ自体が発光するので、これを用いたディスプレイパネルは視認性が高い上、バックライトが不要になるという利点がある。ディスプレイパネルに用いられる有機ＥＬはダイオードの機能を有し、電流を与えられることで発光する。
【０００５】
図２３は、従来の有機ＥＬ表示装置の構成を概略的に示すブロック回路図である。
【０００６】
同図に示すように、従来の有機ＥＬ表示装置は、表示パネルと、表示パネル上に設けられた画素１００５と、画素１００５に接続された伝送路１００３と、ソース駆動回路に含まれ、伝送路１００３を介して画素１００５に駆動電流を供給するための画素駆動部１００１とを備えている。ここで、伝送路１００３には、ソース駆動回路と表示パネルとを接続する配線と、表示パネル上に設けられた信号線とが含まれる。図２３の伝送路１００５中には抵抗や容量が示されているが、これは配線抵抗や浮遊容量を示したものである。
【０００７】
また、画素駆動部１００１は複数の電流源を有しており、これら電流源のうち、導通状態にあるものからの電流の合計が、出力電流として各信号線に接続された画素１００５に供給される。
【０００８】
画素１００５は、画素入力容量１００７及び電流源１００８を有する電流発生部１０１１と、電流源１００８に接続された有機ＥＬ素子１００９とを有している。なお、図２３で示す「画素」は、実際にはＲ（赤）、Ｇ（緑）、Ｂ（青）をそれぞれ表示する３つのサブピクセルから構成されている。
【０００９】
次に、画素駆動部と画素の構成と、有機ＥＬ表示装置の黒白表示について説明する。
【００１０】
図２４（ａ）は、従来の有機ＥＬ表示装置において、黒白表示をした場合の表示パネルの拡大図であり、（ｂ）は、（ａ）に示す表示パネルのＸＸＶｂ−ＸＸＶｂ線上に配置された画素と、該画素に接続された画素駆動部とを示す回路図である。また、図２４（ｃ）は、黒表示時におけるＴＦＴの動作点を示すグラフ図であり、（ｄ）は、白表示時におけるＴＦＴの動作点を示すグラフ図である。
【００１１】
図２４（ｂ）に示すように、ソース駆動回路には、図２３に示す画素駆動部が複数配置されている。すなわち、従来のソース駆動回路は、第１の画素駆動部１００１ａ１、第２の画素駆動部１００１ａ２、…第ｎの１００１ａｎと、各画素駆動部１００１に供給する電流を生成する基準電流生成部１１０１とを有している。
【００１２】
基準電流生成部１１０１は、ソースに電源電圧が供給されたＰチャネル型の第１のＭＯＳＦＥＴ１１０８と、一端が第１のＭＯＳＦＥＴ１１０８に接続され、他端が接地された抵抗１１０７と、第１のＭＯＳＦＥＴ１１０８とカレントミラーを構成するＰチャネル型の第２のＭＯＳＦＥＴ１１０９と、ドレインが第２のＭＯＳＦＥＴのドレインに接続され、ソースが接地に接続されたＮチャネル型の第３のＭＯＳＦＥＴ１１１０とを有している。
【００１３】
また、画素駆動部１００１のそれぞれは第３のＭＯＳＦＥＴ１１１０とカレントミラーを構成する複数の電流源と、この複数の電流源のそれぞれに接続されたスイッチとから構成されている。例えば、６４階調の表示装置の場合、第１の画素駆動部１００１ａ１は、電流Ｉを出力する第１の電流源１１１２と、電流２Ｉを出力する第２の電流源１１１３と、電流４Ｉ，８Ｉ，１６Ｉをそれぞれ出力する第３の電流源，第４の電流源及び第５の電流源（図示せず）と、電流３２Ｉを出力する第６の電流源１１１４と、各電流源に接続されたスイッチ１１１５、１１１６、１１１７とを有している。各電流源は第３のＭＯＳＦＥＴ１１１０とカレントミラーを構成するＮチャネル型ＭＯＳＦＥＴから構成されている。
【００１４】
また、簡略化して示された画素１００５のうち、各サブピクセルは、有機ＥＬ素子１００９と、画素駆動部１００１に接続された第１のＴＦＴと、第１のＴＦＴとカレントミラーを構成し、第１のＴＦＴに入力された電流を有機ＥＬ素子１００９に供給するための第２のＴＦＴとを有している。なお、この例ではパネル側のＴＦＴはＰチャネル型ＭＯＳＦＥＴであるので、実際の駆動時には画素側から画素駆動部側へ電流が引き込まれることとなる。
【００１５】
図２４（ａ）に示すような黒白表示を行なう場合、黒表示を行なう画素１００５ａ１では、画素駆動部１００１ａ１内のスイッチはすべてオフ状態に制御されており、画素１００５ａ１は電源電圧によって充電される。この場合、図２４（ｃ）に示すように、ソース駆動回路の出力端子電圧が高くなっても流れる電流は非常に小さくなっている。ＴＦＴのＩＶ（電流・電圧）曲線とソース駆動回路出力のＩＶ特性の交点がＴＦＴの動作点となる。
【００１６】
一方、白表示を行なう画素１００５ａｎでは、画素駆動部１００１ａｎ内のスイッチはすべてオン状態に制御されており、画素１００５ａｎから画素駆動部１００１ａｎへと電荷が引き込まれる。この場合、図２４（ｄ）に示すように、ＴＦＴの動作点は黒表示時に比べて低電位側にシフトしている。なお、ここで「黒表示」とは、「低輝度の表示」と言い換えてもよく、「白表示」とは、「高輝度の表示」と言い換えてもよい。
【００１７】
次に、図２３に示す電流発生部１０１１の具体的な構成例を説明する。
【００１８】
図２５（ａ）、（ｂ）は、それぞれ一般的な有機ＥＬ画素における電流発生部の構成例を示す回路図である。
【００１９】
図２５（ａ）に示す電流発生部１０１１は、一端が画素駆動部に接続された第１のスイッチ用トランジスタＭ４と、第１のスイッチ用トランジスタＭ４と直列に接続された第２のスイッチ用トランジスタＭ３と、第１のスイッチ用トランジスタＭ４及び第２のスイッチ用トランジスタＭ３と直列に接続され、一端に電源電圧が供給された容量Ｃ１と、第１のスイッチ用トランジスタＭ４−第２のスイッチ用トランジスタＭ３間を接続する配線にドレインが接続され、ソースに電源電圧が供給されたＰチャネル型の第１のＴＦＴＭ２と、第１のＴＦＴＭ２とカレントミラーを構成し、ドレインが有機ＥＬ素子１００９に接続された第２のＴＦＴＭ１とを有している。また、容量Ｃ１と第２のスイッチ用トランジスタＭ３とを接続する配線と第１のＴＦＴＭ２と第２のＴＦＴＭ１の両ゲート電極間を接続する配線とは互いに接続されている。そして、第１のスイッチ用トランジスタＭ４及び第２のスイッチ用トランジスタＭ３は、この例では共にＰチャネル型ＭＯＳＦＥＴであり、共に制御信号Ｋ１によって動作制御されている。
【００２０】
ここで示す電流発生部１０１１において、電流設定時には、制御信号Ｋ１によって第１のスイッチ用トランジスタＭ４及び第２のスイッチ用トランジスタＭ３が共にオン状態に制御されており、画素駆動部１００１へ電流が流れるとともにゲート電圧Ｖｃ１によって容量Ｃ１が充電される。そして、容量Ｃ１が充電されると、第１のＴＦＴＭ２と第２のＴＦＴＭ１にはそれぞれ一定の電流が流れる。なお、本明細書中で「電流設定時」とは、水平走査期間の開始後、画素１００５に流れる電流が目標値に達するまでの期間のことを意味する。
【００２１】
また、表示時には制御信号Ｋ１により第１のスイッチ用トランジスタＭ４及び第２のスイッチ用トランジスタＭ３が共にオフ状態に制御される。このとき、容量Ｃ１によってゲート電圧Ｖｃ１が保持されるので、電流設定時と同じ電流が第２のＴＦＴＭ１から有機ＥＬ素子１００９へと流れ続ける。
【００２２】
また、図２５（ｂ）に示す電流発生部１０１１は、一端が画素駆動部に接続された第１のスイッチ用トランジスタＭ４と、一端に電源電圧が供給され、他端が第１のスイッチ用トランジスタＭ４に接続された容量Ｃ１と、第１のスイッチ用トランジスタＭ４と容量Ｃ１との間に介設された第２のスイッチ用トランジスタＭ３と、ゲート電極が容量Ｃ１及び第２のスイッチ用トランジスタＭ３に接続され、ソースに電源電圧が供給され、ドレインに有機ＥＬ素子１００９が接続されたＴＦＴＭ１と、ＴＦＴＭ１と有機ＥＬ素子１００９との間に介設された第３のスイッチ用トランジスタＭ５とを有している。ＴＦＴＭ１のドレインは、第１のスイッチ用トランジスタＭ４及び第２のスイッチ用トランジスタＭ３にも接続されている。そして、第１のスイッチ用トランジスタＭ４及び第２のスイッチ用トランジスタＭ３は共に第１の制御信号Ｋ１により動作が制御されており、第３のスイッチ用トランジスタＭ５は、第１の制御信号の逆相信号である第２の制御信号Ｋ２によって動作が制御されている。
【００２３】
この電流発生部１０１１において、電流設定時には、第１の制御信号Ｋ１によって第１のスイッチ用トランジスタＭ４及び第２のスイッチ用トランジスタＭ３は共にオン状態となり、第２の制御信号Ｋ２によって第３のスイッチ用トランジスタＭ５はオフ状態となる。このとき、電流発生部１０１１から画素駆動部へと電流が流れるとともにゲート電圧Ｖｃ１によって容量Ｃ１が充電される。そして、容量Ｃ１が充電されると、ＴＦＴＭ１に一定の電流が流れる。
【００２４】
次に、表示時には、第１のスイッチ用トランジスタＭ４及び第２のスイッチ用トランジスタＭ３は共にオフ状態となり、第３のスイッチ用トランジスタＭ５はオン状態となる。このとき、容量Ｃ１によってゲート電圧Ｖｃ１が保持されるので、電流設定時と同じ電流がＴＦＴＭ１から有機ＥＬ素子１００９へと流れ続ける。
【００２５】
【特許文献１】
特開２００２−２１５０９５
【００２６】
【発明が解決しようとする課題】
図２６は、従来の有機ＥＬ表示装置において、黒表示を行なう際の画素１００５に流れる電流値、及び画素１００５にかかる電圧値の変化を示すグラフ図である。同図において、横軸は時間（ｔ）であり、縦軸は電流（Ｉ）または電圧（Ｖ）である。
【００２７】
有機ＥＬ表示装置は、図２３に示すように、配線上に生じる浮遊容量１２２０や画素入力容量１００７を有している。そのため、従来の有機ＥＬ表示装置では、黒表示を行なう際に、電荷が浮遊容量１２２０や画素入力容量１００７の充電に用いられてしまい、設定通り有機ＥＬ素子１００９に伝達されない場合があった。その結果、図２６に示すように、有機ＥＬ素子１００９に流れる電流が目標電流値に達するまでの時間ｔ１が長くなっていた。
【００２８】
黒表示を行なう際の充電時間は、通常、フレーム周期を水平ライン数で割った時間より少ない時間内に行われる。フレーム周期としては、７０Ｈｚ前後の値がよく用いられるが、表示画素数の多いパネルを作製しようとすると、水平ライン数が増加して１ラインあたりの充電期間が短くなる。そのため、従来の有機ＥＬ表示パネルで高解像度の表示を実現しようとすると、充電期間を短くせざる得ず、画質が低下してしまうという不具合が生じていた。
【００２９】
また、白表示を行なう場合には、黒表示の場合とは逆に、浮遊容量１２２０や画素入力容量１００７などに充電された電荷を画素駆動部側に放出する必要がある。そのため、従来の有機ＥＬ表示装置で解像度を高めようとすると放電期間を短くせざる得ず、画質の低下を招くことがあった。なお、ここでいう「画質の低下」とは、正しい輝度にならないことによる色再現性の低下、という意味である。
【００３０】
本発明の目的は、低輝度表示から高輝度表示への変化時、または高輝度表示から低輝度表示への変化時にも画質を低下をきたさずに、高解像度の表示を可能にする表示装置、及びこれを実現するためのドライバＩＣ、表示パネルを提供することにある。
【００３１】
【課題を解決するための手段】
本発明の第１の表示装置は、電流により駆動される発光素子を含む画素と、上記画素に接続された信号線とが設けられた表示パネルと、上記信号線を介して上記画素に駆動電流を供給するためのソース駆動回路とを備えている表示装置であって、上記ソース駆動回路は、Ｎビットの表示データをラッチし、且つ上記表示データを出力するためのレジスタと、制御信号を出力するためのタイミング制御部と、上記制御信号に従って、電流設定時の所定の期間には任意に設定した上記駆動電流を流し、上記所定の期間以外の動作時には上記レジスタからの表示データにより設定される上記駆動電流を流す電流駆動部とを有している。
【００３２】
この構成により、電流設定時の所定の期間に、電流駆動部を流れる電流を最適な値に設定することができるので、画素に流れる電流の値を目標値に到達させるのに要する時間を従来よりも短縮することができる。特に、高輝度表示から低輝度表示に切り替える際には、表示パネル側に蓄積した電荷を速やかにソース駆動回路側に引き込むことができるので、高い時間短縮効果が得られる。この結果、画質を低下させることなく水平ライン数を増加させることができるので、表示の解像度を高めることができる。
【００３３】
特に、電流設定時の所定の期間には、上記レジスタからの上記表示データにより設定される電流値以上の上記駆動電流が上記電流駆動部から出力されると、画素に流れる電流の値を目標値に到達させるのに要する時間を従来よりも短縮することができるので、好ましい。
【００３４】
上記電流駆動部は、上記表示データのビットに応じた電流を出力するためのＮ個の電流源を有する電流加算型のＤ／Ａコンバータと、任意に設定した値の電流を出力するための付加電流源と、上記制御信号を受けて、上記付加電流源と上記画素とを電流設定時の所定の期間のみ導通させる第１のスイッチとを有していることにより、電流設定時の所定の期間だけ付加電流源から適宜最適な電流を流すことができるので、画素に流れる電流の値を目標値に到達させるのに要する時間を従来よりも短縮することができる。
【００３５】
上記Ｄ／Ａコンバータ内のＮ個の電流源は、それぞれ互いにカレントミラー回路を構成するＭＩＳＦＥＴからなっており、上記付加電流源は、上記Ｎ個の電流源を構成するＭＩＳトランジスタとカレントミラー回路を構成するＭＩＳＦＥＴからなっていてもよい。
【００３６】
上記付加電流源は上記表示データを受けて、上記表示データのビットに応じた電流を出力可能であることにより、付加電流源から表示データごとに適した電流を流すことができるので、画素に流れる電流の値を目標値に到達させるのに要する時間をより効果的に短縮することができる。
【００３７】
上記駆動電流部は、上記表示データのビットに応じた電流を出力するためのＮ個の電流源と、上記Ｎ個の電流源を流れる電流の各出力経路上にそれぞれ介設された第２のスイッチと、上記Ｎ個の電流源のそれぞれを流れる電流を上記第２のスイッチを迂回して出力するためのＮ本のバイパス経路と、上記Ｎ本のバイパス経路のそれぞれの経路上に介設された第３のスイッチとを有する電流加算型のＤ／Ａコンバータであり、電流設定時の所定の期間中は、上記制御信号によって、上記第３のスイッチがオン状態に設定され、上記所定の期間以外の動作時には上記第３のスイッチがオフ状態に設定されることによっても画素に流れる電流の値を目標値に到達させるのに要する時間をより効果的に短縮することができる。
【００３８】
電流設定時の所定の期間中、上記電流駆動部から出力される電流の値が、段階的に変化することによって、電流設定時に画素に印加される電圧のオーバーシュート量を低減することができるので、画素に流れる電流の値を目標値に到達させるのに要する時間をより効果的に短縮することができる。
【００３９】
上記駆動電流部は、上記表示データのビットに応じた電流を出力するためのＮ個の電流源と、上記Ｎ個の電流源を流れる電流の各出力経路上にそれぞれ介設された第２のスイッチと、上記Ｎ個の電流源のそれぞれを流れる電流を上記第２のスイッチを迂回して出力するためのＮ本のバイパス経路と、上記Ｎ本のバイパス経路のそれぞれの経路上に介設された第３のスイッチとを有する電流加算型のＤ／Ａコンバータであり、電流設定時の所定の期間中は、上記制御信号によって上記第３のスイッチがオン状態に設定された後、上記Ｎ個の電流源のうち、上位ビット用の電流源に接続された上記第３のスイッチから段階的にオフ状態に切り替わるよう設定されることが好ましい。
【００４０】
ソース駆動回路は、所定の電圧を出力するための電圧設定手段と、上記電圧設定手段の出力電圧と上記電流駆動部の出力電圧とを比較し、比較結果を上記タイミング制御部に出力するための比較回路とをさらに有し、上記所定の期間中に上記電流駆動部から任意に設定した上記駆動電流が流れる際に、少なくとも上記電流駆動部の出力電圧が上記電圧設定手段の出力電圧と一致した時点で、上記駆動電流の値が上記表示データにより設定される電流値に切り替わるよう設定されることが好ましい。これにより、画素に流れる電流を目標電流に到達させるまでの時間（以後この時間を「電流設定時間」と呼ぶ）を短縮させるために適した電圧が電圧設定手段により設定されるので、電流設定時間を効果的に短縮させることができる。
【００４１】
上記電圧設定手段が出力する上記所定の電圧は、電流設定時に上記画素に流れる電流の値が目標値に到達する際の上記電流駆動部の出力電圧である安定出力電圧であれば、電流設定時間を効果的に短縮させることができる。
【００４２】
上記電圧設定手段は、上記表示パネル上に設けられ、ＴＦＴ及び容量を有し、画像表示に関係しないダミー画素と、上記表示パネル上に設けられ、上記ダミー画素に電流を供給するためのダミー信号線と、上記ソース駆動回路内に設けられると共に上記ダミー信号線及び上記比較回路に接続され、動作時を通して一定値の電流を出力するダミー電流駆動部を含むダミー画素駆動部とを有するダミー回路であることにより、安定出力電圧に近い電圧に到達しているダミー画素駆動部の出力電圧を基準として電流駆動部の出力電流を適切な値に設定できるので、流設定時間を効果的に短縮させることができる。
【００４３】
上記ダミー回路は、複数個の上記電流駆動部に対して１つの割合で設けられていることにより、回路面積の増加を抑えることができるので、小面積化が要求される場合には特に好ましい。
【００４４】
また、上記ソース駆動回路は、互いに同一の構成を有する複数の半導体チップ上に分かれて設けられており、上記複数の半導体チップのそれぞれには、上記ダミー画素駆動部が設けられている場合、ソース駆動回路として、複数種類の半導体チップを準備する必要がないので好ましい。また、表示パネルへの入出力構成を簡単にすることができる。加えて、自ずとダミー回路同士が所定の間隔で配置されることになるので、表示パネルの位置によって生じる時間短縮効果のばらつきを抑えることができる。
【００４５】
上記ダミー回路は複数個存在し、複数の上記ダミー回路内のダミー電流駆動部同士は、少なくとも電流設定時の所定の期間互いに接続されることによって、表示パネルの位置による特性ばらつきの影響を抑えることができる。
【００４６】
本発明の第２の表示装置は、電流により駆動される発光素子を含む画素と、上記画素に接続された信号線とが設けられた表示パネルと、上記信号線を介して上記画素に流れる駆動電流を設定するためのソース駆動回路とを備えている表示装置であって、上記信号線は、上記画素に駆動電圧を伝達するための駆動電圧用信号線と、上記画素の駆動電流を伝達するための駆動電流用信号線とに分かれており、上記ソース駆動回路は、上記駆動電圧用信号線を介して上記画素に駆動電圧を供給するための電圧駆動部と、上記駆動電流用信号線を介して上記画素の駆動電流を流すための電流供給手段とを有している。
【００４７】
この構成により、第１の表示装置で用いられた電流駆動部よりも出力インピーダンスの低い電圧駆動部により画素を駆動することができるので、低輝度表示から高輝度表示へ切り替わる際と高輝度表示から低輝度表示へ切り替わる際のいずれの場合でも、電流設定時間を効果的に短縮させることができる。なお、画素の構成は電流と電圧の両方で駆動できる回路構成であればどのような回路構成であってもよい。
【００４８】
上記電流供給手段は、上記画素から流れる駆動電流の値を検出し、検出結果を上記電圧駆動部にフィードバックするための電流値検出部であり、上記ソース駆動回路には、表示データをラッチし、且つ上記表示データを上記電流値検出部へ入力するためのレジスタがさらに設けられていることにより、例えば、画素から電流検出部へ流れる電流値が設定された値を越える場合には、画素から流れる電流値を低減する方向に上記電圧駆動部からの出力電圧が制御される。このようなフィードバック制御を実現できるので、外部から特別な制御を加えることなく、電流設定時間を効果的に短縮させることができる。
【００４９】
上記電流値検出部は、上記駆動電流用信号線に接続され、上記表示データに応じて出力電流の値を変更可能な電流駆動部と、上記電流駆動部と上記駆動電流用信号線との接続経路上に介設された抵抗素子とを有し、上記電流駆動部と上記抵抗素子との間に生じる電圧が、上記検出結果として上記電圧駆動部に入力されていてもよい。
【００５０】
上記電圧駆動部と上記電流供給手段とを電流設定時の所定の期間のみ短絡させるための短絡手段をさらに備えていることによっても電流設定時間を短縮させることができる。
【００５１】
本発明の第３の表示装置は、電流により駆動される発光素子を含む画素と、上記画素に接続された信号線とが設けられた表示パネルと、上記信号線を介して上記画素に駆動電流を供給するためのソース駆動回路とを備えている表示装置であって、上記ソース駆動回路は、Ｎビットの表示データをラッチし、且つ上記表示データを出力するためのレジスタと、上記レジスタから入力される上記表示データに応じた上記駆動電流を出力するための電流駆動部と、上記電流駆動部よりも出力インピーダンスの低い電圧供給手段と、上記信号線と上記電圧供給手段とを接続するための配線と、制御信号を出力するためのタイミング制御部と、上記配線上に設けられ、上記制御信号に従って、電流設定時の所定の期間のみ上記信号線と上記電圧供給手段とを導通させる短絡用スイッチとを有している。
【００５２】
この構成により、電流設定時の所定の期間中に電流駆動部よりも出力インピーダンスの低い電圧供給手段からの電圧で画素を駆動することができるので、高輝度表示を行なう際には、ソース駆動回路側に速やかに電荷を引き込むことができ、低輝度表示を行なう際には、表示パネル側の容量を速やかに充電することができる。従って、従来の表示装置に比べて電流設定時間を著しく短縮させることができる。
【００５３】
上記電圧供給手段は、上記表示パネル上に設けられ、ＴＦＴ及び容量を有し、画像表示に関係しないダミー画素と、上記表示パネル上に設けられ、上記ダミー画素に電流を供給するためのダミー信号線と、上記ソース駆動回路内に設けられ、且つ上記ダミー信号線に接続され、動作時を通して一定値の電流を出力するダミー電流駆動部を含むダミー画素駆動部とを有するダミー回路と、上記ダミー電流駆動部に接続され、上記ダミー電流駆動部からの出力電圧を上記信号線に出力するための電流増幅用バッファとから構成されていることにより、定常状態に達しているダミー電流駆動部の出力電圧を画素に供給することができるので、電流設定時間を効果的に短縮させることができる。
【００５４】
上記電圧供給手段は、複数個の上記電流駆動部に対して１つの割合で設けられていることにより、電流設定時間を短縮させつつ、回路面積の著しい増加を抑えることができる。
【００５５】
上記電圧供給手段は、上記電流駆動部毎に設けられ、上記レジスタから出力される表示データに応じて出力電圧を変えることができる電圧出力型のＤ／Ａコンバータであれば、半導体チップ内で出力電圧を発生させることができ、好ましい。
【００５６】
上記電圧出力型のＤ／Ａコンバータは、上記表示データのうち上位１または２ビットに応じて出力電圧を変えることにより、電流設定時間を短縮させつつ回路面積の増加を抑えることができる。
【００５７】
上記電圧供給手段は、外部電源に接続された配線であってもよい。
【００５８】
本発明の第４の表示装置は、電流により駆動される発光素子を含む画素と、上記画素に接続された信号線とが設けられた表示パネルと、上記信号線を介して上記画素に駆動電流を供給するためのソース駆動回路とを備えている表示装置であって、上記ソース駆動回路は、Ｎビットの表示データをラッチし、且つ上記表示データを出力するためのレジスタと、電流設定時の所定の期間に上記レジスタから入力された上記表示データにＭビットを加算して（Ｎ＋Ｍ）ビットの表示データを出力するためのビットデータ加算手段と、制御信号を出力するためのタイミング制御部と、上記制御信号に従って、電流設定時の所定の期間には上記（Ｎ＋Ｍ）ビットの表示データにより設定される上記駆動電流を流し、上記所定の期間以外の動作時にはＮビットの上記表示データにより設定される上記駆動電流を流す電流駆動部とを有している。
【００５９】
この構成により、電流設定時の所定の期間中には電流駆動部から本来出力されるべき電流以上の電流が一時的に出力されるので、電流設定時間を短縮させることができる。
【００６０】
上記Ｍビットは１または２ビットである場合、回路面積の著しい増加を抑えることができるので、好ましい。
【００６１】
本発明の第５の表示装置は、電流により駆動される発光素子を含む画素と、上記画素に接続された信号線とが設けられた表示パネルと、Ｎビットの表示データをラッチし、且つ上記表示データを出力するためのレジスタと、上記表示データのビットに応じた駆動電流を上記信号線に出力する電流駆動部と、上記電流駆動部に基準電流を供給するための基準電流生成部とを有するソース駆動回路とを備えている表示装置であって、上記電流駆動部は、それぞれ互いにカレントミラー回路を構成するＭＩＳＦＥＴから構成されるＮ個の電流源を有し、上記基準電流生成部は、ソースに電源電圧が供給され、上記基準電流を流すための第１のＭＩＳＦＥＴと、上記第１のＭＩＳＦＥＴのドレインに接続され、上記表示データが入力された際には、上記表示データにより抵抗値が変化する可変抵抗と、上記第１のＭＩＳＦＥＴとカレントミラー回路を構成する第２のＭＩＳＦＥＴと、上記第２のＭＩＳＦＥＴに接続され、上記Ｎ個の電流源のそれぞれにカレントミラーを介して上記基準電流を供給するための第３のＭＩＳＦＥＴとを有し、上記レジスタから出力される上記表示データは、電流設定時の所定の期間に上記可変抵抗に入力される。
【００６２】
この構成により、電流設定時には可変抵抗の抵抗値が表示データに応じて変化することにより、電流駆動部を流れる電流の値を適切な値に調節することができるので、従来に比べて効果的に電流設定時間を短縮させることができる。
【００６３】
本発明の第１のソース駆動回路は、Ｎビットの表示データをラッチし、且つ上記表示データを出力するためのレジスタと、制御信号を出力するためのタイミング制御部と、上記制御信号に従って、電流設定時の所定の期間には上記表示データにより設定される電流以上の上記駆動電流を流し、上記所定の期間以外の動作時には上記レジスタからの表示データにより設定される上記駆動電流を流す電流駆動部とを備えている。
【００６４】
これにより、本ソース駆動回路を用いた表示装置では、電流設定時に画素に流れる電流を従来よりも短時間で目標電流に到達させることができる。すなわち、本ソース駆動回路を用いれば、従来よりも解像度の高い電流駆動型の表示装置を実現することができる。
【００６５】
また、所定の電圧を出力するための電圧設定手段と、上記電圧設定手段の出力電圧と上記電流駆動部の出力電圧とを比較し、比較結果を上記タイミング制御部に出力するための比較回路とをさらに有し、上記所定の期間中に、上記表示データにより設定される電流値以上の上記駆動電流が上記電流駆動部から流れる際に、少なくとも上記電流駆動部の出力電圧が上記電圧設定手段の出力電圧と一致した時点で、上記駆動電流の値が上記表示データにより設定される電流値に切り替わるよう設定されることにより、本ソース駆動回路を用いた表示装置では、電流設定時に画素に流れる電流を従来よりも短時間で目標電流に到達させることができるようになる。
【００６６】
本発明の第２のソース駆動回路は、電圧を供給するための電圧駆動部と、表示データをラッチし、且つ出力するためのレジスタと、上記レジスタから出力される上記表示データが入力され、上記表示データに応じた電流を流すための電流供給手段とを備えている。
【００６７】
これにより、従来よりも電流設定時間が短縮された表示装置を実現することができる。
【００６８】
本発明の第３のソース駆動回路は、Ｎビットの表示データをラッチし、且つ上記表示データを出力するためのレジスタと、上記レジスタから入力される上記表示データに応じた上記駆動電流を出力するための出力部を有する電流駆動部と、上記電流駆動部よりも出力インピーダンスの低い電圧供給手段と、上記電流駆動部の出力部と上記電圧供給手段とを接続するための配線と、制御信号を出力するためのタイミング制御部と、上記配線上に設けられ、上記制御信号に従って、電流設定時の所定の期間のみ上記信号線と上記電圧供給手段とを導通させる短絡用スイッチとを備えている。
【００６９】
これにより、従来よりも電流設定時間が短縮された表示装置を実現することができる。
【００７０】
本発明の第４のソース駆動回路は、Ｎビットの表示データをラッチし、且つ上記表示データを出力するためのレジスタと、電流設定時の所定の期間に上記レジスタから入力された上記表示データにＭビットを加算して（Ｎ＋Ｍ）ビットの表示データを出力するためのビットデータ加算手段と、制御信号を出力するためのタイミング制御部と、上記制御信号に従って、電流設定時の所定の期間には上記（Ｎ＋Ｍ）ビットの表示データにより設定される電流を流し、上記所定の期間以外の動作時にはＮビットの上記表示データにより設定される電流を流す電流駆動部とを備えている。
【００７１】
これにより、従来よりも電流設定時間が短縮された表示装置を実現することができる。
【００７２】
本発明の第５のソース駆動回路は、Ｎビットの表示データをラッチし、且つ上記表示データを出力するためのレジスタと、上記表示データのビットに応じた駆動電流を上記信号線に出力する電流駆動部と、上記電流駆動部に基準電流を供給するための基準電流生成部とを備えているソース駆動回路であって、上記電流駆動部は、それぞれ互いにカレントミラー回路を構成するＭＩＳＦＥＴから構成されるＮ個の電流源を有し、上記基準電流生成部は、ソースに電源電圧が供給され、上記基準電流を流すための第１のＭＩＳＦＥＴと、上記第１のＭＩＳＦＥＴのドレインに接続され、上記表示データが入力された際には、上記表示データにより抵抗値が変化する可変抵抗と、上記第１のＭＩＳＦＥＴとカレントミラー回路を構成する第２のＭＩＳＦＥＴと、上記第２のＭＩＳＦＥＴに接続され、上記Ｎ個の電流源のそれぞれにカレントミラーを介して上記基準電流を供給するための第３のＭＩＳＦＥＴとを有し、上記レジスタから出力される上記表示データは、電流設定時の所定の期間に上記可変抵抗に入力される。
【００７３】
これにより、従来よりも電流設定時間が短縮された表示装置を実現することができる。
【００７４】
本発明の第１の表示パネルは、電流により駆動される発光素子を含む画素と、上記画素に接続された信号線と、画像表示に関係しないダミー画素と、上記ダミー画素に接続されたダミー信号線とを備えている。
【００７５】
これにより、本表示パネルを用いて従来よりも電流設定時間が短縮された表示装置を実現することができる。
【００７６】
本発明の第２の表示パネルは、電流により駆動される発光素子を含み、電圧及び電流によって駆動される画素と、上記画素に駆動電圧を供給するための駆動電圧用信号線と、上記画素の駆動電流を出力するための駆動電流用信号線とを備えている。
【００７７】
これにより、本表示パネルを用いて従来よりも電流設定時間が短縮された表示装置を実現することができる。
【００７８】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の構成を概略的に示すブロック回路図である。本実施形態の有機ＥＬ表示装置は、電流設定時に画素駆動部１から所定の電流を一定期間流した後、設定された電流値が画素駆動部１から出力されることが特徴である。
【００７９】
図１に示すように、本実施形態の有機ＥＬ表示装置は、表示パネルと、表示パネル上に設けられ、画像を表示するための画素５と、画素５に接続された伝送路３と、ソース駆動回路に含まれ、伝送路３を介して画素５に駆動電流を供給するための画素駆動部１とを備えている。ここで、伝送路３には、画素駆動部１と表示パネルとを接続する配線と、表示パネル上に設けられた信号線とが含まれる。図１の伝送路３中には抵抗や容量が示されているが、これは配線抵抗や浮遊容量を示したものである。なお、信号線は、信号線の延びる方向に配置された他の画素にも接続される。
【００８０】
画素駆動部１は、画素５に駆動電流を供給するための電流駆動部１１と、表示データであるデータ信号をラッチし、該データ信号を電流駆動部１１に出力するレジスタ７と、電流駆動部１１からの出力電流を制御するための信号Ａを出力するタイミング制御部９とを有している。電流駆動部１１に信号Ａが入力されることにより、電流駆動部１１は、電流設定時のうち所定の期間だけ任意に設定した値の電流を出力し、それ以外の動作期間にはデータ信号によって設定された電流値を出力するよう制御されている。ここで、電流駆動部１１から所定の期間だけ出力される電流の値は、データ信号により設定される電流の値以上であることが好ましい。
【００８１】
なお、画素５の構成は従来と同様である。すなわち、画素５は、信号線に接続され、画素入力容量１７と電流源とを有する電流発生部１９と、電流発生部１９からの出力電流によって駆動される有機ＥＬ素子２１とを有している。
【００８２】
図２は、本実施形態の有機ＥＬ表示装置のうち、電流設定時における電流発生部１９のモデル例を示す回路図である。電流発生部１９の構成は、図２５（ａ）、（ｂ）に示すような従来と同様の構成であってもよいし、ＴＦＴを用いた他の一般的な構成であってもよい。図２に示す例では、ソースに電源電圧が供給され、ドレインが画素駆動部及び自身のゲート電極に接続されたＰチャネル型のＴＦＴ２０と、ＴＦＴ２０のゲート電極及び画素駆動部に接続されたゲート電圧保持用の容量Ｃ１（図１に示す画素入力容量１７に相当）とを有している。なお、図２では、有機ＥＬ素子２１に電流を供給するためのＴＦＴ（例えば図２５（ａ）に示す第２のＴＦＴＭ１）は省略している。
【００８３】
本実施形態の有機ＥＬ表示装置によれば、例えば黒表示から白表示に変化する際の電流設定時に、所定の期間大きい電流をパネル側から画素駆動部１側へ流すことによって、浮遊容量１５や画素入力容量１７に充電された電荷を速やかに引き抜くことが可能となる。その結果、電流駆動部１１から画素５に入力される電流値、及び電圧値が従来よりも短時間で目標値に到達できるようになるので、本実施形態の有機ＥＬ表示装置では、解像度の高い表示が可能となる。
【００８４】
また、有機ＥＬ表示装置では、動画の表示切替えを滑らかに見せるために一旦黒表示をしてから所定の表示を行なう場合がある。この場合、本実施形態の有機ＥＬ表示装置では、画素５に流れる電流を従来よりも速やかに目標電流に到達させることができるので、各画素の動作の統一を図ることができる。
【００８５】
次に、本実施形態の有機ＥＬ表示装置に用いられる電流駆動部の具体的な構成例を説明する。
【００８６】
−第１の具体例−
図３は、第１の実施形態に係る有機ＥＬ表示装置について、電流駆動部の第１の具体例を示す回路図である。ここでは、６ビット、すなわち６４階調表示の有機ＥＬ表示装置の例を示す。
【００８７】
図３に示す本具体例に係る電流駆動部は、固定電流Ｉｘを流すための付加電流源２４と、レジスタ７から出力されたデータ信号を受けてデータ信号に応じた電流を出力するための電流加算型Ｄ／Ａコンバータと、付加電流源２４に流れる電流をオンまたはオフに切り替えるためのスイッチＳＷＡと、電流加算型Ｄ／Ａコンバータの出力電流（引き込み電流）をオンまたはオフに切り替えるためのスイッチＳＷＮＡとを有している。そして、スイッチＳＷＡは信号Ａによって動作を制御され、スイッチＳＷＮＡは信号Ａの逆相信号である信号ＮＡによって動作を制御される。
【００８８】
また、電流加算型Ｄ／Ａコンバータは、最小電流単位の電流Ｉ０を流すための第１の電流源２２ｉ０と、Ｉ０の２倍の電流Ｉ１を流すための第２の電流源２２ｉ１と、Ｉ０の２２倍の電流Ｉ２を流すための第３の電流源２２ｉ２と、Ｉ０の２３倍の電流Ｉ３を流すための第４の電流源２２ｉ３と、Ｉ０の２４倍の電流Ｉ４を流すための第５の電流源２２ｉ４と、Ｉ０の２５倍の電流Ｉ５を流すための第６の電流源２２ｉ５と、第１〜第６の電流源の各々を流れる電流をオンまたはオフに制御するための第１のスイッチＳＷｉ０、第２のスイッチＳＷｉ１、第３のスイッチＳＷｉ２、第４のスイッチＳＷｉ３、第５のスイッチＳＷｉ４及び第６のスイッチＳＷｉ５とを有している。第１〜第６のスイッチはそれぞれデータ０〜データ５までのデータ信号によってオンまたはオフが決定され、導通状態となった各電流源を流れる電流の合計が、電流ＩＳとしてこのＤ／Ａコンバータに引き込まれる。なお、ここではデータ信号が６ビットの例を示しているが、ビット数はこれに限られない。また、Ｄ／Ａコンバータは、表示輝度に比例した出力電流を出力する場合もあるが、有機ＥＬ素子のγ特性を補正するために、表示輝度に比例しない出力電流を出力する場合もある。以上のことは、他の実施形態に係る有機ＥＬ表示装置についても同じである。
【００８９】
本具体例の有機ＥＬ表示装置において、Ｎビット（Ｎは２以上の整数）の場合には電流源の数はＮ個となり、ＭＳＢ（最上位ビット）の電流源はＬＳＢ（最下位ビット）の電流源の２Ｎ−１倍の電流を引き込む。このＤ／Ａコンバータの構成は図２４に示す従来の電流駆動部と同様であり、例えば各電流源は、互いにカレントミラーを構成するＭＯＳＦＥＴから構成されている。
【００９０】
なお、付加電流源２４に流れる電流Ｉｘは、少なくとも最小電流単位の電流Ｉ０より大きい任意の値とする。
【００９１】
以上のような構成の本具体例に係る電流駆動部では、電流設定時の所定の期間にスイッチＳＷＡがオンになり、スイッチＳＷＮＡがオフとなる。そして、表示時など、該所定の期間以外の期間にはスイッチＳＷＡがオフになり、スイッチＳＷＮＡがオンとなっている。このような制御によって、高輝度表示から低輝度表示に変化する際に、所定の期間付加電流源２４に電流が引き込まれるので、画素５に流れる電流の値を迅速に目標値に到達させることができる。よって、電流発生部（図１参照）から有機ＥＬ素子２１に流れる電流の値を、迅速に目標値に到達させることが可能となる。
【００９２】
図４は、本具体例の有機ＥＬ表示装置において、電流設定時における画素５に流れる電流Ｉの変化、及び画素５の入力部に印加される電圧Ｖｏの変化を示すグラフ図である。同図は、黒表示から白表示に切り替える際の変化を示している。
【００９３】
図４に示すように、本具体例の有機ＥＬ表示装置において、電流設定時の時間０から時間Ｔまでの間に、図２６に示す従来例よりも大きい電流Ｉｘが電流発生部１９から流れる。これに伴って画素５の入力部に印加される電圧Ｖｏは急激に低下し、時間Ｔでは安定電圧Ｖｔａに近づく。このため、時間Ｔで電流駆動部１１に流れる電流が本来の設定電流（図３に示す電流Ｉｓ）に切り替わった後、目標電流Ｉｔａに到達する時間が従来の時間ｔ１よりも早い時間ｔ２となっている。すなわち、本具体例の有機ＥＬ表示装置では、所定の電流を一定期間流すための付加電流源２４を設けることで、低輝度表示（黒表示）から高輝度表示（白表示）への変化時に、電流駆動部１１から画素５に流れる電流の値が目標値に到達するまでの時間を、従来の有機ＥＬ表示装置よりも短縮することができる。従って、本具体例の有機ＥＬ表示装置によれば、表示品質の低下を来すことなく高解像度化を達成することができる。
【００９４】
なお、図４に示す目標電流値は、表示時における画素の輝度によってそれぞれ異なっている。そのため、電流駆動部１１が電流Ｉｘを出力する期間Ｔの長さを画素の輝度に応じて変えることがより好ましい。この場合、図１に示すタイミング制御部９によって信号Ａが図３に示すスイッチＳＷＡをオンにする時間やタイミングを適宜制御してもよい。
【００９５】
なお、本具体例では画素内の発光素子として有機ＥＬ素子を用いているが、これに代えて発光ダイオードなど、電流により駆動される素子を用いてもよい。これは、以下の実施形態についても同様である。また、本実施形態の有機ＥＬ表示装置に用いられる画素駆動部の構成は、プリンタヘッドにも応用することができる。
【００９６】
また、本具体例に係る有機ＥＬ表示装置において、信号Ａを出力するタイミング制御部９は、電流駆動部ごとに設けてもよいが、複数の電流駆動部につき１つ設けてもよい。タイミング制御部９を複数の電流駆動部で共用する構成にすれば、回路面積を低減することができる。
【００９７】
−第２の具体例−
図５は、第１の実施形態に係る有機ＥＬ表示装置について、電流駆動部の第２の具体例を示す回路図である。本具体例では、付加電流源を設けずに、電流加算型Ｄ／Ａコンバータの第１〜第６の電流源を用いて電流設定時の所定の期間だけ最大出力電流を流す電流駆動部について説明する。
【００９８】
図５に示すように、本具体例に係る電流駆動部は、第１の具体例と同一構成のＤ／Ａコンバータに加え、第１〜第６の電流源のそれぞれとＤ／Ａコンバータの出力部とを接続するバイパス経路と、このバイパス経路上にそれぞれ設けられた、第１の電流源２２ｉ０とＤ／Ａコンバータの出力部の間に設けられたスイッチＳＷＡ０、第２の電流源２２ｉ１とＤ／Ａコンバータの出力部の間に設けられたスイッチＳＷＡ１、第３の電流源２２ｉ２とＤ／Ａコンバータの出力部の間に設けられたスイッチＳＷＡ２、第４の電流源２２ｉ３とＤ／Ａコンバータの出力部の間に設けられたスイッチＳＷＡ３、第５の電流源２２ｉ４とＤ／Ａコンバータの出力部の間に設けられたスイッチＳＷＡ４、及び第６の電流源２２ｉ５とＤ／Ａコンバータの出力部の間に設けられたスイッチＳＷＡ５とを有している。このスイッチＳＷＡ０〜ＳＷＡ５のそれぞれは、図１に示すタイミング制御部９から出力される信号Ａによって電流設定時の所定の期間のみオン状態になり、その他の期間はオフ状態になるよう制御されている。
【００９９】
また、第１のスイッチＳＷｉ０、第２のスイッチＳＷｉ１、第３のスイッチＳＷｉ２、第４のスイッチＳＷｉ３、第５のスイッチＳＷｉ４及び第６のスイッチＳＷｉ５のそれぞれは、スイッチＳＷＡ０〜ＳＷＡ５がオン状態にあるときはオフ状態となっている。
【０１００】
以上の構成により、本具体例の電流駆動部には、第１〜第６の全ての電流源により生じる電流の合計電流が電流設定時の所定の期間だけ流れることとなる。この合計電流は、６４階調表示の場合、データ３Ｆの電流Ｉ３Ｆ、すなわち最小電流単位の６３倍の電流となる。
【０１０１】
図６は、本具体例に係る有機ＥＬ表示装置において、電流設定時の電流駆動部１１から画素５に流れる電流Ｉの変化、及び画素５に印加される電圧Ｖｏの変化を示すグラフ図である。ここでは、黒表示後の電流Ｉ及び電圧Ｖｏの変化を示している。
【０１０２】
図６に示すように、本具体例の有機ＥＬ表示装置においては、電流設定時の時間０から時間Ｔまでの間に、６４階調表示の最大電流である電流Ｉ３Ｆが電流駆動部１１から出力される。これに伴って画素５に印加される電圧Ｖｏは急激に低下し、時間Ｔでは安定電圧Ｖｔａに近づく。このため、第１の具体例と同様に、時間Ｔで電流駆動部１１に引き込まれる電流が本来の設定電流（図３に示す電流Ｉｓ）に切り替わった後、目標電流Ｉｔａに到達する時間が従来の時間ｔ１よりも早い時間ｔ２となっている。すなわち、本具体例の有機ＥＬ表示装置では、Ｄ／Ａコンバータの最大設定電流を一定期間流すことで、低輝度表示（黒表示）から高輝度表示（白表示）への変化時に、画素５の入力部に流れる電流の値が目標値に到達するまでの時間を、従来の有機ＥＬ表示装置よりも短縮することができる。
【０１０３】
特に、本具体例に係る電流駆動部では、付加電流源を設けていないので、第１の具体例に比べて電流駆動部の面積を小さくすることができる。
【０１０４】
なお、本具体例の電流駆動部においては、第１〜第６の電流源全てに出力部と接続するためのバイパス経路が設けられていたが、例えば第５の電流源２２ｉ４と第６の電流源２２ｉ５のみにバイパス経路を設けるなど、表示装置の設計によっては一部の電流源にのみバイパス経路を設けてもよい。すなわち、Ｄ／Ａコンバータから一時的に出力される電流は、必ずしも設定値の最大電流でなくてもよい。
【０１０５】
また、本具体例では、各ビットの電流源に電流を流すためのスイッチＳＷＡ０〜ＳＷＡ５の動作を共通の信号Ａによって制御しているが、スイッチＳＷＡ０〜ＳＷＡ５がそれぞれ独立した信号Ａ０〜Ａ５によって制御されるように設計してもよい。この上で、他の信号線に接続される複数の電流駆動部に、１つのタイミング制御部９から共通の信号Ａ０〜Ａ５を出力するように設定することもできる。この際に、電流設定時にオン状態にする電流源の組み合わせを最適化するようにタイミング制御部９の動作をプログラムしておくこともできる。これにより、図６に示す電圧のオーバーシュート（一時的に設定電圧より下がること）を小さくすることができるので、電流駆動部及び電流発生部を流れる電流値をより速く目標値に到達させることが可能となる。
【０１０６】
−第３の具体例−
図７は、第１の実施形態に係る有機ＥＬ表示装置における、電流駆動部の第３の具体例を示す回路図である。本具体例の電流駆動部では、電流加算型Ｄ／Ａコンバータの第１〜第６の電流源を用いて電流設定時の所定の期間に設定電流以上の電流を流す点は第２の具体例と同じであるが、設定電流以上の電流を流した後、段階的にＤ／Ａコンバータに流れる電流値を低減させる点が異なる。
【０１０７】
図７に示すように、本具体例に係る電流駆動部は、第１の具体例と同一構成のＤ／Ａコンバータに加え、第１の電流源２２ｉ０、第２の電流源２２ｉ１、第３の電流源２２ｉ２、第４の電流源２２ｉ３、第５の電流源２２ｉ４、第６の電流源２２ｉ５とＤ／Ａコンバータの出力部とをそれぞれ結ぶバイパス経路と、このバイパス経路上にそれぞれ設けられた、第１の電流源２２ｉ０とＤ／Ａコンバータの出力部の間に設けられたスイッチＳＷＡ０、第２の電流源２２ｉ１とＤ／Ａコンバータの出力部の間に設けられたスイッチＳＷＡ１、第３の電流源２２ｉ２とＤ／Ａコンバータの出力部の間に設けられたスイッチＳＷＡ２、第４の電流源２２ｉ３とＤ／Ａコンバータの出力部の間に設けられたスイッチＳＷＡ３、第５の電流源２２ｉ４とＤ／Ａコンバータの出力部の間に設けられたスイッチＳＷＡ４、及び第６の電流源２２ｉ５とＤ／Ａコンバータの出力部の間に設けられたスイッチＳＷＡ５とを有している。
【０１０８】
本具体例と第２の具体例との違いは、スイッチＳＷＡ０〜ＳＷＡ５がそれぞれ互いに独立した信号Ａ０〜Ａ５によって、電流設定期間中にオン状態からオフ状態へと段階的に切り替えられる点である。この信号Ａ０〜Ａ５は、図１に示すタイミング制御部９から所定のタイミングで出力される。
【０１０９】
次に、本具体例に係る電流駆動部の電流設定期間中の動作を図を用いて説明する。
【０１１０】
図８は、本具体例に係る有機ＥＬ表示装置において、電流設定時の電流発生部から有機ＥＬ素子に流れる電流Ｉの変化、及び画素５に印加される電圧Ｖｏの変化を示すグラフ図である。
【０１１１】
同図に示すように、本具体例の有機ＥＬ表示装置においては、電流設定時の時間０から時間Ｔまでの間に、電流駆動部１１からデータ３Ｆ（「３Ｆ」は１６進数表記）に応じた６４階調での最大電流Ｉ３Ｆが流れる。この期間、画素５の入力部に印加される電圧Ｖｏは急激に低下し、目標電圧Ｖｔａに近づく。
【０１１２】
次に、時間Ｔでは、例えば、スイッチＳＷＡ４及びスイッチＳＷＡ５を共にオフ状態に切替え、上位２ビット分を表示すべき正しいデータに置き換える。この状態を時間Ｔから時間３Ｔまで続く。この期間中に画素５に流れる電流は、より目標電流に近づく。この間、画素５の入力部に印加される電圧は徐々に低下し、時間３Ｔでは安定電圧Ｖｔａをわずかに下回る。
【０１１３】
次に、時間３Ｔの時点で、例えば、スイッチＳＷＡ２及びスイッチＳＷＡ３をさらにオフ状態に切替え、さらに２ビット分を表示すべき正しいデータに置き換える。この状態が時間３Ｔから時間５Ｔまで続く。これに伴って、時間３Ｔから時間５Ｔまでの間に、画素５に印加される電圧はさらに安定電位に近づく。
【０１１４】
次いで、時間５Ｔの時点で、例えば、スイッチＳＷＡ０及びスイッチＳＷＡ１をさらにオフ状態に切替え、電流駆動部の出力電流を、レジスタに設定された６ビットすべてのデータ信号に従った設定電流とする。
【０１１５】
以上のように、本具体例に係る電流駆動部の出力電流の値を段階的に変化させることにより、画素５に印加される電圧のオーバーシュート量を低減することができ、第２の具体例と比べてもより迅速に画素５に流れる電流を目標電流に到達させることができる。
【０１１６】
なお、この例では、時間Ｔの後、一定の間隔（２Ｔ間隔）で電流駆動部に流れる電流量を変化させたが、任意のタイミング及び期間で変化させてもよい。例えば、最初に所定の期間に電流駆動部に最大設定量の電流を流して画素５に流れる電流の値を目標値に近づけた後、電流駆動部に流れる電流値を短時間ずつ変化させていき、最終的にレジスタに設定されたデータ信号に応じた電流を流してもよい。この場合にも、目標電流に到達するのに必要な時間を従来の電流駆動部よりも短くできる。あるいは、最大設定量の電流を流す時間を含め、一定の時間Ｔごとに電流駆動部に流れる電流量を変化させてもよい。
【０１１７】
なお、このような制御は図１に示すタイミング制御部９から出力される信号Ａ０〜Ａ５によって行われる。
【０１１８】
また、本具体例の電流駆動部において、最大電流またはそれに近い電流を流した後、上位ビットから順に２ビット分ずつ設定電流に切替えていったが、一度に設定通りに戻すビット数を３ビット以上または１ビットにしてもよい。設定電流に戻す順番は、本具体例のように上位ビットから下位ビットへ順次行なうことが好ましいが、任意の順序で行うこともできる。
【０１１９】
−第４の具体例−
本具体例では、第３の具体例に係る有機ＥＬ表示装置を実現するためのタイミング制御部の構成を説明する。すなわち、本具体例のタイミング制御部は、電流駆動部を流れる電流値を段階的に変化させるような信号Ａ０〜Ａ５を出力する。
【０１２０】
図９は、第１の実施形態の第４の具体例に係るタイミング制御部の構成例を示すブロック図である。
【０１２１】
同図に示すように、本具体例のタイミング制御部は、それぞれレジスタデータ信号Ｓｒ０、Ｓｒ１、Ｓｒ２、Ｓｒ３、Ｓｒ４及びＳｒ５をそれぞれ出力するためのタイミング設定用レジスタ３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅ及び３１ｆと、スタート信号とクロック信号とを受けてカウント動作を行い、カウントした値をカウントデータ信号Ｓｃｄとして出力するカウンタ３７と、カウンタデータ信号Ｓｃｄとレジスタデータ信号Ｓｒ０〜Ｓｒ５とをそれぞれ比較し、これらが互いに一致する場合に一致信号Ｓｃ０〜Ｓｃ５をそれぞれ出力する比較回路３３ａ、３３ｂ、３３ｃ、３３ｄ、３３ｅ、３３ｆと、一致信号Ｓｃ０〜Ｓｃ５をそれぞれ受けて信号Ａ０〜Ａ５をそれぞれ出力する制御信号発生回路３５ａ、３５ｂ、３５ｃ、３５ｄ、３５ｅ及び３５ｆとを有している。
【０１２２】
例えば、電流設定時において、上位ビットから１ビットずつ正しいデータに置き換えてゆく場合、タイミング設定用レジスタ３１ｆ、３１ｅ、３１ｄ、３１ｃ、３１ｂ及び３１ａにはそれぞれデータ”１”、”２”、”３”、”４”、”５”、”６”があらかじめ設定されており、これらのレジスタデータ信号が比較回路３３ｆ、３３ｅ、３３ｄ、３３ｃ、３３ｂ及び３３ａに出力される。
【０１２３】
また、カウンタ３７では、スタート信号の入力とともに、クロック信号に同期したカウント動作が開始される。そして、各比較回路に出力されるカウンタデータ信号が”１”、”２”…と一定の時間で順に変化するのに従って、比較回路３３ｆ、３３ｅ…からは順次一致信号Ｓｃ５、Ｓｃ４…が制御信号発生回路３５ｆ、３５ｅ…に出力される。このとき、最後に出力された一致信号Ｓｃ０がカウンタ３７にフィードバックされると、カウンタ３７の動作はリセットされる。
【０１２４】
そして、制御信号発生回路３５ｆ、３５ｅ、３５ｄ…、３５ａからは、一定の時間をおいてそれぞれ信号Ａ５、Ａ４、Ａ３…、Ａ０が電流駆動部へ出力される。なお、一度出力された信号Ａ５、Ａ４、Ａ３…、Ａ０は、電流設定時が終了するまで継続して出力される。
【０１２５】
以上のような回路動作により、電流設定時の電流駆動部に流す電流を段階的に変化させることができる。
【０１２６】
本具体例では、信号Ａ５〜Ａ０が一定の時間間隔で出力される例を説明したが、タイミング設定用レジスタに設定させておくデータを変えれば、信号Ａ５〜Ａ０が出力されるタイミングを変えることができる。
【０１２７】
また、本具体例では、第３の具体例に係る有機ＥＬ表示装置を実現するためのタイミング制御部の一例を示したが、上述の制御を行なう回路構成は図９に示す構成に限られない。
【０１２８】
なお、本具体例に係るタイミング制御部は、電流駆動部ごとに設けられていてもよいし、複数の電流駆動部に共用されて、ＬＳＩにつき１つのみ設けられていてもよい。特に、信号Ａ０〜Ａ５の各信号が表示パネル上で共通に用いられる場合には、タイミング制御部はパネルにつき１つであってもよい。このように、タイミング制御部が複数の電流駆動部に共用される場合では、回路面積の増加を抑えることができる。
【０１２９】
（第２の実施形態）
図１０は、本発明の第２の実施形態に係る有機ＥＬ表示装置の構成を概略的に示すブロック回路図である。同図において、図１に示した部分と同一部分については同じ符号を付し、説明を省略する。
【０１３０】
図１０に示すように、本実施形態の有機ＥＬ表示装置の特徴は、第１の実施形態に係る有機ＥＬ表示装置に、電流設定時における電流駆動部１１の安定出力電圧を設定するための電圧設定手段５０と、電流駆動部１１からの出力電圧と電圧設定手段５０からの出力電圧とを比較し、その比較結果をタイミング制御部９に出力する比較回路６７とが付加されていることである。ここで、「電流駆動部の安定出力電圧」とは、電流設定時において、画素５の入力部に印加される電圧が安定電圧（図４に示すＶｔａ）にある時の電流駆動部の出力電圧のことを意味するものとする。
【０１３１】
電圧設定手段５０は、ソース駆動回路と同じチップ上に設けられる場合と、ソース駆動回路から表示パネル側にまたがって設けられる場合とがある。後者については後の具体例で説明する。
【０１３２】
ソース駆動回路内に設けられる場合の電圧設定手段５０は、データ信号に応じた電流駆動部１１についての安定出力電圧があらかじめ設定されたレジスタを有している。この安定出力電圧は、例えば、異なる輝度表示を行なう際の電流駆動部１１の出力電圧を測定するなどして求められる。そして、電流設定時には、レジスタに設定された安定出力電圧が比較回路に出力される。
【０１３３】
一方、比較回路６７は、電圧設定手段５０から出力された安定出力電圧と電流駆動部１１からの出力電圧とを比較する。そして、低輝度表示から高輝度表示に切り替わる際の電流設定時においては、電流駆動部１１からの出力電圧が電圧設定手段５０の出力電圧と同等またはそれ以下になる場合には、比較回路６７からタイミング制御部９に切替え信号Ｓｃｈが出力される。これに対し、高輝度表示から低輝度表示に切り替わる際の電流設定時においては、電流駆動部１１からの出力電圧が電圧設定手段５０の出力電圧と同等またはそれ以上になる場合には、比較回路６７からタイミング制御部９に切替え信号Ｓｃｈが出力される。ただし、表示動作では一度低輝度表示を行ってから画像表示を行なう制御が行われることが多いので、低輝度表示から高輝度表示の変化時と高輝度表示から低輝度表示の変化時とで比較回路６７の設定を変えることは、必ずしも必要ではない。
【０１３４】
電流設定時において、タイミング制御部９に切替え信号Ｓｃｈが入力されると、タイミング制御部９の動作がリセットされて、電流駆動部１１からの出力電流は、データ信号に応じた設定電流に切り替わる。この際に、本実施形態では、タイミング制御部９が出力する信号Ａによって電流駆動部１１の出力電流がデータ信号通りの設定電流になる。
【０１３５】
以上のような電圧設定手段５０と、比較回路６７とを設けたことにより、電流駆動部１１の出力電流を適切なタイミングで切り替えることができるので、従来に比べてより短時間で電流発生部１９からの出力電流を目標電流に到達させることが可能となる。従って、本実施形態の有機ＥＬ表示装置は、従来は困難であった高精細、高解像度の画像表示を、画質の低下を来すことなく実現することができる。
【０１３６】
なお、本実施形態で説明した電圧設定手段５０と比較回路６７とは、第１の実施形態の全ての具体例に適用することができる。
【０１３７】
また、本実施形態の有機ＥＬ表示装置において、上述のように、電圧設定手段５０をソース駆動回路と同一チップ内に設けた場合には、電圧設定手段５０をパネル側にまたがって設ける場合に比べ既存の表示パネルを使用できるという利点がある。
【０１３８】
また、比較回路６７は、パネル側に設けてもよいが、ソース駆動回路内に設ける方がより好ましい。なお、この比較回路６７の一例として、差動増幅回路を用いたコンパレータがある。
【０１３９】
なお、電圧設定手段５０は、電流駆動部１１ごとに設けられていてもよいし、複数の電流駆動部１１に共用されていてもよい。ソース駆動回路及び表示パネルを小面積化する場合には、電圧設定手段５０が複数の電流駆動部１１に共用される方が好ましい。この際に、ソース駆動回路が設けられた半導体チップ毎に１つ以上の電圧設定手段５０を設けておくとさらに好ましい。これにより、表示パネルを複数のチップ上に設けられたソース駆動回路で駆動する際に、同一規格のチップを用いることができるので、ソース駆動回路の入出力構成を簡易にすることができる。加えて、電圧設定手段５０がソース駆動回路の一部に固めて配置されている場合に比べ、チップ間のばらつきやパネル側の位置によるばらつきの影響を低減することができる。
【０１４０】
なお、以上の説明では、ソース駆動回路が表示パネルの外部に設けられていることを前提としていたが、表示パネルの内部にソース駆動回路が作り込まれている場合もある。これは、他の具体例および実施形態でも共通である。
【０１４１】
−第２の実施形態の具体例−
本発明の第２の実施形態の一具体例として、電圧設定手段５０が、ソース駆動回路のチップ上と表示パネル上にまたがって設けられている場合の有機ＥＬ表示装置について説明する。
【０１４２】
図１１は、第２の実施形態の具体例に係る有機ＥＬ表示装置の構成を概略的に示すブロック回路図である。同図において、図１０と同一の部分については同一の符号を付している。
【０１４３】
図１１に示すように、本具体例に係る有機ＥＬ表示装置では、図１０に示す電圧設定手段５０が、ダミー電流駆動部６１を有するダミー画素駆動部５１と、表示パネル上に設けられたダミー画素５５と、ダミー電流駆動部６１からの出力電流をダミー画素５５に伝達するダミー伝送路５３とで構成されている。なお、ここでいう「ダミー」とは、画像表示に直接関わっていない、という意味である。
【０１４４】
ダミー電流駆動部６１は、電流駆動部１１と同様の構成を有しており、例えば６４階調表示の表示装置の場合、６ビットの電流加算型Ｄ／Ａコンバータを有している。
【０１４５】
また、ダミー伝送路５３は、伝送路３とほぼ同一の構成を有しており、ソース駆動回路と表示パネルとを接続する配線や、パネル上に設けられた信号線を有している。図１１には、ダミー伝送路における配線抵抗６５及び浮遊容量６３も示している。
【０１４６】
ダミー画素５５は、ダミー画素入力容量５７及び電流源を有し、電流発生部１９と同一構成を有するダミー電流発生部５９を有している。ただし、有機ＥＬ素子２１は必ずしも設けられている必要はない。
【０１４７】
本具体例に係る有機ＥＬ表示装置では、ダミー電流駆動部６１からの出力電圧はコンパレータ６７ａの（＋）側入力部に入力される。一方、コンパレータ６７ａの（−）側入力部には電流駆動部１１からの出力電圧が入力される。そして、コンパレータ６７ａは電流駆動部１１の出力電圧とダミー電流駆動部６１の出力電圧とを比較し、その比較結果をタイミング制御部９に出力する。なお、図１１には、比較回路の一例として差動増幅回路を有するコンパレータを示すが、他の構成を有する比較回路を用いてもよい。
【０１４８】
本具体例では、ダミー画素駆動部５１から非表示時を除く期間を通して任意の固定電流が流れる。
【０１４９】
例えば、図３に示す第１の実施形態の第１の具体例に係る有機ＥＬ表示装置に本具体例のダミー画素駆動部５１、ダミー伝送路５３及びダミー画素５５を付加する場合には、付加電流源２４を流れる電流Ｉｘに等しい電流をダミー電流駆動部６１に引き込む。これによって、ダミー電流駆動部６１からの出力電圧は、出力電流Ｉｘにおける安定出力電圧となる。
【０１５０】
本具体例の有機ＥＬ表示装置では、コンパレータ６７ａが、この安定出力電圧と電流駆動部１１の出力電圧とを比較する。この際に、低輝度表示から高輝度表示に切り替わる際の電流設定時においては、電流駆動部１１からの出力電圧がダミー電流駆動部６１からの出力電圧と同等またはそれ以下になる場合には、コンパレータ６７ａからタイミング制御部９に切替え信号Ｓｃｈが出力される。これに対し、高輝度表示から低輝度表示に切り替わる際の電流設定時においては、電流駆動部１１からの出力電圧が電圧設定手段５０の出力電圧と同等またはそれ以上になる場合には、コンパレータ６７ａからタイミング制御部９に切替え信号Ｓｃｈが出力される。
【０１５１】
また、コンパレータ６７ａが動作するのは電圧が変化する過渡期であるので、電流駆動部１１からの出力電圧をＶ１、ダミー電流駆動部６１の出力電圧をＶ２とすると、Ｖ１とｋＶ２（ｋは正の任意の値）とを比較するようにしてもよい。
【０１５２】
タイミング制御部９に切替え信号Ｓｃｈが入力されると、タイミング制御部９の動作がリセットされて、電流駆動部１１からの出力電流は、データ信号に応じた設定電流に切り替わる。
【０１５３】
以上のように駆動することで、電流駆動部１１の出力電流を適切なタイミングで切り替えることができるので、従来に比べてより短時間で画素５を流れる電流の値を目標電流に到達させることが可能となる。
【０１５４】
なお、この例ではダミー電流駆動部６１に流れる電流をＩｘに設定したが、ダミー電流駆動部６１の安定出力電圧を、電流駆動部１１本来の安定出力電圧よりも低くする、あるいは高くするような電流値に設定してもよい。つまり、本具体例のダミー画素駆動部５１では、ダミー電流駆動部６１に流れる電流値を任意に設定することで、高輝度表示から低輝度表示に切り替わる際の充電時間、または低輝度表示から高輝度表示に切り替わる際の放電時間を最短にすることができる。
【０１５５】
実際の表示装置では、表示パネルの特性を実測することなどによって、最適なダミー電流駆動部６１の出力電流値を求める。
【０１５６】
なお、本具体例の有機ＥＬ表示装置において、１組のダミー画素駆動部５１及びダミー伝送路５３及びダミー画素５５は、面積の増加を抑えるために、複数の電流駆動部１１の動作制御に共通に用いられることが好ましい。
【０１５７】
なお、有機ＥＬ表示装置の表示パネルが比較的大きい場合、ソース駆動回路を設けた複数の半導体チップで駆動することも多い。この場合には、ソース駆動回路とダミー画素駆動部５１とが併せて作り込まれた同じ半導体チップを、表示パネルの額縁部分に複数枚並べることが好ましい。これにより、表示パネル上のダミー伝送路５３同士及びダミー画素５５同士の間隔を所定の間隔（例えば、互いに等間隔など）に設定することとなるので、有機ＥＬ画素や伝送路の特性ばらつきの影響を低減することができるようになる。また、使用するソース駆動回路のチップが１種類で済むので、ソース駆動回路の入出力構成を簡単にすることができる。
【０１５８】
この例に限らず、表示パネル上に複数のダミー伝送路５３及びダミー画素５５を形成する場合には、ダミー伝送路５３及びダミー画素５５を均等に配置することが好ましい。
【０１５９】
このように、ダミー伝送路５３及びダミー画素５５を表示パネルの複数箇所に設ける場合には、それぞれのダミー伝送路５３に接続されたダミー画素駆動部５１の出力部（またはダミー電流駆動部６１の出力部）同士を互いに接続することもできる。これにより、表示パネル上での有機ＥＬ画素や伝送路のばらつきを平均化することができる。また、複数のダミー画素駆動部５１、複数のダミー伝送路５３及び複数のダミー画素５５のうち一部の部材に不具合が生じても残りの部分で動作が補償されるので、動作に不具合を生じにくくすることができる。
【０１６０】
（第３の実施形態）
図１２は、本発明の第３の実施形態に係る電流発生部の構成を示す回路図であり、図１３は、図１２に示す電流発生部を用いた第３の実施形態に係る有機ＥＬ表示装置の一例を概略的に示すブロック回路図である。
【０１６１】
図１３に示すように、本実施形態の有機ＥＬ表示装置の特徴は、画素５に駆動電圧を供給するための電圧供給手段と、画素５に駆動電流を供給するための電流供給手段とを備えていることである。この電流検出手段は、電圧供給手段の出力電圧をフィードバック制御するために設けられている。
【０１６２】
以下、本実施形態の有機ＥＬ表示装置の具体的な構成を説明する。
【０１６３】
図１３に示すように、本実施形態の有機ＥＬ表示装置は、表示パネル（図示せず）と、表示パネル上に設けられた画素５と、画素５に接続された伝送路３と、ソース駆動回路に含まれ、伝送路３を介して画素５に駆動電圧及び駆動電流を供給するための画素駆動部１とを備えている。
【０１６４】
画素駆動部１ａは、画素５に駆動電圧を供給するための電圧駆動部７３と、画素５に流れる駆動電流を設定すると共に、該駆動電流の電流値を検出して検出結果を電圧駆動部７３へ出力する電流値検出部７１と、画像データであるデータ信号をラッチし、該データ信号を電流値検出部７１に出力するレジスタ７とを有している。
【０１６５】
また、伝送路３は、画素５に駆動電圧を伝達するための配線及び駆動電圧用信号線１４と、画素５に駆動電流を伝達するための配線及び駆動電流用信号線６４とを有している。
【０１６６】
そして、画素５は、入力電流に応じて発光する有機ＥＬ素子２１と、伝送路３を介して電圧駆動部７３及び電流値検出部７１に接続され、有機ＥＬ素子２１に駆動電流を供給するため電流発生部１９とを有している。
【０１６７】
そして、図１２に示すように、電流発生部１９は、ゲート電極に駆動電圧用信号線１４に接続され、ソースに電源電圧が供給された、有機ＥＬ素子２１に駆動電流を供給するためのＰチャネル型のＴＦＴ７２と、一端がＴＦＴ７２のゲート電極に接続され、ゲート電圧Ｖｃ１を保持するための容量Ｃ１と、容量Ｃ１及びＴＦＴ７２のゲート電極と駆動電圧用信号線１４との接続経路上に介設され、第１の制御信号Ｋ１によって動作制御された第１のスイッチ用トランジスタ７４（電圧用スイッチ）と、ＴＦＴ７２と有機ＥＬ素子２１との間に介設され、第１の制御信号の逆相信号である第２の制御信号Ｋ２によって動作制御された第２のスイッチ用トランジスタ７８とを有している。また、電流発生部１９では、ＴＦＴ７２と第２のスイッチ用トランジスタ７８との接続点は、駆動電流用信号線６４に接続されており、ＴＦＴ７２及び第２のスイッチ用トランジスタ７８と駆動電流用信号線６４との間には、制御信号Ｋ１によって動作制御された第３のスイッチ用トランジスタ７６（電流用スイッチ）が介設されている。ここで、各スイッチ用ＭＯＳトランジスタは、すべてＰチャネル型のＴＦＴであるが、これに限らず、スイッチ動作が可能な素子であれば用いることができる。なお、図１２に示す容量Ｃ１及びＴＦＴ７２は、それぞれ図１３に示す画素入力容量１７と電流源１８に相当する。
【０１６８】
次に、電流発生部１９の動作を説明する。
【０１６９】
まず、電流設定時には、制御信号Ｋ１及び制御信号Ｋ２によって第１のスイッチ用トランジスタ７４及び第３のスイッチ用トランジスタ７６が共にオン状態、第２のスイッチ用トランジスタ７８がオフ状態に設定される。これにより、電圧駆動部７３からの画素駆動電圧が第１のスイッチ用トランジスタ７４を介して容量Ｃ１及びＴＦＴ７２のゲート電極に供給され、第３のスイッチ用トランジスタ７６を介して画素駆動電流がＴＦＴ７２に流れる。そして、この電流設定時に容量Ｃ１にゲート電圧Ｖｃ１分の電荷が充電されると、ＴＦＴ７２には一定電流（目標電流Ｉｔａ）が流れるようになる。
【０１７０】
続いて、表示時には、制御信号Ｋ１及び制御信号Ｋ２によって第１のスイッチ用トランジスタ７４及び第３のスイッチ用トランジスタ７６が共にオフ状態、第２のスイッチ用トランジスタ７８がオン状態に設定される。このとき、充電された容量Ｃ１によってゲート電極Ｖｃ１が保持されるので、目標電流ＩｔａがＴＦＴ７２から有機ＥＬ素子２１に流れ続ける。
【０１７１】
次に、本実施形態の画素駆動部１ａの動作及び特徴について簡単に説明する。
【０１７２】
従来の有機ＥＬ表示装置では、低輝度表示から高輝度表示に切り替わる際に、画素５内のＴＦＴを介した電源電圧によって充電されていた。しかし、ＴＦＴの出力インピーダンスが高かったため、従来は画素入力容量１７を高速に充電することができなかった。
【０１７３】
これに対し、本実施形態の有機ＥＬ表示装置では、電流設定時において、電圧駆動部７３から駆動電圧用信号線１４を介して画素５に画素駆動電圧が供給される。このとき、電圧駆動部７３の出力インピーダンスは、従来の有機ＥＬ表示装置における電流駆動部よりも低くなっている。そのため、本実施形態の有機ＥＬ表示装置では、従来の有機ＥＬ表示装置より高速に画素入力容量１７（容量Ｃ１）を充電することができる。
【０１７４】
また、電流設定時における電流値検出部７１では、画素５から駆動電流用信号線６４を介して流れる電流値を検出し、その検出結果を電圧駆動部７３にフィードバックする。
【０１７５】
図１４は、本実施形態の有機ＥＬ表示装置に用いられる電流値検出部７１の構成例を示すブロック回路図である。
【０１７６】
同図に示す電流値検出部７１は、レジスタ７から出力されるデータ信号を受けて画素５の駆動電流を流すための電流駆動部８０と、画素５と電流駆動部８０との間に設けられた抵抗８２とを有している。そして、電流駆動部８０と抵抗８２とを接続する配線は、電圧駆動部７３に接続されている。
【０１７７】
この電流値検出部７１において、レジスタからのデータ信号によって設定された駆動電流をＩ１、画素５がら流れ込む画素駆動電流をＩ２とすると、電流値検出部７１から電圧駆動部７３に出力される電圧Ｖｃｌは、駆動電流Ｉ１と画素駆動電流Ｉ２とが一致するときに安定する。また、画素駆動電流Ｉ２が駆動電流Ｉ１よりも大きい場合には電圧Ｖｃｌが上昇して画素駆動電流Ｉ２が減少し、駆動電流Ｉ１が画素駆動電流Ｉ２よりも大きい場合には、電圧Ｖｃｌが低下して画素駆動電流Ｉ２が増加するようにフィードバックがかかる。その結果、電圧駆動部７３から出力される画素駆動電圧は、適切な値で安定化する。ここで、画素駆動電流Ｉ２の伝達経路には画素入力容量１７が存在しないので、伝達経路全体での浮遊容量は小さくなっており、高速に電流値の検出を行なうことができる。従って、本実施形態の有機ＥＬ表示装置においては、従来に比べて、画素５に供給する電流及び電圧の値を迅速に目標値に到達させることができるので、より高精度の表示が可能となっている。
【０１７８】
なお、電流値検出部７１は、画素５からの画素駆動電流を検出して電圧駆動部７３にフィードバックできる構成であれば、図１４に示す構成に限られない。
【０１７９】
また、本実施形態の電流値検出部７１は、表示パネル上の電流源１８がＰチャネル型のＴＦＴの場合に用いられる。電流源１８がＮチャネル型のＴＦＴで構成される場合には、画素駆動電流が大きくなるほど電圧駆動部７３への出力電圧が低くなるように、電流値検出部７１を構成すればよい。
【０１８０】
なお、本実施形態では電流発生部１９が図１２に示すような構成を有する例について説明したが、画素駆動電圧と画素駆動電流とが入力されることによって有機ＥＬ素子２１に駆動電流を出力できる構成であれば図１２に示す構成に限られない。
【０１８１】
（第４の実施形態）
図１５は、本発明の第４の実施形態に係る有機ＥＬ表示装置の一例を概略的に示すブロック回路図である。
【０１８２】
同図に示すように、第４の実施形態に係る有機ＥＬ表示装置は、第３の実施形態に係る有機ＥＬ表示装置において、電圧駆動部７３の出力部と電流値検出部７１の出力部とを所定の期間だけ短絡するための短絡手段をさらに設けたものである。なお、短絡手段以外の部分は、第３の実施形態の有機ＥＬ表示装置と同一であるので、説明を省略する。
【０１８３】
図１５に示す例では、スイッチ７５によって、画素駆動電圧及び画素駆動電流の出力開始時（電流設定時の開始時）に所定の期間だけ電圧駆動部７３の出力部と電流値検出部７１の出力部とが電気的に接続される。このスイッチ７５としては、例えばＮチャネル型ＭＯＳＦＥＴとＰチャネル型ＭＯＳＦＥＴとで構成されるトランスファーゲートなどが用いられるが、それ以外の構成でもよい。また、このスイッチ７５は、表示パネル上の信号線間に配置されていてもよいが、ソース駆動回路と同一のチップ上に設けられている方が好ましい。
【０１８４】
本実施形態の有機ＥＬ表示装置では、第３の実施形態の有機ＥＬ表示装置と同様に、電圧駆動部７３からの出力インピーダンスは低くなっているので、高速に画素入力容量１７を充電することができる。また、画素入力容量１７が画素駆動電流の伝達経路にないため、電流値検出部７１では高速に電流値を検出することができる。
【０１８５】
特に、本実施形態の有機ＥＬ表示装置では、電流値検出部７１の出力部が、出力インピーダンスの低い電圧駆動部７３の出力部と所定の期間短絡するので、電流の検出をより高速に行うことができる。このため、本実施形態の有機ＥＬ表示装置では、電流設定時に、第３の実施形態の有機ＥＬ表示装置と比べて画素駆動電流及び画素駆動電圧の値をより迅速に目標電流に到達させることが可能となる。
【０１８６】
（第５の実施形態）
図１６は、本発明の第５の実施形態に係る有機ＥＬ表示装置の構成を概略的に示すブロック回路図である。
【０１８７】
本実施形態の有機ＥＬ表示装置は、図１に示す第１の実施形態の有機ＥＬ表示装置に出力インピーダンスの低い低インピーダンス手段、例えば電圧駆動部７９などの電圧供給手段を付加したものである。この電圧駆動部７９は、他の電圧源に接続された電流増幅用のバッファであってもよい。なお、第１の実施形態の有機ＥＬ表示装置と同一の部分については説明を省略する。
【０１８８】
図１６に示すように、本実施形態の有機ＥＬ表示装置が第１の実施形態に係る有機ＥＬ表示装置と異なるのは、任意の一定電圧を出力するための電圧駆動部７９と、電圧駆動部７９の出力部と電流駆動部１１の出力部とを接続する配線上に介設されたスイッチ７７を備えている点と、タイミング制御部９から出力される信号Ａがスイッチ７７の動作を制御している点である。
【０１８９】
電流設定時に、スイッチ７７は、信号Ａによって電流設定時に所定の期間だけオン状態となるように制御されている。そして、スイッチ７７がオフ状態になると、データ信号に応じた設定電流が電流駆動部１１から出力される。
【０１９０】
このため、本実施形態の有機ＥＬ表示装置では、高輝度（白）表示から低輝度（黒）表示に切り替わる際の電流設定時の開始後に、出力インピーダンスの低い電圧駆動部７９を用いて浮遊容量１５や画素入力容量１７を迅速に充電できるので、画素５に流れる電流を従来よりも短時間で目標電流に到達させることができる。
【０１９１】
また、低輝度表示から高輝度表示に切り替わる際の電流設定時にも、浮遊容量１５や画素入力容量１７に保持された電荷を速やかに引き抜くことができるので、画素５に流れる電流を従来よりも短時間で目標電流に到達させることができる。
【０１９２】
従って、本実施形態の有機ＥＬ表示装置では、高輝度表示から低輝度表示に切り替わる際と低輝度表示から高輝度表示に切り替わる際のいずれの場合にも、画素に流れる電流の値を短時間で目標値に到達させることができるので、従来よりも高解像度の表示が実現されている。
【０１９３】
なお、以上で説明した電圧駆動部７９は、画素駆動部１毎に設けられていてもよいし、複数の画素駆動部１に対して１つの電圧駆動部７９が共通に接続されていてもよい。小面積化が優先される場合には、複数の画素駆動部１に対して１つの電圧駆動部７９が設けられている方がより好ましい。
【０１９４】
（第６の実施形態）
図１７は、本発明の第６の実施形態に係る有機ＥＬ表示装置の構成を概略的に示すブロック回路図である。
【０１９５】
同図に示すように、本実施形態の有機ＥＬ表示装置は、第５の実施形態の有機ＥＬ表示装置に、図１１に示すダミー画素駆動部５１、ダミー伝送路５３及びダミー画素５５を付加した表示装置である。そして、ダミー画素駆動部５１の出力部は電圧駆動部７９の入力部に接続されている。電圧駆動部７９は例えば電流増幅用のバッファであり、スイッチ７７の導通時にはダミー画素駆動部５１の出力電圧を供給する。また、スイッチ７７は、電流設定時の所定の期間のみオン状態になるよう設定されている。
【０１９６】
これにより、電流設定時の所定の期間中、ダミー画素駆動部５１からの出力電圧が伝送路３を介して画素５に供給される。この際に、電圧駆動部７９の出力インピーダンスは低くなっているので、浮遊容量１５及び画素入力容量１７への充電または浮遊容量１５及び画素入力容量１７からの放電が迅速に完了することができる。その後、スイッチ７７がオフ状態となるので、電流駆動部１１からはデータ信号に応じた設定電流が流れる。
【０１９７】
本実施形態の有機ＥＬ表示装置においては、画像表示に直接関係しないダミー画素駆動部５１、ダミー伝送路５３及びダミー画素５５を用いることで、用いる表示パネルの特性によらず実際の安定出力電圧に近い出力電圧を供給することができる。言い換えれば、表示パネルごとに電圧駆動部７９の出力電圧を設定し直す必要がなくなる。
【０１９８】
また、このダミー画素駆動部５１からは複数の信号線に接続された画素へ電圧を供給することができるので、画素駆動部１ごとに設ける場合に比べて回路面積の増加を抑えることができる。
【０１９９】
（第７の実施形態）
本発明の第７の実施形態に係る有機ＥＬ表示装置は、図１６に示す第５の実施形態の有機ＥＬ表示装置において、電圧駆動部７９としてＤＡＣ手段１２３を用い、このＤＡＣ手段１２３を画素駆動部１毎に設けたものである。
【０２００】
図１８（ａ）は、本発明の第７の実施形態に係る有機ＥＬ表示装置において、白表示時（高輝度表示時）のＴＦＴの動作点を示すグラフ図であり、（ｂ）は、第７の実施形態に係る有機ＥＬ表示装置の構成を示すブロック回路図である。
【０２０１】
図１８（ｂ）に示すように、第７の実施形態の有機ＥＬ表示装置は、ＴＦＴと有機ＥＬ素子とを含む画素５と、画素５に接続された信号線１０２とが設けられた表示パネルと、信号線１０２に接続され、画素５に駆動電流を供給するためのソース駆動回路（図示せず）とを備えている。
【０２０２】
ソース駆動回路は、画素５に駆動電流を流すための電流駆動部１１と、電流駆動部１１からの駆動電流をオンまたはオフにするスイッチ１２７と、出力部が電流駆動部１１と画素５との接続経路に接続された電圧出力型のＤＡＣ手段１２３と、画像信号であるデータ信号をラッチするバイナリー表示データ保持手段１２１と、ＤＡＣ手段１２３の出力電圧をオンまたはオフにするためのスイッチ１２５と、基準電流生成部１０１とを備えている。ここで、バイナリー表示データ保持手段１２１は、図１６におけるレジスタ７に相当する。
【０２０３】
ｎビットの階調表示を行なう場合、電流駆動部１１は、ｎ個の電流源を有している。本実施形態の例では６ビットの階調表示を行なうので、電流駆動部１１は、第１の電流源２１２、第２の電流源２１３、…第６の電流源２１４と、第１の電流源２１２、第２の電流源２１３、…第６の電流源２１４の出力をそれぞれオンまたはオフにするための第１のスイッチ２１５、第２のスイッチ２１６、…第６のスイッチ２１７とを有している。
【０２０４】
また、バイナリー表示データ保持手段１２１は、ＤＡＣ手段１２３及び第１のスイッチ２１５、第２のスイッチ２１６、…第６のスイッチ２１７に６ビットのデータ信号を出力する。
【０２０５】
基準電流生成部１０１は、Ｐチャネル型の第１のＭＯＳＦＥＴ１０８と、第１のＭＯＳＦＥＴに接続され、基準電流を発生させるための抵抗１０７と、第１のＭＯＳＦＥＴとカレントミラーを構成する第２のＭＯＳＦＥＴ１０９と、第２のＭＯＳＦＥＴに流れる電流を第１の電流源２１２、第２の電流源２１３、…第６の電流源２１４にそれぞれ伝達するためのＮチャネル型の第３のＭＯＳＦＥＴ１１０とを有している。第１の電流源２１２、第２の電流源２１３、…第６の電流源２１４のそれぞれを構成するＮチャネル型ＭＯＳＦＥＴは、第３のＭＯＳＦＥＴ１１０とカレントミラー回路を構成している。
【０２０６】
本実施形態の有機ＥＬ表示装置の特徴は、ソース駆動回路の最終動作点付近に配置され、６ビット分のデータ信号に応じた電圧を出力するＤＡＣ手段１２３を備えていることである。そして、スイッチ１２５は電流設定時の所定の期間だけオンとなり、その期間にＤＡＣ手段１２３からの出力電圧は画素５に供給される。この所定の期間は、画素５に流れる電流が目標電流付近になるように設定される。
【０２０７】
ＤＡＣ手段１２３の出力は電流駆動部１１に比べて著しく低インピーダンスであるので、高輝度表示から低輝度表示の切替え時に伝送路上の浮遊容量２２１（図１６の浮遊容量１５）及び画素入力容量は従来よりも短時間で充電される。このとき、ソース駆動回路出力の電流・電圧特性は、図１８（ａ）の点線に示す曲線から実線に示す曲線へと移動し、画素５内のＴＦＴの動作点が高電圧側に移動する。このため、短時間の間に高輝度表示に切り替えることが可能となっている。従って、本実施形態の有機ＥＬ表示装置においては、高解像度のパネルを用いた場合にも良好に画像表示を行なうことができるようになっている。
【０２０８】
また、本実施形態のＤＡＣ手段１２３は、６４階調の表示データの各々に応じた電圧を出力することができるので、画素５に流れる電流の値をより迅速に目標電流値に到達させることができる。ここで、６４階調の表示データの各々に応じた電圧の例としては、例えば該表示データについての安定出力電圧が挙げられる。
【０２０９】
なお、本実施形態の有機ＥＬ表示装置では、ソース駆動回路と同一チップ上に形成されたＤＡＣ手段１２３を低インピーダンス手段として用いたが、外部の電源電圧を電流設定時の所定の期間のみ画素５に供給するような構成をとってもよい。
【０２１０】
（第８の実施形態）
図１９は、本発明の第８の実施形態に係る有機ＥＬ表示装置の構成を示すブロック回路図である。
【０２１１】
図１９に示すように、本実施形態の有機ＥＬ表示装置は、バイナリー表示データ保持手段１２１から６ビットのデータ信号のうち、一部のビットのデータ信号のみがＤＡＣ手段１２３へ出力される点が第７の実施形態の有機ＥＬ表示装置と異なる。その他の回路構成は第７の実施形態の有機ＥＬ表示装置と同様であるので、説明は省略する。
【０２１２】
本実施形態のＤＡＣ手段１２３においては、例えば上位２ビットのみに応じた電圧がＤＡＣ手段から出力されるので、高輝度表示から低輝度表示に切り替わる際の電流設定時間を従来よりも短縮することができる。特に、本実施形態のＤＡＣ手段１２３は、第７の実施形態で説明したＤＡＣ手段よりも回路面積が小さくなっているので、表示装置の小面積化が要求される場合に好ましく用いられる。ただし、第７の実施形態で用いられるＤＡＣ手段は、すべての階調のデータ信号に対して最適な電圧を出力できるので、小面積化よりも解像度の向上が重視される場合には好ましく用いられる。
【０２１３】
なお、本実施形態のＤＡＣ手段１２３に入力されるデータ信号は、下位ビットの信号よりも上位ビットの信号である方がより適切な電圧を出力できるので好ましい。
【０２１４】
（第９の実施形態）
図２０（ａ）は、本発明の第９の実施形態に係る有機ＥＬ表示装置において、黒表示（低輝度表示）の際のＴＦＴの動作点を示すグラフ図であり、（ｂ）は、第９の実施形態に係る有機ＥＬ表示装置の構成を示すブロック回路図である。
【０２１５】
本実施形態の有機ＥＬ表示装置の特徴は、電流駆動部１１に電流Ｉｘを出力するための冗長ビット１３１が付加されていることである。この冗長ビット１３１は、第１の電流源２１２、第２の電流源２１３、…第６の電流源２１４及び第３のＭＯＳＦＥＴ１１０とカレントミラー回路を構成する付加電流源２３１と、付加電流源２３１からの出力電流を電流設定時の所定期間に導通させるスイッチ２３３とを有している。
【０２１６】
本実施形態の有機ＥＬ表示装置は、図１及び図３に示した第１の実施形態の第１の具体例の変形例である。
【０２１７】
すなわち、図２０（ｂ）に示す冗長ビット１３１のうち、付加電流源２３１は図３に示す付加電流源２４に相当し、スイッチ２３３はスイッチＳＷＡに相当する。そして、スイッチＳＷＡは、図２０（ｂ）では図示しないタイミング制御部９によって、電流設定時の所定期間のみオン状態になるように制御されている。このスイッチＳＷＡがオン状態の間に付加電流源２３１を流れる電流の値は、少なくとも最小電流単位より大きくなっており、特に、データ信号によって本来設定される電流値以上に設定されている。
【０２１８】
これにより、低輝度表示から高輝度表示に切り替わる際の電流設定時に、パネル側から見た出力インピーダンスを低下させることができるので、画素５に流れる電流の値を従来よりも短時間に目標値に到達させることが可能になる。なお、低輝度表示の際に、画素５内のＴＦＴの動作点は、図２０（ａ）に示すように、低電位側へ移動することになる。
【０２１９】
また、本実施形態の冗長ビット１３１は、バイナリー表示データ保持手段１２１から出力される６ビットのデータ信号に応じて電流の引き込み量を変えることができる。ただし、電流の引き込み量をデータ信号と無関係とすることもできる。
【０２２０】
これにより、本実施形態の有機ＥＬ表示装置は、第１の実施形態の第１の具体例と比べても画素５に流れる電流の値を短時間に目標値に到達させることができる。このため、本実施形態の有機ＥＬ表示装置によれば、高解像度の画像表示が実現される。
【０２２１】
（第１０の実施形態）
図２１は、本発明の第１０の実施形態に係る有機ＥＬ表示装置の構成を示すブロック回路図である。
【０２２２】
本実施形態の有機ＥＬ表示装置は、図２４に示す従来の有機ＥＬ表示装置に、表示データであるデータ信号をラッチすると共に出力するためのバイナリー表示データ保持手段１２１と、データ信号を受けて、該データ信号にビットを加算して出力するためのビットデータ加算手段１３３とを付加した表示装置である。図２１では、バイナリー表示データ保持手段１２１が出力するデータ信号が６ビットである例を示している。
【０２２３】
本実施形態のビットデータ加算手段１３３がデータ信号に加算するビット数は任意に設定できるが、消費電力の増加及び回路面積の増加を抑えるために、１または２ビットであることが好ましい。
【０２２４】
また、電流駆動部１１は、かさ上げされた分の電流を出力可能な構成を有している。その一例として、ビットデータ加算手段１３３がデータ信号に２ビット加算する場合、電流駆動部１１には、下位２ビット分の電流源及びスイッチが付加される。。
【０２２５】
本実施形態の有機ＥＬ表示装置において、電流設定時にバイナリー表示データ保持手段１２１が６ビット分のデータ信号に２ビットを加算して電流駆動部１１に出力すると、電流駆動部１１に一時的に２ビット分かさ上げされた電流が引き込まれる。これによって、低輝度表示から高輝度表示に切り替わる際に、パネル側の浮遊容量及び画素入力容量に充電された電荷を速やかに放電させることができる。その結果、画素５に流れる電流の値を従来よりも短時間に目標値に到達させることが可能となる。
【０２２６】
なお、図２１には示さないが、本実施形態のビットデータ加算手段１３３は、例えば図９に示すようなタイミング制御部によって、電流設定時の所定の期間のみ駆動されている。
【０２２７】
（第１１の実施形態）
図２２は、本発明の第１１の実施形態に係る有機ＥＬ表示装置の構成を示すブロック回路図である。
【０２２８】
同図に示すように、本実施形態の有機ＥＬ表示装置においては、基準電流生成部１０１のうち、基準電流を発生させるための抵抗１０７（図１８〜２１参照）が、可変抵抗１０７ａに置き換えられている。そして、電流設定時の所定の期間には、バイナリー表示データ保持手段１２１からのデータ信号が、電流駆動部１１だけでなく可変抵抗１０７ａにも伝達される。これ以外の期間には、バイナリー表示データ保持手段１２１からのデータ信号は、可変抵抗１０７ａに伝達されない。
【０２２９】
可変抵抗１０７ａは、高輝度表示のデータ信号が入力されると自身の抵抗値を下げて基準電流を大きくさせ、低輝度表示のデータ信号が入力されると自身の抵抗値を上げて基準電流を減少させる。このため、本実施形態の有機ＥＬ表示装置では、高輝度表示を行なう際には一時的に電流駆動部１１への引き込み電流が増大し、画素５に流れる電流の値を迅速に目標値に到達できるようになっている。また、低輝度表示の場合には、電流駆動部１１の引き込み電流が減少するように制御される。
【０２３０】
従って、本実施形態の有機ＥＬ表示装置によれば、低輝度表示から高輝度表示に切り替わる際に、画素５に流れる電流の値を従来よりも短時間に目標値に到達させることが可能となるので、画質を低下させることなく高解像度の表示を行なうことができる。
【０２３１】
なお、本実施形態の有機ＥＬ表示装置において、バイナリー表示データ保持手段１２１から可変抵抗１０７ａに伝達されるデータ信号は、６ビットのうち一部、例えば上位１または２ビットのみであってもよい。この場合、回路面積の増加は抑えられる。
【０２３２】
なお、図２２に示す例では、画素５内のＴＦＴがＰチャネル型で、電流駆動部１１内の電流源を構成するＭＯＳＦＥＴがＮチャネル型であったが、ＴＦＴがＮチャネル型で、電流源を構成するＭＯＳＦＥＴがＰチャネル型であってもよい。この場合、基準電流生成部１０１を構成するＭＯＳＦＥＴの導電型も入れ替わる。これは、本実施形態のみならず、ここまでで説明した他の実施形態に係る有機ＥＬ表示装置においても同じである。
【０２３３】
【発明の効果】
本発明の有機ＥＬ表示装置によれば、電流設定時の所定の期間のみパネル側の出力インピーダンスを低減させる手段を講じることによって、黒表示から白表示に切り替わる際に画素に流れる電流の値を迅速に目標値に到達させることができるので、画質を低下させずに高解像度の表示を実現させることができる。
【０２３４】
また、ソース駆動回路が、電流設定時の所定の期間のみ画素に電圧を駆動するための電圧駆動部を有していることによっても、パネル側の寄生容量を迅速に充放電させることができるので、画素に流れる電流の値を迅速に目標値に到達させることができ、画質を低下させずに高解像度の表示を実現させることができる。
【０２３５】
また、本発明の有機ＥＬ表示装置において、ソース駆動回路が画素を駆動するための電圧を供給する電圧駆動部と、画素から流れる駆動電流の値を検出して検出結果を電圧駆動部にフィードバックする電流値検出部とを有していることにより、画素に流れる電流の値を従来よりも迅速に目標値に到達させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る有機ＥＬ表示装置の構成を概略的に示すブロック回路図である。
【図２】第１の実施形態に係る有機ＥＬ表示装置のうち、電流設定時における電流発生部のモデル例を示す回路図である。
【図３】第１の実施形態に係る有機ＥＬ表示装置について、電流駆動部の第１の具体例を示す回路図である。
【図４】第１の実施形態の第１の具体例に係る有機ＥＬ表示装置において、電流設定時の画素５に流れる電流Ｉの変化、及び画素５の入力部に印加される電圧Ｖｏの変化を示すグラフ図である。
【図５】第１の実施形態に係る有機ＥＬ表示装置について、電流駆動部の第２の具体例を示す回路図である。
【図６】第１の実施形態の第２の具体例に係る有機ＥＬ表示装置において、電流設定時の電流駆動部から画素に流れる電流Ｉの変化、及び画素に印加される電圧Ｖｏの変化を示すグラフ図である。
【図７】第１の実施形態に係る有機ＥＬ表示装置における、電流駆動部の第３の具体例を示す回路図である。
【図８】第１の実施形態の第３の具体例に係る有機ＥＬ表示装置において、電流設定時の電流発生部から有機ＥＬ素子に流れる電流Ｉの変化、及び画素に印加される電圧Ｖｏの変化を示すグラフ図である。
【図９】第１の実施形態の第４の具体例に係るタイミング制御部の構成例を示すブロック図である。
【図１０】本発明の第２の実施形態に係る有機ＥＬ表示装置の構成を概略的に示すブロック回路図である。
【図１１】第２の実施形態の具体例に係る有機ＥＬ表示装置の構成を概略的に示すブロック回路図である。
【図１２】本発明の第３の実施形態に係る有機ＥＬ表示装置のうち、電流発生部の構成を示す回路図である。
【図１３】図１２に示す電流発生部を用いた第３の実施形態に係る有機ＥＬ表示装置の一例を概略的に示すブロック回路図である。
【図１４】第３の実施形態に係る有機ＥＬ表示装置のうち、電流値検出部の構成例を示すブロック回路図である。
【図１５】本発明の第４の実施形態に係る有機ＥＬ表示装置の一例を概略的に示すブロック回路図である。
【図１６】本発明の第５の実施形態に係る有機ＥＬ表示装置の構成を概略的に示すブロック回路図である。
【図１７】本発明の第６の実施形態に係る有機ＥＬ表示装置の構成を概略的に示すブロック回路図である。
【図１８】（ａ）は、本発明の第７の実施形態に係る有機ＥＬ表示装置において、白表示時（高輝度表示時）のＴＦＴの動作点を示すグラフ図であり、（ｂ）は、第７の実施形態に係る有機ＥＬ表示装置の構成を示すブロック回路図である。
【図１９】本発明の第８の実施形態に係る有機ＥＬ表示装置の構成を示すブロック回路図である。
【図２０】（ａ）は、本発明の第９の実施形態に係る有機ＥＬ表示装置において、黒表示の際のＴＦＴの動作点を示すグラフ図であり、（ｂ）は、第９の実施形態に係る有機ＥＬ表示装置の構成を示すブロック回路図である。
【図２１】本発明の第１０の実施形態に係る有機ＥＬ表示装置の構成を示すブロック回路図である。
【図２２】本発明の第１１の実施形態に係る有機ＥＬ表示装置の構成を示すブロック回路図である。
【図２３】従来の有機ＥＬ表示装置の構成を概略的に示すブロック回路図である。
【図２４】（ａ）は、従来の有機ＥＬ表示装置において、黒白表示をした場合の表示パネルの拡大図、（ｂ）は、（ａ）に示す表示パネルのＸＸＶｂ−ＸＸＶｂ線上に配置された画素と、該画素に接続された画素駆動部とを示す回路図、（ｃ）は、黒表示時におけるＴＦＴの動作点を示すグラフ図、（ｄ）は、白表示時におけるＴＦＴの動作点を示すグラフ図である。
【図２５】（ａ）、（ｂ）は、それぞれ一般的な有機ＥＬ画素における電流発生部の構成例を示す回路図である。
【図２６】従来の有機ＥＬ表示装置において、黒表示を行なう際の画素に流れる電流値及び画素にかかる電圧値の変化を示すグラフ図である
【符号の説明】
１，１ａ            画素駆動部
３                  伝送路
５                  画素
７                  レジスタ
９                  タイミング制御部
１１、８０          電流駆動部
１４                駆動電圧用信号線
１５、６３、２２１  浮遊容量
１７                画素入力容量
１８                電流源
１９                電流発生部
２０、７２          ＴＦＴ
２１                有機ＥＬ素子
２２ｉ０              第１の電流源
２２ｉ１              第２の電流源
２２ｉ２              第３の電流源
２２ｉ３              第４の電流源
２２ｉ４              第５の電流源
２２ｉ５              第６の電流源
２４、２３１        付加電流源
３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅ、３１ｆ  タイミング設定用レジスタ
３３ａ、３３ｂ、３３ｃ、３３ｄ、３３ｅ、３３ｆ      比較回路
３５ａ、３５ｂ、３５ｃ、３５ｄ、３５ｅ、３５ｆ  制御信号発生回路
３７                カウンタ
５０                電圧設定手段
５１                ダミー画素駆動部
５３                ダミー伝送路
５５                ダミー画素
５７                ダミー画素入力容量
５９                ダミー電流発生部
６１                ダミー電流駆動部
６４                駆動電流用信号線
６５                配線抵抗
６７                比較回路
６７ａ              コンパレータ
７１                電流値検出部
７３、７９          電圧駆動部
７４                第１のスイッチ用トランジスタ
７５、７７、ＳＷＡ０〜ＳＷＡ５      スイッチ
７６                第３のスイッチ用トランジスタ
７８                第２のスイッチ用トランジスタ
８２、１０７        抵抗
１０１              基準電流生成部
１０２              信号線
１０７ａ            可変抵抗
１０８              第１のＭＯＳＦＥＴ
１０９              第２のＭＯＳＦＥＴ
１１０              第３のＭＯＳＦＥＴ
１２１              バイナリー表示データ保持手段
１２３              ＤＡＣ手段
１２５、１２７、２３３      スイッチ
１３１              冗長ビット
１３３              ビットデータ加算手段
２１２              第１の電流源
２１３              第２の電流源
２１４              第６の電流源
２１５              第１のスイッチ
２１６              第２のスイッチ
２１７              第６のスイッチ
Ｓｃ０〜Ｓｃ５      一致信号
Ｓｒ０〜Ｓｒ５      レジスタデータ信号
【図１】
2004309924.tif 000003
【図２】
2004309924.tif 000004
【図３】
2004309924.tif 000005
【図４】
2004309924.tif 000006
【図５】
2004309924.tif 000007
【図６】
2004309924.tif 000008
【図７】
2004309924.tif 000009
【図８】
2004309924.tif 000010
【図９】
2004309924.tif 000011
【図１０】
2004309924.tif 000012
【図１１】
2004309924.tif 000013
【図１２】
2004309924.tif 000014
【図１３】
2004309924.tif 000015
【図１４】
2004309924.tif 000016
【図１５】
2004309924.tif 000017
【図１６】
2004309924.tif 000018
【図１７】
2004309924.tif 000019
【図１８】
2004309924.tif 000020
【図１９】
2004309924.tif 000021
【図２０】
2004309924.tif 000022
【図２１】
2004309924.tif 000023
【図２２】
2004309924.tif 000024
【図２３】
2004309924.tif 000025
【図２４】
2004309924.tif 000026
【図２５】
2004309924.tif 000027
【図２６】
2004309924.tif 000028