(57)【要約】【課題】機器の構成を複雑にしたりコストを上昇させずに、待機電力を一層低減する。【解決手段】通信手段４と、該通信手段を介してシリアル通信を行うインターフェイス回路１０２と、電子機器全体を制御するＣＰＵ１０１と、クロックを発生するクロック供給手段３と、他の制御回路１０３、１０４とを有し、ホスト機器から送信された信号に従って動作する電子機器において、ＣＰＵ１０１及びインターフェイス回路１０２にはクロック供給手段３からクロックを直接供給し、他の制御回路１０３、１０４にはクロック供給手段３から出力されたクロックをマスクするマスク手段１０５を介してクロックを供給する。【選択図】  図１
2004164513.tif 000002
【特許請求の範囲】
【請求項１】
通信手段と、該通信手段を介してシリアル通信を行うインターフェイス回路と、電子機器全体を制御するＣＰＵと、クロックを発生するクロック供給手段と、他の制御回路とを有し、ホスト機器から送信された信号に従って動作する電子機器であって、
前記ＣＰＵ及び前記インターフェイス回路には前記クロック供給手段からクロックが直接供給され、
前記他の制御回路には前記クロック供給手段から出力されたクロックをマスクするマスク手段を介してクロックが供給されるように構成されていることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子機器の制御方法に関し、詳細には、シリアル通信機能を有する電子機器における待機電力の低減に関するものである。
【０００２】
【従来の技術】
オフィスや家庭においてコンピュータ装置が普及し、それに伴なって周辺機器などの様々な電子機器が使用されるようになってきている。
【０００３】
しかしながら、使用する電子機器の増加により電力消費が増大し、二酸化炭素が増大するなど地球環境の悪化が懸念されている。このため、パーソナルコンピュータ及びその周辺機器については、消費電力を低減すべく、例えば、「エネルギー・スター」等の省電力推奨基準等も設けられている。
【０００４】
近年では、通常の動作時における消費電力だけでなく、スタンバイ（待機）状態での消費電力、すなわち待機電力を一層低減することが要求されている。
【０００５】
このような要求に対応するために、電子機器では、その状態に応じて待機時などの動作をしていない状態のときに、必要に応じて電力供給を遮断する方法がとられている。
【０００６】
例えば、特開平６−２３３０１７号公報（特許文献１）には、電子機器を構成する複数の制御構成部品に対して、動作状態に応じてグループ分けを行い、電子機器の状態ごとに必要なグループに対して電力供給を行う方法が開示されている。また、特開２０００−１３２２８４号公報（特許文献２）には、複数の電子機器の状態に応じてクロック供給を停止する方法が開示されている。
【０００７】
電子機器が通信により動作を開始するように構成されている場合、送信されてきたデータを確実に受信し、受信したデータに応じて動作を開始する必要がある。例えば、電子機器としてプリンタを例に挙げると、スタンバイ時においてはできるだけ消費電力を少なくすることが求められるが、ホスト機器からデータが送信された場合には、送信されたデータを確実に受信し、受信してデータに応じてプリンタが動作を開始する必要がある。
【０００８】
従って、プリンタにおいては、ホスト機器からのデータを確実に受信するため、インターフェイスに関係する制御回路等の部分はスタンバイ状態においても常に動作している必要があり、この部分にクロックの供給を停止してしまうとホストから送信されたデータに応じて動作を開始することができなくなる。
【０００９】
【特許文献１】
特開平６−２３３０１７号公報
【特許文献２】
特開２０００−１３２２８４号公報
【００１０】
【発明が解決しようとする課題】
近年、ＩＣの集積化が進み、ＣＰＵとその周辺回路とを１チップ化したＬＳＩやＡＳＩＣ等も実用化されている。このようにいくつかのロジック制御回路を集積したＩＣを使用している電子機器においては、ＩＣに対しては電力供給をすることが必要となり、ＩＣ内部のそれぞれの機能ブロックに対して、上記特許文献１のように電力供給を制御することは困難である。
【００１１】
また、上記特許文献２のようにクロック供給を停止するのも同様に困難であり。例えば、スタンバイ時に適用しても、常にデータを受信可能な状態とするためには、インターフェイス回路に供給するクロックは動作させる必要があるため、クロック供給を停止させることはできない。また、インターフェイス回路用にクロックを別途用意する方法も考えられるが、これはスペース及びコストの面から不利となり、好ましくない。
【００１２】
本発明は以上のような状況に鑑みてなされたものであり、シリアル通信機能を有する電子機器において、待機電力を一層低減させることを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成する本発明の一実施形態としての電子機器は、通信手段と、該通信手段を介してシリアル通信を行うインターフェイス回路と、電子機器全体を制御するＣＰＵと、クロックを発生するクロック供給手段と、他の制御回路とを有し、ホスト機器から送信された信号に従って動作する電子機器であって、
前記ＣＰＵ及び前記インターフェイス回路には前記クロック供給手段からクロックが直接供給され、
前記他の制御回路には前記クロック供給手段から出力されたクロックをマスクするマスク手段を介してクロックが供給されるように構成されている。
【００１４】
すなわち、本発明では、通信手段と、該通信手段を介してシリアル通信を行うインターフェイス回路と、電子機器全体を制御するＣＰＵと、クロックを発生するクロック供給手段と、他の制御回路とを有し、ホスト機器から送信された信号に従って動作する電子機器において、ＣＰＵ及びインターフェイス回路にはクロック供給手段からクロックを直接供給し、他の制御回路にはクロック供給手段から出力されたクロックをマスクするマスク手段を介してクロックを供給する。
【００１５】
このようにすると、動作状態とスタンバイ状態とを有する電子機器において、スタンバイ状態では、マスク手段を動作させて他の制御回路の動作を停止させることができ、かつ、インターフェイス回路がホスト機器からの信号を受信したのに応じてマスク手段を停止させて動作状態に遷移させるように構成することができる。
【００１６】
従って、機器の構成を複雑にしたりコストを上昇させずに、待機電力を一層低減することができる。
【００１７】
【発明の実施の形態】
以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。
【００１８】
なお、以下に説明する実施形態では、本発明に係る電子機器としてインクジェットプリンタを例に挙げて説明する。
【００１９】
本発明は、通信手段と、該通信手段を介してシリアル通信を行うインターフェイス回路と、電子機器全体を制御するＣＰＵと、クロックを発生するクロック供給手段と、他の制御回路とを有し、ホスト機器から送信された信号に従って動作する電子機器であって、ＣＰＵ及びインターフェイス回路にはクロック供給手段からクロックが直接供給され、他の制御回路にはクロック供給手段から出力されたクロックをマスクするマスク手段を介してクロックが供給されるように構成されている電子機器であるが、本実施形態は以下のような特徴も有している。
【００２０】
通常の動作を行う動作状態と、ホスト機器からの信号の送信を待っているスタンバイ状態との２つの状態を有し、動作状態からスタンバイ状態へ遷移する場合には、ホスト機器に受信可能か否かを示す受信状態信号を受信可能に設定した後にマスク手段を動作させ、スタンバイ状態から動作状態へ遷移する場合には、ホスト機器から所定量のデータを受信した後に受信状態信号を受信不可に設定してマスク手段の動作を停止させ、電子機器が動作可能となってから受信状態信号を受信可能に設定してホスト機器に対してデータの送信を再開させる。
【００２１】
ＣＰＵは、ＣＰＵ内部へのクロック供給を停止するソフトウェアストップモードを有し、動作状態からスタンバイ状態へ遷移する場合には、該ＣＰＵをソフトウェアストップモードとし、スタンバイ状態から動作状態へ遷移する場合には、所定量のデータの受信に応じてインターフェイス回路からＣＰＵに対して信号を発生して、該ＣＰＵのソフトウェアストップモードを解除する。
【００２２】
電子機器が機構部分を含み、他の制御回路は機構部分の制御回路と、メモリの制御回路とを含む。
【００２３】
シリアル通信が無線によって行われる。
【００２４】
ＣＰＵ、インターフェイス回路、マスク手段及び他の制御回路とが半導体回路として一体的に形成されている。
【００２５】
図９は、本発明に係る実施形態としてのインクジェットプリンタの外観を示す斜視図である。
【００２６】
本実施形態のインクジェットプリンタ９００は、いわゆるノート型の携帯型プリンタであり、本体９０１と、開くことによって記録媒体Ｐの供給用のガイドとして働く上蓋９０２から構成されている。また、本体には後述するカートリッジ１５交換の際などに開閉するアクセスドア９０３が設けられている。
【００２７】
本体９０１の上面には、操作ボタンとして電源ボタン９０４とリセットボタン９０５が設けられており、９０６は電源の投入状態を示すインジケータである。カートリッジ１５は不図示のキャリッジに搭載されており、記録手段としての記録ヘッドを含むキャリッジの矢印Ａ方向への移動（走査）と、記録媒体Ｐの矢印Ｂ方向への搬送（副走査）とを交互に行うことによって１枚の記録媒体への記録が行われる。なお、９０７は、記録された記録媒体を排出するための排出口である。
【００２８】
本実施形態のプリンタの電源は、通常の１００Ｖの商用交流電源から、ＡＣアダプタを介して供給されても良く、また着脱可能な不図示のバッテリによって供給されても良い。
【００２９】
図１は、図９のインクジェットプリンタの制御構成を示すブロック図である。
【００３０】
１は、プリンタ全体を制御する制御部として動作するＡＳＩＣであり、内部にＣＰＵ１０１と、その周辺回路であるインターフェイス部１０２、ＲＡＭへのアクセスを制御するＤＭＡコントロール部１０３、およびその他のプリンタ制御の回路として画像処理回路、モータ制御回路及びヘッド制御回路を含む制御回路１０４と、ＣＰＵ１０１からの制御信号によりＤＭＡコントロール部１０３及び制御回路１０４等へ供給するクロックを停止させるクロックマスク部１０５から構成される。
【００３１】
２は電源スイッチであり、プリンタへの電源の供給状態を切り替えるためのものである。スイッチ２がＯＮである場合には電源が供給されプリンタとして動作可能な状態であり、ＯＦＦである場合には再びスイッチ２がＯＮにされるのを待っている状態である。このスイッチ２が押されるたびに、ＣＰＵ１０１に対してスイッチ割り込み信号（ＳＷ＿ＩＮＴＲ）が発生する。
【００３２】
３はクロック供給手段であり、ウェイクアップ信号（ＷＵＰ）が入力されるとＡＳＩＣ  １へクロック（ＣＬＫ）の供給を行う。電源スイッチがオフである時には、クロックの供給を停止させることにより消費電力を節約している。クロックの供給が停止している場合には、クロックを再起動させるためにウェイクアップ信号（ＷＵＰ）が必要となるが、電源スイッチ２を押すことによりクロック供給手段３に対してウェイクアップ信号（ＷＵＰ）が送信され、ＡＳＩＣ  １に対してクロックの供給が開始される。そして、ＣＰＵ１０１は動作を開始してスイッチ割り込み信号（ＳＷ＿ＩＮＴＲ）により電源スイッチ２がＯＮとなっていることを確認した後、クロック制御信号（ＣＬＫ＿ＣＴＲ）をクロック供給手段３に出力してクロックを制御する。また、反対にクロックが供給されている状態で電源スイッチ２がＯＦＦにされたことを検出した場合には、プリンタの一連のパワーオフに必要な動作を行った後に、クロック制御信号によりクロック供給手段の動作を停止させる。
【００３３】
本実施形態のＣＰＵ１０１は、動作モードとして通常動作モードに加え、ＣＰＵ内部で使用される動作クロックを停止させるソフトウェアストップモードを有している。ソフトウェアストップモードにおいては、プログラムの実行は停止するが、その直前のすべてのレジスタやＣＰＵに内臓されたＲＡＭの内容は保持される。そしてＣＰＵのソフトウェアストップモードにおいては、ＣＰＵ内部の動作クロックを停止しているので、ＣＰＵの消費電力を低下させることが可能である。ソフトウェアストップモードを解除するには、ＣＰＵに対して割り込みを発生させる必要がある。
【００３４】
４は無線通信手段を実現させるための無線通信ユニットであり、図示しないホストとなる電子機器と通信が可能である。無線通信ユニットは、ホストからの無線信号を受信すると共にプリンタ本体からの信号を電波に変換し送信するためのＲＦ部およびアンテナ、また、ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ−Ｔｒａｎｓｍｉｔｔｅｒ）により本体と無線通信ユニットの通信を行うための制御部を有している。プリンタ本体と無線通信ユニット４はＵＡＲＴ方式により通信が可能であり、プリンタは無線通信ユニット４を介してホストコンピュータと通信を行う。
【００３５】
５はＲＯＭであり、プリンタ全体を制御するメインプログラム等の各種プログラムを格納している。６はＲＡＭであり、ホストコンピュータ等から無線通信ユニットを経由し、さらにインターフェイス回路を経由し、ＤＭＡコントロール部１０３を介して受信した記録データを格納し、画像処理回路により画像処理を行った結果を格納する。画像処理の内容は、ＲＯＭ５に格納されたプログラムによりＣＰＵ１０１が制御するものとする。
【００３６】
１１は記録ヘッドの走査を行う主走査モータ（ＣＲモータ）であり、１２は紙などの記録媒体を搬送する副走査モータ（ＬＦモータ）である。１３及び１４はそれぞれのモータドライバであり、ＣＰＵからの指令により主走査モータ１１および副走査モータ１２を駆動する。
【００３７】
１５はカートリッジであり、記録ヘッド１６とこの記録ヘッド１６の温度を測定するヘッド温度センサ１７とインクタンク１８を有しておりキャリッジに脱着可能に搭載されている。尚、主走査モータ１１は、実際にはこのカートリッジを搭載したキャリッジ（不図示）を走査することになる。
【００３８】
記録を行う際には、ＣＰＵからの指令によりヘッド制御回路がＲＡＭ６内に格納されている記録データを取り出して記録ヘッド１６に送信する。本実施形態の記録ヘッド１６は、いわゆるバブルジェット（登録商標）方式の記録ヘッドであり、熱制御によってインクを吐出する仕組みとなっている。記録ヘッド１６の温度はヘッド温度センサ１７によって測定され、この測定結果に基づいて制御が行われる。
【００３９】
図２は、ＡＳＩＣ  １内のインターフェイス回路１０２と無線通信ユニット４との間のシリアル通信の信号波形の例を示したものである。ＴＸＤは無線通信ユニット４に対する送信データ、ＲＸＤは無線通信ユニット４からの受信データを示したものである。データはＵＡＲＴ形式で通信され、データの開始を表すスタートビットと、１バイト分のデータを表すｂｉｔ０〜ｂｉｔ７と、データの終了を表すエンドビットとで構成され、１バイト単位で送受信される。
【００４０】
また、ＲＴＳはインターフェイス回路１０２から無線通信ユニット４に対しての受信リクエスト信号であり、インターフェイス回路１０２が受信可能な状態か否かを示す信号である。この信号がローレベルであるとインターフェイス回路１０２が受信可、ハイレベルであると受信不可状態であることを示している。この信号に対応して無線通信ユニット４はインターフェイス回路１０２に対しての出力制御を行うこととする。一方、ＣＴＳは無線通信ユニット４からインターフェイス回路１０２に対してのリクエスト信号を示している。これもＲＴＳと同様に、ローレベルであると無線通信ユニット４が受信可、ハイレベルであると受信不可状態であることを示している。これらの信号は、一般的に広く用いられているシリアル信号である。
【００４１】
図３は、本実施形態のインターフェイス回路１０２の構成を示すブロック図である。３１はＣＰＵバスと接続されており、インターフェイス回路のレジスタ群のブロックを形成している。３２は受信回路部であり、３３は送信信号作成部を示している。受信回路部３２内の３２１は受信回路におけるＵＡＲＴ信号の解析部で、受信したデータを１バイト単位のデータにデコードする回路である。また、データを１バイト受信した時点で、受信フラグ信号をローレベルからハイレベルへと変化させて出力する機能も持ち合わせている。３２３は受信フラグマスク回路である。フラグマスク信号が１の時には、出力となるスタンバイ時受信フラグはＬが出力されることとなる。３２４はＯＲ回路であり、ＲＴＳ設定信号とスタンバイ時受信フラグのＯＲを演算してＲＴＳとして出力する。
【００４２】
３５は割り込み信号生成ブロックであり、受信回路からの受信フラグ信号と、エラーフラグ信号から、インターフェイス回路１０２からＣＰＵ１０１への割り込み信号（Ｉ／Ｆ＿ＩＮＴＲ）を生成する。３４はＤＭＡコントロール部１０３へのデータ受け渡し部であり、ＲＡＭコントロール状態信号が活性状態となった場合に、受信データをＤＭＡコントロール部１０３へ送信するタイミング調整を行い、送信するブロックである。
【００４３】
３１の各レジスタにて、次の動作を行うことが可能である。レジスタ１は、受信スタート信号作成レジスタであり、ＣＰＵからこのレジスタに対してアクセスがあった場合に、パルス信号を送出し受信回路３２の初期化を行う。
【００４４】
レジスタ２はＵＡＲＴ解析部３２１により作成される受信フラグ信号をマスクするためのレジスタである。この受信フラグがハイレベルで、かつフラグマスク信号がローレベルの場合に、スタンバイ受信フラグはハイレベルとなる。
【００４５】
レジスタ３はＲＴＳ設定レジスタであり、ＣＰＵによりＲＴＳの値を設定するレジスタである。ＲＴＳはレジスタ３の設定値とスタンバイ受信フラグとの論理和としてＯＲ回路３２４から出力され、ＲＴＳの値となる。
【００４６】
図４は受信回路３２内のＵＡＲＴ解析部３２１の動作を示した状態遷移図である。受信トリガ信号により、ＵＡＲＴ解析部は初期状態である４０１の「スタートビット待ち状態」となる。ＲＸＤがハイレベルからローレベルに変化したことにより、スタートビットを受信したものと判断し、４０２の「データサンプルステート」へと遷移する。データサンプルステートにおいては、ボーレートに合わせてＲＸＤ信号を８ビット分サンプリングし、１バイトのデータのデータＲＤ（７：０）として取得する。その後、４０３に移り、ハイレベルのエンドビットが検出できれば、１バイトを受信終了となり、データサンプルステートでサンプリングを行った１バイト単位の受信データＲＤ（７：０）として、パケット解析部へとデータを出力すると同時に信号をＨとして出力し、再び４０１の「スタートビット待ち状態」へと遷移することになる。また、エンドビットをローレベルであると検出した場合においては、エラーと判断しエラーフラグ＝１として、４０４の「エラー状態」へ遷移する。
【００４７】
ＵＡＲＴ解析部３２１によりバイト単位のデータとしてデコードされた受信データは、ＦＩＦＯ構成をしたＤＭＡコントロール部へのデータ受け渡しブロック３４に送出される。ここで、ＤＭＡコントロール部からの状態信号により、ＤＭＡコントロール部に対してデータの送出が可能かどうかを判断し、可能な状態である場合には、受信データをＦＩＦＯによりＤＭＡコントロール部へと送出する。ＤＭＡコントロール部１０３で受信されたデータは、ＲＡＭ６に書き込まれ、一連の受信動作が終了する。そして、受信したデータに応じて、通信動作あるいは記録動作等の動作が行われる。
【００４８】
図５は、本実施形態におけるプリンタの状態遷移の様子を示したものである。本実施形態のプリンタの状態としては、パワーオフ状態５０１、動作状態５０２、及びスタンバイ状態５０３の３つの状態が存在している。
【００４９】
パワーオフ状態５０１では、プリンタ本体は電源スイッチ２のみの動作を受け付ける状態である。動作状態５０２とは、通信および記録制御等の動作をしている状態を示しており、クロックマスク部１０５によるクロックのマスクは行われていない状態である。また、スタンバイ状態５０３とは、通信による記録データの入力待ちの状態であり、記録データを受信すると、動作状態５０２へと遷移する状態である。スタンバイ状態５０３においては、省電力を実現するために、必要最小限のロジックのみを動作させている状態であり、クロックマスク部１０５により、ＡＳＩＣ  １内の必要な制御ブロック以外に対してはクロック供給をマスクしている状態である。
【００５０】
パワーオフ状態５０１から動作状態５０２への遷移は、電源スイッチ２の操作によるスイッチ割り込み信号（ＳＷ＿ＩＮＴＲ）により、ＣＰＵ１０１が動作を開始することにより行われる。また、パワーオフ状態５０１においてはクロック供給手段３は停止されており、電源スイッチ２の操作によって発生されるウェイクアップ信号（ＷＵＰ）により、クロック供給手段３の動作が開始される。このとき、ＣＰＵ１０１から出力されるクロックマスク信号（ＣＬＫ＿ＭＳＫ）はローレベルであり、クロックマスク部１０５でのマスクは行われず全てのブロックにクロックが供給されて、全てのブロックを活性状態とした後に、プリンタのパワーオンプロフラムに従い、プリンタを動作状態５０２へと遷移させる。
【００５１】
次に、動作状態５０２からスタンバイ状態５０３への遷移について説明する。プリンタ動作状態５０２においては、すべての命令が受付可能でありプリンタは命令に応じて動作可能な状態である。このとき、動作する命令が存在しない場合が生じる。この状態になった場合、ＣＰＵ１０１に内蔵されているタイマを起動する。そして、何も命令が存在しない時間があらかじめ定められた時間に達すると、プリンタをスタンバイ状態へと遷移させるのに必要な処理を行った後、スタンバイ状態５０３へと遷移する。
【００５２】
スタンバイ状態５０３から動作状態５０２への遷移について説明する。スタンバイ状態５０３において、記録データの受信により割り込みが発生した場合に、スタンバイ状態５０３から動作状態５０２への遷移が行われる。すなわち、上述のようにデータを１バイト受信したことによりインターフェイス割り込み信号（Ｉ／Ｆ＿ＩＮＴＲ）を割り込み信号生成ブロック３５で発生させることにより、ＣＰＵ１０１は動作状態５０２への遷移を開始する。
【００５３】
スタンバイ状態５０３からパワーオフ状態５０１への遷移は、スタンバイ状態５０３において電源スイッチ２の操作によるスイッチ割り込み信号（ＳＷ＿ＩＮＴＲ）を受信した場合に、ＣＰＵ１０１によるパワーオフ処理が行われた後に、パワーオフ状態５０１へと遷移する。動作状態５０２からパワーオフ状態５０１への遷移も同様である。
【００５４】
次に、本実施形態における動作モード５０２からスタンバイ状態５０３への遷移の際の処理をフローチャートに沿って説明することとする。図７はプリンタの動作状態におけるフローチャートを示したものである。
【００５５】
動作状態においては、プリンタの各動作命令が有るかどうかを判定し（ステップＳ１）、動作命令がある場合には、各動作命令に応じて処理を行う（ステップＳ２）。処理が終了したら、ＣＰＵ１０１に内臓されたタイマを起動し時間計測を開始する（ステップＳ３）。
【００５６】
一方、ステップＳ１で動作命令が存在しなかった場合には、タイマを起動させてからの経過時間Ｔが、予め定められているスタンバイ状態に遷移するまでの時間Ｔ１を超えたかどうかを判定する（ステップＳ４）。ＴがＴ１以下であったら、ステップＳ１に戻り再度動作命令が有るかどうかを判定する。ＴがＴ１を超えていた場合には、レジスタ２を１にセットして（ステップＳ５）、データを１バイト受信したときにインターフェイス割り込み信号（Ｉ／Ｆ＿ＩＮＴＲ）が発生するように設定する。そして、ＣＰＵ１０１からクロックマスク信号（ＣＬＫ＿ＭＳＫ）を出力してクロックマスク部１０５により、インターフェイス回路１０２以外に供給しているクロックをマスクする（ステップＳ６）。このようにして、ロジック部分の省電力化を測った後、スタンバイ状態へと遷移する（ステップＳ７）。
【００５７】
次に、スタンバイ状態５０３から動作状態５０２への遷移の際の処理を、図８のフローチャートに沿って説明する。
【００５８】
スタンバイ状態で、インターフェイス回路１０２が無線通信ユニット４からＲＸＤを受信した場合、１バイト受信した時点でインターフェイス割り込み信号（Ｉ／Ｆ＿ＩＮＴＲ）が発生する。（スタート）
この割り込み信号を受信すると、ＣＰＵ１０１はソフトウェアストップモードの解除を行い（ステップＳ１１）、ＣＰＵは動作状態への遷移を行う処理を開始する。そして、すべてのブロックに対してクロックを供給するため、クロックマスク信号（ＣＬＫ＿ＭＳＫ）を無効にしてクロックマスク部１０５によるクロックマスクを解除する（ステップＳ１２）。プリンタが動作可能な状態となるように各種設定を行った後（ステップＳ１３）、１バイト受信したらインターフェイス割り込み信号（Ｉ／Ｆ＿ＩＮＴＲ）が発生する設定を変更すべく、レジスタ２をローレベル（０）に設定する（ステップＳ１４）。そして、通信動作およびプリンタ動作が可能な動作状態へと遷移する（ステップＳ１５）。
【００５９】
図６は、動作状態からスタンバイ状態に遷移した後、データを受信した場合の各信号の状態を示すタイミングチャートである。
【００６０】
６０１で示す受信設定期間は、動作状態からスタンバイ状態へ遷移するための設定を行っている期間である。レジスタ２をローレベルに設定し、スタンバイ時受信フラグによりインターフェイス割り込み信号（Ｉ／Ｆ＿ＩＮＴＲ）が発生するように設定し、ホスト機器からのデータを受信できるようにするため、レジスタ３をローレベルに設定することでＲＴＳ信号はローレベル（受信可能）となる。また、クロックマスク信号（ＣＬＫ＿ＭＳＫ）をハイレベルに設定し、インターフェイス回路１０２以外へのクロック供給を停止する。その後、ＣＰＵ１０１はソフトウェアストップモードとなる。
【００６１】
６０２で示す受信待ち状態期間において、ホスト機器からの無線信号を受信した無線通信ユニット４は、ＲＴＳがローレベルであるので決められた通信プロトコルに従って、インターフェイス回路１０２に対して信号（ＲＸＤ）を送出する。その信号を受信したインターフェイス回路１０２においては、スタートビットを検知し、受信回路３２が動作を開始する。
【００６２】
受信回路３２においてデータを１バイト受信すると、ＵＡＲＴ解析部３２１により受信フラグ信号が発生する。レジスタ２に設定されている値がローレベルであるので、スタンバイ時受信フラグ信号は”ハイレベルとなる。その結果、レジスタ３の値とＯＲを取って出力されるＲＴＳはハイレベルとなり、無線通信ユニット４に対して受信不可状態を知らせることとなる。同時に、スタンバイ時受信フラグが１となったことで、割り込み信号発生回路においてＣＰＵ１０１に対するインターフェイス割り込み信号（Ｉ／Ｆ＿ＩＮＴ）が発生する。
【００６３】
６０３で示す動作状態への遷移期間においては、インターフェイス割り込み信号（Ｉ／Ｆ＿ＩＮＴ）を受信したＣＰＵ１０１は、ソフトウェアストップモードを解除してスタンバイ状態から動作状態へと遷移するための動作を開始する。そして、一連の動作が終了すると、クロックマスク信号（ＣＬＫ＿ＭＳＫ）をローレベルにした後、レジスタ２をハイレベルに設定することで、スタンバイ受信フラグをローレベルにする。そして、レジスタ３はローレベルに設定されているので、ＲＴＳをローレベルすることができ、受信可能状態へ移行することができる。
【００６４】
６０４で示す通常動作状態となった期間においては、プリンタが既に動作状態へと遷移しているので、スタンバイ受信フラグはマスクしておき、通常の通信動作をおよび記録制御を行うことにより、プリンタとしての動作を行うこととなる。
【００６５】
以上の手順により、本実施形態のプリンタは、スタンバイ状態でインターフェイス回路以外へのクロックの供給を停止すると共にＣＰＵをソフトウェアストップモードとすることにより、スタンバイ状態での待機電力を低減している。
【００６６】
＜他の実施形態＞
なお、本発明は、複数の機器（例えばホストコンピュータ，インターフェース機器，リーダ，プリンタなど）から構成されるシステムに適用しても、一つの機器からなる装置（例えば、複写機，ファクシミリ装置など）に適用してもよい。
【００６７】
また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読出し実行することによっても、達成されることは言うまでもない。
【００６８】
この場合、記憶媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００６９】
プログラムコードを供給するための記憶媒体としては、例えば、フロッピディスク，ハードディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭなどを用いることができる。
【００７０】
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【００７１】
さらに、記憶媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【００７２】
本発明を上記記憶媒体に適用する場合、その記憶媒体には、先に説明した（図７および／または図８に示す）フローチャートに対応するプログラムコードが格納されることになる。
【００７３】
【発明の効果】
以上説明したように本発明によれば、動作状態とスタンバイ状態とを有する電子機器において、スタンバイ状態では、マスク手段を動作させて他の制御回路の動作を停止させることができ、かつ、インターフェイス回路がホスト機器からの信号を受信したのに応じてマスク手段を停止させて動作状態に遷移させるように構成することができる。
【００７４】
従って、機器の構成を複雑にしたりコストを上昇させずに、待機電力を一層低減することができる。
【図面の簡単な説明】
【図１】本発明の実施形態としてのインクジェットプリンタの構成を示すブロック図である。
【図２】本発明の実施形態におけるシリアル通信の際の信号の状態を示す図である。
【図３】図１のインターフェイス回路の構成を示すブロック図である。
【図４】図３のＵＡＲＴ解析部の状態遷移図である。
【図５】本発明の実施形態のプリンタの状態遷移図である。
【図６】本発明の実施形態においてスタンバイ状態から動作状態に遷移する場合の信号の状態を示すタイミングチャートである。
【図７】本発明の実施形態において動作状態からスタンバイ状態へ遷移する際の処理を示すフローチャートである。
【図８】本発明の実施形態においてスタンバイ状態から動作状態へ遷移する際の処理を示すフローチャートである。
【図９】本発明の実施形態としてのインクジェットプリンタの外観を示す斜視図である。
【図１】
2004164513.tif 000003
【図２】
2004164513.tif 000004
【図３】
2004164513.tif 000005
【図４】
2004164513.tif 000006
【図５】
2004164513.tif 000007
【図６】
2004164513.tif 000008
【図７】
2004164513.tif 000009
【図８】
2004164513.tif 000010
【図９】
2004164513.tif 000011