(57)【要約】【課題】信号伝達経路の寄生容量を低減して、固体撮像素子から出力された信号の波形の鈍化を抑制すると共に、高速応答性を向上することが可能な固体撮像装置を提供すること。【解決手段】固体撮像装置ＩＳ１は、パッケージＰ１、ＣＣＤチップ１１、チップ抵抗アレイ２１等を備える。パッケージＰ１には、ＣＣＤチップ１１及びチップ抵抗アレイ２１を載置するための載置部２が中空部１に突出するように設けられている。載置部２は、第１の平面部３と第２の平面部４とを有し、第１の平面部３と第２の平面部４とは、段差を有して形成されている。ＣＣＤチップ１１は、スペーサ１３を介して第１の平面部３上に載置され、固定される。チップ抵抗アレイ２１は、第２の平面部４上に載置され、固定される。チップ抵抗アレイ２１は、第１の平面部３と第２の平面部４との段差を利用して、ＣＣＤチップ１１とチップ抵抗アレイ２１とが近接して配置される。【選択図】  図１
2004328386.tif 000002
【特許請求の範囲】
【請求項１】
エネルギー線感応部を有する固体撮像素子と、
前記固体撮像素子から出力される信号を処理する信号処理回路と、
前記固体撮像素子及び前記信号処理回路を収納するパッケージと、を備え、
前記信号処理回路は、前記パッケージにおける前記固体撮像素子が配置された平面部とは異なる平面部に配置されていることを特徴とする固体撮像装置。
【請求項２】
エネルギー線感応部を有する固体撮像素子と、
前記固体撮像素子から出力される信号を処理する信号処理回路と、
前記固体撮像素子及び前記信号処理回路を収納するパッケージと、を備え、
前記パッケージは、第１の平面部と、前記第１の平面部に段差を有して形成された第２の平面部とを有しており、
前記固体撮像素子は前記第１の平面部に配置され、前記信号処理回路は前記第２の平面部に配置されていることを特徴とする固体撮像装置。
【請求項３】
前記信号処理回路は、前記固体撮像素子の出力端子に電気的に接続される負荷抵抗を含んでいることを特徴とする請求項１又は請求項２に記載の固体撮像装置。
【請求項４】
前記信号処理回路は、
一端が前記固体撮像素子の出力端子に電気的に接続され、他端が接地される負荷抵抗と、
前記固体撮像素子の出力端子に電気的に接続されるバイポーラトランジスタを有するバッファーアンプと、を含んでいることを特徴とする請求項１又は請求項２に記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置に関する。
【０００２】
【従来の技術】
この種の固体撮像装置として、エネルギー線感応部を有する固体撮像素子と、この固体撮像素子を収納するパッケージとを備えており、パッケージの外部に上記固体撮像素子から出力された信号を処理する信号処理回路が設けられたものが知られている（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開平４−３１７２８０号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、信号処理回路をパッケージの外部に設けた場合、固体撮像素子から信号処理回路までの信号伝達経路（電気配線）が長くなり、この信号伝達経路の寄生容量が大きくなってしまう。この結果、固体撮像素子から出力された信号の波形が鈍ると共に、高速応答性が損なわれてしまう。
【０００５】
本発明は上述の点に鑑みてなされたもので、信号伝達経路の寄生容量を低減して、固体撮像素子から出力された信号の波形の鈍化を抑制すると共に、高速応答性を向上することが可能な固体撮像装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係る固体撮像装置は、エネルギー線感応部を有する固体撮像素子と、固体撮像素子から出力される信号を処理する信号処理回路と、固体撮像素子及び信号処理回路を収納するパッケージと、を備え、信号処理回路は、パッケージにおける固体撮像素子が配置された平面部とは異なる平面部に配置されていることを特徴としている。
【０００７】
本発明に係る固体撮像装置では、信号処理回路が、パッケージにおける固体撮像素子が配置された平面部とは異なる平面部に配置されるので、固体撮像素子と信号処理回路とが近接して配置されることとなる。これにより、固体撮像素子から信号処理回路までの信号伝達経路が短くなり、信号伝達経路の寄生容量が小さくなる。この結果、固体撮像素子から出力された信号の波形の鈍化を抑制すると共に、高速応答性を向上することができる。
【０００８】
また、本発明に係る固体撮像装置は、エネルギー線感応部を有する固体撮像素子と、固体撮像素子から出力される信号を処理する信号処理回路と、固体撮像素子及び信号処理回路を収納するパッケージと、を備え、パッケージは、第１の平面部と、第１の平面部に段差を有して形成された第２の平面部とを有しており、固体撮像素子は第１の平面部に配置され、信号処理回路は第２の平面部に配置されていることを特徴としている。
【０００９】
本発明に係る固体撮像装置では、信号処理回路が、第１の平面部と第２の平面部との段差を利用して、固体撮像素子に近接して配置されることとなる。これにより、固体撮像素子から信号処理回路までの信号伝達経路が短くなり、信号伝達経路の寄生容量が小さくなる。この結果、固体撮像素子から出力された信号の波形の鈍化を抑制すると共に、高速応答性を向上することができる。
【００１０】
また、信号処理回路は、固体撮像素子の出力端子に電気的に接続される負荷抵抗を含んでいることが好ましい。このように構成した場合、固体撮像素子と負荷抵抗とが離れて配置されるので、負荷抵抗が発熱した場合でも、固体撮像素子の特性に悪影響（例えば、暗電流の増加等）を及ぼすのを防ぐことができる。
【００１１】
また、信号処理回路は、一端が固体撮像素子の出力端子に電気的に接続され、他端が接地される負荷抵抗と、固体撮像素子の出力端子に電気的に接続されるバイポーラトランジスタを有するバッファーアンプと、を含んでいることが好ましい。このように構成した場合、固体撮像素子と負荷抵抗とが離れて配置されるので、負荷抵抗が発熱した場合でも、固体撮像素子の特性に悪影響（例えば、暗電流の増加等）を及ぼすのを防ぐことができる。また、バイポーラトランジスタは、負荷抵抗に対するドライブ能力が高いため、バッファーアンプより後段の信号伝達経路の寄生容量による影響を軽減することができる。
【００１２】
【発明の実施の形態】
本発明の実施形態に係る固体撮像装置について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１３】
（第１実施形態）
まず、図１〜図３に基づいて、第１実施形態に係る固体撮像装置の構成について説明する。図１は、第１実施形態に係る固体撮像装置の概略断面図であり、図２は、同じく第１実施形態に係る固体撮像装置の平面図である。図３は、信号処理回路の構成を説明するための回路図である。なお、図２は、固体撮像装置の裏面側（エネルギー線の入射側とは反対側）から見た図である。
【００１４】
第１実施形態の固体撮像装置ＩＳ１は、セラミック製のパッケージＰ１、裏面照射型のＣＣＤチップ１１（固体撮像素子）、チップ抵抗アレイ２１等を備えている。パッケージＰ１の中央部には、パッケージＰ１の所定方向に伸びる中空部１が形成されている。パッケージＰ１には、ＣＣＤチップ１１及びチップ抵抗アレイ２１を載置するための載置部２が中空部１に突出するように設けられている。載置部２は、ＣＣＤチップ１１を配置するための第１の平面部３と、チップ抵抗アレイ２１を配置するための第２の平面部４とを有している。第１の平面部３と第２の平面部４とは、段差を有して形成されている。
【００１５】
また、載置部２は、第３の平面部５及び第４の平面部６を更に有している。第３の平面部５は、第１の平面部３と第２の平面部４との間に位置し、第１の平面部３及び第２の平面部４に段差を有して形成されている。第４の平面部６はパッケージＰ１の裏面７と第２の平面部４との間に位置し、パッケージＰ１の裏面７及び第２の平面部４に段差を有して形成されている。パッケージＰ１の裏面７には、外部接続用の電極ピン２７が複数配置されている。
【００１６】
ＣＣＤチップ１１は、入射したエネルギー線を電荷に変換するエネルギー線感応部１２を有している。このＣＣＤチップ１１は、裏面側がエネルギー線入射面となるように、スペーサ１３を介して載置部２の第１の平面部３上に載置され、この載置部２（パッケージＰ１）に固定される。ところで、ＣＣＤチップ１１は、厚さ約３００μｍのシリコン基板からなる。裏面照射型のＣＣＤチップ１１においては、基板の薄形化、及び入射面（裏面）側からのポテンシャルスロープの形成が必要である。
【００１７】
ＣＣＤチップ１１の、エネルギー線感応部１２に対応する領域を含む裏面側の領域（内側領域）には、厚さ１０〜３０μｍ程度に薄く削られた（したがって２７０〜２９０μｍ程度の深さでエッチングされた）薄型部分１４が形成されている。このような薄型部分１４を有する構造は、まず、シリコン基板にシリコン窒化膜を堆積し、ホトリソグラフィ工程により所望の形状にパターニングし、それをマスクとしてシリコン基板をＫＯＨからなるエッチング液で、シリコン窒化膜に覆われた基板周辺部を厚く残したままエッチングすることにより形成される。
【００１８】
スペーサ１３は、所定の温度域（たとえば、１３３℃）における熱膨張係数がＣＣＤチップ１１（シリコン）の熱膨張係数よりも大きい材料からなり、本実施形態においては、アルミナ等のセラミック材料からなる。１３３℃におけるシリコンの熱膨張係数は、２．５×１０−６であり、同じく１３３℃におけるアルミナの熱膨張係数は、６．５×１０−６である。スペーサ１３は、接着剤（図示せず）により、パッケージＰ１に接着、固定されている。また、スペーサ１３には、接着剤（図示せず）により、ＣＣＤチップ１１の枠部分１５の裏面側が接着、固定されている。
【００１９】
中空部１の周囲のパッケージＰ１の表面（エネルギー線入射側の面）８には、シールリング３１が、中空部１（ＣＣＤチップ１１）を囲む状態でろう付け等により固着されている。シールリング３１には、キャップ３２がシームウェルド封止されている。キャップ３２は、前述のように、その外周部が載置された状態でシールリング３１にシームウェルド封止されており、ＣＣＤチップ１１の薄型部分１４と対向する位置に設けられる開口部３３を有している。また、キャップ３２は、コバール（フェルニコ）にて一体に形成されており、その表面８には金メッキが施されている。
【００２０】
キャップ３２には、エネルギー線（光、電子線等）を透過させる窓部材３４が、開口部３３を覆うように固着されている。窓部材３４は、板状の石英（コルツ）ガラスの基材からなり、紫外線を透過するように構成されており、エネルギー線入射面及びエネルギー線出射面が研磨されている。また、窓部材３４は、このエネルギー線入射面の端部が全周にわたって、接着層（図示せず）を介してキャップ３２の上面（ＣＣＤチップ１１に対向する面とは反対の面）に固着されることにより、キャップ３２に固着されている。
【００２１】
なお、パッケージＰ１の中空部１のエネルギー線入射側部分とは反対側部分は、図示は省略するが、底蓋あるいは樹脂材料の充填等により封止することができる。
【００２２】
載置部２の第３の平面部５には、ＣＣＤチップ１１のＣＣＤチップ側電極（図示せず）と接続するための複数の第１のパッケージ側電極４１が設けられている。各第１のパッケージ側電極４１は、パッケージＰ１内に形成された内部配線（図示せず）を介して、複数の電極ピン２７のうちの所定の電極ピンに電気的に接続されている。ＣＣＤチップ側電極と第１のパッケージ側電極４１とは、ボンディングワイヤ（図示せず）を介して電気的に接続されている。これにより、外部からＣＣＤチップ１１に、所定の電極ピン、内部配線、第１のパッケージ側電極４１、ボンディングワイヤ、及びＣＣＤチップ側電極を通して、転送信号等の信号が送られる。
【００２３】
チップ抵抗アレイ２１は、基板２１ａ上にアレイ状に形成された複数の抵抗素子２２を有している。基板２１ａには、抵抗素子２２毎に、入力端子（入力電極）２３及び出力端子（出力電極）２４が形成されている。また、チップ抵抗アレイ２１は、載置部２の第２の平面部４上に接着層（図示せず）を介して載置され、この載置部２（パッケージＰ１）に固定される。入力端子２３は、ＣＣＤチップ１１の出力端子（電極）ＯＳとボンディングワイヤ４２を介して電気的に接続されている。
【００２４】
載置部２の第４の平面部６には、チップ抵抗アレイ２１の出力端子２４と接続するための複数の第２のパッケージ側電極４３が設けられている。各第２のパッケージ側電極４３は、パッケージＰ１内に形成された内部配線を介して、複数の電極ピン２７のうちの所定の電極ピンに電気的に接続されている。出力端子２４と第２のパッケージ側電極４３とは、ボンディングワイヤ４４を介して電気的に接続されている。これにより、ＣＣＤチップ１１から、ＣＣＤチップ１１の出力端子ＯＳ、ボンディングワイヤ４２、チップ抵抗アレイ２１（抵抗素子２２）、ボンディングワイヤ４４、第２のパッケージ側電極４３、内部配線及び所定の電極ピンを通って外部に信号が出力されることとなる。
【００２５】
ここで、図３を参照して、ＣＣＤチップ１１から出力された信号を処理する信号処理回路について説明する。
【００２６】
信号処理回路は、チップ抵抗アレイ２１に含まれる抵抗素子２２、及び、オペアンプ５１を有している。オペアンプ５１は、固体撮像装置ＩＳ１（パッケージＰ１）が搭載される外部基板（図示せず）等に形成されている。
【００２７】
ＣＣＤチップ１１は、フローティングディフュージョン（図示せず）の電位の変化を読み出すための電界効果トランジスタ１６を有しており、この電界効果トランジスタ１６のゲート端子はフローティングディフュージョンに電気的に接続されている。電界効果トランジスタ１６のソース端子は、ＣＣＤチップ１１の出力端子ＯＳに電気的に接続されており、この出力端子ＯＳを介して抵抗素子２２の入力端子２３に接続されている。電界効果トランジスタ１６のドレイン端子は、端子ＯＤに電気的に接続されており、この端子ＯＤは、一定の正の電圧値を示す電圧が入力されている。このとき、抵抗素子２２は負荷抵抗として機能し、電界効果トランジスタ１６及び抵抗素子２２はソースフォロワ回路を構成する。
【００２８】
抵抗素子２２の出力端子２４は、オペアンプ５１の反転入力端子に電気的に接続される。オペアンプ５１の反転入力端子と出力端子との間には抵抗素子５２が設けられ、オペアンプ５１の非反転入力端子には可変電圧源５３が電気的に接続されている。なお、オペアンプ５１の反転入力端子と非反転入力端子とは、バーチャル・ショートの関係にある。
【００２９】
本実施形態においては、遮蔽部材３５が、ＣＣＤチップ１１のベベル部分（薄型部分１４と枠部分１５との間の傾斜部分）のエネルギー線入射方向前方を遮蔽するようにＣＣＤチップ１１に対して配設されている。この遮蔽部材３５は、厚さ約３００μｍのシリコン基板にて構成されており、エネルギー線（たとえば、光）を遮断する。遮蔽部材３５には、薄型部分１４に対向する位置に、矩形形状の貫通孔３６がエッチング等により形成されている。遮蔽部材３５は、エポキシ樹脂等からなる接着剤（図示せず）により、ＣＣＤチップ１１の枠部分１５の裏面７側に接着、固定されている。スペーサ１３には、ＣＣＤチップ１１の枠部分１５に固定された遮蔽部材３５に対応する位置に、ＣＣＤチップ１１とスペーサ１３とが接着、固定された状態で遮蔽部材３５を保持する凹部が遮蔽部材３５の全周を取り囲むようにして形成されている。
【００３０】
以上のように、本実施形態によれば、チップ抵抗アレイ２１が、ＣＣＤチップ１１が配置された第１の平面部３とは異なる第２の平面部４に配置され、第１の平面部３と第２の平面部４との段差を利用して、ＣＣＤチップ１１とチップ抵抗アレイ２１とが近接して配置されることとなる。これにより、図４にも示されるように、固体撮像装置１０１の外側に複数の抵抗素子（負荷抵抗）１０３を配置するもの（図４（ａ）参照）に比して、本実施形態の固体撮像装置ＩＳ１（図４（ｂ）参照）は、ＣＣＤチップ１１からチップ抵抗アレイ２１（抵抗素子２２）までの信号伝達経路が短くなり、当該信号伝達経路の寄生容量が小さくなる。この結果、ＣＣＤチップ１１から出力された信号の波形の鈍化を抑制すると共に、高速応答性を向上することができる。
【００３１】
また、本実施形態においては、チップ抵抗アレイ２１は、ＣＣＤチップ１１の出力端子ＯＳに電気的に接続される抵抗素子２２を含んでいる。このように構成した場合、負荷抵抗として機能する抵抗素子２２がＣＣＤチップ１１とは離れて配置されるので、抵抗素子２２が発熱した場合でも、ＣＣＤチップ１１の特性に悪影響（例えば、暗電流の増加等）を及ぼすのを防ぐことができる。
【００３２】
なお、オペアンプ５１の反転入力端子と非反転入力端子とはバーチャル・ショートの関係にあるので、ここでの電位は常に一定である。このため、電荷の充放電が生じるようなことはなく、チップ抵抗アレイ２１からオペアンプ５１までの信号伝達経路の寄生容量による影響をほぼ無視することができる。
【００３３】
（第２実施形態）
次に、図５〜図８に基づいて、第２実施形態に係る固体撮像装置の構成について説明する。図５は、第２実施形態に係る固体撮像装置の概略断面図であり、図６は、同じく第２実施形態に係る固体撮像装置の平面図である。図７は、バッファーアンプモジュール近傍の構成を示す平面図であり、図８は、バッファーアンプモジュールの構成を説明するための回路図である。なお、図６及び図７は、固体撮像装置の裏面側から見た図である。
【００３４】
第２実施形態の固体撮像装置ＩＳ２は、パッケージＰ２、ＣＣＤチップ１１、信号処理回路としてのバッファーアンプモジュール６１等を備えている。
【００３５】
載置部２は、ＣＣＤチップ１１を配置するための第１の平面部３、バッファーアンプモジュール６１を配置するための第２の平面部４、及び、第３の平面部９を有している。第３の平面部９は、パッケージＰ２の裏面７と第２の平面部４との間に位置し、パッケージＰ２の裏面７及び第２の平面部４に段差を有して形成されている。なお、パッケージＰ２の中空部１のエネルギー線入射側部分とは反対側部分は、底蓋１０により封止されている。
【００３６】
載置部２の第３の平面部９には、複数のパッケージ側電極４５が設けられている。各パッケージ側電極４５は、パッケージＰ２内に形成された内部配線（図示せず）を介して、複数の電極ピン２７のうちの所定の電極ピンに電気的に接続されている。ＣＣＤチップ１１に形成されたＣＣＤチップ側電極１９のうちの所定の電極は、パッケージ側電極４５のうちの所定の電極と、ボンディングワイヤ４６を介して電気的に接続されている。これにより、外部からＣＣＤチップ１１に、所定の電極ピン、内部配線、所定のパッケージ側電極、ボンディングワイヤ４６、及び所定のＣＣＤチップ側電極を通して、転送信号等の信号が送られる。
【００３７】
バッファーアンプモジュール６１は、図７及び図８にも示されるように、負荷抵抗６２、バイポーラトランジスタ６３、及び電界効果トランジスタ６４を含んでおり、負荷抵抗６２、バイポーラトランジスタ６３、及び電界効果トランジスタ６４は基板６１ａ上に配置されている。また、バッファーアンプモジュール６１（基板６１ａ）は、載置部２の第２の平面部４上に接着層（図示せず）を介して載置され、この載置部２（パッケージＰ２）に固定されている。
【００３８】
バッファーアンプモジュール６１の入力端子（電極）６５には、ＣＣＤチップ１１の出力端子ＯＳ１（電界効果トランジスタ１６のソース端子）が電気的に接続されている。負荷抵抗６２の一方の端子は入力端子６５を介してＣＣＤチップ１１の出力端子ＯＳ１に電気的に接続され、負荷抵抗６２の他方の端子は接地されている。
【００３９】
バイポーラトランジスタ６３のベース端子は入力端子６５及び抵抗素子６６を介してＣＣＤチップ１１の出力端子ＯＳ１に電気的に接続されており、エミッタ端子は電界効果トランジスタ６４のドレイン端子及びバッファーアンプモジュール６１の出力端子（電極）６７に電気的に接続されている。バイポーラトランジスタ６３のコレクタ端子は、端子（電極）７０に電気的に接続されている。この端子７０は、端子ＯＤと同じく、一定の正の電圧値を示す電圧が入力されている。電界効果トランジスタ６４のゲート端子及びソース端子は接地されている。なお、抵抗素子６６は、バイポーラトランジスタ６３のベース電流を制御するためのものである。ここで、電界効果トランジスタ１６及び負荷抵抗６２はソースフォロワ回路を構成する。
【００４０】
ＣＣＤチップ１１の出力端子ＯＳ１とバッファーアンプモジュール６１の入力端子６５とは、ボンディングワイヤ６８を介して接続されている。バッファーアンプモジュール６１の出力端子６７は、ボンディングワイヤ６９を介して所定のパッケージ側電極ＯＳ２に接続されている。端子ＯＤは、ボンディングワイヤ７１を介してバッファーアンプモジュール６１の端子７２に接続され、端子７０に電気的に接続されている。端子７０は、ボンディングワイヤ７４を介して所定のパッケージ側電極に接続されている。
【００４１】
ＣＣＤチップの端子ＳＳは、ボンディングワイヤ７５を介してバッファーアンプモジュール６１の端子（電極）７６に接続され、この端子７６に電気的に接続された端子（電極）７７がボンディングワイヤ７８を介して所定のパッケージ側電極に接続されている。この所定のパッケージ側電極は、電極ピン２７のうち接地される所定の電極ピン（接地ピン）に電気的に接続されている。
【００４２】
以上のように、本実施形態によれば、バッファーアンプモジュール６１が、ＣＣＤチップ１１が配置された第１の平面部３とは異なる第２の平面部４に配置され、第１の平面部３と第２の平面部４との段差を利用して、ＣＣＤチップ１１とバッファーアンプモジュール６１とが近接して配置されることとなる。これにより、図９にも示されるように、固体撮像装置２０１の外側にバッファーアンプモジュール２０３を配置するもの（図９（ａ）参照）に比して、本実施形態の固体撮像装置（図９（ｂ）参照）ＩＳ２は、ＣＣＤチップ１１からバッファーアンプモジュール６１までの信号伝達経路が短くなり、当該信号伝達経路の寄生容量が小さくなる。この結果、ＣＣＤチップ１１から出力された信号の波形の鈍化を抑制すると共に、高速応答性を向上することができる。なお、図９（ａ）におけるバッファーアンプモジュール２０３は、本実施形態のバッファーアンプモジュール６１と同じ構成を有するものとしている。
【００４３】
また、バッファーアンプモジュール６１は、一端がＣＣＤチップ１１の出力端子ＯＳ１に電気的に接続され、他端が接地される負荷抵抗６２と、ＣＣＤチップ１１の出力端子ＯＳ１に電気的に接続されるバイポーラトランジスタ６３とを含んでいる。このように構成した場合、ＣＣＤチップ１１と負荷抵抗６２とが離れて配置されるので、負荷抵抗６２が発熱した場合でも、ＣＣＤチップ１１の特性に悪影響（例えば、暗電流の増加等）を及ぼすのを防ぐことができる。また、バイポーラトランジスタ６３は、負荷抵抗６２に対するドライブ能力が高いため、バッファーアンプモジュール６１より後段の信号伝達経路の寄生容量による影響を軽減することができる。
【００４４】
次に、図１０に基づいて、第２実施形態に係る固体撮像装置の変形例について説明する。図１０は、第２実施形態に係る固体撮像装置の変形例を示す概略断面図である。
【００４５】
第２実施形態の変形例における固体撮像装置ＩＳ３は、パッケージＰ３、表面照射型のＣＣＤチップ８１、信号処理回路としてのバッファーアンプモジュール６１等を備えている。
【００４６】
パッケージＰ３は、底部９１と側部９２とで囲まれた窪み部９３を有しており、上述したパッケージＰ１，Ｐ２と同様に、セラミック製である。底部９１は、ＣＣＤチップ８１を配置するための第１の平面部９４と、バッファーアンプモジュール６１を配置するための第２の平面部９５とを有している。第１の平面部９４と第２の平面部９５とは、段差を有して形成されている。また、底部９１は、第３の平面部９６を更に有しており、この第３の平面部９６は、パッケージＰ３の表面８と第２の平面部９５との間に位置し、パッケージＰ３の表面８及び第２の平面部９５に段差を有して形成されている。
【００４７】
ＣＣＤチップ８１は、エネルギー線感応部１２を有し、表面側がエネルギー線入射面となるように、底部９１の第１の平面部９４上に載置され、この底部９１（パッケージＰ３）に固定されている。
【００４８】
以上のように、本変形例においても、バッファーアンプモジュール６１が、ＣＣＤチップ８１が配置された第１の平面部９４とは異なる第２の平面部９５に配置され、第１の平面部９４と第２の平面部９５との段差を利用して、ＣＣＤチップ８１とバッファーアンプモジュール６１とが近接して配置されることとなる。これにより、ＣＣＤチップ８１からバッファーアンプモジュール６１までの信号伝達経路が短くなり、当該信号伝達経路の寄生容量が小さくなる。この結果、ＣＣＤチップ８１から出力された信号の波形の鈍化を抑制すると共に、高速応答性を向上することができる。
【００４９】
本発明は、前述した実施形態に限定されるものではない。例えば、固体撮像素子は、ＣＣＤチップ１１，８１に限られることなく、アモルファスシリコン製のフォトダイオード（ＰＤ）アレイと薄膜トランジスタ（ＴＦＴ）で形成したものでもよいし、ＭＯＳ型のイメージセンサでもよい。
【００５０】
【発明の効果】
以上、詳細に説明したように、本発明によれば、信号伝達経路の寄生容量を低減して、固体撮像素子から出力された信号の波形の鈍化を抑制すると共に、高速応答性を向上することが可能な固体撮像装置を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態に係る固体撮像装置の概略断面図である。
【図２】第１実施形態に係る固体撮像装置の平面図である。
【図３】信号処理回路の構成を説明するための回路図である。
【図４】従来の技術と第１実施形態とを対比するための図であり、（ａ）は、従来の技術における固体撮像装置を示す概略図であり、（ｂ）は第１実施形態における固体撮像装置を示す概略図である。
【図５】第２実施形態に係る固体撮像装置の概略断面図である。
【図６】第２実施形態に係る固体撮像装置の平面図である。
【図７】図６におけるバッファーアンプモジュール近傍の構成を示す平面図である。
【図８】バッファーアンプモジュールの構成を説明するための回路図である。
【図９】従来の技術と第２実施形態とを対比するための図であり、（ａ）は、従来の技術における固体撮像装置を示す概略図であり、（ｂ）は第２実施形態における固体撮像装置を示す概略図である。
【図１０】第２実施形態に係る固体撮像装置の変形例の概略断面図である。
【符号の説明】
１…中空部、２…載置部、３…第１の平面部、４…第２の平面部、１１…ＣＣＤチップ（固体撮像素子）、１２…エネルギー線感応部、１６…電界効果トランジスタ、２１…チップ抵抗アレイ、２２…抵抗素子（負荷抵抗）、５１…オペアンプ、６１…バッファーアンプモジュール、６２…負荷抵抗、６３…バイポーラトランジスタ、６４…電界効果トランジスタ、８１…ＣＣＤチップ、９１…底部、９４…第１の平面部、９５…第２の平面部、１０１，２０１…固体撮像装置、１０３…抵抗素子（負荷抵抗）、２０３…バッファーアンプモジュール、ＩＳ１，ＩＳ２，ＩＳ３…固体撮像装置、Ｐ１，Ｐ２，Ｐ３…パッケージ。
【図１】
2004328386.tif 000003
【図２】
2004328386.tif 000004
【図３】
2004328386.tif 000005
【図４】
2004328386.tif 000006
【図５】
2004328386.tif 000007
【図６】
2004328386.tif 000008
【図７】
2004328386.tif 000009
【図８】
2004328386.tif 000010
【図９】
2004328386.tif 000011
【図１０】
2004328386.tif 000012