(57)【要約】    【課題】  サリサイド防止膜をエッチバックする際、ゲート電極側壁のスペーサが露出されて損傷を受けるのを防止することのできるＣＭＯＳイメージセンサの製造方法を提供すること。    【解決手段】  上部にゲート絶縁膜２１、ゲート電極２２、及びスペーサ２３が形成された半導体基板２０上に、スペーサ２３及びゲート電極２２を覆うようにバッファ層２４を形成し、バッファ層２４上にサリサイド防止膜２５を形成し、サリサイド防止膜２５上にＢＡＲＣ膜２６を形成し、ゲート電極２２上のサリサイド防止膜２５が露出するまでＢＡＲＣ膜２６をエッチバックした後、ゲート電極２２上のバッファ層２４が露出するまでサリサイド防止膜２５をエッチバックし、露出したバッファ層２４を除去してゲート電極２２の上面を露出させる。【選択図】  図２Ｅ
2004327968.tif 000002
【特許請求の範囲】
【請求項１】
上部にゲート絶縁膜及びゲート電極が形成され、前記ゲート電極側壁にスペーサが形成された半導体基板上に、前記スペーサ及びゲート電極を覆うようにバッファ層を形成するバッファ層形成ステップと、
前記バッファ層上にサリサイド防止膜を形成するサリサイド防止膜形成ステップと、
前記サリサイド防止膜上にＢＡＲＣ膜を形成するＢＡＲＣ膜形成ステップと、
前記ゲート電極上の前記サリサイド防止膜が露出するまで前記ＢＡＲＣ膜をエッチバックするＢＡＲＣ膜エッチバックステップと、
前記ゲート電極上の前記バッファ層が露出するまで前記サリサイド防止膜をエッチバックするサリサイド防止膜エッチバックステップと、
露出した前記バッファ層を除去して前記ゲート電極の上面を露出させるバッファ層除去ステップと
を含むことを特徴とするＣＭＯＳイメージセンサの製造方法。
【請求項２】
前記スペーサは酸化膜からなり、前記バッファ層は窒化膜または酸窒化膜からなることを特徴とする請求項１記載のＣＭＯＳイメージセンサの製造方法。
【請求項３】
前記サリサイド防止膜は、酸化膜からなることを特徴とする請求項２記載のＣＭＯＳイメージセンサの製造方法。
【請求項４】
前記バッファ層除去ステップを、Ｈ3ＰＯ4溶液を利用したウェットエッチングで行うことを特徴とする請求項２または請求項３記載のＣＭＯＳイメージセンサの製造方法。
【請求項５】
前記スペーサは窒化膜からなり、前記バッファ層は酸化膜からなることを特徴とする請求項１記載のＣＭＯＳイメージセンサの製造方法。
【請求項６】
前記サリサイド防止膜は、酸窒化膜または窒化膜からなることを特徴とする請求項５記載のＣＭＯＳイメージセンサの製造方法。
【請求項７】
前記バッファ層除去ステップを、ＢＯＥ溶液を利用したウェットエッチングで行うことを特徴とする請求項５または請求項６記載のＣＭＯＳイメージセンサの製造方法。
【請求項８】
前記バッファ層を、約５００Åないし約７００Åの厚さに形成することを特徴とする請求項２または請求項４記載のＣＭＯＳイメージセンサの製造方法。
【請求項９】
前記バッファ層除去ステップを、ゲート電極用レチクルとネガティブフォトレジストパターンとを用いて形成したゲート電極マスクパターンを利用してドライエッチングによりバッファ層を除去することにより行うことを特徴とする請求項１記載のＣＭＯＳイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＭＯＳイメージセンサの製造方法に関し、特にサリサイド（Ｓｅｌｆ  Ａｌｉｇｎｅｄ  Ｓｉｌｉｃｉｄｅ）層を有するＣＭＯＳイメージセンサの製造方法に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサは光学映像を電気的信号に変換させる半導体素子であって、光を感知する光感知部と、感知した光を電気的に信号処理してデータ化するロジック回路部とを含んで構成されている。ＣＭＯＳイメージセンサは、各画素にＣＭＯＳ技術を利用して形成されたＭＯＳトランジスタを備えており、これを利用して逐次出力を検出するスイッチング方式によって動作するようになっている。
【０００３】
このようなＣＭＯＳイメージセンサは、通常、各単位画素に、受光素子である１個のフォトダイオードと、４個のＮＭＯＳトランジスタを備えている。これらの４個のＮＭＯＳトランジスタは、フォトダイオードに集められる光電荷をフローティングノードに伝送する伝送トランジスタ、フローティングノードに保存されている電荷を排出してリセットさせるリセットトランジスタ、ソースフォロワバッファ増幅器として作用する駆動トランジスタ、及びスイッチング及びアドレッシングの役割をする選択トランジスタを含んで構成されている。
【０００４】
このようなＣＭＯＳイメージセンサでは動作速度向上のためサリサイド層の形成が有効である。サリサイド層は、一般的にポリシリコン配線で構成されるゲート電極上とソースドレーン領域が形成される活性領域上との両方に形成される。しかし、ＣＭＯＳイメージセンサにおいては、画素領域のフォトダイオードの保護、及び入出力（Ｉ／Ｏ）領域の高抵抗確保のため、サリサイド層をゲート電極上にのみ形成することが好ましかった。このためＣＭＯＳイメージセンサでは、以下のようにして、活性領域上面にはサリサイド層が形成されないように、サリサイド工程前にサリサイド防止膜を形成していた。
【０００５】
図１Ａないし図１Ｃは、従来のＣＭＯＳイメージセンサの製造過程における断面構造を工程順に示した図である。
【０００６】
まず、図１Ａに示すように、上部にゲート絶縁膜１１及びゲート電極１２が形成され、ゲート電極１２側壁に酸化膜スペーサ１３が形成された半導体基板１０上に、サリサイド防止膜１４を形成し、サリサイド防止膜１４上にＢＡＲＣ膜（Ｂｏｔｔｏｍ  Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅ  Ｃｏａｔｉｎｇ）膜１５を塗布して形成する。サリサイド防止膜１４は、酸化膜、好ましくはＨＬＤ酸化膜で約６００Åないし約７００Åの厚さに形成する。
【０００７】
次いで、図１Ｂに示すように、ゲート電極１２上のサリサイド防止膜１４が露出するまでＢＡＲＣ膜１５をエッチバックした後、図１Ｃに示すように、露出したサリサイド防止膜１４をゲート電極１２の上面が露出するまでエッチバックする。
【０００８】
その後、図示していないが、フォトレジストパターンを形成して、活性領域上にサリサイド層を形成しない領域をマスキングし、他の領域を露出させた後、露出した領域のＢＡＲＣ膜とサリサイド防止膜とを除去し、フォトレジストパターンを除去した後、サリサイド工程を行う。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した従来の技術に係るＣＭＯＳイメージセンサの製造方法においては、酸化膜からなるサリサイド防止膜１４をエッチバックする際、ゲート電極１２側壁のスペーサ１３の外側上部１００（図１Ｃ）が露出して損傷を受けてしまい、スペーサ１３の形状が変形してしまうという問題があった。そのため、スペーサ１３を利用したイオン注入時にチャネリングが誘発され、またサリサイド層間のブリッジが発生し易くなり、結果として、トランジスタの電気的特性が低下し、ＣＭＯＳイメージセンサの特性及び信頼性が低下してしまうという不具合があった。
【００１０】
本発明は上述した従来の問題点に鑑みてなされたものであって、サリサイド防止膜をエッチバックする際、ゲート電極側壁のスペーサが露出して損傷を受けるのを効果的に防止することのできるＣＭＯＳイメージセンサの製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
本発明に係るＣＭＯＳイメージセンサの製造方法は、上部にゲート絶縁膜及びゲート電極が形成され、前記ゲート電極側壁にスペーサが形成された半導体基板上に、前記スペーサ及びゲート電極を覆うようにバッファ層を形成するバッファ層形成ステップと、前記バッファ層上にサリサイド防止膜を形成するサリサイド防止膜形成ステップと、前記サリサイド防止膜上にＢＡＲＣ膜を形成するＢＡＲＣ膜形成ステップと、前記ゲート電極上の前記サリサイド防止膜が露出するまで前記ＢＡＲＣ膜をエッチバックするＢＡＲＣ膜エッチバックステップと、前記ゲート電極上の前記バッファ層が露出するまで前記サリサイド防止膜をエッチバックするサリサイド防止膜エッチバックステップと、露出した前記バッファ層を除去して前記ゲート電極の上面を露出させるバッファ層除去ステップとを含むことを特徴としている。
【００１２】
ここで、前記スペーサは酸化膜からなり、前記バッファ層は窒化膜または酸窒化膜からなることが望ましい。この場合、前記サリサイド防止膜は、酸化膜からなることが好ましく、また、前記バッファ層除去ステップを、Ｈ3ＰＯ4溶液を利用したウェットエッチングで行うことが望ましい。
【００１３】
また、スペーサが窒化膜からなり、前記バッファ層が酸化膜からなっていてもよい。この場合、サリサイド防止膜は、酸窒化膜または窒化膜からなることが好ましく、また、前記バッファ層除去ステップを、ＢＯＥ溶液を利用したウェットエッチングで行うことが望ましい。
【００１４】
また、前記バッファ層を、約５００Åないし約７００Åの厚さに形成することが好ましい。
【００１５】
また、前記バッファ層除去ステップを、ゲート電極用レチクルとネガティブフォトレジストパターンとを用いて形成したゲート電極マスクパターンを利用してドライエッチングによりバッファ層を除去することにより行うことが望ましい。
【発明の効果】
【００１６】
上述した本発明に係るＣＭＯＳイメージセンサの製造方法によれば、前記スペーサと前記サリサイド防止膜との間にバッファ層が介在するので、サリサイド防止膜をエッチバックする際に、前記ゲート電極側壁の前記スペーサが露出して損傷を受けるのを効果的に防止することができる。これにより、製造したＣＭＯＳイメージセンサの特性及び信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を添付した図面を参照しながら説明する。
【００１８】
図２Ａないし図２Ｅは、本発明の実施の形態に係るＣＭＯＳイメージセンサの製造過程における断面構造を工程順に示した図である。
【００１９】
まず、バッファ層形成ステップとして、図２Ａに示すように、上部にゲート絶縁膜２１及びゲート電極２２が形成され、ゲート電極２２の側壁に酸化膜からなるスペーサ２３が形成された半導体基板２０上に、スペーサ２３及びゲート電極２２を覆うようにバッファ層２４を、好ましくは約５００Åないし約７００Åの厚さに形成する。バッファ層２４は、後にサリサイド防止膜をエッチバックする際、スペーサ２３が露出されて損傷を受けるのを防止する保護膜として作用する。バッファ層２４は、好ましくは窒化膜で形成する。これにより、後にバッファ層２４をウェットエッチングする際、酸化膜からなるスペーサ２３に対して優れたエッチング選択比を確保することができる。また、基板表面での反射によって入射光量が低下するのを防ぐことができる。
【００２０】
次いで、サリサイド防止膜形成ステップとして、図２Ｂに示すように、バッファ層２４上にサリサイド防止膜２５を形成した後、ＢＡＲＣ膜形成ステップとして、サリサイド防止膜２５上にＢＡＲＣ膜２６を形成する。サリサイド防止膜２５は、従来と同様に酸化膜からなることが望ましく、好ましくはＨＬＤ酸化膜で約６００Åないし約７００Åの厚さに形成する。
【００２１】
次いで、ＢＡＲＣ膜エッチバックステップとして、図２Ｃに示すように、ゲート電極２２上のサリサイド防止膜２５が露出するまで、ＢＡＲＣ膜２６をエッチバックする。
【００２２】
次いで、サリサイド防止膜エッチバックステップとして、図２Ｄに示すように、ゲート電極２２上のバッファ層２４が露出するまでサリサイド防止膜２５をエッチバックする。この際、スペーサ２３はバッファ層２４により覆われているので、スペーサ２３が露出されて損傷を受けるのを防止することができる。
【００２３】
次いで、バッファ層除去ステップとして、図２Ｅに示すように、露出したバッファ層２４を選択的に除去してゲート電極２２の上面を露出させる。該バッファ層除去ステップを、好ましくはＨ3ＰＯ4溶液を利用したウェットエッチングで行う。
【００２４】
その後、図示していないが、基板上にフォトレジストパターンを形成して、活性領域上にサリサイド層が形成されない領域をマスキングし、他の領域を露出させた後、露出した領域のＢＡＲＣ膜とサリサイド防止膜とを除去し、フォトレジストパターンを除去した後、サリサイド工程を行う。
【００２５】
本実施の形態に係るＣＭＯＳイメージセンサの製造方法によれば、スペーサ２３とサリサイド防止膜２５との間にバッファ層２４が介在するので、サリサイド防止膜２５をエッチバックする際に、スペーサ２３が露出されて損傷を受けるのを効果的に防止してスペーサの形状変形を防ぐことができる。これにより、スペーサ１３を利用したイオン注入時にチャネリングが誘発されるのを防ぎ、サリサイド層間のブリッジが発生するのを効果的に防止することができる。結果として、トランジスタの電気的特性の低下を防ぎ、ＣＭＯＳイメージセンサの特性及び信頼性を向上させることができる。
【００２６】
また、窒化膜または酸窒化膜からなるバッファ層を用いることにより、基板表面での反射によって入射光量が低下するのを防いで、高感度のＣＭＯＳイメージセンサを得ることができる。
【００２７】
尚、上述した実施の形態では窒化膜からなるバッファ層を用いたが、酸窒化膜からなるバッファ層を用いても同様の効果を得ることができる。
【００２８】
また、別の実施の形態では、ゲート電極側壁のスペーサが窒化膜からなる。この場合、バッファ層は酸化膜で構成し、サリサイド防止膜は酸窒化膜または窒化膜で形成することが好ましく、上記のようなバッファ層除去ステップを、ＢＯＥ溶液を利用したウェットエッチングで行うことが好ましい。
【００２９】
また、上述した実施の形態では、前記バッファ層除去ステップにおいて、マスクを使用せずウェットエッチングにより選択的にバッファ層を除去しているが、別の実施の形態では、バッファ層除去ステップを、ＣＭＯＳイメージセンサの別の製造工程において、ゲート電極をパターニングするのに用いるゲート電極用レチクルとネガティブフォトレジストパターンとを用いてゲート電極マスクパターンを形成し、これを利用してドライエッチングによりバッファ層を除去することにより行うこともできる。
【００３０】
本発明は、上述した実施の形態の範囲に限定されるものではない。本発明の技術的範囲から逸脱することなく多くの変更や置き換えが可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００３１】
【図１Ａ】従来の技術に係るＣＭＯＳイメージセンサの製造過程において、上部にゲート絶縁膜、ゲート電極、及びスペーサが形成された半導体基板上に、サリサイド防止膜及びＢＡＲＣ膜を形成した状態を示す断面図である。
【図１Ｂ】従来の技術に係るＣＭＯＳイメージセンサの製造過程において、ゲート電極上のサリサイド防止膜が露出するまでＢＡＲＣ膜をエッチバックした状態を示す断面図である。
【図１Ｃ】従来の技術に係るＣＭＯＳイメージセンサの製造過程において、露出したサリサイド防止膜をゲート電極の上面が露出するまでエッチバックした状態を示す断面図である。
【図２Ａ】本発明の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、上部にゲート絶縁膜、ゲート電極、及びスペーサが形成された半導体基板上に、バッファ層を形成した状態を示す断面図である。
【図２Ｂ】本発明の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、バッファ層上にサリサイド防止膜を形成した後、サリサイド防止膜上にＢＡＲＣ膜を形成した状態を示す断面図である。
【図２Ｃ】本発明の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、ゲート電極上のサリサイド防止膜が露出するまで、ＢＡＲＣ膜をエッチバックした状態を示す断面図である。
【図２Ｄ】本発明の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、ゲート電極上のバッファ層が露出するまでサリサイド防止膜をエッチバックした状態を示す断面図である。
【図２Ｅ】本発明の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、露出したバッファ層を選択的に除去してゲート電極の上面を露出させた状態を示す断面図である。
【符号の説明】
【００３２】
２０      半導体基板
２１      ゲート絶縁膜
２２      ゲート電極
２３      スペーサ
２４      バッファ層
２５      サリサイド防止膜
２６      ＢＡＲＣ膜
【図１Ａ】
2004327968.tif 000003
【図１Ｂ】
2004327968.tif 000004
【図１Ｃ】
2004327968.tif 000005
【図２Ａ】
2004327968.tif 000006
【図２Ｂ】
2004327968.tif 000007
【図２Ｃ】
2004327968.tif 000008
【図２Ｄ】
2004327968.tif 000009
【図２Ｅ】
2004327968.tif 000010