(57)【要約】【課題】２種の異なる符号化を行うシステムにおいて、夫々の符号化では符号長が異なるため、同一のＲＡＭでの制御が困難になる。また、入出力データの順序と、記録媒体に記録するデータの順序が異なるシステムの場合には、従来の入出力の順序と記録データが同じシステムとは、その途中の信号処理を行うためのＲＡＭ上のデータ配置が異なってしまう。【解決手段】本発明では、二つの異なる符号化に対応するように二つのＲＡＭ領域で符号語を蓄えるようにしてデータのエンコードを行い、二つのＲＡＭからの読出し時にデータの並べ方を記録信号順になるようにすることで、ＲＡＭの構成を最適化した。また、転送レートの高いデータの順序に対してＲＡＭの高速アクセスモードと同じ方向になるようにＲＡＭ上でのデータ配置することで高転送レートに対応したシステムを実現することができる。【選択図】  図１
2004328175.tif 000002
【特許請求の範囲】
【請求項１】
データの入力を行う入力回路と、データに符号化処理を行う第１の符号化回路と、アドレス情報または付加情報に対して符号化処理を行う第２の符号化回路と、前記第１及び第２の符号化回路にて符号化処理を行った後のデータをデータの入力の順序とは異なる順序で、出力する符号化装置において、前記第１及び第２の符号化回路の符号化処理に伴い、夫々の符号化の途中もしくは符号化後のデータを異なるメモリ上に一時的に蓄えることを特徴とする符号化装置。
【請求項２】
請求項１において、前記第１及び第２の符号化回路の符号化処理とは、誤り訂正符号を生成する符号化処理を含むことを特徴とする符号化装置。
【請求項３】
請求項２において、前記第１及び第２の符号化回路にて符号化処理されたデータを記録媒体に記録する場合には、記録媒体に応じた変調を施すことを特徴とする符号化装置。
【請求項４】
請求項２において、前記第１の符号化回路の符号化処理にて符号化されたデータを２系列組み合わせて並べ替えを行うことを特徴とする符号化装置。
【請求項５】
請求項２において、前記第１の符号化回路の符号化処理において符号化されたデータは８ビット単位のデータであり、符号化後のデータを少なくとも２系列を組み合わせて、１６ビットのデータの単位としてメモリ上に一時的に蓄えることを特徴とする符号化装置。
【請求項６】
データの入力を行う入力回路と、データに符号化処理を行う第１の符号化回路と、アドレス情報または付加情報に対して符号化処理を行う第２の符号化回路と、前記第１及び第２の符号化回路にて符号化処理を行った後のデータをデータの入力の順序とは異なる順序で、出力する符号化装置において、
前記第１及び第２の符号化回路の符号化処理に伴い、夫々の符号化の途中もしくは符号化後のデータをメモリ上の異なる領域に一時的に蓄えることを特徴とする符号化装置。
【請求項７】
データの入力を行う入力回路と、データに復号化処理を行う第１の復号化回路と、アドレス情報または付加情報に対して復号化処理を行う第２の復号化回路と、前記第１及び第２の復号化回路にて復号化処理を行った後のデータをデータの入力の順序とは異なる順序で、出力する復号化装置において、
前記第１及び第２の復号化回路での復号化処理に伴い、夫々の復号化の途中もしくは復号化後のデータを異なるメモリ上に一時的に蓄えることを特徴とする復号化装置。
【請求項８】
請求項７において、前記第１及び第２の復号化回路の復号化処理とは、誤り訂正復号を生成する復号化処理を含むことを特徴とする復号化装置。
【請求項９】
請求項８において、前記第１の復号化回路の復号化処理にて復号化されたデータを少なくとも２系列組み合わせて並べ替えを行うことを特徴とする復号化装置。
【請求項１０】
請求項８において、前記第１の復号化回路の復号化処理にて復調されたデータは８ビット単位のデータであり、復調後のデータを少なくとも２系列を組み合わせて、１６ビットのデータの単位としてメモリ上に一時的に蓄えることを特徴とする復号化装置。
【請求項１１】
データの入力を行う入力回路と、データに復号化処理を行う第１の復号化回路と、アドレス情報または付加情報に対して復号化処理を行う第２の復号化回路と、前記第１及び第２の復号化回路にて復号化処理を行った後のデータをデータの入力の順序とは異なる順序で、出力する復号化装置において、
前記前記第１及び第２の復号化回路の復号化処理に伴い、夫々の復号化の途中もしくは復号化後のデータをメモリ上の異なる領域に一時的に蓄えることを特徴とする復号化装置。
【請求項１２】
データの入力を行う入力回路と、データに符号化処理を行う第１の符号化回路と、アドレス情報または付加情報に対して符号化処理を行う第２の符号化回路と、前記第１及び第２の符号化回路での符号化処理のためにデータを一時的に蓄えるメモリと、前記第１及び第２の符号化回路にて符号化処理を行った後のデータをデータの入力の順序とは異なる順序で、出力する符号化装置において、
前記メモリの高速アクセスの方向と、データの入力もしくは出力の順序において高速な方向と、同じ方向に合せるようにメモリ上にデータを配置することを特徴とする符号化装置。
【請求項１３】
請求項１２において、前記第１及び第２の符号化回路の符号化処理とは、誤り訂正符号を生成する符号化処理を含むことを特徴とする符号化装置。
【請求項１４】
請求項１２において、前記第１及び第２の符号化回路の符号化処理されたデータを記録媒体に記録する場合には、記録媒体に応じた変調を施すことを特徴とする符号化装置。
【請求項１５】
データの入力を行う入力回路と、データに復号化処理を行う第１の復号化回路と、アドレス情報または付加情報に対して復号化処理を行う第２の復号化回路と、前記第１及び第２の復号化回路での復号化処理のためにデータを一時的に蓄えるメモリと、前記第１及び第２の復号化回路の復号化処理を行った後のデータをデータの入力の順序とは異なる順序で、出力する復号化装置において、
前記メモリの高速アクセスの方向と、データの入力もしくは出力の順序において高速な方向と、同じ方向に合わせるようにメモリ上にデータを配置することを特徴とする復号化装置。
【請求項１６】
請求項１５において、前記第１及び第２の復号化回路の復号化処理とは、誤り訂正符号による誤り訂正処理を含むことを特徴とする復号化装置。
【請求項１７】
データの入力を行う入力ステップと、データに符号化処理を行う第１の符号化ステップと、アドレス情報または付加情報に対して符号化処理を行う第２の符号化ステップと、前記第１及び第２の符号化ステップを行った後のデータをデータの入力の順序とは異なる順序で出力するステップを備えた符号化方法において、
前記前記第１及び第２の符号化ステップにて、夫々の符号化の途中もしくは符号化後のデータを異なるメモリ上に一時的に蓄えるステップを備えることを特徴とする符号化方法。
【請求項１８】
データの入力を行う入力ステップと、データに復号化処理を行う第１の復号化ステップと、アドレス情報または付加情報に対して復号化を行う第２の復号化ステップと、前記第１及び第２の復号化ステップを行った後のデータをデータの入力の順序とは異なる順序で出力する復号化方法において、
前記前記第１及び第２の復号化ステップにて、夫々の復号化の途中もしくは復号化後のデータを異なるメモリ上に一時的に蓄えるステップを備えることを特徴とする復号化方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を用いた記録媒体にデータを記録するために、記録するデータに記録信号処理を施すエンコードシステムと、記録媒体上のデータを再生し、再生処理を行うデコードを行うシステムを備えた記録再生装置および方法に関し、特に、符号化装置、復号化装置、符号化方法及び復号化方法に関する。
【０００２】
【従来の技術】
記録再生を行うシステムとして、磁気テープや光ディスクを記録媒体に用いたシステムがある。これらはデータの信頼性を確保するために誤り訂正符号を付加し、記録媒体に対応した変調を施して、記録媒体上に記録する。
【０００３】
ここでは、記録媒体が光ディスクである場合を例として記録媒体に記録再生する方法を説明する。例えば、青色レーザを用いた光ディスクシステムとして２０ＧＢ（ギガバイト）を超える光ディスク媒体の規格が提案されている。（非特許文献１等参照。）図４は非特許文献１に記載されている記録データのブロック構成である。ユーザデータは６４ｋバイトのデータを一つの単位としてエンコードされ、ＬＤＣ（ｌｏｎｇ  Ｄｉｓｔａｎｃｅ  Ｃｏｄｅ）と呼ばれる符号化と、ＢＩＳ（Ｂｕｒｓｔ  Ｉｎｄｉｃａｔｏｒ  Ｓｕｂｃｏｄｅ）と呼ばれるアドレス情報とサブコードを合わせて、４９６バイト×１５５バイトの構成としている。記録データは太線で示した矢印の方向の順に記録媒体上に記録される。
【０００４】
図２を用いて図４で示したデータを記録する場合の記録ブロックを構成するデータのエンコードについて説明する。図２は、ユーザデータとアドレス及びサブコードを符号化する工程を示している。２０１にて、２０４８バイトの記録データに対して、４バイトの誤り検出用のＥＤＣ（Ｅｒｒｏｒ  Ｄｅｔｅｃｔｉｏｎ  Ｃｏｄｅ）を付加して２０５２バイトとし、２０２では、２１６バイトのユーザデータごとに３２バイトのパリティを付加するＬＤＣ符号化を行っている。ＬＤＣ符号化されたデータに対して、誤り訂正能力を向上させるために所定の規則でインターリーブ２０３を行う。ユーザデータに対して、アドレス及びサブコードは、２０４で、記録するデータ及び記録位置に対応してアドレス及びサブコードを生成し、２０５にて３０バイトのデータに対して３２バイトのパリティを付加するＢＩＳ符号化を行う。ＢＩＳ符号化されたデータに対して、誤り訂正能力を向上させるために所定の規則でインターリーブ２０６を行う。インターリーブされたＬＤＣとＢＩＳは、２０７にてＬＤＣとＢＩＳの順序が合うように並べて、２０８で１−７ｐｐ変調を施されて記録媒体に記録される。ここでインターリーブは２０３と２０６独立に示したが、２０７での配置後に行っても構わない。本図面には、記載していないが、データをランダム化させるために、あらかじめユーザデータに乱数を付加するスクランブルといわれる処理を施す場合もある。
【０００５】
ＬＤＣ符号化は、ＲＳ（リードソロモン）符号により、２１６個のデータに、３２個のパリティが付加され２４８バイト×１５２バイトの構成となる。これを２個併せたものでＬＤＣデータは構成されている。
【０００６】
ここで、図３に示したデータの構成を２個併せて、図４に示すような記録するためのＬＤＣデータ構成とする。この時、例えば特許文献１の第７図に示すように、複数のＬＤＣ符号化による符号語のいずれかの１バイトを複数の符号語について交互に配置するように組み合わせることで、記録ブロックを構成することも出来る。つまり、図５に示したようにＬＤＣの２個のデータ構成をそれぞれＡ／Ｂとし、それぞれから１バイトずつのデータを交互に配置して、Ａの１番目のデータ、Ｂの１番目のデータ、Ａの２番目のデータ、Ｂの２番目のデータ、……、というように組み合わせて配置しても良い。また、ＢＩＳも同様に複数の符号語について交互に並べ替えながら配置しても良い。これらＬＤＣとＢＩＳを組合せ、１５５バイトおきに同期を合せるためにＳＹＮＣコードを付加し、図４の記録データブロックの構成となる。
【０００７】
通常、データの記録再生を行うシステムでは、上記のよう例にもあるように誤り訂正の符号化、復号化や、インターリーブ、またはデータバッファの役割の為に、データを一時的にＲＡＭなどのメモリに貯えて、処理を行うのが一般的である。（例えば、特許文献２等参照。）ＲＡＭは大きく分けるとＳＲＡＭ（Ｓｔａｔｉｃ  ＲＡＭ）とＤＲＡＭ（Ｄｙｎａｍｉｃ  ＲＡＭ）の２種類がある。ＤＲＡＭは一般的にＳＲＡＭよりもアクセス速度が遅い上に、制御回路が複雑になるが、ＳＲＡＭよりも安価で容量が大きいため、ＰＣをはじめ広く使われている。ＤＲＡＭは一般にアクセス時間、サイクル時間がＳＲＡＭよりも遅いという欠点を持っているため、アクセス時間を実効的に早くする手法として、例えばページモードという高速アクセスモードを使って、アクセス速度の向上を図っている。ＤＲＡＭの読み出しは次のような順序で行われる。行アドレスによりワード線を選択し、そのワード線に接続されるメモリセルのデータをすべてセンスアンプに送る。次に列アドレスによりセンスアンプ群の中のいくつかを選択し、そのデータを出力バッファに送る。したがって、センスアンプの出力が確定した後は、列アドレスを変更するだけで別のメモリセルのデータをアクセスすることができる。ページモードは、列アドレスの変更によってアクセスするもので、データはセンスアンプから出力端子に送られるだけなので、通常のサイクルに比べてアクセス時間が短くなる。
【０００８】
ＤＲＡＭに付加機能を追加して、さらにアクセス時間、サイクル時間を早くしたＤＲＡＭの一つにＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  ＤＲＡＭ）があげられる。ＳＤＲＡＭは、インタフェースを同期回路にすることにより、外部クロックに同期して連続にデータ入出力ができ、高速転送を可能にしたＤＲＡＭである。動作制御はＲＡＳ（Ｒｏｗ  Ａｄｄｒｅｓｓ  Ｓｔｒｏｂｅ）、ＣＡＳ（ＣｏｌｕｍｎＡｄｄｒｅｓｓ  Ｓｔｒｏｂｅ）、ＷＥ（Ｗｒｉｔｅ  Ｅｎａｂｌｅ）を組み合わせたコマンドにより行い、コマンド入力およびデータの入出力はすべて外部クロックに同期する。また、バーストモードによりクロックに同期して連続にデータの入出力ができる。さらに、メモリ内部は２つあるいは４つのバンク（エリア）に分割されており、それぞれを独立にコントロールすることが可能である。通常のＤＲＡＭは１バンク構成であるため、行アドレスを変えた場合は必ずプリチャージ時間が必要であり、その間はデータ出力を止める必要がある。ＳＤＲＡＭは複数のバンクを持つため、例えば２つのバンクを交互にアクセスすれば、従来行アドレスの切り換え時に必要だったプリチャージ時間を見かけ上隠すことができる。
【０００９】
【非特許文献１】
「Ｏｐｔｉｃａｌ  Ｄｉｓｃ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｒｅｃｏｒｄｉｎｇ」（Ｊｐｎ．  Ｊ．  Ａｐｐｌ．Ｐｈｙｓ．
Ｖｏｌ．３９（２０００）Ｐｔ．  １，  Ｎｏ．２Ｂ  Ｆｉｇ．２）
【特許文献１】
特開２００２−１１１５１４号公報（第１２頁、第７図）
【特許文献２】
特開平１１−９８４６２号公報（第３−４頁、第４、５図）
【００１０】
【発明が解決しようとする課題】
図４に示した記録ブロックの構成では同一ブロック内に符号長、インターリーブが異なる２種類の符号が含まれているため、各々に対応した符号化方法が必要となる。
【００１１】
また、一般にＤＲＡＭはアクセス時間、サイクル時間がＳＲＡＭよりも遅いという欠点を持っており、アクセス速度の向上を図るために前述のような高速アクセスモードを用意している。しかし、前述の高速アクセスモードには同一の行アドレス内という条件が付く。
【００１２】
ＤＲＡＭの使用例として、特許文献２にはＤＶＤ再生装置の誤り訂正用のメモリとして使用する例が記載されている。ＤＶＤに採用されている誤り訂正符号はＣＤ、ＤＡＴ等でも用いられているＣＩＲＣ（Ｃｒｏｓｓ  Ｉｎｔｅｒｌｅａｖｅ  Ｒｅｅｄ−Ｓｏｌｏｍｏｎ  Ｃｏｄｅ）であり、内符号パリティＰＩ（Ｐａｒｉｔｙ  Ｉｎｎｅｒ）と外符号パリティＰＯ（Ｐａｒｉｔｙ  Ｏｕｔｅｒ）による高い訂正能力を持つ。データは、１バイト（８ビット）単位に区切られ、識別アドレスが付加されてセクタが構成され、１６セクタを集めてマトリックスをなし、列方向のデータには第２の誤り訂正符号であるＰＯ符号が付加され、行方向のデータとＰＯ符号に対し第１の誤り訂正符号であるＰＩ符号が付加されている。１セクタは２ｋバイトのデータを持ち、１つの訂正ブロックは１６セクタで３２ｋバイトのデータと誤り訂正符号ＰＩ、ＰＯとで構成される。この時、データの時間的な順序としては、概ねＰＩ系列と同様に横方向に並んでおり、また、記録媒体上に記録されている時にも、データの順序と同様に横方向の順序で記録されている。よって、ＤＶＤの場合には、記録時にデータが入力される順序と、符号化などのエンコード処理を行って記録媒体に記録するデータの順序が同じであり、また、再生時に記録媒体からデータが読み出される順序と、復号化などのデコード処理を行って出力するデータの順序が同じであることを示す。
【００１３】
ここで、先に図２，３，４を用いて説明したデータの構成では、データの入出力の順序と、記録媒体に記録再生するデータの順序が異なるため、それに応じたＲＡＭ割り当てを用いる必要がある。
【００１４】
本発明の目的は、このようなデータの順序での入出力と記録再生に最適なＤＲＡＭ制御を備えたデータ再生装置を提供することにある。
【００１５】
【課題を解決するための手段】
上述の２種の異なる符合に対する符号化復号化の課題に対しては、データの入力を行う入力回路と、データに符号化処理を行う第１の符号化回路と、アドレス情報または付加情報に対して符号化を行う第２の符号化回路と、前記第１及び第２の符号化回路の符号化処理を行った後のデータをデータの入力の順序とは異なる順序で、出力する符号化装置において、前記第１及び第２の符号化に伴い、夫々の符号化の途中もしくは符号化後のデータを異なるメモリ上に一時的に蓄えることで実現できる。
【００１６】
また、データの入力順と出力順が異なる記録再生フォーマットを実現するために、データの入力を行う入力回路と、データに復号化処理を行う第１の復号化回路と、アドレス情報または付加情報に対して復号化を行う第２の復号化回路と、前記第１及び第２の復号化回路の復号化処理のためにデータを一時的に蓄えるメモリと、前記第１及び第２の復号化処理を行った後のデータをデータの入力の順序とは異なる順序で、出力する復号化装置において、前記メモリの高速アクセスの方向と、データの入力もしくは出力の順序にて高速な方向と、同じ方向に合わせるようにメモリ上にデータを配置することで、高速記録再生するシステムを実現できる。
【００１７】
【発明の実施の形態】
本発明の実施例について図を用いて説明する。
【００１８】
まず図８を用いて、本実施例における記録再生でのデータの流れの一例を説明する。記録データは、７０１のデータ入出力バスを介して外部から入力される。７０２データ入力Ｉ／Ｆでは、例えばＰＣ内部のバスであればＡＴＡＰＩのように、データを特定の単位ごとに受け取る。これを記録媒体に記録するために、７０３でエンコード処理を行う。このとき、通常は７０４メモリ上にデータを蓄えながら、エンコードに必要な、符号生成、インターリーブ、スクランブルなどの処理を行う。エンコード処理されたデータを７０５で変調し、記録媒体７０６に記録する。再生時には、記録媒体７０６から読み出された再生データを、７０８にて復調してメモリ７０４に蓄える。７０９デコードでは、メモリ７０４からデータを読み出して、記録時に行われた処理に応じたデコード処理を行う。デコード後のデータは、７０９出力Ｉ／Ｆを介して、データ入出力バス７０１から出力する。ここで、デコードの際に行われる誤り訂正は、データ入出力に渡す時にデコードしながら出力する場合もあるが、通常は誤り訂正を終えた後に一旦メモリ（ＲＡＭ）上に蓄え、再度データ出力Ｉ／Ｆに渡す。ＲＡＭへ書き込むデータのレートは、入力データに対しては入力の転送レートまたは、その符号化後のデータの転送レート、記録媒体に記録する書き込み速度のシステムとしての限界または記録媒体の限界速度、これらを換算することでＲＡＭへの書き込み速度を比較することができる。この情報は、（図示していない）システム制御において、入出力のレートを把握すること、システムの書き込み速度、記録媒体に書き込まれている最高記録速度から知ることができる。
【００１９】
次に図１は、本発明の一実施例であり、図４に示した記録データブロックを構成するためのＲＡＭ上の配置例を示したものである。ここで、ＲＡＭは一方向に高速アクセスが可能なＤＲＡＭを例にして示すが、大容量で高速アクセスが可能なメモリであればこれに限定しない。図中、太実線にて示した横の矢印の方向は、ＲＡＭの行方向であり、高速アクセスが可能である。記録時にはデータは、ＥＤＣ付加され、ＬＤＣ符号化の後、ＲＡＭ上にデータを記録していく。ここでは、○で示したものをデータの配置される単位とし、例えばこれが８ビットであれば、８ビットずつのデータとしてＲＡＭ上に高速に記録していく。また、ＢＩＳは同ＲＡＭ上の別の領域に符号化して配置する。または、ＢＩＳはデータ量が小さいため、別のＲＡＭ上、例えばＬＳＩ内部に内蔵される内蔵ＲＡＭを用いても良い。記録媒体に記録するデータは、図中、太点線にて示した縦の矢印の方向にＲＡＭから読み出され、変調をされて記録される。このとき、記録データにインターリーブが施される場合には、ＲＡＭからの読み出しアドレスをそれに対応させることで、インターリーブが可能である。勿論、インターリーブを施してＲＡＭに一時蓄えても良い。ＢＩＳは、ＬＤＣデータの３８バイトごとに挿入されるタイミングで順次読み出される。また、ＬＤＣとＢＩＳを別の領域に配置することで、ＬＤＣとＢＩＳが異なるインターリーブの場合でも、それぞれＲＡＭ読み出しアドレスを独立に制御することで、異なるインターリーブを施すことが出来る。
【００２０】
ここに示した事例では、記録するためのデータが高速に入力され、記録媒体に記録するデータの読み出しが入力より遅い場合のＲＡＭ上のデータ配置として示している。このようなデータ配置とすることで、例えばデータの入力がＡＴＡＰＩのようなパーソナルコンピュータ（ＰＣ）の内部のデータバスのように、高速にデータ転送を行うシステムの場合でも、高速にＲＡＭ上に記録データを書き込むことが可能であり、記録媒体に記録する速度に合わせて、データを読み出すことが出来る。このＲＡＭ上のデータ配置は、再生時にも用いることができ、記録媒体からデータを読み出す速度が低速で一定であるのに対して、出力データの転送レートが非常に高速である場合には、データ出力を連続で高速読出し可能なように、本実施例に示したＲＡＭ上のデータ配置を用いることが可能である。
【００２１】
本実施例においては、図４の記録データのブロック構成に合わせて説明するために、ＲＡＭの行方向を２１６バイト×２＋３２バイト×２の長さで示したが、この長さには特に限定されない。ＲＡＭの行方向の長さについては、使用するＲＡＭのサイズによっても異なるがページモードでのデータのサイズの整数倍で、それを越えない範囲で近い長さほど、効率よいアクセスが可能となる。もちろん、その場合には、その行方向の長さに応じて、記録ブロックの列方向の長さも変化する。
【００２２】
図６は、図１に示したＲＡＭ上でのエンコード処理を行う時の、エンコードの記録システムの構成の一例を示したものである。本実施例は記録媒体にデータを記録するためにエンコード処理を行うシステムを例として用いるが、必ずしも記録媒体に記録する必要は無く、データに何らかの処理を施すためにメモリ上で操作を行うシステムであれば、特に限定はしない。５０１はＡＴＡＰＩなどによるデータ入力、５０２では、入力されたデータ２０４８に対して４バイトのＥＤＣを付加し、５０３では２１６バイト単位のデータに対して３２バイトのパリティを付加するＬＤＣ符号化を行う。このデータを５０５アドレス制御を行いながら、５０４メモリ１に書き込む。また、５０６ＢＩＳ符号化では、アドレスとサブコード情報３０バイトに３２バイトのパリティを付加し、５０７メモリ２のアドレス制御しながら書き込む。ここで、アドレス制御５０５では、ＬＤＣ符号化、及びＢＩＳ符号化後のデータを書き込む時に、インターリーブを施しながら書き込んでも構わない。また、ＲＡＭ１およびＲＡＭ２からの記録データの読み出し時にインターリーブを行いながら、読み出しても構わない。５０８のＳＷでは、ＬＤＣ符号化データとＢＩＳ符号化データが異なるＲＡＭに書き込まれている場合には、それぞれのデータを記録媒体に記録するタイミングで切り替えながら、変調５０９へ送る。変調５０９では、ＲＡＭから読み出されたデータに変調を施しながら記録媒体５１０に記録する。このようにメモリをＬＤＣ用とＢＩＳ用に別に備えることで、夫々が異なるインターリーブ規則であっても、独立に処理することが可能になる。
【００２３】
図１３は、図６に示した記録システム構成を半導体集積回路化した場合の構成の一例である。１３０１は、半導体集積回路としてまとめられる構成であり、ここでＢＩＳはデータ量が少ないため、５０７メモリ２は、例えばＬＳＩ内部に内蔵されるＳＲＡＭを用いることも可能である。
【００２４】
また、図７は、図６に示した２個のメモリを１個のメモリで共用化した構成を示す。図６と同じ番号のものは、同様の機能であることを示す。６０１メモリは、ＬＤＣ符号化及びＢＩＳ符号化データを一時蓄えるものであり、書き込み時または読出し時に、アドレス制御６０２によりインターリーブを行いながら、ＲＡＭ上に書き込みまたは読み出される。ＲＡＭ上のデータを読み出して、変調を行い記録媒体に記録する。このようにＲＡＭを共有化した構成とすることによりアドレス制御は複雑になるが、使用するＲＡＭを１個にできるため回路構成を簡略化し、実装する部品を低減できる。
【００２５】
図９は、図１の実施例に対して、記録媒体に記録するデータの転送速度が早いシステムでの、ＲＡＭ上のデータ配置例を示したものである。図中、太実線にて示した横の矢印の方向は、先に述べた例とは異なり、記録データの順にＲＡＭの行方向に配置した例であり、この方向に高速アクセスが可能である。データの入力に対しては、太点線にて示した縦の矢印の方向にＲＡＭに書き込まれる。この方向はＲＡＭの行方向ではないため、高速アクセスに適していない。よってこの場合には、２つもしくは４つ等にバンク（エリア）として分割し、アクセスの高速化を図ることができる。
【００２６】
このように入力データの転送に比べて、記録媒体への書き込みの速度が特に高速であることを要求されるのは、例えば、データのバックアップなどの場合に信頼性を確保するために、同じ入力データに対して記録データを複数回、記録媒体上の異なる位置に記録す場合などが考えられる。また、入力データの転送レートは、接続している機器同士の最も低速な転送レートに依存するため、高速化できないような場合がある。しかし、記録媒体の記録レートは、常に高速化が進んでおり、媒体への最適な記録速度が高速な場合もあるため、入力データに対して記録レートが高速な場合も生じる。このような場合には、記録媒体に間欠的に高速で記録することで、動作時間を短くすることができ、消費電力を抑えるとともに、記録動作に伴う発熱も抑えることができる。
【００２７】
また、再生時も記録時と同様に、記録媒体からの読出し速度が速ければ、図９と同様のＲＡＭ配置とし、デコード処理を行うことも可能である。
【００２８】
これらに示した例のように、データの入出力の転送レート及び記録媒体への書き込み・読出し速度によって、最適なＲＡＭ上でのデータ配置にすることより、エンコード・デコード処理を行うことができる。また、図６，７，８には記載していないが、システム全体を制御するシステム制御回路により、高速にデータの受け渡しを行う処理の場所を判別し、それに合わせてＲＡＭ上でのデータ配置を選択する。このようなシステム構成とすることで、高速のデータ記録再生及び入出力が可能となる。
【００２９】
図１０は、図６に示した記録システムの構成の別の一実施例を示したものである。図５と同じ番号のものは同様の機能であることを示す。本実施例は、ＲＡＭのデータの単位が１６ビットの場合である。ＬＤＣ符号化されたデータは、２系列分まとめて、夫々から１バイトずつをあわせて１６ビットのデータとし、これを１００２メモリ１上に記録していく。このとき、１００３アドレス制御も同様に１６ビット単位の制御を行う。また、メモリからの読出す時には、１００２メモリ１からの読出しは１６ビット単位となり、５０７メモリ２からの読出しは１バイト（８ビット）単位となる。これらを図４に示したデータ順となるようにアドレス制御して変調５０９に送る。この場合には、図１に示したＲＡＭ上のデータの単位を表す○は１６ビット単位となる。
【００３０】
次に、図１１は、記録再生を同時に行う場合、所謂“追っかけ再生”を行う場合等でのＲＡＭの構成の一例を示した図である。ＲＡＭ全体を、エンコード用領域とデコード用領域とに分割し、記録再生処理を行うものである。記録のために外部から入力されたデータは、エンコード用領域でエンコード処理を行い、記録媒体から再生されたデータはデコード用領域でデコード処理を行うようにする。このようにＲＡＭの領域を分割することで、記録再生のためのエンコード・デコード処理を同時に行うことも可能である。もちろん、各領域の中で、図１に示したようにＬＤＣ領域とＢＩＳ領域を分けても構わない。
【００３１】
ここで、特殊な例として、記録媒体への書き込みと再生データの出力データの転送レートが、記録媒体からの読出しと記録データの入力レートより高速である場合に、記録時には図８のようなデータ配置とし、再生時には図１に示したデータ配置となるようにする。もちろん、データの転送レートの関係が逆の場合には、配置方式を逆の方式とする。このように記録と再生でＲＡＭのデータ配置の方式を切り替えることも可能である。
【００３２】
図１２は、図１１に示したＲＡＭの領域分割を、記録ブロック（６４ｋバイト）単位で、適宜分割するようにした場合の配置例である。ＲＡＭを６４ｋバイト単位で分割し、記録データ及び再生データが書き込まれた順に、領域を記録または再生領域として使用していく。例えば最初の記録データが書き込まれる時に、６４ｋバイトのエンコードエリア１を確保し、再生データが来た場合には、デコードエリア２を確保する。しばらくは夫々のエリアが埋まるまで、各記録再生データの書き込みを行い、各領域が終わったら次の領域を確保する。例えばデコードエリア４への書き込みが終わった時に、エンコードエリア３にはまだ空きがある場合には、続けてデコードエリア５を確保する。その後、エンコードエリア３への書き込みが終了したら、エンコードエリア６を確保する。このようなＲＡＭ上のデータ配置とすることで、記録／再生の動作に合わせてＲＡＭの使用率を分配することができ、ＲＡＭを無駄なく使用することができデータバッファとしてのマージンを確保することができる。
【００３３】
図１４は、図６に示した記録システムの構成に対して再生システムの構成の一例を示したものである。１４１０の記録媒体から読み出された再生データは、１４０９で復調処理され１４０８ＳＷでＬＤＣ符号語とＢＩＳ符号語に振り分けられる。ここで、この振り分けタイミングは所定の間隔で付加されている同期信号から判定できる。ＬＤＣ符号語とＢＩＳ符号語は、一旦１４０４メモリ１と１４０７メモリ２に蓄えられる。このとき、１４０５アドレス制御によって各メモリ上に配置される。１４０３ＬＤＣ復号では、１４０４メモリ１からデータを読出しＬＤＣ符号による誤り訂正を行った後、訂正後のデータをメモリ１に記憶する。データ出力時には訂正後に蓄えたデータをメモリ１から読み出して、１４０２ＥＤＣチェックを行い、１４０１データ出力からデータを外部に出力する。または、データ出力時にＬＤＣ符号化による誤り訂正とＥＤＣチェックを行うことも可能である。１４０６ＢＩＳ復号は、メモリ２からデータを読み出して誤り訂正を行い、訂正後のアドレス情報をアドレス制御に送るとともに、アドレス及びサブコード情報をシステム制御に送る。このようにＲＡＭを使用したシステム構成とすることで、記録ブロック構成に対応した再生システムを実現することができる。
【００３４】
以上、これまでに示した実施例により、記録／再生のデータ入出力、及び記録媒体への書き込み読出し、速度に合わせて最適なＲＡＭ上でのデータ配置を行い、記録再生システムを実現することが可能になる。
【００３５】
【発明の効果】
以上のように本発明によれば、二つの異なる符号化に対応するように二つのＲＡＭ領域で符号語を蓄えるようにしてデータのエンコードを行い、二つのＲＡＭからの読出し時にデータの並べ方を記録信号順になるようにすることで、ＲＡＭの構成を最適化した。また、転送レートの高いデータの順序に対してＲＡＭの高速アクセスモードと同じ方向になるようにＲＡＭ上でのデータ配置することで高転送レートに対応したシステムを実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例であり記録データブロックを構成するためのＲＡＭ上の配置例を示した図である。
【図２】データを記録するための記録ブロックを構成するデータのエンコードの流れを示す図である。
【図３】ＬＤＣ符号の構成を示す図である。
【図４】非特許文献１に記載されている記録データのブロック構成を示す図である。
【図５】ＬＤＣの２個のデータの構成を示す図である。
【図６】エンコードの記録システムの構成の一例を示す図である。
【図７】本発明の別の一実施例であり２個のメモリを１個のメモリで共用化した構成を示す図である。
【図８】本実施例における記録再生でのデータの流れの一例を示す図である。
【図９】記録媒体に記録するデータの転送速度が早いシステムでのＲＡＭ上のデータ配置例を示す図である。
【図１０】本発明の記録システムの構成の別の一実施例を示す図である。
【図１１】本発明の記録再生を同時に行う場合のＲＡＭの構成の一例を示す図である。
【図１２】本発明のＲＡＭの領域分割を、適宜分割するようにした場合の配置例を示す図である。
【図１３】エンコードの記録システムを半導体集積回路で構成した時の一例を示す図である。
【図１４】デコードの再生システム構成の一例を示す図である。
【符号の説明】
５０１…データ入力、５０２…ＥＤＣ付加、５０３…ＬＤＣ符号化、５０５…アドレス制御、５０４…メモリ１、５０６…ＢＩＳ符号化、５０７…メモリ２、５０８…ＳＷ、５０９…変調。
【図１】
2004328175.tif 000003
【図２】
2004328175.tif 000004
【図３】
2004328175.tif 000005
【図４】
2004328175.tif 000006
【図５】
2004328175.tif 000007
【図６】
2004328175.tif 000008
【図７】
2004328175.tif 000009
【図８】
2004328175.tif 000010
【図９】
2004328175.tif 000011
【図１０】
2004328175.tif 000012
【図１１】
2004328175.tif 000013
【図１２】
2004328175.tif 000014
【図１３】
2004328175.tif 000015
【図１４】
2004328175.tif 000016