(57)【要約】【課題】本発明は、プリント配線基板にＬＳＩと共にバイパス用コンデンサとして実装され、コア基板を薄化し小型化を図ることにより寄生インダクタンスの発生を抑制し、パッケージ特性を向上した薄膜コンデンサ装置を提供する。【解決手段】コア基板２０に溝２１ａ〜２１ｅを形成した後、第１の導電体膜２４を形成するとともに各溝内に第１の導電体を充填する。第１の導電体膜上に金属膜２５を形成した後、該金属膜の選択的陽極酸化により誘電体膜２６を生成する。該誘電体膜上に第２の導電体膜２９を形成し、第２の導電体膜に接続された電極３３ａ〜３３ｅを形成する。コア基板の背面部分を各溝まで取り除いた後、各溝内の第１の導電体に接続する電極３５ａ〜３５ｅを形成する。誘電体膜を挟む第１の導電体膜と第２の導電体膜によりコンデンサが形成される。【選択図】　　　図１
2004128333.tif 000002
【特許請求の範囲】
【請求項１】
コア基板面上に形成された下部電極と、
前記下部電極上に形成された金属膜から生成された誘電体膜と、
前記誘電体膜上に形成された上部電極と、
前記下部電極から前記コア基板の反対面に延びる第１の導電体とを有し、
第１の導電体に第１の電極パッドを設け、前記上部電極に接続された第２の導電体に第２の電極パッドを設けた薄膜コンデンサ装置。
【請求項２】
前記金属膜は、タンタル又はチタンであり、
前記誘電体膜は、前記タンタル又はチタンが陽極酸化されて生成されることを特徴とする請求項１に記載の薄膜コンデンサ装置。
【請求項３】
第１の導電体は、前記コア基板に開けられた溝内に前記下部電極の形成時に充填され、
前記コア基板の反対面は、該コア基板が前記溝まで研磨されて形成されることを特徴とする請求項１又は２に記載の薄膜コンデンサ装置。
【請求項４】
前記金属膜は、選択的に陽極酸化されることにより、誘電体膜領域と第１及び第２の金属膜領域とに区分され、
第１の金属膜領域の下面には前記下部電極に接続された第１の導電体が接続され、
第１の金属膜領域の上面には第３の導電体が接続され、
第２の金属膜領域の上面には前記上部電極に接続された第２の導電体が接続され、
第２の金属膜領域の下面には第４の導電体が接続され、
第１乃至第４の導電体の夫々に第１乃至第４の電極パッドを設け、前記誘電体膜領域と、前記上部電極と、前記下部電極とでコンデンサが形成されることを特徴とする請求項２又は３に記載の薄膜コンデンサ装置。
【請求項５】
請求項４に記載の薄膜コンデンサ装置と、外部接続端子を有する積層配線回路とを内蔵し、
前記薄膜コンデンサ装置に設けられた第１の電極パッドと第４の電極パッドが前記積層配線回路に接続され、前記薄膜コンデンサ装置に設けられた第２の電極パッドと第３の電極パッドに半導体装置が接続されることを特徴とする薄膜コンデンサ装置の実装モジュール。
【請求項６】
複数の前記薄膜コンデンサ装置が内蔵され、
前記薄膜コンデンサ装置の夫々に設けられた第１の電極パッドと第４の電極パッドが前記積層配線回路に接続されていることを特徴とする請求項５に記載の実装モジュール。
【請求項７】
コア基板の第１の面に所定深さの溝を形成した後、第１の面上に第１の導電体膜を形成するとともに前記溝内に第１の導電体を充填するステップと、
第１の導電体膜上に金属膜を形成した後、該金属膜の陽極酸化により誘電体膜を生成するステップと、
前記誘電体膜上に第２の導電体膜を形成し、第２の導電体膜に接続された第１の電極を形成するステップと、
前記コア基板の反対側に係る第２の面部分を取り除いた後、前記溝内の第１の導電体に接続する第２の電極を形成するステップとを含む薄膜コンデンサ製造方法。
【請求項８】
第１の面に互いに離れた第１の溝と第２の溝を形成した後、第１の面上に第１の導電体膜を形成するとともに第１及び第２の溝内に第１の導電体を充填するステップと、
第１及び第２の溝が形成されてない部分に対応する前記金属膜を前記誘電体膜に生成するステップと、
第１の溝と第２の溝に係る第１の導電体膜を絶縁体で分離するステップと、
第１の溝に対応する前記金属膜上の第２の導電体膜を取り除いた後、前記金属膜上に第２の導電体膜と絶縁した第３の電極を形成するステップと、
第２の溝に充填された第１の導電体膜に接続され、第２の電極と絶縁した第４の電極を形成するステップを含むことを特徴とする請求項７に記載の薄膜コンデンサ製造方法。
【請求項９】
前記金属膜は、タンタル又はチタンであり、
前記誘電体膜は、前記タンタル又はチタンを陽極酸化することによって生成されることを特徴とする請求項７又は８に記載の薄膜コンデンサ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージに組み込まれる薄膜コンデンサ装置と、その製造方法に関し、特に、プリント配線基板にＬＳＩと共に実装される薄膜コンデンサであり、寄生インダクタンスの発生を抑制でき、コア基板を薄化することによりコンデンサ装置の小型化を図ることができる薄膜コンデンサ装置、その実装モジュール及びその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器に使用されているディジタルＬＳＩ半導体装置は、演算速度の高速化及び低消費電力化による電源電圧の低減が進められている。このＬＳＩにおけるインピーダンスの急激な変動などによって、ＬＳＩの動作電源電圧が不安定になるので、この電源電圧を安定させ、かつ、ＬＳＩの電圧電源ラインとグランドラインとの間にバイパス用コンデンサが配置されている。また、高速動作ディジタルＬＳＩは、より高周波（ＧＨｚ）領域での安定した動作が要求されており、そのため、高周波ノイズを低減させ、高周波ノイズによるＬＳＩの誤動作を防止するようにしている。
【０００３】
従来のバイパス用コンデンサには、チップコンデンサが使われ、このチップコンデンサは、マザーボードである回路基板上にＬＳＩチップ近傍に設けて実装されるが、チップコンデンサとＬＳＩチップとの間で配線の引き回しが必要となり、そのため、これらのリード間では比較的大きなインダクタンスが存在する。従って、チップコンデンサを設けても、高速動作のＬＳＩに対しては、電源電圧変動の抑制及び高周波ノイズの低減の効果は少なくなってしまう。
【０００４】
バイパス用コンデンサの配置は、基板回路の等価直列抵抗及び等価直列インダクタンスを低減するためであり、バイパス用コンデンサとＬＳＩとの間の配線の引き回しによるインダクタンスの増加は、バイパス用コンデンサの高周波特性を妨げる結果となっている。そこで、ＬＳＩの直下にバイパス用コンデンサを配置することによって、ＬＳＩとバイパス用コンデンサとの配線距離を最短にしてインダクタンスを低減させることが提案されている（例えば、特許文献１を参照）。
【０００５】
この提案された従来のバイパス用コンデンサの実装について、図５にその概略構成を示した。ＬＳＩ１と回路基板３との間に、一つのＬＳＩに対する一つのコンデンサ装置として、バイパス用コンデンサを内蔵する複数のコンデンサ装置２が積層され、配置されている。このコンデンサ装置２の積層によって、実装面積を増やさずにバイパス用コンデンサの容量を大きくするようにしている。図５では、ＬＳＩ１を１つ示したが、実際には、回路基板３の表面に、複数のＬＳＩ１が搭載されるとともに、その裏面にも、ＬＳＩが搭載される場合もある。このような構成によって、マルチチップモジュールに実装において、寄生インダクタンスを低減して、ＬＳＩ１の高周波領域での動作を安定させ、しかも、回路動作の高速化を図っている。
【０００６】
そこで、図５に示されるコンデンサ装置２に内蔵されるバイパス用コンデンサの内部構成について、図６にその概略断面で示した。
【０００７】
このバイパス用コンデンサ３の製造手順を説明すると、基板１０は、シリコン単体又はシリコン含有絶縁膜、或いは、サファイアからなり、基板１０に、スルーホール１１ａ乃至１１ｅを形成し、この各スルーホール内に導電体を充填するとともに基板１０の上面に導電体膜１２を形成する。導電体膜１２をパターニングして下部電極を形成後、下部電極上に誘電体による容量絶縁膜１３を形成する。そして、容量絶縁膜１３上に上部電極となる導電体膜１４を形成する。さらに、上下の両面に絶縁膜１５及び１６が形成され、上部電極パッド１７ａ乃至１７ｅと下部電極パッド１８ａ乃至１８ｅとが設けられて、バイパス用コンデンサ３が作成される。
【０００８】
図６に示されるバイパス用コンデンサ３では、上部電極パッド１７ａ及び１７ｅがＬＳＩ１の電源ラインに、上部電極パッド１７ｂ及び１７ｄがＬＳＩ１のグランド（ＧＮＤ）ラインに、さらに、上部電極パッド１７ｃが信号ラインに夫々接続される。また、下部電極パッド１７ａ及び１７ｅが回路基板３の電源ラインに、下部電極パッド１８ｂ及び１８ｄが回路基板３のグランド（ＧＮＤ）ラインに、さらに、下部電極パッド１８ｃが回路基板３の信号ラインに夫々接続される。
【０００９】
このバイパス用コンデンサの製造にあたっては、基板１０の表面から裏側まで貫通したスルーホールを形成しており、これには、ドライエッチング技術や、レーザーを用いた加工技術で微細なスルーホールを形成することができる。基板１０に開けられた各スルーホール内に導電体１１が充填され、基板１０上において、下部電極１２と、容量絶縁膜１３と、上部電極１４とが、この順に積層されてなるコンデンサが形成されている。これにより、実装面積の小さいコンデンサ装置の製造を可能にしている。
【００１０】
また、容量絶縁膜１３中に、上部電極１４及び下部電極１２と対向して、少なくとも１つの中間電極を介在させている。この中間電極が電気的に浮いた状態にある場合、上部電極１４及び下部電極１２の間には複数のコンデンサが直列に形成されることになる。これにより、直列接続されたコンデンサのうち一部のコンデンサの電極同士がショートしても、一部のコンデンサは、コンデンサとしての機能を保持しているので、コンデンサ装置自体が不良にならない。従って、コンデンサ装置の歩留りおよび信頼性を向上させることができる。
【００１１】
これにより、上部電極１４と誘電体膜１３と下部電極１２からなるコンデンサを並列に接続する構成とすることができるので、大きな容量のコンデンサ装置を容易に製造することができる。また、マザーボードである回路基板に、半導体装置であるＬＳＩとコンデンサ装置とを積層して相互接続し、モジュール化することができる。即ち、コンデンサ装置の上面の接続電極に対応する位置にＬＳＩの接続電極を形成し、コンデンサ装置下面の接続電極に対応する位置に回路基板の接続電極を形成しておくと、それらの接続電極同士が対応するように、ＬＳＩ、コンデンサ装置及び回路基板を積層して配置することができる。
【００１２】
これにより、最短距離でＬＳＩとコンデンサ装置、コンデンサ装置と回路基板を上下方向で夫々相互接続が可能となり、このため、半導体装置及び回路基板とコンデンサ装置との配線距離を短くすることができ、回路配線のインダクタンスを低減することができるので、高周波数領域での回路動作の性能向上を図ることができる。
【００１３】
【特許文献１】
特開２００２−８９４２号公報
【００１４】
【発明が解決しようとする課題】
一方、マザーボードであるセラミック回路基板にコンデンサを内蔵してＬＳＩとコンデンサとの配線距離を短くしてインダクタンスを低減させる構成によるコンデンサ装置の場合においては、セラミック回路基板による場合に容量絶縁膜の材料である高誘電体の焼成温度が７００℃と高温であること、強誘電体を積層する製造上の難しさ、コンデンサ内蔵のセラミックス回路基板の歩留り向上に限界があること、配線ピッチを小さくする上でのセラミック回路基板へのスルーホールの微細加工に限界があることなどの問題があった。
【００１５】
上述した構成による従来のバイパス用のコンデンサ装置によれば、これらの問題に対処することができるようになり、高速ディジタルＬＳＩに対応したバイパス用のコンデンサ装置を製造でき、高周波領域に対応するための、回路基板への実装面積が小さく、かつ大きな容量をもつコンデンサ装置を提供することができた。
【００１６】
ところで、上述の従来のコンデンサ装置では、コンデンサの形成の基礎となるコア基板１０に、厚さが３００μｍであり、シリコン単体又はシリコン含有絶縁膜、或いは、サファイアなどを用いているが、ＬＳＩ側の上部電極パッド１７ａ乃至１７ｅと回路基板側の下部電極パッド１８ａ乃至１８ｅとを接続するために、導電体が充填されるスルーホール１１ａ乃至１１ｅを開けている。このコア基板１０の厚さは、コア基板１０に各スルーホールが開けられた以降、コンデンサ装置の厚さを決めるものとなる。
【００１７】
最近においては、ディジタルＬＳＩの動作により高速特性が求められ、コンデンサ装置をより小型化し、ＬＳＩとコンデンサ装置との間、そして、コンデンサ装置と回路基板との間の配線長をより短くして、寄生インダクタンスを低減し、パッケージの特性を向上する必要がある。そのため、コンデンサ装置を構成するコア基板の厚さをより薄くし、特に、５０μｍ以下のような薄さとすることが期待されている。しかし、従来のコンデンサ装置では、コンデンサ形成の手順において、各スルーホールを最初に開けざるを得ず、製造上、このコア基板自体の厚さを薄くすることには限界があるという問題がある。
【００１８】
また、図６に示されたバイパス用コンデンサ３において、そのコンデンサの容量絶縁膜１３には、スパッタリングされた高誘電体材料を用いているが、処理中の熱によるコア基板の歪発生などを防止するために、低温プロセスでコンデンサを形成する必要がある。
【００１９】
そこで、本発明は、上述の問題点を鑑みてなされたものであり、大きな容量を容易に得ることができ、かつ微細加工が可能で、回路基板への実装面積を小さくすることができる薄膜コンデンサ装置、その実装モジュール及び製造方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
以上の課題を解決するため、本発明では、コア基板面上にバイパス用コンデンサを形成した薄膜コンデンサ装置において、コア基板面上に形成された下部電極と、前記下部電極上に形成された金属膜から生成された誘電体膜と、前記誘電体膜上に形成された上部電極と、前記下部電極から前記コア基板の反対面に延びる第１の導電体とを有し、第１の導電体に第１の電極パッドを設け、前記上部電極に接続された第２の導電体に第２の電極パッドを設けた。
【００２１】
そして、前記金属膜は、タンタル又はチタンであり、前記誘電体膜は、前記タンタル又はチタンが陽極酸化されて生成されることとし、第１の導電体は、前記コア基板に開けられた溝内に前記下部電極の形成時に充填され、前記コア基板の反対面は、該コア基板が前記溝まで研磨されて形成されることとした。
【００２２】
さらに、前記金属膜は、選択的に陽極酸化されることにより、誘電体膜領域と第１及び第２の金属膜領域とに区分され、第１の金属膜領域の下面には前記下部電極に接続された第１の導電体が接続され、第１の金属膜領域の上面には第３の導電体が接続され、第２の金属膜領域の上面には前記上部電極に接続された第２の導電体が接続され、第２の金属膜領域の下面には第４の導電体が接続され、第１乃至第４の導電体の夫々に第１乃至第４の電極パッドを設け、前記誘電体膜領域と、前記上部電極と、前記下部電極とでコンデンサが形成するようにした。
【００２３】
また、本発明による薄膜コンデンサ装置の実装モジュールでは、上記の薄膜コンデンサ装置と、外部接続端子を有する積層配線回路とを内蔵するようにし、前記薄膜コンデンサ装置に設けられた第１の電極パッドと第４の電極パッドが前記積層配線回路に接続され、前記薄膜コンデンサ装置に設けられた第２の電極パッドと第３の電極パッドに半導体装置が接続されることとし、さらに、複数の前記薄膜コンデンサ装置が内蔵され、前記薄膜コンデンサ装置の夫々に設けられた第１の電極パッドと第４の電極パッドが前記積層配線回路に接続されるようにした。
【００２４】
また、本発明による薄膜コンデンサ装置の製造方法において、コア基板の第１の面に所定深さの溝を形成した後、第１の面上に第１の導電体膜を形成するとともに前記溝内に第１の導電体を充填するステップと、第１の導電体膜上に金属膜を形成した後、該金属膜の陽極酸化により誘電体膜を生成するステップと、前記誘電体膜上に第２の導電体膜を形成し、第２の導電体膜に接続された第１の電極を形成するステップと、前記コア基板の反対側に係る第２の面部分を取り除いた後、前記溝内の第１の導電体に接続する第２の電極を形成するステップとを含めた。
【００２５】
さらに、第１の面に互いに離れた第１の溝と第２の溝を形成した後、第１の面上に第１の導電体膜を形成するとともに第１及び第２の溝内に第１の導電体を充填するステップと、第１及び第２の溝が形成されてない部分に対応する前記金属膜を前記誘電体膜に生成するステップと、第１の溝と第２の溝に係る第１の導電体膜を絶縁体で分離するステップと、第１の溝に対応する前記金属膜上の第２の導電体膜を取り除いた後、前記金属膜上に第２の導電体膜と絶縁した第３の電極を形成するステップと、第２の溝に充填された第１の導電体膜に接続され、第２の電極と絶縁した第４の電極を形成するステップを含めることとした。
【００２６】
前記製造方法における前記金属膜は、タンタル又はチタンであり、前記誘電体膜は、前記タンタル又はチタンを陽極酸化することによって生成されることとした。
【００２７】
【発明の実施の形態】
次に、本発明の薄膜コンデンサ装置とその製造方法に関する実施形態について、図１乃至図４を参照して説明する。
【００２８】
上述した従来のコンデンサ装置では、コンデンサ装置の基礎部分となるコア基板の上側と下側と電気的に接続するために、コンデンサ形成の最初において、コア基板を貫通し導電体を充填できるスルーホールを開けていた。このときのコア基板の厚さは、配線中の寄生インダクタンスの低減という観点では、できるだけ薄い方がよいということになるが、コア基板への種々の処理における取り扱い易さなどの生産性の都合から、その厚さに限界があり、ＬＳＩのより高周波領域における動作に対応することができなかった。
【００２９】
そこで、本実施形態における薄膜コンデンサ装置においては、コア基板には、複数の溝を形成し、下部電極を形成する導電体を充填し、バイパス用コンデンサをコア基板上に形成後、該コア基板のコンデンサ形成と反対側の背面を該導電体までを研磨により取り去るようにした。この露出した導電体に下部電極パッドを形成した。これにより、コア基板に上側と下側に貫通する孔を形成する必要がなくなり、コア基板自体の厚さをより薄くすることができる。
【００３０】
また、従来のコンデンサ装置では、容量絶縁膜が、高誘電率の酸化金属のスパッタリングによって生成されているが、本実施形態の薄膜コンデンサ装置では、コア基板に、リコン単体又はシリコン含有絶縁膜、或いは、サファイアなどの他にも、有機材料基板をも使用できるように、より低温のプロセスで処理するため、さらには、コア基板の熱による歪を低減することをも考慮して、容量絶縁膜には、バルブ金属膜を生成後に、選択的に陽極酸化するようにした。このような生成手法を採用することにより、従来のコンデンサ装置では、下部電極をパターニングした後に容量絶縁膜をスパッタリングしているところから、上部電極の平坦性が損なわれていたが、本実施形態の薄膜コンデンサ装置では、コア基板表面に形成された導電膜上に重ねてバルブ金属膜を形成した後に、選択的に高誘電体膜を生成するようにして、コンデンサの平坦化を図り、よって、コア基板上に形成されるコンデンサの厚さの低減をも図ることができる。
【００３１】
そこで、本実施形態による薄膜コンデンサ装置の構成について、図１に示した。図１は、コンデンサ装置の断面を示しており、膜の厚さ、電極などの大きさは、説明の都合により、部分的に誇張した概略の構成で示した。上部電極パッド３３ａ及び３３ｅがＬＳＩ１の信号ラインに、上部電極パッド３３ｂ及び３３ｄがＬＳＩ１のグランド（ＧＮＤ）ライン又は電源ラインに、さらに、上部電極パッド３３ｃが電源ラインもしくはＧＮＤラインに夫々接続され、また、下部電極パッド３５ａ及び３５ｅが回路基板３の信号ラインに、下部電極パッド３５ｂ及び３５ｄが回路基板３のグランド（ＧＮＤ）ラインもしくは電源ラインに、さらに、下部電極パッド３５ｃが回路基板３の電源ラインもしくはＧＮＤラインに夫々接続される。
【００３２】
図１の薄膜コンデンサ装置では、コア基板２０にシリコン単体を使用した場合の例を示しており、下部電極などの導電体がコア基板２０と絶縁されるように、第１の絶縁膜２２が設けられている。コア基板２０が、有機材料などの絶縁性であれば、この第１の絶縁膜２２は、不要である。
【００３３】
この第１の絶縁膜２２上に、下部電極となる第１の導電体２４、バルブ金属、例えば、タンタルによる金属膜２５が形成されている。この金属膜２５には、コンデンサを形成する領域のみに対して陽極酸化された高誘電体膜２６が生成されている。第３の絶縁膜２８によって、金属膜２５と第１の導電体２２が複数に分離され、複数の下部電極が形成されている。金属膜２５上には、第２の導電体２９が形成され、第４の絶縁膜３１によって絶縁されて上部電極を形成している。第３の導電体３３が形成されて、上部電極パッド３３ａ乃至３３ｅが取り付けられる。
【００３４】
コア基板２０の裏面には、第５の絶縁膜３４が設けられ、第１の溝２１ａ乃至２１ｅ内の第１の導電体２４に下部電極パッド３５ａ乃至３５ｅが取り付けられる。ここで、金属膜２５の陽極酸化されなかった領域は、その上面に第２の導電体２９が接触し、その下面に第１の導電体２４が接触しているため、上部電極パッド３３ａ乃至３３ｅの夫々と、それらに対応する下部電極パッド３５ａ乃至３５ｅとの電気信号の電流路となっている。第３の絶縁膜２８は、金属膜２５を電気的に分離する役割も持っている。
【００３５】
以上のように、本実施形態の薄膜コンデンサ装置は、コア基板２０の上面において、第１の導電体２４の下部電極と第２の導電体２９の上部電極とで、高誘電体膜２６を挟む構成によって、バイパス用コンデンサを形成している。
【００３６】
次に、図１に示された構成による本実施形態の薄膜コンデンサ装置の製造手順について、図２及び図３を参照して説明する。ここで、示される製造手順によるものも、コア基板に、シリコン単体を使用した場合を例にしている。
【００３７】
先ず、バイパス用コンデンサが形成される予定の基板となる厚さより厚い所定厚さを有するコア基板２０の片方の表面において、下部電極パッド３５ａ乃至３５ｅに接続される深さの第１の溝２１ａ乃至２１ｅを、エッチングなどにより開ける。そして、第１の溝の内周面を含めてコア基板２０全体の表面に、例えば、熱酸化によって、酸化ケイ素による第１の絶縁膜２２を成膜する。コア基板２０の裏面にも、第２の絶縁膜２３が成膜される。第２の絶縁膜２３は、後の工程における保護膜として機能する。この状態を図２（ａ）に示した。
【００３８】
次いで、第１の絶縁膜２２上に、例えば、銅によるめっきなどで、第１の導電体膜２４を成膜するが、第１の溝２１ａ乃至２１ｅ内にも、第１の導電体２４が充填され、第１の導電体膜２４を所定厚さにすることにより、第１の導電体膜２４の表面は、平坦なものとなる。そして、所定厚さの金属膜２５をスパッタによって第１の導電体膜２４上に形成する。金属膜２５の材料には、コンデンサの特性を考慮して、タンタルＴａを用いた。チタンＴｉでもよく、低温の陽極酸化により高誘電体膜を生成できれば採用することができる。
【００３９】
その後、金属膜２５上で第１の溝２１ａ乃至２１ｅの存在部分をマスキングするなどして、金属膜２５のマスキングされていない領域について陽極酸化する。このマスキングにより、金属膜２５の上面で見たとき、高誘電体膜領域と金属膜領域とに区分される。この陽極酸化は、１００℃程度の通常の方法によるものであり、タンタルＴａを金属膜２５の面について選択的に酸化タンタルにし、高誘電体膜２６を生成する。この高誘電体膜２６の厚さは、金属膜２５の膜厚方向で調整できる。金属膜２５の膜厚全部を高誘電体膜２６としてもよく、金属膜２５の表面部分に止めておくこともできるが、バイパス用コンデンサの容量で決まる。ここでの金属膜２５の表面は、高誘電体膜２６が選択的に生成された後においても平坦性を維持している。この段階での製造状態が図２（ｂ）に示されている。
【００４０】
その後、図２（ｃ）に示されるように、エッチングなどによって、第１の導電体膜２４と金属膜２５とを合わせてパターニングする。このパターニングによる複数の第２の溝２７が、下部電極を分離形成する。従って、第２の溝２７は、第１の絶縁膜２２の上面までの深さである。
【００４１】
次に、パターニングされた複数の第２の溝２７に第３の絶縁膜２８が形成される。第３の絶縁膜２８は、分離形成された下部電極を互いに絶縁するものである。第３の絶縁膜２８は、金属膜２５の表面の平坦性を損なわない程度に、パターニング時にその頭部が残されている。その様子が、図２（ｄ）に示されている。
【００４２】
そこで、金属膜２５の上に、銅などをスパッタリング又はめっきによって、第２の導電体膜２９を成膜する。そして、高誘電体膜２６が生成されている領域を上部電極となるように、第２の導電体膜２９をパターニングして、複数の第３の溝３０を形成する。この状態が、図３（ｅ）に示される。
【００４３】
続いて、複数の第３の溝３０にも埋め込まれ、さらには、第２の導電体膜２９を覆うように、第４の絶縁膜３１が成膜される。そして、第１の溝２１ａ乃至２１ｅの位置に対応する部分のみを、エッチングなどにより、成膜された第４の絶縁膜３１を除去し、複数の第４の溝３２を形成する。この状態が、図３（ｆ）に示される。
【００４４】
次いで、図３（ｇ）に示されるように、銅などのめっきにより、第４の絶縁膜３１上に第３の導電体膜３３を成膜する。成膜された第３の導電体膜３３をパターニングすることによって、上部電極パッド３３ａ乃至３３ｅを形成する。
【００４５】
そして、コンデンサが形成されたコア基板２０の裏側において、第２の絶縁膜２３を除去し、第１の溝２１ａ乃至２１ｅ内に充填された第１の導電体２４が露出するまで、コア基板２０自体を研磨する。第１の導電体２４が露出したところで、第５の絶縁膜３４を全面に成膜する。この状態が、図３（ｈ）に示される。
【００４６】
さらに、第１の導電体２４の位置する部分の第５の絶縁膜３４を除去し、銅めっきなどで第４の導電体３５を成膜する。そして、この第４の導電体３５をパターニングすることにより、下部電極パッド３５ａ乃至３５ｅを形成する。これで、１枚のシリコン単体によるコア基板上にバイパス用コンデンサを形成された図１に示される薄膜コンデンサ装置が製造されたことになる。
【００４７】
これまで、本実施形態による薄膜コンデンサ装置の構成とその製造手順について、説明してきたが、図５に示されるように、本実施形態の薄膜コンデンサ装置を実際にＬＳＩの真下に配置した具体的実施例を、図４に示した。
【００４８】
図４に示した具体例では、図１に示された本実施形態による薄膜コンデンサ装置がパッケージ４０の内部に埋め込まれている。図４では、薄膜コンデンサ装置の一つを中心に示している。パッケージ４０の上面に、薄膜コンデンサ装置の上部電極パッド３３ａ乃至３３ｅが配列されるように、埋め込まれている。そして、薄膜コンデンサ装置の下部電極パッド３５ａ乃至３５ｅは、パッケージ４０内に組み込まれた多層配線４１に接続されている。パッケージ４０の下側の面には、図５に示されたＩ／Ｏピン４と同様の役割を持ち、積層配線４１に接続された接続端子４２が設けられている。
【００４９】
パッケージ４０の内部に設けられた積層配線４１は、図５の例に対応させると、回路基板３の配線に相当し、パッケージ４０が回路基板の役割を担っている。パッケージ４０の上面に配列された上部電極パッド３３ａ乃至３３ｅには、ＬＳＩの対応電極が接続され、パッケージ４０には、同様の薄膜コンデンサ装置が複数埋め込まれており、薄膜コンデンサ装置の各々にＬＳＩを搭載することができる。
【００５０】
この様に、薄膜コンデンサ装置と積層配線とを一体的にモジュール化することにより、配線を可能な限り短くすることができ、配線による寄生インダクタンスを低減することができる。しかも、パッケージの更なる小型化を図ることができる。
【００５１】
【発明の効果】
以上のように、本発明による薄膜コンデンサ装置では、コア基板に、複数の溝を形成し、下部電極を形成する導電体を充填し、バイパス用コンデンサをコア基板上に形成後、該コア基板のコンデンサ形成と反対側の背面を該導電体までを研磨により取り去り、この露出した導電体に下部電極パッドを形成したので、コア基板に上側と下側に貫通する孔を形成する必要がなくなり、最終的な薄膜コンデンサ装置におけるコア基板自体の厚さをより薄くすることができ、薄膜コンデンサ装置を小型化できる。そのため、導電体の長さを短くでき、寄生インダクタンスの低減を図れる。
【００５２】
しかも、薄膜コンデンサ装置におけるコア基板の薄化が最終プロセスになっているので、基板の取り扱いが容易となり、生産性が向上する。
【００５３】
また、薄膜コンデンサを構成する高誘電体膜の生成に、タンタル又はチタンによる金属膜の陽極酸化を用いているので、薄い高誘電体膜を生成できるところから、大容量のコンデンサを形成でき、結果的に、薄膜コンデンサ装置を小型化することができる。そして、低温プロセスでコンデンサを形成できるので、コア基板の歪を防止できる。
【００５４】
さらに、第１の導電体、金属膜、そして、第２の導電体を順次に重ねて成膜する製造手順となっているので、形成されるコンデンサの平坦性を確保できることとなり、薄膜コンデンサ部分の薄化を図ることができる。
【００５５】
本発明の薄膜コンデンサ装置を積層配線とともにパッケージ化してＬＳＩ直下に実装することにより、バイパスコンデンサが電極近傍に設置されることになり、ＬＳＩの駆動電源電圧の安定性向上を図ることができ、パッケージの特性向上となる。
【図面の簡単な説明】
【図１】本発明の実施形態による薄膜コンデンサの構成を説明する断面図である。
【図２】本実施形態の薄膜コンデンサの製造方法を工程順に説明するための断面図である。
【図３】図２に続く製造方法を工程順に説明するための断面図である。
【図４】本実施形態の薄膜コンデンサ装置をパッケージ化し、回路基板に組み込まれた状態を説明する図である。
【図５】従来のコンデンサ装置をＬＳＩと共にプリント配線基板上に実装した状態を説明する図である。
【図６】従来のコンデンサ装置の構成を説明する断面図である。
【符号の説明】
１…ＬＳＩ
２…コンデンサ装置
３…回路基板
４…Ｉ／Ｏピン
２０…コア基板
２１ａ乃至２１ｅ…第１の溝
２２…第１の絶縁膜
２３…第２の絶縁膜
２４…第１の導電体（下部電極）
２５…金属膜
２６…誘電体膜
２７…第２の溝
２８…第３の絶縁膜
２９…第２の導電体（上部電極）
３０…第３の溝
３１…第４の絶縁膜
３２…第４の溝
３３、３３ａ〜３３ｅ…第３の導電体（表面電極パッド）
３４…第５の絶縁膜
３５、３５ａ〜３５ｅ…第４の導電体（裏面電極パッド）
４０…コンデンサパッケージ
４１…積層配線
４２…接続端子
【図１】
2004128333.tif 000003
【図２】
2004128333.tif 000004
【図３】
2004128333.tif 000005
【図４】
2004128333.tif 000006
【図５】
2004128333.tif 000007
【図６】
2004128333.tif 000008