(57)【要約】【課題】１本の入出力信号で、固有のＣＲ時定数による信号の立ち上がり時間の遅延回路、カウンタから出力される一定周期のパルス信号を用いることで、基板上で設定された多値の固定情報を認識できる電子回路を提供することである。【解決手段】比較器ではＩ／Ｏポートから入力された信号とカウンタからのパルス信号を比較し、どのパルスでＩ／Ｏポート信号がＨになったかを検出し、ヒットしたパルス番号をレジスタに出力する。最終的にはレジスタに格納された値１〜４が読み込み値として返される。例えば、ＳＷ１＝ＯＮ時は抵抗はＲ１とＲ５の並列となり１ｋΩとなる。その際の立ち上がり波形は１となり、パルス１で一致し、値１がレジスタに格納される。同様にＳＷ２〜４の何れかがＯＮの時はそれぞれ値２〜４が読み込まれる。ＳＷ１〜ＳＷ４が全てオフの時は、Ｒ５の抵抗となり最も立ち上がりが遅く、４でも検出されないため、０が読み込まれる。【選択図】        図１
2004260418.tif 000002
【特許請求の範囲】
【請求項１】
特定用途向集積回路の入出力ポートにおいて、
各々の値が相違する複数個の抵抗と、この各々の抵抗に設けられたスイッチと、これらと接続したコンデンサーを有し、前記スイッチを切り替えることでその抵抗値とコンデンサーによる時定数により信号の立ち上がり時間に固有の遅延をもたらす遅延手段と、
この遅延手段からの信号を受信する受信手段と、
この受信手段で受信した信号から一定レベルの電圧を検知する検知手段と、
一定のパルス信号を発生させるカウンタと、
前記検知手段で検知した一定レベルの信号と、このカウンタからのパルス信号を比較する比較手段と、
この比較手段による比較の結果、どのパルスで入力信号が一定レベルの電圧になったかを検出する検出手段と、
この検出手段で検出した一致したパルス番号を格納するレジスタと、を備え、
このレジスタに格納された値を読み取ることにより１本のポート信号で多値の情報を検出することを特徴とする電子回路。
【請求項２】
前記カウンタが発生するパルスの発生間隔を任意の値に設定する設定手段をさらに設けたことを特徴とする請求項１記載の電子回路。
【請求項３】
前記抵抗および前記スイッチの数を任意の値に設定することで、１信号当たりの情報数を設定可能なことを特徴とする請求項１または請求項２記載の電子回路。
【発明の詳細な説明】
【０００１】
本発明は、プリンタ装置用制御基板で用いる電子回路に関する。
【０００２】
【従来の技術】
従来、制御回路基板において、情報識別用としてＡＳＩＣ（特定用途向集積回路）に汎用Ｉ／Ｏポートを必要な情報分設けているが、１ポート（信号）当たりＨ／Ｌの２ビットの情報しか得られないため、必要情報数分のポート数を増設しなければならなかった。そのため、多くの情報を得ようとすると多数のポートを設ける必要があった。
この入力ポート数を減らすための技術として、以下の特許文献１に記載の技術があった。
【特許文献１】
特開２０００−３０６４５１
特許文献１の技術では、スイッチ操作検出回路に、固有のＣＲ時定数を各スイッチ接続信号にもたせ、外部スイッチ押下により対応するスイッチ回路の微分パルスを生成し、そのパルス幅により１本の入力信号で多値の情報を識別することを可能にしている。
【０００３】
【発明が解決しようとする課題】
ところで、最近では識別情報の需要が増えてきており、それによるＡＳＩＣのＩ／Ｏピン数の増加が問題になっている。
特許文献１記載の技術では、１本の入力信号で多値情報を識別可能としているが、システム稼動中に外部トリガ（スイッチ）により、マイクロプロセッサ、ＡＳＩＣ等に割込み情報として検知させるのが目的となっており、スイッチ押下による微分パルスを入力ＩＣ内のゲート素子で矩形波に整形しそのパルス幅と比較する手段が必要になり、又チャタリング防止・判別の対応も必須のため、ある固定情報を読み込む回路としては問題があった。
【０００４】
そこで、本発明の目的は、１本の入出力信号で、信号のディレクションの変更、固有のＣＲ時定数による信号の立ち上がり時間の遅延回路、及びＡＳＩＣ内のカウンタから出力される一定周期のパルス信号を用いることで、基板上で任意に設定された多値の固定情報を認識できる電子回路を提供することである。
本発明の第２の目的は、検出回路のサンプリング周波数／カウンタ値を任意にプログラミング設定可能とすることで、外部ＣＲ定数に合わせた最適な検出回路を提供することである。
本発明の第３の目的は、外付けプルアップ抵抗を可変抵抗素子にし、検出パルス数／周期を任意にプログラミング可能とすることで、１信号当たりの検出情報数を任意に増やせる電子回路を提供することである。
【０００５】
【課題を解決するための手段】
請求項１記載の発明では、特定用途向集積回路の入出力ポートにおいて、電子回路が、各々の値が相違する複数個の抵抗と、この各々の抵抗に設けられたスイッチと、これらと接続したコンデンサーを有し、前記スイッチを切り替えることでその抵抗値とコンデンサーによる時定数により信号の立ち上がり時間に固有の遅延をもたらす遅延手段と、この遅延手段からの信号を受信する受信手段と、この受信手段で受信した信号から一定レベルの電圧を検知する検知手段と、一定のパルス信号を発生させるカウンタと、前記検知手段で検知した一定レベルの信号と、このカウンタからのパルス信号を比較する比較手段と、この比較手段による比較の結果、どのパルスで入力信号が一定レベルの電圧になったかを検出する検出手段と、この検出手段で検出した一致したパルス番号を格納するレジスタと、を備え、このレジスタに格納された値を読み取ることにより１本のポート信号で多値の情報を検出することにより、前記第１の目的を達成する。
【０００６】
請求項２記載の発明では、請求項１記載の発明において、前記カウンタが発生するパルスの発生間隔を任意の値に設定する設定手段をさらに設けたことにより、前記第２の目的を達成する。
請求項３記載の発明では、請求項１または請求項２記載の発明において、前記抵抗および前記スイッチの数を任意の値に設定することで、１信号当たりの情報数を設定可能なこととすることにより、前記第３の目的を達成する。
【０００７】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図１ないし図２を参照して詳細に説明する。
図１は、多値入力ポート回路図であり、図２は、各時定数による入力信号波形と検出パルス波形である。
ＩＣ１は、双方向汎用Ｉ／Ｏ（インプット／アウトプット）ポートを有するＩＣである。また、Ｂｕｆ１は、ＩＣ１内のＩ／Ｏポートに接続されるバッファであり、ディレクション切り替え、シュミットトリガ機能を備えている。シュミットトリガとは、入力電圧に対して上限値と下限値の２つのスレッシュド・レベルを持ち、これらの値より入力値が高くなるか、または低くなるかで状態が変化するフリップフロップをいう。
【０００８】
Ｒ１〜Ｒ５は、各々固定抵抗を示している。ＳＷ１〜ＳＷ４は、ＤｉｐＳＷ／ＪＰ端子台等の回路切替えスイッチである。
Ｃ１は、Ｉ／Ｏ信号の入力時の立ち上がり遅延を生成するためのコンデンサーである。波形１〜４は、ＩＣ１に接続されるＩ／Ｏポート信号の波形で、入力モード時ＳＷ１〜ＳＷ４の開閉に対応するＲ１〜Ｒ４、及びＣ１による時定数回路から固有の立ち上がり遅延波形が生成される。
Ｐｕｌｓｅ１〜Ｐｕｌｓｅ４は、ＩＣ内のカウンタから出力されるパルス信号で、Ｉ／Ｏポートを読み込み時に任意の一定周期で検出ビット分のパルスが出力されるようになっている。
【０００９】
本実施例において、１ポート当たりの多値情報数を４値とした場合の動作実施例を図１〜２を用いて説明する。
ＩＣ１からＩ／Ｏポートを読み込みを行うと、Ｂｕｆ１のディレクションが出力になり”Ｌ”をドライブする。
一定期間経過後、Ｂｕｆ１のディレクションが入力になり、同時にＩＣ１内のカウンタが起動し始める。
ポートが入力モードになったため、ポート信号は、外付けのプルアップ抵抗Ｒ１〜Ｒ５、Ｃ１による時定数回路により、固有の遅延時間をもって”Ｈ”レベルに立ち上がり（波形１〜波形４）、Ｂｕｆ１のシュミット入力を通してＩＣ１内の比較器に入力される（シュミット：２Ｖに達した時点で”Ｈ”を認識して出力する）。
一方、カウンタからは、予めプログラミングされた一定周期のパルス信号がディレクション切替えと同時に比較器に出力される（Ｐｕｌｓｅ１〜Ｐｕｌｓｅ４）。
【００１０】
比較器ではＩ／Ｏポートから入力された信号とカウンタから出力されるパルス信号を比較（ＡＮＤ）し、Ｐｕｌｓｅ１〜Ｐｕｌｓｅ４のどのパルスでＩ／Ｏポート信号が”Ｈ”になったかを検出する。そして、そのヒットしたＰｕｌｓｅ番号をＩＣ１内のレジスタに出力する。
最終的にはレジスタに格納された値（１〜４）が読み込み値として返される。
例えば、ＳＷ１＝ＯＮ時はプルアップ抵抗はＲ１とＲ５の並列となり約１ｋΩとなる。
その際の立ち上がり波形は図２の波形１となり、Ｐｕｌｓｅ１で一致（ヒット）し、値”１”がレジスタに格納され読み込まれる。
同様にＳＷ２〜４の何れかがＯＮの時はそれぞれ値”２”〜”４”が読み込まれる。
ＳＷ１〜ＳＷ４が全てＯＦＦの時は、Ｒ５のプルアップ抵抗となり最も立ち上がりが遅くなり、Ｐｕｌｓｅ４でも検出されないため、”０”が読み込まれる。
【００１１】
【発明の効果】
請求項１記載の発明では、ＡＳＩＣ等の汎用入出力ポートにおいて、ある入出力信号の抵抗値をスイッチにより切替えることで、その抵抗値とコンデンサーによる時定数により信号の立ち上がり時間に固有の遅延をもたせ、その信号をＡＳＩＣで受け、入力信号が所定値になると”Ｈ”レベルを検出し、別途内蔵カウンタからの一定のパルス信号と比較することで、どのパルスで入力信号が”Ｈ”になったかを検出し、その一致したパルス番号をレジスタに格納しその値を読み取ることで１本のポート信号で多値の情報を検出することが可能となる。
【００１２】
請求項２記載の発明では、検出回路のサンプリング周波数／カウンタ値を任意にプログラミング設定可能とすることで、外部ＣＲ定数に合わせた最適な検出回路を提供することが可能となる。
請求項３記載の発明では、抵抗を可変抵抗素子にし、検出パルス数／周期を任意にプログラミング可能とすることで、１信号当たりの検出情報数を任意に増やせることが可能となる。
【図面の簡単な説明】
【図１】本実施例に係る多値入力ポート回路図である。
【図２】各時定数による入力信号波形と検出パルス波形を示した図である。
【図１】
2004260418.tif 000003
【図２】
2004260418.tif 000004