(57)【要約】【課題】本発明の課題は、高周波特性ばらつきを抑制した小型電力増幅器モジュールに適した半導体装置を低コストで実現することである。【解決手段】本発明の骨子は、次の通りである。ヘテロ接合バイポーラトランジスタ（ＨＢＴ）を用いたモノリシック・マイクロ波集積回路（ＭＭＩＣ）において、エミッタ、ベース、コレクタそれぞれにビアホールを設け、そのうちの一つをＭＭＩＣ裏面でＨＢＴと相対する位置に設ける。ＭＭＩＣ裏面でＨＢＴと相対する位置以外に設けられたビアホールにおけるＭＭＩＣ基板側表面電極をいずれもＭＭＩＣ基板に接して設ける。【選択図】  図１
2004327604.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に少なくとも半導体素子を有し、前記半導体素子の所望領域へ接続される各導体層の当該半導体素子の外部への導出は、前記半導体基板の半導体素子が搭載される面とは反対側の面側から導出されていることを特徴とする半導体装置。
【請求項２】
前記半導体素子はヘテロ接合バイポーラトランジスタであり、前記ヘテロ接合バイポーラトランジスタのベース、エミッタ、及びコレクタの各々の領域へ接続される各導体層の当該ヘテロ接合バイポーラトランジスタの外部への導出は、前記半導体基板のベース、エミッタ、及びコレクタの領域が搭載される面とは反対側の面側から導出されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基板のベース、エミッタ、及びコレクタの領域が搭載される面が当該半導体基板の主面であり、その反対側の前記面が当該半導体基板の裏面であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
半導体基板に少なくともヘテロ接合バイポーラトランジスタを複数個有し、前記複数個のヘテロ接合バイポーラトランジスタの内の所望個数に対して、前記所望個数のヘテロ接合バイポーラトランジスタのベース、エミッタ、及びコレクタの各々の領域の当該ヘテロ接合バイポーラトラの外部への導出が、各領域毎に統合してなされることを特徴とする請求項２に記載の半導体装置。
【請求項５】
ヘテロ接合バイポーラトランジスタの少なくともコレクタ領域が、前記半導体基板を基準として、ベース層より半導体層の積層方向に上層にあることを特徴とする請求項２に記載の半導体装置。
【請求項６】
ヘテロ接合バイポーラトランジスタの少なくともエミッタ領域が、前記半導体基板を基準として、ベース層より半導体層の積層方向に上層にあることを特徴とする請求項２に記載の半導体装置。
【請求項７】
前記半導体基板の裏面の前記ヘテロ接合バイポーラトランジスタと相対する位置に第１の開口、前記ヘテロ接合バイポーラトランジスタと相対する位置と別異の位置に、第２及び第３の開口を有し、前記ヘテロ接合バイポーラトランジスタのベース、エミッタ、及びコレクタの各々の領域へ接続される各導体層の当該ヘテロ接合バイポーラトランジスタの外部への導出が、前記第１、第２、及び第３の開口を通してなされることを特徴とする請求項２に記載の半導体装置。
【請求項８】
前記ヘテロ接合バイポーラトランジスタはコレクタトップ型を有し、上記第１の開口はエミッタビアホール、上記第２及び第３の開口はそれぞれベースビアホール、コレクタビアホールであることを特徴とする請求項２に記載の半導体装置。
【請求項９】
前記第１の開口には前記半導体基板のベース、エミッタ、及びコレクタの領域が搭載される面とは反対側の面側に延在する導体層と、前記第２及び第３の開口のそれぞれには前記半導体基板のベース、エミッタ、及びコレクタの領域が搭載される面よりこの面と反対側の面にまたがって形成された各導体層とを有し、且つ前記第１、第２、第３の開口は互いに電気的に分離されていることを特徴とする請求項２に記載の半導体装置。
【請求項１０】
前記第１の開口には前記半導体基板のベース、エミッタ、及びコレクタの領域が搭載される面とは反対側の面側に延在する導体層と、前記第２及び第３の開口のそれぞれには前記半導体基板のベース、エミッタ、及びコレクタの領域が搭載される面よりこの面と反対側の面にまたがって形成された各導体層とを有し、且つ前記第１、第２、第３の開口は互いに電気的に分離されていることを特徴とする請求項７に記載の半導体装置。
【請求項１１】
前記第２及び第３の開口における前記半導体基板のベース、エミッタ、及びコレクタの領域が搭載される面側に形成される前記導体層が、前記半導体基板に接していることを特徴とする請求項７に記載の半導体装置。
【請求項１２】
少なくとも半導体素子部を搭載した半導体基板を準備する工程、
前記半導体素子部以外の前記半導体基板を選択的に露出する工程、
前記半導体基板に絶縁膜を被覆する工程、
前記絶縁膜の所望個所を選択的に除去する工程、
こうして準備した半導体基板に、金属層を被覆する工程、
少なくとも前記絶縁膜を選択的に除去した領域を覆って前記金属層を存在させるように、前記金属層を選択的に除去する工程、
前記半導体基板の前記金属層が存在する面と反対側の面より且つ前記金属層が存在する領域に対応する領域に開口を形成する工程、
前記金属層に電気的に接続する導体層を、前記開口を介して形成する工程、
を少なくとも有することを特徴とする半導体装置の製造方法。
【請求項１３】
前記半導体基板の前記金属層が存在する面と反対側の面で且つ前記金属層が存在する領域に対応する領域に開口を形成する工程は、前記半導体基板の前記半導体素子が搭載された面とは反対側の面より且つ前記半導体素子が存在する領域に対応する領域への開口の形成をも含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記半導体素子部はコレクタトップ型ヘテロ接合バイポーラトランジスタを有し、
前記半導体基板の前記金属層が存在する面と反対側の面より且つ前記金属層が存在する領域が少なくとも２つ存在し、その各々が前記ヘテロ接合バイポーラトランジスタのベース及びコレクタの各領域に接続される領域であり、
前記半導体基板の前記金属層が存在する面と反対側の面で且つ前記金属層が存在する領域に対応する領域に開口が、前記ベース及びコレクタの各領域に対するものであり、且つ
前記半導体基板の前記半導体素子が搭載された面とは反対側の面より且つ前記半導体素子が存在する領域に対応する領域への開口が、前記エミッタ各領域に対するものであることを、特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
半導体基板に少なくとも半導体素子を有し、
前記半導体素子の所望領域へ接続される各導体層の当該半導体素子の外部への導出は、前記半導体基板の半導体素子が搭載される面とは反対側の面側から導出されており、
前記半導体基板の半導体素子が搭載される面とは反対側の面側から導出端が、モジュール基板上の金属パッドと、金属バンプを介して電気的に接続されたことを特徴とする半導体モジュール。
【請求項１６】
前記半導体基板の半導体素子が搭載される面とは反対側の面側から導出端が前記半導体基板に設けられた開口を通してなされたことを特徴とする請求項１５に記載の半導体モジュール。
【請求項１７】
前記半導体素子がヘテロ接合バイポーラトランジスタであることを特徴とする請求項１６に記載の半導体モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置よりの導電体層の取り出し構造及び方法、更にはこうした半導体装置を用いた半導体モジュールに関するものである。本発明は、特にヘテロ接合バイポーラトランジスタを用いた電力増幅器に用いて有用である。
電力変換効率の高い電力増幅器を得るに有用である。
【０００２】
【従来の技術】
近年、移動体通信機の需要の急成長に伴い、通信機に用いる電力増幅器の研究開発が盛んに行われている。通信機の小型化ニーズに答えるため、半導体チップを小型化し、受動素子を内蔵させ、装置を小型化したモノリシックマイクロ波集積回路（ＭＭＩＣ：Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）が電力増幅器モジュールに内蔵されている。その中のトランジスタとしては電力密度が高く、小型化可能なヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）が主として用いられている。その中でも、特に小型化を指向した電力増幅器モジュールでは、金属バンプを用いてＭＭＩＣがセラミック基板にフェースダウン実装されていた。この技術の代表的な例は例えば、ソリッド  ステート  エレクトロニクス第３８巻第９号（１９９５年）第１６５３頁から第１６５６頁に見られる（非特許文献１）。尚、本願明細書では、以下、モノリシックマイクロ波集積回路をＭＭＩＣ、ヘテロ接合バイポーラトランジスタをＨＢＴと略記する。
【０００３】
【非特許文献１】
ソリッド  ステート  エレクトロニクス  第３８巻第９号（１９９５年）第１６５３頁から第１６５６頁（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ
Ｖｏｌ．３８  Ｎｏ．９  （１９９５）  ｐｐ．１６５３−１６５６）
【０００４】
【発明が解決しようとする課題】
これまでの代表的な技術を図９に示す。図９は電力増幅器モジュールの断面図である。これまでの代表的な製造法は、ＭＭＩＣ（１００）をモジュール基体にフェースダウンすることによっている。図９に例示するモジュール基体は、３枚の基板１２１、１２０、及び１２２が用いられている。基板１２０に、エミッタ用配線パッド１０１、ベース用配線パッド１０２、及びコレクタ用配線パッド１０３が配置されている。尚、パッケージには、比誘電率が８の低温焼成ガラスセラミックス基板が一般的に用いられてきた。基板１２１には開口が設けられ、この開口内にＭＭＩＣ（１００）が設けられている。尚、符号１０４はチップ部品からなる受動素子、１０５は伝送線路、１０６は金属バンプ、１０７はベース入力、１０８はコレクタ出力、１０９、１１０は接地面、１１１はサーマルビア、１１２はバイアス線路、１１３は金属キャップである。
【０００５】
図９の例では、フェースダウンの実装法を用いているので、金属バンプ１０６の高さにばらつきが発生する。この為、ＭＭＩＣ（１００）の表面と電力増幅器モジュール用基板（１２０）の表面との距離、例えば、図９中の距離ｄ２とｄ３がばらつく結果となる。従って、ＭＭＩＣ（１００）に対する寄生容量がばらつき、当該電力増幅器の高周波特性がばらついてしまう難点があった。
【０００６】
本発明の目的は、高周波特性ばらつきを抑制した電力増幅器モジュールに適した半導体装置を実現することである。本発明はより小型のモジュールを提供することが出来る。
【０００７】
本発明の他の目的は、上記半導体装置を低コストで作製することである。
【０００８】
【課題を解決するための手段】
本発明の骨子は、ＨＢＴを用いたＭＭＩＣにおいて、エミッタ、ベース、コレクタそれぞれに対応して開口（ビアホール）を設け、そのうちの一つ（第１のビアホール）をＭＭＩＣ裏面でＨＢＴと相対する位置に設けることにある。尚、こうした開口は通例ビアホール（ｖｉａ  ｈｏｌｅ）と称されている。
【０００９】
上記他の目的は、ＭＭＩＣ裏面でＨＢＴと相対する位置以外に設けられた第２および第３のビアホールにおけるＭＭＩＣ基板側表面電極をいずれもＭＭＩＣ基板に接して設けることにより達成される。
【００１０】
以下、上記発明の骨子に基づく本発明の諸側面を説明する。
【００１１】
第１の観点は、半導体基板に少なくとも半導体素子を有し、前記半導体素子の所望領域へ接続される各導体層の当該半導体素子の外部への導出は、前記半導体基板の半導体素子が搭載される面とは反対側の面側から導出されていることを特徴とする半導体装置である。
【００１２】
第２の観点は、前記半導体素子がヘテロ接合バイポーラトランジスタであることである。このことは高周波特性に優れた電力増幅器並びにこれを用いた半導体モジュールを提供するに有用である。
【００１３】
即ち、第１の観点に即せば、この形態では、ヘテロ接合バイポーラトランジスタのベース、エミッタ、及びコレクタの各々の領域へ接続される各導体層の当該ヘテロ接合バイポーラトランジスタの外部への導出は、半導体基板の裏面側からなされている。
【００１４】
即ち、第３の観点は、前記半導体基板のベース、エミッタ、及びコレクタの領域が搭載される面が当該半導体基板の主面であり、その反対側の前記面が当該半導体基板の裏面である。
【００１５】
第４の観点は、半導体基板に少なくともヘテロ接合バイポーラトランジスタを複数個有する形態が実用上重要である。即ち、半導体装置が集積回路であることである。
【００１６】
そして、この場合、複数個のヘテロ接合バイポーラトランジスタの内の所望個数に対して、所望個数のヘテロ接合バイポーラトランジスタのベース、エミッタ、及びコレクタの各々の領域の当該ヘテロ接合バイポーラトラの外部への導出が、各領域毎、即ち、所望のコレクタ、ベースなどがまとめてなされることが有用である。
【００１７】
第５の観点は、ヘテロ接合バイポーラトランジスタの少なくともコレクタ領域が、前記半導体基板を基準として、ベース層より半導体層の積層方向に上層にあること、即ち、コレクタトップ（Ｃｏｌｌｅｃｔｏｒ−ｔｏｐ）の形態である。
【００１８】
第６の観点は、ヘテロ接合バイポーラトランジスタの少なくともエミッタ領域が、前記半導体基板を基準として、ベース層より半導体層の積層方向に上層にある形態である。即ち、本発明はエミッタトップ（Ｅｍｉｔｔｏｒ−ｔｏｐ）の形態にも適用可能である。
【００１９】
第７の観点は、半導体基板の裏面の、ヘテロ接合バイポーラトランジスタと相対する位置に第１の開口、前記ヘテロ接合バイポーラトランジスタと相対する位置と別異の位置に、第２及び第３の開口を有しており、ヘテロ接合バイポーラトランジスタのベース、エミッタ、及びコレクタの各々の領域へ接続される各導体層の当該ヘテロ接合バイポーラトランジスタの外部への導出が、第１、第２、及び第３の開口を通してなされることを特徴とするものである。
【００２０】
第８の観点は、ヘテロ接合バイポーラトランジスタはコレクタトップ型を有し、第１の開口はエミッタビアホール、第２及び第３の開口はそれぞれベースビアホール、コレクタビアホールであるものである。
【００２１】
第９の観点は、第１の開口には前記半導体基板のベース、エミッタ、及びコレクタの領域が搭載される面とは反対側の面側に延在する導体層と、第２及び第３の開口のそれぞれには半導体基板のベース、エミッタ、及びコレクタの領域が搭載される面よりこの面と反対側の面にまたがって形成された各導体層とを有し、且つ第１、第２、第３の開口（即ち、開口が有する導体部）は互いに電気的に分離されている形態である。
【００２２】
第１０の観点は、第１の開口には前記半導体基板のベース、エミッタ、及びコレクタの領域が搭載される面とは反対側の面側に延在する導体層と、前記第２及び第３の開口のそれぞれには前記半導体基板のベース、エミッタ、及びコレクタの領域が搭載される面よりこの面と反対側の面にまたがって形成された各導体層とを有し、且つ前記第１、第２、第３の開口は互いに電気的に分離されていることを特徴とする形態である。
【００２３】
第１１の観点は、前記第２及び第３の開口における前記半導体基板のベース、エミッタ、及びコレクタの領域が搭載される面側に形成される前記導体層が、前記半導体基板に接している形態である。この形態は前記各開口の深さを等しくすることが出来、この開口の製造工程が容易となる。
【００２４】
次に、製造方法の諸観点について説明する。
【００２５】
第１２の観点は、少なくとも半導体素子部を搭載した半導体基板を準備する工程、
前記半導体素子部以外の前記半導体基板を選択的に露出する工程、
前記半導体基板に絶縁膜を被覆する工程、
前記絶縁膜の所望個所を選択的に除去する工程、
こうして準備した半導体基板に、金属層を被覆する工程、
少なくとも前記絶縁膜を選択的に除去した領域を覆って前記金属層を存在させるように、前記金属層を選択的に除去する工程、
前記半導体基板の前記金属層が存在する面と反対側の面より且つ前記金属層が存在する領域に対応する領域に開口を形成する工程、
前記金属層に電気的に接続する導体層を、前記開口を介して形成する工程、
を少なくとも有する半導体装置の製造方法である。
【００２６】
第１３の観点は、
前記半導体基板の前記金属層が存在する面と反対側の面で且つ前記金属層が存在する領域に対応する領域に開口を形成する工程は、前記半導体基板の前記半導体素子が搭載された面とは反対側の面より且つ前記半導体素子が存在する領域に対応する領域への開口の形成をも含むことを特徴とする前項（１２）に記載した半導体装置の製造方法である。
【００２７】
第１４の観点は、
前記半導体素子部はコレクタトップ型ヘテロ接合バイポーラトランジスタを有し、
前記半導体基板の前記金属層が存在する面と反対側の面より且つ前記金属層が存在する領域が少なくとも２つ存在し、その各々が前記ヘテロ接合バイポーラトランジスタのベース及びコレクタの各領域に接続される領域であり、
前記半導体基板の前記金属層が存在する面と反対側の面で且つ前記金属層が存在する領域に対応する領域に開口が、前記ベース及びコレクタの各領域に対するものであり、且つ
前記半導体基板の前記半導体素子が搭載された面とは反対側の面より且つ前記半導体素子が存在する領域に対応する領域への開口が、前記エミッタ各領域に対するものであることを、特徴とする前項（１３）に記載した半導体装置の製造方法である。
【００２８】
次に、本発明の半導体モジュールの諸観点について説明する。
【００２９】
第１５の観点は、半導体基板に少なくとも半導体素子を有し、
前記半導体素子の所望領域へ接続される各導体層の当該半導体素子の外部への導出は、前記半導体基板の半導体素子が搭載される面とは反対側の面側から導出されており、
前記半導体基板の半導体素子が搭載される面とは反対側の面側から導出端が、モジュール基板上の金属パッドと、金属バンプを介して電気的に接続された半導体モジュールである。
【００３０】
第１６の観点は、前記半導体基板の半導体素子が搭載される面とは反対側の面側から導出端が前記半導体基板に設けられた開口を通してなされた前項（１５）に記載した半導体モジュールである。
【００３１】
第１７の観点は、前記半導体素子がヘテロ接合バイポーラトランジスタであることを特徴とする前項（１６）に記載した半導体モジュールである。
【００３２】
【発明の実施の形態】
本発明の目的を達成するための基本思想を述べれば次の通りである。ＨＢＴを用いたＭＭＩＣにおいて、ＭＭＩＣ裏面に第１、第２、第３のビアホールを設ける。このことによって、ＭＭＩＣを電力増幅器モジュール基板上にフェーアップ実装が可能となる。従って、ＭＭＩＣよりの導体層と基板の接続に基づく寄生容量を小さくすることが可能となる。更に、各導体層に起因する寄生容量のばらつきも規制することが可能となる。こうして、寄生容量のばらつきは抑制され、高周波特性に優れた電力増幅器モジュールを作製できる。
【００３３】
この場合、第１のビアホールを、ＭＭＩＣ裏面でＨＢＴと相対する位置に設けることにより、ＭＭＩＣ裏面への金属バンプ形成面積を最小化できる。この為、ＭＭＩＣ及びそれを用いた電力増幅器モジュールの小型化を実現することが出来る。
【００３４】
尚、図１４は電力増幅器の代表的な例である。電力増幅器では通常、図１４に示すように、ＨＢＴＱ１、Ｑ２はエミッタ接地で使用されるため、これらのＨＢＴをエミッタトップ型よりもコレクタトップ型とした方がＭＭＩＣ及び電力増幅器モジュールの小型化に望ましい。なぜならば、ＭＭＩＣに複数形成されるＨＢＴフィンガーに対し、コレクタトップのＨＢＴでは裏面エミッタとして共通となる第１のビアホールを形成できる。これに対し、エミッタトップのＨＢＴでは、コレクタ電極を共通化できないため、個々のフィンガーごとに微細なビアホールを形成し、ＭＭＩＣ裏面にそれらの取り纏め配線を設けなければならず、ＭＭＩＣが大型化してしまうからである。尚、図１４において、ＨＢＴＱ３及びＱ４はバイアス用であり、エミッタ接地では用いない。従って、これらのＨＢＴはエミッタトップ型で十分である。
【００３５】
又、前記の他の目的を達成するために、下記手段を取る。即ち、第２及び第３のビアホールにおけるＭＭＩＣ基板側の表面電極をいずれもＭＭＩＣ基板に接して設ける。このことにより、ビアホール深さが、第１、第２、第３いずれも同じ深さとなる。従って、ビアホール形成工程が１回で済み、ＭＭＩＣ製造を低コスト化できる。
【００３６】
＜実施の形態１＞
図３は本例の電力増幅器モジュールの断面図、図４はその概略平面図、図５は当該電力増幅器モジュールのＭＭＩＣ（１００）近辺の拡大した平面図である。更に、図１及び図２は、小型電力増幅器モジュールに用いたコレクタトップＨＢＴ−ＭＭＩＣの縦断面図で、各々図５の切断面１−１’、２−２’における縦断面図に対応している。
【００３７】
図４に例示されるように、モジュール基体２１０にＭＭＩＣ（１００）が搭載され、他のチップ部品１０４、１０４’、例えば受動素子が配置される。尚、図４のＭＭＩＣ（１００）の周囲に符号１０４、１０４’と付された以外の矩形部分は、特に符号を付していないが、これらは当該モジュールに要請されるチップ部品を示している。ＭＭＩＣ（１００）の入力部を符号２１２、出力部を２１３、及び接地部を２１１として示した。
【００３８】
この電力増幅器モジュールのＭＭＩＣ（１００）近辺の拡大した平面図が図５である。図５では、図４と対応して、入力配線１５−２、出力配線１５−１及び接地（ＧＮＤ）４が示される。尚、図５では配線の下部に存在するトランジスタの各部位をも表示した。入力配線はベース電極１５−２に、出力配線はコレクタ電極１５−１に繋がっている。この図５の切断面１−１’、２−２’における縦断面図が図１及び図２である。
【００３９】
図３は本例のモジュールの断面図である。モジュール基体の例は、３枚の基板１２１、１２０、及び１２２が用いられている。パッケージには、比誘電率が８の低温焼成ガラスセラミックス基板が一般的に用いられてきた。基板１２１には開口が設けられ、この開口内にＭＭＩＣ（１００）が設けられている。尚、符号１０４はチップ部品からなる受動素子、１０５は伝送線路、１０６は金属バンプ、１０７はベース入力、１０８はコレクタ出力、１０９、１１０は接地面、１１１はサーマルビア、１１２はバイアス線路、１１３は金属キャップである。
【００４０】
図１及び図２に見られる構造のＭＭＩＣは、高出力増幅器ではフェースアップで実装される。即ち、ＭＭＩＣ表面１００−１が表面側で、ＭＭＩＣ表面上エミッタ配線領域、ＭＭＩＣ表面上ベース配線領域、ＭＭＩＣ表面上コレクタ配線領域が配置される。このＭＭＩＣのチップ構成の詳細例は図１及び図２に例示したところである。符号１００−２はＭＭＩＣの裏面を示している。従って、図９の例に見られるような距離ｄ２とｄ３の不均一に起因する寄生容量のばらつきは発生しない。
【００４１】
更に、図１及び図２は、ＨＢＴがコレクタトップ型の例を示している。モジュール基板１にＭＭＩＣ（１００）の半導体基板５が、金属バンプ３を介して搭載される。当該半導体基板５の詳細は次の通りである。本例では３つのＨＢＴが並列接続される例である。半導体基板に形成されたサブエミッタ層６上に、エミッタ層７、ベース層８、ベース層８上にはコレクタ層９が形成される。サブエミッタ層６は裏面電極４に接続され、コレクタ電極１０は３つが連結され配線１５−１に接続される。図１に見られるように、当該コレクタ側の配線１５−１はパッド１４−１に接続され、更に裏面電極４−１に接続される。
【００４２】
他方、図２に見られるように、ベース電極１１はやはり３つが連結されて、配線１５−２に接続される。図２に見られるように、当該コレクタ側の配線１５−２はパッド１４−２に接続され、裏面電極４−２に接続される。
【００４３】
この例では、各図に見られるように、エミッタビアホール１１４が、ＭＭＩＣ裏面でＨＢＴに相対する位置に形成され、ベースビアホール１１５及びコレクタビアホール１１６は、ＭＭＩＣ裏面でＨＢＴに相対しない位置に形成される。
【００４４】
図１及び図２の例では、ベースビアホール１１５及びコレクタビアホール１１６が、ＧａＡｓ基板１の表面上のＷＳｉＮ電極１４に接して形成されている。従って、ビアホールの深さが、ＨＢＴ直下に形成されたエミッタビアホール１１４と同じになる。この結果、複数のビアホールを一度に形成でき、低コスト化に極めて有効である。
【００４５】
ここで、ベースビアホール１１５及びコレクタビアホール１１６の表面電極としては、ＧａＡｓ基板１表面上に形成された配線金属Ｍｏ／ＡｕまたはＴｉ／Ａｕを用いてもよい。この状態を図６の断面図に示す。図６の例は図１の例と、パッド並びに配線部分が異なるのみであるので、図６の詳細説明は省略する。
【００４６】
更に、実施の形態にはビアホールの深さの同じ例をこれまで例示したが、深さが異なっても、基本的には適用可能である。この例を図７及び図８に例示する、各図は、いずれも図１に対応する断面図である。尚、ここでは、ベースビアホールを示す断面図は省略する。図７及び図８に示すように、ベースビアホール１１５及びコレクタビアホール１１６の表面電極は、ベースビアホール（図の断面に現われず）及びコレクタビアホール１１６はエミッタビアホール１１２の深さと異なっているが、十分本発明の実施が可能である。即ち、ＭＭＩＣおよび電力増幅器モジュールの小型化に関して同様な効果が得られる。但し、前述したビアホールの深さが同じ場合の方が、同じ工程によって、ビアホールを形成することが可能であるので、製造コストを低減することが出来ることは前述した。尚、図７及び図８の構造も、ビアホールの構成が異なるのみなので、それらの詳細説明は省略する。図１と同じ部位は同じ符号で示した。
【００４７】
次に、本実施例に用いたコレクタトップＨＢＴ−ＭＭＩＣの製造方法を、図１０から図１３を用いて説明する。図１１から図１３は図１と同様の切断面の断面図である。
【００４８】
初めに、半絶縁性ＧａＡｓ基板５上に、高ドープｎ型ＧａＡｓサブエミッタ層（Ｓｉ濃度５×１０１８ｃｍ−３、膜厚０．８μｍ）６、ｎ型ＩｎＧａＰエミッタ層（ＩｎＰモル比０．５、Ｓｉ濃度５×１０１７ｃｍ−３、膜厚０．２μｍ）７、ｐ型ＧａＡｓベース層（Ｃ濃度３×１０１９ｃｍ−３、膜厚７０ｎｍ）８、ｎ型ＩｎＧａＡｓコレクタ層（ＩｎＡｓモル比は０から０．５まで変化、Ｓｉ濃度は３×１０１６ｃｍ−３から２×１０１９ｃｍ−３まで変化、膜厚０．８μｍ）９を有機金属気相エピタキシー法により成長する。次いで、高周波スパッタ法を用いてＷＳｉ層（ＷＳｉ：Ｓｉモル比０．３、膜厚０．３μｍ）をウエハ全面に堆積後、ホトリソグラフィー及びＣＦ４を用いたドライエッチングにより、当該ＷＳｉ層を所望形状に加工し、コレクタ電極１０を形成した（図１０）。
【００４９】
そして、そのコレクタ電極１０をマスク領域に、ｎ型ＩｎＧａＡｓコレクタ層９を、ＳＦ６及びＳｉＣｌ４を用いたドライエッチング、及びリン酸、過酸化水素、水の混合液を用いたウエットエッチングを併用して、所望形状に除去した。
【００５０】
引き続き、コレクタトップＨＢＴの作製方法として周知の方法を用いて十分である。即ち、全面に硼素イオンを加速エネルギー５０ｋｅＶ、ドース量２×１０１２ｃｍ−２の条件で、室温にて打ち込み、トランジスタ寄生領域（コレクタ電極１０直下のトランジスタ真性領域以外の領域）に高抵抗ＩｎＧａＰ領域（図示せず）を形成して、寄生エミッタ−ベース接合を流れるベース電流を抑制した。その後、ベース電極（Ｐｔ（膜厚２０ｎｍ）／Ｔｉ（膜厚５０ｎｍ）／Ｐｔ（膜厚５０ｎｍ）／Ａｕ（膜厚２００ｎｍ）積層体）１１を、電子ビーム蒸着及びリフトオフ法により形成した。
【００５１】
続いて、ホトリソグラフィー、及び塩酸水溶液ならびにリン酸、過酸化水素、水の混合液を用いたウエットエッチングを用いて、ＩｎＧａＰエミッタ層７、ＧａＡｓサブエミッタ領域６を除去し、半絶縁性ＧａＡｓ基板５を露出した（図１１）。
【００５２】
そして、層間絶縁膜としてＳｉＯ２（膜厚１μｍ）１２をプラズマ励起化学的気相堆積法により形成する。この後、ホトリソグラフィーおよびドライエッチングにより、ベースビアホール及びコレクタビアホール形成するための領域のＳｉＯ２１２を除去した。その後、高周波スパッタ法を用いてＷＳｉＮ（膜厚０．３μｍ）をウエハ全面に堆積する。この後、ホトリソグラフィーおよびＣＦ４を用いたドライエッチングにより、ベースビアホール用の表面電極（図の断面に現われず）及びコレクタビアホール用の表面電極１４を形成した。尚、このビアホール用の表面電極１４は抵抗素子材料と同素材であり、抵抗素子をＭＭＩＣ内に同時に作り込むこともできる。
【００５３】
その後、再び、プラズマ励起化学的気相堆積法により、層間絶縁膜ＳｉＯ２（膜厚１μｍ）１３を形成する。そして、ホトリソグラフィー及びドライエッチングにより、ベース電極およびコレクタ電極と配線とのコンタクトホールを形成する。ビアホール及びコレクタビアホール形成領域のＳｉＯ２１３を除去した。そして、ベース及びコレクタへの配線（Ｍｏ（膜厚５０ｎｍ）／Ａｕ（膜厚８００ｎｍ）１５−１を電子ビーム蒸着及びミリングにより形成した（図１２）。尚、配線１５−１はＴｉ（膜厚５０ｎｍ）／Ａｕ（膜厚８００ｎｍ）積層体）とし、電子ビーム蒸着およびリフトオフ法により形成してもよい。
【００５４】
その後、半絶縁性ＧａＡｓ基板５をガラス基板にフェースダウンで接着剤にて貼りつけた後、研磨により当該ＧａＡｓ基板５を厚さ５０μｍまで薄層化し、エミッタビアホール１１４、ベースビアホール（図示せず）、コレクタビアホール１１６をホトリソグラフィーおよび硫酸、過酸化水素、水の混合液を用いたウエットエッチングにより形成し、ＡｕＧｅ（膜厚６０ｎｍ）／Ｎｉ（膜厚１０ｎｍ）／Ａｕ（膜厚１０μｍ）からなるエミッタ電極４１２を電子ビーム蒸着後、窒素雰囲気中３７０℃にて１０分間アロイした。最後に、ＡｕＳｎからなる金属バンプをＭＭＩＣ裏面のエミッタ、ベース（図示せず）、コレクタそれぞれに形成する（図１３）。
【００５５】
その後、ＭＭＩＣ（１００）をガラス基板から剥がし、モジュール基板１に誘電体フィラー２を用いて実装した。こうして得られたモジュールの断面図が、前述した図１及び図２である。
【００５６】
本実施例によれば、高周波特性のばらつきの少ないＨＢＴを有する半導体装置を低コストで作製できる効果がある。本例の半導体装置は、高周波特性ばらつきを抑制した小型電力増幅器モジュール向けに有用である。
【００５７】
＜実施の形態２＞
本発明は各種ＨＢＴ−ＭＭＩＣを用いて電力増幅器モジュールに実施可能である。本例では、実施例１で用いたＧａＡｓ系の化合物半導体材料を用いたＨＢＴ−ＭＭＩＣに代えて、ＩｎＰ系の化合物半導体材料を用いたＨＢＴ−ＭＭＩＣを用いて電力増幅器モジュールを例示する。尚、以下、ＩｎＰ系の化合物半導体材料を用いたＨＢＴ−ＭＭＩＣのことを「ＩｎＰＨＢＴ−ＭＭＩＣ」と略記する。
【００５８】
ＩｎＰＨＢＴ−ＭＭＩＣの構造は、基本的に実施例１同様である。本例の材料の具体例は次の通りである。図１における裏面電極材料４がＴｉ（膜厚５０ｎｍ）／Ａｕ（１０μｍ）、半導体基板５が半絶縁性ＩｎＰ基板、サブエミッタ層６が高ドープｎ型ＩｎＧａＡｓ（ＩｎＡｓモル比０．５、Ｓｉ濃度２×１０１９ｃｍ−３、膜厚０．８μｍ）、エミッタ層７がｎ型ＩｎＡｌＡｓ（ＩｎＡｓモル比０．５、Ｓｉ濃度３×１０１７ｃｍ−３、膜厚０．２μｍ）、ベース層８がｐ型ＩｎＧａＡｓ（ＩｎＡｓモル比０．５、Ｃ濃度３×１０１９ｃｍ−３、膜厚７０ｎｍ）、コレクタ層９がｎ型ＩｎＧａＡｓ（ＩｎＡｓモル比０．５、Ｓｉ濃度は３×１０１６ｃｍ−３から２×１０１９ｃｍ−３まで変化、膜厚０．８μｍ）である。作製方法も実施例１と同様で、層６から層９の成長は有機金属気相エピタキシー法により行い、イオン打ちこみを含めて同様に実施した。
【００５９】
本実施例によれば、高周波特性のばらつきの少ないＨＢＴを有する半導体装置を低コストで作製できる効果がある。本例の半導体装置は、高周波特性ばらつきを抑制した小型電力増幅器モジュール向けに有用である。
【００６０】
以下に、主な実施の形態を列挙する。
（１）半導体基板上にヘテロ接合バイポーラトランジスタを有し、前記半導体基板の裏面上であって、前記ヘテロ接合バイポーラトランジスタと相対する位置に第１のビアホール、前記半導体基板裏面上であって前記ヘテロ接合バイポーラトランジスタと相対する位置以外に第２及び第３のビアホールを有することを特徴とする半導体装置。
（２）上記ヘテロ接合バイポーラトランジスタはコレクタトップ型を有し、上記第１のビアホールはエミッタビアホール、上記第２および第３のビアホールはそれぞれベースビアホール、コレクタビアホールであることを特徴とする前項（１）に記載の半導体装置。
（３）上記第１のビアホールには上記半導体基板の裏面にまたがる電極が形成され、上記第２および第３のビアホールそれぞれには該半導体基板表面および裏面にまたがる電極が形成された半導体装置であって、該第１、第２、第３のビアホールは互いに電気的に分離されていることを特徴とする前項（１）及び（２）のいずれかにに記載の半導体装置。
（４）上記第２および第３のビアホールにおける上記半導体の基板側表面電極はいずれも該半導体基板に接していることを特徴とする前項（３）に記載の半導体装置。
（５）上記半導体の基板側表面電極はＷＳｉＮまたはＮｉＣｒからなることを特徴とする前項（４）に記載の半導体装置。
（６）上記半導体の基板側表面電極はＭｏ／ＡｕまたはＴｉ／Ａｕからなることを特徴とする前項（４）に記載の半導体装置。
（７）上記半導体基板はＧａＡｓであり、上記第１、第２、第３のビアホールそれぞれに設けられた該半導体基板の裏面にまたがる電極にＡｕＧｅを含むことを特徴とする前項（５）及び（６）のいずれかにに記載の半導体装置。
（８）上記半導体基板はＩｎＰであり、上記第１、第２、第３のビアホールそれぞれに設けられた該半導体基板の裏面にまたがる電極にはＴｉを含むことを特徴とする前項（５）及び（６）のいずれかに記載の半導体装置。
（９）半導体基板を選択的に露出する工程、絶縁膜を全面に被覆する工程、該絶縁膜を選択的に除去する工程、金属を全面に被覆する工程、該絶縁膜を選択的に除去した領域を覆うように該金属を選択的に除去する工程、を順次有する前項（１）より（８）のいずれかに記載した半導体装置の製造方法。
（１０）上記第１、第２、第３のビアホールにおける上記半導体基板の表面電極と、セラミック又は樹脂からなる基板上に形成された金属パッドとが金属バンプを介して電気的に接続されたことを特徴とする高出力増幅器モジュール。
【００６１】
【発明の効果】
本発明によれば、高周波特性のばらつきの少ないＨＢＴを有する半導体装置を低コストで作製することが出来る。本発明の半導体装置は、高周波特性ばらつきを抑制した小型電力増幅器モジュール向けに有用である。
【図面の簡単な説明】
【図１】図１は、本発明の半導体装置に用いたコレクタトップＨＢＴの例の縦断面図である。
【図２】図２は、本発明の半導体装置に用いたコレクタトップＨＢＴの別な例の縦断図である。
【図３】図３は、本発明の半導体装置を用いた電力増幅器モジュールの例の断面図である。
【図４】図４は、本発明の半導体装置を用いた電力増幅器モジュールの例の平面図である。
【図５】図５は、本発明の半導体装置を用いた電力増幅器モジュールの例のＨＢＴ領域の平面図である。
【図６】図６は、本発明の半導体装置に用いたコレクタトップＨＢＴの別な例の縦断面図である。
【図７】図７は、本発明の半導体装置に用いたコレクタトップＨＢＴの更に別な例の縦断面図である。
【図８】図８は、本発明の半導体装置に用いたコレクタトップＨＢＴの更に別な例の縦断面図である。
【図９】図９は、従来技術による半導体装置を用いた電力増幅器モジュールの縦断面図である。
【図１０】図１０は、本発明の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程順に示した断面図である。
【図１１】図１１は、本発明の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程順に示した断面図である。
【図１２】図１２は、本発明の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程順に示した断面図である。
【図１３】図１３は、本発明の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程順に示した断面図である。
【図１４】図１４は、電力増幅器の回路構成の例を示す図である。
【符号の説明】
１…モジュール基板、２…誘電体フィラー、３…金属バンプ、４…ビアホール裏面電極、５…半導体基板、６…サブエミッタ層、７…エミッタ層、８…ベース層、９…コレクタ層、１０…コレクタ電極、１１…ベース電極、１２、１３…層間絶縁膜、１４…ビアホール表面電極、１５…ＭＭＩＣ表面配線、１００…ＭＭＩＣ、１０４…チップ部品、１０５…伝送線路、１０６…金属バンプ、１０７…ベース入力、１０８…コレクタ出力、１０９、１１０…接地面、１１１…サーマルビア、１１２…バイアス線路、１１３…金属キャップ、１１４…エミッタビアホール、１１５…ベースビアホール、１１６…コレクタビアホール。
【図１】
2004327604.tif 000003
【図２】
2004327604.tif 000004
【図３】
2004327604.tif 000005
【図４】
2004327604.tif 000006
【図５】
2004327604.tif 000007
【図６】
2004327604.tif 000008
【図７】
2004327604.tif 000009
【図８】
2004327604.tif 000010
【図９】
2004327604.tif 000011
【図１０】
2004327604.tif 000012
【図１１】
2004327604.tif 000013
【図１２】
2004327604.tif 000014
【図１３】
2004327604.tif 000015
【図１４】
2004327604.tif 000016