(57)【要約】【課題】バリアメタルの酸化、酸素欠損、微細加工の困難の諸問題を解決する。【解決手段】第２上部電極８Ｂにおける酸素濃度の方が、第１上部電極８Ａの酸素濃度よりも高い。これにより、第１上部電極８Ａの酸素濃度を低くして、酸素拡散によるバリアメタル４の酸化を生じにくくする。また第２上部電極８Ｂの酸素濃度を高くして、上部電極全体としての酸素含有量をある程度保つことができ、キャパシタ誘電体が還元されにくくする。そして上部電極全体の膜厚を著しく厚くすることもなく、微細加工を困難にすることもない。しかも本発明では第１上部電極８Ａの酸素濃度を零にはしない。よって第２上部電極８Ｂが負担する酸素含有量を極端に高くする必要がない。これは、第１上部電極８Ａが水素雰囲気中のアニールにおいて剥離しにくいという利点をもたらす。【選択図】        図１
2004327770.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方に設けられるキャパシタを製造する方法であって、
バリアメタルを形成するステップと、
前記バリアメタル上に下部電極を形成するステップと、
前記下部電極上に酸化物誘電体膜を形成するステップと、
第１上部電極及び第２上部電極を有し、前記下部電極と共に前記酸化物誘電体膜を挟む上部電極を形成するステップと
を備え、
前記下部電極は前記上部電極よりも前記基板側に位置し、
前記上部電極を形成するステップにおいて、
前記第１上部電極は前記第２上部電極よりも前記酸化物誘電体膜側に形成され、
前記第１上部電極は酸素を含有して形成され、
前記第２上部電極は前記第１上部電極よりも酸素濃度を高めて形成される、
キャパシタの製造方法。
【請求項２】
前記第１上部電極と前記第２上部電極との間に挟まれ、前記第１上部電極と前記第２上部電極との間の酸素の拡散を抑制する拡散抑制層
を更に形成する、請求項１記載のキャパシタの製造方法。
【請求項３】
前記第１上部電極及び前記第２上部電極はそれぞれ白金と酸素とを含有し、
前記拡散抑制層はルテニウムの酸化物を含有する、請求項２記載のキャパシタの製造方法。
【請求項４】
前記第１上部電極と前記第２上部電極はこれらの酸素濃度を連続的に変化させて形成される、請求項１記載のキャパシタの製造方法。
【請求項５】
基板の上方に設けられるキャパシタを製造する方法であって、
バリアメタルを形成するステップと、
前記バリアメタル上に下部電極を形成するステップと、
前記下部電極上に酸化物誘電体膜を形成するステップと、
前記下部電極と共に前記酸化物誘電体膜を挟む上部電極を形成するステップとを備え、
前記下部電極は前記上部電極よりも前記基板側に位置し、
前記上部電極を形成するステップにおいて、前記上部電極はその酸素濃度が前記キャパシタ誘電体から遠ざかるに従って連続的に高められて形成される、キャパシタの製造方法。
【請求項６】
前記上部電極を形成するステップにおいて、前記上部電極は前記キャパシタ誘電体と接触する位置においても酸素を含有して形成される、請求項５記載のキャパシタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はキャパシタの製造方法に関し、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に適用することができる。
【０００２】
【従来の技術】
従来から、記憶情報のランダムな入出力が可能な半導体記憶装置として、ＤＲＡＭが知られている。一般にＤＲＡＭは、多数の記憶情報を蓄積する記憶領域であるメモリアレイ部と、外部との入出力に必要な周辺回路部とを有している。
【０００３】
半導体チップ上で大きな面積をしめるメモリセルアレイには、単位記憶情報を蓄積するためのメモリセルがマトリックス状に複数個配置されている。一般に、一つのメモリセルは、一つのＭＯＳトランジスタと、これに接続された一つのキャパシタを備えている。このタイプのメモリセルは、構成が簡単なためメモリセルアレイの集積度を向上させることが容易であり、大容量のＤＲＡＭにおいて広く用いられている。
【０００４】
集積度を更に高めるためには、微細化しつつもキャパシタの静電容量を確保する技術が要求される。かかる要求に対応して、キャパシタを構成するキャパシタ誘電体として、ＢＳＴ（チタン酸バリウムストロンチウム）等の酸化物高誘電率材料が提案されている。かかる材料をキャパシタ誘電体として採用する場合、これを挟む電極には貴金属が採用される。
【０００５】
メモリセルを構成するトランジスタの特性の改善のために一般に水素雰囲気での熱処理が行われる。この際にキャパシタ誘電体たる酸化物高誘電率材料が還元されると、酸素欠損によるキャパシタリーク電流が劣化する。これに対処するため、キャパシタ誘電体を挟む電極に酸素を含有させる技術も提案されている。
【０００６】
かかる技術は例えば後掲の特許文献１、特許文献２に示されている。特許文献２には更に、絶縁性の下地層に接触する密着層と、誘電体膜に接触する貴金属層とを含む下部電極が開示されている。
【０００７】
【特許文献１】
特開平９−２８３７２１号公報
【特許文献２】
特開２０００−３４９２４５号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上部電極の酸素濃度が高いと、上部電極から酸素がキャパシタ誘電体及び下部電極を通って更に拡散する。よって下部電極よりも下方（即ち上部電極とは反対側）にバリアメタルを設けている場合、このバリアメタルの酸化という問題が生じる。
【０００９】
上部電極からの酸素の拡散を抑制するためには、上部電極の酸素濃度を低下させる必要がある。しかし上述の酸素欠損を回避するためには上部電極が含有する酸素の総量をある程度必要とする。よって上部電極の酸素濃度を一様に低下させると上部電極の膜厚が厚くなっていまい、これは微細加工の困難を招来する。
【００１０】
本発明はバリアメタルの酸化、酸素欠損、微細加工の困難の諸問題を解決する技術を提供することを目的としている。
【００１１】
【課題を解決するための手段】
この発明の第１のキャパシタの製造方法は、基板の上方に設けられるキャパシタを製造する方法であって、バリアメタルを形成するステップと、前記バリアメタル上に下部電極を形成するステップと、前記下部電極上に酸化物誘電体膜を形成するステップと、第１上部電極及び第２上部電極を有し、前記下部電極と共に前記酸化物誘電体膜を挟む上部電極を形成するステップとを備える。但し前記下部電極は前記上部電極よりも前記基板側に位置する。前記上部電極を形成するステップにおいては、前記第１上部電極は前記第２上部電極よりも前記酸化物誘電体膜側に形成され、前記第１上部電極は酸素を含有して形成され、前記第２上部電極は前記第１上部電極よりも酸素濃度を高めて形成される。
【００１２】
この発明の第２のキャパシタの製造方法は、基板の上方に設けられるキャパシタを製造する方法であって、バリアメタルを形成するステップと、前記バリアメタル上に下部電極を形成するステップと、前記下部電極上に酸化物誘電体膜を形成するステップと、前記下部電極と共に前記酸化物誘電体膜を挟む上部電極を形成するステップとを備える。但し前記下部電極は前記上部電極よりも前記基板側に位置する。前記上部電極を形成するステップにおいて、前記上部電極はその酸素濃度が前記キャパシタ誘電体から遠ざかるに従って連続的に高められて形成される。
【００１３】
【発明の実施の形態】
ＤＲＡＭに採用されるキャパシタとして、スタックトキャパシタと呼ばれる種類がある。これはキャパシタの主要部をゲート電極やフィールド酸化膜の上にまで延在させることによって、キャパシタの電極間の対向面積を増大させる。以下の説明では、スタックトキャパシタを例に採って本発明を説明する。但し、トレンチキャパシタにも本発明を適用できる。なお、キャパシタ誘電体が上部電極、下部電極に挟まれており、下部電極は上部電極よりも基板側に位置する。
【００１４】
実施の形態１．
図１は本発明の実施の形態１にかかるキャパシタの構造を例示する断面図である。半導体基板、例えばシリコン基板１上には層間絶縁膜２が形成されている。図示されていないが、シリコン基板１上には例えばトランジスタ、中でも上記キャパシタと共にメモリセルを構成するトランジスタを形成してもよい。
【００１５】
例えば多結晶シリコンからなる導電性プラグ３が層間絶縁膜２を貫通して設けられ、層間絶縁膜２及び導電性プラグ３上には、導電性プラグ３によってシリコン基板１と接続されるバリアメタル４が選択的に設けられる。バリアメタル４は例えば窒化チタンが採用される。
【００１６】
バリアメタル４上には第１下部電極５が、更にバリアメタル４及び第１下部電極５の側面には第２下部電極６が、それぞれ設けられる。第１下部電極５及び第２下部電極６には、例えばいずれも白金等の貴金属が採用される。第１下部電極５、第２下部電極６は両者相まって下部電極として把握することができる。
【００１７】
第１下部電極５及び第２下部電極６、並びにこれらによって覆われていない層間絶縁膜２の上には、例えばＢＳＴを採用したキャパシタ誘電体膜７が設けられ、更にその上には第１上部電極８Ａ、第２上部電極８Ｂがこの順に積層される。第１上部電極８Ａ、第２上部電極８Ｂは白金などの貴金属と酸素とを含有して形成される。更に第２上部電極８Ｂは層間絶縁膜９で覆われる。
【００１８】
第２上部電極８Ｂよりも第１上部電極８Ａはキャパシタ誘電体膜７側に位置し、第１上部電極８Ａ、第２上部電極８Ｂは両者相まって上部電極として把握することができる。
【００１９】
以上のようにして、第１上部電極８Ａ、第２上部電極８Ｂを備える上部電極と、第１下部電極５、第２下部電極６を備える下部電極との間にキャパシタ誘電体膜７が挟まれ、キャパシタ誘電体膜７とバリアメタル４との間に下部電極が挟まれる。そしてシリコン基板１の上方で、これら上部電極／キャパシタ誘電体膜７／下部電極を備えたキャパシタが設けられている。
【００２０】
本発明においては、第２上部電極８Ｂにおける酸素濃度の方が、第１上部電極８Ａの酸素濃度よりも高めて形成される。これにより、第１上部電極８Ａの酸素濃度を低くして、酸素拡散によるバリアメタル４の酸化を生じにくくする。また第２上部電極８Ｂの酸素濃度を高くして、上部電極全体としての酸素含有量をある程度保つことができ、キャパシタ誘電体が還元されにくくする。そして上部電極全体の膜厚を著しく厚くすることもなく、微細加工を困難にすることもない。
【００２１】
しかも本発明では第１上部電極８Ａを酸素濃度を含有して形成する。よって第２上部電極８Ｂが負担する酸素含有量を極端に高くする必要がない。これは、第２上部電極８Ｂが水素雰囲気中のアニールにおいて剥離しにくいという利点をもたらす。
【００２２】
図２乃至図７は図１に示された構造を有するキャパシタの製造工程を工程順に例示する断面図である。まずシリコン基板１上に層間絶縁膜２を、例えば５００ｎｍ〜２０００ｎｍで形成する。層間絶縁膜２の形成に先立って、シリコン基板１上には、例えばトランジスタ、中でも上記キャパシタと共にメモリセルを構成するトランジスタを形成してもよい。
【００２３】
その後、層間絶縁膜２を選択的に開口し、シリコン基板１を露出させる。そして当該開口へ多結晶シリコンを埋め込んで導電性プラグ３を形成する（図２）。
【００２４】
多結晶シリコンを埋め込む代わりに、非晶質シリコンを埋め込んで、熱処理を行って結晶化させてもよい。かかる処理によれば、埋め込み特性の良好な導電性プラグ３を形成することができる。熱処理温度は例えば８００℃が採用される。
【００２５】
その後、層間絶縁膜２及び導電性プラグ３上にバリアメタル４及び第１下部電極５をこの順に積層する。例えばバリアメタル４は５０ｎｍ〜２００ｎｍの厚さに形成される。
【００２６】
そして導電性プラグ３の上方で第１下部電極５上を覆うエッチングマスク１０を形成する（図３）。エッチングマスク１０は例えばフォトレジストが採用され、これは公知のフォトリソグラフィー技術を採用することによって得ることができる。
【００２７】
その後、エッチングマスク１０を用いて、塩素ガスとアルゴンガスを主たるエッチングガスとして第１下部電極５を、塩素ガスを主たるエッチングガスとしてバリアメタル４を、それぞれエッチングして成形する（図４）。
【００２８】
更に、第２下部電極６を堆積する（図５）。第２下部電極６の厚さは例えば第１下部電極５上では５０ｎｍ程度、バリアメタル４の側面では２０ｎｍ程度である。
【００２９】
その後、アルゴンガスを主たるエッチングガスとしてスパッタエッチングし、第２下部電極６を成形する（図６）。
【００３０】
その後、キャパシタ誘電体膜７、第１上部電極８Ａ、第２上部電極８Ｂをこの順に堆積する（図７）。例えばキャパシタ誘電体膜７はＭＯＣＶＤ法を用いて、第１上部電極８Ａ、第２上部電極８Ｂはスパッタ法を用いて、それぞれ成膜することができる。キャパシタ誘電体膜７の厚さは例えば１００ｎｍである。側面部分でのカバレッジを良好にするために第１上部電極８Ａ、第２上部電極８Ｂの厚さは、いずれも平坦部分において例えば３０ｎｍとする。
【００３１】
第１上部電極８Ａは酸素含有量を小さくするために、酸素濃度が低い雰囲気でスパッタリングを行う。例えば酸素を０．１％（体積百分率：以下同様）混入させたアルゴンガス雰囲気でＲＦスパッタリングを行う。一方、第２上部電極８Ｂは酸素含有量を大きくするために、酸素濃度が高い雰囲気でスパッタリングを行う。例えば酸素を１％混入させたアルゴンガス雰囲気でＲＦスパッタリングを行う。スパッタリングの際、例えばＲＦ出力を１ｋＷとし、成膜温度は２００℃とする。
【００３２】
その後、キャパシタ誘電体膜７の改質を目的として、酸素雰囲気中で４００℃、３０分のアニールを施す。
【００３３】
更に、層間絶縁膜９を堆積して、図１に示される構造を得ることができる。
【００３４】
実施の形態２．
図８は本発明の実施の形態２にかかるキャパシタの構造を例示する断面図である。本実施の形態にかかるキャパシタでは、実施の形態１にかかるキャパシタにおける上部電極が、第１上部電極８Ａ及び第２上部電極８Ｂのみならず、これらの間に介在する拡散抑制層８Ｄをも備えている点で特徴的に異なっている。例えば拡散抑制層８Ｄ、第１上部電極８Ａ、第２上部電極８Ｂの厚さは、それぞれ１０ｎｍ，５０ｎｍ，５０ｎｍに選定される。
【００３５】
拡散抑制層８Ｄは第１上部電極８Ａと第２上部電極８Ｂとの間での酸素の拡散を抑制するために設けられ、酸化物等でもよく、例えばルテニウムの酸化物を採用できる。ルテニウムは白金よりも酸素との結合力が強く、ルテニウムの酸化物は白金の酸化物よりも酸素の拡散を抑制する機能が高い。
【００３６】
以上のように本実施の形態によれば、実施の形態１に示されたキャパシタと比較して、より酸素の拡散を抑制することができる。
【００３７】
実施の形態３．
図９は本発明の実施の形態３にかかるキャパシタの構造を例示する断面図である。本実施の形態にかかるキャパシタでは、実施の形態１にかかるキャパシタのように上部電極が第１上部電極８Ａ及び第２上部電極８Ｂと二つには分離せず、上部電極８Ｃとして形成されている点で特徴的に異なっている。
【００３８】
例えば上部電極８Ｃは、スパッタリング中に、ＲＦ放電を止めることなく、スパッタガスの酸素濃度を順次、例えば０．１％〜１％へと高めて行くことで形成することができる。これにより、上部電極８Ｃを、その内部での酸素濃度を、キャパシタ誘電体７から遠ざかるに従って連続的に高めて形成することができる。
【００３９】
本実施の形態によれば、キャパシタ誘電体側の酸素濃度を低くしつつ上部電極８Ｃを形成して酸素拡散によるバリアメタルの酸化を生じにくくすることができる。キャパシタ誘電体７とは反対側の酸素濃度を高くしつつ上部電極８Ｃを形成して、全体としての酸素含有量をある程度保ちつつ上部電極８Ｃを形成することができ、キャパシタ誘電体７が還元されにくくする。そして上部電極８Ｃの膜厚を著しく厚くすることもなく、微細加工を困難にすることもない。
【００４０】
しかも上部電極８Ｃはキャパシタ誘電体７と接触する位置で酸素を含有して形成される。つまりこの位置での酸素濃度を零にすることなく形成されるので、キャパシタ誘電体７とは反対側で上部電極８Ｃが負担する酸素含有量を極端に高くする必要がない。よって上部電極８Ｃは水素雰囲気中のアニールにおいて剥離しにくい。
【００４１】
更に、上部電極８Ｃはその内部で酸素濃度が連続的に変化しつつ形成されることにより、上部電極８Ｃ内でクラックが発生する可能性を低くできる。
【００４２】
【発明の効果】
本発明の第１のキャパシタの製造方法によれば、第２上部電極が、その酸素濃度を第１上部電極の酸素濃度よりも高くして形成するので、第１上部電極をその酸素濃度を低くして形成し、酸素拡散によるバリアメタルの酸化を生じにくくすることができる。第２上部電極を、その酸素濃度を高くして形成して上部電極全体としての酸素含有量をある程度保ってキャパシタ誘電体が還元されにくくする。そして上部電極全体の厚さを著しく厚くすることもない。しかも第１上部電極の酸素濃度を零にすることなく形成するので、第２上部電極が負担する酸素含有量を極端に高くする必要がない。よって第１上部電極が水素雰囲気中のアニールにおいて剥離しにくい。
【００４３】
本発明の第２のキャパシタの製造方法によれば、上部電極を、そのキャパシタ誘電体側の酸素濃度を低くしつつ形成して酸素拡散によるバリアメタルの酸化を生じにくくすることができる。上部電極を、そのキャパシタ誘電体とは反対側の酸素濃度を高くしつつ形成して上部電極全体としての酸素含有量をある程度保ってキャパシタ誘電体が還元されにくくする。上部電極全体の厚さを著しく厚くすることもない。また連続的に酸素濃度を変化させて形成されるので上部電極にクラックが生じる可能性が低い。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかるキャパシタの構造を例示する断面図である。
【図２】本発明の実施の形態１にかかるキャパシタの製造方法を工程順に例示する断面図である。
【図３】本発明の実施の形態１にかかるキャパシタの製造方法を工程順に例示する断面図である。
【図４】本発明の実施の形態１にかかるキャパシタの製造方法を工程順に例示する断面図である。
【図５】本発明の実施の形態１にかかるキャパシタの製造方法を工程順に例示する断面図である。
【図６】本発明の実施の形態１にかかるキャパシタの製造方法を工程順に例示する断面図である。
【図７】本発明の実施の形態１にかかるキャパシタの製造方法を工程順に例示する断面図である。
【図８】本発明の実施の形態２にかかるキャパシタの構造を例示する断面図である。
【図９】本発明の実施の形態３にかかるキャパシタの構造を例示する断面図である。
【符号の説明】
４  バリアメタル、５  第１下部電極、６  第２下部電極、７  キャパシタ誘電体膜、８Ａ  第１上部電極、８Ｂ  第２上部電極、８Ｃ  上部電極、８Ｄ  拡散抑制層。
【図１】
2004327770.tif 000003
【図２】
2004327770.tif 000004
【図３】
2004327770.tif 000005
【図４】
2004327770.tif 000006
【図５】
2004327770.tif 000007
【図６】
2004327770.tif 000008
【図７】
2004327770.tif 000009
【図８】
2004327770.tif 000010
【図９】
2004327770.tif 000011