(57)【要約】【課題】ＦＳＧ膜で覆われた配線層へのフッ素の拡散を抑制する。【解決手段】フッ素バリア膜として、下層配線層２の側壁にサイドウォール３ａ、３ｂを形成するとともに、サイドウォール３ａ、３ｂが形成された下層配線層２をライナ膜４で覆う。【選択図】      図１
2004260124.tif 000002
【特許請求の範囲】
【請求項１】
配線層と、
前記配線層の側壁に形成されたフッ素バリア膜と、
前記フッ素バリア膜が形成された配線層上に積層されたフッ化珪酸ガラス膜とを備えることを特徴とする半導体装置。
【請求項２】
前記配線層と前記フッ化珪酸ガラス膜との間に形成されたライナ膜をさらに備えることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記フッ素バリア膜は、ＳｉＯ２サイドウォール、ＳｉＮサイドウォール、ＳｉＯＣサイドウォール、ＡｌＮ膜、Ａｌ２Ｏ３膜またはメタルバリア膜であることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記配線層は、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造またはＴｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造であることを特徴とする請求項１〜３のいずれか１項記載の半導体装置。
【請求項５】
絶縁層上に配線層を形成する工程と、
フッ素の拡散を阻止するサイドウォールを前記配線層の側壁に形成する工程と、
前記サイドウォールが形成された配線層上にフッ化珪酸ガラス膜を形成する工程とを備えることを特徴とする薄膜形成方法。
【請求項６】
Ａｌを含む配線層を絶縁層上に形成する工程と、
前記Ａｌの窒化処理または酸化処理を行うことにより、ＡｌＮ膜またはＡｌ２Ｏ３膜を前記配線層の側壁に形成する工程と、
前記ＡｌＮ膜またはＡｌ２Ｏ３膜が形成された配線層上にフッ化珪酸ガラス膜を形成する工程とを備えることを特徴とする薄膜形成方法。
【請求項７】
絶縁層上に配線層を形成する工程と、
フッ素の拡散を阻止するメタルバリア膜を前記配線層の側壁に形成する工程と、
前記メタルバリア膜が形成された配線層上にフッ化珪酸ガラス膜を形成する工程とを備えることを特徴とする薄膜形成方法。
【請求項８】
前記配線層とフッ化珪酸ガラス膜との間にライナ膜を形成する工程をさらに備えることを特徴とする請求項５〜７のいずれか１項記載の薄膜形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置および薄膜形成方法に関し、特に、配線層間の絶縁膜としてフッ化珪酸ガラスを用いる場合に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、例えば、特許文献１に開示されているように、配線層間に用いられる層間絶縁膜の低誘電率化を図るため、フッ化珪酸ガラスを用いたものがあった。
図８は、従来の半導体装置における配線層の概略構成を示す断面図である。
【０００３】
図８において、絶縁層３１上には下層配線層３２が形成され、下層配線層３２は、例えば、ＴｉＮ膜３２ａ、Ａｌ−Ｃｕ膜３２ｂ、Ｔｉ膜３２ｃおよびＴｉＮ膜３２ｄからなる積層構造を有している。
なお、Ａｌ−Ｃｕ層３２ｂの下に設けられるＴｉＮ層３２ａは、Ａｌ−Ｃｕ層３２ｂの結晶性の向上およびタングステンプラグ３８と下層配線層３２との接触抵抗の安定化に寄与するものである。
【０００４】
また、Ａｌ−Ｃｕ層３２ｂの上に設けられるＴｉ膜３２ｃは、ＴｉＮ膜３２ｄ形成する際にＡｌ−Ｃｕ層３２ｂを保護し、Ａｌが窒化されることを防止するためのものである。また、Ｔｉ膜３２ｃの上に設けられるＴｉＮ膜３２ｄは、コンタクト抵抗を低減したり、反射防止膜として用いたり、エレクトロマイグレーションを防止したりするためのものである。
【０００５】
また、下層配線層３２上にはライナ膜３４が形成され、ライナ膜３４で覆われた下層配線層３２上にはフッ化珪酸ガラス膜（以下、ＦＳＧ膜と称す。）３５が形成されている。そして、ＦＳＧ膜３５上には、シリコン酸化膜３６が形成され、ＦＳＧ膜３５およびシリコン酸化膜３６には、下層配線層３２を露出させる開口部３７が形成され、開口部３７には、下層配線層３２と接続されるタングステンプラグ３８が埋め込まれている。なお、ライナ膜３４は、ＦＳＧ膜３５に含まれるフッ素によるダメージから下層配線層３２を保護するもので、例えば、酸化珪素膜から構成することができる。
【０００６】
そして、シリコン酸化膜３６上には、例えば、ＴｉＮ膜３９ａ、Ａｌ−Ｃｕ膜３９ｂ、Ｔｉ膜３９ｃおよびＴｉＮ膜３９ｄの４層構造からなる上層配線層３９が形成され、上層配線層３９はタングステンプラグ３８を介して下層配線層３２と接続されている。なお、タングステンプラグ３８にバリアメタル膜を設けることもできる。
【０００７】
ここで、下層配線層３２上にＦＳＧ膜３５を直接形成すると、ＦＳＧ膜３５に含まれるフッ素が脱ガスした際に、このフッ素が下層配線層３２に作用して、下層配線層３２を腐食させる。
このため、従来の半導体装置では、フッ素によるダメージから下層配線層３２を保護するために、下層配線層３２とＦＳＧ膜３５との間にライナ膜３４を形成することが行なわれていた。
【０００８】
【特許文献１】
特開平１０−２７５８５９号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、ライナ膜３４は６００Å程度と薄く、下層配線層３２とＦＳＧ膜３５との間にライナ膜３４を形成するだけでは、下層配線層３２へのフッ素の拡散を完全に防止することができず、下層配線層３２の抵抗が上昇し、半導体装置の特性劣化を引き起こすという問題があった。
【００１０】
そこで、本発明の目的は、ＦＳＧ膜で覆われた配線層へのフッ素の拡散を抑制することが可能な半導体装置および薄膜形成方法を提供することである。
【００１１】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、配線層と、前記配線層の側壁に形成されたフッ素バリア膜と、前記フッ素バリア膜が形成された配線層上に積層されたフッ化珪酸ガラス膜とを備えることを特徴とする。
【００１２】
これにより、配線層の側壁をフッ素バリア膜で覆うことが可能となり、配線層の側壁からフッ素が配線層内に拡散することを抑制することが可能となる。このため、層間絶縁膜としてフッ化珪酸ガラス膜を用いた場合においても、配線層の抵抗の上昇を抑制して、半導体装置の特性劣化を防止することができる。
また、本発明の一態様に係る半導体装置によれば、前記配線層と前記フッ化珪酸ガラス膜との間に形成されたライナ膜をさらに備えることを特徴とする。
【００１３】
これにより、フッ化珪酸ガラス膜に含まれるフッ素の拡散から配線層を２重に保護することができ、配線層の抵抗の上昇をより一層抑制することが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記フッ素バリア膜は、ＳｉＯ２サイドウォール、ＳｉＮサイドウォール、ＳｉＯＣサイドウォール、ＡｌＮ膜、Ａｌ２Ｏ３膜またはメタルバリア膜であることを特徴とする。
【００１４】
これにより、半導体製造プロセスに通常用いられる製造工程を追加することで、配線層の側壁にフッ素バリア膜を形成することができ、製造工程の複雑化を抑制しつつ、フッ素が配線層内に拡散することを抑制することが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記配線層は、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造またはＴｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造であることを特徴とする。
【００１５】
これにより、Ａｌ配線の抵抗の上昇を抑止しつつ、配線間隔が狭く、アスペクト比の高い配線層を効率よく形成することが可能となる。
また、本発明の一態様に係る薄膜形成方法によれば、絶縁層上に配線層を形成する工程と、フッ素の拡散を阻止するサイドウォールを前記配線層の側壁に形成する工程と、前記サイドウォールが形成された配線層上にフッ化珪酸ガラス膜を形成する工程とを備えることを特徴とする。
【００１６】
これにより、配線層の側壁をサイドウォールで保護することが可能となり、配線層の側壁からフッ素が配線層内に拡散することを抑制することが可能となる。このため、層間絶縁膜としてフッ化珪酸ガラス膜を用いた場合においても、配線層の抵抗の上昇を抑制して、半導体装置の特性劣化を防止することができる。
また、本発明の一態様に係る薄膜形成方法によれば、Ａｌを含む配線層を絶縁層上に形成する工程と、前記Ａｌの窒化処理または酸化処理を行うことにより、ＡｌＮ膜またはＡｌ２Ｏ３膜を前記配線層の側壁に形成する工程と、前記ＡｌＮ膜またはＡｌ２Ｏ３膜が形成された配線層上にフッ化珪酸ガラス膜を形成する工程とを備えることを特徴とする。
【００１７】
これにより、配線層の窒化処理または酸化処理を行うことで、配線層の側壁からフッ素が配線層内に拡散することを抑制することが可能となり、層間絶縁膜としてフッ化珪酸ガラス膜を用いた場合においても、製造工程の複雑化を抑制しつつ、配線層の抵抗の上昇を抑制することができる。
また、本発明の一態様に係る薄膜形成方法によれば、絶縁層上に配線層を形成する工程と、フッ素の拡散を阻止するメタルバリア膜を前記配線層の側壁に形成する工程と、前記メタルバリア膜が形成された配線層上にフッ化珪酸ガラス膜を形成する工程とを備えることを特徴とする。
【００１８】
これにより、配線層の側壁をメタルバリア膜で保護することが可能となり、配線層の側壁からフッ素が配線層内に拡散することを抑制することが可能となる。このため、層間絶縁膜としてフッ化珪酸ガラス膜を用いた場合においても、配線層の抵抗の上昇を抑制して、半導体装置の特性劣化を防止することができる。
また、本発明の一態様に係る薄膜形成方法によれば、前記配線層とフッ化珪酸ガラス膜との間にライナ膜を形成する工程をさらに備えることを特徴とする。
【００１９】
これにより、ライナ膜を一層追加することで、フッ化珪酸ガラス膜に含まれるフッ素の拡散から配線層を２重に保護することができ、製造工程の複雑化を抑制しつつ、配線層の抵抗の上昇をより一層抑制することが可能となる。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置および薄膜形成方法について、図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る配線層の概略構成を示す断面図である。
図１において、絶縁層１上には下層配線層２が形成され、下層配線層２は、例えば、ＴｉＮ膜２ａ、Ａｌ−Ｃｕ膜２ｂ、Ｔｉ膜２ｃおよびＴｉＮ膜２ｄからなる積層構造を有している。
【００２１】
ここで、ＴｉＮ膜２ａの膜厚は、例えば、２００〜４００Å程度、Ａｌ−Ｃｕ膜２ｂの膜厚は、例えば、３０００〜１００００Å程度、Ｔｉ膜２ｃの膜厚は、例えば、５０〜２００Å程度、ＴｉＮ膜２ｄの膜厚は、例えば、４００〜１０００Å程度に設定することができる。また、例えば、５０〜３００Å程度の膜厚のＴｉ膜をＴｉＮ膜２ａの下層に設けるようにしてもよい。
【００２２】
また、下層配線層２の側壁には、フッ素バリア膜として、サイドウォール３ａ、３ｂが形成されている。なお、サイドウォール３ａ、３ｂの材質としては、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＣ、ＳｉＯＮ、ＳｉＣ、アモルファスシリコン、多結晶シリコンなどを用いることができる。また、サイドウォール３ａ、３ｂの膜厚Ｔ１は、配線幅の１／２以下とすることが好ましく、例えば、配線幅が０．２μｍであるとすると、サイドウォール３ａ、３ｂの膜厚Ｔ１は０．１μｍ程度とすることができる。
【００２３】
また、サイドウォール３ａ、３ｂが形成された下層配線層２はライナ膜４で覆われ、ライナ膜４で覆われた下層配線層２上にはＦＳＧ膜５が形成されている。そして、ＦＳＧ膜５上には、シリコン酸化膜６が形成され、ＦＳＧ膜５およびシリコン酸化膜６には、下層配線層２を露出させる開口部７が形成され、開口部７には、下層配線層２と接続されるタングステンプラグ８が埋め込まれている。なお、ライナ膜４は、ＦＳＧ膜５に含まれるフッ素の拡散を抑制するもので、例えば、酸化珪素膜から構成することができる。また、ＦＳＧ膜５の膜厚は、例えば、６５００Å程度、シリコン酸化膜６の膜厚は、例えば、１２５００Å程度に設定することができる。
【００２４】
そして、シリコン酸化膜６上には、例えば、ＴｉＮ膜９ａ、Ａｌ−Ｃｕ膜９ｂ、Ｔｉ膜９ｃおよびＴｉＮ膜９ｄの４層構造からなる上層配線層９が形成され、上層配線層９はタングステンプラグ８を介して下層配線層２と接続されている。
ここで、下層配線層２の側壁にサイドウォール３ａ、３ｂを形成することにより、下層配線層２の側壁からフッ素が下層配線層２内に拡散することを抑制することが可能となり、下層配線層２の抵抗の上昇を抑制して、半導体装置の特性劣化を防止することができる。
【００２５】
また、下層配線層２とＦＳＧ膜５との間にライナ膜４を形成することにより、ＦＳＧ膜５に含まれるフッ素が下層配線層２に直接接触することを防止することが可能となり、下層配線層２をＦＳＧ膜５で覆った場合においても、下層配線層２のＴｉがフッ化されることを抑制して、下層配線層２の高抵抗化を抑制することができる。
【００２６】
なお、ライナ膜４の膜厚は、例えば、５００〜７００Å程度が好ましく、これにより、下層配線層２上に形成されるライナ膜４のギャップフィル特性およびカバレッジを維持することが可能となるとともに、下層配線層２上に形成された層間絶縁膜の誘電率の上昇を抑えつつ、ＦＳＧ膜５に含まれるフッ素が下層配線層２に作用することを抑制することができる。
【００２７】
また、ＦＳＧ膜５の誘電率としては、３．２〜３．８程度の値を得ることができ、誘電率が４．０〜４．２程度の酸化珪素膜を用いた場合に比べて、誘電率を低くすることが可能となる。
このため、下層配線層２上の層間絶縁膜の低誘電率化を図りつつ、下層配線層２の配線抵抗の上昇を抑制することができ、配線遅延を抑制して、半導体装置の特性を向上させることが可能となる。
【００２８】
また、下層配線層２としては、ＴｉＮ膜２ａ、Ａｌ−Ｃｕ膜２ｂ、Ｔｉ膜２ｃおよびＴｉＮ膜２ｄからなる積層構造以外にも、例えば、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造などでもよい。
図２、図３は、本発明の第１実施形態に係る配線層の製造方法を示す断面図である。
【００２９】
図２（ａ）において、例えば、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを絶縁層１上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、絶縁層１上に下層配線層２を形成する。
次に、図２（ｂ）に示すように、ＣＶＤなどの方法により、下層配線層２が形成された絶縁層１上に、例えば、ＳｉＮ膜を積層する。そして、異方性エッチングを用いて、絶縁層１上に積層されたＳｉＮ膜をエッチバックすることにより、下層配線層２の側壁にサイドウォール３ａ、３ｂを形成する。なお、サイドウォール３ａ、３ｂの材質としては、ＳｉＮ以外にも、ＳｉＯ２、ＳｉＯＣ、ＳｉＯＮ、ＳｉＣ、アモルファスシリコン、多結晶シリコンなどを用いることができる。
【００３０】
次に、図２（ｃ）に示すように、高密度プラズマＣＶＤなどの方法により、サイドウォール３ａ、３ｂが形成された下層配線層２を覆うようにして、酸化珪素膜などのライナ膜４を形成する。
次に、図２（ｄ）に示すように、高密度プラズマＣＶＤなどの方法により、ライナ膜４上にＦＳＧ膜５を形成し、窒素雰囲気中でＦＳＧ膜５のアニールを行うことにより、ＦＳＧ膜５中の不安定なフッ素成分を除去する。
【００３１】
次に、図２（ｅ）に示すように、例えば、ＴＥＯＳ（テトラエトキシシラン）ガスを用いたプラズマＣＶＤを行うことにより、ＦＳＧ膜５上にシリコン酸化膜６を形成する。
次に、図３（ａ）に示すように、例えば、ＣＭＰ（化学的機械的研磨）を用いて、シリコン酸化膜６の表面を研磨することにより、シリコン酸化膜６の表面を平坦化する。
【００３２】
なお、ＴＥＯＳプラズマＣＶＤを用いてシリコン酸化膜６を形成することにより、高密度プラズマＣＶＤを用いてシリコン酸化膜６を形成した場合に比べて、シリコン酸化膜６のパーティクルを低減することが可能となり、シリコン酸化膜６表面の平坦化を精度よく行うことができる。
次に、図３（ｂ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、下層配線層２上のライナ膜４、ＦＳＧ膜５およびシリコン酸化膜６に開口部７を形成し、下層配線層２上にタングステンを選択的に成長させることにより、下層配線層２上にタングステンプラグ８を形成する。なお、タングステンプラグ８を形成する場合、ＣＶＤ法にてバリアメタル膜上にタングステン膜を全面成膜する方法を用いるようにしてもよい。
【００３３】
次に、図３（ｃ）に示すように、例えば、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮをシリコン酸化膜６上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、ＴｉＮ膜９ａ、Ａｌ−Ｃｕ膜９ｂ、Ｔｉ膜９ｃおよびＴｉＮ膜９ｄからなる上層配線層９をシリコン酸化膜６上に形成する。
【００３４】
図４は、本発明の第２実施形態に係る配線層の概略構成を示す断面図である。
図４において、絶縁層１１上には下層配線層１２が形成され、下層配線層１２は、例えば、ＴｉＮ膜１２ａ、Ａｌ−Ｃｕ膜１２ｂ、Ｔｉ膜１２ｃおよびＴｉＮ膜１２ｄからなる積層構造を有している。
ここで、ＴｉＮ膜１２ａの膜厚は、例えば、２００〜４００Å程度、Ａｌ−Ｃｕ膜１２ｂの膜厚は、例えば、３０００〜１００００Å程度、Ｔｉ膜１２ｃの膜厚は、例えば、５０〜２００Å程度、ＴｉＮ膜１２ｄの膜厚は、例えば、４００〜１０００Å程度に設定することができる。また、例えば、５０〜３００Å程度の膜厚のＴｉ膜をＴｉＮ膜１２ａの下層に設けるようにしてもよい。
【００３５】
また、Ａｌ−Ｃｕ膜１２ｂの側壁には、フッ素バリア膜として、ＡｌＮ膜１３ａ、１３ｂが形成されている。ここで、ＡｌＮ膜１３ａ、１３ｂは、Ａｌ−Ｃｕ膜１２ｂに含まれるＡｌを窒化することにより形成することができる。また、ＡｌＮ膜１３ａ、１３ｂの膜厚Ｔ２は、配線幅の数十分の一程度とすることが好ましく、例えば、配線幅が０．２μｍであるとすると、ＡｌＮ膜１３ａ、１３ｂの膜厚Ｔ２は０．０１〜０．０２μｍ程度とすることができる。
【００３６】
また、ＡｌＮ膜１３ａ、１３ｂが形成された下層配線層１２はライナ膜１４で覆われ、ライナ膜１４で覆われた下層配線層１２上にはＦＳＧ膜１５が形成されている。そして、ＦＳＧ膜１５上には、シリコン酸化膜１６が形成され、ＦＳＧ膜１５およびシリコン酸化膜１６には、下層配線層１２を露出させる開口部１７が形成され、開口部１７には、下層配線層１２と接続されるタングステンプラグ１８が埋め込まれている。なお、ライナ膜１４は、ＦＳＧ膜１５に含まれるフッ素の拡散を抑制するもので、例えば、酸化珪素膜から構成することができる。また、ＦＳＧ膜１５の膜厚は、例えば、６５００Å程度、シリコン酸化膜１６の膜厚は、例えば、１２５００Å程度に設定することができる。
【００３７】
そして、シリコン酸化膜１６上には、例えば、ＴｉＮ膜１９ａ、Ａｌ−Ｃｕ膜１９ｂ、Ｔｉ膜１９ｃおよびＴｉＮ膜１９ｄの４層構造からなる上層配線層１９が形成され、上層配線層１９はタングステンプラグ１８を介して下層配線層１２と接続されている。
ここで、Ａｌ−Ｃｕ膜１２ｂの側壁にＡｌＮ膜１３ａ、１３ｂを形成することにより、Ａｌ−Ｃｕ膜１２ｂの窒化処理を行うことで、下層配線層１２の側壁からフッ素が下層配線層１２内に拡散することを抑制することが可能となるとともに、下層配線層１２上に形成されるライナ膜１４のギャップフィル特性を維持することが可能となる。このため、製造工程の複雑化を抑制しつつ、下層配線層１２の抵抗の上昇を抑制することが可能となり、半導体装置の特性劣化を防止することができる。
【００３８】
なお、図４の実施形態では、フッ素バリア膜として、Ａｌ−Ｃｕ膜１２ｂの側壁にＡｌＮ膜１３ａ、１３ｂを形成する方法について説明したが、Ａｌ−Ｃｕ膜１２ｂの側壁にＡｌ２Ｏ３膜を形成するようにしてもよい。
図５は、本発明の第２実施形態に係る配線層の製造方法を示す断面図である。
図５（ａ）において、例えば、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを絶縁層１１上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、ＴｉＮ膜１２ａ、Ａｌ−Ｃｕ膜１２ｂ、Ｔｉ膜１２ｃおよびＴｉＮ膜１２ｄからなる下層配線層１２を絶縁層１１上に形成する。
【００３９】
次に、図５（ｂ）に示すように、Ａｌ−Ｃｕ膜１２ｂのＮ２プラズマ処理を行うことにより、Ａｌ−Ｃｕ膜１２ｂに含まれるＡｌを窒化し、Ａｌ−Ｃｕ膜１２ｂの側壁にＡｌＮ膜１３ａ、１３ｂを形成する。
次に、図５（ｃ）に示すように、高密度プラズマＣＶＤなどの方法により、ＡｌＮ膜１３ａ、１３ｂが形成された下層配線層１２を覆うようにして、酸化珪素膜などのライナ膜１４を形成する。
【００４０】
次に、図５（ｄ）に示すように、高密度プラズマＣＶＤなどの方法により、ライナ膜１４上にＦＳＧ膜１５を形成し、窒素雰囲気中でＦＳＧ膜１５のアニールを行うことにより、ＦＳＧ膜１５中の不安定なフッ素成分を除去する。
次に、図５（ｅ）に示すように、例えば、ＴＥＯＳ（テトラエトキシシラン）ガスを用いたプラズマＣＶＤを行うことにより、ＦＳＧ膜１５上にシリコン酸化膜１６を形成した後、図３と同様の工程を行うことにより、図４の構成を完成させる。
【００４１】
なお、図５の実施形態では、Ａｌ−Ｃｕ膜１２ｂのＮ２プラズマ処理を行うことにより、Ａｌ−Ｃｕ膜１２ｂの側壁にＡｌＮ膜１３ａ、１３ｂを形成する方法について説明したが、Ａｌ−Ｃｕ膜１２ｂのＯ２プラズマ処理を行うことにより、Ａｌ−Ｃｕ膜１２ｂに含まれるＡｌを酸化し、Ａｌ−Ｃｕ膜１２ｂの側壁にＡｌ２Ｏ３膜を形成するようにしてもよい。
【００４２】
図６は、本発明の第３実施形態に係る配線層の概略構成を示す断面図である。
図６において、絶縁層２１上には下層配線層２２が形成され、下層配線層２２は、例えば、ＴｉＮ膜２２ａ、Ａｌ−Ｃｕ膜２２ｂ、Ｔｉ膜２２ｃおよびＴｉＮ膜２２ｄからなる積層構造を有している。
ここで、ＴｉＮ膜２２ａの膜厚は、例えば、２００〜４００Å程度、Ａｌ−Ｃｕ膜２２ｂの膜厚は、例えば、３０００〜１００００Å程度、Ｔｉ膜２２ｃの膜厚は、例えば、５０〜２００Å程度、ＴｉＮ膜２２ｄの膜厚は、例えば、４００〜１０００Å程度に設定することができる。また、例えば、５０〜３００Å程度の膜厚のＴｉ膜をＴｉＮ膜２２ａの下層に設けるようにしてもよい。
【００４３】
また、下層配線層２２の側壁には、フッ素バリア膜として、メタルバリア膜２３ａ、２３ｂが形成されている。なお、メタルバリア膜２３ａ、２３ｂとしては、例えば、Ｗ膜、ＴｉＮ膜、ＴｉＳｉＮ膜などを用いることができる。また、メタルバリア膜２３ａ、２３ｂの膜厚Ｔ２は、配線幅の１／５程度以下とすることが好ましく、例えば、配線幅が０．２μｍであるとすると、メタルバリア膜２３ａ、２３ｂの膜厚Ｔ３は０．０５μｍ程度とすることができる。また、メタルバリア膜２３ａ、２３ｂは、例えば、スパッタなどの方法により形成することができ、絶縁層２１上に成膜されたメタルバリア膜２３ａ、２３ｂはエッチバックにより除去することができる。
【００４４】
また、メタルバリア膜２３ａ、２３ｂが形成された下層配線層２２はライナ膜２４で覆われ、ライナ膜２４で覆われた下層配線層２２上にはＦＳＧ膜２５が形成されている。そして、ＦＳＧ膜２５上には、シリコン酸化膜２６が形成され、ＦＳＧ膜２５およびシリコン酸化膜２６には、下層配線層２２を露出させる開口部２７が形成され、開口部２７には、下層配線層２２と接続されるタングステンプラグ２８が埋め込まれている。なお、ライナ膜２４は、ＦＳＧ膜２５に含まれるフッ素の拡散を抑制するもので、例えば、酸化珪素膜から構成することができる。また、ＦＳＧ膜２５の膜厚は、例えば、６５００Å程度、シリコン酸化膜２６の膜厚は、例えば、１２５００Å程度に設定することができる。
【００４５】
そして、シリコン酸化膜２６上には、例えば、ＴｉＮ膜２９ａ、Ａｌ−Ｃｕ膜２９ｂ、Ｔｉ膜２９ｃおよびＴｉＮ膜２９ｄの４層構造からなる上層配線層２９が形成され、上層配線層２９はタングステンプラグ２８を介して下層配線層２２と接続されている。
ここで、下層配線層２２の側壁にメタルバリア膜２３ａ、２３ｂを形成することにより、下層配線層２２の側壁からフッ素が下層配線層２２内に拡散することを抑制することが可能となり、下層配線層２２の抵抗の上昇を抑制して、半導体装置の特性劣化を防止することができる。
【００４６】
図７は、本発明の第３実施形態に係る配線層の製造方法を示す断面図である。
図７（ａ）において、例えば、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを絶縁層２１上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、絶縁層２１上に下層配線層２２を形成する。
【００４７】
次に、図７（ｂ）に示すように、スパッタなどの方法により、下層配線層２２が形成された絶縁層２１上に、例えば、Ｗ膜、ＴｉＮ膜またはＴｉＳｉＮ膜などのメタル膜を積層する。そして、異方性エッチングを用いて、絶縁層２１上に積層されたメタル膜をエッチバックすることにより、下層配線層２２の側壁にメタルバリア膜２３ａ、２３ｂを形成する。
【００４８】
次に、図７（ｃ）に示すように、高密度プラズマＣＶＤなどの方法により、メタルバリア膜２３ａ、２３ｂが形成された下層配線層２２を覆うようにして、酸化珪素膜などのライナ膜２４を形成する。
次に、図７（ｄ）に示すように、高密度プラズマＣＶＤなどの方法により、ライナ膜２４上にＦＳＧ膜２５を形成し、窒素雰囲気中でＦＳＧ膜２５のアニールを行うことにより、ＦＳＧ膜２５中の不安定なフッ素成分を除去する。
【００４９】
次に、図７（ｅ）に示すように、例えば、ＴＥＯＳ（テトラエトキシシラン）ガスを用いたプラズマＣＶＤを行うことにより、ＦＳＧ膜２５上にシリコン酸化膜２６を形成した後、図３と同様の工程を行うことにより、図６の構成を完成させる。
なお、上述した実施形態では、配線層を半導体装置に形成する場合について説明したが、本発明に係る配線形成方法は半導体装置に限定されることなく、半導体装置以外にも、例えば、液晶表示装置、有機ＥＬ素子、プラズマディスプレイ装置、ビルドアップ多層配線板などに適用するようにしてもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態に配線層の概略構成を示す断面図。
【図２】本発明の第１実施形態に係る配線層の製造方法を示す断面図。
【図３】本発明の第１実施形態に係る配線層の製造方法を示す断面図。
【図４】本発明の第２実施形態に係る配線層の概略構成を示す断面図。
【図５】本発明の第２実施形態に係る配線層の製造方法を示す断面図。
【図６】本発明の第３実施形態に係る配線層の概略構成を示す断面図。
【図７】本発明の第３実施形態に係る配線層の製造方法を示す断面図。
【図８】従来の配線層の概略構成を示す断面図。
【符号の説明】
１、１１、２１  絶縁層、２、１２、２２  下層配線層、２ａ、２ｄ、９ａ、９ｄ、１２ａ、１２ｄ、１９ａ、１９ｄ、２２ａ、２２ｄ、２９ａ、２９ｄ  ＴｉＮ膜、２ｂ、９ｄ、１２ｂ、１９ｄ、２２ｂ、２９ｄ  Ａｌ−Ｃｕ膜、２ｃ、９ｃ、１２ｃ、１９ｃ、２２ｃ、２９ｃ  Ｔｉ膜、３ａ、３ｂ  サイドウォール１３ａ、１３ｂ  ＡｌＮ膜、２３ａ、２３ｂ  メタルバリア膜、４、１４、２４ライナ膜、５、１５、２５  ＦＳＧ膜、６、１６、２６  シリコン酸化膜、７、１７、２７  開口部、８、１８、２８  タングステンプラグ、９、１９、２９上層配線層
【図１】
2004260124.tif 000003
【図２】
2004260124.tif 000004
【図３】
2004260124.tif 000005
【図４】
2004260124.tif 000006
【図５】
2004260124.tif 000007
【図６】
2004260124.tif 000008
【図７】
2004260124.tif 000009
【図８】
2004260124.tif 000010