(57)【要約】【課題】信号処理装置は、装置の小型化に伴って、各回路の配置、配線引き回しが難しくなり配線同士の干渉という問題が起き各回路間において、信号データ同士の干渉、いわゆるクロストークを起こすという問題点がある。【解決手段】変動電位と基準電位の二本の信号線からなるアナログ差動入力信号線を複数組備えている入力線路と、その入力線路からの前記複数のアナログ信号を所望の順番で後段の一本の信号線に送り出すマルチプレクサ回路と、アナログ信号をデジタル信号に変換して出力するアナログ−デジタル変換回路と、前記マルチプレクサ回路より順次出力された信号の内、一の信号についてその前または後の信号のレベルに応じた電位を一の信号に加減算する加減算器とを設けてクローストークを抑制する。【選択図】        図１
2004242145.tif 000002
【特許請求の範囲】
【請求項１】
変動電位と基準電位の二本の信号線からなるアナログ差動入力信号線を複数組備えている入力線路と、その入力線路からの前記複数のアナログ信号を所望の順番で後段の一本の信号線に送り出すマルチプレクサ回路と、アナログ信号をデジタル信号に変換して出力するアナログ−デジタル変換回路と、前記マルチプレクサ回路より順次出力された信号の内、一の信号についてその前または後の信号のレベルに応じた電位を一の信号に加減算する加減算器とを備えたことを特徴とする信号処理装置。
【請求項２】
複数のアナログ信号を出力する回路と、変動電位と基準電位の二本の信号線からなるアナログ差動入力信号線を複数組備えている入力線路、その入力線路からの前記複数のアナログ信号を所望の順番で後段の一本の信号線に送り出すマルチプレクサ回路、アナログ信号をデジタル信号に変換して出力するアナログ−デジタル変換回路及び、前記マルチプレクサ回路より順次出力された信号の内、一の信号についてその前または後の信号のレベルに応じた電位を一の信号に加減算する加減算器とを備えた信号処理回路間を接続する前記入力線路間に前記信号処理回路のクロストークを抑えるように接続した抵抗素子を備えたことを特徴とする信号処理装置。
【請求項３】
変動電位と基準電位の二本の信号線からなるアナログ差動入力信号線を複数組備えている入力線路と、その入力線路からの前記複数のアナログ信号を所望の順番で後段の一本の信号線に送り出すマルチプレクサ回路と、アナログ信号をデジタル信号に変換して出力するアナログ−デジタル変換回路と、そのアナログ−デジタル変換回路で変換されたデジタル信号を外部信号によりデジタル的に調整するデジタル回路とを備えたことを特徴とする信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、原稿読取装置等に適用され、複数のアナログ信号をデジタル化して高速化処理する信号処理装置に関する。
【０００２】
【従来の技術】
近年、スキャナ、複合複写機等に用いられる原稿読取装置は、１ラインあたりの読取速度の高速化が著しく、この原稿読取装置に適用される信号処理装置においては、１ラインを複数分割し、なおかつ分割したブロックそれぞれの処理速度を高速化する必要がある。また複数ブロック毎に読み出されるアナログデータを処理する回路も当然高速化する必要がある。一方、原稿読取装置の小型化に伴い信号処理装置の小型化の要請も強く、１チップ化等の手段にて小型化される傾向にある。
【０００３】
基本的に、信号処理装置内の各ブロックは、駆動クロックにてＯＮ／ＯＦＦ制御されているスイッチドキャパシタによって構成され、各ブロックのデータ取り込み、後段ブロックへのデータ移送を駆動クロックのタイミング調整することによって各ブロックが処理している信号同士の干渉がないように設計されている。
【０００４】
【特許文献１】
特開昭５９―１８４５６３号公報（第２頁、第４頁−第６頁、図１−図３）
【０００５】
【発明が解決しようとする課題】
しかし、従来の信号処理装置は、高速クロックにより高速駆動していくと、各回路ブロックのスイッチングのタイミングによっては、隣り合う信号の出力同士が影響し合うタイミングが発生したり、回路の小型化に伴って、各回路の配置、配線引き回しが難しくなり、配線同士の干渉という問題が起き、各回路間において、信号データ同士の干渉、いわゆるクロストークを起こし、それによって、信号処理装置に入る前と後ではデータの変化、劣化が起こり、信号処理される前のデータと信号処理された後のデータとの間のデータの相関が得られないという問題点がある。
【０００６】
これに対し、内部回路配置やブロック間スイッチングタイミングの最適化を行い、上記のような問題点を解消することも行われているが、実際にはそれによっても解消しきれないクロストークが存在しており、例えば、原稿読取装置の読取データ処理のためにこのような信号処理装置を用いた場合、出力データのある部分が他の部分に薄い影のように映り込んでしまう、いわゆる「ゴースト現象」を起こしてしまい、画質の劣化等を起こしている。
【０００７】
この発明は、上記課題を解消するためになされたものであり、複数信号列を取り扱う際に発生する信号データ間のクロストークを抑制できる新規の信号処理装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１の発明に係る信号処理装置は、変動電位と基準電位の二本の信号線からなるアナログ差動入力信号線を複数組備えている入力線路と、その入力線路からの前記複数のアナログ信号を所望の順番で後段の一本の信号線に送り出すマルチプレクサ回路と、アナログ信号をデジタル信号に変換して出力するアナログ−デジタル変換回路と、前記マルチプレクサ回路より順次出力された信号の内、一の信号についてその前または後の信号のレベルに応じた電位を一の信号に加減算する加減算器とを備えたものである。
【０００９】
請求項２の発明に係る信号処理装置は、複数のアナログ信号を出力する回路と、変動電位と基準電位の二本の信号線からなるアナログ差動入力信号線を複数組備えている入力線路、その入力線路からの前記複数のアナログ信号を所望の順番で後段の一本の信号線に送り出すマルチプレクサ回路、アナログ信号をデジタル信号に変換して出力するアナログ−デジタル変換回路及び、前記マルチプレクサ回路より順次出力された信号の内、一の信号についてその前または後の信号のレベルに応じた電位を一の信号に加減算する加減算器とを備えた信号処理回路間を接続する前記入力線路間に前記信号処理回路のクロストークを抑えるように接続した抵抗素子を備えたものである。
【００１０】
請求項３の発明に係る信号処理装置は、変動電位と基準電位の二本の信号線からなるアナログ差動入力信号線を複数組備えている入力線路と、その入力線路からの前記複数のアナログ信号を所望の順番で後段の一本の信号線に送り出すマルチプレクサ回路と、アナログ信号をデジタル信号に変換して出力するアナログ−デジタル変換回路と、そのアナログ−デジタル変換回路で変換されたデジタル信号を外部信号によりデジタル的に調整するデジタル回路とを備えたものである。
【００１１】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１について図１，２，３を用いて説明する。図１は、実施の形態１による信号処理装置構成図であり、図１において１は基準電位と変動電位による差動入力の４系統アナログ入力信号、２はアナログ入力信号を多重するマルチプレクサ回路、３は多重された入力信号を標本化した後に一定時間保持して順次出力するサンプルホールド回路、４，５，６は信号を増幅する増幅回路、７は増幅回路４，５，６で増幅されたアナログ信号をデジタル信号に変換するアナログ−デジタル変換回路、８，９，１０は図の領域１２，４それぞれが処理しているデータをある割合だけ領域２に加算ないし減算する回路、１１は容量性素子若しくは抵抗素子８，９，１０の出力を加算する加算器である。図２は、実施の形態１による信号処理装置のＳＩＧ２に大入力（所望のデジタルデータの最大値）、その他の３系統は小入力を入力した場合で、８，９，１０，１１によってクロストークを修正した後の出力信号（デジタル）波形図である。図３は、実施の形態１による信号処理装置のＳＩＧ２に大入力（所望のデジタルデータの最大値）、その他の３系統は小入力が入力し８，９，１０，１１によるクロストーク修正がなされていない場合の出力信号（デジタル）波形図で、点線はクロストークが発生していないときの小入力のレベルである。図４は実施の形態１による信号処理装置のクロストークを修正する過程の出力信号（デジタル）波形図である。但し図４は最終的なデジタル出力信号に修正を加えている波形図であるが、実際はアナログ−デジタル変換回路７でデジタル信号に変換される前のアナログ信号を変換後の波形を見越して修正している。
【００１２】
まず容量性素子若しくは抵抗素子８，９，１０のスペックを決定する過程を説明する。アナログ入力信号は読取装置から得る。読取装置で読み取る読取領域をｎ分割した全領域黒原稿を読んだデータを採取する。分割した１ブロック目の読取領域のみ白原稿を、他ブロックは黒原稿を読み込んだデータを採取する。同様の作業を２ブロック目、３ブロック目、…、ｎブロック目まで行う。採取したデータの中で、まず１ブロック目に白原稿を読んだデータにおいて、１ブロック目以外のブロックのデータと全領域黒原稿で採取したデータを比較する。ここで白原稿の入力信号がアナログ−デジタル変換回路の出力ビット数最大値で大入力、黒原稿の入力信号が基準電位であるので小入力として処理する。１ブロック目以外のブロックのデータと全領域黒原稿で採取したデータを比較することで、予め大入力の前後と２つ後の入力信号の増減が判明し、クロストークの発生の仕方（量、正負）から容量性素子若しくは抵抗素子の値や極性を調整して各ブロックを加減算器１１に結合して加減算することによって、デジタル出力信号はクロストークの少ない信号となる。
【００１３】
次に動作について説明する。複数のアナログ入力信号１がマルチプレクサ回路２とサンプルホールド回路３を通って一系列の信号でＳＩＧ１，２，３，４の順番に、後段のブロックに送られる。送られた信号入力は図１のように領域１，２，３，４の順に後段に移動していく。ＳＩＧ２が大入力でその他の信号が小入力であるとき、図３のようにクロストーク修正前の波形図予め測定して、クロストークの影響による前後（ＳＩＧ１，３）と２つ後（ＳＩＧ４）の入力信号の増減から容量性素子若しくは抵抗素子８，９，１０のスペックを決定しているので、図４に示すように、ＳＩＧ２が領域１に取り込まれているとき、容量性素子若しくは抵抗素子８から加減算器１１によって領域２のＳＩＧ１の減少量を修正する。ＳＩＧ２が領域３に取り込まれているとき、容量性素子若しくは抵抗素子９から加減算器１１によって領域２のＳＩＧ３の増加量を修正する。ＳＩＧ２が領域４に取り込まれているとき、容量性素子若しくは抵抗素子１０から加減算器１１によって領域２のＳＩＧ４の減少量を修正する。しかしＳＩＧ１，３，４が領域１，３，４に取り込まれているとき、ＳＩＧ１，３，４が小出力なので領域２に存在する信号に殆んど電位を加減算しない。最後にＳＩＧ１，２，３，４は、アナログ−デジタル変換回路７においてデジタル信号に変換することにより結果としてクロストーク修正された信号を得ることが可能となる。
【００１４】
実施の形態２．
この発明の実施の形態２について図５を用いて説明する。図５は、実施の形態２による信号処理装置構成図である。１２はＳＩＧ１を構成する変動電位Ｓ１と基準電位ＲＳ１、１３はＳＩＧ２を構成する変動電位Ｓ２と基準電位ＲＳ２、１４はＳＩＧ３を構成する変動電位Ｓ３と基準電位ＲＳ３、１５はＳＩＧ４を構成する変動電位Ｓ４と基準電位ＲＳ４、１６は変動電位Ｓ１，２を接続する抵抗素子、１７は変動電位Ｓ２と基準電位ＲＳ３を接続する抵抗素子である。図中、同一符号は同一又は相当部分を示しそれらについての詳細な説明は省略する。
【００１５】
次に抵抗素子の設置位置を決定する手順の詳細と動作について説明する。実施の形態１と同じくアナログ入力信号は読取装置から得る。読取領域をｎ分割した読取装置において、全領域黒原稿を読んだデータを採取する。その後に分割した１ブロック目の読取領域のみ白原稿を、他ブロックは黒原稿を読み込んだデータを採取する。ブロックの白原稿の位置を２ブロック目、３ブロック目、…、ｎブロック目までずらしていき同様の作業を行う。採取したデータの中で、まず１ブロック目に白原稿を読んだデータにおいて、１ブロック目以外のブロックのデータと全領域黒原稿で採取したデータを比較する。
【００１６】
【数１】
2004242145.tif 000003
【００１７】
Ｄｂ（ｍ）は全領域黒原稿を読んだ時のｍブロック目のデータ、Ｄｗｘ（ｍ）はｘブロック目に白原稿を読み込み、他のブロックは黒原稿を読み込んだときのｍブロック目のデータである。上記計算を同様に２ブロック、…、ｎブロックまで行う（都合（ｎ−１）＊ｎコの計算データになる）。計算した（ｎ−１）＊ｎコのデータの中で、クロストークが発生していない場合より大きな値がある部分を探す。例えば、８ビットデータで１ＬＳＢ以上のクロストークが出ないようにする場合は、計算結果の中で±１ＬＳＢ以上、確実にクロストークが出ないようにする場合は、±０．５ＬＳＢ以上の結果に着目する。仮に２ブロック目に白原稿を置いた際に、１ブロック目に−１５ＬＳＢ、３ブロック目に＋１５ＬＳＢのクロストークが発生していたとすると、２ブロック目の出力に影響して１ブロック目に発生する負のクロストークは、１ブロック目の変動電位Ｓ１と２ブロック目の変動電位Ｓ２間を数２によって決まる抵抗Ｒｐ２にて結合することにより解消される。変動電位Ｓ１，２同士をつなぐことで片方のＳＩＧ２が大の時、もう一方のＳＩＧ１の方へと、結合した抵抗値に応じた量が加算される。ブロック１の基準電位ＲＳ１は変化しないのでＳ１が増えた分だけブロック１の出力は増えることになる。
【００１８】
【数２】
2004242145.tif 000004
【００１９】
数２において、Ｒ０は入力信号線路の入力インピーダンス、ｎは出力ビット数である。信号処理装置の内部で、Ｄｂ（１）−Ｄｗ２（１）＝−１５ＬＳＢのクロストークが発生する場合、あらかじめ＋１５ＬＳＢに相当するクロストークを回路前段にて故意に与えておき、出力としては差し引き０でクロストークのない出力が得られる。２ブロック目の出力に影響して３ブロック目に発生する正のクロストークは、３ブロック目の基準電位ＲＳ３と２ブロック目の変動電位Ｓ２間を下記の計算によって決まる抵抗Ｒｓ２にて結合することにより解消される。変動電位Ｓ２と基準電位ＲＳ２を結合することによって、ＳＩＧ２が大入力の場合、結合に使用する抵抗値に応じた量が基準電位に加算される。基準電位を嵩上げすることにより、結果としてブロック３の出力は下がることになる。
【００２０】
【数３】
2004242145.tif 000005
【００２１】
信号処理装置の内部でＤｂ（３）−Ｄｗ２（３）＝＋１５ＬＳＢのクロストークが発生する場合、あらかじめ−１５ＬＳＢに相当するクロストークを回路前段にて故意に与えておき、出力としては差し引き０でクロストークのない出力が得られる。基本的には、計算にて求められるが入力インピーダンスは測定難しいので、入力インピーダンスはおおよその値を代入し、抵抗決定後に実際に抵抗を挿入、計算を再び行った結果により抵抗値の微調整を行う。また大入力がどこの系統のアナログ入力信号線路に入力されたとしても同じ手順でクロストークを修正することが可能となる。
【００２２】
実施の形態３．
この発明の実施の形態３について図６を用いて説明する。図６は実施の形態３による信号処理装置構成図である。１８はアナログ入力信号をアナログ−デジタル変換してｎビットデジタル信号を出力する信号処理回路、１９は信号処理回路１８内でのクロストークにより信号処理される前のデータと信号処理された後のデータとの間のデータの相関が得られないｎビットデジタル信号を修正するクロストーク調整回路である。１９は信号のデジタルデータを格納するメモリを所有しているクロストーク調整回路である。
【００２３】
次に動作について説明する。アナログ入力信号が信号処理回路１８においてアナログ−デジタル変換されｎビットデジタル信号となる。そのｎビットデジタル信号がクロストーク調整回路１９に入力する。予めクロストーク調整回路１９にクロストークがない状態の信号のデータを上記メモリに格納しておく。そのデータと実際に入力されたｎビットデジタル信号データを比較し、差分をデジタル補正することによって信号処理回路１８内でクロストークが発生しているとき、つまり信号処理される前のデータと信号処理された後のデータとの間のデータの相関が得られないｎビットデジタル信号を修正してクロストークの少ないデジタル信号を得ることができる。
【００２４】
【発明の効果】
請求項１に係る発明によれば、変動電位と基準電位の二本の信号線からなるアナログ差動入力信号線を複数組備えている入力線路と、その入力線路からの前記複数のアナログ信号を所望の順番で後段の一本の信号線に送り出すマルチプレクサ回路と、アナログ信号をデジタル信号に変換して出力するアナログ−デジタル変換回路と、前記マルチプレクサ回路より順次出力された信号の内、一の信号についてその前または後の信号のレベルに応じた電位を一の信号に加減算する加減算器とを設けたことにより、ＡＳＩＣのように１チップＩＣ化して小型化する際に、あらかじめブロック間を結ぶ容量素子若しくは抵抗素子を決定しておけば、他のチップ部品等を使用することなく、ＩＣ化してシュリンク化するのに容易な回路構成で信号間のクロストークを抑制できる信号処理装置が提供できる。
【００２５】
請求項２に係る発明によれば、複数のアナログ信号を出力する回路と、変動電位と基準電位の二本の信号線からなるアナログ差動入力信号線を複数組備えている入力線路、その入力線路からの前記複数のアナログ信号を所望の順番で後段の一本の信号線に送り出すマルチプレクサ回路、アナログ信号をデジタル信号に変換して出力するアナログ−デジタル変換回路及び、前記マルチプレクサ回路より順次出力された信号の内、一の信号についてその前または後の信号のレベルに応じた電位を一の信号に加減算する加減算器とを備えた信号処理回路間を接続する前記入力線路間に前記信号処理回路のクロストークを抑えるように接続した抵抗素子を設けたことにより、信号処理回路内部では修正しきれないクロストークが発生したとき、アナログ入力信号の段階で、修正することによりデジタル出力信号がクロストークの影響を受けない。また構成回路に必要な部品が抵抗のようなディスクリート部品のみであるため、実際に信号処理装置に発生しているクロストークを確認しつつ、容易に変更、調整可能である信号処理装置が提供できる。
【００２６】
請求項３に係る発明によれば、変動電位と基準電位の二本の信号線からなるアナログ差動入力信号線を複数組備えている入力線路と、その入力線路からの前記複数のアナログ信号を所望の順番で後段の一本の信号線に送り出すマルチプレクサ回路と、アナログ信号をデジタル信号に変換して出力するアナログ−デジタル変換回路と、そのアナログ−デジタル変換回路で変換されたデジタル信号を外部信号によりデジタル的に調整するデジタル回路とを設けたことにより、外部操作によってクロストーク補正が容易にできる回路構成が提供できる。
【図面の簡単な説明】
【図１】図１は、実施の形態１による信号処理装置構成図である。
【図２】図２は、実施の形態１による信号処理装置の出力信号（デジタル）波形図である。
【図３】図３は、実施の形態１による信号処理装置のクロストークを修正していない出力信号（デジタル）波形図である。
【図４】図４は、実施の形態１による信号処理装置のクロストークを修正する過程の出力信号（デジタル）波形図である。
【図５】図５は、実施の形態２による信号処理装置構成図である。
【図６】図６は、実施の形態３による信号処理装置構成図である。
【符号の説明】
１…４系統のアナログ入力信号、  ２…マルチプレクサ回路、
３…サンプルホールド回路、  ４，５，６…増幅回路、
７…アナログ−デジタル変換回路、
８，９，１０…容量性素子若しくは抵抗素子、  １１…加減算器、
１２…ＳＩＧ１、  １３…ＳＩＧ２、  １４…ＳＩＧ３、  １５…ＳＩＧ４、
１６，１７…抵抗素子、  １８…信号処理回路、  １９…クロストーク調整回路
【図１】
2004242145.tif 000006
【図２】
2004242145.tif 000007
【図３】
2004242145.tif 000008
【図４】
2004242145.tif 000009
【図５】
2004242145.tif 000010
【図６】
2004242145.tif 000011