(57)【要約】【課題】ウェハとサセプタとの静電吸着によるウェハの搬送不良及びウェハへの異物吸着を抑止し、且つ、絶縁膜ひいては半導体装置（デバイス）の損傷及びその特性変動を十分に抑制すること。【解決手段】ＣＶＤ装置１に備わるサセプタ５にＳｉウェハＷを載置し、ＲＦ電力の印加によりＳｉウェハＷに対してプラズマ処理を施す。この際、実処理に先立って、Ｓｉウェハ上に形成されるデバイスの特性変動と、サセプタ５の形状パラメータとの関係を予め取得しておき、その関係に基づいて、例えばディンプル５ｂの数が３〜２００個で、Ｓｉウェハに対して例えば０．０１〜１．６％の接触密度で接するようなサセプタ５を選択的に用いる。これにより、デバイスの電気的特性の変動を防止すると同時に、プロセス終了時点でのＳｉウェハＷとサセプタ５との静電吸着を十分に緩和できる。【選択図】　図３
2004128019.tif 000002
【特許請求の範囲】
【請求項１】
基体上に絶縁膜を有する半導体装置を形成する際に、該基体が載置され且つ該基体と接触する突出部が設けられた絶縁性部材を含む基体支持部を有するチャンバ内に、該基体を収容した状態でプラズマを形成する工程を備えており、
前記プラズマを形成する工程においては、当該工程に先立って前記半導体装置の種類に応じて予め求めておいた該半導体装置の電気的特性と前記突出部の性状との関係に基づいて、前記半導体装置が所望の電気的特性を発現するように形成された前記突出部を有する前記基体支持部を選択的に用いる、
プラズマ処理方法。
【請求項２】
前記プラズマを形成する工程においては、前記基体支持部として、前記突出部が、前記基体の周縁部に対向するように設置された環状凸部と、該環状凸部の内方に配置された複数の柱状突起部とから成るものを用いる、
請求項１記載のプラズマ処理方法。
【請求項３】
前記プラズマを形成する工程においては、前記基体がウェハであるときに、前記基体支持部として、下記式（１）；
０．０１≦Ｓｄｉｎ／Ｓ０×１００≦１．６　…（１）、
Ｓｄｉｎ：前記柱状突起部と前記ウェハとの接触面積、
Ｓ０：前記ウェハの片面の面積、
で表される関係を満たすものを用いる、請求項２記載のプラズマ処理方法。
【請求項４】
前記プラズマを形成する工程においては、前記基体がウェハであるときに、前記基体支持部として、下記式（２）；
３．５≦（Ｓｄｉｎ＋Ｓｌｉｐ）／Ｓ０×１００≦７．０　…（２）、
Ｓｄｉｎ：前記柱状突起部と前記ウェハとの接触面積、
Ｓｌｉｐ：前記環状凸部と前記ウェハとの接触面積、
Ｓ０：前記ウェハの片面の面積、
で表される関係を満たすものを用いる、請求項２又は３に記載のプラズマ処理方法。
【請求項５】
前記プラズマを形成する工程においては、前記基体支持部として、３〜２００個の前記柱状突起部が設けられたものを用いる、請求項２〜４のいずれか一項に記載のプラズマ処理方法。
【請求項６】
前記半導体装置として、前記絶縁膜の厚さが１０ｎｍ以下のものを製造する際に用いる、請求項１〜５のいずれか一項に記載のプラズマ処理方法。
【請求項７】
基体が載置され且つ該基体と接触する突出部が設けられた絶縁性部材を含む基体支持部を有し、内部でプラズマが形成されるチャンバを備えており、
前記基体支持部は、前記突出部が、前記基体の周縁部に対向するように設置された環状凸部と、該環状凸部の内方に配置された複数の柱状突起部とから成っており、且つ、下記式（１）；
０．０１≦Ｓｄｉｎ／Ｓｔ×１００≦１．６　…（１）、
Ｓｄｉｎ：前記柱状突起部と前記ウェハとの接触面積、
Ｓ０：前記ウェハの片面の面積、
で表される関係を満たすものである、プラズマ処理装置。
【請求項８】
基体が載置され且つ該基体と接触する突出部が設けられた絶縁性部材を含む基体支持部を有し、内部でプラズマが形成されるチャンバを備えており、
前記基体支持部は、前記突出部が、前記基体の周縁部に対向するように設置された環状凸部と、該環状凸部の内方に配置された複数の柱状突起部とから成っており、且つ、下記式（２）；
３．５≦（Ｓｄｉｎ＋Ｓｌｉｐ）／Ｓ０×１００≦７．０　…（２）、
Ｓｄｉｎ：前記柱状突起部と前記ウェハとの接触面積、
Ｓｌｉｐ：前記環状凸部と前記ウェハとの接触面積、
Ｓ０：前記ウェハの片面の面積、
で表される関係を満たすものである、プラズマ処理装置。
【請求項９】
基体が載置され且つ該基体と接触する突出部が設けられた絶縁性部材を含む基体支持部を有し、内部でプラズマが形成されるチャンバを備えており、
前記基体支持部は、前記突出部が、前記基体の周縁部に対向するように設置された環状凸部と、該環状凸部の内方に配置された３〜２００個の柱状突起部とから成るものである、プラズマ処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置が形成されるウェハ等の基体処理に用いられるプラズマ処理方法及びそのための装置に関する。
【０００２】
【従来の技術】
半導体装置の製造においては、膜形成、膜改質、ドライエッチング、アッシング等に種々のプラズマ処理が用いられている。一般に、プラズマ処理は枚葉式で行われ、高周波（ＲＦ）プラズマやマイクロ波プラズマが用いられる。具体的には、例えば前者の場合、ウェハ等の基体が載置されるサセプタ等の支持部材にウェハを保持し、上部電極と下部電極（サセプタが兼ねる場合が多い）にＲＦ電力を印加する。膜形成の場合は原料ガスをシャワーヘッド等からチャンバ内に供給し、膜改質の場合には改質用ガスを同様に供給し、エッチングの場合にはエッチャントガスを同様に供給しながら、それらのプラズマを形成せしめて処理を行う。
【０００３】
かかるプラズマ処理では、プロセス終了時点で一定の電荷が不可避的にウェハやサセプタ上に残留し、両者間に静電吸着による引力が働く。このような電荷は、空間への自然放電により消滅し、時間の経過と共に帯電量（静電吸着量）は徐々に減る傾向にあるが、スループットの低下を避けるためプロセス終了直後にウェハをチャンバからアンローディングする際には、搬送不良を生じ易い。また、後続のプロセスをすぐに開始する場合にも、悪影響を及ぼす場合がある。
【０００４】
そこで、このような静電吸着を抑止すべく、ウェハとの接触面にディンプルと呼ばれる多数の（例えば、２３０〜３００個）小さな突起を設けたサセプタが実用化されている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平８−７００３４号公報
【０００６】
【発明が解決しようとする課題】
しかし、半導体装置の微細化及びウェハサイズの増大に伴い、ウェハとサセプタとの静電吸着の問題を解消する重要性は更に増しつつあり、また、静電力によってウェハ上に付着するパーティクル等の異物を一層低減することが望まれている。
【０００７】
さらに、プラズマ処理を伴うプロセスを施すことにより、デバイス構造に損傷が生じ得ること、例えば、トランジスタの絶縁耐圧（Ｂｒｅａｋｄｏｗｎ　Ｖｏｌｔａｇｅ）、固定電荷によるしきい電圧（Ｖｔ；Ｔｈｒｅｓｈｏｌｄ　Ｖｏｌｔａｇｅ）、膜界面準位によるＳファクター（Ｓｕｂｔｈｒｅｓｈｏｌｄ　ｆａｃｔｏｒ）、リーク特性、ＶＦＢといった特性に変動が生じる場合があることが知られている。このようなデバイスの特性変動を抑制するには、従来、プラズマ出力やシース電位を低減したり、プラズマ中の活性種密度やエネルギー分布を均一化したりといった試みのほか、イオン注入と同様の原理によりウェハに被着する電荷量を抑制・制御するといった方法が採られてきた。
【０００８】
しかし、本発明者らの詳細な検討によれば、例えば、ＣＭＯＳトランジスタのゲート酸化膜やキャパシタの誘電体膜といった絶縁膜は、近時、実効膜厚が１０ｎｍ以下と極めて薄くなりつつあり、上記従来の対応では、静電吸着電荷による絶縁膜ひいてはトランジスタやキャパシタ等のデバイスの損傷を十分に防止できない場合があることが確認された。しかも、かかる事象の発生確率やその程度（規模）は、デバイス構造に大きく依存する傾向にあることが判明した。したがって、上記従来の対処方法では、不測の事態に対応できる場合もある一方で、全く効果が得られない場合もあり、再現性が高い根本的な解決策とはなり得なかった。また、静電吸着電荷を低減し得る多数のディンプルを有する従来のサセプタを単に用いるだけでは、決定的な対処方法にはなり得なかった。
【０００９】
また、ダマシンプロセスでは、特に銅（Ｃｕ）配線等の金属配線層が表面に露呈した状態で形成されるバリア用の絶縁膜（例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等）を形成する工程で、固定電荷が増大し易く、下層のゲート構造の損傷が顕著となる場合があることが確認された。この場合にも、かかる事象の発生確率やその程度（規模）は、積層数、配線とプラグの構造、デバイスの全体構造に依存し得ることが判明した。したがって、上記従来の対処方法では、再現性が高い根本的な解決策を提供できず、従来のサセプタを単に用いても、決定的な対処方法とはなり得なかった。
【００１０】
さらに、絶縁膜界面にトラップされた電荷は、最終的にシンタリングによって取り除かれる可能性はあるものの、増大した界面電荷を確実に除去するには、シンタリングにおける熱処理時間及び加熱温度を必然的に高めなければならない傾向にある。こうなると、サーマルバジェットの増大によるデバイスの損傷やウェハの反りといった別種の問題が生じ得るので好ましくない。殊に、Ｃｕ配線が採用される超微細構造の半導体装置の製造においては、このような問題が実用上極めて顕在化する懸念がある。
【００１１】
そこで、本発明はかかる事情に鑑みてなされたものであり、ウェハ等の基体とサセプタ等の基体支持部材との静電吸着による基体の搬送不良及び基体への異物吸着を十分に抑止できると共に、絶縁膜ひいては半導体装置（デバイス）の損傷及びその特性変動を十分に抑制することができるプラズマ処理方法及びそのための装置を提供することを目的とする。
【００１２】
【課題を解決するたの手段】
上記課題を解決するために、本発明者は、まず、静電吸着電荷の低減を更に改善すべく、ディンプル形状といったサセプタ表面形状の改良による試行錯誤を重ねた。具体的には、ディンプル形状、ウェハとの接触度合、ディンプルの配置といった幾何学的パラメータを種々変化させ、プラズマ処理終了直後の搬送状態を詳査した。その結果、サセプタの形状パラメータを最適化することにより、ウェハの種類（製造元）やウェハ径に依存せず、搬送不良を確実に抑止できることを見出した。
【００１３】
また、それと同時に、異なる形状パラメータを有するサセプタを用いてプラズマ処理を実施し、種々のトランジスタのゲート構造やそれに用いる絶縁膜への影響をも詳査した。その結果、静電吸着電荷を十分に低減しつつ、デバイスや素子構造の種類に応じて、それらの特性変動及び損傷の発生を有意に軽減できることも見出した。
【００１４】
すなわち、本発明によるプラズマ処理方法は、基体上に絶縁膜を有する半導体装置を形成する際に、その基体が載置され且つその基体と接触する突出部が設けられた絶縁性部材を含む基体支持部を有するチャンバ内に、その基体を収容した状態でプラズマを形成する工程を備えており、そのプラズマを形成する工程においては、この工程に先立って半導体装置の種類に応じて予め求めておいた半導体装置の電気的特性と突出部の性状との関係に基づいて、半導体装置が所望の電気的特性を発現するように形成された突出部を有する基体支持部を選択的に用いることを特徴とする。
【００１５】
このようにすれば、半導体装置の電気的特性に悪影響を及ぼさず且つ特性劣化を引き起こさないような形状パラメータ（特に突出部の性状）を有する基体支持部を、言わばその半導体装置のプロセスに応じて使い分けるので、半導体装置の電気的特性の変動及び損傷が、その種類に依らず確実に防止される。また、半導体装置の電気的特性の変動及び損傷を防止できる性状を有する突起部が設けられた基体支持部を用いることにより、上述の如く、基体と基体支持部との静電吸着電荷が同時に低減される。
【００１６】
このように、静電吸着電荷の低減と半導体装置の電気特性の変動抑制が両立するメカニズムの詳細は未だ解明されていないものの、その機序は例えば以下のように推定される。プラズマを形成する手段が異なっていても、プラズマを消失させてプロセスを終了した時点で、ウェハは不可避的に帯電し得る。サセプタに対するウェハの帯電極性は、プロセス条件や、例えばＲＦプラズマであればＲＦ電源の投入を停止した時のタイミング等によって決定され、何れの極性をとるかは不定である。
【００１７】
この帯電量が過度に増大すると、ウェハとサセプタとの静電吸着が不都合な程に顕著となるが、ＲＦのカップリングが切れた時点から静電荷として時間の経過と共に空間へ放電される。この際に移動する電荷がトランジスタ等の電極構造中を突き抜けるような経路を通って移動する場合に、何らかの誘発要因が作用して、例えば絶縁膜と隣接層との界面に滞留してしまい、固定電荷となってデバイス構造に悪影響を及ぼすのではないかと考えられる。よって、帯電によって生じた静電吸着電荷が空間等へ放電される経路は、周囲の電場の状態変化に微妙に左右され、必ずしも一定の放電形態や放電経路が発現せず、その予測は困難であると予想される。
【００１８】
また、プラズマ処理終了時点でのウェハの帯電量が多ければ多いほど、ある放電経路を通る電荷量が増大し得るので、例えばトランジスタのゲート電極部の膜界面に捕捉される電荷量も大きくなると考えられる。すなわち、このような不確定な事象が原因の一つとなり、上記従来の対処方法では、時と場合によって有効であったり無効であったりするといった確実性に乏しい結果を生ずるのではないかと考えられる。
【００１９】
これに対し、本発明では、ウェハがサセプタからリリースされる際に帯電し得る電荷量を、例えばトランジスタのゲート電極部の膜界面に捕捉されない程に十分に低減するといったプロセス制御が可能である。かかる帯電量の低減は、同時にウェハとサセプタとの静電吸着を軽減することに寄与し得る。
【００２０】
しかし、ウェハと接するサセプタの形状が異なったとしても、プロセス条件が同じであれば、消失前のプラズマシース中に含まれるイオン活性種の濃度やエネルギー分布は同一である可能性が極めて高いと考えられる。この観点からすれば、プラズマ処理プロセスが終了した時点でのウェハの帯電量は略同じと推定することもできる。
【００２１】
したがって、上記とは異なるメカニズムが存在し、従来は、ウェハをサセプタからリリースする際に蓄積されていた電荷の移行経路、放電中心、その移動電荷量がトランジスタのゲート電極部に捕捉され易いように作用していたのに対し、本発明では、結果として、そのような電荷の捕捉が生じ難い形状パラメータのサセプタ（基体支持部）を選択して用いることとなる、といった可能性も否定できない。ただし、作用はこれらに限定されない。
【００２２】
また、プラズマを形成する工程においては、基体支持部として、突出部が、基体の周縁部に対向するように設置された環状凸部と、その環状凸部の内方に配置された複数の柱状突起部とから成るものを用いると好ましい。
【００２３】
このように環状凸部とその内側に複数配置された柱状突起部とから成る突出部が設けられた基体支持部を用いると、基体は、その周縁部において環状凸部に支持されると共に、その周縁部より中心部側において複数箇所が点状に支持される。このように基体を支持させた状態でプラズマ処理を実施すると、静電吸着がより緩和されると共に、半導体装置のデバイス構造への影響が更に軽減される。ただし、その作用機構も未だ明確にされていない。
【００２４】
具体的には、プラズマを形成する工程においては、基体がウェハであるときに、基体支持部として、下記式（１）；
０．０１≦Ｓｄｉｎ／Ｓ０×１００≦１．６　…（１）、
で表される関係を満たすものを用いるとより好ましい。ここで、Ｓｄｉｎは柱状突起部とウェハとの接触面積を示し、Ｓ０はウェハの片面の面積を示す。
【００２５】
式（１）中、Ｓｄｉｎ／Ｓ０×１００は、言わば基体支持部における柱状突起部と基体との接触密度（百分率）を表すファクターであり、この値が０．０１％未満となると基体の支持が不十分となる一方、１．６％を超えると基体と基体支持部との搬送不良を十分に防止し難く、且つ、半導体装置へのダメージを十分に抑制し難い傾向にある。
【００２６】
さらに、プラズマを形成する工程においては、基体がウェハであるときに、基体支持部として、下記式（２）；
３．５≦（Ｓｄｉｎ＋Ｓｌｉｐ）／Ｓ０×１００≦７．０　…（２）、
で表される関係を満たすものを用いても好ましい。ここで、Ｓｄｉｎ及びＳ０は式（１）におけるのと同じであり、Ｓｌｉｐは環状凸部とウェハとの接触面積を示す。
【００２７】
式（２）中、（Ｓｄｉｎ＋Ｓｌｉｐ）／Ｓ０×１００は、言わば基体支持部における柱状突起部及び環状凸部（つまり突出部全体）と基体との接触密度（百分率）を表すファクターであり、この値が３．５％未満となっても基体の支持が不十分となる一方、７．０％を超えると基体と基体支持部との搬送不良を十分に防止し難く、且つ、半導体装置へのダメージを十分に抑制し難い傾向にある。
【００２８】
或いは、プラズマを形成する工程においては、基体支持部として３〜２００個の柱状突起部が設けられたものを用いても好適である。
【００２９】
上述した基体支持部における柱状突起部と基体との接触密度は、単一の柱状突起部における基体との接触面積と柱状突起部の数量によって一義的に決定されるので、本発明の奏する主たる作用効果が、その数量のみに依存するとは通常は考え難い。しかし、本発明者の知見によれば、柱状突起部の形状に大きく依存せず、その数が上記範囲（３〜２００個）内であると、比較的優れた作用効果が奏されることが確認された。ただし、柱状突起部の径については、基体の面積と柱状突起部の数（すなわち支持点数）から自ずと一定の範囲に制約される。
【００３０】
そして、本発明は、半導体装置として、絶縁膜の厚さが１０ｎｍ（１００Å）以下のものを製造する際に用いると特に有用である。
【００３１】
また、本発明によるプラズマ処理装置は、本発明のプラズマ処理方法を有効に実施するための装置であって、（ａ）基体が載置され且つその基体と接触する突出部が設けられた絶縁性部材を含む基体支持部を有し、内部でプラズマが形成されるチャンバを備えており、（ｂ）基体支持部は、突出部が、基体の周縁部に対向するように設置された環状凸部と、その環状凸部の内方に配置された複数の柱状突起部とから成っており、且つ、上記式（１）又は式（２）で表される関係を満たすものである。
【００３２】
或いは、（ａ）基体が載置され且つその基体と接触する突出部が設けられた絶縁性部材を含む基体支持部を有し、内部でプラズマが形成されるチャンバを備えており、（ｃ）基体支持部は、突出部が、基体の周縁部に対向するように設置された環状凸部と、その環状凸部の内方に配置された３〜２００個の柱状突起部とから成るものである。
【００３３】
【発明の実施の形態】
以下、本発明の実施形態について詳細に説明する。なお、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。また、図面の寸法比率は、図示の比率に限られるものではない。
【００３４】
図１は、本発明によるプラズマ処理装置の好適な一実施形態を模式的に示す水平断面図である。プラズマ処理装置としてのＣＶＤ装置１は、断面が略方形状を成すメインフレームを有するトランスファーチャンバ２の三方の側壁に、ＳｉウェハＷ（基体）が二枚同時に収容されるツインチャンバ３が結合され、残る一方の側壁に、ロードロックチャンバ６ａ，６ｂが内部に設けられたロードロック部６が結合されたものである。トランスファーチャンバ２内には、伸縮可能な二つのアーム部２１を有するウェハ搬送ロボット２３が設置されており、それらのアーム部２１の先端部にＳｉウェハＷが載置されて保持されるようになっている。また、各ツインチャンバ３は、ＳｉウェハＷが載置されるサセプタ５（基体支持部）を二基づつ有している。
【００３５】
図２は、図１に示すＣＶＤ装置１の要部を示す断面図（一部構成図）であり、断面図の部分は図１におけるＩＩ−ＩＩ線断面を示すものである。同図において、ツインチャンバ３は、チャンバ筐体１１にチャンバ４が二基並設されたものである。各チャンバ４は、上述のサセプタ５をそれぞれ有しており、各サセプタ５の上方には、中空の円盤状を成すシャワーヘッド部４０がそれぞれ設けられている。
【００３６】
また、サセプタ５は、Ｏリング、メタルシール等により、チャンバ４に気密に設けられると共に、図示しない可動機構により上下駆動可能に設けられている。この可動機構により、ＳｉウェハＷとシャワーヘッド部４０との間隔が調整されるようになっている。さらに、各サセプタ５にはヒーター５１が内設されており、これによりＳｉウェハＷが所望の所定温度に加熱される。またさらに、各サセプタ５は、所定電位に接地された金属製の導電性部材が内設されており、これにより下部電極を兼ねている。
【００３７】
一方、シャワーヘッド部４０は、二基のチャンバ４に対して共通に設けられ且つ各チャンバ４に対してガス供給口９が設けられたベースプレートを上壁とする胴部４１と、複数の貫通孔が穿設された多孔板状を成すブロッカープレート４３及び同フェイスプレート４５とを有するものである。胴部４１は、ガス供給口９と連通する略円柱状の内部空間を形成する凹部を有しており、この凹部の下端側内周部にフェイスプレート４５の周縁部が結合されている。このフェイスプレート４５の上方には、ブロッカープレート４３がフェイスプレート４５と略平行に設置されており、胴部４１の上壁とブロッカープレート４３との間、及び、ブロッカープレート４３とフェイスプレート４５との間に、ガス供給口９と連通する空間が画成されている。
【００３８】
また、フェイスプレート４５は、上部電極を構成する円形プレートであって、例えばＡｌ等の金属で形成されている。各フェイスプレート４５には、インピーダンス整合器１２を介して高周波（ＲＦ）電源１３が接続されており、ＲＦ電源１３の投入により、フェイスプレート４５とサセプタ５との間の空間に、一定周波数及び一定出力のＲＦ電力が印加され、プラズマが形成されるようになっている。
【００３９】
さらに、各チャンバ４の下部には、開口部７が設けられており、これらには、各チャンバ４の内部を減圧し、後述するガス供給系３０から各ガスの供給流量に応じて各チャンバ４内の圧力を所定の値に維持可能な真空ポンプを有する排気系７０がバルブ系Ｖを介して接続されている。
【００４０】
このバルブ系Ｖとしては、例えば、上流側（ツインチャンバ３側）に配置された二枚ブレード式のターボスロットルバルブと、下流側（排気系７０側）に配置されたアイソレーションバルブとから構成することができ、さらに、ゲートバルブを付加してもよい。また、排気系７０に用いる真空ポンプとしては、特に限定されず、例えば、ドライポンプ付きターボ分子ポンプ等を例示できる。バルブ系Ｖ及び排気系７０をこのように構成すれば、ＳｉウェハＷの処理時に各チャンバ４内の圧力を所定圧力に安定に制御し易い。
【００４１】
また、ツインチャンバ３には、プラズマＣＶＤ法によってＳｉウェハＷ上に所定の膜を形成するための原料ガス、希釈ガス、パージガス等が貯留されたガス供給系３０が接続されている。図２においては、ガス供給系３０として、６種のガス供給源３１〜３６を備えるものを例示する。各ガス供給源３１〜３６は、ガス供給流量を制御するＭＦＣ（質量流量コントローラ）３１ａ〜３６ａが設けられた配管１０を介して、各シャワーヘッド部４０のガス供給口９に接続されている。
【００４２】
また、配管１０には、遠隔プラズマ（リモートプラズマ）処理を採用したクリーニング系８が接続されている。このクリーニング系８は、配管１０側に配置されたリアクターキャビティ８１と、これにＭＦＣ８２ａを介して接続された、例えばＮＦ３ガス等のフッ素原子を含有するガスの供給源８２を有している。リアクターキャビティ８１には、プラズマを生成するためのマイクロ波ジェネレータ（図示せず）が装備されており、ガス供給源８２から供給されたクリーニングガスとしてのＮＦ３ガスが解離等してラジカル等の活性種が生じ、流路等の条件にもよるが主として中性活性種等がチャンバ４内に供給されるようになっている。
【００４３】
なお、図示を省略したが、ＳｉウェハＷの表面側のチャンバ４内空間と裏面側のチャンバ４内空間とは、互いにガス封止されるようになっている。つまり、表面側にはガス供給系３０からシャワーヘッド部４０を通して成膜原料ガスやＮＦ３ガス等が供給される。
【００４４】
図３（Ａ）及び（Ｂ）は、サセプタ５のそれぞれ概略平面図及び概略断面図である。なお、図３（Ｂ）は、図３（Ａ）におけるＸ軸に沿った断面を示す。また、参考として、図４（Ａ）及び（Ｂ）に、従来のプラズマ処理に用いられるサセプタのそれぞれ概略平面図及び概略断面図を示す。
【００４５】
図３（Ａ）及び（Ｂ）に示す如く、サセプタ５は、ＳｉウェハＷが載置される面上に突設された環状のリップ５ａ（環状凸部）、及び、その面内においてリップ５ａの内側に一定の間隔で突設配置された柱状を成す複数のディンプル５ｂ（柱状突起部）を有している。このように、リップ５ａ及びディンプル５ｂから突出部が構成されている。
【００４６】
ここで、図５は、単一のディンプル５ｂの拡大断面図である。ディンプル５ｂが円柱状を成す場合、その水平断面径ｗとしては、具体的には数ｍｍ程度、より具体的には１〜３ｍｍ程度を例示できる。また、その突出高さｈとしては、具体的には１０−３〜１０−２ｍｍオーダー、より具体的には０．００５〜０．０５ｍｍ程度を例示できる。
【００４７】
また、図３（Ａ）には、ディンプル５ｂが５個の場合を例示したが、ディンプル５ｂの数はこれに限定されず、好ましくは３〜２００個、より好ましくは３〜５０個、更に好ましくは３〜２０個、特に好ましくは３〜１０個であることが好ましく、後述するように、プラズマ処理においては、ＳｉウェハＷ上に形成されるデバイス構造やプロセス条件によって、所望の数量のディンプル５ｂが形成されたサセプタ５を適宜選択して用いることができる。
【００４８】
或いは、サセプタ５が、下記式（１）；
０．０１≦Ｓｄｉｎ／Ｓｔ×１００≦１．６　…（１）、
で表される関係を満たすもの、及び／又は、下記式（２）；
３．５≦（Ｓｄｉｎ＋Ｓｌｉｐ）／Ｓ０×１００≦７．０　…（２）、
で表される関係を満たすものであることが望ましい。
【００４９】
ここで、両式中、Ｓｄｉｎはディンプル５ｂとＳｉウェハＷとの接触面積（すなわち、図５における面Ｓｔの面積にディンプル５ｂの数量を乗じたもの）を示し、Ｓ０はＳｉウェハＷの片面の面積を示し、Ｓｌｉｐはリップ５ａとＳｉウェハＷとの接触面積を示す。なお、式（１）における上限値としては、より好ましくは０．４、更に好ましくは０．１６、特に好ましくは０．０８である。また、式（２）における上限値としては、より好ましくは５．８、更に好ましくは５．６、特に好ましくは５．５である。
【００５０】
このように構成されたＣＶＤ装置１を用いて本発明のプラズマ処理方法を実施するには、まず、製造対象の半導体装置に対して、種々の形状パラメータ、具体的には、上述したリップ５ａ又はディンプル５ｂの性状（特に寸法形状）やディンプル５ｂの数量、或いは場合によっては材質が異なるサセプタ５を用意し、各サセプタ５を用いて対象のプラズマ処理を含む一連のプロセスを予備的に実施する。こうして種々形成された半導体装置を試験体（製造サンプル）として、その電気的特性を測定・評価する。
【００５１】
測定項目としては、特に制限されないが、半導体装置がトランジスタの場合、例えば、絶縁耐圧、しきい電圧（Ｖｔ）、Ｓファクター、リーク特性、ＶＦＢといった特性が挙げられる。そして、各電気的特性が要求仕様を満足するような性状のサセプタ５を特定し、半導体装置の電気的特性と好適なサセプタ５の性状との関係を予め取得しておく。そして、以上の予備的な半導体装置製造、及び試験体の電気特性の測定・評価を、プラズマ処理が適用される種々の半導体装置及びその製造プロセスに対して実施し、各半導体装置の電気的特性とサセプタ５の性状との関係を予め取得する。或いは、先に取得された特定の半導体装置に対する上記関係から、他の半導体装置に対する当該関係を推定評価してもよい。
【００５２】
こうして得られた半導体装置の電気的特性とサセプタ５の性状との関係に基づいて、プラズマ処理のプロセス条件及び半導体装置の種類に応じて所望の特性が得られる最適なサセプタ５を選択する。このとき、サセプタ５としては、上記式（１）及び／又は式（２）で表される関係を満たすもの、又は、ディンプル５ｂの数が３〜２００個のものを用いると好適であり、かかる条件範囲は、特に厚さ１０ｎｍ以下の絶縁膜を有する半導体装置を製造する際に極めて有用である。そして、決定されたサセプタ５を各チャンバ４に搭載し、その装置構成でプラズマ処理を実施する。
【００５３】
プラズマ処理の具体的な手順は、膜形成、膜改質、ドライエッチング、アッシング等、処理の種類及び製造対象によって種々異なるものの、例えば、絶縁膜の形成（成膜）の場合、原則としてＣＶＤ装置１における操作手順は以下の通りである。
【００５４】
まず、排気系７０を運転して各チャンバ４内を所定の圧力に減圧する。この減圧下において、ウェハ搬送ロボット２３により、ロードロックチャンバ６ａ，６ｂに予め保持させておいたＳｉウェハＷを、トランスファーチャンバ２を介して所定のツインチャンバ３内へ搬入する。次いで、二枚のＳｉウェハＷをツインチャンバ３内に設けられた二基のチャンバ４内の各サセプタ５上に載置して収容する。
【００５５】
次に、所定の不活性ガスをガス供給系３０から配管１０を通して両チャンバ４内へ供給すると共に、それぞれのチャンバ４の内部が所定値となるように圧力調整を行う。各チャンバ４内の圧力が安定した後、絶縁膜の原料ガスをガス供給系３０から配管１０を通して各シャワーヘッド部４０へ供給すると共に、ヒーター５１を運転して、ＳｉウェハＷを一定の温度に加熱する。更に、チャンバ４内の圧力を制御した状態で、ＲＦ電源１３を投入してフェイスプレート４５とサセプタ５との間の空間にＲＦ電力を印加する。これにより、原料ガスがプラズマ化してその原料ガス由来の活性種が生じ、所定の活性種同士の結合反応が進行してＳｉウェハＷ上に絶縁膜が形成される（プラズマを形成する工程）。
【００５６】
そして、所定の絶縁膜が形成された後、ＲＦ電源１３の投入及び原料ガスの供給を停止し、チャンバ４からＳｉウェハＷをアンローディングする。その後、必要に応じてクリーニング系８を運転し、ＳｉウェハＷが搬出された各チャンバ４内を、ＮＦ３ガスを用いたリモートプラズマクリーニングによって穏和な条件で清浄化する。絶縁膜が形成されたＳｉウェハＷは、必要に応じて加熱処理（アニール）、配線層としての金属薄膜の形成といった他の処理に供される。
【００５７】
このように構成されたＣＶＤ装置１及びそれを用いた本発明のプラズマ処理方法によれば、形状パラメータが最適化されたサセプタ５を半導体装置の種類やプラズマ処理のプロセス条件に応じて選択して用いるので、半導体装置の電気的特性に悪影響を与え得ると考えられるサセプタ５とＳｉウェハＷとの静電吸着電荷を十分に低減することができる。これにより、半導体装置の電気的特性に変動が生じてしまうことや損傷の発生をその種類に依らず確実に防止できる。
【００５８】
また、このようにして静電吸着電荷を十分に軽減できるので、プラズマ処理終了時点でのＳｉウェハＷとサセプタ５との静電吸着力を格段に低減できる。よって、ＳｉウェハＷをプラズマ処理プロセスの終了直後にサセプタ５からアンローディングする際に、搬送不良が発生することを確実に抑止できる。さらに、静電吸着電荷が軽減されるので、ＳｉウェハＷへの異物の付着量を低減することも可能となる。
【００５９】
特に、サセプタ５の形状パラメータとして、リップ５ａ及びディンプル５ｂとＳｉウェハＷとの接触密度に着目し、上記式（１）及び／又は式（２）で表される関係を満たすサセプタ５を用いれば、プラズマ処理を実施している時にＳｉウェハＷを確実に支持できると共に、搬送不良及び半導体装置の電気特性の変動を確実に防止できる程に静電吸着電荷を軽減できる。また、詳細な理由は不明であるが、ディンプル５ｂの数量を３〜２００個とした場合にも同様の効果が奏される。
【００６０】
【実施例】
以下、実施例により本発明をさらに詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
【００６１】
〈実施例１〉
ディンプル５ｂの個数が９個であること以外は、図３（Ａ）及び（Ｂ）と同様に構成されたサセプタ５を準備し、これをチャンバ４内に組み込んだ。このＣＶＤ装置１を用い、ＳｉウェハＷとして８インチ径のもの（２００ｍｍφウェハ）及び１２インチ径のもの（３００ｍｍφウェハ）に対してプラズマ処理を用いた一連の製造プロセス（Ｗプラグ及びＣｕ配線用のダマシンプロセスを適用）を実施し、ＳｉウェハＷ上にゲート酸化膜厚が４０Å以下のＣＭＯＳ構造を有するトランジスタ（構造）を形成した。用いたサセプタ５の代表的な形状パラメータ及びＳｉウェハＷとの接触密度を表１に示す。このとき、いずれの径のＳｉウェハにおいても、プラズマ処理終了後にＳｉウェハＷをサセプタ５上からアンローディングする際の搬送不良は全く生じなかった。
【００６２】
〈比較例１〉
ディンプル２０ｂの個数が２２８個であること以外は、図４（Ａ）及び（Ｂ）と同様に構成されたサセプタ２０を準備し、これをチャンバ４内に組み込んだ。このＣＶＤ装置を用い、実施例１と同様にしてＳｉウェハＷ上にＣＭＯＳ構造を有するトランジスタ（構造）を形成した。用いたサセプタ２０の代表的な形状パラメータ及びＳｉウェハＷとの接触密度を表１に併せて示す。このとき、特に１２インチ径のＳｉウェハにおいて、プラズマ処理終了後にＳｉウェハＷをサセプタ２０上からアンローディングする際に十分な搬送を行い難いケースが認められた。
【００６３】
【表１】
2004128019.tif 000003
【００６４】
〈ＣＭＯＳトランジスタの電気的特性の評価〉
実施例１及び比較例１で形成したＣＭＯＳトランジスタ構造（ゲート電極上にＡｌアンテナを形成したもの）に対して、絶縁耐圧、しきい電圧（Ｖｔ）、Ｓファクター、及びリーク特性を測定した。一例として、リーク特性の測定結果を図６及び７に示す。図６及び７は、それぞれ実施例１及び比較例１で８インチ径ウェハ上に形成したＣＭＯＳトランジスタ構造のリーク電流に対するウェハ面内での累積確率を示すグラフである。これらの図中、横軸はゲート部分におけるリーク電流の常用対数値を任意単位で示すものであり、破線間隔が１０２オーダーである。また、複数の曲線は、異なるアンテナ・レシオ（Ａｎｔｅｎｎａ　Ｒａｔｉｏ；Ａ／Ｒ＝２，０００〜１００，０００）の配線長に対する結果の代表例を示すグラフである。
【００６５】
これより、実施例１で形成したトランジスタ構造では、アンテナ長が異なってもリーク電流の発生は殆ど認められず許容範囲であるのに対し、比較例１で形成したトランジスタではアンテナ長によっては、１０６オーダー以上のリーク電流が観測された。また、他の電気特性についても、比較例１のトランジスタでは、絶縁耐圧、しきい電圧（Ｖｔ）、Ｓファクターのシフトが認められる等の事象が観測されることがあったのに対し、実施例１のトランジスタでは、リーク電流同様、特性変動は殆ど認められなかった。
【００６６】
【発明の効果】
以上説明したように、本発明のプラズマ処理方法及び装置によれば、ウェハ等の基体とサセプタ等の基体支持部材との静電吸着による基体の搬送不良及び基体への異物吸着を十分に抑止できると共に、絶縁膜ひいては半導体装置（デバイス）の損傷及びその特性変動を十分に抑制することが可能となる。
【図面の簡単な説明】
【図１】本発明によるプラズマ処理装置の好適な一実施形態を模式的に示す水平断面図である。
【図２】図１に示すＣＶＤ装置１の要部を示す断面図（一部構成図）である。
【図３】図３（Ａ）及び（Ｂ）は、サセプタ５のそれぞれ概略平面図及び概略断面図である。
【図４】図４（Ａ）及び（Ｂ）は、従来のプラズマ処理に用いられるサセプタのそれぞれ概略平面図及び概略断面図である。
【図５】単一のディンプル５ｂの拡大断面図である。
【図６】実施例１で形成したＣＭＯＳトランジスタ構造のリーク電流に対するウェハ面内での累積確率を示すグラフである。
【図７】比較例１で形成したＣＭＯＳトランジスタ構造のリーク電流に対するウェハ面内での累積確率を示すグラフである。
【符号の説明】
１…ＣＶＤ装置（プラズマ処理装置）、４…チャンバ、５…サセプタ（基体支持部）、５ａ…リップ（環状凸部）、５ｂ…ディンプル（柱状突起部）、１３…高周波電源、３０…ガス供給系、４０…シャワーヘッド部、５１…ヒーター、７０…排気系、Ｗ…Ｓｉウェハ（基体）。
【図１】
2004128019.tif 000004
【図２】
2004128019.tif 000005
【図３】
2004128019.tif 000006
【図４】
2004128019.tif 000007
【図５】
2004128019.tif 000008
【図６】
2004128019.tif 000009
【図７】
2004128019.tif 000010