(57)【要約】【課題】ＤＣ−ＤＣコンバータを低消費電力で制御でき、ソフトスタート機能、カレントリミット機能を備えたＰＷＭ制御回路を提供する。【解決手段】該コンバータの出力電圧ＶＯＵＴを検出する検出回路１と、検出回路１の検出電圧ＶＭと基準電圧ＶＲＥＦとの誤差を増幅する誤差増幅回路２と、誤差増幅回路２の出力電圧ＶＥと階段波信号の電圧ＶＳＴＥＰを比較する比較回路３とを備える。更に、該コンバータ起動時のソフトスタート設定期間中、誤差増幅回路２をボルテージホロワ型増幅器に切り替える回路を備える。或いは、検出回路１の検出電圧ＶＭと基準電圧ＶＲＥＦとの誤差を検出するパワーグッド用比較回路を備え、パワーグッド用比較回路の出力信号により基準電圧をステップ状に変化させ、更に、パワーグッド用比較回路の出力信号が一定時間以上変化しない場合に、該コンバータの半導体スイッチを開状態にする制御信号を出力する。【選択図】  図１
2004328945.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチの開閉により第１の直流電圧を第２の直流電圧に変換するＤＣ−ＤＣコンバータに対し、前記半導体スイッチを制御するＰＷＭ信号を発生するＰＷＭ制御回路であって、
前記ＤＣ−ＤＣコンバータの出力電圧を検出する検出回路と、
前記検出回路の検出電圧と基準電圧との誤差を増幅する誤差増幅回路と、
前記誤差増幅回路の出力電圧と階段波信号の電圧を比較する比較回路と、を備えてなることを特徴とするＤＣ−ＤＣコンバータ用ＰＷＭ制御回路。
【請求項２】
前記階段波信号を生成するＤＡコンバータを備えていることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ用ＰＷＭ制御回路。
【請求項３】
前記階段波信号にディザリング処理を施すディザリング生成回路を備えていることを特徴とする請求項１または２に記載のＤＣ−ＤＣコンバータ用ＰＷＭ制御回路。
【請求項４】
前記誤差増幅回路は、正側入力に前記検出回路の検出電圧を入力し、負側入力に基準電圧を入力し、出力電圧と接地の間に位相補償回路を備えていることを特徴とする請求項１から３の何れか１項に記載のＤＣ−ＤＣコンバータ用ＰＷＭ制御回路。
【請求項５】
前記誤差増幅回路は、負側入力に前記検出回路の検出電圧を入力し、正側入力に基準電圧を入力し、出力電圧と前記負側入力の間に位相補償回路を備えていることを特徴とする請求項１から３の何れか１項に記載のＤＣ−ＤＣコンバータ用ＰＷＭ制御回路。
【請求項６】
前記ＤＣ−ＤＣコンバータの起動時のソフトスタート設定期間中、前記誤差増幅回路をボルテージホロワ型増幅器に切り替える回路を備えていることを特徴とする請求項１から５の何れか１項に記載のＤＣ−ＤＣコンバータ用ＰＷＭ制御回路。
【請求項７】
前記検出回路の検出電圧と前記基準電圧との誤差を検出するパワーグッド用比較回路を備え、前記パワーグッド用比較回路の出力信号により前記基準電圧をステップ状に変化させることを特徴とする請求項１から６の何れか１項に記載のＤＣ−ＤＣコンバータ用ＰＷＭ制御回路。
【請求項８】
前記パワーグッド用比較回路の出力信号が一定時間以上変化しない場合に、前記半導体スイッチを開状態にする制御信号を出力することを特徴とする請求項７に記載のＤＣ−ＤＣコンバータ用ＰＷＭ制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体スイッチの開閉（オン、オフ）により第１の直流電圧を第２の直流電圧に変換するＤＣ−ＤＣ（直流−直流）コンバータに関し、特にその出力電圧を目標値に一致させるために用いられるアナログ回路機構のＰＷＭ（パルス幅変調）制御回路に関し、更に詳細には、起動時のラッシュ電流を低減するソフトスタート機能、過電流状態にならないように制御を行うカレントリミット機能に関する。
【０００２】
【従来の技術】
図１０に、この種のＤＣ−ＤＣコンバータ用ＰＷＭ制御回路の従来例を示す。同図の参照符号１０１がＤＣ−ＤＣコンバータで、半導体スイッチのオン、オフにより直流電源１０２の入力電圧ＶＩＮ（第１の直流電圧）を出力電圧ＶＯＵＴ（第２の直流電圧）に変換し、負荷１０３に供給する。また、符号１０４がＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴを目標値に制御するＰＷＭ制御回路で、検出回路１０５、誤差増幅回路１０６および比較回路１０７等から構成されている。
【０００３】
検出回路１０５は、ＤＣ−ＤＣコンバータ１０１の出力電圧ＶＯＵＴを検出してその検出電圧を誤差増幅回路１０６に伝達する回路で、例えば、減衰器、整流器、バッファ、絶縁アンプ等から構成されている。誤差増幅回路１０６は、検出回路１０５の出力電圧（検出電圧）ＶＭと基準電圧ＶＲＥＦとの誤差を増幅して出力する。比較回路１０７は、誤差増幅回路１０６の出力電圧ＶＥと発振回路１０９で生成した三角波または鋸波の信号ＶＯＳＣと比較し、ＰＷＭ信号Ｇを出力する。このように、ＰＷＭ制御回路１０４は、ＤＣ−ＤＣコンバータ出力電圧ＶＯＵＴをフィードバックし、目標値との誤差に応じて半導体スイッチのオン、オフ比率（時比率）を制御する機能を有している。
【０００４】
ところで、ＤＣ−ＤＣコンバータ１０１の起動と同時に誤差増幅回路１０６の基準電圧ＶＲＥＦを目標値に設定すると、出力段や負荷として存在する大容量の空のコンデンサや容量を充電するために正常電流を超えて異常電流となるラッシュ電流が流れ、回路素子の焼損や劣化およびノイズの発生等の不具合が生じる。ソフトスタート時間設定回路１１０は、かかる不具合を防ぐために、起動時の一定期間中、電圧の立ち上がりを緩やかにするように制御する機能を有している。また、カレントリミット機能を具備することで、ＤＣ−ＤＣコンバータ１０１の動作状態において規定値以上の過電流状態になると、規定値以上の電流が流れないように制御を行い、回路素子の焼損や劣化を防ぐことができる。カレントリミット機能は、例えば、図１１に示すＤＣ−ＤＣコンバータにおいて過電流状態が検出されると制御信号Ｇにより、駆動回路出力にあるトランジスタのオン／オフ動作を停止させることで出力電流を制御するものである。
【０００５】
尚、ＤＣ−ＤＣコンバータ１０１の具体例としては、図１１に示すような昇圧チョッパ回路、図１２示すような降圧チョッパ回路、図１３示すような反転チョッパ回路がある。また、検出回路１０５と誤差増幅回路１０６の具体例を図１４に示す。
【０００６】
従来の三角波または鋸波を発生させる発振回路１０９の回路構成を図１５に示す。同図の参照符号１５１が三角波または鋸波の元となる波形を発生させる回路で、コンデンサ１５４への充放電を繰り返して波形を発生させる。また符合１５２は三角波または鋸波の検出回路で、出力する三角波または鋸波の上限、下限電圧の基準電圧と元の三角波または鋸波を比較し信号を出力する。符合１５３はスイッチ１５４の制御回路で、検出回路１５２からの出力信号と回路のクロックでコンデンサ１５４の充放電をする電流をオン／オフするスイッチの制御信号を出力する。尚、比較回路１０７に、誤差増幅回路１０６の出力電圧ＶＥと比較する信号として三角波の信号を用いる従来技術として、下記の特許文献１に開示されたものがある。
【０００７】
【特許文献１】
特開平１１−７５３６５号公報
【０００８】
【発明が解決しようとする課題】
上記従来のＤＣ−ＤＣコンバータでは、図１５に示すように、発振回路において三角波または鋸波を発生させるためにコンデンサの充放電を繰り返しているため、電流損失が発生する。また、コンデンサの充放電を行う電流は内部回路で決定しているため、外部からの入力信号にコンデンサの充放電を同期させて使用する場合、内部で決定する発振周波数付近以外で使用するとＰＷＭ制御が誤動作する可能性がある。
【０００９】
また、従来、ソフトスタート時間は、ＤＣ−ＤＣコンバータの出力電圧とは無関係に設定回路で決定され、当該ソフトスタートを実行していた。そして、ソフトスタートの最適な時間は負荷によって変化するため、最適なソフトスタート時間の設定は困難である。また、カレントリミット機能は、ＤＣ−ＤＣコンバータの出力が規定値以上の過電流状態になると当該規定値以上の電流が流れないように駆動回路を制御する機能であるが、ソフトスタート期間中は誤差増幅器の基準電圧がＤＣ−ＤＣコンバータの出力電圧に無関係に立ち上がるため、ＤＣ−ＤＣコンバータが過電流状態になっていたとしてもその検出は遅れてしまう。
【００１０】
本発明は、上記問題点に鑑みてなされたもので、その目的は、ＤＣ−ＤＣコンバータを低消費電力で制御できるＰＷＭ制御回路を提供することにある。更に、起動時のラッシュ電流を低減するソフトスタート機能、過電流状態にならないように制御を行うカレントリミット機能を備えたＰＷＭ制御回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この目的を達成するための本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路は、半導体スイッチの開閉により第１の直流電圧を第２の直流電圧に変換するＤＣ−ＤＣコンバータに対し前記半導体スイッチを制御するＰＷＭ信号を発生するＰＷＭ制御回路であって、前記ＤＣ−ＤＣコンバータの出力電圧を検出する検出回路と、前記検出回路の検出電圧と基準電圧との誤差を増幅する誤差増幅回路と、前記誤差増幅回路の出力電圧と階段波信号の電圧を比較する比較回路と、を備えてなることを第１の特徴とする。更に、本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路は、前記階段波信号を生成するＤＡコンバータを備えていることを特徴とする。
【００１２】
上記第１の特徴のＤＣ−ＤＣコンバータ用ＰＷＭ制御回路によれば、従来の三角波または鋸波発振回路の発振周波数は内部回路で決定する電流のコンデンサの充放電により決定するが、階段波信号の発振回路はロジック回路で構成できるため、外部同期の周波数に対し、ダイナミックレンジを上げることができる。また、ＤＡコンバータを使用することで従来三角波または鋸波の信号を発生するためコンデンサを充放電することにより消費されていた電流損失を低減することができる。その結果、従来のＤＣ−ＤＣコンバータ用ＰＷＭ制御回路に比べ低消費電力化が図れる。
【００１３】
更に、本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路は、前記階段波信号にディザリング処理を施すディザリング生成回路を備えていることを第２の特徴とする。この第２の特徴によれば、比較回路において、誤差増幅回路の出力電圧と階段波信号の電圧の比較精度を高めるために、ディザリングを施した階段波信号を使用することができる。
【００１４】
更に、本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路は、前記誤差増幅回路が、正側入力に前記検出回路の検出電圧を入力し、負側入力に基準電圧を入力し、出力電圧と接地の間に位相補償回路を備えていること、或いは、本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路は、前記誤差増幅回路が、負側入力に前記検出回路の検出電圧を入力し、正側入力に基準電圧を入力し、出力電圧と前記負側入力の間に位相補償回路を備えていることを第３の特徴とする。この第３の特徴によれば、前記誤差増幅回路に位相補償が施されるので増幅回路の位相回転を調整でき、自己発振等の異常動作を防止し回路の安定動作を図ることができる。
【００１５】
更に、本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路は、前記ＤＣ−ＤＣコンバータの起動時のソフトスタート設定期間中、前記誤差増幅回路をボルテージホロワ型増幅器に切り替える回路を備えていることを第４の特徴とする。この第４の特徴によれば、ＤＣ−ＤＣコンバータの出力電圧を、比較回路に入力される階段波信号に応じてステップ状に変化させ、起動時のラッシュ電流を低減したソフトスタートを行うことができる。また、ソフトスタート時間を階段波信号の発振周波数によって設定できる。
【００１６】
更に、本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路は、前記検出回路の検出電圧と前記基準電圧との誤差を検出するパワーグッド用比較回路を備え、前記パワーグッド用比較回路の出力信号により前記基準電圧をステップ状に変化させることを第５の特徴とする。この第５の特徴によれば、誤差増幅器の基準電圧と検出回路の検出電圧とをパワーグッド用比較回路で比較し、お互いが等しくなれば、基準電圧をステップ状に変化させ起動時のラッシュ電流を低減するソフトスタートを行うことができる。更に、この第５の特徴によれば、ＤＣ−ＤＣコンバータの出力電圧を検出して基準電圧が変化し、その出力電圧の変化は負荷の大きさに依存するため、ソフトスタート時間は負荷に応じて最適な設定が可能となる。
【００１７】
更に、本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路は、前記パワーグッド用比較回路の出力信号が一定時間以上変化しない場合に、前記半導体スイッチを開状態にする制御信号を出力することを第６の特徴とする。この第６の特徴によれば、ＤＣ−ＤＣコンバータの出力電圧を検出回路で検出し、その出力電圧と基準電圧をパワーグッド用比較回路で比較することで、基準電圧をステップ状に変化させる。そして、基準電圧が１ステップ変化し一定時間以上ＤＣ−ＤＣコンバータの出力電圧が目標値まで変化しない場合は過電流状態になっているとし、上記制御信号によってカレントリミット処理を行うことができる。更に、この動作を基準電圧が１ステップ変化する度に行うことで、従来回路に比べＤＣ−ＤＣコンバータの過電流状態の検出を早くし、回路素子の焼損や劣化を防止できる。
【００１８】
【発明の実施の形態】
本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路（以下、適宜「本発明回路」という。）の実施の形態につき、図面に基づいて説明する。尚、以下に示す各実施形態を示す回路図において、共通する回路、回路要素、信号等には共通の符号を付して説明する。
【００１９】
図１は、本発明回路の第１実施形態を示す回路図である。第１実施形態に係る本発明回路１０は、検出回路１、誤差増幅回路２、比較回路３、ＤＡコンバータ４を備えて構成されている。ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴを検出回路１で検出し、その検出電圧ＶＭと直流電源５が発生する基準電圧ＶＲＥＦを誤差増幅回路２に入力し、その出力電圧ＶＥと階段波信号の電圧ＶＳＴＥＰを比較回路１２で比較し、その出力ＶＧをもとにＰＷＭ制御回路からＰＷＭ信号Ｇを発生し、ＤＣ−ＤＣコンバータの制御を行う。
【００２０】
比較回路３で誤差増幅回路２の出力電圧ＶＥとの比較に階段波信号を用いる。この階段波信号は、本実施形態では、ＤＡコンバータ４（ＤＡＣ）により生成する。階段波を発生するＤＡコンバータ４は、例えば、クロック発生回路と、そのクロックでカウントアップするカウンタとカウントダウンするカウンタとこれを切り替える切替回路と、電源と接地間に接続させたブリーダ抵抗と、そのブリーダ抵抗の各抵抗間から出力する電圧を、先述のカウンタの出力信号を制御信号として開閉するスイッチ回路を備えて、カウンタの値に応じた電圧を出力するように制御することで実現できる。ＤＡコンバータ４を用いた階段波信号の生成は、従来の三角波または鋸波を発生させる発振回路に比べ消費電流を低減できる。尚、比較回路３で誤差増幅回路２の出力電圧ＶＥとの比較に階段波信号を用いる限りにおいて、ＤＡコンバータ４は必ずしも本発明回路１０に含まれていなくてもよい。
【００２１】
図２は、本発明回路の第２実施形態を示す回路図である。図２に示す第２実施形態に係る本発明回路１１は、図１に示す第１実施形態の本発明回路１０に対し、誤差増幅回路２の出力と接地との間に位相補償回路６を挿入してある点で相違する。ここで、誤差増幅回路２の正側入力に検出回路１の検出電圧ＶＭを入力し、負側入力に基準電圧ＶＲＥＦを入力している。誤差増幅回路２の位相回転を抵抗やコンデンサからなる位相補償回路６を付加して位相補償を行うことにより調整し、自己発振などの異常動作を防止し回路を安定に動作させることができる。
【００２２】
図３は、本発明回路の第３実施形態を示す回路図である。図３に示す第３実施形態に係る本発明回路１２は、図１に示す第１実施形態の本発明回路１０に対し、誤差増幅回路２の出力と負側入力との間に位相補償回路６’を挿入してある点で相違する。ここで、誤差増幅回路２の負側入力に検出回路１の検出電圧ＶＭを入力し、正側入力に基準電圧ＶＲＥＦを入力している。上記第２実施形態と同様に、誤差増幅回路２を安定に動作させるため位相補償を行ったものである。
【００２３】
図４は、本発明回路の第４実施形態を示す回路図である。図４に示す第４実施形態に係る本発明回路１２は、図１に示す第１実施形態の本発明回路１０に対し、階段波信号に対しディザリング処理を施すディザリング生成回路７を設けている点で相違する。第１実施形態において、比較回路３の誤差増幅回路２の出力電圧ＶＥと比較される階段波信号は従来の三角波或いは鋸波と比べ、比較精度が低くなる。そこで、ディザリング生成回路７を設けることで、階段波信号にディザリング処理を行う。ｎステップの階段波にｍ回のディザリングを行うことで、階段波信号のステップ数はｎ×ｍとなり周波数のステップ回数を増やすことなく比較精度を高めることができる。
【００２４】
図５は、本発明回路の第５実施形態を示す回路図である。図５に示す第５実施形態に係る本発明回路１４は、図４に示す第４実施形態の本発明回路１３に対し、誤差増幅回路２の出力と接地との間に位相補償回路６を挿入してある点で相違する。ここで、誤差増幅回路２の正側入力に検出回路１の検出電圧ＶＭを入力し、負側入力に基準電圧ＶＲＥＦを入力している。上記第２実施形態と同様に、誤差増幅回路２の位相回転を抵抗やコンデンサからなる位相補償回路６を付加して位相補償を行うことにより調整し、自己発振などの異常動作を防止し回路を安定に動作させるようにしたものである。
【００２５】
図６は、本発明回路の第６実施形態を示す回路図である。図６に示す第６実施形態に係る本発明回路１５は、図４に示す第４実施形態の本発明回路１３に対し、誤差増幅回路２の出力と負側入力との間に位相補償回路６’を挿入してある点で相違する。ここで、誤差増幅回路２の負側入力に検出回路１の検出電圧ＶＭを入力し、正側入力に基準電圧ＶＲＥＦを入力している。上記第２、第３及び第５実施形態と同様に、誤差増幅回路２を安定に動作させるため位相補償を行ったものである。
【００２６】
図７は、本発明回路の第７実施形態を示す回路図である。図７に示す第７実施形態に係る本発明回路１６は、図１に示す第１実施形態の本発明回路１０に対し、ソフトスタートを行うための回路構成となっている。図１０に示す従来のソフトスタート時間設定回路１１０で設定される期間と同じ長さの期間中、誤差増幅回路２の負側入力と出力間に設置したスイッチＳＷ１を導通させ、一方、誤差増幅回路２の負側入力と直流電源５の基準電圧ＶＲＥＦ出力端との間に設置したスイッチＳＷ２を非導通とするように制御し、誤差増幅回路２を検出回路１の検出電圧ＶＭを正側入力とするボルテージホロワ型とし、検出電圧ＶＭと基準電圧ＶＲＥＦの誤差を増幅しないことにすることで、ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴが比較回路３に入力される階段波信号に応じて、ステップ状に立ち上がるため、ラッシュ電流を低減できる。
【００２７】
図８は、本発明回路の第８実施形態を示す回路図である。図８に示す第８実施形態に係る本発明回路１７は、図１に示す第１実施形態の本発明回路１０に対し、パワーグッド用比較回路８を追加してある。ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴを検出する検出回路１からの検出電圧ＶＭと基準電圧ＶＲＥＦをパワーグッド用比較回路８に入力し、検出電圧ＶＭと基準電圧ＶＲＥＦが等しくなれば、その出力信号ＰＧで基準電圧ＶＲＥＦをステップ状に変化させる。
【００２８】
この場合、基準電圧ＶＲＥＦを発生する直流電源５’は出力電圧を可変できるものであり、最初は低い電圧値に設定し、検出電圧ＶＭが基準電圧ＶＲＥＦと等しくなったと検出されれば、基準電圧値を段階的に高くしていき、最終的には所定の値に持っていくように構成する。その結果、ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴがステップ状に変化しながら立ち上がるため、ソフトスタートとなりラッシュ電流を低減できる。
【００２９】
可変出力の直流電源５’は、例えば、必要な電圧値の最も高い値を出力する基準電圧発生回路の出力段と接地間をブリーダ抵抗で接続し、抵抗間からの出力電圧を選択するスイッチ回路を設けて切り替えることで、ステップ状の基準電圧値を得ることができる。
【００３０】
図９は、本発明回路の第９実施形態を示す回路図である。図９に示す第９実施形態に係る本発明回路１８は、図８に示す第８実施形態の本発明回路１７に対し、パワーグッド用比較回路の出力信号ＰＧをカレントリミット信号ＣＬとして、ＤＣ−ＤＣコンバータに入力する構成としている点で相違する。ここで、パワーグッド用比較回路８より基準電圧ＶＲＥＦを変化させる信号ＰＧが一定時間出力しない場合は、ＤＣ−ＤＣコンバータの出力が短絡している可能性があり、過電流状態になっていると考えられるため、カレントリミット信号ＣＬにより、半導体スイッチ（例えば、図１１〜図１３に例示するＤＣ−ＤＣコンバータの駆動回路で駆動されるＭＯＳＦＥＴ）をオフにしコンバータ動作を停止させることで、過電流状態を正常動作状態に戻すことができる。
【００３１】
【発明の効果】
以上詳細に説明したように、本発明回路によれば、比較回路で比較する入力波形の発振回路に階段波発振回路を使用することで、三角波または鋸波を発生させる発振回路に比べ消費電流を低減できる。更に、従来の比較回路で比較する三角波または鋸波に比べ、比較精度を高めるには階段波のステップ数を多くする必要があるのに対し、ディザリング処理を行うことで階段波信号のステップ数が多くなり比較精度を高めることができる。また、本発明回路によれば、誤差増幅回路をボルテージホロワにし、比較回路の階段波信号のステップに応じて基準電圧を変化させることでＤＣ−ＤＣコンバータはソフトスタート状態となり起動時のラッシュ電流を低減できる。更に、本発明回路によれば、パワーグッド用比較回路からの信号により誤差増幅回路の基準電圧をステップ状に変化させることでソフトスタートとなり起動時のラッシュ電流を低減できる。更に、本発明回路によれば、パワーグッド用比較回路の出力信号に一定時間以上変化がない場合はカレントリミット信号を出力することでＤＣ−ＤＣコンバータの出力が規定値以上の過電流状態なるのを防止することができる。
【図面の簡単な説明】
【図１】本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路の第１実施形態を示す回路図
【図２】本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路の第２実施形態を示す回路図
【図３】本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路の第３実施形態を示す回路図
【図４】本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路の第４実施形態を示す回路図
【図５】本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路の第５実施形態を示す回路図
【図６】本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路の第６実施形態を示す回路図
【図７】本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路の第７実施形態を示す回路図
【図８】本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路の第８実施形態を示す回路図
【図９】本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路の第９実施形態を示す回路図
【図１０】従来のＤＣ−ＤＣコンバータ用ＰＷＭ制御回路の一例を示すブロック図
【図１１】ＤＣ−ＤＣコンバータの第１の具体例を示す回路図
【図１２】ＤＣ−ＤＣコンバータの第２の具体例を示す回路図
【図１３】ＤＣ−ＤＣコンバータの第３の具体例を示す回路図
【図１４】従来のＤＣ−ＤＣコンバータ用ＰＷＭ制御回路の検出回路と誤差増幅回路の具体例を示す回路図
【図１５】従来のＤＣ−ＤＣコンバータ用ＰＷＭ制御回路の三角波または鋸波の発生回路の一例を示すブロック図
【符号の説明】
１，１０５    ：  検出回路
２，１０６    ：  誤差増幅回路
３，１０７    ：  比較回路
４    ：  ＤＡコンバータ（階段波信号発生回路）
５    ：  直流電源（基準電圧発生回路）
５’  ：  直流電源（基準電圧可変）
６，６’  ：  位相補償回路
７    ：  ディザリング生成回路
８    ：  パワーグッド用比較回路
１０〜１８：  本発明に係るＤＣ−ＤＣコンバータ用ＰＷＭ制御回路
ＶＩＮ      ：  ＤＣ−ＤＣコンバータの入力電圧
ＶＯＵＴ    ：  ＤＣ−ＤＣコンバータの出力電圧
ＶＭ        ：  検出電圧（検出回路の出力電圧）
ＶＲＥＦ    ：  基準電圧
ＶＥ        ：  誤差増幅回路の出力電圧
ＶＳＴＥＰ  ：  階段波信号の電圧
ＶＧ        ：  比較回路の出力電圧
Ｇ      ：  ＰＷＭ信号
ＰＧ    ：  パワーグッド用比較回路の出力信号
ＣＬ    ：  カレントリミット信号
ＳＷ１，ＳＷ２  ：  スイッチ
１０１  ：  ＤＣ−ＤＣコンバータ
１０２  ：  直流電源
１０３  ：  負荷
１０４  ：  ＰＷＭ制御回路
１０８  ：  基準電圧
１０９  ：  発振回路
１１０  ：  ソフトスタート時間設定回路
１４５，１５４  ：  コンデンサ
１４２，１４３，１４４  ：  抵抗
１５１  ：  三角波または鋸波発生回路
１５２  ：  三角波または鋸波比較回路
１５３  ：  スイッチ制御回路
【図１】
2004328945.tif 000003
【図２】
2004328945.tif 000004
【図３】
2004328945.tif 000005
【図４】
2004328945.tif 000006
【図５】
2004328945.tif 000007
【図６】
2004328945.tif 000008
【図７】
2004328945.tif 000009
【図８】
2004328945.tif 000010
【図９】
2004328945.tif 000011
【図１０】
2004328945.tif 000012
【図１１】
2004328945.tif 000013
【図１２】
2004328945.tif 000014
【図１３】
2004328945.tif 000015
【図１４】
2004328945.tif 000016
【図１５】
2004328945.tif 000017