(57)【要約】【課題】  アクティブマトリクス型液晶表示装置の駆動基板として使われる薄膜半導体装置の画素開口率を改善する。【解決手段】  下側遮光層５は、第一の導電層からなり少なくとも一部がゲート配線に使用される。ゲート電極Ｇは、第一の導電層とは異なる第二の導電層からなる。ゲート配線に使用される第一の導電層とゲート電極Ｇになる第二の導電層とが、コンタクトＧＣＮを介して各画素内で互いに電気的に接続されている。上側遮光層４は、一定電位に保持された第三の導電層からなる。補助容量１３は第一の導電層の上に重ねて形成されているとともに、その上側電極１４は上側遮光層４を構成する第三の導電層にコンタクトＣＣＮ及びＭＣＮを介して電気的に接続している。【選択図】      図２
2004158881.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差する複数の信号配線及びゲート配線と、両配線の各交差部に配された画素とを絶縁性の基板上に備え、
各画素は、少なくとも画素電極と、これを駆動する薄膜トランジスタと、該薄膜トランジスタを外光から遮蔽する遮光帯と、該薄膜トランジスタを介して信号配線から該画素電極に書き込まれた信号電荷を保持する補助容量とを含み、
前記薄膜トランジスタのソースは該信号配線に接続され、ドレインは該画素電極に接続され、ゲート電極は該ゲート配線に接続されており、
前記補助容量は、誘電体を上側下側一対の電極で挟んだ構造を有し、下側電極が画素電極と同電位に接続され、上側電極が一定電位に接続され、
前記遮光帯は、該薄膜トランジスタを上下の両方から遮蔽する上側遮光層及び下側遮光層からなる薄膜半導体装置において、
前記下側遮光層は、第一の導電層からなり少なくとも一部が該ゲート配線に使用され、
前記ゲート電極は、第一の導電層とは異なる第二の導電層からなり、
ゲート配線に使用される該第一の導電層と、ゲート電極になる該第二の導電層とが、各画素内で互いに電気的に接続され、
前記上側遮光層は、一定電位に保持された第三の導電層からなり、
前記補助容量は該第一の導電層の上に配されているとともに、その上側電極は該上側遮光層を構成する該第三の導電層に電気的に接続していることを特徴とする薄膜半導体装置。
【請求項２】
前記ゲート電極を構成する第二の導電層は各画素毎に分断されており、分断された個々の第二の導電層の部分は各画素内で該ゲート配線に使用される該第一の導電層と電気的に接続されていることを特徴とする請求項１記載の薄膜半導体装置。
【請求項３】
前記ゲート配線を構成する第一の導電層は各画素毎に分断されており、分断された個々の第一の導電層の部分は各画素内で該ゲート電極となる該第二の導電層と電気的に接続されていることを特徴とする請求項１記載の薄膜半導体装置。
【請求項４】
前記補助容量は、該上側電極が該ゲート電極を構成する第二の導電層と同層であることを特徴とする請求項１記載の薄膜半導体装置。
【請求項５】
所定の間隙を介して互いに接合した一対の基板と、該間隙に保持された液晶とからなり、
一方の基板は、互いに交差する複数の信号配線及びゲート配線と、両配線の各交差部に配された画素を有する一方、他方の基板は各画素に対向する電極を有し、
各画素は、少なくとも画素電極と、これを駆動する薄膜トランジスタと、該薄膜トランジスタを外光から遮蔽する遮光帯と、該薄膜トランジスタを介して信号配線から該画素電極に書き込まれた信号電荷を保持する補助容量とを含み、
前記薄膜トランジスタのソースは該信号配線に接続され、ドレインは該画素電極に接続され、ゲート電極は該ゲート配線に接続されており、
前記補助容量は、誘電体を上側下側一対の電極で挟んだ構造を有し、下側電極が画素電極と同電位に接続され、上側電極が一定電位に接続され、
前記遮光帯は、該薄膜トランジスタを上下の両方から遮蔽する上側遮光層及び下側遮光層からなる液晶表示装置において、
前記下側遮光層は、第一の導電層からなり少なくとも一部が該ゲート配線に使用され、
前記ゲート電極は、第一の導電層とは異なる第二の導電層からなり、
ゲート配線に使用される該第一の導電層と、ゲート電極になる該第二の導電層とが、各画素内で互いに電気的に接続され、
前記上側遮光層は、一定電位に保持された第三の導電層からなり、
前記補助容量は該第一の導電層の上に配されているとともに、その上側電極は該上側遮光層を構成する該第三の導電層に電気的に接続していることを特徴とする液晶表示装置。
【請求項６】
前記ゲート電極を構成する第二の導電層は各画素毎に分断されており、分断された個々の第二の導電層の部分は各画素内で該ゲート配線に使用される該第一の導電層と電気的に接続されていることを特徴とする請求項５記載の液晶表示装置。
【請求項７】
前記ゲート配線を構成する第一の導電層は各画素毎に分断されており、分断された個々の第一の導電層の部分は各画素内で該ゲート電極となる該第二の導電層と電気的に接続されていることを特徴とする請求項５記載の液晶表示装置。
【請求項８】
前記補助容量は、該上側電極が該ゲート電極を構成する第二の導電層と同層であることを特徴とする請求項５記載の液晶表示装置。
【請求項９】
互いに交差する複数の信号配線及びゲート配線と、両配線の各交差部に配された画素とを絶縁性の基板上に備え、各画素は、少なくとも画素電極と、これを駆動する薄膜トランジスタと、該薄膜トランジスタを外光から遮蔽する遮光帯と、該薄膜トランジスタを介して信号配線から該画素電極に書き込まれた信号電荷を保持する補助容量とを含み、該薄膜トランジスタのソースは該信号配線に接続され、ドレインは該画素電極に接続され、ゲート電極は該ゲート配線に接続されており、前記補助容量は、誘電体を上側下側一対の電極で挟んだ構造を有し、下側電極が画素電極と同電位に接続され、上側電極が一定電位に接続され、前記遮光帯は、該薄膜トランジスタを上下の両方から遮蔽する上側遮光層及び下側遮光層からなる薄膜半導体装置の製造方法において、
前記下側遮光層は、第一の導電層で形成すると共に少なくともその一部を該ゲート配線に使用し、
前記ゲート電極は、第一の導電層とは異なる第二の導電層で形成し、
ゲート配線に使用する該第一の導電層とゲート電極になる該第二の導電層とを各画素内で互いに電気的に接続し、
前記上側遮光層は、一定電位に保持された第三の導電層で形成し、
前記補助容量は該第一の導電層の上に形成するとともに、その上側電極は該上側遮光層を構成する該第三の導電層に電気的に接続することを特徴とする薄膜半導体装置の製造方法。
【請求項１０】
前記ゲート電極を構成する第二の導電層を各画素毎に分断すると共に、分断した個々の第二の導電層の部分を各画素内で該ゲート配線に使用する該第一の導電層と電気的に接続することを特徴とする請求項９記載の薄膜半導体装置の製造方法。
【請求項１１】
前記ゲート配線を構成する第一の導電層を各画素毎に分断すると共に、分断した個々の第一の導電層の部分を各画素内で該ゲート電極となる該第二の導電層と電気的に接続することを特徴とする請求項９記載の薄膜半導体装置の製造方法。
【請求項１２】
前記補助容量は、該上側電極が該ゲート電極を構成する第二の導電層と同層になる様に形成することを特徴とする請求項９記載の薄膜半導体装置の製造方法。
【請求項１３】
所定の間隙を介して互いに接合した一対の基板と、該間隙に保持された液晶とからなり、一方の基板には互いに交差する複数の信号配線及びゲート配線と両配線の各交差部に配された画素を形成する一方、他方の基板には各画素に対向する電極を形成し、各画素には、少なくとも画素電極と、これを駆動する薄膜トランジスタと、該薄膜トランジスタを外光から遮蔽する遮光帯と、該薄膜トランジスタを介して信号配線から該画素電極に書き込まれた信号電荷を保持する補助容量とを形成し、該薄膜トランジスタのソースを該信号配線に接続し、ドレインを該画素電極に接続し、ゲート電極を該ゲート配線に接続し、前記補助容量は、誘電体を上側下側一対の電極で挟んだ構造を有し、下側電極を画素電極と同電位に接続し、上側電極を一定電位に接続し、前記遮光帯は、該薄膜トランジスタを上下の両方から遮蔽する上側遮光層及び下側遮光層で形成する液晶表示装置の製造方法において、
前記下側遮光層は、第一の導電層で形成すると共に少なくともその一部を該ゲート配線に使用し、
前記ゲート電極は、第一の導電層とは異なる第二の導電層で形成し、
ゲート配線に使用する該第一の導電層とゲート電極になる該第二の導電層とを各画素内で互いに電気的に接続し、
前記上側遮光層は、一定電位に保持された第三の導電層で形成し、
前記補助容量は該第一の導電層の上に形成するとともに、その上側電極は該上側遮光層を構成する該第三の導電層に電気的に接続することを特徴とする液晶表示装置の製造方法。
【請求項１４】
前記ゲート電極を構成する第二の導電層を各画素毎に分断すると共に、分断した個々の第二の導電層の部分を各画素内で該ゲート配線に使用する該第一の導電層と電気的に接続することを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項１５】
前記ゲート配線を構成する第一の導電層を各画素毎に分断すると共に、分断した個々の第一の導電層の部分を各画素内で該ゲート電極となる該第二の導電層と電気的に接続することを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項１６】
前記補助容量は、該上側電極が該ゲート電極を構成する第二の導電層と同層になる様に形成することを特徴とする請求項１３記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜半導体装置及び液晶表示装置とこれらの製造方法に関する。より詳しくは、薄膜半導体装置に集積形成される薄膜トランジスタのゲート配線構造及び遮光構造に関する。
【背景技術】
【０００２】
薄膜トランジスタや画素電極を集積形成した薄膜半導体装置は、液晶表示装置の駆動基板に多用されている。特に、プロジェクタ用の液晶表示装置に組み込まれる薄膜半導体装置は、薄膜トランジスタをプロジェクタの強い光源光から遮蔽する為に遮光構造が必須となっており、図５にその一例を示す。図示する様に、液晶表示装置は画素電極８を駆動する為に薄膜トランジスタを用いている。この薄膜トランジスタは、例えば高温ポリシリコンＴＦＴであるが、これに代えて低温ポリシリコンＴＦＴや非晶質シリコンＴＦＴを用いることも可能である。図示の液晶表示装置は、例えば特許文献１に開示されている。図示する様に、本液晶表示装置は、画素トランジスタであるＴＦＴ７を有する基板１（ＴＦＴを担持する石英からなる）と、対向基板２とを備え、基板１と対向基板２との間には液晶３が保持される。対向基板２は対向電極６を備えている。
【特許文献１】特開２０００−１３１７１６号公報
【０００３】
基板１は、上層部に画素電極８を有し、下層部にＴＦＴ（薄膜トランジスタ、ここではトップゲート構造のＴＦＴ）７を有する。ＴＦＴ７は、画素電極８を駆動するスイッチング素子としての役割を果たす。ＴＦＴ７は、例えば多結晶シリコンからなる半導体薄膜１０を活性層としている。この半導体薄膜１０は、第一層ポリシリコン（１ｐｏｌｙ）で構成される。半導体薄膜１０の上には、ＳｉＯ2 などからなるゲート絶縁膜１１を介して、ゲート電極Ｇが形成されている。このゲート電極Ｇは、第二層ポリシリコン（２ｐｏｌｙ）で構成される。ＴＦＴ７は、ゲート電極Ｇの両側にソース領域Ｓ及びドレイン領域Ｄを有する。ソース／ドレイン端部にＬＤＤ領域が形成されている。ソース領域Ｓ及びドレイン領域Ｄには、各々引き出し電極１２Ａ，１２Ｂが接続している。各引き出し電極１２Ａ，１２Ｂは、アルミニウムなどのアルミニウム系材料で形成できる。引き出し電極１２ＡはコンタクトホールＳＣＮを介してＴＦＴ７のソース領域Ｓに電気接続し、他方の引き出し電極１２Ｂは同じくコンタクトホールＤＣＮを介してＴＦＴ７のドレイン領域Ｄに電気接続している。
【０００４】
半導体薄膜１０には、補助容量１３（Ｃｓ）が形成されている。この補助容量１３（Ｃｓ）は、半導体薄膜１０即ちＴＦＴ７を構成する第一層ポリシリコン（１ｐｏｌｙ）と、半導体薄膜１４即ちゲート電極Ｇを構成する第二層ポリシリコン（２ｐｏｌｙ）とで、ゲート絶縁膜１１を構成するＳｉＯ2 などの誘電体膜を挟んだものである。
【０００５】
画素電極８を有する上層部と、ＴＦＴ７が形成されている下層部との間の中層部には、遮光層４Ｍ，４Ｐが形成されている。これは、ＴＦＴ７に対して対向基板２側、即ち入射側にある遮光層であり、「上層遮光層」と呼ばれる。上層遮光層は、マスク遮光層４Ｍ及びパッド遮光層４Ｐとからなる。対向基板２側からの入射光に対しては二つの上層遮光層（マスク遮光層４Ｍ及びバッド遮光層４Ｐ）と引き出し電極１２Ａ及び１２Ｂ（ここではアルミニウムにより形成）の重ね合わせにより、画素開口以外の領域全ての遮光を成している。マスク遮光層４Ｍ及びパッド遮光層４Ｐは、共に導電性を有する材料、例えばＴｉなどの金属膜からなる。マスク遮光層４Ｍは画素の行方向（横方向）に沿って連続的にパタニングされており、少なくとも部分的にＴＦＴを遮光する。パッド遮光層４Ｐは画素毎に離散的にパタニングされ、画素電極８とのコンタクトに寄与している。即ち、画素電極８はコンタクトホールＰＣＮを介してパッド遮光層４Ｐに接続する。パッド遮光層４ＰはコンタクトホールＪＣＮを介して引き出し電極１２Ｂに接続する。前述した様に引き出し電極１２ＢはコンタクトホールＤＣＮを介してＴＦＴ７のドレイン領域Ｄに電気接続している。マスク遮光層４Ｍ及びパッド遮光層４Ｐと、引き出し電極１２Ａ及び１２Ｂの重ね合わせにより、画素開口以外の領域の全てが対向基板側からの入射に対して遮光される。
【０００６】
一方、画素トランジスタ部の対向基板２とは逆の側に、遮光層５が形成されている。これを「下層遮光層」と称する。少なくとも画素トランジスタ７のソース／ドレイン端部は、この下層遮光層５で遮光されている。この様に遮光されているソース／ドレイン端部に、ＬＤＤ領域７１，７２が形成されているのである。下層遮光層５は、一般に高融点金属のシリサイドから形成される。例えば、ＷＳｉからなり２００ｎｍの厚みを有する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年加速する液晶プロジェクタの高輝度化に対応して、図５に示した様な液晶パネルの透過率向上が要求されている。合わせて、プロジェクタ用光源から発する大光量下における画像品位の維持が要求されている。従来、その為の手法として、（１）画素開口率向上による透過率改善と（２）補助容量（Ｃｓ面積）増による画像品位の維持が実施されており、市場の要求に答えてきた。しかしながら、手法（１）と（２）は本質的に相反している。即ち、Ｃｓ面積の増大はそのまま開口率の低下に直結する。従来、（１）と（２）の手法を平行して進めることができたのは、画素レイアウト上余裕があったからである。しかし、液晶プロジェクタの高精細化が進むに連れ、レイアウト上の余裕はなくなってきており、一層の高開口率化を達成する為には、従来の画素構造の延長線上では最早不可能になっている。
【０００８】
図６は、図５に示した従来の液晶表示装置の模式的な平面図であり、一画素分のみを表わしている。図示する様に、液晶表示装置は、互いに交差する複数の信号配線１２及びゲート配線を備えている。列方向（縦方向）に配された信号配線１２と行方向（横方向）に配されたゲート配線との交差部に、画素が設けられている。画素は、画素電極と、これを駆動する薄膜トランジスタと、薄膜トランジスタを外光から遮蔽する遮光帯（遮光層）とを含む。薄膜トランジスタは半導体薄膜１０を活性層としており、そのソース領域はコンタクトホールＳＣＮを介して信号配線１２に接続し、ドレイン領域は同じくコンタクトホールＤＣＮを介して画素電極（図示せず）に接続している。又、ゲート電極Ｇはゲート配線の一部として形成されている。尚、ゲート配線は半導体薄膜（１ｐｏｌｙ）１０とは別の層になる半導体薄膜（２ｐｏｌｙ）で形成されている。更に、画素には補助容量１３が形成されている。この補助容量１３は、半導体薄膜（１ｐｏｌｙ）１０と、半導体薄膜（２ｐｏｌｙ）１４との間にゲート絶縁膜と同層の誘電体薄膜を挟持した積層構造となっている。補助容量１３の下側電極となる半導体薄膜１０は薄膜トランジスタのドレインと同電位となる一方、補助容量１３の上側電極となる半導体薄膜１４は、コンタクトホールＣＣＮを介して上層のアルミニウムからなる引き出し電極（図示せず）に接続されている。この引き出し電極は更にコンタクトホールＭＣＮを介して上層のマスク遮光層に接続されている。尚、画素電極（図示せず）はコンタクトホールＰＣＮ，ＪＣＮ及びＤＣＮを介して薄膜トランジスタのドレイン領域Ｄに接続している。図示する様に、ゲート電極Ｇは半導体薄膜１４（２ｐｏｌｙ）で形成されており、そのまま横方向に延長されてゲート配線を形成する。この半導体薄膜１４は補助容量１３の上側電極ともなるが、ゲート配線と電位は異なる。この為、同じ半導体薄膜１４で形成されているにも関わらず、ゲート配線と補助容量１３の上側電極は電気的に分離する必要があり、両者の間に所定の間隙（ＧＡＰ）を確保する必要がある。この画素構造では、ゲート配線と補助容量１３の上側電極とを互いに平行に配置している為、両者の間にＧＡＰを取る必要があり、この為開口率が制限される。開口率を改善する為には、ゲート配線と補助容量１３の上側電極とを別層にて形成することが有効であることが容易に推定されるが、図６に示す従来構造ではその様になっていない。
【０００９】
図７は、図６に示した従来構造における開口率と補助容量（Ｃｓ）面積との関係を示すグラフである。開口率を大きく取ろうとすると、補助容量面積が犠牲となる為、開口率アップと共に補助容量面積が急激に減少してしまう。これは、ゲート配線と補助容量の上側電極（補助容量配線）が同層で且つ平行配置されている為である。この様な平行配置構造では、開口率の改善と補助容量面積の確保は両立し得ず、解決すべき課題となっている。
【課題を解決するための手段】
【００１０】
上述した従来の技術の課題に鑑み、本発明はアクティブマトリクス型液晶表示装置の駆動基板として使われる薄膜半導体装置の画素開口率を改善することを目的とする。係る目的を達成する為に以下の手段を講じた。即ち、本発明は、互いに交差する複数の信号配線及びゲート配線と、両配線の各交差部に配された画素とを絶縁性の基板上に備え、各画素は、少なくとも画素電極と、これを駆動する薄膜トランジスタと、該薄膜トランジスタを外光から遮蔽する遮光帯と、該薄膜トランジスタを介して信号配線から該画素電極に書き込まれた信号電荷を保持する補助容量とを含み、該薄膜トランジスタのソースは該信号配線に接続され、ドレインは該画素電極に接続され、ゲート電極は該ゲート配線に接続されており、該補助容量は、誘電体を上側下側一対の電極で挟んだ構造を有し、下側電極が画素電極と同電位に接続され、上側電極が一定電位に接続され、該遮光帯は、該薄膜トランジスタを上下の両方から遮蔽する上側遮光層及び下側遮光層からなる薄膜半導体装置において、前記下側遮光層は、第一の導電層からなり少なくとも一部が該ゲート配線に使用され、前記ゲート電極は、第一の導電層とは異なる第二の導電層からなり、ゲート配線に使用される該第一の導電層と、ゲート電極になる該第二の導電層とが、各画素内で互いに電気的に接続され、前記上側遮光層は、一定電位に保持された第三の導電層からなり、前記補助容量は該第一の導電層の上に配されているとともに、その上側電極は該上側遮光層を構成する該第三の導電層に電気的に接続していることを特徴とする。
【００１１】
好ましくは、前記ゲート電極を構成する第二の導電層は各画素毎に分断されており、分断された個々の第二の導電層の部分は各画素内で該ゲート配線に使用される該第一の導電層と電気的に接続されている。或いは、前記ゲート配線を構成する第一の導電層は各画素毎に分断されており、分断された個々の第一の導電層の部分は各画素内で該ゲート電極となる該第二の導電層と電気的に接続されている。又前記補助容量は、該上側電極が該ゲート電極を構成する第二の導電層と同層である。
【発明の効果】
【００１２】
本発明によれば、薄膜トランジスタを外光から遮蔽する遮光帯が第一の導電層からなり、少なくともその一部をゲート配線に使用している。一方、ゲート電極は第一の導電層とは異なる第二の導電層からなり、ゲート電極と遮光帯を各画素内で互いに電気的に接続している。この様に、遮光層をゲート配線に利用することで、ゲート配線と補助容量線を同層で形成する必要がなくなる。例えば、下層遮光層をゲート配線に使用すれば、その上に重ねてゲート電極と同層で補助容量配線を形成できる。従来の様に、同層のゲート配線と補助容量配線の間に線間ＧＡＰを確保する必要がなくなるので、その分開口率の改善につながる。
【００１３】
本発明によれば、遮光層をゲート配線に利用することで、開口率の改善が可能になる。又、ゲート配線を兼ねる遮光層とゲート電極とで薄膜トランジスタの活性層となる半導体薄膜を上下から挟むダブルゲート構造が実現でき、薄膜トランジスタの設計マージンの拡大につながる。例えば、ダブルゲート構造とすることでＬＤＤ領域の不純物濃度を低減化可能となり、その分光リークの少ない薄膜トランジスタが得られる。更に、ゲート電極もしくはゲート配線として使われる遮光層を画素単位で分断することにより、基板の変形を抑制することが可能である。
【発明を実施するための最良の形態】
【００１４】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明に係る液晶表示装置の一例の模式的な平面図であり、特に一画素分を示してある。図１は、特に液晶表示装置の駆動基板側となる薄膜半導体装置の平面構成を表わしている。図示する様に、薄膜半導体装置は、互いに交差する複数の信号配線１２及びゲート配線と、両配線の各交差部に配された画素とを絶縁性の基板の上に備えている。図では、縦方向に配した一本の信号配線１２と、横方向に配した一本のゲート配線との交差部に、一個の画素が配されている。各画素は、少なくとも画素電極（図示せず）と、これを駆動する薄膜トランジスタと、薄膜トランジスタを外光から遮蔽する遮光層（遮光帯）５とを含んでいる。薄膜トランジスタは、下層にある遮光層５の上に形成された半導体薄膜１０を素子領域としている。薄膜トランジスタのソースはコンタクトホールＳＣＮを介して信号配線１２に接続され、ドレインはコンタクトホールＤＣＮ、ＪＣＮ及びＰＣＮを介して画素電極（図示せず）に接続され、ゲート電極Ｇはゲート配線に接続されている。尚、このゲート電極Ｇは半導体薄膜（１ｐｏｌｙ）１０より上層にある別の半導体薄膜（２ｐｏｌｙ）１４で形成されている。
【００１５】
特徴事項として、遮光層５は第一の導電層からなり少なくとも一部がゲート配線に使用されている。ゲート電極Ｇは、第一の導電層とは異なる第二の導電層（即ち、不純物が高濃度で注入された半導体薄膜１４）からなる。ゲート配線に使用される第一の導電層と、ゲート電極Ｇになる第二の導電層（半導体薄膜１４）とが、各画素内でコンタクトホールＧＣＮを介し互いに電気的に接続されている。即ち、本発明では、ゲート電極Ｇとゲート配線が別層であり、両者がコンタクトホールＧＣＮを介して画素単位で互いに接続する立体構成となっている。ここで、ゲート電極Ｇを構成する第二の導電層（半導体薄膜１４）は、各画素毎に分断されており、分断された個々の第二の導電層の部分（ゲート電極Ｇ）は、各画素内でゲート配線に使用されている第一の導電層（遮光層５）と電気的に接続されている。
【００１６】
画素は、上述した薄膜トランジスタ及び画素電極に加え、補助容量１３を備えている。補助容量１３は、薄膜トランジスタを介して信号配線１２から画素電極に書き込まれた信号電荷を保持して、画品位を維持するものであり、誘電体を上下一対の電極で挟んだ積層構造となっている。補助容量１３の上側電極は、ゲート電極Ｇを構成する第二の導電層（半導体薄膜１４）と同層である一方、下側電極は半導体薄膜１０と同層である。従って、誘電体は上下一対の電極１４，１０の間に挟持されたゲート絶縁膜と同層の絶縁膜からなる。図から明らかな様に、補助容量１３はゲート配線を構成する遮光層５の上に重ねて形成することが可能となる。従って、従来に比べ画素開口率を大幅に改善可能である。これは、従来、ゲート電極Ｇと同層であったゲート配線の一部を、別層の遮光層５で代用することにより、実現された構造である。即ち、ゲート配線は例えばＷＳｉからなる下層遮光層５で形成される一方、ゲート電極Ｇは従来と同様に半導体薄膜（２ｐｏｌｙ）１４にて形成される。両者は、コンタクトホールＧＣＮを介して互いに電気的に接続される。一方、補助容量１３の上側電極は、ゲート電極Ｇと同層の半導体薄膜（２ｐｏｌｙ）１４にて形成される。ゲート配線と補助容量１３の上側電極（補助容量配線）とは、別レイヤーにて形成されるので、ゲート配線となる遮光層５の上に補助容量１３を形成することが可能となり、開口率を格段に向上することができる。
【００１７】
図２は、図１に示したＸ−Ｘ線に沿って切断した液晶表示装置の断面構造を示している。図示する様に、本液晶表示装置は、所定の間隙を介して互いに接合した一対の基板１，２と、この間隙に保持された液晶３とからなる。一方の基板１は、互いに交差する複数の信号配線１２及びゲート配線と、両配線の各交差部に配された画素を有する一方、他方の基板（対向基板）２は、各画素に対向する電極（対向電極）６を有している。
【００１８】
下側の基板１の表面には下層遮光層５が形成されており、その上に絶縁膜９を介して薄膜トランジスタと補助容量１３が形成されている。薄膜トランジスタはデュアル構造のゲート電極１０の上に、ゲート絶縁膜１１を介してゲート電極Ｇを配したトップゲート構造となっている。前述した様に、ゲート電極Ｇは各画素毎に分断されており、コンタクトホールＧＣＮを介して、ゲート配線を兼ねる遮光層５に電気接続している。一方、補助容量１３は、下側の半導体薄膜１０と、上側の半導体薄膜１４と、両者の間に保持されたゲート絶縁膜１１とで構成されている。図から明らかな様に、補助容量１３の上側電極とゲート電極Ｇとは、同層の半導体薄膜（２ｐｏｌｙ）１４で構成されている。係る構成を有する薄膜トランジスタ及び補助容量１３は、層間絶縁膜により被覆されており、その上には前述した信号配線１２や引き出し電極１２Ｃが形成されている。これらの信号配線１２及び引き出し電極１２Ｃはアルミニウムからなり、その表面は平坦化膜で被覆されている。平坦化膜の上には、上層遮光層４（第三の導電層）が形成されている。この様に、本実施形態では外光を遮断する為の遮光帯は、薄膜トランジスタを上下の両方から遮蔽する二層の導電層からなり、その片方が第一の導電層としてゲート配線に使用されている。これに代えて、遮光帯は薄膜トランジスタを上下の内片側から遮蔽する単層の導電層からなり、これが第一の導電層としてゲート配線に使用される構成でもよい。本例では、補助容量１３の上側電極はコンタクトホールＣＣＮを介して引き出し電極１２Ｃに電気接続している。更にこの引き出し電極１２ＣはコンタクトホールＭＣＮを介して上層遮光層４に電気接続している。これにより、補助容量１３の上側電極には一定の電位が印加される。更に上層遮光層４は保護膜で覆われており、その上に画素電極（図示せず）が形成されている。
【００１９】
引き続き図２を参照して本液晶表示装置の製造法を説明する。本液晶表示装置は、所定の間隙を介して互いに接合した一対の基板１，２と、この間隙に保持された液晶３とからなる。これを製造する為に、一方の基板１には互いに交差する複数の信号配線１２及びゲート配線と両配線の各交差部に配された画素を形成する一方、他方の基板２には各画素に対向する電極６を形成する。各画素には、少なくとも画素電極と、これを駆動する薄膜トランジスタと、該薄膜トランジスタを外光から遮蔽する遮光帯５とを形成する。薄膜トランジスタのソースを信号配線１２に接続し、ドレインを画素電極に接続し、ゲート電極Ｇをゲート配線に接続する。その際、遮光帯５は、第一の導電層で形成すると共に少なくともその一部をゲート配線に使用する。又、ゲート電極Ｇは、第一の導電層とは異なる第二の導電層１４で形成する。そして、ゲート配線に使用する第一の導電層とゲート電極Ｇになる第二の導電層１４とを各画素内でコンタクトホールＧＣＮにより互いに電気的に接続する。本例では、遮光帯は、薄膜トランジスタを上下の両方から遮蔽する二層の導電層で形成し、片方の遮光帯５を第一の導電層としてゲート配線に使用する。又、信号配線１２から薄膜トランジスタを介して画素電極に書き込まれる信号電荷を保持するために、誘電体となるゲート絶縁膜１１を上下一対の電極（１０，１４）で挟んだ補助容量１３を各画素に形成し、上下一対の電極の一方がゲート電極Ｇを構成する第二の導電層１４と同層になる様に形成する。
【００２０】
図３は、一画素分の等価回路を示す模式図である。（Ａ）は本発明の回路を示し、（Ｂ）は参考例を表わしている。まず（Ｂ）の参考例であるが、これは下層遮光層５がゲート配線の一部となっておらず、接地電位に接続されている。係る構成では、金属遮光層５による寄生トランジスタが点線で囲む様にＬＤＤ領域にできてしまう。遮光層５の電位は固定で通常接地されている為、寄生トランジスタを常にオフしようとする方向に働く。これを防ぐ為に、ＬＤＤ領域の不純物濃度を一定限度以上下げることが不可能である。しかし近年の大光量化に伴い、画品位維持の為にはＬＤＤ領域の不純物濃度を現状より１／３程度まで下げたいという要求がある。
【００２１】
一方（Ａ）に示した本発明の構成では、参考例と同様に金属遮光層５による寄生トランジスタはできるものの、遮光層５の電位は常にコンタクトホールＧＣＮを介してゲート電位と等しく保たれている。従って、点線で囲った寄生トランジスタのオン／オフは、実体的な薄膜トランジスタと完全に同期する。この為、ＬＤＤ領域の不純物濃度を劇的に低減可能であり、その結果画品位の維持向上が実現できる。尚、図中、信号配線１２に供給された画像信号Ｖｓｉｇは薄膜トランジスタＴＦＴのソース領域Ｓからドレイン領域Ｄを介して画素電極に書き込まれる。図では、画素電極に書き込まれた電位をＶｐｘｌで表わしてある。一方、薄膜トランジスタのゲート電極Ｇに印加される電位をＶｇで表わしてある。
【００２２】
図４は、ゲート電極Ｇと、ゲート配線に代用される遮光層５との接続関係を示す模式図である。（Ａ）は、図１に示した実施形態の接続関係を模式的に表わしたものであり、各画素電極Ｇが画素単位で分断されている一方、ゲート配線となる遮光層５は画素間で連続している。各分断されたゲート電極Ｇは、対応するコンタクトホールＧＣＮを介して下層遮光層５に電気接続されている。金属薄膜層や半導体薄膜層を重ねて形成する多層化の副作用として、基板の変形量が増大しつつある。これは、パネルの組立や実装工程における制御に深刻な影響を与えている。特に、従来半導体薄膜（２ｐｏｌｙ）からなるゲート配線をパネルの横方向に沿って連続的に形成していることが、基板変形の大きな要因であることが判明している。これに対し、本発明では（Ａ）に模式的に表わした様に、２ｐｏｌｙからなるゲート電極Ｇを画素毎に分断している為、基板変形量の低減化が期待できる。更には、従来の様に配線として使用しないのでゲート電極Ｇ自体の膜厚を薄くできる。これによっても、基板変形量を下げることが可能である。
【００２３】
（Ｂ）は、ゲート電極Ｇに加え、ゲート配線を構成する下層遮光層５も画素単位で分断した構成である。それぞれ分断されたゲート電極Ｇ及び下層遮光層５を一画素当たり二個設けたコンタクトホールＧＣＮで連続的に電気接続していく構成となっている。下層遮光層５も分断したので、基板変形量を更に小さくすることが可能である。
【００２４】
（Ｃ）は、遮光層５を分断する一方、ゲート電極Ｇは画素間で連続的に形成している。更に（Ｄ）の場合は、ゲート電極Ｇ及び下層遮光層５を連続的に保持したまま、両者を画素毎に設けたコンタクトホールＧＣＮで互いに接続している。この様な構成では、上下二層の導電層の内一方が断線しても、他方で導通を確保できる為、結果的に故障が発生しないというメリットが得られる。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る液晶表示装置の模式的な平面図である。
【図２】図１に示した液晶表示装置の模式的な断面図である。
【図３】図１及び図２に示した液晶表示装置の一画素分の等価回路図である。
【図４】本発明に係る液晶表示装置の画素電極と遮光層の電気的な接続関係を示す模式図である。
【図５】従来の液晶表示装置の一例を示す断面図である。
【図６】従来の液晶表示装置の一例を示す平面図である。
【図７】画素開口率と補助容量面積との関係を示すグラフである。
【符号の説明】
【００２６】
５・・・遮光層（ゲート配線）、１０・・・半導体薄膜、１２・・・信号配線、１３・・・補助容量、１４・・・半導体薄膜、Ｇ・・・ゲート電極
【図１】
2004158881.tif 000003
【図２】
2004158881.tif 000004
【図３】
2004158881.tif 000005
【図４】
2004158881.tif 000006
【図５】
2004158881.tif 000007
【図６】
2004158881.tif 000008
【図７】
2004158881.tif 000009