(57)【要約】【課題】近年、セラミック積層デバイスは、携帯電話機などの高周波無線機器の小型化に大いに貢献するものとして大変注目されているが、従来のセラミック積層デバイスにおいては、良好な高周波特性を維持したまま信頼性を確保することが困難であった。【解決手段】複数のセラミック層４と複数の内部電極２および層間ビアホール３とが積層された積層体１の内部に形成され、内部電極２および層間ビアホール３と電気的に接続されず、セラミック層４と機械的に接続された強化電極４０を備えたセラミック積層デバイスである。【選択図】　図１
2004048714.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層と複数の電極層とが積層された積層体の内部に形成され、前記電極層と電気的に接続されず、前記セラミック層と機械的に接続された内部部材を備えたセラミック積層デバイス。
【請求項２】
前記内部部材は、前記セラミック層と実質上平行に設けられた単数または複数の平面型内部部材である請求項１記載のセラミック積層デバイス。
【請求項３】
前記積層体の上面および／または下面に形成されたシールド電極をさらに備え、
前記平面型内部部材の形状は、前記シールド電極の形状と同じである請求項２記載のセラミック積層デバイス。
【請求項４】
前記積層体の上面および／または下面に形成されたシールド電極をさらに備え、
前記平面型内部部材の形状は、前記シールド電極の形状と異なる請求項２記載のセラミック積層デバイス。
【請求項５】
前記積層体の上面および／または下面に形成されたシールド電極をさらに備え、
前記内部部材は、前記シールド電極が貼付された前記セラミック層の少なくとも前記シールド電極側の面に、前記セラミック層と実質上垂直に設けられた単数または複数の立体型内部部材である請求項１記載のセラミック積層デバイス。
【請求項６】
前記積層体の上面および／または下面に形成されたシールド電極をさらに備え、
前記内部部材は、（１）前記平面型内部部材と、（２）前記シールド電極と前記平面型内部部材との間にある前記セラミック層に、前記セラミック層と実質上垂直に設けられた単数または複数の立体型内部部材とである請求項２記載のセラミック積層デバイス。
【請求項７】
前記平面型内部部材は複数備えられており、
前記立体型内部部材の少なくとも一部は、前記平面型内部部材同士の間にある前記セラミック層に設けられている請求項６記載のセラミック積層デバイス。
【請求項８】
前記立体型内部部材は、導電性ペーストまたは誘電体ペーストが充填されたビアホールである請求項５から７の何れかに記載のセラミック積層デバイス。
【請求項９】
複数のセラミック層と複数の電極層とが積層された積層体の側面に形成された側面電極と、
前記積層体の内部に形成され、前記電極層と電気的に接続されず、前記側面電極と機械的に接続された内部部材とを備えたセラミック積層デバイス。
【請求項１０】
前記側面電極は、前記積層体の端面に形成された、外部と電気信号の入出力を行うための端子電極であり、
前記内部部材は、前記端子電極の全部または一部と機械的に接続され、前記セラミック層実質上平行に設けられた平面型内部部材である請求項９記載のセラミック積層デバイス。
【請求項１１】
前記積層体の上面に形成された上面シールド電極と、前記積層体の下面に形成された下面シールド電極とをさらに備え、
前記側面電極は、前記積層体の端面に形成された、前記上面シールド電極と前記下面シールド電極とを電気的に接続するための端面電極であり、
前記内部部材は、前記端面電極の全部または一部と機械的に接続され、前記セラミック層と実質上平行に設けられた平面型内部部材である請求項９記載のセラミック積層デバイス。
【請求項１２】
前記積層体の上面には、半導体素子および／またはＳＡＷフィルタが実装されている請求項１または９記載のセラミック積層デバイス。
【請求項１３】
前記積層体の内部には、フィルタが内蔵されている請求項１または９記載のセラミック積層デバイス。
【請求項１４】
前記フィルタは、信号の送信を行うための送信フィルタ機能および信号の受信を行うための受信フィルタ機能を有する分波器としての機能を有する請求項１３記載のセラミック積層デバイス。
【請求項１５】
信号の送信および／または受信を利用して通信を行う通信回路と、
前記通信に際してフィルタリングを行う請求項１または９記載のセラミック積層デバイスとを備えた通信機器。
【請求項１６】
請求項１記載のセラミック積層デバイスの製造方法であって、
前記積層体の内部に、前記電極層と電気的に接続されず、前記セラミック層と機械的に接続されるように、前記内部部材を形成する内部部材形成ステップを備えたセラミック積層デバイスの製造方法。
【請求項１７】
請求項９記載のセラミック積層デバイスの製造方法であって、
前記積層体の内部に、前記電極層と電気的に接続されず、前記側面電極と機械的に接続されるように、前記内部部材を形成する内部部材形成ステップを備えたセラミック積層デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえば携帯電話機などの高周波無線機器に用いられるセラミック積層デバイス、通信機器、およびセラミック積層デバイスの製造方法に関する。
【０００２】
【従来の技術】
近年、セラミック積層デバイスは、携帯電話機などの高周波無線機器の小型化に大いに貢献するものとして大変注目されている。
【０００３】
ここで、図１３を参照しながら、高周波無線機器に用いられている従来のセラミック積層デバイス（たとえば、特許文献１参照）の構成について説明する。
【０００４】
図１３は、従来のセラミック積層デバイスの模式的な斜視図である。
【０００５】
従来のセラミック積層デバイスは、セラミック層６１と電極パターン６２とが交互に積層された構造を有している。
【０００６】
積層体６３の内部に作り込まれた電極パターン６２は、高周波回路を構成し、層間ビアホール６４によって互いに電気的に接続されている。
【０００７】
また、積層体６３の上下の表面には、外部とのシールド性を保つシールド電極６５ａ〜６５ｂが形成されている。
【０００８】
また、積層体６３の左右端面には、シールド電極６５ａ〜６５ｂと電気的に接続されて接地端子を形成する端面電極６６ａ〜６６ｂと、外部と電気信号の入出力を行うための入出力端子を形成する端子電極６７ａ〜６７ｂとが形成されている。
【０００９】
以上のように構成された従来のセラミック積層デバイスのプリント基板上への実装は、プリント基板上のグランド用電極（図示省略）と端面電極６６ａ〜６６ｂとのはんだ付け、およびプリント基板上に引き回された高周波信号用電極（図示省略）と端子電極６７ａ〜６７ｂとのはんだ付けを利用して行われる。
【００１０】
【特許文献１】
特開平１０−３０３０６８号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、このような従来のセラミック積層デバイスの構成では、セラミック層６１として用いる低温焼成セラミックの抗折強度が一般的に小さい。このため、たとえば、セラミック層６１と、端面電極６６ａ、６６ｂ、端子電極６７ａ、６７ｂとの、焼結による接着の強度が弱くなってしまうことがあった。
【００１２】
この結果、プリント基板上に実装した後の信頼性試験（特に落下試験）を行った際に、（１）積層体６３がプリント基板から剥がれたり、（２）プリント基板と、端面電極６６ａ〜６６ｂ、端子電極６７ａ〜６７ｂとの接合部付近に、クラックが生じたりすることがあった。
【００１３】
また、従来のセラミック積層デバイスでは、積層体６３に形成されたシールド電極６５ｂの上に半導体素子（半導体ベアチップ）、ＳＡＷフィルタ、チップ部品などをはんだ実装する際に、はんだ接合部が弱くなることがあった。
【００１４】
このように、従来のセラミック積層デバイスにおいては、良好な高周波特性を維持したまま信頼性を確保することが困難であった。
【００１５】
本発明は、上記従来のこのような課題を考慮し、良好な高周波特性を維持したまま信頼性を確保することができるセラミック積層デバイス、通信機器、およびセラミック積層デバイスの製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
第１の本発明は、複数のセラミック層と複数の電極層とが積層された積層体の内部に形成され、前記電極層と電気的に接続されず、前記セラミック層と機械的に接続された内部部材を備えたセラミック積層デバイスである。
【００１７】
第２の本発明は、前記内部部材は、前記セラミック層と実質上平行に設けられた単数または複数の平面型内部部材である第１の本発明のセラミック積層デバイスである。
【００１８】
第３の本発明は、前記積層体の上面および／または下面に形成されたシールド電極をさらに備え、
前記平面型内部部材の形状は、前記シールド電極の形状と同じである第２の本発明のセラミック積層デバイスである。
【００１９】
第４の本発明は、前記積層体の上面および／または下面に形成されたシールド電極をさらに備え、
前記平面型内部部材の形状は、前記シールド電極の形状と異なる第２の本発明のセラミック積層デバイスである。
【００２０】
第５の本発明は、前記積層体の上面および／または下面に形成されたシールド電極をさらに備え、
前記内部部材は、前記シールド電極が貼付された前記セラミック層の少なくとも前記シールド電極側の面に、前記セラミック層と実質上垂直に設けられた単数または複数の立体型内部部材である第１の本発明のセラミック積層デバイス。
【００２１】
第６の本発明は、前記積層体の上面および／または下面に形成されたシールド電極をさらに備え、
前記内部部材は、（１）前記平面型内部部材と、（２）前記シールド電極と前記平面型内部部材との間にある前記セラミック層に、前記セラミック層と実質上垂直に設けられた単数または複数の立体型内部部材とである第２の本発明のセラミック積層デバイスである。
【００２２】
第７の本発明は、前記平面型内部部材は複数備えられており、
前記立体型内部部材の少なくとも一部は、前記平面型内部部材同士の間にある前記セラミック層に設けられている第６の本発明のセラミック積層デバイスである。
【００２３】
第８の本発明は、前記立体型内部部材は、導電性ペーストまたは誘電体ペーストが充填されたビアホールである第５から第７の本発明の何れかのセラミック積層デバイスである。
【００２４】
第９の本発明は、複数のセラミック層と複数の電極層とが積層された積層体の側面に形成された側面電極と、
前記積層体の内部に形成され、前記電極層と電気的に接続されず、前記側面電極と機械的に接続された内部部材とを備えたセラミック積層デバイス。
【００２５】
第１０の本発明は、前記側面電極は、前記積層体の端面に形成された、外部と電気信号の入出力を行うための端子電極であり、
前記内部部材は、前記端子電極の全部または一部と機械的に接続され、前記セラミック層実質上平行に設けられた平面型内部部材である請求項９記載のセラミック積層デバイスである。
【００２６】
第１１の本発明は、前記積層体の上面に形成された上面シールド電極と、前記積層体の下面に形成された下面シールド電極とをさらに備え、
前記側面電極は、前記積層体の端面に形成された、前記上面シールド電極と前記下面シールド電極とを電気的に接続するための端面電極であり、
前記内部部材は、前記端面電極の全部または一部と機械的に接続され、前記セラミック層と実質上平行に設けられた平面型内部部材である請求項９記載のセラミック積層デバイスである。
【００２７】
第１２の本発明は、前記積層体の上面には、半導体素子および／またはＳＡＷフィルタが実装されている請求項１または９記載のセラミック積層デバイスである。
【００２８】
第１３の本発明は、前記積層体の内部には、フィルタが内蔵されている請求項１または９記載のセラミック積層デバイスである。
【００２９】
第１４の本発明は、前記フィルタは、信号の送信を行うための送信フィルタ機能および信号の受信を行うための受信フィルタ機能を有する分波器としての機能を有する請求項１３記載のセラミック積層デバイスである。
【００３０】
第１５の本発明は、信号の送信および／または受信を利用して通信を行う通信回路と、
前記通信に際してフィルタリングを行う請求項１または９記載のセラミック積層デバイスとを備えた通信機器である。
【００３１】
第１６の本発明は、請求項１記載のセラミック積層デバイスの製造方法であって、
前記積層体の内部に、前記電極層と電気的に接続されず、前記セラミック層と機械的に接続されるように、前記内部部材を形成する内部部材形成ステップを備えたセラミック積層デバイスの製造方法である。
【００３２】
第１７の本発明は、請求項９記載のセラミック積層デバイスの製造方法であって、
前記積層体の内部に、前記電極層と電気的に接続されず、前記側面電極と機械的に接続されるように、前記内部部材を形成する内部部材形成ステップを備えたセラミック積層デバイスの製造方法である。
【００３３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００３４】
（実施の形態１）
図１を参照しながら、本実施の形態のセラミック積層デバイスの構成および動作について説明する。
【００３５】
なお、本実施の形態のセラミック積層デバイスの構成および動作について説明しながら、本発明のセラミック積層デバイスの製造方法の一実施の形態についても説明する（その他の実施の形態に関しても、同様である）。
【００３６】
図１は、本発明の実施の形態１におけるセラミック積層デバイスの模式的な斜視図である。
【００３７】
本実施の形態のセラミック積層デバイスは、積層体１を有する。
【００３８】
積層体１の内部には、高周波回路を構成する内部電極２が作り込まれている。
【００３９】
内部電極２は、複数個の層間ビアホール３を介して互いに電気的に接続されている。
【００４０】
積層体１の内部に形成される各層電極パターンは、銀または銅を主成分とする導電性ペーストを利用してスクリーン印刷などにより形成される。
【００４１】
複数個の層間ビアホール３は、積層体１を構成するセラミック層４を貫通する穴に銀または銅を主成分とする導電性ペーストを充填して焼結することにより形成される。
【００４２】
積層体１の上下の表面には、外部とのシールド性を保つシールド電極５ａ〜５ｂが形成されている。
【００４３】
積層体１の左右端面には、シールド電極５ａ〜５ｂと電気的に接続されて接地端子を形成する端面電極６ａ〜６ｂと、外部と電気信号の入出力を行うための入出力端子を形成する端子電極７ａ〜７ｂとが形成されている。
【００４４】
本実施の形態のセラミック積層デバイスの特徴は、セラミック層４の内の積層体１の最下部付近に見られる。
【００４５】
より具体的には、セラミック層４の内の積層体１の最下部に位置する層の上面には、その一つ上の層との密着を強化するための強化電極４０が配置されている。
【００４６】
かくして、積層体１を構成するセラミック層４の接着強度を向上することができ、落下試験をはじめとする信頼性試験において耐応力性に富み信頼性に優れていることを示すことができた。
【００４７】
▲１▼なお、セラミック層に用いる誘電体材料としては、Ａｌ−Ｍｇ−Ｓｉ−Ｇｄ−Ｏ系（比誘電率＝７．５）などの低誘電率セラミック材料や、Ｂｉ−Ｃａ−Ｎｂ−Ｏ系（比誘電率＝５８）などの高誘電率セラミック材料や、ガラスセラミックがある。ただし、要求される電気特性に適応したセラミック材料のどれを用いても良いが、出来る限り抗折強度の大きなセラミック材料を用いることが望ましい。
【００４８】
▲２▼また、各セラミック層には、それぞれ異なる誘電率を有するセラミック材料を用いても良い。ただし、誘電率の異なるセラミック材料を用いると、焼結する際の熱膨張率の違いによい反りが生じ易くなる。このため、セラミック材料の配置が（たとえば、材料Ａ、材料Ｂ、材料Ｃ、材料Ｂ、材料Ａのように）積層方向に対して対称的である方が好ましい。
【００４９】
なお、セラミック層４は本発明のセラミック層に対応し、内部電極２および層間ビアホール３を含む手段は本発明の電極層に対応し、積層体１は本発明の積層体に対応し、強化電極４０は本発明の平面型内部部材に対応する。
【００５０】
（実施の形態２）
図２を参照しながら、本実施の形態のセラミック積層デバイスの構成および動作について説明する。
【００５１】
図２は、本発明の実施の形態２におけるセラミック積層デバイスの分解斜視図である。
【００５２】
本実施の形態のセラミック積層デバイスは、６層のセラミック層３１の表面に電極パターン３２が形成された積層体を有している。
【００５３】
電極パターン３２は、層間ビアホール３３を介して電気的に接続されている。
【００５４】
積層体の上下の表面には、外部とのシールド性を保つシールド電極３４ａ〜３４ｂが形成されている。
【００５５】
積層体の左右端面には、シールド電極３４ａ〜３４ｂと接続されて接地端子を形成する端面電極３５ａ〜３５ｄ、３６ａ〜３６ｂと、外部と電気信号の入出力を行うための入出力端子を形成する端子電極３７ａ〜３７ｂとが形成されている。
【００５６】
本実施の形態のセラミック積層デバイスの特徴は、セラミック層３１の内の積層体の最下部付近に見られる。
【００５７】
より具体的には、セラミック層３１の内の積層体の最下部に位置する層の上面には、その一つ上の層との密着を強化するための強化電極４０ａが配置されている。強化電極４０ａの形状は、シールド電極３４ａ〜３４ｂの形状と同じである。
【００５８】
かくして、積層体を構成するセラミック層３１の接着強度を向上することができ、落下試験をはじめとする信頼性試験において耐応力性に富み信頼性に優れていることを示すことができた。
【００５９】
▲１▼なお、これ以外の電極の数、形状および厚みなどに対しても、同様な効果が得られる。
【００６０】
なお、セラミック層３１は本発明のセラミック層に対応し、電極パターン３２および層間ビアホール３３を含む手段は本発明の電極層に対応し、シールド電極３４ａ〜３４ｂは本発明のシールド電極に対応し、強化電極４０ａは本発明の平面型内部部材に対応する。
【００６１】
（実施の形態３）
図３を参照しながら、本実施の形態のセラミック積層デバイスの構成および動作について説明する。
【００６２】
図３は、本発明の実施の形態３におけるセラミック積層デバイスの分解斜視図である。
【００６３】
本実施の形態のセラミック積層デバイスの特徴は、セラミック層３１の内の積層体の最下部付近に見られる（その他の構成は上述した実施の形態２のセラミック積層デバイスの構成と同様であるので、詳しい説明は省略する）。
【００６４】
より具体的には、セラミック層３１の内の積層体の最下部に位置する層の上面には、その一つ上の層との密着を強化するための強化電極４０ｂ〜４０ｃが配置されている。強化電極４０ｂ〜４０ｃの形状は、シールド電極３４ａ〜３４ｂの形状と異なる。
【００６５】
かくして、積層体を構成するセラミック層３１の接着強度を向上することができ、落下試験をはじめとする信頼性試験において耐応力性に富み信頼性に優れていることを示すことができた。
【００６６】
▲１▼なお、上述した実施の形態１〜３では、強化電極が配置されたセラミック層の数は１つであったが、これに限らず、そのようなセラミック層の数は２つ以上であってもよい（図４〜５参照）。
【００６７】
しかしながら、このような強化電極が配置されたセラミック層の数を増やすことにより、上下のシールド電極間の電気的な距離は短くなってしまう傾向にある。
【００６８】
たとえば、図４においては、強化電極４０ｄ〜４０ｅが配置されているために、シールド電極３４ａ〜３４ｂの間の電気的な距離は距離Ｘとなる。また、図５においては、強化電極４０ｆ〜４０ｇが配置されているために、シールド電極３４ａ〜３４ｂの間の電気的な距離は距離Ｙとなる。
【００６９】
このため、強化電極が配置されたセラミック層の数が多すぎると、積層体の内部に形成される高周波回路の特性が劣化することがある。よって、強化電極が配置されたセラミック層の数は、多すぎない方が好ましい。
【００７０】
ただし、上述した実施の形態３におけるように、強化電極の形状がシールド電極の形状と異なる場合には、強化電極の中央部に空隙（つまり、電極印刷が行われない箇所）を設けることにより、上下のシールド電極間の電気的な距離が短くなることを防ぐことができる。
【００７１】
もちろん、上述した実施の形態２におけるように、強化電極の形状がシールド電極の形状と同じである場合には、製造プロセスがより簡略であるという利点がある。
【００７２】
▲２▼また、強化電極の配置が積層方向に対して対称になる場合には、焼結する際の熱膨張率の違いによい反りが生じ難くなるため、好ましい効果が期待できる（図５参照）。
【００７３】
なお、セラミック層３１は本発明のセラミック層に対応し、電極パターン３２および層間ビアホール３３を含む手段は本発明の電極層に対応し、シールド電極３４ａ〜３４ｂは本発明のシールド電極に対応し、強化電極４０ｂ〜４０ｃは本発明の平面型内部部材に対応する。
【００７４】
（実施の形態４）
図６を参照しながら、本実施の形態のセラミック積層デバイスの構成および動作について説明する。
【００７５】
図６は、本発明の実施の形態４におけるセラミック積層デバイスの模式的な斜視図である。
【００７６】
本実施の形態のセラミック積層デバイスの特徴は、積層体１の下側に形成されているシールド電極５ａ付近に見られる（その他の構成は上述した実施の形態１のセラミック積層デバイスの構成と同様であるので、詳しい説明は省略する）。
【００７７】
より具体的には、セラミック層４の内の積層体１の最下部に位置する層には、積層体１の下側の表面に形成されたシールド電極５ａと一端が機械的に接続され、他端が電気的に開放されている複数個のビアホール８が配置されている。
【００７８】
ビアホール８は、積層体１を構成するセラミック層４を貫通する穴に導電性ペースト（または誘電体ペースト）を充填して焼結することにより形成される。ビアホール８は、セラミック層４とシールド電極５ａとの接着を確保するためのビアホールである。
【００７９】
かくして、積層体１を構成するセラミック層４とシールド電極５ａとの接着強度を向上することができ、落下試験をはじめとする信頼性試験において耐応力性に富み信頼性に優れていることを示すことができた。
【００８０】
より具体的には、そのような信頼性試験において、プリント基板からの剥れが生じたり、端面電極６ａ〜６ｂ、端子電極７ａ〜７ｂにおけるクラックや積層体１でのクラックが生じることがなかった。
【００８１】
実際に試作した本実施の形態の積層体１は、横幅８．５ｍｍ×奥行き４．５ｍｍ×高さ２．０ｍｍの大きさを有している。
【００８２】
そして、積層体１の下面のシールド電極５ａには、一端がシールド電極５ａに接続され他端が開放されている長さ１４０μｍのビアホール８がほぼ等間隔で１５個配置されている。
【００８３】
本実施の形態の積層体１と従来の積層体の各５個とを、プリント基板に等間隔ではんだ実装した。
【００８４】
そして、落下試験を行ったところ、従来の積層体ではほとんどの積層体がプリント基板から剥がれたりクラックを生じる不良を生じたが、本実施の形態の積層体１では５個ともそのような不良を生じなかった。
【００８５】
したがって、信頼性が大幅に改善され、十分な効果が得られたことがわかる。
【００８６】
なお、セラミック層４は本発明のセラミック層に対応し、内部電極２および層間ビアホール３を含む手段は本発明の電極層に対応し、積層体１は本発明の積層体に対応し、シールド電極５ａ〜５ｂは本発明のシールド電極に対応し、ビアホール８は本発明のシールド電極が貼付されたセラミック層に設けられたビアホールに対応する。
【００８７】
（実施の形態５）
図８を参照しながら、本実施の形態のセラミック積層デバイスの構成および動作について説明する。
【００８８】
図８は、本発明の実施の形態５におけるセラミック積層デバイスの断面図である。
【００８９】
本実施の形態のセラミック積層デバイスは、積層体１１を有する。
【００９０】
積層体１１の内部には、高周波回路を構成する内部電極１２が作り込まれている。
【００９１】
内部電極１２は、層間ビアホール１３を介して互いに電気的に接続されている。
【００９２】
層間ビアホール１３は、積層体１１を構成するセラミック層１４ａ〜１４ｇを貫通する穴に銀または銅を主成分とする導電性ペーストを充填して焼結することにより形成される。
【００９３】
積層体１１の上下の表面には、外部とのシールド性を保つシールド電極１５ａ〜１５ｂが形成されている。
【００９４】
積層体１１の端面には、前述した実施の形態１の場合と同様、端子電極（図示省略）および端面電極（図示省略）が形成されている。
【００９５】
最下部に位置する第１のセラミック層１４ａの上側の表面には、回路素子としては機能しない平面型の第１のビア接続用電極１７が配置されている。
【００９６】
第２のセラミック層１４ｂの上側の表面には、回路素子としては機能しない平面型の第２のビア接続用電極１９が配置されている。
【００９７】
積層体１１の最下部に位置する第１のセラミック層１４ａには、積層体１１の下側の表面に形成されたシールド電極１５ａと、第１のビア接続用電極１７とを機械的に接続するための複数個の第１のビアホール１６が配置されている。
【００９８】
第１のビア接続用電極の上側に位置する第２のセラミック層１４ｂには、第１のビア接続用電極１７と、第２のビア接続用電極１９とを機械的に接続するための複数個の第２のビアホール１８が配置されている。
【００９９】
第１のビアホール１６は、積層体１１を構成するセラミック層を貫通する穴に導電性ペースト（または誘電体ペースト）を充填して焼結することにより形成される。第１のビアホール１６は、第１のビア接続用電極１７とシールド電極１５ａとの接着を確保するためのビアホールである。
【０１００】
第２のビアホール１８は、積層体１１を構成するセラミック層を貫通する穴に導電性ペースト（または誘電体ペースト）を充填して焼結することにより形成される。第２のビアホール１８は、第２のビア接続用電極１９と第１のビア接続用電極１７との接着を確保するためのビアホールである。
【０１０１】
かくして、セラミック層１４ａ〜１４ｂとシールド電極１５ａとの接着強度を向上することができ、落下試験をはじめとする信頼性試験において耐応力性に富み信頼性に優れていることを示すことができた。
【０１０２】
▲１▼なお、本実施の形態では、密着強度を向上するためのビア接続用電極の数は２つであったが、これに限らず、ビア接続用電極の数は１つであってもよいし（図７参照）、３つ以上であってもよい。
【０１０３】
しかしながら、ビア接続用電極の数を増やすことにより、上下のシールド電極間の電気的な距離は短くなってしまう傾向にある。
【０１０４】
たとえば、図７においては、ビア接続用電極１７ａが配置されているために、シールド電極１５ａ〜１５ｂの間の電気的な距離は距離Ｚとなる。
【０１０５】
このため、ビア接続用電極の数が多すぎると、積層体の内部に形成される高周波回路の特性が劣化することがある。よって、ビア接続用電極の数は、多すぎない方が好ましい。
【０１０６】
▲２▼また、ビア接続用電極の配置が積層方向に対して対称になる場合には、焼結する際の熱膨張率の違いによい反りが生じ難くなるため、好ましい効果が期待できる。
【０１０７】
なお、セラミック層１４ａ〜１４ｇは本発明のセラミック層に対応し、内部電極１２および層間ビアホール１３を含む手段は本発明の電極層に対応し、積層体１１は本発明の積層体に対応し、シールド電極１５ａ〜１５ｂは本発明のシールド電極に対応し、第１のビア接続用電極１７および第２のビア接続用電極１９は本発明の平面型内部部材に対応し、第１のビアホール１６は本発明のシールド電極と平面型内部部材との間にあるセラミック層に設けられたビアホールに対応し、第２のビアホール１８は本発明の複数の平面型内部部材同士の間にあるセラミック層に設けられたビアホールに対応する（ビアホールの少なくとも一部は、セラミック層１４ａ〜１４ｇの内の第１のビア接続用電極１７および第２のビア接続用電極１９同士の間にあるセラミック層１４ｂに設けられている）。
【０１０８】
（実施の形態６）
図９を参照しながら、本実施の形態のセラミック積層デバイスの構成および動作について説明する。
【０１０９】
図９は、本発明の実施の形態６におけるセラミック積層デバイスの断面図である。
【０１１０】
本実施の形態のセラミック積層デバイスの特徴は、積層体２１の上部付近に見られる（その他の構成は上述した実施の形態５のセラミック積層デバイスの構成と同様であるので、詳しい説明は省略する）。
【０１１１】
より具体的には、最上部に位置するセラミック層２２の下側表面には、回路素子としては機能しない平面型の第３のビア接続用電極２５がさらに配置されている。
【０１１２】
積層体２１の最上部に位置するセラミック層２２には、積層体２１の上側の表面に形成されたシールド電極２４と、第３のビア接続用電極２５とを機械的に接続するための複数個の第３のビアホール２３が配置されている。
【０１１３】
第３のビアホール２３は、積層体２１を構成するセラミック層を貫通する穴に導電性ペースト（または誘電体ペースト）を充填して焼結することにより形成される。第３のビアホール２３は、第３のビア接続用電極２５とシールド電極２４との接着を確保するためのビアホールである。
【０１１４】
かくして、信頼性に優れたセラミック積層デバイスを提供することができる。
【０１１５】
より具体的には、積層体２１の上部に半導体素子、半導体パッケージ、ＳＡＷフィルタ、チップ部品など実装した場合において、セラミック層２２とその上側のシールド電極２４との接着強度を高めることができる。ここに、実装方法としては、例えば半導体素子の場合には、スタックバンプボンディング（ＳＢＢ）法などがある。
【０１１６】
なお、セラミック層２２は本発明のセラミック層に対応し、積層体２１は本発明の積層体に対応し、シールド電極２４は本発明のシールド電極に対応し、第３のビア接続用電極２５は本発明の平面型内部部材に対応し、第３のビアホール２３は本発明のシールド電極と平面型内部部材との間にあるセラミック層に設けられたビアホールに対応する。
【０１１７】
（実施の形態７）
図１０を参照しながら、本実施の形態のセラミック積層デバイスの構成および動作について説明する。
【０１１８】
図１０は、本発明の実施の形態７におけるセラミック積層デバイスの分解斜視図である。
【０１１９】
本実施の形態のセラミック積層デバイスの特徴は、複数のセラミック層３１の表面付近に見られる（その他の構成は上述した実施の形態２のセラミック積層デバイスの構成と同様であるので、詳しい説明は省略する）。
【０１２０】
より具体的には、複数のセラミック層３１の表面には、回路素子としては機能しない第１の内部電極３８（理解しやすいように角丸の四角形で囲んでいる）が配置されている。第１の内部電極３８は、外部と電気信号の入出力を行うための入出力端子を形成する端子電極３７ａ〜３７ｂと実質上垂直に設けられており、端子電極３７ａ〜３７ｂとそれぞれ機械的に接続されている。
【０１２１】
複数のセラミック層３１の表面には、回路素子としては機能しない第２の内部電極３９（理解しやすいように角丸の四角形で囲んでいる）が配置されている。第２の内部電極３９は、シールド電極３４ａ〜３４ｂを接続する端面電極３６ｂと実質上垂直に設けられており、端面電極３６ｂと機械的に接続されている。
【０１２２】
このように、第１の内部電極３８と端子電極３７ａ〜３７ｂとの接続箇所や、第２の内部電極３９と端面電極３６ｂなどの電極との接続箇所が大幅に増加している。このため、積層体と、端子電極３７ａ〜３７ｂ、端面電極３６ｂなどからなる外部電極との密着強度が、大幅に向上する。
【０１２３】
かくして、落下試験をはじめとする信頼性試験において信頼性に優れていることを示すことができ、耐応力性の良いセラミック積層デバイスを提供することが可能となった。
【０１２４】
実際に試作した本実施の形態の積層体は、横幅８．５ｍｍ×奥行き４．５ｍｍ×高さ２．０ｍｍの大きさを有している。
【０１２５】
積層体の表面に形成された端子電極３７ａ〜３７ｂには、８個の第１の内部電極３８が接続されている。
【０１２６】
端子電極３７ａ〜３７ｂの幅を１．０ｍｍとし、奥行きが０．５ｍｍの第１の内部電極３８を接続した場合、落下試験時におけるプリント基板からの剥がれ、クラックなどの不良がなくなった。
【０１２７】
したがって、信頼性が大幅に改善され、十分な効果が得られたことがわかる。
【０１２８】
なお、セラミック層３１は本発明のセラミック層に対応し、電極パターン３２および層間ビアホール３３を含む手段は本発明の電極層に対応し、端子電極３７ａ〜３７ｂは本発明の端子電極に対応し、第１の内部電極３８は本発明の端子電極に接続された平面型内部部材に対応し、シールド電極３４ｂは本発明の上面シールド電極に対応し、シールド電極３４ａは本発明の下面シールド電極に対応し、端面電極３５ａ〜３５ｄ、３６ａ〜３６ｂは本発明の端面電極に対応し、第２の内部電極３９は本発明の端面電極に接続された平面型内部部材に対応する。
【０１２９】
（実施の形態８）
図１１を参照しながら、本実施の形態のセラミック積層デバイスの構成および動作について説明する。
【０１３０】
図１１は、本発明の実施の形態８におけるセラミック積層デバイスの斜視図である。
【０１３１】
本実施の形態のセラミック積層デバイスの積層体４１の上面には、半導体素子４２、ＳＡＷフィルタ４３、ＰＩＮダイオード４４、チップコンデンサ４５およびチップ抵抗４６が実装されている。
【０１３２】
より具体的には、たとえば、半導体素子４２は、積層体４１の表面に実装され低雑音増幅回路などのトランジスタであって、積層体４１の表面に形成された接続用電極を介して積層体４１の内部に形成された高周波回路と電気的に接続される。ここに、高周波回路は、積層フィルタなどである。
【０１３３】
半導体素子４２など回路素子は、積層体４１の内部および表面に形成したキャパシタ、インダクタなどの回路素子と一体化することができる。このため、携帯電話機などの小型化や高機能化への貢献が期待される。
【０１３４】
上述した本実施の形態１〜７のセラミック積層デバイスを積層体４１として用いることで、信頼性の高いセラミック積層デバイスを提供することができる。また、製造時における歩留まりを向上させることができる。
【０１３５】
なお、積層体４１は本発明の積層体に対応し、半導体素子４２を含む回路は本発明の半導体素子に対応し、ＳＡＷフィルタ４３は本発明のＳＡＷフィルタに対応する。
【０１３６】
（実施の形態９）
図１２を参照しながら、本実施の形態のＷ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ−Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘ　Ａｃｃｅｓｓ）携帯電話機の構成および動作について説明する。
【０１３７】
図１２は、本発明の実施の形態９におけるＷ−ＣＤＭＡ携帯電話機のブロック図である。
【０１３８】
本実施の形態のＷ−ＣＤＭＡ携帯電話機には、上述した実施の形態のセラミック積層デバイスが用いられている。
【０１３９】
ベースバンド部５１から出力された信号は、送信回路部５２に入力され、送信周波数の信号として出力される。
【０１４０】
一方、アンテナ５４から導かれた受信周波数の信号は、受信回路部５３に入力され、受信回路部５３において受信周波数の信号からベースバンド部５１の周波数の信号に変換され、ベースバンド部５１へ出力される。
【０１４１】
分波器５５は、送信波と受信波を分離する機能を有している。
【０１４２】
上述した実施の形態のセラミック積層デバイスを用いることにより、信頼性の高い携帯電話機を得ることができる。
【０１４３】
▲１▼なお、本実施の形態では、Ｗ−ＣＤＭＡ携帯電話機で用いられる分波器が利用されたが、ＧＳＭ（Ｇｌｏｂａｌ　Ｓｙｓｔｅｍ　ｆｏｒ　Ｍｏｂｉｌｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ）方式、ＰＤＣ（Ｐｅｒｓｏｎａｌ　ＤｉｇｉｔａｌＣｅｌｌｕｌａｒ）方式など他の携帯電話システムで用いられる分波器が利用されてもよい。
【０１４４】
▲２▼また、セラミック積層デバイスは、分波器以外の機能を有していてもよい。
【０１４５】
なお、分波器５５は本発明の分波器に対応し、ベースバンド部５１、送信回路部５２および受信回路部５３を含む手段は本発明の通信回路に対応する。
【０１４６】
以上においては、本実施の形態１〜９について詳細に説明した。
【０１４７】
なお、本発明のシールド電極が貼付されたセラミック層には、たとえば上述した本実施の形態４においては、導電性ペースト（または誘電体ペースト）が充填された貫通するビアホール８が設けられていたが、これに限らず、少なくともシールド電極側の面にビアホールが設けられていてもよい（このようなビアホールは、セラミック層を貫通していてもよいし、セラミック層を貫通していなくてもよい）。要するに、本発明のシールド電極が貼付されたセラミック層には、シールド電極側の面に、セラミック層と実質上垂直に立体型内部部材が設けられていればよい。
【０１４８】
また、本発明のビアホールが設けられたセラミック層は、たとえば上述した本実施の形態４においては、積層体の下面に形成されたシールド電極５ａであったが、これに限らず、要するに、積層体の上面および／または下面に形成されたシールド電極が貼付されたセラミック層であればよい。
【０１４９】
また、本発明の端子電極に接続された平面型内部部材は、たとえば上述した本実施の形態７においては、端子電極３７ａ〜３７ｂに接続された第１の内部電極３８であったが、これに限らず、要するに、端子電極の全部または一部と機械的に接続された平面型内部部材であればよい。
【０１５０】
また、本発明の端面電極に接続された平面型内部部材は、たとえば上述した本実施の形態７においては、端面電極３６ｂに接続された第２の内部電極３９であったが、これに限らず、要するに、端面電極の全部または一部と機械的に接続された平面型内部部材であればよい。
【０１５１】
このようにして、セラミック積層デバイスを構成する積層体の内部に形成された、（１）電極と、（２）ビアホールと、（３）シールド電極、端子電極および端面電極とを直接的に接続することにより、積層体と外部電極との密着強度を向上させることができる。
【０１５２】
そして、落下試験をはじめとする各種信頼性試験に優れ、プリント基板からの剥れや積層体でのクラックを生じることのない、信頼性が確保されたセラミック積層デバイスを提供することができる。
【０１５３】
【発明の効果】
以上述べたところから明らかなように、本発明は、セラミック積層デバイスにおいて、良好な高周波特性を維持したまま信頼性を確保することができるという長所を有する。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるセラミック積層デバイスの模式的な斜視図
【図２】本発明の実施の形態２におけるセラミック積層デバイスの分解斜視図
【図３】本発明の実施の形態３におけるセラミック積層デバイスの分解斜視図
【図４】本発明の実施の形態におけるセラミック積層デバイスの断面図
【図５】本発明の実施の形態におけるセラミック積層デバイスの断面図
【図６】本発明の実施の形態４におけるセラミック積層デバイスの模式的な斜視図
【図７】本発明の実施の形態におけるセラミック積層デバイスの断面図
【図８】本発明の実施の形態５におけるセラミック積層デバイスの断面図
【図９】本発明の実施の形態６におけるセラミック積層デバイスの断面図
【図１０】本発明の実施の形態７におけるセラミック積層デバイスの分解斜視図
【図１１】本発明の実施の形態８におけるセラミック積層デバイスの斜視図
【図１２】本発明の実施の形態９におけるＷ−ＣＤＭＡ携帯電話機のブロック図
【図１３】従来のセラミック積層デバイスの模式的な斜視図
【符号の説明】
１　積層体
２　内部電極
３　層間ビアホール
４　セラミック層
５ａ〜５ｂ　シールド電極
６ａ〜６ｂ　端面電極
７ａ〜７ｂ　端子電極
８　ビアホール
１１　積層体
１２　内部電極
１３　層間ビアホール
１４ａ〜１４ｇ　セラミック層
１５ａ〜１５ｂ　シールド電極
１６　第１のビアホール
１７　第１のビア接続用電極
１８　第２のビアホール
１９　第２のビア接続用電極
２１　積層体
２２　セラミック層
２３　第３のビアホール
２４　シールド電極
２５　第３のビア接続用電極
３１　セラミック層
３２　電極パターン
３３　層間ビアホール
３４ａ〜３４ｂ　シールド電極
３５ａ〜３５ｄ　端面電極
３６ａ〜３６ｂ　端面電極
３７ａ〜３７ｂ　端子電極
３８　第１の内部電極
３９　第２の内部電極
４１　積層体
４２　半導体素子
４３　ＳＡＷフィルタ
４４　ＰＩＮダイオード
４５　チップコンデンサ
４６　チップ抵抗
５１　ベースバンド部
５２　送信回路部
５３　受信回路部
５４　アンテナ
５５　分波器
６１　セラミック層
６２　電極パターン
６３　積層体
６４　層間ビアホール
６５ａ〜６５ｂ　シールド電極
６６ａ〜６６ｂ　端面電極
６７ａ〜６７ｂ　端子電極
【図１】
2004048714.tif 000003
【図２】
2004048714.tif 000004
【図３】
2004048714.tif 000005
【図４】
2004048714.tif 000006
【図５】
2004048714.tif 000007
【図６】
2004048714.tif 000008
【図７】
2004048714.tif 000009
【図８】
2004048714.tif 000010
【図９】
2004048714.tif 000011
【図１０】
2004048714.tif 000012
【図１１】
2004048714.tif 000013
【図１２】
2004048714.tif 000014
【図１３】
2004048714.tif 000015