(57)【要約】【課題】セラミック塗布膜を形成する際、支持基体や前の積層工程で形成したセラミック塗布膜の表面形状にかかわらず、セラミック塗布膜の表面を均一な平坦面とすることができる積層インダクタ部品の製造方法を提供する。【解決手段】（１）支持基体上に、光硬化可能なモノマーを含有するガラス・セラミックのスリップ材を塗布・乾燥してセラミック層となる塗布膜を形成する工程の後、（２）前記塗布膜を選択的に露光・現像処理して、ビアホール導体３となる部分に貫通凹部３０を形成する工程、（３）貫通凹部３０内に導電性ペーストを充填して前記ビアホール導体３となる導体を形成するとともに、前記塗布膜上に導電性ペーストを印刷してコイルパターン２となる導体膜を形成する工程、（４）前記セラミックスリップ材を、前記導体膜を被覆するように前記セラミック塗布膜上に塗布し、乾燥することによってセラミック層となるセラミック塗布膜を形成する工程の各工程（２）〜（４）を繰り返して、最後に焼成処理する積層インダクタ部品の製造方法である。【選択図】図２
2004128522.tif 000002
【特許請求の範囲】
【請求項１】
セラミック層を複数積層して成る積層体に、各セラミック層間に配置したコイルパターンの導体層と、該導体層どうしを接続するためにセラミック層の厚み方向に形成されたビアホール導体とからなるコイルを内装した積層インダクタ部品の製造方法において、下記（１）の工程に続いて、下記（２）〜（４）の工程を選択的に順次繰り返した後、焼成工程を行うことを特徴とする積層インダクタ部品の製造方法。
（１）光硬化可能なモノマーを含有するセラミックスリップ材を、支持基体上に塗布し、乾燥することによってセラミック層となるセラミック塗布膜を形成する工程。
（２）前記セラミック塗布膜を露光・現像処理することにより前記セラミック塗布膜の一部を除去して貫通部を形成する工程。
（３）前記貫通部に導電性ペーストを充填して、前記ビアホール導体となる導体を形成するとともに前記セラミック塗布膜上に、導電性ペーストを印刷してコイルパターンの導体層となる導体膜を形成する工程。
（４）前記セラミックスリップ材を、前記導体膜を被覆するように前記セラミック塗布膜上に塗布し、乾燥することによって表面が平坦化されたセラミック塗布膜を形成する工程。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、光硬化モノマーを含有するセラミックのスリップ材の塗布と導電性ペーストの印刷を繰り返して製造する積層インダクタ部品の製造方法に関するものである。
【背景技術】
【０００２】
　複数のセラミック層と複数のコイルパターンとを積層するとともに、ビアホール導体を介して隣接するセラミック層間のコイルパターンを接続した積層インダクタ部品の製造方法として大きく２つの製造方法が知られている。
【０００３】
　その一つの方法は、積層・焼成後にセラミック層となるグリーンシートに、ビアホール導体となる導体、約１ターン分のコイルパターンとなる導体膜を形成し、積層順序に合わせてグリーンシートを複数積層し、その後、この積層体を一体的に焼成処理するグリーンシート多層方法があった（例えば特許文献１参照。）。
【０００４】
　また、もう一つの方法として、耐熱支持基板上に、絶縁膜をセラミックペーストのスクリーン印刷で形成し、その後、半ターン、例えばＬ字状のコイルパターンとなる導体膜を導電性ペーストのスクリーン印刷で形成し、続いてＬ字状のコイルパターンとなる導体膜の一端が露出するように、絶縁膜を絶縁性ペーストのスクリーン印刷で印刷形成し、この絶縁膜上に、先のＬ字状のコイルパターンとなる導体膜の一端と接続し、且つそのパターンと対象形状のＬ字状のコイルパターンとなる導体膜を導電性ペーストのスクリーン印刷で形成し、さらに、Ｌ字状のコイルパターンとなる導体膜の一端が露出するように、絶縁膜を絶縁性ペーストのスクリーン印刷で印刷形成し、この工程を順次繰り返して積層体を形成した後、絶縁膜及び各コイルパターンとなる導体膜を一体的に焼成処理する印刷多層方法があった（例えば特許文献２参照。）。
【特許文献１】特開平６−７７０７４号公報
【特許文献２】特開平５−２１７４４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
　しかし、前者のグリーンシート多層方法では、各グリーンシートにビアホール導体となる両主面に貫通した開口を有する貫通穴を形成し、この貫通穴内に導電性ペーストを充填しなくてはならない。
【０００６】
　また、インダクタンス特性を向上させる１つとしては、コイルパターン、ビアホール導体の導体抵抗を下げる必要があり、積層インダクタの小型化を無視すれば、コイルパターンの幅を大きくすることにより達成できるものの、ビアホール導体部分で抵抗を下げることが困難である。例えば、貫通穴の開口径を大きくすると、導電性ペーストを貫通穴内に充填・保持できず、導体抜けが発生してしまうためである。
【０００７】
　また、この導電性ペーストの充填は、グリーンシートを敷紙上に載置して印刷・充填されるが、敷紙とグリーンシートとを分離する際に、貫通穴内に充填した導電性ペーストが敷紙に奪われてしまい、貫通穴内に保持した導電性ペーストの表面が凹んでしまい、コイルパターン間の導通不良が発生することがある。さらに、上述のグリーンシートを高い精度で位置合わせし、積層しなくてはならないという問題があった。
【０００８】
　後者の印刷多層方法の場合、基本的には、絶縁ペーストによって所定形状に印刷形成された絶縁膜上に、半ターン分ずつのコイルパターンを形成し、これを繰り返しているため、所望のコイルのターン数を得るためには積層印刷数が増加してしまい、低背化が困難であった。
【０００９】
　また、コイルパターン間の接続部分はコイルパターンの一端が露出するように絶縁膜を印刷せず、コイルパターンの中央部付近の非接続部分は導電性ペーストと絶縁ペーストとの交互の印刷重畳するため、積層数が増加してしまうと、表面に積層歪みが発生してしまい、安定した導電性ペーストや絶縁ペーストの印刷が困難となってしまう。
【００１０】
　また、この積層歪みを防止するため、接続部分を各層によって変位させることも考えられるが、接続部分の変位に応じて、絶縁ペースト、導電性ペーストのスクリーン印刷のスクリーンを複数用意しなくてはならない。
【００１１】
　また、導体抵抗を下げるため、コイルパターンの幅を大きくすると、コイルの専有面積が増大し、小型化することができず、また、導体膜の厚みを増加させると、実際の工程で行う印刷後の乾燥処理でデラミネーョンが発生してしまう。尚、種々の検討した結果、導体の厚みは３０μｍ程度が上限である。
【００１２】
　本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、特に、コイルパターン間を接続するビアホール導体の導体抵抗を低下させ、且つ積層数の増加やコイルパターンの形状に係わらず、常にセラミック塗布膜の表面が均一となり、コイルパターンの形成が容易となる積層インダクタ部品の製造方法を提供する。
【課題を解決するための手段】
【００１３】
　本発明は、セラミック層を複数積層して成る積層体に、各セラミック層間に配置したコイルパターンの導体層と、該導体層どうしを接続するためにセラミック層の厚み方向に形成されたビアホール導体とからなるコイルを内装した積層インダクタ部品の製造方法において、（１）光硬化可能なモノマーを含有するセラミックスリップ材を、支持基体上に塗布し、乾燥することによってセラミック層となるセラミック塗布膜を形成する工程に続いて、（２）前記セラミック塗布膜を露光・現像処理することにより前記セラミック塗布膜の一部を除去して貫通部を形成する工程と、（３）前記貫通部に導電性ペーストを充填して、前記ビアホール導体となる導体を形成するとともに前記セラミック塗布膜上に、導電性ペーストを印刷してコイルパターンの導体層となる導体膜を形成する工程と、（４）前記セラミックスリップ材を、前記導体膜を被覆するように前記セラミック塗布膜上に塗布し、乾燥することによって表面が平坦化されたセラミック塗布膜を形成する工程の各（２）〜（４）の工程を選択的に順次繰り返して未焼成の積層体を形成した後、焼成工程で焼成処理した積層インダクタの製造方法である。
【００１４】
　ここで、貫通部は、１層あたりの塗布膜の厚み方向を「貫通」しているが、その貫通の下部開口から下部のコイルパターンとなる導体膜によって閉塞されて、全体として、「凹部」形状となるため、本発明では、グリーンシート多層方法の貫通孔と区別するため、特に「貫通凹部」と表記する。
【発明の効果】
【００１５】
　本発明によれば、焼成されたセラミック層となるセラミック塗布膜は、光硬化可能なモノマーを含むスリップ材を用いて、支持基体やその前工程で形成されたセラミック塗布膜や導体膜を覆うようにして塗布して形成する。
【００１６】
　従って、塗布膜の下部の積層状況にかかわらず、塗布した塗布膜の表面は、常に均一な平坦面となることができる。
【００１７】
　また、ビアホール導体となる導体は、この塗布膜の選択的な露光処理、現像処理によって貫通凹部を形成する工程と、この貫通凹部に導電性ペーストを充填する工程とで形成する。
【００１８】
　従って、ビアホール導体は、露光処理、現像処理による貫通凹部のパターンによって任意な形状（任意な形、任意な直径）が可能であり、導体抵抗を考慮した比較的大きなビアホール導体を容易に形成することができる。また、この貫通凹部は、下開口が前工程で形成された導体膜によって閉塞されて、全体が凹部形状であるため、充填した導電性ペーストが流出したり、ペースト抜けが発生することがないため、導電性ペーストの充填を確実に行うことができる。
【００１９】
　さらに、コイルパターンとなる導体膜が、常に表面が均一な塗布膜上に形成されることになるため、安定したコイルパターンを形成することができる。
【００２０】
　また、コイルパターンとなる導体膜とビアホール導体となる導体の接続位置制御は、選択的な露光処理の位置精度によって規定されるため、ビアホール導体とコイルパターンとの接続信頼性が大きく向上する。
【発明を実施するための最良の形態】
【００２１】
　以下、本発明の積層インダクタ部品の製造方法を図面に基づいて説明する。
【００２２】
　図１は、本発明にかかる積層インダクタ部品の斜視図であり、図２は、積層体の分解斜視図であり、図３〜図１４はその製造方法の説明図である。尚、説明は５層のセラミック層からなる積層インダクタ部品を用いて説明する。
【００２３】
　図１、図２において、１は積層体であり、１ａ〜１ｅはセラミック層、２はコイルパターン、３はビアホール導体、４、５は端子電極である。
【００２４】
　積層体１の対向する端部には、一連に接続したコイルパターン２の一端及び他端に接続する端子電極４、５が形成されている。
【００２５】
　図２に示すように、積層体１は、セラミック層１ａ〜１ｅ、該セラミック層１ａ〜１ｅの層間に配されたコイルパターン２、異なる層間に配された隣接するコイルパターン２を接続するためのビアホール導体３とから構成されている。
【００２６】
　セラミック層１ａ〜１ｅは、クリストバライト、石英、コランダム（αアルミナ）、ムライト、ジルコニア、コージェライトなどの絶縁体セラミック成分とガラス成分、絶縁体セラミック成分単体、Ｍｎ・Ｚｎフェライト、Ｎｉ・Ｚｎフェライトなどの磁性体セラミック成分とガラス成分、磁性体セラミック成分単体の材料などから成り、その厚みは４０〜１２０μｍである。このような複数のセラミック層１ａ〜１ｅ間には、コイルパターン２が配置されている。尚、本発明においては各種フェライトなどの磁性体材料も、広義でセラミック材料として取扱うものとする。
【００２７】
　コイルパターン２は、Ａｕ単体、Ａｕ−Ｐｔなどの金系、Ａｇ単体、Ａｇ−Ｐｄ、Ａｇ−Ｐｄ−Ｐｔなどの銀系、Ｃｕ単体、Ｃｕ−Ｐｄなどの銅系、Ｍｏ、Ｗなど高融点金属系などの金属材料、さらに必要に応じてガラス成分が成っている。
【００２８】
　また各セラミック層１ａ〜１ｄに配置されたコイルパターン２の一端は、各セラミック層１ｂ〜１ｅに配置されたコイルパターン２の他端に、ビアホール導体３を介して接続されている。これにより、各セラミック層１ａ〜１ｅ間のコイルパターン２、ビアホール導体３によって、一連のコイルとが達成されることになる。尚、セラミック層１ａとセラミック層１ｂとの間に配置されたコイルパターン２の他端及びセラミック層１ｄとセラミック層１ｅとの間に配置されたコイルパターン２の一端は、外部に導出するようにするため、コイルパターンの形状が若干異なり、例えば概略Ｌ字状やその端部が延出されている。
【００２９】
　このセラミック層１ａとセラミック層１ｂとの間に配置されたコイルパターン２の他端及びセラミック層１ｄとセラミック層１ｅとの間に配置されたコイルパターン２の一端は、例えば、積層体１の端部に延出し、端子電極４、５に接続する。
【００３０】
　さらに、セラミック層１ｂとセラミック層１ｃとの間、セラミック層１ｃとセラミック層１ｄとの間のコイルパターン２は、概略１ターン分のパターンが形成されているものの、一端側に接続するビアホール導体３の位置が互いに変位している。
【００３１】
　ビアホール導体３もコイルパターン２と同様に金系、銀系、銅系、高融点の金属材料からなっている。
【００３２】
　端子電極４、５は、例えば銀系や銅系の下地導体層、Ｎｉメッキ層、半田メッキ層などの表面層などから成り、導電性ペーストの塗布後、焼きつけで下地導体層を形成し、続いてメッキ処理で表面層を形成する。尚、下地導体層と、表面層との間に中間メッキ層を形成しても構わない。
【００３３】
　この端子電極４、５は積層体１の端面に形成され、端子電極５は、例えばセラミック層１ａとセラミック層１ｂとの間に配置されたコイルパターン２の他端に電気的に接続し、端子電極４は、例えばセラミック層１ａとセラミック層１ｂとの間に配置されたコイルパターン２の他端に電気的に接続している。
【００３４】
　これにより、端子電極４と端子電極５との間には、所定数積層されたコイルパターン２・・・、ビアホール導体３・・・によって一連のコイルが配置されることになる。
【００３５】
　次に、本発明の積層型インダク部品を構成する積層体１の製造方法を説明する。図３〜図１４は積層体の主要工程の概略平面図と概略断面図を示し、（ａ）は概略平面図であり、（ｂ）はＸ−Ｘ線の断面図である。図１５はその工程図を示すものである。
【００３６】
　まず、図１５に示すように、製造方法は、支持基体１５を準備し、セラミック層１ａ〜１ｅとなるスリップ材を形成し、コイルパターン２となる導体膜、ビアホール導体３となる導体を形成する際の導電性ペーストを形成する積層前工程と、支持基体１５上にセラミック層１ａ〜１ｅとなる塗布膜、コイルパターン２となる導体膜、ビアホール導体３となる導体を形成して積層体を形成する積層工程と、積層体を焼成処理する焼成工程とから主になっている。
【００３７】
　積層前工程の支持基体１５の準備に関して、支持基体１５は、耐熱性樹脂、ガラス、セラミックなどの平板基板が例示でき、この支持基体１５から積層体を剥離する場合には、支持基体１５の表面に水溶性シートや発泡反応を行う発泡層を形成したりする。
【００３８】
　セラミック層１ａ〜１ｅとなるスリップ材は、セラミック粉末、必要に応じてガラス材料、光硬化可能なモノマー、有機バインダと、有機又は水系溶剤を均質混練して得られる。
【００３９】
　セラミック粉末としては、クリストバライト、石英、コランダム（αアルミナ）、ムライト、ジルコニア、コージェライト、Ｍｎ・Ｚｎフェライト、Ｎｉ・Ｚｎフェライトなどの粉末、これらの２種以上の組み合わせなどが例示でき、その粉末の平均粒径は、好ましくは１．０〜６．０μｍ、更に好ましくは１．５〜４．０μｍである。
【００４０】
　特に、コランダムは、コスト的に有利となり、コージェライト等の粉末、Ｍｎ・Ｚｎフェライト、Ｎｉ・Ｚｎフェライトは、コイル特性的に有利となる。
【００４１】
　尚、セラミック粉末の平均粒径が１．０〜６．０μｍと設定したのは、平均粒径が１．０μｍ未満では、均質混合してスリップ化することが難しくなり、後述の露光時に露光光が乱反射して充分な露光ができなくなる。逆に平均粒径が６．０μｍを超えると緻密で強度の高い積層体が得られない。
【００４２】
　ガラス材料としては、複数の金属酸化物を含むガラスフリットであり、コイルパターンの材料などによってことなるが、積層体を焼成した後、コージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライト及びその置換誘導体の結晶を少なくとも１種析出するものが好ましい。特に、アノーサイトまたはセルジアンを析出する結晶化ガラスフリットを用いると、より強度の高い積層体が得られ、また、コージェライトまたはムライトを析出し得る結晶化ガラスフリットを用いると、焼成後の熱膨張率が低いため、この積層インダクタ部品上に所定回路を形成して、ＩＣ等のシリコンチップを配置する場合に有効となる。
【００４３】
　上述のセラミック層の強度、熱膨張率を考慮した最も好ましいガラス材料としては、Ｂ２Ｏ３、ＳｉＯ２、Ａｌ２Ｏ３、ＺｎＯ、アルカリ土類酸化物を含むガラスフリットである。
【００４４】
　また、このようなガラスフリットでは、ガラス化範囲が広くまた屈伏点が６００〜８００℃付近にある為、８５０〜１０５０℃程度の低温焼成に適し、且つコイルパターン２、ビアホール導体３となる銅系、銀系及び金系の導電材料の焼結挙動に適している。
【００４５】
　ガラス材料はスリップ材中には、フリットの状態で混合されている。このフリットの平均粒径は、１．０〜５．０μｍ、好ましくは１．５〜３．５μｍである。尚、ガラスフリットの平均粒径を、１．０〜５．０μｍと設定したのは、１．０μｍ未満の場合は、スリップ化することが困難なであり、後述の露光時に露光光が乱反射して充分な露光ができなくなる。逆に平均粒径が５．０μｍを超えると分散性が損なわれ、具体的には絶縁材料であるセラミック粉末間に均等に溶解分散できず、強度が非常に低下してしまう。
【００４６】
　上述のガラス材料は、特に絶縁体セラミック材料などと共に使用され、比較的低温で焼成可能にするために用いられるものであり、例えば磁性体材料の場合には、ガラス材料を用いることなく比較的低温で焼成することができるため、ガラス材料が不要となることもある。尚、上述のセラミック材料とガラスフリットとを混合して固形成分として用いる場合、その構成比率は、８５０〜１０５０℃の比較的低温で焼成する場合には、セラミック材料が１０〜６０ｗｔ％、好ましくは３０〜５０ｗｔ％であり、ガラス材料が９０〜４０ｗｔ％、好ましくは７０〜５０ｗｔ％である。
【００４７】
　ここで、セラミック材料が１０ｗｔ％未満、且つガラス材料が９０ｗｔ％を越えると、セラミック層にガラス質が増加しすぎ、セラミック層の強度等からしても不適切であり、また、セラミック材料が６０ｗｔ％を越え、且つガラス材料が４０ｗｔ％未満となると、後述の露光時に露光光が乱反射して充分な露光ができなくなり、焼成後のセラミック層の緻密性も損なわれる。
【００４８】
　上述のセラミックやガラスなどの固形成分の他に、スリップ材の構成材料としては、焼結によって消失される光硬化可能なモノマー、有機バインダーと、有機溶剤とを含んでいる。
【００４９】
　光硬化可能なモノマーは、低温短時間の焼成工程に対応するために、熱分解性に優れたものであり、光硬化可能なモノマーとしては、スリップ材の塗布・乾燥後の露光によって、光重合される必要があり、遊離ラジカルの形成、連鎖生長付加重合が可能で、２級もしくは３級炭素を有したモノマーが好ましく、例えば少なくとも１つの重合可能なエチレン系基を有するブチルアクリレート等のアルキルアクリレートおよびそれらに対応するアルキルメタクリレートが有効である。
【００５０】
　また、テトラエチレングリコールジアクリレート等のポリエチングリコールジアクリレートおよびそれらに対応するメタクリレートなどが挙げられる。
【００５１】
　光硬化可能なモノマーは、露光処理によって塗布膜１０ｅが硬化され、現像処理によって露光部分以外の部分が容易に除去できるように所定量添加される。例えば、固形成分に対して５〜１５ｗｔ％以下である。
【００５２】
　有機バインダーは、光硬化可能なモノマー同様に熱分解性の良好なものでなくてはならない。同時にスリップの粘性を決めるものである為、固形分との濡れ性も重視せねばならず、本発明者の検討によればアクリル酸もしくはメタクリル酸系重合体のようなカルボキシル基、アルコール性水酸基を備えたエチレン性不飽和化合物が好ましい。添加量としては固形分に対して２５ｗｔ％以下が好ましい。
【００５３】
　尚、溶剤として、有機系溶剤の他に、水系溶剤を用いることができるが、この場合、光硬化可能なモノマー及び有機バインダは、水溶性である必要があり、モノマー及びバインダには、親水性の官能基、例えばカルボキシル基が付加されている。その付加量は酸価で表せば２〜３００あり、好ましくは５〜１００である。付加量が少ない場合は水への溶解性、固定成分の粉末の分散性が悪くなり、多い場合は熱分解性が悪くなるため、付加量は、水への溶解性、分散性、熱分解性を考慮して、上述の範囲で適宜付加される。
【００５４】
　何れの系のスリップ材においても光硬化可能なモノマー及び有機バインダは上述したように熱分解性の良好なものでなくてはならないが、具体的には６００℃以下で熱分解が可能でなくてはならない。更に好ましくは５００℃以下である。
【００５５】
　熱分解温度が６００℃を越えると、セラミック層内に残存してしまい、カーボンとしてトラップし、基板を灰色に変色させたり、セラミック層の絶縁抵抗までも低下させてしまう。またボイドとなりデラミネーションを起こすことがある。
【００５６】
　また、スリップ材には、増感剤、光開始系材料等を必要に応じて添加しても構わない。例えば、光開始系材料としては、ベンゾフェノン類、アシロインエステル類化合物などが挙げられる。
【００５７】
　次に導電性ペーストは、Ａｕ単体、Ａｕ−Ｐｔなどの金系、Ａｇ単体、Ａｇ−Ｐｄ、Ａｇ−Ｐｄ−Ｐｔなどの銀系、Ｃｕ単体、Ｃｕ−Ｐｄなどの銅系、Ｍｏ、Ｗなど高融点金属系などの金属材料と、低融点ガラス成分と、有機バインダーと有機溶剤とを均質混練したものが用いられる。尚、この他に、光硬化モノマーを用いても構わない。
【００５８】
　金属材料は、積層体の焼成温度、即ち塗布膜の焼結挙動と近似させることが重要である。例えば、スリップ材の固形成分として絶縁体セラミック粉末とガラス粉末とを用いて、また、磁性体セラミック粉末を用いて、低温焼成（８５０〜１０５℃で焼成）する場合には、金属材料は金系、銀系、銅系材料が例示でき、また、スリップ材の固形成分として、絶縁体セラミック単体を用いる場合には、ＰｔやＰｄの比率が高い金系、銀系、銅系材料や高融点金属が用いられる。
【００５９】
　低融点ガラス成分は、特に積層体の焼成温度、即ち塗布膜の焼結挙動と近似させるものであり、そのガラス成分の屈伏点を７００〜８００℃となるものを使用することが重要である。
【００６０】
　また、有機バンイダー、有機溶剤、さらに、必要に応じて混練する光硬化モノマーはスリップ材と同一である。
【００６１】
　次に、積層工程を説明する
　まず、図３に示すように、支持基体１５の表面にスリップ材を用いてセラミック層１ａとなる塗布膜１０ｅを形成する。
【００６２】
　具体的には、塗布膜１０ｅは、例えば固形成分としてガラス−セラミックから成るスリップ材を塗布し、乾燥処理して、４０〜１２０μｍ程度になるように、塗布、乾燥して形成する。尚、実施例では、塗布膜１０ｅにビアホール導体が形成されていないため、選択的な露光・現像処理は省略できるが、塗布膜１０ｅ全面に露光処理のみを行うことが望ましい。
【００６３】
　ここで、塗布方法は、塗布膜１０ｅ上の表面を均一にするために用いられるために、例えば、ドクターブレード法（ナイフコート法）、ロールコート法、印刷法などが挙げられる。特に、ドクターブレード法では、支持基体１５などの表面（塗布面）状況にかかわらず、塗布膜１０ｅの表面をブレードでさらえるために、塗布後の塗布膜の表面を平坦化することができる。
【００６４】
　また、乾燥方法としては、バッチ式乾燥炉、インライン式乾燥炉を用いて行われ、乾燥条件は、１２０℃以下が望ましい。また、急激な乾燥は、表面にクラックを発生される可能性があるため、急加熱は避けることが重要となる。
【００６５】
　さらに、露光処理は、塗布膜１０ｅの全面に、低圧、高圧、超高圧の水銀灯系露光光を、例えば強度１０〜２０ｍＪ／ｃｍ2 程度、時間１５〜３０秒程度照射して、塗布膜１０ｅ中の光硬化モノマーに重合反応を起こして、硬化を行う。
【００６６】
　次に、図４に示すように、塗布膜１０ｅの表面に、セラミック層１ｅとセラミック層１ｄとの間に配置されるコイルパターンとなる導体膜２０を形成する。
【００６７】
　具体的には、例えば導電性材料として、銀系導体材料を有し、且つ光硬化モノマーを含有するＡｇ系導電性ペーストを用いてスクリーン印刷によって所定形状に印刷し、乾燥を行い、露光による光硬化を行う。この導体膜２０は、約１ターン分のコイルパターンであり、その一端は、塗布膜１０ｅの端部にまで延出している。また、導体膜２０の幅は、部品の小型化と導体抵抗の低減化の許容範囲で決定され、膜厚は８〜１５μｍ程度が好ましい。
【００６８】
　ここで、光硬化処理は、上述の塗布膜１０ｅの光硬化処理と同様の条件で行う。この導体膜２０の光硬化処理は、次の塗布膜１０ｄを形成し、選択的な露光・現像によって、この導体膜２０の一部が露出することになるが、この現像処理時に、導体膜２０が侵されないようにするものであり、現像処理の条件を制御することにより、あえて導体膜２０を光硬化させる必要がないことでできる。
【００６９】
　次に、図５に示すように、塗布膜１０ｅ、導体膜２０を完全に被覆するように、セラミック層１ｄとなる塗布膜１０ｄを形成する。この工程が、本発明の課題の解決手段に記載する工程（４）に相当するものである。
【００７０】
　具体的には、図３に示す塗布膜１０ｅと同様に、上述のスリップ材を用いて塗布・乾燥を行う。
【００７１】
　次に、図６、図７に示すように、塗布膜１０ｄの厚み方向を貫くビアホール導体３となる貫通凹部を形成する。この工程は、本発明の課題の解決手段に記載する工程（２）に相当するものである。
【００７２】
　具体的には、図６に示すように、塗布膜１０ｄにおいてビアホール導体３となる部分に貫通凹部３０が形成されるように、溶化部３０’を選択的に露光処理して形成する露光処理と、図７に示すように、この露光処理によって形成された溶化部３０’を現像処理して貫通凹部３０を形成する現像処理とから成る。
【００７３】
　選択的な露光処理に関して、塗布膜１０ｄの光硬化モノマーが、露光光の照射によって光重合されるネガ型であるため、貫通凹部３０となる溶化部３０’のみが露光光が照射されないようにして行われる。これは、例えば、塗布膜１０ｄの表面に、貫通凹部３０となる溶化部３０’のみが露光処理されないように所定パターンが形成されたフォトターゲットを、塗布膜１０ｄの表面に載置、又は近接配置して、上述の露光条件で露光処理を行う。
【００７４】
　次に、露光処理した塗布膜１０ｄを現像処理し、溶化部３０’を除去して、塗布膜１０ｄに貫通凹部３０を形成する。これにより、貫通凹部３０の下部には、図４で形成したコイルパターン２となる導体２０の一部が露出することになる。
【００７５】
　この現像処理として、クロロセン、１，１，１−トリクロロエタン、アルカリ現像溶剤を例えばスプレー現像法やパドル現像法によって、少なくとも溶化部３０’に噴射したり、接触したりして現像処理を行う。具体的な現像条件として、例えばスプレー方で３０秒程度の噴射により行われる。その後、必要に応じて洗浄及び乾燥を行なう。
【００７６】
　尚、貫通凹部３０から露出する導体膜２０は光硬化処理されているために、この現像処理の際に侵されることがない。また、この現像液の濃度、現像条件を適宜制御して、光硬化処理されない導体膜２０が侵されない現像液及び現像条件を用いれば、導体膜２０の光硬化処理は不要となる。
【００７７】
　次に、図８に示すように、塗布膜１０ｄの貫通凹部３０にビアホール導体３となる導体３１を充填し、同時に塗布膜１０ｄ上に、セラミック層１ｄとセラミック層１ｃとの間に配置されるコイルパターン２を形成する。この工程は、本発明の課題の解決手段に記載する工程（３）に相当するものである。
【００７８】
　塗布膜１０ｄの貫通凹部３０にビアホール導体３となる導体３１を、導電性ペーストの充填によって形成する。具体的には、後述の導体膜２０を形成する印刷と同時に行うこともできるし、また、ディスペンサーなどを用いて貫通凹部３０に導電性ペーストの供給によって行う。
【００７９】
　セラミック層１ｄとセラミック層１ｃとの間に配されるコイルパターン２となる導体２０は、図４で説明したように、導電性ペーストを所定形状に印刷可能なスクリーン印刷により印刷形成し、乾燥処理後、露光処理により光硬化を行う。
【００８０】
　これにより、導体膜２０は、概略１ターン分のコイルパターンであり、その一端は、実質的にビアホール導体３となる導体３１を被うように、また一体的に形成されることになる。その後、少なくとも導体膜２０を光硬化のための露光処理を行う。
【００８１】
　次に、図９に示すように、塗布膜１０ｄ、導体膜２０を完全に被覆するように、セラミック層１ｃとなる塗布膜１０ｃを上述のスリップ材を用いて塗布・乾燥を行う。即ち、本発明の課題の解決手段に記載する工程（４）を繰り返すものである。次に、図１０、図１１に示すように、セラミック層１ｃの厚み方向を貫くビアホール導体３に相当する塗布膜１０ｃの所定位置に、貫通凹部３０となる溶化部３０’を露光処理して形成し、この溶化部３０’を現像処理により除去して、貫通凹部３０を形成する。これにより、貫通凹部３０の下部には、図８の工程で形成したコイルパターン２となる導体２０の他端が露出することになる。
【００８２】
　即ち、本発明の課題の解決手段に記載する工程（２）を繰り返すものである。次に、図１２に示すように、塗布膜１０ｃの貫通凹部３０に、ビアホール導体３となる導体３１を形成するとともに、セラミック層１ｃとセラミック層１ｂとの間に配されるコイルパターン２となる導体膜２０を形成する。即ち、本発明の課題の解決手段に記載する工程（３）を繰り返すものである。尚、セラミック層１ｃとセラミック層１ｂとの間の導体膜２０の形状と、セラミック層１ｄとセラミック層１ｃとの間の導体膜２０の形状とでは若干異なるため、同一スクリーンを用いることはできない。
【００８３】
　以上のように、塗布膜１０ｃ上にコイルパターン２となる導体膜２０を形成した後、工程（４）を行い、この塗布膜１０ｃ上にコイルパターン２となる導体膜２０が完全に被覆されるように、セラミック層１ｂとなる塗布膜１０ｂを形成する。続いて、工程（２）を行い、塗布膜１０ｂのビアホール導体３となる位置に貫通凹部３０を形成すべく、選択的露光・現像処理を行う。
【００８４】
　次に、図１３に示すように、塗布膜１０ｂに形成した貫通凹部３０にビアホール導体３となる導体３１を充填するするとともに、塗布膜１０ｂ上にコイルパターン２となる導体膜２０を形成する。即ち、工程（３）を行う。
【００８５】
　尚、塗布膜１０ｂ上に形成される導体膜２０は、約半ターン分のコイルパターンであり、導体膜２０の他端が塗布膜１０ｂの端部に延出している。
【００８６】
　次に、図１４に示すように、最上層のセラミック層１ａとなる塗布膜１０ａを、塗布膜１０ｂ上に導体膜２０が被われるように形成する。尚、塗布膜１０ａは全面に露光処理を施して、光硬化を行っても構わない。
【００８７】
　これにより、積層体１の積層工程が終了する。即ち、積層体１の積層は、少なくとも塗布膜１０ｂ〜１０ｄは工程（４）であるスリップ材の塗布・乾燥により形成され、ビアホール導体３となる導体は、工程（２）である平面的に全面に形成された塗布膜１０ｂ〜１０ｄに対して選択的な露光処理・現像処理によって貫通凹部が形成された後に、工程（３）の一部である導電性ペーストの充填によって形成され、コイルパターン２となる導体膜は、工程（３）の一部である導電性ペーストの所定形状の印刷によって形成され、基本的にはこの工程（２）〜（４）の選択的な繰り返しによって達成されるものである。尚、塗布膜１０ａ、１０ｅには、実施例ではビアホール導体３となる導体３１を形成する必要がなく、選択的な露光処理・現像処理が不要となるが、例えば、端子電極４、５に相当する端子が、積層体の主面に形成する場合には、塗布膜１０ａや１０ｅにも選択的な露光処理・現像処理が必要となる。
【００８８】
　次に、塗布膜１０ａ〜１０ｅ、導体膜２０、導体３１とから成る未焼成状態の積層体を、個々の積層体１に分割可能にするためにプレス成型により分割溝を形成し、支持基体１５と積層体１とを分離したり、また、支持基体１５と積層体１とを分離した後、個々の積層体１の寸法を考慮して裁断したりする。
【００８９】
　次に、未焼成状態の積層体１を焼成する。
【００９０】
　焼成工程は、脱バインダ過程と焼結過程からなる。脱バインダ過程は、塗布膜１０ａ〜１０ｅ、コイルパターン２となる導体２０及びビアホール導体３の導体３１に含まれる有機成分を消失するためであり、例えば６００℃以下である。また、焼結過程は、塗布膜１０ａ〜１０ｅのガラス成分を充分に軟化させて、セラミック粉末の粒界に均一に充填させ、積層体１の一定強度を達成させ、同時に、導体２０、３１の銀系粉末を粒成長させて、低抵抗化させるとともに、セラミック層と一体化させるものであり、酸化性雰囲気又は中性雰囲気でピーク温度８５０〜１０５０℃で行う。これにより、塗布膜１０ａ〜１０ｅはセラミック層１ａ〜１ｅに、導体膜２０はコイルパターン２に、導体３０はビアホール３となる。
【００９１】
　その後、焼成された積層体１を、必要に応じて分割溝に沿って分割を行い、端子電極４、５を形成する。端子電極４はセラミック層１ａとセラミック層１ｂとの間に配置されたコイルパターン２が露出する側の端面に、端子電極５はセラミック層１ｄとセラミック層１ｅとの間に配置されたコイルパターン２が露出する側の端面に、夫々銀などの導電性ペーストを印刷・浸漬・転写などの厚膜手法によって導体膜が形成され、その後焼きつけ処理することにより下地導体膜が形成される。さらに、電解メッキ法や無電解メッキ法などによって、単層または積層構造のメッキ層を被着する。例えば、銀などの下地導体膜上に、Ｎｉメッキ、半田メッキなどを施す。
【００９２】
　以上のような本発明の積層インダクタ部品の製造方法においては、セラミック層１ａ〜１ｅとなる塗布膜１０ａ〜１０ｅが、スリップ材をドクターブレード法などの塗布方法で形成されるため、任意の厚みで形成することができるとともに、塗布する表面、即ち支持基体１５の表面や前までの積層工程で形成した塗布膜１０ａ〜１０ｄの表面の形状にかかわらず、その塗布した塗布膜１０ａ〜１０ｅの表面を均一な平坦面とすることができる。
【００９３】
　これにより、積層数が増加しても、塗布膜の表面は常に均一な平坦面であるため、この塗布膜上に導体膜を形成するにあたり、高精度で形成でき、しかも、積層ずれなどが一切起こらない。
【００９４】
　また、塗布膜１０ａ〜１０ｅに形成されるビアホール導体３となる貫通凹部３０が、選択的な露光処理と現像処理によって形成されるため、貫通凹部３０の開口形状、開口径、即ちビアホール導体３の形状、径を任意の大きさで簡単に形成できる。従って、コイルパターン２の導体抵抗を考慮して、比較的大きな径のビアホール導体３をも非常に簡単に且つ確実に形成できる。
【００９５】
　さらに、ビアホール導体３となる導体３１を形成するための貫通凹部３０に導電性ペーストを充填する場合には、実際には凹部形状の貫通凹部３０に導電性ペーストを充填するため、ビアホール導体３を緻密に形成することができ、しかもコイルパターン２との接続が確実に行うことができる。
【００９６】
　また、本実施例では、ビアホール導体３の形成位置が、露光処理時に用いるフォトターゲット（薄膜技術の微細加工に使用するもの）の位置制御によって決定されるため、位置精度が従来に比較して格段に向上し、簡単となる。従って、簡単且つ安定した積層構造を達成できる積層インダクタ部品となる。
【００９７】
　尚、上述の実施例においては、最も基本的なインダクタ部品で説明したが、図１６に示すように、積層体１の厚み方向に貫通穴を形成し、コイルパターン２、ビアホール導体３で構成されるコイルの中心部に、フェライトコア部材６を配置しても構わない。特に、これはセラミック層１ａ〜１ｇに絶縁体セラミック材料を用いた場合に有効である。フェライトコア部材６は未焼成状態の積層体１にフェライトコア部材６が配置されるプレス成型によって貫通穴を形成したり、また、ビアホール導体３となる貫通凹部３０を形成する時に、各塗布膜１０ａ〜１０ｅに露光・現像によって形成しても構わない。
【００９８】
　また、端子電極４、５を積層体１の端面以外に、積層体の表面又は裏面に形成しても構わない。この場合には、一連に接続されたコイルパターン２の両端から積層体１の主面にビアホール導体を延出させることによって達成される。
【００９９】
　さらに、積層体１には、複数のコイルパターン２を形成しても構わないし、また、この複数のコイルパターン２どうしを容量結合させて、Ｌ−Ｃのフィルタ回路、共振回路、トランスを構成しても構わない。
【０１００】
　さらに、積層体の一部に、コイルパターン２と接続する内部配線を内装したり、さらに表面にコイルパターン２と接続する表面配線を形成したり、電子部品を搭載したりしても構わない。
【０１０１】
　さらに、支持基体１５に焼成済みセラミック基板を用いて、支持基体から積層体を剥離せず、この支持基体を積層体の一部として用いることができる。この場合、焼成済みセラミック基板表面に予めコイルパターンを形成しておいても構わない。
【０１０２】
　さらに、上述の製造方法では、スリップ材として、ガラス−セラミックの場合で説明したが、スリップ剤の固形成分として、Ｍｎ・Ｚｎフェライト、Ｎｉ・Ｚｎフェライトなどの磁性体材料を用いても構わない。この場合、所定フェライト焼結体を造粒して用いることになるが、固形成分にガラス成分と用いては所定フェライトのもつ透磁率などの特性を低下させることがあるため、好ましくはＭｎ・Ｚｎフェライト、Ｎｉ・Ｚｎフェライトなどの磁性体セラミック材料を単独に用いることが好ましい。尚、Ｎｉ・Ｚｎフェライトなどの焼結体の温度など考慮すると、コイルパターン２となる導体膜の金属成分として、金系、銀系、銅系などの材料を簡単に用いることができる。
【図面の簡単な説明】
【０１０３】
【図１】本発明に係る積層インダクタ部品の外観斜視図である。
【図２】図１中の積層体の分解斜視図である。
【図３】本発明の積層インダクタ部品の製造方法の一製造工程を説明する図であり、（ａ）はその平面図、（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。
【図４】本発明の積層インダクタ部品の製造方法の一製造工程を説明する図であり、（ａ）はその平面図、（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。
【図５】本発明の積層インダクタ部品の製造方法の一製造工程を説明する図であり、（ａ）はその平面図、（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。
【図６】本発明の積層インダクタ部品の製造方法の一製造工程を説明する図であり、（ａ）はその平面図、（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。
【図７】本発明の積層インダクタ部品の製造方法の一製造工程を説明する図であり、（ａ）はその平面図、（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。
【図８】本発明の積層インダクタ部品の製造方法の一製造工程を説明する図であり、（ａ）はその平面図、（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。
【図９】本発明の積層インダクタ部品の製造方法の一製造工程を説明する図であり、（ａ）はその平面図、（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。
【図１０】本発明の積層インダクタ部品の製造方法の一製造工程を説明する図であり、（ａ）はその平面図、（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。
【図１１】本発明の積層インダクタ部品の製造方法の一製造工程を説明する図であり、（ａ）はその平面図、（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。
【図１２】本発明の積層インダクタ部品の製造方法の一製造工程を説明する図であり、（ａ）はその平面図、（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。
【図１３】本発明の積層インダクタ部品の製造方法の一製造工程を説明する図であり、（ａ）はその平面図、（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。
【図１４】本発明の積層インダクタ部品の製造方法の一製造工程を説明する図であり、（ａ）はその平面図、（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。
【図１５】本発明の積層インダクタ部品の製造方法の一製造工程を説明する工程流れ図である。
【図１６】本発明に係る他の積層インダクタ部品の断面図である。
【符号の説明】
【０１０４】
　１・・・・・・・積層体
　１ａ〜１ｅ・・・セラミック層
　１０ａ〜１０ｅ・・・塗布膜
　２・・・・・・・コイルパターン
　２０・・・・・・コイルパターンとなる導体
　３・・・・・・・ビアホール導体
　３１・・・・・・ビアホール導体となる導体部材
　３０・・・・・・貫通凹部
　４、５・・・・・端子電極
【図１】
2004128522.tif 000003
【図２】
2004128522.tif 000004
【図３】
2004128522.tif 000005
【図４】
2004128522.tif 000006
【図５】
2004128522.tif 000007
【図６】
2004128522.tif 000008
【図７】
2004128522.tif 000009
【図８】
2004128522.tif 000010
【図９】
2004128522.tif 000011
【図１０】
2004128522.tif 000012
【図１１】
2004128522.tif 000013
【図１２】
2004128522.tif 000014
【図１３】
2004128522.tif 000015
【図１４】
2004128522.tif 000016
【図１５】
2004128522.tif 000017
【図１６】
2004128522.tif 000018