(57)【要約】【課題】電源の電圧立ち上がり特性等に依存せず確実に初期化動作可能なパワーオンリセット回路を提供する。【解決手段】電源１２の電源電圧Ｖｃｃを時定数の小さいＲＣ時定数回路を介して電圧検出器１５で電源電圧を検出し、その出力で、カウンタ１６およびＲ−Ｓフリップフロップ１７を制御する。このフリップフロップ１７の出力でＩＣ１１の初期化を行うと共にカウンタ１６の計数動作を制御する【選択図】      図１
2004260648.tif 000002
【特許請求の範囲】
【請求項１】
ＩＣ等を駆動する電源の投入時における初期化を行うパワーオンリセット回路において、
前記電源の電圧を検出する電圧検出器と、該電圧検出器の出力により動作制御されるカウンタおよびフリップフロップとを備え、該フリップフロップの出力により前記ＩＣ等の初期化を行うと共に前記カウンタの計数動作を制御することを特徴とするパワーオンリセット回路。
【請求項２】
前記カウンタは、前記フリップフロップの出力によりイネーブルされる内部クロック発振器のクロック出力を計数することを特徴とする請求項１に記載のパワーオンリセット回路。
【請求項３】
前記カウンタには、前記ＩＣ等に外部から供給されるクロックを、ゲートを介して供給することを特徴とする請求項１に記載のパワーオンリセット回路。
【請求項４】
前記電圧検出器には、前記電源電圧を小さい時定数の時定数回路を介して入力することを特徴とする請求項１、２又は３に記載のパワーオンリセット回路。
【請求項５】
前記フリップフロップは、セット端子に前記電圧検出器の出力が供給され、リセット端子に前記カウンタからの出力が供給されるＲ−Ｓフリップフロップであることを特徴とする請求項１乃至４の何れかに記載のパワーオンリセット回路。
【請求項６】
前記Ｒ−Ｓフリップフロップの一方の出力を前記ＩＣ等に供給し、他方の出力で前記カウンタへの前記クロックの供給を制御することを特徴とする請求項５に記載のパワーオンリセット回路。
【請求項７】
前記電圧検出器は、入力電圧が第１閾値を越えると前記Ｒ−Ｓフリップフロップをセットし、第２閾値を越えると前記Ｒ−Ｓフリップフロップのセット動作をラッチすることを特徴とする請求項５又は６に記載のパワーオンリセット回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はリセット回路に関し、特に電子回路又はＩＣ（以下、ＩＣ等という）のパワーオン（電源印加）時に内部状態を初期化（イニシャライズ）するパワーオンリセット回路に関する。
【０００２】
【従来の技術】
最近の電子機器又は電子応用機器の多くは、フリップフロップ、カウンタ、レジスタ、マイクロプロセッサ等のデジタル回路（又はデバイス）又は斯かるデジタル回路とアナログ回路の混在する回路により構成されている。更に、斯かる回路は、小型軽量化および高信頼性化のために１個又は複数個のＩＣ（半導体集積回路）により構成されているのが一般的である。斯かるＩＣを回路基板に搭載して、電源を供給すると共に入出力信号を接続して所定の動作又は機能を発揮させている。
【０００３】
斯かるＩＣ内部のフリップフロップ、レジスタおよびカウンタ等の状態は、一般に例えばレジスタにより予め決められた初期状態が与えられ、その後の動作過程において、レジスタ値の変更や入力信号に応じて内部状態を遷移させる。しかし、パワーオン時には、内部状態は不定となり、期待する動作が得られない又は外部に影響のある不具合を生じる可能性がある。そこで、パワーオン時には、レジスタや入力信号により内部状態が確定するまでの間の状態を確定させておくため、リセット信号を発生して強制的にレジスタ等を初期化するパワーオンリセットが一般的に行われている。
【０００４】
斯かるパワーオンリセット回路として、種々の技術が提案されている。ＬＳＩチップ面積の増大を最小限に抑えて十分に長いリセット期間を得るため、ワンショットパルス生成手段、このワンショットパルスでリセットされるフリップフロップおよびその出力側に接続されたタイマにより構成されるパワーオンリセットシステムおよびそれを使用する半導体記憶装置が開示されている（例えば、特許文献１参照。）。また、電源の立ち上がりを検出する検出回路、その出力を受けて動作するクロック回路およびカウンタ回路により構成されるリセット回路が開示されている（例えば、特許文献２参照。）。更に、電源電圧監視回路を使用してリセット信号を発生するパワーオンリセット回路が開示されている（例えば、特許文献３参照。）。
【０００５】
次に、図５乃至図８を参照して、一般的な従来のパワーオンリセット回路を説明する。図５（Ａ）は、ＩＣ５１を内蔵電池５２からの電源電圧が供給されて動作する場合のパワーオンリセット回路５０Ａの１例である。図５（Ｂ）は、このパワーリセット回路５０Ａの動作説明図である。このパワーリセット回路５０Ａは、内蔵電池５２の電圧を、電源スイッチ５３を介してＩＣ５１の電源端子に供給すると共に、直列接続された抵抗ＲおよびコンデンサＣによる時定数回路の出力電圧をＩＣ５１のリセット端子に印加する。
【０００６】
斯かるパワーオンリセット回路５０Ａによると、ＩＣ５１の電源端子に供給される電源電圧Ｖｃｃは、図５（Ｂ）の上側に示す如く、電源スイッチ５３をＯＮ（又は閉）にすると同時（即ち、時点Ｔ０）に内部電池５２の電圧で決まる一定電圧が印加される。しかし、時定数回路のコンデンサＣは、抵抗Ｒを介して充電されるので、図５（Ｂ）の下側に示す如く、コンデンサＣの静電容量および抵抗Ｒの抵抗値の積で決まる時定数で徐々に上昇する。そして、コンデンサＣの充電電圧が予め決められた閾値に到達する時点Ｔ１において、ＩＣ５１はリセットされる。従って、ＩＣ５１は、時点Ｔ０−Ｔ１間にリセット状態であり、時点Ｔ１以降に動作状態となる。
【０００７】
一方、図６は、従来のパワーオンリセット回路の他の例である。図６（Ａ）はパワーオンリセット回路５０Ｂの回路図を示し、図６（Ｂ）はその動作説明図である。このパワーオンリセット回路５０Ｂにおいて、ＩＣ５１は、内蔵電池５２に電源スイッチ５３を介して接続されたレギュレータ（又はスイッチングレギュレータ）５４により所定電源電圧を得て動作する。また、レギュレータ５４の出力電圧を平滑するコンデンサＣが接続され、更にこのコンデンサＣの電圧を検出する電圧検出器（ディテクタ）５５が設けられている。
【０００８】
レギュレータ５４又はコンデンサＣの電圧は、図６（Ｂ）に示す如く徐々に上昇する。この電圧が所定電圧となると、電圧検出器５５はＩＣ５１にリセット信号を出力して、これをリセットする。即ち、電源スイッチ５３をＯＮとした時点Ｔ０からレギュレータ５４の出力電圧が予め決められた第１電圧になる時点Ｔ１までＩＣ５１は非動作状態、この時点Ｔ１からレギュレータ５４の出力電圧が第２電圧なる時点Ｔ２までＩＣ５１はリセット状態、そしてこの時点Ｔ２以降にＩＣ５１は動作状態になる。
【０００９】
【特許文献１】
特開平５−２９１９１５号公報（第４頁、第１図）
【特許文献２】
特開平２−２９１００８号公報（第２頁、第１図）
【特許文献３】
特開２０００−１７２３８１号公報（第２−３頁、第１図）
【００１０】
【発明が解決しようとする課題】
上述の如く、従来のパワーオンリセット回路は、ＣＲ時定数回路又は電圧検出器を使用してＩＣのリセットを行うと、電源電圧の立ち上がり速度により、正しいリセット信号が発生されず、リセット動作が不安定になるという課題がある。即ち、ＲＣ時定数回路を使用すると、電源電圧の立ち上がりが遅いと、図７に示す如く、リセット状態と動作状態の間に不定状態が生じ得る。他方、電圧検出器を使用する場合には、電源電圧が急速に立ち上がると、一般に少なくとも１００ｎｓのリセット期間が必要であるにも拘らず、図８に示す如く、十分な長さのリセット状態が得られず、ＩＣ５１が正常にリセットされない場合が生じ得る。
【００１１】
【発明の目的】
本発明は、従来技術の上述した課題に鑑みなされたものであり、確実にＩＣの初期化が可能なパワーオンリセット回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
前述の課題を解決するため本発明によるパワーオンリセット回路は次のような特徴的な構成を採用している。
【００１３】
（１）ＩＣ等を駆動する電源の投入時における初期化を行うパワーオンリセット回路において、
前記電源の電圧を検出する電圧検出器と、該電圧検出器の出力により動作制御されるカウンタおよびフリップフロップとを備え、該フリップフロップの出力により前記ＩＣ等の初期化を行うと共に前記カウンタの計数動作を制御するパワーオンリセット回路。
【００１４】
（２）前記カウンタは、前記フリップフロップの出力によりイネーブルされる内部クロック発振器のクロック出力を計数する上記（１）のパワーオンリセット回路。
【００１５】
（３）前記カウンタには、前記ＩＣ等に外部から供給されるクロックを、ゲートを介して供給する上記（１）のパワーオンリセット回路。
【００１６】
（４）前記電圧検出器には、前記電源電圧を小さい時定数の時定数回路を介して入力する上記（１）、（２）又は（３）のパワーオンリセット回路。
【００１７】
（５）前記フリップフロップは、セット端子に前記電圧検出器の出力が供給され、リセット端子に前記カウンタからの出力が供給されるＲ−Ｓフリップフロップである上記（１）乃至（４）の何れかのパワーオンリセット回路。
【００１８】
（６）前記Ｒ−Ｓフリップフロップの一方の出力を前記ＩＣ等に供給し、他方の出力で前記カウンタへの前記クロックの供給を制御する上記（５）のパワーオンリセット回路。
【００１９】
（７）前記電圧検出器は、入力電圧が第１閾値を越えると前記Ｒ−Ｓフリップフロップをセットし、第２閾値を越えると前記Ｒ−Ｓフリップフロップのセット動作をラッチする上記（５）又は（６）のパワーオンリセット回路。
【発明の実施の形態】
以下、本発明によるパワーオンリセット回路の好適実施形態の構成および動作を、添付図面を参照して詳細に説明する。
【００２０】
先ず、図１は、本発明によるパワーオンリセット回路の好適実施形態の構成を示すブロック図である。このパワーオンリセット回路１０は、電圧検出器１５、カウンタ１６、Ｒ−Ｓ（セットリセット）フリップフロップ１７、発振器１８および小さい時定数（ＲＣ）の時定数回路をなす抵抗ＲおよびコンデンサＣにより構成される。
【００２１】
電源１２からの電圧を、電源スイッチ１３を介してＲＣ時定数回路およびＩＣ１１の電源端子Ｖｃｃに印加する。抵抗Ｒを介して短時間に充電されるコンデンサＣの電圧を、電圧検出器１５に入力する。電圧検出器１５の出力（Ａ）をカウンタ１６のリセット端子およびＲ−Ｓフリップフロップ１７のセット端子Ｓに入力する。一方、カウンタ１６の出力（ＣＹ）は、Ｓ−Ｒフリップフロップ１７のリセット端子Ｒに入力する。Ｒ−Ｓフリップフロップ１７のＱ出力（Ｂ）を発振器１８のイネーブル端子に入力し、発振器１８の発振出力（Ｄ）を、カウンタ１６のクロック端子に入力する。そして、Ｓ−Ｒフリップフロップ１７の／Ｑ（即ち、反転Ｑ）出力（Ｃ）をＩＣ１１のリセット端子Ｒに入力する。
【００２２】
次に、図２および図３の動作説明図を参照して、図１に示すパワーオンリセット回路１０の動作を説明する。最初に、図２を参照して、電源スイッチ１３をＯＮにすることにより、例えばレギュレータで構成された電源１２の出力である電源電圧Ｖｃｃが徐々に上昇する場合を説明する。図２において、（ａ）は電源電圧Ｖｃｃ、（ｂ）は電圧検出器１５の出力Ａ、（ｃ）はＲ−Ｓフリップフロップ１７のＱ出力Ｂ、（ｄ）はＲ−Ｓフリップフロップ１７の／Ｑ出力Ｃ、（ｅ）は発振器１８のクロック出力Ｄおよび（ｆ）はカウンタ１６の出力（キャリー）ＣＹである。
【００２３】
図２（ａ）に示す如く、電源電圧Ｖｃｃは、徐々に上昇してＩＣ１１の電源端子に印加される。しかし、最初のうちは極めて低電圧であるので、ＩＣ１１は無動作のままである。また、電圧検出器（ディテクタ）１５の出力も、図２（ｂ）に示す如く不定である。電圧検出器１５の入力側のＲＣ時定数回路は、時定数が小さいために（抵抗Ｒの抵抗値およびコンデンサＣの静電容量の一方又は両方が小さい）、殆ど機能しない。
【００２４】
次に、電源電圧Ｖｃｃが  第１閾値Ｖｔｈ１を越えると、電圧検出器１５が動作を開始し、Ｈ（高レベル）を出力する。このとき、まだ次段のＲ−Ｓフリップフロップ１７が動作している保証はない。しかし、電源電圧Ｖｃｃが上昇するに従ってＲ−Ｓフリップフロップ１７が動作を開始し、セットする。即ち、Ｒ−Ｓフリップフロップ１７のＱ出力ＢがＨおよび／Ｑ出力ＣがＬ（低レベル）になる（図２（ｃ）および（ｄ）参照）。この瞬間からＩＣ１１へのリセット動作が開始される。また、Ｒ−Ｓフリップフロップ１７のＱ出力により、発振器１８へのイネーブル信号がＨになるため、発振器１８が動作を開始する（図２（ｅ）参照）。
【００２５】
電源電圧Ｖｃｃが第２閾値  Ｖｔｈ２を越えると、電圧検出器１５がＬを出力する。このとき、次段のＲ‐Ｓフリップフロップ１７は、セットされた動作をラッチし続ける。また、カウンタ１６のリセットが解除されるため、カウンタ１６がカウント（計数動作）を開始する。そして、カウンタ１６は、所望の時間（発振器１８の周波数とカウント数とで決定される）を経過した後に、キャリー信号ＣＹをＲ−Ｓフリップフロップ１７に出力する（図２（ｆ）参照）。これにより、ＩＣ１１へのリセット動作が解除され、通常動作が可能になる。また、発振器１８へのイネーブル信号（図２（ｃ）参照）もディセーブルされ、発振器１８が動作を停止する。これにより、消費電力の低減を図る。
【００２６】
次に、図３の動作説明図を参照して、電源１２の電源電圧Ｖｃｃが急峻に立ち上がって印加された場合の動作を説明する。図３において、（ａ）は電源電圧、（ｂ）は、ＲＣ時定数回路を介して電圧検出器１５に入力される電圧、（ｃ）は電圧検出器１５の出力Ａ、（ｄ）および（ｅ）はＲ−Ｓフリップフロップ１７のＱ出力Ｂおよび／Ｑ出力Ｃ、（ｆ）は発振器１８のクロック出力Ｄおよび（ｇ）はカウンタ１６のキャリー出力ＣＹである。
【００２７】
図３（ｂ）に示す如く、電圧検出器１５に入力される電圧は、ＲＣ時定数回路により、電源電圧Ｖｃｃより少し遅延して立ち上がる。即ち、上述した図２の場合の、不定期間とＲ‐Ｓフリップフロップ１７のセット期間が極めて短い状態である。しかし、それ以後の動作は全く上述の場合と同様である。
【００２８】
上述した本発明によるパワーオンリセット回路１０の構成により、電源１２の電源電圧Ｖｃｃが徐々に上昇した場合でも、急峻に立ち上がった場合でも、ＩＣ１１等を確実にリセット可能である。しかも、大きな静電容量を有するコンデンサＣを要しないため、ＩＣ化にも適している。
【００２９】
次に、図４を参照して、本発明によるパワーオンリセット回路の第２実施形態について説明する。図４は、本発明によるパワーオンリセット回路の第２実施形態の、第１実施形態と相違する一部分を示す。第２実施形態では、発振器（図示せず）を外部入力とし、外部から供給されるクロックを使用し、ゲート２０を介してカウンタ１６に供給されるように構成する。即ち、このゲート２０には、Ｒ−Ｓフリップフロップ１７からイネーブル信号が入力され、クロック入力をカウンタ１６に入力する。その動作は、上述した第１実施形態の動作と同様である。この第２実施形態は、ＩＣ１１に外部からクロックを供給する構成である場合に好適である。
【００３０】
以上、本発明によるパワーオンリセット回路の実施形態の構成および動作を詳述した。しかし、斯かる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではいことに留意されたい。本発明の要旨を逸脱することなく、種々の変形変更が可能であることは、当業者には容易に理解できよう。
【００３１】
【発明の効果】
以上の説明から明らかな如く、本発明のパワーオンリセット回路によると、次の如き実用上の顕著な効果が得られる。使用する電源の種類又は特性（即ち、電源電圧の立ち上がり特性）等に依存することなく確実にリセット又は初期化することが可能である。従って、ＩＣ等の汎用性を高めることが可能である。更に、カウンタおよび発振器のクロックにより、リセット時間を変更して最適値に選択設定可能である。大きな時定数回路を必要としないので、ＩＣ化および小型化が可能である。また、内部又は外部クロックを適宜選択使用可能である。
【図面の簡単な説明】
【図１】本発明によるパワーオンリセット回路の好適実施形態の構成を示すブロック図である。
【図２】図１に示すパワーオンリセット回路の第１ケースにおける動作説明図である。
【図３】図１に示すパワーオンリセット回路の第２ケースにおける動作説明図である。
【図４】本発明によるパワーオンリセット回路の第２実施形態の主要部の構成図である。
【図５】従来のパワーオンリセット回路の第１例を示し、（Ａ）は回路構成図、（Ｂ）は動作説明図である。
【図６】従来のパワーオンリセット回路の第２例を示し、（Ａ）は回路構成図、（Ｂ）は動作説明図である。
【図７】従来のパワーオンリセット回路の課題を説明する図である。
【図８】従来のパワーオンリセット回路の課題を説明する図である。
【符号の説明】
１０  パワーオンリセット回路
１１  ＩＣ
１２  電源
１３  電源スイッチ
１５  電圧検出器
１６  カウンタ
１７  フリップフロップ
１８  発振器（クロック発生器）
２０  ゲート
【図１】
2004260648.tif 000003
【図２】
2004260648.tif 000004
【図３】
2004260648.tif 000005
【図４】
2004260648.tif 000006
【図５】
2004260648.tif 000007
【図６】
2004260648.tif 000008
【図７】
2004260648.tif 000009
【図８】
2004260648.tif 000010