(57)【要約】【課題】本発明は、ビデオメモリに格納する画像データの伝送時間を短縮でき、復号化手段を持たない送信先や予め送信方法が設定されていない送信先にも対応できる画像データ伝送装置を提供することを目的とする。【解決手段】本発明の画像データ伝送装置は、表示画面に表示する画像データをシリアル通信を用いて受信側の表示制御装置に伝送し、適宜表示内容を変更して使用する目的で画像データの即時符号化が可能なランレングス判定回路を備え、表示画面に表示する画像データを即時符号化して伝送し、表示内容をビデオメモリに格納して使用する。そして、通信を行う前に即時符号化し、受信後に即時復号化して画像データをビデオメモリに格納するので、画像データの伝送時間を短縮することができる。【選択図】        図４
2004242054.tif 000002
【特許請求の範囲】
【請求項１】
画像データを送信する画像データ送信手段と、該画像データ送信手段によって送信される画像データを符号化する画像データ符号化手段と、該画像データ符号化手段によって符号化され、前記画像データ送信手段によって送信された画像データを受信する画像データ受信手段と、該画像データ受信手段によって受信された画像データを復号化する画像データ復号化手段とを有する画像データ伝送装置において、
前記画像データ符号化手段は、画像データを所定のデータ長の複数の固定長データに分割し、この各固定長データのデータパターンと所定の参照パターンとが一致するかどうかを判断し、一致すると判断された場合に真を、それ以外の場合に偽を比較結果として出力するデータパターン比較手段と、該データパターン比較手段から出力される複数の固定長データのデータパターンの比較結果のうち、真が何回連続するか、または真が単独で存在するかどうかを判定する判定手段とを有し、
前記判定手段が前記データパターン比較手段によって出力された比較結果に真が何回か連続または単独で存在すると判断した場合、前記画像データ符号化手段は、真が何回か連続または単独で存在すると判断された各固定長データを同じデータパターンの連なりであるランレングスの符号とする処理を行い、
前記画像データ復号化手段は、ランレングスの符号からデータパターンの連なりに変換してデータを配置し、前記画像データ受信手段によって受信された符号化データを符号化前の画像データに復元する処理を行い、伝送するデータ量を圧縮することを特徴とする画像データ伝送装置。
【請求項２】
予め決められた方法で、送信先別に圧縮／非圧縮を切換えて表示制御装置に画像データを伝送する請求項１記載の画像データ伝送装置。
【請求項３】
送信先からの要求で圧縮／非圧縮を切換えて表示制御装置に画像データを伝送する請求項１記載の画像データ伝送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は画像データ伝送装置に関し、詳細には画像処理装置、画像通信装置、画像形成装置が有するＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）やＬＣＤなどを使用した表示画面に表示する画像データのシリアル通信を行う画像データ伝送装置に関する。
【０００２】
【従来の技術】
【特許文献１】特開２００２−０９１４７号公報
一般的に、画像表示装置には、表示用の画像データを蓄積するビデオメモリが備えられている。ビデオメモリには表示データをビットマップデータとして格納するので、このビデオメモリにシリアル通信で表示データを伝送する場合、膨大な時間を要していた。例えば、ＶＧＡ（Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）サイズ（６４０×４８０ｄｏｔ）の画面でモノクロ表示の場合、送信するデータは３８４００ｂｙｔｅである。この容量のデータをクロック周波数２ＭＨｚでクロック同期シリアル通信を行うと、１ｂｙｔｅ当り０．５μｓ必要なので、１画面分の送信時間は１９．２ｍｓになる。一方、あらゆる画面展開の中で、このような表示データの伝送を頻繁に行うと、人間の感覚でもその遅延時間が許し難い程度の長さになってしまう。
【０００３】
一般に、操作画面などの表示では、背景色となる白データまたは黒データが何ラインも続く場合が多い。つまり、そのままの状態ではエントロピー的冗長度が大きく、伝送時間を浪費することになる。
【０００４】
そこで、画像データを伝送する場合、符号化圧縮してデータ量を削減し、その符号化した状態で画像データを取り扱う符号化伝送方式が提案されている。例えば、ＭＨ符号化方式またはＭＭＲ符号化方式、自然画像用としてＪＰＥＧ、ＪＢＩＧなどの変換符号化方式、算術符号化方式を含んだ圧縮方式などがある。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の符号化圧縮方式は符号化の処理が複雑であり、判断処理や演算処理を行うので、例えば、算術符号化方式であるＱＭ−Ｃｏｄｅｒはプロセスが複雑で処理速度が遅いというように、符号化あるいは復号化の際に多くの処理時間を必要としていた。
【０００６】
また、従来の冗長度を改善する符号化方式では、同じデータパターンの連なり（ラン）の長さであるランレングスを逐次計数して符号化を行うため、ハードウェア化した符号化装置であっても、符号化あるいは復号化の際に多くの時間を必要としていた。１つのランレングスを決定するのに数クロックあるいは数十クロックもの時間を必要とする。このような従来の符号化復号化方式を画像データの伝送に適用すると、ビットマップデータとしてそのまま伝送する方式に比べると何十倍あるいは何千倍もの処理時間が必要となり、伝送速度を返って遅らせることになる。従って、送信する画像データを従来の処理時間に対して同等の時間内に処理することは困難で、かつソフトウェアの負担を増大させることになり、伝送時間を短縮するのには適していなかった。
【０００７】
そこで、上記特許文献１の画像表示装置では、画像データを固定長データごとに分割して、パターン一致比較処理を並列処理し、さらに一致比較結果からランレングスを判定してエントロピー符号化を即時実行していたが、画像データを伝送する方法については触れていない。
【０００８】
本発明はこれらの問題点を解決するためのものであり、ビデオメモリに格納する画像データの伝送時間を短縮でき、復号化手段を持たない送信先や予め送信方法が設定されていない送信先にも対応できる画像データ伝送装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記問題点を解決するために、本発明の画像データ伝送装置は、画像データを送信する画像データ送信手段と、画像データ送信手段によって送信される画像データを符号化する画像データ符号化手段と、画像データ符号化手段によって符号化され、画像データ送信手段によって送信された画像データを受信する画像データ受信手段と、画像データ受信手段によって受信された画像データを復号化する画像データ復号化手段とを有する。そして、画像データ符号化手段は、画像データを所定のデータ長の複数の固定長データに分割し、この各固定長データのデータパターンと所定の参照パターンとが一致するかどうかを判断し、一致すると判断された場合に真を、それ以外の場合に偽を比較結果として出力するデータパターン比較手段と、データパターン比較手段から出力される複数の固定長データのデータパターンの比較結果のうち、真が何回連続するか、または真が単独で存在するかどうかを判定する判定手段とを有している。また、判定手段がデータパターン比較手段によって出力された比較結果に真が何回か連続または単独で存在すると判断した場合、画像データ符号化手段は、真が何回か連続または単独で存在すると判断された各固定長データを同じデータパターンの連なりであるランレングスの符号とする処理を行う。そして、画像データ復号化手段は、ランレングスの符号からデータパターンの連なりに変換してデータを配置し、画像データ受信手段によって受信された符号化データを符号化前の画像データに復元する処理を行い、伝送するデータ量を圧縮する。よって、ビデオメモリに格納する画像データの伝送時間を短縮できる。
【００１０】
また、予め決められた方法で、送信先別に圧縮／非圧縮を切換えて表示制御装置に画像データを伝送することにより、復号化手段を持たない送信先にも対応することができる。
【００１１】
更に、送信先からの要求で圧縮／非圧縮を切換えて表示制御装置に画像データを伝送することにより、送信側に予め送信方法が設定されていない送信先にも対応できる。
【００１２】
【発明の実施の形態】
本発明の画像データ伝送装置は、表示画面に表示する画像データをシリアル通信を用いて受信側の表示制御装置に伝送し、適宜表示内容を変更して使用する目的で画像データの即時符号化が可能なランレングス判定回路を備え、表示画面に表示する画像データを即時符号化して伝送し、表示内容をビデオメモリに格納して使用する。そして、通信を行う前に即時符号化し、受信後に即時復号化して画像データをビデオメモリに格納するので、画像データの伝送時間を短縮することができる。
【００１３】
【実施例】
図１は本発明の一実施例に係る画像表示装置の全体構成を示すブロック図である。同図において、本実施例の画像データ伝送装置１００は、送信側として、送信制御部１０１、送信バッファ１０２、符号化部１０３及び送信部１０４を含み、受信側として、受信表示制御部１０５、受信部１０６、復号化部１０７、ビデオメモリ１０８及び表示部１０９を含んで構成されている。なお、本実施例ではＶＧＡ表示画面の画面サイズは水平６４０ｄｏｔ、垂直４８０ｄｏｔであるが、本実施例では説明を簡略化するために一度に扱うデータ幅（１水平ラインのデータ）を６４ｂｉｔとし、符号化の最小単位を８ｂｉｔとする。
【００１４】
また、図２はラインバッファの構成例を示す図である。更に、図３はデータパターンコンパレータの構成例を示す図である。なお、本実施例の画像データ伝送装置における画像データの符号化方式は、１水平ライン分のデータを一括して符号化するものとする。
【００１５】
次に、本実施例の画像データ伝送装置の動作について説明すると、送信制御部１０１のソフトウェア処理によって送信バッファ１０２に描画された画像データは、一旦符号化部１０３の図２のラインバッファに転送される。ここで、図４に図１の符号化部１０３の構成を示す。図４において、この６４ｂｉｔのラインバッファ４０９に１水平ライン分のデータが格納される。１水平ラインの画像データは、符号化の最小単位である８ｂｉｔに区切られてＬＤ１、ＬＤ２、・・・ＬＤ８として図３に示すパターンコンパレータに並列接続される。図２に示すように本実施例では４種類のパターンコンパレータ２０１〜２０４を使用している。動作説明の一例として、図４の参照パターンレジスタ４１１に設定されている参照パターンを元に、図２のパターンコンパレータ２０１は８ｂｉｔが全て“０”の参照パターンとの比較、パターンコンパレータ２０２は全て“１”のパターンとの比較、パターンコンパレータ２０３は“１０”の繰り返しのパターンとの比較、パターンコンパレータ２０４は“０１”の繰り返しのパターンとの比較を行っているものとする。
【００１６】
ここで、各パターンコンパレータ２０１〜２０４の各出力、ＰＣ０１〜ＰＣ０８，ＰＣ１１〜ＰＣ１８，ＰＣ２１〜ＰＣ２８，ＰＣ３１〜ＰＣ３８は、入力されたデータパターンが全て参照パターンと一致した場合に真（１）となり、それ以外は偽（０）となる。
【００１７】
このパターンコンパレータの出力は、図４のランレングス判定前処理部４０１に接続される。図５〜図８にランレングス判定前処理部の回路を示す。図５のランレングス判定前処理部は、全て“０”の参照パターンとの比較結果ＰＣ０１〜ＰＣ０８を入力する。図６のランレングス判定前処理部は、全て“１”の参照パターンとの比較結果ＰＣ１１〜ＰＣ１８を入力する。図７のランレングス判定前処理部は、“１０”の繰り返しの参照パターンとの比較結果ＰＣ２１〜ＰＣ２８を入力する。図８のランレングス判定前処理部は、“０１”の繰り返しの参照パターンとの比較結果ＰＣ３１〜ＰＣ３８を入力する。
【００１８】
そして、図５〜図８に示すようにランレングス判定前処理部は、隣接する行のコンパレータ出力のＡＮＤ（論理積）をとり、そのＡＮＤ出力の隣接する出力とＡＮＤをとる。このＡＮＤ回路は１段階進む毎に１つ減少し、最後に１つのＡＮＤ出力であるＲＬ８０１〜ＲＬ８３１を得るようになっている。なお、本実施例では図５〜図８に示すような回路を収束連鎖型論理積回路と言うことにする。よって、パターンコンパレータの出力及び各段のＡＮＤ出力は、同じデータパターンの連なり（ラン）が存在することを意味しているが、図５〜８の段階ではそのデータパターンの連なりであるランの長さ（ランレングス）を判別することはできない。
【００１９】
以上のようにして得られた、ランの存在を意味するパターンコンパレータの出力と図５〜図８の各段のＡＮＤ出力は、図４のランレングス判定回路４０２に入力される。図９〜図１２は、図４のランレングス判定回路４０２の内部回路の構成を示す図である。図９のランレングス判定回路は、全て“０”の参照パターンとの比較出力ＰＣ０１〜ＰＣ０８を入力して図５の前処理部から出力される信号２Ｌ０１〜２Ｌ０７，３Ｌ０１〜３Ｌ０６，４Ｌ０１〜４Ｌ０５，５Ｌ０１〜５Ｌ０４，６Ｌ０１〜６Ｌ０３，７Ｌ０１〜７Ｌ０２を入力する回路である。他の３種類の前処理部出力も同様に図１０〜図１２に示すようなランレングス判定回路を設ける。
【００２０】
図４のランレングス判定回路４０２は、入力されたランの存在を意味する信号の中から同一パターンの一致出力が何回連続するかを判定する。この判定は、単独で真である部分を判別することにより行われ、基本的に３入力のＡＮＤ回路で注目する同じパターンの連なり（ラン）が真であり、隣接するランが偽であるとき同じパターンの連なりであるランの長さ（ランレングス）か確定するようになっている。
【００２１】
また、図９〜図１２のランレングス判定出力ＲＬ１０１〜ＲＬ１３１，ＲＬ２０１〜ＲＬ２３１，ＲＬ３０１〜ＲＬ３３１，ＲＬ４０１〜ＲＬ４３１，ＲＬ５０１〜ＲＬ５３１，ＲＬ６０１〜ＲＬ６３１，ＲＬ７０１〜ＲＬ７３１及び図５〜８の出力ＲＬ８０１〜ＲＬ８３１を「１行目のランレングス判定結果」とする。同様にＲＬ１０２〜ＲＬ１３２，ＲＬ２０２〜ＲＬ２３２，ＲＬ３０２〜ＲＬ３３２，ＲＬ４０２〜ＲＬ４３２，ＲＬ５０２〜ＲＬ５３２，ＲＬ６０２〜ＲＬ６３２，ＲＬ７０２〜ＲＬ７３２を「２行目のランレングス判定結果」、〜、ＲＬ１０８〜ＲＬ１３８を「８行目のランレングス判定結果」とする。
【００２２】
この「任意の行のランレングス判定結果」の中で同時に真となるランレングス判定出力は存在せず、また、他の３種類のパターンコンパレータ出力に対する「同一行のランレングス判定結果」も同時に真となることはない。すなわち、任意の行の唯一の種類の中の唯一のランレングス判定出力が真になるか、またはその行がどの種類のランレングスにも含まれない場合、その判定結果は全て偽になる。このようにしてランレングスが確定する。
【００２３】
なお、「その行がランレングスに含まれない場合」とは、その行に関する全ての種類のパターンコンパレータ出力が偽であるような場合である。ランレングスで表わす符号に属さないデータとは例えば、ＬＤ１のパターンコンパレータ出力ＰＣ０１、ＰＣ１１、ＰＣ２１、ＰＣ３１が全て偽の場合、すなわちＬＤ１の画像データがどの参照パターンとも一致しなかった場合が該当し、本実施の形態ではこのような画像データはビットマップデータとしてそのまま送信することになる。
【００２４】
このようにして得られたランレングス判定出力は図４のコード決定回路４０４及びブランク行決定回路４０５に接続される。
ビットマップデータを検出する目的で図４に示すＢＭ判定回路４０３を設けている。図１３は図４のＢＭ判定回路の内部回路を示す図である。例えば１行目がビットマップデータであるときＢＭ１が真になる。ＢＭ１〜ＢＭ８はランレングス判定結果の各行に対応しており、例えばＢＭ１が真のときは１行目のランレングス判定結果は全て偽であるし、１行目のランレングス判定結果のどれかが真のときＢＭ１は偽である。従って、ＢＭ１が真のときはＬＤ１のデータはそのままビットマップデータとして送信される。
【００２５】
本実施例では、ランレングスを表す符号（ランレングスコード）とビットマップデータを識別するためのデータをＭＳＢに１ｂｉｔ付加している。よって、格納するデータは各行９ｂｉｔになる。この識別データは、図４のコード決定回路４０４の出力に対して識別データ付加回路４１３で付加される。識別データ付加回路４１３には図４のＢＭ判定回路４０３の出力ＢＭ１〜ＢＭ８が接続されている。例えばＢＭ１が真のとき、ＬＤ１のデータのＭＳＢ側に“１”が付加される。ＢＭ１が偽の時は、ランレングスコードのＭＳＢ側に“０”が付加される。任意のｊ行目のラインに対応するデータＬＤｊがそれより上位の行のランレングス判定結果に含まれる場合、ｊ行のランレングス判定結果及びＢＭｊは全て偽となり、ｊ行に対応する符号は無いことになる。
【００２６】
このようにして、ランレングスの存在する行とビットマップデータの存在する行の符号のみが識別データを付加されて送信される。そして、符号化した結果、格納するデータが何ｂｙｔｅになるかは決まっていないので、符号化する段階で毎回ブランク行を除外してビットマップデータとランレングスコードを抽出しなければならない。そのためにブランク行の分布を示す信号を図４のコード決定回路４０４に接続する。
【００２７】
先ず、図４のランレングス判定回路４０２の出力を図４のブランク行決定回路４０５に接続する。このブランク行決定回路４０５は図１４〜図１８で構成されており、ランレングス判定回路４０２の出力を図１４〜図１７の各回路に接続する。図１４〜図１７の各回路の出力は、各行にランレングスコードが存在する場合に真となる。図１４〜図１７の出力は図１８の各回路に接続される。更に、図４のＢＭ判定回路４０３の出力ＢＭ１〜ＢＭ８も図１８の各回路に接続する。
【００２８】
また、図１８の出力ｎＢＭＲＬ２〜ｎＢＭＲＬ８は各行にランレングスコードが存在しなくてかつその行のデータがビットマップデータでも無い場合に真となる。つまりその行が上位のランレングスコードに含まれていてブランクであることを示している。ｎＢＭＲＬ２〜ｎＢＭＲＬ８が偽の場合はその行にランレングスコードかビットマップデータが存在することを意味する。
【００２９】
次に、図１８の出力ｎＢＭＲＬ２〜ｎＢＭＲＬ８を図４のブランクランレングス判定前処理部４０６に接続する。ブランクランレングス判定前処理部４０６の回路構成を図１９の収束連鎖型論理積回路及び図２０の収束連鎖型論理和回路に示す。図１９の各出力は図４のランレングス判定前処理部４０１と同様、ブランクの連なり（ラン）が存在することを意味している。この出力を図４のブランクランレングス判定回路４０７に接続する。図２０の各出力でＮＣＯＲ２２は、２〜３行目にブランクが存在することを示している。同様にＮＣＯＲ３２は２〜４行目、ＮＣＯＲ４２は２〜５行目、ＮＣＯＲ５２は２〜６行目、ＮＣＯＲ６２は２〜７行目、ＮＣＯＲ７２は２〜８行目にブランクが存在することを示している。これらの出力は図４のコード決定回路４０４に接続する。
【００３０】
また、図４のブランクランレングス判定回路４０７は、図２１に示すような回路で、図４のランレングス判定回路４０２と同様、入力されたブランクランの存在を意味する信号の中から、ブランクが何回連続するかを判定するものである。
【００３１】
次に、図４のブランク数決定回路４０８に図４のブランク行決定回路４０５の出力とブランクランレングス判定前処理部４０６の出力とブランクランレングス判定回路４０７の出力を接続し、最終的な符号の並びを確定するために必要な処理を行う。図４のブランク数決定回路４０８は図２２〜図２６で構成されている。
【００３２】
図４のブランク数決定回路４０８は２行目から該当行までに何行のブランクが存在するかを表わす信号ＮＣＯＤＥ３＿１〜ＮＣＯＤＥ７＿６を出力する。例えばＮＣＯＤＥ３＿１は３行目までに１行だけブランクが存在することを意味しており、ＮＣＯＤＥ７＿６では７行目までに６行のブランクが存在することを表わしている。図２２の（ａ）は、３行目までのブランクを表す信号ＮＣＯＤＥ３＿１及びＮＣＯＤＥ３＿２を決定する論理回路ＮＣＯＤＥ３ＳＥＬ（５０１）であり、図２２の（ｂ）はその真理値表である。ここで、ＮＣＯＤＥ３ＳＥＬ（５０１）に入力される信号のなかで、ＮＣＯＤＥ２＿１はｎＢＭＲＬ２と同じ意味である。つまり、２行目までに１行だけブランクが存在していることを示す信号である。図２３の（ａ）は、４行目までのブランクを表す信号ＮＣＯＤＥ４＿１、ＮＣＯＤＥ４＿２及びＮＣＯＤＥ４＿３を決定する論理回路ＮＣＯＤＥ４ＳＥＬ（５０２）であり、図２３の（ｂ）はその真理値表である。図２４の（ａ）は、５行目までのブランクを表す信号ＮＣＯＤＥ５＿１、ＮＣＯＤＥ５＿２、ＮＣＯＤＥ５＿３及びＮＣＯＤＥ５＿４と真理値表を決定する論理回路ＮＣＯＤＥ５ＳＥＬ（５０３）であり、図２４の（ｂ）はその真理値表である。図２５の（ａ）は、６行目までのブランクを表す信号ＮＣＯＤＥ６＿１〜ＮＣＯＤＥ６＿５と真理値表を決定する論理回路ＮＣＯＤＥ６ＳＥＬ（５０４）であり、図２５の（ｂ）はその真理値表である。図２６の（ａ）は、７行目までのブランクを表す信号ＮＣＯＤＥ７＿１〜ＮＣＯＤＥ７＿６と真理値表を決定する論理回路ＮＣＯＤＥ７ＳＥＬ（５０５）であり、図２６の（ｂ）はその真理値表である。
【００３３】
図４のコード決定回路４０４に、上述したような、ラインバッファ４０９，ＢＭ判定回路４０３，ランレングス判定回路４０２，ブランク行決定回路４０５，ブランクランレングス判定前処理部４０６，ブランク数決定回路４０８の各出力を入力する。加えてコードレジスタ４１０において、外部から入力して制御するコード変換用の設定データ（ａｌｌ０ｒｌ１〜ａｌｌ０ｒｌ８、ａｌｌ１ｒｌ１〜ａｌｌ１ｒｌ８、ａｌｌ２ｒｌ１〜ａｌｌ２ｒｌ８、ａｌｌ３ｒｌ１〜ａｌｌ３ｒｌ８）を入力し、符号化データＣＯＤＥ１〜ＣＯＤＥ８を得る。本実施例に係るコード決定回路４０４は図２７〜図３２で構成されている。
【００３４】
また、図２７はＣＯＤＥ１を決定する論理回路（ＥＮＣＯＤＥ１ＳＥＬ（６０１）及びＥＮＣＯＤＥ１ＬＡＴＣＨ（６０２））であり、図２８はその真理値表である。図２９はＣＯＤＥ５を決定する論理回路（ＥＮＣＯＤＥ５ＳＥＬ（６０３）及びＥＮＣＯＤＥ５ＬＡＴＣＨ（６０４））、図３０はその真理値表である。図３１はＣＯＤＥ８を決定する論理回路（ＥＮＣＯＤＥ８ＳＥＬ（６０５）及びＥＮＣＯＤＥ８ＬＡＴＣＨ（６０６））、図３２はその真理値表である。なお、ＣＯＤＥ２〜ＣＯＤＥ４、ＣＯＤＥ６及びＣＯＤＥ７を決定する回路は、入力される信号が異なるだけで構成としては図２９、図３０と同等のものであるので省略する。
【００３５】
そして、受信側では、受信したデータをラインバッファに取り込んで復号化処理を行う。符号化データの識別データからランレングスとビットマップデータを区別し、ビットマップデータはそのまま８ｂｉｔの表示データとなり、ランレングスコードの場合はパターンの種類とラン数から表示データを復元する。
【００３６】
次に、画像データ送信装置が複数の送信先を有する場合、送信先別に圧縮／非圧縮を設定する圧縮制御レジスタを設ける。送信装置は圧縮制御レジスタに予め設定された方式で、送信先別に圧縮／非圧縮を切換えて画像データの伝送を実行することにより、復号化手段を持たない送信先に対応する。同様に、画像データ送信装置が複数の送信先を有する場合、送信先からの要求により圧縮／非圧縮を切換える手段を設ける。送信装置は指定された方式で、送信先別に圧縮／非圧縮を切換えて画像データの伝送を実行することにより、復号化手段を持たない送信先に対応する。
【００３７】
本実施例では、８ｂｙｔｅの表示データを８ｂｉｔ単位でパターン比較し符号化しているが、１ライン分のデータを１２８ｂｉｔ，２５６ｂｉｔまたはそれ以外のｂｉｔ数にしたり、符号化の最小単位を４ｂｉｔ，１６ｂｉｔ，３２ｂｉｔまたはそれ以外のｂｉｔ数にしても全く同じ方法で符号化することができる。１ライン分のｂｉｔ数と符号化の最小単位のｂｉｔ数は、表示装置の構成に合わせて最適化する必要がある。
【００３８】
なお、本実施例では表示画像データの符号化復号化方式を画像表示システム内に適用する場合について説明してきたが、これに限られるものではなく、他のデータを扱うシリアル通信の符号化復号化に適用してもよい。
【００３９】
また、本発明は上記実施例に限定されるものではなく、特許請求の範囲内の記載であれば多種の変形や置換可能であることは言うまでもない。
【００４０】
【発明の効果】
以上説明したように、本発明の画像データ伝送装置は、画像データを送信する画像データ送信手段と、画像データ送信手段によって送信される画像データを符号化する画像データ符号化手段と、画像データ符号化手段によって符号化され、画像データ送信手段によって送信された画像データを受信する画像データ受信手段と、画像データ受信手段によって受信された画像データを復号化する画像データ復号化手段とを有する。そして、画像データ符号化手段は、画像データを所定のデータ長の複数の固定長データに分割し、この各固定長データのデータパターンと所定の参照パターンとが一致するかどうかを判断し、一致すると判断された場合に真を、それ以外の場合に偽を比較結果として出力するデータパターン比較手段と、データパターン比較手段から出力される複数の固定長データのデータパターンの比較結果のうち、真が何回連続するか、または真が単独で存在するかどうかを判定する判定手段とを有している。また、判定手段がデータパターン比較手段によって出力された比較結果に真が何回か連続または単独で存在すると判断した場合、画像データ符号化手段は、真が何回か連続または単独で存在すると判断された各固定長データを同じデータパターンの連なりであるランレングスの符号とする処理を行う。そして、画像データ復号化手段は、ランレングスの符号からデータパターンの連なりに変換してデータを配置し、画像データ受信手段によって受信された符号化データを符号化前の画像データに復元する処理を行い、伝送するデータ量を圧縮する。よって、ビデオメモリに格納する画像データの伝送時間を短縮できる。
【００４１】
また、予め決められた方法で、送信先別に圧縮／非圧縮を切換えて表示制御装置に画像データを伝送することにより、復号化手段を持たない送信先にも対応することができる。
【００４２】
更に、送信先からの要求で圧縮／非圧縮を切換えて表示制御装置に画像データを伝送することにより、送信側に予め送信方法が設定されていない送信先にも対応できる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る画像表示装置の全体構成を示すブロック図である。
【図２】ラインバッファの構成例を示す図である。
【図３】データパターンコンパレータの構成例を示す図である。
【図４】図１の符号化部の構成を示すブロック図である。
【図５】図４のランレングス判定前処理部の内部回路を示す図である。
【図６】図４のランレングス判定前処理部の内部回路を示す図である。
【図７】図４のランレングス判定前処理部の内部回路を示す図である。
【図８】図４のランレングス判定前処理部の内部回路を示す図である。
【図９】図４のランレングス判定回路の内部回路を示す図である。
【図１０】図４のランレングス判定回路の内部回路を示す図である。
【図１１】図４のランレングス判定回路の内部回路を示す図である。
【図１２】図４のランレングス判定回路の内部回路を示す図である。
【図１３】図４のＢＭ判定回路の内部回路を示す図である。
【図１４】図４のブランク行決定回路の内部回路を示す図である。
【図１５】図４のブランク行決定回路の内部回路を示す図である。
【図１６】図４のブランク行決定回路の内部回路を示す図である。
【図１７】図４のブランク行決定回路の内部回路を示す図である。
【図１８】図４のブランク行決定回路の内部回路を示す図である。
【図１９】図４のブランクランレングス判定前処理部の内部回路を示す図である。
【図２０】図４のブランクランレングス判定前処理部の内部回路を示す図である。
【図２１】図４のブランクランレングス判定回路の回路を示す図である。
【図２２】図４のブランク数決定回路の回路及び真理値表を示す図である。
【図２３】図４のブランク数決定回路の回路及び真理値表を示す図である。
【図２４】図４のブランク数決定回路の回路及び真理値表を示す図である。
【図２５】図４のブランク数決定回路の回路及び真理値表を示す図である。
【図２６】図４のブランク数決定回路の回路及び真理値表を示す図である。
【図２７】図４のコード決定回路の回路及び真理値表を示す図である。
【図２８】図４のコード決定回路の回路及び真理値表を示す図である。
【図２９】図４のコード決定回路の回路及び真理値表を示す図である。
【図３０】図４のコード決定回路の回路及び真理値表を示す図である。
【図３１】図４のコード決定回路の回路及び真理値表を示す図である。
【図３２】図４のコード決定回路の回路及び真理値表を示す図である。
【符号の説明】
１００；画像データ伝送装置、１０１；送信制御部、１０２；送信バッファ、
１０３；符号化部、１０４；送信部、１０５；受信表示制御部、
１０６；受信部、１０７；復号化部、１０８；ビデオメモリ、
１０９；表示部、２０１〜２０４；パターンコンパレータ、
４０１；ランレングス判定前処理部、４０２；ランレングス判定回路、
４０３；ＢＭ判定回路、４０４；コード決定回路、
４０５；ブランク行決定回路、４０６；ブランクランレングス判別前処理部、
４０７；ブランクランレングス判別回路、４０８；ブランク数決定回路、
４０９；ラインバッファ、４１０；コードレジスタ、
４１１；参照パターンレジスタ。
【図１】
2004242054.tif 000003
【図２】
2004242054.tif 000004
【図３】
2004242054.tif 000005
【図４】
2004242054.tif 000006
【図５】
2004242054.tif 000007
【図６】
2004242054.tif 000008
【図７】
2004242054.tif 000009
【図８】
2004242054.tif 000010
【図９】
2004242054.tif 000011
【図１０】
2004242054.tif 000012
【図１１】
2004242054.tif 000013
【図１２】
2004242054.tif 000014
【図１３】
2004242054.tif 000015
【図１４】
2004242054.tif 000016
【図１５】
2004242054.tif 000017
【図１６】
2004242054.tif 000018
【図１７】
2004242054.tif 000019
【図１８】
2004242054.tif 000020
【図１９】
2004242054.tif 000021
【図２０】
2004242054.tif 000022
【図２１】
2004242054.tif 000023
【図２２】
2004242054.tif 000024
【図２３】
2004242054.tif 000025
【図２４】
2004242054.tif 000026
【図２５】
2004242054.tif 000027
【図２６】
2004242054.tif 000028
【図２７】
2004242054.tif 000029
【図２８】
2004242054.tif 000030
【図２９】
2004242054.tif 000031
【図３０】
2004242054.tif 000032
【図３１】
2004242054.tif 000033
【図３２】
2004242054.tif 000034