(57)【要約】【課題】半導体電力変換回路を構成する電圧駆動型素子をオン・オフ制御するのに最適なゲート駆動回路を提供する。【解決手段】ゲート駆動回路２０をインタフェース回路１１と波形整形回路２１と相補形エミッタフォロワ回路１２で構成し、波形整形回路２１で得られる所定の電圧変化率を有する電圧波形を電圧駆動型素子としてのＩＧＢＴのゲート−エミッタ間に直接印加することにより、ＩＧＢＴのスイッチング時の電圧跳ね上がりや発生ノイズを抑制すると共に、ＩＧＢＴの入力容量のばらつきに依存しない、また、複数個のＩＧＢＴの並列駆動に好適なゲート駆動回路となる。【選択図】　　　　図１
2004048959.tif 000002
【特許請求の範囲】
【請求項１】
半導体電力変換回路を構成する電圧駆動型素子をオン・オフ制御するゲート駆動回路において、
入力信号に基づいて、順バイアス電圧と逆バイアス電圧との間をステップ状に変化する出力を有するインタフェース回路と、
該インタフェース回路の出力に接続され、前記ステップ状の電圧変化を所定の電圧変化率を有する電圧波形に整形する波形整形回路と、
該波形整形回路の出力に接続される相補形エミッタフォロワ回路または相補形ソースフォロワ回路とを備え、
前記相補形エミッタフォロワ回路または相補形ソースフォロワ回路の出力を前記電圧駆動型素子のゲート端子に接続し、
該電圧駆動型素子のエミッタ端子またはソース端子を、前記順バイアス電圧を供給する順バイアス電源と前記逆バイアス電圧を供給する逆バイアス電源との中間接続点に接続することを特徴とする電圧駆動型素子のゲート駆動回路。
【請求項２】
請求項１に記載の電圧駆動型素子のゲート駆動回路において、
前記波形整形回路を逆Ｌ型接続のＲＣ回路としたことを特徴とする電圧駆動型素子のゲート駆動回路。
【請求項３】
請求項１又は請求項２に記載の電圧駆動型素子のゲート駆動回路において、
前記相補形エミッタフォロワ回路または相補形ソースフォロワ回路の出力を複数個の前記電圧駆動型素子のゲート端子それぞれに接続し、
該複数個の電圧駆動型素子のエミッタ端子またはソース端子それぞれを、前記順バイアス電圧を供給する順バイアス電源と前記逆バイアス電圧を供給する逆バイアス電源との中間接続点に接続することを特徴とする電圧駆動型素子のゲート駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体電力変換回路を構成する電圧駆動型素子をオン・オフ制御するゲート駆動回路に関する。
【０００２】
【従来の技術】
図３は、この種の電圧駆動型素子としてのＩＧＢＴのゲート駆動回路の従来例を示す回路構成図であり、このゲート駆動回路１０には入力信号Ｖｉｎに基づいて、後述の順バイアス電圧Ｅｆと逆バイアス電圧Ｅｒとの間をステップ状に変化する出力を有するインタフェース回路１１と、ｎｐｎトランジスタＴｒ１とｐｎｐトランジスタＴｒ２とからなる相補形エミッタフォロワ回路１２と、ゲート抵抗Ｒｇと、前記順バイアス電圧Ｅｆを供給する順バイアス電源１３と、前記逆バイアス電圧Ｅｒを供給する逆バイアス電源１４とから構成され、相補形エミッタフォロワ回路１２の出力に一端が接続されるゲート抵抗Ｒｇの他端はＩＧＢＴのゲート端子に接続され、該ＩＧＢＴのエミッタ端子は順バイアス電源１３と逆バイアス電源１４との中間接続点に接続されている。
【０００３】
図３に示した回路構成では、相補形エミッタフォロワ回路１２の出力電圧もほぼ順バイアス電圧Ｅｆと逆バイアス電圧Ｅｒとの間をステップ状に変化し、このステップ状に変化する電圧がゲート抵抗Ｒｇを介してＩＧＢＴのゲート−エミッタ間に伝達される。
【０００４】
すなわち、ＩＧＢＴをターンオンさせるときにはほぼ逆バイアス電圧Ｅｒから順バイアス電圧Ｅｒまで相補形エミッタフォロワ回路１２の出力電圧がステップ状に変化し、この電圧がゲート抵抗ＲｇとＩＧＢＴの入力容量Ｃｉ（ゲート−エミッタ間容量）とに印加されるので、ＩＧＢＴのゲート−エミッタ間電圧ＶＧＥは前記ＲｇとＣｉに基づく一次遅れ波形状に変化する。同様に、ＩＧＢＴをターンオフさせるときにはほぼ順逆バイアス電圧Ｅｆから逆バイアス電圧Ｅｒまで相補形エミッタフォロワ回路１２の出力電圧がステップ状に変化し、この電圧がゲート抵抗ＲｇとＩＧＢＴの入力容量Ｃｉとに印加されるので、ＩＧＢＴのゲート−エミッタ間電圧ＶＧＥは前記一次遅れ波形状に変化する。
【０００５】
【発明が解決しようとする課題】
図３に示した従来のＩＧＢＴのゲート駆動回路において、ゲート抵抗ＲｇはＩＧＢＴのターンオン時またはターンオフ時にＩＧＢＴのゲート−エミッタ間電圧ＶＧＥを前記一次遅れ波形状に変化させることにより、該ＩＧＢＴのコレクタ−エミッタ電圧の跳ね上がりを抑制し、スイッチングノイズを低減することを目的に設けられ、この抵抗値はＩＧＢＴの入力容量Ｃｉに基づいて設定されている。
【０００６】
しかしながら、同一電流定格のＩＧＢＴそれぞれの入力容量Ｃｉにはばらつきがあり、また、電流定格が異なると、このＩＧＢＴの入力容量Ｃｉも異なることから、その都度、ゲート抵抗Ｒｇの抵抗値を最適値に設定する必要があり、特に、複数個のＩＧＢＴを並列接続して動作させる半導体電力変換回路では、上述の従来のゲート駆動回路を適用する際にはそれぞれのゲート抵抗Ｒｇの抵抗値の設定作業に多大な時間と熟練した労力とを要していた。
【０００７】
この発明の目的は、上記問題点を解決する電圧駆動型素子のゲート駆動回路を提供することにある。
【０００８】
【課題を解決するための手段】
この第１の発明は、半導体電力変換回路を構成する電圧駆動型素子をオン・オフ制御するゲート駆動回路において、
入力信号に基づいて、順バイアス電圧と逆バイアス電圧との間をステップ状に変化する出力を有するインタフェース回路と、該インタフェース回路の出力に接続され、前記ステップ状の電圧変化を所定の電圧変化率を有する電圧波形に整形する波形整形回路と、該波形整形回路の出力に接続される相補形エミッタフォロワ回路または相補形ソースフォロワ回路とを備え、前記相補形エミッタフォロワ回路または相補形ソースフォロワ回路の出力を前記電圧駆動型素子のゲート端子に接続し、該電圧駆動型素子のエミッタ端子またはソース端子を、前記順バイアス電圧を供給する順バイアス電源と前記逆バイアス電圧を供給する逆バイアス電源との中間接続点に接続することを特徴とする。
【０００９】
また第２の発明は、前記第１の発明の電圧駆動型素子のゲート駆動回路において、前記波形整形回路を逆Ｌ型接続のＲＣ回路としたことを特徴とする。
【００１０】
さらに第３の発明は、前記第１または第２の発明の電圧駆動型素子のゲート駆動回路において、前記相補形エミッタフォロワ回路または相補形ソースフォロワ回路の出力を複数個の前記電圧駆動型素子のゲート端子それぞれに接続し、該複数個の電圧駆動型素子のエミッタ端子またはソース端子それぞれを、前記順バイアス電圧を供給する順バイアス電源と前記逆バイアス電圧を供給する逆バイアス電源との中間接続点に接続することを特徴とする。
【００１１】
この発明によれば、前記電圧駆動型素子のゲート−エミッタ間またはゲート−ソース間に前記ゲート駆動回路で生成される所定の電圧変化率を有する電圧を直接印加することにより、該電圧駆動型素子の入力容量に依存することなく、この電圧駆動型素子の主端子間の電圧跳ね上がりを抑制し、スイッチングノイズを低減しつつ、該素子をターンオン・ターンオフさせることができる。
【００１２】
【発明の実施の形態】
以下に、従来例回路と同様にＩＧＢＴのゲート駆動回路を例にして説明する。
【００１３】
図１は、この発明のゲート駆動回路の実施の形態を示す回路構成図であり、図３に示した従来例回路と同一機能を有するものには同一符号を付している。
【００１４】
すなわち、図１に示したＩＧＢＴのゲート駆動回路２０が図３に示したゲート駆動回路１０と異なる点は、ゲート抵抗Ｒｇが省略され、さらに、インタフェース回路１１と相補形エミッタフォロワ回路１２との間に抵抗ＲとコンデンサＣとを逆Ｌ型に接続してなる波形整形回路２１が挿設されていることである。
【００１５】
このゲート駆動回路２０の動作を、図２に示す動作波形図を参照しつつ、以下に説明する。
【００１６】
先ず、インタフェース回路１１の出力電圧は図２に示すような入力信号Ｖｉｎのレベル変化に基づいて、先述の如く、順バイアス電圧Ｅｆと逆バイアス電圧Ｅｒとの間をステップ状に変化し、このステップ状に変化する電圧が入力される波形整形回路２１の出力は、抵抗ＲとコンデンサＣの逆Ｌ型接続により図２の信号Ｖ１に示すように一次遅れ関数特性を有する電圧波形となる。
【００１７】
次に、ｎｐｎトランジスタＴｒ１とｐｎｐトランジスタＴｒ２とからなる相補形エミッタフォロワ回路１２は、入力される信号Ｖ１とほぼ同じ電圧波形を出力する低インピーダンスの電圧源として動作をし、従って、ＩＧＢＴのゲート−エミッタ間電圧ＶＧＥも図２に示すような電圧波形となる。
【００１８】
すなわち、時刻ｔ１までは前記ＶＧＥはほぼ逆バイアス電圧Ｅｒの状態にあることからＩＧＢＴはオフ状態にあり、時刻ｔ１より前記ＶＧＥは上述の一次遅れ特性でほぼ逆バイアス電圧Ｅｒから順バイアス電圧Ｅｆに変化するので、この時刻ｔ１よりＩＧＢＴはターンオン動作を開始し、やがて、ＩＧＢＴはオン状態になる。また、時刻ｔ２より前記ＶＧＥは上述の一次遅れ特性でほぼ順バイアス電圧Ｅｆから逆バイアス電圧Ｅｒに変化するので、この時刻ｔ２よりＩＧＢＴはターンオフ動作を開始し、やがて、ＩＧＢＴはオフ状態になる。
【００１９】
上述の如く、ＩＧＢＴのターンオン時またはターンオフ時のゲート−エミッタ間電圧ＶＧＥは波形整形回路２１を構成する抵抗ＲとコンデンサＣによる時定数に基づく一次遅れ波形となり、この時定数を最適値に設定することにより、ＩＧＢＴの入力容量に依存することなく、ＩＧＢＴのコレクタ−エミッタ間電圧の跳ね上がりを抑制し、スイッチングノイズを低減することができる。
【００２０】
従って、電流定格の異なったＩＧＢＴそれぞれのゲート駆動回路も同一仕様で製作でき、また、複数個並列接続されるＩＧＢＴに対して１個のゲート駆動回路でオン・オフ制御することができる。
【００２１】
なお、図１の回路構成図では、ｎｐｎトランジスタとｐｎｐトランジスタとからなる相補形エミッタフォロワ回路を例示しているが、この相補形エミッタフォロワ回路に代えて、ＮチャネルＭＯＳＦＥＴとＰチャネルＭＯＳＦＥＴとからなる相補形ソースフォロワ回路を使用することも可能であり、また、半導体電力変換回路を構成する電圧駆動型素子として、例えばパワーＭＯＳＦＥＴを使用するときには、上述の相補形エミッタフォロワ回路または相補形ソースフォロワ回路の出力は前記パワーＭＯＳＦＥＴのゲート端子に直接接続し、このパワーＭＯＳＦＥＴのソース端子は先述の順バイアス電源と逆バイアス電源との中間接続点に接続すれば良い。
【００２２】
【発明の効果】
この発明によれば、半導体電力変換回路を構成する電圧駆動型素子のゲート−エミッタ間またはゲート−ソース間にゲート駆動回路で生成される所定の電圧変化率を有する電圧を直接印加することにより、この電圧駆動型素子の主端子間の電圧跳ね上がりを抑制し、スイッチングノイズを低減しつつ、該素子をターンオン・ターンオフさせることから、前記電圧駆動型素子の定格仕様のばらつきや違いに関係なく、このゲート駆動回路を標準化することが可能となる。
【図面の簡単な説明】
【図１】この発明の実施の形態を示す回路構成図
【図２】図１の動作を説明する波形図
【図３】従来例を示す回路構成図
【符号の説明】
１０…ゲート駆動回路、１１…インタフェース回路、１２…相補形エミッタフォロワ回路、Ｒｇ…ゲート抵抗、２０…ゲート駆動回路、２１…波形整形回路。
【図１】
2004048959.tif 000003
【図２】
2004048959.tif 000004
【図３】
2004048959.tif 000005