(57)【要約】【課題】本発明は、振幅補償時の利得操作によって生じる位相歪を補償できるようにする。【解決手段】本発明は、制御端子を有すると共に、入力信号Ｓ２ｒｆと出力信号Ｓ２１ｒｆとの位相差を当該制御端子に入力される第１の制御信号Ｖ′ｃｏｎｔに従って変化させる第１の移相器２１と、制御端子を有すると共に、第１の移相器２１の出力信号Ｓ２１ｒｆが入力され、その増幅率を当該制御端子に入力される第２の制御信号ＡＡｃｏｍに従って変化させる可変利得器２２と、可変利得器２２の増幅率を変化させる際に生じる通過位相の変化を一定にするように、第２の制御信号ＡＡｃｏｍを基にして第１の制御信号Ｖ′ｏｎｔを生成し、当該第１の制御信号Ｖ′ｏｎｔを第１の移相器２１の制御端子へ供給する位相制御部２３とを設けることにより、可変利得器２２による利得の操作に伴って生じる位相歪を第２の制御信号ＡＡｃｏｍを基に生成した第１の制御信号Ｖ′ｏｎｔにより予め補償することができる。【選択図】　　　　図２
2004048502.tif 000002
【特許請求の範囲】
【請求項１】
制御端子を有すると共に、入力信号と出力信号との位相差を当該制御端子に入力される第１の制御信号に従って変化させる第１の移相器と、
制御端子を有すると共に、上記第１の移相器の出力信号が入力され、その増幅率を当該制御端子に入力される第２の制御信号に従って変化させる可変利得器と、
上記可変利得器の増幅率を変化させる際に生じる通過位相の変化を一定にするように、上記第２の制御信号を基にして上記第１の制御信号を生成し、当該第１の制御信号を上記第１の移相器の制御端子へ供給する位相制御部と
を具えることを特徴とする可変利得回路。
【請求項２】
上記位相制御部は、
上記第２の制御信号を入力とし、当該第２の制御信号を反転増幅させることで、上記第１の制御信号を生成し、当該第１の制御信号を上記第１の移相器の制御端子へ供給する反転増幅器で構成される
ことを特徴とする請求項１に記載の可変利得器。
【請求項３】
上記位相制御部は、
上記第２の制御信号をディジタル信号に変換するアナログディジタルコンバータと、
上記ディジタル信号をアドレスとし、当該アドレスに対応する領域に予め格納された上記第１の移相器の制御データを出力する記憶部と、
上記記憶部から出力された上記第１の移相器の制御データをアナログ信号に変換し、当該変換されたアナログ信号を上記第１の制御信号として上記第１の移相器の制御端子へ供給するディジタルアナログコンバータと
で構成されていることを特徴とする請求項１に記載の可変利得回路。
【請求項４】
入力された信号を主信号と分岐信号に分配する信号分配手段と、
制御端子を有すると共に、上記主信号が入力され、当該入力された信号と出力信号との位相差を当該制御端子に入力される第３の制御信号に従って変化させる第２の移相器と、
制御端子を有すると共に、上記第２の移相器の出力信号が入力され、当該入力された信号と出力信号との位相差を当該制御端子に入力される第１の制御信号に従って変化させる第１の移相器と、
制御端子を有すると共に、上記第１の移相器の出力信号が入力され、その増幅率を当該制御端子に入力される第２の制御信号に従って変化させる可変利得器と、
上記可変利得器の増幅率を変化させる際に生じる通過位相の変化を一定にするように、上記第２の制御信号を基にして上記第１の制御信号を生成し、当該第１の制御信号を上記第１の移相器の制御端子へ供給する位相制御部と、
上記可変利得器の後段に接続された電力増幅器が電力を増幅する際に生じる振幅歪を打ち消すように、上記分岐信号を基にして上記第２の制御信号を生成し、当該生成された第２の制御信号を上記可変利得器の制御端子へ供給する振幅補償手段と、
上記電力増幅器が電力を増幅する際に生じる位相歪を打ち消すように、上記分岐信号を基にして上記第３の制御信号を生成し、当該生成された第３の制御信号を上記第２の移相器の制御端子へ供給する位相補償手段と
を具えることを特徴とする歪補償装置。
【請求項５】
上記分岐信号の包絡線電圧を出力する第１の検波器と、
上記電力増幅手段から出力された信号の包絡線電圧を出力する第２の検波器と、
上記第１の検波器の出力と上記第２の検波器の出力との差分電圧を算出する差分電圧算出手段と、
上記差分電圧算出手段によって算出された上記差分電圧に応じて上記第２の制御信号を調整する適応補償制御手段と
を更に具えることを特徴とする請求項４に記載の歪補償装置。
【請求項６】
上記振幅補償手段は、
上記分岐信号の包絡線電圧を出力する第１の検波器と、
上記第１の検波器から出力された包絡線電圧をディジタル信号に変換するアナログディジタルコンバータと、
上記ディジタル信号をアドレスとし、当該アドレスに対応する振幅補償データを出力する振幅補償用記憶部と、
上記振幅補償用記憶部から出力された振幅補償データをアナログ信号に変換し、当該変換されたアナログ信号を上記第２の制御信号として出力するディジタルアナログコンバータと
で構成されていることを特徴とする請求項４に記載の歪補償装置。
【請求項７】
上記位相補償手段は、
上記分岐信号の包絡線電圧を出力する第１の検波器と、
上記第１の検波器から出力された包絡線電圧をディジタル信号に変換するアナログディジタルコンバータと、
上記ディジタル信号をアドレスとし、当該アドレスに対応する位相補償データを出力する位相補償用記憶部と、
上記位相補償用記憶部から出力された位相補償データをアナログ信号に変換し、当該変換されたアナログ信号を上記第３の制御信号として出力するディジタルアナログコンバータと
で構成されていることを特徴とする請求項４に記載の歪補償装置。
【請求項８】
入力された信号を主信号と分岐信号に分配する信号分配手段と、
制御端子を有すると共に、上記主信号が入力され、当該入力された信号と出力信号との位相差を当該制御端子に入力される第３の制御信号に従って変化させる第２の移相器と、
制御端子を有すると共に、上記第２の移相器の出力信号が入力され、当該入力された信号と出力信号との位相差を当該制御端子に入力される第１の制御信号に従って変化させる第１の移相器と、
制御端子を有すると共に、上記第１の移相器の出力信号が入力され、その増幅率を当該制御端子に入力される第２の制御信号に従って変化させる可変利得器と、
上記可変利得器の増幅率を変化させる際に生じる通過位相の変化を一定にするように、上記第２の制御信号を基にして上記第１の制御信号を生成し、当該第１の制御信号を上記第１の移相器の制御端子へ供給する位相制御部と、
上記可変利得器の後段に接続された電力増幅器が電力を増幅する際に生じる振幅歪を打ち消すように、上記分岐信号を基にして上記第２の制御信号を生成し、当該生成された第２の制御信号を上記可変利得器の制御端子へ供給する振幅補償手段と、
上記電力増幅器が電力を増幅する際に生じる位相歪を打ち消すように、上記位相制御部で生成した上記第１の制御信号を増幅または減衰させて出力し、当該出力された信号を上記第３の制御信号として上記第２の移相器の制御端子へ供給する位相補償手段と
を具えることを特徴とする歪補償装置。
【請求項９】
上記分岐信号の包絡線電圧を出力する第１の検波器と、
上記電力増幅手段から出力された信号の包絡線電圧を出力する第２の検波器と、
上記第１の検波器の出力と上記第２の検波器の出力との差分電圧を算出する差分電圧算出手段と、
上記差分電圧算出手段によって算出された上記差分電圧に応じて上記第２の制御信号を調整する適応補償制御手段と
を更に具えることを特徴とする請求項８に記載の歪補償装置。
【請求項１０】
上記振幅補償手段は、
上記分岐信号の包絡線電圧を出力する第１の検波器と、
上記第１の検波器から出力された包絡線電圧をディジタル信号に変換するアナログディジタルコンバータと、
上記ディジタル信号をアドレスとし、当該アドレスに対応する振幅補償データを出力する振幅補償用記憶部と、
上記振幅補償用記憶部から出力された振幅補償データをアナログ信号に変換し、当該変換されたアナログ信号を上記第２の制御信号として出力するディジタルアナログコンバータと
で構成されていることを特徴とする請求項８に記載の歪補償装置。
【請求項１１】
入力された信号を主信号と分岐信号に分配する信号分配手段と、
制御端子を有すると共に、上記主信号が入力され、当該入力された信号と出力信号との位相差を当該制御端子に入力される第１の制御信号に従って変化させる第１の移相器と、
制御端子を有すると共に、上記第１の移相器の出力信号が入力され、その増幅率を当該制御端子に入力される第２の制御信号に従って変化させる可変利得器と、
上記可変利得器の増幅率を変化させる際に生じる通過位相の変化を一定にし、かつ、上記可変利得器の後段に接続された電力増幅器が電力を増幅する際に生じる位相歪を打ち消すように、上記第２の制御信号を基にして上記第１の制御信号を生成し、当該第１の制御信号を上記第１の移相器の制御端子へ供給する位相制御部と、
上記電力増幅器が電力を増幅する際に生じる振幅歪を打ち消すように、上記分岐信号を基にして上記第２の制御信号を生成し、当該生成された第２の制御信号を上記可変利得器の制御端子へ供給する振幅補償手段と
を具えることを特徴とする歪補償装置。
【請求項１２】
上記分岐信号の包絡線電圧を出力する第１の検波器と、
上記電力増幅手段から出力された信号の包絡線電圧を出力する第２の検波器と、
上記第１の検波器の出力と上記第２の検波器の出力との差分電圧を算出する差分電圧算出手段と、
上記差分電圧算出手段によって算出された上記差分電圧に応じて上記第２の制御信号を調整する適応補償制御手段と
を更に具えることを特徴とする請求項１１に記載の歪補償装置。
【請求項１３】
上記振幅補償手段は、
上記分岐信号の包絡線電圧を出力する第１の検波器と、
上記第１の検波器から出力された包絡線電圧をディジタル信号に変換するアナログディジタルコンバータと、
上記ディジタル信号をアドレスとし、当該アドレスに対応する振幅補償データを出力する振幅補償用記憶部と、
上記振幅補償用記憶部から出力された振幅補償データをアナログデータに変換し、当該変換されたアナログデータを上記第２の制御信号として出力するディジタルアナログコンバータと
で構成されていることを特徴とする請求項１１に記載の歪補償装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は可変利得回路及び歪補償装置に関し、特に携帯電話機等の通信機器等に用いられる高周波電力増幅器に適用し得る可変利得回路及び歪補償装置である。
【従来の技術】
【０００２】
従来、携帯電話機を始めとするディジタル無線通信機器における高周波電力増幅器は、通話時に最も大きな消費電流を必要とするデバイスであり、その電力効率は当該携帯電話機の連続通話時間に非常に大きく影響する。
【０００３】
現在、市場に多く普及している携帯電話機は、ＷＥＢブラウザや動画再生機能等の携帯情報処理端末としての性質が色濃くなっている。このような携帯電話機に装着される内部デバイスとしては、カラーＬＣＤ（Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ）、高速アプリケーション処理チップの実装など増加の一途である。これは同時に携帯電話機における消費電力の増加を意味し、バッテリに対する負荷が年々非常に厳しいものとなりつつある。
【０００４】
その一方で携帯電話機に要求される連続通話時間は長時間化の一途をたどっており、当該携帯電話機における製品競争力の観点からは使用時間の減少は一切許されない状況である。
【０００５】
また近年、ディジタルセルラー無線通信システムでは通信速度及び通信容量を向上させる傾向にある。そのため、出力電力は増加する傾向にあり、これは端末の消費電力の増加を意味する。また、携帯電話機における高周波電力増幅器に求められる入出力特性の線形性も厳しくなっており、これは当該高周波電力増幅器における効率の向上を妨げている。
【０００６】
なぜならば一般に高周波電力増幅器は、効率を高めようとすると、入出力特性の非線形性が増し、出力信号に歪みが生じるという問題を有するからである。
【０００７】
このような高周波電力増幅器で発生する非線形性を補償する方法としては、例えば負帰還法、包絡線帰還法又はプレディストーション法等が挙げられる。ここで例えば負帰還法とは、高周波電力増幅器の出力信号を帰還させ、負帰還回路によって非線形歪を補償する方法である。
【０００８】
ここで具体的には、帰還信号を同相成分及び直交成分に分解するカルテジアンループ法がその一例として挙げられる。しかしながら負帰還法は、送信のためだけに復調器が必要になることや、負帰還回路での安定性に問題があることなどにより殆ど用いられていない。
【０００９】
またプレディストーション法（前置歪み回路）とは、高周波電力増幅器で発生する非線形歪を打ち消すようにあらかじめ歪ませた信号を当該高周波電力増幅器に入力する方法であり、その原理を以下説明する。
【００１０】
図９に高周波電力増幅器の代表的な入出力特性（振幅特性及び位相特性）を実線で示す。振幅特性では横軸の入力信号の電力Ｐｉｎ　が「Ｅ」である場合、その出力信号の電力は「Ｇ」となる。この場合、入力信号の包絡線の変動に伴い、その包絡線の振幅がコンプレッションしてしまうこととなり、出力信号が歪んでしまう。これを振幅歪という。
【００１１】
しかし、高周波電力増幅器における振幅特性が図中点線で示すような線形であるならば、入力信号の電力Ｐｉｎ　が「Ｅ」である場合、その出力信号の電力は「Ｇ′」となる。そこで実線で示された歪補償前の入出力特性に基づいて、入力信号の電力Ｐｉｎ　の「Ｅ」の代わりに「Ｅ′」を用いればその出力信号の電力は「Ｇ」となり、出力に振幅歪は生じない。そのためには、増幅器の前段で、入力信号を「Ｅ」か「Ｅ′」にまで予め増幅すればよい。これを振幅補償という。
【００１２】
一般に、高周波電力増幅器を高効率動作させようとすると、飽和領域に近い領域である２−３［ｄＢ］ゲインコンプレッションポイント近傍で動作させなくてはならない。このことはすなわち当該高周波電力増幅器の振幅特性にもよるが、振幅補償に必要な増幅利得すなわち「Ｅ′」−「Ｅ」の差分が少なくとも６〜１０［ｄＢ］以上必要ということになる。
【００１３】
また位相特性では、入力電力Ｐｉｎ　が「Ｅ」である場合、その出力信号と入力信号の位相差（通過位相）は「Ｄ」となる。この場合、入力信号の包絡線の変動にともない、通過位相が変動することとなり、出力信号は歪んでしまう。これを位相歪という。当該高周波電力増幅器の位相特性が無歪であるならば、その出力位相は本来「Ｄ″」となるはずである。
【００１４】
高周波増幅器の前段に通過位相特性が「Ｄ′」となる所定のデバイスを設置し、その出力信号を電力増幅器に入力すると、このデバイスと電力増幅器とをあわせた通過位相特性は図９「Ｄ″」となり、電力増幅器の出力には位相歪が生じないとこになる。これを位相補償という。
【００１５】
一般的に高周波電力増幅器は、経年変化や温度変化等により、その非線形特性が変化するため、歪補償についても高周波電力増幅器の特性変化に合わせて変化させなければならず、これを適応補償という。
【００１６】
【発明が解決しようとする課題】
ところで、上述のような振幅補償は、電力増幅器の前段に、制御信号に対応して利得を制御する装置、すなわち可変利得器を設置することにより、実現される。従来、可変利得器として、デュアルゲートＦＥＴ等がよく用いられてきた。ところが、一般に文献「ＩＥＩＣＥ　ＴＲＡＮ．ＥＬＥＣＴＲＯＮ．，ＶＯＬ．Ｅ８１−Ｃ，ＮＯ．１ＪＡＮ．１９８８，Ａｎ　ＭＭＩＣ　Ｖａｒｉａｂｌｅ−Ｇａｉｎ　Ａｍｐｌｉｆｉｅｒ　Ｕｓｉｎｇ　ａ　Ｃａｓｃｏｄｅ−Ｃｏｎｎｅｃｔｅｄ　ＦＥＴ　ｗｉｔｈ　Ｃｏｎｓｔａｎｔ　Ｐｈａｓｅ　Ｄｅｖｉａｔｉｏｎ」に記載してあるように、デュアルゲートＦＥＴの第２ゲート電圧（利得可変制御信号）を操作してしまうと、第２ゲート電圧にしたがって、通過位相特性が変動してしまう。
【００１７】
図１０は、あるデュアルゲートＦＥＴの第２ゲート電圧に対する利得特性と通過位相特性の測定図である。図１０より、このデュアルゲートＦＥＴは利得が９［ｄＢ］変動すると同時に、通過位相が１０度近くも変動してしまう。
【００１８】
このため、当該振幅補償動作、すなわち、可変利得器による利得の操作に伴い、可変利得器の通過位相も１０度近く変動してしまう。したがって可変利得器の出力信号に新たに位相歪が含まれてしまうこととなり上記位相補償が困難になる。本来電力増幅器で発生する歪を抑圧し、電力増幅器を高効率動作させるのが目的である歪補償が、その補償動作により却って出力信号に歪を生じさせてしまうという問題があった。
【００１９】
本発明は以上の点を考慮してなされたもので、振幅補償時の利得操作によって生じる位相歪を補償し得る簡易な構成の可変利得回路及び、当該可変利得回路の位相歪を補償しつつ全体としての歪を補償し得る歪補償装置を提案しようとするものである。
【００２０】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、制御端子を有すると共に、入力信号と出力信号との位相差を当該制御端子に入力される第１の制御信号に従って変化させる第１の移相器と、制御端子を有すると共に、第１の移相器の出力信号が入力され、その増幅率を当該制御端子に入力される第２の制御信号に従って変化させる可変利得器と、可変利得器の増幅率を変化させる際に生じる通過位相の変化を一定にするように、第２の制御信号を基にして第１の制御信号を生成し、当該第１の制御信号を第１の移相器の制御端子へ供給する位相制御部とを設けることにより、可変利得器による利得の操作に伴って生じる位相歪を第２の制御信号を基に生成した第１の制御信号により予め補償することができる。
【００２１】
また本発明においては、入力された信号を主信号と分岐信号に分配する信号分配手段と、制御端子を有すると共に、主信号が入力され、当該入力された信号と出力信号との位相差を当該制御端子に入力される第３の制御信号に従って変化させる第２の移相器と、制御端子を有すると共に、第２の移相器の出力信号が入力され、当該入力された信号と出力信号との位相差を当該制御端子に入力される第１の制御信号に従って変化させる第１の移相器と、制御端子を有すると共に、第１の移相器の出力信号が入力され、その増幅率を当該制御端子に入力される第２の制御信号に従って変化させる可変利得器と、可変利得器の増幅率を変化させる際に生じる通過位相の変化を一定にするように、第２の制御信号を基にして第１の制御信号を生成し、当該第１の制御信号を第１の移相器の制御端子へ供給する位相制御部と、可変利得器の後段に接続された電力増幅器が電力を増幅する際に生じる振幅歪を打ち消すように、分岐信号を基にして第２の制御信号を生成し、当該生成された第２の制御信号を可変利得器の制御端子へ供給する振幅補償手段と、電力増幅器が電力を増幅する際に生じる位相歪を打ち消すように、分岐信号を基にして第３の制御信号を生成し、当該生成された第３の制御信号を第２の移相器の制御端子へ供給する位相補償手段とを設けることにより、分岐信号を基に生成した第２の制御信号により可変利得器の利得の操作を行うと共に当該可変利得器の後段に接続された電力増幅器の振幅歪を打ち消し、第２の制御信号を基に生成した第１の制御信号により可変利得器の利得の操作に伴って生じる通過移相の変化を第１の移相器で一定にし、分岐信号を基に生成した第３の制御信号により電力増幅器が電力を増幅する際に生じる位相歪を第２の移相器で打ち消すことができるので、可変利得回路の位相歪を補償しつつ当該歪補償装置全体としての歪についても補償することができる。
【００２２】
さらに本発明においては、入力された信号を主信号と分岐信号に分配する信号分配手段と、制御端子を有すると共に、主信号が入力され、当該入力された信号と出力信号との位相差を当該制御端子に入力される第３の制御信号に従って変化させる第２の移相器と、制御端子を有すると共に、第２の移相器の出力信号が入力され、当該入力された信号と出力信号との位相差を当該制御端子に入力される第１の制御信号に従って変化させる第１の移相器と、制御端子を有すると共に、第１の移相器の出力信号が入力され、その増幅率を当該制御端子に入力される第２の制御信号に従って変化させる可変利得器と、可変利得器の増幅率を変化させる際に生じる通過位相の変化を一定にするように、第２の制御信号を基にして第１の制御信号を生成し、当該第１の制御信号を第１の移相器の制御端子へ供給する位相制御部と、可変利得器の後段に接続された電力増幅器が電力を増幅する際に生じる振幅歪を打ち消すように、分岐信号を基にして第２の制御信号を生成し、当該生成された第２の制御信号を可変利得器の制御端子へ供給する振幅補償手段と、電力増幅器が電力を増幅する際に生じる位相歪を打ち消すように、位相制御部で生成した第１の制御信号を増幅または減衰させて出力し、当該出力された信号を第３の制御信号として第２の移相器の制御端子へ供給する位相補償手段とを設けることにより、分岐信号を基に生成した第２の制御信号により可変利得器の利得の操作を行うと共に当該可変利得器の後段に接続された電力増幅器の振幅歪を打ち消し、第２の制御信号を基に生成した第１の制御信号により可変利得器の利得の操作に伴って生じる通過移相の変化を第１の移相器で一定にし、第１の制御信号を増幅又は減衰させることで生成した第３の制御信号により電力増幅器が電力を増幅する際に生じる位相歪を第２の移相器で打ち消すことができるので、回路構成の簡略化を図ると共に、可変利得回路の位相歪を補償しつつ当該歪補償装置全体としての歪についても補償することができる。
【００２３】
さらに本発明においては、入力された信号を主信号と分岐信号に分配する信号分配手段と、制御端子を有すると共に、主信号が入力され、当該入力された信号と出力信号との位相差を当該制御端子に入力される第１の制御信号に従って変化させる第１の移相器と、制御端子を有すると共に、第１の移相器の出力信号が入力され、その増幅率を当該制御端子に入力される第２の制御信号に従って変化させる可変利得器と、可変利得器の増幅率を変化させる際に生じる通過位相の変化を一定にし、かつ、可変利得器の後段に接続された電力増幅器が電力を増幅する際に生じる位相歪を打ち消すように、第２の制御信号を基にして第１の制御信号を生成し、当該第１の制御信号を第１の移相器の制御端子へ供給する位相制御部と、電力増幅器が電力を増幅する際に生じる振幅歪を打ち消すように、分岐信号を基にして第２の制御信号を生成し、当該生成された第２の制御信号を可変利得器の制御端子へ供給する振幅補償手段とを設けることにより、分岐信号を基に生成した第２の制御信号により可変利得器の利得の操作を行うと共に当該可変利得器の後段に接続された電力増幅器の振幅歪を打ち消し、第２の制御信号を基に生成した第１の制御信号により可変利得器の利得の操作に伴って生じる通過移相の変化を第１の移相器で一定にし、かつ電力増幅器が電力を増幅する際に生じる位相歪を第１の移相器で打ち消すことができるので、一段と回路構成の簡略化を図ると共に、可変利得回路の位相歪を補償しつつ当該歪補償装置全体としての歪についても補償することができる。
【００２４】
【発明の実施の形態】
以下、本発明の歪補償装置の実施の形態となる、適応歪補償装置について図面を参照して説明する。この適応歪補償装置は、ディジタル無線通信機器における送信用高周波電力増幅器（以下電力増幅器と記す）の歪を適応補償するものである。
【００２５】
（１）第１の実施例の説明
以下、図面を用いて、本発明の一実施の形態を詳述する。
【００２６】
先ず構成を説明する。図１は、本発明の第１の実施例を示すブロック図である。図１において、１００は本発明に係る可変利得回路を含んだ歪補償装置を表し、図に示される電力増幅器６に対して歪補償を施すものである。１００は、歪補償装置１及び適応補償部１０１によって構成されている。
【００２７】
図１において、６は、高周波信号Ｓ３ｒｆを入力とし、所望の大きさの電力まで増幅し、高周波信号Ｓ４ｒｆを出力する電力増幅器である。このとき該信号Ｓ４ｒｆには、当該電力増幅器６で生じる歪が含まれるが、以下で説明する歪補償を施すことにより、大幅に低減されるものである。
【００２８】
３は、入力端子２を介して入力された包絡線の変動を有する高周波信号Ｓｒｆを入力とし、高周波信号Ｓ１ｒｆと高周波信号Ｓ１１ｒｆに電力分配して出力するカプラである。ちなみに、電力の分配比については設計仕様に応じて適宜変更可能である。
【００２９】
４は、高周波信号Ｓ１ｒｆを入力とし、高周波信号Ｓ２ｒｆを出力する、第２の移相器であり、後述するディジタルアナログコンバータ（Ｄ／Ａコンバータ）１２の出力である制御信号ＰＤｃｏｍにより、高周波信号Ｓ２ｒｆと高周波信号Ｓ１ｒｆの位相差（通過位相）を変化させるものである。
【００３０】
５は、高周波信号Ｓ２ｒｆを入力とし、高周波信号Ｓ３ｒｆを出力とする、可変利得回路であり、後述するＤ／Ａコンバータ１３の出力である、制御信号ＡＡｃｏｍにより、通過位相を変動させずに利得を変化させるものである。
【００３１】
７は、電力増幅器の出力高周波信号Ｓ４ｒｆを入力とし、高周波信号Ｓ５ｒｆと高周波信号Ｓ６ｒｆに電力分配し出力するカプラである。
【００３２】
８は、カプラ３の出力である、包絡線変動を有する高周波信号Ｓ１１ｒｆを入力とし、高周波信号Ｓ１１ｒｆの包絡線の電力に対応した包絡線電圧Ｓ１１Ｖｅｎｖを出力する包絡線検波器である。
【００３３】
９は、包絡線電圧Ｓ１１Ｖｅｎｖを入力とし、包絡線電圧Ｓ１１Ｖｅｎｖをデジタイズし、ディジタル信号Ｖｄｉｇを出力するアナログディジタルコンバータ（Ａ／Ｄコンバータ）である。
【００３４】
１０は、ディジタル信号Ｖｄｉｇをアドレスとして入力し、位相補償用として予め格納されたデータから、上記アドレスに対応した位相補償データＰＤｃｏｍを出力する、位相歪補償用ルックアップテーブル（ＬＵＴ）を構成する位相補償用メモリである。
【００３５】
１１は、ディジタル信号Ｖｄｉｇをアドレスとして入力し、振幅補償用として予め格納されたデータから、上記アドレスに対応した振幅補償データＡＤｃｏｍを出力する、振幅歪補償用ルックアップテーブル（ＬＵＴ）を構成する振幅補償用メモリである。
【００３６】
１２は、ディジタル信号ＰＤｃｏｍを入力とし、ディジタル信号ＰＤｃｏｍをディジタルアナログ変換し、上記第２の移相器４の制御信号ＰＡｃｏｍを出力するディジタルアナログコンバータ（Ｄ／Ａコンバータ）である。
【００３７】
１３は、ディジタル信号ＡＤｃｏｍを入力とし、ディジタル信号ＡＤｃｏｍをディジタルアナログ変換し、上記可変利得回路５の制御信号ＡＡｃｏｍを出力するディジタルアナログコンバータ（Ｄ／Ａコンバータ）である。
【００３８】
１４は、上記カプラ７の出力である、包絡線変動を有する高周波信号Ｓ６ｒｆを入力とし、高周波信号Ｓ６ｒｆの包絡線の電力に対応する包絡線電圧Ｓ６Ｖｅｎｖを出力する包絡線検波器である。
【００３９】
１５は、上記包絡線検波器８の出力である包絡線電圧Ｓ１１Ｖｅｎｖと、上記包絡線検波器１４の出力である包絡線電圧Ｓ６Ｖｅｎｖを入力とし、包絡線電圧Ｓ１１Ｖｅｎｖと包絡線電圧Ｓ６ｅｎｖとの差分信号ＳＢ１を算出する減算器である。
【００４０】
１６は、上記差分信号ＳＢ１を入力とし、差分信号ＳＢ１に基づいて所定の処理を施すことにより得られた加減算値Ｄｉｆｆを算出し、上記ディジタル信号Ｖｄｉｇをアドレスとする上記振幅補償用メモリ１１内に格納されたデータに対して、上記加減算値Ｄｉｆｆを加減算する、適応補償制御部である。
【００４１】
２１は、高周波信号Ｓ２ｒｆを入力とし、高周波信号Ｓ２１ｒｆを出力とする第１の移相器であり、後述する位相制御部２３の出力である、制御信号Ｖ′ｃｏｎｔにより、その通過位相を変化させるものである。
【００４２】
２２は、高周波信号Ｓ２１ｒｆを入力とし、高周波信号Ｓ３ｒｆを出力とする可変利得器であり、上記Ｄ／Ａコンバータ１３の出力である制御信号ＡＡｃｏｍにより、その利得を変化させるものである。このとき、当該可変利得器２２の利得の操作に伴い、当該可変利得器２２は通過位相の変動を生じることとなり、その結果、該高周波信号Ｓ３ｒｆには、位相歪が含まれているが、後述する位相制御部２３と第１の移相器２１とで位相補償を行う事により、その位相歪は大幅に低減されるものである。
【００４３】
２３は、上記Ｄ／Ａコンバータ１３の出力である、制御信号ＡＡｃｏｍを入力とし、制御信号Ｖ′ｃｏｎｔ　を出力とする、位相制御部である。
【００４４】
適応歪補償装置１００の説明。
次に、適応歪補償装置１００を信号の流れに沿って説明する。
【００４５】
入力端子２に供給される、包絡線の変動を有する高周波信号Ｓｒｆはカプラ３に入力され、高周波信号Ｓ１ｒｆと高周波信号Ｓ１１ｒｆとに電力分配される。ここで、高周波信号Ｓ１１ｒｆは、高周波信号Ｓ１ｒｆに比べて十分小さな電力であり、高周波信号Ｓ１ｒｆと高周波信号Ｓｒｆの電力はほぼ等しい。高周波信号Ｓ１１ｒｆは、包絡線検波器８に入力され、包絡線電圧Ｓ１１ｅｎｖが検出される。包絡線電圧Ｓ１１ｅｎｖはＡ／Ｄコンバータ９で、デジタイズされる。
【００４６】
位相補償用メモリ１０には、後述する方法に従って、位相補償用データを予め算出し、格納しておく。上記Ａ／Ｄコンバータ９が出力したディジタル信号Ｖｄｉｇを位相補償用メモリ１０のアドレスとしてメモリアクセスし、位相補償用として予め格納されたデータから、該アドレスに対応した位相補償データＰＤｄｃｏｍを出力させ、これをＤ／Ａコンバータ１２でディジタルアナログ変換し、制御信号ＰＡｃｏｍを出力し、この制御信号ＰＡｃｏｍで第２の移相器４を制御する。
【００４７】
振幅補償用メモリ１１には、後述する方法に従って、振幅補償用データを予め算出し、格納しておく。上記Ａ／Ｄコンバータ９が出力したディジタル信号Ｖｄｉｇを振幅補償用メモリ１１のアドレスとして、メモリアクセスし、振幅補償用として予め格納されたデータから、該アドレスに対応した振幅補償データＡＤｃｏｍを出力させ、これをＤ／Ａコンバータ１３でディジタルアナログ変換し、制御信号ＡＡｃｏｍを出力し、この制御信号ＡＡｃｏｍで可変利得回路５を制御する。
【００４８】
電力増幅器６の出力に接続されたカプラ７は、電力増幅器６の出力高周波信号Ｓ４ｒｆを高周波信号Ｓ５ｒｆと高周波信号Ｓ６ｒｆに電力分配する。ここで、高周波信号Ｓ６ｒｆは高周波信号Ｓ５ｒｆに比べて十分小さな電力であり、高周波信号Ｓ５ｒｆと高周波信号Ｓ４ｒｆの電力はほぼ等しい。
【００４９】
高周波信号Ｓ５ｒｆは本装置１００の出力信号である。高周波信号Ｓ６ｒｆは包絡線検波器１４に入力され、包絡線電圧Ｓ６Ｖｅｎｖが検出される。包絡線電圧Ｓ６Ｖｅｎｖは、減算器１５の一方の入力となる。減算器１５のもう一方の入力には、包絡線検波器８で検出された、上記包絡線電圧Ｓ１１Ｖｅｎｖが供給される。
【００５０】
減算器１５は、上記二つの信号の電圧値を減算し、差分信号ＳＢ１を出力する。差分信号ＳＢ１は適応補償制御部１６へ入力される。適応補償制御部１６は入力された差分信号ＳＢ１に基づいて、後述する所定の処理を施し加減算値Ｄｉｆｆを算出する。そして、上記振幅補償用メモリ１１内の上記アドレスＶｄｉｇに対応したデータを取り出し、取り出したデータに上記加減算値Ｄｉｆｆを加減算し、その加減算の結果を再度アドレスＶｄｉｇに対応する振幅補償用メモリ１１にデータとして格納する。
【００５１】
入力信号Ｓｒｆは、カプラ３、第２の移相器４、可変利得回路５を通過し、電力増幅器６により増幅される。この間、高周波信号Ｓｒｆは、カプラ３による電力分配を経て、第２の移相器４および可変利得回路５により、位相および振幅が補償され、電力増幅器６に入力される。電力増幅器６の出力高周波信号Ｓ４ｒｆは、カプラ７にて電力分配され、出力端子より、高周波信号Ｓ５ｒｆが出力される。
【００５２】
次に、上記適応歪補償装置１００が行う、振幅補償、位相補償、適応補償について詳細に説明する。まず、振幅補償について説明する。
【００５３】
図９に、一般的な電力増幅器の入出力特性を示す。ここで、図９の横軸は、電力増幅器へ入力される高周波信号の電力（入力電力Ｐｉｎ）であり、縦軸は、電力増幅器の出力信号の電力および電力増幅器の通過位相を表す。
【００５４】
ここで、電力増幅器の入力信号としてたとえばＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ　Ｐｈａｓｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ）変調波のような、包絡線の変動を有する高周波信号を考える。この信号の包絡線の電力が、図９における、入力電力Ｐｉｎに対応する電力と考えてよい。出力についても同様である。
【００５５】
また、図１に示す適応歪補償装置１００において、上記入力電力Ｐｉｎは、入力端子２に供給される高周波信号Ｓｒｆの包絡線の電力に対応する。さらに、高周波信号Ｓｒｆをカプラ３によって電力分配された高周波信号Ｓ１１ｒｆの、包絡線検波器８を介して検波された包絡線電圧Ｓ１１Ｖｅｎｖは、上記高周波信号Ｓｒｆの包絡線の電力に対応する。ここで、図９において振幅特性と書かれた曲線は、電力増幅器の入出力電力特性を表す。
【００５６】
続いて、図７を用いて振幅補償について説明する。図７において横軸は図９と同様に、電力増幅器６に入力される高周波信号の包絡線の電力（入力電力Ｐｉｎ）である。電力増幅器６の振幅特性を図７（Ａ）で示す実線のグラフに表す。振幅補償は電力増幅器６の前段に可変利得回路５を設置し、可変利得回路５へ入力される制御信号ＡＡｃｏｍにより、当該可変利得回路５の利得を制御することにより実現される。
【００５７】
今、可変利得回路５の入力である高周波信号Ｓ２ｒｆの包絡線の電力が「Ａ」の大きさであったとすると、その包絡線の電力を「Ｂ」の大きさまで可変利得回路５において増幅する。すると、電力増幅器６の出力である高周波信号Ｓ４ｒｆ　の包絡線の電力はＰｏｕｔＡ′（＝ＰｏｕｔＢ）の大きさとなり、当該電力増幅器６の出力である高周波信号Ｓ４ｒｆ　は振幅歪を含まないことになる。これを振幅補償という。
【００５８】
図７（Ｂ）は、上述したような振幅補償動作を行う際に必要な可変利得回路５の利得ΔＧ（Ｐｉｎ）を示している。ここで、図７（Ｂ）の曲線が、「Ａ」を境に一定値となっているのは、当該「Ａ」において、振幅補償後の電力増幅器６の出力電力ＰｏｕｔＡ′が、既に電力増幅器６の飽和出力に達しているため、これ以上可変利得回路５の利得を増加させても、電力増幅器６の出力である高周波信号Ｓ４ｒｆの包絡線の電力は出力電力ＰｏｕｔＡ′以上にはならないからである。
【００５９】
次に、振幅補償を行う上で必要な、振幅補償用メモリ１１に格納する振幅補償データについて記す。適応歪補償装置１００（図１）において、入力電力Ｐｉｎは、可変利得回路５の入力である高周波信号Ｓ２ｒｆの包絡線の電力に対応する。高周波信号Ｓ２ｒｆの包絡線の電力は、入力端子２に供給される入力高周波信号Ｓｒｆの包絡線の電力とほぼ等しい。
【００６０】
なぜならば、可変利得回路５の前段にある第２の移相器４は、図４に示す構成で実現すると、電力をほぼ変動させないからである。また、第２の移相器４の前段にあるカプラ３においても、電力分配が、高周波信号Ｓ１ｒｆに比べて、高周波信号Ｓ１１ｒｆは十分小さくなるよう設定されているので、ほぼ高周波信号Ｓ１ｒｆの包絡線の電力は高周波信号Ｓｒｆの包絡線の電力に等しいからである。
【００６１】
高周波信号Ｓｒｆをカプラ３によって電力分配された高周波信号Ｓ１１ｒｆの包絡線の電力は、包絡線検波器８を介して包絡線電圧Ｓ１１Ｖｅｎｖとして検出される。当該包絡線電圧Ｓ１１Ｖｅｎｖは高周波信号Ｓｒｆの包絡線の電力にも対応し、また上記理由により、高周波信号Ｓ２ｒｆの包絡線の電力として読み直しても差し支えない。
【００６２】
ところで、振幅補償用メモリ１１に格納される振幅補償データＡＤｃｏｍはＤ／Ａコンバータ１３に入力された際に、制御信号ＡＡｃｏｍを出力するディジタルデータである。可変利得回路５の制御端子に制御信号ＡＡｃｏｍが印加されたときの可変利得器２２の利得をＧｖｇｃと表し、当該利得Ｇｖｇｃを示す関数をＧｖｇｃ（ＡＡｃｏｍ）と表す。
【００６３】
可変利得器２２としてデュアルゲートＦＥＴを用いた場合の利得Ｇｖｇｃの特性を図１０に示す。なお図１０において、デュアルゲートＦＥＴの第２ゲートに印加される制御電圧Ｖｇ２が、本文中の制御信号ＡＡｃｏｍにあたる。所望の振幅補償データＡＤｃｏｍを得るには、Ｇｖｇｃの逆関数Ｇ−１ｖｇｃを用いて、
【００６４】
【数１】
2004048502.tif 000003
【００６５】
とすればよい。
【００６６】
ここで、上述したように、上記入力電力Ｐｉｎは包絡線電圧Ｓ１１Ｖｅｎｖに対応するのであるから、（１）式は次式
【００６７】
【数２】
2004048502.tif 000004
【００６８】
となる。この制御信号ＡＡｃｏｍに対応するディジタルデータである振幅補償データＡＤｃｏｍを予め算出し、振幅補償用メモリ１１に格納する。
【００６９】
次に、位相補償について説明する。
図９の曲線Ｄは、一般的な電力増幅器の位相特性である。この位相特性Ｄを次式
【００７０】
【数３】
2004048502.tif 000005
【００７１】
と表すとき、図９に示す電力増幅器の位相特性を補償し、Ｄ″のような線形な位相特性を得るには、曲線Ｄ′に示す量の位相偏移を電力増幅器の前段で入力信号に加えればよい。これを位相補償という。
【００７２】
加えるべき位相偏移量φｐｄをφで表すと、次式
【００７３】
【数４】
2004048502.tif 000006
【００７４】
となる。
【００７５】
次に、位相補償を行う上で必要な、位相補償用メモリ１０に格納する位相補償データについて記す。図１に示す適応歪補償装置１００において、上記入力電力Ｐｉｎは、入力端子２に供給される高周波信号Ｓｒｆに対応する。高周波信号Ｓｒｆをカプラ３によって電力分配された高周波信号Ｓ１１ｒｆの包絡線の電力は、包絡線検波器８を介して包絡線電圧Ｓ１１Ｖｅｎｖとして検出され、上述した理由により、包絡線電圧Ｓ１１Ｖｅｎｖ　は、高周波信号Ｓｒｆの包絡線の電力に対応する。
【００７６】
ところで、第２の移相器４の制御端子に制御信号ＰＡｃｏｍが印加されたときに生ずる第２の移相器４の位相偏移量をφｓｈ（ＰＡｃｏｍ）と表す。所望の位相補償データＰＤｃｏｍを得るには、φｓｈの逆関数φ−１ｓｈを用いて、次式
ＰＡｃｏｍ＝φ−１ｓｈ（φｐｄ）
【００７７】
【数５】
2004048502.tif 000007
【００７８】
とすればよい。
【００７９】
ここで、前に記したように、入力電力Ｐｉｎは高周波信号Ｓｒｆに対応し、且つ高周波信号Ｓｒｆの包絡線の電力は包絡線電圧Ｓ１１Ｖｅｎｖに対応するのであるから、（５）式は次式
【００８０】
【数６】
2004048502.tif 000008
【００８１】
となる。この制御信号ＰＡｃｏｍに対応するディジタルデータＰＤｃｏｍを予め算出し、位相補償用メモリ１０に格納する。
【００８２】
次に上記適応歪補償装置１００が行う、適応補償動作について説明する。一般的に高周波電力増幅器は、経年変化や温度変化等により、その特性が変化するため、歪補償器の動作についても高周波電力増幅器の特性変化に合わせて変化させなければならない。これを適応補償という。
【００８３】
上記に示した振幅補償により、振幅補償用メモリ１１からデータを読み出すだけの動作でも、電力増幅器６の振幅歪は補償される。ところが、温度等に変動が現れた場合、この補償では不完全となり、その変動に対応する機構が必要となる。
【００８４】
既に述べたように、電力増幅器６の出力である高周波信号Ｓ４ｒｆの一部はカプラ７を介して高周波信号Ｓ６ｒｆへと電力分配される。高周波信号Ｓ６ｒｆは、包絡線検波器１４に入力され、高周波信号Ｓ６ｒｆの包絡線の電力に対応する、包絡線電圧Ｓ６Ｖｅｎｖを得る。この包絡線電圧Ｓ６Ｖｅｎｖと、上記高周波信号Ｓｒｆの包絡線の電力に対応する包絡線電圧Ｓ１１Ｖｅｎｖとが、減算器１５に入力され、包絡線電圧Ｓ６Ｖｅｎｖと包絡線電圧Ｓ１１Ｖｅｎｖの差分信号ＳＢ１が算出される。
【００８５】
ここで、カプラ７での電力分配比を、カプラ３での電力分配比より、電力増幅器６の線形利得の分だけ、大きく設定しておく。たとえば、カプラ３の電力分配比がＳ１１ｒｆ−Ｓ１ｒｆ＝−２０ｄＢであり、かつ、電力増幅器６の線形利得が２５ｄＢであるとする。カプラ７での電力分配比は、Ｓ６ｒｆ−Ｓ５ｒｆ＝−２０−２５＝−４５ｄＢとなるように設定しておく。
【００８６】
または、カプラ３とカプラ７に同じ電力分配比のものを用いた場合は、カプラ７と包絡線検波器１４との間に、適当な量のアッテネータを挿入する。たとえば、カプラ３、７の電力分配比が共に−２０ｄＢである場合には、カプラ７と包絡線検波器１４との間に２５ｄＢのアッテネータを挿入する。
【００８７】
もし振幅補償が正常に行われていた場合、振幅歪は生じていないので、差分信号ＳＢ１はゼロとなる。ところが、温度等の変化により、電力増幅器６の振幅特性が変化してしまうと、振幅補償用メモリ１１に格納されたデータによる補償と、実際に必要な補償との間に差が生じ、電力増幅器６の出力信号Ｓ４ｒｆに振幅歪が残留してしまう。すなわち、包絡線電圧Ｓ１１Ｖｅｎｖと包絡線電圧Ｓ６Ｖｅｎｖとの差分信号ＳＢ１がゼロにならない。
【００８８】
そこで、適応補償制御部１６が、差分信号ＳＢ１から正しい振幅補償データを算出し、振幅補償用メモリ１１の内容を更新する。具体的には、適応補償制御部１６は、入力された差分信号ＳＢ１を受け、加減算値Ｄｉｆｆを算出する。
【００８９】
そして、上記ディジタルデータＶｄｉｇで表されるアドレスに対応したデータを、上記振幅補償用メモリ１１から取り出し、当該取り出したデータに上記加減算値Ｄｉｆｆを加減算し、その加減算の結果を、再度振幅補償用メモリ１１内の上記ディジタルデータＶｄｉｇで表されるアドレスに対応したブロックにデータとして格納する。
【００９０】
なお、この場合のアルゴリズムとして、最も簡易な一実現方法として、差分信号ＳＢ１の符号を検出し、当該符号が正であれば振幅補償が過剰であると判断して、加減算値Ｄｉｆｆとして、−１ビットを算出し、負であれば振幅補償が不足であると判断して＋１ビットを算出する方法が考えられる。この場合、減算器１５としては、単純な電圧比較器を準備すれば符号を判定することができ、また適応補償制御部１６の論理回路やデータバス構成も単純化できる。
【００９１】
次に、請求項１、２に記載した可変利得回路５の動作について説明する。既に述べたように、可変利得回路５では、包絡線の変動を有する高周波信号Ｓｒｆの包絡線の電力に対応して、利得ΔＧだけ増幅しなければならない。従来の技術の項に述べたように、従来の可変利得器は利得を変化させる際に、通過位相も変動してしまう。
【００９２】
これは、当該振幅補償動作に伴い、可変利得器の出力信号に新たに位相歪が含まれてしまうこととなり、上記位相補償データの作成が困難になる。そこで、本発明における可変利得回路５では、一般の可変利得器が、利得を変化させる際に、位相歪が生じてしまう問題を解決する。
【００９３】
この利得可変回路５は可変利得器２２と第１の移相器２１と位相制御部２３からなる。可変利得器２２はその制御信号ＡＡｃｏｍにより、その利得を変化させる。制御信号ＡＡｃｏｍに伴い、可変利得器２２が利得を変化させる際に生じる位相歪をφｖｇｃ（ＡＡｃｏｍ）とする。
【００９４】
可変利得器２２の位相歪を補償するには第１の移相器２１において、当該第１の位相器２１の入力高周波信号Ｓ２ｒｆに対して、−φｖｇｃだけ位相偏移させた高周波信号Ｓ２１ｒｆを出力させればよい。
【００９５】
いま、第１の移相器２１の制御端子に入力される制御信号をＶ′ｃｏｎｔとし、制御信号Ｖ′ｃｏｎｔに対応する、第１の移相器２１の位相偏移量をφｓｈ（Ｖ′ｃｏｎｔ）とする。すると、可変利得器２２に制御信号ＡＡｃｏｍが入力されたとき、第１の移相器２１に入力すべき制御信号Ｖ′ｃｏｎｔは、φｓｈの逆関数φ−１ｓｈを用いて次式
【００９６】
【数７】
2004048502.tif 000009
【００９７】
とすればよい。すなわち、位相制御部２３は制御信号ＡＡｃｏｍを入力とし、（７）式に従い、制御信号Ｖ′ｃｏｎｔを算出し出力すればよい。
【００９８】
ところで、第２の移相器４、第１の移相器２１の一回路構成を図４に示す。ここでは当該第２の移相器４および第１の移相器２１の回路構成は共通する。図４において、２１ａは直流カットのコンデンサ、２１ｂは制御信号Ｖ′ｃｏｎｔの電圧に従ってその容量値が変化するバラクタダイオード、２１ｃはＲＦアイソレーション用の抵抗である。
【００９９】
図５は、図４に示した構成の移相器における、制御信号Ｖｃｏｎｔの電圧に対する通過位相特性を示す。図５より明らかなように、制御信号Ｖｃｏｎｔの電圧を変化させたとき、通過位相は制御信号Ｖｃｏｎｔの電圧に比例して変化している。本構成の移相器の場合、上記（７）式で表した逆関数φ−１ｓｈは、適当な定数ｋを用いて−ｋとなるので、上記制御信号Ｖ′ｃｏｎｔは、次式、
【０１００】
【数８】
2004048502.tif 000010
【０１０１】
と表せることとなる。
【０１０２】
また、可変利得回路５の回路構成として例えば２通り考えることができ、それぞれ図２及び図３を用いて順に説明する。図２において、位相制御部２３Ａは、反転増幅器によって実現されている。この構成は、上記利得可変器２２の制御信号ＡＡｃｏｍに対する位相特性φｖｇｃ（ＡＡｃｏｍ）が図１０に示すように、ほぼ制御信号に対して比例する場合に有効である。
【０１０３】
図３において、位相制御部２３Ｂは、Ａ／Ｄコンバータ２５、位相補償用メモリ２６、Ｄ／Ａコンバータ２７にて構成されている。Ａ／Ｄコンバータ２５は、制御信号ＡＡｃｏｍを入力とし、制御信号ＡＡｃｏｍをデジタイズし、ディジタル信号ＡＡＤｃｏｍを出力する。
【０１０４】
位相補償用メモリ２６は、ディジタル信号ＡＡＤｃｏｍをアドレスとして入力し、位相補償用として予め格納されたデータから、上記アドレスに対応した位相補償データＡＡＰｃｏｍを出力する、位相補償用ルックアップテーブルを構成する。
【０１０５】
Ｄ／Ａコンバータ２７は、位相補償データＡＡＰｃｏｍを入力とし、位相補償データＡＡＰｃｏｍをディジタルアナログ変換し、上記第１の移相器２１の制御信号Ｖ′ｃｏｎｔを出力する。
【０１０６】
即ち位相制御部２３Ｂでは、（７）式を用いて算出される制御信号Ｖ′ｃｏｎｔを予め算出し位相補償用メモリ２６に格納しておくのであるが、ここで当該位相補償用メモリ２６に格納されるのは、Ｄ／Ａコンバータ２７に入力された際に制御信号Ｖ′ｃｏｎｔを出力するディジタルデータＡＡＰｃｏｍである。すなわち、図３に示す位相制御部２３Ｂでは、図２に示す位相制御部２３Ａに比べ、より細やか、且つ正確に位相補償し得るようなされている。
【０１０７】
以下、第１の実施例の構成をまとめる。適応歪補償装置１００では、包絡線の変動を有する高周波信号Ｓｒｆをカプラ３により電力分配した高周波信号Ｓ１１ｒｆに基づいてディジタル信号Ｖｄｉｇを得る。当該ディジタル信号Ｖｄｉｇをアドレスとして振幅補償用メモリ１１から読み出した振幅補償データＡＤｃｏｍをＤ／Ａコンバータ１３にてＤ／Ａ変換を施すことにより、制御信号ＡＡｃｏｍを可変利得回路５へ出力する。
【０１０８】
これにより可変利得回路５は、制御信号ＡＡｃｏｍに従ってその利得を変化させ、電力増幅器６において発生する振幅歪を補償する。また、このときの可変利得器２２の利得の変化に伴って生じる位相歪を制御信号ＡＡｃｏｍに基づいて生成した制御信号Ｖ′ｃｏｎｔを用いて第１の移相器２１により補償することができる。
【０１０９】
また、当該ディジタル信号Ｖｄｉｇをアドレスとして、位相補償用メモリ１０から読み出した位相補償データＰＤｃｏｍをＤ／Ａコンバータ１２にてＤ／Ａ変換を施すことにより、制御信号ＰＡｃｏｍを第２の移相器４へ出力する。これにより、第２の移相器４は制御信号ＰＡｃｏｍに従ってその通過位相を所望の量だけ偏移させ、電力増幅器６において発生する位相歪を補償する。
【０１１０】
また、適応補償部１０１では、包絡線検波器８からの包絡線電圧Ｓ１１Ｖｅｎｖと、包絡線検波器１４からの包絡線電圧Ｓ６Ｖｅｎｖとの差分信号ＳＢ１に応じて最適な振幅補償データを算出し、振幅歪補償用メモリ１１の内容を適応的に更新するようにしたことにより、温度変化等により電力増幅器６の振幅特性が変化した場合でも、常に最適な振幅補償を実現することができる。
【０１１１】
以上の構成により本装置１００は、可変利得回路５で必ず発生してしまう位相歪をも効果的に補償し、かつ適応補償を行うことにより常に最適な振幅補償を行うことができ、かくして電力増幅器６において発生する歪を効果的に補償することができる。
【０１１２】
（２）第２の実施の形態
本発明の第２の実施例を示すブロック図を図６に示す。なお、図１との対応部分には同一符号を付してある。図６において、２００は本発明に係る可変利得回路を含んだ適応歪補償装置を表し、図６に示される電力増幅器６に対して歪補償を施すものである。適応歪補償装置２００は、歪補償装置２０及び適応補償部２０１によって構成されている。
【０１１３】
先ず構成について説明する。ここでは図１と異なる構成部分だけを説明し、他は省略する。この適応歪補償装置２００の歪補償装置２０は、位相補償用メモリ１０及びＤ／Ａコンバータ１２（図１）を有さず、代わりに第２の位相補償部２９が新たに設けられた構成となっている。この位相補償部２９は、位相制御部２３Ａから第１の移相器２１へ出力される制御信号Ｖ′ｃｏｎｔを入力とし、制御信号Ｖ′Ａｃｏｎｔを生成し、第２の移相器４へ出力するものである。
【０１１４】
続いて、適応歪補償装置２００が行う位相補償について詳細に説明する。なお、振幅補償、適応補償については適応歪補償装置１００と同様の処理であるため、ここでは説明を省略する。
【０１１５】
第２の移相器４において加えるべき位相偏移量φｐｄをφで表すと、上述の（４）式に示すようになる。ところで第２の実施例における適応歪補償装置２００では、第１の実施例における適応歪補償装置１００とは異なり、位相歪補償用メモリ１０及びディジタルアナログコンバータ１２を有していない。位相補償を司るのは位相補償部２９である。位相補償部２９は、位相制御部２３Ａから第１の移相器２１へ出力される制御信号Ｖ′ｃｏｎｔを基に、第２の移相器４に供給するべき所望の制御信号Ｖ′Ａｃｏｎｔを生成する。
【０１１６】
続いて、位相補償部２９が生成する、所望の制御信号Ｖ′Ａｃｏｎｔについて説明する。図７（Ａ）に示すように、入力高周波信号Ｓｒｆの包絡線の電力が「Ａ」だったとき、振幅補償を行うと、電力増幅器６に入力される高周波信号Ｓ２２ｒｆの包絡線の電力は可変利得回路５によって「Ｂ」まで増幅されている。
【０１１７】
このとき、電力増幅器６の出力である高周波信号Ｓ４ｒｆと高周波信号Ｓ２ｒｆとの位相差（通過位相）は、ＰＭ＿Ａではなく、ＰＭ＿Ｂ（＝ＰＭ＿Ａ′）まで歪んでしまっている。すなわち、振幅補償を行うことにより、通過位相特性φ（Ｐｉｎ）の形状が、点線部に示すφ′（Ｐｉｎ）のような急峻な特性となってしまっている。
【０１１８】
このとき、制御信号Ｖ′Ａｃｏｎｔとして、上述した逆関数φ−１ｓｈを用いて、次式
【０１１９】
【数９】
2004048502.tif 000011
【０１２０】
を得ればよい。
【０１２１】
図４に示す構成の移相器を用いる場合、（９）式は次式
【０１２２】
【数１０】
2004048502.tif 000012
【０１２３】
となる。ところで、図７（Ｂ）は、振幅補償動作を行う際に必要な可変利得回路５の利得ΔＧ（Ｐｉｎ）である。図７（Ａ）、（Ｂ）より明らかなように、φ′（Ｐｉｎ）の曲線形状とΔＧ（Ｐｉｎ）の曲線形状は相似である。
【０１２４】
このとき、上述したように、ＡＡｃｏｍ（Ｐｉｎ）＝Ｇ−１ｖｇｃ（ΔＧ（Ｐｉｎ））である。ところで、図１０より明らかなように、Ｇｖｇｃ（ＡＡｃｏｍ）は単調増加であるので、その逆関数Ｇ−１ｖｇｃも単調増加となる。すなわち、ＡＡｃｏｍ（Ｐｉｎ）の曲線形状とΔＧ（Ｐｉｎ）の曲線形状が相似となる。これを図７（Ｂ）、（Ｃ）に示す。
【０１２５】
図６において、可変利得回路５の構成は、反転増幅器２３Ａである。よって、図７（Ｃ）に示すように、制御信号Ｖ′ｃｏｎｔ（Ｐｉｎ）はＡＡｃｏｍ（Ｐｉｎ）を反転した信号である。よって、制御信号Ｖ′ｃｏｎｔ（Ｐｉｎ）とＡＡｃｏｍ（Ｐｉｎ）もまた、相似な曲線形状となっている。
【０１２６】
以上をまとめると、関数の曲線形状が相似であることを記号〜で表すと、φ′（Ｐｉｎ）〜ΔＧ（Ｐｉｎ）〜ＡＡｃｏｍ（Ｐｉｎ）〜Ｖ′ｃｏｎｔ（Ｐｉｎ）となる。これら４つの関数の曲線形状はすべて相似であることが示された。また、上述の（８）式より、次式
【０１２７】
【数１１】
2004048502.tif 000013
【０１２８】
である。
【０１２９】
すなわち、Ｖ′Ａｃｏｎｔ（Ｐｉｎ）とＶ′ｃｏｎｔ（Ｐｉｎ）の曲線形状は相似であり、制御信号Ｖ′Ａｃｏｎｔ（Ｐｉｎ）と制御信号Ｖ′ｃｏｎｔ（Ｐｉｎ）はその大きさを除いて同様な曲線形状となっている。この性質を利用して、図６では位相制御部２９は増幅器で実現してある。位相制御部２９は、制御信号Ｖ′ｃｏｎｔ（Ｐｉｎ）を適当な大きさまで、増幅または減衰することにより、制御信号Ｖ′Ａｃｏｎｔ（Ｐｉｎ）を生成し、第２の移相器４へと出力している。
【０１３０】
以上、第２の実施例をまとめる。適応歪補償装置２００では、包絡線の変動を有する高周波信号Ｓｒｆをカプラ３により電力分配した高周波信号Ｓ１１ｒｆに基づいてディジタル信号Ｖｄｉｇを得る。当該ディジタル信号Ｖｄｉｇをアドレスとして振幅補償用メモリ１１から読み出した振幅補償データＡＤｃｏｍをＤ／Ａコンバータ１３にてＤ／Ａ変換を施すことにより、制御信号ＡＡｃｏｍを可変利得回路５へ出力する。
【０１３１】
これにより可変利得回路５は、制御信号ＡＡｃｏｍに従ってその利得を変化させ、電力増幅器６において発生する振幅歪を補償する。また、このときの利得の操作に伴って生じる位相歪を制御電圧ＡＡｃｏｍに基づいて生成した制御信号Ｖ′ｃｏｎｔを用いて第１の移相器２１により補償することができる。
【０１３２】
位相制御部２９は、上述した相似関係を利用して、制御信号Ｖ′Ａｃｏｎｔを生成し、第２の移相器４へ出力する。これにより、第２の移相器４は制御信号Ｖ′Ａｃｏｎｔに従って所望の量だけ位相を偏移させ、電力増幅器６において発生する位相歪を補償する。
【０１３３】
また、適応補償部２０１では、包絡線検波器８からの包絡線電圧Ｓ１１Ｖｅｎｖと、包絡線検波器１４からの包絡線電圧Ｓ６Ｖｅｎｖとの差分信号ＳＢ１に応じて最適な振幅補償データを算出し、振幅補償用メモリ１１の内容を適応的に更新するようにしたことにより、温度変化等により電力増幅器６の振幅特性が変化した場合でも、常に最適な振幅補償を実現することができる。
【０１３４】
以上の構成により、本装置２００は可変利得器２２で必ず発生してしまう位相歪をも効果的に補償し、かつ適応補償を行うことにより常に最適な振幅補償を行うことができ、かくして電力増幅器６において発生する歪を効果的に補償することができる。
【０１３５】
また、第１の実施例に比べてメモリとＤ／Ａコンバーターを省略した、より簡易な構成となっているので、回路規模と消費電流が削減される。本実施例は、回路サイズと消費電流の小ささが商品力向上に大きく寄与する携帯電話端末により適した構成となっている。
【０１３６】
（３）第３の実施の形態
本発明の第３の実施例を示すブロック図を図８に示す。なお、図６との対応部分には同一符号を付してある。図８において、３００は本発明に係る可変利得回路を含んだ適応歪補償装置を表し、図８に示される電力増幅器６に対して歪補償を施すものである。３００は、歪補償装置３０及び適応補償部３０１によって構成されている。
【０１３７】
先ず構成について説明する。ここでは図６と異なる構成部分だけを説明し、他は省略する。この適応歪補償装置３００の歪補償装置３０は、第２の実施例２から第２の位相器４を取り除き、また、可変利得回路３１は、図２に示した可変利得回路と同様の構成となっている。ただし位相制御部２３Ａの信号増幅利得や、第１の移相器３２の位相偏移量のいずれか、若しくは両方が第２の実施例の場合に比べてより大きいものに変更したものとなっている。
【０１３８】
適応歪補償装置３００が行う位相補償について説明する。ちなみに、振幅補償、適応補償については適応歪補償装置１００、２００と同様の処理であるため、ここでは説明を省略する。
【０１３９】
適応歪補償装置３００では、電力増幅器６において発生する位相歪と、振幅補償によって生じる可変利得器２２が発生する位相歪を一つの第１の移相器３２と、位相制御部２３Ａによって補償するのである。
【０１４０】
続いて、位相制御部２３Ａが、どのように所望の位相補償制御信号Ｖ′ｃｏｎｔを生成するか説明する。以下では、図１０に示すように、制御信号である第２ゲート電圧Ｖｇ２に従って利得を変化させる際に、通過位相が単調に変動してしまうような可変利得器２２を用いた場合を考える。この通過位相の変動をＰＭ（Ｖｇ２）と表す。
【０１４１】
今、適応歪補償装置３００では第２ゲート電圧Ｖｇ２は図７（Ｃ）に示したＡＡｃｏｍ（Ｐｉｎ）である。このとき、高周波信号Ｓ４ｒｆと高周波信号Ｓ２１ｒｆとの位相差（通過位相）をφ３（Ｐｉｎ）と表す。このとき、位相差φ３は、ＰＭ（Ｖｇ２）とＡＡｃｏｍ（Ｐｉｎ）の合成関数で表され、次式
【０１４２】
【数１２】
2004048502.tif 000014
【０１４３】
である。
【０１４４】
φ３（Ｐｉｎ）の曲線形状を図７（Ｄ）に示す。明らかにφ３（Ｐｉｎ）はＡＡｃｏｍ（Ｐｉｎ）と相似な曲線形状となっている。よって、本装置３００では、第２の実施例の項で説明したように、振幅補償時の振幅補償の制御信号ＡＡｃｏｍ（Ｐｉｎ）の曲線形状と振幅補償時に生じている補償すべき位相歪特性φ３（Ｐｉｎ）の曲線形状が相似であることを利用し、位相制御部２３Ａにおいて、第１の移相器３２の制御信号Ｖ″ｃｏｎｔを生成する。
【０１４５】
具体的には、上述した逆関数φ−１ｓｈを用いて、次式
【０１４６】
【数１３】
2004048502.tif 000015
【０１４７】
を得ればよい。図４に示す構成の移相器を用いる場合、（１３）式は次式
【０１４８】
【数１４】
2004048502.tif 000016
【０１４９】
となる。
【０１５０】
図７（Ｃ）、（Ｄ）より明らかなように、ＡＡｃｏｍ（Ｐｉｎ）とφ３（Ｐｉｎ）の曲線形状は相似であるので、適当な定数をｍとおくとき、次式
【０１５１】
【数１５】
2004048502.tif 000017
【０１５２】
と算出すればよい。
【０１５３】
このとき、位相補償に用いる第１の移相器３２の回路構成は第２の実施例の場合と同様なものを用いるのだが、位相補償に必要な位相偏移量は第２の実施例の時に比べて大きいので、第１の移相器３２の位相偏移量を増加させて使用する。これを実現するには、位相制御部２３Ａでの信号増幅利得を第２の実施例の場合より大きく調整する、もしくは、第１の移相器３２を位相偏移量が大きいものに変更すればよい。
【０１５４】
以上の構成により、適応歪補償装置３００は、第２の実施例における適応歪補償装置２００に比べて一段と簡易な回路構成で、電力増幅器６で発生する歪、および可変利得器２２にて発生する位相歪を効果的に補償することができる。これは、回路規模の削減と消費電流の減少を意味し、とりわけ、回路サイズと消費電流の小ささが、商品力向上に大きく寄与する携帯電話端末により適した構成となっている。
【０１５５】
（４）他の実施の形態
なお上述の第１〜第３の実施の形態においては、可変利得回路５及び３１を適応歪補償装置１００、２００及び３００に適用するようにした場合について述べたが、本発明はこれに限らず、ゲインと位相をそれぞれ個別に調整することが必要なフェーズドアレイアンテナに適用するようにしても良い。
【０１５６】
また上述の第１〜第３の実施の形態においては、適応補償部１０１、２０１及び３０１の減算回路１５を用いて適応補償を行うようにした場合について述べたが、本発明はこれに限らず、温度環境等の変化が生じない場合には適応補償部１０１、２０１及び３０１を設けることなく適応補償を行わないようにしても良い。これにより適応歪補償装置１００、２００及び３００としては一段と回路構成を簡略化することができる。
【０１５７】
さらに上述の第１の実施例においては、信号分配手段としてのカプラ３と、第２の移相器としての第２の移相器４と、第１の移相器としての第１の移相器２１と、可変利得器としての可変利得器２２と、位相制御部としての位相制御部２３と、振幅補償手段としての包絡線検波器８、アナログディジタルコンバータ９、振幅補償用メモリ１１及びディジタルアナログコンバータ１３と、位相補償手段としての包絡線検波器８、アナログディジタルコンバータ９、位相歪補償用メモリ１０及びディジタルアナログコンバータ１２とによって本発明の歪補償装置としての適応歪補償装置１００を構成するようにした場合について述べたが、本発明はこれに限らず、この他種々の信号分配手段、第２の移相器、第１の移相器、可変利得器、位相制御部、振幅補償手段及び位相補償手段によって適応歪補償装置１００を構成するようにしても良い。
【０１５８】
さらに上述の第２の実施例においては、信号分配手段としてのカプラ３と、第２の移相器としての第２の移相器４と、第１の移相器としての第１の移相器２１と、可変利得器としての可変利得器２２と、位相制御手段としての位相制御部２３Ａと、振幅補償手段としての包絡線検波器８、アナログディジタルコンバータ９、振幅補償用メモリ１１及びディジタルアナログコンバータ１３と、位相補償手段としての移相補償部２９とによって本発明の歪補償装置としての適応歪補償装置２００を構成するようにした場合について述べたが、本発明はこれに限らず、この他種々の信号分配手段、第２の移相器、第１の移相器、可変利得器、位相制御部、振幅補償手段及び位相補償手段とによって適応歪補償装置２００を構成するようにしても良い。
【０１５９】
さらに上述の第３の実施例においては、信号分配手段としてのカプラ３と、第１の移相器としての第１の移相器３２と、可変利得器としての可変利得器２２と、位相制御部としての位相制御部２３Ａと、振幅補償手段としての包絡線検波器８、アナログディジタルコンバータ９、振幅補償用メモリ１１及びディジタルアナログコンバータ１３とによって本発明の歪補償装置としての適応歪補償装置３００を構成するようにした場合について述べたが、本発明はこれに限らず、この他種々の信号分配手段、第１の移相器、可変利得器、位相制御部及び振幅補償手段によって適応歪補償装置３００を構成するようにしても良い。
【０１６０】
【発明の効果】
以上の構成によれば、制御端子を有すると共に、入力信号と出力信号との位相差を当該制御端子に入力される第１の制御信号に従って変化させる第１の移相器と、制御端子を有すると共に、第１の移相器の出力信号が入力され、その増幅率を当該制御端子に入力される第２の制御信号に従って変化させる可変利得器と、可変利得器の増幅率を変化させる際に生じる通過位相の変化を一定にするように、第２の制御信号を基にして第１の制御信号を生成し、当該第１の制御信号を第１の移相器の制御端子へ供給する位相制御部とを設けることにより、可変利得器による利得の操作に伴って生じる位相歪を第２の制御信号を基に生成した第１の制御信号により予め補償することができ、かくして振幅補償時の利得操作によって生じる位相歪を補償し得る可変利得回路を実現できる。
【０１６１】
また本発明によれば、入力された信号を主信号と分岐信号に分配する信号分配手段と、制御端子を有すると共に、主信号が入力され、当該入力された信号と出力信号との位相差を当該制御端子に入力される第３の制御信号に従って変化させる第２の移相器と、制御端子を有すると共に、第２の移相器の出力信号が入力され、当該入力された信号と出力信号との位相差を当該制御端子に入力される第１の制御信号に従って変化させる第１の移相器と、制御端子を有すると共に、第１の移相器の出力信号が入力され、その増幅率を当該制御端子に入力される第２の制御信号に従って変化させる可変利得器と、可変利得器の増幅率を変化させる際に生じる通過位相の変化を一定にするように、第２の制御信号を基にして第１の制御信号を生成し、当該第１の制御信号を第１の移相器の制御端子へ供給する位相制御部と、可変利得器の後段に接続された電力増幅器が電力を増幅する際に生じる振幅歪を打ち消すように、分岐信号を基にして第２の制御信号を生成し、当該生成された第２の制御信号を可変利得器の制御端子へ供給する振幅補償手段と、電力増幅器が電力を増幅する際に生じる位相歪を打ち消すように、分岐信号を基にして第３の制御信号を生成し、当該生成された第３の制御信号を第２の移相器の制御端子へ供給する位相補償手段とを設けることにより、分岐信号を基に生成した第２の制御信号により可変利得器の利得の操作を行うと共に当該可変利得器の後段に接続された電力増幅器の振幅歪を打ち消し、第２の制御信号を基に生成した第１の制御信号により可変利得器の利得の操作に伴って生じる通過移相の変化を第１の移相器で一定にし、分岐信号を基に生成した第３の制御信号により電力増幅器が電力を増幅する際に生じる位相歪を第２の移相器で打ち消すことができるので、可変利得回路の位相歪を補償しつつ当該歪補償装置全体としての歪についても補償し得る歪補償装置を実現できる。
【０１６２】
さらに本発明によれば、入力された信号を主信号と分岐信号に分配する信号分配手段と、制御端子を有すると共に、主信号が入力され、当該入力された信号と出力信号との位相差を当該制御端子に入力される第３の制御信号に従って変化させる第２の移相器と、制御端子を有すると共に、第２の移相器の出力信号が入力され、当該入力された信号と出力信号との位相差を当該制御端子に入力される第１の制御信号に従って変化させる第１の移相器と、制御端子を有すると共に、第１の移相器の出力信号が入力され、その増幅率を当該制御端子に入力される第２の制御信号に従って変化させる可変利得器と、可変利得器の増幅率を変化させる際に生じる通過位相の変化を一定にするように、第２の制御信号を基にして第１の制御信号を生成し、当該第１の制御信号を第１の移相器の制御端子へ供給する位相制御部と、可変利得器の後段に接続された電力増幅器が電力を増幅する際に生じる振幅歪を打ち消すように、分岐信号を基にして第２の制御信号を生成し、当該生成された第２の制御信号を可変利得器の制御端子へ供給する振幅補償手段と、電力増幅器が電力を増幅する際に生じる位相歪を打ち消すように、位相制御部で生成した第１の制御信号を増幅または減衰させて出力し、当該出力された信号を第３の制御信号として第２の移相器の制御端子へ供給する位相補償手段とを設けることにより、分岐信号を基に生成した第２の制御信号により可変利得器の利得の操作を行うと共に当該可変利得器の後段に接続された電力増幅器の振幅歪を打ち消し、第２の制御信号を基に生成した第１の制御信号により可変利得器の利得の操作に伴って生じる通過移相の変化を第１の移相器で一定にし、第１の制御信号を増幅又は減衰させることで生成した第３の制御信号により電力増幅器が電力を増幅する際に生じる位相歪を第２の移相器で打ち消すことができるので、回路構成の簡略化を図ると共に、可変利得回路の位相歪を補償しつつ当該歪補償装置全体としての歪についても補償し得る簡易な構成の歪補償装置を実現できる。
【０１６３】
さらに本発明によれば、入力された信号を主信号と分岐信号に分配する信号分配手段と、制御端子を有すると共に、主信号が入力され、当該入力された信号と出力信号との位相差を当該制御端子に入力される第１の制御信号に従って変化させる第１の移相器と、制御端子を有すると共に、第１の移相器の出力信号が入力され、その増幅率を当該制御端子に入力される第２の制御信号に従って変化させる可変利得器と、可変利得器の増幅率を変化させる際に生じる通過位相の変化を一定にし、かつ、可変利得器の後段に接続された電力増幅器が電力を増幅する際に生じる位相歪を打ち消すように、第２の制御信号を基にして第１の制御信号を生成し、当該第１の制御信号を第１の移相器の制御端子へ供給する位相制御部と、電力増幅器が電力を増幅する際に生じる振幅歪を打ち消すように、分岐信号を基にして第２の制御信号を生成し、当該生成された第２の制御信号を可変利得器の制御端子へ供給する振幅補償手段とを設けることにより、分岐信号を基に生成した第２の制御信号により可変利得器の利得の操作を行うと共に当該可変利得器の後段に接続された電力増幅器の振幅歪を打ち消し、第２の制御信号を基に生成した第１の制御信号により可変利得器の利得の操作に伴って生じる通過移相の変化を第１の移相器で一定にし、かつ電力増幅器が電力を増幅する際に生じる位相歪を第１の移相器で打ち消すことができるので、一段と回路構成の簡略化を図ると共に、可変利得回路の位相歪を補償しつつ当該歪補償装置全体としての歪についても補償し得る一段と簡易な構成の歪補償装置を実現できる。
【図面の簡単な説明】
【図１】第１の実施例における適応歪補償装置の回路構成を示す略線的ブロック図である。
【図２】可変利得回路の回路構成（１）を示す略線的ブロック図である。
【図３】可変利得回路の回路構成（２）を示す略線的ブロック図である。
【図４】第１の移相器の回路構成を示す略線図である。
【図５】第１の移相器の通過位相特性を示す略線図である。
【図６】第２の実施例における適応歪補償装置の回路構成を示す略線的ブロック図である。
【図７】適応歪補償装置の入出力特性を示す略線図である。
【図８】第３の実施例における適応歪補償装置の回路構成を示す略線的ブロック図である。
【図９】高周波電力増幅器の一般的な入出力特性を示す略線図である。
【図１０】利得特性と通過位相特性を示す略線図である。
【符号の説明】
１、２０、３０……歪補償装置、３、７……カプラ、４……第２の移相器、５、２２、３１……可変利得回路、６……電力増幅器、８、１４……包絡線検波器、９、２５……アナログディジタル変換器、１０……位相歪補償用メモリ、１１……振幅歪補償用メモリ、１２、１３、２７……ディジタルアナログコンバータ、１５……減算回路、１６……適応補償制御部、２１、３２……第１の移相器、２２……可変利得器、２３Ａ、２３Ｂ……位相制御部、２６……ルックアップテーブル、２９……位相補償部、１００、２００、３００……適応歪補償装置、１０１、２０１、３０１……適応補償部。
【図１】
2004048502.tif 000018
【図２】
2004048502.tif 000019
【図３】
2004048502.tif 000020
【図４】
2004048502.tif 000021
【図５】
2004048502.tif 000022
【図６】
2004048502.tif 000023
【図７】
2004048502.tif 000024
【図８】
2004048502.tif 000025
【図９】
2004048502.tif 000026
【図１０】
2004048502.tif 000027