(57)【要約】【課題】インターリーブ深さが任意に選択可能なインターリーブにおいて、従来のインターリーブ装置では、インターリーブ深さ不明の状態では、動作不可能であり、受信開始からＴＭＣＣ復号の終了を待ってからインターリーブを開始することとなり、通常のインターリーブ遅延とあわせて、全てのデータが有効となるまでに多くの時間がかかるという問題点があった。【解決手段】インターリーブ深さによらず常に一定の書き込みアドレスを生成し、インターリーブ深さに応じて読み出しアドレスを生成する。そしてメモリから読出すことにより、インターリーブ深さが不明の状態においてもデータの蓄積を可能とする。【選択図】　　　　図１
2004128945.tif 000002
【特許請求の範囲】
【請求項１】
任意のインターリーブ深さを選択可能なインターリーブ装置であって、
前記選択可能なインターリーブ深さから一つを選択し出力するインターリーブ深さ選択手段と、
前記選択されたインターリーブ深さによらず一定のアドレス生成を行う書き込みアドレス生成手段と、
前記インターリーブ深さ選択手段の出力に応じてアドレス生成を行う読み出しアドレス生成手段と、
メモリとを具備し、
前記書き込みアドレス生成手段により指定された前記メモリ上の領域に入力されたデータを書き込み、
前記読み出しアドレス生成手段により指定された前記メモリ上の領域から読み出されたデータを出力することを特徴とするインターリーブ装置。
【請求項２】
前記書き込みアドレス生成手段は、あらかじめ定められた数列を記憶する記憶手段を具備し、前記記憶手段から順次値を読み出し、前記読み出された値をアドレスとして出力し、
前記読み出しアドレス生成手段は、あらかじめ定められた数列を記憶する複数の記憶手段を具備し、前記インターリーブ深さ選択手段により選択されるインターリーブ深さに応じて前記複数の記憶手段からひとつを選択し、前記選択された記憶手段から順次値を読み出し、前記読み出された値をアドレスとして出力することを特徴とする請求項１記載のインターリーブ装置。
【請求項３】
Ｎ本のパスを有し、任意のパスｐの遅延量は、あらかじめ定められた各パス固有の遅延量Ｄ（ｐ）と、任意に選択可能なインターリーブ深さＩとの乗算で与えられるインターリーブ装置であって、
インターリーブ深さ選択手段と、
カウンタと、
書き込みアドレス生成手段と、
読み出しアドレス生成手段と、
メモリとを具備し、
前記書き込みアドレス生成手段により指定された前記メモリ上の領域に入力されたデータを書き込み、
前記読み出しアドレス生成手段により指定された前記メモリ上の領域から読み出されたデータを出力し、
前記インターリーブ深さ選択手段は、選択可能なインターリーブ深さからひとつを選択して出力し、
前記カウンタは、値を保持し、前記保持された値を出力し、前記保持される値は、Ｎ個のデータが入力または出力される毎に１が加算され、
前記書き込みアドレス生成手段は、
第１のパス指定手段と、
第１の遅延量演算手段と、
第１のアドレス演算手段とを具備し、
前記第１の遅延量演算手段は、前記第１のパス指定手段により定まるパス固有の遅延量を出力し、
前記第１のアドレス演算手段は、前記カウンタの出力と、前記第１の遅延量演算手段の出力と、第１のパス指定手段の出力により一意に求まるアドレスを出力し、
前記読み出しアドレス生成手段は、
第２のパス指定手段と、
第２の遅延量演算手段と、
第２のアドレス演算手段とを具備し、
前記第２の遅延量演算手段は、前記第２のパス指定手段により定まるパス固有の遅延量を出力し、
前記第２のアドレス演算手段は、前記インターリーブ深さ選択手段の出力と、前記カウンタの出力と、前記第２の遅延量演算手段の出力と、第２のパス指定手段の出力により一意に求まるアドレスを出力することを特徴とするインターリーブ装置。
【請求項４】
前記各パス固有の遅延量Ｄ（０），Ｄ（１），…，Ｄ（Ｎ−１）のうち最大のものをｍ、前記選択可能なインターリーブ深さのうち最大のものをＩｍａｘ　、ＭをＩｍａｘ　×ｍとし、αを任意の正整数とするとき、
前記メモリは、行方向にＭ＋２α，列方向にＮ／２の２次元の領域を有することを特徴とする請求項３記載のインターリーブ装置。
【請求項５】
前記第１のアドレス演算手段は、前記カウンタの出力をｎ、前記第１のパス指定手段の出力をｐ１　、前記第１の遅延量演算手段の出力をＤ（ｐ１　）とするとき、（数１）に示される２次元座標をアドレスとして出力し、
【数１】
2004128945.tif 000009
前記第２のアドレス演算手段は、前記カウンタの出力をｎ、前記第２のパス指定手段の出力をｐ２　、前記第２の遅延量演算手段の出力をＤ（ｐ２　）とするとき、（数２）に示される２次元座標をアドレスとして出力する
【数２】
2004128945.tif 000010
ことを特徴とする請求項４記載のインターリーブ装置。
【請求項６】
前記第１のアドレス演算手段は、前記カウンタの出力をｎ、前記第１のパス指定手段の出力をｐ１　、前記第１の遅延量演算手段の出力をＤ（ｐ１　）とするとき、（数３）に示される２次元座標をアドレスとして出力し、
【数３】
2004128945.tif 000011
前記第２のアドレス演算手段は、前記カウンタの出力をｎ、前記第２のパス指定手段の出力をｐ２　、前記第２の遅延量演算手段の出力をＤ（ｐ２　）とするとき、
（数４）に示される２次元座標をアドレスとして出力する
【数４】
2004128945.tif 000012
ことを特徴とするインターリーブ装置。
【請求項７】
任意のインターリーブ深さを選択可能なインターリーブ方法であって、
前記選択可能なインターリーブ深さから一つを選択し、
書き込みアドレスは、前記選択されたインターリーブ深さによらず一定のアドレス生成を行い、
読み出しアドレスは、前記選択されたインターリーブ深さに応じたアドレス生成を行い、
前記書き込みアドレスにより指定されたメモリ上の領域に入力されたデータを書き込み、
前記読み出しアドレスにより指定された前記メモリ上の領域から読み出されたデータを出力することを特徴とするインターリーブ方法。
【請求項８】
請求項７記載のインターリーブ方法を実行するための信号処理手順を記載したことを特徴とするインターリーブプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、地上波デジタル放送などのデジタル伝送に用いられるインターリーブ装置及び方法に関する。
【０００２】
【従来の技術】
インターリーブは、デジタル放送などのデジタル伝送におけるバースト誤りに対する手段として有効な技術である。インターリーブには、その並び替えの方式によりブロックインターリーブ、畳み込みインターリーブなど、いくつかの方式に分類される。畳み込みインターリーブは、より少ないメモリで構成可能なことから、国内の地上デジタル放送の伝送方式などにも採用されている（非特許文献１、ｐ．３４−ｐ．３５参照）。
【０００３】
以下、畳み込みインターリーブについて、図面を参照しながらその原理を説明する。図４に畳み込みインターリーブの概念図を示す。任意の数Ｎのデータ経路（以下、パスと呼ぶ。）を有し、それぞれのパスには、それぞれ遅延量の違う遅延バッファが接続されている（４０５）。入力端子（４０１）から入力されるデータは、パス選択手段（４０２）によって選択されるパスに入力される。入力パス選択手段（４０２）は、データが入力される毎に順次パスを切り替える。出力端子（４０４）からは、出力パス選択手段（４０３）により選択されたパスからのデータが出力される。出力パス選択手段（４０３）は、データが出力される毎に順次パスを切り替える。
【０００４】
以上の構成によるインターリーブの効果について、図５にその概念図を示す。送信されるデータ（５０１）は、あらかじめ誤り訂正符号化が施されているものとする。上記のインターリーブ処理によって、順序が並び変えられる（５０２）。送信信号が伝送中に連続した誤り（バースト誤り）を受け、そのバースト誤りが送信データに施された誤り訂正符号の訂正能力を超える場合、受信データは誤り訂正不能となる。しかしながら、あらかじめインターリーブされた信号が送信された場合、受信側で送信時に施したインターリーブの逆処理（デインターリーブ）を行うことで、誤りを分散させることができる（５０４）。以上により、インターリーブは、誤り訂正符号の構成はそのままに、バースト誤りへの耐性を強化する技術である。
【０００５】
ここでデインターリーブは、遅延量の組み合わせが異なるだけでインターリーブと本質的な処理は変わらない。そこで、以下の記述においては、インターリーブとデインターリーブを特に区別しないものとする。
【０００６】
従来この分野の技術として、例えば（特許文献１）に、任意のインターリーブ深さが選択可能なインターリーブ装置についての提案がなされている。図６に従来のインターリーブ装置の簡単な構成を示す。入力端子（６０５）から入力されたデータは、書き込みアドレス生成手段（６０２）が指定するメモリ（６０１）上の領域にデータを書き込み、読み出しアドレス生成手段（６０３）が指定するメモリ（６０１）上の領域から読み出されたデータが出力端子（６０６）から出力される。また、（特許文献１）には、特に記載されないが、任意のインターリーブ深さを切り替える場合には、例えば、図面に示すようにインターリーブ深さ選択手段（６０４）を用いて、その出力に応じ書き込み及び読み出しアドレス生成を行うことで実現可能である。図７にインターリーブ深さが選択可能なインターリーブの概念図を示す。
【０００７】
以上のインターリーブにおいては、メモリを階段状のものとして説明したが、実際メモリを扱う際には、１次元もしくは２次元の方形のものを対象としたほうが、アドレス生成が容易となり、回路規模削減などに有効である。例えば、（特許文献２）に提案される回路は、方形のアドレス空間を用い、必要最小限のメモリ領域のみで、インターリーブを行うことを可能としている。
【０００８】
ここで、特に地上デジタル放送受信器における従来のインターリーブ装置の動作について説明する。地上デジタル放送においては、インターリーブ深さは送信側で任意に選択可能であり、選択されたインターリーブ深さの情報は、ＴＭＣＣ信号と呼ばれる信号により、受信器に通知される。そこで、受信器はＴＭＣＣ信号を復号し、インターリーブ深さの情報を取得後にインターリーブ処理を開始する。インターリーブ開始後、インターリーブ装置の遅延バッファにデータが蓄積された後、全ての出力が有効となる。
【０００９】
受信開始から、ＴＭＣＣ信号を復号し、インターリーブ深さが確定するまでの期間、受信側では、インターリーブ深さが不明な状態となる。
【００１０】
従来のインターリーブ装置は、インターリーブ深さ不明という状態を考慮しておらず、ある確定したインターリーブ深さに応じた書き込み・読み出しアドレス生成を行っている。このために、従来のインターリーブ装置は、インターリーブ深さ不明の状態では動作不能であり、インターリーブ深さ確定以降にのみ動作可能となる。
【００１１】
【非特許文献１】
「地上デジタルテレビジョン放送の伝送方式」，社団法人電波産業会，ＡＲＩＢ　ＳＴＤ−Ｂ３１　１．０版，平成１３年５月３１日策定
【特許文献１】
特許第３２３９０８４号
【特許文献２】
特願平０７−２５７３８９号公報
【００１２】
【発明が解決する課題】
しかしながら、ＴＭＣＣ復号には、一定の時間が必要であり、インターリーブ装置のデータ蓄積にかかる時間と合わせて、受信開始から全ての出力データが有効となるまでに多くの時間がかかるという問題点があった。
【００１３】
例えば、デジタル放送受信器において、この時間は、チャネルを選局して、画像・音声がユーザに提示されるまでにかかる時間に含まれる。チャネル選局毎に多くの時間が必要となると、ユーザに大きなストレスを与えることになる。
【００１４】
ところで、ＴＭＣＣ復号の間においても、有効なデータはインターリーブ装置に入力されている。これらのデータを活用し、インターリーブ深さ確定以前においてデータの蓄積を開始すれば、受信開始から有効データ出力までの時間を短縮することが可能となる。
【００１５】
ところが、従来のインターリーブ装置では、書き込みアドレス生成がインターリーブ深さに依存していたために、ＴＭＣＣ復号完了以前のインターリーブ深さ不明の状態では、データの蓄積は不可能であった。
【００１６】
本発明は、上記の問題点を解決し、インターリーブ深さが不明の状態においてもデータの蓄積が可能となるように、インターリーブ深さに依存せず、常に一定の書き込みアドレス生成を行うインターリーブ装置及び方法を提供することで、受信開始から全ての出力データが有効となるまでの時間を短縮することを目的とする。
【００１７】
【課題を解決するための手段】
本発明は、上記の課題を解決するもので、任意のインターリーブ深さを選択可能なインターリーブ装置であって、選択可能なインターリーブ深さから一つを選択し出力するインターリーブ深さ選択手段と、選択されたインターリーブ深さによらず一定のアドレス生成を行う書き込みアドレス生成手段と、インターリーブ深さ選択手段の出力に応じてアドレス生成を行う読み出しアドレス生成手段と、メモリとを具備し、書き込みアドレス生成手段により指定された前記メモリ上の領域に入力されたデータを書き込み、読み出しアドレス生成手段により指定された前記メモリ上の領域から読み出されたデータを出力する。
【００１８】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態について図面を参照しながら説明する。なお、インターリーブとその逆処理であるデインターリーブは、本質的な処理の差がないことから、以下の説明においては特に区別をしないものとする。
【００１９】
（実施の形態１）
図１に、本発明の実施の形態１におけるインターリーブ装置の構成を示す。インターリーブ装置は、メモリ（１０１）、書き込みアドレス生成手段（１０２）、読み出しアドレス生成手段（１０３）、インターリーブ深さ選択手段（１０４）から構成される。入力端子（１０５）から入力されたデータは、書き込みアドレス生成手段で指定されるメモリ上のアドレスに書き込まれる。インターリーブ深さ選択手段は、インターリーブ深さを選択し、読み出しアドレス生成手段に出力する。読み出しアドレス生成手段は、インターリーブ深さ選択手段が選択するインターリーブ深さに応じて読み出しアドレスを生成する。出力端子（１０６）からは、読み出しアドレス生成手段が指定するアドレスから読み出されたデータが出力される。
【００２０】
以上の構成によるインターリーブ装置においては、書き込みアドレスをインターリーブ深さによらず一定とするアドレス生成を行うため、インターリーブ深さが不明の状態においても、データの蓄積が可能となる。地上デジタル放送の受信器を例として考えた場合、受信開始からＴＭＣＣ復号完了まで、インターリーブ深さは不明である。従来のインターリーブ回路では、インターリーブ深さ不明の状態ではデータの蓄積は不可能となる。しかしながら、本発明に係るインターリーブ装置においては、ＴＭＣＣ復号完了以前のデータを蓄積可能であり、結果、受信開始から全ての出力が有効となるまでの時間を短縮することが可能となる　（図８）。
【００２１】
図２に上記に示した本実施の形態の係るインターリーブ装置の構成例を示す。インターリーブ装置は、例えばＲＯＭなどの記憶装置（２０８）を含む書き込みアドレス生成手段（２０２）と、複数の記憶装置を含みそれらの出力を選択する選択手段（２０７）を有する読み出しアドレス生成手段（２０３）と、インターリーブ深さ選択手段（２０４）と、メモリ（２０１）により構成される。
【００２２】
書き込みアドレス生成手段（２０２）は、あらかじめ定められたアドレスをＲＯＭなどの記憶手段に蓄積し、データが入力される毎に順次蓄積されたアドレスを出力する。読み出しアドレス生成手段（２０３）は、インターリーブ深さに応じたアドレスを複数の記憶手段に蓄積しておき、インターリーブ深さ選択手段（２０４）の出力に応じて、アドレスを選択して出力する。
【００２３】
（実施の形態２）
図３に本発明の実施の形態２におけるインターリーブ装置の構成を示す。インターリーブ装置は、インターリーブ深さ選択手段（３０４）と、フレームカウンタ（３０７）と、書き込みアドレス生成手段（３０２）と、読み出しアドレス生成手段　（３０３）と、メモリ（３０１）により構成されている。また、書き込み及び読み出しアドレス生成手段は、パス指定手段（３０８，３１１）と、遅延量演算手段（３０９，３１２）と、アドレス演算手段（３１０，３１３）により、それぞれ構成されている。
【００２４】
対象となるインターリーブは、パスの数をＮ、任意のパスｐ（ただし、ｐは０〜Ｎ−１）の遅延量は、パス固有の遅延量をＤ（ｐ）とインターリーブ深さＩとの乗算で得られるものとする。（インターリーブ深さＩは、任意の正整数から選択可能する。）選択可能なＩのうち最大のものをＩｍａｘ　、パス固有の遅延量Ｄ（ｐ）のうち最大値をｍとし、Ｍ＝Ｉｍａｘ　×ｍとする。また、データＮ個を一単位として、これをフレームと呼ぶ。
【００２５】
メモリ（３０１）は、領域（Ｍ＋２α）×Ｎ／２を有する（ただし、αは任意の正整数であり、書き込みデータと読み出しデータの遅延フレームを表す）。説明の簡単化のため、これを（（Ｍ＋２α），Ｎ／２）の２次元上に配置し、その座標によりアドレスを表現するものとする。
【００２６】
カウンタ（３０７）は、Ｎ個のデータが入力もしくは出力される毎に１を加算し、出力する。
【００２７】
インターリーブ深さ選択手段（３０４）は、選択可能なインターリーブ深さからひとつを選択し、出力する。
【００２８】
書き込みアドレス生成手段（３０２）は、パス指定手段（３０８）、遅延量演算手段（３０９）、アドレス演算手段（３１０）から構成されている。パス指定手段（３０８）は、データが入力される毎に書き込みを行うパスを順次切り替えて出力し、遅延量演算手段（３０９）は、パス指定手段（３０８）により指定されたパスに対応する遅延量を出力する。アドレス演算手段（３１０）は、カウンタの出力をｎ、遅延量演算手段（３０９）の出力をＤｐ１　としたとき、（数５）で示される値をアドレスとして出力する。
【数５】
2004128945.tif 000003
ここで、ｘ　ｍｏｄ　ｙは、ｘをｙで割った剰余とする。
【００２９】
読み出しアドレス生成手段（３０３）は、パス指定手段（３１１）、遅延量演算手段（３１２）、アドレス演算手段（３１３）から構成されている。パス指定手段（３１１）は、データが出力される毎に読み出しを行うパスを順次切り替えて出力し、遅延量演算手段（３１２）は、パス指定手段（３１１）により指定されたパスに対応する遅延量を出力する。アドレス演算手段（３１３）は、カウンタの出力をｎ、パス指定手段（３１１）の出力をｐ２　、遅延量演算手段（３１２）の出力をＤｐ２　、インターリーブ深さ選択手段（３０４）の出力をＩとしたとき、（数６）で示される座標をアドレスとして出力する。
【数６】
2004128945.tif 000004
【００３０】
書き込みアドレス演算手段（３０２）で指定されるアドレスに入力端子（３０５）から入力されたデータをメモリ（３０１）に書き込み、出力端子（３０６）からは、読み出しアドレスが指定するアドレスから読み出されるデータが出力される。
【００３１】
なお、Ｄ（０），Ｄ（１），…，Ｄ（Ｎ−１）が単調増加もしくは単調減少する数列であった場合、書き込みアドレス生成式を（数７）、読み出しアドレス生成式を（数８）と簡略化することもできる。
【数７】
2004128945.tif 000005
【数８】
2004128945.tif 000006
【００３２】
以上のように構成されたインターリーブ装置の動作を、パスの数Ｎ＝６、各パスの遅延量を［Ｄ（０），Ｄ（１），Ｄ（２），Ｄ（３），Ｄ（４），Ｄ（５）］＝［５，４，３，２，１，０］とし、インターリーブ深さＩを［１，２］から選択可能なインターリーブを例として説明する。
【００３３】
入力、出力にフレーム単位の遅延はないものとし（α＝０）、メモリ領域３０（＝５×２×６／２）を（１０，３）の２次元上に配置する。
【００３４】
パス指定手段は、書き込み・読み出しとも、同タイミングで同じ値を出力するものとし、カウンタの出力をｎ、パス指定手段の出力ｐとする。パス指定手段は、［０，１，２，３，４，５］　の値を順次繰り返す。
【００３５】
（数７）より、α＝０の場合、第ｎフレーム、パスｐの書き込みアドレスは、（数９）で示される。
【数９】
2004128945.tif 000007
【００３６】
（数８）より、α＝０、第ｎフレーム、パスｐ、インターリーブ深さ選択手段の出力Ｉの場合の読み出しアドレスは、（数１０）で示される。
【数１０】
2004128945.tif 000008
【００３７】
αが０、遅延量が０ということは、そのパスの入出力になんらの遅延がつかないことを意味する。そこで、上記の例においては、パスｐ＝５（遅延量０のパス）では、メモリへのデータ入出力を行わなず、直接、データを出力するものとする。
【００３８】
以上の構成におけるデータの入出力タイミングの例を図９および図１０に示す。第０フレームから、順に入力されたデータは、書き込みアドレス（図中、Ｗｒｉｔｅ　Ａｄｄｒｅｓｓ）に示されるメモリ上の領域に蓄積される。書き込みアドレス生成は、Ｉが１または２のどちらの状態であっても、同じアドレス生成であるので、インターリーブ深さが不明であっても、メモリへの書き込みは可能である。
【００３９】
ここでは、メモリとしてシングルポートのＲＡＭを想定し、読み出しと書き込みを切り替えて運用する場合について述べている。図中Ｄｉｒｅｃｔｉｏｎは、ＲＡＭの読み出し・書き込みを示している。なお、メモリには、ここに示したシングルポートのＲＡＭのほか、デュアルポートのＲＡＭ他、どのような記憶手段でも問題はない。
【００４０】
読み出しアドレス生成（図中、Ｒｅａｄ　Ａｄｄｒｅｓｓ）は、選択されるインターリーブ深さＩによって異なるアドレス生成を行っている。例えば、インターリーブ深さが不明の状態では、読み出しを行わず、確定後、図に示すアドレスにてデータの読み出しを行うとすれば、全てのデータが有効となるまでの時間を短縮することができる。
【００４１】
なお、上記の実施の形態においては、パス指定手段を共通としたが、これはもちろん共通でなくてもかまわない。このとき、遅延量０のパスでデータの不整合が発生するが、これは、αを１以上の数とし、書き込みに対する読み出しタイミングをフレーム単位で遅延させることで対応することができる。
【００４２】
また以上の実施の形態におけるインターリーブ方法をプログラムとしてプログラムメモリに記載し、ＣＰＵを用いてインターリーブをリアルタイム処理することにより、本発明の目的を実現することもできる。
【００４３】
【発明の効果】
以上のように本発明によれば、任意のインターリーブ深さを選択可能なインターリーブ装置において、選択されたインターリーブ深さによらず一定のアドレス生成を行う書き込みアドレス生成手段と、インターリーブ深さ選択手段の出力に応じてアドレス生成を行う読み出しアドレス生成手段とにより、インターリーブ深さが不明の場合においても、データ書き込みを可能となる。その結果、有効データ出力までの時間を短縮することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るインターリーブ装置の構成を示すブロック図
【図２】同実施形態の実現例を示すブロック図
【図３】本発明の実施の形態２に係るインターリーブ装置の構成を示すブロック図
【図４】畳み込みインターリーブの概念を示すブロック図
【図５】インターリーブの効果を示す図
【図６】従来のインターリーブ装置の構成を示すブロック図
【図７】インターリーブ深さを選択可能なインターリーブの概念図
【図８】本発明の効果を示す概念図
【図９】本発明の実施の形態２に係るインターリーブ装置の入出力タイミングの一例を示す図
【図１０】本発明の実施の形態２に係るインターリーブ装置の入出力タイミングの一例を示す図
【符号の説明】
１０１，２０１，３０１，６０１　メモリ
１０２，２０２，３０２，６０２　書き込みアドレス生成手段
１０３，２０３，３０３，６０３　読み出しアドレス生成手段
１０４，２０４，３０４，６０４　インターリーブ深さ選択手段
１０５，２０５，３０５，６０５　入力端子
１０６，２０６，３０６，６０６　出力端子
２０７　セレクタ
２０８　ＲＯＭ
３０７　カウンタ
３０８，３１１　パス指定手段
３０９，３１２　遅延量演算手段
３１０，３１３　アドレス演算手段
４０１　入力端子
４０２，４０３　セレクタ
４０４　出力端子
４０５　遅延バッファ群
５０１　送信データ
５０２　インターリーブ後の送信データ
５０３　バースト誤りを受けた受信データ
５０４　デインターリーブ後の受信データ
【図１】
2004128945.tif 000013
【図２】
2004128945.tif 000014
【図３】
2004128945.tif 000015
【図４】
2004128945.tif 000016
【図５】
2004128945.tif 000017
【図６】
2004128945.tif 000018
【図７】
2004128945.tif 000019
【図８】
2004128945.tif 000020
【図９】
2004128945.tif 000021
【図１０】
2004128945.tif 000022