(57)【要約】【課題】戻り光によるノイズ発生が低減された半導体レーザ素子および加工による歩留低下の問題が生じにくい半導体レーザ素子の製造方法を提供することを課題とする。【解決手段】半導体基板の光出射面と対向する裏面に、出射光が再入射し得る部分に位置し、かつ光学的に粗な内面を備えた凹部を有する半導体レーザ素子であり、凹部が、凹部を形成する領域を光学的に粗な面に加工し、次いでドライエッチングにより半導体基板を切り欠いて形成されていることを特徴とする半導体レーザ素子により、上記の課題を解決する。【選択図】  図２
2004327832.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の光出射面と対向する面に、出射光が再入射し得る部分に位置し、かつ光学的に粗な内面を備えた凹部を有する半導体レーザ素子であり、凹部が、凹部を形成する領域を光学的に粗な面に加工し、次いでドライエッチングにより半導体基板を切り欠いて形成されていることを特徴とする半導体レーザ素子。
【請求項２】
半導体基板の光出射面と凹部の底面との距離が４０〜６０μｍである請求項１に記載の半導体レーザ素子。
【請求項３】
半導体基板の光出射面と対向する面に、出射光が再入射し得る部分に位置し、かつ光学的に粗な内面を備えた凹部を有する半導体レーザ素子の製造方法であり、
（１ａ）半導体基板の対向する両面に電極を形成する工程、
（１ｂ）熱処理により、半導体基板と電極の界面にアロイ層を形成する工程、
（１ｃ）凹部を形成する領域の電極を除去すると共に、露出したアロイ層の表面を光学的に粗な面に加工する工程、および
（１ｄ）ドライエッチングにより、露出したアロイ層および半導体基板を切り欠き、表面が光学的に粗な面である凹部を形成する工程
を含むことを特徴とする半導体レーザ素子の製造方法。
【請求項４】
半導体基板の光出射面と対向する面に、出射光が再入射し得る部分に位置し、かつ光学的に粗な内面を備えた凹部を有する半導体レーザ素子の製造方法であり、
（２ａ）半導体基板の対向する両面に電極を形成する工程、
（２ｂ）凹部を形成する領域の電極を除去し、半導体基板を露出させる工程、
（２ｃ）ウエットエッチングにより、露出した半導体基板の表面を光学的に粗な面に加工する工程、
（２ｄ）熱処理により、半導体基板と電極の界面にアロイ層を形成する工程、および
（２ｅ）ドライエッチングにより、露出した半導体基板を切り欠き、表面が光学的に粗な面である凹部を形成する工程
を含むことを特徴とする半導体レーザ素子の製造方法。
【請求項５】
半導体基板の光出射面と対向する面に、出射光が再入射し得る部分に位置し、かつ光学的に粗な内面を備えた凹部を有する半導体レーザ素子の製造方法であり、
（３ａ）半導体基板の対向する両面に電極を形成する工程、
（３ｂ）凹部を形成する領域の電極を除去し、半導体基板を露出させる工程、
（３ｃ）レーザ照射により、露出した半導体基板の表面を光学的に粗な面に加工する工程、
（３ｄ）熱処理により、半導体基板と電極の界面にアロイ層を形成する工程、および
（３ｅ）ドライエッチングにより、露出した半導体基板を切り欠き、表面が光学的に粗な面である凹部を形成する工程
を含むことを特徴とする半導体レーザ素子の製造方法。
【請求項６】
半導体基板の光出射面と対向する面に、出射光が再入射し得る部分に位置し、かつ光学的に粗な内面を備えた凹部を有する半導体レーザ素子の製造方法であり、
（４ａ）半導体基板の対向する両面に電極を形成する工程、
（４ｂ）レーザ照射により、凹部を形成する領域の電極の表面を光学的に粗な面に加工する工程、
（４ｃ）熱処理により、半導体基板と電極の界面にアロイ層を形成する工程、および
（４ｄ）ドライエッチングにより、凹部を形成する領域の電極、アロイ層および半導体基板を切り欠き、表面が光学的に粗な面である凹部を形成する工程
を含むことを特徴とする半導体レーザ素子の製造方法。
【請求項７】
ドライエッチングを６００〜８００Ｗのパワーで行う請求項３〜６のいずれか１つに記載の半導体レーザ素子の製造方法。
【請求項８】
ドライエッチングを２〜５ｍｔｏｒｒのガス圧で行う請求項３〜７のいずれか１つに記載の半導体レーザ素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光情報再生装置などに用いられる半導体レーザ素子およびその製造方法に関する。
【０００２】
【従来の技術】
レーザ光によって光ディスクの記録または再生を行う光ピックアップなどの光学系に、その光源として半導体レーザを組み込んだ場合、光学系からの半導体レーザへの戻り光が、一般に劈開面によって形成された鏡面を有する半導体レーザの前方端面で反射して再び光学系に入り込み、ノイズ発生の原因となって、種々の問題が生じることが知られている。
【０００３】
例えば、３スポット方式の光ディスク用ピックアップの場合について説明する。半導体レーザの出射端面から出射したレーザ光は、コリメータレンズ、グレーティング、ハーフミラーなどを通過した後、対物レンズで集束され、光ディスクの記録面に入射する。この記録面で反射した光、すなわち戻り光は、対物レンズを通過してハーフミラーに入射し、一部はハーフミラーの入射面で反射して光検出器に入射するが、一部はハーフミラーとグレーティングを通過して、半導体レーザに入射し、これが出射方向に反射することによって干渉が生じ、トラッキングに悪影響を与える。
【０００４】
このような不都合を回避する方法として、従来は、半導体レーザ素子の厚さを薄くして、光学系からの戻り光のできるだけ多くを後方に逃がすことが考えられていた。しかしながら、このような方法を使用すると、半導体レーザ素子を得る以前に半導体ウェハが肉薄となって、ウェハ強度が弱くなり、製造工程中の破損が生じやすくなるため、製造歩留の低下を招くという問題があった。
【０００５】
上記のような半導体ウェハを肉薄にすることによって戻り光による問題を低減する方法における不具合を解消するため、レーザビーム出射端面の直下の光学系への再入射が問題となる部分のみをダイシング加工によって切削し、その部分に光学的に粗な面を形成することにより、光学系から戻り光をその部分で光散乱させ、光学系への再入射を防止する方法が提案されている（特許文献１参照）。この方法によれば、半導体ウェハ全体を肉薄にするのではなく、一部分のみを薄くするので、全体の機械的強度は十分保持され、製造工程中の破損を軽減でき、製造歩留を高めることができる。
【０００６】
【特許文献１】
特公平７−２８０８１号公報
【０００７】
【発明が解決しようとする課題】
特許文献１に記載の方法は、上記のようにダイシング加工により半導体ウェハの一部分を切削し、光学的に粗な面を形成するものである。
一般的なダイシング加工では、図１１に示すように、切削対象の半導体ウェハ１００を支持シート１０１に貼り付け、それをダイシング装置のステージ１０３上にセットして切削を行っており、切り込み深さの制御は、ステージ上を基準点（０点）１０２とし、その基準点から上方何μｍまでダイシングブレードを下降させるかによって制御している。
【０００８】
従って、ダイシングブレードの下降位置が一定であっても、半導体ウェハの厚みのバラツキや支持シートの厚みのバラツキによって、実際の切り込み深さにバラツキが生じる。このため、ダイシング加工による切込み深さの厳密な制御は困難であり、戻り光の入射部となる部分のみをカットするのは非常に難しい。
また、ダイシング加工は切削時の機械的ストレスが大きいため、切削時のウェハに破損が生じやすいという不具合もある。
【０００９】
そこで本発明は、従来の方法によって生じる種々の問題点を解決し、戻り光によるノイズ発生が低減された半導体レーザ素子および加工による歩留低下の問題が生じにくい半導体レーザ素子の製造方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本発明によれば、半導体基板の光出射面と対向する面に、出射光が再入射し得る部分に位置し、かつ光学的に粗な内面を備えた凹部を有する半導体レーザ素子であり、凹部が、凹部を形成する領域を光学的に粗な面に加工し、次いでドライエッチングにより半導体基板を切り欠いて形成されていることを特徴とする半導体レーザ素子が提供される。
【００１１】
また、本発明によれば、半導体基板の光出射面と対向する面に、出射光が再入射し得る部分に位置し、かつ光学的に粗な内面を備えた凹部を有する半導体レーザ素子の製造方法であり、
（１ａ）半導体基板の対向する両面に電極を形成する工程、
（１ｂ）熱処理により、半導体基板と電極の界面にアロイ層を形成する工程、
（１ｃ）凹部を形成する領域の電極を除去すると共に、露出したアロイ層の表面を光学的に粗な面に加工する工程、および
（１ｄ）ドライエッチングにより、露出したアロイ層および半導体基板を切り欠き、表面が光学的に粗な面である凹部を形成する工程
を含むことを特徴とする半導体レーザ素子の製造方法（実施形態１）、
【００１２】
（２ａ）半導体基板の対向する両面に電極を形成する工程、
（２ｂ）凹部を形成する領域の電極を除去し、半導体基板を露出させる工程、
（２ｃ）ウエットエッチングにより、露出した半導体基板の表面を光学的に粗な面に加工する工程、
（２ｄ）熱処理により、半導体基板と電極の界面にアロイ層を形成する工程、および
（２ｅ）ドライエッチングにより、露出した半導体基板を切り欠き、表面が光学的に粗な面である凹部を形成する工程
を含むことを特徴とする半導体レーザ素子の製造方法（実施形態２）、
【００１３】
（３ａ）半導体基板の対向する両面に電極を形成する工程、
（３ｂ）凹部を形成する領域の電極を除去し、半導体基板を露出させる工程、
（３ｃ）レーザ照射により、露出した半導体基板の表面を光学的に粗な面に加工する工程、
（３ｄ）熱処理により、半導体基板と電極の界面にアロイ層を形成する工程、および
（３ｅ）ドライエッチングにより、露出した半導体基板を切り欠き、表面が光学的に粗な面である凹部を形成する工程
を含むことを特徴とする半導体レーザ素子の製造方法（実施形態３）、ならびに
【００１４】
（４ａ）半導体基板の対向する両面に電極を形成する工程、
（４ｂ）レーザ照射により、凹部を形成する領域の電極の表面を光学的に粗な面に加工する工程、
（４ｃ）熱処理により、半導体基板と電極の界面にアロイ層を形成する工程、および
（４ｄ）ドライエッチングにより、凹部を形成する領域の電極、アロイ層および半導体基板を切り欠き、表面が光学的に粗な面である凹部を形成する工程
を含むことを特徴とする半導体レーザ素子の製造方法（実施形態４）
が提供される。
【００１５】
【発明の実施の形態】
半導体基板の光出射面と対向する面に、出射光が再入射し得る部分、すなわち、トラッキングに悪影響を与えるレーザビームの再入射が問題となる部分に位置し、かつ光学的に粗な内面を備えた凹部を有する。
本発明において、「光学的に粗な内面」および「光学的に粗な面」とは、光を散乱させ得る表面状態を意味する。また、「凹部が光学的に粗な内面を備えた」とは、通常、凹部の内底面および内壁面が光を散乱させ得る表面状態にあることを意味するが、光学的に粗な内面は内底面、内壁面のいずれか一方であってもよい。
したがって、本発明の半導体レーザ素子は、出射された光の戻り光を散乱させて、素子への光の再入射を抑制または防止することができる。
【００１６】
このような凹部は、凹部を形成する領域を光学的に粗な面に加工し、次いでドライエッチングにより半導体基板を切り欠いて形成されるので、ダイシング法に比べて、より高い精度で所定の深さまで加工することができ、しかもダイシング法のような機械的ストレスが半導体基板（ウエハ）に加わらず、加工による歩留低下の問題が生じ難い。
【００１７】
本発明者は、処理前の表面状態が処理後も再現（継承）されるというドライエッチングの特性を確認している。すなわち、ドライエッチング処理前の表面状態が光学的に粗な面であれば、処理後も光学的に粗な面となる。これに対して、ウエットエッチングでは、処理前の表面状態が処理後も忠実に再現されず、鏡面状態となる傾向があるため、ウエットエッチングは本発明には適さない。
【００１８】
加工される凹部の深さは、半導体レーザ素子を構成する材料や寸法形状により適宜設定することができる。一般に、光学系からの戻り光が再入射される位置は、光出射面から５０〜８０μｍ離れた位置であると言われているため、その部分まで半導体基板を切り欠くのが好ましい。すなわち、半導体基板の光出射面と凹部の底面との距離は、好ましくは５０〜８０μｍであり、より好ましくは４０〜６０μｍである。
【００１９】
凹部を形成する領域を光学的に粗な面に加工する方法としては、例えば、次のような方法が挙げられる
（１）電極を形成した半導体基板を熱処理して、半導体基板と電極の界面にアロイ層（オーミックコンタクト層）を形成した後、凹部を形成する領域の電極を除去し、露出したアロイ層の表面を光学的に粗な面に加工する方法
（２）電極を形成した半導体基板から凹部を形成する領域の電極を除去し、粗面化エッチャントを用いたエッチング（ウエットエッチング）により、露出した半導体基板の表面を光学的に粗な面に加工する方法
（３）電極を形成した半導体基板から凹部を形成する領域の電極を除去し、レーザ照射により、露出した半導体基板の表面を光学的に粗な面に加工する方法
（４）半導体基板に電極を形成した後、レーザ照射により、凹部を形成する領域の電極の表面を光学的に粗な面に加工する方法
【００２０】
次に、本発明の半導体レーザ素子の製造方法を実施形態１〜４に分けて、図面を用いて具体的に説明するが、本発明はこれらにより限定されるものではない。
【００２１】
図１は本発明の半導体レーザ素子の製造方法（実施形態１）を示すフローチャートであり、図２はその製造工程を示す概略断面図である。
【００２２】
（１ａ）まず、半導体基板１の対向する両面に電極２を形成する（オーミック電極形成工程；図２（ａ）参照）。図中の３は光射出部を示す。
本発明において、半導体基板１は、不純物元素をドープすることによりｐｎ接合が形成された、活性層を有する半導体基板を意味する。
不純物元素がドープされる前の半導体基板は、通常、半導体レーザ素子に使用されるものであれば特に限定されるものではなく、その材料としては、例えばシリコン、ゲルマニウムなどの元素半導体、ＧａＡｓ、ＩｎＧａＡｓ、ＺｎＳｅなどの化合物半導体が挙げられ、中でもＧａＡｓが特に好ましい。半導体基板の厚さは、通常、３００〜５００μｍ程度である。ｐｎ接合は、公知の方法により、亜鉛、シリコン、炭素、リンまたは砒素などの不純物を半導体基板にドープすることにより形成することができる。
【００２３】
電極２は、通常、半導体レーザ素子に使用され、後工程の熱処理によりアロイ層（オーミックコンタクト層）を形成するものであれば特に限定されるものではなく、例えば、ＡｕＳｉ、ＡｕＺｎ、ＡｕＧｅ、ＡｕＢｅなどのＡｕ合金またはＡｇＧｅ、ＡｇＺｎなどのＡｇ合金などが挙げられる。これらの中でもＰ型基板にはＡｕＺｎ、Ｎ型基板にはＡｕＧｅが特に好ましい。ただし、光射出部３側の電極２は、透明電極とする。
電極２は、スパッタ法、蒸着法、ＣＶＤ法などにより形成することができ、その膜厚は１００〜４００ｎｍ程度が好ましい。
【００２４】
（１ｂ）次いで、熱処理により、半導体基板１と電極２の界面にアロイ層４を形成する（熱処理工程；図２（ｂ）参照）。
熱処理の条件は、例えば、４００〜４５０℃程度で、５〜１０分間程度が挙げられ、その雰囲気は、Ｎ２雰囲気が好ましい。
【００２５】
（１ｃ）次いで、凹部を形成する領域の電極を除去し、露出したアロイ層４ａの表面を光学的に粗な面に加工する（電極パターン形成工程および電極エッチング／レジスト剥離工程；図２（ｃ）および（ｄ）参照）。
例えば、凹部を形成する領域以外にレジストパターン６を形成し、ウエットエッチングにより、凹部を形成する領域の電極を除去し、同時に露出したアロイ層４ａの表面を光学的に粗な面４ｂに加工する。最後にレジストパターン６をレジスト剥離液で除去する。レジストパターンの形成（例えば、フォトリソグラフィー）およびウエットエッチングは公知の方法であり、それらの条件は適宜設定すればよい。
【００２６】
（１ｄ）次いで、ドライエッチングにより、露出したアロイ層４および半導体基板１を切り欠き、表面が光学的に粗な面９ｂである凹部９を形成する（段差部形成工程；図２（ｅ））。
ドライエッチングに使用するガスは、半導体レーザ素子をエッチングすることのできるガスであれば特に限定されるものではなく、例えば、ＳｉＣｌ４、Ｃｌ２およびＳｉＣｌ４／Ｈｅ混合ガス、ＳｉＣｌ４／Ａｒ混合ガス、ＳｉＣｌ４／Ｃｌ２混合ガス、Ｃｌ２／Ａｒ混合ガスなどが挙げられる。
【００２７】
図９は、ドライエッチングにおけるパワーとエッチングレートの関係を表すグラフである（ガス圧：５ｍｔｏｒｒ、ガス種：ＳｉＣｌ４）。このグラフからわかるように、ドライエッチングは、１００〜８００Ｗのパワー、特にエッチングレートが高くなる、６００〜７００Ｗのパワーで行うのが好ましい。
【００２８】
図１０は、ドライエッチングにおけるガス圧とエッチングレートの関係を表すグラフである（パワー：６００Ｗ、ガス種：ＳｉＣｌ４）。このグラフからわかるように、ドライエッチングは、１〜１５ｍｔｏｒｒのガス圧、特にエッチングレートが高くなる、２〜５ｍｔｏｒｒのガス圧で行うのが好ましい。
【００２９】
以上の工程により、図２（ｅ）に示すような、半導体基板の光出射面と対向する裏面に、出射光が再入射し得る部分を切り欠き、かつ光学的に粗な内面９ｂを備えた凹部９を有する半導体レーザ素子１０が得られる。
【００３０】
図３は本発明の半導体レーザ素子の製造方法（実施形態２）を示すフローチャートであり、図４はその製造工程を示す概略断面図である。
（２ａ）まず、実施形態１（１ａ）と同様にして、半導体基板１の対向する両面に電極２を形成する（オーミック電極形成工程；図４（ａ）参照）。図中の３は光射出部を示す。
（２ｂ）次いで、凹部を形成する領域の電極を除去し、半導体基板を露出させる（電極パターン形成工程および電極エッチング／レジスト剥離工程；図４（ｂ）および（ｃ））。図中、１ａは露出した半導体基板を示す。
例えば、凹部を形成する領域以外にレジストパターン６を形成し、ウエットエッチングにより、凹部を形成する領域の電極を除去し、半導体基板を露出させる。最後にレジストパターン６をレジスト剥離液で除去する。レジストパターンの形成（例えば、フォトリソグラフィー）およびウエットエッチングは公知の方法であり、それらの条件は適宜設定すればよい。
【００３１】
（２ｃ）次いで、ウエットエッチングにより、露出した半導体基板１ａの表面を光学的に粗な面１ｂに加工する（粗面化処理工程；図４（ｄ））。
粗面化処理に用いるエッチング液は、半導体基板表面をエッチングにより粗面化し得るものであれば特に限定されるものではなく、例えば、ＨＮＯ３水溶液が挙げられる。ＨＮＯ３を使用した場合のエッチング条件は、例えば、室温で１分間程度である。
（２ｄ）次いで、実施形態１（１ｂ）と同様にして、熱処理により、半導体基板１と電極２の界面にアロイ層４を形成する（熱処理工程；図４（ｅ））。
【００３２】
（２ｅ）次いで、ドライエッチングにより、露出した半導体基板１ａを切り欠き、表面が光学的に粗な面９ｂである凹部９を形成する（段差部形成工程；図４（ｆ））。
以上の工程により、図４（ｆ）に示すような、半導体基板の光出射面と対向する裏面に、出射光が再入射し得る部分を切り欠き、かつ光学的に粗な内面９ｂを備えた凹部９を有する半導体レーザ素子１０が得られる。
【００３３】
図５は本発明の半導体レーザ素子の製造方法（実施形態３）を示すフローチャートであり、図６はその製造工程を示す概略断面図である。
（３ａ）まず、実施形態１（１ａ）と同様にして、半導体基板１の対向する両面に電極２を形成する（オーミック電極形成工程；図６（ａ）参照）。図中の３は光射出部を示す。
（３ｂ）次いで、実施形態２（２ｂ）と同様にして、凹部を形成する領域の電極を除去し、半導体基板を露出させる（電極パターン形成工程および電極エッチング／レジスト剥離工程；図６（ｂ）および（ｃ））。図中、１ａは露出した半導体基板を示す。
【００３４】
（３ｃ）次いで、レーザ照射２０により、露出した半導体基板１ａの表面を光学的に粗な面１ｂに加工する（粗面化処理工程；図６（ｄ））。
粗面化処理に用いるレーザ光は、半導体基板の表面を粗面化し得るパワーであればよく、一般的にはクラス４のＣＯ２レーザを使用した場合には、８〜２０Ｗ程度のパワーであればよい。
（３ｄ）次いで、実施形態１（１ｂ）と同様にして、熱処理により、半導体基板１と電極２の界面にアロイ層４を形成する（熱処理工程；図６（ｅ））。
【００３５】
（３ｅ）次いで、ドライエッチングにより、露出した半導体基板１ａを切り欠き、表面が光学的に粗な面９ｂである凹部９を形成する（段差部形成工程；図６（ｆ））。
以上の工程により、図６（ｆ）に示すような、半導体基板の光出射面と対向する裏面に、出射光が再入射し得る部分を切り欠き、かつ光学的に粗な内面９ｂを備えた凹部９を有する半導体レーザ素子１０が得られる。
【００３６】
図７は本発明の半導体レーザ素子の製造方法（実施形態４）を示すフローチャートであり、図８はその製造工程を示す概略断面図である。
（４ａ）まず、実施形態１（１ａ）と同様にして、半導体基板の対向する両面に電極を形成する（オーミック電極形成工程；図８（ａ）参照）。図中の３は光射出部を示す。
（４ｂ）次いで、レーザ照射２０により、凹部を形成する領域の電極の表面を光学的に粗な面１ｂに加工する（粗面化処理工程；図８（ｂ）および（ｃ））。
ここで使用するレーザ光は、半導体基板の表面の粗面化処理に用いるより高パワーのレーザ光であり、一般的にはクラス４のＣＯ２レーザを使用した場合には、１２〜２０Ｗ程度のパワーであればよい。
【００３７】
（４ｃ）次いで、実施形態１（１ｂ）と同様にして、熱処理により、半導体基板１と電極２の界面にアロイ層４を形成する（熱処理工程；図８（ｃ））。
（４ｄ）次いで、ドライエッチングにより、凹部を形成する領域の電極、アロイ層および半導体基板を切り欠き、表面が光学的に粗な面９ｂである凹部９を形成する（段差部形成工程；図８（ｄ））。
【００３８】
以上の工程により、図８（ｄ）に示すような、半導体基板の光出射面と対向する裏面に、出射光が再入射し得る部分を切り欠き、かつ光学的に粗な内面９ｂを備えた凹部９を有する半導体レーザ素子１０が得られる。
この実施形態４の方法によれば、実施形態３の方法に比べて、電極を除去する一工程が省略できるため、製造工程を簡素化できる。
【００３９】
【発明の効果】
本発明の半導体レーザ素子は、半導体基板の光出射面と対向する面に、出射光が再入射し得る部分、すなわち、トラッキングに悪影響を与えるレーザビームの再入射が問題となる部分に位置し、かつ光学的に粗な内面を備えた凹部を有するので、出射された光の戻り光を散乱させて、素子への光の再入射を抑制または防止することができる。したがって、戻り光によるノイズ発生が低減された半導体レーザ素子を提供することができる。
また、ドライエッチングにより光学的に粗な面を形成するので、従来公知のダイシング法に比べて、より高い精度で所定の深さまで加工することができ、しかもダイシング法のような機械的ストレスが半導体基板（ウエハ）に加わらず、ウェハ破損の問題、すなわち、加工による歩留低下の問題が生じ難い。
【図面の簡単な説明】
【図１】本発明の半導体レーザ素子の製造方法（実施形態１）を示すフローチャートである。
【図２】図１の製造工程を示す概略断面図である。
【図３】本発明の半導体レーザ素子の製造方法（実施形態２）を示すフローチャートである。
【図４】図３の製造工程を示す概略断面図である。
【図５】本発明の半導体レーザ素子の製造方法（実施形態３）を示すフローチャートである。
【図６】図５の製造工程を示す概略断面図である。
【図７】本発明の半導体レーザ素子の製造方法（実施形態４）を示すフローチャートである。
【図８】図７の製造工程を示す概略断面図である。
【図９】ドライエッチングにおけるパワーとエッチングレートの関係を表すグラフである。
【図１０】ドライエッチングにおけるガス圧とエッチングレートの関係を表すグラフである。
【図１１】半導体ウェハのダイシング加工法を説明する概略断面図である。
【符号の説明】
１  半導体基板
１ａ  露出した半導体基板
１ｂ、４ｂ、９ｂ  光学的に粗な面
２  電極
３  光射出部
４  アロイ層
４ａ  露出したアロイ層
６  レジストパターン
９  凹部
２０  レーザ照射
１０  半導体レーザ素子
１００  半導体ウェハ
１０１  支持シート
１０２  基準点（０点）
１０３  ステージ
【図１】
2004327832.tif 000003
【図２】
2004327832.tif 000004
【図３】
2004327832.tif 000005
【図４】
2004327832.tif 000006
【図５】
2004327832.tif 000007
【図６】
2004327832.tif 000008
【図７】
2004327832.tif 000009
【図８】
2004327832.tif 000010
【図９】
2004327832.tif 000011
【図１０】
2004327832.tif 000012
【図１１】
2004327832.tif 000013