(57)【要約】【課題】イオンマイグレーションを防止することが出来、配線間のショートが起き難い半導体装置の製造方法の提供。【解決手段】半導体チップ６の素子面に設けられた複数の突起電極７に接続する為の複数の内部接続電極４と、外部に接続する為の複数の外部接続電極（図示せず）と、外部接続電極及び内部接続電極４を接続する複数の配線３とが絶縁フイルム２の表面に配設され、内部接続電極４、配線３及び絶縁フィルム２の表面が保護膜５により被覆されたフレキシブル基板１に、半導体チップ６を実装する半導体装置の製造方法。半導体チップ６の素子面をフレキシブル基板１に対向させ、素子面に設けられた突起電極７に保護膜５を突き破らせることにより、突起電極７と内部接続電極４との導通を得る。【選択図】        図１
2004327920.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの素子面に設けられた複数の突起電極に接続する為の複数の内部接続電極と、外部に接続する為の複数の外部接続電極と、該外部接続電極及び前記内部接続電極を接続する複数の配線とが絶縁フィルムの表面に配設され、前記内部接続電極、配線及び前記表面が保護膜により被覆されたフレキシブル基板に、半導体チップを実装する半導体装置の製造方法であって、
前記素子面を前記フレキシブル基板に対向させ、前記突起電極に前記保護膜を突き破らせることにより、前記突起電極と内部接続電極との導通を得ることを特徴とする半導体装置の製造方法。
【請求項２】
半導体チップに接続する為の複数の内部接続電極と、外部に接続する為の複数の外部接続電極と、該外部接続電極及び前記内部接続電極を接続する複数の配線とが絶縁フィルムの表面に配設され、前記配線が保護膜により被覆されているフレキシブル基板において、
前記内部接続電極、配線及び前記表面が前記保護膜により被覆されていることを特徴とするフレキシブル基板。
【請求項３】
半導体チップが、素子面を請求項２に記載されたフレキシブル基板の表面に対向させ、前記素子面を前記フレキシブル基板の内部接続電極に接続して実装されたことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フレキシブル基板に半導体チップを実装する半導体装置の製造方法、そのフレキシブル基板及びその半導体装置に関するものである。
【０００２】
【従来の技術】
図３は、従来の半導体装置の実装例を示す縦断面図である。この半導体装置は、液晶ディスプレイのドライバに適用した例であり、フレキシブル基板１０１は、基材１０２である４０μｍのポリイミドフィルム上に厚さ１２μｍのＣｕ配線１０３がパターン形成されており、そのＣｕ配線１０３にＳｎ（図示せず）が約０．２μｍの厚さにメッキされている。フレキシブル基板１０１上の半導体チップ用電極１０４も、配線パターン（１０３）同様に一括でパターン形成され、メッキされている。
【０００３】
図４は、フレキシブル基板１０１の半導体チップ１０６（図３）を実装する部分を拡大した平面図である。フレキシブル基板１０１は、Ｃｕ配線１０３を汚染及び機械的ダメージから保護する為、ソルダレジスト１０５により被覆されているが、半導体チップ用電極１０４は、当然、半導体チップ１０６（図３）と導通する為のものであるから、ソルダレジスト１０５により被覆されていない。また、この半導体チップ用電極１０４部分のみを開口することは、印刷法によるソルダレジスト成膜では困難である為、半導体チップ用電極１０４の列を４辺とする矩形部分が被覆されていない形態が一般的であり、このソルダレジスト１０５が開口された部分は、デバイスホール１０９と呼称されている。
尚、図示していないが、フレキシブル基板１０１を液晶ディスプレイに接続するための出力端子列も同様にソルダレジスト１０５により被覆されていない。
【０００４】
液晶ドライバチップである半導体チップ１０６（図３）にメッキ法により設けられた高さ１０μｍ、面積３５μｍ×８０μｍのＡｕ突起電極１０７（図３）と、Ｓｎメッキされたフレキシブル基板１０１の配線パターン（１０３）の一部である半導体チップ用電極１０４とは、高熱と圧力とを受けＡｕＳｎ共晶接合される。このＡｕＳｎ共晶接合は、半導体チップ１０６の素子面とフレキシブル基板１０１の半導体チップ実装面との平面同士が対向する接続である為、全電極とも同一条件のもとで一括して接続することが出来る。
これにより、半導体チップ１０６は、その素子面をフレキシブル基板１０１に対向させて、全電極がＡｕＳｎ共晶接続される。このＡｕＳｎ共晶接合を得る為のフリップチップ接続装置の各条件は、圧力１７０×１０−４ｇｆ／μｍ２  、ツール温度４２０℃、時間１秒である。
【０００５】
半導体チップ１０６（図３）をフレキシブル基板１０１に接続した後、フレキシブル基板１０１と半導体チップ１０６との間には、Ａｕ突起電極１０７と半導体チップ用電極１０４とにより隙間が生じるが、ＡｕＳｎ共晶接合及び半導体チップ１０６等を保護する為、この隙間に樹脂１０８を充填する。
この樹脂１０８を充填する工程では、先ず、半導体チップ１０６のエッジに沿ってフレキシブル基板１０１上に樹脂１０８をディスペンサにより連続的に滴下する。これにより、フレキシブル基板１０１上で拡がった樹脂１０８は、半導体チップ１０６のエッジに接触した後、毛管現象によりフレキシブル基板１０１と半導体チップ１０６との界面に侵入し充填される。その後、この樹脂１０８を熱硬化すれば、フレキシブル基板１０１への半導体チップ１０６の実装が完了する。
【０００６】
上述した実装形態をＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）と呼称し、同じくフレキシブル基板を用いるＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）と共に、液晶ドライバチップの実装のように軽薄短小が要求される機器の半導体チップの実装に適している。
尚、特許文献１に記載された従来例にも同様の構造が記述されている。特許文献１に記載されているように、一般的に液晶パネル及び半導体チップ等の電子部品との接続部には、ソルダレジストは被覆されていない。
【０００７】
【特許文献１】
特開２００１−１７６９１８号公報
【０００８】
【発明が解決しようとする課題】
液晶ドライバチップは、液晶ディスプレイを駆動する為のＩＣチップであり、液晶ディスプレイは、２枚の透明板に挟まれた空間に液晶が充填されている。この液晶は、同じ電位を受け続けると劣化するという問題があり、液晶の駆動方式により、例えば画面上は静止画でも、液晶そのものは同じ電位を受け続けないように、工夫が施されている。そのような駆動方式にはライン反転方式とドット反転方式とがあり、より鮮明な画面を得るのに有利であるドット反転方式が現在の主流となっている。
【０００９】
ドット反転方式は、ＴＦＴ（Ｔｈｉｎ  ＦＩＬＭ  Ｔｒａｎｓｉｓｔｏｒ）へ通じるソース配線において、隣接する配線毎に異なる極性の電位を与え、それをさらにクロック周期により反転させることで、液晶に一定の電圧を与え続けない方式であるが、隣接する配線間には最大１０数ボルトの電圧がかかるときがある。
この電圧は、液晶ドライバチップからアナログ信号として供給され、当然液晶ドライバチップを実装しているフレキシブル基板もこの電圧を受けている。
フレキシブル基板上で隣接する配線間に１０数ボルトの電圧がかかっている状態で高湿環境下に放置されれば、界面樹脂が吸湿し、やがてはその水分がフレキシブル基板に達する。
【００１０】
これにより、フレキシブル基板上で電圧がかかった配線間に水分が存在するようになり、電流の流れに伴って金属原子が移動するイオンマイグレーション現象が発生し、１０数ボルトの電圧がかかっている配線間が、最終的にはショートに至ることがあるという問題がある。特に、ソルダレジストにより被覆されていない部分は、浸入した水分に直接接する為、この現象がより顕著である。
上述した従来のフレキシブル基板では、液晶駆動方式がドット反転方式である場合、信頼性が界面樹脂の吸湿速度に依存し、実質、ソルダレジストにより被覆されていない部分の配線間のイオンマイグレーションを防止出来ない。Ｃｕ配線が露出されている部分は無いが、樹脂に水分が浸透し、フレキシブル基板に水分が到達する為、樹脂のみでイオンマイグレーションを防止することは困難である。
【００１１】
本発明は、上述したような事情に鑑みてなされたものであり、イオンマイグレーションを防止することが出来、配線間のショートが起き難い半導体装置の製造方法を提供することを目的とする。
また、本発明は、半導体チップを実装した状態で、イオンマイグレーションを防止することが出来、配線間のショートが起き難いフレキシブル基板を提供することを目的とする。
また、本発明は、イオンマイグレーションを防止することが出来、配線間のショートが起き難い半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、半導体チップの素子面に設けられた複数の突起電極に接続する為の複数の内部接続電極と、外部に接続する為の複数の外部接続電極と、該外部接続電極及び前記内部接続電極を接続する複数の配線とが絶縁フィルムの表面に配設され、前記内部接続電極、配線及び前記表面が保護膜により被覆されたフレキシブル基板に、半導体チップを実装する半導体装置の製造方法であって、前記素子面を前記フレキシブル基板に対向させ、前記突起電極に前記保護膜を突き破らせることにより、前記突起電極と内部接続電極との導通を得ることを特徴とする。
【００１３】
この半導体装置の製造方法では、半導体チップの素子面に設けられた複数の突起電極に接続する為の複数の内部接続電極と、外部に接続する為の複数の外部接続電極と、外部接続電極及び内部接続電極を接続する複数の配線とが絶縁フィルムの表面に配設され、内部接続電極、配線及び絶縁フィルムの表面が保護膜により被覆されたフレキシブル基板に、半導体チップを実装する。半導体の素子面をフレキシブル基板に対向させ、素子面に設けられた突起電極に保護膜を突き破らせることにより、突起電極と内部接続電極との導通を得る。
これにより、水分が内部接続電極及び配線迄浸透しないので、イオンマイグレーションを防止することが出来、配線間のショートが起き難い半導体装置の製造方法を実現することが出来る。
【００１４】
本発明に係るフレキシブル基板は、半導体チップに接続する為の複数の内部接続電極と、外部に接続する為の複数の外部接続電極と、該外部接続電極及び前記内部接続電極を接続する複数の配線とが絶縁フィルムの表面に配設され、前記配線が保護膜により被覆されているフレキシブル基板において、前記内部接続電極、配線及び前記表面が前記保護膜により被覆されていることを特徴とする。
【００１５】
このフレキシブル基板では、半導体チップに接続する為の複数の内部接続電極と、外部に接続する為の複数の外部接続電極と、外部接続電極及び内部接続電極を接続する複数の配線とが絶縁フィルムの表面に配設され、複数の配線が保護膜により被覆されている。内部接続電極、配線及び絶縁フィルムの表面が保護膜により被覆されている。
これにより、半導体チップを実装した状態で、水分が内部接続電極及び配線迄浸透しないので、イオンマイグレーションを防止することが出来、配線間のショートが起き難いフレキシブル基板を実現することが出来る。
【００１６】
本発明に係る半導体装置は、半導体チップが、素子面を本発明に係るフレキシブル基板の表面に対向させ、前記素子面を前記フレキシブル基板の内部接続電極に接続して実装されたことを特徴とする。
【００１７】
この半導体装置では、半導体チップが、素子面を本発明に係るフレキシブル基板の表面に対向させ、素子面をフレキシブル基板の内部接続電極に接続して実装されているので、水分が内部接続電極及び配線迄浸透せず、イオンマイグレーションを防止することが出来、配線間のショートが起き難い半導体装置を実現することが出来る。
【００１８】
【発明の実施の形態】
図１は、本発明に係る半導体装置の製造方法、フレキシブル基板及び半導体装置の実施の形態の要部を示す縦断面図である。この半導体装置は、液晶ディスプレイのドライバに適用した例であり、フレキシブル基板１は、基材２（絶縁フィルム）である４０μｍのポリイミドフィルム上に厚さ１２μｍのＣｕ配線３（配線）がパターン形成されており、そのＣｕ配線３にＳｎ（図示せず）が約０．２μｍメッキされている。フレキシブル基板１上の半導体チップ用電極４（内部接続電極）も配線パターン（３）同様に一括でパターン形成され、メッキされている。
【００１９】
フレキシブル基板１は、図２に示すように、Ｃｕ配線３を汚染及び機械的ダメージから保護する為、フレキシブル基板１を液晶ディスプレイに接続する為の出力端子（外部接続電極）の列（図示せず）を除いて、ソルダレジスト５（保護膜）により被覆されている。
液晶ドライバチップである半導体チップ６には、素子面にメッキ法により設けられた高さ１５μｍ、面積３５μｍ×８０μｍのＡｕ突起電極７（突起電極）が設けられている。
【００２０】
本発明は、フリップチップ接続装置を用いて半導体チップ６の素子面とフレキシブル基板１とが対向して全電極が一括で接続される点は、従来通りのフリップチップ接続方式と同様である。しかし、予め、フレキシブル基板１の半導体チップ用電極４もソルダレジスト５により被覆されており、半導体チップ６のＡｕ突起電極７がこのソルダレジスト５を突き破って、Ａｕ突起電極７と半導体チップ用電極４とが接続されており、これが本発明の特徴である。
【００２１】
他の大部分も含め半導体チップ用電極４を被覆しているソルダレジスト５は日立化成株式会社製のＳＮ９０００であり、厚さは約７μｍである。フリップチップ接続条件は、温度４２０℃、圧力１７０×１０−４ｇｆ／μｍ２  、時間１秒とすることで、上述したようにＡｕ突起電極７がソルダレジスト５を突き破り、半導体チップ用電極４のＳｎとのＡｕＳｎ共晶接合が実現出来る。
尚、本実施の形態では、半導体装置は、半導体チップ６のＡｕ突起電極７がソルダレジスト５を突き破って、Ａｕ突起電極７と半導体チップ用電極４とが接続される製造方法により製造されているが、本発明に係る半導体装置には、その他の方法によって製造されたものも含まれることは言う迄もない。
【００２２】
従来例では、図３に示すように、フレキシブル基板１０１への半導体チップ１０６接続後は、ＡｕＳｎ共晶により接続されたＡｕ突起電極１０７と半導体チップ接続用電極１０４とにより、フレキシブル基板１０１と半導体チップ１０６の素子面との間に隙間を生じている（但し、後工程で樹脂１０８が充填される）。
一方、本実施の形態では、図１に示すように、この隙間が丁度厚さ７μｍのソルダレジスト５により充填される形態となり、半導体チップ６表面とフレキシブル基板１とは密着する為、界面樹脂を充填しなくても封止効果を得ることが出来る。しかし、水分の浸入経路をより長くする為、半導体チップ６の周囲を樹脂８で封止する。
【００２３】
樹脂８の塗布方法は、先ず、半導体チップ６のエッジに沿ってフレキシブル基板１上に樹脂８をディスペンサにより連続的に滴下する。これにより、樹脂８は、半導体チップ６のエッジに沿ってフレキシブル基板１上を拡がり、半導体チップ６のエッジ及びフレキシブル基板１間を封止する。その後、この樹脂８を熱硬化することにより、フレキシブル基板１への半導体チップ６の実装が完了する。
この樹脂８の塗布方法は、従来例と同様であるが、本発明では、半導体チップ６の周囲のみを覆うだけであり、界面の未充填部分が発生するようなこともなく、より生産工程に有利となっている。
【００２４】
【発明の効果】
本発明に係る半導体装置の製造方法によれば、水分が内部接続電極及び配線迄浸透しないので、イオンマイグレーションを防止することが出来、配線間のショートが起き難い半導体装置の製造方法を実現することが出来る。また、塩素のようなイオンマイグレーション加速要因の汚染も防止出来、イオンマイグレーションによるショートやリーク等の電気的不良を低減出来、半導体チップとインナーリードが接触する所謂エッジタッチ不良を解消出来る。
また、フレキシブル基板の配線作製工程以降は、半導体チップの突起電極がフレキシブル基板の半導体チップ用電極に接触する工程を含め、半導体チップ用電極が大気に触れることが無い為、Ｓｎ酸化によるＡｕＳｎ接続不良を解消出来る。
【００２５】
本発明に係るフレキシブル基板によれば、半導体チップを実装した状態で、水分が内部接続電極及び配線迄浸透しないので、イオンマイグレーションを防止することが出来、配線間のショートが起き難いフレキシブル基板を実現することが出来る。また、塩素のようなイオンマイグレーション加速要因の汚染も防止出来、イオンマイグレーションによるショートやリーク等の電気的不良を低減出来、半導体チップとインナーリードが接触する所謂エッジタッチ不良を解消出来る。
また、フレキシブル基板の配線作製工程以降は、半導体チップの突起電極がフレキシブル基板の半導体チップ用電極に接触する工程を含め、半導体チップ用電極が大気に触れることが無い為、Ｓｎ酸化によるＡｕＳｎ接続不良を解消出来る。
【００２６】
本発明に係る半導体装置によれば、水分が内部接続電極及び配線迄浸透せず、イオンマイグレーションを防止することが出来、配線間のショートが起き難い半導体装置を実現することが出来る。また、塩素のようなイオンマイグレーション加速要因の汚染も防止出来、イオンマイグレーションによるショートやリーク等の電気的不良を低減出来、半導体チップとインナーリードが接触する所謂エッジタッチ不良を解消出来る。
また、フレキシブル基板の配線作製工程以降は、半導体チップの突起電極がフレキシブル基板の半導体チップ用電極に接触する工程を含め、半導体チップ用電極が大気に触れることが無い為、Ｓｎ酸化によるＡｕＳｎ接続不良を解消出来る。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法、フレキシブル基板及び半導体装置の実施の形態の要部を示す縦断面図である。
【図２】本発明に係るフレキシブル基板の実施の形態の要部を示す平面図である。
【図３】従来の半導体装置の実装例を示す縦断面図である。
【図４】従来のフレキシブル基板の要部を示す平面図である。
【符号の説明】
１，１０１  フレキシブル基板
２，１０２  基材（絶縁フィルム）
３，１０３  Ｃｕ配線（配線、配線パターン）
４，１０４  半導体チップ用電極（内部接続電極）
５，１０５  ソルダレジスト（保護膜）
６，１０６  半導体チップ
７，１０７  Ａｕ突起電極（突起電極）
８，１０８  樹脂
１０９  デバイスホール
【図１】
2004327920.tif 000003
【図２】
2004327920.tif 000004
【図３】
2004327920.tif 000005
【図４】
2004327920.tif 000006