(57)【要約】【課題】大規模であることに加え、高速性を容易に備え得る構成を有する再構成可能な光電融合回路を提供することである。【解決手段】光電融合回路は、論理機能、電気接続、光接続などの内部構成を変更可能（リコンフィギャラブル）な光電融合回路である。光電融合回路は、複数の電子回路（論理ブロック２０５）とそれらを接続する光回路２０４を有し、論理ブロック２０５の内部構成が変更可能であることに加えて、論理ブロック２０５間の光回路２０４を介する光接続が変更可能である。【選択図】    図１
2004317717.tif 000002
【特許請求の範囲】
【請求項１】
内部構成を変更可能（リコンフィギャラブル）な光電融合回路であって、複数の論理ブロックとそれらを接続する光回路を有し、該論理ブロックの内部構成が変更可能であることに加えて、該論理ブロック間の光回路を介する光接続が変更可能である様に構成されていることを特徴とする光電融合回路。
【請求項２】
前記光回路は、シート状の光伝送媒体と、該光伝送媒体に対する光信号の発信と受信の少なくとも一方を行うポートを有し、該ポート間で光接続が変更可能である請求項１に記載の光電融合回路。
【請求項３】
前記論理ブロックは、複数の論理要素と、該論理要素間を接続する電気接続網を有し、少なくとも一つの論理要素の内部構成と論理要素間の接続の少なくとも一方が変更可能である様に構成されている請求項１または２に記載の光電融合回路。
【請求項４】
前記光回路においてコンフィギュレーションデータの分配がなされ、論理ブロックの内部構成が該コンフィギュレーションデータを基に変更される様に構成されている請求項３に記載の光電融合回路。
【請求項５】
前記論理ブロックは、可変ロジック部とメモリ部を有し、該可変ロジック部の内部構成に対応したコンフィギュレーションデータを該メモリ部に保管してなる様に構成されている請求項３に記載の光電融合回路。
【請求項６】
前記論理ブロックは、前記光回路を介して、別の論理ブロックから内部構成を移動、複写、もしくは置換することが可能である様に構成されている請求項５に記載の光電融合回路。
【請求項７】
近接した論理ブロックの間は、電気配線により接続が可能である様に構成されている請求項３乃至６のいずれかに記載の光電融合回路。
【請求項８】
内部構成を変更可能な論理要素を複数有した第１の階層と、配列して形成された論理要素間を接続するマトリックス状に配された電気配線とスイッチを有し、論理要素間の接続を切り替えることができる論理ブロックを含む第２の階層と、該論理ブロックの間を光接続するシート状の光伝送媒体を有し、論理ブロック間の光接続を切り替えることができる第３の階層を有することを特徴とする階層的再構成可能回路。
【請求項９】
論理要素間を接続する電気配線、該論理要素間の接続を変更可能な電気スイッチ、該論理要素に電気接続され光電信号変換を行うポート、シート状の光伝送媒体を介する該ポート間の光接続を変更する手段を有することを特徴とする相互接続構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子回路と光回路が混在し、回路の内部構成（論理機能、電気接続、光接続など）を高い自由度で変更することができる再構成可能（リコンフィギャラブル：Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ）な光電融合回路に関する。
【０００２】
【背景技術】
最近、パーソナルコンピューター、さらには携帯電話や個人情報端末（ＰＤＡ）などの情報処理機器は、処理速度の速いことと小型・軽量であることに加えて、複数のアプリケーションを切り替えて用いることが望まれている。一方で、ロボットなどの制御機器においては、複数の制御アルゴリズムをリアルタイムで切り替えて制御することが望まれる。この様な視点から、回路の再構成が可能な回路基板、特に高速でリアルタイムに回路の再構成を可能とする回路基板が望まれている。
【０００３】
再構成可能な回路の例として、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＣＰＬＤ（Ｃｏｍｐｌｅｘ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）等が挙げられ、電気バス配線を用いてチップ間を接続しているＦＰＧＡのマルチチップシステムがある（特許文献１）。これらは、高速性や回路規模などの点で、さらなる向上が望まれる。
【０００４】
【特許文献１】
特開２０００−３１１１５６号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上述のシステムにおいては、電気バス配線を用いてチップ間を接続しているために、チップ間の接続を高い自由度で再構成することができなかった。
【０００６】
【課題を解決するための手段】
上記課題に鑑み、本発明の光電融合回路は、論理回路、電気接続、光接続などの内部構成を変更可能（リコンフィギャラブル）な光電融合回路であって、複数の電子回路（論理ブロック）とそれらを接続する光回路を有し、該論理ブロックの内部構成が変更可能であることに加えて、該論理ブロック間の光回路を介する光接続が変更可能である様に構成されていることを特徴とする。
【０００７】
上記基本構成に基づいて、以下の様な態様が可能である。
前記光回路は、シート状の光伝送媒体と、該光伝送媒体に対する光信号の発信と受信の少なくとも一方を行うポートを有し、該ポート間で光接続が柔軟に変更可能である様に構成され得る。
【０００８】
また、前記論理ブロックは、複数の論理要素と、該論理要素間を接続する電気接続網を有し、少なくとも一つの論理要素の内部構成と論理要素間の接続との少なくとも一方が変更可能である様に構成され得る。例えば、論理ブロックは、機能を変更可能な論理要素と、該論理要素間の接続を変更可能な電気接続網を有し得る。
【０００９】
また、前記光回路においてコンフィギュレーションデータの分配がなされ、論理ブロックの内部構成が該コンフィギュレーションデータを基に変更される様に構成され得る。この場合、論理ブロックは、可変ロジック部とメモリ部を有し、該可変ロジック部の内部構成に対応したコンフィギュレーションデータを該メモリ部に保管してなる様に構成されたり、光回路を介して、別の論理ブロックから内部構成を移動、複写、もしくは置換することが可能である様に構成されたりする。
【００１０】
また、近接した論理ブロックの間は、電気配線により接続が可能である様に構成され得る。
【００１１】
更に、本発明の階層的再構成可能回路は、内部構成を変更可能な論理要素を複数有した第１の階層と、配列して形成された論理要素間を接続するマトリックス状に配された電気配線とスイッチを有し、論理要素間の接続を切り替えることができる論理ブロックを含む第２の階層と、該論理ブロックの間を光接続するシート状の光伝送媒体を有し、論理ブロック間の光接続を切り替えることができる第３の階層を有することを特徴とする。
【００１２】
更に、本発明の相互接続構造は、論理要素間を接続する電気配線、該論理要素間の接続を変更可能な電気スイッチ、該論理要素に電気接続され光電信号変換を行うポート、シート状の光伝送媒体を介する該ポート間の光接続を変更する手段を有することを特徴とする。
【００１３】
【作用】
本発明の特徴は、再構成可能な電子回路（半導体チップなどで実現される）と光回路を融合することである。これによる第１の作用・効果は、光回路（典型的には後述する光自由回路）を融合することで、電子回路内配線のＲＣ信号遅延やＥＭＩの問題を緩和できるため、大規模で高速な再構成可能な回路でも実現できることである。
【００１４】
すなわち、特にＦＰＧＡをはじめとする再構成可能な電子回路においては、配線の自由度を高めるために多くの配線を用意することが必要となり、ダイ面積のかなり大きい部分が、プログラム可能な配線などに割当てられる。また、マトリックス状に配線がなされることが多く、この様な場合、配線の経路は多数のスイッチを経なければならず、配線遅延の問題が生じやすい。さらに、これらの傾向は、電子回路の高速化、大規模化に伴い顕著となる。本発明では、電子回路間に光回路を導入することで、一つの電子回路の規模、面積は大きくせずに（むしろ小さくし）、複数の電子回路を高速な光回路で接続することで実質的に大きな回路規模でも実現できる。さらには、光自由回路を適用することで、電子回路間の接続も高い自由度で変更できるため、複数電子回路にまたがる大規模回路でも再構成が可能となる。
【００１５】
一般に、大きな電子回路を高速で動作することは困難であるが、本発明においては、小さな高速電子回路を光回路で接続することで、大規模で高速な回路でも実現できる。さらに、電子回路サイズが小さくて済むことは、低コスト化にも繋がる。また、電子回路の数を増やすことで、スケーラブルに回路規模を拡張できる。
【００１６】
上記特許文献１には再構成可能なチップであるＦＰＧＡを電気的に接続する手法が開示されているが、これに比べると、本発明では、光回路を適用することで接続の多様性、柔軟性を向上させられ、さらに、高速な情報伝送も可能となる。特に、電子回路の数が増えると、電気的な電子回路接続においてはどうしても接続自由度が下がってしまうが、光自由回路は、本質的には完全結合が可能であること、さらに、マルチキャスト伝送が可能であることなどの理由で、その接続自由度は著しく高い。
【００１７】
また、従来のマトリックス配線などの電気配線を用いたチップ間相互接続においては、大規模な回路の再構成が難しいが、光自由配線を適用することでこれを比較的容易に実現できる。特に、長距離配線を光自由回路に割り当てることで、配置配線をはじめとする回路設計が著しく容易になるため、回路の再構成自身が容易になり、その時間も短縮できる。
【００１８】
この様に、大規模であることに加え、高速性、柔軟性を兼ね備えた再構成可能な回路でも、本発明による光電融合回路、階層的再構成可能回路、相互接続構造により容易に実現できる様になる。
【００１９】
【発明の実施の形態】
本発明の光電融合回路、階層的再構成可能回路、相互接続構造の実施形態について説明する。
図１は、本発明の再構成可能（リコンフィギャラブル）な光電融合回路、階層的再構成可能回路、相互接続構造の一実施形態の回路接続を示す図である。図１において、２０１は論理要素、２０２は電気接続網、２０４は光自由回路、２０５は論理ブロック、１０１は光伝送媒体、１０２はポートである。ここでは、内部の回路構成を変更可能（リコンフィギャラブル）な電子回路、すなわち論理ブロック２０５を複数有し、それらが光自由回路２０４で相互接続されている。ここで、リコンフィギャラブルな電子回路としては、典型的にはロジック機能を変更可能な論理要素２０１と、それらの相互接続を変更可能な電気接続網２０２からなる回路が挙げられる。本明細書では、この様な内部構成を変更可能な電子回路の一単位を、論理ブロックと呼ぶことにする。これより分かる様に、本発明の典型的な光電融合回路は、複数の電子回路（論理ブロック２０５）とそれらを相互接続する光自由回路を有し、論理ブロックの内部構成が変更可能であることに加えて、論理ブロック間の光接続を高い自由度で変更することが可能である。
【００２０】
論理要素２０１としては、実現したい論理関数に関する入出力の真理値表をＲＡＭ形式でもち、入力の組み合わせに対して出力信号を出すＬＵＴ（ルックアップテーブル）が挙げられる。また、ＡＮＤ、ＮＡＮＤ、ＯＲ、ＮＯＲ、ＸＯＲ、フリップフロップ、ラッチ、レジスタ、インバータ、乗算器など、さらには、これらのいずれかを組合わせた回路を有してもよい。さらには、メモリを有してもよい。他にも、整数演算、浮動小数点演算、関数演算等の演算ユニット（プロセッサ）を有してもよい。
【００２１】
電気接続網２０２は、論理要素間の接続を設定できるものであり、例えば、配列して形成された論理要素間を接続するマトリックス状に配された電気配線とスイッチから構成するものがある（図２参照）。スイッチは、論理要素２０１と電気配線の接続部２０７や、マトリックス配線２０８の交差部２０６などに配される。
【００２２】
こうして、典型的な論理ブロック２０５とは、再構成可能な論理要素２０１が再構成可能な電気接続網２０２で相互接続された再構成可能な電子回路ということができる。論理ブロック２０５には、ＦＰＧＡやＣＰＬＤ等、さらにはプロセッサを２次元配列させたプロセッサアレイなどが含まれ得る。
【００２３】
光自由回路は、光をキャリアとし情報を伝達する回路であり、光伝送媒体を介して高い自由度で情報の伝送形態を変更可能な回路である。光伝送媒体としては、例えば２Ｄ（２次元）光導波路が挙げられる。この光自由回路２０４を用いることで、所望の論理ブロック２０５間の接続を高い自由度で変更することが可能となる。この様にして、本発明の光電融合回路は、電気接続網と光回路を変更することで、所望の論理要素間の接続を高い自由度で変更できる。すなわち、電子回路（論理ブロック）の内部構成を変更することに加えて、電子回路（論理ブロック）間の光接続を高い自由度で変更することで、回路全体の構成を変更可能である。
【００２４】
本発明の光電融合回路の他の形態は、再構成を行う階層として、以下の３つの階層を有する階層的再構成可能な回路ということができる。すなわち、リコンフィギャラブルな論理要素からなる第１の階層（論理要素の再構成）と、配列して形成された論理要素間を接続するマトリックス状に配された電気配線とスイッチを有し、論理要素間の接続を切り替えることができる第２の階層（論理ブロック内の電気接続網レベルの再構成）と、該論理ブロックの間を光接続するシート状等の光伝送媒体を有し、該論理ブロック間の光接続を高い自由度で切り替えることができる第３の階層（光自由回路のレベルの再構成）を有する。
【００２５】
この様な階層的な構成を採ることで、第１の階層の再構成のみを用いた小規模な回路変更から、第３の階層を用いた大規模な回路変更まで、幅広い回路の変更を柔軟に実施することが可能となる。
【００２６】
また、上述の様な回路は、論理要素が以下の様な接続構造で接続されている相互接続構造としても捉えられる。すなわち、論理要素間を接続する電気配線、論理要素間の接続を変更可能な電気スイッチ、論理要素に電気接続され光電信号変換を行うポート、ポート間の光接続を可能にするシート状の光伝送媒体、ポート間の光接続を変更する手段を有した相互接続構造である。
【００２７】
上記実施形態の再構成可能な光電融合回路の構成を図２に沿って説明する。図２において、２０１は論理要素、２０８は電気接続網であるマトリックス配線、２０５は論理ブロック、１０１は光伝送媒体、２０６は交差部、２０７は接続部である。図１は回路の接続形態を記した図であるが、図２は回路の平面的なレイアウトに対応している。
【００２８】
図２において、再構成可能な回路は、９つの論理ブロック２０５から構成されている。論理ブロック２０５は、２５個の論理要素２０１とそれらを相互接続するマトリックス配線２０８から構成されている。論理ブロック２０５の数や論理要素２０１の数はこれらに限るものではなく、所望の数を配することができる。ここで、論理要素２０１は、それぞれマトリックス配線２０８である水平電気配線と垂直電気配線により相互接続されている。水平電気配線と垂直電気配線の交差部２０６にはスイッチを有し、論理要素２０１間の接続を変更できる様になっている。また、電気配線と論理要素２０１の間の接続部２０７にもスイッチを配してよい。
【００２９】
上記論理ブロック２０５は、光伝送媒体１０１に光信号を発信もしくは受信する機能を有するポート１０２（図１参照）に接続される（図２ではポートは不図示）。ポート１０２は、電気信号を光信号に変換する光出力部（発光素子）、もしくは、光信号を電気信号に変換する光入力部（受光素子）、もしくはその両方を有しているが、両方を有していることが機能性の観点から好ましい。ここにおいて、論理ブロック２０５からの信号がポート１０２で光信号に変換され、光信号は光伝送媒体１０１である２Ｄ光導波路を伝播後、別のポート１０２で電気信号に変換され、光回路が構成される。すなわち、発信を担うポート１０２の光出力部である発光素子から出射された光は、光伝送媒体１０１を伝播し、受信を担うポート１０２の光入力部である受光素子に入力される。受信を担うポート１０２で信号が電気信号に変換されることで、ポート１０２からポート１０２への信号伝送がなされ、光回路が構成される。
【００３０】
光伝送媒体１０１としては、典型的には２次元導波路（シート状の光導波路）が用いられる。典型的な光自由回路とは、この様な２次元導波路であって、任意の位置に光デバイスを配置することができ、任意の点に配したポートから任意のポートに２次元的に光データを送信する様にしたものである。例えば、ポート１０２からの伝播光１０３は、図１３に示す様に、設定した任意の伝播方向や放出角１０４ａ、１０４ｂで伝播させることで、送信先を選択できる。ここで、放射角１０４の設定範囲は特にこだわらないが、例えば３６０°全方向にブロードキャストすることや、発光素子の放射角相当であってなるべく小さな放射角でビーム状に伝播させることなどができる。光の伝播方向や放射角を制御することなどで回路を高い自由度で変更できる。光自由回路は、１対１のポートの接続組み合わせに関しては、任意の組で双方向通信が可能であり、完全結合可能な回路とできる。さらに１：Ｎのマルチキャスト通信や、Ｎ：Ｍの通信なども実現可能であり、接続自由度の高い回路である。
【００３１】
さらに、光自由回路は上述の接続の切り替え、再構成が可能である。すなわち、１対１のポート間の組み合わせの切り替え（再構成）が可能であり、さらには、複数のポート間の伝達経路の切替、すなわち１：ＮやＮ：Ｍ送信の切り替え（再構成）が可能ともできる。
【００３２】
この様にして、２Ｄ導波路を用いた光自由回路は、ポート間の完全結合が可能であり、さらには、マルチキャストが可能な接続自由度の高い再構成可能な回路であり、再構成可能な電子回路を相互接続することで、高度に再構成可能なシステムを構築する際に好ましい手段である。
【００３３】
こうして電子回路間を光自由回路で接続することで複数の電子回路にまたがる再構成を自由度高く行える構成になり、先に述べた様に、電子回路内、すなわち論理ブロック内の長距離配線の負荷が低減し、電子回路内の信号遅延の問題が緩和される。さらには、電子回路のサイズは小さくても大規模なシステムを実現でき、２Ｄ光導波路を用いた自由な光回路は、論理ブロックのスケーラブルな拡張を実現できる。
【００３４】
さらに言えば、２次元に論理要素を配列した構成を有する電子回路（論理ブロック）を接続して拡張する際には、２次元に高い自由度で回路変更可能な接続手段は、設計の容易性などの観点からも、最も好ましい。すなわち、２Ｄ光導波路を適用した２Ｄ光自由回路との融合は、特に適合性に優れる方法である。
【００３５】
図２において、正方形の論理ブロック２０５が規則的に配列して描かれているが、電子回路形状は特にこれに限るものでなく、長方形であってもよいし、配列も自由である。特に、２Ｄ光自由回路においては、任意の位置にポートを配置することが可能である。すなわち、チップ（電子回路）の配置位置の自由度が高いという特徴がある。
【００３６】
典型的には、一つの論理ブロック対して、一つのポートを配することができるが一つの論理ブロックに対して複数のポートを配してもよいし、複数の論理ブロックで一つのポートを共有する様にしてもよい。
【００３７】
また、図２においては、論理ブロック２０５のみで構成された均質な再構成システムであるが、ＡＳＩＣ、ＣＰＵ、ＤＳＰ、メモリなどのチップを有してもよい。この際には、ＡＳＩＣなどのチップに接続するポートも用意することができる。
【００３８】
ここで、光自由回路にライン導波路や自由空間接続ではなく、２Ｄ導波路が好ましい理由をさらに説明する。まず、光ファイバやライン導波路を用いた光回路を用いることも考えられるが、固定したライン配線となるため、配線の自由度には劣ることになる。また、こうした光回路の再構成を実現するには、多くの光スイッチを必要とするなど困難が伴う。さらには、線状光導波路は、数ミクロンから数十ミクロンのサイズであるので、光軸合わせが困難、光導波路に微細加工が必要で作製が難しい。
【００３９】
一方、２Ｄ導波路を適用することで、所望の任意位置への光デバイス（発光素子や受光素子）の実装が可能となり、任意の位置の間での情報伝達が可能となる。さらには、光デバイスと導波路層の光結合に際し、光学的な位置合わせが容易になる。この様に単純な構成であるため、簡易に回路基板を形成することができて、低コスト化が可能である。さらに、後述の様に、２Ｄ光導波路を適用した光自由回路では、基本的に、光入出力部であるポートの制御のみで光回路の再構成が可能である。
【００４０】
また、自由空間に光を伝播させる方式は、配線自由度が高いが、サイズが大きくなってしまうという課題があるのに対して、２Ｄ光導波路を用いた光自由回路を用いた構成は、薄型で高密度に実装がなされ得る回路基板を実現できる。
【００４１】
次に、上記実施形態の如き本発明の再構成可能な光電融合回路の回路構成の変更方法について説明する。上記した様に、本発明においては、以下の３つの階層において、回路の再構成が可能である。
【００４２】
すなわち、論理要素のレベル、論理ブロック内の電気接続網のレベル、光自由回路のレベルである。本発明の光電融合回路は、基本的に何度でも再構成可能である。さらには、回路全体を再構成することや、その一部のみを再構成することができる。この再構成を担う情報をコンフィギュレーションデータ（コンフィギャラブルションデータ）と呼ぶ。回路構成の変更は、このコンフィギュレーションデータを基に行うことになる。このコンフィギュレーションデータは光電融合回路の内部もしくは外部の記憶装置に保管しておき、必要なときに読み出すことで再構成を行う。コンフィギュレーションデータのロードには、電気配線を用いてもよいし、光自由回路を用いてもよいが、後で詳述する様に、光自由回路を用いることは、本発明の光電融合回路の特徴を生かした手法といえる。
【００４３】
第１の階層すなわち論理要素レベルの再構成は、論理要素の内部構成を変更することで、機能を設定、変更することで行われ得る。論理要素は、複数個の論理機能（関数）のうちのいずれか一つを与える様に電気的に設定することが可能である。例えばＬＵＴにおいては、ＬＵＴに特定の信号を入力することで特定の論理機能（関数）の真理値表を有した論理回路に設定、書き換えできる。ＬＵＴは、例えば、２から６入力程度の広い範囲の論理関数を実現できる。
【００４４】
他にも、論理要素としてＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ  ａｎｄ  Ｌｏｇｉｃ  Ｕｎｉｔ）を用いる場合には、入力する命令セットによって、機能を設定することができる。複数種類のＡＬＵを配して、所望のＡＬＵを選択する様にしてもよい。例えば、整数型や浮動少数点型、ビット数の異なるＡＬＵなどを配列しておくことが挙げられる。他にも、コンフィギュレーションデータの内の一部をマルチプレクサやセレクタの制御信号として用いることで再構成する手法なども挙げられる。
【００４５】
再構成においては、全ての論理要素を再構成してもよいし、部分的に再構成してもよい。同様な機能を満たせるのであれば、部分的な再構成の方が高速な再構成が実現でき、より好ましい。また、論理要素ごとに、その内部もしくは近傍にコンフィギュレーションデータを記憶するＳＲＡＭ等のメモリを配してもよい。なお、論理要素（第１の階層）を再構成しない形態、すなわち以下の第２に第３の階層のみを再構成する場合も、本発明の光電融合回路であり得る。
【００４６】
第２の階層すなわち電気接続網レベルでの再構成は、論理要素とマトリックス配線との接続部やマトリックス配線の交差部に配されたスイッチを切り替えることで、電気配線網のルーチングを設定することで行われ得る（図２参照）。コンフィギュレーションデータの一部を用いて、これらのスイッチのオン／オフをすることで、論理要素間の接続関係の設定、変更をすることができる。交差部は、典型的には、パストランジスタのゲートを制御することで行なえる。すなわち、この様にして論理要素は、水平電気配線と垂直電気配線、スイッチを介して、他の論理要素に接続される。また、水平電気配線と垂直電気配線の間を、論理要素を介して相互に接続することも可能である。
【００４７】
この様に、コンフィギュレーションデータにより論理要素のロジック機能と論理要素間の相互接続を再構成することができる。すなわち、或る論理ブロック内のコンフィギュレーションデータを書き換えることで、論理ブロックを再構成することが可能である。論理ブロックは、典型的には、個々の論理要素のロジック機能と個々の論理要素間の接続関係とを変更することにより内部構成を再構成できる電子回路ということができる。論理ブロックごとに、内部にコンフィギュレーションデータを記憶するＳＲＡＭ等のメモリを有してもよい。他にも、フラッシュメモリ、ＥＥＰＲＯＭ、ＤＲＡＭ、ＳＲＡＭ、ＭＲＡＭ、Ｆｅ−ＲＡＭなど任意のメモリが適用可能である。
【００４８】
本発明の再構成可能な回路の機能は、個々の論理要素のロジック機能と、個々の論理要素間の接続関係に加えて、さらに以下の論理ブロック間の接続関係を指定することにより定められる
【００４９】
第３の階層すなわち光自由回路のレベルでの再構成は、論理ブロックに接続されたポートからの光出力を制御することや、ポートへの光入力を分別することなどで行い得る。また、個々の論理ブロック間の接続関係の設定、変更は、光自由回路の接続の制御をコンフィギュレーションデータの一部を用いて指定することで実現される。
【００５０】
光自由回路においては、前記した様に発信ポートからの光信号の放射角や伝播方向を変更して送信先を選択することで回路接続を変更（再構成）する手法などがある。他にも、受信ポートにおいて、光信号の受信する方向を変更することも可能である。他にも、受信ポートにおいてデータを選別することで、回路の再構成を行うこともあり得る。例えば、発信ポートは、情報をパケット信号としてアドレスなどを付与してブロードキャスト送信し、そのアドレスを受信ポートで選別することで、所望の受信ポートへ情報を伝送する手法がある。この様にして、光自由回路は、本質的に、ポートで双方向の完全結合を実現できる回路である。
【００５１】
また、基本的に、論理ブロックの間は光自由配線で相互接続されるが、近接した論理ブロック間など特別な論理ブロックの間は、電気配線で直線接続してもよい。ただし、遠距離の論理ブロック間は光配線での接続が好ましい。この様な際には、光配線と電気配線は、自由に選択できる様にしてもよい。
【００５２】
この第３の階層により、論理ブロックは、光自由回路を介して他の論理ブロックと高い自由度で接続することが可能となる。これにより、複数の論理ブロックにまたがる大きな再構成可能な回路を実現できる。
【００５３】
この様に、第１、第２、第３の階層の構成を適用することで、論理要素、論理ブロックは、コンフィギュレーションデータに応答して柔軟に相互接続することができる。
【００５４】
上記３つの階層に加えて、さらに別の再構成の階層を追加しても構わない。例えば、第２と第３の階層の間に、別形態の電気接続網の階層を用意することができる。論理ブロックとポートの対応関係は、この電気接続網の再構成で変更可能となる。第４の階層として光ファイバからならネットワーク網を用意することなどをしてもよい。その様な場合でも、上記３つの階層を有することによるメリットは十分に働く。
【００５５】
コンフィギュレーションデータの入出力や転送、再構成の指示などに、別途、制御回路を用意してもよい。また、論理ブロックの一部に、この制御回路を割り当ててもよい。特に、論理ブロックへのコンフィギュレーションデータの転送に光自由回路を用いることは、高速な再構成が可能となることから好ましい。これにより、リアルタイムで動的な再構成が可能となる。頻繁に論理ブロックの再構成を行えば、その時点での処理内容に最も適した形に回路を再構成でき、処理の高速化を図ることができる。
【００５６】
図３は、本発明の光電融合基板の実施形態の構成を示す断面図である。図３において、１０５は電気配線層、１０６は電気配線、１０７は論理ブロックである電子デバイス（チップ）である。図３に示す様に、この回路基板は、再構成可能な電子デバイス１０７と、光伝送媒体１０１として２Ｄ導波路を用いた光回路が共存している。さらにチップ１０７間を接続する電気配線１０６を有した電気配線層１０５が積層され、コンパクトに実装されている。電子デバイス１０７からの信号がポート１０２において光信号に変換され、光信号は光伝送媒体１０１を伝播後、別のポート１０２において電気信号に変換されることで、光自由回路が構成される。
【００５７】
図３は、３つのチップ１０７ａ〜１０７ｃ及びポート１０２ａ〜１０２ｃを有した回路の断面図であるが、例えば、上から見た図の図２に記す様に、面内に任意の数の論理ブロック（チップ）とポートを任意の位置に配置可能である。また、ポート１０２は光伝送媒体１０１に接して上部に配置しているが、これに限るものでなく、光伝送媒体１０１の中に埋め込む様に配置し、直接、導波路に光を結合したり、光伝送媒体１０１の端面に配置してもよい。
【００５８】
光伝送媒体１０１は、伝播光１０３に対して十分な透過率を有するものであれば、ガラス、半導体、有機材料などの任意の材料を適用できる。例えば、市販のガラス基板、ニオブ酸リチウムなどの単結晶基板、Ｓｉ，ＧａＡｓなどの半導体基板、ポリカーボネート、アクリル、ポリイミド、ポリエチレンテレフタラートなどからなる有機シートなどを、そのまま用いられる。また、真空蒸着、ディッピング、塗布などの任意の手法で製膜する方法や、射出成型、押し出し成型などで成型して作製する方法等を用いてもよい。屈折率の異なる層で表面をコートしてクラッド層を形成してもよい。光伝送媒体１０１のサイズは、２Ｄの任意位置間で情報伝達を行うことから、情報伝達速度にもよるが、例えば１００ミクロン程度から数１０ｃｍのサイズが可能である。光伝送媒体１０１の厚さは、１ミクロン程度から数ｃｍの範囲で可能であるが、光軸合わせの容易性の観点から５０ミクロンから数ミリ程度の厚さが好ましい。
【００５９】
ポート１０２の光出力部は、２Ｄ光導波路の平面内に適当な放射角で伝播光１０３を伝播させるが、平面に対して垂直な方向においては伝播可能な全ての角度（全ての導波モード）を伝播させたり、選ばれた角度（単一の伝播モード）を伝播させたりできるが、特にこだわらない。
【００６０】
ポート１０２の光出力部に適用可能な発光素子としては、レーザーダイオード、ＬＥＤなどが挙げられるが、その中でも光放出角の小さい面発光レーザは小さな放射角の伝播光を実現できる観点から好ましい。ポート１０２の光出力部は、放射角や放出方向を切り替える手段を有することができる。これにより、２Ｄ光導波路１０１において、ポート１０２から異なる放射角や方向で光を伝播させられ、さらにこれらを切り替えることができる。放射角や方向の切り替え手段としては、例えば、ポート１０２に、異なる放射角や方向で光を放射可能な複数の光出力部を配し、発信に用いる光出力部を電気的に選択することで、伝播する放射角や方向を切り替える方法がある。例えば、複数の発光素子がアレイ状に配列したものを用い、アレイのそれぞれの素子に対して、異なる放射角や放出方向が設定、分別される様に構成する。この場合、アレイの中で用いる発光素子を選択することで、放射角や放出方向の設定、分別が可能となる。
【００６１】
さらに、光出力部に適用される発光素子として、放射角や放出方向を制御、変更可能なデバイスを用いることが挙げられる。また、光出力部に適用される発光素子と２Ｄ光導波路１０１の結合態様を可変にすることで、放射角や放出方向を変更する方法もある。より具体的には、発光素子に近接して配されたミラーやプリズム、レンズ、グレーティングなどの光結合部を動かしたり、発光素子自身の位置を動かして同様な効果を持たせたり、光結合部を構成する材料の屈折率などの光学的性質を変調したりする。光結合部を可動にする手段としては、例えばマイクロメカニクスの技術により、静電力素子、磁力素子、圧電素子などを適用して微小な可動ミラーなどを構成する方法がある。
【００６２】
一方で、ポート１０２の光入力部は、２Ｄ光導波路１０１の３６０°にわたる全方向から光を受信可能な様に構成されていることが好ましい。この様に構成することで、光入力部の構成は全て同一で単純な構成とできるという利点がある。もちろん、２Ｄ光導波路の所定の方向からの光のみを受信する様に構成してもよい。光入力部に適用可能な受光素子としては、ＰＩＮフォトダイオード、ＭＳＭフォトダイオードなどが挙げられる。光入力部にも光結合器を適用できる。上述の観点から、光入力部に適用する光結合器としては、任意の方向、すなわち、面内３６０度方向から光を受光することが好ましいため、特に円錐状や球状のミラーを用いるのが好ましい。
【００６３】
また、ポート１０２として、複数の受光部をアレイ状に配列したものを用いることもできる。特に、アレイのそれぞれの素子に対して入射される方向が異なる様に、受光部を配することができる。この場合、アレイの中で用いる受光部を選択することで、光が到達した方向の分別が可能となる。
【００６４】
光伝送媒体１０１は任意の基板１００上に配し得る。基板１００としては、プリント基板、アルミやＳＵＳなどの金属基板、Ｓｉ，ＧａＡｓなどの半導体基板、ガラスなどの絶縁基板、ＰＭＭＡやポリイミドやポリカーボネートなどの樹脂性の基板やシートを適用できる。
【００６５】
電気配線１０６はアルミ、銅などの金属配線であり、その作製には、真空蒸着、導電性ペーストをスクリーン印刷法で形成する方法が用いられる。他にも、電解銅箔等の金属箔を積層し、所望のパターンに形成されたエッチングレジストを用いて金属箔を化学エッチングすることにより、回路導体パターンを形成する手法などが用いられる。図３において、光伝送媒体１０１の層は一層として示してあるが、複数層有してもよい。
【００６６】
以上の実施形態で説明した様に、本発明の光電融合基板は、電子デバイス（論理ブロック）における構成変更と、光回路を用いた構成変更を可能とし、信頼性高く柔軟に光電融合回路の再構成が可能となる。また、この様な光伝送媒体を有した回路基板は、設計自由度が高く回路の再構成が可能であり、大量な情報を高速に扱えて電磁放射ノイズに強い回路基板とできる。
【００６７】
【実施例】
以下に更に具体的な実施例をあげて、本発明を説明する。ただし、本発明は、以下に示す実施例に限られるものではなく、上述の概念に含まれるものであれば、その構成、製法等はこだわらない。
【００６８】
「実施例１」
実施例１は、図２、図３の構成に準じた構成の光電融合回路及び基板である。本実施例は、図３に示す様に、２Ｄ光導波路からなる光伝送媒体１０１、ポート１０２、電気配線１０６を含む電気配線層１０５、再構成可能な電子回路を有した半導体チップ１０７を備える。ここでは、光伝送媒体１０１を電気配線層１０５ａ、１０５ｂが挟む構成になっており、電気配線層１０２ａと光伝送媒体１０１の界面付近にポート１０２を設置してある。基板１００のサイズは３ｃｍ□である。また、図２に平面構成を示す様に、論理ブロック２０５に対応する半導体チップ１０７が９個（［１，１］〜［３，３］）配してある。それぞれの半導体チップ１０７に対応して１個のポート１０２が配置されている。
【００６９】
光伝送媒体１０１は２Ｄ光導波路の構成であり、厚さ１００μｍのポリカーボネート（屈折率１．５９）にクラッドとしてフッ素化ポリイミド（屈折率１．５２程度）をコートしたものを用いた。さらに、光伝送媒体１０１は、電子デバイス１０７が実装された電気配線層１０５と積層、接着することで、図３に示す様な高密度実装された光電融合積層基板となっている。
【００７０】
半導体チップ１０７の電気信号（ＣＭＯＳロジックなど）は、ポート１０２と光伝送媒体１０１を介して、光信号として伝達されることが可能である。また、電気配線１０６を介して近傍の半導体チップ１０７に電気信号を伝送することもできる。場合に応じて、どちらかの方法を選択することもできる。半導体チップ１０７のロジック信号（例えばＣＭＯＳなら３．３Ｖ）は、ポート１０２の発光素子を駆動するのに十分な電圧である。ポート１０２における発光素子に順バイアスとなるようロジック信号を印加することで、電気信号は光信号に変換される。発光素子として０．８５μｍ帯面発光レーザ（ＶＣＳＥＬ）が用いられ得る。個々のＶＣＳＥＬの特性は、駆動電流３．０ｍＡ、光出力３ｍＷとなっている。発光素子から発せられた光は、所定の放射角で光伝送媒体１０１を伝播する。
【００７１】
本実施例のポート１０２は、様々な放射角、放出方向で伝播が可能な様に構成している。これを実現するために、光結合器３０１としては、図１４（ａ）に示す様な４角錐状のミラーを用いた。発光素子３０６からの光３０３は角錐ミラー３０１の上方向から照射されて横方向に反射され、光伝送媒体１０１に結合する。図１４（ｂ）の様に、発光素子からの光３０３が角錐の１斜面（光照射位置３０２）に照射される場合には、ほぼ９０°の放射角で伝播する光３０４が実現され、図１４（ｃ）の様に４斜面（光照射位置３０２）に照射される場合には３６０°の放射角で伝播する伝播光３０４が実現される。角錐ミラー３０１の２、３斜面であれば、それぞれ１８０°、２７０°となる。角錐斜面は拡散面になっているため、放射角のほぼ全範囲にわたって均一な光が伝播される。
【００７２】
角錐ミラー３０１の上方に、例えば、それぞれの斜面に対して一つと中央に一つの５つの発光素子３０６ａ，３０６ｂ，３０６ｃ，３０６ｄ，３０６ｘを配し、各デバイスからの光がそれぞれの斜面の照射される様にしてある。この様な構成により、発光素子を選択することで、放射角を設定できる。例えば、中央の発光素子３０６ｘを用いれば３６０°全ての方向に、３０６ａ〜ｄのうちの一つを選べば、定められた９０°の方向に、２つを選べば１８０°の方向に、３つを選べば２７０°の方向に、４つを選べば３６０°全方向に伝播させることができる。
【００７３】
この様に、本実施例においては、ポート１０２に複数の発光素子を配し、駆動する発光素子を選択することで、放射角、放出方向を切り替えられる。こうした光自由回路の再構成は、コンフィギュレーションデータに基づいてなされる。
【００７４】
光伝送媒体１０１を伝播してくる光信号は、ポート１０２の受光素子に取り込まれ電気信号に変換される。受光素子としては、Ｓｉ−ＰＩＮフォトダイオードを用い、これは電子回路１０７に接続される。変換された電気信号は入力電気信号として、近接するＬＳＩ内部に取り込まれ処理される。この際、受光素子と共に電気信号を増幅するプリアンプを集積していれば、ＣＭＯＳコンパチブルの電圧に復元することができる。また、受光部は円錐形状の光結合部を用いることで、２Ｄ光導波路１０１の３６０°全方位からの光を受光できる。この様にしてポート１０２間は、光伝送媒体１０１を介して自由な接続が可能である。ポート１０２間のデータ転送速度は、最大１Ｇｂｐｓ、典型的には５００Ｍｂｐｓである。
【００７５】
半導体チップ１０７、すなわち論理ブロックとしては、４入力ＬＵＴとフリップフロップからなる論理要素がマトリックス状に配列した構成のものを用いている。論理ブロックにおける論理要素の数は、約５万個である（図２では簡単のために５×５の２５個で記してある）。コンフィギュレーションデータに基づき、ＬＵＴの論理機能、論理要素と配線の接続部のスイッチ切り替え、マトリックス配線の交差部のスイッチ切り替えを行うことで、電子回路１０７の再構成を行うことが可能である。チップ１０７のサイズは０．６ｃｍ□、動作周波数は２００ＭＨｚである。
【００７６】
本実施例の光電融合回路を動作させたところ、ポート１０２間で光回路が形成されており、所望の動作を行うことが確認された。外部よりコンフィギュレーションデータを読み込むことで、半導体チップ内の電子回路１０７の再構成と光自由回路の接続変更（再構成）が可能であった。すなわち、コンフィギュレーションデータを基に、放射角と放射方向を切り替える手段を有した光回路が高い自由度で変更可能であることを確認できた。光自由回路は、所望のポート１０２間の接続が可能であり、更には所望のマルチキャスト伝送が可能である。こうして、光回路の再構成と半導体チップの電気的な再構成とを併用することで、大規模で高速な回路を自由度高く再構成できた。
【００７７】
「実施例２」
実施例２は、実施例１に準じた回路基板を用いて、回路の再構成を実現した例である。図４は、本実施例の光電融合回路における回路再構成の例を示す図である。実施例１の再構成可能な電子回路を有した半導体チップが、論理ブロック２０５に相当する。
【００７８】
図４における太線は光自由回路、細線は電気配線による接続を示している。本実施例は、論理ブロック２０５間のデータ転送に光自由回路を用いた例である。以下に示す様に、光自由回路の接続を変更することで、高い自由度でデータのフローを変更できる。それぞれの論理ブロック２０５一つに対して、光送受信が可能なポートを一つ有している
【００７９】
本実施例の回路は、図４の状態Ａと状態Ｂの遷移により内部の構造を変更、すなわち、回路の再構成をしている。図４において、論理ブロック２０５には種々の模様が記されているが、模様は回路構成の内容の違いを示している。本実施例では、予めコンフィギュレーション情報を外部からロードすることで、論理ブロック２０５内の回路構成を設定した。状態Ａでは、外部から論理ブロック［２，１］に信号が入力され該ブロック内で処理がなされた後で、光自由回路によって論理ブロック［３，３］へデータが転送され、この論理ブロック内で処理を施されてから出力される。状態Ｂでは、外部から論理ブロック［２，１］に信号が入力され、論理ブロック［３，３］から出力されるところは状態Ａと同じであるが、その間に論理ブロック［１，３］，［２，３］を経由する。ここで論理ブロック［２，１］から論理ブロック［１，３］は光自由回路により、論理ブロック［１，３］から論理ブロック［２，３］、さらに論理ブロック［３，３］へは電気配線により伝達される。
【００８０】
この様な状態の遷移は、ポートに付与されているメモリに、外部から光自由回路の接続変更の情報（コンフィギュレーションデータ）を書き込むことで行われる。このコンフィギュレーション情報に基づいて、ポートは光信号の送受信の方法を変更する。本実施例では、状態Ａでは２つの論理ブロック２０５を用いた回路であったが、状態Ｂでは、論理ブロック［１，３］，［２，３］の機能がデータフローの中で直列的に追加されたことになる。すなわち、光自由回路の再構成により、機能の拡張を行った例である。
【００８１】
ここでは、状態数は２つで記されているが、２に限られるものではなく、任意の状態に再構成することができる。例えば、状態Ａの様に２つの論理ブロックを用いる場合であれば、任意の２つの論理ブロックの組み合わせを用いることが可能である。特に、光自由回路を用いることで、距離的に離れた論理ブロック２０５間でも高速なデータを扱うことが可能である。この様に、ブロック単位で高い自由度でデータフローを再構成することで、光電融合回路は機能を変えたり、機能を追加したりできる。図４では、論理ブロックを９個で記しているが、数が増えた際には、光自由回路を用いる利点は更に大きくなる。
【００８２】
本実施例では、論理ブロック２０５内の内部構成は予め設定しておき固定とした。すなわち、光自由回路である第３の階層の再構成のみを用いた例である。この様な再構成は、必要なコンフィギュレーションデータが少なくて済むため、比較的高速な再構成を実現できる。また、ここでは論理ブロック２０５内の内部構成は固定としたが、システムのバージョンアップなどにおいて、必要であれば、プログラムを外部から書き換えることが可能である。この様な際に、本実施例においては論理ブロック２０５間が光自由回路で接続されることで接続自由度が高いため、新しいプログラムの設計自由度が高くなるというメリットがある。
【００８３】
「実施例３」
実施例３は、実施例２と同様の例であるが、並列に機能を追加した再構成の例である。図５は、本実施例の光電融合回路における回路再構成の例を示す図である。ここでも、それぞれの論理ブロック一つに対して、光送受信が可能なポートを一つ有している。光自由回路を用いた遠距離伝送、マルチキャストが機能していることがわかる。
【００８４】
図５に示す如く、状態Ａでは、外部から論理ブロック［２，１］に信号が入力され該ブロック内で処理がなされた後で、光自由回路によって論理ブロック［３，３］へデータが転送され、この論理ブロック内で処理がなされてから出力される。状態Ｂでは、外部から論理ブロック［２，１］に信号が入力され処理された後、論理ブロック［１，３］へのパスＡ、論理ブロック［２，２］を経て論理ブロック［２，３］へと進むパスＢ、論理ブロック［３，３］へのパスＣに分岐される。ここで、論理ブロック［２，１］から論理ブロック［１，３］への転送と、論理ブロック［２，１］から論理ブロック［３，３］への転送と、論理ブロック［２，１］から論理ブロック［２，２］の転送は光自由回路を用い、論理ブロック［２，２］から論理ブロック［２，３］へは電気配線を用いて伝送される。
【００８５】
本実施例の状態の遷移は、入力信号のヘッダなどに記されているアドレス等の制御情報を基に、論理ブロック２０５間の接続が変更される。例えば、出力伝送に光自由回路を用いるか電気配線を用いるかの選択を行ったり、発信ポートが放射角や放射方向を変更したりする。本実施例では、論理ブロック［２，１］に入力された信号を論理ブロック［２，１］が解読し、次に論理ブロック［３，３］にビーム伝播する（状態Ａ）か、論理ブロック［１，３］，［２，２］，［３，３］に向けてマルチキャストする（状態Ｂ）かを選択する。すなわち、本実施例においては、信号に記されたアドレスなどの制御情報をコンフィギュレーションデータとして用いて、光自由回路の再構成がなされる。ここでは発信ポート側で変更したが、状態Ａ及び状態Ｂともに拡散伝播させておき、受信ポート側でデータを取得するか否かを設定してもよい。
【００８６】
この様に本実施例では、状態ＡにおけるパスＣに加えて、状態ＢではパスＡ、パスＢがデータフローの中で並列的に追加されたことになる。すなわち、光自由回路の再構成により、機能の追加を行った例である。ここでも、状態数は２つに限らない。この様に、実施例２と同様に、ブロック単位で高い自由度でデータフローを再構成することで、光電融合回路は機能を変えたり、機能を追加したりできる。特に、回路の並列性を付与する際に、光自由回路のマルチキャスト伝送は有効である。
【００８７】
「実施例４」
実施例４は、実施例３と同様な例であるが、さらに複雑な再構成の例である。図６は、本実施例の光電融合回路における回路再構成の例を示す図である。ここでも、それぞれの論理ブロック一つに対して、光送受信が可能なポートを一つ有している。また、光自由回路を用いた遠距離伝送、マルチキャストが機能していることが分かる。
【００８８】
図６において、状態Ａでは、外部から論理ブロック［２，１］に信号が入力され、論理ブロック［１，３］，［２，３］，［３，１］［３，２］，［３，３］を経て出力される。状態Ｂでは、外部から論理ブロック［２，１］に信号が入力されると共に、論理ブロック［３，１］にも別の信号が入力される。そして、論理ブロック［２，１］に入力された信号は論理ブロック［１，２］を経て論理ブロック［２，２］へと進む。論理ブロック［３，１］に入力された信号は、論理ブロック［１，３］，［２，２］，［３，２］へとマルチキャストされて、論理ブロック［１，３］への信号はそのまま出力され、論理ブロック［３，２］への信号は論理ブロック［３，３］へと進み出力される。他方、２つの信号が到達した論理ブロック［２，２］では、これらの信号を用いて演算処理が施され（例えば比較処理）、処理後の信号は論理ブロック［２，３］へと進み出力される。
【００８９】
この様な状態の遷移は、ポートに付与されているメモリおよび論理ブロック２０５に、外部から光自由回路の接続変更の情報（コンフィギュレーションデータ）を書き込むことで行った。これにより、それぞれの論理ブロックでは、出力に電気配線を用いるか光自由回路を用いるか、さらにはどの方向や放射角で光出力するかなどが切り替えられる。
【００９０】
本実施例では、状態Ａのシリアル的な回路から、状態Ｂの並列的な回路へと再構成がなされる。特に、光自由回路を用いた論理ブロック［３，１］からのマルチキャスト伝送が、本実施例における高度な再構成を可能にしている。さらに、状態Ｂでは、並列性に加えて、論理ブロック［２，２］において、分岐されたデータフロー間の演算も可能になっている。ここでも、状態数は２つに限らない。この様に、実施例４でも、ブロック単位で高い自由度でデータフローを再構成することで、光電融合回路は機能を変えたり、機能を追加したりすることができる。本実施例は、特に、並列性に優れた再構成可能な回路である。
【００９１】
「実施例５」
実施例５は、論理ブロック内のコンフィギュレーションデータを分配するのに光自由回路を用いた例である。これにより、論理ブロック内の電子回路構成が、光により配信されるコンフィギュレーションデータを基に高い自由度で変更される。図７は、本実施例の光電融合回路における回路再構成の例を示す図である。
【００９２】
本実施例においては、論理ブロック２０５となるチップとは別に、メモリブロック２０９を有し、メモリブロック２０９から論理ブロック２０５の内部構成に対応したコンフィギュレーションデータを提供する。メモリブロック２０９としては、不揮発性メモリとして保存されたコンフィギュレーションデータの中から適当なものを選んで用いる様にしてもよいし、揮発性メモリとして、システムを動作させながら随時内部を書き換えてもよい。メモリとしては、フラッシュメモリ、ＥＥＰＲＯＭ、ＤＲＡＭ、ＳＲＡＭ、ＭＲＡＭ、Ｆｅ−ＲＡＭなど任意のメモリが適用可能である。
【００９３】
本実施例では、それぞれの論理ブロック２０５一つに対して、受信専用のポートが一つ備えられている。メモリブロック２０９にもポートが接続されており、これは発信専用になっている。メモリブロック２０９からコンフィギュレーションデータを、適宜、所望の論理ブロック２０５にロードすることで、この論理ブロック２０５内の電子回路が再構成される。図７においては、論理ブロック２０５の模様が変わったことが、内部電子回路の構成が変わったことを示している。図７の状態Ａ、状態Ｂともに、外部から論理ブロック［２，１］に信号が入力され［２，２］，［３，２］，［３，３］［２，３］，［１，３］を経て出力される。すなわち、本実施例においては論理ブロック２０５間のデータのフローは状態の遷移に対して変わらない。本実施例では、データのフローは電気配線を用いている。勿論、データの流れの一部に光自由回路を用いてもよい。
【００９４】
コンフィギュレーションデータの送信は、メモリブロック２０９から光信号で全てのポートに受信可能な様にブロードキャスト送信している。送信データには、パケット形式で、論理ブロック２０５に対応したアドレスが付与されているため、アドレスに対応したポートでコンフィギュレーションデータを受信できる。すなわち、光自由回路は、コンフィギュレーション情報の送受信回路における再構成の機能をしている。
【００９５】
論理ブロック２０５全てを再構成する必要はない。図７においては、［２，１］，［３，２］，［２，３］の論理ブロック２０５のみを再構成している。図７の点線がコンフィギュレーションデータの流れを示している。光自由回路は、パケットのアドレスを変えるだけで所望の論理ブロック２０５に情報を伝達できるため、この様な部分的な再構成において、有効に機能しうる。
【００９６】
この様にして、データのフローは一定であっても、光自由回路を用いた自由なコンフィギュレーションデータの送受信により、光電融合回路の再構成が可能である。特に、光自由回路は、ブロードキャストやマルチキャストが可能であるため、複数の論理ブロック２０５のコンフィギュレーションデータを書き換える際や、部分的書き換えの際に有用である。また、論理ブロックが多くなっても、遠距離の論理ブロック２０５にも高速にコンフィギュレーションデータを伝送可能である。
【００９７】
本実施例の光電融合回路は、第３の階層を用いてコンフィギュレーションデータを配信し、第１及び第２の階層の少なくとも一方の階層の内部構成を再構成した例である。こうして、本実施例の光電融合回路は、第３の階層を、特に、第１及び第２の階層の少なくとも一方の階層のコンフィギュレーションデータを伝送するために用いる例といえる。
【００９８】
「実施例６」
本実施例は、実施例５につづき、論理ブロック２０５のコンフィギュレーションデータを分配するのに光自由回路を用いる例である。本実施例では、さらに論理ブロック２０５間のデータフローも再構成する。実施例５と同様に、論理ブロック２０５内の電子回路構成は、メモリブロック２０９からのコンフィギュレーションデータを基に再構成が可能である。本実施例においても、それぞれの論理ブロック２０５一つに対して、送受信可能なポートを一つ有している。また、図８を見て分かる様に、論理ブロック２０５間にも光自由回路を適用すると共に、論理ブロック２０５間のデータフローも再構成がなされている。
【００９９】
図８の状態Ａは１入力、１出力であり、論理ブロック［２，１］に入力された信号は、６個の論理ブロックを経て論理ブロック［１，３］から出力される（パスＡ）。状態Ｂは２入力、２出力である。論理ブロック［２，１］から入力された信号は４個の論理ブロックを経て論理ブロック［１，３］から出力される（パスＡ’）。それとは別に、論理ブロック［３，１］に入力され論理ブロック［３，３］から出力されるパスＢが形成される。本実施例は、状態の遷移によって、光電融合回路に新たな機能（パスＢ）を割り込ませると共に、もとの機能はパスＡからパスＡ’へ縮小化している例ということができる。
【０１００】
本実施例においても、メモリブロック２０９から光自由回路を用いてコンフィギュレーションデータが配信される。但し、コンフィギュレーションデータの移動の一部に電気配線を用いても構わない。このコンフィギュレーションデータに基づき、論理ブロック２０５内、さらには論理ブロック２０５間の自由な接続の変更（再構成）がなされる。すなわち、本実施例は、第１、第２、第３の全ての階層を用いて再構成を実施した例である。本実施例において、再構成される論理ブロック２０５は一部のみ（論理ブロック［２，１］，［２，３］のみ）である。この様な部分的な再構成は、コンフィギュレーションデータの規模が小さくて済むことから、高速な再構成が可能である。
【０１０１】
「実施例７」
実施例５、６ではコンフィギュレーションデータを、論理ブロック２０５とは別に用意したメモリブロック２０９に集中して格納した。実施例７は、コンフィギュレーションデータをそれぞれの論理ブロック２０５に分散して格納する例である。それぞれのＬＳＩチップは、論理ブロック（ロジック部２１１）に加えてメモリ部２１０を有し、論理ブロックの内部構成に対応したコンフィギュレーションデータをメモリ部２１０に所有している。また、それぞれの論理ブロックは、所望のコンフィギュレーションデータを、別の論理ブロックから光接続を用いて移動、複写、置換することが可能である。この際、常に、論理ブロックに展開される回路に対応したコンフィギュレーションデータをそれぞれのメモリ部２１０に保管する。
【０１０２】
図９において、論理ブロック［１，１］，［１，２］［２，１］の間で、シーケンシャルにコンフィギュレーションデータが遷移すると共に、論理ブロック内部の電子回路の構成が遷移する。さらに、論理ブロック［２，３］と論理ブロック［３，１］の間ではコンフィギュレーションデータが置換されると共に、論理ブロック内の電子回路の構成が置換される。ここでも、状態数は２つに限らない。図９の例では、２×３の６状態に遷移可能である。
【０１０３】
この様な手法により、外部から情報をロードすることなく、論理ブロック間のコンフィギュレーションデータの移動、複写、置換により、多様な再構成を実現できる。また、マルチキャストにより、移動と複写を同時に行うこともできる。
【０１０４】
図９では、データフローには電気配線を用い、コンフィギュレーションデータの移動には光自由回路を用いている。但し、これに限られるものでなく、データフローに光自由回路を用いてもよいし、コンフィギュレーションデータの移動に電気配線を用いても構わない。また、置換においては、別に空の論理ブロックを用意しておき、そこにコンフィギュレーションデータと電子回路の構成を一次退避させておく様にすれば、スムーズな移行が可能になるので好ましい。すなわち、論理ブロックの少なくとも一つはコンフィギュレーションデータのバッファとして働かせることで、コンフィギュレーションデータの移動をスムーズに行える。
【０１０５】
本実施例においては、光自由回路を適用することで、コンフィギュレーションデータの移動、置換、複写の自由度が著しく向上する。特に、遠方の論理ブロックへの移動、置換、複写を高速で行うことができる。これは、論理ブロックの数が多いときに特に顕著である。
【０１０６】
本実施例は、第３の階層を用いた回路の再構成方法ということができる。再構成の自由度が高いことや、部分的な再構成を高速に実施できるという特徴がある。また、実時間制御システムなど、時系列的に連続的な再構成を行う回路において、効果的である。
【０１０７】
「実施例８」
実施例８は、複数の論理ブロック２０５を一つの大きな回路として用いて再構成を行う例である。図１０に本実施例の再構成の例を示す。図１０の回路は、４×４の１６個の論理ブロックからなる回路である。本実施例においては、論理ブロック２０５には４つの送受信可能なポートが接続されている。一つの論理ブロックあたりに多くのポートを配することで、論理ブロック２０５間の接続自由度が向上し、複数の論理ブロックからなる大きな回路としての設計がより容易になる。
【０１０８】
図１０の状態Ａでは論理ブロック［１，１］から信号が入力され、論理ブロック［４，４］から出力される。図１０の破線で囲まれた論理ブロックは、一つの大きな回路として働く。この大きな回路の中の論理ブロック２０５間は、電気配線もしくは光自由回路により高い自由度で接続がなされる。状態Ｂでは、別の論理ブロック［２，１］に入力がなされ、論理ブロック［４，４］から出力される。ここでも、破線で囲まれた論理ブロックは一つの大きな回路として働く。この大きな回路の中の論理ブロック間でも、電気配線もしくは光自由回路により高い自由度で接続がなされる。
【０１０９】
本実施例の状態Ａと状態Ｂは破線内の回路機能が同一である。しかし、状態Ａと状態Ｂの遷移において、入力部が異なるため、回路機能は同一であるが回路のサイズ、形状が異なる。このため、回路機能が同じであっても配置配線は異なったものとなり、回路構成は異なる。状態間の遷移は、入力される論理ブロックが［１，１］か［２，１］であるかによって切り替わる。この際、入力部の論理ブロック２０５に接続されたポートから光自由回路を用いてブロードキャストすることにより、回路再構成のフラッグ信号を発する。このフラッグ信号の受信をトリガーとし、各論理ブロック２０５が内部の再構成を行う。この様な手法により、情報が入力された論理ブロック２０５からの指示により、スムーズに状態遷移（再構成）が成される。
【０１１０】
本実施例でも、光自由回路を有しているため、論理ブロック間の接続自由度が高い。そのために状態間の遷移において、論理ブロック内の電子回路の再構成規模が小さくて済み、さらにその設計自由度が高い。
【０１１１】
「実施例９」
本実施例でも、図１１の様に複数の論理ブロックで大きな回路を再構成する。本実施例においては、実施例８と異なり、再構成において破線内の論理ブロックで形成される回路は、回路の機能、構成ともに変更される。回路は、図１１のように４×４の１６個の論理ブロックからなる回路である。また、本実施例は、図１１の中央と４隅の５つの送受信可能なポートを有している。それぞれのポートは近接した複数の論理ブロック２０５から接続されており、共用される。この様にポートを複数の論理ブロック２０５で共用することで、ポートの数が少なくて済み、光自由回路の構成が単純になる。
【０１１２】
本実施例の各状態Ａ、Ｂでは、図１１に示す様にデータを処理した後、出力データは入力部に再び帰還される。帰還のデータ送信に光自由回路を積極的に用いている。データ処理により複数の論理ブロック２０５を経由すると、入力部と出力部の距離が離れてしまうため、帰還の経路は遠距離となる。そのため、帰還の経路に光自由配線を用いるのが好ましい。また、帰還時には、帰還するデータと共に、全ての論理ブロックに向けて、帰還したことを示すフラグ信号をブロードキャストすることができる。このブロードキャストは光自由回路の得意とするところである。このフラグ信号を基に、それぞれの論理ブロック２０５はその内部回路を再構成する。本実施例では、論理ブロック内の論理要素ごとにメモリを有している。このメモリにそれぞれの論理要素のコンフィギュレーションデータを複数格納している。フラグ信号のトリガーにより、論理要素の機能を変更することで論理ブロックの内部が再構成される。この様に、本実施例では、データのフローに基づいて、自動的に次の状態への再構成を行うことができる。
【０１１３】
この様な手法により、帰還ごとに、論理ブロックの電子回路が再構成されることになる。すなわち、帰還ごとに異なる回路として働く。こうして、小さな再構成可能な回路をシーケンシャルに切り替えることで、大きなプログラムを実行することが可能となる。
【０１１４】
「実施例１０」
実施例１０は、複数の論理ブロック２０５と共に異種類のチップを混載した光電融合回路の例である。図１２は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ    Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）２１２、メモリチップ２１３と混載された際の例を記している。図１２において、論理ブロック２０５、ＡＳＩＣ２１２、メモリ２１３は、ポートを介して光自由回路による自由な接続、さらには接続の変更（再構成）が可能である。
【０１１５】
この様な構成により、論理ブロック２０５内の再構成、さらには、上記デバイス間の接続変更により、回路全体にわたる自由な再構成を実現できる。通常、内部回路の固定されているＡＳＩＣの存在が回路全体にわたる再構成を困難にするが、光自由回路を用いることで、再構成の実現可能性を著しく高めることができる。また、この様なシステムにおいて、光自由回路はポートの配置位置に対する自由度が高い（制約がない）ため、ＡＳＩＣ２１２やメモリ２１３の電気ピン配置に対しての配置許容度が高くなる。
【０１１６】
また、ＡＳＩＣなどの他のデバイスのチップ形状により、電気配線では他のデバイスの配置や接続に制約を受けることがあるが、この様な際にも光自由回路の適用により、冗長性高く柔軟に回路を実現できる。これらのことは、ＡＳＩＣなどの他のカスタムデバイスの設計を容易にし、さらには高性能化にも寄与する。すなわち、本実施例の光電融合回路は、高性能でカスタムな再構成可能な回路を、冗長性高く、実現することができる。
【０１１７】
「実施例１１」
本実施例の構成は、実施例１に準じているが、論理ブロックとしてプロセッサアレイを適用した例である。論理ブロックは、論理要素として、動作周波数１００ＭＨｚで３２ビットの演算ユニットとデータ保持用の８ＫＢのメモリからなり、それらが１２×１２の１４４個配列してなる。演算ユニット間は、マトリックス状の配線とスイッチからなる相互接続網で接続されている。さらに、論理ブロックは３×３に配置され、２Ｄ光導波路からなる光自由回路と電気配線でプロセッサ間が相互接続されたデータフロー型のマルチプロセッサである。光自由回路を用いて、データ信号に加えて、命令セットや制御信号、割り込み信号などを伝送することが可能である
【０１１８】
本実施例の再構成可能な光電融合回路は、複数のプロセッサを用いて並列処理を行うことで高速な処理が可能であり、しかも、プロセッサエレメント間をプログラマブルなスイッチで電気的に接続すると共に、光自由回路で接続しているため、目的に応じたプロセッサエレメント同士の自由な接続を実現でき、効率の良いデータフローが可能である。
【０１１９】
【発明の効果】
以上説明した様に、本発明により、大規模であることに加え、高速性を容易に備え得る構成を有する再構成可能な光電融合回路を実現できる。
【図面の簡単な説明】
【図１】本発明の再構成可能な光電融合回路の接続関係の原理を説明する図である。
【図２】本発明の再構成可能な光電融合回路の構成例を示す平面図である。
【図３】本発明の再構成可能な回路の光電融合基板の構成例を示す断面図である。
【図４】本発明の実施例２の光電融合回路の再構成の例を示す図である。
【図５】本発明の実施例３の光電融合回路の再構成の例を示す図である。
【図６】本発明の実施例４の光電融合回路の再構成の例を示す図である。
【図７】本発明の実施例５の光電融合回路の再構成の例を示す図である。
【図８】本発明の実施例６の光電融合回路の再構成の例を示す図である。
【図９】本発明の実施例７の光電融合回路の再構成の例を示す図である。
【図１０】本発明の実施例８の光電融合回路の再構成の例を示す図である。
【図１１】本発明の実施例９の光電融合回路の再構成の例を示す図である。
【図１２】本発明の実施例１０のＡＳＩＣ、メモリを混載した光電融合回路例を示す平面図である。
【図１３】２Ｄ光導波路における光伝播の例を示す図である。
【図１４】ポートの光結合部の例を示す図である。
【符号の説明】
１００    基板
１０１    光伝送媒体（２Ｄ光導波路）
１０２    ポート
１０３、３０４    伝播光
１０４    放射角
１０５    電気配線層
１０６    電気配線
１０７    チップ（電子回路）
２０１    論理要素
２０２    電気接続網
２０４    光自由回路
２０５    論理ブロック
２０６    交差部
２０７    接続部
２０８    マトリックス配線
２０９    メモリブロック
２１０    メモリ部
２１１    ロジック部
２１２    ＡＳＩＣ
２１３    メモリチップ
３０１    光結合部
３０２    光照射位置
３０３    発光部からの光（入射光）
３０５    光出力部
３０６    発光部
【図１】
2004317717.tif 000003
【図２】
2004317717.tif 000004
【図３】
2004317717.tif 000005
【図４】
2004317717.tif 000006
【図５】
2004317717.tif 000007
【図６】
2004317717.tif 000008
【図７】
2004317717.tif 000009
【図８】
2004317717.tif 000010
【図９】
2004317717.tif 000011
【図１０】
2004317717.tif 000012
【図１１】
2004317717.tif 000013
【図１２】
2004317717.tif 000014
【図１３】
2004317717.tif 000015
【図１４】
2004317717.tif 000016