(57)【要約】【課題】ＬＳＩの端子数を減じることができる個体識別コード作成方式とその回路を提供する。【解決手段】外部抵抗１１の抵抗値に対応した１つの電圧値をＬＳＩ５０の端子１を経由して電圧／コード変換回路１２に入力して、この１つの電圧信号に対応して１つのＬＳＩを選定する識別コード３を電圧／コード変換回路１２から出力させる。【選択図】　　　　図４
2004128370.tif 000002
【特許請求の範囲】
【請求項１】
通信ホストとの間で１個対Ｎ個もしくはＭ個対Ｎ個のデジタルデータを送受信するＬＳＩ（大規模集積回路）で、該ＬＳＩが複数個あり、個々のＬＳＩの外部にそれぞれ１個の電圧発生素子を設置し、該電圧発生素子に通電し、１個の電圧発生素子の値に対応して発生する１つの電圧値によって、複数個あるＬＳＩから１個のＬＳＩを特定する識別コードを作成することを特徴とする個体識別コード作成方式。
【請求項２】
前記電圧発生素子が、抵抗素子もしくは容量素子（コンデンサ）であることを特徴とする請求項１に記載の個体識別コード作成方式。
【請求項３】
通信ホストとの間で１個対Ｎ個もしくはＭ個対Ｎ個でデジタルデータを送受信するＬＳＩで、該ＬＳＩが複数個あり、該複数個あるＬＳＩから１個のＬＳＩを特定する機能を有する個体識別コード作成回路において、
ＬＳＩの端子に接続する１個の外部抵抗と、該外部抵抗に電流を通電する電流源と、前記外部抵抗の抵抗値に応じて発生する１つの電圧値を識別コードに変換する電圧／コード変換回路と、通信ホストからの信号を受信する受信回路と、該受信回路から出力されるアクセスアドレス信号を受信し、前記電圧／コード変換回路から出力される個体識別アドレス信号を受信して、該両信号を比較し、１個のＬＳＩを選択する選択信号を出力するアドレス比較回路とを具備することを特徴とする個体識別コード作成回路。
【請求項４】
通信ホストとの間で１個対Ｎ個もしくはＭ個対Ｎ個でデジタルデータを送受信するＬＳＩで、該ＬＳＩが複数個あり、該複数個あるＬＳＩから１個のＬＳＩを特定する機能を有する個体識別コード作成回路において、
ＬＳＩの端子に接続する１個の外部コンデンサと、該外部コンデンサに電流を通電する電流源と、前記外部コンデンサの容量値に応じて発生する１つの電圧値を識別コードに変換する電圧／コード変換回路と、通信ホストからの信号を受信する受信回路と、該受信回路から出力されるアクセスアドレス信号を受信し、前記電圧／コード変換回路から出力される個体識別アドレス信号を受信して、該両信号を比較し、１個のＬＳＩを選択する選択信号を出力するアドレス比較回路とを具備することを特徴とする個体識別コード作成回路。
【請求項５】
前記電圧／コード変換回路が、基準電源の高電位側とグランドの間に複数個直列接続された抵抗群と該抵抗群の各抵抗接続点からの電圧値と、前記外部抵抗の抵抗値もしくは前記外部コンデンサの容量値に応じて発生する１つの電圧値とを入力する前記接続点数と同数のコンパレータと、該コンパレータの出力信号を入力し、識別コードを出力するエンコーダとからなること特徴とする請求項３または４に記載の個体識別コード作成回路。
【請求項６】
前記電圧／コード変換回路が、基準電源の高電位側とグランドの間に複数個直列接続された抵抗群と該抵抗群の各抵抗接続点に接続するスイッチを有するマルチプレクサーと、該マルチプレクサーへオン、オフ信号を供給するコントローラと、該マルチプレクサの出力信号と、前記外部抵抗の抵抗値もしくは前記外部コンデンサの容量値に応じて発生する１つの電圧値とを入力するコンパレータと、該コンパレータの出力信号と前記コントローラから出力されるコード信号とを入力し、識別コードを出力するレジスタとからなることを特徴とする請求項３または４に記載の個体識別コード作成回路。
【請求項７】
前記電圧／コード変換回路が、前記外部抵抗の抵抗値もしくは前記外部コンデンサの容量値に応じて発生する１つの電圧値を入力し、ＣＰＵ（中央演算装置）からの信号でＡ／Ｄ変換回路へその電圧値を伝達するスイッチと、該スイッチの出力信号を入力し、ＣＰＵへデジタル信号を出力するＡ／Ｄ変換回路と、該デジタル信号を入力し、前記スイッチの開閉信号とコード読み込み信号を出力するＣＰＵと、該コード読み込み信号を入力し、個体識別コードを出力するアドレスレジスタとからなることを特徴とする請求項３または４に記載の個体識別コード作成回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
通信ホストとの間で１対ＮもしくはＭ対Ｎでデジタルデータを送受信する複数のＬＳＩの中から、特定のＬＳＩを選定するための個体識別コードを作成する個体識別コード作成方式およびその回路に関する。
【０００２】
【従来の技術】
パソコンなどのシステムマネージメント（電源管理、バッテリー管理、温度管理など）としてシリアルバスを使った通信（例えば、非特許文献１参照）が用いられている。このシリアル通信する複数個のＬＳＩ（大規模集積回路）を、各動作モードに対応したＬＳＩを１つ選定するために個体識別コードが必要となる。この個体選別コードを作成する方式として、従来は、複数個のスイッチと複数個の抵抗で構成された個体識別コード作成回路が使われていた。また、個体識別コードを複数個のヒューズと複数個の抵抗で構成したものもある（例えば、特許文献１参照）。
【０００３】
図１５は、従来の個体識別コード作成回路を含むＬＳＩ選択回路図である。この識別コードは個体アドレスコードともいう。
【０００４】
ＬＳＩ選択回路図は、各ＬＳＩ２２０の外部に接続されるスイッチＳＷと外部抵抗Ｒと電源Ｖｃｃで構成される個体識別コード作成回路２３０ａ、ｂ・・・と、点線で示した通信ホスト２１０からの通信データ２１１を受信するＬＳＩ２２０内に形成される受信回路２２２と、受信回路２２２から出力されるアクセスアドレス信号２２４と個体識別コード作成回路２３０ａ、ｂ・・・から出力される識別コード２３１とを比較して、一致した場合、ＬＳＩ選択信号２２５を出力するＬＳＩ２２０内に形成されるアドレス比較回路２２３とから成っている。
【０００５】
識別コード２３１は、スイッチＳＷのオン・オフによって複数設定される。例えば、スイッチＳＷがオンした場合は、Ｌレベルの信号、オフした場合はＨレベルの信号が個体識別コード作成回路２３０から識別コード２３１として出力される。
【０００６】
このスイッチＳＷの数をＫ個とすると２Ｋ　個の識別コード２３１が作成できる。例えば、２つのスイッチで４つの識別コードが、３つのスイッチで８つの個体識別コードが作成される。通常ＬＳＩの外部に識別コードの数（ＬＳＩの数）に対応できる数のスイッチＳＷが設けられる。
【０００７】
前記したように、個体識別コード作成回路から出力された識別コード２３１は、ＬＳＩ２２０の端子２２１を介してＬＳＩ２２０に入力される。この識別コード２３１は、通信ホスト２１０からの通信データを受信回路２２２によりデコードしたアクセスアドレス信号２２４とアドレス比較回路２２３で比較され、一致したＬＳＩ２２０のアドレス比較回路２２３からＬＳＩ選択信号２２５が出力され、この一致したＬＳＩ２２０のみ動作を開始する。
【０００８】
【非特許文献１】Ｉ２　Ｃバス仕様書　Ｐｈｉｌｉｐｓ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ　２０００年１月
【特許文献１】
特開２０００−６８４５８号公報
【０００９】
【発明が解決しようとする課題】
図１５のようなスイッチＳＷを使った従来の個体識別コード作成方式では、ＬＳＩ２２０の数が増加すると、スイッチの数も増える。このスイッチＳＷが増加すると、このスイッチＳＷと接続するＬＳＩの端子２２１も増加する。つまり、ＬＳＩの識別コード数が２Ｋ　個の場合、端子数はＫ個となり、識別コード数が増加すれば、端子数が増加し、パッケージが大型化して、パッケージおよび外付部品のコストアップにつながる。
【００１０】
この発明の目的は、前記の課題を解決して、ＬＳＩの端子数を減じることができる個体識別コード作成方式とその回路を提供することにある。
【００１１】
【課題を解決するための手段】
前記の目的を達成するために、通信ホストとの間で１個対Ｎ個もしくはＭ個対Ｎ個のデジタルデータを送受信するＬＳＩ（大規模集積回路）で、該ＬＳＩが複数個あり、個々のＬＳＩの外部にそれぞれ１個の電圧発生素子を設置し、該電圧発生素子に通電し、１個の電圧発生素子の値に対応して発生する１つの電圧値によって、複数個あるＬＳＩから１個のＬＳＩを特定する識別コードを作成する方式とする。
【００１２】
また、前記電圧発生素子が、抵抗素子もしくは容量素子（コンデンサ）であるとよい。
【００１３】
また、通信ホストとの間で１個対Ｎ個もしくはＭ個対Ｎ個でデジタルデータを送受信するＬＳＩで、該ＬＳＩが複数個あり、該複数個あるＬＳＩから１個のＬＳＩを特定する機能を有する個体識別コード作成回路において、ＬＳＩの端子に接続する１個の外部抵抗と、該外部抵抗に電流を通電する電流源と、前記外部抵抗の抵抗値に応じて発生する１つの電圧値を識別コードに変換する電圧／コード変換回路と、通信ホストからの信号を受信する受信回路と、該受信回路から出力されるアクセスアドレス信号を受信し、前記電圧／コード変換回路から出力される個体識別アドレス信号を受信して、該両信号を比較し、１個のＬＳＩを選択する選択信号を出力するアドレス比較回路とを具備する構成とする。
【００１４】
また、通信ホストとの間で１個対Ｎ個もしくはＭ個対Ｎ個でデジタルデータを送受信するＬＳＩで、該ＬＳＩが複数個あり、該複数個あるＬＳＩから１個のＬＳＩを特定する機能を有する個体識別コード作成回路において、ＬＳＩの端子に接続する１個の外部コンデンサと、該外部コンデンサに電流を通電する電流源と、前記外部コンデンサの容量値に応じて発生する１つの電圧値を識別コードに変換する電圧／コード変換回路と、通信ホストからの信号を受信する受信回路と、該受信回路から出力されるアクセスアドレス信号を受信し、前記電圧／コード変換回路から出力される個体識別アドレス信号を受信して、該両信号を比較し、１個のＬＳＩを選択する選択信号を出力するアドレス比較回路とを具備する構成とする。
【００１５】
また、前記電圧／コード変換回路が、基準電源の高電位側とグランドの間に複数個直列接続された抵抗群と該抵抗群の各抵抗接続点からの電圧値と、前記外部抵抗の抵抗値もしくは前記外部コンデンサの容量値に応じて発生する１つの電圧値とを入力する前記接続点数と同数のコンパレータと、該コンパレータの出力信号を入力し、識別コードを出力するエンコーダとからなる構成とする。
【００１６】
また、前記電圧／コード変換回路が、基準電源の高電位側とグランドの間に複数個直列接続された抵抗群と該抵抗群の各抵抗接続点に接続するスイッチを有するマルチプレクサーと、該マルチプレクサーへオン、オフ信号を供給するコントローラと、該マルチプレクサの出力信号と、前記外部抵抗の抵抗値もしくは前記外部コンデンサの容量値に応じて発生する１つの電圧値とを入力するコンパレータと、該コンパレータの出力信号と前記コントローラから出力されるコード信号とを入力し、識別コードを出力するレジスタとからなる構成とする。
【００１７】
また、前記電圧／コード変換回路が、前記外部抵抗の抵抗値もしくは前記外部コンデンサの容量値に応じて発生する１つの電圧値を入力し、ＣＰＵ（中央演算装置）からの信号でＡ／Ｄ変換回路へその電圧値を伝達するスイッチと、該スイッチの出力信号を入力し、ＣＰＵへデジタル信号を出力するＡ／Ｄ変換回路と、該デジタル信号を入力し、前記スイッチの開閉信号とコード読み込み信号を出力するＣＰＵと、該コード読み込み信号を入力し、個体識別コードを出力するアドレスレジスタとからなる構成とする。
【００１８】
【発明の実施の形態】
図１は、この発明の個体識別コード作成方式の基本的な概念図である。この個体識別コード作成方式のブロック１００は基本的な構成を示しており、電圧発生手段１０１から１つの電圧信号２（アナログ信号）を発生させ、この１つの電圧信号２をＬＳＩ５０内に形成した電圧／コード変換手段１０２で受信し、この電圧コード変換手段１０２から電圧信号２の電圧レベルに応じた識別コード３（個体識別コードのこと）を出力する。このように、１つの電圧信号２をＬＳＩ５０で受信するために、多数の識別コード３を作成する場合でも、個体識別コード作成用として用いるＬＳＩ５０の端子１は１個で済み、パッケージの小型化と低コスト化を図ることができる。
【００１９】
尚、図の点線は図１５の点線に相当する部分である。図１の通信ホスト５１、受信回路５２、アドレス比較回路５３、通信データ６１、アクセスアドレス信号６２、ＬＳＩ選択信号６３は、図１５の２１０、２２２、２２３、２１１、２２４、２２５にそれぞれ対応している。
【００２０】
図２は、この発明の第１実施例の個体識別コード作成方式の要部構成図である。この個体識別コード作成方式は、図１の電圧発生手段１０１を１つの外部抵抗１１３に電流を流すものを適用する方式である。
【００２１】
外部抵抗１１３に一定電流を流して１つの電圧信号２を発生させ、この１つの電圧信号２をＬＳＩ５０内に形成した電圧／コード変換部１０２で受信し、この電圧／コード変換手段１０２から外部抵抗１１３の抵抗値に対応する識別コード３を出力する抵抗方式である。
【００２２】
図３は、この発明の第２実施例の個体識別コード作成方式の要部構成図である。この個体識別コード作成方式は、図１の電圧発生手段１０１として１つの外部コンデンサ１１４に電流を流すものを適用する方式である。
【００２３】
外部コンデンサ１１４に一定期間電流を流して１つの電圧信号２を発生させ、この１つの電圧信号２をＬＳＩ５０内に形成した電圧／コード変換手段１０１で受信し、この電圧／コード変換手段１０１から識別コード３を出力するコンデンサ方式である。
【００２４】
前記の外部抵抗１１３、外部コンデンサ１１４で発生させた電圧以外にツェナーダイオードなどで発生した電圧を用いることもできる。
【００２５】
以下に、具体的な個体識別コード作成回路について説明する。
【００２６】
図４は、この発明の第３実施例の個体識別コード作成回路の要部構成図である。
【００２７】
個体識別コード作成回路１０は、外部抵抗１１と電圧／コード変換回路１２と電流源１３で構成される。点線箇所は図１と同じである。１つの外部抵抗１１とＬＳＩ５０内に形成された電圧／コード変換回路１２はＬＳＩ５０に形成された１つの端子１で接続される。
【００２８】
識別コード３と対応する外部抵抗１１の抵抗値Ｒ（Ω）とし、この外部抵抗１１に電流源１３から電流Ｉ（Ａ）を流し、外部抵抗１１に電圧を発生させる。この電圧が、電圧／コード変換回路１２に入力される入力電圧Ｖｉｎとなる。この入力電圧Ｖｉｎ（Ｖｏｌｔ）を電圧／コード変換回路に入力して、デジタル値の識別コード３に変換する。外部抵抗１１はＬＳＩ５０の端子１とＧＮＤとの間に接続され、ＬＳＩ５０内部の電流源１３からの電流Ｉにより外部抵抗１１の両端、つまり、ＧＮＤとの間に電圧Ｖｉｎが次式に従って発生する（式１）。
【００２９】
【数１】
Ｖｉｎ＝Ｉ×Ｒ・・・・（式１）
その電圧を電圧／コード変換回路１２は、デジタル値で特定のＬＳＩ５０の個体識別コード３に変換する。個体識別コード３と、通信ホスト５１からの通信デーア６１を受信回路５２で受信し、この受信回路５２から出力されるアクセスアドレス信号６２とをアドレス比較回路５３に入力し、両者を比較して、両者が一致すれば、その一致したＬＳＩ５０のアドレス比較回路からＬＳＩ選択信号６３が出力され、そのＬＳＩ５０が動作を開始する。
【００３０】
ＬＳＩ５０を選定する識別コード３はＬＳＩの通信線上の接続可能な数だけあり、その識別コード数をＮとする。電圧／コード変換回路の最大入力電圧Ｖｍａｘ（Ｖ）とすると、電圧／コード変換回路の入力電圧範囲０〜Ｖｍａｘ（Ｖ）をＮで分割し、この分割された各電圧に区分する。この区分された電圧に識別コード番号が対応するようにする。各区分の電圧が均等とした場合、電圧Ｖｍａｘ／Ｎ（Ｖ）ごとに区分される。つまり、各区分の電圧を等差とする。
【００３１】
図５に識別コード数が７の場合の入力電圧と識別コードとの関係を示す。識別コード数が７個ということは、選定するＬＳＩが７個ある場合である。
電流Ｉを一定とすると電圧Ｖは抵抗値Ｒに比例するので、識別コードに対応する電圧の範囲から電流Ｉで割った抵抗値Ｒを選びＬＳＩの端子１にその抵抗を外部抵抗１１として接続すれば、ＬＳＩの個体識別コードの任意設定が可能となる。識別コードと抵抗値との対応を表１に示す。識別コード数が８個の場合は、コンパレータと抵抗を１個づつ増やすとよい。
【表１】
2004128370.tif 000003
例えば識別コード”２”（“０１０”：２進数）を設定する場合、抵抗値Ｒは、
【００３２】
【数２】
２×（Ｖｍａｘ÷７）÷Ｉ＜Ｒ＜３×（Ｖｍａｘ÷７）÷Ｉ
の範囲のものを接続すればよい。
【００３３】
この範囲にある抵抗値の抵抗を選定し、その抵抗を外部抵抗１１としてＬＳＩの端子１に接続することで、外部抵抗１１から２×（Ｖｍａｘ÷７）から３×（Ｖｍａｘ÷７）の間にある電圧が発生し、この電圧により識別コード２を選択できる。つまり外部抵抗１１の抵抗値と識別コードは１対１で対応する。
【００３４】
図６は、この発明の第４実施例の個体識別コード作成回路図である。ここでは、図４の電圧／コード変換回路の具体的な回路図である。この例では、基準電圧ＶＲを７分割した場合の電圧／コード変換回路であり、表１に対応する場合である。
【００３５】
電圧／コード変換回路１２は、直列接続された７個の分割抵抗ＲＡとコンパレータＣ１〜Ｃ６とエンコーダ１４で構成される。
【００３６】
入力電圧Ｖｉｎと、基準電圧ＶＲ（Ｖ）を抵抗分割（等差分割）により生成された電圧とをコンパレータＣ１〜Ｃ６で比較し、コンパレータの出力をエンコーダに入力することで、表２のようにコード化する。表１では、入力電圧ＶＩＮ（＝Ｖｉｎ）と、コンパレータの出力条件が示されている。例えば、ＶＩＮがＶＲ×３／７を超えて、ＶＲ×４／７未満の場合は、Ｃ１、Ｃ２、Ｃ３の出力はＬｏｗ、Ｃ４、Ｃ５、Ｃ６の出力はＨｉｇｈとなる。
【表２】
2004128370.tif 000004
また、各コンパレータＣ１〜Ｃ６の出力と識別コード３との関係を表３に示す。例えば、Ｃ１、Ｃ２、Ｃ３の出力がＬｏｗで、Ｃ４、Ｃ５、Ｃ６の出力がＨｉｇｈの場合は、Ａ１は０、Ａ２は１、Ａ３は１つまり（０１１）の識別コード”３”が作成される。
【表３】
2004128370.tif 000005
つぎに、ＬＳＩ選択信号が出力される動作を説明する。電圧／コード変換回路１２から出力される識別コードが（０１１）の場合、図４の通信ホスト５１から受信回路５２を経由してアドレス比較回路５３に入力されるアクセスアドレス信号６２（コード信号）と比較し、例えば、アクセスアドレス信号が（０１１）の場合は一致するため、アドレス比較回路５３からＬＳＩ選定信号出力が有効状態となり、アドレス（個体識別コード）が（０１１）のＬＳＩが選定される。ＬＳＩが選定されると、この（０１１）のアドレスをもつＬＳＩが動作を開始して、所定の出力（図１５の３．３Ｖなどの出力）が、この選定されたＬＳＩから出力される。
【００３７】
尚、前記の入力電圧を発生させる外部抵抗１１をツェナーダイオードに置き換えて、このツェナーダイオードのアノード電圧を入力電圧Ｖｉｎとして利用してもよい。
【００３８】
図７は、この発明の第５実施例の個体識別コード作成回路である。ここでは、図４の電圧／コード変換回路１２のみを示し、図６との違いは、コンパレータＣ１からＣ６の代わりにアナログスイッチ群Ｓ１〜Ｓ７を有するマルチプレクサー１５を用いた点である。
【００３９】
基準電圧ＶＲを図６と同様に、分割抵抗ＲＡで７分割した場合である。この回路は、分割抵抗ＲＡとアナログスイッチＳ１〜Ｓ７を有するマルチプレクサー１５と、コンパレータ１６、コントローラ１７、レジスタ１８で構成される。
【００４０】
コントローラ１７はアナログスイッチＳ１〜Ｓ７をＳ１から順番にオンさせ入力電圧Ｖｉｎと基準電圧ＶＲと抵抗分割（等差分割）により生成された電圧ＶＳをコンパレータ１６で比較する。
【００４１】
コントローラ１７は、オンしたスイッチに対応したコードをレジスタ１８に出力する。コンパレータ１６は、入力電圧Ｖｉｎが抵抗分割ＲＡにより生成された電圧ＶＳより高くなると出力信号（ＳＥＴ信号）を”Ｈレベル”にし、そのときのコントローラ１７から出力されたコードをレジスタ１８にセットする。セットされたコードは識別コード３として出力される。図８に動作タイムチャートを示す。
【００４２】
図９は、この発明の第６実施例の個体識別コード作成回路図である。複数の入力をアナログスイッチＳ１、Ｓ２、Ｓ３で切り換える方式のＡ／Ｄ変換回路１９を用いた例である。
【００４３】
ＬＳＩ５０内にＡ／Ｄ変換回路１９、ＣＰＵ２０（中央演算装置）が内蔵されている場合、回路の初期化時、アナログスイッチＳ１をオンにし、外部抵抗１１の両端の電圧Ｖ（入力電圧Ｖｉｎ）の値をＡ／Ｄ変換回路１９によりＣＰＵ２０が読み込み、そのデジタル値をもとに識別コードに変換しアドレスレジスタ２１にセットする。このセットされた識別コード３がアドレスレジスタ２１からアドレス比較回路５３へ出力される。
【００４４】
図１０は、この発明の第７実施例の個体識別コード作成回路図である。図１との違いは、外部抵抗１１の低電位側の電圧を入力電圧Ｖｉｎとしている点である。　外部抵抗１１（抵抗値Ｒ）はＬＳＩ５０の端子１と電流源１３の高電位側との間に接続され、ＬＳＩ５０の内部の電流源１３により電流Ｉが流れ、この時、外部抵抗１１の低電位側の電圧（Ｖｃｃ−Ｒ×Ｉ）が入力電圧Ｖｉｎとして利用され、この入力電圧Ｖｉｎが電圧／コード変換回路１２に入力されてＬＳＩを選定する識別コード３に変換する。
【００４５】
図１１は、この発明の第８実施例の個体識別コード作成回路図である。この回路は、図４の外部抵抗１１の代わりに外部コンデンサ３１を用いて、図３の方式を具体化した例である。
【００４６】
ＬＳＩ５０の識別コード３を作成する個体識別コード作成回路３０は、識別コード３を作成するための外部コンデンサ３１（容量Ｃ（Ｆ））、外部コンデンサ３１に電流Ｉを流す電流源１３、電流を供給する時間Ｔ（ｓ）を制御するタイマ３３とスイッチ３２、外部コンデンサ３１にチャージされ発生する電圧Ｖ（入力電圧Ｖｉｎ）をデジタル値の識別コード３に変換する電圧／コード変換回路１２からなる。
【００４７】
外部コンデンサ３１はＬＳＩ５０の端子１とＧＮＤとの間に接続される。ＬＳＩ内部の電流源１３からの電流Ｉがタイマ３３により時間Ｔの間供給され、それにより外部コンデンサ３１の両端に電圧Ｖ（入力電圧Ｖｉｎ）が発生する（式２）。
【００４８】
【数３】
Ｖ＝Ｉ×Ｔ÷Ｃ・・・（式２）
その入力電圧ＶｉｎをＬＳＩ内部の電圧／コード変換回路１２は、デジタル値である識別コード３に変換する。
【００４９】
つぎに、外部抵抗１１を用いた個体識別コード作成回路１２で、基準電圧ＶＲを分割する分割抵抗ＲＡを等差分割した場合（図６、図７）を説明したが、この場合のＬＳＩの端子１に接続する外部抵抗１１（外付抵抗）の精度について説明する。
【００５０】
外部抵抗１１の精度、つまり使用可能な外部抵抗値のばらつき（範囲）は、この外部抵抗値が大きくなる程、小さくする必要がある。つまり、外部抵抗１１の精度を高める必要がある。
【００５１】
この外部抵抗１１の精度Ｘは、つまり、許容できる外部抵抗値のばらつき範囲を外部抵抗値の平均値で割った値を％表示したものは、基準電圧ＶＲを分割する分割抵抗ＲＡの個数を７個とすると、一番低電位の外部抵抗１１の抵抗値Ｒ１の精度Ｘ１は、分割抵抗ＲＡの抵抗値をｒとすると、ｒ／０．５ｒ＝２００％でよい。２番目の電位の外部抵抗の抵抗値Ｒ２（Ｒ１＋ｒ）の精度Ｘ２はｒ／１．５ｒ＝６７％、Ｒ３（Ｒ２＋ｒ）の精度Ｘ３はｒ／２．５ｒ＝４０％、・・・・Ｒ７（Ｒ６＋ｒ）の精度Ｘ７はｒ／６．５ｒ＝１５％である。このように外部抵抗１１の抵抗値が高くなるにしたがって、その精度を高める必要がある。通常は同一材料を用いた抵抗を外部抵抗１１として用いるために、一番精度の高い場合に全ての外部抵抗を合わせる。そのため高精度の外部抵抗１１を用いることとなり、外部抵抗１１のコストは高くなる。
【００５２】
この外部抵抗１１の抵抗値の精度を、外部抵抗１１の抵抗値のばらつきに関係なく同一にできる方法として、抵抗分割の分割の仕方を等比とする方法がある。つぎに、入力電圧を等比分割する場合の個体識別コード回路について説明する。
【００５３】
図１２は、この発明の第９実施例の個体識別コード作成回路図である。
【００５４】
図１３は、図１２の入力電圧と識別コードの対応を示す図である。図５と同様に７分割の場合を示す。入力電圧Ｖｉｎの刻みが等比となっているため、入力電圧Ｖｉｎが高くなるに従って、図４の外部抵抗１１の範囲が大きくなる。そのため、外部抵抗１１の精度を入力電圧Ｖｉｎが高くなった場合でも上げる必要はなく、入力電圧Ｖｉｎのレベルに係わらず外部抵抗１１の精度を一定とすることができる。つぎに図１４を用いて分割抵抗を等比とした場合について考察する。
【００５５】
【数４】
Ｒｉ＝ａｉ−１　（ａ−１）Ｒ０　とする。（ａ＞０）
（＝ａｉ　・Ｒ０　−ａｉ−１　・Ｒ０　）
すると
【００５６】
【数５】
ｉ
ΣＲｊ　＝ａｉ　・Ｒ０　
ｊ＝０
となる。これより
【００５７】
【数６】
2004128370.tif 000006
が成り立ち、これより、常にＶｉ＋１　／Ｖｉ　＝ａが成り立つ。
【００５８】
本発明のように外部抵抗の抵抗値で識別を行う場合、抵抗値のばらつきは絶対値（例えば、ばらつきを＋−５０Ωで示すなど。ここで、＋−はプラス・マイナスの意味し、ばらつきの上限が＋５０Ω、ばらつきの下限が−５０Ωであることを示す）ではなく、比率で規定される（例えば＋−２０％）から、連続した基準値（Ｖｉ＋１　とＶｉ　）の違いが等比である方が等差であるよりも、どのような抵抗値に対しても同じ精度で識別できるというメリットがある。見方を変えると、どのような抵抗値に対しても同じばらつき規格のものが適用でき、前記した等差の場合のように、ある抵抗値の範囲ではばらつきの規格を厳しくする必要があるといった不都合はない。
【００５９】
上記ａの値については適用できる抵抗のばらつき範囲で決めればよい。即ち、ばらつき規格が最大＋−Ｃ％（Ｃ＝２０）であるとすると、
例えば、ａ＝１＋２Ｃ／１００としてやればよい。＋−２０％の場合では、ａ＝１．４である。
ｎ＝６とすると、
【００６０】
【数７】
Ｒｎ　＝Ｒ６　＝２．１５Ｒ０　
【００６１】
【数８】
ｉ
ΣＲｊ　＝７．５３Ｒ０　
ｊ＝０
となる。
【００６２】
ａを大きくすると抵抗のばらつきに対するマージンは大きくなるが、Ｒｎ　とＲ０　の差が大きくなり、ＬＳＩに組み込む抵抗の占める割合が大きくなるといった不具合を生じる。
【００６３】
このように、　分割抵抗を等比とすることで、外部抵抗１１の精度を抵抗値によらず一定にすることができる。
【００６４】
さらに、等比分割の場合について具体的に説明する。例えば、等比の倍率を１．４とすると、一番低い電位の第１の分割抵抗の抵抗値をｒ、第１と第２の分割抵抗を足した抵抗値が１．４ｒとなるように二番目に低い電位の第２の分割抵抗の抵抗値を０．４ｒとし、第１、第２、第３の分割抵抗を足した抵抗値を第１と第２の分割抵抗の抵抗値の１．４倍となるように１．９ｒとして、第３の分割抵抗の抵抗値を０．５ｒとする。このように順次１．４倍となるように分割抵抗の抵抗値を決めると、各電位に相当する外部抵抗１１の抵抗値の精度は全て２８％となる。そのため、等差の場合は段数を重ねるにしたがって、精度を上げなければならなかったが、等比とすると全ての外部抵抗１１の抵抗値の精度を等しくできる。
【００６５】
分割抵抗が７個の場合は、外部抵抗値が分割抵抗を５段以上に接続するものに相当する場合は外部抵抗１１の抵抗値の精度を、等差の場合より低くできる。分割数および段数をさらに増やすと、等差に比べて等比の方が精度をさらに低くできるため、低価格の外部抵抗を使用できる。このことから、分割抵抗の個数が多い場合、つまり選定するＬＳＩの個数が多い場合（２４　個程度以上）は、等比分割法を用い、少ない場合は等差分割法を用いるとよい。
【００６６】
【発明の効果】
この発明によると、
（１）複数のＬＳＩを選定する個体識別コードを、固有アドレス設定（個体識別コード作成）用の１個の外部抵抗もしくは１個の外部コンデンサとＬＳＩ内に形成した電圧／コード変換回路とを用いて作成することで、１個の外部抵抗もしくは１個の外部コンデンサからの電圧信号を受信するためのＬＳＩの端子を１つにできるため、パッケージの小型化を図ることができる。
（２）前記の外部抵抗または外部コンデンサが１個で、固有アドレスを設定（個体識別コードの作成）できるため、ＬＳＩと接続する周辺部品を少なくできて、実装面積を小さくすることができる。
（３）電圧／コード変換回路の基準電圧を分割する方法として、等差と等比があるが、等差よりも等比とした方が外部抵抗の抵抗値の精度が一定にできるために、分割数が多くなると等比とする方が外部抵抗の精度を高める必要がなく、低価格の外部抵抗を使用できる。
【図面の簡単な説明】
【図１】この発明の個体識別コード作成方式の基本的な概念図
【図２】この発明の第１実施例の個体識別コード作成方式の要部構成図
【図３】この発明の第２実施例の個体識別コード作成方式の要部構成図
【図４】この発明の第３実施例の個体識別コード作成回路の要部構成図
【図５】識別コード数が７の場合の入力電圧と識別コードとの関係を示す図
【図６】この発明の第４実施例の個体識別コード作成回路図
【図７】この発明の第５実施例の個体識別コード作成回路図
【図８】動作タイムチャートを示す図
【図９】この発明の第６実施例の個体識別コード作成回路図
【図１０】この発明の第７実施例の個体識別コード作成回路図
【図１１】この発明の第８実施例の個体識別コード作成回路図
【図１２】この発明の第９実施例の個体識別コード作成回路図
【図１３】図１２の入力電圧と識別コードの対応を示す図
【図１４】基準電圧ＶＲを等比分割した場合の図
【図１５】従来の個体識別コード作成回路を含むＬＳＩ選択回路図
【符号の説明】
１　　端子
２　　１つの電圧信号
３　　識別コード
１０　　個体識別コード作成回路
１１　　外部抵抗
１２　　電圧／コード変換回路
１３　　電流源
１４　　エンコーダ
１５　　マルチプレクサー
１６　　コンパレータ
１７　　コントローラ
１８　　レジスタ
１９　　Ａ／Ｄ変換回路
２０　　ＣＰＵ
２１　　アドレスレジスタ
３１　　外部コンデンサ
３２　　スイッチ
３３　　タイマ
５０　　ＬＳＩ
５１　　通信ホスト
５２　　受信回路
５３　　アドレス比較回路
６１　　通信データ
６２　　アクセスアドレス信号
６３　　ＬＳＩ選択信号
１００　　個体識別コード作成方式のブロック図
１０１　　電圧発生手段
１０２　　電圧／コード変換手段
１１３　　外部抵抗
１１４　　外部コンデンサ
Ｖｃｃ　電源電圧
ＧＮＤ　グランド
Ｖｉｎ　入力電圧
ＶＲ　　基準電圧
ＲＡ　　分割抵抗
Ｃ１〜Ｃ６　コンパレータ
Ｓ１〜Ｓ７　アナログスイッチ
【図１】
2004128370.tif 000007
【図２】
2004128370.tif 000008
【図３】
2004128370.tif 000009
【図４】
2004128370.tif 000010
【図５】
2004128370.tif 000011
【図６】
2004128370.tif 000012
【図７】
2004128370.tif 000013
【図８】
2004128370.tif 000014
【図９】
2004128370.tif 000015
【図１０】
2004128370.tif 000016
【図１１】
2004128370.tif 000017
【図１２】
2004128370.tif 000018
【図１３】
2004128370.tif 000019
【図１４】
2004128370.tif 000020
【図１５】
2004128370.tif 000021