(57)【要約】【課題】増幅回路部のストリップラインの物理長を短くできると共に、部品点数を削減できる為、小型で部材コストを削減できる電圧制御型発振器を提供する。【解決手段】バリキャップダイオードＤｖ及び共振素子を備え、前記バリキャップダイオードＤｖに制御電圧Ｖｃを印加してその容量値を変化させることによって共振周波数を制御する共振回路部Ｘと、該共振回路部Ｘの共振周波数に基づいて発振信号を出力する発振用トランジスタＴｒ１を備えた負性抵抗回路部Ｙと、増幅用トランジスタＴｒ２及びフィルタＦ１を備え、前記フィルタＦ１によって不要な信号を除去しつつ前記負性抵抗回路部Ｙからの発振信号を前記増幅用トランジスタＴｒ２で増幅する増幅回路部Ｚとからなる電圧制御型発振器１０であって、前記増幅回路部ＺのフィルタＦ１が、電磁界結合させた複数個のストリップラインＳＬ３、ＳＬ４を並列接続して形成されている。【選択図】図２
2004260623.tif 000002
【特許請求の範囲】
【請求項１】
バリキャップダイオード及び共振素子を備え、前記バリキャップダイオードに制御電圧を印加してその容量値を変化させることによって共振周波数を制御する共振回路部と、
該共振回路部の共振周波数に基づいて発振信号を出力する発振用トランジスタを備えた負性抵抗回路部と、
増幅用トランジスタ及びフィルタを備え、前記フィルタによって不要な信号を除去しつつ前記負性抵抗回路部からの発振信号を前記増幅用トランジスタで増幅する増幅回路部とからなる電圧制御型発振器であって、
前記増幅回路部のフィルタが、電磁界結合させた複数個のストリップラインを並列接続して形成されていることを特徴とする電圧制御型発振器。
【請求項２】
前記フィルタを形成する複数個のストリップラインが、複数個の誘電体層を積層してなる積層体の内部で、異なる誘電体層間もしくは同一の誘電体層間に所定の間隔をあけて配設されていることを特徴とする請求項１に記載の電圧制御型発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯電話機等の通信機器や電子機器等に用いられる電圧制御型発振器に関するものである。
【０００２】
【従来の技術】
従来より、移動体通信装置やその他の通信装置の送信用発振器、受信部の局部発振器等に電圧制御型発振器が用いられる。
【０００３】
図１は電圧制御型発振器の分解斜視図であり、同図に示す電圧制御型発振器１０は、表面に部品を搭載する多層基板（積層体）１１と金属製のケース１６とで構成されている。この電圧制御型発振器を構成する多層基板１１の表面には共振素子、ストリップラインを含む所定ランドパターン１５、表面配線パターン１２が形成され、さらに、電圧制御型発振回路を構成するスイッチングダイオード、バリキャップダイオード、抵抗などの回路構成部品１３が形成され、多層基板１１の内部には、図示しない内部配線パターン、ビアホール導体、各種コンデンサを構成する容量電極や共振素子となるストリップライン、グランド電位導体膜等が形成されている。
【０００４】
また、このような多層基板１１の端面には、各種回路の端子となる端子電極１４が形成されており、この端子電極１４は、電源電圧端子、グランド電位端子、制御電圧端子等として機能するようになっている。
【０００５】
上述した従来の電圧制御型発振器は、図７に示すように、ストリップラインＳＬとバリキャップダイオードＤＶとコンデンサＣ３及びＣ４とから成る共振回路を含み、前記バリキャップダイオードＤＶに制御電圧Ｖｃを供給して共振周波数を制御する共振回路部Ｘと、共振回路部Ｘの共振周波数に基づいて発振信号を出力する発振用トランジスタＴｒ１、抵抗Ｒ４〜Ｒ６、コンデンサＣ６〜Ｃ８を含む負性抵抗回路部Ｙと、発振信号を増幅する増幅用トランジスタＴｒ２、抵抗Ｒ３、コンデンサＣ９〜Ｃ１２、ストリップラインＳＬ１３を含む増幅回路部Ｚとで構成されている。
【０００６】
従来の電圧制御型発振器においては、全体の小型化を図るために、ある共振周波数を決定した上で、並列に接続した並列コンデンサＣ１０の容量成分にて増幅回路部のストリップラインＳＬ３の物理長の調整を行っていた（例えば、特許文献１参照。）。
【０００７】
【特許文献１】
特開平１２−６８７４０号公報
【０００８】
【発明が解決しようとする課題】
上述した従来の電圧制御型発振器においては、全体の小型化を図るために、共振周波数を決定した上で、並列に接続したコンデンサの容量成分にて増幅回路部のストリップラインの物理長を調整するようにしていた。
【０００９】
製品の小型化には、電圧制御型発振器に実装する部品の小型化・使用部品の削減が有効であるが、例えば、増幅回路部にてストリップラインと並列コンデンサにて並列共振回路を構成している箇所の並列のコンデンサを削除した場合、ストリップラインの物理長が長くなってしまい、並列のコンデンサが接続された状態の条件を維持するためには、出力のストリップラインを長くする必要があった。
【００１０】
従って、部品を削除しても、増幅回路部ＺのストリップラインＳＬ１３を長くする必要があるため、小型化は不可能であった。
【００１１】
本発明は上述の問題点に鑑み案出されたもので、その目的は、増幅回路部のストリップライン１３の物理長を短くできるとともに、部品点数をして部材コストを低く抑えることができる小型の電圧制御型発振器を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の電圧制御型発振器は、バリキャップダイオード及び共振素子を備え、前記バリキャップダイオードに制御電圧を印加してその容量値を変化させることによって共振周波数を制御する共振回路部と、該共振回路部の共振周波数に基づいて発振信号を出力する発振用トランジスタを備えた負性抵抗回路部と、増幅用トランジスタ及びフィルタを備え、前記フィルタによって不要な信号を除去しつつ前記負性抵抗回路部からの発振信号を前記増幅用トランジスタで増幅する増幅回路部とからなる電圧制御型発振器であって、前記増幅回路部のフィルタが、電磁界結合させた複数個のストリップラインを並列接続して形成されていることを特徴とするものである。
【００１３】
また、本発明の電圧制御型発振器は、前記フィルタを形成する複数個のストリップラインが、複数個の誘電体層を積層してなる積層体の内部で、異なる誘電体層間もしくは同一の誘電体層間に所定の間隔をあけて配設されていることを特徴とするものである。
【００１４】
本発明の電圧制御型発振器によれば、増幅回路部Ｚに増幅用トランジスタＴｒ１及びフィルタＦ１を備えた電圧制御型発振器であって、増幅回路部ＺのストリップラインＳＬ３、ＳＬ４を複数個並列に接続していることにより、複数個並列に接続されたストリップラインＳＬ３、ＳＬ４間の対向する面積により容量成分を形成し、これを並列コンデンサＣ１０と同一の容量値とすることで並列コンデンサＣ１０を削減することが可能になる。
【００１５】
また、本発明の電圧制御型発振器によれば、増幅回路部の複数個のストリップラインＳＬ３、ＳＬ４を同一の誘電体層に配置し、グランド電極層Ｇ１を対向させる構造としたことにより、ストリップラインＳＬ３、ＳＬ４とグランド電極層Ｇ１の間に寄生容量が発生し、この寄生容量とストリップラインＳＬ３、ＳＬ４との共振作用により、ストリップラインＳＬ３、ＳＬ４の物理長を短くすることができる。これにより、並列コンデンサＣ１０を削除することが可能となる。
【００１６】
更に本発明の電圧制御型発振器によれば、増幅回路部の複数個のストリップラインＳＬ３、ＳＬ４を異なる誘電体層に配置し、各々のストリップラインＳＬ３、ＳＬ４を対向させる構造にすることにより、ストリップラインＳＬ３、ＳＬ４の間に寄生容量が発生し、この寄生容量とストリップラインＳＬ３、ＳＬ４との共振作用により、ストリップラインＳＬ３、ＳＬ４の物理長を短くすることができる。これにより、上述と同様に並列接続された物理長調整用の並列コンデンサＣ１０を削減でき、小型化及び部材コストを削減することが可能となる。
【００１７】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
図１は電圧制御型発振器の分解斜視図、図２は本発明の電圧制御型発振器の回路構成を示す等価回路図、図３は本発明の電圧制御型発振器に使用される増幅回路部のストリップラインのインピーダンス特性図を示すスミスチャート、図４は本発明の第１の実施形態に係る電圧制御型発振器に使用される積層体（多層基板１１）の分解斜視図であり、同図に示す多層基板１１は、同一平面上にストリップラインＳＬ３、ＳＬ４を形成し、対向するようにグランド電極層Ｇ１を形成した構造を有している。
【００１８】
また、図５は本発明の第２の実施形態に係る電圧制御型発振器に使用される積層体（多層基板１１）の分解斜視図であり、同図に示す多層基板１１は、複数個のストリップラインＳＬ３、ＳＬ４を異なる誘電体層に配置し、各々のストリップラインＳＬ３、ＳＬ４を対向させる構造を有している。
【００１９】
図１において、多層基板１１の表面には共振素子、ストリップラインを含む所定ランドパターン、表面配線パターン１２以外に、電圧制御型発振器や他の回路を構成するスイッチングダイオード、バリキャップダイオード、抵抗などの回路構成部品１３が実装され、多層基板の内部には、図示していないが、内部配線パターン、ビアホール導体以外に、各種コンデンサを構成する容量電極や共振素子となるストリップライン、マイクロストリップライン、グランド電極が形成されている。
【００２０】
本発明の電圧制御型発振器は、図２に示すように、ストリップラインＳＬ１、ＳＬ２とバリキャップダイオードＤＶとコンデンサＣ４とから成る共振回路を含み、前記バリキャップダイオードＤＶに制御電圧Ｖｃを供給して共振周波数を制御する共振回路部Ｘと、共振回路部Ｘの共振周波数に基づいて発振信号を出力する発振用トランジスタＴｒ１、抵抗Ｒ４〜Ｒ６、コンデンサＣ６〜Ｃ８を含む負性抵抗回路部Ｙと、発振信号を増幅する増幅用トランジスタＴｒ２、抵抗Ｒ３、コンデンサＣ９〜Ｃ１２、ストリップラインＳＬ３及びＳＬ４を含む増幅回路部Ｚとから構成されストリップラインＳＬ３とストリップラインＳＬ４で高調波成分を阻止するためのフィルタＦ１を構成している。
【００２１】
このような発振回路では、負性抵抗回路部Ｙの発振用トランジスタＴｒ１のコレクタを高周波的に接地させるコルピッツ回路を用いて、発振条件を成立させている。共振回路部Ｘを結合コンデンサで負性抵抗回路部Ｙと接続して発振させる。
【００２２】
そして、この発振信号は増幅回路部Ｚの増幅用トランジスタＴｒ２に供給され、ここで増幅されて出力瑞子ＯＵＴより出力される。
図４に示す第１の実施形態では、同一誘電体層に前記増幅回路部のストリップラインＳＬ３、ＳＬ４を並列に複数本接続するとともにグランド電極層Ｇ１を対向させる構造にしている。
【００２３】
増幅回路部ＺのストリップラインＳＬ３、ＳＬ４と上下層のグランド電極層Ｇ１の間で寄生容量が発生することによって、増幅回路部ＺのストリップラインＳＬ３、ＳＬ４の物理長を短くすることができる。この寄生容量を並列接続された物理長調整用の並列コンデンサＣ１０の値になるようにストリップラインＳＬ３、ＳＬ４とグランド電極層Ｇ１の間隔を調整することで並列コンデンサＣ１０を削減することができ、小型化することが可能となる。
【００２４】
図５に示す第２の実施形態では、異なる複数の誘電体層に前記増幅回路部ＺのストリップラインＳＬ３、ＳＬ４を並列接続するとともに、各々のストリップラインＳＬ３、ＳＬ４を対向させる構造としている。
【００２５】
これにより、増幅回路部ＺのストリップラインＳＬ３、ＳＬ４間に寄生容量が発生することによって、増幅回路部ＺのストリップラインＳＬ３、ＳＬ４の物理長を短くすることができる。よって、上述と同様にストリップラインＳＬ３、ＳＬ４間の寄生容量を、並列接続された物理長調整用の並列コンデンサＣ１０の値になるように誘電体層間隔を調整することで並列コンデンサＣ１０を削減することができ、小型化することが可能となる。
【００２６】
次に、上述の作用効果を説明するため、本発明の特徴的な構成要素である増幅回路部ＺのストリップラインＳＬ３、ＳＬ４間の容量形成方法について説明する。
【００２７】
増幅回路部ＺのストリップラインＳＬ３、ＳＬ４は、所定誘電率の誘電体基板上に、例えばＣｕを主成分とする導電性ペーストの塗布及び焼成によって所定幅、所定長さに形成された厚膜導体膜から成っている。
【００２８】
ここで図４に示すようにストリップラインＳＬ３、ＳＬ４の間の容量形成方法はストリップラインＳＬ３、ＳＬ４間の対向部分の間隔をｔとすると、ストリップラインＳＬ３、ＳＬ４間の間隔ｔで形成される容量成分が並列コンデンサＣ１０の値になるようにストリップラインＳＬ３、ＳＬ４間の間隔ｔを調整している。
【００２９】
次に増幅回路部ＺのストリップラインＳＬ３、ＳＬ４のストリップライン本数とストリップライン長さの関係について説明する。
図６に発振周波数ｆ＝２ＧＨｚ、ストリップラインＳＬ３−ＳＬ４間間隔ｔ＝０．１ｍｍ、比誘電率εｒ＝４．５（ガラスエポキシ基板の場合）の場合のストリップライン本数とストリップライン長さとの関係を示す。これより、ストリップライン本数を２本にすることで従来例（ストリップライン長さ５ｍｍ）と比較するとストリップライン長さを２０パーセント削減できることがわかる。同様にストリップライン長さを３本とすることでストリップライン長さを３６パーセント削減できることがわかる。
【００３０】
これを増幅回路部ＺのストリップラインＳＬ３、ＳＬ４のインピーダンス特性を図３を用いて説明する。
図３は共振周波数２ＧＨｚのポイントであるＡ点（実数部抵抗Ｒ線上：虚数部＝０）でストリップラインＳＬ３、ＳＬ４と寄生容量により自己共振していていることを示す図であり、図３において上半円は誘導性、下半円は容量性を示している。図３において、Ａ点の２ＧＨｚのポイントはストリップラインＳＬ３、ＳＬ４の寄生容量が小さいとストリップラインＳＬ３、ＳＬ４の自己共振周波数は高くなり、図３の上半円（容量性）を移動し、また、ストリップラインＳＬ３、ＳＬ４の寄生容量が大きいとストリップラインＳＬ３、ＳＬ４の自己共振周波数が低くなり、図３の下半円（誘導性）を移動することになる。
【００３１】
よって、本発明においては、ストリップラインＳＬ３、ＳＬ４の各々の寄生容量を大きくすることにより、自己共振周波数を低くして図３の下半円（誘導性）とし、ストリップラインＳＬ３、ＳＬ４の長さを短くすることで自己共振周波数を高くして図３のＡ点（実数部抵抗Ｒ線上：虚数部＝０）に調整している。上述のように、本発明においてはストリップラインＳＬ３、ＳＬ４の寄生容量を大きくすることで自己共振周波数を低くし、ストリップラインＳＬ３、ＳＬ４の長さを短くすること自己共振周波数を高くし図３のＡ点（実数部抵抗Ｒ線上：虚数部＝０）に調整することが可能となる。
【００３２】
比較例として従来のストリップライン１３のインピーダンス特性を図８に示す。
図８に示す従来例においては本発明と同じ共振周波数２ＧＨｚのポイントがＢ点に示す位置にあり、容量性を示している。これは、従来例においては図７に示す並列コンデンサＣ１０の容量値により自己共振周波数を低することで、ストリップラインＳＬ１３の物理長の調整を行えることを示す。
【００３３】
即ち、本発明においては、増幅回路部ＺのストリップラインＳＬ３、ＳＬ４間の電磁界結合による容量成分と、各々のストリップラインＳＬ３、ＳＬ４の寄生容量によりストリップラインＳＬ３、ＳＬ４の自己共振周波数を調整できるので、各々のストリップラインＳＬ３、ＳＬ４の寄生容量を変えることによりストリップラインＳＬ３、ＳＬ４の物理長の調整を行うことが可能となり、従来の電圧制御型発振器で必要であった並列コンデンサＣ１０の削減が可能となる。
【００３４】
以上の結果より、ストリップラインＳＬ３、ＳＬ４の本数を多くするとその間に形成される容量成分を大きくでき、ストリップラインＳＬ３、ＳＬ４の長さを短くできることが分かる。
【００３５】
また、その間で形成される容量成分を並列コンデンサＣ１０と同一の値となるようにすることで、並列コンデンサＣ１０を削減することが可能となる。
【００３６】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００３７】
【発明の効果】
本発明の電圧制御型発振器によれば、増幅回路部Ｚに増幅用トランジスタＴｒ１及びフィルタＦ１を備えた電圧制御型発振器であって、増幅回路部ＺのストリップラインＳＬ３、ＳＬ４を複数個並列に接続していることにより、複数個並列に接続されたストリップラインＳＬ３、ＳＬ４間の対向する面積により容量成分を形成し、これを並列コンデンサＣ１０と同一の容量値とすることで並列コンデンサＣ１０を削減することが可能になる。
【００３８】
また、本発明の電圧制御型発振器によれば、増幅回路部の複数個のストリップラインＳＬ３、ＳＬ４を同一の誘電体層に配置し、グランド電極層Ｇ１を対向させる構造としたことにより、ストリップラインＳＬ３、ＳＬ４とグランド電極層Ｇ１の間に寄生容量が発生し、この寄生容量とストリップラインＳＬ３、ＳＬ４との共振作用により、ストリップラインＳＬ３、ＳＬ４の物理長を短くすることができる。これにより、並列コンデンサＣ１０を削除することが可能となる。
【００３９】
更に本発明の電圧制御型発振器によれば、増幅回路部の複数個のストリップラインＳＬ３、ＳＬ４を異なる誘電体層に配置し、各々のストリップラインＳＬ３、ＳＬ４を対向させる構造にすることにより、ストリップラインＳＬ３、ＳＬ４の間に寄生容量が発生し、この寄生容量とストリップラインＳＬ３、ＳＬ４との共振作用により、ストリップラインＳＬ３、ＳＬ４の物理長を短くすることができる。これにより、上述と同様に並列接続された物理長調整用の並列コンデンサＣ１０を削減でき、小型化及び部材コストを削減することが可能となる。
【図面の簡単な説明】
【図１】電圧制御型発振器の分解斜視図である。
【図２】本発明の電圧制御型発振器の回路構成を示す等価回路図である。
【図３】本発明の電圧制御型発振器に使用される増幅回路部のストリップラインのインピーダンス特性図を示すスミスチャートである。
【図４】本発明の第１の実施形態に係る電圧制御型発振器に使用される積層体の分解斜視図である。
【図５】本発明の第２の実施形態に係る電圧制御型発振器に使用される積層体の分解斜視図である。
【図６】本発明による電圧制御型発振器の増幅回路部のストリップライン本数とストリップライン長さとの関係を示す図である。
【図７】従来の電圧制御型発振器の等価回路図である。
【図８】従来の電圧制御型発振器に使用される増幅回路部のストリップラインのインピーダンス特性図を示すスミスチャートである。
【符号の説明】
１０・・・電圧制御型発振器
１１・・・多層基板
１２・・・表面配線パターン
１３・・・回路構成部品
１４・・・端子電極
Ｃ１０・・・並列コンデンサ
ＳＬ１〜ＳＬ４・・・ストリップライン
Ｆ１・・・フィルタ
Ｄｖ・・・バリキャップダイオード
Ｔｒ１・・・発振用トランジスタ
Ｔｒ２・・・増幅用トランジスタ
Ｖｃ・・・制御電圧端子
Ｇ１・・・グランド電極層
Ｘ・・・共振回路部
Ｙ・・・負性抵抗回路部
Ｚ・・・増幅回路部
【図１】
2004260623.tif 000003
【図２】
2004260623.tif 000004
【図３】
2004260623.tif 000005
【図４】
2004260623.tif 000006
【図５】
2004260623.tif 000007
【図６】
2004260623.tif 000008
【図７】
2004260623.tif 000009
【図８】
2004260623.tif 000010