(57)【要約】【課題】半導体装置の製品品質を向上させることができる半導体装置の検査装置を提供する。【解決手段】半導体装置の検査装置１００は、アナログデジタル（ＡＤ）コンバータ７を備えた半導体装置の検査装置であって、ＡＤコンバータ７が第１周期ごとにサンプリングして第１デジタル信号２に変換するためのアナログ信号９を供給するアナログ信号供給器８と、ＡＤコンバータ７によって変換された第１デジタル信号２を第１周期よりも長い第２周期ごとにサンプリングして第２デジタル信号５に変換するデジタル信号変換器１と、デジタル信号変換器１によって変換された第２デジタル信号５の信号特性を計測するテスタ６とを具備することを特徴とする。【選択図】　図１
2004028696.tif 000002
【特許請求の範囲】
【請求項１】
アナログデジタル（ＡＤ）コンバータを備えた半導体装置の検査装置であって、
前記ＡＤコンバータが第１周期ごとにサンプリングして第１デジタル信号に変換するためのアナログ信号を供給するアナログ信号供給手段と、
前記ＡＤコンバータによって変換された前記第１デジタル信号を前記第１周期よりも長い第２周期ごとにサンプリングして第２デジタル信号に変換するデジタル信号変換手段と、
前記デジタル信号変換手段によって変換された前記第２デジタル信号の信号特性を計測するテスタとを具備することを特徴とする半導体装置の検査装置。
【請求項２】
前記アナログ信号は、前記第１周期よりも長い第３周期を有しており、
前記第２周期は、前記第３周期のｎ倍（ｎは１以上の整数）に前記第１周期を加算した値になっている、請求項１記載の半導体装置の検査装置。
【請求項３】
前記第１周期は、前記テスタが前記第１デジタル信号の信号特性を安定して計測することができない程度に高速になっており、
前記第２周期は、前記テスタが前記第２デジタル信号の信号特性を安定して計測することができる程度に低速になっている、請求項１記載の半導体装置の検査装置。
【請求項４】
前記第１周期を有するクロック信号を前記ＡＤコンバータへ供給するクロック信号供給手段をさらに具備しており、
前記ＡＤコンバータは、前記クロック信号供給手段によって供給された前記クロック信号に応じて前記アナログ信号を前記第１デジタル信号へ変換する、請求項１記載の半導体装置の検査装置。
【請求項５】
前記第２周期を有するクロック信号を前記デジタル信号変換手段へ供給するクロック信号供給手段をさらに具備しており、
前記デジタル信号変換手段は、前記クロック信号供給手段によって供給された前記クロック信号に応じて前記第１デジタル信号を前記第２デジタル信号へ変換する、請求項１記載の半導体装置の検査装置。
【請求項６】
前記ＡＤコンバータは、前記第１周期を有するクロック信号に応じて前記アナログ信号を前記第１デジタル信号へ変換し、
前記検査装置は、前記第１周期を有する前記クロック信号を前記第２周期を有する第２クロック信号に変換するクロック信号変換手段をさらに具備しており、
前記デジタル信号変換手段は、前記クロック信号変換手段によって変換された前記第２周期を有する前記第２クロック信号に応じて前記第１デジタル信号を前記第２デジタル信号に変換する、請求項１記載の半導体装置の検査装置。
【請求項７】
アナログ信号を第１周期ごとにサンプリングして第１デジタル信号に変換するアナログデジタル（ＡＤ）コンバータと前記ＡＤコンバータによって変換された前記第１デジタル信号を前記第１周期よりも長い第２周期ごとにサンプリングして第２デジタル信号に変換するデジタル信号変換手段とが設けられた半導体装置を検査するための検査装置であって、
前記半導体装置に設けられた前記ＡＤコンバータへ前記アナログ信号を供給するアナログ信号供給手段と、
前記半導体装置に設けられた前記デジタル信号変換手段によって変換された前記第２デジタル信号の信号特性を計測するテスタとを具備することを特徴とする半導体装置の検査装置。
【請求項８】
前記アナログ信号は、前記第１周期よりも長い第３周期を有しており、
前記第２周期は、前記第３周期のｎ倍（ｎは１以上の整数）に前記第１周期を加算した値になっている、請求項７記載の半導体装置の検査装置。
【請求項９】
前記ＡＤコンバータは、前記第１周期を有するクロック信号に応じて前記アナログ信号を前記第１デジタル信号へ変換し、
前記半導体装置には、前記第１周期を有する前記クロック信号を前記第２周期を有する第２クロック信号に変換するクロック信号変換手段がさらに設けられており、
前記デジタル信号変換手段は、前記クロック信号変換手段によって変換された前記第２周期を有する前記第２クロック信号に応じて前記第１デジタル信号を前記第２デジタル信号に変換する、請求項７記載の半導体装置の検査装置。
【請求項１０】
前記ＡＤコンバータおよび前記クロック信号変換手段へ前記第１周期を有する前記クロック信号を供給するクロック信号供給手段をさらに具備している、請求項９記載の半導体装置の検査装置。
【請求項１１】
前記アナログ信号は、前記第１周期よりも長い第３周期を有しており、
前記クロック信号変換手段は、前記第２周期が前記第３周期のｎ倍（ｎは１以上の整数）に前記第１周期を加算した値になるように前記第１クロック信号を前記第２クロック信号に変換する、請求項７記載の半導体装置の検査装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高速に動作するアナログデジタル（ＡＤ）コンバータを搭載する半導体装置の検査装置に関するものである。
【０００２】
【従来の技術】
近年、通信等に使用するために高速に動作するＡＤコンバータを搭載したＬＳＩの出荷検査において、歪、Ｓ／Ｎ比等の交流（ＡＣ）特性を保証するための要求が強くなってきている。
【０００３】
図６は半導体装置９５を検査するための従来の検査装置９０を模式的に示すブロック図であり、図７は検査装置９０が検査する半導体装置９５に設けられたＡＤコンバータのサンプリング周期を説明するための波形図である。
【０００４】
検査装置９０によって検査される半導体装置９５は、ＡＤコンバータ７を備えている。ＡＤコンバータ７には、アナログ信号９を入力するための入力端子２１とクロック信号１２を入力するための端子２２とデジタル信号２を出力するための端子２３とが設けられている。ＡＤコンバータ７は、端子２２へ入力されたクロック信号１２に応じて、端子２１へ入力されたアナログ信号９をデジタル信号２に変換して端子２３から出力する。
【０００５】
検査装置９０は、アナログ信号供給器８を備えている。アナログ信号供給器８は、周波数ｆＡＤＣＩＮ、周期１０（周期ＴｆＡＤＣＩＮ）を有する正弦波状のアナログ信号９を生成して、ＡＤコンバータ７に設けられた端子２１へ供給する。検査装置９０には、クロック信号供給器１１が設けられている。クロック信号供給器１１は、周波数ｆＡＤＣＣＬＫ、周期３（周期ＴｆＡＤＣＣＬＫ）を有するパルス状のクロック信号１２を生成して、ＡＤコンバータ７に設けられた端子２２へ供給する。検査装置９０は、テスタ６を備えている。テスタ６は、半導体装置９５に設けられたＡＤコンバータ７の端子２３から出力されたデジタル信号２の歪、Ｓ／Ｎ比等のＡＣ特性を計測する。
【０００６】
このように、周期３ごとにＡＤコンバータ７によってアナログ信号９から変換されたデジタル信号２がテスタ６へ入力される。
【０００７】
【発明が解決しようとする課題】
しかしながら、既存のテスタ６においてデジタル信号２の歪、Ｓ／Ｎ比等のＡＣ特性を安定して計測することができるデジタル信号２の周波数には制限がある。そのため、ＡＤコンバータ７へ入力されるクロック信号１２の周波数ｆＡＤＣＣＬＫが、例えば４００メガヘルツ（ＭＨｚ）以上の高速であると、既存のテスタ６においてデジタル信号２の歪、Ｓ／Ｎ比等のＡＣ特性を安定して計測することができるデジタル信号２の周波数を超えるために、ＡＤコンバータ７から出力されるデジタル信号２のＡＣ特性を安定して計測することができないという問題がある。
【０００８】
本発明は係る問題を解決するためになされたものであり、その目的は、半導体装置の製品品質を向上させることができる半導体装置の検査装置を提供することにある。
【０００９】
本発明の他の目的は、半導体装置に設けられたＡＤコンバータから出力されるデジタル信号のＡＣ特性を安定して計測することができる半導体装置の検査装置を提供することにある。
【００１０】
【課題を解決するための手段】
前述した目的を達成するために本発明に係る半導体装置の検査装置は、アナログデジタル（ＡＤ）コンバータを備えた半導体装置の検査装置であって、前記ＡＤコンバータが第１周期ごとにサンプリングして第１デジタル信号に変換するためのアナログ信号を供給するアナログ信号供給手段と、前記ＡＤコンバータによって変換された前記第１デジタル信号を前記第１周期よりも長い第２周期ごとにサンプリングして第２デジタル信号に変換するデジタル信号変換手段と、前記デジタル信号変換手段によって変換された前記第２デジタル信号の信号特性を計測するテスタとを具備することを特徴とする。
【００１１】
本発明に係る他の半導体装置の検査装置は、アナログ信号を第１周期ごとにサンプリングして第１デジタル信号に変換するアナログデジタル（ＡＤ）コンバータと前記ＡＤコンバータによって変換された前記第１デジタル信号を前記第１周期よりも長い第２周期ごとにサンプリングして第２デジタル信号に変換するデジタル信号変換手段とが設けられた半導体装置を検査するための検査装置であって、前記半導体装置に設けられた前記ＡＤコンバータへ前記アナログ信号を供給するアナログ信号供給手段と、前記半導体装置に設けられた前記デジタル信号変換手段によって変換された前記第２デジタル信号の信号特性を計測するテスタとを具備することを特徴とする。
【００１２】
【発明の実施の形態】
本発明に係る半導体装置の検査装置においては、テスタへ入力される第２デジタル信号がデジタル信号変換手段によってサンプリングされる第２周期は、第１デジタル信号がＡＤコンバータによってサンプリングされる第１周期よりも長くなっている。このため、テスタは、ＡＤコンバータからの出力に基づく第２デジタル信号の信号特性を安定して計測することができる。その結果、ＡＤコンバータを備えた半導体装置の製品品質を向上させることができる。
【００１３】
前記アナログ信号は、前記第１周期よりも長い第３周期を有しており、前記第２周期は、前記第３周期のｎ倍（ｎは１以上の整数）に前記第１周期を加算した値になっていることが好ましい。第２周期を第１周期よりも長くするためである。
【００１４】
前記第１周期は、前記テスタが前記第１デジタル信号の信号特性を安定して計測することができない程度に高速になっており、前記第２周期は、前記テスタが前記第２デジタル信号の信号特性を安定して計測することができる程度に低速になっていることが好ましい。テスタが信号特性を安定して計測することができない程度に高速に動作するＡＤコンバータが出力する信号の特性を安定して計測することができるからである。
【００１５】
前記第１周期を有するクロック信号を前記ＡＤコンバータへ供給するクロック信号供給手段をさらに具備しており、前記ＡＤコンバータは、前記クロック信号供給手段によって供給された前記クロック信号に応じて前記アナログ信号を前記第１デジタル信号へ変換することが好ましい。また、前記第２周期を有するクロック信号を前記デジタル信号変換手段へ供給するクロック信号供給手段をさらに具備しており、前記デジタル信号変換手段は、前記クロック信号供給手段によって供給された前記クロック信号に応じて前記第１デジタル信号を前記第２デジタル信号へ変換することが好ましい。簡単な構成によって、高速ＡＤコンバータを動作させるためである。
【００１６】
前記ＡＤコンバータは、前記第１周期を有するクロック信号に応じて前記アナログ信号を前記第１デジタル信号へ変換し、前記検査装置は、前記第１周期を有する前記クロック信号を前記第２周期を有する第２クロック信号に変換するクロック信号変換手段をさらに具備しており、前記デジタル信号変換手段は、前記クロック信号変換手段によって変換された前記第２周期を有する前記第２クロック信号に応じて前記第１デジタル信号を前記第２デジタル信号に変換することが好ましい。デジタル信号変換手段へ与えるクロック信号を生成する手段を別途追加することなくデジタル信号変換手段を動作させることができるからである。
【００１７】
本発明に係る他の半導体装置の検査装置においては、ＡＤコンバータによって変換された第１デジタル信号を第１周期よりも長い第２周期ごとにサンプリングして第２デジタル信号に変換するデジタル信号変換手段が半導体装置の内部に設けられている。このため、デジタル信号変換手段へ第２周期を有するクロック信号を供給するためのインターフェース装置を設けなくても、テスタは、ＡＤコンバータからの出力に基づく第２デジタル信号の信号特性を安定して計測することができる。その結果、ＡＤコンバータを備えた半導体装置の製品品質を向上させることができる。
【００１８】
前記アナログ信号は、前記第１周期よりも長い第３周期を有しており、前記第２周期は、前記第３周期のｎ倍（ｎは１以上の整数）に前記第１周期を加算した値になっていることが好ましい。第２周期を第１周期よりも長くするためである。
【００１９】
前記ＡＤコンバータは、前記第１周期を有するクロック信号に応じて前記アナログ信号を前記第１デジタル信号へ変換し、前記半導体装置には、前記第１周期を有する前記クロック信号を前記第２周期を有する第２クロック信号に変換するクロック信号変換手段がさらに設けられており、前記デジタル信号変換手段は、前記クロック信号変換手段によって変換された前記第２周期を有する前記第２クロック信号に応じて前記第１デジタル信号を前記第２デジタル信号に変換することが好ましい。また、前記ＡＤコンバータおよび前記クロック信号変換手段へ前記第１周期を有する前記クロック信号を供給するクロック信号供給手段をさらに具備していることが好ましい。デジタル信号変換手段へ与えるクロック信号を生成する手段を別途追加することなくデジタル信号変換手段を動作させることができるからである。
【００２０】
前記アナログ信号は、前記第１周期よりも長い第３周期を有しており、前記クロック信号変換手段は、前記第２周期が前記第３周期のｎ倍（ｎは１以上の整数）に前記第１周期を加算した値になるように前記第１クロック信号を前記第２クロック信号に変換することが好ましい。アナログ信号の第３周期が変更された場合であっても、変更された第３周期に応じた第２周期を有する第２クロック信に基づいてデジタル信号変換器を動作させることができるからである。
【００２１】
以下、図面を参照して本発明の実施の形態を説明する。
【００２２】
（実施の形態１）
図１は実施の形態１に係る半導体装置の検査装置１００を模式的に示すブロック図であり、図２は半導体装置の検査装置１００に設けられたデジタル信号変換器１のサンプリング周期を説明するための波形図である。
【００２３】
検査装置１００によって検査される半導体装置５０は、ＡＤコンバータ７を備えている。ＡＤコンバータ７には、正弦波状のアナログ信号９を入力するための入力端子２１とパルス状のクロック信号１２を入力するための端子２２とクロック信号１２に基づいてアナログ信号９をサンプリングしてＡＤ変換したデジタル信号２を出力するための端子２３とが設けられている。
【００２４】
検査装置１００は、アナログ信号供給器８を備えている。アナログ信号供給器８は、周波数ｆＡＤＣＩＮ、周期１０（周期ＴｆＡＤＣＩＮ）を有する正弦波状のアナログ信号９を生成して、ＡＤコンバータ７に設けられた端子２１へ供給する。検査装置１００には、クロック信号供給器１１が設けられている。クロック信号供給器１１は、周波数ｆＡＤＣＣＬＫ、周期３（周期ＴｆＡＤＣＣＬＫ）を有するパルス状のクロック信号１２を生成して、ＡＤコンバータ７に設けられた端子２２へ供給する。クロック信号１２の周期３は、後述するテスタ６が第１デジタル信号２の信号特性を安定して計測することができない程度に高速になっている。
【００２５】
ＡＤコンバータ７は、クロック信号生成器１１によって生成されたクロック信号１２の周期３ごとに、アナログ信号供給器８によって生成されるアナログ信号９をサンプリングしてデジタル信号２に変換する。
【００２６】
検査装置１００は、クロック信号供給器１３を備えている。クロック信号供給器１３は、周波数ｆＬＨＣＬＫ、周期４（周期ＴｆＬＨＣＬＫ）を有するパルス状のクロック信号１４を生成して、デジタル信号変換器１に設けられた端子２５へ供給する。周期４は、アナログ信号９の周期１０のｎ倍（ｎは１以上の整数）に、ＡＤコンバータ７へ供給されるクロック信号１２の周期３を加算した値になっている。図２には、ｎ＝１の例が示されている。
【００２７】
デジタル信号変換器１には、ＡＤコンバータ７によって、クロック信号１２の周期３ごとにアナログ信号９からＡＤ変換されたデジタル信号２が入力される端子２４が設けられている。デジタル信号変換器１は、クロック信号供給器１３によって供給されるクロック信号１４の周期４ごとに、端子２４から入力されたデジタル信号２をサンプリングしてデジタル信号５に変換し、端子２６からテスタ６へ出力する。周期４ごとにデジタル信号２をサンプリングしたデジタル信号５が有する周期１６（周期ＴｆＬＨＯＵＴ）は、図２に示すように、テスタ６がデジタル信号５の信号特性を安定して計測することができる程度に低速になっている。このように、デジタル信号変換器１は、テスタ６が信号特性を安定して計測することができない程度に高速なアナログ信号９の１周期１０の間のデータを、テスタ６が信号特性を安定して計測することができる程度に十分低速な周期１６の間において出力する。
【００２８】
テスタ６は、デジタル信号変換器１に設けられた端子２６から十分低速な周期１６によって出力されたデジタル信号５の歪、ＳＮ比等のＡＣ信号特性を測定する。
【００２９】
以上のように実施の形態１によれば、デジタル信号変換器１は、ＡＤコンバータ７によって変換されたデジタル信号２を周期３よりも長い周期４ごとにサンプリングしてデジタル信号５に変換する。このため、テスタ６へ入力されるデジタル信号５がデジタル信号変換器１によってサンプリングされる周期４は、デジタル信号２がＡＤコンバータ７によってサンプリングされる周期３よりも長くなる。従って、テスタ６は、半導体装置５０からのデジタル出力をリアルタイムに取り込むことができ、ＡＤコンバータ７からの出力に基づくデジタル信号５の信号特性を安定して計測することができる。その結果、ＡＤコンバータ７を備えた半導体装置５０の製品品質を向上させることができる。
【００３０】
（実施の形態２）
図３は、実施の形態２に係る半導体装置の検査装置１００Ａを模式的に示すブロック図である。図１を参照して前述した半導体装置の検査装置１００の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体装置の検査装置１００と異なる点は、デジタル信号変換器１が半導体装置の内部に設けられている点である。
【００３１】
検査装置１００Ａによって検査される半導体装置５０Ａは、ＡＤコンバータ７を備えている。ＡＤコンバータ７には、正弦波状のアナログ信号９を入力するための入力端子２１とパルス状のクロック信号１２を入力するための端子２２とクロック信号１２に基づいてアナログ信号９をサンプリングしてＡＤ変換したデジタル信号２を出力するための端子２３とが設けられている。
【００３２】
検査装置１００Ａは、アナログ信号供給器８を備えている。アナログ信号供給器８は、周波数ｆＡＤＣＩＮ、周期１０（周期ＴｆＡＤＣＩＮ）を有する正弦波状のアナログ信号９を生成して、ＡＤコンバータ７に設けられた端子２１へ供給する。検査装置１００には、クロック信号供給器１１が設けられている。クロック信号供給器１１は、周波数ｆＡＤＣＣＬＫ、周期３（周期ＴｆＡＤＣＣＬＫ）を有するパルス状のクロック信号１２を生成して、ＡＤコンバータ７に設けられた端子２２へ供給する。クロック信号１２の周期３は、後述するテスタ６が第１デジタル信号２の信号特性を安定して計測することができない程度に高速になっている。
【００３３】
ＡＤコンバータ７は、クロック信号生成器１１によって生成されたクロック信号１２の周期３ごとに、アナログ信号供給器８によって生成されるアナログ信号９をサンプリングしてデジタル信号２に変換する。
【００３４】
検査装置１００は、クロック信号供給器１３を備えている。クロック信号供給器１３は、周波数ｆＬＨＣＬＫ、周期４（周期ＴｆＬＨＣＬＫ）を有するパルス状のクロック信号１４を生成して、半導体装置５０Ａに設けられたデジタル信号変換器１の端子２５へ供給する。周期４は、アナログ信号９の周期１０のｎ倍（ｎは１以上の整数）にＡＤコンバータ７へ供給されるクロック信号１２の周期３を加算した値になっている。図２には、ｎ＝１の例が示されている。
【００３５】
半導体装置５０Ａに設けられたデジタル信号変換器１には、ＡＤコンバータ７によって、クロック信号１２の周期３ごとにアナログ信号９からＡＤ変換されたデジタル信号２が入力される端子２４が設けられている。デジタル信号変換器１は、クロック信号供給器１３によって供給されるクロック信号１４の周期４ごとに、端子２４から入力されたデジタル信号２をサンプリングしてデジタル信号５に変換し、端子２６からテスタ６へ出力する。周期４ごとにデジタル信号２をサンプリングしたデジタル信号５の周期１６（周期ＴｆＬＨＯＵＴ）は、図２に示すように、テスタ６が第２デジタル信号５の信号特性を安定して計測することができる程度に低速になっている。このように、半導体装置５０Ａに設けられたデジタル信号変換器１は、テスタ６が信号特性を安定して計測することができない程度に高速なアナログ信号９の１周期１０の間のデータを、テスタ６が信号特性を安定して計測することができる程度に十分低速な周期１６の間において出力する。
【００３６】
テスタ６は、半導体装置５０Ａに設けられたデジタル信号変換器１の端子２６から出力されたデジタル信号５の歪、ＳＮ比等のＡＣ信号特性を測定する。
【００３７】
以上のように実施の形態２によれば、半導体装置５０Ａに設けられたデジタル信号変換器１は、ＡＤコンバータ７によって変換されたデジタル信号２を周期３よりも長い周期４ごとにサンプリングしてデジタル信号５に変換する。このため、テスタ６へ入力されるデジタル信号５がデジタル信号変換器１によってサンプリングされる周期４は、デジタル信号２がＡＤコンバータ７によってサンプリングされる周期３よりも長くなる。従って、テスタ６は、ＡＤコンバータ７からの出力に基づくデジタル信号５の信号特性を安定して計測することができる。その結果、ＡＤコンバータ７を備えた半導体装置５０の製品品質を向上させることができる。
【００３８】
また、デジタル信号変換器１は半導体装置５０Ａの内部に設けられているために、半導体装置５０Ａに設けられたＡＤコンバータ７が高速に変換したデジタル信号２を半導体装置の外部へ高速に出力する必要がない。このため、高速対応のインターフェースを半導体装置の外部に設けることなく、ＡＤコンバータ７からの出力に基づくデジタル信号５の信号特性を安定して計測することができる。従って、ＡＤコンバータ７を備えた半導体装置５０Ａの製品品質を向上させることができる。
【００３９】
図４は、実施の形態２に係る他の半導体装置の検査装置１００Ｂを模式的に示すブロック図である。図２を参照して前述した半導体装置の検査装置１００Ａの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体装置の検査装置１００Ａと異なる点は、クロック信号供給部１３が設けられていない点、および半導体装置５０Ａの替わりに半導体装置５０Ｂを検査する点である。半導体装置５０Ｂには、クロック信号変換器１５が設けられている。
【００４０】
クロック信号変換器１５は、クロック信号供給器１１によって供給される周期３を有するクロック信号１２を周期４を有するクロック信号１４に変換する。クロック信号１４が有する周期４は、アナログ信号９の周期１０のｎ倍（ｎは１以上の整数）にＡＤコンバータ７へ供給されるクロック信号１２の周期３を加算した値になっている。クロック信号変換器１５には、クロック信号１２が入力される端子２７とクロック信号１４を出力するための端子２８とが設けられている。デジタル信号変換器１は、クロック信号変換器１５によって変換されたクロック信号１４が有する周期４ごとに、ＡＤコンバータ７から出力されたデジタル信号２をサンプリングし、デジタル信号５に変換してテスタ６へ出力する。
【００４１】
このように、半導体装置５０Ｂに設けられたクロック信号変換器１５は、周期３を有するクロック信号１２を周期４を有するクロック信号１４に変換し、デジタル信号変換器１は、クロック信号変換器１５によって変換された周期４を有するクロック信号１４に応じてデジタル信号２をデジタル信号５に変換する。このため、半導体装置５０Ｂに設けられたデジタル信号変換器１に対して半導体装置５０Ｂの外部からクロック信号１４を与える必要がない。このため、クロック信号１４を半導体装置５０Ｂに入力するための検査用端子を半導体装置に設けなくても、半導体装置５０Ｂに設けられたＡＤコンバータ７から出力されるデジタル信号２のＡＣ特性を安定して計測することができる。従って、半導体装置５０Ｂの製品品質を向上させることができる。
【００４２】
なお、クロック信号変換器１５は半導体装置５０Ｂの外部に設けてもよい。
【００４３】
図５は、実施の形態２に係るさらに他の半導体装置の検査装置１００Ｃを模式的に示すブロック図である。図４を参照して前述した半導体装置の検査装置１００Ｂの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素詳細な説明は省略する。前述した半導体装置の検査装置１００Ｂと異なる点は、半導体装置５０Ｂの替わりに半導体装置５０Ｃを検査する点である。半導体装置５０Ｃには、クロック信号変換器１５の替わりにクロック信号変換器１５Ａが設けられている。
【００４４】
クロック信号変換器１５Ａには、制御信号が入力される端子２９が設けられている。クロック信号変換器１５Ａは、端子２９に入力された制御信号に基づいて、クロック信号１４が有する周期４が、アナログ信号９の周期１０のｎ倍（ｎは１以上の整数）にＡＤコンバータ７へ供給されるクロック信号１２の周期３を加算した値になるように、クロック信号１２をクロック信号１４に変換する。このため、アナログ信号９の周期１０およびＡＤコンバータ７へ供給されるクロック信号１２の周期３が変更された場合であっても、半導体装置５０Ｃの構成を変更することなく、ＡＤコンバータ７からの出力に基づく第２デジタル信号５の信号特性を安定して計測することができる。その結果、ＡＤコンバータ７を備えた半導体装置５０Ｃの製品品質を向上させることができる。
【００４５】
【発明の効果】
以上のように本発明によれば、半導体装置の製品品質を向上させることができる半導体装置の検査装置を提供することができる。
【００４６】
また本発明によれば、半導体装置に設けられたＡＤコンバータから出力されるデジタル信号のＡＣ特性を安定して計測することができる半導体装置の検査装置を提供することができる。
【図面の簡単な説明】
【図１】実施の形態１に係る半導体装置の検査装置を模式的に示すブロック図
【図２】実施の形態１に係る半導体装置の検査装置に設けられたデジタル信号変換器のサンプリング周期を説明するための波形図
【図３】実施の形態２に係る半導体装置の検査装置を模式的に示すブロック図
【図４】実施の形態２に係る他の半導体装置の検査装置を模式的に示すブロック図
【図５】実施の形態２に係るさらに他の半導体装置の検査装置を模式的に示すブロック図
【図６】従来の半導体装置の検査装置を模式的に示すブロック図
【図７】従来の半導体装置の検査装置が検査する半導体装置に設けられたＡＤ変換器のサンプリング周期を説明するための波形図
【符号の説明】
１　デジタル信号変換器
２　デジタル信号
３、４　周期
５　デジタル信号
６　テスタ
７　ＡＤコンバータ
８　アナログ信号供給器
９　アナログ信号
１０　周期
１１　クロック信号供給器
１２　クロック信号
１３　クロック信号供給器
１４　クロック信号
１５　クロック信号変換器
１６　周期
５０　半導体装置
１００　検査装置
【図１】
2004028696.tif 000003
【図２】
2004028696.tif 000004
【図３】
2004028696.tif 000005
【図４】
2004028696.tif 000006
【図５】
2004028696.tif 000007
【図６】
2004028696.tif 000008
【図７】
2004028696.tif 000009