(57)【要約】【課題】受信パケットのバッファリング及び受信パケットの解析用データの記憶に関するハードウエア規模の縮小及びコストダウンを実現する。【解決手段】外部から受信したパケットを一時記憶すると共に該記憶したパケットを解析するパケット処理装置であって、外部から受信したパケットを記憶するパケット領域Ｐ１，Ｐ２とパケットの解析用データを記憶する解析領域ＰＡとを有するメモリ３ｂと、パケットあるいはパケットの解析用データをパケット領域Ｐ１，Ｐ２あるいは解析領域ＰＡに時分割的に書き込むと共に、パケット領域Ｐ１，Ｐ２あるいは解析領域ＰＡからパケットあるいはパケットの解析用データを時分割的に読み出すメモリ制御部３ｄとを備える。【選択図】　　　図２
2004128748.tif 000002
【特許請求の範囲】
【請求項１】
外部から受信したパケットを一時記憶すると共に該記憶したパケットを解析するパケット処理装置であって、
外部から受信したパケットを記憶するパケット領域（Ｐ１，Ｐ２）とパケットの解析用データを記憶する解析領域（ＰＡ）とを有するメモリ（３ｂ）と、
パケットあるいはパケットの解析用データをパケット領域（Ｐ１，Ｐ２）あるいは解析領域（ＰＡ）に時分割的に書き込むと共に、パケット領域（Ｐ１，Ｐ２）あるいは解析領域（ＰＡ）からパケットあるいはパケットの解析用データを時分割的に読み出すメモリ制御部（３ｄ）と
を備えることを特徴とするパケット処理装置。
【請求項２】
メモリ（３ｂ）は、書き込みと読み出しとを各々専用のポートで行うデュアルポートメモリであることを特徴とする請求項１記載のパケット処理装置。
【請求項３】
メモリ（３ｂ）からパケットを読み出してパケット形式を解析し、その解析用データに基づいてパケットを他のパケット形式のパケットに変換処理して外部に出力するフレーム変換装置であることを特徴とする請求項１または２記載のパケット処理装置。
【請求項４】
パケット形式の解析によって検出された特定パケットを記憶する第２メモリ（３ｃ）をさらに備え、メモリ制御部（３ｄ）は、特定パケットをメモリ（３ｂ）から読み出して第２メモリ（３ｃ）に記憶させることを特徴とする請求項３記載のパケット処理装置。
【請求項５】
メモリ（３ｂ）からパケットを読み出してパケット形式及びプロトコルを解析するプロトコル解析装置であることを特徴とする請求項１または２記載のパケット処理装置。
【請求項６】
外部から受信したパケットを一時記憶すると共に該記憶したパケットを解析するパケット処理方法であって、
単一のメモリ（３ｂ）内に外部から受信したパケットを記憶するパケット領域（Ｐ１，Ｐ２）とパケットの解析用データを記憶する解析領域（ＰＡ）とを設け、
パケットあるいはパケットの解析用データをパケット領域（Ｐ１，Ｐ２）あるいは解析領域（ＰＡ）に時分割的に書き込むと共に、パケット領域（Ｐ１，Ｐ２）あるいは解析領域（ＰＡ）からパケットあるいはパケットの解析用データを時分割的に読み出す
ことを特徴とするパケット処理方法。
【請求項７】
メモリ（３ｂ）は、書き込みと読み出しとを各々専用のポートで行うデュアルポートメモリであることを特徴とする請求項６記載のパケット処理方法。
【請求項８】
メモリ（３ｂ）からパケットを読み出してパケット形式を解析し、その解析用データに基づいてパケットを他のパケット形式のパケットに変換処理して外部に出力することを特徴とする請求項６または７記載のパケット処理方法。
【請求項９】
メモリ（３ｂ）からパケットを読み出してパケット形式及びプロトコルを解析することを特徴とする請求項６または７記載のパケット処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パケット処理装置及び方法に関する。
【０００２】
【従来の技術】
例えばＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）パケットをＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ　Ｔｒａｎｓｆｅｒ　Ｍｏｄｅ）パケットに相互変換するフレーム変換装置では、外部から順次入力されるＬＡＮパケットをバッファ（メモリ）に一旦記憶させてＬＡＮパケットのパケット形式やプロトコルの解析を行う。そして、この解析結果に応じてバッファ内のＬＡＮパケットを次段のパケット変換部に送出してＡＴＭパケット化したり、あるいは別途処理を施すためにバッファ内のＬＡＮパケットを別のメモリに記憶し直すことを行っている。このような受信パケットのバッファリングや解析については、例えば以下の公知文献に開示されている。
【０００３】
【特許文献１】
特開２０００−１９６６７２号公報
【特許文献２】
特開２００１−１２７８３２号公報
【０００４】
【発明が解決しようとする課題】
ところで、上記従来のフレーム変換装置では、受信パケットのバッファリング用のメモリと受信パケットの解析用データを記憶するメモリとが各々個別に設けられている。このことは、フレーム変換装置のハードウエア規模の縮小及びコストダウンを阻む要素である。
【０００５】
本発明は、上述する問題点に鑑みてなされたもので、受信パケットのバッファリング及び受信パケットの解析用データの記憶に関するハードウエア規模の縮小及びコストダウンを実現することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明では、パケット処理装置に係わる第１の手段として、外部から受信したパケットを一時記憶すると共に該記憶したパケットを解析するパケット処理装置であって、外部から受信したパケットを記憶するパケット領域（Ｐ１，Ｐ２）とパケットの解析用データを記憶する解析領域（ＰＡ）とを有するメモリ（３ｂ）と、パケットあるいはパケットの解析用データをパケット領域（Ｐ１，Ｐ２）あるいは解析領域（ＰＡ）に時分割的に書き込むと共に、パケット領域（Ｐ１，Ｐ２）あるいは解析領域（ＰＡ）からパケットあるいはパケットの解析用データを時分割的に読み出すメモリ制御部（３ｄ）とを備えるという構成を採用する。
【０００７】
また、パケット処理装置に係わる第２の手段として、上記第１の手段において、メモリ（３ｂ）は、書き込みと読み出しとを各々専用のポートで行うデュアルポートメモリであるという構成を採用する。
【０００８】
パケット処理装置に係わる第３の手段として、上記第１または第２の手段において、メモリ（３ｂ）からパケットを読み出してパケット形式を解析し、その解析用データに基づいてパケットを他のパケット形式のパケットに変換処理して外部に出力するフレーム変換装置であるという構成を採用する。
【０００９】
パケット処理装置に係わる第４の手段として、上記第３の手段において、パケット形式の解析によって検出された特定パケットを記憶する第２メモリ（３ｃ）をさらに備え、メモリ制御部（３ｄ）は、特定パケットをメモリ（３ｂ）から読み出して第２メモリ（３ｃ）に記憶させるという構成を採用する。
【００１０】
パケット処理装置に係わる第５の手段として、上記第１または第２の手段において、メモリ（３ｂ）からパケットを読み出してパケット形式及びプロトコルを解析するプロトコル解析装置であるという構成を採用する。
【００１１】
一方、本発明では、パケット処理方法に係わる第１の手段として、外部から受信したパケットを一時記憶すると共に該記憶したパケットを解析するパケット処理方法であって、単一のメモリ（３ｂ）内に外部から受信したパケットを記憶するパケット領域（Ｐ１，Ｐ２）とパケットの解析用データを記憶する解析領域（ＰＡ）とを設け、パケットあるいはパケットの解析用データをパケット領域（Ｐ１，Ｐ２）あるいは解析領域（ＰＡ）に時分割的に書き込むと共に、パケット領域（Ｐ１，Ｐ２）あるいは解析領域（ＰＡ）からパケットあるいはパケットの解析用データを時分割的に読み出すという構成を採用する。
【００１２】
また、パケット処理方法に係わる第２の手段として、メモリ（３ｂ）は、書き込みと読み出しとを各々専用のポートで行うデュアルポートメモリであるという構成を採用する。
【００１３】
パケット処理方法に係わる第３の手段として、上記第１または第２の手段において、メモリ（３ｂ）からパケットを読み出してパケット形式を解析し、その解析用データに基づいてパケットを他のパケット形式のパケットに変換処理して外部に出力するという構成を採用する。
【００１４】
パケット処理方法に係わる第４の手段として、上記第１または第２の手段において、メモリ（３ｂ）からパケットを読み出してパケット形式及びプロトコルを解析するという構成を採用する。
【００１５】
【発明の実施の形態】
以下、図面を参照して、本発明に係わるパケット処理装置及び方法の一実施形態について説明する。なお、本実施形態は、本発明をフレーム変換装置に適用した場合に関するものである。
【００１６】
図１は、本実施形態に係わるフレーム変換装置の全体機能構成を示すブロック図である。この図において、符号１Ａ，１Ｂはイーサネット物理層終端器、２はＭＡＣスイッチ、３はパケット解析部、４はパケット変換部、５はＡＴＭ物理層終端器である。
【００１７】
イーサネット物理層終端器１Ａ，１Ｂは、各々に個別のＬＡＮ（イーサネット：登録商標）に接続されており、各ＬＡＮから受信したＬＡＮパケットを物理層レベルで終端してＭＡＣスイッチ２に出力すると共に、ＭＡＣスイッチ２から入力されたＬＡＮパケットを同じく物理層レベルで終端して各ＬＡＮに出力する。ＭＡＣスイッチ２は、各イーサネット物理層終端器１Ａ，１Ｂから入力されたＬＡＮパケットのＭＡＣアドレスに基づいてＬＡＮパケットをスイッチしてパケット解析部３に出力する。
【００１８】
パケット解析部３は、ＭＡＣスイッチ２から入力されたＬＡＮパケットをバッファリングすると共に、そのパケット形式及びプロトコルを解析し、この解析結果に応じてＬＡＮパケットをパケット変換部４に出力する。パケット変換部４は、パケット解析部３から入力されたＬＡＮパケットをＡＴＭパケットに変換してＡＴＭ物理層終端器５に出力する。ＡＴＭ物理層終端器５は、パケット変換部４から入力されたＡＴＭパケットを物理層レベルで終端してＡＴＭ網に出力する。
【００１９】
続いて、図２は上記パケット解析部３の要部機能構成を示すブロック図である。なお、この図では、便宜上、上り回線（ＬＡＮからＡＴＭ網に向かう回線）の機能構成のみを示している。この図に示すように、パケット解析部３は、セレクタ３ａ、第１メモリ３ｂ、第２メモリ３ｃ及び制御部３ｄを備えている。セレクタ３ａは、制御部３ｄから入力される選択信号に基づいて以下の第１及び第２パケット領域Ｐ１，Ｐ２あるいはプロトコル解析領域ＰＡのアドレスを切り替えるものである。
【００２０】
第１メモリ３ｂは、図３に示すように第１及び第２パケット領域Ｐ１，Ｐ２及びプロトコル解析領域ＰＡを有する。第１及び第２パケット領域Ｐ１，Ｐ２は、ＭＡＣスイッチ２から入力された各ＬＡＮパケットを一時記憶するバッファとして機能する記憶領域であり、一方、プロトコル解析領域ＰＡは、制御部３ｄから入力されるＬＡＮパケットの解析用データを記憶する記憶領域である。この解析用データは、例えばＬＡＮパケットと比較するためのＭＡＣアドレスやＩＰアドレス等である。なお、ＬＡＮパケットを記憶する領域は、第１パケット領域Ｐ１（バンク０）と第２パケット領域Ｐ２（バンク１）とに分割されているが、これら２つのバンクはＬＡＮパケットの書き込みと読み出しを交互に行うように２つ設けられている。
【００２１】
また、この第１メモリ３ｂは、ＬＡＮパケット及び解析用データを書き込むための専用ポートとこれらを読み出すための専用ポートとを具備するデュアルポートメモリであり、ＬＡＮパケット及び解析用データの書き込みと読み出しとを独立して行うことができるものである。
【００２２】
第２メモリ３ｃは、ＬＡＮパケットの解析によって検出された特定のＬＡＮパケット（特定パケット）を記憶するものであり、上記第１メモリ３ｂと同様にデュアルポートメモリである。この第２メモリ３ｃに記憶される特定パケットは、下り回線に折り返す必要がある特殊なパケット等である。制御部３ｄは、上記第１メモリ３ｂ及び第２メモリ３ｃを制御するメモリ制御機能の他に、第１メモリ３ｂにバッファリングされたＬＡＮパケットを順次読み出してプロトコル解析する解析機能とセレクタ３ａを制御する機能とを備えている。
【００２３】
次に、このように構成された本フレーム変換装置の動作について、図４をも参照して詳しく説明する。
【００２４】
本フレーム変換装置では、各ＬＡＮから順次入力された各ＬＡＮパケット（イーサネットパケット）は、イーサネット物理層終端器１Ａ，１Ｂで物理層終端された後にＭＡＣスイッチ２でスイッチング処理されてパケット解析部３に順次入力される。
【００２５】
パケット解析部３の制御部３ｄは、ＭＡＣスイッチ２から入力される各ＬＡＮパケットをセレクタ３ａで選択されたアドレスに基づいて第１メモリ２ｂの第１及び第２パケット領域Ｐ１，Ｐ２に交互に順次記憶（つまりバッファリング）させると共に、先に記憶されたＬＡＮパケットから順次読み出してプロトコル解析領域ＰＡの解析用データと比較照合することによってパケット形式やプロトコルを解析し、解析の終了したＬＡＮパケットを次段のパケット変換部４及び第２メモリ３ｃに出力させる。
【００２６】
図４は、このような第１メモリ２ｂの書き込み及び読み出しのタイミングを示すタイミングチャートである。この図に示すように、ＬＡＮパケット及び解析用データの第１メモリ２ｂへの書き込みは時分割的に交互に行われ、第１メモリ２ｂからのＬＡＮパケット及び解析用データの読み出しは、同様に時分割的に交互かつ同タイミングで行われる。
【００２７】
このように本フレーム変換装置では、単一の第１メモリ２ｂにＬＡＮパケットを記憶する第１及び第２パケット領域Ｐ１，Ｐ２と解析用データを記憶するプロトコル解析領域ＰＡとを設け、ＬＡＮパケットと解析用データとの書き込み／読み出しを時分割的に交互に行うことによって、ＬＡＮパケット専用のメモリと解析用データ専用のメモリとを設ける必要を排除することを可能にしている。
【００２８】
しかも、第１メモリ２ｂはデュアルポートメモリであるため、このようにＬＡＮパケット及び解析用データの書き込み／読み出しを同タイミングで独立して行うことができるので、第１メモリ２ｂの動作効率の低下を抑えている。
【００２９】
上述したように、第１メモリ２ｂから読み出されたＬＡＮパケットは次段のパケット変換部４及び第２メモリ３ｃに順次出力させるが、制御部３ｄは、これらＬＡＮパケットのうち、特定パケットのみを第２メモリ３ｃに記憶させると共に、例えば特定パケットを下り回線に折り返す処理を別途施すために、第２メモリ３ｃから特定パケットを読み出す。この一方、パケット変換部４は、上記特定パケット以外の通常パケットに基づいて当該通常パケットをＡＴＭパケットに変換してＡＴＭ物理層終端器５に出力する。このＡＴＭパケットは、ＡＴＭ物理層終端器５によって物理層レベルで終端された後にＡＴＭ網に出力される。
【００３０】
なお、本発明は、上記実施形態に限定されるものではなく、例えば以下のような変形が考えられる。
（１）上記実施形態は、本発明をフレーム変換装置に適用したものであるが、本発明はこれに限定されるものではない。受信パケットをバッファリングしてプロトコル解析を行う機能を有するパケット処理装置には、フレーム変換装置の他に、例えば計測器の１つとして受信パケットのプロトコル解析を行うプロトコル解析装置がある。
【００３１】
（２）また、上記実施形態におけるフレーム変換装置は、ＬＡＮパケットをＡＴＭパケットに相互変換するものであるが、本発明は、この他のパケット形式への相互変換を行うフレーム変換装置にも勿論適用可能である。
（３）上記実施形態では、第１メモリ２ｂ及び第２メモリ３ｃにデュアルポートメモリを採用したが、このデュアルポートメモリの採用は、本発明の必須の構成要件ではなく、必要に応じてシングルポートメモリとデュアルポートメモリとを適宜選択しても良い。
（４）さらに、第１メモリ２ｂには、第１及び第２パケット領域Ｐ１，Ｐ２、つまりＬＡＮパケットを記憶するための２つの記憶領域を設けたが、本発明は、これに限定されるものでない。他のバンク構成を採用しても良い。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、外部から受信したパケットを一時記憶すると共に該記憶したパケットを解析するパケット処理装置であって、外部から受信したパケットを記憶するパケット領域とパケットの解析用データを記憶する解析領域とを有するメモリと、パケットあるいはパケットの解析用データをパケット領域あるいは解析領域に時分割的に書き込むと共に、パケット領域あるいは解析領域からパケットあるいはパケットの解析用データを時分割的に読み出すメモリ制御部とを備える、すなわち、単一のメモリにメモリにパケットを記憶するパケット領域とパケットの解析用データを記憶する解析領域とを設け、パケットとパケットの解析用データとの書き込み／読み出しを時分割的に行うので、パケット専用のメモリと解析用データ専用のメモリとを個別に設ける必要がない。したがって、受信パケットのバッファリング及び受信パケットの解析用データの記憶に関するハードウエア規模の縮小及びコストダウンを実現することが可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態の全体的な機能構成を示すブロック図である。
【図２】本発明の一実施形態の要部機能構成を示すブロック図である。
【図３】本発明の一実施形態における第１メモリの領域設定を示す模式図である。
【図４】本発明の一実施形態における第１メモリの書き込み及び読み出しタイミングを示すタイミングチャートである。
【符号の説明】
１Ａ，１Ｂ……イーサネット物理層終端器
２……ＭＡＣスイッチ
３……パケット解析部
３ａ……セレクタ
３ｂ……第１メモリ
３ｃ……制御部
３ｄ……第２メモリ
４……パケット変換部
５……ＡＴＭ物理層終端器
【図１】
2004128748.tif 000003
【図２】
2004128748.tif 000004
【図３】
2004128748.tif 000005
【図４】
2004128748.tif 000006