(57)【要約】　　　（修正有）【課題】被試験回路の負荷を増やさないで、アナログ信号及びデジタル信号の両方を高精度で取り込むことができる測定機器及び測定方法を提供する。【解決手段】１７チャネルのプローブが被試験装置から検出した入力信号を各チャネルの受信回路用ＩＣ１００が受ける。各チャネルで、入力信号は、終端回路１０８で終端されると共に、デジタル経路（比較器１０４、シュミット・トリガ１１０、遅延選択回路１１２及びデジタル出力ドライバ１１４）及びアナログ経路（アナログ・バッファ１０６、スイッチ１１６、バス１２０、アナログ出力バッファ１３０）に同時に供給される。【選択図】　　　　図１
2004028983.tif 000002
【特許請求の範囲】
【請求項１】
被試験装置からの入力試験信号を受ける入力導体と、
該入力導体からの上記入力試験信号を調整する受信回路と、
該受信回路内にて、調整する上記入力試験信号をデジタル経路及びアナログ経路に並行に供給する共通ノードとを具え、
上記デジタル経路が上記共通ノードからの上記入力試験信号を処理して、上記入力試験信号のデジタル表現を生成し、
上記アナログ経路が上記共通ノードからの上記入力試験信号を処理して、上記入力試験信号のアナログ表現を生成する
ことを特徴とする測定機器。
【請求項２】
上記入力導体はプローブであることを特徴とする請求項１の測定機器。
【請求項３】
上記被試験装置の負荷を減らし、上記入力導体が受信可能な試験信号の帯域幅を広げるバッファ増幅器を上記入力導体に設けたことを特徴とする請求項１の測定機器。
【請求項４】
上記入力導体は、反射を減らし伝送帯域幅を維持するために、電気的に調整可能な抵抗器により終端された伝送ラインを具えることを特徴とする請求項１の測定機器。
【請求項５】
上記受信回路は、複数の抵抗器を有し、該複数の抵抗器の少なくとも１個は、直列接続された電界効果トランジスタ（ＦＥＴ）スイッチを有し、上記複数の抵抗器及び上記ＦＥＴが終端回路を形成することを特徴とする請求項１の測定機器。
ドを具えたことを特徴とする請求項１の測定機器。
【請求項６】
上記デジタル経路は、上記入力試験信号のロジック状態を求めて、上記入力試験信号のデジタル表現を発生する比較器を具えることを特徴とする請求項１の測定機器。
【請求項７】
上記アナログ経路は、複数のアナログ入力信号の１つを選択的に出力端に結合するマルチプレクサを具えることを特徴とする請求項１の測定機器。
【請求項８】
共通入力経路を介して、被試験装置から入力試験信号を受け、
上記入力試験信号を共通ノードを介してデジタル経路及びアナログ経路に供給し、
上記入力試験信号を上記デジタル経路にて処理して、上記入力試験信号のデジタル表現を生成し、
上記入力試験信号を上記アナログ経路にて処理して、上記入力試験信号のアナログ表現を生成する
測定方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、測定機器（試験及び測定機器）での信号取込みに関し、特に、アナログ信号及びデジタル信号の両方を取り込むロジック・アナライザの如き測定機器及び測定方法に関する。
【０００２】
【従来の技術】
従来、ロジック・アナライザの如き測定機器は、２種類のプローブ・ヘッドの内の一方を有するプローブを用いている。プローブ・ヘッドの種類の一方は、簡単な減衰器を具えており、被試験回路からの信号の振幅を下げて試験機器に供給している。この振幅を下げた信号は、ロジック・アナライザ内の比較器にてデジタル形式に変換される。他の種類のプローブは、被試験回路の負荷を減らすために、比較的高い入力インピーダンスの比較器を具えており、被試験信号の瞬時の二進状態を判断して、試験信号のデジタル表現をケーブルにより測定機器に伝送する。
【０００３】
しかし、残念なことに、上述の２種類のプローブの何れでも、ユーザが被試験信号のアナログ表現を観察することができない。この問題を解決した従来のロジック・アナライザは、オシロスコープ・プラグイン・モジュールを具えて、ユーザがオシロスコープのプローブをロジック・アナライザのプローブと同じ測定点に接続できるようにしている。これにより、同じ測定点のアナログ信号の望ましい表示を行っているが、被試験回路の負荷が大きくなってしまう。
【０００４】
【非特許文献１】
米国オレゴン州テクトロニクス社が発行した２００１年版総合カタログ「Ｔｅｓｔ，　Ｍｅａｓｕｒｅｍｅｎｔ　ａｎｄ　Ｍｏｎｉｔｏｒｉｎｇ　Ｐｒｏｄｕｃｔｓ　Ｃａｔａｌｏｇ　２００１」の第１５３ページ〜第１５６ページ
【０００５】
【発明が解決しようとする課題】
よって、被試験回路の負荷を増やすことなく、アナログ信号及びデジタル信号の両方を取り込むことができる解決法が求められている。
【０００６】
したがって、本発明は、被試験回路の負荷を増やさないで、アナログ信号及びデジタル信号の両方を取り込むことができる測定機器及び測定方法を提供するものである。
【０００７】
【課題を解決するための手段】
本発明の測定機器は、被試験装置からの入力試験信号を受ける入力導体（プローブ、伝送ライン）と；この入力導体からの入力試験信号を調整する受信回路（１００）と；この受信回路内にて、調整する入力試験信号をデジタル経路（１０４、１１０、１１２、１１４）及びアナログ経路（１０６、１１６、１２０、１３０）に並行に供給する共通ノード（１０、１０４及び１０６の共通接続点）とを具え；デジタル経路が共通ノードからの入力試験信号を処理して、入力試験信号のデジタル表現を生成し；アナログ経路が共通ノードからの入力試験信号を処理して、入力試験信号のアナログ表現を生成することを特徴としている。
また、本発明の測定方法は、共通入力経路を介して、被試験装置から入力試験信号を受け；入力試験信号を共通ノードを介してデジタル経路及びアナログ経路に供給し；入力試験信号をデジタル経路にて処理して、入力試験信号のデジタル表現を生成し；入力試験信号をアナログ経路にて処理して、入力試験信号のアナログ表現を生成することを特徴としている。
【０００８】
本発明の測定機器による第１実施例では、被試験装置から測定機器に信号を伝送するための信号経路を提供するプローブを具えている。測定機器内の受信回路は、この経路をアナログ経路及びデジタル経路に分割する。デジタル経路は、比較器を含んでおり、信号のロジック状態を求めると共に、被試験信号のデジタル表現を発生する。アナログ経路は、マルチプレクサを含んでおり、オシロスコープでの観察用に複数のアナログ信号の１つを選択的に出力端に供給する。デジタル信号は、状態情報及びタイミング情報の両方を同時に含んでいることが当業者には理解できよう。
【０００９】
本発明の第２実施例において、プローブ・ヘッドは、バッファ増幅器を含んでおり、被試験回路の負荷を軽減し、試験ケーブルから測定機器に伝送される信号の帯域幅を広げる。
【００１０】
さらに本発明の他の実施例においては、電気的にトリミング可能（調整可能）な抵抗器を用いて、試験ケーブルの伝送ラインをその特性インピーダンスで終端し、反射を減らすと共に、伝送帯域幅を維持する。
【００１１】
【発明の実施の形態】
図１は、本発明の測定機器の好適実施例における回路配置を示すブロック図である。ロジック・アナライザに用いることができるプローブ受信器用集積回路（ＩＣ）は、アクティブ・プローブ（入力導体）の１７チャネルからのアナログ信号を受信し、終端する機能を果たす。このＩＣは、例えば、１６個のデータ・チャネルと、１個のクロック・チャネルとを具えている。各チャネルは、デジタル経路１０４、１１０、１１２及び１１４と、アナログ経路１０６、１１６、１２０、１３０とを具えている。各チャネルの入力端において、可変（調整可能な）抵抗の７５オーム終端回路１０８を設ける。この終端回路１０８は、図４を参照して、詳細に後述する。この終端回路１０８の終端の値（抵抗値）は、ソフトウェアで制御されるレジスタ（ソフトウェア制御レジスタ）の５ビットにより設定できる。なお、ブロック１０４、１０６、１０８の共通接続点は、共通ノードである。参照符号１００で示す単一のチャネルを更に詳細に説明する。残りのチャネルは、第１チャネル１００と実質的に同じなので、参照符号１９０で包括的に示す。
【００１２】
プローブ（入力導体）内のプローブ・バッファ増幅器１０から伝送ラインを介して伝送されたプローブ信号（入力信号）と、しきい値レベル信号とは、各チャネルのデジタル経路に供給される。これら２つの信号の電圧レベルは、デジタル経路で比較されて、入力信号のロジック状態を決定しなければならない。これら信号を比較する前に、しきい値電圧は、しきい値バッファ１０２で調整されて、プローブ・チップ電圧と等化になる。ソフトウェア制御レジスタからのＧ（利得制御）信号及びＯＦＦ（オフセット制御）信号が、各プローブ・チャネルの差を考慮して、バッファ１０２により、しきい値電圧経路の利得及びオフセットを調整する。比較器１０４は、調整されたしきい値電圧とプローブ電圧とを比較して、デジタル表現（ロジック値）を発生する。プローブ電圧が調整済みしきい値電圧よりも高いと、比較器１０４の出力信号は、高（高のデジタル表現）になる。また、プローブ電圧が調整済みしきい値電圧よりも低いと、比較器１０４の出力信号は、低（低のデジタル表現）になる。比較器１０４の出力信号は、シュミット・トリガ回路１１０に供給され、遅延選択回路（伝搬遅延時間を選択できる遅延回路）１１２を介して、デジタル出力ドライバ１１４に供給される。シュミット・トリガ回路１１０は、デジタル経路にヒステリシス特性を付加して、信号電圧がしきい値電圧に近い場合、ノイズの影響を取り除くように動作を改善をする。デジタル経路の出力信号は、差動形式であり、各々の側が６２オームで逆終端（次段に対する終端）される。遅延選択回路１１２は、チャネル間のタイミングを一致させるために、デジタル経路の信号伝搬遅延時間を変化させる手段となる。
【００１３】
各チャネルのアナログ経路に供給される信号は、プローブ信号のみである。プローブ信号は、利得選択可能なアナログ・バッファ増幅器１０６に供給される。このアナログ・バッファ増幅器１０６の出力信号（アナログ表現）は、１対４のアナログ・スイッチ（１個の入力端を４個の出力端の１つに選択的に接続するマルチプレクサ）１１６を介して、４本のバスの１本を駆動する。図１に示す制御ブロック１４０内のソフトウェア制御レジスタにおける２ビットにより、バッファ増幅器１０６の利得が０（オフ）、１、２又は３に設定される。スイッチ１１６は、ソフトウェア制御レジスタの２ビットを用いて、４本のバスの内の１本を選択するように設定される。４本のバスの各々は、マルチプレクサの構成で選択できる。このマルチプレクサは、スイッチ１１６と、参照番号１２０で示す４本のアナログ・バスとで形成されており、アナログ出力ドライバ回路１３０の入力を駆動する。説明を簡略化するために、４個のアナログ出力ドライバの内の２個である１３２及び１３８のみを図示する。各アナログ出力ドライバの利得（Ｇ）及びオフセット（ＯＦＦ）は、他のソフトウェア制御レジスタにより調整して、チャネル間の変動を補償できる。よって、１７個のスイッチと４本のアナログ・バスの総ての組合せが、１７対１のマルチプレクサとして機能する。
【００１４】
１７チャネルの各々は、１対４のスイッチ１１６を具えている。１７個総てのスイッチの出力端１は、アナログ・バス１に並列に接続されている。同様に、１７個のスイッチの他の３個の出力端も各バスに夫々接続されている。１チャネルより多くのチャネルに対して、制御レジスタは、アナログ・バス１を同時に駆動する要求を実行可能である。しかし、この状況は望ましくない。その理由は、複数のチャネルからの信号が互いに加算されると、アナログ出力ドライバ回路１３０をオーバードライブするためである。かかる状況が生じることを防止するために、優先ロジック回路を制御ブロック１４０内に設ける。例えば、チャネル５のアナログ・バッファがアナログ・バス１を駆動するように割り当てられると、優先ロジック回路は、優先度の高い任意のチャネル（例えば、１〜４）がアナログ・バス１に割り当てられていないかを判断する。１個のチャネルの優先度が高いと、優先度ロジック回路は、例えば、チャネル５がアナログ・バス１を駆動することを許可しない。
【００１５】
アナログ出力ドライバ回路１３０の各々（１３２、１３８）の出力は、シングル・エンド形式で、５０オームに逆終端されている。どの様な部品を使用するかに応じて、特性インピーダンスが５０〜７５オームの内のどの伝送ラインを駆動するかを設計により決める。図２は、図１の回路におけるアナログ信号経路におけるマルチプレクサの動作を説明するブロック図である。なお、マルチプレクサ（ＭＵＸ）ブロック２０５〜２５５の各々は、受信器用ＩＣを具えている。特定のロジック・アナライザでは、３個までの受信器用ＩＣアナログ経路の直列接続できる。例えば、マルチプレクサ２４５に適用するマルチプレクサ２０５により単一の信号を選択し、この選択された信号を、マルチプレクサ２４５及び２５５を介して出力できる。動作において、第１ＩＣのアナログ・バッファを利得２に設定し、第２ＩＣにて７５オームの入力インピーダンスで終端するのが望ましい。好ましくは、第２アナログ・バッファの利得を１に設定し、第３ＩＣの７５オームの入力インピーダンスで終端する。好ましくは、第３ＩＣのアナログ・バッファの利得を１に設定し、オシロスコープ（図示せず）の５０オームインピーダンスで終端する。
【００１６】
図３及び図４を参照して、図１に示す調整可能な終端回路１０８を更に説明する。なお、図３は、図１の回路で利用できる調整可能な終端抵抗器の抵抗特性図であり、図４は、図１の回路における調整可能な終端抵抗器の詳細を示す図である。図４Ａに示す簡略化した回路図において、調整可能な終端回路１０８は、例えば、６個の抵抗器Ｒ４１０ａ、Ｒ４２０ａ、Ｒ４３０ａ、Ｒ４４０ａ、Ｒ４５０ａ、Ｒ４６０ａを具えている。これら抵抗器の内、４１０ａ、Ｒ４２０ａ、Ｒ４３０ａ、Ｒ４４０ａ、Ｒ４５０ａは、スイッチＳＷ４１０ａ、ＳＷ４２０ａ、ＳＷ４３０ａ、ＳＷ４４０ａ、ＳＷ４５０ａの動作により、固定抵抗器Ｒ４６０ａと選択的に並列接続される。これらスイッチが動作すると、抵抗器Ｒ４１０ａ、Ｒ４２０ａ、Ｒ４３０ａ、Ｒ４４０ａ、Ｒ４５０ａの異なる組合せにより、これらスイッチの閉じられた接点を介して信号入力端が接地基準点に接続する。
【００１７】
図４Ｂにおいて、５個の抵抗器Ｒ４１０ｂ、Ｒ４２０ｂ、Ｒ４３０ｂ、Ｒ４４０ｂ、Ｒ４５０ｂの各々は、ＦＥＴ（電界効果トランジスタ）スイッチと直列接続されている。これら５個の抵抗器の値は、２進の重み付けで異なっている。ＦＥＴスイッチとの異なる組合せをオン及びオフにして、終端回路用に３２通りの異なる抵抗値を得ることができる。終端抵抗値の範囲は非常に広いが、ＩＣの製造工程及び温度変化により、保証される抵抗値の範囲は狭い（略７５＋／−１オーム）。５個のＦＥＴスイッチＳＷ４１０ｂ、ＳＷ４２０ｂ、ＳＷ４３０ｂ、ＳＷ４４０ｂ、ＳＷ４５０ｂのオン／オフ動作をデジタル経路制御レジスタ内の他のアナログ制御レジスタが制御する。この動作において、かかる構成の等価抵抗は、図３のグラフに示すように変動する。制御レジスタの値の範囲は、０〜３１であり、最大の値が最高の終端抵抗器を与える。抵抗の範囲は、少なくとも７０オームから８０オームであるが、この値は、製造過程に非常に依存する。正確な終端抵抗値の中心値や、その可変範囲は、設計からは知るとができない。よって、システム校正の際の一部として、これら値を測定し、各ＩＣにソフトウェアの表として蓄積する。また、電気的にトリミング可能（調整可能）な抵抗器を用いて、試験ケーブルの伝送ラインをその特性インピーダンスで終端し、反射を減らすと共に、伝送帯域幅を維持することもできる。
【００１８】
上述の如く、本発明の測定機器及び測定方法では、測定機器内の共通ノードにて、デジタル信号及びアナログ信号の両方を検知して、デジタル経路及びアナログ経路で別々に処理している。これら共通ノード及び両方の信号経路が同じＩＣ内にあるので、信号の精度を維持できる。
【００１９】
【発明の効果】
上述の如く、本発明の測定機器及び測定方法によれば、被試験回路の負荷を増やさないで、且つ、高精度でアナログ信号及びデジタル信号の両方を取り込むことができる。
【図面の簡単な説明】
【図１】本発明の好適実施例による測定機器のブロック図である。
【図２】図１の回路におけるアナログ信号経路におけるマルチプレクサの動作を説明するブロック図である。
【図３】図１の回路で利用できる調整可能な終端抵抗器の抵抗特性図である。
【図４】図１の回路における調整可能な終端抵抗器の詳細を示す図である。
【符号の説明】
１０　プローブ・バッファ増幅器
１００　第１チャネル
１０２　しきい値バッファ
１０４　比較器（デジタル経路）
１０６　アナログ・バッファ（アナログ経路）
１０８　調整可能な終端回路
１１０　シュミット・トリガ回路（デジタル経路）
１１２　遅延選択回路（デジタル経路）
１１４　デジタル出力ドライバ（デジタル経路）
１１６　スイッチ（アナログ経路）
１２０　４本のアナログ・バス（アナログ経路）
１３０　アナログ出力ドライバ回路（アナログ経路）
１３２、１３４　アナログ出力ドライバ
１４０　制御ブロック
１９０　残りの１６チャネル
【図１】
2004028983.tif 000003
【図２】
2004028983.tif 000004
【図３】
2004028983.tif 000005
【図４】
2004028983.tif 000006