(57)【要約】【課題】オフ電流が抑制された、信頼性の高いＴＦＴを提供する。生産に必要な時間を短縮できる製造方法を提供する。【解決手段】絶縁性基板１上に、基板１がプラズマに曝されることない条件のＣＶＤ法により下地膜２１、絶縁膜２２を形成する（  （ｂ）図）。その際に下地膜２１の方が絶縁膜２２より厚く形成される。また絶縁膜２２の固定電荷密度は１×１０１２ｃｍ−２未満となるようにされる。その上にアモルファスシリコン膜３を堆積し（  （ｃ）図）、レーザ照射により結晶化シリコン膜３１とする（  （ｄ）図）。ゲート絶縁膜４を堆積し、絶縁膜４と結晶化シリコン膜３１とをアイランド状にパターニングする（  （ｅ）図）。その後、ゲート電極を形成しイオンドーピングを行ってＴＦＴを形成する。【選択図】        図１
2004327649.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に形成された下部下地膜と、前記下部下地膜上にこれに接して形成された絶縁膜と、前記絶縁膜上にこれに接して形成され、かつ結晶化されたシリコン膜とを備える半導体装置であって、
前記絶縁膜の固定電荷密度が、前記下部下地膜の固定電荷密度よりも小さく、かつ前記絶縁膜の固定電荷密度が１×１０１２ｃｍ−２未満であることを特徴とする半導体装置。
【請求項２】
前記絶縁膜の膜厚が、前記下部下地膜よりも薄いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
絶縁性基板上に形成された下部下地膜と、前記下部下地膜上にこれに接して形成された絶縁膜と、前記絶縁膜上にこれに接して形成され、かつ結晶化されたシリコン膜とを備える半導体装置であって、
前記絶縁性基板と該絶縁性基板上に形成される前記下部下地膜がプラズマに曝されることなくＣＶＤ法を用いて形成され、前記絶縁膜が、その固定電荷密度が前記下部下地膜の固定電荷密度よりも小さくなるようにＣＶＤ法を用いて形成されることを特徴とする半導体装置。
【請求項４】
前記絶縁膜の膜厚が前記下部下地膜よりも薄く、かつ、前記絶縁膜を形成する際の成膜速度が前記下部下地膜を形成する際の成膜速度よりも遅いことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記絶縁膜および前記下部下地膜を形成する際の成膜速度が、Ｓｉを含むガスの流量もしくは形成時のチャンバ内圧力を変化させることによって制御されることを特徴とする請求項４に記載の半導体装置。
【請求項６】
絶縁性基板上に形成された下部下地膜と、前記下部下地膜上にこれに接して形成された絶縁膜と、前記絶縁膜上にこれに接して形成され、かつ結晶化されたシリコン膜とを備える半導体装置であって、
前記絶縁性基板と該絶縁性基板上に形成される前記下部下地膜がプラズマに曝されることなくＣＶＤ法を用いて形成され、前記絶縁膜が、その固定電荷密度が前記下部下地膜の固定電荷密度よりも小さくなるように、シリコン膜の形成後これを酸化処理することによって形成されることを特徴とする半導体装置。
【請求項７】
絶縁性基板上に形成された下地膜と、前記下地膜上にこれに接して形成され、かつ結晶化されたシリコン膜とを備える半導体装置において、前記下地膜の固定電荷密度が１×１０１２ｃｍ−２未満であることを特徴とする半導体装置。
【請求項８】
絶縁性基板上に形成された下地膜と、前記下地膜上にこれに接して形成され、かつ結晶化されたシリコン膜とを備える半導体装置において、前記絶縁性基板がプラズマに曝されることなく、前記下地膜の固定電荷密度が１×１０１２ｃｍ−２未満となるようにＣＶＤ法を用いて形成されることを特徴とする半導体装置。
【請求項９】
絶縁性基板上に形成された下地膜と、前記下地膜上にこれに接して形成され、かつ結晶化されたシリコン膜とを備える半導体装置において、前記下地膜は、膜形成後、固定電荷密度が１×１０１２ｃｍ−２未満となるように後処理が施された膜であることを特徴とする半導体装置。
【請求項１０】
前記後処理が、熱処理もしくはラジカルを照射する処理であることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
絶縁性基板上に形成された下部下地膜と、前記下部下地膜上にこれに接して形成された絶縁膜と、前記絶縁膜上にこれに接して形成され、かつ結晶化されたシリコン膜と、前記シリコン膜上にこれに接して形成されたゲート絶縁膜と、前記ゲート絶縁膜上にこれに接して形成されたゲート電極と、を備える薄膜トランジスタであって、
前記絶縁膜の固定電荷密度が、前記下部下地膜の固定電荷密度よりも小さく、かつ前記絶縁膜の固定電荷密度が１×１０１２ｃｍ−２未満であることを特徴とする薄膜トランジスタ。
【請求項１２】
絶縁性基板上に形成された下部下地膜と、前記下部下地膜上にこれに接して形成された絶縁膜と、前記絶縁膜上にこれに接して形成され、かつ結晶化されたシリコン膜とを備える半導体装置の製造方法であって、
前記絶縁性基板と該絶縁性基板上に形成される前記下部下地膜をプラズマにさらすことなくＣＶＤ法を用いて形成し、前記絶縁膜を、その固定電荷密度が前記下部下地膜の固定電荷密度よりも小さくなるようにＣＶＤ法を用いて形成することを特徴とする半導体装置の製造方法。
【請求項１３】
前記絶縁膜の膜厚が前記下部下地膜よりも薄く、かつ前記絶縁膜を形成する際の成膜速度が前記下部下地膜を形成する際の成膜速度よりも遅いことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記絶縁膜および前記下部下地膜を形成する際の成膜速度を、Ｓｉを含むガスの流量もしくは形成時のチャンバ内圧力を変化させることによって制御することを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
絶縁性基板上に形成された下部下地膜と、前記下部下地膜上にこれに接して形成された絶縁膜と、前記絶縁膜上にこれに接して形成され、かつ結晶化されたシリコン膜とを備える半導体装置の製造方法であって、
前記絶縁膜を、その固定電荷密度が前記下部下地膜の固定電荷密度よりも小さくなるように、シリコン膜を形成し該シリコン膜を酸化処理することによって形成することを特徴とする半導体装置の製造方法。
【請求項１６】
絶縁性基板上に形成された下地膜と、前記下地膜上にこれに接して形成され、かつ結晶化されたシリコン膜とを備える半導体装置の製造方法において、
前記絶縁性基板をプラズマに曝すことなく、前記下地膜の固定電荷密度が１×１０１２ｃｍ−２未満となるようにＣＶＤ法を用いて形成することを特徴とする半導体装置の製造方法。
【請求項１７】
絶縁性基板上に形成された下地膜と、前記下地膜上にこれに接して形成され、かつ結晶化されたシリコン膜とを備える半導体装置の製造方法において、
前記下地膜を形成した後、下地膜の固定電荷密度が１×１０１２ｃｍ−２未満となるように後処理を施すことを特徴とする半導体装置の製造方法。
【請求項１８】
前記後処理が、熱処理もしくはラジカルを照射する処理であることを特徴とする請求項１７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、薄膜トランジスタおよび半導体装置の製造方法に関し、特に絶縁性基板上に形成される半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、液晶フラットパネルディスプレイの各画素の駆動用デバイスのみならず、メモリをはじめとした多機能な集積回路等の半導体デバイスをガラス基板等の透明絶縁性基板上に形成するための技術開発が行われている。これらのデバイスの半導体素子には、一般的にシリコン膜を活性領域とする薄膜トランジスタ（ＴＦＴ）が用いられている。そこで、多機能な集積回路を実現するためには、このＴＦＴの性能を高めることが不可欠である。そのためにＴＦＴの能動層には、特性の優れた結晶化シリコン膜が用いられている。この結晶化シリコン膜は、非晶質のシリコン膜を成膜しておき、エキシマレーザアニール装置等でエネルギービームを照射することによって結晶性を持たせる、という方法を用いて形成されることが一般的である。
【０００３】
しかしながら、直接、ガラス基板等の透明絶縁性基板上に結晶化シリコン膜を形成すると、以降のＴＦＴ製造プロセスを経ている間に、ガラス基板中に含まれるアルカリ金属、アルミニウム、ボロン等の不純物が結晶化シリコン膜を汚染し、しきい値等の特性が変動してしまうという問題があった。これに対して、ガラス基板上に酸化シリコン膜等の絶縁膜で構成される下地膜を形成し、この上に結晶化シリコン膜を形成する方法が採用されている（例えば、特許文献１参照）。これにより、ガラス基板中にふくまれる不純物による汚染を防止して高性能ＴＦＴが製造される。
また、下地膜の形成においては、ガラス基板の熱による変形を抑制するため、６００℃未満という低温のもとで絶縁膜を形成することができるプラズマＣＶＤ法、減圧熱ＣＶＤ法やスパッタリング法が用いられている。
【０００４】
しかしながら、上記下地膜を構成する絶縁膜の固定電荷密度が大きい場合、下地膜に存在する固定電荷によって、結晶化シリコン膜に位置するチャネル領域のキャリアが引き寄せられ、電位差が生じ、バックチャネルが形成され、このバックチャネルを通してオフ動作時にソース／ドレイン間を流れる電流（オフ電流）が増加する。この結果、信頼性が悪化してしまうことが、本発明者らの研究により判明した。なお、本明細書中に記載された「絶縁膜の固定電荷密度」は、シリコン上に形成した絶縁膜の界面固定電荷密度に換算した値である。
そこで、膜中に含有する水分（Ｈ２Ｏ）濃度が約１×１０２０個／ｃｍ３以下となる下地膜、およびに膜中に含有するＳｉＯＨ基濃度が約１×１０２１個／ｃｍ３となる下地膜であることを特徴とする半導体装置が提案されている（例えば、特許文献２参照）。特許文献２では、下地膜の上に形成されるシリコン膜の結晶化時に、下地膜中のＨ２ＯやＳｉＯＨ基から発生する酸素ドナーが結晶化シリコン膜に混入するため、しきい値電圧ＶＴＨがマイナス方向にシフトし、オフ動作領域でのリーク電流が増大することが述べられている。しかしながら、本発明者らの研究によって、Ｈ２ＯやＳｉＯＨ基の濃度が同じ下地膜を採用したＴＦＴの間であっても、オフ電流が増加し、さらにしきい値電圧がシフトする傾向が確認され、結晶化シリコン膜に混入する酸素ドナーのみでは説明できないという問題があった。その後、この傾向は、下地膜に存在する固定電荷によって形成されるバックチャネルを介したドレイン電流のリークによるものであることがわかった。
さらに、シリコン膜を上下に挟むゲート絶縁膜と下地膜とにおいて、下地膜中およびゲート絶縁膜中に含まれる固定電荷の極性及びその量によりしきい値電圧が制御されるＴＦＴも提案されている（例えば、特許文献３参照）。しかしながら、本発明者らの研究によって、下地膜の固定電荷密度が１×１０１２ｃｍ−２以上である場合、ゲート絶縁膜中の固定電荷密度と関係なく、オフ電流が大幅に増加する問題が発生してしまうことがわかった。さらに、低消費電力化のため、ゲート絶縁膜は薄膜化する必要がある一方、下地膜はガラス基板からの汚染を防止する必要があるために薄膜化することが実質的に困難であり、膜厚に大きな隔たりのある絶縁膜の固定電荷の量を制御することはＴＦＴ作製において、困難であるという問題点を有している。
【０００５】
さらに、基板上の第一の絶縁膜と、第一の絶縁膜と接する第二の絶縁膜と、前記第二の絶縁膜に接するチャネル形成領域と、ソース領域及びドレイン領域と、ゲート絶縁層と、ゲート配線とを有し、第二の絶縁膜の膜厚が第一の絶縁膜よりも薄いことを特徴とする半導体素子も提案されている（例えば、特許文献４参照）。この技術では、第一の絶縁膜を熱処理した後、第二の絶縁膜とそれに接する半導体膜を連続形成するために、第二の絶縁膜とそれに接する半導体膜との間に清浄な界面を形成することができる。しかしながら、第二の絶縁膜とこのように下地膜が積層された構造として、第二の絶縁膜と半導体膜との間に清浄な界面を形成することが可能であっても、チャネル形成領域と接する第二の絶縁膜の固定電荷密度が１×１０１２ｃｍ−２未満でない場合、バックチャネルが形成されるために、オフ電流の増加を抑制することができない。さらに、下地膜を２層にして形成すると、工程数が増え、より多くの生産時間が必要となってしまう問題が発生する。
【０００６】
また、酸化シリコン膜の形成に用いられるプラズマＣＶＤ法、減圧熱ＣＶＤ法やスパッタリング法において、低い固定電荷密度を有する絶縁膜を形成するためには、遅いデポジション速度を用いて形成する必要があり、長い生産時間が必要となってしまっている問題がある（例えば、非特許文献１参照）。
そこで、基板上にアルゴンと酸素とを含有した雰囲気中でのスパッタリングにより第一の酸化シリコン膜を成膜する工程と、さらに第一の酸化シリコン膜上に酸素１００％の雰囲気中でのスパッタリングにより第二の酸化シリコン膜を成膜する工程と、第二の酸化シリコン膜上に半導体薄膜を形成する工程を有する半導体装置の作製方法が提案されている（例えば、特許文献５参照）。この技術は、半導体薄膜と接する第二の酸化シリコン膜を、膜質の優れた酸化シリコン膜になるように形成できるだけではなく、さらに、第一の酸化シリコン膜を酸素とアルゴンの混合雰囲気中においてスパッタリングを行うことで、成膜レートをかせいでいるので、高い生産性も確保できることにおいて一応の効果を奏している。
【０００７】
しかしながら、スパッタリング法では、基板や膜の表面に高エネルギーを有したイオンが衝突し、基板や膜にダメージを与えてしまい、基板の変形や膜の特性劣化という問題点が生じる。また、スパッタリング法を用いた場合、形成される薄膜物質の原子よりもはるかに大量の放電用の希ガス分子が基板に衝突し、薄膜中に混入されてしまう。そのため、デポジションが終了したままの状態で、１×１０１２ｃｍ−２よりも小さい固定電荷密度を示すほどの良好な特性を有する絶縁膜を形成できないという点が危惧される（例えば、非特許文献２参照）。
６００℃未満という低温のもとで酸化シリコン膜を形成する方法には、プラズマＣＶＤ法、減圧熱ＣＶＤ法やスパッタリング法の他に、マイクロ波によって生成した酸素ラジカルによって、シリコン膜を酸化させて形成する方法がある（例えば、非特許文献３参照）。この方法では、低い固定電荷密度を有する酸化シリコン膜を形成することができるが、下地膜のように厚い酸化膜が必要な場合、非常に長い生産時間が必要になるという問題点がある。
【０００８】
【特許文献１】
特開平４−１１７２２号公報
【特許文献２】
特開平１０−１８９９８８号公報
【特許文献３】
特開平１０−２２３９０４号公報
【特許文献４】
特開２０００−１８３３６０号公報
【特許文献５】
特開平９−２６０６８２号公報
【非特許文献１】
ＡＭ−ＬＣＤ′０２  Ｄｉｇｅｓｔ  ｐｐ．１１５−１１８（２００２）
【非特許文献２】
Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．  Ｖｏｌ．８２  （１９９７）、ｐ．５６８０
【非特許文献３】
応用物理、第６９巻第１０号（２０００）、ｐ．１２００
【０００９】
【発明が解決しようとする課題】
上述したように、従来技術では、リーク電流（オフ電流）の低い薄膜トランジスタを生産性よく製造することが困難であるという問題点があった。本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、オフ電流を抑制し、良好な信頼性を示すＴＦＴの下地膜を提供することであり、さらに、下地膜を生産性に優れた構造とし、量産に適したＴＦＴの製造方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明による半導体装置は、能動層である結晶化シリコン膜と絶縁性基板の間に、積層構造をなす下地膜と絶縁膜を配置し、さらに前記結晶化シリコン膜と接する前記絶縁膜の固定電荷密度が、前記絶縁性基板上に形成される前記下地膜の固定電荷密度よりも小さく、かつ固定電荷密度が１×１０１２ｃｍ−２未満であることを特徴としている。
上述したように、能動層である結晶化シリコン膜と絶縁性基板の間に下地膜と絶縁膜を設けている構成を採用することにより、下地膜の固定電荷密度によらず、結晶化シリコン膜と接する絶縁膜の固定電荷密度によって、結晶化シリコン膜に形成されるバックチャネルを容易に制御することができる。絶縁膜の固定電荷密度は小さければ、バックチャネルの形成が抑制される。従って、下地膜の固定電荷密度よりも絶縁膜の固定電荷密度が小さくなるように設定し、絶縁膜の固定電荷密度を制御することによって、結晶化シリコン膜のバックチャネルが原因であるオフ電流が抑制され、高い信頼性を有するＴＦＴを作製することができる。とくに、絶縁膜の固定電荷密度が１×１０１２ｃｍ−２未満である場合、その効果は顕著である。また、ＣＶＤ法等の成膜方法では、固定電荷密度の大きい膜を形成する際、早い成膜速度を用いて作製することが可能であるため、早い成膜速度を用いて下地膜を形成することが可能となる。
【００１１】
さらに、本発明の半導体装置は、下地膜の膜厚よりも絶縁膜の膜厚が薄いことを特徴としている。
このように、絶縁性基板上に形成される下地膜の成膜速度を絶縁膜の成膜速度よりも早くし、さらに、下地膜の膜厚よりも絶縁膜の膜厚を薄くすることによって、下地膜と絶縁膜の形成に必要な時間が短縮される。また、この場合、能動層と接する絶縁膜の固定電荷密度は小さいため、前記のように、オフ電流が抑制されることから、優れた量産性と高い信頼性を有するＴＦＴを実現することができる。
【００１２】
また、これらのＴＦＴを形成する際、絶縁性基板と絶縁性基板上に形成される下地膜をプラズマにさらすことなく、ＣＶＤ法を用いて形成することを特徴としている。これにより、基板および下地膜がプラズマや高いエネルギーを有するイオンによるダメージを受けず、ガラス基板不純物の拡散を抑制する特性を劣化させずに、所望のＴＦＴを作製することができるという効果が得られる。
また、絶縁膜および下地膜を形成する際の成膜速度を、Ｓｉを含むガスの流量、もしくは形成時のチャンバ内圧力を変化させることによって制御することを特徴としている。さらに、結晶化シリコン膜と接する絶縁膜が、結晶化シリコン膜を形成後、酸化処理をすることによって形成されることを特徴としている。これらにより、成膜速度およびに固定電荷密度を容易に制御することが可能となる。
また、下地膜の上に絶縁膜を設けない場合、下地膜の固定電荷密度を１×１０１２ｃｍ−２未満とすることにより、高い信頼性を有するＴＦＴを実現することができる。
【００１３】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して詳細に説明する。
〔第１の実施の形態〕
図１、２は、本発明の第１の実施の形態を示す工程順の断面図である。
最初に、図１（ａ）に示すようにガラス等からなる絶縁性基板１上に下地膜２１を形成する。下地膜２１には、酸化シリコン膜、シリコン窒化膜等の絶縁膜、もしくはこれらの２層以上の膜から構成される積層膜を用いる。２層以上の膜を下地膜２１に用いる場合、下地膜２１の成膜速度は、下地膜２１の膜厚を、下地膜を成膜するのにかかった時間で割ったものとして、以降、扱っている。
下地膜２１の形成には、リモートプラズマＣＶＤ法や熱ＣＶＤ法といった、プラズマに曝されることによるダメージを受けることがないＣＶＤ法を用いる。これは、プラズマやイオンのダメージによる基板の荒れや反り等による変形を防ぐためである。次に、リモートプラズマＣＶＤ法を簡単に説明する。リモートプラズマＣＶＤ法は、図３に示される構成をなす平行平板リモートプラズマＣＶＤ装置を用いることによって行われる。図３に示されるように、真空チャンバ１１内には、高周波電源１３により高周波電力の供給を受ける高周波印加電極１２と、基板１０の載置される対向電極１４と、プラズマ隔離板１５とが配置されており、プラズマ隔離板１５を介して原料ガスであるＳｉＨ４等が堆積領域へ供給され、また他のガス供給口からは他の反応ガスであるＯ２やＮＯ２等がプラズマ発生領域へ供給される。真空チャンバ１１内のガスは排気口１６より真空ポンプ（図示なし）を介して排気される。この平行平板リモートプラズマＣＶＤ装置のプラズマ発生領域と堆積領域は、多数の孔が開いたプラズマ隔離板１５によって空間的に分離されている。このようにプラズマ発生領域と堆積領域がプラズマ隔離板１５によって分離されているために、基板がプラズマによるダメージを受けない。また、プラズマ隔離板を用いることによって、ラジカル等の中間生成種を広範囲に均一に拡散できるため、１×１０１２ｃｍ−２未満という低い固定電荷密度を有する絶縁膜（例えば、酸化シリコン膜）を大面積に形成することも容易である。
【００１４】
次に、下地膜２１上に絶縁膜２２を形成する（図１（ｂ））。結晶化シリコン膜３１と接するこの絶縁膜２２は、オフ電流を抑制するために、その固定電荷密度は１×１０１２ｃｍ−２未満となるように設定する必要があり、酸化シリコン膜、シリコン窒化膜等の絶縁膜が用いられる。また、絶縁膜２２の膜厚が薄い場合、下地膜２１の固定電荷によるバックチャネル形成の影響が避けられないため、１０ｎｍ以上であることが望ましい。
絶縁膜２２を形成する場合、リモートプラズマＣＶＤ法や熱ＣＶＤ法といった、プラズマに曝されることによるダメージを受けることがないＣＶＤ法を用いる。これは、下地膜２１がプラズマによるダメージを受けるのを防ぎ、ガラス基板１の不純物の拡散を抑制する特性を劣化させないためである。下地膜２１と絶縁膜２２との膜厚を足した膜厚は、ガラス基板１に含まれるアルカリ金属等の不純物が結晶化シリコン膜３１に拡散するのを防ぐために２００ｎｍ以上であることが望ましく、量産を考慮すると、５μｍ以下になるように設定することが望ましい。
ここで、１×１０１２ｃｍ−２未満と低い固定電荷密度を有する酸化シリコン膜をＣＶＤ法で形成するためには、成膜速度を遅くして形成する必要がある。成膜速度が速い場合、十分な気相反応が起こらない状態で中間生成物が基板に到達するため、組成式ＳｉＯｘ（ｘ＜２）で示される酸化シリコン膜となり、固定電荷密度が増加してしまうからである。
【００１５】
これに対して、下地膜２１は、１×１０１２ｃｍ−２未満という低い固定電荷密度を有する必要がないため成膜速度を早く設定して形成することができる。そこで、生産時間が短縮できるように第一の絶縁膜は第二の絶縁膜よりも厚くなるように設定する。より具体的には、絶縁膜２２の膜厚を１０〜１００ｎｍ程度とし、さらに下地膜２１と絶縁膜２２を足した膜厚を２００〜５０００ｎｍ程度になるように設定することが望ましい。このことによって、下地膜２１と絶縁膜２２とを合わせた積層膜の形成に必要な時間を大幅に短縮することができる。
また、下地膜２１と絶縁膜２２を同一装置内で形成すれば、形成に必要な時間をさらに短縮することができる。同一装置内で成膜速度を制御するには、ＳｉＨ４やＴＥＯＳで代表される、Ｓｉを含むガスの流量を制御することで容易である。また、形成時チャンバ内圧力を変化させることによって制御することによっても、容易に成膜速度を制御できる。
さらに、下地膜２１を形成後、絶縁膜２２を形成する際、成膜条件を連続的に変化させ、下地膜２１と絶縁膜２２とを連続して形成しても良い。
次に、図１（ｃ）  に示すようにアモルファスシリコン膜３を、減圧熱ＣＶＤ法等によって形成する。このアモルファスシリコン膜の膜厚は、レーザアニールによる結晶化を考慮すると、１０〜１００ｎｍ程度であることが望ましい。さらに、アモルファスシリコン膜３にレーザビームを照射して結晶化を行い、図１（ｄ）に示すように結晶化シリコン膜３１を形成する。この結晶化にはエキシマレーザアニール装置等が用いられる。
【００１６】
続いて、図１（ｅ）に示すように結晶化シリコン膜３１上にプラズマＣＶＤ法等でゲート絶縁膜４を形成後、ドライエッチング法を用いて、所望のアイランド形状にパターニングする。その後、スパッタリング法等を用いて、ゲート電極用金属膜を成膜後、所望の形状にパターニングしてゲート電極５を形成する（図２（ｆ））。
次に、ｎチャネルＴＦＴを形成する場合、リンイオンをドーピングし、活性化することによって、ソース・ドレイン領域６を形成する（図２（ｇ））。ｐチャネルＴＦＴを形成する場合は、ボロンイオンをドーピングし、活性化することによって、ソース・ドレイン領域６を形成する。この時、ドーピングした不純物イオンを低温で活性化させるために、エキシマレーザアニール装置によって、レーザアニール処理を施す。この不純物イオンの活性化において、５００〜６００℃程度でアニール処理を施す場合があるが、安価なガラス基板では反りが発生してしまうためレーザアニールが適している。その後、シリコン中のダングリングボンドを終端させるために水素プラズマ処理を施す。この水素プラズマ処理は、プラズマＣＶＤ装置に水素ガスを導入し、高周波電力を印加することによって行う。
【００１７】
次に、図２（ｈ）に示すように、層間絶縁膜７を成膜後、ドライエッチング等によってソース・ドレイン領域上にコンタクトホールを形成する。層間絶縁膜７としては、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜と窒化シリコン膜の積層膜等を用いる。図には示さないが、ソース、ドレイン領域上にコンタクトホールを形成する工程の直前、もしくは直後にゲート電極とのコンタクトがとられる。
最後に、金属膜を堆積しこれをパターニングしてソース・ドレイン電極８を形成することによって図２（ｉ）に示されるＴＦＴを得る。ソース・ドレイン電極形成用の金属膜に用いる材料は、ソース・ドレイン領域とのコンタクト抵抗を低減するため、シリサイド化しやすいＳｉを含有した金属を用いることが好ましい。
以上の工程を経て、ＴＦＴ作製工程が完了するが、さらに外部の雰囲気による影響を抑制するために、この上部に絶縁膜が形成されることもある。
【００１８】
ここで、形成条件の異なる絶縁膜２２を用いて、図１、２のプロセスを経たｎチャネルＴＦＴを作製し、ストレス試験におけるしきい値電圧シフトを評価した。作製したＴＦＴの下地膜２１をシリコン酸化膜の単層とし、ＴＦＴ−Ａにおいては、絶縁膜２２の固定電荷密度を下地膜２１の固定電荷密度よりも大きくなるように形成した。これに対して、ＴＦＴ−Ｂでは、絶縁膜２２の固定電荷密度を下地膜２１の固定電荷密度よりも小さくなるように形成した。
【００１９】
【表１】
2004327649.tif 000003
評価した素子のチャネル幅は２μｍ、チャネル長は２μｍである。また、印加したストレス条件のうち、ドレイン電圧を＋５Ｖ、ゲート電圧を＋２．５Ｖとした。図４は、上記のストレス条件を印加したときにおける、しきい値電圧シフト量と時間の関係を示している。ＴＦＴ−Ａと比べて、ＴＦＴ−Ｂでは、ストレス印加時間に対するしきい値のシフト量が減少していることがわかる。５０万秒後のシフト量はＴＦＴ−Ａで約０．１６Ｖ、ＴＦＴ−Ｂで約０．０５Ｖであった。
【００２０】
【表２】
2004327649.tif 000004
【００２１】
次に、下地膜２１をシリコン酸化膜の単層とし、下地膜２１と絶縁膜２２の膜厚を変えて形成したＴＦＴを評価した。ここでは下地膜２１と絶縁膜２２との合計した膜厚は３００ｎｍと固定している。下地膜２１、絶縁膜２２の膜厚、固定電荷密度および下地膜２１と絶縁膜２２の積層膜を形成するのにかかった、基板１枚あたりの時間を表２に記載した。下地膜２１と絶縁膜２２は同一装置の同一チャンバ内で形成し、下地膜２１と絶縁膜２２の成膜速度はＳｉＨ４流量を変えることによって制御した。
これらのＴＦＴに、ドレイン電圧が＋５Ｖ、ゲート電圧が＋２．５Ｖのストレス条件下でストレス試験を行った。これらのＴＦＴは、ほぼ同じしきい値を示した。また、ストレス試験におけるしきい値のシフト量が０．１Ｖ以下と高い信頼性を有するＴＦＴであることがわかった。さらに、表２から下地膜２１を２５０ｎｍ、絶縁膜２２を５０ｎｍに設定したＴＦＴは、下地膜２１と絶縁膜２２の積層膜の形成にかかる時間が少ないことがわかった。よって、下地膜２１と絶縁膜２２という積層構造を有するＴＦＴは、高い信頼性を有し、さらに量産性に優れることが示された。
【００２２】
〔第２の実施の形態〕
本発明の第２の実施の形態を、図５〜７を参照して詳細に説明する。
最初に、図５（ａ）に示すようにガラス等からなる絶縁性基板１上に下地膜２１を形成する。下地膜２１には、酸化シリコン膜、シリコン窒化膜等の絶縁膜、もしくはこれらの２層以上の膜から積層される積層膜を用いる。
下地膜２１の形成には、リモートプラズマＣＶＤ法や熱ＣＶＤ法といった、プラズマに曝されることによるダメージを受けることがないＣＶＤ法を用いることが望ましい。プラズマやイオンのダメージによる基板の荒れや反り等による変形を防ぐためである。
【００２３】
次に、下地膜２１上にアモルファスシリコン膜２３を形成する（図５（ｂ））。このアモルファスシリコン膜２３を形成する場合、リモートプラズマＣＶＤ法もしくは減圧熱ＣＶＤ法を用いることが望ましい。アモルファスシリコン膜２３の膜厚は、量産を考慮すると、１０〜３０ｎｍ程度であることが望ましい。
次に、アモルファスシリコン膜２３を酸化させ、酸化シリコン膜２４を形成する。この場合、１×１０１２ｃｍ−２未満という低い固定電荷密度を持つ酸化シリコン膜を形成するために、ＶＨＦ、ＵＨＦ等の高周波で励起した酸素ラジカルを照射させる方法が適している（図５（ｃ））。
下地膜２１と酸化シリコン膜２４とを足した膜厚は２００〜５０００ｎｍ程度になるように設定することが望ましい。これは、絶縁性基板１に含まれるアルカリ金属等の不純物が結晶化シリコン膜３１に拡散するのを防ぐために必要なことである。
【００２４】
次に、図５（ｄ）  に示すようにアモルファスシリコン膜３を、減圧ＣＶＤ法等によって形成する。このアモルファスシリコン膜３の膜厚は、レーザアニールによる結晶化を考慮すると、１０〜１００ｎｍ程度であることが望ましい。さらに、アモルファスシリコン膜３にレーザビームを照射して結晶化を行い、図６（ｅ）に示すように結晶化シリコン膜３１を形成する。この結晶化にはエキシマレーザアニール装置等が用いられる。
続いて、図６（ｆ）に示すように結晶化シリコン膜３１上にプラズマＣＶＤ法等でゲート絶縁膜４を形成した後、ドライエッチング法を用いて、所望のアイランド形状にパターニングする。その後、スパッタリング法等を用いて、金属膜を成膜後、所望の形状にパターニングしてゲート電極５を形成する（図６（ｇ））。
次に、ｎチャネルＴＦＴを形成する場合、リンイオンをドーピングし、活性化することによって、ソース・ドレイン領域６を形成する（図７（ｈ））。ｐチャネルＴＦＴを形成する場合は、ボロンイオンをドーピングし、活性化することによって、ソース・ドレイン領域６を形成する。この時、ドーピングした不純物イオンを低温で活性化させるために、エキシマレーザアニール装置によって、レーザアニール処理を施す。その後、シリコン中のダングリングボンドを終端させるために水素プラズマ処理を施す。この水素プラズマ処理は、プラズマＣＶＤ装置に水素ガスを導入し、高周波電力を印加することによって行う。
【００２５】
次に、図７（ｉ）に示すように、層間絶縁膜７を成膜した後、ドライエッチング等によってソース・ドレイン領域上にコンタクトホールを形成する。層間絶縁膜７としては、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜と窒化シリコン膜の積層膜等を用いる。図には示さないが、ソース、ドレイン領域にコンタクトホールを形成する工程の直前、もしくは直後にゲート電極とのコンタクトがとられる。
最後に、金属膜を堆積しこれをパターニングしてソース・ドレイン電極８を形成することによって図７（ｊ）に示されるＴＦＴを得る。ソース・ドレイン電極形成用の金属膜に用いる材料は、ソース、ドレイン領域とのコンタクト抵抗を低減するため、シリサイド化しやすいＳｉを含有した金属を用いることが好ましい。
以上の工程を経て、ＴＦＴの作製工程が完了するが、さらに外部の雰囲気による影響を抑制するために、この上部に絶縁膜が形成されることもある。
【００２６】
〔第３の実施の形態〕
本発明の第３の実施の形態を、図８、９を参照して詳細に説明する。図８（ａ）に示すように絶縁性基板上１に下地膜２を形成する。下地膜２は酸化シリコン膜等の絶縁膜が適当である。さらに、絶縁性基板１に含まれるアルカリ金属等の不純物が結晶化シリコン膜３１に拡散するのを防ぐために、下地膜の膜厚は２００ｎｍ以上であることが望ましく、量産を考慮すると、５μｍ以下になるように設定することが望ましい。また、下地膜２の固定電荷密度が１×１０１２ｃｍ−２未満になるように形成する。下地膜の形成にはリモートプラズマＣＶＤ法や熱ＣＶＤ法といった、プラズマに曝されることによるダメージを受けることがないＣＶＤ法を用いることが望ましい。これは、プラズマやイオンのダメージによる基板の荒れや反り等による変形を防ぐためである。
次に、図８（ｂ）に示すようにアモルファスシリコン膜３を減圧熱ＣＶＤ法等で形成する。このアモルファスシリコン膜３の膜厚は、結晶化を行うことを考慮して、１０〜１００ｎｍ程度であることが望ましい。さらに、アモルファスシリコン膜３にレーザビームを照射して結晶化を行い、図８（ｃ）に示すように、結晶化シリコン膜３１を形成する。この結晶化にはエキシマレーザアニール装置等が用いられる。
【００２７】
続いて、図８（ｄ）に示すように結晶化シリコン膜３１上にプラズマＣＶＤ法等でゲート絶縁膜４を形成した後、ドライエッチング法を用いて、所望のアイランド形状にパターニングする。その後、スパッタリング法等を用いて、金属膜を成膜した後、所望の形状にパターニングしてゲート電極５を形成する（図８（ｅ））。
次に、ｎチャネルＴＦＴを形成する場合、リンイオンをドーピングし、活性化することによって、ソース・ドレイン領域６を形成する（図９（ｆ））。ｐチャネルＴＦＴを形成する場合は、ボロンイオンをドーピングし、活性化することによって、ソース・ドレイン領域６を形成する。この時、ドーピングした不純物イオンを低温で活性化させるために、エキシマレーザアニール装置によって、レーザアニール処理を施す。その後、シリコン中のダングリングボンドを終端させるために水素プラズマ処理を施す。この水素プラズマ処理は、プラズマＣＶＤ装置に水素ガスを導入し、高周波電力を印加することによって行う。
【００２８】
次に、図９（ｇ）に示すように、層間絶縁膜７を成膜した後、ドライエッチング等によってソース・ドレイン領域上にコンタクトホールを形成する。層間絶縁膜７としては、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜と窒化シリコン膜の積層膜等を用いる。図には示さないが、ソース、ドレイン領域にコンタクトホールを形成する工程の直前、もしくは直後にゲート電極とのコンタクトがとられる。
最後に、金属膜の堆積とそのパターニングによってソース・ドレイン電極８を形成することによって図９（ｈ）に示されるＴＦＴを得る。ソース・ドレイン電極８に用いる材料は、ソース、ドレイン領域とのコンタクト抵抗を低減するため、シリサイド化しやすいＳｉを含有した金属を用いる。
以上の工程を経て、ＴＦＴの作製工程が完了するが、さらに外部の雰囲気による影響を抑制するために、この上部に絶縁膜が形成されることもある。
ここで、下地膜の形成方法および形成条件を変え、様々な固定電荷密度を有する下地膜を作製し、図８、９のプロセスを経たｎチャネルＴＦＴのストレス試験におけるしきい値電圧シフトを評価した。評価した素子のチャネル幅は２μｍ、チャネル長は２μｍである。また、印加したストレス条件のうち、ドレイン電圧を＋５Ｖ、ゲート電圧を＋２．５Ｖとした。
【００２９】
【表３】
2004327649.tif 000005
評価した結果、下地膜２の固定電荷密度が約３×１０１２ｃｍ−２であるＴＦＴ−Ｃのしきい値は、ストレスを印加した５０万秒後に０．２５Ｖもシフトをしたのに対して、下地膜２の固定電荷密度が約３×１０１１ｃｍ−２であるＴＦＴ−Ｄのしきい値は、そのシフト量が０．１Ｖ以下と小さいことが判明した。つまり、下地膜２の固定電荷密度が１×１０１２ｃｍ−２以下と小さいＴＦＴは高い信頼性を持つことがわかる。
【００３０】
〔第４の実施の形態〕
本発明の第４の実施の形態を、図１０、１１を参照して詳細に説明する。図１０（ａ）に示すように絶縁性基板１上に下地膜２を形成する。下地膜２は酸化シリコン膜が適当である。さらに、絶縁性基板１に含まれるアルカリ金属等の不純物が結晶化シリコン膜３１に拡散するのを防ぐために、下地膜の膜厚は２００ｎｍ以上であることが望ましく、量産を考慮すると、５μｍ以下になるように設定することが望ましい。製法や形成条件によっては、下地膜２の固定電荷密度が１×１０１２ｃｍ−２未満となるように形成することができない場合がある。この時は、固定電荷密度が１×１０１２ｃｍ−２未満となるように後処理を施すことによって、所望の特性を示す下地膜を実現する。酸化シリコン膜の後処理には、水蒸気雰囲気のもとで、高い圧力を印加しながら施す熱処理や酸素ガスに高周波を印加して励起した酸素ラジカルを照射する処理がある。
【００３１】
次に、図１０（ｂ）に示すようにアモルファスシリコン膜３を減圧熱ＣＶＤ法等で形成する。このアモルファスシリコン膜３の膜厚は、結晶化を行うことを考慮して、１０〜１００ｎｍ程度であることが望ましい。さらにアモルファスシリコン膜３にレーザビームを照射して結晶化を行い、図１０（ｃ）に示すように結晶化シリコン膜３１を形成する。この結晶化にはエキシマレーザアニール装置等が用いられる。
続いて、図１０（ｄ）に示すように結晶化シリコン膜３１上にプラズマＣＶＤ法等でゲート絶縁膜４を形成した後、ドライエッチング法を用いて、所望のアイランド形状にパターニングする。その後、スパッタリング法等を用いて、金属膜を成膜後、所望の形状にパターニングしてゲート電極５を形成する（図１０（ｅ））。
次に、ｎチャネルＴＦＴを形成する場合、リンイオンをドーピングし、活性化することによって、ソース・ドレイン領域６を形成する（図１１（ｆ））。ｐチャネルＴＦＴを形成する場合は、ボロンイオンをドーピングし、活性化することによって、ソース・ドレイン領域６を形成する。この時、ドーピングした不純物イオンを低温で活性化させるために、エキシマレーザアニール装置等によって、レーザアニール処理を施す。その後、シリコン中のダングリングボンドを終端させるために水素プラズマ処理を施す。この水素プラズマ処理は、プラズマＣＶＤ装置に水素ガスを導入し、高周波電力を印加することによって行う。
【００３２】
次に、図１１（ｇ）に示すように、層間絶縁膜７を成膜した後、ドライエッチング等によってソース・ドレイン領域上にコンタクトホールを形成する。層間絶縁膜７としては、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜と窒化シリコン膜の積層膜等を用いる。図には示さないが、ソース・ドレイン領域にコンタクトホールを形成する工程の直前、もしくは直後にゲート電極とのコンタクトがとられる。
最後に、金属膜の堆積とそのパターニングによってソース・ドレイン電極８をすることによって図１１（ｈ）に示されるＴＦＴを得る。ソース・ドレイン電極８に用いる材料は、ソース、ドレイン領域とのコンタクト抵抗を低減するため、シリサイド化しやすいＳｉを含有した金属を用いる。
以上の工程を経て、ＴＦＴの作製工程が完了するが、さらに外部の雰囲気による影響を抑制するために、この上部に絶縁膜を形成することもある。
【００３３】
【実施例】
以下、実施例を参照して本発明を具体的に説明する。
〔第一の実施例〕
図１、２に示す工程順により、本発明の第一の実施例におけるｎチャネルＴＦＴの製造方法を以下に説明する。
まず、図１（ａ）に示すように、絶縁性基板１であるガラス基板上に下地膜２１として、２５０ｎｍの酸化シリコン膜の単層を、図３の構成を持つリモートプラズマＣＶＤ装置を用いることによって成膜した。この下地膜２１を形成する際、プラズマ発生領域に７００ｓｃｃｍのＯ２ガスを導入し、６０ＭＨｚの励起周波数で高周波電力を印加し、プラズマを発生させた。一方、堆積領域には、４００ｓｃｃｍのＨｅガスと２００ｓｃｃｍのＳｉＨ４ガスを導入し、成膜をした。この時、下地膜２１の固定電荷密度は約３×１０１２ｃｍ−２であった。
【００３４】
次に、同じ装置によって、堆積領域に４００ｓｃｃｍのＨｅガスと４ｓｃｃｍ  のＳｉＨ４ガスを導入し、絶縁膜２２を５０ｎｍ形成した（図１（ｂ））。この時、絶縁膜２２の固定電荷密度は約３×１０１１ｃｍ−２であった。
次に、図１（ｃ）に示すように、減圧ＣＶＤ法を用いて６０ｎｍのアモルファスシリコン膜３を形成した。この時、Ｓｉ２Ｈ６、Ｈｅの混合ガスを原料として形成した。さらに、図１（ｄ）に示すように、ＸｅＣｌエキシマレーザアニール装置を用いて、結晶化を行った。
続いて、図３で示されるリモートプラズマＣＶＤ装置を用いて、４０ｎｍのゲート絶縁膜４を形成し、ドライエッチング法等によって、ゲート絶縁膜４と結晶化シリコン膜３１とを所望のアイランド形状にパターニングした（図１（ｅ））。
その後、スパッタリング法で膜厚２００ｎｍのＷＳｉ膜を堆積し、ドライエッチング法を用いて所望の形状にパターニングしてゲート電極５を形成した（図２（ｆ））。
【００３５】
次に、イオンドーピング装置を用いて、リンイオンをドーピングし、ソース・ドレイン領域６を形成した（図２（ｇ））。続いて、ＸｅＣｌレーザアニール装置を用いてアニール処理を行い、リンイオンを活性化させた。その後、プラズマＣＶＤ装置に水素ガスを導入後、１３．５６ＭＨｚの励起周波数で高周波電力を印加し、プラズマを発生させ、１時間の水素化処理を施した。
次に、図２（ｈ）に示すように、プラズマＣＶＤ法によって、層間絶縁膜７として酸化シリコン膜を４００ｎｍ厚に成膜した後、ドライエッチング等によってソース・ドレイン領域６上にコンタクトホールを形成した。
次に、スパッタリング法を用いてＡｌＳｉ膜を形成した。さらにドライエッチング法によって所望の形状にパターニングし、ソース・ドレイン電極８を形成した（図２（ｉ））。
このようにして作製された本実施例のＴＦＴにおいて、ドレイン電圧が＋５Ｖ、ゲート電圧が＋２．５Ｖのストレス条件下でストレス試験を行ったところ、ストレス印加５０万秒後におけるしきい値のシフト量が０．１Ｖ以下と高い信頼性を有することがわかった。
また、本実施例においては下地膜２１と絶縁膜２２の積層構造を用い、能動層である結晶化シリコン膜３１と接する絶縁膜２２の固定電荷密度を３×１０１１ｃｍ−２に設定し、絶縁性基板と接する下地膜２１を絶縁膜２２よりも厚く、早い成膜速度で形成することによって、生産に必要な時間が短縮された。
本発明に係るＴＦＴおよびに製造方法を用いることによって、バックチャネルを抑制することによって、オフ電流を低減し、その結果、高い信頼性を有するＴＦＴの作製が可能であるだけでなく、生産に必要な時間を短縮できることが可能である。
【００３６】
〔第二の実施例〕
次に、図５〜７に示す工程順により、本発明の第二の実施例におけるｎチャネルＴＦＴの製造方法を以下に説明する。
まず、図５（ａ）に示すように、絶縁性基板１であるガラス基板上に下地膜２１として、２８５ｎｍの酸化シリコン膜を、図３の構成を持つリモートプラズマＣＶＤ装置を用いることによって成膜した。この下地膜２１を形成する際、プラズマ発生領域に７００ｓｃｃｍのＯ２ガスを導入し、６０ＭＨｚの励起周波数で高周波電力を印加し、プラズマを発生させた。一方、堆積領域には、４００ｓｃｃｍのＨｅガスと２００ｓｃｃｍのＳｉＨ４ガスを導入し、成膜をした。この時、下地膜の固定電荷密度は約３×１０１２ｃｍ−２であった。
【００３７】
次に、図５（ｂ）に示すように、減圧ＣＶＤ法を用いて１５ｎｍのアモルファスシリコン膜２３を堆積した。この時、Ｓｉ２Ｈ６、Ｈｅの混合ガスを原料として形成した。さらにアモルファスシリコン膜２３に２．４５ＧＨｚのマイクロ波によって励起した酸素ラジカルを照射し、シリコン酸化膜２４を形成した（図５（ｃ））。
次に、図５（ｄ）に示すように、減圧ＣＶＤ法を用いて６０ｎｍのアモルファスシリコン膜３を形成した。この時、Ｓｉ２Ｈ６、Ｈｅの混合ガスを原料として形成した。さらに、図６（ｅ）に示すように、ＸｅＣｌエキシマレーザアニール装置を用いて、結晶化を行った。
続いて、図３で示されるリモートプラズマＣＶＤ装置を用いて、４０ｎｍのゲート絶縁膜４を形成し、ドライエッチング法等によって、ゲート絶縁膜４と結晶化シリコン膜３１とを所望のアイランド形状にパターニングした（図６（ｆ））。
その後、スパッタリング法で膜厚２００ｎｍのＷＳｉ膜を堆積し、ドライエッチング法を用いて所望の形状にパターニングしてゲート電極５を形成した（図６（ｇ））。
【００３８】
次に、イオンドーピング装置を用いて、リンイオンをドーピングし、ソース・ドレイン領域６を形成した（図７（ｈ））。続いて、ＸｅＣｌレーザアニール装置を用いてアニール処理を行い、リンイオンを活性化させた。その後、プラズマＣＶＤ装置に水素ガスを導入後、１３．５６ＭＨｚの励起周波数で高周波電力を印加し、プラズマを発生させ、１時間の水素化処理を施した。
次に、図７（ｉ）に示すように、プラズマＣＶＤ法によって酸化シリコン膜を４００ｎｍ厚に成膜して層間絶縁膜７を形成した後、ドライエッチング等によってソース、ドレイン領域６上にコンタクトホールを形成した。
次に、スパッタリング法を用いてＡｌＳｉ膜を形成した。さらにドライエッチング法によって所望の形状にパターニングし、ソース・ドレイン電極８を形成した（図７（ｊ））。
このようにして作製された本実施例のＴＦＴにおいては、ドレイン電圧が＋５Ｖ、ゲート電圧が＋２．５Ｖのストレス条件下でストレス試験を行ったところ、第一の実施例と同様に、ストレス印加５０万秒後におけるしきい値のシフト量が０．１Ｖ以下と高い信頼性を有することがわかった。
【００３９】
〔第三の実施例〕
次に、図８、９に示す工程順により、本発明の第三の実施例としてｎチャネルＴＦＴの製造方法を説明する。
まず、図８（ａ）に示すように、絶縁性基板１であるガラス基板上に下地膜２として、３００ｎｍの酸化シリコン膜を、図３の構成を持つリモートプラズマＣＶＤ装置を用いることによって成膜した。下地膜２を形成する際、プラズマ発生領域に７００ｓｃｃｍのＯ２ガスを導入し、６０ＭＨｚの励起周波数で高周波電力を印加し、プラズマを発生させた。一方、堆積領域には、４００ｓｃｃｍのＨｅガスと４ｓｃｃｍのＳｉＨ４ガスを導入し、成膜をした。この時、下地膜の固定電荷密度は約３×１０１１ｃｍ−２であった。
次に、図８（ｂ）に示すように、減圧ＣＶＤ法を用いて６０ｎｍのアモルファスシリコン膜３を形成した。この時、Ｓｉ２Ｈ６、Ｈｅの混合ガスを原料として形成した。さらに、図８（ｃ）に示すように、ＸｅＣｌエキシマレーザアニール装置を用いて、結晶化を行った。
続いて、図３で示されるリモートプラズマＣＶＤ装置を用いて、４０ｎｍのゲート絶縁膜４を作製し、ドライエッチング法等によって、ゲート絶縁膜４と結晶化シリコン膜３１とを所望のアイランド形状にパターニングした（図８（ｄ））。
その後、スパッタリング法で膜厚２００ｎｍのＷＳｉ膜を堆積し、ドライエッチング法を用いて所望の形状にパターニングしてゲート電極５を形成した（図８（ｅ））。
【００４０】
次に、イオンドーピング装置を用いて、リンイオンをドーピングし、ソース・ドレイン領域６を形成した（図９（ｆ））。続いて、ＸｅＣｌレーザアニール装置を用いてアニール処理を行い、リンイオンを活性化させた。その後、プラズマＣＶＤ装置に水素ガスを導入後、１３．５６ＭＨｚの励起周波数で高周波電力を印加し、プラズマを発生させ、１時間の水素化処理を施した。
次に、図９（ｇ）に示すように、プラズマＣＶＤ法によって酸化シリコン膜を４００ｎｍ厚に成膜して層間絶縁膜７を形成した後、ドライエッチング等によってソース・ドレイン領域上にコンタクトホールを形成した。
次に、スパッタリング法を用いてＡｌＳｉ膜を形成した。さらにドライエッチング法によって所望の形状にパターニングし、ソース・ドレイン電極８を形成した（図９（ｈ））。
本実施例により作成された本発明のＴＦＴにおいて、ドレイン電圧が＋５Ｖ、ゲート電圧が＋２．５Ｖのストレス条件下でストレス試験を行ったところ、第一、第二の実施例と同様に、ストレス印加５０万秒後におけるしきい値のシフト量が０．１Ｖ以下と高い信頼性を有することがわかった。
これは、本発明に係るＴＦＴおよびに製造方法を用いることによって、バックチャネルを介したオフ電流のリークが抑制され、その結果、高い信頼性を有するＴＦＴの作製が可能であることを示している。
【００４１】
〔第四の実施例〕
図１０、１１に示す工程順により、本発明の第四の実施例としてｎチャネルＴＦＴの製造方法を説明する。
まず、絶縁性基板であるガラス基板上１に下地膜２として、３００ｎｍの酸化シリコン膜を、図３の構成を持つリモートプラズマＣＶＤ装置を用いることによって成膜した。下地膜２を形成する際、プラズマ発生領域に７００ｓｃｃｍのＯ２ガスを導入し、６０ＭＨｚの励起周波数で高周波電力を印加し、プラズマを発生させた。一方、堆積領域には、４００ｓｃｃｍのＨｅガスと２００ｓｃｃｍのＳｉＨ４ガスを導入し、成膜をした。この時、下地膜２の固定電荷密度は約３×１０１２ｃｍ−２であった。
【００４２】
この後、水蒸気を導入し、約２ＭＰａの圧力に保たれた圧力容器内にガラス基板を設置し、４００℃の熱処理を１時間施した（図１０（ａ））。この高圧水蒸気アニール後の下地膜２の固定電荷密度は約１×１０１１ｃｍ−２であった。
次に、図１０（ｂ）に示すように、減圧ＣＶＤ法を用いて６０ｎｍのアモルファスシリコン膜３を形成した。この時、Ｓｉ２Ｈ６、Ｈｅの混合ガスを原料として形成した。さらに、図１０（ｃ）に示すように、ＸｅＣｌエキシマレーザアニール装置を用いて、結晶化を行った。
続いて、図３で示されるリモートプラズマＣＶＤ装置を用いて、４０ｎｍのゲート絶縁膜４を作製し、ドライエッチング法等によって、ゲート絶縁膜４と結晶化シリコン膜３１とを所望のアイランド形状にパターニングした（図１０（ｄ））。
その後、スパッタリング法で膜厚２００ｎｍのＷＳｉ膜を堆積し、ゲート電極用金属膜５を形成し、ドライエッチング法を用いて所望の形状にパターニングした（図１０（ｅ））。
【００４３】
次に、イオンドーピング装置を用いて、リンイオンをドーピングし、ソース・ドレイン領域６を形成した（図１１（ｆ））。続いて、ＸｅＣｌレーザアニール装置を用いてアニール処理を行い、リンイオンを活性化させた。その後、プラズマＣＶＤ装置に水素ガスを導入後、１３．５６ＭＨｚの励起周波数で高周波電力を印加し、プラズマを発生させ、１時間の水素化処理を施した。
次に、図１１（ｇ）に示すように、プラズマＣＶＤ法によって酸化シリコン膜を４００ｎｍ厚に成膜して層間絶縁膜７を形成した後、ドライエッチング等によってソース・ドレイン領域６上にコンタクトホールを形成した。
次に、スパッタリング法を用いてＡｌＳｉ膜を形成した。さらにドライエッチング法によって所望の形状にパターニングし、ソース・ドレイン電極８を形成した（図１１（ｈ））。
本実施例により作成された本発明のＴＦＴにおいて、ドレイン電圧が＋５Ｖ、ゲート電圧が＋２．５Ｖのストレス条件下でストレス試験を行ったところ、第一、第二、第三の実施例と同様に、ストレス印加５０万秒後におけるしきい値のシフト量が０．１Ｖ以下と高い信頼性を有することがわかった。
【００４４】
以上好ましい実施例について説明したが、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得る。例えば、第一、第三の実施例においては、絶縁膜２２や下地膜２を一定の成膜速度で形成していたが、絶縁膜２２や下地膜２の成膜工程において、全工程中あるいは工程途中から徐々に成膜速度を低下させるようにしてもよい。
【００４５】
【発明の効果】
以上説明したように、本発明により、絶縁性基板上に形成されるＴＦＴのオフ電流を抑制することができ、高い信頼性を有するＴＦＴが実現できる。さらに、下地膜を絶縁膜よりも厚く、早い成膜速度で形成することによって、生産に必要な時間を低減することができ、低オフ電流、高信頼性のＴＦＴを高スループットで製造することを可能ならしめることができる。
【図面の簡単な説明】
【図１】本発明に係るＴＦＴの製造方法の第１の実施形態の工程順断面図の一部（その１）。
【図２】本発明に係るＴＦＴの製造方法の第１の実施形態の工程順断面図の一部（その２）。
【図３】本発明において用いられるリモートプラズマＣＶＤ装置の概略図。
【図４】絶縁膜の固定電荷密度の異なるＴＦＴのＩｄ−Ｖｇ特性図。
【図５】本発明に係るＴＦＴの製造方法の第２の実施形態の工程順断面図の一部（その１）。
【図６】本発明に係るＴＦＴの製造方法の第２の実施形態の工程順断面図の一部（その２）。
【図７】本発明に係るＴＦＴの製造方法の第２の実施形態の工程順断面図の一部（その３）。
【図８】本発明に係るＴＦＴの製造方法の第３の実施形態の工程順断面図の一部（その１）。
【図９】本発明に係るＴＦＴの製造方法の第３の実施形態の工程順断面図の一部（その２）。
【図１０】本発明に係るＴＦＴの製造方法の第４の実施形態の工程順断面図の一部（その１）。
【図１１】本発明に係るＴＦＴの製造方法の第４の実施形態の工程順断面図の一部（その２）。
【符号の説明】
１  絶縁性基板
２  下地膜
２１  下地膜
２２  絶縁膜
２３  アモルファスシリコン膜
２４  シリコン酸化膜
３  アモルファスシリコン膜
３１  結晶化シリコン膜
４  ゲート絶縁膜
５  ゲート電極
６  ソース・ドレイン領域
７  層間絶縁膜
８  ソース・ドレイン電極
１０  基板
１１  真空チャンバ
１２  高周波印加電極
１３  高周波電源
１４  対向電極
１５  プラズマ隔離板
１６  排気口
【図１】
2004327649.tif 000006
【図２】
2004327649.tif 000007
【図３】
2004327649.tif 000008
【図４】
2004327649.tif 000009
【図５】
2004327649.tif 000010
【図６】
2004327649.tif 000011
【図７】
2004327649.tif 000012
【図８】
2004327649.tif 000013
【図９】
2004327649.tif 000014
【図１０】
2004327649.tif 000015
【図１１】
2004327649.tif 000016