(57)【要約】【課題】耐圧の低い部品を用いて電源電圧の異常を検出することができるプラズマディスプレイパネル駆動装置等を提供する。【解決手段】プラズマディスプレイパネル１０に向けて捜査パルスを出力するスキャンドライバ２５と、スキャンドライバ２５に電源電圧を与える電源Ｂ２と、電源Ｂ２の電源電圧の異常を検出する保護回路５０と、を備える。保護回路５０は、電源電圧を分圧する、互に直列に接続されたツェナーダイオードＤ１およびツェナーダイオードＤ２を含む分圧回路と、分圧回路に接続されるトランジスタＱ１と、を具備する。トランジスタＱ１のベース端子にはツェナーダイオードＤ１およびツェナーダイオードＤ２の両者によりドロップされた後の電圧が印加され、トランジスタＱ１のエミッタ−コレクタ間と、ツェナーダイオードＤ１が電源部Ｂ２の電源電圧に対し直列に接続され、トランジスタＱ１のコレクタ電圧に基づいて電源電圧の異常が検出される。【選択図】      図３
2004309606.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動装置において、
プラズマディスプレイパネルに向けて駆動パルスを出力するパルス出力手段と、
前記パルス出力手段に電源電圧を与える電源部と、
前記電源電圧の異常を検出する検出回路と、を備え、
前記検出回路は、前記電源電圧を分圧する、互に直列に接続された第１の定電圧素子および第２の定電圧素子を含む分圧回路と、
前記分圧回路に接続されるスイッチング手段と、を具備し、
前記スイッチング手段の入力端子には前記第１の定電圧素子および前記第２の定電圧素子の両者によりドロップされた後の電圧が印加され、
前記スイッチング手段の出力端子間および前記第１の定電圧素子が前記電源部の出力に直列に接続され、
前記スイッチング手段の出力端子間の電圧に基づいて前記電源電圧の異常が検出されることを特徴とするプラズマディスプレイパネル駆動装置。
【請求項２】
前記電源電圧が正常な値をとるとき、前記スイッチング手段はオフしており、前記第１の定電圧素子はオンしており、
前記電源電圧が正常範囲の上限を上回ったとき、前記スイッチング手段がオンし、
前記電源電圧が正常範囲の下限を下回ったとき、前記第１の定電圧素子が実質的にオフすることを特徴とする請求項１に記載のプラズマディスプレイパネル駆動装置。
【請求項３】
前記第１の定電圧素子および前記第２の定電圧素子はツェナーダイオードであることを特徴とする請求項１または２に記載のプラズマディスプレイパネル駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動装置に関する。
【０００２】
【従来の技術】
プラズマディスプレイを駆動するプラズマディスプレイパネル駆動装置では、プラズマディスプレイパネルに高電圧の駆動パルスを供給する必要があるため、高電圧電源が使用される。そして、プラズマディスプレイパネル駆動装置を確実に保護するために、高電圧電源の電源電圧の変動を監視し、電源電圧が異常な場合に駆動装置の動作を適切に制御する必要がある。
【０００３】
【発明が解決しようとする課題】
しかし、高電圧電源の電源電圧を監視し、異常を検出する回路には高電圧が印加されることになるため、高耐電圧の部品が必要とされコストを押し上げるなどの問題がある。
【０００４】
本発明は、上記の事情に鑑みてなされたものであり、耐圧の低い部品を用いて電源電圧の異常を検出することができるプラズマディスプレイパネル駆動装置等を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載のプラズマディスプレイパネル駆動装置は、プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動装置において、プラズマディスプレイパネルに向けて駆動パルスを出力するパルス出力手段と、前記パルス出力手段に電源電圧を与える電源部と、前記電源電圧の異常を検出する検出回路と、を備え、前記検出回路は、前記電源電圧を分圧する、互に直列に接続された第１の定電圧素子および第２の定電圧素子を含む分圧回路と、前記分圧回路に接続されるスイッチング手段と、を具備し、前記スイッチング手段の入力端子には前記第１の定電圧素子および前記第２の定電圧素子の両者によりドロップされた後の電圧が印加され、前記スイッチング手段の出力端子間および前記第１の定電圧素子が前記電源部の出力に直列に接続され、前記スイッチング手段の出力端子間の電圧に基づいて前記電源電圧の異常が検出されることを特徴とする。
【０００６】
【発明の実施の形態】
以下、図１〜図５を参照して、本発明によるプラズマディスプレイパネル駆動装置の一実施形態について説明する。
【０００７】
図１（ａ）は本実施形態のプラズマディスプレイパネル駆動装置１００の構成を示すブロック図、図１（ｂ）はプラズマディスプレイパネル駆動装置１００により駆動されるプラズマディスプレイパネルの構成を示す図、図２は制御部の回路を示す回路図である。
【０００８】
図１（ａ）に示すように、本実施形態のプラズマディスプレイパネル駆動装置１００は、駆動パルスの発生を制御するための制御部１００Ａと、制御部１００Ａからの制御信号に基づいてプラズマディスプレイパネル１０を駆動する駆動部１００Ｂとを備える。
【０００９】
図１（ｂ）に示すように、プラズマディスプレイパネル１０は、互いに平行に設けられた列電極Ｄ１〜Ｄｍと、列電極Ｄ１〜Ｄｍに直交して設けられた行電極Ｘ１〜Ｘｎと、行電極Ｙ１〜Ｙｎとを備える。行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎは交互に配置され、一対の行電極Ｘｉ（１≦ｉ≦ｎ）および行電極Ｙｉ（１≦ｉ≦ｎ）により第ｉ番目の表示ラインを構成する。列電極Ｄ１〜Ｄｍおよび行電極Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎは、放電ガスを封着するように対向する２枚の基板に、それぞれ形成されており、列電極Ｄ１〜Ｄｍと、一対の行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎとの交点に表示画素となる放電セルが構成される。
【００１０】
図２に示すように、プラズマディスプレイパネル駆動装置１００の駆動部１００Ｂは、行電極Ｘ１〜Ｘｎを駆動する行電極駆動部２０Ｘと、行電極Ｙ１〜Ｙｎを駆動する行電極駆動部２０Ｙと、列電極Ｄ１〜Ｄｍを駆動する列電極駆動部３０と、を備える。なお、図２では、１つの放電セルを構成する電極を、列電極Ｄ、行電極Ｘおよび行電極Ｙとして示している。
【００１１】
行電極駆動部２０Ｘは、Ｘサステインパルスをプラズマディスプレイパネル１０の行電極Ｘ１〜Ｘｎに同時に印加するサステインドライバ２１と、リセットパルスを発生させるリセットパルス発生回路２２と、を備える。
【００１２】
行電極駆動部２０Ｙは、Ｙサステインパルスをプラズマディスプレイパネル１０の行電極Ｙ１〜Ｙｎに同時に印加するサステインドライバ２３と、リセットパルスを発生させるリセットパルス発生回路２４と、スキャンパルスを行電極Ｙ１〜Ｙｎに順次印加するスキャンドライバ２５と、を備える。
【００１３】
スキャンドライバ２５は、アース電位に対し電圧−Ｖｏｆｓを発生させる電源Ｂ１と、電源Ｂ１とサステインドライバ２３の出力ラインとを接続する抵抗Ｒ３と、サステインドライバ２３の出力ラインに対して電圧ＶＨを重畳させるフローティング電源Ｂ２と、電源Ｂ２と直列に接続されたスイッチＳ２１およびスイッチＳ２２と、スイッチ２１およびスイッチＳ２２とそれぞれ並列に接続されたダイオードＤ２１およびダイオードＤ２２と、を備える。
【００１４】
列電極駆動部３０は、列電極Ｄ１〜Ｄｍに接続されたアドレスドライバ３１と、アドレスドライバ３１に向けて駆動パルスを供給するアドレス共振電源回路３２と、を備える。
【００１５】
なお、駆動部１００Ｂ各部のスイッチは、制御部１００Ｂからの制御信号に応じてスイッチングするスイッチング素子により構成されている。
【００１６】
図３は保護回路の構成を示す回路図である。保護回路５０はスキャンドライバ２５の電源Ｂ２の電源電圧を監視し、電源電圧値の異常を検出するためのものである。保護回路５０は、図２に示す電源Ｂ２の端子間に接続される。図２において、接続部分を符号Ｐ１、Ｐ２として示している。図３に示すように、保護回路５０は、抵抗Ｒ１〜Ｒ５、ダイオードＤ１〜Ｄ２、トランジスタＱ１およびフォトカプラＰＣにより構成される。なお、保護回路５０の動作については後述する。
【００１７】
次に、本実施形態のプラズマディスプレイパネル駆動装置１００の動作について説明する。
【００１８】
プラズマディスプレイパネル１０を駆動する期間としての１フィールドは、複数のサブフィールドＳＦ１〜ＳＦＮにより構成される。図３に示すように、各サブフィールドには、点灯させる放電セルを選択するアドレス期間と、そのアドレス期間において選択されたセルを所定時間点灯させ続けるサステイン期間とが設けられている。また、最初のサブフィールドであるＳＦ１の先頭部分には、前のフィールドでの点灯状態をリセットするためのリセット期間が設けられている。このリセット期間では、すべてのセルを発光セル（壁電荷が形成されているセル）に、または非発光セル（壁電荷が形成されていないセル）にリセットする。前者の場合には、後続のアドレス期間において所定のセルを非発光セルに切り換え、後者の場合には、後続のアドレス期間において所定のセルを発光セルに切り換える。サステイン期間はサブフィールドＳＦ１〜ＳＦＮの順に段階的に長くされており、点灯させ続けるサブフィールドの個数を変化させることにより、所定の階調表示が可能とされている。
【００１９】
図５に示す各サブフィールドのアドレス期間では、１ラインごとにアドレス走査が行われる。すなわち、第１のラインを構成する行電極Ｙ１に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第１のラインのセルに対応するアドレスデータに応じたデータパルスＤＰ１が印加され、次に第２のラインを構成する行電極Ｙ２に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第２のセルに対応するアドレスデータに応じたデータパルスＤＰ２が印加される。第３のライン以下についても同様に走査パルスおよびデータパルスＤ３が同時に印加される。最後に、第ｎのラインを構成する行電極Ｙｎに走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第ｎのラインのセルに対応するアドレスデータに応じたデータパルスＤＰｎが印加される。上記のようにアドレス期間では、所定のセルを発光セルから非発光セルに、または非発光セルから発光セルに切り換える。
【００２０】
このようにしてアドレス走査が終了すると、サブフィールドにおけるすべてのセルが、それぞれ発光セルあるいは非発光セルのいずれかに設定されており、次のサステイン期間においてサステインパルスが印加されるごとに発光セルのみ発光を繰り返す。図５に示すように、サステイン期間では行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎに対し、ＸサステインパルスおよびＹサステインパルスが、それぞれ所定のタイミングで繰り返し印加される。そして、最後のサブフィールドＳＦＮには、全セルを非発光セルに設定する消去期間が設けられている。
【００２１】
次に、図６を参照して、本実施形態のプラズマディスプレイパネル駆動装置１００において駆動パルスを発生させる際の動作について説明する。なお、図６では、リセット期間においてすべての放電セルを発光セルにリセットする例を示す。
【００２２】
プラズマディスプレイパネル駆動装置１００では、図２に示す駆動部１００Ｂ各部のスイッチを制御部１００Ａからの信号に基づいて所定のタイミングで切り換えることにより、駆動パルスを発生させる。以下に説明する各スイッチの切り替え制御は、制御部１００Ａからの制御信号に基づいて実行される。
【００２３】
図６に示すように、リセット期間では、リセットパルス発生回路２２のリセットスイッチＳＸ−Ｒおよびリセットパルス発生回路２４のリセットスイッチＳＹ−Ｒを同時に所定時間オンする。
【００２４】
これにより、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎに図６に示すような形状のリセットパルスＲＰｘ，ＲＰｙが印加される。
【００２５】
図６に示すように、リセットスイッチＳＸ−ＲおよびリセットスイッチＳＹ−Ｒがオフすると、サステインドライバ２１のスイッチＳＸ−Ｇおよびサステインドライバ２３のスイッチＳＹ−Ｇがオンし、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎの電位はアース電位に固定される。
【００２６】
以上のリセット期間において、すべての放電セルに壁電荷が形成され、これらの放電セルが発光セルにリセットされる。
【００２７】
次に、アドレス期間では、スキャンドライバ２５のスイッチＳＹ−ｏｆｓがオンし、抵抗Ｒ３を介してサステインドライバ２３の出力ラインを−Ｖｏｆｓの電位に接続する。また、サステインドライバ２５のスイッチ２１をオフ→オン→オフの順序で、サステインドライバ２５のスイッチ２２をオン→オフ→オンの順序で、同期して切り換える。これにより、行電極Ｙｉの電位は「−Ｖｏｆｓ＋ＶＨ」→「−Ｖｏｆｓ」→「−Ｖｏｆｓ＋ＶＨ」の順序で変化する。すなわち、アドレス期間では、このような走査パルスＳＰが各行電極Ｙｉに順次印加されることになる。
【００２８】
一方、アドレスドライバ３１およびアドレス共振電源回路３２の各スイッチを順次切り換えることにより、行電極Ｙｉの電位が「−Ｖｏｆｓ」に低下するタイミングに合わせて列電極Ｄ１〜Ｄｍにデータパルスを印加する。
【００２９】
具体的には、図５に示すようにデータパルスＤＰをアドレス共振電源回路３２から出力する間、アドレスドライバ３１のスイッチＳ３１をオン、スイッチＳ３２をオフすることにより、アドレス共振電源回路３２の出力を列電極Ｄ１〜Ｄｍに接続する。
【００３０】
また、アドレス共振電源回路３２の出力が列電極Ｄ１〜Ｄｍに接続されている間、アドレス共振電源回路３２ではデータパルスＤＰを発生させる。すなわち、アドレス共振電源回路３２では、最初にスイッチＳＡ−Ｕをオンする。これにより、コンデンサＣ５に蓄積されていた電荷に基づく電流がコイルＬ９、ダイオードＤ９、スイッチＳＡ−ＵおよびスイッチＳ３１を介して列電極Ｄに流れ込み、列電極Ｄの電圧は徐々に上昇する。次にスイッチＳＡ−Ｂをオンすることにより、列電極Ｄの電圧が電圧ＶＡに固定される。次に、スイッチＳＡ−ＵおよびスイッチＳＡ−ＢをオフするとともにスイッチＳＡ−Ｄをオンする。これにより、放電セルに蓄積されていた電荷に基づく電流がスイッチＳ３１、コイルＬ１０、ダイオードＤ１０およびスイッチＳＡ−Ｄを介してコンデンサＣ５に流れ込む。このため、列電極Ｄの電位が徐々に下降する。最後にスイッチＳＡ−Ｄをオフするとともに、アドレスドライバ３１のスイッチＳ３１をオフ、スイッチＳ３２をオンする。これにより列電極Ｄがアドレス共振電源回路３２から切り離されて接地され、列電極Ｄの電位が０Ｖに固定される。
【００３１】
このように、スキャンドライバ２５による走査パルスＳＰのタイミングに合わせてデータパルスＤＰが与えられた放電セルが、選択的に非発光セルに設定される。
【００３２】
次に、サステイン期間では、サステインドライバ２１およびサステインドライバ２３において、ＸサステインパルスＩＰｘおよびＹサステインパルスＩＰｙをそれぞれ発生させる。
【００３３】
図６に示すように、サステインドライバ２１では、スイッチＳＸ−Ｕ１をオン、スイッチＳＸ−Ｄ１、スイッチＳＸ−Ｄ２およびスイッチＳＸ−Ｇをそれぞれオフする。この結果、スイッチＳＸ−Ｕ１のみがオンした状態となる。このため、コンデンサＣ３に蓄積されていた電荷に基づく電流が、コイルＬ５、ダイオードＤ５、スイッチＳＸ−Ｕ１および行電極Ｘを介して放電セルの行電極の電極間容量Ｃｐに流れ込むため、行電極Ｘの電位が上昇する。次に、スイッチＳＸ−Ｕ２をオンすると、コンデンサＣ４に蓄積されていた電荷に基づく電流が、コイルＬ７、ダイオードＤ７およびスイッチＳＸ−Ｕ２を介して行電極Ｘに流れ込み行電極Ｘの電位がさらに上昇する。次に、スイッチＳＸ−Ｂをオンすることにより、行電極Ｘの電位をＶｓに固定する。次に、スイッチＳＸ−Ｕ１、スイッチＳＸ−Ｕ２およびスイッチＳＸ−Ｂをオフし、スイッチＳＸ−Ｄ２をオンする。この結果、スイッチＳＸ−Ｄ２のみがオンした状態となる。このため、行電極の電極間容量に蓄積されていた電荷に基づく電流が、行電極Ｘ、コイルＬ８、ダイオードＤ８およびスイッチＳＸ−Ｄ２を介してコンデンサＣ４に流れ込むため、行電極Ｘの電位が下降する。次に、スイッチＳＸ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｘ、コイルＬ６、ダイオードＤ６およびスイッチＳＸ−Ｄ１を介してコンデンサＣ３に流れ込むため、行電極Ｘの電位がさらに下降する。最後にスイッチＳＸ−Ｇをオンすることで、行電極Ｘの電位を０Ｖに固定する。
【００３４】
行電極Ｘの電位が０Ｖに固定された後、サステインドライバ２３では、スイッチＳＹ−Ｕ１をオン、スイッチＳＹ−Ｄ１、スイッチＳＹ−Ｄ２およびスイッチＳＹ−Ｇをそれぞれオフする。この結果、スイッチＳＹ−Ｕ１のみがオンした状態となる。このため、コンデンサＣ１に蓄積されていた電荷に基づく電流が、コイルＬ１、ダイオードＤ１、スイッチＳＹ−Ｕ１および行電極Ｙを介して行電極の電極間容量Ｃｐに流れ込むため、行電極Ｙの電位が上昇する。次に、スイッチＳＹ−Ｕ２をオンすると、コンデンサＣ２に蓄積されていた電荷に基づく電流が、コイルＬ３、ダイオードＤ３およびスイッチＳＹ−Ｕ２を介して行電極Ｙに流れ込み行電極Ｙの電位がさらに上昇する。次に、スイッチＳＹ−Ｂをオンすることにより、行電極Ｙの電位をＶｓに固定する。次に、スイッチＳＹ−Ｕ１、スイッチＳＹ−Ｕ２およびスイッチＳＹ−Ｂをオフし、スイッチＳＹ−Ｄ２をオンする。この結果、スイッチＳＹ−Ｄ２のみがオンした状態となる。このため、行電極の電極間容量に蓄積されていた電荷に基づく電流が、行電極Ｙ、コイルＬ４、ダイオードＤ４およびスイッチＳＹ−Ｄ２を介してコンデンサＣ２に流れ込むため、行電極Ｙの電位が下降する。次に、スイッチＳＹ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｙ、コイルＬ２、ダイオードＤ２およびスイッチＳＹ−Ｄ１を介してコンデンサＣ１に流れ込むため、行電極Ｙの電位がさらに下降する。最後にスイッチＳＹ−Ｇをオンすることで、行電極Ｙの電位を０Ｖに固定する。
【００３５】
以上の動作を繰り返すことにより、図６に示すような波形のＸサステインパルスＩＰｘおよびＹサステインパルスＩＰｙを交互に発生させ、アドレス期間において選択された放電セル、すなわち発光セルのみを所定回数発光させる。
【００３６】
次に、保護回路５０の動作について説明する。
【００３７】
図３に示すように、保護回路５０では、抵抗Ｒ１、ダイオードＤ１、ダイオードＤ２、抵抗Ｒ３および抵抗Ｒ４により、電源Ｂ２の電源電圧を分圧している。
【００３８】
電源Ｂ２の電源電圧が正常な値の範囲にあるとき、ダイオードＤ１はオンしており、かつ、Ｑ１はカットオフしている。このため、フォトカプラＰＣのフォトダイオードＰＤには抵抗Ｒ１、ダイオードＤ１および抵抗Ｒ２を介して電源Ｂ２からの電流が供給され、フォトカプラＰＣのトランジスタＰＴはオンする。このため、検出信号はアース電位をとる。
【００３９】
次に、電源Ｂ２の電源電圧が低下していくと、抵抗Ｒ１、ダイオードＤ１、抵抗Ｒ２を介してフォトカプラＰＣのフォトダイオードＰＤに流れ込む電流が減少し、最終的には電流が０になる。このとき、フォトカプラＰＣのトランジスタＰＴに流れる電流は減少してゆき、プルアップ抵抗Ｒ５により検出信号の電圧値が上昇してゆくため、電源Ｂ２の電源電圧がある下限値を下回ると、検出信号は異常を示す正の値に到達する。すなわち、電源Ｂ２の電源電圧がある下限値を下回ると、検出信号に基づいて異常を検出できる。
【００４０】
次に、電源Ｂ２の電源電圧が上昇していくと、抵抗Ｒ１、ダイオードＤ１、ダイオードＤ２、抵抗Ｒ３および抵抗Ｒ４を介して流れる電流が増加するため、トランジスタＱ１のベース電圧が上昇する。そして、電源Ｂ２の電源電圧がある上限値を上回ると、トランジスタＱ１がオンしてフォトダイオードＰＤを短絡するので、それまで抵抗Ｒ１、ダイオードＤ１、抵抗Ｒ２を介してフォトダイオードＰＤへ流れ込んでいた電流が、トランジスタＱ１の側に切り換えられる。このため、フォトカプラＰＣのトランジスタＰＴに流れる電流は０となり、プルアップ抵抗Ｒ５により検出信号の電圧値が上昇して、検出信号は異常を示す値をとる。したがって、電源Ｂ２の電源電圧がある上限値を上回ると、検出信号に基づいて異常を検出できる。
【００４１】
保護回路５０における電源Ｂ２の電源電圧の正常範囲を規定する上限値および下限値は、主として、抵抗Ｒ１の値、抵抗Ｒ２の値、ツェナーダイオードＤ１のツェナー電圧およびツェナーダイオードＤ２のツェナー電圧を調整することにより、最適化することができる。
【００４２】
保護回路５０では、電源Ｂ２の電源電圧が異常値を示す場合には、検出信号を利用して駆動部１００Ｂの動作を停止するように制御している。このため、なんらかの理由により電源Ｂ２の電源電圧が異常な値を示した場合に、駆動部１００Ｂの損傷を確実に防止できる。
【００４３】
なお、駆動部１００Ｂの動作を停止させる具体的な制御方法としては、例えば、スキャンドライバ２５のスイッチＳ２１、スイッチＳ２２をオフすることで、スキャンドライバ２５と行電極Ｙとを分離する方法をとることができる。駆動部１００Ｂの動作を完全に停止しなくても、駆動部１００Ｂの各スイッチを制御することにより、制御部１００Ｂの損傷を回避できればよい。
【００４４】
保護回路５０は、高電圧（ＶＨ）を供給する電源Ｂ２の電源電圧を監視するものであるため、保護回路５０には高い電圧が印加されることになる。しかし、本実施形態では、ツェナーダイオードＤ１およびツェナーダイオードＤ２を直列に接続した分圧回路を用いてトランジスタＱ１の動作点を決めるようにしている。このため、１本のツェナーダイオードを用いる場合と比較して、ツェナーダイオードＤ１およびツェナーダイオードＤ２のツェナー電圧を低く設定することができ、高耐圧のダイオードを使用する必要がない。このため、保護回路５０のコストを低下させることができるとともに、安定な動作を確保できる。
【００４５】
以上のように、本実施形態では、プラズマディスプレイパネル１０に向けて走査パルスを出力するスキャンドライバ２５と、スキャンドライバ２５に電源電圧を与える電源Ｂ２と、電源Ｂ２の電源電圧の異常を検出する保護回路５０と、を備え、保護回路５０は、電源電圧を分圧する、互に直列に接続されたツェナーダイオードＤ１およびツェナーダイオードＤ２を含む分圧回路と、分圧回路に接続されるトランジスタＱ１と、を具備し、トランジスタＱ１のベース端子にはツェナーダイオードＤ１およびツェナーダイオードＤ２の両者によりドロップされた後の電圧が印加され、トランジスタＱ１のエミッタ−コレクタ間と、ツェナーダイオードＤ１が電源部Ｂ２の電源電圧に対し直列に接続され、トランジスタＱ１のコレクタ電圧に基づいて電源電圧の異常が検出される。
【００４６】
このため、電源Ｂ２の電源電圧が異常な値を示した場合に、駆動部１００Ｂの損傷を確実に防止できる。また、ツェナーダイオードＤ１およびツェナーダイオードＤ２を直列に接続した分圧回路を用いてトランジスタＱ１の動作点を決めるようにしているため、ツェナーダイオードＤ１およびツェナーダイオードＤ２のツェナー電圧を低く設定することができる。したがって、保護回路５０のコストを低下させることができる。
【００４７】
なお、上記実施形態および特許請求の範囲の記載について、スキャンドライバ２５が「パルス出力手段」に、電源Ｂ２が「電源部」に、保護回路５０が「検出回路」に、ツェナーダイオードＤ１が「第１の定電圧素子」に、ツェナーダイオードＤ２が「第２の定電圧素子」に、トランジスタＱ１が「スイッチング手段」に、それぞれ対応する。
【００４８】
なお、本実施形態では、スイッチング手段としてトランジスタを用いた例を示したが、スイッチング手段として、種々のデバイスを使用することができる。
【００４９】
また、上記実施形態では、スキャンドライバ２５に用いられる電源Ｂ２の電源電圧の異常を検出する例を示したが、本発明によるプラズマディスプレイパネル駆動装置は、このような場合に限定されることなく、電源部の電源電圧の異常を検出する場合について広く適用できる。
【図面の簡単な説明】
【図１】本実施形態のプラズマディスプレイパネル駆動装置およびプラズマディスプレイパネルの構成を示す図であり、（ａ）は本実施形態のプラズマディスプレイパネル駆動装置の構成を示すブロック図、（ｂ）はプラズマディスプレイパネルの構成を示す図。
【図２】制御部の回路を示す回路図。
【図３】保護回路の構成を示す回路部。
【図４】１フィールドの構成を示す図。
【図５】１サブフィールド内の駆動パルスを示す図。
【図６】駆動パルスを発生させるための動作を示すタイミングチャート。
【符号の説明】
２５    スキャンドライバ（パルス出力手段）
５０    保護回路（検出回路）
Ｂ２    電源（電源部）
Ｄ１    ツェナーダイオード（第１のツェナーダイオード）
Ｄ２    ツェナーダイオード（第２のツェナーダイオード）
Ｑ１    トランジスタ（スイッチング手段）
【図１】
2004309606.tif 000003
【図２】
2004309606.tif 000004
【図３】
2004309606.tif 000005
【図４】
2004309606.tif 000006
【図５】
2004309606.tif 000007
【図６】
2004309606.tif 000008