(57)【要約】【課題】  出力信号の発生過程、及び、停止過程に於いてもその出力信号の周波数を安定出力時の周波数に維持して、高調波の発生を最低限度に抑制すること。【解決手段】  帰還ループ内に乗算器Ａ、乗算器Ｂを有するＩＩＲ型ディジタルフィルタ（再帰型ディジタルフィルタ）を用いた信号発生器であって、該信号発生器が有する制御部２は、上記乗算器Ａ及び上記乗算器Ｂの係数を変更し、出力信号の周波数を維持しつつ該出力信号を発生、供給、停止させる。【選択図】        図１
2004260807.tif 000002
【特許請求の範囲】
【請求項１】
帰還ループ内に乗算器を有するＩＩＲ型ディジタルフィルタを用いた信号発生器であって、
前記乗算器の係数を変更する制御部を含み、
該制御部は、前記係数を所定の値に設定して出力信号を発生させ、該出力信号の周波数を維持しつつ、前記係数を変更し、該出力信号を安定供給させることを特徴とするＩＩＲ型ディジタルフィルタを用いた信号発生器。
【請求項２】
帰還ループ内に乗算器を有するＩＩＲ型ディジタルフィルタを用いた信号発生器であって、
前記乗算器の係数を変更する制御部を含み、
該制御部は、前記係数を所定の値に設定して出力信号を安定供給させ、該出力信号の周波数を維持しつつ、前記係数を変更し、該出力信号を停止させることを特徴とするＩＩＲ型ディジタルフィルタを用いた信号発生器。
【請求項３】
帰還ループ内に乗算器を有するＩＩＲ型ディジタルフィルタを用いた信号発生器であって、
前記乗算器の係数を変更する制御部を含み、
該制御部は、前記係数を所定の値に設定して出力信号を発生させ、該出力信号の周波数を維持しつつ、前記係数を変更し、該出力信号を供給、及び停止させることを特徴とするＩＩＲ型ディジタルフィルタを用いた信号発生器。
【請求項４】
帰還ループ内に乗算器を有するＩＩＲ型ディジタルフィルタを用いた信号発生器であって、
前記乗算器の係数として予め設定されている複数の設定値の内から所定の値を選択及び変更すべくセレクタを含み、
前記複数の設定値の内から所定の値を選択して出力信号を発生させ、該出力信号の周波数を維持しつつ、前記所定の値を変更し、該出力信号を安定供給させることを特徴とするＩＩＲ型ディジタルフィルタを用いた信号発生器。
【請求項５】
帰還ループ内に乗算器を有するＩＩＲ型ディジタルフィルタを用いた信号発生器であって、
前記乗算器の係数として予め設定されている複数の設定値の内から所定の値を選択及び変更すべくセレクタを含み、
前記複数の設定値の内から所定の値を選択して出力信号を安定供給させ、該出力信号の周波数を維持しつつ、前記所定の値を変更し、該出力信号を停止させることを特徴とするＩＩＲ型ディジタルフィルタを用いた信号発生器。
【請求項６】
帰還ループ内に乗算器を有するＩＩＲ型ディジタルフィルタを用いた信号発生器であって、
前記乗算器の係数として予め設定されている複数の設定値の内から所定の値を選択及び変更すべくセレクタを含み、
前記複数の設定値の内から所定の値を選択して出力信号を発生させ、該出力信号の周波数を維持しつつ、前記所定の値を変更し、該出力信号を供給、及び停止させることを特徴とするＩＩＲ型ディジタルフィルタを用いた信号発生器。
【請求項７】
請求項３又は請求項６に記載のＩＩＲ型ディジタルフィルタを用いた信号発生器に於いて、
前記所定の値は、
前記出力信号を発生させるべく、前記ＩＩＲ型ディジタルフィルタの伝達関数の極がＺ平面上の単位円の外側に設定され、
前記出力信号を供給すべく、前記ＩＩＲ型ディジタルフィルタの伝達関数の極がＺ平面上の単位円上に変更され、
前記出力信号を停止させるべく、前記ＩＩＲ型ディジタルフィルタの伝達関数の極がＺ平面上の単位円の内側に再度変更されることを特徴とするＩＩＲ型ディジタルフィルタを用いた信号発生器。
【請求項８】
請求項７に記載のＩＩＲ型ディジタルフィルタを用いた信号発生器に於いて、
前記伝達関数の極は、
該極の実軸上の値に対する虚軸上の値の比が、前記出力信号の、発生、供給、及び停止に於いて等しく維持されることを特徴とするＩＩＲ型ディジタルフィルタを用いた信号発生器。
【請求項９】
帰還ループ内に乗算器を有するＩＩＲ型ディジタルフィルタを用いた信号発生器に於ける出力信号の、発生、供給、及び停止方法であって、
前記ＩＩＲ型ディジタルフィルタの伝達関数の極が、Ｚ平面上の単位円の外側に維持されるべく前記乗算器の計数を設定して前記出力信号を発生させ、
前記ＩＩＲ型ディジタルフィルタの伝達関数の極が、Ｚ平面上の単位円上に維持されるべく前記乗算器の計数を変更して前記出力信号を供給させ、
前記ＩＩＲ型ディジタルフィルタの伝達関数の極が、Ｚ平面上の単位円の内側に維持されるべく前記乗算器の計数を再度変更して前記出力信号を停止させることを特徴とするＩＩＲ型ディジタルフィルタを用いた信号発生器に於ける出力信号の、発生、供給、停止方法。
【請求項１０】
請求項９に記載のＩＩＲ型ディジタルフィルタを用いた信号発生器に於ける出力信号の、発生、供給、停止方法であって、
前記伝達関数の極の移動は、該極の実軸上の値に対する虚軸上の値の比が前記出力信号の、発生、供給、及び停止に於いて等しい値を維持すべく移動されることを特徴とするＩＩＲ型ディジタルフィルタを用いた信号発生器に於ける出力信号の、発生、供給、停止方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＩＲ型ディジタルフィルタを用いた信号発生器と、その出力信号の、発生、供給、停止方法に関する。
【背景技術】
【０００２】
従来のＩＩＲ型ディジタルフィルタを用いた信号発生器は、差分方程式
ｙ[ｎ]＝ｘ[ｎ]＋Ａ１＊ｙ[ｎ−１]−Ａ２＊[ｎ−２]    ・・・（１式）
で表されるＩＩＲ型ディジタルフィルタに対して、動作開始時にδ[ｎ]（ここでδ[ｎ]は、ｎ＝０以外のときは全て０）を入力させる。この出力データｙ[ｎ]をＩＩＲ型ディジタルフィルタの帰還ループの外に備える乗算器（係数Ｂ０）を介し、所望の出力信号を得る。
【０００３】
但し、（１式）の伝達関数の極は、出力信号の、発生、供給、停止、それぞれの時点に関わらず、Ｚ平面上の単位円上に固定されている。ここで、出力信号の発生とは、信号発生器を起動して出力信号が安定するまでの過程（時間経過）を、出力信号の供給とは、出力信号が安定した後の過程（時間経過）を、出力信号の停止とは、出力信号が安定した状態から停止に至る過程（時間経過）を、それぞれ表すものとする。又、出力信号とは、出力データ（ディジタル信号）をアナログ信号に変換した信号を言うものとする。
【０００４】
上記従来の技術に於いて、動作開始時にδ[ｎ]を入力して信号発生器を起動すると、出力信号の発生に伴う過渡応答によって出力データの値が急激に変化する。又、出力信号の供給中に乗算器の係数Ｂ０を０に切り換えることによって出力信号を停止させると、出力信号の停止に伴う過渡応答によって出力データの値が急激に変化する。これらの出力データの急激な変化がアナログ信号に変換され、その高調波が周辺回路にノイズとなって侵入する。このノイズが、ときには不都合を発生させることもあった。
【０００５】
この問題を解決するために、係数Ｂ０を徐々に０にして出力を停止させることが考えられる。この場合には、係数Ｂ０の演算を何回も実行する必要があり制御方法が複雑になってしまう。そのため、伝達関数の計算等を容易に実行できるようにする技術も公開されている（例えば特許文献１参照）。
【特許文献１】特開平６−６１７９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
出力信号の発生に伴う過渡応答や、出力信号の停止に伴う過渡応答による出力データの急激な変化が発生し、この出力データの急激な変化がアナログ信号に変換され、その高調波が周辺回路にノイズとなって侵入し、周辺回路に不都合を発生させる点である。
【課題を解決するための手段】
【０００７】
ＩＩＲ型ディジタルフィルタの帰還ループ内に係数変更可能な乗算器を備え、この係数を変更することによって出力信号の発生過程では、ＩＩＲ型ディジタルフィルタの伝達関数の極をＺ平面上の単位円の外側に維持し、出力信号の供給過程では、ＩＩＲ型ディジタルフィルタの伝達関数の極をＺ平面上の単位円上に維持し、出力信号の停止過程では、ＩＩＲ型ディジタルフィルタの伝達関数の極をＺ平面上の単位円の内側に維持し、更に、前記伝達関数の極に於ける、実軸上の値に対する虚軸上の値の比を、出力信号の、発生、供給、及び停止に於いて等しく維持する制御部を備えることを最も主要な特徴とする。
【発明の効果】
【０００８】
帰還ループ内の乗算器の係数を変更して出力信号を発生、供給、停止させることによって、伝達関数の極を所定の原則に従って移動させることが可能になる。その結果、出力信号の発生、停止に於いても、その出力信号の周波数を安定出力（供給）時の周波数に維持することが可能になり高調波の発生を最低限度に抑制することができ、更に、係数変更回数を最低限に抑制することが出来るという効果を得る。
【発明を実施するための最良の形態】
【０００９】
乗算器の係数として予め算出されている複数個の係数の内から所定の係数を選択して出力信号を発生させ、該係数を変更して出力信号を供給し、更に変更して停止させるセレクタを備えることによって、簡単なハードウェア構成によって、高調波の発生を最低限度に抑制して出力信号を発生、供給、停止することができる。
【実施例１】
【００１０】
以下、本発明の実施の形態を実施例を用いて説明する。
上記のように従来のＩＩＲ型ディジタルフィルタを用いた信号発生器ではＩＩＲ型ディジタルフィルタの帰還ループの内部に備える乗算器の係数を変化させることなく出力信号を発生、供給、停止させていた。本実施例では、帰還ループ内の乗算器の係数を変化させて出力信号を発生、供給、停止させる。こうすることによって伝達関数の極を所定の原則に従って移動させることが可能になる。その結果、出力信号を発生、又は停止させる過程に於いても、その出力信号の周波数を供給（安定出力時）過程に於ける出力信号の周波数に維持し続けることが可能になり、高調波の発生を最低限度に抑制することができる。かかる目的を達成するために実施例１のＩＩＲ型ディジタルフィルタを用いた信号発生器は、以下のように構成される。
【００１１】
図１は、実施例１の構成のブロック図である。
図に示すように、実施例１のＩＩＲ型ディジタルフィルタを用いた信号発生器は、加算器１、制御部２、遅延器Ａ、遅延器Ｂ、乗算器Ａ、乗算器Ｂとを備える。
【００１２】
加算器１は、複数のディジタルデータ系列のデータを加算して出力する部分である。即ち、信号発生器の動作開始時点では、入力データ系列ｘ[ｎ]のデータと、遅延器Ａ及び乗算器Ａを通る帰還データ系列ｙ[ｎ−１]のデータと、遅延器Ｂ及び乗算器Ｂを通る帰還データ系列ｙ[ｎ−２]のデータとを加算して出力し、動作開始後は、遅延器Ａ及び乗算器Ａを通る帰還データ系列ｙ[ｎ−１]のデータと、遅延器Ｂ及び乗算器Ｂを通る帰還データ系列ｙ[ｎ−２]のデータとを加算して出力する部分である。
【００１３】
動作開始時点と動作開始後で加算するデータ系列が異なるのは、本発明が発振器を対象としているので入力データ系列ｘ[ｎ]のデータは、動作開始時（ｎ＝０）のみ所定の値を有し、他の時点ではｘ[ｎ]＝０となるからである。ここでは、ｘ[０]＝Ｂ０とおき、他の時点ｎ＜０及び１≦ｎでは、ｘ[ｎ]＝０と定める。このｘ[０]＝Ｂ０は、制御部２から供給しても良いし、あるいは又、図示していない外部装置から供給しても良い。
【００１４】
制御部２は、ＩＩＲ型ディジタルフィルタを用いた信号発生器が所望の信号を出力中に乗算器Ａ、及び、乗算器Ｂの係数を変更する部分である。即ち、該制御部２は、信号発生器の動作中に乗算器Ａ、及び、乗算器Ｂの係数を所定の値に変更することによって、信号発生器の信号出力を発生、供給、停止させる部分である。通常は、ＩＩＲ型ディジタルフィルタを用いた信号発生器を構成しているＣＰＵあるいはＤＳＰの機能の一部として構成される場合が多い。
【００１５】
遅延器Ａは、出力データ系列のデータを１サンプリング周期遅延させる遅延要素である。ここでは出力データ系列ｙ[ｎ]のデータを１サンプリング周期遅延させｙ[ｎ−１]として出力する遅延要素である。尚、データを１サンプリング周期遅延させる遅延要素をＺ変換して表示する場合にはＺ−１と表すこととする。
【００１６】
遅延器Ｂは、遅延器Ａの出力データを更に１サンプリング周期遅延させる遅延要素である。ここでは出力データ系列ｙ[ｎ]のデータを２サンプリング周期遅延させることになり、その出力はｙ[ｎ−２]となる。尚、データを２サンプリング周期遅延させる遅延要素をＺ変換して表示する場合にはＺ−２と表すこととする。
【００１７】
乗算器Ａは、入力データに所定の値を乗算する部分である。ここでは遅延器Ａの出力データｙ[ｎ−１]に常数Ａ１を乗算し、Ａ１＊ｙ[ｎ−１]として出力し、加算器１へ転送する部分である。本発明では、この常数Ａ１が制御部２によって出力信号の発生過程で設定され、供給過程、停止過程で、それぞれ変更される。
【００１８】
乗算器Ｂは、入力データに所定の値を乗算する部分である。ここでは遅延器Ｂの出力データｙ[ｎ−２]に常数−Ａ２を乗算し、−Ａ２＊ｙ[ｎ−１]として出力し、加算器１へ転送する部分である。本発明では、この係数Ａ２が制御部２によって出力信号の発生過程で設定され、供給過程、停止過程で、それぞれ変更される。
【００１９】
実施例１のＩＩＲ型ディジタルフィルタを用いた信号発生器の入出力データの関係は、上記各構成部分から以下の差分方程式
ｙ[ｎ]＝ｘ[ｎ]＋Ａ１＊ｙ[ｎ−１]−Ａ２＊[ｎ−２]・・・・・（１式）
として表される。
ここでｙ[ｎ]は、実施例１のＩＩＲ型ディジタルフィルタを用いた信号発生器の出力データ系列であり、通常は、この後に図示していないアナログフィルタによってアナログの正弦波信号に変換される。
【００２０】
又ｘ[ｎ]は、上記のように本発明が発振器を対象としているので動作開始時（ｎ＝０）のみｘ[０]＝Ｂ０となり、他の時点、ｎ＜０及び１≦ｎでは、ｘ[ｎ]＝０と定める。
尚、ＩＩＲ型ディジタルフィルタを用いた信号発生器が正弦波発振器として用いられる場合のＢ０は、Ｂ０＝ＳＩＮ（ωＴ）と設定されることは良く知られている事実である。ここでωは、出力信号の周波数Ｆ０の角周波数であり、Ｔは、サンプリング周波数ＦＳの１周期（１／ＦＳ）である。
【００２１】
又、このＢ０は、ＩＩＲ型ディジタルフィルタを用いた信号発生器の動作開始時に外部から与えられても良いし、又は、ＩＩＲ型ディジタルフィルタを用いた信号発生器が前回の動作終了時点で、最後の出力データを記憶しておいたものであっても良い。
【００２２】
同様にして、ＩＩＲ型ディジタルフィルタを用いた信号発生器が正弦波発振器として用いられる場合のＡ２は、Ａ２＝１に、Ａ１は、Ａ１＝２ＣＯＳ（ωＴ）設定されることも良く知られている事実である。ここでωは、出力周波数Ｆ０の角周波数であり、Ｔは、サンプリング周波数ＦＳの１周期（１／ＦＳ）である。
【００２３】
次に、実施例１のＩＩＲ型ディジタルフィルタを用いた信号発生器の安定度について言及する。
上記（１式）をＺ変換して整理し、伝達関数Ｈ（Ｚ）を求めると、
Ｙ（Ｚ）＝Ｂ０＊Ｘ（Ｚ）／（１−Ａ１＊Ｚ−１＋Ａ２＊Ｚ−２）
∴Ｈ（Ｚ）＝Ｙ（Ｚ）／Ｘ（Ｚ）
＝Ｂ０＊Ｚ２／（Ｚ２−Ａ１＊Ｚ＋Ａ２）・・・・・・・（２式）
と求まる。
【００２４】
（２式）より極ＺＰを求めると、
ＺＰ＝{Ａ１−（Ａ１２−４＊Ａ２）１／２}／２・・・・・・・・（３式）
ここで上記のようにＡ２は１に固定されているので、
ＺＰ＝{Ａ１−（Ａ１２−４）１／２}／２・・・・・・・・・・・（４式）
この（４式）をＺ平面上に表すと以下のように表される。
【００２５】
図２は伝達関数の極を表す図である。
図に示すように（４式）は、Ｚ平面上に、ＺＰ１、ＺＰ２の２個の極として表される。
以上の結果に基づいて、実施例１のＩＩＲ型ディジタルフィルタを用いた信号発生器が出力信号を供給している場合の動作の一例について具体的な数値を設定して解析する。
【００２６】
差分方程式（１式）を上記結果に基づいて解くと以下のようになる。
図３は、差分方程式の実行数値例である。
図４は、差分方程式の実行波形例である。
図３は、上記差分方程式（１式）に実施例１として、出力信号の周波数Ｆ０を４００Ｈｚに、サンプリング周波数ＦＳを８０００Ｈｚに設定し、Ａ１＝２ＣＯＳ（ωＴ）、Ａ２＝１、Ｂ０＝ＳＩＮ（ωＴ）と定めた場合の出力データ系列ｙ[ｎ]、乗算器Ａの出力データ系列ｙ[ｎ−１]、乗算器Ｂの出力データ系列ｙ[ｎ−２]、の算出結果を表している。
【００２７】
図４は、図３の出力データ系列ｙ[ｎ]をグラフ化して表している。
図の縦軸に振幅１で規格化した出力レベルを表し、横軸にサンプリング周期に換算した時間を表している。
図４に表すように、この例によるＩＩＲ型ディジタルフィルタを用いた信号発生器は、出力信号の供給過程（安定出力時）では、振幅１で繰り返し周期が２０Ｔの正弦波信号を生成していることが分かる。
【００２８】
又、この場合の伝達関数の極の値は、（４式）より、
ＺＰ＝{Ａ１−（Ａ１２−４）１／２}／２
＝0.951056516±0.309016993i・・・・・・・・・・・・・（５式）
又実軸の値と虚軸の値の比をθとおくと
θ＝0.309016993／0.951056516・・・・・・・・・・・・・・（６式）
この（５式）及び（６式）をＺ平面上に表すと以下のようになる。
【００２９】
図５は、極の算出結果を表す図である。
図５に示すように、（５式）は、共役複素根、ＺＰ１、ＺＰ２としてＺ平面の単位円上に表される。
即ち、実施例１のＩＩＲ型ディジタルフィルタを用いた信号発生器は、所望信号を安定して供給していることが理解できる。
【００３０】
次に、実施例１のＩＩＲ型ディジタルフィルタを用いた信号発生器の出力信号の発生過程、及び停止過程に於ける動作の一例について説明する。
実施例１では、制御部２（図１）が、（１式）における係数Ａ１、Ａ２を変更し、出力信号の発生過程ではＩＩＲ型ディジタルフィルタの伝達関数の極をＺ平面上の単位円の外側に維持し、出力信号の供給過程では単位円上に維持し、出力信号の停止過程では、Ｚ平面上の単位円の内側に維持する。更に、伝達関数の極は、実軸上の値に対する虚軸上の値の比θが、出力信号の、発生過程、供給過程、及び停止過程に於いて等しく維持される。
【００３１】
最初に、制御部２（図１）が係数Ａ１、Ａ２を変更して、伝達関数の極を配置、並びに移動させる動作について説明する。
図６は、極の移動結果説明図である。
図に示すように、Ｚ平面上に共役複素根、ＺＰ１、ＺＰ２（実軸上の値０．９５（５式））、共役複素根Ｚ１１、Ｚ１２（実軸上の値１．１（一例））、共役複素根Ｚ２１、Ｚ２２（実軸上の値０．９０（一例））が配置され、ＺＰ１、Ｚ１１、Ｚ２１、は、実軸から反時計方向へθ度回転した直線上に配置され、ＺＰ２、Ｚ１２、Ｚ２２は、実軸から時計方向へθ度回転した直線上に配置される。ここでθは、（６式）よりθ＝0.309016993／0.951056516である。
【００３２】
信号発生器が稼働されると、制御部２（図１）は、（１式）における係数Ａ１、Ａ２を変更して伝達関数の極を共役複素根Ｚ１１、Ｚ１２に設定する。図に示すように共役複素根Ｚ１１、Ｚ１２は±θの直線上であり、且つ、その実部の値は１．１に設定されている。従って、（５式）及び（３式）からＺ１１、Ｚ１２＝1.1±0.3574098i、Ａ１＝２．２、Ａ２＝１．０８と求まる。共役複素根Ｚ１１、Ｚ１２は、単位円の外側に配置されているので、出力信号の振幅は徐徐に増加することになる。
【００３３】
出力信号振幅が増加して所望の値になると制御部２（図１）は、（１式）における係数Ａ１、Ａ２を変更して伝達関数の極を共役複素根ＺＰ１、ＺＰ２、に変更する。図に示すように共役複素根ＺＰ１、ＺＰ２、は±θの直線上であり、且つ、単位円上に設定されている。従って、（５式）及び（３式）からＺＰ１、ＺＰ２＝0.95±0.309016993ｉとなり、Ａ１＝１．９０、Ａ２＝１と求まる。共役複素根ＺＰ１、ＺＰ２、が単位円上に配置されているので、出力信号は安定状態になる。この状態は、すでに図３、及び図４を用いて説明済みである。
【００３４】
出力信号が安定状態を所定の時間継続した後、制御部２（図１）は、（１式）における係数Ａ１、Ａ２を変更して伝達関数の極を共役複素根Ｚ２１、Ｚ２２、に変更する。図に示すように共役複素根Ｚ２１、Ｚ２２、は±θの直線上であり、且つ、その実部は０．９に設定されている。従って、（３式）及び（５式）からＺ２１、Ｚ２２＝0.9±0.292426となり、Ａ１＝１．８０、Ａ２＝０．７２と求まる。共役複素根Ｚ２１、Ｚ２２は、単位円の内側に配置されているので、出力信号の振幅は徐徐に減衰し信号発生器は停止に至る。
【００３５】
図７は、実施例１の出力信号説明図である。
図の縦軸に出力レベルを表し、横軸にサンプリング周期に換算した時間を表している。
この図は、上記、図６を用いて説明した極の移動に基づいて、出力信号の振幅変化を時間経過に従って表した図である。
【００３６】
実施例１のＩＩＲ型ディジタルフィルタを用いた信号発生器が、稼働開始点Ｓ１で稼働を開始して発生過程（ａ）に入る。このとき制御部２（図１）は、乗算器Ａの係数Ａ１と乗算器Ｂの係数Ａ２をそれぞれ、Ａ１＝２．２、Ａ２＝１．０８に設定すると、伝達関数の極は上記共役複素根Ｚ１１、Ｚ１２（図６）に設定される。同時にＸ[ｎ]の初期値としてＢ０＝0.009019を加算器１（図１）へ送出する。このとき共役複素根Ｚ１１、Ｚ１２は、単位円の外側に配置されているので、出力信号の振幅は徐徐に増加することになる。このＢ０と共役複素根Ｚ１１、Ｚ１２の値は、発生過程（ａ）に許容される時間長から適宜設定される。通常、許容される時間長が１００サンプリング周期前後の場合には、上記数値に設定することによって達成される。
【００３７】
時刻が、係数変更点Ｓ２（実測値１１３サンプリング周期近傍）に達すると、制御部２（図１）は、乗算器Ａの係数Ａ１と乗算器Ｂの係数Ａ２をそれぞれ、Ａ１＝１．９０、Ａ２＝１に変更し、伝達関数の極を共役複素根ＺＰ１、ＺＰ２（図６）に変更して供給過程（ｂ）に入り所望の時間（図では実測値３５４サンプリング周期近傍）まで、周波数Ｆ０が４００Ｈｚ、サンプリング周波数ＦＳが８０００Ｈｚである出力信号を安定供給する。この共役複素根ＺＰ１及びＺＰ２は、Ｚ平面上の単位円上にある（図６）。
【００３８】
時刻が、係数変更点Ｓ３（実測値３５４サンプリング周期近傍）に達すると、制御部２（図１）は、乗算器Ａの係数Ａ１と乗算器Ｂの係数Ａ２をそれぞれ、Ａ１＝１．８０、Ａ２＝０．７２に変更し、伝達関数の極を共役複素根Ｚ２１、Ｚ２２、に変更して停止過程（ｃ）に入る。このとき共役複素根Ｚ２１、Ｚ２２は、単位円の内側に配置されているので、出力信号の振幅は徐徐に減衰し信号発生器は停止に至る。この共役複素根Ｚ２１、Ｚ２２の値は、停止過程（ｃ）に許容される時間長から適宜設定される。通常、許容される時間長が１００サンプリング周期前後の場合には、上記数値に設定することによって達成される。
【００３９】
以上説明した実施例１のＩＩＲ型ディジタルフィルタを用いた信号発生器の出力信号の発生過程、及び停止過程の動作では、以下に記す原則が適用されている。
・原則１
発生過程（ａ）（図７）に於ける共役複素根Ｚ１１、Ｚ１２は、Ｚ平面上の単位円の外部に設定される。
この原則は、実施例１のＩＩＲ型ディジタルフィルタを用いた信号発生器を停止状態から係数変更回数を最低限に抑制して供給状態（ｂ）へ移行させるために不可欠である。
【００４０】
・原則２
停止過程（ｃ）（図７）に於ける共役複素根Ｚ２１、Ｚ２２は、Ｚ平面上の単位円の内部に移動される。
この原則は、実施例１のＩＩＲ型ディジタルフィルタを用いた信号発生器を供給状態（ｂ）から係数変更回数を最低限に抑制して停止状態へ移行させるために不可欠である。
・原則３
Ｚ平面上に於ける極の実軸上の値に対する虚軸上の値の比が係数の変更前後に於いて等しく成るように極を移動する。
この原則は、実施例１のＩＩＲ型ディジタルフィルタを用いた信号発生器を停止状態から供給状態（ｂ）へ、更に、供給状態（ｂ）から出力停止に至る過程に於いて出力信号を同一周波数に維持して、高調波の発生を最低限度に抑圧するために必要となる。
【００４１】
以上の説明では、上記各構成部分をソフトウェアで構成するかハードウェアで構成するかについては、特に言及していない。即ち、各構成部分は、ソフトウェアで構成されても良いし、又は、個々にハードウェアとして構成されても良い。
【００４２】
以上説明したように、実施例１によれば、帰還ループ内の乗算器の係数を変更することによって、伝達関数の極を所定の原則に従って、設定並びに移動させることが可能になる。その結果、出力信号の発生過程、停止過程に於いても、その出力信号の周波数を安定出力時の周波数に維持することが可能になり高調波の発生を最低限度に抑制することができるという効果を得る。
【実施例２】
【００４３】
実施例２では、制御部２（図１）に換えてセレクタを備える。このセレクタは、乗算器の係数として予め算出されている複数個の係数中から所定の係数を選択して帰還ループ内の乗算器の係数を変更することによって実施例２のＩＩＲ型ディジタルフィルタを用いた信号発生器の出力信号を発生、供給、停止させる。かかる目的を達成するために実施例２のＩＩＲ型ディジタルフィルタを用いた信号発生器は、以下のように構成される。
【００４４】
図８は、実施例２の構成のブロック図である。
図に示すように、実施例２のＩＩＲ型ディジタルフィルタを用いた信号発生器は、加算器１、遅延器Ａ、遅延器Ｂ、乗算器Ａ、乗算器Ｂ、セレクタＡ、セレクタＢとを備える。
【００４５】
実施例１との相違点のみについて説明する。
セレクタＡは、乗算器Ａの係数として予め設定されている複数の設定値の内から所定の設定値を選択して乗算器Ａの係数変更を可能にする部分である。
セレクタＢは、乗算器Ｂの係数として予め設定されている複数の設定値の内から所定の設定値を選択して乗算器Ｂの係数変更を可能にする部分である。
他の構成部分は、全て実施例１と同様なので説明を省略する。
【００４６】
セレクタＡ及びセレクタＢの動作について説明する。
図９は、実施例２の出力信号説明図である。
実施例２のＩＩＲ型ディジタルフィルタを用いた信号発生器が出力信号を発生、供給、停止に至る状態を表している。
図の縦軸に出力レベルを表し、横軸にサンプリング周期に換算した時間を表している。
【００４７】
稼働開始点ｓ１で実施例２の信号発生器が稼働を開始して発生過程（ａ）に入る、セレクタＡ（図８）は装置外部からＳＥＬ信号を受け入れて係数Ａ１＝２．２を、セレクタＢ（図８）は装置外部からＳＥＬ信号を受け入れて係数Ａ２＝１．０８を、それぞれ選択する。こうすることによって伝達関数の極が共役複素根Ｚ１１、Ｚ１２（図６）に設定される。同時に加算器１（図１）は、Ｘ[ｎ]から初期値としてＢ０＝０．００９０１９を受け入れる。このとき共役複素根Ｚ１１、Ｚ１２は、単位円の外側に配置されているので、出力信号の振幅は徐徐に増加することになる。このＢ０と共役複素根Ｚ１１、Ｚ１２の値は、発生過程（ａ）に許容される時間長から適宜設定される。通常、許容される時間長が１００サンプリング周期前後の場合には、上記数値に設定することによって達成される。
【００４８】
時刻が、セレクタ変更点ｓ２（実測値１１３サンプリング周期近傍）に達すると、セレクタＡはセレクタＡは装置外部からＳＥＬ信号を受け入れて係数Ａ１＝１．９０を、セレクタＢは装置外部からＳＥＬ信号を受け入れて係数Ａ２＝１．０を、それぞれ選択する。こうすることによって伝達関数の極が共役複素根が共役複素根ＺＰ１、ＺＰ２、に変更され供給過程（ｂ）に入り所望の時間（図では実測値３５４サンプリング周期近傍）まで、出力信号の周波数Ｆ０が４００Ｈｚ、サンプリング周波数ＦＳが８０００Ｈｚである出力信号を安定供給する。
このとき、この共役複素根ＺＰ１及びＺＰ２は、Ｚ平面上の単位円上にある（図６）。
【００４９】
時刻が、セレクタ変更点ｓ３（実測値３５４サンプリング周期近傍）に達すると、セレクタＡはセレクタＡは装置外部からＳＥＬ信号を受け入れて係数Ａ１＝１．８０を、セレクタＢは装置外部からＳＥＬ信号を受け入れて係数Ａ２＝０．７２を、それぞれ選択する。こうすることによって関数の極は共役複素根Ｚ２１、Ｚ２２、に変更されて停止過程（ｃ）に入る。このとき共役複素根Ｚ２１、Ｚ２２は、単位円の内側に配置されているので、出力信号の振幅は徐徐に減衰し信号発生器は停止に至る。この共役複素根Ｚ２１、Ｚ２２の値は、停止過程（ｃ）に許容される時間長から適宜設定される。通常、許容される時間長が１００サンプリング周期前後の場合には、上記数値に設定することによって達成される。
【００５０】
このように、乗算器の係数として予め算出されている複数個の係数中から所定の係数を選択し、帰還ループ内の乗算器の係数を変更して出力信号を発生、供給、停止させるセレクタを備えることによって、簡単なハードウェア構成によって高調波の発生を最低限度に抑制して出力信号を発生、供給、停止させることができるという効果を得る。
【産業上の利用可能性】
【００５１】
本発明は、移動体通信システムに於けるクロック信号の再生器などに用いられる。
【図面の簡単な説明】
【００５２】
【図１】実施例１の構成のブロック図である。
【図２】伝達関数の極を表す図である。
【図３】差分方程式の実行数値例である。
【図４】差分方程式の実行波形例である。
【図５】極の算出結果を表す図である。
【図６】極の移動結果説明図である。
【図７】実施例１の出力信号説明図である。
【図８】実施例２の構成のブロック図である。
【図９】実施例２の出力信号説明図である。
【符号の説明】
【００５３】
１  加算器
２  制御部
Ａ、Ｂ  遅延器
Ａ、Ｂ  乗算器
【図１】
2004260807.tif 000003
【図２】
2004260807.tif 000004
【図３】
2004260807.tif 000005
【図４】
2004260807.tif 000006
【図５】
2004260807.tif 000007
【図６】
2004260807.tif 000008
【図７】
2004260807.tif 000009
【図８】
2004260807.tif 000010
【図９】
2004260807.tif 000011