(57)【要約】【課題】単位画素領域間の漏れ電流を遮断する不純物層と入射光の拡散を防止する光遮断膜で構成された画素隔離領域を有するイメージセンサを提供する。【解決手段】半導体基板と、該半導体基板の表面に入射される光を光電変換するための複数の単位画素領域と、隣接する単位画素領域間に位置する画素隔離領域で構成されたイメージセンサにおいて、前記画素隔離領域は隣接する単位画素領域間に注入され隣接する単位画素領域間で発生する漏れ電流を遮断する不純物領域と、該不純物領域の表面に形成され隣接する単位画素領域に入射光が拡散されることを防止するための光遮断膜と、を備えることを特徴とする。【選択図】図１
2004128350.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、該半導体基板の表面に入射される光を光電変換するための複数の単位画素領域と、隣接する単位画素領域間に位置する画素隔離領域とから構成されたイメージセンサにおいて、
前記画素隔離領域は、隣接する単位画素領域間に注入され隣接する単位画素領域間で発生する漏れ電流を遮断する不純物領域と、
前記不純物領域の表面に形成され隣接する単位画素領域に入射光が拡散されることを防止するための光遮断膜を備えることを特徴とするイメージセンサ。
【請求項２】
前記不純物領域は、半導体基板にｐ型またはｎ型不純物ドーピングによって形成されることを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記光遮断膜は不透明絶縁体よりなることを特徴とする請求項１に記載のイメージセンサ。
【請求項４】
前記光遮断膜はシリコン酸化膜であることを特徴とする請求項３に記載のイメージセンサ。
【請求項５】
前記光遮断膜は不透明高分子樹脂であることを特徴とする請求項３に記載のイメージセンサ。
【請求項６】
前記単位画素領域はＣＭＯＳ型半導体で構成されることを特徴とする請求項１に記載のイメージセンサ。
【請求項７】
前記単位画素領域はＣＣＤ型半導体で構成されることを特徴とする請求項１に記載のイメージセンサ。
【請求項８】
前記単位画素領域は、
半導体基板の上部に形成されている酸化膜と、
該酸化膜の上部に形成されるゲート電極と、
該ゲート電極に一定間隔離隔されその一方に位置し、上部に界面を有し半導体基板内に形成されるフォトダイオードｎ型領域と、
前記ゲート電極に一定間隔離隔され他の一方に位置し、上部に界面を有し半導体基板内に形成される浮游拡散領域であるｎ型領域とからなる単位画素を多数個含むＮＭＯＳ型半導体で構成されることを特徴とする請求項１に記載のイメージセンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は単位画素隔離構造を有するイメージセンサに係り、さらに詳しくは単位画素領域間の漏れ電流を遮断する不純物層と入射光の拡散を防止する光遮断膜で構成された画素隔離領域を有するイメージセンサに関する。
【０００２】
【従来の技術】
イメージセンサ（ｉｍａｇｅ　ｓｅｎｓｏｒ）とは一次元または二次元以上の光学情報を電気信号に変換する装置である。イメージセンサの種類は撮像管と固体撮像素子とに大別される。撮像管はテレビを中心にして画像処理技術を駆使した計測、制御、認識などに幅広く使われ応用技術が発展されている。
【０００３】
一方、販売されている固体撮像素子としてはＣＣＤ（Ｃｈａｒｇｅｄ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）とＣＭＯＳ型の２種類がある。
ＣＭＯＳイメージセンサはＣＭＯＳ製造技術を用いて光学的イメージを電気的信号に変換させる素子であって、画素数ほどＭＯＳトランジスタを作り、これを用いて順次に出力を検出するスイッチング方式を採用している。ＣＭＯＳセンサは従来のイメージセンサとして幅広く多用されているＣＣＤイメージセンサに比べて駆動方式が簡便であり多様なスキャニング方式の具現が可能であり、信号処理回路を単一チップに作製できて製品の小型化が可能になるだけではなく、互換性のＣＭＯＳ技術を使用するため製造コストを節減することができ、電力消耗を省ける長所を持っている。このような長所のため、近年はＣＣＤイメージセンサよりもＣＭＯＳイメージセンサが一層多用されている。
【０００４】
図４はＣＭＯＳイメージセンサの構成を示す。参照符号１０は画素隔離領域、１２はフォトダイオード（Ｐｈｏｔｏ　Ｄｉｏｄｅ）、１４はゲート電極を示す。
同図を参照すれば、ＣＭＯＳイメージセンサはフォトダイオード（Ｐｈｏｔｏ　Ｄｉｏｄｅ）１２とゲート電極１４を含む単位画素領域が隣り合ってアレイされており、これらの間に画素隔離領域１０が配置される。単位画素領域は入射光を電気的信号に変換する機能を果たすもので、イメージセンサは複数の単位画素領域の集合体である。このような単位画素領域の数によって電気的信号に変った画像の解像度が決まる。従って、解像度を高めるためには複数の単位画素領域が隣り合ってアレイされ、隣接する単位画素領域間の電気的絶縁のために隣接する単位画素領域間に画素隔離領域１０を配置する。
【０００５】
前記画素隔離領域１０を生成するために従来はＬＯＣＯＳ（ｌｏｃａｌ　ｏｘｉｄａｔｉｏｎ　ｏｆ　ｓｉｌｉｃｏｎ）またはＳＴＩ（ｓｈａｌｌｏｗ　ｔｒｅｎｃｈ　ｉｓｏｌａｔｉｏｎ）工程を用いた。そのうち、特に製造工程が比較的に簡単なＬＯＣＯＳ工程を主に用いるが、ＬＯＣＯＳ工程は熱酸化工程によって酸化膜を露出し酸化膜を成長させる工程である。
図５（Ａ）ないし図５（Ｄ）は従来の画素隔離領域を生成するためのＬＯＣＯＳ工程を示す。
【０００６】
同図を参照すれば、まずシリコン基板にシリコン酸化膜（ＳｉＯ２）とシリコン窒化膜（Ｓｉ３Ｎ４）を形成する（図５（Ａ））。そして、生成しようとする画素隔離領域を除いた部分にプラズマ装置を用いたドライエッチング（ｄｒｙ　ｅｔｃｈｉｎｇ）によってシリコン窒化膜（Ｓｉ３Ｎ４）を除去し局部的にシリコン酸化膜（ＳｉＯ２）を露出させる（図５（Ｂ））。
【０００７】
シリコン窒化膜（Ｓｉ３Ｎ４）が除去され局部的にシリコン酸化膜（ＳｉＯ２）が露出された後、高温の熱処理工程を通して露出されたシリコン酸化膜（ＳｉＯ２）を膨張させる（図５（Ｃ））。
シリコン酸化膜（ＳｉＯ２）を膨張させる工程が完了されれば、プラズマ装置を用いたドライエッチング（ｄｒｙ　ｅｔｃｈｉｎｇ）によって残されているシリコン窒化膜（Ｓｉ３Ｎ４）を除去する（図５（Ｄ））。このように前述した工程を通して隣り合ってアレイされる単位画素領域間に画素隔離領域を生成する。
【０００８】
ところが、前述したＬＯＣＯＳ工程によれば、シリコン窒化膜（Ｓｉ３Ｎ４）を除去するために反復的にプラズマエッチングを使用する。しかし前記プラズマの高い温度はエッチング時前記シリコン基板を損傷させ、結局イメージセンサに白色傷を引き起こす。
このようなＬＯＣＯＳ工程の問題点を解決するために多くの発明が出願されている。特に韓国特許公開公報第２０００−６４４３０号によれば、単位画素領域間に素子分離用不純物層をイオン注入したＣＭＯＳイメージセンサを開示している。
【０００９】
また、韓国特許公開公報第２０００−５１３００号によれば、素子分離膜の下部に不純物層を形成して素子分離を行なう発明を開示している。
ところが、前記開示された発明によって画素隔離領域を生成すれば隣接する単位画素領域間の電気的絶縁は達成できるが、入射光が隣接する単位画素領域に拡散されることが防止できない。
【００１０】
【発明が解決しようとする課題】
本発明は前述したような問題点を解決するために案出されたもので、その目的はプラズマエッチングによるシリコン基板の損傷を減らし入射光が隣接する単位画素領域に拡散されることを防止する画素隔離領域を有するイメージセンサを提供するところにある。
【００１１】
本発明の他の目的及び長所は後述され、本発明の実施によって分かるだろう。また、本発明の目的及び長所は特許請求の範囲に示した手段及び組み合わせによって実現できる。
【００１２】
【課題を解決するための手段】
前述したような目的を達成するために本発明に係るイメージセンサは、半導体基板と、該半導体基板の表面に入射される光を光電変換するための複数の単位画素領域と、隣接する単位画素領域間に位置する画素隔離領域で構成されたイメージセンサにおいて、前記画素隔離領域は隣接する単位画素領域間に注入され隣接する単位画素領域間で発生する漏れ電流を遮断する不純物領域と、該不純物領域の表面に形成され隣接する単位画素領域に入射光が拡散されることを防止するための光遮断膜を含む。
【００１３】
前記光遮断膜は不透明絶縁体であってシリコン酸化膜（ＳｉＯ２）または高分子樹脂（ｒｅｓｉｎ）などが使用できる。
また、前記不純物領域は半導体基板タイプによってｐ型またはｎ型不純物ドーピングによってなされる。
前記画素隔離領域はＣＣＤ、ＣＭＯＳ型のイメージセンサだけではなく光を集積し電気的信号に出力する全てのイメージセンサに適用可能である。
【００１４】
【発明の実施の形態】
以下、添付した図面に基づき本発明の望ましい実施例を詳述する。ここで、本明細書及び特許請求の範囲に使用された用語や単語は辞典的な意味に限定して解釈されるものではない。すなわち、発明者自身による発明を最善の方法で説明するという原則に基づいて解釈されるべきである。
【００１５】
従って、本明細書に記載された実施例と図面に示された構成は本発明の最も望ましい一実施例に過ぎず、本発明の技術的な思想を全て代弁することではないため、本出願時点においてこれらを代替できる多様な均等物と変形例がありうることを理解すべきである。
図１は本発明の望ましい実施例によって生成された画素隔離領域を含むイメージセンサを示す。図面の参照符号４２は単位画素領域、４４は不純物領域、４６は光遮断膜を示す。
【００１６】
不純物領域４４はｐ型またはｎ型不純物であって、半導体基板タイプによってイオン注入され形成されるもので、単位画素領域４２間の漏れ電流を遮断するよう働く。また、光遮断膜４６は前記不純物領域に接触して形成され、単位画素領域４２に入射した光が隣接する単位画素領域４２に拡散されることを防止する機能を果たす。すなわち、従来は不純物を半導体基板に注入して隣接する単位画素領域４２間に電気的絶縁目的を達成したが、隣接する単位画素領域４２に入射光が拡散されることを遮断できなかった。しかし、本発明は前述した光遮断膜を不純物領域４４の上部に形成することによって入射光が隣接する単位画素領域４２に拡散されることを遮断することができる。
【００１７】
前記不純物領域４４と光遮断膜４６を含む画素隔離領域は既存に一般的に使用したＣＣＤ、ＣＭＯＳなどのイメージセンサでだけではなく、光を集積して電気的信号に出力する全てのイメージセンサで使用可能である。特に、本願と同日付けで本発明者によって出願されたＮＭＯＳイメージセンサでも同じく使用可能である。
【００１８】
図２（Ａ）ないし図２（Ｅ）は本発明の望ましい実施例による不純物領域と光遮断膜を有する画素隔離領域を生成する工程を示す。前記工程によってプラズマエッチングによるシリコン基板の損傷を最小化にさせうる。
同図を参照すれば、まずシリコン基板に単位画素領域間の漏れ電流を遮断する不純物領域をイオン注入する（図２（Ａ））。前記不純物層はシリコン基板のタイプによってｐ型またはｎ型不純物が使われる。
【００１９】
不純物層のイオン注入が完了されれば、図２（Ｂ）に示した通り、シリコン酸化膜（ＳｉＯ２）とシリコン窒化膜（Ｓｉ３Ｎ４）をシリコン基板上に形成する。この際、シリコン酸化膜（ＳｉＯ２）は既存のＬＯＣＯＳ工程におけるシリコン酸化膜（ＳｉＯ２）より厚く形成することが望ましい。
酸化膜（ＳｉＯ２）と窒化膜（Ｓｉ３Ｎ４）が形成されれば、生成しようとする画素隔離領域を除いた残り領域についてプラズマ装置などを用いたドライエッチング（ｄｒｙ　ｅｔｃｈｉｎｇ）を施して局部的にシリコン窒化膜（Ｓｉ３Ｎ４）を除去する（図２（Ｃ））。
【００２０】
前記工程においてＬＯＣＯＳ工程と同様に高温のプラズマエッチングを施すが、シリコン基板上に厚く存在するシリコン酸化膜（ＳｉＯ２）の緩衝作用によってシリコン基板の損傷を防止することができる。
シリコン窒化膜（Ｓｉ３Ｎ４）のエッチングが完了すれば、図２（Ｄ）に示した通り、局部的に存在するシリコン窒化膜（Ｓｉ３Ｎ４）をマスクにしてシリコン酸化膜（ＳｉＯ３）を除去する。前記シリコン酸化膜（ＳｉＯ２）の除去は化学薬品によるウェットエッチング（ｗｅｔ　ｅｔｃｈｉｎｇ）を使用することができる。
【００２１】
ウェットエッチングによって画素隔離領域を除いた残りシリコン基板が露出されれば、本発明の画素隔離領域の製造工程は仕上る。それから前記露出されたシリコン基板を保護する酸化膜をさらに形成することも可能である（図２（Ｅ））。
前記工程に基づき生成された画素隔離領域はシリコン基板にイオン注入で形成されたｐ型またはｎ型不純物領域と前記シリコン基板上に形成された光遮断膜で構成される。
【００２２】
本実施例では前記光遮断膜をシリコン酸化膜（ＳｉＯ２）とシリコン窒化膜（Ｓｉ３Ｎ４）で生成したが、工程の変更を通して高分子樹脂（ｒｅｓｉｎ）層のような不透明絶縁層にすることも可能である。
図３（Ａ）ないし図３（Ｃ）は本発明の望ましい実施例によって単位画素領域に使用される多様なイメージセンサを例示する。
【００２３】
図３（Ａ）は単位画素領域に使用されるＣＭＯＳ型のイメージセンサを示す。
同図を参照すれば、ＣＭＯＳ型の単位画素領域は半導体基板の上部に形成されている酸化膜５２、一定深さで半導体基板内に形成されているフォトダイオードｎ領域５４、該フォトダイオードｎ領域の上部に位置し界面を有するフォトダイオード表面ｐ領域５６、一定間隔で離隔され界面を有し半導体基板内に位置した浮游拡散領域５８、該浮游拡散領域５８と前記フォトダイオード領域５４、５６の間の半導体基板上に位置したゲート電極５９で構成されている。
【００２４】
ＣＭＯＳ型の単位画素領域は入射された光を前記フォトダイオードｎ領域５４で光電変換して信号電荷を生成し、前記フォトダイオード表面ｐ領域５６を経て浮游拡散領域５８で増幅された後電圧信号に変換して出力される。
通常、ゲート電極５９は下記の浮游拡散領域５８及びフォトダイオード５４、５６と整列された構造よりなっており、ゲート電極は主にドーピングされた多結晶シリコンで形成される。
【００２５】
図３（Ｂ）は単位画素領域に使用されるＣＣＤ型のイメージセンサを示す。
同図を参照すれば、前記ＣＣＤ型の単位画素領域は半導体基板の上部に形成されている酸化膜６２、一定深さで半導体基板内に形成されているフォトダイオードｎ領域６４、前記フォトダイオードｎ領域６４上に位置し界面を有するフォトダイオード表面ｐ領域６６、一定間隔で離隔され界面を有し半導体基板内に位置した浮游拡散領域６８、該浮游拡散領域６８の上部の半導体基板上に位置したゲート電極６９及び前記フォトダイオードｎ領域６４、フォトダイオード表面ｐ領域６６、浮游拡散領域６８を含んでいるｐ型ウェル領域６３で構成されている。
【００２６】
ＣＣＤ型イメージセンサは入射された光を前記フォトダイオードｎ領域６４で光電変換して信号電荷を生成し、前記フォトダイオード表面ｐ領域６６を経て、ｐ型ウェル領域６３を水平に横切って、浮游拡散領域６８で増幅された後電圧信号に変換して出力される。通常、ゲート電極６９は下記の浮游拡散領域６８とオーバーラップされた構造からなっており、ドーピングされた多結晶シリコンで形成される。
【００２７】
図３（Ｃ）は単位画素領域に使用されるＮＭＯＳ型のイメージセンサを示す。
同図を参照すれば、半導体基板の上部に形成されている酸化膜７２、該酸化膜の上部に形成されたゲート電極７９、該ゲート電極７９に一定間隔離隔されその一方に位置し、上部に界面を有し半導体基板内に形成されるフォトダイオードｎ型領域７４及び前記ゲート電極７９に一定間隔離隔され他の一方に位置し上部に界面を有し半導体基板内に形成される浮游拡散領域であるｎ型領域７８で構成されている。
【００２８】
ＮＭＯＳ型イメージセンサの具体的な動作過程は本発明と同日付けで同一発明者によって出願された発明に開示されているため詳しい説明は省く。
以上のように本発明の画素隔離領域はＣＣＤ型、ＣＭＯＳ型のイメージセンサだけではなく、光を集積し電気的信号に出力する全てのイメージセンサに適用可能である。
【００２９】
以上のように、本発明はたとえ限られた実施例及び図面によって説明されたとしても、本発明はこれに限らず本発明の属する技術分野において通常の知識を有する者にとって本発明の技術思想と特許請求の範囲の均等範囲内で多様な改変及び変形が可能であることは勿論である。
【００３０】
【発明の効果】
以上述べた通り、本発明によればシリコン窒化膜（Ｓｉ３Ｎ４）を除去するためのプラスマエッチング時シリコン酸化膜（ＳｉＯ２）の緩衝作用によってシリコン基板の損傷を防止することができる。また、入射光が拡散されることを効率よく遮断する光遮断膜を別に具備することによってイメージセンサの機能を向上させることができる。
【図面の簡単な説明】
【図１】図１は本発明の望ましい実施例によって画素を隔離させたイメージセンサの構成図である。
【図２】図２（Ａ）ないし（Ｅ）は本発明の望ましい実施例による画素隔離工程を示す図である。
【図３】図３（Ａ）ないし（Ｃ）は本発明の望ましい実施例による単位画素領域の構成図である。
【図４】図４は従来のＣＭＯＳイメージセンサの構成図である。
【図５】図５（Ａ）ないし（Ｄ）は従来の画素隔離工程であるＬＯＣＯＳ工程を示す図である。
【符号の説明】
１０　：　画素隔離領域
１２　：　フォトダイオード（ｐｈｏｔｏ　ｄｉｏｄｅ）
１４　：　ゲート電極
４２　：　単位画素領域
４４　：　不純物領域
４６　：　光遮断膜
５２、６２、７２　：　酸化膜
５４、６４、７４　：　フォトダイオードｎ領域
５６、６６　：　フォトダイオード表面ｐ領域
５８、６８、７８　：　浮游拡散領域
５９、６９、７９　：　ゲート電極
６３　：　ｐ型ウェル領域
【図１】
2004128350.tif 000003
【図２】
2004128350.tif 000004
【図３】
2004128350.tif 000005
【図４】
2004128350.tif 000006
【図５】
2004128350.tif 000007