(57)【要約】【課題】　プリント基板、セラミック基板、フレキシブルシート等が支持基板として半導体素子が実装された半導体装置がある。しかしこれらの支持基板は、本来必要でなく余分な材料である。しかも支持基板の厚みが、半導体装置を大型化にする問題もあった。【解決手段】　第１の導電路５１Ａは、半導体素子５２Ａよりも低く形成され、導電路５１、半導体素子５２が絶縁性樹脂５０に支持されて半導体装置が実現されている。従って金属細線５５Ａの頂部を低くでき、半導体装置５３の厚みを薄くすることができる。【選択図】　図１
2004048077.tif 000002
【特許請求の範囲】
【請求項１】
導電箔を用意する工程と、
　形成予定の導電路の間および半導体素子が配置される領域に対応する前記導電箔に、前記導電箔の厚みよりも浅い溝を形成する工程と、
　前記溝に前記半導体素子を固着し、前記半導体素子の電極と所望の前記導電路とを金属細線により電気的に接続する工程と、
　前記導電路上に受動素子を電気的に接続する工程と、
　前記半導体素子、前記受動素子および前記金属細線を被覆し、前記溝に充填されるように絶縁性樹脂でモールドする工程と、
　前記導電箔の裏面から前記導電箔を除去することにより、前記導電路同士を電気的に分離する工程とを具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体素子が載置された領域の前記導電箔を残存させて、前記導電路導同士を電気的に分離させることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記半導体素子が載置された領域の前記導電箔を除去して、前記導電路導同士を電気的に分離させることにより、前記半導体素子の裏面が前記絶縁性樹脂から露出することを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、半導体装置の製造方法に関し、特に薄型の半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
　従来、電子機器にセットされる半導体装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
　例えば、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置１は、図２４のように、プリント基板ＰＳに実装される。
【０００４】
　またこのパッケージ型半導体装置１は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
　しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
　そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
　図２５は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
　このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
　前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
　また前記ＣＳＰ６は、図２４のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
　そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
　つぎに、このＣＳＰの製造方法を図２６および図２７を参照しながら説明する。尚、図２７では、中央のガラエポ／フレキ基板と題するフロー図を参照する。
【００１３】
　まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する。（以上図２６Ａを参照）
　続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い（以上図２６Ｂを参照）
　続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される。（以上図２６Ｃを参照）
　更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＮｉメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１４】
　最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している。（以上図２６Ｄを参照）
　そして必要により、ダイシングして個々の電気素子として分離している。図２６では、ガラスエポキシ基板５に、トランジスタチップＴが一つしか設けられていないが、実際は、トランジスタチップＴがマトリックス状に多数個設けられている。そのため、最後にダイシング装置により個別に分離されている。
【００１５】
　以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１６】
　一方、セラミック基板を採用した製造方法を図２７左側のフローに示す。支持基板であるセラミック基板（グリーンシート）を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図２６の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【特許文献１】特開２００１−３３９１５１号公報（第１頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１７】
　図２５に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する電気回路素子を提供するのは難しかった。
【００１８】
　また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００１９】
　そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、半導体装置として厚くなり、小型化、薄型化、軽量化に限界があった。
【００２０】
　更に、接続手段である金属細線１２の頂部は、トランジスタチップＴよりも高くなり、その分半導体装置６として厚くなってしまう問題もあった。
【００２１】
　またガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【００２２】
　図２８は、ガラスエポキシ基板、セラミック基板または金属基板等に形成されたパターン図を示すものである。このパターンは、一般にＩＣ回路が形成されており、トランジスタチップ２１、ＩＣチップ２２、チップコンデンサ２３および／またはチップ抵抗２４が実装されている。このトランジスタチップ２１やＩＣチップ２２の周囲には、配線２５と一体となったボンディングパッド２６が形成され、金属細線２８を介してチップ２１、２２とボンディングパッド２６が電気的に接続されている。また配線２９は、外部リードパッド３０と一体となり形成されている。これらの配線２５、２９は、基板の中を曲折しながら延在され、必要によってはＩＣチップの中で一番細く形成されている。従って、これらの細い配線は、基板との接着面積が非常に狭く、配線が剥がれたり、反ったりする問題があった。またボンディングパッド２６は、パワー用のボンディングパッドと小信号用のボンディングパッドがあり、特に小信号用のボンディングパッドは、接着面積が小さく、膜剥がれの原因となっていた。
【００２３】
　更には、外部リードパッド３０には、外部リードが固着されるが、外部リードに加えられる外力により、外部リードパッド３０が剥がれる問題もあった。
【課題を解決するための手段】
【００２４】
　本発明は、前述した多くの課題に鑑みて成され、分離溝で電気的に分離された複数の導電路と、前記導電路と半導体素子の電極とを接続する金属細線と、前記半導体素子を被覆し且つ前記導電路間の前記分離溝に充填され前記導電路の裏面と前記半導体素子の裏面を露出して一体に支持する絶縁性樹脂とを備えることで解決するものである。
【００２５】
　また分離溝で電気的に分離された複数の導電路と、前記導電路と半導体素子の電極とを接続する金属細線と、前記半導体素子を被覆し且つ前記導電路間の前記分離溝に充填され、前記導電路の裏面と前記半導体素子の裏面に形成された導電被膜を露出して一体に支持する絶縁性樹脂とを備えることで解決するものである。
【００２６】
　更には、分離溝で電気的に分離された複数の導電路と、第１の導電路上に固着された半導体素子と、前記半導体素子の電極と第２の導電路とを接続する金属細線と、前記半導体素子を被覆し且つ前記導電路間の前記分離溝に充填され前記導電路の裏面を露出して一体に支持する絶縁性樹脂とを備え、
　前記第２の導電路よりも前記第１の導電路の高さを低く形成することで解決するものである。
【００２７】
　本構造により、構成要素を最小限にし、更には金属細線の頂部を低く設定できるので、従来の課題を解決することができる。
【００２８】
　また導電箔を用意し、形成予定の導電路の間および半導体素子が配置される領域に対応する前記導電箔に、前記導電箔の厚みよりも浅い溝を形成し、
　半導体素子が配置される前記溝に前記半導体素子を固着し、前記半導体素子の電極と所望の前記導電路とを金属細線により電気的に接続し、
　前記半導体素子および前記金属細線を被覆し、前記溝に充填されるように絶縁性樹脂でモールドし、
　前記形成予定の導電路を分離することで解決するものである。
【００２９】
　また導電箔を用意し、形成予定の導電路の間および半導体素子が配置される領域に対応する前記導電箔に、前記導電箔の厚みよりも浅い溝をエッチングにより形成し、前記エッチングにより前記形成予定の導電路に前記導電箔と異なる材料によりひさしを形成し、
　半導体素子が配置される溝に前記半導体素子を固着し、前記半導体素子の電極と所望の前記導電路とを金属細線により電気的に接続し、
　前記半導体素子および前記金属細線を被覆し、前記溝に充填されるように絶縁性樹脂でモールドし、
　前記形成予定の導電路を分離することで解決するものである。
【００３０】
　本製造方法により、スルーホールを不要にできると同時に、導電箔を支持基板且つ導電路となるように活用し、構成要素を最小限にし、且つ導電路が前記絶縁性樹脂から抜けない構造としている。しかも溝を形成することにより金属細線の頂部を低く設定できるため、半導体装置としての厚みを薄くすることができる。
【００３１】
　更には、導電路の表面にひさしを形成し、このひさしを被覆し且つ分離溝に充填される絶縁性樹脂により、導電路の抜けを防止している。
【発明の効果】
【００３２】
　以上の説明から明らかなように、本発明では、半導体素子、導電路および絶縁性樹脂の必要最小限で構成され、資源に無駄のない半導体装置となる。よって完成するまで余分な構成要素が無く、コストを大幅に低減できる半導体装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、更には半導体素子の裏面が他の導電路の表面よりも低くなるように設定することで、半導体装置の薄型化が可能になり、小型化および軽量化された半導体装置を実現できる。更には、反りや剥がれの現象が顕著である配線は、絶縁性樹脂に埋め込まれて支持されるため、これらの問題を解決することができる。
【００３３】
　また導電路の裏面のみを絶縁性樹脂から露出しているため、導電路の裏面が直ちに外部との接続に供することができ、図２６の如き従来構造の裏面電極およびスルーホールを不要にできる利点を有する。
【００３４】
　しかも半導体素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接導電路に固着されていたり、半導体素子の裏面が露出されているため、半導体素子から発生する熱を導電路を介して直接実装基板に熱を伝えることができる。特にこの放熱により、パワー素子の実装も可能となる。
【００３５】
　また導電路の表面にひさしが形成できるため、アンカー効果を発生させることができ、導電路、特に配線の反り、抜けを防止することができる。
【００３６】
　また本発明の半導体装置の製造方法では、導電箔自体を支持基板として機能させ、分離溝の形成時あるいは半導体素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電路として分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、半導体素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来半導体装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電路が絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い半導体装置が形成できるメリットもある。
【００３７】
　またスルーホールの形成工程、導体の印刷工程（セラミック基板の場合）等を省略できるので、従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【００３８】
　次に導電路を個々に分離せずに取り扱えるため、後の絶縁性樹脂の被覆工程に於いて、作業性が向上する特徴も有する。
【００３９】
　最後に本半導体装置を支持基板として活用し、露出している導電路に半導体素子を実装できるため、高機能な基板モジュールが実現できる。特に本半導体装置を支持基板とし、この上に素子として本半導体装置を実装すれば、基板モジュールとして更に軽量で薄いものが実現できる。
【発明を実施するための最良の形態】
【００４０】
　　半導体装置を説明する第１の実施の形態
　まず本発明の半導体装置について図１を参照しながらその構造について説明する。
【００４１】
　図１には、絶縁性樹脂５０に支持された第１の導電路５１Ａと、絶縁性樹脂５０に埋め込まれた第２の導電路５１Ｂ、第３の導電路５１Ｃを有し、前記第１の導電路５１Ａ上には半導体素子５２が固着されて成る半導体装置５３が示されている。
【００４２】
　本構造は、半導体素子５２Ａ、回路素子５２Ｂ、複数の導電路５１Ａ、５１Ｂ、５１Ｃと、この導電路５１Ａ、５１Ｂ、５１Ｃを支持したり、埋め込んだりする絶縁性樹脂５０の３つの材料で構成され、導電路５１間には、この絶縁性樹脂５０で充填された分離溝５４が設けられる。
【００４３】
　絶縁性樹脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。また導電路５１としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【００４４】
　また半導体素子５２Ａの接続手段は、金属細線５５Ａ、半田等のロウ材またはＡｇペーストや導電材料等の導電被膜５５Ｃである。またチップ抵抗、チップコンデンサ等の回路素子５２Ｂは、半田５５Ｂが選択される。
【００４５】
　また半導体素子５２Ａと第１の導電路５１Ａとの固着は、電気的接続が不要であれば、絶縁性接着剤が選択され、また電気的接続が必要な場合は、導電材料５５Ｃが採用される。ここでこの導電材料は、少なくとも一層あればよい。
【００４６】
　この導電材料５５Ｃとして考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキまたは導電ペーストの焼結等により被覆される。
【００４７】
　例えばＡｇは、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導電路５１Ａに被覆することによってチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。ここで、前記導電被膜は複数層に積層された導電被膜の最上層に形成されても良い。例えば、Ｃｕの導電路５１Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆されたものが形成できる。尚、これら導電被膜の種類、積層構造は、これ以外にも多数あるが、ここでは省略をする。
【００４８】
　本半導体装置は、導電路５１を封止樹脂である絶縁性樹脂５０で支持しているため、支持基板が不要となり、導電路５１、半導体素子５２、回路素子５２Ｂおよび絶縁性樹脂５０で構成される。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の半導体装置の導電路は、支持基板で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本半導体装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型で安価となる特徴を有する。
【００４９】
　また前記構成の他に、半導体素子５２Ａ、回路素子５２Ｂを被覆し且つ前記導電路５２間の前記分離溝５４に充填されて一体に支持する絶縁性樹脂５０を有している。
【００５０】
　この導電路５１間は、分離溝５４となり、ここに絶縁性樹脂５０が充填されることで、お互いの絶縁がはかれるメリットを有する。
【００５１】
　また、半導体素子５２Ａ、回路素子５２Ｂを被覆し且つ導電路５１間の分離溝５４に充填され導電路５１の裏面を露出して一体に支持する絶縁性樹脂５０を有している。
【００５２】
　この導電路の裏面を露出する点は、本発明の特徴の一つである。導電路の裏面が外部との接続に供することができ、図２５の如き従来構造のスルーホールＴＨを不要にできる特徴を有する。
【００５３】
　しかも半導体素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接第１の導電路５１Ａに固着されている場合、第１の導電路５１Ａの裏面が露出されてため、半導体素子５２Ａから発生する熱を第１の導電路５１Ａを介して実装基板に伝えることができる。特に放熱により、駆動電流の上昇等の特性改善が可能となる半導体チップに有効である。
【００５４】
　また半導体素子５２Ａの裏面は、これを固着する導電路５１Ａ以外の導電路５１Ｂ、５１Ｃの表面よりも低く設定されている。こうすることにより半導体素子５２Ａの表面を低くでき、半導体素子５２Ａと導電路５１Ｂとを接続する金属細線５５Ａの頂部を低く設定できる。図面では、回路素子５２Ｂの方が金属細線５５Ａの頂部よりも高いため、絶縁性樹脂５０の厚みは、回路素子５２Ｂで決定されるが、回路素子５２Ｂの厚みが薄く、金属細線５５Ａの頂部が回路素子５２Ｂよりも高い場合、絶縁性樹脂５０の厚みは金属細線５５Ａで決定される。従ってこの場合、金属細線５５Ａの頂部が低くなる分、半導体装置５３の厚みを薄くすることもできる。
【００５５】
　一方、図１Ｃは、半導体素子５２Ａの裏面に形成された導電被膜５５Ｃが露出されるまで、裏面を研磨したものである。この場合、本半導体装置は、分離溝５４の裏面と導電路５１の裏面は、実質一致している構造となっている。本構造は、図２５に示す裏面電極１０、１１の段差が設けられないため、半導体装置５３をそのまま水平に移動できる特徴を有する。
　　半導体装置を説明する第２の実施の形態
　次に図２に示された半導体装置５３を説明する。
【００５６】
　本構造は、導電路５１として配線Ｌ１〜Ｌ３が形成されており、それ以外は、図１の構造と実質同一である。よってこの配線Ｌ１〜Ｌ３について説明する。
【００５７】
　前述したように、ＩＣ回路には、小規模の回路から大規模な回路まである。しかしここでは、図面の都合もあり、小規模な回路を図２Ａに示す。この回路は、オーディオの増幅回路に多用され、差動増幅回路とカレントミラー回路が接続されたものである。前記差動増幅回路は、図２Ａの如く、ＴＲ１とＴＲ２で構成され、前記カレントミラー回路は、ＴＲ３とＴＲ４で主に構成されている。
【００５８】
　図２Ｂは、図２Ａの回路を本半導体装置として実現した時の平面図であり、図２Ｃは、図２ＢのＡ−Ａ線に於ける断面図、図２Ｄは、Ｂ−Ｂ線に於ける断面図である。図２Ｂの左側には、ＴＲ１とＴＲ３が実装されるダイパッド５１Ａが設けられ、右側にはＴＲ２とＴＲ４が実装されるダイパッド５１Ｄが設けられている。このダイパッド５１Ａ、５１Ｄの上側には、外部接続用の電極５１Ｂ、５１Ｅ〜５１Ｇが設けられ、下側には、５１Ｃ、５１Ｈ〜５１Ｊが設けられている。尚、Ｂ、Ｅは、ベース電極、エミッタ電極を示すものである。そしてＴＲ１のエミッタとＴＲ２のエミッタが共通接続されているため、配線Ｌ２が電極５１Ｅ、５１Ｇと一体となって形成されている。またＴＲ３のベースとＴＲ４のベース、ＴＲ３のエミッタとＴＲ４のエミッタが共通接続されているため、配線Ｌ１が電極５１Ｃ、５５Ｊと一体となって設けられ、配線Ｌ３が電極５５Ｈ、５５Ｉと一体となって設けられている。
【００５９】
　この配線Ｌ１〜Ｌ３は、特徴を有し、図２８で説明すれば、配線２５、配線２９がこれに該当するものである。この配線は、本回路装置の集積度により異なるが、幅は、２５μｍ〜と非常に狭いものである。尚、この２５μｍの幅は、ウェットエッチングを採用した場合の数値であり、ドライエッチングを採用すれば、この幅は更に狭くできる。
【００６０】
　図２Ｄからも明らかなように、配線Ｌ１を構成する導電路５１Ｋは、絶縁性樹脂５０に配線が埋め込まれているため、図２４〜図２６の様に、たんに支持基板に配線が貼り合わされているのとは異なり、配線５１Ｋの抜け、反りを防止することが可能となる。特に、後述する製造方法から明らかな様に、配線５１Ｋの側面が粗面で成る事、表面にひさしが形成されている事等により、アンカー効果が発生し、絶縁性樹脂から前記導電路が抜けない構造となる。尚ひさしを有する構造は、図８に於いて説明する。
【００６１】
　また外部接続用の電極５１Ｂ、５１Ｃ、５５１Ｅ〜５１Ｊは、前述したとおり絶縁性樹脂で埋め込まれているため、ここに固着された外部リードから外力が加わっても、剥がれずらい構造となる。ここで抵抗Ｒ１とコンデンサＣ１は、省略されているが、導電路に実装しても良い。また後の実装構造の実施の形態に於いて説明するが、本回路装置の裏面に実装しても良いし、実装基板側に実装しても良い。
　　半導体装置を説明する第３の実施の形態
　次に図８に示された半導体装置５６を説明する。
【００６２】
　本構造は、導電路５１Ｂ、５１Ｃの表面に導電被膜５７が形成されており、それ以外は、図１の構造と実質同一である。よってこの導電被膜５７について説明する。
【００６３】
　第１の特徴は、導電路や半導体装置の反りを防止するするために導電被膜５７を設ける点である。
【００６４】
　一般に、絶縁性樹脂と導電路材料（以下第１の材料と呼ぶ。）の熱膨張係数の差により、半導体装置自身が反ったり、また導電路が湾曲したり剥がれたりする。また導電路５１の熱伝導率が絶縁性樹脂の熱伝導率よりも優れているため、導電路５１の方が先に温度上昇して膨張する。そのため、第１の材料よりも熱膨張係数の小さい第２の材料を被覆することにより、導電路の反り、剥がれ、半導体装置の反りを防止することができる。特に第１の材料としてＣｕを採用した場合、第２の材料としてはＡｕ、ＮｉまたはＰｔ等が良い。Ｃｕの膨張率は、１６．７×１０−６（１０のマイナス６乗）で、Ａｕは、１４×１０−６、Ｎｉは、１２．８×１０−６、Ｐｔは、８．９×１０−６である。
【００６５】
　第２の特徴は、第２の材料によりアンカー効果を持たせている点である。第２の材料によりひさし５８が形成され、しかも導電路５１と被着したひさし５８が絶縁性樹脂５０に埋め込まれているため、アンカー効果を発生し、導電路５１Ｂ、５１Ｃの抜けを防止できる構造となる。
【００６６】
　以上、半導体装置としてトランジスタチップ５２Ａと回路素子である受動素子５２Ｂが実装された半導体装置で説明してきたが、本発明は、一つの半導体チップが封止されて構成された半導体装置、図２１の如く、ＣＳＰ等のフェイスダウン型の素子が実装された半導体装置、または図２２の如くチップ抵抗、チップコンデンサ等の受動素子が封止された半導体装置でも実施できる。更には、２つの導電路間に金属細線を接続し、これが封止されたものでも良い。これはフューズとして活用できる。
　　半導体装置の製造方法を説明する第１の実施の形態
　次に図３〜図７および図１を使って半導体装置５３の製造方法について説明する。
【００６７】
　まず図３の如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００６８】
　導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【００６９】
　尚、シート状の導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
　続いて、半導体装置が実装される領域ＲＧ、この領域ＲＧ以外で導電路５１Ｂ、５１Ｃとなる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く除去する工程がある。そして前記領域ＲＧに半導体素子５２Ａを実装し、この半導体素子５２Ａ、分離溝６１および導電箔６０に絶縁性樹脂５０を被覆する工程がある。
【００７０】
　まず、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、領域ＲＧに対応する導電箔６０が露出すると共に、導電路５１Ｂ、５１Ｃとなる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする（以上図４を参照）。そして、前記ホトレジストＰＲを介してエッチングすればよい（以上図５を参照）。
【００７１】
　エッチングにより形成された溝６１の深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【００７２】
　またこの溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【００７３】
　またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【００７４】
　またレーザでは、直接レーザ光を当てて分離溝を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【００７５】
　またダイシングでは、曲折した複雑なパターンを形成することは不可能であるが、格子状の分離溝を形成することは可能である。
【００７６】
　尚、図４に於いて、ホトレジストの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ｎｉ、Ａｇ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【００７７】
　例えばＡｇ被膜は、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのまま導電路５１上のＡｇ被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またＡｇの導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【００７８】
　続いて、図６の如く、分離溝６１が形成された導電箔６０に半導体素子５２Ａ、回路素子５２Ｂを電気的に接続して実装する工程がある。
【００７９】
　半導体素子５２Ａとしては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子であり、回路素子５２Ｂとしては、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００８０】
　ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｂが、熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等で固着された金属細線５５Ａを介して接続される。また５２Ｂは、チップコンデンサまたはチップ抵抗等の受動素子であり、半田等のロウ材または導電ペースト５５Ｂで固着される。
【００８１】
　更に、図７に示すように、前記導電箔６０および分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００８２】
　本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂の厚さは、例えば最頂部から約約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００８３】
　本工程の特徴は、絶縁性樹脂５０を被覆するまでは、導電路５１となる導電箔６０が支持基板となることである。従来では、図２６の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００８４】
　また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電路５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００８５】
　続いて、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程がある。ここでこの除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００８６】
　図７に於いて、導電路５１Ａ〜５１Ｃに対応する導電箔６０に耐エッチングマスクＰＲを形成し、耐エッチングマスクＰＲから露出した導電箔をエッチングすると、図１Ａの如き形状となる。
【００８７】
　また図７に於いて、研磨装置または研削装置により全面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０を露出させている。この方法により実現されたものが、図１Ｃである。その結果、約４０μｍの厚さの導電路５１となって分離される。また絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。
【００８８】
　この結果、絶縁性樹脂５０に導電路５１の表面が露出する構造となる。そして分離溝６１が削られ、図１の分離溝５４となる。（以上図７参照）
　最後に、必要によって露出した導電路５１裏面にに半田等の導電材を被着し、半導体装置として完成する。
【００８９】
　尚、導電路５１の裏面に導電被膜を被着する場合、導電箔の裏面に、前もって導電被膜を形成しても良い。この場合、導電路に対応する部分を選択的に被着すれば良い。被着方法は、例えばメッキである。またこの導電被膜は、エッチングに対して耐性がある材料（Ａｇ、Ａｕ）がよい。またこの導電被膜を採用した場合、研磨をせずにエッチングだけで導電路５１として分離できる。
【００９０】
　尚、本製造方法では、導電箔６０に半導体素子と受動素子が実装されているだけであるが、これを１単位としてマトリックス状に配置しても良いし、どちらか一方の半導体素子を１単位としてマトリックス状に配置しても良い。この場合は、後述するようにダイシング装置で個々に分離される。
【００９１】
　以上の製造方法によって、絶縁性樹脂５０に導電路５１Ｂ、５１Ｃが埋め込まれ、金属細線５５Ａの頂部を低くした半導体装置５３が実現できる。
【００９２】
　本製造方法の特徴は、絶縁性樹脂５０を支持基板として活用し導電路５１の分離作業ができることにある。絶縁性樹脂５０は、導電路５１を埋め込む材料として必要な材料であり、図２６の従来の製造方法のように、不要な支持基板５を必要としない。従って、最小限の材料で製造でき、コストの低減が実現できる特徴を有する。
【００９３】
　尚、導電路５１表面からの絶縁性樹脂の厚さは、前工程の絶縁性樹脂の付着の時に調整できる。従って実装される半導体素子により違ってくるが、半導体装置５６としての厚さは、厚くも薄くもできる特徴を有する。ここでは、４００μｍ厚の絶縁性樹脂５０に４０μｍの導電路５１とその高さを低くした半導体素子が埋め込まれた半導体装置になる。（以上図１を参照）
　　半導体装置の製造方法を説明する第２の実施の形態
　次に図９〜図１３、図８を使ってひさし５８を有する半導体装置５６の製造方法について説明する。尚、ひさしとなる第２の材料７０が被着される以外は、第１の実施の形態と実質同一であるため、詳細な説明は省略する。
【００９４】
　まず図９の如く、第１の材料から成る導電箔６０の上にエッチングレートの小さい第２の材料７０が被覆された導電箔６０を用意する。
【００９５】
　例えばＣｕ箔の上にＮｉを被着すると、塩化第二鉄または塩化第二銅でＣｕとＮｉが一度にエッチングでき、エッチングレートの差によりＮｉがひさし５８と成って形成されるため好適である。太い実線がＮｉから成る導電被膜７０であり、その膜厚は１〜１０μｍ程度が好ましい。またＮｉの膜厚が厚い程、ひさし５８が形成されやすい。
【００９６】
　また第２の材料は、第１の材料と選択エッチングできる材料を被覆しても良い。この場合、まず第２の材料から成る被膜を導電路５１の形成領域に被覆するようにパターニングし、この被膜をマスクにして第１の材料から成る導電箔６０をエッチングすればひさし５８が形成できるからである。第２の材料としては、Ｎｉの他に、Ａｌ、Ａｇ、Ａｕ等が考えられる。尚、第２の材料としてＡｇ、Ａｕを採用する場合、部分メッキを形成しても良い。（以上図９を参照）
　続いて、半導体素子５２Ａが形成される領域ＲＧ、少なくとも導電路５１Ｂ、５１Ｃとなる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く取り除く工程がある。
【００９７】
　Ｎｉ７０の上に、ホトレジストＰＲを形成し、半導体素子５２Ａが形成される領域ＲＧ、導電路５１Ｂ、５１Ｃとなる領域を除いたＮｉ７０が露出するようにホトレジストＰＲをパターニングし、前記ホトレジストを介してエッチングすればよい。
【００９８】
　前述したように塩化第二鉄、塩化第二銅のエッチャント等を採用しエッチングすると、Ｎｉ７０のエッチングレートがＣｕ６０のエッチングレートよりも小さいため、エッチングが進むにつれてひさし５８がでてくる。
【００９９】
　尚、前記分離溝６１が形成された導電箔６０に半導体素子５２Ａ、回路素子５２Ｂを実装する工程（図１２）、前記導電箔６０および分離溝６１に絶縁性樹脂５０を被覆し、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程（図１３）、および導電路裏面に導電被膜を形成して完成までの工程（図８）は、前製造方法と同一であるためその説明は省略する。
　　半導体素子の製造方法を説明する第３の実施の形態
　続いて、図２の半導体装置５３をマトリックス状に配置し、封止後に個別分離する製造方法を図１４〜図２０を参照しながら説明する。尚、本製造方法は、第１の実施の形態と殆どが同じであるため、同一の部分は簡単に述べる。
【０１００】
　まず図１４の如く、シート状の導電箔６０を用意する。
【０１０１】
　尚、シート状の導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
【０１０２】
　続いて、半導体素子５２Ａが形成される領域（ここでは２つの半導体素子が導電路５１Ａ（５１Ｄ）上に実装されるため、導電路５１Ａ（５１Ｄ）が形成される領域となる）、少なくとも導電路５１Ｂ、５１Ｃ、５１Ｅ〜５５Ｊとなる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く除去する工程がある。
【０１０３】
　図１５の如く、Ｃｕ箔６０の上に、耐エッチングマスクＰＲを形成し、前述したように半導体素子５２Ａが形成される領域、少なくとも導電路５１Ｂ、５１Ｃ、５１Ｅ〜５５Ｊとなる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図１６の如く、前記ホトレジストＰＲを介してエッチングすればよい。
【０１０４】
　エッチングにより形成された分離溝６１の深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【０１０５】
　またここの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。（詳細は、第１の実施の形態を参照）
　尚、図１５に於いて、ホトレジストＰＲの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。
【０１０６】
　続いて、図１７の如く、前記ＲＧに対応する導電箔６０に半導体素子５２Ａを固着して電気的に接続し、半導体素子５２Ａ表面の電極と接続された金属細線５５Ａを導電路５５Ｂに接続する工程がある。
【０１０７】
　半導体素子５２Ａとしては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子であり、他にチップコンデンサ、チップ抵抗等の受動素子を図１のように実装しても良い。
【０１０８】
　ここでは、ベアのトランジスタチップ５２Ａが溝にダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｃが金属細線５５Ａを介して接続される。
【０１０９】
　更に、図１８に示すように、前記導電箔６０および分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。
【０１１０】
　本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂の厚さは、半導体素子の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【０１１１】
　本工程の特徴は、絶縁性樹脂５０を被覆する際、導電路５１となる導電箔６０が支持基板となることである。従来では、図２６の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【０１１２】
　また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電路５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【０１１３】
　続いて、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程がある。ここで前記除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【０１１４】
　実験では研磨装置または研削装置により全面を３０μｍ程度削り、絶縁性樹脂５０を露出させている。その結果、約４０μｍの厚さの導電路５１となって分離される。また絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。
【０１１５】
　この結果、絶縁性樹脂５０に導電路５１の表面が露出する構造となる。
【０１１６】
　更に、図１９の如く、露出した導電路５１に半田等の導電材ＣＭを被着する。
【０１１７】
　最後に、図２０の如く、半導体装置毎に分離しする工程がある。
【０１１８】
　分離ラインは、矢印の所であり、ダイシング、カット、プレス、チョコレートブレーク等で実現できる。尚、チョコレートブレークを採用する場合は、絶縁性樹脂を被覆する際に分離ラインに溝が入るように金型に突出部を形成しておけば良い。
【０１１９】
　特にダイシングは、通常の半導体装置の製造方法に於いて多用されるものであり、非常にサイズの小さい物も分離可能であるため、好適である。
【０１２０】
　図２７の右側には、本発明を簡単にまとめたフローが示されている。Ｃｕ箔の用意、ＡｇまたはＮｉ等のメッキ、ハーフエッチング、ダイボンド、ワイヤーボンデイング、トランスファーモールド、裏面Ｃｕ箔除去、導電路の裏面処理およびダイシングの９工程で半導体装置が実現できる。しかも支持基板をメーカーから供給することなく、全ての工程を内作する事ができる。
　半導体装置の種類およびこれらの実装方法を説明する実施の形態。
【０１２１】
　図２１は、フェイスダウン型の半導体素子８０を実装した半導体装置８１を示すものである。半導体素子８０としては、ベアの半導体チップ、表面が封止されたＣＳＰやＢＧＡ等が該当する。また図２２は、チップ抵抗やチップ抵抗等の受動素子８２が実装された半導体装置８３を示すものである。これらは、支持基板が不要であるため、薄型であり、しかも絶縁性樹脂で封止されてあるため、耐環境性にも優れたものである。
【０１２２】
　図２３Ａは、実層構造について説明するものである。プリント基板や金属基板、セラミック基板等の実装基板８４に形成された導電路８５に今まで説明してきた本発明の半導体装置５３、８１、８３が実装されたものである。
【０１２３】
　特に、半導体チップ５２の裏面が固着された導電路５１Ａは、実装基板８４の導電路８５と熱的に結合されているため、前記導電路８５を介して放熱させることができる。また実装基板８４として金属基板を採用すると、金属基板の放熱性も手伝って更に半導体チップ５２の温度を低下させることができる。そのため、半導体チップの駆動能力を向上させることができる。
【０１２４】
　例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のトランジスタ、大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等は、好適である。
【０１２５】
　また金属基板としては、Ａｌ基板、Ｃｕ基板、Ｆｅ基板が好ましく、また導電路８５との短絡が考慮されて、絶縁性樹脂および／または酸化膜等が形成されている。
【０１２６】
　また図２３Ｂは、本半導体装置を実装基板として活用したものである。あたかもプリント基板の中に素子が実装されているようなものである。半導体装置９０は、導電路が露出しているため、この上には素子が実装できる。ここでは、チップコンデンサ９２、本製造方法で形成されたディスクリート型の半導体装置９１が実装されている。
【図面の簡単な説明】
【０１２７】
【図１】本発明の回路装置を説明する図である。
【図２】本発明の回路装置を説明する図である。
【図３】本発明の回路装置の製造方法を説明する図である。
【図４】本発明の回路装置の製造方法を説明する図である。
【図５】本発明の回路装置の製造方法を説明する図である。
【図６】本発明の回路装置の製造方法を説明する図である。
【図７】本発明の回路装置の製造方法を説明する図である。
【図８】本発明の回路装置を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図である。
【図１０】本発明の回路装置の製造方法を説明する図である。
【図１１】本発明の回路装置の製造方法を説明する図である。
【図１２】本発明の回路装置の製造方法を説明する図である。
【図１３】本発明の回路装置の製造方法を説明する図である。
【図１４】本発明の回路装置の製造方法を説明する図である。
【図１５】本発明の回路装置の製造方法を説明する図である。
【図１６】本発明の回路装置の製造方法を説明する図である。
【図１７】本発明の回路装置の製造方法を説明する図である。
【図１８】本発明の回路装置の製造方法を説明する図である。
【図１９】本発明の回路装置の製造方法を説明する図である。
【図２０】本発明の回路装置の製造方法を説明する図である。
【図２１】本発明の回路装置を説明する図である。
【図２２】本発明の回路装置を説明する図である。
【図２３】本発明の回路装置の実装方法を説明する図である。
【図２４】従来の回路装置の実装構造を説明する図である。
【図２５】従来の回路装置を説明する図である。
【図２６】従来の回路装置の製造方法を説明する図である。
【図２７】従来と本発明の回路装置の製造方法を説明する図である。
【図２８】従来と本発明の回路装置に適用されるＩＣ回路のパターン図である。
【符号の説明】
【０１２８】
　　　　　５０　　　　　　　　　　　　絶縁性樹脂
　　　　　５１Ａ〜５１Ｃ　　　　　　　導電路
　　　　　５２Ａ　　　　　　　　　　　半導体素子
　　　　　５２Ｂ　　　　　　　　　　　受動素子
　　　　　５３　　　　　　　　　　　　半導体装置
　　　　　５４　　　　　　　　　　　　分離溝
　　　　　５８　　　　　　　　　　　　ひさし
【図１】
2004048077.tif 000003
【図２】
2004048077.tif 000004
【図３】
2004048077.tif 000005
【図４】
2004048077.tif 000006
【図５】
2004048077.tif 000007
【図６】
2004048077.tif 000008
【図７】
2004048077.tif 000009
【図８】
2004048077.tif 000010
【図９】
2004048077.tif 000011
【図１０】
2004048077.tif 000012
【図１１】
2004048077.tif 000013
【図１２】
2004048077.tif 000014
【図１３】
2004048077.tif 000015
【図１４】
2004048077.tif 000016
【図１５】
2004048077.tif 000017
【図１６】
2004048077.tif 000018
【図１７】
2004048077.tif 000019
【図１８】
2004048077.tif 000020
【図１９】
2004048077.tif 000021
【図２０】
2004048077.tif 000022
【図２１】
2004048077.tif 000023
【図２２】
2004048077.tif 000024
【図２３】
2004048077.tif 000025
【図２４】
2004048077.tif 000026
【図２５】
2004048077.tif 000027
【図２６】
2004048077.tif 000028
【図２７】
2004048077.tif 000029
【図２８】
2004048077.tif 000030