(57)【要約】【課題】高画素イメージャを駆動する駆動パルスの波形歪を線形処理によって補償する。【解決手段】イメージャ１２を駆動するための駆動信号を伝送する伝送路１５に接続されて、前記駆動信号を線形処理によって生成して前記伝送路１５に送出する線形駆動手段２３を具備したこと特徴とする。【選択図】      図１
2004328543.tif 000002
【特許請求の範囲】
【請求項１】
イメージャを駆動するための駆動信号を伝送する伝送路に接続されて、前記駆動信号を線形処理によって生成して前記伝送路に送出する線形駆動手段を具備したこと特徴とする撮像装置。
【請求項２】
前記線形駆動手段は、前記伝送路の特性インピーダンスと前記イメージャの等価入力容量とによる１次遅れ特性を補償するピーキング回路を有することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記線形駆動手段は、前記伝送路の減衰特性を補償する第１の補償手段を有することを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記線形駆動手段は、前記伝送路の直流損失を補償する第２の補償手段を有することを特徴とする請求項１に記載の撮像装置。
【請求項５】
前記線形駆動手段は、演算増幅器を有して、前記伝送路の特性インピーダンスと前記イメージャの等価入力容量とによる１次遅れ特性を補償するピーキング回路と、
前記演算増幅器のスルーレートリミットに起因する歪を回避するための高域制限手段とを有することを特徴とする請求項１に記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子内視鏡のように、特に撮像素子とカメラコントロールユニットとが別体に構成されたものに好適な撮像装置に関する。
【０００２】
【従来の技術】
従来、固体撮像素子として例えば電荷結合素子（ＣＣＤ）を用いた撮像装置が普及している。ＣＣＤは、マトリクス状に配置された各光電変換素子の各ライン毎に電荷を垂直方向に転送して水平レジスタに供給し、更に、水平方向に順次電荷を転送して出力映像信号を得ている。これらの信号の転送のために、ＣＣＤには比較的高い周波数のクロックが供給される。特に、水平方向の転送を制御するための水平転送パルスφＨ１，φＨ２及びリセットパルスφＲは、画素数に応じた極めて高いクロック周波数に設定される。
【０００３】
一般的な撮像装置においては、撮像素子と撮像素子を制御するカメラコントロールユニットとは一体化されて構成されている。これに対し、体腔内にスコープを挿入することにより、体腔内臓器等を観察する医療用の電子内視鏡等においては、ＣＣＤ等の電子撮像デバイスを体腔内に挿通する細長の挿入部先端に配置する必要があることから、撮像素子とカメラコントロールユニットとを別体に構成する。この場合には、撮像素子とカメラコントロールユニットとは同軸ケーブル等によって接続される。
【０００４】
ところが、内視鏡においては、ケーブルを細径化する必要があることから、その高域損失は極めて高い。このような高域損失が大きいケーブルを用いて、高速クロックの転送を行うと、高域成分の減衰が大きいことから、ＣＣＤに入力されるパルス波形は、理想矩形波に対して著しく歪んだものとなってしまう。
【０００５】
ＣＣＤの駆動に用いられる高速転送クロックの波形が歪んだ場合には、ＣＣＤの出力波形に影響を与え、ＣＣＤによって得られる画像の画質が劣化してしまう。例えば、φＨ１，φＨ２，φＲ等のクロック波形が歪むと、ＣＣＤ出力の波形も変化し、相関２重サンプリングによる映像信号のベースバンド変換において、そのサンプリング位相が変化してしまう。そうすると、画像特性、例えば色再現性の劣化、Ｓ／Ｎの悪化等が生じる。また、ＣＣＤの信号電荷の転送プロセスにおいて、駆動波形の劣化に起因する転送効率の低下を招く。
【０００６】
この問題を解決するために、特開昭６１−２８７３８３号公報（特許文献１）においては、駆動側にて高速クロックの高域成分を補償する回路を設けた技術が開示されている。この提案においては、ＣＣＤの等価入力容量を含めた伝送系の周波数特性の補正のために、高域損失を送信側にて近似して、伝送時に補償を行っている。
【０００７】
【特許文献１】
特開昭６１−２８７３８３号公報
【０００８】
【発明が解決しようとする課題】
上記特許文献１においては、Ｒ，Ｃ（抵抗及び容量）によるフィルタを用いて、転送クロック等の高周波領域を高域強調することで、ケーブルの高周波領域における挿入損失を補償している。即ち、ケーブル単体の高域減衰という１次遅れ要素を、１次要素であるＲ，Ｃの組み合わせによって補正していた。
【０００９】
この場合でも、撮像素子とカメラコントロークユニットとが一体化されている撮像装置、あるいは解像度が比較的小さい撮像装置においては、特には問題は生じない。しかしながら、近年の高解像度化の要求によって、ＣＣＤは高画素化されてきており、転送クロックとしては極めて高いクロック周波数が要求されるようになってきた。更に高画素化に伴い、ＣＣＤの等価入力容量は増加傾向にある。そうすると、撮像素子とカメラコントロークユニットとが別体で構成されている撮像装置においては、ケーブルの特性インピーダンスと、ＣＣＤの負荷容量（等価入力容量）による１次遅れ特性が無視できなくなり、先のケーブル減衰要素も含めて２次遅れ要素を補正する必要が生じる。
【００１０】
そこで、駆動側においてＲ，Ｃによるフィルタを２段直列に接続することで、２次遅れ要素を補正する方法が考えられる。しかしながら、同軸ケーブルによって撮像素子と駆動側であるカメラコントロークユニットとを接続した場合には、終端の不整合による反射の影響を考慮する必要がある。一般的にはコスト面からハードウェアによる終端整合は行われていない。この場合でも、低解像度のＣＣＤを駆動する場合には特には問題はないが、高周波数になると反射の影響が大きくなり、特に、終端が不整合となるＲ，Ｃフィルタを２段直列に接続すると、その悪影響は増大するという問題がある。しかも、内視鏡システムでは、一般的に、同一システムにおいてケーブル長が異なる複数種類のケーブルが用いられており、ケーブル毎に出力映像信号の特性が著しく変化してしまうという問題もあった。
【００１１】
本発明はかかる問題点に鑑みてなされたものであって、ＣＣＤ等のイメージャに供給するパルスを生成する回路に線形回路を用いることによって、高解像度のイメージャに供給するパルスの波形歪を抑制し、高画質の画像を得ることができる撮像装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明に係る撮像装置は、イメージャを駆動するための駆動信号を伝送する伝送路に接続されて、前記駆動信号を線形処理によって生成して前記伝送路に送出する線形駆動手段を具備したこと特徴とする。
【００１３】
本発明において、イメージャを駆動するための駆動信号は伝送路を介して伝送される。線形駆動手段は、駆動信号を線形処理によって生成して伝送路に送出している。線形処理によって、例えば、生成する駆動信号の波形歪を２次遅れ特性で補償し、また、伝送路との終端整合をとっている。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の一実施の形態に係る撮像装置を示す説明図である。
【００１５】
本実施の形態は撮像素子とカメラコントロールユニットとを同軸ケーブルによって接続する撮像装置に適用したものであり、カメラコントロールユニット（駆動側）の出力段において、ＣＣＤ等のイメージャの等価入力容量及びケーブルの特性インピーダンスにより定まる１次遅れ要素を考慮した２次遅れ要素の補償回路を備える。
【００１６】
この場合において、本実施の形態においては、ケーブルの反射の影響を考慮するようになっている。例えば、基本波が１４ＭＨｚ程度であって、パルスＴｒ／Ｔｆ（立上げ／立下げ）が１０ナノ秒程度であれば、不整合伝送路における反射の影響は比較的小さい。ところが、基本波が２８〜３６ＭＨｚに増加し、パルスのＴｒ／Ｔｆを５ナノ秒以下にしなければならなくなると、ケーブル長の変化幅、駆動周波数、容量負荷を考慮すると、不整合伝送路では波形管理やブランキング期間のセトリング特性に弊害が生じてしまう。例えば、Ｒ，Ｃを用いたフィルタを２段直列に接続して補償回路を構成すると、Ｒ，Ｃが大きな時定数を有することから、ブランキング期間の前後のセトリング特性が悪化し、転送不良を生じることがある。
【００１７】
なお、この点を考慮して、補正回路として、２次遅れ要素を定抵抗回路により管理し、それのインピーダンスをケーブルの特性インピーダンスと等しくすることで、同軸ケーブルの反射の影響を低減する方法を採用することも考えられる。しかし、この場合には、補正回路の挿入損失が著しく増大し、例えば、ピーク電圧３．３Ｖｐｐを得るために、駆動段での出力はピーク電圧２０Ｖｐｐ程度のパルスが要求される。このような高いピーク電圧を得るために必要な実装面積及びコスト等の観点からこの方法は現実的ではない。
【００１８】
以上の点を考慮して、本実施の形態においては、一般的に採用される飽和型のスイッチング回路のみによって駆動パルスを生成するのではなく、駆動パルスの生成に線形回路を用い、２次遅れを補償しながら駆動パルスを生成するようになっている。
【００１９】
図１において、カメラヘッド１０内には撮像レンズ１１及びＣＣＤ１２が設けられている。ＣＣＤ１２を駆動するためのドライバ回路１３は、カメラコントロールユニット１４内に設けられている。ドライバ回路１３はＣＣＤ１２を駆動するための各種駆動パルスを出力する。カメラコントロールユニット１４とカメラヘッド１０とは同軸ケーブル１５によって接続されており、ドライバ回路１３からの駆動パルスは同軸ケーブル１５を介してＣＣＤ１２に供給される。
【００２０】
撮影レンズ１１は被写体の反射光をＣＣＤ１２の撮像面に結像させる。ＣＣＤ１２は駆動パルスが与えられて、被写体からの光学像を光電変換し、ＣＣＤ１２から出力された映像信号を同軸ケーブル１５を介してカメラコントロールユニット１４内の映像信号処理回路１６に供給するようになっている。なお、ＣＣＤ１２の電源電圧及びカメラコントロールユニット１４内の各部の電源電圧は、電源回路１７によって供給されるようになっている。
【００２１】
ドライバ回路１３は、タイミングコントローラ２１、パルス発生部２２、線形駆動部２３及び出力部２４によって構成されている。タイミングコントローラ２１は、ＣＣＤ１２を駆動する各種駆動パルスの元となる複数のタイミング信号を発生する。パルス発生部２２はタイミングコントローラ２１からのタイミング信号のタイミングで所定レベルのパルスを発生して線形駆動部２３に出力する。線形駆動部２３は、ケーブル１５の挿入損失並びにケーブル１５の特性インピーダンス及びＣＣＤ１２の等価入力容量に基づく１次遅れ要素を考慮し、これらの２次遅れ要素を補償するために、パルス発生部２２からのパルスに２次進み要素を付加して出力する。出力回路２４は、ケーブル１５の反射を抑制するための終端回路を構成し、２次進み要素が付加された駆動パルスをケーブル１５を介して出力するようになっている。
【００２２】
次に、このように構成された実施の形態の作用について説明する。
【００２３】
タイミングコントローラ２１は、例えば振幅が３．３Ｖのタイミング信号を発生する。このタイミング信号はパルス発生部２２に供給されて、高速転送クロックφＲ，φＨ１，φＨ２の元となるパルスを発生する。線形駆動部２３は、パルス発生部２２からのパルスに対して、ケーブル１５の高域の挿入損失及びケーブル１５の特性インピーダンスとＣＣＤ１２の等価入力容量とによる１次遅れ要素を補償する２次進み要素を付加する線形処理を実施する。
【００２４】
線形駆動部２３によって線形処理されたパルスは出力部２４に供給される。出力部２４は、ケーブル１５の特性インピーダンスに設定されており、線形駆動部２３からのパルスをケーブル１５を介してＣＣＤ１２に送出する。
【００２５】
このように、本実施の形態においては、ケーブルの単体での挿入損失だけでなく、ケーブルの特性インピーダンスとＣＣＤの等価入力容量による１次遅れ要素についても補償する２次進み要素を付加する線形処理を実施しており、波形歪のない高速転送パルスを生成することができる。しかも、線形処理を行っていることから、出力部において終端整合をとることができ、反射による悪影響を回避することができる。
【００２６】
なお、本実施の形態においては、線形回路を使用していることから、最も高い周波数成分を有するパルスに合わせて特性を設定することにより、それ以下の周波数のパルスについては、歪なく伝送することか可能である。
【００２７】
図２は本発明の第２の実施の形態に採用されるドライバ回路を示すブロック図である。図２は図１中のドライバ回路１３内の回路について具体的な構成を示すものである。なお、図２ではＣＣＤ１２の高速転送クロックである水平転送パルスφＨ１，φＨ２及びリセットパルスφＲを出力するための回路のみを示している。
【００２８】
図２のレベル変換回路３１−ａ乃至３１−ｃ（以下、代表して符号３１）は図１のパルス発生部２２に相当し、プリプロセス回路３２−ａ乃至３２−ｃ（以下、代表して符号３２）は線形駆動部２３に相当し、出力バッファ３３−ａ乃至３３−ｃ（以下、代表して符号３３）及び終端回路３４−ａ乃至３４−ｃ（以下代表して符号３４）は出力部２４に相当する。
【００２９】
タイミングコントローラ２１は、水平転送パルスφＨ１，φＨ２及びリセットパルスφＲの元となるパルスφＨ１０，φＨ２０及びリセットパルスφＲ０を発生して、夫々レベル変換回路３１−ａ乃至３１−ｃに出力する。レベル変換回路３１−ａ乃至３１−ｃは、入力されたパルスを必要となる信号レベルまで増幅して、夫々プリプロセス回路３２−ａ乃至３２−ｃに出力する。
【００３０】
図３は図２中のプリプロセス回路３２−ａ乃至３２−ｃの具体的な構成を示す回路図である。また、図４は横軸に周波数をとり縦軸に利得をとり、図３中のピーキング回路４２の補償特性を説明するためのグラフである。
【００３１】
プリプロセス回路３２−ａ乃至３２−ｃは、相互に同一構成であり、夫々破線で囲った第１の補償手段としての補償器４１及びピーキング回路４２によって構成されている。
【００３２】
レベル変換回路３１の出力は補償器４１を構成する抵抗ＲＣ１の一端から取込まれる。抵抗ＲＣ１の他端は容量ＣＣ１と抵抗ＲＣ２との並列回路の一端に接続されると共に、容量ＣＣ２を介して基準電位点に接続される。容量ＣＣ１と抵抗ＲＣ２との並列回路の他端は、抵抗ＲＣ２を介して基準電位点に接続される。抵抗ＲＣ２の他端はピーキング回路４２を構成するオペアンプ４３の正極性入力端に接続される。
【００３３】
オペアンプ４３の負極性入力端は、抵抗ＲＦを介してオペアンプ４３の出力端に接続されると共に、抵抗ＲＧ及び容量ＣＰの直列回路を介して基準電位点に接続される。
【００３４】
補償器４１は、ケーブル１５の挿入損失である１次遅れ要素の高域補正を行うものである。補償器４１内の抵抗ＲＣ２、容量ＣＣ１及び抵抗ＲＣ３の値を適宜設定することによって、１次遅れ要素を補償するための１次進み要素を近似することができる。補償器４１によって、ケーブル１５単体での高域での損失を補償することができる。
【００３５】
ピーキング回路４２は、ケーブル１５の特性インピーダンスＺＯとＣＣＤ１２の等価入力容量Ｃｉｎによる１次遅れ要素をキャンセルする逆特性を実現するものである。図４の特性Ｃは、ケーブル１５の特性インピーダンスＺＯとＣＣＤ１２の等価入力容量Ｃｉｎによる１次遅れ要素を示している。１次遅れが始まる周波数ω０  は、ω０  ＝１／ＺＯ  ・Ｃｉｎで与えられる。
【００３６】
ピーキング回路４２の利得Ｇは、Ｇ＝１＋ＲＦ・ＣＰ／（１＋ＲＧ・ＣＰ）で与えられる。
【００３７】
そして、ＲＦ・ＣＰ＝ＺＯ・Ｃｉｎにすることで、ピーキング回路４２の特性を図４の特性Ｃの逆特性である特性Ａにすることができる。特性Ａは非線形領域を含むので、抵抗ＲＧの値を適宜設定することによって、有効帯域範囲を図４に示す範囲に設定する。これにより、ピーキング回路４２からは、特性Ｃ，Ａが合成された総合特性Ｂの波形が得られる。即ち、有効帯域範囲内では、ケーブル１５の特性インピーダンスＺＯとＣＣＤ１２の等価入力容量Ｃｉｎによる１次遅れ要素がキャンセルされている。
【００３８】
なお、補償器４１において、抵抗ＲＣ１及び容量ＣＣ２は、オペアンプ４３のスルーレートリミットを考慮した値に設定される。一般的に、オペアンプは、スルーレートリミット［Ｖ／μ秒］を越える入力が印加されると、回路が飽和し非線形領域で動作してしまう。そこで、抵抗ＲＣ１及び容量ＣＣ２の値を適宜設定することによって、補償器４１からの出力波形の高域を減衰させ、次段オペアンプ４３のスルーレートリミットの影響による非線形領域での動作を回避させるようになっている。これにより、オペアンプ４３の熱暴走及び熱破壊を回避して、信号品質の確保を図っている。
【００３９】
図５は本発明の第３の実施の形態に採用されるドライバ回路を示すブロック図である。
【００４０】
本実施の形態を内視鏡装置に適用した場合には、撮像素子とカメラコントロールユニットとは、種々のケーブル長のケーブルによって接続されることが考えられる。ケーブル長に応じて、また、内視鏡の種別に応じて、伝送するパルスは異なる損失で減衰する。そこで、本実施の形態においては、発生する駆動パルスの振幅レベルを種々変更することができるようになっている。
【００４１】
本実施の形態はレベル変換回路３１−ａ乃至３１−ｃに夫々代えて、出力するパルスの振幅レベルを変更可能なレベル変換回路３７−ａ乃至３７−ｃを採用した点が図２のドライバ回路と異なる。レベル変換回路３７−ａ乃至３７−ｃは相互に同一構成である。
【００４２】
レベル変換回路３７−ａ乃至３７−ｃは、スイッチＳ０乃至ＳＮ  を介して、高画素電圧指示信号、イメージャ１乃至Ｎ指示信号が入力され、これらの指示信号によって指示された電圧を発生するようになっている。なお、イメージャ１乃至Ｎ指示信号は予め登録されているイメージャ１乃至Ｎについて最適な電圧を指示するための信号であり、高画素電圧指示信号は所定の高画素のイメージャに対応して最適な電圧を指示するための信号である。
【００４３】
図６は図５中のレベル変換回路３７−ａ乃至３７−ｃの具体的な構成を示す回路図である。レベル変換回路３７−ａ乃至３７−ｃは相互に同一構成である。
【００４４】
バッファ３５にはタイミングコントローラ２１の出力パルスが供給される。バッファ３５の出力端はコンデンサＣ１  を介してダイオードＤ１  のアノードに接続される。ダイオードＤ１  のカソードは電源ラインに接続されると共に、抵抗Ｒ１  とコンデンサＣ３  の並列回路を介してトランジスタＴ１  のベースに接続される。トランジスタＴ１  のエミッタは電源ラインに接続される。
【００４５】
また、バッファ３５の出力端はコンデンサＣ２  を介してダイオードＤ２  のカソードにも接続される。ダイオードＤ２  のアノードは基準電位点に接続されると共に、抵抗Ｒ２  とコンデンサＣ４  の並列回路を介してトランジスタＴ２  のベースに接続される。トランジスタＴ２  のエミッタは基準電位点に接続され、コレクタはトランジスタＴ１  のコレクタに接続される。
【００４６】
出力振幅設定電源３６には、スイッチＳ０〜ＳＮを介して、電圧を指示する指示信号が入力される。出力振幅設定電源３６は、指示電圧に従って直流電圧を発生して電源ラインに供給するようになっている。出力振幅設定電源３６は、例えば、３端子レギュレータによって構成することかできる。
【００４７】
コンデンサＣ１  ，Ｃ２  は直流分の伝送を阻止すると共に、ダイオードＤ１  ，Ｄ２  と共に、ダイオードＤ１  のアノード及びダイオードＤ２  のカソードの電位を定電位化する。抵抗Ｒ１  ，Ｒ２  はトランジスタＴ１  ，Ｔ２  のベースに流れる電流を制限するためのものであり、コンデンサＣ３  ，Ｃ４  はトランジスタＴ１  ，Ｔ２  に高い周波数のパルスを印加するためのものである。入力パルスの極性に応じて、トランジスタＴ１  又はトランジスタＴ２  がオンとなり、トランジスタＴ１  ，Ｔ２  のコレクタには、電源ラインの電圧に応じた振幅レベルのパルスが現れる。
【００４８】
なお、図６の電源ラインに一定電圧のみを供給したものが、図２のレベル変換回路３１に相当する。
【００４９】
図７は本発明の第４の実施の形態に採用されるドライバ回路中のプリプロセス回路を示すブロック図である。本実施の形態においては、ドライバ回路の他の構成は図２又は図５と同様である。
【００５０】
本実施の形態は反転動作を可能にしたものである。
【００５１】
レベル変換回路３１（図２参照）の出力は補償器４１′を構成する抵抗ＲＣ１の一端から取込まれる。抵抗ＲＣ１の他端は容量ＣＣ２を介して基準電位点に接続されている。抵抗ＲＣ１及び容量ＣＣ２によって、オペアンプのスルーレートリミットを考慮した高域制限回路が構成される。抵抗ＲＣ１と容量ＣＣ２との接続点は抵抗ＲＣ２とコンデンサＣＣ１との並列回路及び抵抗ＲＣ３を介してピーキング回路４２′を構成するオペアンプ４３の負極性入力端に入力される。
【００５２】
補償器４１′内の抵抗ＲＣ２、容量ＣＣ１及び抵抗ＲＣ３の値を適宜設定することによって、ケーブル１５の１次遅れ要素を補償するための１次進み要素を近似することができる。これにより、補償器４１′は、ケーブル１５単体での高域での損失を補償することができる。
【００５３】
オペアンプ４３の正極性入力端は基準電位点に接続され、負極性入力端と出力端との間には抵抗ＲＦが接続され、抵抗ＲＦには、並列に抵抗ＲＧ及びコンデンサＣＰの直列回路が接続される。
【００５４】
ピーキング回路４２′においても、ＲＦ・ＣＰ＝ＺＯ・Ｃｉｎに設定することによって、ケーブル１５の特性インピーダンスＺＯとＣＣＤ１２の等価入力容量Ｃｉｎによる１次遅れ要素をキャンセルする逆特性を実現することができる。また、ピーキング回路４２′は、入力パルスを反転させたパルスを出力する。
【００５５】
こうして、図７のプリプロセス回路においても、図３の回路と同様に、ケーブル１５の挿入損失である１次遅れ要素を補償すると共に、ケーブル１５の特性インピーダンスＺＯとＣＣＤ１２の等価入力容量Ｃｉｎによる１次遅れ要素をキャンセルすることができる。
【００５６】
図８は本発明の第５の実施の形態に採用されるドライバ回路中のプリプロセス回路を示すブロック図である。本実施の形態においては、ドライバ回路の他の構成は図２又は図５と同様である。図８において図３と同一の構成要素には同一符号を付して説明を省略する。
【００５７】
撮像装置を内視鏡に用いた場合には、撮像素子とカメラコントロールユニットとの間を接続するケーブルとして細径化されたものを使用する必要がある。この場合には、ケーブルの直流抵抗値は比較的高い。イメージャの高速転送クロックφＨ１、φＨ２、φＲの各入力端子は直流的には高い入力抵抗値であるため直流電流消費は発生しない。それに対して、交流的にはイメージャの等価入力容量を充放電するためのドライブ電流が必要である。この電流は前記の細径化された同軸ケーブルを通過することとなり無視できない電力損失を発生する。つまり、この場合には、カメラコントロールユニットの出力端の電圧は、ケーブル１５の比較的高い直流抵抗値によって大きく減衰してイメージャの入力端に印加されることになる。
【００５８】
ところで、高速転送クロックであるφＨ１，φＨ２には休止期間がある。この休止期間においては、等価入力容量に対する充放電が行われず、ケーブル１５には電流が流れないため、先の理由により、イメージャ入力端における電圧レベルが、駆動パルス供給期間に比べて、極めて大きくなる。即ち、駆動パルスの供給期間に対して駆動パルスの停止期間のイメージャ印加電圧が大きいことから、イメージャが壊れる虞がある。
【００５９】
そこで、本実施の形態においては、ピーキング回路４２の出力端に第２の補償手段としての補償回路５１を設けて、駆動パルス供給期間と休止期間とで、イメージャ印加電圧の差を抑制するようにしている。
【００６０】
補正電圧供給回路５２にはタイミングコントローラ２１から駆動パルスの休止期間を示すタイミング信号が供給される。補正電圧供給回路５２は駆動パルスの休止期間には、所定レベルの電圧をオペアンプ５３の正極性入力端に供給するようになっている。オペアンプ５３の負極性入力端は抵抗Ｒ１１を介してピーキング回路４２の出力端に接続され、負極性入力端と出力端との間には抵抗Ｒ１２が接続される。オペアンプ５３及び抵抗Ｒ１２によって、減算回路が構成される。
【００６１】
このように構成された補償回路５１においては、休止期間以外の期間には、補正電圧供給回路５２から例えば電圧０Ｖが出力される。この場合には、オペアンプ５３の出力端には、ピーキング回路４２の反転出力がそのまま現れる。
【００６２】
一方、休止期間になると、補正電圧供給回路５２から所定の電圧が出力される。そうすると、オペアンプ５３の出力端は、ピーキング回路４２の出力から補正電圧供給回路５２の出力を減算した電圧レベルとなる。
【００６３】
こうして、休止期間とそれ以外の期間とで、イメージャの入力端に印加される電圧の差を抑制して、イメージャの破壊を防止するようになっている。
【００６４】
図９は本発明の第６の実施の形態に採用されるドライバ回路中のプリプロセス回路を示すブロック図である。本実施の形態においては、ドライバ回路の他の構成は図２又は図５と同様である。図９において図７と同一の構成要素には同一符号を付して説明を省略する。
【００６５】
本実施の形態は第５の実施の形態と同様に、高速転送クロックの休止期間とそれ以外の期間とで、イメージャの入力端に印加される電圧差を抑制するものであって、反転動作を可能にしたものである。
【００６６】
図９の回路は、図７のプリプロセス回路に補償回路５１′を機能的に付加したものである。補正電圧供給回路５２′にはタイミングコントローラ２１から駆動パルスの休止期間を示すタイミング信号が供給される。補正電圧供給回路５２′は駆動パルスの休止期間には、所定レベルの電圧をオペアンプ４３の正極性入力端に供給するようになっている。オペアンプ４３の出力は、補正電圧供給回路５２′からの電圧分だけ加算され、振幅レベルが補正電圧供給回路５２′からの電圧分だけ低下した出力が得られる。
【００６７】
こうして、本実施の形態においても、高速転送クロックの休止期間とそれ以外の期間とのイメージャ入力端の電圧差を小さくして、イメージャが破壊されることを防止することができる。
【００６８】
図１０乃至図１２は第５及び第６の実施の形態の補正電圧供給回路５２，５２′の具体的な構成を示す回路図である。補正電圧供給回路５２，５２′は、出力の極性が異なる点を除くと相互に同一構成のものを使用することができる。
【００６９】
図１０に示す補正電圧供給回路は抵抗Ｒ２１，Ｒ２２及びコンデンサＣ２１によって構成されている。抵抗Ｒ２１の一端にタイミング信号が供給され、抵抗Ｒ２１の他端は抵抗Ｒ２２とコンデンサＣ２１との並列回路を介して基準電位点に接続される。抵抗Ｒ２１，Ｒ２２及びコンデンサＣ２１によって、休止期間を示すタイミング信号の電圧レベルが制御され、抵抗２１の他端は休止期間に所定の電圧レベルとなる。抵抗Ｒ２１の他端の電圧が図８のオペアンプ５３に供給される。
【００７０】
図１１に示す補正電圧供給回路は、撮像素子を内視鏡装置等に採用する場合において、ケーブル長又は内視鏡等の種別に応じて補正電圧のレベルを切換え可能にしたものである。
【００７１】
抵抗Ｒ２１の他端には、複数のスイッチＳ０  〜ＳＮの一端が接続され、スイッチＳ０〜ＳＮの他端は夫々抵抗Ｒ０〜ＲＮを介して基準電位点に接続される。スイッチＳ０〜ＳＮは電圧を指示する各種信号が入力される。なお、イメージャ１乃至Ｎ指示信号は予め登録されているイメージャ１乃至Ｎについて最適な電圧を指示するための信号であり、高画素電圧指示信号は所定の高画素のイメージャに対応して最適な電圧を指示するための信号である。
【００７２】
スイッチＳ０〜ＳＮは、イメージャ１乃至Ｎ指示信号及び高画素電圧指示信号によって、１つのスイッチが選択的にオンになって抵抗Ｒ３１〜Ｒ３Ｎのいずれか１つを抵抗Ｒ２１の他端と基準電位点との間に接続する。これにより、抵抗Ｒ２１の他端の電圧は、スイッチＳ０〜ＳＮのオン，オフに基づいて制御される。抵抗Ｒ３１〜Ｒ３Ｎの抵抗値を適宜設定することによって、各イメージャに適した補正電圧を図８のオペアンプ５３に供給することができる。
【００７３】
図１２は図９の補正電圧供給回路５２′に対応させたものである。図９の補正電圧供給回路５２′は、負極性の電圧をオペアンプ４３に供給する必要がある。この場合に、補正電圧供給回路５２′に入力されるタイミング信号の極性が反転しないものとすると、図１０又は図１１の補正電圧供給回路の出力を反転させる回路が必要である。図１２は反転回路であり、図１０又は図１１の抵抗Ｒ２１の他端を抵抗Ｒ４１を介してオペアンプ５５の負極性入力端に接続するようになっている。オペアンプ５５の正極性入力端は基準電位点に接続され、負極性入力端と出力端との間には抵抗Ｒ４２が接続される。この構成によって、オペアンプ５５の出力端からは、反転出力が得られる。オペアンプ５５の出力端を図９のオペアンプ４３に接続することによって、補正電圧を供給することができる。
【００７４】
図１３は本発明の第７の実施の形態に採用されるドライバ回路中のプリプロセス回路を示すブロック図である。本実施の形態においては、ドライバ回路の他の構成は図２又は図５と同様である。
【００７５】
図３又は図７の補償器４１，４１′は、ケーブル単体での高域での損失を補償する。本実施の形態においては、撮像素子を内視鏡装置に採用する場合等において、高域損失を補償するための１次進み要素の近似を、ケーブル長又は内視鏡等の種別に応じて切換え可能にしたものである。
【００７６】
レベル変換回路からのパルスは補償器６１−０〜６１−Ｎに与えられる。補償器６１−０〜６１−Ｎは、例えば、図３の補償器４１又は図７の補償器４１′と同様の構成であり、抵抗値及び容量値が異なるのみである。補償器６１−１〜６１−Ｎは、図示しないイメージャ１乃至Ｎの高域損失を補償するために夫々最適な設定値が設定されて、入力されたパルスの高域を補償するようになっている。また、補償器６１−０は、所定の高画素イメージャの高域損失を補償するために最適な設定値が設定されて、入力されたパルスの高域を補償するようになっている。
【００７７】
本実施の形態においては、補償器６１−０〜６１−Ｎの出力の切換えにダイオードスイッチを用いるようになっている。即ち、各補償器６１−０〜６１−Ｎの出力端は、夫々、コンデンサＣ５１、ダイオードＤ５１，Ｄ５２及びコンデンサＣ５２の直列回路、コンデンサＣ５３、ダイオードＤ５３，Ｄ５４及びコンデンサＣ５４の直列回路、………、又はコンデンサＣ５５、ダイオードＤ５５，Ｄ５６及びコンデンサＣ５６の直列回路を介してバッファ６２の入力端に接続される。
【００７８】
ダイオードＤ５１，Ｄ５３〜Ｄ５５のアノードには、夫々抵抗Ｒ５１，Ｒ５３〜Ｒ５５を介して正極性切換信号ＳＤ０，ＳＤ１〜ＳＤＮが供給され、ダイオードＤ５１，Ｄ５３〜Ｄ５５のカソードには、夫々抵抗Ｒ５２，Ｒ５４〜Ｒ５６を介して負極性切換信号／ＳＤ０，／ＳＤ１〜／ＳＤＮ（／は反転信号を示す）が供給される。例えば、正極性切換信号ＳＤ０，ＳＤ１〜ＳＤＮとして＋Ｖを入力し、負極性切換信号／ＳＤ０，／ＳＤ１〜／ＳＤＮとして−Ｖを入力することで、各ダイオードスイッチを夫々選択的にオンにすることができる。
【００７９】
バッファ６２の入力端は抵抗Ｒ５７を介して基準電位点に接続されており、バッファ６２の出力端はピーキング回路６３の入力端に接続される。なお、バッファ６２は図３又は図７では図示を省略されているが、特に図７ではピーキング回路４２′の入力端においてバッファ６２を設けた方がよい。また、ピーキング回路６３としては、図３又は図７の補償器４２，４２′等を採用することができる。
【００８０】
このように構成された実施の形態においては、使用するイメージャ又はケーブルに応じて、正極性切換信号ＳＤ０，ＳＤ１〜ＳＤＮ及び負極性切換信号／ＳＤ０，／ＳＤ１〜／ＳＤＮのいずれかに＋Ｖ，−Ｖを供給する。例えば、イメージャ１を使用する場合には、正極性切換信号ＳＤ１に＋Ｖ、負極性切換信号／ＳＤ１に−Ｖを印加して、ダイオードＤ５３，Ｄ５４をオンにする。これにより、イメージャ１の高域損失に対応した１次進み要素が補償器６１−１によって付与された後、補償器６１−１の出力はコンデンサＣ５３，Ｃ５４を介して出力される。
【００８１】
バッファ６２は、ピーキング回路６３の入力インピーダンスを変換して、補償器６１−１の出力をピーキング回路６３に与える。これにより、ピーキング回路６３によって、更にケーブルの特性インピーダンスと等価入力容量とによる１次遅れ要素が補正される。
【００８２】
伝送するパルスの周波数が高い場合には、寄生容量及び浮遊容量の影響が大きく、駆動パルスの切換えのために一般的なアナログスイッチを採用することはできない。このため従来、伝送する駆動パルスの切換には、リレーが使用されており、消費電力の点及びコストの点から不利である。
【００８３】
しかし本実施の形態においては、寄生容量及び浮遊容量の影響を受けにくいダイオードスイッチを用いている。これにより、本実施の形態においては、波形歪を生じさせることなく、低消費電力の切換を可能にしている。
【００８４】
図１４及び図１５は本発明の第８の実施の形態に採用されるドライバ回路中の出力バッファを示すブロック図である。本実施の形態においては、ドライバ回路の他の構成は図２又は図５と同様である。
【００８５】
ケーブルの特性インピーダンスを考慮すると、ドライバ回路としては、比較的大きな電流をケーブルに流す必要がある。これに対し、ピーキング回路３２（図２又は図５参照）の出力許容レベルは比較的小さいことから、プリプロセス回路３２と終端回路３４との間に電流バッファとしての出力バッファを設ける。
【００８６】
図１４は正極性入力、正極性出力の正転プッシュプル出力バッファを示している。ダイオードＤ６１，Ｄ６２同士の接続点にはプリプロセス回路３２の出力が供給される。トランジスタＴ６１，Ｔ６２は、コレクタが夫々正負電源ＶＤＤに接続され、エミッタに夫々接続された抵抗Ｒ６５，Ｒ６６の接続点から出力が得られる。
【００８７】
しかし、単に縦列接続されたトランジスタＴ６１，Ｔ６２を用いただけでは、ＶＢＥ電圧ドロップによって、±ＶＢＥの間は出力が不定となってしまう。そこで、本実施の形態においては、入力端にダイオードＤ６１，Ｄ６２を接続することでバイアスを発生させ、全領域において線形動作を可能にする。
【００８８】
なお、コンデンサＣ６１，Ｃ６２は高周波信号に対する信号路の低インピーダンス化を行うためのものであり、抵抗Ｒ６１，Ｒ６２はダイオードＤ６１，Ｄ６２、トランジスタＴ６１，Ｔ６２のバイアス電流を設定するためのものであり、抵抗Ｒ６３，Ｒ６４は発振防止のためのものである。
【００８９】
図１４の回路は回路構成が簡単であるという利点を有する。
【００９０】
図１５は反転出力の電流バッファを示している。プリプロセス回路３２の出力はトランジスタＴ７１，Ｔ７３のベースに供給される。トランジスタＴ７１，Ｔ７２のエミッタは抵抗Ｒ７１，Ｒ７２を介して接続されており、抵抗Ｒ７１，Ｒ７２の接続点は電流源７１を介して電源端−ＶＤＤに接続されている。トランジスタＴ７１のコレクタは電源端＋ＶＤＤに接続され、トランジスタＴ７２のコレクタは抵抗Ｒ７５を介して電源端＋ＶＤＤに接続される。トランジスタＴ７２のベースは基準電位点に接続される。
【００９１】
また、トランジスタＴ７３，Ｔ７４のエミッタは抵抗Ｒ７３，Ｒ７４を介して接続されており、抵抗Ｒ７３，Ｒ７４の接続点は電流源７２を介して電源端＋ＶＤＤに接続されている。トランジスタＴ７３のコレクタは電源端−ＶＤＤに接続され、トランジスタＴ７４のコレクタは抵抗Ｒ７６を介して電源端−ＶＤＤに接続される。トランジスタＴ７４のベースは基準電位点に接続される。
【００９２】
トランジスタＴ７５は、エミッタが抵抗Ｒ７７を介して電源端＋ＶＤＤに接続され、ベースがトランジスタＴ７２のコレクタに接続される。トランジスタＴ７６は、エミッタが抵抗Ｒ７８を介して電源端−ＶＤＤに接続され、ベースはトランジスタＴ７４のコレクタに接続される。トランジスタＴ７５，Ｔ７６のコレクタは出力端として共通接続される。
【００９３】
トランジスタＴ７５，Ｔ７６は夫々電流源として機能する。トランジスタＴ７５，Ｔ７６によって夫々構成される電流源は、トランジスタＴ７１，Ｔ７２及び電流源７１等によって構成される回路並びにトランジスタＴ７３，Ｔ７４及び電流源７２等によって構成される回路によって制御される。
【００９４】
この構成によって、トランジスタＴ７１，Ｔ７３のベースに供給された信号のレベルに応じた電流出力がトランジスタＴ７５，Ｔ７６のコレクタから得られる。
【００９５】
図１５の回路は耐圧の低い素子を使用して構成することができるという利点を有する。
【００９６】
図１６は本発明の第９の実施の形態に採用されるドライバ回路中の終端回路を示す説明図である。本実施の形態においては、ドライバ回路の他の構成は図２又は図５と同様である。図１６において、符号３３は例えば図１４に示す正転出力の出力バッファを示し、符号８１は例えば図１５に示す反転出力の出力バッファを示している。
【００９７】
図１６（ａ）は終端回路として抵抗Ｒ８１を採用した例を示している。抵抗Ｒ８１の抵抗値は、ケーブルの特性インピーダンスＺ０  に設定する。抵抗Ｒ８１によって終端の整合が図られ、反射の発生を防止することができる。
【００９８】
図１６（ｂ）は終端抵抗Ｒ８２にコンデンサＣ０  を並列接続した終端回路を示している。コンデンサＣ０  は補償器４１と同様にケーブルの高域損失を補償するためのものである。コンデンサＣ０  としては、コンデンサＣ０  を接続することによって生じる反射の影響が比較的小さい範囲内の容量値に設定する。これにより、反射の発生を略防止することができると共に、高域損失のある程度の補償も可能である。
【００９９】
図１６（ｃ）は反転出力のバッファ８１に対応した終端回路を示し、抵抗Ｒ８３のみによって構成した例を示している。抵抗Ｒ８３の抵抗値は、ケーブルの特性インピーダンスＺ０  に設定する。抵抗Ｒ８３によって終端の整合が図られ、反射の発生を防止することができる。
【０１００】
図１６（ｄ）も反転出力のバッファ８１に対応した終端回路を示し、抵抗Ｒ８４及びコイルＬ０  によって構成した例を示している。コイルＬ０は、補償器４１と同様にケーブルの高域損失を補償するためのものである。コイルＬ０  としては、コイルＬ０  を接続することによって生じる反射の影響が比較的小さい範囲内のインダクタンスに設定する。これにより、反射の発生を略防止することができると共に、高域損失のある程度の補償も可能である。
【０１０１】
図１６（ｅ）は正転出力の出力バッファ３３に対応した終端回路を示している。出力バッファ３３の出力は抵抗Ｒ８５の一端に供給される。抵抗Ｒ８５の他端はコンデンサＣ０  を介して出力端に接続される。この出力端と基準電位点との間には、抵抗Ｒ８６及びコンデンサＣ８１の直列回路が接続される。コンデンサＣ８１には可変抵抗ＶＲ８１が並列接続される。抵抗Ｒ８５の抵抗値はケーブルの特性インピーダンスＺ０  に設定する。これにより、終端の整合が図られ、反射の発生を防止することができる。
【０１０２】
また、出力端は抵抗Ｒ８６及び可変抵抗ＶＲ８１を介して基準電位点に接続されており、出力端の直流電圧値は可変抵抗ＶＲ８１によって調整可能である。こうして、図１６（ｅ）の回路は、終端の整合が得られると共に、イメージャ入力端における直流バイアスを設定することができる。
【０１０３】
図１６（ｆ）は反転出力の出力バッファ８１に対応した終端回路を示している。出力バッファ８１の出力は抵抗Ｒ８７の一端に接続される。抵抗Ｒ８７の他端は基準電位点に接続される。抵抗Ｒ８７の一端はコンデンサＣ０  を介して出力端に接続される。この出力端と基準電位点との間には、抵抗Ｒ８８及びコンデンサＣ８２の直列回路が接続される。コンデンサＣ８２には可変抵抗ＶＲ８２が並列接続される。抵抗Ｒ８７の抵抗値はケーブルの特性インピーダンスＺ０  に設定する。これにより、終端の整合が図られ、反射の発生を防止することができる。
【０１０４】
また、出力端は抵抗Ｒ８８及び可変抵抗ＶＲ８２を介して基準電位点に接続されており、出力端の直流電圧値は可変抵抗ＶＲ８２によって調整可能である。こうして、図１６（ｆ）の回路は、終端の整合が得られると共に、イメージャ入力端における直流バイアスを設定することができる。
【０１０５】
このように、上記各実施の形態においては、線形回路によって駆動パルスを生成していることから、駆動周波数の向上、駆動可能な等価入力容量の向上、低電圧化、省回路化が実現できる。そして、直流から高域カットオフ周波数まで、ゲイン、グループディレイが平坦な特性であるため、許容帯域内で実現可能な駆動周波数まで、回路変更無しに広い範囲での駆動が可能である。また、映像期間とブランキング期間のような、周波数変化点でのセトリング特性を改善することができる。また、回路の簡略化が可能である。また、環境条件の変化や、使用部品のばらつきに対して、安定した駆動が可能である。また、異なる画素数、駆動周波数のイメージャに対して、簡便な条件切り替えのみで適用させることができる。更に、異なる等価入力容量を有するイメージャに対して、駆動周波数を除くその他の駆動回路の変更なしに、ケーブルの特性インピーダンスや、減衰定数を変更するだけで適用可能である。
【０１０６】
【発明の効果】
以上説明したように本発明によれば、ＣＣＤ等のイメージャに供給するパルスを生成する回路に線形回路を用いることによって、高解像度のイメージャに供給するパルスの波形歪を抑制し、高画質の画像を得ることができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る撮像装置を示す説明図。
【図２】図１中のドライバ回路１３内の回路について具体的な構成を示すブロック図。
【図３】図２中のプリプロセス回路３２−ａ乃至３２−ｃの具体的な構成を示す回路図。
【図４】横軸に周波数をとり縦軸に利得をとり、図３中のピーキング回路４２の補償特性を説明するためのグラフ。
【図５】本発明の第２の実施の形態に採用されるドライバ回路を示すブロック図。
【図６】図５中のレベル変換回路３７−ａ乃至３７−ｃの具体的な構成を示す回路図。
【図７】本発明の第３の実施の形態に採用されるドライバ回路中のプリプロセス回路を示すブロック図。
【図８】本発明の第４の実施の形態に採用されるドライバ回路中のプリプロセス回路を示すブロック図。
【図９】本発明の第５の実施の形態に採用されるドライバ回路中のプリプロセス回路を示すブロック図。
【図１０】第４及び第５の実施の形態の補正電圧供給回路５２，５２′の具体的な構成を示す回路図。
【図１１】第４及び第５の実施の形態の補正電圧供給回路５２，５２′の具体的な構成を示す回路図。
【図１２】第４及び第５の実施の形態の補正電圧供給回路５２，５２′の具体的な構成を示す回路図。
【図１３】本発明の第６の実施の形態に採用されるドライバ回路中のプリプロセス回路を示すブロック図。
【図１４】本発明の第７の実施の形態に採用されるドライバ回路中の出力バッファを示すブロック図。
【図１５】本発明の第７の実施の形態に採用されるドライバ回路中の出力バッファを示すブロック図。
【図１６】本発明の第８の実施の形態に採用されるドライバ回路中の終端回路を示す説明図。
【符号の説明】
１２…ＣＣＤ、１３…ドライバ回路、１４…カメラコントロールユニット、１５…同軸ケーブル、２１…タイミングコントローラ、２２…パルス発生部、２３…線形駆動部、２４…出力部。
【図１】
2004328543.tif 000003
【図２】
2004328543.tif 000004
【図３】
2004328543.tif 000005
【図４】
2004328543.tif 000006
【図５】
2004328543.tif 000007
【図６】
2004328543.tif 000008
【図７】
2004328543.tif 000009
【図８】
2004328543.tif 000010
【図９】
2004328543.tif 000011
【図１０】
2004328543.tif 000012
【図１１】
2004328543.tif 000013
【図１２】
2004328543.tif 000014
【図１３】
2004328543.tif 000015
【図１４】
2004328543.tif 000016
【図１５】
2004328543.tif 000017
【図１６】
2004328543.tif 000018