(57)【要約】【課題】１枚に複数種類のレイヤを備えるマスクを複数枚備えて成るマスク群の製造コストを低減すること。【解決手段】本発明は、１枚に複数種類のレイヤを配置したマスクを複数枚によって構成して成るマスク群において、各々のマスクＭ１〜Ｍ３には、レイヤ毎のマスク製造上の所定の仕様に沿った順番に対応して各レイヤが割り当てられているものである。また、本発明は、複数種類のレイヤにおけるマスク製造上の所定の仕様に沿った順番を付する工程と、レイヤ毎に付された順番に対応して複数のレイヤを１枚のマスクに割り当てるようにして複数枚のマスクＭ１〜Ｍ３を構成する工程とを備えるマスク群の製造方法でもある。また、本発明は、上記のマスク群を露光に用いる半導体装置の製造方法でもある。【選択図】        図１
2004317691.tif 000002
【特許請求の範囲】
【請求項１】
１枚に複数種類のレイヤを配置したマスクを複数枚によって構成して成るマスク群において、
各々の前記マスクには、前記レイヤ毎のマスク製造上の所定の仕様に沿った順番に対応して各レイヤが割り当てられている
ことを特徴とするマスク群。
【請求項２】
前記マスク製造上の所定の仕様は、パターンの最小線幅である
ことを特徴とする請求項１記載のマスク群。
【請求項３】
前記マスク製造上の所定の仕様は、パターンの線幅許容ばらつきである
ことを特徴とする請求項１記載のマスク群。
【請求項４】
前記マスク製造上の所定の仕様は、パターンの位置精度である
ことを特徴とする請求項１記載のマスク群。
【請求項５】
前記マスク製造上の所定の仕様は、ダストの許容サイズである
ことを特徴とする請求項１記載のマスク群。
【請求項６】
複数種類のレイヤにおけるマスク製造上の所定の仕様に沿った順番を付する工程と、
前記レイヤ毎に付された前記順番に対応して複数のレイヤを１枚のマスクに割り当てるようにして複数枚のマスクを構成する工程と
を備えることを特徴とするマスク群の製造方法。
【請求項７】
前記マスク製造上の所定の仕様は、パターンの最小線幅である
ことを特徴とする請求項６記載のマスク群の製造方法。
【請求項８】
前記マスク製造上の所定の仕様は、パターンの線幅許容ばらつきである
ことを特徴とする請求項６記載のマスク群の製造方法。
【請求項９】
前記マスク製造上の所定の仕様は、パターンの位置精度である
ことを特徴とする請求項６記載のマスク群の製造方法。
【請求項１０】
前記マスク製造上の所定の仕様は、ダストの許容サイズである
ことを特徴とする請求項６記載のマスク群の製造方法。
【請求項１１】
１枚に複数種類のレイヤを配置したマスクを複数枚によって構成して成るマスク群によって露光を行う工程を含む半導体装置の製造方法において、
各々の前記マスクには、前記レイヤ毎のマスク製造上の所定の仕様に沿った順番に対応して各レイヤが割り当てられているものを用いる
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、１枚に複数種類のレイヤが配置されたマスクを複数枚によって構成して成るマスク群およびマスク群の製造方法ならびにこのマスク群を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体素子や液晶表示素子等のデバイスをフォトリソグラフィ工程で製造する際に、光マスクやレチクルのパターン像を、投影光学系を介して例えば１／４程度に縮小し、感光材（フォトレジスト等）が塗布された基板（ウエハ、ガラスプレート等）上に露光する投影露光装置が使用されている。半導体素子等の集積度が向上するにつれて、投影露光装置に使用されている投影光学系に要求される解像力は益々高まっている。
【０００３】
また、使用される光マスクのパターンも微細化されてきており、９０ｎｍ世代では、光マスク上でも０．３μｍ以下のパターンが使用されるようになってきている。このような高精度の光マスクを製造するためには、より高価な描画装置、検査装置を使用することが必要である。
【０００４】
さらに、パターン数の増大に従い、マスク描画装置のスループットの性能向上が追いつかず、マスクの生産性が大きく下がってきている。よって、必然的にマスクの製造コストが高騰してきている。
【０００５】
従来、１枚のマスクには、１つの工程（たとえば、素子分離層、ゲート層、配線層、コンタクトホール層など）のパターン（チップ）から成るレイヤのみが配置されるが、マスクの製造コストを抑えるために、特許文献１では、１枚の光マスクに複数の工程を含む概念が紹介されている。
【０００６】
この技術を用いて、例えば、従来３０枚の光マスクで製造していた半導体を５枚のマスク（１枚のマスクに６層を配置）で製造すれば、単純には、マスクのコストは１／６となって大幅に低減できる。ただし、露光エリアが小さくなるので、１枚のウエハを処理する効率は下がる。したがって、１枚の光マスクに複数の工程を含むものを用いる方法は、少量製造する場合あるいは設計回路を検証する場合のような少量のウエハのみ必要な場合に効果的である。
【０００７】
【特許文献１】
実開平５−８９３５号公報
【０００８】
【発明が解決しようとする課題】
しかし、一般に、デバイスを作製するためのマスク構成は、様々な仕様のマスクを使用している。例えば、線幅や均一性などに高い精度を必要とするクリティカルレイヤ（例えば、ゲートレイヤなど）と、それ程精度を必要としないラフレイヤ（例えば、パッドレイヤなど）では、まったくマスクの仕様が異なる。ここで、マスク仕様が高ければ、マスク作製コストも増大することになる。
【０００９】
【課題を解決するための手段】
本発明は、このような課題を解決するために成されたものである。すなわち、本発明は、１枚に複数種類のレイヤを配置したマスクを複数枚によって構成して成るマスク群において、各々のマスクには、レイヤ毎のマスク製造上の所定の仕様に沿った順番に対応して各レイヤが割り当てられているものである。
【００１０】
また、本発明は、複数種類のレイヤにおけるマスク製造上の所定の仕様に沿った順番を付する工程と、レイヤ毎に付された順番に対応して複数のレイヤを１枚のマスクに割り当てるようにして複数枚のマスクを構成する工程とを備えるマスク群の製造方法でもある。また、本発明は、上記のマスク群を露光に用いる半導体装置の製造方法でもある。
【００１１】
このような本発明では、１枚のマスクに複数種類のレイヤを配置したマスク群において、レイヤ毎のマスク製造上の所定の仕様に沿った順番に対応してレイヤがマスクに割り当てられているため、１枚のマスクに製造上の仕様の近いレイヤがまとまって配置されるようになることから、マスク毎に製造上の仕様に対応した製造を行うことができるようになる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づき説明する。図１は、本実施形態に係るマスク群を説明する模式図、図２は、従来のマスク群を説明する模式図である。すなわち、本実施形態に係るマスク群は、複数枚のマスク（図１では３枚のマスクＭ１〜Ｍ３）から構成され、各マスクＭ１〜Ｍ３にそれぞれ複数種類のレイヤが配置されたものから成る。ここでレイヤとは、例えば半導体装置におけるある層（ゲート層や配線層）を形成するために用いられる露光パターンである。また、本実施形態で示すマスクにはレチクルも含まれるものとする。
【００１３】
図１に示す例では、１枚のマスクに４種類のレイヤが配置されている。各レイヤは、４つのチップを同じ露光で形成するため同じレイヤが４つ配置されている。なお、マスクＭ１〜Ｍ３に配置するレイヤの種類や、同じレイヤの配置数はこれに限定されるものではない。
【００１４】
ここで、図２に示す従来のマスク群では、Ａ〜Ｄのレイヤに対応した４枚のマスクＭ’１〜Ｍ’４を１枚のマスクＭ’で対応するため、Ａ〜Ｄのレイヤを同じ１枚のマスクに割り当てている。つまり、Ａ〜Ｄは露光順に対応しており、例えばＡ〜Ｌの１２の露光順に対応したレイヤがある場合には、露光順の１番目から４番目までのＡ〜Ｄのレイヤを１枚のマスクに割り当て、次の５番目から８番目までのＥ〜Ｈのレイヤを他の１枚のマスクに割り当て、次の９番目から１２番目までのＩ〜Ｌのレイヤを他の１枚のマスクに割り当てるようにしている。
【００１５】
これに対し、図１に示す本実施形態のマスク群では、Ａ〜Ｌの１２種類のレイヤを３枚のマスクＭ１〜Ｍ３に割り当てる際、露光順ではなくマスク製造上の仕様の順番に沿って割り当てている。
【００１６】
例えば、Ａ〜Ｌのレイヤとして、各レイヤ毎のマスク製造上の仕様（例えば、パターンの最小線幅、パターンの線幅許容ばらつき、パターンの位置精度、ダストの許容サイズ）に相違があるとする。例えば、ゲート形成用のレイヤは仕様（精度）が厳しく、パッドを形成するレイヤは仕様が緩い。なお、実際には同じ仕様のレイヤもあるが、本実施形態では全て異なる仕様であるとして説明する。
【００１７】
ここでは、各レイヤの仕様として、精度の高い（仕様の厳しい）順にＡ→Ｅ→Ｄ→Ｌ→Ｆ→Ｇ→Ｂ→Ｈ→Ｃ→Ｉ→Ｊ→Ｋとなっているとする。この仕様の順番に従い、図１に示す例では、仕様の厳しい順にＡ、Ｅ、Ｄ、Ｌの４つのレイヤを１つのマスクＭ１に割り当て、次に厳しい順にＦ、Ｇ、Ｂ、Ｈの４つのレイヤを１つのマスクＭ２に割り当て、その次に厳しい順にＣ、Ｉ、Ｊ、Ｋの４つのレイヤを１つのマスクＭ３に割り当てている。
【００１８】
また、このマスク群のうち、Ａ、Ｅ、Ｄ、Ｌの４つのレイヤを割り当てたマスクＭ１をＣｒｉｔｉｃａｌ  Ｌａｙｅｒ、次のＦ、Ｇ、Ｂ、Ｈの４つのレイヤを割り当てたマスクＭ２をＭｉｄｄｌｅ  Ｌａｙｅｒ、その次のＣ、Ｉ、Ｊ、Ｋの４つのレイヤを割り当てたマスクＭ３をＲｏｕｇｈ  Ｌａｙｅｒとしてグループ分けし、Ｃｒｉｔｉｃａｌ  ＬａｙｅｒのマスクＭ１を最も精度の高いマスク製造装置で製造し、Ｍｉｄｄｌｅ  ＬａｙｅｒのマスクＭ２を通常精度のマスク製造装置で製造し、Ｒｏｕｇｈ  ＬａｙｅｒのマスクＭ３を通常精度より低い精度のマスク製造装置で製造する。
【００１９】
なお、このグループ分けは必ずしも３つではなく、マスク製造装置によるマスクパターン形成精度のランク分けに応じて設定すればよい。このようなレイヤの割り当てによるマスク群を用いることで、各マスクＭ１〜Ｍ３をそのマスク製造の仕様に合わせて形成でき、マスク群全体としてマスク製造にかかるコストを低減できるようになる。
【００２０】
例えば、従来のマスク群においては、上記と同様Ａ〜Ｌの１２のレイヤを３枚のマスクに割り当てるとすると、露光順に対応させてＡ〜Ｄのレイヤを１枚目のマスクに割り当て、Ｅ〜Ｈを２枚目のマスクに割り当て、Ｉ〜Ｌを３枚目のマスクに割り当てることになる。
【００２１】
これらのレイヤが本実施形態と同じ仕様の順番だとすると、１枚目のマスクにはＣｒｉｔｉｃａｌ  Ｌａｙｅｒに対応したレイヤＡ、Ｄと、Ｍｉｄｄｌｅ  Ｌａｙｅｒに対応したレイヤＢと、Ｒｏｕｇｈ  Ｌａｙｅｒに対応したレイヤＣとが混在する状態となる。このようなマスクを製造するには、Ｃｒｉｔｉｃａｌ  Ｌａｙｅｒに合わせて最も精度の高いマスク製造装置で製造しなければレイヤＡ、Ｄを仕様に合わせて形成することができない。つまり、各レイヤのうち、最も仕様の厳しいものに合わせたマスク製造装置を用いる必要が生じる。
【００２２】
同様に、従来の２枚目のマスクではＥ〜Ｈの４つのレイヤを割り当てることになるが、ここにはＣｒｉｔｉｃａｌ  Ｌａｙｅｒに対応したレイヤＥがあるため、２枚目のマスクも最も精度の高いマスク製造装置で製造しなければならない。
【００２３】
また、従来の３枚目のマスクではＩ〜Ｌの４つのレイヤを割り当てることになるが、ここにはＣｒｉｔｉｃａｌ  Ｌａｙｅｒに対応したレイヤＬがあるため、３枚目のマスクも最も精度の高いマスク製造装置で製造しなければならない。つまり、従来のマスク群では、全てのマスクを最も精度の高いマスク製造装置で製造しなければならず、製造コストの上昇を招くことになる。
【００２４】
本実施形態では、先に説明したように、各レイヤのマスク製造上の仕様に沿った順番で割り当てを行っているため、最も精度の高いマスク製造装置で１枚、通常精度のマスク製造装置で１枚、通常精度より低い精度のマスク製造装置で１枚というように必要な精度に応じたマスク製造を行うことができ、マスク群全体としてのマスク製造コストを低減できるようになる。
【００２５】
したがって、本実施形態のマスク群を用いて露光を行い半導体装置を製造すれば、半導体装置自体の製造コストも低減できるようになる。
【００２６】
ここで、本実施形態のマスク群の製造方法を説明する。先ず、各レイヤ毎のマスク製造上の仕様の順番を付する処理を行う。すなわち、各レイヤに仕様の順番を付するには、各レイヤのパターンの設計データ（仕様データ）を参照し、パターンの最小線幅、パターンの線幅許容ばらつき、パターンの位置精度、ダストの許容サイズのうちいずれか、もしくは複数を用いて総合的に数値化する。
【００２７】
また、仕様として挙げられるパターンの最小線幅、パターンの線幅許容ばらつき、パターンの位置精度、ダストの許容サイズについて優先順位を付しておき、この優先順位に従って順番を付してもよい。なお、順番による優劣が付けられないレイヤでは、他のレイヤとの関係や製造上の都合でマスクへの割り当てを決め手もよい。
【００２８】
次いで、各レイヤ毎に付した順番に対応して、１枚のマスクに配置するレイヤの数から各マスクへレイヤを割り付ける。例えば、１枚のマスクに４種類のレイヤを配置する場合には、先の順番に沿って４つずつレイヤを選択し、その４つずつを各々マスクに順次割り当てていく。
【００２９】
そして、レイヤを割り当てた各マスクのパターンをマスク製造装置で形成していくことでマスク群が完成する。ここで、マスク製造装置のパターン形成精度（ランク）に応じて各マスクをグループ分けし、対応するマスク製造装置でパターン形成すれば、マスク製造のコスト低減を図ることが可能となる。
【００３０】
図３は、他の実施形態を説明する模式図である。この例では、１〜３２のレイヤがこの順に仕様の順番となっている場合のマスク群の構成を示している。ここでは、Ｃｒｉｔｉｃａｌ  Ｌａｙｅｒに２枚のマスクＭ１１〜Ｍ１２、Ｍｉｄｄｌｅ  Ｌａｙｅｒに２枚のマスクＭ２１〜Ｍ２２、Ｒｏｕｇｈ  Ｌａｙｅｒに４枚のマスクＭ３１〜Ｍ３４という構成となっている。
【００３１】
したがって、Ｃｒｉｔｉｃａｌ  Ｌａｙｅｒの２枚のマスクＭ１１〜Ｍ１２には、１〜４、５〜８のレイヤを各々割り当て、Ｍｉｄｄｌｅ  Ｌａｙｅｒの２枚のマスクＭ２１〜Ｍ２２には、９〜１２、１３〜１６のレイヤを各々割り当て、Ｒｏｕｇｈ  Ｌａｙｅｒの４枚のマスクＭ３１〜Ｍ３４には、１７〜２０、２１〜２４、２５〜２８、２９〜３２のレイヤを各々割り当てている。
【００３２】
このように、各レイヤ毎の仕様の順番によってマスクへの割り当てを行うとともに、各マスクをマスク製造装置のパターン形成精度（ランク）に対応したグループにしておくことで、各マスクを構成するレイヤの仕様とマスク製造装置のランクとを対応させたマスク製造によってマスク群全体のコスト低減を図ることが可能となる。
【００３３】
ここで、具体例を説明する。マスク製造装置の３ランクあり、これに対応して「Ｃｒｉｔｉｃａｌ  Ｌａｙｅｒ」「Ｍｉｄｄｌｅ  Ｌａｙｅｒ」「Ｒｏｕｇｈ  Ｌａｙｅｒ」の３グループをマスクに対応させるとし、あるデバイスの必要マスク枚数が３２枚であり、それぞれの構成が、「Ｃｒｉｔｉｃａｌ  Ｌａｙｅｒ」が８レイヤ、「Ｍｉｄｄｌｅ  Ｌａｙｅｒ」が８レイヤ、「Ｒｏｕｇｈ  Ｌａｙｅｒ」が１６レイヤだとする。また、それぞれのマスク製造にかかる価格比が、１０：５：１とする。
【００３４】
先ず、従来のマスク群を適用し、１枚のマスクに８レイヤを配置すると、４枚のマスクが必要となる。それぞれのマスクに「Ｃｒｉｔｉｃａｌ  Ｌａｙｅｒ」を配置したとすると、１枚のマスクに１チップでもＣｒｉｔｉｃａｌ仕様のレイヤが配置されていれば、そのマスクはＣｒｉｔｉｃａｌ仕様を満足する必要があるため、４枚の「Ｃｒｉｔｉｃａｌ  Ｌａｙｅｒ」マスクが必要となり、４×１０＝４０のコストがかかる。
【００３５】
一方、本実施形態のように、仕様ごとのマスク構成にすれば、「Ｃｒｉｔｉｃａｌ  Ｌａｙｅｒ」２枚、「Ｍｉｄｄｌｅ  Ｌａｙｅｒ」２枚、「Ｒｏｕｇｈ  Ｌａｙｅｒ」４枚となり、マスクコストは、（１０×１）＋（５×１）＋（１×２）＝１７となり、５０％以上のコストダウンが可能となる。
【００３６】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。すなわち、１枚に複数工程の回路パターンを有するマスクを使用することにより、１つの半導体装置の製造で必要となるマスクの枚数を減らすことができ、大幅なマスクコストの低減が可能となる。また、レイヤの配置をマスク製造上の仕様によって割り当てることで、更なるコスト低減が可能となり、このマスク群を用いて製造される半導体装置のコスト低減を図ることも可能となる。
【図面の簡単な説明】
【図１】本実施形態に係るマスク群を説明する模式図である。
【図２】従来のマスク群を説明する模式図である。
【図３】他の実施形態に係るマスク群を説明する模式図である。
【符号の説明】
Ｍ１…マスク、Ｍ２…マスク、Ｍ３…マスク
【図１】
2004317691.tif 000003
【図２】
2004317691.tif 000004
【図３】
2004317691.tif 000005