(57)【要約】【課題】入出力端子に接続される線路導体とその上下のグランド電極との間隔が狭くなってストリップ線路の特性インピーダンスが低くなっても、入出力端子から内部のストリップ線路を見た時のインピーダンスを所定のインピーダンスに整合できるようにする。【解決手段】電極パターンによる線路導体ＭＬの下層および上層にグランド電極ＧＮＤｂ，ＧＮＤａを形成してストリップ線路を構成するが、その線路導体に導通する裏面の入出力端子１３ｉｎ，１３ｏｕｔとグランド電極との間に生じる容量を減少させるグランド電極非形成部Ａを設ける。これにより入出力端子部分で、外部の標準インピーダンスと多層基板内部のストリップ線路の低インピーダンスとのインピーダンス整合を図る際、直列インダクタンス成分を増すと共に並列キャパシタンス成分を減少させて、そのインピーダンス整合を容易に行えるようにする。【選択図】  図１
2004327723.tif 000002
【特許請求の範囲】
【請求項１】
電極パターンを形成した複数の絶縁シートを積層してなる多層基板において、
前記電極パターンによる線路導体の少なくとも下層にグランド電極を配置してストリップ線路を構成するとともに、該下層よりさらに下部の裏面には前記線路導体に導通する入出力端子を備え、
下層のグランド電極を形成した層には、前記入出力端子と対向する位置に前記入出力端子との間に生じる容量を減少させるグランド電極非形成部を設けた多層基板。
【請求項２】
前記線路導体の上層にもグランド電極を配置し、該上層のグランド電極を配置した層における前記グランド電極非形成部の対向位置にグランド電極非形成部を設けた請求項１に記載の多層基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電極パターンを形成した複数の絶縁シートを積層して成る多層基板において、特にストリップ線路と入出力端子を備えたものに関する。
【０００２】
【従来の技術】
従来、多層基板を利用した高周波部品においては、内層に線状導体を設け、その下層および上層にそれぞれグランド電極を配置したトリプレート構造のストリップ線路が構成され、その端部を入出力端子に接続した構造がとられる場合があった。このストリップ線路の特性インピーダンスは、絶縁シートによる絶縁層の誘電率、線状導体（以下、「線路導体」と言う。）の幅、その線路導体と上下のグランド電極との間隔によって定まる。
【０００３】
一般に、高周波部品の低背化が進む中で、多層基板自体も薄型化が求められている。そのため、線路導体とその上下のグランド電極との間隔も狭くなる傾向にある。
【０００４】
【発明が解決しようとする課題】
一般に、入出力端子に接続するストリップ線路の特性インピーダンスは、外部の標準インピーダンスである５０Ωに合わせるのが理想である。しかし絶縁シートの誘電率は基本的に変更できないので、線路導体とその上下のグランド電極との間隔が小さくなることに伴い、特性インピーダンスを５０Ωに保とうとすると、線路導体の線路幅も狭くする必要がある。しかし、ストリップ線路の導体損失の増大の観点および電極パターンの形成精度の観点から、線路導体の線路幅を細くするのにも限界があり、その結果として入出力端子に接続されるストリップ線路の特性インピーダンスは５０Ωより低くならざるを得ない。
【０００５】
上記入出力端子は、線路導体の端部を多層基板の側面に引き出され、その部分から多層基板の側面を経由して下方に延び、更に多層基板の裏面側にも回り込むように形成されるのが一般的である。このような入出力端子から特性インピーダンスが５０Ωより低い内部のストリップ線路を見た時のインピーダンスを所定の周波数範囲で５０Ωに整合させるためには、入出力端子部分の誘導性を高めることが考えられる。
【０００６】
ところが、上述した構造の入出力端子においては、多層基板の裏面側に延びて形成された入出力端子（裏面ランド）と線路導体の下層に位置するグランド電極との間に容量が生じてしまい、この容量が上記入出力端子部分の誘導性を相殺してしまう。その結果、入出力端子の入出力インピーダンスを５０Ωに整合できないという問題が生じる。
【０００７】
そこで、この発明の目的は、入出力端子に接続される線路導体とその上下のグランド電極との間隔が狭くなってストリップ線路の特性インピーダンスが低くなっても、入出力端子から内部のストリップ線路を見た時のインピーダンスを所定のインピーダンスに整合できるようにした多層基板を提供することにある。
【０００８】
【課題を解決するための手段】
この発明は、電極パターンを形成した複数の絶縁シートを積層してなる多層基板において、電極パターンによる線路導体の少なくとも下層にグランド電極を配置してストリップ線路を構成するとともに、該下層よりさらに下部の裏面には前記線路導体に導通する入出力端子を備え、下層のグランド電極を形成した層には、前記入出力端子と対向する位置に前記入出力端子との間に生じる容量を減少させるグランド電極非形成部を設けたことを特徴としている。
【０００９】
この構造により、多層基板の裏面に設けた入出力端子と線路導体の下層側のグランド電極との間に生じる容量（並列キャパシタンス成分）を減少させ、入出力端子の直列インダクタンス成分を増大させる。その結果、入出力端子に接続される線路導体とその上下のグランド電極との間隔が狭くなってストリップ線路の特性インピーダンスが低くなっても、入出力端子からストリップ線路を見たインピーダンスを標準のインピーダンス（５０Ω）に整合させることができる。
【００１０】
また、この発明は、前記線路導体の上層にもグランド電極を配置し、該上層のグランド電極を配置した層における前記グランド電極非形成部の対向位置にグランド電極非形成部を設ける。これにより、入出力端子とグランド電極との対向面積をより効率良く抑える。
【００１１】
【発明の実施の形態】
第１の実施形態に係る多層基板について、図１・図２を参照して説明する。
図１はその多層基板の主要部の分解斜視図、図２はその多層基板を備えた高周波部品を実装基板に実装した状態での部分断面図である。図１において各絶縁シート１０ｉ，１０ｊ，１０ｋ，１０Ｌには各種電極パターンを形成している。絶縁シート１０ｉの裏面には入出力端子１３ｉｎ，１３ｏｕｔ，グランド端子Ｇを含む各種端子を形成している。絶縁シート１０ｊの上面にはグランド電極ＧＮＤｂを形成している。絶縁シート１０ｋの上面には線路導体ＭＬ，ＳＬを形成している。絶縁シート１０Ｌの上面にはグランド電極ＧＮＤａを形成している。線路導体ＭＬ，ＳＬとその上下のグランド電極ＧＮＤａ，ＧＮＤｂとによってそれぞれトリプレート構造のストリップ線路を構成している。前者はカップラの主線路、後者はその副線路として作用する。
【００１２】
図２において多層基板１００は、図１に示したそれぞれに電極パターンを形成した絶縁シートを積層して形成したものである。この多層基板１００の側面には内部電極１１（この場合、主線路の線路導体ＭＬ）に導通する側面電極１２を形成している。また裏面には側面電極１２に導通する裏面電極１３ｏｕｔを形成している。実装基板１０１の上面には配線パターン１１１を形成していて、この配線パターン１１１の所定位置に裏面電極１３ｏｕｔが接合されるように、多層基板１００から成る高周波部品を表面実装している。
【００１３】
下層のグランド電極ＧＮＤｂと裏面電極１３ｏｕｔとは絶縁層１０ｉ，１０ｊを介して対向しているので、その間に容量が生じる。しかし、図１に示したように、裏面電極１３ｏｕｔに対向する下層のグランド電極ＧＮＤｂを形成した層にグランド電極非形成部Ａを設けているので、そのグランド電極ＧＮＤｂと入出力端子１３ｉｎ，１３ｏｕｔとの実質的な対向面積が減少し、その間の容量成分が小さくなる。また、グランド電極ＧＮＤａを形成した上層についても、グランド電極非形成部Ａを設けることによって、そのグランド電極ＧＮＤａと入出力端子１３ｉｎ，１３ｏｕｔとの間に生じる容量成分も抑えることができる。なお、上層のグランド電極非形成部については必須ではない。
【００１４】
これにより、入出力端子としての、側面電極１２および裏面電極１３によってインピーダンス整合をとる際、入出力端子による直列インダクタンス成分を増すとともに並列キャパシタンス成分を減少させて、入出力端子から内部のストリップ線路を見たインピーダンスを、所定の標準インピーダンスに容易に整合させることができる。
【００１５】
次に、第２の実施形態に係る多層基板を用いた高周波部品の構成を図３および図５を基に説明する。
図３は、高周波部品を構成する多層基板の各層の平面図である。ここで括弧付きの番号は層番号を表していて、値の小さなものほど下層であり、（１）が最下層、（１０）が最上層に相当する。（１）に示す各端子の名称のうち、Ｇが接地端子、ＩＮが入力端子、ＯＵＴが出力端子である。（２）の層には下層のグランド電極ＧＮＤｂを形成している。（３），（５），（７）の層には電極パターンを形成していない。（４）の層には主線路の線路導体ＭＬおよび副線路の線路導体ＳＬをそれぞれ形成している。（６）の層には上層のグランド電極ＧＮＤａを形成している。（８），（９）の層にはいくつかの線路導体を形成している。（１０）で示す最上層には実装部品Ｐを実装している。
【００１６】
図５は図３に対比して示した従来の多層基板を用いた高周波部品の構成例である。この図５の（２）の層に形成した下層のグランド電極ＧＮＤｂおよび（６）の層に形成した上層のグランド電極ＧＮＤａは基板の側面に達しない程度に広く略全面に形成している。このような構造では裏面電極１３ｉｎ，１３ｏｕｔとグランド電極ＧＮＤａ，ＧＮＤｂとの間にそれぞれ大きな容量成分が生じる。
【００１７】
これに対し、図３に示した例では、下層のグランド電極ＧＮＤｂを形成した層（２）には、裏面の入出力端子１３ｉｎ，１３ｏｕｔ，１３ｃ，１３ｄに対向する位置にグランド電極非形成部Ａを設けている。また、上層のグランド電極ＧＮＤａを形成した層（６）には、裏面の入出力端子１３ｉｎ，１３ｏｕｔに対向する位置にグランド電極非形成部Ａを設けている。
このようにして、裏面電極１３ｉｎ，１３ｏｕｔとグランド電極ＧＮＤａ，ＧＮＤｂとの間に生じる容量を小さくすることができる。
【００１８】
次に、第３の実施形態に係る多層基板を用いた高周波部品の構成を図４を基に説明する。
この高周波部品の多層基板は、図３に示した例と異なり全部で１１層あり、主線路の線路導体ＭＬと副線路の線路導体ＳＬは別の層に形成している。その他は図３に示したものと基本的に同様である。この図４に示した例では、下層のグランド電極ＧＮＤｂを形成した層（２）には、裏面の入出力端子１３ｉｎ，１３ｏｕｔに対向する位置にグランド電極非形成部Ａを設けている。また、上層のグランド電極ＧＮＤａを形成した層（８）には、裏面の入出力端子１３ｉｎ，１３ｏｕｔに対向する位置にグランド電極非形成部Ａを設けている。
このようにして、裏面電極１３ｉｎ，１３ｏｕｔとグランド電極ＧＮＤａ，ＧＮＤｂとの間に生じる容量を小さくすることができる。
【００１９】
【発明の効果】
この発明によれば、多層基板の裏面に設けた入出力端子と多層基板内部の線路導体下層側のグランド電極との間に生じる容量（並列キャパシタンス成分）が減少し、入出力端子の直列インダクタンス成分が増大する。その結果、入出力端子に接続される線路導体とその上下のグランド電極との間隔が狭くなってストリップ線路の特性インピーダンスが低くなっても、入出力端子からストリップ線路を見たインピーダンスを標準のインピーダンス（５０Ω）に整合させることが可能となる。それによって、入出力端子部でのインピーダンス不整合による損失を抑えることができる。
【００２０】
また、この発明によれば、前記ストリップ線路より下層のグランド電極非形成部に対向して上層にもグランド電極非形成部を設けることにより、入出力端子とグランド電極との対向面積をより効率良く抑えることができる。また、線状導体の上下が入出力端子部分で対称となるのでストリップ線路の上下対称性が保たれ、スプリアスモードの発生なども抑えられる。
【図面の簡単な説明】
【図１】第１の実施形態に係る多層基板の構成を示す分解斜視図
【図２】同多層基板の実装基板への実装状態における主要部の部分断面図
【図３】第２の実施形態に係る高周波部品の各層の平面図
【図４】第３の実施形態に係る高周波部品の各層の平面図
【図５】第２の実施形態に係る高周波部品の比較例としての高周波部品の各層の平面図
【符号の説明】
１０−絶縁シート
１１−内部電極
１２−側面電極
１３−裏面電極
１００−多層基板
１０１−実装基板
１１１−配線パターン
ＩＮ−入力端子
ＯＵＴ−出力端子
Ｇ−グランド端子
ＧＮＤ−グランド電極
Ａ−グランド電極非形成部
ＭＬ−主線路の線路導体
ＳＬ−副線路の線路導体
Ｐ−実装部品
【図１】
2004327723.tif 000003
【図２】
2004327723.tif 000004
【図３】
2004327723.tif 000005
【図４】
2004327723.tif 000006
【図５】
2004327723.tif 000007