(57)【要約】【課題】半導体装置の大きさの縮小化を図る。【解決手段】半導体装置において、半導体基板と、半導体基板の主面に配置された電極と、電極の中央部に形成され、かつ、電極表面から、半導体基板の表面よりも下まで開口するバイアホールと、バイアホールの内部と、前記電極の表面とに形成され、前記金属層からの拡散を抑えるバイアホール下地電極と、バイアホール下地電極の表面に形成されたバイアホール電極と、半導体基板の前記主面とは反対側の裏面に形成され、かつ、半導体基板の裏面から、バイアホール電極にまで開口する裏面バイアホールと、裏面バイアホールの内部を含む裏面上に、形成された裏面バイアホール電極とを備える。【選択図】　　　　図１
2004128352.tif 000002
【特許請求の範囲】
【請求項１】
主面に開口するバイアホールが形成された半導体基板と、
前記バイアホールの開口部を囲むように前記半導体基板の主面に配置された電極と、
前記電極に接して前記バイアホール内部に延在し、前記電極からの拡散を抑えるバイアホール下地電極と、
前記バイアホール下地電極の表面に形成されたバイアホール電極と、を備え、前記電極の側壁と前記バイアホールの側壁との断面形状が、一直線状に形成されていることを特徴とする半導体装置。
【請求項２】
前記バイアホール下地電極は、バリアメタル付きバイアホール下地電極であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記バイアホール下地電極と前記バイアホールの側壁との間に、絶縁膜を備えることを特徴とする請求項１に記載の半導体装置。
【請求項４】
半導体基板の主面に電極を形成する電極形成工程と、
前記電極をマスクの一部として、前記半導体基板をエッチングすることによりバイアホールを形成するバイアホール形成工程と、
前記バイアホールの内部と、前記電極の表面とに、前記電極からの拡散を抑えるバイアホール下地電極を形成するバイアホール下地電極形成工程と、
前記バイアホール下地電極の表面に、バイアホール電極を形成するバイアホール電極形成工程と、
前記半導体基板の主面とは反対側の裏面に、前記半導体基板裏面から、前記バイアホール電極に至るまで開口する裏面バイアホールを形成する裏面バイアホール形成工程と、
前記裏面バイアホールの内部を含む前記半導体基板裏面上に、裏面バイアホール電極を形成する裏面バイアホール形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記バイアホール下地電極形成工程は、バリアメタル付きバイアホール下地電極を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記バイアホール形成工程の後、前記バイアホール下地電極形成工程の前に、
前記バイアホールの内部と、前記電極の表面とに、絶縁膜を形成する絶縁膜形成工程とを含むことを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図２５は、従来の半導体装置３００の製造方法を説明するためのフロー図である。また、図２６〜図２９は、従来の半導体装置３００の製造過程の状態を説明するための模式図であり、図２６Ａ、図２７Ａ、図２８Ａ、図２９Ａは、上面を示し、図２６Ｂ、図２７Ｂ、図２８Ｂ、図２９Ｂは、断面を示す。
【０００３】
図２５〜図２９を参照して、従来の半導体装置３００の製造方法について説明する。
まず、図２６に示すように、半導体基板７２上にオーミック電極７４を形成する（ステップＳ１０２）。ここでは、リフトオフ法を用いる。オーミック電極７４はリフトオフの容易さを考慮して、図２６Ａに示すように、上面からみた場合に、コの字の組み合わせとなるような形状にする。また、後に形成する電極や、バイアホールとのマスク合わせの精度を考慮して、オーミック電極７４の全体の幅をＷ´とする。
【０００４】
次に、図２７に示すように、オーミック電極７４及び半導体基板７２の表面に露出する部分に絶縁膜７６を形成する（ステップＳ１０４）。その後、オーミック電極７４の中心部に、コンタクトホール７８を形成する（ステップＳ１０６）。このコンタクトホール７８を埋め込むようにして、絶縁膜７６の上部に、リフトオフ法等により、配線電極８０を形成する（ステップＳ１０８）。なお、ここでは、配線電極８０はリフトオフ法などによって形成する。また、配線電極８０は、バリアメタル構造を有する。
【０００５】
次に、図２８に示すように、配線電極８０及び絶縁膜７６の表面に露出する部分に、絶縁膜８２を形成する（ステップＳ１１０）。この絶縁膜８２から、配線電極８０に開口するコンタクトホールと、バイアホールを形成する部分に開口するコンタクトホールとを形成する（ステップＳ１１２）。その後、バイアホール用コンタクトホールから、更に、半導体基板７２にまで達するバイアホール８６を形成する（ステップＳ１１４）。
【０００６】
次に、バイアホール８６の内部と、絶縁膜８２及び配線電極８０の表面に露出する部分に、スパッタ法などを用いて、バイアホール下地電極８８を形成する（ステップＳ１１６）。また、バイアホール下地電極８８の表面に、メッキ法等により、バイアホール電極９０を形成する（ステップＳ１２０）。
【０００７】
次に、図２９に示すように、裏面バイアホール９２を形成する（ステップＳ１２２）。裏面バイアホール９２は、表面から開口したバイアホール８６に対応する位置に開口する。その後、裏面バイアホール９２の内部を含む半導体基板７２の裏面に露出する部分に、メッキ法等を用いて裏面バイアホール電極９４を形成する（ステップＳ１２４）。
以上のようにして、従来の半導体装置３００が形成される（例えば、特許文献１参照。）。
【０００８】
【特許文献１】
特開平１０−６４９２３号公報
【０００９】
【発明が解決しようとする課題】
しかし、上述したような方法により半導体装置３００を形成する場合、バリアメタル構造を有する配線電極８０を、オーミック電極７４とバイアホール電極９０との間に挿入する必要がある。このため、マスク合わせの余裕を余分に取る必要がある。従って、オーミック電極７４の幅を、この分大きくする必要があり、半導体装置の横方向のサイズが大きくなるという問題があった。
【００１０】
また、オーミック電極７４と、表面から開口するバイアホール８６との間にも、マスクあわせ余裕をとる必要があるため、これによっても半導体装置の横方向のサイズが大きくなってしまうことが考えられる。
【００１１】
従って、この発明は、上述したような問題を解決し、半導体装置の大きさの縮小化を目的として、改良した半導体装置及びその製造方法を提案するものである。
【００１２】
【課題を解決するための手段】
この発明の半導体装置は、主面に開口するバイアホールが形成された半導体基板と、
前記バイアホールの開口部を囲むように前記半導体基板の主面に配置された電極と、
前記電極に接して前記バイアホール内部に延在し、前記電極からの拡散を抑えるバイアホール下地電極と、
前記バイアホール下地電極の表面に形成されたバイアホール電極と、を備え、前記電極の側壁と前記バイアホールの側壁との断面形状が、一直線状に形成されているものである。
【００１３】
あるいは、この発明の半導体装置は、前記バイアホール下地電極が、バリアメタル付きバイアホール下地電極であるものである。
【００１４】
あるいは、この発明の半導体装置は、前記バイアホール下地電極と前記バイアホールの側壁との間に、絶縁膜を備えるものである。
【００１５】
あるいはまた、この発明の半導体装置の製造方法は、半導体基板の主面に電極を形成する電極形成工程と、
前記電極をマスクの一部として、前記半導体基板をエッチングすることによりバイアホールを形成するバイアホール形成工程と、
前記バイアホールの内部と、前記電極の表面とに、前記電極からの拡散を抑えるバイアホール下地電極を形成するバイアホール下地電極形成工程と、
前記バイアホール下地電極の表面に、バイアホール電極を形成するバイアホール電極形成工程と、
前記半導体基板の主面とは反対側の裏面に、前記半導体基板裏面から、前記バイアホール電極に至るまで開口する裏面バイアホールを形成する裏面バイアホール形成工程と、
前記裏面バイアホールの内部を含む前記半導体基板裏面上に、裏面バイアホール電極を形成する裏面バイアホール形成工程と、
を含むものである。
【００１６】
あるいは、この発明の半導体装置の製造方法は、前記バイアホール下地電極形成工程は、バリアメタル付きバイアホール下地電極を形成するものである。
【００１７】
あるいは、この発明の半導体装置の製造方法は、前記バイアホール形成工程の後、前記バイアホール下地電極形成工程の前に、
前記バイアホールの内部と、前記電極の表面とに、絶縁膜を形成する絶縁膜形成工程とを含むものである。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を簡略化ないし省略する。
【００１９】
実施の形態１
図１は、この発明の実施の形態１における半導体装置１００を説明するための模式図であり、図１Ａは、上面を示し、図１Ｂは、断面を示す。
図１に示すように、半導体装置１００は、例えば、ＧａＡｓ（ガリウムヒ素）等からなる半導体基板２と、半導体基板２の主面側に形成されたオーミック電極４、絶縁膜６、バリアメタル付きバイアホール下地電極１０及びバイアホール電極１２、と、半導体基板２の裏面側に形成された裏面バイアホール電極１４とを含んで構成される。
【００２０】
図２は、半導体装置１００の製造方法を説明するためのフロー図である。また、図３〜図１１は、半導体装置１００の製造工程の状態を説明するための模式図であり、図３Ａ〜図１１Ａは、上面を示し、図３Ｂ〜図１１Ｂは、断面を示す。
以下、図１〜図１１を用いて、半導体装置１００の製造方法を説明する。
【００２１】
まず、図３に示すように、半導体基板２上に、オーミック電極４を形成する（ステップＳ２）。ここでは、オーミック電極４は、リフトオフ法を用いて、幅Ｗの矩形に形成される。即ち、半導体基板２に、レジストが塗布され、レジストにオーミック電極用のパターンを形成した後、レジストの上にオーミック電極４用の金属膜を形成する。その後、レジストを除去すると共に、レジスト上に形成された金属膜をも除去し、レジストの開口部分に残った金属膜のみを残す。これによって、オーミック電極４が形成される。
【００２２】
次に、オーミック電極４の上部に、絶縁膜６を形成する（ステップＳ４）。ここでは、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）法を用いる。その後、図４に示すように、絶縁膜６に、コンタクトホール２０を形成する（ステップＳ６）。このコンタクトホール２０は、絶縁膜６の表面から、オーミック電極４の表面中央部に至るように開口し、コンタクトホール２０の底部において、オーミック電極４の表面が露出するように形成される。
【００２３】
次に、オーミック電極４及び絶縁膜６の表面にレジスト８を塗布する（ステップＳ８）。その後、レジスト８に、図５に示すように、バイアホール用パターン２２を形成する（ステップＳ１０）。バイアホール用パターン２２は、絶縁膜６に開口されたコンタクトホール２０よりも小さな径の開口を、レジスト８の表面から、オーミック電極４の表面に至るまで開口させることにより形成される。
【００２４】
次に、図６に示すように、オーミック電極４に開口２４を形成する（ステップＳ１２）。ここでは、バイアホール用パターン２２を用いて、オーミック電極４に、イオントリミング等のドライエッチングを行う。ドライエッチングは、オーミック電極４の表面から、半導体基板２の表面が露出するまで行われ、これによって形成される開口２４の底部には、半導体基板２の表面が露出する。
【００２５】
次に、図７に示すように、半導体基板２にバイアホール２６を形成する（ステップＳ１４）。ここでは、バイアホール用パターン２２を用いて、半導体基板２を、ＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　ｅｔｃｈｉｎｇ：反応性イオンエッチング）によりエッチングする。ＲＩＥは、所定の深さに達するまで続けられ、バイアホール２６が形成される。ここで、形成されるバイアホール２６は、オーミック電極４の表面から、半導体基板２の表面より下方にまで、ほぼ同じ径で続く、断面において、側壁のほぼ一直線上の平らな開口である。
【００２６】
次に、レジスト８を除去した後、バリアメタル付きバイアホール下地電極１０が形成用のレジストパターンを再度形成する（ステップＳ１６）。この状態で、図８に示すように、バリアメタル付きバイアホール下地電極１０を形成する（ステップＳ１８）。ここでは、バリアメタル付きバイアホール下地電極１０は、レジスト８とオーミック電極４との表面に露出する部分、及び、バイアホール２６の内壁部に形成される。また、ここでは、バリアメタル付きバイアホール下地電極１０は、まず、ＷＳｉ等を用いてバリアメタル膜を堆積した後、下地電極膜を堆積して形成される。
【００２７】
次に、レジスト２８を塗布する（ステップＳ２０）。その後、図９に示すように、このレジスト２８に、パターン３０を形成する（ステップＳ２２）。パターン３０は、表面に開口するバリアメタル付きバイアホール下地電極１０の外周部を取り囲むように形成される。
【００２８】
次に、図１０に示すように、バイアホール電極１２を形成する（ステップＳ２４）。バイアホール電極１２は、電界メッキ法により、開口３０から、開口３０の内壁部及び、表面に露出するバリアメタル付きバイアホール下地電極１０上に接するように形成する。
【００２９】
次に、レジスト２８を除去する（ステップＳ２６）。また、その後、バリアメタル付きバイアホール下地電極１０の、表面にバイアホール電極１２が形成されていない部分を除去し（ステップＳ３０）、その後、レジストを除去する。その後、図１１に示すように、裏面バイアホール３２を形成する（ステップＳ３２）。ここでは、裏面バイアホール３２は、半導体基板２表面に開口したバイアホール２６の位置に合わせて開口するように形成される。また、裏面バイアホール３２は、半導体基板２の裏面から、バイアホール２６底部のバリアメタル付きバイアホール下地電極１０が露出するように形成される。
【００３０】
次に、裏面バイアホール電極１４を形成する（ステップＳ３４）。ここでは、電界メッキ法により、裏面バイアホール３２の内部を含めて、半導体基板２の裏面に露出する部分全体に、裏面バイアホール電極１４を形成する。これによって、図１に示すような半導体装置１００を得ることができる。
【００３１】
以上説明したように、半導体装置１００においては、バイアホール下地電極に、バリアメタルを含むバリアメタル付きバイアホール下地電極１０を用いる。これによって、オーミック電極４と、バイアホール電極１２との間で起きる相互拡散を防止することができるため、バリアメタル構造の配線電極を形成する必要がない。このため、オーミック電極４と、バイアホール２６のマスクあわせ余裕を省略することができ、したがってトランジスタの横方向のサイズを縮小することができ、半導体装置の縮小化を図ることができる。
【００３２】
また、この実施の形態においては、バイアホールを形成する際、バイアホール用パターンの形成されたレジスト８をマスクとして、オーミック電極４に開口２４を形成し、そのままレジスト８及びオーミック電極４をマスクとして半導体基板２を開口してバイアホール２６を形成する。従って、オーミック電極４と、半導体基板２との境目にも段差なく、側壁が断面において１直線となるバイアホール２６が形成される。従って、バイアホール２６に形成される段差分バイアホール２６を小さくすることができ、半導体装置の縮小化を図ることができる。
【００３３】
なお、この実施の形態において、絶縁膜や、電極膜の形成方法を説明したが、この発明はこれに限るものでなく、膜の性質や、形成する膜厚などを考慮して、適切な方法を用いて膜を形成するものであればよい。また、この発明において、電極は、オーミック電極に限るものでもない。
【００３４】
また、実施の形態１においては、バイアホール下地電極として、バリアメタル付きバイアホール下地電極１０を用い、また、バリアメタルとしては、ＷＳｉを含むものを用いた。しかし、この発明において、バイアホール下地電極は、バイアホール電極１２及びオーミック電極からの相互拡散を防止できるものであればよく、バリアメタル付きのものに限るものではない。また、バリアメタル付きバイアホール下地電極を用いる場合にも、バイアメタルは、ＷＳｉを含むものに限るものでなく、他のバリアメタルを含むものであっても良い。
【００３５】
実施の形態２．
図１２は、この発明の実施の形態２における半導体装置１００を製造する方法を説明するためのフロー図である。また、図１３〜図１５は、半導体装置１００の製造工程における状態を説明するための模式図であり、図１３Ａ〜図１５Ａは、上面を示し、図１３Ｂ〜図１５Ｂは、断面を示す。
以下、図１２〜図１５を用いて、この発明の実施の形態２における半導体装置２００の製造方法について説明する。
【００３６】
まず、半導体基板２上に、オーミック電極４を形成する（ステップＳ４０）。ここでは、テープリフトオフ法を用いて、図１３に示すように、中央に開口のある、Ｏ型のオーミック電極４を形成する。即ち、半導体基板２に、レジストが塗布され、レジストにオーミック電極用のパターンを形成した後、半導体基板２と、レジストの上とにオーミック電極４用の金属膜を形成する。その後、金属膜の上からテープを貼り付け、レジスト上に形成された金属膜のみを、レジストと共に剥がす。これによって、レジストの開口部分に残った金属膜のみを残して、オーミック電極４を形成することができる。
【００３７】
次に、絶縁膜６を形成する（ステップＳ４２）。その後、オーミック電極４の内周部付近の絶縁膜６をエッチングして、コンタクトホール２０を形成する（ステップＳ４４）。この上に、レジスト８を塗布し（ステップＳ４６）、レジスト８に、バイアホール用パターン４２を形成する（ステップＳ４８）。ここでは、図１４に示すようにバイアホール用パターン４２の開口部は、オーミック電極４の開口より、１μｍ程度外側に、大きく開口するように形成する。
【００３８】
次に、バイアホール４４を形成する（ステップＳ５０）。ここでは、図１５に示すように、オーミック電極４をマスクに、半導体基板２を、ＲＩＥによりエッチングする。ＲＩＥは、所定の深さに達するまで、続けられ、バイアホール４４が形成される。ここで、形成されるバイアホール４４は、オーミック電極４の表面から、半導体基板２の表面より下方にまで、ほぼ同じ径で続く、側壁のほぼ平らな開口である。
【００３９】
その後、実施の形態１で説明したように、半導体基板２に、バイアホールを形成し、バリアメタル付きバイアホール下地電極１０、バイアホール電極１２を形成し、更に、裏面に、裏面バイアホールを形成し、裏面バイアホール電極１４を形成する（ステップＳ１６〜Ｓ３２）。
このようにして、実施の形態１で説明したものと同様の、図１に示すような半導体装置１００を得ることができる。
その他の部分は、実施の形態１と同様であるから説明を省略する。
【００４０】
以上説明したように、この実施の形態においては、テープリフトオフ法によりＯ型のオーミック電極構造を形成することができる。従って、バイアホール形成部分のオーミック電極４を除去する工程を省略することができ、半導体製造にかかる処理時間を短縮することができる。
【００４１】
なお、この発明において、絶縁膜、電極の形成方法などは、説明したものに限らず、他の形成方法によるものであってもよい。また、バイアホール下地電極も、Ｗｓｉを含むバリアメタル付きバイアホール下地電極１０に限るものではない。
【００４２】
実施の形態３．
図１６は、この発明の実施の形態３における半導体装置３００の製造方法を説明するためのフロー図である。また、図１７〜図２４は、半導体装置３００の製造過程の状態を説明するための模式図であり、図１７Ａ〜図２４Ａは、上面を示し、図１７Ｂ〜図２４Ｂは、断面を示す。
以下、図１６〜図２４を用いて、半導体装置３００の製造方法を説明する。
【００４３】
まず、実施の形態１と同様に、半導体基板２上にオーミック電極４の形成（ステップＳ２）、絶縁膜６を形成（ステップＳ４）、コンタクトホール２０の形成（ステップＳ６）、レジスト８の塗布（ステップＳ８）、バイアホールパターン２２の形成（ステップＳ１０）、オーミック電極４の開口の形成（ステップＳ１２）、バイアホール２６の形成（ステップＳ１４）、レジスト８の除去（ステップＳ１６）を行う（図１７）。
【００４４】
次に、図１８に示すように、絶縁膜４６を形成する（ステップＳ５４）。ここで、絶縁膜４６は、ＣＶＤ法を用いて、バイアホール２６の内壁部を含めて、オーミック電極４及び半導体基板２の表面に露出する部分を覆うようにして形成する。
【００４５】
次に、コンタクトホール４８を形成する（ステップＳ５６）。コンタクトホール４８は、図１９に示すように、絶縁膜４６の表面から、オーミック電極４上に開口するように形成される。
【００４６】
次に、バイアホール下地電極５０を形成する（ステップＳ５８）。その後、レジスト５２を塗布し（ステップＳ６０）、レジスト５２に、バイアホール用パターン５４を形成する（ステップＳ６２）。このバイアホール用パターン５４の開口は、図２０に示すように、オーミック電極４上に形成された開口４８の上方に側壁部が位置するような大きさに開口する。
【００４７】
次に、バイアホール電極５６を形成する（ステップＳ６４）。ここでは、図２１に示すように、バイアホール下地電極５０のレジスト５２が塗布されていない部分に、バイアホール電極５６が形成される。
【００４８】
次に、図２２に示すように、レジスト５２を除去し（ステップＳ６６）、これと共に、バイアホール電極５６が形成されていない部分のバイアホール下地電極５０とレジスト８とを除去する（ステップＳ６８）。
【００４９】
その後、裏面バイアホール５８を形成する（ステップＳ７０）。ここで、裏面バイアホール５８は、半導体基板２裏面から、バイアホール２６の形成された部分に形成される。次に、バイアホール２６底部に形成された絶縁膜４６をエッチングし、裏面バイアホール５８の底部には、バイアホール２６底部に形成されたバイアホール下地電極５０が露出するようにする。
【００５０】
次に、裏面バイアホール５８に、裏面バイアホール電極６０を形成する。このようにして、図２４に示すような半導体装置２００を得ることができる。
その他の部分は、実施の形態１と同様であるから説明を省略する。
【００５１】
以上説明したように、この実施の形態によれば、バイアホール内のバイアホール下地電極と、半導体基板との間に、絶縁膜が介在する。これにより、バイアホール下地電極にバリアメタルを形成しなくても、バイアホール電極１２やオーミック電極４からの拡散を抑えることができ、半導体装置の信頼性を確保できる。従って、材料の選択範囲が拡大し、コストの引き下げを図ることができる。
【００５２】
なお、この発明において電極には、例えば、実施の形態１〜３におけるオーミック電極が該当する。また、例えば、実施の形態１、３における、ステップＳ２、実施の形態２におけるステップＳ４０が実行されることにより、この発明の電極形成工程が実施される。また、例えば、実施の形態１、３におけるステップＳ８〜Ｓ１６、あるいは、実施の形態２における、ステップＳ４６〜Ｓ１６が実施されることにより、この発明の、バイアホール形成工程が実施される。
【００５３】
また、例えば、実施の形態１、２におけるステップＳ１６〜Ｓ１８を実施することにより、この発明のバリアメタル付きバイアホール下地電極形成工程が実施される。
【００５４】
また、例えば、実施の形態３におけるステップＳ５４〜Ｓ５６が実施されることにより、この発明の絶縁膜形成工程が実施され、ステップＳ５８が実施されることによりバイアホール下地電極形成工程が実施される。
【００５５】
また、例えば、実施の形態１、２におけるステップＳ２０〜Ｓ２４あるいは、実施の形態３のステップＳ６０〜Ｓ６４を実施することにより、この発明のバイアホール電極形成工程が実施される。
【００５６】
また、例えば、実施の形態１、２におけるステップＳ３２あるいは、実施の形態３におけるステップＳ７０を実施することにより裏面バイアホール形成工程が実施され、実施の形態１、２におけるステップＳ３４あるいは、実施の形態３におけるステップＳ７２が実施されることにより、裏面バイアホール電極形成工程が実施される。
【００５７】
【発明の効果】
以上説明したように、この発明における半導体装置においては、電極の側壁とバイアホールとの側壁の間にずれがないため、その分、従来に比べて半導体装置の縮小化を図ることができる。
【００５８】
また、この発明の半導体装置の製造方法においては、バイアホールを形成する際、バイアホール用パターンの形成用のマスクをマスクとして、電極と半導体基板とを開口してバイアホールを形成する。従って、電極４、半導体基板との境目にも段差なく、側壁が断面において１直線となるバイアホールを形成することができる。従って、バイアホールに形成される段差分バイアホールを小さくすることができ、半導体装置の縮小化を図ることができる。
【００５９】
また、バイアホール下地電極に、バリアメタルを含むバリアメタル付きバイアホール下地電極を用いるものについては、バリアメタル構造の配線電極を形成する必要がない。このため、電極と、バイアホールのマスクあわせ余裕を省略することができ、したがってトランジスタの横方向のサイズを縮小することができ、半導体装置の縮小化を図ることができる。
【００６０】
また、バイアホール内のバイアホール下地電極と、半導体基板との間に、絶縁膜が介在するものについては、バイアホール下地電極にバリアメタルを形成しなくても、信頼性を確保できる。従って、材料の選択範囲が拡大し、コストの引き下げを図ることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１における半導体装置を説明するための模式図である。
【図２】この発明の実施の形態１における半導体装置の製造方法を説明するためのフロー図である。
【図３】この発明の実施の形態１における半導体装置の製造工程の状態を説明するための模式図である。
【図４】この発明の実施の形態１における半導体装置の製造工程の状態を説明するための模式図である。
【図５】この発明の実施の形態１における半導体装置の製造工程の状態を説明するための模式図である。
【図６】この発明の実施の形態１における半導体装置の製造工程の状態を説明するための模式図である。
【図７】この発明の実施の形態１における半導体装置の製造工程の状態を説明するための模式図である。
【図８】この発明の実施の形態１における半導体装置の製造工程の状態を説明するための模式図である。
【図９】この発明の実施の形態１における半導体装置の製造工程の状態を説明するための模式図である。
【図１０】この発明の実施の形態１における半導体装置の製造工程の状態を説明するための模式図である。
【図１１】この発明の実施の形態１における半導体装置の製造工程の状態を説明するための模式図である。
【図１２】この発明の実施の形態に２における半導体装置を製造する方法を説明するためのフロー図である。
【図１３】この発明の実施の形態２における半導体装置の製造工程の状態を説明するための模式図である。
【図１４】この発明の実施の形態２における半導体装置の製造工程の状態を説明するための模式図である。
【図１５】この発明の実施の形態２における半導体装置の製造工程の状態を説明するための模式図である。
【図１６】この発明の実施の形態３における半導体装置の製造方法を説明するためのフロー図である。
【図１７】この発明の実施の形態３における半導体装置の製造工程の状態を説明するための模式図である。
【図１８】この発明の実施の形態３における半導体装置の製造工程の状態を説明するための模式図である。
【図１９】この発明の実施の形態３における半導体装置の製造工程の状態を説明するための模式図である。
【図２０】この発明の実施の形態３における半導体装置の製造工程の状態を説明するための模式図である。
【図２１】この発明の実施の形態３における半導体装置の製造工程の状態を説明するための模式図である。
【図２２】この発明の実施の形態３における半導体装置の製造工程の状態を説明するための模式図である。
【図２３】この発明の実施の形態３における半導体装置の製造工程の状態を説明するための模式図である。
【図２４】この発明の実施の形態３における半導体装置の製造工程の状態を説明するための模式図である。
【図２５】従来の半導体装置の製造方法を説明するためのフロー図である。
【図２６】従来の半導体装置の製造過程の状態を説明するための模式図である。
【図２７】従来の半導体装置の製造過程の状態を説明するための模式図である。
【図２８】従来の半導体装置の製造過程の状態を説明するための模式図である。
【図２９】従来の半導体装置の製造過程の状態を説明するための模式図である。
【符号の説明】
１００、２００、３００　半導体装置、　２　半導体基板、　４　オーミック電極、　６　絶縁膜、　８　レジスト、　１０　バリアメタル付きバイアホール下地電極、　１２　バイアホール電極、　１４　裏面バイアホール電極、　２０コンタクトホール、　２２　バイアホールパターン、　２４　開口、　２６　バイアホール、　２８　レジスト、　３０　パターン、　３２　裏面バイアホール、　４２　バイアホール用パターン、　４４　バイアホール、　５０　バイアホール下地電極、　５２　レジスト、　５６　バイアホール電極、　５８　裏面バイアホール、　６０　裏面バイアホール電極、　７２　半導体基板、　７４　オーミック電極、　７６　絶縁膜、　７８　コンタクトホール、　８０　配線電極、　８２　レジスト、　８４　コンタクトホール、　８６　バイアホール、　８８　バイアホール下地電極、　９０　バイアホール電極、　９２　裏面バイアホール、　９４　裏面バイアホール電極。
【図１】
2004128352.tif 000003
【図２】
2004128352.tif 000004
【図３】
2004128352.tif 000005
【図４】
2004128352.tif 000006
【図５】
2004128352.tif 000007
【図６】
2004128352.tif 000008
【図７】
2004128352.tif 000009
【図８】
2004128352.tif 000010
【図９】
2004128352.tif 000011
【図１０】
2004128352.tif 000012
【図１１】
2004128352.tif 000013
【図１２】
2004128352.tif 000014
【図１３】
2004128352.tif 000015
【図１４】
2004128352.tif 000016
【図１５】
2004128352.tif 000017
【図１６】
2004128352.tif 000018
【図１７】
2004128352.tif 000019
【図１８】
2004128352.tif 000020
【図１９】
2004128352.tif 000021
【図２０】
2004128352.tif 000022
【図２１】
2004128352.tif 000023
【図２２】
2004128352.tif 000024
【図２３】
2004128352.tif 000025
【図２４】
2004128352.tif 000026
【図２５】
2004128352.tif 000027
【図２６】
2004128352.tif 000028
【図２７】
2004128352.tif 000029
【図２８】
2004128352.tif 000030
【図２９】
2004128352.tif 000031