(57)【要約】      （修正有）【課題】基板の反り量を小さくすることが可能な半導体装置を提供する。【解決手段】半導体基板の表面に電子素子９または配線８が形成されている。層間絶縁膜１５が、電子素子または配線８を覆う。層間絶縁膜１５は、積層された第１の層１５Ａと第２の層１５Ｂとを含む。第１の層と第２の層との一方には圧縮応力が内在し、他方には引張り応力が内在する。第１の層と第２の層との一方はＳｉＯＣで形成され、他方は酸化シリコンまたはフッ化ケイ酸塩ガラスで形成されている。【選択図】  図２
2004327502.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に形成された電子素子または配線と、
前記電子素子または配線を覆う層間絶縁膜と
を有し、
前記層間絶縁膜は、金属配線を挟まずに積層された第１の層と第２の層とを含み、該第１の層と第２の層との一方には圧縮応力が内在し、他方には引張り応力が内在し、該第１の層と第２の層との一方はＳｉＯＣで形成されている半導体装置。
【請求項２】
前記第１の層と第２の層との他方は、酸化シリコンまたはフッ化ケイ酸塩ガラスで形成されている請求項１に記載の半導体装置。
【請求項３】
半導体基板の上に配置され絶縁材料で形成された第１の層と、
前記第１の層に形成され、該第１の層を貫通するビアホールと、
前記第１の層の上に配置され、絶縁材料で形成された第２の層と、
前記第２の層に形成され、前記ビアホール上を通過し、底面に該ビアホールが開口する配線溝と、
前記ビアホール及び前記配線溝内に充填された導電性部材と
を有し、
前記第１の層と第２の層との一方には圧縮応力が内在し、他方には引張り応力が内在し、該第１の層と第２の層との一方はＳｉＯＣで形成されている半導体装置。
【請求項４】
前記第１の層と第２の層との他方は、酸化シリコンまたはフッ化ケイ酸塩ガラスで形成されている請求項３に記載の半導体装置。
【請求項５】
（ａ）第１の高さの複数の凸部を有する下地表面上に複数の層が配置された積層基板の、前記下地表面と、前記凸部の上面との間の領域の各層の内部応力に基づいて前記基板の反り量を求める工程と、
（ｂ）前記凸部の上面よりも高い領域の各層の内部応力に基づいて前記積層基板の反り量を求める工程と、
前記工程（ａ）と工程（ｂ）で求められた反り量から、前記積層基板の実際の反り量を予測する工程と
を有する基板反り量予測方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び基板反り量予測方法に関し、特に層間絶縁膜が複数の層で形成された半導体装置、及び凸部を有する下地表面上に内部応力を有する複数の層を積層した積層基板の反り量を予測する方法に関する。
【０００２】
【従来の技術】
半導体集積回路素子において、チップ面積を縮小化するために配線層数が増加傾向にある。また、ＤＲＡＭにおいては、キャパシタの面積を小さくするために、その高さが増加傾向にある。このため、素子の全厚さに対する層間絶縁膜の厚さの比は急激に増大している。層間絶縁膜には、一般的に圧縮または伸張応力が内在する。この応力は、基板に反りを発生させる。
【０００３】
基板に反りが発生すると、熱処理工程において基板面内の温度の均一性が悪くなる。また、吸着式の基板支持機構を用いる場合に、基板を安定して支持できなくなる場合がある。
【０００４】
特許文献１に、伸張応力を生じる第１のシリコン酸化膜と、圧縮の内部応力を生じる第２のシリコン酸化膜とを積層した層間絶縁膜を用いることにより、基板の反りを軽減させる方法が記載されている。特許文献３に、圧縮応力が生じるＴＥＯＳ膜に伸張応力が生じるＳＯＧ膜を積層することにより、ＴＥＯＳ膜の応力を緩和する技術が記載されている。
【０００５】
特許文献２に、隣接する各層が、互いに膜応力が逆方向に働く材料により形成された絶縁膜の積層構造が開示されている。このような構造にすることにより、絶縁膜への亀裂の発生や、絶縁膜の剥離が防止される。
【０００６】
【特許文献１】
特開２０００−１６４７１６号公報
【特許文献２】
特開２０００−３５７７３７号公報
【特許文献３】
特開２００２−３３３８６号公報
【０００７】
【発明が解決しようとする課題】
図１０に、厚さ７２５μｍ、直径２００ｍｍのシリコンウエハの表面に内部応力を有する絶縁膜を形成した場合の、内部応力、絶縁膜の厚さ、及びウエハの反り量との関係を示す。横軸は絶縁膜の内部応力を単位「×１０４Ｎ／ｃｍ２」で表す。ここで、値が負であることは、圧縮応力であることを意味する。縦軸は絶縁膜の厚さを単位「μｍ」で表す。曲線に付された数字は、反りが生じたウエハの曲率半径を単位「ｍ」で表す。曲率半径が小さくなるほど、ウエハの反り量は大きくなる。
【０００８】
絶縁膜の応力が一定であっても、絶縁膜が厚くなるに従って、反り量が大きくなることが分かる。
図１１（Ａ）を参照して、ウエハの曲率半径と反り量との関係について説明する。中央が盛り上がるように沿ったウエハの円形の外周線で画定される仮想平面Ｐからウエハの中心点までの高さＬ２を、ウエハの反り量と定義する。反りを有するウエハが球面の一部であるとしたときの球面の中心Ｏから仮想平面Ｐまでの距離をＬ１とする。ウエハの半径をＳ、曲率半径をＲとする。曲率中心Ｏとウエハの中心とを結ぶ直線と、中心Ｏとウエハの外周の一点とを結ぶ直線とのなす角をθとする。
【０００９】
長さＬ１及びＬ２は、以下のように表される。
【００１０】
【数１】
Ｌ１＝Ｒ×ｃｏｓθ
Ｌ２＝Ｒ×（１−ｃｏｓθ）
角度θは、θ＝ｓｉｎ−１（Ｓ／Ｒ）と表されるから、反り量Ｌ２は、以下のようになる。
【００１１】
【数２】
Ｌ２＝Ｒ×（１−ｃｏｓ（ｓｉｎ−１（Ｓ／Ｒ））
図１１（Ｂ）に、曲率半径Ｒと反り量Ｌ２との関係を、直径２００ｍｍのウエハと直径３００ｍｍのウエハとについて示す。横軸は曲率半径Ｒを単位「ｍ」で表し、縦軸は反り量Ｌ２を単位「μｍ」で表す。図中の四角記号は直径２００ｍｍのウエハの反り量を示し、丸記号は直径３００ｍｍのウエハの反り量を示す。
【００１２】
曲率半径が同一であっても、ウエハの直径が大きくなると、反り量も大きくなることが分かる。
ウエハが大口径化し、かつ全厚さに対する層間絶縁膜の厚さの比が大きくなってくると、反り量も大きくなるため、従来方法では、基板の反りを十分小さくすることが困難である。
【００１３】
本発明の目的は、基板の反り量を小さくすることが可能な半導体装置を提供することである。
本発明の他の目的は、凸部を有する基板の反り量を定量的に予測することが可能な基板反り量予測方法を提供することである。
【００１４】
【課題を解決するための手段】
本発明の一観点によると、半導体基板の表面に形成された電子素子または配線と、前記電子素子または配線を覆う層間絶縁膜とを有し、前記層間絶縁膜は、金属配線を挟まずに積層された第１の層と第２の層とを含み、該第１の層と第２の層との一方には圧縮応力が内在し、他方には引張り応力が内在し、該第１の層と第２の層との一方はＳｉＯＣで形成されている半導体装置が提供される。
【００１５】
本発明の他の観点によると、半導体基板の上に配置され絶縁材料で形成された第１の層と、前記第１の層に形成され、該第１の層を貫通するビアホールと、前記第１の層の上に配置され、絶縁材料で形成された第２の層と、前記第２の層に形成され、前記ビアホール上を通過し、底面に該ビアホールが開口する配線溝と、前記ビアホール及び前記配線溝内に充填された導電性部材とを有し、前記第１の層と第２の層との一方には圧縮応力が内在し、他方には引張り応力が内在し、該第１の層と第２の層との一方はＳｉＯＣで形成されている半導体装置が提供される。
【００１６】
圧縮応力が内在する層と伸張応力が内在する層とを組み合わせることにより、基板の反り量を小さくすることができる。
本発明の他の観点によると、（ａ）第１の高さの複数の凸部を有する下地表面上に複数の層が配置された積層基板の、前記下地表面と、前記凸部の上面との間の領域の各層の内部応力に基づいて前記基板の反り量を求める工程と、（ｂ）前記凸部の上面よりも高い領域の各層の内部応力に基づいて前記積層基板の反り量を求める工程と、前記工程（ａ）と工程（ｂ）で求められた反り量から、前記積層基板の実際の反り量を予測する工程とを有する基板反り量予測方法が提供される。
【００１７】
【発明の実施の形態】
図１及び図２を参照して、第１の実施例による半導体装置について説明する。
図１に、第１の実施例による半導体装置の製造途中の状態の断面図を示す。シリコンからなる半導体基板１の表層部にシャロートレンチアイソレーション（ＳＴＩ）による素子分離絶縁領域２が形成され、活性領域が画定されている。活性領域上にＭＯＳトランジスタ３が形成されている。
【００１８】
ＭＯＳトランジスタ３は、ソース領域３Ｓ、ドレイン領域３Ｄ、ゲート絶縁膜３Ｉ、及びゲート電極３Ｇを含んで構成される。ソース領域３Ｓ、ドレイン領域３Ｄ、及びゲート電極３Ｇの上に、金属シリサイド膜５が形成されている。ゲート電極３Ｇの側面上にサイドウォールスペーサ４が形成されている。サイドウォールスペーサ４は、ＬＤＤ構造のソース及びドレイン領域を形成するためのイオン注入時のマスクになると共に、金属シリサイド膜５を形成するためのシリサイド反応時に、ゲート電極３Ｇの側面がシリサイド化されないように保護する。
【００１９】
ＭＯＳトランジスタ３を覆うように、半導体基板１の上に酸化シリコンからなる層間絶縁膜６が形成されている。層間絶縁膜６に、ゲート電極３Ｇ上の金属シリサイド膜５を底面とするビアホールが形成され、その中にタングステンプラグ７が充填されている。層間絶縁膜６の上に、アルミニウムからなる配線８が形成されている。配線８は、タングステンプラグ７に電気的に接続されている。
【００２０】
図２（Ａ）に示すように、配線８が形成された基板１０の上に、層間絶縁膜１５が形成されている。なお、図２（Ａ）では、図１の配線８、層間絶縁膜６及びそれよりも下の構造を、下地基板１０としている。層間絶縁膜１５は、下層１５Ａと上層１５Ｂとの２層構造を有する。下層１５Ａは、高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）により形成された酸化シリコン膜（ＳｉＯ２膜）であり、上層１５Ｂは、プラズマＣＶＤ（ＰＥ−ＣＶＤ）により形成された酸化炭化シリコン膜（ＳｉＯＣ膜）である。下層１５Ａ及び上層１５Ｂの厚さは、それぞれ０．７μｍ及び１．０μｍである。
【００２１】
下層１５Ａ（ＨＤＰ−ＣＶＤによる酸化シリコン膜）は、例えば高密度プラズマＣＶＤ装置を用いて形成することができる。使用するガスは、例えば流量３１．３ｓｃｃｍのシラン（ＳｉＨ４）、流量１１９．５ｓｃｃｍの酸素（Ｏ２）、及び流量１６３ｓｃｃｍのアルゴン（Ａｒ）である。印加するＲＦ電力（周波数１３．５６ＭＨｚ）は２５００Ｗ、誘導結合プラズマ発生のための電力（周波数２ＧＨｚ）は４４００Ｗである。成長温度は約３３０℃である。この条件で形成した酸化シリコン膜には、−１５０ＭＰａの応力が内在する。ここで、負の応力は圧縮応力であることを意味する。
【００２２】
上層１５Ｂ（ＳｉＯＣ膜）は、例えば高密度プラズマＣＶＤ装置を用いて形成することができる。用いるガスは、例えば流量５ｓｃｃｍのテトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、流量２５０ｓｃｃｍの酸素、及び流量５０００ｓｃｃｍの二酸化炭素（ＣＯ２）である。印加する周波数１３．５６ＭＨｚの高周波電力は６００Ｗ、周波数２５０ｋＨｚの高周波電力は４００Ｗである。圧力は５３２Ｐａ（４Ｔｏｒｒ）、成長温度は約４００℃である。この条件で形成したＳｉＯＣ膜には、８０ＭＰａの応力が内在する。ここで、正の応力は伸長応力であることを意味する。
【００２３】
下地基板１０の直径が２００ｍｍ、図１に示した半導体基板１の厚さが７２５μｍである場合、下層１５Ａのみによる基板の反り量は−２０μｍになる。上層１５Ｂのみによる基板の反り量は＋１５μｍになる。ここで、層間絶縁膜が形成されている面が外側になるように反る向きを負とし、その逆を正とする。下層１５Ａによる反りと上層１５Ｂによる反りとが打ち消しあって、実際の基板の反り量は−５μｍになる。
【００２４】
これに対し、例えば図２に示した層間絶縁膜１５を、内部応力が−１５０ＭＰａ、厚さが１．７μｍの単層の酸化シリコン膜で形成した場合、反り量は−５０μｍになる。また、内部応力が−１５０ＭＰａ、厚さが０．７μｍの酸化シリコン膜と、内部応力が−１００ＭＰａ、厚さが１．０μｍの酸化シリコン膜との２層構造とした場合、反り量は−４０μｍになる。なお、内部応力が−１００ＭＰａの酸化シリコン膜は、高密度プラズマＣＶＤにより形成される。
【００２５】
上述のように、層間絶縁膜１５を２層構造とし、一方を圧縮応力が内在する層とし、他方を伸張応力が内在するＳｉＯＣ膜とすることにより、基板の反り量を小さくすることができる。圧縮応力が内在する層の材料の例として、酸化シリコン以外に、フッ化ケイ酸塩ガラス（ｆｌｕｏｓｉｌｉｃａｔｅ  ｇｌａｓｓ：ＦＳＧ）が挙げられる。
【００２６】
図２（Ｂ）に、第１の実施例の変形例による半導体装置の断面図を示す。第１の実施例では、下地基板１０が配線８を含んでいたが、変形例では、キャパシタ層９を含んでいる。キャパシタ層９は、複数の蓄積電極９Ａ、蓄積電極９の表面を覆う誘電体膜、及び誘電体膜を挟んで蓄積電極９Ａに対向する共通電極９Ｂを含んで構成される。蓄積電極９Ａの各々と共通電極９Ｂとが１つのキャパシタを構成する。このキャパシタは、例えばＤＲＡＭのメモリセルの一部を構成する。
【００２７】
下地基板１０の上に、層間絶縁膜１５が形成されている。層間絶縁膜１５は下層１５Ａと上層１５Ｂとを含む２層構造とされている。キャパシタ層９の厚さ（高さ）は１．４μｍであり、下層１５Ａの厚さは１．０μｍであり、上層１５Ｂの厚さは１．３μｍである。
【００２８】
下層１５Ａは、高密度プラズマＣＶＤにより形成された酸化シリコン膜である。上層１５Ｂは、図２（Ａ）に示した上層１５Ｂと同様に、プラズマＣＶＤにより形成されたＳｉＯＣ膜である。
【００２９】
下層１５Ａは、高密度プラズマＣＶＤ装置を用いて形成することができる。使用するガスは、例えば流量３９．８ｓｃｃｍのシラン（ＳｉＨ４）、流量９０．５ｓｃｃｍの酸素（Ｏ２）、及び流量３４５ｓｃｃｍのアルゴン（Ａｒ）である。印加するＲＦ電力（周波数１３．５６ＭＨｚ）は２５００Ｗ、誘導結合プラズマ発生のための誘導コイルに印加される電力（周波数２ＧＨｚ）は４４００Ｗである。成長温度は約７００℃である。この条件で形成した酸化シリコン膜には、−２００ＭＰａの応力が内在する。
【００３０】
上層１５Ｂの成膜条件は、図２（Ａ）に示した上層１５Ｂの成膜条件と同様である。
下層１５Ａによる基板の反り量は−４０μｍになり、上層１５Ｂによる基板の反り量は＋２０μｍになる。このため、下層１５Ａと上層１５Ｂとを形成した基板の反り量は−２０μｍになる。これに対し、層間絶縁膜１５を、内部応力が−２００ＭＰａ、厚さが２．３μｍの単層の酸化シリコン膜で形成した場合には、反り量が−９０〜−１００μｍになる。また、層間絶縁膜１５を、内部応力が−２００ＭＰａ、厚さが１．０μｍの第１酸化シリコン膜と、内部応力が−１００ＭＰａ、厚さが１．３μｍの第２酸化シリコン膜との２層構造にした場合、第１酸化シリコン膜による反り量が−４０μｍ、第２酸化シリコン膜による反り量が−３０μｍになる。このため、実際の基板の反り量は−７０μｍになる。
【００３１】
第１の実施例のように、圧縮応力が内在する層と、伸張応力が内在するＳｉＯＣ層とを組み合わせることにより、基板の反り量を小さくすることができる。
次に、図３及び図４を参照して、第２の実施例による半導体装置について説明する。図３（Ａ）〜（Ｃ）は、製造途中における基板の断面図を示す。
【００３２】
図３（Ａ）に示す配線８を有する下地基板１０は、図１に示した基板と同一の構造を有する。配線８の厚さ（高さ）は０．５５μｍである。下地基板１０の上に、酸化シリコンからなる厚さ０．７μｍの下層２０Ａを形成し、その上にＳｉＯＣからなる厚さ１．０μｍの上層２０Ｂを形成する。下層２０Ａの形成は、図２（Ａ）に示した下層１５Ａの形成と同様の成膜条件で、高密度プラズマＣＶＤにより行う。上層２０Ｂの形成は、図２（Ａ）に示した上層１５Ｂの形成と同様の成膜条件で、高密度プラズマＣＶＤにより行う。下層２０Ａ及び上層２０Ｂに内在する応力は、それぞれ−１５０ＭＰａ及び＋８０ＭＰａである。
【００３３】
図３（Ｂ）に示すように、化学機械研磨（ＣＭＰ）を行い、表面を平坦化する。下層２０Ａ及び一部に残っている上層２０Ｂによって、層間絶縁膜２０が構成される。例えば、配線８が形成されていない領域における層間絶縁膜２０の厚さが１．１μｍになる。
【００３４】
図３（Ｃ）に示すように、層間絶縁膜２０に、配線８の上面の一部が露出するビアホールを形成する。このビアホール内にタングステンプラグ２１を充填する。なお、タングステン以外の導電性材料を用いてもよい。
【００３５】
層間絶縁膜２０の上に、アルミニウムからなる配線２２を形成する。配線２２は、タングステンプラグ２１に電気的に接続されている。
図４を参照して、第２の実施例による半導体装置の基板の反り量の計算方法について説明する。層間絶縁膜２０を、下地表面から配線８の上面までの第１の部分２５、配線８の上面から上層２０Ｂの底面までの第２の部分２６、及び上層２０Ｂの底面よりも上の第３の部分２７に区分する。第１〜第３の部分の厚さＴ１〜Ｔ３は、それぞれ０．５５μｍ、０．１５μｍ、及び０．４μｍである。
【００３６】
まず、第１〜第３の部分ごとに反り量を計算する。基板全面に対して配線８が占める割合（配線専有率）をｘとする。第１の部分２５において、全面に下層２０Ａが配置されていると仮定すると、基板の反り量は−１５μｍになる。配線専有率がｘであるため、第１の部分２５による基板の反り量は、−１５μｍ×（１−ｘ）と近似することができる。第２の部分２６による反り量は−１０μｍである。
【００３７】
第３の部分２７においては、下層２０Ａの割合がｘ、上層２０Ｂの割合が（１−ｘ）である。厚さ０．４μｍの下層２０Ａが全面に配置されていたと仮定したときの反り量は−１４μｍであり、厚さ０．４μｍの上層２０Ｂが全面に配置されていたと仮定したときの反り量は＋１０μｍである。従って、第３の部分２７による反り量は、−１４μｍ×ｘ＋１０μｍ×（１−ｘ）と近似できる。
【００３８】
例えば、ｘ＝０．２のとき、第１の部分２５による反り量は−１２μｍになり、第３の部分２７による反り量は＋５．２μｍになる。第１〜第３の部分を含めた層間絶縁膜２０による反り量は−１６．８μｍになる。
【００３９】
これに対し、第２の層２０Ｂを、内部応力が−１００ＭＰａの酸化シリコン膜とした場合には、基板の反り量は−３２．８μｍになる。
上述の反り量予測方法では、下地基板の表面が凸部を有する場合に、凸部の上面よりも低い部分（第１の部分２５）と、高い部分（第２の部分２６及び第３の部分２７）とについて、独立に反り量を求める。凸部のために、各部分において、下地表面全域に対する層間絶縁膜の面積の比が１００％ではなくなる。この面積の比で反り量に重み付けを行うことにより、凸部を有する下地基板の反り量を予測することができる。
【００４０】
配線層数が複数であれば、層間絶縁膜ごとに反り量が累積されることになる。従って、配線層の層数が多くなると、反り量低減の効果がより大きくなる。例えば、層間絶縁膜２０と同じ構成の層間絶縁膜を積層して５層の配線層を形成すると、基板の反り量は−８４μｍになる。これに対し、上層２０ＢをプラズマＣＶＤによる酸化シリコンで形成した場合には、配線層が５層のとき、反り量が−１６４μｍになる。
【００４１】
図５に、配線専有率と、基板の反り量との関係を示す。横軸は配線専有率を単位「％」で表し、縦軸は基板の反り量を単位「μｍ」で表す。図中の四角記号が、図４に示した第２の実施例による半導体装置の基板の反り量を示し、菱形記号は、上層２０Ｂの材料としてプラズマＣＶＤによる酸化シリコンを用いた場合の反り量を示す。なお、反り量は、配線層を５層とした場合のものである。
【００４２】
このように、圧縮応力が内在する酸化シリコンからなる下層２０Ａと、伸張応力が内在するＳｉＯＣからなる上層２０Ｂとを組み合わせることにより、反り量を小さくすることができる。特に下地表面の配線専有率が低い場合に、反り量低減の効果が高い。
【００４３】
図６に、第３の実施例による半導体装置の配線専有率と、基板の反り量との関係を示す。第３の実施例では、第２の実施例の図３（Ｂ）に示した下層２０Ａの材料としてフッ化ケイ酸塩ガラス（ＦＳＧ）が使用されている。その他の構成は、第２の実施例による半導体装置の構成と同様である。
【００４４】
ＦＳＧ膜は、例えばノベラス社のＣｏｎｃｅｐｔ  Ｔｗｏ  ＳＰＥＥＤ装置を用い、高密度プラズマＣＶＤにより形成することができる。用いるガスは、流量８ｓｃｃｍのシラン（ＳｉＨ４）、流量７５ｓｃｃｍのＳｉＦ４、流量１７５ｓｃｃｍのＯ２、及び流量９０ｓｃｃｍのＡｒである。誘導コイルに印加する周波数４００ｋＨｚの高周波電力を３５００Ｗ、成長温度を４２０℃とする。この条件で形成されるＦＳＧ膜には、−１００ＭＰａの応力が内在する。
【００４５】
図６の横軸は、配線専有率を単位「％」で表し、縦軸は基板の反り量を単位「μｍ」で表す。図中の四角記号が、第３の実施例による半導体装置の基板の反り量を示し、菱形記号は、上層２０Ｂの材料としてプラズマＣＶＤによる酸化シリコン（内部応力−１００ＭＰａ）を用いた場合の反り量を示す。なお、反り量は、配線層を５層とした場合のものである。
【００４６】
第３の実施例の場合も、第２の実施例の場合と同様に、伸張応力が内在するＳｉＯＣからなる上層２０Ｂを用いることにより、反り量を小さくできることが分かる。
【００４７】
図７に、第４の実施例による半導体装置の概略断面図を示す。基板２４の上に、層間絶縁膜２５が形成されている。層間絶縁膜２５に、シングルダマシン法により形成された銅配線２６が埋め込まれている。基板２４の構造は、例えば図１に示した半導体基板１から層間絶縁膜６までの構造と同一である。基板２４、層間絶縁膜２５、及び銅配線２６が、下地基板１０を構成する。配線２６は、例えば図１に示したタングステンプラグ７に接続される。
【００４８】
下地基板１０の上に、層間絶縁膜３０及び３１が積層されている。層間絶縁膜３０に形成されたビアホール内に銅のプラグ３２が充填され、層間絶縁膜３１に形成された配線溝内に銅配線３３が充填されている。この配線溝は、層間絶縁膜３０に形成されたビアホールの上を通過し、その底面にビアホールが開口する。銅配線３３は、プラグ３２に接続される。プラグ３２及び配線３３は、公知のシングルダマシン法を用いて形成することができる。なお、デュアルダマシン法で形成することも可能である。
【００４９】
層間絶縁膜３０はＦＳＧで形成されており、その厚さは例えば０．４μｍである。層間絶縁膜３１はＳｉＯＣで形成されており、その厚さは例えば０．３５μｍである。
【００５０】
ＦＳＧからなる層間絶縁膜３０は、例えば高密度プラズマＣＶＤ装置を用いて形成することができる。使用するガスは、流量３００ｓｃｃｍのＳｉＨ４、流量９００ｓｃｃｍのＳｉＦ４、流量１０００ｓｃｃｍのＮ２Ｏ、及び流量２５００ｓｃｃｍのＮ２である。周波数１３．５６ＭＨｚの高周波電力を１０００Ｗとし、周波数２５０ｋＨｚの高周波電力を１３００Ｗとする。圧力を１９９．５Ｐａ（１．５Ｔｏｒｒ）、成長温度を４００℃とする。この条件で形成されるＦＳＧ膜には、−１５０ＭＰａの応力が内在する。
【００５１】
ＳｉＯＣからなる層間絶縁膜３１の形成は、図２（Ａ）に示した第１の実施例のＳｉＯＣからなる上層１５Ｂの形成と同様の条件で行うことができる。
下地基板１０の全面に、厚さ０．４μｍの層間絶縁膜３０を形成した場合の反り量は−１４μｍである。プラグ３２が占める面積は微小であるため、近似的に、層間絶縁膜３０が全面を覆っていると考えることができる。また、全面に厚さ０．３５μｍの層間絶縁膜３１を形成した場合の反り量は＋１０μｍである。下地基板１０の全面に対する配線３３の面積の割合（配線専有率）をｘとすると、層間絶縁膜３１による反り量は＋１０μｍ×（１−ｘ）になる。
【００５２】
例えば、配線専有率ｘが０．２であるとき、層間絶縁膜３１による反り量は＋８μｍになる。層間絶縁膜３０と３１とによる反り量は、−６μｍになる。これに対し、層間絶縁膜３０及び３１を共にＦＳＧで形成した場合には、反り量が−２４．４μｍになる。このように、層間絶縁膜３０及び３１の一方を圧縮応力が内在するＦＳＧで形成し、他方を伸長応力が内在するＳｉＯＣで形成することにより、基板の反り量を小さくすることができる。
【００５３】
図８に、配線専有率と、基板の反り量との関係を示す。横軸は配線専有率を単位「％」で表し、縦軸は基板の反り量を単位「μｍ」で表す。図中の四角記号が、第４の実施例による半導体装置の基板の反り量を示し、菱形記号は、層間絶縁膜３１の材料として、ＳｉＯＣの代わりにＦＳＧを用いた場合の反り量を示す。なお、反り量は、配線層を５層とした場合のものである。
【００５４】
圧縮応力が内在するＦＳＧからなる層間絶縁膜３０と、伸張応力が内在するＳｉＯＣからなる層間絶縁膜３１とを組み合わせることにより、反り量を小さくすることができる。特に配線専有率が低い場合に、反り量低減の効果が高い。
【００５５】
上記第１〜第４の実施例のように、圧縮応力が内在するＳｉＯ２またはＦＳＧ等の絶縁膜の応力を緩和するための絶縁層の材料としてＳｉＯＣを用いることにより、応力の緩和効果を高めることができる。圧縮応力が内在する層と、伸張応力が内在するＳｉＯＣ層との積層の順番は任意であり、ＳｉＯＣ層を下層にしてもよいし、上層にしてもよい。圧縮応力が生じる材料として、ＳｉＮやＳｉＣを用いてもよい。
【００５６】
図９に、第５の実施例による半導体装置の配線の占める割合と、基板の反り量との関係を示す。第５の実施例では、第４の実施例の図７に示した層間絶縁膜３０の材料として酸化シリコンが使用され、層間絶縁膜３１の材料としてＳｉＬＫ（ダウケミカル社の登録商標）が使用されている。その他の構成は、第２の実施例による半導体装置の構成と同様である。
【００５７】
酸化シリコンからなる層間絶縁膜３０は、例えば高密度プラズマＣＶＤ装置を用いて形成することができる。使用するガスは、流量３００ｓｃｃｍのＳｉＨ４、流量９５００ｓｃｃｍのＮ２Ｏ、及び流量１５００ｓｃｃｍのＮ２である。周波数１３．５６ＭＨｚの高周波電力を１１００Ｗとする。圧力を３１９Ｐａ（２．４Ｔｏｒｒ）、成長温度を４００℃とする。この条件で形成されるＳｉＯ２膜には、−１００ＭＰａの応力が内在する。
【００５８】
図９中の四角記号は、第５の実施例による半導体装置の反り量を示す。菱形記号は、第５の実施例による半導体層間絶縁膜３１の材料として、ＳｉＬＫの代わりに酸化シリコンを用いた場合の反り量を示す。なお、反り量は、配線層を５層とした場合のものである。
【００５９】
圧縮応力が内在する酸化シリコンからなる層間絶縁膜３０と、伸張応力が内在するＳｉＬＫからなる層間絶縁膜３１とを組み合わせることにより、反り量を小さくすることができる。特に配線専有率が低い場合に、反り量低減の効果が高い。
【００６０】
第５の実施例のように、圧縮応力の内在する層の応力を緩和するために形成される伸張応力の内在する層の材料として、ＳｉＬＫを用いることも可能である。また、ＳｉＬＫ以外の、伸張応力が内在する有機絶縁材料を用いることも可能である。
【００６１】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００６２】
【発明の効果】
以上説明したように、本発明によれば、圧縮応力が内在する層と、伸張応力が内在する層とを組み合わせることにより、基板の反り量を小さくすることができる。伸張応力が内在する層をＳｉＯＣで形成することにより、効果的に反り量を小さくすることができる。
【図面の簡単な説明】
【図１】実施例で用いられる下地基板の断面図である。
【図２】第１の実施例及びその変形例による半導体装置の概略断面図である。
【図３】第２の実施例による半導体装置の製造途中の基板の概略断面図、及び第３の実施例による半導体装置の概略断面図である。
【図４】第２の実施例による半導体装置の基板の反り量を求める方法を説明するための図である。
【図５】第２の実施例による半導体装置の配線専有率と反り量との関係を示すグラフである。
【図６】第３の実施例による半導体装置の配線専有率と反り量との関係を示すグラフである。
【図７】第４の実施例による半導体装置の概略断面図である。
【図８】第４の実施例による半導体装置の配線専有率と反り量との関係を示すグラフである。
【図９】第５の実施例による半導体装置の配線専有率と反り量との関係を示すグラフである。
【図１０】シリコン基板上に形成された絶縁膜の膜厚、絶縁膜に内在する応力、及び基板の曲率半径の関係を示すグラフである。
【図１１】反り量の定義を説明するための図、及び曲率半径と反り量との関係を示すグラフである。
【符号の説明】
１  半導体基板
２  素子分離絶縁領域
３  ＭＯＳトランジスタ
４  サイドウォールスペーサ
５  金属シリサイド膜
６、２５、３０、３１  層間絶縁膜
７、２１  タングステンプラグ
８、２２、２６、３３  配線
９  キャパシタ層
１０  下地基板
１５、２０  層間絶縁膜
１５Ａ、２０Ａ  下層
１５Ｂ、２０Ｂ  上層
３２  プラグ
【図１】
2004327502.tif 000003
【図２】
2004327502.tif 000004
【図３】
2004327502.tif 000005
【図４】
2004327502.tif 000006
【図５】
2004327502.tif 000007
【図６】
2004327502.tif 000008
【図７】
2004327502.tif 000009
【図８】
2004327502.tif 000010
【図９】
2004327502.tif 000011
【図１０】
2004327502.tif 000012
【図１１】
2004327502.tif 000013