(57)【要約】【課題】従来技術は、１水平走査期間でのカラーバースト信号部のみで各々の回路を観測するため、カラーバースト期間以外の期間では、冗長な待ち時間として計上されていた。また引き込み時定数が大きく、評価時には引き込み動作の終了までＷＡＩＴ処理を行うため、テスト時間短縮の弊害となっていた。【解決手段】本発明は、ゲートパルス信号をぞれぞれ別々に制御できるので、１水平走査期間内で時分割、或いは１水平走査期間ごとに時系列的に制御でき、ゲートパルス幅もバーストゲートパルス幅よりも広く設定できる。このため１水平走査期間内での映像期間をテストの測定に使用することが可能となる。また、各々のテストにおける見かけ上のＷＡＩＴ時間が相殺され、かつ、テスト経路の設定も一括してできるため、各々のテストにおける設定や測定のオーバーヘッドが削減できる。【選択図】  図１
2004328392.tif 000002
【特許請求の範囲】
【請求項１】
クロマ信号が入力されるＡＣＣ回路と、
前記ＡＣＣ回路からの信号或いは前記クロマ信号が入力され、出力信号を第１出力端子に出力するＡＰＣ回路と、
前記ＡＣＣ回路からの信号或いは前記クロマ信号が入力され、出力信号を第２出力端子に出力するキラー回路と、
前記ＡＣＣ回路からの信号が入力され、色差信号或いは原色信号を出力する色復調回路と、
前記ＡＰＣ回路及び前記キラー回路が動作するように、前記ＡＣＣ回路からの信号或いは前記クロマ信号の選択切換を行う動作切換え回路と、
前記ＡＣＣ回路、前記ＡＰＣ回路及び前記キラー回路に接続され、ゲートパルス信号を各々に入力する制御信号発生回路と、
データ信号、アドレス信号及びクロック信号が入力され、前記動作切換え回路及び前記制御信号発生回路に切換え信号を出力し、切換え動作を制御するシリアルインターフェース回路と、
テレビジョン信号が入力され、垂直同期信号及び水平同期信号を前記制御信号発生回路に出力する同期分離回路とを具備することを特徴とする半導体集積回路。
【請求項２】
テスト動作時には、前記ＡＣＣ回路、前記ＡＰＣ回路及び前記キラー回路のうち、少なくともひとつの回路に前記クロマ信号が入力されるように選択されることを特徴とする特許請求の範囲第１項記載の半導体集積回路。
【請求項３】
前記クロマ信号として前記テレビジョン信号に同期し、前記ＡＣＣ回路、前記ＡＰＣ回路及び前記キラー回路の、少なくともひとつの測定する回路に応じた信号を発生しうるテスト用信号発生手段と、このテスト用信号発生手段に対応した前記ゲートパルス信号が入力されることを特徴とする特許請求の範囲第２項記載の半導体集積回路。
【請求項４】
前記テスト用信号は、測定する回路に応じて少なくとも信号の位置、周波数、及び振幅のうちひとつを可変することを特徴とする特許請求の範囲第３項記載の半導体集積回路。
【請求項５】
前記テスト用信号は、前記ＡＣＣ回路、前記ＡＰＣ回路及び前記キラー回路の測定する回路のうち、少なくともひとつに対して、所定のカラーバースト信号の時間幅を超えた信号を発生することを特徴とする特許請求の範囲第３項記載の半導体集積回路。
【請求項６】
前記シリアルインターフェース回路に代えて、前記データ信号、前記アドレス信号及び前記クロック信号が入力され、前記動作切換え回路及び前記制御信号発生回路に切換え信号を出力し、切換え動作を制御する制御端子を具備することを特徴とする特許請求の範囲第１項記載の半導体集積回路。
【請求項７】
ＡＣＣ回路、ＡＰＣ回路及びキラー回路のうち、少なくともひとつの回路に前記クロマ信号が入力されるように選択する工程と、
前記クロマ信号としてテレビジョン信号に同期し、前記ＡＣＣ回路、前記ＡＰＣ回路及び前記キラー回路の、少なくともひとつの測定する回路に応じた信号を発生しうるテスト用信号発生手段と、このテスト用信号発生手段に対応したゲートパルス信号を入力せしめる工程と、
前記ＡＣＣ回路、前記ＡＰＣ回路及び前記キラー回路からそれぞれ出力信号を取り出す工程とを具備することを特徴とする半導体集積回路の評価方法。
【請求項８】
前記テスト用信号は、測定する回路に応じて少なくとも信号の位置、周波数、及び振幅のうちひとつを可変することを特徴とする特許請求の範囲第７項記載の半導体集積回路の評価方法。
【請求項９】
前記テスト用信号は、前記ＡＣＣ回路、前記ＡＰＣ回路及び前記キラー回路の測定する回路のうち、少なくともひとつに対して、所定のカラーバースト信号の時間幅を超えた信号を発生することを特徴とする特許請求の範囲第７項記載の半導体集積回路の評価方法。
【請求項１０】
ＡＣＣ回路、ＡＰＣ回路及びキラー回路のうち、少なくともひとつの回路に前記クロマ信号が入力されるように選択する手段と、
前記クロマ信号としてテレビジョン信号に同期し、前記ＡＣＣ回路、前記ＡＰＣ回路及び前記キラー回路の、少なくともひとつの測定する回路に応じた信号を発生しうるテスト用信号発生手段と、このテスト用信号発生手段に対応したゲートパルス信号を入力せしめる手段と、
前記ＡＣＣ回路、前記ＡＰＣ回路及び前記キラー回路からそれぞれ出力信号を取り出す手段とを具備することを特徴とする半導体集積回路の評価装置。
【請求項１１】
前記テスト用信号は、測定する回路に応じて少なくとも信号の位置、周波数、及び振幅のうちひとつを可変することを特徴とする特許請求の範囲第１０項記載の半導体集積回路の評価装置。
【請求項１２】
前記テスト用信号は、前記ＡＣＣ回路、前記ＡＰＣ回路及び前記キラー回路の測定する回路のうち、少なくともひとつに対して、所定のカラーバースト信号の時間幅を超えた信号を発生することを特徴とする特許請求の範囲第１０項記載の半導体集積回路の評価装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テレビ信号の復調用半導体集積回路及びその評価方法、評価装置に関するものである。
【０００２】
【従来の技術】
従来技術に係る半導体集積回路及びその評価方法、評価装置について図４乃至図６を用いて説明する。通常、テレビ信号の色復調は複合映像信号に含まれる色信号をバンドパスフィルタ（ＢＰＦ）（図示せず）で抽出し、バックポーチに重畳されるカラーバーストを基準にして色復調を行っている。この色復調に関わる動作特性の確認をするために、従来から通常の使用モードで動作確認の評価を行うことが多数あった。
【０００３】
従来技術に係る半導体集積回路及びその評価方法においては、先ず、クロマ（Ｃｈｒｏｍａ）信号入力端子（Ｃ）１にＡＣＣ（Ａｕｔｏ  Ｃｈｒｏｍａ  Ｃｏｎｔｒｏｌ）回路２が接続される。ＡＣＣ回路２の出力には色復調回路３、ＡＰＣ（Ａｕｔｏ  Ｐｈａｓｅ  Ｃｏｎｔｒｏｌ）回路６及びキラー回路７が接続される。色復調回路３の出力からは色差信号Ｒ−Ｙ、Ｂ−Ｙが取り出され、それぞれＲ−Ｙ端子４、Ｂ−Ｙ端子５が接続される。ＡＰＣ回路６及びキラー回路７にはＳＩＦ（外部シリアル制御インターフェース）回路１０が接続され、ＡＰＣ回路６からは、ロック／アンロック信号が出力され、キラー回路７からは、検出信号が出力される他、色復調回路３に接続される。ＳＩＦ回路１０にはＳＤＡ信号端子１１及びＳＣＬ信号端子１２が接続される。尚、色復調回路３、ＡＰＣ回路６及びキラー回路７には、水晶振動子９が接続されたＶＣＸＯ（電圧制御水晶発振器）８が接続される。
【０００４】
ここでＡＣＣ回路２では、入力カラーバーストの振幅が規定となるようにＡＣＣ回路２内部の可変利得Ａｍｐの利得を追従させて色復調の彩度方向の安定化を図っている。
【０００５】
ＡＰＣ回路６では、入力カラーバーストの位相に合致するようにＶＣＸＯ８の位相・周波数を追従させ色復調の位相方向の安定化を図っている。
【０００６】
また、キラー回路７では、入力バースト信号の振幅に応じて、バースト信号の有無を判断し、バースト信号無しと判断した場合にはＵＮＬＯＣＫ信号を、そうでない場合にはＬＯＣＫ信号を出力する。例えば、Ｂ／Ｗ信号のようにカラーバーストがない場合にはＵＮＬＯＣＫ信号を出力させ色復調の誤動作を避けるため、色復調回路に対して色復調機能を停止させる動作を行っている。
【０００７】
尚、ＳＩＦ回路１０では、ＡＣＣ回路２、ＡＰＣ回路６、キラー回路７、その他の色処理動作の設定を行っており、また、ＡＰＣ回路６及びキラー回路７の出力結果をＳＩＦ回路１０（図示せず）内のレジスタに一時格納した後、外部からの読み出し動作によってＳＤＡ信号端子１１から出力させて確認することも可能である。これは外部のＣＰＵ（例えばＴＶ受信機制御用マイコン）にて動作状態の観測用として制御用の判断等の用途に用いる。ＡＣＣ回路２での動作は、カラーバースト振幅が所定値となるようにＡＣＣ回路２内の可変利得増幅器（図示せず）が調整される。
【０００８】
次に同期信号入力端子（Ｙ）１４には、同期分離回路１５が接続され、同期信号を含む輝度信号が入力される。同期分離回路１５には、制御信号発生回路１６が接続され、バーストゲート（ＢＧ）パルス信号線１３がＡＣＣ回路２、ＡＰＣ回路６及びキラー回路７に各々接続される。制御信号発生回路１６では、同期分離回路１５と接続されるＨＳ（水平同期信号）端子１７、ＶＳ（垂直同期信号）端子１８からのＨＳ信号、ＶＳ信号をＨ／Ｖカウンタ１９でカウントダウンする。Ｈ／Ｖカウンタ１９にはデコーダ回路２０が接続されており、デコーダ回路２０では、Ｈ／Ｖカウンタ１９のバイナリ信号を受けてバーストゲートパルス信号を所定の回路に出力させている。このバーストゲートパルス信号を図６に示すようにタイミングを合わせて入力することにより、各々の回路でカラーバーストを測定することができる。
【０００９】
従来技術の半導体集積回路及びその評価方法、評価装置においては、通常使用状態での誤判定回避を優先した回路設計や、回路素子の増加を回避する観点から、評価測定に関する時間短縮は考慮せず、ＡＣＣ回路２、ＡＰＣ回路６及びキラー回路７が各々連携動作するように形成されていた。したがって、各回路の単独での動作は困難であった。このため色復調に関するＡＣＣ回路２、ＡＰＣ回路６及びキラー回路７各々の動作確認を行うためには、信号波形の１水平走査期間でのカラーバースト信号２１部のみで各々の回路の観測をすることになる。即ちこれは約６３．５μｓのテレビ１水平走査期間中のうち、２μｓから３μｓ程度の期間でしか動作しないため、結果的にカラーバースト期間以外の期間（クロマ信号波形２２）は、冗長な待ち時間として計上されることとなり、テスト時間の短縮の障害となっていた。
【００１０】
また、ＡＣＣ回路２、ＡＰＣ回路６及びキラー回路７は、それぞれ、色復調系処理においてノイズ耐性や回路動作の安定化の点から、引き込み時定数は他の処理よりも大きく設定されており、評価時には引き込み動作の終了までＷＡＩＴ処理を行わなければならず、テスト時間短縮の弊害となっていた。加えてこれらは各々相互に依存した動作を行っており、評価は機能毎に独立して実施することとなっていた。実際の評価ではバックポーチに重畳されたカラーバーストを抽出していることもあり、例えば数１００から数１０００ラインに跨った測定時間（例えば数１００ｍｓ）が必要となっている。
【００１１】
尚、従来技術では、クロマ復調用半導体集積回路の試験方法において、測定時間を短縮させる一例として、動作電源電圧を印加した後に起こる過度状態の時間を短縮させるというものがある（特許文献１参照）。
【００１２】
【特許文献１】
特開平０６−３４７５０８号公報
【００１３】
【発明が解決しようとする課題】
従来技術に係る半導体集積回路及びその評価方法においては、ＡＣＣ回路、ＡＰＣ回路及びキラー回路が各々連携動作するように形成されているため、各回路の単独での動作は困難であった。このため色復調の動作確認を行うためには、信号波形の１水平走査期間でのカラーバースト信号部のみで各々の回路の観測をすることになり、結果的にカラーバースト期間以外の期間（クロマ信号波形）では、冗長な待ち時間として計上されることとなり、テスト時間の短縮の障害となっていた。
【００１４】
また、ＡＣＣ回路、ＡＰＣ回路及びキラー回路では、それぞれ、色復調系処理においてノイズ耐性や復調の安定化の点から、引き込み時定数は他の処理よりも大きく設定されており、評価時には引き込み動作の終了までＷＡＩＴ処理を行わなければならず、テスト時間短縮の弊害となっていた。加えてこれらは各々相互に依存した動作を行っており、評価は機能毎に独立して実施することとなっていた。
【００１５】
【課題を解決するための手段】
本発明においては、クロマ信号が入力されるＡＣＣ回路と、前記ＡＣＣ回路からの信号或いは前記クロマ信号が入力され、出力信号を第１出力端子に出力するＡＰＣ回路と、前記ＡＣＣ回路からの信号或いは前記クロマ信号が入力され、出力信号を第２出力端子に出力するキラー回路と、  前記ＡＣＣ回路からの信号が入力され、色差信号或いは原色信号を出力する色復調回路と、前記ＡＰＣ回路及び前記キラー回路が動作するように、前記ＡＣＣ回路からの信号或いは前記クロマ信号の選択切換を行う動作切換え回路と、前記ＡＣＣ回路、前記ＡＰＣ回路及び前記キラー回路に接続され、ゲートパルス信号を各々に入力する制御信号発生回路と、データ信号、アドレス信号及びクロック信号が入力され、前記動作切換え回路及び前記制御信号発生回路に切換え信号を出力し、切換え動作を制御するシリアルインターフェース回路と、テレビジョン信号が入力され、垂直同期信号及び水平同期信号を前記制御信号発生回路に出力する同期分離回路とを具備することを特徴とする。
【００１６】
次に、ＡＣＣ回路、ＡＰＣ回路及びキラー回路のうち、少なくともひとつの回路に前記クロマ信号が入力されるように選択する工程と、前記クロマ信号としてテレビジョン信号に同期し、前記ＡＣＣ回路、前記ＡＰＣ回路及び前記キラー回路の、少なくともひとつの測定する回路に応じた信号を発生しうるテスト用信号発生手段と、このテスト用信号発生手段に対応したゲートパルス信号を入力せしめる工程と、前記ＡＣＣ回路、前記ＡＰＣ回路及び前記キラー回路からそれぞれ出力信号を取り出す工程とを具備することを特徴とする。
【００１７】
次に、ＡＣＣ回路、ＡＰＣ回路及びキラー回路のうち、少なくともひとつの回路に前記クロマ信号が入力されるように選択する手段と、前記クロマ信号としてテレビジョン信号に同期し、前記ＡＣＣ回路、前記ＡＰＣ回路及び前記キラー回路の、少なくともひとつの測定する回路に応じた信号を発生しうるテスト用信号発生手段と、このテスト用信号発生手段に対応したゲートパルス信号を入力せしめる手段と、前記ＡＣＣ回路、前記ＡＰＣ回路及び前記キラー回路からそれぞれ出力信号を取り出す手段とを具備することを特徴とする。
【００１８】
【発明の実施の形態】
本発明の実施例に係る半導体集積回路及びその評価方法、評価装置について図１乃至図３を用いて説明する。
【００１９】
本発明の実施例に係る半導体集積回路及びその評価方法においては、先ず、クロマ（Ｃｈｒｏｍａ）信号入力端子（Ｃ）１０１にＡＣＣ（Ａｕｔｏ  Ｃｈｒｏｍａ  Ｃｏｎｔｒｏｌ）回路１０２が接続されている。ＡＣＣ回路１０２の出力には色復調回路１０３が接続されており、ＡＰＣ（Ａｕｔｏ  Ｐｈａｓｅ  Ｃｏｎｔｒｏｌ）回路１０６及びキラー回路１０７は、ノーマル／テスト動作切換え回路１２３の一方の端子を介してＡＣＣ回路１０２の出力に接続され、さらにノーマル／テスト動作切換え回路１２３の他方の端子を介してクロマ信号入力端子１０１に接続されている。色復調回路１０３の出力からは色差信号Ｒ−Ｙ、Ｂ−Ｙが取り出され、それぞれＲ−Ｙ端子１０４、Ｂ−Ｙ端子１０５が接続される。ＡＰＣ回路１０６及びキラー回路１０７にはＳＩＦ（外部シリアル制御インターフェース）回路１１０が接続される。さらにＡＰＣ回路１０６には出力端子としてＴＳ１端子１２４が接続され、キラー回路１０７には出力端子としてＴＳ２端子１２５が接続される。ＡＰＣ回路１０６からは、ロック／アンロック信号が出力され、キラー回路１０７からは、検出信号が出力される。また、キラー回路１０７は色復調回路１０３に接続され、キラー回路の検出結果であるＬＯＣＫ／ＵＮＬＯＣＫ信号に応じて色復調回路を動作あるいは停止させる。ＳＩＦ回路１１０にはデータ信号が入力されるＳＤＡ信号端子１１１及びシリアルクロック信号が入力されるＳＣＬ信号端子１１２が接続される。尚、色復調回路１０３、ＡＰＣ回路１０６及びキラー回路１０７には、水晶振動子１０９が接続されたＶＣＸＯ（電圧制御水晶発振器）１０８が接続される。
【００２０】
ここでＡＣＣ回路１０２では、入力カラーバーストの振幅が規定となるようにＡＣＣ回路１０２内部の可変利得Ａｍｐの利得を追従させて色復調の彩度方向の安定化を図っている。
【００２１】
ＡＰＣ回路１０６では、入力カラーバーストの位相に合致するようにＶＣＸＯ１０８の位相・周波数を追従させ色復調の位相方向の安定化を図っている。
【００２２】
また、キラー回路１０７では、入力バースト信号の振幅に応じて、バースト信号の有無を判断し、バースト信号無しと判断した場合にはＵＮＬＯＣＫ信号を、そうでない場合にはＬＯＣＫ信号を出力する。例えば、Ｂ／Ｗ信号のようにカラーバーストがない場合にはキラー動作し、ＵＮＬＯＣＫ信号を色復調回路１０３へ供給することによって、色復調の誤動作を避けるために色復調回路に対して色復調機能を停止させる。
【００２３】
尚、ＳＩＦ回路１１０では、ＡＣＣ回路１０２、ＡＰＣ回路１０６、キラー回路１０７、その他の色処理動作の設定を行う他、ノーマル／テスト動作切換え回路１２３の切換えを行う。また、ＡＰＣ回路１０６及びキラー回路１０７の出力結果をＳＩＦ回路１１０（図示せず）内のレジスタに一時格納した後、外部に接続するＣＰＵ等からの読み出し動作によってＳＤＡ信号端子１１１から一時格納したＡＰＣ回路１０６やキラー回路１０７の出力結果を出力させて確認する。また、ＡＰＣ回路１０６及びキラー回路１０７については、それぞれＴＳ１端子１２４、ＴＳ２端子１２５からも出力結果を取り出すことが可能である。
【００２４】
ノーマル／テスト動作切換え回路１２３は、ＳＩＦ回路１１０に接続され、ＳＩＦ回路１１０からの制御信号により制御され切換えられる。ノーマル／テスト動作切換え回路１２３では、ノーマル動作時にはＡＣＣ回路１０２からの出力がＡＰＣ回路１０６及びキラー回路１０７に接続され、テスト動作時にはクロマ信号入力端子１０１からの信号が直接、ＡＰＣ回路１０６及びキラー回路１０７に入力されるように切換えられる。尚、ＡＣＣ回路１０２については、ノーマル動作時、テスト動作時にかかわらず直接、クロマ信号入力端子１０１が接続される。
【００２５】
次に同期信号入力端子（Ｙ）１１４には、同期分離回路１１５が接続され、同期信号を含む輝度信号が入力される。同期分離回路１１５では入力された輝度信号の同期部分が分離抽出され、各々水平同期信号ＨＳ、垂直同期信号ＶＳが出力される。水平同期信号ＨＳ、垂直同期信号ＶＳはそれぞれ制御信号発生回路１１６に入力され、それぞれＡＣＣ回路１０２、ＡＰＣ回路１０６、キラー回路１０７及び色復調回路１０３動作に対応したタイミングのゲートパルス信号（ゲートパルス信号線１２６ａ、１２６ｂ、１２６ｃ、１２６ｄに流される信号）が出力される。また制御信号発生回路１１６は、ＳＩＦ回路１１０内部のテスト用レジスタ（図示せず）に対して、ゲートパルス信号（ゲートパルス信号線１２６ａ、１２６ｂ、１２６ｃ、１２６ｄに流される信号）に対応する各々ゲート信号のタイミングを設定することにより、複数のタイミング設定用制御線１３３を介して制御信号発生回路１１６のタイミング設定を独立、或いは連動して行う。尚、タイミング設定用制御線１３３は図２では省略している。
【００２６】
制御信号発生回路１１６では、同期分離回路１１５と接続されるＨＳ（水平同期信号）端子１１７、ＶＳ（垂直同期信号）端子１１８からのＨＳ信号、ＶＳ信号をＨ／Ｖカウンタ１１９でカウントダウンする。Ｈ／Ｖカウンタ１１９出力にはデコーダ回路１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ、１２０ｅ、１２０ｆが接続され、テスト動作時にはデコーダ回路１２０ａ、１２０ｂ、１２０ｃ、１２０ｆが第１ゲートパルス切換え回路１２７に接続される。第１ゲートパルス切換え回路１２７ではゲートパルス信号線１２６ａがＡＣＣ回路１０２に、ゲートパルス信号線１２６ｂがＡＰＣ回路１０６に、ゲートパルス信号線１２６ｃがキラー回路１０７に接続される。また、第１ゲートパルス切換え回路１２７では、ＳＩＦ回路１１０からのノーマル／テスト動作切換え信号線１２９により、ノーマル動作時にはバーストゲート（ＢＧ）発生用デコーダ回路１２０ｆがゲートパルス信号線１２６ａ、１２６ｂ、１２６ｃに接続するように切換え制御される。
【００２７】
デコーダ回路１２０ｅ、１２０ｄは、第２ゲートパルス切換え回路１２８に接続される。第２ゲートパルス切換え回路１２８ではゲートパルス信号線１２６ｄを通じて色復調回路１０３に接続される。第２ゲートパルス切換え回路１２８では、ノーマル動作時にはデコーダ回路１２０ｄがゲートパルス信号線１２６ｄに接続され、テスト動作時にはデコーダ回路１２０ｅがゲートパルス信号線１２６ｄに接続するように切換えされる。第２ゲートパルス切換え回路１２８は、ノーマル／テスト動作切換え信号線１２９を通じてＳＩＦ回路１１０に接続され、ＳＩＦ回路１１０からの制御信号により、切換えされる。
【００２８】
ここでノーマル動作時には、ＢＧ発生用デコーダ回路１２０ｆからの信号がＡＣＣ回路１０２、ＡＰＣ回路１０６及びキラー回路１０７に接続され、また、デコーダ回路１２０ｄからの信号が色復調回路１０３に接続されることとなり、通常の色復調動作が可能となる。
【００２９】
テスト動作時には、クロマ信号入力端子（Ｃ）１０１に通常のカラーバースト信号の他、絵柄期間に設定されたテスト用信号が所定のタイミングで図３のＡＰＣ回路テスト用信号波形１３１、キラー回路テスト用信号波形１３２及びクロマ信号波形１２２に示されるが如く入力される。テスト用信号波形としてはＳＩＦ回路１１０のテスト用レジスタを上記所定のタイミングに対等されるべく設定せしめることで、ゲートパルス信号（ゲートパルス信号線１２６ａ、１２６ｂ、１２６ｃ、１２６ｄに流される信号）を図３に示す各々のゲートパルス信号波形を生成する。
【００３０】
デコーダ回路１２０ａ、１２０ｂ、１２０ｃからのゲートパルス信号（ゲートパルス信号線１２６ａ、１２６ｂ、１２６ｃ、１２６ｄに流される信号）は各々、ＢＧ信号の幅より大なる動作期間を有しており、ＡＣＣ回路１０２、ＡＰＣ回路１０６及びキラー回路１０７にそれぞれ接続される。実際には、クロマ信号はＶ−ＢＬＫ（垂直帰線消去期間）付近の非重畳区間を除き、それぞれのＨＳ直後のバックポーチ部及び映像期間に規定のタイミングにて重畳されているので、ＨＳ、ＶＳからカウントダウンして、それぞれの制御パルスを発生させる。また、デコーダ回路１２０ｅからの信号が色復調回路１０３に接続されることにより、テスト動作が可能となる。尚、本発明の実施例においては、ノーマル／テスト動作切換え回路１２３と、第１及び第２ゲートパルス切換え回路１２７、１２８とはノーマル動作時とテスト動作時の切換えが連動するようになっている。また、第１及び第２ゲートパルス切換え回路１２７、１２８はバーストゲート信号と同様にＨＳ、ＶＳの同期信号位相に同期して生成される。
【００３１】
本発明の実施例に係る半導体集積回路及びその評価方法、評価装置においては、図３（ａ）に示すとおり、１水平走査期間内でそれぞれＡＣＣ回路１０２、ＡＰＣ回路１０６及びキラー回路１０７に対して独立した信号を時分割多重させ、テスタ（図示せず）からクロマ信号入力端子１０１に供給する。ここで独立した信号とは、ゲートパルス信号線１２６ａ、１２６ｂ、１２６ｃを通じて第１ゲートパルス切換え回路１２７から制御されたＡＣＣ回路１０２、ＡＰＣ回路１０６及びキラー回路１０７のそれぞれのゲートパルス信号波形の期間に対応した信号のことを指す。即ち、ＡＣＣ回路テスト用信号波形１３０及びキラー回路テスト用信号波形１３２では振幅可変とし、ＡＰＣ回路テスト用信号波形１３１では周波数を可変とする。
【００３２】
ここでは、まず測定前にノーマル／テスト動作切換え回路１２３をテスト動作側に切換えることにより、クロマ信号が直接、ＡＰＣ回路１０６及びキラー回路１０７に入力されるようになる。次に信号を供給する信号源となるテスタ（図示せず）からクロマ信号端子１０１に図３（ａ）に示す信号波形を１水平走査期間内に入力するとともに、制御信号発生回路１１６からＡＣＣ回路１０２、ＡＰＣ回路１０６、キラー回路１０７及び色復調回路１０３へゲートパルス信号を所定のタイミングで入力させる。
【００３３】
本発明に係る実施例においては、まずＡＣＣ回路テスト用信号波形１３０に合わせてＡＣＣ回路１０２にゲートパルス信号を与え、次にＡＰＣ回路テスト用信号波形１３１に合わせてＡＰＣ回路１０６にゲートパルス信号を与える。続いてキラー回路テスト用信号波形１３２に合わせてキラー回路１０７にゲートパルス信号を与え、次にクロマ信号波形１２２に合わせて色復調回路１０３にゲートパルス信号を与える。尚、ＡＣＣ回路１０２については通常動作で用いるバーストゲートパルス信号の制御パルスを用いることで、新たに制御パルスを発生させることなく、もともと設定されている制御パルスで代用させているが、もちろん、他のタイミングで信号波形を入力し、新たな制御パルスとしてもよい。例えば、図３（ｂ）に示すようにＡＣＣ回路１０２をバーストゲート以外の期間にも動作させてもよい。また、初期段階では図３（ｂ）に示すようにＡＣＣ測定期間を長く動作させ、ＡＣＣ回路１０２が集束した後に、図３（ａ）の動作に切り替えてもよい。図３（ａ）及び（ｂ）においては１水平走査期間のみを図示しているが、実際の測定方法はこの信号を複数ラインに跨って入力させ、所定の時定数後に測定を行うこととなる。出力された測定結果は測定手段となるテスタ（図示せず）に入力されることとなる。
【００３４】
ＡＣＣ回路１０２の動作評価方法については、例えばここではカラーバースト信号に相当する信号を用いるとして、このＡＣＣ回路テスト用信号波形１３０の振幅のみを可変させ、入力信号振幅に対してＴＳ３端子１３４出力振幅の変化を観測することにより、ＡＣＣ回路１０２動作を評価することができる。或いは対応する色復調回路１０３出力の振幅を確認することで行うこともできる。
【００３５】
ＡＰＣ回路１０６の動作評価方法については、例えば入力信号のＡＰＣ回路テスト用信号波形１３１の周波数をｆｓｃ（色副搬送波周波数）からシフトした周波数で多重することでロック、アンロックの出力確認を行うことができる。
【００３６】
キラー回路１０７の動作評価方法については、キラー回路用信号波形１３２の信号振幅を可変させることで行うことができる。キラー回路１０７については、それぞれＡＣＣ回路１０２の評価とＡＰＣ回路１０６の評価に並行して実施することができる。また、ここではＡＣＣ回路１０２の出力を色復調回路１０３から取り出していたが、直接観測できるように構成すれば、色復調の機能に依存しなくても良くなるので、ＡＣＣ回路１０２、ＡＰＣ回路１０６及びキラー回路１０７の同時評価が可能となる。
【００３７】
本発明の実施例に係る半導体集積回路及びその評価方法、評価装置においては、ＡＣＣ回路１０２、ＡＰＣ回路１０６及びキラー回路１０７のゲートパルス信号をぞれぞれ別々に制御することが可能であり、またゲートパルス幅もバーストゲートパルス幅よりも広く設定することが可能である。よって従来技術のように、バックポーチに重畳されたカラーバースト信号の期間に限定されずに、１水平走査期間内での映像期間をテストの測定に使用することが可能となる。それぞれの多重期間では独立した機能評価を並行した測定も可能となる。
【００３８】
本発明の実施例においては、時定数が大きい機能項目であるＡＣＣ回路１０２、ＡＰＣ回路１０６及びキラー回路１０７が、一括して同時測定できるようになるため、各々のテストにおける見かけ上のＷＡＩＴ時間が相殺され、かつ、テスト経路の設定も一括してできるため、各々のテストにおける設定や測定のオーバーヘッドが削減できる。このためＷＡＩＴ時間を短縮させることができ、クロマ信号処理にかかるテスト時間のうち、ＡＣＣ回路１０２、ＡＰＣ回路１０６及びキラー回路１０７に関しては数１００ｍｓから数ｓ程度の短縮ができるようになる。
【００３９】
例えば、従来技術ではカラーバースト期間の約２．５μｓ程度しか測定に用いることができないのに対して、本発明の第１実施例においては、例えば１水平走査期間の映像期間の１／２（３０μｓ程度）を測定用に用いたとすると、約１／１２に短縮することが可能となる。
【００４０】
本発明は実施例によって記載したが、この開示をなす論述及び図面はこの発明を限定するものではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４１】
尚、本発明の実施例においては、色復調回路１０３を制御するゲートパルス信号線１２６ｄを設けているが、特にこの制御線がない場合でも測定自体には問題はなく、ＡＣＣ回路１０２、ＡＰＣ回路１０６及びキラー回路１０７についてのゲートパルス制御のみを行うことにしてもよい。
【００４２】
更に、例えばＡＣＣ機能特性の測定をバースト期間のみならず、映像期間全てを用いた測定とする等、規定バーストゲート以外の期間に測定範囲を拡げることにより、見掛け上の測定時間短縮を図ることも本発明による実施例の一展開である。
【００４３】
また、本発明の実施例においては、１水平走査期間内の信号の時分割順序については、ＡＣＣ回路、ＡＰＣ回路、キラー回路の順序で入力しているが、これに限定されるものではなく、信号入力順序が入れ替わってもよい。
【００４４】
尚、本発明の実施例においては、１水平走査期間内の信号を時分割することで測定を行っているが、これに限定されるものではなく、例えば予め設定した任意の水平走査期間ごとにＡＣＣ回路１０２の測定、ＡＰＣ回路１０６の測定、キラー回路１０７の測定として時系列的に測定することでもよい。この場合にも、勿論測定は複数ラインに跨って信号を入力していくこととなり、時系列的な信号入力の順序が入れ替わってもよい。
【００４５】
また、本発明の実施例においては、ＡＣＣ回路１０２、ＡＰＣ回路及びキラー回路１０７のうち、少なくともひとつだけを測定するようにしてもよいし、或いはこれら回路のうち、複数を測定するようにしてもよい。尚、本発明の実施例においては、測定する回路に合わせて１水平走査期間内の信号の位置、周波数、及び振幅が可変されていればよい。測定については、時定数の長い測定に合わせるか、或いは長い項目のテスト期間中に、他の短い項目のテストを組み合わせてもよい。
【００４６】
尚、ノーマル／テスト動作切換え回路１２３についてはトランジスタ、またはロジックゲート制御できるものでアナログスイッチ手段を構成すればよい。
【００４７】
尚、ＡＰＣ回路１０６及びキラー回路１０７の出力を半導体集積回路の外部に取り出す場合には、ＴＳ１端子１２４、ＴＳ２端子１２５を使用するが、これは既存の出力ピンをテスト時のみ共用させている。また、ＡＣＣ回路１０２についても、これらの出力ピンを共用させて接続し、選択出力としてもよい。
【００４８】
また、ＳＩＦ回路１１０に代えて、データ信号、アドレス信号及びクロック信号が入力され、ノーマル／テスト動作切換え回路１２３及び制御信号発生回路１１６に切換え信号を出力し、切換え動作を制御する制御端子を設けて直接、外部に信号を取り出すようにしてもよい。
【００４９】
また図３の信号波形上に示した矢印は、振幅可変、周波数可変の状態を表したものであり、信号波形自体は測定する際に必要によって変化するものである。
【００５０】
また、テレビジョン信号とは映像信号の全般を示すものである。
【００５１】
また、テスト用信号発生手段（図示せず）とは半導体集積回路の外部に設けられ、クロマ信号としてテレビジョン信号に同期し、ＡＣＣ回路、ＡＰＣ回路及びキラー回路の、少なくともひとつの測定する回路に応じた信号を発生させることができるものである。
【００５２】
このような本発明はここでは記載していない様々な実施の形態等を含むことは勿論であり、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００５３】
【発明の効果】
本発明においては、ＡＣＣ回路、ＡＰＣ回路及びキラー回路のゲートパルス信号をぞれぞれ別々に制御することが可能となるため、１水平走査期間内で時分割に制御でき、或いは１水平走査期間ごとに時系列的に制御でき、またゲートパルス幅もバーストゲートパルス幅よりも広く設定することができる。このためバックポーチに重畳されたカラーバースト信号の期間に限定されずに、１水平走査期間内での映像期間をテストの測定に使用することが可能となる。
【００５４】
また、本発明においては、時定数が大きい機能項目であるＡＣＣ回路、ＡＰＣ回路及びキラー回路が、一括して同時測定できるようになるため、各々のテストにおける見かけ上のＷＡＩＴ時間が相殺され、かつ、テスト経路の設定も一括してできるため、各々のテストにおける設定や測定のオーバーヘッドが削減できる。このためＷＡＩＴ時間を短縮させることができる。
【図面の簡単な説明】
【図１】本発明の実施例に係る半導体集積回路及びその評価装置の一例を示す回路ブロック図である。
【図２】本発明の実施例に係る半導体集積回路及びその評価装置の制御信号発生回路の一例を示す回路ブロック図である。
【図３】（ａ）及び（ｂ）は本発明の実施例に係る半導体集積回路の評価方法の例を示す制御信号波形図である。
【図４】従来技術に係る半導体集積回路及びその評価装置を示す回路ブロック図である。
【図５】従来技術に係る半導体集積回路及びその評価装置の制御信号発生回路を示す回路ブロック図である。
【図６】従来技術に係る半導体集積回路の評価方法を示す制御信号波形図である。
【符号の説明】
１０１  クロマ信号入力端子
１０２  ＡＣＣ回路
１０３  色復調回路
１０４  Ｒ−Ｙ端子
１０５  Ｂ−Ｙ端子
１０６  ＡＰＣ回路
１０７  キラー回路
１０８  ＶＣＸＯ
１０９  水晶振動子
１１０  ＳＩＦ回路
１１１  ＳＤＡ信号端子
１１２  ＳＣＬ信号端子
１１４  輝度信号入力端子
１１５  同期分離回路
１１６  制御信号発生回路
１１７  ＨＳ端子
１１８  ＶＳ端子
１１９  Ｈ／Ｖカウンタ
１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ、１２０ｅ、１２０ｆ  デコーダ回路
１２２  クロマ信号波形
１２３  ノーマル／テスト動作切換え回路
１２４  ＴＳ１端子
１２５  ＴＳ２端子
１２６ａ、１２６ｂ、１２６ｃ、１２６ｄ  ゲートパルス信号線
１２７  第１ゲートパルス切換え回路
１２８  第２ゲートパルス切換え回路
１２９  ノーマル／テスト動作切換え信号線
１３０  ＡＣＣ回路テスト用信号波形
１３１  ＡＰＣ回路テスト用信号波形
１３２  キラー回路テスト用信号波形
１３３  タイミング設定用制御線
１３４  ＴＳ３端子
【図１】
2004328392.tif 000003
【図２】
2004328392.tif 000004
【図３】
2004328392.tif 000005
【図４】
2004328392.tif 000006
【図５】
2004328392.tif 000007
【図６】
2004328392.tif 000008