(57)【要約】【課題】電源電圧低下時と温度上昇時とにおける発振周波数の低下を防止可能で占有面積の小さいリング発振器を提供する。【解決手段】リング発振器は、直列に接続されたＰチャネルトランジスタＰ２、ＰチャネルトランジスタＰ３、ＮチャネルトランジスタＮ３およびＮチャネルトランジスタＮ２を有する電流枯渇型インバータＣＳＩを含むリング発振部１と、ＰチャネルトランジスタＰ１０および弱反転状態で動作するＮチャネルトランジスタＮ１０を含む基本電流源２１とＰチャネルトランジスタＰ１０，Ｐ２にカレントミラー接続するＰチャネルトランジスタＰ１２およびＮチャネルトランジスタＮ２にカレントミラー接続するＮチャネルトランジスタＮ１２からなるカレントミラー回路２３とを有する電流制御部２と、を備えている。【選択図】　　　図１
2004048690.tif 000002
【特許請求の範囲】
【請求項１】
ドレインとゲートが接続された第１のＰチャネルトランジスタとドレインが前記第１のＰチャネルトランジスタのドレインに接続され弱反転状態で動作してサブスレッショルド電流を流す第１のＮチャネルトランジスタとの直列回路を有する基本電流源と、ゲートが前記第１のＰチャネルトランジスタのドレインに接続された第２のＰチャネルトランジスタとドレインおよびゲートが前記第２のＰチャネルトランジスタのドレインに接続された第２のＮチャネルトランジスタとの直列回路を有するカレントミラー回路とを含む電流制御部と、
ソースが電源に接続されゲートが前記基本電流源の前記第１のＰチャネルトランジスタのドレインに接続された電流制限用Ｐチャネルトランジスタとソースが前記電流制限用Ｐチャネルトランジスタのドレインに接続された信号伝達用Ｐチャネルトランジスタとドレインが前記信号伝達用Ｐチャネルトランジスタのドレインに接続された信号伝達用Ｎチャネルトランジスタとドレインが前記信号伝達用Ｎチャネルトランジスタのソースに接続されゲートが前記カレントミラー回路の前記第２のＮチャネルトランジスタのドレインに接続されソースが接地に接続された電流制限用Ｎチャネルトランジスタとを有し前記信号伝達用Ｐチャネルトランジスタのゲートと前記信号伝達用Ｎチャネルトランジスタのゲートとの接続点が信号の入力端となり前記信号伝達用Ｐチャネルトランジスタのドレインと前記信号伝達用Ｎチャネルトランジスタのドレインとの接続点が入力された信号の反転信号を出力する出力端となる電流枯渇型インバータと、前記電流枯渇型インバータの出力端から信号を入力し入力信号と同相の信号を前記電流枯渇型インバータの入力端および外部へ出力する同相信号伝達手段とを含むリング発振部と、を備えることを特徴とするリング発振器。
【請求項２】
前記リング発振部は、前記電流枯渇型インバータの出力端と接地との間に設けられた容量をさらに有し、
前記同相信号伝達手段が入力された信号と同相の信号を出力し入力信号の変化に対して回路しきい値がヒステリシス特性を持つシュミットトリガ回路であることを特徴とする請求項１に記載のリング発振器。
【請求項３】
前記同相信号伝達手段が、シリーズに接続された偶数個の電流枯渇型インバータからなる電流枯渇型インバータ段であることを特徴とする請求項１に記載のリング発振器。
【請求項４】
ドレインとゲートが接続された第１のＰチャネルトランジスタとドレインが前記第１のＰチャネルトランジスタのドレインに接続され弱反転状態で動作してサブスレッショルド電流を流す第１のＮチャネルトランジスタとの直列回路を有する基本電流源と、ゲートが前記第１のＰチャネルトランジスタのドレインに接続された第２のＰチャネルトランジスタとドレインおよびゲートが前記第２のＰチャネルトランジスタのドレインに接続された第２のＮチャネルトランジスタとの直列回路を有するカレントミラー回路とを含む電流制御部と、
ソースが電源に接続されゲートが前記基本電流源の前記第１のＰチャネルトランジスタのドレインに接続された電流制限用Ｐチャネルトランジスタとソースが前記電流制限用Ｐチャネルトランジスタのドレインに接続された信号伝達用Ｐチャネルトランジスタとドレインが前記信号伝達用Ｐチャネルトランジスタのドレインに接続された信号伝達用Ｎチャネルトランジスタとドレインが前記信号伝達用Ｎチャネルトランジスタのソースに接続されゲートが前記カレントミラー回路の前記第２のＮチャネルトランジスタのドレインに接続されソースが接地に接続された電流制限用Ｎチャネルトランジスタとを有し前記信号伝達用Ｐチャネルトランジスタのゲートと前記信号伝達用Ｎチャネルトランジスタのゲートとの接続点が信号の入力端となり前記信号伝達用Ｐチャネルトランジスタのドレインと前記信号伝達用Ｎチャネルトランジスタのドレインとの接続点が入力された信号の反転信号を出力する出力端となる電流枯渇型インバータと、入力された信号と同相の信号を出力し入力信号の変化に対して回路しきい値がヒステリシス特性を持ち出力端が前記前記電流枯渇型インバータの入力端と接続されたシュミットトリガ回路と、前記電流枯渇型インバータの出力端と前記シュミットトリガ回路の入力端との間に設けられ抵抗とスイッチ素子との直列回路が複数個並列に接続されてなる抵抗値設定用回路と、前記シュミットトリガ回路の入力端と接地との間に設けられ容量とスイッチ素子との直列回路が複数個並列に接続されてなる容量値設定用回路とを含むリング発振部と、を備えることを特徴とするリング発振器。
【請求項５】
前記リング発振部が、前記電流枯渇型インバータの出力端と接地との間に設けられた容量と、電源と前記電流枯渇型インバータ内の前記電流制限用Ｐチャネルトランジスタのドレインとの間に設けられゲートが前記基本電流源内の前記第１のＰチャネルトランジスタのドレインに接続された電流付加用のＰチャネルトランジスタとゲートに選択用信号が入力されるスイッチ用のＰチャネルトランジスタとの直列回路を１以上の個数含む電流付加用Ｐチャネルトランジスタ選択回路と、接地と前記電流枯渇型インバータ内の前記電流制限用Ｎチャネルトランジスタのドレインとの間に設けられゲートが前記カレントミラー回路内の前記第２のＮチャネルトランジスタのドレインに接続された電流付加用のＮチャネルトランジスタとゲートに選択用信号が入力されるスイッチ用のＮチャネルトランジスタとの直列回路を１以上の個数含む電流付加用Ｎチャネルトランジスタ選択回路と、をさらに有し、
前記同相信号伝達手段が入力された信号と同相の信号を出力し入力信号の変化に対して回路しきい値がヒステリシス特性を持つシュミットトリガ回路であることを特徴とする請求項１に記載のリング発振器。
【請求項６】
前記電流制御部の前記基本電流源は、
前記第１のＰチャネルトランジスタと前記第１のＮチャネルトランジスタとバイアス電圧生成用抵抗とが電源と接地間に直列に接続されてなり、前記第１のＮチャネルトランジスタのゲートにバンドギャップリファレンス電圧が供給されたことを特徴とする請求項１，２，３、４または５に記載のリング発振器。
【請求項７】
前記電流制御部は、
ゲートが前記第１のＰチャネルトランジスタのドレインに接続された第３のＰチャネルトランジスタと、ドレインとゲートが前記第１のＮチャネルトランジスタのゲートに接続された第３のＮチャネルトランジスタとを電源と接地間に直列に接続してなる第２の電流源をさらに含み、
前記基本電流源は前記第１のＰチャネルトランジスタと前記第１のＮチャネルトランジスタとバイアス電圧生成用抵抗とが電源と接地間に直列に接続されてなることを特徴とする請求項１，２，３、４または５に記載のリング発振器。
【請求項８】
前記バイアス電圧生成用抵抗をゲートが電源に接続された第４のＮチャネルトランジスタに置き換えたことを特徴とする請求項６または７に記載のリング発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、リング発振器に関し、特に電源電圧の低下や温度上昇によって生じる発振周波数の低下を防止したリング発振器に関する。
【０００２】
【従来の技術】
近年、乾電池を電源とする携帯端末やモバイル製品の普及に伴い、不揮発性メモリを搭載した集積回路においても低電圧動作が必要となっている。また、不揮発性メモリを搭載した集積回路は車載用としても使用されており、この場合には、高温下での動作が要求される。一般に、不揮発性メモリには外部から供給される電源の電圧から書き込みおよび消去に使用される高電圧を発生するために昇圧回路が搭載され、昇圧回路はその構成部品としてリング発振器を備えている。
【０００３】
奇数段のＣＭＯＳインバータをリング状に接続して構成された通常のリング発振器では、電圧が低い場合や温度が高い場合に、その発振周波数が低下する。リング発振器の発振周波数の低下は昇圧回路の出力電流供給能力（すなわち不揮発性メモリの書き込み消去用電源の電流供給能力）の低下を引き起こす。このため、低電源電圧時や高温時にはメモリセルへの書き込み、消去の処理時間が長くなり、最悪の場合には書き込み、消去ができなくなる。従って、昇圧回路の電流供給能力の低下を防止するために、低電源電圧時や高温時にも発振周波数を維持できるリング発振器が必要とされる。
【０００４】
このような要求に応える従来例として、リング発振器の電圧依存性および温度依存性に対する補償回路を備える電圧制御発器がある（例えば特許文献１参照）。
【０００５】
図１０は、特許文献１に開示された従来例の全体の構成を示す図であり、図１１は、この従来例の電圧制御発振器における、発振部以外の回路の詳細構成を示す図である。
【０００６】
この従来例の電圧制御発振器４０は、図１０に示すように、遅延セルを形成する電流枯渇型インバータ（ｃｕｒｒｅｎｔ　ｓｔａｒｖｅｄ　ｉｎｖｅｒｔｅｒ）１１５を複数段、従続に接続してなる発振部５２と、温度，電源電圧の変動に依存しない第１の電流源４２と、温度及び電源電圧に応じて変動する可変電流を供給する第２の電流源４４と、発振部５２の各セルの電流レベルを設定する減衰器４６と、基準電圧源４８と、外部からの制御電圧を受ける入力電圧ノード５０と、減衰器４６と発振部５２との間に接続されたカレントミラー１１０とからなっている。
【０００７】
さらに、図１１には、図１０に示された第１の電流源４２と、第２の電流源４４と、減衰器４６と、カレントミラー１１０との詳細な構成が示されている。
【０００８】
この従来例の回路においては、第１の電流源４２に流れる電流は、第２の電流源４４の電流と減衰器４６の電流との和となっている。第２の電流源４４の電流は、温度，電源電圧に応答して変化するが、第１の電流源４２の電流は、温度，電源電圧に依存しない。このため、減衰器４６は、温度，電源電圧の変化と逆の傾向を持つ電流を流すことになる。
【０００９】
発振部５２単独では、その発振周波数が温度、電源電圧の変化に応じて変化する。しかしながら、発振部５２を構成する各遅延セルの電流枯渇型インバータ１１５は、減衰器４６の電流によってその電流レベルを設定される。減衰器４６は温度、電源電圧の変化の原因となる電流変化と逆の傾向の電流を流すので、発振部５２の発振周波数は、温度、電源電圧の変化には依存せずに、入力電圧ノード５０から与えられる制御電圧のみに依存して定まる。したがって安定な電圧制御発振器が実現される。
【００１０】
【特許文献１】
特表平０９−５０８７６２号公報（第６−１３ページ、図１、図２）
【００１１】
【発明が解決しようとする課題】
このように、図１０に示す従来例の電圧制御発振器に用いられているリング発振器では、温度及び電源電圧に応じて変動する可変電流を供給する第２の電流源を備えることによって、温度変動と電源電圧変動とを補償して、発振周波数を安定化することができる。
【００１２】
しかしながら、上述の従来技術の電圧制御発振器は、図１１に示すように、第１の電流源４２，第２の電流源４４の回路構成が複雑であってレイアウト面積が大きいため、集積回路チップが大型化して製造コストが上昇する。また、基準電圧源４８を構成する抵抗素子には抵抗値の高い高精度の抵抗が必要であり、レイアウト面積がさらに増大する。
【００１３】
本発明は、上記のような状況を鑑みてなされたものであり、本発明の目的は、電源電圧が低下した場合や温度が上昇した場合に発振周波数の低下を防止することが可能で、レイアウト面積の小さいリング発振器を提供することである。
【００１４】
【課題を解決するための手段】
本発明のリング発振器は、ドレインとゲートが接続された第１のＰチャネルトランジスタとドレインが第１のＰチャネルトランジスタのドレインに接続され弱反転状態で動作してサブスレッショルド電流を流す第１のＮチャネルトランジスタとの直列回路を有する基本電流源とゲートが第１のＰチャネルトランジスタのドレインに接続された第２のＰチャネルトランジスタとドレインおよびゲートが前記第２のＰチャネルトランジスタのドレインに接続された第２のＮチャネルトランジスタとの直列回路を有するカレントミラー回路とを含む電流制御部と、ソースが電源に接続されゲートが基本電流源の第１のＰチャネルトランジスタのドレインに接続された電流制限用Ｐチャネルトランジスタとソースが電流制限用Ｐチャネルトランジスタのドレインに接続された信号伝達用Ｐチャネルトランジスタとドレインが信号伝達用Ｐチャネルトランジスタのドレインに接続された信号伝達用Ｎチャネルトランジスタとドレインが信号伝達用Ｎチャネルトランジスタのソースに接続されゲートがカレントミラー回路の第２のＮチャネルトランジスタのドレインに接続されソースが接地に接続された電流制限用Ｎチャネルトランジスタとを有し信号伝達用Ｐチャネルトランジスタのゲートと信号伝達用Ｎチャネルトランジスタのゲートとの接続点が信号の入力端となり信号伝達用Ｐチャネルトランジスタのドレインと信号伝達用Ｎチャネルトランジスタのドレインとの接続点が入力された信号の反転信号を出力する出力端となる電流枯渇型インバータと、電流枯渇型インバータの出力端から信号を入力し入力信号と同相の信号を電流枯渇型インバータの入力端および外部へ出力する同相信号伝達手段とを含むリング発振部と、を備えて構成される。
【００１５】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について添付図面を参照しながら詳細に説明する。なお、以下の説明は、本発明の実施の形態を示すものであり、本発明が以下の説明に限定されて解釈されるものではない。
【００１６】
図１は、本発明の第１実施形態の回路図であり、図２は、本実施形態における発振周波数の電源電圧依存性のシミュレーション結果を示す図であり、図３は、本実施形態における波形シミュレーション結果を示す図であり、図４は、本実施形態における、発振周波数の温度依存性のシミュレーション結果を示す図である。
【００１７】
本実施形態のリング発振器は、図１に示すように、リング発振部１と、電流制御部２とを備えている。
【００１８】
リング発振部１は、電流枯渇型インバータＣＳＩと、容量Ｃ１と、シュミットトリガ回路ＳＴＣとを含んで構成されている。
【００１９】
電流枯渇型インバータＣＳＩは、信号伝達用のＰチャネルトランジスタＰ３および信号伝達用のＮチャネルトランジスタＮ３からなり互いのゲートが接続されて入力端となり互いのドレインが接続されて出力端となって構成されたインバータと、電源とこのインバータの間に設けられた電流付加用ＰチャネルトランジスタＰ２と、接地とこのインバータの間に設けられた電流付加用ＮチャネルトランジスタＮ２とを有して構成されている。
【００２０】
シュミットトリガ回路ＳＴＣは、インバータ部１１と帰還用のＰチャネルトランジスタ１２と、帰還用のＮチャネルトランジスタ１３と、ＣＭＯＳインバータ１４とを有して構成されている。インバータ部１１は、ソースが電源に接続されたＰチャネルトランジスタＰ４と、ソースがＰチャネルトランジスタＰ４のドレインに接続されたＰチャネルトランジスタＰ５と、ドレインがＰチャネルトランジスタＰ５のドレインに接続されたＮチャネルトランジスタＮ５と、ドレインがＮチャネルトランジスタＮ５のソースに接続されソースが接地に接続されたＮチャネルトランジスタＮ４とを有している。ＰチャネルトランジスタＰ４のゲート、ＰチャネルトランジスタＰ５のゲート、ＮチャネルトランジスタＮ５のゲートおよびＮチャネルトランジスタＮ４のゲートは共通に接続されてインバータ部１１の入力端となり、ＰチャネルトランジスタＰ５のドレインとＮチャネルトランジスタＮ５のドレインとの接続点がインバータ部１１の出力端となっている。帰還用のＰチャネルトランジスタ１２は、ソースが電源に接続され、ゲートがＣＭＯＳインバータ１４の出力端に接続され、ドレインがＰチャネルトランジスタＰ４のドレインに接続されている。帰還用のＮチャネルトランジスタ１３は、ソースが接地に接続され、ゲートがＣＭＯＳインバータ１４の出力端に接続され、ドレインがＮチャネルトランジスタＮ４のドレインに接続されている。ＣＭＯＳインバータ１４の入力端はインバータ部１１の出力端に接続されている。シュミットトリガ回路ＳＴＣは、論理的には２段のインバータで構成されているので、入力された信号と同相の信号を出力する。
【００２１】
リング発振部１においては、電流枯渇型インバータＣＳＩの出力端はノードＯ１を介してシュミットトリガ回路ＳＴＣ内のインバータ部１１の入力端に接続され、ノードＯ１と接地との間に容量Ｃ１が設けられている。また、シュミットトリガ回路ＳＴＣ内のＣＭＯＳインバータ１４の出力端はリング発振器全体の出力点でもあるノードＯ２を介して電流枯渇型インバータＣＳＩの入力端に接続されている。
【００２２】
電流制御部２は、電流源２１と、電流源２２と、カレントミラー回路２３とを備えている。
【００２３】
基本電流源である電流源２１は、ドレインとゲートが接続されたＰチャネルトランジスタＰ１０とＮチャネルトランジスタＮ１０とバイアス電圧生成用抵抗Ｒ１とを電源と接地との間に直列に接続して構成されている。
【００２４】
第２の電流源である電流源２２は、ＰチャネルトランジスタＰ１０にカレントミラー接続されたＰチャネルトランジスタＰ１１と、ドレインとゲートが接続されたＮチャネルトランジスタＮ１１とを電源と接地間に直列に接続して構成されている。ＮチャネルトランジスタＮ１１は電流源２１のＮチャネルトランジスタＮ１０にカレントミラー接続されている。
【００２５】
カレントミラー回路２３は、ＰチャネルトランジスタＰ１０およびＰチャネルトランジスタＰ１１にカレントミラー接続されるとともに、電流枯渇型インバータＣＳＩのＰチャネルトランジスタＰ２にカレントミラー接続されたＰチャネルトランジスタＰ１２と、ドレインとゲートが接続されたＮチャネルトランジスタＮ１２とを電源と接地間に直列に接続して構成されている。ＮチャネルトランジスタＮ１２は電流枯渇型インバータＣＳＩのＮチャネルトランジスタＮ２にカレントミラー接続されている。
【００２６】
以下、図１乃至図４を参照して、第１実施形態のリング発振器の動作を説明する。すでに述べたように、電流制御部２内のＰチャネルトランジスタＰ１０，Ｐ１１およびＰ１２と、リング発振部１内のＰチャネルトランジスタＰ２とは、カレントミラー接続されている。また、ＮチャネルトランジスタＮ１２とリング発振部１のＮチャネルトランジスタＮ２とは、カレントミラー接続されている。
【００２７】
いま、電流源２１のＰチャネルトランジスタＰ１０，ＮチャネルトランジスタＮ１０，バイアス電圧生成用抵抗Ｒ１を通って流れる電流をＩｒｅｆとすると、ＰチャネルトランジスタＰ１１に流れる電流Ｉｐ１１，ＰチャネルトランジスタＰ１２に流れる電流Ｉｐ１，ＰチャネルトランジスタＰ２に流れる電流Ｉｐ，ＮチャネルトランジスＮ２に流れる電流Ｉｎは、それぞれ次のようになる。
【００２８】
Ｉｐ１１＝Ｉｒｅｆ×ｇｍ（Ｐ１１）／ｇｍ（Ｐ１０）……（１）
Ｉｐ１＝Ｉｒｅｆ×ｇｍ（Ｐ１２）／ｇｍ（Ｐ１０）………（２）
Ｉｐ＝Ｉｒｅｆ×ｇｍ（Ｐ２）／ｇｍ（Ｐ１０）……………（３）
Ｉｎ＝Ｉｐ１×ｇｍ（Ｎ２）／ｇｍ（Ｎ１２）………………（４）
ここで、ｇｍ（Ｐ１０）、ｇｍ（Ｐ１１）、ｇｍ（Ｐ１２）、ｇｍ（Ｐ２）、ｇｍ（Ｎ２）、ｇｍ（Ｎ１２）は、それぞれＰ１０の相互コンダクタンス、Ｐ１１の相互コンダクタンス、Ｐ１２の相互コンダクタンス、Ｐ２の相互コンダクタンス、Ｎ２の相互コンダクタンス、Ｎ１２の相互コンダクタンスを表す。
【００２９】
このように、ＰチャネルトランジスタＰ１０に流れる電流によって、電流枯渇型インバータＣＳＩのＰチャネルトランジスタＰ２に流れる電流ＩｐおよびＮチャネルトランジスタＮ２に流れる電流Ｉｎが決まる。
【００３０】
ＰチャネルトランジスタＰ１０，Ｐ１１の相互コンダクタンスは、同じ値に設定するので、ＰチャネルトランジスタＰ１１に流れる電流Ｉｐ１１はＩｒｅｆに等しくなる。ＮチャネルトランジスタＮ１１は、ゲートレベルがソースレベル（０Ｖ）に対して、Ｉｒｅｆを流すレベルに設定される。
【００３１】
ＮチャネルトランジスタＮ１０のソース電位（ＮチャネルトランジスタＮ１０とバイアス電圧生成用抵抗Ｒ１の接続点の電位）は、Ｒ１×Ｉｒｅｆとなる。ここで、ＮチャネルトランジスタＮ１０は、ＮチャネルトランジスタＮ１１よりゲート幅を大きくして設定されるが、それにもかかわらずＮチャネルトランジスタＮ１０にはＮチャネルトランジスタＮ１１と同じ電流しか流れない。
【００３２】
ＮチャネルトランジスタＮ１０は、ＮチャネルトランジスタＮ１１とカレントミラー接続されているため、そのゲート電位はＮチャネルトランジスタＮ１１と同じであるが、ソース電位はＮチャネルトランジスタＮ１１のソース電位（０Ｖ）よりも、Ｒ１×Ｉｒｅｆだけ高くなっている。このため、ＮチャネルトランジスタＮ１０のゲートソース間の電位差Ｖｇｓ（Ｎ１０）は、ＮチャネルトランジスタＮ１１のゲートソース間の電位差Ｖｇｓ（Ｎ１１）より小さい値になる。
【００３３】
すなわち、ＮチャネルトランジスタＮ１０は、チャネルが形成されていないが、サブスレッショルド電流（ｓｕｂｔｈｒｅｓｈｏｌｄ　ｃｕｒｒｅｎｔ）が流れる弱反転状態で動作している。このため、電流Ｉｒｅｆはサブスレッショルド電流の特性を有する。
【００３４】
従って、リング発振部１の電流枯渇型インバータＣＳＩにおけるＰチャネルトランジスタＰ２に流れる電流Ｉｐは電流源２１の電流Ｉｒｅｆのサブスレッショルド電流の特性を反映する。同様に、電流枯渇型インバータＣＳＩにおけるＮチャネルトランジスタＮ２に流れる電流Ｉｎは電流Ｉｒｅｆのサブスレッショルド電流の特性を反映する。
【００３５】
弱反転状態で動作しているＭＯＳトランジスタのサブスレッショルド電流はドレイン電圧にほとんど依存しないので、電流源２１は電源電圧によって影響されない定電流源となる。さらに、ＭＯＳトランジスタのチャネルが形成された強反転状態での電流は温度が上昇すると電流が減少する負の温度依存性をもつのに対し、弱反転状態で流れるＭＯＳトランジスタのサブスレッショルド電流は、温度が上昇すると増加するので、電流源２１は正の温度依存性を持った電流源となる。
【００３６】
従って、ＰチャネルトランジスタＰ２の電流ＩｐおよびＮチャネルトランジスタＮ２の電流Ｉｎは、電源電圧に依存せず、高温になるに従って電流が増加する温度依存性を持つ。
【００３７】
リング発振部１において、ノードＯ１に接続された容量Ｃ１は、電流Ｉｐ，Ｉｎによって充放電されるが、この充放電電流は、上述の理由によって、電源電圧の変化に対してはほぼ一定であるとともに、高温になるに従って電流が増加する温度依存性を持つことになる。
【００３８】
一方、リング発振部１に用いられているシュミットトリガ回路ＳＴＣは、入力された信号と同相の信号を出力し、入力信号の変化に対して回路しきい値がヒステリシス特性を持つ。シュミットトリガ回路ＳＴＣは、インバータ部１１の出力をＣＭＯＳインバータ１４によって反転した出力を、Ｐチャネルトランジスタ１２，Ｎチャネルトランジスタ１３を介してインバータ部１１に帰還することによって、ヒステリシス動作を行う。
【００３９】
シュミットトリガ回路ＳＴＣは、入力がローレベルからハイレベルに変化するときには、ノードＯ２がローレベルにあるのでＰチャネルトランジスタ１２がオン状態にあるため、シュミットトリガ回路ＳＴＣの回路しきい値ＶＬＨはインバータ部１１自体の回路しきい値よりも高くなる。また、シュミットトリガ回路ＳＴＣは、入力がハイレベルからローレベルに変化するときには、ノードＯ２がハイレベルにあるのでＮチャネルトランジスタ１３がオン状態にあるため、シュミットトリガ回路ＳＴＣの回路しきい値ＶＨＬはインバータ部１１自体の回路しきい値よりも低くなる。すなわち、インバータ部１１自体の回路しきい値が電源電位と接地との中間にあるとすれば、シュミットトリガ回路ＳＴＣは、入力がローレベルからハイレベルに変化するときには電源電位と接地電位との中間よりもハイレベル側の回路しきい値ＶＬＨとなり、入力がハイレベルからローレベルに変化するときには電源電位と接地電位との中間よりもローレベル側の回路しきい値ＶＨＬとなってヒステリシス幅を持って動作する。
【００４０】
シュミットトリガ回路ＳＴＣは、電源電圧が高くなるに従ってヒステリシス幅が大きくなるので、ＰチャネルトランジスタＰ３，ＮチャネルトランジスタＮ３を経てシュミットトリガ回路ＳＴＣの入力に接続されたノードＯ１の振幅も大きくなる。
【００４１】
ノードＯ１に接続された容量Ｃ１の充電時間Ｔｃおよび放電時間Ｔｄは、ノードＯ１の電圧振幅をＶａ、Ｃ１の容量値をＣｃ１とすると、次の式によって定まる。
【００４２】
Ｔｃ＝Ｃｃ１×Ｖａ／Ｉｐ………（５）
Ｔｄ＝Ｃｃ１×Ｖａ／Ｉｎ………（６）
従って、温度が一定で電源電圧が低下した場合には、ノードＯ１の電圧振幅は小さくなるが、電流Ｉｐ，Ｉｎは電源電圧が低下しても変化しないので、容量Ｃ１の充放電時間が短くなり、リング発振部１の発振周波数は高くなる。
【００４３】
また、電源電圧が一定で温度が上昇した場合には、ノードＯ１の電圧振幅は変化しないが、電流Ｉｐ，Ｉｎが大きくなるので、容量Ｃ１の充放電時間が短くなり、リング発振部１の発振周波数は高くなる。
【００４４】
従って、本実施形態のリング発振器では、特別な電源電圧補償回路がなくても、電源電圧低下時における発振周波数の低下を防止することができ、また、特別な温度補償回路がなくても、温度上昇時における発振周波数の低下を防止することができる。
【００４５】
図２は、本実施形態のリング発振器の動作シミュレーション結果を例示する図である。温度が一定の場合に、条件１（図２第２欄），条件２（図２第３欄）のいずれの場合も、電源電圧の低下に伴って発振周波数が上昇することが示されている。
【００４６】
ここで、条件１は、電流源２１のＮチャネルトランジスタＮ１０のゲートにおける基準電圧Ｖｒｅｆ＝１．２３Ｖ，Ｃｃ１＝２ｐＦであって、電流枯渇型インバータＣＳＩの出力端とノードＯ１との間に抵抗Ｒ＝５００ＫΩを有する場合を示し、条件２は、Ｖｒｅｆ＝１．２３Ｖ，Ｃｃ１＝０，Ｒ＝０の場合を示している。
【００４７】
また、図２において第４欄は、図１の回路でシュミットトリガ回路ＳＴＣを２段のシリアルに接続された２段のＣＭＯＳインバータに置き替えて条件２と同様の条件でシミュレーションを行った結果を示している。
【００４８】
第４欄のシュミットトリガ回路ＳＴＣをＣＭＯＳインバータに置き替えた条件では、Ｃｃ１＝０，Ｒ＝０であるため、ＮチャネルトランジスタＮ１０が弱反転状態で動作している効果が小さく、シュミットトリガ回路も存在しないので、電源電圧の低下に伴って発振周波数が低下する。これは、シュミットトリガ回路でない場合には、ＣＭＯＳインバータの動作速度がリング発振器の発振周波数において支配的であるからである。すなわち、電源電圧の低下によって、ＣＭＯＳインバータの反転速度は小さくなり、これに従って発振周波数も低下する。
【００４９】
一方、シュミットトリガ回路の場合は、電源電圧の低下に伴ってヒステリシス幅が小さくなるので、電源電圧の低下による発振周波数の低下よりも、ヒステリシス幅の減少による発振周波数の上昇の方が大きくなるような回路構成にすることによって、図２の第２欄，第３欄に示すような結果が得られる。
【００５０】
第２欄の条件１ではＮチャネルトランジスタＮ１０が弱反転状態で動作している効果とシュミットトリガ回路ＳＴＣのヒステリシス幅減少による効果との両方の効果で、電源電圧の低下に伴う発振周波数の上昇が最も大きい。
【００５１】
第３欄の条件２ではシュミットトリガ回路ＳＴＣのヒステリシス幅減少による効果が支配的なので、電源電圧の低下に伴う発振周波数の上昇は条件１ほど大きくない。
【００５２】
図２には示されていないが、シュミットトリガ回路ＳＴＣを２段のシリアルに接続されたＣＭＯＳインバータに置き替え、条件１と同様にＲ＝５００ＫΩとして動作させた場合には、Ｃｃ１を大きくするほど電流枯渇型インバータの特性がＣＭＯＳインバータの特性に対して優勢となるので、発振周波数の正の電圧依存性は小さくなる。Ｃｃ１を非常に大きくすることにより発振周波数が負の電圧依存性となるように設定することも可能である。但しＣｃ１を大きくすると発振周波数は低下する。
【００５３】
図３は、図２の動作シミュレーション時の波形シミュレーション結果を例示する図である。図３において、Ｖ０１Ａは電源電圧が２．５ＶのときのノードＯ１の電圧波形であり、ＶＯ２Ａは電源電圧が２．５ＶのときのノードＯ２の電圧波形である。また、Ｖ０１Ｂは電源電圧が１．８ＶのときのノードＯ１の電圧波形であり、ＶＯ２Ｂは電源電圧が１．８ＶのときのノードＯ２の電圧波形である。Ｉｐについては電源電圧が２．５Ｖのときの電流波形と電源電圧が１．８Ｖのときの電流波形が重なっており、Ｉｎについても電源電圧が２．５Ｖのときの電流波形と電源電圧が１．８Ｖのときの電流波形が重なっている。
【００５４】
図３に示されるように、電源電圧の変化があっても、ノードＯ１を充放電する電流Ｉｐ，Ｉｎに変化が見られない。また、ノードＯ１の電圧振幅は電源電圧の低下に伴って小さくなっている。
【００５５】
従って、本実施形態のリング発振器の動作を示す（５）式，（６）式の正当性が、図３のシミュレーション結果から確認できる。
【００５６】
図４は、図１の回路構成のリング発振器の温度依存性のシミュレーション結果を示したものである。図４に示されるように、電源電圧が低い場合（第２欄）も高い場合（第３欄）も、温度上昇に伴って、発振周波数が上昇することが示されている。
【００５７】
このように、本実施形態のリング発振器によれば、特別な電源電圧補償回路を設けなくても、電源電圧低下時におけるリング発振器の発振周波数の低下を防止することができ、また、特別な温度補償回路を設けなくても、温度上昇時におけるリング発振器の発振周波数の低下を防止することができるとともに、これらの効果を、トランジスタ数個分の素子面積の増加によって得ることができるので、小レイアウト面積で高性能のリング発振器を実現することが可能になる。なお、図２乃至図４のシミュレーションでは、電流枯渇型インバータＣＳＩの出力端と容量Ｃ１との間に抵抗Ｒ＝５００ＫΩを付加したが、電流枯渇型インバータＣＳＩにおける電流制限用ＰチャネルトランジスタＰ２のゲート幅および電流制限用ＮチャネルトランジスタＮ２のゲート幅を適当に設定することにより、図１に示したように、この抵抗を省略することができる。
【００５８】
図５は、本発明の第２実施形態であるリング発振器の構成を示す回路図である。本実施形態のリング発振器は、図５に示すように、リング発振部１と、電流制御部２Ａとを備えている。このうち、リング発振部１の構成は図１に示された第１実施形態のリング発振部１と同様である。また、電流制御部２Ａは、電流源２１Ａと、電流源２２と、カレントミラー回路２３とから構成されているが、これらのうち、電流源２２，カレントミラー回路２３は、図１に示された第１実施形態における電流源２２，カレントミラー回路２３と同様である。
【００５９】
電流源２１Ａは、電源と接地間に直列に接続された、ＰチャネルトランジスタＰ１０とＮチャネルトランジスタＮ１０とＮチャネルトランジスタＮ１００とを有して構成されている。
【００６０】
本実施形態のリング発振器は、電流源２１Ａにおいて、バイアス電圧生成用抵抗Ｒ１に代えてゲートが電源に接続されたＮチャネルトランジスタＮ１００を有する点が、図１に示された第１実施形態の場合と異なっている。
【００６１】
ＮチャネルトランジスタＮ１００の動作は第１実施形態の場合のバイアス電圧生成用抵抗Ｒ１と同様であるが、バイアス電圧生成用抵抗Ｒ１の場合と比較して素子が占める面積を小さくすることができるので、リング発振器のレイアウト面積を縮小することが可能になる。
【００６２】
このように、本実施形態のリング発振器によれば、第１実施形態の場合と同様の効果が得られるとともに、第１実施形態の場合よりもさらにレイアウト面積の縮小を図ることができる。
【００６３】
図６は、本発明の第３実施形態であるリング発振器の構成を示す回路図である。
【００６４】
本実施形態のリング発振器は、図６に示すように、リング発振部１と、電流制御部２Ｂとを備えている。このうち、リング発振部１の構成は図１に示された第１実施形態のリング発振部１と同様である。また、電流制御部２Ｂは、電流源２１Ｂと、カレントミラー回路２３とから構成されている。このうち、カレントミラー回路２３は、図１に示された第１実施形態におけるカレントミラー回路２３と同様である。
【００６５】
本実施形態では、第１実施形態における電流源２２を有していない。さらに、電流源２１ＢのＰチャネルトランジスタＰ１０とバイアス電圧生成用抵抗Ｒ１とは第１実施形態における電流源２１と同様であるが、ＮチャネルトランジスタＮ１０Ａのゲートに対して基準電圧ＶＢＧＲを、（図示しない）バンドギャップリファレンス回路（ＢＧＲ回路）から与えるように構成されている点が、第１実施形態の場合と異なっている。
【００６６】
ＢＧＲ回路は、周知のバンド理論に基づいて構成された回路であって、その発生する基準電圧ＶＢＧＲは、電源電圧や温度によって変化しないことが知られている。
【００６７】
従って、ＢＧＲ回路を搭載した集積回路の場合には、ＢＧＲ回路からの基準電圧ＶＢＧＲが、電流源２１ＢのＮチャネルトランジスタＮ１０のゲートに供給されることによって、第１実施形態の場合のＰチャネルトランジスタＰ１１とＮチャネルトランジスタＮ１１とが省略され、リング発振器のレイアウト面積を縮小することが可能になる。
【００６８】
このように、本実施形態のリング発振器によれば、第１実施形態の場合と同様の効果が得られるとともに、第１実施形態の場合よりもさらにレイアウト面積の縮小を図ることができる。
【００６９】
図７は、本発明の第４実施形態であるリング発振器の構成を示す回路図である。
【００７０】
本実施形態のリング発振器は、図７に示すように、リング発振部１Ａと、電流制御部２とを備えている。このうち、電流制御部２の構成は図１に示された第１実施形態の電流制御部２と同様である。
【００７１】
リング発振部１Ａは、シリアルに接続されたＣＳＩ−１乃至ＣＳＩ−ｎ（ｎは偶数）のｎ個の電流枯渇型インバータを含む電流枯渇型インバータ段１５と、電流枯渇型インバータＣＳＩとをリング状に接続した構成を有している。
【００７２】
これらのうち、電流枯渇型インバータＣＳＩは、図１に示された第１実施形態の電流枯渇型インバータＣＳＩと同様である。
【００７３】
電流枯渇型インバータ段１５は、電流枯渇型インバータＣＳＩと同様の電流枯渇型インバータを偶数個含み、それぞれの電流枯渇型インバータの出力端は次段の電流枯渇型インバータの入力端に接続されて構成され、電流枯渇型インバータＣＳＩの出力を伝達して、電流枯渇型インバータ段１５の入力信号と同相（ｉｎ−ｐｈａｓｅ）の信号を出力する。電流枯渇型インバータ段１５は、電流枯渇型インバータＣＳＩの出力端から信号を入力し、出力を電流枯渇型インバータＣＳＩの入力端に帰還することによってリング発振器として動作する。
【００７４】
本実施形態のリング発振器の発振周波数は、電流枯渇型インバータ段１５と電流枯渇型インバータＣＳＩとの遅延時間の和によって定まり、他の実施形態のように、発振周波数を定めるために、ノードＯ１に設ける抵抗素子や容量素子が不要になるので、リング発振器のレイアウト面積を縮小することが可能になる。
【００７５】
このように、本実施形態のリング発振器によれば、第１実施形態の場合と同様の効果が得られるとともに、他の実施形態の場合よりもレイアウト面積の縮小を図ることができる。
【００７６】
図８は、本発明の第５実施形態であるリング発振器の構成を示す回路図である。
【００７７】
本実施形態のリング発振器は、図８に示すように、リング発振部１Ｂと、電流制御部２と、モード回路制御部３とを備えている。このうち、電流制御部２の構成は図１に示された第１実施形態の電流制御部２と同様である。
【００７８】
リング発振部１Ｂは、シュミットトリガ回路ＳＴＣと、電流枯渇型インバータＣＳＩとをリング状に接続するとともに、電流枯渇型インバータＣＳＩの出力端とシュミットトリガ回路ＳＴＣの入力端との間に設けられた抵抗値設定用回路１６と、シュミットトリガ回路ＳＴＣの入力端と接地間に設けられた容量値設定用回路１７とを有している。抵抗値設定用回路１６は、抵抗とスイッチング素子を直列に接続してなる直列回路をｍ（ｍは２以上の整数）個含み、これらの直列回路（Ｒ１１，ＳＷ１）乃至直列回路（Ｒ１ｍ，ＳＷｍ）が並列に接続されている。容量値設定用回路１７は、容量とＮチャネルトランジスタを直列に接続してなる直列回路をｍ個含み、これらの直列回路（Ｃ１１，Ｎｓ１）乃至直列回路（Ｃ１ｍ，Ｎｓｍ）が並列に接続されている。各スイッチング素子及びＮチャネルトランジスタは、モード回路制御部３によりモード信号に応じて選択的にオンオフ制御できるように構成されている。
【００７９】
本実施形態のリング発振器では、モード回路制御部３に入力するモード信号に応じて、抵抗値設定用回路１６に含まれる抵抗のうちのひとつが選択されて電流枯渇型インバータＣＳＩの出力端とシュミットトリガ回路ＳＴＣの入力端との間に挿入される。また、モード回路制御部３に入力するモード信号に応じて、容量値設定用回路１７に含まれる容量のうちのひとつが選択されてシュミットトリガ回路ＳＴＣの入力端と接地間に挿入される。これによって、リング発振器の発振周波数をモードごとに制御することができる。
【００８０】
従って、本実施形態のリング発振器によれば、モードごとに最適な発振周波数を選定することができる。この場合のモードとは、フラッシュメモリやＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌ　Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ　）における書き込みモード、消去モード、読み出しモード等の動作モードを指している。
【００８１】
動作モードによっては、昇圧回路から供給される電流が小さくてもよい場合があるので、その場合は、発振周波数を低下させて消費電流を低減することが可能である。本実施形態のリング発振器は、それぞれの場合にモード信号に応じて、所要の発振周波数を選定できるようにしたものである。
【００８２】
このように、本実施形態のリング発振器によれば、第１実施形態の場合と同様の効果が得られるとともに、外部からモード信号に応じて制御することによって、それぞれのモードごとに、最適な発振周波数を得ることができる。
【００８３】
図９は、本発明の第６実施形態であるリング発振器の構成を示す回路図である。
【００８４】
本実施形態のリング発振器は、図９に示すように、リング発振部１Ｃと、電流制御部２と、モード回路制御部３Ａとを備えている。このうち、電流制御部２の構成は図１に示された第１実施形態の電流制御部２と同様である。
【００８５】
リング発振部１Ｃは、シュミットトリガ回路ＳＴＣと、電流枯渇型インバータＣＳＩとがリング状に接続されて構成され、電源と電流枯渇型インバータＣＳＩのＰチャネルトランジスタＰ２のドレインとの間に設けられた電流付加用Ｐチャネルトランジスタ選択回路１８と、接地と電流枯渇型インバータＣＳＩのＮチャネルトランジスタＮ２のドレインとの間に設けられた電流付加用Ｎチャネルトランジスタ選択回路１９とを有している。電流付加用Ｐチャネルトランジスタ選択回路１８は、２個のＰチャネルトランジスタが直列に接続してなる直列回路をｋ（ｋは１以上の整数）個含み、これらの直列回路（Ｐ３１，Ｐ２１）乃至直列回路（Ｐ３ｋ，Ｐ２ｋ）は並列に接続されている。ＰチャネルトランジスタＰ３１乃至Ｐ３ｋは、モード制御回路３Ａから選択信号を受けてオンオフ制御される。ＰチャネルトランジスタＰ２１乃至Ｐ２ｋは、電流枯渇型インバータＣＳＩのＰチャネルトランジスタＰ２と同様に、電流源２１のＰチャネルトランジスタＰ１０とカレントミラー接続されている。電流付加用Ｎチャネルトランジスタ選択回路１９は、２個のＮチャネルトランジスタが直列に接続してなる直列回路をｋ個含み、これらの直列回路（Ｎ３１，Ｎ２１）乃至直列回路（Ｎ３ｋ，Ｎ２ｋ）は並列に接続されている。ＮチャネルトランジスタＮ３１乃至Ｎ３ｋは、モード制御回路３Ａから選択信号を受けてオンオフ制御される。ＮチャネルトランジスタＮ２１乃至Ｎ２ｋは、電流枯渇型インバータＣＳＩのＮチャネルトランジスタＮ２と同様に、電流源２３のＮチャネルトランジスタＮ１２とカレントミラー接続されている。
【００８６】
本実施形態のリング発振器では、電流枯渇型インバータＣＳＩのＰチャネルトランジスタＰ２にカレントミラー接続されるＰチャネルトランジスタと、ＮチャネルトランジスタＮ２にカレントミラー接続されるＮチャネルトランジスタとを、モード回路制御部３Ａがモード信号に応じて制御して、電流枯渇型インバータＣＳＩのＰチャネルトランジスタＰ３，ＮチャネルトランジスタＮ３の電流を変化させることによって、ノードＯ１に接続された容量Ｃ１を充放電する速度を変化させることができるので、リング発振器の発振周波数を、モードごとに制御することができる。従って、本実施形態のリング発振器によれば、第５実施形態の場合と同様に、モードごとに最適な発振周波数を選定することができる。
【００８７】
このように、本実施形態のリング発振器によれば、第１実施形態の場合と同様の効果が得られるとともに、外部からモード信号に応じて制御することによって、それぞれのモードごとに、最適な発振周波数を得ることができる。
【００８８】
以上、本発明の実施形態を図面により詳述してきたが、具体的な構成はこの実施形態に限られたものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても本発明に含まれる。例えば、各実施形態に示されたリング発振部と電流制御部とは、任意に組み合わせを変えてリング発振器を構成することができる。また、第３実施形態乃至第６実施形態において、バイアス電圧生成用抵抗Ｒ１を第２実施形態の場合と同様にＮチャネルトランジスタに置き替えてもよい。また、第４実施形態において、電流枯渇型インバータ段１５を構成する電流枯渇型インバータの数は、偶数段であれば、何段でもよい。また、第５実施形態において、抵抗とスイッチング素子の直列回路と、容量とＮチャネルトランジスタの直列回路との組の数は２以上の整数であれば任意である。また、第６実施形態において、２個のＰチャネルトランジスタの直列回路と２個のＮチャネルトランジスタ直列回路との組の数は、１以上の整数であれば任意である。
【００８９】
【発明の効果】
以上説明したように、本発明のリング発振器によれば、特別な電源電圧補償回路を設けなくても、電源電圧低下時におけるリング発振器の発振周波数の低下を防止することができ、また、特別な温度補償回路を設けなくても、温度上昇時におけるリング発振器の発振周波数の低下を防止することができるとともに、この際における素子面積の増加が少ないので、小レイアウト面積で高性能のリング発振器を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の回路図である。
【図２】第１実施形態における発振周波数の電源電圧依存性のシミュレーション結果を示す図である。
【図３】第１実施形態における波形シミュレーション結果を示す図である。
【図４】第１実施形態における発振周波数の温度依存性のシミュレーション結果を示す図である。
【図５】本発明の第２実施形態の回路図である。
【図６】本発明の第３実施形態の回路図である。
【図７】本発明の第４実施形態の回路図である。
【図８】本発明の第５実施形態の回路図である。
【図９】本発明の第６実施形態の回路図である。
【図１０】従来例の電圧制御発振器の全体の構成を示す図である。
【図１１】従来例の電圧制御発振器における、発振部以外の回路の詳細構成を示す図である。
【符号の説明】
１，１Ａ，１Ｂ，１Ｃ　　リング発振部
２，２Ａ，２Ｂ　　電流制御部
３，３Ａ　　モード回路制御部
１５　　電流枯渇型インバータ段
１６　　抵抗値設定用回路
１７　　容量値設定用回路
１８　　電流付加用Ｐチャネルトランジスタ選択回路
１９　　電流付加用Ｎチャネルトランジスタ選択回路
２１，２１Ａ，２１Ｂ，２２　　電流源
２３　　カレントミラー回路
ＣＳＩ　　電流枯渇型インバータ
ＳＴＣ　　シュミットトリガ回路
【図１】
2004048690.tif 000003
【図２】
2004048690.tif 000004
【図３】
2004048690.tif 000005
【図４】
2004048690.tif 000006
【図５】
2004048690.tif 000007
【図６】
2004048690.tif 000008
【図７】
2004048690.tif 000009
【図８】
2004048690.tif 000010
【図９】
2004048690.tif 000011
【図１０】
2004048690.tif 000012
【図１１】
2004048690.tif 000013