(57)【要約】【課題】ＣＰＵ制御の異常又はデジタル系電源ダウン等に対処する。【解決手段】ミキシング用の操作子操作に応じてＣＰＵ制御を介してオン／オフ制御されるアナログスイッチのために、該操作子の操作に応じた第２の制御信号をＣＰＵを介さずに生成する。ＣＰＵ制御異常時には第２の制御信号を選択し、選択した信号でアナログスイッチをオン／オフさせる。フェーダの操作量に応じてＣＰＵ制御を介してフェーダＶＣＡに第１の制御電圧を供給する場合、ＣＰＵ制御の異常時には、所定の定電圧からなる／又はフェーダ操作量に応じたアナログ電圧からなる、第２の制御電圧を選択し、該第２の制御電圧でフェーダＶＣＡを制御する。ＣＰＵ制御されるアナログスイッチの制御信号ラインを抵抗プルアップ又はプルダウンしておき、デジタル電源ダウン時に該プルアップ又はプルダウン状態に応じてアナログスイッチのオン／オフ制御を行う。【選択図】　図１
2004128762.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号のミキシングを行うミキシング部であって、所定のミキシング設定のために制御信号によってオン／オフ制御されるアナログスイッチ素子を含むものと、
所定の操作子に対応づけて第１の制御信号を記憶し、該記憶した第１の制御信号をＣＰＵの制御により出力するＣＰＵ制御部と、
前記所定の操作子の操作に応じた第２の制御信号を前記ＣＰＵの制御を介さずに生成し、通常は前記ＣＰＵ制御部によって出力される前記第１の制御信号を選択し、前記ＣＰＵ制御部の異常時には前記第２の制御信号を選択し、選択した制御信号で前記アナログスイッチ素子をオン／オフ制御する切換制御手段と
を具えたＣＰＵ制御されるアナログミキサ。
【請求項２】
アナログ信号のミキシングを行うミキシング部であって、制御電圧信号に応じてアナログ信号の振幅を制御する電圧制御型増幅器を含むものと、
所定のフェーダ操作子の操作量に応じてデジタルデータを発生し、該デジタルデータをアナログ変換して第１の制御電圧信号として出力するＣＰＵ制御部と、通常は前記ＣＰＵ制御部によって出力される前記第１の制御電圧信号を選択し、前記ＣＰＵ制御部の異常時には所定電圧からなる第２の制御電圧信号を選択し、選択した制御電圧信号で前記電圧制御型増幅器を制御する選択制御手段と
を具えたＣＰＵ制御されるアナログミキサ。
【請求項３】
アナログ信号のミキシングを行うミキシング部であって、制御電圧信号に応じてアナログ信号の振幅を制御する電圧制御型増幅器を含むものと、
所定のフェーダ操作子の操作量に応じてデジタルデータを発生し、該デジタルデータをアナログ変換して第１の制御電圧信号として出力するＣＰＵ制御部と、前記所定のフェーダ操作子の操作量に応じてアナログ電圧を発生する電圧発生手段と、
通常は前記ＣＰＵ制御部によって出力される前記第１の制御電圧信号を選択し、前記ＣＰＵ制御部の異常時には前記電圧発生手段で発生したアナログ電圧からなる第２の制御電圧信号を選択し、選択した制御電圧信号で前記電圧制御型増幅器を制御する選択制御手段と
を具えたＣＰＵ制御されるアナログミキサ。
【請求項４】
アナログ信号のミキシングを行うミキシング部であって、所定のミキシング設定のために制御信号によってオン／オフ制御されるアナログスイッチ素子を含み、所定の第１の電源から電源供給されるものと、
前記アナログスイッチ素子に対応する操作子の操作に応じて制御信号を出力し、該制御信号によって前記アナログスイッチ素子をオン／オフ制御するデジタル制御部であって、所定の第２の電源から電源供給されるものと、
前記アナログスイッチ素子に対する前記制御信号の供給ラインに接続されたプルアップ又はプルダウンされた制御信号源と
を具え、前記第２の電源がダウンしたとき、前記プルアップ又はプルダウンされた制御信号源によって前記アナログスイッチ素子のオン／オフ制御がなされることを特徴とするアナログミキサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、劇場、コンサートホール、スタジオ等のアナログオーディオ信号を取り扱う様々な場所で使用されるアナログミキサに関し、特に、ＣＰＵによりデジタル的に制御されるアナログミキサに関し、更には、この種のアナログミキサにおいてＣＰＵ等のデジタル制御系の異常に対処しうるように対策を講じることに関する。
【０００２】
【従来の技術】
オーディオ信号をアナログ的にミキシングするアナログミキサにおいて、ミキシング設定用の複数のスイッチやフェーダをシーン制御（各スイッチ及びフェーダの状態をプリセットする制御）するために、シーン制御対象となるそれらのスイッチ及びフェーダをＣＰＵによりデジタル的に制御することが行われている。例えば、シーン制御対象となる各スイッチ毎のオン又はオフを指示するデータ及び各フェーダ毎の設定・操作量を示すデータからなるシーン設定データを、ＣＰＵに付属して設けたシーンメモリ内に、各シーン毎に、記憶しておき、ミキサ操作者が所望のシーンリコールスイッチを操作したとき、該当するシーン設定データをシーンメモリから読み出し、これに応じて、各スイッチ毎の状態をオン又はオフに設定し、各フェーダ毎の設定・操作状態を設定する。
【０００３】
【発明が解決しようとする課題】
このようなＣＰＵ制御されるアナログミキサにおいては、ソフト的な原因またはハード的な原因によりＣＰＵの機能停止が起きた場合やデジタル電源の遮断が起きた場合など、ＣＰＵによりデジタル的に制御される各スイッチ及びフェーダが制御不能となり、アナログミキサが全く使用できなくなってしまう、という不都合がある。例えば、ＣＰＵの機能停止が起きた場合、ＣＰＵによってオン／オフ制御されるアナログスイッチ素子のオン／オフ制御が不能となるため、ＣＰＵ機能停止時のままの状態に貼り付いてしまったり、オンとオフの間を揺れ動く不安定な状態となってしまう。また、ＣＰＵによってゲイン制御されるフェーダ用の電圧制御型増幅器の制御も不能となるため、ＣＰＵ機能停止時のゲインから徐々に変化して安定しなかったり、ゲインが最大又は最小に貼り付いてしまったりする。フェーダ用の電圧制御型増幅器のゲインが安定しないと、他の手動調整可能な操作子を用いてできる限りのリカバリーを行なおうとしても、うまくいかない。また、従来は、アナログミキシング部のアナログスイッチ素子に対する電源をデジタル制御部に対する電源と同じもの（デジタル電源）を使用していたので、デジタル制御部に対する電源がダウンした場合、アナログスイッチ素子そのものがスイッチング動作不可能となり、リカバリーのしようがなかった。
【０００４】
この発明は上述の点に鑑みてなされたもので、ＣＰＵ等のデジタル制御系の異常に対処しうるように対策を講じたＣＰＵ制御されるアナログミキサを提供しようとするものである。
【０００５】
【課題を解決するための手段】
この発明に係るＣＰＵ制御されるアナログミキサは、アナログ信号のミキシングを行うミキシング部であって、所定のミキシング設定のために制御信号によってオン／オフ制御されるアナログスイッチ素子を含むものと、所定の操作子に対応づけて第１の制御信号を記憶し、該記憶した第１の制御信号をＣＰＵの制御により出力するＣＰＵ制御部と、前記所定の操作子の操作に応じた第２の制御信号を前記ＣＰＵの制御を介さずに生成し、通常は前記ＣＰＵ制御部によって出力される前記第１の制御信号を選択し、前記ＣＰＵ制御部の異常時には前記第２の制御信号を選択し、選択した制御信号で前記アナログスイッチ素子をオン／オフ制御する切換制御手段とを具える。
これによれば、通常はＣＰＵ制御部によって出力される第１の制御信号でアナログスイッチ素子をオン／オフ制御することでミキシング設定を行うことができる一方で、ＣＰＵ制御部の異常時にはＣＰＵの制御を介さずに生成した第２の制御信号をでアナログスイッチ素子をオン／オフ制御することでミキシング設定を行うことができ、ＣＰＵの異常に対処しうる。
【０００６】
この発明の別の観点に従うＣＰＵ制御されるアナログミキサは、アナログ信号のミキシングを行うミキシング部であって、制御電圧信号に応じてアナログ信号の振幅を制御する電圧制御型増幅器を含むものと、所定のフェーダ操作子の操作量に応じてデジタルデータを発生し、該デジタルデータをアナログ変換して第１の制御電圧信号として出力するＣＰＵ制御部と、通常は前記ＣＰＵ制御部によって出力される前記第１の制御電圧信号を選択し、前記ＣＰＵ制御部の異常時には所定電圧からなる第２の制御電圧信号を選択し、選択した制御電圧信号で前記電圧制御型増幅器を制御する選択制御手段とを具える。
これによれば、ＣＰＵ制御部によって出力される第１の制御電圧信号で電圧制御型増幅器を制御することでフェーダ操作状態の設定をＣＰＵ制御で行うことができる一方で、ＣＰＵ制御部の異常時には所定電圧からなる第２の制御電圧信号で電圧制御型増幅器を所定ゲインに制御することで、アナログ信号が所定ゲインでミキシング部に導入されることを保障し、ＣＰＵの異常に対処しうる。
【０００７】
この発明の別の観点に従うＣＰＵ制御されるアナログミキサは、アナログ信号のミキシングを行うミキシング部であって、制御電圧信号に応じてアナログ信号の振幅を制御する電圧制御型増幅器を含むものと、所定のフェーダ操作子の操作量に応じてデジタルデータを発生し、該デジタルデータをアナログ変換して第１の制御電圧信号として出力するＣＰＵ制御部と、前記所定のフェーダ操作子の操作量に応じてアナログ電圧を発生する電圧発生手段と、通常は前記ＣＰＵ制御部によって出力される前記第１の制御電圧信号を選択し、前記ＣＰＵ制御部の異常時には前記電圧発生手段で発生したアナログ電圧からなる第２の制御電圧信号を選択し、選択した制御電圧信号で前記電圧制御型増幅器を制御する選択制御手段とを具える。
これによれば、ＣＰＵ制御部によって出力される第１の制御電圧信号で電圧制御型増幅器を制御することでフェーダ操作状態の設定をＣＰＵ制御で行うことができる一方で、ＣＰＵ制御部の異常時には電圧発生手段で発生したアナログ電圧からなる第２の制御電圧信号で（フェーダ操作子の操作量に応じた制御電圧で）電圧制御型増幅器を制御することで、アナログ信号がフェーダ操作子の操作量に応じたゲインでミキシング部に導入されるようにし、ＣＰＵの異常に対処しうる。
【０００８】
この発明の更に別の観点に従うアナログミキサは、アナログ信号のミキシングを行うミキシング部であって、所定のミキシング設定のために制御信号によってオン／オフ制御されるアナログスイッチ素子を含み、所定の第１の電源から電源供給されるものと、前記アナログスイッチ素子に対応する操作子の操作に応じて制御信号を出力し、該制御信号によって前記アナログスイッチ素子をオン／オフ制御するデジタル制御部であって、所定の第２の電源から電源供給されるものと、前記アナログスイッチ素子に対する前記制御信号の供給ラインに接続されたプルアップ又はプルダウンされた制御信号源とを具え、前記第２の電源がダウンしたとき、前記プルアップ又はプルダウンされた制御信号源によって前記アナログスイッチ素子のオン／オフ制御がなされることを特徴とする。
これによれば、通常はデジタル制御部により制御信号に応じてアナログスイッチ素子をオン／オフ制御するが、デジタル制御部に対する第２の電源がダウンした場合は、デジタル制御部による制御が不能となるが、プルアップ又はプルダウンされた制御信号源によってアナログスイッチ素子のオン／オフ制御がなされるので、プルアップ又はプルダウンを適切に設定しておくことにより、アナログスイッチ素子のオン又はオフに設定してミキシング動作を実行可能にすることができ、デジタル制御部にの電源ダウンに対処し得る。
【０００９】
【発明の実施の形態】
以下、添付図面を参照してこの発明の実施の形態を詳細に説明しよう。
この発明の一実施例に係るＣＰＵ制御されるアナログミキサは、大別して、ミキシング部１０とＣＰＵ制御部５０とで構成され、図１はミキシング部１０の構成例を示し、図２はＣＰＵ制御部５０の構成例を示す。
ミキシング部１０は、ミキシング機能それ自体に関しては公知のアナログミキサと同様のアナログミキシング機能を持っていればよく、例えば、複数の入力チャンネルを介してアナログオーディオ信号を入力し、入力した各チャンネルのアナログオーディオ信号を任意のミキシングバスに分配して各ミキシングバス毎にミキシングし、ミキシングされたアナログオーディオ信号を各ミキシングバスに対応する出力チャンネルを介して出力する。
【００１０】
まず、入力チャンネルの構成例について説明する。図１では、ミキシング部１０の入力チャンネルに関して１つの入力チャンネルＩＮｃｈ＃１のみ概略構成を例示したが、図示を省略した他の複数の入力チャンネルもそれぞれ同様に構成されていてよい。当該入力チャンネルＩＮｃｈ＃１に入力されたアナログオーディオ信号は、入力ゲイン調整アンプ１１、イコライザ（ＥＱ）１２、フェーダ用の電圧制御型増幅器（以下、ＶＣＡと略す）１３、入力チャンネルオン／オフ用のリレー１４、及びバッファアンプ１５のルートを通って処理される。図３の（ａ）は、この実施例に係るアナログミキサの操作盤において、１つの入力チャンネルＩＮｃｈ＃１に対応して設けられる入力チャンネル操作子モジュールにおける操作子群の配列を示す。
【００１１】
入力ゲイン調整アンプ１１は、手動操作のみが可能な（つまりＣＰＵ制御されない）つまみ式操作子（以下、このタイプのつまみを「Ａつまみ」という）を操作者が操作することに応じて、当該入力チャンネルに対するアナログオーディオ信号の入力ゲインを調整するアンプである。「Ａつまみ」の図示のシンボルとして、図１では、つまみを示す丸に可変ボリュームを示す矢印を重ねたものを用いるものとし、図１中、このシンボルで描かれたものは特に説明がなくても「Ａつまみ」である。また、図３では、「Ａつまみ」の図示のシンボルとして、「Ａ」の符号を記す。図３（ａ）における入力ゲインつまみ１１ａが入力ゲイン調整アンプ１１に対応する「Ａつまみ」である。
図３（ａ）における複数のイコライザ制御つまみ１２ａは、イコライザ１２の特性を調整するための操作子であり、これも手動操作のみが可能な「Ａつまみ」からなる。
【００１２】
フェーダ用のＶＣＡ１３は、当該入力チャンネルＩＮｃｈ＃１に対応するフェーダ操作子１３ａの操作量に応じてゲイン制御されるものであり、ＣＰＵ制御される。以下、ＣＰＵ制御されるフェーダを「Ｃフェーダ」という。図３では、ＣＰＵ制御されるフェーダ及びスイッチの図示のシンボルとして、「Ｃ」の符号を記す。フェーダ操作子１３ａそれ自体は、スライド式可変抵抗器１３ｂと該可変抵抗器をスライド操作するためのこれをスライド式つまみ１３ｃ（図３（ａ）参照）とを含んでいる。フェーダ操作子１３ａの操作に応じてＣＰＵ制御部５０を介してフェーダ用ＶＣＡ１３を制御するための構成例については追って説明する。
入力チャンネルオン／オフ用のリレー１４は、当該入力チャンネルＩＮｃｈ＃１におけるオーディオ信号をオン／オフ（通過又は遮断）するものであり、ＣＰＵ制御されるスイッチすなわち「Ｃスイッチ」であるチャンネルＯＮスイッチ１４ａ（図３（ａ）参照）の操作に応じてＣＰＵによりオン／オフ制御される。
【００１３】
バッファアンプ１５の出力信号は、ミキシング用の各種バスに対応する複数のミキシング設定ラインに分配される。左右のステレオバスＬ，Ｒに対応するミキシング設定ラインについて説明すると、バッファアンプ１５から出力されるアナログオーディオ信号はパン制御用バランスボリューム１６に入力され、該ボリューム１６で設定されたステレオパンの左右音量に応じた比率で左チャンネル及び右チャンネルに分配され、左右各チャンネル毎のバッファアンプを介してアナログスイッチ素子１７ａ，１７ｂに入力される。左チャンネルのアナログスイッチ素子１７ａの出力は、ステレオ用の左チャンネルバスＬに接続されている。右チャンネルのアナログスイッチ素子１７ｂの出力は、ステレオ用の右チャンネルバスＲに接続されている。パン制御用バランスボリューム１６を手動操作するための操作子は図３（ａ）に示されたＰＡＮつまみ１６ａであり、「Ａつまみ」すなわちＣＰＵ制御されないものである。一方、各アナログスイッチ素子１７ａ，１７ｂのブロック内には「Ｅｓｗ」という表示を付してある。このように「Ｅｓｗ」という表示を付したものは、電子制御スイッチであること、つまり、ＣＰＵ制御されるものであることを示す。このアナログスイッチ素子１７ａ，１７ｂは、当該入力チャンネルＩＮｃｈ＃１のオーディオ信号を左右ステレオバスＬ，Ｒに供給することのオン／オフ設定（つまりミキシング設定）を行なうものであり、図３（ａ）に示された１個のＳＴ（ステレオの略）スイッチ１７ｃの操作に応じて、左右チャンネルのアナログスイッチ素子１７ａ，１７ｂが連動してオン又はオフ状態に設定される。図３（ａ）に示すようにこのＳＴスイッチ１７ｃには「Ｃ」表示が付してあり、ＣＰＵ制御されること、すなわち「Ｃスイッチ」であることを示している。なお、図１において、「Ｅｓｗ」という表示を付したアナログスイッチ素子をＣＰＵ制御部５０を介して制御するための構成例については追って説明する。
【００１４】
複数ｎのグループバスＧＲＯＵＰに対応するミキシング設定ラインについて説明すると、バッファアンプ１５から出力されるアナログオーディオ信号は、グループバスＧＲＯＵＰの各バス毎に対応して設けられたアナログスイッチ素子１８ａ〜１８ｎにそれぞれ入力される。各アナログスイッチ素子１８ａ〜１８ｎの出力は、グループバスＧＲＯＵＰ内の対応する各バスに接続されている。このアナログスイッチ素子１８ａ〜１８ｎは、当該入力チャンネルＩＮｃｈ＃１のオーディオ信号をグループバスＧＲＯＵＰの各バスに供給することのオン／オフ設定（つまりミキシング設定）を行なうものであり、図３（ａ）では便宜上４個のＧＲＯＵＰスイッチ１８しか示していないが、グループバスＧＲＯＵＰの各バスに対応してＧＲＯＵＰスイッチ１８がそれぞれ設けられており、各ＧＲＯＵＰスイッチ１８の操作に応じて、ＣＰＵ制御部５０の制御により、対応する各アナログスイッチ素子１８ａ〜１８ｎがオン又はオフ状態に設定される。
【００１５】
複数ｎの補助バスＡＵＸに対応するミキシング設定ラインについて説明すると、補助バスＡＵＸの各バス毎に対応して、「Ａつまみ」からなる可変ボリューム１９ａ〜１９ｎと「Ｃスイッチ」からなるアナログスイッチ素子２０ａ〜２０ｎとが直列的に設けられている。バッファアンプ１５から出力されるアナログオーディオ信号は、各可変ボリューム１９ａ〜１９ｎに入力され、更にアナログスイッチ素子２０ａ〜２０ｎを経由して補助バスＡＵＸの各バスに入力される。この可変ボリューム１９ａ〜１９ｎは、当該入力チャンネルＩＮｃｈ＃１のオーディオ信号を補助バスＡＵＸの各バスに対するミキシングレベルを個別に手動調整するものであり、図３（ａ）では便宜上４個のＡＵＸレベルつまみ１９しか示していないが、補助バスＡＵＸの各バスに対応してＡＵＸレベルつまみ１９がそれぞれ設けられている。また、アナログスイッチ素子２０ａ〜２０ｎは、当該入力チャンネルＩＮｃｈ＃１のオーディオ信号を補助バスＡＵＸの各バスに供給することのオン／オフ設定を行なうものであり、図３（ａ）では便宜上４個のＡＵＸスイッチ２０しか示していないが、補助バスＡＵＸの各バスに対応してＡＵＸスイッチ２０がそれぞれ設けられており、各ＡＵＸスイッチ２０の操作に応じて、ＣＰＵ制御部５０の制御により、対応する各アナログスイッチ素子２０ａ〜２０ｎがオン又はオフ状態に設定される。
【００１６】
図示していない他の入力チャンネルもそれぞれ上述と同様に構成されていて、ミキシング用の各バスＬ，Ｒ，ＧＲＯＵＰ，ＡＵＸに接続される。
次に、ミキシング用の各バスＬ，Ｒ，ＧＲＯＵＰ，ＡＵＸに対応する出力チャンネルの構成例について説明する。ステレオの左チャンネル用のバスＬに対応する出力チャンネルは、該バスＬを介してミキシングされた信号を入力するバッファアンプ２１ａと、該バッファアンプ２１ａから出力されるミキシングされた信号の出力レベルを手動調整するためのフェーダ操作子２２ａと、該ステレオ左チャンネルのオン／オフを制御するリレー２３ａとで構成される。ステレオの右チャンネル用のバスＲに対応する出力チャンネルも同様に、該バスＲを介してミキシングされた信号を入力するバッファアンプ２１ｂと、該バッファアンプ２１ｂから出力されるミキシングされた信号の出力レベルを手動調整するためのフェーダ操作子２２ｂと、該ステレオ右チャンネルのオン／オフを制御するリレー２３ａｂで構成される。図３の（ｂ）は、この実施例に係るアナログミキサの操作盤において、ステレオ出力チャンネルに対応して設けられる操作子モジュールにおける操作子群の配列を示す。図において、２つのスライド式つまみ２２は、ＣＰＵ制御されない手動調整専用の各フェーダ操作子２２ａ，２２ｂのスライド式つまみであり、ＣＰＵ制御されない「Ａフェーダ」であることを示すために「Ａ」を表記してある。各リレー２３ａ，２３ｂは、当該出力チャンネルにおけるオーディオ信号をオン／オフ（通過又は遮断）するものであり、ＣＰＵ制御されるスイッチすなわち「Ｃスイッチ」である、それぞれに対応する出力チャンネルＯＮスイッチ２３の操作に応じて、ＣＰＵによりオン／オフ制御される。
【００１７】
グループバスＧＲＯＵＰの１つのバスに対応する出力チャンネルは、該バスを介してミキシングされた信号を入力するバッファアンプ２４と、該バッファアンプ２４から出力されるミキシングされた信号の出力レベルを手動調整するためのフェーダ操作子２５と、該出力チャンネルのオン／オフを制御するリレー２６とで構成され、更に、フェーダ操作子２５で出力レベル調整されたミキシングされた信号を左右ステレオバスＬ，Ｒに入力するためのパン制御用バランスボリューム２７と、該ボリューム２７で設定されたステレオパンの左右音量に応じた比率で左チャンネル及び右チャンネルに分配された信号をオン／オフ制御するためのアナログスイッチ素子２８ａ，２８ｂとを具える。アナログスイッチ素子２８ａの出力が左チャンネルのバスＬに接続され、アナログスイッチ素子２８ｂの出力が右チャンネルのバスＲに接続される。図３の（ｃ）は、この実施例に係るアナログミキサの操作盤において、グループバスＧＲＯＵＰの１つのバスの出力チャンネルに対応して設けられる操作子モジュールにおける操作子群の配列を示す。図において、１つのスライド式つまみ２５ａは、ＣＰＵ制御されない手動調整専用の各フェーダ操作子２５のスライド式つまみであり、ＣＰＵ制御されない「Ａフェーダ」である。リレー２６は、当該出力チャンネルにおけるオーディオ信号をオン／オフ（通過又は遮断）するものであり、ＣＰＵ制御されるスイッチすなわち「Ｃスイッチ」である出力チャンネルＯＮスイッチ２６ａの操作に応じて、ＣＰＵによりオン／オフ制御される。パン制御用バランスボリューム２７を手動操作するための操作子は図３（ｃ）に示されたＰＡＮつまみ２７ａであり、「Ａつまみ」すなわちＣＰＵ制御されないものである。一方、左右チャンネルの各アナログスイッチ素子２８ａ，２８ｂは、「Ｃスイッチ」である１個のＳＴスイッチ２８ｃ（図３（ｃ））の操作に応じて連動してオン又はオフ状態に設定される。図示は省略したが、グループバスＧＲＯＵＰの他のバスに対応する出力チャンネルも同様に構成される。
【００１８】
グループバスＧＲＯＵＰに関連する入力チャンネル及び出力チャンネルの構成が上記のようであるから、このグループバスＧＲＯＵＰは、ステレオバスにおける最終的なミキシングの前段階として、複数入力チャンネルのうちグループ化したい入力チャンネルのオーディオ信号をミキシングするバスとして使用できる。例えば、２つの入力チャンネル（仮に＃１，＃２とする）をグループ化したい場合、入力チャンネル＃１のアナログスイッチ素子１８ａをオンとして第１グループのバスにミキシングし、また、入力チャンネル＃２のアナログスイッチ素子１８ａをオンとして第１グループのバスにミキシングする。これにより、入力チャンネル＃１と＃２のオーディオ信号が第１グループのバスでミキシングされるので、第１グループのバスに対応する出力チャンネル（仮にＧＲＯＵＰ＃１とする）のＡフェーダ操作子２５で共通にレベル調整し、かつパン制御用バランスボリューム２７で共通にパン設定して、ステレオバスＬ，Ｒに供給することができる。
【００１９】
補助バスＡＵＸの１つのバスに対応する出力チャンネルは、該バスを介してミキシングされた信号を入力するバッファアンプ２９と、該バッファアンプ２９から出力されるミキシングされた信号の出力レベルを手動調整するためのフェーダ操作子３０と、該出力チャンネルのオン／オフを制御するリレー３１とで構成される。図３の（ｄ）は、この実施例に係るアナログミキサの操作盤において、補助バスＡＵＸの１つのバスの出力チャンネルに対応して設けられる操作子モジュールにおける操作子群の配列を示す。図において、スライド式つまみ３０ａは、ＣＰＵ制御されない手動調整専用のフェーダ操作子３０のスライド式つまみであり、ＣＰＵ制御されない「Ａフェーダ」である。リレー３１は、当該出力チャンネルにおけるオーディオ信号をオン／オフ（通過又は遮断）するものであり、ＣＰＵ制御されるスイッチすなわち「Ｃスイッチ」である出力チャンネルＯＮスイッチ３１ａの操作に応じて、ＣＰＵによりオン／オフ制御される。図示は省略したが、補助バスＡＵＸの他のバスに対応する出力チャンネルも同様に構成される。
【００２０】
補助バスＡＵＸの各バスは、それに関連する入力チャンネルのミキシング設定ラインで「Ａつまみ」操作子１９ａ〜１９ｎにより個別にレベル調整して対応する出力チャンネルへとミキシングすることが可能である。よって、補助バスＡＵＸの各バスに対応する出力チャンネルを、外部のエフェクタに接続したり、演奏を行なっている個別のプレーヤに戻すための個別プレーヤ毎のモニターヘッドフォンに接続したりする利用法が可能である。例えば、補助バスＡＵＸの第１バスに対応する出力チャンネル（仮にＡＵＸ＃１とする）を或る外部エフェクタに接続して、入力チャンネル＃１と＃２のオーディオ信号を該外部エフェクタに供給してエフェクト付与する場合、入力チャンネル＃１における「Ａつまみ」操作子１９ａで所望のセンドレベルに設定し、かつ、入力チャンネル＃２における「Ａつまみ」操作子１９ａで所望のセンドレベルに設定し、それらを補助バスＡＵＸの第１バスでミキシングして出力チャンネルＡＵＸ＃１を介して該外部エフェクタに供給するようにできる。あるいは、補助バスＡＵＸの第２バスに対応する出力チャンネル（仮にＡＵＸ＃２とする）を或る特定の個別プレーヤのモニターヘッドフォンに接続した場合、その特定の個別プレーヤがモニターすることを希望する１又は複数の入力チャンネルにおける当該第２バスに対応する「Ａつまみ」操作子１９ｂでそれぞれ各入力チャンネル毎に所望のセンドレベルに設定し、それらをミキシングすることができる。
【００２１】
次に、図２に示されたＣＰＵ制御部５０の構成例について説明する。ＣＰＵ制御部５０は、ＣＰＵ（中央処理ユニット）５１のアドレス及びデータバス５４に、フラッシュメモリ５２、ＲＡＭ（ランダムアクセスメモリ）５３及びタイマ５５が接続され、更に各種の入出力（Ｉ／Ｏ）インタフェース５６〜６０とアナログデジタル変換器（ＡＤＣ）６１が接続されてなる。フラッシュメモリ５２は、ＣＰＵ５１が実行する各種のプログラムや、ミキシング部１０におけるＣＰＵ制御される各種操作子（Ｃフェーダ及びＣスイッチ）のプリセットされた状態（つまり「シーン」）などを記憶する読み書き可能な不揮発性メモリである。すなわち、従来知られた「シーンメモリ」は、このフラッシュメモリ５２内に構成されている。ＲＡＭ５３は、公知のように、ワーキングメモリやデータ一時保存のために使用される揮発性メモリである。例えば、ミキシング部１０におけるＣＰＵ制御される各種操作子（Ｃフェーダ及びＣスイッチ）の現在の操作状態又は操作量を示すデータは、ＲＡＭ５３に記憶される。表示器Ｉ／Ｏインタフェース５６は、液晶またはＣＲＴ等適宜のタイプの公知のコンピュータ用の表示器６２をＣＰＵバス５４に接続するためのインタフェースである。パラレルＩ／Ｏインタフェース５７は、キーボードやマウスなどの公知のコンピュータ用の操作子群６３をＣＰＵバス５４に接続するためのインタフェースである。シリアルＩ／Ｏインタフェース５８は、ＣＰＵ５１の制御の下でデジタルデータをシリアルに入出力するもので、この例では出力されたシリアルデジタルデータをアナログ信号に変換するためのデジタルアナログ変換器（ＤＡＣ）６４が接続されている。パラレルＩ／Ｏインタフェース５９は、ＣＰＵ５１の制御の下でデジタルデータをパラレルに入出力するもので、この例ではＣＰＵの正常／異常を示すＣＰＵ制御可能信号ＣＣＥがＣＰＵ５１の制御の下で出力される。その他のＩ／Ｏインタフェース６０はその他の各種の用途に使用し得るＩ／Ｏインタフェースを包括的に示したものであり、例えば、ハードディスクドライブ６５を接続するためのＩ／Ｏや、ＵＳＢ、ＭＩＤＩ等の通信用のＩ／Ｏであってもよい。
【００２２】
次に、図１に示されたミキシング部１０と図２に示されたＣＰＵ制御部５０との接続例について説明し、さらにＣＰＵ制御例について説明する。
まず、図１における「Ｃフェーダ」であるフェーダ操作子１３ａのスライド式可変抵抗器１３ｂの出力が、ライン４１を介して、図２のＣＰＵ制御部５０におけるアナログデジタル変換器（ＡＤＣ）６１に入力される。この実施例では、フェーダ操作子１３ａのスライド式可変抵抗器１３ｂは、スライド操作位置に対してリニアな特性の操作量出力電圧を生じるものとする。ＡＤＣ６１は、フェーダ操作子１３ａの操作量出力電圧をデジタルデータに変換し、バス５４を介してＣＰＵ５１に与える。実際には、フェーダ操作子１３ａは、人間の聴感覚のデシベル特性に合うように、デシベル特性で目盛が付されており、これに対応するフェーダ用ＶＣＡ１３もこのデシベル特性に従って制御されるべきである。しかし、フェーダ操作子１３ａのスライド式可変抵抗器１３ｂとして比較的低コストで検出位置の精度を上げやすいリニア特性の可変抵抗器を使用するものとしている。ミキシング部１０の入力チャンネル数はかなり多チャンネル（例えば９６チャンネル）になるため、フェーダ操作子１３ａのスライド式可変抵抗器１３ｂとして低コストなものを用いると経済的に有利である。ＣＰＵ５１では、このフェーダ操作子１３ａの操作量出力電圧のリニア特性（フェーダの位置にリニアに対応した値）をデシベル特性（フェーダ位置の目盛に対応した値）に変換し、デシベル特性に変換した制御電圧でフェーダ用ＶＣＡ１３を制御する。
【００２３】
すなわち、ＣＰＵ５１は、ＡＤＣ６１からバス５４を介して与えられリニア特性のフェーダ操作量デジタルデータを、ＲＡＭ５３内に記憶し、現フェーダ操作量データとして、ＲＡＭ５３内に記憶・保存する。そして、この現フェーダ操作量データを読み出してデシベル特性に変換し、デシベル特性のフェーダ操作量デジタルデータを、バス５４を介してシリアルＩ／Ｏインタフェース５８に与え、ＤＡＣ６４に入力する。こうして、ＤＡＣ６４からデシベル特性のフェーダ操作量アナログ電圧が出力され、ライン４２を介して図１のセレクタ３２の入力Ｘに与えられる。セレクタ３２の選択制御入力には、ライン４３を介して図２のパラレルＩ／Ｏインタフェース５９から、ＣＰＵ制御可能信号ＣＣＥが入力される。このＣＰＵ制御可能信号ＣＣＥは、ＣＰＵ制御部５０が正常に動作しているとき、アクティブレベル（例えば“１”）を示し、セレクタ３２をＸ入力選択状態とする。これにより、ＣＰＵ正常動作時は、ＤＡＣ６４から出力されたデシベル特性のフェーダ操作量アナログ電圧（つまり第１の制御信号）がセレクタ３２のＸ入力を介して選択され、これがＶＣＡ１３に制御電圧として加えられる。
【００２４】
プリセットされたシーンが選択されたときも同様であり、当該選択されたシーンに含まれる当該フェーダ操作子１３ａについてのプリセット操作量データがシーンメモリ（５２）から読み出され、このプリセット操作量データがデシベル特性で表現されている場合はＤＡＣ６４でそのままアナログ電圧に変換され、一方、このプリセット操作量データがリニア特性で表現されている場合はデシベル特性に変換してからＤＡＣ６４でアナログ電圧に変換され、セレクタ３２のＸ入力に（つまり第１の制御信号として）与えられる。これによって、フェーダ用ＶＣＡ１３の制御電圧が、当該選択されたシーンにおける当該フェーダ操作子１３ａについてのプリセット操作量データに対応する値に設定される。なお、「Ｃフェーダ」タイプの各フェーダ操作子１３ａに対応してＣフェーダ駆動回路６６（図２）が設けられている。このＣフェーダ駆動回路６６により、対応するフェーダ操作子１３ａのスライド式つまみ１３ｃ（図３（ａ）参照）を、当該選択されたシーンに含まれる当該フェーダ操作子１３ａについてのプリセット操作量データに対応する位置まで電動式に動かし、該つまみ１３ｃそのものの物理的位置をプリセット操作量データに対応する状態に自動設定する。
なお、フェーダ操作量データをデシベル特性に変換する処理を、ＣＰＵ５１によるデジタル処理で行なわずに、ＤＡＣ６４におけるデジタルアナログ変換特性それ自体をリニア・デシベル変換するように特性設定することで、行なうようにしてもよい。
また、ＡＤＣ６１及び／またはＤＡＣ６４は、各入力チャンネルの各フェーダ操作子１３ａ及び／またはＶＣＡ１３の間で時分割共用するように構成するとよい。
【００２５】
ここで、ＣＰＵ異常時における「Ｃフェーダ」用のＶＣＡ１３の動作保障対策について説明する。前述の通り、ＣＰＵ制御可能信号ＣＣＥは、ＣＰＵ制御部５０が正常に動作しているとき、アクティブレベル（例えば“１”）を示すように、ＣＰＵ５１におけるソフトウェア処理に基づき生成される。図１に示すようにＣＰＵ制御可能信号ＣＣＥは抵抗４６によってプルダウンされており、ＣＰＵ制御部５０にソフトウェア動作の異常あるいは電源ダウン等のハードウェア異常が起きると、非アクティブレベルに落ち、ＣＰＵ制御が不可能となったことを示す。これにより、セレクタ３２はＹ入力選択状態に切り替わる。セレクタ３２のＹ入力は、所定アナログ電圧に固定されている。図示の例では、該所定アナログ電圧は接地電圧（０ボルト）であり、これは、ＶＣＡ１３のゲインを０デシベルに設定するものである。ＶＣＡ１３は入力信号をマイナスデシベルで減衰させることができるので、ゲインが０デシベルのときは所定の十分なレベルで入力信号を通過させることを意味する。このように、ＣＰＵ制御部５０の異常時には所定アナログ電圧（すなわち第２の制御電圧信号）がセレクタ３２のＹ入力を介して選択出力され、選択出力された該所定アナログ電圧でフェーダ用ＶＣＡ１３が所定ゲインに制御され、入力アナログオーディオ信号が該所定ゲインで該フェーダ用ＶＣＡ１３を通過することを保障し、ＣＰＵ異常に際しても後述するように操作者の手動操作によって適切な対処を行ないうるようにする。なお、セレクタ３２のＹ入力に入力されるように点線で描かれた経路は別の対策例を示すものであり、これについては後述する。
【００２６】
図５は、ＣＰＵ５１のメイン処理の過程でＣＰＵ制御可能信号ＣＣＥを生成する処理例を示す。アナログミキサの電源がオンされて、ＣＰＵ５１のメイン処理がスタートすると、初期設定処理により種々の初期設定が行なわれ、そのうちの１つとして、ＣＰＵ制御可能信号ＣＣＥを“０”（非アクティブレベル）に初期設定する。そして、初期設定が正常に終了したら、ＣＰＵ制御可能信号ＣＣＥを“１”（アクティブレベル）に設定する。ここで、初期設定の途中で異常が生じた場合は、図５のメインショリから抜け、その後の処理が行われないものとする。従って、ＣＰＵ５１が初期設定に失敗するとＣＰＵ制御可能信号ＣＣＥは“０”（非アクティブレベル）のままであり、ＣＰＵ５１が順調に立ち上げられたときのみＣＰＵ制御可能信号ＣＣＥは“１”（アクティブレベル）に設定される。ＣＰＵのメイン処理は、その後、通常のメインルーチンを繰り返す。すなわち、操作子群６３の操作イベントの有無など、種々の要因をチェックし、動作要因が起きた場合は、その要因に応じたイベント処理を行なう。図２において、デジタル電源６８及び６９により、ＣＰＵ制御部５０の各部に１２ボルト又は５ボルトのデジタル電源電圧が供給されるようになっている。このデジタル電源電圧がダウンしたとき、ＣＰＵ制御可能信号ＣＣＥも“０”（非アクティブレベル）にダウンする。なお、メインのデジタル電源６８には、ＣＰＵ制御部５０に付属する電源スイッチを介して商用交流電源１００ボルトが供給される。
【００２７】
次に、「Ｃスイッチ」をＣＰＵ制御部５０によって制御する構成例について説明する。
図１において、Ｃｓｗと表示したブロック４７は、１個の「Ｃスイッチ」の操作子を代表的に示している。この「Ｃスイッチ」操作子４７は、１個に限らず、図１においてＥｓｗと表示した各アナログスイッチ素子毎にそれぞれ設けられており、その具体的配列例は図３において「Ｃ」表示を付して示した通りである。各「Ｃスイッチ」操作子４７の出力がライン４４を介して図２に示すＣＰＵ制御部５０のＣｓｗ切換制御部６７に入力される。Ｃｓｗ切換制御部６７の詳細例を図４に示す。図４では便宜上１個の「Ｃスイッチ」操作子４７に対応するＣｓｗ切換制御部６７の構成のみを示しているが、同様の構成のＣｓｗ切換制御部６７が各「Ｃスイッチ」に対応して設けられる。
【００２８】
図４において、「Ｃスイッチ」操作子４７は自己復帰型の押しボタンスイッチ４７ａからなっており、１回の押圧操作に応じてオン操作信号が入出力ポート７０の入力ポートＩＮに入力される。この入出力ポート７０はＣＰＵ５１のバス５４（図２）に接続されており、入力ポートＩＮを介して入力されたオン操作信号がスイッチ番号データと共にＲＡＭ５３に入力され、ＣＰＵ５１の制御に従って図６に示すような処理により、ＲＡＭ５３内で該スイッチ番号に対応して記憶されているオン／オフデータの値を反転させる。すなわち、自己復帰型の押しボタンスイッチ４７ａの１回の押圧操作毎に、該「Ｃスイッチ」のオン／オフ状態がオン又はオフに反転する。図６は、ＣＰＵ５１の制御による「Ｃスイッチ」Ｃｓｗ（ｉ）のオン操作イベント処理例を示しており、ＳＴ（ｉ）は、該「Ｃスイッチ」Ｃｓｗ（ｉ）のスイッチ番号ｉに対応して記憶されているオン／オフデータの値を示す。すなわち、スイッチ番号ｉの「Ｃスイッチ」のオン操作イベントに応じて、該スイッチ番号ｉのオン／オフデータの値ＳＴ（ｉ）を反転する。それから、ＲＡＭ５３内に記憶された該オン／オフデータＳＴ（ｉ）の値を読み出し、バス５４を介して該スイッチ番号ｉに対応するアナログスイッチ素子Ｅｓｗ（ｉ）の入出力ポート７０（図４）に出力する。
【００２９】
図４において、入出力ポート７０は、バス５４から受け取った該スイッチ番号ｉに対応するオン／オフデータＳＴ（ｉ）を出力ＯＵＴから出力し、セレクタ７１のＸ入力に与える。セレクタ７１の選択制御入力には、前述のＣＰＵ制御可能信号ＣＣＥが入力され、ＣＰＵ制御部５０が正常に動作しているときセレクタ７１をＸ入力選択状態とする。これにより、ＣＰＵ正常動作時は、ＣＰＵの制御により入出力ポート７０から出力された当該「Ｃスイッチ」のオン／オフ状態を示すデータ（つまり第１の制御信号）がセレクタ７１のＸ入力を介して選択され、これがライン４５を介してミキシング部１０における対応するアナログスイッチ素子すなわちＥｓｗのスイッチング制御入力に与えられる。こうして、「Ｃスイッチ」に対応するアナログスイッチ素子のオン／オフがＣＰＵ制御部５０によって制御される。
なお、プリセットされたシーンが選択されたときも同様であり、当該選択されたシーンに含まれる当該「Ｃスイッチ」についてのプリセットされたオン又はオフデータがシーンメモリ（５２）から読み出され、このプリセットオン／オフデータが入出力ポート７０にセットされ、セレクタ７１のＸ入力を介して選択出力される。これによって、当該「Ｃスイッチ」に対応するアナログスイッチ素子（Ｅｓｗ）がオン又はオフ状態に設定される。
【００３０】
次に、ＣＰＵ異常時における「Ｃスイッチ」の動作保障対策について説明する。そのために、図４のＣｓｗ切換制御部６７においては、「Ｃスイッチ」操作子４７の押しボタンスイッチ４７ａの出力信号をＤフリップフロップ７２に入力し、該押しボタンスイッチ４７ａの１回の押圧操作毎に該Ｄフリップフロップ７２の出力状態を“１”又は“０”に反転する。これにより、該Ｄフリップフロップ７２の出力は、ＣＰＵ５１の制御を介さずに、ＣＰＵ５１によってＲＡＭ５３内に記憶されている当該「Ｃスイッチ」操作子４７のオン／オフデータＳＴ（ｉ）に対応する内容となる。該Ｄフリップフロップ７２の出力は、セレクタ７１のＹ入力に入力される。セレクタ７１は、ＣＰＵ制御可能信号ＣＣＥが非アクティブレベルに落ちたとき、つまりＣＰＵ異常時に、Ｙ入力を選択して、Ｄフリップフロップ７２の出力信号（つまり第２の制御信号）を選択出力し、これがライン４５を介してミキシング部１０における対応するアナログスイッチ素子（Ｅｓｗ）のスイッチング制御入力に与えられる。このように、Ｃｓｗ切換制御部６７において、Ｄフリップフロップ７２内に、ＣＰＵ５１の制御を介さずに、「Ｃスイッチ」操作子４７の操作に対応するオン／オフデータ（第２の制御信号）を記憶しておくので、ＣＰＵ５１の機能停止等、異常時に該Ｄフリップフロップ７２のオン／オフデータ（第２の制御信号）を代替使用することで、対応するアナログスイッチ素子（Ｅｓｗ）のオン／オフ状態をリカバーできる。
なお、各「Ｃスイッチ」操作子４７は、そのオン／オフ状態を示すためのＬＥＤランプを含んだ自照式キートップで構成され、対応するセレクタ７１の出力信号を該ＬＥＤランプに与えてオン（点灯）又はオフ（消灯）させることで、現在のオン／オフ設定状態を操作者が認識できるようにしている。
【００３１】
ところで、Ｃｓｗ切換制御部６７に対する電源供給は、５ボルトのデジタル電源６９によってなされるため、ＣＰＵ制御部５０に対する供給電源がダウンした場合は、Ｄフリップフロップ７２の記憶内容も消去されてしまう。よって、Ｃｓｗ切換制御部６７は、ＣＰＵ異常動作に対しては対処しうるが、デジタル電源のダウンに対しては対処しきれない。また、従来は、アナログミキシング部内のアナログスイッチ素子（Ｅｓｗ）に対する電源電圧は、これがデジタル制御されることもあり、デジタル電源から供給されていた。よって、デジタル電源がダウンした場合は、アナログミキシング部内のアナログスイッチ素子（Ｅｓｗ）それ自体が動作不能となっていた。
【００３２】
この点に鑑み、本実施例では、デジタル電源がダウンした場合でも、アナログミキシング部１０内のアナログスイッチ素子（Ｅｓｗ）が動作不能にならないように対策を講じている。そのために、まず、図１に示すように、メインのアナログ電源７３で発生した１５ボルトの電源電圧をミキシング部１０内の各部に供給すると共に、これを第２のアナログ電源７４で５ボルトに落とし、アナログスイッチ素子（Ｅｓｗ）用の電源電圧としてそれらに供給するようにしている。なお、メインのアナログ電源７３には、ミキシング部１０に付属する電源スイッチを介して商用交流電源１００ボルトが供給される。
そして、各アナログスイッチ素子（Ｅｓｗ）の制御信号の供給ライン、例えば図１の図示例ではアナログスイッチ素子２０ｎの制御信号の供給ライン４５、に抵抗３３を介してプルアップされた制御信号源Ｖｃ又はプルダウンされた制御信号源（例えば接地電圧）を接続する。図１では、便宜上、１個のアナログスイッチ素子２０ｎのみ抵抗３３を介して制御信号源Ｖｃにプルアップされているが、Ｅｓｗの表示の付されたすべてのアナログスイッチ素子の制御信号の供給ラインがそれぞれ所定の制御信号源にプルアップまたはプルダウンされている。当該アナログスイッチ素子（Ｅｓｗ）の制御信号の供給ラインをプルアップするかプルダウンするかは、デジタル電源ダウンによってＣＰＵ制御不能となったときに、当該アナログスイッチ素子（Ｅｓｗ）をオンとするのが適当か、またはオフとするのが適当か、に依存して、各ミキシング設定ライン毎に適宜定められる。
【００３３】
ＣＰＵ制御部５０におけるデジタル電源６８，６９が正常な場合は、各Ｃｓｗ切換制御部６７の出力ライン４５は、対応するアナログスイッチ素子（Ｅｓｗ）をオンするための所定電圧、またはオフするための所定電圧に設定され、これらのアナログスイッチ素子（Ｅｓｗ）のオン／オフがＣＰＵ制御される。一方、ＣＰＵ制御部５０におけるデジタル電源６８，６９がダウンすると、すべてのＣｓｗ切換制御部６７の出力がオフしてフローティング状態となり、対応するアナログスイッチ素子（Ｅｓｗ）の制御信号の供給ライン（４５）は、抵抗プルアップまたはプルダウンの状態に従う。すなわち、抵抗プルアップされている場合は、対応するアナログスイッチ素子（Ｅｓｗ）の制御信号として“１”が供給され、該アナログスイッチ素子（Ｅｓｗ）がオン状態となる。また、抵抗プルダウンされている場合は、対応するアナログスイッチ素子（Ｅｓｗ）の制御信号として“０”が供給され、該アナログスイッチ素子（Ｅｓｗ）がオフ状態となる。
【００３４】
なお、Ｃｓｗ切換制御部６７は、アナログスイッチ素子（Ｅｓｗ）に限らず、ミキシング部１０における各入力リレー１４及び出力リレー２３ａ，２３ｂ，２６，３１についても同様に設けられる。ただし、これらのリレーについては、デジタル電源ダウン時の対策として、アナログスイッチ素子（Ｅｓｗ）の場合のような抵抗プルダウン又はプルアップはなされない。これらの各入力リレー１４及び出力リレー２３ａ，２３ｂ，２６，３１のためのデジタル電源ダウン時の対策としては、これらの各リレーを常閉接点を用いて構成することで、デジタル電源ダウン時は各リレーの接点がデフォルトで自動的にオン（閉成）状態に設定されるようにしている。
【００３５】
次に、ＣＰＵ５１の機能停止時における、本実施例によって実現可能なミキシング処理に関するリカバリー例について説明する。
この場合、「Ｃスイッチ」つまり各アナログスイッチ素子（Ｅｓｗ）及び各リレーについては、それぞれに対応する各Ｃｓｗ切換制御部６７の制御によって、ＣＰＵ制御によらずに、ミキシング設定のためのオン／オフ制御を続行することができ、さらに手動操作に基づきこれらの「Ｃスイッチ」をオン／オフ制御してミキシング設定を所望に変更できる。一方、入力チャンネルにおける「Ｃフェーダ」つまりフェーダ操作子１３ａで制御されるＶＣＡ１３は、セレクタ３２のＹ入力を介して与えられる所定電圧によって所定ゲイン（０デシベル）に固定される。これにより、各入力チャンネルの「Ｃフェーダ」をオーディオ信号が通過することができるが、該「Ｃフェーダ」でレベルを可変制御することはできない。よって、その後のミキシングの経路に応じて、ＣＰＵ制御されない／手動操作される「Ａフェーダ」操作子を使用して可能な限りのレベル制御を行なうようにするものとする。
【００３６】
各入力チャンネルの「Ｃフェーダ」でレベル制御できないので、ステレオバスＬ，Ｒに対する各入力チャンネル毎のミキシングレベルの可変設定が行なえない。所定基準レベル（０デシベル）のままミキシングしてよい入力チャンネルに関してはステレオバスＬ，Ｒに対するアナログスイッチ素子１７ａ，１７ｂをオンとして、そのまま通過させればよい。一方、ステレオバスＬ，Ｒに対するミキシングレベルの可変調整を行ないたい入力チャンネルに関してはステレオバスＬ，Ｒに対するアナログスイッチ素子１７ａ，１７ｂをオフとする。その代わりに、グループバスＧＲＯＵＰのうちの適当な１つのバスをステレオバスへの前処理のバスとして選択する。例えば、グループバスＧＲＯＵＰの第１バス（ＧＲＯＵＰ＃１）をステレオバスへの前処理のバスとして選択した場合は、該第１バス（ＧＲＯＵＰ＃１）に対するアナログスイッチ素子１８ａをオンとし、かつ、グループバスＧＲＯＵＰの該第１バスに対する出力チャンネル（ＧＲＯＵＰ＃１）のステレオバスへのアナログスイッチ素子２８ａ，２８ｂをオンとする。そして、該出力チャンネル（ＧＲＯＵＰ＃１）の「Ａフェーダ」操作子２５を手動操作して所望のレベルに可変設定する。また、該出力チャンネル（ＧＲＯＵＰ＃１）の「Ａつまみ」であるパン制御用バランスボリューム２７を手動操作して所望のパン制御状態に可変設定する。これにより、当該入力チャンネルのオーディオ信号がアナログスイッチ素子１８ａを経由してグループバスＧＲＯＵＰの第１バスにミキシングされ、それに対応する出力チャンネル（ＧＲＯＵＰ＃１）の「Ａフェーダ」操作子２５で所望のレベルに可変調整され、パン制御用バランスボリューム２７及びアナログスイッチ素子２８ａ，２８ｂを経由して、ステレオバスＬ，Ｒに再分配され、ミキシングされる。このように、グループバスＧＲＯＵＰを経由させてステレオバスＬ，Ｒに対する所望のミキシングを行なうことができる。なお、ステレオバスＬ，Ｒに対する出力チャンネルでは、「Ａフェーダ」操作子２２ａ，２２ｂで出力レベル調整されるので、出力レベル調整は問題なく行なえる。
【００３７】
補助バスＡＵＸに対するミキシングに関しては、入力チャンネルにおける各補助バスＡＵＸに対するミキシング設定ラインにおいて「Ａフェーダ」操作子１９ａ〜１９ｎが設けられているので、各入力チャンネルの「Ｃフェーダ」でレベル制御できないとしても、これらの「Ａフェーダ」操作子１９ａ〜１９ｎで所望のミキシングレベルの可変設定を手動で行なえばよい。
【００３８】
次に、デジタル電源がシャットダウンしたときの、本実施例によって実現可能なミキシング処理に関するリカバリー例について説明する。
この場合、「Ｃフェーダ」つまりフェーダ操作子１３ａで制御されるＶＣＡ１３が所定ゲイン（０デシベル）に固定されるのは上記と同様であり、更に、各Ｃｓｗ切換制御部６７によるリカバリー制御が無効にされる。一方、各入出力リレーは、常閉接点であることにより、デフォルトで自動的にオン状態とされ、オーディオ信号を全て通す状態となる。そして、電子制御スイッチ（Ｅｓｗ）からなる各アナログスイッチ素子は、抵抗プルアップ又はプルダウンの状態に応じて、オン又はオフ状態とされる。
各アナログスイッチ素子の抵抗プルアップ又はプルダウンによるオン又はオフ設定例を示すと、ステレオバスＬ，Ｒへのミキシング設定ラインにおいては、レベル可変調整できる要素（Ａフェーダ）がないので、例えば、アナログスイッチ素子１７ａ，１７ｂをオフするように、プルダウン設定にするのがよい。
【００３９】
一方、グループバスＧＲＯＵＰに対応する出力チャンネルでは、前述のように、「Ａフェーダ」操作子２５で所望のレベルに可変調整した信号を、パン制御用バランスボリューム２７及びアナログスイッチ素子２８ａ，２８ｂを経由して、ステレオバスＬ，Ｒに再分配することで、所望のレベルでのミキシング設定を行なうことができる。そこで、グループバスＧＲＯＵＰを活用できるように、各入力チャンネルにグループ割り当てをするとよい。一例として、入力チャンネル数が１６、グループバスＧＲＯＵＰに対応する出力チャンネル数が４であるとすると、４個の入力チャンネル毎に１グループに割り当てるものとし、該入力チャンネルを割り当てたグループに対応するアナログスイッチ素子１８ａ〜１８ｎのみをオンするように抵抗プルアップ設定し、それ以外のアナログスイッチ素子をオフするように抵抗プルダウン設定する。例えば、入力チャンネル＃１が第１バスのグループ（ＧＲＯＵＰ＃１）に割り当てられたとすると、入力チャンネル＃１におけるグループバスＧＲＯＵＰに対するミキシング設定ラインのうち第１バスのグループ（ＧＲＯＵＰ＃１）に対応するアナログスイッチ素子１８ａのみをオンするように抵抗プルアップ設定し、それ以外のアナログスイッチ素子１８ｂ〜１８ｎをオフするように抵抗プルダウン設定する。また、グループバスＧＲＯＵＰに対応する各出力チャンネルにおけるステレオバスＬ，Ｒ向けのアナログスイッチ素子２８ａ，２８ｂは、デフォルトですべてオンされるように、抵抗プルアップ設定とするのがよい。これにより、グループ単位ではあるが、デジタル電源がダウンしても、ミキシングレベル可変調整を行なってステレオバスＬ，Ｒへのミキシング処理を行なうことができる。
【００４０】
補助バスＡＵＸに対するミキシングに関しては、入力チャンネルにおける各補助バスＡＵＸに対するミキシング設定ラインにおいて「Ａフェーダ」操作子１９ａ〜１９ｎが設けられているので、各入力チャンネルの「Ｃフェーダ」でレベル制御できないとしても、これらの「Ａフェーダ」操作子１９ａ〜１９ｎで所望のミキシングレベルの可変設定を手動で行なえばよい。よって、各入力チャンネルにおける各補助バスＡＵＸに対するミキシング設定ラインにおけるアナログスイッチ素子２０ａ〜２０ｎは、デフォルトですべてオンされるように、抵抗プルアップ設定としてよい。
【００４１】
上記実施例では、図１のセレクタ３２のＹ入力に所定基準電圧（接地レベル）を供給し、ＣＰＵ機能停止時には、ＶＣＡ１３を所定ゲインに固定するようにしている。しかし、これに限らず、ＣＰＵ機能停止時においても、フェーダ操作子１３ａによる操作量をＶＣＡ１３の制御に反映できるようにしてもよい。そのためには、図１において点線で示すように、フェーダ操作子１３ａに対応して、デシベル特性のスライド式可変抵抗器１３ｄを設け、該スライド式可変抵抗器１３ｄの出力に基づき電圧発生回路１３ｅからフェーダ操作子１３ａの操作量に応じたデシベル特性のアナログ電圧を発生し、これをセレクタ３２のＹ入力に、上記所定基準電圧（接地レベル）に替えて、入力するようにすればよい。そうすれば、ＣＰＵ機能停止時において、ＣＰＵ制御可能信号ＣＣＥに応じてセレクタ３２のＹ入力が選択されると、電圧発生回路１３ｅから発生されるフェーダ操作子１３ａの操作量に応じたデシベル特性のアナログ電圧が選択され、これに応じてＶＣＡ１３のゲインが設定される。なお、この場合、フェーダ操作子１３ａに対応して、リニア特性のスライド式可変抵抗器１３ｂとデシベル特性のスライド式可変抵抗器１３ｄが並列的に設けられていてよい。また、この場合、製造コストを低減するために、デシベル特性のスライド式可変抵抗器１３ｄを省略し、リニア特性のスライド式可変抵抗器１３ｂの出力を電圧発生回路１３ｅに入力し、フェーダ操作子１３ａの操作量に応じてリニア特性のアナログ電圧が発生されるようにしてもよい。その場合は、ＶＣＡ１３の操作性能が劣るが、ＣＰＵ機能停止時の緊急対応策として、コストとの兼ね合いで、採用できるものである。
【００４２】
なお、各アナログスイッチ素子（Ｅｓｗ）の制御信号の供給ラインに対するプルアップまたはプルダウンの抵抗回路は、本発明の実施製品をメーカが製造するときに、ファクトリセットで所定のプルアップまたはプルダウン仕様で予め回路基板をそのように作り込んでしまってもよい。あるいは、ジャンパ線によって、そのプルアップまたはプルダウン仕様を、メーカのサービスマンが適宜設定・変更できるようにしてもよい。あるいは、プルアップまたはプルダウン仕様を制御するディップスイッチを用意しておき、その設定の仕様をユーザに公開し、ユーザがディップスイッチ操作によって自由に設定できるようにしてもよい。
【００４３】
上記実施例では、アナログ電源７３，７４の容量不足の点から、Ｃｓｗ切換制御部６７に対する電源をデジタル電源６８，６９から供給するようにしている。しかし、アナログ電源７３，７４の容量が許すならば、Ｃｓｗ切換制御部６７に対する電源をアナログ電源７３，７４から供給ようにするとよい。そのようにすれば、デジタル電源６８，６９がシャットダウンした場合でも、Ｃｓｗ切換制御部６７は有効に動作し、「Ｃスイッチ」に対応するアナログスイッチ素子（Ｅｓｗ）及びリレーの動作を保障できる。よって、その場合は、各アナログスイッチ素子（Ｅｓｗ）の制御信号の供給ラインに対するプルアップまたはプルダウンの設定は不要となる。
【００４４】
上記実施例では、フェーダ操作子１３ａにスライド式可変抵抗器１３ｂを設け、その出力電圧から操作量を検出するようにしているが、フェーダ操作子１３ａにリニアエンコーダまたはロータリエンコーダを設け、そのエンコーダ出力から操作量を検出するようにしてもよい。
上記実施例では、入力チャンネルのオン／オフ制御等のための回路素子としてリレーを用い、ステレオバスＬ，Ｒ等のミキシング用バスへの出力のオン／オフ制御等のための回路素子としてアナログスイッチ素子を用いているが、これに限らず、両方共リレーを用いてもよいし、あるいは両方共アナログスイッチ素子を用いてもよい。また、リレーやアナログスイッチ素子に限らず、とにかく、電気的に外部からコントロールできるスイッチング素子であれば何でもよい。
上記実施例では、入力チャンネルのフェーダを「Ｃフェーダ」とし、各出力チャンネルのフェーダを「Ａフェーダ」としたが、これに限らず、どのフェーダを「Ｃフェーダ」としてどのフェーダを「Ａフェーダ」とするかは、任意に定めてよい。
なお、グループバスＧＰＯＵＰの数ｎと補助バスＡＵＸの数ｎは、相互に同じ数であってもよいし、異なっていてもよい。
【００４５】
なお、図５の実施例では、ＣＰＵ５１の動作が正常か否かを、アナログミキサの電源立ち上げ時にのみチェックするようにしているが、これに限らず、このチェックは、電源立ち上げ後も継続的に行われるようにしてもよいのは勿論である。例えば、パラレルＩ／Ｏ５９が出力するＣＰＵ制御可能信号ＣＣＥを、ＣＰＵ５１により“１”に設定された後、所定時間経ったら“０”に自動復帰するように変更し、ＣＰＵ５１ではその所定時間よりも短い周期で定期的に該ＣＰＵ制御可能信号ＣＣＥを“１”に再設定するように構成すればよい。そうすれば、ＣＰＵ５１に異常が生じた場合、その再設定に失敗することで、パラレルＩ／Ｏ５９が出力するＣＰＵ制御可能信号ＣＣＥは所定時間経過後に自動的に“０”になり、ＣＰＵの動作異常を知らせることができる。
【００４６】
【発明の効果】
以上の通り、この発明によれば、ＣＰＵ制御されるアナログミキサにおいて、ＣＰＵ機能停止やデジタル系の電源のシャットダウン等のデジタル制御系の異常に対処し、ミキシング処理を可能な限り続行させることができる、という優れた効果を奏する。
【図面の簡単な説明】
【図１】この発明の一実施例に係るアナログミキサのミキシング部の構成例を示すブロック図。
【図２】図１のミキシング部に接続されるＣＰＵ制御部の構成例を示すブロック図。
【図３】同実施例に係るアナログミキサの操作盤に設けられる操作子モジュールの配置例を示す図。
【図４】図２におけるＣｓｗ切換制御部の一構成例を示すブロック図。
【図５】図２におけるＣＰＵが実行するメインルーチンの処理例を示すフローチャート図。
【図６】図２におけるＣＰＵが実行する「Ｃスイッチ」（Ｃｓｗ）のオンイベント処理例を示すフローチャート図。
【符号の説明】
１０　ミキシング部
１３　フェーダ用のＶＣＡ
１３ａ　フェーダ操作子（「Ｃフェーダ」タイプ）
１７ａ，１７ｂ，１８ａ〜１８ｎ，２０ａ〜２０ｎ，２８ａ，２８ｂ　アナログスイッチ素子（「Ｃスイッチ」タイプの電子制御スイッチＥｓｗ）
１４，２３ａ，２３ｂ，２６，３１　リレー（「Ｃスイッチ」タイプ）
２２ａ，２２ｂ，２５，３０　フェーダ操作子（「Ａフェーダ」タイプ）
４７　「Ｃスイッチ」タイプの操作子（Ｃｓｗ）
５０　ＣＰＵ制御部
５１　ＣＰＵ
５２　フラッシュメモリ
５３　ＲＡＭ
６７　Ｃｓｗ切換制御部
Ｌ，Ｒ　ステレオバス
ＧＲＯＵＰ　グループバス
ＡＵＸ　補助バス
【図１】
2004128762.tif 000003
【図２】
2004128762.tif 000004
【図３】
2004128762.tif 000005
【図４】
2004128762.tif 000006
【図５】
2004128762.tif 000007
【図６】
2004128762.tif 000008