(57)【要約】【課題】本発明は、どのような水平駆動周波数の仕様を持つＣＣＤの出力信号を処理する場合でも、同一の回路を用いて、その信号処理に必要十分な電流量で動作するアナログ回路ならびにそれを備えたＣＣＤカメラを提供することを目的とするものである。【解決手段】アナログ回路を構成する雑音除去回路、利得可変増幅器、ＡＤコンバータへ電流供給するバイアス回路として、このアナログ回路を構成するパルス制御回路に入力するパルスあるいは出力するパルスのうち、ＣＣＤから出力される信号の繰り返し周波数である水平駆動周波数を持ったパルスのうち少なくとも１つを受けて、その出力バイアス電流がこの水平駆動周波数に依存する周波数依存バイアス回路を構成することを特徴とする。【選択図】  図１
2004328114.tif 000002
【特許請求の範囲】
【請求項１】
ＣＣＤ（電荷結合素子）の水平駆動周波数で画素ごとの信号における基準電圧期間をサンプリングする基準用サンプリングパルスと水平駆動周波数で画素ごとの信号における映像期間をサンプリングする信号用サンプリングパルスと水平駆動周波数で画素ごとにデジタルに変換するためのＡＤコンバータ用パルスと水平同期周波数で信号の直流電圧固定をするためのクランプパルスとを受けて、各構成回路を動作させるためのパルスを出力するパルス制御回路と、
前記ＣＣＤの出力信号を受けて前記パルス制御回路から出力される水平駆動周波数のパルスに従って動作して信号に含まれる雑音を低減する雑音除去回路と、
前記雑音除去回路の出力信号を受けて前記パルス制御回路から出力される水平駆動周波数のパルスに従って動作してその利得を可変することで信号の振幅を調整する利得可変増幅器と、
前記利得可変増幅器の出力信号を受けて前記パルス制御回路から出力される水平駆動周波数のパルスに従って動作してデジタル信号に変換して出力するＡＤコンバータと、
前記パルス制御回路から出力される水平同期周波数のパルスに従って動作して前記ＡＤコンバータの出力デジタル信号における基準期間の信号データが任意に設定したデータと同一になるように帰還制御するクランプ回路と、
信号用サンプリングパルス、基準用サンプリングパルス、ＡＤコンバータ用サンプリングパルス、前記パルス制御回路から出力される水平駆動周波数のパルスのうち少なくとも１つ以上のパルスを受けてそのパルスの周波数に応じた電流量を前記雑音除去回路と利得可変増幅器とＡＤコンバータの少なくとも１つ以上の回路に電流を供給する周波数依存バイアス回路で構成されることを特徴とするアナログ回路。
【請求項２】
請求項１記載のアナログ回路において、前記周波数依存バイアス回路の構成にアナログスイッチと容量とを組み合わせた回路構成を用いることを特徴とするアナログ回路。
【請求項３】
ＣＣＤ（電荷結合素子）と、
前記ＣＣＤの水平駆動周波数で画素ごとの信号における基準電圧期間をサンプリングする基準用サンプリングパルスと水平駆動周波数で画素ごとの信号における映像期間をサンプリングする信号用サンプリングパルスと水平駆動周波数で画素ごとにデジタルに変換するためのＡＤコンバータ用パルスと水平同期周波数で信号の直流電圧固定をするためのクランプパルスとを受けて、各構成回路を動作させるためのパルスを出力するパルス制御回路と、
前記ＣＣＤの出力信号を受けて前記パルス制御回路から出力される水平駆動周波数のパルスに従って動作して信号に含まれる雑音を低減する雑音除去回路と、
前記雑音除去回路の出力信号を受けて前記パルス制御回路から出力される水平駆動周波数のパルスに従って動作してその利得を可変することで信号の振幅を調整する利得可変増幅器と、
前記利得可変増幅器の出力信号を受けて前記パルス制御回路から出力される水平駆動周波数のパルスに従って動作してデジタル信号に変換して出力するＡＤコンバータと、
前記パルス制御回路から出力される水平同期周波数のパルスに従って動作して前記ＡＤコンバータの出力デジタル信号における基準期間の信号データが任意に設定したデータと同一になるように帰還制御するクランプ回路と、
信号用サンプリングパルス、基準用サンプリングパルス、ＡＤコンバータ用サンプリングパルス、前記パルス制御回路から出力される水平駆動周波数のパルスのうち少なくとも１つ以上のパルスを受けてそのパルスの周波数に応じた電流量を前記雑音除去回路と利得可変増幅器とＡＤコンバータの少なくとも１つ以上の回路に電流を供給する周波数依存バイアス回路で構成されることを特徴とする映像機器。
【請求項４】
請求項３記載の映像機器において、前記周波数依存バイアス回路の構成にアナログスイッチと容量とを組み合わせた回路構成を用いることを特徴とする映像機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、特にＣＣＤ（電荷結合素子）エリアセンサー、ＣＣＤリニアセンサー、ＣＭＯＳセンサーの出力信号をアナログ処理する回路ならびにそれらを具備した映像機器に関するものである。
【０００２】
【従来の技術】
本発明に係る従来の技術に関する先行文献として、特許文献１〜３が開示されている。
【０００３】
また、従来のアナログ回路としては、図８に示すような回路が使用されている。この図８は、ＣＣＤ（電荷結合素子）の水平駆動周波数で画素ごとの信号における基準電圧期間をサンプリングする基準用サンプリングパルスと水平駆動周波数で画素ごとの信号における映像期間をサンプリングする信号用サンプリングパルスと水平駆動周波数で画素ごとにデジタルに変換するためのＡＤコンバータ用パルスと水平同期周波数で信号の直流電圧固定をするためのクランプパルスとを受けて、各構成回路を動作させるためのパルスを出力するパルス制御回路１と、ＣＣＤ（電荷結合素子）の出力信号を受けて前記パルス制御回路１から出力される水平駆動周波数のパルスに従って動作して信号に含まれる雑音を低減する雑音除去回路２と、前記雑音除去回路２の出力信号を受けて前記パルス制御回路１から出力される水平駆動周波数のパルスに従って動作してその利得を可変することで信号の振幅を調整する利得可変増幅器３と、前記利得可変増幅器３の出力信号を受けて前記パルス制御回路１から出力される水平駆動周波数のパルスに従って動作してデジタル信号に変換して出力するＡＤコンバータ４と、前記パルス制御回路１から出力される水平同期周波数のパルスに従って動作して前記ＡＤコンバータ４の出力デジタル信号における基準期間の信号データが任意に設定したデータと同一になるように帰還制御するクランプ回路５と、前記雑音除去回路２と利得可変増幅器３とＡＤコンバータ４の回路に電流を供給するバイアス回路７で構成される。
【０００４】
【特許文献１】
特開２０００−２７０２６７号公報
【特許文献２】
特開２００１−３６３５８号公報
【特許文献３】
特開２００２−３００５９１号公報
【０００５】
【発明が解決しようとする課題】
ＣＣＤから出力される信号の繰り返し周波数である水平駆動周波数は、その画素数や映像信号としての１秒あたりにフレーム数の仕様により、数ＭＨｚから数１０ＭＨｚまで多岐にわたる。雑音除去回路２、利得可変増幅器３、ＡＤコンバータ４の回路は、処理するＣＣＤから出力される信号の繰り返し周波数である水平駆動周波数が高い場合は多くの電流が必要であるが、水平駆動周波数が低い場合は少ない電流で十分に動作できる。
【０００６】
図８に示す本従来のアナログ回路を構成するバイアス回路７から雑音除去回路２、利得可変増幅器３、ＡＤコンバータ４へ電流供給する出力バイアス電流は、処理するＣＣＤから出力される信号の周波数にかかわらず常に一定であるので、その電流量としては、使用する可能性のあるＣＣＤのうち最も高い水平駆動周波数の仕様を持つ出力信号を処理できるように流す必要がある。すると、より少ない電流量でその出力信号の処理が可能であるより水平駆動周波数の低い仕様を持つＣＣＤを用いる場合は、そのまま必要以上の電流量を流したまま用いるか、あるいはより少ないその動作に十分である電流量を供給する別のバイアス回路を再設計する必要がある。ところが、必要以上の電流を流すことにする場合は、バッテリー駆動させる携帯機器ではそのバッテリーの充電寿命が短くなる問題を有し、また別のバイアス回路を再設計した場合は、ＣＣＤカメラの設計時間が増加する問題を有する。
【０００７】
本発明は、この様な問題を解決するもので、その目的とするところはどのような水平駆動周波数の仕様を持つＣＣＤの出力信号を処理する場合でも、同一の回路を用いて、その信号処理に必要十分な電流量で動作するアナログ回路ならびにそれを備えたＣＣＤカメラを提供するものである。
【０００８】
【課題を解決するための手段】
上記課題を解決するために本発明は、アナログ回路を構成する雑音除去回路、利得可変増幅器、ＡＤコンバータへ電流供給するバイアス回路として、このアナログ回路を構成するパルス制御回路に入力するパルスあるいは出力するパルスのうち、ＣＣＤから出力される信号の繰り返し周波数である水平駆動周波数を持ったパルスのうち少なくとも１つを受けて、その出力バイアス電流がこの水平駆動周波数に依存する周波数依存バイアス回路を構成することを特徴とする。
【０００９】
アナログ回路を構成する雑音除去回路、利得可変増幅器、ＡＤコンバータへ供給される電流量として、信号処理すべきＣＣＤから出力される信号の繰り返し周波数である水平駆動周波数に応じて、周波数が高いときは多い電流が、周波数が低いときは少ない電流が、と各回路の動作に必要十分な電流だけが供給されることになる。
【００１０】
【発明の実施の形態】
本発明の一実施形態について図面を参照して説明する。
【００１１】
図１は本発明にかかるアナログ回路の一実施形態を示す。ＣＣＤ（電荷結合素子）の水平駆動周波数で画素ごとの信号における基準電圧期間をサンプリングする基準用サンプリングパルスと水平駆動周波数で画素ごとの信号における映像期間をサンプリングする信号用サンプリングパルスと水平駆動周波数で画素ごとにデジタルに変換するためのＡＤコンバータ用パルスと水平同期周波数で信号の直流電圧固定をするためのクランプパルスとを受けて、各構成回路を動作させるためのパルスを出力するパルス制御回路１と、ＣＣＤ（電荷結合素子）の出力信号を受けて前記パルス制御回路１から出力される水平駆動周波数のパルスに従って動作して信号に含まれる雑音を低減する雑音除去回路２と、前記雑音除去回路２の出力信号を受けて前記パルス制御回路１から出力される水平駆動周波数のパルスに従って動作してその利得を可変することで信号の振幅を調整する利得可変増幅器３と、前記利得可変増幅器３の出力信号を受けて前記パルス制御回路１から出力される水平駆動周波数のパルスに従って動作してデジタル信号に変換して出力するＡＤコンバータ４と、前記パルス制御回路１から出力される水平同期周波数のパルスに従って動作して前記ＡＤコンバータ４の出力デジタル信号における基準期間の信号データが任意に設定したデータと同一になるように帰還制御するクランプ回路５と、ＡＤコンバータ用パルスを受けてそのパルスの周波数に応じた電流量を前記雑音除去回路２と利得可変増幅器３とＡＤコンバータ４の回路に電流を供給する周波数依存バイアス回路６で構成される。
【００１２】
アナログ回路を構成する雑音除去回路、利得可変増幅器、ＡＤコンバータに供給する必要十分な電流量は、信号処理するＣＣＤの水平駆動周波数の関数で表される。従って、上記の構成によれば、周波数依存バイアス回路として、入力するＡＤコンバータ用パルスがＣＣＤの出力信号と同じ水平駆動周波数を持っているので、このＡＤコンバータ用パルスを用いて上記周波数の関数に従った出力バイアス電流を出力するように設計することにより、同一回路を用いても、あらゆる水平駆動周波数のＣＣＤの信号処理において必要以上の電流が各回路に流れることを防止できる。
【００１３】
図３、図４、図５、図６、図７は本発明にかかるアナログ回路の他の一実施形態を示す。これらの構成の特徴として、周波数依存バイアス回路に入力するパルスが、図３ではパルス制御回路１に入力する基準用サンプリングパルスを用いていること、図４ではパルス制御回路１に入力する信号用サンプリングパルスを用いていること、図５ではパルス制御回路１から雑音除去回路に入力するパルスを用いていること、図６ではパルス制御回路１から利得可変増幅器に入力するパルスを用いていること、図７ではパルス制御回路１からＡＤコンバータに入力するパルスを用いていることが、上記図１に示す実施形態と異なるだけであり、その作用としては、周波数依存バイアス回路に入力するパルスが全てＣＣＤの出力信号と同じ水平駆動周波数を持っているので、周波数依存バイアス回路に入力するこれらパルスを用いて、信号処理するＣＣＤの水平駆動周波数の関数に従った出力バイアス電流を出力するように設計することにより、同一回路を用いても、あらゆる水平駆動周波数のＣＣＤの信号処理において必要以上の電流が各回路に流れることを防止できることは同じである。
【００１４】
更に、図２には本発明の一実施形態であるアナログ回路を構成する周波数依存バイアス回路の一実施形態を示す。すなわち、パルス入力端子から入力したＣＣＤの画素ごとの繰り返し周期である水平駆動周波数を持つパルスとこのパルスをインバータ１１で反転させたパルスとの互いに位相が１８０度異なるパルスでＯＮ／ＯＦＦする直列接続された２個のアナログスイッチ１２、１３とこの２個のアナログスイッチ１２、１３の接続部と接地電位との間に挿入された容量１４とで構成される２組のスイッチドキャパシタ１５、１６と抵抗１７を、接地電位と基準電位１８との間に並列に接続し、一方のスイッチドキャパシタを構成する接地側のアナログスイッチと他方のスイッチドキャパシタを構成する基準電位１８側のアナログスイッチとが同じパルスでＯＮ／ＯＦＦするように接続する構成を有する。
【００１５】
以上の構成によれば、スイッチドキャパシタ１５、１６を構成する２個の容量１４は互いに位相が１８０度異なるパルスにより相補的に充放電を繰り返すので、周波数依存バイアス回路を構成する容量１４の値をＣ、抵抗１７の値をＲ、基準電位１８の値をＶｒ、ＣＣＤの水平駆動周波数をｆｃｃｄとすると、出力バイアス電流ｉｆは、
ｉｆ＝Ｖｒ／Ｒ＋Ｖｒ・ｆｃｃｄ・Ｃ
と表される。ここで、各ＣＣＤの水平駆動周波数ｆｃｃｄで必要な電流値から一次回帰で求めた基準電位Ｖｒ、抵抗値Ｒ、容量値Ｃで構成することにより、どのような水平駆動周波数の仕様を持ったＣＣＤの信号処理においても、各回路にはその動作に必要十分な電流量だけを流すことを同一回路定数で実現できる。
【００１６】
更に、本発明は、本請求項の範囲と範囲内に入るような代替え、修正、応用および変更を全て含むものとする。
【００１７】
【発明の効果】
以上説明したように本発明のアナログ回路では、同一の回路であらゆる水平駆動周波数の仕様を持つＣＣＤの信号処理を、その動作に対して必要十分な電流量だけで実施して、高品位な画像を実現する効果を有する。
【００１８】
また、無駄に必要以上の電流を流すことがなくなり、バッテリーの充電寿命を縮めることを防止する効果を有する。
【００１９】
更に、本発明のアナログ回路を構成する周波数依存バイアス回路として、アナログスイッチと容量とを組み合わせたスイッチドキャパシタの構成を用いることにより、半導体集積回路への搭載を容易にし、工業的量産に適したアナログ回路を実現する効果を有する。
【００２０】
なお、周波数依存バイアス回路に入力するパルスとして、パルス制御回路１に入力する基準用サンプリングパルスを用いる図３、パルス制御回路１に入力する信号用サンプリングパルスを用いる図４、パルス制御回路１から雑音除去回路に入力するパルスを用いる図５、パルス制御回路１から利得可変増幅器に入力するパルスを用いる図６、パルス制御回路１からＡＤコンバータに入力するパルスを用いる図７、のそれぞれに示す他の実施形態においても、その作用、効果は本実施形態と同じであることは自明である。
【図面の簡単な説明】
【図１】本発明の実施形態を示すアナログ回路を示す構成図
【図２】本発明の実施形態を示す周波数依存バイアス回路図
【図３】他の実施形態を示すアナログ回路を示す構成図
【図４】他の実施形態を示すアナログ回路を示す構成図
【図５】他の実施形態を示すアナログ回路を示す構成図
【図６】他の実施形態を示すアナログ回路を示す構成図
【図７】他の実施形態を示すアナログ回路を示す構成図
【図８】従来例を示すアナログ回路を示す構成図
【符号の説明】
１  パルス制御回路
２  雑音除去回路
３  利得可変増幅器
４  ＡＤコンバータ
５  クランプ回路
６  周波数依存バイアス回路
７  バイアス回路
１１  インバータ
１２  アナログスイッチ
１３  アナログスイッチ
１４  容量
１５  スイッチドキャパシタ
１６  スイッチドキャパシタ
１７  抵抗
１８  基準電位を発生する基準電圧源
【図１】
2004328114.tif 000003
【図２】
2004328114.tif 000004
【図３】
2004328114.tif 000005
【図４】
2004328114.tif 000006
【図５】
2004328114.tif 000007
【図６】
2004328114.tif 000008
【図７】
2004328114.tif 000009
【図８】
2004328114.tif 000010