(57)【要約】【課題】　パッケージの小型・高密度化に対応可能な半導体チップ搭載用基板を提供する。【解決手段】　絶縁基板と、前記絶縁基板の一方の面に形成され半導体チップ電極と電気的に接続される配線パターンと、前記絶縁基板の外部接続端子が形成される位置に設けられた穴と、前記穴内部に設けられた層間接続部を有する半導体チップ搭載用基板であって、前記層間接続部は前記配線パターンと接続され、前記層間接続部はニッケル、スズ、金、銅から選択される金属で充填されていることを特徴とする半導体チップ搭載用基板。【選択図】　　図１
2004048081.tif 000002
【特許請求の範囲】
【請求項１】
　絶縁基板と、前記絶縁基板の一方の面に形成され半導体チップ電極と電気的に接続される配線パターンと、前記絶縁基板の外部接続端子が形成される位置に設けられた穴と、前記穴内部に設けられた層間接続部を有する半導体チップ搭載用基板であって、前記層間接続部は前記配線パターンと接続され、前記層間接続部はニッケル、スズ、金、銅から選択される金属で充填されていることを特徴とする半導体チップ搭載用基板。
【請求項２】
　絶縁基板と、前記絶縁基板の一方の面に形成され半導体チップ電極と電気的に接続される配線パターンと、前記絶縁基板の外部接続端子が形成される位置に設けられた穴と、前記穴内部に設けられた層間接続部を有する半導体チップ搭載用基板であって、前記層間接続部と接続する前記配線パターンの端部が、前記層間接続部の露出した平面領域内に収まるよう構成されており、前記層間接続部はニッケル、スズ、金、銅から選択される金属で充填されていることを特徴とする半導体チップ搭載用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、半導体チップ搭載用基板に関する。
【背景技術】
【０００２】
　半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。
【０００３】
　このため、表面実装可能なＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）と称するパッケージが開発されている。また、パッケージの更なる小型・薄型化に対応するものとして、半導体チップとほぼ同等の外形を有する、いわゆるチップサイズパッケージ（ＣＳＰ；Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体的例としては、片面配線パターン付きフレキシブルプリント板の絶縁層側から配線パターンに達する非貫通穴を加工し、めっき法によりきのこ状金属バンプ（後述の層間接続部及び外部接続端子に対応）を形成し、外部接続端子付きプリント板を半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの（例えば非特許文献１参照）やめっき法で形成した金属バンプの代わりに非貫通穴に後工程ではんだボール付けを行なうものなどがあった。
【非特許文献１】ＮＩＫＫＥＩ　ＭＡＴＥＲＩＡＬＳ＆ＴＥＣＨＮＯＬＯＧＹ　９４．　４，　Ｎｏ．１４０，　ｐ１８−１９
【発明の開示】
【発明が解決しようとする課題】
【０００４】
　図３に前述した後工程ではんだボールを付けるタイプのＣＳＰ用基板３１の要部平面（図３（ａ））及び断面図（図３（ｂ））を示す。図より、はんだボール用に所定の開口径を確保する必要がある。また、非貫通穴部を形成する穴３３が配線パターン３２’で塞がれていないと、パターンズレによりパッケージ化工程でチップ接着用樹脂などがはみ出してくる可能性もある。換言すれば、非貫通穴部の配線パターン径（Ｄ）は必ず穴径（ｄ）よりも大きくなくてはならない。すなわち、従来構成でパッケージサイズを極限まで小さくするために外部端子格子ピッチを狭ピッチ化していくと、設計上の配線可能領域が必要以上に圧縮され、結果として、特殊な微細配線技術が必要となったり、パターン形成時の歩留まりが著しく低下するという問題などがあった。本発明はパッケージの小型・高密度化に対応可能な半導体チップ搭載用基板を提供するものである。
【課題を解決するための手段】
【０００５】
　本発明は、以下のことを特徴とする。
（１）絶縁基板と、前記絶縁基板の一方の面に形成され半導体チップ電極と電気的に接続される配線パターンと、前記絶縁基板の外部接続端子が形成される位置に設けられた穴と、前記穴内部に設けられた層間接続部を有する半導体チップ搭載用基板であって、前記層間接続部は前記配線パターンと接続され、前記層間接続部はニッケル、スズ、金、銅から選択される金属で充填されていることを特徴とする半導体チップ搭載用基板。
（２）絶縁基板と、前記絶縁基板の一方の面に形成され半導体チップ電極と電気的に接続される配線パターンと、前記絶縁基板の外部接続端子が形成される位置に設けられた穴と、前記穴内部に設けられた層間接続部を有する半導体チップ搭載用基板であって、前記層間接続部と接続する前記配線パターンの端部が、前記層間接続部の露出した平面領域内に収まるよう構成されており、前記層間接続部はニッケル、スズ、金、銅から選択される金属で充填されていることを特徴とする半導体チップ搭載用基板。
【発明の効果】
【０００６】
　本発明により、小型・高密度化に対応可能な半導体チップ搭載用基板を得ることが可能になった。
【発明を実施するための最良の形態】
【０００７】
　図１（ａ）（ｂ）はそれぞれ本発明による半導体チップ搭載用基板用配線板の要部を示す平面及び断面図である。すなわち、本発明においては、非貫通穴３３内に所定量の金属を充填して配線パターン７と電気的に接続する層間接続部６を形成し、かつ、配線パターン７の端部３５を層間接続部６の露出した平面領域内に収まるよう構成することにより、半導体チップと外部接続端子とを結線する配線パターン７をレイアウト可能な領域をより広く確保することができる。この場合、使用する基板は特に限定されるものではなく、銅箔上にキャスティング法によりポリアミック酸を塗布した後、加熱によりポリイミド層を形成したものや、予め硬化したポリイミドフィルムの所望する面に接着材を塗布した後、プレスなどにより銅箔を片面に接着したものなどが適用可能である。また、層間接続部形成用の非貫通穴の形成方法も特に限定するものではなく、（１）．公知のドリルやパンチ加工などにより予め接着材付き絶縁フィルムに貫通穴を設けた後、銅箔を片面に加熱・加圧することにより貫通穴の片側を塞ぐ方法、（２）．接着材付きフィルムの片面に銅箔を加熱・加圧した後、例えば、炭酸ガスレーザ等で銅箔に達する非貫通穴を直接形成する方法、（３）．接着材付きフィルムの両面に銅箔を加熱・加圧した後、一方の側の銅箔をエッチング除去し、（２）と同様に直接を形成する方法などが適用可能である。
【０００８】
　配線パターンの形成方法についても特に限定されるものではないが、予め非貫通穴をニッケル、スズ、金、銅から選択される金属をめっき法などで充填する。
【０００９】
　一方、本願の発明に於ては、チップ電極と配線との電気的接続方法として金ワイヤボンディングやフェースダウンボンディングなどが適用可能である。前者の場合は、配線パターン下部に存在する絶縁基材の耐熱性及び硬さが重要な要因であり、ガラス転移点１８０℃以上で、かつ、ワイヤボンディング温度に於ける弾性率が１，０００ＭＰａ以上であることが好ましい。また、ボンディング時の基材温度を基材のガラス転移点より低い温度で行なうことにより、よりいっそう安定的なワイヤボンディングが可能になる。後者の場合は、予め配線上に半導体チップ電極と接続する金属突起部を形成し、半導体チップ電極を金属突起が設けられている面に面して搭載し、半導体チップ電極と金属突起とを接続する。この場合、予め配線領域の所望する部分を熱可塑性ポリイミド接着材等で覆い、後工程で金属突起部を形成する箇所に配線に達する非貫通凹部を設け、めっき等で金属突起部を形成した後、半導体チップ電極と金属突起部とを加熱・加圧により接続させると同時にチップ電極面を封止しても良い。封止に適用する樹脂としては、例えば、直径１０〜２０μｍ程度のシリカを５〜８０ｗｔ％の範囲で含有したエポキシ樹脂等が適用可能である。
【実施例】
【００１０】
　本発明の半導体チップ搭載用基板の実施例を図２に基づき説明する。幅５０８ｍｍ、厚さ５０μｍのポリイミドフィルム（宇部興産製、商品名ＵＰＩＬＥＸ　Ｓ−Ｔｙｐｅ）１の両面に熱硬化性ポリイミド接着材用ワニスを所定量塗布し、１６０℃１０分、１８０℃５分の乾燥により第１の接着材層２（厚さ８μｍ）及び第２の接着材層３（厚さ５μｍ）をポリイミドフィルムの両面に形成した（図２（ａ））。次に、２５０ｍｍ角にシートカット後、ＮＣドリル加工機を用いて０．３ｍｍφの貫通穴４を所定数設けた（図２（ｂ））。加工条件は、回転数８０，０００ｒｐｍ、ドリル送り速度１２ｍ／分である。１８０℃で２０分間プリベーク後、厚さ１２μｍの電解銅箔（日本電解（株）製、商品名ＳＬＰ）５の粗化面を内側にして第１の接着材層２と向かい合わせ、加熱・加圧により銅箔と接着材層とを接着させて非貫通穴を形成した。加熱・加圧条件は、圧力３０ｋｇｆ／ｃｍ２、温度２５０℃である。なお、銅箔と反対側の第２の接着材層が鏡板に接着しないように、厚さ５０μｍのポリ四フッ化エチレンフィルムを第２の接着材層に面して構成した。
【００１１】
　次に、銅箔５をカソードとして電気めっき法により非貫通穴内にニッケルめっきを充填して層間接続部６を形成した（（ｃ））。設定電流密度は３．０Ａ／ｄｍ２、析出膜厚は５０μｍである。次に、銅箔面にドライフィルムレジスト（日立化成工業（株）製、商品名フォテックＨＫ８２５）をラミネートし、露光・現像により所望する複数組のレジストパターンを形成した。ラミネート条件は、ロール圧力２．０ｋｇｆ／ｃｍ２、ロール温度１００℃、送り速度１．０ｍ／分である。露光はオーク（株）製平行露光機（ＥＸＭ−１６００−Ａ）を使用し、露光量８０ｍＪ／ｃｍ２で行なった。現像は、炭酸ナトリウム溶液（液温２８℃、液濃度１．０ｗｔ％）を使用し、スプレー圧力１．５ｋｇｆ／ｃｍ２で行なった。次に、塩化第二鉄溶液（液温３８℃、ボーメ度４０）を用いて所望する領域の銅箔をエッチング除去後、水酸化カリウム溶液（液温３８℃、液濃度３ｗｔ％）を用いてレジストパターンを剥離して複数組の配線パターン７を得た（（ｄ））。この場合、層間接続部格子ピッチ（はんだボール格子ピッチ）は０．６ｍｍ、最小配線ピッチ１２０μｍ（ライン／スペース５０／７０μｍ）及び格子間配線２本である。次に、２５０ｍｍ角シートを所定のフレーム形状に打ち抜き加工後、露出する配線パターン７及び層間接続部６面に無電解ニッケル（厚さ７μｍ）、続いて、金めっき（厚さ０．７μｍ）を施し、本発明の半導体チップ搭載用基板を作製した。
【００１２】
　次に、絶縁ダイボンドフィルム８を用いて、厚さ０．３ｍｍ、外形１０ｍｍ角の半導体チップ９をコレット圧着した後、ワイヤボンダー（新川製、装置名　ＵＴＣ−２３０ＢＩ）を用いて金ワイヤ１０によりチップ電極と配線パターンの所望する箇所を電気的に接続させた（（ｅ））。チップ圧着条件は、プレート温度２００℃、荷重３００ｇである。ボンディング条件は、温度１８０℃、荷重１００ｇ、超音波１００、時間２０ｍｓｅｃ等である。次に、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名　ＣＥＬ−９２００）１１を用いてトランスファーモールド法によりチップを封止した（（ｆ））。封止条件は、温度１８０℃、圧力８０ｋｇｆ／ｃｍ２、封止時間９０秒である。次に、層間接続部６上に形成した金めっき面にフラックス処理を施した後、はんだボールを配置し、赤外線リフロー炉で２４０℃、１０秒間リフローさせて外部接続端子部１２を形成した（ｇ）。最後に、フレームで連結されたパッケージを金型で打ち抜き、個々のパッケージ１３に分割した（ｈ）。以上より、層間接続部径（図１ｄ）０．３ｍｍφ、はんだボール格子ピッチ（図１ｐ）０．６ｍｍの物件に関し、従来法を適用した場合（図１、Ｄ−ｄ；０．１５ｍｍ）、最小配線ピッチ６０μｍが必要であったものが最小配線ピッチ１２０μｍで展開可能であった。
【図面の簡単な説明】
【００１３】
【図１】本発明による半導体チップ搭載用基板の要部平面（ａ）及び断面図（ｂ）。
【図２】本発明による半導体チップ搭載用基板及び半導体パッケージの製造工程を示す断面図。
【図３】従来法による半導体チップ搭載用基板の要部平面（ａ）及び断面図（ｂ）。
【符号の説明】
【００１４】
１．ポリイミドフィルム
２．接着材
３．接着材
４．貫通穴
５．銅箔
６．層間接続部
７．配線パターン
８．ダイボンドフィルム
９．半導体チップ
１０．金ワイヤ
１１．封止材
１２．はんだボール
１３．半導体パッケージ
３１．配線基板
３２．配線パターン
３２．’非貫通穴部の配線パターン
３３．非貫通穴
３４．層間接続部
３５．配線パターン端部
【図１】
2004048081.tif 000003
【図２】
2004048081.tif 000004
【図３】
2004048081.tif 000005