(57)【要約】【課題】ホールド時間が長く入力側キャパシタに対する必要面積の小さい直流変換器回路を提供する。【解決手段】キャパシタに入力電圧の電位よりも大きな蓄積電位を充電する充電回路と、入力電圧が不足したときキャパシタから変換器ユニットへ電荷を供給して出力電圧の出力電位が設定された時間範囲にわたって維持されるようにする放電回路とが設けられる。【選択図】図２
2004260996.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧（ＶＥ’）を所定の出力電位の出力電圧（ＶＡ）へ変換する変換器ユニット（２）と、変換器ユニットの入力側への入力電圧が不足したとき所定の電圧を供給して出力電圧の出力電位を所定の時間範囲にわたって維持できるようにするキャパシタ（５）とを有する
直流変換器回路（１）において、
キャパシタを入力電圧の電位よりも大きな蓄積電位まで充電する充電回路（４）と、入力電圧が不足したときキャパシタ（５）から変換器ユニット（２）へ電荷を供給して出力電圧（ＶＡ）の出力電位が設定された時間範囲にわたって維持されるようにする放電回路とが設けられている
ことを特徴とする直流変換器回路。
【請求項２】
充電回路（４）はトランス、整流器および／または入力電圧の給電される交流発電機を有している、請求項１記載の回路。
【請求項３】
充電回路（４）は入力電圧から蓄積電位を形成するための電荷ポンプを有している、請求項１または２記載の回路。
【請求項４】
変換器ユニット（２）の入力側に接続されて入力電圧で充電される第２のキャパシタ（３）が設けられており、入力電圧が不足したときには第１のキャパシタ（５）の電荷が当該の第２のキャパシタ（３）へ送出されるように放電回路が構成されている、請求項１から３までのいずれか１項記載の回路。
【請求項５】
第１のキャパシタ（５）は放電回路を介して第２のキャパシタ（３）へ結合されており、第２のキャパシタに蓄積された電位差が下方の第１の閾値を下回った場合に第１のキャパシタ（５）の電荷が第２のキャパシタ（３）へ送出される、請求項４記載の回路。
【請求項６】
放電回路は第１のキャパシタと第２のキャパシタとを結合するスイッチング装置を有している、請求項５記載の回路。
【請求項７】
放電回路は第２のキャパシタ（３）に蓄積された電位差が第２の閾値を下回ったか否かを検出する検出回路を有している、請求項６記載の回路。
【請求項８】
第２のキャパシタ（３）に蓄積された電位差が第２の閾値を下回った場合に検出回路によりスイッチング装置（６）が導通される、請求項７記載の回路。
【請求項９】
第２のキャパシタ（３）に蓄積された電位差が所定の値だけ第２の閾値を上回った場合に検出回路によりスイッチング装置（６）が阻止される、請求項７または８記載の回路。
【請求項１０】
検出回路はヒステリシスを有する比較器回路（７）を備えている、請求項７から９までのいずれか１項記載の回路。
【請求項１１】
入力電圧（ＶＥ’）を所定の出力電位の出力電圧（ＶＡ）へ変換する変換器ユニット（２）と、変換器ユニットの入力側への入力電圧が不足したとき所定の電圧を供給して出力電圧の出力電位を所定の時間範囲にわたって維持できるようにするキャパシタ（５）とを有する直流変換器回路（１）の駆動方法において、
入力電圧（ＶＥ’）を印加してキャパシタ（５）を入力電圧の電位よりも大きな蓄積電位まで充電し、
入力電圧が不足したときに当該のキャパシタから変換器ユニット（２）へ電荷を供給し、出力電圧（ＶＡ）が設定された時間範囲にわたって維持されるようにする
ことを特徴とする直流変換器回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を所定の出力電位の出力電圧へ変換する変換器ユニットと、変換器ユニットの入力側への入力電圧が不足したとき所定の電圧を供給して出力電圧の出力電位を所定の時間範囲にわたって維持できるようにするキャパシタとを有する直流変換器回路、およびこうした直流変換器回路の駆動方法に関する。
【背景技術】
【０００２】
直流変換器回路は通常は入力側に入力電圧を印加され、出力側で出力電圧が取り出される変換器ユニットを有している。出力電圧は出力側の定格負荷が上方超過されなければ所定の入力電圧領域に対して一定となる。入力電圧は通常の場合キャパシタによってバッファリングされる。このキャパシタにはデカップリングダイオードを介して入力電圧が印加される。このことは例えば米国特許第５２５８９０１号明細書に記載されている。
【０００３】
変換器回路の入力側のキャパシタにより定格負荷のもとで所定の最小時間（例えば１０ｍｓｅｃ）にわたる出力電圧のホールドが保証される。このことは入力電圧が不足したときキャパシタに存在する電圧が短時間ではあるものの変換器ユニットへさらなる給電を行うことを意味する。キャパシタ電圧は電圧不足時点での給電電圧からデカップリングダイオードの順方向電圧を差し引いたレベルにほぼ相応する。ここから直流変換器回路は要求されたホールド時間のあいだ直流変換器回路の出力側に送出すべき電力を引き出す。
【０００４】
特に変換器回路で入力電圧が設定された最小値を下回る際にも要求されたホールド時間を保証しなければならない場合、こうしたホールド時間の保証には大きなキャパシタが必要となる。
【０００５】
直流変換器回路のホールド時間は入力電圧を蓄積する入力側キャパシタを大きくすることにより高められる。ただしこのようにすると例えばホールド時間を延長していくにつれてキャパシタにますます大きな面積が必要となってくる。なぜなら複数のキャパシタを設けて高いキャパシタンスを達成しなければならないからである。このことは必要面積を増大させるほか、コンタクトエラーに基づくエラーの危険も増大させる。入力電圧をバッファリングするためのキャパシタンスはできる限り低減して、小さな直流変換器回路を使用できるようになることが望ましい。
【特許文献１】米国特許第５２５８９０１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、ホールド時間が長く入力側キャパシタに対する必要面積の小さい直流変換器回路を提供することである。
【課題を解決するための手段】
【０００７】
この課題は、キャパシタに入力電圧の電位よりも大きな蓄積電位を充電する充電回路と、入力電圧が不足したときキャパシタから変換器ユニットへ電荷を供給して出力電圧の出力電位が設定された時間範囲にわたって維持されるようにする放電回路とが設けられている装置を構成して解決される。
【０００８】
課題はまた、入力電圧を印加してキャパシタを入力電圧の電位よりも大きな蓄積電位まで充電し、入力電圧が不足したときに当該のキャパシタから変換器ユニットへ電荷を供給し、出力電圧が設定された時間範囲にわたって維持されるようにすることにより解決される。
【発明を実施するための最良の形態】
【０００９】
本発明の有利な実施形態は従属請求項から得られる。
【００１０】
本発明の第１の特徴は、直流変換器回路に変換器ユニットを設けることである。この変換器ユニットは入力電圧を所定の出力電位の出力電圧へ変換するために用いられる。所定の出力電位は入力電圧が設定された電圧領域内に存在するあいだ一定に維持される。さらに変換器ユニットの入力側への入力電圧が不足したとき所定の電圧を供給して出力電圧がの出力電位を所定の時間範囲にわたって維持できるようにするキャパシタが設けられている。この所定の時間範囲は一般にホールド時間と称される。
【００１１】
ここで本発明によれば、さらに直流変換器回路において、キャパシタに入力電圧の電位よりも大きな蓄積電位を充電する充電回路と、入力電圧が不足したときキャパシタから変換器ユニットへ電荷を供給して出力電圧の出力電位が所定の時間範囲にわたって維持されるようにする放電回路とが設けられている。
【００１２】
本発明のコンセプトは、設定された入力電圧よりも高い電圧をキャパシタに蓄積して蓄積電位を高め、キャパシタの容量を増大しなくて済むようにすることにある。このようにすれば、入力電圧が不足したとき変換器ユニットへ電荷を供給する電荷蓄積素子が実現され、変換器ユニットは所定のホールド時間にわたって出力電圧を保持することができる。
【００１３】
本発明によれば入力電圧に対するキャパシタンスが低減されるので、キャパシタの必要面積や個別素子の使用を大幅に低減することができる。
【００１４】
入力電圧をバッファリングするために供給される電圧偏移は２次でエネルギ平衡に入るので、キャパシタンスを著しく低減することができる。すなわち
Ｃ＝Ｐ×ｔ／（Ｕ充電電圧−Ｕ最小入力電圧）２
となる。ここではキャパシタの充電電圧と変換器ユニットによって設定される最小入力電圧とのあいだの電圧差として大きな電荷を蓄積できることがわかる。キャパシタンスは同じホールド時間および定格負荷で電圧差の２乗の係数のぶんだけ低減される。
【００１５】
有利には、充電回路はトランス、整流器および／または入力電圧の給電される交流発電機を有している。このためキャパシタは高い蓄積電位まで充電される。また入力電圧よりも大きな電位を形成する電荷ポンプによってキャパシタの充電を行うこともできる。
【００１６】
有利には、変換器ユニットの入力側に入力電圧によって充電される第２のキャパシタが接続されている。放電回路は入力電圧が不足したとき第１のキャパシタから第２のキャパシタへ電荷を送出するように構成されている。このようにすれば放電回路は著しく簡単化される。なぜなら変換器ユニットへ持続的に電流を供給する必要がなくなり、ホールド時間のあいだだけ第２のキャパシタの蓄積電位を変換器ユニットが定格負荷のもとで出力電圧を形成できるレベルに維持すればよいからである。
【００１７】
有利には、第１のキャパシタは放電回路を介して第２のキャパシタへ結合されており、第２のキャパシタに蓄積された電位差が下方の第１の閾値を下回った場合に第１のキャパシタから第２のキャパシタへ電荷が送出される。下方の閾値は変換器ユニットが出力側に要求された電圧を送出できる大きさの電位差によって定められる。
【００１８】
このようにして変換器ユニットは自身の設定した最小入力電圧の領域内で駆動される。
【００１９】
有利には、放電回路は第１のキャパシタと第２のキャパシタとを結合するスイッチング装置を有している。放電回路はさらに第２のキャパシタに蓄積されている電位差が第２の閾値を下回ったか否かを検出する検出回路を有している。ここでスイッチング装置は第２のキャパシタに蓄積されている電位差が第２の閾値を下回った場合に第１のキャパシタと第２のキャパシタとが接続されるように制御され、このとき第１のキャパシタの電荷が第２のキャパシタへ送出される。このようにして第２のキャパシタの電荷がホールド時間のあいだ下方の閾値を下回らないことが保証される。
【００２０】
スイッチング装置の導通時に第１のキャパシタの全電荷が第２のキャパシタへ流れて、場合により最大許容電圧（第２のキャパシタのブレイクダウン電圧）を超える変換器ユニットへの入力電圧を発生してしまわないようにするために、第２のキャパシタは自身に蓄積される電位差が上方の閾値を上回らないあいだのみ第１のキャパシタに接続される。上方の閾値は下方の閾値を設定された値だけ上回る値である。このようにすれば第２のキャパシタに蓄積された電位差は負荷の上方閾値と下方閾値とのあいだの所定の範囲でしか変動しないので、過小な入力電圧も過大な入力電圧も変換器ユニットへ印加されないことが保証される。
【００２１】
これに関連して、検出回路はヒステリシスを有する比較器回路を備えている。ここでヒステリシスは上方の閾値および下方の閾値を実現している。
【００２２】
本発明の第２の特徴は変換器ユニットを備えた直流変換器回路の駆動方法である。ここではキャパシタは入力電圧を印加され、この入力電圧の電位よりも大きな蓄積電位まで充電される。入力電圧が不足したときにはキャパシタから変換器ユニットへ電荷が供給され、これにより出力電圧は所定の時間範囲にわたって維持される。
【実施例】
【００２３】
本発明の有利な実施例を以下に添付図に則して詳細に説明する。
【００２４】
図１には本発明の直流変換器回路の有利な第１の実施例が示されている。直流変換器回路１は入力直流電圧ＶＥ’を出力直流電圧ＶＡへ変換する変換器ユニット２を有している。変換器ユニット２はここでは最小入力電圧ＶＥ’ｍｉｎと変換器ユニットを使用しているモジュールの負荷能力および設計によって定められた最大電圧とのあいだの入力電圧領域内で入力電圧ＶＥ’から定格負荷に要求される一定の出力電圧ＶＡを出力するように構成されている。
【００２５】
変換器ユニット２はトランスまたはチョークとして構成することができる。すなわち変換器ユニット２は、例えば電圧を変換するために、入力側に直流電圧から形成された交流電圧またはパルス電圧の印加されるチョークまたはトランスを有していてもよい。トランスの２次側では変換された交流電圧を取り出すことができ、この電圧が整流され平滑化キャパシタによって平滑化されると、所望の出力電圧ＶＡが得られる。交流電圧を給電電圧ＶＥへ例えばパルス幅変調で適合させることにより、出力電圧は一定に保持される。トランスの１次側の交流電圧を準備するために、フライバック式、フォワード式、プッシュプル式などの変換器を使用することができる。これらの回路はスイッチング電源が使用される分野では一般的であるので、以下では周知のものとする。
【００２６】
変換器ユニット２はリニア制御回路として構成することもできる。つまり変換器ユニット２の入力側と出力側とはガルバニックに分離されていなくてもよい。
【００２７】
直流変換器回路１は、給電電圧ＶＥが不足しても所定の時間（いわゆるホールド時間）のあいだだけは定格負荷に要求される出力電圧ＶＡを保持しなくてはならない分野でしばしば適用される。これはこんにちの直流変換器回路では入力電圧ＶＥ’をキャパシタでバッファリングすることにより達成される。このキャパシタは給電電圧ＶＥの欠落後に電荷を変換器ユニット２へ供給するので、出力電圧ＶＡは所定のホールド時間にわたって保持される。
【００２８】
ホールド時間が長くなるにつれて変換器ユニット２の入力側に存在するキャパシタも大きくせざるをえない。こうしたキャパシタには広いスペースが必要となる。特に複数の個別キャパシタを接続してキャパシタを構成することは問題である。
【００２９】
給電電圧ＶＥのキャパシタによるバッファリングが図１に示されている。作業キャパシタ３が給電電圧ＶＥの印加される変換器ユニット２の２つの入力端子に接続されている。変換器ユニット２の第１の入力端子は作業キャパシタ３の第１の端子に接続されており、第２の入力端子は作業キャパシタ３の第２の端子と所定のアース電位ＧＮＤとに接続されている。
【００３０】
給電電圧ＶＥには充電回路４が接続されており、この充電回路を介して給電電圧ＶＥが印加される際に補助キャパシタ５が充電される。充電回路４は給電電圧ＶＥからこの電圧よりも大きな補助キャパシタ５用の充電電圧を形成するように構成されている。
【００３１】
充電電圧の形成は種々に行うことができる。例えば充電ポンプ回路を設けて、給電電圧ＶＥにより補助キャパシタ５を給電電圧よりも大きな充電電圧まで充電することができる。またすでに変換器ユニット２に設けられているトランスに補助巻線を設けることもできる。このとき巻線数はピーク電位が給電電圧ＶＥを上回る交流電圧を形成するように選定される。このようにして形成された交流電圧は整流器を介して整流され、補助キャパシタ５の充電電圧として使用される。
【００３２】
また変換器ユニット２で用いられるチョークに補助巻線を設ける手段も例としてあげられる。この補助巻線もピーク電圧間の電圧差が給電電圧ＶＥよりも大きくなる交流電圧が取り出されるように設計される。このとき取り出される交流電圧も整流器を介して整流され、補助キャパシタ５の充電電圧として使用される。
【００３３】
充電回路４により給電電圧ＶＥのスイッチオン後に補助キャパシタ５は電流制限された状態で充電される。給電電圧ＶＥが印加されているあいだ、補助キャパシタ５は変換器ユニット２の入力側および作業キャパシタ３から分離されているので、高い充電電圧が直接に変換器ユニットの入力側へかかることはない。補助キャパシタ５と作業キャパシタ３とのあいだの分離はスイッチ６を介して行われる。このスイッチはヒステリシスを実現した比較器回路７の出力によって制御される。
【００３４】
スイッチ６および比較器回路７は補助キャパシタ５に対する放電回路を形成している。比較器回路７の第１の入力側は作業キャパシタ３の第１の端子に接続されている。比較器回路７の第２の入力側には設定された下方の閾値電圧が印加される。この下方の閾値電圧は変換器ユニット２の許容最小入力電圧ＶＥ’ｍｉｎを少しだけ下回る値である。有利にはこの下方の閾値電圧は許容最小入力電圧ＶＥ’ｍｉｎを０Ｖ〜２Ｖ下回る。
【００３５】
給電電圧ＶＥの値が例えば完全な電圧欠落のために閾値電圧ＶＥ’ｍｉｎを下回る場合、比較器回路７はスイッチ６を駆動し、補助キャパシタ５の第１の端子が作業キャパシタ３の第１の端子、ひいては変換器ユニット２の入力線路に接続されるようにする。補助キャパシタ５の第２の端子および作業キャパシタ３の第２の端子はアース電位ＧＮＤに置かれているので、補助キャパシタ５に蓄積された電荷はここで作業キャパシタ３および変換器ユニット２へ流れる。これにより作業キャパシタ３が充電されてここに蓄積される電荷が増大し、作業キャパシタ３の第１の端子と第２の端子とのあいだの電圧は上昇する。
【００３６】
比較器回路７はヒステリシスを有しているため、閾値ＶＥ’ｍｉｎが上方超過されてもただちには再びスイッチを開放することはできない。スイッチ６を開放させるには上方の閾値を上回る値が生じなければならない。この上方の閾値は最小入力電圧ＶＥ’ｍｉｎに例えば１Ｖ〜２Ｖの小さな電圧値を加えたものとして定められる。これにより変換器ユニット２として後置接続された素子に損傷の危険が生じるほど高い電圧まで作業キャパシタ３が充電されないことが保証される。さらにヒステリシスにより放電回路が制御され、変換器ユニット２に悪影響を与える振動が生じない。
【００３７】
補助キャパシタ５から作業キャパシタ３へ電荷が流れることにより上方の閾値が達成されると、スイッチは再び開放され、変換器ユニット２には再びもっぱら作業キャパシタ３を介して電圧が供給される。変換器ユニット２の出力側には所定の電圧を供給して定格負荷のための電流を調製しなければならないので、作業キャパシタ３の電荷が変換器ユニット２を介して流れる。これによりキャパシタの電荷および印加電圧は低下する。再度下方の閾値ＶＥ’ｍｉｎが下回られるとスイッチ６は前述したように閉成され、新たな電荷が補助キャパシタ５から作業キャパシタ３へ流れる。これは補助キャパシタ５内の電圧が変換器ユニット２の駆動に必要な最小入力電圧ＶＥ’ｍｉｎに達しているあいだ行われる。
【００３８】
図２には本発明の第２の実施例の直流変換器回路の放電回路が示されている。同じ素子には同じ参照番号を付してある。
【００３９】
図２の直流変換器回路は、図１の実施例と同様に、変換器ユニット２、作業キャパシタ３、充電回路４および補助キャパシタ５を有している。放電回路はツェナーダイオード８および第１の抵抗９から成っている。ここでツェナーダイオード８の第１の端子は作業キャパシタ３の第１の端子に接続されており、ツェナーダイオードの第２の端子は抵抗９の第１の端子に接続されている。抵抗９の第２の端子は作業キャパシタ３の第２の端子、補助キャパシタ５の第２の端子、およびアース電位に接続されている。
【００４０】
変換器ユニット２の入力側に所望の入力電圧ＶＥ’、すなわち変換器ユニット２によって定められた動作領域内にある電圧が印加される場合、ツェナーダイオード８を介してブレイクダウン電流が流れる。この電流は第１の抵抗９でほぼ一定のツェナー電圧とともに電圧降下に作用する。
【００４１】
このようにして第１の抵抗９の第１の端子およびツェナーダイオード８の第２の端子にアース電位を超える電圧が印加される。この電圧は第１のＮチャネルトランジスタ１０のための制御電圧として使用される。第１のＮチャネルトランジスタ１０の第１の端子はアース電位に接続されており、第２の端子は第２の抵抗１１の第１の端子に接続されている。第２の抵抗の第２の端子は第２のＮチャネルトランジスタ１２の制御端子に接続されている。
【００４２】
第１のＮチャネルトランジスタ１０が阻止されているとき制御入力側の電位を浮動させないようにするためにプルアップ抵抗１３が設けられている。プルアップ抵抗の第１の端子は第２のＮチャネルトランジスタ１２の制御端子に接続されており、第２の端子は高いほうの給電電圧電位ＶＤＤに接続されている。
【００４３】
第２のＮチャネルトランジスタ１２はスイッチとして用いられる。この第２のＮチャネルトランジスタ１２の第１の端子は補助キャパシタ５の第１の端子に接続されており、第２の端子は作業キャパシタ３の第１の端子に接続されている。
【００４４】
変換器ユニット２への入力電圧ＶＥ’が下方の閾値を上回ると、ツェナーダイオード８はブレイクダウンし、第１の抵抗９内のブレイクダウン電流によって形成された電圧が第１のＮチャネルトランジスタ１０の制御端子へ印加される。これにより第１のＮチャネルトランジスタ１０は導通し、第２のＮチャネルトランジスタ１２の電位が第２の抵抗１１を介してアース電位ＧＮＤへ引かれる。このとき第２のＮチャネルトランジスタ１２は阻止される。
【００４５】
例えば給電電圧ＶＥの不足時に作業キャパシタ３の端子間の電位が低下し、当該の電圧が下方の閾値に達すると、ツェナーダイオード８が急に阻止されるので、第１の抵抗９を介した電圧降下は生じない。
【００４６】
このとき第１のＮチャネルトランジスタ１０の制御端子にはアース電位が印加されるので第１のトランジスタは阻止され、第２のＮチャネルトランジスタ１２の制御端子の電位は高いほうの給電電圧電位ＶＤＤへ上昇する。これにより第２のＮチャネルトランジスタは切り換えられて導通し、補助キャパシタ５の第１の端子が作業キャパシタ３の第１の端子へ接続される。こうして補助キャパシタ５の電荷が作業キャパシタ３へ流れる。
【００４７】
作業キャパシタ３の電圧がツェナーダイオードをブレイクダウンさせて電流を発生させる値まで上昇すると、この電圧は第１の抵抗９を介した電圧降下を生じさせる。これに応じて第１のＮチャネルトランジスタ１０は導通し、第２のＮチャネルトランジスタ１２は阻止され、補助キャパシタ５は変換器ユニット２の入力領域から分離される。
【００４８】
ツェナーダイオード８および第１のＮチャネルトランジスタ１０は下方の閾値電圧および上方の閾値電圧によって定義されるように設計しなければならない。ツェナーダイオードおよびＮチャネルトランジスタのゲート‐ソース電圧の選択により数ボルトにわたるヒステリシスが得られる。これにより作業キャパシタ３の電圧が変換器ユニット２の各素子に損傷を与えるおそれのある値を上回るまで補助キャパシタ５と作業キャパシタ３との分離が行われることが保証される。下方の閾値電圧は主として変換器ユニット２が一定の出力電圧ＶＡを送出できる大きさの下方限界値によって定められる。
【００４９】
図３には給電電圧ＶＥ、入力電圧ＶＥ’および補助キャパシタ５の充電電圧ＶＨの時間特性が示されている。初期状態では直流変換器回路は２０Ｖの給電電圧で駆動されており、給電電圧は入力電圧ＶＥ’として同様に２０Ｖで変換器ユニット２の入力側に印加されている。充電回路４は給電電圧ＶＥのスイッチオン後に補助キャパシタ５を設定された最大電圧ＶＨ＝５５Ｖまで充電する。
【００５０】
給電電圧ＶＥは図示の実施例では１ｍｓｅｃのところで欠落している。このとき作業キャパシタ３は相応に電荷を放電し、これが変換器ユニット２へ流れる。
【００５１】
変換器ユニット２へ流れる電荷量は変換器ユニット２の出力側に配置された負荷によって定まる。入力電圧ＶＥ’が所定の最小値を下回ると、放電回路はスイッチ６または第２のＮチャネルトランジスタ１２を介して補助キャパシタ５と作業キャパシタ３とを接続する。これにより電荷が補助キャパシタ５から作業キャパシタ３へ流れる。補助キャパシタ５から電荷が流れ出していることは補助キャパシタ電圧ＶＨで相応に値が低下していることからわかる。
【００５２】
作業キャパシタ３が再び所定の上方の閾値を超えるまで充電されると、スイッチ６または第２のＮチャネルトランジスタ１２は開放され、補助キャパシタ５の放電は停止される。このことは短い時間だけ補助キャパシタ電圧ＶＨが一定にとどまっていることからわかる。作業キャパシタ３の充電電圧が再び下方の閾値ＶＥ’ｍｉｎを下回ると、スイッチ６または第２のＮチャネルトランジスタ１２は再び閉成され、補助キャパシタ５の電荷が作業キャパシタ３へ流れる。
【００５３】
こうして補助キャパシタ５では図示されているような段状の放電曲線が生じる。また補助キャパシタ５の放電はここから流れ出す電荷が変換器ユニット２を通して定格負荷へ収容される電荷に相応する場合には連続的に線形関数のかたちで生じることもありうる。
【００５４】
有利な実施例として実現される個々の特徴は種々に組み合わせることができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の回路の第１の実施例のブロック図である。
【図２】本発明の回路の第２の実施例のブロック図である。
【図３】補助キャパシタおよび作業キャパシタの電圧特性を表すグラフである。
【符号の説明】
【００５６】
１  直流変換器回路
２  変換器ユニット
３  作業キャパシタ
４  充電回路
５  補助キャパシタ
６  スイッチ
７  比較器回路
８  ツェナーダイオード
９  第１の抵抗
１０  第１のＮチャネルトランジスタ
１１  第２の抵抗
１２  第２のＮチャネルトランジスタ
１３  プルアップ抵抗
ＶＥ  給電電圧
ＶＥ’  変換器ユニットの入力電圧
ＶＨ  補助キャパシタ電圧
ＶＡ  出力電圧
【図１】
2004260996.tif 000003
【図２】
2004260996.tif 000004
【図３】
2004260996.tif 000005