(57)【要約】【課題】リフレッシュレートの低減を抑制し、画質の劣化を抑制した画像表示装置を実現すること。【解決手段】本発明にかかる画像表示装置は、データ線３と、第１のスイッチング手段であるＴＦＴ４と、ドライバー素子であるＴＦＴ８と、有機ＥＬ素子９と、基準電圧書き込み手段Ａ１と、閾値電圧検出手段Ａ２とを備える。また、コンデンサ６と、コンデンサ７とを備える。本発明にかかる画像表示装置は、閾値電圧検出工程において、基準電圧書き込み手段Ａ１と閾値電圧検出手段Ａ２が動作することによってＴＦＴ８の閾値電圧を検出し、ドライバー素子であるＴＦＴ８の閾値電圧の変動を補償する。さらに、基準電圧書き込み手段Ａ１を別個に備えるため、データ書き込みまでの時間を短縮化することができ、リフレッシュレートの最適値を保持することができる。【選択図】      図１
2004341359.tif 000002
【特許請求の範囲】
【請求項１】
流れる電流に対応した輝度で発光する電流発光素子と、薄膜トランジスタを備え、前記電流発光素子に流れる電流を制御するドライバー素子と、発光輝度に基づいて規定される電圧を供給するデータ線と、前記データ線から供給される電圧の書き込みを制御する第１のスイッチング手段と、第１の電極が前記ドライバー素子のゲート電極と電気的に接続し前記ドライバー素子のゲート電圧を保持する第１のコンデンサと、を有する表示画素がマトリックス状に配置された画像表示装置において、
前記データ線と別に設けられ、前記第１のコンデンサの第２の電極に所定の基準電圧を供給する供給源と、前記供給源と前記第１のコンデンサの第２の電極との電気的な導通を制御する第２のスイッチング手段と、を有する基準電圧書き込み手段と、
前記ドライバー素子のゲート電極とドレイン電極との間の電気的な導通を制御する第３のスイッチング手段と、前記ドライバー素子のドレイン電極に電荷を供給する容量と、を有し、前記ドライバー素子の閾値電圧を検出する閾値電圧検出手段と、
を備えたことを特徴とする画像表示装置。
【請求項２】
前記閾値電圧検出手段は、前記第１のコンデンサの第２の電極に前記基準電圧が供給される間に、前記第３のスイッチング手段をオン状態とし、前記容量に蓄積された電荷に起因して発生したゲート・ソース間電圧に基づいて前記ドライバー素子をオン状態とした後、前記ドライバー素子のドレイン・ソース間に流れる電流に起因した前記容量の電荷の減少によってゲート・ソース間電圧が閾値電圧まで低下して前記ドライバー素子がオフ状態になることによって、前記ドライバー素子の閾値電圧を検出することを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記データ線は、前記閾値電圧検出手段による閾値電圧検出後に、発光輝度に基づいて決定される電圧を前記第１のコンデンサに対して供給することを特徴とする請求項１または２に記載の画像表示装置。
【請求項４】
前記第１のコンデンサの第１の電極と前記ドライバー素子のゲート電極とに電気的に接続する電極を有する第２のコンデンサを備えたことを特徴とする請求項１〜３のいずれか一つに記載の画像表示装置。
【請求項５】
前記供給源は、前記電流発光素子の電流供給源および前記容量の電荷供給源としての機能を併有することを特徴とする請求項１〜４のいずれか一つに記載の画像表示装置。
【請求項６】
前記電流発光素子および前記容量は、単一の有機エレクトロルミネッセンス素子によって形成されることを特徴とする請求項１〜５のいずれか一つに記載の画像表示装置。
【請求項７】
前記第２のスイッチング手段と前記第３のスイッチング手段との駆動状態を制御する第１の走査線をさらに備えたことを特徴とする請求項１〜６のいずれか一つに記載の画像表示装置。
【請求項８】
流れる電流に対応した輝度で発光する電流発光素子と、薄膜トランジスタを備え、前記電流発光素子に流れる電流を制御するドライバー素子と、前記薄膜トランジスタのゲート・ソース間電圧を保持する第１のコンデンサと、を有する表示画素がマトリックス状に配置された構造を有し、第ｎ段目（ｎ：自然数）の表示画素の前記電流発光素子と、ｍ段目（ｍ：ｎと異なる自然数）の表示画素の前記電流発光素子とが交互に発光することによって画像表示を行うインターレース方式の画像表示装置において、
前記表示画素は、
発光輝度に基づいて決定されるデータ電圧と所定の基準電圧とを交互に供給するデータ線と、該データ線と前記第１のコンデンサとの間の電気的な導通を制御する第１のスイッチング手段と、を有し、前記第１のコンデンサに基準電圧を書き込む基準電圧書き込み手段と、
前記ドライバー素子のゲート電極とドレイン電極との間の電気的な導通を制御する第２のスイッチング手段と、前記電流発光素子によって形成され、蓄積された電荷を前記ドライバー素子のドレイン電極に供給する容量と、を有し、前記ドライバー素子の閾値電圧を検出する閾値電圧検出手段と、
を備えたことを特徴とする画像表示装置。
【請求項９】
前記閾値電圧検出手段は、発光を行う表示画素の前記基準電圧書き込み手段が、前記第１のコンデンサに対して前記データ線から前記基準電圧が供給される際に前記容量に蓄積された電荷に起因して発生したゲート・ソース間電圧に基づいて前記ドライバー素子をオン状態とした後、前記ドライバー素子のドレイン・ソース間に流れる電流に起因した前記容量の電荷の減少によってゲート・ソース間電圧が閾値電圧まで低下して前記ドライバー素子がオフ状態になることによって、前記ドライバー素子の閾値電圧を検出することを特徴とする請求項８に記載の画像表示装置。
【請求項１０】
前記第１のコンデンサと前記ドライバー素子との間に配置された第２のコンデンサをさらに備えることを特徴とする請求項８または９に記載の画像表示装置。
【請求項１１】
発光時に前記電流発光素子に順方向の電圧を印加して電流を供給するとともに、前記電流発光素子に逆方向の電圧を印加して電荷を直積させる電源線をさらに備えることを特徴とする請求項８〜１０のいずれか一つに記載の画像表示装置。
【請求項１２】
前記電源線は、前記第ｎ段目の表示画素の前記電流発光素子および前記第ｍ段目の表示画素の前記電流発光素子に対して電気的に接続され、前記第ｎ段目の前記電流発光素子および前記第ｍ段目の前記電流発光素子に対して同時に同方向の電圧を供給することを特徴とする請求項８〜１１のいずれか一つに記載の画像表示装置。
【請求項１３】
前記第１のスイッチング手段の駆動状態を制御する第１の走査線と、前記第２のスイッチング手段の駆動状態を制御する第２の走査線を備えることを特徴とする請求項８〜１２のいずれか一つに記載の画像表示装置。
【請求項１４】
前記第ｎ段目の前記第１のスイッチング手段と前記第ｍ段目の前記第２のスイッチング手段との駆動状態を制御する第３の走査線を備えることを特徴とする請求項８〜１２のいずれか一つに記載の画像表示装置。
【請求項１５】
前記電源線は、前記第ｎ段目の表示画素の前記電流発光素子および前記第ｍ段目の表示画素の前記電流発光素子に対して電気的に接続され、前記第ｎ段目および前記第ｍ段目の前記電流発光素子に対して、一方に順方向の電圧を供給して発光させる際に、他方に逆方向の電圧を供給して電荷を蓄積させることを特徴とする請求項８〜１１のいずれか一つに記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電流発光素子の輝度を制御したアクティブマトリックス型の表示装置に関し、特に、リフレッシュレートの低下を抑制し、高品位の画像表示を行う画像表示装置に関するものである。
【０００２】
【従来の技術】
自ら発光する有機エレクトロルミネッセンス（ＥＬ）素子を用いた有機ＥＬ表示装置は、液晶表示装置で必要なバックライトが不要で装置の薄型化に最適であるとともに、視野角にも制限がないため、次世代の画像表示装置として実用化が期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度が流れる電流値により制御される点で、液晶セルが電圧により制御される液晶表示装置等とは異なる。
【０００３】
有機ＥＬ表示装置においては、駆動方式として単純（パッシブ）マトリックス型とアクティブマトリックス型とを採ることができる。前者は構造が単純であるものの大型かつ高精細のディスプレイの実現が困難であるとの問題がある。このため、近年、画素内部の発光素子に流れる電流を、画素内に設けた薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）などの駆動素子を有するドライバー素子によって制御する、アクティブマトリックス型の画像表示装置の開発が盛んに行われている。
【０００４】
このドライバー素子は有機ＥＬ素子に直接接続されており、画像表示を行う際にオン状態となり電流を流すことによって有機ＥＬ素子に電流を供給し有機ＥＬ素子を発光させる。このため、画像表示装置を長期に渡って使用しドライバー素子に備わるＴＦＴの閾値電圧が変動した場合には、画素内部に供給される電圧が同一であってもドライバー素子に流れる電流は変動し有機ＥＬ素子に流れる電流も変動する。したがって、有機ＥＬ素子の発光輝度が不均一となり表示画像の品位が低下することとなり、妥当ではない。
【０００５】
このため、ドライバー素子の閾値電圧の変動を補償する補償回路を備えた画像表示装置が必要とされる。図１６は、従来の補償回路を備えた画像表示装置における画素回路を示す図である。図１６に示すように、従来の画像表示装置は、発光輝度に応じたデータ電圧と０電圧とを供給するデータ線３１０と、セレクト線３２０と、リセット線３３０と、マージ線３４０と、電源線ＶＤＤとを備える。さらに、ＴＦＴ３６０と、ＴＦＴ３６５と、ＴＦＴ３７０と、ＴＦＴ３７５と、コンデンサ３５０と、コンデンサ３５５と、有機ＥＬ素子３８０とを備える。ＴＦＴ３６５はドライバー素子として機能し、ＴＦＴ３６５のゲート電極には、コンデンサ３５０とコンデンサ３５５が接続されている。コンデンサ３５０とコンデンサ３５５に保持されるデータ電圧のうち所定の電圧がドライバー素子であるＴＦＴ３６５のゲート・ソース間電圧となり、このゲート・ソース間電圧に対応する電流がＴＦＴ３６５に流れる。
【０００６】
つぎに、有機ＥＬ素子３８０が発光するまでの画素回路の動作方法を説明する。図１７は、従来技術における画素回路の動作方法の工程を示す図である。図１７に示すように従来技術における画素回路では、０電圧印加工程と閾値電圧検出工程とを経て、データ電圧を書き込んだ後に発光工程において有機ＥＬ素子３８０が発光する。なお、図１７において、実線部は電流が流れる部分を示し、破線部は電流が流れていない部分を示す。
【０００７】
図１７（ａ）は、０電圧印加工程を示す図である。データ線３１０に印加される電圧はデータ電圧から０電圧に変更される。データ線３１０への印加電圧を制御するデータドライバーがデータ線３１０の印加電圧を変更した際、データドライバーから離れた画素回路ではデータ線３１０の印加電圧が安定するまでにある程度の時間を要するため、本工程が必要となる。データ線３１０の印加電圧が０電圧に安定した後、セレクト線３２０を低レベルとしＴＦＴ３６０をオン状態とすることによってコンデンサ３５０に０電圧を供給する。
【０００８】
そして、ドライバー素子であるＴＦＴ３６５の閾値電圧を検出する工程に進む。図１７（ｂ）は、閾値電圧検出工程を示す図である。図１７（ｂ）に示すように、リセット線３３０を低レベルとしＴＦＴ３７０をオン状態とすることによって、ＴＦＴ３６５のゲート・ドレイン間が導通する。また、ＴＦＴ３６０はオン状態となり、０電圧が印加されるデータ線３１０からコンデンサ３５０に０電圧が供給される。そして、マージ線３４０が低レベルとなることでトラジスタ３７５がオン状態となり、ＴＦＴ３６５に電流が流れる。ＴＦＴ３６５のゲート・ドレイン間電圧が閾値電圧になるとＴＦＴ３６５はオフ状態となり、閾値電圧の検出が終了する。閾値電圧検出工程の期間、データ線３１０には０電圧が印加されることとなる。
【０００９】
そして、図１７（ｃ）に示すデータ書き込み工程に進む。この場合、データ線３１０に印加される電圧はデータ電圧に変更される。データ線３１０の印加電圧がデータ電圧に安定した後、セレクト線３２０が低レベルとなりＴＦＴ３６０がオン状態になることによって、データ線３１０からコンデンサ３５０にデータ電圧が供給される。その後、ＴＦＴ３６０がオフ状態となりデータ書き込み工程は終了し、図１７（ｄ）に示す発光工程に進む。図１７（ｄ）に示すように、マージ線３４０を低レベルとしＴＦＴ３７５をオン状態とすることによって、ＴＦＴ３６５にゲート・ソース間電圧に対応する電流が流れ、有機ＥＬ素子３８０が発光する。ここで、ＴＦＴ３６５のゲート・ソース間電圧は閾値電圧検出工程において検出された閾値電圧を含むため、ＴＦＴ３６５に閾値電圧の変動が発生した場合であっても、ＴＦＴ３６５の劣化に関わらず所望の電流を有機ＥＬ素子３８０に流すことが可能となる（特許文献１参照）。
【００１０】
【特許文献１】
米国特許６，２２９，５０６号明細書（第３図）
【００１１】
【発明が解決しようとする課題】
しかしながら、図１６に示す画素回路は、１画面を表示するために必要な時間が長くなり、１秒間に画面を表示する回数であるリフレッシュレートが低下するという問題が生じる。リフレッシュレートの低下は、データ線３１０がデータ電圧と０電圧とを供給することに起因する。
【００１２】
閾値電圧を安定に検出するためにはコンデンサ３５０に０電圧が供給されている状態であることを要する。上述したように、データドライバーによってデータ線３１０の印加電圧がデータ電圧から０電圧に変化された後に、データ線３１０からコンデンサ３５０に０電圧が供給される。しかし、データ線３１０の印加電圧がデータ電圧から０電圧に安定するには、ある程度の時間が必要となる。このため、従来では０電圧印加工程を必要としていた。また、ゲート線３１０の印加電圧が０電圧からデータ電圧に安定するまでにも、ある程度の時間を必要とするため、データ書き込み工程の開始にも時間がかかっていた。
【００１３】
また、データドライバーから離れた画素回路では、データドライバーに近い画素回路と比較し、データ線３１０に印加される電圧が変更された場合、かかる電圧が安定するまでにさらに時間が必要である。また、データ線３１０に信号遅延が発生した場合には、データ線３１０からの電圧の供給にさらに時間がかかることとなる。
【００１４】
従来技術にかかる画像表示装置では、閾値電圧検出工程とデータ書き込み工程とを開始するためにはデータ線３１０の印加電圧が安定する期間を考慮する必要があった。このため、データ書き込み工程が終了するまでに長時間を必要とし発光時間を確保することができず、リフレッシュレートを低下せざるを得ない。特に、高精細の画像表示装置ではデータ書き込み工程が終了するまでの時間を短縮することが必要であるため、従来技術にかかる画像表示装置では高精細化が困難であった。一方、リフレッシュレートの最適値を保持するためには、閾値電圧検出工程を短縮せざるを得ず、ドライバー素子の閾値電圧の変動を十分に補償できず、画質表示の均一性を保持することが困難であった。
【００１５】
この発明は、上記従来技術の問題点に鑑みてなされたものであって、リフレッシュレートを低下させることなく、高品位の画質表示を行う画像表示装置を得ることを目的とするものである。
【００１６】
【発明が解決しようとする手段】
上述した課題を解決し、目的を達成するために、請求項１にかかる画像表示装置は、流れる電流に対応した輝度で発光する電流発光素子と、薄膜トランジスタを備え、前記電流発光素子に流れる電流を制御するドライバー素子と、発光輝度に基づいて規定される電圧を供給するデータ線と、前記データ線から供給される電圧の書き込みを制御する第１のスイッチング手段と、第１の電極が前記ドライバー素子のゲート電極と電気的に接続し前記ドライバー素子のゲート電圧を保持する第１のコンデンサと、を有する表示画素がマトリックス状に配置された画像表示装置において、前記データ線と別に設けられ、前記第１のコンデンサの第２の電極に所定の基準電圧を供給する供給源と、前記供給源と前記第１のコンデンサの第２の電極との電気的な導通を制御する第２のスイッチング手段と、を有する基準電圧書き込み手段と、前記ドライバー素子のゲート電極とドレイン電極との間の電気的な導通を制御する第３のスイッチング手段と、前記ドライバー素子のドレイン電極に電荷を供給する容量と、を有し、前記ドライバー素子の閾値電圧を検出する閾値電圧検出手段と、を備えたことを特徴とする。
【００１７】
請求項１にかかる画像表示装置によれば、データ線と別個に基準電圧の供給源を備えるため、データ線の印加電圧を変更することを要しない。このため、データ線に印加される電圧が安定する時間を考慮する必要がなく、データ書き込み工程が終了するまでの時間を短縮化することができ、リフレッシュレートの低下を抑制することが可能となる。さらに、ドライバー素子の閾値電圧の変動も補償することができるため、発光輝度が均一である高品位の画像表示装置を提供することができる。
【００１８】
請求項２にかかる画像表示装置は、上記の発明において、前記第１のコンデンサの第２の電極に前記基準電圧が供給される間に、前記第３のスイッチング手段をオン状態とし、前記容量に蓄積された電荷に起因して発生したゲート・ソース間電圧に基づいて前記ドライバー素子をオン状態とした後、前記ドライバー素子のドレイン・ソース間に流れる電流に起因した前記容量の電荷の減少によってゲート・ソース間電圧が閾値電圧まで低下して前記ドライバー素子がオフ状態になることによって、前記ドライバー素子の閾値電圧を検出することを特徴とする。
【００１９】
請求項３にかかる画像表示装置は、上記の発明において、前記データ線は、前記閾値電圧検出手段による閾値電圧検出後に、発光輝度に基づいて決定される電圧を前記第１のコンデンサに対して供給することを特徴とする。
【００２０】
請求項４にかかる画像表示装置は、上記の発明において、前記第１のコンデンサの第１の電極と前記ドライバー素子のゲート電極とに電気的に接続する電極を有する第２のコンデンサを備えたことを特徴とする。
【００２１】
請求項５にかかる画像表示装置は、上記の発明において、前記供給源は、前記電流発光素子の電流供給源および前記容量の電荷供給源としての機能を併有することを特徴とする。
【００２２】
請求項６にかかる画像表示装置は、上記の発明において、前記電流発光素子および前記容量は、単一の有機エレクトロルミネッセンス素子によって形成されることを特徴とする。
【００２３】
請求項７にかかる画像表示装置は、上記の発明において、前記第２のスイッチング手段と前記第３のスイッチング手段との駆動状態を制御する第１の走査線をさらに備えたことを特徴とする。
【００２４】
請求項８にかかる画像表示装置は、流れる電流に対応した輝度で発光する電流発光素子と、薄膜トランジスタを備え、前記電流発光素子に流れる電流を制御するドライバー素子と、前記薄膜トランジスタのゲート・ソース間電圧を保持する第１のコンデンサと、を有する表示画素がマトリックス状に配置された構造を有し、第ｎ段目（ｎ：自然数）の表示画素の前記電流発光素子と、ｍ段目（ｍ：ｎと異なる自然数）の表示画素の前記電流発光素子とが交互に発光することによって画像表示を行うインターレース方式の画像表示装置において、前記表示画素は、発光輝度に基づいて決定されるデータ電圧と所定の基準電圧とを交互に供給するデータ線と、該データ線と前記第１のコンデンサとの間の電気的な導通を制御する第１のスイッチング手段と、を有し、前記第１のコンデンサに基準電圧を書き込む基準電圧書き込み手段と、前記ドライバー素子のゲート電極とドレイン電極との間の電気的な導通を制御する第２のスイッチング手段と、前記電流発光素子によって形成され、蓄積された電荷を前記ドライバー素子のドレイン電極に供給する容量と、を有し、前記ドライバー素子の閾値電圧を検出する閾値電圧検出手段と、を備えたことを特徴とする。
【００２５】
請求項９にかかる画像表示装置は、上記の発明において、前記閾値電圧検出手段は、発光を行う表示画素の前記基準電圧書き込み手段が、前記第１のコンデンサに対して前記データ線から前記基準電圧が供給される際に前記容量に蓄積された電荷に起因して発生したゲート・ソース間電圧に基づいて前記ドライバー素子をオン状態とした後、前記ドライバー素子のドレイン・ソース間に流れる電流に起因した前記容量の電荷の減少によってゲート・ソース間電圧が閾値電圧まで低下して前記ドライバー素子がオフ状態になることによって、前記ドライバー素子の閾値電圧を検出することを特徴とする。
【００２６】
請求項１０にかかる画像表示装置は、上記の発明において、前記第１のコンデンサと前記ドライバー素子との間に配置された第２のコンデンサをさらに備えることを特徴とする。
【００２７】
請求項１１にかかる画像表示装置は、上記の発明において、発光時に前記電流発光素子に順方向の電圧を印加して電流を供給するとともに、前記電流発光素子に逆方向の電圧を印加して電荷を蓄積させる電源線をさらに備えることを特徴とする。
【００２８】
請求項１２にかかる画像表示装置は、上記の発明において、前記電源線は、前記第ｎ段目の表示画素の前記電流発光素子および前記第ｍ段目の表示画素の前記電流発光素子に対して電気的に接続され、前記第ｎ段目の前記電流発光素子および前記第ｍ段目の前記電流発光素子に対して同時に同方向の電圧を供給することを特徴とする。
【００２９】
請求項１３にかかる画像表示装置は、上記の発明において、前記第１のスイッチング手段の駆動状態を制御する第１の走査線と、前記第２のスイッチング手段の駆動状態を制御する第１の走査線を備えることを特徴とする。
【００３０】
請求項１４にかかる画像表示装置は、上記の発明において、前記第ｎ段目の前記第１のスイッチング手段と前記第ｍ段目の第２のスイッチング手段との駆動状態を制御する第３の走査線を備えることを特徴とする。
【００３１】
請求項１５にかかる画像表示装置は、上記の発明において、前記第ｎ段目の表示画素の前記電流発光素子および前記第ｍ段目の表示画素の前記電流発光素子に対して電気的に接続され、前記第ｎ段目および前記第ｍ段目の前記電流発光素子に対して、一方に順方向の電圧を供給して発光させる際に、他方に逆方向の電圧を供給して電荷を蓄積させることを特徴とする。
【００３２】
【発明の実施の形態】
以下、本発明にかかる画像表示装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００３３】
（実施の形態１）
まず、この発明の実施の形態１について説明する。本実施の形態１は、前処理工程と、データ線と第１のスイッチング手段とは別個に設けた基準電圧書き込み手段によって基準電圧を書き込み、ドライバー素子の閾値電圧を検出する閾値電圧検出工程と、データ電圧を書き込むデータ書き込み工程と、データ電圧に対応する電流を電流発光素子に供給して発光させる発光工程と、を繰り返すことによって画像表示を行う。
【００３４】
図１は、実施の形態１における画素回路の構造を示した図である。実施の形態１にかかる画像表示装置は、図１に示す画素回路をマトリックス状に配置して構成される。
【００３５】
図１に示すように、実施の形態１における画素回路は、発光輝度に基づいて規定されるデータ電圧を供給するデータ線３と、データ電圧の供給を制御する第１のスイッチング手段であるＴＦＴ４と、ドライバー素子であるＴＦＴ８と、電流発光素子である有機ＥＬ素子９と、を備える。また、供給された電圧を保持するコンデンサ６とコンデンサ７とを備える。また、所定の基準電圧を書き込む基準電圧書き込み手段Ａ１と、ＴＦＴ８の閾値電圧を検出する閾値電圧検出手段Ａ２とを備える。なお、説明を容易にするため、ＴＦＴ８については、有機ＥＬ素子９と接続する電極をドレイン電極とし、他方の電極をソース電極とする。
【００３６】
データ線３は、有機ＥＬ素子９の発光輝度に基づいて規定されるデータ電圧を供給する。また、ＴＦＴ４はデータ線３に接続し、データ線３から供給されるデータ電圧の書き込みを制御する。なお、セレクト線５はＴＦＴ４の駆動状態を制御し、セレクト線５を高レベルとすることによってＴＦＴ４はオン状態となり、低レベルとすることによってＴＦＴ４はオフ状態となる。
【００３７】
また、ＴＦＴ４とＴＦＴ８との間に配置されるコンデンサ６は、閾値電圧検出工程では０電圧が供給され、データ書き込み工程ではデータ電圧が供給される。さらに、コンデンサ７は、一方の電極がＴＦＴ８とコンデンサ６に接続しており、データ電圧を安定に保持する。発光工程時では、コンデンサ６とコンデンサ７とが保持するデータ電圧のうち所定の割合の電圧がＴＦＴ８のゲート電極に印加される。
【００３８】
ＴＦＴ８は、ドライバー素子として機能し、ＴＦＴ８のゲート・ソース間電圧に対応する電流を流すことによって、有機ＥＬ素子９の発光と発光の際の輝度を制御する。このとき、ＴＦＴ８のゲート・ソース間電圧は、データ電圧の所定の割合の電圧と閾値電圧検出工程において検出された閾値電圧とを含む値となる。
【００３９】
また、基準電圧書き込み手段Ａ１は、閾値電圧検出工程においてコンデンサ６に所定の基準電圧である０電圧を供給する機能を有する。基準電圧書き込み手段Ａ１は、データ線３とＴＦＴ４とは別個に設けられており、基準電圧の供給源である電源線１２と、第２のスイッチング手段であるＴＦＴ１３と、第１の走査線であるリセット線１１を有する。電源線１２は、基準電圧として０電圧を供給し、ＴＦＴ１３は電源線１２に接続し電源線１２とコンデンサ６との電気的な導通を制御する。また、ＴＦＴ１３は、リセット線１１によって制御される。閾値電圧検出工程ではＴＦＴ１３がオン状態となることによって電源線１２がコンデンサ６に０電圧を供給する。実施の形態１にかかる画像表示装置は、基準電圧書き込み手段Ａ１を備えるため、閾値電圧検出工程を行うためにデータ線３の印加電圧を変化する必要がなく、従来では必要であった０電圧印加工程の削除や、データ書き込み工程を開始するまでの時間の短縮が可能となる。
【００４０】
また、閾値電圧検出手段Ａ２は、ドライバー素子であるＴＦＴ８の閾値電圧を検出するものであり、第３のスイッチング手段であるＴＦＴ１０と、有機ＥＬ素子９と、電源線１２とを備える。ＴＦＴ１０は、ＴＦＴ８のゲート電極とドレイン電極との電気的な導通を制御し、閾値電圧検出工程においてオン状態となる。また、ＴＦＴ１０の駆動状態はリセット線１１によって制御される。なお、ＴＦＴ１０とＴＦＴ１３は同じタイミングで駆動するため、同じリセット線１１で制御するとして説明するが、別個の走査線で制御することも可能である。
【００４１】
また、有機ＥＬ素子９は、本来、ＴＦＴ８がオン状態の際に流れる電流に対応する輝度で発光する電流発光素子であるが、閾値電圧検出手段Ａ２では、ＴＦＴ８のドレイン電極に電荷を供給する容量として機能する。有機ＥＬ素子９は、電気的には発光ダイオードと等価なものとしてとらえることが可能であって、順方向に電位差を与えた場合には電流が流れて発光する一方、逆方向の電位差を与えた場合には電位差に応じて電荷を蓄積する機能を有するためである。
【００４２】
また、電源線１２は、本来有機ＥＬ素子９の発光時に電流を供給するためのものであるが、閾値電圧検出手段Ａ２では、電圧の極性を発光時と比較し反転することによりＴＦＴ８にソース電極からドレイン電極に向かって電流を流し、有機ＥＬ素子９に電荷を蓄積させる機能を有する。また、上述したように、電源線１２は、閾値電圧検出工程時には０レベルを示すため、基準電圧書き込み手段Ａ１の供給源としても機能する。
【００４３】
つぎに、本実施の形態１にかかる画像表示装置の動作として、前処理工程と、閾値電圧検出工程と、データ書き込み工程と、発光工程について説明する。ここで、閾値電圧検出工程は、基準電圧書き込み手段Ａ１と閾値電圧検出手段Ａ２とが動作することによって行われる。図２は、図１に示す画素回路のタイミングチャートであり、図３（ａ）〜（ｄ）は、図１に示す画素回路の動作方法の工程を示す図である。具体的には、図３（ａ）は図２の期間（１）に対応する前処理工程を示し、図３（ｂ）は図２の期間（２）に対応する閾値電圧検出工程を示し、図３（ｃ）は図２の期間（３）に対応するデータ書き込み工程を示し、図３（ｄ）は図２の期間（４）に対応する発光工程を示す。なお、図３において、実線部は電流が流れる部分を示し、破線部は電流が流れていない部分を示す。また、電流が流れる方向を矢印で示す。
【００４４】
まず、図２および図３（ａ）を参照して前処理工程について説明する。前処理工程は、ＴＦＴ８の閾値電圧検出の前段階として、ＴＦＴ８に発光時と逆方向の電流を流し有機ＥＬ素子９に電荷を蓄積させる工程である。図２に示すようにＴＦＴ８のソース電極に接続する電源線１２の電圧の極性を低レベルから高レベルにすることによって、ＴＦＴ８のソース電極からドレイン電極に電流が流れる。ＴＦＴ８と接続する有機ＥＬ素子９にも発光時と逆方向の電流が流れ込み、有機ＥＬ素子９は容量として機能し正の電荷を蓄積する。なお、ＴＦＴ４とＴＦＴ１０とＴＦＴ１３はオフ状態となるよう制御される。
【００４５】
次に閾値電圧検出工程について説明する。閾値電圧検出工程では、基準電圧書き込み手段Ａ１は、閾値電圧を安定に検出するためコンデンサ６に所定の基準電圧である０電圧を供給する。一方、閾値電圧検出手段Ａ２は、前処理工程において蓄積された有機ＥＬ素子９の電荷を放出し、ＴＦＴ８のゲート・ソース間電圧を閾値電圧と等しい値にまで低下させることによって、ＴＦＴ８の閾値電圧を検出する。
【００４６】
図２および図３（ｂ）に示すように、閾値電圧検出工程では、基準電圧書き込み手段Ａ１と閾値電圧検出手段Ａ２とを動作させるため、リセット線１１を高レベルとしＴＦＴ１０とＴＦＴ１３をオン状態とする。基準電圧書き込み手段Ａ１は、電源線１２を供給源として機能させるため電源線１２の印加電圧を０レベルとし、閾値電圧検出工程の期間、ＴＦＴ１３を介して電源線１２からコンデンサ６に０電圧を供給する。また、電源線１２に接続するコンデンサ７にも０電圧が供給される。閾値電圧検出工程の期間においてコンデンサ６とコンデンサ７との一方の電極では０電圧が保持されるため、ＴＦＴ８のゲート電極とコンデンサ６およびコンデンサ７の他方の電極とに接続する閾値電圧検出手段Ａ２では安定にＴＦＴ８の閾値電圧を検出することができる。また、基準電圧検出手段Ａ１がコンデンサ６に基準電圧を供給するため、閾値電圧検出工程を行うためにデータ線３の印加電圧を変化する必要はない。
【００４７】
一方、閾値電圧検出手段Ａ２は、ＴＦＴ１０をオン状態とすることによって、ＴＦＴ８のゲート電極とドレイン電極とを導通する。このとき、図１に示す結線部の電圧ＶａとＶｂとが等しくなるよう有機ＥＬ素子９から正の電荷が移動し、この結果、ＴＦＴ８には所定のゲート・ソース間電圧が発生し電流が流れる。この電流が流れることによって有機ＥＬ素子９に蓄積された正の電荷の絶対値は徐々に減少しＶａとＶｂは同電圧のまま低下する。そして、ＴＦＴ８のゲート・ソース間電圧が閾値電圧と等しい値まで低下したとき、ＴＦＴ８はオフ状態となり、ＴＦＴ８のゲート電圧は閾値電圧の値に維持される。ＴＦＴ８の閾値電圧の検出が終了した後、リセット線１１を低レベルとすることによってＴＦＴ１０とＴＦＴ１３とをオフ状態とし閾値電圧検出工程は終了する。
【００４８】
つぎに、データ書き込み工程について説明する。データ書き込み工程では、ＴＦＴ４をオン状態とすることによってデータ線３からデータ電圧ＶＤ１を書き込んでいる。
【００４９】
図２および図３（ｃ）に示すように、データ書き込み工程では、データ線３にデータ電圧ＶＤ１を印加し、セレクト線５を高レベルとすることによってＴＦＴ４をオン状態とする。ＴＦＴ４がオン状態となることによって、データ線３とコンデンサ６とが導通しデータ電圧ＶＤ１が供給され、データ電圧ＶＤ１はコンデンサ６とコンデンサ７とによって安定に保持される。その後、セレクト線５を低レベルとすることによってＴＦＴ４をオフ状態としデータ書き込み工程は終了する。
【００５０】
つぎに、発光工程について説明する。発光工程では、コンデンサ７が保持する電圧に基づいてＴＦＴ８と有機ＥＬ素子９とに電流が流れ、有機ＥＬ素子９が所定の輝度で発光する。
【００５１】
図２および図３（ｄ）に示すように、発光工程では、電源線１２の印加電圧を低レベルに変化し、電源線１２に接続するＴＦＴ８のソース電極にドレイン電極よりも低い電圧を印加する。また、ＴＦＴ８のゲート電極にはコンデンサ７が保持するデータ電圧ＶＤ１のうち所定の割合の電圧が供給されるため、ＴＦＴ８はオン状態となりＴＦＴ８のゲート・ソース間電圧に対応する電流が流れる。ここで、ＴＦＴ８のゲート・ソース間電圧は、閾値電圧検出工程において検出されたＴＦＴ８の閾値電圧を含む値となるため、ＴＦＴ８の閾値電圧が変動した場合であってもＴＦＴ８に流れる電流は低下することはない。ＴＦＴ８に流れる電流は有機ＥＬ素子９にも流れるため、有機ＥＬ素子９は所望の輝度で発光する。なお、本工程では、ＴＦＴ４とＴＦＴ１０とＴＦＴ１３はオフ状態である。
【００５２】
次に、本実施の形態１にかかる画像表示装置の利点について説明する。まず、本実施の形態１にかかる画像表示装置は、閾値電圧検出手段Ａ２を備えることによって、閾値電圧の変動を補償することができる。このため、有機ＥＬ素子９に流れ込む電流の値は変動せず、有機ＥＬ素子９は所望の輝度で発光し、画像表示装置の画質の劣化を抑制することができる。ここで、数式１に、発光工程開始時におけるＴＦＴ８のゲート電圧Ｖｇを示す。
【００５３】
【数式１】
2004341359.tif 000003
数式１ではＶｔｈ１はＴＦＴ８の閾値電圧を示し、Ｃ１はコンデンサ６の容量を示し、Ｃ２はコンデンサ７の容量を示している。そして、ＴＦＴ８のゲート・ソース間電圧に基づいてＴＦＴ８に流れる電流Ｉｄｓを以下の数式２に示す。
【００５４】
【数式２】
2004341359.tif 000004
数式２において、βは所定の定数を示す。数式２に示すように、Ｉｄｓは、ＴＦＴ８の閾値電圧Ｖｔｈ１を含まないことから、閾値電圧の変動によってＩｄｓが変化することはない。また、Ｉｄｓはコンデンサ６とコンデンサ７との容量の比に依存し、容量比が一定であればＩｄｓも一定の値となる。ここで、コンデンサ６とコンデンサ７とは、通常は同一工程で作成されることから、仮に製造時におけるマスクパターンの位置あわせにずれが生じたとしても、容量の誤差はコンデンサ６、７においてほぼ等しい割合となる。したがって、誤差が生じた場合であっても（Ｃ１／（Ｃ１＋Ｃ２））の値はほぼ一定の値を維持することが可能であって、製造誤差が生じた場合にもＩｄｓの値はほぼ一定の値に維持することが可能である。
【００５５】
以上のことから、ＴＦＴ８を流れる電流値は一定の値を保ち、有機ＥＬ素子９に流れ込む電流の値は変動せず有機ＥＬ素子９は所望の輝度で発光する。このため、本実施の形態１にかかる画像表示装置は、長期に渡って高品位の画像表示を行うことができる。
【００５６】
また、本実施の形態１にかかる画像表示装置はデータ線３とＴＦＴ４とは別個に設けられた基準電圧書き込み手段Ａ１を備え、この基準電圧書き込み手段Ａ１が閾値電圧検出工程の際にコンデンサ６に所定の基準電圧を供給する。このため、データ線３は、閾値電圧検出工程の際に基準電圧を供給する必要がなく、電圧書き込み工程時にデータ電圧ＶＤ１の供給を行うのみである。したがって、閾値電圧検出工程を行うためにデータ線３の印加電圧を変化させる必要はなく、従来では必要であった０電圧印加工程を削除することが可能となる。
【００５７】
さらに、基準電圧書き込み手段Ａ１によって基準電圧を供給する構成としたことから、データ線３は閾値電圧検出工程の際に任意の電圧とすることができる。このため、閾値電圧検出工程においてデータ線３の印加電圧を０電圧からデータ電圧ＶＤ１に変化させ始め、閾値電圧検出工程が終了するまでにデータ線３の印加電圧をデータ電圧ＶＤ１に安定させることもできる。このように動作させることによって、データ線３の印加電圧を制御するデータドライバーから離れた画素回路であってもデータ線３はデータ電圧を安定に供給することができる。また、データ線３に信号遅延が生じた場合であっても、データ書き込み工程の開始の遅延を防止することができる。したがって、本実施の形態１にかかる画像表示装置は、データ書き込み工程を開始するまでの時間を短縮することが可能となる。
【００５８】
また、閾値電圧を安定に検出するためには、閾値電圧検出工程の際にコンデンサ６に０電圧が供給されている状態であることを要する。本実施の形態１にかかる画像表示装置は、ＴＦＴ１０とＴＦＴ１３とをリセット線１１によって制御するため、基準電圧書き込み手段Ａ１の０電圧の書き込みと、閾値電圧検出手段Ａ２の閾値電圧の検出とを同時に開始することができる。したがって、基準電圧書き込み手段Ａ１と閾値電圧検出手段Ａ２との動作の開始にズレを生じさせる必要が無く、このズレによる動作時間の浪費を抑制することができる。
【００５９】
さらに、本実施の形態１にかかる画像表示装置は、０電圧印加工程等のデータ線３の印加電圧の安定化に必要となる時間の削除が可能となるため、閾値電圧検出工程を開始するまでの時間やデータ書き込み工程を開始するまでの時間を短縮化することができる。このため、所定の発光時間を確保することができ、リフレッシュレートを最適値に保持することができる。また、閾値電圧検出工程の期間も確保することができ、ＴＦＴ８の閾値電圧を精度よく検出することができる。
【００６０】
また、データ書き込み工程から発光工程に進むタイミングと、発光工程から前処理工程に進むタイミングとは、電源線１２の印加電圧のレベルを調整することによって任意に制御することができる。かかるタイミングの調整によって、画像を表示する時間と画像を表示しない時間との比率を任意に制御することが可能である。
【００６１】
なお、上述した画素回路は、基準電圧書き込み手段Ａ１を構成する供給源として、閾値電圧検出工程の際に０レベルを示す電源線１２を用いる。しかし、閾値電圧検出工程の際に基準電圧として０電圧を供給する走査線であれば供給源として機能するため、供給源として電源線１２を用いる以外にも、図４に示すように、グラウンドに接続する共用線を代用することも可能である。なお、図４に示すように、電源線２２は有機ＥＬ素子９のアノード側に接続するため、電源線２２には図２に示す電源線１２に印加される電圧と逆の極性を示す電圧が印加される。
【００６２】
また、本実施の形態１にかかる画像表示装置は、基準電圧書き込み手段Ａ１を構成するＴＦＴ１３と閾値電圧検出手段を構成するＴＦＴ１０とを、リセット線１１で制御するとして説明したが、別個の走査線で制御することも可能である。閾値電圧検出工程では、ＴＦＴ８の閾値電圧を検出するために必要とされる期間、ＴＦＴ１０とＴＦＴ１３とがともにオン状態であればＴＦＴ８の閾値電圧を検出することができるため、別個の走査線で制御するとしてもよい。
【００６３】
また、本実施の形態１では、所定の基準電圧を０電圧として説明したが、０電圧に限定するものではなく、有機ＥＬ素子９の発光輝度に対応する電圧値よりも低い値であればよい。ただし、基準電圧が０電圧ではない場合には、有機ＥＬ素子９の発光輝度に対応する電圧値と基準電圧値との差分を考慮し、データ線３に印加するデータ電圧を設定する必要がある。
【００６４】
（実施の形態２）
つぎに、実施の形態２にかかる画像表示装置について説明する。上述した実施の形態１ではプログレッシブ方式およびインターレース方式のいずれの方式で実施可能であるが、本実施の形態２ではインターレース方式を用いることによって画像表示を行う。
【００６５】
インターレース方式は、たとえば、奇数段目の画素回路が映像信号に対応した表示（以下、「白表示」と称する）を行う間、偶数段目の画素回路は発光しない状態（以下、「黒表示」と称する）を維持した後、偶数段目の画素回路が白表示を行うとともに奇数段目の画素回路は黒表示を行うことによって１回の表示を行う方式である。すなわち、奇数段目と偶数段目とで画面を交互に表示することで１枚の画面を表示する。このインターレース方式では、白表示を行う画素回路に供給するデータ電圧と、黒表示を行う画素回路に供給する０電圧とを、一回の表示期間の間に複数回に渡って交互にデータ線に印加する。本実施の形態２では、データ線に印加される０電圧を基準電圧として利用し、ドライバー素子の閾値電圧の検出を行っている。
【００６６】
図５は、本実施の形態２にかかる画像表示装置の任意のｎ段目の画素回路３０ｎと、画素回路３０ｎと同一列に位置し、隣り合う行に配置されたｎ＋１段目の画素回路３０ｎ＋１との構造を示した図である。図５に示すように、任意の画素回路３０ｎは、実施の形態１と同様に、有機ＥＬ素子９ｎとＴＦＴ１０ｎとを有する閾値電圧検出手段Ａ２と、コンデンサ６ｎと、コンデンサ７ｎと、ドライバー素子であるＴＦＴ８ｎと、を備える。また、データ線３とＴＦＴ４ｎとを備え、データ線３とＴＦＴ４ｎとは基準電圧書き込み手段Ａ１の構成要素としても機能する。また、ＴＦＴ１０ｎの駆動状態を制御する第２の走査線であるリセット線３１ｎと、ＴＦＴ４ｎの駆動状態を制御する第１の走査線であるセレクト線３５ｎを備える。また、上述した構成要素のうち、データ線３以外の各構成要素は画素回路ごとにそれぞれ備えられている。また、本実施の形態２にかかる画像表示装置は、電源線３２ｎを備え、電源線３２ｎを画素回路３０ｎと画素回路３０ｎ＋１とが共有する構造を有する。以下、各構成要素について説明する。
【００６７】
データ線３にはデータ電圧と０電圧とが交互に印加される。また、ＴＦＴ４ｎは、データ線３からのデータ電圧の供給を制御する。さらに、ＴＦＴ４ｎは、データ線３が０電圧を印加するタイミングに合わせてオン状態となることによってコンデンサ６ｎへの０電圧の供給をも制御する。したがって、データ線３は基準電圧の供給源としても機能し、ＴＦＴ４ｎはデータ電圧の供給と基準電圧の供給とを制御する第１のスイッチング手段として機能するため、データ線３とＴＦＴ４ｎは基準電圧書き込み手段Ａ１を構成する。なお、ＴＦＴ４ｎの駆動状態は、セレクト線３５ｎによって制御される。
【００６８】
電源線３２ｎは、発光時に有機ＥＬ素子９ｎと有機ＥＬ素子９ｎ＋１とに電流を供給するほか、電圧の極性を発光時と比較し反転することによってＴＦＴ８ｎとＴＦＴ８ｎ＋１とに発光時と逆方向の電流を流す機能を有する。電源線３２ｎの電圧の極性を発光時と比較し反転することによって、白表示を行う画素回路は前処理工程を行い、黒表示を行う画素回路は後述するリセット工程を行う。
【００６９】
また、コンデンサ６ｎとコンデンサ７ｎとＴＦＴ８ｎとは実施の形態１にかかる画像表示と同様に機能し、有機ＥＬ素子９ｎとＴＦＴ１０ｎとは閾値電圧検出手段Ａ２として機能する。また、リセット線３１ｎは、ＴＦＴ１０ｎの駆動状態を制御する。
【００７０】
次に、図６および図７を参照して本実施の形態２にかかる画像表示装置の動作について、画素回路３０ｎが白表示を行い、画素回路３０ｎ＋１が黒表示を行う場合を例として説明する。画素回路３０ｎは、データ線３に０電圧が印加されるタイミングに合わせて基準電圧書き込み手段Ａ１と閾値電圧検出手段Ａ２とが動作することによって閾値電圧を検出する。
【００７１】
図６は、図５に示す画素回路３０ｎと画素回路３０ｎ＋１のタイミングチャートであり、図７は、図５に示す画素回路３０ｎと画素回路３０ｎ＋１との動作方法の工程を示す図である。図７（ａ）は図６の期間（１）、（２）に対応し、図７（ｂ）は図６の期間（３）に対応し、図７（ｃ）は図６の期間（５）に対応し、図７（ｄ）は図６の期間（６）に対応した動作方法を示す図である。なお、図７において、実線部は電流が流れる部分を示し、破線部は電流が流れていない部分を示す。
【００７２】
まず、図６と図７（ａ）を参照して、画素回路３０ｎで行われる前処理工程と画素回路３０ｎ＋１で行われるリセット工程について説明する。図６の期間（１）に示すように、電源線３２ｎの電圧の極性を発光時と比較し反転し高レベルとすることによって、ＴＦＴ８ｎに発光時と逆方向の電流が流れ、有機ＥＬ素子９ｎに正の電荷を蓄積する前処理工程が行われる。その一方、画素回路３０ｎ＋１では、ＴＦＴ８ｎ＋１に発光時と逆方向の電流を流して有機ＥＬ素子９ｎ＋１に残存する電荷を取り除くリセット工程を行う。具体的には、画素回路３０ｎ＋１では、発光時と逆方向の電流が流れ、正の電荷を有機ＥＬ素子９ｎ＋１に供給することによって、前フレームの発光時に有機ＥＬ素子９ｎ＋１に蓄積された負の電荷を消去する。
【００７３】
さらに、図６の期間（２）では、画素回路３０ｎ＋１では黒データ書き込み工程が行われる。本工程では、データ線３に０電圧が印加されるタイミングに合わせてＴＦＴ４ｎ＋１とＴＦＴ１０ｎ＋１とをオン状態とする。ＴＦＴ１０ｎ＋１がオン状態となりＴＦＴ８ｎ＋１のゲート電極とドレイン電極とが導通すると、ＴＦＴ８ｎ＋１のゲート電極に接続するコンデンサ７ｎ＋１には、有機ＥＬ素子９ｎ＋１から放出される電子が供給され、負の電荷が蓄積される。また、ＴＦＴ４ｎ＋１はデータ線３に０電圧が印加される際にオン状態となるため、コンデンサ６ｎ＋１には０電圧が供給される。この結果、コンデンサ６ｎ＋１とコンデンサ７ｎ＋１には負の電荷が保持されることから、ＴＦＴ８ｎ＋１のゲート電極には負電圧が印加されることとなる。したがって、図６の期間（６）において電源線３２ｎが低レベルに変化した場合でも、画素回路３０ｎ＋１は発光せず黒表示を行うことが可能である。また、本工程においてＴＦＴ８ｎ＋１のゲート電極に負電圧が印加されることによって、ＴＦＴ８ｎ＋１の閾値電圧の変動幅を低減することができる。すなわち、ＴＦＴ８ｎ＋１のゲート電極に長時間に渡って継続して正電圧を印加した場合、ＴＦＴ８ｎ＋１の閾値電圧の変動が進行するが、本工程を行うことによってＴＦＴ８ｎ＋１の閾値電圧の変動の進行を留めるとともに閾値電圧を回復することができる。なお、画素回路３０ｎ＋１は、図６の期間（１）の間であってデータ線３に０電圧が印加されている場合であれば、黒データ書き込み工程を複数回行ってもよい。
【００７４】
そして、図７（ｂ）を参照して、画素回路３０ｎで行われる閾値電圧検出工程について説明する。図６の期間（３）はデータ線３に０電圧が印加されている期間である。画素回路３０ｎは、データ線３に０電圧が印加されるタイミングに合わせて、リセット線３１ｎとセレクト線３５ｎとを高レベルとしＴＦＴ４ｎとＴＦＴ１０ｎとをオン状態とする。この結果、基準電圧書き込み手段Ａ１は、データ線３からＴＦＴ４ｎを介してコンデンサ６ｎに０電圧を供給する。一方、閾値電圧検出手段Ａ２は、ＴＦＴ１０ｎをオン状態としＴＦＴ８ｎのゲート電極とドレイン電極とを導通することによってＴＦＴ８ｎの閾値電圧を検出する。なお、図６の期間（４）に示すように、データ線３が０電圧を印加するタイミングに合わせて閾値電圧検出工程を複数回行うことが可能である。
【００７５】
そして、画素回路３０ｎでは、図７（ｃ）に示すように、データ線３にデータ電圧ＶＤ２が印加されるタイミングに合わせてＴＦＴ４ｎをオン状態とすることによってデータ書き込み工程が行われる。その後、画素回路３０ｎでは、図７（ｄ）に示すように、電源線３２ｎを低レベルにすることによってＴＦＴ８ｎに電流を流して有機ＥＬ素子９ｎを発光させる発光工程を行う。この結果、画素回路３０ｎでは白表示が行われることとなる。その一方、画素回路３０ｎ＋１では、図６の期間（２）において上述の黒データ書き込み工程が行われたため、ＴＦＴ８ｎ＋１はオフ状態に維持され、黒表示が行われる。その後、画素回路３０ｎ＋１では白表示を行うために上記した画素回路３０ｎの動作が行われ、移行し、画素回路３０ｎでは黒表示を行うために上記した画素回路３０ｎ＋１の動作が行われることによって、画素回路３０ｎと画素回路３０ｎ＋１は交互に発光を繰り返す。
【００７６】
上述したように、本実施の形態２にかかる画像表示装置では、データ線３に０電圧とデータ電圧ＶＤ２とが交互に印加されることを利用し、黒表示が終了し発光工程が開始するまでの期間、データ線３に０電圧が印加されるタイミングに合わせて閾値電圧検出工程を行う。このため、発光時間を短縮することなく白表示を行う画素回路の閾値電圧を検出することができる。したがって、リフレッシュレートの最適値の保持とドライバー素子の閾値電圧の変動の補償が可能となる。
【００７７】
また、データ線３とＴＦＴ４ｎとは基準電圧書き込み手段Ａ１として機能するため、実施の形態１にかかる画像表示装置が有するＴＦＴ１３を別個に備える必要がなく、画素回路に備えるＴＦＴの個数を減らすことができる。
【００７８】
また、図５に示すように、画素回路３０ｎと画素回路３０ｎ＋１とは電源線３２ｎを共有する。したがって、本実施の形態２にかかる画像表示装置は、４本の走査線を必要とする実施の形態１にかかる画像表示装置と比較し、各画素回路の走査線を３．５本に減少することができる。
【００７９】
また、図６の期間（１）では、図７（ａ）に示すように、黒表示を行う画素回路３０ｎ＋１ではリセット工程が行われる。リセット工程を行うのは以下の理由に基づく。すなわち、前フレームの発光工程において、有機ＥＬ素子９ｎ＋１には、順方向に電流が流れるにしたがって電荷が蓄積される。この電荷が残存したままである場合、発光工程において所定の電流が有機ＥＬ素子９ｎ＋１に流れた場合であっても、残存した電荷が電流の一部として流れることとなり、その分だけ有機ＥＬ素子９ｎ＋１中を流れる電流値が減少し、発光輝度が低下する。このため、本実施の形態２にかかる画像表示装置は、黒表示を行う画素回路３０ｎ＋１についてリセット工程を行い、発光時と逆方向の電流を流すことによって残存する電荷を消去している。したがって、画素回路３０ｎ＋１が白表示を行う際には、有機ＥＬ素子９ｎ＋１は前フレーム時に蓄積された電荷の影響を受けることなく所望の輝度で発光することができる。
【００８０】
また、閾値電圧検出工程は図６の期間（３）のほか、期間（４）にも行ってもよい。すなわち、前処理工程が終了しデータ書き込み工程が開始するまでの間であって、データ線３に０電圧が印加されている場合であれば、閾値電圧検出工程を複数回行うことが可能である。このため、閾値電圧の検出を長時間行うことが可能となり、ＴＦＴ８ｎの閾値電圧を精度よく検出することができる。
【００８１】
なお、本実施の形態２にかかる画像表示装置は、電源線３２ｎがＴＦＴ８ｎとＴＦＴ８ｎ＋１とのソース電極に接続する構造のほか、図８に示すように、電源線４２ｎが有機ＥＬ素子９ｎと有機ＥＬ素子９ｎ＋１とのアノード側に接続する構造としてもよい。この場合、電源線４２ｎには、図６に示す電源線３２ｎに印加される電圧と逆の極性を示す電圧が印加される。
【００８２】
（実施の形態３）
つぎに、実施の形態３にかかる画像表示装置について説明する。本実施の形態３にかかる画像表示装置は、第１のスイッチング手段であるＴＦＴと、隣り合う画素回路の第２のスイッチング手段であるＴＦＴとを１本のセレクト線で制御しており、使用する走査線の本数を減少させた構造を有する。
【００８３】
図９は、本実施の形態３にかかる画像表示装置の任意のｎ段目の画素回路５０ｎと、画素回路５０ｎと同一列に位置し、隣り合う行に配置されたｎ＋１段目の画素回路５０ｎ＋１との構造を示す図である。図９に示すように、画素回路５０ｎのＴＦＴ４ｎと画素回路５０ｎ＋１のＴＦＴ１０ｎ＋１とはともに、第３の走査線であるセレクト線５５ｎに接続される。したがって、セレクト線５５ｎが高レベルとなることによって、画素回路５０ｎのＴＦＴ４ｎと画素回路５０ｎ＋１のＴＦＴ１０ｎ＋１とは同じタイミングでオン状態となる。また、画素回路５０ｎのＴＦＴ１０ｎの駆動状態はセレクト線５５ｎ−１によって制御される。なお、電源線５２ｎは、実施の形態２における電源線３２ｎと同様に機能する。
【００８４】
つぎに、図１０および図１１を参照して、本実施の形態３にかかる画像表示装置の動作のうち、画素回路５０ｎが白表示を行い、画素回路５０ｎ＋１が黒表示を行う場合について説明する。
【００８５】
図１０は図９に示す画素回路５０ｎと画素回路５０ｎ＋１のタイミングチャートであり、図１１は図１０に示す画素回路５０ｎと画素回路５０ｎ＋１との動作方法の工程を示す図である。また、図１１（ａ）は図１０に示す期間（１）に対応し、図１１（ｂ）は図１０に示す期間（２）に対応し、図１１（ｃ）は図１０に示す期間（３）に対応し、図１１（ｄ）は図１０に示す期間（４）に対応し、図１１（ｅ）は図１０に示す期間（５）に対応した動作方法を示す図である。なお、図１１では、実線部は電流が流れる部分を示し、破線部は電流が流れていない部分を示す。
【００８６】
図１１（ａ）に示すように、図１０の期間（１）では、電源線５２ｎに発光時と逆の極性の電圧を印加し高レベルとすることによって、画素回路５０ｎにおいて前処理工程が行われ、画素回路５０ｎ＋１ではリセット工程が行われる。その後、セレクト線５５ｎ−１が高レベルとなり画素回路５０ｎの閾値電圧検出手段Ａ２を構成するＴＦＴ１０ｎがオン状態となった後、電源線５２ｎは０レベルになる。
【００８７】
つぎに、図１０の期間（２）では、画素回路５０ｎにおいて閾値電圧検出工程が行われる。基準電圧書き込み手段Ａ１を構成するデータ線３に０電圧が印加されるタイミングに合わせて、セレクト線５５ｎが高レベルとなる。このとき、図１１（ｂ）に示すように、画素回路５０ｎでは、ＴＦＴ４ｎがオン状態となることによって基準電圧書き込み手段Ａ１がコンデンサ６ｎに０電圧を供給し、閾値電圧検出手段Ａ２が閾値電圧検出工程を行う。そして、セレクト線５５ｎ−１が低レベルとなりＴＦＴ１０ｎがオフ状態となることによって閾値電圧検出工程は終了する。なお、セレクト線５５ｎは高レベルのままであるためＴＦＴ４ｎはオン状態を維持する。
【００８８】
つぎに、図１０の期間（３）では、画素回路５０ｎにおいてデータ書き込み工程が行われる。すなわち、図１０の期間（３）ではデータ線３の印加電圧はデータ電圧ＶＤ３に変化し、図１１（ｃ）に示すように、画素回路５０ｎではオン状態を維持するＴＦＴ４ｎを介してデータ線３からコンデンサ６ｎにデータ電圧ＶＤ３が供給される。その後、セレクト線５５ｎが低レベルとなりＴＦＴ４ｎがオフ状態となることによって、画素回路５０ｎのデータ書き込み工程は終了する。
【００８９】
その後、図１０の期間（４）ではデータ線３に０電圧が印加され、画素回路５０ｎ＋１において黒データ書き込み工程が行われる。図１１（ｄ）に示すように、画素回路５０ｎ＋１ではＴＦＴ４ｎ＋１のオン状態が維持されているため、データ線３からコンデンサ６ｎ＋１に０電圧が供給される。
【００９０】
そして、図１０の期間（５）では、電源線５２ｎが低レベルとなることによって画素回路５０ｎはＴＦＴ８ｎに電流を流し発光工程を行う。一方、画素回路５０ｎ＋１は黒表示を行う。
【００９１】
上述したように、本実施の形態３にかかる画像表示装置は、実施の形態２にかかる画像表示装置と同様の効果を奏するほか、画素回路５０ｎのＴＦＴ４ｎと画素回路５０ｎ＋１のＴＦＴ１０ｎ＋１とを単一のセレクト線５５ｎで制御することによって走査線の本数を減少させることができる。また、セレクト線５５ｎに流れる電流はＴＦＴ４ｎとＴＦＴ１０ｎ＋１との駆動状態を制御できる程度であればよいため、セレクト線５５ｎの配線幅を大きくする必要もない。したがって、本実施の形態３にかかる画像表示装置は、３．５本の走査線を必要とする実施の形態２にかかる画像表示装置と比較し、各画素回路の走査線を２．５本に減少させることができる。
【００９２】
なお、本実施の形態３にかかる画像表示装置は、図９に示すように電源線５２ｎがＴＦＴ８ｎとＴＦＴ８ｎ＋１とのソース電極に接続する構造のほか、図１２に示すように、共有する電源線６２ｎが有機ＥＬ素子９ｎと有機ＥＬ素子９ｎ＋１のアノード側に接続する構造としてもよい。この場合、電源線６２ｎには、図１０に示す電源線５２ｎに印加される電圧と逆の極性を示す電圧が印加される。
【００９３】
（実施の形態４）
つぎに、実施の形態４にかかる画像表示装置について説明する。上述した実施の形態２および実施の形態３では画素回路が発光工程を終了した後に、次に発光する画素回路において前処理工程が行われる構成としたが、実施の形態４では、画素回路において発光工程が行われている間に、次に発光する画素回路において前処理工程を行う構成としている。
【００９４】
図１３は、本実施の形態４にかかる画像表示装置の任意のｎ段目の画素回路７０ｎと、画素回路７０ｎと同一列に位置し、隣り合う行に配置されたｎ＋１段目の画素回路７０ｎ＋１との構造を示す図である。図１３に示すように、本実施の形態４にかかる画像表示装置は、画素回路ごとに、リセット線７１ｎ、電源線７２ｎ、セレクト線７５ｎをそれぞれ備える構造を有する。
【００９５】
リセット線７１ｎは画素回路７０ｎに備わるＴＦＴ１０ｎの駆動状態を制御する。また、セレクト線７５ｎは画素回路７０ｎに備わるＴＦＴ４ｎの駆動状態を制御する。
【００９６】
電源線７２ｎは、画素回路７０ｎの有機ＥＬ素子９ｎのアノード側に接続され、電源線７２ｎと画素回路７０ｎ＋１に備わる電源線７２ｎ＋１と間に電位差が生じることによって有機ＥＬ素子９ｎに所定の方向の電流が流れる。具体的には、電源線７２ｎへの印加電圧が電源線７２ｎ＋１への印加電圧よりも高い場合には、ＴＦＴ８ｎにドレイン電極からソース電極に電流が流れ有機ＥＬ素子９ｎは発光する。一方、電源線７２ｎへの印加電圧が電源線７２ｎ＋１への印加電圧よりも低い場合には、ＴＦＴ８ｎにはソース電極からドレイン電極に電流が流れ有機ＥＬ素子９ｎには電荷が蓄積される。
【００９７】
つぎに、図１４および図１５を参照して、本実施の形態４にかかる画像表示装置の動作のうち、画素回路７０ｎが白表示を行い、画素回路７０ｎ＋１が黒表示を行う場合について説明する。本実施の形態３にかかる画像表示装置では、白表示を行う画素回路が発光工程を行う間、次に発光する画素回路が前処理工程を行っている。
【００９８】
図１４は、図１３に示す画素回路７０ｎと画素回路７０ｎ＋１のタイミングチャートである。また、図１５は、画素回路７０ｎと画素回路７０ｎ＋１との動作方法の工程を示す図である。図１５（ａ）は図１４の期間（１）に対応し、図１５（ｂ）は図１４の期間（２）に対応し、図１５（ｃ）は図１４の期間（５）に対応して画素回路７０ｎと画素回路７０ｎ＋１の動作方法を示す図である。なお、図１５では、実線部は電流が流れる部分を示し、破線部は電流が流れていない部分を示す。
【００９９】
図１４および図１５（ａ）を参照して、画素回路７０ｎ＋１が発光工程を行う間、次に白表示を行う画素回路７０ｎが前処理工程を行う状態について説明する。図１４に示すように期間（１）では、画素回路７０ｎ＋１は、電源線７２ｎ＋１を高レベルとすることによってＴＦＴ８ｎ＋１のドレイン電極からソース電極に向かって電流を流し有機ＥＬ素子９ｎ＋１を発光させる発光工程を行う。その一方、画素回路７０ｎでは、電源線７２ｎは０レベルを維持するためＴＦＴ８ｎにはソース電極からドレイン電極に向かって電流が流れ、有機ＥＬ素子９ｎには発光時と逆方向の電流が流れ込む。このため、画素回路７０ｎは、有機ＥＬ素子９ｎに電荷が蓄積される前処理工程を行うこととなる。
【０１００】
その後、図１４の期間（２）では、図１５（ｂ）に示すように、画素回路７０ｎが閾値電圧検出工程を行う。なお、図１４の期間（３）と期間（４）に示すように、データ線３に０電圧が印加されるタイミングに合わせてセレクト線７５ｎとリセット線７１ｎを高レベルとすることによって、閾値電圧検出工程を複数回行うことが可能である。
【０１０１】
つぎに、図１４の期間（５）では、図１５（ｃ）に示すように、データ線３にデータ電圧ＶＤ４が印加される期間セレクト線７５ｎを高レベルに維持することによって、画素回路７０ｎがデータ書き込み工程を行う。
【０１０２】
そして、図１４の期間（６）では、画素回路７０ｎは電源線７２ｎを高レベルにすることによってＴＦＴ８ｎに電流を流し発光工程を行う。その一方、画素回路７０ｎ＋１には発光工程の際に流れる電流と逆方向の電流が流れるため、有機ＥＬ素子９ｎ＋１は発光せず黒表示を行う。また、有機ＥＬ素子９ｎ＋１に発光時と逆方向の電流が流れ込むため、画素回路７０ｎ＋１は前処理工程を行う。さらに、図１４の期間（７）では、画素回路７０ｎ＋１はＴＦＴ４ｎ＋１とＴＦＴ１０ｎ＋１とをオン状態とすることによってリセット工程を行う。ＴＦＴ１０ｎ＋１がオン状態となることによって、ＴＦＴ８ｎ＋１のゲート電極とドレイン電極とが導通し、ＴＦＴ８ｎ＋１のゲート電極に接続するコンデンサ７ｎ＋１に負の電荷が蓄積される。また、ＴＦＴ４ｎ＋１がオン状態となるため、コンデンサ６ｎ＋１にはデータ線３から０電圧が供給される。このため、前フレームから残存する電荷は消去される。
【０１０３】
上述したように、本実施の形態４にかかる画像表示装置は、画素回路の発光工程と、次に白表示を行う画素回路の前処理工程を同時に行うことができる。このため、発光時間を短縮することなく閾値電圧検出工程を行う時間を長時間確保することができ、閾値電圧の検出を精度よく行うことができる。したがって、リフレッシュレートの最適値の保持と、閾値電圧の変動の精度の高い補償を可能とし、長期に渡って高品位の画像表示を可能とする画像表示装置を実現することができる。
【０１０４】
また、黒表示を行う画素回路７０ｎ＋１は、リセット工程を行うことによって、コンデンサ６ｎ＋１とコンデンサ７ｎ＋１とに前フレームから残存する電荷を消去することができる。このため、白表示を行う画素回路の有機ＥＬ素子は、前フレームの影響を受けることなく所望の輝度で発光することができる。
【０１０５】
【発明の効果】
以上説明したように、この発明によれば、基準電圧書き込み手段と閾値電圧検出手段とを備えることによって、リフレッシュレートの低下を抑制し、高品位の画像表示を行う画像表示装置を得ることができる。
【図面の簡単な説明】
【図１】実施の形態１における画素回路の構造を示した図である。
【図２】図１に示す画素回路のタイミングチャートである。
【図３】図３（ａ）〜（ｄ）は、図１に示す画素回路の動作方法の工程を示す図である。
【図４】実施の形態１における画素回路の構造の他の例を示した図である。
【図５】本実施の形態２にかかる画像表示装置の任意のｎ段目の画素回路と、ｎ段目の画素回路と同一列に位置し、隣り合う行に配置されたｎ＋１段目の画素回路の構造を示した図である。
【図６】図５に示す画素回路のタイミングチャートである。
【図７】図５に示す画素回路の動作方法の工程を示す図である。
【図８】実施の形態２における画素回路の構造の他の例を示した図である。
【図９】本実施の形態３にかかる画像表示装置の任意のｎ段目の画素回路と、ｎ段目の画素回路と同一列に位置し、隣り合う行に配置されたｎ＋１段目の画素回路の構造を示した図である。
【図１０】図９に示す画素回路のタイミングチャートである。
【図１１】図９に示す画素回路の動作方法の工程を示す図である。
【図１２】実施の形態３における画素回路の構造の他の例を示した図である。
【図１３】本実施の形態４にかかる画像表示装置の任意のｎ段目の画素回路と、ｎ段目の画素回路と同一列に位置し、隣り合う行に配置されたｎ＋１段目の画素回路の構造を示した図である。
【図１４】図１３に示す画素回路のタイミングチャートである。
【図１５】図１３に示す画素回路の動作方法の工程を示す図である。
【図１６】従来技術における画素回路の構造を示した図である。
【図１７】図１６に示す画素回路の動作方法の工程を示す図である。
【符号の説明】
Ａ１    基準電圧書き込み手段
Ａ２    閾値電圧検出手段
１、２１    画素回路
３    データ線
４、４ｎ、４ｎ＋１    ＴＦＴ
５    セレクト線
６、６ｎ、６ｎ＋１    コンデンサ
７、７ｎ、７ｎ＋１    コンデンサ
８、８ｎ、８ｎ＋１    ＴＦＴ
９、９ｎ、９ｎ＋１    有機ＥＬ素子
１０、１０ｎ、１０ｎ＋１    ＴＦＴ
１１、３１ｎ、３１ｎ＋１、７１ｎ、７１ｎ＋１、    リセット線
１２、２２    電源線
１３    ＴＦＴ
３２ｎ、４２ｎ、５２ｎ、６２ｎ    電源線
７２ｎ、７２ｎ＋１、７２ｎ＋２    電源線
３０ｎ、４０ｎ、５０ｎ、６０ｎ、７０ｎ    画素回路
３０ｎ＋１、４０ｎ＋１、５０ｎ＋１、６０ｎ＋１、７０ｎ＋１    画素回路
３５ｎ、３５ｎ＋１、５５ｎ−１、５５ｎ、５５ｎ＋１    セレクト線
７５ｎ、７５ｎ＋１    セレクト線
３１０    データ線
３２０    セレクト線
３３０    リセット線
３４０    マージ線
３５０、３５５    コンデンサ
３６０、３６５、３７０、３７５    ＴＦＴ
３８０    有機ＥＬ素子
【図１】
2004341359.tif 000005
【図２】
2004341359.tif 000006
【図３】
2004341359.tif 000007
【図４】
2004341359.tif 000008
【図５】
2004341359.tif 000009
【図６】
2004341359.tif 000010
【図７】
2004341359.tif 000011
【図８】
2004341359.tif 000012
【図９】
2004341359.tif 000013
【図１０】
2004341359.tif 000014
【図１１】
2004341359.tif 000015
【図１２】
2004341359.tif 000016
【図１３】
2004341359.tif 000017
【図１４】
2004341359.tif 000018
【図１５】
2004341359.tif 000019
【図１６】
2004341359.tif 000020
【図１７】
2004341359.tif 000021