(57)【要約】【課題】半導体製造プロセスの温度でも組成が安定しており、電気的特性が向上された良質なニッケルシリサイドを形成できるニッケル−シリコン系化合物の形成方法を提供する。【解決手段】Ｓｉ（１ ０ ０）基板２上にＮｉ膜１を形成した後、Ｎｉ膜１およびＳｉ基板２を約０℃から約３００℃まで急速に一気に加熱する。続けて、Ｎｉ膜１が形成されたＳｉ基板２の温度を約１０秒間かけて約５０℃上昇させた後、約３０秒間温度を保持する段階的な加熱工程を、１０回繰り返す。Ｎｉ膜１およびＳｉ基板２の温度を約８００℃まで上昇させた後、Ｎｉ膜１およびＳｉ基板２の温度を、約３００℃〜約８００℃までの段階的かつ階段状の加熱工程に掛かった時間と略同じ時間、約８００℃に保持する。この後、Ｎｉ膜１およびＳｉ基板２を約８００℃から約０℃まで急速に、かつ、一気に冷却する。【選択図】　　　図１
2004128493.tif 000002
【特許請求の範囲】
【請求項１】
　シリコン単体およびシリコンを含む化合物のうちの少なくとも一方の上にニッケルを設ける工程と、
　前記ニッケルを、前記シリコン単体および前記シリコンを含む化合物のうちの少なくとも一方とともに段階的に加熱する工程と、
　を含むことを特徴とするニッケル−シリコン系化合物の形成方法。
【請求項２】
　前記ニッケルが、前記シリコン単体および前記シリコンを含む化合物のうちの少なくとも一方とともに相変化する温度範囲では、この温度範囲ごとに前記段階的な加熱を１つの段階にまとめて行うことを特徴とする請求項１に記載のニッケル−シリコン系化合物の形成方法。
【請求項３】
　前記ニッケルと、前記シリコン単体および前記シリコンを含む化合物のうちの少なくとも一方とからなる化合物の抵抗値が変化する温度範囲では、この温度範囲ごとに前記段階的な加熱を１つの段階にまとめて行うことを特徴とする請求項１または２に記載のニッケル−シリコン系化合物の形成方法。
【請求項４】
　前記段階的な加熱工程は、前記ニッケルを、前記シリコン単体および前記シリコンを含む化合物のうちの少なくとも一方とともに温度Ｔ0から温度Ｔ1まで加熱した後、時間Ｓ1かけて温度を微小温度ΔＴ上昇させるとともに、その温度を時間Ｓ2間保持する工程を複数回繰り返すことにより、前記ニッケルを、前記シリコン単体および前記シリコンを含む化合物のうちの少なくとも一方とともに前記温度Ｔ0から前記温度Ｔ2まで段階的に加熱することを特徴とする請求項１〜３のうちのいずれかに記載のニッケル−シリコン系化合物の形成方法。
【請求項５】
　前記段階的な加熱工程において、前記時間Ｓ1は前記時間Ｓ2よりも短いことを特徴とする請求項４に記載のニッケル−シリコン系化合物の形成方法。
【請求項６】
　前記段階的な加熱工程において、前記微小温度ΔＴは前記温度Ｔ1と前記温度Ｔ0との温度差よりも小さいことを特徴とする請求項４または５に記載のニッケル−シリコン系化合物の形成方法。
【請求項７】
　前記ニッケルを、前記シリコン単体および前記シリコンを含む化合物のうちの少なくとも一方とともに前記温度Ｔ2まで段階的に加熱した後、前記温度Ｔ2を前記段階的な加熱工程に掛かる時間と略同じ時間保持することを特徴とする請求項４〜６のうちのいずれかに記載のニッケル−シリコン系化合物の形成方法。
【請求項８】
　前記ニッケルを、前記シリコン単体および前記シリコンを含む化合物のうちの少なくとも一方とともに前記温度Ｔ2まで段階的に加熱し、前記温度Ｔ2を前記段階的な加熱工程に掛かる時間と略同じ時間保持した後、前記温度Ｔ0まで冷却することを特徴とする請求項４〜７のうちのいずれかに記載のニッケル−シリコン系化合物の形成方法。
【請求項９】
　前記段階的な加熱工程において、前記温度Ｔ1は４５０℃未満であるとともに、前記温度Ｔ2は４５０℃以上かつ９００℃未満であることを特徴とする請求項４〜８のうちのいずれかに記載のニッケル−シリコン系化合物の形成方法。
【請求項１０】
　前記ニッケルが、前記シリコン単体および前記シリコンを含む化合物のうちの少なくとも一方とともに相変化する温度範囲では、時間Ｓ1かけて温度を微小温度ΔＴ上昇させるとともにその温度を時間Ｓ2間保持する工程を複数回繰り返す加熱工程を、前記相変化の種類ごとに１つの段階にまとめて行うことを特徴とする請求項４〜９のうちのいずれかに記載のニッケル−シリコン系化合物の形成方法。
【請求項１１】
　前記ニッケルと、前記シリコン単体および前記シリコンを含む化合物のうちの少なくとも一方とからなる化合物の抵抗値が変化する温度範囲では、時間Ｓ1かけて温度を微小温度ΔＴ上昇させるとともにその温度を時間Ｓ2間保持する工程を複数回繰り返す加熱工程を、前記温度範囲ごとに１つの段階にまとめて行うことを特徴とする請求項４〜１０のうちのいずれかに記載のニッケル−シリコン系化合物の形成方法。
【請求項１２】
　前記シリコンを含む化合物は、シリコンゲルマニウムであることを特徴とする請求項１〜１１のうちのいずれかに記載のニッケル−シリコン系化合物の形成方法。
【請求項１３】
　前記シリコン単体および前記シリコンを含む化合物のうちの少なくとも一方の上に、ニッケルモノシリサイドを形成することを特徴とする請求項１〜１２のうちのいずれかに記載のニッケル−シリコン系化合物の形成方法。
【請求項１４】
　請求項１〜１３のうちのいずれかに記載のニッケル−シリコン系化合物の形成方法により、シリコン単体およびシリコンを含む化合物のうちの少なくとも一方を備える半導体素子にニッケル−シリコン系化合物を設けることを特徴とする半導体装置の製造方法。
【請求項１５】
　前記半導体素子をトランジスタとするとともに、このトランジスタのソース、ドレイン、およびゲートのうちの少なくとも一箇所に前記ニッケル−シリコン系化合物を設けることを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
　前記ニッケル−シリコン系化合物としてニッケルモノシリサイドを設けることを特徴とする請求項１４または１５に記載の半導体装置の製造方法。
【請求項１７】
　請求項１〜１１のうちのいずれかに記載のニッケル−シリコン系化合物の形成方法により形成されたニッケル−シリコン系化合物が、シリコン単体およびシリコンを含む化合物のうちの少なくとも一方により形成されている箇所に設けられた半導体素子を具備することを特徴とする半導体装置。
【請求項１８】
　前記半導体素子はトランジスタであるとともに、シリコン単体およびシリコンを含む化合物のうちの少なくとも一方により形成されている前記箇所は、前記トランジスタのソース、ドレイン、およびゲートのうちの少なくとも一箇所であることを特徴とする請求項１７に記載の半導体装置。
【請求項１９】
　前記ニッケル−シリコン系化合物としてニッケルモノシリサイドが設けられていることを特徴とする請求項１７または１８に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、半導体装置の電気的特性の向上を図り得る技術に係り、特にトランジスタの電気的性質の向上を図り得るニッケル−シリコン系化合物の形成方法、半導体装置の製造方法、および半導体装置に関する。
【背景技術】
【０００２】
　近年、トランジスタをはじめとする各種半導体素子の微細化や高集積化により、ＬＳＩをはじめとする各種半導体装置は大きく発展してきた。この要因の一つとして、例えばトランジスタの微細化に伴ってトランジスタのオン抵抗が減少して、小さなトランジスタで大量の電流を流すことができるようになったことが挙げられる。ところが、トランジスタのオン抵抗が減少するのに伴ってトランジスタの主要部であるソース、ドレイン、およびゲートなどの寄生抵抗も無視し得なくなった。そして、例えばソース、ドレイン、およびゲートでの寄生抵抗を下げるために、金属とシリコンの化合物であるシリサイドあるいはサリサイドと呼ばれる化合物が使用され始めた。例えばシリサイドの材料としては、一般にはチタン（Ｔｉ）やタングステン（Ｗ）、あるいはコバルト（Ｃｏ）などが用いられている。
【０００３】
　しかしながら、トランジスタのゲートサイズが５０ｎｍ以下になろうとする昨今、より低抵抗なシリサイドの材料としてニッケル（Ｎｉ）が注目を集めている。例えばニッケルモノシリサイド（ＮｉＳｉ）は、Ｔｉ、Ｗ、あるいはＣｏなどのシリサイドに比べてコンタクト抵抗や比抵抗がより小さい。このため、ＮｉＳｉは将来のトランジスタの主要部を形成するシリサイドやサリサイドの材料として期待されている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
　一般的な半導体装置の製造プロセスによれば、５００℃以上の高温に耐え得るＮｉＳｉ膜を成膜することが理想的である。ところが、通常は、Ｎｉ膜をＳｉ膜上に成膜後、３５０℃付近まで一気に昇温してＮｉＳｉ膜を形成する。これは、５００℃付近まで一気に昇温してＮｉＳｉ膜を形成しようとすると、ＮｉＳｉが凝集を起こしたり、ＮｉＳｉ2に組成変化して比抵抗が高くなったりするためである。このような問題を回避するため、３５０℃付近の低温でしかＮｉＳｉ膜を形成することができなかった。このため、ＮｉＳｉ膜を形成した後、高温の熱処理を行うことができず、ＬＳＩをはじめとする各種半導体装置への実用化が阻まれていた。
【０００５】
　本発明は、以上説明したような課題を解決するためになされたものであり、その目的とするところは、半導体装置の製造プロセスにおいて課せられる温度でも組成が安定しているとともに、電気的特性が向上されている良質なニッケルシリサイドを形成できるニッケル−シリコン系化合物の形成方法を提供することにある。それとともに、良質なニッケルシリサイドを用いて半導体素子を形成して、半導体装置の電気的特性の向上を図り得る半導体装置の製造方法、および電気的特性が向上された半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
　前記課題を解決するために、本発明に係るニッケル−シリコン系化合物の形成方法は、シリコン単体およびシリコンを含む化合物のうちの少なくとも一方の上にニッケルを設ける工程と、前記ニッケルを、前記シリコン単体および前記シリコンを含む化合物のうちの少なくとも一方とともに段階的に加熱する工程と、を含むことを特徴とするものである。
【０００７】
　このニッケル−シリコン系化合物の形成方法においては、シリコン単体またはシリコンを含む化合物の上にニッケルを設けた後、ニッケルをシリコン単体またはシリコンを含む化合物とともに段階的に加熱する。この方法によって形成されたニッケル−シリコン系化合物（ニッケルシリサイド）、例えばニッケルモノシリサイド（ＮｉＳｉ）は、５００℃以上に加熱されても凝集やＮｉＳｉ2への組成変化が殆ど無い。また、この方法により形成されたＮｉＳｉは、そのシート抵抗値が例えば５０ｎｍ以下の寸法で形成される微細なトランジスタにも十分適用できる程低い。さらに、この方法により形成されたＮｉＳｉは、その表面が約５０ｎｍ以下のオーダーで形成される微細なトランジスタにも十分適用できる程、表面が略均一かつ滑らかであり、荒れがない。
【０００８】
　また、前記課題を解決するために、本発明に係る半導体装置の製造方法は、本発明に係るニッケル−シリコン系化合物の形成方法により、シリコン単体およびシリコンを含む化合物のうちの少なくとも一方を備える半導体素子にニッケル−シリコン系化合物を設けることを特徴とするものである。
【０００９】
　この半導体装置の製造方法においては、シリコン単体およびシリコンを含む化合物のうちの少なくとも一方を備える半導体素子に、本発明に係るニッケル−シリコン系化合物の形成方法によりニッケル−シリコン系化合物（ニッケルシリサイド）を設ける。すなわち、抵抗が低く良質なニッケルシリサイドを用いて半導体素子を形成して、その電気的特性の向上を図ることができる。ひいては、この半導体素子を備える半導体装置の電気的特性の向上を図ることができる。
【００１０】
　また、前記課題を解決するために、本発明に係る半導体装置は、本発明に係るニッケル−シリコン系化合物の形成方法により形成されたニッケル−シリコン系化合物が、シリコン単体およびシリコンを含む化合物のうちの少なくとも一方により形成されている箇所に設けられた半導体素子を具備することを特徴とするものである。
【００１１】
　この半導体装置においては、半導体装置が具備する半導体素子のうち、シリコン単体およびシリコンを含む化合物のうちの少なくとも一方により形成されている箇所に、本発明に係るニッケル−シリコン系化合物の形成方法により形成されたニッケル−シリコン系化合物が設けられている。すなわち、抵抗が低く良質なニッケルシリサイドを用いて半導体素子が形成されている。したがって、半導体素子は、その電気的特性が向上されている。ひいては、この半導体素子を具備する半導体装置は、その電気的特性が向上されている。
【発明の効果】
【００１２】
　本発明に係るニッケル−シリコン系化合物の形成方法によれば、形成されたニッケル−シリコン系化合物（ニッケルシリサイド：ＮｉＳｉ）は、その組成が約５００℃を超えても安定している。また、この方法により形成されるＮｉＳｉは、そのシート抵抗値が約５０ｎｍ以下の寸法で形成される微細なトランジスタにも十分適用できる程低く、かつ、その表面が均一で滑らかである。したがって、本発明に係るニッケル−シリコン系化合物の形成方法によれば、半導体装置の製造プロセスにおいて課せられる温度でも組成が安定しているとともに、電気的特性が向上されている良質なニッケルシリサイドを形成できる。
【００１３】
　また、本発明に係る半導体装置の製造方法によれば、本発明に係るニッケル−シリコン系化合物の形成方法により形成された、抵抗が低く良質なニッケルシリサイドを用いて半導体素子を形成して、その電気的特性の向上を図ることができる。したがって、本発明に係る半導体装置の製造方法によれば、良質なニッケルシリサイドを用いて半導体素子を形成して、半導体装置の電気的特性の向上を図ることができる。
【００１４】
　また、本発明に係る半導体装置によれば、半導体装置が具備する半導体素子は、本発明に係るニッケル−シリコン系化合物の形成方法により形成された抵抗が低く良質なニッケルシリサイドを用いて形成されており、その電気的特性が向上されている。したがって、本発明に係る半導体装置は、その電気的特性が向上されている。
【発明を実施するための最良の形態】
【００１５】
　以下、本発明の詳細を図面を参照しつつ説明する。
【００１６】
　（第１の実施の形態）
　先ず、本発明に係る第１実施形態を図１〜図４を参照しつつ説明する。図１は、本実施形態に係るニッケル−シリコン系化合物の形成方法の温度変化をグラフで示す図である。図２は、本実施形態に係るニッケル−シリコン系化合物の形成方法によりＳｉ基板上に形成されたＮｉＳｉ膜のシート抵抗値の温度依存性をグラフで示す図である。図３は、本実施形態に係るニッケル−シリコン系化合物の形成方法によりＳｉ基板上に形成されたＮｉＳｉ膜を示す断面図である。図４は、本実施形態に係るニッケル−シリコン系化合物の形成方法によりＳｉ基板上に形成されたＮｉＳｉ膜の表面状態を表す電子顕微鏡の写真である。
【００１７】
　本実施形態では、シリコン（Ｓｉ）基板上に、ニッケル−シリコン系化合物としてのニッケルモノシリサイド（ＮｉＳｉ）膜を形成する場合について説明する。
【００１８】
　先ず、図３に示すように、ニッケル（Ｎｉ）の膜１をｐ型シリコン基板２の上に堆積させる。本実施形態では、面指数が（１ ０ ０）のＳｉ基板（シリコンウェーハ）２を用いる。以下、このＳｉ（１ ０ ０）基板２を単にＳｉ基板２と称することとする。Ｓｉ基板２は、Ｎｉ膜１が堆積されるのに先立って、予め薄めた弗酸（ＨＦ）によって清浄される。Ｎｉ膜１は、スパッタリング法によって、その膜厚が約３０ｎｍとなるまでＳｉ基板２上に堆積される。
【００１９】
　次に、Ｎｉ膜１が形成されたＳｉ基板２に対してシリサイド化処理を施す。このシリサイド化処理は、具体的には、Ｎｉ膜１をＳｉ単体またはＳｉを含む化合物とともに段階的に加熱することに特徴を有するものである。この段階的な加熱方法を、特にマルチステップアニーリング技術、あるいは多段階アニール法と称することとする。
【００２０】
　Ｎｉ膜１が形成されたＳｉ基板２に対して、多段階アニール法を施す。この多段階アニール法は、図示しない急速加熱処理装置（ＲＴＡシステム：Rapid Thermal Anneal System）を用いて実施する。具体的には、本実施形態の多段階アニール法は、その温度変化が図１のグラフに沿うように実行される。
【００２１】
　先ず、Ｎｉ膜１が形成されたＳｉ基板２を加熱して、Ｎｉ膜１およびＳｉ基板２の温度を、温度Ｔ0から温度Ｔ1まで昇温する。この後、Ｎｉ膜１およびＳｉ基板２を段階的に階段状に加熱する。すなわち、温度Ｔ0から温度Ｔ1まで昇温されたＮｉ膜１およびＳｉ基板２の温度を、時間Ｓ1かけて微小温度ΔＴ上昇させるとともに、その温度を時間Ｓ2間保持する工程を複数回繰り返す。これにより、Ｎｉ膜１およびＳｉ基板２を、温度Ｔ0から温度Ｔ2まで段階的に加熱する。
【００２２】
　具体的には、先ず、Ｎｉ膜１およびＳｉ基板２の温度を約０℃から約３００℃まで急速に、かつ、一気に昇温する。続けて、約３００℃まで昇温されたＮｉ膜１およびＳｉ基板２の温度を、約１０秒間かけてさらに約５０℃上昇させる。すなわち、Ｎｉ膜１およびＳｉ基板２を、約１０秒間で約３００℃から約３５０℃まで加熱する。この後、Ｎｉ膜１およびＳｉ基板２の温度を約３０秒間、約３５０℃で保持する。以後、Ｎｉ膜１およびＳｉ基板２の温度を約１０秒間かけて約５０℃上昇させた後、約３０秒間温度を保持する工程をさらに９回繰り返す。これにより、Ｎｉ膜１およびＳｉ基板２の温度を、約３００℃から約８００℃まで段階的に階段状に上昇させる。すなわち、１ステップ約４０秒間の周期からなる加熱および保温を１０回繰り返すことにより、Ｎｉ膜１およびＳｉ基板２の温度を約３００℃から約８００℃まで段階的に階段状に上昇させる。この周期をランプアップ（ramp-up）周期と称することとする。本実施形態では、合計約４００秒かけて、Ｎｉ膜１およびＳｉ基板２の温度を約３００℃から約８００℃まで段階的に階段状に上昇させる。
【００２３】
　Ｎｉ膜１およびＳｉ基板２は、それらの温度が約８００℃となるまで加熱された後、その加熱工程に掛かった時間と略同じ時間、それらの温度を約８００℃に保持される。この後、Ｎｉ膜およびＳｉ基板を冷却して、Ｎｉ膜１およびＳｉ基板２の温度を約８００℃から約０℃まで急速に、かつ、一気に降温する。本実施形態の多段階アニール法の１回の所用時間は、図１に示すように、約８００秒である。以上説明した工程により、Ｓｉ（１ ０ ０）基板２上にニッケルモノシリサイド膜（ＮｉＳｉ膜）３を形成する。
【００２４】
　本発明者らが行った実験によれば、本実施形態の多段階アニール法により形成されたＮｉＳｉ膜３は、凝集やＮｉＳｉ2への組成変化が殆ど無かった。また、本実施形態のＮｉＳｉ膜３はそのシート抵抗値を、図２に示すように、約８００℃まで最大でも約１０Ω／平方という低い値に保つことができた。これは、約５０ｎｍ以下のゲートを有する微細なトランジスタにも十分適用できる良好な値である。さらに、図４（ａ）に示すように、本実施形態のＮｉＳｉ膜３は、約８００℃までその表面を略均一で滑らかな、荒れの無い良好な状態に保つことができた。つまり、ＮｉＳｉ膜３は、約８００℃までその表面を清浄された良好な状態、いわゆる鏡面状態に保つことができた。これも、約５０ｎｍ以下のゲートを有する微細なトランジスタにも十分適用できる良好な状態である。約８００℃という温度は、一般的なＬＳＩの配線工程などのプロセス温度よりも十分に高い。
【００２５】
　したがって、本実施形態のＮｉＳｉ膜３は、例えばＭＯＳトランジスタなどの各種半導体素子、ひいては各種半導体素子を備えたＬＳＩなどの各種半導体装置への応用性が極めて高い。すなわち、本実施形態のＮｉＳｉ膜３は、その実用性が極めて高い。ただし、図４（ｂ）に示すように、約９００℃ではＮｉＳｉ膜３はその表面に凝集などが生じ、略均一で滑らかな鏡面状態に保つことができなかった。本発明者らが行った実験によれば、本実施形態の多段階アニール法により約８００℃まで加熱されて形成されたＮｉＳｉ膜３は、その後の熱処理においても約８００℃まで良質な状態を保つことができることが分かった。すなわち、本実施形態の多段階アニール法により形成されたＮｉＳｉ膜３は、その後の熱処理においても、形成される際に到達した最高温度まで良質な状態を保つことができることが分かった。
【００２６】
　また、本発明者らが行ったＸ線回折（ＸＲＤ：X-ray diffraction）法を用いた調査によれば、成膜環境を適正な状態に設定することにより、ニッケルシリサイド（ＮｉＳｉｘ）膜３の殆どすべてをニッケルモノシリサイド（ＮｉＳｉ）膜３として形成できることが分かった。さらに、本実施形態の多段階アニール法により形成されるＮｉＳｉｘ膜３の化学量論比は、段階的な加熱工程における昇温速度および温度保持時間に強く依存することが分かった。すなわち、本実施形態の多段階アニール法によれば、昇温速度および温度保持時間を適宜、適正な値に調節することにより、ＮｉＳｉ膜３を含めて、所望の膜質からなるＮｉＳｉｘ膜３を形成できる。
【００２７】
　以上説明したように、この第１実施形態によれば、一般的な半導体装置の製造プロセスにおいて課せられる、約５００℃を超える高温においても組成が安定しているとともに、電気的特性が向上できる良質なＮｉＳｉ膜３をＳｉ基板２上に形成できる。これにより、例えば約５０ｎｍ以下のサイズからなるゲートを有する微細なトランジスタをはじめとする、次世代の各種半導体素子の形成材料として、実用性が極めて高いＮｉＳｉ膜３を形成できる。ひいては、微細な半導体素子を備えるとともに、さらなる微細化、高集積化、そして高性能化が施されたＬＳＩをはじめとする、次世代の半導体装置に十分利用可能な実用性が極めて高いＮｉＳｉ膜３を形成できる。
【００２８】
　（第２の実施の形態）
　次に、本発明に係る第２実施形態を図５〜図８を参照しつつ説明する。図５は、実施形態に係るＮｉＳｉ膜の下地となるＳｉ基板上のＳｉＧｅを表す電子顕微鏡の写真である。図６は、本実施形態に係るＮｉＳｉ膜の下地となるＳｉ基板上のＳｉＧｅを示す断面図である。図７は、本実施形態に係るＮｉＳｉ膜および半導体装置のトランジスタ付近の構造を示す断面図である。図８は、本実施形態に係るＳｉＧｅ上に形成されたＮｉＳｉ膜のシート抵抗値の温度依存性をグラフで示す図である。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
【００２９】
　本実施形態では、Ｓｉ基板上に形成されたシリコンゲルマニウム（ＳｉＧｅ）の膜の上にＮｉＳｉ膜を形成する場合について説明する。具体的には、Ｓｉを含む化合物（ＳｉＧｅ）を用いてＳｉ基板の表面上に持ち上げられて形成されたトランジスタのソースおよびドレイン上に、ＮｉＳｉ膜を形成する場合について説明する。以下、本実施形態に係るニッケル−シリコン系化合物の形成方法、半導体装置の製造方法、および半導体装置を、半導体装置の製造方法の工程順に沿ってまとめて説明する。
【００３０】
　先ず、図５および図６に示すように、Ｓｉ基板１１上にシリコンゲルマニウム（ＳｉＧｅ）の膜１２を形成する。Ｓｉ基板１１は、第１実施形態と同じＳｉ（１ ０ ０）基板１１を用いる。このＳｉ基板１１の表面上には、所定のパターンからなる絶縁膜層（絶縁分離領域パターン）１３が予め酸化されて形成されているものとする。ＳｉＧｅ膜１２は、Ｓｉ基板１１上において選択的にエピタキシャル成長されて形成される。以下、詳しく説明する。
【００３１】
　ＳｉＧｅ膜１２は、具体的には、Ｓｉ2Ｈ6およびＧｅＨ4をガスソースとするＵＨＶ−ＣＶＤ法によってＳｉ基板１１上に堆積され、エピタキシャル成長される。このＵＨＶ−ＣＶＤ法は、図示しないＵＨＶ−ＣＶＤシステムを用いて実行される。このＵＨＶ−ＣＶＤシステムの到達圧力は、１０-10 Torrである。また、エピタキシャル成長を行う間の圧力は、５×１０-5 Torr未満である。ＵＨＶ−ＣＶＤシステムの成長反応器（growth chamber）は、エピタキシャル成長を行う間、液体窒素によって冷却される。ＳｉＧｅ膜１２のエピタキシャル成長は、約８００℃での熱清浄の後、約６３０℃で実行される。ＳｉＧｅ膜１２の上のゲルマニウム（Ｇｅ）の組成は、ガスソースであるＳｉ2Ｈ6およびＧｅＨ4の流量を変化させることにより制御できる。
【００３２】
　図５に、Ｓｉ基板１１上において選択的にエピタキシャル成長されたＳｉＧｅ膜（ＳｉＧｅ層）１２の断面の電子顕微鏡の像を示す。エピタキシャル成長されたＳｉＧｅ膜１２の膜厚は、約６０ｎｍであった。また、絶縁膜層（絶縁分離領域パターン）としてのＴＥＯＳ膜１３の最上部には、ＳｉＧｅ膜１２の痕跡はなかった。すなわち、ＴＥＯＳ膜１３の上では、ＳｉＧｅ膜１２はエピタキシャル成長されなかった。
【００３３】
　次に、図７に示すように、ＳｉＧｅ膜１２の上にＮｉＳｉ膜１４を形成する。ＮｉＳｉ膜１４は、Ｓｉ基板１１上において選択的にエピタキシャル成長されたＳｉＧｅ膜１２の上にＮｉ膜１５を設けた後、このＮｉ膜１５をシリサイド化することにより形成される。図７は、図６のＳｉ基板１１付近をより詳しく示した図である。以下、詳しく説明する。
【００３４】
　前述した工程により、絶縁分離領域パターン１３を有するｐ型のＳｉ（１ ０ ０）基板１１、すなわちｐ型ＳＯＩウェーハ１１の上には、膜厚が約６０ｎｍのＳｉＧｅ膜１２が形成されている。このｐ型ＳＯＩ基板１１には、酸化膜１６およびシリコンを含むソース・ドレイン領域（Ｎ+領域）１７が形成されている。それとともに、このｐ型ＳＯＩ基板１１の上には、シリコンを含むゲート１８、絶縁材からなるゲート側壁１９、および同じく絶縁材からなるゲート底壁２０などが設けられている。
【００３５】
　前述したように、ＳｉＧｅ膜１２は、ｐ型ＳＯＩ基板１１上において、ＴＥＯＳ膜（絶縁分離領域パターン）１３をはじめとする絶縁体が形成されていない領域に形成されている。具体的には、ＳｉＧｅ膜１２は、ｐ型ＳＯＩ基板１１の表層部に形成されているソース・ドレイン領域（Ｎ+領域）１７に連続して、その表面上に持ち上げられて形成されている。すなわち、ＳｉＧｅ膜１２は、ソース・ドレイン領域１７とともに、いわゆるエレベイテッド・ソース・ドレイン構造を構成している。
【００３６】
　ｐ型ＳＯＩ基板１１は、そのソース・ドレイン領域１７上にＳｉＧｅ膜１２がエピタキシャル成長された後、直ちに薄めた弗化水素酸（ＨＦ）により清浄される。続けて、ｐ型ＳＯＩ基板１１は、スパッタリング装置の反応器（チャンバー）内に導入される。この反応器内において、ｐ型ＳＯＩ基板１１の表面上に持ち上げられて形成されたＳｉＧｅ膜１２の表面上に、スパッタリング法によってＮｉ膜１５はその膜厚が約３０ｎｍとなるまで堆積される。
【００３７】
　次に、Ｎｉ膜１５が形成されたｐ型ＳＯＩ基板１１を、急速加熱処理装置（ＲＴＡシステム）の反応器内に導入する。この反応器の内部は、窒素ガスで満たされる。そして、ｐ型ＳＯＩ基板１１に対して、窒素雰囲気下においてアニール処理を施す。具体的には、第１実施形態と同様の多段階アニール法（マルチステップアニーリング法）を用いて、ｐ型ＳＯＩ基板１１に対して窒素雰囲気下において熱処理を施す。ただし、本実施形態においては、ｐ型ＳＯＩ基板１１に対する段階的な加熱を、約４００℃〜約７００℃の範囲で行う。以上説明した工程により、ＳｉＧｅ膜１２上のＮｉ膜１５をシリサイド化する。これにより、ｐ型ＳＯＩ基板１１上にＮｉＳｉ膜１４を形成する。より詳しくは、ｐ型ＳＯＩ基板１１の上方において、ｐ型ＳＯＩ基板１１の表面上に持ち上げられて形成されたＳｉＧｅ膜１２、およびゲート１８のそれぞれの表面（上面）上に、ＮｉＳｉ膜１４を選択的に形成する。これにより、半導体素子としてのＭＯＳトランジスタ２１を形成する。
【００３８】
　以後、所定の工程を経て、図７に示す所望の半導体装置２２を得る。すなわち、いわゆるエレベイテッド・ソース・ドレイン構造を構成するＳｉＧｅ膜１２およびゲート１８のそれぞれの表面（上面）上にのみ、ＮｉＳｉ膜１４が形成されたＭＯＳトランジスタ２１を具備する半導体装置２２を得る。
【００３９】
　本発明者らが行った実験によれば、本実施形態の多段階アニール法によりＳｉＧｅ膜１２上に形成されたＮｉＳｉ膜１４は、そのシート抵抗値のアニール温度依存性が図８のグラフのような傾向を示した。特に、アニール温度を７００℃未満に設定した場合、本実施形態のＮｉＳｉ膜１４はそのシート抵抗値を、最大でも約２Ω／平方という極めて低い値に保つことができた。
【００４０】
　以上説明したように、この第２実施形態によれば、第１実施形態と同様の効果を得ることができる。また、半導体装置の製造プロセスにおいて課せられる高温下においても組成が安定しており、かつ、電気的特性が大幅に向上されている、ＮｉＳｉ膜１４およびＳｉＧｅ膜１２の複合構造からなる膜をＳｉ基板１１上に形成できる。具体的には、例えばＭＯＳトランジスタとしてのＳＯＩ−ＭＯＳＦＥＴ２１内のソース・ドレイン構造を、ソース・ドレイン領域１７の表面上にＳｉＧｅ膜１２を用いて形成されたエレベイテッド・ソース・ドレイン構造に、さらに電気的特性が良質なＮｉＳｉ膜１４を加えた構造に形成することができる。この結果、ＳＯＩ−ＭＯＳＦＥＴ２１、ひいてはこのＳＯＩ−ＭＯＳＦＥＴ２１を具備する半導体装置２２の電気的特性を向上できる。
【００４１】
　このように、本実施形態のニッケル−シリコン系化合物の形成方法によれば、Ｓｉ単体１１のみならず、ＳｉＧｅをはじめとするシリコンを含む化合物１２の上にも抵抗が低く良質なニッケルシリサイド１４を形成することができる。また、本実施形態のニッケル−シリコン系化合物の形成方法を適用した本実施形態の半導体装置の製造方法によれば、抵抗が低く良質なニッケルシリサイド１４を用いて半導体素子２１を形成して、その電気的特性の向上を図ることができる。ひいては、この半導体素子２１を備える半導体装置２２の電気的特性の向上を図ることができる。したがって、本実施形態のニッケル−シリコン系化合物の形成方法を適用して製造された本実施形態の半導体装置２２は、その電気的特性が向上されている。
【００４２】
　（第３の実施の形態）
　次に、本発明に係る第３実施形態を図９〜図１５を参照しつつ説明する。図９は、本実施形態に係るニッケル−シリコン系化合物の形成方法の概念をグラフにして示す図である。図１０〜図１２は、本実施形態に係るニッケル−シリコン系化合物の形成方法に含まれる各アニーリング方法およびそれらの結果を個別にグラフにして示す図である。図１３は、図１０〜図１２に示すニッケル−シリコン系化合物の形成方法の各アニーリング方法およびそれらの結果をまとめてグラフにして示す図である。図１４は、本実施形態に係るニッケル−シリコン系化合物の形成方法の温度変化をグラフにして示す図である。図１５は、本実施形態に係るニッケル−シリコン系化合物の形成方法により形成されたＮｉＳｉ膜のシート抵抗値の温度依存性をグラフで示す図である。
【００４３】
　本実施形態では、より短時間で済むステップアニーリング法について説明する。第１および第２の各実施形態において説明したマルチステップアニーリング法によれば、９００℃弱の高温においても低抵抗のニッケルシリサイドを作ることが可能である。ただし、１プロセスに必要な時間が１０分程度であり、デバイスが受ける熱量が多くなるおそれがある。本発明者らは、そのようなサーマルバジェットのおそれを低減するために、より短い時間で、高温でも低抵抗のニッケルシリサイドを作製可能なステップアニーリング法を開発した。以下、この短時間のステップアニーリング法について詳しく説明する。
【００４４】
　第１および第２の各実施形態において説明したマルチステップアニーリング法において、各ステップには次に述べる２つの主な効果もしくは役割があると考えられる。１つは、複数回のステップで温度を小幅に上昇させるので、１回のステップで温度を大幅に上昇させる加熱方法に比べて、サンプル内部の温度差を小さく抑えることができるという効果である。もう１つは、物質の相変化が生じる温度範囲における、所定の温度上昇率でのアニーリングである。ただし、この相変化は常に生じるとは限らない。したがって、この所定の温度上昇率でのアニーリングは、物質の相変化が生じる場合に有効である。そのような相変化としては、例えばＮｉ＋ＳｉからＮｉ2ＳｉやＮｉＳｉ、あるいはＮｉＳｉ2などへの相変化などが考えられる。そして、本発明者らが行った研究によれば、この２つ目の効果がある場合には、アニーリングステップの回数を、例えば多数回から１回ないしは２回程度に減らすことができることが分かった。
【００４５】
　図９に示すように、例えば１つ目の相変化が約３００℃〜約６００℃までの温度範囲で生じるとする。この場合、約３００℃〜約６００℃までの温度範囲で行われるアニーリングステップの回数を、例えば多数回から１回に減らすことができる。同様に、別の相変化が約６００℃〜約７００℃までの温度範囲で生じるとする。この場合、約６００℃〜約７００℃までの温度範囲で行われるアニーリングステップ数を、例えば２回から１回に減らすことができる。この結果、プロセス全体のアニーリングステップの回数を、多数回から３回に減らすことができる。
【００４６】
　このように、ニッケルが、シリコン単体およびシリコンを含む化合物のうちの少なくとも一方とともに相変化する温度範囲では、この温度範囲ごとに段階的な加熱を１つの段階にまとめて行うことができる。すなわち、ニッケルが、シリコン単体およびシリコンを含む化合物のうちの少なくとも一方とともに相変化する温度範囲では、時間Ｓ1かけて温度を微小温度ΔＴ上昇させるとともにその温度を時間Ｓ2間保持する工程を複数回繰り返す加熱工程を、相変化する温度範囲ごとに１つの段階にまとめて行うことができる。この結果、実際にマルチステップアニーリング法を用いてニッケルシリサイドを作製する前に、実験などにより相変化に必要な最短の時間がどのくらいか分かれば、シリサイド化に掛かる時間を短くすることができる。すなわち、ニッケルシリサイドの作製に掛かる時間全体のうち、正味のプロセス時間（Row Process Time：ＲＰＴ）を短縮することができる。
【００４７】
　なお、図９に示す相変化は、あくまで約３００℃〜約６００℃および約６００℃〜約７００℃で相変化が起こると仮定した仮想的なものである、したがって、実際の相変化は、必ずしも図９に示すように起こるとは限らない。以下、本発明者らが行った実験について、具体例を挙げて説明する。
【００４８】
　先ず、実験を始めるに際して、図示しないニッケル膜を約２０ｎｍ堆積させたバルクＳｉをＲＴＡ装置に入れて、様々な温度でのＮｉ−Ｓｉ層の抵抗変化を観察した。これは、Ｎｉ−Ｓｉ層に抵抗変化が生じる温度で相変化が起こると考えられているためである。そして、どの温度でＮｉ−Ｓｉ層に抵抗変化があるかを確認するためにそのような実験を行った。したがって、相変化がある場合には、その相変化（抵抗値の変化）が確実に起こるように、各観察温度においてアニーリング時間を約５分間ずつ維持する設定とした。この際、１秒当たりの温度上昇率を約２００℃、約１００℃、および約５０℃の３種類に設定して実験を行った。仮に、Ｎｉ−Ｓｉ層に抵抗変化が生じる温度で相変化が起こる場合、ニッケルと、シリコン単体および前記シリコンを含む化合物のうちの少なくとも一方とからなる化合物に対する段階的な加熱を、化合物の抵抗値が変化する温度範囲ごとに１つの段階にまとめて行うことができる。すなわち、Ｎｉ−Ｓｉ層に抵抗変化が生じる温度で相変化が起こる場合、ニッケルと、シリコン単体および前記シリコンを含む化合物のうちの少なくとも一方とからなる化合物に対して、時間Ｓ1かけて温度を微小温度ΔＴ上昇させるとともにその温度を時間Ｓ2間保持する工程を複数回繰り返す加熱工程を、化合物の抵抗値が変化する温度範囲ごとに１つの段階にまとめて行うことができる。
【００４９】
　先ず、図１０（ａ）示すように、加熱を１回だけ行う１ステップアニーリング（シングルステップアニーリング）を行った。この場合、図１０（ｂ）に示すグラフによれば、Ｎｉ−Ｓｉ層に特別な抵抗の変化は観察され無かった。また、温度上昇率が約２００℃／ｓの場合と約１００℃／ｓの場合とでは、Ｎｉ−Ｓｉ層の抵抗変化に特別な差は観察され無かった。このため、以降の実験では、温度上昇率を約５０℃／ｓに設定した。
【００５０】
　次に、図１１（ａ）示すように、低温側と高温側の２種類の温度ＴL，ＴHで加熱を２回行う２ステップアニーリング（ダブルステップアニーリング）を行い、Ｎｉ−Ｓｉ層に抵抗変化が観察されるか否かを実験した。
【００５１】
　この２ステップアニーリング法では、例えば低温側の温度ＴLを約３００℃に設定する場合、次に述べるようにサンプル（Ｎｉ−Ｓｉ層）の温度を変化させる。先ず、Ｎｉ−Ｓｉ層の温度を、約５０℃／ｓの温度上昇率で例えば約２０℃から約３００℃まで上昇させる。続けて、Ｎｉ−Ｓｉ層の温度を約３００℃のまま約５分間維持する。次に、Ｎｉ−Ｓｉ層の温度を、同じく約５０℃／ｓの温度上昇率で約３００℃から所望の高温側の温度ＴHまで上昇させる。続けて、Ｎｉ−Ｓｉ層の温度を、ＴHのまま約５分間維持する。その後、Ｎｉ−Ｓｉ層の温度を、約５０℃／ｓの温度下降率でＴHから約２０℃まで下げる。
【００５２】
　図１１（ｂ）に、そのような温度プロファイルにより２ステップアニーリング法を行った実験結果を示す。図１１（ｂ）に示すグラフによれば、ＴLを約３００℃に、またＴHを約７００℃に設定した場合、Ｎｉ−Ｓｉ層に抵抗の変化が観察された。同様に、ＴLを約４００℃に、またＴHを約６００℃に設定した場合にも、Ｎｉ−Ｓｉ層に抵抗の変化が観察された。これらの実験結果に基づいて、Ｎｉ−Ｓｉ層に２ステップアニーリング法を施してＮｉ−Ｓｉ層の温度を約３００℃および約７００℃の各温度で略一定に維持するステップ（dwell time）を行った後、さらにＮｉ−Ｓｉ層の温度を約７００℃より高い温度ＴMAXまで上昇させて維持する３ステップアニーリング（トリプルステップアニーリング）を行うこととした。同様に、Ｎｉ−Ｓｉ層に２ステップアニーリング法を施してＮｉ−Ｓｉ層の温度を約４００℃および約６００℃の各温度で略一定に維持するステップを行った後、さらにＮｉ−Ｓｉ層の温度を約６００℃より高い温度ＴMAXまで上昇させて維持する３ステップアニーリングを行うこととした。
【００５３】
　図１２（ａ）に、３ステップアニーリングの概念をグラフにして示す。本発明者らは、dwell timeを例えば約５分、約３０秒、あるいは約１０秒など、適宜、適正な値に設定しつつ３ステップアニーリングの実験を行った。この結果、ＴLおよびＴHをそれぞれ約３００℃および約７００℃に設定した場合には、Ｎｉ−Ｓｉ層に特に低い抵抗は観察されなかった。これに対して、ＴLおよびＴHをそれぞれ約４００℃および約６００℃に設定した場合には、Ｎｉ−Ｓｉ層には約７００℃まで低い抵抗が観察された。また、dwell timeを約１０秒に設定した場合にも、Ｎｉ−Ｓｉ層に低い抵抗が観察されたので、dwell timeは約１０秒に設定した。このような温度プロファイルにより３ステップアニーリング法を行った実験結果を、図１２（ｂ）に示す。
【００５４】
　図１３に、以上説明した３種類のステップアニーリング法による実験結果を、整理してまとめて示す。図１３に示すように、例えばサンプルを約５００℃程度の比較的低い温度までアニーリングする場合には、サンプルの温度を１つのステップで約５００℃まで上げて約１０秒間維持した後、下げる、１ステップアニーリング法を行う。また、例えばサンプルを約６００℃程度までアニーリングする場合には、サンプルの温度を約４００℃まで上げて約１０秒間維持し、続けて約６００℃まで上げて約１０秒間維持した後、一気に下げる、２ステップアニーリング法を行う。さらに、例えばサンプルを約７００℃程度までアニーリングする場合には、サンプルの温度を約４００℃まで上げて約１０秒間維持し、続けて約６００℃まで上げて約１０秒間維持し、さらに続けて約７００℃まで上げて約１０秒間維持した後、一気に下げる、３ステップアニーリング法を行う。このように、サンプルのアニーリング温度に応じて３種類のステップアニーリング法を使い分けることにより、例えば約７００℃の高い温度まで低い抵抗を保持できるニッケルシリサイドを、十分短い時間で作製できる。
【００５５】
　図１３に示すような温度プロファイルからなる３種類のステップアニーリング法では、アニーリング温度を約５００℃以下、約６００℃付近、そして約７００℃以上の３つの温度範囲に大別することができる。そして、約４００℃および約６００℃の２つの温度が特別なアニーリング温度となる。したがって、このようなアニーリング方法を、以下の説明においてＳＴＡ（Specific Temperature Annealing）と称することとする。
【００５６】
　また、本実施形態においても約７００℃以上の高温で低い抵抗を保持できるニッケルのシリサイド化を可能にするため、約７００℃以上でのアニーリングについては第１および第２実施形態と同様のステップアニーリング法を用いる設定とした。すなわち、約７００℃以上では、サンプルの温度を約１０秒間のアニーリング時間で約５０℃上げるとともに、そのサンプルの温度を約１０秒間保持する加熱工程を繰り返すアニーリング方法を用いる。具体的には、サンプルに約７００℃からのステップアニーリングを行う場合、先ずサンプルの温度を約１０秒間で約７００℃から約７５０℃まで上げてアニーリングを行う。続けて、そのサンプルの温度を約７５０℃のまま約１０秒間保持してアニーリングを行う。次に、サンプルの温度を約１０秒間で約７５０℃から約８００℃まで上げてアニーリングを行う。続けて、そのサンプルの温度を約８００℃のまま約１０秒間保持してアニーリングを行う。そして、このような約７００℃から約８００℃までのマルチステップアニーリングを行った後、約１秒間当たり約５０℃の温度下降率で、サンプルの温度を約８００℃から約２０℃まで一気に下げる。これにより、ＳＴＡおよびマルチステップアニーリングからなる、本実験のアニーリング工程を終了とする。
【００５７】
　このように、本実験では、約７００℃まではＳＴＡによりニッケルをシリサイド化するとともに、約７００℃以上ではマルチステップアニーリング法によりニッケルをシリサイド化する。これにより、約７００℃以上の高温においても、低い抵抗を有するニッケルシリサイドの作製を可能にする。
【００５８】
　図１４に、以上説明した本実験のアニーリング工程の温度プロファイルをグラフにして示す。前述した第１実施形態のマルチステップアニーリング工程では、Ｓｉ基板上に設けられたＮｉ膜を約０℃から約９００℃まで加熱した後、約０℃まで冷却するまで、図１のグラフに示すように約１４分以上掛かっている。これに対して、ＳＴＡおよびマルチステップアニーリングからなる本実験のアニーリング工程では、バルクＳｉ上に設けられたＮｉ膜を約２０℃から約９００℃まで加熱した後、約２０℃まで冷却するまで、図１４のグラフに示すように約２分２０秒しか掛かっておらず極めて短い。このように、本実験のアニーリング工程は、第１実施形態のマルチステップアニーリング工程に比べて、アニーリング工程に掛かる時間を約１／６に短縮することができる。すなわち、ＳＴＡおよびマルチステップアニーリングからなる本実験のアニーリング工程は、単純なマルチステップアニーリング工程に比べて約６倍早い。
【００５９】
　図１５に、以上説明したＳＴＡおよびマルチステップアニーリングからなる複合アニーリング法を用いて、実際にＮｉ層およびＮｉ層にシリサイド化を行った結果をグラフにして示す。この図１５に示すグラフから明らかなように、本実施形態の複合アニーリング法によれば、第１実施形態のマルチステップアニーリング法を用いた場合と同程度の低いシート抵抗値を、約８５０℃まで得ることができることが分かる。すなわち、本実施形態の複合アニーリング法は、より短い時間でニッケルのシリサイド化が可能な新しいアニーリング方法であることが確認された。なお、図１５中約９００℃付近の２つのデータ・サンプリング点には、ニッケルシリサイドのシート抵抗値を低く抑えることができなかったことを明らかにするために、エラーバー（error bar）を付して示してある。
【００６０】
　以上説明したように、この第３実施形態によれば、第１および第２実施形態と同様の効果を得ることができる。また、ＳＴＡおよびマルチステップアニーリングからなる本実施形態の複合アニーリング法によれば、第１および第２の各実施形態のマルチステップアニーリング法を用いた場合に比べて、約１０Ω／平方程度の低いシート抵抗値を約９００℃程度の高温まで保持できるニッケルシリサイドを、極めて短時間で得ることができる。
【００６１】
　なお、本発明に係るニッケル−シリコン系化合物の形成方法、半導体装置の製造方法、および半導体装置は、前述した第１〜第３の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。
【００６２】
　例えば、マルチステップアニール法、ＳＴＡ、およびの開始温度や、その昇温工程および温度保持工程に掛かる時間、周期、ならびにＳＴＡおよびマルチステップアニーリングからなる複合アニーリング法において、ステップ数、あるいはその後の保温工程や冷却工程に掛かる時間などは、前述した第１〜第３の各実施形態において用いた値には限られない。それらの設定値は、所望の膜質を有するＮｉＳｉ膜を作製できるように、適宜、適正な値に設定して構わない。これにより、所望の膜質を有するＮｉＳｉ膜を形成することができる。
【００６３】
　また、ＮｉＳｉ膜の下地は、Ｓｉ基板やＳｉＧｅ膜には限られない。Ｓｉを含んでいる物質であればよい。さらに、形成されるＮｉＳｉ膜の膜厚や、その下地となるシリコン単体あるいはシリコンを含む化合物からなる膜の厚さなどは、所望する半導体素子や半導体装置の電気的性能、あるいは成膜条件などに応じて、適宜、適正な大きさに設定可能である。
【図面の簡単な説明】
【００６４】
【図１】第１実施形態に係るニッケル−シリコン系化合物の形成方法の温度変化をグラフにして示す図。
【図２】第１実施形態に係るニッケル−シリコン系化合物の形成方法によりＳｉ基板上に形成されたＮｉＳｉ膜のシート抵抗値の温度依存性をグラフにして示す図。
【図３】第１実施形態に係るニッケル−シリコン系化合物の形成方法によりＳｉ基板上に形成されたＮｉＳｉ膜を示す断面図。
【図４】第１実施形態に係るニッケル−シリコン系化合物の形成方法によりＳｉ基板上に形成されたＮｉＳｉ膜の表面状態を表す電子顕微鏡の写真。
【図５】第２実施形態に係るＮｉＳｉ膜の下地となるＳｉ基板上のＳｉＧｅを表す電子顕微鏡の写真。
【図６】第２実施形態に係るＮｉＳｉ膜の下地となるＳｉ基板上のＳｉＧｅを示す断面図。
【図７】第２実施形態に係るＮｉＳｉ膜および半導体装置のトランジスタ付近の構造を示す断面図。
【図８】第２実施形態に係るＳｉＧｅ上に形成されたＮｉＳｉ膜のシート抵抗値の温度依存性をグラフにして示す図。
【図９】第３実施形態に係るニッケル−シリコン系化合物の形成方法の概念をグラフにして示す図。
【図１０】第３実施形態に係るニッケル−シリコン系化合物の形成方法に含まれる一つのアニーリング方法およびその結果をグラフにして示す図。
【図１１】第３実施形態に係るニッケル−シリコン系化合物の形成方法に含まれる他のアニーリング方法およびその結果をグラフにして示す図。
【図１２】第３実施形態に係るニッケル−シリコン系化合物の形成方法に含まれるさらに他のアニーリング方法およびその結果をグラフにして示す図。
【図１３】図１０〜図１２に示すニッケル−シリコン系化合物の形成方法の各アニーリング方法およびその結果をまとめてグラフにして示す図。
【図１４】第３実施形態に係るニッケル−シリコン系化合物の形成方法の温度変化をグラフにして示す図。
【図１５】第３実施形態に係るニッケル−シリコン系化合物の形成方法により形成されたＮｉＳｉ膜のシート抵抗値の温度依存性をグラフで示す図。
【符号の説明】
【００６５】
１，１５…Ｎｉ膜、２，１１…ｐ型Ｓｉ（１ ０ ０）基板（Ｓｉ単体、Ｓｉを含む化合物）、３，１４…ＮｉＳｉ膜（ＮｉＳｉｘ膜、ニッケルシリサイド、ニッケル−シリコン系化合物）、１２…ＳｉＧｅ膜（エレベイテッド・ソース・ドレイン、Ｓｉを含む化合物）、１３…ＴＥＯＳ膜（絶縁分離領域パターン、絶縁膜層）、１７…ソース・ドレイン領域（Ｎ+領域、Ｓｉ単体およびＳｉを含む化合物の少なくとも一方により形成されている箇所）、１８…ゲート（Ｓｉ単体およびＳｉを含む化合物の少なくとも一方により形成されている箇所）、２１…ＭＯＳトランジスタ（半導体素子）、２２…半導体装置
【図１】
2004128493.tif 000003
【図２】
2004128493.tif 000004
【図３】
2004128493.tif 000005
【図４】
2004128493.tif 000006
【図５】
2004128493.tif 000007
【図６】
2004128493.tif 000008
【図７】
2004128493.tif 000009
【図８】
2004128493.tif 000010
【図９】
2004128493.tif 000011
【図１０】
2004128493.tif 000012
【図１１】
2004128493.tif 000013
【図１２】
2004128493.tif 000014
【図１３】
2004128493.tif 000015
【図１４】
2004128493.tif 000016
【図１５】
2004128493.tif 000017