(57)【要約】【課題】結晶欠陥に由来するリーク電流を低減することができる半導体装置およびその製造方法を提供する。【解決手段】半導体基板１１の素子形成領域Ｒｅに設けられたＭＩＳＦＥＴと、素子形成領域Ｒｅの側方を囲むトレンチ素子分離１３とを有しており、トレンチ素子分離１３の上から、素子形成領域Ｒｅのうちトレンチ素子分離１３の近傍の部分の上までに亘って、酸素通過抑制用膜２３が設けられている。酸素通過抑制用膜２３は酸素を透過しにくいシリコン窒化膜等からなっている。これにより、半導体基板１１の素子形成領域Ｒｅの上縁部が酸化されにくくなるので、この上縁部の体積膨張が抑制され、応力を低減することができる。【選択図】　　　　図１
2004128123.tif 000002
【特許請求の範囲】
【請求項１】
素子形成領域を有する半導体層と、
上記半導体層の上記素子形成領域を囲むトレンチ素子分離と、
少なくとも上記トレンチ素子分離と上記素子形成領域との境界を覆い、上記トレンチ素子分離と上記素子形成領域との上にまたがって設けられた、酸素の通過を抑制する性質を有する被膜と
を備える半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記被膜は、上記半導体層と直接に接していることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
上記半導体層の上記素子形成領域内に設けられたソース・ドレイン領域と、
上記半導体層の上記素子形成領域の上を熱酸化することにより形成されたゲート絶縁膜と、
上記ゲート絶縁膜の上に設けられたゲート電極と
を有する素子をさらに備えることを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
上記素子は、Ｎ型ＭＩＳＦＥＴであることを特徴とする半導体装置。
【請求項５】
請求項１〜４のうちいずれか１つに記載の半導体装置において、
上記被膜は、シリコン窒化物で形成されていることを特徴とする半導体装置。
【請求項６】
請求項１〜５のうちいずれか１つに記載の半導体装置において、
上記被膜は、上記トレンチ素子分離の上を覆い、上記半導体層の隣接する２つの上記素子形成領域の上までのびていることを特徴とする半導体装置。
【請求項７】
請求項１〜５のうちいずれか１つに記載の半導体装置において、
上記トレンチ素子分離の上縁部には段差部が設けられており、
上記被膜は、上記段差部の底面の上から上記素子形成領域の上までのびていることを特徴とする半導体装置。
【請求項８】
半導体層に、素子形成領域を囲むトレンチ素子分離を形成する工程（ａ）と、
上記半導体層の上から上記トレンチ素子分離の上に亘って、酸素の通過を抑制する性質を有する被膜を形成する工程（ｂ）と、
上記被膜の一部を除去することにより、少なくとも上記トレンチ素子分離と上記半導体層の上記素子形成領域との境界の上を覆い、上記トレンチ素子分離と上記素子形成領域との上にまたがる部分被膜を形成する工程（ｃ）と
を含む半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
上記工程（ｃ）の後に、上記半導体層の上記素子形成領域の上部を熱酸化することにより、ゲート絶縁膜を形成する工程（ｄ）と、
上記ゲート絶縁膜の上に、ゲート電極を形成する工程（ｅ）と、
上記ゲート電極をマスクとして、上記素子形成領域内にソース・ドレイン領域を形成する工程（ｆ）と
をさらに含むことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項８または９に記載の半導体装置の製造方法において、
上記工程（ｂ）では、上記被膜を、シリコン窒化物で形成することを特徴とする半導体装置の製造方法。
【請求項１１】
半導体層に、素子形成領域を囲むトレンチ素子分離を形成する工程（ａ）と、
上記トレンチ素子分離と、上記素子形成領域のうち上記トレンチ素子分離に近傍する領域との上を露出させる開口部を有するマスクを形成する工程（ｂ）と、上記マスクの上に、上記開口部の側面および底面を覆い、酸素の通過を抑制する性質を有する被膜を形成する工程（ｃ）と、
上記マスクの上部と上記被膜の上部とを除去することにより、上記トレンチ素子分離と上記素子形成領域との境界の上を覆い、上記トレンチ素子分離と上記素子形成領域との上にまたがる部分被膜を形成する工程（ｄ）と、
残存する上記マスクを除去する工程（ｅ）と
を含む半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、
上記工程（ｅ）の後に、上記半導体層の上記素子形成領域の上部を熱酸化することにより、ゲート絶縁膜を形成する工程（ｆ）と、
上記ゲート絶縁膜の上に、ゲート電極を形成する工程（ｇ）と、
上記ゲート電極をマスクとして、上記素子形成領域内にソース・ドレイン領域を形成する工程（ｈ）と
をさらに含むことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１１または１２に記載の半導体装置の製造方法において、
上記工程（ａ）では、上記トレンチ素子分離の上縁部に段差部を形成し、
上記工程（ｄ）では、上記部分被膜を、上記段差部の底面の上から上記素子形成領域の上までのびるように形成することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１１〜１３のうちいずれか１つに記載の半導体装置の製造方法において、
上記工程（ｃ）では、上記被膜を、シリコン窒化物で形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特にトレンチによる素子分離構造を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体基板上の素子同士を電気的に分離する方法の１つとして、トレンチ素子分離法がある。トレンチ素子分離法とは、素子間領域に適当な深さのトレンチを掘り、そこに絶縁体を埋設することにより素子間を分離する方法である（例えば特許文献１参照）。
【０００３】
以下に、従来の半導体装置におけるトレンチ素子分離構造の製造方法について、図５（ａ）〜（ｆ）を参照しながら説明する。図５（ａ）〜（ｆ）は従来の半導体装置におけるトレンチ素子分離構造の製造工程を示す断面図である。
【０００４】
まず、図５（ａ）に示す工程で、半導体基板５１の表面を酸化して熱酸化膜５２を形成する。続いて、化学的気相成長法（ＣＶＤ）法によって、熱酸化膜５２上に半導体窒化物を堆積さることにより窒化膜５３を形成する。
【０００５】
次に、図５（ｂ）に示す工程で、フォトリソグラフィ技術により、素子分離領域に開口を有するマスク５４を窒化膜５３上に形成する。そして、マスク５４を用いて異方性エッチングを行なうことにより、窒化膜５３および熱酸化膜５２を貫通して半導体基板５１を所定の深さまでエッチングしてトレンチ５５を形成する。
【０００６】
次に、図５（ｃ）に示す工程で、マスク５４を除去した後、熱酸化法によりトレンチ５５内に露出する半導体基板５１の表面上に第１の酸化膜５６を形成する。
【０００７】
次に、図５（ｄ）に示す工程で、高密度プラズマＣＶＤ法等により、基板上にトレンチ５５を埋める第２の酸化膜５７を形成する。
【０００８】
次に、図５（ｅ）に示す工程で、ＣＭＰ法等により、第２の酸化膜５７を平坦化する。第２の酸化膜５７の平坦化は、窒化膜５３の上面が露出するまで行なわれる。
【０００９】
次に、図５（ｆ）に示す工程で、窒化膜５３と熱酸化膜５２を選択的エッチングにより除去することにより、トレンチ５５に第１の酸化膜５６および第２の酸化膜５７が埋め込まれたトレンチ素子分離５８を形成する。なお、熱酸化膜５２を除去するときには、第２の酸化膜５７の上部も同様に除去される。特に、第２の酸化膜５７のうちの上縁部は除去されやすいので段差部５９が形成される。
【００１０】
【特許文献１】
特開弊１１−２６５７１号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、上述のトレンチ素子分離構造を有する従来の半導体装置においては以下のような不具合が生じていた。
【００１２】
従来の半導体装置は、トレンチ素子分離５８を形成した後に、ゲート絶縁膜を形成するための熱酸化工程や不純物イオン注入後の熱拡散等の熱処理工程などを経て形成される。このような工程においては、半導体基板のうちトレンチ素子分離構造の上端部と接する部分において酸化が進行してしまう。
【００１３】
図６は、従来の半導体装置において、ゲート絶縁膜６０を形成するために半導体基板の上部を熱酸化する工程を示す断面図である。図６に示すように、半導体基板５１の素子形成領域の上端部には、上方だけでなくトレンチ素子分離５８のほうからも酸素が供給されるので過剰酸化領域６１が成長してしまう。過剰酸化領域６１が成長すると、その部分の体積が膨張して応力が発生するので、半導体基板には結晶欠陥が生じやすくなる。そのため、結晶欠陥を介してリーク電流が流れやすくなり、素子分離能が低下するおそれが生じる。
【００１４】
また、半導体基板５１の素子形成領域に形成される素子がＮ型ＭＩＳＦＥＴである場合には、過剰酸化領域から及ぼされる応力により電子の移動度が低下するため、トランジスタの駆動力が低下するという問題も生じていた。
【００１５】
本発明は、トレンチ素子分離から素子形成領域に及ぼされる応力を抑制することにより、結晶欠陥に由来するリーク電流を低減することができる半導体装置およびその製造方法の提供を目的とする。
【００１６】
また、Ｎ型ＭＩＳＦＥＴにおいては、駆動力の低下を防止することにより、高信頼・高性能な半導体装置の提供を目的とする。
【００１７】
【課題を解決するための手段】
本発明の半導体装置は、素子形成領域を有する半導体層と、上記半導体層の上記素子形成領域を囲むトレンチ素子分離と、少なくとも上記トレンチ素子分離と上記素子形成領域との境界を覆い、上記トレンチ素子分離と上記素子形成領域との上にまたがって設けられた、酸素の通過を抑制する性質を有する被膜とを備える。
【００１８】
これにより、半導体層の素子形成領域の上縁部は、酸化されにくくなり、上記上縁部の体積の膨張が起こりにくくなる。そのため、応力の発生を抑制することができ、リーク電流の発生を抑制することができる。
【００１９】
上記被膜は、上記半導体層と直接に接していることにより、半導体装置の製造工程において半導体層の上縁部の酸化が抑制される。
【００２０】
上記半導体層の上記素子形成領域内に設けられたソース・ドレイン領域と、上記半導体層の上記素子形成領域の上を熱酸化することにより形成されたゲート絶縁膜と、上記ゲート絶縁膜の上に設けられたゲート電極とを有する素子をさらに備える場合には、ゲート絶縁膜を形成するために半導体層の熱酸化を行っても、素子形成領域の上縁部の酸化を抑制することができる。
【００２１】
上記素子は、Ｎ型ＭＩＳＦＥＴである場合には、応力の発生を抑制することで電子の移動度が向上するので、駆動力を向上させることができる。
【００２２】
上記被膜は、シリコン窒化物で形成されていることが好ましい。
【００２３】
上記被膜は、上記トレンチ素子分離の上を覆い、上記半導体層の隣接する２つの上記素子形成領域の上までのびていてもよい。
【００２４】
上記トレンチ素子分離の上縁部には段差部が設けられており、上記被膜は、上記段差部の底面の上から上記素子形成領域の上までのびていることにより、基板の表面をより平坦化することができる。
【００２５】
本発明の第１の半導体装置の製造方法は、半導体層に、素子形成領域を囲むトレンチ素子分離を形成する工程（ａ）と、上記半導体層の上から上記トレンチ素子分離の上に亘って、酸素の通過を抑制する性質を有する被膜を形成する工程（ｂ）と、上記被膜の一部を除去することにより、少なくとも上記トレンチ素子分離と上記半導体層の上記素子形成領域との境界の上を覆い、上記トレンチ素子分離と上記素子形成領域との上にまたがる部分被膜を形成する工程（ｃ）とを含む。
【００２６】
これにより、工程（ｃ）の後には、半導体層の素子形成領域の上縁部が酸化されにくくなり、上記上縁部の体積の膨張が起こりにくくなる。これにより、応力の発生を抑制することができるので、リーク電流の発生しにくい半導体装置を製造することができる。
【００２７】
上記工程（ｃ）の後に、上記半導体層の上記素子形成領域の上部を熱酸化することにより、ゲート絶縁膜を形成する工程（ｄ）と、上記ゲート絶縁膜の上に、ゲート電極を形成する工程（ｅ）と、上記ゲート電極をマスクとして、上記素子形成領域内にソース・ドレイン領域を形成する工程（ｆ）とをさらに含む場合には、工程（ｅ）では、素子形成領域の上縁部が部分被膜により覆われているので、上記上縁部の酸化を抑制することができる。
【００２８】
上記工程（ｂ）では、上記被膜を、シリコン窒化物で形成することが好ましい。
【００２９】
本発明の第２の半導体装置は、半導体層に、素子形成領域を囲むトレンチ素子分離を形成する工程（ａ）と、上記トレンチ素子分離と、上記素子形成領域のうち上記トレンチ素子分離に近傍する領域との上を露出させる開口部を有するマスクを形成する工程（ｂ）と、上記マスクの上に、上記開口部の側面および底面を覆い、酸素の通過を抑制する性質を有する被膜を形成する工程（ｃ）と、上記マスクの上部と上記被膜の上部とを除去することにより、上記トレンチ素子分離と上記半導体層の上記素子形成領域との境界の上を覆い、上記トレンチ素子分離と上記素子形成領域との上にまたがる部分被膜を形成する工程（ｄ）と、残存する上記マスクを除去する工程（ｅ）とを含む。
【００３０】
これにより、工程（ｄ）の後には、半導体層の素子形成領域の上縁部が酸化されにくくなり、上記上縁部の体積の膨張が起こりにくくなる。これにより、応力の発生を抑制することができるので、リーク電流の発生しにくい半導体装置を製造することができる。
【００３１】
上記工程（ｅ）の後に、上記半導体層の上記素子形成領域の上部を熱酸化することにより、ゲート絶縁膜を形成する工程（ｆ）と、上記ゲート絶縁膜の上に、ゲート電極を形成する工程（ｇ）と、上記ゲート電極をマスクとして、上記素子形成領域内にソース・ドレイン領域を形成する工程（ｈ）とをさらに含む場合には、工程（ｇ）では、素子形成領域の上縁部が部分被膜により覆われているので、上記上縁部の酸化を抑制することができる。
【００３２】
上記工程（ａ）では、上記トレンチ素子分離の上縁部に段差部を形成し、上記工程（ｄ）では、上記部分被膜を、上記段差部の底面の上から上記素子形成領域の上までのびるように形成することにより、基板の表面をより平坦化することができる。
【００３３】
上記工程（ｃ）では、上記被膜を、シリコン窒化物で形成することが好ましい。
【００３４】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００３５】
（第１の実施形態）
本実施形態の半導体装置の特徴は、トレンチ素子分離の上から素子形成領域のうちトレンチ素子分離の周囲に位置する領域の上までが、酸素供給を抑制するための酸素通過抑制用膜により覆われている点である。以下に、本実施形態の半導体装置の構造について図１を参照しながら説明する。図１は、第１の実施形態における半導体装置の構造を示す断面図である。
【００３６】
図１に示すように、本実施形態の半導体装置は、半導体基板１１の素子形成領域Ｒｅに設けられたＭＩＳＦＥＴと、素子形成領域Ｒｅの側方を囲むトレンチ素子分離１３とを備えている。
【００３７】
ＭＩＳＦＥＴは、高濃度不純物拡散層１４および低濃度不純物拡散層１５からなるＮ型のソース・ドレイン領域１６と、半導体基板１１のうちソース・ドレイン領域１６に挟まれる領域の上に設けられ、厚さ２ｎｍのシリコン酸化膜からなるゲート絶縁膜１７と、ゲート絶縁膜１７の上に設けられ、厚さ１５０ｎｍのポリシリコンからなるゲート電極１８と、ゲート電極１８の側面上に設けられた幅６０ｎｍのシリコン酸化膜からなる絶縁性のサイドウォール１９とから構成されている。
【００３８】
トレンチ素子分離１３は、トレンチの内表面を覆う第１の酸化膜２０と、第１の酸化膜２０を挟んでトレンチを埋める第２の酸化膜２１とから構成されている。なお、トレンチ素子分離１３の上縁部には段差部２２が形成されている。この段差部２２は、トレンチ素子分離１３を形成するときに形成されたものである。
【００３９】
そして、トレンチ素子分離１３の上から、半導体基板１１の素子形成領域Ｒｅのうちトレンチ素子分離１３に近接する部分の上に亘って、厚さ８０ｎｍの酸素通過抑制用膜２３が設けられている。酸素通過抑制用膜２３は、トレンチ素子分離１３の上を覆い、トレンチ素子分離１３の上端部から４０ｎｍ程度の長さで素子形成領域Ｒｅの上に伸長している。
【００４０】
酸素通過抑制用膜２３は、製造工程において、半導体基板１１の素子形成領域Ｒｅの上縁部が過剰に酸化されるのを防止する目的で設けられている。酸素通過抑制用膜２３としては、非導電性で、かつ酸素が透過しにくい材質を用いることが望ましく、例えばシリコン窒化物が適当である。
【００４１】
なお、サイドウォール１９はシリコン酸化膜とシリコン窒化膜の積層体からなっていてもよい。
【００４２】
次に、本実施形態に係る半導体装置の製造方法について説明する。製造方法としては２つの方法があり、まず第１の製造方法について図２（ａ）〜（ｄ）を参照しながら説明する。図２（ａ）〜（ｄ）は、第１の実施形態における半導体装置の第１の製造工程のうち、酸素通過抑制用膜２３の製造工程を示す断面図である。ここで、ＭＩＳＦＥＴなどの図示は省略されている。
【００４３】
まず、図２（ａ）に示す工程で、従来の技術の欄で述べた方法と同様の方法で、半導体基板１１に第１の酸化膜２０および第２の酸化膜２１からなるトレンチ素子分離１３を形成する。このとき、トレンチ素子分離１３の上縁部には段差部２２が形成されている。
【００４４】
次に、図２（ｂ）に示す工程で、基板上に、トレンチ素子分離１３を覆うシリコン窒化膜２３ａを堆積させる。
【００４５】
次に、図２（ｃ）に示す工程で、フォトリソグラフィ技術およびエッチング技術により、トレンチ素子分離１３の上からその側方に位置する半導体基板１１の上の一部に亘って、ＣＶＤ酸化膜からなる保護膜２４を形成する。そして、保護膜２４をマスクとして、シリコン窒化膜を熱リン酸でウェットエッチングすることにより、酸素通過抑制用膜２３を形成する。
【００４６】
この酸素通過抑制用膜２３は、トレンチ素子分離１３を完全に覆い、第１の酸化膜２０および第２の酸化膜２１が露出しない程度に、半導体基板１１にオーバーラップさせればよい。
【００４７】
なお、保護膜２４は、シリコン窒化膜２３ａ（酸素通過抑制用膜２３）および半導体基板１１に対して選択エッチングが可能なＢＰＳＧ膜等であってもよい。
【００４８】
次に、図２（ｄ）に示す工程で、保護膜２４を除去する。その後、半導体基板１１の素子形成領域ＲｅにＭＩＳＦＥＴなどの素子を形成する。
【００４９】
次に、第１の実施形態における半導体装置の第２の製造方法について、図３（ａ）〜（ｅ）を参照しながら説明する。図３（ａ）〜（ｅ）は、第１の実施形態の第２の製造工程のうち、酸素通過抑制用膜２３の製造工程を示す断面図である。
【００５０】
まず、図３（ａ）に示す工程で、従来の技術の欄で述べた方法と同様の方法により、第１の酸化膜２０および第２の酸化膜２１からなるトレンチ素子分離１３を形成する。
【００５１】
次に、図３（ｂ）に示す工程で、フォトリソグラフィ技術およびエッチング技術により、開口部３０を有しＢＰＳＧ膜からなる保護膜３１を形成する。開口部３０は、トレンチ素子分離１３の上と、半導体基板１１のうちトレンチ素子分離１３との境界付近の領域の上を露出している。なお、保護膜３１は、トレンチ素子分離１３の埋め込み材料および半導体基板１１に対して選択的エッチングが可能な膜であればよい。
【００５２】
次に、図３（ｃ）に示す工程で、開口部３０の内表面を覆い、保護膜３１の上にのびるシリコン窒化膜２３ａを堆積させる。
【００５３】
次に、図３（ｄ）に示す工程で、ＣＭＰ等により基板表面を平坦化する。この平坦化は、少なくともシリコン窒化膜２３ａのうちトレンチ素子分離１３の上に位置する部分の上面に達するまで行なう。これにより、トレンチ素子分離１３の上から半導体基板１１のうちトレンチ素子分離１３の側方付近の上までを覆う酸素通過抑制用膜２３を形成する。
【００５４】
次に、図３（ｅ）に示す工程で、残存する保護膜３１を除去する。そして、半導体基板１１のうちの素子形成領域Ｒｅに、ＭＩＳＦＥＴなどの素子を形成する。
【００５５】
本実施形態では、酸素通過抑制用膜２３を形成した後に、ゲート絶縁膜１７（図１に示す）を形成するための酸化や不純物イオンを拡散させるための熱処理などを行なう。そのため、素子形成領域Ｒｅのうちトレンチ素子分離１３との境界部分には、酸素が供給されにくくなる。すると、その部分の体積膨張を抑制することができるので応力の発生も抑制することができる。したがって、半導体基板に結晶欠陥が生じにくくなるので、リーク電流の発生を回避することができる。
【００５６】
また、半導体基板１１の素子形成領域ＲｅにＮ型ＭＩＳＦＥＴを形成した場合には、素子形成領域Ｒｅに及ぼされる応力が低減することにより電子の移動度が向上するので、素子の駆動力を向上させることもできる。
【００５７】
（第２の実施形態）
本実施形態では、酸素通過抑制用膜によってトレンチ素子分離の上面全体を覆うのではなく、トレンチ素子分離と素子形成領域との境界部分の上のみを覆う場合について説明する。
【００５８】
図４は、第２の実施形態の半導体装置の構造を示す断面図である。
【００５９】
図４に示すように、本実施形態の半導体装置では、トレンチ素子分離１３の外縁部に段差部２２が形成されている。通常、この段差部２２は、トレンチ素子分離１３を形成する工程において、半導体基板１１の素子形成領域Ｒｅの上を覆う保護酸化膜を除去するときに自然に形成されたものである。ただし、段差部２２は、他の工程において徐々に形成されたものであってもよいし、故意に形成されたものであってもよい。そして、酸素通過抑制用膜４１は、トレンチ素子分離１３に形成された深さ４０ｎｍの段差部２２の上から、半導体基板１１のうち素子形成領域Ｒｅの外縁部の上に亘って形成されている。なお、酸素通過抑制用膜４１は、トレンチ素子分離１３の上端部から４０ｎｍの長さで素子形成領域Ｒｅの上に伸長している。素子形成領域Ｒそれ以外の構造は、第１の実施形態と同様であるので説明を省略する。
【００６０】
本実施形態の酸素通過抑制用膜４１を形成する方法について以下に説明する。第１の実施形態の第２の製造工程において、図３（ｄ）に示す工程では、シリコン窒化膜２３ａのうちトレンチ素子分離１３の上に位置する部分の上面が露出する程度までＣＭＰによる平坦化を行っていた。本実施形態では、同工程において、シリコン窒化膜２３ａのＣＭＰによる平坦化をトレンチ素子分離１３の上面が露出するまで行なう。すると、トレンチ素子分離１３の上縁部の上では、段差部２２を埋める酸素通過抑制用膜４１が形成される。そして、トレンチ素子分離１３のうち上縁部を除く部分の上面と酸素通過抑制用膜４１の上面とが平坦化される。
【００６１】
本実施形態では、第１の実施形態と同様の効果を得ることができる。また、基板における段差を緩和することができる。
【００６２】
なお、上記２つの実施形態では、酸素通過抑制用膜２３がシリコン窒化物である場合について述べたが、本発明では、酸素通過抑制用膜２３として他の材質を用いてもよい。例えば、多結晶シリコンを用いることもできる。
【００６３】
なお、上記の２つの実施形態においては半導体基板としてシリコン基板やＳＯＩ基板を用いてもよい。
【００６４】
【発明の効果】
本発明の半導体装置の製造工程においては、トレンチ素子分離と半導体層の素子形成領域との境界近傍へ供給される酸素が抑制される。そのため、トレンチ素子分離形成後に熱処理を行なっても、上記の境界近傍の酸化が進行しにくくなるので、過剰酸化による体積膨張が抑制される。
【００６５】
したがって、半導体層へ及ぼされる応力が低減されるので、応力に起因する結晶欠陥の発生を抑制することができる。また、素子形成領域にＮ型ＭＩＳＦＥＴを形成した場合には、電子の移動度が向上するので駆動力低下が抑制され、従来よりも高信頼・高性能な半導体装置を得ることができる。
【図面の簡単な説明】
【図１】第１の実施形態における半導体装置の構造を示す断面図である。
【図２】（ａ）〜（ｄ）は、第１の実施形態における半導体装置の第１の製造工程のうち、酸素通過抑制用膜２３の製造工程を示す断面図である。
【図３】（ａ）〜（ｅ）は、第１の実施形態の第２の製造工程のうち、酸素通過抑制用膜２３の製造工程を示す断面図である。
【図４】第２の実施形態の半導体装置の構造を示す断面図である。
【図５】（ａ）〜（ｆ）は従来の半導体装置におけるトレンチ素子分離構造の製造工程を示す断面図である。
【図６】従来の半導体装置において、ゲート絶縁膜を形成するために半導体基板の上部を熱酸化する工程を示す断面図である。
【符号の説明】
１１　　半導体基板
１３　　トレンチ素子分離
１４　　高濃度不純物拡散層
１５　　低濃度不純物拡散層
１６　　ソース・ドレイン領域
１７　　ゲート絶縁膜
１８　　ゲート電極
１９　　サイドウォール
２０　　第１の酸化膜
２１　　第２の酸化膜
２２　　段差部
２３　　酸素通過抑制用膜
２３ａ　シリコン窒化膜
２４　　保護膜
３０　　開口部
３１　　保護膜
４１　　酸素通過抑制用膜
【図１】
2004128123.tif 000003
【図２】
2004128123.tif 000004
【図３】
2004128123.tif 000005
【図４】
2004128123.tif 000006
【図５】
2004128123.tif 000007
【図６】
2004128123.tif 000008