(57)【要約】【課題】外乱等の影響を受けても迅速に情報データの記録を完了させることができる情報記録再生装置及び情報再生方法を提供することを目的とする。【解決手段】復調タイミングパルスに応じて、記録媒体から読み取られた読取信号から同期信号及びアドレスを示すアドレスデータを夫々復調し、アドレスデータに対して誤り訂正処理を施して訂正アドレスデータを得ると共に、この訂正アドレスデータが正しいアドレスであるか否かを判定する。この際、同期信号の周期が所定周期と等しい場合には復調タイミングパルスを同期信号に同期させる同期処理を実行させるにあたり、訂正アドレスデータが正しいアドレスであると判定された場合にはその後、訂正アドレスデータが不正なアドレスであると判定されるまで再同期処理の実行を待機させる。かかる動作によれば、外乱によって同期信号が一時的に乱れた程度では再同期処理は実施されないので、記録動作を中断させることなく迅速に情報データの記録を完了させることが可能になる。【選択図】  図４
2004164687.tif 000002
【特許請求の範囲】
【請求項１】
同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データの記録又は再生を行う情報記録再生装置であって、
前記記録媒体から記録情報の読み取りを行って読取信号を得る読取手段と、
可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス生成手段と、
前記復調タイミングパルスに応じて前記読取信号から前記同期信号及び前記アドレスを示すアドレスデータを夫々復調する復調手段と、
前記アドレスデータに対して誤り訂正処理を施して訂正アドレスデータを得る誤り訂正手段と、
前記訂正アドレスデータが正しいアドレスであるか否かを判定するアドレス判定手段と、
前記同期信号の周期が所定周期に等しい場合には前記タイミングパルス生成手段をして前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御手段と、を有し、
前記同期制御手段は、前記訂正アドレスデータが正しいアドレスであると判定された場合にはその後、前記訂正アドレスデータが不正なアドレスであると判定されるまで前記同期処理の実行を待機させることを特徴とする情報記録再生装置。
【請求項２】
前記同期制御手段は、前記記録媒体への記録動作中においても前記同期処理の実行を待機させることを特徴とする請求項１記載の情報記録再生装置。
【請求項３】
前記タイミングパルス生成手段は、前記同期制御手段から供給された前記同期処理の実行指令に応じて前記同期信号のタイミングにて所定の初期値を取り込みこの初期値からカウント動作を行うカウンタと、前記カウンタのカウント値が所定値と一致したときにパルス信号を発生しこれを前記復調タイミングパルスとして出力する手段と、からなることを特徴とする請求項１記載の報記録再生装置。
【請求項４】
前記アドレス判定手段は、前記訂正アドレスデータが連続して１ずつ増加又は減少する場合には前記訂正アドレスデータを正しいアドレスであると判定する一方、前記アドレスデータが連続して誤り訂正不可能である場合には前記訂正アドレスデータを不正なアドレスであると判定することを特徴とする請求項１記載の情報記録再生装置。
【請求項５】
同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データの記録又は再生を行う情報記録再生装置であって、
前記記録媒体から記録情報の読み取りを行って読取信号を得る読取手段と、
可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス生成手段と、
前記復調タイミングパルスに応じて前記読取信号から前記同期信号を復調する復調手段と、
前記同期信号の周期が所定周期に等しい場合には前記タイミングパルス生成手段をして前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御手段と、を有し、
前記同期制御手段は、前記情報データを前記記録媒体に記録する記録動作中には前記同期処理の実行を待機させることを特徴とする情報記録再生装置。
【請求項６】
前記タイミングパルス生成手段は、前記同期処理の実行指令に応じて前記同期信号のタイミングにて所定の初期値を取り込みこの初期値からカウント動作を行うカウンタと、前記カウンタのカウント値が所定値と一致したときにパルス信号を発生しこれを前記復調タイミングパルスとして出力する手段と、からなることを特徴とする請求項５記載の情報記録再生装置。
【請求項７】
同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データの再生を行う情報再生装置であって、
前記記録媒体から記録情報の読み取りを行って読取信号を得る読取手段と、
可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス生成手段と、
前記復調タイミングパルスに応じて前記読取信号から前記同期信号及び前記アドレスを示すアドレスデータを夫々復調する復調手段と、
前記アドレスデータに対して誤り訂正処理を施して訂正アドレスデータを得る誤り訂正手段と、
前記訂正アドレスデータが正しいアドレスであるか否かを判定するアドレス判定手段と、
前記同期信号の周期が所定周期に等しい場合には前記タイミングパルス生成手段をして前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御手段と、を有し、
前記同期制御手段は、前記訂正アドレスデータが正しいアドレスであると判定された場合にはその後、前記訂正アドレスデータが不正なアドレスであると判定されるまで前記同期処理の実行を待機させることを特徴とする情報再生装置。
【請求項８】
同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データを記録又は再生する際に前記記録媒体から前記同期信号及び前記アドレスの再生を行う情報再生方法であって、
前記記録媒体から記録情報の読み取りを行って読取信号を得る読取行程と、
可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス発生行程と、
前記復調タイミングパルスに応じて前記読取信号から前記同期信号及び前記アドレスを示すアドレスデータを夫々復調する復調行程と、
前記アドレスデータに対して誤り訂正処理を施して訂正アドレスデータを得る誤り訂正行程と、
前記訂正アドレスデータが正しいアドレスであるか否かを判定するアドレス判定行程と、
前記同期信号の周期が所定周期に等しい場合には前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御行程と、を有し、
前記同期制御行程は、前記訂正アドレスデータが正しいアドレスであると判定された場合にはその後、前記訂正アドレスデータが不正なアドレスであると判定されるまで前記同期処理の実行を待機することを特徴とする情報再生方法。
【請求項９】
前記同期制御行程は、前記記録媒体への記録動作中においても前記同期処理の実行を待機することを特徴とする請求項８記載の情報再生方法。
【請求項１０】
前記タイミングパルス発生行程は、前記同期処理の実行指令に応じて前記同期信号のタイミングにて所定の初期値を取り込みこの初期値からカウント動作を行ってカウント値を得るカウント行程と、前記カウント値が所定値と一致したときにパルス信号を発生しこれを前記復調タイミングパルスとして出力する行程と、からなることを特徴とする請求項８記載の情報再生方法。
【請求項１１】
前記アドレス判定行程は、前記訂正アドレスデータが連続して１ずつ増加又は減少する場合には前記訂正アドレスデータを正しいアドレスであると判定する一方、前記アドレスデータが連続して誤り訂正不可能である場合には前記訂正アドレスデータを不正なアドレスであると判定することを特徴とする請求項８記載の情報再生方法。
【請求項１２】
同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データを記録又は再生する際に前記記録媒体から前記同期信号及び前記アドレスの再生を行う情報再生方法であって、
前記記録媒体から記録情報の読み取りを行って読取信号を得る読取行程と、
可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス発生行程と、
前記復調タイミングパルスに応じて前記読取信号から前記同期信号を復調する復調行程と、
前記同期信号の周期が所定周期に等しい場合には前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御行程と、を有し、
前記同期制御行程は、前記情報データを前記記録媒体に記録する記録動作中は前記同期処理の実行を待機することを特徴とする情報再生方法。
【請求項１３】
前記タイミングパルス発生行程は、前記同期処理の実行指令に応じて前記同期信号のタイミングにて所定の初期値を取り込みこの初期値からカウント動作を行ってカウント値を得るカウント行程と、前記カウント値が所定値と一致したときにパルス信号を発生しこれを前記復調タイミングパルスとして出力する行程と、からなることを特徴とする請求項１２記載の情報再生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報記録再生装置及び情報再生方法に関する。
【０００２】
【従来の技術】
近年、ＣＤ−ＲＷ、ＤＶＤ−ＲＷの如き情報データの書込が可能な記録ディスク、並びに、かかる記録ディスクに情報データを書き込むディスクレコーダが普及してきた。このような記録ディスクには、ディスク上の位置を表すディスクアドレス及び同期信号が予め記録されている。ディスクレコーダは、その記録動作を開始するにあたり、記録ディスクから読み取られた読取信号中から上記同期信号を検出し、この同期信号に基づいて上記ディスクアドレス復調の為のタイミング信号を発生させるようにしている。よって、隣接トラックからのクロストーク、又はディスク表面に付着した埃、傷、指紋等の外乱の影響により読取信号が一時的に乱れると、同期信号に対するタイミング信号の位相同期状態が解除されてしまう。すると、同期信号が正常な状態に復帰した際に、再びこの同期信号に位相同期させる為に再同期処理を実行しなければならず、この間、ディスクレコーダは記録動作を中断、又は記録動作を開始させることができなくなるという問題があった。
【０００３】
【発明が解決しようとする課題】
本発明は、外乱等の影響を受けても迅速に情報データの記録を完了させることができる情報記録再生装置及び情報再生方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
請求項１に記載の情報記録再生装置は、同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データの記録又は再生を行う情報記録再生装置であって、前記記録媒体から記録情報の読み取りを行って読取信号を得る読取手段と、可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス生成手段と、前記復調タイミングパルスに応じて前記読取信号から前記同期信号及び前記アドレスを示すアドレスデータを夫々復調する復調手段と、前記アドレスデータに対して誤り訂正処理を施して訂正アドレスデータを得る誤り訂正手段と、前記訂正アドレスデータが正しいアドレスであるか否かを判定するアドレス判定手段と、前記同期信号の周期が所定周期に等しい場合には前記タイミングパルス生成手段をして前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御手段と、を有し、前記同期制御手段は、前記訂正アドレスデータが正しいアドレスであると判定された場合にはその後、前記訂正アドレスデータが不正なアドレスであると判定されるまで前記同期処理の実行を待機させる。
【０００５】
又、請求項５に記載の情報記録再生装置は、同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データの記録又は再生を行う情報記録再生装置であって、前記記録媒体から記録情報の読み取りを行って読取信号を得る読取手段と、可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス生成手段と、前記復調タイミングパルスに応じて前記読取信号から前記同期信号を復調する復調手段と、前記同期信号の周期が所定周期に等しい場合には前記タイミングパルス生成手段をして前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御手段と、を有し、前記同期制御手段は、前記情報データを前記記録媒体に記録する記録動作中には前記同期処理の実行を待機させる。
【０００６】
又、請求項７に記載の情報再生装置は、同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データの再生を行う情報再生装置であって、前記記録媒体から記録情報の読み取りを行って読取信号を得る読取手段と、可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス生成手段と、前記復調タイミングパルスに応じて前記読取信号から前記同期信号及び前記アドレスを示すアドレスデータを夫々復調する復調手段と、前記アドレスデータに対して誤り訂正処理を施して訂正アドレスデータを得る誤り訂正手段と、前記訂正アドレスデータが正しいアドレスであるか否かを判定するアドレス判定手段と、前記同期信号の周期が所定周期に等しい場合には前記タイミングパルス生成手段をして前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御手段と、を有し、前記同期制御手段は、前記訂正アドレスデータが正しいアドレスであると判定された場合にはその後、前記訂正アドレスデータが不正なアドレスであると判定されるまで前記同期処理の実行を待機させる。
【０００７】
又、請求項８に記載の情報再生方法は、同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データを記録又は再生する際に前記記録媒体から前記同期信号及び前記アドレスの再生を行う情報再生方法であって、前記記録媒体から記録情報の読み取りを行って読取信号を得る読取行程と、可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス発生行程と、前記復調タイミングパルスに応じて前記読取信号から前記同期信号及び前記アドレスを示すアドレスデータを夫々復調する復調行程と、前記アドレスデータに対して誤り訂正処理を施して訂正アドレスデータを得る誤り訂正行程と、前記訂正アドレスデータが正しいアドレスであるか否かを判定するアドレス判定行程と、前記同期信号の周期が所定周期に等しい場合には前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御行程と、を有し、前記同期制御行程は、前記訂正アドレスデータが正しいアドレスであると判定された場合にはその後、前記訂正アドレスデータが不正なアドレスであると判定されるまで前記同期処理の実行を待機する。
【０００８】
又、請求項１２に記載の情報再生方法は、同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データを記録又は再生する際に前記記録媒体から前記同期信号及び前記アドレスの再生を行う情報再生方法であって、前記記録媒体から記録情報の読み取りを行って読取信号を得る読取行程と、可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス発生行程と、前記復調タイミングパルスに応じて前記読取信号から前記同期信号を復調する復調行程と、前記同期信号の周期が所定周期に等しい場合には前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御行程と、を有し、前記同期制御行程は、前記情報データを前記記録媒体に記録する記録動作中は前記同期処理の実行を待機する。
【０００９】
【発明の実施の形態】
図１は、記録ディスク３０に対して情報データの記録又は再生を行う情報記録再生装置の構成を示す図である。
図１において、記録変調回路３１は、記録ディスク３０に記録すべき情報データに対して所定の記録変調方式に従った変調処理を施して得られた変調記録信号を記録再生ヘッド３２に供給する。記録ディスク３０には、ディスク上の位置を表すディスクアドレス及び記録・再生制御時の同期タイミングを担う同期信号が予め記録されている。尚、これらディスクアドレス及び同期信号には、上記の如き記録変調方式に基づく変調処理が施されている。記録再生ヘッド３２は、スピンドルモータ３３によって回転する記録ディスク３０の記録面に記録ビーム光又は読取ビーム光を照射する。すなわち、記録再生ヘッド３２は、記録ディスク３０に情報データを記録する際には、上記変調記録信号に応じた記録ビーム光を記録ディスク３０の記録面に照射する。一方、記録ディスク３０から情報データを再生する際には、記録再生ヘッド３２は、記録ディスク３０の記録面に読取ビーム光を照射する。この際、記録再生ヘッド３２は、記録ディスク３０の記録面からの反射光を光電変換して読取信号を生成し、これを情報データ再生回路３４、アドレス復調回路３５及び同期検出回路３６の各々に供給する。情報データ再生回路３４は、かかる読取信号に対して所定の復調処理を行うことにより、記録ディスク３０に記録されている情報データを復元し、これを再生情報データとして出力する。
【００１０】
アドレス復調回路３５は、タイミング信号生成回路５０（後述する）から供給されたアドレス復調タイミング信号ＡＸに応じて上記読取信号に対して復調処理を施す。かかる復調処理によりアドレス復調回路３５は、ディスクアドレスを復調し、このディスクアドレスを表すアドレスデータＡＤを誤り検出回路３７及び誤り訂正回路３８の各々に供給する。
【００１１】
誤り検出回路３７は、上記アドレスデータＡＤに対して誤り検出処理を施す。かかる誤り検出処理により誤り検出回路３７は、１符号ブロック分のアドレスデータＡＤ毎に、このアドレスデータＡＤ中に誤りが存在する場合には論理レベル０、存在しない場合には論理レベル１の誤りゼロ信号Ｅ０を生成し、これを同期制御回路４０に供給する。更に、誤り検出回路３７は、１符号ブロック分のアドレスデータＡＤ毎に、このアドレスデータＡＤが誤り訂正可能である場合には論理レベル０、誤り訂正が不可能である場合には論理レベル１の訂正不可信号ＥＲを生成し、これを訂正不可連続数カウンタ３９に供給する。
【００１２】
訂正不可連続数カウンタ３９は、訂正不可信号ＥＲが連続して論理レベル１となる回数を計数し、その回数を示す訂正不可連続回数信号ＦＮを同期制御回路４０に供給する。すなわち、訂正不可連続数カウンタ３９は、アドレスデータＡＤが符号ブロック単位で連続して誤り訂正不可能となる回数を示す訂正不可連続回数信号ＦＮを同期制御回路４０に供給するのである。尚、訂正不可連続回数カウンタ３９は、訂正不可信号ＥＲが論理レベル０となる度に、その計数値を０にリセットする。
【００１３】
誤り訂正回路３８は、上記アドレスデータＡＤに対して誤り訂正処理を施し、この誤り訂正処理によって誤り訂正の為されたアドレスデータを訂正アドレスデータＡＤＲとしてアドレスカウンタ４１、記録再生制御回路４２及び連続変化数カウンタ４３の各々に供給する。
図２は、アドレスカウンタ４１の内部構成を示す図である。
【００１４】
図２において、加算器４１０は、訂正アドレスデータＡＤＲに「１」を加算した値をカウンタ４１１のロードデータ端子ＤＴに供給する。アンドゲート４１２は、同期制御回路４０から論理レベル１のアドレス正常状態信号Ｇ２が供給され、かつタイミング信号生成回路５０から論理レベル１のデータ確定信号ＦＸが供給された場合に限り論理レベル１のデータロード信号をカウンタ４１１のデータロード制御端子ＬＤに供給する。カウンタ４１１は、所定期間経過毎に１ずつカウントアップするカウントアップ動作を行い、現時点でのカウント値を生成アドレスデータＡＤＣとして出力する。尚、カウンタ４１１は、論理レベル１のデータロード信号が供給された場合には、上記訂正アドレスデータＡＤＲに１を加算した値をカウント初期値として取り込み、このカウント初期値から引き続き上述した如きカウントアップ動作を行う。尚、カウンタ４１１は、そのカウント値が所定の最大値に達したらカウント値を０にリセットして、上述した如きカウントアップ動作を継続する。
【００１５】
かかる構成により、アドレスカウンタ４１は、上述した如きカウントアップ動作にて得られた現時点でのカウント値を生成アドレスデータＡＤＣとして記録再生制御回路４２に供給する。この際、論理レベル１のアドレス正常状態信号Ｇ２が供給されている間に論理レベル１のデータ確定信号ＦＸが供給された場合には、アドレスデータＡＤＲに１を加算した値をカウント初期値として取り込み、このカウント初期値から引き続きカウントアップ動作を行う。
【００１６】
連続変化数カウンタ４３は、上記訂正アドレスデータＡＤＲが１ずつ連続して増加又は減少する回数を計数し、その回数を示すアドレス連続変化数信号ＡＮを同期制御回路４０に供給する。尚、連続変化数カウンタ４３は、上記訂正アドレスデータＡＤＲが所定期間経過後に２以上増加（又は減少）した場合、つまり訂正アドレスデータＡＤＲにおける１ずつの連続増加（又は減少）が途絶えた場合には、そのカウント回数を０にリセットする。
【００１７】
記録再生制御回路４２は、ユーザからの各種操作に応じてこの情報記録再生装置の各種記録動作及び再生動作を実施させるべく、記録再生ヘッド３２、スピンドルモータ３３、及び記録再生ヘッド３２をディスク半径方向に移送せしめるスライダ機構（図示せぬ）を制御する。尚、記録動作時には、記録再生制御回路４２は、記録ディスク３０上の所望のディスク位置から記録を開始させるべく、上記生成アドレスデータＡＤＣ又は訂正アドレスデータＡＤＲに基づきそのディスク位置の検索を行う。
【００１８】
同期検出回路３６は、タイミング信号生成回路５０（後述する）から供給された同期復調タイミング信号ＳＸに応じて上記読取信号に対して復調処理を施すことにより同期信号を復調する。同期検出回路３６は、この復調処理によって復調された同期信号の検出タイミングにて論理レベル０から論理レベル１に推移する同期パルスを含む同期検出信号ＳＹＣを同期制御回路４０、同期異常検出回路４４及びタイミング信号生成回路５０に夫々供給する。
【００１９】
同期異常検出回路４４は、同期検出信号ＳＹＣによる同期パルスの周期が所定周期Ｔである場合には「同期異常なし」を示す論理レベル０の同期異常検出信号ＡＢを同期制御回路４０に供給する。一方、同期検出信号ＳＹＣによる同期パルスの周期が所定周期Ｔではない場合には、同期異常検出回路４４は「同期異常有り」を示す論理レベル１の同期異常検出信号ＡＢを同期制御回路４０に供給する。すなわち、同期異常検出回路４４は、記録ディスク３０から正しく同期信号を読み取ることができた場合には論理レベル０、正しく同期信号を読み取ることができなかった場合には論理レベル１の同期異常検出信号ＡＢを同期制御回路４０に供給するのである。
【００２０】
タイミング信号生成回路５０は、同期検出信号ＳＹＣ、及び同期制御回路４０から供給された同期指令信号Ｇ１に基づき、前述した如きアドレス復調タイミング信号ＡＸ及び同期復調タイミング信号ＳＸ、並びに仮同期読取タイミング信号ＳＳＸを生成する。そして、タイミング信号生成回路５０は、アドレス復調タイミング信号ＡＸ及び同期復調タイミング信号ＳＸを夫々、アドレス復調回路３５及び同期検出回路３６に供給すると共に、同期復調タイミング信号ＳＸ及び仮同期読取タイミング信号ＳＳＸを同期制御回路４０に供給する。更に、タイミング信号生成回路５０は、同期検出信号ＳＹＣ及び同期指令信号Ｇ１に基づき、前述した如きデータ確定信号ＦＸを生成し、これをアドレスカウンタ４１に供給する。
【００２１】
図３は、タイミング信号生成回路５０の内部構成の一例を示す図である。
図３において、カウンタ５０１は、同期検出回路３６から論理レベル１の同期検出信号ＳＹＣが供給される度に初期値を取り込み、この初期値を所定期間経過毎に１ずつカウントアップして得られたカウント値をデコーダ５００及び加算器５０２に供給する。尚、カウンタ５０１は、そのカウント値が所定の最大値に達したらカウント値を０にリセットして上記カウントアップ動作を引き続き実行する。デコーダ５００は、カウンタ５０１のカウント値が所定のカウント値と一致した場合に論理レベル０から論理レベル１に推移するパルス信号を生成し、これを仮同期読取タイミング信号ＳＳＸとして出力する。加算器５０２は、カウンタ５０１のカウント値に「１」を加算した値をカウンタ５０３のロードデータ端子ＤＴに供給する。アンドゲート５０４は、同期制御回路４０から論理レベル１の同期指令信号Ｇ１が供給され、かつ同期検出信号ＳＹＣが論理レベル１である場合に限り論理レベル１のデータロード信号をカウンタ５０３のデータロード制御端子ＬＤに供給する。カウンタ５０３は、所定期間経過毎に１ずつカウントアップするカウントアップ動作を行い、現時点でのカウント値をデコーダ５０５に供給する。尚、カウンタ５０３は、論理レベル１のデータロード信号が供給された場合には、カウンタ５０１のカウント値に１を加算した値をカウント初期値として取り込み、このカウント初期値から引き続きカウントアップ動作を行う。又、カウンタ５０３は、そのカウント値が所定の最大値に達したらカウント値を０にリセットして、上記カウントアップ動作を引き続き実行する。デコーダ５０５は、カウンタ５０３のカウント値が所定の第１カウント値と一致した場合に論理レベル０から論理レベル１に推移するパルス信号を生成しこれをアドレス復調タイミング信号ＡＸとして出力する。又、デコーダ５０５は、カウンタ５０３のカウント値が所定の第２カウント値と一致した場合に論理レベル０から論理レベル１に推移するパルス信号を生成しこれを同期復調タイミング信号ＳＸとして出力する。又、デコーダ５０５は、カウンタ５０３のカウント値が所定の第３カウント値と一致した場合に、誤り検出回路３７及び誤り訂正回路３８において１符号ブロックに対する処理が終了したことを表す論理レベル１のデータ確定信号ＦＸを生成する。
【００２２】
同期制御回路４０は、図４に示す如き同期制御ルーチンに従った手順にて、記録ディスク３０から再生されたディスクアドレス及び同期信号の状態を識別し、その識別結果に応じてアドレスカウンタ４１及びタイミング信号生成回路５０を制御する。
図４において、先ず、同期制御回路４０は、論理レベル１の同期指令信号Ｇ１をタイミング生成回路５０に供給する（ステップＳ４０）。ステップＳ４０の実行により、タイミング生成回路５０のカウンタ５０３は、論理レベル１の同期検出信号ＳＹＣが供給される度に所定のカウンタ初期値を取り込み、カウントアップ動作を行う。これにより、デコーダ５０５からは、同期検出信号ＳＹＣに同期したタイミングにて、前述した如きデータ確定信号ＦＸ、アドレス復調タイミング信号ＡＸ及び同期復調タイミング信号ＳＸが出力される。上記ステップＳ０の実行後、同期制御回路４０は、正常なアドレスが取得されていないことを表す論理レベル０のアドレス正常状態信号Ｇ２をアドレスカウンタ４１に供給する（ステップＳ４１）。ステップＳ４１の実行により、タイミング生成回路５０のカウンタ４１は自走する。次に、同期制御回路４０は、同期異常検出信号ＡＢが同期異常を表す論理レベル１であるか否かを判定する（ステップＳ４２）。かかるステップＳ４２において同期異常検出信号ＡＢが論理レベル１である、つまり、記録ディスク３０から正しく同期信号を読み取ることが出来なかったと判定されている間は、同期制御回路４０は、上記ステップＳ４０に戻って前述した如き動作を繰り返し実行する。
【００２３】
一方、ステップＳ４２において上記同期異常検出信号ＡＢが論理レベル１ではない、つまり、記録ディスク３０から正しく同期信号を読み取ることができたと判定された場合には、同期制御回路４０は、論理レベル０の同期指令信号Ｇ１をタイミング生成回路５０に供給する（ステップＳ４３）。ステップＳ４３の実行により、タイミング生成回路５０のカウンタ５０３は自走する。次に、同期制御回路４０は、誤りゼロ信号Ｅ０が誤り無し状態を表す論理レベル１であるか否かの判定を行う（ステップＳ４４）。ステップＳ４４において、誤りゼロ信号Ｅ０が論理レベル１ではない、つまり、アドレスデータＡＤ中に誤りが存在すると判定された場合、同期制御回路４０は、正常なアドレスが取得されていないことを表す論理レベル０のアドレス正常状態信号Ｇ２をアドレスカウンタ４１に供給する（ステップＳ４５）。ステップＳ４５の実行により、タイミング生成回路５０のカウンタ４１は自走する。次に、同期制御回路４０は、アドレス連続変化数信号ＡＮが所定数Ｐよりも大なるアドレスの連続変化数を示しているか否かの判定を行う（ステップＳ４６）。ステップＳ４６においてアドレス連続変化数信号ＡＮが所定数Ｐよりも大ではないと判定されると、同期制御回路４０は、上記ステップＳ４２に戻って前述した如き動作を繰り返し実行する。
【００２４】
一方、上記ステップＳ４４において誤りゼロ信号Ｅ０が論理レベル１であると判定されると、同期制御回路４０は、正常なアドレスが取得されたことを表す論理レベル１のアドレス正常状態信号Ｇ２をアドレスカウンタ４１に供給する（ステップＳ４７）。ステップＳ４７の実行により、アドレスカウンタ４１は、タイミング生成回路５０から論理レベル１のデータ確定信号ＦＸが供給される度に、訂正アドレスデータＡＤＲに１を加算した値をカウンタ初期値として取り込み、その値から引き続きカウントアップ動作を行う。つまり、アドレスカウンタ４１は、記録ディスク３０から再生された正常な訂正アドレスデータＡＤＲに基づいて、生成アドレスデータＡＤＣを生成する。一方、上記ステップＳ４６にてアドレス連続変化数信号ＡＮが所定数Ｐよりも大であると判定されると、誤りゼロ信号Ｅ０が論理レベル０であり且つアドレス連続変化数信号ＡＮが所定数Ｐよりも大であるので、アドレスカウンタ４１はカウントアップ動作を行う。次に、同期制御回路４０は、訂正不可連続回数信号ＦＮが所定回数Ｑよりも大なる回数を示しているか否かを判定する（ステップＳ４８）。かかるステップＳ４８において、訂正不可連続回数信号ＦＮが所定回数Ｑよりも大ではないと判定されると、同期制御回路４０は、上記ステップＳ４４の実行に戻って正常なアドレスが取得されたか否かの判定を行う。この間、ステップＳ４８において訂正不可連続回数信号ＦＮが所定回数Ｑよりも大であると判定されると、同期制御回路４０は、上記ステップＳ４２の実行に戻って前述した如き動作を繰り返し実行する。
【００２５】
図５は、図４に示す同期制御ルーチンに従って同期制御回路４０が同期制御処理を実行した際におけるアドレスカウンタ４１及びタイミング信号生成回路５０各々の設定状態の推移を示す図である。
先ず、記録ディスク３０から正しく同期信号を読み取ることができないと判定（ステップＳ４２）されている間は、論理レベル１の同期指令信号Ｇ１及び論理レベル０のアドレス正常状態信号Ｇ２が供給されるので、図５に示す如き非同期状態ＳＴ０を維持する。非同期状態ＳＴ０では、タイミング信号生成回路５０内のカウンタ５０３は再同期処理を行う。すなわち、再生状態が不安定であっても、その時の同期検出信号に応じてデータ確定信号ＦＸ、アドレス復調タイミング信号ＡＸ及び同期復調タイミング信号ＳＸの如き各種信号を生成する。また、アドレスカウンタは自走する。
【００２６】
一方、同期信号を正しく読み取ることが出来たと判定（ステップＳ４２）されると、図５に示す如き同期状態ＳＴ１に推移する。同期状態ＳＴ１では、論理レベル０の同期指令信号Ｇ１がタイミング信号生成回路５０に供給される（ステップＳ４３）。これにより、カウンタが自走すると共にタイミング信号生成回路５０は、同期検出信号ＳＹＣに位相同期したデータ確定信号ＦＸ、アドレス復調タイミング信号ＡＸ及び同期復調タイミング信号ＳＸの生成を開始する。この間、記録ディスク３０から再生された訂正アドレスデータＡＤＲが所定数Ｐよりも多く連続して変化していないと判定（ステップＳ４６）され、かつ同期信号を正しく読み取ることが出来なかったと判定（ステップＳ４２）されると、非同期状態ＳＴ０に推移する。これにより、論理レベル１の同期指令信号Ｇ１が送出されて再同期処理が実行される。一方、訂正アドレスデータＡＤＲに誤りが存在しないと判定（ステップＳ４４）された場合、つまり、訂正アドレスデータＡＤＲが正しいアドレスであると判定された場合にはアドレス正常状態ＳＴ２に推移する。
【００２７】
アドレス正常状態ＳＴ２では、論理レベル１のアドレス正常状態信号Ｇ２がアドレスカウンタ４１に供給される（ステップＳ４７）。これにより、アドレスカウンタ４１は、訂正アドレスデータＡＤＲを取り込み、そのアドレスデータ値を１ずつ増加（又は減少）して行くことにより、生成アドレスデータＡＤＣを生成して記録再生制御回路４２に供給する。訂正アドレスデータＡＤＲに誤りがある（Ｅ０＝「１」）と判定され、且つ訂正アドレスデータＡＤＲが所定数Ｐよりも多く連続変化していると判定された場合、論理レベル０のアドレス正常状態信号Ｇ２が供給され、以前に取得したアドレスデータ値を１ずつ増加（又は減少）させて行く。この間、記録ディスク３０から読み取られて復調されたアドレスデータＡＤが所定回数Ｑよりも多く連続して訂正不能になったと判定（ステップＳ４８）されない限り、アドレス正常状態ＳＴ２を維持する。一方、アドレスデータＡＤが所定回数Ｑよりも多く連続して訂正不能になったと判定された場合、つまり訂正アドレスデータＡＤＲが不正なアドレスであると判定された場合には、同期状態ＳＴ１に推移する。すなわち、訂正アドレスデータＡＤＲが正しいアドレスではないと判定された場合には、何等かの外乱の影響により同期がはずれた可能性有りと判断して同期状態ＳＴ１に戻って同期状態を判定する。その結果、同期がはずれたと判断した場合には論理レベル１の同期指令信号を送出することで再同期処理（同期検出信号ＳＹＣに同期したタイミングでカウンタ５０３に対する初期値のロードを行う）を実行するのである。
【００２８】
換言すると、一旦、訂正アドレスデータＡＤＲが正しいアドレスであると判定されると、例え記録ディスク３０から読み取られた同期信号が一時的に乱れても、訂正アドレスデータＡＤＲが不正なアドレスであると判定されるまで再同期処理の実行が待機されるのである。
従って、同期制御回路４０による同期制御処理によれば、隣接トラックからのクロストーク又は記録ディスクの表面の傷等の外乱によって同期信号が一時的に乱れた程度では再同期処理は実施されないので、記録動作を中断させることなく迅速に情報データの記録を完了させることが可能になる。
【００２９】
又、上記実施例においては、アドレスデータＡＤの誤り状態に応じて、同期状態ＳＴ１からＳＴ２（又はＳＴ１からＳＴ２）への推移が為されるが、記録ディスク３０への記録開始及び記録終了をもって同期状態ＳＴ１からＳＴ２（又はＳＴ１からＳＴ２）への推移を実施するようにしても良い。
図６は、かかる点に鑑みて為された同期制御ルーチンの他の一例を示す図である。
【００３０】
図６において、同期制御回路４０は、先ず、同期制御回路４０は、論理レベル１の同期指令信号Ｇ１をタイミング生成回路５０に供給する（ステップＳ６０）。ステップＳ６０の実行により、タイミング生成回路５０のカウンタ５０３は、論理レベル１の同期検出信号ＳＹＣが供給される度に所定のカウンタ初期値を取り込み、カウントアップ動作を行う。これにより、デコーダ５０５からは、同期検出信号ＳＹＣに同期したタイミングにて、前述した如きデータ確定信号ＦＸ、アドレス復調タイミング信号ＡＸ及び同期復調タイミング信号ＳＸが出力される。上記ステップＳ６０の実行後、同期制御回路４０は、同期異常検出信号ＡＢが同期異常を表す論理レベル１であるか否かを判定する（ステップＳ６１）。かかるステップＳ６１において同期異常検出信号ＡＢが論理レベル１である、つまり、記録ディスク３０から正しく同期信号を読み取ることが出来なかったと判定されている間は、同期制御回路４０は、ステップＳ６０に戻って前述した如き動作を繰り返し実行する。
【００３１】
一方、ステップＳ６１において上記同期異常検出信号ＡＢが論理レベル１ではない、つまり、記録ディスク３０から正しく同期信号を読み取ることができたと判定された場合には、同期制御回路４０は、論理レベル０の同期指令信号Ｇ１をタイミング生成回路５０に供給する（ステップＳ６２）。ステップＳ６２の実行により、タイミング生成回路５０のカウンタ５０３は自走する。ステップＳ２の実行後、次に、同期制御回路４０は、記録ディスク３０に対して情報データの記録を開始する旨を知らせる記録開始信号が記録再生制御回路４２から供給されたか否かの判定を行う（ステップＳ６３）。かかるステップＳ６３において記録開始信号が供給されていないと判定された場合、同期制御回路４０は、上記ステップＳ６１の実行に戻って前述した如き動作を繰り返し実行する。一方、ステップＳ６３において記録開始信号が供給されたと判定された場合には、同期制御回路４０は、次に、記録ディスク３０に対する情報データの記録動作を終了する旨を知らせる記録終了信号が記録再生制御回路４２から供給されたか否かの判定を、記録終了信号が供給されるまで繰り返し行う（ステップＳ６４）。ステップＳ６４において、記録終了信号が供給されたと判定された場合には、同期制御回路４０は、ステップＳ６１の実行に戻って前述した如き動作を繰り返し実行する。
【００３２】
図７は、図６に示す手順に従って同期制御回路４０が同期制御処理を実行した際におけるタイミング信号生成回路５０に対する設定状態の推移を示す図である。
先ず、同期異常検出信号ＡＢが論理レベル１である、つまり、記録ディスク３０から正しく同期信号を読み取ることができないと判定（ステップＳ６１）されている間は、図７に示す如き非同期状態ＳＴ０を維持する。非同期状態ＳＴ０では、タイミング信号生成回路５０内のカウンタ５０３は、論理レベル１の同期指令信号Ｇ１に応じて再同期処理を実行し、データ確定信号ＦＸ、アドレス復調タイミング信号ＡＸ及び同期復調タイミング信号ＳＸを生成する。
【００３３】
一方、記録ディスク３０から正しく同期信号を読み取ることができたと判定されると、図７に示す如き同期状態ＳＴ１に推移する。同期状態ＳＴ１では、論理レベル０の同期指令信号Ｇ１がタイミング信号生成回路５０に供給される（ステップＳ６２）。これにより、タイミング信号生成回路５０は、同期検出信号ＳＹＣに位相同期したデータ確定信号ＦＸ、アドレス復調タイミング信号ＡＸ及び同期復調タイミング信号ＳＸの生成を開始する。この間、記録開始信号が供給されたと判定（ステップＳ６３）された場合、図７に示す記録状態ＳＴ２に推移する。一方、記録開始信号が供給されていないと判定され、かつ同期信号を正しく読み取ることが出来ないと判定（ステップＳ６１）された場合には非同期状態ＳＴ０に推移する。
【００３４】
記録状態ＳＴ２では、記録終了信号が供給されたと判定（ステップＳ６４）されるまで、この記録状態ＳＴ２を維持する。この際、記録終了信号が供給されたと判定されたら同期状態ＳＴ１に推移する。すなわち、記録ディスク３０に対する記録動作中は記録状態ＳＴ２を維持し、この間、記録動作が終了したら、同期状態ＳＴ１に戻って同期処理を行い、同期状態を監視する。ここで、同期異常信号を検出したら再同期処理（同期検出信号ＳＹＣに同期したタイミングでカウンタ５０３に対する初期値のロード）を実施する。換言すると、記録動作中は、例え記録ディスク３０から読み取られた同期信号に一時的な乱れが生じても、再同期処理を実行せずにその記録動作を継続させるのである。
【００３５】
従って、図６及び図７に示す如き同期制御処理によれば、記録動作中には、例え隣接トラックからのクロストーク又は記録ディスクの表面の傷等の外乱によって同期信号が乱れてしまっても再同期処理は為されないので、記録動作を中断させることなく迅速に情報データの記録を完了させることが可能になる。
尚、同期制御回路４０では、図４及び図５に示す同期制御処理と、図６及び図７に示す同期制御処理とを組み合わせた同期制御処理を行うようにしても良い。
【００３６】
図８は、かかる点に鑑みて為された同期制御ルーチンを示す図である。
尚、図８に示される同期制御ルーチンにおけるステップＳ８０〜Ｓ８８までの処理は図４に示されるステップＳ４０〜Ｓ４８なる処理と同一である。ただし、図８に示される同期制御ルーチンでは、ステップＳ８８においてアドレスデータＡＤにおける連続訂正不能回数が所定回数よりも少ない又は訂正可能であると判定された場合には、次に、同期制御回路４０は、記録開始信号が供給されたか否かの判定を行う（ステップＳ８９）。かかるステップＳ８９において記録開始信号が供給されていないと判定された場合、同期制御回路４０は、ステップＳ８４に戻って正常なアドレスが取得されたか否かの判定を行う。一方、ステップＳ８９において記録開始信号が供給されたと判定された場合には、次に、同期制御回路４０は、記録終了信号が供給されたか否かの判定を、この記録終了信号が供給されるまで繰り返し行う（ステップＳ９０）。ステップＳ９０において、記録終了信号が供給されたと判定された場合には、同期制御回路４０は、ステップＳ８４の実行に戻る。
【００３７】
図９は、図８に示す手順に従って同期制御回路４０が同期制御処理を実行した際におけるアドレスカウンタ４１及びタイミング信号生成回路５０に対する設定状態の推移を示す図である。
尚、図９において、非同期状態ＳＴ０、同期状態ＳＴ１、及びアドレス正常状態ＳＴ２各々での推移は、図５に示すものと同一である。図９では、アドレス正常状態ＳＴ２において記録開始信号が供給されたと判定（ステップＳ８９）された場合に記録状態ＳＴ３に推移する。記録状態ＳＴ３では、記録終了信号が供給されたと判定（ステップＳ９０）されるまで、この記録状態ＳＴ３を維持する。ここで、記録終了信号が供給されたと判定されたら、アドレス正常状態ＳＴ２に推移する。すなわち、記録ディスク３０に対する記録動作中は例え記録ディスク３０から読み取られた訂正アドレスデータが正しくなくとも記録状態ＳＴ３を維持し、記録動作が終了してからアドレス正常状態ＳＴ２に推移するのである。
【００３８】
従って、訂正アドレスデータＡＤＲが正しいアドレスであると判定されている期間中、または記録動作中は再同期処理が待機されるので、記録動作を中断させることなく迅速に情報データの記録を完了させることが可能になる。
図１０は、同期制御回路４０が実行する同期制御ルーチンの他の一例を示す図である。
【００３９】
図１０において、先ず、同期制御回路４０は、論理レベル０の同期指令信号Ｇ１をタイミング生成回路５０に供給する（ステップＳ１００）。ステップＳ１００の実行により、タイミング生成回路５０のカウンタ５０３は自走する。上記ステップＳ１００の実行後、同期制御回路４０は、正常なアドレスが取得されていないことを表す論理レベル０のアドレス正常状態信号Ｇ２をアドレスカウンタ４１に供給する（ステップＳ１０１）。ステップＳ１０１の実行により、タイミング生成回路５０のカウンタ４１は自走する。次に、同期制御回路４０は、タイミング信号生成回路５０のカウンタ５０１のカウント値に基づいて生成された仮同期読取タイミング信号ＳＳＸと、同期検出信号ＳＹＣとが同一タイミングであるか否かの判定を行う（ステップＳ１０２）。かかるステップＳ１０２において両者が同一タイミングではないと判定された場合には、同期制御回路４０は、上記ステップＳ１００に戻って前述した如き動作を繰り返し実行する。一方、ステップＳ１０２において、両者が同一タイミングであると判定されると、同期制御回路４０は、論理レベル１の同期指令信号Ｇ１をタイミング生成回路５０に供給する（ステップＳ１０３）。ステップＳ１０３の実行により、タイミング生成回路５０のカウンタ５０３は、論理レベル１の同期検出信号ＳＹＣが供給される度に所定のカウンタ初期値を取り込み、カウントアップ動作を行う。これにより、デコーダ５０５からは、同期検出信号ＳＹＣに同期したタイミングにて、前述した如きデータ確定信号ＦＸ、アドレス復調タイミング信号ＡＸ及び同期復調タイミング信号ＳＸが出力される。次に、同期制御回路４０は、タイミング信号生成回路５０のカウンタ５０３のカウント値に基づいて生成された同期復調タイミング信号ＳＸと、同期検出信号ＳＹＣとが同一タイミングであるか否かの判定を行う（ステップＳ１０４）。ステップＳ１０４において両者が同一タイミングではないと判定されると、同期制御回路４０は、上記ステップＳ１０２に戻って前述した如き動作を繰り返し実行する。一方、かかるステップＳ１０４において、同期復調タイミング信号ＳＸと同期検出信号ＳＹＣとが同一タイミングであると判定されると、同期制御回路４０は、論理レベル０の同期指令信号Ｇ１をタイミング生成回路５０に供給する（ステップＳ１０５）。ステップＳ１０５の実行により、タイミング生成回路５０のカウンタ５０３は自走する。次に、同期制御回路４０は、誤りゼロ信号Ｅ０が誤り無し状態を表す論理レベル１であるか否かの判定を行う（ステップＳ１０６）。ステップＳ１０６において、誤りゼロ信号Ｅ０が論理レベル１ではない、つまり、アドレスデータＡＤ中に誤りが存在すると判定された場合、同期制御回路４０は、正常なアドレスが取得されていないことを表す論理レベル０のアドレス正常状態信号Ｇ２をアドレスカウンタ４１に供給する（ステップＳ１０７）。ステップＳ１０７の実行により、タイミング生成回路５０のカウンタ４１は自走する。次に、同期制御回路４０は、アドレス連続変化数信号ＡＮが所定数Ｐよりも大なるアドレスの連続変化数を示しているか否かの判定を行う（ステップＳ１０８）。ステップＳ１０８においてアドレス連続変化数信号ＡＮが所定数Ｐよりも大ではないと判定されると、同期制御回路４０は、上記ステップＳ１０４に戻って前述した如き動作を繰り返し実行する。
【００４０】
一方、上記ステップＳ１０６において誤りゼロ信号Ｅ０が論理レベル１であると判定されると、同期制御回路４０は、正常なアドレスが取得されたことを表す論理レベル１のアドレス正常状態信号Ｇ２をアドレスカウンタ４１に供給する（ステップＳ１０９）。ステップＳ１０９の実行により、アドレスカウンタ４１は、タイミング生成回路５０から論理レベル１のデータ確定信号ＦＸが供給される度に、訂正アドレスデータＡＤＲに１を加算した値をカウンタ初期値として取り込み、その値から引き続きカウントアップ動作を行う。つまり、アドレスカウンタ４１は、記録ディスク３０から再生された正常な訂正アドレスデータＡＤＲに基づいて、生成アドレスデータＡＤＣを生成する。一方、上記ステップＳ１０８にてアドレス連続変化数信号ＡＮが所定数Ｐよりも大であると判定されると、誤りゼロ信号Ｅ０が論理レベル０であり且つアドレス連続変化数信号ＡＮが所定数Ｐよりも大であるので、アドレスカウンタ４１はカウントアップ動作を行う。次に、同期制御回路４０は、訂正不可連続回数信号ＦＮが所定回数Ｑよりも大なる回数を示しているか否かを判定する（ステップＳ１１０）。かかるステップＳ１１０において、訂正不可連続回数信号ＦＮが所定回数Ｑよりも大ではないと判定されると、同期制御回路４０は、上記ステップＳ１０６の実行に戻って正常なアドレスが取得されたか否かの判定を行う。この間、ステップＳ１１０において訂正不可連続回数信号ＦＮが所定回数Ｑよりも大であると判定されると、同期制御回路４０は、上記ステップＳ１０４の実行に戻って前述した如き動作を繰り返し実行する。
【００４１】
図１１は、図１０に示す手順に従って同期制御回路４０が同期制御処理を実行した際におけるアドレスカウンタ４１及びタイミング信号生成回路５０各々に対する設定状態の推移を示す図である。
先ず、記録ディスク３０から検出された同期検出信号ＳＹＣと、タイミング信号生成回路５０のカウンタ５０１のカウント値に基づいて生成された仮同期読取タイミング信号ＳＳＸとが同一タイミングではないと判定（ステップＳ１０２）されている間は非同期状態ＳＴ０を維持し、論理レベル０の同期指令信号Ｇ１及び論理レベル０のアドレス正常状態信号Ｇ２が送出される。非同期状態ＳＴ０では、タイミング信号生成回路５０内のカウンタ５０３は自走し、同期信号とは非同期なタイミングにてデータ確定信号ＦＸ、アドレス復調タイミング信号ＡＸ及び同期復調タイミング信号ＳＸを生成する。
【００４２】
一方、同期検出信号ＳＹＣと、仮同期読取タイミング信号ＳＳＸとが同一タイミングであると判定されると仮同期状態ＳＴ１に推移する。仮同期状態ＳＴ１では、論理レベル１の同期指令信号Ｇ１が送出され、仮同期用のカウンタ５０１の現カウント値をカウンタ５０３にロードする。そして、記録ディスク３０から検出された同期検出信号ＳＹＣと、タイミング信号生成回路５０のカウンタ５０３のカウント値に基づいて生成された同期復調タイミング信号ＳＸとが同一タイミングであるか否かの判定（ステップＳ１０４）を行う。この際、両者が同一タイミングであると判定されると、同期状態ＳＴ２に推移する。
【００４３】
同期状態ＳＴ２では、論理レベル０の同期指令信号Ｇ１が送出され、カウンタ５０３は自走する。これにより、タイミング信号生成回路５０は、同期検出信号ＳＹＣに位相同期したデータ確定信号ＦＸ、アドレス復調タイミング信号ＡＸ及び同期復調タイミング信号ＳＸの生成を開始する。この間、記録ディスク３０から再生された訂正アドレスデータＡＤＲが所定数Ｐよりも多く連続して変化していないと判定（ステップＳ１０８）された場合には、同期状態ＳＴ２に維持される。尚、この間、同期検出信号ＳＹＣと、同期復調タイミング信号ＳＸとが同一タイミングでないと判定された場合には仮同期状態ＳＴ１まで推移する。又、仮同期もしていない時には非同期状態ＳＴ０に遷移する。一方、訂正アドレスデータＡＤＲに誤りが存在しないと判定された場合、つまり訂正アドレスデータＡＤＲが正しいアドレスであると判定された場合にはアドレス正常状態ＳＴ３に推移する。アドレス正常状態ＳＴ３では、論理レベル１のアドレス正常状態信号Ｇ２がアドレスカウンタ４１に供給される（ステップＳ１０９）。これにより、アドレスカウンタ４１は、訂正アドレスデータＡＤＲを取り込み、そのアドレスデータ値を１ずつ増加（又は減少）して行くことにより、生成アドレスデータＡＤＣを生成して記録再生制御回路４２に供給する。訂正アドレスデータＡＤＲに誤りがある（Ｅ０＝「１」）と判定され、且つ訂正アドレスデータＡＤＲが所定数Ｐよりも多く連続変化していると判定された場合、論理レベル０のアドレス正常状態信号Ｇ２が供給され、以前に取得したアドレスデータ値を１ずつ増加（又は減少）させて行く。この間、記録ディスク３０から読み取られたアドレスデータＡＤが所定回数Ｑよりも多く連続して訂正不能になったと判定（ステップＳ１１０）されるまで、つまり訂正アドレスデータＡＤＲが不正なアドレスであると判定されるまでアドレス正常状態ＳＴ３を維持する。一方、記録ディスク３０から読み取られたアドレスデータＡＤが所定回数Ｑよりも多く連続して訂正不能になったと判定された場合には、同期状態ＳＴ２に推移する。すなわち、記録ディスク３０から読み取られて訂正処理の施されたアドレスデータが不正なアドレスであると判定された場合には、アドレス正常状態ＳＴ３、同期状態ＳＴ２、仮同期状態ＳＴ１、非同期状態ＳＴ０へと遷移して再同期処理（同期検出信号ＳＹＣに同期したタイミングでカウンタ５０３に対する初期値ロードを行う）のルーチンに入り、何等かの外乱の影響により同期がはずれたと判断する。換言すると、一旦、アドレス正常状態ＳＴ３に推移すると、訂正アドレスデータＡＤＲが不正なアドレスであり、かつ同期がはずれていると判定されるまで再同期処理が待機されるのである。
【００４４】
従って、図１０及び図１１に示す如き同期制御処理においても、一時的な外乱が生じても、記録動作を中断させることなく迅速に情報データの記録を完了させることが可能になる。
又、図１２は、同期制御回路４０が実行する同期制御ルーチンの他の一例を示す図である。
【００４５】
図１２において、先ず、同期制御回路４０は、先ず、同期制御回路４０は、論理レベル０の同期指令信号Ｇ１をタイミング生成回路５０に供給する（ステップＳ１２０）。ステップＳ１２０の実行により、タイミング生成回路５０のカウンタ５０３は自走する。上記ステップＳ１２０の実行後、同期制御回路４０は、タイミング信号生成回路５０のカウンタ５０１のカウント値に基づいて生成された仮同期読取タイミング信号ＳＳＸと、同期検出信号ＳＹＣとが同一タイミングであるか否かの判定を行う（ステップＳ１２１）。かかるステップＳ１２１において両者が同一タイミングではないと判定された場合には、同期制御回路４０は、上記ステップＳ１２０に戻って前述した如き動作を繰り返し実行する。一方、ステップＳ１２１において、両者が同一タイミングであると判定されると、同期制御回路４０は、論理レベル１の同期指令信号Ｇ１をタイミング生成回路５０に供給する（ステップＳ１２２）。ステップＳ１２２の実行により、タイミング生成回路５０のカウンタ５０３は、論理レベル１の同期検出信号ＳＹＣが供給される度に所定のカウンタ初期値を取り込み、カウントアップ動作を行う。これにより、デコーダ５０５からは、同期検出信号ＳＹＣに同期したタイミングにて、前述した如きデータ確定信号ＦＸ、アドレス復調タイミング信号ＡＸ及び同期復調タイミング信号ＳＸが出力される。ステップＳ１２２の実行後、同期制御回路４０は、タイミング信号生成回路５０のカウンタ５０３のカウント値に基づいて生成された同期復調タイミング信号ＳＸと、同期検出信号ＳＹＣとが同一タイミングであるか否かの判定を行う（ステップＳ１２３）。ステップＳ１２３において両者が同一タイミングではないと判定されると、同期制御回路４０は、上記ステップＳ１２１に戻って前述した如き動作を繰り返し実行する。一方、かかるステップＳ１２３において、同期復調タイミング信号ＳＸと同期検出信号ＳＹＣとが同一タイミングであると判定されると、同期制御回路４０は、論理レベル０の同期指令信号Ｇ１をタイミング生成回路５０に供給する（ステップＳ１２４）。ステップＳ１２４の実行により、タイミング生成回路５０のカウンタ５０３は自走する。ステップＳ１２４の実行後、同期制御回路４０は、記録ディスク３０に対して情報データの記録を開始する旨を知らせる記録開始信号が記録再生制御回路４２から供給されたか否かの判定を行う（ステップＳ１２５）。かかるステップＳ１２５において記録開始信号が供給されていないと判定された場合、同期制御回路４０は、上記ステップＳ１２３の実行に戻って前述した如き動作を繰り返し実行する。一方、ステップＳ１２５において記録開始信号が供給されたと判定された場合には、同期制御回路４０は、次に、記録ディスク３０に対する情報データの記録動作を終了する旨を知らせる記録終了信号が記録再生制御回路４２から供給されたか否かの判定を、記録終了信号が供給されるまで繰り返し行う（ステップＳ１２６）。ステップＳ１２６において記録終了信号が供給されたと判定された場合には、同期制御回路４０は、ステップＳ１２３の実行に戻って前述した如き動作を繰り返し実行する。
【００４６】
図１３は、図１２に示す手順に従って同期制御回路４０が同期制御処理を実行した際におけるタイミング信号生成回路５０に対する設定状態の推移を示す図である。
先ず、記録ディスク３０から検出された同期検出信号ＳＹＣと、タイミング信号生成回路５０のカウンタ５０１のカウント値に基づいて生成された仮同期読取タイミング信号ＳＳＸとが同一タイミングではないと判定（ステップＳ１２１）されている間は非同期状態ＳＴ０を維持し、論理レベル０の同期指令信号Ｇ１を送出する。非同期状態ＳＴ０では、タイミング信号生成回路５０内のカウンタ５０３は自走し、同期信号とは非同期なタイミングにてデータ確定信号ＦＸ、アドレス復調タイミング信号ＡＸ及び同期復調タイミング信号ＳＸを生成する。
【００４７】
一方、同期検出信号ＳＹＣと、仮同期読取タイミング信号ＳＳＸとが同一タイミングであると判定されると仮同期状態ＳＴ１に推移する。仮同期状態ＳＴ１では、論理レベル１の同期指令信号Ｇ１が送出され、仮同期用のカウンタ５０１の現カウント値をカウンタ５０３にロードする。そして、記録ディスク３０から検出された同期検出信号ＳＹＣと、タイミング信号生成回路５０のカウンタ５０３のカウント値に基づいて生成された同期復調タイミング信号ＳＸとが同一タイミングであるか否かの判定（ステップＳ１２３）を行う。この際、両者が同一タイミングであると判定されると、同期状態ＳＴ２に推移する。
【００４８】
同期状態ＳＴ２では、論理レベル０の同期指令信号Ｇ１が送出され、カウンタ５０３は自走する。これにより、タイミング信号生成回路５０は、同期検出信号ＳＹＣに位相同期したデータ確定信号ＦＸ、アドレス復調タイミング信号ＡＸ及び同期復調タイミング信号ＳＸの生成を開始する。この間、記録開始信号が供給されたと判定（ステップＳ１２５）された場合には記録状態ＳＴ３に推移する。記録状態ＳＴ３では、記録終了信号が供給されたと判定（ステップＳ１２６）されるまで、この記録状態ＳＴ３を維持する。この際、記録終了信号が供給されたと判定されたら、同期状態ＳＴ２に推移して同期処理を実行し、同期がはずれたと判定された場合には仮同期状態ＳＴ１に推移する。更に、仮同期もはずれたと判定された場合には非同期状態ＳＴ０に推移して再同期処理を実行するのである。従って、記録ディスク３０に対する記録動作中は、例え隣接トラックからのクロストーク又は記録ディスク表面の傷等の外乱によって一時的に同期信号に乱れが生じても再同期処理の待機状態となる。
【００４９】
尚、同期制御回路４０では、図１０及び図１１に示す同期制御処理と、図１２及び図１３に示す同期制御処理とを組み合わせた同期制御処理を行うようにしても良い。
図１４は、かかる点に鑑みて為された同期制御ルーチンを示す図である。
尚、図１４に示される同期制御ルーチンにおけるステップＳ１４０〜Ｓ１５０までの処理は図１０に示されるステップＳ１００〜Ｓ１１０までの処理と同一である。ただし、図１４に示される同期制御ルーチンでは、ステップＳ１５０においてアドレスデータＡＤにおける連続訂正不能回数が所定回数よりも少ない又は訂正可能であると判定された場合には、次に、同期制御回路４０は、記録開始信号が供給されたか否かの判定を行う（ステップＳ１５１）。かかるステップＳ１５１において記録開始信号が供給されていないと判定された場合、同期制御回路４０は、ステップＳ１４６に戻って正常なアドレスが取得されたか否かの判定を再び実行する。一方、ステップＳ１５１において記録開始信号が供給されたと判定された場合には、次に、同期制御回路４０は、記録終了信号が供給されたか否かの判定を、この記録終了信号が供給されるまで繰り返し行う（ステップＳ１５２）。ステップＳ１５２において、記録終了信号が供給されたと判定された場合には、同期制御回路４０は、ステップＳ１４６に戻って正常なアドレスが取得されたか否かの判定を再び実行する。
【００５０】
図１５は、図１４に示す手順に従って同期制御回路４０が同期制御処理を実行した際におけるアドレスカウンタ４１及びタイミング信号生成回路５０に対する設定状態の推移を示す図である。
先ず、記録ディスク３０から検出された同期検出信号ＳＹＣと、タイミング信号生成回路５０のカウンタ５０１のカウント値に基づいて生成された仮同期読取タイミング信号ＳＳＸとが同一タイミングではないと判定（ステップＳ１４２）されている間は非同期状態ＳＴ０を維持し、論理レベル０の同期指令信号Ｇ１が供給される。非同期状態ＳＴ０では、タイミング信号生成回路５０内のカウンタ５０３は自走し、同期信号とは非同期なタイミングにてデータ確定信号ＦＸ、アドレス復調タイミング信号ＡＸ及び同期復調タイミング信号ＳＸを生成する。
【００５１】
一方、同期検出信号ＳＹＣと、仮同期読取タイミング信号ＳＳＸとが同一タイミングであると判定されると仮同期状態ＳＴ１に推移する。仮同期状態ＳＴ１では、論理レベル１の同期指令信号Ｇ１が送出され、仮同期用のカウンタ５０１の現カウント値をカウンタ５０３にロードする。そして、記録ディスク３０から検出された同期検出信号ＳＹＣと、タイミング信号生成回路５０のカウンタ５０３のカウント値に基づいて生成された同期復調タイミング信号ＳＸとが同一タイミングであるか否かの判定（ステップＳ１４４）を行う。この際、両者が同一タイミングであると判定されると、同期状態ＳＴ２に推移する。
【００５２】
同期状態ＳＴ２では、論理レベル０の同期指令信号Ｇ１が送出され、カウンタ５０３は自走する。これにより、タイミング信号生成回路５０は、同期検出信号ＳＹＣに位相同期したデータ確定信号ＦＸ、アドレス復調タイミング信号ＡＸ及び同期復調タイミング信号ＳＸの生成を開始する。この間、記録ディスク３０から再生された訂正アドレスデータＡＤＲが所定数Ｐよりも多く連続して変化していないと判定（ステップＳ１４８）され、かつ同期検出信号ＳＹＣと同期復調タイミング信号ＳＸとが同一タイミングであると判定（ステップＳ１４４）された場合には、同期状態ＳＴ２に維持される。尚、同期検出信号ＳＹＣと、同期復調タイミング信号ＳＸとが同一タイミングでないと判定された場合には仮同期状態ＳＴ１まで推移する。又、仮同期もしていない時には非同期状態ＳＴ０に遷移する。一方、訂正アドレスデータＡＤＲに誤りが存在しないと判定（ステップＳ１４６）された場合にはアドレス正常状態ＳＴ３に推移する。アドレス正常状態ＳＴ３では、論理レベル１のアドレス正常状態信号Ｇ２がアドレスカウンタ４１に供給される（ステップＳ１４９）。これにより、アドレスカウンタ４１は、訂正アドレスデータＡＤＲを取り込み、そのアドレスデータ値を１ずつ増加（又は減少）して行くことにより、生成アドレスデータＡＤＣを生成して記録再生制御回路４２に供給する。訂正アドレスデータＡＤＲに誤りがある（Ｅ０＝「１」）と判定され、且つ訂正アドレスデータＡＤＲが所定数Ｐよりも多く連続変化していると判定された場合、論理レベル０のアドレス正常状態信号Ｇ２が供給され、以前に取得したアドレスデータ値を１ずつ増加（又は減少）させて行く。尚、アドレスデータＡＤが所定回数Ｑよりも多く連続して訂正不能になったと判定（ステップＳ１５０）されるまで、つまり、記録ディスク３０から読み取られて誤り訂正処理の施された訂正アドレスデータＡＤＲが不正なアドレスであると判定されるまでアドレス正常状態ＳＴ３を維持する。ここで、記録ディスク３０から読み取られたアドレスデータＡＤが所定回数Ｑよりも多く連続して訂正不能になったと判定された場合には、同期状態ＳＴ２に推移する。すなわち、訂正アドレスデータが不正なアドレスであると判定された場合には、何等かの外乱の影響により同期がはずれたと判断し、同期状態ＳＴ２に戻って再同期処理を実施するのである。換言すると、一旦、アドレス正常状態ＳＴ３に推移すると、例え記録ディスク３０から読み取られた同期信号が一時的に乱れても、訂正アドレスデータＡＤＲが不正なアドレスであると判定されるまで再同期処理が実施されないのである。
【００５３】
一方、アドレスデータＡＤが所定回数Ｑよりも多く連続して訂正不能になっていないと判定され、かつ記録ディスク３０に対する記録動作を開始する旨を知らせる記録開始信号が供給されたと判定（ステップＳ１５１）された場合には記録状態ＳＴ４に推移する。記録状態ＳＴ４では、記録終了信号が供給されたと判定（ステップＳ１５２）されるまで、この判定動作を繰り返し実行する。この際、記録終了信号が供給されたと判定されたら、アドレス正常状態ＳＴ３に推移する。すなわち、記録ディスク３０に対する記録動作中は記録状態ＳＴ４を維持し、この間、記録動作が終了したらアドレス正常状態ＳＴ３に推移するのである。
【００５４】
従って、図１３及び図１４に示す同期制御処理によれば、例え記録ディスク３０から読み取られた同期信号が一時的に乱れても、誤り訂正後の訂正アドレスデータが適切なアドレスである場合、又は記録動作中には再同期処理が実施されないのである。
以上の如く、同期制御回路４０では、記録ディスク３０から読み取られて誤り訂正された訂正アドレスデータが適切なアドレスであると判定された場合にはその後、訂正アドレスデータが不正なアドレスであると判定されるまで再同期処理の実行を待機させるようにしている。又、同期制御回路４０は、記録ディスク３０に対する記録動作中においても同様に、再同期処理の実行を待機させるようにしている。
【００５５】
よって、かかる動作によれば、隣接トラックからのクロストーク又は記録ディスクの表面に付着したゴミ、埃、傷等により一時的な外乱が生じても、記録動作を中断させることなく迅速に情報データの記録を完了させることが可能になる。尚、上記実施例においては、訂正アドレスデータが不正なアドレスであると判定された場合、又は記録動作の終了時において同期処理を実施するようにしているが、所定の記録位置に記録再生ヘッド３２を強制移送させる、いわゆるサーチ動作に応じて強制的に再同期処理を実施させるようにしても良い。
【図面の簡単な説明】
【図１】本発明による情報記録再生装置の構成を示す図である。
【図２】図１に示される情報記録再生装置のアドレスカウンタ４１の内部構成を示す図である。
【図３】図１に示される情報記録再生装置のタイミング信号生成回路５０の内部構成を示す図である。
【図４】同期制御回路４０において実行される同期制御ルーチンの一例を示す図である。
【図５】図４に示す同期制御ルーチンに従って同期制御回路４０が同期制御処理を実行した際におけるアドレスカウンタ４１及びタイミング信号生成回路５０各々の設定状態の推移を示す図である。
【図６】同期制御回路４０において実行される同期制御ルーチンの他の一例を示す図である。
【図７】図６に示す同期制御ルーチンに従って同期制御回路４０が同期制御処理を実行した際におけるタイミング信号生成回路５０の設定状態の推移を示す図である。
【図８】同期制御回路４０において実行される同期制御ルーチンの他の一例を示す図である。
【図９】図７に示す同期制御ルーチンに従って同期制御回路４０が同期制御処理を実行した際におけるアドレスカウンタ４１及びタイミング信号生成回路５０各々の設定状態の推移を示す図である。
【図１０】同期制御回路４０において実行される同期制御ルーチンの他の一例を示す図である。
【図１１】図１０に示す同期制御ルーチンに従って同期制御回路４０が同期制御処理を実行した際におけるアドレスカウンタ４１及びタイミング信号生成回路５０各々の設定状態の推移を示す図である。
【図１２】同期制御回路４０において実行される同期制御ルーチンの他の一例を示す図である。
【図１３】図１２に示す同期制御ルーチンに従って同期制御回路４０が同期制御処理を実行した際におけるタイミング信号生成回路５０の設定状態の推移を示す図である。
【図１４】同期制御回路４０において実行される同期制御ルーチンの他の一例を示す図である。
【図１５】図１４に示す同期制御ルーチンに従って同期制御回路４０が同期制御処理を実行した際におけるアドレスカウンタ４１及びタイミング信号生成回路５０各々の設定状態の推移を示す図である。
【符号の説明】
３０  記録ディスク
３５  アドレス復調回路
３６  同期検出回路
３７  誤り検出回路
３８  誤り訂正回路
４０  同期制御回路
４１  アドレスカウンタ
４４  同期異常検出回路
５０  タイミング信号生成回路
【図１】
2004164687.tif 000003
【図２】
2004164687.tif 000004
【図３】
2004164687.tif 000005
【図４】
2004164687.tif 000006
【図５】
2004164687.tif 000007
【図６】
2004164687.tif 000008
【図７】
2004164687.tif 000009
【図８】
2004164687.tif 000010
【図９】
2004164687.tif 000011
【図１０】
2004164687.tif 000012
【図１１】
2004164687.tif 000013
【図１２】
2004164687.tif 000014
【図１３】
2004164687.tif 000015
【図１４】
2004164687.tif 000016
【図１５】
2004164687.tif 000017