(57)【要約】【課題】光電変換や電光変換が不要で高速動作が可能であり、蓄積時間を任意に変更可能である光バッファ回路を提供する。【解決手段】光バッファ回路は、光源１０と、遮断制御信号に応じて、光源の出力光を遮断する反転光ゲートスイッチ１１と、光双安定素子１２を有する。光双安定素子１２は、光源からの出力光と光入力信号とを入力とし、光入力信号に応じて、光源からの出力光を透過して出力する。そして、光双安定素子からの出力を入力とする読出用光ゲートスイッチ１３をさらに有する。読出用光ゲートスイッチは、遅延時間を任意に制御するための読出用制御信号に応じて、入力された光を透過して光バッファ回路の遅延出力とする。また、反転光ゲートスイッチに接続され、読出用制御信号を所定の時間遅延させて反転光ゲートスイッチの遮断制御信号とするための遅延回路１４も具備する。【選択図】          図１
2004309679.tif 000002
【特許請求の範囲】
【請求項１】
光入力信号を遅延させて出力するための光バッファ回路であって、該光バッファ回路は、
所定の波長の光を出力する光源と、
前記光源の出力光を遮断するための遮断制御信号に応じて、前記光源の出力光を遮断する遮断手段と、
入射光に対して出力が２つの安定な応答を示す光双安定素子であって、前記光源からの出力光と前記光入力信号とを入力とし、前記光入力信号に応じて、前記光源からの出力光を透過して出力する光双安定素子と、
前記光双安定素子からの出力を入力とし、遅延時間を任意に制御するための読出用制御信号に応じて、入力された光を透過して前記光バッファ回路の遅延出力とする読出用光ゲートスイッチと、
前記遮断手段に接続され、前記読出用制御信号を所定の時間遅延させて前記遮断手段の前記遮断制御信号とするための遅延回路と、
を具備することを特徴とする光バッファ回路。
【請求項２】
請求項１に記載の光バッファ回路において、前記遮断手段は、前記読出用光ゲートスイッチとは反転した動作モードを有する反転光ゲートスイッチであることを特徴とする光バッファ回路。
【請求項３】
請求項１に記載の光バッファ回路において、前記遮断手段は、該遮断手段への制御信号に応じて、前記光源への供給電源を停止させる電源制御手段であることを特徴とする光バッファ回路。
【請求項４】
請求項１乃至請求項３の何れかに記載の光バッファ回路において、前記読出用制御信号は、光信号であることを特徴とする光バッファ回路。
【請求項５】
請求項１乃至請求項３の何れかに記載の光バッファ回路において、前記読出用制御信号は、電気信号であることを特徴とする光バッファ回路。
【請求項６】
請求項１乃至請求項５の何れかに記載の光バッファ回路において、前記光入力信号の波長と前記光源の出力光の波長とが等しいことを特徴とする光バッファ回路。
【請求項７】
請求項１乃至請求項５の何れかに記載の光バッファ回路において、前記光入力信号の波長と前記光源の出力光の波長とが異なることを特徴とする光バッファ回路。
【請求項８】
請求項１乃至請求項７の何れかに記載の光バッファ回路であって、さらに、増幅手段を有し、該増幅手段は、前記光双安定素子への前記光入力信号を増幅することを特徴とする光バッファ回路。
【請求項９】
複数ビットのシリアルデータからなる光パケットを遅延させて出力するための光パケット用光バッファ回路であって、該光パケット用光バッファ回路は、
請求項１乃至請求項８に記載の光バッファ回路を並列に複数有し、
前記光パケットを１ビットずつのパラレルデータに変換し、それぞれを対応する各ビット用の前記光バッファ回路の前記光入力信号とするためのシリアル−パラレル変換手段と、
各ビット用の前記読出用光ゲートスイッチの出力を合波し、複数ビットからなるシリアルデータに変換して光パケット出力とするパラレル−シリアル変換手段と、
を具備することを特徴とする光パケット用光バッファ回路。
【請求項１０】
請求項９に記載の光パケット用光バッファ回路において、前記パラレル−シリアル変換手段は、各ビット用の前記読出用光ゲートスイッチに前記読出用制御信号をシーケンシャルに与える手段と、前記読出用光ゲートスイッチからの各ビット用の前記遅延出力を合波する合波器とからなることを特徴とする光パケット用光バッファ回路。
【請求項１１】
請求項９に記載の光パケット用光バッファ回路において、前記パラレル−シリアル変換手段は、各ビット用の前記読出用光ゲートスイッチの出力にそれぞれ所定の遅延を与えるための遅延手段と、該遅延手段からの出力を合波する合波器とからなることを特徴とする光パケット用光バッファ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光バッファ回路に関し、特に、遅延時間を任意に変更可能であり且つ高速動作が可能な光バッファ回路に関する。
【０００２】
【従来の技術】
近来、インターネットに代表される電気通信ネットワークの発達により、その高速度化・広帯域化が進んでおり、その中で、光ファイバを用いた光ネットワークが注目されている。光信号の一時蓄積機能、即ち光バッファ機能は、高度に光信号のやり取りを行うためには必要不可欠な機能である。例えば、光ネットワークに機能性を与えたインテリジェント光ネットワークを実現するためには、各ノードにおいて、ルーティング処理に代表される光信号処理を行う必要がある。そして、ルーティング処理等の光信号処理には、光信号を一旦退避させ蓄積し、所望のタイミングに合わせてこれを送出するという光バッファ機能が必要不可欠なものとなる。
【０００３】
光バッファ回路の形態としては、大別して、Ｏ／Ｅ／Ｏ型光バッファ回路と、全光型光バッファ回路の２種類がある。Ｏ／Ｅ／Ｏ型光バッファ回路は、入力光信号を一旦電気信号に変換し、半導体メモリ等の電子デバイスに電気信号として記憶させ、読み出し時に光信号に変換するタイプである。信号の蓄積時間、即ち遅延時間の設定は、電子回路による制御となるため、任意に可変することが可能である。
【０００４】
また、全光型光バッファ回路には、光信号をそのまま光ファイバ等からなる光信号遅延線に入力し、遅延線を伝搬した後に出力信号を得る形態や、光ファイバループ中を適当な回数だけ周回させた後にスイッチの開閉によって出力信号を読み出す形態がある。
【０００５】
【特許文献１】
特開平０９−３０７５５５号公報
【特許文献２】
特開平１０−３３６７１２号公報
【非特許文献１】
Ｈｉｒｏｙｕｋｉ  Ｔｓｕｄａ，  Ｔａｋａｓｈｉ  Ｋｕｒｏｋａｗａ，  Ｈｉｒｏｙｕｋｉ  Ｕｅｎｏｈａｒａ，  ａｎｄ  Ｈｉｄｅｔｏｓｈｉ  Ｉｗａｍｕｒａ，  “Ｐｈｏｔｏｎｉｃ  Ｍｅｍｏｒｙ  Ｓｗｉｔｃｈ：Ｍｏｎｏｌｉｔｈｉｃ  Ｉｎｔｅｇｒａｔｉｏｎ  ｏｆ  ａ  Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｓｔａｂｌｅ  Ｌａｓｅｒ  Ｄｉｏｄｅ  ａｎｄ  ａｎ  Ｏｐｔｉｃａｌ  Ｇａｔｅ”，  ＩＥＥＥ  Ｐｈｏｔｏｎｉｃｓ  Ｔｅｃｈｎｏｌｏｇｙ  Ｌｅｔｔｅｒｓ，  Ｖｏｌ．４，  Ｎｏ．７，  ｐｐ．７６０−７６２，  Ｊｕｌｙ  １９９２
【０００６】
【発明が解決しようとする課題】
今後の光ネットワークは、高速度化のために全光型ネットワークに向かっていくと考えられ、この場合には、光入力信号を電気信号に変換／再変換することなく高速に光信号をバッファに蓄積し、任意のタイミングで読み出すことが必要になってくる。
【０００７】
しかしながら、従来のＯ／Ｅ／Ｏ型光バッファ回路では、光電変換及び電光変換に要する時間や、電子デバイスの動作速度の制限を受けるため、光ネットワークのノード等における高速動作に耐え得る動作速度を実現することはできなかった。
【０００８】
また、全光型光バッファ回路は、光電変換及び電光変換を行う必要がないため、高速動作が可能ではあるが、光信号遅延線を用いる形態では、ファイバ長によって蓄積時間が固定されてしまうため、任意のタイミングで出力信号を読み出すことができない。また、光ファイバループを用いる形態では、蓄積時間を可変することはできても、蓄積時間がファイバループを１回周回する時間の整数倍に制限されてしまうため、任意のタイミングで出力信号を読み出すことはできない。したがって、シビアな条件で光入力信号をバッファリングする場合には問題となっていた。
【０００９】
したがって、光信号を電気信号に変換することなく光のまま蓄積し、その信号が必要となる任意のタイミングで読み出すことができる光バッファ回路の開発が望まれていた。本発明は、斯かる実情に鑑み、光電変換、電光変換が不要で高速動作が可能であり、蓄積時間を任意に変更可能である光バッファ回路を提供しようとするものである。
【００１０】
【課題を解決するための手段】
上述した本発明の目的を達成するために、本発明による光バッファ回路は、所定の波長の光を出力する光源と、光源の出力光を遮断するための遮断制御信号に応じて、光源の出力光を遮断する遮断手段と、入射光に対して出力が２つの安定な応答を示す光双安定素子であって、光源からの出力光と光入力信号とを入力とし、光入力信号に応じて、光源からの出力光を透過して出力する光双安定素子と、光双安定素子からの出力を入力とし、遅延時間を任意に制御するための読出用制御信号に応じて、入力された光を透過して光バッファ回路の遅延出力とする読出用光ゲートスイッチと、遮断手段に接続され、読出用制御信号を所定の時間遅延させて遮断手段の遮断制御信号とするための遅延回路とを具備するものである。
【００１１】
ここで、遮断手段は、読出用光ゲートスイッチとは反転した動作モードを有する反転光ゲートスイッチである。また、遮断手段への制御信号に応じて、光源への供給電源を停止させる電源制御手段であっても良い。
【００１２】
また、読出用制御信号は、光信号又は電気信号の何れかで良い。
【００１３】
さらに、光入力信号の波長と光源の出力光の波長とは、等しくても異なっていても構わない。
【００１４】
さらにまた、光双安定素子への光入力信号を増幅するための増幅手段を有しても良い。
【００１５】
また、本発明の光バッファ回路を複数設け、複数ビットのシリアルデータからなる光パケットを遅延させて出力するための光パケット用光バッファ回路とすることもできる。この場合、光パケット用光バッファ回路は、光バッファ回路を並列に複数有し、光パケットを１ビットずつのパラレルデータに変換し、それぞれを対応する各ビット用の光バッファ回路の光入力信号とするためのシリアル−パラレル変換手段と、各ビット用の読出用光ゲートスイッチの出力を合波し複数ビットからなるシリアルデータに変換し、光パケット出力とするパラレル−シリアル変換手段とを具備するものとなる。
【００１６】
ここで、パラレル−シリアル変換手段は、各ビット用の読出用光ゲートスイッチに読出用制御信号をシーケンシャルに与える手段と、読出用光ゲートスイッチからの各ビット用の遅延出力を合波する合波器とからなる。
【００１７】
また、パラレル−シリアル変換手段は、各ビット用の読出用光ゲートスイッチの出力にそれぞれ所定の遅延を与えるための遅延手段と、該遅延手段からの出力を合波する合波器とからなっても良い。
【００１８】
上記手段によれば、以下のような作用が得られる。即ち、光電変換、電光変換を行わないため、高速処理が可能であり、かつ、遅延時間を任意に制御できる。全光制御も可能となるため、バッファ読み出しの応答速度も高速化され、高速大容量ネットワークにも対応可能となる。また、光バッファ機能と同時に、周波数（波長）変換機能も備えることが可能である。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図示例と共に説明する。図１は、本発明の光バッファ回路を説明するための概略ブロック図である。バッファすべき光信号が複数ビットである場合について主に説明する。まず、複数ビットのシリアルデータからなる所定長の光パケット１を、シリアル−パラレル変換器２により１ビットずつに分割し、パラレルデータに変換する。そして、パラレルデータを光バッファ回路３に入力する。なお、１ビットだけの光入力信号を遅延させたい場合には、シリアル−パラレル変換器２は不要であり、直接光バッファ回路３に入力すれば良い。光バッファ回路３は、半導体レーザ等からなる光源１０と、光源１０からの光出力を遮断する手段である反転光ゲートスイッチ１１と、複数の光双安定素子１２と、複数の読出用光ゲートスイッチ１３とからなる。反転光ゲートスイッチ１１は、読出用光ゲートスイッチ１３とは反転した動作モードを有するものである。即ち、同一の制御信号が与えられた場合、一方のゲートスイッチは開き、他方のゲートスイッチは閉じるという関係にあるものである。光源１０は、所定の波長の光、例えば光パケット１と等しい波長の光を出力するものである。反転光ゲートスイッチ１１及び読出用光ゲートスイッチ１３は、制御信号に応じて、入力された光を遮断又は透過するものである。光双安定素子１２及び読出用光ゲートスイッチ１３は、光パケットのビット数分に対応する個数を備える。即ち、例えば８ビットの光パケットデータを入力とする場合には、８個の光双安定素子と読出用光ゲートスイッチを用意する。読出用光ゲートスイッチ１３には、読出用制御信号が入力される。この読出用制御信号は、読み出すまでの遅延時間を任意に制御するための信号であり、好ましくは光信号である。しかしながら、後述するように、制御信号は電気信号であっても良い。また、この読出用制御信号は、遅延回路１４を介して遮断制御信号として反転光ゲートスイッチ１１に入力される。なお、遅延回路１４は、制御信号が光信号の場合には、遅延線方式やループ方式等、一般的なものを用いれば良い。この光バッファ回路３からの出力をパラレル−シリアル変換器４によりシリアルデータに変換して出力する。
【００２０】
図２を用いて、本発明で用いる光双安定素子の動作を説明する。図２は、光双安定素子の動作を説明するためのタイミングチャートである。光双安定素子とは、入力された信号に応じて状態が変化しそれまでの安定な状態からもう一方の安定な状態に不連続的に移行する素子をいう。光双安定素子への入力信号がある閾値ｌ１を越えると、光双安定素子の出力がＨＩＧＨ状態になり、以降、入力信号が閾値ｌ１以下になってもＨＩＧＨ状態を保つ。そして、入力信号がある閾値ｌ２以下になると、光双安定素子の出力がＬＯＷ状態になる。なお、光双安定素子は、光電変換をすることなく、すべて光信号によって動作し、その動作は、光カー効果を利用しているものである。光カー効果は、サブピコ秒の応答速度で発現するため、状態変化は非常に高速である。したがって、光バッファ回路に適用した場合には、書き込み・読み出し動作が高速なビット列に対応することも可能である。
【００２１】
この光双安定素子の特性を利用した本発明の光バッファ回路の動作を以下に詳細に説明する。光源１０からの連続波を、反転光ゲートスイッチ１１を介して光双安定素子１２に入力する。なお、光源１０からの連続波だけでは、光双安定素子１２のある閾値、即ち、図２の閾値ｌ１を越えないように設定される。この光源１０からの連続波は、光双安定素子の出力状態を保持するために外部から常に入力されるバイアス光（ホールディングビーム）である。図３は、本発明の光バッファ回路の動作を説明するためのタイミングチャートである。説明を簡単にするために、入力は光パケットのうちの１ビット分で説明する。光パケット１のうちの１ビットである光入力信号がＨＩＧＨになったときに、この入力信号と光源１０からの連続波が足されたレベルが閾値ｌ１を越えるように設定しておく。光パケットの光入力信号のレベルが低い場合等、必要な場合には、光入力信号を増幅する増幅手段を設けても良い。図３に示すように、光入力信号がＨＩＧＨになると、光双安定素子の出力もＨＩＧＨになり、光入力信号がＬＯＷになってもその状態を保持する。なお、光入力信号がＮｕｌｌ、即ち０の場合には、光双安定素子の出力状態には変化はなく、ＬＯＷ状態を保つ。そして、読出用光ゲートスイッチ１３への読出用制御信号を、所望の蓄積時間、即ち任意の遅延時間分だけ遅らせて入力する。この読出用制御信号に応じて、読出用光ゲートスイッチ１３のゲートが開き、読出用光ゲートスイッチ１３の出力がＨＩＧＨとなる。また、読出用制御信号は、遅延回路１４を介して反転光ゲートスイッチ１１に入力されている。したがって、この遅延回路１４分の遅延時間を置いて、反転光ゲートスイッチ１１が閉じ、反転光ゲートスイッチ１１の出力がＬＯＷとなる。したがって、光双安定素子１２への光源１０からの連続波が遮断されるため、入力レベルが閾値ｌ２以下になり、光双安定素子１２の出力はＬＯＷとなる。そのため、読出用光ゲートスイッチ１３のゲートが開いていたとしても、その出力はＬＯＷとなる。
【００２２】
このように、読出用光ゲートスイッチ１３への読出用制御信号の送出タイミングを任意に設定することにより、光バッファ回路の蓄積時間を任意に設定することができる。蓄積時間の原理的な下限は、制御信号が配線及びデバイス中を伝搬するのに要する時間を除いて、光双安定素子１２の立ち上がり応答時間と読出用光ゲートスイッチ１３の遮断・透過応答速度との和になる。制御信号が光信号の場合には、伝播時間等はほぼ無視できる。また、蓄積時間の原理的な上限については、制限は特にない。読出用制御信号を読出用光ゲートスイッチ１３へ入力しない限り、いつまでも蓄積が可能である。したがって、光双安定素子及び読出用光ゲートスイッチとして、高速に応答する光制御型のデバイスを利用することにより、極めて短い蓄積時間から極めて長い蓄積時間の設定が可能となる。
【００２３】
また、図３から見て取れるように、遅延回路１４の遅延分は、読出用光ゲートスイッチ１３からの出力、即ち光バッファ回路３の出力のパルス幅を決定するためのものである。遅延回路１４の遅延時間は、入力信号のパルス幅と同様となるように予め設定されれば良い。また、必要により、入力信号のパルス幅とは異なるパルス幅を出力するように、遅延回路１４の遅延時間を設定しても構わない。なお、この遅延回路１４は、光バッファ回路の遅延時間を設定するものではなく、あくまでも出力信号のパルス幅を設定するものである。
【００２４】
なお、複数のビット列からなる光パケットを入力信号とする場合に用いるシリアル−パラレル変換器２は、シリアルデータである光パケット信号を分割して１ビットずつ並列に光バッファ回路に入力するためのデータを生成するものであるが、これには種々の光デバイスが利用可能である。例えば、“１−Ｔｂ／ｓ  １８−ｃｈ  Ｐｈｏｔｏｎｉｃ  Ｓｅｒｉａｌ−ｔｏ−ｐａｒａｌｌｅｌ  Ｃｏｎｖｅｒｔｅｒ  Ｕｓｉｎｇ  ａ  Ｓｕｒｆａｃｅ−ｒｅｆｌｅｃｔｉｏｎ  Ａｌｌ−ｏｐｔｉｃａｌ  ｓｗｉｔｃｈ”，  ＯＦＣ  ２００２，  Ｔｈｕｒｓｄａｙ  Ｍｏｒｎｉｎｇ，  ｐｐ．４０８−４１０に記載のシリアル−パラレル変換器や、“１−Ｔｂ／ｓ  １６−ｂ  Ａｌｌ−Ｏｐｔｉｃａｌ  Ｓｅｒｉａｌ−ｔｏ−Ｐａｒａｌｌｅｌ  Ｃｏｎｖｅｒｓｉｏｎ  Ｕｓｉｎｇ  ａ  Ｓｕｒｆａｃｅ−Ｒｅｆｌｅｃｔｉｏｎ  Ｏｐｔｉｃａｌ  Ｓｗｉｔｃｈ”，  ＩＥＥＥ  Ｐｈｏｔｏｎｉｃｓ  Ｔｅｃｈｎｏｌｏｇｙ  Ｌｅｔｔｅｒｓ，  Ｖｏｌ．１５，Ｎｏ．２，  Ｆｅｂｒｕａｒｙ  ２００３，  ｐｐ．２８７−２８９に記載のシリアル−パラレル変換器等、一般的な種々の変換器が利用可能である。
【００２５】
また、各ビット用の読出用光ゲートスイッチ１３の出力を集め、複数ビットからなるシリアルデータに変換して光パケット出力とするためのパラレル−シリアル変換器４も、上記のような適当なデバイスを用いれば良い。また、読出用制御信号を各ビット用の読出用光ゲートスイッチ１３にシーケンシャルに与えることで、出力に適当な遅延を与え、その出力を順次読み出してカプラ等で合波することにより、シリアルデータとした光パケットを出力するようにしても良い。また、読出用制御信号は同時に各読出用光ゲートスイッチ１３に与えるが、その出力ラインに、それぞれ所定の遅延時間を設定した遅延回路を設けておき、各遅延回路からの出力をカプラ等で合波することによりシリアルデータとしても良い。
【００２６】
さらに、光源１０は、光入力信号と等しい波長の出力光を放射するものを選択すれば良いが、必要により異なる波長のものを用いても良い。異なる波長のものを用いれば、光バッファ機能だけでなく、周波数（波長）変換機能も備えた装置となる。即ち、本発明の光バッファ回路は、光入力信号がそのまま出力されるわけではなく、光源１０からの光が出力されるものであるため、光バッファ回路の出力側で必要な波長を光源１０側で選択すれば良いことになる。
【００２７】
このように、本発明の光バッファ回路は、制御信号を含めてすべての信号を光信号とすることで、非常に高速な動作が可能となる。なお、制御信号を光信号ではなく電気信号とすることも勿論可能である。以下に図４を用いて制御信号が電気信号である場合について説明する。
【００２８】
図４は、本発明の光バッファ回路の他の実施例を説明するための概略ブロック図である。図中、図１と同一の符号を付した部分は同一構成要素を表わしているため、重複説明は省略する。また、光バッファ回路３のうちの１ビット分の構成要素のみを図示した。図１の例と同様、複数ビットの場合には、ビット数分の光双安定素子及び読出用光ゲートスイッチを用意すれば良い。図４の例では、読出用光ゲートスイッチ２３の制御信号が電気信号である。即ち、読出用光ゲートスイッチ２３は、電気信号の有無により、ゲートを開閉するものである。そして、遅延回路２４は、一般的な電気信号用の遅延回路を用いる。さらに、読出用光ゲートスイッチと同様に、反転光ゲートスイッチ２１は、電気信号で制御されるものである。このような構成であっても、図３のタイミングチャートと同様な特性が得られる。この実施例は、制御信号が電気信号であるだけで、光入力信号のバッファリングについては、光電変換等は行われないため、従来のＯ／Ｅ／Ｏ変換方式等の光バッファ回路に比べて速度的には有利なものである。但し、全光型に比べると、制御信号の伝送路での遅延等があるため、応答時間に多少の遅れが生ずる。しかしながら、ゲートスイッチ等を光制御スイッチに比べて安価な電気制御スイッチとすることができるため、装置自体を比較的安価に製造可能である。したがって、用途によっては本実施例の方式であっても有用である。
【００２９】
次に、図５を用いて本発明の光バッファ回路のさらに他の実施例を説明する。図５は、本発明の光バッファ回路のさらに他の実施例を説明するための概略ブロック図である。図中、図１と同一の符号を付した部分は同一構成要素を表わしているため、重複説明は省略する。また、図４と同様、光バッファ回路３のうちの１ビット分の構成要素のみを図示した。図１の例と同様、複数ビットの場合には、ビット数分の光双安定素子及び読出用光ゲートスイッチを用意すれば良い。図５の例は、図４と同様、読出用制御信号が電気信号である。図４の反転光ゲートスイッチ２１の代わりに、図５では制御信号によって光源１０への供給電源を停止させる電源制御装置２５を有している点が図４の例とは異なる。即ち、読出用制御信号が発せられると、遅延回路２４で所定時間遅延された後に、電源制御装置によって、光源１０への供給電源が停止され、光源１０は発光を停止する。したがって、このような構成であっても、図３のタイミングチャートと同様な特性が得られる。
【００３０】
なお、本発明の光バッファ回路は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００３１】
【発明の効果】
以上、説明したように本発明の光バッファ回路によれば、光入力信号が光バッファ回路に入力されてからその情報が読み出されるまでの蓄積時間を任意に且つ連続的に可変できるという優れた効果を奏し得る。さらに、光電変換等が不要なため、光信号のまま蓄積することができるので、高速な書き込み・読み出し動作が可能となる。さらにまた、外部から印加される蓄積時間を決定するための制御信号は、光信号であっても電気信号であっても良く、光信号で制御する場合には、高速な全光スイッチが利用可能となり、バッファ読み出し応答速度が高速化されるという効果もある。読出用制御信号により蓄積時間が制御されるため、短い蓄積時間から極めて長い蓄積時間であっても設定可能である。
【図面の簡単な説明】
【図１】図１は、制御信号が光信号である本発明の光バッファ回路の概略を説明するためのブロック図である。
【図２】図２は、光双安定素子の動作を説明するためのタイミングチャートである。
【図３】図３は、本発明の光バッファ回路の動作を説明するためのタイミングチャートである。
【図４】図４は、制御信号が電気信号である本発明の他の光バッファ回路の概略を説明するためのブロック図である。
【図５】図５は、制御信号が電気信号である本発明のさらに他の光バッファ回路の概略を説明するためのブロック図である。
【符号の説明】
１    光パケット
２    シリアル−パラレル変換器
３    光バッファ回路
４    パラレル−シリアル変換器
１０    光源
１１    反転光ゲートスイッチ
１２    光双安定素子
１３    読出用光ゲートスイッチ
１４    遅延回路
２１    反転光ゲートスイッチ
２３    読出用光ゲートスイッチ
２４    遅延回路
２５    電源制御装置
【図１】
2004309679.tif 000003
【図２】
2004309679.tif 000004
【図３】
2004309679.tif 000005
【図４】
2004309679.tif 000006
【図５】
2004309679.tif 000007