(57)【要約】【課題】スイッチングの高速性や耐電圧に優れ、オン抵抗が低い窒化ガリウムＦＥＴを用いて、超低損失の電力変換装置が実現でき、ノーマリーオンのＦＥＴであっても主電源が確立した状態で制御回路がシャットダウンしても、アーム短絡などの生じないゲート駆動方式路を提供する。【手段】本発明のゲート駆動回路は、主電源の接地側に接続され、主電源と連動して確立する第二の電源と、制御電源から供給されるゲートオン用電源とを制御信号で切り替えてスイッチング素子のゲートに出力することにより、主電源が確立した状態で制御電源がシャットダウンした場合でも、ローサイドのスイッチング素子のゲートにはオフ電圧が印加される。【選択図】  図１
2004242475.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子が第一の直流電源に対して直列に接続されたアームと、前記第一の直流電源に接続された第二の直流電源と、前記第一の直流電源とは別系統の第三の直流電源と、信号によって前記第二の直流電源と第三の直流電源のいずれかを出力する駆動回路とを備え、前記駆動回路の出力が、アームの負側スイッチング素子のゲートに接続されてなることを特徴とするスイッチング素子の駆動方式。
【請求項２】
駆動回路に入力される信号を、メカニカルスイッチによって、接地側に接続したことを特徴とする請求項１記載のスイッチング素子の駆動方式。
【請求項３】
前記メカニカルスイッチに代えて、半導体スイッチング素子を用いたことを特徴とする請求項２記載のスイッチング素子の駆動方式。
【請求項４】
アームを構成するスイッチング素子が、窒化ガリウムＦＥＴまたはＳｉＣＦＥＴであることを特徴とする請求項１〜３のいずれか１項に記載のスイッチング素子の駆動方式。
【請求項５】
直流電源の電流検出器または各アームを流れる複数の電流検出器または直流電源側に一括した電流検出器と、電流値および電流の上昇率を検出する装置、電流値または電流上昇率と基準値との比較器（コンパレータ）とを備え、該比較器の出力が，メカニカルスイッチまたは半導体スイッチング素子の操作信号、およびスイッチング素子のオン指令信号としてなることを特徴とする、請求項２〜４のいずれか１項に記載のスイッチング素子の駆動方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディプリッションタイプのノーマリーオンのスイッチング素子を有するインバータにおけるスイッチング素子の駆動方式に関する。
【０００２】
【従来の技術】
近年、パワー半導体素子の進展により、あらゆる分野で、電源の形態を変換する電力変換装置、特に交直変換機能をもつインバータの普及が著しい。これらの電力変換装置に用いられるパワー半導体は、大電力ではサイリスタやＧＴＯ（ゲートターンオフサイリスタ）、中小電力ではＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）やＭＯＳＦＥＴ（金属酸化物半導体電解効果トランジスタ）を用いるのが一般的であった。
【０００３】
しかしながら、上記従来の、パワー半導体素子にあっては、オン抵抗や飽和電圧Ｖｃｅの低減化は技術的に限界であり、装置の高効率化もそれに伴い頭打ちの状況にあるという問題点を有している。
【０００４】
一方、ワイドギャップ半導体の研究が進められた結果、低オン抵抗で高耐圧・大電流かつ高速スイッチングが得られる窒化ガリウムＦＥＴやＳｉＣを用いたスイッチングデバイスが出現し始めている。一般に、窒化ガリウムＦＥＴやＳｉＣを用いれば、スイッチング損失も削減できる電力変換装置を提供できることが知られている。
【０００５】
しかしながら、現在、実現容易なデバイスがディプリッションタイプであるため、ゲートが無電圧の場合、素子がオン状態であるノーマリーオン型のデバイスとなっている。
【０００６】
図５は、パワー半導体素子として用いられる窒化ガリウムＦＥＴのスイッチング特性として、窒化ガリウムＦＥＴのＶｄｓ：ドレイン＝ソース間電圧（１９）とＶｇ：ゲート電圧（２０）の関係を示したグラフである。図５からわかるように、窒化ガリウムＦＥＴは、ゲート電圧Ｖｇ（２０）が負の時、窒化ガリウムＦＥＴがオフとなり、無電圧および正電圧の時オンとなるいわゆるディプリッションタイプである。つまり、窒化ガリウムＦＥＴは、ゲートが無電圧であれば、常に電流が流れることになり、従来のスイッチングデバイスでは、初期のＳＩトランジスタ（静電誘導型トランジスタ）、ＳＩサイリスタ（静電誘導型サイリスタ）がノーマリーオンであった。現在でも、高耐圧・大電流特性を有する埋め込みゲート型のｎチャンネルＳＩサイリスタや一部のＳＩトランジスタは、ディプリッションタイプの窒化ガリウムに該当するノーマリーオンの特性を有していた。（非特許文献１参照）。
【０００７】
したがって、主電源が確立した状態で、制御電源がシャットダウンすると、２つのスイッチング素子が直列接続されたアームは短絡となり、短絡電流により素子が破壊するか、保護用の速断ヒューズを主電源とアーム間または各アームに設けている場合は、ヒューズの溶断に至り、運転が停止する重故障となる。
【０００８】
これらのノーマリーオンのスイッチング素子を、インバータに適用する場合、常識的な手法として、主回路電源とゲートあるいはベース駆動用の制御電源の投入シーケンスを、インターロックをかけ、制御電源が確立しスイチング素子をオフさせた状態で、主回路電源を確立するなどの手法が取られていた。
【０００９】
また、ノーマリーオフのスイチング素子に関しても、インバータアームに即断ヒューズを挿入し、スイッチング素子との保護協調をはかるなどの方法があったが、素子の電流時間積Ｉ２ｔが、速断ヒューズのＩ２ｔより小さい場合は保護協調が出来ず、素子の方が先に溶断する。そこで、短絡電流を検知して、直流電源と並列接続された大電流サイリスタをオンさせ、別経路に短絡電流を分流し、保護協調の取れた電源側のヒューズを溶断させ短絡を保護する手法もとられていた。
【００１０】
しかしながら、こうした従来手法では、後述するようなスイッチング速度が高速な窒化ガリウムＦＥＴにおいては、過電流検出後、サイリスタのオン時間やヒューズの溶断限時特性のため、保護すべきアーム短絡電流の遮断に遅れをとってしまう欠点があった。最近では、ＩＧＢＴのアーム短絡を防止するため、直流回路のコンデンサに電流検出器を設け、比較器で電流値が上昇した場合、正と負の電源を持つＩＧＢＴのゲート駆動回路によってＩＧＢＴのゲート電圧を通常のオン電位より低下させる手法を取っている（特許文献１参照）。
【００１１】
しかしながらこの回路構成では、正と負の電源は、いずれも制御電源から生成されるため、窒化ガリウムＦＥＴのようなノーマリーオンのスイッチング素子には適用しても効果が得られなかった。さらに、ＩＧＢＴの短絡保護のために負荷電流に応じて変化する新たな電流検出用トランジスタを設け、その電流によって、単電源式のゲート駆動回路の出力を絞り過電流すなわちアーム短絡をＩＧＢＴのゲート電圧で遮断するように構成している例も開示されている（特許文献２参照）。
【００１２】
この場合も、ノーマリーオフのスイッチング素子であるので、制御電源がシャットダウンした場合、ゲートオフとなりフェールセーフとなるので、ノーマリーオンのスイッチング素子には適用できないばかりか、駆動回路が複雑となり、さらに制御電源のシャットダウン時に積極的にゲートに負バイアスがかかるわけではない。
【００１３】
【特許文献１】公開特許  特開平７―１５９４８号  公報
【特許文献２】特許番号  第２６９６２７０号公報
【非特許文献１】電気学会高性能・高機能パワーデバイス・パワーＩＣ調査専門委員会編  「パワーデバイス・パワーＩＣハンドブック」
【００１４】
【発明が解決しようとする課題】
本発明は以上のような事情に鑑みてなされたものであり、その目的は、スイッチングの高速性や耐電圧に優れ、オン抵抗が低く電力変換装置の画期的な低損失化ができる窒化ガリウムなどのディプリッションタイプのスイッチング素子を用いる回路において、制御回路がシャットダウンし、主電源が確立した状態でもアーム短絡などの生じないより安全な、スイッチング素子の駆動方式を提供することにある。
【００１５】
【課題を解決するための手段】
本願発明者は、上記目的を達成するために鋭意検討した。その結果、主電源となる第一の直流電源の負側に、この電源と同時に電圧が確立される第二の直流電源を接続し、該第二の直流電源と、制御系からの第三の直流電源とをゲート駆動回路用の電圧源とし、制御信号によって、いずれかの信号を出力する構成とし、この出力を、インバータを構成するアームの負側のスイッチング素子のゲートに接続したことで、第三の直流電源がシャットダウンした場合、主電源が確立している限りゲートには負電圧が印加されスイッチング素子をターンオフさせる。また、制御信号を喪失した場合でも、ゲートには負電圧が印加される。さらに、指令によりスイッチング素子をターンオフさせる場合、制御信号を接地側に短絡させれば同様に、ゲートには負電圧が印加され、制御信号および制御電源が喪失したとしても、アーム短絡に至ることはないことを見出し、本発明を完成するに至った。
【００１６】
請求項１に記載のスイッチング素子の駆動方式は、上記の課題を解決するために、スイッチング素子が第一の直流電源に対して直列に接続されたアームと、前記第一の直流電源に接続された第二の直流電源と、前記第一の直流電源とは別系統の第三の直流電源と、信号によって前記第二の直流電源と第三の直流電源のいずれかを出力する駆動回路とを備え、前記駆動回路の出力が、アームの負側スイッチング素子のゲートに接続されてなることを特徴としている。
【００１７】
上記の構成によれば、主電源（第一の直流電源）と同時に電圧が確立する第二の直流電源がゲートオフ用の電源として機能するので、主電源が確立した状態で、制御電源がシャットダウンした場合でも、ローサイドのスイッチング素子のゲートにはオフ電圧が印加される。これにより、ノーマリーオフのスイッチングデバイスであっても、制御電源がシャットダウンした場合にアーム短絡などの事故発生を回避でき、低損失の例えば窒化ガリウムＦＥＴ等を用いた回路において、より安全な、スイッチング素子の駆動方式を提供できる。
【００１８】
請求項２に記載のスイッチング素子の駆動方式は、上記の課題を解決するために、駆動回路に入力される信号を、メカニカルスイッチによって、接地側に接続したことを特徴としている。
【００１９】
上記の構成によれば、制御回路が正常動作している場合に、ゲートオフの信号により、アーム負側のスイッチング素子を全てターンオフさせることができる。これにより、メカニカルスイッチを用いてローサイドのスイチング素子を全て強制的にターンオフすることができるので、非常停止が可能となる。
【００２０】
請求項３に記載のスイッチング素子の駆動方式は、請求項２に記載のメカニカルスイッチに代えて、半導体スイッチング素子を用いたことを特徴としている。
【００２１】
上記の構成によれば、制御信号でトランジスタ等の半導体スイッチをオンすることで、高速にアーム負側のスイッチング素子をターンオフさせることができる。
【００２２】
請求項４に記載のスイッチング素子の駆動方式は、上記の課題を解決するために、アームを構成するスイッチング素子が、窒化ガリウムＦＥＴまたはＳｉＣＦＥＴであることを特徴としている。
【００２３】
上記の構成によれば、窒化ガリウムやＳｉＣＦＥＴのようなノーマリーオンのスイッチングデバイスをインバータに適用し、制御電源と主回路電源の投入シーケンスを適正にしなくとも、また主回路電源が確立された状態で制御電源がシャットダウンした場合やケーブルの断線または駆動回路の故障で出力が欠損した場合でもアーム短絡を起こすことがない。
【００２４】
請求項５のスイッチング素子の駆動方式は、上記の課題を解決するために、  直流電源の電流検出器または各アームを流れる複数の電流検出器と、電流の上昇率および電流値を検出する装置、電流上昇率と基準値との比較器（コンパレータ）とを備え、該比較器の出力が，メカニカルスイッチまたは半導体スイッチング素子の操作信号、およびスイッチング素子のオン指令信号としてなることを特徴としている。
【００２５】
上記の構成によれば、インバータ動作中に、ハイサイドのスイチング素子が（ハイサイドの素子には、ローサイドの素子に適用される上記駆動回路のような工夫を適用していない）なんらかの原因でターンオフ不能となってアーム短絡事故に至ったとしても、ローサイドのスイッチング素子に直ちにゲート逆バイアスを印加することで、窒化ガリウムＦＥＴの高速遮断特性を利用してアーム短絡を保護することができる。
【００２６】
【発明の実施の形態】
本発明の一実施の形態について、図面に基づいて説明すれば以下のとおりである。
【００２７】
まず、本発明の一実施の形態に係るスイッチング素子の駆動方式に用いられる窒化ガリウムＦＥＴの特性について説明する。図６は、試作された窒化ガリウムＦＥＴのターンオフ時のドレイン＝ソース間電圧を示したグラフである。ここで示したのは、電圧のターンオフ特性であり速度は約５０ｎＳであるが、図７に示すように電流遮断特性は、Ｖｇ（ゲート電圧）（２０）の変化に対して、Ｉｄ（ドレイン電流）（２１）が、２５ｎＳ以下と高速遮断であり、図には時間関係が示されていないが、ドレイン電流Ｉｄがゼロ電流近くに低下した後にＶｄｓ（ドレイン＝ソース間電圧）が回復するような特性が見られる。スイッチング損失は、ＩｄとＶｄｓの重なりによって生じるため、このデータからは、スイッチング損失が低い傾向が見て取れる。したがって、この特性だけを見ても、窒化ガリウムＦＥＴを用いれば、前述の説明に加えて、スイッチング損失も削減できる電力変換装置を提供できる性質を有していることがわかる。
【００２８】
次に、図１〜４に基づいて、本実施の形態のスイッチング素子の駆動方式について詳細に説明する。
図１は、本実施の形態のスイッチング素子の駆動方式を示した回路図である。図１に示すように、本実施の形態のスイッチング素子の駆動方式は、主回路として、スイッチング素子８ａと８ｂを直列接続したアームとスイッチング素子８ｃと８ｄを直列接続したアームを有し、これらのアームが主電源２に並列接続されている。これは、単相インバータを想定したもので、アームが３組並列接続された３相インバータであってもかまわない。主電源２とこれらのアーム間の太線で示した回路を主回路と呼ぶ。
【００２９】
主電源２には、第二の直流電源３が接地側が正電圧になるよう接続されており、負電圧側は、ゲート駆動回路１０ａ、１０ｂに接続されている。一方、制御電源装置４内で生成されるゲートオン用電源５（第三の直流電源）は、負電圧側が、主回路の接地側に、正電圧側が、ゲート駆動回路１０ａ、１０ｂに接続されている。
【００３０】
ゲート駆動回路１０ａ、１０ｂ内部では、入力されたゲートオン用電源５の正電圧と第二の直流電源３の負電圧との間に、トランジスタ１６ｘと１６ｙがプッシュプルで接続され、プッシュプル接続の中間出力点が、ゲート駆動回路１０ａでは、ゲート抵抗１３ｂを介してスイッチング素子８ｂのゲートへ、ゲート駆動回路１０ｂでは、ゲート抵抗１３ｄを介して、スイッチング素子８ｄのゲートに接続されている。ゲート抵抗については、場合によっては省略することもできる。
【００３１】
プッシュプル接続された、トランジスタ１６ｘのベースは、抵抗器１５ｘおよび図示しない抵抗器を介してゲート制御回路６に接続されている。プッシュプル接続されたトランジスタ１６ｘのベースは、ダイオード１７のカソードに、ダイオード１７のアノードはトランジスタ１６ｙのベースに接続されている。トランジスタ１６ｙのベースは、抵抗器１５ｙを介して第二の直流電源３の負側に接続されている。ゲート駆動回路１０ｂは、同様の構成であるので図では内部回路は省略してある。
【００３２】
ハイサイドのスイッチング素子８ａ、８ｃのゲート駆動回路９ａ、９ｂは、ゲート制御回路６からの信号に接続され、９ａ、９ｂの出力は、ゲート直列抵抗１３ａ、１３ｃ、ゲート並列抵抗１４ａ、１４ｃを介して、スイッチング素子８ａ、８ｃのゲートおよびソースにそれぞれ接続されている。
【００３３】
アームの中性点は、負荷１８の両端に接続されている。ゲート駆動回路１０ａおよび１０ｂの内部は、ここに示した構成に限らず、第二の直流電源３とゲートオン用電源５を、信号で切り替えできる回路構成であればかまわない。なお、通常、インバータではスイッチング素子８に、逆導通ダイオード（フライホイルダイオード）が接続されているが、スイッチング素子に内蔵され回路シンボルで現れないことも多いため、自明のものとして記載していない。また、本実施例の太線で示した主回路は、単相インバータの構成であるが、アームが３組存在する３相であってもかまわない。
【００３４】
次に、本実施の形態に係るスイッチング素子の駆動方式の動作について説明する。
正常時は、制御電源装置４が確立してから、同じ電源部から生成される主電源２と第二の直流電源３とが確立されるシーケンスとなっていることは言うまでもない。正常時のゲート駆動動作は、例えば、ゲート制御回路６から発生されるＨ、Ｌのロジック信号による。ゲート駆動信号がＨであれば、抵抗器１２ａおよび抵抗器１５ｘを介してトランジスタ１６ｘのベース信号となりトランジスタ１６ｘがオンとなる。トランジスタ１６ｘがオンとなるとゲートオン用電源５がゲート抵抗１３ｂを介してスイッチング素子のゲートに正電圧として印加されることになり、スイッチング素子８ｂはオン状態となる。
【００３５】
一方、ゲート制御回路６からの出力がＬである場合、トランジスタ１６ｙのベース電流はエミッタ、ベース抵抗器１５ｙの経路で流れ、トランジスタ１６ｙをオンさせる。これらの動作は、一般のプッシュプル回路動作であり詳細な説明は既知のものとし省略する。
【００３６】
トランジスタ１６ｙがオンするとゲートには、第二の直流電源３の負電圧が印加され、スイッチング素子８ｂは逆バイアスされターンオフする。
【００３７】
次に、主回路電源１と第二の直流電源３が確立した状態で制御電源装置４がシャットダウンした場合の説明を行う。制御電源装置４がシャットダウンすると、ゲート制御回路６から出力されるロジック信号はＬとなり前述の説明の通りトランジスタ１６ｙがオンし、スイッチング素子８ｂのゲートには負電圧が印加され素子はターンオフする。
【００３８】
以上により、ゲート制御回路６が外れたりしてシャットダウンした場合であっても、無電圧では導通しない状態となり、アーム短絡を回避することができる。
【００３９】
次に、駆動回路に入力される信号をメカニカルスイッチにより設地側に接続した場合について説明する。
図２は、メカニカルスイッチを設地側に接続した回路を示す回路図である。図２に示すように、抵抗器１２ａ及び抵抗器１２ｂのゲート回路側が、電圧制御スイッチ１１ａ、１１ｂ（メカニカルスイッチ）の一接点に接続され、他方の接点は、接地側に接続されている。この部分の動作を説明する。ゲートオフ信号発生器７から電圧制御スイッチ１１ａ、１１ｂを動作する信号、１１ａ、１１ｂは、例えばリレーであって、その場合これを動作する信号は、リレーコイルを動作させる信号である。この信号によって電圧制御スイッチ１１ａ、１１ｂが導通し抵抗器１２ａとの接続点電位はＬとなるので、スイッチング素子８ｂ、８ｄのゲートには負電圧が印加され素子はいっせいにターンオフする。ここで、電圧制御スイッチをノーマルクローズとし、正常時にコイルを動作させて接点を開放しておけば、ゲートオフ信号７が無電圧となった場合フェールセーフとなって、スイッチング素子をターンオフさせることができる。
【００４０】
次に、上記メカニカルスイッチからなる電圧制御スイッチ１１ａ、１１ｂを、半導体スイッチング素子である、ゲートオフ用トランジスタ１１ａ’、１１ｂ’に置き換えた場合について説明する。図３に示すように、抵抗器１２ａと抵抗器１２ｂのゲート回路側が、ゲートオフ用トランジスタ１１ａ’、１１ｂ’のコレクタに接続され、エミッタは接地側に接続され、ゲートオフ信号発生器７がそれぞれのトランジスタのベースに接続されている。この部分の動作を説明する。ゲートオフ信号発生器７からハイレベルの信号が発生すると、トランジスタ１１ａ、１１ｂが導通し抵抗器１２ａとの接続点電位はＬとなるので、同様に、スイッチング素子８ｂ、８ｄのゲートには負電圧が印加され素子はいっせいにターンオフする。ここで、ゲートオフ用トランジスタ１１ａ’、１１ｂ’をオフさせるため、トランジスタのエミッタに対してハイレベルの信号をベースに加えることで、ゲートオフ信号としているが、フェールセーフの観点から、ゲートオフ用トランジスタ１１ａ’、１１ｂ’をＮＰＮトランジスタとして、逆ロジックでゲートオフ信号あるいは非常停止信号としてもよいことはいうまでもない。
【００４１】
次に、下側（負電源側：ローサイド）のスイッチング素子８ｂ、８ｄが正常動作しており、何らかの原因で、上側（正電源側：ハイサイド）のスイッチング素子８ａ、８ｃが故障の場合の保護方式を有する駆動方式について、図４に基づいて説明する。
【００４２】
図４において、８ａがオン、８ｂがオフであって、正常時には次のタイミングに、８ａがターンオフ、８ｂがターンオンする場合において、何らかの原因で、８ａがターンオンしなかった場合、８ａと８ｂがオン状態となるため、電源２から短絡電流が流れ始める。短絡電流の上昇率は、直流電源２−  スイッチング素子８ａ  −  同８ｂ  −直流電源２  の閉回路のインダクタンスをＬとすれば、▲１▼式で示される。
【００４３】
ｄｉ／ｄｔ＝Ｖｄｃ／Ｌ    （Ａ／Ｓｅｃ）・・・▲１▼
・  式から、短絡開始後時間ｔにおける、電流値Ｉ（ｔ）は▲２▼式となる
Ｉ（ｔ）＝（Ｖｄｃ／Ｌ）・ｔ  （Ａ）・・・▲２▼
この電流上昇率ｄｉ／ｄｔ  あるいは、電流値Ｉ（ｔ）を、比較器２３で、あらかじめ比較レベル設定器２３‘で設定された設定値（電流上昇率あるいは、電流値）以上になった場合、比較器２３は、ここではＨレベル信号を出力する。
【００４４】
ゲートオフ信号発生器７の出力と、比較器２３の出力は、それぞれダイオード２４ａおよび２４ｂのアノード側を介して、カソード側で結合されて、Ｈレベル信号に対するＯＲ回路を形成し、ゲートオフ用トランジスタ１１ａ、１１ｂのゲートに接続されているので、８ａ、８ｂの両者がオンし、短絡電流の上昇率が設定値に到達した場合または、電流値が設定値に達した場合、即座に１１ａ、１１ｂのベースはＨレベルとなって、１１ａ、１１ｂは導通し、ゲート駆動用トランジスタ１６ｘのベースは、抵抗１５ｘを介して、０電位となるため、１６ｘは、オフし１６ｙが導通し、８ｂのゲートには、抵抗１３ｂを介して、直流電圧３から負電圧が接続され、ターンオフしアーム短絡の初期段階で、短絡保護を行うことができる。
【００４５】
設定器２３’の、電流上昇率や電流の設定値は、当然ながら８ｂが十分ターンオフする時間の余裕を持てるような値に設定され、かつ通常の動作電流で誤動作しないレベルに設定されてなることは言うまでもない。これらの短絡動作は、窒化ガリウムＦＥＴのスイッチング速度（ターンオフ速度）が高速である特徴から比較的容易に実現できるものである。
【００４６】
【発明の効果】
本発明のスイッチング素子の駆動方式は、以上のように、主電源と同時に電圧が確立する第二の電源を、ゲートオフ用の電源とし、ゲートオン用の電源は制御電源から導入し、プッシュプル回路等により主電源が確立された状態で制御電源がシャットダウンすれば、ゲートオフ電源がスイッチング素子のゲートに印加される構成である。それゆえ、ノーマリーオンのスイッチングデバイスでも制御電源がシャットダウンした場合、アーム短絡などの事故発生を回避でき、また、新たな保護用素子を主回路に挿入する必要がないため、低損失の窒化ガリウムＦＥＴなどのスイッチング素子を容易にインバータに提供できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る回路構成を示す回路図である。
【図２】本発明の一実施の形態に係る回路構成を示す回路図である。
【図３】本発明の一実施の形態に係る回路構成を示す回路図である。
【図４】本発明の一実施の形態に係る回路構成を示す回路図である。
【図５】窒化ガリウムＦＥＴのスイッチング特性の例を示すグラフである。
【図６】窒化ガリウムＦＥＴのターンオフ特性の例を示すグラフである。
【図７】窒化ガリウムＦＥＴの電流遮断特性の例を示すグラフである。
【符号の説明】
１      主回路電源
２      主電源（第一の直流電源）
３      第二の直流電源
４            制御電源装置（第三の直流電源）
５            ゲートオン用電源（第三の直流電源）
６            ゲート制御回路
７            ゲートオフ信号発生回路
８ａ          スイッチング素子（アームを構成するスイッチング素子）（アーム正側＝ハイサイド）
８ｂ          スイッチング素子（アームを構成するスイッチング素子）（負側スイッチング素子）（アーム負側＝ローサイド）
８ｃ          スイッチング素子（アームを構成するスイッチング素子）（アーム正側）
８ｄ          スイッチング素子（アームを構成するスイッチング素子）（負側スイッチング素子）（アーム負側）
９ａ          ゲート駆動回路（アーム正側用）
９ｂ          ゲート駆動回路（アーム正側用）
１０ａ      ゲート駆動回路（駆動回路）（アーム負側用）
１０ｂ      ゲート駆動回路（駆動回路）（アーム負側用）
１１ａ      電圧制御スイッチ（メカニカルスイッチ）
１１ａ’    ゲートオフ用トランジスタ（半導体スイッチング素子）
１１ｂ    電圧制御スイッチ（メカニカルスイッチ）
１１ｂ’    ゲートオフ用トランジスタ（半導体スイッチング素子）
１２ａ      抵抗器
１２ｂ      抵抗器
１３ａ      ゲート直列抵抗
１３ｂ      ゲート直列抵抗
１３ｃ      ゲート直列抵抗
１３ｄ      ゲート直列抵抗
１４ａ      ゲート並列抵抗
１４ｂ      ゲート並列抵抗
１４ｃ      ゲート並列抵抗
１４ｄ      ゲート並列抵抗
１５ｘ      抵抗器
１５ｙ      抵抗器
１６ｘ      ＮＰＮトランジスタ
１６ｙ      ＰＮＰトランジスタ
１７        ダイオード
１８        負荷
１９        Ｖｄｓ（ドレイン＝ソース間電圧）
２０        Ｖｇ（ゲート電圧）
２１        Ｉｄ  （ドレイン電流）
２２        電流検出器
２３        比較器
２３’      比較レベル設定器（基準レベルの設定器）
２４ａ      ダイオード
２４ｂ    ダイオード
【図１】
2004242475.tif 000003
【図２】
2004242475.tif 000004
【図３】
2004242475.tif 000005
【図４】
2004242475.tif 000006
【図５】
2004242475.tif 000007
【図６】
2004242475.tif 000008
【図７】
2004242475.tif 000009