(57)【要約】【課題】消費電力を抑制しつつ正しい駆動パルスを発生させることができる容量性負荷駆動装置等を提供する。【解決手段】容量性負荷を駆動する容量性負荷駆動装置において、プラズマディスプレイパネル１０に向けて電流を供給するための電源Ｂ１と、電源Ｂ１に接続され、プラズマディスプレイパネル１０に駆動パルスを与えるスイッチＳＹ−ｏｆｓ、スイッチＳ２１およびスイッチＳ２２と、電源Ｂ１の負荷となる負性抵抗として機能する負荷回路５０と、を備える。電源Ｂ１の電源電圧に依らず、負荷回路５０における消費電力を抑制しつつ、吸い込み能力を付与することができる。【選択図】      図３
2004309608.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷を駆動する容量性負荷駆動装置において、
前記容量性負荷に向けて電流を供給するための電源と、
前記電源に接続され、前記容量性負荷に駆動パルスを与えるスイッチと、
前記電源の負荷となる負性抵抗として機能する負荷手段と、
を備えることを特徴とする容量性負荷駆動装置。
【請求項２】
前記負荷手段は、
前記電源の電源電圧の変動を検出する検出部と、
前記検出部において検出された前記電源電圧の低下に応じて前記電源の出力端子間に流す電流を増加させる電流制御部と、
を備えることを特徴とする請求項１に記載の容量性負荷駆動装置。
【請求項３】
前記電源の電源電圧が可変とされていることを特徴とする請求項１または２に記載の容量性負荷駆動装置。
【請求項４】
前記容量性負荷としての表示パネルを駆動することを特徴とする請求項１〜３のいずれか１項に記載の容量性負荷駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、容量性負荷を駆動する容量性負荷駆動装置に関する。
【０００２】
【従来の技術】
プラズマディスプレイパネルを駆動する駆動部と、駆動部に向けて制御信号を出力する制御部とを備えたプラズマディスプレイパネル駆動装置が知られている。このようなプラズマディスプレイパネル駆動装置の駆動部には、駆動パルスに必要な電圧を供給するための電源と、これらの電源に接続されたスイッチング素子とが設けられる。そして、駆動部のスイッチング素子を制御部からの制御信号に基づいてオン／オフ制御することで、プラズマディスプレイパネルに所定の駆動パルスを供給している。
【０００３】
【発明が解決しようとする課題】
しかし、プラズマディスプレイパネルは容量性負荷となるため、駆動方法によっては電源に対し吸い込み能力（吸い込み電流を流す能力）が要求される場合があり、吐き出し能力（電流を供給する能力）のみを備える電源を使用した場合には、正常な形状の駆動パルスが得られないおそれがある。また、吸い込み能力を与えるために抵抗によるダミー負荷を設けることも考えられるが、この場合には、ダミー負荷における消費電力が過大となるおそれがある。
【０００４】
本発明は、上記の事情に鑑みてなされたものであり、消費電力を抑制しつつ正しい駆動パルスを発生させることができる容量性負荷駆動装置等を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の容量性負荷駆動装置は、容量性負荷を駆動する容量性負荷駆動装置において、前記容量性負荷に向けて電流を供給するための電源と、前記電源に接続され、前記容量性負荷に駆動パルスを与えるスイッチと、前記電源の負荷となる負性抵抗として機能する負荷手段と、を備えることを特徴とする。
【０００６】
【発明の実施の形態】
以下、図１〜図７を参照して、本発明による容量性負荷駆動装置をプラズマディスプレイパネル駆動装置に適用した一実施形態について説明する。
【０００７】
図１（ａ）はプラズマディスプレイパネル駆動装置１００の構成を示すブロック図、図１（ｂ）はプラズマディスプレイパネル駆動装置１００により駆動されるプラズマディスプレイパネルの構成を示す図、図２は制御部の回路を示す回路図である。
【０００８】
図１（ａ）に示すように、プラズマディスプレイパネル駆動装置１００は、駆動パルスの発生を制御するための制御部１００Ａと、制御部１００Ａからの制御信号に基づいてプラズマディスプレイパネル１０を駆動する駆動部１００Ｂとを備える。
【０００９】
図１（ｂ）に示すように、プラズマディスプレイパネル１０は、互いに平行に設けられた列電極Ｄ１〜Ｄｍと、列電極Ｄ１〜Ｄｍに直交して設けられた行電極Ｘ１〜Ｘｎと、行電極Ｙ１〜Ｙｎとを備える。行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎは交互に配置され、一対の行電極Ｘｉ（１≦ｉ≦ｎ）および行電極Ｙｉ（１≦ｉ≦ｎ）により第ｉ番目の表示ラインを構成する。列電極Ｄ１〜Ｄｍおよび行電極Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎは、放電ガスを封着するように対向する２枚の基板に、それぞれ形成されており、列電極Ｄ１〜Ｄｍと、一対の行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎとの交点に表示画素となる放電セルが構成される。
【００１０】
図２に示すように、プラズマディスプレイパネル駆動装置１００の駆動部１００Ｂは、行電極Ｘ１〜Ｘｎを駆動する行電極駆動部２０Ｘと、行電極Ｙ１〜Ｙｎを駆動する行電極駆動部２０Ｙと、列電極Ｄ１〜Ｄｍを駆動する列電極駆動部３０と、を備える。なお、図２では、１つの放電セルを構成する電極を、列電極Ｄ、行電極Ｘおよび行電極Ｙとして示している。
【００１１】
行電極駆動部２０Ｘは、Ｘサステインパルスをプラズマディスプレイパネル１０の行電極Ｘ１〜Ｘｎに同時に印加するサステインドライバ２１と、リセットパルスを発生させるリセットパルス発生回路２２と、を備える。
【００１２】
行電極駆動部２０Ｙは、Ｙサステインパルスをプラズマディスプレイパネル１０の行電極Ｙ１〜Ｙｎに同時に印加するサステインドライバ２３と、リセットパルスを発生させるリセットパルス発生回路２４と、走査パルスを行電極Ｙ１〜Ｙｎに順次印加するスキャンドライバ２５と、を備える。
【００１３】
スキャンドライバ２５は、アース電位に対し電圧−Ｖｏｆｓを発生させる電源Ｂ１と、電源Ｂ１とサステインドライバ２３の出力ラインとを接続する抵抗Ｒ３と、サステインドライバ２３の出力ラインに対して電圧ＶＨを重畳させるフローティング電源Ｂ２と、電源Ｂ２と直列に接続されたスイッチＳ２１およびスイッチＳ２２と、スイッチ２１およびスイッチＳ２２とそれぞれ並列に接続されたダイオードＤ２１およびダイオードＤ２２と、を備える。
【００１４】
列電極駆動部３０は、列電極Ｄ１〜Ｄｍに接続されたアドレスドライバ３１と、アドレスドライバ３１に向けて駆動パルスを供給するアドレス共振電源回路３２と、を備える。
【００１５】
なお、駆動部１００Ｂ各部のスイッチは、制御部１００Ａからの制御信号に応じてスイッチングするスイッチング素子により構成されている。
【００１６】
図３はスキャンドライバ２５の電源Ｂ１の負荷となる負荷回路を示す回路図である。
【００１７】
図３に示すように、負荷回路５０は抵抗Ｒ５１〜Ｒ５５、トランジスタＱ１〜Ｑ２、ツェナーダイオードＤ５１により構成される。負荷回路５０はスキャンドライバ２５の電源Ｂ１（図２）と並列に接続されており、電源Ｂ１の負荷となる。なお、負荷回路５０は負性抵抗として機能するものであるが、負荷回路５０の動作については後述する。
【００１８】
次に、本実施形態のプラズマディスプレイパネル駆動装置１００の動作について説明する。
【００１９】
プラズマディスプレイパネル１０を駆動する期間としての１フィールドは、複数のサブフィールドＳＦ１〜ＳＦＮにより構成される。図４に示すように、各サブフィールドには、点灯させる放電セルを選択するアドレス期間と、そのアドレス期間において選択されたセルを所定時間点灯させ続けるサステイン期間とが設けられている。また、最初のサブフィールドであるＳＦ１の先頭部分には、前のフィールドでの点灯状態をリセットするためのリセット期間が設けられている。このリセット期間では、すべてのセルを発光セル（壁電荷が形成されているセル）に、または非発光セル（壁電荷が形成されていないセル）にリセットする。前者の場合には、後続のアドレス期間において所定のセルを非発光セルに切り換え、後者の場合には、後続のアドレス期間において所定のセルを発光セルに切り換える。サステイン期間はサブフィールドＳＦ１〜ＳＦＮの順に段階的に長くされており、点灯させ続けるサブフィールドの個数を変化させることにより、所定の階調表示が可能とされている。
【００２０】
図５に示す各サブフィールドのアドレス期間では、１ラインごとにアドレス走査が行われる。すなわち、第１のラインを構成する行電極Ｙ１に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第１のラインのセルに対応するアドレスデータに応じたデータパルスＤＰ１が印加され、次に第２のラインを構成する行電極Ｙ２に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第２のセルに対応するアドレスデータに応じたデータパルスＤＰ２が印加される。第３のライン以下についても同様に走査パルスおよびデータパルスＤ３が同時に印加される。最後に、第ｎのラインを構成する行電極Ｙｎに走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第ｎのラインのセルに対応するアドレスデータに応じたデータパルスＤＰｎが印加される。上記のようにアドレス期間では、所定のセルを発光セルから非発光セルに、または非発光セルから発光セルに切り換える。
【００２１】
このようにしてアドレス走査が終了すると、サブフィールドにおけるすべてのセルが、それぞれ発光セルあるいは非発光セルのいずれかに設定されており、次のサステイン期間においてサステインパルスが印加されるごとに発光セルのみ発光を繰り返す。図５に示すように、サステイン期間では行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎに対し、ＸサステインパルスおよびＹサステインパルスが、それぞれ所定のタイミングで繰り返し印加される。そして、最後のサブフィールドＳＦＮには、全セルを非発光セルに設定する消去期間が設けられている。
【００２２】
次に、図６を参照して、本実施形態のプラズマディスプレイパネル駆動装置１００において駆動パルスを発生させる際の動作について説明する。なお、図６では、リセット期間においてすべての放電セルを発光セルにリセットする例を示す。
【００２３】
プラズマディスプレイパネル駆動装置１００では、図２に示す駆動部１００Ｂ各部のスイッチを制御部１００Ａからの信号に基づいて所定のタイミングで切り換えることにより、駆動パルスを発生させる。以下に説明する各スイッチの切り替え制御は、制御部１００Ａからの制御信号に基づいて実行される。
【００２４】
図６に示すように、リセット期間では、リセットパルス発生回路２２のリセットスイッチＳＸ−Ｒおよびリセットパルス発生回路２４のリセットスイッチＳＹ−Ｒを同時に所定時間オンする。
【００２５】
これにより、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎに図７に示すような形状のリセットパルスＲＰｘ，ＲＰｙが印加され、すべての放電セルに壁電荷が形成されて、全放電セルが発光セルにリセットされる。
【００２６】
図６に示すように、リセットスイッチＳＸ−ＲおよびリセットスイッチＳＹ−Ｒがオフすると、サステインドライバ２１のスイッチＳＸ−Ｇおよびサステインドライバ２３のスイッチＳＹ−Ｇがオンし、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎの電位はアース電位に固定される（図２）。
【００２７】
以上のリセット期間において、すべての放電セルが発光セルにリセットされた状態となる。
【００２８】
次に、アドレス期間では、サステインドライバ２３のスイッチＳＹ−Ｇをオフするとともに、スキャンドライバ２５のスイッチＳＹ−ｏｆｓをオンし、抵抗Ｒ３を介してサステインドライバ２３の出力ラインを電源Ｂ１に接続する（時刻Ｔ１）。またこのとき、スキャンドライバ２５のスイッチＳ２１をオフ、スイッチＳ２２をオンして、サステインドライバ２３の出力ラインに電源Ｂ２の電圧ＶＨを重畳させる。このため、行電極Ｙの電位は、アース電位から、電源Ｂ１および電源Ｂ２の電源電圧の和（−Ｖｏｆｓ＋ＶＨ）に移行する。
【００２９】
次に、後述するデータパルスＤＰの立ち上がりのタイミングに合わせて、スキャンドライバ２５のスイッチＳ２１をオン、スイッチＳ２２をオフして、行電極Ｙをサステインドライバ２３の出力ラインに接続する（時刻Ｔ２）。これにより、行電極Ｙの電位は、電源Ｂ１および電源Ｂ２の電源電圧の和（−Ｖｏｆｓ＋ＶＨ）から電源Ｂ１の電源電圧（−Ｖｏｆｓ）に移行する。
【００３０】
次に、データパルスＤＰの立ち下がりのタイミングに合わせて、再度、スキャンドライバ２５のスイッチＳ２１をオフ、スイッチＳ２２をオンして、サステインドライバ２３の出力ラインに電源Ｂ２の電圧ＶＨを重畳させる（時刻Ｔ３）。このため行電極Ｙの電位は、電源Ｂ１の電源電圧（−Ｖｏｆｓ）から電源Ｂ１および電源Ｂ２の電源電圧の和（−Ｖｏｆｓ＋ＶＨ）に、再度移行する。
【００３１】
次に、サステインドライバ２３のスイッチＳＹ−Ｇをオン、スキャンドライバ２５のスイッチＳＹ−ｏｆｓをオフ、スイッチＳ２１をオン、スイッチＳ２２をオフする。これにより、行電極Ｙの電位がアース電位に固定される（時刻Ｔ４）。
【００３２】
以上のサイクルにより、図６に示す走査パルスＳＰが各行電極Ｙ１〜Ｙｎに順次印加されることになる。
【００３３】
一方、アドレスドライバ３１およびアドレス共振電源回路３２の各スイッチを順次切り換えることにより、行電極Ｙ１〜Ｙｎの電位が「−Ｖｏｆｓ」に低下するタイミングに合わせて列電極Ｄ１〜ＤｍにデータパルスＤＰを印加する。
【００３４】
具体的には、図６に示すようにデータパルスＤＰをアドレス共振電源回路３２から出力する間、アドレスドライバ３１のスイッチＳ３１をオン、スイッチＳ３２をオフすることにより、アドレス共振電源回路３２の出力を列電極Ｄ１〜Ｄｍに接続する。
【００３５】
また、アドレス共振電源回路３２の出力が列電極Ｄ１〜Ｄｍに接続されている間、アドレス共振電源回路３２ではデータパルスＤＰを発生させる。すなわち、アドレス共振電源回路３２では、最初にスイッチＳＡ−Ｕをオンする。これにより、コンデンサＣ５に蓄積されていた電荷に基づく電流がコイルＬ９、ダイオードＤ９、スイッチＳＡ−ＵおよびスイッチＳ３１を介して列電極Ｄに流れ込み、列電極Ｄの電圧は徐々に上昇する。次にスイッチＳＡ−Ｂをオンすることにより、列電極Ｄの電圧が電圧ＶＡに固定される。次に、スイッチＳＡ−ＵおよびスイッチＳＡ−ＢをオフするとともにスイッチＳＡ−Ｄをオンする。これにより、放電セルに蓄積されていた電荷に基づく電流がスイッチＳ３１、コイルＬ１０、ダイオードＤ１０およびスイッチＳＡ−Ｄを介してコンデンサＣ５に流れ込む。このため、列電極Ｄの電位が徐々に下降する。最後にスイッチＳＡ−Ｄをオフするとともに、アドレスドライバ３１のスイッチＳ３１をオフ、スイッチＳ３２をオンする。これにより列電極Ｄがアドレス共振電源回路３２から切り離されて接地され、列電極Ｄの電位が０Ｖに固定される。
【００３６】
このように、スキャンドライバ２５による走査パルスＳＰのタイミングに合わせてデータパルスＤＰが与えられた放電セルが、選択的に非発光セルに設定される。
【００３７】
次に、サステイン期間では、サステインドライバ２１およびサステインドライバ２３において、ＸサステインパルスＩＰｘおよびＹサステインパルスＩＰｙをそれぞれ発生させる。
【００３８】
図６に示すように、サステインドライバ２１では、スイッチＳＸ−Ｕ１をオン、スイッチＳＸ−Ｄ１、スイッチＳＸ−Ｄ２およびスイッチＳＸ−Ｇをそれぞれオフする。この結果、スイッチＳＸ−Ｕ１のみがオンした状態となる。このため、コンデンサＣ３に蓄積されていた電荷に基づく電流が、コイルＬ５、ダイオードＤ５、スイッチＳＸ−Ｕ１および行電極Ｘを介して放電セルの行電極の電極間容量Ｃｐに流れ込むため、行電極Ｘの電位が上昇する。次に、スイッチＳＸ−Ｕ２をオンすると、コンデンサＣ４に蓄積されていた電荷に基づく電流が、コイルＬ７、ダイオードＤ７およびスイッチＳＸ−Ｕ２を介して行電極Ｘに流れ込み行電極Ｘの電位がさらに上昇する。次に、スイッチＳＸ−Ｂをオンすることにより、行電極Ｘの電位をＶｓに固定する。次に、スイッチＳＸ−Ｕ１、スイッチＳＸ−Ｕ２およびスイッチＳＸ−Ｂをオフし、スイッチＳＸ−Ｄ２をオンする。この結果、スイッチＳＸ−Ｄ２のみがオンした状態となる。このため、行電極の電極間容量に蓄積されていた電荷に基づく電流が、行電極Ｘ、コイルＬ８、ダイオードＤ８およびスイッチＳＸ−Ｄ２を介してコンデンサＣ４に流れ込むため、行電極Ｘの電位が下降する。次に、スイッチＳＸ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｘ、コイルＬ６、ダイオードＤ６およびスイッチＳＸ−Ｄ１を介してコンデンサＣ３に流れ込むため、行電極Ｘの電位がさらに下降する。最後にスイッチＳＸ−Ｇをオンすることで、行電極Ｘの電位を０Ｖに固定する。
【００３９】
行電極Ｘの電位が０Ｖに固定された後、サステインドライバ２３では、スイッチＳＹ−Ｕ１をオン、スイッチＳＹ−Ｄ１、スイッチＳＹ−Ｄ２およびスイッチＳＹ−Ｇをそれぞれオフする。この結果、スイッチＳＹ−Ｕ１のみがオンした状態となる。このため、コンデンサＣ１に蓄積されていた電荷に基づく電流が、コイルＬ１、ダイオードＤ１、スイッチＳＹ−Ｕ１および行電極Ｙを介して行電極の電極間容量Ｃｐに流れ込むため、行電極Ｙの電位が上昇する。次に、スイッチＳＹ−Ｕ２をオンすると、コンデンサＣ２に蓄積されていた電荷に基づく電流が、コイルＬ３、ダイオードＤ３およびスイッチＳＹ−Ｕ２を介して行電極Ｙに流れ込み行電極Ｙの電位がさらに上昇する。次に、スイッチＳＹ−Ｂをオンすることにより、行電極Ｙの電位をＶｓに固定する。次に、スイッチＳＹ−Ｕ１、スイッチＳＹ−Ｕ２およびスイッチＳＹ−Ｂをオフし、スイッチＳＹ−Ｄ２をオンする。この結果、スイッチＳＹ−Ｄ２のみがオンした状態となる。このため、行電極の電極間容量に蓄積されていた電荷に基づく電流が、行電極Ｙ、コイルＬ４、ダイオードＤ４およびスイッチＳＹ−Ｄ２を介してコンデンサＣ２に流れ込むため、行電極Ｙの電位が下降する。次に、スイッチＳＹ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｙ、コイルＬ２、ダイオードＤ２およびスイッチＳＹ−Ｄ１を介してコンデンサＣ１に流れ込むため、行電極Ｙの電位がさらに下降する。最後にスイッチＳＹ−Ｇをオンすることで、行電極Ｙの電位を０Ｖに固定する。
【００４０】
以上の動作を繰り返すことにより、図６に示すような波形のＸサステインパルスＩＰｘおよびＹサステインパルスＩＰｙを交互に発生させ、アドレス期間において選択された放電セル、すなわち発光セルのみを所定回数発光させる。
【００４１】
次に、負荷回路５０の動作について説明する。図３に示すように、負荷回路５０は電源Ｂ１の出力端子間に接続され、電源Ｂ１の負荷となる。
【００４２】
電源Ｂ１の電源電圧が低いとき、ツェナーダイオードＤ５１はオフしており、抵抗Ｒ５２に電流は流れない。このため、トランジスタＱ５１はカットオフしており、抵抗Ｒ５３によってトランジスタＱ５２のベース電圧が上昇するため、トランジスタＱ５２はオンしている。このため、直列に接続されたトランジスタＱ５２のエミッタ−コレクタ間および抵抗Ｒ５５が電源Ｂ１の負荷となる。したがって、ツェナーダイオードＤ５１がカットオフしている間は、電源Ｂ１の電源電源の上昇にともないトランジスタＱ５２および抵抗Ｒ５５を介して流れる電流は、抵抗Ｒ５５に印加される電圧にほぼ比例するため、電源Ｂ１からの電流は電源Ｂ１の電源電圧の上昇に伴って、直線的に増加する。
【００４３】
電源Ｂ１の電源電圧が一定の電圧に到達すると、ツェナーダイオードＤ５１がオンして、抵抗Ｒ５１、ツェナーダイオードＤ５１および抵抗Ｒ５２を介して電流が流れるようになり、その電流は電源Ｂ１の電源電圧の上昇に伴って増加する。このため、抵抗Ｒ５２に発生する電圧、すなわちトランジスタＱ５１のベース電圧が上昇し、トランジスタＱ５１のコレクタ電流が増加する。このため、抵抗Ｒ５３に流れる電流が増加してトランジスタＱ５２のベース電圧が徐々に低下し、これによりトランジスタＱ５２のエミッタ電圧が徐々に低下するので、抵抗Ｒ５５を介して流れる電流が減少してゆく。したがって、トランジスタＱ５２がオフするまでの間、電源Ｂ１の電源電圧の上昇に伴って、トランジスタＱ５２および抵抗Ｒ５５を介して流れる電流は、減少してゆく。すなわち、この間、電源Ｂ１の電源電圧の上昇に伴い、負荷回路５０を介して流れる電源Ｂ１からの電流は減少するため、負荷回路５０は電源Ｂ１に負荷された負性抵抗として機能する。なお、トランジスタＱ５２および抵抗Ｒ５５を介して流れる電流が減少する間、トランジスタＱ５１および抵抗Ｒ５４を介して流れる電流は増加するが、トランジスタＱ５２および抵抗Ｒ５５を介して流れる電流の変化が支配的であるため、上記のように、全体として電流は減少方向にある。
【００４４】
さらに、電源Ｂ１の電源電圧が上昇し、トランジスタＱ５２がカットオフすると、電源Ｂ１からの電流はトランジスタＱ５１および抵抗Ｒ５４を介した経路のみを流れるため、電源Ｂ１の電源電圧の上昇に応じてごくわずかに増加するのみとなる。
【００４５】
このように、本実施形態では負荷回路５０は負性抵抗として機能する領域が存在し、この領域では電源Ｂ１の電源電圧の上昇に応じて負荷回路５０に流れ込む電流は減少傾向を示す。このため、電源Ｂ１の電源電圧が高い場合でも、負荷回路５０における消費電力の増加を効果的に抑制することができる。また、電源Ｂ１の電源電圧が低い場合でも、必要な電流を確保することができるため、正しい波形の駆動パルスを得ることが可能となる。
【００４６】
これに対して、例えば負荷としてダミー抵抗を用いた場合には、電源Ｂ１の電源電圧が低い場合に充分な吸い込み能力を与えようとすれば、ダミー抵抗の抵抗値を小さくせざるを得ないため、電源Ｂ１の電源電圧が高い場合に消費電力が増大するという問題が発生する。
【００４７】
次に、負荷回路５０の機能について説明する。
【００４８】
本実施形態では、負荷回路５０を電源Ｂ１と並列に接続することで、吸い込み能力を付加している。図６に示したように、本実施形態では、時刻Ｔ１でスキャンドライバ２５のスイッチＳＹ−ｏｆｓをオン、スイッチＳ２１をオフ、スイッチＳ２２をオンする。その後、時刻Ｔ２では、スイッチ２１をオフ、スイッチＳ２２をオフすることで、行電極Ｙの電位を急激に低下させる。しかし、プラズマディスプレイパネル１０は容量性負荷であるため、時刻Ｔ２の瞬間から、エネルギーの流れは、プラズマディスプレイパネル１０から電源Ｂ１に向かう方向となる。負荷回路５０は、プラズマディスプレイパネル１０の容量から供給される電荷に基づく電流の経路となり、電源Ｂ１の電源電圧を維持する機能を果たす。なお、電源Ｂ１としては、例えば、Ｄ／Ｄコンバータ（直流／直流コンバータ）等を使用することができるが、負荷回路５０を設けることにより、Ｄ／Ｄコンバータの電圧制御が不能になることが防止される。また、電源Ｂ１の電源電圧はプラズマディスプレイパネル１０の特性に応じて変化させる必要があるが、上記のように、負荷回路５０を用いることにより、広範囲の電源電圧に対して、吸い込み電流を処理可能としつつ消費電力を効果的に抑制することができる。
【００４９】
また、電源電圧が可変とされた電源Ｂ１を用い、プラズマディスプレイパネル１０の駆動時に電源Ｂ１の電源電圧を変動させて、プラズマディスプレイパネル１０の輝度を制御する場合がある。このような場合には、とくに、負荷回路５０を用いることにより、電源電圧と関係なく、安定して吸い込み能力を与えつつ消費電力を抑制できるという利点がある。
【００５０】
以上説明したように、本実施形態の容量性負荷駆動装置は、容量性負荷を駆動する容量性負荷駆動装置において、プラズマディスプレイパネル１０に向けて電流を供給するための電源Ｂ１と、電源Ｂ１に接続され、プラズマディスプレイパネル１０に駆動パルスを与えるスイッチＳＹ−ｏｆｓ、スイッチＳ２１およびスイッチＳ２２と、電源Ｂ１の負荷となる負性抵抗として機能する負荷回路５０と、を備える。
【００５１】
このため、電源Ｂ１の電源電圧に依らず、負荷回路５０における消費電力を抑制しつつ、吸い込み能力を付与することができる。
【００５２】
図７は、負荷回路の別の構成を示す回路図である。
【００５３】
図７に示すように、負荷回路６０は、抵抗Ｒ６１〜Ｒ６６、ツェナーダイオードＤ６１〜Ｄ６２、コンデンサＣ６１、トランジスタＱ６１およびオペアンプ６１から構成される。
【００５４】
抵抗Ｒ６５、トランジスタＱ６１のコレクタ−エミッタおよび抵抗Ｒ６６を介して流れる電流は、トランジスタＱ６１のベース電位に応じて変化し、ベース電位が上がると増加し、ベース電位が下がると減少する。トランジスタＱ６１は演算増幅器６１の出力電圧により電流値が規定される定電流回路として機能する。
【００５５】
直列に接続されたツェナーダイオードＤ６１およびツェナーダイオードＤ６２には、抵抗Ｒ６１を介して電流が与えられ、フローティング電源を構成する。演算増幅器６１には、ツェナーダイオードＤ６１およびツェナーダイオードＤ６２による正負の電源電圧が与えられ、フローティング電源の中点が演算増幅器６１の正側入力端子に接続されている。
【００５６】
演算増幅器６１には、抵抗Ｒ６４および抵抗Ｒ６３を分割抵抗として、トランジスタＱ６１のエミッタからネガティブフィードバックが掛けられ、一定の利得をもつ反転増幅器が構成されている。分割抵抗Ｒ６２および分割抵抗Ｒ６３による電源Ｂ１の電源電圧の分割電圧は、演算増幅器６１の負側入力端子に入力される。
【００５７】
電源Ｂ１の電源電圧が上昇した場合、演算増幅器６１の負側入力端子の電圧は上昇するため、トランジスタＱ６のベース電圧は下降し、抵抗Ｒ６５、トランジスタＱ６１および抵抗Ｒ６６を介して流れる電流は減少する。また、電源Ｂ１の電源電圧が下降した場合、演算増幅器６１の負側入力端子の電圧は下降するため、トランジスタＱ６のベース電圧は上昇し、抵抗Ｒ６５、トランジスタＱ６１および抵抗Ｒ６６を介して流れる電流は増加する。負荷回路６０に流れる電流のうち、抵抗Ｒ６５、トランジスタＱ６１および抵抗Ｒ６６を介して流れる電流が支配的なため、負荷回路６０は負性抵抗として機能する。
【００５８】
したがって、図３に示す負荷回路５０を用いた場合と同様、図７に示す負荷回路６０を使用した場合にも、電源Ｂ１の電源電圧に拘わらず、消費電力を抑制しつつ吸い込み電流を流すことができる。
【００５９】
このように、図７に示す負荷回路を用いた場合には、容量性負荷を駆動する容量性負荷駆動装置において、プラズマディスプレイパネル１０に向けて電流を供給するための電源Ｂ１と、電源Ｂ１に接続され、プラズマディスプレイパネル１０に駆動パルスを与えるスイッチＳＹ−ｏｆｓ、スイッチＳ２１およびスイッチＳ２２と、電源Ｂ１の負荷となる負性抵抗として機能する負荷回路６０と、を備える。
【００６０】
このため、電源Ｂ１の電源電圧に依らず、負荷回路６０における消費電力を抑制しつつ、吸い込み能力を付与することができる。
【００６１】
なお、上記実施形態および特許請求の範囲の記載について、プラズマディスプレイパネル１０が「容量性負荷」および「表示パネル」に、電源Ｂ１が「電源」に、スイッチＳＹ−ｏｆｓ、スイッチＳ２１およびスイッチＳ２２が「スイッチ」に、負荷回路５０および負荷回路６０が「負荷手段」に、それぞれ対応する。
【図面の簡単な説明】
【図１】プラズマディスプレイパネル駆動装置およびプラズマディスプレイパネルの構成を示す図であり、（ａ）はプラズマディスプレイパネル駆動装置の構成を示すブロック図、（ｂ）はプラズマディスプレイパネルの構成を示す図。
【図２】制御部の回路を示す回路図。
【図３】負荷回路を示す回路図。
【図４】１フィールドの構成を示す図。
【図５】１サブフィールド内の駆動パルスを示す図。
【図６】駆動パルスを発生させるための動作を示すタイミングチャート。
【図７】別の負荷回路の構成を示す回路図。
【符号の説明】
１０    プラズマディスプレイパネル（容量性負荷、表示パネル）
５０    負荷回路（負荷手段）
６０    負荷回路（負荷手段）
Ｂ１    電源
ＳＹ−ｏｆｓ  スイッチ
Ｓ２１  スイッチ
Ｓ２２  スイッチ
【図１】
2004309608.tif 000003
【図２】
2004309608.tif 000004
【図３】
2004309608.tif 000005
【図４】
2004309608.tif 000006
【図５】
2004309608.tif 000007
【図６】
2004309608.tif 000008
【図７】
2004309608.tif 000009