(57)【要約】【課題】応答の早いＰＷＭ信号を生成することができるＰＷＭ信号生成回路を提供する。【解決手段】入力電位ＶＲＥＦに応じた間隔のパルス信号を生成する基準パルス信号生成回路１０と、パルス信号がローレベルとなったときからハイレベルとなるときまでの間、エラーアンプ２の出力電位ＶＢＩＡＳに応じた傾きでランプ状に上昇する三角波の電位を生成する三角波電位生成回路２０と、三角波電位に従ってパルス信号を出力するシュミット回路３０とを具備する。【選択図】  図２
2004260311.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の入力電位に応じたＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号を生成するためのＰＷＭ信号生成回路であって、
前記第１の入力電位に応じた間隔のパルス信号を生成する第１の回路と、
前記パルス信号が第１のレベルとなったときから第２のレベルとなるときまでの間、前記第２の入力電位に応じた傾きでランプ状に変化する電位を生成する第２の回路と、
前記第２の回路が生成する電位に従ってパルス信号を出力する第３の回路と、を具備するＰＷＭ信号生成回路。
【請求項２】
請求項１記載のＰＷＭ信号生成回路を具備する半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、第１及び第２の入力電位に応じたＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号を生成するためのＰＷＭ信号生成回路に関する。さらに、本発明は、そのようなＰＷＭ信号生成回路を具備する半導体装置に関する。
【０００２】
【従来の技術】
携帯電話装置等において、所定の電位を安定して出力する電源回路が用いられている。このような電源回路は、一般に、エラーアンプ、ＰＷＭ信号生成回路、及び、スイッチングレギュレータを用いて構成されている。
【０００３】
従来のＰＷＭ信号生成回路において、ＰＷＭ信号は、一般に、入力電位と三角波の電位をコンパレータで比較することにより生成されている（例えば、非特許文献１及び非特許文献２参照）。
【０００４】
【非特許文献１】
見城尚志著「ＡＣサーボモータとマイコン制御」総合電子出版社、昭和５９年２月１０日、ｐ．３１
【非特許文献２】
杉本英彦、他２名著「ＡＣサーボシステムの理論と設計の実際」総合電子出版社、１９９０年５月、ｐ．３９−４４
【０００５】
しかしながら、コンパレータは、高速で動作することができないため、このようなＰＷＭ信号生成回路においては、応答の早いＰＷＭ信号を生成することができなかった。
【０００６】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、応答の早いＰＷＭ信号を生成することができるＰＷＭ信号生成回路を提供することを第１の目的とする。また、本発明は、そのようなＰＷＭ信号生成回路を具備する半導体装置を提供することを第２の目的とする。
【０００７】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係るＰＷＭ信号生成回路は、第１及び第２の入力電位に応じたＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号を生成するためのＰＷＭ信号生成回路であって、第１の入力電位に応じた間隔のパルス信号を生成する第１の回路と、パルス信号が第１のレベルとなったときから第２のレベルとなるときまでの間、第２の入力電位に応じた傾きでランプ状に変化する電位を生成する第２の回路と、第２の回路が生成する電位に従ってパルス信号を出力する第３の回路とを具備する。
【０００８】
また、本発明に係る半導体装置は、本発明に係るＰＷＭ信号生成回路を具備する。
【０００９】
上記の構成によれば、応答の早いＰＷＭ信号を生成することができる。
【００１０】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。
図１に、本発明の一実施形態に係るＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号生成回路を用いた電源回路の構成を示す。図１に示すように、電源回路１は、エラーアンプ２と、本発明の一実施形態に係るＰＷＭ信号生成回路３と、スイッチングレギュレータ４とを具備しており、入力電位ＶＲＥＦに応じた出力電位ＶＯＵＴを負荷回路に供給する。
【００１１】
スイッチングレギュレータ４は、Ｐチャネル型トランジスタＱＰ１と、ダイオードＤ１と、コイルＬ１と、コンデンサＣ１とを具備している。
トランジスタＱＰ１は、ソースが高電位側の第１の電源電位ＶＩＮに接続されており、ドレインがダイオードＤ１のカソードに接続されている。ダイオードＤ１のアノードは、低電位側の第２の電源電位ＶＳＳに接続されている。
【００１２】
トランジスタＱＰ１及びダイオードＤ１の接続点と電源電位ＶＳＳとの間には、コイルＬ１及びコンデンサＣ１が直列に接続されており、コイルＬ１及びコンデンサＣ１の接続点の電位が出力電位ＶＯＵＴとなる。
出力電位ＶＯＵＴは、エラーアンプ２にフィードバック入力され、エラーアンプ２は、入力電位ＶＲＥＦ及び出力電位ＶＯＵＴに応じた電位ＶＢＩＡＳをＰＷＭ信号生成回路３に出力する。ＰＷＭ信号生成回路３は、入力電位ＶＲＥＦ及びエラーアンプ２の出力電位ＶＢＩＡＳに応じたパルス幅を有するＰＷＭ信号ＳＨを生成し、トランジスタＱＰ１に供給する。ＰＷＭ信号ＳＨのパルス幅に応じて、トランジスタＱＰ１がオン、オフされ、所望の出力電位ＶＯＵＴを得ることができる。
【００１３】
図２は、本発明の一実施形態に係るＰＷＭ信号生成回路３の回路構成を示す図である。図２に示すように、ＰＷＭ信号生成回路３は、基準パルス信号生成回路１０と、三角波電位生成回路２０と、シュミット回路３０とを具備する。
基準パルス信号生成回路１０は、入力電位ＶＲＥＦに応じた間隔でパルス信号を出力するための回路である。図２に示すように、基準パルス信号生成回路１０は、オペアンプ１１と、ＰチャネルトランジスタＱＰ２及びＱＰ３と、抵抗Ｒ１と、ＮチャネルトランジスタＱＮ１と、コンデンサＣ２と、シュミット回路１２とを具備する。なお、トランジスタＱＰ２及びＱＰ３の電気的特性は、同じであるものとする。
【００１４】
トランジスタＱＰ２及び抵抗Ｒ１は、高電位側の第１の電源電位ＶＩＮと低電位側の第２の電源電位ＶＳＳとの間に直列に接続されている。トランジスタＱＰ２及び抵抗Ｒ１の接続点は、オペアンプ１１の非反転入力に接続されている。オペアンプ１１の反転入力には、入力電位ＶＲＥＦが入力されている。
トランジスタＱＰ２及び抵抗Ｒ１の接続点の電位は、第１の電源電位ＶＩＮと第２の電源電位ＶＳＳとの電位差（ＶＩＮ−ＶＳＳ）をトランジスタＱＰ２のソース〜ドレイン間抵抗及び抵抗Ｒ１によって抵抗分割した電位となり、オペアンプ１１は、入力電位ＶＲＥＦとトランジスタＱＰ２及び抵抗Ｒ１の接続点の電位との間の電位差に応じた電位を出力する。
【００１５】
トランジスタＱＮ１及びコンデンサＣ２は、並列に接続されている。トランジスタＱＮ１及びコンデンサＣ２の接続点の内のトランジスタＱＮ１のソース側の接続点は、第２の電源電位ＶＳＳに接続されており、トランジスタＱＮ１のドレイン側の接続点は、トランジスタＱＰ３のドレインに接続されている。トランジスタＱＰ３のソースは、第１の電源電位ＶＩＮに接続されている。
トランジスタＱＰ２及びＱＰ３のゲートには、オペアンプ１１の出力電位が入力され、トランジスタＱＰ３のソース〜ドレイン間に流れる電流は、トランジスタＱＰ２のソース〜ドレイン間に流れる電流と等しくなる。
【００１６】
コンデンサＣ２は、トランジスタＱＰ３のソース〜ドレイン間を流れる電流によってチャージされ、トランジスタＱＰ３及びコンデンサＣ２の接続点の電位は上昇する。トランジスタＱＰ３及びコンデンサＣ２の接続点には、シュミット回路１２が接続されており、トランジスタＱＰ３及びコンデンサＣ２の接続点の電位が高電位側のスレッショルド電位を越えると、シュミット回路１２の出力電位は、ハイレベルとなる。シュミット回路１２の出力電位は、三角波電位生成回路２０に出力されるとともに、トランジスタＱＮ１のゲートに入力される。
【００１７】
シュミット回路１２の出力電位がハイレベルになると、トランジスタＱＮ１はオンとなり、コンデンサＣ２は、ディスチャージされる。これにより、トランジスタＱＰ３及びコンデンサＣ２の接続点の電位が低電位側のスレッショルド電位を下回ると、シュミット回路１２の出力電位は、ローレベルとなる。従って、シュミット回路１２の出力信号、すなわち、基準パルス信号生成回路１０の出力信号は、入力電位ＶＲＥＦに応じた間隔のパルス信号となる。図３（ａ）は、基準パルス信号生成回路１０の出力電位を示す図である。
【００１８】
三角波電位生成回路２０は、基準パルス信号生成回路１０が出力するパルス信号に同期して、エラーアンプ２の出力電位ＶＢＩＡＳに応じた傾きの三角波電位を繰り返し出力するための回路である。図２に示すように、三角波電位生成回路２０は、オペアンプ２１と、ＰチャネルトランジスタＱＰ４及びＱＰ５と、抵抗Ｒ２と、ＮチャネルトランジスタＱＮ２と、コンデンサＣ３とを具備する。なお、トランジスタＱＰ４及びＱＰ５の電気的特性は、同じであるものとする。
【００１９】
トランジスタＱＰ４及び抵抗Ｒ２は、高電位側の第１の電源電位ＶＩＮと低電位側の第２の電源電位ＶＳＳとの間に直列に接続されている。トランジスタＱＰ４及び抵抗Ｒ２の接続点は、オペアンプ２１の非反転入力に接続されている。オペアンプ２１の反転入力には、エラーアンプ２の出力電位ＶＢＩＡＳが入力されている。
トランジスタＱＰ４及び抵抗Ｒ２の接続点の電位は、第１の電源電位ＶＩＮと第２の電源電位ＶＳＳとの電位差（ＶＩＮ−ＶＳＳ）をトランジスタＱＰ４のソース〜ドレイン間抵抗及び抵抗Ｒ２によって抵抗分割した電位となり、オペアンプ２１は、エラーアンプ２の出力電位ＶＢＩＡＳとトランジスタＱＰ４及び抵抗Ｒ２の接続点の電位との間の電位差に応じた電位を出力する。
【００２０】
トランジスタＱＮ２及びコンデンサＣ３は、並列に接続されている。トランジスタＱＮ２及びコンデンサＣ３の接続点の内のトランジスタＱＮ３のソース側の接続点は、第２の電源電位ＶＳＳに接続されており、トランジスタＱＮ２のドレイン側の接続点は、トランジスタＱＰ５のドレインに接続されている。トランジスタＱＰ５のソースは、第１の電源電位ＶＩＮに接続されている。
トランジスタＱＰ４及びＱＰ５のゲートには、オペアンプ２１の出力電位が入力され、トランジスタＱＰ５のソース〜ドレイン間に流れる電流は、トランジスタＱＰ４のソース〜ドレイン間に流れる電流と等しくなる。
【００２１】
コンデンサＣ３は、トランジスタＱＰ５のソース〜ドレイン間を流れる電流によってチャージされ、トランジスタＱＰ５及びコンデンサＣ３の接続点の電位は、上昇する。一方、基準パルス信号生成回路１０の出力信号がハイレベルとなると、トランジスタＱＮ２はオンとなり、コンデンサＣ３はディスチャージされる。
従って、トランジスタＱＰ５及びコンデンサＣ３の接続点の電位、すなわち、三角波電位生成回路２０の出力電位は、基準パルス信号生成回路１０の出力信号がハイレベルの間ローレベルとなり、基準パルス信号生成回路１０の出力信号がローレベルとなったときからエラーアンプ２の出力電位ＶＢＩＡＳに応じた傾きでランプ状に上昇する電位となる。図３（ｂ）は、三角波電位生成回路２０の出力電位を示す図である。
【００２２】
三角波電位生成回路２０の出力電位は、シュミット回路３０に入力される。シュミット回路３０の出力電位、すなわち、ＰＷＭ信号生成回路２０の出力電位は、三角波電位生成回路２０の出力電位が高電位側のスレッショルド電位を越えるとハイレベルとなり、三角波電位生成回路２０の出力電位が低電位側のスレッショルド電位を下回るとローレベルとなる。図３（ｃ）は、シュミット回路３０の出力電位を示す図である。
【００２３】
次に、ＰＷＭ信号生成回路２０の動作について、図３を参照しながら説明する。
図３（ａ）に示すように、時刻ｔ０において、基準パルス信号生成回路１０の出力信号がハイレベルになると、三角波電位生成回路２０内のコンデンサＣ３はディスチャージされ、図３（ｂ）に示すように、三角波電位生成回路２０の出力電位はローレベルとなる。
その後、時刻ｔ１において、基準パルス信号生成回路１０の出力信号がローレベルとなると、三角波電位生成回路２０内のコンデンサＣ３へのチャージが開始され、三角波電位生成回路２０の出力電位は、ランプ状に上昇する。三角波電位生成回路２０の出力電位の傾きは、エラーアンプ２の出力電位ＶＢＩＡＳに応じた傾きとなる。
【００２４】
ここで、図３（ｂ）中の実線で示すように三角波電位生成回路２０の出力電位が上昇する場合、三角波電位生成回路２０の出力電位は、時刻ｔ４において、シュミット回路３０のスレッショルド電位を越えることとなり、図３（ｃ）中の実線で示すように、シュミット回路３０の出力電位は、時刻ｔ４において、ハイレベルとなる。
また、図３（ｂ）中の一点鎖線で示すように三角波電位生成回路２０の出力電位が上昇する場合、三角波電位生成回路２０の出力電位は、時刻ｔ３において、シュミット回路３０のスレッショルド電位を越えることとなり、図３（ｃ）中の一点鎖線で示すように、シュミット回路３０の出力電位は、時刻ｔ３において、ハイレベルとなる。
さらに、図３（ｂ）中の二点鎖線で示すように三角波電位生成回路２０の出力電位が上昇する場合、三角波電位生成回路２０の出力電位は、時刻ｔ２において、シュミット回路３０のスレッショルド電位を越えることとなり、図３（ｃ）中の二点鎖線で示すように、シュミット回路３０の出力電位は、時刻ｔ２において、ハイレベルとなる。
【００２５】
そして、時刻ｔ５において、基準パルス信号生成回路１０の出力信号がハイレベルになると、三角波電位生成回路２０内のコンデンサＣ３はディスチャージされ、三角波電位生成回路２０の出力電位はローレベルとなる。
その後、時刻ｔ６において、基準パルス信号生成回路１０の出力信号がローレベルとなると、三角波電位生成回路２０内のコンデンサＣ３へのチャージが開始され、三角波電位生成回路２０の出力電位は、再びランプ状に上昇する。
【００２６】
このように、本実施形態によれば、コンパレータを不要とし、高速動作が可能なシュミット回路３０を用いてＰＷＭ信号を生成することができるので、応答の早いＰＷＭ信号を生成することができる。また、これにより、スイッチングレギュレータ４内のコイルＬ１及びコンデンサＣ１（図１参照）を小さくすることができる。
【図面の簡単な説明】
【図１】ＰＷＭ信号生成回路を用いた電源回路を示す図。
【図２】図１のＰＷＭ信号生成回路の回路構成を示す図。
【図３】図１のＰＷＭ信号生成回路の信号波形を示す図。
【符号の説明】
１  電源回路、２  エラーアンプ、３  ＰＷＭ信号生成回路、４  スイッチングレギュレータ、１０  基準パルス信号生成回路、１１、２１  オペアンプ、１２、３０  シュミット回路、２０  三角波電位生成回路、ＱＰ１、ＱＰ２、…  Ｐチャネル型トランジスタ、ＱＮ１、ＱＮ２  Ｎチャネル型トランジスタ  Ｃ１、Ｃ２、…  コンデンサ、Ｒ１、Ｒ２  抵抗、Ｌ１  コイル、Ｄ１  ダイオード
【図１】
2004260311.tif 000003
【図２】
2004260311.tif 000004
【図３】
2004260311.tif 000005