(57)【要約】【課題】映像信号をＡ／Ｄ変換し、ＹＣ分離や水平同期信号に同期した時間軸補正等を行なう信号処理装置において、Ｓ／Ｎの劣化やビートノイズの発生、ブランキング期間に多重される文字放送データの欠落等の課題を解決する。【解決手段】フリーランクロック（２７ＭＨｚ）でサンプリングされたＡ／Ｄ変換回路２の出力信号を、第１の補間位相算出回路６で算出した２７ＭＨｚとバーストロッククロック（４ｆｓｃ）における補間位相情報により第１の補間フィルタ３で４ｆｓｃのサンプリングデータへ補間し、Ｙ／Ｃ分離回路４で４ｆｓｃによる処理をした後、第２の補間位相算出回路１４で算出した４ｆｓｃと２７ＭＨｚにおける補間位相情報により第２の補間フィルタ１３で元の２７ＭＨｚへ復元する。これにより、フレームシンクロナイザ１１を通すことなくＤ／Ａ変換を行ないアナログ信号（輝度信号と色信号）として出力させることができる。【選択図】　図１
2004048088.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号を第１のサンプリング周波数でサンプリングし、デジタル信号に変換するＡ／Ｄ変換回路と、
前記第１のサンプリング周波数毎に所定値を加算することにより、第２のサンプリング周波数における補間位相を算出する第１の補間位相算出回路と、
前記第１の補間位相算出回路の出力を基準に、前記デジタル信号を前記第２のサンプリング周波数でサンプリングされたデータに補間する第１の補間フィルタと、
前記第２のサンプリング周波数で、前記第１の補間フィルタの出力に所定の処理を施す処理回路と、
前記第１の補間位相算出回路の出力を基準に、前記第２のサンプリング周波数によりサンプリングされたデータに対する前記第１のサンプリング周波数における補間位相を算出する第２の補間位相算出回路と、
前記第２の補間位相算出回路の出力を基準に、前記処理回路の出力信号を前記第１のサンプリング周波数でサンプリングされたデータに補間する第２の補間フィルタとを備えた信号処理装置。
【請求項２】
前記第１の補間位相算出回路において、第１のサンプリング周波数毎に加算される所定値は、第１のサンプリング周波数と第２のサンプリング周波数の比率により求まる固定値と、前記処理回路において映像の色副搬送波と処理クロックとの位相を検出し、その位相差から得られる補正値とにより生成されることを特徴とする請求項１記載の信号処理装置。
【請求項３】
前記処理回路は、複合映像信号を、輝度信号と変調色信号とに分離する処理を含むことを特徴とする請求項１記載の信号処理装置。
【請求項４】
前記処理回路は、前記変調色信号を低域色信号に変換する処理を含むことを特徴とする請求項３記載の信号処理装置。
【請求項５】
前記第１の補間位相算出回路に依存しない第３の補間位相検出回路と、前記第３の補間位相検出回路の出力により、前記処理回路の出力信号の補間を行なう第３の補間フィルタを有することを特徴とする請求項１記載の信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ映像信号をデジタル信号に変換した上で、輝度信号と色信号に分離する処理や、水平同期信号に同期した時間軸補正等の処理を行なう信号処理装置に関する。
【０００２】
【従来の技術】
近年、アナログ映像信号をデジタル映像信号に変換してＭＰＥＧ２（Ｍｏｖｉｎｇ　Ｐｉｃｔｕｒｅ　Ｅｘｐｅｒｔｓ　Ｇｒｏｕｐ　Ｐｈａｓｅ　２）などの方式によりデジタル圧縮したデジタルデータの録画または再生を行なう機器が発売されている。これらの機器では、アナログチューナーや、外部入力端子より入力された複合映像信号を輝度信号（以下、Ｙ信号と称す）と変調色信号（以下、Ｃ信号と称す）に分離し、Ｃ信号を色差信号へ復調した後、Ｙ信号と合わせてＭＰＥＧ２のエンコーダ（符号化装置）に入力されデジタル圧縮処理が施される。また、機器からのアナログ信号出力としては、Ｓ映像出力端子を有し、Ｙ信号とＣ信号をアナログ信号として出力する機能を持っている。
【０００３】
以下に従来の信号処理装置について説明する。
【０００４】
図４は、従来の信号処理装置における第１の構成例を示すものである。図４において、１はアナログ映像信号入力端子、２、２２、２３はアナログ・デジタル変換回路（以下、Ａ／Ｄ変換回路と称す）、４は複合映像信号をＹ信号とＣ信号に分離する輝度信号・色信号分離回路（以下、Ｙ／Ｃ分離回路と称す）、５はカラーバースト信号の位相を検出するバースト位相検出回路、２４はカラーバースト信号の位相に同期したクロック（例えば４ｆｓｃ、ここでｆｓｃは色副搬送波周波数）を発生するバーストロッククロック発生回路、１５、１６はデジタル・アナログ変換回路（以下、Ｄ／Ａ変換回路と称す）、１０は同期信号除去回路、７はＣ信号を色差信号に復調する色復調回路、１１は時間軸補正を行うフレームシンクロナイザ、１２は輝度信号と色差信号とからなるデジタル信号を出力するデジタル信号出力端子、１７はアナログＹ信号出力端子、１８はアナログＣ信号出力端子、１９は所定の周波数のクロック（例えば、２７ＭＨｚ）を発生するフリーランクロック発生回路である。
【０００５】
以上の様に構成された従来の信号処理装置の動作を説明する。
【０００６】
アナログ映像信号入力端子１より入力された複合映像信号は、Ａ／Ｄ変換回路２でバーストロッククロック発生回路２４より出力されるバーストロックしたクロックによりデジタル信号に変換される。この変換されたデジタル信号は、Ｙ／Ｃ分離回路４によりＹ信号とＣ信号に分離された後、Ｄ／Ａ変換回路１５，１６により、各々アナログＹ信号、アナログＣ信号に変換され、アナログＹ信号出力端子１７、アナログＣ信号出力端子１８より出力される。また、バースト位相検出回路５では、Ｙ／Ｃ分離回路４より出力されたＣ信号に含まれるカラーバースト信号のクロックに対する位相ずれを検出する。バーストロッククロック発生回路２４において、このずれを補正する方向にクロック周波数を補正することにより、カラーバースト信号とクロックのロック状態（同期状態）を確立し、Ｙ／Ｃ分離回路４における分離性能を確保している。
【０００７】
Ｄ／Ａ変換回路１５，１６から出力されるアナログＹ信号、アナログＣ信号は、フリーランクロック発生回路１９より出力されるクロックでデジタル信号に変換され、Ｙ信号は同期信号除去回路１０で同期信号が除去された後、また、Ｃ信号は色復調回路７で色差信号に復調された後、フレームシンクロナイザ１１に入力される。フレームシンクロナイザ１１では、Ｙ信号の水平、垂直同期信号を基準に、同期信号除去されたＹ信号と色差信号をフレームメモリに書き込み、フリーランクロックより作成された標準の水平、垂直走査周期でフレームメモリから読み出すことにより、標準デジタル信号としてデジタル信号出力端子１２より出力され、後段のＭＰＥＧエンコーダ等により圧縮処理される。
【０００８】
図５は、従来の信号処理装置における第２の構成例を示すものである。図５において、３は第１の補間フィルタ、６は第１の補間位相算出回路、８は第３の補間フィルタ、９は第３の補間位相算出回路、２０は同期信号付加回路、２１は色変調回路である。第１の構成例との差異は、バーストロックを直接Ａ／Ｄ変換器のサンプリングクロックにフィードバックするのではなく、第１の補間位相算出回路６でバーストロッククロックのフリーランクロックに対する位相を算出し、フリーランクロックでのサンプリングデータを元にして、第１の補間フィルタ３でバーストロッククロックによるサンプリングデータを作り出している。補間後のデータレートは補間前のデータレートより低く設定するため、補間されたバーストロックデータは、フリーランクロックに離散的に存在することになる。このため、バーストロックデータの存在の有無を示す信号が第１の補間位相算出回路６より出力される。後段のＹ／Ｃ分離回路４等、バーストロッククロックによる処理回路は、この信号で処理回路をロード・ホールドさせることにより、バーストロッククロックと全く同一の処理を行なっている。第３の補間位相算出回路９では、バーストロック周波数からフリーランクロックへの補間位相が算出され、第３の補間フィルタ８により補間され、再びフリーランクロック周波数のサンプリングデータに戻される。第３の補間位相算出回路９による補間位相の算出は、有限の桁数で行なわれる為、誤差積算により時々入力データと算出された補間データとのつじつまが合わなくなり、波形がひずむ状態が発生する。このため、水平ブランキング区間で第３の補間位相算出回路９をリセットすることにより、ひずみをブランキング期間に追い込み、フレームシンクロナイザ１１でひずみも合わせて吸収することで解決を図っている。アナログ出力端子１７，１８へは、このフレームシンクロナイザ１１で連続データに補正された信号を用いることで対応している。フレームシンクロナイザ１１の出力信号は同期信号が付加されていない為、同期信号付加回路２０で同期信号を付加している。また、色差信号を色変調回路２１により、色副搬送波で変調し、変調色信号に戻してから出力している。
【０００９】
【発明が解決しようとする課題】
しかしながら上記の第１の構成例では、Ｄ／Ａ変換器１５，１６で一度アナログ信号に戻された後、再度Ａ／Ｄ変換されるため、信号対雑音比（Ｓ／Ｎ）が劣化する上、Ａ／Ｄ変換される信号に含まれるバーストロッククロック成分が、フリーランクロックでサンプリングされることにより、クロックの周波数差分のビートが発生してしまう。また、上記の第２の構成例では、フレームシンクロナイザ１１を通過する際、ブランキングデータが落とされるため、垂直ブランキング期間に多重される文字放送データ等が出力されなくなる等の問題点を有していた。
【００１０】
本発明は上記従来の問題点を解決するもので、フリーランクロックでＹ／Ｃ分離等のバーストロック動作を行なった後、ビート等による性能劣化やブランキング期間のデータ欠落なくアナログデータとして取り出すことができる信号処理装置を提供するものである。
【００１１】
【課題を解決するための手段】
この課題を解決するために、本発明の信号処理装置は、アナログ信号を第１のサンプリング周波数でサンプリングしてデジタル信号に変換するＡ／Ｄ変換回路と、第１のサンプリング周波数毎に所定値を加算することにより第２のサンプリング周波数における補間位相を算出する第１の補間位相算出回路と、第１の補間位相算出回路の出力を基準にデジタル信号を第２のサンプリング周波数でのサンプリングデータに補間する第１の補間フィルタと、第２のサンプリング周波数で第１の補間フィルタの出力に所定の処理を施す処理回路と、第１の補間位相算出回路の出力を基準に第２のサンプリング周波数でのサンプリングデータに対する第１のサンプリング周波数における補間位相を算出する第２の補間位相算出回路と、第２の補間位相算出回路の出力を基準に処理回路の出力信号を第１のサンプリング周波数でのサンプリングデータに補間する第２の補間フィルタとを備える。
【００１２】
これにより、第１の補間位相算出回路と第２の補間位相算出回路の算出基準となる値を同一の値とすることで誤差積算がなくなり、完全に連続データへ戻せるため、フレームシンクロナイザによる時間軸補正処理を施すことなくＤ／Ａ変換を行ないアナログ信号として出力させることができるようになる。この為、ビートノイズの発生やブランキングデータの欠落等をなくすことができる。
【００１３】
【発明の実施の形態】
本発明における信号処理装置は、アナログ信号を第１のサンプリング周波数でサンプリングし、デジタル信号に変換するＡ／Ｄ変換回路と、前記第１のサンプリング周波数毎に所定値を加算することにより、第２のサンプリング周波数における補間位相を算出する第１の補間位相算出回路と、前記第１の補間位相算出回路の出力を基準に、前記デジタル信号を前記第２のサンプリング周波数でサンプリングされたデータに補間する第１の補間フィルタと、前記第２のサンプリング周波数で、前記第１の補間フィルタの出力に所定の処理を施す処理回路と、前記第１の補間位相算出回路の出力を基準に、前記第２のサンプリング周波数によりサンプリングされたデータに対する前記第１のサンプリング周波数における補間位相を算出する第２の補間位相算出回路と、前記第２の補間位相算出回路の出力を基準に、前記処理回路の出力信号を前記第１のサンプリング周波数でサンプリングされたデータに補間する第２の補間フィルタとを備えたものである。
【００１４】
また、上記発明において、前記第１の補間位相算出回路において、第１のサンプリング周波数毎に加算される所定値は、第１のサンプリング周波数と第２のサンプリング周波数の比率により求まる固定値と、前記処理回路において映像の色副搬送波と処理クロックとの位相を検出し、その位相差から得られる補正値とにより生成されることを特徴とするものである。
【００１５】
また、上記発明において、前記処理回路は、複合映像信号を、輝度信号と変調色信号とに分離する処理を含むことを特徴とするものである。
【００１６】
また、上記発明において、前記処理回路は、前記変調色信号を低域色信号に変換する処理を含むことを特徴とするものである。
【００１７】
また、上記発明において、前記第１の補間位相算出回路に依存しない第３の補間位相検出回路と、前記第３の補間位相検出回路の出力により、前記処理回路の出力信号の補間を行なう第３の補間フィルタを有するものである。
【００１８】
以上の発明により、アナログ信号を第１のサンプリング周波数でデジタル信号に変換した後、輝度信号と変調色信号とに分離する等の所望の処理を第２のサンプリング周波数で行い、再度、第１のサンプリング周波数のデジタル信号に変換するので、ビートの発生による性能劣化や、ブランキング期間に挿入されたデータの欠落を発生することなく、アナログ信号に戻すことができる。
【００１９】
以下、本発明の実施の形態について図面を用いて説明する。
【００２０】
（実施の形態）
図１は、本発明の実施の形態による信号処理装置の構成を示すブロック図である。
【００２１】
図１において、１は複合映像信号が入力されるアナログ映像信号入力端子、２はフリーランクロック（例えば、２７ＭＨｚ）によりアナログ映像信号入力端子１から入力された複合映像信号をデジタル信号に変換するＡ／Ｄ変換器、３はＡ／Ｄ変換器２から出力されるフリーランクロックでサンプリングされたデジタル信号をバーストクロックの周波数でのサンプリングデータに変換する第１の補間フィルタ、４は第１の補間フィルタ３の出力のデジタル複合映像信号を輝度信号（Ｙ信号）と変調色信号（Ｃ信号）に分離するＹ／Ｃ分離回路、５はＹ／Ｃ分離回路４の出力のＣ信号からカラーバースト信号の位相を検出し、バーストクロックに対する位相誤差を補正するための情報を出力するバースト位相検出回路、６はバースト位相検出回路５からの位相情報に基づきフリーランクロックに対するバーストクロック（例えば、４ｆｓｃ＝１４．３１８１８ＭＨｚ）の位相を算出し、第１の補間フィルタ３に出力する第１の補間位相算出回路、７はＹ／Ｃ分離回路４の出力のＣ信号を復調し色差信号を得る色復調回路、８はＹ／Ｃ分離回路４の出力のＹ信号と色復調回路７の出力の色差信号とを入力し、バーストクロック周波数からフリーランクロック周波数にサンプリング周波数の変換を行う第３の補間フィルタ、９は第１の補間位相算出回路６とは独立に第３の補間フィルタ８における補間位相を算出する第３の補間位相算出回路、１０は第３の補間フィルタ８の出力のＹ信号から同期信号成分を除去する同期信号除去回路、１１は同期信号除去回路１０の出力のＹ信号と第３の補間フィルタの出力の色差信号を入力し時間軸変動を除去するフレームシンクロナイザ、１２はフレームシンクロナイザ１１からの出力であるデジタルのＹ信号と色差信号を出力するデジタル信号出力端子、１３はＹ／Ｃ分離回路４の出力のＹ信号と色復調回路７の出力の色差信号とを入力し、バーストクロック周波数からフリーランクロック周波数にサンプリング周波数の変換を行う第２の補間フィルタ、１４は第２の補間フィルタ１３における補間位相を第１の補間位相算出回路６からのデータを元に算出する第２の補間位相算出回路、１５は第２の補間フィルタ１３からのＹ信号をフリーランクロックでアナログ信号に変換するＤ／Ａ変換回路、２１は第２の補間フィルタ１３からの色差信号をＣ信号に変調する色変調回路、１６は色変調回路２１からのＣ信号をフリーランクロックでアナログ信号に変換するＤ／Ａ変換回路、１９はフリーランクロックを発生するフリーランクロック発生回路である。
【００２２】
以上の様に、本実施の形態と、従来の信号処理装置における第２の構成例との相違点は、第１の補間位相算出回路６で用いられたサンプリング位相の基準値を基に、第２の補間位相算出回路１４で補間位相を算出し、第２の補間フィルタ１３でＹ／Ｃ分離および色復調後の信号を、誤差積算なくフリーランクロック上の完全な連続データへ補間を行なっている点である。この場合、同期信号は付加されたままなので、色変調回路２１で色差信号をＣ信号へ戻し、Ｄ／Ａ変換回路１６にてアナログ信号へ変換することにより、Ｙ／Ｃ分離されたＹ信号、Ｃ信号を出力することができる。
【００２３】
図２は、バーストロッククロック周波数として４ｆｓｃ（１４．３１８１８ＭＨｚ）を、フリーランクロックとして２７ＭＨｚを用いた場合の第１の補間位相算出回路６と第２の補間位相算出回路１４の構成を示すブロック図である。
【００２４】
図２において、３０は入力端子で、バースト位相検出回路５よりバースト位相ずれに対する補正値が入力される。３１、３６、３９は固定値、３２、３３は加算器、３４、３５、４２はレジスタ、３７は減算器、３８、４１、４５は除算器、４０は乗算器、４３、４４、４６は出力端子である。出力端子４３からはバーストロッククロックで動作する回路へのロードホールド信号が、出力端子４４からは第１の補間フィルタ３を制御する補間位相情報が、出力端子４６からは第２の補間フィルタ１３を制御する補間位相情報が出力される。
【００２５】
固定値３１は、１４．３１８１８／２７×２３２の値を１６進数で示している。この値を加算器３２，３３でフリーランクロック毎に３２ビット幅のレジスタ３４の値に加算することにより、補間位相の共通の基準値としている。この基準値を基に、各補間フィルタの補間位相が算出される。
【００２６】
以下、図３を用いて本実施の形態による信号処理装置の動作の説明を行なう。
【００２７】
図３（ａ）は、Ａ／Ｄ変換回路２でのサンプリング波形を示す。図中、黒丸はフリーランクロック（２７ＭＨｚ）で実際にサンプリングされた位相を示し、同図（ｂ）にサンプリングされたデータの値（ｘ０〜ｘ７）を示す。また同図（ａ）の図中の白丸は、補間すべきバーストロッククロック（４ｆｓｃ）におけるサンプリング位相を示し、同図（ｃ）にデータの値（Ｘ０〜Ｘ４）を示す。図２に示した回路では、バーストロッククロックの周期を、２の３２乗の値で分割し、管理を行なっている。この分割数Ｎは、バーストロッククロックの位相ずれの期間を意味しており、Ｎ分割時は、最悪時、フリーランクロック周期×Ｎでバーストロッククロックが１クロック分（４ｆｓｃ時は色副搬送波の位相で９０度）のずれが出ることを意味している。従って、フリーランクロック周期×Ｎの値が、バーストロック機構の応答速度に対して十分大きくなるようＮの値を選ぶ必要がある。
【００２８】
図２の固定値３１は、１４．３１８１８／２７×２３２の値、すなわち、バーストロッククロック周期を２の３２乗としたときのフリーランクロック周期の値で、この値をフリーランクロック毎に加算し、図２のレジスタ３４に保存している。加算時、２の３２乗以上になった場合、すなわち、図３（ａ）で黒丸のサンプリング点が白丸のサンプリング点を超えた時は、バーストロッククロックのサンプリング点が存在することを意味している。このときは、図２の加算器３３よりキャリーが出力されるため、このキャリーを、レジスタ３５を介して出力端子４３よりロードホールド信号として出力している。このロードホールド信号を図３（ｄ）に示す。尚、図３（ｄ）〜（ｆ）は、実際にはレジスタによるクロックディレイがあるが、同図（ａ）との対応をわかりやすくするため、ディレイを補正して記載している。
【００２９】
まず、第１の補間位相算出回路６の動作を、図３（ａ）におけるＸ２で示すデータの補間位相を算出する場合を例にして説明する。Ｘ２の補間位相は、フリーランクロック周期をＴｘとすると、（２３２−Ｔ３）／Ｔｘとなる。補間フィルタの分解能を１０ビット（１０２４分割）に設定すると、Ｔｘ＝２３２×１４．３１８１８／２７であるので、１０２４×（２３２−Ｔ３）／Ｔｘ＝｛（２３２−Ｔ３）／２２２｝×｛１０２４×２７／（２×１４．３１８１８）｝／２９、となる。
【００３０】
図２の固定値３９は、１０２４×２７／（２×１４．３１８１８）を１６進数で示した値であり、乗算器４０の後、除算器４１で１／２９されて、レジスタ４２を経て出力端子４４より出力される。図３（ｆ）に、各サンプリング点に対する補間位相情報の値を示す。
【００３１】
次に、第２の補間位相算出回路１４の動作について説明する。図２のレジスタ３４の値は、１４．３１８１８ＭＨｚの周期を２３２とした時の、２７ＭＨｚクロックの位相の値を直接示している。このため、補間フィルタの分解能を２のＭ乗に設定する場合は、レジスタ３４の上位Ｍビットをとれば良い。補間フィルタの分解能は１０ビットの設定であるため、除算器４５で２の２２乗分の１（２−２２）にして出力端子４６より出力している。図３（ｅ）に、各サンプリング点に対する補間位相情報の値を示す。
【００３２】
上記のように、補間、逆補間の位相計算を、どちらも図２に示すレジスタ３４の値を基準にすることにより、送り出す補間データのレートと逆補間の位相情報算出がかならず合致するため、補間の破綻が発生することはない。
【００３３】
しかしながら、バーストロックで処理する回路には各々回路ディレイがあるため、バースト位相検出回路５からの補正値が変化した場合に、第１の補間フィルタ３での補間基準と、第２の補間フィルタ１３での補間基準が、回路ディレイの期間、わずかに異なることになる。輝度信号への影響はほとんど現れないが、Ｃ信号では、色相の変化として検出される可能性がある。このため、第２の補間フィルタ１３の手前で色復調し、色差信号としてから補間処理でフリーランクロックに戻している。
【００３４】
以上の様に本実施の形態によれば、フリーランクロック周波数毎に固定値３１を加算することにより、バーストロッククロック周波数における補間位相を算出する第１の補間位相算出回路６と、第１の補間位相算出回路６の出力を基準に、Ａ／Ｄ変換回路２の出力信号を補間する第１の補間フィルタ３と、第１の補間フィルタ３の出力を処理するＹ／Ｃ分離回路４と、第１の補間位相算出回路６の出力を基準に、バーストロッククロック周波数によりサンプリングされたデータの、フリーランクロック周波数における補間位相を算出する第２の補間位相算出回路１４と、第２の補間位相算出回路１４の出力を基準に、Ｙ／Ｃ分離回路４の出力信号を補間する第２の補間フィルタ１３との構成により、フリーランクロックでサンプリングされた信号を、バーストロッククロックによる信号へ変換し、バーストロッククロックで所望の処理をした後、元のフリーランクロックへ完全に復元できるため、フレームシンクロナイザ１１を通すことなくＤ／Ａ変換を行ないアナログ信号として出力させることができるようになる。この為、バーストロッククロックによるビートの発生なくバーストロックによるＹ／Ｃ分離をすることができ、また、フレームシンクロナイザ１１を通す必要がないため、ブランキングデータの欠落がなくなる。
【００３５】
なお、上記の実施の形態において、クロック周波数、回路の分解能などを具体的な数値をもって説明したが、これらの数値に何ら限定されることなく、種々の変形が可能なことは言うまでもない。
【００３６】
【発明の効果】
以上のように、本発明の信号処理回路は、アナログ信号を第１のサンプリング周波数でサンプリングすることによりデジタル信号に変換するＡ／Ｄ変換回路と、第１のサンプリング周波数毎に所定値を加算することにより第２のサンプリング周波数における補間位相を算出する第１の補間位相算出回路と、第１の補間位相算出回路の出力を基準にＡ／Ｄ変換回路の出力信号を補間する第１の補間フィルタと、第２のサンプリング周波数で処理を行なう処理回路と、第１の補間位相算出回路の出力を基準に第２のサンプリング周波数によりサンプリングされたデータの、第１のサンプリング周波数における補間位相を算出する第２の補間位相算出回路と、第２の補間位相算出回路の出力を基準に処理回路の出力信号を補間する第２の補間フィルタとにより構成することにより、第１のサンプリング周波数でサンプリングされた信号を、第２のサンプリング周波数へ補間し、第２のサンプリング周波数で所望の処理を施した後、元の第１のサンプリング周波数へ完全に復元できるため、フレームシンクロナイザを通すことなくＤ／Ａ変換を行ないアナログ信号として出力させることができるようになる。この為、第２のサンプリング周波数によるビートの発生なく第２のサンプリング周波数によるＹ／Ｃ分離等の処理をすることができ、また、垂直ブランキング期間を除去して時間軸補正を行うフレームシンクロナイザを通す必要がないため、垂直ブランキング期間に挿入されたデータの欠落がなくなるという優れた効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態による信号処理装置の構成を示すブロック図
【図２】同信号処理装置における第１の補間位相算出回路と第２の補間位相算出回路の構成を示すブロック図
【図３】同信号処理装置の動作を説明するための波形図
【図４】従来の信号処理装置による第１の構成例を示すブロック図
【図５】従来の信号処理装置による第２の構成例を示すブロック図
【符号の説明】
１　アナログ信号入力端子
２　Ａ／Ｄ変換回路
３　第１の補間フィルタ
４　Ｙ／Ｃ分離回路
５　バースト位相検出回路
６　第１の補間位相算出回路
７　色復調回路
８　第３の補間フィルタ
９　第３の補間位相算出回路
１０　同期信号除去回路
１１　フレームシンクロナイザ
１２　デジタル信号出力端子
１３　第２の補間フィルタ
１４　第２の補間位相算出回路
１５、１６　Ｄ／Ａ変換回路
１７　アナログＹ信号出力端子
１８　アナログＣ信号出力端子
１９　フリーランクロック発生回路
２１　色変調回路
【図１】
2004048088.tif 000003
【図２】
2004048088.tif 000004
【図３】
2004048088.tif 000005
【図４】
2004048088.tif 000006
【図５】
2004048088.tif 000007