(57)【要約】【課題】新しいマルチプルイメージャアレイデバイスを提供する。【解決手段】このデバイスは、まず、双方向バス１００を備える。イメージャアレイは、ｎ行×ｍ列で配列する。ｎおよびｍは正の整数である。各イメージャ１０１、１０２、１０３、２０１、２０２、２０３は双方向バスに接続される。任意のイメージャのビットラインは、ラインアドレスによってアクセス可能である。各イメージャは、Ｖｍｏｄｅ入力および出力イネーブル入力を有する。アクセスできるようにするには、Ｖｍｏｄｅ入力および出力イネーブル入力をイネーブルにしなければならない。第１のマルチプレクサ３００は、１つの入力および複数の出力を有する。この入力は、列カウンタに接続される。各出力は、マルチプルイメージャの１つの出力イネーブル入力に接続される。第２のマルチプレクサ４００は、１つの入力および複数の出力を有する。【選択図】図１
2004260827.tif 000002
【特許請求の範囲】
【請求項１】
双方向バスを提供するステップと、
ｎ行×ｍ列で配列されたイメージャアレイを提供するステップと、前記ｎおよびｍは正の整数であり、前記各イメージャは前記双方向バスに接続され、前記各イメージャはＶｍｏｄｅ端子を有し、前記各イメージャは選択端子を有し、前記各イメージャは、前記イメージャのＶｍｏｄｅ端子に第１の選択信号を印加し、同時に前記イメージャの選択端子に第２の選択信号を印加するときにのみ前記双方向バスに信号を供給することができ、
１つの垂直選択入力およびｎ個の出力を有する第１のマルチプレクサを提供するステップと、各前記ｎ個の出力は、前記イメージャの前記Ｖｍｏｄｅ端子の１つに接続され、
１つの水平選択入力およびｎ×ｍ個の出力を有する第２のマルチプレクサを提供するステップと、前記各出力は、前記イメージャの１つの前記選択端子に接続され、
前記第１のマルチプレクサの前記垂直選択入力に垂直入力信号を印加し、それによって、前記Ｖｍｏｄｅ出力ラインの１つに前記第１の選択信号が生成されるステップと、
前記第２のマルチプレクサの前記水平選択入力に水平入力信号を印加し、それによって、前記イメージャの１つの前記選択端子に前記第２の選択信号が順次生成されるステップと、
含むイメージャにアドレスする方法。
【請求項２】
双方向バスを提供するステップと、
ｎ行×ｍ列で配列されたイメージャアレイを提供するステップと、前記ｎおよびｍは正の整数であり、前記各イメージャは前記双方向バスに接続され、任意の前記イメージャのビットラインは、ラインアドレスによってアクセス可能であり、
列カウンタ、行カウンタおよび前記ラインアドレスを初期化してゼロにするステップと、
前記アレイのすべてにアクセスするステップと、を含み、
前記アクセスするステップは、
前記ラインアドレス、前記列カウンタおよび前記行カウンタに対応する１つの前記イメージャの１ラインにアクセスするステップと、
その後、前記列カウンタがｍ−１に等しいか検査するステップと、等しくない場合、前記列カウンタを増分し、１つのラインにアクセスする前記ステップを繰り返し、等しい場合には、前記列カウンタをリセットし、
その後、前記ラインアドレスが前記各イメージャの総ラインに等しいか検査するステップと、等しくない場合、前記ラインアドレスを増分し、１つのラインにアクセスする前記ステップを繰り返し、等しい場合には、前記ラインアドレスをリセットし、
その後、前記行カウンタがｎ−１に等しいか検査するステップと、等しくない場合、前記行カウンタを増分し、１つのラインにアクセスする前記ステップを繰り返し、等しい場合には、すべてにアクセスする前記ステップを終了する、をさらにに含む、
イメージャアレイにアクセスする方法。
【請求項３】
前記各イメージャは、Ｖｍｏｄｅ入力および出力イネーブル入力を有し、前記アクセスを可能にするには、前記Ｖｍｏｄｅ入力および前記出力イネーブル入力がイネーブルされる必要がある、請求項２に記載の方法。
【請求項４】
前記列カウンタは多重化され、前記各イメージャごとに別々の前記出力イネーブル入力を生成する、請求項３に記載の方法。
【請求項５】
前記行カウンタは多重化され、前記イメージャの前記各行ごとに前記Ｖｍｏｄｅ入力を生成する、請求項３に記載の方法。
【請求項６】
１つの前記イメージャの１ラインにアクセスする前記ステップは水平クロックと同期され、前記水平クロックを前記各ラインのビット数で除算することによって前記列カウンタが生成される、請求項２に記載の方法。
【請求項７】
前記ラインアドレスを前記各イメージャの前記総ライン数で除算することによって前記行カウンタが生成される、請求項２に記載の方法。
【請求項８】
双方向バスを提供するステップと、
ｎ行×ｍ列で配列されたイメージャアレイを提供するステップと、前記ｎおよびｍは正の整数であり、前記各イメージャは前記双方向バスに接続され、任意の前記イメージャのビットラインは、ラインアドレスによってアクセス可能であり、前記各イメージャは、Ｖｍｏｄｅ入力および出力イネーブル入力を有し、アクセスを可能にするには、前記Ｖｍｏｄｅ入力および前記出力イネーブル入力はイネーブルにされなければならない、
列カウンタ、行カウンタおよび前記ラインアドレスをゼロに初期化するステップと、
前記アレイのすべてにアクセスするステップと、前記列カウンタを多重化し、前記各イメージャごとに別々の前記出力イネーブル入力を生成し、前記行カウンタを多重化し、前記イメージャの前記各行ごとに前記Ｖｍｏｄｅ入力を生成するステップと、を含み、
前記アクセスするステップは、
前記ラインアドレス、前記列カウンタおよび前記行カウンタに対応する１つの前記イメージャの１ラインにアクセスするステップと、
その後、前記列カウンタがｍ−１に等しいか検査するステップと、等しくない場合、前記列カウンタを増分し、１つのラインにアクセスする前記ステップを繰り返し、等しい場合には、前記列カウンタをリセットし、
その後、前記ラインアドレスが前記各イメージャの総ラインに等しいか検査するステップと、等しくない場合、前記ラインアドレスを増分し、１つのラインにアクセスする前記ステップを繰り返し、等しい場合には、前記ラインアドレスをリセットし、
その後、前記行カウンタがｎ−１に等しいか検査するステップと、等しくない場合、前記行カウンタを増分し、１つのラインにアクセスする前記ステップを繰り返し、等しい場合には、すべてにアクセスする前記ステップを終了する、をさらに含む、
イメージャアレイにアクセスする方法。
【請求項９】
１つの前記イメージャの１ラインにアクセスする前記ステップは水平クロックと同期し、前記水平クロックを前記各ラインのビット数で割ることによって前記列カウンタが生成される、請求項８に記載の方法。
【請求項１０】
前記ラインアドレスを前記各イメージャの前記総ライン数で割ることによって前記行カウンタが生成される、請求項８に記載の方法。
【請求項１１】
双方向バスと、
ｎ行×ｍ列に配列されたイメージャアレイと、前記ｎおよびｍが正の整数であり、前記各イメージャは前記双方向バスに接続され、任意の前記イメージャのビットラインは、ラインアドレスによってアクセス可能であり、前記各イメージャは、Ｖｍｏｄｅ入力および出力イネーブル入力を有し、アクセス可能にするには、前記Ｖｍｏｄｅ入力および前記出力イネーブル入力はイネーブルされなければならない、
１つの入力および複数の出力を有し、前記入力は列カウンタに接続され、前記各出力は前記イメージャの１つの前記出力イネーブル入力に接続されている、第１のマルチプレクサと、
１つの入力および複数の出力を有し、前記入力は行カウンタに接続され、前記各出力は、前記行のうちの１行の前記各イメージャの前記Ｖｍｏｄｅ入力に接続されている、第２のマルチプレクサと、
を備える、マルチプルイメージャアレイデバイス。
【請求項１２】
入力および出力を有する除算器をさらに備え、前記入力は水平クロック信号に接続され、前記出力が前記列カウンタである、請求項１１に記載のデバイス。
【請求項１３】
前記水平クロック信号は前記各ビットラインのビット数で除算される、請求項１２に記載のデバイス。
【請求項１４】
入力および出力を有する除算器をさらに備え、前記入力が前記ラインアドレスに接続され、前記出力が前記行カウンタである、請求項１１に記載のデバイス。
【請求項１５】
前記ラインアドレスを前記各イメージャの前記ラインの数で除算される、請求項１４に記載のデバイス。
【請求項１６】
さらに、前記第１のマルチプレクサの前記入力に、前記列カウンタと前記行カウンタの合計を接続する、請求項１１に記載のデバイス。
【請求項１７】
前記イメージャアレイをオーバーレイする光学系をさらに備え、隣接する前記イメージャ上の画像が切れ目なく見えるように前記光学系がオーバーラップする、請求項１１に記載のデバイス。
【請求項１８】
前記イメージャは複数の画像源からのデータを表示する、請求項１１に記載のデバイス。
【請求項１９】
前記双方向バスはシリアルデータバスを含む、請求項１１に記載のデバイス。
【請求項２０】
前記イメージャはＣＭＯＳデバイスを含む、請求項１１に記載のデバイス。
【請求項２１】
双方向バスと、
ｎ行×ｍ列で配列されたイメージャアレイと、前記ｎおよびｍは正の整数であり、前記各イメージャは前記双方向バスに接続され、任意の前記イメージャのビットラインは、ラインアドレスによってアクセス可能であり、前記各イメージャは、Ｖｍｏｄｅ入力および出力イネーブル入力を有し、アクセス可能にするには、前記Ｖｍｏｄｅ入力および前記出力入力はイネーブルにされなければならない、
１つの入力および複数の出力を有し、前記入力は列カウンタおよび行カウンタの合計に接続され、前記各出力は前記イメージャの１つの前記出力イネーブル入力に接続される、第１のマルチプレクサと、
１つの入力および複数の出力を有し、前記入力が行カウンタに接続され、前記各出力が前記行の１行の前記各イメージャの前記Ｖｍｏｄｅ入力に接続される、第２のマルチプレクサと、
入力および出力を有し、前記入力が水平クロック信号に接続され、前記出力が前記列カウンタである、第１の除算器と、
入力および出力を有し、前記入力が前記ラインアドレスに接続され、前記出力が前記行カウンタである、第２の除算器と、
を備える、マルチプルイメージャアレイデバイス。
【請求項２２】
前記水平クロック信号は前記各ビットラインのビット数で除算される、請求項２１に記載のデバイス。
【請求項２３】
前記ラインアドレスは前記各イメージャの前記ラインの数で除算される、請求項２１に記載のデバイス。
【請求項２４】
前記イメージャアレイをオーバーレイする光学系をさらに備え、隣接する前記イメージャ上の画像が切れ目なく見えるように前記光学系はオーバーラップする、請求項２１に記載のデバイス。
【請求項２５】
前記イメージャは複数の画像源からのデータを表示する、請求項２１に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体光学イメージャ（撮像装置）に関し、より詳細には、単一の固定サイズデータバスを使用して再構成可能なイメージャアレイにアドレスする方法に関する。
【背景技術】
【０００２】
本出願は、参照により本明細書に組み込む２００３年２月２６日出願の米国仮出願第６０／４５０，０８６号の優先権を主張する。
固体イメージャは多くの用途に用いられる。一般に、これらのイメージャは、固定画素アレイを含む。これらのイメージャを大型のアレイまたはより高解像度のアレイに再構成することは難しい。このことは、固定データバスアーキテクチャを利用して高解像度アレイを生成しようと試みる場合は特にそうである。
【０００３】
いくつかの従来技術の発明が、ＣＭＯＳ撮像デバイスを使用する光学的な画像形成に関連している。Ｒｅｄｄｅｒｓｏｎらの米国特許第６，１７６，４２９  Ｂ１号は、多次元ＣＭＯＳアレイを含み得る光検出器を用いた光学的読取り装置を記載している。Ｍａｌｌｏｙ  Ｄｅｓｏｒｍｅａｕｘの米国特許第６，５０５，００３  Ｂ１号は、ＣＭＯＳ画像検出器を使用したハイブリッドカメラを開示している。
【特許文献１】米国特許第６，１７６，４２９  Ｂ１号
【特許文献２】米国特許第６，５０５，００３  Ｂ１号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の主目的は、イメージャアレイにアクセスするための有効で極めて作製し易い方法およびデバイスを提供することである。
本発明の別の目的は、マルチプルイメージャを協働して使用し、それによって画像解像度が向上するか、あるいは、単一の大解像度画像が得られる方法を提供することである。
【０００５】
本発明の別の目的は、単一のデータバスアーキテクチャを用いて、ｎ×ｍのイメージャアレイを再構成する手段を提供することである。
【課題を解決するための手段】
【０００６】
本発明の目的によれば、イメージャにアドレスする方法が実現される。この方法は、まず、双方向バスを提供するステップを含む。イメージャアレイは、ｎ行×ｍ列で配列する。ただし、ｎおよびｍは正の整数である。各イメージャは双方向バスに接続される。各イメージャはＶｍｏｄｅ端子を有する。各イメージャは選択端子を有する。各イメージャは、第１の選択信号がそのイメージャのＶｍｏｄｅ端子に印加され、同時に第２の選択信号がそのイメージャの選択端子に印加されるときにのみ双方向バスに信号を供給することができる。第１のマルチプレクサは、１つの垂直選択入力およびｎ個の出力を有する。ｎ個の出力はそれぞれ、マルチプルイメージャのＶｍｏｄｅ端子の１つに接続される。第２のマルチプレクサは、１つの水平選択入力およびｎ×ｍ個の出力を有する。各出力は、マルチプルイメージャの１つの選択端子に接続される。垂直入力信号が第１のマルチプレクサの垂直選択入力に印加され、それによって、複数のＶｍｏｄｅ出力ラインの１つで第１の選択信号が生成される。水平入力信号が第２マルチプレクサの水平選択入力に印加され、それによって、マルチプルイメージャの１つの選択端子で第２選択信号が順次生成される。
【０００７】
本発明の目的によれば、イメージャアレイにアクセスする方法も実現される。この方法は、まず、双方向バスを提供するステップを含む。イメージャアレイは、ｎ行×ｍ列で配列する。ｎおよびｍは正の整数である。各イメージャは双方向バスに接続される。任意のイメージャのビットラインは、ラインアドレスによってアクセス可能である。列カウンタ、行カウンタおよびラインアドレスを初期化してゼロにし、すべてのアレイにアクセスする。このアクセスするステップは、まず、ラインアドレス、列カウンタおよび行カウンタに対応する１つのイメージャの１ラインにアクセスするステップをさらに含む。その後、列カウンタがｍ−１に等しいか検査する。等しくない場合、列カウンタを増分し、１つのラインにアクセスするステップを繰り返す。等しい場合には、列カウンタをリセットする。その後、ラインアドレスが各イメージャの総ライン数に等しいか検査する。等しくない場合、ラインアドレスを増分し、１つのラインにアクセスするステップを繰り返す。等しい場合には、ラインアドレスをリセットする。その後、行カウンタがｎ−１に等しいか検査する。等しくない場合、行カウンタを増分し、１つのラインにアクセスするステップを繰り返す。等しい場合には、すべてにアクセスするステップを終了する。
【０００８】
本発明の目的によれば、マルチプルイメージャアレイデバイスも実現される。このデバイスは、まず、双方向バスを備える。イメージャアレイは、ｎ行×ｍ列で配列する。ｎおよびｍは正の整数である。各イメージャは双方向バスに接続される。任意のイメージャのビットラインは、ラインアドレスによってアクセス可能である。各イメージャは、Ｖｍｏｄｅ入力および出力イネーブル入力を有する。アクセスできるようにするには、Ｖｍｏｄｅ入力および出力イネーブル入力をイネーブルにしなければならない。第１のマルチプレクサは、１つの入力および複数の出力を有する。この入力は、列カウンタに接続される。各出力は、マルチプルイメージャの１つの出力イネーブル入力に接続される。第２のマルチプレクサは、１つの入力および複数の出力を有する。この入力は、行カウンタに接続される。各出力は、複数行のうちの１行の各イメージャのＶｍｏｄｅ入力に接続される。
【発明を実施するための最良の形態】
【０００９】
本発明の好ましい実施形態では、単一の双方向バスを有するイメージャアレイにアドレスする方法およびデバイスを開示する。本発明の範囲から逸脱することなく、本発明を適用し拡張することができることが当業者には明らかなはずである。
【００１０】
次に図１を参照すると、本発明の好ましい第１の実施形態が示されている。以下に、本発明のいくつかの重要な特徴を示し論じる。本発明は、単一の双方向バスに接続されたｎ×ｍのイメージャアレイに関する。例として図１に、それぞれ単一の双方向バス１００に接続された２×３アレイの６つのイメージャ１０１、１０２、１０３、２０１、２０２、２０３を示す。図２に、単一のイメージャ２０の例を示す。このイメージャは、バスへの接続を行うための出力ポート２４を有する。このイメージャ２０では、Ｖｍｏｄｅ端子２２における信号が、バスにイメージャ２０を接続するかどうかを制御する。選択端子２６により、特定のイメージャ２０を選択する。アドレスバスＡＤＤＲＥＳＳ２８を用いて、どの行すなわちラインのビットにアクセスするかを選択する。イメージャが信号をバスに伝えるには、Ｖｍｏｄｅ端子２０および選択端子２６をともに活動化されなければならない。
【００１１】
再度、図１に戻り、各行において３つのイメージャの２つの行のアレイに、６つのイメージャが配列される。イメージャ１０１、１０２および１０３は第１行にあり、双方向バス１００に接続された出力ポート１１０、１１２および１１４を有する。イメージャ２０１、２０２および２０３は第２行にあり、双方向バス１００に接続された出力ポート２１０、２１２および２１４を有する。垂直選択ライン３０６は、第１のマルチプレクサ３００に接続される。第１のマルチプレクサ３００は、マルチプルイメージャからなる各行ごとにＶｍｏｄｅ出力ラインを有する。
【００１２】
この例では、マルチプルイメージャからなる行が２つあり、第１のマルチプレクサ３００が、第１Ｖｍｏｄｅライン３０２および第２Ｖｍｏｄｅライン３０４を有する。第１Ｖｍｏｄｅライン３０２は、１行目のイメージャ１０１、１０２および１０３のＶｍｏｄｅ端子１０４、１０６および１０８に接続される。第２Ｖｍｏｄｅライン３０４は、２行目のイメージャ２０１、２０２および２０３のＶｍｏｄｅ端子２０４、２０６および２０８に接続される。アレイの各行に、より多くのイメージャがある場合には、１行目のすべてのイメージャのＶｍｏｄｅ端子は第１Ｖｍｏｄｅラインに接続され、２行目のすべてのイメージャのＶｍｏｄｅ端子は第２Ｖｍｏｄｅラインに接続されることになる。マルチプルイメージャからなる追加の行がある場合には、第１のマルチプレクサ３００は、アレイ内の各行ごとにＶｍｏｄｅラインを有することになる。第１のマルチプレクサ３００への入力は、垂直選択ライン３０６である。
【００１３】
水平選択ラインＣＯＬＵＭＮ  ＣＯＵＮＴ４０２は、アレイにおける各イメージャごとに出力ラインを有する第２のマルチプレクサ４００に接続される。第２マルチプレクサ４００の出力ラインの１つは、アレイの各イメージャ１０１、１０２、１０３、２０１、２０２および２０３の選択端子１１６、１１８、１２０、２１６、２１８および２２０に接続される。このように配列すると、垂直選択ラインＲＯＷ  ＣＯＵＮＴ３０６により、マルチプレクサが第１Ｖｍｏｄｅライン３０２または第２Ｖｍｏｄｅライン３０４を活動化する。水平選択ラインにより、第２のマルチプレクサ４００が特定のイメージャの選択端子を活動化し、それによって、そのイメージャから信号が双方向バス１００に送られる。
【００１４】
ｎ×ｍのイメージャアレイでは、垂直アドレスにより、ｍ行目のｎ個のイメージャが選択される。次いで、第２のマルチプレクサ４００への入力により、第２のマルチプレクサ４００の出力が、１つのイメージャの出力ポートを活動化し、そのイメージャの信号を双方向バス１００に転送することができるようにする。書込みイネーブルパルスとして垂直選択アドレスを用いることによって、行全体を選択し、ｎ個の水平レジスタに転送する。このラインは直列に読み出される。
【００１５】
この方法により、同じデータバスアーキテクチャを維持しながら、制限なしにｎ×ｍのイメージャアレイを再構成する手段が得られる。イメージャデータを継ぎ目なく合成して単一の大解像度画像を得るために、わずかに光学系がオーバーラップする状態で本出願を実施することができるはずである。これは、Ｘ線イメージャおよびファクシミリを含めて、固定対象物の平面画像形成に利用される。また、いくつかの離れた画像源を単一のディスプレイ上で多重化して、警備用途にも利用することができるはずである。
【００１６】
再度、図１を参照し、本発明の好ましい第１の実施形態をさらに説明する。このデバイスは、まず、双方向バス１００を備える。イメージャアレイＩ１〜Ｉ６、すなわち１０１、１０２、１０３、２０１、２０２および２０３はｎ行×ｍ列に配列される。この場合には、ｎ＝２行およびｍ＝３列である。各イメージャは、１１０、１１２、１１４、２１０、２１２および２１４を介して双方向バス１００に接続される。任意のイメージャのビットラインは、ラインアドレスＬＩＮＥ  ＡＤＤＲＥＳＳ４０７によってアクセス可能である。各イメージャ１０１、１０２、１０３、２０１、２０２および２０３は、Ｖｍｏｄｅ入力および出力イネーブル入力を有する。アクセスできるようにするには、Ｖｍｏｄｅ入力および出力イネーブル入力をイネーブルにしなければならない。第２のマルチプレクサＭＵＸ２  ４００は、１つの入力４０２および複数の出力ＳＥＬ１〜ＳＥＬ６、すなわち１１６、１１８、１２０、２１６、２１８および２２０を有する。この入力は、列カウンタＣＯＬＵＭＮ  ＣＯＵＮＴ４０２に接続される。各出力ＳＥＬ１〜ＳＥＬ６は、イメージャＩ１〜Ｉ６の１つの出力イネーブル入力に接続される。第１のマルチプレクサＭＵＸ１  ３００は、１つの入力３０６および複数の出力３０２および３０４を有する。この入力は、行カウンタＲＯＷ  ＣＯＵＮＴ３０６に接続される。各出力ＶＭＯＤＥ１  ３０２およびＶＭＯＤＥ２  ３０４は、複数行のうちの１行の各イメージャのＶｍｏｄｅ入力に接続される。
【００１７】
次に、図３を参照すると、本発明の好ましい第２の実施形態が示されている。この実施形態に、列カウンタＣＯＬＵＭＮ  ＣＯＵＮＴ４０２および行カウンタＲＯＷ  ＣＯＵＮＴ３０６を好ましく生成する方法を示す。水平クロックＨＣＬＫ４３５は、アレイ内のイメージャデバイスとのデータ入出力をクロック制御するのに使用する同期クロックを含む。好ましい実施形態の例では、ＨＣＬＫ４３５は３６ＭＨｚの信号を含む。第１の除算器４２０を使用して、ＨＣＬＫ４３５を各イメージャの１ライン当たりの水平ビット数で割る。たとえば、各イメージャが、６４０ビット／ライン×４８０ラインである場合、ＨＣＬＫ４３５を６４０で割り、信号ＣＯＬＵＭＮ  ＣＯＵＮＴ４０２を生成する。ＣＯＬＵＭＮ  ＣＯＵＮＴ４０２は、ＨＣＬＫ信号によってイメージャが読み出されるごとに実際に計数を行うマルチビット信号である。好ましい実施形態では、双方向バスが、イメージャとのデータ入出力を直列にクロック制御する。イメージャが１ライン当たり６４０個の水平ビットを有する場合、その１つのイメージャにおけるその１つのラインについてデータビット入出力をクロック制御するのに６４０クロックサイクルが必要である。したがって、クロックサイクル０〜６３９の間はＣＯＬＵＭＮ  ＣＯＵＮＴ＝０であり、クロックサイクル６４０〜１２７９の間はＣＯＬＵＭＮ  ＣＯＵＮＴ＝１、クロックサイクル１２８０〜１９１９の間はＣＯＬＵＭＮ  ＣＯＵＮＴ＝２である。したがって、０から２まで計数するには、ＣＯＬＵＭＮ  ＣＯＵＮＴは２ビット幅でなければならない。さらに、ＣＯＬＵＭＮ  ＣＯＵＮＴ＝０の間に第１列のイメージャにアクセスし、ＣＯＬＵＭＮ  ＣＯＵＮＴ＝１の間に第２列のイメージャにアクセスし、ＣＯＬＵＭＮ  ＣＯＵＮＴ＝２の間に第３列のイメージャにアクセスする。
【００１８】
ＬＩＮＥ  ＡＤＤＲＥＳＳ信号４０７は、任意のイメージャのどの行に対して読出し／書込みを行うかを選択するのに使用するアドレスバスを含む。ＬＩＮＥ  ＡＤＤＲＥＳＳ信号４０７を各イメージャにおけるライン（行）数で割る。すなわち、好ましい例では、ＬＩＮＥ  ＡＤＤＲＥＳＳ信号を４８０で割り、ＲＯＷ  ＣＯＵＮＴ３０６を生成する。したがって、０〜４７９のＬＩＮＥ  ＡＤＤＲＥＳＳでは上の行のイメージャが読み出され、４８０〜９５９のＬＩＮＥ  ＡＤＤＲＥＳＳでは下の行のイメージャが読み出される。好ましい実施形態では、イメージャの行は２つしかないので、ＲＯＷ  ＣＯＵＮＴ３０６は０または１のみであり、単一ラインで搬送し得る。
【００１９】
この好ましい実施形態では、ＣＯＬＵＭＮ  ＣＯＵＮＴ４０２およびＲＯＷ  ＣＯＵＮＴ３０６はともに、第２のマルチプレクサＭＵＸ２  ４００に入力される。ＣＯＬＵＭＮ  ＣＯＵＮＴ：ＲＯＷ  ＣＯＵＮＴの合計を、バス入力としてＭＵＸ２  ４００に書き込むことができる。一般に、第２のマルチプレクサＭＵＸ２  ４００の出力は、選択信号ＳＥＬ１〜ＳＥＬ（ｍｘｎ）である。一般に、ＲＯＷ  ＣＯＵＮＴ信号は、第１のマルチプレクサＭＵＸ１  ３００が使用して、Ｖｍｏｄｅ信号ＶＭＯＤＥ１〜ＶＭＯＤＥｎを生成する。
【００２０】
この手法により、同じデータバスアーキテクチャを維持しながら、制限なしにｍ×ｎのイメージャアレイを拡張する手段が得られることがわかった。たとえば、ｍ＝３のアレイを使用すると、最大フレームレートは３０／ｍ  Ｈｚとなろう。したがって、オーバーラップを最小にした３×２アレイでは、１５フレーム／秒で２０７６×１００８の解像度が得られるであろう。さらに、イメージャデータを継ぎ目なく合成して単一の大解像度画像を得るために、わずかに光学系がオーバーラップする状態で本出願を実施することができるはずである。これは、Ｘ線撮像装置およびファクシミリを含めて、固定対象物の平面画像形成に利用される。また、いくつかの離れた画像源を単一のディスプレイ上で多重化して、警備用途にも利用することができるはずである。
【００２１】
次に、図４を参照すると、本発明の好ましい第３の実施形態が示されている。図には、イメージャアレイ中のイメージャデータにアクセスする（読み出す／書き込む）方法５００を示す。この方法は、ステップ５１０で、列カウンタ、行カウンタおよびラインアドレスを初期化してゼロにするステップを含む。ステップ５１５で、ラインアドレス、列カウンタおよび行カウンタに対応する１つのイメージャの１ラインにアクセスする。その後、ステップ５２０で、列カウンタがｍ−１に等しいか検査する。等しくない場合、ステップ５２５で、列カウンタを増分し、１つのラインにアクセスするステップを繰り返す。等しい場合には、ステップ５３０で、列カウンタをリセットする。その後、ステップ５３５で、ラインアドレスが各イメージャの総ライン数に等しいか検査する。等しくない場合、ステップ５４０で、ラインアドレスを増分し、１つのラインにアクセスするステップを繰り返す。等しい場合には、ステップ５４５で、ラインアドレスをリセットする。その後、ステップ５５０で、行カウンタがｎ−１に等しいか検査する。等しくない場合、ステップ５５５で、行カウンタを増分し、１つのラインにアクセスするステップを繰り返す。等しい場合には、すべてにアクセスするステップを終了する。
【００２２】
次に、本発明の利点をまとめる。イメージャアレイにアクセスするための有効で極めて作製し易い方法およびデバイスが実現される。マルチプルイメージャを協働して使用し、それによって画像解像度が向上するか、あるいは、単一の大解像度画像が得られる方法が実現される。単一のデータバスアーキテクチャを用いてｎ×ｍのイメージャアレイを再構成する手段が提供される。
【００２３】
好ましい実施形態に示すように、本発明の新規な方法およびデバイスにより、有効で極めて作製し易い従来技術の代替形態が得られる。
本発明の好ましい実施形態を参照して本発明を具体的に示し説明してきたが、本発明の趣旨および範囲から逸脱することなく、形態および細部に様々な変更を加えることができることが当業者には理解されよう。
【図面の簡単な説明】
【００２４】
【図１】単一の双方向バスに接続された２×３のイメージャアレイを示す本発明の好ましい第１の実施形態を示す図である。
【図２】単一のイメージャを示すブロック図である。
【図３】水平クロックおよびラインアドレスからそれぞれ列カウントおよび行カウントを生成する方法と、これらの列カウントおよび行カウント信号の合計から選択信号（ＳＥＬ１：ＳＥＬ（ｍｘｎ））を生成する方法とを示す本発明の好ましい第２の実施形態を示す図である。
【図４】単一の双方向バスを有するイメージャアレイにアクセスする方法を示す本発明の好ましい第３の実施形態を示す図である。
【符号の説明】
【００２５】
２０、１０１、１０２、１０３、２０１、２０２、２０３  イメージャ
２２、１０４、１０６、１０８、２０４、２０６、２０８  Ｖｍｏｄｅ端子
２４、１１０、１１２、１１４、２１０、２１２、２１４  出力ポート
２６  選択端子
１００  双方向バス
３００  第１のマルチプレクサＭＵＸ１
４００  第２のマルチプレクサＭＵＸ２
４２０  第１の除算器
【図１】
2004260827.tif 000003
【図２】
2004260827.tif 000004
【図３】
2004260827.tif 000005
【図４】
2004260827.tif 000006
【外国語明細書】
2004260827000001.pdf