(57)【要約】【課題】半導体基板を割断することなく、埋め込み材厚の測定ができる。【解決手段】半導体基板上の第１の配線に設けられた層間絶縁膜に、第１の配線に向かって第１の凹部を設け、この第１の凹部に埋め込み材を充填した後、層間絶縁膜と埋め込み材をエッチングして上記第１の凹部から、第２の配線用凹部と上記第１、第２の配線接続用凹部とを形成し、多層配線を形成するデュアルダマシンプロセスにおける、上記第１の凹部内の埋め込み材厚の測定方法で、上記第１の凹部の断面が順テーパ形状であり、上記第１の凹部が空である時の、上記第１の凹部の開口幅（ｅ）、深さ（ｈ）および底面の幅（ｆ）、並びに上記第１の凹部に埋め込み材がある時の、上記埋め込み材表面の表面幅（ｇ）を、各測定線分が同じ凹部断面に含まれるように測定し、下記式（１）によりｄ＝ｈ×（ｇ−ｆ）÷（ｅ―ｆ）・・（１）上記第１の凹部内の埋め込み材厚（ｄ）を算出する。【選択図】        図１
2004158523.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の第１の配線に設けられた層間絶縁膜に、上記第１の配線に向かって第１の凹部を設け、この第１の凹部に埋め込み材を充填した後、上記層間絶縁膜と上記埋め込み材をエッチングして上記第１の凹部から、第２の配線用凹部と上記第１、第２の配線接続用凹部とを形成し、上記第２の配線用凹部と上記第１、第２の配線接続用凹部に金属を充填して多層配線を形成するデュアルダマシンプロセスにおける、上記第１の凹部内の埋め込み材厚の測定方法であって、上記第１の凹部の断面が順テーパ形状であり、上記第１の凹部が空である時の、上記第１の凹部の開口幅（ｅ）、深さ（ｈ）および底面の幅（ｆ）、並びに上記第１の凹部に埋め込み材がある時の、上記埋め込み材表面の表面幅（ｇ）を、各測定線分が同じ凹部断面に含まれるように測定し、下記式（１）により
ｄ＝ｈ×（ｇ−ｆ）÷（ｅ―ｆ）・・（１）
上記第１の凹部内の埋め込み材厚（ｄ）を算出する埋め込み材厚の測定方法。
【請求項２】
表面観察用電子顕微鏡を用いて、開口幅（ｅ）、底面の幅（ｆ）、および表面幅（ｇ）を測定することを特徴とする請求項１に記載の埋め込み材厚の測定方法。
【請求項３】
請求項１に記載の埋め込み材厚の測定方法による埋め込み材厚（ｄ）から得られる、層間絶縁膜表面から上記埋め込み材までの深さが、第２の配線を形成する深さになるまで、上記埋め込み材をエッチングするように制御することを特徴とする埋め込み材の埋め込み材厚の調整方法。
【請求項４】
半導体基板上に設けられた第１の配線上に、第２の配線を形成する深さにエッチングストッパ膜を有する層間絶縁膜を設ける第１の工程、上記層間絶縁膜を、上記エッチングストッパ膜の深さより深くエッチングして上記第１の配線に向かう第１の凹部を形成する第２の工程、上記第１の凹部に埋め込み材を充填する第３の工程、上記埋め込み材を上記エッチングストッパ膜の深さまでエッチングし、第２の配線用のレジストパターンをマスクとして、上記層間絶縁膜を上記エッチングストッパ膜までエッチングし、上記第１の凹部から、第２の配線用凹部と上記第１、第２の配線接続用凹部とを形成する第４の工程、上記第２の配線用凹部と上記第１、第２の配線接続用凹部に金属を埋め込み、上記第１、第２の配線の接続と、上記第２の配線を形成する第５の工程を備え、上記第４の工程において、請求項１に記載の埋め込み材厚の測定方法により得られる、上記層間絶縁膜表面から上記第１の凹部に残存する埋め込み材までの深さが、上記エッチングストッパ膜の深さになるまでエッチングすることを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板上に設けられた第１の配線上に、層間絶縁膜を設ける第１の工程、上記層間絶縁膜をエッチングして上記第１の配線に向かって第１の凹部を形成する第２の工程、上記第１の凹部に埋め込み材を充填する第３の工程、第２の配線用のレジストパターンをマスクとして、上記層間絶縁膜と上記埋め込み材とを、上記第２の配線を形成する深さまでエッチングし、上記第１の凹部から、第２の配線用凹部と上記第１、第２の配線接続用凹部とを形成する第４の工程、上記第２の配線用凹部と上記第１、第２の配線接続用凹部に金属を埋め込み、上記第１、第２の配線の接続と、上記第２の配線を形成する第５の工程の工程を備え、上記第４の工程において、請求項１に記載の埋め込み材厚の測定方法により得られる、上記層間絶縁膜表面から上記第１の凹部に残存する埋め込み材までの深さが、上記第２の配線を形成する深さになるまでエッチングすることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デュアルダマシンプロセスによって、半導体基板上に多層配線を形成する際に用いられる埋め込み材厚の測定方法、並びにこれを用いた埋め込み材厚の調整方法と半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来の半導体集積回路は高性能化のために、世代と共にデバイスの設計寸法が微細化している。しかし、回路の動作速度を上げるために、従来のアルミニウム配線ではこれ以上微細化が進むと、回路を流れる電気信号の速度に限界（配線遅延）がある。
そこで伝導率がより高い銅（Ｃｕ）配線を使うことが検討されているが、Ｃｕ配線を形成する場合、エッチングプロセスによる加工が困難であるため、半導体基板を覆う絶縁膜に形成した溝または穴にＣｕを埋め込み、ＣＰＭ研磨によりＣｕを平坦化して配線を形成するデュアルダマシンプロセスが提唱されている。（例えば、特許文献１参照）
【０００３】
【特許文献１】
特開２００１−２０３２０７号公報（第２図〜第５図）
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のデュアルダマシン法を用いてＣｕ配線を施した場合、埋め込み材の残膜量によってＣｕ埋め込み不良によりＣｕ配線後の電気特性が低下するという課題があった。
【０００５】
本発明は、かかる課題を解決するためになされたものであり、第１の目的は、半導体基板を割断することなく、埋め込み材厚の測定ができる測定方法を得るものである。
また、第２の目的は、半導体基板を割断する必要がない埋め込み材厚の調整方法を得るものである。
また、第３の目的は、半導体基板を割断することなく電気特性に優れた半導体装置の製造方法を得るものである。
【０００６】
【課題を解決するための手段】
本発明に係る第１の埋め込み材厚の測定方法は、半導体基板上の第１の配線に設けられた層間絶縁膜に、上記第１の配線に向かって第１の凹部を設け、この第１の凹部に埋め込み材を充填した後、上記層間絶縁膜と上記埋め込み材をエッチングして上記第１の凹部から、第２の配線用凹部と上記第１、第２の配線接続用凹部とを形成し、上記第２の配線用凹部と上記第１、第２の配線接続用凹部に金属を充填して多層配線を形成するデュアルダマシンプロセスにおける、上記第１の凹部内の埋め込み材厚の測定方法であって、上記第１の凹部の断面が順テーパ形状であり、上記第１の凹部が空である時の、上記第１の凹部の開口幅（ｅ）、深さ（ｈ）および底面の幅（ｆ）、並びに上記第１の凹部に埋め込み材がある時の、上記埋め込み材表面の表面幅（ｇ）を、各測定線分が同じ凹部断面に含まれるように測定し、下記式（１）により
ｄ＝ｈ×（ｇ−ｆ）÷（ｅ―ｆ）・・（１）
上記第１の凹部内の埋め込み材厚（ｄ）を算出する方法である。
【０００７】
【発明の実施の形態】
実施の形態１．
図５〜８は、デュアルダマシンプロセスによるＣｕ配線の形成方法を説明する工程図であり、半導体基板の第１の配線上に設けられた層間絶縁膜に、第２の配線用凹部と上記第１、第２の配線を接続する接続用凹部とを形成した後、Ｃｕをメッキして多層配線を形成する方法であって、本実施の形態では、第２の配線を形成する深さにエッチングストッパ膜を有する層間絶縁膜を第１の配線上に設けた場合について説明する。
【０００８】
まず、第１の工程として、半導体基板１に成膜された第１の配線対応層間絶縁膜２に第１の配線３を設ける。次に、第１エッチングストッパ膜４と配線層間絶縁膜５と第２エッチングストッパ膜６と、第２の配線対応層間絶縁層７とを積層する｛図５（ａ）｝。なお、第２エッチングストッパ膜６は、第２の配線を形成する深さに設けられている。
【０００９】
次に、第２の工程として、第１の配線３の上にポジ型レジストを使用して写真製版技術によってレジストパターン８を形成する｛図５（ｂ）｝。
次に第１エッチングストッパ膜４をエッチングのストッパとして、第２の配線対応層間絶縁層７、第２エッチングストッパ膜６、配線層間絶縁膜５を第１の配線３に向かって順次エッチングし｛図５（ｃ）｝、その後レジストパターン８を除去することにより、第１の凹部２０が形成される｛図６（ａ）｝。
【００１０】
次に、第３の工程として、埋め込み材９を塗布して、上記第１の凹部２０に充填する｛図６（ｂ）｝。
【００１１】
次に、第４の工程として、上記埋め込み材９を上記第２のエッチングストッパ膜６の深さ付近までエッチングし｛図６（ｃ）｝、第２の配線対応層間絶縁膜７に、第２の配線幅に相当する第２の配線用のレジストパターンをマスクとして写真製版技術によってレジストパターン８を形成し｛図７（ａ）｝、全面エッチバック等の方法で上記層間絶縁膜を上記第２のエッチングストッパ膜６までエッチングし｛図７（ｂ）｝、レジストパターン８と残存する埋め込み材９を除去し、さらに第１の配線３と接続するために第１エッチングストッパ膜４を全面エッチバック等の方法で除去して、上記第１の凹部から第２の配線層用凹部２１と第１、第２の配線接続用凹部２２とを形成する｛図８（ａ）｝。
【００１２】
その後、第５の工程として、メッキ法などによってＣｕ等の金属１０を埋め込み｛図８（ｂ）｝、ＣＰＭ研磨によりＣｕを平坦化して第２の配線１１と第１、第２の配線の接続１２を形成し半導体装置を製造する｛図８（ｃ）｝。
【００１３】
上記デュアルダマシン法における第４の工程において、埋め込み材をエッチングする時に｛図６（ｃ）｝、層間絶縁膜表面から第１の凹部２０に残った埋め込み材９までの深さが、第２の配線を形成する深さに設けられた第２エッチングストッパ膜６の深さまでエッチングする。
この時、例えばレジスト除去状態の確認等に用いられている方法であるが、半導体基板を割断し、電子顕微鏡を使用して埋め込み材の断面を観察することによりエッチング後の埋め込み材９の層間絶縁膜表面からの深さを測定管理した場合、半導体基板を割断する必要があり、測定に使用した半導体基板は不良品となるため、良品率が低下することになる。
また、全ての基板に対して検査することができないため抜き取り検査となる。
さらに、半導体基板の割断は手作業で行なわれることなどから検査時間に多大な時間を費やすことになる。
【００１４】
そこで、本実施の形態においては、上記デュアルダマシン法を用いた半導体素子の製造方法における第４の工程において、上記第１の凹部２０に残った埋め込み材９厚を測定する方法として、本実施の形態に係わる下記埋め込み材厚の測定方法を用いる。
【００１５】
図１（ａ）、（ｂ）および図２（ａ）、（ｂ）は、上記デュアルダマシン法における、本実施の形態に係わる埋め込み材厚の測定方法の説明図である。
なお、本実施の形態の埋め込み材厚の測定方法は、断面形状が順テーパ状である凹部に埋め込み材が埋め込まれているときに用いられるもので、上記凹部の形状としては溝形状または穴形状のものがあるが、図１および図２は穴形状の場合について示している。
図１は、穴に埋め込み材を塗布する前で、穴が空である状態、図２は、図１に示す穴２０に埋め込み材を塗布し、その後上記第４の工程において、埋め込み材９をエッチバックした後に、穴に埋め込み材が残存している状態を示す。
【００１６】
以下、図２に示すエッチバック後の穴（第１の凹部に相当する）に残る埋め込み材厚（ｄ）を、本実施の形態の測定方法により求める方法について説明する。
まず、図１に示すように、断面が順テーパ形状である穴が空の状態で、上記穴の開口幅（ｅ）、底面の幅（ｆ）を半導体基板表面の特定位置から表面観察用電子顕微鏡を使って測定する。なお、開口幅（ｅ）と底面の幅（ｆ）を測定した線分は同じ凹部断面に含まれ、開口と底面は平行である。
また、配線層間絶縁膜５と第２エッチングストッパ膜６と第２の配線対応層間絶縁層７との厚の合計（深さ）（ｈ）は、成膜したときに光偏向解析法などを利用した厚測定器などを使用して事前に同一基板で測定しておく。
次に、埋め込み材を塗布してエッチバックを行った後の状態である図２における、埋め込み材９の表面幅（ｇ）を同じく、上記と同じ特定位置から表面観察用電子顕微鏡を使って測定するが、表面幅（ｇ）を測定した線分も上記と同じ断面に含まれている。
上記表面幅（ｇ）、開口幅（ｅ）、底面の幅（ｆ）を測定した線分は同じ凹部断面に含まれているので、数学的相似の関係より、エッチバック後穴に残る埋め込み材の厚（ｄ）は、式（１）で表わされる。
ｄ＝ｈ×（ｇ−ｆ）÷（ｅ―ｆ）      ・・（１）
【００１７】
なお、上記「特定の位置」と断っているのは、上記穴が空である時に測定した断面と、埋め込み材が残存する時の断面が同一の断面であるということを意味している。
つまり、凹部の開口が楕円等であったりすると、「空」と「残存」での測定線分が属する断面が異なると、上記数学的相似が成立しないからである。
【００１８】
本実施の形態では、断面が順テーパ形状である穴の、上記テーパ断面における各所定位置を測定した値を式（１）に適用したが、断面が順テーパ形状である穴であれば、ｆとして穴が空の状態の底面積、ｅとして開口面積、ｇとして穴に埋め込み材が残存する時の表面積を用いても、式（１）から同様に、エッチバック後穴に残る埋め込み材厚（ｄ）を測定することができる。
なお、上記面積は、ＳＥＭの画像処理などを使ってピクセル単位で面積を求めることが可能である。
【００１９】
以上のように、本実施の形態においては、半導体基板を割断することなく、デュアルダマシン法において、埋め込み材厚を測定することができ、手作業による半導体基板の割断作業を行なう必要がなく、検査時間が飛躍的に向上するという効果がある。
また、上記測定方法を用いた半導体装置の製造方法は、検査した半導体基板も良品として使用できるので歩留まりが向上するという効果がある。
【００２０】
また、本実施の形態のように、層間絶縁膜の第２の配線を設ける位置に第２のエッチングストッパ膜を設け、第４の工程において、上記測定方法を用いて埋め込み材９を第２のエッチングストッパ膜までエッチングすることにより、層間絶縁膜のエッチング残であるフェンスと呼ばれるリング状の障壁欠陥の発生が防止でき、電気特性が向上する。
【００２１】
実施の形態２．
図９〜１０は、デュアルダマシンプロセスによるＣｕ配線の形成方法を説明する工程図であり、実施の形態１のように、層間絶縁膜の、第２の配線を形成する深さにエッチングストッパ膜を設けることなく、半導体基板の第１の配線上に設けられた層間絶縁膜５１に、第２の配線用凹部と上記第１、第２の配線を接続する接続用凹部とを形成した後、Ｃｕをメッキして多層配線を形成する方法である。
【００２２】
まず、第１の工程として、半導体基板１に設けた第１の配線３に、第１エッチングストッパ膜４と層間絶縁膜５１とを積層する｛図９（ａ）｝。なお、本実施の形態では、層間絶縁膜５１には実施の形態１のように第２エッチングストッパ膜を設けられていない。
【００２３】
次に、第２の工程として、第１の配線３の上にポジ型レジストを使用して写真製版技術によってレジストパターン８を形成し、第１エッチングストッパ膜４をエッチングのストッパとして、層間絶縁膜５１を第１の配線３に向かってエッチングし｛図９（ｂ）｝、その後レジストパターン８を除去することにより、第１の凹部２０が形成される｛図９（ｃ）｝。
【００２４】
次に、第３の工程として、埋め込み材９を塗布して、上記第１の凹部２０に充填する｛図１０（ａ）｝。
【００２５】
次に、第４の工程として、第２の配線幅に相当する第２の配線用のレジストパターンをマスク８として、層間絶縁膜５１と埋め込み材９とを同時にエッチングし｛図１０（ｂ）｝、レジストパターン８と残存する埋め込み材９を除去し、さらに第１の配線３と接続するために第１エッチングストッパ膜４を全面エッチバック等の方法でエッチングして除去して、上記第１の凹部から第２の配線層用凹部２１と第１、第２の配線接続用凹部２２とを形成する｛図１０（ｃ）｝。
【００２６】
その後、第５の工程として、実施の形態１と同様、メッキ法などによってＣｕ１０を埋め込み｛図８（ｂ）｝、ＣＰＭ研磨によりＣｕを平坦化して第２の配線１１と第１、第２の配線の接続を形成し半導体装置を製造する｛図８（ｃ）｝。
【００２７】
上記デュアルダマシン法における第４の工程において、層間絶縁膜５１と埋め込み材９をエッチングする時に｛図１０（ｂ）｝、第１の凹部２０に残った埋め込み材９の層間絶縁膜５１表面からの深さが、第２の配線を形成する深さになるまでエッチングする必要がある。
このため、エッチング時間を厳密にコントロールすることで目標の深さでエッチングを終了させることがなされていたが、厳密にコントロールすることは困難であり、また、目標の深さに到達しているか否かは、半導体基板を割断するほかはなく、半導体基板を割断する必要があり、測定に使用した半導体基板は不良品となるため、良品率が低下する。
【００２８】
そこで、本実施の形態においては、上記デュアルダマシン法を用いた半導体素子の製造方法における第４の工程において、上記第１の凹部２０に残った埋め込み材９厚を測定する方法として、上記実施の形態１で用いた埋め込み材厚の測定方法を用いる。それにより、本実施の形態においては、実施の形態１と同様の効果を得ることができる。
【００２９】
実施の形態３．
図３（ａ）、（ｂ）および図４（ａ）、（ｂ）は、本発明の第３の実施の形態の埋め込み材厚の測定方法を説明するための図であり、上記凹部が溝形状である場合を示し、エッチバック後の溝に残る埋め込み材厚（ｄ）を計算によって求める方法自体は実施形態１と同じである。
一般的に溝の場合は穴と比較して、エッチング中に発生する反応性生成物が側壁に多く付着するため、それがエッチングのマスクとなりテーパー角度が大きくなる。そのため、式（１）における測定誤差が減少して計算精度が高くなるという効果がある。
【００３０】
なお、上記実施の形態１および２において、埋め込み材塗布前の空の穴または溝の底面の幅（ｆ）と残存する埋め込み材のトップ寸法（ｇ）とを同一の基板で測定したが、同じロットの同一の構造をもつ標準的な基板では、予め別の基板の空の穴または溝の底面幅（ｆ）測定しておき、残存する埋め込み材のトップ寸法（ｇ）を各基板で測定し、式（１）によって計算することにより、効率的に測定することができる。
【００３１】
実施の形態４．
図１１は、本発明の第４の実施の形態の埋め込み材厚調整装方法を示すフローチャートで、上記第１の実施の形態における各位置の測定の手段として表面観察用電子顕微鏡を用いた場合である。
上記実施の形態１において、第２の工程において、第１の接続用凹部を形成した後に、表面観察用電子顕微鏡を使用して、特定の断面における空の溝または穴の開口幅（ｅ）、深さ（高さ）（ｈ）、および底面の幅（ｆ）を測定する（寸法検査１）。なお、この時の測定結果は電子顕微鏡本体またはネットワークを介した電子計算機上に保存管理されている。
次に埋込み材を塗布してエッチバックを行い、表面観察用電子顕微鏡を使用して上記特定の断面における、埋め込み材の表面の表面幅（ｇ）を測定し（寸法検査２）、上記寸法検査１による測定値とともに電子計算機上に保存管理され、上記演算手段により、式（１）に基づき埋込み材厚（ｄ）を自動的に算出する。
ここで得られた埋込み材厚（ｄ）から算出される層間絶縁膜表面からの埋め込み材までの深さ（ｄ１）が、予め設定された第２の配線を形成する位置に相当する層間絶縁膜表面からの深さ（ｄ０）になるまで、エッチング手段にフィードバックしてエッチングを制御しながら埋め込み材をエッチングする。
上記のように、本実施の形態の埋め込み材厚の調整方法を用いることにより、エッチング装置のエッチングレートの変動による埋め込み材厚のばらつきを減少でき、上記実施の形態の効果が安定して得られる。
【００３２】
【発明の効果】
本発明の第１の埋め込み材厚の測定方法は、半導体基板上の第１の配線に設けられた層間絶縁膜に、上記第１の配線に向かって第１の凹部を設け、この第１の凹部に埋め込み材を充填した後、上記層間絶縁膜と上記埋め込み材をエッチングして上記第１の凹部から、第２の配線用凹部と上記第１、第２の配線接続用凹部とを形成し、上記第２の配線用凹部と上記第１、第２の配線接続用凹部に金属を充填して多層配線を形成するデュアルダマシンプロセスにおける、上記第１の凹部内の埋め込み材厚の測定方法であって、上記第１の凹部の断面が順テーパ形状であり、上記第１の凹部が空である時の、上記第１の凹部の開口幅（ｅ）、深さ（ｈ）および底面の幅（ｆ）、並びに上記第１の凹部に埋め込み材がある時の、上記埋め込み材表面の表面幅（ｇ）を、各測定線分が同じ凹部断面に含まれるように測定し、下記式（１）により
ｄ＝ｈ×（ｇ−ｆ）÷（ｅ―ｆ）・・（１）
上記第１の凹部内の埋め込み材厚（ｄ）を算出する方法で、半導体基板を割断することなく、埋め込み材厚を測定できるという効果がある。
【図面の簡単な説明】
【図１】本実施の形態の埋め込み材の埋め込み深さ測定方法の説明図である。
【図２】本実施の形態の埋め込み材の埋め込み深さ測定方法の説明図である。
【図３】本実施の形態の埋め込み材の埋め込み深さ測定方法の説明図である。
【図４】本実施の形態の埋め込み材の埋め込み深さ測定方法の説明図である。
【図５】一般的なデュアルダマシンプロセスによるＣｕ配線の形成方法を説明する工程図である。
【図６】一般的なデュアルダマシンプロセスによるＣｕ配線の形成方法を説明する工程図である。
【図７】一般的なデュアルダマシンプロセスによるＣｕ配線の形成方法を説明する工程図である。
【図８】一般的なデュアルダマシンプロセスによるＣｕ配線の形成方法を説明する工程図である。
【図９】一般的なデュアルダマシンプロセスによるＣｕ配線の形成方法を説明する工程図である。
【図１０】一般的なデュアルダマシンプロセスによるＣｕ配線の形成方法を説明する工程図である。
【図１１】本発明の実施の形態の埋め込み材の埋め込み深さ調整装置を用いた調整機構を示すフローチャートである。
【符号の説明】
１  半導体基板、３  第１の配線、５、７、５１  層間絶縁膜、９  埋め込み材、１０  金属、１１  第１の配線、１２  第１、第２の配線の接続、２０  第１の凹部、２１  第２の配線用凹部、２２  第１、第２の配線接続用凹部、ｅ  開口幅、ｆ  底面の幅、ｇ  埋め込み材表面の幅、ｈ  深さ、ｄ  埋め込み材厚。
【図１】
2004158523.tif 000003
【図２】
2004158523.tif 000004
【図３】
2004158523.tif 000005
【図４】
2004158523.tif 000006
【図５】
2004158523.tif 000007
【図６】
2004158523.tif 000008
【図７】
2004158523.tif 000009
【図８】
2004158523.tif 000010
【図９】
2004158523.tif 000011
【図１０】
2004158523.tif 000012
【図１１】
2004158523.tif 000013