(57)【要約】【課題】光導波路に導入する光量制御を精度良く行うことができ、しかも容易に微細化でき、簡易に製造できる光インターコネクション回路を提供する。【解決手段】光インターコネクション回路は、基板１０上に設けられた微小タイル状素子からなる面発光レーザ１及び第１の受光素子５と、基板１０上に設けられ、面発光レーザ１の発光部１ａ及び第１の受光素子５の受光部５ａと光学的に結合された光導波路材を有する光導波路４と、基板１０にフリップチップ実装され、光導波路４の少なくとも一部を覆うように配置された集積回路チップ２０と、集積回路チップ２０に含まれ光導波路４と対向する位置に設けられたフォトダイオード２とを備えることを特徴とする。【選択図】      図１
2004327584.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた微小タイル状素子からなる発光素子及び第１の受光素子と、
前記基板上に設けられ、前記発光素子の発光部及び前記第１の受光素子の受光部と光学的に結合された光導波路材を有する光導波路と、
前記基板にフリップチップ実装され、前記光導波路の少なくとも一部を覆うように配置された集積回路チップと、
前記集積回路チップに含まれ前記光導波路と対向する位置に設けられた第２の受光素子とを備えることを特徴とする光インターコネクション回路。
【請求項２】
前記集積回路チップは前記発光素子を覆うように配置され、前記第２の受光素子は前記発光素子と対向する位置に設けられていることを特徴とする請求項１記載の光インターコネクション回路。
【請求項３】
前記集積回路チップは、前記第２の受光素子が受光した受光量に基づいて前記発光素子の発光量を制御する自動出力制御回路を有することを特徴とする請求項１又は２記載の光インターコネクション回路。
【請求項４】
前記光導波路は前記発光素子からの光の一部を外部に漏洩する漏洩部を有し、前記第２の受光素子は前記漏洩した光を受光することを特徴とする請求項１〜３のいずれか一項記載の光インターコネクション回路。
【請求項５】
前記光導波路を形成する光導波路材の表面に設けられた光反射膜を備え、前記漏洩部は前記光反射膜の一部に形成された開口部を有することを特徴とする請求項４記載の光インターコネクション回路。
【請求項６】
前記漏洩部は前記光導波路のうち前記発光素子近傍に設けられていることを特徴とする請求項４又は５記載の光インターコネクション回路。
【請求項７】
前記漏洩部は前記発光素子の発光軸上に配置されていることを特徴とする請求項４〜６のいずれか一項記載の光インターコネクション回路。
【請求項８】
前記第２の受光素子の受光部は前記発光素子の発光軸上に配置されていることを特徴とする請求項１〜７のいずれか一項記載の光インターコネクション回路。
【請求項９】
前記光導波路は前記基板の平面に沿って面状又は線状に形成されていることを特徴とする請求項１〜８のいずれか一項記載の光インターコネクション回路。
【請求項１０】
前記発光素子は面発光レーザであることを特徴とする請求項１〜９のいずれか一項記載の光インターコネクション回路。
【請求項１１】
前記第２の受光素子はフォトダイオードであることを特徴とする請求項１〜１０のいずれか一項記載の光インターコネクション回路。
【請求項１２】
基板上に微小タイル状素子からなる発光素子及び第１の受光素子を接着する工程と、
前記基板上に前記発光素子の発光部及び前記第１の受光素子の受光部と光学的に結合される光導波路材を含む光導波路を設ける工程と、
第２の受光素子を含む集積回路チップを前記光導波路の少なくとも一部を覆うにように前記基板にフリップチップ実装する工程とを有することを特徴とする光インターコネクション回路の製造方法。
【請求項１３】
請求項１〜請求項１１のいずれか一項記載の光インターコネクション回路を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光インターコネクション回路、光インターコネクション回路の製造方法、電気光学装置及び電子機器に関するものである。
【０００２】
【従来の技術】
近年、平面型表示装置として、エレクトロルミネッセンス表示装置、プラズマ型表示装置、及び液晶表示装置等が用いられている。これらの表示装置において、大型化及び大容量表示化に伴う信号の遅延等を解消するために、データ伝達に光信号を利用する技術が検討されている。また、コンピュータにおいては集積回路の内部構造の微細化によりＣＰＵ内部の動作速度（動作クロック）が年々向上しているが、ＣＰＵと記憶装置等の周辺装置とを繋ぐバスにおけるデータ伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおけるデータ伝達においても光信号を利用することができればコンピュータの処理速度の限界を著しく高めることができる。
【０００３】
光信号を利用してデータ伝達するには発光素子から発光された光信号を所定の場所まで伝達して受光素子等に入力する光伝送手段が必要になる。従来のこのような光伝送手段として、光ファイバを利用した技術、あるいは基板上に形成した光導波路を利用した技術（例えば下記特許文献１）がある。
【０００４】
【特許文献１】
特開平５−１６７０６０号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、光伝送手段として光ファイバを利用した場合、発光素子及び受光素子等の光部品との接続が繁雑になり、その製造に多大なコスト及び時間がかかるとともに光伝送手段の小型化が困難になるという問題がある。
【０００６】
これに対し、基板上に形成した光導波路を利用することにより光伝送媒体と発光素子及び受光素子等との接続を簡単にすることが考えられ、そのため、上記平面型表示装置やコンピュータに適用可能な程度の微細化及び製造容易化が図られた光導波路を有する光伝送手段の確立が要望される。また、安定した光伝送を行うために、外部環境変化や素子劣化等の経年変化によらずに光導波路へ導入する光量を制御することも必要となる。特に発光素子として半導体レーザを用いた場合、この半導体レーザは周囲温度等によりレーザ効率が変化するため光学的に光量をモニタして制御することが求められる。
【０００７】
本発明は上記事情に鑑みてなされたもので、光導波路に導入する光量制御を精度良く行うことができ、しかも容易に微細化でき、簡易に製造できる光インターコネクション回路、光インターコネクション回路の製造方法及び電子機器を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、本発明の光インターコネクション回路は、基板上に設けられた微小タイル状素子からなる発光素子及び第１の受光素子と、前記基板上に設けられ、前記発光素子の発光部及び前記第１の受光素子の受光部と光学的に結合された光導波路材を有する光導波路と、前記基板にフリップチップ実装され、前記光導波路の少なくとも一部を覆うように配置された集積回路チップと、前記集積回路チップに含まれ前記光導波路と対向する位置に設けられた第２の受光素子とを備えることを特徴とする。
本発明によれば、微小タイル状素子からなる発光素子から発光した光信号は光導波路を伝播して受光機能を有する別の微小タイル状素子である第１の受光素子に到達することができ、微小タイル状素子間で光信号の送受信を行うことができる。したがって、非常に高速な信号伝送手段を簡易に実現することができる。また、微小タイル状素子を非常に小さな形状（例えば、数百μｍ四方以下の面積と数十μｍ以下の厚さをもつもの）にすることで、非常に微細な光信号伝送手段を簡易に製造することができる。ここで、光導波路を形成する光導波路材としては、透明樹脂あるいはゾルゲルガラス等の透明材料を適用することができる。ゾルゲルガラスとはガラス成分を含む溶液を加熱する等して固体ガラスに変質させたものである。
そして、発光素子から発光した光の一部は光導波路から漏洩する場合があるが、この光導波路と対向する位置に第２の受光素子を設けたことにより、第２の受光素子がこの漏洩した漏洩光を受光する。したがって、第２の受光素子は漏洩光に基づく受光信号に基づいて光導波路を伝播する光の光量、ひいては発光素子の出力（発光量）をモニタリングすることができる。そして、このモニタ結果に基づいて発光素子の出力を調整することにより光導波路に導入する光の光量を制御することができる。
また、本発明によれば、上記第２の受光素子を含む集積回路チップは導電部材であるバンプ等を介して基板上にフリップチップ実装されているので、集積回路チップと基板との間にクリアランスが形成される。したがって、光導波路や発光素子を前記クリアランスに設けることで、第２の受光素子を含む集積回路チップと光導波路及び発光素子との接触を回避でき、受光素子や発光素子、あるいは光導波路の損傷を防止することができる。
また、本発明によれば、上述したように前記クリアランスに光導波路や発光素子を配置可能であるとともに、発光素子を微小タイル状素子として形成しているので、発光素子の出力をモニタリングできる半導体集積回路を、極めてコンパクト化することができ、しかもこの半導体集積回路を既存の製造技術を用いて簡易に製造することができる。
ここで、微小タイル状素子は化合物半導体でもシリコン半導体でもよく、微小タイル状素子が接着される基板もシリコン半導体基板でも化合物半導体基板でもよい。したがって、従来、１つのモノリシック基板では形成することができなかった化合物半導体とシリコン半導体とが３次元に組み合わされたハイブリッド基板（面発光レーザの出力を高精度にモニタリングできる半導体集積回路）を極めてコンパクトに形成することができる。
【０００９】
ここで、第２の受光素子は前記漏洩光を受光可能なように光導波路の一部と対向していればよく、発光素子と対向する位置に（発光素子近傍に）配置されていなくてもよい。
【００１０】
一方、前記集積回路チップは前記発光素子を覆うように配置され、前記第２の受光素子は前記発光素子と対向する位置に設けられている構成とすることにより、漏洩光を介して発光素子の出力をより精度良くモニタリングすることができる。また、集積回路チップは発光素子を覆うように配置されているので、第２の受光素子に入射する外部からの外乱光を集積回路チップで遮ることができ、発光素子の出力を更に高精度にモニタリングすることができる。
【００１１】
本発明の光インターコネクション回路において、前記集積回路チップは、前記第２の受光素子が受光した受光量に基づいて前記発光素子の発光量を制御する自動出力制御回路を有することを特徴とする。
本発明によれば、第２の受光素子の受光量に基づいて発光素子の発光量を制御する自動出力制御回路を設けたことにより、温度変化、経年変化及び製造品位等に影響されずに、所望発光量の発光光を長年に渡って安定に出力するコンパクトな半導体集積回路を安価に提供することができる。なお、この自動出力制御回路は基板に設けられている構成であってもよい。
【００１２】
ここで、発光素子からの発光量と光導波路から漏洩する漏洩光の光量とが比例関係にある場合は、自動出力制御回路は第２の受光素子の受光量情報を比例計算した結果に基づいて発光素子の発光量を制御することができる。一方、例えば発光素子の発光位置と漏洩光の漏洩位置（第２の受光素子の漏洩光検出位置）との距離条件や、光導波路の光伝達特性（光伝達損失特性、導波損失特性）といった検出条件に起因して、発光素子からの発光量と光導波路から漏洩する漏洩光の光量とが比例関係にない場合は、発光素子からの発光量と光導波路から漏洩する漏洩光の光量との関係を前記検出条件に基づいて予め導出しておき、自動出力制御回路は前記導出した結果に基づいて前記発光素子の発光量を制御すればよい。
【００１３】
本発明の光インターコネクション回路において、前記光導波路は前記発光素子からの光の一部を外部に漏洩する漏洩部を有し、前記第２の受光素子は前記漏洩した光を受光することを特徴とする。
本発明によれば、光導波路の一部にこの光導波路を伝播する光の一部を漏洩する漏洩部を積極的に設けることで、この光導波路を伝播する光の光量、ひいては発光素子の出力を精度良くモニタリングすることができる。つまり、光導波路を形成する光導波路材が上述したような透明材料である場合には光導波路を伝播する光の一部は自然に漏洩するが、不透明材料である場合等においては自然に漏洩しない場合が考えられる。そこで、このような不透明材料を使用した場合等においても漏洩部を設けることで発光素子の発光量を精度良くモニタリングすることができる。
【００１４】
この場合において、前記光導波路を形成する光導波路材の表面に設けられた光反射膜を備え、前記漏洩部は前記光反射膜の一部に形成された開口部を有する構成とすることが可能である。これにより、光導波路を伝播する光の一部は前記開口部を介して外部に漏洩し、第２の受光素子に入射することができる。また、反射膜を設けることにより、漏洩部（開口部）以外からの光の漏洩を抑えることができるため、光導波路の導波損失（伝達損失）を抑えて良好な光伝達効率を得ることができる。
【００１５】
なお、漏洩部としては、例えば光導波路が前記透明材料（透明樹脂やゾルゲルガラス）からなる場合、この光導波路の漏洩部形成予定領域を他の領域に対して異なる反射率（屈折率）になるように処理した領域とすることもできる。例えば、光導波路の漏洩部形成予定領域を構成する材料に光散乱粒子を混ぜたり、光散乱部材を設けたり、あるいはエンボス加工等により凹凸形状にしたりすることで光散乱部とし、この光散乱部を前記漏洩部としてもよい。また、漏洩部形成予定領域の材料を他の領域の材料と異なる材料で形成することも可能である。
【００１６】
この場合において、前記漏洩部は前記光導波路のうち前記発光素子近傍に設けられていることが好ましい。これにより、第２の受光素子は発光素子近傍に設けられた漏洩部からの漏洩光を受光することで、発光素子の出力を精度良くモニタリングできる。
【００１７】
更に、この場合において、前記漏洩部は前記発光素子の発光軸上に配置されていることが好ましく、これに伴って、前記第２の受光素子の受光部も前記発光素子の発光軸上に配置されていることが好ましい。これにより、発光素子の出力を更に精度良くモニタリングできる。
【００１８】
本発明の光インターコネクション回路において、前記光導波路は前記基板の平面に沿って面状又は線状に形成されていることを特徴とする。
本発明によれば、例えば、発光機能を有する第１の微小タイル状素子（発光素子）と受光機能を有する第２の微小タイル状素子（第１の受光素子）との間を面状又は線状に設けられた光導波路材で繋ぐことで、光信号がその光導波路材を伝播し、第１の微小タイル状素子と第２の微小タイル状素子との間で光信号を伝送することができる。また、例えば、発光機能を有する１つの第１の微小タイル状素子と受光機能を有する複数の第２の微小タイル状素子とを被うように光導波路材を面状又は線状に設けることで、１つの第１の微小タイル状素子から出力された光信号を複数の第２のタイル状素子で同時に受信することができ、より高速な信号伝送を行うことができる。一方、発光機能を有する複数の第１の微小タイル状素子と受光機能を有する複数の第２微小タイル状素子とを被うように光導波路材を面状又は線状に設けることで、複数の第１の微小タイル状素子と複数の第２の微小タイル状素子との間で高速な信号伝達をすることもできる。ここで、各第１の微小タイル状素子毎に出力する光信号の光の波長を異なるものとすることで、光信号によるバスを簡易に構成することができる。
【００１９】
本発明の光インターコネクション回路において、前記発光素子は面発光レーザであることを特徴とする。
本発明によれば、発光素子を面発光レーザにすることで、微小な発光素子を設けることができる。ここで、面発光レーザは、化合物半導体からなるものであるので、シリコンと格子整合せず、エピタキシーなどの半導体プロセスによって直接にシリコン集積回路上に形成することが非常に困難である。そこで、一旦、ガリウム・ヒ素基板に面発光レーザを形成し、次いで、その面発光レーザを微小タイル形状にチップ化することで形成する。このようにチップ化することで、シリコンなどの基板上の任意の位置に面発光レーザを配置することができる。
【００２０】
本発明の光インターコネクション回路において、前記受光素子はフォトダイオードであることを特徴とする。
本発明によれば、１つのモノリシック基板では形成することができない、面発光レーザとフォトダイオードとの組み合わせを有する半導体集積回路を極めてコンパクトにかつ容易に形成することができる。
【００２１】
本発明の光インターコネクション回路の製造方法は、基板上に微小タイル状素子からなる発光素子及び第１の受光素子を接着する工程と、前記基板上に前記発光素子の発光部及び前記第１の受光素子の受光部と光学的に結合される光導波路材を含む光導波路を設ける工程と、第２の受光素子を含む集積回路チップを前記光導波路の少なくとも一部を覆うにように前記基板にフリップチップ実装する工程とを有することを特徴とする。
本発明によれば、微小タイル状素子からなる発光素子の出力を高精度にモニタリングできる光インターコネクション回路を、既存の製造技術を用いて簡易に製造することができる。また本発明によれば、上記光インターコネクション回路を容易にコンパクト化することができる。
【００２２】
ここで、前記光導波路を形成する光導波路材の表面に、その一部に開口部を有する光反射膜を形成する工程を有し、前記光反射膜を、該光反射膜形成用材料を含む液体材料の液滴を吐出することで形成する構成とすることができる。これにより、光導波路を伝播する光の一部を漏洩する漏洩部を液滴吐出法に基づいて材料消費の無駄を抑えつつ所望の位置に容易に形成できる。
【００２３】
本発明の電子機器は、上記記載の光インターコネクション回路を備えたことを特徴とする。
本発明によれば、所望発光量の光信号を長年に渡って安定して光導波路に導入できるコンパクトな光インターコネクション回路を構成要素とする電子機器を安価に提供できる。そして、例えば集積回路に本発明の光インターコネクション回路を適用することで高速に信号処理でき且つコンパクトな電子機器を安価に提供できる。また、本発明によれば、例えば表示装置に光インターコネクション回路を適用することで高品位な画像を表示できる電気機器を提供できる。
【００２４】
【発明の実施の形態】
以下、本発明の光インターコネクション回路について図面を参照しながら説明する。図１は本発明の光インターコネクション回路の一実施形態を示す概略断面図である。
図１において、光インターコネクション回路は、基板１０上に設けられた微小タイル状素子からなる発光素子１及び第１の受光素子５と、基板１０上に設けられ、発光素子１の発光部１ａ及び第１の受光素子５の受光部５ａと光学的に結合された光導波路材を有する光導波路４と、基板１０にフリップチップ実装され、光導波路４の少なくとも一部を覆うように配置された集積回路チップ２０と、集積回路チップ２０に含まれ、光導波路４と対向する位置に設けられた第２の受光素子２とを備えている。本実施形態において、発光素子１は面発光レーザであり、第２の受光素子２はフォトダイオードである。面発光レーザ（発光素子）１は基板１０の表面（上面）に貼り付けられている。また、第１の受光素子５もフォトダイオードであり、フォトダイオード（第１の受光素子）５も基板１０の表面（上面）に貼り付けられている。
【００２５】
面発光レーザ１及びフォトダイオード５を含む微小タイル状素子は、微小なタイル形状（板形状）の半導体デバイスであり、例えば、厚さが数十μｍ以下であり、面積が数百μｍ２以下の四角形板状部材である。微小タイル状素子の製造方法については後で説明する。なお、面発光レーザ１を含む微小タイル状素子の形状は、四角形に限定されず他の形状であってもよい。
【００２６】
基板１０としては、ガラス、プラスチック、ガラスエポキシ基板、セラミック、半導体基板、シリコンなど任意のものを適用することができる。集積回路チップ２０は、基板１０の所望位置に設けられたボンディングパッド（図示せず）と、導電部材からなるバンプ２１とを介して、基板１０上にフリップチップ実装されている。そして、集積回路チップ２０内の回路は、バンプ２１及びボンディングパッドを介して基板１０に設けられている配線（図示せず）と電気的に接続されている。その基板１０の配線は面発光レーザ１と電気的に接続されている。したがって、面発光レーザ１はバンプ２１等を介して集積回路チップ２０内の回路と電気的に接続されている。
【００２７】
本実施形態において、集積回路チップ２０は基板１０上の面発光レーザ１を覆うように配置されている。そして、集積回路チップ２０は、第２の受光素子であるフォトダイオード２と、フォトダイオード２の検出値（受光量）に基づいて面発光レーザ１の発光量（出力）を制御するＡＰＣ（Ａｕｔｏ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）ドライバ回路（自動出力制御回路）３とを備えている。フォトダイオード２は面発光レーザ１の上面に対向するように配置されている。ここで、フォトダイオード２の受光部は面発光レーザ１の発光軸上に配置されていることが好ましい。
【００２８】
図２は図１の平面図であって特に光導波路４について示した図である。光導波路４は透明樹脂あるいはゾルゲルガラス等の光導波路材からなるものであって、基板１０の表面に線状に形成されている。そして、光導波路４の一端部は前記面発光レーザ（第１の微小タイル状素子）１の発光部１ａを覆っており、他端部は第１の受光素子（第２の微小タイル状素子）５を覆っている。第１の受光素子５は基板１０の表面に貼り付けられており、光導波路４を形成する光導波路材は少なくとも面発光レーザ１の発光部１ａと第１の受光素子５の受光部５ａとを被うように基板１０の表面に形成されている。
なお、基板１０がシリコンである場合、このシリコンからなる基板１０に第１の受光素子５として直接フォトダイオードを形成することも可能である。あるいは、光信号受信用の第１の受光素子５を、発光素子１と対向する位置に設けられた集積回路チップ２０に設ける構成とすることも可能である。この場合、光信号受信用の第１の受光素子５は発光素子１の発光軸上に配置され、一方、光量モニタ用の第２の受光素子であるフォトダイオード２は、例えば、発光素子１の発光軸とずれた位置であって且つ光導波路４からの漏洩光を受光可能な位置に配置される。
【００２９】
このような構成により、第１の微小タイル状素子である面発光レーザ１の発光部１ａから発光した光は、光導波路４を伝播し、第２の微小タイル状素子である第１の受光素子５の受光部５ａに到達する。そこで、発光部１ａの発光動作を制御して光信号を発光部１ａから発光すると、その光信号が光導波路４を伝播し、光導波路４を伝播してきた光信号を受光部５ａで検出することができる。
【００３０】
また、面発光レーザ１から発光された光信号は、光導波路４を伝播して第１の受光素子５に入射するとともに、第１の受光素子５の上を通過する。これにより、１個の面発光レーザ１から複数個の発光素子５へ略同時に光信号を送信することができる。ここで、第１の発光素子５の厚さを２０μｍ以下とすることにより、基板との段差が十分小さくなるため、図１のように段差を乗り越えて連続的に光導波路４を形成できる。段差部において連続的に光導波路４を形成しても、段差が小さいため、散乱などの光の伝達損失はほとんど無視できる。そのため段差部に段差緩和のための特別な構造や光学素子を必要としない。よって低コストかつ簡便に作製できる。また、光導波路４をなす光導波路材の厚さを数十μｍ以下にすることができる。
【００３１】
一方、面発光レーザ１から発光した光の一部は、図１に示すように、光導波路４を上方向に伝播した後、外部に漏洩する漏洩光となる。そして、集積回路チップ２０に設けられているフォトダイオード２はこの漏洩光を受光するようになっている。
【００３２】
次に、ＡＰＣドライバ回路３による面発光レーザ１の出力制御について図３を参照して説明する。先ず、面発光レーザ１から発光された光のうちの大部分は光信号Ｌ１として光導波路４を長手方向に伝播する。一方、光導波路４の外部に漏洩した漏洩光Ｌ２は第２の受光素子であるフォトダイオード２に入射する。ここで、面発光レーザ１から放射される光信号Ｌ１の光量と漏洩光（モニター光）Ｌ２の光量とは比例関係にある。すなわち、光信号Ｌ１の光量が減少したときはそれに比例して漏洩光Ｌ２の光量も減少する。
【００３３】
漏洩光Ｌ２はフォトダイオード２に入射するので、フォトダイオード２には漏洩光Ｌ２の光量に対応した電流が流れる。ＡＰＣドライバ回路３は、フォトダイオード２を流れる電流の値を検出値として検出信号に変換し、その検出値と所定の基準値とを比較する。さらに、ＡＰＣドライバ回路３は、その比較結果が一定値となるように、面発光レーザ１の駆動電圧又は駆動電流を制御する。これらにより、面発光レーザ１の発光量（光信号Ｌ１及び漏洩光Ｌ２）はフィードバック制御され、周囲温度及び経年変化などに影響されずに長年に渡って所望の値に保たれる。
【００３４】
なお、ＡＰＣドライバ回路３を集積回路チップ２０に設ける代わりに基板１０に設けてもよい。また、ＡＰＣドライバ回路３はＡＰＣ回路部とドライバ回路部とに分離した構成としてよい。さらに、ＡＰＣ回路部をフォトダイオード２の出力を検出する検出回路（プリアンプなどを含む）とＡＰＣ回路に分離した構成としてもよい。
【００３５】
以上説明したように、本実施形態によれば、面発光レーザ１から発光した光信号は光導波路４を伝播して光信号受信用の第１の受光素子５に到達することができ、素子間で光信号の送受信を行うことができる。したがって、非常に高速な信号伝送手段を簡易に実現することができる。また、素子を非常に小さな形状にすることで、非常に微細な光信号伝送手段を簡易に製造することができる。そして、面発光レーザ１から発光した光のうち透明材料からなる光導波路４から漏洩する漏洩光を、光導波路４と対向する位置に設けられた光量モニタ用の第２の受光素子であるフォトダイオード２で受光することにより、フォトダイオード２は漏洩光に関する受光信号に基づいて光導波路４を伝播する光の光量、ひいては面発光レーザ１の出力（発光量）をモニタリングすることができる。したがって、このモニタ結果に基づいて面発光レーザ１の出力を調整することができ、光導波路４に導入する光の光量を制御することができる。
【００３６】
また、フォトダイオード２を含む集積回路チップ２０は基板１０上にフリップチップ実装されているので、集積回路チップ２０と基板１０との間にクリアランスが形成される。したがって、光導波路４や面発光レーザ１をこのクリアランスに設けることで、フォトダイオード２を含む集積回路チップ２０と光導波路４及び面発光レーザ１との接触を回避でき、フォトダイオード２や面発光レーザ１、あるいは光導波路４の損傷を防止することができる。そして、基板１０と集積回路２０とのクリアランスに光導波路４や面発光レーザ１を配置し、しかも面発光レーザ１を微小タイル状素子として形成しているので、面発光レーザ１の出力をモニタリングできる半導体集積回路を極めてコンパクト化することができ、しかもこの半導体集積回路を既存の製造技術を用いて簡易に製造することができる。
【００３７】
図４は光導波路４の他の実施形態を示す図であって図４（ａ）は側断面図、図４（ｂ）は平面図である。この光導波路４を形成する光導波路材の表面には、所定位置に開口部６ａを有する光反射膜６が設けられている。すなわち、光導波路材の表面のうち開口部６ａ以外の全部に光反射膜６が設けられている。この光反射膜６は金属膜により構成されている。この金属膜（光反射膜）６の形成材料としては、例えば、金、銀、アルミニウム、マグネシウム、銅、ニッケル、チタン、クロム、亜鉛等が挙げられる。
【００３８】
本実施形態において、金属膜６は液滴吐出法に基づいて形成される。液滴吐出法は、液滴吐出ヘッドの吐出ノズルから液体材料の液滴を所定面に対して吐出することによりこの所定面上に膜パターンを形成する方法である。本実施形態では、金属微粒子を分散媒に分散した液体材料の液滴を光導波路材の表面に吐出して配置することで金属膜６を形成する。これにより、材料消費の無駄を抑えつつ、所望の位置に開口部６ａを有する金属膜６を容易に形成することができる。なお、光導波路材の表面に液体材料の液滴を配置するに際し、この光導波路材の表面に対して撥液性（または親液性）を制御する表面処理を予め施しておくことが好ましい。
【００３９】
そして、この開口部６ａが、光導波路４を伝播する光の一部を漏洩する漏洩部となっており、集積回路チップ２０に設けられたフォトダイオード２はこの開口部６ａを介して漏洩した漏洩光Ｌ２を受光する。ここで、開口部（漏洩部）６ａは光導波路４を形成する光導波路材の表面のうちフォトダイオード２近傍に設けられていることが好ましく、更に、面発光レーザ１の発光軸上に配置されていることが好ましい。
【００４０】
以上説明したように、面発光レーザ１から発光する光の一部を外部に積極的に漏洩する漏洩部６ａを設けることにより、フォトダイオード２は漏洩光を良好にモニタリングできる。また、本実施形態のように、光導波路材の開口部（漏洩部）６ａ以外の全面に反射膜６を設けることにより、漏洩部６ａ以外からの光の漏洩を抑えることができるので、光導波路４は良好な光伝達効率を得ることができる。
【００４１】
なお、漏洩部は、他の領域より光の漏洩量が多ければよく、例えばこの漏洩部形成予定領域を他の領域と異なる材料により形成したり、光反射率（屈折率）を他の領域と異ならせる処理、例えば、漏洩部形成予定領域に光散乱粒子を混ぜたり、光散乱部材を設けたり、あるいはエンボス加工等により凹凸形状にしたりすることで漏洩部を形成してもよい。
【００４２】
なお、上記各実施形態において、発光素子１としては、ＶＣＳＥＬ（面発光レーザ）の他、例えば、ＬＥＤ、又はＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ  Ｆｅｅｄｂａｃｋ）レーザを備えるものとすることができる。発光デバイスとして、ＬＥＤはもっとも構造が単純で作製が容易であるが、光信号の変調速度が数百Ｍｂｐｓ程度と遅い。これに対してＶＣＳＥＬは、１０Ｇｂｐｓを超える非常に高速な変調が可能である上、しきい値電流が小さく発光効率が高いので低消費電力で駆動できる。ＤＦＢレーザは、変調速度は１Ｇｂｐｓ程度と面発光レーザには及ばないものの、微小タイル形状の端部から基板１０の平面と平行な方向、すなわち光導波路４に沿った方向へレーザ光を出射するため、面発光レーザより効率よく光信号を伝播することができる。なお、ＤＦＢレーザには、電界吸収変調器を内蔵させることもできる。こうすると１０Ｇｂｐｓを越える変調速度が得られるため、ＤＦＢの効率的な光信号伝播性と高速変調とを両立することも可能となる。
【００４３】
第２の受光素子２や第１の受光素子５は、例えば、フォトダイオードの他、例えばフォトトランジスタを備えるものとすることができる。ここで、フォトダイオードとしては、ＰＩＮ型フォトダイオード、ＡＰＤ（アバランシェフォトダイオード）、ＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ）型フォトダイオードを用途に応じて選ぶことができる。ＡＰＤは、光感度、応答周波数ともに高い。ＭＳＭ型フォトダイオードは、構造が単純で増幅用トランジスタとともに集積化しやすい。
なお、第１の受光素子５と第２の受光素子２とで異なる特性を有する受光素子を用いることができる。例えば、第２の受光素子２は光量モニタ用であるため、入射光量と出力信号とのリニアリティ（直線性）が重要である一方、光量の時間平均を計測するため高速応答性はある程度許容される。一方、第１の受光素子５は光信号受信用であるため、高速応答性が重要である一方、受信する光信号はＯＮ・ＯＦＦパルス信号であるためリニアリティはある程度許容される。このような観点に基づいて、第１及び第２の受光素子として用いるデバイスは適宜選択される。
【００４４】
そして、面発光レーザ１及び第１の受光素子５は、基板１０に設けられた集積回路、又はＥＬ表示回路、プラズマディスプレイ、液晶表示回路などの電子回路（図示せず）と電気的に接続されている。これにより、集積回路などからなるコンピュータシステムをコンパクトでありながら従来よりも高速にすることができる。また、基板１０に設けられた平面ディスプレイなどの走査信号を本実施形態の光インターコネクション回路によって高速に伝送することができ、平面型表示装置における画面の大型化及び高品位化を促進することができる。
【００４５】
図１においては、面発光レーザ１と第１の受光素子５とがそれぞれ１つずつ、一本の光導光路４に結合されているが、第１の受光素子５の個数は複数個であってもよい。この場合、一つの面発光レーザ１から送信された光信号は、一本の光導光路４を伝播して、複数の第１の受光素子５で同時に検出される。これは一対多のバスラインと同じである。また、面発光レーザ１と第１の受光素子５とのそれぞれが複数個であってもよい。ここで、各面発光レーザ１は、放射する光の波長が異なるものとしてもよい。また、各第１の受光素子５は、少なくとも１つの面発光レーザ１が放射する光の波長に対応して、波長選択機能をもつ受光手段であることが好ましい。これらにより、複数の面発光レーザ１からそれぞれ送信された複数の光信号が、１つの光導波路４を同時に伝播して、複数の第１の受光素子５のそれぞれに検出されることができる。したがって、複数の光信号を並列に送受信することができるバスを簡易に構成することができる。
【００４６】
また、光導波路４は、図１においては直線状に形成されているが、曲線状に形成したり複数に分岐させることもできる。また、ループ状に形成してもかまわない。また、複数のタイル状素子を覆うようにシート状（面状）に形成してもよい。もちろん一つの基板１０の表面に複数の組の面発光レーザ１、第１の受光素子５、及び光導波路３０を形成してもかまわない。さらに、基板１０の表裏両面に面発光レーザ１、受光素子、及び光導波路４を形成することもできる。
【００４７】
上記フォトダイオード２には、所望波長（例えば面発光レーザ１の発光波長）の光のみを透過させるフィルタを設けてもよい。このようにすると、フォトダイオード２に入射する光が面発光レーザ１から放射された光のみとなるので、外乱光の影響を受けずに面発光レーザ１の発光量を高精度に検出することができる。
【００４８】
上記集積回路チップ２０は、パラレル信号をシリアル信号に変換する変換回路を含むものとしてもよい。このようにすると、ＣＰＵなどから出力されたパラレル信号を集積回路チップ２０においてシリアル信号に変換し、そのシリアル信号で面発光レーザ１を駆動させることで、光信号にかかるシリアル信号を含ませることができる。
【００４９】
＜光導波路の製造方法＞
次に、上記実施形態に係る光インターコネクション回路における光導波路４の製造方法について、図５〜図８を参照して説明する。図５は光導波路４の製造方法を示す模式側面図である。
【００５０】
先ず、基板１０の上面に上記第１微小タイル状素子（面発光レーザ）及び第２微小タイル状素子（第１の受光素子）を接着しておく。その後、光導波路４の製造工程に入る。そして、図５（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面の全体に、液状の光硬化樹脂４ｃをコーティングする。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。
【００５１】
次いで液状の光硬化樹脂４ｃに対して、所望パターンのマスクを介して紫外線（ＵＶ）を照射する。これにより、液状の光硬化樹脂４ｃにおける所望領域だけが硬化しパターニングされる。そして、硬化していない樹脂を洗浄などにより除去することで、図５（ｂ）に示すように、硬化された光導波路材からなる光導波路４ｄが形成される。
【００５２】
図６は光導波路４の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路４の製造工程に入る。そして、図６（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に樹脂４ｅをコーティングして硬化させる。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。次いで、樹脂４ｅにおける所望領域にレジストマスク４１を形成する。このレジストマスク４１の形成領域は光導波路４を形成する領域と同じである。
【００５３】
次いで、図６（ｂ）に示すように、レジストマスク４１の上から基板１０全体についてドライエッチング又はウエットエッチングを施し、レジストマスク４１の下以外にある樹脂４ｅを除去する。このようにフォトリソパターニングして、レジストマスク４１を除去することで、光導波路材からなる光導波路４ｆが形成される。基本的にエピタキシャルリフトオフ法に基づくものである。
【００５４】
図７は光導波路４の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路４の製造工程に入る。そして、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に、撥液処理を施して撥液表面５１を設ける。
【００５５】
次いで、図７（ａ）に示すように、撥液表面５１における所望パターン領域に紫外線を照射することなどして、撥液表面５１のなかに所望パターンの親液表面５２を設ける。次いで、図７（ｂ）に示すように、親液表面５２のなかに、インクジェットノズルまたはディスペンサなどから液状の光導波路材４ｇを滴下する。光導波路材４ｇとしては、透明樹脂又はゾルゲルガラスを用いる。そして、基板１０上に滴下された光導波路材４ｇを硬化させることで、光導波路材からなる光導波路４ｈが形成される。ゾルゲルガラスで光導波路４ｇを形成する場合は、金属アルコキシドに酸を加えて加水分解した溶液などをインクジェットノズルまたはディスペンサなどから親液表面５２に滴下する。次いで、滴下した溶液に熱などのエネルギーを加えてガラス化し光導波路４ｈとする。
【００５６】
図８は光導波路４の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路４の製造工程に入る。そして、図８（ａ）に示すように、基板１０の上面並びに第１微小タイル状素子及び第２微小タイル状素子の上面であって、光導波路４を設けようとする領域を被うように、液状の樹脂４ｉを塗布する。
【００５７】
次いで、光導波路３０のパターン形状５２をもつ型であるスタンパ５１を、基板１０の上方から基板１０の表面に押し付ける。次いで、図８（ｂ）に示すように、基板１０の表面からスタンパ５１を持ち上げる。これらにより、スタンパ５１を用いたパターン転写法により、基板１０上に所望パターン形状の光導波路材からなる光導波路４ｊが形成される。
【００５８】
光導波路４の製造方法は、上記図５〜図８に示す方法以外に、次に述べる方法を用いてもよい。例えば、スクリーン印刷又はオフセット印刷などの印刷法を用いて、光導波路４をなす光導波路材を設けてもよい。また、スリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて、光導波路４をなす光導波路材を設けてもよい。スリットコート法としては、毛細管現象を用いて樹脂などの所望部材を基板１０に塗布する手法を採用してもよい。
【００５９】
＜微小タイル状素子の製造方法＞
次に、上記面発光レーザ１をなす微小タイル状素子の製造方法と、その微小タイル状素子を基板（最終基板）に接着する方法とについて、図９〜図１８を参照して説明する。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を最終基板となるシリコン・ＬＳＩチップ上に接着する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。本微小タイル状素子の製造方法では、エピタキシャルリフトオフ法を基礎として用いている。
【００６０】
（第１工程）
図９は本半導体集積回路の製造方法の第１工程を示す概略断面図である。図９において、基板１１０は半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（面発光レーザ１）１１３を作成する。半導体デバイス１１３としては、例えば面発光レーザ（ＶＣＳＥＬ）のほかに他の機能素子、例えば高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）などからなるドライバ回路又はＡＰＣ回路などを形成してもよい。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００６１】
（第２工程）
図１０は本半導体集積回路の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００６２】
（第３工程）
図１１は本半導体集積回路の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルなフィルムである。
【００６３】
（第４工程）
図１２は本半導体集積回路の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００６４】
（第５工程）
図１３は本半導体集積回路の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００６５】
（第６工程）
図１４は本半導体集積回路の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「面発光レーザ１」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから１０μｍ程度、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００６６】
（第７工程）
図１５は本半導体集積回路の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１（透明基板１０）の所望の位置に微小タイル状素子１６１（面発光レーザ１）をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。接着剤は微小タイル状素子に塗布してもかまわない。
【００６７】
（第８工程）
図１６は本半導体集積回路の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押し治具１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００６８】
（第９工程）
図１７は本半導体集積回路の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。中間転写フィルム１３１の粘着剤は、ＵＶ硬化性又は熱硬化性のものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押し治具１８１を透明な材質にしておき、裏押し治具１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押し治具１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００６９】
（第１０工程）
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００７０】
（第１１工程）
図１８は本半導体集積回路の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１（面発光レーザ１）の電極と最終基板１７１（透明基板１０）上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなどの半導体集積回路を完成させる。最終基板１７１としては、シリコン半導体のみならず、ガラス基板、石英基板又はプラスチックフィルムを適用してもよい。
【００７１】
これらにより、最終基板１７１である透明基板１０が例えばプラスチックであっても、その透明基板１０上の所望位置にガリウム・ヒ素製の面発光レーザ１を形成するというように、面発光レーザ１をなす半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で面発光レーザ１を完成させてから微小タイル形状に切り離すので、半導体集積回路を作成する前に、予め面発光レーザ１をテストして選別することが可能となる。
【００７２】
また、上記製造方法によれば、半導体素子（面発光レーザ１）を含む機能層のみを、微小タイル状素子として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、面発光レーザ１を個別に選択して透明基板１０に接合することができ、ハンドリングできる面発光レーザ１のサイズを従来の実装技術のものよりも小さくすることができる。したがって、所望発光量及び所望状態のレーザ光を出力するコンパクトな半導体集積回路を、簡便に低コストで提供することができる。
【００７３】
そして、図９〜図１８を参照して説明した工程により形成した微小タイル状素子からなる面発光レーザを基板上に接着した後、図５〜図８を参照して説明した工程により基板上に発光素子の発光部と光学的に結合される光導波路材を含む光導波路を設け、次いでフォトダイオード２を含む集積回路チップ２０を面発光レーザ１（光導波路４）を被うように基板にフリップチップ実装することで、図１に示した光インターコネクション回路が製造される。
【００７４】
＜電子機器＞
上記実施形態の光インターコネクション回路を備えた電子機器の例について説明する。図１９は上述した実施形態に係る表示装置を備えたモバイル型のパーソナルコンピュータ（情報処理装置）の構成を示す斜視図である。同図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、上述した表示装置ユニット１１０６とから構成されている。
【００７５】
図１９に示す電子機器は、上記実施形態の光インターコネクション回路を備えているので、所望発光量の光信号を長年に渡って安定して光導波路に導入できるコンパクトな光インターコネクション回路を構成要素とする電子機器を安価に提供できる。そして、例えば集積回路に本発明の光インターコネクション回路を適用することで高速に信号処理でき且つコンパクトな電子機器を安価に提供できる。また、本発明によれば、例えば表示装置に光インターコネクション回路を適用することで高品位な画像を表示できる電気機器を提供できる。
【００７６】
なお、上述した例に加えて、他の例として、携帯電話、腕時計型電子機器、液晶テレビ、ビューファインダ型やモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、電子ペーパー、タッチパネルを備えた機器等が挙げられる。本発明の電気光学装置は、こうした電子機器の表示部としても適用できる。なお、本実施形態の電子機器は液晶装置を備えるもの、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
【００７７】
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【図面の簡単な説明】
【図１】本発明の光インターコネクション回路の一実施形態を示す概略側断面図である。
【図２】光導波路を含む要部を示す平面図である。
【図３】本実施形態に係る自動出力制御回路の動作を示す説明図である。
【図４】本発明の光インターコネクション回路の他の実施形態を示す図であって光導波路を含む要部を示す図である。
【図５】光導波路の製造方法の一例を示す説明図である。
【図６】光導波路の製造方法の他の例を示す説明図である。
【図７】光導波路の製造方法の他の例を示す説明図である。
【図８】光導波路の製造方法の他の例を示す説明図である。
【図９】微小タイル状素子の製造方法の第１工程を示す概略断面図である。
【図１０】同上の製造方法の第２工程を示す概略断面図である。
【図１１】同上の製造方法の第３工程を示す概略断面図である。
【図１２】同上の製造方法の第４工程を示す概略断面図である。
【図１３】同上の製造方法の第５工程を示す概略断面図である。
【図１４】同上の製造方法の第６工程を示す概略断面図である。
【図１５】同上の製造方法の第７工程を示す概略断面図である。
【図１６】同上の製造方法の第８工程を示す概略断面図である。
【図１７】同上の製造方法の第９工程を示す概略断面図である。
【図１８】同上の製造方法の第１１工程を示す概略断面図である。
【図１９】本発明の電子機器の一例を示す図である。
【符号の説明】
１…面発光レーザ（発光素子）、１ａ…発光部、
２…フォトダイオード（第２の受光素子）、
３…ＡＰＣドライバ回路（自動出力制御回路）、４…光導波路、
５…第１の受光素子、５ａ…受光部、６…光反射膜、
６ａ…開口部（漏洩部）、１０…基板、２０…集積回路チップ、
２１…バンプ、Ｌ１…光信号、Ｌ２…漏洩光
【図１】
2004327584.tif 000003
【図２】
2004327584.tif 000004
【図３】
2004327584.tif 000005
【図４】
2004327584.tif 000006
【図５】
2004327584.tif 000007
【図６】
2004327584.tif 000008
【図７】
2004327584.tif 000009
【図８】
2004327584.tif 000010
【図９】
2004327584.tif 000011
【図１０】
2004327584.tif 000012
【図１１】
2004327584.tif 000013
【図１２】
2004327584.tif 000014
【図１３】
2004327584.tif 000015
【図１４】
2004327584.tif 000016
【図１５】
2004327584.tif 000017
【図１６】
2004327584.tif 000018
【図１７】
2004327584.tif 000019
【図１８】
2004327584.tif 000020
【図１９】
2004327584.tif 000021