(57)【要約】【課題】ａ−ＳｉＴＦＴの作製プロセスなどの半導体装置の製造工程において、パターニング用のマスクの枚数を低減し、ＴＦＴ液晶ディスプレイなどの半導体装置の低価格化を達成する。【解決手段】対向する一対の電極２，３からなる対向電極１間に基板を配置し、大気圧近傍の圧力下で対向電極間１に電界を印加してプラズマを発生させることにより基板Ｓ上に成膜を行うにあたり、対向電極１の上部電極２に、放電プラズマを局所的に発生させるための凸部２１を、基板Ｓの成膜領域に対応するパターン形状で設けて、局所的にプラズマを発生するようにすることで、基材Ｓの成膜領域（ａ−Ｓｉ層の成膜領域）のみに薄膜を選択的に成膜する。【選択図】図２
2004128346.tif 000002
【特許請求の範囲】
【請求項１】
対向する一対の電極からなる対向電極間に基板を配置し、大気圧近傍の圧力下で前記対向電極間に電界を印加してプラズマを発生させることにより基板上に成膜を行うＣＶＤ装置であって、前記対向電極の少なくとも一方の電極に、プラズマを局所的に発生させるための凸部が、基板の成膜領域に対応するパターン形状で形成されていることを特徴とするＣＶＤ装置。
【請求項２】
前記対向電極の複数の凸部が櫛の歯状に形成されていることを特徴とする請求項１記載のＣＶＤ装置。
【請求項３】
前記対向電極間に配置される基板と前記電極凸部との間の距離が、当該電極凸部間の間隔よりも狭いことを特徴とする請求項２記載のＣＶＤ装置。
【請求項４】
前記対向電極間に供給するガスが、前記櫛の歯状に形成された電極凸部の長手方向に沿って流れるガス流を形成するように構成されていることを特徴とする請求項２または３記載のＣＶＤ装置。
【請求項５】
基板上に、ゲート線を形成する工程と、半導体層を形成する工程と、信号配線を形成する工程と、透明導電膜を形成する工程とを含む半導体装置の製造方法であって、前記半導体層の形成工程において、請求項１〜４のいずれかに記載のＣＶＤ装置を用いて、プラズマを局所的に発生させて基板上に半導体層を選択的に成膜することを特徴する半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、大気圧近傍の圧力下で発生させた放電プラズマを用いて基板上に成膜するＣＶＤ装置及び半導体装置の製造方法に関し、例えばａ−ＳｉＴＦＴ作製プロセスなどに適用される。
【０００２】
【従来の技術】
従来、放電プラズマを用いて基板上に成膜を行うプラズマＣＶＤ装置として、上部電極と下部電極からなる平行平板型の対向電極を反応槽内に配置し、その対向電極間に基板を配置し、反応槽内に処理ガスを導入した状態で、対向電極間に電圧を印加することにより放電プラズマを発生させ、そのプラズマを基板に接触させることにより成膜を行う装置が提案されている（例えば、特許文献１、特許文献２参照。）。
【０００３】
一方、携帯電話、テレビジョン、モニター、デジタルカメラなどの表示部に用いられる液晶ディスプレイ（ＬＣＤ）は技術的にも市場的にも大きく発展してきている。液晶ディスプレイとしては、現在、アモルファスシリコン薄膜トランジスタ（ａ−ＳｉＴＦＴ）型の液晶ディスプレイが主流である。また、最近では、高画質化・高機能化・軽量化が可能な低温ポリシリコン薄膜トランジスタ（ＬＰＳ）型の液晶ディスプレイが注目されている。
【０００４】
このようなＬＳＰ液晶ディスプレイの１つとして、ガラス基板上に絶縁膜を介してａ−Ｓｉ膜を一様に積層し、そのａ−Ｓｉ膜をレーザーアニールまたは熱アニールにて結晶化してポリＳｉ膜を形成する。次に、ポリＳｉ膜をアイランド状にパターニングし、さらにポリＳｉ膜上にゲート絶縁膜を介してゲート電極を形成するというプロセスで作製される、トップゲート型ＴＦＴ液晶ディスプレイが知られている（例えば、特許文献３参照。）。
【０００５】
【特許文献１】
特開平６−２１４９号公報
【特許文献２】
特開平７−８５９９７号公報
【特許文献３】
特開２００２−１９０６０６号公報
【０００６】
【発明が解決しようとする課題】
ところで、ＴＦＴ液晶ディスプレイにおいては低価格が求められており、その中でも、ａ−ＳｉＴＦＴの作製プロセスにおけるマスク枚数の低減は重要な課題となっている。
【０００７】
例えば、現状の技術では、ａ−ＳｉＴＦＴの作製プロセスにおいて、下記の（１）〜（５）の各工程でパターニング用のマスク（５枚）が必要であり、そのマスクを１枚でも低減することが要求されている。
（１）ガラス基板上にＣｒを成膜し、フォトリソグラフィでパターニング（ゲート線形成）
（２）ゲート絶縁膜（ＳｉＮｘ）の成膜→ａ−Ｓｉの成膜・パターニング（活性層形成）→ｎ型Ｓｉ膜の成膜
（３）配線用金属膜の成膜した後、その配線用金属膜及び前記ｎ型Ｓｉ膜のパターニング（信号配線形成）
（４）層間膜の成膜→コンタクト部パターニング
（５）ＩＴＯ成膜→ＩＴＯ電極パターニング
なお、以上のプロセスにおいて、ゲート線形成工程の成膜にはスパッタ法が採用されている。また、ゲート絶縁膜及びａ−Ｓｉ膜の成膜にはＣＶＤ法、配線用金属膜の成膜にはスパッタ法、ｎ型Ｓｉ膜にはＣＶＤ法もしくはスパッタ法が採用されており、層間膜及びＩＴＯ膜の成膜にはＣＶＤ法が採用されている。
【０００８】
本発明は以上のような実情に鑑みてなされたもので、ａ−ＳｉＴＦＴの作製プロセスなどの半導体装置の製造工程において、パターニング用のマスクの枚数を低減することが可能なＣＶＤ装置の提供と、ＴＦＴ液晶ディスプレイなどの半導体装置の低価格化を達成することが可能な半導体装置の提供を目的とする。
【０００９】
【課題を解決するための手段】
本発明のＣＶＤ装置は、対向する一対の電極からなる対向電極間に基板を配置し、大気圧近傍の圧力下で前記対向電極間に電界を印加してプラズマを発生させることにより基板上に成膜を行うＣＶＤ装置であって、前記対向電極の少なくとも一方の電極に、放電プラズマを局所的に発生させるための凸部が、基板の成膜領域に対応するパターン形状で形成されていることによって特徴づけられる。
【００１０】
なお、対向電極の具体的な形態としては、複数の凸部が櫛の歯状に形成されている構造を挙げることができる。
【００１１】
本発明のＣＶＤ装置によれば、対向電極に凸部を設けているので、プラズマが局所的に発生し、その発生プラズマが基板表面に局所的に接触することにより、基板の成膜領域のみに薄膜を選択的に成膜することができる。従って、例えば、ａ−ＳｉＴＦＴの作製プロセスにおいて、ＴＦＴの活性層（ａ−Ｓｉ層）を、マスクを用いたパターニング工程を実施することなく形成することが可能になり、プロセスの簡略化をはかることができる。
【００１２】
なお、基板の成膜領域のみへの局所的な成膜は、常圧近傍（大気圧近傍）でのプラズマ処理のみで可能であり、減圧プラズマ処理では、ガスの平均自由行程が長いため、このような局所的な成膜は不可能である。
【００１３】
また、対向電極に複数の凸部を櫛の歯状に形成する場合、電極凸部と基板との距離と、電極凸部間の間隔とのバランスが重要であり、電極凸部間の間隔よりも電極凸部−基板間の距離が大きいと、プラズマを局所的に閉じ込めることができない。そこで、本発明では、電極凸部−基板間の距離を電極凸部間の間隔よりも小さくすること、好ましくは電極凸部−基板間の距離Ｄを電極凸部間の間隔Ｃの１／２以下（Ｄ／Ｃ＜１／２）とすることで、放電プラズマを効果的に閉じ込められるようにする。
【００１４】
さらに、対向電極間のガスの流れについても、ガス導入系とガス排気系の配置などを工夫して、電極凸部の長手方向（櫛の歯と平行な方向）に沿うガス流が形成されるようにすることで、プラズマ空間から成膜寄与種が拡散することを防止する。
【００１５】
本発明の製造方法は、基板上に、ゲート線を形成する工程と、半導体層を形成する工程と、信号配線を形成する工程と、透明導電膜を形成する工程とを含む半導体装置の製造方法であって、前記半導体層の形成工程において、上記した特徴を有するＣＶＤ装置を用いて、プラズマを局所的に発生させて基板上に半導体層を選択的に成膜することを特徴としている。
【００１６】
本発明の製造方法によれば、基板の成膜領域のみに半導体層を選択的に成膜することができるので、例えば、ａ−ＳｉＴＦＴの作製プロセスにおいて、ＴＦＴの活性層（ａ−Ｓｉ層）を形成する際のパターニング工程を省略することができる。
【００１７】
次に、本発明の詳細を説明する。
【００１８】
まず、本発明は、常圧放電プラズマ処理、特に、大気圧近傍下の圧力下での処理に適している。なお、大気圧近傍の圧力下とは、１．３３３×１０４〜１０．６６４×１０４Ｐａの圧力下を指す。中でも、圧力調整が容易で、装置構成が簡便になる９．３３１×１０４〜１０．３９７×１０４Ｐａの範囲である。
【００１９】
プラズマを発生させる電極の材質としては、例えば、鉄、銅、アルミニウム等の金属単体、ステンレス、真鍮等の合金あるいは金属間化合物等などが挙げられる。電極は、電界集中によるアーク放電の発生を避けるために、プラズマ空間（電極間）の距離が一定となる構造であることが好ましい。より好ましくは平行平板型の対向電極である。
【００２０】
また、プラズマを発生させる電極（対向電極）は、一対のうち少なくとも一方の対向面に固体誘電体が配置されている必要がある。この際、固体誘電体と設置される側の電極が密着し、かつ、接する電極の対向面を完全に覆うようにすることが好ましい。固体誘電体によって覆われずに電極同士が直接対向する部位があると、そこからアーク放電が生じやすくなる。
【００２１】
上記固体誘電体の形状は、シート状もしくはフィルム状のいずれであってもよい。固体誘電体の厚みは、０．０１〜４ｍｍであることが好ましい。固体誘電体の厚みが厚すぎると放電プラズマを発生するのに高電圧を要することがあり、薄すぎると電圧印加時に絶縁破壊が起こり、アーク放電が発生することがある。なお、固体誘電体は溶射法にて電極表面にコーティングされた膜であってもよい。
【００２２】
上記固体誘電体としては、例えば、ポリテトラフルオロエチレン、ポリエチレンテレフタレート等のプラスチック、ガラス、二酸化珪素、酸化アルミニウム、二酸化ジルコニウム、二酸化チタン等の金属酸化物、チタン酸バリウム等の複酸化物等が挙げられる。
【００２３】
また、固体誘電体は、比誘電率が２以上（２５℃環境下、以下同じ）であることが好ましい。比誘電率が２以上の固体誘電体の具体例としては、ポリテトラフルオロエチレン、ガラス、金属酸化膜等を挙げることができる。さらに高密度の放電プラズマを安定して発生させるためには、比誘電率が１０以上の固体誘電体を用いることが好ましい。比誘電率の上限は特に限定されるものではないが、現実の材料では１８，５００程度のものが知られている。上記比誘電率が１０以上である固体誘電体としては、例えば、酸化チタニウム５〜５０重量％、酸化アルミニウム５０〜９５重量％で混合された金属酸化物被膜、または、酸化ジルコニウムを含有する金属酸化物被膜からなるものを挙げることができる。
【００２４】
固体誘電体の厚みは、０．０１〜４ｍｍであることが好ましい。厚すぎると放電プラズマを発生するのに高電圧を要することがあり、薄すぎると電圧印加時に絶縁破壊が起こり、アーク放電が発生することがある。
【００２５】
電極間の距離は、固体誘電体の厚さ、印加電圧の大きさ、プラズマを利用する目的等を考慮して適宜決定されるが、０．１〜５ｍｍであることが好ましい。電極間の距離が０．１ｍｍ未満であると、電極間の間隔を置いて設置するのに充分でないことがあり、一方、５ｍｍを超えると、均一な放電プラズマを発生させにくい。さらに好ましくは、放電が安定しやすい０．５〜３ｍｍの間隔である。
【００２６】
上記電極間には、高周波、パルス波、マイクロ波等の電界が印加され、プラズマを発生させるが、パルス電界を印加することが好ましく、特に、電界の立ち上がり及び／または立ち下がり時間が１０μｓ以下であるパルス電界が好ましい。１０μｓを超えると放電状態がアークに移行しやすく不安定なものとなり、パルス電界による高密度プラズマ状態を保持しにくくなる。また、立ち上がり時間及び立ち下がり時間が短いほどプラズマ発生の際のガスの電離が効率よく行われるが、４０ｎｓ未満の立ち上がり時間のパルス電界を実現することは、実際には困難である。立ち上がり時間及び立ち下がり時間のより好ましい範囲は５０ｎｓ〜５μｓである。なお、ここでいう立ち上がり時間とは、電圧（絶対値）が連続して増加する時間、立ち下がり時間とは、電圧（絶対値）が連続して減少する時間を指すものとする。
【００２７】
上記パルス電界の電界強度は、１〜１０００ｋＶ／ｃｍであり、好ましくは２０〜３００ｋＶ／ｃｍである。電界強度が１ｋＶ／ｃｍ未満であると処理に時間がかかりすぎ、１０００ｋＶ／ｃｍを超えるとアーク放電が発生しやすくなる。
【００２８】
上記パルス電界の周波数は、０．５ｋＨｚ以上であることが好ましい。０．５ｋＨｚ未満であると処理に時間がかかりすぎる。上限は特に限定されないが、常用されている１３．５６ＭＨｚ、試験的に使用されている５００ＭＨｚといった高周波帯でも構わない。負荷との整合性のとり易さや取扱い性を考慮すると、５００ｋＨｚ以下が好ましい。このようなパルス電界を印加することにより、処理速度を大きく向上させることができる。
【００２９】
また、上記パルス電界における１つのパルス継続時間は、２００μｓ以下であることが好ましく、より好ましくは３〜２００μｓである。２００μｓを超えるとアーク放電に移行しやすくなる。ここで、１つのパルス継続時間とは、ＯＮ／ＯＦＦの繰り返しからなるパルス電界における、１つのパルスの連続するＯＮ時間を言う。
【００３０】
本発明で用いるプロセスガスとしては、電界を印加することによってプラズマを発生するガスであれば、特に限定されず、処理目的により種々のガスを使用できる。
【００３１】
薄膜の原料としての原料ガスとして、例えば、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＣｌ４、ＳｉＨ２Ｃｌ２、Ｓｉ（ＣＨ３）４等のシリコン含有ガスからアモルファスシリコン膜、ポリシリコン膜、また上記シリコン含有ガスと無水アンモニア、窒素ガス等の窒素含有ガスからＳｉＮ膜が形成される。また、ＳｉＨ４、Ｓｉ２Ｈ６、テトラエトキシシラン等のシリコン含有ガスと酸素ガスからＳｉＯ２等の酸化膜が得られる。
【００３２】
さらに、ＣＦ４、Ｃ２Ｆ６、ＣＦ３ＣＦＣＦ２、Ｃ４Ｆ８等のフッ素含有化合物ガス、Ｏ２、Ｏ３、Ｈ２Ｏ、ＣＨ３ＯＨ、Ｃ２Ｈ５ＯＨ等の酸素含有化合物ガス、Ｎ２、ＮＨ３等の窒素含有化合物ガス、ＳＯ２、ＳＯ３等のイオウ含有化合物ガス、アクリル酸、メタクリルアミド、ポリエチレングリコールジメタクリル酸エステル等の重合性親水モノマーガス等をそれぞれの目的に応じて用いることができる。
【００３３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００３４】
＜実施形態１＞
図１及び図２はそれぞれ本発明のＣＶＤ装置の実施形態の構成を模式的に示す図である。図３はその実施形態に用いる対向電極を抽出して示す斜視図である。
【００３５】
この実施形態のＣＶＤ装置（ダイレクト方式）は、上部電極２と下部電極３からなる平行平板型の対向電極１、パルス電源４、ガス導入部５及びガス排気部６などを備えている。
【００３６】
対向電極１の上部電極２と下部電極３とは所定の間隔をあけて対向配置されており、下部電極３上に基板Ｓが置かれる。上部電極２にはパルス電源４が接続されており、下部電極３は接地に置かれている。
【００３７】
上部電極２の電極対向面には、複数のストリップ状の凸部２１が櫛の歯状に形成されている。具体的には、断面方形状の凸条が、１２本互いに平行に形成されている。上部電極２の凸部２１は、基板Ｓ上の成膜領域（例えば後述するａ−Ｓｉ層１０３の成膜領域）に対応するパターン形状で形成されている。上部電極２の凸部２１先端面との間の距離Ｄは、凸部２１間の間隔Ｃ（櫛の歯の間隔）の１／２以下（Ｄ／Ｃ＜１／２）となるように各部の寸法が設定されている。上部電極２及び下部電極３の各表面はそれぞれ固体誘電体（図示せず）によって被覆されている。
【００３８】
上部電極２の側方両側にはそれぞれガス導入部５とガス排気部６が配置されている。ガス導入部５とガス排気部６には、それぞれプロセスガス供給源と排気装置（ともに図示せず）が接続されている。これらガス導入部５及びガス排気部６は、上部電極２の凸部２１の長手方向（櫛の歯と平行な方向）に沿うガス流が形成されるように配置位置が設定されている。
【００３９】
そして、以上の構造のＣＶＤ装置において、対向電極１を大気圧近傍の圧力下に配置し、対向電極１の下部電極３上に基板Ｓを置く。次いで、上部電極２と下部電極３との間に、ガス導入部５からプロセスガス原料ガス（例えばＳｉＨ４とＨ２の混合ガス）を供給するとともに、ガス排気部６にて排気を行った状態（大気圧近傍の圧力下の状態）で、上部電極２と下部電極３との間にパルス電源４からの電界（例えば高電圧パルス電界）を印加する。この電界印加により、上部電極２の各凸部２１と下部電極３との間に形成される放電空間１０にグロー放電プラズマが局所的に発生し、その発生プラズマが基板Ｓの表面に局所的に接触することにより、基板Ｓの成膜領域に薄膜（例えばａ−Ｓｉ層）が選択的に成膜される。
【００４０】
このように、本実施形態では、基板Ｓの成膜領域のみに薄膜を選択的に成膜することができるので、例えばａ−ＳｉＴＦＴの作製プロセスにおいて、ＴＦＴの活性層（ａ−Ｓｉ層）を、マスクを用いたパターニング工程を実施することなく形成することができる。
【００４１】
また、上部電極２の凸部２１先端面との間の距離Ｄを、凸部２１間の間隔Ｃの１／２以下にしているので、放電プラズマを局所空間に効果的に閉じ込めることができる。さらに、対向電極１間のガスの流れについても、ガス導入部５とガス排気部６の位置を調整して、上部電極２の凸部２１の長手方向（櫛の歯と平行な方向）に沿うガス流を作っているので、プラズマ空間から成膜寄与種が拡散することを防止できる。
【００４２】
なお、以上の実施形態では、対向電極１の上部電極２にのみに凸部２１を設けているが、本発明は、これに限られることなく、下部電極３側にも凸部を上部電極２の凸部２１に対応する位置関係で設けておいてもよい。
【００４３】
また、凸部２１の形状は、図３に示すようなストリップ形状に限られることなく、例えばスポット形状などの他の任意の形状であってもよい。
【００４４】
＜実施形態２＞
まず、本発明の製造方法を適用するａ−ＳｉＴＦＴ型のＬＣＤ基板の構造を図４及び図５の模式図を参照しながら説明する。なお、図５は図４のＸ−Ｘ断面図である。
【００４５】
この例のａ−ＳｉＴＦＴ型のＬＣＤ基板においては、ガラス基板１００上に一方向に延びるストリップ状のゲート線１０１が積層されている。ゲート線１０１上にゲート絶縁膜（ＳｉＮｘ）１０２が形成されており、このゲート絶縁膜（ＳｉＮｘ）１０２上にａ−Ｓｉ層１０３が積層されている。ａ−Ｓｉ層１０３は、ゲート線１０１と直行する方向に延びている。
【００４６】
ａ−Ｓｉ層１０３の上にｎ型Ｓｉ膜１０４及び信号配線１０５が順次積層されている。信号配線１０５はａ−Ｓｉ層１０３と平行に形成されている。そして、図６に示すように、信号配線１０５上に層間膜１０６が積層されており、この層間膜１０６のコンタクトホールを通じて信号配線１０５に導通するＩＴＯ電極１０７が形成されている。
【００４７】
次に、以上の構造のａ−ＳｉＴＦＴ型のＬＣＤ基板の作製プロセス（本発明の製造方法の実施形態）を図６を参照しながら説明する。
【００４８】
（１）スパッタにて、ガラス基板１００上にＣｒ膜１１１を成膜（膜厚：３００ｎｍ）した後（図６（ａ））、そのＣｒ膜１１１をフォトリソグラフィにてパターニングしてゲート線１０１を形成する（図６（ｂ））。
【００４９】
（２）プラズマＣＶＤ法にて、ゲート絶縁膜（ＳｉＮｘ）１０２を成膜（膜厚：３０００Å）する（図６（ｃ））、
（３）ストリップ状の複数のａ−Ｓｉ層１０３を形成する（図６（ｄ））。
【００５０】
具体的には、図１〜図３に示すＣＶＤ装置において、上部電極２の複数の凸部２１を、ａ−Ｓｉ層１０３の成膜領域に対応するパターン形状に形成しておき、このＣＶＤ装置を用いて、大気圧近傍の圧力下で、上部電極２と下部電極３との間に、ＳｉＨ４とＨ２の混合ガスを供給した状態で高電圧パルス電界を印加し、グロー放電プラズマを成膜領域のみに局所的に発生させることにより、ガラス基板１００上（ゲート絶縁膜（ＳｉＮｘ）１０２の表面）に、互いに平行な複数のストリップ状のａ−Ｓｉ層１０３を選択的に成膜（膜厚３０００Å）する。
【００５１】
（４）ｎ型Ｓｉ膜１０４及び配線用金属膜１１５を積層する（図６（ｅ））。ｎ型Ｓｉ膜１０４は、プラズマＣＶＤ法もしくはスパッタ法にて形成する。この実施形態では、減圧プラズマＣＶＤにて、ＰＨ３、ＳｉＨ４、Ｈ２の混合ガスにＲＦ電界を印加することで形成する。配線用金属膜１１５については、ＴｉＮ（５００Å）とＡｌ（１０００Å）の積層膜をスパッタ法にて形成する。
【００５２】
次に、配線用金属膜１１５をフォトリソグラフィにてパターニングして信号配線１０５を形成するとともに、ｎ型Ｓｉ膜１０４をフォトリソグラフィにてパターニングする（図６（ｆ））。このパターニング工程において、配線用金属膜１１５はウェットエッチングにてパターニングし、ｎ型Ｓｉ膜１０４は、ＮＦ３雰囲気でドライエッチングにて除去する。なお、下地のａ−Ｓｉ層１０３をエッチングしすぎないように、エッチング時間を厳密に管理する必要がある。
【００５３】
（５）ＳｉＮｘを減圧プラズマＣＶＤ法で４０００Å成膜して層間膜１０６を形成する。
【００５４】
（６）層間膜１０６及びゲート絶縁膜（ＳｉＮｘ）１０２にコンタクトホールを開口する。コンタクトホールの開口はＨＦ系の薬液を用いたウェットエッチングにて実施する。
【００５５】
（７）最後にＩＴＯ膜を成膜し、所定の形状にパターニングすることによりＩＴＯ電極１０７を形成する（図６（ｇ））。
【００５６】
以上でａ−ＳｉＴＦＴが形成されたＬＣＤ基板１１０が完成する。このＬＣＤ基板１１０のＩＴＯ電極１０７に対応する位置関係でＩＴＯ電極がパターニングされた基板（対向基板）を別途作製しておき、この対向基板とＬＣＤ（ＴＦＴ基板）１１０とを対向配置した状態で、これら２つの基板間に液晶を封入することにより、ａ−ＳｉＴＦＴ型の液晶ディスプレイを得ることができる。
【００５７】
なお、以上の実施形態では、ａ−Ｓｉ層１０３のみを、常圧で選択的な成膜が可能なＣＶＤ装置で成膜しているが、ゲート絶縁膜（ＳｉＮｘ）１０２及びｎ型Ｓｉ膜１０４についても、同じＣＶＤ装置を用いて成膜するようにしてもよい。この場合、ゲート絶縁膜（ＳｉＮｘ）１０２、ａ−Ｓｉ層１０３及びｎ型Ｓｉ膜１０４の３層を連続成膜できるメリットがあり、より安価なプロセスを実現できる。
【００５８】
以上の実施形態では、ａ−Ｓｉ層１０３を信号配線１０５と平行に形成しているが、ａ−Ｓｉ層１０３は、ゲート線１０１と平行に形成してもよい。また、配線ピッチ・信号配線数などを考慮して適当な方向に沿うパターンのａ−Ｓｉ層を形成してもよい。さらに、ａ−Ｓｉ層は、アイランド状またはスポット状に形成してもよい。
【００５９】
本発明の製造方法は、ａ−ＳｉＴＦＴ型のＬＣＤ基板の作製プロセスに限られることなく、各種の半導体装置の作製プロセスに適用できる。
【００６０】
例えば、前記したトップゲート型ＴＦＴの作製プロセスにおいて、ガラス基板上に絶縁膜を積層した後、常圧で選択的な成膜が可能なＣＶＤ装置を用いて、絶縁膜上にアイランド状のａ−Ｓｉ層を選択的に成膜し、そのａ−Ｓｉ層をレーザーアニールまたは熱アニールにて結晶化してポリＳｉ層を形成することで、ポリＳｉ膜のパターニング工程を省略することができる。また、この場合、ポリＳｉ層界面の大気暴露を最小限に抑えることができるので、汚染による特性劣化を防止することも可能になる。
【００６１】
【発明の効果】
以上説明したように、本発明によれば、プラズマを発生させる電極に、基板の成膜領域に対応するパターン形状の凸部を設けて、プラズマを局所的に発生するようにしているので、基板の成膜領域のみに薄膜を選択的に成膜することができる。従って、例えばａ−ＳｉＴＦＴの作製プロセスにおいて、ＴＦＴの活性層（ａ−Ｓｉ層）を、マスクを用いたパターニング工程を実施することなく形成することができ、プロセスの簡略化をはかることができる。
【図面の簡単な説明】
【図１】本発明のＣＶＤ装置の実施形態の構造を模式的に示す図である。
【図２】同じく実施形態の構造を模式的に示す図である。
【図３】図１及び図２の実施形態に用いる対向電極を抽出して示す斜視図である。
【図４】ａ−ＳｉＴＦＴ型のＬＣＤ基板の構造を模式的に示す平面図である。
【図５】図４のＸ−Ｘ断面図である。
【図６】本発明の製造方法を実施したａ−ＳｉＴＦＴ型ＬＣＤ基板の作製プロセスの説明図である。
【符号の説明】
１　対向電極
２　上部電極
２１　凸部
３　下部電極
４　パルス電源
５　ガス導入部
６　ガス排気部
１０　放電空間
１０１　ゲート線
１０２　ゲート絶縁膜（ＳｉＮｘ）
１０３　ａ−Ｓｉ層
１０４　ｎ型Ｓｉ膜
１０５　信号配線
１０６　層間膜
１０７　ＩＴＯ電極
【図１】
2004128346.tif 000003
【図２】
2004128346.tif 000004
【図３】
2004128346.tif 000005
【図４】
2004128346.tif 000006
【図５】
2004128346.tif 000007
【図６】
2004128346.tif 000008