(57)【要約】【課題】＃３６０前後の砥石で研削した場合における順方向特性と、＃２０００以上の砥石で研削した場合における半導体チップの強度を併せ持つ半導体装置およびその製造方法を提供すること。【解決手段】シリコンウェーハの第１の主面にパターン形成した後に、第２の主面を＃１５００ないし＃２０００の砥石を用いて研削して、第２の主面の表面の粗さを、算術平均粗さＲａで０．００３μｍ以上０．００５μｍ以下、最大高さＲｙで０．０１μｍ以上０．０３μｍ以下、の範囲にする。さらに、第２の主面をフッ酸、硝酸および硫酸を含むエッチング液でエッチングして、第２の主面の表面の粗さを、算術平均粗さＲａで０．０５μｍ以上０．３μｍ以下、最大高さＲｙで０．３μｍ以上１．３μｍ以下、の範囲にする。【選択図】　図１
2004031711.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１の主面に電極を形成し、前記半導体基板の第２の主面に別の電極を形成し、前記半導体基板の該第２の主面の表面近傍の不純物濃度を約３Ｅ１８／ｃｍ３以上とする半導体装置の製造方法において、
前記第２の主面を＃１５００ないし＃２０００の砥石を用いて研削して、前記第２の主面の表面の粗さを、算術平均粗さＲａで０．００３μｍ以上０．００５μｍ以下、最大高さＲｙで０．０１μｍ以上０．０３μｍ以下、の範囲にする工程と、
前記第２の主面をフッ酸、硝酸および硫酸を含むエッチング液でエッチングして、前記第２の主面の表面の粗さを、算術平均粗さＲａで０．０５μｍ以上０．３μｍ以下、最大高さＲｙで０．３μｍ以上１．３μｍ以下、の範囲にする工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１の半導体装置の製造方法を用いて製造されたことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する分野】
本発明は、半導体装置およびその製造方法に係り、特に電源回路に利用される半導体装置に関するものである。
【０００２】
【従来の技術】
電源回路において整流用に利用されるダイオードなどのパワー半導体装置は、一般的に、シリコンチップの第１の主面と第２の主面との双方に電極を形成している。このようなパワー半導体装置の製造方法は、以下の通りである。図４は、パワー半導体装置の製造方法の概略を示す断面図であり、（ａ）、（ｂ）、（ｃ）および（ｄ）はそれぞれ製造工程を示す。図４において、５０はシリコンウェーハ、５１ａ、５１ｂおよび５１ｃはシリコンチップ、５２は第１の主面、５３は第２の主面、５４ａ、５４ｂ、５４ｃ、および５５、５５ａ、５５ｂ、５５ｃは電極を示す。
【０００３】
すなわち、図４の（ａ）に示すように、シリコンウェーハ５０の内部に不純物を拡散して導電領域を形成した後、第１の主面５２に電極５４ａ〜ｃを形成する。次に、（ｂ）に示すように、第２の主面５３を研削してシリコンウェーハ５０を薄くする。そして、（ｃ）に示すように、第２の主面上に電極５５を形成する。次に、（ｄ）に示すように、シリコンチップ５１ａ〜ｃにダイシングする。
【０００４】
ところで、接合されたシリコンと金属との界面の状態には、オーミックコンタクトとショットキーコンタクトとの２種類がある。オーミックコンタクトは、シリコンと金属と間の接触抵抗が無視できるほどに小さい。これに対して、ショットキーコンタクトは、ショットキー障壁が存在するため、シリコンと金属との間で電圧降下が生じ、デバイスの順方向特性に影響を及ぼす。そこで、上述のように、第２の主面５３を研削または研磨で粗くすることによって、シリコンの表面に加工変質層を生じさせてシリコンの表面に再結合中心を形成し、ショットキー障壁を生じさせないようにしている。例えば、シリコンウェーハ５０を＃３６０前後の砥石で研削してシリコンの表面を十分に粗くした場合、ショットキー障壁の生成を相当程度防止できることが知られている。
【０００５】
しかし、シリコンの表面を粗くすれば粗くするほど、シリコンと金属との間の電圧降下が小さくなる反面、シリコンチップの強度が落ちるという問題がある。シリコンチップの強度が落ちると、研削した後の半導体装置の製造工程における歩留まりの低下を招く。シリコンウェーハ５０を例えば＃２０００以上の砥石で研削して、シリコンの表面の粗さを比較的小さくすると、シリコンチップの強度は十分に保たれるが、逆にショットキー障壁が生成されて半導体装置の順方向特性が低下する。
【０００６】
【発明が解決しようとする課題】
本発明は、上記課題を解決するために、＃３６０前後の砥石で研削した場合における順方向特性と、＃２０００以上の砥石で研削した場合における半導体チップの強度を併せ持つ半導体装置およびその製造方法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
上記課題を解決するための手段として、本発明は、半導体基板の第１の主面に電極を形成し、前記半導体基板の第２の主面に別の電極を形成し、前記半導体基板の該第２の主面の表面近傍の不純物濃度を約３Ｅ１８／ｃｍ３以上とする半導体装置の製造方法において、前記第２の主面を＃１５００ないし＃２０００の砥石を用いて研削して、前記第２の主面の表面の粗さを、算術平均粗さＲａで０．００３μｍ以上０．００５μｍ以下、最大高さＲｙで０．０１μｍ以上０．０３μｍ以下、の範囲にする工程と、前記第２の主面をフッ酸、硝酸および硫酸を含むエッチング液でエッチングして、前記第２の主面の表面の粗さを、算術平均粗さＲａで０．０５μｍ以上０．３μｍ以下、最大高さＲｙで０．３μｍ以上１．３μｍ以下、の範囲にする工程と、を有することを特徴とするものとした。
【０００８】
したがって、本発明に係る半導体装置の製造方法は、半導体基板の表面を、比較的均一にかつ十分に粗くするとともに、研削工程で形成された破砕層を除去できる。したがって、半導体基板の表面と金属との間にショットキー障壁が生成されることを防止できるとともに、半導体チップの強度を十分に確保することが可能になる。
【０００９】
【発明の実施の形態】
以下に、本発明の実施の形態に係る半導体装置の製造方法を図面に基づいて詳細に説明する。図２は、本発明の実施の形態に係る半導体装置の製造方法をダイオードの製造に適用した例を示す断面図である。図２において、１０はサブストレート層、１１はエピタキシャル層、１２は第１の主面、１３は第２の主面、１４は粗面、１５はＰ型不純物拡散領域、１６はシリコン酸化膜、１７はパシベーション膜、１８，１９は電極膜、５０はシリコンウェーハを示す。なお、以下の例は、この実施の形態に係る半導体装置の製造方法をダイオードの製造に適用したものを示すものであるが、実施の形態を応用した工程（ｂ）の前後の工程（ａ）および（ｃ）についても併せて説明している。
【００１０】
また、この例においては、サブストレート層１０にエピタキシャル層１１を積層して形成したシリコンウェーハ５０を使用するものとする。さらに、サブストレート層１０の第２の主面近傍の不純物濃度は、例えば整流用ダイオードとして好ましい濃度である１Ｅ１９／ｃｍ３とする。
【００１１】
まず、図２（ａ）に示すように、シリコン酸化膜１６、パシベーション膜１７を形成した後、シリコンウェーハ５０の第１の主面１２側に金属を堆積して電極膜１８を形成する。さらに、写真工程で、図示しないフォトレジスト膜を電極の形状に対応するパターンに形成した後、電極膜１８の不要部分を除去して所定のパターンに形成する。
【００１２】
次に、図２（ｂ）に示すように、シリコンウェーハ５０の第２の主面１３を研削してその表面を粗面１４とし、さらにウェットエッチングする。なお、この工程は、この実施の形態に係る部分であり、後ほど詳しく説明する。そして、図２（ｃ）に示すように、シリコンウェーハ５０の第２の主面１３に金属を堆積して電極膜１９を形成する。
【００１３】
なお、図２に示した各工程は、一例にすぎないものであり、図２（ｂ）に示した工程以外の部分は、他の工程に置き換えることが可能である。また、この実施の形態に係る工程は、ダイオード以外の、例えばＭＯＳＦＥＴ、ＩＧＢＴなど他の半導体装置の製造工程に応用することも可能である。
【００１４】
さらに、図２（ｂ）の工程について詳細に説明する。図１は、本発明の実施の形態に係る半導体装置の製造方法のフロー図である。図１のＳ１は、図２（ａ）に対応するものであり、Ｓ２およびＳ３は、図２（ｂ）に対応するものである。
【００１５】
Ｓ１に示す工程を終えたら、Ｓ２に示すように、シリコンウェーハ５０の第２の主面１３を、番手が＃１５００ないし２０００の砥石で研削する。この研削によって、第２の主面１３は、算術平均粗さＲａで０．００３μｍ以上０．００５μｍ以下、最大高さＲｙで０．０１μｍ以上０．０３μｍ以下の範囲の粗さとする。
【００１６】
次に、Ｓ３に示すように、シリコンウェーハ５０の第２の主面１３を、フッ酸、硝酸および硫酸を含むエッチング液でエッチングする。このエッチングによって、第２の主面の表面の粗さは、算術平均粗さＲａで０．０５μｍ以上０．３μｍ以下、最大高さＲｙで０．３μｍ以上１．３μｍ以下の範囲とする。
【００１７】
なお、図１のＳ２およびＳ３に示した製造方法による利点は、以下に述べる理由による。図３は、シリコンウェーハの表面の粗さと強度の関係について実験した結果を表すグラフである。図３は、サンプルとなる同一種のシリコンウェーハの第２の主面対して、研削だけしたもの、研削した後研磨をしたもの、研削をした後エッチングしたもの、およびエッチングだけしたもの、の４種類の加工を施したものに対してそれらの強度を比較したものである。なお、それぞれの強度については、第２の主面側が曲げ強度治具に接するように、引張圧縮試験機にシリコンウェーハを装着し、第１の主面側から押圧することによってシリコンウェーハの曲げ強度を測定している。また、それぞれの加工を施した後のサンプルの厚さは、同一の３００μｍとなるようにした。さらに、この実験において、エッチングの処理は、フッ酸、硝酸および硫酸を含むエッチング液を用いて、２μｍほどエッチングするものとした。くわえて、研削した後研磨をしたもの、および研削をした後エッチングしたものについては、＃２０００の砥石で研削している。この場合の第２の主面の粗さ（最大高さＲｙ）は、研磨後またはエッチング後において、ほぼ０．７ないし０．８の範囲となった。
【００１８】
なお、研削だけしたものについては、比較対象とするために、第２の主面の粗さ（最大高さＲｙ）を様々な値に変えて実験している。さらに、図４に示すように、研削だけしたものについては、それらの強度が一点鎖線で表した曲線にほぼ一致することが分かった。
【００１９】
第２の主面の粗さ（最大高さＲｙ）が０．７ないし０．８の範囲において、研削した後研磨をしたものについては、研削だけしたものよりも２倍以上の強度を有することが分かった。また、研削をした後エッチングしたもの、およびエッチングだけしたものについては、４倍近い強度を有し、研削をした後エッチングしたものの強度が最も高いことが分かった。
【００２０】
そこで、研削をした後エッチングしたものについて追加的な実験を行い、その結果を評価したところ、以下のような結論が得られた。第１に、シリコンウェーハの第２の主面の粗さは、最大高さＲｙで０．３μｍ以上１．３μｍ以下の範囲であれば、Ｒｙが０．７ないし０．８の場合とほぼ同等の強度が得られることが分かった。また、この範囲におけるオーミックコンタクトの順方向特性を評価したところ、＃３６０前後の砥石で研削だけした場合と同等であることが分かった。
なお、最大高さＲｙが１．３μｍを越える場合には、曲げ強度において明らかに劣るものが発見された。また、最大高さＲｙが０．３μｍ未満の場合には、電極膜が密着せず、オーミックコンタクトが十分に形成されなかったものが発見された。
【００２１】
第２に、シリコンウェーハの第２の主面の粗さを、最大高さＲｙで０．３μｍ以上１．３μｍ以下の範囲とするためには、前述のエッチング液を用いてエッチングすることを前提とした場合、＃１５００ないし＃２０００の砥石を用いて研削すれば良いことが分かった。併せて、最大高さＲｙで０．３μｍ以上１．３μｍ以下の範囲とした場合、シリコンウェーハの第２の主面の算術平均粗さＲａは、０．０５μｍ以上０．３μｍ以下の範囲となることも分かった。
【００２２】
第３に、シリコンウェーハの加工後において、シリコンウェーハの第２の主面の算術平均粗さＲａが０．０５μｍ以上０．３μｍ以下、最大高さＲｙが０．３μｍ以上１．３μｍ以下、の範囲になるようにするためには、研削後のシリコンウェーハの第２の主面の粗さが、算術平均粗さＲａで０．００３μｍ以上０．００５μｍ以下、最大高さＲｙで０．０１μｍ以上０．０３μｍ以下、の範囲にすれば良いことが分かった。なお、研削後の粗さがこの範囲からはずれる場合には、研削後のエッチングの時間がより長くなる、第２の主面の破砕層が残るなどの問題が発生する。
【００２３】
第４に、研削条件を同一とし、前述のエッチング液と他のエッチング液を比較した場合、前述のエッチング液が研削で生じた第２の主面の破砕層を最も短時間で除去することが分かった。なお、前述のエッチング液で＃１５００ないし２０００の砥石で研削した第２の主面の破砕層を除去する場合には、約１分から約１０分程度の時間を要する。
【００２４】
なお、図４から、エッチングだけしたものについても、研削をした後エッチングしたものに近い強度が得られることが分かる。しかし、エッチングだけで加工する場合、加工に必要となる時間は研削をした後エッチングしたものの数倍あるいはそれ以上になるので、実際の半導体装置の製造に適用することは、経済的に見て現実的でない。
【００２５】
以上のように、本発明の第１の実施の形態に係る半導体装置の製造方法を適用すると、シリコンウェーハの第２の主面に形成される電極膜とのオーミックコンタクトの順方向特性が、＃３６０前後の砥石で研削した場合における順方向特性と同等のものになる。また、シリコンウェーハの強度については、＃２０００以上の砥石で研削した場合と同等のものになるという利点がある。
【００２６】
なお、以上の説明は、本発明のダイオードを製造する工程に適用する場合を例としているが、ＭＯＳＦＥＴやＩＧＢＴなどを製造する工程にも好ましく適応できる。その場合、サブストレート層１０の第２の主面近傍の不純物濃度は、１Ｅ１９／ｃｍ３でなくともよく、約３Ｅ１８／ｃｍ３以上の好ましい濃度とすればよい。
【００２７】
【発明の効果】
以上のように、本発明は、半導体装置の製造方法として、半導体基板の第２の主面を＃１５００ないし＃２０００の砥石を用いて研削して、前記第２の主面の表面の粗さを、算術平均粗さＲａで０．００３μｍ以上０．００５μｍ以下、最大高さＲｙで０．０１μｍ以上０．０３μｍ以下、の範囲にする工程と、前記第２の主面をフッ酸、硝酸および硫酸を含むエッチング液でエッチングして、前記第２の主面の表面の粗さを、算術平均粗さＲａで０．０５μｍ以上０．３μｍ以下、最大高さＲｙで０．３μｍ以上１．３μｍ以下、の範囲にする工程とを導入したことによって、＃３６０前後の砥石で研削した場合における順方向特性と、＃２０００以上の砥石で研削した場合における半導体チップの強度を併せ持つ半導体装置を製造することができる。したがって、この製造方法によって製造された半導体装置のオーミックコンタクトは、従来技術と同等あるいはそれ以上の信頼性を持つものとなる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の製造方法のフロー図である。
【図２】本発明の実施の形態に係る半導体装置の製造方法をダイオードの製造に適用した例を示す断面図である。
【図３】シリコンウェーハの表面の粗さと強度の関係について実験した結果を表すグラフである。
【図４】パワー半導体装置の製造方法の概略を示す断面図である。
【符号の簡単な説明】
１０　　サブストレート層
１１　　エピタキシャル層
１２　　シリコン酸化膜
１３　　シリコン酸化膜
１４　　フォトレジスト膜
１５　　Ｐ型不純物拡散領域
１６　　シリコン酸化膜
１７　　パシベーション膜
１８　　電極膜
１９　　電極膜
５０　　シリコンウェーハ
５１ａ　シリコンチップ
５１ｂ　シリコンチップ
５１ｃ　シリコンチップ
５２　　第１の主面
５３　　第２の主面
５４ａ　電極
５４ｂ　電極
５４ｃ　電極
５５　　電極
５５ａ　電極
５５ｂ　電極
５５ｃ　電極
【図１】
2004031711.tif 000003
【図２】
2004031711.tif 000004
【図３】
2004031711.tif 000005
【図４】
2004031711.tif 000006