(57)【要約】【課題】ＩＣ化された表示用駆動装置であって、単独であるいは基板に搭載された状態で、外部からデータ入力を行うことなく、簡易な構成で、各出力端子における任意階調データのアナログ出力をモニタすること。【解決手段】電源端子以外に、テスト信号入力端子、テストクロック入力端子、テストスタートパルス入力端子、テスト出力端子を、設け、内部に、テスト用ディジタルデータを発生するテストデータ発生回路と、出力端子に対応して設けられるテストスイッチとを設ける。これにより、表示用駆動装置であるドライバＩＣを、単独であるいは基板に搭載された状態で、外部からデータ入力を行うことなく、製品検査や、故障解析を行う。【選択図】　　　　図１
2004126435.tif 000002
【特許請求の範囲】
【請求項１】
外部からディジタルデータがシリアルに供給されるデータバスと、外部から供給されるスタートパルスを、外部から供給されるマシンクロックにしたがってシフト出力を順次出力する複数Ｎ個のシフト出力端子を持つシフト回路と、データ出力端子に対応して設けられており、前記データバスのディジタルデータを、前記シフト回路の対応するシフト出力端子からの前記シフト出力により記憶する複数Ｎ個のデータレジスタと、前記複数Ｎ個のデータレジスタに一連のディジタルデータが記憶された後に、それらディジタルデータをラッチする複数Ｎ個のデータラッチ回路と、前記複数Ｎ個のデータラッチ回路にそれぞれ記憶されたディジタルデータをアナログデータに変換し、複数Ｎ個の前記データ出力端子に出力するディジタル・アナログ変換器とを、備える表示用駆動装置において、
テスト信号を入力するテスト信号入力端子と、
テストクロックを入力するテストクロック入力端子と、
テストスタートパルスを入力するテストスタートパルス入力端子と、
前記テスト信号を受けて、テスト用ディジタルデータを発生するテストデータ発生回路と、
前記複数Ｎ個の出力端子に対応して設けられ、前記シフト出力により動作される複数Ｎ個のテストスイッチと、
前記各出力端子に発生されるアナログデータを前記各テストスイッチを介して観測するためのテスト出力端子とを有し、
前記テスト信号に応じて前記テストデータ発生回路で発生されるテスト用ディジタルデータを前記データバスに供給し、前記テストスタートパルス及び前記テストクロックに応じて前記シフト出力を発生させて、テストを行うことを特徴とする表示用駆動装置。
【請求項２】
前記テストデータ発生回路は、前記テスト信号によりリセットされ、前記テストクロックによりカウント値を更新し、そのカウント値をディジタルデータとして出力するカウンタを含んで構成されることを特徴とする、請求項１記載の表示用駆動装置。
【請求項３】
前記テストクロックによるカウント値の更新は、前記テストクロックを所定数カウントする毎に、行われることを特徴とする、請求項２記載の表示用駆動装置。
【請求項４】
前記カウンタは、前記ディジタルデータの階調と同じ階調のディジタルデータとなるカウント値を出力可能であることを特徴とする、請求項２、３記載の表示用駆動装置。
【請求項５】
前記複数Ｎ個のテストスイッチは、前記シフト回路のシフト出力に基づいて、順次オンされることを特徴とする、請求項１〜４記載の表示用駆動装置。
【請求項６】
前記テストスタートパルスは、前記テスト信号が供給された後、任意の時間経過後に供給されることを特徴とする、請求項１〜５記載の表示用駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置（ＬＣＤ）や有機ＥＬ表示装置等の表示パネルを駆動するためのソースドライバなどの駆動装置に関し、特に多数の出力信号の検査（テスト）を行えるようにした表示用駆動装置に関する。
【０００２】
【従来の技術】
液晶表示装置（ＬＣＤ）や有機ＥＬ表示装置等の表示パネルの大画面化、高精細度化に伴って、その駆動装置であるドライバＩＣは非常に多出力で高密度に実装されるようになってきている。例えば、ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｅｒ）液晶表示パネルとして、１０２４（ソース側）×６４０（ゲート側）の画素を持つＸＧＡについてみると、カラー表示の場合には各画素ごとにＲ，Ｇ，Ｂ分が必要であるから、出力数３０７２のソースドライバを設けることになる。
【０００３】
実際には、これだけの出力数を持つ単一のソースドライバＩＣを構成することはできないから、数百の出力端子を持つ複数のドライバＩＣを用いて、ＴＦＴ液晶表示パネルのソースをドライブすることになる。いずれにしても、ソースドライバＩＣの出力端子はＴＦＴ液晶表示パネルの画素密度に対応して、非常に狭い間隔で形成されるから、ソースドライバＩＣは、ＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）やＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）などの手法で高密度実装される。
【０００４】
一般に、このように高密度実装された状態では、ソースドライバＩＣの各出力端子の電気的状態をプロービングにより観察することは困難であり、殆ど不可能である。
【０００５】
従来、ＴＦＴ液晶表示装置の駆動回路において、液晶パネルの複数のラインに対してそれぞれスイッチ手段を設け、これらのスイッチ手段を順次制御して各ラインに印加される駆動信号を共通に設けた観測用出力端子を介して外部に取り出すようにして、複数のラインの信号の観測をすることが知られている（特許文献１参照）。
【０００６】
【特許文献１】
特開平５−１６５４３３号公報（第３−４頁、図２，図３）
【０００７】
【発明が解決しようとする課題】
従来のＴＦＴ液晶表示装置の駆動回路（ドライバＩＣ）では、アナログ出力を観測する観測用出力端子が設けられているだけであるから、駆動回路のアナログ出力を観測するためには、ディジタルデータの入力を含め一連の動作をさせるように、駆動回路のみでなく、液晶表示装置全体を動作させることが必要になる。また、複数のラインに対して個々に設けられるスイッチ手段を制御するための制御手段（シフトレジスタ）を設けるなど検査のためにかなり大きな追加構成を必要としている。
【０００８】
このため、不具合品が発生した場合に、その故障原因がドライバＩＣにあるのか、あるいはそれが搭載されている基板側にあるのかや、その故障場所の特定など、その故障解析を行うことが非常に困難であった。また、製造後の製品検査において、ドライバＩＣ単体あるいはドライバＩＣが基板に搭載されたドライバモジュールでの検査も困難である。
【０００９】
そこで、本発明は、ＩＣ化された表示用駆動装置であって、単独であるいは基板に搭載された状態で、外部からデータ入力を行うことなく、簡易な構成で、各出力端子における任意階調データのアナログ出力をモニタすることができる表示用駆動装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１記載の表示用駆動装置は、外部からディジタルデータがシリアルに供給されるデータバスと、外部から供給されるスタートパルスを、外部から供給されるマシンクロックにしたがってシフト出力を順次出力する複数Ｎ個のシフト出力端子を持つシフト回路と、データ出力端子に対応して設けられており、前記データバスのディジタルデータを、前記シフト回路の対応するシフト出力端子からの前記シフト出力により記憶する複数Ｎ個のデータレジスタと、前記複数Ｎ個のデータレジスタに一連のディジタルデータが記憶された後に、それらディジタルデータをラッチする複数Ｎ個のデータラッチ回路と、前記複数Ｎ個のデータラッチ回路にそれぞれ記憶されたディジタルデータをアナログデータに変換し、複数Ｎ個の前記データ出力端子に出力するディジタル・アナログ変換器とを、備える表示用駆動装置において、
テスト信号を入力するテスト信号入力端子と、テストクロックを入力するテストクロック入力端子と、テストスタートパルスを入力するテストスタートパルス入力端子と、前記テスト信号を受けて、テスト用ディジタルデータを発生するテストデータ発生回路と、前記複数Ｎ個の出力端子に対応して設けられ、前記シフト出力により動作される複数Ｎ個のテストスイッチと、前記各出力端子に発生されるアナログデータを前記各テストスイッチを介して観測するためのテスト出力端子とを有し、
前記テスト信号に応じて前記テストデータ発生回路で発生されるテスト用ディジタルデータを前記データバスに供給し、前記テストスタートパルス及び前記テストクロックに応じて前記シフト出力を発生させて、テストを行うことを特徴とする。
【００１１】
請求項２記載の表示用駆動装置は、請求項１記載の表示用駆動装置において、前記テストデータ発生回路は、前記テスト信号によりリセットされ、前記テストクロックによりカウント値を更新し、そのカウント値をディジタルデータとして出力するカウンタを含んで構成されることを特徴とする。
【００１２】
請求項３記載の表示用駆動装置は、請求項２記載の表示用駆動装置において、前記テストクロックによるカウント値の更新は、前記テストクロックを所定数カウントする毎に、行われることを特徴とする。
【００１３】
請求項４記載の表示用駆動装置は、請求項２、３記載の表示用駆動装置において、前記カウンタは、前記ディジタルデータの階調と同じ階調のディジタルデータとなるカウント値を出力可能であることを特徴とする。
【００１４】
請求項５記載の表示用駆動装置は、請求項１〜４記載の表示用駆動装置において、前記複数Ｎ個のテストスイッチは、前記シフト回路のシフト出力に基づいて、順次オンされることを特徴とする。
【００１５】
請求項６記載の表示用駆動装置は、請求項１〜５記載の表示用駆動装置において、前記テストスタートパルスは、前記テスト信号が供給された後、任意の時間経過後に供給されることを特徴とする。
【００１６】
【発明の実施の形態】
以下、図面を参照して、本発明の表示用駆動装置の実施の形態を、液晶駆動装置のソースドライバＩＣへの適用例について説明する。図１は、ソースドライバＩＣ１００の全体構成を示す図であり、図２は図１のスキャンコントローラ２００の内部構成を示す図である。また、図３は、ソースドライバＩＣ１００のテスト時のタイミングチャートである。
【００１７】
図１において、データレジスタ１１１〜１１ｎは、データバスＤ−ＢＵＳに時間的に順次シリアルに送られてくるディジタルデータＤＡＴＡ／ＵＣＮＴを、データ取り込み指令であるシフト出力により取り込んで記憶する。なお、ディジタルデータＤＡＴＡ及びＵＣＮＴは、共にディジタルデータであるが、ＤＡＴＡは通常動作時の表示用データであり、ＵＣＮＴはテスト用データである。
【００１８】
データラッチ回路１２１〜１２ｎは、データレジスタ１１１〜１１ｎの記憶データをデータラッチ指令信号ＬＯＡＤ／ＳＴＢに応じて一斉に取り込んで保持する。なお、ラッチ指令信号ＬＯＡＤは通常動作時のラッチ指令信号であり、ラッチ指令信号ＳＴＢはテスト時のラッチ指令信号である。
【００１９】
ディジタル・アナログ変換器（ＤＡＣ）１３１〜１３ｎは、データラッチ回路１２１〜１２ｎからのディジタルデータを基準電圧発生回路１７０の基準電圧Ｖｒｅｆに基づいてアナログデータに変換する。
【００２０】
バッファ回路１４１〜１４ｎは、ＤＡＣ１３１〜１３ｎからのアナログデータを緩衝増幅し、出力信号ＯＵＴ１〜ＯＵＴｎとして、ＴＦＴ−ＬＣＤのソースに供給する。
【００２１】
データレジスタ１１１、データラッチ回路１２１、ＤＡＣ１３１、バッファ回路１４１により、第１の出力信号ＯＵＴ１のデータ出力系統が構成され、このようなデータ出力系統が複数Ｎ系統設けられる。この複数Ｎは、１つのソースドライバＩＣに数百個設けられる。この複数Ｎが、例えば３８４個とすると、ソースドライバの出力数３０７２の場合には、８個のソースドライバＩＣを直列に使用することになる。
【００２２】
スキャンコントローラ２００は、テストのためにソースドライバＩＣ１００に設けられたものであり、図２にその内部構成が示されている。
【００２３】
図２のスキャンコントローラ２００において、マルチプレクサ２１１〜２１４は、それぞれ２入力を、テスト信号Ａｓｃａｎの低（Ｌ）レベルまたは高（Ｈ）レベルに応じて切り換えて出力する。マルチプレクサ２１４は、ドライバＩＣ１００の通常動作時のクロックであるマシンクロックＭＣＫと、テスト時のクロックであるテストクロックＡｃｌｋが入力され、そのいずれかを出力する。
【００２４】
マルチプレクサ２１３は、ドライバＩＣ１００の通常動作時のスタート時点を決めるスタートパルスＳＴＰＲと、テスト時のスタート時点を決めるテストスタートパルスＡｓｔｐｒが入力され、そのいずれかを出力する。
【００２５】
マルチプレクサ２１２は、ドライバＩＣ１００の通常動作時の入力ディジタルデータＤＡＴＡと、テスト用ディジタルデータＵＣＮＴが入力され、そのいずれかを出力する。
【００２６】
ディジタルデータＵＣＮＴは、テストデータ発生回路を構成するリセット回路２３０とアップカウンタ２４０によって、生成される。リセット回路２３０は、テスト信号ＡｓｃａｎがＬレベルからＨレベルに立ち上がったことを検出して、カウントリセットパルスをカウンタ２４０に供給してカウント値をリセットする。カウンタ２４０は、テストクロックＡｃｌｋをカウントし、そのカウント値をディジタルデータＵＣＮＴとして出力する。
【００２７】
このディジタルデータＵＣＮＴは、ディジタルデータＤＡＴＡが例えば６ビットデータであるとすると、これと対応させるように、６ビット出力を発生できるような構成とされており、０から６３をカウント値として出力する。この０から６３のカウント値を繰り返して出力する。
【００２８】
マルチプレクサ２１１は、ドライバＩＣ１００の通常動作時のラッチ指令信号ＬＯＡＤと、テスト時のデータラッチ指令信号ＳＴＢが入力され、そのいずれかを出力する。
【００２９】
ストローブパルス発生回路２２０は、スタートパルスＡｓｔｐｒとテストクロックＡｃｌｋが入力され、スタートパルスＡｓｔｐｒの立ち下がり後のテストクロックＡｃｌｋをカウントする。そして、全てのデータレジスタ１１１〜１１ｎにテストデータが記憶された時点で、ラッチ指令信号ＳＴＢを発生する。
【００３０】
図１に戻って、シフト回路を構成するシフトレジスタ３００は、Ｄ型フリップフロップ（ＦＦ）３０１〜３０ｎが直列に接続される。その初段のＦＦ３０１のデータ入力端子ＤにスタートパルスＳＴＰＲ／Ａｓｔｐｒが入力され、全ＦＦ３０１〜３０ｎのクロック入力端子にクロックＭＣＫ／Ａｃｌｋが入力される。各ＦＦ３０１〜３０ｎの出力端子Ｑから順次シフト出力が出力される。最終段のＦＦ３０ｎから出力されるキャリーアウト信号ＣＯは、次のソースドライバＩＣへスタートパルスとして、供給される。
【００３１】
アナログスイッチ１６１〜１６ｎは、テスト時に出力端子ＯＵＴ１〜ＯＵＴｎのアナログ出力を順次、テスト出力Ａｏｕｔとして出力するテストスイッチである。テストスイッチ１６１〜１６ｎの制御は、テスト信号Ａｓｃａｎと各シフト出力とを２入力とするアンド回路１５１〜１５ｎにより、順次に行われる。
【００３２】
この図１のドライバＩＣ１００において、テストのために設けられた入出力端子は、黒塗りの三角印が付された、テスト信号Ａｓｃａｎ用のテスト信号入力端子、テストクロックＡｃｌｋ用のテストクロック入力端子、スタートパルスＡｓｔｐｒ用のテストスタートパルス入力端子、及びテスト出力Ａｏｕｔ用のテスト出力端子の４端子である。また、これらのテスト信号Ａｓｃａｎ、テストクロックＡｃｌｋ、スタートパルスＡｓｔｐｒは、テスト装置（図示を省略）から出力され、また、テスト出力Ａｏｕｔはテスト装置に入力されて、評価される。
【００３３】
次に図１、図２に示されたソースドライバＩＣのテスト時の動作を、図３のタイミングチャートも参照して説明する。図３（ａ）はタイミングチャート全体を示す図であり、図３（ｂ）はその一部分を拡大して示す図である。
【００３４】
さて、テスト時に、テスト信号Ａｓｃａｎが時点ｔ１でＬレベルからＨレベルに変化される。このテスト信号ＡｓｃａｎがＨレベルになることにより、マルチプレクサ２１１〜２１４は、テスト側に切り替わる。
【００３５】
同時に、リセット回路２３０でテスト信号ＡｓｃａｎのＨレベルへの変化を検出して、カウントリセットパルスＣＲＳＴが出力される。このカウントリセットパルスＣＲＳＴがカウンタ２４０に供給されて、そのカウント値をリセットする。カウンタ２４０は、それ以後に供給されるテストクロックＡｃｌｋをアップカウントしていく。カウンタ２４０のカウント値は、テスト用ディジタルデータＵＣＮＴとして、マルチプレクサ２１２を通ってデータバスＤ−ＢＵＳに供給され、各データレジスタ１１１〜１１ｎに同時に供給される。しかし、各データレジスタ１１１〜１１ｎでは、シフトレジスタ３００からのシフト出力が得られる迄は、ディジタルデータＵＣＮＴを取り込むことはない。
【００３６】
スタートパルスＡｓｔｐｒが、テスト信号ＡｓｃａｎがＨレベルになった後に所定時間Ｔ１が経過して入力されると、マルチプレクサ２１３を通ってシフトレジスタ３００の初段のＦＦ３０１のデータ入力端子Ｄに供給される。このスタートパルスＡｓｔｐｒがテストクロックＡｃｌｋにより、シフトレジスタ３００内のＦＦ３０１〜３０ｎを順次シフトされて、各シフト出力となる。
【００３７】
図３では、スタートパルスＡｓｔｐｒの立ち上がりまでの、所定時間Ｔ１はテスト信号ＡｓｃａｎがＨレベルになった時点ｔ１からディジタルデータＵＣＮＴが６になるまでの時間である。そのスタートパルスＡｓｔｐｒの立ち下がり、即ちテストクロックＡｃｌｋの立ち下がり時点からのディジタルデータＵＣＮＴが、順次データレジスタ１１１〜１１ｎに取り込まれて、記憶される。この例では、データレジスタ１１１にディジタルデータＵＣＮＴ「７」が記憶され、それ以降のデータレジスタには１カウント値づつ増加したデータが記憶される。カウンタ２４０のカウント値は、０〜６３であるから、フルカウント値６３になると再び０からカウントを開始する。
【００３８】
一方、ストローブパルス発生回路２２０は、スタートパルスＡｓｔｐｒの立ち下がり時点からのテストクロックＡｃｌｋをカウントしている。そのカウント値が複数Ｎ（この例では、Ｎ＝２４０）になった時に、全てのデータレジスタ１１１〜１１ｎにディジタルデータＵＣＮＴが記憶されたことになるので、ラッチ指令信号ＳＴＢを発生し、データラッチ回路１２１〜１２ｎにデータレジスタ１１１〜１１ｎの記憶データをラッチする。
【００３９】
なお、データラッチ回路１２１〜１２ｎにデータがラッチされる以前は、ＯＵＴ１〜ＯＵＴｎから出力されるテスト出力Ａｏｕｔは不定である。また、ラッチ指令信号ＳＴＢの発生から、次のスタートパルスＡｓｔｐｒの立ち下がりまでは、テスト出力Ａｏｕｔは高インピーダンスＨｉ−Ｚである。
【００４０】
次に、ラッチ指令信号ＳＴＢが立ち下がった時点ｔ２から、所定時間Ｔ２が経過した時点で第２番目のスタートパルスＡｓｔｐｒが発生すると、そのスタートパルスＡｓｔｐｒの立ち下がりから、テストクロックＡｃｌｋに応じてシフトレジスタ３００から順次シフト出力が発生し、データレジスタ１１１〜１１ｎに各時点のデータバスＤ−ＢＵＳ上のディジタルデータＵＣＮＴを記憶させていく。
【００４１】
この第２番目のスタートパルスＡｓｔｐｒの発生した時には、データラッチ回路１２１〜１２ｎに第１回目のディジタルデータＵＣＮＴがラッチされており、それがＤＡＣ１３１〜１３ｎでアナログ値に変換され、バッファ１４１〜１４ｎでバッファリングされて、アナログ出力ＯＵＴ１〜ＯＵＴｎが出力されている。そして、アンド回路１５１〜１５ｎからシフト出力が出力されると、テストスイッチ１６１〜１６ｎが順次１つづつオンされるから、テスト出力Ａｏｕｔにおいて、アナログ出力ＯＵＴ１〜ＯＵＴｎを観測することができる。
【００４２】
図３に示した例では、データレジスタ１１１〜１１ｎには、ディジタルデータＵＣＮＴとして、７−６３、０−６３、０−６３、０−５４の２４０個の値が記憶されるように、示している。アナログ出力ＯＵＴ１は、記号Ｓ１で示すように「７」であり、アナログ出力ＯＵＴｎは、記号Ｓ２４０で示すように「５４」である。
【００４３】
各データレジスタ１１１〜１１ｎに記憶される値は、時間Ｔ１及び時間Ｔ２を変更することにより、異ならせることができる。例えば、データレジスタ１１１についてみると、０−６３のいずれの値をも、時間Ｔ１及び時間Ｔ２を変更することによって、記憶させることが可能である。他のデータレジスタ１１２〜１１ｎについても同様である。
【００４４】
したがって、各ＯＵＴ１〜ＯＵＴｎについて、全ての階調データが入力されたときの、検査結果を観測することができる。
【００４５】
本発明のソースドライバＩＣによれば、電源端子以外に、４つのテスト端子を、設け、内部に、テストデータ発生回路２３０、２４０と、ストローブパルス発生回路２２０、テストスイッチ１６１〜１６ｎとを設けることにより、ドライバＩＣを、単独であるいは基板に搭載された駆動用モジュール状態で、外部からデータ入力を行うことなく、製品検査や、故障解析を行うことができる。
【００４６】
また、ソースドライバＩＣが本来の表示動作のために持っている、シフトレジスタ３００を、テストデータのシフトにも用いるほか、テストスイッチ１６１〜１６ｎの順次駆動にも用いるから、従来に比べて、ソースドライバＩＣが構成されるＩＣチップの面積を縮小することができる。
【００４７】
また、カウンタ２４０のカウント値ＵＣＮＴをディジタルデータＵＣＮＴとして用いるから、テストデータを簡易な回路で発生することができる。
【００４８】
また、そのカウント値ＵＣＮＴを、ディジタルデータの階調０−６３と同じ階調０−６３のディジタルデータとして、且つ、カウント開始（テスト信号Ａｓｃａｎの立ち上がり時点ｔ１）とスタートパルスＡｓｔｐｒとの間に任意の時間差Ｔ１を設けることにより、各出力端子から任意階調データのアナログ出力ＯＵＴ１〜ＯＵＴｎを発生する。したがって、全ての出力端子のアナログ出力ＯＵＴ１〜ＯＵＴｎについて、全階調データ０−６３に対する検査を行うことができる。
【００４９】
さらに、テストデータ発生回路のカウンタ２４０のカウント動作を、以上の説明のものと異ならせても良い。
【００５０】
このカウント動作の変更は、カウンタ２４０のカウント値ＵＣＮＴを、既に説明したようなテストクロックＡｃｌｋ毎に変更することに代えて、テストクロックＡｃｌｋを特定数Ｋだけカウントする毎にカウント値ＵＣＮＴを１カウントアップするように構成する。この特定数Ｋは、任意の数で良いが、６４や２４０などのこのドライバＩＣに特定する数値としても良い。
【００５１】
このようにカウンタ２４０のカウント動作を変更することによって、複数の隣接するアナログ出力端子のアナログ出力ＯＵＴが、正常な場合には全く同一の値として出力される。しかし、いずれかのアナログ出力端子に関係する構成素子に故障があった場合には、当該アナログ出力端子のアナログ出力ＯＵＴｉは隣接するアナログ出力端子のアナログ出力と異なることになるから、例え、わずかな異常状態しか示さない故障であっても、発見することが容易になる。
【００５２】
カウンタ２４０のカウント動作を、テストクロックＡｃｌｋ毎に行うか、あるいはテストクロックＡｃｌｋを特定数Ｋだけカウントする毎に行うかは、そのいずれかのみとするように、ドライバＩＣを構成するようにしてもよい。または、カウンタ２４０の内部設定を外部からの指令信号、例えばテストクロックＡｃｌｋを特定のデータフォーマットにして設定変更の指令信号とするなど、により、テストのための外部端子数を増やすことなく、必要に応じて上記のいずれかのカウント動作に設定することができる。
【００５３】
【発明の効果】
本発明の表示用駆動装置によれば、電源端子以外に、テスト信号入力端子、テストクロック入力端子、テストスタートパルス入力端子、テスト出力端子を、設け、内部に、テスト用ディジタルデータを発生するテストデータ発生回路と、出力端子に対応して設けられるテストスイッチとを設ける。これにより、表示用駆動装置であるドライバＩＣを、単独であるいは基板に搭載された状態で、外部からデータ入力を行うことなく、製品検査や、故障解析を行うことができる。
【００５４】
また、表示用駆動装置が本来の表示動作のために持っている、シフトレジスタなどのシフト回路を、テストデータのシフト動作にも用いるほか、テストスイッチの順次駆動にも用いるから、従来に比べて、表示用駆動装置が構成されるチップの面積を縮小することができる。
【００５５】
また、カウンタのカウント値をディジタルデータとして用いるから、テストデータを簡易な回路で発生することができる。
【００５６】
また、そのカウント値を、ディジタルデータの階調と同じ階調のディジタルデータとして、且つ、カウント開始とテストスタートパルスに任意の時間差を設けることにより、各出力端子から任意階調データのアナログ出力を発生する。したがって、全ての出力端子について、全階調データに対する検査を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るソースドライバＩＣ１００の全体構成図。
【図２】図１のスキャンコントローラ２００の内部構成を示す図。
【図３】ソースドライバＩＣ１００のテスト時のタイミングチャート。
【符号の説明】
１００　ドライバＩＣ
１１１〜１１ｎ　データレジスタ
１２１〜１２ｎ　データラッチ回路
１３１〜１３ｎ　ＤＡＣ
１４１〜１４ｎ　バッファ回路
１５１〜１５ｎ　アンド回路
１６１〜１６ｎ　テストスイッチ
１７０　基準電圧発生回路
２００　スキャンコントローラ
２１１〜２１４　マルチプレクサ
２２０　ストローブパルス発生回路
２３０　リセット回路
２４０　カウンタ
３００　シフトレジスタ
３０１〜３０ｎ　Ｄ型ＦＦ
ＬＯＡＤ　ラッチ指令信号
ＳＴＢ　テスト用ラッチ指令信号
ＤＡＴＡ　ディジタルデータ
ＵＣＮＴ　テスト用ディジタルデータ（カウント値）
ＳＴＰＲ　スタートパルス
Ａｓｔｐｒ　テストスタートパルス
ＭＣＫ　マシンクロック
Ａｃｌｋ　テストクロック
Ａｓｃａｎ　テスト信号
Ａｏｕｔ　テスト出力
【図１】
2004126435.tif 000003
【図２】
2004126435.tif 000004
【図３】
2004126435.tif 000005