(57)【要約】【課題】アクティブマトリックス型液晶表示装置において、画素電極とデータラインとの間に結合容量が発生するのを防止する。【解決手段】紙面垂直方向において、画素電極５とデータライン３との間に補助容量ライン６を配置することにより、画素電極５とデータライン３との間に結合容量が発生するのを防止する。この場合、補助容量ライン６は、データライン３と平行でデータライン３の配置領域のほぼ全域に亘って配置されている。【選択図】        図１
2004341185.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に設けられた走査ラインおよびデータラインと、前記両ラインの各交点近傍に前記両ラインに接続されて設けられたスイッチング素子と、前記スイッチング素子に接続されて設けられた画素電極と、前記画素電極と重ね合わされて設けられ、前記画素電極と重ね合わされた部分により補助容量部を形成する補助容量ラインとを備えたアクティブマトリックス型液晶表示装置において、前記補助容量ラインは、前記画素電極と前記データラインとの間にそれぞれ絶縁膜を介して設けられ、且つ、前記データラインと平行に形成されていることを特徴とするアクティブマトリックス型液晶表示装置。
【請求項２】
請求項１に記載の発明において、前記補助容量ラインは前記データラインと重ね合わされた部分を有し、前記補助容量ラインの前記データラインと重ね合わされた部分の幅は前記データラインの幅よりも広くなっていることを特徴とするアクティブマトリックス型液晶表示装置。
【請求項３】
請求項１または２に記載の発明において、前記画素電極はその前段の前記走査ラインと重ね合わされていることを特徴とするアクティブマトリックス型液晶表示装置。
【請求項４】
請求項１または２に記載の発明において、前記補助容量ラインから前記画素電極と前記薄膜トランジスタのゲート電極との間の隙間の少なくとも一部と重ね合わされる延出部が延出されていることを特徴とするアクティブマトリックス型液晶表示装置。
【請求項５】
請求項１または２に記載の発明において、前記補助容量ラインから前記画素電極と前記走査ラインとの間の隙間と重ね合わされる延出部が延出されていることを特徴とするアクティブマトリックス型液晶表示装置。
【請求項６】
請求項１〜５のいずれかに記載の発明において、少なくとも前記補助容量ラインにそれよりも幅広の透過性補助容量ラインが重ね合わされて設けられていることを特徴とするアクティブマトリックス型液晶表示装置。
【請求項７】
請求項１または２に記載の発明において、互いに隣接する前記補助容量ライン間に連結部が設けられ、全体として格子状となっていることを特徴とするアクティブマトリックス型液晶表示装置。
【請求項８】
請求項７に記載の発明において、前記連結部は前記画素電極と前記走査ラインとの間の隙間および前記走査ラインとその後段の前記画素電極との間の隙間と重ね合わされていることを特徴とするアクティブマトリックス型液晶表示装置。
【請求項９】
請求項７に記載の発明において、前記連結部は前記薄膜トランジスタと重ね合わされていることを特徴とするアクティブマトリックス型液晶表示装置。
【請求項１０】
請求項７に記載の発明において、前記連結部の一部は前記走査ラインと重ね合わされず、当該非重合領域における前記走査ラインの一部とその後段の前記画素電極とが重ね合わされていることを特徴とするアクティブマトリックス型液晶表示装置。
【請求項１１】
請求項７に記載の発明において、前記補助容量ラインおよび前記連結部は透過画素以外の領域と重ね合わされていることを特徴とするアクティブマトリックス型液晶表示装置。
【請求項１２】
請求項７〜１１のいずれかに記載の発明において、前記補助容量ラインおよび前記連結部にそれらよりも幅広の透過性補助容量ラインが重ね合わされて設けられていることを特徴とするアクティブマトリックス型液晶表示装置。
【請求項１３】
請求項１２に記載の発明において、前記透過性補助容量ラインおよび前記画素電極で前記薄膜トランジスタおよびその周囲を覆い、前記薄膜トランジスタの周囲の光漏れ領域が透過画素の一部となっていることを特徴とするアクティブマトリックス型液晶表示装置。
【請求項１４】
請求項１２に記載の発明において、前記補助容量ラインを高反射率金属によって形成し、該補助容量ラインおよび前記画素電極で前記薄膜トランジスタおよびその周囲を覆い、前記薄膜トランジスタおよびその周囲に対応する領域における前記補助容量ラインが反射面となっていることを特徴とするアクティブマトリックス型液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はアクティブマトリックス型液晶表示装置に関する。
【０００２】
【従来の技術】
従来のアクティブマトリックス型液晶表示装置には、ガラス基板上に走査ラインおよびデータラインがマトリックス状に設けられ、その各交点近傍にスイッチング素子としての薄膜トランジスタが両ラインに接続されて設けられ、それらの上に絶縁膜が設けられ、その上に画素電極が絶縁膜に設けられたコンタクトホールを介して薄膜トランジスタに接続されて設けられたものがある（例えば、特許文献１参照）。この場合、高開口率化を図るために、画素電極の縁部は両ラインと重ね合わされている。
【０００３】
【特許文献１】
特開平１−１５６７２５号公報（第１図、第４図）
【０００４】
【発明が解決しようとする課題】
しかしながら、上記構成の液晶表示装置では、画素電極の縁部をデータラインに重ね合わせているので、この重合部分に結合容量が発生し、この結合容量に起因して垂直クロストークが発生し、表示特性が劣化してしまうという問題があった。すなわち、例えば、図１０（Ａ）に示すように、１画素４１の背景が灰色でその中に正方形の黒表示４２を行うとき、上記結合容量に起因して、画素の電位がドレイン電圧に引きずられるため、図１０（Ｂ）において符号４３で示すように、黒表示４２の上下の背景の色がやや濃くなり、黒表示４２が上下方向に尾引き、表示特性が劣化してしまう。
そこで、この発明は、垂直クロストークが発生しないようにすることができるアクティブマトリックス型液晶表示装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、マトリックス状に設けられた走査ラインおよびデータラインと、前記両ラインの各交点近傍に前記両ラインに接続されて設けられたスイッチング素子と、前記スイッチング素子に接続されて設けられた画素電極と、前記画素電極と重ね合わされて設けられ、前記画素電極と重ね合わされた部分により補助容量部を形成する補助容量ラインとを備えたアクティブマトリックス型液晶表示装置において、前記補助容量ラインは、前記画素電極と前記データラインとの間にそれぞれ絶縁膜を介して設けられ、且つ、前記データラインと平行に形成されていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記補助容量ラインは前記データラインと重ね合わされた部分を有し、前記補助容量ラインの前記データラインと重ね合わされた部分の幅は前記データラインの幅よりも広くなっていることを特徴とするものである。
請求項３に記載の発明は、請求項１または２に記載の発明において、前記画素電極はその前段の前記走査ラインと重ね合わされていることを特徴とするものである。
請求項４に記載の発明は、請求項１または２に記載の発明において、前記補助容量ラインから前記画素電極と前記薄膜トランジスタのゲート電極との間の隙間の少なくとも一部と重ね合わされる延出部が延出されていることを特徴とするものである。
請求項５に記載の発明は、請求項１または２に記載の発明において、前記補助容量ラインから前記画素電極と前記走査ラインとの間の隙間と重ね合わされる延出部が延出されていることを特徴とするものである。
請求項６に記載の発明は、請求項１〜５のいずれかに記載の発明において、少なくとも前記補助容量ラインにそれよりも幅広の透過性補助容量ラインが重ね合わされて設けられていることを特徴とするものである。
請求項７に記載の発明は、請求項１または２に記載の発明において、互いに隣接する前記補助容量ライン間に連結部が設けられ、全体として格子状となっていることを特徴とするものである。
請求項８に記載の発明は、請求項７に記載の発明において、前記連結部は前記画素電極と前記走査ラインとの間の隙間および前記走査ラインとその後段の前記画素電極との間の隙間と重ね合わされていることを特徴とするものである。
請求項９に記載の発明は、請求項７に記載の発明において、前記連結部は前記薄膜トランジスタと重ね合わされていることを特徴とするものである。
請求項１０に記載の発明は、請求項７に記載の発明において、前記連結部の一部は前記走査ラインと重ね合わされず、当該非重合領域における前記走査ラインの一部とその後段の前記画素電極とが重ね合わされていることを特徴とするものである。
請求項１１に記載の発明は、請求項７に記載の発明において、前記補助容量ラインおよび前記連結部は透過画素以外の領域と重ね合わされていることを特徴とするものである。
請求項１２に記載の発明は、請求項７〜１１のいずれかに記載の発明において、前記補助容量ラインおよび前記連結部にそれらよりも幅広の透過性補助容量ラインが重ね合わされて設けられていることを特徴とするものである。
請求項１３に記載の発明は、請求項１２に記載の発明において、前記透過性補助容量ラインおよび前記画素電極で前記薄膜トランジスタおよびその周囲を覆い、前記薄膜トランジスタの周囲の光漏れ領域が透過画素の一部となっていることを特徴とするものである。
請求項１４に記載の発明は、請求項１２に記載の発明において、前記補助容量ラインを高反射率金属によって形成し、該補助容量ラインおよび前記画素電極で前記薄膜トランジスタおよびその周囲を覆い、前記薄膜トランジスタおよびその周囲に対応する領域における前記補助容量ラインが反射面となっていることを特徴とするものである。
そして、この発明によれば、補助容量ラインを画素電極とデータラインとの間にそれぞれ絶縁膜を介して設けているので、この補助容量ラインにより、画素電極とデータラインとの間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができる。
【０００６】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としてのアクティブマトリックス型液晶表示装置における薄膜トランジスタパネルの要部の透過平面図を示す。この薄膜トランジスタパネルはガラス基板１を備えている。ガラス基板１の上面側には走査ライン２およびデータライン３がマトリックス状に設けられ、その各交点近傍には薄膜トランジスタ４および画素電極５が設けられ、さらに補助容量ライン６がデータライン３と平行して設けられている。ここで、図１を明確にする目的で、各画素電極５の縁部に斜めの短い実線のハッチングが記入されている（以下の実施形態でも同様）。
【０００７】
この場合、画素電極５の左右辺部は、その左右両側に配置された補助容量ライン６と重ね合わされている。これにより、画素電極５のうち、その左右両側の補助容量ライン６形成領域および薄膜トランジスタ４形成領域を除く領域が実質的な画素領域となっている。ただし、薄膜トランジスタパネル上に対向配置される対向パネル（図示せず）には、薄膜トランジスタ４への外光の入射を防止するために、少なくとも薄膜トランジスタ４に対応する部分にブラックマスクが設けられている。
【０００８】
補助容量ライン６はデータライン３と重ね合わされている。また、後で説明するが、補助容量ライン６は、厚さ方向において、すなわち、図１における紙面垂直方向において、データライン３と画素電極５との間にそれぞれ絶縁膜を介して設けられている。そして、補助容量ライン６の幅（走査ライン２と平行な方向の長さ）はデータライン３の幅よりもある程度大きくなってなり、これにより、走査ライン２と平行方向の位置ずれがあっても、データライン３が直接画素電極５と対向しないようにデータライン３を確実に覆っている。
【０００９】
また、補助容量ライン６はデータライン３の配置領域のほぼ全域に亘って配置されており、これにより、補助容量ライン６は、画素電極５に対し、走査ライン２と直交する方向の位置ずれがあっても、画素電極５と確実に重なり、位置合わせずれによる補助容量の変動を確実に防止している。
【００１０】
次に、この薄膜トランジスタパネルの具体的な構造について説明する。図２は図１のＩＩ−ＩＩ線に沿う断面図を示す。ガラス基板１の上面の所定の箇所にはクロムやモリブデンなどからなるゲート電極１１を含む走査ライン２（図１参照）が設けられている。ゲート電極１１および走査ライン２を含むガラス基板１の上面には窒化シリコンからなるゲート絶縁膜１２が設けられている。
【００１１】
ゲート電極１１上におけるゲート絶縁膜１２の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜１３が設けられている。ゲート電極１１上における半導体薄膜１３の上面の所定の箇所には窒化シリコンからなるチャネル保護膜１４が設けられている。
【００１２】
チャネル保護膜１４の上面両側およびその両側における半導体薄膜１３の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層１５、１６が設けられている。オーミックコンタクト層１５、１６の上面にはクロムやモリブデンなどからなるソース電極１７およびドレイン電極１８が設けられている。
【００１３】
そして、ゲート電極１１、ゲート絶縁膜１２、半導体薄膜１３、チャネル保護膜１４、オーミックコンタクト層１５、１６、ソース電極１７およびドレイン電極１８により、薄膜トランジスタ４が構成されている。
【００１４】
ゲート絶縁膜１２の上面の所定の箇所にはデータライン３が設けられている。この場合、データライン３は、下から順に、真性アモルファスシリコン層３ａ、ｎ型アモルファスシリコン層３ｂ、クロムやモリブデンなどからなる金属層３ｃの３層構造となっている。そして、真性アモルファスシリコン層３ａ、ｎ型アモルファスシリコン層３ｂおよび金属層３ｃは、ドレイン電極１８形成領域における半導体薄膜１３、オーミックコンタクト層１６およびドレイン電極１８に接続されている。
【００１５】
薄膜トランジスタ４およびデータライン３を含むゲート絶縁膜１２の上面には窒化シリコンからなる層間絶縁膜１９が設けられている。データライン３上における層間絶縁膜１９の上面の所定の箇所にはクロムやモリブデンなどからなる補助容量ライン６が設けられている。
【００１６】
補助容量ライン６を含む層間絶縁膜１９の上面には窒化シリコンからなるオーバーコート膜２０が設けられている。ソース電極１７上における層間絶縁膜１９およびオーバーコート膜２０にはコンタクトホール２１が設けられている。オーバーコート膜２０の上面の所定の箇所にはＩＴＯやＺｎＯなどの透明導電材料からなる画素電極５がコンタクトホール２１を介してソース電極１７に接続されて設けられている。
【００１７】
そして、上記構成の薄膜トランジスタパネルを備えたアクティブマトリックス型液晶表示装置では、データライン３と画素電極５との間に、データライン３の幅よりも広い形状を有する補助容量ライン６を設けているので、この補助容量ライン６により、データライン３と画素電極５との間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。
【００１８】
また、図１に示すように、走査ライン２とデータライン３との交差部分の近傍を補助容量ライン６で遮光することができるため、当該近傍を、対向パネルに設けられた、相対的に加工精度の悪いブラックマスクで遮光する場合と比較して、開口率を大きくすることができる。
【００１９】
さらに、図１に示すように、画素電極５の左右辺部のみを、その左右両側に配置された補助容量ライン６と重ね合わせているため、補助容量ラインを走査ライン２に平行に配置して、この補助容量ラインから画素電極５の左右辺部に沿って延出された２つの延出部とその根元部間の補助容量ラインとからなるほぼコ字状部を画素電極５の３つの辺部に重ね合わせる場合と比較して、開口率を大きくすることができる。
【００２０】
（第２実施形態）
図３はこの発明の第２実施形態としての薄膜トランジスタパネルの図１同様の透過平面図を示す。この図３において、図１に示す場合と異なる点は、画素電極５の上辺部を延長させて前段の走査ライン２と重ね合わせた点である。この場合、画素電極５の上辺部が前段の走査ライン２を乗り越えて前段の薄膜トランジスタ（図示せず）と干渉するのを確実に防止するために、走査ライン３の幅は図１に示す場合よりもある程度大きくしている。
【００２１】
このように、この第２実施形態では、画素電極５の上辺部を延長させて前段の走査ライン２と重ね合わせているため、図１に示す場合に存在した、画素電極５と前段の走査ライン２との間の隙間（光漏れ部）を無くすことができる。したがって、当該隙間を、対向パネルに設けられるブラックマスクで遮光する必要はなく、ブラックマスクで遮光する場合と比較して、開口率を大きくすることができる。
【００２２】
また、画素電極５の上辺部を延長させて前段の走査ライン２と重ね合わせているため、画素電極５の上辺部と前段の走査ライン２との間の電界がより一層強くなる。この結果、画素電極５の上辺部と対向パネルとの間に介在された液晶が前段の走査ライン２のオフ電位で強く規制されることになり、図１に示す場合と比較して、ディスクリネーションが小さくなる。したがって、ディスクリネーションを隠すために、対向パネルに設けられるブラックマスクをある程度小さくすることができ、ひいては開口率を大きくすることができる。
【００２３】
（第３実施形態）
図４はこの発明の第３実施形態としての薄膜トランジスタパネルの図３同様の透過平面図を示す。この図４において、図３に示す場合と異なる点は、画素電極５の左側の補助容量ライン６の所定の箇所から右側に第１の延出部６ａを走査ライン２に平行な方向に延出させ、この第１の延出部６ａを薄膜トランジスタ４のゲート電極１１の上側において画素電極５の下辺部左側と重ね合わせ、また、画素電極５の右側の補助容量ライン６の所定の箇所から左側に第２の延出部６ｂを走査ライン２に平行な方向に延出させ、この第２の延出部６ｂを画素電極５の下辺部右側、走査ライン２および後段の画素電極５Ａの上辺部右側と重ね合わせた点である。この場合、薄膜トランジスタ４のソース電極１７の画素電極５との接続部分（つまり、図２のコンタクトホール２１の部分）は、第２の延出部６ｂを避ける位置に設けられている。
【００２４】
このように、この第３実施形態では、左側の補助容量ライン６から延出された第１の延出部６ａを薄膜トランジスタ４のゲート電極１１と画素電極５の下辺部左側との間に配置し、また右側の補助容量ライン６から延出された第２の延出部６ｂを画素電極５の下辺部右側と走査ライン２との間に配置しているため、画素電極５と薄膜トランジスタ４のゲート電極１１および走査ライン２との間の結合容量（Ｃｇｓ）を減少させることができる。これは、交流駆動においてゲート電位の変化に引きずられる画素電位の変化（飛び込み電圧ΔＶ）を少ない補助容量で抑制することができることを意味し、表示品位に悪影響を与えるフリッカおよび信頼性に悪影響を与える焼き付けを改善することができることになる。
【００２５】
また、第２の延出部６ｂで画素電極５の下辺部右側と走査ライン２との間の隙間を覆うことができるため、当該隙間からの光漏れを無くすことができる。したがって、当該隙間を、対向パネルに設けられるブラックマスクで遮光する必要はなく、ブラックマスクで遮光する場合と比較して、開口率を大きくすることができる。
【００２６】
（第４実施形態）
図５はこの発明の第４実施形態としての薄膜トランジスタパネルの図１同様の透過平面図を示す。この図５において、図１に示す場合と異なる点は、画素電極５の左右両側の２つの補助容量ライン６の各所定の箇所を連結部６ｃで連結し、この連結部６ｃを画素電極５の下辺部および後段の画素電極５Ａの上辺部と重ね合わせた点である。この場合、薄膜トランジスタ４のソース電極１７の画素電極５との接続部分（つまり、図２のコンタクトホール２１の部分）は、連結部６ｃを避ける位置に設けられている。
【００２７】
このように、この第４実施形態では、連結部６ｃを画素電極５の下辺部および後段の画素電極５Ａの上辺部と重ね合わせているため、連結部６ｃを含む補助容量ライン６で画素電極５の中央部（透過画素）以外の全ての領域を覆うことができる。したがって、対向パネルに光漏れ防止用のブラックマスクを設ける必要はなく、開口率をかなり大きくすることができる。
【００２８】
また、真性アモルファスシリコンからなる半導体薄膜１３（図２参照）を備えた薄膜トランジスタ４の場合には、光リークが発生しやすいが、この薄膜トランジスタ４（ソース電極１７の一部を除く）を連結部６ｃで完全に覆うことができるため、光リーク抑制性能をかなり向上することができる。
【００２９】
また、画素電極５の左右両側の２つの補助容量ライン６の各所定の箇所を連結部６ｃで連結しているため、連結部６ｃを含む補助容量ライン６は格子状となる。したがって、連結部６ｃを含む補助容量ライン６のどこかに断線が発生しても、電流経路を確保することができ、ひいては断線不良発生の危険度を極めて小さくすることができる。
【００３０】
さらに、連結部６ｃを含む補助容量ライン６が格子状であると、例えば図１に示すように、補助容量ライン６がストライプ状である場合と比較して、時定数を小さくすることができる。すなわち、補助容量ライン６を対向パネルに設けられた対向電極（図示せず）に接続しておくと、補助容量ライン６は対向電極と同期して駆動される。そして、交流駆動における飛び込み電圧ΔＶ補正のため、対向電極は１Ｈ信号または１Ｖ信号に同期して駆動されるので、抵抗値を低くして時定数を小さくする方が立上りが俊敏となる。
【００３１】
（第５実施形態）
図６はこの発明の第５実施形態としての薄膜トランジスタパネルの図５同様の透過平面図を示す。この図６において、図５に示す場合と異なる点は、走査ライン２の幅をある程度大きくし、後段の画素電極５Ａの上辺部を走査ライン２と重ね合わせ、この重合領域およびその上側の領域（つまり、多数の点からなるハッチングが記入された領域）を除く領域における走査ライン２に連結部６ｃを重ね合わせた点である。すなわち、多数の点からなるハッチングが記入された領域においては、連結部６ｃは走査ライン２と重ね合わされていない。
【００３２】
このように、この第５実施形態では、多数の点からなるハッチングが記入された領域において、連結部６ｃを走査ライン２と重ね合わせず、且つ、後段の画素電極５Ａの上辺部を走査ライン２と重ね合わせているため、画素電極５の上辺部と前段の走査ライン２Ａとの間の電界がより一層強くなる。この結果、画素電極５の上辺部と対向パネルとの間に介在された液晶が前段の走査ライン２Ａのオフ電位で強く規制されることになり、ディスクリネーションが小さくなる。したがって、上記第２実施形態の場合と同様に、ディスクリネーションを隠すために、対向パネルに設けられるブラックマスクをある程度小さくすることができ、ひいては開口率を大きくすることができる。
【００３３】
（第６実施形態）
図７はこの発明の第６実施形態としての薄膜トランジスタパネルの図６同様の透過平面図を示す。この図７において、図６に示す場合と異なる点は、連結部６ｃを含む補助容量ライン６下における層間絶縁膜１９（図２参照）の上面にＩＴＯやＺｎＯなどの透明導電材料からなる透過性補助容量ライン６Ａを設けた点である。
【００３４】
この場合、透過性補助容量ライン６Ａは、画素電極５の左右辺部および下辺部に対応する領域において、連結部６ｃを含む補助容量ライン６のやや内側の位置まで設けられている。また、透過性補助容量ライン６Ａは、薄膜トランジスタ４のソース電極１７の画素電極５との接続部分（つまり、図２のコンタクトホール２１の部分）およびその近傍に対応する領域には設けられていない。さらに、連結部６ｃを含む補助容量ライン６は、ＩＴＯやＺｎＯなどの透明導電材料からなる透過性補助容量ライン６Ａと直接電気的にコンタクト可能なクロムやモリブデンなどからなる遮光性金属によって形成されている。
【００３５】
このように、この第６実施形態では、透過性補助容量ライン６Ａを、画素電極５の左右辺部および下辺部に対応する領域において、連結部６ｃを含む補助容量ライン６のやや内側の位置まで設けているため、当該やや内側の位置に位置する透過性補助容量ライン６Ａと画素電極５との重合部分によっても補助容量部が形成される。しかも、当該やや内側の位置に位置する透過性補助容量ライン６ＡはＩＴＯやＺｎＯなどの透明導電材料によって形成されているため、開口率に影響を与えることはない。したがって、当該やや内側の位置に位置する透過性補助容量ライン６Ａの大きさや形状を適宜に選定することにより、開口率に影響を与えることなく、補助容量の大きさを調整することができる。
【００３６】
なお、透過性補助容量ライン６Ａは、図２を参照して説明すると、補助容量ライン６を含む層間絶縁膜１９の上面に設けるようにしてもよく、また、補助容量ライン６を含む層間絶縁膜１９の上面に設けられた上層層間絶縁膜（図示せず）の上面に該上層層間絶縁膜に設けられたコンタクトホールを介して補助容量ライン６に接続させて設けるようにしてもよい。また、上層層間絶縁膜下に透過性補助容量ライン６Ａを設け、上層層間絶縁膜上に補助容量ライン６を該上層層間絶縁膜に設けられたコンタクトホールを介して透過性補助容量ライン６Ａに接続させて設けるようにしてもよい。
【００３７】
（第７実施形態）
なお、上記各実施形態では、薄膜トランジスタ４がアモルファスシリコン薄膜トランジスタである場合について説明したが、この発明はポリシリコン薄膜トランジスタにも適用することができる。そこで、次に、図２同様の断面図である図８を参照して、この発明の第７実施形態としてのポリシリコン薄膜トランジスタを備えた薄膜トランジスタパネルについて説明する。
【００３８】
図８に示すように、ガラス基板１の上面には酸化シリコンからなる第１の下地絶縁膜３１および窒化シリコンからなる第２の下地絶縁膜３２が設けられている。第２の下地絶縁膜３２の上面の所定の箇所にはポリシリコンからなる半導体薄膜３３が設けられている。この場合、半導体薄膜３３の中央部は真性領域からなるチャネル領域３３ａとされ、その両側はｎ型不純物注入領域からなるソース領域３３ｂおよびドレイン領域３３ｃとされている。
【００３９】
半導体薄膜３３を含む第２の下地絶縁膜３２の上面には窒化シリコンからなるゲート絶縁膜１２が設けられている。チャネル領域３３ａ上におけるゲート絶縁膜１２の上面の所定の箇所にはクロムやモリブデンなどからなるゲート電極１１が設けられている。また、ゲート絶縁膜１２の上面の所定の箇所にはクロムやモリブデンなどからなる走査ライン（図示せず）がゲート電極１１に接続されて設けられている。
【００４０】
ゲート電極１１などを含むゲート絶縁膜１２の上面には窒化シリコンからなる第１の層間絶縁膜３４が設けられている。ソース領域３３ｂおよびドレイン領域３３ｃ上におけるゲート絶縁膜１２および第１の層間絶縁膜３４にはコンタクトホール３５、３６が設けられている。コンタクトホール３５、３６内およびその各近傍の第１の第１の層間絶縁膜３４の上面の各所定の箇所にはクロムやモリブデンなどからなるソース電極１７およびドレイン電極１８が設けられている。また、第１の第１の層間絶縁膜３４の上面の所定の箇所にはクロムやモリブデンなどからなるデータライン３がドレイン電極１８に接続されて設けられている。
【００４１】
そして、半導体薄膜３３、ゲート絶縁膜１２、ゲート電極１１、第１の層間絶縁膜３４、コンタクトホール３５、３６、ソース電極１７およびドレイン電極１８により、薄膜トランジスタ４が構成されている。
【００４２】
ソース電極１７、ドレイン電極１８およびデータライン３を含む第１の層間絶縁膜３４の上面には窒化シリコンからなる第２の層間絶縁膜３７が設けられている。データライン３上における第２の層間絶縁膜３７の上面の所定の箇所にはクロムやモリブデンなどからなる補助容量ライン６が設けられている。補助容量ライン６の幅はデータライン３の幅よりも大きくなっている。
【００４３】
補助容量ライン６を含む第２の層間絶縁膜３７の上面には窒化シリコンからなるオーバーコート膜２０が設けられている。ソース電極１７上における第２の層間絶縁膜３７およびオーバーコート膜２０にはコンタクトホール２１が設けられている。オーバーコート膜２０の上面の所定の箇所にはＩＴＯやＺｎＯなどの透明導電材料からなる画素電極５がコンタクトホール２１を介してソース電極１７に接続されて設けられている。
【００４４】
そして、上記構成の薄膜トランジスタパネルを備えたアクティブマトリックス型液晶表示装置でも、データライン３と画素電極５との間に、データライン３の幅よりも広い形状を有する補助容量ライン６を設けているので、この補助容量ライン６により、データライン３と画素電極５との間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。
【００４５】
（第８実施形態）
ところで、ポリシリコン薄膜トランジスタ４では、耐光性が高いため、この薄膜トランジスタ４を遮光しないようにしてもよい。そこで、次に、図７同様の透過平面図である図９を参照して、この発明の第８実施形態としてのポリシリコン薄膜トランジスタ４を備えた薄膜トランジスタパネルについて説明する。
【００４６】
図９において、図７に示す場合と異なる点は、画素電極５および透過性補助容量ライン６Ａで薄膜トランジスタ４を覆った点である。このようにした場合には、薄膜トランジスタ４の周囲における光漏れ領域に配置された画素電極５を透過画素の一部とすることができるため、開口率を大きくすることができる。なお、薄膜トランジスタ４上は透過性補助容量ライン６Ａでシールドされているため、トランジスタ特性は画素電極５の影響を受けることはない。
【００４７】
（その他の実施形態）
図５、図６、図７および図９にそれぞれ示す場合において、液晶表示装置を反射型として使用するとき、補助容量ライン６をアルミニウム系金属や銀系金属などの高反射率材料によって形成し、この補助容量ライン６の画素電極５との重合部分を外光を反射するための反射面として利用するようにしてもよい。
【００４８】
なお、上述の実施形態では、画素電極５が列方向に直線状に配列されたストライプ配列とし、データライン３および補助容量ライン６をこの画素電極５間において列方向に直線状に形成した場合で説明したが、画素電極５を１行毎に半ピッチずつずらした、所謂、デルタ配列となしたものにも適用することが可能であり、その場合には、データライン３および補助容量ライン６は、画素電極５の各行間において、走査ライン２と平行に画素電極５の半ピッチ分延出されたジグザグ形状に形成される。また、スイッチング素子として薄膜トランジスタを用いているが、ダイオード等、他のスイッチング素子を適用することができる。
【００４９】
【発明の効果】
以上説明したように、この発明によれば、補助容量ラインを画素電極とデータラインとの間にそれぞれ絶縁膜を介して設けているので、この補助容量ラインにより、画素電極とデータラインとの間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としてのアクティブマトリックス型液晶表示装置における薄膜トランジスタパネルの要部の透過平面図。
【図２】図１のＩＩ−ＩＩ線に沿う断面図。
【図３】この発明の第２実施形態としての薄膜トランジスタパネルの図１同様の透過平面図。
【図４】この発明の第３実施形態としての薄膜トランジスタパネルの図３同様の透過平面図。
【図５】この発明の第４実施形態としての薄膜トランジスタパネルの図１同様の透過平面図。
【図６】この発明の第５実施形態としての薄膜トランジスタパネルの図５同様の透過平面図。
【図７】この発明の第６実施形態としての薄膜トランジスタパネルの図６同様の透過平面図。
【図８】この発明の第７実施形態としての薄膜トランジスタパネルの図２同様の断面図。
【図９】この発明の第８実施形態としての薄膜トランジスタパネルの図７同様の透過平面図。
【図１０】（Ａ）および（Ｂ）は従来のアクティブマトリックス型液晶表示装置の問題点を説明するために示す図。
【符号の説明】
１  ガラス基板
２  走査ライン
３  データライン
４  薄膜トランジスタ
５  画素電極
６  補助容量ライン
６Ａ  透過性補助容量ライン
【図１】
2004341185.tif 000003
【図２】
2004341185.tif 000004
【図３】
2004341185.tif 000005
【図４】
2004341185.tif 000006
【図５】
2004341185.tif 000007
【図６】
2004341185.tif 000008
【図７】
2004341185.tif 000009
【図８】
2004341185.tif 000010
【図９】
2004341185.tif 000011
【図１０】
2004341185.tif 000012