(57)【要約】【課題】本発明は、ＴＡＢ方式又はＣＯＧ方式を採用した場合において、矩形状のガラス基板上に高速動作が可能な複数の半導体素子を形成し、該複数の半導体素子を用いて複数のドライバＩＣを形成することで、生産性を向上させた半導体装置及びその作製方法を提供することを課題とする。【解決手段】本発明の半導体装置は、非晶質半導体で形成する第１の半導体素子が複数個配置された画素領域を有する第１の基板と、前記画素領域に対応した対向電極が形成された第２の基板と、結晶質半導体で形成する第２の半導体素子が複数個配置された第３の基板とを有し、前記結晶質半導体は、前記第２の半導体素子における電子又は正孔が流れる方向に沿って、結晶粒界が延びていることを特徴とする。【選択図】  図１
2004327809.tif 000002
【特許請求の範囲】
【請求項１】
非晶質半導体で形成する第１の半導体素子が複数個配置された画素領域を有する第１の基板と、
前記画素領域に対応して対向電極が形成された第２の基板と、
結晶質半導体で形成する第２の半導体素子が複数個配置された第３の基板とを有し、
前記結晶質半導体は、前記第２の半導体素子における電子又は正孔が流れる方向に沿って、結晶粒界が延びていることを特徴とする半導体装置。
【請求項２】
非晶質半導体でチャネル部を形成する第１の薄膜トランジスタが複数個配置された画素領域を有する第１の基板と、
前記画素領域に対応して対向電極が形成された第２の基板と、
結晶質半導体でチャネル部を形成する第２の薄膜トランジスタが複数個配置された第３の基板とを有し、
前記結晶質半導体は、前記第２の薄膜トランジスタのチャネル長方向に沿って、結晶粒界が延びていることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、前記結晶質半導体はレーザ光の照射により形成されたものであり、前記レーザ光を発生させる発振器は、連続発光の固体レーザであることを特徴とする半導体装置。
【請求項４】
請求項１又は請求項２において、前記結晶質半導体はレーザ光の照射により形成されたものであり、前記レーザ光を発生させる発振器は、連続発光のＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザから選ばれた１種であることを特徴とする半導体装置。
【請求項５】
請求項１又は請求項２において、前記結晶質半導体はレーザ光の照射により形成されたものであり、前記レーザ光を発生させる発振器は、連続発光のエキシマレーザ、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザから選ばれた１種であることを特徴とする半導体装置。
【請求項６】
請求項１又は請求項２において、前記第１の半導体素子はボトムゲート型であり、前記第２の半導体素子はトップゲート型であることを特徴とする半導体装置。
【請求項７】
請求項１又は請求項２において、前記第１乃至前記第３の基板は同じ材質であることを特徴とする半導体装置。
【請求項８】
第１の基板上に非晶質半導体で形成する第１の半導体素子を複数配置した画素領域を形成し、
第２の基板上に前記画素領域に対応した対向電極を形成した後、前記第１及び前記第２の基板を貼り合わせ、
第３の基板上に結晶質半導体で形成する第２の半導体素子を複数配置した駆動回路と、該駆動回路に従属する入力端子及び出力端子を含むドライバＩＣを複数個形成した後、前記複数個のドライバＩＣを各々に分割し、
前記ドライバＩＣを前記第１の基板上に形成された前記画素領域の周辺に貼り合わせることを特徴とする半導体装置の作製方法であって、
前記結晶質半導体は、連続発光のレーザ光の照射により形成することを特徴とする半導体装置の作製方法。
【請求項９】
請求項８において、前記レーザ光のビームスポットの幅Ａと、前記ドライバＩＣの短辺Ｂは、Ａ≧Ｂの関係を満たすことを特徴とする半導体装置の作製方法。
【請求項１０】
請求項８において、前記結晶質半導体はレーザ光の照射により形成し、前記レーザ光を発生させる発振器は、連続発光の固体レーザであることを特徴とする半導体装置。
【請求項１１】
請求項８において、前記結晶質半導体はレーザ光の照射により形成し、前記レーザ光を発生させる発振器は、連続発光のＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザから選ばれた１種であることを特徴とする半導体装置。
【請求項１２】
請求項８において、前記結晶質半導体はレーザ光の照射により形成し、前記レーザ光を発生させる発振器は、連続発光のエキシマレーザ、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザから選ばれた１種であることを特徴とする半導体装置。
【請求項１３】
請求項７において、前記第１の半導体素子はボトムゲート型として形成し、前記第２の半導体素子はトップゲート型として形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像や文字などの情報を表示する表示部を具備した半導体装置及びその作製方法に関する。また、表示部を形成する画素領域の各画素に信号を伝達する駆動回路の構成とその作製方法及びその実装方法に関する。さらに、薄膜トランジスタなどの半導体素子をマトリクス状に配置した領域を具備した半導体装置に関し、特に該領域とは別に設けられる回路の構成と作製方法及びその実装方法に関する。
【０００２】
【従来の技術】
液晶層や発光層を備えた半導体装置において、画像などの情報を表示するための画面を形成する手段として、薄膜トランジスタ（ＴＦＴ）をマトリクス状に配置した画素領域を有するアクティブマトリクス型の表示装置がある。前記表示装置は、軽量薄型化が可能である利点を活かして、ノートパソコンやモバイルコンピュータ、携帯電話をはじめ、液晶テレビなどの様々な電子機器に利用されている。
【０００３】
ところで、非晶質半導体でチャネル部を形成する技術は、該非晶質半導体が比較的安価で大型基板に形成することが可能であることから、生産性に優れる。しかしながら、非晶質半導体でチャネル部を形成した薄膜トランジスタの電界効果移動度は最大でも１ｃｍ２／Ｖｓｅｃ程度しか得ることができない。従って、画素領域に設けるスイッチ用ＴＦＴとしては利用可能であるが、高速動作が要求される駆動回路を構成する素子として用いることはできなかった。
【０００４】
従って、駆動回路は単結晶シリコン基板で作製したＩＣチップを用いて、該画素領域の周辺にＴＡＢ方式（ＴＣＰ）やＣＯＧ方式で実装する。ＴＡＢ方式は、パッド部にバンプを形成したドライバＩＣと、ポリイミドに銅箔を接着し写真製版技術で、回路を形成した後メッキを施したフィルム回路を合金にて接続後、ＩＣの周囲を樹脂で封止しパッケージ化したものである。一方、ＣＯＧ方式はＩＣチップを表示装置の基板上に形成した配線のパターンに合わせて、電気的に接続するように直接貼り合わせる方式である。
【０００５】
ＣＯＧ方式で実装する駆動回路は、ガラスや石英等の基板上に、非単結晶半導体材料で作製した複数のＴＦＴを形成し、短冊状に分割して形成する。その後、短冊上に分割した駆動回路を基板上に実装する（例えば、特許文献１参照）。
【０００６】
【特許文献１】特開平１１−１６０７３４号公報
【０００７】
【発明が解決しようとする課題】
円形のシリコンウエハは、そのサイズが年々大きくなり、最大で直径が３００ｍｍ程度のものがあるが、矩形状のドライバＩＣを取り出せる個数は限られてしまう。さらに、従来のドライバＩＣの基体であるシリコンウエハと、ガラス基板との温度係数は異なるため、貼り合わせた後にたわみなどが生じ、コンタクト抵抗の増大といった不良や、発生する応力によって、素子の信頼性が低下してしまう。
【０００８】
上記の実情を鑑み、本発明は、ＴＡＢ方式又はＣＯＧ方式を採用した場合において、矩形状のガラス基板上に高速動作が可能な複数の半導体素子を形成し、該複数の半導体素子を用いて複数のドライバＩＣを形成することで、生産性を向上させた半導体装置及びその作製方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。
【００１０】
本発明の半導体装置は、非晶質半導体で形成する第１の半導体素子が複数個配置された画素領域を有する第１の基板と、前記画素領域に対応した対向電極が形成された第２の基板と、結晶質半導体で形成する第２の半導体素子が複数個配置された第３の基板とを有し、前記結晶質半導体は、前記第２の半導体素子における電子又は正孔が流れる方向に沿って、結晶粒界が延びていることを特徴とする。
【００１１】
本発明の半導体装置は、非晶質半導体でチャネル部を形成する第１の薄膜トランジスタが複数配置された画素領域を有する第１の基板と、前記画素領域に対応して対向電極が形成された第２の基板と、結晶質半導体でチャネル部を形成する第２の薄膜トランジスタが複数配置された第３の基板とを有し、前記結晶質半導体は、前記第２の薄膜トランジスタのチャネル長方向に沿って、結晶粒界が延びていることを特徴とする。
【００１２】
前記結晶質半導体はレーザ光の照射により形成されたものであり、当該レーザ光を発生させる発振器は、連続発光の固体レーザである。より詳しくは、前記発振器は、連続発光のＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザから選ばれた１種、又は連続発光のエキシマレーザ、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザから選ばれた１種である。
【００１３】
本発明は、高速動作が必要なドライバＩＣには、ガラス基板上に形成された結晶質半導体を含む半導体素子を用いることを特徴とする。結晶質半導体を用いることが好適な回路としては、信号線駆動回路及び走査線駆動回路などの駆動回路だけでなく、レジスタ、デコーダ、カウンタ、分周回路、メモリ等を構成する論理回路等が挙げられる。
【００１４】
連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体を用いて、トランジスタを作成することができる。さらに移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。また、さらなる動作の周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行（好ましくは−３０°〜３０°）であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。
【００１５】
なお、レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのビームスポットの幅は、ドライバＩＣの短辺の同じ幅の１〜３ｍｍ程度とすることが好適である。被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、アスペクト比が２以上（好ましくは１０〜１００００）のものを指す。このように、レーザ光のビームスポットの幅をドライバＩＣの短辺と同じ長さとすることで、生産性を向上させた半導体装置及びその作製方法を提供することができる。
【００１６】
本発明の半導体装置の作製方法は、第１の基板上に非晶質半導体で形成する第１の半導体素子を複数配置した画素領域を形成し、第２の基板上に前記画素領域に対応した対向電極を形成した後、前記第１及び前記第２の基板を貼り合わせ、第３の基板上に結晶質半導体で形成する第２の半導体素子を複数配置した駆動回路と、該駆動回路に従属する入力端子及び出力端子を含むドライバＩＣを複数個形成した後、前記複数個のドライバＩＣを各々に分割し、前記ドライバＩＣを前記第１の基板上に形成された前記画素領域の周辺に貼り合わせることを特徴とする半導体装置の作製方法であって、前記結晶質半導体は、連続発光のレーザ光を照射して形成することを特徴とする。
【００１７】
上記構成を有する本発明は、連続発光レーザによるレーザ光の照射により形成された特性の良好な薄膜トランジスタを用いることで、高速動作が可能なドライバＩＣを実装した半導体装置及びその作製方法を提供する。また、レーザ光のビームスポットの幅をドライバＩＣの短辺と同じ値に設定することで、生産性を向上させた半導体装置の作製方法を提供する。さらに、矩形状の大面積の基板に複数のドライバＩＣを作製することができるため、低コストの半導体装置及びその作製方法を提供することができる。また、ドライバＩＣを実装するＣＯＧ方式を採用することで、小型・薄型・軽量と狭額縁化を実現した半導体装置及びその作製方法を提供することができる。
【００１８】
【発明の実施の形態】
（実施の形態１）
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
【００１９】
本発明の基本的な概念について、図１（Ａ）を用いて説明する。第１の基板１００１上に、文字や画像などの情報を表示する画素領域１００２、入力端子１００５、ドライバＩＣ１００３、１００４を有する。第３の基板１００６上には複数の駆動回路を有し、これらの駆動回路は短冊状又は矩形状に分断される。この分断された駆動回路（以下ドライバＩＣとよぶ）は、第１の基板１００１に貼り合わせる。図１（Ａ）は、走査線駆動回路に相当するドライバＩＣ１００３、１００４と、信号線駆動回路に相当するドライバＩＣ１００７、１００８が実装される形態を示し、該ドライバＩＣの構成は、走査線側と信号線側で異なるが、いずれにしても各々の側で１個又は複数個のドライバＩＣを実装する。
【００２０】
これらのドライバＩＣは、矩形状の第３の基板１００６上に複数個作り込むと、大量に形成することができるため、生産性を向上させる観点から好ましい。従って、第３の基板１００６として、大面積の基板を用いることが好ましく、例えば、一辺が３００ｍｍから１０００ｍｍ以上の大面積の基板を用いることが好ましい。そして、駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出すと、ドライバＩＣが完成する。このドライバＩＣの短辺の長さは１〜６ｍｍ、長辺の長さは１０〜６０ｍｍとする。
【００２１】
本発明は、これらのドライバＩＣが結晶質半導体により形成されることを特徴とし、前記結晶質半導体は連続発光のレーザ光を照射することで形成される。従って、当該レーザ光を発生させる発振器としては、連続発光の固体レーザ又は気体レーザを用いる。また本発明は、レーザ光のスポットの幅（具体的には１〜６ｍｍ）をドライバＩＣの短辺の長さ以上に設定することを特徴とする。本構成により、ビームスポットを１回走査することで、最低１個のドライバＩＣを形成することができるため、生産性を向上させた半導体装置及びその作製方法を提供することができる。
【００２２】
なお、第３の基板１００６上に形成された駆動回路の分割の方法は特に限定されず、図１（Ａ）に示すように縦方向と横方向の２方向に分断して、第３の基板１００６から複数個取り出してもよいし、図１（Ｂ）に示すように、１方向のみに分断して第３の基板１００６から複数個取り出してもよい。図１（Ｂ）に示す方法の場合、ドライバＩＣの短辺の長さを画素領域１００２の一辺の長さと同じにするとよい。そうすると、ドライバＩＣの取り付ける個数が減少し、信頼性が向上する。
【００２３】
次に、大面積の第３の基板１００６上の非晶質半導体にレーザ光を照射する様子を図２（Ａ）を用いて説明する。図示するように、第３の基板１００６上の駆動回路の短辺の幅は、照射するレーザ光のスポット１９０５の幅（具体的には０．５〜６ｍｍ）と同じにする。そして、大面積の第３の基板１００６上、短辺の長さ１〜６ｍｍのドライバＩＣ１９０３を複数個形成する。そして、ガラススクライバーにより加工線に沿って第３の基板１００６から分割する。群の中のドライバＩＣは切りしろ０．５〜１ｍｍで配置し、ダイシング装置で分割する。このような加工方法を用いると、例えば、３００×４００ｍｍの第１期ラインの液晶用ガラス基板を用いたとしても、２×２０ｍｍのドライバＩＣを１２７×１２７ｍｍの群の中に３６０個作り込むことができ、１枚の基板からは２１６０個のドライバＩＣを取り出すことができる。
【００２４】
また、非晶質半導体にレーザ光を照射して結晶質半導体を形成する様子を拡大したものを図２（Ｂ）に示す。そして、パターン加工する際には、図示するように、全ての薄膜トランジスタのチャネル長が揃うようにするとよい。このようにパターン加工した薄膜トランジスタは、電子又は正孔が流れる方向（チャネル長方向）に結晶粒界が延びているため、高速動作が可能となる。
【００２５】
なお、大面積の基板上に多数のドライバＩＣを形成するための課題として露光技術が挙げられる。ドライバＩＣのデザインルールは０．３〜２μｍ、好ましくは０．３５〜１μｍである。ドライバＩＣを形成する際には、このようなデザインルールで、スループット良く露光を行う必要がある。露光方式において、プロキシミティ方式やプロジェクション方式はスループット向上には有利であるが、大型の高精細マスクが必要であり、高い解像度や重ね合わせ精度が得られにくいなどの欠点がある。一方、ステッパ方式では、その一例としてｉ線（３６５ｎｍ）を使って０．７μｍの解像度で４４ｍｍ角の領域、または５４×３０ｍｍの領域を一度に露光することができる。これに対応して、ドライバＩＣの長辺の長さをこの露光範囲内としておけばサブミクロンパターンであっても効率よく露光することが可能となる。
【００２６】
図１にはＣＯＧ方式を採用した半導体装置を図示したが、ＴＡＢ方式を採用した半導体装置に本発明を適用してもよい。従って、ＴＡＢ方式を採用した半導体装置について、図２２を用いて説明する。
【００２７】
ＴＡＢ方式では、画素領域１００２に電気的に接続した配線が露出しており、その露出した配線にＦＰＣ１０１１が接続し、該ＦＰＣにはドライバＩＣが接着される。図２２（Ａ）は、複数のＦＰＣ１０１１を配置し、該ＦＰＣ１０１１にドライバＩＣが接着された場合を示す。一方、図２２（Ｂ）は、１枚のＦＰＣ１０１２に、１つのドライバＩＣ１００９を配置した場合を示し、これは、画素領域の長辺に対応した長さで形成されたドライバＩＣを用いる。後者を採用する場合には、強度の問題から、ドライバＩＣ１００９を固定する金属片などを一緒に設けるとよい。
【００２８】
次にドライバＩＣの詳しい構成について、図３（Ａ）（Ｂ）を用いて説明する。ドライバＩＣは、第３の基板１００６上にトランジスタにより構成される駆動回路１１２、入力端子１１３及び出力端子１１４を有するものである。駆動回路１１２を構成するトランジスタのチャネル形成領域やソース・ドレイン領域は結晶質半導体で形成され、該結晶質半導体は、連続発光レーザにより形成される。
【００２９】
図３（Ｂ）はドライバＩＣの上面図であり、図３（Ａ）の断面図はＡ−Ａ’線に対応する。画素領域に配置される信号線又は走査線に接続する出力端子のピッチは４０〜１００μｍで複数個形成する。同様に、入力端子１１３も必要な個数を形成する。これらの入力端子１１３及び出力端子１１４は一辺の長さを３０〜１００μｍとした正方形または長方形状に形成する。
【００３０】
上述したように、用いる画素領域の解像度やその大きさによるが、ドライバＩＣは画素領域の一辺の長さに合わせて形成してもよいし、長辺が１５〜８０ｍｍ、短辺が１〜６ｍｍの矩形状または短冊状に形成して、複数個形成してもよい。但し、画素領域のサイズ、即ち画面サイズが大型化した場合、その一例として、２０型では画面の一辺の長さは４４３ｍｍとなる。この長さに対応したドライバＩＣを形成することは可能であるが、基板の強度を確保できるように工夫する必要がある。
【００３１】
ドライバＩＣのＩＣチップに対する外形寸法の優位性はこの長辺の長さにある。このように、長辺が１５〜８０ｍｍで形成されたドライバＩＣを用いることにより、画素領域に対応して実装するのに必要な数がＩＣチップを用いる場合よりも少なくて済むので、製造上の歩留まりを向上させることができる。また本発明は、ガラス基板上にドライバＩＣを形成するものであり、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからＩＣチップを取り出す場合と比較すると、大きな優位点である。
【００３２】
図３（Ｃ）は、実際にドライバＩＣを貼り付けて、入出力端子と電気的に接続した本発明の半導体装置を示す図面である。第１の基板１００１上には画素領域１００２が形成され、該画素領域１００２上には、対向電極が形成された第２の基板１１０が液晶層又は発光層を介して貼り合わされる。液晶層が設けられている場合、第１の基板１００１と第２の基板１１０の間隔はスペーサによって決定付けられるが、ネマチック液晶の場合には３〜８μｍ、スメチック液晶の場合には１〜４μｍとする。第１の基板１００１と、第２の基板１１０にはアルミノホウケイ酸ガラスやバリウムホウケイ酸ガラスなどの無アルカリガラスを用いることが好ましく、その厚さは０．３〜１．１ｍｍ（代表的には０．７ｍｍ）であるため、相対的に液晶層の厚さは外観上無視できる。
【００３３】
画素領域１００２は、走査線群１０８とデータ線群１０９が交差してマトリクスを形成し、各交差部に対応してＴＦＴが配置される。ここで配置されるＴＦＴの構造は特に限定されるものではないが、代表的には非晶質シリコン層を能動層とする逆スタガ型のＴＦＴが好適に用いられる。非晶質シリコン層はプラズマＣＶＤ法で３００℃以下の温度で形成することが可能であり、例えば、外寸５５０×６５０ｍｍの無アルカリガラス基板であっても、ＴＦＴを形成するのに必要な膜厚を数十秒で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。
【００３４】
画素領域１００２の外側の領域には、駆動回路が形成されたドライバＩＣ１０３、１０４が実装される。１０３はデータ線側の駆動回路であり、１０４は走査線側の駆動回路であるが、いずれも複数個に分割して実装する。ＲＧＢフルカラーに対応した画素領域を形成するためには、ＸＧＡクラスでデータ線の本数が３０７２本であり走査線側が７６８本必要となる。また、ＵＸＧＡではそれぞれ４８００本と１２００本が必要となる。このような本数で形成されたデータ線及び走査線は、画素領域１０２の端部で数ブロック毎に区分して引出線１０７を形成し、ドライバＩＣ１０３、１０４の出力端子のピッチに合わせて集められる。
【００３５】
一方、基板１０１の端部には外部入力端子１０５が形成され、この部分で外部回路と接続するＦＰＣを貼り合わせる。そして、外部入力端子１０５とドライバＩＣとの間は基板１０１上に形成した接続配線１０６によって結ばれ、最終的にはドライバＩＣの入力端子のピッチに合わせて集められる。
【００３６】
なお、走査線側とデータ線側とでは、用いるドライバＩＣの仕様が異なるものであることは上述したが、例えば、走査線側のドライバＩＣを構成するトランジスタには３０Ｖ程度の耐圧が要求されるものの、駆動周波数は１００ｋＨｚ以下であり、比較的高速動作は要求されない。従って、ドライバを構成する薄膜トランジスタのチャネル長（Ｌ）は十分大きく設定することが好適である。
【００３７】
一方、データ線側のドライバＩＣのトランジスタには、１２Ｖ程度の耐圧があれば十分であるが、駆動周波数は３Ｖにて６５ＭＨｚ程度であり、高速動作が要求される。そのため、ドライバを構成するトランジスタのチャネル長などはミクロンルールで設定する必要がある。また、ドライバＩＣの駆動条件としては、一例として、電源電圧ＶＤＤ−０．５〜３０Ｖ、ＶＤＤ−ＶＥＥ−０．５〜２８Ｖ、ＶＥＥ−１７〜０．５Ｖ、入力電圧ＶＥＥ−０．５〜ＶＤＤ＋０．５、入力電流±１０ｍＡ、出力電流±１０ｍＡの条件下で動作させてもよい。
【００３８】
（実施の形態２）
本実施の形態では、本発明の特徴である、ドライバＩＣを形成する際に用いる連続発光レーザについて、図面を用いて説明する。本発明では、連続発光レーザから発振される線状のビームスポットをより長い線状のビームスポットとし、詳しくはドライバＩＣの短辺と同じ長さのビームスポットに整形する方法について説明する。
【００３９】
本発明に用いる連続発振レーザ（連続発光レーザ）としては、波長が５５０ｎｍ以下で出力安定性の著しく高いものが望ましい。例えば、ＹＶＯ４レーザの第２高調波、ＹＡＧレーザの第２高調波、ＹＬＦレーザの第２高調波、ガラスレーザの第２高調波、ＹＡｌＯ３レーザの第２高調波、又はＡｒレーザ等が該当する。また、前記レーザのさらなる高次高調波、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザ、連続発振のエキシマレーザ、Ｋｒレーザ、ＣＯ２レーザ、連続発振のヘリウムカドミウムレーザ、銅蒸気レーザ、又は金蒸気レーザ等のレーザが該当する。さらに、これらのレーザを複数、若しくは複数種用いたレーザが該当する。
【００４０】
図４（Ａ）には、レーザ発振器から射出されるレーザビームを照射面において線状のビームスポットに整形する光学系を示す。まず、図示しないＬＤ励起式の１０Ｗの連続レーザ発振器（Ｎｄ：ＹＶＯ４レーザ、第２高調波（（５３２ｎｍ））を４台用意する。前記レーザ発振器は、ＴＥＭ００の発振モードで、共振器にＬＢＯ結晶が内蔵されており、第２高調波に変換される。ビーム径は２．２５ｍｍである。広がり角は０．３ｍｒａｄ程度である。反射ミラーを幾つか使用することで、鉛直方向から角度βずれた方向にレーザビームの進行方向をそれぞれ変換し、照射面にてほぼ１つに合成されるように４方向から入射させる。前記４方向は、それぞれ光軸Ａ、光軸Ｂ、光軸Ｃ、光軸Ｄと一致させる。光軸Ａと光軸Ｂ、及び、光軸Ｃと光軸Ｄは、照射面に対し垂直な平面Ａに対し面対称に位置させ、光軸Ａと光軸Ｂとのなす角度、及び、光軸Ｃと光軸Ｄのなす角度、をそれぞれ２０°とする。また、平面Ａと照射面に垂直な平面Ｂに対して、光軸Ａと光軸Ｃ、及び、光軸Ｂと光軸Ｄを面対称に位置させ、光軸Ａと光軸Ｂを含む平面Ｃと、光軸Ｃと光軸Ｄを含む平面Ｄとの成す角度を５０°とする。
【００４１】
次に、焦点距離３００ｍｍの平凸シリンドリカルレンズ１８１ａ、１８１ｂ、１８１ｃ、及び１８１ｄを、前記光軸Ａ、光軸Ｂ、光軸Ｃ、及び光軸Ｄにそれぞれ０°入射させるよう配置する。このとき、前記平凸シリンドリカルレンズの集光方向は平面Ｃまたは平面Ｄに含まれる方向とする。前記平凸シリンドリカルレンズと照射面との距離はそれぞれの光軸上で測って１１０〜１２０ｍｍの間で調整する。
【００４２】
さらに、焦点距離２０ｍｍの平凸シリンドリカルレンズ１８２ａ及び１８２ｂの母線が、前記平面Ｃ及び平面Ｄにそれぞれ含まれるように配置する。前記母線は、シリンドリカルレンズの曲面部における、シリンドリカルレンズの平面部から最も離れた場所に位置した母線とする。また、平凸シリンドリカルレンズ１８２ａ及び１８２ｂの平面部と、前記平面Ｃ及び平面Ｄとは、互いに直交するように配置する。前記平凸シリンドリカルレンズ１８２と照射面との距離はそれぞれの光軸上で測って約１８ｍｍの辺りで調整する。
【００４３】
以上の配置により、長径１２００μｍ、短径２０μｍ程度のサイズの線状のビームスポットが４つ、照射面において形成される。このままでは、前記照射面において、４つのビームスポットは完全に１つに合成されるので、より長い線状のビームスポットを形成することは出来ない。そこで、各レンズの位置を微調整することで、図４（Ｂ）に記載したような配置に変換することができる。すなわち、４つ線状のビームスポット１８５ａ、１８５ｂ、１８５ｃ及び１８５ｄの長径を一直線上に配置し、それらを前記直線の方向に互いにずらし合わせることで、線状のビームスポットをより長い線状のビームスポットとすることができる。
【００４４】
整形されたビームスポットの形状を図６に示す。これにより、幅が約３ｍｍの長結晶粒領域が得られる。これは、ドライバＩＣの短辺の長さとほぼ同じである。
【００４５】
なお、上記のビームスポットを用いてレーザパワーが足りず、幅が約３ｍｍの長結晶領域が得られない場合、以下に示す方法を用いて、レーザパワーを補足してもよい。図６を用いてレーザパワーを補足する光学系を説明する。なお、図６に示す光学系は、平凸レンズ１８４及び線状のビームスポット１８５ｅ以外は図４の光学系と同じ構成である。出力５００ＷのＣＷのＬＤ励起ＹＡＧレーザ（基本波）を用い、光学系１８４により１×５ｍｍの線状のビームスポット１８５ｅを照射面に形成する。このとき前記４つの線状のビームスポット１８５ａ、１８５ｂ、１８５ｃ及び１８５ｄを覆うように前記線状のビームスポット１８５ｅを形成する。
【００４６】
用いる光学系１８４は、例えば、図４で示した平凸レンズ１８４のようにレーザビームを平凸レンズに斜め入射させて形成してもよい。あるいは、２枚のシリンドリカルレンズを直交させて用い、丸のビームスポットを楕円に変換してもよい。ここで重要なのは、決して基本波をレーザ発振器に戻してはならないということである。半導体膜の表面は、多少なりとも反射があることから、レーザビームを照射面に対して垂直に入射させることだけはやってはならない。
【００４７】
本発明は、図４、６に示した装置を用いて、連続発振レーザから発振される線状のビームスポットを、ドライバＩＣの短辺と同じ長さのビームスポットに整形することを特徴とする。本特徴により、ビームスポットを１回だけ走査することで、形成できるため、歩留まりよくドライバＩＣを形成することができる。また、本ドライバＩＣは、連続発振レーザを用いることで、高速動作が可能な半導体素子により構成することができる。
【００４８】
【実施例】
（実施例１）
本実施例では、連続発振レーザを用いて、薄膜トランジスタを形成する作製工程について、図７〜図９を用いて説明する。
【００４９】
まず図７（Ａ）に示すように、基板３００上に下地膜３０１を成膜する。基板３００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ＳＵＳ基板等を用いることができる。また、プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いてもよい。
【００５０】
下地膜３０１は基板３００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。本実施例では、プラズマＣＶＤ法を用いて窒化酸化珪素膜を１０〜４００ｎｍの膜厚になるように成膜した。
【００５１】
なお下地膜３０１は単層であっても複数の絶縁膜を積層したものであっても良い。またガラス基板、ＳＵＳ基板又はプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが、石英基板などの不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない。
【００５２】
次に下地膜上に半導体３０２を形成する。半導体膜３０２の膜厚は２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）とする。半導体３０２としては、珪素やシリコンゲルマニウムを用いる。その後、５００℃１時間の加熱処理を行って、水素だしを行う。
【００５３】
次に、レーザ照射装置を用いて、非晶質半導体３０２を結晶化して、結晶質半導体３０３を形成する。この場合、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を用いることで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜５０２に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に非晶質半導体を移動させて照射する。
【００５４】
このようにして得られた結晶質半導体を所望の形状にパターニングして半導体層３０４〜３０７を形成する。その後、半導体層３０４〜３０７を覆うゲート絶縁膜３０８を形成する。ゲート絶縁膜３０８としては、例えば、スパッタ法を用いて、膜厚を３０〜２００ｎｍとして珪素を含む絶縁膜で形成する。
【００５５】
続いて、結晶質半導体の作製方法として、上記とは異なる方法について図８を用いて説明する。この場合、非晶質半導体３０２まで形成する工程までは同じである。
【００５６】
この方法では、非晶質半導体３０２の表面に、重量換算で１〜１００ｐｐｍのＮｉを含む酢酸ニッケル塩溶液をスピンコート法で塗布する。なお、触媒の添加は上記方法に限定されず、スパッタリング法、蒸着法、プラズマ処理などを用いて添加してもよい。
【００５７】
次に、５００〜６５０度で４〜２４時間、例えば５５０度、１４時間の加熱処理を行った。この加熱処理により、酢酸ニッケル塩溶液が塗布された表面から、基板３００に向かって縦方向に結晶化が促進された結晶質半導体が形成される。なお、触媒元素としてはニッケル（Ｎｉ）を用いているが、その以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）といった元素を用いても良い。
【００５８】
そして、上述したように、連続発振レーザを用いて、レーザ光を照射して、結晶質半導体３１１を形成する（図８（Ｂ））。なお、触媒元素を用いて結晶化された結晶質半導体３１１内には、触媒元素（ここではＮｉ）がおよそ１×１０１９ａｔｏｍｓ／ｃｍ３程度の濃度で含まれていると考えられる。そこで、次に、結晶質半導体３１１内に存在する触媒元素のゲッタリングを行う。
【００５９】
まず、図８（Ｃ）に示すように、結晶質半導体３１１の表面に酸化膜３１２を形成する。１〜１０ｎｍ程度の膜厚を有する酸化膜３１２を形成することで、後のエッチング工程において結晶質半導体３１１の表面がエッチングにより荒れるのを防ぐことができる。
【００６０】
酸化膜３１２は公知の方法を用いて形成することができる。例えば、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液や、オゾン水で、結晶質半導体３１１の表面を酸化することで形成しても良いし、酸素を含む雰囲気中でのプラズマ処理や、加熱処理、紫外線照射等により形成しても良い。また酸化膜を別途、プラズマＣＶＤ法やスパッタ法、蒸着法などで形成しても良い。
【００６１】
次に酸化膜３１２上に、希ガス元素を１×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で含むゲッタリング用の半導体３１３を、スパッタ法を用いて２５〜２５０ｎｍの厚さで形成する。ゲッタリング用の半導体３１３は、半導体３１１とエッチングの選択比を大きくするため、半導体膜３１１よりも膜の密度の低い方がより望ましい。希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。
【００６２】
次に、ファーネスアニール法やＲＴＡ法を用いて加熱処理を施し、ゲッタリングを行う。ファーネスアニール法で行う場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間の加熱処理を行う。また、ＲＴＡ法を用いる場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度にまで加熱されるようにする。
【００６３】
加熱処理により、結晶質半導体３１２内の触媒元素が、拡散により矢印に示すようにゲッタリング用の半導体３１３に移動し、ゲッタリングされる。
【００６４】
次にゲッタリング用の半導体３１３を選択的にエッチングして除去する。エッチングは、ＣｌＦ３によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（（ＣＨ３）４ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。このとき、酸化膜３１２によって非晶質半導体３１２がエッチングされるのを防ぐことができる。
【００６５】
次に酸化膜３１２を、フッ酸により除去する。そして、酸化膜３１２を除去後の結晶質半導体３１１をパターニングし、半導体層３１４〜３１７を形成する（図８（Ｄ））。その後、半導体層３１４〜３１７を覆うゲート絶縁膜３０８を形成する。ゲート絶縁膜３０８としては、例えば、スパッタ法を用いて、膜厚を３０〜２００ｎｍとして珪素を含む絶縁膜で形成する。
【００６６】
なお、本発明においてゲッタリング工程は、本実施例に示した方法に限定されない。その他の方法を用いて半導体膜中の触媒元素を低減するようにしても良い。
【００６７】
次いで、ゲート絶縁膜３０８上に、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選択された元素、前記元素を主成分とする合金材料若しくは化合物材料、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜やＡｇＰｄＣｕ合金などの公知の導電性を有する材料を用いて、膜厚２０〜１００ｎｍの第１導電膜３２０を形成する（図９（Ａ））。次に、第１導電膜３２０を被覆するように、膜厚１００〜４００ｎｍの第２導電膜及び膜厚１００〜４００ｎｍの窒化珪素膜を積層形成する。続いて、最初に酸化珪素膜や窒化珪素膜などの絶縁膜をパターン加工して、絶縁層３２９〜３３２を形成する。より詳しくは、酸化珪素膜であれば、リン酸系のエッチング液を用いてパターン加工し、窒化珪素膜であればフッ酸系のエッチング液を用いてパターン加工する。次に絶縁層３２９〜３３２をマスクとして、第２導電膜をパターン加工して、導電層３２５〜３２８を形成する。
【００６８】
次に、ドーピング処理を行う。本処理では、半導体層３０４〜３０７に、リン又はヒ素などの１５族に属し、Ｎ型を付与する不純物元素を低濃度に添加する。この際、導電層３２５〜３２８及び絶縁層３２９〜３３２がＮ型を付与する不純物元素に対するマスクとなって、自己整合的に不純物領域３２１〜３２４が形成され、１×１０１８〜１×１０２０ａｔｏｍｓ／ｃｍ３の濃度範囲でＮ型を付与する不純物元素が添加される。
【００６９】
次に、異方性のサイドエッチングを行って導電層３２５〜３２８を後退させて、導電層３３５〜３３８を形成する（図９（Ｂ））。その後、マスクとして機能した絶縁層３２９〜３３２をエッチングにより除去する（図９（Ｃ））。次に、新たにレジストからなるマスク３４６、３４７を形成して、上記のドーピング処理よりも高い加速電圧でドーピング処理を行う。導電層３３５、３３７を不純物元素に対するマスクとして用いて、ドーピング処理を行った結果、不純物領域（Ｎ−領域、ＬＤＤ領域）３４１、３４４には１×１０１８〜５×１０１９ａｔｏｍｓ／ｃｍ３の濃度範囲で不純物元素が付与され、不純物領域（Ｎ＋領域）３４０、３４３には１×１０１９〜５×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でＮ型を付与する不純物元素を添加される。また、チャネル形成領域３４２、３４５が形成される。
【００７０】
次いで、レジストからなるマスク３４６、３４７を除去した後、新たにレジストからなるマスク３５６、３５７を形成する（図９（Ｄ））。その後、ドーピング処理を行って、Ｐチャネル型ＴＦＴの活性層となる半導体層に、前記第１の導電型とは逆の導電型を付与する不純物元素が添加された不純物領域を形成する。本処理では、導電層３３６、３３８を不純物元素に対するマスクとして用いて、Ｐ型を付与する不純物元素を添加し、自己整合的に不純物領域（Ｐ＋領域）３５０、３５３、不純物領域（Ｐ−領域）３５１、３５４及びチャネル形成領域３５２、３５５を形成する。ここでは、Ｐ型を付与する不純物元素の濃度が１×１０１９〜５×１０２１ａｔｏｍｓ／ｃｍ３となるようにドーピング処理を行う。なおドーピング処理を行う条件等は上記記載に限定されず、２回以上の複数回のドーピング処理で形成しても良い。
【００７１】
次に、レジストからなるマスク３５６、３５７を除去し、導電層３２５〜３２８をマスクとして、第１の導電膜３２０を異方性エッチングして、導電層３６０〜３６３を形成する（図９（Ｅ））。以上の工程により、Ｎチャネル型トランジスタ３８０、３８２と、Ｐチャネル型トランジスタ３３１、３３３を同一基板上に形成することができる。
【００７２】
そして、保護膜として絶縁膜３７２を形成する。この絶縁膜３７２には、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜を用いて、単層又は積層構造として形成する。本実施例では、プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化珪素膜を形成した。次いで加熱処理を行って、半導体層の結晶性の回復、又は半導体層に添加された不純物元素の活性化を行ってもよい。
【００７３】
次いで、絶縁膜３７２上に、有機絶縁膜３７３を形成する。有機絶縁膜３７３としては、ＳＯＧ法によって塗布された酸化珪素膜、ポリイミド、ポリアミド、ＢＣＢ、アクリル等の有機絶縁膜を用いる。絶縁膜３７３は、基板上３００に形成されたＴＦＴによる凹凸を緩和し、平坦化する意味合いが強いので、平坦性に優れた膜が好ましい。
【００７４】
次に、フォトリソグラフィ法を用いて、絶縁膜３７２及び有機絶縁膜３７３をパターン加工して、不純物領域３４０、３４３、３５０及び３５３に達するコンタクトホールを形成する。次に、導電性材料を用いて、導電膜を形成し、該導電膜をパターン加工して、配線３６４〜３７１を形成する。その後保護膜として絶縁膜３７４を形成すると、図示するような半導体装置が完成する。
【００７５】
ドライバやＣＰＵなどの機能回路を用途としたトランジスタは、ＬＤＤ構造又はＧＯＬＤ構造が好適であり、高速化のためには、トランジスタの微細化を図ることが好ましい。本実施例により完成されるトランジスタ３８０〜３８３は、ＬＤＤ構造を有するため、高速動作が必要な駆動回路に用いることが好適である。また、微細化に伴って、ゲート絶縁膜３０８の薄膜化が欠かせないが、本実施例の工程では、ゲート絶縁膜３０８が第１導電膜３２０に被覆された状態でドーピング工程が行われ、該ゲート絶縁膜３０８が保護されているため、微細化にも有効な作製方法といえる。
【００７６】
本実施例は、上記の実施の形態と自由に組み合わせて実施することが可能である。
【００７７】
（実施例２）
本実施例では、ドライバＩＣの入出力端子にバンプを形成する方法について説明する。バンプは、ＣＯＧでドライバＩＣを実装するために設けるものである。このバンプは公知の方法で形成すればよく、その１例について図１０を用いて説明する。
【００７８】
図１０（Ａ）において、６０３はソースまたはドレイン配線と同じ層上に形成される入出力端子であり、その上にＴｉとＰｄまたは、ＣｒとＣｕを積層したバリアメタル層６０５を形成する。バリアメタル層６０５の形成はスパッタ法や蒸着法などを適用する。続いて、レジストマスク６０６を形成する。
【００７９】
次に、Ａｕで形成されるバンプ６０７を電解メッキで５〜２０μｍの厚さに形成する（図１０（Ｂ））。そして、不要となったレジストマスク６０６を除去して、新たにバンプの上からレジストを塗布してバリアメタル層６０５をエッチングするためのレジストマスク６０８を形成する（図１０（Ｃ））。
【００８０】
レジストマスク６０８を形成するためのフォトリソ工程は、バンプを介して行うため高い解像度を得ることができない。そこで、レジストマスク６０８は、バンプとその周辺を覆うように形成する。このレジストマスク６０８を利用してバリアメタル層をエッチングすると、バリアメタル層６０９が形成される（図１０（Ｄ））。その後、バンプとバリアメタル層との密着性を高めるために２００〜３００℃で熱処理を行う。このようにして、入出力端子にバンプを形成したドライバＩＣを完成させることができる。
【００８１】
本実施例は、上記の実施の形態、実施例と自由に組み合わせて実施することが可能である。
【００８２】
（実施例３）
本実施例では、ドライバＩＣを実装する方法について、図１１を用いて説明する。実装方法としては、異方性導電材を用いた接続方法やワイヤボンディング方式等を採用すればよく、その一例について図１１を用いて説明する。
【００８３】
図１１（Ａ）は第１の基板２０１に、ドライバＩＣ２０８が異方性導電材を用いて実装された例を示す。第１の基板２０１上には画素領域２０２、引出線２０６、接続配線及び入出力端子２０７を有する。第２の基板２０３は、シール材２０４で第１の基板２０１と接着されており、その間に液晶層２０５を有する。
【００８４】
接続配線及び入出力端子２０７の一方の端には、ＦＰＣ２１２が異方性導電材で接着されている。異方性導電材は樹脂２１５と表面にＡｕなどがメッキされた数十〜数百μｍ径の導電性粒子２１４から成り、導電性粒子２１４により接続配線及び入出力端子２０７とＦＰＣ２１２に形成された配線２１３とが電気的に接続される。ドライバＩＣ２０８も、異方性導電材で第１の基板２０１に接着され、樹脂２１１中に混入された導電性粒子２１０により、ドライバＩＣ２０８に設けられた入出力端子２０９と引出線２０６または接続配線及び入出力端子２０７と電気的に接続される。
【００８５】
この方式によるドライバＩＣ２０８の実装方法について、図１１（Ｃ）を用いて説明する。ドライバＩＣ２２４には、入出力端子２２５が設けられ、その周辺部には保護絶縁膜２２６が形成される。第１の基板２２０には第１の導電層２２１と第２の導電層２２３、及び絶縁層２２２が図で示すように形成され、ここでは第１の導電層２２１と第２の導電層２２３とで引出線または接続配線を形成している。
【００８６】
第１の基板２２０に形成されるこれらの導電層及び絶縁層は画素領域の画素ＴＦＴと同じ工程で形成される。例えば、画素ＴＦＴが逆スタガ型で形成される場合、第１の導電層２２１はゲート電極と同じ層に形成され、Ｔａ、Ｃｒ、Ｔｉ、Ａｌなどの材料で形成される。通常ゲート電極上にはゲート絶縁膜が形成され、絶縁層２２２はこれと同じ層で形成されるものである。第１の導電層２２１上に重ねて設ける第２の導電層２２３は画素電極と同じ透明導電膜で形成されるものであり、導電性粒子２２７との接触を良好なものとする。樹脂２２８中に混入された導電性粒子２２７の大きさと密度を適したものとすることにより、このような形態でドライバＩＣと第１の基板２２０とは電気的に接続する。
【００８７】
図１１（Ｄ）は樹脂の収縮力を用いたＣＯＧ方式の例であり、ドライバＩＣ側にＴａやＴｉなどでバリア層２２９を形成し、その上に無電解メッキ法などによりＡｕを約２０μｍ形成しバンプ２３０とする。そして、ドライバＩＣと第１の基板との間に光硬化性絶縁樹脂２３１を介在させ、光硬化して固まる樹脂の収縮力を利用して電極間を圧接して電気的な接続を形成する。
【００８８】
また、図１１（Ｅ）で示すように、ＦＰＣ２１２上の配線２１３と、導電性粒子２１４を介してドライバＩＣ２０８を設けてもよい。この構成は、携帯端末等の筐体の大きさが限られた電子機器に用いる場合に大変有効である。
【００８９】
また、図１１（Ｂ）で示すように、第１の基板２０１にドライバＩＣを接着材２１６で固定して、Ａｕワイヤ２１７によりドライバＩＣの入出力端子と引出線または接続配線とを接続しても良い。そして樹脂２１８で封止する。なお、ドライバＩＣの実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法を用いることができる。
【００９０】
ドライバＩＣの厚さは、対向電極が形成された第２の基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この液晶表示装置に温度変化が生じても熱応力が発生することなく、ＴＦＴで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すようにＩＣチップよりも長尺のドライバＩＣで駆動回路を実装することにより、１つの画素領域に対して、実装されるドライバＩＣの個数を減らすことができる。
【００９１】
本実施例は、上記の実施の形態、実施例と自由に組み合わせて実施することが可能である。
【００９２】
（実施例４）
本実施例では、ドライバＩＣの構成について、図面を用いて説明する。
【００９３】
上述したように、ドライバＩＣは、液晶表示装置やＥＬ表示装置などの駆動回路として利用する。図１２はそのような表示装置のブロック図である。画素領域１６０１は複数の走査線とデータ線で形成され、ＴＦＴが設けられたアクティブマトリクス型であっても良いし、パッシブ型であっても良い。その周辺には、ドライバＩＣに相当する走査線駆動回路１６０２及びデータ線駆動回路１６０３が配置される。
【００９４】
外部から入力されるクロック、スタートパルス１６０７と、映像信号１６０８は、ドライバＩＣの入力仕様に変換するためのコントロール回路１６０５に入力され、それぞれのタイミング仕様に変換される。また、電源１６０９、オペアンプから成る電源回路１６０６は外付けの回路で賄われる。このコントロール回路１６０５と電源回路１６０６はＴＡＢ方式で実装すると、表示装置の小型化に有効である。
【００９５】
コントロール回路１６０５からは、走査線とデータ線にそれぞれ信号が出力されるが、データ線には信号分割回路１６０４が設けられ、入力デジタル信号をｍ個に分割して供給する。分割数ｍは２以上の自然数で、実際的には２〜１６分割にするのが適当である。この場合、入力デジタル信号線１６１０の本数がｎ本であれば、修正デジタル信号線１６２０の本数はｎ×ｍ本となる。画素密度にもよるが、少なくともデータ線側のドライバＩＣは複数個設けて、信号分割回路１６０４により入力デジタル信号の周波数が１／ｍに落とされることによりドライバＩＣの負荷を軽減している。信号分割回路１６０４としては、ＩＣチップを実装しても良いし、ドライバＩＣを用いてもよい。
【００９６】
ドライバＩＣの回路構成は、走査線側とデータ線側とで異なる。図１２（Ｂ）はその一例を示し、走査線側のドライバＩＣ１２１は、シフトレジスタ回路１２３、レベルシフタ回路１２４、バッファ回路１２５からなる。一方、データ線側のドライバＩＣは、シフトレジスタ回路１２６、ラッチ回路１２７、レベルシフタ回路１２８、Ｄ／Ａ変換回路１２９からなる。
【００９７】
データ線側に設けるドライバＩＣの一例について図１３を用いて説明する。回路構成は、入力側からシフトレジスタ回路１８０１、ラッチ回路１８０４、１８０５、レベルシフタ回路１８０６、Ｄ／Ａ変換回路１８０７を有する。入力デジタル信号がｎビットで一画素の情報を表現しＲＧＢ表示をする場合、この入力デジタル信号をｍ分割されていると、ラッチ回路１８０４、１８０５はそれぞれ、ｍ×３×ｎ個必要であり、レベルシフタ回路１８０６、Ｄ／Ａ変換回路１８０７はそれぞれｍ×３個が必要となる。
【００９８】
（実施例５）
本実施例では、ドライバＩＣを実装する基板上に設けられた画素領域の構成について説明する。より詳しくは、一対の電極間に、液晶材料を含む場合と発光材料を含む場合の２つの場合について説明する。
【００９９】
図１４（Ａ）は、液晶層を含む画素領域の上面図（マスクレイアウト図）である。走査線６５１とデータ線６５５が交差して一つの画素が形成され、その交差点に画素ＴＦＴ６５８が形成される。画素ＴＦＴ６５８はボトムゲート型であり、ソース・ドレイン電極６５６の一方はデータ線６５５、他方は画素電極６５７と接続する。液晶の駆動に必要な保持容量６５９はゲート電極６５２と同じ層で形成される容量配線６５３と、ゲート絶縁膜と同じ層で形成される絶縁層を介して画素電極６５７との間で形成する。図１４（Ｂ）はその等価回路である。
【０１００】
画素ＴＦＴの構造は特に限定されないが、例えば、図１５（Ａ）で示すチャネルエッチ型のボトムゲート型ＴＦＴで形成することができる。これは、基板６６０上にＴａ、Ｃｒ、Ｍｏ、Ａｌなどでゲート電極６６１を形成し、その後、窒化シリコン膜、酸化シリコン膜、または酸化タンタル膜などでゲート絶縁膜６６２を形成し、その上にゲート電極６６１と一部が重なるように非晶質構造を有する半導体層６６３を島状に形成する。非晶質構造を有する半導体層６６３の代表的な材料は非晶質シリコンであり、プラズマＣＶＤ法で１００〜２５０ｎｍの厚さに形成する。ｎ型またはｐ型不純物が添加された半導体層６６４は、非晶質構造を有する半導体層６６３と重ねて設ける。
【０１０１】
その後、透明導電膜で画素電極６６５を形成する。透明導電膜には酸化インジウム・スズ（Ｉｎ２Ｏ３：ＳｎＯ２、ＩＴＯ）や酸化亜鉛（ＺｎＯ）、酸化インジウム・スズと酸化亜鉛の化合物、酸化ガリウム（Ｇａ２Ｏ３）を添加した酸化亜鉛などを用いる。次いで、ソース・ドレイン電極６６６をＣｒ、Ｔｉ、Ｔａなどで形成する。このソース・ドレイン電極６６６をマスクとしてｎ型またはｐ型不純物が添加された半導体層６６４をエッチング処理して２つの領域に分割する。このエッチング処理は、非晶質構造を有する半導体層６６３との選択加工ができないので、その一部もエッチングして除去される。最後に、窒化シリコンまたは酸化シリコンなどで保護膜６６７を形成して画素ＴＦＴが完成する。
【０１０２】
図１５（Ｂ）はチャネル保護膜型の構造であり、非晶質構造を有する半導体層６６８上に窒化シリコンなどで形成されるチャネル保護層６６９が設けられ、ソース・ドレイン領域を形成するエッチング加工のときに非晶質構造を有する半導体層６６８がエッチングされない構造となっている。
【０１０３】
図１５（Ｃ）は保護膜６７０の上にアクリルなどの有機樹脂材料で形成される平坦化膜６７１が形成され、その上に画素電極６７２が形成された構造である。コンタクトホールを介して画素電極を画素ＴＦＴと接続する構造とすることで、開口率を向上させることが可能なり、また、表面を平坦化することによりディスクリネーションなど液晶の配向の乱れを低減させることができる。
【０１０４】
ここでは、ボトムゲート型のＴＦＴを画素ＴＦＴとして用いる例を示したが、トップゲート型のＴＦＴであっても何ら差し支えはない。ＴＦＴの特性と製造コストとの観点からはボトムゲート型のＴＦＴが多くの場合使用されるが、本発明のドライバＩＣは、画素領域をタンタルと酸化タンタルを組み合わせて形成されるＭＩＭ型の素子で形成したものに対しても応用することができる。
【０１０５】
次に、一対の電極間に発光材料を挟んだ発光素子を有する画素領域の構成について、図１６を用いて説明する。この場合、電界発光層が画素電極上に直接形成されるため、液晶表示装置のように対向側に設ける第２の基板を必ずしも必要としない。
【０１０６】
画素領域が形成される第１の基板は図１で示す構成と同等なものであり、画素領域の周辺には引出線、接続配線、外部入力端子が形成され、走査線側及びデータ線側にそれぞれドライバＩＣを実装する。尚、エレクトロルミネッセンス材料における発光には、蛍光と燐光とによる発光の両者を含み、本実施例でいう発光にはそのいずれか一方、またはその両者による発光を含む。
【０１０７】
図１６は表示装置の画素領域の代表的な形態を示す図面である。表示装置の画素領域には、スイッチング用ＴＦＴ１６５１と電流制御用ＴＦＴ１６５２を有する。スイッチング用ＴＦＴ１６５１のゲート電極１６０２は走査線１６０１、ソース側はデータ線１６０６に接続し、ドレイン電極１６０８は電流制御用ＴＦＴ１６５２のゲート電極１６０３に接続する。図１６（Ａ）で示すＴＦＴはボトムゲート型であり、半導体層１６０４、１６０５は非晶質シリコン膜で形成される。また、保持容量１６５３は、図示されていない絶縁層を介して電流制御用ＴＦＴ１６５２のソース電極１６１０とゲート電極１６０３とで形成される。ソース電極１６１０は電流供給線１６０７に接続する。ドレイン電極１６０９は絶縁層を介してその上層に形成される画素電極１６１１と接続する。これらのソース電極及びドレイン電極はＡｌ、Ｔｉ、Ｔａ、Ｍｏなどの材料で形成すれば良く、Ｍｏ−Ｗなどの合金材料を用いても良い。画素電極１６１１はアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましいが、勿論、他の導電膜との積層構造としても良い。
【０１０８】
なお、図１６（Ａ）に図示した電流制御用ＴＦＴ１６５２は、通常のサイズの場合を図示しているが、非晶質半導体により形成された電流制御用ＴＦＴ１６５２を用いて発光素子１６５４を制御する場合、その電流能力から、チャネル幅（Ｗ）はなるべく大きく設定し、チャネル長（Ｌ）はなるべく小さく設定することが好適である。詳しくは、Ｗは３０μｍ以上で好適には１００μｍ以上であり、Ｌは５μｍ以下が好適な範囲である。
【０１０９】
このときの電流制御用ＴＦＴ１６５２の断面図を図１５（Ｄ）、上面図を図１５（Ｅ）に示す。図１５（Ｄ）は、図１５（Ａ）に示した非晶質半導体で形成されたトランジスタのチャネル幅方向の断面図であり、基板上にゲート電極６６１、ゲート絶縁膜４１２、非晶質半導体６６３及び保護膜６６７を有する。図１５（Ｅ）は、電流制御用ＴＦＴのみの上面図であり、Ｌが小さく、Ｗが大きい値に設定される。好適には、Ｌは５μｍ以下、Ｗは１００μｍ以上に設定する。
【０１１０】
図１６（Ｂ）は画素領域の等価回路を示す。電界発光層１６５４は電流制御用ＴＦＴ１６５２に接続される。電流制御用ＴＦＴ１６５２は発光材料で形成する電界発光層を駆動するために、高い電流駆動能力を要求される。その目的からすれば、半導体層は非晶質シリコンゲルマニウム合金膜で形成しても良い。
【０１１１】
なお、電界発光層は、絶縁膜（好ましくは樹脂）で形成された溝（画素に相当する）の中に形成される。電界発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した電界発光層を作り分けても良い。
【０１１２】
具体的な電界発光層として、赤色に発光する層にはシアノポリフェニレンビニレン、緑色に発光する層にはポリフェニレンビニレン、青色に発光する層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍとすれば良い。但し、以上の例は電界発光層として用いることのできる発光材料（有機ＥＬ材料）の一例であって、これに限定する必要はない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて電界発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いてもよい。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１１３】
ここでは、発光材料で形成される自発光層をＴＦＴで制御して駆動するアクティブマトリクス型のＥＬ表示装置の例を示したが、パッシブ型のＥＬ表示装置であっても、ドライバＩＣをその画素領域の周辺に設けることで同様に表示装置を完成させることができる。いずれにしても、画素領域と駆動回路とでは要求されるデザインルールが異なるので、それぞれを別の基板に形成し、その後組み合わせる本発明の方法は製造歩留まりを向上させる観点からも適する。
【０１１４】
（実施例６）
本実施例は、ドライバＩＣが実装された表示装置を電子装置に搭載する方法について、図１７を用いて説明する。
【０１１５】
図１７において、表示装置は画素領域７０２が実装された基板７０１の端部にドライバＩＣ７１０が実装される。そして、スペーサ７０６を内包するシール剤７０７により対向基板７０３と貼り合わせられ、さらに偏光版７０８、７０９が設けられる。そして、接続部材７２３によって筐体７２４に固定される。
【０１１６】
ドライバＩＣ７１０は、その入出力端子７１１において導電性粒子７１２を含む樹脂７１３で基板７０１上に形成された入力配線７１４と接続している。入出力配線７１４の一方の端はフレキシブルプリント配線板が導電性粒子７１５を含む樹脂７１６で接着される。ＦＰＣは、信号処理回路、増幅回路及び電源回路などが設けられたプリント基板７１９にやはり同様な手法（導電性粒子７２１を含む樹脂７２２）で接続し、画像表示に必要な信号をドライバＩＣが実装された表示装置に伝達するようになっている。そして、表示装置が透過型の液晶表示装置であれば、対向基板７０３側に光源と光導光体が設けられてバックライト７１８が設けられている。
【０１１７】
ここで示す表示装置の実装方法は一例であり、電子装置の形態に合わせて適宣組み立てられるものである。本発明を適用して作製される電子機器の一例として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイなどの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話等）、家庭用ゲーム機などの記録媒体を備えた画像再生装置などが挙げられる。それら電子機器の具体例を図１８に示す。
【０１１８】
図１８（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明は表示部３００３の作製に用いることができる。図１８（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明は表示部２１０２の作製に用いることができる。図１８（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明は表示部３２０３の作製に用いることができる。
【０１１９】
図１８（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明は表示部２３０２の作製に用いることができる。図１８（Ｅ）は記録媒体を備えた携帯型の画像再生装置であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体読込部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。本発明は表示部Ａ、Ｂ３４０３、３４０４の作製に用いることができる。
【０１２０】
図１８（Ｆ）はゴーグル型ディスプレイであり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明は表示部２５０２の作製に用いることができる。図１８（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明は表示部３６０２の作製に用いることができる。
【０１２１】
図１８（Ｈ）は携帯端末のうちの携帯電話機であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明は表示部３７０３の作製に用いることができる。
【０１２２】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【０１２３】
（実施例７）
本実施例では、表示装置に用いる画素回路の一例について、図１９〜図２１を用いて説明する。
【０１２４】
図１９に示す画素は、発光素子４０４と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるトランジスタ（スイッチング用トランジスタ）４０１、発光素子４０４に流れる電流値を制御する駆動用トランジスタ４０２、発光素子４０４への電流の供給を制御する電流制御用トランジスタ４０３を有する。また、ビデオ信号の電位を保持するための容量素子４０５を有する。しかしながら、電流制御用トランジスタ４０３のゲート容量等により代用可能な場合は、容量素子４０５を設けなくても構わない。
【０１２５】
駆動用トランジスタ４０２及び電流制御用トランジスタ４０３は同じ極性である。駆動用トランジスタ４０２にはディプリーション型トランジスタ、駆動用トランジスタ４０２以外のトランジスタは、通常のエンハンスメント型トランジスタとする。また、駆動用トランジスタ４０２を飽和領域、電流制御用トランジスタ４０３を線形領域で動作させる。また、駆動用トランジスタ４０２のＬ（ゲート長）をＷ（ゲート幅）より長く、電流制御用トランジスタ４０３のＬをＷと同じか、それより短くてもよい。より望ましくは、駆動用トランジスタ４０２のＷに対するＬの比が５以上にするとよい。
【０１２６】
次に、図１９に示した画素の駆動方法について説明する。図１９に示す画素は、その動作を書き込み期間、保持期間とに分けて説明することができる。まず書き込み期間において走査線Ｇｊ（ｊ＝１〜ｙ）が選択されると、走査線Ｇｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ４０１がオンになる。そして、信号線Ｓ１〜Ｓｘに入力されたビデオ信号が、スイッチング用トランジスタ４０１を介して電流制御用トランジスタ４０３のゲートに入力される。なお、駆動用トランジスタ４０２はゲートが電源線Ｖｉ（ｉ＝１〜ｘ）に接続されているため、常にオン状態である。
【０１２７】
ビデオ信号によって電流制御用トランジスタ４０３がオンになる場合、電源線Ｖｉ（ｉ＝１〜ｘ）を介して、発光素子４０４に電流が流れる。このとき、電流制御用トランジスタ４０３は線形領域で動作しているため、発光素子４０４に流れる電流は、飽和領域で動作する駆動用トランジスタ４０２と発光素子４０４の電圧電流特性によって決まる。そして発光素子４０４は、供給される電流に見合った高さの輝度で発光する。
【０１２８】
またビデオ信号によって電流制御用トランジスタ４０３がオフになる場合は、発光素子４０４への電流の供給は行なわれず、発光素子４０４は発光しない。なお本発明では、駆動用トランジスタ４０２がディプリーション型であっても、電流制御用トランジスタ４０３がエンハンスメント型なので、発光素子４０４に電流が供給されないように制御することができる。
【０１２９】
保持期間では、走査線Ｇｊ（ｊ＝１〜ｙ）の電位を制御することでスイッチング用トランジスタ４０１をオフにし、書き込み期間において書き込まれたビデオ信号の電位を保持する。書き込み期間において電流制御用トランジスタ４０３をオンにした場合、ビデオ信号の電位は容量素子４０５によって保持されているので、発光素子４０４への電流の供給は維持されている。逆に、書き込み期間において電流制御用トランジスタ４０３をオフにした場合、ビデオ信号の電位は容量素子４０５によって保持されているので、発光素子４０４への電流の供給は行なわれていない。
【０１３０】
次に、上記とは異なる構成の画素について、図２０を用いて説明する。図２０に示す構成では、２本の電源線が設けられ、駆動用トランジスタ５０２のゲート電極が新たに配置された電源線に接続されている以外は、図１９に示す構成と同じであるため、詳しい説明は省略する。続いて、図２０に示した画素の駆動方法について説明する。
【０１３１】
まず書き込み期間において走査線Ｇｊ（ｊ＝１〜ｙ）が選択されると、走査線Ｇｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ５０１がオンになる。そして、信号線Ｓ１〜Ｓｘに入力されたビデオ信号が、スイッチング用トランジスタ５０１を介して電流制御用トランジスタ５０３のゲートに入力される。なお、駆動用トランジスタ５０２はゲートが第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続されているため、常にオン状態である。
【０１３２】
ビデオ信号によって電流制御用トランジスタ５０３がオンになる場合は、第１の電源線Ｖｉ（ｉ＝１〜ｘ）を介して発光素子５０４に電流が流れる。このとき電流制御用トランジスタ５０３は線形領域で動作しているため、発光素子５０４に流れる電流は、飽和領域で動作する駆動用トランジスタ５０２と発光素子５０４の電圧電流特性によって決まる。そして発光素子５０４は、供給される電流に見合った高さの輝度で発光する。またビデオ信号によって電流制御用トランジスタ５０３がオフになる場合は、発光素子５０４への電流の供給は行なわれず、発光素子５０４は発光しない。
【０１３３】
保持期間では、走査線Ｇｊ（ｊ＝１〜ｙ）の電位を制御することでスイッチング用トランジスタ５０１をオフにし、書き込み期間において書き込まれたビデオ信号の電位を保持する。書き込み期間において電流制御用トランジスタ５０３をオンにした場合、ビデオ信号の電位は容量素子５０５によって保持されているので、発光素子５０４への電流の供給は維持されている。逆に、書き込み期間において電流制御用トランジスタ５０３をオフにした場合、ビデオ信号の電位は容量素子５０５によって保持されているので、発光素子５０４の両電極間に電流は流れない。
【０１３４】
次に、上記とは異なる構成の画素について、図２１を用いて説明する。図２０に示す構成では、２本の走査線が設けられ、駆動用トランジスタ６０２のゲート電極が新たに配置された走査線に接続された以外は、図２０に示す構成と同じであるため、詳しい説明は省略する。続いて、図２１に示した画素の駆動方法について説明する。図２１に示す画素の動作について、書き込み期間、点灯期間および非点灯期間とに分けて説明する。
【０１３５】
まず書き込み期間において第１の走査線Ｇａｊ（ｊ＝１〜ｙ）が選択されると、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ６０１がオンになる。そして、信号線Ｓ１〜Ｓｘに入力されたビデオ信号が、スイッチング用トランジスタ６０１を介して電流制御用トランジスタ６０３のゲートに入力される。同時に、ビデオ信号の電位は容量素子６０５によって保持される。
【０１３６】
点灯期間では第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）が選択され、第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）にゲートが接続されている駆動用トランジスタ６０２がオンになる。このとき容量素子６０５によって保持されたビデオ信号の電位により、電流制御用トランジスタ６０３がオンになる場合は、電源線Ｖｉ（ｉ＝１〜ｘ）を介して電流が発光素子６０４に供給される。このとき電流制御用トランジスタ６０３は線形領域で動作しているため、発光素子６０４に流れる電流は、飽和領域で動作する駆動用トランジスタ６０２と発光素子６０４の電圧電流特性によって決まる。そして発光素子６０４は、供給される電流に見合った高さの輝度で発光する。
【０１３７】
また容量素子６０５によって保持されたビデオ信号の電位によって電流制御用トランジスタ６０３がオフになる場合は、発光素子６０４への電流の供給は行なわれず、発光素子６０４は発光しない。
【０１３８】
非点灯期間では、第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）により、駆動用トランジスタ６０２をオフとする。これにより、発光素子６０４への電流の供給は行なわれない。なお、書き込み期間においては、第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）を選択しても、非選択としてもよい。
【０１３９】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【０１４０】
（実施例８）
表示装置に多階調の画像を表示するときの駆動方式としては、アナログ駆動とデジタル駆動が挙げられる。両方式の相違点は、発光素子の発光、非発光のそれぞれの状態において該発光素子を制御する方法にある。前者のアナログ駆動は、発光素子に流れる電流を制御して階調を表現する。また後者のデジタル駆動は、発光素子がオン状態（輝度がほぼ１００％である状態）と、オフ状態（輝度がほぼ０％である状態）の２つの状態のみによって階調表現する。デジタル駆動は、オンとオフの２つの状態だけを用いると、２階調しか表示出来ないため、別の方式と組み合わせて多階調の画像を表示する駆動方法があり、例えば面積階調方式や、時間階調方式が挙げられる。
【０１４１】
本発明の表示装置は、液晶パネル及び発光パネル問わず、アナログ駆動やデジタル駆動のいずれを適用してもよく、また、デジタル駆動において面積階調方式や時間階調方式のいずれを適用してもよい。また、本実施例には挙げなかった他の駆動方式を適用してもよい。
【０１４２】
なお、上述したように、本発明の表示装置は、アクティブマトリクス型、パッシブマトリクス型のどちらでも構わない。但し、アクティブマトリクス型を適用した場合には、発光素子は電流駆動型の素子であるため、画素内のトランジスタのバラツキが少ない場合にアナログ駆動を用いることが好適である。また、デジタル駆動でも、駆動用のトランジスタを飽和領域で動作させることで、一定の電流量を発光素子に供給することが好適である。つまり、どちらの駆動方法を適用するにしても、電流駆動型の素子を用いる以上、一定の電流量を供給することができるような画素構成を適用し、さらにそれに最適な駆動方法を用いることが好ましい。
【０１４３】
本実施例では、上記駆動方式のうち、時間階調方式について簡単に説明する。通常、液晶表示装置や発光装置等の表示装置においては、フレーム周波数は６０Ｈｚ程度である。つまり、１秒間に６０回程度の画面の描画が行われる。これにより、人間の眼にフリッカ（画面のちらつき）を感じさせないようにすることが出来る。このとき、画面の描画を１回行う期間を１フレーム期間と呼ぶ。そして、時間階調方式では、１フレーム期間を複数のサブフレーム期間に分割する。このときの分割数は、階調ビット数に等しい場合が多く、ここでは簡単のために、分割数が階調ビット数に等しい場合を示す。ここでは、３ビット階調の場合、つまり３つのサブフレーム期間ＳＦ１〜ＳＦ３に分割した場合について説明する。
【０１４４】
各サブフレーム期間は、書き込み期間Ｔａと発光期間Ｔｓを有する。アドレス期間とは、画素にビデオ信号を書き込む期間であり、各サブフレーム期間での長さは等しい。サステイン期間は、アドレス期間において画素に書き込まれたビデオ信号に基づいて発光素子が発光する期間である。このとき、サブフレーム期間ＳＦ１〜ＳＦ３は、その長さの比をＴｓ１：Ｔｓ２：Ｔｓ３＝４：２：１とする。つまり、ｎビット階調を表現する際、ｎ個のサステイン期間の長さの比は、２（ｎ−１）：２（ｎ−２）：・・・：２１：２０とする。そして、どのサステイン期間で発光素子が発光するかによって、１フレーム期間あたりに、各画素が発光する期間の長さが決定し、これによって階調表現を行う。
【０１４５】
つまり、サステイン期間Ｔｓ１〜Ｔｓ３のそれぞれにおいて、発光、非発光のいずれかの状態をとることによって、その合計発光時間の長短を利用して、輝度０％、１４％、２８％、４３％、５７％、７１％、８６％、１００％の８階調を表現する。例えば、Ｔｓ１が発光し、Ｔｓ２、Ｔｓ３が発光しない場合、その輝度は５７％であり、Ｔｓ１とＴｓ３が発光し、Ｔｓ２が発光しない場合、その輝度は７１％となる。つまり時間階調方式の場合は、１００％の輝度で、合計発光時間のうち７１％の長さの時間で発光することによって同様の階調を表現する。
【０１４６】
なお、表示階調数を増やしたい場合は、サブフレーム期間の分割数を増やせば良い。また、サブフレーム期間の順序は、必ずしも上位ビットから下位ビットといった順序である必要はなく、１フレーム期間中、ランダムに並んでいても良い。さらに各フレーム期間内で、その順序が変化しても良い。
【０１４７】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【０１４８】
【発明の効果】
上記構成を有する本発明は、連続発振レーザによるレーザ光の照射により形成された特性の良好な薄膜トランジスタを用いることで、高速動作が可能なドライバＩＣを実装した半導体装置及びその作製方法を提供する。また、レーザ光のビームスポットの幅をドライバＩＣの短辺と同じ値に設定することで、生産性を向上させた半導体装置の作製方法を提供する。さらに、矩形状の大面積の基板に複数のドライバＩＣを作製することができるため、低コストの半導体装置及びその作製方法を提供することができる。また、ドライバＩＣを実装するＣＯＧ方式を採用することで、小型・薄型・軽量と狭額縁化を実現した半導体装置及びその作製方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明する図。
【図２】本発明の半導体装置に具備されるドライバＩＣを示す図。
【図３】本発明の半導体装置を説明する図。
【図４】光学系を示す図。
【図５】整形されたビームスポットの形状を示す図。
【図６】光学系を示す図。
【図７】本発明の半導体装置の作製方法を示す図。
【図８】本発明の半導体装置の作製方法を示す図。
【図９】本発明の半導体装置の作製方法を示す図。
【図１０】ドライバＩＣの入出力端子にバンプを作製する図。
【図１１】画素領域及びＦＰＣと、ドライバＩＣとの接続を説明する図。
【図１２】本発明の半導体装置を説明する図。
【図１３】ドライバＩＣを説明する図。
【図１４】画素領域の上面図と等価回路図。
【図１５】画素領域に具備されるトランジスタの断面図。
【図１６】画素領域の上面図と等価回路図。
【図１７】本発明の半導体装置を電子機器に搭載した図。
【図１８】本発明が適用される電子機器を示す図。
【図１９】画素領域の回路図。
【図２０】画素領域の回路図。
【図２１】画素領域の回路図。
【図２２】本発明の半導体装置を説明する図。
【図１】
2004327809.tif 000003
【図２】
2004327809.tif 000004
【図３】
2004327809.tif 000005
【図４】
2004327809.tif 000006
【図５】
2004327809.tif 000007
【図６】
2004327809.tif 000008
【図７】
2004327809.tif 000009
【図８】
2004327809.tif 000010
【図９】
2004327809.tif 000011
【図１０】
2004327809.tif 000012
【図１１】
2004327809.tif 000013
【図１２】
2004327809.tif 000014
【図１３】
2004327809.tif 000015
【図１４】
2004327809.tif 000016
【図１５】
2004327809.tif 000017
【図１６】
2004327809.tif 000018
【図１７】
2004327809.tif 000019
【図１８】
2004327809.tif 000020
【図１９】
2004327809.tif 000021
【図２０】
2004327809.tif 000022
【図２１】
2004327809.tif 000023
【図２２】
2004327809.tif 000024