(57)【要約】【課題】半導体装置において内部回路をパッドに接続している配線の容量を低減させる。【解決手段】半導体装置は、半導体基板と、半導体基板に形成された回路領域と、半導体基板上に形成されたパッドと、回路領域をパッドに接続している配線と、半導体基板における回路領域外に形成された不純物拡散領域とを備えている。本発明では、不純物拡散領域は、配線に対向する範囲（以下「対向領域」という）を実質的に避けて形成されている。このため、配線に対向する対向領域にも不純物が拡散されている従来のものより、対向領域のキャリア濃度は低くなる。従って、配線と半導体基板との間に形成される容量を低減できる。【選択図】      図１
2004158550.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成された回路領域と、
前記半導体基板上に形成されたパッドと、
前記回路領域を前記パッドに接続している配線と、
前記半導体基板における前記回路領域外に形成された不純物拡散領域と
を備え、
前記不純物拡散領域は、前記配線に対向する範囲（以下「対向領域」という）を実質的に避けて形成されている
ことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記不純物拡散領域上に形成された絶縁層を備え、
前記配線の少なくとも一部は前記絶縁層上に形成され、
前記絶縁層は、前記配線と前記対向領域とに挟まれた挟持領域では、前記挟持領域に隣接する領域より厚く形成されている
ことを特徴とする半導体装置。
【請求項３】
請求項１または請求項２記載の半導体装置において、
複数の前記回路領域と、複数の前記パッドと、複数の前記配線とを有し、
前記配線の少なくとも１つは、少なくとも１つの前記回路領域内を通って、別の前記回路領域を前記パッドに接続し、
前記配線が通る前記回路領域内では、前記配線に対向する範囲を実質的に避けて、不純物が拡散されている
ことを特徴とする半導体装置。
【請求項４】
請求項１〜請求項３記載のいずれか１項記載の半導体装置において、
前記不純物拡散領域は、前記パッドに対向する範囲を実質的に避けて形成されている
ことを特徴とする半導体装置。
【請求項５】
請求項１〜請求項４記載のいずれか１項記載の半導体装置において、
複数の前記パッドと、
複数の前記配線と、
前記半導体基板に形成された素子間分離領域とを有し、
前記配線の少なくとも１つは、実質的に前記素子間分離領域上に形成されている
ことを特徴とする半導体装置。
【請求項６】
請求項１〜請求項５記載のいずれか１項記載の半導体装置において、
前記回路領域は、光電変換部及び読み出し回路を有し、
前記不純物拡散領域は、前記回路領域外への入射光により生成されるキャリアを蓄積または排出するためのダミー受光領域である
ことを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置において、
前記パッドは前記半導体基板の表面の外周領域に形成されており、
前記回路領域は、前記半導体基板の表面の中心点から偏った位置に形成されている
ことを特徴とする半導体装置。
【請求項８】
請求項１〜請求項７のいずれか１項記載の半導体装置の製造方法であって、
前記半導体基板の表面側に絶縁層を形成する工程と、
前記絶縁層上に前記配線を形成する工程と、
前記配線及び前記絶縁層の両方を貫通しないが前記絶縁層のみを貫通する強度で、前記配線の一部または全ての領域も含めて前記半導体基板にイオン注入を行うことにより、前記対向領域を避けて、前記不純物拡散領域を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置において、配線容量を低減させる技術に関する。
【０００２】
【従来の技術】
一般に、半導体装置は、半導体チップの外周部に形成されたパッドを、ボンディングワイヤ等によりパッケージの外部端子（ランド）に接続して実装される。パッケージの作製は製造コストを増大させるため、適切なパッケージを市販品から選んで使用する場合が多い。パッケージの選定条件としては、ランド数が半導体チップの使用されるパッド数と同数以上であることと、ダイパッドサイズが半導体チップの面積以上であることが挙げられる。なお、ダイパッドは、半導体チップを取り付けるための、パッケージ内の窪んだ部分である。
【０００３】
半導体チップのサイズとダイパッドサイズが同じことは稀である。このため、殆どの場合、半導体チップのサイズに近いダイパッドサイズを有するパッケージを使用している。この場合、実装時の位置合わせを容易にするため、ダイパッドサイズに合うように半導体チップのサイズを大きく設計することが多い。
受光素子において受光領域を拡大せずにチップサイズを大きくした場合、受光領域外への入射光により生成されるキャリアは増加する。この場合、受光領域外で生成されたキャリアが受光領域で生成されたキャリア（信号電荷）に混入することを、確実に防止する必要がある。この防止策として、全面に不純物拡散領域を設け、受光領域外にダミー受光領域を形成する方法が知られている（例えば、特許文献１参照）。ダミー受光領域は、例えば、接地線に接続されている。これにより、ダミー受光領域への入射光により発生したキャリアは、接地線に流れるため、ノイズとして信号電荷に混入することはない。
【０００４】
【特許文献１】
特開平７−１０６６２３号公報  （第３−６項、第１−７図）
【０００５】
【発明が解決しようとする課題】
一般に、半導体チップの表面の大部分は絶縁膜で覆われており、この絶縁膜上には、内部回路をパッドに接続する配線が形成されている。このため、上述のように全面に不純物拡散領域を形成した場合、絶縁膜を介して配線と半導体基板との間に形成される容量は、大きくなる。前記したように、パッケージのランド位置により配線長が必要以上に長くなった場合、この配線容量はさらに大きくなる。配線容量が大きくなると、配線を通る信号の応答速度は遅くなる。特に、高解像度撮像素子では、画素出力の読み出しを高速に行うため、応答速度が遅いことは問題となる。
【０００６】
また、市販のパッケージを使用する場合、ランドの位置は固定されている。従って、ランドの位置に合うように半導体チップ内のパッドを形成し、このパッドの位置に応じて、パッドと内部回路とを接続する配線を形成する必要がある。このため、配線長が必要以上に長くなったり、同じ信号を出力する複数の配線の長さが異なる場合があった。前記した配線容量は配線長に比例して大きくなるため、同じ信号を出力する複数の配線の長さが異なると、各信号の同期を取りにくくなるおそれがある。
【０００７】
本発明の目的は、半導体装置において内部回路をパッドに接続している配線の容量を低減させることである。
本発明の別の目的は、上記のように配線容量を低減させた半導体装置を効率的に製造する方法を提供することである。
【０００８】
【課題を解決するための手段】
請求項１の半導体装置は、半導体基板と、半導体基板に形成された回路領域と、半導体基板上に形成されたパッドと、回路領域をパッドに接続している配線と、半導体基板における回路領域外に形成された不純物拡散領域とを備えている。本発明では、不純物拡散領域は、配線に対向する範囲（以下「対向領域」という）を実質的に避けて形成されている。
【０００９】
請求項２の半導体装置は、不純物拡散領域上に形成された絶縁層を備えている。配線の少なくとも一部は絶縁層上に形成されている。絶縁層は、配線と対向領域とに挟まれた挟持領域では、挟持領域に隣接する領域より厚く形成されている。
請求項３の半導体装置は、複数の回路領域と、複数のパッドと、複数の配線とを有している。配線の少なくとも１つは、少なくとも１つの回路領域内を通って、別の回路領域をパッドに接続している。配線が通る回路領域内では、配線に対向する範囲を実質的に避けて、不純物が拡散されている。
【００１０】
請求項４の半導体装置では、不純物拡散領域は、パッドに対向する範囲を実質的に避けて形成されている。
請求項５の半導体装置は、複数のパッドと、複数の配線と、半導体基板に形成された素子間分離領域とを有する。配線の少なくとも１つが実質的に素子間分離領域上に形成されていることを特徴とする。
【００１１】
請求項６の半導体装置では、回路領域は、光電変換部及び読み出し回路を有している。また、不純物拡散領域は、回路領域外への入射光により生成されるキャリアを蓄積または排出するためのダミー受光領域である。
請求項７の半導体装置では、パッドは、半導体基板の表面の外周領域に形成されており、回路領域は、半導体基板の表面の中心点から偏った位置に形成されている。
【００１２】
請求項８の発明は、請求項１〜請求項７のいずれか１項記載の半導体装置の製造方法であり、以下の３つの工程を有することを特徴とする。
１つは、半導体基板の表面側に絶縁層を形成する工程である。
１つは、絶縁層上に配線を形成する工程である。
１つは、配線及び絶縁層の両方を貫通しないが絶縁層のみを貫通する強度で、配線の一部または全ての領域も含めて半導体基板にイオン注入を行うことにより、対向領域を避けて、不純物拡散領域を形成する工程である。
【００１３】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態を説明する。
図１は、本発明の第１の実施形態を示している。本実施形態は、請求項１〜請求項３に対応する。図において、半導体チップ１０は、半導体基板１２上に形成された不純物拡散領域１６、内部回路２０ａ、２０ｂ、２０ｃ、多数のパッド２４（この例では２８個）、及び内部回路２０ａ〜２０ｃとパッド２４とをそれぞれ互いに接続する配線２８とで構成されている。なお、パッド２４は、不純物拡散領域１６の外側に形成されている。また、不純物拡散領域１６中には、内部回路２０ａ〜２０ｃを電気的に分離するためのトレンチアイソレーション領域３２が形成されている。
【００１４】
半導体基板１２（シリコン基板）のバルクは、低濃度Ｎ型である。半導体基板１２の裏面側には、裏面のオーミック接触を向上させるための高濃度Ｎ型層が形成されている（後述する図２参照）。なお、本発明は、半導体基板１２の裏面側から、半導体基板１２に電圧を印加する形態に限定されるものではない。例えば、半導体基板１２の表面側に高濃度Ｎ型領域を形成して電極とオーミック接続させ、半導体基板１２の表面側から、半導体基板１２に電圧を印加してもよい。
【００１５】
内部回路２０ａ〜２０ｃは、例えば、ＣＭＯＳ撮像素子、ＣＭＯＳの信号処理回路、ＣＭＯＳ撮像素子を制御する信号を生成する回路などである。また、内部回路２０ａ〜２０ｃは、内部にガードリング拡散領域（図示せず）、フィールド酸化膜領域（図示せず）を有している。
不純物拡散領域１６上には、絶縁膜３４（シリコン酸化膜。後述する図２参照。）が形成されている。不純物拡散領域１６には、絶縁膜３４を介して配線２８に対向する範囲（以下、対向領域と記載。後述する図２（ｅ）参照）を除いて、不純物が拡散されている。なお、ここでの不純物とは、請求項記載の不純物拡散領域が意味する不純物であり、半導体装置の製造工程において半導体基板１２にドーピングする不純物である（後述する図２で説明するように、この例では高濃度Ｐ型領域を形成するボロン）。換言すれば、請求項記載の不純物拡散領域が意味する不純物は、ウェハとして製造された時点で半導体基板１２のバルク中に存在するドナー及びアクセプタ（この例では低濃度Ｎ型層のドナー型不純物）とは異なる。
【００１６】
対向領域では、不純物が拡散されていないので、隣接する領域よりキャリア濃度は低い。即ち、対向領域のキャリア濃度は、不純物が拡散される前の半導体基板１２のバルク（裏面側の高濃度Ｎ型層は含まれない）のキャリア濃度とほぼ同じである。
配線２８は、図１において２８ａ、２８ｂと区別して表記した２つを除き、他の内部回路（２０ａ〜２０ｃのいずれか）を介さずに内部回路（２０ａ〜２０ｃのいずれか）をパッド２４に直接接続している。配線２８ａ、２８ｂは、トレンチアイソレーション領域３２上を通過するように形成されている。内部回路２０ｃにおいて、絶縁膜３４を介して配線２８と対向する領域（以下、回路内対向領域と記載）には、上述と同様に、不純物は拡散されていない。
【００１７】
パッド２４は、ボンディングワイヤ（図示せず）によりパッケージのランド（図示せず）にそれぞれ接続される。そして、半導体チップ１０は、半導体装置（半導体素子、図示せず）として実装される。この工程は、公知なので、説明を省略する。
図２は、上述した半導体チップ１０の製造工程の要部を示す断面模式図である。以下、図２を用いて、半導体チップ１０の製造方法を説明する。
【００１８】
まず、半導体基板１２における低濃度Ｎ型層（図ではＮ−と記載）上に絶縁膜３４を形成する（図２（ａ））。次に、リソグラフィ工程（ｌｉｔｈｏｇｒａｐｈｙ）を行い、不純物を拡散する領域上の絶縁膜３４を除去する。このとき、後の工程で配線２８が形成される領域上に、絶縁膜３４が残るようにする（図２（ｂ））。次に、不純物として、例えば、ボロンを熱拡散し、図２（ｃ）に示すように、高濃度Ｐ型領域（図ではＰ＋と記載）を形成する。
【００１９】
この後、絶縁膜３４を再形成する。このとき、ボロンが拡散されなかった領域（対向領域）上では、既に絶縁膜３４が存在するため、絶縁膜３４は、隣接する領域より厚く形成される（図２（ｄ））。次に、例えば、アルミ蒸着により、絶縁膜３４における厚く形成された部分（ボロンが拡散されなかった領域上）に配線２８を形成する（図２（ｅ））。これにより、配線２８に対向する領域を避けて、不純物拡散領域１６を形成する本発明の構造が実現される。比較例として、図２（ｊ）に、配線下にも不純物が拡散されている従来の構造の一例を示す。
【００２０】
以下、請求項と本実施形態との対応関係を説明する。なお、ここでの対応関係は、参考のために示した一解釈であり、本発明を限定するものではない。
請求項１記載の対向領域は、図２（ｅ）に示したように、半導体基板１２内において、半導体基板１２の厚さ方向に、絶縁膜３４を介して配線２８に対向する領域に対応する。対向領域の幅は、配線２８の幅と同じであり、対向領域の深さは、隣接する不純物拡散領域１６の深さと同じである。請求項３記載の「配線に対向する範囲」も、上述と同様の領域に対応する。
【００２１】
請求項記載の回路領域は、内部回路２０ａ〜２０ｃに対応する。
請求項記載の絶縁層は、絶縁膜３４に対応する。
請求項記載の挟持領域は、図２（ｅ）の絶縁膜３４において配線５８と対向領域とに挟まれた部分に対応する。
請求項記載の素子間分離領域は、トレンチアイソレーション領域３２、ガードリング拡散領域、及びフィールド酸化膜領域に対応する。
【００２２】
以上、本実施形態では、半導体チップ１０において、配線２８に対向する領域を避けて、不純物拡散領域１６を形成した。このため、半導体基板１２における絶縁膜３４を介して配線２８と対向する領域のキャリア濃度は、配線下にも不純物拡散領域を有する従来の構造におけるものより、大きく低減される。さらに、絶縁膜３４において配線２８と半導体基板１２との間に挟まれる領域を、隣接する領域より厚く形成した。従って、絶縁膜３４を介して配線２８と半導体基板１２との間に形成される容量を大幅に低減できる。即ち、配線容量を大きく低減できる。
【００２３】
この結果、配線２８及びパッド２４を介して内部回路２０ａ〜２０ｃから外部に出力される信号の応答速度が遅くなることを抑制できる。外部から内部回路２０ａ〜２０ｃに入力される信号に関しても同様である。
従って、市販のパッケージのランドの位置に合うようにパッド２４を形成し、このパッド２４の位置に応じて配線２８を形成することで、配線２８が長くなっても、信号の応答速度が遅くなることを抑制できる。また、同じ信号を出力する複数の配線の長さが異なっても、配線容量の低減により、長さの異なる配線の容量差も低減される。従って、各信号を容易に同期させることができる。
【００２４】
さらに、本発明の実施と共に配線幅（配線の断面積）を大きくすれば、配線容量を殆ど増大させずに、配線の抵抗値及びインダクタンス値を低減できる。以上の効果を総合すれば、非常に高速で駆動できる半導体装置を容易に作製できる。
以下、上述した第１の実施形態の補足事項を説明する。
第１の実施形態では、全配線２８下の領域を避けて不純物拡散領域１６を形成した最も理想的な例を述べた。本発明はかかる実施形態に限定されるものではない。全配線下の領域（対向領域及び回路内対向領域。但し、定電圧線などのように、配線容量が大きくてもよいものは除く）において、不純物拡散領域を形成しない領域面積の割合は、５０％以上であることが望ましい。より好ましくは、全配線下の領域面積の８０％以上であることが望ましい。請求項１及び請求項３記載の「実質的に」は、例えば、上述した５０％以上または８０％以上という割合に対応する。
【００２５】
各配線及び各素子により要求仕様が異なるので、機能的に限定すれば、配線容量が許容値以下になるように、配線下の領域から不純物拡散領域を除けばよい。例えば、配線容量の影響を受ける高周波配線の全配線面積の５０％以上に対して、配線に対向する領域に不純物拡散領域を形成しないことが望ましい。より好ましくは、配線容量の影響を受ける配線の全面積の８０％以上に対して、配線に対向する領域に不純物拡散領域を形成しないことが望ましい。
【００２６】
なお、トレンチアイソレーション領域などの素子間分離領域上を交差するように配線を形成しただけでは、本発明の効果は得られない。これは、配線容量の影響を受ける全配線下の領域において、不純物拡散領域を除いた割合が小さいからである。
半導体基板１２の一部に不純物拡散領域１６が形成されている例を述べた。本発明はかかる実施形態に限定されるものではない。本発明は、図３（ａ）に示すように、ほぼ全面（内部回路の領域を除く）に不純物拡散領域が形成された半導体基板にも適用できる。この場合、図３（ｂ）に示すように、配線に対向する範囲及びパッドに対向する範囲を避けて、不純物拡散領域を形成することが望ましい（請求項４に対応）。なお、配線下の領域の構造は図２（ｅ）と同様であるので、図示していない。このようにすれば、配線容量及びパッドと半導体基板との間に生じる容量を大きく低減でき、上述と同様の効果を得ることができる。なお、請求項４記載の「パッドに対向する範囲」は、半導体基板内において、半導体基板の厚さ方向に、絶縁膜を介してパッドに対向する領域に対応する。「パッドに対向する範囲」の深さは、例えば、図３（ｂ）に示すように、隣接する不純物拡散領域の深さと同じである。
【００２７】
なお、「パッドに対向する範囲」において、不純物拡散領域を形成しない領域面積の割合は、５０％以上であることが望ましい。この割合は、より好ましくは、８０％以上であることが望ましい。但し、配線の場合と同様に、定電圧線などに接続され、半導体基板との間に生じる容量が大きくてもよいパッドは除く。請求項４記載の「実質的に」は、例えば、上述した５０％以上または８０％以上という割合に対応する。
【００２８】
また、内部回路２０ｃを通過する配線２８が、不純物が拡散されていない対向領域及び回路内対向領域以外に、トレンチアイソレーション領域３２上を交差するように通過する例を述べた。本発明はかかる実施形態に限定されるものではない。内部回路２０ａ〜２０ｃにおける前記したガードリング拡散領域上及びフィールド酸化膜領域上を通過するように、配線２８を形成してもよい。
【００２９】
或いは、図４に示すように、１本の配線（図では２８ｘと表記）において、この配線２８ｘの５０％以上が、トレンチアイソレーション領域３２などの素子間分離領域上に重なるように形成されていてもよい（請求項５に対応）。このような場合、配線下の素子間分離領域は、配線容量を低下させる作用と、素子間の干渉を防止する作用とを兼用する。請求項５記載の「実質的に」は、例えば、上述した５０％という、１本の配線の領域面積における素子間分離領域上に重なる割合に対応する。
【００３０】
半導体基板１２のバルクが低濃度Ｎ型である例を述べた。本発明はかかる実施形態に限定されるものではない。バルクが低濃度Ｐ型の半導体基板を用い、各部の導電型を逆にしてもよい。バルクのキャリア濃度は、中濃度であってもよい。また、バルクが実質的に真性半導体である半導体基板を用いれば、対向領域のキャリア濃度は本実施形態よりさらに小さくなるので、配線容量をさらに低減できる。
【００３１】
以下、上記した「実質的に真性半導体」、「低濃度」、「中濃度」、「高濃度」を、２７℃での単位立法センチメートル当たりのキャリア濃度で示す。なお、以下の数値は参考のために示したものであり、本発明を限定するものではない。
（１）シリコン基板の場合
・「実質的に真性半導体」：「低濃度」より低い濃度。
【００３２】
・「低濃度」：およそ１０の１１乗程度から、１０の１５乗程度の間。
・「中濃度」：およそ１０の１５乗程度から、１０の１７乗程度の間。
・「高濃度」：「中濃度」より高い濃度。
（２）ガリウムヒソ基板の場合
・「低濃度」：およそ１０の８乗程度から、１０の１０乗程度の間。
【００３３】
・「中濃度」：およそ１０の１０乗程度から、１０の１３乗程度の間。
半導体基板はシリコンやガリウムヒソに限らず、ゲルマニウム等でもよい。
図５は、本発明の第２の実施形態を示している。本実施形態は、請求項１、請求項６〜請求項８に対応する。図において、半導体チップ４０は、半導体基板上４２に形成された不純物拡散領域４６と、画素ブロック５０（請求項記載の回路領域に対応）と、多数のパッド５４（この例では２８個）と、画素ブロック５０をパッド５４にそれぞれ接続している配線５８（この例では１０本）とで構成されている。
【００３４】
半導体基板４２は、バルクが低濃度Ｎ型であり、裏面側に高濃度Ｎ型層を有する（後述する図６参照）。
不純物拡散領域４６（画素ブロック５０の領域は含まれない）は、半導体基板４２の裏面を介して接地線に接続され、従来の技術で説明したダミー受光領域として機能する。また、不純物拡散領域４６上には、絶縁膜６４（シリコン酸化膜。後述する図６参照）が形成されている。不純物拡散領域４６には、絶縁膜６４を介して配線５８と対向する領域（以下、対向領域と記載）を除いて、不純物が拡散されている。なお、ここでの不純物も、第１の実施形態で説明したものと同じ意味である。このため、対向領域のキャリア濃度は、隣接する領域のキャリア濃度より低く、不純物が拡散される前の半導体基板４２のバルクのキャリア濃度と同じである。
【００３５】
画素ブロック５０は、半導体基板４２の角に近い位置に形成されている。また、画素ブロック５０は、図示しない多数の受光部（請求項記載の光電変換部に対応）と、画素出力読み出し回路とを有している。
配線５８は、どれもほぼ均一な幅で形成されている。配線５８の長さ（領域面積）は、それぞれ大きく異なり、最長のもの（５８ｌと表記）は、最短のもの（５８ｓと表記）の約５倍の長さを有する。
【００３６】
上記した半導体チップ４０は、パッド５４がボンディングワイヤ（図示せず）によりパッケージのランド（図示せず）にそれぞれ接続されて、半導体受光素子（図示せず）として実装される。また、本実施形態では、トレンチアイソレーション領域等の素子間分離領域は形成されていない。
請求項と本実施形態との対応関係、低濃度が意味する範囲、及び高濃度が意味する範囲は、第１の実施形態と同様であるので、説明を省略する。
【００３７】
図６は、上述した半導体チップ４０の製造工程の要部を示す断面模式図である。以下、図６を用いて、半導体チップ４０の製造方法を説明する。
まず、低濃度Ｎ型層（図ではＮ−と表記）上に絶縁膜６４を形成する。次に、絶縁膜６４上に、高融点金属のタングステンで配線５８を形成する。このとき、後述するイオン注入工程でイオンが貫通しないように、配線５８を充分厚く形成する。なお、配線５８は、イオン注入後に行われるアニ−ル（約８００〜９００℃）でも溶けない高融点性と低抵抗性を有するものであればよい。例えば、モリブデンや、ポリシリコンでもよい。図６（ａ）は、配線５８を形成した直後の工程断面を示す模式図である。
【００３８】
図６（ａ）の状態で、不純物としてボロンをイオン注入する。このイオン注入の加速電圧は、絶縁膜６４を貫通するが、配線５８を貫通しない程度の強度である。このため、ボロンは、対向領域を除いて、絶縁膜６４を貫通して低濃度Ｎ型層に注入される。従って、図６（ｂ）に示すように、対向領域を避けて不純物拡散領域４６を形成した本実施形態の構造が実現される。
【００３９】
以上、第２の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。
また、配線容量が殆どなくなるので、本実施形態のように個々の配線長が大きく異なっていても、各配線の容量が異なることはない。従って、各配線の容量を等しくするために個々の配線長を等しくする必要はなく、設計上の自由度を向上できる。
【００４０】
さらに、本実施形態では、先に配線５８を形成してから、配線５８をマスクとしてイオン注入を行い、セルフアラインにより対向領域を避けて不純物拡散領域４６を形成する。このため、対向領域を避けて不純物拡散領域を形成した後で対向領域上に配線を形成する方法と比較すると、不純物拡散領域を形成する時のリソグラフィ工程を省略できる。即ち、より少ない工程数で本発明の構造を実現できる。また、このリソグラフィ工程と、不純物拡散領域を形成後に行われる配線形成工程とにおけるパターンズレのおそれはない。この結果、本発明の構造を、確実に且つ効率的に形成できる。
【００４１】
以下、上述した第２の実施形態の補足事項を説明する。
第２の実施形態では、半導体基板４２上において使用されるパッドに近い位置に画素ブロック５０が形成されており、全配線長が短い例を述べた。本発明はかかる実施形態に限定されるものではない。例えば、図７に示すように、画素ブロックを半導体基板上のほぼ中央に形成してもよい。図７の場合、画素ブロックがパッドから遠い中央部に形成されているので、全配線長は長くなる。従って、図７では、最長の配線（５８ｘと表記）と、最短の配線（５８ｙと表記）との長さの差は、図５に示した配線５８ｌと配線５８ｓとの長さの差より大きい。しかしながら、本発明を実施することで配線容量を大きく低減できるので、全配線長が長く、個々の配線長の差が大きくても支障は生じない。
【００４２】
また、配線５８が、どれもほぼ均一な幅で形成されている例を述べた。本発明はかかる実施形態に限定されるものではない。例えば、パッドを介して接地線に接続され、大きな電流が流れる配線を、より大きな幅（断面積）で形成してもよい。
なお、上述した第１、第２の実施形態では、半導体チップが撮像素子用に形成されている例を述べた。本発明はかかる実施形態に限定されるものではない。本発明は、撮像素子以外の半導体装置にも適用できる。
【００４３】
【発明の効果】
本発明の半導体装置では、半導体基板において配線に対向する対向領域を実質的に避けて、不純物拡散領域を形成した。このため、配線容量を低減できる。
本発明の半導体装置の製造方法では、配線を形成してから、配線及び絶縁層を貫通しない強度で、イオン注入を行う。従って、配線に対向する領域を確実に避けて、不純物拡散領域を形成できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による半導体チップのブロック図である。
【図２】図１の半導体チップの製造工程を説明する断面模式図である。
【図３】パッド下の領域も避けて不純物拡散領域を形成した例を示す説明図である。
【図４】一部の配線を素子間分離領域上に重ねて形成した例を示す説明図である。
【図５】本発明の第２の実施形態による半導体チップのブロック図である。
【図６】図５の半導体チップの製造工程を説明する断面模式図である。
【図７】画素ブロックを半導体基板上の中央に形成した例を示す説明図である。
【符号の説明】
１０  半導体チップ
１２  半導体基板
１６  不純物拡散領域
２０ａ、２０ｂ、２０ｃ  内部回路
２４  パッド
２８、２８ａ、２８ｂ、２８ｘ  配線
３２  トレンチアイソレーション領域
３４  絶縁膜
４０  半導体チップ
４２  半導体基板
４６  不純物拡散領域
５０  画素ブロック
５４  パッド
５８  配線
６４  絶縁膜
【図１】
2004158550.tif 000003
【図２】
2004158550.tif 000004
【図３】
2004158550.tif 000005
【図４】
2004158550.tif 000006
【図５】
2004158550.tif 000007
【図６】
2004158550.tif 000008
【図７】
2004158550.tif 000009