(57)【要約】【課題】微細化が容易で、寸法精度の高い固体撮像素子を含む半導体装置を提供する。【解決手段】半導体基板表面に、フィールド酸化膜１１で囲まれた領域に固体撮像素子を形成してなる半導体装置において、フィールド酸化膜１１を、ゲート酸化膜１２上に形成したことを特徴とする。【選択図】図２
2004031438.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板表面に、フィールド酸化膜で囲まれた領域に半導体素子を形成してなる半導体装置において、
前記半導体素子のゲート酸化膜が前記半導体基板表面のほぼ全体に形成されており、
前記フィールド酸化膜は、ゲート酸化膜上に形成されていることを特徴とする半導体装置。
【請求項２】
前記フィールド酸化膜で囲まれた領域に、複数の光電変換素子と電荷転送素子とを含む固体撮像素子が形成されており、各電荷転送素子のチャネルのチャネル間に、当該チャネルとは逆導電型の不純物領域からなるチャネルストッパを具備してなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ゲート酸化膜は、前記半導体基板表面に熱酸化によって形成された酸化シリコン膜と、前記酸化シリコン膜上に形成された窒化シリコン膜とで構成されたことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
半導体基板表面に固体撮像素子を含む半導体装置を形成する方法であって、
半導体基板表面の少なくとも固体撮像素子形成領域およびその近傍にゲート酸化膜を形成する工程と、
前記ゲート酸化膜を形成した後に、化学的気相成長（ＣＶＤ）法により酸化シリコン膜を形成し、前記酸化シリコン膜をフォトリソグラフィにより選択的に除去することにより、フィールド酸化膜を形成する工程と、
前記フィールド酸化膜で囲まれた素子領域内に固体撮像素子を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記固体撮像素子を形成する工程は、前記フィールド酸化膜の形成工程に先立ち、チャネルストッパを形成すべく、前記フィールド酸化膜で囲まれた領域内に、当該チャネルとは逆導電型の不純物領域を形成する工程を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記ゲート酸化膜の形成工程は、前記半導体基板表面全体に熱酸化膜を含む絶縁膜を形成する工程であることを特徴とする請求項４または５に記載の固体撮像素子の製造方法。
【請求項７】
前記ゲート酸化膜の形成工程は、前記半導体基板表面に熱酸化膜を形成する工程と、
前記熱酸化膜上に窒化シリコン膜を形成する工程とを含むことを特徴とする請求項４乃至６のいずれかに記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に固体撮像素子の微細化構造およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高集積化・高密度化に伴い、固体撮像装置においても、撮像画素数の増加が進んでいるが、画素数の増加に伴い信号電荷の高速転送、すなわち高速駆動への要求から、素子の微細化が進んでいる。
【０００３】
固体撮像素子を含む半導体装置は、図１にその一例の平面図を示すように、周辺部に、厚いＣＶＤ酸化膜からなるフィールド酸化膜１１を形成し、このフィールド酸化膜１１で囲まれた素子領域内に光電変換素子と電荷転送素子とが配列される。そして各固体撮像素子のチャネル１３はＣＳ（Ｃｈａｎｎｅｌ　　Ｓｔｏｐｐｅｒ）と呼ばれる不純物領域によって分離されている。
【０００４】
このような状況の中で、チャネルストッパ１４の微細化への要求も高まる一方である。従来、固体撮像素子の製造に際しては、図５（ａ）乃至（ｃ）にその一例を示すように、ｐ型不純物領域からなるチャネルストッパ１４を形成した後、ＣＶＤ酸化膜からなるフィールド酸化膜１１を形成し、この後にゲート酸化膜１２を形成し、ｎ型不純物領域からなるチャネルを形成するという方法がとられている。
【０００５】
すなわち、図５（ａ）に示すように、ｎ型シリコン基板１の表面に形成されたｐウェル１０内にフォトリソグラフィ法で形成したレジストパターンをマスクとして、イオン注入を行い、ｐ型不純物領域からなるチャネルストッパ１４を形成する。
【０００６】
この後、図５（ｂ）に示すように、ＣＶＤ法により膜厚４００ｎｍ程度の酸化シリコン膜を形成し、フォトリソグラフィにより形成したレジストパターンをマスクとしてエッジがテーパ状となるようにエッチングを行い、フィールド酸化膜１１を形成する。
【０００７】
そして、図５（ｃ）に示すように、酸化シリコン膜１２ａと窒化シリコン膜１２ｂとの２層構造膜からなるゲート酸化膜１２を形成し、ｎ型不純物領域からなるチャネル１３を形成するとともにゲート電極を形成する。
【０００８】
【発明が解決しようとする課題】
この方法では、フィールド酸化膜の形成後にチャネルストッパ１４を形成しているため、チャネルストッパ形成のためのイオン注入用のマスクパターンの形成に際し、フィールド酸化膜１１のパターンによる段差に起因して、フィールド酸化膜の近傍では微細なチャネルストッパ１４の形成が不可能であるという問題があった。これは素子の微細化に伴い、極めて深刻な問題となっている。
【０００９】
また、チャンネルストッパの形成後に、ゲート酸化膜を形成するため、ゲート酸化膜形成のための熱酸化工程において、不純物拡散が進み、高濃度不純物領域であるチャネルストッパ１４の横方向の拡散は無視し得ないものとなる。このためチャネルストッパ１４のｐ型不純物が、チャネル１３内に拡散し、実効チャネル幅が小さくなるという問題があった。
【００１０】
さらに、半導体基板１表面が直接、純度の劣るＣＶＤ膜１１に接触しているため、ゲート酸化膜形成時などの熱工程で、このＣＶＤ膜１１に混入している不純物の拡散があり、特性変動の原因となることがあった。また重金属が含有されていることもあり、暗電流の増大を招くことがあった。
【００１１】
本発明は前記実情に鑑みてなされたもので、微細化が容易で、寸法精度の高い固体撮像素子を含む半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板表面に、フィールド酸化膜で囲まれた領域に半導体素子を形成してなる半導体装置において、前記半導体素子のゲート酸化膜が前記半導体基板表面のほぼ全体に形成されており、フィールド酸化膜を、ゲート酸化膜上に形成したことを特徴とする。
【００１３】
かかる構成によれば、半導体基板とフィールド酸化膜との間には非酸素透過膜、非重金属透過膜である窒化シリコン膜を含むゲート酸化膜が介在しているため、フィールド酸化膜からの不純物の拡散や、重金属の拡散が防止され、製造が容易で信頼性の高いものとなる。
ここでフィールド酸化膜は化学的気相成長（ＣＶＤ）法で形成するのが望ましい。またＢＰＳＧ膜やＰＳＧ膜のように不純物ドープしたシリコン酸化膜や塗布法によって形成された膜も適用可能である。
【００１４】
望ましくは、フィールド酸化膜で囲まれた領域内に、複数の固体撮像素子が形成されており、電荷転送素子のチャネル間に、当該チャネルとは逆導電型の不純物領域からなるチャネルストッパを具備してなることを特徴とする。このような場合、チャネルストッパからチャネルへの横方向拡散が防止され、実効チャネル長の低下を防ぐことが可能となる。
【００１５】
また望ましくは、ゲート酸化膜は、半導体基板表面に、熱酸化によって形成された酸化シリコン膜と、酸化シリコン膜上に形成された窒化シリコン膜とで構成されている。このように、基板表面を膜質の良好な熱酸化による酸化シリコン膜で被覆すると共に、この上層をより緻密な窒化シリコン膜で被覆しているため、高耐圧で信頼性の高い固体撮像素子を得ることが可能となる。
【００１６】
また本発明の方法では、半導体基板表面の少なくとも固体撮像素子形成領域およびその近傍にゲート酸化膜を形成する工程と、前記ゲート酸化膜を形成した後に、化学的気相成長（ＣＶＤ）法により酸化シリコン膜を形成し、前記酸化シリコン膜をフォトリソグラフィにより選択的に除去することにより、フィールド酸化膜を形成する工程と、前記フィールド酸化膜で囲まれた素子領域内に固体撮像素子を形成する工程とを含むことを特徴とする。
【００１７】
かかる方法によれば、ゲート酸化膜を形成した後に、フィールド酸化膜をＣＶＤ法により形成しているため、ＣＶＤ膜の形成時においても、ＣＶＤ膜から半導体基板内への不純物の拡散を阻止することができるのみならず、ＣＶＤ膜の成膜工程などで重金属が含有されているような場合にも基板が重金属に汚染されるのを防止することができる。
【００１８】
また望ましくは、固体撮像素子を形成する工程は、このフィールド酸化膜の形成工程に先立ち、チャネルストッパを形成すべく、フィールド酸化膜で囲まれた領域内に、当該チャネルとは逆導電型の不純物領域を形成する工程を含むことを特徴とする。
【００１９】
かかる構成によれば、チャネルストッパの形成時にはフィールド酸化膜は形成されていないため、フォーカスマージンが増大し、微細パターンの加工が容易となり、段差に起因するパターンのあわせずれもない。
【００２０】
また、半導体基板表面全体に熱酸化膜を含む絶縁膜を形成するようにすれば、ＣＶＤ膜などのフィールド酸化膜に含有されている不純物に起因する半導体基板の汚染を確実に防止することができる。
【００２１】
また、ゲート酸化膜の形成工程は、半導体基板表面に熱酸化膜を形成する工程と、熱酸化膜上に窒化シリコン膜を形成する工程とを含むことを特徴とする。
かかる構成によれば、窒化シリコン膜の形成時には基板表面は熱酸化膜で被覆されており、成膜時における基板表面の損傷を防止し、信頼性の高いゲート酸化膜を形成することが可能となる。
【００２２】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しつ説明する。
（第１の実施の形態）
【００２３】
本実施形態の半導体装置は、図１乃至３に示すように、ｎ型のシリコン基板１表面に形成されたｐウェル１０内に、インターライン型を構成するように、フォトダイオードと電荷転送素子とからなる固体撮像素子を形成してなるもので、ＣＶＤ法により、膜厚５００ｎｍ程度の酸化シリコン膜からなるフィールド酸化膜１１を、酸化シリコン膜１２ａと窒化シリコン膜１２ｂとの２層膜からなるゲート酸化膜１２上に形成している。ここで図１はこの半導体装置の平面構成説明図、図２は図１のＡ−Ａ断面図、図３はチップの全体概要図である。
【００２４】
この構造では、ゲート酸化膜は基板表面全体に、酸化シリコン膜１２ａと窒化シリコン膜１２ｂとの合計膜厚８００ｎｍ程度と厚く形成されている。
フィールド酸化膜が、ゲート酸化膜１２上に形成されている以外は、図５（ａ）乃至（ｃ）に示した従来例の固体撮像素子と同様に形成されている。図３は全体概要図である。
【００２５】
すなわち、図２および図３に示すように、表面にｐウェル１０を形成してなるｎ型シリコン基板１の周縁部にゲート酸化膜１２を介して素子分離用のフィールド酸化膜１１が形成されており、このフィールド酸化膜１１で囲まれた素子形成領域内に、縦型チャネルストッパＬＣＳ１４が（ここでは互いに平行となるように）配列され、このチャネルストッパ１４間にチャネル領域１３を形成した電荷転送素子とフォトダイオードとからなる固体撮像素子が配列されている。この電荷転送素子は、このチャネル領域１３と、この表面にゲート酸化膜１２を介して形成された多結晶シリコン膜からなる電荷転送電極としてのゲート電極１５とを具備している。
【００２６】
この図では詳細な記載を省略するが、シリコン基板１表面のｐウェル１０には、複数のフォトダイオードが形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送電極（ゲート電極）が、配列形成される。
【００２７】
なお、図１乃至４においては、シリコン基板１内部の素子形成領域の構成、シリコン基板上方の遮光膜、カラーフィルタ、マイクロレンズなどの構成については記載を省略している。また、インターライン型の固体撮像素子以外にも、いわゆるハニカム構造の固体撮像素子にも適用可能であることはいうまでもない。
【００２８】
次に、この固体撮像素子の製造工程について、図４（ａ）乃至（ｄ）を参照しつつ説明する。
まず、図４（ａ）に示すように、酸素雰囲気中で８００〜９００℃に加熱し、ｎ型のシリコン基板１表面に、熱酸化により、膜厚３０ｎｍの酸化シリコン膜１２ａを形成する。続いて、化学的気相成長（ＣＶＤ）法により、膜厚５０ｎｍの窒化シリコン膜１２ｂを形成し、２層構造のゲート絶縁膜１２を形成する。
【００２９】
次いで、レジストを厚さ０．８〜１．４μｍとなるように塗布する。そしてフォトリソグラフィにより、所望のマスクを用いて露光し、現像、水洗を行い、所望の開口部を画素間隔でもつレジストパターンを形成する。
【００３０】
そしてこのレジストパターンをマスクとして、ドーズ量１×１０１２〜９×１０１２／ｃｍ２、加速電圧５０〜１００ｅＶでボロンのイオン注入を行い、所望の深さのチャネルストッパ１４を形成する。この後同様にして、フォトリソグラフィにより、所望のマスクを用いて露光し、現像、水洗を行い、チャネルストッパ１４の両側に幅０．５μｍの開口部をもつレジストパターンを形成する。
【００３１】
そしてこのレジストパターンをマスクとして、ドーズ量１×１０１２〜９×１０１２／ｃｍ２、加速電圧５０〜１００ｅＶで、砒素のイオン注入を行い、チャネル１３を形成する。（図４（ｂ））
【００３２】
次いで、図４（ｃ）に示すように、ＴＥＯＳとＯ２との混合ガスを用いた減圧ＣＶＤ法により膜厚５００ｎｍの酸化シリコン膜１１ｓを形成する。この後、レジストを厚さ０．８〜１．４μｍとなるように塗布する。そしてフォトリソグラフィにより、所望のマスクを用いて露光し、現像、水洗を行い、レジストパターンＲを形成する。
【００３３】
そして、図４（ｄ）に示すように、等方性エッチングにより、水平方向にもエッチングを進行させ、なだらかなエッジをもつフィールド酸化膜１１を形成する。
【００３４】
この固体撮像素子によれば、フィールド酸化膜の形成に先立ち、チャンネルストッパを形成することができるため、フォトリソグラフィにおけるフォーカスマージンが広がり、微細パターンの加工を行うことが可能となる。
【００３５】
また、ゲート酸化膜の形成後にチャネルストッパを形成しているため、ゲート酸化膜形成時の熱酸化による拡散の伸びを抑制することができる。特に、チャネルストッパからチャネルへの横方向拡散が防止され、実効チャネル長の低下を防ぐことが可能となる。このようにして、高精度で微細なチャネルストッパおよびチャネルの形成が可能となり、素子の微細化が達成できる。
【００３６】
また、チャネルストッパあるいはチャネル形成のためのイオン注入はゲート酸化膜を介してなされ得るため、基板表面の損傷を防ぐことが可能となる。
【００３７】
更にまた、半導体基板１（ｐウェル１０）とフィールド酸化膜１１との間には緻密な熱酸化で形成した酸化シリコン膜１２ａと、この上層に形成された窒化シリコン膜１２ｂとを含むゲート酸化膜１２が介在しているため、フィールド酸化膜１１からの不純物の拡散や、重金属の拡散が防止され、特性変動が抑制され、暗電流も抑制される。
【００３８】
また、ゲート酸化膜は、シリコン基板表面に、熱酸化によって形成された酸化シリコン膜１２ａと、酸化シリコン膜１２ａ上に形成された窒化シリコン膜１２ｂとで構成されており、シリコン基板表面を膜質の良好な酸化シリコン膜１２ａで被覆すると共に、この上層をより緻密な窒化シリコン膜１２ｂで被覆しているため、高耐圧で信頼性の高い固体撮像素子を得ることが可能となる。
【００３９】
なお、前記第１の実施の形態のように、ゲート絶縁膜の膜厚を８０ｎｍと厚いもので構成した高耐圧デバイスの場合には、特に熱酸化に要する時間が長いため、拡散長の伸びやフィールド酸化膜から基板への不純物の拡散が問題となるため、特に本発明の構成は有効である。しかし、通常の膜厚のゲート酸化膜を用いた場合にも有効であることはいうまでもない。
また、ゲート電極としては、多結晶シリコン膜のほか金属シリサイド等、他の導電性材料を用いるようにしてもよい。
【００４０】
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。第１の実施の形態では、固体撮像素子について説明したが、トランジスタなど他の半導体装置を用いる場合にも適用可能である。
この場合もＣＶＤ膜からの不純物汚染が抑制され、トランジスタのポテンシャル変動などの特性変動が抑制され、信頼性の高い半導体装置を得ることが可能となる。
【００４１】
また、本発明は、ＣＣＤエリアセンサに、特に有効であるが、この他ラインセンサやＣＭＯＳセンサ、論理素子、アナログ素子、バイポーラ素子など他の半導体デバイスにも適用可能である。
【００４２】
ここでフィールド酸化膜はＣＶＤ法で形成したシリコン酸化膜であるが、ＢＰＳＧ膜やＰＳＧ膜のような不純物ドープ膜など塗布法によって形成した場合も、直接形成した場合は、基板が不純物により汚染されるおそれがあるが、本発明の構成により汚染の恐れもなく信頼性の高い半導体装置を形成することが可能となる。
【００４３】
また、ゲート酸化膜としては、酸化シリコン膜と窒化シリコン膜との２層膜を用いたが、これに限定されることなく、シリコンカーバイド、イリジウム、酸化イリジウム、オスミウム、ネオジウムなどの非酸素透過膜、重金属非透過膜あるいはこれらの積層膜も適用可能である。
【００４４】
【発明の効果】
以上説明してきたように、本発明の半導体装置によれば、チャネルストッパ形成のためのフォトリソ時のフォーカスマージンが広がり、素子の微細化が可能となる。
また、デバイス形成時および使用時において、フィールド酸化膜から基板への不純物の拡散による汚染を抑制することが可能となり、特性変動を防止し、信頼性の高い半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置を示す図である。
【図２】本発明の第１の実施の形態の半導体装置を示す図である。
【図３】本発明の第１の実施の形態の半導体装置を示す図である。
【図４】本発明の第１の実施の形態の半導体装置の製造工程を示す図である。
【図５】従来例の半導体装置の製造工程を示す図である。
【符号の説明】
１０　シリコン基板
１１　フィールド酸化膜
１２　ゲート酸化膜
１３　チャネル
１４　チャネルストッパ
１５　ゲート電極
【図１】
2004031438.tif 000003
【図２】
2004031438.tif 000004
【図３】
2004031438.tif 000005
【図４】
2004031438.tif 000006
【図５】
2004031438.tif 000007