(57)【要約】【課題】  強度低下や寸法増大を抑えながら、バイアホールの接地インダクタンスを低減できる半導体装置の製造方法およびＭＭＩＣを提供する。【解決手段】  このマイクロ波帯用増幅器ＧａＡｓＭＭＩＣは、その接地電極８が、３個のバイアホール１１からなるバイアホール群１２を有し、この３個のバイアホール１１は、その内側に充填されたメッキ金属１０ａが近接されて形成され、その相互作用によって高周波的な電磁界結合が発生して、接地インダクタンスが低減された。【選択図】  図２
2004158865.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体基板の一方の面に、接地電極を有する半導体装置を形成すると共に、上記化合物半導体基板にバイアホールを形成し、上記バイアホールを介して、上記半導体装置の上記接地電極と上記化合物半導体基板の他方の面上に設けられた電極とを導通するようにした半導体装置の製造方法において、
上記バイアホール内壁にメッキ金属層を形成する工程は、
上記バイアホールの開口部を含む、所定の開口を有する第１のレジストマスクを形成する第１の工程と、
上記第１のレジストマスクおよび上記半導体基板の上記一方の面の全面に金属膜を形成する工程と、
上記第１のレジストマスクの開口と略同じ寸法の開口を有し、上記第１のレジストマスクと同材質の第２のレジストマスクを形成する第２の工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
上記第１のレジストマスクと上記第２のレジストマスクを、日本ゼオン株式会社製ＺＰＮ１１００レジストで形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関し、特に、マイクロ波,ミリ波帯用に用いられるＭＭＩＣ(モノリシックマイクロ波集積回路)等に好適な半導体装置の製造方法に関する。
【背景技術】
【０００２】
バイアホールは、接地インダクタンスを低減できるから、ＭＭＩＣ(モノリシックマイクロ波集積回路)の利得向上、安定性の向上といった観点から、化合物半導体ＭＭＩＣの必須の技術となっている。
【０００３】
例えば、半導体表面からバイアホールを形成する技術が、特開平７−１３５２１０号公報に開示されている。この従来の技術を、図２８に示したマイクロ波帯用ＧａＡｓＨＢＴ(ヘテロ接合バイポーラトランジスタ)ＭＭＩＣに応用した場合を、一例にとり、詳細に説明する。
【０００４】
図２８は、従来の技術を用いて、半導体装置であるマイクロ波帯用増幅器ＧａＡｓＨＢＴ-ＭＭＩＣに応用した場合の構造を示す平面図である。
【０００５】
図２８に示すように、このマイクロ波帯用増幅器ＧａＡｓＭＭＩＣは、第１のＨＢＴ素子１０１ａと、第２のＨＢＴ素子１０１ｂと、第３のＨＢＴ素子１０１ｃと、ＭＩＭ(メタル・インシュレータ・メタル)キャパシタ１０２と、スパイラルインダクタ１０３と、抵抗素子１０４と、入力パッド電極１０５と、出力用パッド電極１０６と、ＨＢＴ素子制御用パッド電極１０７ａ,１０７ｂと、接地電極１０８からなる。
【０００６】
上記第１ＨＢＴ素子１０１ａの近傍の接地電極１０８に、上記従来の技術のバイアホール製造方法を適用できる。
【０００７】
図２９〜図３２は、上記文献に開示されている従来の半導体装置の製造工程を順に示している。
【０００８】
この製造工程は、まず、図２９の断面図に示すように、接地電極１０８およびエミッタ電極１１１を形成し、エアブリッジ配線用パターンを有する第１のレジスト膜１１２を形成する。次に、第１の給電層１１３を、全面に形成する。
【０００９】
続いて、図３０の断面図に示すように、バイアホール用のパターンを有する第２のレジスト膜１１４を形成する。続いて、図３１の断面図に示すように、第２のレジスト膜１１４をマスクにして、上記第１の給電層１１３および基板１１５をエッチングし、バイアホール１１６を形成する。
【００１０】
続いて、図３２の断面図に示すように、第２の給電層１１７を形成し、さらに、所定のパターンを有する第３のレジスト膜１１８をマスクとして電解メッキを行って、エアブリッジ配線１１９およびバイアホール１１６内の配線を一体化する。
【００１１】
次に、図３３の断面図に示すように、上記基板１１５を支持基板(図示せず)に貼り付けた状態で、上記基板１１５の裏面を上記バイアホール１１６内のメッキ金属が露出する程度までエッチングし、さらに、全面に裏面電極１２０を形成して、図２８に示すような化合物半導体ＭＭＩＣを完成させる。
【特許文献１】特開平７−１３５２１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、上記従来の技術では、エアブリッジ配線１１９で繋がれた各々の接地電極１０８には、単体のバイアホール１１６しか形成されていない。このため、バイアホール１１６の開口面積を変えずに、より接地インダクタンスを低減するには、バイアホール１１６の内に、より厚い金属膜をメッキする必要がある。
【００１３】
しかしながら、上記従来の技術では、エアブリッジ配線１１９を、バイアホール１１６内の金属膜と同時に、メッキし形成するので、エアブリッジ配線１１９をなすメッキ金属膜の厚さも厚くなってしまう。このため、第３のレジスト膜１１８も厚膜のネガレジストとすることが必要となる。
【００１４】
ところが、この第３のレジスト膜１１８に、厚膜のネガレジストを使用すると、アライメント精度が劣化する、細線パターンの開口が得にくいという問題が生じる。
【００１５】
したがって、エアブリッジ配線のように、アライメント精度が必要で、細線が必要な配線パターンには、厚膜のネガレジストの使用は適さない。その結果、バイアホール１１６内のメッキ金属厚を厚くできないこととなり、上記従来の技術では、バイアホールの接地インダクタンスの低減には限界がある。
【００１６】
そこで、エアブリッジ配線１１９をバイアホール１１６形成前に予め形成することも考えられる。
【００１７】
しかし、１個のバイアホール１１６の接地インダクタンスを低減するには、メッキ金属の厚膜化が必要であるから、エアブリッジ配線をなすメッキ金属膜厚とバイアホール１１６近傍のメッキ金属膜厚が大きく異なることとなる。このため、基板１１５の表面上での段差が大きくなり、上記支持基板に貼り付けた状態で基板１１５の裏面をエッチングする際、半導体基板１１５の一部に外力が集中する。その結果、半導体基板が割れたり、傾いてしまいエッチング後の基板厚の精度が出ないという問題点がある。
【００１８】
また、接地インダクタンスを低減するために、バイアホールの開口面積を大きくすると、ＭＭＩＣチップ面積の増大をもたらすこととなって、小型化に支障となる。
【００１９】
そこで、この発明の目的は、強度低下や寸法増大を抑えながら、バイアホールの接地インダクタンスを低減できる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００２０】
上記目的を達成するため、この発明の半導体装置の製造方法は、化合物半導体基板の一方の面に、接地電極を有する半導体装置を形成すると共に、上記化合物半導体基板にバイアホールを形成し、上記バイアホールを介して、上記半導体装置の上記接地電極と上記化合物半導体基板の他方の面上に設けられた電極とを導通するようにした半導体装置の製造方法において、
上記バイアホール内壁にメッキ金属層を形成する工程は、
上記バイアホールの開口部を含む、所定の開口を有する第１のレジストマスクを形成する第１の工程と、
上記第１のレジストマスクおよび上記半導体基板の上記一方の面の全面に金属膜を形成する工程と、
上記第１のレジストマスクの開口と略同じ寸法の開口を有し、上記第１のレジストマスクと同材質の第２のレジストマスクを形成する第２の工程とを含む。
【００２１】
この発明の半導体装置の製造方法によれば、第１の工程で形成した第１のレジストマスク上に、上記第１のレジストマスクの開口と略同じ寸法の開口を有する第２のレジストマスクを形成するから、第２のレジストマスクとして比較的薄いレジストを使用しても、厚膜メッキすることが可能となる。しかも、薄いレジストを使用可能なことから、アライメント精度が劣化しない,細線の開口が精度良く得られるという効果がある。また、第１,第２のレジストマスクとして同種のレジストを使用するので、製造工程の工賃の上昇を最小限に抑制できる。
【００２２】
また、一実施形態の半導体装置の製造方法は、上記第１のレジストマスクと上記第２のレジストマスクを、日本ゼオン株式会社製ＺＰＮ１１００レジストで形成する。
【００２３】
この実施形態の半導体装置の製造方法によれば、上記第１のレジストマスクと上記第２のレジストマスクとして採用した日本ゼオン社製ＺＰＮ１１００レジストは、ベーク温度によって開口形状を変化させることができる上に、有機溶剤への耐性を変えることができる。
【発明の効果】
【００２４】
この発明の半導体装置の製造方法によれば、第１の工程で形成した第１のレジストマスク上に、上記第１のレジストマスクの開口と略同じ寸法の開口を有する第２のレジストマスクを形成するから、第２のレジストマスクとして比較的薄いレジストを使用しても、厚膜メッキすることが可能となる。しかも、薄いレジストを使用可能なことから、アライメント精度が劣化しない,細線の開口が精度良く得られるという効果がある。また、第１,第２のレジストマスクとして同種のレジストを使用するので、製造工程の工賃の上昇を最小限に抑制できる。
【発明を実施するための最良の形態】
【００２５】
以下、この発明を図示の実施の形態に基いて詳細に説明する。
【００２６】
(第１の実施の形態)
図１の平面図に、この発明の第１の実施の形態による半導体装置であるマイクロ波帯用増幅器ＧａＡｓＭＭＩＣの構造を示す。この第１実施形態のマイクロ波帯用増幅器ＧａＡｓＭＭＩＣは、第１のＨＢＴ素子１ａと、第２のＨＢＴ素子１ｂと、第３のＨＢＴ素子１ｃと、ＭＩＭキャパシタ２と、スパイラルインダクタ３、抵抗素子４と、入力パッド電極５と、出力用パッド電極６と、ＨＢＴ素子制御用パッド電極７ａ,７ｂ、および接地電極８からなる。
【００２７】
図２に、上記第１のＨＢＴ素子１ａの接地電極８付近の断面を示す。図２に示すように、接地電極８は、下層接地電極９と上層接地電極１０からなり、接地電極８には、３個のバイアホール１１からなるバイアホール群１２が形成されている。上層接地電極１０から延びているメッキ金属１０ａは、上記３個のバイアホール１１内に充填されていて、このメッキ金属１０ａは裏面電極１３に接続されている。図１に示した各接地電極８は、この図２に示した接地電極８と同様の構造になっている。
【００２８】
図２に示すように、第１のＨＢＴ素子１ａが有する複数のエミッタ電極１４,１４間を接続する空中配線１５は、下層接地電極９に接続されるように形成され、この下層接地電極９から３つのバイアホール１１からなるバイアホール群１２内のメッキ金属１０ａを経由して、裏面電極１３に接続されている。
【００２９】
この図２に示した第１のＨＢＴ素子１ａの接地電極の構造は、図１に示した第２のＨＢＴ素子１ｂ,第３のＨＢＴ素子１ｃも同様である。また、図１に示したその他の受動素子においても、接地が必要な受動素子(例えば、ＭＩＭキャパシタ２やスパイラルインダクタ３)は、図２に示したＨＢＴ素子１ａと同様に、空中配線１５が、接地電極８とバイアホール群１２によって、裏面電極１３に接続されている。
【００３０】
次に、図３〜図７を順に参照して、この発明の半導体装置の製造方法の実施形態として、図２に示す第１のＨＢＴ素子１ａの接地電極の製造工程を説明する。
【００３１】
まず、図３に断面を示すように、厚さ６００μｍのＧａＡｓ基板１６上に、複数のエミッタ電極１４,１４と、この複数のエミッタ電極１４,１４間を接続する空中配線１５を形成する。なお、この基板１６上には、あらかじめ下層接地電極９が形成されている。また、図３では、図を簡便化するために、エミッタ電極以外の電極を図示していない。
【００３２】
次に、図４に示すように、基板１６上にポジレジストを塗布することによって、図２のバイアホール群１２を形成する領域よりも若干開口面積の大きいレジストパターン１７を形成する。次に、上記レジストパターン１７上に、ポジレジストを塗布し、バイアホールを形成するレジストパターン１８を形成し、ドライエッチングの耐性を高めるために、約９０℃のポストベークを施す。
【００３３】
ところで、図２に示したバイアホール群１２は、３個のバイアホール１１からなり、各バイアホール１１の開口形状は矩形であり、この矩形の開口は、短辺の寸法を１３μｍとし、長辺の寸法を６５μｍとした。図２の断面図および図１の平面図にも示すように、各バイアホール１１は、長辺と直交して延びる短辺が延びる方向に３個ずつ並列に配置した。また、各バイアホール１１間の間隔は１３μｍとした。
【００３４】
ここで、このバイアホール群１２を形成する領域より若干開口面積の大きいレジストパターン１７を形成する利点を説明する。
【００３５】
バイアホール群１２を形成するためのレジストパターン１８としては、長時間のエッチングを行うことができるように、厚膜レジストを使用する。しかし、このレジストパターン１８を厚膜化すると、レジストパターン１８が大面積の時に、レジストパターン１８は、そのパターン形成中および形成後に、熱的な影響によってレジスト内部の応力が発生して変形する。このように、レジストパターン１８が変形すると、バイアホールの開口寸法は、設計値に対して著しく拡大するという問題がおこる。
【００３６】
このレジストパターン１８の変形は、レジストパターン１８が厚膜で大面積であるほど、下地である基板１６あるいは絶縁膜との接触面積が大きくなり、基板１６あるいは絶縁膜と上記レジストパターン１８との間の応力が大きくなるのが原因と考えられている。
【００３７】
この問題点を解決するためには、基板１６とレジストパターン１８との間の応力を低減する必要がある。そして、この応力を低減させるためには、基板１６とレジストパターン１８との接触面積を減らすことが効果的である。
【００３８】
我々が行った実験結果から、この実施形態のように、レジストパターン１８の下地層として、他のレジストパターン１７を形成することによって、レジストパターン１８と基板１６との間の応力を低減でき、レジストパターン１８の変形を低減できることが分かった。
【００３９】
この実施の形態の製造方法では、レジストパターン１７としては、住友化学社製ＰＦＩ−２５Ａレジストを使用し、レジストパターン１８としては、クラリアントジャパン社製ＡＺＰ４９０３レジストを使用した。この住友化学社製ＰＦＩ−２５Ａレジストは、その開口断面が熱等の外的要因により変形することなく、安定に形成することが可能で、上記レジストパターン１７上にクラリアントジャパン社製ＡＺＰ４９０３レジストからなるレジストパターン１８を安定に塗布することが可能である。
【００４０】
また、クラリアントジャパン社製ＡＺＰ４９０３からなるレジストパターン１８は、半導体基板１６との密着性が高いので、ドライエッチングによるサイドエッチングの影響を受け難い。このため、レジストパターン１８の開口が狭い場合でも、マスクとしてのレジストパターン１８の開口寸法に近いバイアホール１１の開口幅を得ることが可能になる。
【００４１】
次に、バイアホール群１２を形成する領域でのレジストパターン１８をエッチングマスクにして、ＩＣＰ(誘導結合プラズマ)エッチング装置によって、ドライエッチングを行って、ＧａＡｓ基板１６をエッチングする。これにより、図５に示すように、３つのバイアホール１１を形成する。この３つのバイアホール１１がバイアホール群１２を構成している。
【００４２】
このときのＩＣＰエッチング装置のエッチング条件は、混合ガスとして、Ｃｌ２(４０sccm)＋ＳｉＣｌ４(４０sccm)を使用し、エッチング室の圧力を３０Ｔorrとし、基板温度条件を２０℃として、エッチング時間を３０分間とした。
【００４３】
このとき、バイアホ−ル１１の基板全面における平均開口寸法(短辺×長辺)は、１４μｍ×６５μｍであり、深さは約１１０μｍであった。
【００４４】
上記工程で、ドライエッチング用のエッチングマスクを、レジストパターン１７とレジストパターン１８とからなる構造とすることによって、レジストパターン１８の変形を最小限に抑制することができる。これにより、バイアホール１１は、短辺方向の開口寸法において、上記エッチングマスクの開口寸法から約１μｍ程度のシフト量に低減できた。
【００４５】
また、レジストパターン１８を約９０℃でポストベークすることによって、ＧａＡｓ基板１６の材料であるＧａＡｓとの選択比を大きく取ることができ、３０分間のドライエッチングが可能となり、バイアホール１１の深さを１１０μｍと深くすることができた。
【００４６】
このＧａＡｓ基板１６を裏面エッチングした後のＧａＡｓ基板１６の厚さは、このバイアホール１１の深さによって決定される。また、裏面エッチング後のＧａＡｓ基板１６の強度を考慮すると、ＧａＡｓ基板１６の厚さは厚い方が好ましい。このことから、このバイアホール１１は、深くエッチングすることが求められる。
【００４７】
次に、図６に示すように、メッキ保護用のレジストパターン１９をネガレジストで形成し、このメッキ保護用のレジストパターン１９は、メッキ時に、必要のない部分にメッキされることを防止するものである。
【００４８】
次に、全面に、メッキ給電用のＴｉ/Ａｕメタル給電層２０を、スパッタにより全面に形成する。このとき、上記メッキ給電用のＴｉ/Ａｕメタル給電層２０は、各々のバイアホール１１の内壁にもスパッタされる。
【００４９】
次に、上層接地電極１０を形成するためのレジストパターン２１をネガレジストで形成する。次に、レジストパターンパターン２１をマスクとして、電解メッキを行って、上層接地電極１０を形成し、下層接地電極９と上層接地電極１０とを一体化する。
【００５０】
ここで、バイアホール１１の内壁は、Ｔｉ/Ａｕメタル給電層２０で覆われているから、この内壁のメタル給電層２０は、上層接地電極１０をメッキ形成する際のメッキ金属によって、メッキされる。そして、このメッキは、ＧａＡｓ基板１６上におけるバイアホール１１の開口部がメッキ金属によって完全に閉塞するまで行う。
【００５１】
この実施の形態では、上層接地電極１０のメッキ厚さが、約１５μｍのときに、バイアホール１１のＧａＡｓ基板１６上における開口部がメッキ金属で完全に閉塞された。
【００５２】
この実施の形態では、アスペクト比が非常に高いバイアホール１１を形成しているので、上記メッキ時に、バイアホール１１の開口部を完全に閉塞する必要がある。メッキ時間が短くて、バイアホール１１の開口部が、メッキ金属でもって、完全に閉塞されていない場合には、バイアホール１１の底に十分に厚いメッキ金属が形成できないことになる。この不完全な閉塞の場合、その後の、ＧａＡｓ基板１６の裏面エッチング工程において、裏面エッチングが過多になった場合に、裏面エッチングによって、バイアホール１１の底のメッキ金属が消耗して、エッチング領域がメッキ金属を貫通してしまう。
【００５３】
上記裏面エッチングによるエッチング領域が、上記バイアホール１１の底のメッキ金属を貫通すると、バイアホール１１底に裏面電極１３が形成されず、接地電極８の接地抵抗が増加するという問題が生じる。
【００５４】
また、上記バイアホール１１の底のメッキ金属が、上記エッチングによって貫通された箇所から、ＧａＡｓ基板１６の表面に、実装時のダイボンド材が染み出して、ＧａＡｓ基板１６上に形成されたＭＭＩＣを汚染するなどのＭＭＩＣの実装不良が発生する。
【００５５】
したがって、上記メッキ時に、上記メッキ金属によって、ＧａＡｓ基板１６におけるバイアホール１１の開口部を閉塞する必要があり、裏面エッチングの精度を向上させる必要がある。このためには、ＧａＡｓ基板１６の表面段差を低減する必要がある。そして、このためには、バイアホール１１の開口の短辺の寸法を２０μｍ以下にすることが有効である。
【００５６】
次に、図６に示すレジストパターン２１を酸素アッシングして、レジストパターン２１上のメッキ液による変質層を取り除き、アセトンなどの有機洗浄でレジストパターン２１を剥離する。
【００５７】
次に、図７に示すように、メッキ給電用のＴｉ/Ａｕメタル給電層２０をヨウ素系エッチャント,リン酸系エッチャントでエッチングする。次に、剥離液などにより、メッキ保護用のレジストパターン１９を剥離する。
【００５８】
ここでは、メッキ保護用のレジストパターン１９と、上層接地電極１０を形成するためのレジストパターン２１とを、ネガレジストで形成したが、その理由は、バイアホール１１内のレジスト材を完全に除去するためである。
【００５９】
また、メッキ保護用のレジストパターン１９については、上記レジストパターン１９上にメタル給電層２０を形成する必要があるので、図６に示すような順テーパ形状の開口断面が必要である。そこで、この実施形態では、レジストパターン１９およびレジストパターン２１として、日本ゼオン社製ＺＰＮ１１００レジストを使用した。この日本ゼオン社製ＺＰＮ１１００レジストによれば、１２０℃以上のベークによって、順テーパ形状の開口断面が得られる。
【００６０】
また、上層接地電極１０を形成するためのレジストパターン２１をアセトンなどの有機洗浄で剥離するので、メッキ保護用のレジストパターン１９は有機溶剤に対する耐性が必要である。上記日本ゼオン社製ＺＰＮ１１００レジスト(レジストパターン１９)は、２１０℃でのベーク後、ＵＶ(ウルトラバイオレット)光を照射することによって、有機溶剤に対して耐性を確保でき、かつ、剥離液では容易に剥離できるという特徴を併せ持っている。
【００６１】
また、上層接地電極１０を形成するためのレジストパターン２１は、アセトンなどの有機洗浄による剥離が必要である。これに対し、上記日本ゼオン社製ＺＰＮ１１００レジストは、ベーク温度９０℃以下では、容易にアセトンなどの有機洗浄による剥離ができるという特徴がある。
【００６２】
また、メッキ保護用のレジストパターン１９と、上層接地電極１０を形成するためのレジストパターン２１とを、同じレジスト材とすることによって、工程全体に占めるレジストの種類の増加を最低限に抑えることができる。また、特殊な剥離液を必要としないために、工程に要する費用の上昇を最小限に抑制できる。
【００６３】
次に、図２に示すように、上記ＧａＡｓ基板１６を支持基板(図示せず)に貼り付けた状態で、ＧａＡｓ基板１６の裏面をバイアホール１１内の上層接地電極１０用のメッキ金属１０ａが露出する程度までエッチングする。
【００６４】
さらに、全面に裏面電極１３を形成して、ＭＭＩＣを完成させる。このとき、基板１６の厚さは、約１００μｍであった。
【００６５】
さらに、このＭＭＩＣをセラミック基板に実装した。ダイボンド材には銀ペーストを使用した。バイアホール１１の開口部が上層接地電極１０形成するためのメッキメタル１０ａによって完全に閉塞されているので、上記銀ペーストがバイアホール１１内を通ってＭＭＩＣ表面に染み出すといった実装不良は発生しなかった。
【００６６】
この実施の形態のバイアホール群１２を配置した接地電極８の接地インダクタンスを、上記ＭＭＩＣと同時に形成したテストエレメントグループから測定した。その結果、接地インダクタンスは、８.５ｐＨ(ピコ・ヘンリー)であった。
【００６７】
一方、同面積の接地電極を形成できる単独のバイアホール(開口寸法６５μｍ×６５μｍ)を形成した接地電極の接地インダクタンスを上記ＭＭＩＣと同時に形成したテストエレメントグループから測定した。その結果、接地インダクタンス１３.５ｐＨであった。
【００６８】
この測定結果は、従来の単独のバイアホールの接地電極と比較して、単に、バイアホールを並列に配置した効果だけではないと考えられる。すなわち、この実施形態のように、微細なバイアホール１１,１１,１１が近接して形成されるバイアホール群１２を備えたことで、微細なバイアホール１１内のメッキ金属１０ａが近接して形成されることとなり、その相互作用によって高周波的な電磁界結合が発生して、インダクタンスをより低減させたものと考えられる。
【００６９】
この実施形態によれば、微細な３個のバイアホール１１からなるバイアホール群１２を含んだ接地電極８を用いることによって、ＭＭＩＣの面積を変更することなく、約３７％だけ接地インダクタンス低減することができた。この結果、この実施の形態のＭＭＩＣ(図１参照)の２ＧＨｚにおけるゲインは、単独のバイアホールを配置した接地電極を有する従来技術のＭＭＩＣと比較し、３ｄＢ向上した。
【００７０】
なお、この第１実施形態のＭＭＩＣが有する接地電極８は、上述の製造方法によるものに限らず、上記電磁界結合によって接地インダクタンスを低減できる効果を得ることができる。
【００７１】
(第２の実施の形態)
次に、図９,図１０を参照して、この発明の第２実施形態を説明する。この第２実施形態は、図９の平面図および図１０の断面図に示すように、ＧａＡｓ基板３０に形成されたＸ個のバイアホール３１からなる１つのバイアホール群３２を備えている。上記Ｘ個のバイアホール３１は、長方形の開口を有し、その開口の長辺と直交する方向に、各長辺が対向するように隣接して配列されている。そして、このＸ個のバイアホール３１には、接地電極３３をなす金属３３ａが充填されている。この金属３３ａはＧａＡｓ基板３０の裏面に形成された裏面電極３４に接続されている。このバイアホール３１,接地電極３３以外の構成は、例えば、前述の第１実施形態と同様であってよい。
【００７２】
(実験例)
この第２実施形態において、上記バイアホール群３２に含まれるバイアホール３１の個数Ｘをパラメータとした接地電極３３のテストエレメントグループを作製し、その接地電極３３のインダクタンスを測定した。
【００７３】
なお、上記バイアホール３１の単体の開口寸法は、短辺×長辺が、１３μｍ×６５μｍとした、また、各々バイアホール３１間の対向する長辺間の距離を１３μｍとした。接地電極３３は、バイアホール３１の長辺方向の寸法を７５μｍとし、短辺方向の寸法を、{５μｍ＋(１３μｍ×Ｘ個)＋[１３μｍ×(Ｘ個−１)]＋５μｍ}とした。このときのＸは、バイアホール群３２に含まれるＧａＡｓ基板３０上に開口を有するバイアホール３１の個数Ｘである。
【００７４】
また、接地電極３３のメッキ金属の厚さは、１２μｍとした。また、最終的に、ＧａＡｓ基板３０の裏面をＧａＡｓ基板厚さ１００μｍまでエッチングし、裏面電極３４としては、Ａｕメッキ金属を厚さ２０μｍだけメッキした。
【００７５】
図８に、上記バイアホール群３２に含まれるバイアホール３１の個数Ｘをパラメータとした、テストエレメントグループの接地電極３３の接地インダクタンス実測値を示す。図８に示すように、バイアホール群３２が単独の１個のバイアホール３１からなる場合の接地電極のインダクタンスに比べて、バイアホール群３２が２個のバイアホール３１を含む接地電極のインダクタンスは、５０％以下に低減できていることが分かる。
【００７６】
これは、バイアホール群３２に含まれるバイアホール３１の個数が、単に１個から、その２倍の２個に増加しただけの効果では説明がつかない。つまり、バイアホール３１内のメッキ金属３３ａが近接して形成されるので、電磁界結合により、インダクタンスを低減させる効果があると考えられる。
【００７７】
しかし、図８に示すように、バイアホール３１の個数が３個までは、単にバイアホールの個数Ｘが増えた効果以上の電磁界結合によるインダクタンスの低減効果があることが分かったが、個数Ｘが４個以上ではそれが顕著に表れなかった。
【００７８】
なお、追加の実験によれば、この電磁界結合と思われる効果は、バイアホール単体のＧａＡｓ基板上における開口寸法、接地電極メッキメタル厚さ、基板厚さに依存しなかった。バイアホール群に含まれるバイアホールの数が増加するほど、接地電極の大きさが大きくなることを考慮すると、バイアホール群に含まれるバイアホールの数は、２個あるいは３個がより望ましい。
【００７９】
(第３の実施の形態)
次に、図１２および図１３を参照して、この発明の第３実施形態が備える接地電極４３とバイアホール群４２の構造を説明する。この第３実施形態では、ＧａＡｓ基板４０に２つのバイアホール４１,４１が形成され、この２つのバイアホール４１がバイアホール群４２を構成している。また、接地電極４３は、上記ＧａＡｓ基板４０上に、矩形状に形成されて、上記バイアホール群４２を覆い、バイアホール４１内に充填された金属４３ａを含んでいる。また、ＧａＡｓ基板４０の裏面には裏面電極４４が形成され、この裏面電極４４は、上記バイアホール４１内に充填された金属(メッキメタル)４３ａに接続されている。このバイアホール４１,接地電極４３以外の構成は、例えば、前述の第１実施形態と同様であってよい。
【００８０】
(実験例)
この第３実施形態において、上記２個のバイアホール４１の短辺方向の間隔をパラメータにしたテストエレメントグループを作製し、その接地電極４３のインダクタンスを測定した。
【００８１】
なお、図１２の平面図に示すように、バイアホール４１単体の開口寸法は、短辺×長辺を１３μｍ×６５μｍとした。また、バイアホール４１間の間隔を、パラメータＹμｍとした。また、接地電極４３は、バイアホール４１の長辺方向の寸法を７５μｍとし、バイアホール４１の短辺方向の寸法を、{５μｍ＋１３μｍ＋Ｙμｍ＋１３μｍ＋５μｍ}とした。このときの寸法Ｙμｍは、２個のバイアホール４１の対向する長辺間の距離である。また、接地電極４３のメッキメタル厚さを、１２μｍとした。また、最終的に、ＧａＡｓ基板４０の裏面をエッチングし、ＧａＡｓ基板４０の厚さを１００μｍとし、裏面電極４４としては、Ａｕメッキメタルを厚さ２０μｍだけメッキした。
【００８２】
図１１に、２個のバイアホール４１の対向する長辺間の距離Ｙμｍをパラメータにしたテストエレメントグループのインダクタンス実測値を示す。
【００８３】
図１１に示すように、２個のバイアホール４１間の距離Ｙを、２０μｍ未満にすることによって、接地電極４３のインダクタンス低減に、特別に大きな効果があるが分かる。これは、距離Ｙを２０μｍ未満にすることで、ＧａＡｓ基板４３内で、２個のバイアホール４１内のメッキメタル４３ａが非常に近接して、電磁界的な結合がかなり強くなっている状態であると考えられる。
【００８４】
一方、２個のバイアホール４１間の距離Ｙを、２０μｍ以上５０μｍ以下に設定した場合には、接地電極４３のインダクタンスは、バイアホール４１間の距離に対する依存が比較的薄くなる。この実験結果から、このような距離Ｙでは、各バイアホール４１内のメッキメタル４３ａ間の電磁界的な結合が弱くなっている状態であると考えられる。しかしながら、この電磁界結合によるインダクタンスの低減効果は、インダクタンスの絶対値としては十分であり、かつ、バイアホール４１間の距離Ｙの依存性が小さいので、この領域(２０μｍ〜５０μｍ)では、距離Ｙの設定を自由にできるというメリットをもたらす。
【００８５】
さらに、上記２個のバイアホール４１の間の距離Ｙを６０μｍ以上に設定すると、２つのバイアホール４１内の金属(メッキメタル)４３ａ間の電磁界結合がほとんどなくなり、インダクタンスの低減に関して、複数のバイアホール４１を配置するというメリットはなくなると考えられる。
【００８６】
(第４の実施の形態)
次に、図１４の平面図に、この発明の実施形態としてのミリ波帯用高調波ミキサＧａＡｓＭＭＩＣ半導体装置の構造を示す。この半導体装置は、マイクロストリップ線路を用い、先端短絡スタブ接続点である接地電極に特徴がある。
【００８７】
この第４実施形態のＧａＡｓＭＭＩＣは、図１４に示すように、ダイオードの極性をそれぞれ逆にして並列接続したアンチパラレルダイオード(ＡＰＤＰ)５１と先端短絡スタブ５２と先端開放スタブ５３と第１の伝送線路５４と第２の伝送線路５５と中間周波信号用の伝送線路５６と高周波信号用伝送線路５７とプローブ用電極５８と局発信号用伝送線路５９、およびＭＩＭキャパシタ６０からなる。例えば、上記先端短絡スタブ５２は、その先端が接地電極パッド６１と、２個のバイアホール６２からなるバイアホール群６３を介して、裏面電極５０(図２０参照)と一体化形成されている。
【００８８】
次に、図１５〜図２０の断面図を順に参照して、この実施形態の半導体装置が有するバイアホール群６３および接地電極パッド６１の周辺領域における製造方法を説明する。
【００８９】
図１５に、上記先端短絡スタブ５２の一部と、その先端部をのみを示す。この図１５に示した状態では、裏面電極５０およびバイアホール６２を配置した接地電極パッド６１,プローブ用電極５８以外は形成されている。図１５に示すように、厚さ６００μｍのＧａＡｓ基板６４上に、先端短絡スタブ５２が形成され、この先端短絡スタブ上および上記基板６４上には、絶縁膜６５が形成されている。
【００９０】
次に、図１６に示すように、ポジレジスト塗布し、バイアホール群を形成する領域より若干開口面積の大きいレジストパターン６６を形成する。
【００９１】
引き続き、上記レジストパターン６６上に、ポジレジストを塗布し、バイアホールを形成するためのレジストパターン６７を形成し、ドライエッチングの耐性を高めるために、約１１０℃のポストエキスポージャベーク(ＰＥＢ)を施す。
【００９２】
上述したバイアホール群６３は、図１４に示すように、２個のバイアホール６２からなり、各バイアホール６２の開口は、矩形(長方形)とし、その短辺×長辺を２０μｍ×６０μｍとした。また、各バイアホール６２は、その開口の短辺が延在する方向つまり長辺に直交する方向に、各長辺が対向するように並列に配置されている。また、各バイアホール６２の対向する長辺間の距離を２０μｍとした。
【００９３】
上記したように、このバイアホール群６３を形成する領域よりも、若干、開口面積の大きいレジストパターン６６を形成する利点を次に述べる。
【００９４】
バイアホール６２を形成するためのレジストパターン６７は、長時間のエッチングが行えるように、厚膜レジストを使用する。しかし、このレジストパターン６７は、厚膜化したために、レジストパターン６７が大面積となると、そのレジストパターン６７の形成中および形成後に、熱的な影響によって、レジスト内部の応力により変形する。
【００９５】
このレジストパターン６７が変形すると、バイアホール６２の開口寸法が設計値に対して著しく拡大してしまう。これは、厚膜のレジストパターン６７が大面積なほど、下地である基板６４あるいは絶縁膜との接触する面積が大きくなり、基板６４あるいは絶縁膜と上記レジストパターン６７との間の応力が大きくなるのが原因と考えている。したがって、このレジストパターン６７が変形しないようにするためには、基板６４とレジストパターン６７との応力を低減する必要がある。上記レジストパターン６７の応力を低減させるには、基板６４とレジストパターン６７との接触面積を減らすのが効果的である。
【００９６】
我々の実験の結果、レジストパターン６７の下地として他のレジストを使用することによって、応力を低減でき、レジストパターン６７の変形を低減できることが分かった。
【００９７】
この実施の形態では、レジストパターン６６として東京応化工業社製ＯＦＰＲ８００ １５０ＣＰレジストを使用し、レジストパターン６７として、クラリアントジャパン社製ＡＺＰ４９０３レジストを使用した。この東京応化工業社製ＯＦＰＲ８００ １５０ＣＰレジストは、過剰露光,過剰現像することによって、レジストパターン６６の形状を順テーパ形状の開口断面形状を得ることが容易なので、レジストパターン６７との応力を効果的に緩和することが可能になる。また、クラリアントジャパン社製ＡＺＰ４９０３レジストの特徴は上述した通りである。
【００９８】
次に、バイアホール群６３を形成する領域でのレジストパターン６７をマスクにし、ＩＣＰエッチング装置によってＧａＡｓ基板６４をドライエッチングして、図１７に示すように、２つのバイアホール６２をそれぞれ形成する。
【００９９】
このときのＩＣＰエッチング装置のエッチング条件は、Ｃl２(４０sccm)＋ＳｉＣl４(４０sccm)混合ガスを使用し、エッチング室の圧力を３０Ｔorrとし、基板温度が２０℃の条件で、エッチング時間が３０分間である。
【０１００】
ここで、バイアホ−ル６２は、基板６４の全面における平均開口寸法を、短辺×長辺を２０μｍ×６０μｍとし、深さを約１２５μｍとした。上記エッチング工程で、ドライエッチング用のマスクとして、レジストパターン６６とレジストパターン６７との二層構造を取ることによって、レジストパターン６７とレジストパターン６６との間の応力を効果的に緩和でき、レジストパターン６７の形状が変化することを防いで、バイアホール６２の開口寸法を、レジストマスク６７の開口寸法とほぼ同じにサイズに形成することができた。
【０１０１】
こうして、バイアホール６２の開口寸法を、レジストマスク６７の開口寸法に対して、シフト無く形成できることによって、バイアホール６２のインダクタンスを設計値通りの値にすることができ、所望の特性をもつＭＭＩＣ半導体装置を製造でき、歩留り向上へ繋がる。
【０１０２】
また、レジストパターン６６を、約１１０℃でＰＥＢ(ポストエクスポージャベーク)することによって、ＧａＡｓ基板６４の材料であるＧａＡｓとの選択比をある程度大きく取ることができる。これにより、バイアホール６２を形成するための３０分間のドライエッチングが可能となり、バイアホール６２の深さを１２５μｍと深くすることができた。ちなみに、バイアホール６２の深さは、ＧａＡｓ基板６４のエッチング後のＧａＡｓ基板６４厚を決定するので、基板６４の強度を考慮すると深くエッチングする必要がある。
【０１０３】
そして、上記ドライエッチングの後、レジストパターン６６およびレジストパターン６７は、剥離液などにより剥離する。
【０１０４】
続いて、図１８に示すように、メッキ時に、必要のない部分にメッキされるのを防止するために、絶縁膜６５,基板６４の上に、メッキ保護用のレジストパターン６８をネガレジストで形成する。その後、全面に、メッキ給電用のＴｉ/Ａｕメタル給電層６９をスパッタにより全面に形成し、再び、接地電極パッド６１を形成するためのレジストパターン７０をネガレジストで形成する。
【０１０５】
次に、接地電極パッド６１を形成するためのレジストパターン７０をマスクとして、電解メッキを行って、接地電極パッド６１を形成し、この接地電極パッド６１を先端短絡スタブ５２と接続する。なお、この第４実施形態では、上記接地電極パッド６１と同時にプローブ用電極パッド５８が一体化形成されている。
【０１０６】
また、上記バイアホール６２の内壁に、メッキ給電用のＴｉ/Ａｕメタル給電層６９がスパッタされているので、上記電解メッキによって接地電極パッド６１をメッキ形成する時に、バイアホール６２の内壁はメッキ金属によりメッキされる。
【０１０７】
この第４実施形態では、前述の実施形態と同様に、バイアホール６２の開口部が完全に閉塞するまで、電解メッキを続ける。この第４実施形態では、接地電極パッド６１のメッキ厚さが約２０μｍとすることで、バイアホール６２の開口部が完全に閉塞した。
【０１０８】
次に、図１８に示す接地電極パッド６１とプローブ用電極５８を形成するためのレジストパターン７０を酸素アッシングし、レジストパターン７０のメッキ液による変質層を取り除き、アセトンなどの有機洗浄で剥離する。
【０１０９】
次に、メッキ給電用のＴｉ/Ａｕメタル給電層６９をヨウ素系エッチャント,リン酸系エッチャントでエッチングする。次に、剥離液などによりメッキ保護用のレジストパターン６８を剥離する。これにより、図１９に示す構造となる。
【０１１０】
この実施形態では、図１８に示すメッキ保護用のレジストパターン６８と接地電極パッド６１を形成するためのレジストパターン７０を、ネガレジストで形成したが、これは、バイアホール６２内のレジスト材を完全に除去するためである。
【０１１１】
次に、図２０に示すように、ＧａＡｓ基板６４を支持基板に貼り付けた状態で、ＧａＡｓ基板６４の裏面を、バイアホール６２内にメッキされたメタル給電層６９が露出する程度までエッチングする。さらに、ＧａＡｓ基板６４の裏面全面に裏面電極５０を形成し、この裏面電極５０を、バイアホール６２内のメッキ金属６１ａと接続し、ＭＭＩＣを完成させる。このとき、ＧａＡｓ基板６４の厚さは約１００μｍであった。
【０１１２】
さらに、このＭＭＩＣをセラミック基板に実装した。ダイボンド材には銀ペーストを使用した。この実施形態によれば、バイアホール６２がメッキ金属６１ａで充填されていることから、銀ペーストが染み出すなどの実装不良はなかった。
【０１１３】
この第４実施形態のバイアホール群６３を有する接地電極パッド６１の接地インダクタンスを、上記ＭＭＩＣと同時に形成したテストエレメントグループから測定した。その結果、１１ｐＨ(ピコヘンリー)であり、従来の単一バイアホールを有する接地電極に比べて、十分に低減できた。
【０１１４】
この実施形態のミリ波帯用高調波ミキサＭＭＩＣに、１ＧＨｚの中間周波信号を入力し、出力として６０ＧＨｚの高周波信号を取り出すアップコンバータとして機能させた時の特性を測定した。その結果、実使用の中間周波信号の入力電力範囲で、従来の構成と比較して、２ｄＢ以上の高周波信号の出力電力を得ることができた。これは、この実施形態の接地電極パッド６１を先端短絡スタブ５２に用いたことによって、接地インダクタンスを所望の値にすることができ、かつ、十分に低減できたことによって、この実施形態のＭＭＩＣからなるミキサは、変換損が十分小さく、出力が向上したものと考えられる。
【０１１５】
(第５の実施の形態)
次に、図２１の平面図に、この発明の第５実施形態の半導体装置であるミリ波帯用増幅器ＧａＡｓＭＭＩＣの構造を示す。
【０１１６】
図２１に示すように、この実施の形態のＧａＡｓＭＭＩＣは、第１の伝送線路７１と、第２の伝送線路７２と、ＨＢＴ素子７３と、バイアホール群７４と、高周波プローブ用パッド電極７５と、ＭＩＭキャパシタ７６と、抵抗素子７７と、先端開放スタブ７８と、先端短絡用伝送線路７９などからなる。
【０１１７】
図２２に、上記ミリ波帯用ＧａＡｓＭＭＩＣのＨＢＴ素子７３の周辺部分のみを拡大した平面構造を示し、図２３の断面図に、ＨＢＴ素子７３の周辺部分の断面構造を示す。
【０１１８】
この実施の形態のＧａＡｓＭＭＩＣのＨＢＴ素子７３は、図２２に示すように、２個の単体ＨＢＴ素子７３ａ,７３ｂからなる。このＨＢＴ素子７３ａ,７３ｂは、それぞれ、１本のエミッタ電極８１を有する。
【０１１９】
単体のＨＢＴ素子７３ａ,７３ｂは、それぞれ、１本のエミッタ電極８１と２本のベース電極８２と、２本のコレクタ電極８３から構成される。
【０１２０】
図２３に示すように、この２個の単体ＨＢＴ素子７３ａ,７３ｂは、それぞれのエミッタ電極８１が、エミッタ配線８５で接続されている。また、図２２に示すように、それぞれのベース電極８２が、ベース配線８６で接続されている。また、図２２に示すように、それぞれのコレクタ電極８３が、コレクタ配線８７によって接続されている。これにより、ＨＢＴ素子７３ａと７３ｂは、並列に接続されている。
【０１２１】
また、ＨＢＴ素子７３は、２個のバイアホール８４からなるバイアホール群７４と、単体ＨＢＴ素子７３ａと７３ｂとの間に配置された２個の素子間バイアホール８８,８８からなる素子間バイアホール群８９とを有している。
【０１２２】
また、図２３に示すように、単体ＨＢＴ素子７３ａ,７３ｂの２本のエミッタ電極８１間を接続するエミッタ配線８５は、接地電極９１と素子間接地電極９２とに一体化形成されている。この接地電極９１は、裏面電極９０に接続する２個のバイアホール８４からなるバイアホール群７４を有する。また、上記素子間接地電極９２は、裏面電極９０に接続する２個の素子間バイアホール８８からなる素子間バイアホール群８９を有する。
【０１２３】
また、エミッタ配線８５は、ポリイミドパターン９３によって、ベース電極８２およびコレクタ電極８３に対して、空間的に分離されている。
【０１２４】
次に、図２４〜図２７の断面図を順に参照して、この第５実施形態の製造方法をさらに詳細に説明する。
【０１２５】
まず、図２４に示すように、厚さ６００μｍのＧａＡｓ基板８０上に、階段形状の２つのメサ８０Ａ,８０Ｂが形成され、このメサ８０Ａ,８０Ｂに、それぞれ、エミッタ電極８１とベース電極８２とコレクタ電極８３および、ベース配線,コレクタ配線が形成される。
【０１２６】
次に、図２５に示すように、上記基板８０のメサ８０Ａ,８０Ｂ上に、ポリイミドを塗布し、エミッタ電極８１上を除いて、単体ＨＢＴ素子全体を覆うようなポリイミドパターン９３を形成する。その後、熱処理を行うことによって、このポリイミドパターン９３の断面形状を滑らかにする。次に、ポジレジストを塗布し、バイアホール８４を形成するためのレジストパターン９４を形成する。
【０１２７】
次に、ドライエッチングの耐性を高めるために、レジストパターン９４に対して、約１１０℃のポストエクスポージャベーク(ＰＥＢ)を施す。
【０１２８】
ところで、上記バイアホール群７４は、それぞれ、２個のバイアホール８４からなり、各バイアホール８４の開口寸法は、短辺×長辺を１０μｍ×６０μｍの矩形とした。また、各バイアホール８４は、その開口の短辺が延在する方向(すなわち長辺と直交する方向)に、２個並列に配置されて、長辺同士が対向している。また、各２個のバイアホール８４は、その対向する２つの長辺間の距離を１０μｍとした。
【０１２９】
また、上記素子間のバイアホール８８の開口は、その短辺×長辺の寸法を、１０μｍ×２０μｍとした。また、各素子間バイアホール８８は、その開口の短辺が延在する方向に２個並列に配置して、その長辺同士を対向させた。また、各素子間バイアホール８８,８８の対向する長辺間の距離を１０μｍとした。
【０１３０】
ところで、上記ポリイミドパターン９３を形成する理由を、次に説明する。このポリイミドパターン９３の存在によって、レジストパターン９４用のポジレジストをポリイミドパターン９３上に溜めることができる。これにより、素子間バイアホール群８９を形成する領域でのレジストパターン９４厚さを厚くすることができ、他の領域を薄くすることができる。したがって、レジストパターン９４内の応力が小さくなり、レジストパターン９４の形成中、および形成後のレジストパターン９４の変形を抑制できる。その上、ドライエッチング時間を長くすることができる。
【０１３１】
これにより、素子間バイアホール８８,８８は、その開口寸法はレジストパターン９４に対してシフトが少なく、深さが深いバイアホール開口形状を得ることができる。
【０１３２】
次に、バイアホール群７４,素子間バイアホール群８９を形成する領域でのレジストパターン９４をマスクにし、ＩＣＰエッチング装置により、ドライエッチングすることによって、図２６に示すように、バイアホール８４,素子間バイアホール８８をそれぞれ形成する。
【０１３３】
このときのＩＣＰのエッチング条件としては、Ｃl２(４０sccm)＋ＳｉＣl４(４０sccm)混合ガスを使用し、エッチング室の圧力を３０Ｔorrとし、基板温度２０℃の条件で、エッチング時間を３０分間とした。
【０１３４】
ここで、バイアホール８４の基板全面における平均開口寸法は、短辺×長辺が１１μｍ×６０μｍであり、深さは約９０μｍであった。また、素子間バイアホールの基板全面における平均開口寸法は、短辺×長辺が１１μｍ×２０μｍであり、深さは約８０μｍであった。
【０１３５】
また、上記エッチング工程において、ドライエッチング用のマスクを、ポリイミドパターン９３とレジストパターン９４との二層構造としたことによって、バイアホール８４および素子間バイアホール８８は、その開口寸法において、短辺方向にのみ、マスクの開口寸法から約１μｍ程度のシフト量に低減できた。
【０１３６】
特に、素子間バイアホール８８については、単体ＨＢＴ素子７３ａ,７３ｂに近接しているために、マスクサイズからのシフト量が少ないことは重要である。また、レジストパターン９４を、約１１０℃でＰＥＢ(ポストエキスポージャベーク)することによって、基板８０の材料であるＧａＡｓとの選択比を大きく取ることができ、３０分間のドライエッチングが可能となる。これにより、素子間バイアホール８８の深さを８０μｍと深くすることができた。バイアホールの深さは、基板８０のエッチング後の基板８０の厚さを決定するので、基板８０の強度を考慮すると、バイアホールを深くエッチングすることが望まれている。
【０１３７】
上記ドライエッチングの後、レジストパターン９４を剥離液などで除去する。このとき、ポリイミドパターン９３は、専用剥離液以外では除去できないので、図２６に示すように、単体のＨＢＴ素子７３ａ,７３ｂを覆った状態で残る。
【０１３８】
次に、図２７に示すように、メッキ時に必要のない部分にメッキされるのを防止するために、メッキ保護用のレジストパターン９５をネガレジストで形成する。その後、全面に、メッキ給電用のＴｉ/Ａｕメタル給電層(図示せず)を回転基板ホルダを使用した真空蒸着法によって全面に形成し、再び、上記レジストパターン９５上に、エミッタ配線８５,接地電極９１,素子間接地電極９２を形成するためのレジストパターン９６をネガレジストで形成する。ここで、メッキ給電用のＴｉ/Ａｕメタル給電層を形成するのに、真空蒸着法を用いたことによって、スパッタ法に比べて、メッキ保護用のレジストパターン９５に与えるダメージを低減できるという効果がある。
【０１３９】
次に、レジストパターン９６をマスクとして電解メッキを行い、エミッタ配線８５,接地電極９１,素子間接地電極９２を形成する。これにより、エミッタ電極８１とエミッタ配線８５を一体化する。また、接地電極９１で各バイアホール８４を接続し、素子間接地電極９２で、各素子間バイアホール８８を接続し一体化する。
【０１４０】
この電解メッキ時に、各バイアホール８４,素子間バイアホール８８のそれぞれの開口部が完全に閉塞するまで、メッキを続ける。この第５実施形態では、接地電極９１,９２のメッキ厚さが、約１２μｍでもって、各バイアホール８４,素子間バイアホール８８の開口部が完全に閉塞した。
【０１４１】
ここで、この各バイアホール８４,素子間バイアホール８８の開口部を完全に閉塞しないと、各バイアホール８４,素子間バイアホール８８の底に裏面電極９０が形成されない場合がある。この場合、接地インダクタンスが高くなる特性不良や、各バイアホール８４,８８を介したダイボンド材の染み出しによる実装不良等の問題が発生する。
【０１４２】
なお、各バイアホール８４,素子間バイアホール８８の開口部を閉塞して、基板８０の表面の段差を低減するには、バイアホール８４,８８の開口寸法を２０μｍ以下にすることが有効である。
【０１４３】
次に、図２７に示すレジストパターン９６およびレジストパターン９５を剥離する。
【０１４４】
次に、図２３に示すように、上記基板８０を支持基板(図示せず)に貼り付けた状態で、上記基板８０の裏面を、素子間バイアホール８８内のメッキ金属９２ａが露出する程度までエッチングし、さらに、裏面全面に裏面電極９０を形成して、この実施形態のＭＭＩＣを完成させる。このとき、基板８０の厚さは約８０μｍであった。
【０１４５】
さらに、このＭＭＩＣを、セラミック基板に実装した。ダイボンド材には銀ペーストを使用した。この第５実施形態では、バイアホール８４,８８の開口部がメッキ金属９１ａ,９２ａによって完全に閉塞されているので、銀ペーストがバイアホール８４,８８内から染み出してＭＭＩＣ表面に回り込むといった実装不良は発生しなかった。
【０１４６】
この第５実施形態のバイアホール群７４を有する接地電極９１および素子間バイアホール群８９を有する素子間接地電極９２のインダクタンスを上記ＭＭＩＣと同時に形成したテストエレメントグループから測定した。その結果、バイアホール群７４を有する接地電極９１の接地インダクタンスは１２ｐＨであった。また、素子間バイアホール群８９を有する接地電極９２の接地インダクタンスは、３５ｐＨであった。
【０１４７】
また、単体ＨＢＴ素子７３ａと７３ｂからなるＨＢＴ素子７３としての接地インダクタンスは、単体ＨＢＴ素子７３ａと７３ｂの中心間の間隔を５５μｍとして、約８ｐＨであった。これにより、この第５実施形態のＭＭＩＣの６０ＧＨｚでの小信号でのゲインは、約１５ｄＢと非常に高い値が得られた。
【０１４８】
なお、上記素子間バイアホール群８９を３個の素子間バイアホール８８で構成した場合には、ＨＢＴ素子の接地インダクタンスは、単体ＨＢＴ素子中心間の間隔を７５μｍとしたときに、９ｐＨであった。また、上記素子間バイアホール８９を４個の素子間バイアホール８８で構成した場合には、ＨＢＴ素子の接地インダクタンスは、単体ＨＢＴ素子中心間の間隔を９５μｍとしたときに、８ｐＨであった。
【０１４９】
この第５実施形態のように、複数の３端子能動素子間の接地電極９１,９２が、上記のような複数のバイアホール８４,８８を有するように形成することは、単体のＨＢＴ素子７３ａ,７３ｂの中心間の間隔が広がったにもかかわらず、接地インダクタンスの増加を最小限に抑制できる効果がある。しかも、このように、発熱体である単体ＨＢＴ素子７３ａ,７３ｂの中心間の間隔を広げるということは、熱抵抗の低減に繋がり、ＨＢＴ素子７３ひいては、ＭＭＩＣの信頼性をより向上できるという効果がある。
【０１５０】
例えば、マイクロ波帯用の増幅器に使用されるＨＢＴ素子は、約２０ｋＡ/ｃｍ２程度の電流密度で動作したときに、その所望の特性を満足することができるが、ミリ波帯用の増幅器においては、約１００ｋＡ/ｃｍ２程度の高電流密度で動作させて、はじめて、その所望の特性を満足させることが可能となる。このように、ミリ波帯用のＨＢＴ素子は、マイクロ波帯用のＨＢＴ素子の約５倍の電流密度で動作させるので、従来においては、上記ミリ波帯用のＨＢＴ素子それぞれの内部のジャンクション温度が上昇し、故障が発生していた。
【０１５１】
そこで、上記ジャンクション温度の低減には、それぞれのＨＢＴ素子の中心間隔を広げることによって、それぞれのＨＢＴ素子から発生する熱の相互作用を低減させることが必要となる。
【０１５２】
従来、実際に、例えば、特開平８−２７９５６２号公報には、複数のＨＢＴ素子の間にバイアホールを設け、インダクタンスを低減すると共に、熱抵抗を低減することが記載されている。
【０１５３】
しかし、ミリ波帯用ＭＭＩＣのように、非常に高い周波数での使用においては、ＨＢＴ素子間に単体のバイアホールを形成しただけではインダクタンスの低減は十分ではなく、熱抵抗の低減においても、裏面電極からの放熱に関し、ＭＭＩＣとパッケージ材の間に介在するダイボンド材の熱抵抗が高いために、結局は、ミリ波帯においては実使用には耐えられなかった。
【０１５４】
そこで、裏面電極からの放熱に頼ることなく、ジャンクション温度を低減するには、発熱体であるＨＢＴ素子の素子中心間隔をより広げることが必要であり、かつ、上記ＨＢＴ素子の素子中心間隔を広げたことによるインダクタンスを低減する必要があった。
【０１５５】
そこで、この第５実施形態によれば、十分に実使用に耐えうるようにＨＢＴ素子の素子中心距離を広げても、適切なバイアホール群を配置することによって、インダクタンスの増加を最小限にまで低減することが可能となる。
【０１５６】
ミリ波帯用ＨＢＴ素子のように、良好な高周波特性を得るために、高電流密度動作が必要な素子では、低い接地インダクタンスと、低い熱抵抗の実現が不可欠であり、この実施の形態のような構成が有利である。
【０１５７】
(第６の実施の形態)
次に、図３４の平面図に、この発明の第６の実施形態の半導体装置であるマイクロ波帯あるいは準マイクロ波帯用増幅器ＧａＡｓＭＭＩＣの構造を示す。この第６の実施形態のマイクロ波帯あるいは準マイクロ波帯用増幅器ＧａＡｓＭＭＩＣは、第１のＨＢＴ素子２０１と、第２のＨＢＴ素子２０２と、第３のＨＢＴ素子２０３とを備える。また、この第６実施形態は、ＭＩＭキャパシタ２０４と、スパイラルインダクタ２０５と、抵抗素子２０６と、入力パッド電極２０７と、出力用パッド電極２０８と、ＨＢＴ素子制御用パッド電極２０９ａ,２０９ｂ,２０９ｃおよび接地電極２２１からなる。
【０１５８】
次に、図３５に、この第６実施形態が備える第２のＨＢＴ素子２０２の周辺部分のみを拡大した平面構造を示し、図３６に、上記第２のＨＢＴ素子２０２の周辺部のみを拡大した断面構造を示す。
【０１５９】
図３６に示すように、この第６実施形態が有する第２のＨＢＴ素子２０２は、２個の単体ＨＢＴ素子２０２ａと２０２ｂからなる。この単体ＨＢＴ素子２０２ａ,２０２ｂは、それぞれ１本のエミッタ電極２１１を有する。
【０１６０】
なお、この第６実施形態においては、第２のＨＢＴ素子２０２が、２個の単体ＨＢＴ素子からなる一例を示したが、上記単体ＨＢＴ素子数は用途により最適な単体ＨＢＴ素子数が選択される。本実施形態では、説明の簡単化のために第２のＨＢＴ素子２０２が最小個数である２個の単体ＨＢＴ素子からなる一例で説明する。
【０１６１】
図３５および図３６に示すように、上記単体のＨＢＴ素子２０２ａ,２０２ｂは、それぞれ、１本のエミッタ電極２１１と、２本のベース電極２１２と、２本のコレクタ電極２１３とから構成される。
【０１６２】
図３６に示すように、上記第２のＨＢＴ素子２０２では、エミッタ配線２１５と素子間接地電極２２２でもって、単体ＨＢＴ素子２０２ａのエミッタ電極２１１が、単体ＨＢＴ素子２０２ｂのエミッタ電極２１１に接続されている。また、図３５に示すように、単体ＨＢＴ素子２０２ａ,２０２ｂのそれぞれのベース電極２１２,２１２は、ベース配線２４２で接続されている。また、単体ＨＢＴ素子２０２ａ,２０２ｂのそれぞれのコレクタ電極２１３,２１３は、コレクタ配線２４３によって接続されている。これらのエミッタ配線２１５,ベース配線２４２,コレクタ配線２４３により、単体ＨＢＴ素子２０２ａと２０２ｂは、並列に接続されている。
【０１６３】
また、この第２のＨＢＴ素子２０２は、半導体基板としてのＧａＡｓ基板２００に形成された長方形のバイアホール２１４,２１４を有する。この長方形のバイアホール２１４は、その内周面２１４Ａに金属膜としてのメッキ金属膜３０１が形成され、このメッキ金属膜３０１は、バイアホール２１４内からＧａＡｓ基板２００上に開口している長方形の開口部３００を有する。また、上記ＧａＡｓ基板２００は、単体ＨＢＴ素子２０２ａと２０２ｂとの間に形成された素子間長方形バイアホール２１８を有する。この素子間長方形バイアホール２１８は、その内周面２１８Ａに素子間接地電極２２２に連なるメッキ金属膜３０１が形成され、このメッキ金属膜３０１は、バイアホール２１８内からＧａＡｓ基板２００上に開口している長方形の開口部３０５を有する。図３５,図３６に示すように、上記長方形の開口部３００,３０５の短辺３００Ａ,３０５Ａの寸法をＷ３００,Ｗ３０５とした。
【０１６４】
図３６に示すように、単体ＨＢＴ素子２０２ａ,２０２ｂの２本のエミッタ電極２１１,２１１間を接続するエミッタ配線２１５は、接地電極２２１と素子間接地電極２２２とに一体化するように形成されている。この接地電極２２１は、長方形のバイアホール２１４を貫通するメッキ金属膜３０１でもって、裏面電極２２０に接続している。また、上記素子間接地電極２２２は、長方形バイアホール２１８を貫通するメッキ金属膜３０１でもって、裏面電極２２０に接続している。
【０１６５】
また、エミッタ配線２１５は、ポリイミドパターン２２３によって、ベース電極２１２とコレクタ電極２１３に対して、空間的に分離されている。この実施形態では、上記接地電極２２１のほぼ中央と素子間接地電極２２２のほぼ中央に各１個のバイアホール２１４,２１８を配置した。
【０１６６】
次に、図３７〜４０の断面図を順に参照して、この第６実施形態の製造方法を更に詳細に説明する。
【０１６７】
まず、図３７に示すように、厚さ６００μｍのＧａＡｓ基板２００上に、階段形状の２つのメサ２００Ａおよび２００Ｂを形成する。そして、このメサ２００Ａ,２００Ｂの突出部２００Ａａ,２００Ｂｂの突出部２００Ａａａ,２００Ｂｂｂ上に、それぞれ、エミッタ電極２１１,２１１を形成し、突出部２００Ａａ,２００Ｂｂ上にベース電極２１２,２１２を形成する。また、上記突出部２００Ａａ,２００Ｂｂの両脇のメサ２００Ａ,２００Ｂに、コレクタ電極２１３,２１３を形成する。
【０１６８】
さらに、メサ２００Ａに形成されたベース電極２１２とメサ２００Ｂに形成されたベース電極２１２とを接続するベース配線２４２を形成し、メサ２００Ａに形成されたコレクタ電極２１３とメサ２００Ｂに形成されたコレクタ電極２１３とを接続するコレクタ配線２４３を形成する。
【０１６９】
次に、図３８に示すように、上記ＧａＡｓ基板２００のメサ２００Ａ,２００Ｂ上にポリイミドを塗布し、エミッタ電極２１１上を除いて、単体ＨＢＴ素子２０２ａ,２０２ｂの全体を覆うようなポリイミドパターン２２３を形成する。その後、熱処理を行うことによって、ポリイミドパターン２２３の断面形状を滑らかにする。次にポジレジストを塗布し、バイアホール２１４,２１８を形成するためのレジストパターン２２４を形成する。
【０１７０】
次に、ドライエッチングの耐性を高めるために、レジストパターン２２４に対して、約１１０℃のポストエクスポージャベーク(ＰＥＢ)を施す。
【０１７１】
この実施形態では、上記バイアホール形成用のレジストパターン２２４の開口寸法を、２５μｍ×４０μｍの長方形とした。
【０１７２】
次に、レジストパターン２２４をマスクにし、ＩＣＰエッチング装置によりドライエッチングすることによって、図３９に示すように、長方形バイアホール２１４,２１４および素子間長方形バイアホール２１８を形成する。
【０１７３】
このときのＩＣＰエッチング装置のエッチング条件は、Ｃｌ２(５０ｓｃｃｍ)＋ＳｉＣｌ４(３０ｓｃｃｍ)混合ガスを使用し、エッチング室の圧力を３０Ｔorrとし、基板温度２０℃の条件で、エッチング時間を２５分間とした。
【０１７４】
このエッチングによる長方形バイアホ−ル２１４の開口寸法としては、基板２００の全面における平均開口寸法が、２８μｍ×４３μｍであり、その深さは約１５０μｍであった。また、素子間長方形バイアホ−ル２１８のＧａＡｓ基板２００の全面における開口寸法も、長方形バイアホ−ル２１４の開口寸法と同じであった。
【０１７５】
上記ドライエッチングの後、レジストパターン２２４を剥離液などで除去する。このとき、ポリイミドパターン２２３は、専用剥離液以外では除去できないため、図３９に示すように、単体ＨＢＴ２０２ａと２０２ｂを覆った状態で残る。
【０１７６】
続いて、図４０に示すように、メッキ保護用のレジストパターン２２５をネガレジストで形成し、次のメッキ時に必要のない部分にメッキされるのを防止するようにする。その後、全面にメッキ給電用のＴｉ/Ａｕメタル給電層(図示せず)をスパッタ法により全面に形成し、さらに、エミッタ配線２１５と接地電極２２１と素子間接地電極２２２を形成するためのレジストパターン２２６をネガレジストで形成する。
【０１７７】
次に、上記レジストパターン２２６をマスクとして電界メッキを行い、エミッタ配線２１５と接地電極２２１と素子間接地電極２２２を形成する。これによりエミッタ電極２１１とエミッタ配線２１５を一体化する。また、接地電極２２１は、各バイアホール２１４内に同時に形成されたメッキ金属膜３０１に接続され、素子間接地電極２２２は素子間バイアホール２１８内に同時に形成されたメッキ金属膜３０１に接続され、これらメッキ金属膜３０１と接地電極２２１,素子間接地電極２２２とを一体化する。
【０１７８】
このとき、上記電解メッキにおいては、各バイアホール２１４および素子間バイアホール２１８が完全に閉塞するまでメッキを続けない。この実施形態では、接地電極２２１のメッキ厚さを約１７μｍにすることにより、各バイアホール２１４および素子間バイアホール２１８内に開口部３００および３０５を設ける。なお、ここで、各バイアホール２１４,２１８内に形成されたメッキ金属膜３０１が形成する開口部３００,３０５は、各バイアホール２１４,２１８内からＧａＡｓ基板２００上に開口しており、この開口部３００,３０５の短辺３００Ａ,３０５Ａの幅Ｗ３００,Ｗ３０５は約３μｍ程度であった。
【０１７９】
ここで、各バイアホール２１４および素子間バイアホール２１８の開口部３００,３０５をメッキ金属膜３０１で完全に閉塞しないことに起因して、各バイアホール２１４および素子間バイアホール２１８の底に裏面電極２２０が形成されない場合がある。この場合には、接地電極２２１および素子間接地電極２２２の接地インダクタンスが高くなる特性不良が起る可能性があるが、マイクロ波帯および準マイクロ波帯での使用に関しては問題ないことを確認できた。また、上記場合、各バイアホール２１４,２１８を介したダイボンド材の染み出しによる実装不良等の問題が発生する可能性もあるが、この問題はダイボンド材に金錫合金などを使用することにより回避できる。
次に、図４０に示すレジストパターン２２６およびレジストパターン２２５を剥離する。
【０１８０】
次に、図３６に示すように、上記ＧａＡｓ基板２００を支持基板(図示せず)に貼り付けた状態で、ＧａＡｓ基板２００裏面をエッチングし、バイアホール２１４および素子間バイアホール２１８の周面２１４Ａおよび２１８Ａに形成されたメッキ金属膜３０１の底３０１Ａがなくなり、周側部３０１Ｂが裏面に露出するまでエッチングする。さらに、所望の厚さまでＧａＡｓ基板２００をエッチングする。更に、ＧａＡｓ基板２００の裏面全面に裏面電極２１０を厚さ２０μｍだけ形成して、この実施形態が備える第２のＨＢＴ素子２０２を完成させる。このとき、ＧａＡｓ基板２００の厚さは約７０μｍであった。
【０１８１】
さらに、この実施形態のＭＭＩＣをセラミック基板に実装した。この実装におけるダイボンド材には銀ペーストを使用した。長方形のバイアホール２１４,２１８内に形成されたメッキ金属膜３０１が形成する開口部３００,３０５の短辺３００Ａ,３０５Ａが３μｍと狭いので、上記銀ペーストがＧａＡｓ基板２００の裏面から開口部３００,３０５を経由してＧａＡｓ基板２００の表面へ染み出すことがなく、上記銀ペーストが第２のＨＢＴ素子２０２の表面に回り込むといった実装不良はなかった。
【０１８２】
次に、この実施形態の長方形バイアホール２１４内からＧａＡｓ基板２００上に開口部３００を形成する接地電極２２１の接地インダクタンスを測定した。この測定では、上記第２のＨＢＴ素子２０２と同時に形成したテストエレメントグループにおける接地電極２２１を測定した。その結果、上記接地電極２２１の接地インダクタンスは２２pＨであった。
【０１８３】
これに対し、長方形バイアホール２１４の開口面積とほぼ同面積の略円形(半径＝２０μｍ)の従来のバイアホールを有する接地電極の接地インダクタンスを比較例として測定したところ、４７ｐＨであった。
【０１８４】
この測定結果は、この実施形態のように、長方形バイアホール２１４,２１８をメッキ金属膜３０１で完全に閉塞しない(埋め尽くさない)ことにより、長方形バイアホール２１４,２１８内のメッキ金属膜３０１の周側面３０１Ｂが空間を挟んで略平行に対向して近接して形成されたことに起因すると考えられる。すなわち、上記略平行に近接して対向するメッキ金属膜３０１の周側部３０１Ｂの相互作用によって高周波的な電磁界結合が発生して、接地電極２２１の接地インダクタンスを低減させたものと考えられる。
【０１８５】
次に、図４１に示す特性Ｂを参照して、今１つの接地インダクタンス測定実験結果を説明する。この実験では、上記長方形バイアホール２１４,２１８内にメッキ金属膜３０１が形成する開口部３００,３０５の短辺３００Ａ,３０５Ａの幅Ｗ３００,Ｗ３０５をパラメータとして、接地電極２２１,２２２の接地インダクタンスを測定した。
【０１８６】
なお、この実施形態では、接地電極２２１内の開口部３００の寸法と接地電極２２２内の開口部３０５の寸法とを同一にしたから、接地電極２２１と２２２の接地インダクタンスはほぼ同一であった。したがって、以下は接地電極２２１について説明する。
【０１８７】
図４１では、横軸に、バイアホール２１４内の開口部３００の短辺３００Ａの幅Ｗ３００をとり、この幅Ｗ３００を０から２５μｍまで変化させた。バイアホール２１４自体のエッチング後の開口寸法はこの実施形態と同じく、短辺×長辺を２８μｍ×４３μｍとした。図４１の特性Ｂを参照すれば明らかなように、長方形バイアホール２１４内の金属メッキ３０１の開口幅Ｗ３００が７μｍである場合に、最小のインダクタンス値を示すことが分かった。
【０１８８】
また、長方形バイアホール２１４内の金属メッキ３０１が形成する開口部３００の開口幅Ｗ３００が０.３μｍから１６μｍまでの広い範囲にわたり、バイアホール内が金属メッキで完全に閉塞された開口幅Ｗ３００が０μｍの接地電極２２１のインダクタンスに比べて、接地インダクタンスを低減できることが分かった。
【０１８９】
しかし、長方形バイアホール２１４内の金属メッキ３０１の開口部３００の開口幅Ｗ３００が０.５μｍよりも小さい場合には、開口幅Ｗ３００の制御が難しくなり、バイアホール２１４内の開口部３００の一部が閉塞することが起り、接地インダクタンスの値がばらつくことが分かり、量産性に乏しいことが分かった。また、長方形バイアホール２１４内の金属メッキ３０１が形成する開口部３００の開口幅Ｗ３００が１０μｍより大きい場合には、銀ペーストなどのより安価なダイボンド材を使用したときに、このダイボンド材がバイアホール２１４内の金属メッキ３０１が形成する開口部３００を通じて、素子表面を汚染することが分かった。つまり、開口幅Ｗ３００が１０μｍより大きい場合には、銀ペーストなどの安価なダイボンド材が使用できない可能性があることが分かった。もっとも、この問題は、裏面電極２２０の厚膜化により、バイアホール２１４の裏面を完全閉塞することによっても回避できることが分かっているが、コストが高くなる。
【０１９０】
また、同時に作製した円形バイアホールに関しても上述の長方形バイアホールと同様の実験を行ったが、図４１に特性Ａで示すように、円形バイアホールは長方形バイアホールと比較して、金属メッキの開口幅(開口部直径)の依存性が少ないことが分かった。これは、円形バイアホールの場合、円形バイアホール内で対向する金属メッキが平行にならないから、相互作用によって高周波的な電磁界結合が発生しにくいからであると考えられる。
【０１９１】
この第６実施形態によれば、略長方形のバイアホール２１４,２１８の内周面２１４Ａ,２１８Ａに形成されたメッキ金属膜３０１が、バイアホール２１４,２１８内からＧａＡｓ基板２００上に開口する長方形の開口部３００,３０５を有する。この長方形開口部３００,３０５の短辺の幅Ｗ３００,Ｗ３０５を３μｍにした。これにより、接地電極２２１,２２２の接地インダクタンスを２２ｐＨにまで低減することができた。この結果、この実施の形態のＭＭＩＣによれば、単独の略円形のバイアホールを配置した接地電極を有する従来技術のＭＭＩＣと比較して、２ＧＨｚにおけるゲインが２ｄＢ向上した。
【０１９２】
また、この実施形態のＭＭＩＣでは、図３５に示すように、略長方形のバイアホール２１４,２１８の内周面２１４Ａ,２１８Ａに形成されたメッキ金属膜３０１は、上記ＧａＡｓ基板２００上で開口部３００,３０５を有している。つまり、単独の長方形のバイアホール２１４の内周面２１４Ａにおいて、メッキ金属膜３０１の開口部３００は、短辺３００Ａ同士が略平行でかつ近接して対向しており、長辺３００Ｂ同士が略平行で、かつ、短辺３００Ａ同士よりも近接して対向している。
【０１９３】
また、単独の長方形のバイアホール２１８の内周面２１８Ａにおいて、メッキ金属膜３０１の開口部３０５は、短辺３０５Ａ同士が略平行でかつ近接して対向しており、長辺３０５Ｂ同士が略平行で、かつ、短辺３０５Ａ同士よりも近接して対向している。
【０１９４】
このように、バイアホール２１４内のメッキ金属膜３０１が形成する開口部３００において、短辺３００Ａ同士,長辺３００Ｂ同士がそれぞれ略平行で、かつ近接して対向することで、単独のバイアホール２１４内に発生する電磁界が互いに結合することとなる。また、同様に、バイアホール２１８内のメッキ金属膜３０１が形成する開口部３０５において、短辺３０５Ａ同士,長辺３０５Ｂ同士がそれぞれ略平行で、かつ、近接して対向することで、単独のバイアホール２１８内に発生する電磁界が互いに結合することとなる。
【０１９５】
つまり、各バイアホール２１４,２１８の内周面２１４Ａ,２１８Ａに形成されたメッキ金属膜３０１は、開口部３００,３０５内における空気を挟んで近接し、電気的接続が発生した時に、ある一個のバイアホール２１４,２１８内に発生する電磁界が結合する。この対の略平行でかつ、近接して形成された金属膜３０１間の相互作用による電磁界の結合がインダクタンスの低減に大きく寄与する。
【０１９６】
また、上記実施形態において、上記略長方形のバイアホール２１４,２１８の内周面２１４Ａ,２１８Ａに形成されたメッキ金属膜３０１の開口部３００,３０５の短辺３００Ａ,３０５Ａの幅Ｗ３００,Ｗ３０５を、３μｍとし、０.５乃至１０μｍとしたから、バイアホール２１４,２１８の接地インダクタンスを効率よく低減できた。すなわち、上記開口部３００,３０５の幅Ｗ３００,Ｗ３０５を０.５μｍ未満にした場合には、開口部３００,３０５の一部が閉塞するなどして、メッキ金属膜３０１の対向する長辺３００Ｂ,３０５Ｂの内周面の面積が著しく低下し、電磁界の結合による接地インダクタンスの低減効果が希薄になる。一方、上記開口部３００,３０５の幅Ｗ３００,Ｗ３０５が１０μｍを超えると、メッキ金属膜３０１の対向する長辺３００Ｂ,３０５Ｂの内周面間の距離が増加し、電磁界の結合による接地インダクタンスの低減効果が希薄になり、接地インダクタンスが増大する。また、上記開口部３００,３０５の短辺３００Ａ,３０５Ａの幅Ｗ３００,Ｗ３０５が１０μｍを超えると、上記開口部３００,３０５が貫通孔になり易い、あるいは、この貫通孔の径が大きくなり、実装時のマージンが減る。
【０１９７】
また、この実施形態のマイクロ波帯あるいは準マイクロ波帯用増幅器のモノリシックマイクロ波集積回路によれば、接地インダクタンスが劇的に低減し、マイクロ波帯あるいは準マイクロ波帯でのゲインが向上する。また、所望の周波数帯域でのゲインが向上することによって、他の特性の設計マージンが拡大し、所望の特性全体を満足しやすいと言う効果がある。このことによって、高周波特性での不良率を劇的に激減でき、歩留り向上に繋がる。
【０１９８】
尚、上記第６実施形態では、マイクロ波帯用の増幅器ＧａＡｓＭＭＩＣを一例として説明したが、準マイクロ波帯用の増幅器ＧａＡｓＭＭＩＣであってもよい。また、上記第６実施形態では、バイアホール２１４,２１８および開口部３００,３０５を長方形にしたが、長方形以外の四角形にしてもよい。また、上記第６実施形態では、半導体装置としてＨＢＴ素子を備えたマイクロ波帯用の増幅器をなすＧａＡｓＭＭＩＣとしたが、本発明は、バイアホールにおける接地インダクタンスの低減が望まれるような高い周波数(例えば、１ＧＨｚ以上)で使用する半導体装置に適用すれば有効である。
【図面の簡単な説明】
【０１９９】
【図１】この発明の第１実施の形態のマイクロ波帯用増幅器ＭＭＩＣの構成を示す平面図
【図２】この発明の第１実施の形態の接地電極の断面図
【図３】上記第１実施形態の接地電極の製造工程の１つを示す断面図
【図４】上記第１実施形態の接地電極の製造工程の１つを示す断面図
【図５】上記第１実施形態の接地電極の製造工程の１つを示す断面図
【図６】上記第１実施形態の接地電極の製造工程の１つを示す断面図
【図７】上記第１実施形態の接地電極の製造工程の１つを示す断面図
【図８】バイアホール群をなすバイアホールの個数と接地インダクタンスとの関係を示す特性図
【図９】この発明の第２実施形態が有する接地電極の平面図
【図１０】上記第２実施形態が有する接地電極の断面図
【図１１】バイアホール群を構成する２個のバイアホール間の距離と接地インダクタンスとの関係を示す特性図
【図１２】この発明の第３実施形態が有する接地電極の平面図
【図１３】この発明の第３実施形態が有する接地電極の断面図
【図１４】この発明の第４の実施の形態のミリ波帯用高調波ミキサＭＭＩＣの構成を示す平面図
【図１５】上記第４実施形態が備える接地電極の製造工程の１つを示す断面図
【図１６】上記第４実施形態が備える接地電極の製造工程の１つを示す断面図
【図１７】上記第４実施形態が備える接地電極の製造工程の１つを示す断面図
【図１８】上記第４実施形態が備える接地電極の製造工程の１つを示す断面図
【図１９】上記第４実施形態が備える接地電極の製造工程の１つを示す断面図
【図２０】上記第４実施形態が備える接地電極の製造工程の１つを示す断面図
【図２１】この発明の第５実施形態のミリ波帯用増幅器ＭＭＩＣの構成を示す平面図
【図２２】上記第５実施形態が備える半導体素子の平面図
【図２３】上記第５実施形態が備える半導体素子の断面図
【図２４】上記第５実施形態が備える半導体素子の製造工程の１つを示す断面図
【図２５】上記第５実施形態が備える半導体素子の製造工程の１つを示す断面図
【図２６】上記第５実施形態が備える半導体素子の製造工程の１つを示す断面図
【図２７】上記第５実施形態が備える半導体素子の製造工程の１つを示す断面図
【図２８】従来のマイクロ波帯用増幅器ＭＭＩＣの構成を示す平面図
【図２９】上記従来例が備える接地電極の製造工程の１つを示す断面図
【図３０】上記従来例が備える接地電極の製造工程の１つを示す断面図
【図３１】上記従来例が備える接地電極の製造工程の１つを示す断面図
【図３２】上記従来例が備える接地電極の製造工程の１つを示す断面図
【図３３】上記従来例が備える接地電極の製造工程の１つを示す断面図
【図３４】この発明の第６実施形態のマイクロ波帯用増幅器をなすＭＭＩＣの構成を示す平面図。
【図３５】上記第６実施形態が備える第２のＨＢＴ素子の平面図。
【図３６】上記第２のＨＢＴ素子の断面図。
【図３７】上記第２のＨＢＴ素子の製造工程の１つを示す断面図。
【図３８】図３７に示す工程の次の工程を示す断面図。
【図３９】図３８に示す工程の次の工程を示す断面図。
【図４０】図３９に示す工程の次の工程を示す断面図。
【図４１】開口部を有する長方形バイアホールの開口部の幅と接地インダクタンスとの関係を示す特性図。
【符号の説明】
【０２００】
１ａ…第１のＨＢＴ素子、１ｂ…第２のＨＢＴ素子、
１ｃ…第３のＨＢＴ素子、２,６０,７６…ＭＩＭキャパシタ、
３…スパイラルインダクタ、４,７７…抵抗素子、
５…入力パッド電極、６…出力用パッド電極、
７ａ…ＨＢＴ素子制御用パッド電極、
７ｂ…ＨＢＴ素子制御用パッド電極、
８,４３,９１…接地電極、９…下層接地電極、１０…上層接地電極、
１１,３１,４１,６２,８４…バイアホール、
１２,３２,４２,６３,７４…バイアホール群、
１３,３３,４４,５０,９０…裏面電極、１４,８１…エミッタ電極、
１５…空中配線、１６,３０,４０,６４,８０…ＧａＡｓ基板、
１７,１８,１９,２１,６６,６７,６８,７０,９４,９５,９６…レジストパターン、２０,６９…Ｔｉ/Ａｕメタル給電層、
５１…アンチパラレルダイオード、５２…先端短絡スタブ、
５３,７８…先端開放スタブ、５４,７１…第１の伝送線路、
５５,７２…第２の伝送線路、５６…中間周波信号用の伝送線路、
５７…高周波信号用の伝送線路、５８,７５…プローブ用電極、
５９…局発信号用の伝送線路、６１…接地電極パッド、６５…絶縁膜、
７３…ＨＢＴ素子、７３ａ…単体ＨＢＴ素子、７３ｂ…単体ＨＢＴ素子、
７９…先端短絡用の伝送線路、８２…ベース電極、８３…コレクタ電極、
８５…エミッタ配線、８６…ベース配線、８７…コレクタ配線、
８８…素子間バイアホール、８９…素子間バイアホール群、
９２…素子間接地電極、９３…ポリイミドパターン、
１１２…エアブリッジ用レジスト膜、１１３…第１の給電層、
１１４…バイアホール用レジスト膜、１１５…基板、
１１６…バイアホール、１１７…第２の給電層、
１１８…第３のレジスト膜、１１９…エアブリッジ配線、
２００…ＧａＡｓ基板、２０１…第１のＨＢＴ素子、
２０２…第２のＨＢＴ素子、２０３…第３のＨＢＴ素子、
２０４…ＭＩＭキャパシタ、２０５…スパイラルインダクタ、
２０６…抵抗素子、２０７…入力パッド電極、２０８…出力用パッド電極、
２０９ａ〜２０９ｃ…ＨＢＴ素子制御用パッド電極、
２１１…エミッタ電極、２１２…ベース電極、２１３…コレクタ電極、
２１４…長方形バイアホール、２１５…エミッタ配線、
２４２…ベース配線、２４３…コレクタ配線、
２１８…素子間長方形バイアホール、２２０…裏面電極、
２２１…接地電極、２２２…素子間接地電極、
２２３…ポリイミドパターン、２２４,２２５,２２６…レジストパターン、
３００,３０５…開口部、３０１…メッキ金属、Ｗ３００,Ｗ３０５…開口部の幅。
【図１】
2004158865.tif 000003
【図２】
2004158865.tif 000004
【図３】
2004158865.tif 000005
【図４】
2004158865.tif 000006
【図５】
2004158865.tif 000007
【図６】
2004158865.tif 000008
【図７】
2004158865.tif 000009
【図８】
2004158865.tif 000010
【図９】
2004158865.tif 000011
【図１０】
2004158865.tif 000012
【図１１】
2004158865.tif 000013
【図１２】
2004158865.tif 000014
【図１３】
2004158865.tif 000015
【図１４】
2004158865.tif 000016
【図１５】
2004158865.tif 000017
【図１６】
2004158865.tif 000018
【図１７】
2004158865.tif 000019
【図１８】
2004158865.tif 000020
【図１９】
2004158865.tif 000021
【図２０】
2004158865.tif 000022
【図２１】
2004158865.tif 000023
【図２２】
2004158865.tif 000024
【図２３】
2004158865.tif 000025
【図２４】
2004158865.tif 000026
【図２５】
2004158865.tif 000027
【図２６】
2004158865.tif 000028
【図２７】
2004158865.tif 000029
【図２８】
2004158865.tif 000030
【図２９】
2004158865.tif 000031
【図３０】
2004158865.tif 000032
【図３１】
2004158865.tif 000033
【図３２】
2004158865.tif 000034
【図３３】
2004158865.tif 000035
【図３４】
2004158865.tif 000036
【図３５】
2004158865.tif 000037
【図３６】
2004158865.tif 000038
【図３７】
2004158865.tif 000039
【図３８】
2004158865.tif 000040
【図３９】
2004158865.tif 000041
【図４０】
2004158865.tif 000042
【図４１】
2004158865.tif 000043