(57)【要約】【目的】半導体基板に不純物をイオン注入することにより発生する結晶格子欠陥を低減し、特性の良好なトランジスタが形成可能となり、その結果、信頼性の高い半導体装置を実現する。【構成】シリコン基板上に形成されるシリコン窒化膜をマスク膜として不純物のイオン注入を行い、ＭＯＳトランジスタのソース／ドレイン層を形成する。シリコン窒化膜を除去することなくそのまま不純物の活性化のための熱処理を行い、シリコン窒化膜とシリコン基板間に熱処理による応力を発生させる。【選択図】　　　図２
2004128388.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にマスク膜を形成する工程と、
前記マスク膜を通して不純物をイオン注入する工程と、
熱処理を施すことにより前記マスク膜に応力を発生させ、前記シリコン基板に形成された結晶格子欠陥を該応力により消滅させることを特徴とする半導体装置の製造方法。
【請求項２】
前記マスク膜はシリコン窒化膜あるいはシリコン酸窒化膜であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記マスク膜は半導体基板上に直接形成されていることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記熱処理は急速熱処理法であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
半導体基板に形成された結晶格子欠陥上に絶縁膜を形成する工程と、熱処理を施すことにより前記絶縁膜に応力を発生させ、前記シリコン基板に形成された結晶格子欠陥を該応力により消滅させることを特徴とする半導体装置の製造方法。
【請求項６】
前記絶縁膜はシリコン窒化膜あるいはシリコン酸窒化膜であることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜は半導体基板上に直接形成されていることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項８】
前記絶縁膜は堆積膜であることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項９】
前記熱処理は急速熱処理法であることを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、イオン注入法により高濃度拡散層を形成する半導体装置の製造方法において、特に、結晶格子欠陥のない高濃度拡散層を実現する方法に関するものである。
【０００２】
【従来の技術】
従来、半導体装置の製造において、電気的に活性な不純物を導入する技術としてイオン注入法が広く用いられてきている。不純物半導体においては、半導体材料にドーパントとなる不純物を導入する必要があり、その導入方法の一つとしてイオン注入法が用いられている。
【０００３】
イオン注入法においては、例えば、高エネルギーイオンを半導体結晶に注入するため、イオンと結晶格子との衝突によって結晶格子欠陥が生じ、結晶性が壊されてしまう。そのため、結晶等の損傷を低減させるためシリコン酸化膜等のマスク膜を通してイオン注入が行なわれ（特開平５−２１１１６５参照）、さらに、結晶性を回復させるために高温の熱処理が行なわれ、同時に、注入したドーパント不純物原子の電気的活性化が行なわれていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、例えば、シリコン半導体装置におけるト゛ース゛量の多いソース／ドレイン等のイオン注入では、シリコン基板結晶の損傷が大きいため、損傷回復を促進させるためにイオン注入後の熱処理を高温あるいは長時間行う必要がある。しかし、このような熱処理はドーパント不純物を必要以上に拡散させてしまい、微細デバイスにおいては短チャネル効果等の問題が発生してしまう。そのため、何の問題無く、充分な結晶格子欠陥の回復は困難であった。
【０００５】
【課題を解決するための手段】
本発明は、高濃度のイオン注入を、シリコン基板に形成したシリコン窒化膜あるいはシリコン酸窒化膜のマスク膜を介しておこない、マスク膜を除去することなく熱処理を行い、シリコン基板の結晶格子欠陥を低減させるものである。
また、結晶格子欠陥の発生したシリコン基板上にシリコン窒化膜あるいはシリコン酸窒化膜を形成し、これらの膜を形成したまま熱処理をおこなうことによりシリコン基板中の結晶格子欠陥を消滅させるものである。
【０００６】
【発明の実施の形態】
図１乃至図２は、本発明の実施の形態を説明するためのＭＯＳ半導体装置の製造工程の断面図である。シリコン基板１に素子分離領域２を形成し、イオン注入法により閾値制御用のチャネルト゛ープ層３を形成し、ゲート酸化膜４及び多結晶シリコンによりゲート電極５を形成する（図１）。
【０００７】
続いて、ＣＶＤ法により低温で１０ｎｍ程度のシリコン窒化膜６を全面に連続して堆積する。シリコン窒化膜６は、ソース／ドレインとなる領域のシリコン基板上には直接堆積される。そして、ドーズ量１Ｅ１６個ｃｍ−２，加速度６０ＫｅＶの条件でＮ型不純物である砒素（Ａｓ）のイオン注入が行なわれ、自己整合的にソース／ドレイン領域７が形成する。
【０００８】
その後、ＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌ：急速熱処理）法により９００℃、３０秒間の熱処理を行い、ソース／ドレイン層７に注入した砒素元素の活性化が行なわれる。この時マスク膜であるシリコン窒化膜６は除去すること無く熱処理が行なわれる（図２）。本実施の形態であるシリコン窒化膜マスクの場合、シリコン基板表面より１００ｎｍ程度の表面付近の深さにおける結晶転位の面密度は５Ｅ７個ｃｍ−２程度であるが、１０ｎｍ膜厚のシリコン酸化膜マスクを用いた同一イオン注入及び同一熱処理条件にて行った場合、結晶転位の面密度は２．３Ｅ９個ｃｍ−２程度であるので、本実施の形態における欠陥減少の効果は非常に大きいと考えられる。
【０００９】
本実施の形態では、ソース／ドレインのイオン注入をシリコン窒化膜を介して行った後に急速熱処理法により不純物の活性化処理を行っており、シリコン基板上にシリコン窒化膜が形成されているため、シリコン基板とシリコン窒化膜との間にせん断応力が発生する。本実施の形態の条件においては、推定で最高１０００ＭＰａ程度の圧力が加わっていると考えられる。その結果、シリコン基板中に残留し、不動化した結晶格子欠陥が消滅していると考えられる（シリコン窒化膜に応力が発生することは特開平１１−３８６９参照）。
【００１０】
文献（Ｐｈｉｌｏｓｏｐｈｉｃａｌ　Ｍａｇａｚｉｎｅ　Ａ、１９８３、ＶＯＬ４７、Ｎｏ．４、ＰＰ５９９−６２１）によれば、シリコン酸化膜あるいはシリコン窒化膜マスクを用いてイオン注入した場合、ノックオン現象によりシリコン基板に注入される酸素元素あるいは窒素元素はシリコン基板中の結晶転位を不動化させる不純物として働く。
【００１１】
高純度シリコンにおいて、約１Ｅ１８個ｃｍ−３の酸素不純物が固溶している場合、高温熱処理を行っても１０ＭＰａ程度以上の圧力を加えないと結晶転位は移動することはない（特開２０００−１７４０２９、特開平１１−２６３９０も参照）。また、５Ｅ１５個ｃｍ−３程度の窒素不純物が固溶した場合では、５ＭＰａ以上の圧力が加わらないと、たとえ高温下でも結晶転位は移動しない。このように不動化した結晶転位の移動には臨界応力が存在し、不純物濃度が高くなるにつれて臨界応力は大きくなることが知られている。
【００１２】
したがって、非常に大きい圧力を加えないと、不純物により不動化した結晶転位は移動できないと考えられる。上記文献によれば、結晶転位の移動速度νは、応力τと温度Ｔを用いて以下の式で記述される。
2004128388.tif 000003
ここで、ｋはボルツマン定数であり、τ０は１ＭＰａ、ν０は速度定数で１−４Ｅ４ｍ／ｓ、Ｅは活性化エネルギーで２．２−２．３５ｅＶ程度の値である。この式より明らかなように結晶転位の移動速度は応力に比例し、温度と応力の上昇につれて増加することが理解できる。
【００１３】
例えば、臨界応力以上１０ＭＰａの応力が加わっている場合に、８００−８５０℃の熱処理条件では結晶転位は毎秒数μｍの移動速度を持つことが期待される。ノックオンされた酸素元素と窒素元素は低温においてはすぐに欠陥によってゲッタリングされることが確認されていることから、本実施の形態では、熱処理時にシリコン窒化膜から加わった応力が臨界応力以上となり、不動化していた結晶転位が移動しシリコン表面中から消失したものと考えられる。
【００１４】
本実施の形態においては、マスク膜としてシリコン基板上に直接シリコン窒化膜を形成したが、、もちろんシリコン基板に応力を発生させるシリコン酸窒化膜等を用いることもできる。また、既に発生した結晶格子欠陥の存在するシリコン基板上にシリコン窒化膜を形成し、その後熱処理を行うことによってシリコン基板に応力を生じさせ、結晶格子欠陥を減少させることも可能である。
【００１５】
【発明の効果】
本発明では、膜応力の大きい絶縁膜を介して高濃度のイオン注入を行い、その絶縁膜を除去することなく、そのまま熱処理を行う。熱処理時における絶縁膜とシリコン基板間に発生する応力により、不動化した結晶転位等の結晶格子欠陥を移動・消滅させている。そのため、結晶格子欠陥の少ないトランジスタを形成することができ、その結果、信頼性の高い半導体装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を説明するためのＭＯＳトランジスタの製造方法を示す工程図である。
【図２】図１に引き続き、本発明の実施の形態を説明するためのＭＯＳトランジスタの製造方法を示す工程図である。
【符号の説明】
１　　　シリコン基板
２　　　素子分離領域
３　　　チャンネルドープ層
４　　　ゲート酸化膜
５　　　ゲート電極
６　　　シリコン窒化膜
７　　　ソース／ソレイン領域
【図１】
2004128388.tif 000004
【図２】
2004128388.tif 000005
【手続補正書】
【提出日】平成15年12月26日(2003.12.26)
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコン基板上にゲート酸化膜を介してゲート電極を形成する工程と、　
前記ゲート電極の表面を覆うように前記シリコン基板上にシリコン窒化膜を形成する工程と、
前記シリコン基板に前記シリコン窒化膜を通して不純物をイオン注入して不純物層を形成する工程と、
前記シリコン窒化膜が形成された前記シリコン基板に、急速熱処理法による熱処理を施して前記不純物層を活性化させる工程とを有することを特徴とするＭＯＳトランジスタの製造方法。
【請求項２】
前記シリコン窒化膜は前記シリコン基板上に直接形成されていることを特徴とする請求項１記載のＭＯＳトランジスタの製造方法。
【請求項３】
シリコン基板上にゲート酸化膜を介してゲート電極を形成する工程と、　
前記ゲート電極の表面を覆うように前記シリコン基板上にシリコン酸窒化膜を形成する工程と、
前記シリコン基板に前記シリコン酸窒化膜を通して不純物をイオン注入して不純物層を形成する工程と、
前記シリコン酸窒化膜が形成された前記シリコン基板に、急速熱処理法による熱処理を施して前記不純物層を活性化させる工程とを有することを特徴とするＭＯＳトランジスタの製造方法。
【請求項４】
前記シリコン酸窒化膜は前記シリコン基板上に直接形成されていることを特徴とする請求項３記載のＭＯＳトランジスタの製造方法。