(57)【要約】【課題】高品位なゲート絶縁膜を形成することにより電界効果トランジスタの信頼性を高めることができる半導体装置の製造方法を提供すること。【解決手段】ＳＯＩ基板（半導体基板）４の上に高誘電率絶縁膜８を形成する工程と、高誘電率絶縁膜８の上に導電膜１２を形成する工程と、導電膜１２をパターニングしてゲート電極１２ａにする工程と、ゲート電極１２ａの下の該絶縁膜８を高誘電率ゲート絶縁膜８ａとして残す工程と、ＳＯＩ基板４の表層に不純物拡散領域１４ａ、１４ｂを形成する工程と、ＳＯＩ基板４を熱処理することにより不純物拡散領域１４ａ、１４ｂ内の不純物を活性化し、不純物拡散層１４ａ、１４ｂを電界効果型トランジスタのソース・ドレイン領域にする工程と、を有し、上記熱処理の前に、強さ又は方向が時間的に変化する電界に高誘電率絶縁膜８を曝す工程を備えたことを特徴とする半導体装置の製造方法による。【選択図】図１
2004327671.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上に導電膜を形成する工程と、
前記導電膜をパターニングしてゲート電極にする工程と、
前記絶縁膜をパターニングすることにより、前記ゲート電極の下の該絶縁膜をゲート絶縁膜として残す工程と、
前記ゲート電極の側方の前記半導体基板の表層に不純物拡散領域を形成する工程と、
前記半導体基板を熱処理することにより前記不純物拡散領域内の不純物を活性化し、前記不純物拡散領域を電界効果型トランジスタのソース・ドレイン領域にする工程と、
を有し、
前記熱処理を行う前に、強さ又は方向が時間的に変化する電界に前記絶縁膜を曝す工程を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
強さ又は方向が時間的に変化する電界中において半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上に導電膜を形成する工程と、
前記導電膜をパターニングしてゲート電極にする工程と、
前記絶縁膜をパターニングすることにより、前記ゲート電極の下の該絶縁膜をゲート絶縁膜として残す工程と、
前記ゲート電極の側方の前記半導体基板の表層に不純物拡散領域を形成する工程と、
前記半導体基板を熱処理して前記不純物拡散領域内の不純物を活性化し、前記不純物拡散領域を電界効果型トランジスタのソース・ドレイン領域にする工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項３】
前記絶縁膜を形成する工程は、下部電極とメッシュ状の上部電極との間に前記半導体基板を置き、前記下部電極と上部電極との間に交流電圧が印加された状態で、反応ガスを前記上部電極のメッシュを通して前記半導体基板上に導くことにより行われることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記絶縁膜として、構成原子がイオン結合によって結合した膜を形成することを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記絶縁膜として、シリコン酸化膜よりも誘電率が高い膜を形成することを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳細には、高品位なゲート絶縁膜を形成することにより電界効果トランジスタの信頼性を高めることができる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路は微細化の一途を辿っており、これに伴って、シリコン基板上に作製されるＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｉｌｉｃｏｎ）電界効果型トランジスタの微細化が要求されている。ＭＯＳトランジスタは、ゲート絶縁膜としてシリコン酸化膜を使用するのが一般的であるが、微細化が進んでゲート絶縁膜の厚さが数ｎｍ以下にまで薄くなると、トンネル電流によってゲート電極から基板へのリーク電流が増大するといった問題を引き起こす。
【０００３】
そこで、ゲート絶縁膜を薄くせずにＭＯＳトランジスタを微細化できるデバイスとして、シリコン酸化膜よりも誘電率の高い膜をゲート絶縁膜に用いるトランジスタが注目されている。以下、このようなゲート絶縁膜のことを高誘電率ゲート絶縁膜と言うことにする。
【０００４】
このような高誘電率ゲート絶縁膜として種々の膜が候補に挙がっており、その一例として、ＨｆＯ２やＺｒＯ２、或いはこれらのシリケート化材料やアルミネート化材料よりなる膜が特願２００２−１１７５３２に記載されている。
【０００５】
【発明が解決しようとする課題】
高誘電率ゲート絶縁膜の品質は、ＭＯＳトランジスタの信頼性を大きく左右するので、なるべく高品位な高誘電率ゲート絶縁膜を成膜することができる半導体装置の製造方法が望まれている。
【０００６】
本発明は係る従来例の問題点に鑑みて創作されたものであり、高品位なゲート絶縁膜を形成することにより電界効果トランジスタの信頼性を高めることができる半導体装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の第１の観点によれば、半導体基板の上に絶縁膜を形成する工程と、前記絶縁膜の上に導電膜を形成する工程と、前記導電膜をパターニングしてゲート電極にする工程と、前記絶縁膜をパターニングすることにより、前記ゲート電極の下の該絶縁膜をゲート絶縁膜として残す工程と、前記ゲート電極の側方の前記半導体基板の表層に不純物拡散領域を形成する工程と、前記半導体基板を熱処理することにより前記不純物拡散領域内の不純物を活性化し、前記不純物拡散領域を電界効果型トランジスタのソース・ドレイン領域にする工程と、を有し、前記熱処理を行う前に、強さ又は方向が時間的に変化する電界に前記絶縁膜を曝す工程を備えた半導体装置の製造方法が提供される。
【０００８】
本発明によれば、絶縁膜を形成した後、強さ又は方向が時間的に変化する電界にその絶縁膜を曝すので、絶縁膜を構成するイオンの動きが電界によって撹乱され、イオン同士が結合して結晶核になるのが防止される。その結果、不純物拡散領域内の不純物を活性化するための高温の熱処理をしても、結晶核を種にした大きな結晶粒が絶縁膜中に形成され難くなるので、結晶粒の粒界に沿う電流パスが絶縁膜に形成されず、絶縁膜のリーク電流が低減され、その絶縁膜をゲート絶縁膜に使用する電界効果トランジスタの信頼性が向上する。
【０００９】
また、本発明の別の観点によれば、強さ又は方向が時間的に変化する電界中において半導体基板の上に絶縁膜を形成する工程と、前記絶縁膜の上に導電膜を形成する工程と、前記導電膜をパターニングしてゲート電極にする工程と、前記絶縁膜をパターニングすることにより、前記ゲート電極の下の該絶縁膜をゲート絶縁膜として残す工程と、前記ゲート電極の側方の前記半導体基板の表層に不純物拡散領域を形成する工程と、前記半導体基板を熱処理して前記不純物拡散領域内の不純物を活性化し、前記不純物拡散領域を電界効果型トランジスタのソース・ドレイン領域にする工程と、を有する半導体装置の製造方法が提供される。
【００１０】
本発明によれば、絶縁膜を構成するイオンが膜中で動き易い状態にある成膜時に絶縁膜を電界に曝すので、絶縁膜を成膜した後にそれを電界に曝す場合よりも、イオン同士が互いに結合し難くなり、結晶核の生成がより低減される。その結果、ゲート絶縁膜のリーク電流が一層小さくなり、電界効果型トランジスタの信頼性を更に高めることができる。
【００１１】
なお、このような利点は、構成原子がイオン結合によって結合した膜を上記絶縁膜として形成する場合に特に得られ易い。
【００１２】
更に、基板としてＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を使用すると、不純物拡散領域内の不純物が印加した電界によって移動しても、ＳＯＩ基板の埋め込み絶縁膜によりその不純物の移動が基板内に深く達するのが防がれるので、不純物分布が設計値から大きく外れることが無く、ＳＯＩ基板を用いない場合よりもトランジスタの歩留まりが向上すると期待できる。
【００１３】
【発明の実施の形態】
本発明の実施の形態の説明に先立ち、基礎となる事項について検討する。
【００１４】
まず、高誘電率ゲート絶縁膜を使用するＭＯＳトランジスタでは、その高誘電率ゲート絶縁膜の膜中に大きな結晶粒が形成されていたり相分離が生じていたりすると、結晶粒の粒界に沿って電流パスが形成されてゲート電極−基板間のリーク電流が増大し、ＭＯＳトランジスタの信頼性が低下する恐れがある。そのため、この種のＭＯＳトランジスタの信頼性を向上させるには、高誘電率ゲート絶縁膜の結晶粒を小さくするか、或いは結晶粒を全く成長させないことが必要となる。
【００１５】
この結晶粒は、高誘電率ゲート絶縁膜の成膜時に形成されるのではなく、成膜時の組成密度分布のゆらぎや原子拡散によって膜中に生成される結晶核を種にして、その後に行われる高温の熱処理の際に形成されると予想される。このような高温の熱処理としては、例えば、ソース・ドレイン領域の不純物を活性化させるために行われる基板温度が約１０００℃程度の熱処理がある。
【００１６】
よって、この結晶粒を成長させないためには、結晶粒の種となる結晶核を高誘電率ゲート絶縁膜中に形成しないことが有効である。
【００１７】
このような考察に基づき、本願発明者は、以下に説明するような本発明に想到した。
【００１８】
（第１実施形態）
図１〜図４は、本発明の第１の実施の形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００１９】
最初に、図１（ａ）に示す断面構造を得るまでの工程について説明する。
【００２０】
まず、単結晶シリコンよりなる支持ウエハ１上に二酸化シリコンよりなる埋め込み絶縁膜２と単結晶シリコンよりなるシリコン層３とを順に積層してなるＳＯＩ基板４にＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）用のトレンチ５を形成し、そのトレンチ５内に二酸化シリコンを素子分離絶縁膜６として埋め込む。なお、ＳＯＩ基板４の作製方法は限定されず、また埋め込み絶縁膜２とシリコン層３とを合わせた厚さは約４μｍ程度である。更に、ＳＴＩに代えて、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法により形成されたシリコン酸化膜を素子分離絶縁膜６としてもよい。
【００２１】
このＳＯＩ基板４は、通常は大気中で取り扱われるため、大気によってその表面が自然に酸化し、厚さが０．５ｎｍ程度と極めて薄い極薄シリコン酸化膜７が意図せずともシリコン層３の表面に形成される。
【００２２】
次に、図１（ｂ）に示すように、後でゲート絶縁膜形状にパターニングされる高誘電率絶縁膜８として、比誘電率が１５〜２５とシリコン酸化膜よりも高いハフニウム・アルミネート（Ｈｆ−Ａｌ−Ｏ）膜を極薄シリコン酸化膜７上にＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により厚さ約３ｎｍに形成する。
【００２３】
そのＭＯＣＶＤ法では、Ｈｆの液体ソースとしてＨｆ（Ｎ（ＣＨ３）２）４が使用され、これを窒素ガスでバブリングして気化し、気化後のＨｆ（Ｎ（ＣＨ３）２）４と窒素ガスとの混合ガスがマスフローメータ（不図示）によって３００ｓｃｃｍに流量調整されてリアクタ（不図示）内に供給される。また、Ａｌの液体ソースとしてはＡｌ（ｔ−Ｃ４Ｈ９）３が使用され、これも窒素のバブリングによって気化されて、気化後のＡｌ（ｔ−Ｃ４Ｈ９）３と窒素ガスとの混合ガスが３０ｓｃｃｍの流量でリアクタ内に供給される。リアクタ内には、この他に、上記の各液体ソース用のキャリアガスとして１６０ｃｃｍの窒素ガスが供給されると共に、液体ソースを酸化するための酸素ガスが１０ｓｃｃｍの流量で供給される。また、高誘電率絶縁膜８の成膜時には、支持ウエハ１は約５００℃に保持される。
【００２４】
このようなハフニウム・アルミネートよりなる高誘電率絶縁膜８を形成しても、その下に極薄シリコン酸化膜７が形成されているので、高誘電率絶縁膜８中のアルミニウムがシリコン層３中のシリコンと反応するのを防止できる。そのため、トランジスタのチャネル領域となるシリコン層３の結晶性が劣化することが無く、トランジスタの特性が劣化する危険性を低減することができる。
【００２５】
その後に、この高誘電率絶縁膜８の膜質を改善するために、窒素ガスによる熱処理を行う。その熱処理の条件として、基板温度８００℃、処理時間３０秒のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）採用する。
【００２６】
次いで、図１（ｃ）に示すように、減圧窒素雰囲気中において、銅よりなる下部電極９上にＳＯＩ基板４を載置し、下部電極９に対向する銅よりなる上部電極１１を高誘電率絶縁膜８の上方約１０μｍの高さに置く。
【００２７】
そして、５〜２０ナノ秒の周期、好ましくは１０ナノ秒の周期の交流電圧を交流電源１０で発生させてそれを上下の電極９、１０に印加することにより、ＳＯＩ基板４の法線方向に沿って向きが周期的に反転する電界を生成し、高誘電率絶縁膜８をその電界に例えば２〜２０秒、好ましくは１０秒間曝す。その交流電圧の電圧値は特に限定されないが、例えば１００００〜２００００Ｖ、好ましくは１６０００Ｖとする。
【００２８】
次に、図２（ａ）に示す断面構造を得るまでの工程について説明する。
【００２９】
まず、シラン（ＳｉＨ４）を反応ガスとして使用する減圧ＣＶＤ法により導電膜１２として多結晶シリコン膜を厚さ１５０ｎｍ程度に高誘電率絶縁膜８上に形成する。そして、この導電膜１２上にフォトレジストを塗布し、それを露光、現像することにより、ゲート電極形状のレジストパターン１３とする。
【００３０】
続いて、このレジストパターン１３をエッチングマスクとして使用し、ＨＢｒとＨｅとの混合ガスをエッチングガスとして使用するプラズマエッチングにより導電膜１２を２９０ｍＴｏｒｒの圧力下でエッチングして、レジストパターン１３の下に残った導電膜１２をゲート電極１２ａとして使用する。
【００３１】
次いで、このゲート電極１２ａをエッチングマスクにしながら弗化水素溶液で高誘電率絶縁膜８と極薄シリコン酸化膜７とをエッチングし、その高誘電率絶縁膜８をゲート電極１２ａの下に高誘電率ゲート絶縁膜８ａとして残す。
【００３２】
その後、レジストパターン１３を除去し、ゲート電極１２ａをマスクに使用してボロンをシリコン層３の表層部分にイオン注入することにより、ゲート電極１２ａの両側方のシリコン層３に第１、第２不純物拡散領域１４ａ、１４ｂを形成する。このイオン注入の際、ゲート電極１２ａにもボロンがイオン注入されるので、多結晶シリコンよりなるゲート電極１２ａが低抵抗化されることになる。
【００３３】
次に、図２（ｂ）に示す断面構造を得るまでの工程について説明する。
【００３４】
まず、プラズマＣＶＤ法により窒化シリコン（ＳｉＮｘ）膜を全面に約１００ｎｍの厚さに形成した後、ＣＨＦ２とＯ２との混合ガスをエッチングガスとするプラズマエッチングによってその窒化シリコン膜をエッチバックし、ゲート電極１２ａの側面に絶縁性サイドウォール１５として残す。
【００３５】
続いて、この絶縁性サイドウォール１５とゲート電極１２ａとをマスクにしてシリコン層３に再度ボロンをイオン注入し、第１、第２不純物拡散領域１４ａ、１４ｂをＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造にする。
【００３６】
その後に、図２（ｃ）に示すように、第１、第２不純物拡散領域１４ａ、１４ｂ内のボロンを活性化させるために、窒素の常温雰囲気中で熱処理を行う。その熱処理としては、例えば図５に示す熱履歴のＲＴＡが採用され、基板温度の最高温度Ｔｍａｘを１０２５〜１０６０℃、好ましくは１０５０℃とし、最高温度の保持時間ｔを例えば１秒に設定すると共に、昇温速度を例えば５００℃／秒とする。
【００３７】
次に、図３（ａ）に示す断面構造を得るまでの工程について説明する。
【００３８】
まず、スパッタ法によりチタン膜を全面に厚さ約３０ｎｍに形成し、そのチタン膜を窒素雰囲気中で温度約７００℃に加熱することにより、第１、第２不純物拡散領域１４ａ、１４ｂとゲート電極１２ａのそれぞれの表層においてチタンとシリコンとを反応させる。これにより、チタンシリサイドよりなる第１、第２シリサイド層１６ａ、１６ｂが第１、第２不純物拡散領域１４ａ、１４ｂの表層に形成されると共に、ゲート電極１２ａがポリサイド構造となる。その後、未反応のチタンをウエットエッチングにより除去する。
【００３９】
なお、チタンに代えて、コバルト等の高融点金属をスパッタすることにより第１、第２シリサイド層１６ａ、１６ｂを形成してもよい。
【００４０】
ここまでの工程により、高誘電率ゲート絶縁膜８ａを備えたＭＯＳ電界効果型トランジスタＴの基本構造が完成したことになる。
【００４１】
この後は、そのトランジスタＴのソース・ドレイン領域として機能する第１、第２不純物拡散領域１４ａ、１４ｂから配線を引き出す工程に移る。
【００４２】
その工程では、まず、図３（ｂ）に示すように、カバー絶縁膜１７として酸窒化シリコン（ＳｉＯＮ）膜をプラズマＣＶＤ法により２００ｎｍの厚さに形成する。更に、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙ  ｓｉｌａｎｅ）ガスを用いるプラズマＣＶＤ法により、層間絶縁膜１８としてシリコン酸化膜をカバー絶縁膜１７の上に約６００ｎｍの厚さに形成する。その後に、層間絶縁膜１８を化学機械研磨（ＣＭＰ：  Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により研磨してその表面を平坦化する。
【００４３】
次に、図４に示すように、フォトリソグラフィ工程とそれに続くエッチング工程により、第１、第２シリサイド層１６ａ、１６ｂに至る深さの第１、第２コンタクトホール１８ａ、１８ｂを層間絶縁膜１８とカバー絶縁膜１７とに形成する。
【００４４】
続いて、第１、第２コンタクトホール１８ａ、１８ｂの内面と、層間絶縁膜１８の上面とに、チタン膜と窒化チタン膜をスパッタ法により順に形成し、これらをグルー膜とする。その後、六弗化タングステンガスを使用するＣＶＤ法により、第１、第２コンタクトホール１８ａ、１８ｂを埋める厚さのタングステン膜をこのグルー膜上に形成する。そして、タングステン膜とグルー膜とをＣＭＰ法により研磨することによりそれらを層間絶縁膜１８の上面上から除去すると共に、第１、第２コンタクトホール１８ａ、１８ｂ内に残ったタングステン膜とグルー膜とを第１、第２導電性プラグ１９ａ、１９ｂとする。
【００４５】
続いて、第１、第２導電性プラグ１９ａ、１９ｂ上と層間絶縁膜１８の上面上とにアルミニウム膜をスパッタ法により形成した後、そのアルミニウム膜をパターニングして第１、第２金属配線２０ａ、２０ｂとする。その第１、第２金属配線２０ａ、２０ｂは、第１導電性プラグ１９ａ、１９ｂと第１、第２シリサイド層１６ａ、１６ｂを介して、それぞれ第１、第２不純物拡散領域１４ａ、１４ｂと電気的に接続される。
【００４６】
上記した実施形態によれば、イオン的結合の強い物質であるハフニウム・アルミネートにより高誘電率絶縁膜８を構成し、図１（ｃ）に示したように、向きが時間的に変化する電界にその高誘電率絶縁膜８を曝す。ハフニウム・アルミネート中のハフニウムは陽イオンとして機能し、アルミニウムは陰イオンとして機能するので、このように電界を印加すると、アルミニウムイオンとハフニウムイオンとが互いに逆の方向に移動する。しかも、その電界の方向を時間的に変化させているので、アルミニウムイオンとハフニウムイオンのそれぞれの運動が高誘電率絶縁膜８内において無秩序に撹乱され、アルミニウムイオンとハフニウムイオンとが互いに結合してハフニウム・アルミネートの結晶核となるの防ぐことができる。
【００４７】
その結果、図２（ｃ）に示したような、不純物拡散領域１４ａ、１４ｂ内のボロンを活性化させるために行われる高温の熱処理を行う前には、高誘電率絶縁膜８内に結晶核が殆ど形成されていないので、上記の熱処理の際に、結晶核を種にして結晶粒が大きく成長することがない。これにより、大きな結晶粒が存在しない高品位なゲート絶縁膜８ａを形成することができ、そのゲート絶縁膜８ａにおいて結晶粒の界面を電流パスとするリーク電流を低減することが可能となるので、ＭＯＳトランジスタＴの信頼性を向上させることができる。
【００４８】
更に、このように電界を印加しても、高誘電率絶縁膜８以外の膜、例えば極薄シリコン酸化膜７やシリコン層３等は、既に結晶化しており、しかもその結晶は共有結合的な性格が強いので、構成原子が反対方向に移動したり、その移動がかき乱されることはない。そのため、高誘電率絶縁膜８以外の膜の結晶性に悪影響を及ぼすこと無しに、原子の撹乱を高誘電率絶縁膜８内においてのみ選択的に行うことができる。
【００４９】
また、基板としてＳＯＩ基板４を使用するので、第１、第２不純物拡散領域１４ａ、１４ｂ内の不純物が電界によって膜厚方向に移動しても、埋め込み絶縁膜２によって不純物の動きが阻止されるので、電界によって不純物がＳＯＩ基板に深く拡散するのを防ぐことができる。その結果、不純物分布の変動によってトランジスタＴの電気的な特性が設計値から大きく外れることが無く、半導体装置の最終的な歩留まりが向上されると期待できる。
【００５０】
ところで、イオンの動きを電界によって撹乱するには、その電界の強さをある値以上にする必要があると推測される。本願発明者は、どの程度の強さの電界を与えれば高誘電率絶縁膜８中のイオンが動き出すのかをシミュレーションにより算出した。その結果を図６と図７に示す。
【００５１】
図６は、高誘電率絶縁膜８としてＨｆＯ２膜を形成し、このＨｆＯ２膜の結晶構造がアモルファスであると仮定した場合に、電界の強さと膜中のイオン（酸素イオン、ハフニウムイオン）の速さとの関係をシュミレーションして得られたグラフである。
【００５２】
これに対し、図７は、上記のＨｆＯ２膜が結晶化していると仮定した場合に、図６と同じことをシュミレーションして得られたグラフである。
【００５３】
図６と図７のいずれの場合であっても、電界の強さが１×１０９Ｖ／ｍ以下のときはイオンの動きが鈍い。
【００５４】
また、図７より明らかなように、電界の強さが１．５×１０９Ｖ／ｍ以上となると、イオンの動きが急激に速くなる。
【００５５】
従って、高誘電率絶縁膜８においてイオンの撹乱を確実に行うには、１．５×１０９Ｖ／ｍ以上の強さの電界を印加すればよいことが理解できる。
【００５６】
一方、印加する電界の強さがあまりに大きすぎ、且つ、電界の反転周期が長すぎると、強い電界によってイオンが長時間加速されるので、高誘電率絶縁膜８においてイオンが大きな運動量で動き、シリコン層３の界面を荒らしてしまう恐れがある。
【００５７】
よって、電界の強さと電解の反転周期には上限が存在し、それぞれ３×１０９Ｖ／ｍ以下、２０ナノ秒以下とするのが好ましい。
【００５８】
（第２実施形態）
第１実施形態では、高誘電率絶縁膜８を成膜した後に、高誘電率絶縁膜８に対して交流電界を印加した。これに対し、本実施形態では、交流電界を印加しながら高誘電率絶縁膜８を成膜する点で第１実施形態と相違する。これ以外は第１実施形態と同様であり、第１実施形態で既に説明した工程については以下では省略する。
【００５９】
まず、図１（ａ）で説明した工程を行った後、図８に示すＭＯＣＶＤ装置のリアクタ２１内にＳＯＩ基板４を入れ、ヒータ（不図示）によって予め５００℃程度に加熱された下部電極２２上にＳＯＩ基板４を載置し、基板温度を約５００℃に安定させる。
【００６０】
なお、ＳＯＩ基板４の上方約１０μｍの高さには、下部電極２２に対向する上部電極２３が配置されるが、その上部電極２３は、直径が約１μｍの銅細線をメッシュ状に編んでなり、ガスの流れを妨げない程度、例えば５×５μｍ程度の網目を有する。
【００６１】
続いて、第１実施形態で説明した混合ガスをシャワーヘッド２５に導入し、メッシュ状の上部電極２３を通してその混合ガスをＳＯＩ基板４上に一様に分散させ、ＳＯＩ基板４上でハフニウム・アルミネート膜の成長を開始する。
【００６２】
その後、このアルミニウム・アルミネート膜が所定の膜厚、例えば１μｍ形成されたところで、交流電源２４により下部電極２２と上部電極２３との間に交流電圧を印加し、各電極２２、２３間に交流電界を発生させる。第１実施形態と同様に、印加する交流電圧の電圧値は例えば１００００〜２００００Ｖ、好ましくは１６０００Ｖとし、また、その周期は、５〜２０ナノ秒、好ましくは１０ナノ秒とする。
【００６３】
そして、この状態を所定時間保持することにより、アルミニウム・アルミネート膜を例えば３ｎｍの厚さに形成し、それを図９に示す高誘電率絶縁膜８とする。
【００６４】
この後は、既述の図２〜図４の工程を行い、ＭＯＳトランジスタＴを完成させる。
【００６５】
上記した本実施形態によれば、交流電界を印加しながら高誘電率絶縁膜８を成膜するようにした。高誘電率絶縁膜８を構成するアルミニウムイオンやハフニウムイオンは、成膜後よりも成膜中に膜内を動き易いので、上記のように成膜中に交流電界を印加することにより、アルミニウムイオンとハフニウムイオンとが膜中を無秩序に動き回ってより一層結合し難くなり、第１実施形態と比較して結晶粒の種となるべき結晶核が更に形成され難くなる。その結果、第１実施形態よりも更にリーク電流が低減された高誘電率ゲート絶縁膜８ａを得ることが可能となり、ＭＯＳトランジスタＴの信頼性をより一層高めることができる。
【００６６】
以上、本発明の実施の形態について詳細に説明したが、本発明は上記実施形態に限定されない。例えば、上記ではＭＯＣＶＤ法で高誘電率絶縁膜８を成膜したが、スパッタ法により高誘電率絶縁膜８を成膜しても上記と同様の利点を得ることができる。
【００６７】
更に、上記の高誘電率絶縁膜８はハフニウム・アルミネート膜に限定されず、ＨｆＯ２やＺｒＯ２、或いはこれらのシリケート化材料やアルミネート化材料で高誘電率絶縁膜８を構成してよい。
【００６８】
また、上記では、ＳＯＩ基板４の法線方向に沿って振動する交流電界を生成したが、強さ又は向きが時間的に変化する電界であれば印加する電界は特に限定されない。
【００６９】
基板もＳＯＩ基板に限定されず、シリコン単結晶よりなる基板や、表面にエピタキシャル層が形成されたエピタキシャル基板を使用してもよい。
【００７０】
以下に、本発明の特徴を付記する。
【００７１】
（付記１）  半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上に導電膜を形成する工程と、
前記導電膜をパターニングしてゲート電極にする工程と、
前記絶縁膜をパターニングすることにより、前記ゲート電極の下の該絶縁膜をゲート絶縁膜として残す工程と、
前記ゲート電極の側方の前記半導体基板の表層に不純物拡散領域を形成する工程と、
前記半導体基板を熱処理することにより前記不純物拡散領域内の不純物を活性化し、前記不純物拡散領域を電界効果型トランジスタのソース・ドレイン領域にする工程と、
を有し、
前記熱処理を行う前に、強さ又は方向が時間的に変化する電界に前記絶縁膜を曝す工程を備えたことを特徴とする半導体装置の製造方法。
【００７２】
（付記２）  前記絶縁膜における前記電界の強さは、１．５×１０９Ｖ／ｍ以上３×１０９Ｖ／ｍ以下であることを特徴とする付記１に記載の半導体装置の製造方法。
【００７３】
（付記３）  前記絶縁膜を前記電界に曝す工程は、対向する二つの電極間に前記半導体基板を置き、前記二つの電極間に交流電圧を印加して行われることを特徴とする付記１又は付記２に記載の半導体装置の製造方法。
【００７４】
（付記４）  前記交流電圧の周期は５ナノ秒以上２０ナノ秒以下であることを特徴とする付記３に記載の半導体装置の製造方法。
【００７５】
（付記５）  強さ又は方向が時間的に変化する電界中において半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上に導電膜を形成する工程と、
前記導電膜をパターニングしてゲート電極にする工程と、
前記絶縁膜をパターニングすることにより、前記ゲート電極の下の該絶縁膜をゲート絶縁膜として残す工程と、
前記ゲート電極の側方の前記半導体基板の表層に不純物拡散領域を形成する工程と、
前記半導体基板を熱処理して前記不純物拡散領域内の不純物を活性化し、前記不純物拡散領域を電界効果型トランジスタのソース・ドレイン領域にする工程と、
を有することを特徴とする半導体装置の製造方法。
【００７６】
（付記６）  前記絶縁膜を形成する工程は、下部電極とメッシュ状の上部電極との間に前記半導体基板を置き、前記下部電極と上部電極との間に交流電圧が印加された状態で、反応ガスを前記上部電極のメッシュを通して前記半導体基板上に導くことにより行われることを特徴とする付記５に記載の半導体装置の製造方法。
【００７７】
（付記７）  前記絶縁膜は、ＭＯＣＶＤ法又はスパッタ法により形成されることを特徴とする付記１乃至付記６のいずれかに記載の半導体装置の製造方法。
【００７８】
（付記８）  前記電界の方向は、前記半導体基板の法線方向に等しいことを特徴とする付記１乃至付記７のいずれかに記載の半導体装置の製造方法。
【００７９】
（付記９）  前記絶縁膜として、構成原子がイオン結合によって結合した膜を形成することを特徴とする付記１乃至付記８のいずれかに記載の半導体装置の製造方法。
【００８０】
（付記１０）  前記絶縁膜として、シリコン酸化膜よりも誘電率が高い膜を形成することを特徴とする付記１乃至付記９のいずれかに記載の半導体装置の製造方法。
【００８１】
（付記１１）  前記絶縁膜として、ＨｆＯ２、ＺｒＯ２、又は、これらのシリケート化材料又はアルミネート化材料からなる膜を形成することを特徴とする付記１０に記載の半導体装置の製造方法。
【００８２】
（付記１２）  前記半導体基板を熱処理する際の基板温度は１０２５℃〜１０６０℃であることを特徴とする付記１乃至付記１１のいずれかに記載の半導体装置の製造方法。
【００８３】
（付記１３）  前記半導体基板として、表面に自然酸化膜が形成された基板を使用することを特徴とする付記１乃至付記１２のいずれかに記載の半導体装置の製造方法。
【００８４】
（付記１４）  前記半導体基板としてＳＯＩ基板を使用することを特徴とする付記１乃至付記１３のいずれかに記載の半導体装置の製造方法。
【００８５】
【発明の効果】
以上説明したように、本発明によれば、向きや強さが時間的に変化する電界に絶縁膜を曝すので、絶縁膜の膜中に結晶核が形成され難くなり、不純物を活性化させるために行われる熱処理の際に大きな結晶粒が絶縁膜に形成されない。これにより、絶縁膜のリーク電流が低減され、その絶縁膜をゲート絶縁膜とする電界効果トランジスタの信頼性が向上する。
【００８６】
また、このように絶縁膜の形成後にそれを電界に曝すのではなく、向きや強さが時間的に変化する電界中において絶縁膜を形成することにより、上記の結晶核が絶縁膜の膜中により一層形成され難くなり、大きな結晶粒がゲート絶縁膜中に形成されないので、電界効果トランジスタの信頼性を更に向上させることができる。
【００８７】
これらの利点は、構成原子がイオン結合によって結合した膜を上記絶縁膜として形成する場合に特に得易い
また、基板としてＳＯＩ基板を使用すると、上記のように電界を印加しても、ＳＯＩ基板の埋め込み絶縁膜によって不純物の深さ方向の移動が阻止されるので、不純物分布が設計値から大きく外れるのを防ぐことができる。
【図面の簡単な説明】
【図１】図１（ａ）〜（ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を工程順に示す断面図（その１）である。
【図２】図２（ａ）〜（ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を工程順に示す断面図（その２）である。
【図３】図３（ａ）、（ｂ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を工程順に示す断面図（その３）である。
【図４】図４は、本発明の第１の実施の形態に係る半導体装置の製造方法を工程順に示す断面図（その４）である。
【図５】図５は、本発明の各実施形態において、不純物拡散領域内の不純物を活性化させるために行われるＲＴＡの熱履歴を示すグラフである。
【図６】図６は、ＨｆＯ２よりなる高誘電率絶縁膜の結晶構造がアモルファスであると仮定した場合における、電界の強さと絶縁膜中のイオンの速度との関係をシュミレーションして得られたグラフである。
【図７】図６は、本発明の各実施形態において、ＨｆＯ２よりなる高誘電率絶縁膜が結晶化していると仮定した場合における、電界の強さと絶縁膜中のイオンの速度との関係をシュミレーションして得られたグラフである。
【図８】図８は、本発明の第２の実施の形態で使用されるＭＯＣＶＤ装置のリアクタの断面図である。
【図９】図９は、本発明の第２の実施の形態に係る半導体装置の製造方法について示す断面図である。
【符号の説明】
１…支持ウエハ、２…埋め込み絶縁膜、３…シリコン層、４…ＳＯＩ基板、５…トレンチ、６…素子分離絶縁膜、７…極薄シリコン酸化膜、８…高誘電率絶縁膜、８ａ…高誘電率ゲート絶縁膜、９、２２…下部電極、１０、２４…交流電源、１１、２３…上部電極、１２…導電膜、１２ａ…ゲート電極、１３…レジストパターン、１４ａ、１４ｂ…第１、第２不純物拡散領域、１５…絶縁性サイドウォール、１６ａ、１６ｂ…第１、第２シリサイド層、１７…カバー絶縁膜、１８…層間絶縁膜、１８ａ、１８ｂ…第１、第２コンタクトホール、１９ａ、１９ｂ…第１、第２導電性プラグ、２０ａ、２０ｂ…第１、第２金属配線、２１…リアクタ、２５…シャワーヘッド。
【図１】
2004327671.tif 000003
【図２】
2004327671.tif 000004
【図３】
2004327671.tif 000005
【図４】
2004327671.tif 000006
【図５】
2004327671.tif 000007
【図６】
2004327671.tif 000008
【図７】
2004327671.tif 000009
【図８】
2004327671.tif 000010
【図９】
2004327671.tif 000011