(57)【要約】【課題】セットトップボックスに搭載されるフラッシュメモリのコストダウンをする。【解決手段】ＣＰＵ部とケーブルモデム部とフラッシュメモリに接続されるセレクタを有し、ＣＰＵ部はフラッシュメモリをＣＰＵ部かケーブルモデム部のいずれかに選択接続されるようにセレクタを制御し、ケーブルモデム部はＣＰＵ部にフラッシュメモリへのデータ送受信を通知することにより、フラッシュメモリが一つで動作可能となるのでコストダウンが可能となる。【選択図】  図１
2004328021.tif 000002
【特許請求の範囲】
【請求項１】
ＣＡＴＶシステムの映像受信とデータ通信とを行う双方向通信用セットトップボックスであって、
同軸ケーブルから入力される下り信号を分離して出力し同軸ケーブルへ出力する上り信号を入力して前記同軸ケーブルに出力するダイプレクサと、
前記ダイプレクサが出力する下り信号を入力し第１の分配下り信号と第２の分配下り信号を電力分配して出力する分配器と、
前記分配器が出力する第１の分配下り信号から希望する映像信号を選局して選局信号を出力する映像受信用チューナと、
前記映像受信用チューナが出力する選局信号から映像信号を再生する映像信号処理部と、
前記分配器が出力する第２の分配下り信号から希望する受信データ信号を選局して受信データ信号を出力するデータ受信用チューナと、
前記データ受信用チューナが出力する受信データ信号から受信データを再生し、また送信データの処理を行い前記ダイプレクサへ上り信号を出力するケーブルモデム部と、
前記ケーブルモデム部が入出力する送信データと受信データのデータ処理を行うＣＰＵ部と、
書き換え可能な不揮発性メモリと、
前記ケーブルモデム部のメモリインターフェースと前記ＣＰＵ部のメモリインターフェースとのどちらか選択して前記書き換え可能な不揮発性メモリと接続するセレクタとを有し、
前記ＣＰＵ部は前記セレクタの選択制御および前記ケーブルモデム部のリセット制御を行い、
前記ケーブルモデム部は前記ＣＰＵ部に対して前記ケーブルモデムが前記書き換え可能な不揮発性メモリへのデータ送受信を通知することを特徴とする双方向通信用セットトップボックス。
【請求項２】
書き換え可能メモリと、
前記ケーブルモデム部のメモリインターフェースと前記ＣＰＵ部のメモリインターフェースのどちらか選択して前記書き換え可能メモリと接続する第２のセレクタとを有し、
前記ＣＰＵ部は前記第２のセレクタの選択制御を行うことを特徴とする請求項１記載の双方向通信用セットトップボックス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は双方向通信装置に関し、特にＣＡＴＶ（Ｃａｂｌｅ  Ｔｅｌｅｖｉｓｉｏｎ）システムにおいて映像受信とデータ通信とを行うことができる双方向通信用セットトップボックスに関するものである。
【０００２】
【従来の技術】
近年、わが国ではｅ−Ｊａｐａｎ戦略のもと、高速／超高速ネットワークのインフラ整備が進められている。これに伴いＣＡＴＶシステムは、従来のテレビ番組の配信サービス（片方向サービス）に加えて、ケーブルインターネットなどのサービス（双方向サービス）の提供が不可欠となってきている。ＣＡＴＶシステムの加入者宅には、映像を受信するためのセットトップボックス（以下ＳＴＢと略す）と、インターネットなどのデータ通信を行うためのケーブルモデム（以下ＣＭと略す）とが設置される。或いは、これからの普及が予測されるＳＴＢにＣＭを取り込んだ双方向通信用ＳＴＢが設置されることもある。
【０００３】
以下図面を参照しながら、上記した従来の双方向通信用ＳＴＢの一例について説明する。
【０００４】
図４は従来の双方向通信用ＳＴＢの構成を示すものである。図４において、１１はダイプレクサで低域信号と高域信号を分離する。１２は分配器で入力信号を分配する。１３は映像受信用チューナで映像信号を選局する。１４はデータ受信用チューナで受信データ信号を選局する。１５は映像信号処理部で受信データ信号から映像信号を再生する。１６はケーブルモデム部でデータの送受信を行う。１７は第１のフラッシュメモリでケーブルモデム部を動作させるためのプログラムやデータを格納する。１８はＣＰＵ部でＳＴＢを構成するハードウェアを動作させて各種アプリケーションを実行する。１９は第２のフラッシュメモリでＣＰＵ部を動作させるためのプログラムやデータを格納する。
【０００５】
以上のように構成された双方向通信用ＳＴＢについて、以下その動作について説明する。
【０００６】
まず、同軸ケーブルから周波数多重された信号がダイプレクサ１１に入力される。前記ダイプレクサ１１は、センター局から加入者へ送られる下り信号だけを分配器１２へ出力する。また、加入者からセンター局へ送られる上り信号だけを同軸ケーブルへ出力する。前記ダイプレクサ１１は高域側に周波数多重された下り信号（例えば７０ＭＨｚ以上）と低域側に周波数多重された上り信号（例えば１０ＭＨｚから５５ＭＨｚまで）とをフィルタリングする。前記分配器１２は、入力された下り信号を電力分配し、映像受信用チューナ１３とデータ受信用チューナ１４とにそれぞれ入力する。前記映像受信用チューナ１３は下り信号から希望する映像信号を選局し後段の映像信号処理部１５へ出力する。前記映像信号処理部１５はＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）復調やＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）のシステム解読および映像デコードを行い、映像音声信号を出力する。前記データ受信用チューナ１４は下り信号から希望する受信データ信号を選局し後段のケーブルモデム部１６に出力する。前記ケーブルモデム部１６はＤＯＣＳＩＳ（Ｄａｔａ  Ｏｖｅｒ  Ｃａｂｌｅ  Ｓｅｒｖｉｃｅ  Ｉｎｔｅｒｆａｃｅ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ）規格に基づいたデータ処理を行い、送受信データをＣＰＵ部１８や前記映像信号処理部１５に転送する。前記ケーブルモデム部１６が送信するデータは上り信号として前記ダイプレクサ１１へ入力される。前記ＣＰＵ部１８には各ハードウェアを動作させるためのデバイスドライバ、オペレーティングシステムおよび各種のアプリケーションソフトが実装される。アプリケーションとしては、ＥＰＧ（Ｅｌｅｃｔｒｏｎｉｃ  Ｐｒｏｇｒａｍ  Ｇｕｉｄｅ）、ブロードキャスト、ＰＰＶ（Ｐａｙ  Ｐｅｒ  Ｖｉｅｗ）、ＶＯＤ（Ｖｉｄｅｏ  Ｏｎ  Ｄｅｍａｎｄ）、ＷＥＢ、電子メールなどがある。前記ケーブルモデム部１６を動作させるためのプログラムやデータは第１のフラッシュメモリ１７に、また前記ＣＰＵ部１８を動作させるためのプログラムやデータは第２のフラッシュメモリ１９にそれぞれ格納される（例えば、非特許文献１参照。）。
【０００７】
【非特許文献１】
Ｍｉｃｈａｅｌ  Ａｄａｍｓ著「ＯｐｅｎＣａｂｌｅアーキテクチャ」２００２年７月５日出版、ソフトバンクパブリッシング発行、３８９頁等
【０００８】
【発明が解決しようとする課題】
しかしながら上記のような構成では、ケーブルモデム部１６を動作させるために第１のフラッシュメモリ１７が必要である。また、ＣＰＵ部１８を動作させるために第２のフラッシュメモリ１９が必要である。このように、第１のフラッシュメモリと第２のフラッシュメモリとが２つ別々に必要であり、全体としてフラッシュメモリのコストが増大するという問題点を有していた。
【０００９】
本発明は上記問題点に鑑み、ケーブルモデム部とＣＰＵ部とを動作させるフラッシュメモリを一つに統合し、フラッシュメモリのコストを抑え、低価格な双方向通信用セットトップボックスを提供するものである。
【００１０】
【課題を解決するための手段】
上記問題点を解決するために本発明の双方向通信用セットトップボックスは、同軸ケーブルから入力される下り信号を分離して出力し同軸ケーブルへ出力する上り信号を入力して前記同軸ケーブルに出力するダイプレクサと、前記ダイプレクサが出力する下り信号を入力し第１の分配下り信号と第２の分配下り信号を電力分配して出力する分配器と、前記分配器が出力する第１の分配下り信号から希望する映像信号を選局して選局信号を出力する映像受信用チューナと、前記映像受信用チューナが出力する選局信号から映像信号を再生する映像信号処理部と、前記分配器が出力する第２の分配下り信号から希望する受信データ信号を選局して受信データ信号を出力するデータ受信用チューナと、前記データ受信用チューナが出力する受信データ信号から受信データを再生し、また送信データの処理を行い前記ダイプレクサへ上り信号を出力するケーブルモデム部と、前記ケーブルモデム部が入出力する送信データと受信データのデータ処理を行うＣＰＵ部と、書き換え可能な不揮発性メモリと、前記ケーブルモデム部のメモリインターフェースと前記ＣＰＵ部のメモリインターフェースのどちらか選択して前記書き換え可能な不揮発性メモリと接続するセレクタとを有し、前記ＣＰＵ部は前記セレクタの選択制御および前記ケーブルモデム部のリセット制御を行い、前記ケーブルモデム部は前記ＣＰＵ部に対して前記ケーブルモデムが前記書き換え可能な不揮発性メモリへのデータ送受信を通知することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の双方向通信用セットトップボックスの実施の形態について、図面を参照しながら説明する。
【００１２】
（実施の形態１）
図１は本発明の実施の形態１における双方向通信用ＳＴＢの構成を示すものである。図１において、１１はダイプレクサで低域信号と高域信号を分離する。１２は分配器で入力信号を分配する。１３は映像受信用チューナで映像信号を選局する。１４はデータ受信用チューナで受信データ信号を選局する。１５は映像信号処理部で受信データ信号から映像信号を再生する。１はケーブルモデム部でデータの送受信を行う。２はＣＰＵ部でＳＴＢを構成するハードウェアを動作させて各種アプリケーションを実行する。３はセレクタでバス信号の選択を行う。４はフラッシュメモリでケーブルモデム部およびＣＰＵ部を動作させるためのプログラムやデータを格納する。前記セレクタ３の選択制御および前記ケーブルモデム部１のリセット制御は前記ＣＰＵ部２が行う。前記ケーブルモデム部１は前記ＣＰＵ部２にケーブルモデムのフラッシュメモリへのアクセスを通知する。また図２は、フラッシュメモリのメモリマップを示すものである。
【００１３】
以上のように構成された双方向通信用セットトップボックスについて、以下図１及び図２を用いてその動作を説明する。
【００１４】
まず、同軸ケーブルから周波数多重された信号がダイプレクサ１１に入力される。前記ダイプレクサ１１は、センター局から加入者へ送られる下り信号だけを分配器１２へ出力する。また、加入者からセンター局へ送られる上り信号だけを同軸ケーブルへ出力する。前記ダイプレクサ１１は高域側に周波数多重された下り信号と低域側に周波数多重された上り信号とをフィルタリングする。前記分配器１２は、入力された下り信号を電力分配し、映像受信用チューナ１３とデータ受信用チューナ１４とにそれぞれ入力する。前記映像受信用チューナ１３は下り信号から希望する映像信号を選局し後段の映像信号処理部１５へ出力する。前記映像信号処理部１５はＱＡＭ復調やＭＰＥＧのシステム解読および映像デコードを行い、映像音声信号を出力する。前記データ受信用チューナ１４は下り信号から希望する受信データ信号を選局し後段のケーブルモデム部１に出力する。前記ケーブルモデム部１はＤＯＣＳＩＳ規格に基づいたデータ処理を行い、送受信データをＣＰＵ部２や前記映像信号処理部１５に転送する。また、前記ケーブルモデム部１が送信するデータは上り信号として前記ダイプレクサ１１へ入力される。前記ＣＰＵ部２には各ハードウェアを動作させるためのデバイスドライバ、オペレーティングシステムおよび各種のアプリケーションソフトが実装される。前記ケーブルモデム部１のメモリインターフェースの信号と前記ＣＰＵ部２のメモリーインターフェースの信号とはセレクタ３により、どちらか一方のメモリインターフェースの信号が選択される。前記セレクタ３によって選択されたメモリインターフェースの信号は、フラッシュメモリ４に接続される。前記フラッシュメモリ４には、ケーブルモデム部１およびＣＰＵ部２を動作させるためのプログラムやデータが格納されている。図２に、フラッシュメモリ４のメモリマップを示す。アドレス００からアドレスＸＸまではＣＰＵ部用に、アドレスＸＸからアドレスＺＺまではケーブルモデム用に分割してデータが各納されている。また、アドレスＸＸからアドレスＹＹまではケーブルモデム部のプログラム領域Ｐ、アドレスＹＹからアドレスＺＺまではケーブルモデム部のデータ領域Ｄである。データ領域Ｄのデータには、機器の固有情報（例えばＭＡＣアドレス）や回線パラメータ（例えば送受信周波数、送受信電力）などがある。前記セレクタ３の選択制御と、前記ケーブルモデム部１のリセット制御とは、前記ＣＰＵ部２が行う。双方向通信用ＳＴＢに電源が投入されると、まず前記ＣＰＵ部２は前記ケーブルモデム部１をリセット状態にし、同時に前記ＣＰＵ部２が前記フラッシュメモリ４との間でデータの送受信が行えるように前記セレクタ３を制御する。一定時間経過後、前記ＣＰＵ部２は前記ケーブルモデム部１のリセットを解除し、同時に前記ケーブルモデム部１が前記フラッシュメモリ４との間でデータの送受信が行えるように前記セレクタ３を制御する。前記ケーブルモデム部１は前記フラッシュメモリ４からプログラムのダウンロードが完了すると前記ＣＰＵ部２に通知を行い、通知を受けて前記ＣＰＵ部２は再び前記フラッシュメモリ４との間でデータの送受信ができるように前記セレクタ３を制御する。プログラムのダウンロード後、前記ケーブルモデム部１が前記フラッシュメモリ４との間でデータの送受信を行う際には、まず前記ＣＰＵ部２に対してアクセス申請の信号を送信し、前記ＣＰＵ部２から許可の信号が受信できれば、前記フラッシュメモリ４との間でデータの送受信を行う。前記ＣＰＵ部２は前記ケーブルモデム部１からアクセス申請の信号を受信した場合、前記フラッシュメモリ４へのアクセスを中断、若しくは終了後に、前記ケーブルモデム部１が前記フラッシュメモリ４との間でデータの送受信ができるように前記セレクタ３を制御し、アクセス許可の信号を前記ケーブルモデム部１に送信する。
【００１５】
以上のように本実施の形態によれば、同軸ケーブルから入力される下り信号と同軸ケーブルへ出力する上り信号とを分離するダイプレクサと、前記ダイプレクサが出力する下り信号を電力分配する分配器と、前記分配器が出力する下り信号から希望する映像信号を選局する映像受信用チューナと、前記映像受信用チューナが出力する下り信号から映像信号を再生する映像信号処理部と、前記分配器が出力する下り信号から希望する受信データ信号を選局するデータ受信用チューナと、前記データ受信用チューナが出力する下り信号から受信データを再生し、また送信データの処理を行い前記ダイプレクサへ上り信号を出力するケーブルモデム部と、前記ケーブルモデム部が出力する送受信データのデータ処理を行うＣＰＵ部と、前記ケーブルモデム部のメモリインターフェースと前記ＣＰＵ部のメモリインターフェースとのどちらか一方を選択するセレクタと、前記セレクタが選択するメモリインターフェースに接続されるフラッシュメモリと、前記セレクタの選択制御および前記ケーブルモデム部のリセット制御を行う前記ＣＰＵ部と、前記ＣＰＵ部に対して前記ケーブルモデム部が前記フラッシュメモリへのデータ送受信を通知する前記ケーブルモデム部とを設けることにより、前記セレクタを用いて前記ケーブルモデム部のメモリインターフェースの信号と前記ＣＰＵ部のメモリインターフェースの信号とを切り替えて前記フラッシュメモリに接続することにより、前記ケーブルモデム部と前記ＣＰＵ部とのフラッシュメモリを共用化することができ、低コストの双方向通信用ＳＴＢを提供することができる。
【００１６】
（実施の形態２）
以下、本発明の実施の形態２について図面を参照しながら説明する。
【００１７】
図３は本発明の実施の形態２を示す双方向通信用セットトップボックスの構成図である。
【００１８】
同図において、１１はダイプレクサ、１２は分配器、１３は映像受信用チューナ、１４はデータ受信用チューナ、１５は映像信号処理部、１はケーブルモデム部で、以上は図１の構成と同様なものである。図１と異なるのはケーブルモデム部１のメモリインターフェースの信号とＣＰＵ部９のメモリインターフェースの信号とのどちらか一方を選択する第１のセレクタ５および第２のセレクタ６を設け、第１のセレクタ５にはフラッシュメモリ７を接続し、第２のセレクタ６にはＲＡＭメモリ８を接続し、第１のセレクタ５と第２のセレクタ６の選択制御、およびケーブルモデム部１のリセット制御をＣＰＵ部９が行うように設けた点である。
【００１９】
以上のように構成された双方向通信用セットトップボックスについて、以下その動作を説明する。ダイプレクサ１１と、分配器１２と、映像受信用チューナ１３と、データ受信用チューナ１４と、映像信号処理部１５と、ケーブルモデム部１の各動作については、第１の実施の形態と同様であるので説明を省略する。ここでは、フラッシュメモリ７とＲＡＭメモリ８へのメモリアクセスについて説明する。
【００２０】
第１のセレクタ５は前記ケーブルモデム部１のメモリインターフェースの信号とＣＰＵ部９のメモリインターフェースの信号とのどちらか一方を選択し、フラッシュメモリ７に接続する。前記フラッシュメモリ７には、前記ケーブルモデム部１およびＣＰＵ部９を動作させるためのプログラムやデータが格納されている。同様に、第２のセレクタ６は前記ケーブルモデム部１のメモリインターフェースの信号とＣＰＵ部９のメモリインターフェースの信号とのどちらか一方を選択し、ＲＡＭメモリ８に接続する。前記ＲＡＭメモリ８には、例えば前記ケーブルモデム部１の回線パラメータなど、前記ケーブルモデム部１のデータ領域の中で、逐次更新されるデータが一時的に保管される。前記第１のセレクタ５と前記第２のセレクタ６の選択制御と、前記ケーブルモデム部１のリセット制御とは、前記ＣＰＵ部９が行う。双方向通信用ＳＴＢに電源が投入されると、まず前記ＣＰＵ部９は前記ケーブルモデム部１をリセット状態にし、同時に前記ＣＰＵ部９が前記フラッシュメモリ７との間でデータの送受信が行えるように前記第１のセレクタ５を制御する。一定時間経過後、前記ＣＰＵ部９は前記ケーブルモデム部１のリセットを解除し、同時に前記ケーブルモデム部１が前記フラッシュメモリ７との間でデータの送受信が行えるように前記第１のセレクタ５を制御する。前記ケーブルモデム部１は前記フラッシュメモリ７からプログラムのダウンロードが完了すると前記ＣＰＵ部９に通知を行い、通知を受けて前記ＣＰＵ部９は再び前記フラッシュメモリ７との間でデータの送受信ができるように前記第１のセレクタ５を制御する。プログラムのダウンロード後、前記ケーブルモデム部１が前記フラッシュメモリ７との間でデータの送受信を行う際には、最初に前記第２のセレクタ６が前記ケーブルモデム部１のメモリインターフェース信号を選択し、ＲＡＭメモリ８に一旦データを退避し、退避が完了したことを前記ＣＰＵ部９に通知する。次に、前記ＣＰＵ部９は、前記ケーブルモデム部１からの通知を受け、前記第２のセレクタ６が前記ＣＰＵ部９のメモリインターフェースの信号を選択するように制御し、前記ＲＡＭメモリ８とデータの送受信を行う。最後に、前記第１のセレクタ５が前記ＣＰＵ部９のメモリインターフェース信号を選択し、前記フラッシュメモリ７との間でデータの送受信を行う。
【００２１】
以上のように、同軸ケーブルから入力される下り信号と同軸ケーブルへ出力する上り信号とを分離するダイプレクサと、前記ダイプレクサが出力する下り信号を電力分配する分配器と、前記分配器が出力する下り信号から希望する映像信号を選局する映像受信用チューナと、前記映像受信用チューナが出力する下り信号から映像信号を再生する映像信号処理部と、前記分配器が出力する下り信号から希望する受信データ信号を選局するデータ受信用チューナと、前記データ受信用チューナが出力する下り信号から受信データを再生し、また送信データの処理を行い前記ダイプレクサへ上り信号を出力するケーブルモデム部と、前記ケーブルモデム部が出力する送受信データのデータ処理を行うＣＰＵ部と、前記ケーブルモデム部のメモリインターフェースと前記ＣＰＵ部のメモリインターフェースとのどちらか一方を選択する第１のセレクタおよび第２のセレクタと、前記第１のセレクタが選択するメモリインターフェースに接続されるフラッシュメモリと、前記第２のセレクタが選択するメモリインターフェースに接続されるＲＡＭメモリと、前記第１のセレクタと前記第２のセレクタとの選択制御および前記ケーブルモデム部のリセット制御を行う前記ＣＰＵ部と、前記ＣＰＵ部に対して前記ケーブルモデム部が前記フラッシュメモリへのデータ送受信を通知する前記ケーブルモデム部とを設けることにより、前記第１のセレクタを用いて前記ケーブルモデム部のメモリインターフェースの信号と前記ＣＰＵ部のメモリインターフェースの信号とを切り替えて前記フラッシュメモリに接続し、且つ前記ＲＡＭメモリを用いて前記ケーブルモデム部が前記フラッシュメモリに送受信するデータを中継することにより、前記ケーブルモデム部と前記ＣＰＵ部とのフラッシュメモリを共用化することができ、低コストの双方向通信用ＳＴＢを提供することができる。
【００２２】
なお、実施の形態１と実施の形態２においてフラッシュメモリ４およびフラッシュメモリ７は、不揮発性のメモリであれば、他の記憶素子であってもよい。
【００２３】
また、実施の形態１ではＣＰＵ部とモデム部のメモリマップを示したが他の配置であってもよい。
【００２４】
また、実施の形態２においてＲＡＭメモリ８は、読み書き可能なメモリであれば他の記憶素子であってもよい。
【００２５】
なお、実施の形態１と実施の形態２で用いたフラッシュメモリはこれに限るものではなくその用途を実現する書き換え可能な不揮発性メモリであればよく、実施の形態２で用いたＲＡＭメモリもその用途を実現する書き換え可能メモリであればよい。
【００２６】
【発明の効果】
以上のように本発明は、同軸ケーブルから入力される下り信号と同軸ケーブルへ出力する上り信号とを分離するダイプレクサと、前記ダイプレクサが出力する下り信号を電力分配する分配器と、前記分配器が出力する下り信号から希望する映像信号を選局する映像受信用チューナと、前記映像受信用チューナが出力する下り信号から映像信号を再生する映像信号処理部と、前記分配器が出力する下り信号から希望する受信データ信号を選局するデータ受信用チューナと、前記データ受信用チューナが出力する下り信号から受信データを再生し、また送信データの処理を行い前記ダイプレクサへ上り信号を出力するケーブルモデム部と、前記ケーブルモデム部が出力する送受信データのデータ処理を行うＣＰＵ部と、前記ケーブルモデム部のメモリインターフェースと前記ＣＰＵ部のメモリインターフェースとのどちらか一方を選択するセレクタと、前記セレクタが選択するメモリインターフェースに接続されるフラッシュメモリと、前記セレクタの選択制御および前記ケーブルモデム部のリセット制御を行う前記ＣＰＵ部と、前記ＣＰＵ部に対して前記ケーブルモデム部が前記フラッシュメモリへのデータ送受信を通知する前記ケーブルモデム部とを設けることにより、前記セレクタを用いて前記ケーブルモデム部のメモリインターフェースの信号と前記ＣＰＵ部のメモリインターフェースの信号とを切り替えて前記フラッシュメモリに接続することにより、前記ケーブルモデム部と前記ＣＰＵ部とのフラッシュメモリを共用化することができ、低コストの双方向通信用ＳＴＢを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における双方向通信用セットトップボックスの構成図
【図２】図１のフラッシュメモリのメモリマップ図
【図３】本発明の実施の形態２における双方向通信用セットトップボックスの構成図
【図４】従来の双方向通信用セットトップボックスの構成図
【符号の説明】
１  ケーブルモデム部
２  ＣＰＵ部
３  セレクタ
４  フラッシュメモリ
５  第１のセレクタ
６  第２のセレクタ
７  フラッシュメモリ
８  ＲＡＭメモリ
９  ＣＰＵ部
１１  ダイプレクサ
１２  分配器
１３  映像受信用チューナ
１４  データ受信用チューナ
１５  映像信号処理部
１６  ケーブルモデム部
１７  第１のフラッシュメモリ
１８  ＣＰＵ部
１９  第２のフラッシュメモリ
【図１】
2004328021.tif 000003
【図２】
2004328021.tif 000004
【図３】
2004328021.tif 000005
【図４】
2004328021.tif 000006