(57)【要約】【課題】高精度・高速応答しかも低損失の電力増幅器を提供する。【解決手段】正電源と負電源を備えた主回路電源部と該主回路電源部の電力が供給される電力増幅部ＡＭＰとから成る電力増幅器において、前記主回路電源部を電源電圧の異なる複数の主回路電源Ｖｓ１、Ｖｓ２、〜Ｖｓｎから構成し、前記電源電圧の切り換えを前記電力増幅回路の指令あるいは入力電圧ｕに基づいて主回路部Ｐｖ、Ｎｖのパワートランジスタ（図視なし）を駆動制御する制御回路部Ｃｃで制御し、そしてその電力増幅回路の指令あるいは入力電圧ｕは、その入力の絶対値およびその変化量が大きい時は、電源電圧の絶対値が大きい方を選択するようにする。【選択図】　　図１
2004048271.tif 000002
【特許請求の範囲】
【請求項１】
正電源と負電源を備えた主回路電源部と該主回路電源部の電力が供給される電力増幅部とから成る電力増幅器において、前記主回路電源部を電源電圧の異なる複数の主回路電源から構成し、前記電源電圧の切り換えを前記電力増幅回路の指令あるいは入力電圧に基づいて行なうことを特徴とする低損失電力増幅器。
【請求項２】
前記電力増幅回路の指令あるいは入力電圧は、その入力の絶対値およびその変化量が大きい時は、電源電圧の絶対値が大きい方を選択するようにすることを特徴とする請求項１記載の低損失電力増幅器。
【請求項３】
前記複数の主回路電源の各出力には、それぞれパワートランジスタとダイオードとの直列接続回路が設けられていることを特徴とする請求項１又は２記載の低損失電力増幅器。
【請求項４】
前記ダイオードは前記正電源側と前記負電源側で別々に論理ＯＲ接続されていることを特徴とする請求項１〜３のいずれか１項記載の低損失電力増幅器。
【請求項５】
前記パワートランジスタは、そのオン・オフのスイッチ機能により前記複数の異なる電源電圧から１つの電源電圧を選択して電力増幅器へ出力することを特徴とする請求項１〜４のいずれか１項記載の低損失電力増幅器。
【請求項６】
前記パワートランジスタは、出力電源の電圧制御を行なうことを特徴とする請求項１〜５のいずれか１項記載の低損失電力増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、サーボアクチュエータ駆動用の電力増幅器、特に高速応答および高効率が求められるリニア増幅器および低リップルの出力電流と高速応答を必要とするＰＷＭ（パルス幅変調）増幅器に関する。
【０００２】
【従来の技術】
電力増幅器にはＰＷＭ増幅器とリニア増幅器がある。
ＰＷＭ増幅器は、パワースイッチングデバイスにより、スイッチングのデューティ（オンとオフの時間比）を変化させ、平均的な出力電圧あるいは出力電流を制御する。このため、電力損失は小さく高効率で高速応答が可能であるが、出力の電圧または電流に、高リップルを伴うなど問題がある。
一方、リニア増幅器は、瞬時の出力電圧あるいは出力電流の制御を行なおうとするものであり、ＰＷＭ増幅器に於けるような出力リップルを生じないが、電力増幅回路の電力損失が非常に大きく効率が悪い。
特に、高出力電圧で出力電流の高速応答が要求される場合、ＰＷＭ増幅器およびリニア増幅器のいずれにおいても、増幅器の主回路電源電圧は高い電圧が必要となり、前者の増幅器では過大な出力電流リップルをいかに低減するか、後者の増幅器では高精度の制御性能を犠牲にすることなく、いかに電力損失を小さくするかが課題である。
【０００３】
特開平８−３１６７３９号公報記載の電力増幅装置は、高効率を維持しながら複数個の電力増幅器の総合出力電力を大幅に増大させることを可能にするものである。図５は特開平８−３１６７３９号公報記載の電力増幅装置を示している。
図において、この発明は信号入力端１Ａ〜１Ｅへの入力を複数個の増幅器１９Ａ〜１９Ｅに入力するとともに、その利得に反比例して減衰量を調整した信号減衰制御部２３を介して、その複数個の入力端の信号のうちから最大値を選択して出力する最大値検出制御部４０に印加し、その出力端の信号を増幅する二電源切換え信号増幅部４１Ａ，４１Ｂの出力によって二電源切換制御部４４を制御して、あらかじめ定めたしきい値を越えるか否かにより正・負の高電圧電源制御トランジスタ８，１２をそれぞれ能動または遮断状態にすることにより複数個の増幅器１９Ａ〜１９Ｅに与える電源電圧を高・低に切り換えるものである。
しかしながら、この電力増幅装置は複数個の電力増幅器１９Ａ〜１９Ｅを用意してはいるものの、各電力増幅器１９Ａ〜１９Ｅに対してそれぞれ高精度の制御性能を犠牲にすることなく、しかも電力損失を小さくするといった対策は一切講じられていない。
【０００４】
【発明が解決しようとする課題】
本発明は、上記課題を解決するもので、電力損失の小さくて高効率で高速応答性で、しかもリップルの小さい電力増幅器を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の低損失電力増幅器の発明は、正電源と負電源を備えた主回路電源部と該主回路電源部の電力が供給される電力増幅部とから成る電力増幅器において、前記主回路電源部を電源電圧の異なる複数の主回路電源から構成し、前記電源電圧の切り換えを前記電力増幅回路の指令あるいは入力電圧に基づいて行なうことを特徴とする。
請求項２記載の発明は、請求項１記載の低損失電力増幅器において、前記電力増幅回路の指令あるいは入力電圧が、その入力の絶対値およびその変化量が大きい時は、電源電圧の絶対値が大きい方を選択するようにすることを特徴とする。
請求項３記載の発明は、請求項１又は２記載の低損失電力増幅器において、前記複数の主回路電源の各出力には、それぞれパワートランジスタとダイオードとの直列接続回路が設けられていることを特徴とする。
請求項４記載の発明は、請求項１〜３のいずれか１項記載の低損失電力増幅器において、前記ダイオードは前記正電源側と前記負電源側で別々に論理ＯＲ接続されていることを特徴とする。
請求項５記載の発明は、請求項１〜４のいずれか１項記載の低損失電力増幅器において、前記パワートランジスタは、そのオン・オフのスイッチ機能により前記複数の異なる電源電圧から１つの電源電圧を選択して電力増幅器へ出力することを特徴とする。
請求項６記載の発明は、請求項１〜５のいずれか１項記載の低損失電力増幅器において、前記パワートランジスタは、出力電源の電圧制御を行なうことを特徴とする。
以上のように、電力増幅器に高い過渡応答性能と高出力が要求される場合には、増幅回路の主回路の電源は高電圧が必要となり、また電力増幅器の出力が定常状態に達した時や低出力時には高精度の出力特性は維持し、増幅回路の電力損失を低減するため、主回路の電源電圧を低くすることが求められる。
従って、本発明ではこの点に着目し、以上の構成にしたことにより、電力増幅器の出力（すなわちこれと線形関係にある増幅器の入力電圧ｕ）に基づき主回路の電源電圧を切り換え可能となるので、電力損失の小さくて高効率で高速応答性で、しかもリップルの小さい電力増幅器を得ることができるようになる。
【０００６】
【発明の実施の形態】
以下、本発明について、図面を基に詳細に説明する。
図１は本発明に係る電力増幅器のブロック図である。
図１において、この電力増幅器は主回路電源部Ａと、電力増幅部Ｂ、そして本発明により設けられた電源切り換え制御部Ｃの３つの部分から構成されている。
主回路電源部は、ｎ種類の正・負の双出力電源（電源電圧±ＶＳ１、±ＶＳ２、…、±Ｖｓｎ。但しＶＳ１＜ＶＳ２…＜Ｖｓｎ）からなる。この電源はある程度定電圧化されたものであれば、回路構成は特に問題とならない。
電力増幅部は、ＰＷＭ増幅回路またはリニア増幅回路により、入力電圧ｕを電力増幅し出力電圧Ｖ０として、負荷へ電力を供給する。
電源切り換え制御部は、電圧が±ＶＳ１＜±ＶＳ２…＜±Ｖｓｎのｎ種類の双出力電源から１つの双出力電源±Ｖｓｉを選定し、電力増幅部へ電圧±ＶＤＤを供給するための主回路部Ｐｖ、Ｎｖと、この主回路部のパワートランジスタ（あるいは、これと同様な電力用半導体素子）を駆動制御する制御回路部Ｃｃから構成される。
【０００７】
図２は本発明により設けられる電源切り換え制御部の詳細図で、（ａ）は主回路部、（ｂ）は制御回路部である。
図２の（ａ）に示すように、主回路部は、正電圧側主回路Ｐｖと負電圧側主回路Ｎｖに分けられている。正電圧側主回路では、パワートランジスタ（あるいは、これと同様な電力用半導体素子）ＴｐｉとダイオードＤｐｉとが直列接続され、これら各ダイオードのカソード側は共通に接続されている。
同様に負電圧側主回路では、パワートランジスタＴｎｉとダイオードＤｎｉが直列接続され、これら各ダイオードのアノード側は共通に接続されている。
一方、制御回路部は、図２の（ｂ）に示すように、入力比較判別回路ＣＯＭＰとパワートランジスタ（あるいは、これと同様な電力用半導体素子）のゲートドライブ回路ＧＤＲから構成される。入力比較判別回路ＣＯＭＰは、入力電圧ｕの絶対値｜ｕ｜あるいはその変化量｜Δｕ｜の大きさに対応し、ｎ種類の電源から１つの双出力電源±Ｖｓｉを選択・出力するための信号が出力する。この信号は、ゲートドライブ回路ＧＤＲに入力されパワートランジスタ（あるいは、これと同様な電力用半導体素子）のドライブ信号ＧＴ（ｎ１；ｐ１、ｎ２；ｐ２、・・・・、ｎｉ；ｐｉ、・・・ｎｎ；ｐｎ）が出力される。
【０００８】
リニア増幅器によって高速・高精度の電流制御を行なうため、本発明による電源切り換え制御部を用いて主回路電源の切り換えを行ない、電力増幅器の低損失化を計った。図３は本発明による電流制御系を示すブロック図である。図３に示すように、負荷は抵抗ＲとインダクタンスＬの１次遅れである。この負荷電流が制御量であり、制御仕様として、１）電流の分解能および精度　２）ステップ指令時の整定時間　３）電力増幅器の損失が規定されている。
電流の分解能と精度の目標を達成するため、負帰還制御用の高精度電流検出器と、仕様を満足すべく設計されたリニア増幅器を用いた。
また、整定時間については、最大出力電流を考慮しながら、主回路電源電圧の最大値±ＶＳ３を決めた。
定常状態の出力電流とリニア増幅回路の目標損失から、主回路電源電圧±ＶＳ２、±ＶＳ１を決めた。勿論、ＶＳ３＞ＶＳ２＞ＶＳ１であるが、これらの電圧は、ＩＧＢＴトランジスタ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）ＴＰ３〜Ｔｎ１、ダイオードＤＰ３〜Ｄｎ１、リニア増幅器ＡＭＰの飽和電圧を勘案して、ΔＶＳだけ大きく見積られている。
３種類の主回路電源±ＶＳ３、±ＶＳ２、±ＶＳ１の切り換え制御は、次のように行なわれる。電流指令ｉｒと電流検出器ＩＤＥＴからのフィードバック信号ｉｆにより、偏差ｅが得られる。この偏差ｅは、ＰＩＤ（Ｐｒｏｐｏｒｔｉｏｎａｌ−Ｉｎｔｅｇｒａｌ−Ｄｉｆｆｅｒｅｎｔｉａｌ）調整器ＰＩＤ．Ｃによって操作量ｕ＊が演算され、更に、リミッタ回路ＬＩＭ．Ｃを経て、電圧ゲインがＫｖであるリニア増幅器ＡＭＰの入力電圧ｕが創出される。
入力電圧ｕは、入力比較判別回路ＣＯＭＰにも入力される。
入力比較判別回路ＣＯＭＰは
Ｖｓ＊＝Ｋｖ・｜ｕ｜＋ΔＶｓ…（１）
Ｖｓ＊＝Ｋｖ・｜Δｕ｜＋ΔＶｓ…（１）’
なる演算を行ない、以下の命題を処理する。
【０００９】
図４は３種類の主回路電源±ＶＳ３、±ＶＳ２、±ＶＳ１の切り換え制御を行うフローチャートである。
図４において、ステップ１で前述のリミッタ回路ＬＩＭ．Ｃは、式（１）より、
ＶＳ３≧ＶＳ＊が成立するよう、即ち｜ｕ｜＜（ＶＳ３・ΔＶＳ）／ＫｖにＣＯＭＰの入力電圧ｕを制限する。
なお、偏差ｅの演算、ＰＩＤ演算、リミッタ回路の上・下限演算、式（１）の演算、以下の命題１）〜３）の処理等は、マイクロプロセッサを使った処理回路で実行しているが、従来のハードウエアで構成することもできる。
ステップ２で、命題１）を実行する。すなわち、
ＶＳ３≧ＶＳ＊＞ＶＳ２であれば、ステップＳ４へ進み、電源±ＶＳ３をリニア増幅器へ供給する。これは図３のゲートドライブ回路ＧＤＲのＩＧＢＴのＴＰ３、Ｔｎ３をオンにすることにより行われる。一方、ＶＳ３≧ＶＳ＊＞ＶＳ２でなければ、ステップＳ３へ進む。
ステップ３で、命題２）を実行する。すなわち、
ＶＳ２≧ＶＳ＊＞ＶＳ１であれば、ステップＳ５へ進み、電源±ＶＳ２をリニア増幅器へ供給する。これは図３のゲートドライブ回路ＧＤＲのＩＧＢＴのＴＰ２、Ｔｎ２をオンにすることにより行われる。一方、ＶＳ２≧ＶＳ＊＞ＶＳ１でなければ、ステップＳ６へ進む。
ステップ６では、命題３）を実行する。すなわち、
ＶＳ２≧ＶＳ＊＞ＶＳ１でないので、電源±ＶＳ１をリニア増幅器へ供給する。これは図３のゲートドライブ回路ＧＤＲのＩＧＢＴのＴＰ１、Ｔｎ１をオンにすることにより行われる。
命題１）〜３）のいずれかが順次実行されていくかが、前命題と次の命題を比べて、リニア増幅器へ給電される電源電圧の絶対値｜±ＶＳ３｜、｜±ＶＳ２｜、｜±ＶＳ１｜がより大きい方へ切り換えられていく場合、低い電圧の電源はダイオードの逆バイアスによって、出力が阻止されるため、前命題のＩＧＢＴをオフにする動作タイミングは、遅れが許容される。
逆に、リニア増幅器へ給電される電源電圧の絶対値が、より小さい方へ切り換えられていく場合、前命題でオンしていたＩＧＢＴは、次に実行される命題のＩＧＢＴのオンタイミングと同期して、オフにしなければならない。
ここで説明した制御回路部（電源切り換え制御回路）ＰＳ．ＣによるＩＧＢＴの制御動作は、スイッチングの役割しか果たしていないが、２つの主回路電源の切り換え動作を、緩やかにオーバーラップさせることによって、電源電圧の急変によるリニア増幅回路やその外への悪影響を防ぐことができる。
また、定電圧特性が良好でない主回路電源では、ＩＧＢＴで電圧をレギュレートして、特性の改善もできる。
以上、入力比較判定回路のＶＳ＊　　の演算を式（１）、および式（１）’に基づいて行い、電源電圧の切り換えを行ったが、制御系の指令入力（図３のｉｒ）から負荷の定数を使って、例えば、
ＶＳ＊　＝Ｌ・ｄｉｒ／ｄｔ＋Ｒｉｒ＋ΔＶｓ
の演算による方法も可能である。
なお、電流制御系の電力増幅器が、リニア増幅器でなくＰＷＭ増幅器であっても、本発明は適用できる。
【００１０】
【発明の効果】
本発明によれば、正電源と負電源を備えた主回路電源部と該主回路電源部の電力が供給される電力増幅部とから成る電力増幅器において、前記主回路電源部を電源電圧の異なる複数の主回路電源から構成し、前記電源電圧の切り換えを前記電力増幅回路の指令あるいは入力電圧に基づいて行ない、そしてその電力増幅回路の指令あるいは入力電圧は、その入力の絶対値およびその変化量が大きい時は、電源電圧の絶対値が大きい方を選択するようにするので、高精度・高速応答しかも低損失の電力増幅器が実現できる。
特に、リニア増幅器においては、高速応答の性能をより向上させると同時に、損失が著しく低減される。
また、ＰＷＭ増幅器では、メリットは損なわず、主回路電源部のｎ種類の電源は、商用電源から簡単な電圧逓倍整流回路を使って、容易に作られるので、高速応答でありながら電流リップルが大幅に改善されるなど、電力増幅器の高性能化に寄与する。
【図面の簡単な説明】
【図１】本発明に係る電力増幅器のブロック図である。
【図２】本発明により設けられる電源切り換え制御部の詳細図で、（ａ）は主回路部、（ｂ）は制御回路部である。
【図３】本発明による電流制御系を示すブロック図である。
【図４】３種類の主回路電源±ＶＳ３、±ＶＳ２、±ＶＳ１の切り換え制御を行うフローチャートである。
【図５】公知の電力増幅装置のブロック図である。
【符号の説明】
Ａ　主回路電源部
Ｂ　電力増幅部
Ｃ　電源切り換え制御部
±ＶＳｉ　双出力電源
±ＶＤＤ　電力増幅部の電源電圧
Ｔｐｉ、Ｔｎｉ　ＩＧＢＴパワートランジスタ
Ｄｐｉ、Ｄｎｉ　ダイオード
ＣＯＭＰ　入力比較判別回路
ＧＤＲ　ゲートドライブ回路
ｕ　電力増幅回路の入力電圧（操作量）
ＧＴｐｉ　、ＧＴｐｉ　ゲートドライブ信号
Ｒ　抵抗
Ｌ　インダクタンス
ＩＤＥＴ　電流検出器
ｉｒ　電流指令
ｉｆ　電流検出器ＩＤＥＴからのフィードバック信号
ｅ　偏差
ＰＩＤ．Ｃ　ＰＩＤ調整器
ｕ＊　ＰＩＤ調整器の出力
ＬＩＭ．Ｃ　リミッタ回路
Ｋｖ　電圧ゲイン
ＰＶ　正電源切り換え部
ＮＶ　負電源切り換え部
ＧＣ　電源切り換え信号回路
Ｖ０　電力増幅回路の出力
ＰＳ．Ｃ　電源切り換え制御回路
【図１】
2004048271.tif 000003
【図２】
2004048271.tif 000004
【図３】
2004048271.tif 000005
【図４】
2004048271.tif 000006
【図５】
2004048271.tif 000007