(57)【要約】【課題】ＩｎＧａＰ上にＰｔ等のゲート電極を形成した際、熱処理によりショットキー界面において拡散が起こり、ショットキー特性が劣化し、ゲート・ソース間のショットキー接合の逆方向リーク電流がＡｌＧａＡｓショットキー層のＰＨＥＭＴよりも増加する。【解決手段】バッファー層上に、アンドープＩｎＧａＡｓチャネル層４、Ａｌ０．２５Ｇａ０．７５Ａｓスペーサー層５、キャリア供給層６、ＡｌＸＧａ１−ＸＡｓの第１の半導体層７と、ＩｎＧａＰの第２の半導体層８と、ｎ＋型ＧａＡｓキャップ層９が順次形成されＦＥＴが形成される。これによりＩｎＧａＰの第２の半導体層を通してＡｌＧａＡｓの第１の半導体層に接触してショットキー接合を得るため、ＡｌＧａＡｓショットキー層だけのＰＨＥＭＴと同等の逆方向リーク電流を得ることができる。【選択図】  図１
2004158772.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性基板上に形成されたチャネル層と、前記チャネル層上に形成された第１の半導体層と、前記第１の半導体層上に形成された第２の半導体層と、前記第２の半導体層上に形成されたゲート電極と、前記ゲート電極の両側に形成されたソース電極およびドレイン電極とを備えた電界効果トランジスタにおいて、前記ゲート電極を構成する材料が前記第２の半導体層内から前記第１の半導体層内へ達して拡散していることを特徴とする電界効果トランジスタ。
【請求項２】
第１の半導体層がＡｌＸＧａ１−ＸＡｓ（０＜Ｘ＜１）からなり、第２の半導体層はＩｎＧａＰ又はＩｎＰ又はＩｎＡｌＧａＰからなることを特徴とする請求項１記載の電界効果トランジスタ。
【請求項３】
第１の半導体層であるＡｌＸＧａ１−ＸＡｓ（０＜Ｘ＜１）のＡｌ組成比Ｘが基板側から段階的又は連続的に表面に向けて増加していることを特徴とする請求項２記載の電界効果トランジスタ。
【請求項４】
第１の半導体層がＩｎＸＡｌ１−ＸＡｓ（０＜Ｘ＜１）からなり、第２の半導体層はＩｎＧａＰ又はＩｎＰ又はＩｎＡｌＧａＰからなることを特徴とする請求項１記載の電界効果トランジスタ。
【請求項５】
第２の半導体層の膜厚が１０ｎｍ以下であることを特徴とする請求項１〜４記載の電界効果トランジスタ。
【請求項６】
ゲート電極の最下層がＰｔ又はＴｉ又はＡｌ又はＰｄ又はＮｉからなる請求項１〜５記載の電界効果トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は化合物半導体を用いた電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
近年、ＧａＡｓをはじめとする化合物半導体を用いた電界効果トランジスタ（ＦＥＴ）は無線通信、とりわけ携帯電話端末のパワーアンプやスイッチ等に広く用いられるようになった。このＧａＡｓＦＥＴではＰＨＥＭＴ（ｐｓｅｕｄｏｍｏｒｐｈｉｃ  ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ：疑似ヘテロ接合電界効果トランジスタ）と呼ばれるＡｌＧａＡｓをショットキー接合として用いたＦＥＴが一般的である。しかし、このＰＨＥＭＴはゲート電極の両側にリセスエッチングによりＡｌＧａＡｓ層がむき出しになるため、たとえ保護絶縁膜により保護したとしても、表面準位密度が高く、特にパワーＦＥＴ等に用いた場合には電流特性の周波数分散により十分にパワーが引き出せないといった課題があった。そこで、ＡｌＧａＡｓに対して表面準位密度の小さなＩｎＧａＰ等の半導体層をゲート脇表面に用いたＦＥＴが開発されている（例えば、特許文献１参照。）。
【０００３】
図５は、従来のＩｎＧａＰ表面保護層を有する電界効果トランジスタの断面図である。図５において、半絶縁性ＧａＡｓからなる基板５１の上に、後に成長するエピタキシャル層と基板５１との格子不整合を緩和するための、アンドープＧａＡｓで構成された厚さ１μｍのバッファー層５２、アンドープＡｌＧａＡｓで構成されたバッファー層５３、厚さ２０ｎｍのアンドープＩｎ０．２Ｇａ０．８Ａｓで構成されキャリアが走行するチャネル層５４、厚さ５ｎｍのアンドープＩｎＧａＰで構成されたスペーサー層５５、ｎ型不純物イオンであるＳｉが１原子層のみプレーナードーピングされてなるキャリア供給層５６、厚さ３０ｎｍのアンドープＩｎＧａＰで構成されたショットキー層５７と、厚さ１００ｎｍのｎ＋型ＧａＡｓで構成されたキャップ層５８が順次積層されている。さらに、キャップ層５８上の２カ所にソース電極及びドレイン電極であるオーミック電極６０が形成されている。また、ショットキー層５７上には、ゲート電極６２が形成されている。また、オーミック電極６０の近傍には、素子分離領域６１が形成されている。さらに、ゲート電極６２付近には、ＳｉＮやＳｉＯからなる絶縁膜６３が形成されている。
【０００４】
【特許文献１】
特開平８−３４００１２号公報（第３頁−４頁、第１図）
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のＩｎＧａＰ表面保護層を有するＦＥＴは以下に説明するような問題を有している。
【０００６】
ＩｎＧａＰ上に例えばＴｉ等のゲート電極を形成した際には、ＦＥＴの製造プロセスを経る上での熱（通常３００℃程度）により、ＴｉとＩｎＧａＰ層のショットキー界面において拡散が起こり、ショットキー特性が劣化する。特にゲート・ドレイン間のショットキー接合の逆方向リーク電流量が、ＡｌＧａＡｓをショットキー層として用いた従来のＰＨＥＭＴよりも増加する。これにより、ＲＦ特性においてもデバイスの歪等に劣化が見られる。
【０００７】
本発明は上記の課題を克服し、ＩｎＧａＰを表面保護層として用い表面準位密度をＡｌＧａＡｓに対して抑制しながら、ＡｌＧａＡｓ並みの良好なショットキー特性を有する電界効果トランジスタを提供するものである。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明の電界効果トランジスタは、絶縁性基板上に形成されたチャネル層と、前記チャネル層上に形成された第１の半導体層と、前記第１の半導体層上に形成された第２の半導体層と、前記第２の半導体層上に形成されたゲート電極と、前記ゲート電極の両側に形成されたソース電極およびドレイン電極とを備えた電界効果トランジスタにおいて、前記ゲート電極を構成する材料が前記第２の半導体層内から前記第１の半導体層内へ達して拡散していることを特徴とする。この構成によれば、第２の半導体層を通して第１の半導体層に接触してショットキー接合を得るため、ＰＨＥＭＴで用いるショットキー電極と同等の逆方向リーク電流を得ることができる。
【０００９】
さらに第１の半導体層がＡｌＸＧａ１−ＸＡｓ（０＜Ｘ＜１）からなり、第２の半導体層はＩｎＧａＰ又はＩｎＰ又はＩｎＡｌＧａＰからなるものである。特にＡｌＸＧａ１−ＸＡｓのＡｌ組成Ｘを大きくするとショットキー特性の障壁高さφＢが向上し、ゲート電極の順方向の耐圧が向上し、ＦＥＴ特性のゲート方向へかけることのできる電圧が向上し、最大ドレイン電流を大きくとることが可能となる。特にエンハンスメント型のＦＥＴを実現しようとした場合には有効である。第１の半導体層がＩｎＸＡｌ１−ＸＡｓ（０＜Ｘ＜１）であっても同様の効果がある。
【００１０】
また、特にＡｌＸＧａ１−ＸＡｓのＡｌ組成を基板側から段階的又は連続的に増加させた構造を特徴とする。これによりゲート電極から拡散したゲート材料と高Ａｌ組成のＡｌＸＧａ１−ＸＡｓ（例えばＡｌ０．７５Ｇａ０．２５Ａｓ）とで高い順方向耐圧を有するショットキー接合を形成しながら、オン抵抗の増大を抑止することができる。
【００１１】
また、第２の半導体層の膜厚が１０ｎｍ以下であることを特徴とするものである。第２の半導体層の膜厚は薄いほど水平方向への拡散によるゲート長の広がりを抑制することが可能である。
【００１２】
さらにゲート電極材料の最下層がＰｔ又はＴｉ又はＡｌ又はＰｄ又はＮｉからなるという構成を付加するものであり、これらの材料はＩｎＧａＰを含む材料中を拡散することによりＡｌＧａＡｓと特に良好なショットキー接合を得ることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。図１は本発明の第１の実施形態に係る半導体装置の断面構成を示している。
【００１４】
半絶縁性ＧａＡｓからなる基板１の上に、後に成長するエピタキシャル層と基板１との格子不整合を緩和するための、アンドープＧａＡｓで構成された厚さ１μｍのバッファー層２、アンドープＡｌＧａＡｓで構成された厚さ１００ｎｍのバッファー層３、厚さ２０ｎｍのアンドープＩｎ０．２Ｇａ０．８Ａｓで構成され、キャリアが走行するチャネル層４、厚さ５ｎｍのアンドープＡｌ０．２５Ｇａ０．７５Ａｓで構成されたスペーサー層５、ｎ型不純物イオンであるＳｉがドーズ量５×１０１２ｃｍ−２となるように１原子層のみプレーナードーピングされてなるキャリア供給層６、厚さ２０ｎｍでＡｌの組成比を基板側Ｘ＝０．２５から表面側Ｘ＝０．７５へ段階的又は連続的に増加させたアンドープＡｌＸＧａ１−ＸＡｓで構成された第１の半導体層７と、厚さ１０ｎｍのアンドープＩｎ０．４８Ｇａ０．５２Ｐで構成された第２の半導体層８と、厚さ１００ｎｍのｎ＋型ＧａＡｓで構成されたキャップ層９が順次積層されている。さらに、キャップ層９上の２カ所にソース電極及びドレイン電極となるオーミック電極１１が形成されている。また、第２の半導体層層８上には、ゲート電極１３が形成されている。このゲート電極材料は熱を加えることにより厚さ１０ｎｍのアンドープＩｎ０．４８Ｇａ０．５２Ｐからなる第２の半導体層８中を抜け、表面の組成比がＡｌ０．７５Ｇａ０．２５Ａｓからなる第１の半導体層７の表面へ拡散しており、拡散層１４を形成している。
【００１５】
また、オーミック電極１１の近傍には、素子分離領域１２が形成されている。さらに、ゲート電極１２付近は、ＳｉＮ又はＳｉＯの絶縁膜１５により保護されている。
【００１６】
次に、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。まず、図２（ａ）に示すように、半絶縁性ＧａＡｓで構成された基板１上に、ＭＯ−ＣＶＤ法又はＭＢＥ法等を用いてＧａＡｓバッファー層２、ＡｌＧａＡｓバッファー層３、チャネル層４、スペーサー層５、キャリア供給層６、ＡｌＧａＡｓからなる第１の半導体層７、ＩｎＧａＰからなる第２の半導体層８、キャップ層９を順次エピタキシャル成長する。第１の半導体層７はＡｌの組成比Ｘをスペーサー層５組成比０．２５であるＡｌ０．２５Ｇａ０．７５Ａｓから徐々に段階的又は連続的に増加させ、表面の組成がＡｌ０．７５Ｇａ０．２５Ａｓとなるように表面を高Ａｌ組成にするようにエピタキシャル成長させる。
【００１７】
次に、所定の位置にフォトレジスト１６によりパターンを形成し、所望の位置を保護し、イオン注入を行うことにより素子分離領域１２を形成する。なお、エピタキシャル成長させたバッファー層２からキャップ層９までのエピタキシャル層１０の所定の位置をメサエッチングすることによっても素子分離は可能である。
【００１８】
次に、フォトレジストパターンを形成し、全面にＮｉ／Ａｕ／Ｇｅ合金からなるオーミック金属を蒸着し（図示せず）リフトオフすることによって、図２（ｂ）に示すように、オーミック電極１１を形成する。
【００１９】
次に、図２（ｃ）に示すように、フォトレジスト１７をマスクとしてキャップ層９のオーミック電極間の所定位置にリセスエッチングを行うことにより、開口９ａを得る。このリセスエッチングでは例えばリン酸、過酸化水素水、水の混合液を用いることにより、キャップ層９とＩｎＧａＰからなる第２の半導体層のエッチング選択比が大きいことから、キャップ層９を選択的に除去が可能であり、安定なリセスエッチングが可能である。
【００２０】
次に、全面にゲート金属を蒸着し、リフトオフすることによって、図３（ａ）に示すように、Ｐｔからなるゲート電極１３を形成する。さらにこのゲート金属を厚さ１０ｎｍのアンドープＩｎ０．４８Ｇａ０．５２Ｐの第２の半導体層内を拡散させ、第１の半導体層まで到達させるために熱処理を行う。この熱処理は３００℃のホットプレートアニール装置でエピ構造等のデバイスの特性を損なわないように行う。この熱により、図３（ｂ）に示すようにＰｔのゲート金属１４が表面が高Ａｌ組成（Ｘ＝０．７５）であるＡｌＸＧａ１−ＸＡｓの第１の半導体層まで拡散し、第１の半導体層と良好なショットキー接続を得ることができることとなる。すなわちＡｌ組成Ｘが高いため、ショットキー特性の障壁高さφＢが向上し、ゲート電極の順方向の耐圧が向上し、ＦＥＴ特性のゲート方向へかけることのできる電圧が向上し、最大ドレイン電流を大きくとることが可能となる。
【００２１】
ゲート電極を形成するための開口９ａは１μｍであり、Ｉｎ０．４８Ｇａ０．５２Ｐの第２の半導体層の膜厚が１０ｎｍを超えると、ショットキー接続するための熱処理により、ゲート金属であるＰｔが第２の半導体層の水平方向への拡散もすすむため、ゲート長が広がりＦＥＴのデバイス特性が劣化する。第２の半導体層の膜厚は薄いほど水平方向への拡散によるゲート長の広がりを抑制することが可能である。
【００２２】
また、ゲート電極材料としてＴｉを用いた場合には、Ｔｉは第２の半導体層であるＩｎＧａＰ内を拡散するが、ＩｎＧａＰ下のＡｌＧａＡｓに接触した時点で基板側への拡散は止まり、良好なショットキー特性を得ることができる。なお、ゲート電極材料としてＡｌ又はＰｄ又はＮｉを用いても同様に良好なショットキー特性を得ることができる。
【００２３】
図４に上記実施の形態におけるＦＥＴと従来のＩｎＧａＰ表面保護層を有するＦＥＴにおける逆方向リーク電流低減効果を示す。この結果は実際のデバイスを測定した結果であり、このように従来例に対して約１桁のリーク電流の低減が得られる。
【００２４】
なお、上記実施の形態におけるＦＥＴでは第２の半導体層はＩｎＧａＰを用いたが、ＩｎＰ又はＩｎＡｌＧａＰであってもよい。これらはチャネル以下の構造に依存し、例えばＩｎＰ基板に整合したＨＥＭＴにおいては第２の半導体層としてはＩｎＰが最適であり、第２の半導体層としてはＩｎＡｌＡｓが用いられる。
【００２５】
また、上記実施の形態におけるＦＥＴでは第１の半導体層はＡｌＧａＡｓを用いたが、ＩｎＡｌＡｓを用いたものであってもＡｌの組成比を表面側で高くすることにより同様の効果があるのはいうまでもない。
【００２６】
【発明の効果】
本発明では良好なショットキー接合を得ることが困難であるＩｎＧａＰ（第２の半導体層）上にゲート電極を形成しながら、ＩｎＧａＰ内にゲート電極材料を拡散させることにより、ＩｎＧａＰの下層のＡｌＧａＡｓ（第１の半導体）とショットキー接合を得ることができる。これにより、ゲート・ドレイン間逆方向リーク電流を低減した良好な電界効果トランジスタを得ることができる。
【図面の簡単な説明】
【図１】本発明の電界効果トランジスタを示す断面図
【図２】本発明の電界効果トランジスタの製造方法を示す断面図
【図３】本発明の電界効果トランジスタの製造方法を示す断面図
【図４】本発明の電界効果トランジスタにおけるゲート・ドレイン間逆方向リーク電流量を示した特性図
【図５】従来の電界効果トランジスタを示す断面図
【符号の説明】
１、５１  半絶縁性半導体基板
２、５２  ＧａＡｓバッファー層
３、５３  ＡｌＧａＡｓバッファー層
４、５４  チャネル層
５、５５  スペーサー層
６、５６  Ｓｉドープ層
７  第１の半導体層
８  第２の半導体層
９、５８  ｎ＋型ＧａＡｓキャップ層
１０、５９  エピタキシャル層
１１、６０  オーミック電極
１２、６１  素子分離領域
１３、６２  ゲート電極
１４  金属拡散層
１５、６３  層間膜層
１６  レジスト
１７  レジスト
５７  ショットキー層（ＩｎＧａＰ）
【図１】
2004158772.tif 000003
【図２】
2004158772.tif 000004
【図３】
2004158772.tif 000005
【図４】
2004158772.tif 000006
【図５】
2004158772.tif 000007