(57)【要約】【課題】マルチフェーズ方式に依らずに負荷急変時の出力電圧変動を抑制し、ＣＰＵ等に安定したほぼ一定の電源電圧を供給する。【解決手段】直流入力電圧をスイッチング方式の第１の変換装置により変換して出力コンデンサを介し負荷にほぼ一定の直流出力電圧を供給する電源装置であって、第１の変換装置の正側直流入出力端子間に、シリーズレギュレータ方式の第２の変換装置を接続し、負荷電流の変動時に、両変換装置により負荷電流を分担して直流出力電圧をほぼ一定に保つ電源装置に関する。第１の変換装置を、直流入力端子Ｐ１，Ｎ１間に互いに直列接続された主スイッチング素子１１及び同期整流素子１２と、両素子１１，１２の相互接続点と出力端子Ｐ２との間に接続されたリアクトル１３とからなる降圧チョッパ１０にて構成し、第２の変換装置を、入出力端子Ｐ１，Ｐ２間に直列接続されたスイッチング素子６１にて構成する。【選択図】  図１
2004328893.tif 000002
【特許請求の範囲】
【請求項１】
直流入力電圧をスイッチング方式の第１の変換装置により変換して出力コンデンサを介し負荷にほぼ一定の直流出力電圧を供給する電源装置において、
第１の変換装置の正側直流入力端子と正側直流出力端子との間に、シリーズレギュレータ方式の第２の変換装置を接続し、負荷電流の変動時に、第１及び第２の変換装置により負荷電流を分担して直流出力電圧をほぼ一定に保つことを特徴とする電源装置。
【請求項２】
請求項１記載の電源装置において、
第１の変換装置を、一対の直流入力端子間に互いに直列接続された主スイッチング素子及び同期整流素子と、これらの素子の相互接続点と正側直流出力端子との間に接続されたリアクトルとからなる降圧チョッパにより構成し、
第２の変換装置を、前記降圧チョッパの正側直流入力端子と正側直流出力端子との間に直列接続されたスイッチング素子により構成したことを特徴とする電源装置。
【請求項３】
請求項１または２に記載した電源装置において、
負荷電流がほぼ一定である定常時には第１の変換装置により負荷に電力を供給し、負荷電流の変動時には、変動分に相当する電力を第２の変換装置から負荷に供給することを特徴とする電源装置の運転方法。
【請求項４】
請求項３に記載した電源装置の運転方法において、
第２の変換装置の出力電圧指令値を、第１の変換装置の出力電圧指令値よりも低く設定したことを特徴とする電源装置の運転方法。
【請求項５】
請求項３に記載した電源装置の運転方法において、
第１の変換装置の出力電圧指令値と出力電圧との偏差を検出し、この偏差をなくすように第２の変換装置を運転することを特徴とする電源装置の運転方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＣＰＵの如く消費電流が急激に変化する情報機器等の負荷を対象とした電源装置に関し、負荷急変時にも出力電圧を高速でほぼ一定に制御可能とした電源装置及びその運転方法に関するものである。
【０００２】
【従来の技術】
図４は、ＣＰＵ等の情報機器を対象とした電源装置を示す回路図（図４（ａ））とその動作説明図（同（ｂ））である。なお、本回路は、後述の非特許文献１に記載されているものである。
【０００３】
図４（ａ）において、Ｐ１，Ｎ１は直流電源（図示せず）に接続された直流入力端子であり、これらの入力端子Ｐ１，Ｎ１間には入力コンデンサ４０が接続されていると共に、入力コンデンサ４０に並列に、何れも同一構成の降圧チョッパ１０，２０，３０が接続されている。各降圧チョッパ、例えば降圧チョッパ１０は、入力コンデンサ４０の両端に互いに直列接続されたｎチャネルＭＯＳＦＥＴ等の主スイッチング素子１１及び同期整流素子１２と、これらの相互接続点に一端が接続されたリアクトル１３とからなっている。なお、他の降圧チョッパ２０，３０において、２１，３１は主スイッチング素子、２２，３２は同期整流素子、２３，３３はリアクトルを示す。
【０００４】
また、各リアクトル１３，２３，３３の他端、及び、同期整流素子１２，２２，３２のソースは、それぞれ一括して直流出力端子Ｐ２，Ｎ２に接続され、これらの出力端子Ｐ２，Ｎ２間には出力コンデンサ５０が接続されている。
図示されていないが、直流出力端子Ｐ２，Ｎ２間には負荷としてのＣＰＵ等が並列に接続されている。
【０００５】
次に、図４（ａ）の動作を同（ｂ）を参照しつつ説明する。降圧チョッパ１０，２０，３０の動作は同一であるため、ここでは降圧チョッパ１０を例に挙げて説明する。
降圧チョッパ１０の主スイッチング素子１１がオンしたときには、コンデンサ４０→主スイッチング素子１１→リアクトル１３→コンデンサ５０の経路で、コンデンサ４０に蓄えられたエネルギーがリアクトル１３を介してコンデンサ５０に移動する。次に、主スイッチング素子１１がオフすると、リアクトル１３→コンデンサ５０→同期整流素子１２の経路で、リアクトル１３に蓄えられたエネルギーがコンデンサ５０に移動する。また、このとき同期整流素子１２をオンすることにより、同期整流素子１２のオン電圧が低下する。
【０００６】
降圧チョッパ１０は、主スイッチング素子１１及び同期整流素子１２のオンオフ比を調整することにより、コンデンサ５０両端の直流出力電圧を調整しており、他の降圧チョッパ２０，３０も同様に動作する。
更に、降圧チョッパ１０，２０，３０は、図４（ｂ）に示すように主スイッチング素子１１，２１，３１をオンする位相を１２０度ずつずらすことで３多重運転されており、この運転方式はマルチフェーズ方式と呼ばれている。
このようなマルチフェーズ方式を採ることにより、ＣＰＵのように急激に変動する負荷に対しても、電源装置の出力電圧変動を小さくすることができる。
【０００７】
なお、図５は、降圧チョッパが１フェーズの場合（図５（ａ））と図４（ａ）の如く３フェーズの場合（図５（ｂ））において、ステップ負荷に電力を供給したときの出力電圧及び各部の電流を示したものである。ここで、図５（ａ），（ｂ）の表題に記載された「ΔＩ＝３０Ａ」はリアクトル電流（負荷電流）の変化幅を意味しており、図５（ｂ）の３フェーズでは、各リアクトル電流の合計値としての負荷電流の変化幅ΔＩが３０Ａとなる。
３フェーズ化することにより、出力電圧変動ΔＶが約０．１５Ｖから約０．１１Ｖに、整定時間Δｔが約１１μｓから約４μｓに低減しており、出力電圧が短時間で安定することがわかる。
【０００８】
また、図４とは回路構成が異なるが、直流電源に並列接続された複数のトランジスタを所定電気角ずつ位相を順次ずらしてスイッチングすることにより、入力電流波形の脈動を抑制するようにしたスイッチング電源装置が、特許文献１に記載されている。
【０００９】
【非特許文献１】
寺師  裕人，「コンピュータ用電源の設計法」，デンセイラムダ株式会社，２００２スイッチング電源シンポジウム配布資料，Ｄ３−３−１〜２２，２００２年
【特許文献１】
特開平１０−１２７０５０号公報（［００１２］，［００１３］，［００２４］、図２等）
【００１０】
【発明が解決しようとする課題】
ＣＰＵ等の負荷の電源電圧として許容される電圧変動範囲は、現在１．３Ｖ±０．５Ｖであるが、将来は１．３Ｖ±０．２Ｖにしなければならないことが、例えば、Ｄｏｎ  Ｗｏｏｄ，Ｔｅｄ  ＤｉＢｅｎｅによる”Ｔｒｅｎｄｓ  ｉｎ  Ｐｏｗｅｒ  Ｄｉｓｔｒｉｂｕｔｉｏｎ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓ”  （２００２  ＩＢＭ  Ｐｏｗｅｒ  Ｔｅｃｈｎｏｌｏｇｙ  Ｓｙｍｐｏｓｉｕｍ，  ２００２年）に示されており、電圧変動範囲を現在の１／２以下にすることが求められる。
【００１１】
図５（ｂ）の３フェーズの動作波形からもわかるように、１フェーズから多重化により３フェーズにしても、電圧変動幅は約０．１５Ｖから約０．１１Ｖと２５％程度しか低減せず、多重化によって電圧変動を半減させるためには更にフェーズ数を増加させなければならない。このため、従来のマルチフェーズ方式では、部品点数が増加して装置が高価になり、大型化するという問題があった。
また、ＣＰＵ等の負荷では数ｋＡ／μｓ程度の大きさで負荷電流が変動し、配線等による寄生インダクタンスが１ｎＨ（配線長が約１ｍｍ）であっても数Ｖの電圧降下を生じるため、降圧チョッパを並列接続して装置が大型化すると、マルチフェーズ化してもある程度以上のフェーズ数では効果がなくなるという問題があった。
【００１２】
そこで本発明は、マルチフェーズ方式に依らずに負荷急変時における出力電圧の変動を速やかに抑制し、ＣＰＵ等の負荷に対して安定した電源電圧を供給するようにした電源装置及びその運転方法を提供しようとするものである。
【００１３】
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載した電源装置は、直流入力電圧をスイッチング方式の第１の変換装置により変換して出力コンデンサを介し負荷にほぼ一定の直流出力電圧を供給する電源装置において、第１の変換装置の正側直流入力端子と正側直流出力端子との間に、シリーズレギュレータ方式の第２の変換装置を接続し、負荷電流の変動時に、第１及び第２の変換装置により負荷電流を分担して直流出力電圧をほぼ一定に保つものである。
【００１４】
また、請求項２に記載した電源装置は、請求項１記載の電源装置において、第１の変換装置を、一対の直流入力端子間に互いに直列接続された主スイッチング素子及び同期整流素子と、これらの素子の相互接続点と正側直流出力端子との間に接続されたリアクトルとからなる降圧チョッパにより構成し、第２の変換装置を、前記降圧チョッパの正側直流入力端子と正側直流出力端子との間に直列接続されたスイッチング素子により構成したものである。
【００１５】
上記請求項１または２に記載した電源装置の運転方法としては、請求項３に記載したように、負荷電流がほぼ一定である定常時には第１の変換装置により負荷に電力を供給し、負荷電流の変動時には、変動分に相当する電力を第２の変換装置から負荷に供給する。
また、この場合、請求項４に記載したように、第２の変換装置の出力電圧指令値を、第１の変換装置の出力電圧指令値よりも低く設定し、あるいは、請求項５に記載したように、第１の変換装置の出力電圧指令値と出力電圧との偏差を検出し、この偏差をなくすように第２の変換装置を運転することが望ましい。
【００１６】
現在、スイッチング電源の動作周波数は、前述した非特許文献１にも示されているように２５０ｋＨｚ〜１ＭＨｚである。スイッチング方式の降圧チョッパの高周波特性はスイッチング周波数の１／２以下であり、この種の降圧チョッパを２フェーズ化、３フェーズ化しても、たかだかスイッチング周波数の１〜３／２以下の応答速度にしかならない。しかし、シリーズレギュレータの動作周波数は構成スイッチング素子の周波数特性となるため、ＭＯＳＦＥＴ等の高速スイッチングが可能な素子を使用すれば、数１０ＭＨｚ以上の周波数特性までの高速動作が可能である。なお、シリーズレギュレータは、リニアレギュレータの一種であり、負荷に供給される電圧を常に一定に保つために自動可変抵抗のように動作する電源安定化装置として広く知られている。
すなわち、請求項１，２に記載した電源装置においては、負荷急変時の出力電圧変動分を補うように、シリーズレギュレータ方式の第２の変換装置を動作させてその出力電流によって出力コンデンサを充電することにより、出力電圧の変動を迅速に抑制する。
【００１７】
また、請求項３〜５に記載した運転方法によれば、定常状態ではシリーズレギュレータ方式の第２の変換装置が動作せず、電力変換効率はスイッチング方式の第１の変換装置、例えば降圧チョッパの変換効率により決まるため、高効率化も達成することができる。
【００１８】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
図１は本実施形態の回路構成を示すもので、図４（ａ）と同一の構成要素には同一の参照符号を付してある。
【００１９】
図１において、直流入力端子Ｐ１，Ｎ１間の入力コンデンサ４０の両端には、図４（ａ）と同様にスイッチング方式の第１の変換装置である降圧チョッパ１０が接続され、この降圧チョッパ１０はｎチャネルＭＯＳＦＥＴからなる主スイッチング素子１１及び同期整流素子１２の直列回路と、各素子１１，１２の相互接続点に一端が接続されたリアクトル１３とから構成されている。また、リアクトル１３の他端と同期整流素子１２のソースとの間には出力コンデンサ５０が接続され、その両端が電源装置の直流出力端子Ｐ２，Ｎ２となっている。
なお、直流出力端子Ｐ２，Ｎ２には、図示されていないがＣＰＵ等の負荷が接続されている。
【００２０】
この実施形態では、正側の直流入力端子Ｐ１と直流出力端子Ｐ２との間に、第２の変換装置として、シリーズレギュレータを構成するｎチャネルＭＯＳＦＥＴ等のスイッチング素子６１が直列に接続されている。具体的には、スイッチング素子６１のドレインが直流入力端子Ｐ１に接続され、ソースが直流出力端子Ｐ２に接続されている。
【００２１】
また、図示しない制御回路により、降圧チョッパ１０の出力電圧指令値を電源装置としての出力電圧指令値Ｖ０＊として設定した場合、スイッチング素子６１によるシリーズレギュレータの出力電圧指令値Ｖ０２＊は、前記Ｖ０＊より例えば０．０５Ｖ程度低い値に設定されている。
【００２２】
次に、この実施形態の動作を説明する。
図２（ａ）は負荷電流が一定の定常時における動作波形図であり、同図（ｂ）は負荷電流が無負荷状態からステップ状に急変した場合の動作波形図である。
まず、定常時には降圧チョッパ１０の出力電流により電源装置の出力電圧が指令値Ｖ０＊に維持されるため、図２（ａ）に示すようにシリーズレギュレータのスイッチング素子６１をオフして電流を流さないように制御が行われる。従って、電源装置としての変換効率は、スイッチング方式の降圧チョッパ１０の変換効率となる。
【００２３】
また、図２（ｂ）に示すように、負荷電流が無負荷状態からステップ状に変化した場合には、出力コンデンサ５０の電圧が低下し、降圧チョッパ１０の出力電圧指令値Ｖ０＊に対し出力電圧Ｖ０が低下した分の電力を補おうとして、主スイッチング素子１１のオン期間が増加するように動作する。しかし、降圧チョッパ１０の制御遅れとリアクトル１３により降圧チョッパ１０の出力電流は急激には立ち上がらないため、出力電流は図２（ｂ）のようにリプルを持った一次遅れ電流となる。これにより、出力コンデンサ５０が更に放電するので、電源装置の出力電圧は指令値Ｖ０＊よりも低下していく。
【００２４】
そして、出力電圧Ｖ０がシリーズレギュレータの出力電圧指令値Ｖ０２＊に達した時点でシリーズレギュレータのスイッチング素子６１をオンすることにより、コンデンサ４０→スイッチング素子６１→コンデンサ５０の経路でコンデンサ５０に充電電流が流れる。ここで、シリーズレギュレータは、その構成スイッチング素子であるＭＯＳＦＥＴの周波数特性で動作するため、数１０ＭＨｚ以上の高速応答特性を得ることができる。
【００２５】
シリーズレギュレータの動作により、電源装置の出力電圧Ｖ０はシリーズレギュレータの出力電圧指令値Ｖ０２＊に保たれる。やがて、降圧チョッパ１０の電流が要求される負荷電流に達し、コンデンサ５０の電圧は降圧チョッパ１０の出力電圧指令値Ｖ０＊に達する。これにより、シリーズレギュレータの出力電流は零となり、以後は図２（ａ）の定常時と同じ動作になってスイッチング方式の降圧チョッパ１０による変換効率を得ることができる。
【００２６】
以上のように、本実施形態によれば、シリーズレギュレータの出力電圧指令値Ｖ０２＊を降圧チョッパ１０の出力電圧指令値Ｖ０＊よりも若干低い値に設定することにより、負荷急変時に電源装置の出力電圧が一時的に低下した場合にシリーズレギュレータが動作して電圧変動分に相当する供給電力を分担する。これにより、電源装置の出力電圧Ｖ０を上記出力電圧指令値Ｖ０２＊に維持すると共に、その後、出力電圧Ｖ０は速やかに降圧チョッパ１０の出力電圧指令値Ｖ０＊にまで回復するので、出力電圧の大幅な変動を抑制することができる。
【００２７】
次に、図３は、電源装置の出力電圧Ｖ０の偏差（出力電圧指令値Ｖ０＊からの変化分）を検出してその偏差を補償するようにシリーズレギュレータを運転する場合の動作波形図である。
この場合のシリーズレギュレータの出力電圧指令値Ｖ０２＊は降圧チョッパ１０の出力電圧指令値Ｖ０＊にほぼ等しく設定されており、出力電圧Ｖ０がシリーズレギュレータの出力電圧指令値Ｖ０２＊より僅かでも低下して偏差が生じると、シリーズレギュレータのスイッチング素子６１をオンさせて前記偏差を解消するような制御が行われる。
【００２８】
定常時は出力電圧Ｖ０の変動がほとんど発生しないため、図３（ａ）に示すようにシリーズレギュレータの出力電流はほぼ零であり、全体的な動作は図２（ａ）と同様である。
次いで、図３（ｂ）に示す如く負荷変動が発生して出力電圧Ｖ０が低下すると、制御回路が出力電圧指令値Ｖ０＊との偏差（Ｖ０＊−Ｖ０）を検出してこの偏差をなくすようにシリーズレギュレータのスイッチング素子６１を速やかにオンさせ、コンデンサ４０→スイッチング素子６１→コンデンサ５０の経路でコンデンサ５０を充電する。
【００２９】
このとき、図２（ｂ）と同様に、降圧チョッパ１０は出力電圧Ｖ０の低下分に相当する電力を補おうとして主スイッチング素子１１のオン期間を増加させるように動作するので、降圧チョッパ１０の電流はリプルを持ちながら次第に増加していき、やがて負荷電流として要求される値になる。
これによって出力電圧Ｖ０の低下が止まると共に、シリーズレギュレータの出力電流が零になり、以後は定常時と同じ動作になる。
【００３０】
上述した図２，図３のように、負荷電流がほぼ一定の平常時にはシリーズレギュレータが動作しないように制御し、負荷の急変により出力電圧Ｖ０が低下したときには、シリーズレギュレータの出力電圧指令値Ｖ０２＊の大きさに応じて、図２のようにシリーズレギュレータを降圧チョッパとほぼ同時に動作させたり、あるいは、図３のようにシリーズレギュレータを先行させて動作させることができ、何れにしても、負荷急変時に降圧チョッパ及びシリーズレギュレータにより負荷電流を分担して出力電圧の変動を早期に抑制し、安定した直流電圧を負荷に供給することが可能になる。
【００３１】
【発明の効果】
以上述べたように本発明によれば、スイッチング方式の降圧チョッパ等の第１の変換装置とシリーズレギュレータ方式の第２の変換装置との２回路のみを用いることにより、負荷が急変する場合の出力電圧の変動を早期に抑制することができ、従来のマルチフェーズ化した電源装置に比べて部品点数が減少するため、装置の小形化、低コスト化が可能である。
また、定常時にはスイッチング方式の降圧チョッパと同等の高い変換効率が得られると共に、負荷変動時にはシリーズレギュレータのみで構成した場合と同等の高速応答性を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態を示す回路図である。
【図２】図１の実施形態の動作波形図である。
【図３】図１の実施形態の動作波形図である。
【図４】従来技術を示す回路図及び動作説明図である。
【図５】降圧チョッパが１フェーズの場合及び３フェーズの場合の動作波形図である。
【符号の説明】
１０：降圧チョッパ
１１：主スイッチング素子
１２：同期整流素子
１３：リアクトル
４０：入力コンデンサ
５０：出力コンデンサ
６１：スイッチング素子（シリーズレギュレータ）
Ｐ１，Ｎ１：直流入力端子
Ｐ２，Ｎ２：直流出力端子
【図１】
2004328893.tif 000003
【図２】
2004328893.tif 000004
【図３】
2004328893.tif 000005
【図４】
2004328893.tif 000006
【図５】
2004328893.tif 000007