(57)【要約】【課題】薄膜トランジスタを備えた装置において、電流リーク故障に対する冗長性を備えつつ、光リーク電流を低減する。【解決手段】複数の薄膜トランジスタの少なくとも一つは、ソース領域８２、ドレイン領域８３、および、ソース領域８２とドレイン領域８３との間に形成された複数のチャネル領域８４、８５を含む半導体層と、半導体層の上に形成されたゲート絶縁層９１と、ゲート絶縁層９１の上に設けられたゲート電極９２とを備え、半導体層は、複数のチャネル領域８４、８５のうち互いに隣り合う２つのチャネル領域を接続する不純物ドープ領域２５をさらに有し、不純物ドープ領域２５は、第１の不純物濃度を有する低濃度不純物領域８７、８８と、第１の不純物濃度よりも高い第２の不純物濃度を有する高濃度不純物領域９０とを含んでおり、ゲート電極９２は複数のチャネル領域８４、８５と不純物ドープ領域２５とを覆う。【選択図】  図１
2004327650.tif 000002
【特許請求の範囲】
【請求項１】
複数の薄膜トランジスタを備えた装置であって、前記複数の薄膜トランジスタの少なくとも一つは、
ソース領域、ドレイン領域、および、前記ソース領域と前記ドレイン領域との間に形成された複数のチャネル領域を含む半導体層と、
前記半導体層の上に形成されたゲート絶縁層と、
前記ゲート絶縁層の上に設けられたゲート電極と
を備え、
前記半導体層は、前記複数のチャネル領域のうち互いに隣り合う２つのチャネル領域を接続する不純物ドープ領域をさらに有し、前記不純物ドープ領域は、第１の不純物濃度を有する低濃度不純物領域と、前記第１の不純物濃度よりも高い第２の不純物濃度を有する高濃度不純物領域とを含んでおり、前記ゲート電極は前記複数のチャネル領域と前記不純物ドープ領域とを覆う、装置。
【請求項２】
前記半導体層は、前記複数のチャネル領域のうち前記ソース領域に最も近いチャネル領域と前記ソース領域との間、および／または前記複数のチャネル領域のうち前記ドレイン領域に最も近いチャネル領域と前記ドレイン領域との間に、他の低濃度不純物領域が形成されている、請求項１に記載の半導体装置。
【請求項３】
前記ゲート電極は、前記他の低濃度不純物領域とオーバーラップしていない、請求項２に記載の半導体装置。
【請求項４】
前記ゲート電極は、前記他の低濃度不純物領域の一部とオーバーラップしている、請求項２に記載の半導体装置。
【請求項５】
前記第１の不純物濃度は前記他の低濃度不純物領域の不純物濃度と異なる、請求項２から４のいずれかに記載の半導体装置。
【請求項６】
前記第１の不純物濃度は前記他の低濃度不純物領域の不純物濃度と略同じである、請求項２から４のいずれかに記載の半導体装置。
【請求項７】
前記他の低濃度不純物領域および前記低濃度不純物領域のうち少なくとも１つの領域のチャネル方向の長さは、他の領域のチャネル方向の長さと異なる、請求項２から６のいずれかに記載の装置。
【請求項８】
前記他の低濃度不純物領域のうちの前記ゲート電極がオーバーラップしている部分の不純物濃度と、前記他の低濃度不純物領域のうちの前記ゲート電極がオーバーラップしていない部分の不純物濃度とが異なる、請求項４に記載の装置。
【請求項９】
液晶表示装置として機能する、請求項１から８に記載の装置。
【請求項１０】
複数の薄膜トランジスタを備えた装置の製造方法であって、
（ａ）基板を用意する工程と、
（ｂ）前記基板の上に半導体層を堆積する工程と、
（ｃ）前記半導体層に、ソース領域、ドレイン領域、前記ソース領域と前記ドレイン領域との間に形成された複数のチャネル領域、および、前記複数のチャネル領域のうち互いに隣りあう２つのチャネル領域を接続する不純物ドープ領域を形成する工程であって、前記不純物ドープ領域は、低濃度不純物領域、および、前記低濃度不純物領域の不純物濃度よりも高い不純物濃度を有する高濃度不純物領域を含む工程と、
（ｄ）前記半導体層の上にゲート絶縁層を形成する工程と、
（ｅ）前記ゲート絶縁層の上に、前記半導体層のうち少なくとも前記複数のチャネル領域と前記不純物ドープ領域とを覆うゲート電極を設ける工程と
を包含する、製造方法。
【請求項１１】
前記半導体層に他の低濃度不純物領域を形成する工程をさらに含み、前記他の低濃度不純物領域は、前記複数のチャネル領域のうち前記ソース領域に最も近いチャネル領域と前記ソース電極との間、および／または前記複数のチャネル領域のうち前記ドレイン領域に最も近いチャネル領域と前記ドレイン電極との間に形成される、請求項１０に記載の製造方法。
【請求項１２】
前記工程（ｃ）において、前記低濃度不純物領域と前記他の低濃度不純物領域とを同時に形成する、請求項１１に記載の製造方法。
【請求項１３】
前記工程（ｃ）において、前記半導体層に第１のドーズ量で不純物を注入することにより、前記低濃度不純物領域を形成し、
前記工程（ｃ）の後に、前記半導体層に前記第１のドーズ量と異なる第２のドーズ量で不純物を注入することにより前記他の低濃度不純物領域を形成する、請求項１１に記載の製造方法。
【請求項１４】
前記工程（ｅ）において、前記ゲート電極は、前記他の低濃度不純物領域の一部とオーバーラップするように形成される、請求項１１から１３のいずれかに記載の製造方法。
【請求項１５】
前記工程（ｅ）の後に、前記ゲート電極をマスクとして前記半導体層に不純物を注入する、請求項１４に記載の製造方法。
【請求項１６】
前記工程（ｃ）は、前記半導体層に第１のドーズ量で不純物を注入することにより、前記低濃度不純物領域を形成する工程を含み、
前記工程（ｅ）の後に、前記ゲート電極をマスクとして、前記半導体層に前記第１のドーズ量と異なる第２のドーズ量で不純物を注入することにより前記他の低濃度不純物領域を形成する、請求項１１に記載の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタを備えた装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置は、軽量、薄型、低消費電力などの利点を持つディスプレイとして注目されている。
【０００３】
液晶表示装置では、液晶層とそれを挟む一対の電極とから構成された「画素」がマトリクス状に配置されている。各画素の電極間に任意の電圧を加えると、液晶層に含まれる液晶分子の配向状態が変化し、その結果、液晶層を通過する光の偏光度を変化させることができる。このようにして、各画素における光の透過率を制御することにより画像が表示される。
【０００４】
液晶表示装置は、その動作原理から単純マトリクス型とアクティブマトリクス型とに分けられる。このうち、アクティブマトリクス型液晶表示装置は、各画素をオン／オフするためのアクティブ素子（典型的には、薄膜トランジスタ）をスイッチング素子として備えているため、画素毎に独立して信号が送られる。そのため、アクティブマトリクス型液晶表示装置を用いると、解像度に優れ、鮮明な画像を表示できる。
【０００５】
アクティブマトリクス型液晶表示装置のスイッチング素子として、従来より、アモルファスシリコン（ａ−Ｓｉ）薄膜を用いた薄膜トランジスタ（以下「ａ−Ｓｉ  ＴＦＴ」と略することがある）が広く用いられている。また、最近では、ポリシリコン（ｐｏｌｙ−Ｓｉ）薄膜を用いたＴＦＴ（以下、「ｐｏｌｙ−ＳｉＴＦＴ」と略することがある）が実用化されている。ｐｏｌｙ−Ｓｉ薄膜は、例えば、ａ−Ｓｉ薄膜を６００℃程度以上の温度で熱処理することによって、あるいはエキシマレーザー照射等によりａ−Ｓｉ薄膜を再結晶化（レーザー結晶化）させることによって形成できる。ｐｏｌｙ−Ｓｉ薄膜は、ａ−Ｓｉ薄膜よりも高い電界効果移動度を有することから、ｐｏｌｙ−Ｓｉ  ＴＦＴを用いて、画素用スイッチング素子のみでなく、高速動作が要求される駆動回路用スイッチング素子も形成できる。そのため、これらのスイッチング素子を同一基板上に形成できるというメリットがある。
【０００６】
ｐｏｌｙ−Ｓｉ  ＴＦＴでは、シリコン結晶性の改善や移動度の向上により、ａ−Ｓｉ  ＴＦＴのオン特性よりも優れたオン特性が得られるにもかかわらず、オフ電流の増大が問題となっている。そのため、ｐｏｌｙ−Ｓｉ  ＴＦＴにとって、リーク電流の低減は重要な課題である。
【０００７】
リーク電流を低減できるＴＦＴの構造として、チャネル領域とドレイン領域との間に低濃度不純物領域（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ、以下、「ＬＤＤ領域」と略すことがある）を形成したＬＤＤ構造が知られている。ＬＤＤ領域によって、ドレイン近傍の電界集中を緩和することができるので、オフリーク電流を抑制できる。
【０００８】
リーク電流を低減できる他のＴＦＴの構造として、マルチゲート構造が提案されている。マルチゲート構造では、ソース電極とドレイン電極との間に複数のゲート電極／チャネル領域が設けられ、ソース−ドレイン間電圧が複数のＰＮ接合に分散させられている。その結果、ＰＮ接合近傍における電界集中が緩和されるため、トランジスタのオフリーク電流を抑制することができる。
【０００９】
特許文献１は、上述したＬＤＤ構造とマルチゲート構造とを併せ持つスイッチング素子を開示している。特許文献１のスイッチング素子では、図９に示すように、透明基板６０の上に、チャネル領域６３を有するＴＦＴと、チャネル領域６４を有する他のＴＦＴとが、高濃度不純物領域６９により直列に接続されている。チャネル領域６３を有するＴＦＴでは、チャネル領域６３の両側に低濃度不純物領域６５、６６が設けられており、チャネル領域６３はゲート絶縁膜７０を介してゲート電極７１で覆われている。同様に、チャネル領域６４を有するＴＦＴでは、チャネル領域６４の両側に低濃度不純物領域６７、６８が設けられ、チャネル領域６４はゲート絶縁膜７０を介してゲート電極７２で覆われている。両端の低濃度不純物領域６５、６８にそれぞれ隣接して、ソース領域６１およびドレイン領域６２が形成されている。ソース領域６１はソース電極７４と、ドレイン領域６２はドレイン電極７５と、層間絶縁膜７３に設けられたコンタクト部を介してそれぞれ接続されている。特許文献１には、このような構造を有することにより、スイッチング素子のリーク電流を低減することができることが記載されている。また、上記スイッチング素子は、１つの画素電極に対して直列に接続された２つのＴＦＴを有するので、画素の輝点欠陥の原因である電流リーク故障に対する冗長性を備えることができることも記載されている。すなわち、スイッチング素子に含まれる１つのＴＦＴが電流リーク故障を生じても、直列に接続された他のＴＦＴによって電流リークを抑制するので、スイッチング素子自体は正常に動作することができる。
【００１０】
【特許文献１】
特開平６−２６５９４０号公報
【００１１】
【発明が解決しようとする課題】
ＬＤＤ領域を有する従来のＴＦＴでは、ＬＤＤ領域に光が入射すると光リーク電流が発生する。例えば、図９に示すＴＦＴ構造では、ＬＤＤ領域６５、６６、６７、６８に光が入射すると、導電帯には電子、荷電子帯には正孔がそれぞれ励起され、電子−正孔対が生成される。生成された電子―正孔対は、ＬＤＤ領域に形成される電界によって、ソース領域あるいはドレイン領域へ流れる。その結果、光リーク電流が発生する。この光リーク電流は、ＴＦＴのオフ時のリーク電流を増大させる。このように、チャネル領域とドレイン領域との間の電界集中を緩和することによりリーク電流を減少させるために設けているＬＤＤ領域が、光を吸収することにより、かえってリーク電流を増大させることになる。
【００１２】
上記のような光リーク電流は、ＴＦＴを透過型液晶表示装置やプロジェクターなどに適用する場合に、特に問題となる。透過型液晶表示装置では、液晶表示素子の背後に配置された照明装置（バックライト等）から入射する光によって表示を行う。また、プロジェクター等では、光源としてメタルハライドランプ等を用い、レンズ系と液晶表示素子とを組み合わせて投影する。従って、これらの装置に設置されたＴＦＴのＬＤＤ領域には、光源からの直接光やレンズなど光学系で反射された光などが入射しやすいため、より大きな光リーク電流が発生する可能性がある。
【００１３】
光リーク電流を低減するために、ＴＦＴの上層、下層または側方に光を遮るための遮光層などを設ける構造が従来から考えられている。しかし、遮光層を設けると、製造工程数が増加し、ＴＦＴ構造が複雑になり、またその結果として製造コストが増大する。
【００１４】
本発明は、上記事情に鑑みてなされたものであり、その主な目的は、リーク電流を低く抑え、かつ電流リーク故障に対する冗長性を備えつつ、光リーク電流を低減することができる薄膜トランジスタを備えた装置を提供することである。また、そのような薄膜トランジスタを備えた装置を、製造工程を増加させることなく、簡便に製造できる方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明の装置は、複数の薄膜トランジスタを備えた装置であって、前記複数の薄膜トランジスタの少なくとも一つは、ソース領域、ドレイン領域、および、前記ソース領域と前記ドレイン領域との間に形成された複数のチャネル領域を含む半導体層と、前記半導体層の上に形成されたゲート絶縁層と、前記ゲート絶縁層の上に設けられたゲート電極とを備え、前記半導体層は、前記複数のチャネル領域のうち互いに隣り合う２つのチャネル領域を接続する不純物ドープ領域をさらに有し、前記不純物ドープ領域は、第１の不純物濃度を有する低濃度不純物領域と、前記第１の不純物濃度よりも高い第２の不純物濃度を有する高濃度不純物領域とを含んでおり、前記ゲート電極は前記複数のチャネル領域と前記不純物ドープ領域とを覆うことを特徴とし、そのことによって上記目的が達成される。
【００１６】
ある好ましい実施形態において、前記半導体層は、前記複数のチャネル領域のうち前記ソース領域に最も近いチャネル領域と前記ソース領域との間、および／または前記複数のチャネル領域のうち前記ドレイン領域に最も近いチャネル領域と前記ドレイン領域との間に、他の低濃度不純物領域が形成されている。
【００１７】
前記ゲート電極は、前記他の低濃度不純物領域とオーバーラップしていなくてもよいし、前記ゲート電極は、前記他の低濃度不純物領域の一部とオーバーラップしていてもよい。
【００１８】
前記第１の不純物濃度は前記他の低濃度不純物領域の不純物濃度と異なっていてもよいし、前記第１の不純物濃度は前記他の低濃度不純物領域の不純物濃度と略同じであってもよい。
【００１９】
前記他の低濃度不純物領域および前記低濃度不純物領域のうち少なくとも１つの領域のチャネル方向の長さは、他の領域のチャネル方向の長さと異なっていてもよい。
【００２０】
前記他の低濃度不純物領域のうちの前記ゲート電極がオーバーラップしている部分の不純物濃度と、前記他の低濃度不純物領域のうちの前記ゲート電極がオーバーラップしていない部分の不純物濃度とが異なっていてもよい。
【００２１】
上記装置は、液晶表示装置として機能することができる。
【００２２】
本発明の製造方法は、複数の薄膜トランジスタを備えた装置の製造方法であって、（ａ）基板を用意する工程と、（ｂ）前記基板の上に半導体層を堆積する工程と、（ｃ）前記半導体層に、ソース領域、ドレイン領域、前記ソース領域と前記ドレイン領域との間に形成された複数のチャネル領域、および、前記複数のチャネル領域のうち互いに隣りあう２つのチャネル領域を接続する不純物ドープ領域を形成する工程であって、前記不純物ドープ領域は、低濃度不純物領域、および、前記低濃度不純物領域の不純物濃度よりも高い不純物濃度を有する高濃度不純物領域を含む工程と、（ｄ）前記半導体層の上にゲート絶縁層を形成する工程と、（ｅ）前記ゲート絶縁層の上に、前記半導体層のうち少なくとも前記複数のチャネル領域と前記不純物ドープ領域とを覆うゲート電極を設ける工程とを包含することを特徴とし、そのことにより上記目的が達成される。
【００２３】
ある好ましい実施形態において、前記半導体層に他の低濃度不純物領域を形成する工程をさらに含み、前記他の低濃度不純物領域は、前記複数のチャネル領域のうち前記ソース領域に最も近いチャネル領域と前記ソース電極との間、および／または前記複数のチャネル領域のうち前記ドレイン領域に最も近いチャネル領域と前記ドレイン電極との間に形成される。
【００２４】
前記工程（ｃ）において、前記低濃度不純物領域と前記他の低濃度不純物領域とを同時に形成することができる。
【００２５】
前記工程（ｃ）において、前記半導体層に第１のドーズ量で不純物を注入することにより、前記低濃度不純物領域を形成し、前記工程（ｃ）の後に、前記半導体層に前記第１のドーズ量と異なる第２のドーズ量で不純物を注入することにより前記他の低濃度不純物領域を形成してもよい。
【００２６】
前記工程（ｅ）において、前記ゲート電極は、前記他の低濃度不純物領域の一部とオーバーラップするように形成されていてもよい。
【００２７】
前記工程（ｅ）の後に、前記ゲート電極をマスクとして前記半導体層に不純物を注入してもよい。
【００２８】
前記工程（ｃ）は、前記半導体層に第１のドーズ量で不純物を注入することにより、前記低濃度不純物領域を形成する工程を含み、前記工程（ｅ）の後に、前記ゲート電極をマスクとして、前記半導体層に前記第１のドーズ量と異なる第２のドーズ量で不純物を注入することにより前記他の低濃度不純物領域を形成してもよい。
【００２９】
【発明の実施の形態】
以下、図面を参照しながら、本発明による薄膜トランジスタを備えた装置の実施形態を説明する。本明細書では、「薄膜トランジスタを備えた装置」は、アクティブマトリクス基板等の半導体装置や、液晶表示装置、有機ＥＬ表示装置等を広く含むものとする。
【００３０】
本発明のそれぞれの実施形態の装置は、複数の薄膜トランジスタを備えている。図１〜８は、各実施形態の装置における薄膜トランジスタの構造または製造工程を説明する模式的な断面図を示す。これらの図には、簡単のため、単一の薄膜トランジスタのみが示されている。
【００３１】
（実施形態１）
本発明の第１の実施形態は、液晶表示装置などに適用されるアクティブマトリクス基板である。
【００３２】
本実施形態のアクティブマトリクス基板は、図１に示す薄膜トランジスタ８０を備えている。薄膜トランジスタ８０は、絶縁性の表面を有する基板８１に支持されている。基板８１の上には、半導体層が形成されている。半導体層には、ソース領域８２と、ドレイン領域８３と、第１チャネル領域８４および第２チャネル領域８５とが形成されている。第１および第２チャネル領域８４、８５は、ソースおよびドレイン領域８２、８３の間に配置されている。第１チャネル領域８４のそれぞれの両側にはＬＤＤ領域（低濃度不純物領域）８６および８７が形成され、第１のＬＤＤ−チャネル−ＬＤＤ構造を構成している。同様に、第２チャネル領域８５のそれぞれの両側にはＬＤＤ領域８８および８９が形成され、第２のＬＤＤ−チャネル−ＬＤＤ構造を構成している。ＬＤＤ領域のうち、第１のチャネル領域８４のソース領域８２側に配置されたＬＤＤ領域８６は、ソース領域８２と接しており、第２のチャネル領域８５のドレイン領域８３側に配置されたＬＤＤ領域８９は、ドレイン領域８３と接している。これらのＬＤＤ領域は、ソース領域８２およびドレイン領域８３の不純物濃度よりも低い不純物濃度を有する。第１のＬＤＤ−チャネル−ＬＤＤ構造と第２のＬＤＤ−チャネル−ＬＤＤ構造との間には、高濃度不純物領域（接続領域）９０が形成されている。高濃度不純物領域９０の不純物濃度は、上記の複数のＬＤＤ領域の不純物濃度よりも高い。半導体層の上には、ゲート絶縁膜９１を介して１つのゲート電極９２が設けられている。ゲート電極９２は、半導体層のうちチャネル領域８４、８５とＬＤＤ領域８７、８８と高濃度不純物領域９０とオーバーラップするように設けられている。
【００３３】
ゲート電極９２の上には、絶縁層９３が形成されている。絶縁層９３には、ソース領域８２およびドレイン領域８３にそれぞれ達する２つのコンタクトホールが形成されている。これらのコンタクトホールの内部および絶縁層９３上面に、ソース領域８２およびドレイン領域８３とそれぞれ接続されたソース電極９４およびドレイン電極９５が設けられている。
【００３４】
本実施形態では、半導体層に２つのチャネル領域８４、８５が形成されているが、３以上のチャネル領域を形成しても良い。その場合には、各チャネル領域の両側にＬＤＤ領域を配置することにより３以上のＬＤＤ−チャネル−ＬＤＤ構造を形成し、これらのＬＤＤ−チャネル−ＬＤＤ構造の間に高濃度不純物領域を配置することが好ましい。例えば、３個のＬＤＤ−チャネル−ＬＤＤ構造を高濃度不純物領域を介して接続する場合、ゲート電極９２で覆われていない（ソース・ドレイン領域に接する）ＬＤＤ領域は２箇所であるが、ゲート電極９２で覆われたＬＤＤ領域は４箇所となるので、ゲート電極９２による遮光効果がさらに向上する。
【００３５】
本実施形態における薄膜トランジスタは、上述したような構造を有しているので、従来の薄膜トランジスタと比べて以下の利点がある。
【００３６】
本実施形態における薄膜トランジスタは、ゲート電極が、チャネル領域のみでなく、ソース領域やドレイン領域と接していないＬＤＤ領域８７、８８も覆っている点で、図９に示す従来の薄膜トランジスタと異なっている。そのため、本実施形態では、別個の遮光層を設けることなく、ＬＤＤ領域８７、８８に上方から入射してくる光をゲート電極９２によって遮ることができる。これにより、ＬＤＤ領域８７、８８における光リーク電流の発生を抑制できる。本実施形態では、このような薄膜トランジスタを、図９の従来の薄膜トランジスタの構造を複雑化することなく、また製造工程数を増やすことなく製造できる。
【００３７】
また、本実施形態における薄膜トランジスタは、共通のゲート電極を有する２つのチャネル領域が直列に接続された構造を有するので、マルチゲート構造を有する従来の薄膜トランジスタと同様に、電流リーク故障に対する冗長性に優れている。
【００３８】
さらに、本実施形態における薄膜トランジスタでは、各チャネル領域がＬＤＤ領域に挟まれているので、従来のＬＤＤ構造を有する薄膜トランジスタと同様に、電界集中が緩和されることによるオフリーク電流低減効果を有している。また、ソース・ドレイン領域に隣接するＬＤＤ領域８６、８９はゲート電極９２で覆われていないので、ゲート電極の電位の影響を受けることなく、ソース・ドレイン領域とチャネル領域との間にかかる電圧を緩和することができる。従って、低リーク電流および高耐圧の観点から、より有利である。
【００３９】
半導体層に形成される複数のＬＤＤ領域８６、８７、８８、８９のチャネル方向の長さはそれぞれ異なっていてもよく、自由に設定できる。これにより、各ＬＤＤ領域は、薄膜トランジスタの環境や、半導体層における位置に応じて、最適な長さを有するように形成できる。
【００４０】
各ＬＤＤ領域の長さは、薄膜トランジスタのリーク電流が最小となるように設定することが好ましい。リーク電流には、ＤＡＲＫ時リーク電流と光リーク電流とが含まれる。薄膜トランジスタに光が入射しない場合（ＤＡＲＫ時）には、ドレイン領域８３に隣接するＬＤＤ８９に最も大きな電界が形成される。従って、ＤＡＲＫ時リーク電流を低減するためには、ＬＤＤ領域８９を長くすることが望ましい。典型的には、液晶の劣化を防ぐために、ソース領域とドレイン領域とに交互に電圧を印加することにより薄膜トランジスタを動作させることから、ドレイン領域８３に隣接するＬＤＤ領域８９と同様に、ソース領域８２に隣接するＬＤＤ領域８６を長くすることが望ましい。一方、薄膜トランジスタに光が入射する場合には、光が入射するＬＤＤ領域の体積が増加するにつれて、ＬＤＤ領域内で発生する電子−正孔対の量が増加する。従って、光リーク電流は、ＬＤＤ領域が長くなるほど増大する。そのため、リーク電流（ＤＡＲＫ時リーク電流と光リーク電流との和）を最小にできる各ＬＤＤ領域の長さは、そのＬＤＤ領域に入射する光量に応じて変化する。
【００４１】
なお、本実施形態における薄膜トランジスタ８０を液晶表示装置に適用する場合には、薄膜トランジスタ８０は、ソース側とドレイン側とを入れ替えて用いることができるように、ソース・ドレイン領域に対して対照的な構造を有することが好ましい。液晶表示装置では、液晶材料に一定方向の電界を印加し続けると、液晶材料の劣化が早まり信頼性が低下する可能性がある。これを避けるため、液晶表示装置は、通常、液晶材料に交互に電界を印加することにより駆動されるからである。
【００４２】
次に、図２（ａ）〜（ｄ）および図３（ａ）〜（ｃ）を参照しながら、図１に示す薄膜トランジスタを備えたアクティブマトリクス基板の製造方法を説明する。
【００４３】
まず、図２（ａ）に示すように、ガラスまたは石英などの透明基板１上に、多結晶シリコンなどの活性層２を形成する。活性層２は、例えば以下の方法で形成される。まず、基板１上に非晶質シリコン薄膜（厚さ：例えば５０ｎｍ以上２００ｎｍ以下）をＣＶＤ法等により堆積させる。この後、熱処理またはレーザー光照射によって、堆積された非晶質シリコン薄膜を多結晶化させる。次いで、フォトリソグラフィー技術を用いたエッチング工程によって、多結晶化させた膜のパターニングを行う。これにより、所定の形状を有する活性層２が形成される。この後、しきい値電圧を制御するために、活性層２に不純物イオンを注入してもよい。
【００４４】
次に、図２（ｂ）に示すように、活性層２のうちチャネル領域となる部分を覆うフォトレジスト３を形成する。このフォトレジスト３をマスクとして、例えば５×１０１２ｃｍ−２以上１×１０１４ｃｍ−２以下のドーズ量で、Ｎ型不純物のイオン（リンイオン、砒素イオンなど）を活性層２に注入する。これによって、活性層２のうちフォトレジスト３で覆われていない領域に、低濃度に不純物が注入された不純物領域４が形成される。一方、半導体層２のうちフォトレジスト３で覆われた領域は、チャネル領域５、６となる。
【００４５】
フォトレジスト３を除去した後、図２（ｃ）に示すように、活性層２のうち、各チャネル領域５、６と、その両側に配置されるＬＤＤ領域となる部分とを覆うフォトレジスト７を形成する。この後、フォトレジスト７をマスクとして、例えば１×１０１５ｃｍ−２以上５×１０１５ｃｍ−２以下のドーズ量で、Ｎ型不純物のイオン（リンイオン、砒素イオンなど）を活性層２に注入する。これにより、不純物のイオンが注入された領域に、ソース領域８、ドレイン領域９および高濃度不純物領域１０がそれぞれ形成される。これらの領域は、不純物領域４よりも高い不純物濃度を有する。一方、不純物領域４のうちフォトレジスト７で覆われた領域は、低濃度不純物領域１１、１２、１３、１４となる。こうして、２つのチャネル領域５、６の間に、高濃度不純物領域１０とＬＤＤ領域１２、１３とを含む不純物ドープ領域２５が形成される。
【００４６】
フォトレジスト７７を除去後、図２（ｄ）に示すように、活性層２の上にゲート絶縁膜１５（厚さ：例えば１００ｎｍ）を化学気相成長法（ＣＶＤ法）などによって形成する。ゲート絶縁膜１５の厚さは上記に限定されないが、５０ｎｍ以上２００ｎｍ以下であることが好ましい。ゲート絶縁膜１５は、ＣＶＤ法などで絶縁材料を活性層２の上に堆積させた後、必要により堆積された絶縁材料を酸化させることによって形成してもよい。続いて、ゲート絶縁膜１５の上にゲート電極１６を形成する。ゲート電極１６は、活性層２のうち、チャネル領域５、６と不純物ドープ領域２５（ＬＤＤ領域１２、１３および高濃度不純物領域１０）とを覆うように形成される。
【００４７】
次に、図３（ａ）に示すように、ゲート絶縁膜１５の上にＳｉＯ２などの絶縁層１７（厚さ：例えば６００ｎｍ）を堆積する。この絶縁層１７に、ソース領域８およびドレイン領域９にそれぞれ達するコンタクトホール１８を形成する。続いて、絶縁層１７上と、コンタクトホール１８の内部とに、アルミニウム（Ａｌ）などの金属材料を用いて導電膜を形成する。この導電膜をエッチングすることにより、ソース電極１９およびドレイン電極２０を形成する。なお、絶縁層１７をＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ  ｇｌａｓｓ）用いて形成することができる。その場合、ＢＰＳＧを堆積した後、堆積されたＢＰＳＧを平坦化してもよい。平坦化は、例えばＢＰＳＧを８５０〜９５０℃程度の温度で熱処理する、またはＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｌａｎａｒｉｚａｔｉｏｎ）処理することによって行うことができる。
【００４８】
この後、図３（ｂ）に示すように、絶縁層１７およびソース・ドレイン電極１９・２０を覆うように窒化膜２１を堆積し、ソース・ドレイン電極１９・２０を保護するためのパッシベーション膜を形成する。その後、水素化処理を行う。
【００４９】
次に、図３（ｃ）に示すように、窒化膜２１の上にＳｉＯ２などの絶縁層２２を形成する。形成後、絶縁層２２の表面をエッチバックまたはＣＭＰ処理などによって平坦化しても良い。この絶縁層２２に、ドレイン電極２０に達するコンタクトホール２３を形成する。続いて、絶縁層２２の上およびコンタクトホール２３内部にＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などの導電材料を堆積させることによって、ドレイン電極２０と電気的に接続された透明電極（画素電極）２４を形成する。こうして、アクティブマトリクス基板が得られる。
【００５０】
基板１は、上記に限定されず、薄膜トランジスタ８０が形成される表面が絶縁性表面であればよく、表面が絶縁層で覆われたＳｉ基板や金属基板であってもよい。
【００５１】
活性層２の材料は、シリコンに限定されず、Ｇｅ、ＧａＡｓ、ＧａＰ、ＣｄＳ、ＣｄＳｅなどの半導体であってもよい。また、これらの半導体は非晶質、多結晶、単結晶のいずれであってもよい。
【００５２】
本実施形態の製造方法によれば、図９に示す従来の薄膜トランジスタの利点（電界集中の緩和によるリーク電流の低減、電流リーク故障に対する冗長性）を維持しながら、ＬＤＤ領域における光リーク電流が大幅に改善された薄膜トランジスタを、製造コストを増大させたり、製造工程数を増加させたりすることなく提供できる。
【００５３】
（実施形態２）
以下、本発明による第２の実施形態の装置を説明する。図４（ｄ）は、本実施形態における薄膜トランジスタを示す断面図である。
【００５４】
本実施形態における薄膜トランジスタは、基本的には、実施形態１の薄膜トランジスタと同様の構成を有している。本実施形態における薄膜トランジスタが、実施形態１の薄膜トランジスタと相違する点は、ゲート電極３７で覆われたＬＤＤ領域３９、４０の不純物濃度と、ソース領域３６またはドレイン領域３７と接しており、ゲート電極３７で覆われていないＬＤＤ領域４１、４２の不純物濃度とが異なることである。
【００５５】
このような構成により、半導体層に形成される複数のＬＤＤ領域は、活性層におけるそのＬＤＤ領域の位置に応じて、最適な不純物濃度を有することができるので、リーク電流をさらに効果的に低減することができる。
【００５６】
一般的に、ＬＤＤ領域がゲート電極の電圧の影響をどの程度受けるかによって、オン電流を大きく保ちつつリーク電流を最小とするための最適な不純物濃度が変化する。ゲート電極で覆われ、ゲート電極の電圧の影響を受けるＬＤＤ領域３９、４０の最適な不純物濃度は、以下の理由から、ゲート電極で覆われていないＬＤＤ領域４１、４２の最適な不純物濃度よりも高くなる。
【００５７】
薄膜トランジスタがオフ状態のとき、ゲート電極には実効的に負電圧が印加される。例えば、オフ時にゲート電圧が０Ｖ、ソース電圧が２．５Ｖ、ドレイン電圧が１２．５Ｖであれば、ゲート電圧には実効的に−２．５Ｖが印加されている。このゲート負電圧に応じて、ＬＤＤ領域３９、４０の半導体バンド構造が変化することにより、ＬＤＤ領域３９、４０に正孔が生成される。これらのＬＤＤ領域はＮ型半導体であるため、生成された正孔はＬＤＤ領域に存在する電子（多数キャリア）と再結合する。その結果、ＬＤＤ領域の電子の数が減少してしまうので、その分だけＬＤＤ領域の抵抗が高くなる。従って、上記のようにして減少する電子の量を考慮して、ゲート電極で覆われたＬＤＤ領域３９、４０の不純物濃度を他のＬＤＤ領域４１、４２よりも高くすることが好ましい。このようにして、これらのＬＤＤ領域４１、４２の不純物濃度を、薄膜トランジスタのゲート電圧や液晶の駆動電圧に応じて適宜設定することが好ましい。
【００５８】
上記のような薄膜トラジスタは、例えば以下のように製造できる。
【００５９】
まず、図４（ａ）に示すように、ガラスまたは石英などの透明基板３１を用意する。基板３１の上に、多結晶シリコンなどの活性層３２（厚さ：例えば５０ｎｍ以上２００ｎｍ以下）を形成する。活性層３２の形成方法は、例えば、図２（ａ）を参照して説明した方法と同じである。また、活性層３２の材料として、実施形態１で例示した材料と同じものを用いることができる。
【００６０】
続いて、図４（ｂ）に示すように、フォトレジスト３３を形成する。フォトレジスト３３は、活性層３２のうちチャネル領域となる部分のみでなく、ソース・ドレイン領域に接するＬＤＤ領域となる部分も覆うようにパターニングされる。このフォトレジスト３３をマスクとして、例えば５×１０１２ｃｍ−２以上１×１０１４ｃｍ−２以下のドーズ量で、イオン注入により、Ｎ型不純物（リン、砒素など）を活性層３２に注入する。これによって、活性層２のうちフォトレジスト３で覆われていない領域に、不純物領域３４が形成される。
【００６１】
フォトレジスト３を除去した後、図４（ｃ）に示すように、活性層２のうち、各チャネル領域と、その両側に配置されるＬＤＤ領域となる部分とを覆うフォトレジスト３５を形成する。この後、フォトレジスト３５をマスクとして、例えば１×１０１５ｃｍ−２以上５×１０１５ｃｍ−２以下のドーズ量で、Ｎ型不純物のイオン（リンイオン、砒素イオンなど）を活性層２に注入する。これにより、不純物のイオンが注入された領域に、ソース領域３６、ドレイン領域３７および高濃度不純物領域３８がそれぞれ形成される。これらの領域は、不純物領域３４よりも高い不純物濃度を有する。同時に、高濃度不純物領域３８の両側に位置するＬＤＤ領域３９、４０が形成される。こうして、活性層のうち２つのチャネル領域となる部分の間に、高濃度不純物領域３８とＬＤＤ領域３９、４０とを含む不純物ドープ領域５９が形成される。
【００６２】
フォトレジスト３５を除去した後、図４（ｄ）に示すように、活性層３２の上にゲート絶縁膜３６（厚さ：例えば１００ｎｍ）を化学気相成長法（ＣＶＤ法）などによって形成する。ゲート絶縁膜３６の厚さは上記に限定されないが、５０ｎｍ以上２００ｎｍ以下であることが好ましい。ゲート絶縁膜３６の形成方法は、例えば図２（ｄ）を参照して前述した方法と同様である。続いて、ゲート絶縁膜３６の上に１つのゲート電極３７を形成する。ゲート電極３７は、活性層３４のうち、チャネル領域が形成される領域と不純物ドープ領域５９（ＬＤＤ領域３９、４０および高濃度不純物領域３８）とを覆うように形成される。
【００６３】
次に、ゲート電極３７をマスクとして、例えば５×１０１２ｃｍ−２以上１×１０１４ｃｍ−２以下のドーズ量で、イオン注入などによりＮ型不純物（リン、砒素等）を活性層３２に注入する。ドーズ量は、注入によって形成されるＬＤＤ領域の好適な不純物濃度に応じて、適宜選択される。この工程におけるドーズ量は、典型的には、図４（ｂ）を参照して前述した注入におけるドーズ量と異なるように選択される。例えば、薄膜トランジスタのオフ状態での実効的なゲート電圧が負電圧であれば、前述の理由から、ソース領域３６・ドレイン領域３７と接するＬＤＤ領域４１、４２の不純物濃度は、ゲート電極で覆われたＬＤＤ領域３９、４０の不純物濃度よりも低いことが望ましい。従って、ここで行う注入の際の好適なドーズ量は、図４（ｂ）の注入におけるドーズ量よりも小さくなる。
【００６４】
これにより、活性層３４に、ソース領域３６・ドレイン領域３７と接するＬＤＤ領域４１、４２が形成される。同時に、ＬＤＤ領域３９とＬＤＤ領域４１との間にチャネル領域４３が形成され、ＬＤＤ領域４０とＬＤＤ領域４２との間にチャネル領域４４が形成される。こうして、薄膜トランジスタが得られる。
【００６５】
この後、図示しないが、図３（ａ）〜（ｃ）を参照して説明した工程と同様の工程を行うことにより、上記薄膜トランジスタを備えたアクティブマトリクス基板が得られる。
【００６６】
上記の製造方法によると、ゲート電極３７をマスクとして用いることにより、製造工程数を増やすことなく、ソース領域３６・ドレイン領域３７に接するＬＤＤ領域の不純物濃度とそれ以外のＬＤＤ領域の不純物濃度とを独立に制御することができるので、有利である。
【００６７】
（実施形態３）
以下、本発明による第３の実施形態の装置を説明する。図５は、本実施形態における薄膜トランジスタの断面図である。
【００６８】
本実施形態における薄膜トランジスタは、基本的には、実施形態１の薄膜トランジスタと同様の構成を有している。本実施形態における薄膜トランジスタが、実施形態１の薄膜トランジスタと相違する点は、図５に示すように、ゲート電極４５が、ソース領域８またはドレイン領域９と接するＬＤＤ領域１１、１４の一部とオーバーラップしていることである。
【００６９】
このような構成により、ＬＤＤ領域１１、１４のうち、ゲート電極４５がオーバーラップしていない部分（以下、「オフセット部」と称することがある）４７の面積が小さくなる。すなわち、ＬＤＤ領域全体のうち、ゲート電極４５によって遮光されない部分の面積が小さくなるので、ゲート電極４５の遮光効果が改善される。その結果、ＬＤＤ領域における光リーク電流をさらに低減できる。
【００７０】
ＬＤＤ領域１１、１４のうち、ゲート電極４５がオーバーラップする部分（以下、「オーバーラップ部」と略すことがある）４６のチャネル方向の長さは、薄膜トランジスタへの光の入射量や入射角度、薄膜トランジスタを適用する装置の用途などに応じて、適宜選択することが好ましい。例えば、薄膜トランジスタに入射する光が強い場合は、オーバーラップ部４６を長く設定することによって、ＬＤＤ領域の表面のうち光に曝される部分の面積を小さくできるので、光リーク電流を抑制できる。場合によっては、ＬＤＤ領域１１、１４全体をゲート電極４５で覆うこともできる。逆に、ＬＤＤ領域に入射する光による光リーク電流がＴＦＴ特性に与える影響よりも、ゲート電極がＬＤＤ領域とオーバーラップすることによって引き起こされるゲート電圧に依存したリーク電流の増大やソース−ドレイン間の耐圧（ＢＶｄｓｓ）がＴＦＴ特性に与える影響の方が大きい場合は、オーバーラップ部４６を短く設定することが好ましい。このように、それぞれの薄膜トランジスタの環境や用途に適した構造を有する薄膜トランジスタを容易に形成できる。
【００７１】
上記薄膜トランジスタは、基本的には、図２（ａ）〜（ｄ）を参照して前述した方法と同様の方法で製造される。ただし、ゲート電極４５を、ＬＤＤ領域１１の一部およびＬＤＤ領域１４の一部を覆うように形成する点で異なっている。また、薄膜トランジスタが得られた後、図３（ａ）〜（ｃ）を参照して前述した工程と同様の工程を行うことにより、上記薄膜トランジスタを備えたアクティブマトリクス基板が得られる。
【００７２】
上記の製造方法によれば、製造工程数を増やしたり、製造コストを増大させたりすることなく、薄膜トランジスタの光リーク電流をより効率的に低減できる。
【００７３】
（実施形態４）
以下、本発明による第４の実施形態の装置を説明する。図６は、本実施形態における薄膜トランジスタの断面図である。
【００７４】
本実施形態における薄膜トランジスタは、基本的には、実施形態１の薄膜トランジスタと同様の構成を有している。本実施形態における薄膜トランジスタが、実施形態１の薄膜トランジスタと相違する点は、図６に示すように、ゲート電極４５がＬＤＤ領域１１、１４の一部とオーバーラップしていること、およびＬＤＤ領域１１、１４のオーバーラップ部４６の不純物濃度とオフセット部４７の不純物濃度とが異なることである。
【００７５】
このような構成にすると、ＬＤＤ領域１１、１４のうち、ゲート電極４５がオーバーラップしていない部分（ゲート電極４５によって遮光されない部分）の面積が小さくなるので、ゲート電極４５の遮光効果が改善され、光リーク電流をさらに低減できる。また、ゲート電極４５で覆われたＬＤＤ領域１２、１３、４６の不純物濃度と、ゲート電極４５で覆われていないＬＤＤ領域４７の不純物濃度とを独立に制御できるので、より効果的にリーク電流を低減できる。
【００７６】
例えば、ＬＤＤ領域１１、１４におけるオフセット部４７の不純物濃度を他のＬＤＤ領域の不純物濃度よりも高くすることにより、オン電流を向上できる。一方、薄膜トランジスタのオフ状態における負電圧の影響によりゲート電極で覆われたＬＤＤ領域の抵抗が高くなることを考慮して、オーバーラップ部４６や他のＬＤＤ領域１２、１３の不純物濃度をオフセット部４７の不純物濃度よりも高く設定してもよい。
【００７７】
上述したような薄膜トランジスタは、例えば以下のような方法で製造される。
【００７８】
まず、実施形態３で説明した方法と同様の方法で、ゲート電極４５の形成までの工程を行う（図５）。続いて、図６に示すように、ゲート電極４５をマスクとして用いて、例えば５×１０１２ｃｍ−２以上１×１０１４ｃｍ−２以下のドーズ量で、イオン注入によりＮ型不純物（リン、砒素など）を活性層２に注入する。これにより、ＬＤＤ領域１１、１４において、オフセット部４７の不純物濃度をオーバーラップ部４６の不純物濃度よりも高くすることができる。イオン注入では、上記のＮ型不純物の代わりに、Ｐ型の不純物（ボロンなど）を注入してもよい。この場合、注入されたＰ型不純物はオフセット部４７に存在するＮ型不純物の一部と相殺され、結果としてオフセット部のＮ型不純物濃度を他のＬＤＤ領域の不純物濃度よりも低くすることができる。このようにして、オフセット部４７の不純物濃度は、２回のイオン注入の際のドーズ量や導電型を適宜選択することによって調整することができる。
【００７９】
この後、図３（ａ）〜（ｃ）を参照して説明した方法と同様の方法により、図６の薄膜トランジスタを含むアクティブマトリクス基板が得られる。
【００８０】
上記の方法では、ゲート電極４５をマスクとして用いるので、製造工程数を増やしたり、製造コストを増大させたりすることなく、ＬＤＤ領域の不純物濃度を最適化できるので有利である。
【００８１】
（実施形態５）
以下、本発明による第５の実施形態の装置を説明する。図７（ｂ）は、本実施形態における薄膜トランジスタの断面図である。
【００８２】
本実施形態における薄膜トランジスタは、基本的には、実施形態２の薄膜トランジスタと同様の構成を有している。本実施形態における薄膜トランジスタが、実施形態２の薄膜トランジスタと相違する点は、図７（ｂ）に示すように、ゲート電極５３がＬＤＤ領域４１、４２の一部とオーバーラップしていることである。
【００８３】
このような構成にすると、半導体層に形成される複数のＬＤＤ領域は、活性層におけるそのＬＤＤ領域の位置に応じて、最適な不純物濃度を有することができるので、リーク電流をさらに効果的に低減することができる。また、ＬＤＤ領域４１、４２のうち、ゲート電極５３がオーバーラップしていない部分（ゲート電極５３によって遮光されない部分）の面積が小さくなるので、ゲート電極５３の遮光効果が改善される。そのため、光リーク電流をさらに低減できる。
【００８４】
上記のような薄膜トランジスタは、例えば以下のような方法で製造される。
【００８５】
図３（ａ）〜（ｃ）を参照して実施形態２で説明した方法と同様の方法で、活性層２に、ソース領域３６およびドレイン領域３７と、チャネル領域となる部分を接続する不純物ドープ領域５９（高濃度不純物領域３８およびＬＤＤ領域３９、４０）とを形成する。
【００８６】
次いで、図７（ａ）に示すように、活性層３２のうちチャネル領域となる部分および不純物ドープ領域５９を覆うフォトレジスト５０を形成する。この後、フォトレジスト５０をマスクとして、例えば５×１０１２ｃｍ−２以上１×１０１４ｃｍ−２以下のドーズ量で、イオン注入などによりＮ型不純物（リン、砒素等）を活性層３２に注入する。ドーズ量は、典型的には、ＬＤＤ領域３９、４０を形成する工程（図４（ｂ））におけるドーズ量と異なるように選択される。これらのドーズ量はそれぞれ、形成するＬＤＤ領域の最適な不純物濃度に応じて適宜選択される。これにより、ソース領域３６またはドレイン領域３７に接するＬＤＤ領域４１、４２を形成する。
【００８７】
次に、図７（ｂ）に示すように、ソース領域３６またはドレイン領域３７に接するＬＤＤ領域４１、４２の一部を覆うようにゲート電極５３を形成する。こうして、薄膜トランジスタが得られる。
【００８８】
この後、図３（ａ）〜（ｃ）を参照して実施形態２で説明した方法と同様の方法により、アクティブマトリクス基板が得られる。
【００８９】
上記の方法によると、ＬＤＤ領域に入射する光を低減でき、かつ各ＬＤＤ領域の不純物濃度が最適化された薄膜トランジスタを簡便に製造できる。
【００９０】
（実施形態６）
以下、本発明による第６の実施形態の装置を説明する。図８は、本実施形態における薄膜トランジスタの断面図である。
【００９１】
本実施形態における薄膜トランジスタは、基本的には、実施形態２の薄膜トランジスタと同様の構成を有している。本実施形態における薄膜トランジスタが、実施形態２の薄膜トランジスタと相違する点は、図８に示すように、ゲート電極５３がＬＤＤ領域４１、４２の一部とオーバーラップしていること、およびＬＤＤ領域４１、４２のうちゲート電極５３がオーバーラップしている部分（オーバーラップ部）５１の不純物濃度とオーバーラップしていない部分（オフセット部）５２の不純物濃度とが異なることである。
【００９２】
このような構成にすると、ＬＤＤ領域４１、４２のうち、ゲート電極５３がオーバーラップしていない部分（ゲート電極５３によって遮光されない部分）の面積が小さくなるので、ＬＤＤ領域への光の入射を抑制でき、光リーク電流をさらに低減できる。また、ソース・ドレイン領域に接していないＬＤＤ領域３９、４０と、ソース・ドレイン領域に接するＬＤＤ領域４１、４２のうちゲート電極５３で覆われている部分５１と、ＬＤＤ領域のうちゲート電極５３で覆われていない部分５２とが、それぞれ最適な不純物濃度を有する構成が可能となり、より効果的にリーク電流を低減できる。例えば、ゲート電圧や液晶の駆動電圧に応じて、ゲート電極で覆われたＬＤＤ領域の不純物濃度３９、４０をソース・ドレイン領域と接するＬＤＤ領域４１、４２の不純物濃度をよりも高くすることにより、オン電流を大きく保ちつつリーク電流を低減できる。また、ＬＤＤ領域４１、４２において、オフセット部５２の不純物濃度をオーバーラップ部５１の不純物濃度よりも高くすることにより、オン電流を向上できる。
【００９３】
上述したような薄膜トランジスタは、例えば以下のような方法で製造される。
【００９４】
まず、実施形態６で説明した方法と同様の方法で、ゲート電極５３の形成までの工程を行う（図７（ｂ））。続いて、図８に示すように、ゲート電極５３をマスクとして用いて、例えば５×１０１２ｃｍ−２以上１×１０１４ｃｍ−２以下のドーズ量で、イオン注入によりＮ型不純物（リン、砒素など）を活性層２に注入する。こうして、ＬＤＤ領域４１、４２におけるオフセット部５２の不純物濃度が、オーバーラップ部５１の不純物濃度よりも高い薄膜トランジスタが得られる。
【００９５】
この後、図３（ａ）〜（ｃ）を参照して説明した方法と同様の方法により、図８の薄膜トランジスタを含むアクティブマトリクス基板が得られる。
【００９６】
上記の方法では、ゲート電極５３をマスクとして用いてＬＤＤ領域の不純物濃度を部分的に最適化できるため、製造工程数を増やしたり、製造コストを増大させたりする必要がないので有利である。
【００９７】
上述した実施形態１〜６において、各ＬＤＤ領域の不純物濃度は、不純物を注入する工程における不純物イオンの導電型やドーズ量によって調整できる。従って、ＬＤＤ領域に注入する不純物イオンの導電型はソース領域、ドレイン領域の導電型と同じでなくてもよい。また、半導体層の同じ領域に対して複数回の注入を行う場合に、それぞれの注入における不純物の導電型は同じでなくてもよい。１回目で注入する不純物の導電型と異なる導電型を有する不純物を２回目で注入することによって、その領域の不純物濃度を１回目の注入後の不純物濃度よりも低くすることも可能である。
【００９８】
なお、実施形態１から６におけるＴＦＴはいずれもＮチャネルＴＦＴであるが、導電型を変えることによりＰチャネルＴＦＴとすることができる。
【００９９】
【発明の効果】
本発明によれば、電流リーク故障に対する冗長性を備えつつ、光リーク電流を低減することができる薄膜トランジスタを備えた装置を提供することができる。すなわち、ＬＤＤ構造やマルチゲート構造を有するＴＦＴの長所を維持しながら、ＬＤＤ領域で生じる光リーク電流を半減させることができる。また、本発明によれば、そのような薄膜トランジスタを備えた装置を、製造工程を増加させることなく、簡便に製造できる。
【０１００】
本発明は、薄膜トランジスタを備えたアクティブマトリクス基板や各種表示装置に広く適用できる。特に、透過型液晶表示装置やプロジェクターなどに適用すると、光源からの光などが薄膜トランジスタのＬＤＤ領域に入射することを抑制できるので有利である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における薄膜トランジスタの模式的な断面図である。
【図２】（ａ）から（ｄ）は、本発明の第１の実施形態における薄膜トランジスタの製造方法を説明するための模式的な断面図である。
【図３】（ａ）から（ｃ）は、本発明の第１の実施形態における薄膜トランジスタの製造方法を説明するための模式的な断面図である。
【図４】（ａ）から（ｄ）は、本発明の第２の実施形態における薄膜トランジスタの構造及び製造方法を説明するための模式的な断面図である。
【図５】本発明の第３の実施形態における薄膜トランジスタの模式的な断面図である。
【図６】本発明の第４の実施形態における薄膜トランジスタの模式的な断面図である。
【図７】（ａ）および（ｂ）は、本発明の第５の実施形態における薄膜トランジスタの構造及び製造方法を説明するための模式的な断面図である。
【図８】本発明の第６の実施形態における薄膜トランジスタの模式的な断面図である。
【図９】従来のスイッチング素子を示す図である。
【符号の説明】
１、８１          基板
２、              活性層
３、７            フォトレジスト
４                不純物領域
５、６、８４、８５        チャネル領域
８、８２          ソース領域
９、８３          ドレイン領域
１０、９０        高濃度不純物領域
１１、１２、１３、１４、８６、８７、８８、８９      ＬＤＤ領域
１５、９１        ゲート絶縁膜
１６、９２        ゲート電極
１７、２２、９３          絶縁層
１８、２３        コンタクトホール
１９、９４        ソース電極
２０、９５        ドレイン電極
２１              窒化膜
２４              透明電極
２５              不純物ドープ領域
４６              ＬＤＤ領域のオーバーラップ部
４７              ＬＤＤ領域のオフセット部
６０              透明基板
６１              ソース領域
６２              ドレイン領域
６３、６４        チャネル領域
６５、６６、６７、６８        低濃度不純物領域
６９              高濃度不純物領域
７０              ゲート絶縁膜
７１、７２        ゲート電極
７３              層間絶縁膜
７４              ソース電極
７５              ドレイン電極
【図１】
2004327650.tif 000003
【図２】
2004327650.tif 000004
【図３】
2004327650.tif 000005
【図４】
2004327650.tif 000006
【図５】
2004327650.tif 000007
【図６】
2004327650.tif 000008
【図７】
2004327650.tif 000009
【図８】
2004327650.tif 000010
【図９】
2004327650.tif 000011