(57)【要約】【課題】高い消光比で良好な光変調波形が得られ、変調周波数帯域を大幅に向上できる差動駆動型半導体光変調器を提供する。【解決手段】差動駆動型半導体光変調器は、一対の差動信号Ｓａ，Ｓｂを出力する出力パッド２２，２４を有する差動駆動回路２０と、出力パッド２２，２４に接続された伝送線路３２，３４およびグランド線路３１，３３，３５を有する伝送線路基板３０と、伝送線路基板３０に搭載された半導体変調素子４１，４２などで構成され、半導体変調素子４１，４２は同じ光軸に沿って直列的に配置され、伝送線路基板３０において伝送線路３２，３４の終端に接続された終端抵抗Ｒ１，Ｒ２と、半導体変調素子４１，４２と終端抵抗Ｒ１，Ｒ２との間にインダクタンス３２ｓ，３４ｓとを設ける。【選択図】        図１
2004317556.tif 000002
【特許請求の範囲】
【請求項１】
一対の差動信号を出力する第１出力端子および第２出力端子を有する差動駆動回路と、
第１出力端子に接続された第１伝送線路、第２出力端子に接続された第２伝送線路、およびグランド線路を有する伝送線路基板と、
伝送線路基板の上に搭載され、第１伝送線路とグランド線路との間に接続された第１半導体変調素子と、
伝送線路基板の上に搭載され、第２伝送線路とグランド線路との間に接続された第２半導体変調素子とを備え、
第１半導体変調素子および第２半導体変調素子は同じ光軸に沿って直列的に配置されており、
伝送線路基板において、第１伝送線路の終端とグランド線路との間に接続された第１終端抵抗と、第２伝送線路の終端とグランド線路との間に接続された第２終端抵抗と、第１半導体変調素子と第１終端抵抗との間に介在する第１インダクタンスと、第２半導体変調素子と第２終端抵抗との間に介在する第２インダクタンスとが設けられることを特徴とする差動駆動型半導体光変調器。
【請求項２】
第１半導体変調素子は、第２半導体変調素子よりも光軸の光入射側に配置され、
第１半導体変調素子の光路長は第２半導体変調素子の光路長より短いことを特徴とする請求項１記載の差動駆動型半導体光変調器。
【請求項３】
第１半導体変調素子、第２半導体変調素子、および第１半導体変調素子と第２半導体変調素子を光学的に接続する光導波路が一体的に集積化された光変調集積素子を備えることを特徴とする請求項１記載の差動駆動型半導体光変調器。
【請求項４】
第１半導体変調素子および第２半導体変調素子の各駆動電極は、光変調集積素子の主面に配置されていることを特徴とする請求項３記載の差動駆動型半導体光変調器。
【請求項５】
光変調集積素子は、伝送線路基板の上にフリップチップ実装されていることを特徴とする請求項４記載の差動駆動型半導体光変調器。
【請求項６】
第１インダクタンスおよび第２インダクタンスは、各伝送線路パターンが細くなった部分で構成されていることを特徴とする請求項１記載の差動駆動型半導体光変調器。
【請求項７】
第１半導体変調素子および第２半導体変調素子は、第１インダクタンスおよび第２インダクタンスの上に近接配置されていることを特徴とする請求項６記載の差動駆動型半導体光変調器。
【請求項８】
第１伝送線路および第２伝送線路の少なくとも一方に、線路長の相違による電気遅延部が設けられることを特徴とする請求項１記載の差動駆動型半導体光変調器。
【請求項９】
第１伝送線路および第２伝送線路の少なくとも一方に、信号位相を反転させる位相反転素子が設けられることを特徴とする請求項１記載の差動駆動型半導体光変調器。
【請求項１０】
差動駆動回路からの差動信号は、ＲＺ信号であることを特徴とする請求項１記載の差動駆動型半導体光変調器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光通信システムの光変調器として好適な差動駆動型半導体光変調器に関する。
【０００２】
【従来の技術】
光通信システムにおいて、電気信号に応じて光を変調する光変調器が用いられており、変調速度の高速化を図ることにより信号伝送量を改善できる。
【０００３】
関連する先行技術として、下記のものが挙げられる。
【特許文献１】
米国特許第５９３００２２号明細書
【特許文献２】
特開２００２−２７７８４０号公報
【特許文献３】
特開２００２−２９６５５２号公報
【非特許文献１】
Ｈｉｒｏａｋｉ  Ｔａｋｅｕｃｈｉ  ｅｔ  ａｌ．，  ”Ｈｉｇｈ−ｓｐｅｅｄ  Ｅｌｅｃｔｒｏａｂｓｏｒｐｔｉｏｎ  Ｍｏｄｕｌａｔｏｒｓ  ｗｉｔｈ  Ｔｒａｖｅｌｉｎｇ−Ｗａｖｅ  Ｅｌｅｃｔｒｏｄｅｓ”，  ＯＦＣ２００２  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ  ＷＶ１，  ２００２
【０００４】
【発明が解決しようとする課題】
特許文献１には、電界吸収（ＥＡ）型光変調器の駆動回路として差動増幅回路を用いた例が記載されており、一方の差動ＦＥＴのドレインには負荷抵抗が接続され、他方の差動ＦＥＴのドレインには、ＥＡ素子と可変インピーダンス回路の並列回路が接続されている。しかし、差動出力の一方だけを駆動信号として利用し、差動出力の他方は何ら使用していないため、消費電力や電圧利用効率の点で不利である。
【０００５】
また特許文献２には、伝送線路基板と、半導体光変調素子と、終端抵抗基板とが別個に搭載され、これらが相互にワイヤで接続された光モジュールが記載されている。
【０００６】
また特許文献３には、光軸に沿って２個の電界吸収型光変調素子が直列配置され、一方の光変調素子にＮＲＺ（ＮｏｎＲｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）データ信号を供給し、他方の光変調素子にクロック信号を供給することによって、光学的にＲＺ（Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）符号化を行う電界吸収型光変調器が記載されている。
【０００７】
非特許文献１には、半導体光変調器を長くした場合、光変調器の特性インピーダンスを５０Ωに設計することにより、変調帯域の劣化を防止できることが記載されている。しかし、製造プロセスが超微細になるため、変調器の作製が困難であり、そのわりには充分な性能が得られない。
【０００８】
本発明の目的は、高い消光比で良好な光変調波形が得られ、変調周波数帯域を大幅に向上できる差動駆動型半導体光変調器を提供することである。
【０００９】
【課題を解決するための手段】
本発明に係る差動駆動型半導体光変調器は、一対の差動信号を出力する第１出力端子および第２出力端子を有する差動駆動回路と、
第１出力端子に接続された第１伝送線路、第２出力端子に接続された第２伝送線路、およびグランド線路を有する伝送線路基板と、
伝送線路基板の上に搭載され、第１伝送線路とグランド線路との間に接続された第１半導体変調素子と、
伝送線路基板の上に搭載され、第２伝送線路とグランド線路との間に接続された第２半導体変調素子とを備え、
第１半導体変調素子および第２半導体変調素子は同じ光軸に沿って直列的に配置されており、
伝送線路基板において、第１伝送線路の終端とグランド線路との間に接続された第１終端抵抗と、第２伝送線路の終端とグランド線路との間に接続された第２終端抵抗と、第１半導体変調素子と第１終端抵抗との間に介在する第１インダクタンスと、第２半導体変調素子と第２終端抵抗との間に介在する第２インダクタンスとが設けられることを特徴とする。
【００１０】
【発明の実施の形態】
実施の形態１．
図１は、本発明の第１実施形態を示す斜視図である。差動駆動型半導体光変調器は、チップキャリア１０と、チップキャリア１０の上に搭載された差動駆動回路２０と、チップキャリア１０の上に搭載された伝送線路基板３０と、伝送線路基板３０の上に搭載された光変調集積素子４０などで構成される。
【００１１】
チップキャリア１０は、金属等の導電性材料やセラミック等の電気絶縁材料で矩形板状に形成され、光変調器全体のベースとなる。
【００１２】
差動駆動回路２０は、外部からの変調信号に基づいて光変調集積素子４０を駆動するための一対の差動信号Ｓａ，Ｓｂを出力する機能を有し、例えばＩｎＰ基板に多数のトランジスタが集積された集積回路（ＩＣ）で構成され、チップキャリア１０の上にダイボンドによって実装される。差動駆動回路２０の上面には、一方の差動信号Ｓａを供給する出力パッド２２と、他方の差動信号Ｓｂを供給する出力パッド２４と、グランド接続用のパッド２１，２３，２５がそれぞれ設けられる。
【００１３】
伝送線路基板３０は、図３に示すように、セラミック等の電気絶縁材料で矩形板状に形成され、その上面には、グランデッドコプレーナ型の分布定数線路を構成する５本の伝送線路３１〜３５が基板長手方向に沿って設けられる。伝送線路３１〜３５と各パッド２１〜２５とは、ウェッジボンディング等を用いて５本のワイヤ１３によって個別に接続される。伝送線路３２は出力パッド２２からの差動信号Ｓａを伝送し、伝送線路３４は出力パッド２４からの差動信号Ｓｂを伝送する。伝送線路３１，３３，３５はグランド線路であり、基板３０の終端側で共通接続されている。必要に応じて、伝送線路基板３０の側面にもグランド線路が形成される。
【００１４】
伝送線路３２，３４においてワイヤ１３の接続部寄りに、ＤＣ成分を遮断するためのチップ型コンデンサＣ１，Ｃ２が介在している。
【００１５】
また、伝送線路３４においてコンデンサＣ２と光変調集積素子４０との間に湾曲した部分が形成され、この湾曲部分によって電気遅延ライン３４ａを構成している。伝送線路３２は直線的であるに対して、伝送線路３４は湾曲部分に起因して全体の線路長が長くなるため、伝送線路３２と比べて伝送線路３４での信号遅延を付与することができる。
【００１６】
伝送線路３２，３４において光変調集積素子４０から終端寄りに、光変調集積素子４０にバイアス電圧を供給するためのワイヤ１１，１２が接続されている。
【００１７】
伝送線路３２，３４の終端側には、グランド線路の共通接続部分との間にインピーダンス整合用の終端抵抗Ｒ１，Ｒ２が薄膜プロセス等を用いて形成され、分布定数線路の特性インピーダンスが５０Ωのとき、終端抵抗Ｒ１，Ｒ２も５０Ωに設定される。
【００１８】
基板３０の終端側にはスルーホール３９が形成され、基板３０の上面と下面との間の電気接続を確保している。
【００１９】
図２は、図１の光変調集積素子４０を裏面から見た斜視図である。光変調集積素子４０は、半導体ウエハから切り出された直方体状のチップであり、同じ光軸に沿って直列的に配置された半導体変調素子４１，４２と、半導体変調素子４１と半導体変調素子４２を光学的に接続する光導波路４３などで構成される。
【００２０】
光変調集積素子４０は、半導体変調素子４１，４２と光導波路４３とが一体的に集積化されており、単一チップのモノリシック集積回路として形成することによって、半導体変調素子４１，４２の光学接続損失を低減でき、電気的には高周波動作が可能になる。また、光変調集積素子４０の小型化によって、半導体変調素子４１，４２の駆動信号間の位相ずれが小さくなり、変調パルスの位相整合が容易になる。
【００２１】
半導体変調素子４１，４２は、例えば量子閉じ込めシュタルク効果やフランツケルディシュ効果を利用した電界吸収（ＥＡ）型光変調器として構成可能であり、その等価回路はｐｎ接合ダイオードで表現される。
【００２２】
光導波路４３は、光変調集積素子４０に入射した入射光Ｌｉを半導体変調素子４１へ導波し、半導体変調素子４１を通過した光を半導体変調素子４２へ導波し、半導体変調素子４２を通過した光を導波して、光変調集積素子４０からの出射光Ｌｏとして出力する。
【００２３】
光変調集積素子４０の裏面には、半導体変調素子４１のカソード電極４１ｅと、半導体変調素子４２のアノード電極４２ｅとが独立して設けられ、さらに半導体変調素子４１のアノード電極および半導体変調素子４２のカソード電極が共通接続されたコモン電極４５が３箇所設けられる。
【００２４】
こうして一方の主面に基板接続用の電極を全て配置することによって、光変調集積素子４０のフリップチップ実装を実現することができる。また、基板側の線路パターンを適宜変更することによって、半導体変調素子４１，４２の駆動極性を任意に変更できるため、回路設計の自由度が高くなる。
【００２５】
図３は、図１の伝送線路基板３０を示す斜視図である。伝送線路基板３０は、例えば誘電率が約１０のセラミック基板に、蒸着等を用いてＡｕ薄膜を全面形成し、エッチング等のパターン加工によりストリップ線路を形成したものである。グランド強化のために、基板側面にもＡｕ薄膜を形成してもよい。
【００２６】
上述したように、伝送線路基板３０の上面には５本の伝送線路３１〜３５が基板長手方向に沿って設けられる。伝送線路３２，３４は、コンデンサＣ１，Ｃ２が搭載される位置で分離している。
【００２７】
光変調集積素子４０の裏面に設けられた各電極の配置に対応して、５つの接続用パッド３１ｅ〜３５ｅが形成される。伝送線路３２には、光変調集積素子４０のカソード電極４１ｅと接続されるパッド３２ｅが設けられる。伝送線路３４には、光変調集積素子４０のアノード電極４２ｅと接続されるパッド３４ｅが設けられる。伝送線路３１，３３，３５には、３つのコモン電極４５とそれぞれ接続される３つのパッド３１ｅ，３３ｅ，３５ｅが設けられる。
【００２８】
光変調集積素子４０の各電極４１ｅ，４２ｅ，４５および伝送線路基板３０のパッド３１ｅ〜３５ｅにはＡｕ等のハンダバンプを予め付着させておいて、図２に示した光変調集積素子４０を上下反転させた状態で伝送線路基板３０の上に搭載し、ハンダ融点まで加熱すると、電極とパッドの電気接続が完了する。
【００２９】
伝送線路３２，３４においてパッド３２ｅ，３４ｅから終端抵抗Ｒ１，Ｒ２に向けて所定長さだけ伝送線路パターンが細くなった部分をそれぞれ形成しており、この細い部分によってインダクタンス３２ｓ，３４ｓを形成している。
【００３０】
図４は、本発明の第１実施形態の電気的構成を示す回路図である。差動駆動回路２０は、エミッタ側が定電流源等に共通接続された差動トランジスタＱａ，Ｑｂと、差動トランジスタＱａ，Ｑｂの各コレクタ側に接続された負荷抵抗Ｒａ，Ｒｂなどで構成される。
【００３１】
半導体変調素子４１のカソード側は伝送線路３２に接続され、半導体変調素子４１のアノード側はグランド線路に接続される。伝送線路３２のインダクタンス３２ｓと終端抵抗Ｒ１との間には図１のワイヤ１１を介してバイアス回路Ｂａが接続されている。
【００３２】
半導体変調素子４２のアノード側は伝送線路３４に接続され、半導体変調素子４２のカソード側はグランド線路に接続される。伝送線路３４のインダクタンス３４ｓと終端抵抗Ｒ２との間には図１のワイヤ１２を介してバイアス回路Ｂｂが接続されている。
【００３３】
バイアス回路Ｂａは、可変抵抗Ｋａと、信号周波数帯域で充分高いインピーダンスを示すインダクタンスＬａとの直列回路を有し、その一端が電源ラインに接続されており、可変抵抗Ｋａの抵抗値に応じて半導体変調素子４１に所望の直流バイアス電圧が供給され、半導体変調素子４１の動作点が最適化される。
【００３４】
バイアス回路Ｂｂは、可変抵抗Ｋｂと、信号周波数帯域で充分高いインピーダンスを示すインダクタンスＬｂの直列回路を有し、その一端が電源ラインに接続されており、可変抵抗Ｋｂの抵抗値に応じて半導体変調素子４２に所望の直流バイアス電圧が供給され、半導体変調素子４２の動作点が最適化される。
【００３５】
次に動作を説明する。差動トランジスタＱａ，Ｑｂの各ベースに互いに反転した変調信号が入力されると、差動トランジスタＱａ，Ｑｂの各コレクタから差動信号Ｓａ，Ｓｂが出力され、出力パッド２２，２４を経由して伝送線路３２，３４にそれぞれ供給される。
【００３６】
差動信号Ｓａ，Ｓｂは、コンデンサＣ１，Ｃ２によってＤＣ成分が除去された後、伝送線路３２，３４に沿って伝送され、半導体変調素子４１，４２を電圧駆動する。伝送線路３４の途中には、電気遅延ライン３４ａが存在するため、差動信号Ｓｂは所定の位相シフトが生ずる。
【００３７】
半導体変調素子４１，４２は、電界吸収効果によってｐｎ接合に逆電圧が印加されると光吸収が生ずる。差動信号Ｓａ，Ｓｂの電圧波形が逆相であるため、半導体変調素子４１，４２を相互に極性反転して接続することにより、光を同相で変調することができる。半導体変調素子４１，４２の動作点は、バイアス回路Ｂａ，Ｂｂからの直流バイアス電圧を調整することによって別個に設定可能である。
【００３８】
半導体変調素子４１，４２の配置に関して、図１に示すように、入射光Ｌｉが最初に半導体変調素子４１を通過し、次に半導体変調素子４２を通過するように設定される。そのため入射光Ｌｉは、半導体変調素子４１による強度変調と半導体変調素子４２による強度変調の両方を受けることになり、出射光Ｌｏにおいて高い消光比を有する光変調波形が得られる。
【００３９】
光は半導体変調素子４１から半導体変調素子４２に至るまでに一定の時間を要する。そのため光伝搬の遅延に対応した電気遅延ライン３４ａを設けることによって、半導体変調素子４１，４２の変調タイミングを一致させることができ、その結果、高い消光比で良好な光変調波形が得られる。
【００４０】
例えば、差動信号Ｓａ，Ｓｂとして４０Ｇｂｉｔ／ｓの変調信号を供給した場合、入射光Ｌｉは半導体変調素子４１，４２のダブル変調によって４０Ｇｂｉｔ／ｓの光変調信号となり、出射光Ｌｏとして出力される。出射光Ｌｏは、例えば光ファイバ伝送路に送出され、高速で長距離の光通信を実現できる。
【００４１】
図５は、半導体変調素子４１，４２の実装状態を含めた等価回路図である。半導体変調素子４１，４２は、半導体の内部抵抗Ｒｅａとｐｎ接合の静電容量Ｃｅａとの直列回路で表される。また、半導体変調素子４１，４２の入力側に配線インダクタンスＬｐｉ、その出力側に配線インダクタンスＬｐｏ、その接地側に配線インダクタンスＬｇがそれぞれ存在する。
【００４２】
図１に示した実装状態では、伝送線路３２，３４が分布定数線路で構成され、伝送線路３１，３３，３５のグランド線路も充分に強化しており、しかも光変調集積素子４０をフリップチップ実装していることから、入力側の配線インダクタンスＬｐｉおよび接地側に配線インダクタンスＬｇは無視できる程度に小さい。接合容量Ｃｅａは、半導体変調素子４１，４２の構造や形状によって決定され、一般にＣｅａ＝０．１ｐＦ程度になる。
【００４３】
出力側の配線インダクタンスＬｐｏは、伝送線路３２，３４の細パターン部分によるインダクタンス３２ｓ，３４ｓが支配的になり、接合容量Ｃｅａの補償を考慮すると、好ましくは８５０ｐＨ程度に設定される。
【００４４】
図７は、遮断周波数と出力側の配線インダクタンスＬｐｏとの関係の一例を示すグラフである。縦軸は半導体変調素子の変調遮断周波数［ＧＨｚ］である。横軸は半導体変調素子の出力側の配線インダクタンスＬｐｏ［ｐＨ］である。破線は、２つの半導体変調素子を差動で駆動した差動駆動方式の場合を示す。実線は、比較例として単一の半導体変調素子を単相で駆動した場合（図１０参照）を示す。
【００４５】
グラフを見ると、実線は遮断周波数２５〜２９ＧＨｚの範囲内であるのに対して、破線は３５〜４１ＧＨｚという高い遮断周波数を示しており、差動駆動方式が格段に優れていることが判る。
【００４６】
また、配線インダクタンスＬｐｏに関して、２５０ｐＨから増加するにつれて遮断周波数も高くなり、破線の差動駆動方式において８５０ｐＨ付近で遮断周波数は最も高くなる。これは、伝送線路３２，３４の細パターン化によって出力側の配線インダクタンスＬｐｏが増加し、接合容量Ｃｅａによる帯域低下を補償しているためである。
【００４７】
光変調器の性能は、一般に遮断周波数と消光比によって評価される。この２つのパラメータは互いに相反し合うトレードオフの関係にある。光変調器の消光比を高くするには、半導体変調素子の光路長を長くする必要があるが、光路長が長くなると、接合容量Ｃｅａも増加して、遮断周波数は低下することになる。
【００４８】
図８は、遮断周波数と半導体変調素子の吸収層長との関係の一例を示すグラフである。縦軸は半導体変調素子の変調遮断周波数［ＧＨｚ］である。横軸は半導体変調素子における光吸収層の光路長［μｍ］である。破線は、差動駆動方式の場合を示す。実線は、比較例である単相駆動方式の場合（図１０参照）を示す。なお、配線インダクタンスＬｐｏは８５０ｐＨに設定した。
【００４９】
グラフを見ると、光吸収層の光路長が増加するほど、遮断周波数が低下していることが判る。また、実線の単相駆動方式と比べて、破線の差動駆動方式は遮断周波数が約１０ＧＨｚほど改善していることが判る。例えば、光吸収層の光路長が約１５０μｍの場合、４０ＧＨｚという高い遮断周波数が得られている。
【００５０】
図９は、配線インダクタンスＬｐｏ＝０ｐＨの場合の遮断周波数と半導体変調素子の吸収層長との関係の一例を示すグラフである。縦軸は半導体変調素子の変調遮断周波数［ＧＨｚ］である。横軸は半導体変調素子における光吸収層の光路長［μｍ］である。破線は差動駆動方式の場合、実線は比較例である単相駆動方式の場合（図１０参照）を示す。
【００５１】
グラフを見ると、破線の差動駆動方式は実線の単相駆動方式と比べて大きな差異が現れていない。また、図８のグラフと比べると、配線インダクタンスＬｐｏの効果は差動駆動方式において顕著に現れることが判る。
【００５２】
図１０は、単相駆動方式を用いた比較例１を示す回路図である。光変調器として半導体変調素子４１だけを使用し、差動トランジスタＱａから出力される差動信号Ｓａが供給される。差動トランジスタＱｂから出力される差動信号Ｓｂは光変調に関与していない。
【００５３】
図１１は、単相駆動方式を用いた比較例２を示す回路図である。光変調器として半導体変調素子４１だけを使用し、半導体変調素子４１のカソード側に差動トランジスタＱａからの差動信号Ｓａが供給され、半導体変調素子４１のアノード側に差動トランジスタＱｂからの差動信号Ｓｂが供給される。従って、半導体変調素子４１の印加電圧は図１０のものと比べて２倍になるが、半導体変調素子４１に対して終端抵抗Ｒ１，Ｒ２が直列に配置されるため、例えばＲ１＝Ｒ２＝５０Ωの場合、実効的な終端抵抗は１００Ωとなり、インピーダンス不整合により変調周波数帯域が大きく低下してしまう。
【００５４】
このように図５に示した半導体変調素子の等価回路において、入力側の配線インダクタンスＬｐｉはできる限り小さい方が好ましい。また、高い消光比が得られる差動駆動方式において、出力側の配線インダクタンスＬｐｏは接合容量Ｃｅａとの関係から、伝送線路のインダクタンスよりもある程度大きく設定することが好ましい。
【００５５】
従って、光変調集積素子４０のフリップチップ実装を採用することによって、光変調集積素子４０の各電極と伝送線路基板３０の各パッドとが直接に接合可能であるため、入力側の配線インダクタンスＬｐｉおよび接地側の配線インダクタンスＬｇを極力小さくでき、遮断周波数の向上に寄与する。
【００５６】
また、出力側の配線インダクタンスＬｐｏについては、伝送線路３２，３４の細パターン化によってインダクタンス３２ｓ，３４ｓを形成することによって、接合容量Ｃｅａの補償が可能になるため、差動駆動方式での遮断周波数の向上に寄与する。
【００５７】
さらに、半導体変調素子４１をパターン幅が細いインダクタンス３２ｓの直上に近接し、半導体変調素子４２をパターン幅が細いインダクタンス３４ｓの直上に近接して配置することによって、半導体変調素子４１，４２と伝送線路３２，３４との間の寄生容量の発生を抑制することができ、分布定数線路への影響を低減できる。
【００５８】
図１２は、２０Ｇｂｉｔ／ｓのＲＺ（Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）信号の光出力波形を示すグラフである。縦軸は経過時間［ｐｓｅｃ］で、横軸は相対光出力である。破線は差動駆動方式の場合、実線は比較例である単相駆動方式の場合（図１０参照）を示す。
【００５９】
グラフを見ると、破線の差動駆動方式は実線の単相駆動方式と比べて、より急峻な光波形を示している。消光比については両者とも同程度である。
【００６０】
このようなＲＺ信号の位相を１８０度ずらして時分割多重化すると、４０Ｇｂｉｔ／ｓのＲＺ信号が得られる。
【００６１】
図１３は、４０Ｇｂｉｔ／ｓのＲＺ信号の光出力波形を示すグラフである。縦軸は経過時間［ｐｓｅｃ］で、横軸は相対光出力である。破線は差動駆動方式の場合、実線は比較例である単相駆動方式の場合（図１０参照）を示す。
【００６２】
グラフを見ると、実線の単相駆動方式では消光比が３ｄＢ程度しか得られていないが、破線の差動駆動方式では消光比が８ｄＢ以上という良好な光出力波形が得られることが判る。
【００６３】
実施の形態２．
図６は、本発明の第２実施形態を示す斜視図である。差動駆動型半導体光変調器は、チップキャリア１０と、チップキャリア１０の上に搭載された差動駆動回路２０と、チップキャリア１０の上に搭載された伝送線路基板３０と、伝送線路基板３０の上に搭載された光変調集積素子４０と、電気信号の位相を１８０度反転させる位相反転素子５０などで構成される。
【００６４】
チップキャリア１０、差動駆動回路２０および伝送線路基板３０は、図１と同様なものであり、重複説明を省く。
【００６５】
光変調集積素子４０は、半導体ウエハから切り出された直方体状のチップであり、同じ光軸に沿って直列的に配置された半導体変調素子４１，４２と、半導体変調素子４１と半導体変調素子４２を光学的に接続する光導波路４３などで構成される。
【００６６】
半導体変調素子４１，４２は、例えば量子閉じ込めシュタルク効果やフランツケルディシュ効果を利用した電界吸収（ＥＡ）型光変調器として構成可能であり、その等価回路はｐｎ接合ダイオードで表現される。
【００６７】
本実施形態では、差動駆動回路２０からの差動信号Ｓａ，Ｓｂのうち、伝送線路３４を伝送する差動信号Ｓｂについては位相反転素子５０によって位相反転しており、半導体変調素子４１，４２には同相の駆動信号が供給される。そのため、半導体変調素子４１，４２も同じ極性となるように伝送線路３２，３４に接続している。
【００６８】
こうした位相反転素子５０を伝送線路３２，３４の少なくとも一方に設けることによって、半導体変調素子４１，４２の変調タイミングを一致させることができ、その結果、高い消光比で良好な光変調波形が得られる。
【００６９】
光変調集積素子４０の上面には、半導体変調素子４１のカソード電極４１ｆと、半導体変調素子４２のカソード電極４２ｆとが独立して設けられる。光変調集積素子４０の裏面には、半導体変調素子４１および半導体変調素子４２の各アノード電極が共通接続されたコモン電極（不図示）が３箇所設けられ、伝送線路基板３０の上に搭載された状態で各コモン電極は伝送線路３１，３３，３５のパッド３１ｅ，３３ｅ，３５ｅと接合される。
【００７０】
伝送線路基板３０の伝送線路３２，３４は、光変調集積素子４０の前後で分断されており、４本のワイヤ１４を用いて、入力側の伝送線路３２とアノード電極４１ｆとの接続、アノード電極４１ｆと出力側の伝送線路３２との接続、入力側の伝送線路３４とアノード電極４２ｆとの接続、アノード電極４２ｆと出力側の伝送線路３４との接続を行っている。
【００７１】
こうしたワイヤボンディング接続を採用することによって、図５の等価回路に示したように、半導体変調素子４１，４２について入力側の配線インダクタンスＬｐｉおよび出力側の配線インダクタンスＬｐｏが制御可能になる。
【００７２】
配線インダクタンスＬｐｉ，Ｌｐｏはワイヤ長に比例することから、光変調集積素子４０のカソード電極４１ｆ，４２ｆを光導波路４３から入力側に配置し、好ましくは入力側の伝送線路３２，３４にできる限り接近させることによって、入力側のワイヤ１４は短くなって入力側の配線インダクタンスＬｐｉは小さくなり、一方、出力側のワイヤ１４は長くなって出力側の配線インダクタンスＬｐｏは大きくなる。その結果、上述したように、半導体変調素子４１，４２の接合容量Ｃｅａによる帯域低下を補償でき、差動駆動方式における遮断周波数を大幅に向上させることができる。
【００７３】
接地側の配線インダクタンスＬｇは、電極とパッドとのバンプ接合を採用しているため、無視できる程度に小さい。
【００７４】
なお、各実施形態において、半導体変調素子４１を光入射側に配置し、半導体変調素子４２を光出射側に配置した場合、半導体変調素子４１の光学損失によって、光の強度は半導体変調素子４１より半導体変調素子４２の方が低くなる。そのため光吸収に伴う光電流は、半導体変調素子４１でより多く発生するようになり、差動駆動回路２０の電流負荷がアンバランスになる。その対策として、光入射側に配置された半導体変調素子４１の光路長を半導体変調素子４２よりも短くすることによって、光電流の発生量の不均衡を解消することができ、差動駆動回路２０の動作波形の劣化を防止できる。
【００７５】
また以上の説明では、光軸に沿って直列配置された２つの半導体変調素子を差動信号で駆動する構成例を示したが、光軸に沿って３個以上の半導体変調素子を直列配置して差動駆動する構成も可能である。
【００７６】
【発明の効果】
以上詳説したように、半導体変調素子の差動駆動方式において差動信号を伝送線路で伝送し、各半導体変調素子の出力側にインダクタンスを設けることによって、各半導体変調素子の接合容量による帯域低下を補償できるため、その結果、高い消光比で良好な光変調波形が得られ、変調周波数帯域を大幅に向上できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す斜視図である。
【図２】図１の光変調集積素子４０を裏面から見た斜視図である。
【図３】図１の伝送線路基板３０を示す斜視図である。
【図４】本発明の第１実施形態の電気的構成を示す回路図である。
【図５】半導体変調素子４１，４２の実装状態を含めた等価回路図である。
【図６】本発明の第２実施形態を示す斜視図である。
【図７】遮断周波数と出力側の配線インダクタンスＬｐｏとの関係の一例を示すグラフである。
【図８】遮断周波数と半導体変調素子の吸収層長との関係の一例を示すグラフである。
【図９】配線インダクタンスＬｐｏ＝０ｐＨの場合の遮断周波数と半導体変調素子の吸収層長との関係の一例を示すグラフである。
【図１０】単相駆動方式を用いた比較例１を示す回路図である。
【図１１】単相駆動方式を用いた比較例２を示す回路図である。
【図１２】２０Ｇｂｉｔ／ｓのＲＺ信号の光出力波形を示すグラフである。
【図１３】４０Ｇｂｉｔ／ｓのＲＺ信号の光出力波形を示すグラフである。
【符号の説明】
１０  チップキャリア、  １１〜１４  ワイヤ、  ２０  差動駆動回路、  ２１〜２５，３１ｅ〜３５ｅ  パッド、  ３２ｓ，３４ｓ  インダクタンス、  ３０  伝送線路基板、  ３１〜３５  伝送線路、  ３４ａ  電気遅延ライン、  ３９  スルーホール、  ４０  光変調集積素子、  ４１，４２  半導体変調素子、４１ｅ，４２ｅ，４１ｆ，４２ｆ，４５  電極、  ４３  光導波路、  ５０  位相反転素子、  Ｃ１，Ｃ２  コンデンサ、  Ｒ１，Ｒ２  終端抵抗。
【図１】
2004317556.tif 000003
【図２】
2004317556.tif 000004
【図３】
2004317556.tif 000005
【図４】
2004317556.tif 000006
【図５】
2004317556.tif 000007
【図６】
2004317556.tif 000008
【図７】
2004317556.tif 000009
【図８】
2004317556.tif 000010
【図９】
2004317556.tif 000011
【図１０】
2004317556.tif 000012
【図１１】
2004317556.tif 000013
【図１２】
2004317556.tif 000014
【図１３】
2004317556.tif 000015