(57)【要約】【課題】簡単な回路構成で容易に振動子電流を抑圧する圧電発振器を提供する。【解決手段】圧電発振回路は、発振用トランジスタＴＲ１のベース・接地間に負荷容量の一部となるコンデンサＣｂｅとコンデンサＣｅとの直列回路を挿入接続し、この直列回路の接続中点Ａと発振用トランジスタＴＲ１のエミッタにエミッタ抵抗Ｒｅを接続する。更に、発振用トランジスタＴＲ１のベースに抵抗ＲＢ１及び抵抗ＲＢ２とから成るベースバイアス回路を接続すると共に、発振用トランジスタＴＲ１のベース・接地間に圧電振動子ＸｔａｌとコンデンサＣ１を直列に挿入接続し、更に、発振用トランジスタＴＲ１のコレクタに純抵抗Ｒｃを電源電圧Ｖｃｃラインと接続すると共に、コレクタとエミッタ間にコンデンサＣｃｅを接続したものである。【選択図】　　　図１
2004048629.tif 000002
【特許請求の範囲】
【請求項１】
所定の周波数で励振される圧電素子を備えた圧電振動子と、該圧電素子に電流を流して前記圧電素子を励振させる発振用増幅トランジスタと、該発振用増幅トランジスタのベース・接地間に接続され負荷容量の一部となる合成容量と、エミッタと接地間に挿入されたエミッタ抵抗と、を備えた圧電発振器であって、
前記発振用増幅トランジスタのコレクタに無誘導負荷を接続すると共に、コレクタとエミッタ間に容量を挿入したことを特徴とする圧電発振器。
【請求項２】
前記合成容量は前記発振用増幅トランジスタのベースとエミッタ間に接続された容量と、エミッタと接地間に接続された容量とからなり、前記発振用増幅トランジスタのベースは所定の電位でバイアスされていることを特徴とする請求項１に記載の圧電発振器。
【請求項３】
所定の周波数で励振される圧電素子を備えた圧電振動子と、該圧電素子に電流を流して継続的に前記圧電素子を励振させる発振用増幅トランジスタと、該発振用増幅トランジスタのベース・接地間に接続され負荷容量の一部となる合成容量と、エミッタと接地間に挿入されたエミッタ抵抗と、を備えた圧電発振器であって、
前記発振用増幅トランジスタのコレクタ側に第２のトランジスタをカスケード接続し、該カスケード接続された第２のトランジスタのコレクタに無誘導負荷を接続すると共に、該第２のトランジスタのコレクタと前記発振用増幅トランジスタのエミッタ間に容量を挿入したことを特徴とする圧電発振器。
【請求項４】
前記第２のトランジスタは、ベース側が容量を介して接地されていることを特徴とする請求項３に記載の圧電発振器。
【請求項５】
前記合成容量は前記発振用増幅トランジスタのベースとエミッタ間、及びエミッタと接地間に夫々接続され、前記発振用増幅トランジスタ及び第２のトランジスタのベースは夫々所定の電位でバイアスされていることを特徴とする請求項３又は４に記載の圧電発振器。
【請求項６】
前記コレクタとエミッタ間に挿入する容量の値は、前記発振用増幅トランジスタのエミッタと接地間に挿入される容量の値以上であることを特徴とする請求項１乃至５の何れか１項に記載の圧電発振器。
【請求項７】
前記コレクタとエミッタ間に挿入する容量を所定の値にすることにより、前記発振用増幅トランジスタのコレクタ出力電圧及びエミッタ出力電圧を抑圧し、その結果前記圧電素子の電流を併せて抑圧することを特徴とする請求項６に記載の圧電発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、圧電発振器に関し、特に圧電素子の電流抑圧方法に関するものである。
【０００２】
【従来の技術】
近年、移動体通信機器や伝送通信機器に対する小型化、高性能化の要請に伴い、これらの機器において周波数制御デバイスとして使用される水晶発振器等の圧電発振器に対しても、小型化、安定化が強く求められている。圧電発振器は、水晶振動子等の圧電振動子に対して、周波数調整回路、周波数温度補償回路等を含む発振回路を組み合わせた構成を備えている。
圧電振動子は電気機械振動子であり、圧電振動子に流れる電流（以下、振動子電流と記す）が少ないことが経年変化等に対して高い信頼性を得ることにつながる。図１８は、従来のシリコントランジスタによるコルピッツ発振回路の一例である。圧電発振回路は、発振用トランジスタＴＲ１１のベース・接地間に負荷容量の一部となるコンデンサＣｂとコンデンサＣｅとの直列回路を挿入接続し、この直列回路の接続中点と発振用トランジスタＴＲ１１のエミッタとを接続すると共に、エミッタ抵抗Ｒｅを接続する。更に、発振用トランジスタＴＲ１１のベースに抵抗ＲＢ１１及び抵抗ＲＢ１２とから成るベースバイアス回路を接続すると共に、発振用トランジスタＴＲ１１のベース・接地間に圧電振動子ＸｔａｌとコンデンサＣ１１の直列回路を挿入接続し、更に、発振用トランジスタＴＲ１１のコレクタと電源電圧Ｖｃｃラインとを接続したものである。
【０００３】
また、図１９は、従来のカスケード接続されたシリコントランジスタによるコルピッツ発振回路の一例である。図１９が図１８と異なる点は、ベース接地されたトランジスタＴＲ１２をＴＲ１１とカスケードに接続した点である。この図１８、１９の定常発振時の等価回路を図２１に示し、これを並列、直列変換した等価回路を図２２に示し、この等価回路を参照して振動子電流を計算する。先ず前提条件として、定常時発振のエミッタ出力を定電圧源Ｖｅとし、エミッタ回路の抵抗Ｒｅ、コンデンサＣｅを電源の内部インピーダンスとする。更に圧電振動子は直列共振で発振しているため、そのインピーダンスを０とする。この前提条件に基づいて計算する計算式を下記に記す。
ｒ１＝Ｒπ／｛１＋（ω（Ｃｂ＋Ｃπ）Ｒπ）２｝
ｃ１＝１／ω２（Ｃｂ＋Ｃπ）Ｒπ・ｒ１
ｒ２＝Ｒｅ／｛１＋（ω・Ｃｅ・Ｒｅ）２｝
ｃ２＝１／ω２・Ｃｅ・Ｒｅ・ｒ２
Ｚ＝ｒ１＋１／ｊω・ｃ１＋ｒ２＋１／ｊω・ｃ２＝ｒ１＋ｒ２＋１／ｊω・（１／ｃ１＋１／ｃ２）
｜ｉｘ｜＝Ｖｅ／Ｚ＝Ｖｅ／［（ｒ１＋ｒ２）２＋｛１／ω・（１／ｃ１＋１／ｃ２）｝２］１／２・・・・・（１）
ここで、Ｚ：水晶発振器の電圧源Ｖｃｃ端とＧＮＤ間のインピーダンス、
ｒ１、ｒ２：図２２に示す並列、直列変換による抵抗、
ｃ１、ｃ２：図２２に示す並列、直列変換によるコンデンサ、
Ｒπ：図２１に示す並列等価回路によるトランジスタの入力抵抗、
Ｃπ：図２１に示す並列等価回路によるトランジスタの接合容量、
Ｒｅ：図２１に示す並列等価回路によるトランジスタのエミッタ付加抵抗、
Ｃｅ：図２１に示す並列等価回路によるトランジスタのエミッタ付加コンデンサ
ω：角周波数（＝２πｆ）
Ｖｅ：定常エミッタ出力電圧、
ｉｘ：振動子電流
｜ｉｘ｜：振動子電流の実効値である。
【０００４】
図２３は、前記（１）式に基づいて容量Ｃｂ・振動子電流｜ｉｘ｜特性をシュミレーションして求めた結果を表す図であり、横軸にベース・エミッタ間容量Ｃｂ、縦軸に振動子電流ｉｘを示す。このときの条件として図２１に示す等価回路においてＲπ＝２６００Ω、Ｃπ＝１２ｐＦ、Ｒｅ＝１ＫΩ、Ｃｅ＝１５０ｐＦ、Ｖｅ＝２Ｖｒｍｓ、Ｆ＝１０ＭＨｚとしたものである。また、図２４は図１８に示す回路においてＲｅ＝１ＫΩ、ＲＢ１１＝ＲＢ１２＝１０ＫΩ、エミッタコンデンサＣｅが１５０ｐＦ、１８０ｐＦ、２００ｐＦである場合の、ベース・エミッタ間容量Ｃｂと振動子電流ｉｘとの関係を実測した結果を示す図であり、横軸にベース・エミッタ間容量Ｃｂ、縦軸に振動子電流ｉｘを示す。この結果から明らかなように、ベース・エミッタ間容量Ｃｂが０ｐＦから約１００ｐＦの範囲では、ベース・エミッタ間容量Ｃｂが増加すると、それに比例して振動子電流ｉｘが増加し、Ｃｂがほぼ１００ｐＦ以上の範囲においては振動子電流ｉｘはほぼ一定になる。実験結果によると、そのときの振動子電流ｉｘは最大６５００μＡを示す。
また、振動子電流の増加を抑圧する他の方法として、図２０のように、コルピッツ回路で構成される発振回路１０１と、ＡＧＣ回路１０４から構成され、発振出力をダイオード１１６、１１７で整流して発振回路１０４のベース電流を低下することによりゲインを抑圧して、その結果により振動子電流を抑圧する方法もある。しかし、本方式によった場合、電流抑圧効果は大きいが、明らかに回路が複雑となり、小型発振器に搭載するのは困難であり、コストアップにつながる。
【０００５】
【発明が解決しようとする課題】
従来のコルピッツ発振回路では、ベース・エミッタ間容量の増加に伴って、振動子電流が増加し、その抑圧には限界がある。また、ＡＧＣ回路による方法は、回路が複雑となり、それにより小型化が難しくコストアップの原因になっているといった問題がある。
本発明は、かかる課題に鑑み、簡単な回路構成で容易に振動子電流を抑圧する圧電発振器を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明はかかる課題を解決するために、請求項１は、所定の周波数で励振される圧電素子を備えた圧電振動子と、該圧電素子に電流を流して前記圧電素子を励振させる発振用増幅トランジスタと、該発振用増幅トランジスタのベース・接地間に接続され負荷容量の一部となる合成容量と、エミッタと接地間に挿入されたエミッタ抵抗と、を備えた圧電発振器であって、前記発振用増幅トランジスタのコレクタに無誘導負荷を接続すると共に、コレクタとエミッタ間に容量を挿入したことを特徴とする。
従来のコルピッツ発振回路の発振用トランジスタのコレクタに無誘導負荷を接続し、コレクタとエミッタ間をコンデンサで接続することにより、急激に振動子電流を低下させることができる。この理由は、基本的に発振用トランジスタのエミッタ出力とコレクタ出力の位相は１８０°ずれているため、お互いの信号が反転しており、この反転出力をコンデンサＣｃｅにて接続することにより、出力が抑圧される。
かかる発明によれば、発振用トランジスタのコレクタとエミッタ間をコンデンサで接続することにより出力が抑圧されるので、振動子電流を低下させると共に、負性抵抗を増加させることができる。
請求項２は、前記合成容量は前記発振用増幅トランジスタのベースとエミッタ間に接続された容量と、エミッタと接地間に接続された容量とからなり、前記発振用増幅トランジスタのベースは所定の電位でバイアスされていることを特徴とする。
本発明の発振回路は基本的にはコルピッツ発振器であり、その構成の基本である発振用増幅トランジスタのベースとエミッタ間、及びエミッタと接地間に夫々接続された容量と、バイアス回路である。そして、ベース接地間に圧電振動素子と周波数調整用のコンデンサが直列に接地されている。
かかる発明によれば、基本発振回路がコルピッツ発振器の構成であるので、回路構成が単純でしかも安定した発振が可能となる。
【０００７】
請求項３は、所定の周波数で励振される圧電素子を備えた圧電振動子と、該圧電素子に電流を流して継続的に前記圧電素子を励振させる発振用増幅トランジスタと、該発振用増幅トランジスタのベース・接地間に接続され負荷容量の一部となる合成容量と、エミッタと接地間に挿入されたエミッタ抵抗と、を備えた圧電発振器であって、前記発振用増幅トランジスタのコレクタ側に第２のトランジスタをカスケード接続し、該カスケード接続された第２のトランジスタのコレクタに無誘導負荷を接続すると共に、該第２のトランジスタのコレクタと前記発振用増幅トランジスタのエミッタ間に容量を挿入したことを特徴とする。
カスケード接続の場合、１段目（本発明では第２のトランジスタ）はエミッタ接地回路、２段目（本発明では発振用増幅トランジスタ）はベース接地回路である。エミッタ接地回路はコレクタ・ベース間容量の帰還で高周波特性が劣化するので、カスケード接続することにより、エミッタ接地回路の負荷はベース接地回路の入力抵抗なので低負荷となり、コレクタ・ベース間の容量を減少させる効果が得られる。
かかる発明によれば、カスケード接続をするので、総合利得はエミッタ接地と同等で、帯域幅はベース接地の遮断周波数まで確保できるので、高周波特性が優れた発振器を構成できる。
請求項４は、前記第２のトランジスタは、ベース側が容量を介して接地されていることを特徴とする。
前記請求項３でも説明した通り、第２のトランジスタはエミッタ接地回路にするために、そのコレクタに無誘導負荷を接続し、ベースは容量を介して接地する。これによりエミッタ接地回路とベース接地回路を直列に接続してカスケード接続を完成することができる。
かかる発明によれば、第２のトランジスタのベースを容量を介して接地することにより、このトランジスタをエッミタ接地回路とすることができ、発信用トランジスタと共に、カスケード回路を構成することができる。
【０００８】
請求項５は、前記合成容量は前記発振用増幅トランジスタのベースとエミッタ間、及びエミッタと接地間に夫々接続され、前記発振用増幅トランジスタ及び第２のトランジスタのベースは夫々所定の電位でバイアスされていることを特徴とする。
本発明の発振回路は基本的にはコルピッツ発振器であり、その構成の基本である発振用増幅トランジスタのベースとエミッタ間、及びエミッタと接地間に夫々接続された容量と、更に発振用増幅トランジスタのコレクタにエミッタ接地回路を接続し、夫々のベースを所定の電位でバイアスし、発振用増幅トランジスタのベース接地間に圧電振動素子と周波数調整用のコンデンサが直列に接地されている。
かかる発明によれば、発振用増幅トランジスタ及び第２のトランジスタのベースは夫々所定の電位でバイアスされているので、波形歪みの少ない発振器を構成することができる。
請求項６は、前記コレクタとエミッタ間に挿入する容量の値は、前記発振用増幅トランジスタのエミッタと接地間に挿入される容量の値以上であることを特徴とする。
容量とインピーダンスの関係は、所定の周波数において容量が増えればインピーダンスは減少し、容量が減ればインピーダンスは増加する。従って、コレクタとエミッタ間に挿入する容量は、エミッタと接地間に挿入される容量の値と同等若しくはそれ以上にすることにより、インピーダンスを揃えながら、且つ位相が反転している出力により信号を抑圧する。
かかる発明によれば、前記コレクタとエミッタ間に挿入する容量の値は、前記発振用増幅トランジスタのエミッタと接地間に挿入される容量の値と略同等若しくはそれ以上にすることにより、インピーダンスがほぼ等しい信号同士により抑圧するので、波形歪みの少ない発振波形を出力することができる。
請求項７は、前記コレクタとエミッタ間に挿入する容量を所定の値にすることにより、前記発振用増幅トランジスタのコレクタ出力電圧及びエミッタ出力電圧を抑圧し、その結果前記圧電素子の電流を併せて抑圧することを特徴とする。
請求項１で説明した通り、発振用トランジスタのエミッタ出力とコレクタ出力の位相は１８０°ずれている。そして、コレクタとエミッタをコンデンサにより接続することによりコレクタ出力電圧及びエミッタ出力電圧は互いに打ち消しあって抑圧される。この結果として、ベースに流れる電流も抑圧され、ベースと接地間に接続された圧電素子に流れる電流も必然的に抑圧される。
かかる発明によれば、発振動作を確実に行いながら、併せて振動子電流を減少することができる。
【０００９】
【発明の実施の形態】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は、本発明の第１の実施形態に係るコルピッツ発振回路の一例である。圧電発振回路は、発振用トランジスタＴＲ１のベース・接地間に負荷容量の一部となるコンデンサＣｂｅとコンデンサＣｅとの直列回路を挿入接続し、この直列回路の接続中点Ａと発振用トランジスタＴＲ１のエミッタとを接続し、更に接続中点Ａと接地間との間にエミッタ抵抗Ｒｅを挿入接続する。更に、発振用トランジスタＴＲ１のベースに抵抗ＲＢ１及び抵抗ＲＢ２とから成るベースバイアス回路を接続すると共に、発振用トランジスタＴＲ１のベース・接地間に圧電振動子ＸｔａｌとコンデンサＣ１との直列回路を挿入接続し、更に、発振用トランジスタＴＲ１のコレクタと電源電圧Ｖｃｃラインとの間に抵抗Ｒｃを接続すると共に、コレクタとエミッタ間にコンデンサＣｃｅを接続したものである。
図２は本発明の第２の実施形態に係るコルピッツ発振回路の一例である。図１に示す回路と同じ構成要素には同じ符号を付し、重複する説明は省略する。図２が図１と異なる点は、ベース接地されたトランジスタＴＲ２をトランジスタＴＲ１とカスケードに接続し、トランジスタＴＲ２のコレクタとトランジスタＴＲ１のエミッタ間にコンデンサＣｃｅを挿入接続したところにある。カスケード接続の場合、トランジスタＴＲ１はエミッタ接地回路、トランジスタＴＲ２はベース接地回路である。エミッタ接地回路はコレクタ・ベース間容量の帰還で高周波特性が劣化するので、カスケード接続することにより、エミッタ接地回路の負荷はベース接地回路の入力抵抗なので低負荷となり、コレクタ・ベース間の容量を減少させる効果が得られる。これにより、総合利得はエミッタ接地と同等で、帯域幅はベース接地の遮断周波数まで確保できるので、高周波特性が優れた発振器を構成できる。
【００１０】
ここで、本発明の最も大きな特徴は、発振用トランジスタＴＲ１のコレクタとエミッタ間に（カスケード接続の場合は、トランジスタＴＲ２のコレクタとトランジスタＴＲ１のエミッタ間）コンデンサＣｃｅを挿入接続することにより、基本的に発振用トランジスタＴＲ１のエミッタ出力とコレクタ出力の位相が１８０°ずれているため、この両出力端をコンデンサＣｃｅにて接続することにより負帰還回路が構成され、出力が抑圧される結果、急激に振動子電流を低下させることである。但し、コンデンサＣｃｅの値はコンデンサＣｅの容量以上（Ｃｃｅ≧Ｃｅ）の値において効果が顕著に表れる。また、この抑圧現象は図２０に示すトランジスタのコレクタ電流、或いはベース電流の抑圧による利得低下に起因しないため負性抵抗は増加する傾向を示す。
ここで、図１に示す回路を等価回路で表して振動子電流の解析を行う。図３は、図１に示す第１の実施形態に係るコルピッツ発振回路の定常発振時の等価回路である。図４はこれを並列・直列変換した等価回路である。また、図５は並列・直列回路の変換式である。先ず、図４のｚ１、ｚ２、ｚ３の式を夫々求める。
ここで、ｒ１’は並列・直列変換後の直列抵抗ｒ１へ振動子の直列容量ｃ１を加える。また、ｃ１’は直列変換後の直列容量ｃ１へ周波数調整用コンデンサｃ０を直列接続する。
ｚ１＝ｒ１’＋１／ｊωｃ’１、ｚ２＝ｒ２＋１／ｊωｃ２、ｚ３＝ｒ３＋１／ｊωｃ３、ｒ１’＝ｒ１＋ｃ１、１／ｃ１’＝１／ｃ１＋１／ｃ０、
ｗ＝ｚ１ｚ２＋ｚ２ｚ３＋ｚ３ｚ１＝（ｒ１’＋１／ｊωｃ１’）（ｒ２＋１／ｊωｃ２）＋（ｒ２＋１／ｊωｃ２）（ｒ３＋１／ｊωｃ３）＋（ｒ３＋１／ｊωｃ３）（ｒ１’＋１／ｊωｃ１’）＝ｒ１’ｒ２＋ｒ２ｒ３＋ｒ３ｒ１’−１／ω２（１／ｃ１’＋１／ｃ２ｃ３＋１／ｃ３ｃ１’）＋１／ｊω｛（ｒ２＋ｒ３）／ｃ１’＋（ｒ１’＋ｒ３）／ｃ２＋（ｒ１’＋ｒ２）／ｃ３｝
＝ｐ−ｊｑ
ここで、ｐ＝ｒ１’ｒ２＋ｒ２ｒ３＋ｒ３−ｒ１’・１／ω２（１／ｃ１’ｃ２＋１／ｃ２ｃ３＋１／ｃ３ｃ１’）、ｑ＝１／ω｛（ｒ２＋ｒ３）／ｃ１’＋（ｒ１’＋ｒ３）／ｃ２＋（ｒ１’＋ｒ２）／ｃ３｝・・・・（２）
【００１１】
図４のコレクタ側電源ｖ３を０Ｖとしたときの等価回路を図６に示し、Ｉ’は（２）式に基づき（３）式で示すことができる。またその実効電流は（４）式で示される。
ｉ１’＝ｖ２／ｐ２＋ｑ２｛ｐｒ３＋ｑ／ωｃ３＋ｊ（ｑｒ３−ｐ／ωｃ３）｝・・・・（３）
｜ｉ１’｜＝ｖ２／ｐ２＋ｑ２×｛（ｐｒ３＋ｑ／ωｃ３）２＋（ｑｒ３−ｐ／ωｃ３）２｝１／２・・・・（４）
エミッタ側電源ｖ２を０Ｖとしたときの等価回路を図７に示す。そのときの振動子電流をＩ’’とすると、
ｉ１’’＝ｖ３／ｐ２＋ｑ２｛ｐｒ２＋ｑ／ωｃ３＋ｊ（ｑｒ２−ｐ／ωｃ２）｝・・・・（５）
｜ｉ１’’｜＝ｖ３／ｐ２＋ｑ２×｛（ｐｒ２＋ｑ／ωｃ２）２＋（ｑｒ２−ｐ／ωｃ２）２｝１／２・・・・（６）
これから振動子電流ｉの実効電流は（４）、（６）式の合成電流として求めることができる。
｜ｉ｜＝｜ｉ１’｜＋｜ｉ１’’｜・・・・（７）
図８は（４）、（６）、（７）式の計算結果をグラフにした図である。横軸にコンデンサｃ３の値をとり、縦軸に振動子電流を示す。特性曲線５０はエミッタ電源による振動子電流ｉ１’を表し、特性曲線５２はコレクタ電源による振動子電流ｉ１’’を表し、特性曲線５１は両者を合成した振動子電流ｉを表している。このときの条件は、Ｒπ＝３３０Ω、Ｃπ＋Ｃｂ＝４２ｐＦ、Ｒｅ＝１ＫΩ、Ｃｅ＝７５ｐＦ、Ｒ３＝３０Ω、Ｃ０＝２０ｐＦ、Ｆｒｅｑ＝１０ＭＨｚとする。これから、コンデンサｃ３が１０ｐＦを超えると急激に合成振動子電流ｉが減少するのがわかる。
【００１２】
図９は図１の第１の実施形態の各回路構成要素の定数をＲｃ＝３３０Ω、Ｃｃｅ、Ｃｂｅ可変、Ｒｅ＝１ＫΩ、Ｃｅ＝７５ｐＦ、ＲＢ１＝ＲＢ２＝１０ＫΩ、Ｃ１＝１００ｐＦ、ベース・エミッタ間容量Ｃｂｅを２０ｐＦ、４３ｐＦ、６８ｐＦとして設定した場合における容量Ｃｃｅに伴う振動子電流の実測値を横軸にコレクタ・エミッタ間容量Ｃｃｅ、縦軸に振動子電流をとりグラフ化した図である。この図から、コレクタ・エミッタ間容量Ｃｃｅが３０ｐＦ以上になると急激に振動子電流が減少し、その値はベース・エミッタ間容量Ｃｂｅが小さいほど顕著である。
図１０はベース・エミッタ間容量Ｃｂｅをパラメータ（２０ｐＦ、６８ｐＦ、１００ｐＦ）にした場合の、コレクタ・エミッタ間容量Ｃｃｅに対するコレクタ出力電圧Ｖｃ、エミッタ出力電圧Ｖｅの変化をグラフ化した図である。即ち、コレクタ・エミッタ間容量Ｃｃｅを増加することにより、コレクタ出力電圧Ｖｃ、エミッタ出力電圧Ｖｅは急激に抑圧され、それに伴って振動子電流も急激に抑圧されている。
図１１は図１の第１の実施形態のベース・エミッタ間容量Ｃｂｅをパラメータ２０ｐＦ、６８ｐＦとして、コレクタ・エミッタ間容量Ｃｃｅに対する振動子電流と発振回路電流の変化を示す図である。この図から、振動子電流の抑圧に対する発振回路電流の変化は僅かである。このことはトランジスタＴＲ１のベース及びコレクタ電流の抑圧による利得の低下による振動子電流の抑圧ではないことが理解できる。
図１２、図１３は図１の第１の実施形態のコレクタ・エミッタ間容量Ｃｃｅをパラメータ０ｐＦ、１５ｐＦ、５１ｐＦとして、周波数の変化に対する負性抵抗特性の実測結果を示す図である。図１２はベース・エミッタ間容量Ｃｂｅを２０ｐＦにした場合、図１３はベース・エミッタ間容量Ｃｂｅを４３ｐＦにした場合である。図１２、図１３に示す５５は従来のコルピッツ回路（Ｃｃｅ＝０ｐＦ）における周波数負性抵抗特性であり、Ｃｃｅの適切な付加により負性抵抗の増加が確認できる。
【００１３】
図１４は発振周波数１０ＭＨｚで負性抵抗が最大値を示すようなベース・エミッタ間容量Ｃｂｅ及びコレクタ・エミッタ間容量Ｃｃｅの値を設定したときの振動子電流との関係を示す図である。この図から、従来のコルピッツ回路（Ｃｃｅ＝０ｐＦ）における振動子電流の特性（実線６０）と本発明に基づく回路における振動子電流特性（実線６１）とを比較して本発明に基づく発振回路の方が振動子電流が激減していることがわかる。
図１５は発振周波数１０ＭＨｚで負性抵抗が最大値を示すようなベース・エミッタ間容量Ｃｂｅとエミッタ・グランド間容量Ｃｅｇの関係をコレクタ・エミッタ間容量Ｃｃｅをパラメータ（０ｐＦ、２０ｐＦ、５１ｐＦ、１００ｐＦ）にとって示した図である。この図から明らかなように、実線６２に示す従来のコルピッツ回路（Ｃｃｅ＝０ｐＦ）における特性と、実線６３に示す本発明に基づく回路における特性と比較して本発明に基づく発振回路の方がのエミッタ・グランド間容量Ｃｅｇの変化が少ない特性が得られることがわかる。
図１６は図２のカスケード接続の場合の負性抵抗特性を示す図である。この図から明らかなようにカスケード接続においてもコレクタ・エミッタ間容量Ｃｃｅの適切な付加に対して図１２、１３と同様に負性抵抗の増加が確認できる。
図１７は図２のカスケード接続の場合のベース・エミッタ間容量Ｃｂｅを２０ｐＦとして、コレクタ・エミッタ間容量Ｃｃｅに対する振動子電流と発振回路電流の変化を示す図である。Ｃｃｅ＝０ｐＦは従来のコルピッツ回路に相当し、そのときの振動子電流は１７０μＡ、回路電流１．５ｍＡ、Ｃｃｅ＝５０ｐＦで振動子電流２３０μＡ、回路電流２．３ｍＡ（最大）を示し、Ｃｃｅ＝１００ｐＦで振動子電流１００μＡ、回路電流１．９ｍＡを示す。即ち、適切なＣｃｅの値を選択することにより、振動子電流を抑圧でき、しかもそのことが回路電流の抑圧によらないことを示している。
【００１４】
【発明の効果】
以上記載のごとく請求項１の発明によれば、発振用トランジスタのコレクタとエミッタ間をコンデンサで接続することにより逆相の信号により出力が抑圧されるので、ベース電流が同時に抑圧され、その結果、振動子電流を低下させると共に、負性抵抗を増加させることができる。
また請求項２では、基本発振回路がコルピッツ発振器の構成であるので、回路構成が単純でしかも安定した発振が可能となる。
また請求項３では、カスケード接続をするので、総合利得はエミッタ接地と同等で、しかも、帯域幅はベース接地の遮断周波数まで確保できるので、高周波特性が優れた発振器を構成することができる。
また請求項４では、第２のトランジスタのベースを容量を介して接地することにより、このトランジスタをエッミタ接地回路とすることができ、それにより発信用トランジスタと共に、カスケード回路を構成することができる。
また請求項５では、発振用増幅トランジスタ及び第２のトランジスタのベースは夫々所定の電位でバイアスされているので、波形歪みの少ないカスケード回路の発振器を構成することができる。
また請求項６では、前記コレクタとエミッタ間に挿入する容量の値は、前記発振用増幅トランジスタのエミッタと接地間に挿入される容量の値と略同等若しくはそれ以上にすることにより、インピーダンスがほぼ等しい信号同士により抑圧するので、波形歪みの少ない発振波形を出力することができる。
また請求項７では、発振動作を確実に行いながら、併せて振動子電流を減少することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るコルピッツ発振回路の一例を示す図である。
【図２】本発明の第２の実施形態に係るコルピッツ発振回路の一例を示す図である。
【図３】本発明の第１の実施形態に係るコルピッツ発振回路の定常発振時の等価回路である。
【図４】本発明のコルピッツ発振回路の定常発振時の並列・直列変換等価回路である。
【図５】本発明のコルピッツ発振回路の並列・直列回路の変換式である。
【図６】本発明の定常発振時の並列・直列変換等価回路のコレクタ側電源ｖ３をショートした時の等価回路を示す図である。
【図７】本発明の定常発振時の並列・直列変換等価回路のエミッタ側電源ｖ２をショートした時の等価回路を示す図である。
【図８】本発明の（４）、（６）、（７）式の計算結果をグラフにした図である。
【図９】本発明の第１の実施形態の各部品の定数を決定して実測した結果をグラフ化した図である。
【図１０】本発明のコレクタ・エミッタ間容量Ｃｃｅに対するコレクタ出力電圧、エミッタ出力電圧の変化をグラフ化した図である。
【図１１】本発明のコレクタ・エミッタ間容量Ｃｃｅに対する振動子電流と発振回路電流の変化を示す図である。
【図１２】本発明のコレクタ・エミッタ間容量Ｃｃｅをパラメータとして、周波数の変化に対する負性抵抗特性を示す図である。
【図１３】本発明のコレクタ・エミッタ間容量Ｃｃｅをパラメータとして、周波数の変化に対する負性抵抗特性を示す図である。
【図１４】本発明の振動子電流の実測結果を示す図である。
【図１５】本発明の１０ＭＨｚ最大負性抵抗値のＣｂｅとＣｅｇの実測結果を示す図である。
【図１６】本発明のカスケード接続時の負性抵抗の実測結果を示す図である。
【図１７】本発明の振動子電流と発振回路電流の実測結果を示す図である。
【図１８】従来のコルピッツ発振回路を表す図である。
【図１９】従来のカスケード接続されたコルピッツ発振回路を表す図である。
【図２０】従来のコルピッツ発振回路にＡＧＣ回路を付加した図である。
【図２１】従来のコルピッツ発振回路の定常発振時の等価回路である。
【図２２】従来のコルピッツ発振回路の並列・直列変換等価回路である。
【図２３】従来のコルピッツ発振回路の定常発振時の振動子電流の計算結果を表す図である。
【図２４】従来のコルピッツ発振回路の定常発振時の振動子電流の実験結果を表す図である。
【符号の説明】
ＴＲ１　発振用トランジスタ、Ｃｂｅ、Ｃｅ　負荷容量の一部となる容量、ＲＢ１、ＲＢ２　バイアス抵抗、Ｒｅ　エミッタ抵抗、Ｒｃ　コレクタ抵抗、Ｘｔａｌ　圧電振動子
【図１】
2004048629.tif 000003
【図２】
2004048629.tif 000004
【図３】
2004048629.tif 000005
【図４】
2004048629.tif 000006
【図５】
2004048629.tif 000007
【図６】
2004048629.tif 000008
【図７】
2004048629.tif 000009
【図８】
2004048629.tif 000010
【図９】
2004048629.tif 000011
【図１０】
2004048629.tif 000012
【図１１】
2004048629.tif 000013
【図１２】
2004048629.tif 000014
【図１３】
2004048629.tif 000015
【図１４】
2004048629.tif 000016
【図１５】
2004048629.tif 000017
【図１６】
2004048629.tif 000018
【図１７】
2004048629.tif 000019
【図１８】
2004048629.tif 000020
【図１９】
2004048629.tif 000021
【図２０】
2004048629.tif 000022
【図２１】
2004048629.tif 000023
【図２２】
2004048629.tif 000024
【図２３】
2004048629.tif 000025
【図２４】
2004048629.tif 000026