(57)【要約】      （修正有）【課題】ＢＧＡ型の半導体装置において、外部接続用の導電端子と半導体装置の配線との電気的接続性を良好にし、その信頼性を向上する。【解決手段】半導体チップ１２の表面に第１の配線６が形成されている。この第１の配線６が形成された半導体チップ１２の表面に第１のガラス基板１０が接着されている。半導体チップ１２の裏面には第２ガラス基板１６が接着されている。第１の配線６の側面から第２のガラス基板１６上に延在し、スリット２０ａを有する第２の配線１８が形成されている。そして、第２の配線１８を覆うように保護膜２２が形成されている。保護膜２２はスリット２０ａを介して第１のガラス基板１０と接触している。【選択図】    図９
2004327748.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップの表面に形成された第１の配線と、
前記第１の配線が形成された前記半導体チップの表面に接着された第１の板材と、
前記半導体チップの裏面に接着された第２の板材と、
前記第１の配線の側面から前記第２の板材上に延在し、スリットを有する第２の配線と、
前記第２の配線上に形成され、前記スリットを介して前記第１の板材又は前記第２の板材と接触した保護膜と、を有することを特徴とした半導体装置。
【請求項２】
前記保護膜が感光性のレジスト膜であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記保護膜に形成された開口部を介して前記第２の配線と接触された導電端子を有することを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第１の板材及び第２の板材がガラス基板から成ることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第２の配線が複数のスリットを有することを特徴とする請求項１記載の半導体装置。
【請求項６】
半導体チップと、
前記半導体チップの表面に形成された第１の配線と、
前記第１の配線が形成された前記半導体チップの表面に接着された板材と、
前記第１の配線の側面から前記半導体チップの裏面に延在し、スリットを有する第２の配線と、
前記第２の配線上に形成され、前記スリットを介して前記板材と接触した保護膜と、を有することを特徴とした半導体装置。
【請求項７】
半導体ウエハの表面に絶縁膜を介して第１の配線を形成する工程と、
前記半導体ウエハの表面に第１の樹脂を介して第１の板材を接着する工程と、
前記半導体ウエハの裏面及び前記絶縁膜をエッチングし、前記第１の配線の裏面を部分的に露出させる工程と、
前記半導体ウエハの裏面に第２の樹脂を介して第２の板材を接着する工程と、
前記第２の板材から前記第１の板材に達し、前記第１の配線の側面を露出する溝を形成する工程と、
前記第１の配線の側面に接触し、前記第２の板材上に延在し、前記第１の板材上にスリットを有する第２の配線を形成する工程と、
前記スリットを介して前記第１の板材と接触した保護膜を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項８】
半導体ウエハの表面に絶縁膜を介して第１の配線を形成する工程と、
前記半導体ウエハの表面に樹脂を介して板材を接着する工程と、
前記半導体ウエハの裏面及び前記絶縁膜をエッチングし、前記第１の配線の裏面を部分的に露出させる工程と、
前記半導体ウエハから前記板材に達し、前記第１の配線の側面を露出する溝を形成する工程と、
前記第１の配線の側面に接触し、前記半導体ウエハの裏面上に延在し、前記半導体ウエハの裏面上にスリットを有する第２の配線を形成する工程と、
前記スリットを介して前記板材と接触した保護膜を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項９】
半導体ウエハの表面に絶縁膜を介して第１の配線を形成する工程と、
前記半導体ウエハの表面に第１の樹脂を介して第１の板材を接着する工程と、
前記半導体ウエハの裏面及び前記絶縁膜をエッチングし、前記第１の配線の裏面を部分的に露出させる工程と、
前記半導体ウエハの裏面に第２の樹脂を介して第２の板材を接着する工程と、
前記第２の板材から前記第１の板材に達し、前記第１の配線の側面を露出する溝を形成する工程と、
前記第１の配線の側面に接触し、前記第２の板材上に延在し、前記第２の板材上にスリットを有する第２の配線を形成する工程と、
前記スリットを介して前記第２の板材と接触した保護膜を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項１０】
前記保護膜が感光性のレジスト膜であることを特徴とする請求項７、請求項８、請求項９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記第１及び第２の板材がガラス基板であることを特徴とする請求項７又は請求項９記載の半導体装置の製造方法。
【請求項１２】
前記第２の配線が複数のスリットを有することを特徴とする請求項７、請求項８、請求項９のいずれかに記載の半導体装置の製造方法。
記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ボール状の導電端子を有するＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置に関するものである。
【０００２】
【従来の技術】
近年、三次元実装技術として、また新たなパッケージ技術として、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
【０００３】
従来より、ＣＳＰの一種として、ＢＧＡ型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。
【０００４】
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【０００５】
このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。このＢＧＡ型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
【０００６】
図１６は、従来のＢＧＡ型の半導体装置の概略構成を成すものであり、図１６（Ａ）は、このＢＧＡ型の半導体装置の表面側の斜視図である。また、図１６（Ｂ）はこのＢＧＡ型の半導体装置の裏面側の斜視図である。
【０００７】
このＢＧＡ型の半導体装置１０１は、第１及び第２のガラス基板１０２、１０３の間に半導体チップ１０４が上下のエポキシ樹脂１０５を介して封止されている。第２のガラス基板１０３の一主面上、即ちＢＧＡ型の半導体装置１０１の裏面上には、ボール状の導電端子１０６が格子状に複数配置されている。
【０００８】
この導電端子１０６は、第２の配線１１０を介して半導体チップ１０４へと接続される。複数の第２の配線１１０には、それぞれ半導体チップ１０４の内部から引き出されたアルミニウム配線が接続されており、各導電端子１０６と半導体チップ１０４との電気的接続がなされている。
【０００９】
このＢＧＡ型の半導体装置１０１の断面構造について図１５を参照して更に詳しく説明する。図１５はダイシングラインに沿って、個々のチップに分割されたＢＧＡ型の半導体装置１０１の断面図を示している。
【００１０】
半導体チップ１０４の表面に配置された絶縁膜１０８上に第１の配線１０７が設けられている。この半導体チップ１０４の表面は樹脂１０５によって第１のガラス基板１０２と接着されている。また、この半導体チップ１０４の裏面は、樹脂１０５によって第２のガラス基板１０３と接着されている。
【００１１】
そして、第１の配線１０７の一端は第２の配線１１０と接続されている。この第２の配線１１０は、第１の配線１０７の一端から第２のガラス基板１０３の表面に延在している。そして、第２のガラス基板１０３上に延在した第２の配線１１０上には、ボール状の導電端子１０６が形成されている。
【００１２】
次に、半導体装置１０１の製造工程を、図１１〜図１４を参照にしながら順次説明する。
【００１３】
図１１に示すように、複数の半導体チップ１０４を有する半導体ウエハを用意し、その表面にＳｉＯ２のような絶縁物で形成した絶縁膜１０８を形成する。そして、絶縁膜１０８上に、複数の半導体チップ１０４を個々のチップに切断するための境界Ｓ（ダイシングライン）に跨るように第１の配線１０７を形成する。
【００１４】
続いて、第１の配線１０７が形成された半導体チップ１０４の表面に、半導体チップ１０４を支持するための第１のガラス基板１０２を透明のエポキシ材の樹脂１０５を用いて接着する。
【００１５】
そして、半導体チップ１０４をバックグラインドしてチップ厚を薄くした後、半導体チップ１０４の裏面及び絶縁膜１０８を境界Ｓに沿ってエッチングし、第１の配線１０７を露出させる。
【００１６】
続いて、図１２に示すように、エッチングされた半導体チップ１０４、絶縁膜１０８の側面、及び第１の配線１０７の露出部分をエポキシ材の樹脂１０５で覆い、この樹脂１０５を接着剤として、半導体チップ１０４の裏面に第２のガラス基板１０３を接着する。
【００１７】
次に、図１３に示すように、第２のガラス基板１０３を境界Ｓに沿って、Ｖ字形にノッチングを施す。このノッチングは、ブレード等の切削器具を用いた切削加工である。このとき、ノッチングによって形成されたＶ字型の溝ＶＧの深さは、第１のガラス基板１０２に達する。これにより、第１の配線１０７は２つに分断され、その側面が露出される。
【００１８】
続いて、図１４に示すように、第２のガラス基板１０３及びノッチングで形成された切削面を覆うようにアルミニウム層を形成する。これにより、第１の配線１０７の側面とアルミニウム層とが接続される。その後、アルミニウム層を所定の配線パターンとなるようにパターニングして、第２の配線１１０を形成する。
【００１９】
次に、図１５に示すように、第２の配線１１０上に、ソルダーマスク等の保護膜１１１を形成する。その後、半田等の金属から成るボール状の導電端子１０６を保護膜１１１の開口部を介して第２の配線１１０上に形成する。続いて境界Ｓに沿ってダイシングを行う。これにより、図１６に示すＢＧＡ型の半導体装置１０１が完成する。
【００２０】
上述した技術は、例えば以下の特許文献に記載されている。
【００２１】
【特許文献】
特表２００２−５１２４３６号公報
【００２２】
【発明が解決しようとする課題】
しかしながら、図１５、図１６に示すＢＧＡ型の半導体装置１０１において、第２の配線１１０の、第１のガラス基板１０２及び第２のガラス基板１０３に対する密着性が悪く、上述したノッチングや、外部からのストレスなどにより、両者が互いに剥離することがあった。その結果、第１の配線１０７と第２の配線１１０との電気的接続不良が生じ、半導体装置１０１の動作不良を招くという問題を生じるおそれがあった。
【００２３】
【課題を解決するための手段】
そこで本発明は、保護膜１１１と第１ガラス基板１０２及び第２のガラス基板１０３との密着強度が高いという性質に着目し、第２の配線にスリット（切り口）を設けることで、このスリットを介して保護膜と第１、２のガラス基板とを直接接触させるようにした。これにより、第１の配線と第２の配線との剥離を防止し、両者の電気的接続性を安定化した。
【００２４】
【発明の実施の形態】
本発明の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら詳細に説明する。
【００２５】
以下、第１の実施形態について図１〜図９を参照しながら説明する。
【００２６】
図１に示すように、一枚の半導体ウエハ２上に一般的な半導体製造プロセスによって集積回路が形成される。ここで、境界Ｓはダイシングラインである。また絶縁膜４は半導体ウエハ２の表面に被覆され、例えば絶縁膜４はシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）、有機絶縁膜（ポリイミド等）等で形成されている。
【００２７】
次に、図２に示すように、第１の配線６は境界Ｓを跨るように、絶縁膜４上の一部に形成される。その後、エポキシ接着剤等からなる樹脂８が第１の配線６及び絶縁膜４上に塗布される。そして第１のガラス基板１０は、樹脂８を介して半導体ウエハ２の表面に、支持材として接着される。
【００２８】
次に、図３に示すように、半導体ウエハ２を裏面側から機械研磨や化学的研磨等の方法でバックグラインドして、半導体ウエハ２の厚さを薄くする。そして、半導体ウエハ２及び絶縁膜４をその裏面から境界Ｓに沿ってエッチングして、第１の配線６裏面の一部（中央部分）を露出する。この結果、半導体ウエハ２は境界Ｓの位置でそれぞれ分割された半導体チップ１２となる。ただし、本実施形態において、バックグラインドは必ずしも必要な処理ではない。
【００２９】
次に、図４に示すように、半導体チップ１２の裏面及びエッチングされた面に樹脂８と同様なエポキシ接着剤等からなる樹脂１４が形成され、この樹脂１４を介して第２のガラス基板１６が半導体チップ１２裏面側に支持材として接着される。
【００３０】
次に、図５に示すように、半導体チップ１２の裏面側から境界Ｓに沿って、ノッチングを施す。これは、鋸等の器具を用いた切削加工である。このノッチングによって、第２のガラス基板１６から第１のガラス基板１０に達するＶ字形の溝ＶＧが形成される。これにより、第１の配線６は２つに分断され、第１の配線６の側面（分断面）が露出される。
【００３１】
なお、本工程では、第１の配線６を切断して分断しているが、図２の状態で境界Ｓを境として、所定の間隔を有するように一対の配線を予め形成しておくものであってもよい。
【００３２】
次に、図６に示すように、全面に第２の配線１８となるアルミニウム層をスパッタ等の方法で形成し、その後、このアルミニウム層の上にホトレジスト層を形成し、これをマスクにして、アルミニウム配線をエッチングすることで、所定のパターン形状を有した第２の配線１８を形成する。第２の配線１８は、Ｖ字形の溝ＶＧの中で露出された第１の配線６の側面に接してこれと電気的に接続され、半導体チップ１２、樹脂１４及び第２のガラス基板１６の側面に沿って延び、さらに第２のガラス基板１６の主面上に延在している。
【００３３】
上記アルミニウム層のエッチングの際に、第２の配線１８にスリット２０ａを形成する。以下、図７を参照して、第２の配線１８のスリット２０ａについて詳細に説明する。図７は図６の矢印側から（半導体チップ１２裏面側から）見た拡大した斜視図である。Ｖ字形の溝ＶＧの底部にある第２の配線１８に長方形の形状を呈したスリット２０ａを設ける。スリット２０ａの短辺の長さをｄ１、また長辺の長さをｗとする。スリット２０ａは正方形（例えば、ｄ１＝ｗ＝１５０μｍ）であってもよい。また、スリット２０ａは１つでも良いが、第１の配線６と第２の配線１８との剥離を確実に防止するためには多数設けることが好ましい。
【００３４】
その後、図８に示すように、スリット２０ａが形成された第２の配線１８上に保護膜２２（ソルダーマスク）を形成する。ここで、保護膜２２はスリット２０ａ内に充填され、第１のガラス基板１０と直接接触する。また、保護膜２２は、例えば感光性のレジスト膜であるが、これに限らず、第１のガラス基板１０と密着性が良い保護膜材料であればよい。
【００３５】
そして、第２のガラス基板１６の主面上に延びた第２の配線１８を覆う保護膜２２に開口部を設け、この開口部に半田等の金属で形成されたボール状の導電端子２４を形成する。これにより、導電端子２４は第２の配線と電気的に接続される。
【００３６】
次に、図９に示すように境界Ｓに沿ってダイシング工程を実施して、隣接する半導体チップ１２毎に分断して、本実施形態のＢＧＡ型半導体装置が完成する。
【００３７】
こうして、第２の配線１８に形成されたスリット２０ａ内を充填するように保護膜２２が形成され、この結果、保護膜２２はスリット２０ａを介して第１のガラス基板１０と直接接触することとなる。保護膜２２は第１のガラス基板１０との密着性が非常に優れているため、その結果として、第１の配線６と第２の配線１８との剥離を防止することができる。
【００３８】
また、第２の配線１８にスリット２０ａを形成することで、上記ダイシング工程時の第２の配線１８の切断面積が小さくなり、ダイシングによるストレスが緩和される結果、第１の配線６と第２の配線１８との剥離を防止することができる。
【００３９】
なお、上述した第１の実施形態において、第２のガラス基板１６は無くてもよい。したがって、第２のガラス基板１６を半導体樹脂１４も不要である。この場合には、図３の半導体チップ２の裏面側から境界Ｓに沿ってノッチングを施し、第１のガラス基板１０に達する溝を形成することになる。そして、第２の配線１８は第１の配線６の側面に接してこれと電気的に接続され、半導体チップ１２の裏面上に延在することになる。
【００４０】
次に本発明の第２の実施形態について説明する。図１０に示すように、本実施形態では、第２のガラス基板１６の主面上に延びた第２の配線１８に多数のスリット２０ｂを設けている。その方法として、第２の配線１８のパターニングの際に、同時にスリット２０ｂをパターニングすればよい。スリット２０ｂは１つでも良いが、多数設ける方が第１の配線６と第２の配線１８との剥離を確実に防止する上では好ましい。
【００４１】
なお、図１０ではスリット２０ｂを、第２のガラス基板１６の主面に延びた第２の配線１８に設けた例を示したが、スリット２０ｂは、第２のガラス１６の側面にまで延在したものであってもよい。このスリット２０ｂ内には保護膜２２が充填され、保護膜２２はスリット２０ｂを介して、第２のガラス基板１６と直接接触する。
【００４２】
なお、スリット２０ｂの数や形状に特別な制限はないが、例えばウエット処理によりスリット２０ｂを形成する場合には、４０μｍ程度のスリット２０ｂが１つあるいは複数個形成され、ドライエッチ処理によりスリット２０ｂを形成する場合には、図１０に示すように、例えば０．５μｍ程度の幅ｄ２を有したスリット２０ｂを複数個形成することができる。
【００４３】
ただし、スリット２０ｂの幅ｄ２は一定ではなくともよい。例えば、ある位置ではその幅が大きく、また他の位置ではその幅が小さくなるように、スリット２０ｂの幅ｄ２が場所によって、異なるように形成してもよい。
【００４４】
なお、上述した第１、第２の実施形態では第１のガラス基板１０、第２のガラス基板１６がガラス材であるものを開示したが、プラスチック材などの板材であってもよい。
【００４５】
【発明の効果】
本発明によれば、ＢＧＡ型の半導体装置において、外部接続用の導電端子と半導体装置の配線との電気的接続性を良好にし、その信頼性を向上することができるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の第１の実施形態に係る半導体装置の製造方法を示す斜視図である。
【図８】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１０】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１１】従来の半導体装置の製造方法を示す断面図である。
【図１２】従来の半導体装置の製造方法を示す断面図である。
【図１３】従来の半導体装置の製造方法を示す断面図である。
【図１４】従来の半導体装置の製造方法を示す断面図である。
【図１５】従来の半導体装置の製造方法を示す断面図である。
【図１６】従来の半導体装置の製造方法を示す斜視図である。
【図１】
2004327748.tif 000003
【図２】
2004327748.tif 000004
【図３】
2004327748.tif 000005
【図４】
2004327748.tif 000006
【図５】
2004327748.tif 000007
【図６】
2004327748.tif 000008
【図７】
2004327748.tif 000009
【図８】
2004327748.tif 000010
【図９】
2004327748.tif 000011
【図１０】
2004327748.tif 000012
【図１１】
2004327748.tif 000013
【図１２】
2004327748.tif 000014
【図１３】
2004327748.tif 000015
【図１４】
2004327748.tif 000016
【図１５】
2004327748.tif 000017
【図１６】
2004327748.tif 000018