(57)【要約】【課題】  不良セルをリペアーするときレーザーの照射によって溶融断電されるヒューズ構造物を含む半導体装置及びその製造方法を提供する。【解決手段】  前記半導体装置はヒューズ領域を有する周辺回路領域と、トランジスター及びビットライン上に形成されたキャパシターを有する下部構造物が形成されたセル領域とに仕分けられる。そして、前記ヒューズ領域の最上部にはウィンドウ膜が位置し、前記ウィンドウ膜の下部にヒューズパターン膜及びバッファーパターン膜が位置する。ここで、前記ヒューズパターン膜は金属配線を形成する工程と同一な工程の遂行によって備えられ、前記バッファーパターン膜はビットライン及びキャパシターの上部電極を形成する工程と同じ工程によって備えられる。このように、前記ヒューズ構造物は簡単な工程を通じて備えることができる。【選択図】  図７
2004158857.tif 000002
【特許請求の範囲】
【請求項１】
ヒューズ領域を有する基板と、
前記ヒューズ領域の最上部に位置して、前記ヒューズ領域の周辺から段差を有することで前記ヒューズ領域を画定するウィンドウ膜と、
前記基板と前記ウィンドウ膜との間に形成されるバッファーパターン膜と、
前記バッファーパターン膜と前記ウィンドウ膜との間に形成されるヒューズパターン膜と、を含むことを特徴とする半導体装置。
【請求項２】
前記基板上に形成される金属配線をさらに含み、前記ウィンドウ膜が前記金属配線よりも前記基板からさらに離隔されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記バッファーパターン膜は第１バッファーパターン膜をさらに含み、前記第１バッファーパターン膜と前記ヒューズパターン膜との間に形成される第１絶縁膜、前記第１バッファーパターン膜と前記基板との間に形成される第２バッファーパターン膜、及び前記第１バッファーパターン膜と前記第２バッファーパターン膜との間に形成される第２絶縁膜をさらに含むことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記ヒューズパターン膜は第１導電物からなり、前記第１バッファーパターン膜は第２導電物からなり、前記第２バッファーパターン膜は第３導電物質からなり、前記第２及び第３導電物は前記第１導電物と相異し、前記第１及び第２バッファーパターン膜は平坦なことを特徴とする請求項３記載の半導体装置。
【請求項５】
前記第１導電物はアルミニウム、タングステンまたは銅を含み、前記第２導電物はポリシリコン、ルテニウム、白金、イリジウム、窒化チタン、窒化タンタルまたは窒化タングステンを含み、前記第３導電物はポリシリコン、ルテニウム、白金、イリジウム、窒化チタン、窒化タンタルまたは窒化タングステンを含むことを特徴とする請求項４記載の半導体装置。
【請求項６】
前記第２バッファーパターン膜に接する前記第２絶縁膜と前記基板との間に形成されるラインパターン膜と、
前記第１絶縁膜及び前記第２絶縁膜に形成されるコンタクトホールと、
前記コンタクトホール内に形成されて前記ヒューズパターン膜と前記ラインパターン膜とを電気的に連結するコンタクトプラグと、をさらに含むことを特徴とする請求項３記載の半導体装置。
【請求項７】
前記第１バッファーパターン膜に接する前記第１絶縁膜と前記第２絶縁膜との間に形成される導電膜パターンと、
前記第１絶縁膜と前記ヒューズパターン膜との間に形成される第３絶縁膜と、
前記導電膜パターン上部の前記第３絶縁膜上に形成されて、前記第１及び第３絶縁膜がその内部にバイアホールを限定する金属配線と、
前記バイアホール内に形成されて前記導電膜パターンと前記金属配線とを電気的に連結する導電プラグと、を含むことを特徴とする請求項３記載の半導体装置。
【請求項８】
前記ウィンドウ膜を取り囲んで、前記ヒューズパターン膜の吸湿を防止するためのガードリングパターン膜をさらに含むことを特徴とする請求項１記載の半導体装置。
【請求項９】
ヒューズ領域を有する基板上に、前記ヒューズ領域の最上部に位置して前記ヒューズ領域の周辺から段差を有することで前記ヒューズ領域を画定するウィンドウ膜を形成する段階と、
前記基板と前記ウィンドウ膜との間にバッファーパターン膜を形成する段階と、
前記バッファーパターン膜と前記ウィンドウ膜との間にヒューズパターン膜を形成する段階と、を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記基板上に、前記ウィンドウ膜よりも前記基板からさらに離隔される金属配線を形成する段階をさらに含むことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記バッファーパターン膜を形成する段階は第１バッファーパターン膜を形成する段階をさらに含み、前記第１バッファーパターン膜と前記ヒューズパターン膜との間に第１絶縁膜を形成する段階と、前記第１バッファーパターン膜と前記基板との間に第２バッファーパターン膜を形成する段階と、そして前記第２バッファーパターン膜と前記第１バッファーパターン膜との間に第２絶縁膜を形成する段階と、をさらに含むことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記ウィンドウ膜を形成する段階は、
前記第１絶縁膜上に第３絶縁膜を形成する段階と、
前記第３絶縁膜上に保護膜を形成する段階と、
前記ヒューズパターン膜上の前記ウィンドウ膜まで前記ヒューズ領域の保護膜及び前記第３絶縁膜を食刻して前記基板の表面の下に段差を形成する段階と、をさらに含むことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記ヒューズパターン膜は第１導電物で形成し、前記第１バッファーパターン膜は第２導電物で形成し、前記第２バッファーパターン膜は第３導電物で形成し、前記第２及び第３導電物は前記第１導電物と相異し、前記第１及び第２バッファーパターン膜は平坦なことを特徴とする請求項１１項記載の半導体装置の製造方法。
【請求項１４】
前記第２バッファーパターン膜に接する前記第２絶縁膜と前記基板との間にラインパターン膜を形成する段階と、
前記第１及び第２絶縁膜に前記ラインパターン膜の一部を露出させるコンタクトホールを形成する段階と、
前記コンタクトホールに前記ヒューズパターン膜と前記ラインパターン膜とを電気的に連結するコンタクトプラグを形成する段階と、をさらに含むことを特徴とする請求項１１項記載の半導体装置の製造方法。
【請求項１５】
前記第１バッファーパターン膜に接する前記第１絶縁膜と前記第２絶縁膜との間に導電膜パターンを形成する段階と、
前記第１絶縁膜と前記ヒューズパターン膜との間に第３絶縁膜を形成する段階と、
前記導電膜パターン上部の前記第３絶縁膜上に金属配線を形成する段階と、
前記第１及び第３絶縁膜に前記導電膜パターンの一部を露出させるバイアホールを形成する段階と、
前記バイアホール内に前記導電膜パターンと前記金属配線とを電気的に連結する導電プラグを形成する段階と、をさらに含むことを特徴とする請求項１１項記載の半導体装置の製造方法。
【請求項１６】
前記ウィンドウ膜を取り囲んで、前記ヒューズパターン膜の吸湿を防止するガードリングパターン膜を形成する段階をさらに含むことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１７】
半導体基板上に、前記半導体基板のセル領域からヒューズ領域まで延伸される導電膜を形成する段階と、
前記導電膜をパターニングして前記セル領域にプレート電極を形成すると同時に前記ヒューズ領域にバッファーパターン膜を形成する段階と、
前記プレート電極及び前記バッファーパターン膜上に第１絶縁膜を形成する段階と、
前記第１絶縁膜上に、前記セル領域から前記ヒューズ領域まで延伸される金属膜を形成する段階と、
前記金属膜をパターニングして前記セル領域に金属配線を形成すると同時に前記ヒューズ領域にヒューズパターン膜を形成する段階と、
前記金属配線及び前記ヒューズパターン膜上に第２絶縁膜を形成する段階と、
前記第２絶縁膜上に保護膜を形成する段階と、
前記ヒューズ領域の前記保護膜及び第２絶縁膜を食刻して前記ヒューズ領域を画定するウィンドウ膜を形成する段階と、を含むことを特徴とする半導体装置の製造方法。
【請求項１８】
前記導電膜は第２導電物に形成され、前記バッファーパターン膜を形成する段階は第１バッファーパターン膜を形成する段階をさらに含み、
前記基板上に前記セル領域から前記ヒューズ領域まで延伸されて、前記基板と前記第１バッファーパターン膜との間に位置する第２導電膜を形成する段階と、
前記第２導電膜をパターニングして前記セル領域にビットラインを形成すると同時に前記ヒューズ領域に第１バッファーパターン膜を形成する段階と、をさらに含むことを特徴とする請求項１７記載の半導体装置の製造方法。
【請求項１９】
前記第２導電膜を形成する段階は、
前記基板上に導電物から成る第１層を形成する段階と、
前記第１層上に導電物から成る第２層を形成する段階と、
前記第１及び第２層を食刻して前記ビットライン及び前記第２バッファーパターン膜を同時に形成する段階と、をさらに含むことを特徴とする請求項１８項記載の半導体装置の製造方法。
【請求項２０】
前記第１層はポリシリコンからなり、前記第２層はタングステンシリサイドからなることを特徴とする請求項１９項記載の半導体装置の製造方法。
【請求項２１】
前記第１バッファーパターン膜と前記第１バッファーパターン膜との間に第３絶縁膜を形成する段階をさらに含むことを特徴とする請求項１８項記載の半導体装置の製造方法。
【請求項２２】
前記第１バッファーパターン膜を形成する段階は、
前記ヒューズ領域の前記第３絶縁膜上に第４絶縁膜を形成する段階と、
前記第１導電膜を食刻して前記第１導電膜の一部を前記ヒューズ領域の第４絶縁膜上に残留させる段階と、をさらに含むことを特徴とする請求項２１項記載の半導体装置の製造方法。
【請求項２３】
前記金属配線及び前記ヒューズパターン膜を形成する段階は、
前記第１絶縁膜上に金属から成る第１層を形成する段階と、
前記第１層上に金属から成る第２層を形成する段階と、
前記第１及び第２層上にフォトレジストパターンを形成する段階と、
前記フォトレジストパターンを利用して前記第１及び第２層を食刻して前記金属配線及び前記ヒューズパターン膜を同時に形成する段階と、をさらに含むことを特徴とする請求項１７記載の半導体装置の製造方法。
【請求項２４】
前記ヒューズパターン膜の吸湿を防止するために前記ウィンドウ膜の周辺部位を取り囲むガードリングパターン膜を形成する段階をさらに含むことを特徴とする請求項１７記載の半導体装置の製造方法。
【請求項２５】
前記ガードリングパターン膜を形成する段階は、
前記ウィンドウ膜周辺の前記第２絶縁膜にコンタクトホールを形成する段階と、
前記コンタクトホールに導電性物質を埋め立てて、前記ヒューズパターン膜の吸湿を防止するために前記ヒューズパターン膜を取り囲むガードリングパターン膜を形成する段階と、をさらに含むことを特徴とする請求項２４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバッファー膜を含むヒューズ構造物を有する半導体装置及びその製造方法に関するものである。より詳細には、本発明は不良セルをリペアー（repair）するときレーザービームの照射によって溶融断電され得るバッファー膜を有するヒューズ構造物を含む半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造は主にシリコン材質の基板上に設定された回路パターンを繰り返して形成し集積回路を有するセル（cell）らを形成するファブリケーション（fabrication：ＦＡＢ）工程と、前記セルが形成された基板をチップ（chip）単位でパッケジング（packaging）するアセンブリ（assembly）工程とを含む。そして、前記ファブリケーション工程とアセンブリ工程との間には前記基板上に形成するセルの電気的特性を検査するための工程（electrical die sorting：ＥＤＳ）を実施する。
【０００３】
前記検査工程は前記基板上に形成されたセルが電気的に良好な状態を有するかどうかを判別する工程である。前記検査工程を通じて不良な状態を有するセルを前記アセンブリ工程を実施する以前に除去することで前記アセンブリ工程で消耗する努力及び費用を節減する。そして、前記不良な状態を有するセルを早期に見つけて、これをリペアーを通じて再生するのである。従って、前記検査工程は前記セルを検査して不良セルを選別し、そのデータを発生させるプレ-レーザー検査（pre-laser test）、前記データに基づいてリペアーが可能なセルをリペアーするリペアー工程及び前記リペアーしたセルを再検査するポスト-レーザー検査（post-laser test）の手順で構成される。前記検査工程の中で前記リペアー工程は前記不良セルに連結された配線をレーザービームを照射してカッティングし、チップ内に内蔵したリダンダンシーセル（redundancy cell）と代替する工程である。ここで、レーザービームの照射によって切れる配線をヒューズパターンと言う。そして、前記ヒューズパターン上には前記ヒューズパターンを塗布し、前記ヒューズ領域を画定するための絶縁膜、すなわち、ウィンドウ膜が形成される。
【０００４】
前記ヒューズパターンに対する例は特許文献１及び特許文献２などに開示されている。
【０００５】
開示された特許によると、前記ヒューズパターンとして半導体装置のビットラインを使用する。すなわち、前記ビットラインを形成するとき前記ヒューズパターンが形成される部位まで延伸されるように形成することで前記ビットラインをヒューズパターンとして使用することができる。
【０００６】
しかし、前記ビットラインをヒューズパターンとして使用する場合には前記ヒューズパターンが位置するヒューズ領域をオープンさせにくいのである。これは、前記ビットライン上には多層構造を有する絶縁膜及び金属配線などが形成されているからである。すなわち、前記ヒューズ領域をオープンさせるための深さが深いからである。そして、前記ヒューズ領域をオープンさせるための食刻に必要となる時間が延伸されるから生産性が低下する。また、前記ヒューズ領域をオープンさせるとき前記ヒューズパターン上の前記ウィンドウ膜の厚さを適切に調整することができないからである。
【０００７】
これによって、最近には前記ビットラインの代りに前記ビットラインの上部に備えられるキャパシターの上部電極またはコンタクトを連結する金属配線を前記ヒューズパターンとして使用する傾向にある。
【０００８】
前記キャパシターの上部電極をヒューズパターンとして使用する一例は特許文献３に開示されており、前記金属配線をヒューズ電極として使用する一例は特許文献４に開示されている。
【０００９】
しかし、前記キャパシターの上部電極または金属配線をヒューズパターンとして使用する場合には前記ヒューズパターンを切るとき使われるレーザービームによって前記ヒューズパターンの下部構造物が損傷を被る可能性がある。このため、前記金属配線をヒューズパターンとして使用する場合前記ヒューズパターンの下部にバッファー膜を形成して前記レーザービームによる衝撃を緩和させる。
【特許文献１】米国特許第６，１００，１１７号明細書
【特許文献２】米国特許第６，１８０，５０３号明細書
【特許文献３】大韓民国公開特許２００１−６１０８１号公報
【特許文献４】特開平１１−８７６４６号公報
【００１０】
前記金属配線をヒューズパターンとして使用し、前記ヒューズパターンの下部にバッファー膜を形成する一例は特許文献５に開示されている。開示された特許文献５によると、前記バッファー膜はプラグタイプを有する。前記プラグタイプのバッファー膜は薄膜に溝を形成した後、前記溝内にバッファー膜として使用するための物質をフィリングさせることで作ることができる。具体的に、ビットラインなどのような下部構造物上に絶縁膜を積層する。そして、前記絶縁膜を食刻して一部領域に溝を形成する。引き続いて、前記溝を有する絶縁膜上にバッファー膜として使用するための物質を積層する。そして、化学機械的研磨（ＣＭＰ）またはエッチバックなどのような平坦化を通じて前記物質を取り除いて前記溝内にのみ物質を残すことでバッファー膜を形成する。引き続いて、前記バッファー膜を有する絶縁膜上にヒューズパターンなどを形成する。
【特許文献５】大韓民国公開特許２００１−３７７９５号
【００１１】
前記開示された特許文献５によると、バッファー膜を形成することで前記ヒューズパターンを形成するとき前記レーザービームによる基板の損傷を減少させることができる。しかし、前記バッファー膜を形成するために複雑な単位工程をさらに実施しなければならない。従って、前記特許文献５に開示されたヒューズパターンの方法は生産性にある程度の影響を及ぼす。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明第１目的は半導体装置の上部にバッファー膜及びヒューズパターンを有するヒューズ構造物を含む半導体装置を提供することにある。
【００１３】
本発明第２目的はコンタクトを連結するための金属配線の一部がヒューズパターンで形成され、キャパシターの上部電極の一部がバッファー膜で形成されたヒューズ構造物を含む半導体装置を提供することにある。
【００１４】
本発明第３目的は簡単な単位工程を通じてバッファー膜及びヒューズパターンを有するヒューズ構造物を具備する半導体装置の製造方法を提供することにある。
【００１５】
本発明第４目的は簡単な単位工程を通じてコンタクトを連結するための金属配線の一部をヒューズパターンで形成し、キャパシターの上部電極の一部をバッファー膜で形成する半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
上述した第１目的を果たすための本発明の構造物は、ヒューズ領域を有する基板と、前記ヒューズ領域の最上部に位置し、前記ヒューズ領域の周辺から段差を有することで前記ヒューズ領域を画定するためのウィンドウ膜と、第１導電物からなり、前記ウィンドウ膜の下部に位置するようにパターニングされるヒューズパターン膜と、第２導電物からなり、前記ヒューズパターン膜の下部に位置するようにパターニングされることで前記ヒューズパターン膜を切るとき基板に加えられる衝撃を緩和させるための第１バッファーパターン膜と、前記ヒューズパターン膜と第１バッファーパターン膜との間に介在されることで前記ヒューズパターン膜と第１バッファーパターン膜とを縁切りさせるための第１絶縁膜と、を含む。
【００１７】
上述した第２目的を果たすための本発明の構造物は、ヒューズ領域を有する周辺回路領域と、トランジスター及びビットライン上に形成されたキャパシターを有する下部構造物が形成されたセル領域とに仕分けされた半導体装置において、前記ヒューズ領域の最上部に位置して、周辺部位から段差を有することで前記ヒューズ領域を画定するウィンドウ膜と、前記下部構造物を電気的に連結するための金属配線を形成する工程と同一な工程によって形成されて、前記ウィンドウ膜下部に位置するヒューズパターン膜と、前記キャパシターの上部電極を形成する工程と同一な工程によって形成されて、前記ヒューズパターン膜の下部に位置することで前記ヒューズパターン膜を切るとき基板に加えられる衝撃を緩和させるための第１バッファーパターン膜と、前記ヒューズパターン膜と第１バッファーパターン膜との間に介在されることで前記ヒューズパターン膜と第１バッファーパターン膜とを縁切りさせるための第１絶縁膜と、を含む。
【００１８】
上述した第３目的を果たすための本発明の方法は、基板のヒューズ領域上に第１導電物から成る第１バッファーパターン膜を形成する段階と、前記基板及び前記第１バッファーパターン膜上に第１絶縁膜を形成する段階と、第２導電物からなり、前記第１バッファーパターン膜が位置する絶縁膜上にヒューズパターン膜を形成する段階と、前記ヒューズ領域を画定するために前記ヒューズパターン膜上に段差を有するウィンドウ膜を形成する段階と、を含む。
【００１９】
上述した第４目的を果たすための本発明の方法は、ヒューズ領域を有する周辺回路領域と、セル領域とに仕分けされた基板を備える段階と、前記基板のセル領域上にトランジスター、ビットライン及びキャパシターの下部電極及び誘電膜を形成する段階と、前記誘電膜上に前記キャパシターの上部電極として形成するための上部電極膜を形成するが、前記上部電極膜を前記ヒューズ領域まで延伸されるように形成する段階と、前記上部電極膜をパターニングして前記誘電膜上には前記キャパシターの上部電極を形成して、前記ヒューズ領域には第１バッファーパターン膜を形成する段階と、前記上部電極及び第１バッファーパターン膜を有する基板上に第１絶縁膜を形成する段階と、前記第１絶縁膜上に金属配線として形成するための金属配線膜を形成するが、前記金属配線膜を前記ヒューズ領域まで延伸されるように形成する段階と、前記金属配線膜をパターニングして金属配線を形成すると同時に前記ヒューズ領域の第１バッファーパターン膜が位置する第１絶縁膜上には前記金属配線膜がパターニングされたヒューズパターンを形成する段階と、前記金属配線及びヒューズパターンを有する基板上に第２絶縁膜を形成する段階と、前記ヒューズ領域の第２絶縁膜を食刻して前記ヒューズ領域には厚さが低められた第２絶縁膜から成るウィンドウ膜を形成する段階と、を含む。
【００２０】
本発明によると、半導体装置の上部すなわち、コンタクトを連結するための金属配線の一部にヒューズパターンを有するヒューズ構造物を簡単な工程を通じて形成することができる。それだけではなく、キャパシターの上部電極の一部にバッファー膜を有するヒューズ構造物を簡単な工程を通じて形成することができる。このように、前記ヒューズパターンを半導体装置の上部に位置させるからヒューズ領域をオープンさせるための食刻を容易に実施することができ、前記ヒューズ領域でヒューズパターンの上部に形成されたウィンドウ膜の厚さを適切に調整することができる。また、前記ヒューズ領域の食刻を短い時間内に実施することができる。そして、前記ヒューズパターンの下部にバッファー膜を形成することで前記ヒューズパターンを切るとき加えられる衝撃をある程度緩和させることができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して本発明の望ましい実施例を詳細に説明する。
【００２２】
［実施例１］
図１ないし図７は本発明の一実施例によるヒューズ構造物を形成するための方法を示す。
【００２３】
図１を参照すると、下部構造物を有し、ヒューズ領域を有する基板を備える。ここで、下部構造物の例としてはトランジスター及びビットラインなどをあげることができる。このとき、前記ビットラインはヒューズ領域まで延伸されるように形成するが、ヒューズパターンが形成される部位にもパターニングされるように形成する。すなわち、前記ビットラインがヒューズパターンの下に位置し、ヒューズパターンの下の周辺に位置するようにパターニングされるのである。ここで、前記ヒューズパターンの下に位置するビットラインはバッファーパターン膜で、ヒューズパターンの下の周辺に位置するビットラインはラインパターン膜である。前記ビットライン、すなわちバッファーパターン膜及びラインパターン膜の例としてはポリシリコンパターン膜、ルテニウム（Ｒｕ）パターン膜、白金（Ｐｔ）パターン膜、イリジウム（Ｉｒ）パターン膜、窒化チタン（ＴｉＮ）パターン膜、窒化タンタル（ＴａＮ）パターン膜、窒化タングステン（ＷＮ）パターン膜などをあげることができる。そして、前記バッファーパターン膜及びラインパターン膜を有する基板上に絶縁膜を積層する。前記絶縁膜は層間絶縁膜として酸化膜である。
【００２４】
図２に示すように、前記絶縁膜上に導電膜を積層する。前記導電膜の積層はセル領域のキャパシターの上部電極を形成するための上部電極膜を積層するとき前記ヒューズ領域まで延伸されるように積層することで達成される。
【００２５】
図３に示すように、写真食刻工程を通じて前記導電膜をパターニングする。すなわち、前記上部電極膜をパターニングしてキャパシターの上部電極を形成するとき前記ヒューズ領域の導電膜も一緒にパターニングするのである。前記パターニングによって前記導電膜は下部のバッファーパターン膜上部及びその周辺に備えられる。ここで、前記下部のバッファーパターン膜上にパターニングされた導電膜もバッファーパターン膜であり、上部のバッファーパターン膜は第１バッファーパターン膜であり、下部のバッファーパターン膜は第２バッファーパターン膜である。前記第１バッファーパターン膜の例としてはポリシリコンパターン膜、Ｒｕパターン膜、Ｐｔパターン膜、Ｉｒパターン膜、ＴｉＮパターン膜、ＴａＮパターン膜、ＷＮパターン膜などをあげることができる。そして、第１バッファーパターン膜の周辺にパターニングされた導電膜は後続工程によって形成されるガードリングパターン膜と連結される部分である。
【００２６】
図４に示すように、前記第１バッファーパターン膜を有する絶縁膜上に再び絶縁膜を積層する。ここで、前記第１バッファーパターン膜上の絶縁膜は第１絶縁膜であり、前記第１バッファーパターン膜と第２バッファーパターン膜との間に介在される絶縁膜は第２絶縁膜である。前記第１絶縁膜も酸化膜である。前記第１絶縁膜を積層した後、写真食刻工程を通じて前記第１絶縁膜及び第２絶縁膜を順次に食刻することでコンタクトホールを形成する。このとき、前記コンタクトホールは第１バッファーパターン膜の外郭を通る部位に形成される。そして、前記コンタクトホールによってラインパターン膜の表面が露出する。引き続いて、前記コンタクトホールを有する第１絶縁膜上に導電物を形成した後、前記第１絶縁膜が露出するように機械化学的研磨またはエッチバックなどのような平坦化工程で前記導電物を取り除く。これによって、図４に図示されたように、前記コンタクトホール内にのみ導電物が充填される。前記コンタクトホール内に充電される導電物は前記ラインパターン膜と以後に形成するヒューズパターンとを電気的に連結する部位であり、コネクターに当たる。ここで、前記コネクターは前記ラインパターン膜との連結のみに制限されない。すなわち、前記コネクターは前記ヒューズパターンとの電気的連結のためのものであり、前記コネクターは電気的導通が可能な部位の場合どこにでもその形成が可能である。ここで、前記コネクターとして使用する導電物の例としてはアルミニウム、タングステン、銅、ポリシリコンなどをあげることができる。
【００２７】
図５に示すように、前記コネクターが形成された第１絶縁膜上に導電膜を形成した後、前記導電膜をパターニングすることでヒューズパターンとして使用するためのヒューズパターン膜を形成する。このとき、前記ヒューズパターン膜はトランジスター及びビットラインなどのような下部構造物を電気的に連結するための金属配線と同一な工程を通じて形成される。すなわち、金属配線を前記ヒューズ領域まで延伸されるように形成することで前記ヒューズパターン膜を得ることができる。前記ヒューズパターン膜は前記第２バッファーパターン膜及び第１バッファーパターン膜の上部に位置し、前記コネクターと連結されるようにパターニングする。前記ヒューズパターン膜の例としては金属配線と同じアルミニウムパターン膜、タングステンパターン膜、銅パターン膜などをあげることができる。
【００２８】
図６に示すように、前記ヒューズパターン膜を有する第１絶縁膜上に再び絶縁膜を積層する。そして、写真食刻工程を通じてヒューズパターン膜の外郭部位に形成された金属配線の表面を露出させるバイアホールを形成する。引き続いて、前記バイアホール内に導電物をフィリングして、前記導電物がフィーリングされたバイアを連結するための金属配線を形成する。ここで、前記ヒューズパターン膜を有する半導体装置がドラム（ＤＲＡＭ）の場合下部の金属配線はメタル−１に相当し、上部の金属配線はメタル−２に相当する。そして、前記ヒューズ領域に形成された導電物がフィリングされたバイアは電気的連結の機能だけではなくヒューズパターン膜の吸湿を防止するためのガードリングの機能も有する。従って、前記ヒューズ領域に導電物がフィリングされたバイアはガードリングパターン膜である。
【００２９】
図７に示すように、前記上部の金属配線を有する絶縁膜上にバッシベーション（passivation）膜を積層する。引き続いて、前記ヒューズパターンを有するヒューズ領域を写真食刻工程を通じて食刻する。前記食刻は前記ヒューズ領域のバッシベーション膜及び下部の絶縁膜を対象として実施するが、前記下部の絶縁膜一部が残されるように実施する。従って、前記食刻によって前記ヒューズ領域を画定して、周辺部位から段差を有するウィンドウ膜を得る。
【００３０】
そして、図８は図７のヒューズ構造物を有する半導体装置を示す平面図であり、前記図８のＡ−Ａ線に沿って切断したとき図７のヒューズ構造物を得るのである。
【００３１】
このように、前記ヒューズ構造物はウィンドウ膜とヒューズパターン膜及びその下部に第１バッファーパターン膜及び第２バッファーパターン膜を有する。それだけではなく、第１絶縁膜及び第２絶縁膜もバッファー機能を有する。これによって、リペアーを実施するときレーザービームによって基板に加えられる衝撃を、前記第１バッファーパターン膜、第２バッファーパターン膜、第１絶縁膜及び第２絶縁膜があることによって緩和させることができる。また、前記ヒューズ構造物はヒューズパターンであるヒューズパターン膜が半導体装置の上部に備えられることで前記ヒューズ領域をオープンさせるための食刻を容易に実施することができる。すなわち、バッシベーション膜とその下部の絶縁膜とのみを食刻対象にするからである。従って、前記食刻を通じて得られるウィンドウ膜の厚さを容易に調整することができる。それだけではなく、前記食刻対象が単純な構造であるから食刻に必要とされる時間を短縮させることができる。
【００３２】
以下、本発明のヒューズ構造物を有する半導体装置のドラム（ＤＲＡＭ）素子を形成する方法に対して説明する。
【００３３】
図９ないし図１８は本発明の一実施例によるドラム素子を形成する方法を示す。
【００３４】
図９に示すように、シリコン（Ｓｉ）のような半導体から成るｐ型基板１００を準備する。前記基板１００の上部に素子分離領域を食刻して深さが約４，０００ないし５，０００Å位で、幅が約１，０００ないし１，５００Å位であるトレンチ１１２を形成する。次に、前記トレンチ１１２が形成された基板１００上に酸化物薄膜を積層する。例えば、前記酸化物薄膜はＳＯＧ溶液を約６，０００ないし７，０００Å位の厚さを有するように塗布してＳＯＧ膜（図示してない）を形成した後、前記ＳＯＧ膜を硬化させて酸化シリコン膜に転換させることで形成する。または、前記酸化物薄膜は化学気相蒸着方法によって形成することもできる。次に、収得した酸化シリコン膜を化学機械的研磨（ＣＭＰ）方法によって基板１００の上部表面に露出するまで研磨して、図示したように、前記トレンチ１１２の内部が酸化シリコン１１４で埋め立てされた素子分離領域を形成する。
【００３５】
次に、メモリーセルを形成する領域（セル領域）及び周辺回路領域の半導体基板１００にｎ型またはｐ型不純物、例えばリン（Ｐ）またはホウ素（Ｂ）を注入してウエル領域を形成する。引き続いて、露出した基板１００の表面部位をフッ酸系洗浄液を使用して除去した後、基板１００を湿式酸化させて基板１００の表面部位にゲート酸化膜１１６を形成する。前記ゲート酸化膜１１６は約４０ないし２００Åの厚さを有する。
【００３６】
そして、フィールド酸化膜でトレンチ１１２に埋め立てされた酸化シリコン１１４及びゲート酸化膜１１６が形成された基板１００の全面に、例えばＰ（リン）などのｎ型不純物にドーピングされた多結晶シリコン膜を低圧化学気相蒸着（ＬＰＣＶＤ）で蒸着して約５００ないし４，０００Å位の厚さを有する第１ポリシリコン膜を形成する。引き続いて、前記第１ポリシリコン膜上にタングステンシリサイド膜を化学気相蒸着方法またはスパッタリング方法でそれぞれ約１，０００ないし２，０００Åの厚さを有するように堆積した後、前記タングステンシリサイド膜上に窒化シリコン膜を積層する。前記窒化シリコン膜は低圧化学気相蒸着またはプラズマ増大化学気相蒸着（ＰＥＣＶＤ）方法を利用して約５００ないし２，０００Å位の厚さを有するように形成する。
【００３７】
前記窒化シリコン膜上にフォトレジスト膜を形成した後、レティクルなどのようなパターンマスクを使用して前記フォトレジスト膜を選択的に露光する。次に、前記フォトレジスト膜を現像してゲート電極を形成するためのフォトレジストパターン（図示せず）を形成する。前記フォトレジストパターンを食刻マスクとして使用して前記窒化シリコン膜、タングステンシリサイド膜及び第１ポリシリコン膜を順次に食刻することで第１ポリシリコンパターン膜１２４ａ、タングステンシリサイドパターン膜１２４ｂ及び窒化シリコンパターン膜１２４ｃで構成されたゲート電極１２４Ｇａ、１２４Ｇｂ、１２４Ｇｃを形成する。そうすると、図示したように、セル領域にはゲート電極１２４Ｇａとウォードライン（図示せず）とが形成され、周辺回路領域にもそれぞれゲート電極１２４Ｇｂ、１２４Ｇｃが形成される。次に、前記基板１００のウエル領域にｐ型またはｎ型不純物、例えばホウ素またはリンをイオン注入してゲート電極１２４Ｇａ、１２４Ｇｂ、１２４Ｇｃの両側のウエルにソース及びドレーン領域である不純物領域１２５を形成する。これによって、前記ゲート電極１２４Ｇａ、１２４Ｇｂ、１２４Ｇｃと不純物領域１２５とから成るトランジスターを完成する。
【００３８】
引き続いて、基板１００上に気相酸化蒸着方法によって窒化シリコンを蒸着して約２００ないし６００Å位の厚さを有する窒化シリコン膜を形成する。次に、前記窒化シリコン膜を異方性食刻してゲート電極１２４ａ、１２４Ｇｂ、１２４Ｇｃの側壁にスペーサ１３２を形成する。結果物の全面に酸化膜または窒化シリコン膜（図示せず）を化学気相蒸着方法によって薄い厚さ、例えば約１００ないし２００Å位に形成した後、段差塗布性が優秀な酸化膜、例えばＢＰＳＧ（Phorophosphrous silicate glass）膜を約４，０００ないし６，０００Åの厚さで形成してリフロー（reflow）させる。そして、形成されたＢＰＳＧ膜を化学機械的研磨方法によって平坦化させることで平坦化された絶縁膜１２６を得る。次に、平坦化された絶縁膜１２６上にセル領域のビットラインコンタクトホールの形成のためのフォトレジストパターン（図示せず）を形成した後、前記フォトレジストパターンを食刻マスクとして利用して前記平坦化された絶縁膜１２６にセル領域の不純物領域１２５を露出させるコンタクトホールを形成する。従って、セル領域にはゲート電極の間に自己整合的（Self-aligned）ビットラインコンタクトホール（ドレーン領域の上部に形成される）とストレージ電極コンタクトホール（ソース領域の上部に形成される）とが形成される。
【００３９】
図１０に示すように、結果物の全面に不純物がドーピングされたポリシリコンを化学気相蒸着方法によって厚く蒸着して第２ポリシリコン膜を形成した後、前記平坦化された絶縁膜１２６が露出するまで前記第２ポリシリコン膜を化学機械的研磨方法やエッチバック方法によって除去してドレーン領域のビットラインコンタクトホールを埋め立てるビットラインコンタクト下部プラグ１３０ａ及びストレージ電極コンタクトホールを埋め立てるストレージ電極コンタクト下部プラグ１３０ｂを形成する。次に、結果物上に酸化膜を約２，０００Å位の厚さで形成して第１層間絶縁膜１４０を形成する。
【００４０】
前記第１層間絶縁膜１４０上に前記ビットラインコンタクトプラグ１３０ａ及び周辺回路領域のドレーン領域及びゲート電極を露出させるためのフォトレジストパターンを形成し、前記フォトレジストパターンを食刻マスクとして使用して前記第１層間絶縁膜１４０を異方性食刻することでビットラインコンタクト下部プラグ１３０ａを露出させるコンタクトホールを形成する。このとき、周辺回路領域では、前記第１層間絶縁膜１４０下に存在する平坦化された絶縁膜１２６も前記第１層間絶縁膜１４０に引き続いて食刻されてドレーン領域１２５ａ及びゲート電極１２４Ｇｂを露出させるコンタクトホールを形成する。
【００４１】
前記コンタクトホールを埋め立てる金属膜、例えば、タングステン膜をスパッタリングによって形成した後、収得したタングステン膜をエッチバック方法や化学機械的研磨方法によって前記第１層間絶縁膜１４０が露出するまで平坦化させることでセル領域の前記コンタクトホール内にビットラインコンタクト上部プラグ１４２ａを形成し、周辺回路領域のコンタクトホール内にドレーンコンタクトプラグ１４２ｂとゲート電極コンタクトプラグ１４２ｃとを形成する。次に、前記第１層間絶縁膜１４０上に導電性物質を蒸着して導電膜を形成する。導電性物質としては不純物がドーピングされたポリシリコン、タングステン、アルミニウム、チタンのような金属、窒化チタン、タングステンシリサイドのような金属化合物などをあげることができる。本実施例では、不純物がドーピングされたポリシリコンとタングステンシリサイドのような金属シリサイドとを蒸着してポリサイド構造の導電膜を形成する。
【００４２】
収得した導電膜を一般的な写真食刻工程によってパターニングしてセル領域には前記ビットラインコンタクト上部プラグ１４２ａと接続して第１ポリシリコンパターン膜１４４ａと第１金属シリサイドパターン膜１４６ａとから成るビットライン１４７ａを形成し、周辺回路領域にはドレーンコンタクトプラグ１４２ｂ及びゲート電極コンタクトプラグ１４２ｃと接続して第２ポリシリコンパターン膜１４４ｂ及び第２金属シリサイドパターン膜１４６ｂから成る周辺回路領域の配線１４７ｂを形成する。このとき、周辺回路領域のヒューズ領域には前記ビットライン１４７ａから延伸されて第３ポリシリコンパターン膜１４４ｃ及び第３金属シリサイドパターン膜１４６ｃから成るバッファーパターン膜１４７ｃを形成する。すなわち、ヒューズパターン膜が形成される下部にレーザービームによって加えられる衝撃をある程度緩和させるために前記バッファーパターン膜１４７ｃを形成するのである。このとき、前記ヒューズ領域のバッファーパターン膜１４７ｃは前記セル領域のビットラインを形成する工程と同一な工程によって形成する。また、断面方向のため図示していないが、前記バッファーパターン膜１４７ｃの周辺には前記ビットラインを形成する工程と同一な工程によってラインパターン膜が形成される。
【００４３】
図１１に示すように、前記ビットライン１４７ａ、周辺回路領域の配線１４７ｂ及び前記バッファーパターン膜１４７ｃが形成されている第１層間絶縁膜１４０上に約３，０００ないし５，０００Åの厚さを有するようにＢＰＳＧを塗布した後、熱処理によって塗布されたＢＰＳＧをリフローさせた後、化学機械的研磨方法を実施して平坦な第２層間絶縁膜１５０を形成する。
【００４４】
引き続いて、前記第２層間絶縁膜１５０上のセル領域には半導体メモリー素子のキャパシターを形成する。
【００４５】
前記キャパシターを形成する前に、キャパシターを形成するための犠牲膜を食刻する間に第２層間絶縁膜１５０が一緒に食刻されることを防止するために窒化物から成る食刻防止膜１５１を平坦化された第２層間絶縁膜１５０上に形成する。前記第２層間絶縁膜１５０に写真食刻工程を通じてストレージ電極コンタクト下部プラグ１３０ｂを露出させるコンタクトホールを形成した後、前記コンタクトホールの内部を満たすように第２層間絶縁膜１５０上に第１導電膜（図示せず）を形成する。前記第１導電膜は不純物がドーピングされたポリシリコンを低圧化学気相蒸着方法により堆積させて形成される。次に、前記第１導電膜を化学機械的研磨工程またはエッチバック工程を利用して食刻することで前記コンタクトホール内にストレージ電極コンタクト下部プラグ１３０ｂに接触されるストレージ電極コンタクト上部プラグ１５２を形成する。そして、前記ストレージ電極コンタクト上部プラグ１５２及び層間絶縁膜１５０上に酸化物で構成された犠牲膜（図示せず）を形成する。前記犠牲膜はＢＰＳＧ、ＰＳＧまたはＵＳＧのような酸化物を使用して形成する。例えば、トランジスターが形成された基板１００の全面に反応ガスでＴＥＯＳ（tetraethylorthosilicate）を使用して、ＢＰＳＧ膜を約１０，０００Å以上、例えば約１３，０００Å位の厚さに蒸着して形成する。次に、犠牲膜上にフォトレジスト膜を塗布した後、写真食刻工程によってストレージ電極を形成するためのフォトレジストパターンを形成する。続いて、フォトレジストパターンを食刻マスクとして利用して犠牲膜及び食刻阻止膜１５１を部分的に食刻することで犠牲膜に前記ストレージ電極コンタクト上部プラグ１５２を露出させる開口部を形成する。このとき、ストレージ電極コンタクト上部プラグ１５２と前記上部プラグ１５２周りの第２層間絶縁膜１５０の一部とが開口部によって露出する。引き続いて、前記フォトレジストパターンを取り除いた後、前記ストレージ電極コンタクト上部プラグ１５２上部、開口部によって露出した犠牲膜の側壁、及び前記犠牲膜の全面に連続的に第２導電膜を形成する。前記第２導電膜はポリシリコンを低圧化学気相蒸着（ＬＰＣＶＤ）方法で約５００Å位の厚さに堆積して形成する。これにより、各セルごとに一つのウエル（またはグルーブ）が形成されているポリシリコン膜が得られる。このようなウエル（またはグルーブ）が形成されることによって、凹凸部が形成された第２導電膜が得られる。
【００４６】
次に、必要によって、前記第２導電膜上に表面積を増加させるために、ＨＳＧシリコン膜を形成する。このとき、ＨＳＧシリコン膜は高真空ないし約１０−７torr以下の圧力及び約４００〜６００Å位の温度が維持される減圧（pressure-reduced）化学気相蒸着チャンバ内で反応ガスとしてＳｉ２Ｈ６を使用して前記第２導電膜のウエル内面すなわち側壁及び下部表面に約３００ないし５００Åの厚さで形成する。引き続いて、前記第２導電膜上に保護膜としてシリコン酸化膜（undoped Silicate Glass）を低圧化学気相蒸着方法で堆積させる。このとき、前記保護膜はストレージ電極の形成のための食刻工程を実施するとき第２導電膜上に形成されたＨＳＧシリコン膜または第２導電膜を保護する役目をする。前記保護膜は第２導電膜の要部であるウエル（またはグルーブ）を完全に埋め立てながら比較的平坦な対面を有するように形成される。
【００４７】
次に、前記保護膜、導電層及びＨＳＧシリコン膜を同時にエッチバックする。エッチバック工程はＴＣＰポリシリコンエッチング装備を使用して実施する。このとき、食刻ガスとしては四フッ化炭素と窒素ガスとの混合ガスを使用して実施する。このようなエッチバック工程を実施することで前記保護膜は前記ウエル内に保護膜残留物を残し、犠牲膜の上部に形成されている第２導電膜は食刻されて各セルごとにシリンダー形状の第２導電膜パターンから成るストレージ電極１６０が形成される。以後に、酸化シリコンを取り除くことができるＢＯＥ（Buffered Oxide Etchant）のような食刻液を使用して湿式食刻工程を経てストレージ電極１６０のウエル内に残留する前記保護膜残留物と犠牲膜とを除去する。次に、ストレージ電極１６０上に誘電膜１７０を形成する。
【００４８】
そして、前記誘電膜１７０を覆うように基板全面に不純物がドーピングされたポリシリコンを前記ストレージ電極形成のための第２導電膜形成のときと同一な方法で蒸着して厚さが約２，０００Å位である第３導電膜を形成する。次に、写真食刻工程によって第３導電膜をパターニングして周辺回路領域の第３導電膜を取り除いてセル領域にプレート電極１８０を形成する。しかし、本実施例では前記ヒューズ領域に前記第３導電膜の一部を残すことで残った第３導電膜の一部をバッファーパターン膜１８０ａとして形成する。そして、前記バッファーパターン膜１８０ａは前記ヒューズ領域に絶縁膜１９０ａを形成した後、前記プレート電極１８０を形成するとき前記絶縁膜１９０ａ上部に積層される第３導電膜が残されるようにパターニングすることで収得することができる。とにかく、前記ヒューズ領域のバッファーパターン膜１８０ａは前記セル領域のプレート電極１８０を形成する工程と等しい工程によって形成する。それ以外にも、前記ヒューズ領域にバッファーパターン膜１８０ａの形成のための絶縁膜１９０ａを形成しない場合には前記バッファーパターン膜１８０ａをヒューズ領域の第２層間絶縁膜１５０上に形成することもできる。ここで、前記バッファーパターン膜１８０ａもヒューズパターン膜が形成される下部に形成することでレーザービームによって加えられる衝撃をある程度緩和させる機能を有する。
【００４９】
次に、前記プレート電極１８０及びバッファーパターン膜１８０ａが形成されている第２層間絶縁膜１５０上に約１７，０００ないし２９，０００Å位の厚さでＢＰＳＧを塗布してリフローした後、化学機械的研磨方法やエッチバック方法によって平坦化させることで第３層間絶縁膜１９０を形成する。
【００５０】
図１２に示すように、前記第３層間絶縁膜１９０上に下部の素子構造物に配線を連結するためのコンタクトホールを形成するためのフォトレジストパターンを形成し、前記フォトレジストパターンを食刻マスクとして使用して下部の第３層間絶縁膜１９０、第２層間絶縁膜１５０及び第１層間絶縁膜１４０を部分的に異方性食刻する。そうすると、図示したように、プレート電極１８０に配線を連結するためのプレートコンタクトホール１９２ａ及び周辺回路素子に配線を連結するための周辺回路コンタクトホール１９２ｂ、１９２ｃ、１９２ｄなどが形成される。
【００５１】
図１３に示すように、前記結果物の全面に、チタン、タンタル、窒化チタン、窒化タンタルなどのような耐火金属または耐火金属化合物で成り立つか耐火金属及び耐火金属化合物から成る複合層で成り立った障壁層（図示せず）を薄い厚さに蒸着して、前記プレートコンタクトホール１９２ａ及び周辺回路コンタクトホール１９２ｂ、１９２ｃ、１９２ｄを埋め立てるようにタングステンをスパッタリング法によって蒸着して第１タングステン膜（図示せず）を形成した後、前記第１タングステン膜を前記第３層間絶縁膜１９０が露出するまでエッチバックする。そうすると、図示したように、プレートコンタクトホール１９２ａを埋め立てるプレートコンタクトプラグ１９６ａ、周辺回路コンタクトホール１９２ｂ、１９２ｃ、１９２ｄを埋め立てる周辺回路コンタクトプラグ１９６ｂ、１９６ｃ、１９６ｄが形成される。また、断面方向のため図示してないが、前記ヒューズ領域には前記ラインパターン膜を露出させるコンタクトホール及び前記コンタクトホールを埋め立てさせたプラグ、すなわちコネクターが形成される。ここで、前記コンタクトホール及びコネクターは言及した同一工程、すなわちプレートコンタクトプラグ１９６ａ及び周辺回路コンタクトプラグ１９６ｂ、１９６ｃ、１９６ｄを形成する工程と同一な工程によって形成される。
【００５２】
図１４に示すように、前記第３層間絶縁膜１９０の全面に前記プレートコンタクトプラグ１９６ａ及び周辺回路コンタクトプラグ１９６ｂ、１９６ｃ、１９６ｄなどと接触するようにスパッタリング方法によってアルミニウム、タングステン、チタンなどのような金属（望ましくはアルミニウム）を約４，０００Å位の厚さに蒸着して第１金属膜を形成する。次に、前記第１金属膜上に窒化チタンを約１，０００Åの厚さに蒸着して第１金属化合物薄膜を形成する。
【００５３】
前記第１金属化合物薄膜上に半導体装置の第１金属配線（ドラム（ＤＲＡＭ）素子の場合メタル−１に相当する）の形成のためのフォトレジストパターンを形成して、前記フォトレジストパターンを食刻マスクとして使用してパターニングすることでセル領域には第１金属パターン膜２００と第１金属化合物パターン膜２０２とから成る第１金属配線２０４を形成する。前記第１金属配線２０４は下部のプレートコンタクトプラグ１９６ａ及び周辺回路コンタクトプラグ１９６ｂ、１９６ｃ、１９６ｄと接続されて電気的な信号を半導体素子に伝達する。これと同時に、前記ヒューズ領域には第１金属パターン膜２００ａと第１金属化合物パターン膜２０２ａとから成るヒューズパターン膜２０４ａが形成される。このように、前記ヒューズパターン膜２０４ａは前記第１金属配線２０４を形成する工程と同一な工程によって収得することができる。
【００５４】
図１５に示すように、前記第１金属配線２０４及びヒューズパターン膜２０４ａが形成されている第３層間絶縁膜１９０上に、ＴＥＯＳ（Tetra Ethyl Orthosiliane）を利用した酸化物、ＳＯＧ（Spin-On Glass）またはＦＯＸ（Flowable Oxide）を約７，０００Å位の厚さで形成して第４層間絶縁膜２１０を形成する。
【００５５】
図１６に示すように、前記第４層間絶縁膜２１０上にフォトレジストを塗布してフォトレジスト膜を形成した後、前記フォトレジスト膜の露光及び現像工程を経てバイアホールの形成のためのフォトレジストパターン２２０を形成する。前記フォトレジストパターン２２０を食刻マスクとして使用して前記第４層間絶縁膜２１０を異方性食刻して、外部から前記第１金属配線２０４に信号を伝達するための第２金属配線（ドラム（ＤＲＡＭ）素子の場合メタル−２にあたる）と連結されるバイアホール２１２を形成する。そして、断面方向のため図示してないが、周辺回路領域のヒューズ領域にはガードリングパターン膜を形成するためのコンタクトホールが形成される。ここで、前記食刻は下部の第１金属配線２０４が露出するまで実施するが、正確な食刻調節のためにある程度は過食刻（over etch）を実施する。場合によっては、前記第４層間絶縁膜２１０の下部に存在する第３層間絶縁膜１９０も部分的に食刻されてリセスを形成することもできる。
【００５６】
図１７に示すように、前記第４層間絶縁膜２１０上に残留するフォトレジストパターン２２０をストリッピングして取り除いた後、前記プレートコンタクトプラグ１９６ａ、周辺回路コンタクトプラグ１９６ｂ、１９６ｃ、１９６ｄ、及び前記第１ヒューズコンタクトプラグ１９８を形成するときと同一な方法でバイアホール２１２及びガードリングパターン膜を形成するためのコンタクトホールを埋め立てるようにスパッタリング方法によって蒸着して第２タングステン膜を形成した後、前記第２タングステン膜を前記第４層間絶縁膜２１０が露出するまでエッチバックする。そうすると、図示したように、バイアホール２１２を埋め立てるバイアコンタクトプラグ２２２及び図示しなかったが、ガードリングパターン膜を形成するためのコンタクトホールを埋め立てるプラグが形成される。
【００５７】
次に、前記第１金属配線２０４を形成する方法と同一な方法で前記第４層間絶縁膜２１０の全面に前記バイアコンタクトプラグ２２２などと接触するようにスパッタリング方法によってアルミニウム、タングステン、チタンなどのような金属、望ましくはアルミニウムをスパッタリング方法または化学気相蒸着方法によって約６，０００Å位の厚さに蒸着して第２金属膜（図示せず）を形成する。次に、前記第２金属膜上に窒化チタンを約３００Å位の厚さに蒸着して第２金属化合物薄膜（図示せず）を形成する。
【００５８】
引き続いて、前記第２金属化合物薄膜上に半導体装置の第２金属配線（メタル−２）のためのフォトレジストパターンを形成し、前記フォトレジストパターンを食刻マスクとして使用してパターニングしてセル領域には第２金属層パターン膜２３０と第１金属化合物パターン膜２３２とから成る第２金属配線２３４を形成する。前記第２金属配線２３４は外部から前記第１金属配線２０４に電気的な信号を伝達する。
【００５９】
図１８に示すように、結果物の全面に前記第２金属配線２３４を覆うようにバッシベーション層２４０を形成する。そして、写真食刻方法によって前記ヒューズ領域のヒューズパターン膜２０４ａ上に存在する前記バッシベーション層２４０、第３層間絶縁膜１９０を部分的に食刻してヒューズ領域を画定し、ヒューズ領域をオープンさせるウィンドウ膜２５０を形成する。
【００６０】
本実施例によると、ドラム（ＤＲＡＭ）素子において下部にバッファーパターン膜１４７ｃ、１８０ａが存在し、半導体装置の上部領域にヒューズパターン膜２０４ａが位置するヒューズ構造物を得ることができる。特に、本実施例によると、別途の工程の遂行なしに前記ヒューズ構造物を得ることができる。すなわち、ビットラインを形成する工程及びキャパシターの上部電極を形成する工程を実施するときヒューズ領域にバッファーパターン膜１４７ｃ、１８０ａが形成されるようにパターニングすることによって達成され、第１金属配線２０４を形成するときヒューズ領域にヒューズパターン膜２０４ａが形成されるようにパターニングすることによって達成される。従って、本実施例のヒューズ構造物は工程の追加なしに進行することができる長所がある。
【産業上の利用可能性】
【００６１】
このように、本発明によると、別途の工程追加なしに簡単な工程を通じてバッファーパターン膜を形成することができる。また、前記ヒューズパターン膜を半導体装置の上部に位置させるからヒューズ領域をオープンさせるための食刻を容易に実施することができ、前記ヒューズ領域でヒューズパターンの上部に形成されたウィンドウ膜の厚さを適切に調整することができ、前記ヒューズ領域の食刻を短い時間内に実施することができる。
【００６２】
従って、本発明のヒューズ構造物及び形成方法を半導体装置の製造に適用する場合半導体装置の生産性及び信頼度が向上する効果を期待することができる。
【００６３】
前述したように、本発明の望ましい実施例を参照して説明したが、当該技術分野の熟練された当業者ならば特許請求の範囲に記載された本発明の思想及び領域から抜け出さない範囲内で本発明を多様に修正及び変更することができることを理解することができる。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施例によるヒューズ構造物を形成するための方法を示す断面図である。
【図２】本発明の一実施例によるヒューズ構造物を形成するための方法を示す断面図である。
【図３】本発明の一実施例によるヒューズ構造物を形成するための方法を示す断面図である。
【図４】本発明の一実施例によるヒューズ構造物を形成するための方法を示す断面図である。
【図５】本発明の一実施例によるヒューズ構造物を形成するための方法を示す断面図である。
【図６】本発明の一実施例によるヒューズ構造物を形成するための方法を示す断面図である。
【図７】本発明の一実施例によるヒューズ構造物を形成するための方法を示す断面図である。
【図８】図７のヒューズ構造物を示す平面図である。
【図９】本発明の一実施例によるドラム（ＤＲＡＭ）素子を形成する方法を示す断面図である。
【図１０】本発明の一実施例によるドラム（ＤＲＡＭ）素子を形成する方法を示す断面図である。
【図１１】本発明の一実施例によるドラム（ＤＲＡＭ）素子を形成する方法を示す断面図である。
【図１２】本発明の一実施例によるドラム（ＤＲＡＭ）素子を形成する方法を示す断面図である。
【図１３】本発明の一実施例によるドラム（ＤＲＡＭ）素子を形成する方法を示す断面図である。
【図１４】本発明の一実施例によるドラム（ＤＲＡＭ）素子を形成する方法を示す断面図である。
【図１５】本発明の一実施例によるドラム（ＤＲＡＭ）素子を形成する方法を示す断面図である。
【図１６】本発明の一実施例によるドラム（ＤＲＡＭ）素子を形成する方法を示す断面図である。
【図１７】本発明の一実施例によるドラム（ＤＲＡＭ）素子を形成する方法を示す断面図である。
【図１８】本発明の一実施例によるドラム（ＤＲＡＭ）素子を形成する方法を示す断面図である。
【符号の説明】
【００６５】
１００  基板
１１２  トレンチ
１１４  酸化シリコン
１１６  ゲート酸化膜
１２４ａ  第１ポリシリコンパターン膜
１２４ｂ  タングステンシリサイドパターン膜
１２４ｃ  窒化シリコンパターン膜
１２４Ｇａ、１２４Ｇｂ、１２４Ｇｃ  ゲート電極
１２５  不純物領域
１２５ａ  ドレーン領域
１３２  スペーサ
１２６  絶縁膜
１３０ａ  ビットラインコンタクト下部プラグ
１３０ｂ  ストレージ電極コンタクト下部プラグ
１４０  第１層間絶縁膜
１４２ａ  ビットラインコンタクト上部プラグ
１４２ｂ  ドレーンコンタクトプラグ
１４２ｃ  ゲート電極コンタクトプラグ
１４４ａ  第１ポリシリコンパターン膜
１４４ｂ  第２ポリシリコンパターン膜
１４４ｃ  第３ポリシリコンパターン膜
１４６ａ  第１金属シリサイドパターン膜
１４６ｂ  第２金属シリサイドパターン膜
１４６ｃ  第３金属シリサイドパターン膜
１４７ａ  ビットライン
１４７ｂ  周辺回路領域の配線
１４７ｃ  バッファーパターン膜
１５０  第２層間絶縁膜
１５１  食刻防止膜
１５２  ストレージ電極コンタクト上部プラグ
１６０  ストレージ電極
１７０  誘電膜
１８０  プレート電極
１８０ａ  バッファーパターン膜
１９０  第３層間絶縁膜
１９０ａ  ヒューズ領域の絶縁膜
１９２ａ  プレートコンタクトホール
１９２ｂ、１９２ｃ、１９２ｄ  周辺回路コンタクトホール
１９６ａ  プレートコンタクトプラグ
１９６ｂ、１９６ｃ、１９６ｄ  周辺回路コンタクトプラグ
１９８  第１ヒューズコンタクトプラグ
２００、２００ａ  第１金属パターン膜
２０２、２０２ａ  第１金属化合物パターン膜
２０４  第１金属配線
２０４ａ  ヒューズパターン膜
２１０  第４層間絶縁膜
２１２  バイアホール
２２０  フォトレジストパターン
２２２  バイアコンタクトプラグ
２３０  第２金属層パターン膜
２３２  第１金属化合物パターン膜
２３４  第２金属配線
２４０  バッシベーション層
２５０  ウィンドウ膜
【図１】
2004158857.tif 000003
【図２】
2004158857.tif 000004
【図３】
2004158857.tif 000005
【図４】
2004158857.tif 000006
【図５】
2004158857.tif 000007
【図６】
2004158857.tif 000008
【図７】
2004158857.tif 000009
【図８】
2004158857.tif 000010
【図９】
2004158857.tif 000011
【図１０】
2004158857.tif 000012
【図１１】
2004158857.tif 000013
【図１２】
2004158857.tif 000014
【図１３】
2004158857.tif 000015
【図１４】
2004158857.tif 000016
【図１５】
2004158857.tif 000017
【図１６】
2004158857.tif 000018
【図１７】
2004158857.tif 000019
【図１８】
2004158857.tif 000020