(57)【要約】【課題】外部クロック信号を必要とせず、しかも簡単な回路でレベルの異なる２つの三角波を発生させることができる昇降圧型ＤＣ−ＤＣコンバータを得る。【解決手段】出力電圧Ｖｏに対する降圧制御用の第１三角波信号Ｓ１と出力電圧Ｖｏに対する昇圧制御用の第２三角波信号Ｓ２の同期を取るためのクロック信号ＣＬＫを第１三角波発生回路１３で生成して第２三角波発生回路１４へ出力し、第２三角波発生回路１４は、入力されたクロック信号ＣＬＫを使用して第２三角波信号Ｓ２を生成するようにした。【選択図】  図１
2004328964.tif 000002
【特許請求の範囲】
【請求項１】
入力された制御信号に応じて入力電圧を昇圧又は降圧して所定の出力電圧を生成し出力する昇降圧部と、該出力電圧を分圧した電圧値と所定の基準電圧との誤差を示した誤差信号を生成し、該誤差信号と所定の各三角波信号とを比較し該比較結果に応じて前記昇降圧部に対して昇圧又は降圧動作を行わせる制御部とを備えた昇降圧型ＤＣ−ＤＣコンバータにおいて、
前記制御部は、
前記昇降圧部に対して降圧動作を行わせるか否かの判断を行うために前記誤差信号と比較する第１三角波信号を生成する第１三角波発生回路と、
前記昇降圧部に対して昇圧動作を行わせるか否かの判断を行うために前記誤差信号と比較する第２三角波信号を生成する第２三角波発生回路と、
を備え、
前記第１三角波発生回路は、生成した第１三角波信号に同期したクロック信号を生成して前記第２三角波発生回路に出力し、該第２三角波発生回路は、入力されたクロック信号に基づいて前記第１三角波信号に同期した第２三角波信号を生成して出力することを特徴とする昇降圧型ＤＣ−ＤＣコンバータ。
【請求項２】
前記制御部は、
前記第１三角波信号の下限電圧を設定するための所定の第１電圧Ｖａを生成して出力する第１電圧発生回路と、
前記第１三角波信号の上限電圧を設定するための所定の第２電圧Ｖｂを生成して出力する第２電圧発生回路と、
前記第２三角波信号の上限電圧を設定するための所定の第３電圧Ｖｃを生成して出力する第３電圧発生回路と、
前記第１三角波信号及び第２三角波信号の電圧変化の傾きをそれぞれ設定する電流を生成して出力する電流発生回路と、
を備え、
前記第１三角波発生回路は、前記第１電圧Ｖａ、前記第２電圧Ｖｂ及び電流発生回路からの電流から前記第１三角波信号を生成し、前記第２三角波発生回路は、前記第３電圧Ｖｃ、電流発生回路からの電流及び前記第１三角波発生回路からのクロック信号から前記第２三角波信号を生成することを特徴とする請求項１記載の昇降圧型ＤＣ−ＤＣコンバータ。
【請求項３】
前記第１電圧発生回路、第２電圧発生回路及び第３電圧発生回路は、Ｖａ＜Ｖｂ＜Ｖｃでかつ（Ｖｂ−Ｖａ）＞（Ｖｃ−Ｖｂ）になるように対応する第１電圧Ｖａ、第２電圧Ｖｂ及び第３電圧Ｖｃを生成して出力することを特徴とする請求項２記載の昇降圧型ＤＣ−ＤＣコンバータ。
【請求項４】
前記第１三角波発生回路は、前記クロック信号を第１三角波信号における下限電圧に同期させることを特徴とする請求項１、２又は３記載の昇降圧型ＤＣ−ＤＣコンバータ。
【請求項５】
前記第２三角波発生回路は、第２三角波信号の電圧が前記第３電圧Ｖｃになると第２三角波信号の電圧を低下させ、前記クロック信号に同期して第２三角波信号の電圧を上昇させることを特徴とする請求項２、３又は４記載の昇降圧型ＤＣ−ＤＣコンバータ。
【請求項６】
入力された制御信号に応じて入力電圧を昇圧又は降圧して所定の出力電圧を生成し出力する昇降圧部と、該出力電圧を分圧した電圧値と所定の基準電圧との誤差を示した誤差信号を生成し、該誤差信号と所定の各三角波信号とを比較し該比較結果に応じて前記昇降圧部に対して昇圧又は降圧動作を行わせる制御部とを備えた昇降圧型ＤＣ−ＤＣコンバータにおいて、
前記制御部は、
前記昇降圧部に対して降圧動作を行わせるか否かの判断を行うために前記誤差信号と比較する第１三角波信号を生成する第１三角波発生回路と、
前記昇降圧部に対して昇圧動作を行わせるか否かの判断を行うために前記誤差信号と比較する第２三角波信号を生成する第２三角波発生回路と、
を備え、
前記第２三角波発生回路は、生成した第２三角波信号に同期したクロック信号を生成して前記第１三角波発生回路に出力し、該第１三角波発生回路は、入力されたクロック信号に基づいて前記第２三角波信号に同期した第１三角波信号を生成して出力することを特徴とする昇降圧型ＤＣ−ＤＣコンバータ。
【請求項７】
前記制御部は、
前記第１三角波信号の下限電圧を設定するための所定の第１電圧Ｖａを生成して出力する第１電圧発生回路と、
前記第２三角波信号の下限電圧を設定するための所定の第２電圧Ｖｂを生成して出力する第２電圧発生回路と、
前記第２三角波信号の上限電圧を設定するための所定の第３電圧Ｖｃを生成して出力する第３電圧発生回路と、
前記第１三角波信号及び第２三角波信号の電圧変化の傾きをそれぞれ設定する電流を生成して出力する電流発生回路と、
を備え、
前記第１三角波発生回路は、前記第１電圧Ｖａ、電流発生回路からの電流及び第２三角波発生回路からのクロック信号から前記第１三角波信号を生成し、前記第２三角波発生回路は、前記第２電圧Ｖｂ、第３電圧Ｖｃ及び電流発生回路からの電流から前記第２三角波信号を生成することを特徴とする請求項６記載の昇降圧型ＤＣ−ＤＣコンバータ。
【請求項８】
前記第１電圧発生回路、第２電圧発生回路及び第３電圧発生回路は、Ｖａ＜Ｖｂ＜Ｖｃでかつ（Ｖｂ−Ｖａ）＜（Ｖｃ−Ｖｂ）になるように対応する第１電圧Ｖａ、第２電圧Ｖｂ及び第３電圧Ｖｃを生成して出力することを特徴とする請求項７記載の昇降圧型ＤＣ−ＤＣコンバータ。
【請求項９】
前記第２三角波発生回路は、前記クロック信号を第２三角波信号における上限電圧に同期させることを特徴とする請求項６、７又は８記載の昇降圧型ＤＣ−ＤＣコンバータ。
【請求項１０】
前記第１三角波発生回路は、第１三角波信号の電圧が前記第１電圧Ｖａになると第１三角波信号の電圧を上昇させ、前記クロック信号に同期して第１三角波信号の電圧を低下させることを特徴とする請求項７、８又は９記載の昇降圧型ＤＣ−ＤＣコンバータ。
【請求項１１】
前記第１電圧発生回路、第２電圧発生回路及び第３電圧発生回路は、所定の電圧を抵抗で分圧して対応する第１電圧Ｖａ、第２電圧Ｖｂ及び第３電圧Ｖｃを生成することを特徴とする請求項２又は７記載の昇降圧型ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、昇降圧型のＤＣ−ＤＣコンバータに関し、特にＰＷＭ制御に使用する三角波発生手段を備えた昇降圧型ＤＣ−ＤＣコンバータに関するものである。
【０００２】
【従来の技術】
携帯電話に代表されるように、近年小型の携帯機器が広く普及しており、このような小型携帯機器の電源には小型の２次電池が使用されている。電池を小型にして、しかも使用時間をできるだけ長くするため、電池の高性能化と機器の省電力化が図られている。更に、電池の体積を小さくしてより長時間使用できるようにするには、電池電圧の使用電圧範囲をできるだけ広げることが望ましい。このことから、電源回路には、負荷が必要とする電圧よりも電池電圧が低い電圧になった場合においても、負荷に一定の電圧を供給できる昇降圧型ＤＣ−ＤＣコンバータが用いられるようになった（例えば、特許文献１参照。）。また、昇降圧型ＤＣ−ＤＣコンバータは、電源電圧を選ばないため、電池やＡＣアダプタ等の各種の入力電源に対応できるメリットも備えている。
【０００３】
図８は、従来の昇降圧型ＤＣ−ＤＣコンバータの例を示した回路図である。
図８における昇降圧型ＤＣ−ＤＣコンバータ１００は、１次側電圧Ｖｉｎが入力される入力端子ＩＮと、所定の２次側電圧Ｖｏｕｔを出力する出力端子ＯＵＴとを有し、ＰＷＭ制御部１０１と昇降圧部１０２から構成されている。
コンパレータＣＭＰ１３は、２次側電圧Ｖｏｕｔを抵抗Ｒａ及びＲｂで分圧して生成した分圧電圧Ｖｘと基準電圧Ｖｒｅｆとを比較して、該比較結果から誤差信号を生成して出力し、昇圧型コンパレータＣＭＰ１２及び降圧型コンパレータＣＭＰ１１にそれぞれ出力する。
【０００４】
電流源ｉ１１からの電流及び同期クロック信号ＣＬＫが、レベルシフト回路１１１とのこぎり波発生回路１１２にそれぞれ入力されおり、レベルシフト回路１１１のシフト量とのこぎり波発生回路１１２ののこぎり波の波高値は、相対的に依存性を持つ。すなわち、電流源ｉ１１からの電流が変動しても、レベルシフト回路１１１とのこぎり波発生回路１１２において、のこぎり波が同じ波形で平行移動した関係を維持したまま変化するため、電流源ｉ１１からの電流の変動による影響を受けない。
【０００５】
また、のこぎり波発生回路１１２は、降圧側のこぎり波を降圧側コンパレータＣＭＰ１１に供給する。また、該のこぎり波はレベルシフト回路１１１にも供給され、レベルシフト回路１１１は、入力されたのこぎり波を所定の電圧だけシフトアップした昇圧側のこぎり波を昇圧側コンパレータＣＭＰ１２に供給する。降圧型コンパレータＣＭＰ１１及び昇圧型コンパレータＣＭＰ１２は、入力された誤差信号とのこぎり波をそれぞれ比較する。例えば、誤差信号が降圧側のこぎり波における降圧モードのシフト電圧範囲にある場合は、降圧側コンパレータＣＭＰ１１は、降圧回路を作動させるモード切換信号ＤｄｎをＤＣ−ＤＣコンバータ制御回路１１３に出力する。
【０００６】
誤差信号が昇圧側のこぎり波における昇圧モードのシフト電圧範囲にある場合は、昇圧側コンパレータＣＭＰ１２は、昇圧回路を作動させるモード切換信号ＤｕｐをＤＣ−ＤＣコンバータ制御回路１１３に出力する。誤差信号が降圧モード及び昇圧モードの各シフト電圧範囲にある場合は、降圧側コンパレータＣＭＰ１１は、降圧回路を作動させるモード切換信号Ｄｄｎを、昇圧側コンパレータＣＭＰ１２は、昇圧回路を作動させるモード切換信号ＤｕｐをそれぞれＤＣ−ＤＣコンバータ制御回路１１３に出力する。ＤＣ−ＤＣコンバータ制御回路１１３は、入力されたモード切換信号Ｄｄｎ及びＤｕｐに応答して、スイッチング信号を生成して出力し、プリドライバ１１４は、該スイッチング信号を昇降圧部１０２に出力して、２次側電圧Ｖｏｕｔの昇降圧制御を行う。
【０００７】
【特許文献１】
特開２０００−１６６２２３号公報
【０００８】
【発明が解決しようとする課題】
しかし、このような昇降圧型ＤＣ−ＤＣコンバータでは、のこぎり波を発生させるために外部クロック信号ＣＬＫｅが必要であり、昇圧用のこぎり波を発生させるためにレベルシフト回路１１１を使用していた。このため、新たにクロック回路やレベルシフト回路が必要になり、回路規模が大きくなると共に回路が複雑になり、回路スペースとコストを増大させる要因になっていた。
【０００９】
本発明は、上記のような問題を解決するためになされたものであり、外部クロック信号を必要とせず、しかも簡単な回路でレベルの異なる２つの三角波を発生させることができる昇降圧型ＤＣ−ＤＣコンバータを得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係る昇降圧型ＤＣ−ＤＣコンバータは、入力された制御信号に応じて入力電圧を昇圧又は降圧して所定の出力電圧を生成し出力する昇降圧部と、該出力電圧を分圧した電圧値と所定の基準電圧との誤差を示した誤差信号を生成し、該誤差信号と所定の各三角波信号とを比較し該比較結果に応じて前記昇降圧部に対して昇圧又は降圧動作を行わせる制御部とを備えた昇降圧型ＤＣ−ＤＣコンバータにおいて、
前記制御部は、
前記昇降圧部に対して降圧動作を行わせるか否かの判断を行うために前記誤差信号と比較する第１三角波信号を生成する第１三角波発生回路と、
前記昇降圧部に対して昇圧動作を行わせるか否かの判断を行うために前記誤差信号と比較する第２三角波信号を生成する第２三角波発生回路と、
を備え、
前記第１三角波発生回路は、生成した第１三角波信号に同期したクロック信号を生成して前記第２三角波発生回路に出力し、該第２三角波発生回路は、入力されたクロック信号に基づいて前記第１三角波信号に同期した第２三角波信号を生成して出力するものである。
【００１１】
具体的には、前記制御部は、
前記第１三角波信号の下限電圧を設定するための所定の第１電圧Ｖａを生成して出力する第１電圧発生回路と、
前記第１三角波信号の上限電圧を設定するための所定の第２電圧Ｖｂを生成して出力する第２電圧発生回路と、
前記第２三角波信号の上限電圧を設定するための所定の第３電圧Ｖｃを生成して出力する第３電圧発生回路と、
前記第１三角波信号及び第２三角波信号の電圧変化の傾きをそれぞれ設定する電流を生成して出力する電流発生回路と、
を備え、
前記第１三角波発生回路は、前記第１電圧Ｖａ、前記第２電圧Ｖｂ及び電流発生回路からの電流から前記第１三角波信号を生成し、前記第２三角波発生回路は、前記第３電圧Ｖｃ、電流発生回路からの電流及び前記第１三角波発生回路からのクロック信号から前記第２三角波信号を生成するようにした。
【００１２】
また具体的には、前記第１電圧発生回路、第２電圧発生回路及び第３電圧発生回路は、Ｖａ＜Ｖｂ＜Ｖｃでかつ（Ｖｂ−Ｖａ）＞（Ｖｃ−Ｖｂ）になるように対応する第１電圧Ｖａ、第２電圧Ｖｂ及び第３電圧Ｖｃを生成して出力するようにした。
【００１３】
また、前記第１三角波発生回路は、前記クロック信号を第１三角波信号における下限電圧に同期させるようにした。
【００１４】
この場合、前記第２三角波発生回路は、第２三角波信号の電圧が前記第３電圧Ｖｃになると第２三角波信号の電圧を低下させ、前記クロック信号に同期して第２三角波信号の電圧を上昇させるようにした。
【００１５】
また、この発明に係る昇降圧型ＤＣ−ＤＣコンバータは、入力された制御信号に応じて入力電圧を昇圧又は降圧して所定の出力電圧を生成し出力する昇降圧部と、該出力電圧を分圧した電圧値と所定の基準電圧との誤差を示した誤差信号を生成し、該誤差信号と所定の各三角波信号とを比較し該比較結果に応じて前記昇降圧部に対して昇圧又は降圧動作を行わせる制御部とを備えた昇降圧型ＤＣ−ＤＣコンバータにおいて、
前記制御部は、
前記昇降圧部に対して降圧動作を行わせるか否かの判断を行うために前記誤差信号と比較する第１三角波信号を生成する第１三角波発生回路と、
前記昇降圧部に対して昇圧動作を行わせるか否かの判断を行うために前記誤差信号と比較する第２三角波信号を生成する第２三角波発生回路と、
を備え、
前記第２三角波発生回路は、生成した第２三角波信号に同期したクロック信号を生成して前記第１三角波発生回路に出力し、該第１三角波発生回路は、入力されたクロック信号に基づいて前記第２三角波信号に同期した第１三角波信号を生成して出力するものである。
【００１６】
具体的には、前記制御部は、
前記第１三角波信号の下限電圧を設定するための所定の第１電圧Ｖａを生成して出力する第１電圧発生回路と、
前記第２三角波信号の下限電圧を設定するための所定の第２電圧Ｖｂを生成して出力する第２電圧発生回路と、
前記第２三角波信号の上限電圧を設定するための所定の第３電圧Ｖｃを生成して出力する第３電圧発生回路と、
前記第１三角波信号及び第２三角波信号の電圧変化の傾きをそれぞれ設定する電流を生成して出力する電流発生回路と、
を備え、
前記第１三角波発生回路は、前記第１電圧Ｖａ、電流発生回路からの電流及び第２三角波発生回路からのクロック信号から前記第１三角波信号を生成し、前記第２三角波発生回路は、前記第２電圧Ｖｂ、第３電圧Ｖｃ及び電流発生回路からの電流から前記第２三角波信号を生成するようにした。
【００１７】
また具体的には、前記第１電圧発生回路、第２電圧発生回路及び第３電圧発生回路は、Ｖａ＜Ｖｂ＜Ｖｃでかつ（Ｖｂ−Ｖａ）＜（Ｖｃ−Ｖｂ）になるように対応する第１電圧Ｖａ、第２電圧Ｖｂ及び第３電圧Ｖｃを生成して出力するようにした。
【００１８】
また、前記第２三角波発生回路は、前記クロック信号を第２三角波信号における上限電圧に同期させるようにした。
【００１９】
この場合、前記第１三角波発生回路は、第１三角波信号の電圧が前記第１電圧Ｖａになると第１三角波信号の電圧を上昇させ、前記クロック信号に同期して第１三角波信号の電圧を低下させるようにした。
【００２０】
また、前記第１電圧発生回路、第２電圧発生回路及び第３電圧発生回路は、所定の電圧を抵抗で分圧して対応する第１電圧Ｖａ、第２電圧Ｖｂ及び第３電圧Ｖｃを生成するようにしてもよい。
【００２１】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における昇降圧型ＤＣ−ＤＣコンバータの例を示した図である。
図１において、昇降圧型ＤＣ−ＤＣコンバータ１は、外部電源７から入力電圧Ｖｉが入力される入力端子ＩＮと、所定の出力電圧Ｖｏを出力する出力端子ＯＵＴとを有し、出力電圧Ｖｏの電圧値に応じたパルス信号を生成して出力するＰＷＭ制御部２と、該ＰＷＭ制御部２からのパルス信号に応じてスイッチングを行い出力電圧Ｖｏの昇圧及び降圧を行う昇降圧部３で構成されている。
【００２２】
ＰＷＭ制御部２は、位相補正回路１１、降圧側コンパレータＣＭＰ１、昇圧側コンパレータＣＭＰ２、コンパレータＣＭＰ３、出力電圧Ｖｏを分圧して分圧電圧Ｖｚを生成し出力する抵抗Ｒ１０，Ｒ１１、所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路１２、第１三角波信号Ｓ１を生成して出力する第１三角波発生回路１３、第２三角波信号Ｓ２を生成して出力する第２三角波発生回路１４、三角波信号の上限電圧と下限電圧をそれぞれ設定する電圧設定回路１５、三角波信号の電圧変化の傾斜を設定するための電流ｉ１を供給する電流源１６、制御回路１７、及びプリドライバ１８を備えている。また、昇降圧部３は、入力電圧Ｖｉに対して降圧制御を行うＰＭＯＳトランジスタＭ１と、該降圧制御時に同期整流を行うＮＭＯＳトランジスタＭ２と、入力電圧Ｖｉに対して昇圧制御を行うＮＭＯＳトランジスタＭ３と、該昇圧制御時に同期整流を行うＮＭＯＳトランジスタＭ４と、インダクタＬ１と、コンデンサＣ１とから構成されている。
【００２３】
電圧設定回路１５は、入力端子ＩＮと接地電圧との間に直列に接続された抵抗Ｒ１〜Ｒ４で構成され、抵抗Ｒ１と抵抗Ｒ２との接続部の電圧Ｖ１、及び抵抗Ｒ２と抵抗Ｒ３との接続部の電圧Ｖ２が第１三角波発生回路１３にそれぞれ入力されている。また、抵抗Ｒ３と抵抗Ｒ４との接続部の電圧Ｖ３が第２三角波発生回路１４に接続され、第１三角波発生回路１３及び第２三角波発生回路１４には、電流源１６からの電流ｉ１が入力されている。なお、電圧Ｖ１が第１電圧Ｖａを、電圧Ｖ２が第２電圧Ｖｂを、電圧Ｖ３が第３電圧Ｖｃをそれぞれなす。
【００２４】
第１三角波発生回路１３は、入力された電圧Ｖ１及びＶ２並びに電流ｉ１から第１三角波信号Ｓ１を生成して降圧側コンパレータＣＭＰ１の非反転入力端に出力すると共に、第１三角波信号Ｓ１に同期したクロック信号ＣＬＫを生成して第２三角波発生回路１４に出力する。具体的には、第１三角波発生回路１３は、電圧Ｖ１から第１三角波信号Ｓ１の下限電圧を、電圧Ｖ２から第１三角波信号Ｓ１の上限電圧をそれぞれ設定し、電流ｉ１から第１三角波信号Ｓ１の電圧変化の傾斜を設定する。
【００２５】
第２三角波発生回路１４は、入力された電圧Ｖ３、電流ｉ１及びクロック信号ＣＬＫから第２三角波信号Ｓ２を生成して昇圧側コンパレータＣＭＰ２の非反転入力端に出力する。具体的には、第２三角波発生回路１４は、電圧Ｖ３から第２三角波信号Ｓ２の上限電圧を、電流ｉ１から第２三角波信号Ｓ２の電圧変化の傾斜をそれぞれ設定し、クロック信号ＣＬＫから、第２三角波信号Ｓ２の下限電圧を設定すると共に第２三角波信号Ｓ２を第１三角波信号Ｓ１に同期させる。
【００２６】
一方、出力電圧Ｖｏと接地電圧との間に抵抗Ｒ１０及びＲ１１が直列に接続され、抵抗Ｒ１０とＲ１１との接続部がコンパレータＣＭＰ３の反転入力端に接続されている。抵抗Ｒ１０及びＲ１１で生成された分圧電圧ＶｚはコンパレータＣＭＰ３の反転入力端に入力され、基準電圧発生回路１２からの基準電圧ＶｒがコンパレータＣＭＰ３の非反転入力端に入力されている。更に、コンパレータＣＭＰ３の出力端は、降圧側コンパレータＣＭＰ１及び昇圧側コンパレータＣＭＰ２の各反転入力端にそれぞれ接続され、コンパレータＣＭＰ３における出力端と反転入力端との間に位相補正回路１１が接続されている。コンパレータＣＭＰ３は、分圧電圧Ｖｚと基準電圧Ｖｒとを比較して、該比較結果から誤差信号Ｓ３を生成して出力し、昇圧側コンパレータＣＭＰ２及び降圧側コンパレータＣＭＰ１の各反転入力端にそれぞれ出力する。位相補正回路１１は、出力電圧Ｖｏを出力する回路からの帰還ループに設けられており、位相差を補正する。
【００２７】
降圧側コンパレータＣＭＰ１及び昇圧側コンパレータＣＭＰ２の各出力端は、制御回路１７に接続されており、制御回路１７の出力端はプリドライバ１８に接続されている。プリドライバ１８は、ＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２〜Ｍ４の各ゲートに接続され、ＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２〜Ｍ４の動作制御をそれぞれ行う。入力端子ＩＮと接地電圧との間には、ＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２が直列に接続されている。
【００２８】
ＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ２との接続部と出力端子ＯＵＴとの間にはインダクタＬ１とＮＭＯＳトランジスタＭ４が直列に接続されている。また、インダクタＬ１とＮＭＯＳトランジスタＭ４との接続部と接地電圧との間にはＮＭＯＳトランジスタＭ３が接続され、出力端子ＯＵＴと接地電圧との間にはコンデンサＣ１が接続されている。
【００２９】
降圧側コンパレータＣＭＰ１は、入力された前記誤差信号Ｓ３と第１三角波信号Ｓ１の電圧を比較し、誤差信号Ｓ３が第１三角波信号Ｓ１の降圧モードの電圧範囲にある場合は、昇降圧部３を降圧回路として作動させる降圧モード切換信号Ｄｄｎを制御回路１７に出力する。また、昇圧側コンパレータＣＭＰ２は、入力された前記誤差信号Ｓ３と第２三角波信号Ｓ２の電圧を比較し、誤差信号Ｓ３が第２三角波信号Ｓ２の昇圧モードの電圧範囲にある場合は、昇降圧部３を昇圧回路として作動させる昇圧モード切換信号Ｄｕｐを制御回路１７に出力する。制御回路１７は、入力された降圧モード切換信号Ｄｄｎ及び昇圧モード切換信号Ｄｕｐに応答して、スイッチング信号を生成して出力する。プリドライバ１８は、制御回路１７から入力されたスイッチング信号を昇降圧部３に出力して昇降圧制御が行われる。
【００３０】
図２は、図１の第１三角波発生回路１３の回路例を示した図である。
図２において、第１三角波発生回路１３は、コンパレータＣＭＰ４，ＣＭＰ５、ＮＯＲ回路Ｎ１，Ｎ２、バッファ回路ＢＵＦ１、コンデンサＣ２及び電流源２１，２２で構成されている。
ＮＯＲ回路Ｎ１及びＮ２はラッチ回路を形成しており、ＮＯＲ回路Ｎ２の一方の入力端とＮＯＲ回路Ｎ１の出力端が接続され、ＮＯＲ回路Ｎ１の一方の入力端とＮＯＲ回路Ｎ２の出力端が接続され、該接続部がラッチ回路の出力端をなしバッファ回路ＢＵＦ１の入力端に接続されている。ＮＯＲ回路Ｎ１の他方の入力端はコンパレータＣＭＰ４の出力端に接続され該接続部からクロック信号ＣＬＫが出力される。また、ＮＯＲ回路Ｎ２の他方の入力端はコンパレータＣＭＰ５の出力端に接続されている。
【００３１】
バッファ回路ＢＵＦ１の出力端と接地電圧との間にはコンデンサＣ２が接続されており、該接続部から第１三角波信号Ｓ１が出力される。コンパレータＣＭＰ４において、非反転入力端には電圧Ｖ１が入力され、反転入力端には第１三角波信号Ｓ１が入力されている。コンパレータＣＭＰ５において、反転入力端には電圧Ｖ２が入力され、非反転入力端には第１三角波信号Ｓ１が入力されている。また、バッファ回路ＢＵＦ１には、入力電圧Ｖｉとの間に電流源２２が接続され、接地電圧との間には電流源２１が接続されている。バッファ回路ＢＵＦ１は、コンデンサＣ２の充放電を行い、該充放電電流は電流源２１によって供給される電流ｉ２と、電流源２２によって供給される電流ｉ３によって設定される。なお、コンデンサＣ２を充電する電流ｉ３及びコンデンサＣ２を放電する電流ｉ２は、第１三角波発生回路１３に入力された電流源１６からの電流ｉ１からそれぞれ生成される。
【００３２】
第１三角波信号Ｓ１の電圧が電圧Ｖ１以下に低下すると、コンパレータＣＭＰ４の出力信号であるクロック信号ＣＬＫはハイレベルになる。該コンパレータＣＭＰ４の出力信号は、ＮＯＲ回路Ｎ１の対応する入力端に出力され、この結果ＮＯＲ回路Ｎ１の出力端はローレベル、ＮＯＲ回路Ｎ２の出力端はハイレベルになる。このため、バッファ回路ＢＵＦ１の出力端がハイレベルになり、コンデンサＣ２の充電が開始されてコンデンサＣ２の電圧が上昇し、コンパレータＣＭＰ４の反転入力端の電圧を上昇させる。このことから、コンパレータＣＭＰ４から出力されるクロック信号ＣＬＫは、再びローレベルに戻る。しかし、ＮＯＲ回路Ｎ２の出力端はハイレベルを保持していることから、コンデンサＣ２の電圧が上昇し続ける。
【００３３】
このような動作を、図３のタイミングチャートで示している。
また、図３において、第１三角波信号Ｓ１の電圧が電圧Ｖ２以上に上昇するとコンパレータＣＭＰ５の出力信号ＳＡはハイレベルになる。該出力信号ＳＡは、ラッチ回路を構成しているＮＯＲ回路Ｎ２の対応する入力端に出力され、この結果、ＮＯＲ回路Ｎ２の出力信号はローレベル、ＮＯＲ回路Ｎ１の出力信号はハイレベルになる。ＮＯＲ回路Ｎ２の出力信号はバッファ回路ＢＵＦ１の入力端に出力されることから、バッファ回路ＢＵＦ１の出力端はローレベルになり、コンデンサＣ２を放電させ、コンデンサＣ２の電圧が低下してコンパレータＣＭＰ５の非反転入力端の電圧を低下させる。このため、コンパレータＣＭＰ５の出力信号ＳＡは、再びローレベルに戻る。一方、ＮＯＲ回路Ｎ２の出力端はローレベルを保持していることから、コンデンサＣ２の電圧は低下し続ける。
【００３４】
図３から分かるように、第１三角波信号Ｓ１は、電圧Ｖ１と電圧Ｖ２との間を往復し、その電圧変化の傾きが、コンデンサＣ２の容量と、電流ｉ２及びｉ３で決定される三角波をなしている。また、コンパレータＣＭＰ４の出力信号をクロック信号ＣＬＫとして使用することから、クロック信号ＣＬＫを、第１三角波発生回路１３内で生成することができ、クロック信号ＣＬＫを生成する回路を新たに追加する必要がなく、回路スペースやコストを増加させることなくクロック信号ＣＬＫを生成することができる。
【００３５】
次に、図４は、図１の第２三角波発生回路１４の例を示した図である。
第２三角波発生回路１４は、コンパレータＣＭＰ６と、ＮＯＲ回路Ｎ３及びＮ４で構成されたラッチ回路と、コンデンサＣ３と、該コンデンサＣ３を充放電するバッファ回路ＢＵＦ２と、コンデンサＣ３に対する充放電電流をそれぞれ設定する２つの電流源２５，２６とで構成されている。
ＮＯＲ回路Ｎ４の一方の入力端とＮＯＲ回路Ｎ３の出力端が接続されると共に、ＮＯＲ回路Ｎ３の一方の入力端とＮＯＲ回路Ｎ４の出力端が接続され、該接続部がラッチ回路の出力端をなしバッファ回路ＢＵＦ２の入力端に接続されている。ＮＯＲ回路Ｎ３の他方の入力端には、第１三角波発生回路１３からのクロック信号ＣＬＫが入力されている。また、ＮＯＲ回路Ｎ４の他方の入力端はコンパレータＣＭＰ６の出力端に接続されている。
【００３６】
バッファ回路ＢＵＦ２の出力端と接地電圧との間にはコンデンサＣ３が接続されており、該接続部から第２三角波信号Ｓ２が出力される。コンパレータＣＭＰ６において、反転入力端には電圧Ｖ３が入力され、非反転入力端には第２三角波信号Ｓ２が入力されている。また、バッファ回路ＢＵＦ２には、入力電圧Ｖｉとの間に電流源２６が接続され、接地電圧との間には電流源２５が接続されている。バッファ回路ＢＵＦ２は、コンデンサＣ３の充放電を行い、該充放電電流は電流源２５によって供給される電流ｉ４と、電流源２６によって供給される電流ｉ５によって設定される。なお、コンデンサＣ３を充電する電流ｉ５及びコンデンサＣ３を放電する電流ｉ４は、第２三角波発生回路１４に入力された電流源１６からの電流ｉ１からそれぞれ生成される。
【００３７】
第２三角波信号Ｓ２の電圧が電圧Ｖ３以上に上昇すると、コンパレータＣＭＰ６の出力信号ＳＢはハイレベルになる。該出力信号ＳＢはラッチ回路を構成しているＮＯＲ回路Ｎ４の対応する入力端に出力され、この結果ＮＯＲ回路Ｎ４の出力端はローレベル、ＮＯＲ回路Ｎ３の出力端はハイレベルになる。このため、バッファ回路ＢＵＦ２の出力端がローレベルになり、コンデンサＣ３の放電が開始されてコンデンサＣ３の電圧が低下し、コンパレータＣＭＰ６の非反転入力端の電圧を低下させる。このことから、コンパレータＣＭＰ６から出力される信号ＳＢは、再びローレベルに戻る。しかし、ＮＯＲ回路Ｎ４の出力端はローレベルを保持していることから、コンデンサＣ３の電圧は低下し続ける。
【００３８】
一方、第１三角波発生回路１３から出力されたクロック信号ＣＬＫがＮＯＲ回路Ｎ３の対応する入力端に入力されていることから、クロック信号ＣＬＫがハイレベルになると、ＮＯＲ回路Ｎ３の出力端はローレベル、ＮＯＲ回路Ｎ４の出力端はハイレベルになる。ＮＯＲ回路Ｎ４の出力端がハイレベルになると、バッファ回路ＢＵＦ２の出力端はハイレベルになり、コンデンサＣ３の放電が充電に切り換わり、コンデンサＣ３の電圧が上昇し始める。これらの様子を図５のタイミングチャートに示す。
【００３９】
図５に示す第２三角波信号Ｓ２の電圧変化を見れば分かるように、第２三角波信号Ｓ２は、電圧Ｖ３と電圧Ｖ４との間を往復し、その電圧変化の傾きが、コンデンサＣ３の容量と、電流ｉ４及びｉ５で決定される三角波である。また、第２三角波信号Ｓ２の下限は、クロック信号ＣＬＫによって反転させるため、第１三角波信号Ｓ１と同期がとれ、しかも、第１三角波発生回路１３で使用していた下限検出用のコンパレータＣＭＰ４が不要となる。第１三角波発生回路１３の電流源２１の電流ｉ２と第２三角波発生回路１４の電流源２５の電流ｉ４を同じ電流値に設定すると共に、電流源２２の電流ｉ３と電流源２６の電流ｉ５を同じ電流値に設定し、更に、コンデンサＣ２とＣ３の容量値も同じにすることにより、第１三角波信号Ｓ１の電圧変化の傾斜と第２三角波信号Ｓ２の電圧変化の傾斜を同じにすることができる。
【００４０】
次に、第１三角波信号Ｓ１と第２三角波信号Ｓ２との関係を図６に示す。図６から、第２三角波信号Ｓ２は、第１三角波信号Ｓ１と電圧変化の傾斜が同じで、更に、電圧を（Ｖ３−Ｖ２）だけシフトした波形であることが分かる。第２三角波信号Ｓ２の下限電圧Ｖ４は、およそ下記（１）式で表すことができる。
Ｖ４＝Ｖ３−（Ｖ２−Ｖ１）………………（１）
【００４１】
電圧Ｖ１〜Ｖ３の関係が、Ｖ１＜Ｖ２＜Ｖ３でかつ（Ｖ２−Ｖ１）＞（Ｖ３−Ｖ２）になるように設定すると、下限電圧Ｖ４は、電圧Ｖ１と電圧Ｖ２の間の電圧になる。下限電圧Ｖ４から電圧Ｖ２までの範囲が、昇降圧部３に対して昇圧制御と降圧制御の両方が同時に行われる昇降圧領域であり、該昇降圧領域がなくなると出力電圧Ｖｏは不安定になる。また、該昇降圧領域の電圧範囲が大きすぎると電源効率が低下するため、昇降圧領域を、安定動作が可能で最も高効率が得られる電圧範囲に設定する。
【００４２】
例えば、電圧Ｖ１を０．２Ｖ、電圧Ｖ２を０．８Ｖ、電圧Ｖ３を１．２Ｖにそれぞれ設定すると、第２三角波信号Ｓ２の下限電圧Ｖ４は０．６Ｖになる。制御回路１７は、出力電圧Ｖｏが０．２Ｖから０．６Ｖまでは昇降圧部３に対して降圧動作を行わせ、出力電圧Ｖｏが０．６Ｖから０．８Ｖまでは昇降圧部３に対して昇降圧動作を行わせ、出力電圧Ｖｏが０．８Ｖから１．２Ｖまでは昇降圧部３に対して昇圧動作を行わせる。
【００４３】
プリドライバ１８は、制御回路１７からの制御信号に応じてＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２〜Ｍ４のスイッチング制御を行い、制御回路１７は、プリドライバ１８を介して昇降圧部３への昇降圧制御を行う。制御回路１７は、昇降圧部３に対して降圧動作を行わせる場合は、ＮＭＯＳトランジスタＭ３をオフさせると共にＮＭＯＳトランジスタＭ４をオンさせ、ＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２の各ゲートにパルス信号を出力し、該パルス信号のデューティサイクルを制御するＰＷＭ制御を行ってスイッチング制御を行う。この際、制御回路１７は、ＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ２が同時にオンしないように制御する。
【００４４】
また、制御回路１７は、昇降圧部３に対して昇圧動作を行わせる場合は、ＰＭＯＳトランジスタＭ１をオンさせると共にＮＭＯＳトランジスタＭ２をオフさせ、ＰＭＯＳトランジスタＭ３及びＮＭＯＳトランジスタＭ４の各ゲートにパルス信号を出力し、該パルス信号のデューティサイクルを制御するＰＷＭ制御を行ってスイッチング制御を行う。この際、制御回路１７は、ＮＭＯＳトランジスタＭ３及びＭ４が同時にオンしないように制御する。
【００４５】
前記説明では、クロック信号ＣＬＫを第１三角波発生回路１３で生成して第２三角波発生回路１４に出力するようにしたが、第２三角波発生回路１４でクロック信号ＣＬＫを生成し、該生成したクロック信号ＣＬＫを第１三角波発生回路１３に出力するようにしてもよく、このようにした場合、図１は図７のようになる。なお、図７では図１と同じもの又は同様のもの同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００４６】
図７における図１との相違点は、昇圧制御用の第２三角波信号Ｓ２を発生する第２三角波発生回路１４でクロック信号ＣＬＫを生成して、降圧制御用の第１三角波信号Ｓ１を発生する第１三角波発生回路１３に出力し、電圧設定回路１５で電圧Ｖ５〜Ｖ７を生成するようにしたことにあり、図１の第１三角波発生回路１３を第１三角波発生回路１３ａに、図１の第２三角波発生回路１４を第２三角波発生回路１４ａに、図１の電圧設定回路１５を電圧設定回路１５ａにし、これらに伴って、図１のＰＷＭ制御部２をＰＷＭ制御部２ａに、昇降圧型ＤＣ−ＤＣコンバータ１を昇降圧型ＤＣ−ＤＣコンバータ１ａにした。
【００４７】
図７において、電圧設定回路１５ａは、入力端子ＩＮと接地電圧との間に直列に接続された抵抗Ｒ５〜Ｒ８で構成され、抵抗Ｒ５とＲ６との接続部の電圧をＶ５とし、抵抗Ｒ６とＲ７との接続部の電圧をＶ６とし、抵抗Ｒ７とＲ８との接続部の電圧をＶ７とする。第２三角波発生回路１４ａには第２三角波信号Ｓ２の上限電圧と下限電圧をそれぞれ設定するための電圧Ｖ６及び電圧Ｖ７がそれぞれ入力されている。また、第１三角波発生回路１３ａには、第１三角波信号Ｓ１の下限電圧を設定するための電圧Ｖ５だけが入力され、第１三角波信号Ｓ１の上限電圧は、第２三角波発生回路１４ａから入力されるクロック信号ＣＬＫで決定される。電圧Ｖ５〜Ｖ７は、Ｖ５＜Ｖ６＜Ｖ７でかつ（Ｖ６−Ｖ５）＜（Ｖ７−Ｖ６）になるように設定される。なお、電圧Ｖ５は第１電圧Ｖａを、電圧Ｖ６は第２電圧Ｖｂを、電圧Ｖ７は第３電圧Ｖｃをそれぞれなす。
【００４８】
第１三角波発生回路１３ａは、図２からコンパレータＣＭＰ５をなくした回路構成をなし、コンパレータＣＭＰ４の非反転入力端には電圧Ｖ１の代わりに電圧Ｖ５が入力される。また、ＮＯＲ回路Ｎ２の開放された入力端に第２三角波発生回路１４ａからのクロック信号ＣＬＫが入力される。また、第２三角波発生回路１４ａは、図４にコンパレータＣＭＰ７を追加し、クロック信号ＣＬＫが入力されていたＮＯＲ回路Ｎ３の入力端に該コンパレータＣＭＰ７の出力端を接続し、コンパレータＣＭＰ７の非反転入力端には第２三角波信号Ｓ２が、コンパレータＣＭＰ７の反転入力端には電圧Ｖ６が入力され、コンパレータＣＭＰ６の反転入力端には電圧Ｖ３の代わりに電圧Ｖ７が入力される。また、コンパレータＣＭＰ６の出力信号がクロック信号ＣＬＫをなし、第１三角波発生回路１３ａに出力される。
【００４９】
このように、本第１の実施の形態における昇降圧型ＤＣ−ＤＣコンバータは、出力電圧Ｖｏに対する降圧制御用の第１三角波信号Ｓ１と出力電圧Ｖｏに対する昇圧制御用の第２三角波信号Ｓ２の同期を取るためのクロック信号ＣＬＫを第１三角波発生回路又は第２三角波発生回路で生成すると共に、該生成したクロック信号を他方の三角波信号を生成する際に使用するようにした。このことから、クロック信号ＣＬＫを発生させる回路が不要になり、回路の簡素化とコストの低減を図ることができる。
【００５０】
【発明の効果】
上記の説明から明らかなように、本発明の昇降圧型ＤＣ−ＤＣコンバータによれば、降圧制御用の第１三角波信号と昇圧制御用の第２三角波信号の同期を取るためのクロック信号を第１三角波発生回路又は第２三角波発生回路で生成すると共に、該生成したクロック信号を他方の三角波信号を生成する際に使用するようにした。このことから、クロック信号を発生させる回路を別途設ける必要がなく、回路の簡素化とコストダウンを図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における昇降圧型ＤＣ−ＤＣコンバータの例を示した図である。
【図２】図１の第１三角波発生回路１３の回路例を示した図である。
【図３】図２の各部の波形例を示したタイミングチャートである。
【図４】図１の第２三角波発生回路１４の回路例を示した図である。
【図５】図４の各部の波形例を示したタイミングチャートである。
【図６】第１三角波信号Ｓ１と第２三角波信号Ｓ２との関係例を示した図である。
【図７】本発明の第１の実施の形態における昇降圧型ＤＣ−ＤＣコンバータの他の例を示した図である。
【図８】従来の昇降圧型ＤＣ−ＤＣコンバータの例を示した回路図である。
【符号の説明】
１，１ａ  昇降圧型ＤＣ−ＤＣコンバータ
２  ＰＷＭ制御部
３  昇降圧部
１１  位相補正回路
１２  基準電圧発生回路
１３，１３ａ  第１三角波発生回路
１４，１４ａ  第２三角波発生回路
１５，１５ａ  電圧設定回路
１６  電流源
１７  制御回路
１８  プリドライバ
ＣＭＰ１  降圧側コンパレータ
ＣＭＰ２  昇圧側コンパレータ
ＣＭＰ３  コンパレータ
【図１】
2004328964.tif 000003
【図２】
2004328964.tif 000004
【図３】
2004328964.tif 000005
【図４】
2004328964.tif 000006
【図５】
2004328964.tif 000007
【図６】
2004328964.tif 000008
【図７】
2004328964.tif 000009
【図８】
2004328964.tif 000010