(57)【要約】【課題】信頼性が高く、加工歩留および生産性を向上させることが可能な半導体装置およびその製造方法を提供する。【解決手段】半導体素子１に表面電極６を形成する工程と、表面電極６の一つの主面にめっきにより半田層４を形成する工程と、サブマウント２の主面に半田層４が接するように、半導体素子１をサブマウント２上に載置する工程と、半田層４を介してサブマウント２と半導体素子１とを固着する工程とを備えている。【選択図】  図２
2004327982.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子に表面電極を形成する工程と、
前記表面電極の一つの主面にめっきにより半田層を形成する工程と、
サブマウントの主面に前記半田層が接するように、前記半導体素子を前記サブマウント上に載置する工程と、
前記半田層を介して前記サブマウントと前記半導体素子とを固着する工程とを備えた半導体装置の製造方法。
【請求項２】
前記サブマウントと前記半導体素子とを固着させる際に、前記サブマウントには半田層が形成されていない、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半田層は、前記表面電極に部分的に形成され、前記表面電極は、露呈した箇所を有し、
前記半導体素子を前記サブマウント上に載置する前に、前記半田層上に、前記表面電極とは平坦性が異なる被覆層を形成する、請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記半田層は、ＡｕとＳｎとの合金を含む、請求項１に記載の半導体装置の製造方法。
【請求項５】
前記ＡｕとＳｎとの合金のめっきである半田層を形成後に、
前記半田層の表面に、Ａｕリッチ層をめっきにより形成し、
前記Ａｕリッチ層の表面を荒らすためのエッチング処理をする、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記ＡｕとＳｎとの合金のめっきである前記半田層を、めっき液中に浸した前記表面電極に電流を流すことで形成し、
前記めっき液中での電流密度を調整することで、前記ＡｕとＳｎとの合金の組成を変化させ、
前記半田層の表面に被覆層である、Ａｕリッチ層を形成する、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記エッチング処理後の前記Ａｕリッチ層の厚みが、０．０２μｍ以上である、請求項５または請求項６に記載の半導体装置の製造方法。
【請求項８】
前記Ａｕリッチ層は、Ａｕの含有率が９０ｗｔ％以上である、請求項５に記載の半導体装置の製造方法。
【請求項９】
前記エッチング処理は、前記Ａｕリッチ層をヨードと水との混合液に含浸して、前記Ａｕリッチ層の表面を荒らす工程である、請求項５ないし請求項７のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記半田層は、ＡｇとＳｎとの合金を含む、請求項１に記載の半導体装置の製造方法。
【請求項１１】
前記ＡｇとＳｎとの合金のめっきである半田層を形成後に、
前記半田層の表面に、Ａｕリッチ層を形成し、
前記Ａｕリッチ層の表面を荒らすためのエッチング処理をする、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記Ａｕリッチ層をめっきにより形成する、請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記Ａｕリッチ層を蒸着により形成する、請求項１１に記載の半導体装置の製造方法。
【請求項１４】
前記エッチング処理後の前記Ａｕリッチ層の厚みが、０．０２μｍ以上である、請求項１１に記載の半導体装置の製造方法。
【請求項１５】
前記Ａｕリッチ層は、Ａｕの含有率が９０ｗｔ％以上である、請求項１１に記載の半導体装置の製造方法。
【請求項１６】
前記半導体素子を前記サブマウント上に載置する工程の前に、ベースと前記サブマウントとをベース用半田層で固着する工程を有する、請求項４または請求項１０に記載の半導体装置の製造方法。
【請求項１７】
前記ベース用半田層は、前記サブマウントと前記ベースの一方に形成され、
前記サブマウントと前記ベースの他方には、前記ベース用半田層がＡｕとＳｎとの合金を含む場合にはＡｕを、前記ベース用半田層がＡｇとＳｎとの合金を含む場合にはＡｇを含むめっき層が形成されていて、
前記ベースと前記サブマウントとを固着させるために、前記ベース用半田層および前記めっき層が溶融するように加熱する、請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記半田層を介して前記サブマウントと前記半導体素子とを固着する工程の後に、
ベースと前記サブマウントとをベース用半田層で固着する工程を有する、請求項４または請求項１０に記載の半導体装置の製造方法。
【請求項１９】
前記半導体素子は半導体レーザ素子である請求項１ないし請求項１８のいずれかに記載の半導体装置の製造方法。
【請求項２０】
前記表面電極は、前記半導体レーザ素子において、活性層が形成された側に形成する、請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記表面電極を形成する工程において、前記表面電極を複数の層構造とし、
前記表面電極のうちの少なくとも一つの層として、前記半導体素子内部に拡散することを防ぐためのバリア層を形成する工程をさらに備える、請求項１ないし請求項２０のいずれかに記載の半導体装置の製造方法。
【請求項２２】
半田層を介して固着されたサブマウントと半導体素子とを有する半導体装置において、
前記半導体素子のサブマウント側の主面に形成された表面電極と、
前記表面電極上に、部分的に形成された半田層と、
前記半田層上の全面に形成された被覆層とを備え、
前記表面電極の一部が露出していることを特徴とする半導体装置。
【請求項２３】
前記半田層は、ＡｕとＳｎとの合金を含み、Ａｕの総量に対するＳｎの含有率が２０ｗｔ％近傍である、請求項２２に記載の半導体装置。
【請求項２４】
前記半田層は、ＡｇとＳｎとの合金を含み、Ａｇの総量に対するＳｎの含有率が９５ｗｔ％近傍である、請求項２２に記載の半導体装置。
【請求項２５】
前記被覆層は、Ａｕリッチ層よりなる、請求項２２ないし請求項２４のいずれかに記載の半導体装置。
【請求項２６】
前記Ａｕリッチ層は、Ａｕの含有率が９０ｗｔ％以上である、請求項２５に記載の半導体装置。
【請求項２７】
前記表面電極上における前記半田層の形成領域は、前記半導体素子の前記表面電極が形成されている面の内側である、請求項２２ないし請求項２６のいずれかに記載の半導体装置。
【請求項２８】
前記半導体素子は半導体レーザ素子である、請求項２２ないし請求項２７のいずれかに記載の半導体装置。
【請求項２９】
前記半導体レーザ素子において、レーザ光を発する活性層は、前記表面電極側に形成されている、請求項２８に記載の半導体装置。
【請求項３０】
放熱体であるベースをさらに備え、
前記ベース上にサブマウントと前記半導体素子が順次積層され、固着されている、請求項２２ないし請求項２９のいずれかに記載の半導体装置。
【請求項３１】
前記表面電極は複数の層構造であり、
前記表面電極のうちの少なくとも一つの層が、前記半田層に含まれる金属が、前記半導体素子内部に拡散することを防ぐためのバリア層である、請求項２２ないし請求項３０のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。特に、半導体レーザ素子をサブマウントに実装する半導体レーザ素子装置および半導体レーザ素子装置の製造方法に関する。
【背景技術】
【０００２】
光半導体素子、特に半導体レーザは光情報処理や光通信分野での実用化が進んでいるが、両分野においてレーザの高出力化が求められている。しかし、高出力化が進めば素子の発熱等により信頼性の低下が問題となるため、高信頼性を確保できる素子構造や作製プロセスの開発が重要となっている。
【０００３】
例えば、半導体レーザ素子の放熱を促進するため、ヒートシンクとなる熱伝導率の高い材料をベースとし、レーザ素子と熱膨張係数の近い材料をサブマウントとして、それぞれを順に重ねて固着する構造はよく知られている（例えば、特許文献１および特許文献２参照）。
【０００４】
図１２は、従来の半導体レーザ装置の構成を示す側断面図である。図１２に示すように、従来の半導体レーザ装置は、半導体レーザ素子１０１とサブマウント１０２とベース１０３が積層された構成である。半導体レーザ素子１０１は、半導体積層体１３１と、裏面電極１０７と、表面電極１０６とを有する。活性層１１１が形成された半導体積層体１３１の一方の面にはパターニングされた複数の層よりなるパターン電極である表面電極１０６が形成されており、半導体積層体１３１の他方の面には複数の層よりなる裏面電極１０７が形成されている。なお、図中に半導体レーザ素子の発光点１１２を図示している。
【０００５】
また、サブマウント１０２は、電気絶縁材料１３２と表面電極１０８と半田層１０４と裏面電極１０９と半田層１０５とを有している。電気絶縁材料１３２の一方の面には複数の層よりなる表面電極１０８およびその上に半田層１０４が形成されており、他方の面には複数の層よりなる裏面電極１０９が形成され、さらに半田層１０５が形成されている。
【０００６】
また、ベース１０３は放熱体１３３とＡｕめっき層１１０とを有している。放熱体１３３の表面にはＡｕめっき層１１０が形成されている。
【０００７】
図１０に示している半導体レーザ素子１０１とサブマウント１０２、および、サブマウント１０２とベース１０３は、それらの間の、半田層１０４および１０５が溶融して、固着されて、図１２に示す半導体レーザ装置が形成される。
【０００８】
このような従来の半導体レーザ素子１０１の駆動電流が例えば数十ｍＡから数百ｍＡという大きな電流範囲である場合には、発熱量が大きくなるため、ベース１０３には、Ｎｉめっき上にＡｕめっきが形成された金属膜１１０等で被覆されたＣｕ等の金属製放熱体が用いられる。さらに、サブマウント１０２は半田層１０４、１０５の溶融、固着といった接合工程および半導体レーザ装置動作時の発熱の影響を考慮して半導体レーザ素子１０１と熱膨張係数が近い材料が選択される。
【０００９】
半田層１０４に用いられる材料として、ＡｕとＳｎとの合金（以下、ＡｕＳｎ合金という）、ＡｇとＳｎとの合金（以下、ＡｇＳｎ合金という）、ＰｂＳｎ、ＡｕＳｉ、ＡｕＧｅ、ＡｕＺｅ、ＩｎＳｂ等が一般に挙げられる。特に、ＡｕＳｎ合金については、耐食性、高温強度、耐熱衝撃性に優れ、また固有抵抗が小さい点から、半導体レーザ装置においては多く用いられている。
【００１０】
特に、ＡｕＳｎ合金およびＡｇＳｎ合金は、融点が低いため、低温で固着できるという効果も奏する。例えば、Ａｕの融点は１０６３℃であるが、Ｓｎを含有させることにより、急激な融点の降下がみられ、Ａｕ（８０ｗｔ％）−Ｓｎ（２０ｗｔ％）の共晶組成において２７８℃の共晶点まで低下する。なお、Ｓｎの含有率がこれ以上になると融点は緩やかに上昇する傾向を示す。
【００１１】
また、ＡｇもＳｎを含有させることにより、急激な融点の降下がみられ、Ａｇ（３．５ｗｔ％）−Ｓｎ（９６．５ｗｔ％）の共晶組成において２２１℃の共晶点まで低下し、ＡｇＳｎ合金はＡｕＳｎ合金よりも低温での実装が可能となる。なお、Ｓｎの含有率がこれ以上になると融点は緩やかに上昇する傾向を示す。
【００１２】
半導体レーザ素子１０１の実装においては下記の理由により、より低温での固着が求められる。以下、ＡｕＳｎ合金をめっき層の材料とした場合について説明する。半導体レーザ素子１０１に設けられた表面電極１０６およびサブマウント１０２の表面に設けられた表面電極１０８は、主にその表面がＡｕを主成分とするめっき層からなるが、半田層１０４を介してこれらを加熱接合する際に、半田層１０４のＡｕＳｎ合金とＡｕとがさらに合金化し一体化して固着される。接合後に室温まで温度を降下させる際、半導体レーザ素子１０１とサブマウント１０２との熱膨張係数の違いに起因する両材料の寸法変化に伴って、半導体レーザ素子１０１内部にストレスが蓄積される。これが半導体レーザ素子１０１内で歪となって、半導体レーザ素子１０１の信頼性を大きく低下させる。
【００１３】
そのため、サブマウント１０２の材料として熱膨張係数、ヤング率等の物性値が半導体レーザ素子１０１の材料の物性値に近いＳｉＣ、ＡｌＮ、ダイヤモンドまたはＭｏ等の材料が選択される。さらに、熱的ストレスを低減するため、より低温での固着が求められ、半田層１０４には、低融点半田材料が選択される対策がとられる。
【００１４】
ＡｕＳｎ合金による半田層１０４と表面電極１０６、１０８との接合においては、これらが合金化したもののＡｕの総量に対するＳｎの含有率がＡｕ（８０ｗｔ％）−Ｓｎ（２０ｗｔ％）の共晶組成となる場合に、最も低い融点での固着が可能となる。しかし、この共晶組成からのずれが発生した場合は逆に融点が上昇する。したがって、固着温度を最も低い融点に合わせて設定すると、半田層１０４、１０５のＡｕＳｎ合金が溶融しないかあるいは溶融しても十分な固着強度が得られないことになる。これを回避するために、固着温度を上昇させると熱ストレスが増大して歪が発生する。これより、表面電極１０６、１０８と半田層１０４中のＡｕの総量に対するＳｎの含有率を制御することが重要である。
【００１５】
ここで、ＡｕＳｎ合金による半田層１０４の形成方法について説明する。第１の形成方法は蒸着による方法であり、ＡｕとＳｎをそれぞれ蒸着源として、Ａｕ層とＳｎ層を交互に積層して所望の厚みまで形成する方法（例えば、特許文献３参照）と、予め組成制御がなされたＡｕＳｎ合金を蒸着源として、ＡｕＳｎ層を所望の厚みまで形成する方法（例えば、特許文献４参照）とがある。これらの方法によれば、Ａｕ層とＳｎ層の厚みや組成も、蒸着により可能な厚み精度で制御できる。
【００１６】
しかし、安定した固着強度を得るには半田層１０４の厚みは１μｍ以上であることが望ましく、所望の厚みを得るためには、成膜時間も長くなり、かつ、蒸着材料の量も多くなり、高価になるという問題点がある。
【００１７】
第２の方法は、Ａｕ層とＳｎ層をそれぞれめっきにて形成する方法であり、Ａｕめっき層とＳｎめっき層を順に積層した後、加熱処理を行ってＡｕＳｎ合金による半田層１０４を形成する場合や、固着させる半導体レーザ素子１０１とサブマウント１０２の対向面の一方にＡｕめっき層を、他方にＳｎめっき層を形成して両者を接触させた状態で加熱することにより固着させる場合等がある（例えば、特許文献５参照）。この方法によれば、短時間で厚い層を得ることができるため、蒸着による方法よりも安価にて半田層１０４を作製可能である。
【００１８】
次に、サブマウント１０２上への半導体レーザ素子の実装について説明する。
【００１９】
一般に、サブマウント１０２上への半導体レーザ素子１０１の実装形態としては、半導体レーザ素子１０１の表面電極１０６側をサブマウント１０２上に固着させるＪｕｎｃｔｉｏｎ−ｄｏｗｎ（以下、Ｊ−ｄｏｗｎ）方式とすることが多い。半導体レーザ素子１０１において、活性層１１１は、表面電極１０６に近い側に形成されている。Ｊ−ｄｏｗｎ方式は、発熱する活性層１１１に近い側の電極である表面電極１０６が放熱体であるベース１０３に近づくように、サブマウント１０２に固着させる構成である。これにより、活性層１１１での発熱をすみやかにサブマウント１０２に発散させることができる。そのため、半導体レーザ装置の放熱性を向上させることができる。
【００２０】
しかしながら、Ｊ−ｄｏｗｎ方式の場合、発光点１１２を含む活性層１１１とサブマウント１０２との間隔が数μｍしかないので、接合時に半田層１０４が溶融し、半導体レーザ素子１０１の側壁部に回り込んでショート不良を発生させたり、発光点１１２を覆ってレーザ光を遮ったりする問題がある。
【００２１】
そのため、図１０に示すように、半田層１０４の形成面積が半導体レーザ素子１０１の外形面積よりも小さくなるようにパターン状に形成される場合が多い。しかし、このような構造であっても、サブマウント１０２上に半導体レーザ素子１０１が配置されるときに位置ずれが生じると、半田層１０４の半田材料が、半導体レーザ素子１０１の側壁面へ回り込む可能性がある。
【００２２】
図１１に、従来の他の半導体レーザ装置の固着前の各部品を示しているが、図１１が図１０と異なる点は、半田層１０４がサブマウント１０２の表面電極１０８上ではなく、半導体レーザ素子１０１の表面電極１０６上に形成されている点である。
【００２３】
図１１のように、半導体レーザ素子１０１側に半田層１０４が形成される場合は、実装時に位置ずれが発生しても、半田層１０４の半田材料が、半導体レーザ素子１０１の側壁面へ回り込みにくい。また、半導体レーザ素子１０１として、二波長レーザ素子やＧａＮレーザ素子等を用いた場合は、表面電極１０６が、同じ厚みを持つ２つ以上のパターン電極からなり、それらの電極間隔が１００μｍ程度と狭い。しかし、このような場合でも、半田層１０４が必要以上に拡がらないため、パターン電極の間隔に起因する短絡不良の発生を防止することができる。
【００２４】
さらに、半導体レーザ素子１０１側に半田層１０４が形成される場合の利点を、図１３および図１４を用いて説明する。図１３（ａ）〜図１３（ｃ）はそれぞれサブマウント側に半田層が形成された場合の半導体レーザ素子の実装工程の一例を示す説明図である。
【００２５】
まず、図１３（ａ）に示すように、サブマウント１０２は、ニードル状の吸着コレット１２９に保持されて、ベース１０３上の所定の位置に配置される。次に、図１３（ｂ）に示すように、半導体レーザ素子１０１は、別の吸着コレット１３０で保持されて、サブマウント１０２上の所定の位置に配置される。次に、図１３（ｃ）に示すように加熱して、半田層１０４および１０５の融点まで温度を上昇させることにより、半田層１０４および半田層１０５が同時に溶融されて、ベース１０３とサブマウント１０２と半導体レーザ素子１０１が同時に固着される。
【００２６】
図１４（ａ）〜図１４（ｄ）はそれぞれ半導体レーザ素子側に半田層が形成された場合の半導体レーザ素子の実装工程の一例を示す説明図である。まず、図１４（ａ）に示すように、サブマウント１０２は、ニードル状の吸着コレット１２９に保持されて、ベース１０３上の所定の位置に配置される。次に、図１４（ｂ）に示すように加熱して、半田層１０５の融点まで温度を上昇させることにより半田層１０５が溶融されて、ベース１０３とサブマウント１０２が固着される。次に、図１４（ｃ）に示すように、半導体レーザ素子１０１は、別の吸着コレット１３０で保持されて、サブマウント１０２上の所定の位置に配置される。次に、図１４（ｄ）に示すように加熱して、半田層１０４の融点まで温度を上昇させることにより半田層１０４が溶融されて、サブマウント１０２と半導体レーザ素子１０１が固着される。なお、まずサブマウント１０２に半導体レーザ素子１０１を固着してから、それを、ベース１０３に固着する手順で、半導体レーザ装置を作製してもよい。
【００２７】
このような製造工程において、半導体レーザ素子１０１およびサブマウント１０２の固着において、融点まで温度を上昇させるときに、所定の位置からずれないように、吸着コレット１２９あるいは１３０にて１０ｇ程度の荷重を付与したまま加熱される場合が多い。
【００２８】
図１４（ａ）〜図１４（ｄ）に示す方法によれば、図１４（ａ）と図１４（ｂ）との工程および図１４（ｃ）と図１４（ｄ）との工程を別の位置で同時に行うことが可能である。それにより、図１３（ｂ）〜図１３（ｃ）に示す方法に比べ、生産効率が高いという利点がある。また、サブマウント１０２および半導体レーザ素子１０１がそれぞれ所定の位置に配置された後、すぐに固着されるため、位置精度が高いという利点もある。
【００２９】
一方、かりに図１３（ａ）に示すようにサブマウント１０２側に半田層１０４が形成されている場合に、まず、ベース１０３とサブマウント１０２とを固着してから、半導体レーザ素子１０１をサブマウントに固着すると、以下の問題が生じる。すなわち、サブマウント１０２上の半田層１０４表面が吸着コレット１２９にて保持された状態で、ベース１０３上の所定の位置に配置される。さらに、そのままの状態で加熱されるため、半田層１０５の溶融と同時に半田層１０４も溶融され、半田層１０４の表面に吸着コレット１２９の痕が形成され段差が発生する。また、吸着コレット１２９先端に半田材料が付着する等の問題がある。ベース１０３とサブマウント１０２との固着時に、半田層１０４が溶融されると、表面電極１０８中のＡｕが拡散されて融点が高くなったり、酸化されたりする。そのため、この後に半導体レーザ素子１０１が半田層１０４を介してサブマウント１０２上に固着されるときに要する温度が高くなるという問題がある。
【００３０】
これらの問題を解決するために、半田層１０４と半田層１０５の半田材料をそれぞれ融点の異なる別の材料とすることや、同一半田材料の組成比を変更することが提案されているが（例えば、特許文献６および特許文献７参照）、これらの方法では、工程の増加に伴ってサブマウント１０２のコストが増加することや固着温度のばらつきや半田組成のばらつきが生じる可能性がある。
【００３１】
一方、図１４（ａ）〜図１４（ｄ）に示す方法のように半導体レーザ素子１０１側に半田層１０４が形成される場合は、対向するサブマウント１０２面上に半田層１０４が形成されないため、吸着コレット１２９にてサブマウント１０２が吸着・保持されたり、荷重を付与したまま加熱が行われても、半田層１０４に吸着コレットの痕がついたり、吸着コレットに半田層が付着したりすることはない。しかし、半田層１０４が形成された半導体レーザ素子１０１を、サブマウント１０２に実装することとした場合には、以下に示す問題が生じる。例えば、特許文献５に開示されているように、ＡｕＳｎ合金等の半田層１０４をめっき方法にて形成すると、蒸着方法に比べて短時間で厚い膜が得られるが、予め熱処理を行ってからＡｕＳｎ合金層等が形成されるため工程数が多くなる。また、各層が厚いため、合金後の組成が層内で不均一となり、融点のばらつき、組成ばらつきやＳｎの偏析によるストレスの増大が問題となる。また、特許文献５では、Ａｕめっき層とＳｎめっき層をそれぞれ薄くしたペア層を数回繰り返して形成し、トータルのＳｎめっき厚、Ａｕめっき厚を制御する方法が提案されている。しかし、この方法は、蒸着の場合と同様に作業時間が長くなる。
【００３２】
また、図１１を用いて上述したように、半導体レーザ素子１０１側に半田層１０４が形成されているので、上記したように半導体レーザ素子１０１の側壁面への半田材料の回りこみ防止や、生産効率の高い実装方法の適用が可能となる等の有利な点があるが、その一方で、へき開加工において問題が生じる。
【００３３】
へき開加工とは、半導体レーザ素子１０１を作製する際に、複数の半導体レーザ素子１０１を一体で形成した後に、個々の半導体レーザ素子１０１に分割する作業のことである。以下に、図を用いて、へき開加工およびその際に生じる問題について説明する。図１５（ａ）〜図１５（ｃ）は、それぞれ半導体レーザ素子のへき開加工を説明するための工程図である。図１５（ａ）に示すように、半導体基板に活性層を含む複数の半導体層が順次積層されて、一体で形成された複数の半導体積層体１３１が形成されている。さらに、半導体積層体１３１に対して、半導体層が形成された側の表面に、半導体レーザ素子１０１（図１１参照）の共振器長方向（図中のＸ方向）に沿って、半導体レーザ素子１０１の間隔ごとに複数のへき開用溝部１２１が等しい間隔をあけて相互に平行に形成される。次に、半導体積層体１３１の半導体層最上部全面にわたって、へき開領域を除く部位に格子状にパターン形成された表面電極１０６が設けられるとともに、半導体積層体１３１の裏面に裏面電極１０７が全面にわたって設けられる。表面電極１０６上には、さらにＡｕＳｎ合金である半田層１０４が形成される。半田層１０４は表面電極１０６よりも狭い領域に形成されるため、表面電極１０６の一部が、半田層１０４を取り囲むように露出している。次に、半導体積層体１３１を、図中Ｙ方向が長手方向となる長方形に切り出すために、短い複数のスクライブ傷１２２が長方形状の半導体積層体１３１の共振器長方向に沿った側縁に等しい間隔をあけて形成される。
【００３４】
続いて、図１５（ｂ）に示すように、長方形に切り出された半導体積層体１３１に設けられた各スクライブ傷１２２（図１５（ａ）参照）を起点として、Ｙ方向に、半導体積層体１３１、表面電極１０６および裏面電極１０７がそれぞれ一体となってへき開（一次へき開）されることにより、複数のバー状素子結合体１２３が得られる。
【００３５】
次に、図１５（ｃ）に示されるように、各バー状素子結合体１２３（図１５（ｂ）参照）が、へき開用溝部１２１に沿ってへき開（二次へき開）されることにより、複数の半導体レーザ素子１０１が得られる。
【００３６】
各半導体レーザ素子１０１は、半導体積層体１３１の表面に表面電極１０６が設けられるとともに、裏面に裏面電極１０７が設けられ、さらに表面電極１０６上に半田層１０４が設けられたものである。また、表面電極１０６および裏面電極１０７間に電圧が印加されることによって、一次へき開面によって形成された端面からレーザ光が出射される。
【００３７】
上記した工程において、一次へき開や二次へき開は通常、半導体積層体１３１表面に光を照射して、表面電極１０６領域とその他の領域との光の反射の差を利用したパターン認識が行なわれ、認識されたパターンからへき開角度やへき開位置が調整される。特に一次へき開において、半導体積層体１３１の結晶方向とへき開方向が一致しないと、へき開面が結晶面と一致しないため、端面に段差や傷が発生して端面ミラーとして機能しなかったり、レーザ光がけられたりして、特性が大幅に悪化する。
【００３８】
そこで、表面電極１０６とその他の領域（例えば、半田層１０４）の反射率の差を大きくすることで、表面電極１０６の認識率を向上させている。例えば、表面電極１０６とその他の領域のどちらか一方の表面をエッチング液等により荒らして表面の平坦性を低下させる等の対策が行われている。
【００３９】
しかし、半田層１０４に用いられているＡｕＳｎ合金は、平坦性が非常に高く、また、エッチング液に対する耐性が高いために、表面に凹凸を形成することが困難である。よって、表面電極１０６とその他の領域の明確な反射率の差が得られず、パターン認識をうまく行うことができないという問題がある。また、一次へき開工程以降についても、表面電極１０６の形状をパターン認識して位置決めや方向規正を行う工程が多く存在するため、同様の問題が生じる。
【００４０】
一方、ＡｕＳｎ半田層は暗緑色であるので、その他の領域の表面層、例えばＰｔが露出した面との可視光下での色の差は明確である。そのため、色抽出等によってパターン認識を実施すればこれらの課題は解消される可能性がある。しかし、この方法では、認識性が不安定になるとともに、色識別機能を持つ装置は高価である。
【特許文献１】特開昭５６−２７９８８号公報
【特許文献２】特開昭６３−２３３５９１号公報
【特許文献３】特開平６−６９６０８号公報
【特許文献４】特開平８−１８１３９２号公報
【特許文献５】特開平１１−２０４８８４号公報
【特許文献６】特開平１１−２１４７９１号公報
【特許文献７】特開平９−１７２２２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００４１】
本発明は、上記問題点に鑑みなされたもので、信頼性が高く、加工歩留および生産性を向上させることが可能な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００４２】
本発明の半導体装置の製造方法によれば、半導体素子に表面電極を形成する工程と、前記表面電極の一つの主面にめっきにより半田層を形成する工程と、サブマウントの主面に前記半田層が接するように、前記半導体素子を前記サブマウント上に載置する工程と、前記半田層を介して前記サブマウントと前記半導体素子とを固着する工程とを備えている。
【００４３】
また、本発明の半導体装置によれば、半田層を介して固着されたサブマウントと半導体素子とを有する半導体装置において、前記半導体素子のサブマウント側の主面に形成された表面電極と、前記表面電極上に、部分的に形成された半田層と、前記半田層上の全面に形成された被覆層とを備え、前記表面電極の一部が露出している。
【発明の効果】
【００４４】
信頼性が高く、加工歩留および生産性を向上させることが可能な半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００４５】
本実施の形態の半導体装置の製造方法によれば、半導体素子に表面電極を形成する工程と、前記表面電極の一つの主面にめっきにより半田層を形成する工程と、サブマウントの主面に前記半田層が接するように、前記半導体素子を前記サブマウント上に載置する工程と、前記半田層を介して前記サブマウントと前記半導体素子とを固着する工程とを備えている。そのため、低温での半導体装置の作製が可能である。また、吸着コレットによる痕等が半田層に残ることがなく、吸着コレットに半田が付着することもない。さらに、半導体素子の側壁部への半田層の回り込みがない。これらのことから、半導体装置の信頼性が低下することがない。
【００４６】
また、好ましくは、前記サブマウントと前記半導体素子とを固着させる際に、前記サブマウントには半田層が形成されていない。それにより、吸着コレットによる痕等が半田層に残ることがなく、吸着コレットに半田が付着することもない。また、半導体素子の側壁部への半田層の回り込みがない
また、好ましくは、前記半田層は、前記表面電極に部分的に形成され、前記表面電極は、露呈した箇所を有し、前記半導体素子を前記サブマウント上に載置する前に、前記半田層上に、前記表面電極とは平坦性が異なる被覆層を形成している。それにより、表面電極および被覆層のパターン認識が容易に行なうことができ、半導体素子を高精度で位置決めできる。また、半導体素子作製時のへき開工程を容易に行なうことができる。
【００４７】
また、好ましくは、前記半田層は、ＡｕとＳｎとの合金を含んでいる。それにより、低温での半導体素子の実装が可能である。そのため、固着時に半導体素子が熱により歪むことがなく、半導体素子の信頼性が低下することがない。
【００４８】
また、好ましくは、前記ＡｕとＳｎとの合金のめっきである半田層を形成後に、前記半田層の表面に、Ａｕリッチ層をめっきにより形成し、前記Ａｕリッチ層の表面を荒らすためのエッチング処理をする。それにより、半田層の表面の平坦性を低くすることができ、容易に、半導体素子のパターン認識を行なうことができる。なお、Ａｕリッチ層の表面粗さは、０.０１μｍ以上であればよい。望ましくは、０.０５μｍ以上である。
【００４９】
また、好ましくは、前記ＡｕとＳｎとの合金のめっきである前記半田層を、めっき液中に浸した前記表面電極に電流を流すことで形成し、前記めっき液中での電流密度を調整することで、前記ＡｕとＳｎとの合金の組成を変化させ、前記半田層の表面に被覆層である、Ａｕリッチ層を形成する。それにより、容易に、Ａｕリッチ層を形成することができる。
【００５０】
また、好ましくは、前記エッチング処理後の前記Ａｕリッチ層の厚みが、０．０２μｍ以上である。それにより、半田層が酸化することを防止することができる。
【００５１】
また、好ましくは、前記Ａｕリッチ層は、Ａｕの含有率が９０ｗｔ％以上である。それにより、Ａｕリッチ層の表面に十分な凹凸が形成される。そのため、容易に、半導体素子のパターン認識を行なうことができる。
【００５２】
また、好ましくは、前記エッチング処理は、前記Ａｕリッチ層をヨードと水との混合液に含浸して、前記Ａｕリッチ層の表面を荒らす工程とする。それにより、Ａｕリッチ層の平坦性を低くすることができる。
【００５３】
また、好ましくは、前記半田層は、ＡｇとＳｎとの合金を含んでいる。それにより、低温での半導体装置の作製が可能であり、それにより、固着時に半導体素子が熱により歪むことがなく、半導体素子の信頼性が低下することがない。
【００５４】
また、好ましくは、前記ＡｇとＳｎとの合金のめっきである半田層を形成後に、
前記半田層の表面に、Ａｕリッチ層を形成し、前記Ａｕリッチ層の表面を荒らすためのエッチング処理をする。それにより、半田層の表面の平坦性を低くすることができ、容易に、半導体素子のパターン認識を行なうことができる。
【００５５】
また、前記Ａｕリッチ層をめっきにより形成してもよい。
【００５６】
また、前記Ａｕリッチ層を蒸着により形成してもよい。
【００５７】
また、好ましくは、前記エッチング処理後の前記Ａｕリッチ層の厚みが、０．０２μｍ以上である。それにより、半田層が酸化することを防止することができる。
【００５８】
また、好ましくは、前記Ａｕリッチ層は、Ａｕの含有率が９０ｗｔ％以上である。それにより、Ａｕリッチ層の表面に十分な凹凸が形成される。そのため、容易に、半導体素子のパターン認識を行なうことができる。
【００５９】
また、前記半導体素子を前記サブマウント上に載置する工程の前に、ベースと前記サブマウントとをベース用半田層で固着する工程を有することとしてもよい。
【００６０】
また、好ましくは、前記ベース用半田層は、前記サブマウントと前記ベースの一方に形成され、前記サブマウントと前記ベースの他方には、前記ベース用半田層がＡｕとＳｎとの合金を含む場合にはＡｕを、前記ベース用半田層がＡｇとＳｎとの合金を含む場合にはＡｇを含むめっき層が形成されていて、前記ベースと前記サブマウントとを固着させるために、前記ベース用半田層および前記めっき層が溶融するように加熱する。それにより、半導体素子とサブマウントとを固着させる半田層と、サブマウントとベースとを固着させるベース半田層とを同一の材料を用いたとしても、それらの溶融温度が異なるので、それぞれの固着工程をべつべつに行うことができる。そのため、効率よく作業をすることができ、作業効率が高まる。
【００６１】
また、前記半田層を介して前記サブマウントと前記半導体素子とを固着する工程の後に、ベースと前記サブマウントとをベース用半田層で固着する工程を有することとしてもよい。
【００６２】
また、前記半導体素子は半導体レーザ素子としてもよい。
【００６３】
また、好ましくは、前記表面電極は、前記半導体レーザ素子において、活性層が形成された側に形成する。それにより、放熱効率の高い半導体装置を作製できる。
【００６４】
また、好ましくは、前記表面電極を形成する工程において、前記表面電極を複数の層構造とし、前記表面電極のうちの少なくとも一つの層として、前記半導体素子内部に拡散することを防ぐためのバリア層を形成する工程をさらに備える。それにより、信頼性の高い半導体装置を作製できる。
【００６５】
本発明の半導体装置によれば、高精度の位置決めがなされているので、信頼性が高い。
【００６６】
また、好ましくは、前記半田層は、ＡｕとＳｎとの合金を含み、Ａｕの総量に対するＳｎの含有率が２０ｗｔ％近傍である。それにより、サブマウントと半導体素子とが、低温で固着されている。そのため、半導体装置は、信頼性が高い。
【００６７】
また、好ましくは、前記半田層は、ＡｇとＳｎとの合金を含み、Ａｇの総量に対するＳｎの含有率が９５ｗｔ％近傍である。それにより、サブマウントと半導体素子とが、低温で固着されている。そのため、半導体装置は、信頼性が高い。
【００６８】
また、前記被覆層は、Ａｕリッチ層よりなる。それにより、半導体素子の、高精度の位置決めがなされている。そのため、半導体装置の信頼性が高い。
【００６９】
また、好ましくは、前記Ａｕリッチ層は、Ａｕの含有率が９０ｗｔ％以上である。それにより、Ａｕリッチ層の表面に十分な凹凸が形成されている。そのため、半導体素子の、高精度の位置決めがなされ、半導体装置の信頼性が高い。
【００７０】
また、好ましくは、前記表面電極上における前記半田層の形成領域は、前記半導体素子の前記表面電極が形成されている面の内側である。それにより、半導体素子の側壁部への半田層の回り込みがなく、半導体素子の信頼性を低下させることがない。
【００７１】
また、前記半導体素子は半導体レーザ素子としてもよい。
【００７２】
また、好ましくは、前記半導体レーザ素子において、レーザ光を発する活性層は、前記表面電極側に形成されている。それにより、発熱をする活性層が、サブマウウントに近づく構成となるので、それにより、放熱効率が高い。
【００７３】
また、好ましくは、放熱体であるベースをさらに備え、前記ベース上にサブマウントと前記半導体素子が順次積層され、固着されている。それにより、放熱効率が高い。
【００７４】
また、好ましくは、前記表面電極は複数の層構造であり、前記表面電極のうちの少なくとも一つの層が、前記半田層に含まれる金属が、前記半導体素子内部に拡散することを防ぐためのバリア層である。それにより、半導体素子の信頼性の低下を防ぐことができる。
【００７５】
以下、本発明のさらに具体的な実施形態について説明する。
【００７６】
（実施の形態１）
本発明の実施の形態１に係る半導体装置およびその製造方法について、図を用いて説明する。なお、実施の形態１では、本発明の半導体装置として、サブマウントに半導体レーザ素子を実装した構成の半導体レーザ装置を例示するが、本発明は、これに限定されるわけではなく、サブマウントに他の半導体素子が実装されている構成の半導体装置であってもよい。
【００７７】
図１は、本発明の実施の形態１に係る半導体レーザ装置の積層構造を示す側断面図である。実施の形態１の半導体レーザ装置は、半導体レーザ素子１、サブマウント２およびベース３を備え、半田層４で半導体レーザ素子１とサブマウント２とを固着し、半田層５でサブマウント２とベース３とを固着することで形成されている。
【００７８】
半導体レーザ素子１は、共振器長８００μｍ、チップ幅３００μｍ、厚み１００μｍの高出力赤色半導体レーザであり、活性層１１を含む半導体層が形成された側である表面側が、サブマウント２と固着されるＪｕｎｃｔｉｏｎ−ｄｏｗｎ（以下、Ｊ−ｄｏｗｎとする）組立方式となっている。Ｊ−ｄｏｗｎ方式は、活性層１１に近い側の電極である表面電極６を、サブマウント２と固着させる構成である。そのため、発熱する活性層１１が、放熱体であるベース３により近づく構成となるため、半導体レーザ装置の放熱効率が高くなる。
【００７９】
また、半導体レーザ素子１は、半導体積層体２０と、表面電極６と、半田層４と、裏面電極７を有する。半導体積層体２０の表面側には、表面から、０．０５μｍの厚さのＣｒ層６ａ、０．１μｍの厚さのＰｔ層６ｂ、０．０５μｍの厚さのＡｕ層６ｃ、３μｍの厚みのＡｕＳｎ合金を主な主成分とした半田層４がこの順に積層されている。なお、半田層４に含まれる、ＡｕおよびＳｎ以外の成分は、例えばＣｕやＺｎ等とすればよい。
【００８０】
ここで、Ｃｒ層６ａ、Ｐｔ層６ｂおよびＡｕ層６ｃは、半導体レーザ素子１表面に全面形成されて、表面電極６を形成している。また、ＡｕＳｎ合金を含む半田層４は、半導体レーザ素子１の表面の四辺からそれぞれ２０μｍ内側に形成されている。ただし、半田層４の形状は矩形に限らず、島状、くし状でもよい。また、Ｐｔ層６ｂは、半田層４中のＡｕおよびＳｎ、さらにＡｕ層６ｃ中のＡｕが半導体レーザ素子１中に拡散するのを防止するバリア層の役割も果たしている。
【００８１】
また、半田層４は、Ａｕの総量に対するＳｎの含有率が２０％近傍となるように組成制御がなされている。また、半導体レーザ素子１の裏面には複数層からなる裏面電極７が全面に形成されている。
【００８２】
半田層４の厚みは、１μｍ〜１０μｍの範囲が好ましい。１μｍ未満では、半導体レーザ素子１とサブマウント２との間に十分な接着強度を得ることが難しい。また、半田層４の厚みが１０μｍを超えると、半導体レーザ素子１の実装時に、半導体レーザ素子１の側壁部に半田材料が回りこむ懸念がある。１μｍ〜１０μｍの厚さであれば、十分な接着力を有し、さらに、半導体レーザ素子１の側壁部に半田材料が回り込むこともない。
【００８３】
さらに、半田層４を、半導体レーザ素子１の表面の四辺からそれぞれ２０μｍ内側の領域内に形成すれば、実装時の半田材料のはみ出しが発生しない。また、半田層４は、実装時の半田材料のはみ出しが発生しない範囲に形成すればよく、例えば、半導体レーザ素子１の表面の四辺からそれぞれ１０μｍ内側であっても構わない。半田層４のパターン形状が大きければ、サブマウント２との接着面積が大きくなるため、放熱性をより向上させることが可能となる。
【００８４】
また、半田層４においてＡｕの総量に対するＳｎの含有率は２０ｗｔ％近傍が好ましく、この場合は、３００℃以下の低温での実装が可能となる。なお、Ａｕの総量に対するＳｎの含有率が１８ｗｔ％〜２６ｗｔ％の範囲であっても、半導体レーザ素子１の実装温度を３５０℃以下とすることができる。
【００８５】
サブマウント２は、高熱伝導性の電気絶縁材料２１と、表面電極８と裏面電極９と半田層５を有する。例えば、電気絶縁材料２１は、ＳｉＣからなり、厚みは３００μｍである。サブマウント２の半導体レーザ素子１が固着される側の表面には、表面電極８が形成されている。表面電極８は、Ｔｉ層８ａ、Ｐｔ層８ｂおよびＡｕ層８ｃで構成されていて、サブマウント２の表面から、０．１μｍの厚さのＴｉ層８ａ、０．２μｍの厚さのＰｔ層８ｂ、０．０５μｍの厚さのＡｕ層８ｃがこの順に積層されている。また、サブマウント２のベース３に固着される側（裏面）には、裏面電極９が形成され、さらに、半田層５が形成されている。裏面電極９は、Ｔｉ層９ａ、Ｐｔ層９ｂおよびＡｕ層９ｃから構成されている。サブマウント２の裏面から、０．１μｍの厚さのＴｉ層９ａ、０．２μｍの厚さのＰｔ層９ｂ、０．０５μｍの厚さのＡｕ層９ｃ、３μｍ厚のＡｕＳｎ合金を含む半田層５がこの順に積層されている。これらは裏面の全面に形成されている。ここで、半田層５は、ＡｕＳｎ合金以外の半田を用いてもよく、また、Ａｇペースト等であっても構わない。
【００８６】
また、ベース３はＣｕ等の放熱体２２と金属膜１０を有する。放熱体２２の表面には、２μｍ厚のＮｉめっき上に、０．２μｍ厚のＡｕ層が被覆されて構成された金属膜１０が形成されている。
【００８７】
なお、半導体レーザ装置以外の半導体装置であっても、サブマウントおよびベースは、半導体素子の熱を放熱する働きがある。例えば、半導体装置が、ＧａＡｓ電子デバイスであった場合には、サブマウントとしてＡＩＮやＡｌ2Ｏ3等を用いる。
【００８８】
以下に実施の形態１におけるＡｕＳｎ合金の半田層４の形成手順について図２を用いて説明する。活性層１１を含む半導体層が形成された半導体積層体２０の表面全面に、ＥＢ蒸着にてＣｒ層６ａ、Ｐｔ層６ｂ、Ａｕ層６ｃを所定の膜厚にて順次成膜する。その後、レジストを塗布してマスク露光し、開口パターンを形成する。ここで、レジストパターンの開口形状は、矩形のほか、必要に応じて、島状、くし状等であってもよく、限定されていない。
【００８９】
次に、３点噴流式ウエハめっき装置を用いて、レジスト開口パターンが形成された表面電極６表面にＡｕＳｎ合金よりなる半田層４を３μｍの厚みになるまで形成する。
【００９０】
その後、レジストパターンを除去し、さらに、ヨードと水の混合液であるエッチング液にて、エッチングを行う。例えば、ヨードと水とが１：１の割合で混合されたエッチング液を用いればよい。その結果、半田層４で覆われていない部分のＡｕ層６ｃが除去され、Ｐｔ層６ｂが表面に露出する。
【００９１】
一方、半田層４にて覆われていた部分のＡｕ層６ｃはそのまま残り、かつ半田層４はエッチング液にて変質することはない。以上の方法によって、表面電極６および半田層４が形成される。
【００９２】
なお、ＡｕＳｎ合金を含む半田層４の形成に用いられるめっき液には、例えば、Ａｕの錯化剤として亜硫酸ナトリウムが含まれるシアンフリーの亜硫酸錯体が用いられる。半田層４は、例えば、めっき液の流速が１５Ｌ／分、電流密度が０．４Ａ／ｄｍ2、めっき浴温が３５℃、ｐＨが９．０というめっき条件で形成することができる。なお、めっき浴温およびｐＨは、レジスト膜への影響を考慮して決定される。なお、めっき条件は上記記載の条件に限られるものではない。
【００９３】
前記めっき条件で作製した半田層４のＳｎの含有率は２１ｗｔ％、すなわち、Ａｕ（７９ｗｔ％）−Ｓｎ（２１ｗｔ％）の組成であった。また、成膜レートは１０μｍ／時であった。さらに、半田層４は、きわめて平滑、かつ緻密であり、暗緑色の鏡面光沢を呈した。また、Ｘ線回折での評価によって、ＡｕＳｎとＡｕ5Ｓｎのみの混合物であることが確認された。また、得られた半田層４は、２８０℃付近で瞬時に溶解し、優れた溶融性が得られた。また、溶融後もＡｕＳｎとＡｕ5Ｓｎしか検出されず、Ａｕ単体やＳｎ単体のピークはみられず、Ｓｎの偏析等の無い安定したＡｕＳｎ合金が形成されていることが確認された。
【００９４】
なお、半田層４の濡れ性を向上させるために半田層４の下面にＮｉ等の層を設けてもかまわない。この場合は、ＮｉとＳｎの相互拡散により、Ａｕ−Ｓｎ−Ｎｉ合金層が形成される。
【００９５】
以上のように、めっきプロセスにて半田層４の合金中の組成を予め制御しているので、半導体レーザ素子１とサブマウント２との固着温度を低く安定化させることができる。
【００９６】
また、実施の形態１においてＡｕＳｎ合金の代りにＡｇＳｎ合金により半田層４を形成してもよい。ＡｇＳｎ合金を用いることで実装温度をＡｕＳｎ合金の場合よりも下げることができ、実装時の半導体レーザ素子１に加わる歪をさらに低減できる。そのため、半導体レーザ素子１の信頼性をさらに向上させることが可能となる。
【００９７】
なお、ＡｇＳｎ合金をめっきする場合は、ＡｕＳｎ合金の場合と同様に、３点噴流式ウェハめっき装置を用いて、レジスト開口パターンが形成された表面電極６表面にＡｇＳｎ合金めっき層を３μｍの厚みになるまで形成する。
【００９８】
ＡｇＳｎ合金を含む半田層４の形成に用いられるめっき液には、Ａｇの錯化剤として亜硫酸ナトリウムが含まれるシアンフリーの亜硫酸錯体が用いられる。ＡｇＳｎ合金めっき層は、例えば、めっき液の流速が１０Ｌ／分、電流密度が３Ａ／ｄｍ2、めっき浴温が２５℃、ｐＨが９．０というめっき条件で形成できる。めっき浴温およびｐＨは、レジスト膜への影響を考慮して決定される。なお、めっき条件は上記記載の条件に限定されるものではない。
【００９９】
上記めっき条件で作製された半田層４のＳｎの含有率は９６ｗｔ％、すなわち、Ａｇ（４ｗｔ％）−Ｓｎ（９６ｗｔ％）の組成であった。また、成膜レートは１０μｍ／時であった。なお、ＡｇとＳｎとを含む半田層４において、Ａｇの総量に対するＳｎの含有率が９５ｗｔ％近傍が望ましい。このような場合に、半田層４の急激な融点の降下がみられる。
【０１００】
なお、実施の形態１では、半田層４、５の合金半田めっき材料としてＡｕＳｎあるいはＡｇＳｎを用いたが、予め組成の制御された合金めっき材料であれば同様の効果が得られる。例えば、ＰｂＳｎ、ＩｎＳｎ、ＡｕＧｅ、ＡｕＳｉ等の合金半田材料を用いればよい。
【０１０１】
図３は、実施の形態１に係る他の半導体レーザ装置各部品の積層構造を示す側断面図である。図３に示す半導体レーザ装置は、半導体レーザ素子１に共振器長６００μｍ、チップ幅５００μｍ、厚み１００μｍのＧａＮ青色半導体レーザを用いている点が、図２の半導体レーザ装置と異なる。そのため、表面電極が、ｐ型電極６pとｎ型電極６nの２つに分割されている。それぞれの電極上に、半田層４p、４nが形成されている。半導体積層体２０の表面側には、表面から、０．０５μｍの厚さのＣｒ層６ａp、６ａnと、０．１μｍの厚さのＰｔ層６ｂp、６ｂnと、０．０５μｍの厚さのＡｕ層６ｃp、６ｃnと、３μｍの厚みのＡｕＳｎ合金よりなる半田層４p、４nが形成されている。これらｐ型電極６pとｎ型電極６nの間隔は、１７５μｍである。
【０１０２】
また、サブマウント２の半導体レーザ素子１側に形成された表面電極も、ｐ型電極８pとｎ型電極８nの２つに分割されている。電気的絶縁材料２１の表面側には、表面から、０．１μｍの厚さのＴｉ層８ａp、８ａnと、０．２μｍの厚さのＰｔ層８ｂp、８ｂnと、０．０５μｍの厚さのＡｕ層８ｃp、８ｃnが形成されている。このように、表面電極が、２つに分割されたｐ型電極６pとｎ型電極６nであっても、前述のように、厚みが１μｍ〜１０μｍの範囲となるように半田層４p、４nが形成されているので、半導体レーザ素子１とサブマウント２とを固着させても半田層４p、４nの広がりが少ないので、ｐ型電極６pとｎ型電極間６nでの短絡不良が生じない。
【０１０３】
（実施の形態２）
本発明の実施の形態２に係る半導体レーザ装置およびその製造方法について説明する。
【０１０４】
実施の形態２の半導体レーザ装置は、半田層４の表面にさらにＡｕリッチ層を備えた点が実施の形態１の半導体レーザ装置と異なり、それ以外は、同様の構成である。
【０１０５】
実施の形態２の半導体レーザ装置は、半田層４を認識しやすくするための加工を行っている。実施の形態１で説明した方法で形成したＡｕＳｎ合金を含む半田層４の表面は暗緑色の光沢性を有しており、また、エッチング液によって変質されることが無いため、その他の領域の表面層であるＰｔ層６ｂに比べて平坦性に差がない。そのため、半導体レーザ素子を作製時に、複数の半導体レーザ素子を一体で形成し、個々の半導体レーザ素子に分割する際（へき開工程）に、電極パターン認識ができなかった。そこで、半田層４とＰｔ層６ｂ表面とのパターン認識を容易にするために、半田層４とＰｔ層６ｂとの平坦性に差異を設けることが好ましい。
【０１０６】
ここで、めっき表面の平坦性を制御する従来の一般的な方法について説明する。めっき表面の光沢はめっき結晶の粒子サイズに依存しているため、光学的に十分な程の微粒子化が促進されると、平坦性が高くなり、光の乱反射の小さい表面が得られる。さらに、めっき結晶の微粒子化は、金属イオンの電極への到達数が多いことにより達成される。金属イオンの電極への到達数を増加させるためには、めっき浴中での電流密度を増大させればよい。例えば、電極に流す電流を増加させたり、めっき浴中の金属イオンの濃度を上げる等すればよい。また、吸着性の高い有機物イオンをめっき液中に添加することによっても、金属イオンの電極への到達を促進することができる。さらに、めっき結晶の結晶調整効果を有する添加剤を使用することで、半光沢で平滑な小さな結晶粒径を有するＡｕＳｎ合金の結晶が得られる。
【０１０７】
上述のように、めっき浴中での電流密度の低減やめっき液中の添加物量を低減するよう調整して、めっき結晶の粒子サイズを大きくし、ＡｕＳｎ合金を含む半田層表面に凹凸を形成することができる。
【０１０８】
上述の方法を用いて、Ａｕ（７９ｗｔ％）−Ｓｎ（２１ｗｔ％）の組成を有した半田層を得ることができた。さらに、その表面凹凸を増大させることができ、周囲のＰｔ層に対する平坦性が低くできる。その結果、前述のへき開工程や、半導体レーザ素子１の実装等の以降の工程にて問題なくパターン認識を行うことができる。
【０１０９】
しかし、実施の形態１の半導体レーザ装置のＡｕＳｎ合金を含む半田層が、２８０℃にて安定して溶融されたのに対し、この方法による半田層では、同一組成でありながら、３４０℃まで温度を上げないと溶融することができず、濡れ性も低かった。これは、ＡｕＳｎ合金内のめっき結晶の粒子サイズのばらつきに起因するものと考えられる。つまり、上述の金属イオンの電極への到達数を減少させる方法で、ＡｕＳｎ合金めっき層表面の凹凸を増大させると、低融点半田層を形成することができない。
【０１１０】
そこで発明者らは、以下に示す方法によって、ＡｕＳｎ合金を含む半田層４の最表面とＰｔ層６ｂとの平坦性に差を設けた。図４および図５は、本発明の実施の形態２に係る半導体レーザ装置の半田層の側断面図の一例を示している。
【０１１１】
図４に示す構成は、以下の方法によって形成される。実施の形態１と同様の方法にて、レジストパターン膜が形成された半導体積層体２０を作製したのち、３点噴流式ウエハめっき装置を用いてＡｕＳｎ合金を含む半田層４を、２．８μｍの厚みになるまで形成した。その後、半導体積層体２０を浸漬したまま、例えば、０．４Ａ／ｄｍ2であった電流密度を、０．１Ａ／ｄｍ2程度に下げる。それにより、ＡｕＳｎ合金を含む半田層４上に、０．２μｍの厚みのＡｕリッチ層２５を形成した。なお、Ａｕリッチ層２５とは、Ａｕの含有率が、少なくとも、８０ｗｔ％以上である層である。得られたＡｕリッチ層２５は、表面は薄い金色の光沢性を有している。Ａｕリッチ層２５はＳｎの含有率が３ｗｔ％のＡｕ（９７ｗｔ％）−Ｓｎ（３ｗｔ％）であり、ほぼＡｕの組成が得られた。
【０１１２】
その後、レジスト膜を除去し、さらに、ヨードと水の混合液であるエッチング液にて、エッチングを行った。例えば、ヨードと水とが１：１の割合で混合されたエッチング液を用いればよい。このとき、ＥＢ蒸着で形成されたＡｕ層６ｃが除去されるとともに、Ａｕリッチ層２５の表面からの厚さおよそ０．１μｍがエッチングされた。したがって、Ａｕリッチ層２５は、０．１μｍ残るとともに、その表面には凹凸が形成された。
【０１１３】
Ｃｒ層６ａとＰｔ層６ｂが全面に形成され、その上のＡｕ層６ｃと半田層４は同一形状にてパターン状に形成され、その最表面は、凹凸を有するＡｕリッチ層２５となっている。Ａｕリッチ層２５は凹凸を有しているため、周囲のＰｔ層６ｂに比べて平坦性が低く、一次へき開工程および半導体レーザ素子１の実装工程等において、容易にパターン認識を行うことができる。
【０１１４】
なお、Ａｕリッチ層２５のＳｎの含有率が１０ｗｔ％、すなわち、Ａｕ（９０ｗｔ％）−Ｓｎ（１０ｗｔ％）を超えると、エッチング液にてエッチングを行っても、表面に十分な凹凸を形成することができず、必要なパターン認識率を得ることが難しくなる。したがって、Ａｕリッチ層２５のＡｕの含有率は、９０ｗｔ％以上が好ましい。
【０１１５】
また、半田層４は、Ａｕ（７９ｗｔ％）−Ｓｎ（２１ｗｔ％）の組成を有しており、Ａｕリッチ層２５を含む全体の組成制御がなされているため、Ａｕリッチ層２５が形成されていない場合と同様に安定して２８０℃で溶融した。これは、Ａｕリッチ層２５が形成された半田層４が、実施の形態１と同じく均一に形成された粒子サイズの小さいめっき結晶であるために溶融ばらつきが発生しなかったと考えられる。
【０１１６】
また、同一めっき作製工程中にめっき条件を変更することで、組成と加工性に優れためっき層を得ることができる。なお、めっき電流値を変更することで、めっき条件を変更することができる。
【０１１７】
なお、酸化防止のためには、エッチングにより表面を荒らした後のＡｕリッチ層２５の厚みは少なくとも０．０２μｍ以上であることが好ましい。これより薄い膜厚では、Ａｕリッチ層２５が島状に形成され、酸化防止の役目を果たさない可能性がある。
【０１１８】
また、Ａｕリッチ層２５のＡｕの含有率が高ければ高いほど、表面に十分な凹凸を形成することができるため好ましい。当然、Ａｕリッチ層２５の代りに、ＡｕのみからなるＡｕめっき層２６を用いても構わない。この場合は、蒸着等ではなく別のＡｕめっき装置に浸漬されることが望ましい。つまり、図５に示すように、組成が単一のＡｕＳｎ合金を含む半田層４を形成したのち、連続してＡｕのみを含むＡｕめっき液を用い、ＡｕのみからなるＡｕめっき層２６を形成すればよい。これは、同一のレジスト膜を被覆したまま、両方の膜（半田層４およびＡｕめっき層２６）を形成することが可能なためである。
【０１１９】
また、蒸着により、Ａｕめっき層２６を形成する場合には、Ａｕ層で被覆されたレジスト膜をリフトオフ等の方法によって後から除去する必要がある。また、本方法によって得られた層についても、図４に示すＡｕリッチ層２５形成の場合と同様の溶融性とパターン認識性を得ることができた。
【０１２０】
このように、Ａｕリッチ層２５またはＡｕめっき層２６を最表面に設けることにより、酸化されやすいＳｎを含むＡｕＳｎ合金を含む半田層４の耐環境性を向上させることが可能となり、めっき形成後から時間経過しても、直後に溶融させた場合と同等の溶融性を得ることができる。
【０１２１】
半田層４がＡｕＳｎ合金を含んでいる場合について上述したが、以下に、半田層４がＡｇＳｎ合金を含んでいる場合について説明する。ＡｇおよびＳｎはともに酸化されやすい材料である。そのため、半田層４がＡｇＳｎ合金を含んでいる場合は、半田層４の最表面にＡｕリッチ層２５を設けることで、特に大きな酸化防止効果を得ることができる。したがって、半田層４形成後に時間が経過しても、直後に溶融させた場合と同等の溶融性を得ることができ、接着強度のばらつきを低減することが可能となる。
【０１２２】
また、最表面のＡｕリッチ層２５は、上述したＡｕＳｎ合金からなる半田層４の場合と同様に、半田層４に形成した後ヨードと水の混合液であるエッチング液にてエッチングを行い、表面に凹凸を設けることが好ましい。それにより、周囲のＰｔ層６ｂに比べて平坦性が低く、一次へき開工程および半導体レーザ素子１の実装工程等において、容易にパターン認識を行うことができる。
【０１２３】
なお、Ａｕリッチ層２５をエッチングする場合には、Ａｕリッチ層２５のＡｕの含有率が９０ｗｔ％よりも小さいと、表面に十分な凹凸を形成することができず、必要なパターン認識率を得ることが難しいため、Ａｕリッチ層２５のＡｕの含有率は９０ｗｔ％以上が望ましい。
【０１２４】
また、ＡｇＳｎ合金を含む半田層４の酸化防止のためには、エッチングにより表面を荒らした後のＡｕリッチ層２５の厚みは少なくとも０．０２μｍ以上であることが望ましい。これより薄い膜厚では、Ａｕリッチ層２５が島状に形成され、酸化防止の役目を果たさない可能性がある。
【０１２５】
また、Ａｕリッチ層２５のＡｕの含有率が高ければ高いほど、表面に十分な凹凸を形成することができるため好ましい。また、上述したＡｕＳｎ合金からなる半田層４の場合と同様に、Ａｕリッチ層２５の代りに、ＡｕのみからなるＡｕめっき層２６を用いても構わない。この場合は、蒸着により形成するか、またはＡｕめっき装置に浸漬することでＡｕめっき層２６を形成することが望ましい。
【０１２６】
なお、実施の形態２では、半田層４の合金半田めっき材料としてＡｕＳｎおよびＡｇＳｎ合金を用いたが、予め組成の制御された合金めっき材料であれば同様の効果が得られる。例えば、ＡｕＧｅ、ＡｕＳｉ等の合金半田材料を用いればよい。
【０１２７】
（実施の形態３）
本発明の実施の形態３では、実施の形態１または実施の形態２に係る半導体レーザ装置の製造方法について、図を用いて説明する。なお、ここでは、サブマウントに半導体レーザ素子を実装した半導体装置の製造例を説明するが、本発明はこれに限定されるわけではなく、サブマウントに他の半導体素子が実装されている構成の半導体装置の製造方法にも適用できる。
【０１２８】
図６は実施の形態３における半導体レーザ装置組立装置の構成を示す平面図である。図７は、半導体レーザ装置組立装置のテープの拡大斜視図である。テープ搬送ライン５０上を、金属製のテープ１００が移動している。なお、テープ１００は、図６においては、右から左に移動している。テープ１００上には、図７に示しているようにベース３が複数個載せられていて、テープ１００が、移動することで、各ベース３が搬送される。
【０１２９】
サブマウント移載アーム５４の先端には、サブマウント吸着コレット２９が設置されている。サブマウント移載アーム５４は可動であり、サブマウント吸着コレット２９は、テープ１００の上のサブマウント固着位置５３、サブマウント認識位置５２およびサブマウント供給位置５１へと移動することができる。また、レーザ素子移載アーム５８の先端には、レーザ素子吸着コレット３０が設置されている。レーザ素子移載アーム５８は可動であり、レーザ吸着コレット３０は、テープ１００上のレーザ素子固着位置５７、レーザ素子認識位置５６およびレーザ素子供給位置５５へと移動することができる。また、サブマウント２および半導体レーザ素子１の方向認識を行うためのカメラ５９ａおよび５９ｂが設置されている。
【０１３０】
また、サブマウント固着位置５３およびレーザ素子固着位置５７には、めっきによる半田層を溶融するための加熱機構が設置されている。
【０１３１】
半導体レーザ装置組立装置による半導体レーザ装置の組立手順について、図８および図９を参照しながら説明する。図８（ａ）〜図８（ｃ）および図９（ａ）〜図９（ｃ）は、それぞれ半導体レーザ装置組立装置による半導体レーザ装置の組立工程を説明する平面図である。
【０１３２】
図８（ａ）に示すように、一番先頭であるベース３がサブマウント固着位置５３に到達すると、サブマウント吸着コレット２９がサブマウント供給位置５１に移動して、サブマウント２を、サブマウント吸着コレット２９にてピックアップする。なお、サブマウント吸着コレット２９は、サブマウント移載アーム５４が移動することで移動する。
【０１３３】
図８（ｂ）に示すように、サブマウント吸着コレット２９は、サブマウント２を保持して、サブマウント認識位置５２に移動する。サブマウント認識位置５２で、サブマウント吸着コレット２９にて保持されたサブマウント２の方向認識を、ＣＣＤあるいはイメージセンサ等を搭載したカメラ５９ａにより行う。
【０１３４】
サブマウント吸着コレット２９は、サブマウント２を保持して、図８（ｃ）に示しているように、サブマウント固着位置５３に移動し、サブマウント固着位置５３に到達しているベース３上の所定位置にサブマウント２を配置する。そして、サブマウント吸着コレット２９にて、ベース３方向（下方向）に、サブマウント２は、１５ｇの荷重が付与される。その状態で、サブマウント固着位置５３に設置された加熱機構によって、サブマウント２およびベース３は３１０℃まで加熱され、サブマウント２の半田層５とベース３表面を覆うＡｕめっき層１０は互いに溶融し、反応してサブマウント２とベース３が固着される。このとき、サブマウント２のサブマウント吸着コレット２９側は、表面はめっき層が形成されていない表面電極８であるため、加熱によって変形せず、サブマウント吸着コレット２９の痕等も形成されない。なお、ベース３とサブマウント２の固着温度を３１０℃としたが、サブマウント２の固着温度がこれより高くても、半導体レーザ素子１の信頼性には影響しないため、めっき層の材料や組成、固着温度については特に制約はない。
【０１３５】
１番目のベース３とサブマウント２が固着されると、テープ１００はピッチ送りされ、２番目のベース３がサブマウント固着位置に到達し、上記動作が繰り返される。
【０１３６】
また、図９（ａ）に示すように、サブマウント２が固着されたベース３が、レーザ素子固着位置５７に到達すると、レーザ素子吸着コレット３０は、レーザ素子供給位置５５に移動して、半導体レーザ素子１を、レーザ素子吸着コレット３０にてピックアップする。なお、レーザ素子吸着コレット３０は、レーザ素子移載アーム５８が移動することで移動する。
【０１３７】
半導体レーザ素子１を保持しているレーザ素子吸着コレット３０は、図９（ｂ）に示すように、レーザ素子認識位置５６に移動する。レーザ素子認識位置５６で、レーザ素子吸着コレット３０に保持された半導体レーザ素子１の方向認識を、ＣＣＤあるいはイメージセンサ等を搭載したカメラ５９ｂにより行う。
【０１３８】
さらに、図９（ｃ）に示すように、レーザ素子吸着コレット３０は、半導体レーザ素子１を保持して、レーザ素子固着位置５７に移動し、レーザ素子固着位置５７に到達しているサブマウント２上の所定位置に半導体レーザ素子１を配置する。
【０１３９】
半導体レーザ素子１が、実施の形態２に示したように、Ａｕリッチ層２５またはＡｕめっき層２６を有する場合は、表面が荒らされているため、光の強度差によるパターン認識が可能である。したがって、問題なく位置決めおよび方向規正を行うことができる。
【０１４０】
サブマウント２の所定位置に半導体レーザ素子１が配置されると、レーザ素子吸着コレット３０にて、サブマウント２方向（下方向）に、半導体レーザ素子１に対して、１０ｇの荷重が付与される。その状態で、レーザ素子固着位置５７に設置された加熱機構によって、サブマウント２、ベース３および半導体レーザ素子１は、３１０℃に加熱され、半導体レーザ素子１の半田層４が溶融し、サブマウント２のＡｕ層８ｃと半田層４は互いに反応してサブマウント２と半導体レーザ素子１を固着する。このとき、レーザ素子吸着コレット３０にて保持された、半導体レーザ素子１の裏面電極７は、加熱によって変質することはない。
【０１４１】
また、半田層４が半導体レーザ素子１に形成されているため、半導体レーザ素子１の位置ずれが生じたとしても、半田層４が半導体レーザ素子１の側面に回り込むことがない。
【０１４２】
また、ベース３とサブマウント２を固着しているＡｕＳｎ合金よりなる半田層５は半導体レーザ素子１とサブマウント２とを固着しているＡｕＳｎ合金よりなる半田層４よりもＡｕの含有率が高く、融点が高い状態となっているため、この場合の加熱によって再溶融することはない。なお、ベース３とサブマウント２との固着時に、半田層５には金属膜１０からＡｕが溶け出して、半田層５の融点は高くなるため、半田層４と半田層５とは、もとは同じ組成であってもよい。
【０１４３】
これ以降同様に、サブマウント２とベース３との固着作業、および、半導体素子１とサブマウント２との固着作業が並列して順次行われ、実施の形態１または実施の形態２の半導体レーザ装置が作製される。
【０１４４】
このような製造方法によれば、ベース３上へのそれぞれの部品であるサブマウント２および半導体レーザ素子１の固着が、別々に確実に行えるとともに、不要なめっき層の溶融は発生しない。また、ひとつの組立装置内で並行して動作を行うことができるので、短時間で、安定した温度により、正確な位置精度で半導体レーザ装置を組立ることが可能となる。
【０１４５】
なお、このような半導体レーザ装置組立装置を実際に作製し、作動させた場合の半導体レーザ装置の組立に要する時間は、１０秒／個であった。一方、図１３（ａ）〜図１３（ｃ）に示したベース１０３上にサブマウント１０２と半導体レーザ素子１０１を連続して配置し、その後、同時に加熱する従来の方法を用いた装置では、２７秒／個であった。したがって、組立速度を約１／３に低減することができた。
【０１４６】
なお、実施の形態３では半田層４、５に、ＡｕＳｎ合金めっきを用いた場合について説明したが、実施の形態１の場合と同様にＡｇＳｎを用いてもよい。その場合には、金属膜１０がＡｇを含むこととするのが望ましい。それにより、ベース３とサブマウント２との固着時に半田層５には、金属膜１０からＡｇが溶け出して、半田層５の融点が高くなる。したがって、半田層４と半田層５とが同じ組成であっても、それぞれの固着工程を別々に行うことができる。
【０１４７】
また、実施の形態３において、ベース３とサブマウント２、サブマウント２と半導体レーザ素子１とを別々に組立てているが、必要に応じてベース３、サブマウント２および半導体レーザ素子１を同時に固着してもよい。また、サブマウント２と半導体レーザ素子１とを半田層４を介して固着した後に、ベース３とサブマウント２とを半田層５を介して固着してもよい。
【０１４８】
また、実施の形態３において、サブマウント２および半導体レーザ素子１をサブマウント吸着コレット２９およびレーザ素子吸着コレット３０にて保持、加圧しているが、これらサブマウント吸着コレット２９およびレーザ素子吸着コレット３０は、サブマウント２および半導体レーザ素子１の移動にのみ使用し、別の機構により、サブマウント２および半導体レーザ素子１の位置規正や固定を行ってもかまわない。
【０１４９】
なお、実施の形態１〜３では半導体レーザ素子１をサブマウント２上に設置する場合について説明したが、本発明はこれに限定されるものではない。すなわち、サブマウント上に素子を固着してなる半導体装置およびその製造方法に広く適用することができる。
【０１５０】
また、本発明の実施形態１〜３において、サブマウント２の、半導体レーザ素子１に対向する面には、めっき層は形成されていないが、必要に応じて形成されていてもかまわない。
【０１５１】
本発明の実施形態１〜３に係る半導体装置は、信頼性が高く、低コストで製造できる。また、本発明の実施形態１〜３に係る半導体装置の製造方法によれば、半導体装置の加工歩留および生産性を向上させることが可能である。
【０１５２】
なお、実施の形態で具体的に示した、材料や構造は、あくまでも一例であり、本発明はこれらの具体例のみに限定されるものではない。
【産業上の利用可能性】
【０１５３】
本発明の半導体装置の製造方法は、半導体装置の加工歩留および生産性を向上させることが可能なので、様々な半導体装置を製造する際に用いることができる。
【図面の簡単な説明】
【０１５４】
【図１】本発明の実施の形態１に係る半導体レーザ装置の積層構造を示す側断面図
【図２】本発明の実施の形態１に係る半導体レーザ装置各部品の積層構造を示す側断面図
【図３】本発明の実施の形態１に係る他の半導体レーザ装置各部品の積層構造を示す側断面図
【図４】本発明の実施の形態２に係る半導体レーザ素子の積層構造を示す側断面図
【図５】本発明の実施の形態２に係る他の半導体レーザ素子の積層構造を示す側断面図
【図６】本発明の実施の形態３における半導体レーザ装置組立装置の構成を示す平面図
【図７】本発明の実施の形態３における半導体レーザ装置組立装置のテープの拡大斜視図
【図８】本発明の実施の形態３における半導体レーザ装置組立装置の組立工程図
【図９】本発明の実施の形態３における半導体レーザ装置組立装置の組立工程図
【図１０】従来の半導体レーザ装置の半導体レーザ素子、サブマウントおよびベースとを固着させる前の状態を示す側断面図
【図１１】従来の他の半導体レーザ装置の半導体レーザ素子、サブマウントおよびベースとを固着させる前の状態を示す側断面図
【図１２】従来の半導体レーザ装置の構成を示す側断面図
【図１３】サブマウント側に半田層が形成された場合の半導体レーザ素子の実装工程図
【図１４】半導体レーザ素子側に半田層が形成された場合の半導体レーザ素子の実装工程図
【図１５】半導体レーザ素子のへき開加工を説明するための工程図
【符号の説明】
【０１５５】
１  半導体レーザ素子
２  サブマウント
３  ベース
４  半田層
５  半田層
６  表面電極
６ａ、６ａp、６ａn  Ｃｒ層
６ｂ、６ｂp、６ｂn  Ｐｔ層
６ｃ、６ｃp、６ｃn  Ａｕ層
７  裏面電極
８  表面電極層
８ａ、８ａp、８ａn  Ｔｉ層
８ｂ、８ｂp、８ｂn  Ｐｔ層
８ｃ、８ｃp、８ｃn  Ａｕ層
９  裏面電極
９ａ  Ｔｉ層
９ｂ  Ｐｔ層
９ｃ  Ａｕ層
１０  金属膜
１１  活性層
１２  発光点
６p、８p  ｐ型電極
６n、８n  ｎ型電極
２０  半導体積層体
２１  電気絶縁材料
２２  放熱体
２５  Ａｕリッチ層
２６  Ａｕめっき層
２９  サブマウント吸着コレット
３０  レーザ素子吸着コレット
５０  テープ搬送ライン
５１  サブマウント供給位置
５２  サブマウント認識位置
５３  サブマウント固着位置
５４  サブマウント移載アーム
５５  レーザ素子供給位置
５６  レーザ素子認識位置
５７  レーザ素子固着位置
５８  レーザ素子移載アーム
５９ａ、５９ｂ  カメラ
１００  テープ
１０１  半導体レーザ素子
１０２  サブマウント
１０３  ベース
１０４  半田層
１０５  半田層
１０６  表面電極
１０７  裏面電極
１０８  表面電極
１０９  裏面電極
１１０  金属膜
１１１  活性層
１１２  発光点
１２０  半導体積層体
１２１  へき開用溝部
１２２  スクライブ傷
１２３  バー状素子結合体
１２９  吸着コレット
１３０  吸着コレット
１３１  半導体積層体
１３２  電気絶縁材料
１３３  放熱体
【図１】
2004327982.tif 000003
【図２】
2004327982.tif 000004
【図３】
2004327982.tif 000005
【図４】
2004327982.tif 000006
【図５】
2004327982.tif 000007
【図６】
2004327982.tif 000008
【図７】
2004327982.tif 000009
【図８】
2004327982.tif 000010
【図９】
2004327982.tif 000011
【図１０】
2004327982.tif 000012
【図１１】
2004327982.tif 000013
【図１２】
2004327982.tif 000014
【図１３】
2004327982.tif 000015
【図１４】
2004327982.tif 000016
【図１５】
2004327982.tif 000017