(57)【要約】【課題】二次実装時におけるはんだ接続部の不良や、二次実装後の信頼性試験におけるはんだ接続部の不良を低減できる半導体装置を提供すること。【解決手段】配線基板３０は、導電性部材５０が形成された絶縁性基材４０を具備し、絶縁性基材４０は、第１の主面４１から第２の主面４２に達する貫通孔４３を具備し、導電性部材５０は、第１の主面４１に設けられたチップ接続用パッド５１と、貫通孔４３の内壁面に設けられた配線部５２と、貫通孔４３を塞ぎ、かつ、第２の主面４２と同じ面内に露出した再配列パッド５３とを具備し、これらチップ接続用パッド５１、配線部５２、再配列パッド５３が、連続的な一つの部材により形成されている。【選択図】　　図１
2004039761.tif 000002
【特許請求の範囲】
【請求項１】
導電性部材が形成された絶縁性基材を有する配線基板において、
前記絶縁性基材は、その第１の主面から第２の主面に達する貫通孔を具備し、
前記導電性部材は、前記第１の主面に設けられた第１の導電性部材と、前記貫通孔の内壁面に設けられた第２の導電性部材と、前記貫通孔を塞ぎ、かつ、前記第２の主面と同じ面内に露出した第３の導電性部材とを具備し、
前記第１、第２及び第３の導電性部材が、連続的な一つの部材により形成されていることを特徴とする配線基板。
【請求項２】
絶縁性基材に導電性部材が設けられた配線基板の製造方法において、
凸部を有する金属層を形成する工程と、
未硬化の熱硬化性樹脂を含有する絶縁性基材に貫通孔を形成する工程と、
前記金属層の凸部が前記絶縁性基材の貫通孔に挿入されるように、前記金属層と前記絶縁性基材とを積層する工程と、
前記絶縁性基材を加熱し、前記熱硬化性樹脂を硬化させることで前記金属層と前記絶縁性基材とを密着させる工程と、
前記金属層をエッチングし、導電性部材を形成する工程とを備えていることを特徴とする配線基板の製造方法。
【請求項３】
絶縁性基材に導電性部材が設けられた配線基板の製造方法において、
表面に凸部を設けた型板表面の少なくとも凸部上に配置されるように導電性部材を形成する工程と、
未硬化の熱硬化性樹脂を含有する絶縁性基材に貫通孔を形成する工程と、
前記導電性部材を形成した型板上に、型板の凸部が前記導電性部材を介して前記絶縁性基材の貫通孔に挿入されるように、前記型板と前記絶縁性基材とを積層する工程と、
前記絶縁性基材を加熱し、前記熱硬化性樹脂を硬化させることで前記金属層と前記絶縁性基材とを密着させる工程と、
前記導電性材料を絶縁性基材に保持しつつ前記型板だけを導電性材料ないし絶縁性基材から剥離する工程とを具備したことを特徴とする配線基板の製造方法。
【請求項４】
半導体素子が配線基板に実装された半導体装置において、
前記配線基板は、導電性部材が形成された絶縁性基材を具備し、
前記絶縁性基材は、その第１の主面から第２の主面に達する貫通孔を具備し、
前記導電性部材は、前記第１の主面に設けられた第１の導電性部材と、前記貫通孔の内壁面に設けられた第２の導電性部材と、前記貫通孔を塞ぎ、かつ、前記第２の主面と同じ面内に露出した第３の導電性部材とを具備し、
前記第１、第２及び第３の導電性部材が、連続的な一つの部材により形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回路配線を有する配線基板とその製造方法に関し、特に信頼性が高く、製造効率が高いものに関する。また、上述した配線基板に半導体素子を接続した半導体装置に関する。
【０００２】
【従来の技術】
通常、ＩＣチップ（半導体装置）は、検査及び取り扱いを容易とするため、入出力端子のサイズやピッチを拡大し、外部環境からチップを保護するためにチップを封止するようにパッケージングされる。当技術分野では、これをＩＣチップの一次実装と呼び、パッケージをさらにはんだ付け等で配線基板上に接続する工程を二次実装と呼ぶ場合もある。近年では、通信ネットワーク機器の性能は飛躍的に向上しつつあり、特に次世代携帯電話に代表される高機能端末に使われるＩＣチップは、動画伝送等複雑な機能付加に対応するため、高度な集積化及び小型化が進んでいる。
【０００３】
これらのパッケージ形態は、小型化、軽量化、高密度化といった要求を満たすと同時に、機能の拡大に伴うＩＣの多端子化に対応するために、従来のリードフレームを用いたパッケージやＴＡＢに代わり、より高密度化が可能なリードレスのＣＳＰ（Ｃｈｉｐ　Ｓｃａｌｅ　Ｐａｃｋａｇｅ）へと急速に変化しつつある。
【０００４】
図８はこのようなＣＳＰのうち、小型化及び多端子化に対して最適な構造を有する半導体装置２００を示す断面図である。半導体装置２００は、ＩＣチップ（半導体素子）２０１とインターポーザ基板（配線基板）２０２とがフリップチップ接続技術で一次実装され、インターポーザ基板２０２のＩＣ搭載面２０２ａに対する裏面２０２ｂに二次実装用の再配列パッド２０３が形成されている。
【０００５】
フリップチップ接続技術は、当技術分野において一般的に用いられる技術である。すなわち、ＩＣチップ２０１は、その能動面をインターポーザ基板２０２側に向け、入出力パッド２０１ａに金等で形成したバンプ２０４を有し、そのバンプ２０４を介し、インターポーザ基板２０２上のチップ接続パッド２０５に電気的に接続されている。再配列パッド２０３は基板裏面に格子状に配置されている。さらに、はんだボール２０６を搭載し、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）タイプのＣＳＰとして用いる。
【０００６】
なお、再配列パッド２０３は、半導体装置の高密度化に伴い、そのピッチが例えば１ｍｍ、０．８ｍｍ、０．５ｍｍと年々小さくなりつつある。
【０００７】
このような用途に用いられる従来のインターポーザ基板２０２としては、例えば図９の（ａ）に示すようなものがあった。この基板の製造方法は、予めポリイミドフィルムやガラスエポキシ等の絶縁性基材２１１上に、ＩＣ接続用パッド２０５と再配列パッド２０３とを結ぶ配線２１２を形成する。次に、絶縁性基材２１１の裏面側（図中下面）よりレーザ加工によって再配列パッド２０３に達するビア孔２１３を開口する。次に、絶縁性基材２１１上に、ＩＣ接続用パッド２０５と再配列パッド２０３とを結ぶ配線２１２を形成する。
【０００８】
次に、裏面の孔底に露出した再配列パッド２０３上にフラックスを塗布し、はんだボール２０６を仮固定した後、加熱してはんだを溶融することで再配列パッド２０３上に固定する。
【０００９】
ところが、この構成においては、再配列パッド２０３のピッチが小さくなった場合、それに従いビア孔２１３の孔径も小さくしなくてはならず、絶縁性基材２１１の厚さが一定であれば孔深さ／孔径比は大きくなる。この結果、仮固定の際にはんだボール２０６が孔底に接触せず、はんだボール２０６の搭載が不可能となる場合がある。
【００１０】
また、はんだボール２０６が搭載できた場合でも、二次実装時のリフロー工程ではんだを溶融した際に、はんだの表面張力によりはんだボール２０６が再配列パッド２０３から離れる不良や、はんだにくびれが生じ、二次実装後の熱サイクル試験によりくびれ部分にクラックが発生する等の不良が起こる。
【００１１】
このような問題を解決するために、図９の（ｂ）に示すように、孔底に露出した再配列パッド２０３に追加の電気めっきを行いめっき膜２２１でビア孔２１３を充填し、孔の深さを浅くした構造が「エレクトロニクス実装学会誌」、Ｖｏｌ．４、Ｎｏ．１、ｐｐ．６３−６７、２００１に開示されている。このような構造であれば、孔深さ／孔径比を小さくできるため、図９の（ａ）の構造に伴う不良は減少する。また、ビア孔２１３を完全にめっき膜２２１で充填し、めっき膜２２１表面、すなわち新たな再配列パッド２０３面を絶縁性基材２１１の表面と同一面としたり、あるいは絶縁性基材２１１表面より突出した構造としても同様な効果が得られる。
【００１２】
【発明が解決しようとする課題】
上述したＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）タイプのＣＳＰ等の半導体装置であると次のような問題があった。すなわち、前記した方法に従い再配列パッド２０３に追加の電気めっきを行った場合、再配列パッド２０３とめっき膜２２１との間に界面が存在してしまうため、ホットオイル試験や高温高湿下での長時間保存試験で、この界面が剥離してしまい電気抵抗が増大する可能性がある。
【００１３】
さらに、めっき膜２２１と樹脂材製の絶縁性基材２１１との密着力が弱いため、ビア孔２１３の孔壁面において剥離し、間隙が生じる虞がある。密着が弱くなる原因としては、孔壁面の樹脂表面に存在する凹凸にめっき膜２２１が追従して付着しないためと考えられる。
【００１４】
また、絶縁性基材２１１としてガラスエポキシ基材を用いることが考えられる。ガラスエポキシ基材は、ポリイミドフィルムに比べ安価で、また熱膨張率が小さいため、この分野で多用されているためである。しかしながら、ガラスエポキシ基材を用いた場合には、孔壁面にガラス繊維が露出するが、ガラス繊維表面とめっき膜との密着力が弱いことは広く知られた事実である。したがって、ガラスエポキシ基材であっても同様の問題が生じる。
【００１５】
かくしてめっき膜２２１と絶縁性基材２１１とが剥離してできた間隙には外部より水分が浸入し、周囲の環境変化で膨張・収縮を繰り返し、再配列パッド２０３と追加のめっき膜２２１の界面がより劣化する。また、絶縁性基材２１１の厚さが厚く、孔の深さ／孔径比が大きい場合は、これに応じてめっき膜厚を厚くする必要があり、めっき時間が極めて長くなってしまう。例えば、ガラスエポキシ基材を用いた場合には、その厚さが１００μｍ程度であるため、例えば直径０．２３ｍｍの孔に対しては少なくとも５０μｍ以上のめっき膜厚が必要となる。電流密度を２Ａ／ｄｍ２とするとめっき時間は１００分以上必要であり、甚だ生産効率が低下してしまうという問題があった。
【００１６】
そこで本発明は、ＢＧＡタイプの半導体パッケージに用いるインターポーザ基板等において、追加の電気めっきを行うことなく、はんだボールの搭載不良を防止することができる配線基板及びその製造方法を提供することを目的とする。
【００１７】
また本発明は、二次実装時におけるはんだ接続部の不良や、二次実装後の信頼性試験におけるはんだ接続部の不良を低減できる半導体装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記課題を解決し目的を達成するために、本発明の配線基板、その製造方法及び半導体装置は次のように構成されている。
【００１９】
（１）導電性部材が形成された絶縁性基材を有する配線基板において、前記絶縁性基材は、その第１の主面から第２の主面に達する貫通孔を具備し、前記導電性部材は、前記第１の主面に設けられた第１の導電性部材と、前記貫通孔の内壁面に設けられた第２の導電性部材と、前記貫通孔を塞ぎ、かつ、前記第２の主面と同じ面内に露出した第３の導電性部材とを具備し、前記第１、第２及び第３の導電性部材が、連続的な一つの部材により形成されていることを特徴とする。
【００２０】
（２）絶縁性基材に導電性部材が設けられた配線基板の製造方法において、凸部を有する金属層を形成する工程と、未硬化の熱硬化性樹脂を含有する絶縁性基材に貫通孔を形成する工程と、前記金属層の凸部が前記絶縁性基材の貫通孔に挿入されるように、前記金属層と前記絶縁性基材とを積層する工程と、前記絶縁性基材を加熱し、前記熱硬化性樹脂を硬化させることで前記金属層と前記絶縁性基材とを密着させる工程と、前記金属層をエッチングし、導電性部材を形成する工程とを備えていることを特徴とする。
【００２１】
（３）絶縁性基材に導電性部材が設けられた配線基板の製造方法において、表面に凸部を設けた型板表面の少なくとも凸部上に配置されるように導電性部材を形成する工程と、未硬化の熱硬化性樹脂を含有する絶縁性基材に貫通孔を形成する工程と、前記導電性部材を形成した型板上に、型板の凸部が前記導電性部材を介して前記絶縁性基材の貫通孔に挿入されるように、前記型板と前記絶縁性基材とを積層する工程と、前記絶縁性基材を加熱し、前記熱硬化性樹脂を硬化させることで前記金属層と前記絶縁性基材とを密着させる工程と、前記導電性材料を絶縁性基材に保持しつつ前記型板だけを導電性材料ないし絶縁性基材から剥離する工程とを具備したことを特徴とする。
【００２２】
（４）半導体素子が配線基板に実装された半導体装置において、前記配線基板は、導電性部材が形成された絶縁性基材を具備し、前記絶縁性基材は、その第１の主面から第２の主面に達する貫通孔を具備し、前記導電性部材は、前記第１の主面に設けられた第１の導電性部材と、前記貫通孔の内壁面に設けられた第２の導電性部材と、前記貫通孔を塞ぎ、かつ、前記第２の主面と同じ面内に露出した第３の導電性部材とを具備し、前記第１、第２及び第３の導電性部材が、連続的な一つの部材により形成されていることを特徴とする。
【００２３】
【発明の実施の形態】
図１は本発明の一実施の形態に係るＢＧＡタイプの半導体装置１０を示す縦断面図である。半導体装置１０は、ＩＣチップ（半導体素子）２０と、このＩＣチップ２０が実装される配線基板３０とを備えている。なお、図１中Ｂははんだボール、Ｒは封止用の樹脂を示している。
【００２４】
ＩＣチップ２０は、チップ本体２１と、その図中下面２２に設けられた端子２３と、金等のバンプ２４とを備えている。配線基板３０は、絶縁性基材４０と、この絶縁性基材４０に設けられた銅膜（金属層）からなる導電性部材５０とを備えている。なお、導電性部材５０は銅膜の他、めっきや箔のエッチング等で形成した銅ないし銅合金等からなる導電性材料で形成すればよい。
【００２５】
また、樹脂Ｒは、ＩＣチップ２０の能動面ないしバンプ２４による接続部を外部の水分等から保護するとともに、ＩＣチップ２０と配線基板３０の機械的接続を保ち、かつ、ＩＣチップ２０と配線基板３０間の熱膨張係数差から生じるバンプ接続部への応力集中を緩和する目的で、シリカ等の無機フィラーを適量含んだエポキシ樹脂等の樹脂である。この他、異方導電シート、異方導電ペースト等でもよい。
【００２６】
絶縁性基材４０は、ガラス繊維で強化された熱硬化性樹脂基材であり、当技術分野において一般的にＦＲ−４やＦＲ−５等のグレードで呼称されるガラスエポキシ板等である。絶縁性基材４０には、その第１主面４１から第２主面４２へ貫通する貫通孔４３が複数設けられている。なお、Ｅはエポキシ樹脂である。
【００２７】
第１の主面４１に設けられたチップ接続用パッド（第１の導電性部材）５１と、貫通孔４３の内壁面に設けられた配線部（第２の導電性部材）５２と、貫通孔４３を塞ぎ、かつ、第２の主面４２と同じ面内に露出した再配列パッド（第３の導電性部材）５３とを備えている。これらチップ接続用パッド５１、配線部５２、再配列パッド５３は連続的な一つの部材により形成されている。再配列パッド５３にははんだボールＢが取り付けられている。
【００２８】
絶縁性基材４０内部にはガラス繊維（不図示）が存在するが、貫通孔４３内側にはガラス繊維は存在せず、貫通孔の内側にある配線部５２はガラス繊維と接触することなくエポキシ樹脂Ｅと密着している。
【００２９】
図２の（ａ），（ｂ）は配線基板３０のみを取出して示す断面図である。図２の（ａ）に示す第１例に係る配線基板３０においては、絶縁性基板４０表面にチップ接続用パッド５１が形成されている。一方、図２の（ｂ）に示す第２例に係る配線基板３０においては、絶縁性基板４０の表面とチップ接続用パッド５１の表面とが面一になっている。この構造上の違いは後述する配線基板３０の製造方法の違いによって生じる。なお、導電性部材５０が絶縁性基材４０より露出した部分には、その厚さが０．０１〜５μｍの酸化防止膜ないし拡散防止膜を設けることができる。さらに、基材表面に導電性部材５０を保護する目的で、少なくともチップ接続用パッド５１及び再配列パッド５３を除いた部分の導電性部材５０を覆う樹脂層を形成しても良い。
【００３０】
次に、上述した配線基板３０の製造方法について説明する。図３〜図５は上述した図２の（ａ）に示す第１例の配線基板３０の製造方法を示す図であり、図６及び図７は図２の（ｂ）に示す第２例の配線基板３０の製造方法を示す図である。
【００３１】
図２の（ａ）に示す第１例の配線基板３０は次のようにして製造される。配線基板３０は、絶縁性基材４０と導電性部材５０とから構成されていることから、絶縁性基材の材料となるプリプレグ７０と、導電性部材５０の材料となる凸部Ｄａを有する銅箔Ｄとを用意する。なお、プリプレグ７０とはガラス繊維にエポキシ樹脂を含浸し、樹脂を半硬化状態、いわゆるＢステージとしたシートである。
【００３２】
凸部Ｄａを有する銅膜Ｄの製造方法には、例えば図３の（ａ）〜（ｃ）に示す第１の銅膜製造方法と、図４の（ａ），（ｂ）に示す第２の銅膜製造方法とがある。
【００３３】
図３の（ａ）〜（ｃ）に示した第１の金属箔製造方法では型板６０を用いる。すなわち、図３の（ａ）に示すように、凸部６１を有する少なくとも表面が導電性である型板６０を用意する。本実施の形態では、凸部６１の高さを６０μｍ、凸部６１の上部径を２００μｍ、凸部６１の下部径２５０μｍとして、型板６０の材料にはニッケル板ないしニッケル合金板を用いた。
【００３４】
続いて図３の（ｂ）に示すように、型板６０の凸部６１が形成された面に電気めっきにより例えば１５μｍ程度の厚さを有する銅箔６２を形成する。電気めっき工程においては、電気めっき装置の電流源（不図示）の陰極に、型板６０表面を接続し、電流源の陽極には含リン銅板（不図示）を接続する。なお、めっき液としては、例えば下記の組成の水溶液を使用することができる。
【００３５】
硫酸銅５水和物　　　　　　　　　　　５０〜１５０ｇ／Ｌ
硫酸（比重１．８４）　　　　　　　　５０〜２００ｇ／Ｌ
塩酸（３４％）　　　　　　　　　　　０．０５〜０．２ｍＬ／Ｌ
界面活性剤　　　　　　　　　　　　　適量
光沢剤　　　　　　　　　　　　　　　適量
めっき条件は、液温２５℃、電流密度１〜５Ａ／ｄｍ２とし、空気吹き出しによりめっき液を攪拌することにより、銅イオンの供給を十分に行う。めっき膜厚が１５μｍに達する時間を予め求めておき、その時間になったら通電を止め、基材をめっき装置から取り出し十分に水洗する。
【００３６】
銅箔６２を形成した後、その表面を粗面化する。粗面化処理は銅を酸化させるいわゆる黒色化処理やこれをさらに還元する還元処理、あるいは無電解銅めっきにより針状結晶を析出させる処理等を用いることができるが、本例では黒色化処理の後に還元処理を行う工程を用い、表面の平均粗さを約２μｍにした。
【００３７】
続いて図３の（ｃ）に示すように、形成した銅箔６２を型板６０より凸部６１の形状を保ったまま剥離し、凸部Ｄａを有する銅膜Ｄを得た。
【００３８】
一方、図４の（ａ），（ｂ）に示した第２の金属箔製造方法では２つの型板８０，８１を用いる。また、一方の面が光沢面で、かつ、他方の面が粗面化面となった一般的な１８μｍ厚の銅箔８２を用意する。図４の（ａ）に示すように、一方が上述した型板６０と同様の凸部８０ａが形成された第１の型板８０と、もう一方がこの第１の型板８０の凸部８０ａに嵌合するような凹部８１ａを有する第２の型板８１で銅箔８２を挟み、２０ｋｇ／ｃｍ２の荷重でプレスする。図４の（ｂ）に示すように、除荷し、両方の型板８０，８１を開放することで、凸部Ｄａを有する銅膜Ｄを得る。
【００３９】
図５の（ａ）〜（ｅ）は、図３及び図４で示したように形成された凸部Ｄａを有する銅膜Ｄをプリプレグ７０に取り付ける方法について説明している。なお、プリプレグ７０への貫通孔７１の形成は、ドリルやパンチング、レーザ加工等を用いる。本例においては、厚さ１００μｍのＦＲ−４のプリプレグ７０に対し、炭酸ガスレーザ加工装置を用い、加工後寸法約３００μｍの貫通孔７１を形成した。なお、貫通孔７１は、図中下方にいくにつれて内径が大きくなる断面台形状に形成されている。
【００４０】
図５の（ａ）に示すように、上述した製造方法で形成した凸部Ｄａを有する銅膜Ｄと、凸部Ｄａに対応した位置に貫通孔７１を形成したプリプレグ７０とを、凸部Ｄａが貫通孔７１に挿入するように重ね合わせる。
【００４１】
凸部Ｄａの径は最大で２５０μｍであり、貫通孔７１の径が５０μｍ程大きいため、重ね合わせた後はこれらの間に隙間を生じる。この後、熱プレスの上下段のプレス定盤７２，７３でこれらを挟み込み１２０℃、２０ｋｇ／ｃｍ２で３０分、続いて１８０℃、５０ｋｇｆ／ｃｍ２で１時間プレスし、Ｂステージのエポキシ樹脂Ｅを完全に硬化させる。
【００４２】
エポキシ樹脂Ｅは、硬化前に軟化して流動的になるため、貫通孔７１と凸部Ｄａの間にできた隙間にエポキシ樹脂Ｅが流れ込み、隙間はエポキシ樹脂Ｅで充填される。さらに、エポキシ樹脂Ｅと接する銅膜Ｄの面は粗面化されており、熱プレス時にエポキシ樹脂Ｅがその粗面に沿って流動し強固なアンカーを形成するため、プレス後のエポキシ樹脂Ｅと銅膜Ｄとの密着力は高く、１．５ｋｇｆ／ｃｍ程度のピール強度を有する。
【００４３】
プレス定盤７２，７３を冷却後、荷重を除荷すると、図５の（ｂ）に示すような銅膜Ｄが付いた絶縁性基材４０が得られる。
【００４４】
次に図５の（ｃ）に示すように、チップ接続用パッド５１と再配列パッド５３及びこれらを結ぶ配線部５２を形成する位置にレジストパターン７４を形成する。レジスト材料は特に限定されないが、貫通孔部分の凹部をカバーするために、テンティング性に優れたドライフィルムレジストが好適である。凹凸のある表面に均一な厚さで形成できる電着レジストも適している。本例では、ドライフィルムレジストを用い、一般的なラミネータでレジストを銅膜Ｄに貼り付け、適当な露光・現像によりレジストパターンを形成した。
【００４５】
次に図５の（ｄ）に示すように、レジストを形成していない領域の銅膜Ｄを、エッチングにより除去する。エッチング液としては例えば以下の組成の水溶液を用いることができる。
【００４６】
塩化第２銅　１００〜２５０ｇ／Ｌ
塩酸（３４％）　１００〜２００ｍＬ／Ｌ
エッチングは、液温を４０〜６０℃として、前記エッチング液をスプレーで基材上に３０秒程度均一に吹き付け、その後、純水をスプレーで吹き付けることで十分リンスを行った。最後に図５の（ｅ）に示すように、レジストパターン７４を水酸化ナトリウム溶液等により除去した。
【００４７】
以上の工程により、図２の（ｂ）に示すようなチップ接続用パッド５１と再配列パッド５３及びこれらを結ぶ配線部５２から構成される一つの連続した導電性部材５０が、絶縁性基材４０に設けられた配線基板３０が製造できる。
【００４８】
次に、上述したようにして形成された配線基板３０を用いた半導体装置１０の製造方法を説明する。図２の（ａ），（ｂ）に示した配線基板３０を用意し、基板上のＩＣチップ２０を搭載する個所に樹脂Ｒを施す。樹脂Ｒは、マトリクス樹脂中にシリカ等からなる無機フィラを分散させることにより、硬化後の熱膨張係数がマトリクス樹脂単体の熱膨張係数よりも小さくなるように調整される。
【００４９】
次に、ＩＣチップ２０の接続にフリップチップボンダ等を用い、ＩＣチップ２０に設けられたバンプ２４とチップ接続パッド５１とを位置合わせし、全てのバンプ２４がバンプ高さのバラツキによらず確実にチップ接続パッド５１と接し、かつ、適当な応力を発生させるためにＩＣチップ２０を押し付ける荷重を調節する。荷重を加えた状態で、全体を加熱することで、ＩＣチップ２０と配線基板３０間に設けた樹脂Ｒは流動し、ＩＣチップ２０のパッド面全体に行き渡り、その状態で硬化する。最後に必要に応じて、配線基板３０にはんだボールＢ等を設ける。
【００５０】
上述したように本発明の第１の実施の形態に係るＢＧＡタイプの半導体装置１０に用いられる配線基板３０において、導電性部材５０として、基板表面４１に設けられたＩＣチップ２０を接続するチップ接続用パッド５１と、基板裏面４２に設けられた再配列パッド５３とが一度のめっき工程で形成された一つの部材でできているため、構成要素が異なる部材や複数回の工程で作られた不連続な界面を有する部材に比べ、温度サイクル試験等のパッケージ信頼性試験で該導電性部材にクラック等の不良が発生する確率は極めて小さくなった。また、ホットオイル試験や高温高湿下での長時間保存試験に対する接続信頼性が向上した。
【００５１】
また、はんだボール搭載面となる再配列パッド５３のパッド面（図中下面）が絶縁性基材４０表面との段差が無い。このため、パッド面が基材表面より窪んだ構造のパッケージに比べた場合、パッケージをマザーボードと呼ばれる回路装置等へ搭載するためのリフロー工程で、はんだボールＢがパッド面から脱落する不良発生確率を極めて小さくすることができる。
【００５２】
さらに、配線基板３０の製造工程において、導電性部材５０を部分的に凸状に成形するとともに、貫通孔７１を形成したプリプレグ７０と導電性部材の材料となる銅膜Ｄとを凸部Ｄａが貫通孔７１に嵌合するように位置合わせし、熱プレスすることで、従来必要だったビア孔内の追加の電気めっきを不要とし、生産効率を飛躍的に高めることが可能となった。
【００５３】
図６の（ａ）〜（ｄ）は、図２の（ｂ）に示す第２例の配線基板３０の製造方法を示す図である。まず、図６の（ａ）に示すように、凸部８１を有する少なくとも表面が導電性である型板８０を用意する。本例では凸部８１の高さを６０μｍ、凸部８１の上部径を２００μｍ、凸部８１の下部径２５０μｍとして、型板８０の材料にはニッケル板ないしニッケル合金板を用いた。この型板８０は図３に示した型板６０と同一なものを用いてもよい。
【００５４】
次に、図６の（ｂ）に示すように、チップ接続用パッド５１と再配列パッド５３及びこれらを結ぶ配線部５２を形成する部位が開口するように、その他の部分がレジストで覆われたレジストパターン８２を形成する。レジスト材料は特に限定されないが、微細パターンを形成可能な解像度の高い液状レジストが好適である。凹凸のある表面に均一な厚さで形成できる電着レジストも適している。本実施例では、液状レジストを用い、スプレーコータでレジストを型板に被着し、適当な露光・現像によりレジストパターンを形成した。
【００５５】
次に、図６の（ｃ）に示すように、型板８０のレジストが開口された部位に電気めっきにより例えば１５μｍ程度の厚さを有する銅めっき膜８３を形成する。電気めっき工程においては、電気めっき装置の電流源（不図示）の陰極に、型板表面を接続し、電流源の陽極には含リン銅板（不図示）を接続する。なお、めっき液としては、例えば下記の組成の水溶液を使用することができる。
【００５６】
硫酸銅５水和物　　　　　　　　　　　５０〜１５０ｇ／Ｌ
硫酸（比重１．８４）　　　　　　　　５０〜２００ｇ／Ｌ
塩酸（３４％）　　　　　　　　　　　０．０５〜０．２ｍＬ／Ｌ
界面活性剤　　　　　　　　　　　　　適量
光沢剤　　　　　　　　　　　　　　　適量
めっき条件は、液温２５℃、電流密度１〜５Ａ／ｄｍ２とし、空気吹き出しによりめっき液を攪拌することにより、銅イオンの供給を十分に行う。めっき膜厚が１５μｍに達する時間を予め求めておき、その時間になったら通電を止め、基材をめっき装置から取り出し十分に水洗する。
【００５７】
銅めっき膜８３を形成した後、表面を粗面化する。粗面化処理は銅を酸化させるいわゆる黒色化処理やこれをさらに還元する還元処理、あるいは無電解銅めっきにより針状結晶を析出させる処理等を用いることができるが、本例では黒色化処理の後に還元処理を行う工程を用い、膜表面の平均粗さを約２μｍにした。
【００５８】
次に、図６の（ｄ）に示すように、レジストパターン８２を有機溶剤等を用いて除去した。
【００５９】
図７の（ａ），（ｂ）では、図６で示したように形成された凸部８３ａを有する銅めっき膜８３をプリプレグ７０に取り付ける方法について説明している。なお、プリプレグ７０への貫通孔７１の形成は、ドリルやパンチング、レーザ加工等を用いる。本例においては、厚さ１００μｍのＦＲ−４のプリプレグ７０に対し、炭酸ガスレーザ加工装置を用い、加工後寸法約３００μｍの貫通孔７１を形成した。なお、貫通孔７１は、図中下方にいくにつれて内径が大きくなる断面台形状に形成されている。
【００６０】
図７の（ａ）に示すように、上述した製造方法で形成した凸部Ｄａを有する銅膜Ｄと、凸部Ｄａに対応した位置に貫通孔７１を形成したプリプレグ７０とを、凸部Ｄａが貫通孔７１に挿入するように重ね合わせる。
【００６１】
凸部Ｄａの径は最大で２５０μｍであり、貫通孔７１の径が５０μｍ程大きいため、重ね合わせた後はこれらの間に隙間を生じる。この後、熱プレスの上下段のプレス定盤７２，７３でこれらを挟み込み１２０℃、２０ｋｇ／ｃｍ２で３０分、続いて１８０℃、５０ｋｇｆ／ｃｍ２で１時間プレスし、Ｂステージのエポキシ樹脂Ｅを完全に硬化させる。
【００６２】
エポキシ樹脂Ｅは、硬化前に軟化して流動的になるため、貫通孔７１と凸部Ｄａの間にできた隙間にエポキシ樹脂Ｅが流れ込み、隙間はエポキシ樹脂Ｅで充填される。さらに、エポキシ樹脂Ｅと接する銅膜Ｄの面は粗面化されており、熱プレス時にエポキシ樹脂Ｅがその粗面に沿って流動し強固なアンカーを形成するため、プレス後のエポキシ樹脂Ｅと銅膜Ｄとの密着力は高く、１．５ｋｇｆ／ｃｍ程度のピール強度を有する。
【００６３】
プレス定盤７２，７３を冷却後、荷重を除荷すると、図７の（ｂ）に示すような導電性部材５０が付いた絶縁性基板４０が得られる。この後、型板８０だけを絶縁性基材４０から剥離する。導電性部材５０は絶縁性基材４０に埋め込まれ、基材側に転写されている。
【００６４】
第２例に係る配線基板３０においても上述した第１例に係る配線基板３０と同様の効果を得ることができ、この配線基板３０を用いた半導体装置１０においても同様の効果を得ることができる
なお、本発明は前記実施の形態に限定されるものではない。すなわち、上述した実施の形態においては、ＢＧＡタイプの半導体装置について説明したが、ＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ）タイプの半導体装置に適用してもよい。また、型板、導電性部材、絶縁性基材、めっき液、エッチング液はその材質、寸法、構成、組成等に関して種々変更して用いることができ、さらに、電気めっき、エッチングあるいは熱プレスにおける条件も前記例示に限定されない。
【００６５】
さらに、連続的な一つの構成部材に対し、これを主材として表面に酸化防止膜、拡散防止膜等を設けても良い。この場合、これらの膜が、主材である連続的な一つの構成部材の機械的性質に影響を与えることは好ましくないため、これらの膜厚は、主材の最薄部である厚みの１／５以下であることが望ましい。また、望ましい導電性部材の材質は銅あるいは銅合金であり、望ましい絶縁性基材は、ガラス繊維を構造支持体としてエポキシ樹脂、ポリフェニルエーテル、あるいはビスマレイミド・トリアジン樹脂を含浸したものである。
【００６６】
この他、本発明の要旨を逸脱しない範囲で種々変形実施可能であるのは勿論である。
【００６７】
【発明の効果】
本発明によれば、ＢＧＡタイプの半導体パッケージに用いるインターポーザ基板等において、追加の電気めっきを行うことなく、はんだボールの搭載不良を防止することができる。また、二次実装時におけるはんだ接続部の不良や、二次実装後の信頼性試験におけるはんだ接続部の不良を低減できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置を示す断面図。
【図２】同半導体装置に組み込まれた配線基板を示す図であって、（ａ）は第１例を示す断面図、（ｂ）は第２例を示す断面図。
【図３】第１例に係る配線基板の製造工程における前半工程の一例を示す断面図。
【図４】同配線基板の製造工程における前半工程の別の例を示す断面図。
【図５】同配線基板の製造工程における後半工程を示す断面図。
【図６】第２例に係る配線基板の製造工程における前半工程を示す断面図。
【図７】同配線基板の製造工程における後半工程を示す断面図。
【図８】従来のＢＧＡタイプの半導体装置の一例を示す断面図。
【図９】同半導体装置に組み込まれた配線基板を示す断面図。
【符号の説明】
１０…半導体装置
２０…ＩＣチップ（半導体素子）
３０…配線基板
４０…絶縁性基材
４３…貫通孔
５０…導電性部材
５１…チップ接続用パッド（第１の導電性部材）
５２…配線部（第２の導電性部材）
５３…再配列パッド（第３の導電性部材）
【図１】
2004039761.tif 000003
【図２】
2004039761.tif 000004
【図３】
2004039761.tif 000005
【図４】
2004039761.tif 000006
【図５】
2004039761.tif 000007
【図６】
2004039761.tif 000008
【図７】
2004039761.tif 000009
【図８】
2004039761.tif 000010
【図９】
2004039761.tif 000011