(57)【要約】【課題】容量性負荷であるプラズマディスプレイパネルの充放電による無効電力の回収効率を高めようとすると、プラズマディスプレイパネルにおけるガス放電特性に悪影響を与えるという相反する課題を克服する。【解決手段】互いに平行に、表示ライン毎に対をなして配置された第１および第２の電極Ｘ、Ｙ1〜Ｙnのそれぞれに、第１及び第２維持パルスが、時間的に一部分の出力期間互いに重なり合うように、印加される。しかも、第１及び第２維持パルスの内で最初に立上がる方のパルスの立上がり時及び立下がり時の電圧変化率は、他方のパルスのそれらよりも速い。【選択図】図３
2004177980.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一方が誘電体で覆われた第１の電極及び第２の電極を有するＡＣ型プラズマディスプレイパネルと、
前記第１の電極に第１維持パルスを印加する第１のパルス発生回路と、
前記第２の電極に第２維持パルスを印加する第２のパルス発生回路と、
前記第１維持パルスの出力期間と第２維持パルスの出力期間とが互いに部分的に重なり合うように前記第１及び第２のパルス発生回路を制御する制御回路とを備え、
前記出力期間とは、パルスの立ち上がり開始時期と前記パルスの立ち下がり終了時期とで規定される期間であり、
前記第１及び第２のパルス発生回路の内で、前記第１及び第２維持パルスのうちの最初に立ち上がる方のパルスを印加する一方のパルス発生回路は、他方のパルス発生回路よりも、立ち上がり電圧変化率及び立ち下がり電圧変化率の大きいパルスを発生することを特徴とする、
プラズマディスプレイ装置。
【請求項２】
前記第１及び第２のパルス発生回路は、それぞれ少なくともインダクタを有する電力回収部を備え、前記インダクタの内で、前記立ち上がり電圧変化率の大きい前記パルスを発生する前記一方のパルス発生回路に設けられる一方のインダクタは、前記他方のパルス発生回路に設けられる他方のインダクタよりも小さいインダクタンス値を有することを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
前記第１及び第２のパルス発生回路は、それぞれパルス発生用のスイッチ素子を備え、
前記スイッチ素子の内で前記立ち上がり電圧変化率の大きいパルスを発生する前記一方のパルス発生回路に設けられる一方のスイッチ素子は、前記他方のパルス発生回路に設けられる他方のスイッチ素子よりもスイッチング速度が速く、オン抵抗が大きい素子であることを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項４】
前記立ち上がり電圧変化率の大きいパルスを発生する前記一方のパルス発生回路に設けられる前記一方のスイッチ素子は電界効果トランジスタであり、前記他方のパルス発生回路に設けられる前記他方のスイッチ素子は接合型のバルクトランジスタであることを特徴とする請求項３記載のプラズマディスプレイ装置。
【請求項５】
請求項１記載のプラズマディスプレイ装置であって、
前記第１パルス発生回路は、
ガス放電維持動作終了直後に生ずる壁電荷の極性を反転させるためのパルスを生成し出力する、壁電荷極性調整パルス生成部を備えることを特徴とする、プラズマディスプレイ装置。
【請求項６】
請求項１記載のプラズマディスプレイ装置であって、
前記第２パルス発生回路は、
ガス放電維持動作終了直後に生ずる壁電荷の極性を反転させるためのパルスを生成し出力する、壁電荷極性調整パルス生成部を備えることを特徴とする、プラズマディスプレイ装置。
【請求項７】
少なくとも一方が誘電体で覆われた第１電極及び第２電極を有するＡＣ型プラズマディスプレイパネルと、
第１維持パルスを発生する第１パルス発生回路と、
第２維持パルスを発生する第２パルス発生回路とを備え、
前記第１維持パルスを前記第１電極に、前記第２維持パルスを前記第２電極に、それぞれ印加することにより、前記プラズマディスプレイパネルにおいてガス放電を発生するプラズマディスプレイ装置において、
前記第１パルス発生回路及び前記第２パルス発生回路は、それぞれ、インダクタを有する電力回収部と、当該パルス発生回路の出力をパルス電圧に保持する第１スイッチ素子と、当該パルス発生回路の出力をグランドレベルに保持する第２スイッチ素子とを備え、
前記第１及び第２スイッチ素子の内で、前記第１及び第２維持パルスにおける、前記ガス放電を発生させる側のエッジを発生させるスイッチ素子は、電界効果トランジスタであり、
前記第１及び第２スイッチ素子の内で、前記第１及び第２維持パルスにおける、前記ガス放電を発生させない側のエッジを発生させるスイッチ素子は、接合型のバルクトランジスタであることを特徴とする、
プラズマディスプレイ装置。
【請求項８】
請求項７に記載のプラズマディスプレイ装置であって、
前記接合型のバルクトランジスタはＩＧＢＴであることを特徴とする、
プラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の電極の各交差部にセルが規定されたプラズマディスプレイパネルの駆動方法及び駆動装置に関するものである。
【背景技術】
【０００２】
図２６は例えば特開平７−１６０２１８号公報（第１の従来の技術）に示されたプラズマディスプレイ装置の構成を示す概要図であり、１０１は表示パネルであり、第１基板としてのガラス基板上に第１の電極としての維持電極Ｘと第２の電極としての走査電極Ｙ１〜Ｙｎが互いに平行に形成され、このガラス基板に対向する第２基板としてのガラス基板上に、上記維持電極Ｘと走査電極Ｙ１〜Ｙｎとに対し直角な方向に配置される第３の電極としてのアドレス電極Ａ１〜Ａｍが形成されている。
【０００３】
このプラズマディスプレイ装置は、ｎ×ｍ画素、すなわちｉ＝１〜ｎ、ｊ＝１〜ｍであり、任意の走査電極Ｙｉとアドレス電極Ａｊとの交差部に放電セルが規定されており、この規定された放電セルの１つ１つについて点灯／消灯のアドレス選択を行わせ得るように走査電極Ｙ１〜Ｙｎ間、アドレス電極Ａ１〜Ａｍ間は、それぞれ独立駆動可能なように各々の電極間が絶縁、独立している。
【０００４】
上記維持電極Ｘは、走査電極Ｙ１〜Ｙｎの各々と対になっており、一端部は共通に接続されている。これらに印加される第１電圧のパルスから第４電圧のパルスとしての各電圧は、電源回路１０２で生成され、Ｙ維持ドライバ１０３、走査ドライバ１０４、Ｘ維持ドライバ１０５、アドレスドライバ１０６を介して電極に供給される。なお、Ｙ維持ドライバ１０３、走査ドライバ１０４、Ｘ維持ドライバ１０５、アドレスドライバ１０６の各ドライバは、制御回路１０７からの制御信号によって制御される。制御回路１０７は、外部から供給される表示データ（図２６中、ＤＡＴＡ）、表示データに同期したドットクロック（図２６中、ＣＬＫ）、垂直同期信号（図２６中、ＶＳＹＮＣ）および水平同期信号（図２６中、ＨＳＹＮＣ）に基づいて、上記制御信号を生成する。
【０００５】
図２７はプラズマディスプレイパネルのセルの構成を示す断面図であり、図２７において、Ｘ及びＹｉは第１基板としてのガラス基板１０８の上に形成された紙面垂直方向に延びた維持電極及び走査電極、１０９は維持電極Ｘと走査電極Ｙｉの上に形成された（壁電荷保持用の）誘電体層、１１０は誘電体層１０９の表面に形成した保護層、Ａｊはガラス基板１０８と対向配置された、第２基板としてのガラス基板１１１の上に形成された紙面左右方向に延びたアドレス電極、１１２はアドレス電極Ａｊ上に形成した蛍光体、１１３は画素境界に形成した隔壁、１１４は保護層１１０と蛍光体１１２との間の放電空間であり、例えばＮｅ＋Ｘｅのペニング混合ガスが封入されている。
【０００６】
次に動作について説明する。
【０００７】
図２８（ａ）〜図２８（ｆ）は、従来のプラズマディスプレイ装置の駆動方法を示す印加電圧波形の説明図であり、リセット工程、書き込み工程、維持放電工程について、時系列に示している。
【０００８】
図２８（ａ）〜図２８（ｆ）において、まずリセット工程で維持電極Ｘと走査電極Ｙｉとの間に第１電圧のパルスとしてのプライミングパルス１２１を印加して、維持電極Ｘおよび走査電極Ｙｉの両電極間にガス放電を発生させ、放電空間１１４に、空間電荷を発生させるとともに、放電開始電圧を越える壁電圧を生成することが可能な程度の壁電荷を蓄積する。次に、プライミングパルス１２１の立ち下がりで自己消去放電を生じさせて、セルの電荷状態を消去状態（維持電極Ｘおよび走査電極Ｙｉ上の誘電体層１０９における蓄積電荷が０となる状態）にする。
【０００９】
次いで、書き込み工程に入り、走査電極Ｙ１〜Ｙｎに順次、スキャンパルス１２２（走査パルス）を印加するとともに、表示データに従ってアドレス電極Ａ１〜Ａｍにアドレスパルスを印加することにより、アドレス電極Ａ１〜Ａｍと走査電極Ｙ１〜Ｙｎとの間に第２電圧を生じさせ、書き込み放電を発生させる。
【００１０】
その後、放電維持工程に入り、維持電極Ｘと走査電極Ｙｉとの間において交互に維持パルス（維持電極Ｘと走査電極Ｙｉとの間に第４電圧を交互に印加）を印加してガス放電を維持させる。
【００１１】
なお、ここで第１電圧とは、維持電極Ｘと走査電極Ｙｉとの間の電位差である。図２８（ｂ）〜図２８（ｅ）では、走査電極Ｙｉの電位を０とし、維持電極Ｘに電位Ｖｐｆのパルスを印加しており、従ってＶｐｆ＝（第１電圧）である。例えば維持電極Ｘに電位Ｖｐα、走査電極Ｙに負の電位Ｖｐβ（第１電圧＝Ｖｐα−Ｖｐβ）のパルスを印加しても良い。
【００１２】
同様に、第２電圧はアドレス電極Ａｊと走査電極Ｙｉとの間の電位差である（図２８（ａ）〜図２８（ｆ）ではＶａ−Ｖｓｐ＝（第２電圧）。ただし、Ｖｓｐは負の電位なので、｜Ｖａ｜＋｜Ｖｓｐ｜＝（第２電圧）と表わすこともできる。）。
【００１３】
また、第４電圧は維持電極Ｘと走査電極Ｙｉとの間の電位差（図２８（ｂ）〜図２８（ｅ）ではＶｃｃ＝（第４電圧））である。
【００１４】
以上のリセット工程、書き込み工程、放電維持工程を順次繰り返して表示動作を行う。
【００１５】
次に図２９（ａ0）〜図２９（ｆ0）に基づいて、上記リセット工程における１つのセル内の状態変化を説明する。図２９（ａ0）〜図２９（ｆ0）は、図２８（ｆ）に示した（ａ）〜（ｆ）の期間にそれぞれ対応する。前の駆動サイクルが終了した時点で、互いに隣接した維持電極Ｘと走査電極Ｙｉとに対応した部分にそれぞれ所定量の、かつ極性が互いに逆の壁電荷が蓄積する「図２９（ａ0）」。この状態において、維持電極Ｘと走査電極Ｙｉとの間にプライミングパルス１２１を印加すると、維持電極Ｘと走査電極Ｙｉの間にガス放電が発生し「図２９（ｂ0）」、このガス放電により生じた電子及び正イオンは、これらと逆極性の維持電極Ｘ、走査電極Ｙｉにそれぞれ引き付けられて、誘電体層１０９の表面に蓄積され、維持電極Ｘ側の壁電荷及び走査電極Ｙｉ側の壁電荷となる。これらの壁電荷は放電空間内の電界強度を低減させるので、ガス放電は直ちに収束に向かい終結する「図２９（ｃ0）」。
【００１６】
次いで、維持電極Ｘと走査電極Ｙｉに対するプライミングパルス１２１の印加を中止すると、上記壁電荷によって維持電極Ｘと走査電極Ｙｉとの間にガス放電が発生し「図２９（ｄ0）」、正イオンと電子の再結合が発生し「図２９（ｅ0）」、これにより壁電荷が減少する「図２９（ｆ0）」。
【００１７】
リセット工程時、維持電極Ｘと走査電極Ｙｉとの間に印加するプライミングパルス１２１（全面書き込みパルス）は、
ａ．それまでの表示状態にかかわらず、一度強制的にガス放電を起こし、電荷状態を比較的均一な状態にリセットする。
【００１８】
ｂ．空間電荷を発生し、その後のガス放電を起こしやすくする。
【００１９】
ｃ．消去動作（放電セル全てを消去状態、すなわち、蓄積電荷が無い状態に戻す）、
といった役割を有している。
【００２０】
ＰＤＰはその構造上、容量性の負荷であり、この負荷に維持パルスを印加すると、パネルの容量成分（以下、パネル容量）への充放電による無効電力が発生する。そこで、特公平７−１０９５４２号公報（特開昭６３−１０１８９７号公報）（第２の従来技術）においては、図３０に示すように、維持パルス発生回路（維持電極Ｘに接続されたＸ維持ドライバ、及び走査電極Ｙｉに接続されたＹ維持ドライバの各々を示す）にコンデンサ１０とインダクタ１１を設け、パネル容量１２とインダクタ１１とのＬＣ共振を利用することにより、無効電力を回収することが述べられている。
【００２１】
次に、この回路の動作原理を、図３１（ａ），図３１（ｂ）を用いて説明する。
【００２２】
状態（１）
まず、スイッチ素子Ｓ２，Ｓ３およびＳ４を開きスイッチ素子Ｓ１を閉じる。すると、電圧Ｖｓｓに充電されたコンデンサ１０から、インダクタ１１を通して表示パネル１０１の静電容量成分１２に充電電流が流れる。このとき、インダクタ１１と静電容量成分１２がＬＣ直列共振回路を形成し、パネル電圧Ｖｐは２×Ｖｓｓで与えられる電圧まで立ち上がる。ここでＶｓｓ＝Ｖｃｃ／２であるので、パネル電圧Ｖｐは維持パルス電圧たる電源電圧Ｖｃｃまで立ち上がることになる。この時点で、インダクタ１１を流れる電流ＩLはゼロとなる。
【００２３】
尚、パネル電圧Ｖｐとは、両電極Ｘ，Ｙｉ間の電位差、つまり、ある瞬間に表示パネルに印加されている電圧を示す。従って、パネル電圧Ｖｐは、時刻ｔの関数形Ｖｐ（ｔ）として表示される。
【００２４】
状態（２）
スイッチ素子Ｓ３を閉じてパネル電圧Ｖｐを電源電圧Ｖｃｃに保持する。表示パネルにはスイッチ素子Ｓ３を通してガス放電電流が供給される。
【００２５】
状態（３）
スイッチ素子Ｓ１及びＳ３を開き、スイッチ素子Ｓ２を閉じる。インダクタＬと静電容量成分１２は再び直列共振回路を構成し、パネル電圧Ｖｐはグランドレベルまで降下する。この時点で電流ＩLはゼロとなる。
【００２６】
状態（４）
スイッチ素子Ｓ４を閉じて、パネル電圧Ｖｐをグランドレベルに保持する。
【００２７】
続いて、パネルの反対側に対称的に設けられたドライバ（Ｙ維持ドライバ）が、状態（１）〜（４）までと同様の動作を行う。
【００２８】
以上の動作において、スイッチ素子Ｓ３およびスイッチ素子Ｓ４はパネル電圧Ｖｐを電源電圧Ｖｃｃまたはグランドレベルにクランプおよび保持する役割を有している。以下、スイッチ素子Ｓ３およびスイッチ素子Ｓ４をクランプスイッチと称する。
【００２９】
この従来の構成による特徴は、インダクタＬを流れる電流ＩLが０になった時点でクランプスイッチＳ３またはＳ４をＯＮし、パネル電圧Ｖｐを電源電圧Ｖｃｃまたはグランドレベルに保持していることである。すなわちインダクタ１１を流れる電流ＩLが０になったとき、パネル電圧Ｖｐは最大レベル（あるいは最少レベル）に達しており、この時点でクランプスイッチＳ３またはＳ４をＯＮすることにより、電力回収の効率を最大（理想的には１００％）にしようとするものである。
【００３０】
【特許文献１】特開平７−１６０２１８号公報
【特許文献２】特公平７−１０９５４２号公報
【特許文献３】特開平５−２６５３９７号公報
【特許文献４】特開平８−１５２８６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００３１】
以上の説明は、損失が全くない理想的な場合の動作であるが、現実のプラズマディスプレイパネルおよびその駆動回路は等価的に図３２のように表わされ、回路中の抵抗成分Ｒ１、Ｒｄ１、Ｒ２、Ｒｄ２、ＲLにおける損失や、回収に寄与しない付加的な静電容量成分ｃ１、ｃ２、ｃｄ１、ｃｄ２の存在により、なにがしかの損失が発生する。
【００３２】
このうち、プラズマディスプレイ装置における大部分の損失は抵抗成分において発生する。従って、図３２を大幅に簡略化し、プラズマディスプレイパネルおよびその駆動回路を、等価的に、図３３に示すようなＬＣＲ直列共振回路として考えることが可能である。この場合、損失の増加はＬＣＲ直列共振回路におけるＱ値の低下として取り扱うことができる。
【００３３】
その結果、上述した状態（１）に示したＬＣ直列共振によるパネル容量成分への充電すなわちインダクタ１１の蓄積されたエネルギーの受け渡しによる充電のみでは出力電圧は電源電圧Ｖｃｃまで到達せず、図３４（ａ），図３４（ｂ）に示すように、ＬＣ直列共振回路によって一旦、パネル電圧ＶｐはそのＱ値より定まる電圧Ｖ１まで到達し、その時点でスイッチ素子Ｓ３をＯＮ状態に制御する事により、パネル電圧Ｖｐは電源電圧Ｖｃｃにまで到達するという、２段階で、パネル電圧Ｖｐは変化する。
【００３４】
このとき、上述した図３３に示す回路における無効電力回収効率、すなわち、パネル容量１２による無効電力に対して、回収される電力の割合は、およそＶ１／Ｖｃｃとして表わすことができる。
【００３５】
このことは、ｆを単位時間あたりの充放電の回数とするとき、
容量値Ｃｐを有するパネル容量１２による無効電力Ｐ０を、
Ｐ０＝ｆ×Ｃｐ×Ｖｃｃ2
電源から供給する電力Ｐ１を、
Ｐ１＝∫（Ｖｃｃ×ｉ（ｔ））ｄｔ＝Ｖｃｃ×ｆ×Ｃｐ（Ｖｃｃ−Ｖ１）
と表わすことができ、従って無効電力回収効率が、
１−Ｐ１／Ｐ０＝Ｖ１／Ｖｃｃ
で表わされることにより説明できる。
【００３６】
上述してきたような回路系において、無効電力の回収効率を上げるためには、ＬＣ共振回路のＱ値を上げることが必要となる。このＬＣ共振回路のＱ値を上げるためには、
（ａ）インダクタ１１のインダクタンスＬを従来と比較してより大きな値に設定する。
【００３７】
（ｂ）パネル容量１２の値Ｃｐを小さくする。
【００３８】
（ｃ）抵抗成分を小さくする。
のいずれかの対応を行うと良いが、このうち、（ｂ）に示した対応を行うことについては、パネル容量１２の値Ｃｐは負荷となるプラズマディスプレイパネルで決まってしまい、小さくすることは非常に困難である。
【００３９】
また、（ｃ）に示した対応を行うことについては、抵抗成分は使用する部品やプラズマディスプレイパネル内部の電極の抵抗で決まり、これを小さくすることは大幅なコストアップを招く。
【００４０】
（ａ）に示した対応を行うことについては、インダクタンスを比較的大きな値に設定することが実際的な面から非常に有効である。しかしながら、プラズマディスプレイ装置に図３３の回路を用いた場合にインダクタンスを比較的大きな値に設定してＬＣ共振回路のＱ値を上げようとすると、以下に述べるようにガス放電に悪影響を与えてしまうという問題が新たに発生してしまう。
【００４１】
以下、上述の問題を、図３５（ａ）,図３５（ｂ）を参照しながら説明する。
【００４２】
状態（１）に示すように、パネル電圧ＶｐはＬＣ共振回路のＱ値設定に応じて定まる到達電圧（第１レベル）Ｖ１まで立ち上がる。このとき、第１レベルＶ１が放電開始電圧Ｖｆを超えており、かつ放電遅れ時間よりも大きな立ち上がり時間を要する場合には、状態（２）に移る前にパネル側でガス放電が開始してしまう。ところで、状態（１）に示す期間においては、ＬＣ共振回路におけるインダクタ１１を通してプラズマディスプレイパネルに電流を供給しており、原理的に出力インピーダンスが極めて高い。この状態でプラズマディスプレイパネルにガス放電電流が流れると、パネル側の入力インピーダンスは小さくなるが、回路側の出力インピーダンスは高いままなので、図３５（ａ）に破線で示すように、パネル電圧Ｖｐが急激に低下してしまい、実効的な印加電圧の低下をきたす。その結果、ガス放電の強度が弱くなり表示輝度が低下したり、壁電荷の消失が発生することにより維持放電が継続できなくなったりしてしまう。
【００４３】
ここで参考に、インダクタ１１のインダクタンスＬの設定値いかんによってパネル電圧Ｖｐの立上がりがどのように変わるかを、図３６に模式的に示す。図３６では、インダクタンスＬをＬ１＜Ｌ２＜Ｌ３の関係にある３種類の値Ｌ１，Ｌ２，Ｌ３に設定したときのパネル電圧Ｖｐの波形を、それぞれ曲線Ｃ１，Ｃ２，Ｃ３として表わしている。曲線Ｃ１のときは、共振周波数が最も高いので、立上がりの上昇率は最も大きい（Ｑ値は最も小さい）反面、到達レベル（第１レベル）Ｖ１は最も低い。
【００４４】
逆に、インダクタンスＬを値Ｌ３に設定したときは、共振周波数は最も低くなる、又、Ｑ値が最も大きくなるので、パネル電圧Ｖｐの立上がりの上昇率は最も遅くなり、緩やかにパネル電圧Ｖｐは変化し、そのときの到達レベルＶ１は最も高くなる。従って、曲線Ｃ１から曲線Ｃ３に移行するときのように、インダクタンスＬの値をより大きな値に変えていくと、到達レベルＶ１が高くなるにつれて、到達レベルＶ１は放電開始電圧Ｖｆへと近づき、やがては、それを越えてしまい、パネル電圧Ｖｐが電源電圧たるパルス電圧Ｖｃｃに達する前にガス放電が生じてしまう。特に、曲線Ｃ３の場合について、Ｖｐ=Ｖｆの時点から後述するガス放電の遅れ時間を経過した時点でもなお電圧Ｖｐが到達レベル１へ向けて緩やかに上昇中のときには、電圧Ｖｐが到達レベルＶ１に達する前にガス放電が生じてしまい、図３５（ａ）に示した破線のように曲線Ｃ３が変化してしまう。
【００４５】
ここで、放電開始電圧Ｖｆとは、実際にガス放電が開始されるときに第１，第２（Ｘ、Ｙ）電極間に加えられた最低限の電圧をいい、壁電荷による電圧と放電開始電圧Ｖｆとの和は、図２７の放電空間１１４におけるガス放電開始電圧に相当する。なお、厳密にいえば、表示パネルに電圧を印加しても、すぐにはガス放電は発生せず、なにがしかの遅れ時間を伴ってガス放電が開始されるので、パネル電圧の電圧変化率ないしは立上がり速度によって、放電開始電圧Ｖｆは変動する。
【００４６】
ところで、上述したような状態（１）に示す期間に放電が発生するか否かは、次の２つの要素によって決まる。
【００４７】
（イ）ＬＣ共振回路の立ち上がりの電圧変化率ないしは立上がり速度（立ち上がり速度が遅い場合に問題となる）。
【００４８】
（ロ）ＬＣ共振回路による電圧の到達レベル（すなわち、図３５（ａ）における第１レベルＶ１であり、それが高い場合に問題となる）。
【００４９】
これら２つの要素のうち、どちらが主な問題となるかは、パネル電圧Ｖｐの立ち上がり速度と放電の遅れ時間（通常１００〜５００ｎｓ程度）との関係によって異なってくる。
【００５０】
すなわち、高い回収効率を得るためにＬＣ共振回路のＱ値を上げようとする目的でインダクタ１１のインダクタンスＬを大きくすると、パネル電圧Ｖｐの立ち上がりが遅くなることから上述の要素（イ）の問題が反映され、またパネル充電時における第１レベルＶ１のレベルが高くなることから上述の要素（ロ）の問題が反映され、いずれにせよ、パネルにおけるガス放電に悪影響を与えないようにするためには、結局無効電力の回収効率をある程度まで犠牲にせざるを得ない。
【００５１】
このように、Ｑ値を高めて電力回収率を高めることと、パネル内の放電特性の維持・向上とは、互いにトレードオフの関係にある。
【００５２】
そこで、特開平５−２６５３９７号公報（第３の従来技術）に示された技術では、パルスの立ち上がり・立ち下がり用のインダクタをそれぞれ別個に設け、立ち上がりおよび立ち下がり時のそれぞれにおいて、使用すべきインダクタを切り替えることにより、パルスの立ち上がりは速く、パルスの立ち下がりは穏やかとなるようにしている。しかし、これでは、パルスの立ち上がりおよび立ち下がりのそれぞれに用いるインダクタが別個に必要であるため、部品点数が増して構成が複雑となり、却ってコストアップにつながるという課題が新たに生じてしまう。
【００５３】
また、この方法では、上記（ロ）の問題の解決にはなっておらず、立ち上がり速度が、ガス放電開始の遅れ時間よりも十分に速くなければ、結局（ロ）の制約により、ある一定値よりも回収効率を上げることができないということになる。
【００５４】
従来のプラズマディスプレイ装置は、以上のように構成されているので、プラズマディスプレイ装置のガス放電に悪影響を与えずに、かつ無効電力回収効率を一定以上に上げることは困難であった。
【００５５】
この発明は上記のような課題を解決するためになされたもので、ガス放電特性に悪影響を与えないようにしながら、高い無効電力回収効率を両立して得ることができ、かつ低コスト化を達成しうるプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置を得ることを目的とする。
【課題を解決するための手段】
【００５６】
請求項１記載の発明に係るプラズマディスプレイ装置は、少なくとも一方が誘電体で覆われた第１の電極及び第２の電極を有するＡＣ型プラズマディスプレイパネルと、前記第１の電極に第１維持パルスを印加する第１のパルス発生回路と、前記第２の電極に第２維持パルスを印加する第２のパルス発生回路と、前記第１維持パルスの出力期間と第２維持パルスの出力期間とが互いに部分的に重なり合うように前記第１及び第２の維持パルス発生回路を制御する制御回路とを備え、前記出力期間とは、パルスの立ち上がり開始時期と前記パルスの立ち下がり終了時期とで規定される期間であり、前記第１及び第２のパルス発生回路の内で、前記第１及び第２パルスのうちの最初に立ち上がる方のパルスを印加する一方のパルス発生回路は、他方のパルス発生回路よりも、立ち上がり電圧変化率及び立ち下がり電圧変化率の大きいパルスを発生することを特徴とする。
【００５７】
請求項２記載の発明に係るプラズマディスプレイ装置は、前記第１及び第２のパルス発生回路は、それぞれ少なくともインダクタを有する電力回収部を備え、前記インダクタの内で、前記立ち上がり電圧変化率の大きい前記パルスを発生する前記一方のパルス発生回路に設けられる一方のインダクタは、前記他方のパルス発生回路に設けられる他方のインダクタよりも小さいインダクタンス値を有することを特徴とする。
【００５８】
請求項３記載の発明に係るプラズマディスプレイ装置は、前記第１及び第２のパルス発生回路は、それぞれパルス発生用のスイッチ素子を備え、前記スイッチ素子の内で前記立ち上がり電圧変化率の大きいパルスを発生する前記一方のパルス発生回路に設けられる一方のスイッチ素子は、前記他方のパルス発生回路に設けられる他方のスイッチ素子よりもスイッチング速度が速く、オン抵抗が大きい素子であることを特徴とする。
【００５９】
請求項４記載の発明に係るプラズマディスプレイ装置は、前記立ち上がり電圧変化率の大きいパルスを発生する前記一方のパルス発生回路に設けられる前記一方のスイッチ素子は電界効果トランジスタであり、前記他方のパルス発生回路に設けられる前記他方のスイッチ素子は接合型のバルクトランジスタであることを特徴とする。
【００６０】
請求項５記載の発明に係るプラズマディスプレイ装置は、請求項１記載のプラズマディスプレイ装置であって、前記第１パルス発生回路は、ガス放電維持動作終了直後に生ずる壁電荷の極性を反転させるためのパルスを生成し出力する、壁電荷極性調整パルス生成部を備えることを特徴とする。
【００６１】
請求項６記載の発明に係るプラズマディスプレイ装置は、請求項１記載のプラズマディスプレイ装置であって、前記第２パルス発生回路は、ガス放電維持動作終了直後に生ずる壁電荷の極性を反転させるためのパルスを生成し出力する、壁電荷極性調整パルス生成部を備えることを特徴とする。
【００６２】
請求項７記載の発明は、少なくとも一方が誘電体で覆われた第１電極及び第２電極を有するＡＣ型プラズマディスプレイパネルと、第１維持パルスを発生する第１パルス発生回路と、第２維持パルスを発生する第２パルス発生回路とを備え、前記第１維持パルスを前記第１電極に、前記第２維持パルスを前記第２電極に、それぞれ印加することにより、前記プラズマディスプレイパネルにおいてガス放電を発生するプラズマディスプレイ装置において、前記第１パルス発生回路及び前記第２パルス発生回路は、それぞれ、インダクタを有する電力回収部と、当該パルス発生回路の出力をパルス電圧に保持する第１スイッチ素子と、当該パルス発生回路の出力をグランドレベルに保持する第２スイッチ素子とを備え、前記第１及び第２スイッチ素子の内で、前記第１及び第２維持パルスにおける、前記ガス放電を発生させる側のエッジを発生させるスイッチ素子は、電界効果トランジスタであり、前記第１及び第２スイッチ素子の内で、前記第１及び第２維持パルスにおける、前記ガス放電を発生させない側のエッジを発生させるスイッチ素子は、接合型のバルクトランジスタであることを特徴とする。
【００６３】
請求項８記載の発明は、請求項７に記載のプラズマディスプレイ装置であって、前記接合型のバルクトランジスタはＩＧＢＴであることを特徴とする。
【００６４】
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
【発明の効果】
【００６５】
請求項１記載の発明によれば、一方の電極に印加するパルスは、立ち上がり、立ち下がりともガス放電を発生し、もう一方の電極に印加するパルスは、立ち上がり、立ち下がりともガス放電を発生しないため、パルスの立ち上がり、立ち下がり速度や出力インピーダンスなどの最適化を、それぞれのパルスの発生回路で独立に行うことができる効果がある。
【００６６】
更に、請求項１記載の発明によれば、ガス放電が発生するタイミングでのパルスの立ち上がりのみを速くすることができ、プラズマディスプレイの放電特性に悪影響を与えることなく高い無効電力回収効率を得ることができる効果がある。
【００６７】
請求項２記載の発明によれば、ガス放電が発生するタイミングでのパルスの立ち上がりのみを速くすることができ、プラズマディスプレイのガス放電特性に悪影響を与えることなく高い無効電力回収効率を得ることができる効果がある。
【００６８】
請求項３記載の発明によれば、ガス放電が発生するタイミングでのパルスの立ち上がりを速く保ちながら、オン抵抗の小さいスイッチ素子を使用することができるので、プラズマディスプレイのガス放電特性に悪影響を与えることなくスイッチ素子内の電力損失を低減することができ、低消費電力化、回路素子の小型化・低コスト化ができる効果がある。
【００６９】
請求項４記載の発明によれば、ガス放電が発生するタイミングでのパルスの立ち上がりを速く保ちながら、オン抵抗の小さいスイッチ素子を使用することができるので、プラズマディスプレイのガス放電特性に悪影響を与えることなくスイッチ素子内の電力損失を低減することができ、低消費電力化、回路素子の小型化・低コスト化ができる効果がある。
【００７０】
請求項５及び６記載の両発明によれば、ガス放電維持動作終了直後に生ずる壁電荷の極性を反転させることができるので、維持動作の終了後、引き続いて行う次の駆動周期におけるプライミング放電を確実に行うことができるという効果を奏する。
【発明を実施するための最良の形態】
【００７１】
以下、この発明の実施の一形態を説明する。
【００７２】
（実施の形態１）
図１はこの発明に係る実施の形態１における維持パルス発生回路を示す回路図、図２（ａ）〜図２（ｅ）は図１の維持パルス発生回路から発生された維持パルス１２３ａ，１２３ｂおよびアドレスパルス１２４などの駆動波形を示す駆動波形図、図３（ａ）〜図３（ｅ）は図２（ｂ）〜図２（ｅ）における維持パルス１２３ａ，１２３ｂとそれらの電位差を与えるパルスとの拡大図である。
【００７３】
又、実施の形態１に係るプラズマディスプレイ装置の全体図は、図４に開示される通りであり、本プラズマディスプレイパネルの構造は図２７で示される通りである。
【００７４】
図４と図２６との相違点は、制御回路１０７Ａ，１０７にある。回路構成の上では、本制御回路１０７Ａは、先行技術回路１０７に対して通常の設計事項としてとりうる変形を加えることによって、容易に実現可能であるが、その機能は後述する通り先行技術回路１０７とは大きく異なる。その点で、本回路１０７Ａは新規な機能を有する新規な回路と言える。
【００７５】
尚、図４の参照符号２００ａ，２００ｂ，２００ｃ,２００ｄは、電源電圧を供給するための信号線である。
【００７６】
図１において、参照符号１は表示パネルであり、第１基板としてのガラス基板上に第１の電極としての維持電極Ｘと第２の電極としての走査電極Ｙ１〜Ｙｎが互いに平行に形成され、このガラス基板に対向する第２基板としてのガラス基板（図示せず）上に、上記維持電極Ｘと走査電極Ｙ１〜Ｙｎとの配列方向に対して直角な方向に配置される第３の電極としてのアドレス電極（図示せず）が形成されている。
【００７７】
参照符号２は第１パルス発生回路としてのＸ維持ドライバ、３は第２パルス発生回路としてのＹ維持ドライバである。Ｘ維持ドライバ２は、電力回収コンデンサ２１、第１スイッチ素子２２ａ，第２スイッチ素子２２ｂと直列で互いに逆極性に接続されたダイオード２３ａ，２３ｂ，インダクタ２４，維持電極Ｘを（維持）パルス電圧たる電源電圧Ｖｃｃに保持する第３スイッチ素子２６、維持電極Ｘをグランドレベルに保持する第４スイッチ素子２８とにより構成されている。同ドライバＸ２は、図４のドライバ１０５に含まれる部分であり、第１維持パルスたる維持パルス電圧ＶｃｃをＸ電極に出力する。
【００７８】
Ｙ維持ドライバ３は、電力回収コンデンサ３３、第１，第２スイッチ素子３４ａ，３４ｂと直列で互いに逆極性に接続されたダイオード３５ａ，３５ｂ，インダクタ３６、走査電極Ｙｉを（維持）パルス電圧たる電源電圧Ｖｃｃに保持するための第３スイッチ素子３８、走査電極Ｙｉをグランドレベルに保持するための第４スイッチ素子３９とにより構成されている。同ドライバ３は、図４のドライバ１０３にあたり、第２維持パルスたる維持パルス電圧Ｖｃｃをパネル１０１のＹ電極へ出力する。尚、走査ドライバ３１はスイッチ素子３２と、複数のダイオードと、その他の複数のスイッチ素子とより成る。
【００７９】
このように、両ドライバ２，３の回路配線構成自体は、図３０のものと同一であるが、機能面では両２，３は顕著に相違する。
【００８０】
尚、両ドライバ２，３中の各スイッチ２２ａ，２２ｂ，２６，２８，３８，３９，３４ａ，３４ｂに印加される制御信号は、図４に示す制御回路１０７Ａにより生成される。即ち、スイッチ２２ａ〜２８に印加される制御信号は図４においては第１制御信号ＣＮＴＸＡとして総称されており、他のスイッチ３８〜３４ｂに印加される制御信号は図４において第２制御信号ＣＮＴＹＡとして総称されている。
【００８１】
尚、各スイッチに印加される制御信号のタイミングチャートを図５（ａ）〜図５（ｇ）に示す。図５（ａ）〜図５（ｆ）では、参照符号Ｖ３４ａ，Ｖ３８，Ｖ３４ｂ，Ｖ３９，Ｖ２２ａ，Ｖ２６は、それぞれ図１におけるスイッチ３４ａ，３８，３４ｂ，３９，２２ａ，２６のＯＮ，ＯＦＦ状態を制御する信号であり、記号”Ｈ”は各スイッチが３４ａ，３８，３４ｂ，３９，２２ａ，２６がＯＮ状態となるように制御することを示し、記号”Ｌ”は各スイッチ３４ａ，３８，３４ｂ，３９，２２ａ，２６がＯＦＦ状態となるように制御することを示している。
【００８２】
尚、実施の形態１では、全スイッチ素子３４ａ，３４ｂ，３８，３９，２６，２８，２２ａ，２２ｂとして、例えば電界効果トランジスタ（ＦＥＴ）を用いることができる。
【００８３】
以上の構成において、スイッチ素子２６および３８は、図３０におけるクランプスイッチＳ３に対応し、スイッチ素子２８および３９は、クランプスイッチＳ４に対応している。
【００８４】
一方、図２（ａ）〜図２（ｅ）において、１２１はプライミングパルス、１２２はスキャンパルス、１２３ａ，１２３ｂは、それぞれ第１，第２維持パルス（以後、適宜単に維持パルスとも称す）、１２４はアドレスパルスである。
【００８５】
次に動作について説明する。
【００８６】
図２（ａ）〜図２（ｅ）において、まず維持電極Ｘにプライミングパルス１２１を印加して全放電セルを一旦放電させるとともに、壁電荷の消去を行う。次にスキャンパルス１２２を走査電極Ｙｉ（ｉ＝１〜ｎ）に順次印加するとともに、画像データに従ってアドレス電極Ａｊにアドレスパルス１２４を印加して書き込み放電を起こし、表示点灯を行うセルに壁電荷を蓄積する。ここまでの動作は、図２８（ａ）〜図２８（ｆ）に示した動作と同一である。
【００８７】
続いて走査電極Ｙｉと維持電極Ｘに交互に電圧Ｖｃｃの第１，第２維持パルス１２３ａ，１２３ｂを印加し、表示放電を行う。この時の第１，第２維持パルス１２３ａ，１２３ｂとそれらの電位差（Ｙｉ−Ｘ）との拡大図を図３（ａ）〜図３（ｃ）に示す。
【００８８】
維持パルス１２３ａ，１２３ｂは、従来と異なり、次のように出力される。即ち、走査電極Ｙｉに印加する第２維持パルス１２３ｂと維持電極Ｘに印加する第１維持パルス１２３ａとが互いに時間軸上で一部重なり合うように生成される（図３（ａ）〜図３（ｅ）中に示すＸおよびＹのタイミング）。
【００８９】
換言すれば、第２維持パルス１２３ｂの出力期間ｐ２と第１維持パルス１２３ａの出力期間ｐ１とが、互いに一部重複した状態にある。即ち、図３（ｄ）に示す期間ｔｏｐでは、両維持パルス１２３ａ，１２３ｂがそれぞれＸ，Ｙ電極に印加されている。ここで、「出力期間」とはパルスの立上がり開始時と立下がり終了時とで規定される期間を意味する。
【００９０】
なお、維持パルスの立ち上がりおよび立ち下がりにおいては、従来の（図３０および図３１（ａ），図３１（ｂ）を用いて説明した）ものと同様に、ＬＣ直列共振を用いた無効電力回収を行っている。従って、図３３の等価回路が成立し、図３４（ａ），図３４（ｂ）の波形が生成される。この場合、維持パルスが最初に立ち上がる方（図３（ａ）で示す例では走査電極Ｙの方）の無効電力回収回路を構成するインダクタンスＬYは比較的小さく設定して、第２維持パルス１２３ｂの立ち上がり・立ち下がりの電圧変化率をともに速くする。そして、後から立ち上がる側（図３（ｂ）の示す例では維持電極Ｘ）は、インダクタンスＬXを比較的大きく設定して、第１維持パルス１２３ａの立ち上がり・立ち下がりの電圧変化率をともに遅くする。（ＬY＜ＬX）。
【００９１】
そこで、このような維持パルス１２３ａ，１２３ｂの印加状態において、走査電極Ｙｉと維持電極Ｘの電位差を考えると、図３（ｃ）に記号Ｙｉ−Ｘで示したように、時刻ｔf3〜ｔf4間では、維持電極Ｘの電圧は０Ｖから維持パルス電圧Ｖｃｃまで立上がっているが、電位差（Ｙｉ−Ｘ）は逆に上記電圧Ｖｃｃから０Ｖまでに戻っているため、ガス放電は発生しない。一方、時刻ｔf4〜ｔf5では、走査電極Ｙｉの電圧は上記電圧Ｖｃｃから０Ｖにまで戻っているが、電位差（Ｙｉ−Ｘ）は０Ｖから負の極性の維持パルス電圧−Ｖｃｃにまで立下がっており、ガス放電が発生する。このようにして、電位差（Ｙｉ−Ｘ）は、０Ｖから立ち上がり、ガス放電の発生するエッジ（時刻ｔf1〜ｔf2）及び、０Ｖから立下がり、ガス放電の発生するエッジ（時刻ｔf4からｔf5）では速く変化し、電位差（Ｙｉ−Ｘ）が０Ｖに戻る側（ガス放電は発生しない）のエッジ（時刻ｔf3〜ｔf4及び時刻ｔf6〜ｔf7）では、緩やかに変化する、波形が得られる。
【００９２】
以上のように、この実施の形態１によれば、走査電極と維持電極の電位差（Ｙｉ−Ｘ）を、ガス放電の発生側のエッジでは速く、ガス放電の発生しない側のエッジでは緩やかに変化する波形としている。これにより、プラズマディスプレイパネルのガス放電に悪影響を与えることなく、Ｘ維持電極側のインダクタンスを比較的大きく設定することができ、Ｘ維持電極側での無効電力回収効率が上がり、消費電力を低減することができる。
【００９３】
また、インダクタ２４および３６は、Ｘ維持ドライバ２とＹ維持ドライバ３におのおの１個ずつ設ければよく、回路が複雑になることもないので、比較的低いコストで、実現できる。
【００９４】
（実施の形態２）
図６は、図１に示す維持パルス発生回路のスイッチ素子として実際のデバイスを用いて構成した実施の形態２を示したもので、図１と同一部分には同一符号を付して重複説明を省略する。ここでは、立ち上がり・立ち下がりの電圧変化率の大きい維持パルスを発生する走査ドライバ３では、そのスイッチ素子として電界効果トランジスタ（ＦＥＴ）を用いる。又、立ち上がり・立ち下がりの電圧変化率の遅い維持パルスを発生するＸ維持ドライバ２では、スイッチ素子２６，２８等として、実施の形態１のようにＦＥＴを用いて良いが、これに代えて、ＩＧＢＴまたはバイポーラトランジスタを用いている。尚、ＩＧＢＴ，バイポーラトランジスタを、「接合型のバルクトランジスタ」と総称する。
【００９５】
この実施の形態２によれば、立ち上がり・立ち下がりを遅くできる側（例えば、維持電極Ｘ側）は、スイッチング速度が遅いスイッチ素子を用いることができるため、スイッチング速度は遅いけれども、オン抵抗の小さなスイッチ素子を使用しており、これにより、スイッチ素子内の電力損失を低減して、低電力化、回路素子の小型化、低コスト化を達成することができる。
【００９６】
（実施の形態３）
図７（ａ）〜図７（ｅ）はこの発明の実施の形態３による駆動波形であるプライミングパルス、維持パルス１２３ａ，１２３ｂおよびアドレスパルスの関係を示すタイミング図であり、第２維持パルス１２３ｂ及び第１維持パルス１２３ａを全て出力した直後に、第２維持パルス１２３ｂとは独立した壁電荷極性調整用のパルス１２４を走査電極Ｙｉ側に印加するようにしたものである。勿論、本実施の形態３は実施の形態１，２の基本的構成を採用しており、そこで得られた利点はここでも得られる。
【００９７】
本実施の形態におけるプラズマディスプレイ装置の全体構成を図８に示す。
【００９８】
図８と図４との相違点は制御回路１０７Ｂ，１０７Ａにあり、その他の構成は実施の形態１〜２の場合と同一であり、Ｘ，Ｙドライバ１０５，１０３はそれぞれ図１のドライバ２，３にあたり、走査ドライバ１０４は図１のドライバ３１にあたる。制御回路１０７Ｂの内で、制御回路１０７Ａと相違する点は、Ｙ維持ドライバ１０３に出力する第２制御信号ＣＮＴＹＢにある。但し、機能的に相違があるのみであり、回路構成の上では、両回路１０７Ｂ，１０７Ａ間には差はなく、周知の設計事項の範囲内で回路１０７Ａを修正するだけで、回路１０７Ｂを構成することができる。
【００９９】
図７（ｂ）〜図７（ｄ）のパルス１２４は、次のようにして、第２維持パルス１２３ｂとは別個に生成される。即ち、図８の制御回路１０７Ｂは、第１及び第２維持パルス１２３ａ，１２３ｂが全て出力されて放電維持工程が終了した時刻、つまり図７（ｅ）に示す時刻ｔSTにおいて、図１の各スイッチ素子の第１〜第４スイッチ制御信号を総称する、図８に示す第２制御信号ＣＮＴＹＢを、Ｙドライバ１０３（図１のＹドライバ３）に出力する。このとき、第１制御信号ＣＮＴＸＢのレベルは変化していない。これにより、図３１（ｂ）に示した手順に従って第１〜第４スイッチ３４ａ，３４ｂ，３８，３９が制御され、図３４（ａ），図３４（ｂ）に示す波形と同一波形の上記パルス１２４が生成される。このときの、第１スイッチ〜第４スイッチ３４ａ，３４ｂ，３８，３９に印加される第１〜第４スイッチ制御信号Ｖ３４ａ〜Ｖ３９のタイミングチャートを図９（ａ）〜図９（ｄ）に示す。又、他のスイッチ２２ａ，２２ｂ，２６，２８に印加される制御信号Ｖ２２ａ〜Ｖ２８を図９（ｅ），図９（ｆ）に示す。
【０１００】
走査電極Ｙｉに印加する第２維持パルス１２３ｂと維持電極Ｘに印加する第１維持パルス１２３ａとの出力期間が互いに一部重なり合うように、両パルス１２３ａ，１２３ｂを各電極Ｘ，Ｙに印加した場合、維持動作の前に蓄積されていた壁電荷と同じ極性の壁電荷が蓄積された状態のままで維持動作が終了する。ところが、（１）維持動作を行う前に蓄積されていた壁電荷の極性と、（２）維持動作の後、引き続いて行われる動作が良好に行われるために必要な壁電荷の極性とは、必ずしも一致しない。
【０１０１】
例えば、図７（ａ）〜図７（ｅ）に示した駆動波形を印加した場合においては、アドレス動作の後（維持動作に入る前）は走査電極Ｙｉ上に正、維持電極Ｘ上に負の壁電荷が蓄積されている。この状態から維持動作を開始するためには、走査電極Ｙｉを先に立ち上げてやればよい（壁電荷による壁電圧と、外部から印加する電圧が、加算されるようにするため）。
【０１０２】
この場合、走査電極Ｙｉと維持電極Ｘに与えられるそれぞれの維持パルスの重ね合わせ（すなわち走査電極Ｙｉに印加される維持パルスの終端部と、維持電極Ｘに印加される維持パルスの先端部とが時間的に重なり合う）を行うと、一連の維持動作における最後のパルスは、維持電極Ｘに印加される維持パルスとなる。従って維持期間の終了後には、走査電極Ｙｉ上に正、維持電極Ｘ上に負の壁電荷がそれぞれ蓄積されることになる。つまり、維持動作を開始する前と同じ極性の壁電荷が存在することになる。
【０１０３】
ところが、それに続く次の駆動周期でプライミングパルスを維持電極Ｘに印加する前においては、プライミング放電を妨げないようにするために、走査電極Ｙｉ上に負、維持電極Ｘ上に正の壁電荷が蓄積されていなければならない。
【０１０４】
そこで、この実施の形態３においては、維持動作の後に走査電極Ｙｉ上および維持電極Ｘ上に存在する壁電荷の極性を反転させるための壁電荷極性調整パルスを挿入して、壁電荷の極性を反転させており、これにより、次の駆動周期におけるプライミング放電を確実に行わせることができる。
【０１０５】
（実施の形態４）
図１０（ａ）〜図１０（ｅ）はこの発明の実施の形態４による駆動波形であるプライミングパルス、維持パルスおよびアドレスパルスの関係を示すタイミング図であり、ここでは、実施の形態３とは異なり、アドレス動作後、維持動作が開始される直前に、維持パルスとは独立した壁電荷極性調整用のパルス１２５を図１のＹドライバ３側で生成しＹ電極に印加するようにしている。この場合には、Ｘ電極に印加する第１維持パルス１２３ａの立ち上がり、立ち下がりの電圧変化率を共に速くなるように図１のインダクタンスＬXを設定し、逆に走査電極Ｙに印加する第２維持パルス１２３ｂの立ち上がり、立ち下がりの電圧変化率を遅くするように図１のインダクタンスＬYを設定している（ＬX＜ＬY）。従って、実施の形態１，２とは逆にＹ電極側で無効電力回収効率を高めることが可能となる。それ故、実施の形態１及び２の利点を保持しつつ、実施の形態３と同様の効果を得ることができる。
【０１０６】
なお、実施の形態４においては、壁電荷極性調整用のパルス１２５は、互いに出力期間が一部重なり合った維持パルス１２３ａ，１２３ｂとは独立に生成しているので、当該パルス１２５のパルス幅を自由に制御することが可能であり、特にパルス幅を維持動作の際に与えるパルス（維持パルス１２３ａ，１２３ｂ）のパルス幅よりも長く設定すれば、維持動作を開始する前の壁電荷の極性を調整することが可能であるとともに、壁電荷の蓄積状態の安定化を図ることができる。
【０１０７】
又、上記パルス１２５の生成方法及びそのための構成は、実施の形態３で述べたパルス１２４の生成の場合と基本的に変わりはない。
【０１０８】
（実施の形態５）
上述した各実施の形態１〜４においては、維持パルスを正極性のパルスとして説明してきたが、図１１（ａ）〜図１１（ｅ）に示すように、互いに出力期間が部分的に重なりあった負極性のパルスを維持パルス１２３ａ，１２３ｂとして用いることもでき、このときにも同様の作用効果が得られる。
【０１０９】
（実施の形態６）
実施の形態１〜実施の形態５では、駆動回路のコストを上げることなく、維持パルスの実質的な立ち上がりの電圧変化率、すなわちガス放電の発生するエッジの立ち上がり速度を速くすることにより、ガス放電になるべく影響を与えないようにしながら無効電力回収効率を上げるようにしたものについて説明した。
【０１１０】
ところで、従来の技術の説明においても述べたように、ＬＣ直列共振回路におけるインダクタから電流を供給している間にパネル側でガス放電が発生してしまうか否かは、ＬＣ直列共振回路によるパネル電圧Ｖｐの到達レベルにも依存しており、むしろこちらの方が問題となる場合が多い。以下に述べる実施の形態６に示すものにおいては、この点を考慮しつつ、ＬＣ共振回路のＱ値の設定により定まるパネル電圧Ｖｐの到達レベルＶ１（図３４（ａ）参照）を出来る限り高く設定しつつ、実際にはパネル電圧Ｖｐの到達レベルを上記レベルＶ１よりも低く且つ放電開始電圧Ｖｆよりも低いレベル（後述する第２レベルＶ２）に制御ないしクランプして無効電力回収効率を最大限に引き上げるための改良を加えている。
【０１１１】
図１２（ａ）〜図１２（ｃ）には、この発明の実施の形態６における動作を説明するための、ＬＣ共振を用いたプラズマディスプレイパネルの充電過程における電圧・電流波形図を、図１３，図１４，図１５には、この動作における電流経路を説明するための回路図をそれぞれ示す。更に従来の技術との差を明確にするため、図１２（ｄ），図１２（ｅ）および図１２（ｆ），図１２（ｇ）に、従来の技術による動作における電圧・電流波形図を併せて示す。
【０１１２】
図１６は、図２６に対応する、本実施の形態に係るプラズマディスプレイ装置の全体構成を示すブロック図である。図１６の装置が図２６の先行回路と相違する点は、制御回路１０７Ｃにある。即ち、制御回路１０７ＣがＸ，Ｙ維持ドライバ１０３，１０５へ出力する第１，第２制御信号ＣＮＴＸＣ，ＣＮＴＹＣの機能が、特に維持パルスの立上がりを制御する制御信号のタイミングが、図２６の従来の制御回路１０７が出力する制御信号の立上がりタイミングと根本的に相違している。このように両制御回路１０７Ｃ，１０７は機能的に大きく異なるが、回路構成の上では、制御回路１０７に対して通常設計時になしうる回路変形を施すことによって、本制御回路１０７Ｃを実現でき、その意味では、新たな機能を付加させつつも容易にハード的に又はソフト的に新たな本制御回路１０７Ｃを実現できるというメリットがある。
【０１１３】
図１６中の各ドライバ１０３，１０４，１０５の具体的回路構成例は、図１中の各ドライバ３，３１，２に相当している。又、図１３、図１４，図１５にはＸ電極側の維持ドライバの回路構成と動作とが図示されているが、Ｙ電極側の維持ドライバの回路構成と動作も同様である。又、本実施の形態における全体動作を示すタイミングチャートとしては、既述した図２８（ａ）〜図２８（ｆ）を援用することができる（即ち、Ｘ，Ｙ維持パルスの出力期間は互いに時間的に一部分が重なり合ってはいない）。
【０１１４】
本実施の形態では、図１に示すインダクタンスＬX、ＬYの値は共に、ＬＣ直列共振回路のＱ値設定に応じて定まるパネル電圧Ｖｐの到達電圧Ｖ１が放電開始電圧Ｖｆよりも大きく、しかも電圧Ｖ１が出来る限り電源電圧Ｖｃｃ（それは図３０，図３１（ａ）が示す理想的な到達電圧である）に近づくように、比較的大きな値に設定される。即ち、Ｖｆ＜Ｖ１＜Ｖｃｃの関係が成立するように、Ｑ値が大きく設定される。そして、このとき生ずる既述の問題点を、放電開始電圧Ｖｆよりも低いレベルＶ２（Ｖ２＜Ｖｆ＆Ｖ２＜Ｖ１）にパネル電圧Ｖｐが到達したタイミングにおいて、第３スイッチＳ３を閉じて上昇中のパネル電圧Ｖｐを電源電圧Ｖｃｃにクランプすることで解決している。
【０１１５】
尚、Ｖ１＜Ｖｆ≦Ｖｃｃの関係が成立するようにＱ値が設定されていても良いが、この場合は、上述した問題点の解決に寄与するものでない。
【０１１６】
以下、動作について説明する。
【０１１７】
なお、符号の説明については、同一符号はこれまでの説明と同一、または同様のものであるので説明を省略する。
【０１１８】
状態（１）．（図１３）（時刻ｔ０〜ｔ２）
まず、時刻ｔ０において、第２〜第４スイッチ素子Ｓ２，Ｓ３，Ｓ４を開いた状態において、第１スイッチ素子Ｓ１のみを閉じると、電圧Ｖｓｓに充電されたコンデンサ１０からインダクタ１１を介してプラズマディスプレイパネルのＸ，Ｙ電極間における静電容量成分１２に充電電流ｉLが流れる。このときインダクタ１１および静電容量成分１２がＬＣ直列共振回路を形成し、パネル電圧Ｖｐは第１レベルＶ１を目指して立ち上がり始める。
【０１１９】
このときの動作を更に詳しく見ると、最初、インダクタ１１を流れる電流ｉLが徐々に増大し、インダクタ１１にエネルギーが蓄えられる。パネル電圧Ｖｐが電圧Ｖｓｓに達した時点ｔ１で、インダクタ１１を流れる電流ｉLが最大値ｉL1に達し、インダクタ１１に蓄えられるエネルギーＥLも最大値１／２×Ｌ×ｉL12となる。その後は、インダクタ１１に蓄えられたエネルギーがパネル容量たる静電容量成分１２に対して放出されることにより、インダクタ１１を流れる電流ｉLが徐々に減少する。
【０１２０】
状態（２）−Ａ．（図１４）（時刻ｔ２〜ｔ３）
パネル電圧Ｖｐが第１レベルＶ１にまで到達するよりも前の時点、即ちパネル電圧Ｖｐが第２レベルＶ２（＜Ｖｆ）に達した時点ｔ２で第３スイッチ素子Ｓ３（クランプスイッチ）を後述する第３スイッチ制御信号で以て閉じる。このとき、まだ第１スイッチ素子Ｓ１は閉じたままとする。第３スイッチ素子Ｓ３を閉じた時点ｔ２ではインダクタ１１を流れる電流ｉLはまだ０になっておらず、流れている。この瞬間の電流を値ｉL2とすると、インダクタ１１には、まだ１／２×Ｌ×ｉL22のエネルギーが蓄えられており、この蓄えられたエネルギーを静電容量成分１２に放出し終わるまでインダクタには電流が流れ続ける。併せて、第３スイッチ素子Ｓ３が閉じられているため、第３スイッチ素子Ｓ３を通しても電流が供給される。即ち、比較的高出力インピーダンスの第１電流供給線Ｌ１と、比較的低出力インピーダンスの第２電流供給線Ｌ２とから、充電電流がパネル容量１２に供給されている。換言すれば、図１４に示すように、状態（２）−Ａの期間においては、インダクタ１１を通る経路とスイッチ素子Ｓ３を通る経路の２つの経路から並列的に電流が供給される。この状態の生成がこの実施の形態の特徴部分であり、これにより、従来のようにインダクタからの電流供給がなくなってから外部電源より電流を供給する構成と比べて、電力回収率を高めることが出来る。しかも、電圧ＶｐがレベルＶ２からレベルＶ１へ上昇する途中でガス放電が生じても、回路側の出力インピーダンスは低出力インピーダンスの状態にあるため、放電特性に悪影響を及ぼすこともない。
【０１２１】
状態（２）−Ｂ．（図１５）（時刻ｔ３〜）
インダクタ１１に蓄えられたエネルギーが全て放出されて０になり且つパネル電圧Ｖｐは第１レベルＶ１になった時刻ｔ３以後は、第３スイッチ素子Ｓ３のみを通して電流が供給され、パネル電圧Ｖｐは電源電圧Ｖｃｃに保持される。なお、第１スイッチ素子Ｓ１に直列に接続されるダイオードにより、電源側から第１スイッチ素子Ｓ１を経由してコンデンサ１０へ流れる電流は阻止されているため、第１スイッチ素子Ｓ１は、状態（２）−Ｂの期間中のいずれかの時点で開けば良い。
【０１２２】
既述した通り、第２レベルＶ２は比較的低い電圧であるので、（１）の期間（ｔ０〜ｔ２）はまだガス放電は開始せず、ガス放電電流は、状態（２）−Ａ（ｔ２〜ｔ３）あるいは状態（２）−Ｂ（ｔ３〜）のいずれかの期間で流れる。状態（２）−Ａおよび（２）−Ｂの期間においては既に第３クランプスイッチＳ３が閉じられており、静電容量成分１２に流入する電流の経路においては出力インピーダンスを十分に低くすることができるため、急激にガス放電電流が流れてもパネル電圧Ｖｐの低下は発生しないか、発生してもその低下を極めて小さく抑えることができ、Ｑ値を高めて無効電力回収率を高めつつ、プラズマディスプレイパネルの放電特性に悪影響を与えることが無くなる。
【０１２３】
以上の説明において、インダクタ１１を流れる電流ｉLが最大値から減少し始めて０になる前に、即ち電流ｉLの減少期間中に、第３クランプスイッチＳ３を閉じる点が従来の技術と異なっており、この実施の形態６によって得られる効果を、従来の動作と併せて説明する。
【０１２４】
尚、図１７（ａ）〜図１７（ｄ）に、第１〜第４スイッチＳ１〜Ｓ４に印加される第１〜第４スイッチ制御信号ＶＳ１〜ＶＳ４（それを総称したものが第２制御信号ＣＮＴＹＣ）のタイミングチャートを示す。又、比較の意味で、図３０の場合の第１〜第４スイッチ制御信号ＶＳ１Ｐ〜ＶＳ４Ｐのタイミングチャートを図１８（ａ）〜図１８（ｄ）に示す。
【０１２５】
ｉ）図１２（ｄ），図１２（ｅ）は、ＬＣ共振回路のＱ値が図１２（ａ）と同程度に高い状態において、従来のようにｉL＝０の時点で第３クランプスイッチＳ３を閉じる従来技術の場合を示している。この場合において、無効電力の回収効率を高くすることは可能であるが、状態（１）すなわちＬＣ共振回路におけるインダクタ１１からのみ電流を供給している状態でガス放電電流が流れてしまい、パネル電圧Ｖｐが低下して、プラズマディスプレイパネルの放電特性に悪影響を与えてしまうことは既に述べた通りである。
【０１２６】
ｉｉ）そこで、ＬＣ共振回路での到達電圧を、放電開始電圧を超えない程度、すなわち第２レベルＶ２程度になるまで、ＬＣ共振回路のＱを下げた従来技術の場合を示した図が図１２（ｆ），図１２（ｇ）である。この場合、放電特性には悪影響を与えないが、インダクタからの電流供給終了後に電源から電流を供給するので、無効電力回収効率はおよそＶ２／Ｖｃｃ程度まで低下してしまう。
【０１２７】
この場合の回収効率を図１２（ａ），図１２（ｂ），図１２（ｃ）に示す本発明の実施の形態６の場合と比較すると、図１２（ｆ）では、パネル電圧ＶｐがレベルＶ２に達した時点でｉL＝０となり、以後はインダクタＬから電流がパネルに供給されないため、パネル電圧ＶｐをＶ２からＶｃｃまで上昇させるための電流は、全て電圧Ｖｃｃの電源より第３クランプスイッチＳ３を通って供給するのに対し、図１２（ａ）〜図１２（ｃ）に示す実施の形態６によれば、第２レベルＶ２から電源電圧Ｖｃｃまでパネル電圧を上昇させるための電流の一部をインダクタ１１より供給することとなり（図１２（ａ），図１２（ｂ），図１２（ｃ）の電流波形における斜線部分）、電源から供給されるべき電流は、その分少なくなる。
【０１２８】
尚、図１２（ａ）〜図１２（ｃ）に示す破線の曲線は、図３０，図３１（ａ），図３１（ｂ）の場合を示している。
【０１２９】
プラズマディスプレイ装置における消費電力は、電源から供給する電流の総量（時間積分）に比例するため、図１２（ｆ），図１２（ｇ）の場合に比べて、図１２（ａ）〜図１２（ｃ）の場合の消費電力は小さくなる。すなわち、無効電力回収効率は図１２（ａ）〜図１２（ｃ）に示す場合の方が高くなる。
【０１３０】
以上、図１２（ａ）〜図１２（ｇ）における各特徴の比較を表にまとめると、以下に示す通りとなる。
【０１３１】
【表１】
2004177980.tif 000003
【０１３２】
無効電力回収効率のみを比較すれば図１２（ｄ）による場合が最も高いが、プラズマディスプレイの放電に悪影響が発生する。従って、放電に悪影響を与えずにかつ無効電力の回収効率を高く保とうとするには、図１２（ａ）〜図１２（ｃ）に示す本発明の実施の形態６による方が優れている。
【０１３３】
また、更に回収効率を高める目的でＬＣ共振のＱ値を高くするには、インダクタ１１のインダクタンスＬ（ＬX，ＬY）をより一層大きく設定すればよく、その時、パネル電圧Ｖｐが放電開始電圧Ｖｆに達する直前でクランプスイッチ（図１４におけるスイッチ素子Ｓ３）を閉じてやれば、立ち上がり時の電圧上昇率が比較的遅くなっても、ガス放電に悪影響を与えることはない。
【０１３４】
また、実施の形態１〜実施の形態５に示したような方法を用いて、Ｘ，Ｙ電極間の電位差を与えるパルスの放電の発生する側のエッジでの立ち上がりの電圧変化率を速くすれば、即ちインダクタンスＬYを小さくし、且つインダクタンスＬXを大きくすれば、それに伴い放電開始電圧Ｖｆが相対的に高くなるので（図３（ｃ）参照）、この点を利用することにより実施の形態１と実施の形態６の両方の効果を重畳的に得ることができる。即ち、（ａ）インダクタンスＬYをＶ１＞Ｖｆの関係が満たす範囲で小さくするか、（ｂ）インダクタンスＬYを変えないでインダクタンスＬXのみをより大きくして電位差（Ｙｉ−Ｘ）の立下がり時間をより長くするか、（ｃ）上記（ａ）と（ｂ）とを合体させて両インダクタンスＬX，ＬYを変更するという、いずれかの変形を用いることで、更に無効電力回収効率を向上させることも可能である。
【０１３５】
なお、パルスの立ち下がり（放電の発生しない側のエッジ）は放電特性に影響を与えないので、ｉL＝０になった後に第４クランプスイッチＳ４を閉じれば良い。
【０１３６】
この場合、パルスの立ち上がりと立ち下がりとではタイミング条件が異なるため、Ｖｓｓ＝Ｖｃｃ／２とはならない。Ｖｓｓ＝Ｖｃｃ／２のときを初期条件として電圧Ｖｓｓの最終到達電流を考えると、パルスの立ち上がりでコンデンサ１０から流れ出す電流よりも、パルスの立ち下がりでコンデンサ１０に流れ込む電流の方が大きいため、電圧Ｖｓｓは上昇し、電圧（Ｖｃｃ／２）よりやや高い値で安定する。
【０１３７】
（実施の形態７）
図１９に、この発明の実施の形態７における駆動回路を、図２０（ａ），図２０（ｂ）には、この発明の実施の形態７における動作を説明するための、ＬＣ共振を用いたプラズマディスプレイパネルの充電過程における電圧・電流波形図を、図２１，図２２，図２３には、この動作における電流回路を説明するための回路図をそれぞれ示す。
【０１３８】
図２４は、本実施の形態に係るプラズマディスプレイ装置の全体構成を示すブロック図である。同図２４の制御回路１０７Ｄが出力する第２制御信号ＣＮＴＹＤのタイミングに特徴があり、それは既述した図１６の第２制御信号ＣＮＴＹＣに相当する。そのタイミングチャートを図２５（ａ）〜図２５（ｅ）に示す。本回路１０７Ｄについても、その機能は新規であるが、それを実現する回路構成については、通常の設計上の変更の範囲内で図２６の回路１０７を修正することで得られる。
【０１３９】
図２４の各ドライバ１０３，１０４，１０５はそれぞれ図１９中のブロックＢＬ１〜ＢＬ３にあたる。
【０１４０】
図１９において、１２はプラズマディスプレイの電極間の静電容量成分を表わしている。パネル電圧Ｖｐは、プラズマディスプレイの電極間の電位差であり、ここでは図中右側の電極の電位を基準として、左側の電極が正の電圧の場合にＶｐを正の値としてあらわす。１１はインダクタ、Ｄはダイオード、Ｓ１〜Ｓ６はスイッチ素子である。このうちスイッチＳ４〜Ｓ６は、パネルの各電極の電圧を＋Ｖｃｃおよびグランドレベルに低インピーダンスで保持可能であるクランプスイッチである。ここでは、各スイッチ素子Ｓ１〜Ｓ６は、”Ｌ”レベルの制御信号によりオフ状態に制御され、かつ、”Ｈ”レベルの制御信号を受けてＯＮ状態となるものであり、例えばＦＥＴで構成されても良い。
【０１４１】
図１９に示した回路構成は、特開平８−１５２８６５号公報又はヨーロッパ出願の公開公報ＥＰ０７０４８３４Ａ１のＦｉｇ．５に示されたものと同一であるが、この発明の実施の形態７においては、上述した実施の形態６と同様に、プラズマディスプレイのガス放電が発生する前にクランプスイッチをＯＮすることにより、プラズマディスプレイパネルのガス放電に悪影響を与えないように動作を改良したものである。
【０１４２】
以下、動作について説明する。
【０１４３】
状態（１）．（図２１）
まず、パネル容量１２が電圧−Ｖｃｃに充電された状態で、スイッチ素子Ｓ２〜Ｓ６を開き、スイッチ素子Ｓ１を閉じる。すると、静電容量成分１２に充電された電荷がインダクタ１１を介して放電される。
【０１４４】
このとき、パネル容量１２とインダクタ１１がＬＣ直列共振回路を形成し、パネル電圧ＶｐはＱ値に応じて定まる到達電圧＋Ｖ１を目指して立ち上がり始める。理想的な状態ではＶ１＝Ｖｃｃであるが、共振回路中に存在する抵抗成分により、到達電圧Ｖ１は電源電位Ｖｃｃよりやや低い電圧となる（Ｖ１＜Ｖｃｃ）。
【０１４５】
このときの動作を更に詳しく見ると、最初インダクタＬを流れる電流ｉLが徐々に増大し、インダクタＬにエネルギーが蓄えられる。パネル電圧Ｖｐが０Ｖになった時点で、電流ｉLが最大値ｉL1に達し、インダクタＬに蓄えられるエネルギーも最大値１／２×Ｌ×ｉL12となる。その後は、インダクタＬに蓄えられたエネルギーが静電容量成分１２に対して放出されることにより、電流ｉLが徐々に減量する。
【０１４６】
状態（２）−Ａ．（図２２）
パネル電圧Ｖｐが到達電圧Ｖ１まで到達するよりも前、パネル電圧Ｖｐが第２レベルＶ２に達した時点でスイッチ素子Ｓ３及びＳ６を閉じる。このとき、まだスイッチ素子Ｓ１は閉じたままとする。両スイッチ素子Ｓ３およびＳ６を閉じた時点では、電流ｉLは０Ａになっていない。この瞬間の電流を記号ｉL2として表わすと、インダクタ１１には、まだ１／２×Ｌ×ｉL22のエネルギーが蓄えられており、この蓄えられたエネルギーを静電容量成分１２に放出し終わるまで、インダクタ１１には電流が流れ続ける。併せて、スイッチ素子Ｓ３およびＳ６が閉じられているため、スイッチ素子Ｓ３およびＳ６を通しても電流が供給される。
【０１４７】
従って、図２２に示すように、状態（２）−Ａの期間においては、インダクタＬを通る経路とスイッチ素子Ｓ３およびＳ６を通る経路との２つの経路から、並列的に電流が供給される。
【０１４８】
状態（２）−Ｂ．（図２３）
インダクタＬに蓄えられたエネルギーが全て放出されて０になった後は、スイッチ素子Ｓ３およびＳ６を通る経路によってのみ電流が供給され、パネル電圧Ｖｐは維持パルス電圧＋Ｖｃｃに保持される。なお、スイッチ素子Ｓ１に直列に接続されるダイオードにより、電源側からスイッチ素子Ｓ１を経由してグランドへ流れる電流は阻止されているため、スイッチ素子Ｓ１は、状態（２）−Ｂの期間中のいずれかの時点で開けば良い。
【０１４９】
状態（３）〜状態（４）−Ｂ．（図示せず）
状態（１）〜（２）−Ｂと同様で逆極性の動作が行われる。
【０１５０】
第２レベルＶ２は、比較的低い電圧（Ｖ２＜Ｖｆ＆Ｖ２＜Ｖ１）であるので、（１）の期間はまだガス放電は開始せず、ガス放電電流は、状態（２）−Ａあるいは状態（２）−Ｂのいずれかの期間で流れる。状態（２）−Ａおよび（２）−Ｂの期間においては既にクランプスイッチＳ３およびＳ６が閉じられており、静電容量成分１２に流入する電流の経路においては出力インピーダンスは十分に低くすることができるため、急激にガス放電電流が流れても、パネル電圧Ｖｐの低下は発生しないか、発生しても、極めて小さく抑えることができ、プラズマディスプレイのガス放電特性に悪影響を与えることが無くなる。
【０１５１】
（付記）
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【図面の簡単な説明】
【０１５２】
【図１】この発明の実施の形態１による維持パルス発生回路を示す回路図である。
【図２】この発明の実施の形態１による駆動波形を示すタイミング図である。
【図３】維持パルスの拡大図である。
【図４】実施の形態１に係るプラズマディスプレイ装置の全体構成を示すブロック図である。
【図５】スイッチ制御信号のタイミングチャートである。
【図６】実際のデバイスを使用したこの発明の実施の形態２による維持パルス発生回路図である。
【図７】この発明の実施の形態３による駆動波形を示すタイミング図である。
【図８】実施の形態２に係るプラズマディスプレイ装置の全体構成を示すブロック図である。
【図９】スイッチ制御信号のタイミングチャートである。
【図１０】この発明の実施の形態４による駆動波形を示すタイミング図である。
【図１１】この発明の実施の形態５による駆動波形を示すタイミング図である。
【図１２】この発明の実施の形態６による動作を説明するＬＣ共振を用いたプラズマディスプレイパネルの充電過程を従来技術の充電過程と共に示す波形図である。
【図１３】この発明の実施の形態６による動作における電流経路の説明図である。
【図１４】この発明の実施の形態６による動作における電流経路の説明図である。
【図１５】この発明の実施の形態６による動作における電流経路の説明図である。
【図１６】実施の形態３に係るプラズマディスプレイ装置の全体構成を示すブロック図である。
【図１７】実施の形態６に係るスイッチ制御信号のタイミングチャートである。
【図１８】図３０に示す従来技術の場合のスイッチ制御信号のタイミングチャートである。
【図１９】この発明の実施の形態７における駆動回路図である。
【図２０】この発明の実施の形態７による動作を説明するＬＣ共振を用いたプラズマディスプレイパネルの充電過程における電圧・電流波形図である。
【図２１】この発明の実施の形態７上記動作における電流経路の説明図である。
【図２２】この発明の実施の形態７上記動作における電流経路の説明図である。
【図２３】この発明の実施の形態７上記動作における電流経路の説明図である。
【図２４】実施の形態７に係るプラズマディスプレイ装置の全体構成を示すブロック図である。
【図２５】実施の形態７のスイッチ制御信号のタイミングチャートである。
【図２６】プラズマディスプレイの構成を示す概要図である。
【図２７】プラズマディスプレイパネルのセルの構成を示す断面図である。
【図２８】プラズマディスプレイの駆動方法を示す印加電圧波形の説明図である。
【図２９】プライミングパルスにおける壁電荷の移動を説明する図である。
【図３０】従来の維持パルス発生回路のＸ共通ドライバ回路図である。
【図３１】図３０の動作説明図である。
【図３２】プラズマディスプレイパネルおよび駆動回路の等価回路図である。
【図３３】図３２の簡略化した等価回路図である。
【図３４】図３２の動作説明図である。
【図３５】放電電流によるパネル電圧の変化と放電電流の変化とを示す図である。
【図３６】ＬＣ共振回路のＱ値と到達電圧との関係を示す図である。
【符号の説明】
【０１５３】
１  表示パネル、２，１０５  Ｘ維持ドライバ、３，１０３  Ｙ維持ドライバ、１１，２４，３６  インダクタ、２６，３８  第３スイッチ素子、１２３ａ  第１維持パルス、１２３ｂ  第２維持パルス。
【図１】
2004177980.tif 000004
【図２】
2004177980.tif 000005
【図３】
2004177980.tif 000006
【図４】
2004177980.tif 000007
【図５】
2004177980.tif 000008
【図６】
2004177980.tif 000009
【図７】
2004177980.tif 000010
【図８】
2004177980.tif 000011
【図９】
2004177980.tif 000012
【図１０】
2004177980.tif 000013
【図１１】
2004177980.tif 000014
【図１２】
2004177980.tif 000015
【図１３】
2004177980.tif 000016
【図１４】
2004177980.tif 000017
【図１５】
2004177980.tif 000018
【図１６】
2004177980.tif 000019
【図１７】
2004177980.tif 000020
【図１８】
2004177980.tif 000021
【図１９】
2004177980.tif 000022
【図２０】
2004177980.tif 000023
【図２１】
2004177980.tif 000024
【図２２】
2004177980.tif 000025
【図２３】
2004177980.tif 000026
【図２４】
2004177980.tif 000027
【図２５】
2004177980.tif 000028
【図２６】
2004177980.tif 000029
【図２７】
2004177980.tif 000030
【図２８】
2004177980.tif 000031
【図２９】
2004177980.tif 000032
【図３０】
2004177980.tif 000033
【図３１】
2004177980.tif 000034
【図３２】
2004177980.tif 000035
【図３３】
2004177980.tif 000036
【図３４】
2004177980.tif 000037
【図３５】
2004177980.tif 000038
【図３６】
2004177980.tif 000039