(57)【要約】【課題】半導体装置が実装される実装基板の配線パターン密度を低減し、配線パターンの引き回しを容易にすることができる。【解決手段】ベアチップ３のパッド３ａとボンディングワイヤ７で接続されたパッド５を設ける。パッド５からパッケージの下面に伸びたビア６ａと、パッド５からパッケージの上面に伸びたビア６ｂを設ける。これにより、パッケージ２の上面、下面に実装基板を接続することができ、実装基板のパターン密度を下げ、実装基板の配線パターンの引き回しを容易にすることができる。【選択図】　　　　図１
2004039894.tif 000002
【特許請求の範囲】
【請求項１】
ボールグリッドアレイパッケージの半導体装置において、
パッケージ内部に固定され、ベアチップの信号線と接続されるパッドと、
前記パッドから前記パッケージの下面及び上面に伸びたビアと、
を有することを特長とする半導体装置。
【請求項２】
前記パッドから前記パッケージの下面又は上面の一方に伸びたビアをさらに有することを特長とする請求項１記載の半導体装置。
【請求項３】
ボールグリッドアレイパッケージの半導体装置において、
パッケージ内部に固定され、ベアチップの信号線と接続されるパッドと、
前記パッドから前記パッケージの下面又は上面の一方に伸びたビアと、
を有することを特長とする半導体装置。
【請求項４】
ボールグリッドアレイパッケージの半導体装置の実装システムにおいて、
パッケージ内部に固定され、ベアチップの信号線と接続されるパッドと、前記パッドから前記パッケージの下面及び上面に伸びたビアと、を有する半導体装置と、
前記パッケージの下面で前記ビアと接続される第１の基板と、
前記パッケージの上面で前記ビアと接続される第２の基板と、
を有することを特長とする半導体装置の実装システム。
【請求項５】
ボールグリッドアレイパッケージの半導体装置の実装システムにおいて、
パッケージ内部に固定され、ベアチップの信号線と接続されるパッドと、前記パッドから前記パッケージの下面及び上面に伸びたビアと、を有する半導体装置を、前記ビア同士が接続されるように重ねて実装したことを特長とする半導体装置の実装システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置及び半導体装置の実装システムに関し、特にボールグリッドアレイパッケージの半導体装置及びボールグリッドアレイパッケージの半導体装置の実装システムに関する。
【０００２】
【従来の技術】
現在、半導体装置の実装基板と接続される接続ピン数は、素子の高集積化に伴い増加している。また、半導体装置の面積の縮小化を図るため、ピン間隔は縮小化されている。
【０００３】
半導体装置のパッケージには、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）、ＳＱＦＰ（Ｓｈｒｉｎｋ　Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）などがある。しかし、これらは、接続ピン数の増加、面積の縮小化への対応に限界がある。そこで、最近、多くの接続ピンを設けることができるＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）パッケージが注目されている。
【０００４】
ＢＧＡパッケージの半導体装置は、パッケージ下面に、接続ピン（パッド）を有している。図１６は、従来のＢＧＡパッケージの半導体装置の断面図を示す。図には、半導体装置１００、半導体装置１００を実装している実装基板１１０が示してある。半導体装置１００は、半田ボール１１１によって、実装基板１１０に実装されている。
【０００５】
半導体装置１００は、パッケージ１０１、パッケージ１０１の実装基板１１０側の内壁に固定される内部基板１０２、内部基板１０２からパッケージ１０１下面へと伸びる柱状のビア１０３、パッケージ１０１の実装基板１１０側の内壁に固定されるベアチップ１０４、及びベアチップ１０４とビア１０３を接続するボンディングワイヤ１０５を有している。
【０００６】
ビア１０３の内部基板１０２側の一端は、ボンディングワイヤ１０５と接続されるパッド１０３ａを有している。ビア１０３の実装基板１１０側の一端は、半田ボール１１１を介して実装基板１１０の配線パターンと接続されるためのパッド１０３ｂを有している。ベアチップ１０４は、ボンディングワイヤ１０５と接続されるためのパッド１０４ａを有している。
【０００７】
ベアチップ１０４の上面又は内部で引き回されている信号線は、パッド１０４ａに引き出される。パッド１０４ａとビア１０３のパッド１０３ａは、ボンディングワイヤ１０５で接続される。ビア１０３のパッド１０３ｂは、半田ボール１１１を介して、実装基板１１０の配線パターンと接続される。このようにして、半導体装置１００は、パッケージ１０１の実装基板１１０側の下面からのみ、信号線が引き出される。
【０００８】
ところで、ＢＧＡパッケージの半導体装置の接続ピンは（図１６のビア１０３のパッド１０３ｂ）、８００ピンのものがあり、また、ピン間隔が０．８ｍｍのものがある。このような接続ピン数の多い半導体装置では、ビルドアップ基板や、多くの層からなる多層基板に実装される。
【０００９】
【発明が解決しようとする課題】
しかし、半導体装置の素子の高集積化は、さらに進み、半導体装置の接続ピン数はさらに増加している。そのため、実装基板の配線パターンの密度は上昇し、配線パターンの引き回しが困難となっているという問題点があった。
【００１０】
本発明はこのような点に鑑みてなされたものであり、実装基板の配線パターン密度を下げ、容易に配線パターンの引き回しが行える半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明では、上記課題を解決するために、ボールグリッドアレイパッケージの半導体装置１において、パッケージ２内部に固定され、ベアチップ３の信号線と接続されたパッド５と、パッド５からパッケージ２の下面及び上面に伸びたビア６ａ、６ｂと、を有することを特長とする半導体装置１が提供される。
【００１２】
このような半導体装置１によれば、図１に示すように、パッド５は、パッケージ２の内部に固定され、ベアチップ３の信号線とボンディングワイヤ７によって接続される。ビア６ａ，６ｂは、パッド５から、パッケージ２の下面及び上面に伸びる。
【００１３】
これにより、パッケージ２の上面、下面に実装基板を接続することができ、実装基板のパターン密度を下げる。
【００１４】
【発明の実施の形態】
本発明の第１の実施の形態を図面を参照して説明する。
図１は、本発明の第１の実施の形態である半導体装置の縦断面図を示す。図１に示す半導体装置１は、パッケージ２、パッケージ２の内壁の下面中央に固定されるベアチップ３、パッケージ２の内側の下面でベアチップ３の周囲に固定される内部基板４、内部基板４の上面に固定され、ベアチップ３の信号線と接続されるパッド５、パッド５からパッケージ２の下面に伸びたビア６ａ、パッド５からパッケージ２の上面に伸びたビア６ｂ、ベアチップ３とパッド５を接続するボンディングワイヤ７、及びパッケージ２の内部に封入されたモールド８から構成される。
【００１５】
ベアチップ３は、その上面にボンディングワイヤ７と接続されるためのパッド３ａを有している。ベアチップ３の上面又は内部で引き回されている信号線は、パッド３ａに引き出されている。ベアチップ３のパッド３ａとパッド５は、ボンディングワイヤ７によって接続される。
【００１６】
ビア６ａ，６ｂは、半田ボールを介して、実装基板の配線パターンと接続されるように、パッケージ２の外側下面内、上面内に円柱状のビアパッド６ａａ，６ｂａを有している。
【００１７】
このように、ベアチップ３の信号線と接続されたパッド５と、パッド５からパッケージ２の外側下面及び上面に伸びるビア６ａ，６ｂを設け、ベアチップ３の信号線を、パッケージ２の外側上面及び下面の両面に引き出すようにした。これにより、パッケージ２の上面、下面に実装基板を接続することができ、実装基板のパターン密度を下げ、実装基板の配線パターンの引き回しを容易にすることができる。
【００１８】
また、配線パターン密度を下げたことにより、実装基板のビアホールの数も低減されるので、半導体装置を実装する数量を増加させることができる。
なお、ベアチップ３の周囲の内部基板４上に、ボンディングワイヤ７と接続されるパッドを設け、このパッドとパッド５を接続する配線パターンを内部基板４の内層に設けるようにしてもよい。これによっても、ベアチップ３の信号線とパッド５は、電気的に接続され、ベアチップ３の信号線を、パッケージ２の外側上面及び下面の両面に引き出すことができる。
【００１９】
次に、半導体装置の製造方法について説明する。
図２は、半導体装置の分解図である。図に示すように、半導体装置１のパッケージ２は、下パッケージ２ａ、上パッケージ２ｂに分かれている。パッケージ２は、セラミックからなる。
【００２０】
下パッケージ２ａ、内部基板４には、ビア６ａが嵌め合わされるように穴を形成する。下パッケージ２ａ、内部基板４の形成した穴に、ビア６ａを下パッケージの下面から打ち込む。ビア６ａの長さは、下パッケージ２ａの外側下面から、内部基板４の上面の厚さと同じ長さにする。
【００２１】
内部基板４のビア６ａが打ち込まれている部分に、レジストなどを用いてパッド５を成型する。ベアチップ３のパッド３ａとパッド５をボンディングワイヤ７で接続する。なお、内部基板４には、ガラスエポキシなどが用いられる。
【００２２】
ビア６ｂは、上パッケージ２ｂの成型時に、一体成型する。ビア６ａ，６ｂ、及びパッド５は、例えば、銅を材料とする。パッド５には、金メッキを行う。
下パッケージ２ａと上パッケージ２ｂを接合する。図３は、図２の半導体装置の組み立て後を示す図である。ビア６ｂは、上パッケージ２ｂと下パッケージ２ａとが接合されたとき、パッド５に到達する長さより長く、かつその接合によって、折れない長さを有している。すなわち、下パッケージ２ａと上パッケージ２ｂの接合によって、ビア６ｂは、パッド５と圧着される。
【００２３】
また、下パッケージ２ａと上パッケージ２ｂを接合するとき、その間にモールド８を注入し、パッケージ２の内部を封止する。モールド８の材料には、アルミニウムシリコンや窒化アルミニウムセラミックスなどを用いる。
【００２４】
なお、封止方法には、微量のガスや水分などの侵入を防ぐため、外界から密閉された方式である気密封止法がある。気密封止法は、用いる材料によって金属封止、セラミック封止、半田封止などがある。また、気密封止法ほどの密閉性はないものの、安価で量産性に優れているトランスファーモールド法に代表される非気密封止法などがある。
【００２５】
このように、ビア６ｂと一体成型された上パッケージ２ｂを、ビア６ａが打ち込まれた下パッケージ２ａに接合し、ビア６ｂとパッド５を圧着して、ベアチップ３の信号線を、パッケージ２の上面、下面の両面に引き出した半導体装置を製造することができる。
【００２６】
また、下パッケージ２ａにビア６ａ，６ｂを形成してから、上パッケージ２ｂを接合して半導体装置を製造することもできる。図４は、半導体装置の分解図（その２）である。図に示すように、半導体装置１のパッケージ２は、セラミックの下パッケージ２ａ、上パッケージ２ｂに分かれている。
【００２７】
ビア６ａを、図２で説明したのと同様に、下パッケージ２ａ、内部基板４に穴を形成し、打ち込んで固定する。内部基板４のビア６ａが打ち込まれている部分に、ビア６ｂと圧着されるためのパッド５を、レジストなどを利用して成型する。ベアチップ３のパッド３ａとパッド５をボンディングワイヤ７で接続する。パッド５の上に、ビア６ｂを接合する。ビア６ｂの長さは、下パッケージ２ａと上パッケージ２ｂが接合されたとき、上パッケージ２ｂより少し突出する長さにしておく。
【００２８】
上パッケージ２ｂには、ビア６ｂのパッド６ｂａと同形の穴２ｂａを形成する。上パッケージ２ｂを下パッケージ２ａに、パッド６ｂａが穴２ｂａに嵌めあわされるように接合する。図５は、図４の半導体装置の組み立て後を示す図である。下パッケージ２ａと上パッケージ２ｂを接合するとき、その間にモールド８を注入し、パッケージ２の内部を封止する。モールド８の材料、封止方法は、図２，３で説明したのと同じであり、説明を省略する。
【００２９】
ビア６ｂ（パッド６ｂａ）の上パッケージ２ｂから突出した部分を削り、上パッケージ２ｂの平面内に収まるようにする（ビアポスト形成）。
このように、下パッケージ２ａにビア６ａ，６ｂを固定し、ビア６ｂ（パッド６ｂａ）と嵌め合う同形の穴２ｂａを有した上パッケージ２ｂを下パッケージ２ａに接合し、ベアチップ３の信号線を、パッケージ２の上面、下面の両面に引き出した半導体装置を製造することができる。
【００３０】
さらに、ビアが固定されている下パッケージにモールドを覆い、焼結あるいは凝固処理を行って、半導体装置を製造することもできる。図６は、半導体装置の上パッケージの成型前の図である。半導体装置１は、図２の説明と同様に、下パッケージ２ａ、内部基板４にビア６ａを固定し、パッド５を成型する。ベアチップ３のパッド３ａとパッド５をボンディングワイヤ７で接続する。パッド５の上にビア６ｂを接合する。
【００３１】
下パッケージ２ａ全体をモールドで覆い、焼結或いは凝固処理を行う。モールドは、ビア６ｂのパッド６ｂａの高さまで覆う。焼結或いは凝固処理を行う場合のモールド材には、高熱伝導、高熱膨張のアルミニウム／シリコンカーバイトを合成したものや、樹脂モールドを使用する。図７は、半導体装置の上パッケージの成型後の図である。図に示すように、モールド８ａは、焼結或いは凝固処理によって上パッケージを構成する。
【００３２】
このように、下パッケージ２ａにビア６ａ，６ｂを固定し、下パッケージ２ａの上をモールド８ａで覆い、焼結或いは凝固処理して、ベアチップ３の信号線を、パッケージの上面、下面の両面に引き出した半導体装置を製造することができる。
【００３３】
次に半導体装置の実装基板への実装について説明する。
図８は、半導体装置と実装基板の斜視図を示す。図には、本発明の半導体装置１ａ〜１ｃ、下実装基板１１、上実装基板１２（一部省略してある）、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）１３が示してある。半導体装置１ａ〜１ｃは、パッケージの上下面で、下実装基板１１、上実装基板１２に実装されている。半導体装置１ａ〜１ｃのベアチップの信号線と接続されているビアは、信号の種類に応じて、下実装基板１１、上実装基板１２の配線パターンと接続するようにする。ＣＰＵ１３は、下実装基板１１に実装されている。
【００３４】
例えば、半導体装置１ａ〜１ｃをＤＳＰ（Ｄｉｇｉｔａｌ　ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）とする。ＤＳＰは、ＤＳＰ間のみで、アドレス信号、データ、制御信号の送受信を行うローカルバスを有するとする。ＣＰＵ１３との間でデータの送受信を行うＰＣＩインターフェースのバスを有するとする。図８には示してないがパッケージの上下面でデータの入出力可能な、本発明の半導体装置に係るメモリが、下実装基板１１、上実装基板１２の間に実装されているとする。このメモリのパッケージの上面には、ＤＳＰのローカルバスと接続されるパッドを有し、下面のパッケージには、電源入力、リセット信号入力を行うためのパッドを有する。なお、パッケージの下面側にのみ、パッドを有するメモリを使用するのであれば、上実装基板１２に実装すればよい。
【００３５】
この場合、ローカルバスの配線パターンを上実装基板１２に配線し、ＰＣＩインターフェースの配線パターンを下実装基板１１に配線するようにする。これにより、ＤＳＰのローカルバスと、ＣＰＵのＰＣＩバスとを上下の実装基板により、物理的に切り離すことができ、それぞれのバスによるクロストーク、ノイズの発生を防止することができる。すなわち、上下の実装基板の配線パターンを、信号の種類によって分け、配線することによって、配線パターンでのクロストーク、ノイズの発生を防止することができる。
【００３６】
なお、図に示してないが、コネクタ、又はリード線によって、下実装基板と上実装基板の信号線、電源線を直接接続するようにしてもよい。
図９は、半導体装置、実装基板及びフレキシブル基板の斜視図を示す。図には、下実装基板１１、上実装基板１２ａ〜１２ｃ、及びフレキシブル基板１４ａ、１４ｂが示してある。下実装基板１１と上実装基板１２ａ〜１２ｃの間には、図示されてないが、本発明の半導体装置が実装されている。上実装基板１２ａと上実装基板１２ｂには、フレキシブル基板１４ａが接続されている。上実装基板１２ｂと上実装基板１２ｃには、フレキシブル基板１４ｂが接続されている。
【００３７】
これにより、例えば、上実装基板１２ａ〜１２ｃの上方向又は下方向から力が加わり、上実装基板１２ａ〜１２ｃがたわんでも、フレキシブル基板１４ａ，１４ｂでたわみが吸収され、上実装基板のクラックを防止することができる。
【００３８】
すなわち、半導体装置ごとに上実装基板を実装し、各上実装基板の配線パターンをフレキシブル基板で接続することによって、上実装基板の破損を防止することができる。
【００３９】
なお、半導体装置は、互いに直接接続し、実装基板に実装するようにしてもよい。図１０は、互いに直接接続した半導体装置を実装基板に実装した断面図である。図には、下実装基板２０ａ、上実装基板２０ｂ、本発明の半導体装置１ｄ，１ｅが示してある。半導体装置１ｄのパッケージ下面側のパッド１ｄａと下実装基板２０ａの配線パターンが接続されている。半導体装置１ｄのパッケージ上面側のパッド１ｄｂと、半導体装置１ｅのパッケージ下面側のパッド１ｅａとが接続されている。半導体装置１ｅのパッケージ上面側のパッド１ｅｂと上実装基板２０ｂの配線パターンが接続されている。
【００４０】
例えば、半導体装置１ｄ，１ｅがマスタースレーブの関係にある半導体装置とする。この場合、半導体装置１ｄ，１ｅの、パッド１ｄａ，１ｄｂ，１ｅａ，１ｅｂへのベアチップの信号線出力は、同じ配置とすることができ、データ線同士、アドレス線同士を上下で直接接続をすることができる。
【００４１】
このように、半導体装置を上下で直接接続することによって、実装基板上に配線を行うことなく、互いの、半導体装置の信号の送受信を行うことが可能となり、実装基板の配線パターンの密度を低減することができ、配線パターンの引き回しが容易となる。
【００４２】
次に、半導体装置とバイパスコンデンサの位置関係について説明する。半導体装置では、供給される電源端子間に、電源変動の防止、ノイズ除去のためバイパスコンデンサが接続される。バイパスコンデンサは、一般に、半導体装置近傍に接続されるのが好ましい。図１１は、半導体装置とバイパスコンデンサを示す断面図である。図に示すように、本発明の半導体装置１ｆは、下実装基板３０ａ、上実装基板３０ｂに実装されている。ビア１ｆａ〜１ｆｄは、電源を入力するためのビアである。
【００４３】
電源を下実装基板３０ａの配線パターン３０ａａから、ビア１ｆａ，１ｆｂ、及びビア１ｆｃ，１ｆｄに供給する。ビア１ｆａ〜１ｆｄは、上実装基板３０ｂの配線パターンにも接続されている。よって、バイパスコンデンサ３１ａ，３１ｂは、上実装基板３０ｂのビア１ｆａ〜１ｆｄの近傍に実装することができる。これにより、電源変動の防止、ノイズ除去を効率よく行うことができる。
【００４４】
次に、半導体装置の実装基板への実装方法について説明する。図１２は、半導体装置の実装方法を説明する説明図である。図には、下実装基板４０ａに実装された本発明の半導体装置１ｇと上実装基板４０ｂが示してある。半導体装置１ｇのビア１ｇａに半田ボール４１ａ，４１ｂを付着させておく。半田ボール４１ａ，４１ｂは、半導体装置１ｇの上下のパッケージ面で、融解温度が異なる半田ボールを使用する。上パッケージの半田ボール４１ｂは、下パッケージの半田ボール４１ａの融解温度より低いものを使用する。下実装基板４０ａと半導体装置１ｇをリフローに通し、半導体装置１ｇを下実装基板４０ａに実装する。
【００４５】
下実装基板４０ａに実装されている半導体装置１ｇと上実装基板４０ｂを、半田ボール４１ｂが融解する温度に達したリフローに通し、半導体装置１ｇを上実装基板４０ｂに実装する。このとき、上実装基板４０ｂに実装される半田ボール４１ｂの融解温度は、下実装基板４０ａに実装される半田ボール４１ａの融解温度より低いものを使用しているため、下側の半田ボール４１ａは、融解しない。このようにして、半導体装置１ｇの上下面に実装基板が実装される。
【００４６】
図１３は、半導体装置の実装方法（その２）を説明する説明図である。図には、下実装基板４２ａに実装された本発明の半導体装置１ｈと上実装基板４２ｂが示してある。まず、半導体装置１ｈの、ビア１ｈａの下実装基板４２ａ側のパッドに半田ボール４３ａを付着させておく。ビア１ｈａの上実装基板４２ｂ側のパッドには、ペーストを付着させておく。下実装基板４２ａと半導体装置１ｈをリフローに通し、図１３に示すように、半導体装置１ｈを下実装基板４２ａに実装する。
【００４７】
上実装基板４２ｂの、半導体装置１ｈのビア１ｈａと接続されるランドに、半田ボール４３ｂを付着する。半田ボール４３ｂは、下実装基板４２ａの実装に使用した半田ボール４３ａより融解温度の低い半田ボールを使用する。下実装基板４２ａに実装されている半導体装置１ｈと上実装基板４２ｂを、半田ボール４３ｂが融解する温度に達したリフローに通し、半導体装置１ｈを上実装基板４２ｂに実装する。このとき、上実装基板４２ｂの半田ボール４３ｂの融解温度は、下実装基板４２ａの半田ボール４３ａの融解温度より低いものを使用しているため、半田ボール４３ａは、融解しない。このようにして、半導体装置１ｈの上下面に実装基板が実装される。
【００４８】
上実装基板４２ｂに半田ボールを付着するようにすることで、半導体装置を上実装基板に実装しない場合、不要な半田ボールを半導体装置の上面に付着させなくて済む。
【００４９】
次に第２の実施の形態について説明する。図１４は、本発明の第２の実施の形態である半導体装置の縦断面図を示す。図１４に示す半導体装置５０は、第１の実施の形態の半導体装置に対し、ベアチップの信号線と接続された一つのパッドから、ビアが下パッケージ方向のみ、又は上パッケージ方向へのみ伸びているところが異なる。図１に示した半導体装置と同じものには、同じ符号をつけ説明は、省略する。
【００５０】
図に示すように、半導体装置５０は、ベアチップ３のパッド３ａとボンディングワイヤ７によって接続されたパッド５１ａ，５１ｂ、パッド５１ａから下パッケージ２ａの外側下面に伸びたビア５２ａ、パッド５１ｂから上パッケージ２ｂの外側上面に伸びたビア５２ｂを有している。
【００５１】
このように、ベアチップ３の信号線を、下パッケージ２ａにのみ、又は上パッケージ２ｂにのみ引き出すことによって、実装基板の配線パターンの密度を減らすことができ、配線パターンの引き回しを容易にすることができる。
【００５２】
次に第３の実施の形態について説明する。図１５は、本発明の第３の実施の形態である半導体装置の縦断面図を示す。図１５に示す半導体装置６０は、第２の実施の形態の半導体装置に対し、ベアチップの信号線と接続された一つのパッドから下パッケージ方向及び上パッケージ方向へ伸びたビアが混在しているところが異なっている。図１４に示した半導体装置と同じものには、同じ符号をつけ説明は、省略する。
【００５３】
図に示すように、半導体装置６０は、ベアチップ３のパッド３ａとボンディングワイヤ７によって接続されたパッド６１、パッド６１から下パッケージ２ａの外側面に伸びたビア６２ａ、パッド６１から上パッケージ２ｂの外側面に伸びたビア６２ｂを有している。また、パッド５１ａから下パッケージ２ａに伸びたビア５１ａ、パッド５１ｂから上パッケージ２ｂに伸びたビア５２ｂを有している。
【００５４】
このように、ベアチップ３の信号線と接続されたパッド５１ａ，５１ｂから、下パッケージ２ａにのみ、上パッケージ２ｂにのみ伸びたビア５２ａ，５２ｂと、パッド６１から下パッケージ２ａ及び上パッケージ２ｂに伸びたビア６２ａ，６２ｂを混在することによって、下実装基板及び上実装基板の配線パターンの密度を減らすことができ、配線パターンの引き回しを容易にすることができる。
【００５５】
（付記１）　ボールグリッドアレイパッケージの半導体装置において、
パッケージ内部に固定され、ベアチップの信号線と接続されるパッドと、
前記パッドから前記パッケージの下面及び上面に伸びたビアと、
を有することを特長とする半導体装置。
【００５６】
（付記２）　前記パッドから前記パッケージの下面又は上面の一方に伸びたビアをさらに有することを特長とする付記１記載の半導体装置。
（付記３）　ボールグリッドアレイパッケージの半導体装置において、
パッケージ内部に固定され、ベアチップの信号線と接続されるパッドと、
前記パッドから前記パッケージの下面又は上面の一方に伸びたビアと、
を有することを特長とする半導体装置。
【００５７】
（付記４）　ボールグリッドアレイパッケージの半導体装置の実装システムにおいて、
パッケージ内部に固定され、ベアチップの信号線と接続されるパッドと、前記パッドから前記パッケージの下面及び上面に伸びたビアと、を有する半導体装置を、前記ビア同士が接続されるように重ねて実装したことを特長とする半導体装置の実装システム。
【００５８】
（付記５）　ボールグリッドアレイパッケージの半導体装置の実装システムにおいて、
パッケージ内部に固定され、ベアチップの信号線と接続されるパッドと、前記パッドから前記パッケージの下面及び上面に伸びたビアと、を有する半導体装置と、
前記パッケージの下面で前記ビアと接続される第１の基板と、
前記パッケージの上面で前記ビアと接続される第２の基板と、
を有することを特長とする半導体装置の実装システム。
【００５９】
（付記６）　前記第１の基板及び前記第２の基板の配線パターンは、前記半導体装置が入出力する信号の種類によって分けられていることを特長とする付記５記載の半導体装置の実装システム。
【００６０】
（付記７）　前記第２の基板は、前記半導体装置毎の前記パッケージの上面に接続され、前記第２の基板間をフレキシブル基板で接続したことを特長とする付記５の半導体装置の実装システム。
【００６１】
（付記８）　前記第１の基板又は前記第２の基板の一方は、前記半導体装置に電源を供給する配線パターンを有し、他方は、前記半導体装置の近傍にバイパスコンデンサを有することを特長とする付記５記載の半導体装置の実装システム。
【００６２】
（付記９）　基板に実装されるためのパッドをパッケージの上下面に有する半導体装置の実装方法において、
パッケージの下面側のパッドに付着した半田ボールより融解温度の低い半田ボールを前記パッケージの上面側のパッドに付着し、
前記パッケージの下面側に第１の基板をリフローによって接続し、
前記パッケージの上面側に第２の基板を前記融解温度に達したリフローによって接続する、
ことを特長とする半導体装置の実装方法。
【００６３】
（付記１０）　基板に実装されるためのパッドをパッケージの上下面に有する半導体装置の実装方法において、
パッケージの下面側のパッドに付着した半田ボールより融解温度の低い半田ボールを前記パッケージの上面側と接続される第１の基板に付着し、
前記パッケージの下面側に第２の基板をリフローによって接続し、
前記パッケージの上面側に前記第１の基板を前記融解温度に達したリフローによって接続する、
ことを特長とする半導体装置の実装方法。
【００６４】
【発明の効果】
以上説明したように本発明では、ビアをパッケージの内部に固定され、ベアチップの信号線と接続されたパッドから、パッケージの下面及び上面に伸びるように構成した。これにより、パッケージの上面、下面に実装基板を接続することができ、実装基板のパターン密度を下げ、実装基板の配線パターンの引き回しを容易にすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である半導体装置の縦断面図を示す。
【図２】半導体装置の分解図である。
【図３】図２の半導体装置の組み立て後を示す図である。
【図４】半導体装置の分解図（その２）である。
【図５】図４の半導体装置の組み立て後を示す図である。
【図６】半導体装置の上パッケージの成型前の図である。
【図７】半導体装置の上パッケージの成型後の図である。
【図８】半導体装置と実装基板の斜視図を示す。
【図９】半導体装置、実装基板及びフレキシブル基板の斜視図を示す。
【図１０】互いに直接接続した半導体装置を実装基板に実装した断面図である。
【図１１】半導体装置とバイパスコンデンサを示す断面図である。
【図１２】半導体装置の実装方法を説明する説明図である。
【図１３】半導体装置の実装方法（その２）を説明する説明図である。
【図１４】本発明の第２の実施の形態である半導体装置の縦断面図を示す。
【図１５】本発明の第３の実施の形態である半導体装置の縦断面図を示す。
【図１６】従来のＢＧＡパッケージの半導体装置の断面図を示す。
【符号の説明】
１，１ａ〜１ｈ，５０，６０　半導体装置
２　パッケージ
２ａ　下パッケージ
２ｂ　上パッケージ
３　ベアチップ
３ａ，５，５１ａ，５１ｂ，６１　パッド
４　内部基板
６ａ，６ｂ，５２ａ，５２ｂ，６２ａ，６２ｂ，１ｈａ　ビア
７　ボンディングワイヤ
８，８ａ　モールド
１１，２０ａ，３０ａ，４０ａ，４２ａ　下実装基板
１２，１２ａ〜１２ｃ，２０ｂ，３０ｂ，４０ｂ，４２ｂ　上実装基板
１４ａ，１４ｂ　フレキシブル基板
３０ａａ　配線パターン
３１ａ，３１ｂ　コンデンサ
４１ａ，４１ｂ，４３ａ，４３ｂ　半田ボール
【図１】
2004039894.tif 000003
【図２】
2004039894.tif 000004
【図３】
2004039894.tif 000005
【図４】
2004039894.tif 000006
【図５】
2004039894.tif 000007
【図６】
2004039894.tif 000008
【図７】
2004039894.tif 000009
【図８】
2004039894.tif 000010
【図９】
2004039894.tif 000011
【図１０】
2004039894.tif 000012
【図１１】
2004039894.tif 000013
【図１２】
2004039894.tif 000014
【図１３】
2004039894.tif 000015
【図１４】
2004039894.tif 000016
【図１５】
2004039894.tif 000017
【図１６】
2004039894.tif 000018