(57)【要約】【課題】被測定ＬＳＩ内部の、前段、後段のフリップフロップ間に介在されてなる回路部分での潜在的欠陥をも高精度に、しかも、高速に検出すること。【解決手段】制御・データ比較判定回路２２では、測定クロック信号が適当に選定され上、組合せ回路への入力データＤＩＮが被測定ＬＳＩ２３に出力される。その後、組合せ回路からの演算結果の保持タイミングの前後に亘って、動作電源２１はその出力電圧が一時的に降下状態におかれるべく、制御される。その保持タイミング後には、保持されている演算結果が直ちに出力データＤＯＵＴ  として回路２２に読み出された上、事前設定されている期待値と比較・判定される。【選択図】  図２
2004219115.tif 000002
【特許請求の範囲】
【請求項１】
被測定ＬＳＩ内部に含まれている、前段、後段のフリップフロップ間に介在されてなる回路部分を欠陥検出対象として、該回路部分での欠陥を検出するための欠陥検出装置であって、
電源電圧が一時的に変化可能として、被測定ＬＳＩに該電源電圧を動作電圧として供給する動作電源と、  被測定ＬＳＩへのクロック信号のうち、あるクロック信号の立上り／立下り時点の前後に亘って電源電圧を一時的に変化せしめるべく、上記動作電源回路を制御する制御回路と、
前段フリップフロップに入力データを供給する一方、上記立上り／立下り時点で後段フリップフロップに保持された、フリップフロップ間回路部分からの出力データを被測定ＬＳＩから取り込んだ上、期待値と比較・判定するデータ比較判定回路と
を含む欠陥検出装置。
【請求項２】
請求項１記載の欠陥検出装置において、
上記電源電圧の一時的な変化とは、該電源電圧の一時的な降下とされる欠陥検出装置。
【請求項３】
被測定ＬＳＩ内部に含まれている、前段、後段のフリップフロップ間に介在されてなる回路部分を欠陥検出対象として、該回路部分での欠陥を検出するための欠陥検出方法であって、
前段フリップフロップに入力データを被測定ＬＳＩ外部から供給する入力データ供給ステップと、
被測定ＬＳＩへのクロック信号のうち、あるクロック信号の立上り／立下り時点の前後に亘って電源電圧を一時的に変化させる電源電圧変化ステップと、
上記立上り／立下り時点で後段フリップフロップに保持された、フリップフロップ間回路部分からの出力データを被測定ＬＳＩから取り込んだ上、期待値と比較・判定するデータ比較判定ステップと
を含む欠陥検出方法。
【請求項４】
請求項３記載の欠陥検出方法において、
上記電源電圧変化ステップでは、電源電圧は一時的に降下せしめられる欠陥検出方法。
【請求項５】
被測定ＬＳＩ内部に含まれている、前段、後段のフリップフロップ間に介在されてなる回路部分を欠陥検出対象として、該回路部分での欠陥を検出するための欠陥検出プログラムであって、
前段フリップフロップに入力データを被測定ＬＳＩ外部から供給する入力データ供給ステップと、
被測定ＬＳＩへのクロック信号のうち、あるクロック信号の立上り／立下り時点の前後に亘って電源電圧を一時的に変化させる電源電圧変化ステップと、
上記立上り／立下り時点で後段フリップフロップに保持された、フリップフロップ間回路部分からの出力データを被測定ＬＳＩから取り込んだ上、期待値と比較・判定するデータ比較判定ステップと
を含む欠陥検出プログラム。
【請求項６】
請求項５記載の欠陥検出プログラムにおいて、
上記電源電圧変化ステップでは、電源電圧は一時的に降下せしめられる欠陥検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、被測定ＬＳＩ内部に含まれている、前段、後段のフリップフロップ間に介在されてなる回路部分を欠陥検出対象として、この回路部分での潜在的欠陥をも高精度で検出するための欠陥検出装置及び方法、並びに欠陥検出プログラムに関する。
【０００２】
【従来の技術】
半導体プロセス技術の微細化に伴い、ＬＳＩに搭載される回路はより大規模化・複雑化の一途を辿っており、これがために、高品質な製品選別手法の開発もまた、非常に困難となっているのが現状である。このような状況下で、設計者の負担を減らし、潜在不良も含めたテスト漏れを防ぐため、スキャン・テストやビルト・イン・セルフ・テスト（ＢＩＳＴ）、ＩＤＤＱ  試験（ＣＭОＳ集積回路の静止電源電流を用いた試験）等が実際に実用化されている。
【０００３】
因みに、特許文献１には、低電源電圧法に係る記載が見受けられるも、高速化への対応は不可能となっている。
【０００４】
【特許文献１】
特開２００２―１０７４０４号公報
【０００５】
【発明が解決しようとする課題】
ところで、スキャン・テストによる場合、フルスキャン化を行うことにより高故障検出率が得易い半面、単一縮退モデルでは表せない欠陥が増えてきており、スキャン・テストのみでの高品質スクリーニングは、困難となっている。また、ビルト・イン・セルフ・テストによる場合には、パターン発生器や期待値比較器が内蔵される必要があり、面積増となり、高コストになる。このビルト・イン・セルフ・テストは、メモリ等、機能動作が単純で、有効なテストパターンの生成・比較がし易いものから実用化されているが、ランダム性が高い回路では、コストの問題が解決し切れていない。
【０００６】
一方、ＩＤＤＱ  試験では、トランジスタのオフ電流が大きくなり、更に、それ以外のプロセス的なリーク電流要因も加わって、正常品のスタンバイ電流が飛躍的に大きくなっており、欠陥電流との区別がつかないレベルとなっている。バックバイアスの印加によるオフ電流の減少や電流差分の統計的な処理等を使用する手法等が提案されているが、スタンバイ電流増加の効果を打ち消すまでには至っていない。その他、各種テスト手法が提案されているものの、未だ決定的なものはなく、プロセスの微細化とともに、ライン不良率・市場不良率を下げることが困難となってきている。
【０００７】
本発明の目的は、被測定ＬＳＩ内部に含まれている、前段、後段のフリップフロップ間に介在されてなる回路部分での潜在的欠陥をも高精度に、しかも、高速に検出し得る欠陥検出装置を提供することにある。
本発明の他の目的はまた、被測定ＬＳＩ内部に含まれている、前段、後段のフリップフロップ間に介在されてなる回路部分での潜在的欠陥をも高精度に、しかも、高速に検出し得る欠陥検出方法を提供することにある。
更に、本発明の他の目的は、被測定ＬＳＩ内部に含まれている、前段、後段のフリップフロップ間に介在されてなる回路部分での潜在的欠陥をも高精度に、しかも、高速に検出し得る欠陥検出プログラムを提供することにある。
【０００８】
【課題を解決するための手段】
本発明の欠陥検出方法は、前段フリップフロップに入力データが被測定ＬＳＩ外部から供給されつつ、被測定ＬＳＩへのクロック信号のうち、あるクロック信号の立上り／立下り時点の前後に亘って電源電圧を一時的に変化させ、その立上り／立下り時点で後段フリップフロップに保持された、フリップフロップ間回路部分からの出力データを被測定ＬＳＩから取り込んだ上、期待値と比較・判定されるようにしたものである。
【０００９】
あるクロック信号の立上り／立下り時点の前後に亘って電源電圧が一時的に降下、又は上昇せしめられることによって、フリップフロップ間回路部分に潜在している欠陥がその出力データ状態に顕著に反映されることから、その出力データを被測定ＬＳＩから取り出した上、期待値と比較・判定される場合には、潜在的欠陥もが高精度に、しかも、高速に検出され得るものである。
【００１０】
【発明の実施の形態】
以下、本発明の一実施の形態を図１から図７により説明する。
先ず本発明の具体的説明に先立って、本発明がなされた背景について説明すれば、以下のようである。
【００１１】
即ち、ＬＳＩ内部に含まれている、欠陥検出対象としての回路部分は、前段フリップフロップと後段フリップフロップとの間に介在されているが、これら前段、後段に使用されるフリップフロップとして、その例を図４（Ａ），（Ｂ）にそれぞれ示す。図４（Ａ）に示す単体のフリップフロップ４１は、所謂、Ｄ型フリップフロップと称されており、クロック信号ＣＬＫの立上り時点で、その入力データ状態が保持されるが、この保持出力はＱ出力として、次クロック信号ＣＬＫの立上り時点まで継続されるべく、回路動作する。
【００１２】
また、図４（Ｂ）に示すものは、ラッチ（ｌａｔｃｈ  ）４２，４３を２段従属接続した上、ラッチ４３へのクロック信号はインバータ４４を介して、即ち、反転されたクロック信号として入力されるべく、構成したものである。この例でのラッチ４２，４３各々は、所謂、立上りラッチとして回路動作している。即ち、クロック信号の立上り時点でその直前の入力データ状態を保持し、その保持出力はクロック信号が“Ｈ”状態にある間、継続されるが、クロック信号が“Ｌ”状態に移行すれば、“Ｌ”状態にある間、入力データ状態がそのまま、Ｑ出力として得られるようになっている。
【００１３】
したがって、図４（Ｂ）に示すフリップフロップの出力論理は、図５に示す通りとなる。即ち、あるクロック信号ＣＬＫの立上り時点で、第１段目のラッチ４２にはその直前での入力データ状態（例えば、組合せ回路演算結果出力）が保持されるが、その保持出力はまた、そのクロック信号ＣＬＫの立下り時点で、第２段目のラッチ４３に、そのまま、引き続き保持されることになる。換言すれば、ラッチ４３からは、あるクロック信号ＣＬＫの立上り時点から次のクロック信号ＣＬＫの立上り時点までの間、同一出力が得られることになる。
【００１４】
以上のようにしてなるフリップフロップの、論理回路内での一般的な使用例を図６に示す。図示のように、前段フリップフロップと後段フリップフロップとの間には、数十段にも亘る組合せ回路（Ｃｏｍｂｉｎａｔｉｏｎ  Ｌｏｇｉｃ  Ｃｉｒｃｕｉｔ  ）６１が介在されており、前段フリップフロップからの出力データはその組合せ回路６１で演算処理され、その演算結果はまた、後段フリップフロップに保持された後、保持出力されることを示している。図６（Ａ），（Ｂ）それぞれには、クロック信号ＣＬＫが“Ｈ”状態、“Ｌ”状態にある間でのデータの連続状態が太実線として示されており、太実線が途切れている箇所では、データが不連続状態にあることを示す。
【００１５】
さて、ここで、論理回路内にＬＳＩ製造時に混入されたゴミ等による欠陥が存在する場合を考える。図示の簡単化上、フリップフロップ間に介在される組合せ回路は、図７（Ａ），（Ｂ）に示すように、ｐチャネルＭОＳトランジスタ７１とｎチャネルＭОＳトランジスタ７２からなるインバータのみであるとして、その出力部とグランド（  ＧＮＤ）  との間に抵抗性欠陥７３が存在する場合を想定する。
【００１６】
図７（Ａ）に示すように、前段フリップフロップからのデータ“Ｌ”をそのインバータで反転の上、反転結果としてのデータ“Ｈ”が後段フリップフロップに保持される場合を想定すれば、抵抗性欠陥７３のインピーダンス如何によっては、反転結果としてのデータ“Ｈ”がデータ“Ｌ”に化けてしまい、後段フリップフロップにはデータ“Ｌ”が保持されてしまうことになる。
【００１７】
より詳細に説明すれば、インバータの出力部で、正常な論理データ“Ｈ”を出力するトランジスタ７１のドライブ電流をＡ、トランジスタ７２のオフ電流をＢ、抵抗性欠陥７３による電流をＣとすれば、抵抗性欠陥７３のインピーダンスが小さい場合には、通常電源電圧でも、Ａ＜Ｂ＋Ｃなる関係が成立してしまい、この結果として、反転結果としてのデータ“Ｈ”がデータ“Ｌ”に化けた状態で、クロック信号ＣＬＫの立上り時点で後段フリップフロップに異常データとして保持されてしまうことになる。この後段フリップフロップからの保持出力は、ＬＳＩ外部に読み出された上、期待値と比較され、異常として検出されることで、不良ＬＳＩがスクリーニングできる。
【００１８】
既述のスキャン・テストは、スキャン・チェーンを使用して、前段フリップフロップに任意組合せの論理値を書き込み、同時に後段フリップフロップの出力値を容易に読み出せるようにすることで、故障検出率を高める手法として知られている。しかしながら、図７（Ｂ）に示すように、抵抗性欠陥７３のインピーダンスが大きい場合には、Ａ＞Ｂ＋Ｃなる関係が成立し、反転結果としてのデータ“Ｈ”がデータ“Ｌ”に化けることはないことから、欠陥異常は検出不可能となる。また、プロセスの微細化に伴い、オフ電流Ｂは欠陥電流Ｃに対して大きくなる傾向にあり、同様に不良ＬＳＩのスクリーニングを困難にしている。
【００１９】
一般的に、ドライブ電流Ａは電源電圧の２乗に、欠陥電流Ｃは電源電圧にリニアに、オフ電流Ｂは電源電圧の自然対数のべき乗に、それぞれ比例して変化する。このため、図７（Ｂ）に示すものの場合でも、電源電圧を下げることにより、電流の相対的大小関係は劇的に変化し、Ａ＜Ｂ＋Ｃなる関係が成立するようになり、欠陥異常が検出可能となる。一方、電源電圧を下げると、測定可能な周波数は電源電圧の２乗に反比例して低くなり、測定時間が長くなる。特に、上記欠陥電流Ｃを検出可能にする程に電源電圧を下げた場合には、測定時間は極端に長くなり、ＬＳＩ生産時での適用は不可能となる。
【００２０】
以上、本発明がなされた背景について説明した。以下、本発明について具体的に説明すれば、以下のようである。
即ち、先ず本発明による一例での欠陥検出方法の原理を図１に示す。図示のように、本例では、後段フリップフロップで、あるクロック信号ＣＬＫの立上り時点（立下り時点でも可）で、組合せ回路からの演算結果が保持される場合が想定されており、その立上り時点の適当時間前から電源電圧Ｖを降下させ（例えば電源電圧Ｖの１／５程度、降下）、その立上り時点の適当時間経過後に電源電圧Ｖは正常電圧に復帰されることで、電源電圧Ｖが降下状態にある場合での演算結果が保持される。この保持された演算結果はその後、ＬＳＩ外部に高速に読み出された上、期待値と比較・判定されることで、組合せ回路内に潜在している欠陥が積極的に検出可能となっている。
【００２１】
以上のように、クロック信号ＣＬＫの立上り時に、演算結果を保持するために必要な遷移時間は極めて短くて済まされることから、欠陥検出に多くの時間が要されることなく、十分な低電圧で、欠陥による異常電流が検出可能となる。
【００２２】
次に、本発明の原理を踏まえた上で、本発明の欠陥検出装置について説明すれば、その一例での概要構成を図２に示す。図示のように、被測定ＬＳＩ２３へのクロック信号ＣＬＫはまた、制御・データ比較判定回路２２に入力されており、現時点以降、時系列に順次出現するであろうクロック信号ＣＬＫのうち、何れのクロック信号ＣＬＫの立上り時点、又は立下り時点で、組合せ回路からの演算結果を保持するのか、そのクロック信号ＣＬＫが測定クロック信号として適当に選定される。
【００２３】
以上のようにして、保持タイミングが決定されれば、その組合せ回路への入力データＤＩＮが制御・データ比較判定回路２２から被測定ＬＳＩ２３に出力されるが、この入力データＤＩＮは保持タイミング決定前に出力されてもよい。何れにしても、その保持タイミングの適当時間前から、適当時間経過後に亘って、制御・データ比較判定回路２２による制御下に、動作電源２１がその出力電圧が一時的に降下状態におかれるべく、制御されるようにすればよい。その保持タイミング後には、保持されている演算結果が直ちに出力データＤＯＵＴ  として制御・データ比較判定回路２２に読み出された上、事前設定されている期待値と比較され、この比較結果の判定から欠陥の有無が知れるものである。
【００２４】
更に、本発明による欠陥検出方法、あるいは欠陥検出プログラムについて説明すれば、その一例での処理フローを図３に示す。図示のように、先ず測定クロック信号が選定された上、被測定ＬＳＩには入力データＤＩＮが出力される（処理３１，３２）。その後、測定クロック信号の立上り／立下り時点の前後に亘って、電源電圧が降下される（処理３３，３４）。その後、保持されている演算結果が直ちに出力データＤＯＵＴ  として制御・データ比較判定回路に取り込まれた上、事前設定されている期待値と比較、この比較結果の判定、判定結果の出力が順次、行われる（処理３５〜３８）。
【００２５】
以上、本発明について説明した。本発明は本質的に、欠陥電流に対するトランジスタのドライブ電流・オフ電流の電圧電流特性の違いを利用して、欠陥電流を顕在化させて欠陥を検出しようというものであり、その実施上、必ずしも電源電圧は降下されるとは限らない。電源電圧を上昇させることにより、図７（Ａ）に示すような、各電流の相対的大小関係が作り出される場合には、保持タイミングの前後に亘って電源電圧を上昇させることによって、不良ＬＳＩのスクリーニング能力を高めることも可能である。
【００２６】
また、異なる回路形式のフリップフロップ、あるいはストレージ回路にも適用が可能であり、その回路特性に応じて、クロック信号の立上り、又は立下りの何れか一方の前後で電源電圧を変化させることによって、高速な欠陥検出が可能となっている。
【００２７】
実に、本発明の利用によって、極めて短時間内で、これまで検出が困難とされている回路中の潜在欠陥が検出可能となり、潜在欠陥に係るＬＳＩがスクリーニング可能となる。この結果、ライン不良率・市場不良率が相当、向上されることになる。
【００２８】
以上、本発明者によってなされた発明を実施の形態に基づき、具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内で種々変更可能であることはいうまでもない。
【００２９】
【発明の効果】
被測定ＬＳＩ内部に含まれている、前段、後段のフリップフロップ間に介在されてなる回路部分での潜在的欠陥をも高精度に、しかも、高速に検出し得る欠陥検出装置が提供される。
被測定ＬＳＩ内部に含まれている、前段、後段のフリップフロップ間に介在されてなる回路部分での潜在的欠陥をも高精度に、しかも、高速に検出し得る欠陥検出方法が提供される。
被測定ＬＳＩ内部に含まれている、前段、後段のフリップフロップ間に介在されてなる回路部分での潜在的欠陥をも高精度に、しかも、高速に検出し得る欠陥検出プログラムが提供される。
【図面の簡単な説明】
【図１】本発明による一例での欠陥検出方法を示す図である。
【図２】本発明の欠陥検出装置の一例での概要構成を示す図である。
【図３】本発明による欠陥検出方法の一例での処理フローを示す図である。
【図４】欠陥検出対象としての回路部分を間に挟む前段、後段のフリップフロップの例を示す図である。
【図５】２段従属接続に係るラッチの出力論理を示す図である。
【図６】論理回路内でのフリップフロップの一般的な使用例を示す図である。
【図７】従来手法では、潜在的欠陥を検出することが不可能であることを説明するための図である。
【符号の説明】
２１…動作電源、２２…制御・データ比較判定回路、２３…被測定ＬＳＩ
【図１】
2004219115.tif 000003
【図２】
2004219115.tif 000004
【図３】
2004219115.tif 000005
【図４】
2004219115.tif 000006
【図５】
2004219115.tif 000007
【図６】
2004219115.tif 000008
【図７】
2004219115.tif 000009