(57)【要約】【課題】磁気抵抗効果膜のトラック幅方向両端部における読みにじみをより一層低減して、実効トラック幅の拡大を効果的に抑制すると共に、極めて高い出力安定性を得ることが可能な薄膜磁気ヘッドを提供すること。【解決手段】ＭＲ膜７のトラック幅方向における両側において、第１の電極層１３及び磁区制御層９が積層されている。第１の電極層１３及び磁区制御層９が積層された位置における磁区制御層９の下部ギャップ層５側の面を基準面Ｇとして、当該基準面Ｇから第１の電極層１３の上部ギャップ層１７側の面までの間隔Ｌ１が、当該基準面ＧからＭＲ膜７の上部ギャップ層１７側の面までの間隔Ｌ２よりも狭く設定されている。また、磁区制御層９及び第１の電極層１３が積層された位置における下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ３は、ＭＲ膜７の位置における下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ４よりも狭く設定されている。【選択図】  図１
2004206842.tif 000002
【特許請求の範囲】
【請求項１】
磁気抵抗効果膜と、
前記磁気抵抗効果膜のトラック幅方向における両側に互いに離間して配置され、当該磁気抵抗効果膜にバイアス磁界を印加するための一対の磁区制御層と、
前記磁気抵抗効果膜の前記トラック幅方向における両側に互いに離間して前記磁区制御層と積層された状態で配置され、当該磁気抵抗効果膜に電流を供給するための一対の電極層と、
前記磁気抵抗効果膜、前記磁区制御層及び前記電極層を挟むように積層方向に離間して配置され、当該磁気抵抗効果膜をシールドするための第１及び第２のシールド層と、
前記磁気抵抗効果膜及び前記磁区制御層と前記第１のシールド層との間に配置された第１の絶縁層と、
前記磁気抵抗効果膜及び前記電極層と前記第２のシールド層との間に配置された第２の絶縁層と、を備え、
前記電極層及び前記磁区制御層が積層された位置での前記シールド層の間隔が前記磁気抵抗効果膜位置での間隔よりも狭く、且つ、前記電極層及び前記磁区制御層が積層された位置における前記磁区制御層の前記第１の絶縁層側の面を基準面として、当該基準面から前記電極層の前記第２の絶縁層側の面までの間隔が当該基準面から前記磁気抵抗効果膜の前記第２の絶縁層側の面までの間隔よりも狭く設定されていることを特徴とする薄膜磁気ヘッド。
【請求項２】
前記磁気抵抗効果膜における前記トラック幅方向の端部から当該トラック幅方向に所定長さ以上離れて配置され、前記電極層に電気的に接続される新たな電極層を更に備えることを特徴とする請求項１に記載の薄膜磁気ヘッド。
【請求項３】
前記新たな電極層は、その厚みが前記電極層の厚みよりも大きく設定されていることを特徴とする請求項２に記載の薄膜磁気ヘッド。
【請求項４】
前記磁気抵抗効果膜における前記トラック幅方向の端部から当該トラック幅方向に所定長さ以上離れて配置され、前記磁区制御層に積層される新たな磁区制御層を更に備えることを特徴とする請求項１に記載の薄膜磁気ヘッド。
【請求項５】
前記磁気抵抗効果膜の前記第２の絶縁層側の面における前記トラック幅方向の端部から５０ｎｍ〜２００ｎｍまでの範囲において、前記基準面から前記電極層の前記第２の絶縁層側の面までの前記間隔が前記基準面から前記磁気抵抗効果膜の前記第２の絶縁層側の面までの前記間隔よりも狭く設定されていることを特徴とする請求項１に記載の薄膜磁気ヘッド。
【請求項６】
請求項１〜５のいずれか一項に記載の薄膜磁気ヘッドと、当該薄膜磁気ヘッドが取り付けられる可撓性部材と、を備えることを特徴とする薄膜磁気ヘッド組立体。
【請求項７】
信号を磁気的に記録する磁気記録媒体と、前記磁気記録媒体から漏洩する磁界の変化を電気信号に変換する請求項１〜６のいずれか一項に記載の薄膜磁気ヘッドと、を備えることを特徴とする記憶装置。
【請求項８】
磁気抵抗効果膜と、前記磁気抵抗効果膜にバイアス磁界を印加するための磁区制御層と、前記磁気抵抗効果膜に電流を供給するための電極層と、を備えた薄膜磁気ヘッドの製造方法であって、
前記磁気抵抗効果膜の上に、所望パターンの第１のレジスト層を形成する工程と、
前記第１のレジスト層をマスクとして、前記磁気抵抗効果膜を除去する工程と、
前記第１のレジスト層をマスクとして、前記磁気抵抗効果膜の両側に前記磁区制御層及び第１の電極層を順次形成する工程と、
前記第１のレジスト層を除去する工程と、
前記磁気抵抗効果膜の上に、前記第１のレジスト層よりも大きい幅を有する所望パターンの第２のレジスト層を形成する工程と、
前記第２のレジスト層をマスクとして、前記第１の電極層の上に第２の電極層を形成する工程と、
前記第２のレジスト層を除去する工程と、を含むことを特徴とする薄膜磁気ヘッドの製造方法。
【請求項９】
磁気抵抗効果膜と、前記磁気抵抗効果膜にバイアス磁界を印加するための磁区制御層と、前記磁気抵抗効果膜に電流を供給するための電極層と、を備えた薄膜磁気ヘッドの製造方法であって、
前記磁気抵抗効果膜の上に、所望パターンのレジスト層を形成する工程と、
前記レジスト層をマスクとして、前記磁気抵抗効果膜を除去する工程と、
前記レジスト層をマスクとして、所定の第１の角度から前記磁区制御層及び前記電極層を構成する材料物質を順次デポジションすることにより、前記磁気抵抗効果膜の両側に前記磁区制御層及び第１の電極層を順次形成する工程と、
前記レジスト層をマスクとして、前記所定の第１の角度よりも大きい所定の第２の角度から前記電極層を構成する材料物質をデポジションすることにより、前記第１の電極層の上に第２の電極層を形成する工程と、
前記レジスト層を除去する工程と、を含むことを特徴とする薄膜磁気ヘッドの製造方法。
【請求項１０】
磁気抵抗効果膜と、前記磁気抵抗効果膜にバイアス磁界を印加するための磁区制御層と、前記磁気抵抗効果膜に電流を供給するための電極層と、を備えた薄膜磁気ヘッドの製造方法であって、
前記磁気抵抗効果膜の上に、所望パターンの第１のレジスト層を形成する工程と、
前記第１のレジスト層をマスクとして、前記磁気抵抗効果膜を除去する工程と、
前記第１のレジスト層をマスクとして、前記磁気抵抗効果膜の両側に第１の磁区制御層及び第１の電極層を順次形成する工程と、
前記第１のレジスト層を除去する工程と、
前記磁気抵抗効果膜の上に、前記第１のレジスト層よりも大きい幅を有する所望パターンの第２のレジスト層を形成する工程と、
前記第２のレジスト層をマスクとして、前記第１の磁区制御層が露出するように前記第１の電極層を除去する工程と、
前記第２のレジスト層をマスクとして、露出した前記第１の磁区制御層の上に第２の磁区制御層を形成する工程と、
前記第２のレジスト層をマスクとして、前記第２の磁区制御層の上に第２の電極層を形成する工程と、
前記第２のレジスト層を除去する工程と、を含むことを特徴とする薄膜磁気ヘッドの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜磁気ヘッド、薄膜磁気ヘッド組立体、記憶装置及び薄膜磁気ヘッドの製造方法に関する。
【０００２】
【従来の技術】
この種の薄膜磁気ヘッドとして、磁気抵抗効果膜と、磁気抵抗効果膜に電流を供給するための一対の電極と、磁気抵抗効果膜に縦バイアス磁界を印加するための手段（永久磁石膜）とを備え、磁気抵抗効果膜が一対の磁気シールド膜の間に配置されているものが知られている（例えば、特許文献１参照。）。特許文献１に記載された薄膜磁気ヘッドにおいては、上記電極部位置における磁気シールド膜の間隔が、感磁部（磁気抵抗効果膜）位置における磁気シールド膜の間隔より狭い、もしくは同じに設定されており、感磁部のトラック幅両端部に印加される磁界が減少するため、トラック幅方向の再生感度のにじみを低減でき、安定した再生出力を得ることができる。
【０００３】
【特許文献１】
特開平１１−２５４３１号公報
【０００４】
【発明が解決しようとする課題】
本発明は、磁気抵抗効果膜のトラック幅方向両端部における読みにじみをより一層低減して、実効トラック幅の拡大を効果的に抑制すると共に、極めて高い出力安定性を得ることが可能な薄膜磁気ヘッド、当該薄膜磁気ヘッドを備える薄膜磁気ヘッド組立体及び記憶装置、並びに薄膜磁気ヘッドの製造方法を提供することを課題とする。
【０００５】
【課題を解決するための手段】
本発明に係る薄膜磁気ヘッドは、磁気抵抗効果膜と、磁気抵抗効果膜のトラック幅方向における両側に互いに離間して配置され、当該磁気抵抗効果膜にバイアス磁界を印加するための一対の磁区制御層と、磁気抵抗効果膜のトラック幅方向における両側に互いに離間して磁区制御層と積層された状態で配置され、当該磁気抵抗効果膜に電流を供給するための一対の電極層と、磁気抵抗効果膜、磁区制御層及び電極層を挟むように積層方向に離間して配置され、当該磁気抵抗効果膜をシールドするための第１及び第２のシールド層と、磁気抵抗効果膜及び磁区制御層と第１のシールド層との間に配置された第１の絶縁層と、磁気抵抗効果膜及び電極層と第２のシールド層との間に配置された第２の絶縁層と、を備え、電極層及び磁区制御層が積層された位置でのシールド層の間隔が磁気抵抗効果膜位置での間隔よりも狭く、且つ、電極層及び磁区制御層が積層された位置における磁区制御層の第１の絶縁層側の面を基準面として、当該基準面から電極層の第２の絶縁層側の面までの間隔が当該基準面から磁気抵抗効果膜の第２の絶縁層側の面までの間隔よりも狭く設定されていることを特徴としている。
【０００６】
本発明に係る薄膜磁気ヘッドでは、電極層及び磁区制御層が積層された位置における磁区制御層の第１の絶縁層側の面を基準面として、当該基準面から電極層の第２の絶縁層側の面までの間隔が、当該基準面から磁気抵抗効果膜の第２の絶縁層側の面までの間隔よりも狭く設定されているので、電極層及び磁区制御層が積層された位置におけるシールド層の間隔を磁気抵抗効果膜位置における間隔よりもより一層狭くすることができる。この結果、磁気抵抗効果膜のトラック幅方向両端部における読みにじみをより一層低減して、実効トラック幅の拡大を効果的に抑制すると共に、極めて高い出力安定性を得ることができる。
【０００７】
また、磁気抵抗効果膜におけるトラック幅方向の端部から当該トラック幅方向に所定長さ以上離れて配置され、電極層に電気的に接続される新たな電極層を更に備えることが好ましい。このように構成した場合、電極層（上記新たな電極層を含む）の低抵抗化を図ることができ、再生出力を高めることができる。
【０００８】
また、上記新たな電極層は、その厚みが電極層の厚みよりも大きく設定されていることが好ましい。このように構成した場合、電極層（上記新たな電極層を含む）の低抵抗化をより一層図ることができる。
【０００９】
また、磁気抵抗効果膜におけるトラック幅方向の端部から当該トラック幅方向に所定長さ以上離れて配置され、磁区制御層に積層される新たな磁区制御層を更に備えることが好ましい。このように構成した場合、縦バイアス磁界が安定し、出力安定性を更に高めることができる。
【００１０】
また、磁気抵抗効果膜の第２の絶縁層側の面におけるトラック幅方向の端部から５０ｎｍ〜２００ｎｍまでの範囲において、基準面から電極層の第２の絶縁層側の面までの間隔が基準面から磁気抵抗効果膜の第２の絶縁層側の面までの間隔よりも狭く設定されていることが好ましい。このように構成した場合、実効トラック幅の拡大をより一層効果的に抑制することができる。
【００１１】
本発明に係る薄膜磁気ヘッド組立体は、上記薄膜磁気ヘッドと、当該薄膜磁気ヘッドが取り付けられる可撓性部材と、を備えることを特徴としている。
【００１２】
本発明に係る薄膜磁気ヘッド組立体では、薄膜磁気ヘッドが上記薄膜磁気ヘッドとされるので、上述したように、磁気抵抗効果膜のトラック幅方向両端部における読みにじみをより一層低減して、実効トラック幅の拡大を効果的に抑制すると共に、極めて高い出力安定性を得ることができる。
【００１３】
本発明に係る記憶装置は、信号を磁気的に記録する磁気記録媒体と、磁気記録媒体から漏洩する磁界の変化を電気信号に変換する上記薄膜磁気ヘッドと、を備えることを特徴としている。
【００１４】
本発明に係る記憶装置では、薄膜磁気ヘッドが上記薄膜磁気ヘッドとされるので、上述したように、磁気抵抗効果膜のトラック幅方向両端部における読みにじみをより一層低減して、実効トラック幅の拡大を効果的に抑制すると共に、極めて高い出力安定性を得ることができる。
【００１５】
本発明に係る薄膜磁気ヘッドの製造方法は、磁気抵抗効果膜と、磁気抵抗効果膜にバイアス磁界を印加するための磁区制御層と、磁気抵抗効果膜に電流を供給するための電極層と、を備えた薄膜磁気ヘッドの製造方法であって、磁気抵抗効果膜の上に、所望パターンの第１のレジスト層を形成する工程と、第１のレジスト層をマスクとして、磁気抵抗効果膜を除去する工程と、第１のレジスト層をマスクとして、磁気抵抗効果膜の両側に磁区制御層及び第１の電極層を順次形成する工程と、第１のレジスト層を除去する工程と、磁気抵抗効果膜の上に、第１のレジスト層よりも大きい幅を有する所望パターンの第２のレジスト層を形成する工程と、第２のレジスト層をマスクとして、第１の電極層の上に第２の電極層を形成する工程と、第２のレジスト層を除去する工程と、を含むことを特徴としている。
【００１６】
本発明に係る薄膜磁気ヘッドの製造方法では、第１のレジスト層よりも大きい幅を有する所望パターンの第２のレジスト層をマスクとして、第１の電極層の上に第２の電極層を形成するので、第２の電極層が磁気抵抗効果膜におけるトラック幅方向の端部から当該トラック幅方向に第２のレジスト層の大きさに対応した長さ分だけ離れて配置されることとなる。この結果、磁気抵抗効果膜の両側に積層される磁区制御層及び電極層（第１の電極層）の厚みを小さく抑えることが可能な構成を容易に得ることができる。
【００１７】
また、本発明に係る薄膜磁気ヘッドの製造方法は、磁気抵抗効果膜と、磁気抵抗効果膜にバイアス磁界を印加するための磁区制御層と、磁気抵抗効果膜に電流を供給するための電極層と、を備えた薄膜磁気ヘッドの製造方法であって、磁気抵抗効果膜の上に、所望パターンのレジスト層を形成する工程と、レジスト層をマスクとして、磁気抵抗効果膜を除去する工程と、レジスト層をマスクとして、所定の第１の角度から磁区制御層及び電極層を構成する材料物質を順次デポジションすることにより、磁気抵抗効果膜の両側に磁区制御層及び第１の電極層を順次形成する工程と、レジスト層をマスクとして、所定の第１の角度よりも大きい所定の第２の角度から電極層を構成する材料物質をデポジションすることにより、第１の電極層の上に第２の電極層を形成する工程と、レジスト層を除去する工程と、を含むことを特徴としている。
【００１８】
本発明に係る薄膜磁気ヘッドの製造方法では、レジスト層をマスクとして、第１の電極層を形成するために電極層を構成する材料物質をデポジションさせる所定の第１の角度よりも大きい所定の第２の角度から電極層を構成する材料物質をデポジションすることにより、第１の電極層の上に第２の電極層を形成するので、第２の電極層が上記所定の第２の角度に対応した長さ分だけ離れて配置されることとなる。この結果、磁気抵抗効果膜の両側に積層される磁区制御層及び電極層（第１の電極層）の厚みを小さく抑えることが可能な構成を容易に得ることができる。
【００１９】
また、本発明に係る薄膜磁気ヘッドの製造方法は、磁気抵抗効果膜と、磁気抵抗効果膜にバイアス磁界を印加するための磁区制御層と、磁気抵抗効果膜に電流を供給するための電極層と、を備えた薄膜磁気ヘッドの製造方法であって、磁気抵抗効果膜の上に、所望パターンの第１のレジスト層を形成する工程と、第１のレジスト層をマスクとして、磁気抵抗効果膜を除去する工程と、第１のレジスト層をマスクとして、磁気抵抗効果膜の両側に第１の磁区制御層及び第１の電極層を順次形成する工程と、第１のレジスト層を除去する工程と、磁気抵抗効果膜の上に、第１のレジスト層よりも大きい幅を有する所望パターンの第２のレジスト層を形成する工程と、第２のレジスト層をマスクとして、第１の磁区制御層が露出するように第１の電極層を除去する工程と、第２のレジスト層をマスクとして、露出した第１の磁区制御層の上に第２の磁区制御層を形成する工程と、第２のレジスト層をマスクとして、第２の磁区制御層の上に第２の電極層を形成する工程と、第２のレジスト層を除去する工程と、を含むことを特徴としている。
【００２０】
本発明に係る薄膜磁気ヘッドの製造方法では、第１のレジスト層よりも大きい幅を有する所望パターンの第２のレジスト層をマスクとして、第１の磁区制御層の上に第２の磁区制御層及び第２の電極層を順次形成するので、第２の磁区制御層及び第２の電極層が磁気抵抗効果膜におけるトラック幅方向の端部から当該トラック幅方向に第２のレジスト層の大きさに対応した長さ分だけ離れて配置されることとなる。この結果、磁気抵抗効果膜の両側に積層される磁区制御層（第１の磁区制御層）及び電極層（第１の電極層）の厚みを小さく抑えることが可能な構成を容易に得ることができる。
【００２１】
【発明の実施の形態】
本発明の実施形態に係る薄膜磁気ヘッド、薄膜磁気ヘッド組立体、記憶装置及び薄膜磁気ヘッドの製造方法について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。また、図１〜図２２においては、断面を表すためのハッチングを省略している。また、「上」及び「下」なる語は図１〜図２２の上下に従う。
【００２２】
（第１実施形態）
図１は薄膜磁気ヘッドＭＨ１の断面構造を説明するための図である。薄膜磁気ヘッドＭＨ１は、再生ヘッドとしての磁気検出素子ＭＤと、記録ヘッドとしての磁界形成素子ＲＤとを備えている。磁気検出素子ＭＤは、非磁性基板１、下地層２、下部磁気シールド層３（第１のシールド層）、下部ギャップ層５（第１の絶縁層）、磁気抵抗効果（以下、ＭＲ（Magneto Resistive）膜と称する）７、磁区制御層９、電極層１１、上部ギャップ層１７（第２の絶縁層）、及び上部磁気シールド層１９（第２のシールド層）等を備えている。なお、図１は、薄膜磁気ヘッドＭＨ１の断面構造をエアベアリング面（ＭＲ膜７における各層の積層方向に平行な面）から見た図である。
【００２３】
非磁性基板１は、Ａｌ2Ｏ3・ＴｉＣ等を材料としている。下地層２は、Ａｌ2Ｏ3等を材料とし、非磁性基板１上に成膜される。下地層２の厚みは、３μｍ程度に設定される。下部磁気シールド層３は、ＮｉＦｅ、センダスト、ＦｅＣｏ、ＦｅＣｏＮｉ等の軟磁性体を材料とし、下地層２上に成膜される。下部磁気シールド層３の厚みは０．５μｍ〜４μｍの範囲、例えば３μｍ程度に設定される。下部ギャップ層５は、Ａｌ2Ｏ3、ＡｌＮ、ＳｉＯ2等の非磁性の絶縁体を材料とし、下部磁気シールド層３上に成膜される。下部ギャップ層５の厚みは５ｎｍ〜２５ｎｍに設定される。
【００２４】
ＭＲ膜７はＧＭＲ（Giant Magneto Resistive）膜であって、ピン層（反強磁性層）、ピンド層（固定磁性層）、非磁性層、フリー層（いずれも図示せず）を含んでいる。このＭＲ膜７は、下部ギャップ層５上に、下地層（図示せず）、ピン層、ピンド層、非磁性層、フリー層、キャップ層（図示せず）を薄膜で順次積層成膜、パターンニング（イオンミリング、ＲＩＥ等の手法が利用可能である）することにより構成される。ピン層とピンド層の界面では交換結合が生じ、これによりピンド層の磁化の向きが一定の方向（トラック幅方向と直交する方向）に固定される。一方、フリー層は磁気記録媒体からの漏洩磁界、すなわち、外部磁界に応じて磁化の向きが変化する。
【００２５】
ピン層は、ＰｔＭｎ、ＮｉＯ等の反強磁性体を材料とし、下部ギャップ層５上に成膜された下地層（例えば、Ｔａ、Ｎｉ、Ｆｅ、Ｃｒ等を主材料とした膜）上に成膜される。ピンド層は、Ｆｅ、Ｃｏ、Ｎｉ、ＮｉＦｅ、ＣｏＦｅ、ＣｏＺｒＮｂ、ＦｅＣｏＮｉ等の強磁性体を材料とし、ピン層上に成膜される。非磁性層は、Ｃｕ、Ｒｕ、Ｒｈ、Ｉｒ、Ａｕ、Ａｇ等の非磁性体を材料とし、ピンド層上に成膜される。フリー層は、Ｆｅ、Ｃｏ、Ｎｉ、ＮｉＦｅ、ＣｏＦｅ、ＣｏＺｒＮｂ、ＦｅＣｏＮｉ等の強磁性体を材料とし、非磁性層上に成膜される。ＭＲ膜７上には保護層（図示せず）が成膜されており、この保護層はＴａ、Ａｌ2Ｏ3等からなる。ＭＲ膜７の厚みは、１５ｎｍ〜４５ｎｍに設定される。
【００２６】
磁区制御層９は、ＭＲ膜７を挟むように、当該ＭＲ膜７のトラック幅方向における両側に互いに離間して一対配置されて、ＭＲ膜７（フリー層）に縦バイアス磁界を印加する。フリー層の磁化の向きは、磁区制御層９からの縦バイアス磁界によりトラック幅方向と平行な方向となっており、ピンド層の磁化の向きと直交する方向である。この磁区制御層９は、ＣｒＴｉやＴｉＷ等の下地層とＣｏＰｔ、ＣｏＣｒＰｔ、ＣｏＴａ等の硬磁性層との積層膜であり、高保磁力を有しており、ＭＲ膜７の両脇に保護層（図示せず）を介して設けられる。磁区制御層９は、ＮｉＦｅ／ＩｒＭｎ等の磁性層と反強磁性層との積層膜であってもよい。この保護層は、Ｔａ等の金属材料からなり、ＭＲ膜７の側部及び下部ギャップ層５上に成膜される。磁区制御層９の間隔は、最狭位置において、５０ｎｍ〜２００ｎｍに設定されている。磁区制御層９上には保護層（図示せず）が成膜されており、この保護層はＴａ等からなる。磁区制御層９の厚みは１５ｎｍ〜５０ｎｍに設定される。なお、下地層には、ＣｒＴｉやＴｉＷ等の他、Ｃｒ、ＷやＦｅＣｏ又はこれらを含む体心立方格子になる物質を用いることができる。
【００２７】
電極層１１は、ＭＲ膜７のトラック幅方向における両側に互いに離間して一対配置されて、ＭＲ膜７（フリー層）に電流（センス電流）を供給する。この電極層１１は、互いに電気的に接続されている第１の電極層１３と第２の電極層１５とを含んでいる。一方の電極層１１（第１の電極層１３及び第２の電極層１５）から供給された電子は、ＭＲ膜７のフリー層を通って、他方の電極層１１（第１の電極層１３及び第２の電極層１５）に伝達される。なお、電流は電子とは逆方向に流れることとなる。一対の電極層１１の間隔は、最狭位置において、３０ｎｍ〜５００ｎｍに設定されている。電極層１１の電気抵抗は、磁区制御層９の電気抵抗よりも低く設定されている。
【００２８】
第１の電極層１３は、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｃｕ、Ｃｒ、Ｍｏ等を含む低抵抗の導電性材料からなり、磁区制御層９上に形成された保護層上に成膜される。第１の電極層１３上には保護層（図示せず）が成膜されており、この保護層はＴａ等からなる。第１の電極層１３の厚みは、３０ｎｍ以下に設定されている。磁区制御層９及び保護層が導電性材料からなる場合には、０ｎｍに設定してもよい。ＭＲ膜７のトラック幅方向における両側において、第１の電極層１３及び磁区制御層９が積層されている。
【００２９】
第２の電極層１５は、ＭＲ膜７におけるトラック幅方向の端部から当該トラック幅方向に所定長さ離れて配置されている。この第２の電極層１５は、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｃｕ、Ｃｒ、Ｍｏ等を含む低抵抗の導電性材料からなり、第１の電極層１３上に形成された保護層上に成膜される。第２の電極層１５上には保護層（図示せず）が成膜されており、この保護層はＴａ、Ａｌ2Ｏ3等からなる。本実施形態においては、上記所定長さは、１０ｎｍ〜２００ｎｍの範囲、例えば１００ｎｍ程度に設定されている。また、第２の電極層１５の厚みは、第１の電極層１３の厚みよりも概ね大きく、２０ｎｍ〜１５０ｎｍに設定されている。なお、第１の電極層１３と第２の電極層１５とは、直接接触している必要はなく、電気的に接続された状態であれば、導電性部材等を介していてもよい。
【００３０】
上部ギャップ層１７は、Ａｌ2Ｏ3、ＡｌＮ、ＳｉＯ2等の非磁性絶縁材料からなる。この上部ギャップ層１７は、ＭＲ膜７、電極層１１（第１の電極層１３及び第２の電極層１５）上に形成された（第１の電極層１３がない場合には、ＭＲ膜７、磁区制御層９及び第２の電極層１５上に形成された）保護層上に成膜される。上部ギャップ層１７の厚みは５ｎｍ〜２５ｎｍに設定される。
【００３１】
上部磁気シールド層１９は、ＮｉＦｅ、センダスト、ＦｅＣｏ、ＦｅＣｏＮｉ等の軟磁性体を材料とし、上部ギャップ層１７上に成膜される。上部磁気シールド層１９の厚みは０．５μｍ〜４μｍの範囲、例えば２μｍ程度に設定される。各シールド層３，１９は軟磁性体材料からなるため、検出対象の磁化遷移領域からの漏洩磁界以外の漏洩磁界のＭＲ膜７内部への導入を抑制する。
【００３２】
本実施形態の薄膜磁気ヘッドＭＨ１においては、第１の電極層１３及び磁区制御層９が積層された位置における磁区制御層９の下部ギャップ層５側の面を基準面Ｇとして、当該基準面Ｇから第１の電極層１３の上部ギャップ層１７側の面までの間隔Ｌ１が、当該基準面ＧからＭＲ膜７の上部ギャップ層１７側の面までの間隔Ｌ２よりも狭く設定されている。本実施形態においては、基準面Ｇから第１の電極層１３の上部ギャップ層１７側の面までの間隔Ｌ１は、最狭位置において３０ｎｍ程度に設定されており、基準面ＧからＭＲ膜７の上部ギャップ層１７側の面までの間隔Ｌ２は、３５ｎｍ程度に設定されている。また、基準面Ｇから第１の電極層１３の上部ギャップ層１７側の面までの間隔Ｌ１が基準面ＧからＭＲ膜７の上部ギャップ層１７側の面までの間隔Ｌ２よりも狭く設定されているのは、ＭＲ膜７におけるトラック幅方向の端部から当該トラック幅方向に１０ｎｍ〜２００ｎｍの範囲、例えば１００ｎｍ程度離れた範囲とされている。なお、上述した間隔Ｌ１，Ｌ２の関係は、第１の電極層１３及びＭＲ膜７上に形成される夫々の保護膜を加味するものであってもよい。
【００３３】
また、本実施形態の薄膜磁気ヘッドＭＨ１においては、磁区制御層９及び第１の電極層１３が積層された位置における下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ３は、ＭＲ膜７の位置における下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ４よりも狭く設定されている。本実施形態においては、下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ３は、最狭位置において６０ｎｍ程度に設定されており、下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ４は、６５ｎｍ程度に設定されている。また、下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ３が下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ４よりも狭く設定されているのは、ＭＲ膜７におけるトラック幅方向の端部から当該トラック幅方向に１０ｎｍ〜２００ｎｍの範囲、例えば１００ｎｍ程度離れた範囲とされている。
【００３４】
上述の「軟磁性」及び「硬磁性」なる語は保持力の大きさを示す規定であるが、全体として「軟磁性」及び「硬磁性」の機能を奏するものであれば、たとえば、微視的或いは特定領域において規定外の材料或いは構造を有するものであってもよい。たとえば、異なる磁気特性の材料を磁気的に交換結合させたものや一部分に非磁性体が含まれるものでもあっても、全体として軟磁性及び硬磁性の機能を奏するものであればよい。
【００３５】
なお、磁区制御層９、第１の電極層１３及び第２の電極層１５は、夫々の層９，１３，１５の上下に形成される上記保護層を含んだ構成であってもよい。
【００３６】
磁区制御層９及び電極層１１は、レジスト層の影の影響により、ＭＲ膜７近傍の位置の成膜レートと、ＭＲ膜７から離れた位置の成膜レートとが異なることとなる。このため、磁区制御層９及び電極層１１の厚みは、レジスト層の影の影響を受けない、ＭＲ膜７から離れた位置での厚みである。
【００３７】
次に、薄膜磁気ヘッドＭＨ１の機能について説明する。ＭＲ膜７のフリー層は、磁区制御層９によって、トラック幅方向に単磁区化されている。ＭＲ膜７のフリー層の磁化の向きは、磁化遷移領域からの漏洩磁界によって、すなわち磁化遷移領域がＮ極であるかＳ極であるかによって、変化する。ＭＲ膜７のピンド層の磁化の向きはピン層によって固定されているので、フリー層とピンド層の磁化方向間の余弦に対応する抵抗変化により、一対の電極層１１間における電子の伝達率（電流）が変化することとなる。この電流の変化を検出することで、磁気記録媒体の検出対象の磁化遷移領域からの漏洩磁界が検出される。なお、供給電流（センス電流）を一定としつつ電圧を検出することで磁界検出を行なうこともでき、一般にはこのような形式の検出が用いられる。
【００３８】
なお、データの磁気記録についても若干の説明をしておく。薄膜磁気ヘッドＭＨ１の磁気検出素子ＭＤ上には磁気データを書き込むための磁界形成素子ＲＤが機械的に結合している。磁気記録媒体の磁化遷移領域への書き込みは、磁界形成素子ＲＤからの漏洩磁界によって行われる。
【００３９】
次に、本第１実施形態の薄膜磁気ヘッドＭＨ１、特に、磁気検出素子ＭＤの製造方法の一例について、図２〜図８を参照しながら説明する。図２〜図８は、本実施形態に係る薄膜磁気ヘッドに含まれる磁気検出素子の製造方法の一例を説明するための図である。
【００４０】
まず、図２に示されるように、非磁性基板（図示せず）上に、下部磁気シールド層３、下部ギャップ層５及びＭＲ膜７を規定の厚みになるまで順次成膜して、形成する。下部磁気シールド層３の形成方法としては、湿式めっき法を用いることができ、下部ギャップ層５及びＭＲ膜７の形成方法としては、スパッタリング法を用いることができる。なお、湿式めっき法においては、原材料を構成する金属を含む溶液を用いた無電界めっき法の他、電気めっき法も採用することができる。
【００４１】
続いて、図３に示されるように、上記工程によって形成されたＭＲ膜７上に、所望パターンの第１のレジスト層Ｒ１を形成する。第１のレジスト層Ｒ１は、下部Ｒ１ｂの幅（トラック幅方向での幅）が上部Ｒ１ａの幅（トラック幅方向での幅）よりも狭くして、アンダカットが形成されている。第１のレジスト層Ｒ１の形成は、フォトリソグラフィ法を用いることができる。なお、本実施形態においては、上記第１のレジスト層Ｒ１の下部Ｒ１ｂの幅は、５０ｎｍ程度に設定されており、同じく上部Ｒ１ａの幅は、１３０ｎｍ程度に設定されている。なお、第１のレジスト層Ｒ１はブリッジ構造としてもよく、この場合には下部Ｒ１ｂの幅は０ｎｍとなる。
【００４２】
次に、図４に示されるように、上記工程によって形成された第１のレジスト層Ｒ１をマスクとして、ＭＲ膜７における露出した領域を表面側から下部ギャップ層５の表面まで深さ方向に沿って除去し、第１のレジスト層Ｒ１によりマスクされた部分のＭＲ膜７を残留させる。このとき、下部ギャップ層５の表面側部分を除去するようにしてもよい。残留した部分の間隔は、光学トラック幅となる。上記除去には、イオンミリング等のエッチング方法を用いることができる。
【００４３】
そして、同じく図４に示されるように、上記工程によって残留したＭＲ膜７の両側に、第１のレジスト層Ｒ１をマスクとして、下部ギャップ層５上に磁区制御層９及び第１の電極層１３を規定の厚みになるまで順次成膜して、形成する。磁区制御層９及び第１の電極層１３の形成方法としては、スパッタリング法若しくはイオンビームデポジション法等のＰＶＤ法を用いることができる。
【００４４】
次に、図５に示されるように、第１のレジスト層Ｒ１を除去（リフトオフ）する。これにより、ＭＲ膜７が露出することとなる。
【００４５】
次に、図６に示されるように、上記工程により露出したＭＲ膜７及び第１の電極層１３の上に、所望パターンの第２のレジスト層Ｒ２を形成する。第２のレジスト層Ｒ２は、下部Ｒ２ｂの幅（トラック幅方向での幅）が上部Ｒ２ａの幅（トラック幅方向での幅）よりも狭くして、アンダカットが形成されている。第２のレジスト層Ｒ２の形成は、フォトリソグラフィ法を用いることができる。また、第２のレジスト層Ｒ２は、その幅（トラック幅方向での幅）が第１のレジスト層Ｒ１の幅よりも大きく、第１のレジスト層Ｒ１よりも大きな平面積を有している。なお、本実施形態においては、上記第２のレジスト層Ｒ２の下部Ｒ２ｂの幅は、１５０ｎｍ〜４００ｎｍの範囲、例えば２００ｎｍ程度に設定されており、同じく上部Ｒ２ａの幅は、３００ｎｍ〜６００ｎｍの範囲、例えば４００ｎｍ程度に設定されている。
【００４６】
次に、上記工程によって形成された第２のレジスト層Ｒ２をマスクとして、第１の電極層１３の表面を僅かに除去した後に、図７に示されるように、第２のレジスト層Ｒ２をマスクとして、第１の電極層１３上に第２の電極層１５を規定の厚みになるまで成膜して、形成する。これにより、第２の電極層１５がＭＲ膜７におけるトラック幅方向の端部から当該トラック幅方向に第２のレジスト層Ｒ２の大きさに対応した長さ分だけ離れて配置されることとなる。第２の電極層１５の形成方法としては、スパッタリング法若しくはイオンビームデポジション法等のＰＶＤ法を用いることができる。
【００４７】
次に、図８に示されるように、第２のレジスト層Ｒ２を除去（リフトオフ）する。これにより、ＭＲ膜７が再び露出することとなる。
【００４８】
更に、図９に示されるように、ＭＲ膜７、第１の電極層１３及び第２の電極層１５上に、上部ギャップ層１７及び上部磁気シールド層１９を規定の厚みになるまで順次成膜して、形成する。これにより、図１に示される構成の磁気検出素子ＭＤが完成する。なお、上部ギャップ層１７の形成方法としては、スパッタリング法を用いることができ、上部磁気シールド層１９の形成方法としては、めっき法を用いることができる。
【００４９】
続いて、本第１実施形態における磁気検出素子ＭＤの製造方法の別の一例について、図２、及び、図１０〜図１４を参照しながら説明する。図１０〜図１４は、本実施形態に係る薄膜磁気ヘッドに含まれる磁気検出素子の製造方法の一例を説明するための図である。
【００５０】
まず、図２に示されるように、非磁性基板上に下部磁気シールド層３、下部ギャップ層５及びＭＲ膜７を順次形成する。続いて、図１０に示されるように、上記工程によって形成されたＭＲ膜７上に、所望パターンのレジスト層Ｒ３を形成する。レジスト層Ｒ３は、下部Ｒ３ｂの幅（トラック幅方向での幅）が上部Ｒ３ａの幅（トラック幅方向での幅）よりも狭くして、アンダカットが形成されている。レジスト層Ｒ３の形成は、フォトリソグラフィ法を用いることができる。なお、本実施形態においては、上記レジスト層Ｒ３の下部Ｒ３ｂの幅は、５０ｎｍ程度に設定されており、同じく上部Ｒ３ａの幅は、１３０ｎｍ程度に設定されている。なお、レジスト層Ｒ３はブリッジ構造としてもよく、この場合には下部Ｒ３ｂの幅は０ｎｍとなる。
【００５１】
次に、図１１に示されるように、上記工程によって形成されたレジスト層Ｒ３をマスクとして、ＭＲ膜７における露出した領域を表面側から下部ギャップ層５の表面まで深さ方向に沿って除去し、レジスト層Ｒ３によりマスクされた部分のＭＲ膜７を残留させる。このとき、下部ギャップ層５の表面側部分を除去するようにしてもよい。残留した部分の間隔は、光学トラック幅となる。上記除去には、イオンミリング等のエッチング方法を用いることができる。
【００５２】
そして、同じく図１１に示されるように、上記工程によって残留したＭＲ膜７の両側に、レジスト層Ｒ３をマスクとして、非磁性基板の主面に垂直な方向から所定の第１の角度だけ傾斜させた方向Ｄ１から磁区制御層９及び第１の電極層１３を構成する上記材料物質をデポジションすることにより、下部ギャップ層５上に磁区制御層９及び第１の電極層１３を規定の厚みになるまで順次成膜して、形成する。磁区制御層９及び第１の電極層１３の形成方法としては、スパッタリング法若しくはイオンビームデポジション法等のＰＶＤ法を用いることができる。なお、本実施形態においては、上記所定の第１の角度は、４０°程度に設定されている。
【００５３】
次に、図１２に示されるように、レジスト層Ｒ３をマスクとして、非磁性基板の主面に垂直な方向から所定の第２の角度だけ傾斜させた方向Ｄ２から第２の電極層１５を構成する上記材料物質をデポジションすることにより、第１の電極層１３上に第２の電極層１５を規定の厚みになるまで成膜して、形成する。これにより、第２の電極層１５がＭＲ膜７におけるトラック幅方向の端部から当該トラック幅方向に上記所定の第２の角度に対応した長さ分だけ離れて配置されることとなる。第２の電極層１５の形成方法としては、スパッタリング法若しくはイオンビームデポジション法等のＰＶＤ法を用いることができる。なお、本実施形態においては、上記所定の第２の角度は、０〜３０°の範囲、例えば２０°程度に設定されている。
【００５４】
次に、図１３に示されるように、レジスト層Ｒ３を除去（リフトオフ）する。これにより、ＭＲ膜７が露出することとなる。
【００５５】
更に、図１４に示されるように、ＭＲ膜７、第１の電極層１３及び第２の電極層１５上に、上部ギャップ層１７及び上部磁気シールド層１９を規定の厚みになるまで順次成膜して、形成する。これにより、図１に示される構成と同様の磁気検出素子ＭＤが完成する。なお、上部ギャップ層１７の形成方法としては、スパッタリング法を用いることができ、上部磁気シールド層１９の形成方法としては、めっき法を用いることができる。
【００５６】
以上のように、本第１実施形態によれば、第１の電極層１３及び磁区制御層９が積層された位置における磁区制御層９の下部ギャップ層５側の面を基準面Ｇとして、当該基準面Ｇから第１の電極層１３の上部ギャップ層１７側の面までの間隔Ｌ１が、当該基準面ＧからＭＲ膜７の上部ギャップ層１７側の面までの間隔Ｌ２よりも狭く設定されているので、第１の電極層１３及び磁区制御層９が積層された位置における下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ３を、ＭＲ膜７の位置における下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ４よりもより一層狭くすることができる。この結果、ＭＲ膜７のトラック幅方向両端部における読みにじみをより一層低減して、実効トラック幅の拡大を効果的に抑制すると共に、極めて高い出力安定性を得ることができる。
【００５７】
また、本第１実施形態においては、ＭＲ膜７におけるトラック幅方向の端部から当該トラック幅方向に所定長さ以上離れて配置され、第１の電極層１３に電気的に接続される第２の電極層１５を更に備えている。これにより、電極層１１（第１の電極層１３及び第２の電極層１５）の低抵抗化を図ることができ、再生出力を高めることができる。
【００５８】
また、本第１実施形態において、第２の電極層１５は、その厚みが第１の電極層１３の厚みよりも大きく設定されている。これにより、電極層１１の低抵抗化をより一層図ることができる。
【００５９】
また、本第１実施形態の磁気検出素子ＭＤの製造方法によれば、第１のレジスト層Ｒ１よりも大きい幅を有する所望パターンの第２のレジスト層Ｒ２をマスクとして、第１の電極層１３の上に第２の電極層１５を形成するので、第２の電極層１５がＭＲ膜７におけるトラック幅方向の端部から当該トラック幅方向に第２のレジスト層Ｒ２の大きさに対応した長さ分だけ離れて配置されることとなる。この結果、ＭＲ膜７の両側に積層される磁区制御層９及び電極層１１（第１の電極層１３）の厚みを小さく抑えることが可能な構成を容易に得ることができる。
【００６０】
また、本第１実施形態の磁気検出素子ＭＤの別の製造方法によれば、レジスト層Ｒ３をマスクとして、第１の電極層１３を形成するために当該第１の電極層１３を構成する材料物質をデポジションさせる所定の第１の角度よりも大きい所定の第２の角度から第２の電極層１５を構成する材料物質をデポジションすることにより、第１の電極層１３の上に第２の電極層１５を形成するので、第２の電極層１５が上記所定の第２の角度に対応した長さ分だけ離れて配置されることとなる。この結果、ＭＲ膜７の両側に積層される磁区制御層９及び電極層１１（第１の電極層１３）の厚みを小さく抑えることが可能な構成を容易に得ることができる。
【００６１】
（第２実施形態）
図１５は薄膜磁気ヘッドＭＨ２の断面構造を説明するための要部拡大概略図である。薄膜磁気ヘッドＭＨ２は、第１及び第２の磁区制御層を備える点等で薄膜磁気ヘッドＭＨ１と相違する。なお、図１５は、薄膜磁気ヘッドＭＨ２の断面構造をエアベアリング面から見た図である。
【００６２】
磁区制御層９は、第１の磁区制御層２１と第２の磁区制御層２３とを含んでいる。
【００６３】
第１の磁区制御層２１は、ＣｒＴｉやＴｉＷ等の下地層とＣｏＰｔ、ＣｏＣｒＰｔ、ＣｏＴａ等の硬磁性層との積層膜であり、高保磁力を有しており、ＭＲ膜７の両脇に保護層（図示せず）を介して設けられる。第１の磁区制御層２１は、ＮｉＦｅ／ＩｒＭｎ等の磁性層と反強磁性層との積層膜であってもよい。保護層は、Ｔａ等の金属材料からなり、ＭＲ膜７の側部及び下部ギャップ層５上に成膜される。第１の磁区制御層２１上には保護層（図示せず）が成膜されており、この保護層はＴａ等の金属材料からなる。第１の磁区制御層２１の厚みは、１５ｎｍ〜５０ｎｍに設定される。なお、下地層は、ＣｒＴｉやＴｉＷ等の他、Ｃｒ、ＷやＦｅＣｏ又はこれらを含む体心立方格子になる物質を用いることができる。
【００６４】
第２の磁区制御層２３は、ＭＲ膜７におけるトラック幅方向の端部から当該トラック幅方向に所定長さ離れて配置されている。この第２の磁区制御層２３は、ＣｏＣｒＰｔ、ＣｏＰｔ、ＣｏＴａ、ＣｒＴｉ／ＣｏＣｒＰｔ積層膜等の高保磁力を有する硬磁性体を材料として、第１の磁区制御層２１上に形成された保護層上に成膜される。第２の磁区制御層２３は、ＮｉＦｅ／ＩｒＭｎ等の磁性層と反強磁性層との積層膜であってもよい。第２の磁区制御層２３上には保護層（図示せず）が成膜されており、この保護層はＴａ等からなる。本実施形態においては、上記所定長さは、１０ｎｍ〜２００ｎｍの範囲、例えば１００ｎｍ程度に設定されている。また、第２の磁区制御層２３の厚みは、２０ｎｍ〜７０ｎｍに設定される。
【００６５】
第１の電極層１３は、第１の磁区制御層２１上に形成された保護層上に成膜される。即ち、第１の電極層１３は、ＭＲ膜７におけるトラック幅方向の端部から第２の磁区制御層２３が配置されている位置までの上記所定長さにわたって配置されている。本実施形態においては、第１の電極層１３の厚みは、０〜３０ｎｍに設定されている。
【００６６】
第２の電極層１５は、第２の磁区制御層２３上に形成された保護層上に成膜される。即ち、第２の電極層１５は、ＭＲ膜７におけるトラック幅方向の端部から当該トラック幅方向に上記所定長さ離れて配置されている。本実施形態においては、第２の電極層１５の厚みは、２０〜１００ｎｍに設定されている。
【００６７】
なお、第１の磁区制御層２１、第２の磁区制御層２３、第１の電極層１３及び第２の電極層１５は、夫々の層２１，２３，１３，１５の上下に形成される上記保護層を含んだ構成であってもよい。
【００６８】
本実施形態の薄膜磁気ヘッドＭＨ１においては、第１の電極層１３及び第１の磁区制御層２１が積層された位置における第１の磁区制御層２１の下部ギャップ層５側の面を基準面Ｇとして、当該基準面Ｇから第１の電極層１３の上部ギャップ層１７側の面までの間隔Ｌ５が、当該基準面ＧからＭＲ膜７の上部ギャップ層１７側の面までの間隔Ｌ２よりも狭く設定されている。本実施形態においては、基準面Ｇから第１の電極層１３の上部ギャップ層１７側の面までの間隔Ｌ５は、最狭位置において３０ｎｍ程度に設定されている。また、基準面Ｇから第１の電極層１３の上部ギャップ層１７側の面までの間隔Ｌ５が基準面ＧからＭＲ膜７の上部ギャップ層１７側の面までの間隔Ｌ２よりも狭く設定されているのは、ＭＲ膜７におけるトラック幅方向の端部から当該トラック幅方向に１０ｎｍ〜２００ｎｍの範囲、例えば１００ｎｍ程度離れた範囲とされている。なお、上述した間隔Ｌ５，Ｌ２の関係は、第１の電極層１３及びＭＲ膜７上に形成される夫々の保護膜を加味するものであってもよい。
【００６９】
また、本実施形態の薄膜磁気ヘッドＭＨ１においては、第１の磁区制御層２１及び第１の電極層１３が積層された位置における下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ６は、ＭＲ膜７の位置における下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ４よりも狭く設定されている。本実施形態においては、下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ６は、最狭位置において６０ｎｍ程度に設定されている。また、下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ６が下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ４よりも狭く設定されているのは、ＭＲ膜７におけるトラック幅方向の端部から当該トラック幅方向に１０ｎｍ〜２００ｎｍの範囲、例えば１００ｎｍ程度離れた範囲とされている。
【００７０】
次に、本第２実施形態の薄膜磁気ヘッドＭＨ２、特に、磁気検出素子ＭＤの製造方法の一例について、図２、図３、及び、図１６〜図２１を参照しながら説明する。図１６〜図２１は、本実施形態に係る薄膜磁気ヘッドに含まれる磁気検出素子の製造方法の一例を説明するための図である。
【００７１】
まず、図２に示されるように、非磁性基板（図示せず）上に、下部磁気シールド層３、下部ギャップ層５及びＭＲ膜７を規定の厚みになるまで順次成膜して、形成する。続いて、図３に示されるように、上記工程によって形成されたＭＲ膜７上に、所望パターンの第１のレジスト層Ｒ１を形成する。
【００７２】
次に、図１６に示されるように、上記工程によって形成された第１のレジスト層Ｒ１をマスクとして、ＭＲ膜７における露出した領域を表面側から下部ギャップ層５の表面まで深さ方向に沿って除去し、第１のレジスト層Ｒ１によりマスクされた部分のＭＲ膜７を残留させる。そして、同じく図１６に示されるように、上記工程によって残留したＭＲ膜７の両側に、第１のレジスト層Ｒ１をマスクとして、下部ギャップ層５上に第１の磁区制御層２１及び第１の電極層１３を規定の厚みになるまで順次成膜して、形成する。なお、第１の磁区制御層２１の形成方法は、第１実施形態における磁区制御層２１の形成方法と同じであり、詳細な説明は省略する。
【００７３】
次に、図１７に示されるように、第１のレジスト層Ｒ１を除去（リフトオフ）する。その後、図１８に示されるように、上記工程により露出したＭＲ膜７及び第１の電極層１３の上に、所望パターンの第２のレジスト層Ｒ２を形成する。
【００７４】
次に、図１９に示されるように、上記工程によって形成された第２のレジスト層Ｒ２をマスクとして、第１の電極層１３における露出した領域を表面側から第１の磁区制御層２１の表面まで深さ方向に沿って除去し、第２のレジスト層Ｒ２によりマスクされた部分の第１の電極層１３を残留させる。このとき、第１の磁区制御層２１の表面側部分を除去するようにしてもよい。上記除去には、イオンミリング等のエッチング方法を用いることができる。
【００７５】
そして、同じく図１９に示されるように、上記工程によって残留した第１の電極層１３の両側に、第２のレジスト層Ｒ２をマスクとして、第１の磁区制御層２１上に第２の磁区制御層２３及び第２の電極層１５を規定の厚みになるまで順次成膜して、形成する。第２の磁区制御層２３及び第２の電極層１５の形成方法としては、スパッタリング法若しくはイオンビームデポジション法等のＰＶＤ法を用いることができる。
【００７６】
次に、図２０に示されるように、第２のレジスト層Ｒ２を除去（リフトオフ）する。そして、図２１に示されるように、ＭＲ膜７、第１の電極層１３及び第２の電極層１５上に、上部ギャップ層１７及び上部磁気シールド層１９を規定の厚みになるまで順次成膜して、形成する。これにより、図１５に示される構成の磁気検出素子ＭＤが完成する。
【００７７】
以上のように、本第２実施形態によれば、第１の電極層１３及び第１の磁区制御層２１が積層された位置における第１の磁区制御層２１の下部ギャップ層５側の面を基準面Ｇとして、当該基準面Ｇから第１の電極層１３の上部ギャップ層１７側の面までの間隔Ｌ５が、当該基準面ＧからＭＲ膜７の上部ギャップ層１７側の面までの間隔Ｌ２よりも狭く設定されているので、第１の電極層１３及び第１の磁区制御層２１が積層された位置における下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ６を、ＭＲ膜７の位置における下部磁気シールド層３と上部磁気シールド層１９との間隔Ｌ４よりもより一層狭くすることができる。この結果、ＭＲ膜７のトラック幅方向両端部における読みにじみをより一層低減して、実効トラック幅の拡大を効果的に抑制すると共に、極めて高い出力安定性を得ることができる。
【００７８】
また、本第２実施形態においては、ＭＲ膜７におけるトラック幅方向の端部から当該トラック幅方向に所定長さ以上離れて配置され、第１の磁区制御層２１に積層される第２の磁区制御層２３を更に備えている。これにより、ＭＲ膜７に印加される縦バイアス磁界が安定することとなり、出力安定性を更に高めることができる。
【００７９】
また、本第２実施形態の磁気検出素子ＭＤの製造方法によれば、第１のレジスト層Ｒ１よりも大きい幅を有する所望パターンの第２のレジスト層Ｒ２をマスクとして、第１の磁区制御層２１の上に第２の磁区制御層２３及び第２の電極層１５を順次形成するので、第２の磁区制御層２３及び第２の電極層１５がＭＲ膜７におけるトラック幅方向の端部から当該トラック幅方向に第２のレジスト層Ｒ２の大きさに対応した長さ分だけ離れて配置されることとなる。この結果、ＭＲ膜７の両側に積層される磁区制御層９（第１の磁区制御層２１）及び電極層１１（第１の電極層１３）の厚みを小さく抑えることが可能な構成を容易に得ることができる。
【００８０】
次に、基準面Ｇから電極層１１の上部ギャップ層１７側の面までの間隔Ｌ１，Ｌ５が基準面ＧからＭＲ膜７の上部ギャップ層１７側の面までの間隔Ｌ２よりも狭く設定されている領域の範囲について考察する。ここでは、エアベアリング面（ＭＲ膜７における各層の積層方向に平行な面）から向かって一方側部分だけで議論する。
【００８１】
図２２に示されるように、ＭＲ膜７の上部ギャップ層１７側の面の端部から上記間隔Ｌ１，Ｌ５が上記間隔Ｌ２と同じとなる、即ち、電極層１１の上部ギャップ層１７側の面におけるＭＲ膜７の上部ギャップ層１７側の面と同じ高さとなる位置Ａまでの距離を「Ｘ」として、この距離Ｘを変化させた場合の実効トラック幅の広がりについて調べる実験を行なった。実験で用いた磁気検出素子ＭＤの構造は、エアベアリング面から見て概ね左右対称であった。
【００８２】
実験では、距離Ｘが２００ｎｍの実効トラック幅を基準値「０」として、距離Ｘが０ｎｍ、１０ｎｍ、２０ｎｍ、５０ｎｍ、１００ｎｍの時の実効トラック幅の基準値からの増減を観察した。なお、距離Ｘが０ｎｍとは、電極層１１の上部ギャップ層１７側の面がＭＲ膜７の上部ギャップ層１７側の面よりも常に高いことを示している。
【００８３】
実験した磁気検出素子ＭＤは、図２２に示されるように、第１実施形態の磁気検出素子ＭＤにおいて電極層１１を単層とした構成となっている。ＭＲ膜７は、エアベアリング面から見て概ね台形形状を呈している。基準面ＧからＭＲ膜７の上部ギャップ層１７側の面までの間隔Ｌ２は、３５ｎｍに設定されており、基準面Ｇから電極層１１の上部ギャップ層１７側の面までの間隔Ｌ１，Ｌ５は、最狭位置において３０ｎｍに設定されている。また、磁気検出素子ＭＤの端部における基準面Ｇから電極層１１の上部ギャップ層１７側の面までの間隔Ｌ７は、１５０ｎｍに設定されている。
【００８４】
実験結果を図２３に示す。図２３から分かるように、距離Ｘが１００ｎｍ及び５０ｎｍである場合は、距離Ｘが２００ｎｍである場合における実効トラック幅とほぼ同等の実効トラック幅を有している。しかしながら、距離Ｘが２０ｎｍ、１０ｎｍ及び０ｎｍである場合は、その実効トラック幅が、距離Ｘが２００ｎｍである場合における実効トラック幅から大きく広がっている。
【００８５】
以上のことから、ＭＲ膜７の上部ギャップ層１７側の面におけるトラック幅方向の端部から５０ｎｍ〜２００ｎｍまでの範囲において、基準面Ｇから電極層１１（第１の電極層１３）の上部ギャップ層１７側の面までの間隔Ｌ１，Ｌ５が基準面ＧからＭＲ膜７の上部ギャップ層１７側の面までの間隔Ｌ２よりも狭く設定することが好ましいことが分かる。なお、距離Ｘを２００ｎｍより大きくした場合には、電極層１１において厚みの薄い部分が比較的長い距離形成され、電極層１１における電気抵抗が大きくなってしまうので好ましくない。
【００８６】
次に、上述の薄膜磁気ヘッドＭＨ１，ＭＨ２を用いた薄膜磁気ヘッド組立体ＨＧＡについて説明する。
【００８７】
図２４は、薄膜磁気ヘッド組立体ＨＧＡ主要部の側面図である。薄膜磁気ヘッド組立体ＨＧＡは、薄膜磁気ヘッドとして上記第１実施形態の薄膜磁気ヘッドＭＨ１を備えている。もちろん、第１実施形態の薄膜磁気ヘッドＭＨ１の代わりに、第２実施形態の薄膜磁気ヘッドＭＨ２を用いるようにしてもよい。
【００８８】
この薄膜磁気ヘッド組立体ＨＧＡは、薄膜磁気ヘッドＭＨ１に加えて可撓性部材５１を備えている。可撓性部材５１は、その長手方向と厚み方向を含む平面内において撓むことができる。薄膜磁気ヘッドＭＨ１は、ＭＲ膜７における各層の積層方向と上記長手方向が略一致するように可撓性部材５１に取り付けられる。薄膜磁気ヘッドＭＨ１は、非磁性基板１をスライダとする機能素子であって、スライダ１はＭＲ膜７における各層の積層方向に沿って延びる凹溝５３を有している。この凹溝５３は薄膜磁気ヘッドＭＨ１浮上時の空力特性を規定する。
【００８９】
薄膜磁気ヘッドＭＨ１が取り付けられた可撓性部材５１は、薄膜磁気ヘッドＭＨ１の受ける力によって厚み方向に撓むこととなる。ＭＲ膜７における各層の積層方向（可撓性部材５１の長手方向）は記録媒体の磁化遷移領域が連続してなるトラック周方向に略一致する。
【００９０】
次に、上述の薄膜磁気ヘッドＭＨ１，ＭＨ２（薄膜磁気ヘッド組立体ＨＧＡ）を用いた記憶装置ＨＤについて説明する。
【００９１】
図２５は記憶装置ＨＤの平面図である。この記憶装置ＨＤは筐体６１を備えている。筐体６１内部には薄膜磁気ヘッドＭＨ１を有する薄膜磁気ヘッド組立体ＨＧＡに加えて磁気記録媒体ＲＭが配置される。なお、薄膜磁気ヘッド組立体ＨＧＡは、可撓性部材５１の長手方向の一端部が固定されるアーム６３を有するヘッド・ジンバル・アセンブリである。アーム６３が中央部近傍に設けられた回転軸６５を中心として回転すると、薄膜磁気ヘッドＭＨ１が磁気記録媒体ＲＭの径方向に沿って移動する。また、磁気記録媒体ＲＭは円盤状であって、その周方向に沿って磁化遷移領域が連続してなるトラックを有し、円盤の中心に設けられた回転軸６７を中心として回転すると磁化遷移領域は薄膜磁気ヘッドＭＨ１に対して相対的に移動する。
【００９２】
薄膜磁気ヘッドＭＨ１（ＭＲ膜７）は、ＭＲ膜７における各層の積層方向に平行な面が磁気記録媒体ＲＭに対向するように配置されており、磁気記録媒体ＲＭの磁化遷移領域からの漏洩磁界を検出することができる。このＭＲ膜７における各層の積層方向に平行な面がエアベアリング面ＡＢＳとなる。なお、磁気記録媒体ＲＭへの記録方式としては長手磁気記録方式や垂直磁気記録方式等を用いることができる。
【００９３】
以上のように、上記の薄膜磁気ヘッド組立体ＨＧＡ及び記憶装置ＨＤでは、薄膜磁気ヘッドが第１及び第２実施形態の薄膜磁気ヘッドＭＨ１，ＭＨ２とされるので、ＭＲ膜７のトラック幅方向両端部における読みにじみをより一層低減して、実効トラック幅の拡大を効果的に抑制すると共に、極めて高い出力安定性を得ることができる。
【００９４】
本発明は、上述した実施形態に限定されるものではない。たとえば、各層の構造は単一の材料からなる必要はなく、全体として規定の機能を奏するものであれば、複数の材料からなることとしてもよく、たとえば、合金として、混在して或いは層構造の組み合わせとしてもよい。また、これらの層間に他の層が介在することとしてもよい。
【００９５】
また、本実施形態においては、薄膜磁気ヘッドＭＨ１，ＭＨ２が再生ヘッドとしての磁気検出素子ＭＤと、記録ヘッドとしての磁界形成素子ＲＤとを備えているが、磁気検出素子ＭＤのみを備えるものであってもよい。
【００９６】
また、本実施形態においては、電極層１１を第１の電極層１３と第２２電極層とを含んだ構成としているが、図２２に示されるように、単層構成としてもよい。
【００９７】
【発明の効果】
以上、詳細に説明したとおり、本発明によれば、磁気抵抗効果膜のトラック幅方向両端部における読みにじみをより一層低減して、実効トラック幅の拡大を効果的に抑制すると共に、極めて高い出力安定性を得ることが可能な薄膜磁気ヘッド、当該薄膜磁気ヘッドを備える薄膜磁気ヘッド組立体及び記憶装置、並びに薄膜磁気ヘッドの製造方法を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態に係る薄膜磁気ヘッドの構造を説明するための断面図である。
【図２】第１実施形態に係る薄膜磁気ヘッドに含まれる磁気検出素子の製造方法の一例を説明するための断面図である。
【図３】図２に続く工程を説明するための断面図である。
【図４】図３に続く工程を説明するための断面図である。
【図５】図４に続く工程を説明するための断面図である。
【図６】図５に続く工程を説明するための断面図である。
【図７】図６に続く工程を説明するための断面図である。
【図８】図７に続く工程を説明するための断面図である。
【図９】図８に続く工程を説明するための断面図である。
【図１０】第１実施形態に係る薄膜磁気ヘッドに含まれる磁気検出素子の製造方法の一例を説明するための断面図である。
【図１１】図１０に続く工程を説明するための断面図である。
【図１２】図１１に続く工程を説明するための断面図である。
【図１３】図１２に続く工程を説明するための断面図である。
【図１４】図１３に続く工程を説明するための断面図である。
【図１５】第２実施形態に係る薄膜磁気ヘッドの構造を説明するための断面図である。
【図１６】第１実施形態に係る薄膜磁気ヘッドに含まれる磁気検出素子の製造方法の一例を説明するための断面図である。
【図１７】図１６に続く工程を説明するための断面図である。
【図１８】図１７に続く工程を説明するための断面図である。
【図１９】図１８に続く工程を説明するための断面図である。
【図２０】図１９に続く工程を説明するための断面図である。
【図２１】図２０に続く工程を説明するための断面図である。
【図２２】実験で用いた薄膜磁気ヘッド（磁気検出素子）の構造を説明するための断面図である。
【図２３】ＭＲ膜の上部ギャップ層側の面の端部からの距離Ｘと実効トラック幅の広がりとの関係を示す線図である。
【図２４】薄膜磁気ヘッド組立体主要部の側面図である。
【図２５】図２４に示す薄膜磁気ヘッド組立体を用いた記憶装置の平面図である。
【符号の説明】
１…非磁性基板、３…下部磁気シールド層、５…下部ギャップ層、７…磁気抵抗効果（ＭＲ）膜、９…磁区制御層、１１…電極層、１３…第１の電極層、１５…第２の電極層、１７…上部ギャップ層、１９…上部磁気シールド層、２１…第１の磁区制御層、２３…第２の磁区制御層、Ｇ…基準面、ＨＤ…記憶装置、ＨＧＡ…薄膜磁気ヘッド組立体、ＭＤ…磁気検出素子、ＭＨ１，ＭＨ２…薄膜磁気ヘッド、Ｒ１…第１のレジスト層、Ｒ２…第２のレジスト層、Ｒ３…レジスト層、ＲＭ…磁気記録媒体。
【図１】
2004206842.tif 000003
【図２】
2004206842.tif 000004
【図３】
2004206842.tif 000005
【図４】
2004206842.tif 000006
【図５】
2004206842.tif 000007
【図６】
2004206842.tif 000008
【図７】
2004206842.tif 000009
【図８】
2004206842.tif 000010
【図９】
2004206842.tif 000011
【図１０】
2004206842.tif 000012
【図１１】
2004206842.tif 000013
【図１２】
2004206842.tif 000014
【図１３】
2004206842.tif 000015
【図１４】
2004206842.tif 000016
【図１５】
2004206842.tif 000017
【図１６】
2004206842.tif 000018
【図１７】
2004206842.tif 000019
【図１８】
2004206842.tif 000020
【図１９】
2004206842.tif 000021
【図２０】
2004206842.tif 000022
【図２１】
2004206842.tif 000023
【図２２】
2004206842.tif 000024
【図２３】
2004206842.tif 000025
【図２４】
2004206842.tif 000026
【図２５】
2004206842.tif 000027