(57)【要約】【課題】非同軸デバイスの測定精度を改善する。【解決手段】第１及び第２のアダプタを較正する方法及びシステムは、ベクトルネットワークアナライザの同軸ポートをトレース可能な標準に対して較正するステップと、同軸ポート間に対称性のあるスルー回路パスを接続するステップを含む。スルー回路パスは、第１のアダプタと第２のアダプタのカスケード接続された組み合わせを含む。第１のアダプタは受動型であり、第２のアダプタと実質的に同じである。カスケード接続されていない第１及び第２のアダプタは、計測デバイスパスを含む。スルー回路パス及び計測デバイスパスは、実質的に等価なＳパラメータを有する。スルー回路パスのＳパラメータを測定して、第１及び第２のアダプタの特性を、測定したＳパラメータに基づいて解明する。【選択図】図２
2004109128.tif 000002
【特許請求の範囲】
【請求項１】
　第１及び第２アダプタを較正する方法であって、
　準拠する（またはトレース可能な）標準に対して、ベクトルネットワークアナライザの同軸ポートを較正するステップと、
　前記同軸ポート間に対称的なスルー回路パスを接続するステップであって、前記スルー回路パスは、前記第１及び第２アダプタの縦続接続された組み合わせを有し、前記第１アダプタは受動型であって前記第２アダプタと実質的に同一であり、縦続接続されていない第１及び第２アダプタは計測デバイスパスを有し、前記スルー回路パス及び前記計測デバイスパスは実質的に等価なＳパラメータを有することからなる、ステップと、
　前記スルー回路パスのＳパラメータを計測するステップと、
　前記Ｓパラメータに基づいて前記第１及び第２アダプタを特徴付けるステップを含む、較正方法。
【請求項２】
　前記Ｓパラメータを計測するステップが、周波数ドメイン入力反射係数（Ｓｔｈｒｕ１１）と周波数ドメイン伝送係数（Ｓｔｈｒｕ２１）を有し、前記特徴付けるステップは、前記周波数ドメイン係数を対応する時間ドメインインパルス応答に変換して前記計測デバイスパスの前記第１及び第２アダプタのＳパラメータを導出するステップを更に含む、請求項１に記載の較正方法。
【請求項３】
　前記周波数ドメイン伝送係数を対応する時間ドメインインパルス伝送応答に変換するステップと、
　前記時間ドメインインパルス伝送応答から前記スルー回路パスの長さを抽出するステップと、
　前記周波数ドメイン入力反射係数を対応する時間ドメインインパルス入力反射応答に変換するステップと、
　前記第１アダプタの前記時間ドメインインパルス入力反射応答を構築するステップと、
　前記第１アダプタの前記時間ドメインインパルス入力反射応答を前記第１アダプタの対応する周波数ドメイン入力反射係数に変換するステップと、
　前記第１アダプタのＳパラメータを算出するステップと、
　前記第２アダプタのＳパラメータを割り当てるステップ
を更に含む、請求項２に記載の較正方法。
【請求項４】
　前記第１アダプタの前記時間ドメインインパルス入力反射応答を構築する前記ステップが、完全な時間掃引を使用して前記周波数ドメイン入力反射係数を変換するステップと、前記スルー回路パスの長さを表すポイントから始まる前記時間ドメインインパルス入力反射応答の１部分をゼロにするステップを含む、請求項３に記載の較正方法。
【請求項５】
　前記第１アダプタの前記時間ドメインインパルス入力反射応答を構築する前記ステップが、限定された時間掃引を使用して前記周波数ドメイン入力反射係数を変換するステップを含み、前記時間ドメインの境界が、前記スルー回路パスの長さと等しいことからなる、請求項３に記載の較正方法。
【請求項６】
　前記第１アダプタのＳパラメータを算出する前記ステップは、次の式において前記スルー回路パスの周波数ドメイン反射係数（Ｓｔｈｒｕ１１及びＳｔｈｒｕ２１）と前記第１アダプタの周波数ドメイン入力反射係数（ＳＸ１１）を使用することからなる、請求項３記載の較正方法。
【数１】
2004109128.tif 000010
【請求項７】
　前記第２アダプタのＳパラメータを割り当てる前記ステップが、前記第１アダプタの周波数ドメイン伝送係数を前記第２アダプタの周波数ドメイン伝送係数に割り当てるステップ
【数２】
2004109128.tif 000011
と、前記第１アダプタの周波数ドメイン入力反射係数（ＳＸ１１）を前記第２アダプタの周波数ドメイン出力反射係数
【数３】
2004109128.tif 000012
に割り当てるステップと、前記第１アダプタの周波数ドメイン出力反射係数（ＳＸ２２）を前記第２アダプタの周波数ドメイン入力反射係数
【数４】
2004109128.tif 000013
に割り当てるステップを含むことからなる、請求項６に記載の較正方法。
【請求項８】
　前記特徴付けるステップが、前記第１及び第２アダプタのＳパラメータを取得するステップを含み、前記方法は、前記デバイスを前記計測デバイスパスに挿入することによってデバイスを計測するステップと、前記第１及び第２アダプタのＳパラメータを使用して前記デバイスの計測値を摘出するステップを更に含む、請求項１に記載の較正方法。
【請求項９】
　前記スルー回路パス及び前記デバイス計測パスを有するフィクスチャを使用し、前記スルー回路パスは、前記デバイス計測パスの縦続接続された態様を有する、請求項１に記載の較正方法。
【請求項１０】
　前記フィクスチャは、参照標準に対するトレース（追跡）を可能とするための（またはトレーサビリティを確保するための）手段を確立するべく２つのコネクタに相互接続されたプリント回路トレースを有するプリント回路基板を備える、請求項９に記載の較正方法。
【請求項１１】
　前記較正するステップは、電子的較正を含む、請求項１に記載の較正方法。
【請求項１２】
　前記較正するステップは、ＳＯＬＴ較正を含む、請求項１に記載の較正方法。
【請求項１３】
　前記較正するステップは、ＴＲＬ較正を含む、請求項１に記載の較正方法。
【請求項１４】
　前記第１及び第２アダプタは、第１マルチポートアダプタを有する２つのポートである、請求項１に記載の較正方法。
【請求項１５】
　請求項１４に記載のステップがマルチポートアダプタの２つのポートの複数の組について反復されることからなる、較正方法。
【請求項１６】
　デバイスを計測する方法であって、
　　トレース可能な標準に対してベクトルネットワークアナライザの同軸ポートを較正するステップと、
　前記同軸ポート間に対称性のあるスルー回路パスを接続するステップであって、前記スルー回路パスは、前記第１及び第２アダプタの縦続接続された組み合わせを有し、前記第１アダプタは受動型であって前記第２アダプタと実質的に同一であり、縦続接続されていない第１及び第２アダプタは計測デバイスパスを有し、前記スルー回路パス及び前記計測デバイスパスは、実質的に等価なＳパラメータを有することからなる、ステップと、
　前記スルー回路パスのＳパラメータを計測するステップと、
　前記Ｓパラメータに基づいて前記第１及び第２アダプタを特徴付けるステップと、
　前記計測デバイスパスにデバイスを挿入するステップと、
　前記ベクトルネットワークアナライザによって前記第１及び第２アダプタと縦続接続された前記デバイスを計測するステップと、
　前記デバイスから前記第１及び第２アダプタを摘出するステップ
を含む、計測方法。
【請求項１７】
　前記スルー回路パスのＳパラメータを計測する前記ステップが、周波数ドメイン入力反射係数（Ｓｔｈｒｕ１１）と周波数ドメイン伝送係数（Ｓｔｈｒｕ２１）を含む前記スルー回路パスの周波数ドメイン係数を計測するステップを含み、前記特徴付けるステップは、前記それぞれの周波数ドメイン係数を対応する時間ドメインインパルス応答に変換して前記計測デバイスパスの第１及び第２アダプタのＳパラメータを導出するステップを更に含むことからなる、請求項１６に記載の計測方法。
【請求項１８】
　前記周波数ドメイン伝送応答を対応する時間ドメインインパルス伝送応答に変換するステップと、
　前記時間ドメインインパルス伝送応答から前記スルー回路パスの長さを抽出するステップと、
　前記周波数ドメイン入力反射応答を対応する時間ドメインインパルス入力反射応答に変換するステップと、
　前記第１アダプタの時間ドメインインパルス入力反射応答を構築するステップと、
　前記第１アダプタの前記時間ドメインインパルス入力反射応答を前記第１アダプタの対応する周波数ドメイン入力反射係数に変換するステップと、
　前記第１アダプタのＳパラメータを算出するステップと、
　前記第２アダプタのＳパラメータを割り当てるステップ
を更に含む、請求項１７に記載の計測方法。
【請求項１９】
　前記第１アダプタの時間ドメインインパルス入力反射応答を構築する前記ステップが、完全な時間掃引を使用して前記周波数ドメイン入力反射係数を変換するステップと、前記スルー回路パスの長さを表すポイントから始まる前記時間ドメインインパルス入力反射応答の１部分をゼロにするステップを含むことからなる、請求項１８に記載の計測方法。
【請求項２０】
　前記第１アダプタの前記時間ドメインインパルス入力反射応答を構築する前記ステップが、限定された時間掃引を使用して前記周波数ドメイン入力反射係数を変換するステップを含み、前記時間ドメインの境界は、前記スルー回路パスの長さと等しいことからなる、請求項１８に記載の計測方法。
【請求項２１】
　前記第１アダプタのＳパラメータを算出する前記ステップが、次の式において前記スルー回路パスの周波数ドメイン反射係数（Ｓｔｈｒｕ１１及びＳｔｈｒｕ２１）と前記第１アダプタの周波数ドメイン入力反射係数（ＳＸ１１）を使用する、請求項１８に記載の計測方法。
【数５】
2004109128.tif 000014
【請求項２２】
　前記第２アダプタのＳパラメータを割り当てる前記ステップが、前記第１アダプタの前記周波数ドメイン伝送係数を前記第２アダプタの周波数ドメイン伝送係数に割り当てるステップ
【数６】
2004109128.tif 000015
と、
　前記第１アダプタの前記周波数ドメイン入力反射係数（ＳＸ１１）を前記第２アダプタの周波数ドメイン出力反射係数
【数７】
2004109128.tif 000016
に割り当てるステップと、
　前記第１アダプタの前記周波数ドメイン出力反射係数（ＳＸ２２）を前記第２アダプタの周波数ドメイン入力反射係数
【数８】
2004109128.tif 000017
に割り当てるステップ
を含む、請求項２１に記載の計測方法。
【請求項２３】
　前記スルー回路パス及び前記デバイス計測パスを具備するフィクスチャを使用し、前記スルー回路パスは、前記デバイス計測パスの縦続接続された態様を有する、請求項１６に記載の計測方法。
【請求項２４】
　前記スルー回路パス及び前記デバイス計測パスが１つのプリント回路基板上に配設される、請求項２３に記載の計測方法。
【請求項２５】
　前記フィクスチャは、参照標準に対してトレース可能なインピーダンス標準との接続を確立するための２つのコネクタに相互接続されたプリント回路トレースを有するプリント回路基板を具備する、請求項２３に記載の計測方法。
【請求項２６】
　前記第１及び第２アダプタが、第１マルチポートアダプタを有する２つのポートである、請求項１６に記載の計測方法。
【請求項２７】
　請求項２６記載のステップがマルチポートアダプタの２つのポートの複数の組について反復されることからなる、計測方法。
【請求項２８】
　計測デバイスパスを較正するためのシステムであって、
　ベクトルネットワークアナライザ（ＶＮＡ）と、
　較正標準と、
　前記較正標準によって前記ＶＮＡのポートを較正するための手段と、
　対称性のあるスルー回路パス及び計測デバイスパスを有するフィクスチャであって、前記スルー回路パスは、第１及び第２アダプタの縦続接続された組み合わせを有し、前記第１アダプタは、受動型であって前記第２アダプタと実質的に同一であり、前記計測デバイスパスは、縦続接続されていない第１及び第２アダプタを有し、前記スルー回路パス及び前記計測デバイスパスは実質的に等価なＳパラメータを有することからなる、フィクスチャと、
　前記スルー回路パスの周波数ドメイン応答を計測するための前記ＶＮＡ内の手段と、
　前記スルー回路パスのＳパラメータに基づいて前記第１及び第２アダプタを特徴付けるための手段
を備える、較正システム。
【請求項２９】
　前記第１及び第２アダプタを特徴付けるための前記手段が、前記周波数ドメイン係数を対応する時間ドメインインパルス応答に変換して、前記計測デバイスパスにおける前記第１及び第２アダプタのＳパラメータを導出するための手段を備える、請求項２８に記載の較正システム。
【請求項３０】
　前記周波数ドメイン応答は、周波数ドメイン伝送応答と周波数ドメイン入力反射応答を含み、前記システムが、
　前記周波数ドメイン伝送係数を対応する時間ドメインインパルス伝送応答に変換するための手段と、
　前記時間ドメインインパルス伝送応答から前記スルー回路パスの長さを抽出するための手段と、
　前記周波数ドメイン入力反射係数を対応する時間ドメインインパルス入力反射応答に変換するための手段と、
　前記第１アダプタの時間ドメインインパルス入力反射応答を構築するための手段と、
　前記第１アダプタの前記時間ドメインインパルス入力反射応答を前記第１アダプタの対応する周波数ドメイン入力反射係数に変換するための手段と、
　前記第１アダプタのＳパラメータを算出するための手段と、
　前記第２アダプタのＳパラメータを割り当てるための手段
を更に備える、請求項２９に記載の較正システム。
【請求項３１】
　前記第１アダプタの前記時間ドメインインパルス入力反射応答を構築するための前記手段が、完全な時間掃引を使用して前記周波数ドメイン入力反射係数を変換するための手段と、前記スルー回路パスの長さの半分を表すポイントから始まる前記時間ドメインインパルス入力反射応答の１部分をゼロにする手段を備えることからなる、請求項３０に記載の較正システム。
【請求項３２】
　前記第１アダプタの前記時間ドメインインパルス入力反射応答を構築するための前記手段が、限定された時間掃引を使用して前記周波数ドメイン入力反射係数を変換するための手段を有し、前記時間ドメインの境界は、前記スルー回路パスの長さと等しいことからなる、請求項３０に記載の較正システム。
【請求項３３】
　前記第１アダプタのＳパラメータを算出するための前記手段が、次の式において前記スルー回路パスの前記周波数ドメイン係数（Ｓｔｈｒｕ１１及びＳｔｈｒｕ２１）と前記第１アダプタの前記周波数ドメイン入力反射係数（ＳＸ１１）を使用することからなる、請求項３０に記載の較正システム。
【数９】
2004109128.tif 000018
【請求項３４】
　前記第２アダプタのＳパラメータを割り当てるための前記手段が、前記第１アダプタの前記周波数ドメイン伝送係数を前記第２アダプタの周波数ドメイン伝送係数に割り当てるための手段
【数１０】
2004109128.tif 000019
と、
　前記第１アダプタの前記周波数ドメイン入力反射係数（ＳＸ１１）を前記第２アダプタの周波数ドメイン出力反射係数
【数１１】
2004109128.tif 000020
に割り当てるための手段と、
　前記第１アダプタの前記周波数ドメイン出力反射係数（ＳＸ２２）を前記第２アダプタの周波数ドメイン入力反射係数
【数１２】
2004109128.tif 000021
に割り当てるための手段
を更に備える、請求項３３に記載の較正システム。
【請求項３５】
　前記スルー回路パスは前記デバイス計測パスの縦続接続された態様を含む、請求項２８に記載の較正システム
【請求項３６】
　前記フィクスチャが、参照標準に対してトレース可能なインピーダンス標準と信頼性の高い接続を確立するために、２つのコネクタに相互接続されたプリント回路トレースを有するプリント回路基板を備える、請求項３５に記載の較正システム。
【請求項３７】
　前記第１及び第２アダプタが、第１マルチポートアダプタを有する２つのポートである、請求項２８に記載の較正システム。
【請求項３８】
　デバイスを計測するためのシステムであって、
　ベクトルネットワークアナライザ（ＶＮＡ）と、
　較正標準と、
　前記較正標準を使用して前記ベクトルネットワークアナライザの同軸ポートを較正するための手段と、
　前記同軸ポート間に対称性のあるスルー回路パスを有するフィクスチャであって、前記スルー回路パスは、第１及び第２アダプタの縦続接続された組み合わせを有し、前記第１アダプタは、受動型であって前記第２アダプタと実質的に同一であり、縦続接続されていない第１及び第２アダプタは計測デバイスパスを有し、前記スルー回路パス及び前記計測デバイスパスは実質的に等価なＳパラメータを有することからなる、フィクスチャと、
　計測した前記スルー回路パスのＳパラメータに基づいて前記第１及び第２アダプタを特徴付けるための手段と、
　前記計測デバイスパスから前記第１及び第２アダプタを摘出するための手段
を備える、計測システム。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、計測デバイスパスを較正すると共に較正した計測デバイスパスにおいて被検デバイスを計測する方法及びシステムに関する。
【背景技術】
【０００２】
　ベクトルネットワークアナライザ（ＶＮＡ）で取得した計測値には誤差が含まれることが知られている。これらの計測誤差のために、被検デバイス（「ＤＵＴ」）の計測結果に不確実性が伴うことになる。この誤差は、確率的誤差と系統的誤差という２種類に分類することができる。確率的誤差とは、時間の経過に伴う物理的及び環境的な変化によって生じる同一計測における非反復性の変動である。一方、系統的誤差とは、ＶＮＡ試験セットのために生じる計測における反復性の変動である。通常、計測の不確実性に対する影響は、系統的誤差の方が大きい。較正することによってＶＮＡ計測の統計誤差を数学的に低減することができる。この較正作業は、いくつかの周知の標準（または基準）をＶＮＡに接続するステップと、それら周知の標準のそれぞれに対する応答を計測するステップと、から構成されており、それぞれの周知の標準ごとの予想応答と計測した応答の差を算出することによって系統的誤差を定量化する。そして、この差を使用し、ＤＵＴのＶＮＡ計測値から系統的誤差を数学的に除去するのに使用可能な誤差補正モデルを開発する。この較正プロセスにより、較正標準をＶＮＡ計測ポートに接続するポイントにおいて計測基準面が有効に確立される。この結果、ＤＵＴを計測基準面に接続することにより、ＤＵＴのみの計測値を取得することができる。
【０００３】
　ＳＯＬＴ（Ｓｈｏｒｔ−Ｏｐｅｎ−Ｌｏａｄ−Ｔｈｒｏｕｇｈ：短絡、開放、負荷、通過）較正、ＴＲＬ（Ｔｈｒｏｕｇｈ−Ｒｅｆｌｅｃｔ−Ｌｉｎｅ：または、経反射負荷）較正、及び電子的較正を含むいくつかの較正法が存在している。電子的較正用の方法及び装置については、１９９５年７月１８に発行された「Electronic Microwave Calibration Device」と題する米国特許第５，４３４，５１１号（特許文献１）に開示されている。これの開示内容は、この参照により本明細書に組み込むものとする。ＳＯＬＴ、ＴＲＬ、及び電子的較正法においては、通常、ＮＩＳＴ（Ｎａｔｉｏｎａｌ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｓｔａｎｄａｒｄｓ　Ｔｅｃｈｎｏｌｏｇｙ：米国連邦標準技術局）によって規定されている標準に準拠した（またはその標準をトレース可能な）較正標準を使用する。当業者であれば理解できるように、誤差補正の品質は、それら既知の標準の品質に直接的に関連する。最もトレース可能な較正標準は同軸コネクタを用いてなされる。しかしながら、実際の製造や研究環境においては、多くのデバイスは同軸接続を備えていない。この結果、非同軸計測デバイスに使用するべく、プリント回路基板（ＰＣＢ）上に配設され適切なコネクタに接続された一連の標準が開発されてきた。
【特許文献１】米国特許第５，４３４，５１１号明細書
【特許文献２】米国特許第５，５４８，２２１号明細書
【非特許文献１】「ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ａｕｄｉｏ　ａｎｄ　Ｅｌｅｃｔｒｏａａｃｏｕｓｔｉｃｓ」Ｖｏｌ．ＡＵ−１７、Ｎｏ．２（１９６９年６月）の「Ｔｈｅ　Ｃｈｉｒｐ　ｚ−ｔｒａｎｓｆｏｒｍ　Ａｌｇｏｒｉｔｈｍ」（８６〜９２頁）。Ｌ．Ｗ．Ｒａｂｉｎｅｒ、Ｒ．Ｓｃｈａｆｅｒ、Ｃ．Ｍ．Ｒａｄｅｒ著
【発明の開示】
【発明が解決しようとする課題】
【０００４】
　図１には、非同軸較正標準と計測デバイスパス１０４が配設されたフィクスチャ（治具や取付具等の器具を含む）１０が示されている。この図示の「オンボード」較正標準は、較正標準のＳＯＬＴセットであって、開回路２０、閉回路３０、５０Ω又は７５Ωの負荷４０、及びスルー回路（または通過回路）パス１０２を有している。図１に示されたフィクスチャの較正には、オンボード較正標準を使用して従来のＳＯＬＴ較正プロセスを実行するステップが含まれる。しかしながら不都合なことに、このオンボード較正標準はＮＩＳＴ標準に準拠していない。具体的には、オンボード閉回路３０は、通常、それ自体に伴う多少のインダクタンスを有している。又、オンボード開回路２０も、通常、それ自体に伴う多少の容量を有しており、負荷４０も、通常、５０Ω又は７５Ωの純粋な抵抗性終端を示さない。これらオンボードの閉回路及び開回路のそれぞれに関連する寄生の誘導性及び容量性リアクタンスを正確にモデル化することは困難である。較正プロセスは、較正標準に関連するこの寄生の正確なモデルを有していないため、較正と誤差補正プロセスの結果生じる解消できない誤差が存在する。そして、この計測誤差のために、計測から導出される結果の信頼性が損なわれることになる。従って、非同軸デバイスの高周波特性を較正及び計測するための改良された方法及びシステムに対するニーズが存在するのである。
【課題を解決するための手段】
【０００５】
　本発明の教示による１実施形態においては、第１及び第２アダプタを較正する方法は、トレース可能な標準に対してベクトルネットワークアナライザの同軸ポートを較正するステップと、同軸ポート間に対称なスルー回路パス（以下、対称スルー回路パス）を接続するステップとを有している。スルー回路パスは、第１及び第２アダプタの縦続接続された組み合わせを有している。第１アダプタは、受動型であって実質的に第２アダプタと同一であり、縦続接続されていない第１及び第２アダプタは、計測デバイスパスを備えている。スルー回路パスと計測デバイスパスは、実質的に等価なＳパラメータを有している。この方法は、スルー回路パスのＳパラメータを計測するステップと、計測したＳパラメータに基づいて第１及び第２アダプタを特徴付けるステップとを更に含んでいる。
【０００６】
　本発明の教示による別の実施形態では、計測デバイスパスを較正するためのシステムは、ベクトルネットワークアナライザ（ＶＮＡ）、較正標準、及び較正標準を用いてＶＮＡのポートを較正するための手段を有している。フィクスチャは、対称スルー回路パスと計測デバイスパスを具備している。スルー回路パスは、第１及び第２アダプタの縦続接続された組み合わせを有しており、第１アダプタは、受動型であって第２アダプタと実質的に同一である。計測デバイスパスは、縦続接続されていない第１及び第２アダプタを有しており、スルー回路パスと計測デバイスパスは、実質的に等価なＳパラメータを有している。このシステムは、スルー回路パスの周波数ドメイン（領域）係数を計測するためのＶＮＡ内の手段と、スルー回路パスのＳパラメータに基づいて第１及び第２アダプタを特徴付ける（すなわち、特性を解明する）ための手段とを更に有している。
【０００７】
　有利なことに、本発明の教示による方法及びシステムは、高周波計測用に検査対象の非同軸デバイスへの接続を較正し、改良された精度を従来技術が提供するものよりも少ない時間と労力によって実現する改良された方法を提供する。具体的には、従来、同軸コネクタを有するデバイスにのみ提供されていたものと同じオーダー（程度）の較正精度を実現することができる。
【発明の効果】
【０００８】
　本発明によれば、非同軸デバイス（装置、素子などを含む）の測定精度を改善する手段が提供される。
【実施例】
【０００９】
　図２には、本発明の１実施形態に使用されるフィクスチャ１００が示されている。このフィクスチャは、対称スルー回路パス１０２と計測デバイスパス１０４を有している。計測デバイスパス１０４は、第１アダプタ１０６及び第２アダプタ１０８という２つの実質的に同一のアダプタを備えている。本開示の以下の部分においては、参照符号Ｘは第１アダプタ１０６を表し、参照符号Ｙは第２アダプタ１０８を表すものとする。それぞれのアダプタ１０６、１０８は、受動回路であって、導電体ストリップ１１２に電気的に接続された同軸コネクタ１１０を有している。計測デバイスパス１０４のそれぞれのアダプタ１０６、１０８は、フィクスチャ内において、同軸コネクタ１１０に接続されていない方の導電体ストリップ１１２の端部間における空隙１１４を挟んで互いに鏡像の関係に配置されている。検査対象の２端子デバイス（ＤＵＴ）のそれぞれの端子は、それぞれの導電体ストリップ１１２と接触し第１及び第２アダプタ１０６、１０８間において計測回路を完成させる。スルー回路パス１０２は、２つの同軸コネクタ１２０間に中断していない導電体ストリップを有している。スルー回路パス１０２の同軸コネクタ１２０は、互いに、並びに、計測デバイスパス１０４の同軸コネクタと、実質的に類似の形状を有している。
【００１０】
　スルー回路パス１０２及び計測デバイスパス１０４は、プリント回路基板１１６上に配設されている。このプリント回路基板１１６は、プリント回路基板の製造に一般的に使用される種類の繊維ガラス（ファイバーガラス）／エポキシ樹脂であるＦＲ４から製造されている。プリント回路基板１１６用の代替材料としては、Ｄｕｒｏｉｄ（デュロイド）があり、これはより高周波の用途に使用することができる。第１及び第２アダプタ１０６、１０８の一部を構成する導電体ストリップ、並びにスルー回路パス１０２の一部を構成する導電体ストリップは、通常、銅であるが、その他の低損失の導電性材料も同様に使用可能である。その他の基板材料を使用しプリント回路基板を製造することも可能であるが、かなり一貫性のある誘電率がプリント回路基板１１６の全面において維持されるときに、最良の結果が得られる。好適な実施形態では、従来のプロセスによってプリント回路基板上に銅の導電体ストリップをエッチングし、スルー回路パス１０２並びに計測デバイスパス１０４を形成する。現在の技術によれば、導電体ストリップ１１２の幅及び厚さ、並びにプリント回路基板１１６の寸法などの面で非常に反復性が高く一貫性のある形状を製造することが可能である。従来の高品質なエッチングプロセスは、高品質な結果を実現するための十分な反復性を有している。又、マイクロストリップ遷移（またはマイクロストリップへの移行）に高品質の同軸ケーブルを使用し、フィクスチャ１００内の接地電流パスを最小化することも有益である。プリント回路基板１１６の第１幅１１８は計測デバイスパス１０４におけるものであり、これは、スルー回路パス１０２におけるプリント回路基板１１６の第２幅１１９よりも大きい。この第１幅１１８と第２幅１１９の差は、第１アダプタ１０６と第２アダプタ１０８間の距離に等しい。当業者であれば理解できるように、第１アダプタ及び第２アダプタ１０６、１０８の縦続接続された組み合わせは、スルー回路パス１０２と同一の物理的特性を有している。従って、スルー回路パス１０２の散乱パラメータ（Ｓパラメータ）は、第１及び第２アダプタ１０６、１０８の縦続接続された組み合わせのＳパラメータと実質的に等価である。当業者であれば理解できるように、第１アダプタ１０６のＳパラメータは、第２アダプタ１０８のＳパラメータと実質的に等価である。
【００１１】
　図３には、ケーブル２０４の計測端部２０６に同軸ポート２０１、２０２を有する同軸ケーブル２０４との組み合わせでＶＮＡ２００による従来の較正をまず実行することにより、フィクスチャ１００を較正する構成が示されている。この較正は、ＮＩＳＴに準拠した較正標準を使用する任意の従来の手段によって実行することができる。この較正ステップにより、フィクスチャ１００がＶＮＡ２００に接続される基準面２０３に対してトレース可能な較正が行われる。
【００１２】
　次に、図４に示すように、基準面２０３の同軸ポート２０１、２０２を対称スルー回路パス１０２の同軸ポート１２０に接続する。そして、ＶＮＡ２００によってスルー回路パス１０２のＳパラメータの計測を行う。スルー回路パス１０２は、第１及び第２アダプタ１０６、１０８の縦続接続された組み合わせと実質的に類似しているため、計測したスルー回路パス１０２のＳパラメータに基づいて第１及び第２アダプタ１０６、１０８を特徴付けることができる。この第１及び第２アダプタ１０６、１０８の特徴付けにより、第１及び第２アダプタ１０６、１０８を備える導電体ストリップ１１２の端部に配設されたＤＵＴ基準面３０１に対する較正が可能になる。この特徴付けステップの結果、第１及び第２アダプタ１０６、１０８のそれぞれの完全なＳパラメータマトリックスが得られる。
【００１３】
　図５に示すように、ユーザーは、次にＤＵＴをＤＵＴ基準面３０１に接続する。そして、ＶＮＡ２００により、第１及び第２アダプタ１０６、１０８と縦続接続された組み合わせにおいてＤＵＴを計測する。第１及び第２アダプタ１０６、１０８が完全に特徴付けられているため、この第１及び第２アダプタ１０６、１０８と縦続接続された組み合わせにおいて実行された被検デバイス（ＤＵＴ）の計測値に対する第１及び第２アダプタ１０６、１０８の影響を排除して、ＤＵＴのＳパラメータのみを抽出することができる。この排除のための適切なプロセスは、「Ｍｅｔｈｏｄ，Ａｐｐａｒａｔｕｓ，ａｎｄ　Ａｒｔｉｃｌｅ　ｏｆ　Ｍａｎｕｆａｃｔｕｒｅ　ｆｏｒ　Ｃｈａｒａｃｔｅｒｉｚｉｎｇ　ａ　Ｄｅｖｉｃｅ　ａｎｄ　Ｐｒｅｄｉｃｔｉｎｇ　Ｅｌｅｃｔｒｉｃａｌ　Ｂｅｈａｖｉｏｒ　ｏｆ　ｔｈｅ　Ｄｅｖｉｃｅ　ｉｎ　ａ　Ｃｉｒｃｕｉｔ」と題する米国特許出願第１０／０９８０４０号明細書の開示内容に提示されている。これの開示内容は、この参照により本明細書に組み込むものとする。
【００１４】
　この特徴付けプロセスでは、まず、スルー回路パス１０２のＳパラメータを計測する。このＳパラメータ計測の結果により、スルー回路パス１０２の周波数ドメイン反射係数（Ｓｔｈｒｕ１１）と周波数ドメイン伝送（または透過）係数（Ｓｔｈｒｕ２１）が提供される。スルー回路パス１０２は対称であって受動型であるため、Ｓｔｈｒｕ１１＝Ｓｔｈｒｕ２２であり、Ｓｔｈｒｕ２１＝Ｓｔｈｒｕ１２である。次に、スルー回路パス１０２の周波数ドメイン伝送係数（Ｓｔｈｒｕ２１）を、「ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ａｕｄｉｏ　ａｎｄ　Ｅｌｅｃｔｒｏａａｃｏｕｓｔｉｃｓ」Ｖｏｌ．ＡＵ−１７、Ｎｏ．２（１９６９年６月）の８６〜９２頁に掲載されているＬ．Ｗ．Ｒａｂｉｎｅｒ、Ｒ．Ｓｃｈａｆｅｒ及びＣ．Ｍ．Ｒａｄｅｒによる「Ｔｈｅ　Ｃｈｉｒｐ　ｚ−ｔｒａｎｓｆｏｒｍ　Ａｌｇｏｒｉｔｈｍ」に開示されている変換アルゴリズムを使用して、対応する時間ドメイン（領域）インパルス伝送（または透過）応答に変換する。図６には、周波数ドメインの計測値から変換されたスルー回路パス１０２の時間ドメインインパルス伝送（または透過）応答の図が示されている。このスルー回路パス１０２の周波数ドメイン伝送係数（Ｓｔｈｒｕ２１）から対応する時間ドメインインパルス伝送応答への変換により、スルー回路パス１０２の全体の電気的長さの値が得られる。図６の例によれば、空気誘電体内における電気的な長さは２９．８５ｃｍである。第１及び第２アダプタ１０６、１０８は対称であるため、この電気的な長さは、第１及び第２アダプタ１０６、１０８の電気的な長さの２倍を表している。図７に示すように、この特徴付けプロセスにおいては、次に、周波数ドメイン反射係数（Ｓｔｈｒｕ１１）を対応するスルー回路パス１０２の時間ドメインインパルス反射応答に変換する。これは反射の計測値であるため、時間ドメインインパルス反射応答は、当然、電気的な長さについて２つの要素を含んでいる。図８に示すように、次に、この時間ドメインインパルス伝送応答を用いて計測したスルー回路パス１０２の電気的な長さに対する時間掃引を限定することにより、時間ドメインインパルス反射応答を変更する。そして、時間ドメインインパルス反射応答の残りの長さをゼロに設定する。図８は、変更されたスルー回路パス１０２の時間ドメインインパルス反射応答を示している。この変更された時間ドメインインパルス反射応答は、完全な負荷で終端処理された第１アダプタ１０６のみの時間ドメインインパルス反射応答を表している。次に、図８に示すように限定された時間掃引を表すべく変更された時間ドメインインパルス反射応答を周波数ドメインに変換して戻し、第１アダプタ１０６のみの周波数ドメイン反射係数（ＳＸ１１）を生成する。周波数ドメイン反射係数（ＳＸ１１）が判明すれば、残りのＳパラメータを算出することができる。具体的には次のとおりである。
【００１５】
【数１３】
2004109128.tif 000003
【００１６】
　式（２）は、ＳＸ２１として２つの可能な解を有している。しかしながら、物理的に可能なものは１つの解のみである。「Ｅｌｅｃｔｒｏｎｉｃ　Ｃａｌｉｂｒａｔｉｏｎ　Ｍｅｔｈｏｄ　ａｎｄ　Ａｐｐａｒａｔｕｓ」と題する１９９６年８月２０日に発行された米国特許第５，５４８，２２１号明細書の教示を使用して正しい解を決定することが可能である。これの教示内容をこの参照により本明細書に組み込むものとする。第１アダプタ１０６は受動型であるため、ＳＸ２１＝ＳＸ１２である。従って、第１アダプタ１０６のすべてのＳパラメータが判明する。そして、第１アダプタ１０６は電気的及び機械的に第２アダプタ１０８と等価であり、第２アダプタ１０８は、フィクスチャ内で第１アダプタ１０６と鏡像の関係に配置されているため、Ｓパラメータ値は次の関係を有している。
【００１７】
【数１４】
2004109128.tif 000004
【００１８】
　従って、スルー回路パス１０２の計測値と本明細書において開示した特徴付けプロセスから第１及び第２アダプタ１０６、１０８の両方のすべてのＳパラメータを決定することができる。
【００１９】
　本発明の教示による方法は、コンピュータを用いて実装するのに適している。Ａｇｉｌｅｎｔ　Ｅ８３５８Ａなどの従来のＶＮＡは、計測電子回路と共に専用のコンピュータを１つの電子ユニット内に含んでいる。この専用コンピュータは、処理要素、オペレーティングシステム、媒体保存／読み取り機能を有しており、ソフトウェアプログラムを実行する能力を有している。従って、この第１及び第２アダプタ１０６、１０８を較正するためのシステムは、図２及び図３に示すように、ＶＮＡ２００内にそのすべてを実装するか、またはＶＮＡ２００と通信するコンピュータ（添付図面には示されていない）を用いて実装することができる。この第１及び第２アダプタ１０６、１０８を較正するためのシステムにおいて、ＶＮＡ２００は、同軸ポートを有するケーブル２０４を有しており、この同軸ポートによりケーブル２０４をＶＮＡポート２０５とフィクスチャ１００の両方に接続する。
【００２０】
　図９には、本発明の教示によるプロセスの１実施形態が示されている。ユーザーは、ＮＩＳＴに準拠した較正標準を使用してＶＮＡ２００を較正する（８０１）。この較正ステップ（８０１）の結果、同軸ポート２０１、２０２によって表される基準面２０３においてＶＮＡ２００及びケーブル２０４が較正される。次にユーザーは、図４に示すように、同軸ポート２０１、２０２をフィクスチャ１００のスルー回路パス１０２の同軸コネクタ１２０に接続し、スルー回路パス１０２のＳパラメータを計測する（８０２）。そして、このスルー回路パス１０２の計測値から、本明細書で先程開示したようにそれぞれのアダプタ１０６、１０８ごとにＳパラメータマトリックスを算出することにより、第１及び第２アダプタ１０６、１０８を特徴付ける（８０３）。この結果、第１及び第２アダプタ１０６、１０８のＳパラメータが判明する。次に、ＤＵＴをフィクスチャ１００の第１及び第２アダプタ１０６、１０８に接続する。そして、ＤＵＴと縦続接続された第１及び第２アダプタ１０６、１０８のＳパラメータをＶＮＡ２００によって計測する（８０４）。この直接計測により、縦続接続された組み合わせ（即ち、第１アダプタ１０６、ＤＵＴ、及び第２アダプタ１０８）のＳパラメータが判明すれば、第１及び第２アダプタ１０６、１０８のＳパラメータが完全に特徴付けられていることから、次に、「Ｍｅｔｈｏｄ，Ａｐｐａｒａｔｕｓ，ａｎｄ　Ａｒｔｉｃｌｅ　ｏｆ　Ｍａｎｕｆａｃｔｕｒｅ　ｆｏｒ　Ｃｈａｒａｃｔｅｒｉｚｉｎｇ　ａ　Ｄｅｖｉｃｅ　ａｎｄ　Ｐｒｅｄｉｃｔｉｎｇ　Ｅｌｅｃｔｒｉｃａｌ　Ｂｅｈａｖｉｏｒ　ｏｆ　ｔｈｅ　Ｄｅｖｉｃｅ　ｉｎ　ａ　Ｃｉｒｃｕｉｔ」と題する米国特許出願第１０／０９８０４０号明細書の教示を使用して、ＤＵＴのみのＳパラメータを摘出する（８０５）。これらの較正、測定、特徴付け、計測及び摘出ステップの結果、従来は同軸ＤＵＴにおいてのみ提供されていた精度を有する非同軸ＤＵＴの計測が実現する。
【００２１】
　図１０には、本発明の教示による特徴付けプロセスのフローチャートが示されている。このプロセスにおいて、スルー回路パス１０２のＳパラメータを計測する（９０１）。このＳパラメータの計測により、スルー回路パス１０２の周波数ドメイン伝送係数（Ｓｔｈｒｕ２１）とスルー回路パス１０２の周波数ドメイン反射係数（Ｓｔｈｒｕ１１）が得られる。そして、スルー回路パス１０２の周波数ドメイン伝送係数（Ｓｔｈｒｕ２１）を対応する時間ドメインインパルス伝送応答に変換する（９０２）。この変換は、例えば、前述の「Ｃｈｉｒｐ　ｚ−ｔｒａｎｓｆｏｒｍａｔｉｏｎ　Ａｌｇｏｒｉｔｈｍ」に開示されているアルゴリズムを用いて数学的に実行して、図６のようなグラフを生成する。このグラフ上のインパルス応答が最大のポイントがスルー回路パス１０２の電気的な長さを示している。この電気的な長さを抽出し（９０３）、記録する。次に、スルー回路パス１０２の周波数ドメイン入力反射係数（Ｓｔｈｒｕ１１）を図７に示すような対応する時間ドメインインパルス入力反射応答に変換する（９０４）。そして、ステップ９０３で抽出したものよりも長い電気的な長さについて時間ドメインインパルス反射応答をゼロに設定することにより、この変換されたスルー回路パス１０２の時間ドメインインパルス反射応答から、完全な負荷で終端処理された第１アダプタ１０６の時間ドメインインパルス反射応答を構築する（９０５）。この結果生成された時間ドメインインパルス反射応答の例が図８に示されている。次に、この構築した時間ドメインインパルス反射応答を周波数ドメインに変換して戻す（９０６）。この変換により、第１アダプタ１０６の周波数ドメイン入力反射係数（ＳＸ１１）が生成される。計測したスルー回路パス１０２のＳパラメータと構築した第１アダプタ１０６の周波数ドメイン入力反射係数を使用し、式（１）及び式（２）から周波数ドメイン出力反射係数（ＳＸ２２）と周波数ドメイン伝送係数（ＳＸ２１）を算出する（９０７）。第１アダプタ１０６は受動型であるため、周波数ドメイン伝送係数は同一であり、ＳＸ２１＝ＳＸ１２であることを意味している。第１及び第２アダプタ１０６、１０８は、実質的に類似のＳパラメータを有しているが、ＤＵＴと互いに鏡像の関係で縦続接続されているため、第２アダプタ１０８のＳパラメータを、式（３）に示すように割り当てることができる（９０８）。
【００２２】
　この特徴付けプロセスは、Ｎポートデバイスの計測に使用するＮポートフィクスチャ用に実行することも可能である。一般的なＮポートフィクスチャは、ＮポートＤＵＴのポートに接続するための１及び第２Ｎポートアダプタを有しており、これらは、特徴付けられた後に埋め込み及び摘出プロセスにおいて使用することができる。一例として図１１には、４ポートの実施形態が示されており、第１の４ポートアダプタ１２００（アダプタＸ）、４ポートＤＵＴ１２０１、及び第２の４ポートアダプタ１２０２（アダプタＹ）が互いに縦続の組み合わせで接続されている。ポート番号１〜４が、第１及び第２アダプタ１２００、１２０２並びにＤＵＴ１２０１のそれぞれのポートに配置されている。これらのポート番号は、本明細書に示した式のＳパラメータマトリックスに使用する番号付け法を反映したものであり、図１２及び図１３のアダプタのポート番号と一貫性を有している。図１２には、それぞれが電気的に第１及び第２導電体ストリップ１００５、１００６に接続された第１及び第２同軸コネクタ１００２、１００３を有する第１の４ポートアダプタ１００１が示されている。それぞれの同軸コネクタ１００２又は１００３及び導電体ストリップ１００５又は１００６の組み合わせは、図２を参照して説明した第１の２ポートアダプタ１０６と実質的に類似している。同軸コネクタ１００２又は１００３及び導電体ストリップ１００５又は１００６は、接続されておらず互いに絶縁されている。第１の４ポートアダプタ１００１をアダプタＸと表すと共に、図に示すポート番号付け法に従っている場合には、この第１の４ポートアダプタ１００１のＳパラメータマトリックスは、次のように表すことができる。
【００２３】
【数１５】
2004109128.tif 000005
【００２４】
　ここで、添え字（１）及び（３）は、第１の４ポートアダプタ１００１の２つの入力ポート（即ち、同軸コネクタ１００２、１００３の端部）を表し、添え字（２）及び（４）は、第１の４ポートアダプタ１００１の２つの出力ポート（即ち、導電体ストリップ１００５、１００６の端部）を表している。第１の４ポートアダプタ１００１の（４ａ）におけるＳパラメータマトリックスの左上の象限は、第１同軸コネクタ１００２及び導電体ストリップ１００５の組み合わせのＳパラメータを表している。そして、第１の４ポートアダプタ１００１のＳパラメータマトリックスの右下の象限は、第２同軸コネクタ１００３及び導電体ストリップ１００６の組み合わせのＳパラメータを表している。当業者であれば理解できるように、第１同軸コネクタ１００２及び導電体ストリップ１００５の組み合わせは、第２同軸接続１００３及び導電体ストリップ１００６の組み合わせと電気的及び機械的に実質的に等価である。従って、第１同軸コネクタ１００２及び導電体ストリップ１００５の組み合わせは、第２同軸コネクタ１００３及び導電体ストリップ１００６の組み合わせと等価なＳパラメータを有している。この結果、第１の４ポートアダプタ１００１のＳパラメータマトリックスの左上及び右下の象限は、等価な値を有している。第１同軸コネクタ１００２及び導電体ストリップ１００５の組み合わせは、第２同軸コネクタ１００３及び導電体ストリップ１００６の組み合わせから絶縁されているため、第１の４ポートアダプタのＳパラメータマトリックスの右上及び左下の象限の値はゼロである。従って、第１コネクタ１００２及び導電体ストリップ１００５の組み合わせのＳパラメータマトリックスが決定されると、第１の４ポートアダプタ１００１のＳパラメータマトリックスが判明する。
【００２５】
　第２の４ポートアダプタ１００７は、第３及び第４の同軸コネクタ１００８、１００９を有しており、これらの同軸コネクタのそれぞれは、第３及び第４導電体ストリップ１０１０、１０１１に電気的に接続されている。それぞれの同軸コネクタ１００８又は１００９と導電体ストリップ１０１０又は１０１１の組み合わせは、前述の第２の２ポートアダプタ１０８と実質的に類似している。図１２に示されている特定の実施形態では、第３及び第４同軸コネクタ１００８又は１００９と導電体ストリップ１０１０又は１０１１の組み合わせは、第１及び第２同軸コネクタ１００２又は１００３と導電体ストリップ１００５又は１００６の組み合わせと実質的に類似している。前述の２ポートの例と同様に、第１の４ポートアダプタ１００１は、第２の４ポートアダプタ１００７と鏡像の関係に接続されており、第３及び第４の同軸コネクタ１００８又は１００９と導電体ストリップ１０１０又は１０１１の組み合わせは、接続されておらず互いに絶縁されている。第１アダプタ１００１用のポート番号付け法は、図１２に示すポート番号で表されている第２アダプタ１００７のポート番号付け法と異なっている。具体的には、第１アダプタ１００１の場合には、ポート１及び３はそれぞれ同軸コネクタ１００２、１００３に割り当てられており、第２アダプタ１００７の場合には、ポート１及び３は導電体ストリップ１０１０、１０１１の端部にそれぞれ割り当てられている。第１及び第２アダプタ１００１、１００７のＳパラメータ値は、スルー回路パス１０２において得られる計測値から算出され、第１アダプタのポート番号付け法に基づいている。第２の４ポートアダプタの異なる物理的配向に対処するため、並びに第１及び第２アダプタ１００１、１００７は受動型であることから、式（１）〜式（３）を使用して第２アダプタ１００７のＳパラメータを決定する際には添え字を変更する。具体的には、第１アダプタ１００１の添え字１及び３として表されているものは、第２アダプタ１００７のそれぞれ添え字２及び４になり、第１アダプタ１００１の添え字２及び４として表されているものは第２アダプタ１００７の添え字１及び３にそれぞれなる。この結果、第２の４ポートアダプタ１００７をアダプタＹと表すと共に、図面に示されたポート番号付け法に従う場合には、第２の４ポートアダプタ１００７のＳパラメータマトリックスは、次のように表すことができる。
【００２６】
【数１６】
2004109128.tif 000006
【００２７】
　ここで、添え字（２）及び（４）は、第２の４ポートアダプタ１００７の２つの入力ポート（即ち、同軸コネクタ１００８、１００９の端部）を表し、添え字（１）及び（３）は、第２の４ポートアダプタ１００７の２つの出力ポート（即ち、導電体ストリップ１０１０、１０１１の端部）を表している。第２アダプタ１００７用の（４ｂ）におけるＳパラメータマトリックスの左上の象限は、第３同軸コネクタ１００８及び導電体ストリップ１０１０の組み合わせのＳパラメータを表している。第２のアダプタ１００７用の（４ｂ）におけるＳパラメータマトリックスの右下の象限は、第４同軸コネクタ１００９及び導電体ストリップ１０１１の組み合わせのＳパラメータを表している。当業者であれば理解できるように、第３及び第４同軸コネクタ１００８、１００９及び導電体ストリップ１０１０、１０１１の組み合わせは、互いに等価なＳパラメータを有している。従って、第２の４ポートアダプタ１００７のＳパラメータマトリックスの左上及び右下の象限は、等価な値を有している。そして、第３及び第４同軸コネクタ１００８、１００９及び導電体ストリップ１０１０、１０１１の組み合わせは互いに絶縁されているため、第２アダプタ１００７のＳパラメータマトリックスの右上及び左下の象限の値はゼロである。
【００２８】
　図１２には、フィクスチャの実施形態が示されており、第１、第２、第３、及び第４導電体ストリップ１００５、１００６、１０１０、１０１１とそれぞれ組み合わされた第１、第２、第３、及び第４同軸コネクタ１００２、１００３、１００８、１００９は、電気的にも機械的にも実質的に類似している。従って、第１、第２、第３、及び第４導電体ストリップ１００５、１００６、１０１０、１０１１とそれぞれ組み合わされた第１、第２、第３、及び第４同軸コネクタ１００２、１００３、１００８、１００９は、実質的に類似のＳパラメータ値を有している。第１及び第２の４ポートアダプタ１００１、１００７は、フィクスチャ内において互いに鏡像の関係に配置されている。従って、符号Ｙが第２の４ポートアダプタ１００７を表すとすれば、第１アダプタの観点における第２の４ポートアダプタ１００７のＳパラメータマトリックスは、次のようになる。
【００２９】
【数１７】
2004109128.tif 000007
【００３０】
　本明細書で説明した２ポートの特徴付け方法に関する教示を用いて、先ず、４ポートＶＮＡによってフィクスチャ１００に対する同軸接続を較正し、次に、スルー回路パス１０２のＳパラメータを計測することにより、第１同軸コネクタ１００２及び導電体ストリップ１００５の組み合わせを特徴付ける。尚、当業者であれば理解できるように、４ポートＶＮＡを使用する計測においては、未使用の計測ポートを特性インピーダンス終端によって適切に終端処理しなければならない。ステップ９０１〜９０８を実行することにより、第１の４ポートアダプタ１００１を完全に特徴付けることができる。図１２に示す実施形態における対称の原理を使用して第１の４ポートアダプタ１００１を特徴付けることにより、式（５）に従って第２の４ポートアダプタ１００７を完全に特徴付ける適切な値が生成される。従って、図１０に示されているプロセスは４ポートアダプタの実施形態に適用される。この場合に、第１同軸コネクタ１００２及び導電体ストリップ１００５の組み合わせの特徴付けによって第１及び第２の４ポートアダプタ１００１、１００７の完全な特徴付けが可能である（この場合、第１、第２、第３、及び第４同軸コネクタ１００２、１００３、１００８、１００９と導電体ストリップ１００５、１００６、１０１０、１０１１のそれぞれの組み合わせは電気的及び機械的に等価である）。そして、米国特許出願第１０／０９８，０４０号明細書の教示を用いて、第１及び第２アダプタ１００１、１００７とＤＵＴの縦続接続された組み合わせの計測値から、計測対象のＤＵＴのみのＳパラメータを摘出する。
【００３１】
　本発明の教示するところは、電気的及び機械的に等価ではないＮポートアダプタの実施形態にも適用可能である。図１３には、フィクスチャ１００の別の実施形態が示されており、この場合には、第１及び第２の４ポートアダプタ１１０１、１１０７は電気的及び機械的に等価ではない。この例においては、説明のために４ポートを使用しているが、これより多くのポートを有するフィクスチャ及びＤＵＴに本発明の教示を適用できることは、当業者には明らかである。図１３には、第１の４ポートアダプタ１１０１（アダプタＸ）を有するフィクスチャ１００が示されている。この第１の４ポートアダプタ１１０１は、第１同軸コネクタ１１０２及び導電体スリップ１１０５の組み合わせと第２同軸コネクタ１１０３及び導電体ストリップ１１０６の組み合わせを有している。第１及び第２同軸コネクタ１１０２、１１０３は同一のタイプであり（即ち、タイプＮ）、第１及び第２導電体ストリップ１１０５、１１０６は、等価な長さを有すると共に同じ材料から製造されている。従って、第１及び第２同軸コネクタ１１０２、１１０３及び導電体ストリップ１１０５、１１０６の組み合わせは電気的及び機械的に等価であり、それらの高周波動作を特徴付けるＳパラメータは同一であると仮定することができる。このフィクスチャ１００上には、第１スルー回路パス１１０４も存在しており、スルー回路同軸コネクタ１１１３は、第１及び第２同軸コネクタ１１０２及び１１０３と同じタイプである。又、第１スルー回路パス１１０４を構成する導電体ストリップの長さは、第１及び第２導電体ストリップ１１０５、１１０６の二倍になっている。
【００３２】
　第２の４ポートアダプタ１１０７（アダプタＹ）は、第３同軸コネクタ１１０８及び導電体ストリップ１１１０の組み合わせと第４同軸コネクタ１１０９及び導電体ストリップ１１１１の組み合わせを有している。第３及び第４同軸コネクタ１１０８、１１０９は同一のタイプであるが、第１及び第２同軸コネクタ１１０２、１１０３とは異なるタイプのもの（即ち、７ｍｍ同軸コネクタ）であってよい。第３及び第４導電体ストリップ１１１０、１１１１は、等しい長さを有し、同じ材料で製造されているが、第１及び第２導電体ストリップ１１０５、１１０６とは長さが異なっていてもよい。従って、第３及び第４同軸コネクタ１１０８、１１０９及び導電体ストリップ１１１０、１１１１の組み合わせは、互いに電気的及び機械的に等価であるが、第１及び第２同軸コネクタ１１０２、１１０３及び導電体ストリップ１１０５、１１０６の組み合わせとは、電気的及び機械的に等価ではない。この結果、第３及び第４同軸コネクタ１１０８、１１０９及び導電体ストリップ１１１０、１１１１の組み合わせは、それらの高周波動作を特徴付ける互いに同じＳパラメータを有しているが、それらのＳパラメータは、第１及び第２同軸コネクタ１１０２、１１０３及び導電体ストリップ１１０５、１１０６の組み合わせのＳパラメータとは異なっていると仮定することができる。フィクスチャ１００には、第２スルー回路パス１１１２も含まれており、スルー回路同軸コネクタ１１１４は、第３及び第４同軸コネクタ１１０８、１１０９とは同一のタイプであるが、第１及び第２同軸コネクタ１１０２、１１０３とはタイプが異なっている。この第２スルー回路パス１１１２を構成する導電体ストリップの長さは、第３及び第４導電体ストリップ１１１０、１１１１の長さの二倍である。
【００３３】
　図１３に示されている第１及び第２の４ポートアダプタの完全な特徴付けは、４ポートＶＮＡとフィクスチャ１００に接続するアダプタケーブルを従来の方法で較正することから始まる。第１の４ポートアダプタ（アダプタＸ）１１０１の特徴付けは、第１スルー回路パス１１０４のＶＮＡ計測から始まり（９０１）、周波数ドメイン伝送係数の時間ドメインインパルス応答への変換を行い（９０２）、第１スルー回路パス１１０４の長さを抽出する（９０３）。そして、前述のように、図１０に示されているステップ９０４〜９０７を第１スルー回路パス１１０４に適用することにより、第１同軸コネクタ１１０２と導電体ストリップ１１０５の組み合わせのＳパラメータを決定する。第１及び第２同軸コネクタ１１０２、１１０３及び第１及び第２導電体ストリップ１１０５、１１０６の組み合わせは、電気的及び機械的に等価であるため、これらのＳパラメータは等価である。第１及び第２同軸コネクタ１１０２、１１０３と導電体ストリップ１１０５、１１０６の組み合わせは、フィクスチャ内において同一方向に配設されているため、これらは同一の２ポートＳパラメータマトリックスを共有している。従って、第１の４ポートアダプタ１１０１の完全な特徴付けは、次のとおりである。
【００３４】
【数１８】
2004109128.tif 000008
【００３５】
　ここで、添え字（１）は、第１アダプタ１１０１の同軸コネクタ１１０２の端部を表し、添え字（２）は、第１アダプタ１１０１の導電体ストリップ１１０５の端部を表している。
【００３６】
　第１の４ポートアダプタ１１０１は第２の４ポートアダプタ１１０７と電気的及び機械的に等価ではないため、図１３に示す実施形態の第２の４ポートアダプタの特徴付けでは、第１の４ポートアダプタ１１０１の計測値から対称の原理を使用して値を抽出することはできない。図１０に開示されている方法に従い、この第２の４ポートアダプタ（アダプタＹ）１１０７を特徴付けるために、第２スルー回路パス１１１２の計測を実行する（９０１）。第２スルー回路パス１１１２は、第３及び第４同軸コネクタ１１０８、１１０９と同一のタイプの同軸コネクタ１１１４を具備している。更に、第２スルー回路パス１１１２の長さは、第３及び第４の導電体ストリップ１１１０、１１１１の長さの二倍である。この第２スルー回路パス１１１２の周波数ドメイン伝送係数を時間ドメインインパルス応答に変換し（９０２）、第２スルー回路パス１１０４の電気的な長さを抽出する（９０３）。そして、前述のように、図１０に示されているステップ９０４〜９０７を適用し、第３同軸コネクタ１１０８及び導電体ストリップ１１１０の組み合わせのＳパラメータを決定する。第３及び第４同軸コネクタ１１０８、１１０９及び第３及び第４導電体ストリップ１１１０、１１１１の組み合わせは電気的及び機械的に等価であるため、これらのＳパラメータもまた等価である。そして、第３及び第４同軸コネクタ１１０８、１１０９及び導電体ストリップ１１１０、１１１１の組み合わせは、フィクスチャ内において同一方向に配設されているため、これらは同一のＳパラメータマトリックスを共有している。しかしながら、これらは、フィクスチャ１００内において、これらのＳパラメータを判定する第２スルー回路パス１１１２と同一方向に配設されてはいない。しかしながら、これらのアダプタは受動型であって対称であり、フィクスチャ内において第２スルー回路パス１１１２から算出されるアダプタと鏡像の関係に配置されているため、入力反射項及び出力反射項、並びに２つの伝送項を切り替えることにより、第２の４ポートアダプタ１１０７を完全に特徴付けることができる。即ち、第２の４ポートアダプタ１１０７の完全な特徴付けは、次のとおりである。
【００３７】
【数１９】
2004109128.tif 000009
【００３８】
　ここで、添え字（２）は第２アダプタ１１０７の同軸コネクタ１１０８の端部を表し、添え字（１）は第２アダプタ１１０７の導電体ストリップ１１１０の端部を表している。第１及び第２の４ポートアダプタ１１０１、１１０７の両方の完全な特徴付けが完了すれば、米国特許出願第１０／０９８，０４０号明細書の教示を用いて、第１及び第２の４ポートアダプタ１１０１、１１０７と縦続接続されたＤＵＴの計測値に４ポートＤＵＴの特性を埋め込んだり、または、その計測値からその特性を摘出したりすることができる。有利なことに、図１３に示す内容に従う本発明の１実施形態によれば、非対称のＮポートアダプタの完全な特徴付けが可能である。
【００３９】
　本明細書においては、例として、本発明の実施形態について説明したが、これらは例示であり、本教示から当業者が想起するであろうあらゆる可能な実施形態を排除することを意図したものではない。具体的には、本教示は、あらゆるＮポートＤＵＴに適用することができる。本方法は、ＶＮＡとの組み合わせでパーソナルコンピュータ、ワークステーション、又は専用のマイクロプロセッサを使用してソフトウェアで実装することができる。本教示のシステム及び方法を使用して、オンウェーハ（またはウェーハ上）又はオンボード（またはボード上）標準を特徴付けることが可能であり、それらは、標準に基づいた較正に使用することができる。本教示は、較正標準に使用する５０Ω、７５Ω、又はその他の任意のインピーダンス値について使用することができる。フィクスチャにおいて使用可能な同軸接続は、２．４ｍｍ、３．５ｍｍ、７．０ｍｍ、タイプＮ、タイプＦ、又はＮＩＳＴに準拠する標準を有するその他の任意のコネクタである。
【００４０】
　第１及び第２のアダプタを較正する本発明による方法及びシステムは、ベクトルネットワークアナライザの同軸ポートをトレース可能な標準に対して較正するステップと、同軸ポート間に対称性のあるスルー回路パスを接続するステップを含む。スルー回路パスは、第１のアダプタと第２のアダプタのカスケード接続された組み合わせを含む。第１のアダプタは受動型であり、第２のアダプタと実質的に同じである。カスケード接続されていない第１及び第２のアダプタは、計測デバイスパスを含む。スルー回路パス及び計測デバイスパスは、実質的に等価なＳパラメータを有する。スルー回路パスのＳパラメータを測定し、次に、第１及び第２のアダプタの特性を、測定したＳパラメータに基づいて解明する。この方法及びシステムは２ポートアダプタと被測定対象デバイスに適用することができ、また、マルチポートアダプタと測定対象デバイス用に拡張することもできる。
【図面の簡単な説明】
【００４１】
【図１】従来技術による較正法において使用されるオンボード較正標準を示している。
【図２】本発明の教示による方法及びシステムの１実施形態に使用するフィクスチャを示している。
【図３】本発明の教示による較正を実行するための適切な相互接続を示している。
【図４】本発明の教示による較正を実行するための適切な相互接続を示している。
【図５】検査対象の非同軸デバイス（ＤＵＴ）の計測を実行するための適切な相互接続を示している。
【図６】スルー標準の例示的な時間ドメインインパルス伝送応答を示すグラフである。
【図７】スルー標準の例示的な時間ドメインインパルス反射応答を示すグラフである。
【図８】本発明の教示に従って変更されたスルー標準の時間ドメインインパルス反射応答を示すグラフである。
【図９】本発明の教示に従う方法の１実施形態を示すフローチャートである。
【図１０】本発明の教示に従う方法の１実施形態を示すフローチャートである。
【図１１】４ポートＤＵＴに接続された２つの４ポートアダプタの図であり、本発明の教示に従って関連する式を得るために使用されるポート番号付け法を示している。
【図１２】マルチポートデバイスに適合された本発明の教示に従う方法及びシステムの別の実施形態に使用するフィクスチャを示している。
【図１３】マルチポートデバイスに適合された本発明の教示に従う方法及びシステムの別の実施形態に使用するフィクスチャを示している。
【符号の説明】
【００４２】
１００　フィクスチャ
１０２　スルー回路パス
１０４　計測デバイスパス
１０６　第１アダプタ
１０８　第２アダプタ
２００　ベクトルネットワークアナライザ
【図１】
2004109128.tif 000022
【図２】
2004109128.tif 000023
【図３】
2004109128.tif 000024
【図４】
2004109128.tif 000025
【図５】
2004109128.tif 000026
【図６】
2004109128.tif 000027
【図７】
2004109128.tif 000028
【図８】
2004109128.tif 000029
【図９】
2004109128.tif 000030
【図１０】
2004109128.tif 000031
【図１１】
2004109128.tif 000032
【図１２】
2004109128.tif 000033
【図１３】
2004109128.tif 000034