(57)【要約】【課題】負荷のインピーダンスが変動しても、発振器の負荷に影響を与えないようにして、発振器の出力周波数及び出力波形の変動を抑圧する逓倍発振回路を提供する。【解決手段】コルピッツ形式の発振回路１０と、この発振波形から所要の周波数に同調する同調回路１４と、更に増幅してその波形から所要の周波数を取り出す逓倍回路１１と、更に増幅してその波形から所要の周波数を取り出す逓倍回路１２と、最終段の同調回路１３により所要の周波数を所定のレベルで出力するものである。尚、同調回路１４と逓倍回路１１は、カップリングコンデンサＣ４とデカップリング抵抗Ｒ４の直列回路により接続され、逓倍回路１１と逓倍回路１２は、カップリングコンデンサＣ９により接続され、逓倍回路１２と最終段の同調回路１３はカップリングコンデンサＣ１２とデカップリング抵抗Ｒ１１の直列回路により接続されている。そして、最終段の同調回路１３はマイクロストリップラインによる５０Ω伝送線路を形成し、コンデンサＣ１３とＣ１４の接続中点とグランド間に負荷を接続する構成である。【選択図】      図１
2004187014.tif 000002
【特許請求の範囲】
【請求項１】
所定の周波数で励振される圧電素子を備えた圧電振動子、及び前記圧電素子に電流を流して前記圧電素子を励振させる発振用増幅器とを有するコルピッツ発振回路と、該コルピッツ発振回路の発振波形に含まれる高調波に同調する複数段の同調回路と、を備えた逓倍発振回路であって、
前記複数段の同調回路の最終段と該最終段の前段の同調回路との結合を行うカップリングコンデンサと、該カップリングコンデンサと前記最終段の同調回路との間に直列に挿入接続されたデカップリング抵抗と、を備え、
前記最終段の同調回路を、所定のインピーダンスにマッチングするマイクロストリップラインにより構成することを特徴とする逓倍発振回路。
【請求項２】
前記最終段の同調回路は、所定のインダクタンスを有するインダクタと、直列接続された第１のコンデンサと第２のコンデンサと、を備え、前記デカップリング抵抗と接地間とに前記インダクタを直列に挿入接続し、該インダクタに前記直列接続された第１のコンデンサと第２のコンデンサを並列接続し、該第１のコンデンサと第２のコンデンサの接続中点と接地間に負荷を接続するようにしたことを特徴とする請求項１に記載の逓倍発振回路。
【請求項３】
前記マイクロストリップラインは、５０Ωの伝送線路にマッチングするように構成されていることを特徴とする請求項１に記載の逓倍発振回路。
【請求項４】
前記デカップリング抵抗は、前記マイクロストリップラインの伝送線路が５０Ωの場合、５０Ω乃至１ＫΩの何れかの値であることを特徴とする請求項１又は２に記載の逓倍発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、圧電発振器の逓倍発振回路に関し、さらに詳しくは、インピーダンスマッチングをとることにより、発振器の出力周波数及び出力波形の変動を抑圧する逓倍発振回路に関するものである。
【０００２】
【従来の技術】
情報通信インフラの伝送速度の高速化に伴って、その伝送速度を決定するクロック周波数を高周波化する要求が強まっている。それと共に、データの複雑化に伴って伝送装置に要求される機能が更に増加することにより、装置内の基板間隔を狭めたり、限られたスペースを有効に活用するために部品の小型化や高密度実装が進み、発振器単体でもこの小型化やＳＭＤ（Ｓｕｒｆａｃｅ  Ｍｏｕｎｔｅｄ  Ｄｅｖｉｃｅ）化への要求が強まってきている。特に、クロック周波数の高周波化の一つとして、周波数安定度の高い水晶発振器で２００ＭＨｚ以上の高周波領域で出力を得るために、オーバートーン発振回路、逓倍回路、及びＰＬＬ回路等が用いられている。そして、情報通信インフラ系に使用される水晶発振器に電圧制御水晶発振器（ＶＣＸＯ）があるが、ＰＬＬを用いてＶＣＸＯを構成した場合、周波数追従性が良くないといった問題がある。また、オーバートーンを使用したＶＣＸＯでは、周波数制御範囲を広くすることが難しいといった問題がある。そこで、周波数制御範囲を広くして、追従性を良くするために逓倍方式を用いたＶＣＸＯが用いられる。この周波数を逓倍する方法には各種あるが、最も一般的な方法としては、発振波形を故意に歪ませて、その歪み波形に含まれる高調波成分から希望する周波数に同調させて取り出す方法がある。その中で、ＳＡＷフィルタ等を使用しないで、ＬＣ同調回路を用いて３逓倍以上の発振回路を構成する場合、高調波成分（スプリアス）を−３０ｄＢ以上抑制するには多段の同調回路を必要とする。
【０００３】
図２は従来の逓倍方式の回路図の一例である。この回路は、コルピッツ形式の発振回路５０と、この発振波形から所要の周波数に同調する同調回路５１と、更に増幅してその波形から所要の周波数を取り出す逓倍回路５２と、最終段の同調回路５３により所要の周波数を所定のレベルで出力するものである。尚、同調回路５１と逓倍回路５２はカップリングコンデンサＣ１６により接続され、逓倍回路５２と最終段の同調回路５３はカップリングコンデンサＣ１９により接続されている。そして、最終段の同調回路５３のコンデンサＣ２０とＣ２１の接続中点とグランド間に負荷を接続する構成である。
この回路の場合、コンデンサＣ２１と並列に発振器次段回路の入力負荷が接続されるため、負荷の浮遊容量等の変動によりコンデンサＣ２０とＣ２１の容量比が変動し、最終段の同調回路５３インピーダンスが変化してしまう。また、カップリングコンデンサＣ１９は逓倍回路５２と最終段の同調回路５３との結合を疎にするために存在するが、高周波領域ではインピーダンスが低下するため、最終段の同調回路５３のインピーダンスの変化により、逓倍回路５２のインピーダンスも変化させてしまう。しかも、逓倍回路５２のトランジスタＱ１２はエミッタ接地のため、インピーダンスの変化に弱く、結果的に発振回路５０のトランジスタＱ１１の負荷が変化することにより、発振器の出力周波数及び出力波形が変動してしまう。
また、図３は従来の逓倍方式の回路図の他の一例である。この回路は、コルピッツ形式の発振回路６０と、この発振波形から所要の周波数を取り出す逓倍回路６１と、この発振波形から所要の周波数に同調する同調回路６２と、更にこの発振波形から所要の周波数を取り出す逓倍回路６３と、最終段の同調回路６４により所要の周波数を所定のレベルで出力するものである。尚、発振回路６０と逓倍回路６１はカップリングコンデンサＣ２３により接続され、逓倍回路６１と同調回路６４はカップリングコンデンサＣ２６により接続され、逓倍回路６３と最終段の同調回路６４はカップリングコンデンサＣ３０により接続されている。そして、最終段の同調回路６４のコンデンサＣ３２とＣ３３の接続中点とグランド間に負荷を接続する構成である。この回路においても、図２と同様の現象が生じる。
【０００４】
【発明が解決しようとする課題】
以上のように、情報通信インフラ系に使用される水晶発振器に電圧制御水晶発振器（ＶＣＸＯ）があり、ＰＬＬを用いてＶＣＸＯを構成した場合、周波数追従性が良くないといった問題がある。また、オーバートーンを使用したＶＣＸＯでは、周波数制御範囲を広くすることが難しいといった問題がある。それらの問題を解決するためには、周波数制御範囲を広くして追従性を良くする逓倍方式が優れているが、図２、図３の従来の逓倍回路を用いた場合、負荷の浮遊容量の変動により、発振回路のトランジスタの負荷を変動させ、結果的に発振器の出力周波数及び出力波形が変動してしまうといった問題が更にある。
本発明は、かかる課題に鑑み、負荷のインピーダンスが変動しても、発振器の負荷に影響を与えないようにして、発振器の出力周波数及び出力波形の変動を抑圧する逓倍発振回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明はかかる課題を解決するために、請求項１は、所定の周波数で励振される圧電素子を備えた圧電振動子、及び前記圧電素子に電流を流して前記圧電素子を励振させる発振用増幅器とを有するコルピッツ発振回路と、該コルピッツ発振回路の発振波形に含まれる高調波に同調する複数段の同調回路と、を備えた逓倍発振回路であって、前記複数段の同調回路の最終段と該最終段の前段の同調回路との結合を行うカップリングコンデンサと、該カップリングコンデンサと前記最終段の同調回路との間に直列に挿入接続されたデカップリング抵抗と、を備え、
前記最終段の同調回路を、所定のインピーダンスにマッチングするマイクロストリップラインにより構成することを特徴とする。
コルピッツ発振回路の発振波形からＬ、Ｃの同調回路を用いて３逓倍以上の発振回路を構成する場合、高調波成分を−３０ｄＢ以下に抑制するには複数段の逓倍回路で構成する必要がある。また、負荷のインピーダンスの変動に対して発振回路が影響を受けないようにするために、最終段の同調回路を所定のインピーダンスにマッチングするマイクロストリップラインとし、前段の同調回路との間にデカップリング抵抗を挿入する。これにより、負荷の浮遊容量が変動してインピーダンスが変動しても、デカップリング抵抗によりその影響を低減することができ、結果的に発振回路の出力周波数と出力波形の変動を抑圧することができる。
かかる発明によれば、最終段の同調回路をマイクロストリップラインとし、前段の逓倍回路との間に所定の値のデカップリング抵抗を挿入するので、負荷の浮遊容量が変動してインピーダンスが変動しても、発振回路の出力周波数と出力波形の変動を抑圧することができる。
請求項２は、前記最終段の同調回路は、所定のインダクタンスを有するインダクタと、直列接続された第１のコンデンサと第２のコンデンサと、を備え、前記デカップリング抵抗と接地間とに前記インダクタを直列に挿入接続し、該インダクタに前記直列接続された第１のコンデンサと第２のコンデンサを並列接続し、該第１のコンデンサと第２のコンデンサの接続中点と接地間に負荷を接続するようにしたことを特徴とする。
ＬＣ同調回路は、インダクタとコンデンサの並列共振回路で構成した場合、並列共振回路の抵抗分をＲ、インダクタンスをＬ、コンデンサの容量をＣとすると、共振周波数ｆ０は、ｆ０＝１／２π（１／ＬＣ−Ｒ２／Ｌ２）１／２となる。従って、所要の周波数が決まればＬＣの各値を式に基づいて設定することにより、同調回路が所要周波数のみに共振して、第１のコンデンサと第２のコンデンサの接続中点と接地間に接続した負荷から発振信号を取り出すことができる。
かかる発明によれば、最終段の同調回路をＬＣ並列共振回路により構成するので、各素子の値を決定するのが容易となり、且つ、回路構成が簡単となる。
【０００６】
請求項３は、前記マイクロストリップラインは、５０Ωの伝送線路にマッチングするように構成されていることを特徴とする。
一般に情報通信インフラの伝送線路インピーダンスは５０Ωである。従って、発振器の出力インピーダンスをこの５０Ωのインピーダンスにマッチングさせれば、伝送効率が高まり発振器への影響を最小限にすることができる。そこで本発明では、マイクロストリップラインを５０Ωの伝送線路になるように構成している。
かかる発明によれば、マイクロストリップラインが５０Ωの伝送線路にマッチングするように構成されているので、伝送効率を高めることができる。
請求項４は、前記デカップリング抵抗は、前記マイクロストリップラインの伝送線路が５０Ωの場合、５０Ω乃至１ＫΩの何れかの値であることを特徴とする。
前段の同調回路から最終段の同調回路のインピーダンス変化をみた場合、このデカップリング抵抗がない場合の変動量と、ある場合の変動量を比べてみると、デカップリング抵抗がある方が、ない場合に比べて半分の変動量となる。しかし、このデカップリング抵抗の値が大きすぎると、電圧降下により出力レベルが低下するため１ＫΩが上限である。
かかる発明によれば、デカップリング抵抗の値を５０Ω〜１ＫΩの間に設定するので、出力レベルが低下することなくインピーダンス変動量を抑圧することができる。
【０００７】
【発明の実施の形態】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は本発明の実施形態に係る逓倍回路を備えた発振回路の回路図である。同図に示す逓倍回路は、コルピッツ形式の発振回路１０と、この発振波形から所要の周波数に同調する同調回路１４と、更に増幅してその波形から所要の周波数を取り出す逓倍回路１１と、更に増幅してその波形から所要の周波数を取り出す逓倍回路１２と、最終段の同調回路１３により所要の周波数を所定のレベルで出力するものである。尚、同調回路１４と逓倍回路１１は、カップリングコンデンサＣ４とデカップリング抵抗Ｒ４の直列回路により接続され、逓倍回路１１と逓倍回路１２は、カップリングコンデンサＣ９により接続され、逓倍回路１２と最終段の同調回路１３はカップリングコンデンサＣ１２とデカップリング抵抗Ｒ１１の直列回路により接続されている。そして、最終段の同調回路１３はマイクロストリップラインによる５０Ω伝送線路を形成し、コンデンサＣ１３とＣ１４の接続中点とグランド間に負荷を接続する構成である。
尚、発振回路１０は、発振用トランジスタＱ１のベースとグランドとの間に負荷容量の一部となるコンデンサＣ１とＣ２との直列回路を挿入接続し、この直列回路の接続中点と発振用トランジスタＱ１のエミッタとを接続すると共に、接続中点にエミッタ抵抗Ｒ３を接続する。更に、発振用トランジスタＱ１のベースに抵抗Ｒ１及び抵抗Ｒ２とから成るベースバイアス回路を接続すると共に、発振用トランジスタＱ１のベースとグランドとの間に圧電振動子Ｙ１を挿入接続する。また、トランジスタＱ２のコレクタにはコンデンサＣ３とインダクタＬ１との並列回路である同調回路１４を接続する。
また、逓倍回路１１は、増幅用トランジスタＱ２のベースに抵抗Ｒ５及び抵抗Ｒ６とから成るベースバイアス回路を接続すると共に、エミッタとグランド間にエミッタ抵抗Ｒ７とコンデンサＣ５の並列回路を挿入接続する。また、増幅用トランジスタＱ２のコレクタにはコンデンサＣ６とインダクタＬ２との並列回路、及びコンデンサＣ８とインダクタＬ３との並列回路をコンデンサＣ７によりブリッジ結合した同調回路を接続する。
また、逓倍回路１２は、増幅用トランジスタＱ３のベースに抵抗Ｒ８及び抵抗Ｒ９とから成るベースバイアス回路を接続すると共に、エミッタとグランド間にエミッタ抵抗Ｒ１０とコンデンサＣ１０の並列回路を挿入接続する。また、増幅用トランジスタＱ３のコレクタには、コンデンサＣ１１とインダクタＬ４との並列同調回路を接続する。
また、最終段の同調回路１３は、デカップリング抵抗Ｒ１１とグランド間にインダクタＬ５を直列に挿入接続し、このインダクタＬ５にコンデンサＣ１３とコンデンサＣ１４との直列回路を並列接続し、このコンデンサＣ１３とコンデンサＣ１４の接続中点とグランド間に負荷を接続するようにしたものである。そして、これらの回路をマイクロストリップラインによる５０Ω伝送線路として形成している。
【０００８】
本発明の特徴は、最終段の同調回路１３を、５０Ωの負荷を考慮したときその負荷とのインピーダンスマッチングがとれるように、図の太線で囲った部分をマイクロストリップラインにより５０Ωの伝送線路にし、さらにデカップリング抵抗Ｒ１１とカップリングコンデンサＣ１２の直列回路により、前段の逓倍回路１２と結合している点である。これにより、コンデンサＣ１４とＯＵＴ／ＧＮＤ間に図示しない負荷が接続され、その負荷の浮遊容量等の変動により容量Ｃ１３／Ｃ１４の容量比が変動し、同調回路１３のインピーダンスが変化した場合でも、デカップリング抵抗Ｒ１１により前段の逓倍回路１２に影響を及ぼさないため、発振器１０の出力周波数変動が全くなく、しかも、出力波形の変動も大幅に低減することができる。
尚、負荷変動による影響を低減するために、デカップリング抵抗Ｒ１１の最適な値として負荷が５０Ωの場合、５０Ω〜１ＫΩの値が選択される。この理由は、逓倍回路１２内のインダクタＬ４とコンデンサＣ１１で構成される同調回路から、同調回路１３のインピーダンス変化をみた場合、例えば、デカップリング抵抗Ｒ１１が無いと仮定した場合、負荷が５０Ω±１０％変動すると、４５〜５５Ωのインピーダンス変動になるが、デカップリング抵抗Ｒ１１を５０Ωとして挿入した場合、９５〜１０５Ωの変動となり、デカップリング抵抗Ｒ１１がない場合の半分の変動率に低減できる。しかし、このデカップリング抵抗Ｒ１１が大きすぎると、電圧降下により出力レベルが大幅に低下するため、１ＫΩが上限となる。
このように、最終段の同調回路１３をマイクロストリップラインとし、前段の逓倍回路１２との間に所定の値（５０Ω〜１ＫΩ）のデカップリング抵抗Ｒ１１を挿入することにより、負荷の浮遊容量が変動してインピーダンスが変動しても、発振回路１０の出力周波数と出力波形の変動を抑圧することができる。また、最終段の同調回路１３をＬＣ並列共振回路により構成するので、抵抗分をＲ、インダクタンスをＬ、コンデンサの容量をＣとすると、共振周波数ｆ０は、ｆ０＝１／２π（１／ＬＣ−Ｒ２／Ｌ２）１／２となり、この式から各素子の値を容易に決定することができる。更に、マイクロストリップラインが５０Ωの伝送線路にマッチングするように構成されているので、伝送効率を高めることができる。
【０００９】
【発明の効果】
以上記載のごとく請求項１の発明によれば、最終段の同調回路をマイクロストリップラインとし、前段の逓倍回路との間に所定の値のデカップリング抵抗を挿入するので、負荷の浮遊容量が変動してインピーダンスが変動しても、発振回路の出力周波数と出力波形の変動を抑圧することができる。
また請求項２では、最終段の同調回路をＬＣ並列共振回路により構成するので、各素子の値を決定するのが容易となり、且つ、回路構成が簡単にすることができる。
また請求項３では、マイクロストリップラインが５０Ωの伝送線路にマッチングするように構成されているので、伝送効率を高めることができる。
また請求項４では、デカップリング抵抗の値を５０Ω〜１ＫΩの間に設定するので、出力レベルが低下することなくインピーダンス変動量を抑圧することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るコルピッツ発振による逓倍回路の回路図である。
【図２】従来のコルピッツ発振による逓倍回路の回路図である。
【図３】従来のコルピッツ発振による逓倍回路の回路図である。
【符号の説明】
１０  発振回路、１１、１２  逓倍回路、１３  最終段の同調回路、１４  同調回路、Ｃ４、Ｃ９、Ｃ１２  カップリングコンデンサ、Ｒ４、Ｒ１１  デカップリング抵抗
【図１】
2004187014.tif 000003
【図２】
2004187014.tif 000004
【図３】
2004187014.tif 000005