(57)【要約】【課題】製品単独で検査を実施することができ、しかも半田付け検査を行える必要最小限のアドレスのみを確認することによって、基板上に載置された半導体デバイスの半田付け検査を容易かつ短時間に行う方法を提供すること。【解決手段】半導体デバイスが搭載された装置の演算回路を用いて、プリント基板上に実装された前記半導体デバイスの半田付けの検査をする方法であって、前記ＣＰＵを前記半導体デバイスの半田付けの検査に使用することを特徴とする。【選択図】        図２
2004177224.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスが搭載された装置の演算回路を用いて、プリント基板上に実装された前記半導体デバイスの半田付けの検査をする方法であって、
前記ＣＰＵを前記半導体デバイスの半田付けの検査に使用することを特徴とする半田付け検査方法。
【請求項２】
半導体デバイスが搭載された装置の演算回路を用いて、プリント基板上に実装された前記半導体デバイスの半田付けの検査をする方法であって、
前記装置のＣＰＵを用いて前記半導体デバイスに入力するデータと、前記半導体デバイスに入力され書き込まれたデータを比較して相違があるか否かを判定することを特徴とする半田付け検査方法。
【請求項３】
前記半導体デバイスに入力するデータと、前記半導体デバイスに入力され書き込まれたデータを比較して相違がある場合に半田付け不良と判定することを特徴とする請求項２に記載の半田付け検査方法。
【請求項４】
前記半導体デバイスに入力するデータと、前記半導体デバイスに入力され書き込まれたデータを比較して相違がある場合に半田付け不良と判定を保存して全ピン検査後に保存された半田付け不良のデータから、半田付け不良ピンを特定可能としたことを特徴とする請求項２に記載の半田付け検査方法。
【請求項５】
前記検査方法は、アドレスバスと、データバスとを別々に実行する方法であることを特徴とする請求項１〜４のいずれか１項に記載の半田付け検査方法。
【請求項６】
前記検査方法は、アドレスバスと、データバスとを同時に実行する方法であることを特徴とする請求項１〜４のいずれか１項に記載の半田付け検査方法。
【請求項７】
アドレスを任意に設定して実行することを特徴とする請求項１〜５のいずれか１項に記載の半田付け検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリント基板上に実装された半導体デバイスの半田付けの検査方法に関し、詳細には、容易かつ短時間で半田付けの良否を決定でき、不良箇所を特定することのできるようなプリント基板上に実装された半導体デバイスの半田付け検査方法に関する。
【０００２】
【従来の技術】
従来から、半田付け検査方法では、特にプリント基板上に実装された半導体デバイスの半田付けの良否、および不良箇所の特定を容易かつ短時間で検査可能にすることが半導体産業において重要な要素の一つとなっている。
このために、従来から、目視による検査方法や、出力側半導体デバイスより入力側半導体デバイスの全アドレスに、書き込み、読み出しを行い、書き込み、読み出しのデータを比較することにより、プリント基板上の配線パターンを検査する方法、あるいは半導体デバイスよりテストパターンを出力し、半導体デバイスに直接検査プローブを接触させ、信号パターンを確認する方法が採用されている。
【０００３】
しかしながら、これらの検査方法には以下の問題点があった。
目視検査においては、作業者の検査ミスがあり、この目視検査では、電気試験は行われてはいない。また全アドレスの書き込み、読み出しの比較を行う検査方法は、アドレス領域のサイズに比例して、検査範囲が増加してしまう。
またテストパターンを出力させる検査方法においては、配線パターンが多い場合、検査を行うためのテストパターンが複雑となる。
さらに検査プローブを使用する方法では、検査プローブを接触させる装置が必要となり、検査費用が増加するなどの問題点があった。
【０００４】
本問題を解決するために、例えば特許文献１（特開平７−１５９４９３号公報）に、半導体デバイスに半田付け検査機能をもたせ、半導体デバイスのテストピンよりテストデータを入力し、そのテストデータの結果を確認することにより、半田付けの良否について検査する方法が教示されている。
【０００５】
しかしこの方法は、半導体デバイスに検査機能を組み込む必要があるため、半導体デバイスの回路規模が大きくなり高価になるという問題をもたらしている。また特許文献２（特開平１１−１５４１０３号公報）の半導体集積回路装置には、ＣＰＵまたはＬＯＧＩＣとＤＲＡＭとを同一チップ上に搭載した混載型半導体集積回路装置においてもセレクタの切り替えにより、バーンインテストを実施するための方法が教示されている（実施の形態１、２および図１、３、４など）。この公報に記載の発明も半導体デバイスに検査機能を組み込む必要がある。
【０００６】
【特許文献１】
特開平７−１５９４９３号公報
【特許文献２】
特開平１１−１５４１０３号公報
【０００７】
【発明が解決しようとする課題】
本発明は、製品単独で検査を実施することができ、しかも半田付け検査を行える必要最小限のアドレスのみを確認することによって、基板上に載置された半導体デバイスの半田付け検査を容易かつ短時間に行う方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に記載の半田付け検査方法の発明は、半導体デバイスが搭載された装置の演算回路を用いて、プリント基板上に実装された前記半導体デバイスの半田付けの検査をする方法であって、前記ＣＰＵを前記半導体デバイスの半田付けの検査に使用することを特徴とする。
【０００９】
請求項２に記載の半田付け検査方法の発明は、半導体デバイスが搭載された装置の演算回路を用いて、プリント基板上に実装された前記半導体デバイスの半田付けの検査をする方法であって、前記装置のＣＰＵを用いて前記半導体デバイスに入力するデータと、前記半導体デバイスに入力され書き込まれたデータを比較して相違があるか否かを判定することを特徴とする半田付け検査方法。
【００１０】
請求項３に記載の半田付け検査方法の発明は、請求項２において、前記半導体デバイスに入力するデータと、前記半導体デバイスに入力され書き込まれたデータを比較して相違がある場合に半田付け不良と判定することを特徴とする請求項２に記載の半田付け検査方法。
【００１１】
請求項４に記載の半田付け検査方法の発明は、請求項２において、前記半導体デバイスに入力するデータと、前記半導体デバイスに入力され書き込まれたデータを比較して相違がある場合に半田付け不良と判定を保存して全ピン検査後に保存された半田付け不良のデータから、半田付け不良ピンを特定可能としたことを特徴とする。
【００１２】
請求項５に記載の半田付け検査方法の発明は、請求項１〜４のいずれか１項において、前記検査方法は、アドレスバスと、データバスとを別々に実行する方法であることを特徴とする。
【００１３】
請求項６に記載の半田付け検査方法の発明は、請求項１〜４のいずれか１項において、前記検査方法は、アドレスバスと、データバスとを同時に実行する方法であることを特徴とする。
【００１４】
請求項７に記載の半田付け検査方法の発明は、請求項１〜５のいずれか１項において、アドレスを任意に設定して実行することを特徴とする。
【００１５】
【発明の実施の形態】
本発明は、プリント基板上に実装された半導体デバイスの各ピン毎に半田付け検査を行い、短時間で検査完了可能となることを特徴とする。
【００１６】
〈第一実施形態〉
図１に、このような本発明による半田付け検査方法の概要を示す。本発明では、製品（１）を制御するために使用されるＣＰＵ（１０）をこの製品の検査のためのシステムとして使用し、ＣＰＵ（１０）から半導体デバイス（２０）にテストパターンを書き込み、書き込まれたテストパターンをこのＣＰＵを介して読み出して、両者を比較する。
本発明の方法に使用されるテストパターンは、半導体デバイス（２０）のピンを順に１ピンずつ検査できるように出力している。比較の結果、テストパターンに誤りがあれば半田付け不良と判定する。このようにして、半導体デバイス（２０）の必要最小限のアドレスのみ検査することにより、半田付け検査を短時間に行うことが可能となる。
さらに１ピンずつ検査することにより、半田付け不良箇所の特定が容易になることを特徴としている。
【００１７】
図１に、本発明の半田付け検査方法に使用されるＣＰＵ１０および半導体デバイス２０を示す。これらＣＰＵ１０および半導体デバイス２０のデータ入出力に必要な接続をすることによって、本発明の方法を実施することができる。
図１に示すように、ＣＬＫ１００は、ＣＰＵ１０および半導体デバイス２０間のデータ入出力の同期を取るためのクロック信号であり、ＣＳ２００は、半導体デバイス２０に対して制御されるチップセレクト信号であり、ＲＥ３００およびＷＥ４００は、それぞれ、リードイネーブル（ｒｅａｄ  ｅｎａｂｌｅ  ）信号、ライトイネーブル（ｗｒｉｔｅ  ｅｎａｂｌｅ）信号である。
ＷＥ４００がアサートしたとき、ＣＰＵ１０は、半導体デバイス２０に書き込みを行い、ＲＥ３００がアサートしたとき、ＣＰＵ１０は、半導体デバイス２０から読み出しを行う。
【００１８】
ＡＤＲＳ０（５００）〜ＡＤＲＳ３（５０３）はＣＰＵ１０が半導体デバイス２０の読み出し、書き込みアドレスを決定するアドレス信号であり、ＤＡＴＡ０（６００）〜ＤＡＴＡ３（６０３）は、ＣＰＵ１０が半導体デバイス２０から、読み出し、書き込みを行うデータ信号である。
【００１９】
ＡＤＲＳ、ＤＡＴＡは、おのおの４ビットのバス幅として説明しているが、これらは他のバス幅であってもよく、バス幅が特に制限されずに使用可能であり、他のバス幅についても以下に説明する方法と同様の方法で適用可能である。
【００２０】
第一実施形態の動作例
本実施形態の動作例について詳細に説明する。本発明に従った半導体デバイスの検査を実施する場合の手法について、図１と、図２および図３のフローチャートを用いて説明する。
最初にＤＡＴＡ０（６００）〜ＤＡＴＡ３（６０３）の半田付け検査を行う。この流れを、図２に示す。
図２に示すように、まず、ＤＡＴＡ０（６００）のピンについて検査を行う。ＤＡＴＡ０（６００）をＨｉ（ハイ）とするため、半導体デバイス（２０）に書き込む検査データＢは「０００１」とする（Ｆ１１）。なお、データバスの検査であるため、書き込むアドレスは任意である。次に、そのアドレスについて検査データＢの書き込みを行う（Ｆ１２）。その後、書き込んだアドレスのデータ読み出しを行い（Ｆ１３）、書き込んだデータと読み出したデータの比較を行う（Ｆ１４）。書き込んだデータと読み出したデータが一致しない場合、ＤＡＴＡ０（６００）のピンの半田付け不良（Ｆ１５）として、検査を終了する。書き込んだデータと読み出したデータが一致した場合、ＤＡＴＡ０（６００）について半田付けは正常と判定する。
その後、全ＤＡＴＡピンを検査したかどうか、確認を行い（Ｆ１６）、全ＤＡＴＡピンを確認していない場合、次のＤＡＴＡピンを検査する準備を行う（Ｆ１７）。図２のフローチャートでは、検査データＢを１ビット左シフトし、次のＤＡＴＡピンであるＤＡＴＡ１（６０１）を行うようにしている。このようにしてＤＡＴＡピンを順に１ピンずつ検査を行い、半導体デバイス（２０）の半田付け検査を行っている。この図２に示す流れに沿って、データピン（ＤＡＴＡピン）について、検査する。
【００２１】
さらに図３に示す流れに従い、ＡＤＲＳ０（５００）〜ＡＤＲＳ３（５０３）について半田付け検査を行う。この検査は、ＤＡＴＡピンのときと同様にＡＤＲＳピンを順に１ピンずつ左シフトしていくようにして行う。まず、ＡＤＲＳ０（５００）のピンについて検査する。ＡＤＲＳ０（５００）をＨｉとするため、検査アドレスＡは「０００１」とする（Ｆ２１）。検査アドレスＡ周辺のアドレスのデータが書き換わっていないことを確認するため、検査アドレスＡ周辺のアドレスに初期データＡを書き込む。図３のフローチャートでは、初期データＡは後述する検査データＢをビット反転したものとしている（Ｆ２２）が、検査データＢと異なったものであれば、任意である。まず、アドレス「００００」に初期データＡを書き込む（Ｆ２３）。次に、検査アドレスＡのビットが立っている左のビットに１を立てたアドレス「００１１」に初期データＡを書き込む（Ｆ２４）。アドレス「００１１」を確認する理由は、被検査ピンとその左のピンが半田ブリッジ（ブリッジ接続）していた場合、実際に半導体デバイス（２０）に書き込まれるアドレスが「００１１」になるからである。さらに、検査アドレスＡのビットが立っている右のビットに１を立てたアドレスに初期データＡの書き込みを行う（Ｆ２５）。このとき、検査アドレスが「０００１」のときはその右のビットは存在しないため省略可能である。
【００２２】
右のビットに１を立てたアドレスが書き換わっていないことを確認する理由についてもアドレス「００１１」と同様に、被検査ピンとその右のピンが半田ブリッジしていた場合に、実際に半導体デバイス（２０）に書き込まれるアドレスが、被検査ピンとその右のビットが１となったアドレスに書き込まれるからである。次に、検査アドレスＡに検査データＢの書き込みを行う（Ｆ２６）。その後書き込んだアドレスのデータ読み出しを行い（Ｆ２７）、書き込んだ検査データＢと読み出したデータの比較を行う（Ｆ２８）。書き込んだ検査データＢと読み出したデータが一致しない場合、ＡＤＲＳ０（５００）のピンの半田付け不良（Ｆ２９）として、検査を終了する。さらに、アドレス「００００」、検査アドレスＡのビットが立っている左のビットに１を立てたアドレス「００１１」、および検査アドレスＡのビットが立っている右のビットに１を立てたアドレスの合計３通りのアドレスよりデータを読み出し、初期データＡと比較を行う（Ｆ３０）。同様に、初期データＡと読み出したデータが一致しない場合、ＡＤＲＳ０（５００）のピンの半田付け不良（Ｆ２９）として、検査を終了する。アドレス「００００」が検査データＢと読み出せた場合、ＡＤＲＳ０（５００）が未半田（半田接続されていない）であり、アドレス「００１１」が検査データＢと読めた場合、ＡＤＲＳ０（５００）およびＡＤＲＳ１（５０１）の半田ブリッジがされていると判定できる。書き込んだデータと読み出したデータが一致した場合、ＡＤＲＳ０（５００）について半田付けは正常とする。その後、全ＡＤＲＳピンを検査したかどうか確認を行い（Ｆ３１）、全ＡＤＲＳピンを確認していない場合、次のアドレスを検査する準備を行う（Ｆ３２）。図３のフローチャートでは、検査アドレスＡを１ビット左シフトし、次のＡＤＲＳピンであるＡＤＲＳ１（５０１）の検査を行う場合について説明している。このようにしてＡＤＲＳピンを図３に示す流れに沿って、順に１ピンずつ検査を行い、半導体デバイス（２０）の半田付け検査を行っている。
【００２３】
〈第二実施形態〉
本発明の第二の実施形態について説明する。基本的構成は図１の構成と同様であるが、検査方法は図４、図５のフローチャートに示すようにして行われる。図２、図３に示すアドレスピンの検査とデータピンの検査とを行うような場合、半田付け不良であったとき、検査異常として終了としている。この場合、未検査のピン（アドレスピンおよび／またはデータピン）においては、半田付けが正常であるか不良であるかの判断をしていない。本実施形態では、この問題を解決するために、半田付け不良のピンがあったとき、その半田付け不良内容をログに保存して（図４ではＦ１８（アドレスピンの検査））（図５ではＦ３３（データピンの場合））検査を継続する。この部分のステップが、第一実施形態の形態で示した検査方法に付加されている。
このようにして、全ピン検査完了後、ログに保存された内容を確認して、半田付け不良の生じているピンを再確認（発見）することができる。
【００２４】
〈第三実施形態〉
本発明の第三の実施形態について説明する。検査方法に使用する基本的構成は図１の構成と同様である。検査方法は図６のフローチャートに示されているようにして行われる。上述した実施形態に説明した方法では、アドレスバス、データバスを独立して別々に半田付けの検査を行っていた。本実施形態では、アドレスバス、データバスを同時に検査するようにしたことを特徴としている。
【００２５】
図６に示すように、まず、ＡＤＲＳ０（５００）およびＤＡＴＡ０（６００）の双方を検査する（ステップＦ４１）。この説明では、ＡＤＲＳ０（５００）をＨｉとするため、検査アドレスＡは「０００１」とする。また、ＤＡＴＡ０（６００）をＨｉとするため、検査データＢは「０００１」とする。
検査アドレスＡ周辺のアドレスのデータが書き換わっていないことを確認するため、検査アドレスＡ周辺のアドレスに初期データＡを書き込む。図６のフローチャートでは、初期データＡは後述する検査データＢをビット反転したものとしている（Ｆ４２）が、検査データＢと異なったものであればよく、検査データＢは任意に設定可能である。
【００２６】
次に、アドレス「００００」に初期データＡを書き込む（Ｆ４３）。次に、検査アドレスＡのビットが立っている左のビットに１を立てたアドレス「００１１」に初期データＡを書き込む（Ｆ４４）。アドレス「００１１」を確認する理由は、被検査ピンとその左のピンが半田ブリッジしていた場合、実際に半導体デバイス（２０）に書き込まれるアドレスが「００１１」になるからである。さらに、検査アドレスＡのビットが立っている右のビットに１を立てたアドレスに初期データＡの書き込みを行う（Ｆ４５）。この場合に検査アドレスが「０００１」のときはその右のビットは存在しないため、省略可能である。右のビットに１を立てたアドレスが書き換わっていないことを確認する理由についてもアドレス「００１１」と同様である。すなわち被検査ピンとその右のピンが半田ブリッジしていた場合に、実際に半導体デバイス（２０）に書き込まれるアドレスが、被検査ピンとその右のビットが１となったアドレスに書き込まれるからである。
【００２７】
次に、検査アドレスＡについて検査データＢの書き込みを行う（Ｆ４６）。その後書き込んだアドレスのデータ読み出しを行い（Ｆ４７）、書き込んだ検査データＢと読み出したデータの比較を行う（Ｆ４８）。
【００２８】
書き込んだ検査データＢと読み出したデータが一致しない場合、ＤＡＴＡ０（５００）のピンの半田付け不良（Ｆ２８）として、検査を終了する。さらに、アドレス「００００」、検査アドレスＡのビットが立っている左のビットに１を立てたアドレス「００１１」、および検査アドレスＡのビットが立っている右のビットに１を立てたアドレスの合計３通りのアドレスよりデータを読み出し、初期データＡと比較を行う（Ｆ５０）。
【００２９】
同様に、初期データＡと読み出したデータが一致しない場合、ＡＤＲＳ０（５００）のピンの半田付け不良（Ｆ５１）として、検査を終了する。アドレス「００００」が検査データＢと読み出せた場合、ＡＤＲＳ０（５００）の未半田、アドレス「００１１」が検査データＢと読めた場合、ＡＤＲＳ０（５００）およびＡＤＲＳ１（５０１）の半田ブリッジである。書き込んだデータと読み出したデータが一致した場合、ＤＡＴＡ０（６００）およびＡＤＲＳ０（５００）について半田付けは正常とする。その後、全ＡＤＲＳピン、全ＤＡＴＡピンを検査したかどうか確認を行い（Ｆ５２）、全ＡＤＲＳピン、全ＤＡＴＡピンを確認していない場合、次のアドレスを検査する準備を行う（Ｆ５３）（Ｆ５４）。
【００３０】
図６のフローチャートでは、検査アドレスＡ、検査データＢをおのおの１ビット左シフトし、次のＡＤＲＳピンであるＡＤＲＳ１（５０１）、次のＤＡＴＡピンであるＤＡＴＡ１（５０１）の検査を行うようにしている。このようにしてＡＤＲＳピン、ＤＡＴＡピンを順に１ピンずつ同時に検査を行い、半導体デバイス（２０）の半田付け検査を行っている。なお前記したアドレスＡＤＲＳピンおよびデータＤＡＴＡピンを０〜３として説明したが、本発明は、ピン数がこれらの数に限定されないことは言うまでもない。
【００３１】
【発明の効果】
（第一実施形態の効果）
本発明では、半導体デバイスの全アドレスを確認せず、半田付け検査に必要な最小限のピンのみ検査するから、半導体デバイスの半田付け検査が短時間で確認可能となる。
【００３２】
第二に、半導体デバイスのピンを１ピンずつ順にシフトして、ピンごとに半田付け不良の検査を行うため、半田付け不良のピン特定が可能となり、半導体デバイスのどのピンが半田付け不良であるかわかることである。
【００３３】
（第二実施形態の効果）
全半田付け不良のピンを一度に検査することができるため、再検査の時間を減らすことができる。
【００３４】
（第三実施形態の効果）
また、ＡＤＲＳピンとＤＡＴＡピンの双方を同時に検査することができるから、半田付け検査時間をさらに減らすことができる。
【図面の簡単な説明】
【図１】本発明の半田付け検査方法に使用される装置構成を示す図である。
【図２】データピンの半田付けを確認するフローチャートを示す図である。
【図３】アドレスピンの半田付けを確認するフローチャートを示す図である。
【図４】全データピンの半田付けを一度に確認するフローチャートを示す図である。
【図５】全アドレスピンの半田付けを一度に確認するフローチャートを示す図である。
【図６】アドレスピン、データピンの半田付けを同時に確認するフローチャートを示す図である。
【符号の説明】
１０  ＣＰＵ
２０  半導体デバイス
１００  クロック信号
２００  チップセレクト信号
３００  リードイネーブル（読込許可）信号
４００  ライトイネーブル（書込許可）信号
５００  アドレス信号
６００  データ信号
【図１】
2004177224.tif 000003
【図２】
2004177224.tif 000004
【図３】
2004177224.tif 000005
【図４】
2004177224.tif 000006
【図５】
2004177224.tif 000007
【図６】
2004177224.tif 000008