(57)【要約】【課題】従来から使用していた動作速度の遅いテスト装置を用いても高速化された半導体装置に対して実際の使用状態に即した正確なテストを行うことができる半導体装置のテスト方法を提供すること。【解決手段】本発明では、半導体装置（１）の外部から印加する外部同期信号（Ｓ１）と外部入力信号（Ｓ３）とを用いて半導体装置（１）の内部回路（２）の動作をテストする半導体装置（１）のテスト方法において、前記外部同期信号（Ｓ１）を逓倍して内部同期信号（Ｓ２）に変換するとともに、前記外部入力信号（Ｓ３）を内部入力信号（Ｓ４）に変換し、その後、これらの内部同期信号（Ｓ２）と内部入力信号（Ｓ４）とを用いて前記内部回路（２）の動作をテストすることにした。【選択図】      図１
2004178739.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の外部から印加する外部同期信号と外部入力信号とを用いて半導体装置の内部回路の動作をテストする半導体装置のテスト方法において、
前記外部同期信号を逓倍して内部同期信号に変換するとともに、前記外部入力信号を内部入力信号に変換し、その後、これらの内部同期信号と内部入力信号とを用いて前記内部回路の動作をテストすることを特徴とする半導体装置のテスト方法。
【請求項２】
外部同期信号と外部入力信号とを外部から印加することによって内部回路の動作をテストできるべく構成した半導体装置において、
前記外部同期信号を逓倍して内部同期信号に変換する内部同期信号変換手段と、前記外部入力信号を内部入力信号に変換する内部入力信号変換手段とを具備し、
前記内部同期信号と前記内部入力信号とを用いて前記内部回路の動作をテストできるべく構成したことを特徴とする半導体装置。
【請求項３】
半導体メモリの外部から印加する外部同期信号と外部アドレス信号と外部書込みデータ信号とを用いて半導体メモリのメモリ回路の動作をテストする半導体メモリのテスト方法において、
前記外部同期信号を逓倍して内部同期信号に変換するとともに、前記外部アドレス信号及び外部書込みデータ信号を内部アドレス信号及び内部書込みデータ信号に変換して、これらの内部書込み同期信号と内部アドレス信号と内部書込みデータ信号とを用いて前記メモリ回路に書込みを行い、
その後、前記外部アドレス信号を変換した内部アドレス信号と内部同期信号とを用いて前記メモリ回路から内部読出しデータ信号を読出すとともに、同内部読出しデータ信号を外部読出しデータ信号に変換し、
これらの外部書込みデータ信号と外部読出しデータ信号とを比較することによってメモリ回路の動作をテストすることを特徴とする半導体メモリのテスト方法。
【請求項４】
外部同期信号と外部アドレス信号と外部書込みデータ信号とを外部から印加することによってメモリ回路の動作をテストできるべく構成した半導体メモリにおいて、
前記外部同期信号を逓倍して内部同期信号に変換する内部同期信号変換手段と、
前記外部アドレス信号を内部アドレス信号に変換する内部アドレス信号変換手段と、
前記外部書込みデータ信号を内部書込みデータ信号に変換する内部書込みデータ信号変換手段と、
前記内部同期信号と前記内部アドレス信号とを用いてメモリ回路より読出した内部読出しデータ信号を外部読出しデータ信号に変換する外部読出しデータ信号変換手段と、
前記外部書込みデータ信号と前記外部読出しデータ信号とを比較し、その比較結果を出力する比較結果出力手段とを具備し、
前記内部書込み同期信号と内部アドレス信号と内部書込みデータ信号とを用いて前記メモリ回路に書込みを行い、その後、前記内部アドレス信号と前記内部同期信号とを用いて前記メモリ回路から内部読出しデータ信号を読出した後に、同内部読出しデータを前記外部読出しデータ信号に変換し、前記外部書込みデータ信号と前記外部読出しデータ信号との比較結果を出力すべく構成したことを特徴とする半導体メモリ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置のテスト方法及び同方法を用いてテスト可能に構成した半導体装置、並びに半導体メモリのテスト方法及び同方法を用いてテスト可能に構成した半導体メモリに関するものである。
【０００２】
【従来の技術】
近年、各種電子機器には、ＣＰＵや半導体メモリや画像処理用ＩＣなどの半導体装置が幅広く使用されている。この半導体装置は、複数の製造プロセスを経て製造され、出荷前に最終的な動作テストが行われ、良品と判定されたものだけが出荷される。
【０００３】
かかる出荷前に行われる動作テストは、半導体装置の実際の使用状態を想定したテスト信号をテスト装置から半導体装置に印加することによって半導体装置の内部回路を動作させてテストを行っていた（たとえば、特許文献１参照）。
【０００４】
たとえば、半導体メモリにおいては、テスト装置から半導体メモリに所定の同期信号とアドレス信号とデータ信号とを印加してメモリ回路の所定のアドレスに所定のデータを書込み、その後、テスト装置から半導体メモリに書込み時と同様の所定の同期信号とアドレス信号とを印加し、メモリ回路への書込みを行ったアドレスに記憶されているデータを読出し、そして、書込みを行ったデータと読み出されたデータとをテスト装置で比較し、両データが一致した場合には、半導体メモリを良品と判定し、一方、両データが一致しない場合には、半導体メモリを不良品と判定するようにしていた。
【０００５】
その際に、テスト装置から半導体メモリに印加する同期信号として、半導体メモリの定格として設定されている周波数の同期信号を使用することによって、半導体メモリの実際の使用状態に即した良否判定を行えるようにしていた。
【０００６】
【特許文献１】
特開平１１−３８０９０号公報（図５）
【０００７】
【発明が解決しようとする課題】
ところが、近年、電子機器の動作速度の高速化に伴って、従来から使用していたテスト装置の動作速度よりも高速で動作する半導体装置が製造されてきている。
【０００８】
かかる高速で動作する半導体装置を従来から使用していたテスト装置でテストする場合には、高速動作可能な半導体装置を定格よりも低速で動作させることによってテストを行って、半導体装置の良否判定を行っていた。
【０００９】
しかしながら、低速では良好に動作していても高速で良好に動作しない場合もあるため、半導体装置を定格よりも低速で動作させてテストを行っても、半導体装置の実際の使用状態に即した良否判定を正確に行うことができなかった。
【００１０】
すなわち、高速動作可能な半導体装置の良否判定を正確に行うためには、半導体装置の動作速度と略同等の動作速度で動作するテスト装置を使用し、半導体装置の実際の使用状態を想定したテスト信号を用いて半導体装置のテストを行わなければならなかった。
【００１１】
そのため、半導体装置の高速化に伴って、高速で動作するテスト装置の内部開発や導入が要求されることになり、そのために多大な労力や時間や費用を要していた。
【００１２】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、半導体装置の外部から印加する外部同期信号と外部入力信号とを用いて半導体装置の内部回路の動作をテストする半導体装置のテスト方法において、前記外部同期信号を逓倍して内部同期信号に変換するとともに、前記外部入力信号を内部入力信号に変換し、その後、これらの内部同期信号と内部入力信号とを用いて前記内部回路の動作をテストすることにした。
【００１３】
また、請求項２に係る本発明では、外部同期信号と外部入力信号とを外部から印加することによって内部回路の動作をテストできるべく構成した半導体装置において、前記外部同期信号を逓倍して内部同期信号に変換する内部同期信号変換手段と、前記外部入力信号を内部入力信号に変換する内部入力信号変換手段とを具備し、前記内部同期信号と前記内部入力信号とを用いて前記内部回路の動作をテストできるべく構成することにした。
【００１４】
また、請求項３に係る本発明では、半導体メモリの外部から印加する外部同期信号と外部アドレス信号と外部書込みデータ信号とを用いて半導体メモリのメモリ回路の動作をテストする半導体メモリのテスト方法において、前記外部同期信号を逓倍して内部同期信号に変換するとともに、前記外部アドレス信号及び外部書込みデータ信号を内部アドレス信号及び内部書込みデータ信号に変換して、これらの内部書込み同期信号と内部アドレス信号と内部書込みデータ信号とを用いて前記メモリ回路に書込みを行い、その後、前記外部アドレス信号を変換した内部アドレス信号と内部同期信号とを用いて前記メモリ回路から内部読出しデータ信号を読出すとともに、同内部読出しデータ信号を外部読出しデータ信号に変換し、これらの外部書込みデータ信号と外部読出しデータ信号とを比較することによってメモリ回路の動作をテストすることにした。
【００１５】
また、請求項４に係る本発明では、外部同期信号と外部アドレス信号と外部書込みデータ信号とを外部から印加することによってメモリ回路の動作をテストできるべく構成した半導体メモリにおいて、前記外部同期信号を逓倍して内部同期信号に変換する内部同期信号変換手段と、前記外部アドレス信号を内部アドレス信号に変換する内部アドレス信号変換手段と、前記外部書込みデータ信号を内部書込みデータ信号に変換する内部書込みデータ信号変換手段と、前記内部同期信号と前記内部アドレス信号とを用いてメモリ回路より読出した内部読出しデータ信号を外部読出しデータ信号に変換する外部読出しデータ信号変換手段と、前記外部書込みデータ信号と前記外部読出しデータ信号とを比較し、その比較結果を出力する比較結果出力手段とを具備し、前記内部書込み同期信号と内部アドレス信号と内部書込みデータ信号とを用いて前記メモリ回路に書込みを行い、その後、前記内部アドレス信号と前記内部同期信号とを用いて前記メモリ回路から内部読出しデータ信号を読出した後に、同内部読出しデータを前記外部読出しデータ信号に変換し、前記外部書込みデータ信号と前記外部読出しデータ信号との比較結果を出力すべく構成することにした。
【００１６】
【発明の実施の形態】
本発明に係る半導体装置のテスト方法は、半導体装置の外部から印加する外部同期信号と外部入力信号とを用いて半導体装置の内部回路の動作をテストするものである。
【００１７】
しかも、前記外部同期信号を逓倍して内部同期信号に変換するとともに、前記外部入力信号を内部入力信号に変換し、その後、これらの内部同期信号と内部入力信号とを用いて前記内部回路の動作をテストするものである。
【００１８】
かかる半導体装置のテスト方法は、ＣＰＵや半導体メモリや画像処理用ＩＣなどの各種の半導体装置のテストに適用できるものである。
【００１９】
特に、半導体メモリに適用する場合には、メモリ回路の外部から印加する外部入力信号として外部アドレス信号と外部書込みデータ信号とを用いる。
【００２０】
そして、前記外部同期信号を逓倍して内部同期信号に変換するとともに、前記外部アドレス信号及び外部書込みデータ信号を内部アドレス信号及び内部書込みデータ信号に変換する。
【００２１】
次に、これらの内部書込み同期信号と内部アドレス信号と内部書込みデータ信号とを用いて前記メモリ回路に書込みを行う。
【００２２】
次に、前記外部アドレス信号を変換した内部アドレス信号と内部同期信号とを用いて前記メモリ回路から内部読出しデータ信号を読出す。なお、内部アドレス信号は、メモリ回路への書込み前に外部アドレス信号から変換したものを用いてもよく、また、メモリ回路への書込み後に再び前記外部アドレス信号から変換したものを用いてもよく、さらには、メモリ回路への書込み後に再び外部アドレス信号を入力し、その外部アドレス信号から変換したものを用いてもよい。
【００２３】
次に、内部読出しデータ信号を外部読出しデータ信号に変換し、これらの外部書込みデータ信号と外部読出しデータ信号とを比較する。
【００２４】
そして、外部書込みデータと外部読出しデータとが一致した場合には、半導体メモリを良品と判定し、一方、両データが一致しない場合には、半導体メモリを不良品と判定する。これにより、メモリ回路の動作をテストすることができる。
【００２５】
このように、本発明によれば、半導体装置に外部から印加する外部同期信号や外部入力信号としては低速の信号を用いつつ、半導体装置の内部回路を内部同期信号や内部入力信号を用いて高速動作させることができるので、従来から使用していた動作速度の遅いテスト装置を用いても高速化された半導体装置に対して実際の使用状態に即した正確なテストを行うことができ、これにより、高速で動作するテスト装置の内部開発や導入のために労力や時間や費用を要するのを防止することができる。
【００２６】
本発明に係る半導体装置のテスト方法は、半導体装置の内部にテスト方法を実行する回路を内蔵させておき、外部同期信号と外部入力信号とを外部から印加することによって内部回路の動作をテスト可能に構成することもできる。
【００２７】
かかる半導体装置の構成について以下に具体的に説明する。
【００２８】
半導体装置１は、図１に示すように、内部回路２と、外部同期信号Ｓ１を逓倍して内部同期信号Ｓ２に変換する内部同期信号変換手段３と、外部入力信号Ｓ３を内部入力信号Ｓ４に変換する内部入力信号変換手段４とを内蔵している。
【００２９】
内部回路２は、内部同期信号Ｓ２と内部入力信号Ｓ４とを用いて各種の演算処理や信号処理を行い、出力端子５から出力信号Ｓ５を出力するものである。
【００３０】
内部同期信号変換手段３は、外部同期信号入力端子６から入力された比較的低周波の外部同期信号Ｓ１を逓倍することによって、比較的高周波の内部同期信号Ｓ２に変換するものである。内部同期信号Ｓ２は、内部回路２の動作のテストを行う場合には内部同期信号変換手段３から内部回路２に入力されるが、内部回路２が通常動作を行う場合には内部同期信号入力端子７から内部回路２に直接的に入力される。
【００３１】
内部入力信号変換手段４は、外部同期信号Ｓ１に同期して外部入力信号入力端子８から入力された外部入力信号Ｓ３を内部回路２での処理に適した内部入力信号Ｓ４に変換するものであり、内部入力信号Ｓ４を内部同期信号Ｓ２に同期させて出力するようにしたものである。内部入力信号Ｓ４は、内部回路２の動作のテストを行う場合には内部入力信号変換手段４から内部回路２に入力されるが、内部回路２が通常動作を行う場合には内部入力信号入力端子９から内部回路２に直接的に入力される。
【００３２】
これらの内部回路２、内部同期信号変換手段３、及び内部入力信号変換手段４には、テストイネーブル信号端子１０からテストイネーブル信号Ｓ６が入力される。
【００３３】
そして、テストイネーブル信号Ｓ６がノンアクティブの場合には、半導体装置１が内部回路２を通常通り動作させるノーマルモードで動作することになり、内部回路２だけが動作する。
【００３４】
すなわち、半導体装置１は、内部同期信号入力端子７から入力された内部同期信号Ｓ２と内部入力信号入力端子９から入力された内部入力信号Ｓ４とを用いて内部回路２を動作させ、出力端子５から出力信号Ｓ５を出力させる。
【００３５】
一方、テストイネーブル信号Ｓ６がアクティブの場合には、半導体装置１が内部回路２の動作のテストを行うテストモードで動作することになり、内部回路２だけでなく内部同期信号変換手段３及び内部入力信号変換手段４も同時に動作する。
【００３６】
すなわち、半導体装置１は、内部同期信号変換手段３によって外部同期信号Ｓ１を内部同期信号Ｓ２に変換し、また、内部入力信号変換手段４によって外部入力信号Ｓ３を内部入力信号Ｓ４に変換し、その後、これらの内部同期信号Ｓ２と内部入力信号Ｓ４とを用いて内部回路２を動作させ、出力端子５から出力信号Ｓ５を出力させる。
【００３７】
かかる出力信号Ｓ５に基づいて内部回路２の動作を評価することができる。その際に、半導体装置１に外部から印加する外部同期信号Ｓ１や外部入力信号Ｓ３は、ノーマルモード時に使用する内部同期信号Ｓ２や内部入力信号Ｓ４よりも低い周波数の信号を使用することができる。
【００３８】
このように、半導体装置１に外部から印加する外部同期信号Ｓ１や外部入力信号Ｓ３としては低速の信号を用いつつ、半導体装置１の内部回路２を内部同期信号Ｓ２や内部入力信号Ｓ４を用いて高速動作させることができるので、従来から使用していた動作速度の遅いテスト装置を用いても高速化された半導体装置１に対して実際の使用状態に即した正確なテストを行うことができ、これにより、高速で動作するテスト装置の内部開発や導入のために労力や時間や費用を要するのを防止することができる。
【００３９】
上記構成の半導体装置１は、内部に内部同期信号変換手段３と内部入力信号変換手段４とを設けた構成としているが、図２に示すように、これらの内部同期信号変換手段３と内部入力信号変換手段４とをテスト装置Ｔに設けた構成としても上記テスト方法を実行することができる。
【００４０】
また、上記構成の半導体装置１は、半導体メモリにも適用することができる。
【００４１】
かかる半導体メモリは、外部同期信号と外部アドレス信号と外部書込みデータ信号とを外部から印加することによってメモリ回路の動作をテストできるように構成する。
【００４２】
また、半導体メモリの内部に内部同期信号変換手段と内部アドレス信号変換手段と内部書込みデータ信号変換手段と外部読出しデータ信号変換手段と比較結果出力手段とを設ける。
【００４３】
ここで、内部同期信号変換手段は、前記外部同期信号を逓倍して内部同期信号に変換するものである。
【００４４】
また、内部アドレス信号変換手段は、前記外部アドレス信号を内部アドレス信号に変換するものである。
【００４５】
また、内部書込みデータ信号変換手段は、前記外部書込みデータ信号を内部書込みデータ信号に変換するものである。
【００４６】
また、外部読出しデータ信号変換手段は、前記内部同期信号と前記内部アドレス信号とを用いてメモリ回路より読出した内部読出しデータ信号を外部読出しデータ信号に変換するものである。
【００４７】
また、比較結果出力手段は、前記外部書込みデータ信号と前記外部読出しデータ信号とを比較し、その比較結果を出力するものである。
【００４８】
そして、前記内部書込み同期信号と内部アドレス信号と内部書込みデータ信号とを用いて前記メモリ回路に書込みを行い、その後、前記内部アドレス信号と前記内部同期信号とを用いて前記メモリ回路から内部読出しデータ信号を読出した後に、同内部読出しデータを前記外部読出しデータ信号に変換し、前記外部書込みデータ信号と前記外部読出しデータ信号との比較結果を出力するように構成する。
【００４９】
ここで、半導体メモリの場合には、上記構成の半導体装置１の外部入力信号Ｓ１として外部アドレス信号と外部書込みデータ信号とを用いることになり、それに伴って、内部入力信号変換手段３として内部アドレス信号変換手段と内部書込みデータ信号変換手段とを用いる。また、半導体メモリの場合には、出力信号Ｓ５として外部読出しデータ信号を用いることになり、外部読出しデータ信号に変換する手段として外部読出しデータ信号変換手段を用いる。さらに、半導体メモリの場合には、内部書込みデータ信号変換手段としての機能と外部読出しデータ信号変換手段としての機能とを兼用させたものを用いることができ、さらには、内部書込みデータ信号変換手段としての機能と外部読出しデータ信号変換手段としての機能と比較結果出力手段としての機能とを兼用させたものを用いることができる。
【００５０】
かかる内部書込みデータ信号変換手段と外部読出しデータ信号変換手段と比較結果出力手段とを兼用させた半導体メモリの構成について以下に具体的に説明する。
【００５１】
半導体メモリ１１は、図２に示すように、内部回路としてのメモリ回路１２と、外部同期信号Ｓ１１を内部同期信号Ｓ１２に変換するための内部同期信号変換手段１３と、外部アドレス信号Ｓ１３を内部アドレス信号Ｓ１４に変換するための内部アドレス信号変換手段１４と、さらには、内部書込みデータ信号変換手段と外部読出しデータ信号変換手段と比較結果出力手段とを兼用させた内部データ信号変換手段１５とを内蔵している。
【００５２】
メモリ回路１２は、内部同期信号Ｓ１２に同期して所定のアドレスに所定のデータが書込まれ、また、内部同期信号Ｓ１２に同期して所定のアドレスから所定のデータが読出されるものである。
【００５３】
内部同期信号変換手段１３は、外部同期信号入力端子１６から入力された比較的低周波の外部同期信号Ｓ１１を逓倍することによって、比較的高周波の内部同期信号Ｓ１２に変換するものである。
【００５４】
この内部同期信号変換手段１３は、メモリ回路１２の動作のテストを行う場合には外部同期信号Ｓ１１を逓倍した内部同期信号Ｓ１２をメモリ回路１２に向けて出力する一方、メモリ回路１２が通常動作を行う場合には外部同期信号Ｓ１１を逓倍せずにそのまま内部同期信号Ｓ１２としてメモリ回路１２に向けて出力する。
【００５５】
内部アドレス信号変換手段１４は、外部同期信号Ｓ１１に同期して外部アドレス信号入力端子１７から入力された外部アドレス信号Ｓ１３をメモリ回路１２での処理に適した内部アドレス信号Ｓ１４に変換するものであり、内部アドレス信号Ｓ１４を内部同期信号Ｓ１２に同期させてメモリ回路１２に向けて出力するようにしたものである。
【００５６】
この内部アドレス信号変換手段１４は、メモリ回路１２の動作のテストを行う場合には外部アドレス信号Ｓ１３で示されたアドレス値とそのアドレス値をインクリメントしたアドレス値とを示す内部アドレス信号Ｓ１４をメモリ回路１２に向けて出力する一方、内部回路２が通常動作を行う場合には外部アドレス信号Ｓ１３をそのまま内部アドレス信号Ｓ１４としてメモリ回路１２に向けて出力する。
【００５７】
内部データ信号変換手段１５は、内部書込みデータ信号変換手段として機能するものであり、外部同期信号Ｓ１１に同期して外部データ信号入出力端子１８から入力される外部書込みデータ信号Ｓ１５をメモリ回路１２での書込み処理に適した内部書込みデータ信号Ｓ１６に変換し、同内部書込みデータ信号Ｓ１６を内部同期信号Ｓ１２に同期させてメモリ回路１２に向けて出力するようにしたものである。
【００５８】
また、内部データ信号変換手段１５は、外部読出しデータ信号変換手段としても機能するものであり、内部同期信号Ｓ１２に同期してメモリ回路１２から読出した内部読出しデータ信号Ｓ１７を半導体メモリ１１の外部での処理に適した外部読出しデータ信号Ｓ１８に変換し、同外部読出しデータ信号Ｓ１８を内部同期信号Ｓ１２に同期させて外部データ信号入出力端子１８から出力するようにしたものである。
【００５９】
さらに、内部データ信号変換手段１５は、比較結果出力手段としても機能するものであり、外部書込みデータ信号Ｓ１５と外部読出しデータ信号Ｓ１８とを比較し、両信号Ｓ１５，Ｓ１８が一致する場合には比較結果としてアクティブな比較結果信号Ｓ１９を比較結果出力端子１９から出力する一方、両信号Ｓ１５，Ｓ１８が一致しない場合には比較結果としてノンアクティブな比較結果信号Ｓ１９を比較結果出力端子１９から出力するようにしたものである。
【００６０】
この内部データ信号変換手段１５は、メモリ回路１２の動作のテストを行う場合には、外部書込みデータ信号Ｓ１５で示されたデータ値を所定の変換規則で２個分のデータ値に変換した内部書込みデータ信号Ｓ１６をメモリ回路１２に向けて出力し、また、メモリ回路１２から連続して読出された２個の内部読出しデータ信号Ｓ１７を前記の変換規則と逆の規則で１個分のデータ値に変換した外部読出しデータ信号Ｓ１８を外部データ信号入出力端子１８にむけて出力し、一方、内部回路２が通常動作を行う場合には、外部書込みデータ信号Ｓ１５をそのまま内部書込みデータ信号Ｓ１６としてメモリ回路１２に向けて出力し、また、内部読出しデータ信号Ｓ１７をそのまま外部読出しデータ信号Ｓ１８として外部データ信号入出力端子１８に向けて出力する。
【００６１】
上記のメモリ回路１２、内部同期信号変換手段１３、内部アドレス信号変換手段１４、及び内部データ信号変換手段１５には、テストイネーブル信号端子２０からテストイネーブル信号Ｓ２０が入力される。また、メモリ回路１２には、ライトイネーブル信号端子２１からライトイネーブル信号Ｓ２１が入力され、また、リードイネーブル信号端子２２からリードイネーブル信号Ｓ２２が入力される。
【００６２】
そして、テストイネーブル信号Ｓ２０がノンアクティブの場合には、半導体メモリ１１がメモリ回路１２を通常通り動作させるノーマルモードで動作する。
【００６３】
すなわち、半導体メモリ１１は、データ書込み時には、図４に示すように、内部同期信号変換手段１３によって外部同期信号Ｓ１１を逓倍せずにそのまま内部同期信号Ｓ１２としてメモリ回路１２に向けて出力し、内部アドレス信号変換手段１４によって外部アドレス信号Ｓ１３をそのまま内部アドレス信号Ｓ１４としてメモリ回路１２に向けて出力し、内部データ信号変換手段１５によって外部書込みデータ信号Ｓ１５をそのまま内部書込みデータ信号Ｓ１６としてメモリ回路１２に向けて出力する。
【００６４】
そして、半導体メモリ１１は、ライトイネーブル信号Ｓ２１がアクティブになった場合に、内部アドレス信号Ｓ１４で示されたメモリ回路１２のアドレス値に外部書込みデータ信号Ｓ１５で示されたデータ値を内部同期信号Ｓ１２に同期して書込む。
【００６５】
また、半導体メモリ１１は、データ読出し時には、図４に示すように、内部同期信号変換手段１３によって外部同期信号Ｓ１１を逓倍せずにそのまま内部同期信号Ｓ１２としてメモリ回路１２に向けて出力し、内部アドレス信号変換手段１４によって外部アドレス信号Ｓ１３をそのまま内部アドレス信号Ｓ１４としてメモリ回路１２に向けて出力する。
【００６６】
そして、半導体メモリ１１は、リードイネーブル信号Ｓ２２がアクティブになった場合に、内部アドレス信号Ｓ１４で示されたメモリ回路１２のアドレス値から内部読出しデータ信号Ｓ１７で示されたデータ値を内部同期信号Ｓ１２に同期して読出し、その後、内部データ信号変換手段１５によって内部読出しデータ信号Ｓ１７をそのまま外部読出しデータ信号Ｓ１８として外部データ信号入出力端子１８に向けて出力する。
【００６７】
一方、テストイネーブル信号Ｓ２０がアクティブの場合には、半導体メモリ１１がメモリ回路２の動作のテストを行うテストモードで動作する。
【００６８】
すなわち、半導体メモリ１１は、図４に示すように、内部同期信号変換手段１３によって外部同期信号Ｓ１１から変換した内部同期信号Ｓ１２をメモリ回路１２に向けて出力し、内部アドレス信号変換手段１４によって外部アドレス信号Ｓ１３から変換した内部アドレス信号Ｓ１４をメモリ回路１２に向けて出力し、内部データ信号変換手段１５によって外部書込みデータ信号Ｓ１５から変換した内部書込みデータ信号Ｓ１６をメモリ回路１２に向けて出力する。
【００６９】
そして、半導体メモリ１１は、ライトイネーブル信号Ｓ２１がアクティブになった場合に、内部アドレス信号Ｓ１４で示されたメモリ回路１２のアドレス値に外部書込みデータ信号Ｓ１５で示されたデータ値を内部同期信号Ｓ１２に同期して書込む。
【００７０】
その後、半導体メモリ１１は、図４に示すように、内部同期信号変換手段１３によって外部同期信号Ｓ１１から変換した内部同期信号Ｓ１２をメモリ回路１２に向けて出力し、内部アドレス信号変換手段１４によって外部アドレス信号Ｓ１３から変換した内部アドレス信号Ｓ１４をメモリ回路１２に向けて出力する。
【００７１】
そして、半導体メモリ１１は、リードイネーブル信号Ｓ２２がアクティブになった場合に、内部アドレス信号Ｓ１４で示されたメモリ回路１２のアドレス値から内部読出しデータ信号Ｓ１７で示されたデータ値を内部同期信号Ｓ１２に同期して読出し、その後、内部データ信号変換手段１５によって内部読出しデータ信号Ｓ１７をそのまま外部読出しデータ信号Ｓ１８として外部データ信号入出力端子１８に向けて出力する。
【００７２】
さらに、半導体メモリ１１は、外部書込みデータ信号Ｓ１５と外部読出しデータ信号Ｓ１８とを比較し、両信号Ｓ１５，Ｓ１８が一致する場合には比較結果としてアクティブな比較結果信号Ｓ１９を比較結果出力端子１９から出力する一方、両信号Ｓ１５，Ｓ１８が一致しない場合には比較結果としてノンアクティブな比較結果信号Ｓ１９を比較結果出力端子１９から出力する。
【００７３】
このように、半導体メモリ１１に外部から印加する外部同期信号Ｓ１１や外部アドレス信号Ｓ１３や外部書込みデータ信号Ｓ１５としては低速の信号を用いつつ、半導体メモリ１１のメモリ回路１２を内部同期信号Ｓ１２や内部アドレス信号Ｓ１４や内部書込みデータ信号Ｓ１６を用いて高速動作させることができるので、従来から使用していた動作速度の遅いテスト装置を用いても高速化された半導体メモリ１１に対して実際の使用状態に即した正確なテストを行うことができ、これにより、高速で動作するテスト装置の内部開発や導入のために労力や時間や費用を要するのを防止することができる。
【００７４】
上記構成の半導体メモリ１１は、内部に内部同期信号変換手段１３と内部アドレス信号変換手段１４と内部データ信号変換手段１５とを設けた構成としているが、図５に示すように、これらの内部同期信号変換手段１３と内部アドレス信号変換手段１４と内部データ信号変換手段１５とをテスト装置Ｔに設けた構成としても上記テスト方法を実行することができる。
【００７５】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００７６】
すなわち、本発明によれば、半導体装置に外部から印加する外部同期信号や外部入力信号としては低速の信号を用いつつ、半導体装置の内部回路を内部同期信号や内部入力信号を用いて高速動作させることができるので、従来から使用していた動作速度の遅いテスト装置を用いても高速化された半導体装置に対して実際の使用状態に即した正確なテストを行うことができ、これにより、高速で動作するテスト装置の内部開発や導入のために労力や時間や費用を要するのを防止することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置を示す説明図。
【図２】他の半導体装置を示す説明図。
【図３】本発明に係る半導体メモリを示す説明図。
【図４】同タイミングチャート。
【図５】他の半導体メモリを示す説明図。
【符号の説明】
１  半導体装置
２  内部回路
３  内部同期信号変換手段
４  内部入力信号変換手段
Ｓ１  外部同期信号
Ｓ２  内部同期信号
Ｓ３  外部入力信号
Ｓ４  内部入力信号
１１  半導体メモリ
１２  メモリ回路
１３  内部同期信号変換手段
１４  内部アドレス信号変換手段
１５  内部データ信号変換手段
Ｓ１１  外部同期信号
Ｓ１２  内部同期信号
Ｓ１３  外部アドレス信号
Ｓ１４  内部アドレス信号
Ｓ１５  外部書込みデータ信号
Ｓ１６  内部書込みデータ信号
Ｓ１７  内部読出しデータ信号
Ｓ１８  外部読出しデータ信号
Ｓ１９  比較結果信号
【図１】
2004178739.tif 000003
【図２】
2004178739.tif 000004
【図３】
2004178739.tif 000005
【図４】
2004178739.tif 000006
【図５】
2004178739.tif 000007