(57)【要約】【課題】プラズマの作用を利用したプロセス装置において、プラズマのＭＯＳデバイスに与えるダメージ抑制と微細化を両立することが可能となる技術を提供する。【解決手段】シリコンウェハ主面にＭＯＳデバイスを形成するプロセスにおいて、プラズマを用いるプロセス装置（エッチング装置、アッシング処理装置、スパッタ装置、ＣＶＤ装置）によるウェハ加工前に、予めウェハ裏面に絶縁膜を形成しておき、プラズマを用いるプロセス装置起因によるデバイスヘのダメージを低減する。【選択図】　　　　図１
2004039825.tif 000002
【特許請求の範囲】
【請求項１】
シリコンウェハ主面にＭＯＳデバイスを形成するプロセスにおいて、プラズマを用いるプロセス装置によるウェハ加工前に、予めウェハ裏面にプラズマを用いるプロセス装置起因によるデバイスヘのダメージを低減する絶縁保護膜を形成し、その後、前記プラズマを用いるプロセス装置によるウェハ加工を行うことを特徴とする半導体集積回路の製造方法。
【請求項２】
前記絶縁保護膜は、バッチ式薄膜形成装置または枚葉式薄膜形成装置で形成することを特徴とする請求項１に記載の半導体集積回路の製造方法。
【請求項３】
前記プロセス装置はエッチング装置、アッシング処理装置、スパッタ装置、ＣＶＤ装置のうちのいずれかであることを特徴とする請求項１に記載の半導体集積回路の製造方法。
【請求項４】
ウェハ表面を枚葉式薄膜形成装置のウェハステージ側に向けてウェハステージ上に配置しウェハ裏面に前記絶縁保護膜を形成し、絶縁保護膜形成後、ウェハの洗浄を行い絶縁保護膜形成時にウェハ表面に付着した異物を除去することを特徴とする請求項１に記載の半導体集積回路の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマ装置によるデバイス劣化を抑制した半導体集積回路の製造方法およびデバイス劣化が抑制された半導体集積回路に関し、特に、ＭＯＳデバイスに適用して有効な技術に関する。
【０００２】
【従来の技術】
これまで、高密度プラズマＣＶＤ装置に限らず、プラズマの作用を利用したプロセス装置（エッチング装置、アッシング処理装置、スパッタ装置、ＣＶＤ装置）すべてにおいて、プラズマのＭＯＳデバイスに与えるダメージを抑制すべく、ダメージの発生させないようにプロセス装置側でコントロールしてきた。
【０００３】
しかしながら、加工技術の微細化の要求が厳しくなれば、プロセス装置の制御マージンも自ずと狭くなり、微細化とダメージ抑制の両立は今後困難になると予想される。
【０００４】
【発明が解決しようとする課題】
例えば、高密度プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ、化学気相成長法）は主に配線間埋め込み絶縁膜形成に用いられるが、ウェハに印加するバイアス電力により、配線間（隙間）絶縁膜の埋め込み能力を制御する。バイアス電力を大きくすると埋め込み能力は向上し、小さくすると悪化する。今後、ＭＯＳデバイス加工の微細化が進むにつれ、埋め込み能力の向上、すなわちバイアス電力を大きくする必要がある。しかし、バイアス電力を大きくすることは、ゲート絶縁膜にかかる電界強度が大きくなることを意味しており、微細化に伴うＭＯＳデバイス特性の信頼性維持と相反することでもある。そのため、ゲートにかかる電界強度を緩和し、なおかつ高密度プラズマＣＶＤの埋め込み能力を維持、向上できるようなプロセス上の工夫が必要となる。
【０００５】
本発明は、前記の問題点を解決するためになされたものであり、本発明の目的は、微細化とダメージ抑制を両立することが可能となる技術を提供することにある。
【０００６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
【０００８】
即ち、本発明は、シリコンウェハ主面にＭＯＳデバイスを形成するプロセスにおいて、プラズマを用いるプロセス装置（エッチング装置、アッシング処理装置、スパッタ装置、ＣＶＤ装置）によるウェハ加工前に、予めウェハ裏面に絶縁膜を形成しておき、プラズマを用いるプロセス装置起因によるデバイスヘのダメージを低減することを特徴とする。
【０００９】
また、裏面に絶縁膜を形成する装置が、バッチ式薄膜形成装置、枚葉式薄膜形成装置であることを特徴とする。
【００１０】
本発明によれば、ウェハがプラズマに曝されるときに生じる可能性のあるデバイスの劣化（例えば、ゲート絶縁膜の劣化や破壊、スレッショルド電圧の劣化など）を抑制することができる。プラズマによるデバイスの劣化は、プラズマ電位の不均一性がウェハ表面に作用し、ウェハ表面またはウェハ結晶内部に予期しない電位差を生み出し、この電位差によりデバイスが劣化すると推測する。ウェハ裏面の絶縁膜形成がデバイスの劣化を抑制する理由として、ウェハ裏面の絶縁膜がウェハ表面や内部に生じる電位差を緩和するため、プラズマの不均一性の影響を受け難くなっていると推測する。
【００１１】
現時点では、製品歩留向上に直結しないが、今後デバイスの微細加工が進むにつれデバイスの信頼性向上に効果があると見込まれる。その理由は、（１）ゲート絶縁膜の実効膜厚が小さくなることにより、プラズマ印加時のゲートにかかる電界強度が大きくなる、（２）ＬＳＩの高集積化により、ゲート１個の面積に対するデバイス最上層の配線層面積比が大きくなれば（＝アンテナ比が大きくなれば）、ゲートにかかる電界強度が大きくなる、ためである。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１３】
［実施の形態１］
実施形態１は、プラズマエッチング装置およびアッシング処理装置によるデバイスヘのダメージ抑制に関するものである。絶縁保護膜を形成する工程は、ダメージを抑制したいエッチング工程前であれば、どのタイミングでも構わないが、ここでは、ゲート電極をプラズマエッチング装置でパタンを形成する場合を例に説明する。
【００１４】
図１において、１は半導体膜（ポリシリコン）または金属膜（タングステンなど）であり、２はゲート酸化膜であり、３は素子分離絶縁膜であり、４はシリコンウェハである。図１（ａ）は、ゲート酸化膜２上にゲート電極となる半導体膜または金属膜１が形成された状態である。従来技術においては、この状態からフォトリソグラフィー工程を経て、プラズマエッチングおよびアッシング処理を行い、ゲート電極パタンを形成するが、本実施形態では、絶縁保護膜形成工程を加え、図１（ｂ）に示すように例えばバッチ式絶縁膜形成装置でウェハ表裏全面に絶縁膜５、６を形成する、または、図１（ｂ’）に示すように例えば枚葉式絶縁膜形成装置でウェハ裏面全面に絶縁膜６を形成する。ウェハ裏面の絶縁膜６が本実施形態の絶縁保護膜である。
【００１５】
ウェハ表裏に絶縁膜５、６を形成した場合は、図１（ｃ）に示すように、フォトレジスト７を形成し、プラズマエッチング装置により絶縁膜５をプラズマエッチングし、図１（ｄ）に示すように、アッシング処理装置により、フォトレジスト７をアッシング処理して除去する。さらに図１（ｅ）に示すように、絶縁膜５をマスクとして半導体膜または金属膜１をプラズマエッチングして、図１（ｆ）に示すようにゲート電極８を形成する。
【００１６】
ウェハ裏面のみに絶縁膜６を形成した場合は、図１（ｃ’）に示すように、フォトレジスト７を形成し、プラズマエッチング装置により半導体膜または金属膜１をプラズマエッチングし、図１（ｄ’）に示すように、アッシング処理装置により、フォトレジスト７をアッシング処理して除去し、図１（ｆ）に示すようにゲート電極８を形成する。
【００１７】
プラズマエッチング工程およびアッシング処理工程において、ウェハがプラズマに曝されると、シリコンウェハ中、もしくはシリコンウェハ表面上に過大な電位差が生じ、この電位差がデバイス特性の劣化や破壊を来すことがある。しかし、本実施形態においては、図１（ｃ）（ｄ）、または、図１（ｃ’）のプラズマエッチング工程およびアッシング処理工程において、ウェハ裏面に絶縁保護膜６が形成されているので、ウェハ中もしくはウェハ表面上の電位差を緩和する為、デバイスへの電気的ダメージを抑制することができる。
【００１８】
なお、プラズマエッチング装置およびアッシング処理装置によるダメージを抑制できる効果のある加工工程は、ゲート電極加工工程のほか、コンタクトホール形成工程、メタル配線加工工程などがある。
【００１９】
［実施形態２］
実施形態２は、プラズマを用いる薄膜形成装置によるデバイスへのダメージ抑制の例に関する。絶縁保護膜を形成する工程は、ダメージを抑制したい成膜工程前であれば、どのタイミングでも構わないが、ここでは、ゲート電極パタン形成後のパッシベーション膜をプラズマＣＶＤ法によるシリコン酸化膜の形成を例に説明する。
【００２０】
図２（ａ）は、シリコンウェハ上にゲート電極８を形成した状態である。９はＬＤＤスペーサ（絶縁膜）である。その他は図１と同様であるため説明を省略する。従来技術においては、この状態でプラズマＣＶＤ法によるシリコン酸化膜の形成を行うが、本実施形態では、絶縁保護膜形成工程を加え、図２（ｂ）に示すように例えばバッチ式絶縁膜形成装置でウェハ裏表全面に絶縁膜５、６を形成する、または、図２（ｂ’）に示すように、例えば枚葉式絶縁膜形成装置でウェハ裏面全面に絶縁膜６を形成する。ウェハ裏面の絶縁膜６が本実施形態の絶縁保護膜である。その後、図２（ｃ）、または、図２（ｃ’）に示すようにプラズマＣＶＤ法による絶縁膜（例えばプラズマＴＥＯＳ膜）１０を形成する。
【００２１】
実施形態２においても、実施形態１と同様に、ウェハ裏面に絶縁保護膜６が形成されているので、デバイスへの電気的ダメージを抑制することができる。
【００２２】
［実施形態３］
プラズマを用いる薄膜形成装置によるダメージを抑制できる効果のある加工工程は、パッシベーション膜形成工程のほか、配線層間絶縁膜形成工程、メタル配線形成工程などがある。
【００２３】
図３（ａ）は、図２（ｃ）の絶縁膜１０を平坦化して絶縁膜１０’とした後、プラズマを用いるプロセス装置により、コンタクトプラグ用のコンタクトホールを形成し、その中にコンタクトプラグ１１を形成し、さらに第１メタル配線層１２を形成したものである。
【００２４】
図３（ｂ）に示すように高密度プラズマＣＶＤによるシリコン酸化膜１３を形成し、さらに、図３（ｃ）に示すようにプラズマＣＶＤにより絶縁膜（たとえばプラズマＴＥＯＳ膜）１４を形成し、その後ＣＭＰ（化学的機械研磨）により絶縁膜１４の上部１５を取り除き、平坦化された絶縁膜１４’を得る。このシリコン酸化膜１３と絶縁膜１４’が配線層間絶縁膜であり、この後の工程で、絶縁膜１４’上に第２配線層が形成される。
【００２５】
これらのプラズマ処理においても、ウェハの裏面全面が絶縁保護膜６によって保護されているので、デバイスへの電気的ダメージを抑制することができる。
【００２６】
［絶縁保護膜形成装置］
以下、本発明の絶縁保護膜を形成するために好適な装置について説明する。
【００２７】
（１）バッチ式薄膜形成装置の例
図４に示す炉体型薄膜形成装置はバッチ式薄膜形成装置の一例である。シリコンウェハ４０をプロセスチューブ（材質：石英、ＳｉＣなど）４１内に配置する。一度に配置できるウェハ枚数は最大１５０枚程度である。プロセスチューブ４１には、絶縁膜形成に必要な、反応ガスをプロセスチューブに導入するためのガス導入管４２、およびプロセスチューブ内を減圧するためのガス排気管４３が接続されている（ガス排気管４３の先には真空ポンプが接続されている）。通常、プロセスチューブ内は、成膜中は、約０．０１〜１０Ｔｏｒｒ程度である。プロセスチューブ４１外側にはウェハを均一に加熱するためのヒータ４４および均熱管４５が設置されている。成膜中のウェハ温度は約５００〜１２００℃である。
【００２８】
（２）枚葉式薄膜形成装置の例
（２−１）平行平板型プラズマＣＶＤ装置
図５に示す平行平板型プラズマＣＶＤ装置は枚葉式薄膜形成装置の第１の例である。プロセスチャンバ５０内に、上部電極５１と下部電極（ウェハステージ）５２が平行に設置されており、高周波電源５３から上部電極５１に高周波電力（例えば、１３．５６ＭＨｚ）を印加することにより、上部電極５１と下部電極５２の間に放電が起こり、プラズマが発生する。この時の上部電極５１と下部電極５２の距離は約５〜１０ｍｍ、プラズマ発生時のプロセスチャンバ５０内の圧力は、０．１〜１０Ｔｏｒｒ程度である。成膜に必要なガスは、ガス導入管５４から導入され、上部電極５１の表面に加工された穴から放出する。下部電極５２には、ウェハ５５を加熱するためにヒータが内蔵されている。ただし、下部電極にヒータが内蔵されず、下部電極下面から、ハロゲンランプによりウェハを間接的に加熱する場合も有る。
【００２９】
（２−２）ＥＣＲプラズマＣＶＤ装置
図６に示すＥＣＲプラズマＣＶＤ装置は枚葉式薄膜形成装置の第２の例である。この装置は、後述するＴＥＧによるゲート破壊評価に使用したものである。プラズマ発生をＥＣＲ（電子サイクロトロン共鳴）により行い、高密度なプラズマを発生する。マイクロ波６０は発生器６１により生成され、導波管６２を通ってチャンバ上部の石英窓より導入される。磁界を発生するマグネット６３は、プロセスチャンバ６４の側面を囲むように設置されている。マイクロ波６０の周波数は２．４５ＧＨｚ、最高出力３０００Ｗ、ソレノイドコイルの磁束密度は８７．５ｍＴである。
【００３０】
ガス導入管６５からは、例えば、モノシラン、酸素、アルゴンを導入する。ガス排気管６６の先には真空ポンプ（例えば、分子ターボポンプ）が接続されており、成膜中のプロセスチャンバ内圧力は、約１〜１０ｍＴｏｒｒである。
【００３１】
ウェハステージ６７には高周波電源（例えば、１３．５６ＭＨｚ）６８が接続されており、高周波をウェハステージを介してウェハ６９に印加する。これにより、ウェハ表面は負の電位となり、プラズマ中でイオン化されたアルゴンガスが、ウェハ表面に引き付けられウェハ表面に形成されているシリコン酸化膜をスパッタリングする。このため、シリコン酸化膜形成と、アルゴンイオンによるスパッタリングを同時に行い、例えば、微細な配線溝へのシリコン酸化膜成膜を可能とする。
【００３２】
（２−３）ＩＣＰプラズマＣＶＤ装置
図７に示すＩＣＰプラズマＣＶＤ装置は枚葉式薄膜形成装置の第３の例である。構造は、図６のＥＣＲプラズマＣＶＤ装置と同等であるが、高密度プラズマ発生源としてＩＣＰ（高周波誘導結合プラズマ）を用いる。このプラズマ発生のためには、プロセスチャンバ外壁７０の上部に設置されたインダクションコイル７１に高周波電源（例えば、４００ｋＨｚ）７２から高周波電力を印可する。
【００３３】
（２−４）ＳＯＧ塗布装置
図８に示すＳＯＧ塗布装置は枚葉式薄膜形成装置の第４の例である。ウェハ８０をスピンチャック８１に固定し、薄膜材料導入管８２から液状の薄膜材料（例えば、珪酸化ガラス溶液）を導入し、薄膜材料塗出部８３からウェハ表面に滴下する。モータ８４を回転させ、薄膜材料をウェハ表面に均一に拡散させる。拡散後、ウェハを加熱し、薄膜材料を固化する。
【００３４】
（２−５）熱ＣＶＤ装置
図９に示す熱ＣＶＤ装置は枚葉式薄膜形成装置の第５の例である。チャンバ９０内に、ガス導入管９１より反応ガスを導入し、ヒータ９２によりウェハステージ９３上のウェハ９４を加熱し、成膜する。成膜時のチャンバ内圧力は約０．１〜８００Ｔｏｒｒである。
【００３５】
［評価実施例］
本発明の効果を評価するために、ゲート電極パタン形成後のシリコンウェハ裏面に、絶縁膜（プラズマＴＥＯＳ膜）を１．２μｍ形成し、その後デバイス上にプラズマＣＶＤ絶縁膜（高密度プラズマＣＶＤによるシリコン酸化膜）を形成して評価実験を行った。ゲート酸化膜厚は４ｎｍであり、アンテナ比は２００００である。
【００３６】
図１０（ａ）はウェハ裏面に絶縁保護膜を形成しない場合のゲートの電流電圧特性であり、図１０（ｂ）はウェハ裏面に絶縁保護膜（プラズマＴＥＯＳ膜）を１．２μｍ形成した場合の電流電圧特性である。
【００３７】
図１０（ａ）から明らかなように、裏面に絶縁保護膜を形成しない場合は、全数ゲート破壊に至る（歩留０％）が、図１０（ｂ）から明らかなように、裏面に絶縁保護膜を形成した場合はゲート破壊はまったく起きていない（歩留１００％）。
【００３８】
ここで、評価に使用したデバイスは、ゲート酸化膜の劣化性評価用に特化したＴＥＧ（テストエレメントグループ、特性評価用素子）を用いた。このＴＥＧの断面模式図を図１１に示す。１１０は電源装置および電流電圧計であり、１１１はゲート電極であり、１１２は素子分離絶縁膜であり、１１３はシリコンウェハであり、１１４はゲート酸化膜である。このＴＥＧは６インチＳｉウェハ面内に６９個搭載している。ゲート電極（ＰドープしたポリＳｉ膜）とウェハ裏面間に印可する電圧を走査すれば、電流値の変化からゲート耐圧を測定することができる。ゲート酸化膜がプラズマによるダメージを被った場合は、ゲート酸化膜が劣化しゲート破壊に至る（電流１×１０−８Ａのときの電界強度が８ＭＶ／ｃｍ以下を“破壊”と定義）。
【００３９】
また、歩留は面内６９チップに対する“破壊”されないチップ数の割合を算出した。ゲート電極面積はゲート酸化膜面積の２００００倍である（ゲート電極面積のゲート酸化膜面積に対する比をアンテナ比とする）。測定器の探針がゲート電極に電気的に接触するように、成膜したプラズマＣＶＤ絶縁膜（シリコン酸化膜）をフッ酸によるウェットエッチで除去後測定した。
【００４０】
プラズマＴＥＯＳ（テトラエキシシラン）膜は、図５の平行平板型プラズマＣＶＤ装置にて、ウェハ表面（ＭＯＳデバイスを形成する面）をウェハステージ側に向けて配置し、ウェハ裏面（ＭＯＳデバイスを形成する面の反対側の面）にプラズマＴＥＯＳ膜が形成されるようにした。デバイス上に成膜した高密度プラズマＣＶＤによるシリコン酸化膜は、図６のＥＣＲプラズマＣＶＤ装置にて形成した。
【００４１】
［変形例］
今後、ウェハの大口径化が進むに連れ、従来、バッチ式薄膜形成装置を使用してきた工程も、枚葉式薄膜形成装置に置き換わっていく。バッチ式装置では１度の成膜でウェハ表裏全面に膜を形成できたが、枚葉式装置では、ウェハ片面しか膜を形成できない。また、従来通りバッチ式薄膜形成装置を使用した場合でも、製造プロセス中の洗浄工程にて、フッ酸（ＨＦ）などシリコン酸化膜を除去する薬品を使用するため、ウェハ裏面のシリコン酸化膜は除去されやすい。本発明を実施するには、ウェハ裏面に絶縁膜を形成するプロセスおよび装置が必要になると考える。ウェハ裏面に絶縁膜を形成するには、既存の薄膜形成装置が利用可能である。ただし、枚葉式装置でウェハ裏面に絶縁膜を形成するには、ウェハ表面をウェハステージ側に向ける必要が有るため、ウェハ表面への異物付着、キズの発生が懸念される。これを回避するためには、枚葉装置でウェハ裏面に絶縁膜成膜後、ウェハの洗浄を行い、ウェハ表面に付着した異物を除去することが必要となる。
【００４２】
［適用製品の例］
最も効果のある製品としては、配線間の絶縁膜埋め込み能力が要求される、ロジック系製品全般、特に０．２５μｍ以降のプロセスである。
【００４３】
また、現在、ＭＯＳデバイスゲート間の隙間の埋め込み絶縁膜形成には、埋め込み能力の小さいプラズマＴＥＯＳ（テトラエトキシシラン）膜等が用いられているが、今後、高密度プラズマ絶縁膜の適用が見込まれる。この絶縁膜形成箇所は、ゲートに近いため、プラズマによるゲートヘのダメージ低減が必須となる。従って、将来的に全製品に適用可能である。
【００４４】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００４５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００４６】
本発明によれば、ウェハがプラズマに曝されるときに生じる可能性のあるデバイスの劣化（例えば、ゲート絶縁膜の劣化や破壊、スレッショルド電圧の劣化など）を抑制することができる。
【図面の簡単な説明】
【図１】プラズマエッチング装置およびアッシング処理装置によるデバイスへのダメージ抑制の実施形態を示す図である。
【図２】プラズマを用いる薄膜形成装置によるデバイスへのダメージ抑制の実施形態を示す図である。
【図３】配線間絶縁膜形成工程、メタル配線形成工程に関する実施形態を示す図である。
【図４】バッチ式薄膜形成装置の例を示す図である。
【図５】枚葉式薄膜形成装置の第１の例（平行平板型プラズマＣＶＤ装置）を示す図である。
【図６】枚葉式薄膜形成装置の第２の例（ＥＣＲプラズマＣＶＤ装置）を示す図である。
【図７】枚葉式薄膜形成装置の第３の例（ＩＣＰプラズマＣＶＤ装置）を示す図である。
【図８】枚葉式薄膜形成装置の第４の例（ＳＯＧ塗布装置）を示す図である。
【図９】枚葉式薄膜形成装置の第５の例（熱ＣＶＤ装置）を示す図である。
【図１０】（ａ）は従来技術（絶縁保護膜なし）のゲートの電流電圧特性を示す図であり、（ｂ）は本発明の評価実施例（絶縁保護膜あり）のゲートの電流電圧特性を示す図である。
【図１１】評価実施例のＴＥＧの断面模式図である。
【符号の説明】
１…半導体膜（ポリシリコン）または金属膜（タングステンなど）、２…ゲート酸化膜、３…素子分離絶縁膜、４…シリコンウェハ、５…ウェハ表面に形成された絶縁膜、６…ウェハ裏面に形成された絶縁保護膜、７…フォトレジスト、８…ゲート電極、９…ＬＤＤスペーサ（絶縁膜）、１０…絶縁膜（例えばプラズマＴＥＯＳ膜）、１１…コンタクトプラグ、１２…第１配線、１３…絶縁膜（例えば高密度プラズマＣＶＤによるシリコン酸化膜）、１４…ＣＭＰ（化学的機械研磨）による絶縁膜、４０…シリコンウェハ、４１…プロセスチューブ（材質：石英、ＳｉＣなど）、４２…ガス導入管、４３…ガス排気管、４４…ヒータ、４５…均熱管、５０…プロセスチャンバ、５１…上部電極、５２…下部電極（ウェハステージ）、５３…高周波電源、５４…ガス導入管、５５…ウェハ、６０…マイクロ波、６１…マイクロ波発生器、６２…導波管、６３…マグネット、６４…プロセスチャンバ、６５…ガス導入管、６６…ガス排気管、６７…ウェハステージ、６８…高周波電源（例えば、１３．５６ＭＨｚ）、６９…ウェハ、７０…プロセスチャンバ外壁、７１…インダクションコイル、７２…高周波電源（例えば、４００ｋＨｚ）、８０…ウェハ、８１…スピンチャック、８２…薄膜材料導入管、８３…薄膜材料塗出部、８４…モータ、９０…チャンバ、９１…ガス導入管、９２…ヒータ、９３…ウェハステージ、９４…ウェハ、１１０…電源装置および電流電圧計、１１１…ゲート電極、１１２…素子分離絶縁膜、１１３…シリコンウェハ、１１４…ゲート酸化膜。
【図１】
2004039825.tif 000003
【図２】
2004039825.tif 000004
【図３】
2004039825.tif 000005
【図４】
2004039825.tif 000006
【図５】
2004039825.tif 000007
【図６】
2004039825.tif 000008
【図７】
2004039825.tif 000009
【図８】
2004039825.tif 000010
【図９】
2004039825.tif 000011
【図１０】
2004039825.tif 000012
【図１１】
2004039825.tif 000013