(57)【要約】【課題】電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供する。【解決手段】ドライブ回路の電流ドライブ回路Ｐｊは、画素Ａｉｊの駆動制御可能期間外に１つの定電流源Ｉｃｏｎから出力される定電流を用いて、電流出力用ＴＦＴＱ９およびコンデンサＣ２に電気光学素子ＥＬ１の駆動電流が流れる状態を生成してこれを保持する。ドライブ回路はこの動作を各画素に対して行う。そして、電流ドライブ回路Ｐｊは、ゲート配線Ｇｉの電位状態によって駆動制御可能期間となった画素Ａｉｊに対して、保持した回路状態で駆動電流を生成し、ソース配線Ｓｊを介して伝達することにより、画素Ａｉｊを駆動制御する。駆動電流が伝達された画素Ａｉｊでは、この駆動電流が電気光学素子ＥＬ１に流れて表示を行う。【選択図】  図１７
2004177926.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線と第２の配線とが交差する各領域に設けられた、電流駆動型の電気光学素子を有する画素と、
上記第２の配線の電位状態によって上記画素が駆動制御可能となる駆動制御可能期間に上記第１の配線を介して上記画素を駆動制御するドライブ回路とを備えた表示装置において、
１つの定電流源を備え、
上記ドライブ回路は、上記電気光学素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第１の配線を介して上記画素に伝達することにより上記画素を駆動制御し、各上記画素に対して上記駆動制御可能期間外に上記定電流源から出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成することを特徴とする表示装置。
【請求項２】
上記電気光学素子に上記駆動電流が流れる電流駆動期間は、一定期間内に設けられた複数の期間の選択的な組み合わせにより長さが決定されることを特徴とする請求項１に記載の表示装置。
【請求項３】
上記画素は、
上記電気光学素子の電流駆動時に上記駆動電流を生成して上記電気光学素子に流す第１のアクティブ素子と、
上記駆動制御可能期間に上記ドライブ回路から伝達された上記駆動電流を上記電流駆動時に上記第１のアクティブ素子に生成させるために上記第１のアクティブ素子に印加する電圧条件を保持する第１のコンデンサと、
上記駆動制御可能期間に、導通状態となることにより上記ドライブ回路から上記第１のアクティブ素子に上記駆動電流を伝達させて上記第１のアクティブ素子に上記電圧条件を生成させ、上記電圧条件の生成後に遮断状態となることにより上記電圧条件を上記第１のコンデンサに保持させる第２のアクティブ素子と、
導通状態となることにより上記画素を上記第１の配線に接続して上記駆動制御可能期間を開始させ、上記第１のコンデンサによる上記電圧条件を上記第１のコンデンサに保持させる第１のスイッチング素子とを備えていることを特徴とする請求項１または２に記載の表示装置。
【請求項４】
上記第１のアクティブ素子による上記電圧条件の生成に必要な電位を、上記第１のスイッチング素子を介さずに、導通状態にある上記第２のアクティブ素子を介して上記第１のアクティブ素子に伝達するように設けられた第３の配線を備えており、
上記第１のスイッチング素子は、導通状態となることによって、上記第１の配線を上記第１のアクティブ素子の電流出力端子に接続することを特徴とする請求項３に記載の表示装置。
【請求項５】
上記第１のスイッチング素子の導通状態および遮断状態を決める電位を上記第１のスイッチング素子に伝達する第４の配線を備えていることを特徴とする請求項３または４に記載の表示装置。
【請求項６】
上記第１のアクティブ素子から上記電気光学素子へ上記駆動電流が流れる経路の導通および遮断を行う第２のスイッチング素子を備えていることを特徴とする請求項３ないし５のいずれかに記載の表示装置。
【請求項７】
第１の配線と第２の配線とが交差する各領域に設けられた、電流駆動型の電気光学素子を有する画素を、上記第２の配線の電位状態によって上記画素が駆動制御可能となる駆動制御可能期間に上記第１の配線を介して駆動制御するドライブ回路であって、上記電気光学素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第１の配線を介して上記画素に伝達することにより上記画素を駆動制御するドライブ回路を備えた表示装置であり、
上記ドライブ回路は、各上記画素に対して上記駆動制御可能期間外に１つの定電流源から出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成することを特徴とする表示装置。
【請求項８】
第１の配線と第２の配線とが交差する各領域に電気光学素子を有する表示装置であって、
上記電気光学素子と第１のアクティブ素子とを直列に配置し、
上記第１のアクティブ素子の制御端子に第１のコンデンサを接続し、
上記第１の配線と上記第１のコンデンサとの間に第２のアクティブ素子を配置し、
上記第１のアクティブ素子の電流出力端子と上記第１の配線との間に第１のスイッチング素子を配置し、
上記第１のスイッチング素子の制御端子に第４の配線を接続したことを特徴とする表示装置。
【請求項９】
第１の配線と第２の配線とが交差する各領域に電気光学素子を有する表示装置であって、
上記第１の配線と並行して第３の配線を配置し、
上記電気光学素子と第１のアクティブ素子とを直列に配置し、
上記第１のアクティブ素子の制御端子に第１のコンデンサを接続し、
上記第３の配線と上記第１のコンデンサとの間に第２のアクティブ素子を配置し、
上記第１のアクティブ素子の電流出力端子と上記第１の配線との間に第１のスイッチング素子を配置したことを特徴とする表示装置。
【請求項１０】
上記電気光学素子と上記第１のアクティブ素子との間に第２のスイッチング素子を配置したことを特徴とする請求項８または９に記載の表示装置。
【請求項１１】
上記第２のスイッチング素子の制御端子に第４の配線を接続したことを特徴とする請求項１０に記載の表示装置。
【請求項１２】
上記第３の配線に接続される第２のコンデンサと、
上記第３の配線と第１の電位配線との間に配置された第３のスイッチング素子と、
上記第２のコンデンサの他方端子と上記第１の配線との間に配置された第４のスイッチング素子と、
上記第２のコンデンサの他方端子と第２の電位配線との間に配置された第５のスイッチング素子とを備えたことを特徴とする請求項９ないし１１のいずれかに記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機ＥＬ（Electro Luminescence）ディスプレイやＦＥＤ（Field Emission Display）等の電流駆動素子を用いた表示装置に関するものである。
【０００２】
【従来の技術】
近年、有機ＥＬディスプレイやＦＥＤディスプレイの研究開発が活発に行われている。特に有機ＥＬディスプレイは、低電圧・低消費電力で発光可能なディスプレイとして、携帯電話やＰＤＡ（Personal Digital Assistants）などの携帯機器用として注目されている。
【０００３】
この有機ＥＬディスプレイは単純マトリックス型から商品化が始まったが、将来アクティブマトリックス型が主流になると考えられている。この有機ＥＬ用アクティブ素子は、アモルファスシリコンＴＦＴでも実現可能であるが、ドライブ回路も同時に形成できて、より小型のＴＦＴで有機ＥＬを駆動できる（ＴＦＴの移動度が高い）、単結晶シリコンＴＦＴやポリシリコンＴＦＴやＣＧ(Continuous Grain）シリコンＴＦＴが有力視されている。特に、直視型ディスプレイ用としてガラス基板上に形成できる低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴが好まれている。
【０００４】
この低温ポリシリコンやＣＧシリコンを用いたアクティブマトリックス型有機ＥＬの画素回路は、非特許文献１等で参照されているように、基本的に図２３に示すように２つのＴＦＴ素子Ｑａ・ＱｂとコンデンサＣａと有機ＥＬ素子ＥＬａとから構成される。
【０００５】
即ち、電源配線Ｖｒｅｆと電源端子Ｖｃｏｍとの間で駆動用ＴＦＴ素子Ｑｂが有機ＥＬ素子ＥＬａと直列に配置され、その駆動用ＴＦＴ素子Ｑｂのゲート端子とソース端子との間にコンデンサＣａが接続され、ソース端子は電源配線Ｖｒｅｆに接続されている。また、選択用ＴＦＴ素子Ｑａのゲートはゲート配線Ｇｉに接続されており、ソース・ドレインはソース配線Ｓｊと駆動用ＴＦＴ素子Ｑｂのゲート端子とを接続するように接続されている。選択用ＴＦＴ素子Ｑａを導通状態（ＯＮ状態）として、ソース配線ＳｊからコンデンサＣａへ電圧を入力することで、駆動用ＴＦＴ素子Ｑｂの導通抵抗を制御し、有機ＥＬ素子ＥＬａに流れる電流を制御し、画素の輝度を制御する構成である。また、その後、選択用ＴＦＴ素子Ｑａを非導通状態（ＯＦＦ状態）として、コンデンサＣａの電位を保持し、駆動用ＴＦＴ素子Ｑｂの導通状態を保持し、画素の輝度を維持する構成である。
【０００６】
この構成で中間調を表示する状態とする場合、同一の電圧をコンデンサＣａへ印加しても、駆動用ＴＦＴ素子Ｑｂの閾値特性・移動度がバラツけば、有機ＥＬ素子ＥＬａを流れる電流値がバラツキ、画素の輝度がバラツくという問題を抱える。
【０００７】
そこで、非特許文献２で示された画素回路構成を図２４に示す。図２４の回路構成では、駆動用ＴＦＴ素子Ｑｂと有機ＥＬ素子ＥＬａとの間にスイッチ用ＴＦＴ素子Ｑｃを配置し、駆動用ＴＦＴ素子Ｑｂとスイッチ用ＴＦＴ素子Ｑｃとの接続点と、ソース配線Ｓｊとの間に選択用ＴＦＴ素子Ｑａを接続し、スイッチ用ＴＦＴ素子ＱｃとコンデンサＣａの間にスイッチ用ＴＦＴ素子Ｑｄを配置している。スイッチ用ＴＦＴ素子Ｑｃ・Ｑｄのゲートはゲート配線Ｇｉに接続されている。
【０００８】
この構成では、スイッチ用ＴＦＴ素子ＱｃをＯＦＦ状態として、選択用ＴＦＴ素子Ｑａとスイッチ用ＴＦＴ素子ＱｄをＯＮ状態とすることで、電源配線Ｖｒｅｆよりソース配線Ｓｊへ電流が流れる。この電流量を図示しないソースドライブ回路の電流源で制御することで、駆動用ＴＦＴ素子Ｑｂのゲート電圧が、駆動用ＴＦＴ素子Ｑｂの閾値電圧・移動度に依らず、駆動用ＴＦＴ素子Ｑｂにそのソースドライブ回路で規定された電流量が流れるような電圧に設定される。そして、選択用ＴＦＴ素子Ｑａとスイッチ用ＴＦＴ素子ＱｄとをＯＦＦ状態として、スイッチ用ＴＦＴ素子ＱｃをＯＮ状態とすることで、コンデンサＣａにこの時の電位が保持され、駆動用ＴＦＴ素子Ｑｂから設定された電流量が有機ＥＬ素子ＥＬａへ流れるよう制御される。
【０００９】
また、非特許文献３や特許文献１で示された画素回路構成を図２５に示す。図２５の回路構成では、駆動用ＴＦＴ素子Ｑｂと電源配線Ｖｒｅｆとの間にスイッチ用ＴＦＴ素子Ｑｇが、駆動用ＴＦＴ素子Ｑｂとソース配線Ｓｊの間にスイッチ用ＴＦＴ素子Ｑｆが、有機ＥＬ素子ＥＬａとコンデンサＣａとの間に選択用ＴＦＴ素子Ｑｅが配置されている。スイッチ用ＴＦＴ素子Ｑｆ・Ｑｇおよび選択用ＴＦＴ素子Ｑｅの各ゲートはゲート配線Ｇｉに接続されている。
【００１０】
この構成では、スイッチ用ＴＦＴ素子ＱｇをＯＦＦ状態として、選択用ＴＦＴ素子Ｑｅとスイッチ用ＴＦＴ素子ＱｆとをＯＮ状態とすることで、ソース配線Ｓｊより有機ＥＬ素子ＥＬａへ電流が流れる。この電流量を図示しないソースドライブ回路の電流ドライブ回路Ｐｊで制御することで、駆動用ＴＦＴ素子Ｑｂのゲート端子電圧が、駆動用ＴＦＴ素子Ｑｂの閾値電圧・移動度に依らず、駆動用ＴＦＴ素子Ｑｂにそのソースドライブ回路で規定された電流量が流れるような電圧に設定される。そして、スイッチ用ＴＦＴ素子Ｑｆと選択用ＴＦＴ素子ＱｅとをＯＦＦ状態とし、スイッチ用ＴＦＴ素子ＱｇをＯＮ状態とすることで、コンデンサＣａにこの時の電位が保持され、駆動用ＴＦＴ素子Ｑｂから設定された電流量が有機ＥＬ素子ＥＬａに流れるよう制御される。
【００１１】
また、非特許文献４で示された画素回路構成を図２６に示す。図２６の回路構成では、電源配線Ｖｒｅｆと選択用ＴＦＴ素子Ｑａとの間に別の駆動用ＴＦＴ素子Ｑｉが、選択用ＴＦＴ素子ＱａとコンデンサＣａとの間にはスイッチ用ＴＦＴ素子Ｑｈが配置されている。選択用ＴＦＴ素子Ｑａのゲートはゲート配線ＧｉＡに、スイッチ用ＴＦＴ素子Ｑｈのゲートはゲート配線ＧｉＢにそれぞれ接続されている。この構成では、駆動用ＴＦＴ素子Ｑｂ・Ｑｉがゲート端子を共有するカレントミラー回路を構成し、駆動用ＴＦＴ素子Ｑｉが選択用ＴＦＴ素子Ｑａに接続されている。
【００１２】
そして、選択用ＴＦＴ素子Ｑａとスイッチ用ＴＦＴ素子ＱｈとをＯＮ状態とすることで、電源配線Ｖｒｅｆからソース配線Ｓｊへ電流を流す。この流れる電流量を図示しないソースドライブ回路の電流ドライブ回路Ｐｊで制御することで、駆動用ＴＦＴ素子Ｑｉのゲート端子電圧が、駆動用ＴＦＴ素子Ｑｉの閾値電圧・移動度に依らず、駆動用ＴＦＴ素子Ｑｉに所定の電流量が流れるような電圧に設定される。そして、スイッチ用ＴＦＴ素子Ｑｈと選択用ＴＦＴ素子ＱａとをＯＦＦ状態とすることで、コンデンサＣａにこの時の電位が保持され、、駆動用ＴＦＴ素子Ｑｂから設定された電流量が有機ＥＬ素子ＥＬａに流れるよう制御される。
【００１３】
なお、ＣＧシリコンＴＦＴの構成に関しては、非特許文献５等で発表されている。また、ＣＧシリコンＴＦＴプロセスに関しては、非特許文献６等で発表されている。また、有機ＥＬ素子の構成については、非特許文献７等で発表されている。
【００１４】
【特許文献１】
特表２００２−５１４３２０号公報
公表日  ２００２年５月１４日
【００１５】
【非特許文献１】
"Active Matrix Addressing of Polymer Light Emitting Diodes Using Low Temperature Poly Silicon TFTs"，ＡＭ−ＬＣＤ２０００ｐｐ２４９−２５２
【００１６】
【非特許文献２】
"Active Matrix PolyLED Displays"，ＩＤＷ'００ｐｐ２３５−２３８
【００１７】
【非特許文献３】
"Improved Polysilicon TFT Drivers for Light Emitting Polymer Displays"，ＩＤＷ'００ｐｐ２４３−２４６
【００１８】
【非特許文献４】
"13.0-inch AM-OLED Display with Top Emitting Structure and Adaptive Current Mode Programmed Pixel Circuit(TAC)"，ＳＩＤ'０１ｐｐ３８４−３８６
【００１９】
【非特許文献５】
SID'00 Digest pp.924-927の "4.0-in. TFT-OLED Displays and a Novel Digital Driving Method"半導体エネルギー研究所
【００２０】
【非特許文献６】
AM-LCD 2000 pp.25-28の "Continuous Grain Silicon Technology and Its Applications for Active Matrix Display"半導体エネルギー研究所
【００２１】
【非特許文献７】
AM-LCD '01 pp.211-214の "Polymer Light-Emitting Diodes for use in Flatpanel Display"
【００２２】
【発明が解決しようとする課題】
しかしながら、ソースドライブ回路をＴＦＴで形成する場合、ソース配線毎に電流源を設けると、その電流源を構成するＴＦＴ素子の閾値特性・移動度のバラツキにより、同じ電流を流すつもりでも、ソース配線毎に電流量がばらついてしまう。即ち、ソースドライブ回路を構成するＴＦＴ素子自体の特性がばらつくので、その出力電流・電圧がバラツキ、輝度ムラが目立つのである。
【００２３】
上記特許文献１や、非特許文献２ないし４では、ソース配線Ｓｊを駆動するためのソースドライブ回路の電流ドライブ回路Ｐｊをどのように構成するか明示されていない。
【００２４】
そこで、パネル毎に（またはＲＧＢ各色毎に）１つの電流ドライブ回路Ｐｊを設ける方法が考えられるが、このような構成を取ると、電流ドライブ回路Ｐｊに必要とされる出力電流の周波数が高くなり、現状のＴＦＴ特性では構成することが困難である。
【００２５】
そこで、ソースドライブ回路をＴＦＴで構成せず単結晶ＩＣで構成する方法が考えられるが、これではドライブ回路も同時に形成できるという、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴの特長が生かせなくなる。
【００２６】
本発明は上記課題を解決するためになされたものであり、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することを目的とする。
【００２７】
【課題を解決するための手段】
本発明の表示装置は、上記課題を解決するために、第１の配線と第２の配線とが交差する各領域に設けられた、電流駆動型の電気光学素子を有する画素と、上記第２の配線の電位状態によって上記画素が駆動制御可能となる駆動制御可能期間に上記第１の配線を介して上記画素を駆動制御するドライブ回路とを備えた表示装置において、１つの定電流源を備え、上記ドライブ回路は、上記電気光学素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第１の配線を介して上記画素に伝達することにより上記画素を駆動制御し、各上記画素に対して上記駆動制御可能期間外に上記定電流源から出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成することを特徴としている。
【００２８】
上記の発明によれば、ドライブ回路は、画素の駆動制御可能期間外に１つの定電流源から出力される定電流を用いて、ドライブ回路内部に電気光学素子の駆動電流が流れる回路状態を生成してこれを保持する。ドライブ回路はこの動作を各画素に対して行うが、ドライブ回路は各画素に共通の定電流源を用いるため、上記ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果、各画素に対して設定する駆動電流に正確に対応した回路状態を保持することになる。そして、ドライブ回路は、第２の配線の電位状態によって駆動制御可能期間となった画素に対して、保持した回路状態で駆動電流を生成し、第１の配線を介して伝達することにより、画素を駆動制御する。駆動電流が伝達された画素では、この駆動電流が電気光学素子に流れて表示を行う。
【００２９】
また、上記のドライブ回路では、パネル毎にまたはＲＧＢ各色毎に１つの電流ドライブ回路を設けて駆動制御時に画素ごとに電流を切り替えていくような構成とは異なって、上記駆動制御可能期間外に１つの定電流源を用いて第１の配線に対応するドライブ回路の駆動電流の設定を行い、そのドライブ回路を用いて画素の電流値を設定しているため、出力電流の周波数が高くなることはない。従って、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴなどのＴＦＴを用いて構成することができる。
【００３０】
この結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができる。
【００３１】
さらに本発明の表示装置は、上記課題を解決するために、上記電気光学素子に上記駆動電流が流れる電流駆動期間は、一定期間内に設けられた複数の期間の選択的な組み合わせにより長さが決定されることを特徴としている。
【００３２】
上記の発明によれば、一定期間内に設けられた複数の期間から選択的に組み合わせることにより電流駆動期間の長さを決定して電気光学素子を電流駆動するので、一定期間において、ドライブ回路から伝達される駆動電流値で定められる階調数よりも多階調で表示を行うことができる。
【００３３】
さらに本発明の表示装置は、上記課題を解決するために、上記画素は、上記電気光学素子の電流駆動時に上記駆動電流を生成して上記電気光学素子に流す第１のアクティブ素子と、上記駆動制御可能期間に上記ドライブ回路から伝達された上記駆動電流を上記電流駆動時に上記第１のアクティブ素子に生成させるために上記第１のアクティブ素子に印加する電圧条件を保持する第１のコンデンサと、上記駆動制御可能期間に、導通状態となることにより上記ドライブ回路から上記第１のアクティブ素子に上記駆動電流を伝達させて上記第１のアクティブ素子に上記電圧条件を生成させ、上記電圧条件の生成後に遮断状態となることにより上記電圧条件を上記第１のコンデンサに保持させる第２のアクティブ素子と、導通状態となることにより上記画素を上記第１の配線に接続して上記駆動制御可能期間を開始させ、上記第１のコンデンサによる上記電圧条件を上記第１のコンデンサに保持させる第１のスイッチング素子とを備えていることを特徴としている。
【００３４】
上記の発明によれば、第１のスイッチング素子が導通状態になると、第１のスイッチング素子は画素を第１の配線に接続し、駆動制御可能期間が開始する。この駆動制御可能期間に、第２のアクティブ素子が導通状態となることにより、ドライブ回路から第１のアクティブ素子に駆動電流が伝達され、電気光学素子の電流駆動時に電気光学素子に流す駆動電流を第１のアクティブ素子に生成させるために第１のアクティブ素子に印加する電圧条件が生成される。そして、第２のアクティブ素子が遮断状態となることにより、生成された電圧条件は第１のコンデンサに保持される。さらに、この後に第１のスイッチング素子が遮断状態となることにより、画素は第１の配線から遮断されて駆動制御可能期間が終了し、第１のコンデンサが保持した電圧条件で第１のアクティブ素子から電気光学素子に駆動電流が流れる電流駆動が可能になる。
【００３５】
以上により、ドライブ回路から伝達された駆動電流で電気光学素子を駆動することができる。
【００３６】
さらに本発明の表示装置は、上記課題を解決するために、上記第１のアクティブ素子による上記電圧条件の生成に必要な電位を、上記第１のスイッチング素子を介さずに、導通状態にある上記第２のアクティブ素子を介して上記第１のアクティブ素子に伝達するように設けられた第３の配線を備えており、上記第１のスイッチング素子は、導通状態となることによって、上記第１の配線を上記第１のアクティブ素子の電流出力端子に接続することを特徴としている。
【００３７】
上記の発明によれば、第２のアクティブ素子が導通状態にあるときには第３の配線から、第１のスイッチング素子を介さずに第２のアクティブ素子を介して、第１のアクティブ素子による電圧条件の生成に必要な電位が第１のアクティブ素子に伝達される。そして、第１のスイッチング素子が導通状態となることによって、第１の配線は第１のアクティブ素子の電流出力端子に接続される。従って、電気光学素子が閾値電圧を有するダイオード型の電気光学素子であってこれを暗輝度状態にしたいとき、第３の配線から第２のアクティブ素子を介して第１のアクティブ素子に第１のアクティブ素子が遮断状態となるような電位を伝達し、第１の配線から第１のスイッチング素子を介して第１のアクティブ素子の電流出力端子に、電気光学素子に印加される電圧が閾値電圧以下となるような電位を伝達することにより、電気光学素子を完全に暗状態とすることができる。
【００３８】
さらに本発明の表示装置は、上記課題を解決するために、上記第１のスイッチング素子の導通状態および遮断状態を決める電位を上記第１のスイッチング素子に伝達する第４の配線を備えていることを特徴としている。
【００３９】
上記の発明によれば、第２のアクティブ素子の導通状態および遮断状態を決める電位を第２のアクティブ素子に伝達するのに例えば第２の配線を用いるようにし、第４の配線が第１のスイッチング素子の導通状態および遮断状態を決める電位を第１のスイッチング素子に伝達する。従って、第１のコンデンサが電圧条件を保持するまでに、生成された電圧が電圧条件から第１のスイッチング素子のスイッチングによって変化してしまうという悪影響を回避し、第１のコンデンサが電圧条件を保持した後に第１のスイッチング素子を遮断状態とすることを確実に行うことができる。
【００４０】
また、上記電圧条件を第１のコンデンサに保持させた後、第１の配線とドライブ回路との間の接続を切り、第１のスイッチング素子を遮断状態とする。
【００４１】
その後、第１のアクティブ素子を遮断状態とする場合、第１の配線をＯＦＦ電位に接続する。また、第１のアクティブ素子を導通状態のままとする場合、第１の配線とドライブ回路との間をオープン状態のままとする。
その後、第２のアクティブ素子を遮断状態とする。
【００４２】
この場合、電気光学素子へ電流を流すことなく第１のアクティブ素子を遮断状態とすることができる。
【００４３】
また、第４の配線を備えていることによって、第２のアクティブ素子の状態とは独立に第１のスイッチング素子の導通状態と遮断状態とを切り替えることができるので、電気光学素子の電流駆動を行っている最中に第１のアクティブ素子を遮断状態とするような電位を第２のアクティブ素子に伝達することにより、電気光学素子の電流駆動期間の長さを制御することができる。
【００４４】
さらに本発明の表示装置は、上記課題を解決するために、上記第１のアクティブ素子から上記電気光学素子へ上記駆動電流が流れる経路の導通および遮断を行う第２のスイッチング素子を備えていることを特徴としている。
【００４５】
上記の発明によれば、第１のアクティブ素子から電気光学素子へ駆動電流が流れる経路を、第２のスイッチング素子によって導通および遮断することができるので、電気光学素子が閾値電圧を有するダイオード型の素子でなくても容易に電流駆動を行うことができる。
【００４６】
また、本発明の表示装置の表示装置は、上記課題を解決するために、第１の配線と第２の配線とが交差する各領域に設けられた、電流駆動型の電気光学素子を有する画素を、上記第２の配線の電位状態によって上記画素が駆動制御可能となる駆動制御可能期間に上記第１の配線を介して駆動制御するドライブ回路であって、上記電気光学素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第１の配線を介して上記画素に伝達することにより上記画素を駆動制御するドライブ回路を備えた表示装置であり、上記ドライブ回路は、各上記画素に対して上記駆動制御可能期間外に１つの定電流源から出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成することを特徴としている。
【００４７】
上記の発明によれば、上記ドライブ回路の駆動電流を１つの定電流源を用いて設定するので、上記ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果上記ドライブ回路の出力電流のバラツキを抑えられるので好ましい。
【００４８】
この結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができる。
【００４９】
また、本発明の表示装置は、上記課題を解決するために、第１の配線と第２の配線とが交差する各領域に電気光学素子を有する表示装置であって、上記電気光学素子と第１のアクティブ素子とを直列に配置し、上記第１のアクティブ素子の制御端子に第１のコンデンサを接続し、上記第１の配線と上記第１のコンデンサとの間に第２のアクティブ素子を配置し、上記第１のアクティブ素子の電流出力端子と上記第１の配線との間に第１のスイッチング素子を配置し、上記第１のスイッチング素子の制御端子に第４の配線を接続したことを特徴としている。
【００５０】
上記の発明によれば、第１のスイッチング素子と第２のアクティブ素子とを導通状態とし、第１のアクティブ素子から上記第１のスイッチング素子を通して第１の配線へ所定電流を流すことで上記第１のコンデンサへ保持する電位を生成できる。また、上記第２のアクティブ素子を非導通状態とすることで、上記電位を保持できる。
【００５１】
従って、電気光学素子の電流駆動用ドライブ回路に、１つの定電流源から出力される定電流を用いて上記所定電流を流すようなドライブ回路を用いれば、該ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができる。
【００５２】
また、本発明の表示装置は、上記課題を解決するために、第１の配線と第２の配線とが交差する各領域に電気光学素子を有する表示装置であって、上記第１の配線と並行して第３の配線を配置し、上記電気光学素子と第１のアクティブ素子とを直列に配置し、上記第１のアクティブ素子の制御端子に第１のコンデンサを接続し、上記第３の配線と上記第１のコンデンサとの間に第２のアクティブ素子を配置し、上記第１のアクティブ素子の電流出力端子と上記第１の配線との間に第１のスイッチング素子を配置したことを特徴としている。
【００５３】
上記の発明によれば、第１の配線と第３の配線とを繋ぎ、第１のスイッチング素子と第２のアクティブ素子とを導通状態とし、第１のアクティブ素子から上記第１のスイッチング素子を通して第１の配線へ所定電流を流すことで上記第１のコンデンサへ保持する電位を生成できる。
【００５４】
従って、電気光学素子の電流駆動用のドライブ回路に、１つの定電流源から出力される定電流を用いて上記所定電流を流すようなドライブ回路を用いれば、該ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができる。
【００５５】
また、第１の配線と第３の配線とを分離し、第１のスイッチング素子と第２のアクティブ素子とを導通状態とし、第３の配線に所定の電位を印加することで上記第１のアクティブ素子を非導通状態とできる。この結果、第１のアクティブ素子の非導通状態での電流値を充分小さくできるので好ましい。
【００５６】
また、上記表示装置は、特に、上記画素回路構成で、上記電気光学素子と第１のアクティブ素子との間に第２のスイッチング素子を配置した表示装置である。
【００５７】
上記構成によれば、電気光学素子の特性によらず、上記第１のアクティブ素子の出力電流を第１の配線へ導けるので、上記第１の配線と第３の配線との間を導通状態としたとき、第１のアクティブ素子が所望の電流を流すよう、その電流制御端子電位を設定できる。その結果、第１のアクティブ素子の出力電流のバラツキを抑えられて好ましい。
【００５８】
また、第１の配線と第３の配線との間を非導通状態とし、第３の配線へ所定の電圧を印加することで第１のアクティブ素子を非導通状態とできる。この結果、第１のアクティブ素子の非導通状態での電流値を充分小さくできるので好ましい。
【００５９】
また、上記表示装置は、特に、上記第２のスイッチング素子の制御端子に第４の配線を接続した表示装置である。
【００６０】
上記構成により、第４の配線の電位状態により、第１のアクティブ素子の導通および遮断とは独立に第２のスイッチング素子を導通および遮断することができるので、第１のアクティブ素子の制御端子電位を保持させたまま、電気光学素子の消光動作を行うことができる。
【００６１】
また、上記表示装置は、特に、上記第１のスイッチング素子と第２のアクティブ素子との導通状態を制御する配線を異ならせた表示装置である。
【００６２】
上記構成により、上記第２のアクティブ素子と第１のスイッチング素子を独立に制御できるので、上記第２のアクティブ素子を非導通状態とした後、上記第１のスイッチング素子を非導通状態とできる。その結果、上記第１のアクティブ素子が所定電流を流している状態でその電位を上記第１のコンデンサへ保持でき、その出力電流値のバラツキを抑制できるので好ましい。
【００６３】
また、上記表示装置用にドライバ回路の出力端には、第３の配線に第２のコンデンサを接続し、第３の配線と第１の電位配線との間に第３のスイッチング素子を配置し、上記第２のコンデンサと第１の配線との間に第４のスイッチング素子を配置し、上記第２のコンデンサと第２の電位配線との間に第５のスイッチング素子を配置した構成を用いることが好ましい。
【００６４】
上記構成によれば、第２のコンデンサへ電荷を貯めることで、第１の配線と第３の配線との間に電位差を発生できる。その結果、上記第１のアクティブ素子へ所望の電流を流すときの第３配線の電位を適切に設定できる。その結果、上記第１のアクティブ素子の出力電流のバラツキを抑えられるので好ましい。
【００６５】
【発明の実施の形態】
以下、種々の実施の形態を挙げて本発明の詳細な説明を行う。
【００６６】
本発明に用いられる各スイッチング素子は低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴなどで構成できるが、以下の実施の形態ではＣＧシリコンＴＦＴを用いることとする。
【００６７】
なお、このＣＧシリコンＴＦＴの構成に関しては、非特許文献５等で発表されているので、ここではその詳細な説明は省略する。
【００６８】
また、ＣＧシリコンＴＦＴプロセスに関しては、非特許文献６等で発表されているので、ここではその詳細な説明は省略する。
【００６９】
また、以下の実施の形態で用いる電気光学素子である有機ＥＬ素子の構成についても、非特許文献７等で発表されているので、ここではその詳細な説明は省略する。
【００７０】
〔実施の形態１〕
本発明の一実施の形態について、図１ないし図４に基づいて説明すれば以下の通りである。
【００７１】
本実施の形態では特に本発明の表示装置が備えるドライブ回路の構成及び駆動方法、画素構成について説明する。
【００７２】
図１に、本実施の形態の表示装置の一部を示す。これは該表示装置のドライブ回路の一部と画素の一部とを、それぞれの基本構成として示した図である。
【００７３】
図１ではｍ×ｎのマトリックス状に配置された画素Ａｉｊのうち２つの画素のみ描かれている。しかし、実際の表示装置はこの画素Ａｉｊが縦にｍ個、横にｎ個配置されている。また、カラー表示装置では、１つの画素が３つのドットから構成され、各々のドットに電気光学素子とその画素回路が配置されるが、図１では説明を簡単にするために、１つの画素が１つのドットから構成された単色表示装置を示す。
【００７４】
図１の画素Ａｉｊの回路構成は、全実施の形態で述べる画素構成のうちの第１の画素回路構成である。各画素Ａｉｊはソース配線（第１の配線）Ｓｊとゲート配線（第２の配線）Ｇｉとが交差する領域に設けられ、それぞれ電気光学素子ＥＬ１、ｎ型のスイッチ用ＴＦＴ（第１のスイッチング素子）Ｑ１、ｎ型の選択用ＴＦＴ（第２のアクティブ素子）Ｑ３、ｐ型の電流出力用ＴＦＴ（第１のアクティブ素子）Ｑ４、およびコンデンサ（第１のコンデンサ）Ｃ１とを備えている。
【００７５】
電気光学素子ＥＬ１はダイオード型の電流駆動型電気光学素子であり、陰極は電源端子Ｖｃｏｍに接続されている。電流出力用ＴＦＴＱ４は、電源配線Ｖｒｅｆと電源端子Ｖｃｏｍとの間に電気光学素子ＥＬ１と直列に接続されており、コンデンサＣ１はそのゲート電圧を保持するように電流出力用ＴＦＴＱ４に接続されている。そのコンデンサＣ１の電圧は選択用ＴＦＴＱ３により設定される。選択用ＴＦＴＱ３はゲート端子がゲート配線（第２の配線）Ｇｉに接続され、ソース端子・ドレイン端子は電流出力用ＴＦＴＱ４のゲート端子と、電流出力用ＴＦＴＱ４と電気光学素子ＥＬ１との接続点とをつなぐように接続されている。選択用ＴＦＴＱ３の導通状態および遮断状態はゲート配線Ｇｉの電位状態で決定される。
【００７６】
電気光学素子ＥＬ１は陽極側で電流出力用ＴＦＴＱ４と直列に接続され、スイッチ用ＴＦＴＱ１はそのソース端子・ドレイン端子が上記接続点とソース配線Ｓｊとを接続するように配置されている。そして、スイッチ用ＴＦＴＱ１のゲート端子は制御線Ｗｉに接続されている。スイッチ用ＴＦＴＱ１の導通状態および遮断状態は制御線Ｗｉの電位状態で決定される。
【００７７】
画素Ａｉｊは、制御線Ｗｉの電位状態がハイになってスイッチ用ＴＦＴＱ１が導通状態となることにより、電流ドライブ回路Ｐｊによるソース配線Ｓｊを介した駆動制御が可能な駆動制御可能期間となる。また、制御線Ｗｉの電位状態がローになってスイッチ用ＴＦＴＱ１が遮断状態となることにより、電流ドライブ回路Ｐｊによるソース配線Ｓｊを介した駆動制御が不可能な駆動制御可能期間外となる。
【００７８】
次に、ドライブ回路の一部である図１の電流ドライブ回路Ｐｊの構成について説明する。電流ドライブ回路Ｐｊは、電気光学素子ＥＬ１を電流駆動するための駆動電流を生成して画素Ａｉｊの駆動制御可能期間にソース配線Ｓｊを介して画素Ａｉｊに伝達することにより画素Ａｉｊを駆動制御する。
【００７９】
電流ドライブ回路Ｐｊは電流源回路Ｂｊを備えている。電流源回路Ｂｊは、ｎ型のＴＦＴＱ６・Ｑ７・Ｑ８、ｎ型の電流設定用ＴＦＴＱ９、およびコンデンサＣ２を備えている。電流出力用ＴＦＴＱ９は、ＴＦＴＱ６を介してソース配線Ｓｊに接続されているとともに、ＴＦＴＱ７を介して外部の定電流源Ｉｃｏｎに接続されている。ＴＦＴＱ６のゲート端子は制御配線Ｄｊに接続され、制御配線Ｄｊの電位によってＴＦＴＱ６の導通状態および遮断状態が決定される。電流設定用ＴＦＴＱ９のソース端子はＧＮＤに接続されている。ＴＦＴＱ７のゲート端子は制御配線Ｌｊに接続され、制御配線Ｌｊの電位によってＴＦＴＱ７の導通状態および遮断状態が決定される。
【００８０】
また、コンデンサＣ２は電流設定用ＴＦＴＱ９のゲート端子とソース端子との間に接続されており、その端子間電圧が電流設定用ＴＦＴＱ９のゲート電圧となる。ＴＦＴＱ８は電流設定用ＴＦＴＱ９のゲート端子を定電流源Ｉｃｏｎに接続するか否かを決めるスイッチ用素子である。ＴＦＴＱ８のゲート端子は制御配線Ｒｊに接続され、制御配線Ｒｊの電位によってＴＦＴＱ８の導通状態および遮断状態が決定される。
【００８１】
また、電流ドライブ回路Ｐｊはソース配線Ｓｊを電源配線ＶＨに接続するか否かを決めるｐ型のＴＦＴＱ５を備えている。ＴＦＴＱ５のゲート端子は制御配線Ｄｊに接続されている。
【００８２】
上記の構成の電流ドライブ回路Ｐｊと同一の構成のドライブ回路が、ソース配線ごとに電流ドライブ回路Ｐｊ＋１、Ｐｊ＋２、…と備えられている。ただし、定電流源Ｉｃｏｎは、各ドライブ回路に共通に１つだけ設けられている。
【００８３】
図１のドライブ回路を構成する電流ドライブ回路Ｐｊは、１つの電流源回路Ｂｊから１つの電流ドライブ回路Ｐｊが構成されているので、その出力電流は（外部定電流源Ｉｃｏｎにより設定された電流値を取るか、ＯＦＦ電位ＶＨを取るかの）２つの状態を持つ。
【００８４】
そして、この電流ドライブ回路ＰｊはこのＯＮ状態の電流値でバラツキが最小となるよう電流設定用ＴＦＴＱ９のゲート幅や長さを設定すればいいので、その出力電流値のバラツキは少なくできる。
【００８５】
この電流ドライブ回路Ｐｊの出力電流レベルが２値レベルを取るとき、多階調レベルを得るための駆動方法を図２に示す。
【００８６】
即ち、図２では、１つのフレーム期間を３つのフィールド期間に分け、各々のフィールド期間の長さを１：２：４の比に設定する。そして各々のフールド期間の最初に各画素Ａｉｊの電流出力用ＴＦＴＱ４の設定動作を行う。その結果、１フレーム期間の間に、各画素Ａｉｊの電気光学素子ＥＬ１を流れる電流は３回変化可能であり、各々の表示期間の比率が１：２：４となるので、８つの異なる電荷総量が与えられ、８階調表示が可能となる。ＤｊおよびＧ１〜Ｇ８の欄の１、２、３はそれぞれ、１ビット目、２ビット目、および３ビット目のデータに対応して駆動されることを示している。
【００８７】
そして、図２に示すように、第３フィールドの表示状態を設定した後、各電流ドライブ回路Ｐｊの電流値を順番に再設定する。その結果、次のフレームにおいても各電流ドライブ回路Ｐｊから等しい電流値が出力できるようになる。なお、この図２のタイミングチャートは、表示装置の画素数ｍ×ｎは８×１６の場合に相当する。
【００８８】
図２において１）Ｄｊ，Ｌｊ，Ｒｊの欄に『１』〜『１６』の数字が入っているのは、この各電流ドライブ回路Ｐｊの電流設定動作を行うことを示しており、その時のタイミングチャートを図３に示す。
【００８９】
この電流設定モードでは、最初に電流ドライブ回路Ｐｊからソース配線Ｓｊへ電流が流れ出ないよう、制御配線Ｄｊをロー電位として、電流出力用ＴＦＴでもある電流設定用ＴＦＴＱ９とソース配線Ｓｊとを繋ぐｎ型ＴＦＴＱ６をＯＦＦ状態とする。そして、この電流ドライブ回路Ｐｊの電流設定用ＴＦＴＱ９（兼電流出力用ＴＦＴ）のみに定電流源Ｉｃｏｎから電流が流れるよう、この電流ドライブ回路Ｐｊに対応する制御配線Ｌｊ，Ｒｊのみをハイ状態とし、他の電流ドライブ回路Ｐｋ（ｊ≠ｋ）に対応する制御配線Ｌｋ，Ｒｋをロー状態とする。
【００９０】
このとき、電流ドライブ回路Ｐｊの電流設定用ＴＦＴＱ９（兼電流出力用ＴＦＴ）のソース端子と定電流源Ｉｃｏｎを結ぶｎ型ＴＦＴＱ７がＯＮ状態となり、コンデンサＣ２と定電流源Ｉｃｏｎとを結ぶｎ型ＴＦＴＱ８もＯＮ状態となり、電流設定用ＴＦＴＱ９（兼電流出力用ＴＦＴ）へ定電流源Ｉｃｏｎから定電流が流れ、その電流値によりコンデンサＣ２の電圧が設定される。
【００９１】
その後、制御配線Ｒｊをロー状態とすることでｎ型ＴＦＴＱ８を非導通状態として、コンデンサＣ２の電圧を保持し、制御配線Ｌｊをロー状態とすることで電流ドライブ回路Ｐｊの電流設定を終了し、次の電流ドライブ回路Ｐｊ＋１の電流設定を行う。その結果、電流ドライブ回路Ｐｊの電流出力用ＴＦＴＱ９（兼電流設定用ＴＦＴ）の出力は、その電流出力用ＴＦＴＱ９の特性バラツキに依らず、定電流源Ｉｃｏｎにより設定された電流値が流れるよう設定される。
【００９２】
このようにして、電流ドライブ回路Ｐｊは、画素Ａｉｊに対して駆動制御可能期間外に定電流源Ｉｃｏｎから出力される定電流を用いて、ドライブ回路Ｐｊ内部に電気光学素子ＥＬ１の駆動電流が流れる回路状態を生成して保持し、駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成する。そして、画素Ａｉｊは、電気光学素子ＥＬ１に駆動電流が流れる電流駆動期間の長さに対応して表示状態が決定される。電気光学素子ＥＬ１に駆動電流が流れる電流駆動期間は、一定期間内に設けられた３つの期間の選択的な組み合わせにより長さが決定される。
【００９３】
図２で１）Ｄｊ，Ｌｊ，Ｒｊの欄に『１』が示されているタイミングが図３の時間０〜Ｔａに相当し、電流ドライブ回路Ｐ１に対して上記設定動作を行う時間である。図２で１）Ｄｊ，Ｌｊ，Ｒｊの欄に『２』が示されているタイミングが図３の時間Ｔａ〜２Ｔａに相当し、電流ドライブ回路Ｐ２に対して上記設定動作を行う時間である。なお、１）Ｄｊ，Ｌｊ，Ｒｊの欄がブランクのときは、どの電流ドライブ回路Ｐｊに対しても、上記設定動作を行わない。
【００９４】
また、図２において３）Ｇｉ，Ｗｉの欄に『１』〜『８』の数字が入っているのが、この電流ドライブ回路Ｐｊを用いて各画素Ａｉｊの電流を設定する動作であり、その時のタイミングチャートを図４に示す。
【００９５】
この画素選択動作では、各選択期間の最初にデータ信号Ｄｊを用いて、ソース配線Ｓｊを上記電流出力用ＴＦＴＱ９に繋ぐか（図４の１）２）では『Ｈ』状態で示す）、ＯＦＦ電位ＶＨに繋ぐか（図４の１）２）では『Ｌ』状態で示す）を設定する。次に制御線Ｗｉをハイ状態とし、各画素Ａｉｊのスイッチ用ＴＦＴＱ１をＯＮ状態とし、電流出力用ＴＦＴＱ４からソース配線Ｓｊへ電流が流れるよう設定する。また、ゲート配線Ｇｉをハイ状態とし、選択用ＴＦＴＱ３をＯＮ状態とし、電流出力用ＴＦＴＱ４のゲート端子とソース配線Ｓｊとを導通させる。
【００９６】
このとき、データ信号Ｄｊがロー状態であれば、ソース配線ＳｊはＯＦＦ電位ＶＨに繋がるので、電流出力用ＴＦＴＱ４のゲート端子の電位は、電流出力用ＴＦＴＱ４がＯＦＦ状態となるよう設定される。そして、この後、ゲート配線Ｇｉがロー状態となり、選択用ＴＦＴＱ３がＯＦＦ状態となり、電流出力用ＴＦＴＱ４のゲート電位として、このＯＦＦ電位ＶＨが保持される。
【００９７】
その後、制御線Ｗｉがロー状態となって、各画素Ａｉｊのスイッチ用ＴＦＴＱ１がＯＦＦ状態となり、電流出力用ＴＦＴＱ４から電気光学素子ＥＬ１へ電流が流れることができるよう設定される。しかしこの場合、電流出力用ＴＦＴＱ４のゲート電位がＯＦＦ電位なので、電気光学素子ＥＬ１に電流が流れない状態が保持される。
【００９８】
また、データ信号Ｄｊがハイ状態であれば、ソース配線Ｓｊは電流源回路Ｂｊに繋がるので、電流出力用ＴＦＴＱ４からソース配線Ｓｊを通して、電流源回路Ｂｊへ電流が流れる。このとき、ソース配線Ｓｊ電位は、電流出力用ＴＦＴＱ４（兼電流設定用ＴＦＴ）の電流値が、電流源回路Ｂｊの電流値と一致する条件で安定化する。その後、ゲート配線Ｇｉがロー状態となって、選択用ＴＦＴＱ３がＯＦＦ状態となれば、電流出力用ＴＦＴＱ４のゲート端子に付けられたコンデンサＣ１に、この電圧が保持される。
【００９９】
その後、制御線Ｗｉがロー状態となって、電流出力用ＴＦＴＱ４から電気光学素子ＥＬ１へ電流が流れることができるよう設定される。そして、電流源回路Ｂｊにより設定された電流値が電流出力用ＴＦＴＱ４から電気光学素子ＥＬ１へ流れる。
【０１００】
このように、電流出力用ＴＦＴＱ４は、電気光学素子ＥＬ１の電流駆動時に駆動電流を生成して電気光学素子ＥＬ１に流す。コンデンサＣ１は、駆動制御可能期間にドライブ回路Ｐｊから伝達された駆動電流を電気光学素子ＥＬ１の電流駆動時に電流出力用ＴＦＴＱ４に生成させるために電流出力用ＴＦＴＱ４に印加する電圧条件を保持する。選択用ＴＦＴＱ３は、駆動制御可能期間に、導通状態となることによりドライブ回路Ｐｊから電流出力用ＴＦＴＱ４に駆動電流を伝達させて電流出力用ＴＦＴＱ４に上記電圧条件を生成させ、上記電圧条件の生成後に遮断状態となることにより上記電圧条件をコンデンサＣ１に保持させる。スイッチ用ＴＦＴＱ１は、導通状態となることにより画素Ａｉｊをソース配線Ｓｊに接続して駆動制御可能期間を開始させ、コンデンサＣ１による上記電圧条件の保持後に遮断状態となることにより画素Ａｉｊをソース配線Ｓｊから遮断して駆動制御可能期間を終了させて電気光学素子ＥＬ１の電流駆動を可能にする。
【０１０１】
なお、上記例では、ドライブ回路Ｐｊから電流出力用ＴＦＴＱ４に駆動電流を伝達しているのはスイッチ用ＴＦＴＱ１および選択用ＴＦＴＱ３がともに導通している期間であり、選択用ＴＦＴＱ３がゲート配線Ｇｉの電位状態によって導通する期間を画素Ａｉｊの駆動制御可能期間と見なすこともできる。
【０１０２】
なお、電流源回路Ｂｊにより設定された電流値が電流出力用ＴＦＴＱ４から電気光学素子ＥＬ１へ流れるとき、電流出力用ＴＦＴＱ４の出力端子電位は、電気光学素子ＥＬ１を流れる電流と、電流出力用ＴＦＴＱ４を流れる電流とが等しくなるよう上昇する。
【０１０３】
この制御線Ｗｉがハイ状態からロー状態になるとき、電流出力用ＴＦＴＱ４からソース配線Ｓｊへ流れる電流量は減少していく。しかし、電流ドライブ回路Ｐｊがソース配線Ｓｊから流れ出る電流量は一定値を保とうとするので、ソース配線Ｓｊの電位は低下していく。一方、電流出力用ＴＦＴＱ４の出力端子電位は上昇する。もし、この制御線Ｗｉの変化タイミングと前記ゲート配線Ｇｉの変化タイミングとが同時であっても、スイッチ用ＴＦＴＱ１と選択用ＴＦＴＱ３との閾値特性バラツキが小さく、スイッチ用ＴＦＴＱ１と選択用ＴＦＴＱ３とが同時にＯＦＦになれば問題ない。
【０１０４】
しかし、スイッチ用ＴＦＴＱ１と選択用ＴＦＴＱ３との閾値特性バラツキ条件によっては、スイッチ用ＴＦＴＱ１がＯＦＦになってから選択用ＴＦＴＱ３がＯＦＦとなり、電流出力用ＴＦＴＱ４からコンデンサＣ１へ電荷が流れてから、コンデンサＣ１の電位が電流出力用ＴＦＴＱ４のドレイン端子から切り離される可能性がある。
【０１０５】
この場合、制御線Ｗｉがロー状態となったあとに電流出力用ＴＦＴＱ４から電気光学素子ＥＬ１へ流れる電流値は、電流源回路Ｂｊにより設定された電流値と一致しない。そこで、本実施の形態で用いる画素回路構成としては、このスイッチ用ＴＦＴＱ１と選択用ＴＦＴＱ３とが独立に制御できる構成が望ましい。
【０１０６】
なお、図２の３）Ｇｉ，Ｗｉの欄に『１』が示されているタイミングが図４の時間０〜Ｔｂに相当し、画素Ａ１ｊに対して上記選択動作を行う時間である。図２の３）Ｇｉ，Ｗｉの欄に『２』が示されているタイミングが図４の時間Ｔｂ〜２Ｔｂに相当し、画素Ａ２ｊに対して上記選択動作を行う時間である。なお、３）Ｇｉ，Ｗｉの欄がブランクのときは、どの画素Ａｉｊに対しても上記選択動作を行わない。
【０１０７】
このような時間分割階調表示を行う場合も、電気光学素子が電流値に比例した輝度を与えるものであれば、電気光学素子を駆動する画素回路の出力は、電圧出力型より電流出力型の方が好ましい。
【０１０８】
これは、図１の画素回路Ａｉｊの電流出力用ＴＦＴＱ４のゲート端子へ同一の電圧を印加しても、周囲温度や電気光学素子の特性バラツキにより、電気光学素子を流れる電流値が変化してしまうからである。一方、電流出力用ＴＦＴＱ４へ一定電流を流すよう電流出力用ＴＦＴＱ４のゲート端子電圧を設定すれば、流れる電流値は所期の電流値なので上記問題は起こらない。
【０１０９】
特に、電気光学素子に短絡が起きたとき、電圧出力型では画面全体に渡る電源電圧の低下が起こり、表示品位を著しく損なう。しかし、上記電流出力型では所定の電流値しか流れないので、このように極端な表示品位の低下は現れないので好ましい。
【０１１０】
本実施の形態によれば、電流ドライブ回路Ｐｊでは、パネル毎にまたはＲＧＢ各色毎に１つの電流ドライブ回路を設けて駆動制御時に画素ごとに電流を切り替えていくような構成とは異なって、上記駆動制御可能期間外に１つの定電流源Ｉｃｏｎを用いてソース配線に対応するドライブ回路の駆動電流の設定を行い、そのドライブ回路を用いて画素の電流値を設定しているため、出力電流の周波数が高くなることはない。従って、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴなどのＴＦＴを用いて構成することができる。また、上記ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。
【０１１１】
この結果、電気光学素子ＥＬ１の電流駆動用の電流ドライブ回路Ｐｊを、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴで構成することを可能としながら各ソース配線Ｓｊ間で電流値がばらつくのを防止することができる。
【０１１２】
また、一定期間内に設けられた複数の期間から選択的に組み合わせることにより電流駆動期間の長さを決定して電気光学素子を電流駆動するので、一定期間において、ドライブ回路から伝達される駆動電流値で定められる階調数よりも多階調で表示を行うことができる。
【０１１３】
また、ゲート配線Ｇｉは、選択用ＴＦＴＱ３の導通状態および遮断状態を決める電位を選択用ＴＦＴＱ３に伝達する。また、制御配線Ｗｉはスイッチ用ＴＦＴＱ１の導通状態および遮断状態を決める電位をスイッチ用ＴＦＴＱ１に伝達する。従って、コンデンサＣ１が電圧条件を保持するまでに、生成された電圧が電圧条件からスイッチ用ＴＦＴＱ１のスイッチングによって変化してしまうという悪影響を回避し、コンデンサＣ１が電圧条件を保持した後にスイッチ用ＴＦＴＱ１を遮断状態とすることを確実に行うことができる。
【０１１４】
また、スイッチ用ＴＦＴＱ１の状態とは独立に選択用ＴＦＴＱ３の導通状態と遮断状態とを切り替えることができるので、電気光学素子ＥＬ１の電流駆動を行っている最中に選択用ＴＦＴＱ３を導通状態とし、電流出力用ＴＦＴＱ４を遮断状態とできるので、電気光学素子ＥＬ１の電流駆動期間の長さを制御することができる。
【０１１５】
また、電流ドライブ回路Ｐｊは、ソース配線Ｓｊとゲート配線Ｇｉが交差する領域に、電気光学素子ＥＬ１と電流出力用ＴＦＴＱ４とコンデンサＣ１とを配置した表示装置の、ソース配線Ｓｊに繋がるドライブ回路であって、電流ドライブ回路Ｐｊを構成する電流源回路Ｂｊが電流設定モードを持ち、前記電流設定モードにおいて電流源回路Ｂｊへ外部から一定電流を与えることで、その電流源回路Ｂｊの出力電流を設定し、その設定された電流値に基づき電流源回路Ｂｊから電流を出力し、上記電流を出力しないときに一定電圧（電位ＶＨ）を出力するドライブ回路構成である。
【０１１６】
特に、上記電流設定モードにおいて外部から与えられた電流に従い電流源回路ＢｊのコンデンサＣ２の電位が設定され、そのコンデンサＣ２の電位により電流源回路Ｂｊの出力電流値が設定されるドライブ回路構成である。
【０１１７】
上記電流源回路Ｂｊでは、電流設定モードにおいて電流設定用ＴＦＴの閾値特性・移動度と電流設定用ＴＦＴＱ９を流れる電流値によりコンデンサＣ２の電位が決定される。また、コンデンサＣ２の電位と電流出力用ＴＦＴＱ９の閾値特性・移動度により電流出力用ＴＦＴの出力電流が決まる。
【０１１８】
そこで、上記電流設定用ＴＦＴＱ９と電流出力用ＴＦＴとを同一のＴＦＴとするか、特性の近似したＴＦＴとすることで、上記電流出力用ＴＦＴＱ９の閾値特性・移動度の影響がキャンセルされ、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴなどのＴＦＴ特性バラツキの多い素子を使っても、均一な電流値を得ることができる。
【０１１９】
この電流源回路Ｂｊは、上記外部から与えられた電流値に対し１対１対応した出力電流を出力するか、全く電流を出力しないかの２値状態を取る。そこで、上記電流源回路Ｂｊを複数用いて１つの電流ドライブ回路Ｐｊを構成し、それら電流源回路Ｂｊの電流出力用ＴＦＴの電流出力の有無を独立に制御すれば、複数レベルの出力電流を得ることができる。また、全く電流を出力しないときには、一定電圧ＶＨを出力するようにする。
【０１２０】
ソース配線Ｓｊとゲート配線Ｇｉとが交差する領域に配置した、電気光学素子ＥＬ１を流れる電流値を、上記電流ドライブ回路Ｐｊを用いて設定することにより、本発明の課題が解決できる。
【０１２１】
また、電気光学素子ＥＬ１を流れる電流がないときには、一定電圧（ＯＦＦ電圧）をソース配線Ｓｊへ出力し、電気光学素子ＥＬ１へ電流が流れない状態を取らせることができる。
【０１２２】
このようなドライブ回路の電流ドライブ回路Ｐｊを構成する電流源回路Ｂｊは、ゲート端子にコンデンサＣ２を配置した電流出力用ＴＦＴＱ９と、コンデンサＣ２と定電流源Ｉｃｏｎとの間を繋ぐスイッチ用ＴＦＴＱ８と、電流出力用ＴＦＴＱ９の出力端子と定電流源Ｉｃｏｎとの間を繋ぐスイッチ用ＴＦＴＱ７と、電流出力用ＴＦＴＱ９の出力端子とソース配線Ｓｊとの間を繋ぐ選択用ＴＦＴＱ６とから構成することができる。
【０１２３】
上記回路構成では、電流設定モードにおいて、選択された電流源回路Ｂｊのスイッチ用ＴＦＴＱ７とＱ８とのみをＯＮ状態（導通状態）として、その電流源回路Ｂｊの選択用ＴＦＴＱ６をＯＦＦ状態（非導通状態）とし、定電流源Ｉｃｏｎから電流出力用ＴＦＴＱ９とコンデンサＣ２へ一定電流を流すことができる。
【０１２４】
この状態でスイッチ用ＴＦＴＱ８をＯＦＦ状態とすることで、コンデンサＣ２の電位は、電流出力用ＴＦＴＱ９が定電流源Ｉｃｏｎにより設定された電流を流すよう設定される。その後、スイッチ用ＴＦＴＱ８をＯＦＦ状態とし、この電流源回路Ｂｊの電流設定モードを終了し、次の電流源回路Ｂｊ＋１の電流設定モードに入る。
【０１２５】
上記回路構成により、前記電流出力用ＴＦＴＱ９の閾値特性や移動度がバラツイていても、定電流源Ｉｃｏｎにより定められた電流が、電流源回路Ｂｊより出力されるので好ましい。
【０１２６】
また、上記電流源回路Ｂｊを複数個組み合わせて上記電流源回路Ｐｊを構成することで、１つの電流源回路Ｐｊより複数の電流レベルを出力できるので好ましい。
【０１２７】
また、本実施の形態では、上記の通り、電流ドライブ回路Ｐｊの出力電流レベルは複数レベルを取ることが可能であるが、より多くの階調レベルを得る為の駆動方法は、画素Ａｉｊが画素電流回路Ｑｉｊと電気光学素子Ｌｉｊとから構成され、その画素電流回路Ｑｉｊが電流設定モードを持ち、この電流設定モードにおいて前記ドライブ回路の電流ドライブ回路Ｐｊから画素電流回路Ｑｉｊへ電流値を与えることで、その画素電流回路Ｑｉｊの電流値を設定し、その画素電流設定動作を１フレーム期間に複数回行うことで、その画素Ａｉｊに対応する前記電気光学素子Ｌｉｊの階調表示状態を制御する駆動方法である。
【０１２８】
上記駆動方法により、１フレーム期間に複数回、上記画素電流回路Ｑｉｊの出力電流値を切り替えることができるので、上記電気光学素子Ｌｉｊに対し電流ドライブ回路Ｐｊの出力電流値で定められる階調数より、より多くの階調表示を行わせることができる。
【０１２９】
また、本実施の形態の表示装置における画素電流回路Ｑｉｊの好ましい第１の構成は、ソース配線Ｓｊとゲート配線Ｇｉとが交差する領域に、電気光学素子ＥＬ１と電流出力用ＴＦＴＱ４とコンデンサＣ１とを配置し、電流出力用ＴＦＴＱ４のゲート端子にコンデンサＣ１を配置し、電気光学素子ＥＬ１と直列に電流出力用ＴＦＴＱ４を配置し、電流出力用ＴＦＴＱ４の出力電流を、電気光学素子ＥＬ１へ導くかソース配線Ｓｊへ導くかを切り替える為のスイッチ用ＴＦＴＱ１を配置し、ソース配線Ｓｊの電位を、電流出力用ＴＦＴＱ４のゲート端子へ導くか否かを切り替える選択用ＴＦＴＱ３を配置した構成である。
【０１３０】
上記構成においては、電気光学素子ＥＬ１はダイオード型の非対称電流特性を持つことが好ましい。
【０１３１】
上記画素回路構成では、スイッチ用ＴＦＴＱ１をＯＮ状態とし、ソース配線Ｓｊへ電気光学素子ＥＬ１の閾値電圧以下となる電圧を印加することで、電流出力用ＴＦＴＱ４の出力電圧を電気光学素子ＥＬ１の閾値電圧以下とし、電気光学素子ＥＬ１をＯＦＦ状態とし、電源配線Ｖｒｅｆより電流出力用ＴＦＴＱ４を通して、ソース配線Ｓｊへ電流を流すことができる。
【０１３２】
そのとき、選択用ＴＦＴＱ３を導通状態とすることで、電流出力用ＴＦＴＱ４のゲート電圧を上記電流値が流れるゲート電圧Ｖｌｏｗに設定できる。
【０１３３】
但し、上記電圧Ｖｌｏｗが電気光学素子ＥＬ１の閾値電圧より大きければ、ソース配線Ｓｊから電気光学素子ＥＬ１に電流が流れるので、暗輝度が浮いたり、低輝度レベルの階調直線性が狂う等の問題がおこる。しかし、その暗輝度の浮きは差ほど目立たないので表示可能である。
【０１３４】
また、本実施の形態の表示装置では、ゲート配線Ｇｉと並行して制御線Ｗｉが配置され、スイッチ用ＴＦＴＱ１のゲート端子と、選択用ＴＦＴＱ３のゲート端子とのうち、一方が制御線Ｗｉに接続され、他方がゲート配線Ｇｉに接続された構成が好ましい。
【０１３５】
上記回路構成では、電流出力用ＴＦＴＱ４からソース配線Ｓｊへ一定電流が流れている状態で、スイッチ用ＴＦＴＱ１がＯＮ状態からＯＦＦ状態へ切り替わるときに、ソース配線Ｓｊへ供給される電流が変化するので、ソース配線Ｓｊの電位が変化する。また、電流出力用ＴＦＴＱ４の出力端子電位も変化する。
【０１３６】
そこで、スイッチ用ＴＦＴＱ１をＯＮ状態とし、電流出力用ＴＦＴＱ４の出力電流をソース配線へ導いている間に、選択用ＴＦＴＱ３をＯＦＦ状態とし、上記電位変動が起こる前にコンデンサＣ１の電位を確定させ、その後、スイッチ用ＴＦＴＱ１をＯＦＦ状態とし、電流出力用ＴＦＴＱ４の電流値を安定化させることが好ましい。
【０１３７】
また、上記回路構成では、選択用ＴＦＴＱ３をＯＮ状態とすることで、コンデンサＣ１の電位をＯＦＦ電位として、電流出力用ＴＦＴＱ４の出力電流を止めることが可能である。このことにより、各データの表示時間の長さを制御できて好ましい。
【０１３８】
〔実施の形態２〕
本発明の他の実施の形態について、図５および図６に基づいて説明すれば以下の通りである。なお、前記実施の形態１で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【０１３９】
上記実施の形態１では、ドライブ回路を構成する電流ドライブ回路Ｐｊから２値電流値を出力する場合の例を示したが、本実施の形態では電流ドライブ回路Ｐｊから多値電流を出力する場合の例を示す。
【０１４０】
図５に示すのが、本実施の形態の表示装置における電流ドライブ回路Ｐｊの構成の応用例である。
【０１４１】
図５では、１つのソース配線Ｓｊに対するドライブ回路を構成する電流ドライブ回路Ｐｊが、３つの電流源回路Ｂｊ１〜Ｂｊ３から構成されている。各々の電流源回路Ｂｊは、外部定電流源Ｉｃｏｎにより設定された電流値を出力するか否かの２つの出力状態を持つ。電流源回路Ｂｊ１〜Ｂｊ３のそれぞれは、実施の形態１で述べた電流源回路Ｂｊ（図１）と同一構成である。
【０１４２】
この電流源回路Ｂｊ１〜Ｂｊ３の電流設定動作は、実施の形態１の電流ドライブ回路Ｐｊの電流設定動作と同様である。
【０１４３】
即ち、最初に電流源回路Ｂｊ１からソース配線Ｓｊへ電流が流れないよう、制御線Ｄｊ１をロー状態として、電流出力用ＴＦＴＱ９（兼電流設定用ＴＦＴ）とソース配線Ｓｊとを繋ぐｎ型ＴＦＴＱ６をＯＦＦ状態とする。
【０１４４】
そして、定電流源Ｉｃｏｎからこの電流源回路Ｂｊ１に対応する電流設定用ＴＦＴＱ９（兼電流出力用ＴＦＴ）のみに電流が流れるよう、この電流源回路Ｂｊ１に対応する制御配線Ｌｊ１，Ｒｊ１のみをハイ状態とし、他の電流ドライブ回路Ｐｋ（ｊ≠ｋ）に対応する電流源回路Ｂｋ及び、この電流ドライブ回路Ｐｊの他の電流源回路Ｂｊ２〜Ｂｊ３に対応する制御配線Ｌｊ１，Ｒｊ１をロー状態とする。
【０１４５】
このとき、電流源回路Ｂｊ１の電流設定用ＴＦＴＱ９（兼電流出力用ＴＦＴ）のソース端子と定電流源Ｉｃｏｎとを結ぶｎ型ＴＦＴＱ７がＯＮ状態となり、コンデンサＣ２と定電流源Ｉｃｏｎとを結ぶｎ型ＴＦＴＱ８もＯＮ状態となり、電流設定用ＴＦＴＱ９（兼電流出力用ＴＦＴ）へ定電流源Ｉｃｏｎから定電流が流れ、その電流値によりコンデンサＣ２の電圧が設定される。
【０１４６】
その後、制御配線Ｒｊ１をロー状態とすることでｎ型ＴＦＴＱ８を非導通状態として、コンデンサＣ２の電圧を保持し、制御配線Ｌｊ１をロー状態とすることで電流源回路Ｂｊ１の電流設定を終了し、次の電流源回路Ｂｊ２の電流設定を行う。その結果、制御配線Ｄｊ１がハイ状態となったとき、電流出力用ＴＦＴＱ９（兼電流設定用ＴＦＴ）の引き込み電流は、その電流出力用ＴＦＴＱ９の特性バラツキに依らず、定電流源Ｉｃｏｎにより設定された電流値が流れるよう設定される。
【０１４７】
なお、電流源回路Ｂｊ２と電流源回路Ｂｊ３との電流設定動作も上記電流源回路Ｂｊ１と同様なので、ここではその説明は省略する。
【０１４８】
この結果、電流ドライブ回路Ｐｊのデータ信号Ｄｊ１〜Ｄｊ３を（ロー、ロー、ロー）に設定すれば、ソース配線ＳｊがＯＦＦ電位ＶＨと導通し、電流ドライブ回路Ｐｊよりソース配線ＳｊへＯＦＦ電位ＶＨが出力される。データ信号Ｄｊ１〜Ｄｊ３を（ハイ、ロー、ロー）に設定すれば、電流源回路Ｂｊ１のみがソース配線Ｓｊと導通するので、ソース配線Ｓｊより電流ドライブ回路Ｐｊへ設定された電流Ｉａが引き込まれる。データ信号Ｄｊ１〜Ｄｊ３を（ハイ、ハイ、ロー）に設定すれば、電流源回路Ｂｊ１とＢｊ２とがソース配線Ｓｊと導通するので、ソース配線Ｓｊより電流ドライブ回路Ｐｊへ設定された電流Ｉａの２倍が引き込まれる。データ信号Ｄｊ１〜Ｄｊ３を（ハイ、ハイ、ハイ）に設定すれば、電流源回路Ｂｊ１〜Ｂｊ３がソース配線Ｓｊと導通するので、ソース配線Ｓｊより電流ドライブ回路Ｐｊへ設定された電流Ｉａの３倍が引き込まれる。
【０１４９】
このようにして、本実施の形態のドライブ回路構成を用いて多値電流出力が実現できる。
【０１５０】
次に、図６に本実施の形態の表示装置におけるドライブ回路構成を用いて多値電流を出力する別の例を示す。
【０１５１】
図６のドライブ回路構成では、各電流ドライブ回路Ｐｊを複数の電流源回路Ｂｊｘ（ｘ＝１、２、…）によって構成し、各電流源回路Ｂｊｘに異なる電流値を設定する。
【０１５２】
その異なる電流値を与える為に、電流配線Ｉｃ１，Ｉｃ２へ異なる電流値を設定する。電流配線Ｉｃ１の電流値は定電流源Ｉｃｏｎの定電流から電流源回路ＰＢ１が生成し、電流配線Ｉｃ２の電流値は定電流源Ｉｃｏｎの定電流から電流源回路ＰＢ２・ＰＢ３が生成する。
【０１５３】
電流源回路ＰＢ１はｐ型ＴＦＴＱ１７・Ｑ１９、ｎ型ＴＦＴＱ１８・Ｑ２０、およびコンデンサＣ３を備えている。電流源回路ＰＢ２・ＰＢ３も同一構成である。電流源回路ＰＢ１〜ＰＢ３の出力電流設定動作は上記図５の電流源回路Ｂｊ１〜Ｂｊ３の電流設定動作と同様である。
【０１５４】
即ち、最初の電流源回路ＰＢ１の電流設定動作において、電流源回路ＰＢ１から電流配線Ｉｃ１へ電流が流れないよう、制御線ＰＬ１をハイ状態として、電流出力用ＴＦＴＱ１７（兼電流設定用ＴＦＴ）と電流配線Ｉｃ１とを繋ぐｐ型ＴＦＴＱ１９をＯＦＦ状態とする。このとき、電流源回路ＰＢ１と定電流源Ｉｃｏｎとを繋ぐｎ型ＴＦＴＱ２０がＯＮ状態となるので、更に、電流出力用ＴＦＴＱ１７のゲート端子とドレイン端子との間に配置したｎ型ＴＦＴＱ１８をＯＮ状態（制御配線ＰＲ１がハイ状態）として、電源ＶＨより電流出力用ＴＦＴＱ１７を通して定電流源Ｉｃｏｎへ電流が流れる状態を作る。
【０１５５】
このとき、電源ＶＨより電流設定用ＴＦＴＱ１７（兼電流出力用ＴＦＴ）を通して定電流源Ｉｃｏｎへ一定電流が流れるよう、電流設定用ＴＦＴＱ１７のゲート端子電圧が設定される。この設定された電流設定用ＴＦＴＱ１７のゲート電圧を、ｎ型ＴＦＴＱ１８をＯＦＦ状態（制御配線ＰＲ１がロー状態）とすることで、コンデンサＣ３に保持させる。その後、制御配線ＰＬ１をロー状態とすることでｎ型ＴＦＴ２０をＯＦＦ状態とし、ｐ型ＴＦＴ１９をＯＮ状態とする。
【０１５６】
その結果、電流配線Ｉｃ１に流れる電流は、定電流源Ｉｃｏｎにより設定された電流値となる。そして、次の電流源回路ＰＢ２の電流設定を行う。
【０１５７】
この電流源回路ＰＢ２の電流設定動作および次の電流源回路ＰＢ３の動作は上記電流源回路ＰＢ１の電流設定動作と同様なので、ここではその説明は省略する。このとき、電流配線Ｉｃ１には電流源回路ＰＢ１が繋がっているだけであるが、電流配線Ｉｃ２には電流源回路ＰＢ２・ＰＢ３が繋がっている。従って、電流配線Ｉｃ２を流れる電流値Ｉｂは電流配線Ｉｃ１を流れる電流値Ｉａの２倍に設定される。
【０１５８】
この電流配線Ｉｃ１・Ｉｃ２の電流値を使って、各電流ドライブ回路Ｐｊを構成する電流源回路Ｂｊ１・Ｂｊ２の電流設定動作が行われる。
【０１５９】
なお、この電流設定動作を各電流源Ｂｊ１やＢｊ２の各々に着目して見れば、その動作は実施の形態１の電流ドライブ回路Ｐｊの電流設定動作と同様である。
【０１６０】
即ち、各電流ドライブ回路Ｐｊの電流設定動作は、最初に電流ドライブ回路Ｐｊからソース配線Ｓｊへ電流が流れないよう、制御線Ｄｊ１〜Ｄｊ２を総てロー状態とし、この電流ドライブ回路Ｐｊを構成する電流源回路Ｂｊ１・Ｂｊ２の電流設定用ＴＦＴＱ９（兼電流出力用ＴＦＴ）とソース配線Ｓｊを繋ぐｎ型ＴＦＴＱ６をＯＦＦ状態とする。そして、電流配線Ｉｃ１，Ｉｃ２からこの電流源回路Ｂｊ１に対応する電流設定用ＴＦＴＱ９（兼電流出力用ＴＦＴ）のみに電流が流れるよう、この電流源回路Ｂｊ１・Ｂｊ２に対応する共通制御線ＬｊとＲｊとをハイ状態として、他の電流源回路Ｂｋ１〜Ｂｋ２（ｋ≠ｊ）に対応する共通制御線ＬｋとＲｋとをロー状態とする。
【０１６１】
このとき、電流源回路Ｂｊ１・Ｂｊ２の電流設定用ＴＦＴＱ９（兼電流出力用ＴＦＴ）のソース端子と電流配線Ｉｃ１，Ｉｃ２とを結ぶｎ型ＴＦＴＱ７がＯＮ状態となり、各コンデンサＣと電流配線Ｉｃ１，Ｉｃ２とを結ぶｎ型ＴＦＴＱ８もＯＮ状態となり、各電流設定用ＴＦＴＱ９（兼電流出力用ＴＦＴ）へ電流配線Ｉｃ１，Ｉｃ２から設定電流が流れ、その電流値により各コンデンサＣ２の電位が設定される。その後、制御配線Ｒｊをロー状態とすることでｎ型ＴＦＴＱ８を非導通状態として、コンデンサＣ２を用いて、設定された電流設定用ＴＦＴＱ９のゲート端子電位を保持する。また、制御配線Ｌｊをロー状態とすることで電流ドライブ回路Ｐｊの電流設定を終了し、次の電流ドライブ回路Ｐｊ＋１の電流設定動作に移る。
【０１６２】
その結果、電流源回路Ｂｊ１・Ｂｊ２の各電流設定用ＴＦＴＱ９（兼電流出力用ＴＦＴ）の引き込み電流は、そのＴＦＴ特性バラツキに依らず、その電流配線Ｉｃ１，Ｉｃ２により設定された電流値が流れるよう設定される。なおこのとき、電流配線Ｉｃ２の電流値は電流配線Ｉｃ１の電流値の２倍に設定されているので、電流源回路Ｂｊ２の電流値は電流源回路Ｂｊ１の電流値の２倍に設定される。
【０１６３】
そこで図６で、データ信号Ｄｊ０〜Ｄｊ２を（ロー、ロー、ロー）に設定すると、ソース配線ＳｊがＯＦＦ電位ＶＨと導通するので、電流ドライブ回路Ｐｊよりソース配線ＳｊへＯＦＦ電位ＶＨが出力される。データ信号Ｄｊ０〜Ｄｊ２を（ハイ、ハイ、ロー）に設定すると、電流源回路Ｂｊ１のみソース配線Ｓｊと導通するので、ソース配線Ｓｊより電流ドライブ回路Ｐｊへ設定された電流Ｉａが引き込まれる。データ信号Ｄｊ０〜Ｄｊ２を（ハイ、ロー、ハイ）に設定すると、電流源回路Ｂｊ２がソース配線Ｓｊと導通するので、ソース配線Ｓｊより電流ドライブ回路Ｐｊへ設定された電流２×Ｉａが引き込まれる。データ信号Ｄｊ０〜Ｄｊ２を（ハイ、ハイ、ハイ）に設定すると、電流源回路Ｂｊ１とＢｊ２がソース配線Ｓｊと導通するので、ソース配線Ｓｊより電流ドライブ回路Ｐｊへ設定された電流３×Ｉａが引き込まれる。
【０１６４】
このようにして、本実施の形態のドライブ回路構成を用いて多値電流出力が実現できる。
【０１６５】
このように本実施の形態のドライブ回路構成を用いて多階調表示を行わせることが可能であるが、図５の電流ドライブ回路構成で２５６階調表示を行わせる為には、１つの電流ドライブ回路Ｐｊが２５５個の電流源回路Ｂｊ１〜Ｂｊ２５５を必要とする。しかし、それだけの数の電流源回路を各ソース配線Ｓｊ毎に設けると、必要なソースドライバサイズ（幅）が大きくなりすぎて好ましくない。
【０１６６】
一方、図６の電流ドライブ回路構成では、１つの電流ドライブ回路Ｐｊが８個の電流源回路Ｂｊ１〜Ｂｊ８から構成されれば２５６階調表示可能である。しかし、これら８個の電流源回路Ｂｊ１〜Ｂｊ８から供給される電流値には１２８倍の開きがあるので、各電流源回路Ｂｊ１〜Ｂｊ８の電流出力用ＴＦＴＱ９を同一サイズとするのは難しい。
【０１６７】
そこで、各電流源回路Ｂｊ１〜Ｂｊ８の電流出力用ＴＦＴＱ９のゲート幅を必要な電流量に比例させて大きくしていくことが考えられるが、この場合、必要なソースドライバサイズ（幅）が大きくなるので好ましくない。
【０１６８】
〔実施の形態３〕
本発明のさらに他の実施の形態について、図７および図８に基づいて説明すれば以下の通りである。なお、前記実施の形態１および２で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【０１６９】
本実施の形態では、上記課題を解決するために、上記多階調表示用の電流ドライブ回路構成と共に用いられる時間分割階調表示方法の説明をする。
【０１７０】
図５や図６の電流ドライブ回路Ｐｊでは、出力できる電流値が４値（０ＦＦ電位、Ｉａ、２×Ｉａ、３×Ｉａ）なので、図７に示すように時間幅比１：４：１６の３フィールドを用いた時分割階調と組み合わせれば、６４階調表示が可能である。
【０１７１】
図７は横軸が時間であり、縦軸が画素Ａｉｊである。図７では説明を簡単にするためにゲート配線が８本の表示装置の例を示している。縦軸に示すＡ１ｊ〜Ａ８ｊはそのゲート配線Ｇ１〜Ｇ８に対応する画素であり、斜め線（１）〜（３）で示したタイミングで各ゲート配線Ｇｉが選択され画素Ａｉｊのデータが設定される。
【０１７２】
この画素Ａｉｊにデータを設定するときの動作は図２や図４のタイミングチャートで示したものと同様なので、ここではその詳細な説明は省略する。
【０１７３】
上記ゲート配線Ｇｉの選択タイミングで電流ドライブ回路Ｐｊより画素Ａｉｊの電流駆動用ＴＦＴの電流値が設定される。この動作は、１走査時間ｔｆでゲート配線Ｇ１〜Ｇ８に対応する画素Ａ１ｊ〜Ａ８ｊのデータ書き換えが終了する。
【０１７４】
図７では、１つのゲート配線Ｇｉの選択期間から選択期間までの間、画素Ａｉｊにこの走査期間ｔｆで設定された値が表示され続けるので、時分割比１：４：１６の表示を行おうとすると、１フレーム期間は（１＋４＋１６）×ｔｆ＝２１×ｔｆと長くなる。また、この１フレーム期間のうち、実際に走査に使われている時間は３×ｔｆで済むので、１フレーム期間中にしめる走査時間の割合が小さい。
【０１７５】
そこで、図１に示す画素回路Ａｉｊのように、電流出力用ＴＦＴＱ４のゲート端子に接続されたコンデンサＣ１と電流出力用ＴＦＴＱ４の出力端子との間に選択用ＴＦＴＱ３を配置し、その選択用ＴＦＴＱ３をスイッチ用ＴＦＴＱ１とは独立にＯＮ状態とすれば、電流出力用ＴＦＴＱ４のゲート電位が電流出力用ＴＦＴＱ４の出力電位と等しくなり、電流出力用ＴＦＴＱ４の出力電流をほぼ０とすることができる。
【０１７６】
この電流出力用ＴＦＴＱ４の出力電流を０とする動作（消光動作）のタイミングを、図８で斜め破線（４）で示す。このように制御することで、図８にそのタイミングを示すように、走査期間ｔｇに対する１フレーム期間の比率を６×ｔｇと短くできる。なお、この１フレーム期間のうち、実際に走査に使われている時間は３×ｔｇと変化しない。
【０１７７】
このように、制御線Ｗｉをゲート配線Ｇｉとは独立に走査することで、１フレーム期間を短くする効果ができるので好ましい。
【０１７８】
〔実施の形態４〕
本発明のさらに他の実施の形態について、図９ないし図１６に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし３で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【０１７９】
実施の形態３において、図１の画素回路構成では、上記消光動作において電流出力用ＴＦＴＱ４の出力電流を完全に０にすることはできない。これは、選択用ＴＦＴＱ３がＯＮの状態で、電流出力用ＴＦＴＱ４のゲート電圧は、電気光学素子ＥＬ１へ若干の電流が流れる状態で安定するからである。
【０１８０】
そこで、上記時分割階調表示に適した第１の画素回路の別の構成を示す。
【０１８１】
図９に示すのがその画素回路構成Ａｉｊであり、電流出力用ＴＦＴ（第１のアクティブ素子）Ｑ４のゲート端子とソース配線（第１の配線）Ｓｊとの間に選択用ＴＦＴ（第２のアクティブ素子）Ｑ１０が配置され、その選択用ＴＦＴＱ１０のゲート端子はゲート配線（第２の配線）Ｇｉに接続されている。すなわち、選択用ＴＦＴＱ１０は、ソース配線Ｓｊとコンデンサ（第１のコンデンサ）Ｃ１との間に配置されている。電流出力用ＴＦＴＱ４と電気光学素子ＥＬ１とは電源配線Ｖｒｅｆと対向電極Ｖｃｏｍとの間に直列に配置され、電流出力用ＴＦＴＱ４のゲート端子にはコンデンサＣ１が配置されている。また、その電流出力用ＴＦＴＱ４と電気光学素子ＥＬ１との接続点、すなわち電流出力用ＴＦＴＱ４の電流出力端子と、ソース配線Ｓｊとの間にはスイッチ用ＴＦＴＱ１（第１のスイッチング素子）が配置され、これらスイッチ用ＴＦＴＱ１のゲート端子は制御配線（第４の配線：第１のスイッチング素子用）Ｗｉに接続されている。
【０１８２】
この画素回路Ａｉｊの電流設定動作及び消去動作を図１０に示す。なお、この電流ドライブ回路Ｐｊは図６の回路構成を想定している。
【０１８３】
まず、各選択期間の最初に図６のデータ信号Ｄｊ０〜Ｄｊ２を（ロー、ロー、ロー）として、ソース配線Ｓｊの電位をＯＦＦ電位ＶＨに設定する。次にデータ信号Ｄｊ０〜Ｄｊ２を画素Ａｉｊの表示状態に合わせて（ロー、ロー、ロー）〜（ハイ、ハイ、ハイ）の値とし、ソース配線Ｓｊの電流値を、画素Ａｉｊの電流出力用ＴＦＴＱ４へ設定したい電流値に設定する。そして、制御配線Ｗｉをハイ状態とし、各画素Ａｉｊの電流出力用ＴＦＴＱ４からソース配線Ｓｊへ電流が流れるよう設定する。また、ゲート配線Ｇｉをハイ状態とし、選択用ＴＦＴＱ１０を導通状態とし、電流出力用ＴＦＴＱ４のゲート端子をソース配線Ｓｊと導通させる。
【０１８４】
この状態で、電流出力用ＴＦＴＱ４のゲート端子電位は、ソース配線Ｓｊに電流ドライブ回路Ｐｊで設定された電流が流れるよう設定される。このソース配線Ｓｊ電位が電流出力用ＴＦＴＱ４のゲート端子に繋がるコンデンサＣ１に保持されるよう、ゲート配線Ｇｉをロー状態とし、電流出力用ＴＦＴＱ４のゲート端子をソース配線Ｓｊを非導通状態とする。
【０１８５】
その後、制御配線Ｗｉをロー状態とし、この設定された電流値が電流出力用ＴＦＴＱ４から電気光学素子へ流れるようにする。
【０１８６】
このことにより、上記スイッチング用ＴＦＴＱ１が導通状態から非導通状態になるときに生じるソース配線Ｓｊの電位乱れの影響を受けることなく、電流出力用ＴＦＴＱ４に所定電流を流した状態のソース配線Ｓｊ電位をコンデンサＣ１に保持することができる。
【０１８７】
この動作で、各画素Ａｉｊの電気光学素子の電流値は４状態を取るが、図８に示すタイミングチャートと同様、最初の走査期間ｔｆでは、この電流設定動作に引き続き、電流停止（消光動作）を行う。これは、図１０に示すゲート配線Ｇｉのみがハイ状態となっているタイミングであり、上記電流設定動作でゲート配線Ｇｉがハイ状態となってから、１単位時間を置いて、各選択期間の最初のデータ信号Ｄｊ０〜Ｄｊ２が（ロー、ロー、ロー）の期間に、ゲート配線Ｇｉを再度ハイ状態とする。
【０１８８】
このことにより、電流出力用ＴＦＴＱ４のゲート電位がＶＨ（電流出力用ＴＦＴＱ４の電流値が充分小さいと見なせる電位）になるので、図８の斜め破線（４）で示す、消去動作が実現できる。このことにより、走査期間ｔｇに対して、１フレーム期間は６×ｔｇと短くなる。また、この１フレーム期間のうち、実際に走査に使われている時間は３×ｔｇと変化しない。
【０１８９】
このように、本実施の形態で用いられる画素回路構成Ａｉｊは１フレーム期間を短くする効果を持つので好ましい。
【０１９０】
特に、電流出力用ＴＦＴＱ４のゲート電圧をソース配線Ｓｊから設定できるので、その電流出力用ＴＦＴＱ４の電流値を充分小さくできて好ましい。
【０１９１】
また、図９の画素回路構成では、電流出力用ＴＦＴＱ４のゲート端子電位をソース配線Ｓｊに電流ドライブ回路Ｐｊで設定された電流が流れるよう設定した後、ソース配線Ｓｊと電流ドライブ回路Ｐｊの間を非導通状態（図６のデータ信号Ｄｊ０〜Ｄｊ２が（ハイ、ロー、ロー）の状態）とし、スイッチ用ＴＦＴＱ１を遮断状態とし、その後このまま選択用ＴＦＴ（第２のアクティブ素子）Ｑ１０を遮断状態とすれば、第１のアクティブ素子に上記電流ドライブ回路Ｐｊにより設定した電流が流れる。
【０１９２】
また、選択用ＴＦＴ（第２のアクティブ素子）Ｑ１０を遮断状態とする前に、ソース配線ＳｊをＯＦＦ電位状態（図６のデータ信号Ｄｊ０〜Ｄｊ２が（ロー、ロー、ロー）の状態）とすれば、第１のアクティブ素子を遮断状態とする電位をコンデンサＣ１に溜められ、その後第２のアクティブ素子を遮断状態とすることで、第１のアクティブ素子を遮断状態のまままとできる。
【０１９３】
この場合、電気光学素子へ電流を流すことなく第１のアクティブ素子を遮断状態とすることができる。
【０１９４】
図１や図９の画素回路構成では、電流出力用ＴＦＴＱ４のゲート電圧を変化させて、電流停止動作（消光動作）を行っている。そのため、消光動作は次の走査の直前に行われる。
【０１９５】
そこで、次の走査の直前に消光動作を行った場合と、現在の走査の直後に消光動作を行った場合の比較を、動画偽輪郭の発生状況から調べてみる。
【０１９６】
図８のタイミングで時間分割階調表示を行ったときの動画偽輪郭の発生状況が図１１である。図１１では、３階調目を背景に４階調目の物体が動作した場合の動画偽輪郭を示すが、その物体を追うように視線が（ａ）〜（ｆ）のように動くので、視線の移動と時間分割表示タイミングにより、矢印（ｂ）〜（ｃ）のエリアのように（発光期間３と４が被り）７階調目近くの表示になるエリアと、矢印（ｄ）〜（ｅ）のエリアのように（発光期間３と４の間を抜けて）０階調目近くの表示なるエリアが発生する。
【０１９７】
一方、現在の走査の直後に消光動作を行った場合の例を図１２に示す。ここで、現在の走査の直後に消光動作を行うとは、図１２で第１フィールドの発光期間ｆ１が時間０〜ｔｇの走査期間の最後の期間に設定されていることを指す。
【０１９８】
このように時間分割比が１：４：１６と低い方から並んでいる場合、図１２と図１１とを比較すると判るように、第１フィールドの表示期間を、第１フィールドの走査開始直後に設定するより、第２フィールドの走査開始直前に設定した方が、動画偽輪郭が見える矢印（ｂ）〜（ｃ）のエリアの幅と矢印（ｄ）〜（ｅ）のエリアの幅が狭くなり好ましい。
【０１９９】
また逆に、時間分割比が１６：４：１と高い方から並んでいる場合は、図１１のように、最少フィールドの表示期間を、そのフィールドの走査開始直後に設定することが好ましい。
【０２００】
また、ドライブ回路構成や画素回路構成、その好ましい駆動方法などの情報をＴＦＴパネル内に、ＴＦＴプロセスを用いて書き込んでおくと良い。そして、ＩＣで作られたコントロール回路側でこの情報を読み込み、最適な駆動方法や駆動タイミングを選んで出力することが好ましい。
【０２０１】
図１２のように現在の走査の直後に消光動作を行う為の画素回路構成として、図１３に示すような画素回路構成がある。図１３では、電流出力用ＴＦＴ（第１のアクティブ素子）Ｑ４と電気光学素子ＥＬ１との間にスイッチ用ＴＦＴ（第２のスイッチング素子）Ｑ２のゲート端子配線（第４の配線：第２のスイッチング素子用）Ｅｉを配置し、スイッチ用ＴＦＴＱ１のゲート端子配線（第２の配線）Ｇｉとは独立に制御可能とした点が、図１の画素回路構成とは異なる。この場合、制御線Ｗｉは第１のスイッチング素子用の第４の配線であり、ゲート端子配線Ｅｉとは独立している。
【０２０２】
その結果、第１フィールドの走査開始直後から第２フィールドの走査開始直前迄の間、スイッチ用ＴＦＴＱ２をＯＦＦ状態として表示をさせない状態が作れる。そして、第２フィールドの走査開始直前から、スイッチ用ＴＦＴＱ２をＯＮ状態とすることで、設定された電流値で表示を行うことができるので好ましい。
【０２０３】
また、電流出力用ＴＦＴＱ４と電気光学素子ＥＬ１との間にスイッチ用ＴＦＴＱ２を配置することで、電気光学素子ＥＬ１がダイオード特性を持たなくても、電流出力用ＴＦＴＱ４の出力をソース配線（第１の配線）Ｓｊへ導けるので好ましい。
【０２０４】
スイッチ用ＴＦＴＱ２は、電流出力用ＴＦＴＱ４から電気光学素子ＥＬ１へ駆動電流が流れる経路の導通および遮断を行うので、電気光学素子ＥＬ１が閾値電圧を有するダイオード型の素子でなくても容易に電流駆動を行うことができる。
【０２０５】
また、同様に図１４の画素回路構成でも良い。
【０２０６】
図１４は図９の画素回路構成の電流出力用ＴＦＴＱ４と電気光学素子ＥＬ１との間にスイッチ用ＴＦＴ（第２のスイッチング素子）Ｑ２のゲート端子配線（第４の配線：第２のスイッチング素子用）Ｅｉを配置し、スイッチ用ＴＦＴＱ２のゲート端子配線Ｅｉをスイッチ用ＴＦＴＱ１のゲート端子配線（第４の配線：第１のスイッチング素子用）Ｗｉとは独立に制御可能とした構成である。
【０２０７】
図１３や図１４のように、電流出力用ＴＦＴＱ４のゲート端子電位と電気光学素子ＥＬ１を流れる電流のＯＮ／ＯＦＦ状態とを独立に制御できるメリットは、電流出力用ＴＦＴＱ４ゲート電位を保持したまま電気光学素子ＥＬ１を消光できる点である。このメリットは、特に電流ドライブ回路Ｐｊが２値出力の場合に明確になる。
【０２０８】
図１５に示すのは、そのことを明確にする為の画素回路構成である。
【０２０９】
図１５は図１４の画素回路構成のスイッチ用ＴＦＴＱ２と電気光学素子ＥＬ１との間に、スイッチ用ＴＦＴＱ１２と、そのゲート端子に繋がるゲート用ＴＦＴＱ１３とコンデンサＣ４とを配置した例である。このゲート用ＴＦＴＱ１３はスイッチ用ＴＦＴＱ１２のゲート端子とソース配線Ｓｊとの間に配置され、そのゲート端子には制御線Ｆｉが接続されている。
【０２１０】
そこで、図１６の（１）に示すように、最初に電流駆動回路の電流出力用ＴＦＴＱ４の出力電流を設定し（図１６（１）の斜め線のタイミング。この場合、電流出力用ＴＦＴＱ４の出力電流がＯＮ状態となるよう設定する）、その後コンデンサＣ４の電圧を設定すれば（図１６の（２），（４），（５）のタイミング）、１フレーム期間に１回程度電流値設定動作を行うことで、２値電流出力（ＯＮ状態とＯＦＦ状態）を得ることができる。
【０２１１】
なお、図１６の（１）の斜め線のタイミングは直前の第３フレームの表示期間ｆ３と被る。この電流設定動作で表示が若干乱れるが、第３フレームの表示期間ｆ３は充分長いので、その影響は少ない。
【０２１２】
このような構成は特に、コンデンサＣ４の代わりにスタティックメモリ（インバータ２個から構成されている）を配置する場合有効である。
【０２１３】
即ち、スタティックメモリを画素に配置して表示を行う場合、その出力は電圧値なので、周囲温度や電気光学素子の特性バラツキにより、電気光学素子を流れる電流値が変化してしまう問題が残る。しかし、そのスタティックメモリで表示を行うときも、電流ドライブ回路Ｐｊにより画素の電流出力用ＴＦＴＱ４の出力電流を１フレーム期間に１回程度、ＯＮ状態に設定してやれば、上記問題は起こらないので好ましい。
【０２１４】
本実施の形態では、電流出力用ＴＦＴＱ４と電気光学素子ＥＬ１との間にスイッチ用ＴＦＴＱ２を設けているので、電気光学素子ＥＬ１がダイオード型の非対称電流特性を持っていなくても、表示可能である。
【０２１５】
この場合、電源配線Ｖｒｅｆより電流出力用ＴＦＴＱ４を通して、ソース配線Ｓｊへ電流を流すとき、スイッチ用ＴＦＴＱ１をＯＮ状態とし、スイッチ用ＴＦＴＱ２をＯＦＦ状態とする。また、電源配線Ｖｒｅｆより電流出力用ＴＦＴＱ４を通して、電気光学素子ＥＬ１へ電流を流すとき、スイッチ用ＴＦＴＱ１をＯＦＦ状態とし、スイッチ用ＴＦＴＱ２をＯＮ状態とする。
【０２１６】
また、上記回路構成では、スイッチ用ＴＦＴＱ１とＱ２とが共にＯＦＦ状態となるよう独立に制御できる構成がより好ましい。
【０２１７】
このことにより、スイッチ用ＴＦＴＱ１がＯＦＦ状態の時でも、スイッチ用ＴＦＴＱ２をＯＦＦ状態とすることができ、電流出力用ＴＦＴＱ４から電気光学素子ＥＬ１へ流れる電流を止めて、各データの表示時間の長さを制御できるので好ましい。
【０２１８】
〔実施の形態５〕
本発明のさらに他の実施の形態について、図１７ないし図１９、および、図２７ないし図３２に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし４で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【０２１９】
本実施の形態では第２の画素回路構成の例を示す。図１７に示すのがその画素回路構成Ａｉｊであり、ソース配線（第１の配線）Ｓｊに並行してデータ配線（第３の配線）Ｔｊが配置されている。そのデータ配線Ｔｊと電流出力用ＴＦＴＱ４（第１のアクティブ素子）のゲート端子との間に選択用ＴＦＴ（第２のアクティブ素子）Ｑ１４が配置され、その選択用ＴＦＴＱ１４のゲート端子はゲート配線（第２の配線）Ｇｉに接続されている。すなわち、選択用ＴＦＴＱ１４は、データ配線Ｔｊとコンデンサ（第１のコンデンサ）Ｃ１との間に配置されている。また、電流出力用ＴＦＴＱ４の電流出力端子とソース配線Ｓｊとの間にはスイッチ用ＴＦＴＱ１（第１のスイッチング素子）が配置され、そのスイッチ用ＴＦＴＱ１のゲート端子はゲート配線Ｇｉに接続されている。
【０２２０】
この画素回路構成Ａｉｊの電流設定動作は図１８のタイミングチャートに示すとおりである。
【０２２１】
即ち、選択期間の最初に電流ドライブ回路Ｐｊの制御配線Ｄｊをロー状態として、制御配線Ｈｊをロー状態として、データ配線Ｔｊをソース配線Ｓｊと切り離し、データ配線ＴｊをＯＦＦ電位配線ＶＨと導通させる。このとき、ソース配線Ｓｊは電流ドライブ回路Ｐｊの電流出力用ＴＦＴＱ９と導通状態となるので、ソース配線Ｓｊより電荷が排除され低電圧状態Ｖｌｏｗとなる。次に、ゲート配線Ｇｉをハイ状態（選択状態）として、制御配線Ｄｊ及び制御配線Ｈｊの状態を共にハイ状態にするか、ロー状態とするかを設定する。
【０２２２】
このとき、制御配線Ｄｊ及び制御配線Ｈｊを共にロー状態とすれば、データ配線Ｔｊの電位はＯＦＦ電位ＶＨとなる。また、このＯＦＦ電位ＶＨが画素回路Ａｉｊの電流出力用ＴＦＴＱ４のゲート電極に印加されるので、電流出力用ＴＦＴＱ４は非導通状態となる。また、スイッチ用ＴＦＴＱ１が導通状態となるので、ソース配線Ｓｊと電流出力用ＴＦＴＱ４の出力端子との間は導通状態となるが、電流出力用ＴＦＴＱ４は非導通状態なので、ソース配線Ｓｊの電位は電圧Ｖｌｏｗのままである。
【０２２３】
このとき、電流出力用ＴＦＴＱ４の出力端子に繋がる電気光学素子の印加電圧−電流特性がダイオード型特性を有していれば、電気光学素子に電流が流れない状態を作れる。即ち、図１７の回路構成であれば、電流出力用ＴＦＴＱ４の出力端子に接続された電気光学素子ＥＬ１の陽極に電圧Ｖｌｏｗが印加される。このとき、ソース配線Ｓｊを対向電極電圧Ｖｃｏｍ程度の電圧になるよう設定することで、電気光学素子ＥＬ１に電流が流れない状態を作れる。
【０２２４】
図１７の画素回路構成Ａｉｊで、電流出力用ＴＦＴＱ４のゲート端子にＯＦＦ電位が印加されれば、ソース配線Ｓｊの電位はＧＮＤ電位程度に設定される。
【０２２５】
この後、ゲート配線Ｇｉを非選択状態とし、選択用ＴＦＴＱ１４とスイッチ用ＴＦＴＱ１とを非導通状態とすれば、この電気光学素子ＥＬ１に電流が流れない状況が保持される。
【０２２６】
また、制御配線Ｄｊ及び制御配線Ｈｊを共にハイ状態とすれば、データ配線Ｔｊはソース配線Ｓｊと導通し等しい電位となる。このとき、データ配線Ｔｊの電位は電位ＶＨからソース配線Ｓｊの電位Ｖｌｏｗに向け変化し、電流出力用ＴＦＴＱ４は導通状態となる。
【０２２７】
また、スイッチ用ＴＦＴＱ１が導通状態となるので、電流出力用ＴＦＴＱ４からソース配線Ｓｊ等を経由して電流ドライブ回路Ｐｊへ電流が流れる。この電流値が電流ドライブ回路Ｐｊで設定された電流値となるよう、電流出力用ＴＦＴＱ４のゲート電位が変化し、データ配線Ｔｊとソース配線Ｓｊとは安定する。
【０２２８】
このときのソース配線Ｓｊの電位も、電気光学素子ＥＬ１に電流が流れない状態となる。
【０２２９】
即ち、図１７の回路構成であれば、電流出力用ＴＦＴＱ４が導通状態になるために、電流出力用ＴＦＴＱ４のゲート電位は電源電位Ｖｒｅｆより２〜３Ｖ以上ドロップする。一方、電気光学素子がダイオード型特性を有していれば、陽極電圧が２〜３Ｖ低下しただけで、電気光学素子に電流が殆ど流れない状態となる。
【０２３０】
その後、この電流出力用ＴＦＴＱ４のゲート端子電位が保持されるよう、データ配線Ｔｊの電位を電流ドライブ回路Ｐｊ及びソース配線Ｓｊから切り離し、ゲート配線Ｇｉの電位を非選択状態とする。
【０２３１】
このように図１７の画素回路構成Ａｉｊでは、選択用ＴＦＴＱ１４とスイッチ用ＴＦＴＱ１のゲート端子とが共にゲート配線Ｇｉに接続されていても、選択用ＴＦＴＱ１４が接続するデータ配線Ｔｊと、スイッチ用ＴＦＴＱ１が接続するソース配線Ｓｊとを分離することで、スイッチ用ＴＦＴＱ１がＯＮ状態からＯＦＦ状態となるときの電位の乱れが、電流出力用ＴＦＴＱ４のゲート端子電位に影響を与えないよう処理でき好ましい。
【０２３２】
また、図１７の電流ドライブ回路Ｐｊの電流出力用ＴＦＴＱ９は常にソース配線Ｓｊと繋がっているが、図１と同様、電流ドライブ回路Ｐｊの電流設定時だけ電流出力用ＴＦＴＱ９とソース配線Ｓｊとの間が非導通状態となるよう、選択用ＴＦＴＱ６を配置しても良い。
【０２３３】
このように、本実施の形態では、データ配線Ｔｊは、電流出力用ＴＦＴＱ４による電圧条件の生成に必要な電位を、スイッチ用ＴＦＴＱ１を介さずに、導通状態にある選択用ＴＦＴＱ１４を介して電流出力用ＴＦＴＱ４に伝達するように設けられている。また、スイッチ用ＴＦＴＱ１は、導通状態となることによって、ソース配線Ｓｊを電流出力用ＴＦＴＱ４の電流出力端子に、従って電気光学素子ＥＬ１の駆動電流の流入側端子（陽極）に接続する。
【０２３４】
従って、電気光学素子ＥＬ１が閾値電圧を有するダイオード型の電気光学素子であってこれを暗輝度状態にしたいとき、データ配線Ｔｊから選択用ＴＦＴＱ１４を介して電流出力用ＴＦＴＱ４にこのＴＦＴが遮断状態となるような電位を伝達し、ソース配線Ｓｊからスイッチ用ＴＦＴＱ１を介して電気光学素子ＥＬ１の駆動電流流入側端子（陽極）に、電気光学素子ＥＬ１に印加される電圧が閾値電圧以下となるような電位を伝達することにより、電気光学素子ＥＬ１を完全に暗状態とすることができる。
【０２３５】
図１７の構成によれば、ソース配線Ｓｊとデータ配線Ｔｊとを繋ぎ、スイッチ用ＴＦＴＱ１と選択用ＴＦＴＱ１４とを導通状態とし、電流出力用ＴＦＴＱ４からスイッチ用ＴＦＴＱ１を通してソース配線Ｓｊへ所定電流を流すことでコンデンサＣ１へ保持する電位を生成できる。
【０２３６】
また、ソース配線Ｓｊとデータ配線Ｔｊとを分離し、スイッチ用ＴＦＴＱ１と選択用ＴＦＴＱ１４とを導通状態とし、データ配線Ｔｊに所定の電位を印加することで電流出力用ＴＦＴＱ４を非導通状態とできる。この結果、電流出力用ＴＦＴＱ４の非導通状態での電流値を充分小さくできるので好ましい。
【０２３７】
また。電気光学素子がダイオード型ではない場合、図１９の画素回路構成のように、図１７の画素回路構成における電流出力用ＴＦＴＱ４と電気光学素子ＥＬ１との間にスイッチ用ＴＦＴＱ２（第２のスイッチング素子）を配置すれば良い。この構成によれば、電気光学素子ＥＬ１の特性によらず、電流出力用ＴＦＴＱ４の出力電流をソース配線Ｓｊへ導けるので、ソース配線Ｓｊとデータ配線Ｔｊとの間を導通状態としたとき、電流出力用ＴＦＴＱ４が所望の電流を流すよう、その電流制御端子電位を設定できる。その結果、電流出力用ＴＦＴＱ４の出力電流のバラツキを抑えられて好ましい。
【０２３８】
なお、このスイッチ用ＴＦＴＱ２のゲート端子は、図１９のように他の配線（第４の配線：第２のスイッチング素子用）Ｅｉへ繋いでも良い。また、図２７に示すように、図１７の画素回路構成において電流出力用ＴＦＴＱ４と電気光学素子ＥＬ１との間にスイッチ用ＴＦＴＱ２（第２のスイッチング素子）を配置し、スイッチ用ＴＦＴＱ２のゲート端子をゲート配線Ｇｉに接続しても良い。また、図２７のように電源配線Ｖｒｅｆをゲート配線Ｇｉと並行に配置しても良い。また、図２８のように、図１９の画素回路構成において他の配線Ｅｉを制御線（第４の配線：第１のスイッチング素子用兼第２のスイッチング素子用）Ｗｉとし、選択用ＴＦＴＱ１４のゲート端子をゲート配線Ｇｉに接続し、スイッチ用ＴＦＴＱ１およびスイッチ用ＴＦＴＱ２のゲート端子を制御線Ｗｉと接続しても良い。
【０２３９】
図１９ではこのスイッチ用ＴＦＴＱ２のゲート端子をゲート配線Ｇｉとは異なる配線Ｅｉに接続することで、図１２に示したような消光動作を行う動作が可能としており、好ましい。
【０２４０】
また、図２８のようにスイッチ用ＴＦＴＱ１と選択用ＴＦＴＱ１４との導通状態を制御する配線を異ならせることにより、選択用ＴＦＴＱ１４とスイッチ用ＴＦＴＱ１とを独立に制御できるので、選択用ＴＦＴＱ１４を非導通状態とした後、スイッチ用ＴＦＴＱ１を非導通状態とできる。その結果、電流出力用ＴＦＴＱ４が所定電流を流している状態でその電位をコンデンサＣ１へ保持でき、その出力電流値のバラツキを抑制できるので好ましい。
【０２４１】
本実施の形態の表示装置における画素電流回路Ｑｉｊの好ましい第２の構成は、ソース配線Ｓｊとゲート配線Ｇｉとが交差する領域に、電気光学素子ＥＬ１と電流出力用ＴＦＴＱ４とコンデンサＣ１とを配置し、ソース配線Ｓｊと並行してデータ配線Ｔｊが配置され、電流出力用ＴＦＴＱ４のゲート端子にコンデンサＣ１を配置し、電気光学素子ＥＬ１と直列に電流出力用ＴＦＴＱ４を配置し、電流出力用ＴＦＴＱ４の出力電流を、電気光学素子ＥＬ１へ導くかソース配線Ｓｊへ導くかを切り替える為のスイッチ用ＴＦＴＱ１を配置し、データ配線Ｓｊの電位を、電流出力用ＴＦＴＱ４のゲート端子へ導くか否かを切り替える選択用ＴＦＴＱ１４を配置した構成である。
【０２４２】
上記画素回路構成では、スイッチ用ＴＦＴＱ１をＯＮ状態とし、ソース電極Ｓｊへ電気光学素子ＥＬ１の閾値電圧以下となる電圧を印加し、その電気光学素子ＥＬ１をＯＦＦ状態とし、電源配線Ｖｒｅｆより電流出力用ＴＦＴＱ４を通して、ソース配線Ｓｊへ電流を流すことができる。一方、選択用ＴＦＴＱ１４をＯＮ状態とし、電流出力用ＴＦＴＱ４のゲート端子へデータ配線Ｔｊの電位を与えることができる。
【０２４３】
そこで、電気光学素子ＥＬ１を暗輝度状態とするとき、ソース配線Ｓｊから電流を引き出し、ソース電極Ｓｊへ電気光学素子ＥＬ１の閾値電圧以下となる電圧を印加し、データ配線ＴｊへＯＦＦ電位を印加すれば、電気光学素子ＥＬ１の輝度を完全に暗状態とできて好ましい。
【０２４４】
上記構成においても、電気光学素子ＥＬ１はダイオード型の非対称電流特性を持つことが好ましい。
【０２４５】
図２９はそのような電気光学素子ＥＬ１を用いた図１７の画素回路構成のためのソースドライバ回路の出力端回路Ｄｊである。
【０２４６】
図２９の出力端回路Ｄｊは図１７の電流ドライブ回路Ｐｊと画素Ａｉｊとの間に位置し、電流ドライブ回路Ｐｊの出力電流端（ソース配線Ｓｊの一端）に接続されている端子Ｉｊを有している。
【０２４７】
出力端回路Ｄｊは、データ配線Ｔｊと、第１の電位配線の電位であるＯＦＦ電位ＶＨとの間にスイッチ用ＴＦＴ（第３のスイッチング素子）Ｑ３０を配置し、データ配線Ｔｊにコンデンサ（第２のコンデンサ）Ｃ１０の一方の端子を接続し、そのコンデンサＣ１０の他方端子とソース配線Ｓｊとの間にスイッチ用ＴＦＴ（第４のスイッチング素子）Ｑ３２を配置し、そのコンデンサＣ１０の他方端子と、第２の電位配線の電位である補償電位ＶＸとの間にスイッチ用ＴＦＴ（第５のスイッチング素子）Ｑ３１を配置する。そして、スイッチ用ＴＦＴＱ３０のゲート端子に制御配線Ｅｊを、スイッチ用ＴＦＴＱ３１のゲート端子に制御配線Ｃｊを、スイッチ用ＴＦＴＱ３２のゲート端子に制御配線Ｂｊを接続する。
【０２４８】
この制御配線Ｅｊ，Ｃｊ，Ｂｊによるスイッチ用ＴＦＴＱ３０，Ｑ３１，Ｑ３２のＯＮ／ＯＦＦタイミングをゲート配線ＧｉのＯＮ／ＯＦＦタイミングと共に示したのが図３０である。
【０２４９】
また、このとき図２９の各電圧測定ポイントＶａ，Ｖｂ，Ｖｃの電位をシミュレーションした結果を図３１に示す。なお、図２９の電圧測定ポイントＶａの電位はコンデンサＣ１０の他方端子（スイッチ用ＴＦＴＱ３１，Ｑ３２と繋がる方の端子）の電位であり、電圧測定ポイントＶｂの電位は電流出力用ＴＦＴＱ４のゲート端子電位であり、電圧測定ポイントＶｃの電位は電流出力用ＴＦＴＱ４のドレイン端子電位である。
【０２５０】
また、図３１には、電圧測定ポイントＶａ，Ｖｂ，Ｖｃの各電位につき、ＴＦＴの閾値電圧および移動度の設計値の上限／中心値／下限を表１のように組み合わせて、３通りずつシミュレーションした結果を曲線で示してある。この３通りのシミュレーションは、表１に示すように、このようなＴＦＴの特性バラツキにより、電気光学素子ＥＬ１に流れる駆動電流となる出力端回路Ｄｊの出力電流がＩoled(1)，Ｉoled(2)，Ｉoled(3)というように異なることに対応して行われたものである。図３１では、出力電流Ｉoled(1)，Ｉoled(2)，Ｉoled(3)の順に、電圧測定ポイントＶａについてはＶａ(1)Ｖａ(2)，Ｖａ(3)が、電圧測定ポイントＶｂについてはＶｂ(1)，Ｖｂ(2)，Ｖｂ(3)が、電圧測定ポイントＶｃについてはＶｃ(1)，Ｖｃ(2)，Ｖｃ(3)が、それぞれ対応している。
【０２５１】
【表１】
2004177926.tif 000003
【０２５２】
以下に、この図２９の出力端回路Ｄｊ及び画素回路Ａｉｊの動作を図２９ないし図３１を用いて説明する。なお、図３１には、ゲート配線Ｇｉ、制御配線Ｃｊ，Ｅｊ，Ｂｊの電位変化もグラフに収まる範囲で示されている。
【０２５３】
図３０の時間０〜５ｔ１が選択期間であり、時間ｔ１〜５ｔ１の間（図３１では時間１．２２ｍｓ〜１．３０ｍｓの期間）にゲート配線Ｇｉがハイ状態となり（時間ｔ１でロー状態からハイ状態に立ち上がり、時間５ｔ１でハイ状態からロー状態に立ち下がる）、スイッチ用ＴＦＴＱ１，選択用ＴＦＴＱ１４が導通状態となる。そして、時間ｔ１〜２ｔ１の間（図３１では時間１．２２ｍｓ〜１．２４ｍｓの期間）に制御配線Ｃｊ，Ｅｊがハイ状態となり（時間ｔ１でロー状態からハイ状態に立ち上がり、時間２ｔ１でハイ状態からロー状態に立ち下がる）スイッチ用ＴＦＴＱ３０，Ｑ３１が導通状態となる。
【０２５４】
この結果、データ配線ＴｊはＯＦＦ電位ＶＨとなり、選択用ＴＦＴＱ１４を通して電圧測定ポイントＶｂの電位（電流出力用ＴＦＴＱ４のゲート端子電位）もＯＦＦ電位ＶＨとなる。また、電圧測定ポイントＶａの電位（コンデンサＣ１０の他方端子電位）は補償電位ＶＸとなる。
【０２５５】
図３１ではＶＨ＝１６Ｖ、ＶＸ＝９Ｖに設定しており、電圧測定ポイントＶｂの電位が１６Ｖ、電圧測定ポイントＶａの電位が９Ｖとなっている。
【０２５６】
次に、時間３ｔ１〜４ｔ１の間（図３１では時間１．２６ｍｓ〜１．２８ｍｓの期間）に制御配線Ｂｊがハイ状態となり（時間３ｔ１でロー状態からハイ状態に立ち上がり、時間４ｔ１でハイ状態からロー状態に立ち下がる）スイッチ用ＴＦＴＱ３２が導通状態となる。
【０２５７】
この結果、電圧測定ポイントＶｃの電位（電流出力用ＴＦＴＱ４のドレイン端子電位）と電圧測定ポイントＶａの電位（コンデンサＣ１０の他方端子電位）とは一致する。
【０２５８】
また、データ配線ＴｊにはコンデンサＣ１，Ｃ１０しか繋がっていない状態となるので、このデータ配線Ｔｊの電荷は保持される。本実施の形態ではＣ１＝１ｐＦ、Ｃ１０＝１０ｐＦとしてコンデンサＣ１０の両端の電位差が余り変化しないよう設定したので、図３１に示すように電圧測定ポイントＶｂの電位と電圧測定ポイントＶｃの電位との差は、先のＯＦＦ電位ＶＨと補償電位ＶＸとの差とほぼ等しい状態を維持する。
【０２５９】
この結果、ソースドライバ回路から設定された電流を引き出す状態では、電圧測定ポイントＶｃの電位は電圧測定ポイントＶｂの電位よりＶＨ−ＶＸ（図３１では１６Ｖ−９Ｖ＝７Ｖ）低く設定される。
【０２６０】
この電圧測定ポイントＶｃの電位が電気光学素子ＥＬ１の陽極に印加されるので、電気光学素子ＥＬ１を殆ど電流が流れない状態とすることができる。そして、電気光学素子ＥＬ１へ電流が流れることに依る電流出力用ＴＦＴＱ４の出力電流のバラツキを抑制できるので好ましい。
【０２６１】
なお、時間１．３２ｍｓ〜１．３８ｍｓでは、ハイ状態とロー状態との切り替わりは制御配線Ｃｊ，Ｅｊ，Ｂｊのみが時間１．２２ｍｓ〜１．２８ｍｓと同様に繰り返される。
【０２６２】
その結果、図３２のシミュレーション結果に示すように、電流出力用ＴＦＴＱ４の特性バラツキの影響を抑えた出力電流を得ることができる。図３２には、表１の出力電流Ｉoled(1)，Ｉoled(2)，Ｉoled(3)の値がシミュレーション結果として示されている。
【０２６３】
なお、図３２に示すシミュレーション結果は、１．２ｍｓ〜２．３ｍｓの間、電流ドライブ回路Ｐｊから０．２μＡを流し、その後１．１ｍｓ毎に電流値を０．１μＡづつ増加させ、８．９ｍｓ〜１０ｍｓの間０．９μＡとした後０として、その後再度１．１ｍｓ毎に電流値を０．１μＡずつ増加させた結果である。
【０２６４】
図３２で電流値が１０％程度ばらつくが、図２７の回路構成に比べスイッチ用ＴＦＴＱ２を用いない分、ボトムエミッション構成（ＴＦＴを形成したガラス基板側から光を取り出す構成）において、画素内の有機ＥＬの面積を多く取れるので好ましい。
【０２６５】
なお、画素内の有機ＥＬの面積が多いほど、有機ＥＬを形成した部分の単位面積当たり発光輝度を低くできるので、有機ＥＬの劣化を抑え、輝度半減寿命を長くする効果があり好ましい。
【０２６６】
図２９の構成によれば、コンデンサＣ１０へ電荷を貯めることで、ソース配線Ｓｊとデータ配線Ｔｊとの間に電位差を発生できる。その結果、電流出力用ＴＦＴＱ４へ所望の電流を流すときのデータ配線Ｔｊの電位を適切に設定できる。その結果、電流出力用ＴＦＴＱ４の出力電流のバラツキを抑えられるので好ましい。
【０２６７】
〔実施の形態６〕
本発明のさらに他の実施の形態について、図２０および図２１に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし５で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【０２６８】
ところで、電気光学素子として有機ＥＬを用いた場合、有機ＥＬの電流−発光輝度特性が時間と共に変化する（輝度が下がる）という問題がある。このような課題解決のための手段としても本発明の画素回路構成を応用できる。
【０２６９】
この場合、図２０の画素回路構成Ａｉｊに示すように、画素にコンデンサＣ３と受光用ＴＦＴＱ１１とから構成される受光素子を追加すればよい。
【０２７０】
この画素回路構成Ａｉｊの動作は、図２１に示すように制御配線Ｗｉをハイ状態として、スイッチ用ＴＦＴＱ２をＯＦＦ状態とし、スイッチ用ＴＦＴＱ１をＯＮ状態として、選択期間を始める。このとき、ゲート配線Ｇｉもハイ状態とし、選択用ＴＦＴＱ１０をＯＮ状態とし、制御配線Ｅｉもハイ状態とし、スイッチ用ＴＦＴＱ１１もＯＮ状態とする。そして、ソース配線Ｓｊに電流出力用ＴＦＴＱ４のＯＦＦ電位を印加し、コンデンサＣ３にそのＯＦＦ電位を貯める。
【０２７１】
次に、制御配線Ｅｉをロー状態とし、受光用ＴＦＴＱ１１をＯＦＦ状態とする。
【０２７２】
その後、電源配線Ｖｒｅｆより電流出力用ＴＦＴＱ４、スイッチ用ＴＦＴＱ１、ソース配線Ｓｊを通して図示しない電流ドライブ回路Ｐｊに電流を流す。このとき、電流ドライブ回路Ｐｊの電流駆動用ＴＦＴＱ９は定電流モードなので、ソース配線Ｓｊに繋がる電流出力用ＴＦＴＱ４のゲート電位は電流出力用ＴＦＴＱ４がその電流を流すよう設定される。
【０２７３】
この後、ゲート配線Ｇｉがロー状態となり、選択用ＴＦＴＱ１０がＯＦＦ状態となる。更に、制御配線Ｗｉがロー状態となり、スイッチ用ＴＦＴＱ１がＯＦＦ状態となり、スイッチ用ＴＦＴＱ２がＯＮ状態となり、選択動作が終了する。
【０２７４】
この後表示期間の間、電気光学素子ＥＬ１より発光した光が受光用ＴＦＴＱ１１に入射する。ＳｉＴＦＴは光を受光することでＯＦＦ状態の電流値が変化するので、この受光した光に比例してコンデンサＣ３の電荷がコンデンサＣ１へ移動する。
【０２７５】
その結果、コンデンサＣ１の電位がＯＦＦ電位ＶＨに向け変化する。このとき、電気光学素子ＥＬ１より発光した光が多いほど、コンデンサＣ１の電位がＯＦＦ電位ＶＨに向け早く変化する。従って、有機ＥＬの電流−輝度特性が良い初期状態では、コンデンサＣ１の電位が早くＯＦＦ電位ＶＨに向け変化し、表示期間の途中で電流出力用ＴＦＴＱ４がＯＦＦ状態となる。一方、有機ＥＬの電流−輝度特性が悪い経年変化後の状態では、表示期間の最後にやっと電流出力用ＴＦＴＱ４がＯＦＦ状態となる程度になる。
【０２７６】
従って、初期状態では高輝度×短時間発光となり、経年変化後では低輝度×長時間発光となり、その表示期間の積分輝度がある程度一定となる。
【０２７７】
このことにより、有機ＥＬの特性劣化に依らず均一な表示が得られるので、好ましい。
【０２７８】
なお、このように発光した光によるＴＦＴ素子特性への影響があるので、図２０の受光用ＴＦＴＱ１１以外のＴＦＴＱ１，Ｑ２，Ｑ４，Ｑ１０には電気光学素子の発光による影響が出ないよう、ＴＦＴの上に遮光層を設けると良い。この遮光層としては、ＴＦＴプロセスで標準的に用いられている配線用電極膜などが好ましい。
【０２７９】
また、ソース配線Ｓｊやゲート配線Ｇｉの上にも電気光学素子ＥＬ１を形成できるように、それら配線やＴＦＴと電気光学素子ＥＬ１との間に平坦化絶縁膜を形成すると良い。
【０２８０】
このことにより、ソース配線Ｓｊやゲート配線ＧｉやＴＦＴの周辺の上にも電気光学素子が形成できるので、発光面積が大きく取れる。その結果、比較的小さな電圧で駆動しても必要な輝度が取れるので、特性劣化を緩和することができる。
【０２８１】
また、この平坦化絶縁膜を屈折率の異なる複数の材料で作成することで、乱反射等を起こし、光の取り出し効率を上げることができる。特に、レンズのような形状を形成すると更に良い。
【０２８２】
また、これら電気光学素子の表面や周辺に熱伝導率の良い膜を形成することで、取り出せない光や熱による温度上昇を平均化できて好ましい。
【０２８３】
更に、上記のような画素回路構成は、１画素当たり少ないＴＦＴを用いて必要な階調安定性が得られるので、１画素当たりに使われるＴＦＴを減らし、ＴＦＴ不良によるパネル歩留まり率をアップする効果がある。
【０２８４】
電気光学素子として有機ＥＬを用いる場合、この温度上昇により輝度上昇が見られる。しかし、同時にパネルの消費電流も増えるので、パネルの電源電流をモニタし、その上昇に合わせて電圧降下するような電源回路構成が好ましい。簡単には電源ラインに抵抗のような電流が増えれば電圧ドロップが増える素子を付ける構成である。その他、表示パターン毎に電流容量を変える構成も好ましい。
【０２８５】
最後に、図２２に画素Ａｉｊの配線構成の概念図を示す。ソース配線Ｓｊ、ゲート配線Ｇｉ、および電源配線Ｖｒｅｆに囲まれた領域内にＴＦＴ回路領域および透明電極領域が設けられている。
【０２８６】
【発明の効果】
本発明の表示装置は、以上のように、１つの定電流源を備え、上記ドライブ回路は、上記電気光学素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第１の配線を介して上記画素に伝達することにより上記画素を駆動制御し、各上記画素に対して上記駆動制御可能期間外に上記定電流源から出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成する構成である。
【０２８７】
それゆえ、上記ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができるという効果を奏する。
【０２８８】
さらに本発明の表示装置は、以上のように、上記電気光学素子に上記駆動電流が流れる電流駆動期間は、一定期間内に設けられた複数の期間の選択的な組み合わせにより長さが決定される構成である。
【０２８９】
それゆえ、一定期間において、ドライブ回路から伝達される駆動電流値で定められる階調数よりも多階調で表示を行うことができるという効果を奏する。
【０２９０】
さらに本発明の表示装置は、以上のように、上記画素は、上記電気光学素子の電流駆動時に上記駆動電流を生成して上記電気光学素子に流す第１のアクティブ素子と、上記駆動制御可能期間に上記ドライブ回路から伝達された上記駆動電流を上記電流駆動時に上記第１のアクティブ素子に生成させるために上記第１のアクティブ素子に印加する電圧条件を保持する第１のコンデンサと、上記駆動制御可能期間に、導通状態となることにより上記ドライブ回路から上記第１のアクティブ素子に上記駆動電流を伝達させて上記第１のアクティブ素子に上記電圧条件を生成させ、上記電圧条件の生成後に遮断状態となることにより上記電圧条件を上記第１のコンデンサに保持させる第２のアクティブ素子と、導通状態となることにより上記画素を上記第１の配線に接続して上記駆動制御可能期間を開始させ、上記第１のコンデンサによる上記電圧条件を上記第１のコンデンサに保持させる第１のスイッチング素子とを備えている構成である。
【０２９１】
それゆえ、ドライブ回路から伝達された駆動電流で電気光学素子を駆動することができるという効果を奏する。
【０２９２】
さらに本発明の表示装置は、以上のように、上記第１のアクティブ素子による上記電圧条件の生成に必要な電位を、上記第１のスイッチング素子を介さずに、導通状態にある上記第２のアクティブ素子を介して上記第１のアクティブ素子に伝達するように設けられた第３の配線を備えており、上記第１のスイッチング素子は、導通状態となることによって、上記第１の配線を上記電気光学素子の上記駆動電流の流入側端子に接続する構成である。
【０２９３】
それゆえ、電気光学素子が閾値電圧を有するダイオード型の電気光学素子であってこれを暗輝度状態にしたいとき、第３の配線から第２のアクティブ素子を介して第１のアクティブ素子に第１のアクティブ素子が遮断状態となるような電位を伝達し、第１の配線から第１のスイッチング素子を介して電気光学素子の駆動電流流入側端子に、電気光学素子に印加される電圧が閾値電圧以下となるような電位を伝達することにより、電気光学素子を完全に暗状態とすることができるという効果を奏する。
【０２９４】
さらに本発明の表示装置は、以上のように、第１のスイッチング素子の導通状態および遮断状態を決める電位を伝達する第４の配線を備えている構成である。
【０２９５】
それゆえ、第１のコンデンサが電圧条件を保持するまでに、生成された電圧が電圧条件から第１のスイッチング素子のスイッチングによって変化してしまうという悪影響を回避し、第１のコンデンサが電圧条件を保持した後に第１のスイッチング素子を遮断状態とすることを確実に行うことができるという効果を奏する。
【０２９６】
また、第４の配線を備えていることによって、電気光学素子の電流駆動を行っている最中に第１のアクティブ素子を遮断状態とするような電位を第２のアクティブ素子または第１のスイッチング素子に伝達することにより、電気光学素子の電流駆動期間の長さを制御することができるという効果を奏する。
【０２９７】
さらに本発明の表示装置は、以上のように、上記第１のアクティブ素子から上記電気光学素子へ上記駆動電流が流れる経路の導通および遮断を行う第２のスイッチング素子を備えている構成である。
【０２９８】
それゆえ、電気光学素子が閾値電圧を有するダイオード型の素子でなくても容易に電流駆動を行うことができるという効果を奏する。
【０２９９】
また、本発明の表示装置は、以上のように、第１の配線と第２の配線とが交差する各領域に設けられた、電流駆動型の電気光学素子を有する画素を、上記第２の配線の電位状態によって上記画素が駆動制御可能となる駆動制御可能期間に上記第１の配線を介して駆動制御するドライブ回路であって、上記電気光学素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第１の配線を介して上記画素に伝達することにより上記画素を駆動制御するドライブ回路を備えた表示装置であり、上記ドライブ回路は、各上記画素に対して上記駆動制御可能期間外に１つの定電流源から出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成する構成である。
【０３００】
それゆえ、上記ドライブ回路の駆動電流を１つの定電流源を用いて設定するので、上記ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果上記ドライブ回路の出力電流のバラツキを抑えられる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができるという効果を奏する。
【０３０１】
また、本発明の表示装置は、以上のように、第１の配線と第２の配線とが交差する各領域に電気光学素子を有する表示装置であって、上記電気光学素子と第１のアクティブ素子とを直列に配置し、上記第１のアクティブ素子の制御端子に第１のコンデンサを接続し、上記第１の配線と上記第１のコンデンサとの間に第２のアクティブ素子を配置し、上記第１のアクティブ素子の電流出力端子と上記第１の配線との間に第１のスイッチング素子を配置し、上記第１のスイッチング素子の制御端子に第４の配線を接続した構成である。
【０３０２】
それゆえ、第１のスイッチング素子と第２のアクティブ素子とを導通状態とし、第１のアクティブ素子から上記第１のスイッチング素子を通して第１の配線へ所定電流を流すことで上記第１のコンデンサへ保持する電位を生成できる。また、第１のスイッチング素子を非導通状態とする前に上記第２のアクティブ素子を非導通状態とすることで、上記電位を保持できる。従って、電気光学素子の電流駆動用のドライブ回路に、１つの定電流源から出力される定電流を用いて上記所定電流を流すようなドライブ回路を用いれば、該ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができるという効果を奏する。
【０３０３】
また、本発明の表示装置は、以上のように、第１の配線と第２の配線とが交差する各領域に電気光学素子を有する表示装置であって、上記第１の配線と並行して第３の配線を配置し、上記電気光学素子と第１のアクティブ素子とを直列に配置し、上記第１のアクティブ素子の制御端子に第１のコンデンサを接続し、上記第３の配線と上記第１のコンデンサとの間に第２のアクティブ素子を配置し、上記第１のアクティブ素子の電流出力端子と上記第１の配線との間に第１のスイッチング素子を配置した構成である。
【０３０４】
それゆえ、第１の配線と第３の配線とを繋ぎ、第１のスイッチング素子と第２のアクティブ素子とを導通状態とし、第１のアクティブ素子から上記第１のスイッチング素子を通して第１の配線へ所定電流を流すことで上記第１のコンデンサへ保持する電位を生成できる。従って、電気光学素子の電流駆動用のドライブ回路に、１つの定電流源から出力される定電流を用いて上記所定電流を流すようなドライブ回路を用いれば、該ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができるという効果を奏する。
【０３０５】
また、第１の配線と第３の配線とを分離し、第１のスイッチング素子と第２のアクティブ素子とを導通状態とし、第３の配線に所定の電位を印加することで上記第１のアクティブ素子を非導通状態とできる。この結果、第１のアクティブ素子の非導通状態での電流値を充分小さくできるという効果を奏する。
【０３０６】
また、上記表示装置は、特に、上記画素回路構成で、上記電気光学素子と第１のアクティブ素子との間に第２のスイッチング素子を配置した構成である。
【０３０７】
それゆえ、電気光学素子の特性によらず、上記第１のアクティブ素子の出力電流を第１の配線へ導けるので、上記第１の配線と第３の配線との間を導通状態としたとき、第１のアクティブ素子が所望の電流を流すよう、その電流制御端子電位を設定できる。その結果、第１のアクティブ素子の出力電流のバラツキを抑えられるという効果を奏する。
【０３０８】
また、第１の配線と第３の配線との間を非導通状態とし、第３の配線へ所定の電圧を印加することで第１のアクティブ素子を非導通状態とできる。この結果、第１のアクティブ素子の非導通状態での電流値を充分小さくできるという効果を奏する。
【０３０９】
また、上記表示装置は、特に、上記第２のスイッチング素子の制御端子に第４の配線を接続した構成である。
【０３１０】
それゆえ、第４の配線の電位状態により、第１のアクティブ素子の導通および遮断とは独立に第２のスイッチング素子を導通および遮断することができるので、第１のアクティブ素子の制御端子電位を保持させたまま、電気光学素子の消光動作を行うことができる。
【０３１１】
また、上記表示装置は、上記表示装置用にドライバ回路の出力端には、第３の配線に第２のコンデンサを接続し、第３の配線と第１の電位配線との間に第３のスイッチング素子を配置し、上記第２のコンデンサと第１の配線との間に第４のスイッチング素子を配置し、上記第２のコンデンサと第２の電位配線との間に第５のスイッチング素子を配置した構成を用いる。
【０３１２】
それゆえ、第２のコンデンサへ電荷を貯めることで、第１の配線と第３の配線との間に電位差を発生できる。その結果、上記第１のアクティブ素子へ所望の電流を流すときの第３配線の電位を適切に設定できる。その結果、上記第１のアクティブ素子の出力電流のバラツキを抑えられるという効果を奏する。
【０３１３】
本発明の表示装置の第１の画素回路構成は、第１のアクティブ素子から第１のスイッチング素子を通して第１の配線へ所定電流を流すことで第１のコンデンサへ保持する電位を生成できる。また、第２のアクティブ素子を非導通状態とすることで、上記電位を保持できる。その後、上記第１のスイッチング素子を非導通状態とすることで、上記第１のアクティブ素子から上記電気光学素子へ所定の電流を流すことができる。
【０３１４】
このことにより、上記第１のアクティブ素子が所定電流を流している状態の電位を上記第１のコンデンサで保持できるので、その出力電流値のバラツキを抑制できて好ましい。
【０３１５】
本発明の表示装置の第２の画素回路構成は、第１の配線と第３の配線とを繋ぎ、所定の電流値を流すことで上記第１のアクティブ素子の電流値を設定できる。また、第１の配線と第３の配線とを分離し、第３の配線に所定の電位を印加することで上記第１のアクティブ素子を非導通状態とできる。この結果、第１のアクティブ素子の非導通状態での電流値を充分小さくできるので好ましい。
【０３１６】
また上記第２の画素回路構成用のソースドライバ出力端回路は、第２のコンデンサへ電荷を貯めることで、第１の配線と第３の配線との間に電位差を発生できる。その結果、上記第１のアクティブ素子（ＴＦＴ素子）へ所望の電流を流すときの第３配線の電位を適切に設定できる。その結果、上記第１のアクティブ素子の出力電流のバラツキを抑えられるので好ましい。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る表示装置の電流ドライブ回路及び画素回路の等価回路を示す回路図である。
【図２】図１の回路の動作を示す第１のタイミング図である。
【図３】図１の回路の動作を示す第２のタイミング図である。
【図４】図１の回路の動作を示す第３のタイミング図である。
【図５】本発明の第２の実施の形態に係る表示装置の電流ドライブ回路の等価回路を示す回路図である。
【図６】本発明の第２の実施の形態に係る表示装置の他の電流ドライブ回路の等価回路を示す回路図である。
【図７】本発明の第３の実施の形態に係る表示装置の駆動方法を示す第１のタイミング図である。
【図８】本発明の第３の実施の形態に係る表示装置の駆動方法を示す第２のタイミング図である。
【図９】本発明の第４の実施の形態に係る表示装置の画素回路の等価回路を示す第１の回路図である。
【図１０】図９の回路の動作を示すタイミング図である。
【図１１】動画偽輪郭の第１の発生状況を示す第１の動画偽輪郭図である。
【図１２】動画偽輪郭の第２の発生状況を示す第２の動画偽輪郭図である。
【図１３】本発明の第４の実施の形態に係る表示装置の画素回路の等価回路を示す第２の回路図である。
【図１４】本発明の第４の実施の形態に係る表示装置の他の画素回路の等価回路を示す第３の回路図である。
【図１５】本発明の第４の実施の形態に係る表示装置の他の画素回路の等価回路を示す第４の回路図である。
【図１６】図１５の走査タイミングを示すタイミング図である。
【図１７】本発明の第５の実施の形態に係る表示装置の電流ドライブ回路及び画素回路の等価回路を示す回路図である。
【図１８】図１７の回路の動作を示すタイミング図である。
【図１９】本発明の第５の実施の形態に係る表示装置の他の電流ドライブ回路及び画素回路の等価回路を示す回路図である。
【図２０】本発明の第６の実施の形態に係る表示装置の画素回路の応用例の等価回路を示す回路図である。
【図２１】図２０の回路の動作を示すタイミング図である。
【図２２】画素の配線構成の平面図である。
【図２３】従来の有機ＥＬによる第１の画素回路の等価回路を示す回路図である。
【図２４】従来の有機ＥＬによる第２の画素回路の等価回路を示す回路図である。
【図２５】従来の有機ＥＬによる第３の画素回路の等価回路を示す回路図である。
【図２６】従来の有機ＥＬによる第４の画素回路の等価回路を示す回路図である。
【図２７】本発明の第５の実施の形態に係る表示装置のさらに他の画素回路の等価回路を示す回路図である。
【図２８】本発明の第５の実施の形態に係る表示装置のさらに他の画素回路の等価回路を示す回路図である。
【図２９】本発明の第５の実施の形態に係る表示装置のソースドライバ回路出力端回路の等価回路を示す回路図である。
【図３０】図２９の回路の動作を示すタイミング図である。
【図３１】図２９の回路動作をシミュレーションしたタイミング図である。
【図３２】図２９の回路出力電流をシミュレーションした結果である。
【符号の説明】
Ａｉｊ            画素
Ｐｊ              電流ドライブ回路
Ｑ１              スイッチ用ＴＦＴ（第１のスイッチング素子）
Ｑ２              スイッチ用ＴＦＴ（第２のスイッチング素子）
Ｑ３              選択用ＴＦＴ（第２のアクティブ素子）
Ｑ４              電流出力用ＴＦＴ（第１のアクティブ素子）
Ｑ１０            選択用ＴＦＴ（第２のアクティブ素子）
Ｑ１４            選択用ＴＦＴ（第２のアクティブ素子）
Ｃ１              コンデンサ（第１のコンデンサ）
ＥＬ１            電気光学素子
Ｓｊ              ソース配線（第１の配線）
Ｇｉ              ゲート配線（第２の配線）
Ｔｊ              データ配線（第３の配線）
Ｅｉ，Ｗｉ              制御線（第４の配線）
Ｉｃｏｎ          定電流源
Ｃ１０            コンデンサ（第２のコンデンサ）
Ｑ３０            スイッチ用ＴＦＴ（第３のスイッチング素子）
Ｑ３１            スイッチ用ＴＦＴ（第５のスイッチング素子）
Ｑ３２            スイッチ用ＴＦＴ（第４のスイッチング素子）
【図１】
2004177926.tif 000004
【図２】
2004177926.tif 000005
【図３】
2004177926.tif 000006
【図４】
2004177926.tif 000007
【図５】
2004177926.tif 000008
【図６】
2004177926.tif 000009
【図７】
2004177926.tif 000010
【図８】
2004177926.tif 000011
【図９】
2004177926.tif 000012
【図１０】
2004177926.tif 000013
【図１１】
2004177926.tif 000014
【図１２】
2004177926.tif 000015
【図１３】
2004177926.tif 000016
【図１４】
2004177926.tif 000017
【図１５】
2004177926.tif 000018
【図１６】
2004177926.tif 000019
【図１７】
2004177926.tif 000020
【図１８】
2004177926.tif 000021
【図１９】
2004177926.tif 000022
【図２０】
2004177926.tif 000023
【図２１】
2004177926.tif 000024
【図２２】
2004177926.tif 000025
【図２３】
2004177926.tif 000026
【図２４】
2004177926.tif 000027
【図２５】
2004177926.tif 000028
【図２６】
2004177926.tif 000029
【図２７】
2004177926.tif 000030
【図２８】
2004177926.tif 000031
【図２９】
2004177926.tif 000032
【図３０】
2004177926.tif 000033
【図３１】
2004177926.tif 000034
【図３２】
2004177926.tif 000035