(57)【要約】【課題】光半導体素子の光出力波形を劣化させることなく、光半導体素子に伝達される駆動回路の出力波形の立ち上がり特性、立ち下がり特性を改善すること。【解決手段】光半導体素子８と、光半導体素子８に接続され、この光半導体素子８に電気信号を供給する高周波線路２、５と、これらの高周波線路２、５に設けられた整合抵抗４とを備え、光半導体素子８と整合抵抗４との間の高周波線路５の長さを、この高周波線路５を伝搬中の最小信号パルスに相当する長さの２０分の１以上、４分の１以下の長さとする。【選択図】　　　図１
2004039854.tif 000002
【特許請求の範囲】
【請求項１】
光半導体素子と、
前記光半導体素子に接続され、この光半導体素子に電気信号を供給する高周波線路と、
前記高周波線路上に設けられた整合抵抗と、
を備え、
前記光半導体素子と前記整合抵抗との間の前記高周波線路の長さを、この高周波線路を伝搬中の最小信号パルスに相当する長さの２０分の１以上、４分の１以下の長さとすることを特徴とする光半導体素子用マウント。
【請求項２】
前記光半導体素子と前記整合抵抗との間の前記高周波線路の長さを、この高周波線路を伝搬中の最小信号パルスに相当する長さの１０分の１以上、５分の１以下の長さとすることを特徴とする請求項１に記載の光半導体素子用マウント。
【請求項３】
光半導体素子と、
前記光半導体素子に接続され、この光半導体素子に電気信号を供給する高周波差動線路と、
前記高周波差動線路上に夫々設けられた一対の整合抵抗と、
を備え、
前記光半導体素子と前記一対の整合抵抗との間の前記高周波差動線路の夫々の長さを、この高周波差動線路を伝搬中の最小信号パルスに相当する長さの２０分の１以上、４分の１以下の長さとすることを特徴とする光半導体素子用マウント。
【請求項４】
前記光半導体素子と前記一対の整合抵抗との間の前記高周波差動線路の夫々の長さを、この高周波差動線路を伝搬中の最小信号パルスに相当する長さの１０分の１以上、５分の１以下の長さとすることを特徴とする請求項３に記載の光半導体素子用マウント。
【請求項５】
前記光半導体素子に供給される電気信号が、１Ｇｂ／ｓ以上の高速変調信号であることを特徴とする請求項１〜４の何れか一つに記載の光半導体素子用マウント。
【請求項６】
前記高周波差動線路は、マイクロストリップ線路で、コプレーナ線路およびグランデッドコプレーナ線路の何れかであることを特徴とする請求項１〜４の何れか一つに記載の光半導体素子用マウント。
【請求項７】
前記光半導体素子は、半導体レーザダイオードであることを特徴とする請求項１〜４の何れか一つに記載の光半導体素子用マウント。
【請求項８】
前記光半導体素子は、電界吸収型光変調素子であることを特徴とする請求項１〜４の何れか一つに記載の光半導体素子用マウント。
【請求項９】
光半導体素子と、
前記光半導体素子に一端が接続され、この光半導体素子に電気信号を供給する高周波線路と、
前記高周波線路上に設けられた整合抵抗と、
を備え、
前記光半導体素子と前記整合抵抗との間の電気的な反射により、前記光半導体素子に入力される前記電気信号にピーキングが発生していることを特徴とする光半導体素子用マウント。
【請求項１０】
光半導体素子と、
前記光半導体素子の一端および他端に夫々一端および他端が接続され、この光半導体素子に電気信号を供給する高周波差動線路と、
前記高周波差動線路上に夫々設けられた一対の整合抵抗と、
を備え、
前記光半導体素子と前記一対の整合抵抗との間の電気的な反射により、前記光半導体素子に入力される前記電気信号にピーキングが発生していることを特徴とする光半導体素子用マウント。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、変調光信号を出力する光半導体素子に高周波電気信号を伝達する光半導体素子用マウントに関するものである。
【０００２】
【従来の技術】
図７（ａ）は、従来の単相給電方式による光半導体素子のチップキャリアの搭載状態を示す上面図であり、（ｂ）は（ａ）の側面図である。同図（ａ）および（ｂ）において、接地導体１０３を有するセラミック基板１０１上に布設されたマイクロストリップ線路１０２が整合抵抗１０４に接続され、この整合抵抗１０４に接続されたパッド１０５と光半導体素子１０８の電極とがワイヤボンド１０６によって接続されている。また、光半導体素子１０８の下面の電極は半田付け用のパッド１３０に半田付けされ、ビアホール１４０で接地導体１０３に接続されている。このようにして、図示しない駆動回路からの電気信号が、マイクロストリップ線路１０２−整合抵抗１０４−パッド１０５の経路で光半導体素子１０８に供給されている。
【０００３】
例えば、変調信号が１Ｇｂ／ｓ以上のような高速変調時において、光半導体素子１０８がＯＮからＯＦＦに移るときに、この光半導体素子１０８の容量成分にたまった電荷がワイヤボンド１０６のインダクタンス成分を通じてゆっくり放電され、立ち下がり特性が劣化することがあった。また、ワイヤボンド１０６に接続されるパッド１０５は、インピーダンス整合の設計上の観点から、光半導体素子１０８と整合抵抗１０４とを組立上許容される最小の間隔で設置することが一般的に行われている。
【０００４】
図８（ａ）は、従来の差動給電方式による光半導体素子のチップキャリアの搭載状態を示す上面図であり、（ｂ）は（ａ）の側面図である。図７と比較して、導体線路がマイクロストリップ差動線路１１０であり、給電方式が差動給電である点を除けば、図７と同様な構成がとられている。
【０００５】
図９は、負電圧駆動の駆動回路から出力される電気信号波形のアイパターンの一例を示す図である。なお、この種の駆動回路では、従来は砒化ガリウムからなるトランジスタが使用されていたが、最近では回路の低消費電力化を図るため、シリコン・ゲルマニウムの半導体からなるトランジスタで構成されるのが一般的になりつつある。
【０００６】
図９に示す駆動回路は、負電圧駆動であるため、電気信号パルスの立ち上がり部は同図に示すＫ１の部分であり、立ち下がり部はＫ２の部分である。立ち下がり時間（Ｔｆ）と立ち上がり時間（Ｔｒ）とを比較すると、立ち下がり時間が非常に長くなっていることが分かる。容易に類推されるように、図９の特性を持つ駆動回路と図７、図８のチップキャリアを組合せると、光半導体素子１０８として一般的な半導体レーザダイオードはＯＮになるときには、緩和振動効果などで比較的短時間で発光するが、光半導体素子１０８がＯＦＦになるときには、この駆動回路出力の特性が影響し、立ち下がり時間が長くなるという課題が存在している。
【０００７】
【発明が解決しようとする課題】
特開平５−３２７６１７号公報には、駆動回路から見た光半導体素子モジュールの入力インピーダンスを下げることで、立ち下がり時間のみを改善する回路の例が開示されている。しかし、光半導体素子モジュールの入力インピーダンスを下げることは、インピーダンスのミスマッチにより駆動回路側に帰還する反射波が増え、結果的に光出力波形のジッタが増加することにつながる。このジッタを防止するためには、例えば、特開平９−２００１５０号公報などに示されるような、反射波を吸収する反射吸収回路などを付加する必要があるが、部品点数が大幅に増えるという欠点が存在する。
【０００８】
また、上述したような回路を付加することは、装置全体の信頼性を低下させることにもなるので、部品点数を増やすことなく簡易な構成で駆動回路波形の改善を実現する必要がある。
【０００９】
この発明は上記に鑑みてなされたものであり、光半導体素子の光出力波形を劣化させることなく、光半導体素子に伝達される駆動回路の出力波形の立ち上がり特性、立ち下がり特性を改善するとともに、部品点数を増やすことなく簡易な構成で実現する光半導体素子用マウントを得ることを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかる光半導体素子用マウントは、光半導体素子と、前記光半導体素子に接続され、この光半導体素子に電気信号を供給する高周波線路と、前記高周波線路上に設けられた整合抵抗とを備え、前記光半導体素子と前記整合抵抗との間の前記高周波線路の長さを、この高周波線路を伝搬中の最小信号パルスに相当する長さの２０分の１以上、４分の１以下の長さとすることを特徴とする。
【００１１】
この発明によれば、高周波線路上に設けられた整合抵抗と、この整合抵抗と光半導体素子との間の長さが伝搬中の最小信号パルスに相当する長さの２０分の１以上、４分の１以下の長さである高周波線路とによって、光半導体素子に立ち上がり特性、立ち下がり特性を改善した電気信号を供給することができる。
【００１２】
つぎの発明にかかる光半導体素子用マウントは、上記の発明において、前記光半導体素子と前記整合抵抗との間の前記高周波線路の長さを、この高周波線路を伝搬中の最小信号パルスに相当する長さの１０分の１以上、５分の１以下の長さとすることを特徴とする。
【００１３】
この発明によれば、高周波線路上に設けられた整合抵抗と、この整合抵抗と光半導体素子との間の長さが伝搬中の最小信号パルスに相当する長さの１０分の１以上、５分の１以下の長さである高周波線路とによって、光半導体素子に立ち上がり特性、立ち下がり特性を改善した電気信号を供給することができる。
【００１４】
つぎの発明にかかる光半導体素子用マウントは、光半導体素子と、前記光半導体素子に接続され、この光半導体素子に電気信号を供給する高周波差動線路と、前記高周波差動線路上に夫々設けられた一対の整合抵抗とを備え、前記光半導体素子と前記一対の整合抵抗との間の前記高周波差動線路の夫々の長さを、この高周波差動線路を伝搬中の最小信号パルスに相当する長さの２０分の１以上、４分の１以下の長さとすることを特徴とする。
【００１５】
この発明によれば、高周波差動線路上に夫々設けられた一対の整合抵抗と、これらの一対の整合抵抗と光半導体素子との間の長さが伝搬中の最小信号パルスに相当する長さの２０分の１以上、４分の１以下の長さである高周波差動線路とによって、光半導体素子に立ち上がり特性、立ち下がり特性を改善した電気信号を供給することができる。
【００１６】
つぎの発明にかかる光半導体素子用マウントは、上記の発明において、前記光半導体素子と前記一対の整合抵抗との間の前記高周波差動線路の夫々の長さを、この高周波差動線路を伝搬中の最小信号パルスに相当する長さの１０分の１以上、５分の１以下の長さとすることを特徴とする。
【００１７】
この発明によれば、高周波差動線路上に夫々設けられた一対の整合抵抗と、これらの一対の整合抵抗と光半導体素子との間の長さが伝搬中の最小信号パルスに相当する長さの１０分の１以上、５分の１以下の長さである高周波差動線路とによって、光半導体素子に立ち上がり特性、立ち下がり特性を改善した電気信号を供給することができる。
【００１８】
つぎの発明にかかる光半導体素子用マウントは、上記の発明において、前記光半導体素子に供給される電気信号が、１Ｇｂ／ｓ以上の高速変調信号であることを特徴とする。
【００１９】
この発明によれば、立ち上がり特性を改善した１Ｇｂ／ｓ以上の高速変調信号を光半導体素子に供給することができる。
【００２０】
つぎの発明にかかる光半導体素子用マウントは、上記の発明において、前記高周波差動線路は、マイクロストリップ線路で、コプレーナ線路およびグランデッドコプレーナ線路の何れかであることを特徴とする。
【００２１】
この発明によれば、マイクロストリップ線路で、コプレーナ線路およびグランデッドコプレーナ線路の何れかを用いて光半導体素子用マウントを構成することができる。
【００２２】
つぎの発明にかかる光半導体素子用マウントは、上記の発明において、前記光半導体素子は、半導体レーザダイオードであることを特徴とする。
【００２３】
この発明によれば、半導体レーザダイオードに立ち上がり特性、立ち下がり特性を改善した電気信号を供給することができる。
【００２４】
つぎの発明にかかる光半導体素子用マウントは、上記の発明において、前記光半導体素子は、電界吸収型光変調素子であることを特徴とする。
【００２５】
この発明によれば、電界吸収型光変調素子に立ち上がり特性、立ち下がり特性を改善した電気信号を供給することができる。
【００２６】
つぎの発明にかかる光半導体素子用マウントは、光半導体素子と、前記光半導体素子に一端が接続され、この光半導体素子に電気信号を供給する高周波線路と、前記高周波線路上に設けられた整合抵抗とを備え、前記光半導体素子と前記整合抵抗との間の電気的な反射により、前記光半導体素子に入力される前記電気信号にピーキングが発生していることを特徴とする。
【００２７】
この発明によれば、高周波線路上に設けられた整合抵抗と、高周波線路が接続された光半導体素子との間の電気的な反射を利用して、光半導体素子に入力する電気信号にピーキングを発生させることができる。
【００２８】
つぎの発明にかかる光半導体素子用マウントは、光半導体素子と、前記光半導体素子の一端および他端に夫々一端および他端が接続され、この光半導体素子に電気信号を供給する高周波差動線路と、前記高周波差動線路上に夫々設けられた一対の整合抵抗とを備え、前記光半導体素子と前記一対の整合抵抗との間の電気的な反射により、前記光半導体素子に入力される前記電気信号にピーキングが発生していることを特徴とする。
【００２９】
この発明によれば、高周波差動線路上に設けられた夫々の整合抵抗と、高周波差動線路が接続された光半導体素子との間の電気的な反射を利用して、光半導体素子に入力する電気信号にピーキングを発生させることができる。
【００３０】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる光半導体素子マウントの好適な実施の形態を詳細に説明する。
【００３１】
実施の形態１．
図１（ａ）は、この発明の実施の形態１にかかる単相給電方式による光半導体素子のチップキャリアの搭載状態を示す上面図であり、（ｂ）は（ａ）の側面図である。同図（ａ）および（ｂ）において、接地導体３を有するセラミック基板１上に布設されたマイクロストリップ線路２が整合抵抗４に接続され、この整合抵抗４に接続されたマイクロストリップ線路であるパッド５と光半導体素子８の電極とがワイヤボンド６によって接続されている。また、光半導体素子８の下面の電極は半田付け用のパッド３０に半田付けされ、ビアホール４０で接地導体３に接続されている。このようにして、図示しない駆動回路からの電気信号が、マイクロストリップ線路２−整合抵抗４−パッド５の経路で光半導体素子８に供給されている。
【００３２】
この実施の形態１では、マイクロストリップ線路２およびパッド５のインピーダンスは２５Ω、整合抵抗４はセラミック基板１上に約２０Ωになるように製作されている。また、光半導体素子８は波長１３１０ｎｍを発振する１０Ｇｂ／ｓ伝送用のレーザダイオードでありインピーダンスの抵抗分が５Ωであるため、図示しない駆動回路から見れば２５Ωで整合がとれている。また、整合抵抗４は、このパッド５を伝搬する駆動信号の最小信号パルスに相当する長さの略１０分の１に相当する位置に配置されている。
【００３３】
図２は、最小信号パルスの概念を示す説明図である。同図において、横軸は時間を、縦軸は振幅を表している。半導体素子に入力される駆動信号はＮＲＺ（Ｎｏｎ　Ｒｅｔｕｒｎ　ｔｏ　Ｚｅｒｏ）形式であり、入力電気信号の“０１”信号（ローレベル／ハイレベル信号）に対応して、入力される駆動信号のパルス波形が決まる。同図の左側のように、“１１１１”のように連続して同じ信号が続くような場合には低周波の周波数成分を持ち、同図の右側のように、“０１０１０”のように信号が交互に続く場合には高周波の周波数成分を持つことになる。なお、各破線間の長さが１ビットの間隔を示しており、この１ビットの間隔を最小信号パルスと定義する。
【００３４】
図３（ａ）は、光半導体素子の入力点での電気波形の立ち上がり特性を模式的に示す図であり、（ｂ）は、光半導体素子の入力点での電気波形の立ち下がり特性を模式的に示す図である。同図に示すように、駆動信号の立ち上がり特性と立ち下がり特性とは、上下対象となるだけで、同様な動作なので、立ち上がり特性の動作についてのみ説明する。
【００３５】
図３（ａ）において、図示しない駆動回路のＯＮ波形が整合抵抗４を介して光半導体素子８に入射したときの電気波形は２０である。パッド５のインピーダンスが２５Ω、光半導体素子８のインピーダンスの抵抗分が５Ωであり、入射側のインピーダンスが反射端のインピーダンスよりも僅かに大きいので、同図の２１に示す波形のように光半導体素子８から位相差１８０度で僅かな反射波が発生する。この僅かな反射波である後退波は、パッド５を介して整合抵抗４で再び反射される。この後退波は、入射側のインピーダンスがパッド５の２５Ω、出射側のインピーダンスがマイクロストリップ線路状の整合抵抗４であるため見かけ上４５Ω程度に見え、入射側のインピーダンスが反射端のインピーダンスよりも小さくなるので、同位相の反射波が生じる。この反射波である進行波は同図の２２に示す波形のように１往復分の時間遅れ、つまり最小信号パルスに相当する長さの２倍である５分の１に相当する長さの遅れを生じて、再び光半導体素子８に入射する。その結果、合成した電流波形は同図の２３に示す波形となり、駆動回路からの駆動信号にピーキングがかかることになる。
【００３６】
通常、駆動回路の立ち上がり特性は速く、また、光半導体素子８にレーザダイオードを使用している場合は立ち上がり時の緩和振動現象があるため、立ち上がり時にピーキングが求められることは比較的に少ない。一方、図９駆動回路の立ち下がり特性が遅いことや、光半導体素子には、しきい値バイアスを得るためにバイアス回路（図示しない）などを介して一定の直流電流が流されていることなどから、ピーキングをかけることが困難であった。しかし、この実施の形態１によれば、数％の立ち下がり特性を改善することが可能である。この立ち下がり特性の改善は、波形上では僅かな改善ではあるが、誤り率の改善や、ジッタトレランスの改善に高い効果が得られる。
【００３７】
図４は、マイクロストリップ線路であるパッド５の線路長を可変したときの光半導体素子８に入力される電気信号波形のシミュレーション結果であり、（ａ）は線路長０ｍｍ、（ｂ）は線路長１ｍｍ、（ｃ）は線路長１．５ｍｍ、（ｄ）は線路長２ｍｍ、（ｅ）は線路長３ｍｍ、（ｆ）は線路長５ｍｍのときの波形図である。
【００３８】
図４において、線路長０ｍｍと１ｍｍの電気波形を比較すると、線路長０ｍｍの場合には、マーク（／スペース）レベルに緩やかに立ち上がる（／立ち下がる）が、線路長１ｍｍの場合には、０ｍｍの場合よりも急速に立ち上がる（／立ち下がる）波形となっている。また、線路長１・５ｍｍの場合には、若干オーバーシュート（／アンダーシュート）が生じており、矩形波に近くなっている。２ｍｍ、３ｍｍと徐々に線路長が長くなるにつれて、よりオーバーシュート（／アンダーシュート）が強調された波形となり、また、５ｍｍと更に線路長を長くすると、波形が極端に汚くなる。なお、線路長５ｍｍは、１０Ｇｂ／ｓの電気信号の最小信号パルスに相当する長さの２分の１の長さに相当し、反射波が１往復する間に１ビットずれることに相当する。
【００３９】
図４のシミュレーション結果から、良好な入力電気波形を得るための線路長は、好ましくは０．５〜２．５ｍｍ、すなわち最小信号パルスに相当する長さの２０分の１以上、４分の１以下の長さに選び、またより好ましくは１〜２ｍｍ、すなわち最小信号パルスに相当する長さの１０分の１以上、５分の１以下の長さに選ぶことで、ピーキングを効果的にかけることができる。
【００４０】
図５は、マイクロストリップ線路であるパッド５の線路長を可変したときの光半導体素子８の出力のシミュレーション結果であり、（ａ）は線路長０ｍｍ、（ｂ）は線路長０．４ｍｍ、（ｃ）は線路長０．８ｍｍ、（ｄ）は線路長１．２ｍｍのときの波形図である。同図に示すように、線路長が長くなるにつれて、波形が改善されていることが分かる。また、特開平５−３２７６１７号公報などに示される技術では避けられないジッタの増加もないどころか、波形の横方向のずれが少なくなっており、ジッタが減少していることが分かる。
【００４１】
このように実施の形態１によれば、図１に示すように光半導体素子８と整合抵抗４との間を結合するマイクロストリップ線路であるパッド５の長さを、このパッド５を伝搬中の最小信号パルスに相当する長さの略１０分の１の長さとしたので、光半導体素子８の光出力波形を劣化させることなく、光半導体素子８に伝達される駆動回路の電気出力波形を改善することができるという効果が得られる。
【００４２】
また、この実施の形態１によれば、整合抵抗４をマイクロストリップ線路２を伝搬中の最小信号パルスに相当する長さの略１０分の１に相当する位置に配置するだけなので、回路素子を増やすことなく簡易な構成で立ち上がり特性、立ち下がり特性を改善することができるという効果が得られる。
【００４３】
なお、光半導体素子に駆動回路の出力を伝達する高周波線路をマイクロストリップ線路としたが、グランデッドコプレーナ線路やコプレーナ線路などであってもよい。
【００４４】
また、光半導体素子としては、駆動回路の出力で直接変調する半導体レーザダイオードを用いることができるほか、一定強度の光を出力する光源を別に有する、例えば電界吸収型半導体変調素子等に適用することもできる。
【００４５】
実施の形態２．
図６（ａ）は、この発明の実施の形態２にかかる差動給電方式による光半導体素子のチップキャリアの搭載状態を示す上面図であり、（ｂ）は（ａ）の側面図である。同図（ａ）および（ｂ）において、接地導体３を有するセラミック基板１上に布設されたマイクロストリップ差動線路２ａおよび２ｂが夫々整合抵抗４ａおよび４ｂを介してマイクロストリップ線路であるパッド５ａおよび５ｂに夫々接続される。これらのパッド５ａおよび５ｂに接続されたマイクロストリップ差動線路２ａおよび２ｂのうち、Ｌ字形に屈曲した一方のマイクロストリップ差動線路２ａでは、このマイクロストリップ差動線路２ａに接続されたパッド５ａと光半導体素子８の下面の電極とが半田付けで接続され、他方のマイクロストリップ差動線路２ｂでは、このマイクロストリップ差動線路２ｂに接続されたパッド５ｂと光半導体素子８の上面の電極とがワイヤボンド６によって接続されている。
【００４６】
また、本実施形態では、光半導体素子８の近傍の高周波差動線路の電気長、すなわちパッド５ａ、５ｂの電気長が非対称に形成されている。本実施形態の場合、整合抵抗４ａ、４ｂの抵抗値を僅かに差をつけることによって、夫々の抵抗４ａ、４ｂから反射されて光半導体素子に再入射する夫々の反射波の位相と振幅を適宜に制御して好適な電気波形を形成するようにしている。一方、整合抵抗４ａ、４ｂの抵抗値を同一にした場合には、整合抵抗４ａ、４ｂを差動線路に沿って位置づれ配置して好適な電気波形を得るようにしてもよい。
【００４７】
さらに、光半導体素子８と整合抵抗４ａ、４ｂとの間の差動線路は、本実施形態に限定されるものではなく、それぞれマイクロストリップ差動線路を有する複数の基板を配置して、これらマイクロストリップ差動線路をワイヤボンディングにより接続して形成するようにしてもよい。また、光半導体素子８と整合抵抗４ａ、４ｂとの間の差動線路は、直線的なものだけではなく円弧状の湾曲部を設けてもよい。
【００４８】
図６（ａ）において、図示しない駆動回路からの電気信号が、マイクロストリップ差動線路２ａ−整合抵抗４ａ−パッド５ａの経路で光半導体素子８に供給され、パッド５ｂ−整合抵抗４ｂ−マイクロストリップ差動線路２ｂという経路で帰還する。また一方で、マイクロストリップ差動線路２ｂ−整合抵抗４ｂ−パッド５ｂの経路で光半導体素子８に供給され、パッド５ａ−整合抵抗４ａ−マイクロストリップ差動線路２ａという経路で帰還する。このように差動線路の場合には、差動線路上を電流が交互に正逆に流れるプシュ・プル動作が行われる。
【００４９】
この実施の形態２では、マイクロストリップ差動線路２ａおよび２ｂおよびパッド５ａおよび５ｂのインピーダンスは夫々２５Ω、整合抵抗４ａおよび４ｂはセラミック基板１上に夫々約２０Ωになるように製作されている。また、光半導体素子８は波長１３１０ｎｍを発振する１０Ｇｂ／ｓ伝送用のレーザダイオードでありインピーダンスの抵抗分が５Ωであるため、図示しない駆動回路から見れば夫々のトランジスタ（または電界効果トランジスタ）に対して２５Ωで整合がとれている。また、整合抵抗４ａおよび４ｂは、これらのパッド５ａおよび５ｂを伝搬する駆動信号の最小信号パルスに相当する長さの略１０分の１に相当する位置に配置されている。
【００５０】
差動線路では、この差動線路上を電流が交互に流れるプシュ・プル動作が行われることは上述したとおりであるが、整合抵抗４ａおよび４ｂと光半導体素子８との間の動作については、実施の形態１で説明した単相線路の場合の動作と何ら変わるものではない。したがって、差動線路を用いた場合であっても単相線路を用いたときと同様の効果が得られる。
【００５１】
このように実施の形態２によれば、図４に示すように光半導体素子８と整合抵抗４ａおよび４ｂとの間を結合するマイクロストリップ差動線路であるパッド５ａおよび５ｂの長さを、これらのパッド５ａおよび５ｂを伝搬中の最小信号パルスに相当する長さの略１０分の１の長さとしたので、光半導体素子８に伝達される駆動回路の出力波形の立ち上がり特性、立ち下がり特性を改善することができるとともに、部品点数を増やすことなく簡易な構成で実現できるという効果が得られる。
【００５２】
なお、実施の形態１と同様に、光半導体素子と整合抵抗との間を結合するパッドの長さは、好ましくは、最小信号パルスに相当する長さの２０分の１以上、４分の１以下の長さに選び、また、より好ましくは、最小信号パルスに相当する長さの１０分の１以上、５分の１以下の長さに選ぶことで、ピーキングを効果的にかけることができる。
【００５３】
また、光半導体素子に駆動回路の出力を伝達する高周波線路を差動タイプのマイクロストリップ線路としたが、グランデッドコプレーナ線路やコプレーナ線路などであってもよい。
【００５４】
さらに、光半導体素子としては、駆動回路の出力で直接変調する半導体レーザダイオードを用いることができるほか、一定強度の光を出力する光源を別に有する、例えば電界吸収型半導体変調素子等に適用することもできる。
【００５５】
なお、上記各実施形態においては、光信号の方式として一般的なＮＲＺ形式で説明したが、本発明は最近、長距離伝送方式として注目されているＲＺ（Ｒｅｔｕｒｎ　ｔｏ　Ｚｅｒｏ）形式にも有効であり、同様の効果を奏することができる。
【００５６】
【発明の効果】
以上説明したように、この発明にかかる光半導体素子用マウントによれば、高周波線路上に設けられた整合抵抗と、この整合抵抗と光半導体素子との間の長さが伝搬中の最小信号パルスに相当する長さの２０分の１以上、４分の１以下の長さである高周波線路とによって、光半導体素子に立ち上がり特性、立ち下がり特性を改善した電気信号を供給することができるという効果を奏する。
【００５７】
また、この発明にかかる光半導体素子用マウントによれば、高周波線路上に設けられた整合抵抗と、高周波線路が接続された光半導体素子との間の電気的な反射を利用して、光半導体素子に入力する電気信号にピーキングを発生させることができるという効果を奏する。
【００５８】
また、この発明にかかる光半導体素子用マウントによれば、高周波差動線路上に夫々設けられた一対の整合抵抗と、これらの一対の整合抵抗と光半導体素子との間の長さが伝搬中の最小信号パルスに相当する長さの２０分の１以上、４分の１以下の長さである高周波差動線路とによって、光半導体素子に立ち上がり特性、立ち下がり特性を改善した電気信号を供給することができるという効果を奏する。
【００５９】
また、この発明にかかる光半導体素子用マウントによれば、高周波差動線路上に設けられた夫々の整合抵抗と、高周波差動線路が接続された光半導体素子との間の電気的な反射を利用して、光半導体素子に入力する電気信号にピーキングを発生させることができるという効果を奏する。
【図面の簡単な説明】
【図１】（ａ）は、この発明の実施の形態１にかかる単相給電方式による光半導体素子のチップキャリアの搭載状態を示す上面図であり、（ｂ）は（ａ）の側面図である。
【図２】最小信号パルスの概念を示す説明図である。
【図３】（ａ）は、光半導体素子の入力点での電気波形の立ち上がり特性を模式的に示す図であり、（ｂ）は、光半導体素子の入力点での電気波形の立ち下がり特性を模式的に示す図である。
【図４】マイクロストリップ線路であるパッドの線路長を可変したときの光半導体素子に入力される電気信号波形のシミュレーション結果であり、（ａ）は線路長０ｍｍ、（ｂ）は線路長１ｍｍ、（ｃ）は線路長１．５ｍｍ、（ｄ）は線路長２ｍｍ、（ｅ）は線路長３ｍｍ、（ｆ）は線路長５ｍｍのときの波形図である。
【図５】マイクロストリップ線路であるパッドの線路長を可変したときの光半導体素子の光出力のシミュレーション結果であり、（ａ）は線路長０ｍｍ、（ｂ）は線路長０．４ｍｍ、（ｃ）は線路長０．８ｍｍ、（ｄ）は線路長１．２ｍｍのときの波形図である。
【図６】（ａ）は、この発明の実施の形態２にかかる差動給電方式による光半導体素子のチップキャリアの搭載状態を示す上面図であり、（ｂ）は（ａ）の側面図である。
【図７】（ａ）は、従来の単相給電方式による光半導体素子のチップキャリアの搭載状態を示す上面図であり、（ｂ）は（ａ）の側面図である。
【図８】（ａ）は、従来の差動給電方式による光半導体素子のチップキャリアの搭載状態を示す上面図であり、（ｂ）は（ａ）の側面図である。
【図９】負電圧駆動の駆動回路から出力される電気信号波形のアイパターンの一例を示す図である。
【符号の説明】
１，１０１　セラミック基板、２，１０２　マイクロストリップ線路、２ａ，２ｂ，１１０　マイクロストリップ差動線路、３，１０３　接地導体、４，４ａ，４ｂ，１０４　整合抵抗、５，５ａ，５ｂ，３０，１０５，１３０　パッド、６，１０６　ワイヤボンド、８，１０８　光半導体素子、４０，１４０　ビアホール。
【図１】
2004039854.tif 000003
【図２】
2004039854.tif 000004
【図３】
2004039854.tif 000005
【図４】
2004039854.tif 000006
【図５】
2004039854.tif 000007
【図６】
2004039854.tif 000008
【図７】
2004039854.tif 000009
【図８】
2004039854.tif 000010
【図９】
2004039854.tif 000011