(57)【要約】【課題】製造コストの高騰、装置の大形化および耐用寿命の低下を回避しつつ、電源断時における計測データの消失を確実に回避し得る計測装置を提供する。【解決手段】ＳＲＡＭ３と、フラッシュＲＯＭ４の主記憶領域４ｂおよびデータ待避領域４ａと、第１の時間間隔で計測データＤ１を生成する計測部２と、生成された計測データＤ１をＳＲＡＭ３に順次記憶させると共に記憶させた複数の計測データＤ１に基づいて第１の時間間隔よりも長い第２の時間間隔で計測データＤ２を生成して主記憶領域４ｂに順次記憶させ、ＳＲＡＭ３に記憶させた複数の計測データＤ１に基づいて第１の時間間隔よりも長く、かつ第２の時間間隔よりも短い第３の時間間隔で待避用データＤ２ａを生成してデータ待避領域４ａに順次記憶させる制御部６とを備えて構成されている。【選択図】        図１
2004325314.tif 000002
【特許請求の範囲】
【請求項１】
第１計測データを複数記憶可能に揮発性記憶素子で構成された第１記憶部と、複数の前記第１計測データに基づいて生成される第２計測データを複数記憶可能に不揮発性記憶手段で構成された第２記憶部と、複数の前記第１計測データに基づいて生成される待避用データを複数記憶可能に不揮発性記憶手段で構成された第３記憶部と、第１の時間間隔で前記第１計測データを生成する計測部と、当該生成された前記第１計測データを前記第１記憶部に順次記憶させると共に当該第１記憶部に記憶させた複数の当該第１計測データに少なくとも基づいて当該第１の時間間隔よりも長い第２の時間間隔で前記第２計測データを生成して前記第２記憶部に順次記憶させ、前記第１記憶部に記憶させた前記複数の第１計測データに少なくとも基づいて前記第１の時間間隔よりも長く、かつ前記第２の時間間隔よりも短い第３の時間間隔で前記待避用データを生成して前記第３記憶部に順次記憶させる制御部とを備えて構成されている計測装置。
【請求項２】
前記第３記憶部は、前記第２の時間間隔内に生成される前記待避用データの数に対してＮ倍以上の数（Ｎは自然数）の当該待避用データを記憶可能な容量の記憶領域を備えて構成され、前記制御部は、前記第２記憶部に対するＮ回目の前記第２計測データの記憶が完了した際に前記第３記憶部における前記記憶領域内の前記複数の待避用データを消去する請求項１記載の計測装置。
【請求項３】
前記第２記憶部は、不揮発性記憶素子における一部の記憶領域で構成され、前記第３記憶部は、前記不揮発性記憶素子における他の一部の記憶領域で構成されている請求項１または２記載の計測装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、所定の時間間隔で計測データを生成して記憶部に記憶可能に構成された計測装置に関するものである。
【０００２】
【従来の技術】
この種の計測装置として、出願人は、図１１に示す計測装置１１を開発している。この計測装置１１は、電力計等の計測対象機器に接続されて例えば電気使用量を特定可能な計測値を取得すると共に、取得した計測値を公衆回線等を通じて外部装置に伝送可能に構成されている。具体的には、この計測装置１１では、制御部１６が、計測部２によって例えば１秒間隔で計測（サンプリング）された計測値（以下、「計測データＤ１」ともいう）をＳＲＡＭ１３に順次記憶させる。また、制御部１６は、ＳＲＡＭ１３に記憶させた計測データＤ１，Ｄ１・・に基づいて所定時間（一例として３０分）内の各計測値についての最大値、最小値および平均値などを演算して、その演算結果（以下、「計測データＤ２」ともいう）をフラッシュＲＯＭ４に記憶させる。この場合、制御部１６は、フラッシュＲＯＭ４に対する計測データＤ２の記憶処理が完了した時点でＳＲＡＭ１３の計測データＤ１，Ｄ１・・を消去する。この後、制御部１６は、３０分間隔で計測データＤ２を生成してフラッシュＲＯＭ４に記憶させる。これにより、フラッシュＲＯＭ４には、制御部１６によって生成された複数の計測データＤ２，Ｄ２・・が記憶される。
【０００３】
また、制御部１６は、外部装置によって送信された計測値要求信号を通信部５を介して受信した際に、フラッシュＲＯＭ４から計測データＤ２，Ｄ２・・を読み出して、通信部５に対して外部装置に送信させる。この際に、制御部１６は、外部装置によって計測データＤ２，Ｄ２・・が正常受信されたと判別したときに、フラッシュＲＯＭ４内の計測データＤ２，Ｄ２・・を消去する。また、この計測装置１１では、計測装置１１に対する商用交流の供給が絶たれた際に、バックアップ用電池ＢＡＴからＳＲＡＭ１３に電源を供給可能に構成されている。したがって、落雷等に起因して計測装置１１に対する商用交流の供給が絶たれたときであっても、ＳＲＡＭ１３に記憶されている計測データＤ１，Ｄ１・・を消失する事態が回避される。
【０００４】
一方、特開平１１−２９７０８３号公報には、バックアップ用電池を不要とするために不揮発性メモリ（５）を備えて構成したバックアップ記憶装置（以下、「記憶装置」ともいう）が開示されている。この記憶装置は、主メモリバス（１１）に接続されたバックアップ制御回路（４）がメインプロセッサ（１）による主メモリ（３）に対するメモリアクセス（データの書き込み）を監視することにより、バックアップの必要があるデータの書き込みが発生したと判別したときに、そのデータを不揮発性メモリ（５）に記憶させる。具体的には、主メモリ（３）の各メモリアドレスのうちの所定のメモリアドレスを「要バックアップデータが記憶される記憶領域」として規定しておき、バックアップ制御回路（４）がこのメモリアドレスに対するデータの書き込みを検出した際に、そのデータを不揮発性メモリ（５）に記憶させる。これにより、電源断に起因して主メモリ（３）内のデータが消失したとしても、不揮発性メモリ（５）内に必要なデータを残しておくことが可能となる。
【０００５】
【特許文献１】
特開平１１−２９７０８３号公報（第４−８）
【０００６】
【発明が解決しようとする課題】
ところが、出願人が開発している従来の計測装置１１には、以下のような解決すべき課題がある。すなわち、計測装置１１では、商用交流の供給が絶たれた際にバックアップ用電池ＢＡＴからＳＲＡＭ１３に電源を供給することによってＳＲＡＭ１３内の計測データＤ１，Ｄ１・・の消失を回避している。この場合、この計測装置１１では、商用交流の供給が絶たれた際に、バックアップ用電池ＢＡＴからＳＲＡＭ１３に電源を常時供給する構成が採用されている。したがって、計測装置１１の非使用時（商用交流に接続されていない状態）においてバックアップ用電池ＢＡＴ内の電力が消費される事態が発生する。このため、バックアップ用電池ＢＡＴとしてある程度の蓄電容量を有するものを搭載しなくてはならず、計測装置１１の小形化が困難であると共に、バックアップ用電池ＢＡＴの部品コストに起因して計測装置１１の製造コストの低減が困難であるという課題が存在する。
【０００７】
一方、従来のバックアップ記憶装置には、以下のような問題点がある。すなわち、このバックアップ記憶装置では、バックアップ制御回路（４）が主メモリ（３）の所定のアドレスに対するデータの書き込みを監視して、バックアップすべきデータと判別したときに不揮発性メモリ（５）に記憶させている。この構成によれば、バックアップ用電池等を不要としつつ、電源断時におけるデータ（バックアップすべきデータ）の消失を回避することができる。しかし、この構成を計測装置に採用した場合、不揮発性記憶素子がＳＲＡＭ１３等の揮発性記憶素子と比較してデータの読み書き速度が遅いため、高サンプリングレートでの計測データＤ１，Ｄ１・・の記憶が困難であるという問題が生じる。また、不揮発性記憶素子は、一般的に、データの書き換え可能回数（データの消去および書き込みが可能な回数）が１０万回程度と非常に少ないため、この不揮発性記憶素子の耐用寿命が計測装置の耐用寿命を大きく低下させる要因になるという問題点もある。したがって、この構成を計測装置に採用するのは困難である。
【０００８】
本発明は、かかる課題を解決するためになされたものであり、製造コストの高騰、装置の大形化および耐用寿命の低下を回避しつつ、電源断時における計測データの消失を確実に回避し得る計測装置を提供することを主目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成すべく請求項１記載の計測装置は、第１計測データを複数記憶可能に揮発性記憶素子で構成された第１記憶部と、複数の前記第１計測データに基づいて生成される第２計測データを複数記憶可能に不揮発性記憶手段で構成された第２記憶部と、複数の前記第１計測データに基づいて生成される待避用データを複数記憶可能に不揮発性記憶手段で構成された第３記憶部と、第１の時間間隔で前記第１計測データを生成する計測部と、当該生成された前記第１計測データを前記第１記憶部に順次記憶させると共に当該第１記憶部に記憶させた複数の当該第１計測データに少なくとも基づいて当該第１の時間間隔よりも長い第２の時間間隔で前記第２計測データを生成して前記第２記憶部に順次記憶させ、前記第１記憶部に記憶させた前記複数の第１計測データに少なくとも基づいて前記第１の時間間隔よりも長く、かつ前記第２の時間間隔よりも短い第３の時間間隔で前記待避用データを生成して前記第３記憶部に順次記憶させる制御部とを備えて構成されている。
【００１０】
請求項２記載の計測装置は、請求項１記載の計測装置において、前記第３記憶部は、前記第２の時間間隔内に生成される前記待避用データの数に対してＮ倍以上の数（Ｎは自然数）の当該待避用データを記憶可能な容量の記憶領域を備えて構成され、前記制御部は、前記第２記憶部に対するＮ回目の前記第２計測データの記憶が完了した際に前記第３記憶部における前記記憶領域内の前記複数の待避用データを消去する。
【００１１】
請求項３記載の計測装置は、請求項１または２記載の計測装置において、前記第２記憶部は、不揮発性記憶素子における一部の記憶領域で構成され、前記第３記憶部は、前記不揮発性記憶素子における他の一部の記憶領域で構成されている。
【００１２】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る計測装置の好適な実施の形態について説明する。
【００１３】
最初に、計測装置１の構成について、図面を参照して説明する。
【００１４】
計測装置１は、電力計やガスメータ等の計測対象機器に接続されて計測値（検針値）を取得すると共に公衆回線等を通じて外部装置に伝送可能に構成されたデータロガーであって、図１に示すように、計測部２、ＳＲＡＭ３、フラッシュＲＯＭ４、通信部５および制御部６を備えて構成されている。この場合、計測対象機器から取得する計測値としては、計測対象機器の内部温度や内部湿度、計測対象機器の任意部位における電流、電圧または消費電力、および計測対象機器の内部信号についての特性（周波数、パルス幅および波高値等）などの少なくとも一つで構成される。なお、本発明についての理解を容易とするために、計測対象機器および外部装置の構成についての説明およびその図示を省略する。
【００１５】
計測部２は、図３に示すように、例えば１秒間隔（本発明における第１の時間間隔の一例）で測定対象機器から計測値を取得（計測：サンプリング）して計測データＤ１（本発明における第１計測データ）を生成して制御部６に出力する。ＳＲＡＭ３（本発明における「揮発性記憶素子」の一例）は、本発明における第１記憶部に相当し、２０００個程度の計測データＤ１，Ｄ１・・を記憶可能に構成されている。フラッシュＲＯＭ４は、本発明における不揮発性記憶手段および不揮発性記憶素子に相当し、図２に示すように、データ待避領域４ａと、主記憶領域４ｂとを備えている。この場合、データ待避領域４ａは、本発明における第３記憶部に相当し、一例としてフラッシュＲＯＭ４における一部の記憶領域（単一の単位記憶領域）で構成されて、制御部６によって１分間隔（本発明における第３の時間間隔の一例）で生成される３０個程度（本発明における「Ｎ倍以上の数」の一例：この例では、Ｎ＝１）待避用データＤ２ａ，Ｄ２ａ・・を記憶する。また、主記憶領域４ｂは、本発明における第２記憶部に相当し、フラッシュＲＯＭ４における他の位置の記憶領域（複数の単位記憶領域）で構成されて、制御部６によって３０分間隔（本発明における第２の時間間隔の一例）で生成される複数の計測データＤ２，Ｄ２・・（本発明における第２計測データ）を記憶する。通信部５は、外部装置によって送信された計測値要求信号を受信して制御部６に出力すると共に、制御部６の制御下で、フラッシュＲＯＭ４の主記憶領域４ｂに記憶されている計測データＤ２，Ｄ２・・を公衆回線を通じて外部装置に伝送する。
【００１６】
制御部６は、ＳＲＡＭ３に記憶されている計測データＤ１，Ｄ１・・に基づいて、例えば１分間隔で待避用データＤ２ａを生成（演算）して、生成した待避用データＤ２ａをフラッシュＲＯＭ４のデータ待避領域４ａに順次記憶させる。この場合、制御部６は、ＳＲＡＭ３に記憶されている計測データＤ１，Ｄ１・・に基づいて、所定時間間隔内の各計測値についての最大値、最小値および平均値などを演算して計測データＤ２を生成する。具体的には、計測開始から１分が経過した時点では、制御部６は、ＳＲＡＭ３に記憶されている６０個の計測データＤ１，Ｄ１・・に基づいて、計測開始から１分間の各計測値についての最大値、最小値および平均値などを演算して待避用データＤ２ａを生成する。また、制御部６は、計測開始から２分が経過した時点では、ＳＲＡＭ３に記憶されている１２０個の計測データＤ１，Ｄ１・・に基づいて、計測開始から２分間の各計測値についての最大値、最小値および平均値などを演算して待避用データＤ２ａを生成する。さらに、制御部６は、計測開始から３０分が経過した時点では、ＳＲＡＭ３に記憶されている１８００個の計測データＤ１，Ｄ１・・に基づいて計測開始から３０分間の各計測値についての最大値、最小値および平均値などを演算して計測データＤ２を生成し、生成した計測データＤ２をフラッシュＲＯＭ４の主記憶領域４ｂに順次記憶させる。
【００１７】
次に、計測装置１の動作原理について、図面を参照して説明する。
【００１８】
この計測装置１では、計測対象機器に接続された状態において、計測部２が１秒間隔で計測対象機器から計測値を取得して計測データＤ１を生成し、生成した計測データＤ１を制御部６に出力する。これに応じて、制御部６は、計測部２によって出力された計測データＤ１をＳＲＡＭ３に順次記憶させる。これにより、図４における左図に示すように、計測開始時からの秒数に応じた数の複数の計測データＤ１，Ｄ１・・がＳＲＡＭ３に記憶される。なお、同図は、計測開始から４３秒が経過した時点のＳＲＡＭ３に対する計測データＤ１の記憶状態を概念的に図示している。また、同図おける右図に示すように、この時点では、フラッシュＲＯＭ４のデータ待避領域４ａには待避用データＤ２ａが記憶されておらず、主記憶領域４ｂにも計測データＤ２が記憶されていない。この後、計測部２は、１秒間隔での計測データＤ１の生成および計測値の制御部６への出力を繰り返して実行し、制御部６は、計測部２によって出力された計測データＤ１のＳＲＡＭ３への記憶処理を繰り返して実行する。
【００１９】
計測開始から１分が経過した時点では、制御部６は、ＳＲＡＭ３に記憶されている６０個の計測データＤ１，Ｄ１・・（図５における左図参照）を読み出して待避用データＤ２ａ（計測開始から１分間の各計測値についての最大値、最小値および平均値を特定可能な計測データ）を生成すると共に、図５における右図に示すように、生成した待避用データＤ２ａをフラッシュＲＯＭ４のデータ待避領域４ａに記憶させる。次いで、計測開始から２分が経過した時点において、制御部６は、ＳＲＡＭ３に記憶されている１２０個の計測データＤ１，Ｄ１・・を読み出して待避用データＤ２ａ（計測開始から２分間の各計測値についての最大値、最小値および平均値を特定可能な計測データ）を生成すると共に、生成した待避用データＤ２ａをフラッシュＲＯＭ４のデータ待避領域４ａに記憶させる。この後、制御部６は、１分間隔での待避用データＤ２ａの生成処理、および生成した待避用データＤ２ａのデータ待避領域４ａへの記憶処理を繰り返して実行する。
【００２０】
次いで、制御部６は、計測開始から３０分が経過した時点において、ＳＲＡＭ３に記憶されている１８００個の計測データＤ１，Ｄ１・・を読み出して計測データＤ２（計測開始から３０分間の各計測値についての最大値、最小値および平均値を特定可能な計測データ）を生成すると共に、図６における右図に示すように、生成した計測データＤ２をフラッシュＲＯＭ４の主記憶領域４ｂに記憶させる。これにより、外部装置に伝送すべき最初の計測データＤ２の記憶が完了する。この場合、主記憶領域４ｂに対する計測データＤ２の記憶処理時には、制御部６は、待避用データＤ２ａの生成およびデータ待避領域４ａへの記憶処理を実行しない。また、主記憶領域４ｂに対する計測データＤ２の記憶が完了した際には、ＳＲＡＭ３に記憶されている計測データＤ１，Ｄ１・・、およびデータ待避領域４ａに記憶されている待避用データＤ２ａ，Ｄ２ａ・・が不要となるため、図７に示すように、制御部６は、ＳＲＡＭ３内の計測データＤ１，Ｄ１・・を消去すると共に、フラッシュＲＯＭ４におけるデータ待避領域４ａ内の待避用データＤ２ａ，Ｄ２ａを消去する。
【００２１】
この場合、フラッシュＲＯＭ４等の不揮発性メモリでは、一般的に、データ単位ではなく、記憶領域単位でのデータ消去を行う構成が採用されている。したがって、例えば、データ待避領域４ａに対して新たな待避用データＤ２ａを記憶させる場合、それ以前に記憶させた（直前の１分間に記憶させた）待避用データＤ２ａを消去する際には、データ待避領域４ａ全域に対するデータ消去を行う必要がある。このため、この記憶方法（１分間隔でデータ待避領域４ａ全域をデータ消去する方法）を採用した場合、データ待避領域４ａの全域に対して１分間隔でデータ消去を行う必要があり、フラッシュＲＯＭ４が短期間で寿命を迎えることとなる。一方、この計測装置１では、３０分間隔でデータ待避領域４ａに対するデータ消去を行うため、データ消去回数は、一日で４８回、一年で１７５２０回となる。したがって、フラッシュＲＯＭ４の書き換え可能回数が１０万回のときには、５年半以上の長期に亘ってフラッシュＲＯＭ４を無交換で使用することが可能となっている。
【００２２】
この後、制御部６は、１秒間隔での計測データＤ１のＳＲＡＭ３への記憶処理と、１分間隔での待避用データＤ２ａの生成処理およびデータ待避領域４ａへの記憶処理と、３０分間隔での計測データＤ２の生成処理および主記憶領域４ｂへの記憶処理とを繰り返して実行する。これにより、図８に示すように、フラッシュＲＯＭ４の主記憶領域４ｂには、数十時間分の計測データＤ２，Ｄ２・・が記憶される。また、制御部６は、外部装置から送信された計測値要求信号を通信部５を介して受信した際に、主記憶領域４ｂから計測データＤ２，Ｄ２・・を読み出して通信部５に対して外部装置に順次伝送させる。また、外部装置によって送信された正常受信信号を受信した際には、制御部６は、主記憶領域４ｂに対するデータ消去処理を実行して主記憶領域４ｂ内の計測データＤ２，Ｄ２・・を消去させる。これにより、記憶容量不足に起因する計測データＤ２の記憶エラーの発生が回避される。
【００２３】
一方、停電などに起因して計測装置１に対する商用交流の供給が絶たれたときには、再び商用交流が供給された際に、制御部６によって異常電源断処理が実行される。具体的には、例えば計測開始から１０時間１０分２５秒が経過した時点で停電が発生した際には、図９における左図に示すように、ＳＲＡＭ３内の計測データＤ１，Ｄ１・・が消失する。この場合、同図における右図に示すように、フラッシュＲＯＭ４のデータ待避領域４ａには、停電の発生前に制御部６によって生成された１０個の待避用データＤ２ａ，Ｄ２ａ・・が記憶され、主記憶領域４ｂには、制御部６によって生成された２０個の計測データＤ２，Ｄ２・・が記憶されている。したがって、商用交流が再び供給された際には、制御部６は、データ待避領域４ａに記憶されている最新（直前）の待避用データＤ２ａ（この例では、計測開始から１０時間１０分が経過した時点でデータ待避領域４ａに記憶させた待避用データＤ２ａ）を読み出す。次いで、制御部６は、読み出した待避用データＤ２ａに異常電源断が生じた旨を特定可能な符号を含ませて計測データＤ２ｂを生成して、図１０に示すように、この計測データＤ２ｂを主記憶領域４ｂに記憶させる。
【００２４】
この場合、主記憶領域４ｂに記憶させた計測データＤ２ｂは、計測開始から１０時間が経過した時点からの１０分間の計測データＤ１，Ｄ１・・に基づく待避用データＤ２ａに基づいて生成されている。したがって、主記憶領域４ｂに記憶されている２０個の計測データＤ２と、１個の計測データＤ２ｂとに基づいて、計測開始から停電発生時点までの各計測値についての最大値、最小値および平均値を特定することが可能となっている。この後、制御部６は、データ待避領域４ａ内の待避用データＤ２ａ，Ｄ２ａ・・を消去すると共に、１秒間隔での計測データＤ１のＳＲＡＭ３への記憶処理と、１分間隔での待避用データＤ２ａの生成処理およびデータ待避領域４ａへの記憶処理と、３０分間隔での計測データＤ２の生成処理および主記憶領域４ｂへの記憶処理とを繰り返して実行する。
【００２５】
このように、この計測装置１によれば、制御部６が、３０分間隔で計測データＤ２を生成してフラッシュＲＯＭ４の主記憶領域４ｂに順次記憶させると共に計測データＤ１の生成間隔（この場合、１秒間隔）よりも長く、かつ計測データＤ２の生成間隔（この場合、３０分間隔）よりも短い１分間隔で待避用データＤ２ａを生成してフラッシュＲＯＭ４のデータ待避領域４ａに順次記憶させる構成を採用したことにより、バックアップ用電池等を不要としつつ、保護すべき計測データ（この場合、計測データＤ２，Ｄ２・・と、計測データＤ２ｂを生成可能な待避用データＤ２ａとの２種類のデータ）の消失を回避することができる。このため、計測装置１の製造コストを低下させることができると共に、バックアップ用電池を省いた分だけ装置を小形化することができる。また、計測データＤ１，Ｄ１・・に基づいて１分間隔で生成する待避用データＤ２ａをデータ待避領域４ａに記憶させる構成を採用したことにより、計測データＤ１，Ｄ１・・のすべてを不揮発性記憶手段としてのフラッシュＲＯＭ４に記憶させる構成と比較して、データ待避領域４ａの書き換え回数（消去回数）を少なくできる結果、フラッシュＲＯＭ４を長期に亘って無交換で使用することができる。
【００２６】
また、この計測装置１によれば、３０分間に生成される３０個の待避用データＤ２ａ，Ｄ２ａ・・を記憶可能な容量のデータ待避領域４ａで本発明における第３記憶部を構成し、制御部６が主記憶領域４ｂに対する計測データＤ２の記憶が完了した際にデータ待避領域４ａ内の待避用データＤ２ａ，Ｄ２ａを消去する構成を採用したことにより、主記憶領域４ｂに対する計測データＤ２の記憶が完了するまでの間に生成される待避用データＤ２ａ，Ｄ２ａ・・を確実に記憶（保存）させておくことができると共に、必要以上に大きな記憶領域を主記憶領域４ｂとして確保した構成と比較して、計測データＤ２，Ｄ２・・の記憶領域（すなわち、主記憶領域４ｂの記憶可能領域）を十分に大きく確保することができる。
【００２７】
さらに、この計測装置１によれば、フラッシュＲＯＭ４における一部の記憶領域（この場合、主記憶領域４ｂ）で本発明における第２記憶部を構成すると共に、フラッシュＲＯＭ４における他の一部の記憶領域（この場合、データ待避領域４ａ）で本発明における第３記憶部を構成したことにより、本発明における第２記憶部と第３記憶部とを別個独立して配設する構成と比較して、製造コストの低減および装置の小形化を図ることができる。
【００２８】
なお、本発明は、上記した実施の形態に限定されない。例えば、本発明の実施の形態では、本発明における第３記憶部をフラッシュＲＯＭ４における一部の記録領域で構成した例について説明したが、本発明は、これに限定されず、本発明における第２記憶部および第３記憶部を別個独立した不揮発性記憶手段（例えばフラッシュＲＯＭ）によって構成することができる。また、本発明における不揮発性記憶素子は、フラッシュＲＯＭに限定されず、ＥＥＰＲＯＭを初めとして各種の不揮発性メモリがこれに含まれる。さらに、本発明の実施の形態では、本発明における不揮発性記憶手段としての第２記憶部および第３記憶部を不揮発性記憶素子であるフラッシュＲＯＭ４で構成した例を説明したが、本発明における不揮発性記憶手段は、フラッシュＲＯＭ４等の不揮発性記憶素子に代えて、ハードディスクドライブや、光ディスク、光磁気ディスク等の各種不揮発性記憶媒体で構成することができる。
【００２９】
また、本発明の実施の形態では、データ待避領域４ａの記憶可能容量を３０個程度の待避用データＤ２ａ，Ｄ２ａ・・を記憶可能な容量とし、制御部６が３０分間隔でデータ待避領域４ａに対するデータ消去処理を実行する構成を例に挙げて説明したが、本発明はこれに限定されない。具体的には、データ待避領域４ａの記憶可能容量を例えば６０個程度（本発明における「Ｎ倍以上の数」の他の一例。この場合、上記３０個の２倍の自然数）の待避用データＤ２ａ，Ｄ２ａ・・を記憶可能な容量として、制御部６が１時間間隔（本発明における「Ｎ（この例では２）回目の第２計測データの記憶が完了した際」）でデータ待避領域４ａに対するデータ消去処理を実行する構成を採用することができる。この構成によれば、一日で２４回、一年で８７６０回のデータ消去を行うだけでよいため、フラッシュＲＯＭ４の書き換え可能回数が１０万回のときには、１１年半程度の長期に亘ってフラッシュＲＯＭ４を無交換で使用することができる。なお、上記の構成において、「Ｎ倍以上の数」および「Ｎ回目」における「Ｎ」の値については、３以上の任意の自然数を採用することができる。
【００３０】
さらに、本発明の実施の形態では、制御部６がＳＲＡＭ３に記憶させた複数の計測データＤ１，Ｄ１・・に基づいて待避用データＤ２ａを１分間隔で生成してデータ待避領域４ａに記憶させる構成について説明したが、本発明はこれに限定されず、例えば、データ待避領域４ａに記憶させた最新の（直前の１分前に生成した）待避用データＤ２ａと、ＳＲＡＭ３に記憶させた６０個の計測データＤ１，Ｄ１・・とに基づいて待避用データＤ２ａを生成してデータ待避領域４ａに記憶させる構成を採用することができる。また、計測データＤ２についても、ＳＲＡＭ３に記憶させた計測データＤ１，Ｄ１・・のみに基づいて生成する構成に限定されず、データ待避領域４ａに記憶させた最新の待避用データＤ２ａと、ＳＲＡＭ３に記憶させた６０個の計測データＤ１，Ｄ１・・とに基づいて計測データＤ２を生成して主記憶領域４ｂに記憶させる構成を採用することができる。これらの構成を採用することにより、ＳＲＡＭ３として、６０個程度の計測データＤ１，Ｄ１・・を記憶可能な少ない記憶容量で安価な記憶素子を用いることができるため、計測装置の製造コストを低減することができる。
【００３１】
また、本発明の実施の形態では、制御部６が計測部２によって出力された計測データＤ１をＳＲＡＭ３に一秒間隔で記憶させると共に、記憶させた複数の計測データＤ１，Ｄ１・・に基づいて待避用データＤ２ａおよび計測データＤ２を生成する構成について説明したが、本発明はこれに限定されない。例えば、計測部２によって計測データＤ１が出力される都度、制御部６がその計測データＤ１に基づいて計測データＤ２を１秒間隔で生成してＳＲＡＭ３に記憶させると共に、ＳＲＡＭ３に記憶させた最新の計測データＤ２を１分間隔で待避用データＤ２ａとしてデータ待避領域４ａに記憶させ、かつＳＲＡＭ３に記憶させた最新の計測データＤ２を３０分間隔で主記憶領域４ｂに記憶させる構成を採用することができる。この際に、計測開始から１秒が経過した時点においては、計測部２によって出力された計測データＤ１のみに基づいて計測データＤ２を生成し、計測開始から２秒後以降においては、計測部２によって出力された計測データＤ１と、１秒前にＳＲＡＭ３に記憶させた計測データＤ２とに基づいて最新の計測データＤ２を生成して、生成した計測データＤ２をＳＲＡＭ３に上書き（計測データＤ２の書き換え）するように構成すればよい。この構成を採用することにより、ＳＲＡＭ３として、少なくとも１個の計測データＤ２を記憶可能な少ない記憶容量で安価な記憶素子を用いることができるため、計測装置の製造コストを十分に低減することができる。
【００３２】
また、本発明の実施の形態では、１秒間隔での計測データＤ１の生成、１分間隔での待避用データＤ２ａの生成、および３０分間隔での計測データＤ２の生成を実行する構成について説明したが、本発明における第１から第３の時間間隔については、本発明の実施の形態に示した時間間隔に限定されず、任意の時間間隔に規定することができる。加えて、本発明における計測データについても、電力計やガスメータなどの検針値に限定されず、各種の計測対象機器についての計測値を記憶させるように構成することができる。
【００３３】
【発明の効果】
以上のように、請求項１記載の計測装置によれば、制御部が第１の時間間隔よりも長い第２の時間間隔で第２計測データを生成して第２記憶部に順次記憶させると共に、第１の時間間隔よりも長く、かつ第２の時間間隔よりも短い第３の時間間隔で待避用データを生成して第３記憶部（不揮発性記憶手段）に順次記憶させる構成を採用したことにより、バックアップ用電池等を不要としつつ、保護すべき計測データ（この場合、待避用データおよび第２計測データ）の消失を回避することができる。このため、計測装置の製造コストを低下させることができると共に、バックアップ用電池を省いた分だけ装置を小形化することができる。また、第１計測データに基づいて第３の時間間隔で生成する待避用データを第３記憶部に記憶させる構成を採用したことにより、複数の第１計測データのすべてを第３記憶部に記憶させる構成と比較して、第３記憶部の書き換え回数（消去回数）を少なくできる結果、第３記憶部を長期に亘って無交換で使用することができる。
【００３４】
また、請求項２記載の計測装置によれば、第２の時間間隔内に生成される待避用データの数に対してＮ倍以上の数の待避用データを記憶可能な記憶領域を備えて第３記憶部を構成し、制御部は、第２記憶部に対するＮ回目の第２計測データの記憶が完了した際に第３記憶部における記憶領域内の複数の待避用データを消去させる構成を採用したことにより、第２記憶部に対する第２計測データの記憶が完了するまでの間に生成される待避用データを確実に記憶（保存）させておくことができると共に、「Ｎ倍以上の数」および「Ｎ回目」におけるＮを１とした場合には、必要以上に大きな記憶領域を第２記憶部として確保した構成と比較して、第２計測データの記憶領域を十分に大きく確保することができる。また、上記のＮを２以上の自然数とした場合には、第３記憶部の書き換え回数（消去回数）をさらに少なくできる結果、第３記憶部をさらに長期に亘って無交換で使用することができる。
【００３５】
また、請求項３記載の計測装置によれば、不揮発性記憶素子における一部の記憶領域で第２記憶部を構成すると共に他の一部の記憶領域で第３記憶部を構成したことにより、第２記憶部と第３記憶部とを別個独立して配設する構成と比較して、製造コストの低減および装置の小形化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る計測装置１の構成を示すブロック図である。
【図２】計測装置１におけるフラッシュＲＯＭ４のデータ待避領域４ａおよび主記憶領域４ｂを概念的に示す記憶領域図である。
【図３】計測データＤ１，Ｄ２および待避用データＤ２ａの生成周期についての一例を示すタイムチャートである。
【図４】左図は、計測開始から４３秒が経過した時点でのＳＲＡＭ３における計測データＤ１，Ｄ１・・についての記憶状態を示し、右図は、この時点でのフラッシュＲＯＭ４におけるデータ記憶状態を示す記憶領域図である。
【図５】左図は、計測開始から１分が経過した時点でのＳＲＡＭ３における計測データＤ１，Ｄ１・・についての記憶状態を示し、右図は、この時点でのフラッシュＲＯＭ４のデータ待避領域４ａにおける待避用データＤ２ａについての記憶状態と、主記憶領域４ｂにおける計測データＤ２についてのデータ記憶状態とを示す記憶領域図である。
【図６】左図は、計測開始から３０分が経過した時点でのＳＲＡＭ３における計測データＤ１，Ｄ１・・についての記憶状態を示し、右図は、この時点でのフラッシュＲＯＭ４のデータ待避領域４ａにおける待避用データＤ２ａ，Ｄ２ａ・・についての記憶状態と、主記憶領域４ｂにおける計測データＤ２についての記憶状態とを示す記憶領域図である。
【図７】左図は、制御部６による計測データＤ１，Ｄ１・・の消去完了後のＳＲＡＭ３におけるデータ記憶状態を示し、右図は、待避用データＤ２ａ，Ｄ２ａ・・の消去完了状態でのデータ待避領域４ａにおける待避用データＤ２ａについての記憶状態と、主記憶領域４ｂにおける計測データＤ２についてのデータ記憶状態とを示す記憶領域図である。
【図８】左図は、計測開始から数十時間が経過した時点でのＳＲＡＭ３における計測データＤ１についての記憶状態を示し、右図は、この時点でのフラッシュＲＯＭ４のデータ待避領域４ａにおける待避用データＤ２ａについてのデータ記憶状態と、主記憶領域４ｂにおける計測データＤ２，Ｄ２・・についての記憶状態とを示す記憶領域図である。
【図９】左図は、商用交流の供給が絶たれた状態でのＳＲＡＭ３におけるデータ記憶状態を示し、右図は、この時点でのフラッシュＲＯＭ４のデータ待避領域４ａにおける待避用データＤ２ａ，Ｄ２ａ・・についての記憶状態と、主記憶領域４ｂにおける計測データＤ２，Ｄ２・・についての記憶状態とを示す記憶領域図である。
【図１０】左図は、制御部６による異常電源断処理の実行後のＳＲＡＭ３における計測データＤ１についての記憶状態を示し、右図は、この時点でのフラッシュＲＯＭ４のデータ待避領域４ａにおける待避用データＤ２ａについてのデータ記憶状態と、主記憶領域４ｂにおける計測データＤ２，Ｄ２・・および計測データＤ２ｂについての記憶状態とを示す記憶領域図である。
【図１１】出願人が既に開発している計測装置１１の構成を示すブロック図である。
【符号の説明】
１  計測装置
２  計測部
３  ＳＲＡＭ
４  フラッシュＲＯＭ
４ａ  データ待避領域
４ｂ  主記憶領域
５  通信部
６  制御部
Ｄ１，Ｄ２  計測データ
Ｄ２ａ  待避用データ
【図１】
2004325314.tif 000003
【図２】
2004325314.tif 000004
【図３】
2004325314.tif 000005
【図４】
2004325314.tif 000006
【図５】
2004325314.tif 000007
【図６】
2004325314.tif 000008
【図７】
2004325314.tif 000009
【図８】
2004325314.tif 000010
【図９】
2004325314.tif 000011
【図１０】
2004325314.tif 000012
【図１１】
2004325314.tif 000013