(57)【要約】【課題】電源線と、その電源線と隣接する他の電源線とのショートを抑制する素子基板、電子装置、電気光学装置及び電子機器を提供する。【解決手段】電源電圧供給線Ｌｏを介して供給される電源電圧に基づいて前記電源電圧とは異なった値を有する駆動電圧ＶｏＧ，ＶｏＢ，ＶｏＲをそれぞれ発生させる抵抗分圧回路３２を素子基板上に形成した。そして、前記駆動電圧ＶｏＧを緑用画素回路３０Ｇに形成された緑用駆動トランジスタＱｄＧに、前記駆動電圧ＶｏＢを青用画素回路３０Ｂに形成された青用駆動トランジスタＱｄＢに、前記駆動電圧ＶｏＲを赤用画素回路３０Ｒに形成された赤用駆動トランジスタＱｄＲに供給するようにした。【選択図】      図４
2004219931.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子と第２の端子とを備え、前記第１の端子と前記第２の端子との間の電圧差、または、前記第２の端子に印加される電圧値に依存して、光学特性または電気特性が変化する第１の電子素子の前記第２の端子に印加する駆動電圧を生成する素子基板であって、
基板と、
前記基板上に形成された複数の電源線と、
前記複数の電源線の少なくとも１つの電源線を介して供給される電源電圧を変換して、前記電源電圧とは異なる少なくとも一つの電圧を生成する、前記基板上に形成された電圧変換部と、を備え、
前記電圧変換部で生成した前記少なくとも１つの電圧が前記駆動電圧として用いられることを特徴とする素子基板。
【請求項２】
第１の端子と第２の端子とを備え、前記第１の端子と前記第２の端子との間の電圧差、または、前記第２の端子に印加される電圧値に依存して、光学特性または電気特性が変化する第１の電子素子の前記第２の端子に印加する駆動電圧を生成する素子基板であって、
基板と、
前記基板上に形成された複数の電源線と、
前記複数の電源線の少なくとも１つの電源線を介して供給される電源電圧を変換して、前記電源電圧とは異なる少なくとも一つの電圧を生成する、前記基板上に形成された電圧変換部と、
前記電圧変換部で変換された前記少なくとも１つの電圧を出力する出力端に接続された少なくとも１つのトランジスタと、を備え、
前記少なくとも１つのトランジスタは前記第２の端子に接続されていることを特徴とする素子基板。
【請求項３】
第１の端子と第２の端子とを備え、前記第１の端子と前記第２の端子との間の電圧差、または、前記第２の端子に印加される電圧値に依存して、光学特性または電気特性が変化する第１の電子素子と、
第３の端子と第４の端子とを備え、前記第３の端子と前記第４の端子との間の電圧差、または、前記第４の端子に印加される電圧値に依存して、光学特性または電気特性が変化する第２の電子素子と、
電源線を介して供給される電源電圧に基づいて、前記電源電圧とは異なる値を有する少なくとも一つの電圧を発生させる電圧変換部と
を含み、
前記第１の電子素子と前記第２の電子素子と前記電圧変換部とは、同一基板上に形成され、
前記電圧変換部は、前記第１の電子素子あるいは前記第２の電子素子の数に応じて設けられ、
前記少なくとも一つの電圧は、前記第２端子または前記第４端子に印加されるようにしたことを特徴とする電子装置。
【請求項４】
請求項３に記載の電子装置において、
前記少なくとも一つの電圧は、少なくとも一つのトランジスタを介して前記第４端子に印加されることを特徴とする電子装置。
【請求項５】
請求項３または４のいずれか１つに記載の電子装置において、
前記電圧変換部は抵抗素子を含むことを特徴とする電子装置。
【請求項６】
データ線と、走査線と、電源線とを含む電気光学装置において、
第１の端子と第２の端子とを備え、前記データ線から供給されるデータ信号に応じて前記第１の端子と前記第２の端子との間の電圧差、または、前記第２の端子に印加される電圧値が決定され、且つ、その決定された前記電圧差、または、前記電圧値に依存して光学特性または電気特性が変化する第１の電気光学素子と、
第３の端子と第４の端子とを備え、前記データ線から供給されるデータ信号に応じて前記第３の端子と前記第４の端子との間の電圧差、または、前記第４の端子に印加される電圧値が決定され、且つ、その決定された前記電圧差、または、前記電圧値に依存して光学特性または電気特性が変化する第２の電気光学素子と、
前記電源線を介して供給される電源電圧に基づいて、前記電源電圧とは異なる値を有する少なくとも一つの電圧を発生させる電圧変換部と
を含み、
前記第１の電気光学素子と前記第２の電気光学素子と前記電圧変換部とは、同一基板上に形成され、
前記電圧変換部は、前記第１の電気光学素子あるいは前記第２の電気光学素子の数に応じて設けられ、
前記少なくとも一つの電圧は、前記第２の端子または前記第４の端子に印加されるようにしたことを特徴とする電気光学装置。
【請求項７】
請求項６に記載の電気光学装置において、
前記少なくとも一つの電圧は、少なくとも一つのトランジスタを介して前記第４端子に印加されることを特徴とする電気光学装置。
【請求項８】
請求項６または７に記載の電気光学装置において、
前記走査線と接続し、該走査線から供給されるスイッチング信号によりオン状態またはオフ状態に制御されるスイッチング素子と、
前記スイッチング素子がオン状態となることにより前記データ線から供給されるデータ信号を電荷量として保持する容量素子と、
前記トランジスタと接続し、前記電荷量に基づいたそれぞれ異なった電流レンジで駆動する前記第１の電気光学素子または前記第２の電気光学素子と、
を含む電子回路を複数備えたことを特徴とする電気光学装置。
【請求項９】
請求項６乃至８のいずれか１つに記載の電気光学装置において、
前記電圧変換部は抵抗素子で構成されていることを特徴とする電気光学装置。
【請求項１０】
請求項６乃至９のいずれか１つに記載の電気光学装置において、
前記第１の電気光学素子または前記第２の電気光学素子は、それぞれ、緑色発光、青色発光及び赤色発光を示す電気光学素子のうちのいずれか２つであることを特徴とする電気光学装置。
【請求項１１】
請求項１０に記載の電気光学装置において、
前記緑色を発光させる電気光学素子同士、前記青色を発光させる電気光学素子同士または前記赤色を発光させる電気光学素子同士が隣接して配置されないようにしたことを特徴とする電気光学装置。
【請求項１２】
請求項６乃至１１のいずれか１つに記載の電気光学装置において、
前記電気光学素子はＥＬ素子であることを特徴とする電気光学装置。
【請求項１３】
請求項１２に記載の電気光学装置において、
前記ＥＬ素子は発光層が有機材料で構成されていることを特徴とする電気光学装置。
【請求項１４】
請求項１または２に記載の素子基板を備えていることを特徴とする電子機器。
【請求項１５】
請求項６乃至１３の何れか１つに記載の電気光学装置を実装していることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、素子基板、電子装置、電気光学装置及び電子機器に関するものである。
【０００２】
【従来の技術】
液晶素子、有機ＥＬ素子、電気泳動素子、電子放出素子等といった電気光学素子を複数備えた表示ディスプレイの駆動方式の一つにアクティブマトリクス駆動方式がある。アクティブマトリクス駆動方式の表示ディスプレイには、データ線、走査線及び電源線が設けられている。そして、データ線と走査線とが互いに交差する位置に、電気光学素子とその電気光学素子に駆動電力を供給する駆動トランジスタが設けられている。前記駆動トランジスタは前記電源線に接続され、その電源線から供給される電源電圧が印加されるようになっている。（例えば、特許文献１参照）。
【０００３】
【特許文献１】
国際公開第ＷＯ９８／３６４０７号パンフレット
【０００４】
【発明が解決しようとする課題】
ところで、前記電気光学装置は、多層配線構造を成している。そして、前記電源線は、他の電源線と同じ配線層に隣接して形成されている。従って、電源線の製造時に、不純物の混入等によって、電源線とその電源線に隣接する他の電源線とがショートしてしまう場合がある。このため、電気光学装置の歩留まりが劣化してしまう。
【０００５】
また、近年、有機ＥＬディスプレイの高精細化に伴って画素回路を高密度で配置されることが要求されている。この画素回路の高密度配置に伴って、電源線間の距離が短くなるため、開口率が低下してしまい、歩留まりの低下に加えて、電源線の寄生容量が大きくなることから表示品位の劣化を招きやすい。
【０００６】
本発明は上記問題点を解消するためになされたものであって、その目的は、電源線と、その電源線と隣接する他の電源線とのショートを抑制する素子基板、電子装置、電気光学装置及び電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の素子基板は、第１の端子と第２の端子とを備え、前記第１の端子と前記第２の端子との間の電圧差、または、前記第２の端子に印加される電圧値に依存して、光学特性または電気特性が変化する第１の電子素子の前記第２の端子に印加する駆動電圧を生成する素子基板であって、基板と、前記基板上に形成された複数の電源線と、前記複数の電源線の少なくとも１つの電源線を介して供給される電源電圧を変換して、前記電源電圧とは異なる少なくとも一つの電圧を生成する、前記基板上に形成された電圧変換部と、を備え、前記電圧変換部で生成した前記少なくとも１つの電圧が前記駆動電圧として用いられる。
【０００８】
これによれば、第１の電子素子及び第２の電子素子に印加される、それぞれ異なった電圧値を有する電圧を、一つの電源電圧から発生させることができる電圧変換部を備えた素子基板を提供することができる。
【０００９】
本発明の素子基板は、第１の端子と第２の端子とを備え、前記第１の端子と前記第２の端子との間の電圧差、または、前記第２の端子に印加される電圧値に依存して、光学特性または電気特性が変化する第１の電子素子の前記第２の端子に印加する駆動電圧を生成する素子基板であって、基板と、前記基板上に形成された複数の電源線と、前記複数の電源線の少なくとも１つの電源線を介して供給される電源電圧を変換して、前記電源電圧とは異なる少なくとも一つの電圧を生成する、前記基板上に形成された電圧変換部と、前記電圧変換部で変換された前記少なくとも１つの電圧を出力する出力端に接続された少なくとも１つのトランジスタと、を備え、前記少なくとも１つのトランジスタは前記第２の端子に接続されている。
【００１０】
これによれば、第１の電子素子及び第２の電子素子に印加される、それぞれ異なった電圧値を有する電圧を、一つの電源電圧から発生させることができる電圧変換部を備えた素子基板を提供することができる。
【００１１】
本発明の電子装置は、第１の端子と第２の端子とを備え、前記第１の端子と前記第２の端子との間の電圧差、または、前記第２の端子に印加される電圧値に依存して、光学特性または電気特性が変化する第１の電子素子と、第３の端子と第４の端子とを備え、前記第３の端子と前記第４の端子との間の電圧差、または、前記第４の端子に印加される電圧値に依存して、光学特性または電気特性が変化する第２の電子素子と、電源線を介して供給される電源電圧に基づいて、前記電源電圧とは異なる値を有する少なくとも一つの電圧を発生させる電圧変換部とを含み、前記第１の電子素子と前記第２の電子素子と前記電圧変換部とは、同一基板上に形成され、前記電圧変換部は、前記第１の電子素子あるいは前記第２の電子素子の数に応じて設けられ、前記少なくとも一つの電圧は、前記第２端子または前記第４端子に印加されるようにした。
【００１２】
これによれば、第１の電子素子及び第２の電子素子に印加される、それぞれ異なった電圧値を有する電圧を、一つの電源電圧から発生させることができる電圧変換部を備えた。このことによって、第１の電子素子及び第２の電子素子毎の電源線を設ける必要がないので、その分だけ電源線の本数を削減することができる。従って、製造時の電源線のショートを抑制することができる。
【００１３】
この電子装置において、前記少なくとも一つの電圧は、少なくとも一つのトランジスタを介して前記第４端子に印加されるようにしてもよい。
これによれば、電源電圧が異なるトランジスタ毎に電源線を設ける必要がないので、その分だけ電源線の本数を削減することができる。
【００１４】
この電子装置において、前記電圧変換部は抵抗素子を含んでもよい。抵抗素子として、ダイオードやトランジスタなども採用可能である。
これによれば、電源電圧を抵抗素子で分圧することで所望の値の電圧値を容易に発生させることができる。
【００１５】
本発明の電気光学装置は、データ線と、走査線と、電源線とを含む電気光学装置において、第１の端子と第２の端子とを備え、前記データ線から供給されるデータ信号に応じて前記第１の端子と前記第２の端子との間の電圧差、または、前記第２の端子に印加される電圧値が決定され、且つ、その決定された前記電圧差、または、前記電圧値に依存して光学特性または電気特性が変化する第１の電気光学素子と、第３の端子と第４の端子とを備え、前記データ線から供給されるデータ信号に応じて前記第３の端子と前記第４の端子との間の電圧差、または、前記第４の端子に印加される電圧値が決定され、且つ、その決定された前記電圧差、または、前記電圧値に依存して光学特性または電気特性が変化する第２の電気光学素子と、前記電源線を介して供給される電源電圧に基づいて、前記電源電圧とは異なる値を有する少なくとも一つの電圧を発生させる電圧変換部とを含み、前記第１の電気光学素子と前記第２の電気光学素子と前記電圧変換部とは、同一基板上に形成され、前記電圧変換部は、前記第１の電気光学素子あるいは前記第２の電気光学素子の数に応じて設けられ、前記少なくとも一つの電圧は、前記第２の端子または前記第４の端子に印加されるようにした前記電圧は、前記第４端子に印加されるようにした。
【００１６】
これによれば、第１の電気光学素子及び第２の電気光学素子にそれぞれ印加される、異なった電圧値を有する電圧を、一つの電源電圧から発生させることができる電圧変換部を備えた。このことによって、第１の電気光学素子または第２の電気光学素子毎の電源線を設ける必要がないので、その分だけ電源線の本数を削減することができる。従って、製造時の電源線のショートを抑制することができる。この結果、電気光学装置の歩留まりを向上させることができる。また、第１の電気光学素子及び第２の電気光学素子毎の電源線を設ける必要がないので、その分だけ電気光学装置の高開口率化及び高密度化を実現することができる。
【００１７】
この電気光学装置は、前記少なくとも一つの電圧は、少なくとも一つのトランジスタを介して前記第４端子に印加されてもよい。
これによれば、電源電圧が異なるトランジスタ毎に電源線を設ける必要がないので、その分だけ電源線の本数を削減することができる。
【００１８】
この電気光学装置において、前記走査線と接続し、該走査線から供給されるスイッチング信号によりオン状態またはオフ状態に制御されるスイッチング素子と、前記スイッチング素子がオン状態となることにより前記データ線から供給されるデータ信号を電荷量として保持する容量素子と、前記トランジスタと接続し、前記電荷量に基づいたそれぞれ異なった電流レンジで駆動する前記第１の電気光学素子または前記第２の電気光学素子と、を含む電子回路を複数備えていてもよい。
【００１９】
これによれば、アクティブマトリクス駆動型の電気光学装置の製造時の電源線のショートを抑制することができる。また、アクティブマトリクス駆動型の高開口率化及び高密度化を実現することができる。
【００２０】
この電子装置において、前記電圧変換部は抵抗素子を含んでもよい。
これによれば、電源電圧を抵抗素子で分圧することで所望の値の電圧値を容易に発生させることができる。
【００２１】
この電気光学装置は、前記第１の電気光学素子または前記第２の電気光学素子は、それぞれ、緑色発光、青色発光及び赤色発光を示す電気光学素子のうちのいずれか２つであってもよい。
これによれば、フルカラー表示可能な電気光学装置の電源線の本数を削減することができる。
【００２２】
この電気光学装置において、前記緑色を発光させる電気光学素子同士、前記青色を発光させる電気光学素子同士または前記赤色を発光させる電気光学素子同士が隣接して配置されないようにしてもよい。
これによれば、緑色を発光させる電気光学素子同士、青色を発光させる電気光学素子同士または赤色を発光させる電気光学素子同士が隣接して配置されない電気光学装置の電源線の本数を削減することができる。
【００２３】
この電気光学装置において、前記電気光学素子はＥＬ素子であってもよい。
これによれば、電気光学素子がＥＬ素子で構成された電気光学装置の電源線の本数を削減することができる。
【００２４】
この電気光学装置において、前記ＥＬ素子は発光層が有機材料で構成されていてもよい。
これによれば、電気光学素子が有機ＥＬ素子で構成された電気光学装置の電源線の本数を削減することができる。
【００２５】
本発明における電子機器は、上記記載の素子基板を実装した。
この電子機器によれば、電源線の本数が少ない素子基板を備えた電子機器を提供することができる。
【００２６】
本発明の電子機器は、上記記載の電気光学装置を実装した。
この電子機器によれば、表示品位が電気光学装置を備えた電子機器を提供することができる。
【００２７】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜１０に従って説明する。図１は、電子装置又は電気光学装置としての有機ＥＬディスプレイの概略構成図である。図２は、制御用ＩＣの内部構成を示すブロック図である。図３は、表示パネル部及びデータ線駆動回路の回路構成の一部を示す電気的構成図である。図４は、画素回路の回路構成図である。図５は、画素回路の一部断面図である。
【００２８】
尚、本実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術思想の範囲内で任意に変更可能である。また、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
【００２９】
図１に示すように、有機ＥＬディスプレイ１０は、その略中央部に表示領域Ｐを有する表示パネル部１１と、該表示パネル部１１の図中下側に接続され、前記表示領域Ｐに表示される画像を制御するための各種制御信号を生成する制御用ＩＣ１２とを備えている。
【００３０】
表示パネル部１１は、素子基板Ｈ上に形成されている。表示パネル部１１は、前記表示領域Ｐの左右両側部に形成された一対の走査線駆動回路１３と、表示領域Ｐを介して前記制御用ＩＣ１２と対向する位置に形成された検査回路１４とを備えている。また、表示パネル部１１は、電源配線１５と陰極配線１６とを備えている。
【００３１】
表示パネル部１１は、図３に示すように、その表示領域Ｐの列方向に沿って延びる複数の緑、青及び赤用データ線ＸＧｍ，ＸＢｍ，ＸＲｍ（ｍは自然数）が配設されている。緑、青及び赤用データ線ＸＧｍ，ＸＢｍ，ＸＲｍは、表示領域Ｐの左端側から第１の緑用データ線ＸＧ１、第１の青用データ線ＸＢ１、第１の赤用データ線ＸＲ１、第２の緑用データ線ＸＧ２、・・・の順に配設されている。また、表示パネル部１１は、その行方向に沿って延びる複数の走査線Ｙｎ（ｎは自然数）が配設されている。そして、緑、青及び赤用データ線ＸＧｍ，ＸＢｍ，ＸＲｍと走査線Ｙｎとの交差部に対応する位置に、複数の電子回路としての画素回路３０がマトリクス状に配置形成されている。
【００３２】
走査線駆動回路１３は、走査制御信号に基づいて前記複数の走査線Ｙｎのうち、１本を選択駆動して１行分の画素回路群を選択する。そして、選択された画素回路群に走査信号を出力する。
【００３３】
検査回路１４は、制御用ＩＣ１２から出力される各種制御信号等を検出し、製造途中や出荷時の有機ＥＬディスプレイ１０の品質、欠陥の検査を行うための回路である。
【００３４】
電源配線１５は、図３に示すように、前記走査線Ｙｎに平行して配設された電源線としての電源電圧供給線Ｌｏに接続されている。電源電圧供給線Ｌｏは、電源配線１５を介して後記する電源電圧Ｖｏを各画素回路３０に供給する。
【００３５】
陰極配線１６は、前記電源配線１５の外側に形成され、前記表示領域Ｐを囲むように略コ字状に形成されている。
制御用ＩＣ１２は、ポリイミドテープＴ上に実装されている。ポリイミドテープＴは、その一側が接着剤等によって表示パネル部１１（素子基板Ｈ）に接着されている。制御用ＩＣ１２は、図示しない外部装置と接続されるとともに、前記走査線駆動回路１３、前記電源配線１５及び前記陰極配線１６と電気的に接続されている。
【００３６】
制御用ＩＣ１２は、図２に示すように、走査制御信号生成回路１７、データ線駆動回路１８、電源電圧生成回路１９及び陰極用電源回路２０が内蔵されている。
【００３７】
走査制御信号生成回路１７は、前記外部装置から供給される信号に基づいて走査制御信号を生成し、その生成された走査制御信号を前記走査線駆動回路１３に出力する。
【００３８】
データ線駆動回路１８は、複数の単一ライン駆動回路１８Ｇ，１８Ｂ，１８Ｒを備えている（図３参照）。複数の単一ライン駆動回路１８Ｇ，１８Ｂ，１８Ｒは、それぞれ、前記外部装置から供給される信号に基づいて緑、青及び赤用データ信号ＶＤＧ，ＶＤＢ，ＶＤＲを生成し、その生成された各データ信号ＶＤＧ，ＶＤＢ，ＶＤＲを対応する緑、青及び赤用データ線ＸＧｍ，ＸＢｍ，ＸＲｍに出力する。
【００３９】
電源電圧生成回路１９は、電源電圧Ｖｏを生成するとともに、生成された電源電圧Ｖｏを前記電源配線１５に出力する。この電源電圧Ｖｏは、後記する緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲの駆動電圧ＶｏＧ，ＶｏＢ，ＶｏＲより大きくなるように予め設定されている。陰極用電源回路２０は、表示パネル部１１に形成された前記陰極配線１６に接続されている。
【００４０】
次に、画素回路３０について図４に従って説明する。
画素回路３０は、図４に示すように、その形成領域に、四角升状の緑用画素形成領域ＺＧ、青用画素形成領域ＺＢ、赤用画素形成領域ＺＲ及びダミー形成領域ＺＳが設けられている。この四角升状に割り当てられた各形成領域ＺＧ，ＺＢ，ＺＲ，ＺＳ（各画素回路３０Ｇ，３０Ｂ，３０Ｒ）の配置は、本実施形態では、図３及び図４に示すように、上段の左側を緑用画素形成領域ＺＧ、右側を青用画素形成領域ＺＢに割り当てている。また、その下段の左側をダミー形成領域ＺＳ、右側を赤用画素形成領域ＺＲに割り当てている。そして、四角升状に形成された緑用画素形成領域ＺＧ、青用画素形成領域ＺＢ、赤用画素形成領域ＺＲ及びダミー形成領域ＺＳとで１画素の領域が形成されている。
【００４１】
前記緑用画素形成領域ＺＧには、緑用画素回路３０Ｇが形成されている。又、前記青用画素形成領域ＺＢには、青用画素回路３０Ｂが形成されている。前記赤用画素形成領域ＺＲには、赤用画素回路３０Ｒが形成されている。尚、ダミー形成領域ＺＳには、前記各画素回路３０Ｇ，３０Ｂ，３０Ｒのいずれもが形成されていない領域である。
【００４２】
従って、前記表示パネル領域Ｐの上下及び左右両端に位置する画素回路３０を除いた、各画素回路３０の各緑用画素形成領域ＺＧ、青用画素形成領域ＺＢ、赤用画素形成領域ＺＲ及びダミー形成領域ＺＳは、隣接する各画素回路３０の各緑用画素形成領域ＺＧ、青用画素形成領域ＺＢ、赤用画素形成領域ＺＲ及びダミー形成領域ＺＳに対して他の形成領域を１つ挟んだ位置関係に形成される。
【００４３】
緑用画素回路３０Ｇは有機材料で構成された発光層から緑色の光を放射する緑用有機ＥＬ素子３１Ｇと、その緑用有機ＥＬ素子３１Ｇに供給される駆動電流を生成する緑用駆動トランジスタＱｄＧ、保持キャパシタＣｏ及びスイッチングトランジスタＱｓとを備えている。緑用駆動トランジスタＱｄＧはｐチャネルＴＦＴで構成されている。スイッチングトランジスタＱｓはｎチャネルＴＦＴで構成されている。
【００４４】
緑用駆動トランジスタＱｄＧは、そのドレインが緑用有機ＥＬ素子３１Ｇの陽極に接続されている。緑用有機ＥＬ素子３１Ｇの陰極は接地されている。緑用駆動トランジスタＱｄＧのゲート／ソース間には保持キャパシタＣｏが接続されている。緑用駆動トランジスタＱｄＧのソースは電圧変換部としての抵抗分圧回路３２に接続されている。
【００４５】
緑用画素回路３０ＧのスイッチングトランジスタＱｓのゲートは、対応する走査線Ｙｎに接続されている。又、スイッチングトランジスタＱｓのドレインは対応する緑用データ線ＸＧｍに接続され、ソースは前記緑用駆動トランジスタＱｄＧのゲートに接続されている。
【００４６】
青用画素回路３０Ｂは有機材料で構成された発光層から青色の光を放射する青用有機ＥＬ素子３１Ｂと、その青用有機ＥＬ素子３１Ｂに供給される駆動電流を生成する青用駆動トランジスタＱｄＢ、保持キャパシタＣｏ及びスイッチングトランジスタＱｓとを備えている。青用駆動トランジスタＱｄＢはｐチャネルＴＦＴで構成されている。スイッチングトランジスタＱｓはｎチャネルＴＦＴで構成されている。
【００４７】
青用駆動トランジスタＱｄＢは、そのドレインが青用有機ＥＬ素子３１Ｂの陽極に接続されている。青用有機ＥＬ素子３１Ｂの陰極は接地されている。青用駆動トランジスタＱｄＢのゲート／ソース間には保持キャパシタＣｏが接続されている。青用駆動トランジスタＱｄＢのソースは後記する抵抗分圧回路３２に接続されている。
【００４８】
青用画素回路３０ＢのスイッチングトランジスタＱｓのゲートは、対応する走査線Ｙｎに接続されている。又、スイッチングトランジスタＱｓは、そのドレインが対応する青用データ線ＸＢｍに接続され、ソースが前記青用駆動トランジスタＱｄＢのゲートに接続されている。
【００４９】
赤用画素回路３０Ｒは有機材料で構成された発光層から赤色の光を放射する赤用有機ＥＬ素子３１Ｒと、その赤用有機ＥＬ素子３１Ｒに供給される駆動電流を生成する赤用駆動トランジスタＱｄＲ、保持キャパシタＣｏ及びスイッチングトランジスタＱｓとを備えている。赤用駆動トランジスタＱｄＲはｐチャネルＴＦＴで構成されている。スイッチングトランジスタＱｓはｎチャネルＴＦＴで構成されている。
【００５０】
赤用駆動トランジスタＱｄＲは、そのドレインが前記有機ＥＬ素子３１Ｒの陽極に接続されている。赤用有機ＥＬ素子３１Ｒの陰極は接地されている。赤用駆動トランジスタＱｄＲのゲート／ソース間には保持キャパシタＣｏが接続されている。赤用駆動トランジスタＱｄＲのソースは後記する抵抗分圧回路３２に接続されている。
【００５１】
赤用画素回路３０Ｒのスイッチング用トランジスタＱｓのゲートは、対応する走査線Ｙｎに接続されている。又、スイッチング用トランジスタＱｓのドレインは対応する赤用データ線ＸＲｍに接続され、ソースは赤用駆動トランジスタＱｄＲのゲートに接続されている。
【００５２】
また、前記緑用有機ＥＬ素子３１Ｇ、前記青用有機ＥＬ素子３１Ｂ及び前記赤用有機ＥＬ素子３１Ｒは、それぞれ異なった電流レンジで駆動するように予め設定されている。
【００５３】
そして、前記各緑、青及び赤用画素回路３０Ｇ，３０Ｂ，３０Ｒを一つの組としてその１組が１つの画素回路３０を構成している。つまり、前記緑用有機ＥＬ素子３１Ｂ同士、前記青用有機ＥＬ素子３１Ｂ同士または前記赤用有機ＥＬ素子３１Ｒ同士が隣接して配置されないように構成されている。
【００５４】
尚、特許請求の範囲に記載された第１の電子素子、第２の電子素子、第１の電気光学素子または第２の電気光学素子は、それぞれ、本実施形態における緑用有機ＥＬ素子３１Ｇ、青用有機ＥＬ素子３１Ｂ及び赤用有機ＥＬ素子３１Ｒから選ばれる有機ＥＬ素子に対応している。また、特許請求の範囲に記載されたトランジスタ、及び、スイッチング素子は、それぞれ、緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲ、及び、スイッチングトランジスタＱｓに対応している。さらに、特許請求の範囲に記載された第１の端子及び第２の端子は、それぞれ、本実施形態における緑用有機ＥＬ素子３１Ｇ、青用有機ＥＬ素子３１Ｂ及び赤用有機ＥＬ素子３１Ｒから選ばれる有機ＥＬ素子の陽極及び陰極に対応している。また、特許請求の範囲に記載された第４の端子は、本実施形態における緑用有機ＥＬ素子３１Ｇ、青用有機ＥＬ素子３１Ｂ及び赤用有機ＥＬ素子３１Ｒから選ばれる有機ＥＬ素子の陽極に対応している。
【００５５】
このように構成された画素回路３０内の緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲと前記電源電圧供給線Ｌｏとの間には抵抗素子で構成された電圧変換回路部としての抵抗分圧回路３２が形成されている。つまり、抵抗分圧回路３２は、前記緑用有機ＥＬ素子３１Ｇ、青用有機ＥＬ素子３１Ｂ及び赤用有機ＥＬ素子３１Ｒと同一基板上に形成されている。
【００５６】
抵抗分圧回路３２は、その第１の電極Ｋ１が前記電源電圧供給線Ｌｏに接続されるとともに第２電極Ｋ２が接地されている。抵抗分圧回路３２は、前記電源電圧供給線Ｌｏを介して供給される電源電圧Ｖｏに基づいて前記電源電圧Ｖｏとは異なった値を有する緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲの各々の駆動電圧ＶｏＧ，ＶｏＢ，ＶｏＲをそれぞれ発生させる。即ち、抵抗分圧回路３２は、前記電源電圧Ｖｏを分圧することで、前記緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲの各々の駆動電圧ＶｏＧ，ＶｏＢ，ＶｏＲを生成し、その生成した駆動電圧ＶｏＧ，ＶｏＢ，ＶｏＲを、各緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲのソースに供給する。
【００５７】
詳述すると、抵抗分圧回路３２はその内部に抵抗ＲＧ，ＲＢ，ＲＲ，Ｒｏを有している。抵抗ＲＧは、その大きさが電源電圧Ｖｏを分圧して緑用駆動トランジスタＱｄＧの駆動電圧ＶｏＧと等しくなるように設定されている。そして、緑用駆動トランジスタＱｄＧはその駆動電圧ＶｏＧに応じた電流レンジの駆動電流Ｉｅｌを前記緑用有機ＥＬ素子３１Ｇに供給する。抵抗ＲＢは、その大きさが電源電圧Ｖｏを分圧して青用駆動トランジスタＱｄＢの駆動電圧ＶｏＢと等しくなるように設定されている。そして、青用駆動トランジスタＱｄＢはその駆動電圧ＶｏＢに応じた電流レンジの駆動電流Ｉｅｌを前記青用有機ＥＬ素子３１Ｂに供給する。抵抗ＲＲは、その大きさが電源電圧Ｖｏを分圧して赤用駆動トランジスタＱｄＲの駆動電圧ＶｏＲと等しくなるように設定されている。そして、赤用駆動トランジスタＱｄＲはその駆動電圧ＶｏＲに応じた電流レンジの駆動電流Ｉｅｌを前記赤用有機ＥＬ素子３１Ｒに供給する。また、抵抗Ｒｏは所定の大きさを有する接地抵抗である。このように、前記抵抗分圧回路３２を抵抗ＲＧ，ＲＢ，ＲＲ，Ｒｏで構成だけで、各駆動電圧ＶｏＧ，ＶｏＢ，ＶｏＲを生成することができる。従って、前記抵抗分圧回路３２を容易に構成することができる。
【００５８】
従って、緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲに対応した各緑、青及び赤用駆動電圧ＶｏＧ，ＶｏＢ，ＶｏＲを供給するための電源電圧供給線をそれぞれ設ける必要がないので、その分だけ隣接する電源電圧供給線Ｌｏ同士を離間して配置することができる。つまり、電源電圧供給線Ｌｏは、緑、青及び赤用画素回路３０Ｇ，３０Ｂ，３０Ｒのうち２つの画素回路分離間して形成することができるので、電源電圧供給線Ｌｏと、該電源電圧供給線Ｌｏに隣接する他の電源電圧供給線Ｌｏとが従来のものと比べて離間して形成することができるので、製造時における不純物の混入等による電源電圧供給線Ｌｏ間のショートを抑制することができる。また、緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲに対応した各緑、青及び赤用駆動電圧ＶｏＧ，ＶｏＢ，ＶｏＲを供給するための電源電圧供給線をそれぞれ設ける必要がないので、その分だけ緑、青及び赤用画素回路３０Ｇ，３０Ｂ，３０Ｒの開口率を向上させることができる。
【００５９】
尚、本実施形態においては、緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲの各々の駆動電圧ＶｏＧ，ＶｏＢ，ＶｏＲは、緑用駆動トランジスタＱｄＧ、青用駆動トランジスタＱｄＢ、赤用駆動トランジスタＱｄＲの順に小さくなるように設定されている。従って、図４に示すように、緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲの各ソースと抵抗分圧回路３２との接続位置は、緑用駆動トランジスタＱｄＧ、青用駆動トランジスタＱｄＢ、赤用駆動トランジスタＱｄＲの順に接地方向に偏倚する。この緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲと抵抗分圧回路３２との接続位置は、これに限定されるものではなく、各緑、青及び赤用有機ＥＬ素子３１Ｇ，３１Ｂ，３１Ｒの各発光層を形成する材料や各緑、青及び赤用有機ＥＬ素子３１Ｇ，３１Ｂ，３１Ｒの素子構造等によって適宜変更してもよい。
【００６０】
そして、このように構成された有機ＥＬディスプレイ１０によれば、各走査線Ｙｎが順番に選択される。そして、その選択された走査線Ｙｎ上の各画素回路３０（各画素回路３０Ｇ，３０Ｂ，３０Ｒ）に各データ線ＸＧｍ，ＸＢｍ，ＸＲｍを介してそれぞれ対応する緑、青及び赤用データ信号ＶＤＧ，ＶＤＢ，ＶＤＲが保持キャパシタＣｏに供給される。
【００６１】
つまり、各緑用単一ライン駆動回路１８Ｇにて生成された緑用データ信号ＶＤＧは、前記走査線駆動回路１３から走査信号が供給されるタイミングで、データ線ＸＧｍを介して対応する緑用画素回路３０Ｇに供給される。すると、緑用画素回路３０Ｇは、前記緑用データ信号ＶＤＧに応じた電荷量を保持キャパシタＣｏに充電するとともに、緑用駆動トランジスタＱｄＧは、その充電された電荷量に応じた駆動電流Ｉｅｌを緑用有機ＥＬ素子３１Ｇに供給する。その結果、緑用有機ＥＬ素子３１Ｇが発光動作する。
【００６２】
同様に、各青用単一ライン駆動回路１８Ｂにて生成された青用データ信号ＶＤＢは、前記走査線駆動回路１３から走査信号が供給されるタイミングで、データ線ＸＢｍを介して対応する青用画素回路３０Ｂに供給される。すると、青用画素回路３０Ｂは、前記青用データ信号ＶＤＢに応じた電荷量を保持キャパシタＣｏに充電するとともに、青用駆動トランジスタＱｄＢは、その充電された電荷量に応じた駆動電流Ｉｅｌを青用有機ＥＬ素子３１Ｂに供給する。その結果、青用有機ＥＬ素子３１Ｂが発光動作する。
【００６３】
同様に、各赤用単一ライン駆動回路１８Ｒにて生成された赤用データ信号ＶＤＲは、前記走査線駆動回路１３から走査信号が供給されるタイミングで、データ線ＸＲｍを介して対応する赤用画素回路３０Ｒ供給される。すると、赤用画素回路３０Ｒは、前記赤用データ信号ＶＤＲに応じた電荷量を保持キャパシタＣｏに充電するとともに、赤用駆動トランジスタＱｄＲは、その充電された電荷量に応じた駆動電流Ｉｅｌを赤用有機ＥＬ素子３１Ｒに供給する。その結果、赤用有機ＥＬ素子３１Ｒが発光動作する。
【００６４】
そして、緑、青及び赤用有機ＥＬ素子３１Ｇ，３１Ｂ，３１Ｒが順次データ信号ＶＤＧ，ＶＤＢ，ＶＤＲに応じて発光動作して画像が表示される。
次に、画素回路３０の構造について図５に従って説明する。図５は、前記抵抗分圧回路３２と、該抵抗分圧回路３２に接続された前記緑用駆動トランジスタＱｄＧ及び前記青用駆動トランジスタＱｄＢとを含む画素回路３０の一部断面図である。尚、図５に示す一部断面図は、図１中のＡ−Ａ’線に沿う断面に対応している。
【００６５】
図５に示すように、ガラス基板４０上には、二酸化珪素（ＳｉＯ２）で形成された下地保護層４１が積層され、この下地保護層４１上には多結晶シリコンで構成されたシリコン層４２，４３が形成されている。シリコン層４２，４３及び下地保護層４１上には、二酸化珪素（ＳｉＯ２）又は窒化珪素（ＳｉＮ）で構成されたゲート絶縁層４４が形成されている。そして、シリコン層４２，４３上には、ゲート絶縁層４４を介してゲート電極４５，４６が形成されている。
【００６６】
ゲート絶縁層４４を介してゲート電極４５と対向するシリコン層４２の領域がチャネル領域４２Ｃである。シリコン層４２のうち、チャネル領域４２Ｃの図中左側には低濃度ドレイン領域４２ＬＤ及び高濃度ドレイン領域４２ＨＤが形成されている。一方、シリコン層４２のうち、チャネル領域４２Ｃの図中右側には低濃度ソース領域４２ＬＳ及び高濃度ソース領域４２ＨＳが形成されている。
【００６７】
一方、シリコン層４３においては、ゲート絶縁層４４を介してゲート電極４６と対向する領域がチャネル領域４３Ｃとなっている。そして、シリコン層４３のうち、チャネル領域４３Ｃの図中左側には低濃度ソース領域４３ＬＳ及び高濃度ソース領域４３ＨＳが形成されている。一方、チャネル領域４３Ｃの図中右側には低濃度ドレイン領域４３ＬＤ及び高濃度ドレイン領域４３ＨＤが形成されている。
【００６８】
前記ゲート電極４５，４６及びゲート絶縁層４４上は、二酸化珪素（ＳｉＯ２）で構成された第２層間絶縁層ＩＤ２が形成されている。
第２層間絶縁層ＩＤ２上には、前記シリコン層４２の高濃度ソース領域４２ＨＳ及び高濃度ドレイン領域４２ＨＤに対応する位置にソース電極４７及びドレイン電極４８が形成されている。前記ソース電極４７及び前記ドレイン電極４８は、それぞれ、ゲート絶縁層４４及び第２層間絶縁層ＩＤ２を開孔して形成された第１及び第２コンタクトホールＣ１，Ｃ２を介して、前記シリコン層４２の高濃度ソース領域４２ＨＳ及び高濃度ドレイン領域４２ＨＤと電気的に接続されている。そして、シリコン層４２、ゲート電極４５、ソース電極４７及びドレイン電極４８で緑用駆動トランジスタＱｄＧが構成されている。
【００６９】
同様に、第２層間絶縁層ＩＤ２上には、前記シリコン層４３の高濃度ソース領域４３ＨＳ及び高濃度ドレイン領域４３ＨＤに対応する位置にソース電極４９及びドレイン電極５０が形成されている。前記ソース電極４９及び前記ドレイン電極５０は、それぞれ、ゲート絶縁層４４及び第２層間絶縁層ＩＤ２を開孔して形成された第３及び第４コンタクトホールＣ３，Ｃ４を介して、前記シリコン層４２の高濃度ソース領域４３ＨＳ及び高濃度ドレイン領域４３ＨＤと電気的に接続されている。
【００７０】
そして、シリコン層４３、ゲート電極４６、ソース電極４９及びドレイン電極５０で青用駆動トランジスタＱｄＢが構成されている。
また、第２層間絶縁層ＩＤ２上であって且つ前記緑用駆動トランジスタＱｄＢのソース電極４７と青用駆動トランジスタＱｄＢのソース電極４９との間には二酸化珪素（ＳｉＯ２）で構成された抵抗分圧回路３２が形成されている。この抵抗分圧回路３２は緑用駆動トランジスタＱｄＢのソース電極４７と接続されているとともに、青用駆動トランジスタＱｄＢのソース電極４９と接続されている。また、抵抗分圧回路３２は図示しない赤用駆動トランジスタＱｄＲのソース電極とも接続されている。
【００７１】
前記第２層間絶縁層ＩＤ２上には二酸化珪素（ＳｉＯ２）で形成された第１層間絶縁層ＩＤ１が形成されている。第１層間絶縁層ＩＤ１上にはスズドープ酸化インジウム（ＩＴＯ）や酸化亜鉛（ＺｎＯ）といった透明導電性薄膜で構成された画素電極５１ａ，５１ｂと、無機材料で構成された第１バンク５２とが形成されている。
【００７２】
画素電極５１ａは、前記第２層間絶縁層ＩＤ２を貫通する第５コンタクトホールＣ５を介して前記緑用駆動トランジスタＱｄＧのドレイン電極４８と電気的に接続されている。透明電極５１ａ上には正孔注入／輸送層５３ａと、緑色の光を放射する有機材料で構成された発光層５３ｂとから構成される緑用機能層ＧＬが形成されている。
【００７３】
画素電極５１ｂは、前記第２層間絶縁層ＩＤ２を貫通する第６コンタクトホールＣ６を介して前記青用駆動トランジスタＱｄＢのドレイン電極５０と電気的に接続されている。透明電極５１ｂ上には正孔注入／輸送層５３ｃと、青色の光を放射する有機材料で構成された発光層５３ｄとから構成される青用機能層ＢＬが形成されている。尚、前記画素電極５１ａ，５１ｂは、それぞれ、緑、青及び赤用有機ＥＬ素子３１Ｇ，３１Ｂ，３１Ｒ（または、緑、青及び赤用機能層ＧＬ，ＢＬ，ＲＬ）以外の液晶素子等といった電気光学素子の場合において、特許請求の範囲に記載された第２の端子に対応していてもよい。または、第５及び第６コンタクトホールＣ５，Ｃ６が、それぞれ、緑、青及び赤用有機ＥＬ素子３１Ｇ，３１Ｂ，３１Ｒ（または、緑、青及び赤用機能層ＧＬ，ＢＬ，ＲＬ）以外の液晶素子等といった電気光学素子の場合において、特許請求の範囲に記載された第２の端子に対応していてもよい。
【００７４】
第１バンク層５２は、各画素電極５１ａ，５１ｂの周縁部上に乗上げて形成されている。また、第１バンク層５２は、緑用機能層ＧＬと青用機能層ＢＬの間に備えられており、緑用機能層ＧＬと青用機能層ＢＬを区画している。
【００７５】
前記第１バンク層５２上には、第２バンク層５４が形成されている。第２バンク層５４は、緑用機能層ＧＬと青用機能層ＢＬの間に備えられており、前記第１バンク層５２と同様に、緑用機能層ＧＬと青用機能層ＢＬを区画している。
【００７６】
そして、本実施形態においては、前記ガラス基板４０、下地保護層４１，ゲート絶縁層４４、第１層間絶縁層ＩＤ１及び第２層間絶縁層ＩＤ２とで素子基板Ｈを構成している。また、前記素子基板Ｈは、これに限定されるものではなく、前記ガラス基板４０、下地保護層４１，ゲート絶縁層４４、第１層間絶縁層ＩＤ１及び第２層間絶縁層ＩＤ２に加えて、第１バンク層５２及び第２バンク層５４で構成されたものであってもよい。
【００７７】
第２バンク層５４及び緑用機能層ＧＬ、青用機能層ＢＬ上には陰極層５５が形成されている。陰極層５５は第１陰極層５５ａと該第１陰極層５５ａ上に積層される第２陰極層５５ｂとから構成されている。陰極層５５は、画素電極５１ａ，５１ｂの対向電極として緑用機能層ＧＬと青用機能層ＢＬに電流を供給する機能を有する。第１陰極層５５ａはフッ化リチウム（ＬｉＦ）とカルシウム（Ｃａ）の積層体又は、アルミニウム（Ａｌ）とカルシウム（Ｃａ）の積層体から構成されている。また、第２陰極層５５ｂは、緑用機能層ＧＬと青用機能層ＢＬから発した光をガラス基板４０側に反射させる機能をも有し、例えば、Ａｌ、Ａｇ、Ｍｇ／Ａｇ積層体等から構成されている。
【００７８】
そして、前記陰極層５５の第２陰極層５５ｂは図１に示した前記陰極配線１６に接続されている。第２陰極層５５ｂ上には、窒素（Ｎ２）といった不活性ガスが充填された領域ＳＰを介して封止基板５６が形成されている。
【００７９】
次に、本実施形態の表示パネル部１１の製造方法を図６〜図１０に従って説明する。図６〜図１０は、図５に示した緑及び青用画素回路３０Ｇ，３０Ｂを含む表示パネル部１１の断面図である。
【００８０】
図６（ａ）に示すように、まず、ガラス基板４０上に、二酸化珪素（ＳｉＯ２）で構成された下地保護層４１を形成する。その後、プラズマＣＶＤ法等を用いて前記下地保護層４１を構成する前記二酸化珪素（ＳｉＯ２）をアモルファス化した後、レーザアニール法又は急速加熱法により結晶粒を成長させて多結晶シリコンで構成されたシリコン層６０を形成する。
【００８１】
次に、図６（ｂ）に示すように、前記シリコン層６０をフォトリソグラフィ法によりパターニングして島状のシリコン層４２，４３を形成し、続いて、各シリコン層４２，４３及び下地保護層４１上に二酸化珪素（ＳｉＯ２）で構成された膜厚約３０ｎｍ〜２００ｎｍのゲート絶縁層４４を形成する。このゲート絶縁層４４の形成は、プラズマＣＶＤ法、熱酸化法等により行う。
【００８２】
次に、図６（ｃ）に示すように、ゲート絶縁層４４上にイオン注入選択マスクＭ１を形成し、この状態でリンイオン（Ｐ）を約１×１０１５ｃｍ−２のドーズ量でイオン注入する。その結果、シリコン層４２，４３中に高濃度ソース領域４２ＨＳ，４３ＨＳ及び高濃度ドレイン領域４２ＨＤ，４３ＨＤが形成される。
【００８３】
次に、前記イオン注入選択マスクＭ１をアッシングして除去した後に、ゲート絶縁層４４上に膜厚約５００ｎｍ程度のアルミニウム（Ａｌ）膜を形成する。その後、前記アルミニウム膜をパターニングすることにより、図７（ａ）に示すゲート電極４５，４６を形成する。このゲート電極４５，４６は、それぞれ前記緑及び青用駆動トランジスタＱｄＧ，ＱｄＢのゲート電極に対応する。また、このとき、上記パターニングにより、電源配線１５及び陰極配線１６を同時に形成する。
【００８４】
続いて、図７（ｂ）に示すように、前記ゲート電極４５，４６をマスクとし、前記シリコン層４２，４３に対してリンイオン（Ｐ）を約４×１０１３ｃｍ−２のドーズ量でイオン注入する。その結果、シリコン層４２，４３中に低濃度ソース領域４２ＬＳ，４３ＬＳ及び低濃度ドレイン領域４２ＬＤ，４３ＬＤが形成される。
【００８５】
次に、ゲート絶縁層４４の全面に二酸化珪素（ＳｉＯ２）で構成された第２層間絶縁層ＩＤ２を形成する。続いて、フォトリソグラフィ法及びエッチングによって、図７（ｃ）に示すように、各緑及び青用駆動トランジスタＱｄＧ，ＱｄＢのソース電極４７，４９及びドレイン電極４８，５０に対応する位置に第１〜第４コンタクトホールＣ１，Ｃ２，Ｃ３，Ｃ４形成用の各孔Ｈ１，Ｈ２，Ｈ３，Ｈ４を形成する。また、このとき、電源配線１５に対応する位置に電源用コンタクトホールＣＬ形成用の孔ＨＬを形成するとともに、陰極配線１６に対応する位置に第１陰極用コンタクトホールＣＫ１形成用の孔ＨＫ１を形成する。
【００８６】
次に、図８（ａ）に示すように、第２層間絶縁層ＩＤ２上に、アルミニウム（Ａｌ）の金属からなる導電層を形成することにより、先に形成した孔Ｈ１，Ｈ２，Ｈ３，Ｈ４，ＨＬ，ＨＫ１にアルミニウム（Ａｌ）を埋め込んで第１〜第４コンタクトホールＣ１，Ｃ２，Ｃ３，Ｃ４、電源用コンタクトホールＣＬ及び第１陰極用コンタクトホールＣＫ１を形成する。その後、ＣＭＰ（化学的機械的研磨）等を用いて第２層間絶縁層ＩＤ２上のアルミニウム（Ａｌ）膜を除去するとともに第２層間絶縁層ＩＤ２を平坦化処理した後、第１コンタクトホールＣ１と第３コンタクトホールＣ３との間に開口部Ｑｍを有するマスクＭ２を形成する。そして、ＣＶＤ法によって、前記開口部Ｑｍに二酸化珪素（ＳｉＯ２）膜を形成する。この開口部Ｑｍに構成された二酸化珪素（ＳｉＯ２）膜が、前記抵抗分圧回路３２となる。
【００８７】
次に、マスクＭ２をアッシングして除去した後に、図８（ｂ）に示すように、第２層間絶縁層ＩＤ２上に蒸着法によってアルミニウム（Ａｌ）で構成された膜厚約２００ｎｍないし８００ｎｍ程度の緑及び青用駆動トランジスタＱｄＧ，ＱｄＢのソース電極４７，４９、ドレイン電極４８，５０、電源電圧供給線Ｌｏ及び第１陰極用コンタクト部ＬＫ１を形成する。このとき、抵抗分圧回路３２の一端（電極Ｋ１）が図示しない位置にて電源電圧供給線Ｌｏに接続するように形成するとともに、同抵抗分圧回路３２の所定の位置にて各緑及び青用駆動トランジスタＱｄＧ，ＱｄＢのソース電極４７，４９と接続するように形成する。また、抵抗分圧回路３２の、前記電源電圧供給線Ｌｏと接続されていない方の一端（電極Ｋ２）には、隣接する他の抵抗分圧回路３２の前記一端（電極Ｋ２）と図示しないアルミニウム配線を介して互いに接続される。そして、このアルミニウム配線は、前記第１陰極用コンタクト部ＬＫ１に接続される。
【００８８】
このようにすることによって、電源電圧供給線Ｌｏは抵抗分圧回路３２を介して緑及び青用駆動トランジスタＱｄＧ，ＱｄＢのソース電極４７，４９と電気的に接続した状態となる。
【００８９】
次に、図８（ｃ）に示すように、第２層間絶縁層ＩＤ２上に、ＣＶＤ法等によって二酸化珪素（ＳｉＯ２）で構成された第１層間絶縁層ＩＤ１を形成する。この第１層間絶縁層ＩＤ１は、膜厚が約１〜２μｍ程度となるように形成されることが望ましい。
【００９０】
続いて、図９（ａ）に示すように、第１層間絶縁層ＩＤ１の、各緑及び青用駆動トランジスタＱｄＧ，ＱｄＢのドレイン電極４８，５０に対応する位置をフォトリソグラフィ法及びエッチングによって除去して第５及び第６コンタクトホールＣ５，Ｃ６形成用の孔Ｈ５，Ｈ６を形成する。また、このとき、第１層間絶縁層ＩＤ１の、前記第１陰極用コンタクト部ＬＫ１に対応する部分に第２陰極用コンタクトホールＣＫ２形成用の孔ＨＫ２を形成する。その後、第１層間絶縁層ＩＤ１上であって、前記第２陰極用コンタクトホールＣＫ２形成用の孔ＨＫ２が形成された部分を除いて、スズドープ酸化インジウム（ＩＴＯ）の薄膜を形成する。このことによって、前記第５及び第６コンタクトホール形成用の孔Ｈ５，Ｈ６を前記ＩＴＯで埋めて第５及び第６コンタクトホールＣ５，Ｃ６を形成する。
【００９１】
続いて、図９（ｂ）に示すように、前記ＩＴＯ薄膜をパターニングして、前記第５及び第６コンタクトホールＣ５，Ｃ６に接続するように画素電極５１ａ，５１ｂを形成する。このことによって、画素電極５１ａ，５１ｂと、前記緑及び青用駆動トランジスタＱｄＧ，ＱｄＢのソース電極４８，５０とが電気的に接続された状態となる。また、第２陰極用コンタクトホールＣＫ２形成用の孔ＨＫ２に蒸着法によってアルミニウム（Ａｌ）を第２陰極用コンタクトホールＣＫ２形成用の孔ＣＫ２を埋め込んで第２陰極用コンタクトホールＣＫ２を形成するとともに、第２陰極用コンタクト部ＬＫ２を形成する。
【００９２】
次に、図９（ｃ）に示すように、第１層間絶縁層ＩＤ１及び画素電極５１ａ，５１ｂに、ＣＶＤ法、ＴＥＯＳ法、スパッタ法、蒸着法等によってＳｉＯ２、ＴｉＯ２、ＳｉＮ等の無機質膜を形成する。そして、この無機質膜が画素電極５１ａ，５１ｂの一部が開口する態様にて形成されるように、同無機質膜をパターニングして第１バンク層５２を形成する。
【００９３】
第１バンク層５２は、その膜厚が約５０〜２００ｎｍの範囲であることが好ましく、特に１５０ｎｍがよい。膜厚が５０ｎｍ未満では、第１バンク層５２が正孔注入／輸送層５３ａ，５３ｃより薄くなり、正孔注入／輸送層５３ａ，５３ｃの平坦性を確保できなくなるので好ましくない。また、膜厚が２００ｎｍを越えると、第１バンク層５２による段差が大きくなって、正孔注入／輸送層５３ａ，５３ｃ上に積層する発光層５３ｂ，５３ｄの平坦性を確保できなくなるので好ましくない。
【００９４】
その後、図１０（ａ）に示すように、第１バンク層５２上に、有機物で構成された第２バンク層５４を形成する。この第２バンク層５４は、第１バンク層５２上に形成されるとともに、画素電極５１ａ，５１ｂの一部が開口する態様にてパターニングして形成されている。
【００９５】
第２バンク層５４は、アクリル樹脂、ポリイミド樹脂等の通常のレジストから形成されている。この第２バンク層５４の厚さは、０．１〜３．５μｍの範囲が好ましく、特に２μｍ程度がよい。厚さが０．１μｍ未満では、正孔注入／輸送層５３ａ，５３ｃ及び発光層５３ｂ，５３ｄの合計膜厚より第２バンク層５４が薄くなり、発光層５３ｂ，５３ｄが上部開口部から溢れるおそれがあるので好ましくない。また、厚さが３．５μｍを越えると、上部開口部による段差が大きくなり、第２バンク層５４上に形成する陰極層５５のステップガバレッジを確保できなくなるので好ましくない。また、第２バンク層５４の厚さを２μｍ以上にすれば、後記する陰極層５５と画素電極５１ａ，５１ｂとの絶縁を高めることができる点でより好ましい。
【００９６】
このようにして、緑用機能層ＧＬ及び青用機能層ＢＬは、第２バンク５４より薄く形成されている。
その後、第１及び第２バンク層５２，５４の表面に、親液性を示す領域と、撥液性を示す領域を形成する。本実施例においてはプラズマ処理工程により、各領域を形成するものとしている。具体的には、前記プラズマ処理工程は、画素電極５１ａ，５１ｂ及び第１バンク層５２を親液性にする親液化工程と、第２バンク層５４を撥液性にする撥液化工程とを少なくとも具備している。
【００９７】
詳しくは、第１及び第２バンク層５２，５４を所定温度（例えば７０〜８０℃程度）に加熱し、次いで親液化工程として大気雰囲気中で酸素を反応ガスとするプラズマ処理（Ｏ２プラズマ処理）を行う。続いて、撥液化工程として大気雰囲気中で４フッ化メタンを反応ガスとするプラズマ処理（ＣＦ４プラズマ処理）を行い、プラズマ処理のために加熱された第１及び第２バンク層５２，５４を室温まで冷却することで、親液性及び撥液性が所定箇所に付与されることとなる。
【００９８】
その後、画素電極５１ａ，５１ｂ上に、緑用機能層ＧＬ及び青用機能層ＢＬをインクジェット法により形成する。詳しくは、緑用機能層ＧＬ及び青用機能層ＢＬは、正孔注入／輸送層５３ａ，５３ｃを形成する所定の材料を含む組成物インクを吐出・乾燥した後に、発光層５３ｂ，５３ｄを形成する所定の材料を含む組成物インクを吐出・乾燥することにより形成される。尚、この緑用機能層ＧＬ及び青用機能層ＢＬの形成工程以降は、正孔注入／輸送層５３ａ，５３ｃ及び発光層５３ｂ，５３ｄの酸化を防止するため、窒素雰囲気又はアルゴン雰囲気といった不活性ガス雰囲気で行うことが好ましい。
【００９９】
次に、図１０（ｂ）に示すように、第２バンク層５４及び緑用機能層ＧＬ及び青用機能層ＢＬ上にフッ化リチウム（ＬｉＦ）とカルシウム（Ｃａ）の積層体又はアルミニウム（Ａｌ）とカルシウム（Ｃａ）の積層体から構成される第１陰極層５５ａを形成する。続いて、Ａｌ、Ａｇ、Ｍｇ／Ａｇ積層体等から構成される第２陰極層５５ｂを形成する。このとき、第２陰極層５５ｂは前記第２陰極用コンタクト部ＬＫ２に接続されるように形成されている。この第１陰極層５５ａと第２陰極層５５ｂとで陰極層５５を構成する。
【０１００】
最後に、基板Ｇの両側部にエポキシ樹脂等で構成された封止材６０を塗布し、窒素雰囲気又はアルゴン雰囲気といった不活性ガス雰囲気中にて陰極層５５を覆うように封止材６０を介して封止基板５６を基板Ｇに接合する。このとき、陰極層５５と封止基板５６との間には窒素雰囲気又はアルゴン雰囲気といった不活性ガスが充填された領域ＳＰが形成される。このようにして、表示パネル部１１が製造される。
【０１０１】
前記実施形態の有機ＥＬディスプレイによれば、以下のような特徴を得ることができる。
（１）本実施形態では、電源電圧供給線Ｌｏを介して供給される電源電圧Ｖｏに基づいて前記電源電圧Ｖｏとは異なった値を有する緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲの各々の駆動電圧ＶｏＧ，ＶｏＢ，ＶｏＲをそれぞれ発生させる。抵抗分圧回路３２を素子基板Ｈ上に形成した。
【０１０２】
このことによって、１本の電源電圧供給線Ｌｏで画素回路３０の各緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲにそれぞれ駆動電圧ＶｏＧ，ＶｏＢ，ＶｏＲを供給することができる。従って、緑用駆動トランジスタＱｄＧ、青用駆動トランジスタＱｄＢ及び赤用駆動トランジスタＱｄＲ毎に、その各駆動電圧ＶｏＧ，ＶｏＢ，ＶｏＲを供給する電源電圧供給線を設ける必要がないので、その分だけ電源電圧供給線の本数を削減することができる。
【０１０３】
また、電源電圧供給線Ｌｏと、該電源電圧供給線Ｌｏと隣接する他の電源電圧供給線Ｌｏとを緑、青及び赤用画素回路３０Ｇ，３０Ｂ，３０Ｒのうち２つの画素回路分離間して形成することができる。従って、電源電圧供給線Ｌｏの製造時における不純物の混入等による電源電圧供給線Ｌｏ間のショートを抑制することができる。従って、電源電圧供給線Ｌｏの本数が削減された分だけ、画素回路３０の開口率を向上させることができる。
【０１０４】
また、電源電圧供給線Ｌｏの本数が削減された分だけ、各緑、青及び赤用画素回路３０Ｇ，３０Ｂ，３０Ｒを互いに高密度に配置形成することができるので、高精細な有機ＥＬディスプレイ１０を提供することができる。
【０１０５】
（２）本実施形態では、抵抗ＲＧ，ＲＢ，ＲＲ，Ｒｏで抵抗分圧回路３２を構成した。従って、前記抵抗分圧回路３２を容易に構成することができる。
尚、表示パネル部１１の製造方法は前記製造方法に限定されるものではなく、適宜変更してもよい。
（第２実施形態）
次に、本発明を具体化した第２実施形態を図１１〜図１４に従って説明する。
【０１０６】
図１１は、表示パネル部の概略的な電気的構成図である。図１２は、画素回路の回路構成図である。図１３は、画素回路の一部断面図である。
本実施形態の有機ＥＬディスプレイ１０は、前記第１実施形態における抵抗分圧回路３２が分圧用配線Ｆｏになるとともに前記第２層間絶縁層ＩＤ２に形成した第１及び第３コンタクトホールＣ１，Ｃ３の直径を変化させたことのみ変更している。従って、本実施形態において、前記第１実施形態と同じ構成部材については符号を等しくし、その詳細な説明を省略する。
【０１０７】
本実施形態の表示領域Ｐは、図１１に示すように、その各画素回路３０内に、その一端が電源電圧供給線Ｌｏに接続された分圧用配線Ｆｏが形成されている。分圧用配線Ｆｏは、図１２に示すように、緑、青及び赤用配線抵抗Ｒａ，Ｒｂ，Ｒｃを介してそれぞれ緑、青及び赤用画素回路３０Ｇ，３０Ｂ，３０Ｂ内の各緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲのソースに接続されている。
【０１０８】
緑用配線抵抗Ｒａは、その大きさが電源電圧供給線Ｌｏを介して供給される電源電圧Ｖｏを緑用配線抵抗Ｒａによって降圧して、緑用駆動トランジスタＱｄＧの駆動電圧ＶｏＧにするように設定されている。青用配線抵抗Ｒｂは、その大きさが電源電圧供給線Ｌｏを介して供給される電源電圧Ｖｏを青用配線抵抗Ｒｂによって降圧して青用駆動トランジスタＱｄＢの駆動電圧ＶｏＢにするように設定されている。赤用配線抵抗Ｒｃは、その大きさが電源電圧供給線Ｌｏを介して供給される電源電圧Ｖｏを赤用配線抵抗Ｒｃによって降圧して赤用駆動トランジスタＱｄＲの駆動電圧ＶｏＲにするように設定されている。
【０１０９】
緑用配線抵抗Ｒａは、図１３に示すように、緑用駆動トランジスタＱｄＧのソース電極４７と、その高濃度ソース領域４２ＨＳとを電気的に接続する第１コンタクトホールＣ１の直径ｄａを所定の大きさに形成することで実現している。青用配線抵抗Ｒｂは、青用駆動トランジスタＱｄＢのソース電極４９と、その高濃度ソース領域４３ＨＳとを電気的に接続する第３コンタクトホールＣ３の直径ｄｂを所定の大きさに形成することで実現している。
【０１１０】
赤用配線抵抗Ｒｃは、赤用駆動トランジスタＱｄＲの図示しないソース電極と、その高濃度ソース領域とを電気的に接続するコンタクトホールの直径を所定の大きさに形成することで実現している。
【０１１１】
尚、本実施形態においては、緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲの各々の駆動電圧ＶｏＧ，ＶｏＢ，ＶｏＲは、緑用駆動トランジスタＱｄＧ、青用駆動トランジスタＱｄＢ、赤用駆動トランジスタＱｄＲの順に小さくなるように設定されている。従って、図１３に示すように、第１コンタクトホールＣ１の直径ｄａは、第３コンタクトホールＣ３の直径ｄｂより大きくなるように形成されている。この各第１及び第３コンタクトホールＣ１，Ｃ３の直径ｄａ，ｄｂの関係は、これに限定されるものではなく、緑用発光層５３ｂ、青用発光層５３ｄ及び赤用発光層を形成する材料や各緑、青及び赤用有機ＥＬ素子３１Ｇ，３１Ｂ，３１Ｒの素子構造等によって適宜変更してもよい。
【０１１２】
この結果、画素回路３０を構成する緑、青及び赤用画素回路３０Ｇ，３０Ｂ，３０Ｒで１つの分圧用配線Ｆｏを共有することができる。従って、前記第１実施形態と同様な効果を得ることができる。
【０１１３】
次に、本実施形態の表示パネル部１１の製造方法を図１４を参照して説明する。
図１４（ａ）に示すように、ゲート絶縁層４４上に二酸化珪素（ＳｉＯ２）で構成された第２層間絶縁層ＩＤ２を形成する。その後、フォトリソグラフィ法及びエッチング処理を施すことで第２層間絶縁層ＩＤ２の緑用駆動トランジスタＱｄＧのソース電極４７及びドレイン電極４８に対応する位置に第１コンタクトホールＣ１及び第２コンタクトホールＣ２形成用の孔Ｈａ，Ｈ２を形成する。また、青用駆動トランジスタＱｄＢのソース電極４９及びドレイン電極５０に対応する位置に第３コンタクトホールＣ３及び第４コンタクトホールＣ４形成用の孔Ｈｂ，Ｈ４を形成する。更に、このとき、電源配線１５に対応する位置に電源用コンタクトホールＣＬ形成用の孔ＨＬを形成するとともに、陰極配線１６に対応する位置に第１陰極用コンタクトホールＣＫ１形成用の孔ＨＫ１を形成する。
【０１１４】
このとき、前記第１コンタクトホールＣ１形成用の孔Ｈａの直径ｄａを所望の抵抗値となるように形成する。また、第３コンタクトホールＣ３形成用の孔Ｈｂの直径ｄｂを所望の抵抗値になるように形成する。
【０１１５】
続いて、図１４（ｂ）に示すように、第２層間絶縁層ＩＤ２を覆うように、アルミニウム（Ａｌ）の金属からなる厚さ約２００ｎｍないし８００ｎｍ程度の導電層を蒸着法により形成し、その後、その導電層をパターニングすることによって、先に形成した孔Ｈａ，Ｈｂ，Ｈ２，Ｈ４，ＨＬ，ＨＫ１に前記アルミニウム（Ａｌ）を埋め込んで各コンタクトホールＣ１，Ｃ２，Ｃ３，Ｃ４，ＣＬ，ＣＫ１を形成する。また、前記パターニングによって、第１コンタクトホールＣ１及び第２コンタクトホールＣ２上には、ソース電極４７及びドレイン電極４８が形成される。同様に、第３コンタクトホールＣ３及び第４コンタクトホールＣ４上には、ソース電極４９及びドレイン電極５０が形成される。
【０１１６】
また、前記電源用コンタクトホールＣＬ及び前記第１陰極用コンタクトホールＣＫ１上に電源電圧供給線Ｌｏ及び第１陰極用コンタクト部ＬＫ１が形成される。更に、ソース電極４７，４９間には分圧用配線Ｆｏが前記ソース電極４７，４９と同時に形成される。このとき、分圧用配線Ｆｏはその一端が電源電圧供給線Ｌｏに接続されるようにパターニング形成される。
【０１１７】
このようにすることによって、電源電圧供給線Ｌｏは分圧用配線Ｆｏを介して緑及び青用駆動トランジスタＱｄＧ，ＱｄＢのソース電極４７，４９と電気的に接続可能となる。
【０１１８】
以降、前記第１実施形態と同様に、画素電極５１ａ，５１ｂ、第１及び第２バンク層５２，５４、緑用機能層ＧＬ及び青用機能層ＢＬ、陰極層５５を形成した後、封止層５６を形成する。このようにして、図１３に示す表示パネル部１１を製造する。
【０１１９】
尚、表示パネル部１１の製造方法は前記製造方法に限定されるものではなく、適宜変更してもよい。
（第３実施形態）
次に、第１又は第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図１５及び図１６に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【０１２０】
図１５は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図１５において、パーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット７３とを備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット７３は前記第１及び第２実施形態と同様な効果を発揮する。
【０１２１】
図１６は、携帯電話の構成を示す斜視図を示す。図１６において、携帯電話８０は、複数の操作ボタン８１、受話口８２、送話口８３、前記有機ＥＬディスプレイ１０を用いた表示ユニット７３を備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット８３は前記第１及び第２実施形態と同様な効果を発揮する。
【０１２２】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○前記第２実施形態では、緑用駆動トランジスタＱｄＧのソース電極４７と、その高濃度ソース領域４２ＨＳとを電気的に接続する第１コンタクトホールＣ１に緑用配線抵抗Ｒａを形成した。また、青用駆動トランジスタＱｄＢのソース電極４９と、その高濃度ソース領域４３ＨＳとを電気的に接続する第３コンタクトホールＣ３に青用配線抵抗Ｒｂを形成した。更に、赤用駆動トランジスタＱｄＲのソース電極と、その高濃度ソース領域とを電気的に接続するコンタクトホールに赤用配線抵抗Ｒｃを形成した。
【０１２３】
これを、第１層間絶縁層ＩＤ１に形成される第５コンタクトホールＣ５の直径を適宜調整して形成することで、第５コンタクトホールＣ５に緑用配線抵抗Ｒａを形成するようにしてもよい。同様に、第１層間絶縁層ＩＤ１に形成される第６コンタクトホールＣ６の直径を適宜調整して形成することで、第６コンタクトホールＣ６に青用配線抵抗Ｒｂを形成するようにしてもよい。同様に、第１層間絶縁層ＩＤ１に形成される赤用駆動トランジスタＱｄＲのドレインとその画素電極とを電気的に接続するコンタクトホールの直径を適宜調整して形成することで、同コンタクトホールに赤用配線抵抗Ｒｃを形成するようにしてもよい。このようにすることによって、前記実施形態と同様な効果を得ることができる。
【０１２４】
○前記実施形態では、電源電圧供給線Ｌｏが走査線Ｙｎに沿って配置されていたが、これに限定されるものではなく、電源電圧供給線Ｌｏが走査線Ｙｎと直交するように配置されたものであってもよい。
【０１２５】
○前記第１実施形態では、抵抗分圧回路３２を二酸化珪素（ＳｉＯ２）で形成したが、これに限定されるものではなく、例えば、多結晶シリコンで形成するようにしてもよい。また、このとき、この多結晶シリコンに例えばリンやボロンといった不純物をイオン注入法で添加されたドープドシリコンを使用してもよい。このとき、注入される不純物のドーズ量を制御することで、多結晶シリコンのシート抵抗を所望の大きさに制御することができる。
【０１２６】
○前記実施形態では、表示パネル部１１の上段の左側に緑用画素形成領域ＺＧ、上段の右側に青用画素形成領域ＺＢを割り当てた。又、下段の左側には、ダミー形成領域ＺＳ、下段の右側に赤用画素形成領域ＺＲを割り当てた。これを、例えば、表示パネル部１１の上段の左側に赤用画素形成領域ＺＲ、上段の右側に緑用画素形成領域ＺＧを割り当てた。又、下段の左側には、ダミー形成領域ＺＳ、下段の右側に青用画素形成領域ＺＢを割り当てるようにしてもよい。
【０１２７】
つまり、画素回路３０を構成する緑用画素形成領域ＺＧ、青用画素形成領域ＺＢ、ダミー形成領域ＺＳ、赤用画素形成領域ＺＲの形成位置は限定されるものではない。
【０１２８】
○前記第１及び第２実施形態では、有機ＥＬディスプレイ１０は、制御用ＩＣ１２、走査線駆動回路１３及び検査回路１４のそれぞれが独立した電子部品によって構成されるようにした。これを、制御用ＩＣ１２、走査線駆動回路１３及び検査回路１４が１チップの半導体集積回路装置によって構成されていてもよい。又、各制御用ＩＣ１２、走査線駆動回路１３及び検査回路１４の全部若しくは一部が一体となった電子部品として構成されていてもよい。このようにすることで、前記第１及び第２実施形態と同様な効果を得ることができる。
【０１２９】
○前記第１及び第２実施形態では、各緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲ及びスイッチング用トランジスタＱｓはそれぞれｐ型、ｎ型ＴＦＴであったが、これに限定されることはなく、例えば、緑、青及び赤用駆動トランジスタＱｄＧ，ＱｄＢ，ＱｄＲ及びスイッチング用トランジスタＱｓがそれぞれｐ型ＴＦＴであってもよい。
【０１３０】
○前記第１及び第２実施形態では、緑用画素形成領域ＺＧ及び右側に形成された青用画素形成領域ＺＢと、ダミー形成領域ＺＳ及び右側に形成された赤用画素形成領域ＺＲとの間に、抵抗分圧回路３２を形成したが、これに限定されることはなく、抵抗分圧回路３２の配置は画素回路３０内であればよい。
【０１３１】
○前記第１及び第２実施形態では、電子回路として画素回路３０に具体化して好適な効果を得たが、緑、青及び赤用有機ＥＬ素子３１Ｇ，３１Ｂ，３１Ｒ以外の例えばＬＥＤやＦＥＤ等の発光素子のような電気光学素子を駆動する電子回路に具体化してもよい。
【０１３２】
○前記第１及び第２実施形態では、第１及び第２の電子素子または第１及び第２の電気光学素子として有機ＥＬ素子３１Ｇ，３１Ｂ，３１Ｒについて具体化したが、無機ＥＬ素子に具体化してもよい。つまり、無機ＥＬ素子からなる無機ＥＬディスプレイに応用しても良い。
【図面の簡単な説明】
【図１】第１の実施形態の有機ＥＬディスプレイの概略構成図である。
【図２】制御用ＩＣの内部構成を示すブロック図である。
【図３】第１実施形態の表示パネル部及びデータ線駆動回路の内部回路構成を示す電気的構成図である。
【図４】第１実施形態の画素回路の回路図である。
【図５】第１実施形態の画素回路の一部断面図である。
【図６】（ａ），（ｂ），（ｃ）は、第１実施形態の表示パネル部の製造方法を説明するための図である。
【図７】（ａ），（ｂ），（ｃ）は、第１実施形態の表示パネル部の製造方法を説明するための図である。
【図８】（ａ），（ｂ），（ｃ）は、第１実施形態の表示パネル部の製造方法を説明するための図である。
【図９】（ａ），（ｂ），（ｃ）は、第１実施形態の表示パネル部の製造方法を説明するための図である。
【図１０】（ａ），（ｂ）は、第１実施形態の表示パネル部の製造方法を説明するための図である。
【図１１】第２実施形態の表示パネル部及びデータ線駆動回路の内部回路構成を示す電気的構成図である。
【図１２】第２実施形態の画素回路の回路図である。
【図１３】第２実施形態の画素回路の一部断面図である。
【図１４】（ａ），（ｂ）は、第２実施形態の表示パネル部の製造方法を説明するための図である。
【図１５】第３実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図１６】第３実施形態を説明するための携帯電話の構成を示す斜視図である。
【符号の説明】
Ｃｏ  容量素子としての保持キャパシタ
Ｈ  素子基板
Ｉｅｌ  駆動電流
Ｌｏ  電源線としての電源電圧供給線
Ｑｓ  スイッチング素子としてのスイッチングトランジスタ
ＱｄＧ，ＱｄＢ，ＱｄＲ  トランジスタとしての緑、青及び赤用駆動トランジスタ
Ｘｍ  データ線
Ｙｎ  走査線
１０  電気光学装置としての有機ＥＬディスプレイ
３０  電子回路としての画素回路
３０Ｇ，３０Ｂ，３０Ｒ  緑、青及び赤用画素回路
３１Ｇ，３１Ｂ，３１Ｒ  第１及び第２の電子素子または第１及び第２の電気光学素子としての緑、青及び赤用有機ＥＬ素子
３２  電圧変換部としての抵抗分圧回路
ＧＬ  発光層としての緑用機能層
ＢＬ  発光層としての青用機能層
８０  電子機器としてのパーソナルコンピュータ
９０  電子機器としての携帯電話
【図１】
2004219931.tif 000003
【図２】
2004219931.tif 000004
【図３】
2004219931.tif 000005
【図４】
2004219931.tif 000006
【図５】
2004219931.tif 000007
【図６】
2004219931.tif 000008
【図７】
2004219931.tif 000009
【図８】
2004219931.tif 000010
【図９】
2004219931.tif 000011
【図１０】
2004219931.tif 000012
【図１１】
2004219931.tif 000013
【図１２】
2004219931.tif 000014
【図１３】
2004219931.tif 000015
【図１４】
2004219931.tif 000016
【図１５】
2004219931.tif 000017
【図１６】
2004219931.tif 000018