(57)【要約】【課題】ＡＴＡバスに接続されたマスターおよびスレーブデバイスのＡＴＡ／ＡＴＡＰＩリセット動作において、接続元のホストコンピュータに対し各デバイスのリセット動作完了を早く通知する。【解決手段】ホストコンピュータ１からＡＴＡバス２を介して接続されるデバイスのＡＴＡ／ＡＴＡＰＩリセット動作において、マスターデバイス７がスレーブデバイス６からのＡＴＡバス２上の信号を監視し、前記バス上のＤＡＳＰ−信号とＰＤＩＡＧ−信号のアサート状態を検出すると、ＡＴＡバス２上のＩＮＴＲＱ信号をアサートするインターフェース回路を設ける。【選択図】  図３
2004178052.tif 000002
【特許請求の範囲】
【請求項１】
ＡＴＡ及びＡＴＡＰＩバスを介してホストコンピュータへＩＮＴＲＱ信号を出力するためのＩＮＴＲＱ信号生成部と、前記ＩＮＴＲＱ信号生成部にＩＮＴＲＱ信号の出力を指示するためのセット要因部と、前記ＡＴＡ及びＡＴＡＰＩバスに接続されたマスターデバイスとスレーブデバイスに対して前記ホストコンピュータからの指示でリセットされた後、前記スレーブデバイスから出力される前記ＡＴＡ及びＡＴＡＰＩバス中のＤＡＳＰ−信号のアサート後にＰＤＩＡＧ−信号のアサートがあれば前記セット要因部にＩＮＴＲＱ信号の出力指示を行うリセット処理部を持つことを特徴とするマスターデバイス。
【請求項２】
ＡＴＡ及びＡＴＡＰＩバスを介してホストコンピュータへＩＮＴＲＱ信号を出力するためのＩＮＴＲＱ信号生成部と、前記ＩＮＴＲＱ信号生成部にＩＮＴＲＱ信号の出力を指示するためのセット要因部と、前記ＡＴＡ及びＡＴＡＰＩバスに接続されたマスターデバイスが前記ホストコンピュータからの指示でリセットされた後、４５０ｍｓ以上に渡って前記ＡＴＡ及びＡＴＡＰＩバス中のＤＡＳＰ−信号がアサートされていなければ、前記セット要因部にＩＮＴＲＱ信号の出力指示を行うリセット処理部を持つことを特徴とするマスターデバイス。
【請求項３】
ＡＴＡ及びＡＴＡＰＩバスを介してホストコンピュータへＩＮＴＲＱ信号を出力するためのＩＮＴＲＱ信号生成部と、前記ＩＮＴＲＱ信号生成部にＩＮＴＲＱ信号の出力を指示するためのセット要因部と、前記ＡＴＡ及びＡＴＡＰＩバスに接続されたマスターデバイスとスレーブデバイスに対して前記ホストコンピュータからの指示でリセットされた後、前記スレーブデバイスの状態をマスターデバイス中のＡＴＡ／ＡＴＡＰＩ規格で決められたエラーレジスタに設定し、マスターデバイスのリセット動作が完了した時に、前記セット要因部にＩＮＴＲＱ信号の出力指示を行うリセット処理部を持つことを特徴とするマスターデバイス。
【請求項４】
ＡＴＡ及びＡＴＡＰＩバスを介してホストコンピュータへＩＮＴＲＱ信号を出力するためのＩＮＴＲＱ信号生成部と、前記ＩＮＴＲＱ信号生成部にＩＮＴＲＱ信号の出力を指示するためのセット要因部と、前記ＡＴＡ及びＡＴＡＰＩバスに接続されたマスターデバイスとスレーブデバイスに対して前記ホストコンピュータからの指示でリセットされた後、前記スレーブデバイスの状態をＡＴＡ及びＡＴＡＰＩバス中のＩＯＣＳ１６−信号に設定し、マスターデバイスのリセット動作が完了した時に、前記セット要因部にＩＮＴＲＱ信号の出力指示を行うリセット処理部を持つことを特徴とするマスターデバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ホストコンピュータとＡＴＡ／ＡＴＡＰＩ（ＡＴ  Ａｔｔａｃｈｍｅｎｔ／ＡＴ  Ａｔｔａｃｈｍｅｎｔ  Ｐａｃｋｅｔ  Ｉｎｔｅｒｆａｃｅ）デバイス間のＡＴＡ／ＡＴＡＰＩリセット処理時間短縮を特徴とするものである。
【０００２】
【従来の技術】
ＡＴＡ／ＡＴＡＰＩは、ホストコンピュータと内蔵用デバイス（ハードディスクやＣＤ−ＲＯＭ等）とのインタフェースの規格であり、その詳細については、Ｘ３Ｔ１３委員会で決められている。図８は、ＡＴＡ及びＡＴＡＰＩバスによって接続された装置のシステムを示している。１台のホストコンピュータ１に対して、デバイス３〜６の計４台がＡＴＡ及びＡＴＡＰＩバス２を介して接続可能である。前記デバイス３〜６は、ＡＴＡ／ＡＴＡＰＩ規格をサポートする装置である。
【０００３】
【表１】
2004178052.tif 000003
【０００４】
表１にＡＴＡ及びＡＴＡＰＩバス２のコネクタ接続信号名を示す。表１のＩＮＴＲＱ信号は、デバイスからホストコンピュータへ知らせる割込み信号であり、前記規格において前記信号のアサート時、前記ホストコンピュータは前記規格で決められている共有レジスタ中のステータスレジスタをリードしなければならない。表１中のＩＯＣＳ１６−信号は、データ８ビット／１６ビット切り替え信号であり、ＡＴＡ−３規格からリザーブ信号となった。表１中のＤＡＳＰ−信号は、スレーブデバイスの有無を判断するための信号である。表１中のＰＤＩＡＧ−信号は、スレーブデバイスの診断結果を通知するための信号である。
【０００５】
【表２】
2004178052.tif 000004
【０００６】
表２は前記規格で決められている共有レジスタを示している。前記ホストコンピュータ１と前記デバイス３〜６は、ＡＴＡ／ＡＴＡＰＩ規定の共有レジスタを使用してコマンドやステータス情報のやり取りを行う。
【０００７】
図９には、ＡＴＡ及びＡＴＡＰＩバス２を介してアクセスする従来のタイミングチャートを示し、図１０には、マスターデバイス３の構成を示す。マスターデバイス３には、ＡＴＡ／ＡＴＡＰＩプロトコル制御部３２があり、その中のＩＮＴＲＱ信号生成部３２１でＩＮＴＲＱ信号を生成しホストコンピュータ１に出力する。ＩＮＴＲＱ信号を生成するために、セット要因部３２２、クリア要因部３２３、マスク要因部３２４から前記生成部３２１へ信号が送られている。前記要因部３２２、３２３、３２４とリセット処理部３２５は接続していない。
【０００８】
ホストコンピュータ１は、リセットを発行し（前記ＡＴＡ及びＡＴＡＰＩバス２中のＲＥＳＥＴ−信号のアサート、或いは、ＡＴＡ／ＡＴＡＰＩ規定の共有レジスタ中のソフトリセットのセット）、デバイス３〜６に対してＡＴＡ／ＡＴＡＰＩ規格で決められているリセット処理を開始させる。前記リセット処理とは、スレーブデバイス４、６が前記リセット後、ＡＴＡ及びＡＴＡＰＩバス２中のＤＡＳＰ−信号とＰＤＩＡＧ−信号をアサートし、マスターデバイス３、５が、前記ＤＡＳＰ−信号では最大４５０ｍｓ、前記ＰＤＩＡＧ−信号では最大３１ｓ、それぞれモニタし、その結果を前記共有レジスタ等に反映するまでの処理である。前記ホストコンピュータ１は、ポーリングを使用して前記デバイス３〜６のリセット処理完了を検知し、コマンド発行など通常の処理を開始する。（例えば、非特許文献１参照）
【０００９】
【非特許文献１】
Ｔ１３  １４１０Ｄ  ＡＴ  Ａｔｔａｃｈｍｅｎｔ  ｗｉｔｈ  Ｐａｃｋｅｔ  Ｉｎｔｅｒｆａｃｅ  −  ６  （ＡＴＡ／ＡＴＡＰＩ−６）  Ｒｅｖｉｓｉｏｎ  ３ｂ  ２６  Ｆｅｂｒｕａｒｙ  ２００２（第１６−２２頁、第３１１−３１２頁）
【００１０】
【発明が解決しようとする課題】
このように従来では、ＡＴＡ／ＡＴＡＰＩリセット処理完了をホストコンピュータ１がポーリングによって検知するようになっており、装置３〜６のＡＴＡ／ＡＴＡＰＩリセット完了が前記ポーリングよりも早く終わっている可能性があり、システム効率が悪かった。
【００１１】
【課題を解決するための手段】
前記課題を解決するために、本発明のマスターデバイスでは、ＡＴＡ及びＡＴＡＰＩバスを介してホストコンピュータへＩＮＴＲＱ信号を出力するためのＩＮＴＲＱ信号生成部を持ち、前記ＩＮＴＲＱ信号生成部にＩＮＴＲＱ信号セット要因信号を生成するセット要因部を持ち、マスターデバイスとスレーブデバイスのリセット動作を監視するリセット処理部を持ち、前記リセット処理部から前記セット要因部、前記ＩＮＴＲＱ信号生成部へスレーブデバイスのリセット動作完了を通知し、ＩＮＴＲＱ信号を出力することを特徴としたものである。
【００１２】
本発明によれば、ホストコンピュータはポーリングすることなくデバイスからのＩＮＴＲＱ信号のアサートにより、ＡＴＡ／ＡＴＡＰＩリセット処理完了を検知しその後コマンド発行など通常の処理を開始する事が可能となり、ＡＴＡ／ＡＴＡＰＩ規格を逸脱すること無くシステム効率の良い装置を提供できる。
【００１３】
【発明の実施の形態】
請求項１に記載の発明は、ＡＴＡ及びＡＴＡＰＩバスを介してホストコンピュータへＩＮＴＲＱ信号を出力するためのＩＮＴＲＱ信号生成部と、前記ＩＮＴＲＱ信号生成部にＩＮＴＲＱ信号の出力を指示するためのセット要因部と、前記ＡＴＡ及びＡＴＡＰＩバスに接続されたマスターデバイスとスレーブデバイスに対して前記ホストコンピュータからの指示でリセットされた後、前記スレーブデバイスから出力される前記ＡＴＡ及びＡＴＡＰＩバス中のＤＡＳＰ−信号のアサート後にＰＤＩＡＧ−信号のアサートがあれば前記セット要因部にＩＮＴＲＱ信号の出力指示を行うリセット処理部を持つことを特徴とするマスターデバイスであり、ホストコンピュータはＡＴＡ及びＡＴＡＰＩバス上のマスターデバイスのポーリングを行わずにリセット完了を検出できるので、即座にコマンド発行ができ、従来に比べ接続されたデバイスの状態を調べるための待ち時間を大幅に短縮できる。
【００１４】
請求項２に記載の発明は、ＡＴＡ及びＡＴＡＰＩバスを介してホストコンピュータへＩＮＴＲＱ信号を出力するためのＩＮＴＲＱ信号生成部と、前記ＩＮＴＲＱ信号生成部にＩＮＴＲＱ信号の出力を指示するためのセット要因部と、前記ＡＴＡ及びＡＴＡＰＩバスに接続されたマスターデバイスが前記ホストコンピュータからの指示でリセットされた後、４５０ｍｓ以上に渡って前記ＡＴＡ及びＡＴＡＰＩバス中のＤＡＳＰ−信号がアサートされていなければ、前記セット要因部にＩＮＴＲＱ信号の出力指示を行うリセット処理部を持つことを特徴とするマスターデバイスであり、ホストコンピュータはＡＴＡ及びＡＴＡＰＩバス上のマスターデバイスのポーリングを行わずにリセット完了を検出できるので、即座にコマンド発行ができ、従来に比べ接続されたデバイスの状態を調べるための待ち時間を大幅に短縮できる。
【００１５】
請求項３に記載の発明は、ＡＴＡ及びＡＴＡＰＩバスを介してホストコンピュータへＩＮＴＲＱ信号を出力するためのＩＮＴＲＱ信号生成部と、前記ＩＮＴＲＱ信号生成部にＩＮＴＲＱ信号の出力を指示するためのセット要因部と、前記ＡＴＡ及びＡＴＡＰＩバスに接続されたマスターデバイスとスレーブデバイスに対して前記ホストコンピュータからの指示でリセットされた後、前記スレーブデバイスの状態をマスターデバイス中のＡＴＡ規格で決められたエラーレジスタに設定し、マスターデバイスのリセット動作が完了した時に、前記セット要因部にＩＮＴＲＱ信号の出力指示を行うリセット処理部を持つことを特徴とするマスターデバイスであり、ホストコンピュータはＡＴＡ及びＡＴＡＰＩバス上のマスターデバイスのポーリングを行わずにリセット完了を検出できるので、即座にコマンド発行ができ、従来に比べ接続されたデバイスの状態を調べるための待ち時間を大幅に短縮できる。。
【００１６】
請求項４に記載の発明は、ＡＴＡ及びＡＴＡＰＩバスを介してホストコンピュータへＩＮＴＲＱ信号を出力するためのＩＮＴＲＱ信号生成部と、前記ＩＮＴＲＱ信号生成部にＩＮＴＲＱ信号の出力を指示するためのセット要因部と、前記ＡＴＡ及びＡＴＡＰＩバスに接続されたマスターデバイスとスレーブデバイスに対して前記ホストコンピュータからの指示でリセットされた後、前記スレーブデバイスの状態をＡＴＡ及びＡＴＡＰＩバス中のＩＯＣＳ１６−信号に設定し、マスターデバイスのリセット動作が完了した時に、前記セット要因部にＩＮＴＲＱ信号の出力指示を行うリセット処理部を持つことを特徴とするマスターデバイスであり、ホストコンピュータはＡＴＡ及びＡＴＡＰＩバス上のマスターデバイスのポーリングを行わずにリセット完了を検出できるので、即座にコマンド発行ができ、従来に比べ接続されたデバイスの状態を調べるための待ち時間を大幅に短縮できる。
【００１７】
（実施の形態１）
以下に、本発明の請求項１に記載された発明の実施の形態について、図１、図２、図３を用いて説明する。
【００１８】
図１は、本発明におけるー実施例において使用する装置の構成を示すものであり、ＡＴＡ及びＡＴＡＰＩバス２を介してマスターデバイス７とスレーブデバイス６が存在する。図２は、本発明の第一の実施例におけるタイミングチャートを示すものである。図３は、前記図１中のマスターデバイス７の構成を示すものである。以上のような構成を持つ装置について、その動作を説明する。
【００１９】
ＡＴＡ及びＡＴＡＰＩバス２を介してホストコンピュータ１からリセットが発行されると、スレーブデバイス６はＡＴＡ／ＡＴＡＰＩリセット処理として、ＡＴＡ及びＡＴＡＰＩバス２中のＤＡＳＰ−信号とＰＤＩＡＧ−信号をアサートする。マスターデバイス７は、ＤＡＳＰ−信号とＰＤＩＡＧ−信号を、ＡＴＡ／ＡＴＡＰＩプロトコル制御部７２のリセット処理部７２５でモニタし、スレーブデバイス６がアサートするまで待つ。但し、待つ時間は、ＤＡＳＰ−信号のアサートは最大４５０ｍｓ、ＰＤＩＡＧ−信号のアサートは最大３１ｓ、とＡＴＡ／ＡＴＡＰＩ規格で決められている。リセット処理部７２５は、ＤＡＳＰ−信号とＰＤＩＡＧ−信号のアサートを検知すると、ＩＮＴＲＱ信号をアサートするようセット要因部７２２へ指示し、セット要因部７２２からＩＮＴＲＱ信号生成部７２１へ設定され、ＡＴＡ及びＡＴＡＰＩバス２中のＩＮＴＲＱ信号をアサートする。ホストコンピュータ１はＩＮＴＲＱ信号のアサートを検知し、ＡＴＡ／ＡＴＡＰＩ規格で決められている共有レジスタ中のステータスレジスタ（表２）をリードし、次に前記共有レジスタ中のエラーレジスタをリード、そのレジスタ値からリセット完了を知りコマンド発行など通常の処理を開始する。
【００２０】
以上説明したように、ホストコンピュータ１はポーリングを行わずにマスターデバイス７からのＩＮＴＲＱ信号のアサートによりリセット完了を検出できるので、即座にコマンド発行ができ、従来に比べ接続されたデバイスの状態を調べるための待ち時間を大幅に短縮できる。
【００２１】
（実施の形態２）
以下に、本発明の請求項２に記載された発明の実施の形態について、図３、図４、図５を用いて説明する。なお、前述した実施の形態と同じ構成については同じ符号を用い、説明を省略する。図４は、本発明の第二の実施例において使用する装置の構成を示すものであり、ＡＴＡ及びＡＴＡＰＩバス２を介してマスターデバイス７が存在する。図５は、本発明の第二の実施例におけるタイミングチャートを示すものである。以上のような構成を持つ装置について、その動作を説明する。
【００２２】
ＡＴＡ及びＡＴＡＰＩバス２を介してホストコンピュータ１からリセットが発行されると、マスターデバイス７は、ＤＡＳＰ−信号とＰＤＩＡＧ−信号を、ＡＴＡ／ＡＴＡＰＩプロトコル制御部７２のリセット処理部７２５でモニタする。しかし、スレーブデバイスは存在せずＤＡＳＰ−信号はアサートされない。ＡＴＡ／ＡＴＡＰＩ規格で定められた４５０ｍｓ間ＤＡＳＰ−信号をモニタした後、リセット処理部７２５は、ＩＮＴＲＱ信号をアサートするようセット要因部７２２へ指示し、セット要因部７２２からＩＮＴＲＱ信号生成部７２１へ設定され、ＡＴＡ及びＡＴＡＰＩバス２中のＩＮＴＲＱ信号をアサートする。ホストコンピュータ１はＩＮＴＲＱ信号のアサートを検知し、ＡＴＡ／ＡＴＡＰＩ規格で決められている共有レジスタ中のステータスレジスタ（表２）をリードし、次に前記共有レジスタ中のエラーレジスタをリード、そのレジスタ値からリセット完了を知りコマンド発行など通常の処理を開始する。
【００２３】
以上説明したように、ホストコンピュータ１はポーリングを行わずにマスターデバイス７からのＩＮＴＲＱ信号のアサートによりリセット完了を検出できるので、即座にコマンド発行ができ、従来に比べ接続されたデバイスの状態を調べるための待ち時間を大幅に短縮できる。
【００２４】
（実施の形態３）
次に、本発明の請求項３に記載された発明の実施の形態について、図１、図３、図６を用いて説明する。なお、前述した実施の形態と同じ構成については同じ符号を用い、説明を省略する。図６は、本発明の第三の実施例におけるタイミングチャートを示すものである。
【００２５】
ＡＴＡ及びＡＴＡＰＩバス２を介してホストコンピュータ１からリセットが発行されると、スレーブデバイス６はＡＴＡ／ＡＴＡＰＩリセット処理として、ＡＴＡ及びＡＴＡＰＩバス２中のＤＡＳＰ−信号とＰＤＩＡＧ−信号をアサートし、マスターデバイス７はＤＡＳＰ−信号とＰＤＩＡＧ−信号をＡＴＡ／ＡＴＡＰＩプロトコル制御部７２のリセット処理部７２５でモニタする。リセット処理部７２５は、スレーブデバイス６からの前記信号のアサートを待たずに、マスターデバイス７のリセット動作完了時に、ＡＴＡ／ＡＴＡＰＩで決められた共有レジスタ中のエラーレジスタ（表２）にスレーブデバイス６の状態をセットし、さらに、ＩＮＴＲＱ信号をアサートするようセット要因部７２２へ指示し、セット要因部７２２からＩＮＴＲＱ信号生成部７２１へ設定され、ＡＴＡ及びＡＴＡＰＩバス２中のＩＮＴＲＱ信号をアサートする。ホストコンピュータ１はＩＮＴＲＱ信号のアサートを検知し、ＡＴＡ／ＡＴＡＰＩ規格で決められている共有レジスタ中のステータスレジスタ（表２）をリードし、次に前記共有レジスタ中のエラーレジスタをリード、そのレジスタ値からスレーブデバイス６のリセット処理状態を知り、マスターデバイスに対してのみコマンド発行など通常の処理を開始する。マスターデバイス７は、前記信号のモニタ結果を内部に保持したり前記エラーレジスタにセットしたりして、ホストコンピュータ１に知らせることができるようにしておく。
【００２６】
以上のように、ホストコンピュータ１はポーリングを行わずにマスターデバイス７からのＩＮＴＲＱ信号のアサートにより、スレーブデバイス６とマスターデバイス７のリセット処理状態を検知できるので、即座にコマンド発行ができ、従来に比べ接続されたデバイスの状態を調べるための待ち時間を大幅に短縮できる。また、スレーブデバイス６が処理速度の遅いデバイスでマスターデバイス７が処理速度の速いデバイスの場合、マスターデバイス７は最大３１ｓ、スレーブデバイス６が存在しない場合には、マスターデバイス７は最大４５０ｍｓ、待つ可能性があり、マスターデバイス７においては、待ち時間中にコマンド受信等の通常処理を行い、システム効率を上げることができる。
【００２７】
（実施の形態４）
次に、本発明の請求項４に記載された発明の実施の形態について、図１、図３、図７を用いて説明する。なお、前述した実施の形態と同じ構成については同じ符号を用い、説明を省略する。図７は、本発明の第三の実施例におけるタイミングチャートを示すものである。
【００２８】
ＡＴＡ及びＡＴＡＰＩバス２を介してホストコンピュータ１からリセットが発行されると、スレーブデバイス６はＡＴＡ／ＡＴＡＰＩリセット処理として、ＡＴＡ及びＡＴＡＰＩバス２中のＤＡＳＰ−信号とＰＤＩＡＧ−信号をアサートし、マスターデバイス７はＤＡＳＰ−信号とＰＤＩＡＧ−信号をＡＴＡ／ＡＴＡＰＩプロトコル制御部７２のリセット処理部７２５でモニタする。リセット処理部７２５は、前記リセット後ＡＴＡ及びＡＴＡＰＩバス２中のＩＯＣＳ１６−信号をアサートし、スレーブデバイス６からの前記信号のアサートを待たずに、マスターデバイス７のリセット動作完了時にＩＮＴＲＱ信号をアサートするようセット要因部７２２へ指示し、セット要因部７２２からＩＮＴＲＱ信号生成部７２１へ設定され、ＡＴＡ及びＡＴＡＰＩバス２中のＩＮＴＲＱ信号をアサートする。ホストコンピュータ１はＩＮＴＲＱ信号のアサートを検知し、ＡＴＡ／ＡＴＡＰＩ規格で決められている共有レジスタ中のステータスレジスタ（表２）をリードし、前記ＩＯＣＳ１６−信号のレベルからスレーブデバイス６のリセット処理状態を知り、マスターデバイスに対してのみコマンド発行など通常の処理を開始する。マスターデバイス７は、スレーブデバイス６のリセット動作終了後、前記ＤＡＳＰ−信号と前記ＰＤＩＡＧ−信号のモニタ結果を内部に保持したり前記ＩＯＣＳ１６−信号をネゲートしたりして、ホストコンピュータ１に知らせることができるようにしておく。
【００２９】
以上説明したように、ホストコンピュータ１はポーリングを行わずにマスターデバイス７からのＩＮＴＲＱ信号のアサートにより、スレーブデバイス６とマスターデバイス７のリセット処理状態を検知できるので、即座にコマンド発行ができ、従来に比べ接続されたデバイスの状態を調べるための待ち時間を大幅に短縮できる。また、スレーブデバイス６が処理速度の遅いデバイスでマスターデバイス７が処理速度の速いデバイスの場合、マスターデバイス７は最大３１ｓ、スレーブデバイス６が存在しない場合には、マスターデバイス７は最大４５０ｍｓ、待つ可能性があり、マスターデバイス７においては、待ち時間中にコマンド受信等の通常処理を行い、システム効率を上げることができる。
【００３０】
【発明の効果】
本発明では、ホストコンピュータに対して、ＡＴＡ及びＡＴＡＰＩバスを介して接続されたマスターデバイスとスレーブデバイスのリセット動作完了を、マスターデバイスからのＩＮＴＲＱ信号のアサートによって知らせる。よって、ホストコンピュータがポーリングすること無く、前記デバイスのリセット動作完了を検知できるので、即座にコマンド発行ができ、従来に比べ接続されたデバイスの状態を調べるための待ち時間を大幅に短縮できる。更に、マスターデバイスのリセット動作完了時点でホストコンピュータに対しＩＮＴＲＱ信号を出力し、ホストコンピュータがマスターデバイスに対し即座にコマンド発行できるということは、スレーブデバイスのリセット動作完了を待つ冗長な時間を有効利用できる。
【図面の簡単な説明】
【図１】本発明における第一の実施例において使用する装置の構成を示す図
【図２】本発明の第一の実施例におけるタイミングチャート
【図３】本発明の第一、二、三、四の実施例において使用するマスターデバイスの構成を示す図
【図４】本発明の第二の実施例において使用する装置の構成を示す図
【図５】本発明の第二の実施例におけるタイミングチャート
【図６】本発明の第三の実施例におけるタイミングチャート
【図７】本発明の第四の実施例におけるタイミングチャート
【図８】ＡＴＡ及びＡＴＡＰＩバスで接続されたシステム構成を示す図
【図９】従来のＡＴＡ／ＡＴＡＰＩリセット処理のタイミングチャート
【図１０】従来のマスターデバイスの構成を示す図
【符号の説明】
１  ホストコンピュータ
２  ＡＴＡ及びＡＴＡＰＩバス
３  マスターデバイス
４  スレーブデバイス
５  マスターデバイス
６  スレーブーデバイス
７  マスターデバイス
３１  コネクタ
３２  ＡＴＡ／ＡＴＡＰＩプロトコル制御部
７１  コネクタ
７２  ＡＴＡ／ＡＴＡＰＩプロトコル制御部
３２１  ＩＮＴＲＱ信号生成部
３２２  セット要因部
３２３  クリア要因部
３２４  マスク要因部
３２５  リセット処理部
７２１  ＩＮＴＲＱ信号生成部
７２２  セット要因部
７２３  クリア要因部
７２４  マスク要因部
７２５  リセット処理部
【図１】
2004178052.tif 000005
【図２】
2004178052.tif 000006
【図３】
2004178052.tif 000007
【図４】
2004178052.tif 000008
【図５】
2004178052.tif 000009
【図６】
2004178052.tif 000010
【図７】
2004178052.tif 000011
【図８】
2004178052.tif 000012
【図９】
2004178052.tif 000013
【図１０】
2004178052.tif 000014