(57)【要約】【課題】シリコンから成り、金属ビアが埋め込まれた複数の貫通孔を有する回路基板に関し、回路基板の表面近傍において金属ビア周囲に生じたクラックに起因する絶縁不良を防止することを目的とする。【解決手段】シリコンから成る回路基板１の表面近傍における、クラックが発生すると予想される領域または実際にクラックを発生させた領域を除去し、それによって生じた凹状の部分５に、回路基板１と金属ビア３との間の熱応力を緩和する材料から成る保護層６を埋め込んだ構造とする。【選択図】　　　図１
2004039864.tif 000002
【特許請求の範囲】
【請求項１】
シリコンから形成された基板であって、対向する二主面と、該二主面を貫通するように設けられた複数の貫通孔の各々に埋め込まれた金属ビアと、各々の該貫通孔と対応する該金属ビアとの間に介在する絶縁層と、少なくとも一方の該主面において各々の該金属ビアの周囲に該金属ビアを包囲するように設けられた凹部と、該凹部に埋め込まれた保護層とを備えたことを特徴とする回路基板。
【請求項２】
前記保護層は前記少なくとも一方の主面の少なくとも表面近傍において前記回路基板と前記金属ビアとの間に生じる熱応力を緩和する材料から成ることを特徴とする請求項１記載の回路基板。
【請求項３】
前記保護層は、前記凹部が設けられた前記主面全体を覆うように延在し且つ該保護層から前記金属ビアを露出するように形成されていることを特徴とする請求項１記載の回路基板。
【請求項４】
前記金属ビアは前記主面に垂直な方向における前記回路基板の熱膨張率よりも大きな熱膨張率を有する金属から成ることを特徴とする請求項１記載の回路基板。
【請求項５】
前記凹部は前記金属ビアの熱膨張率と前記主面に垂直な方向における前記回路基板の熱膨張率との差を利用して形成されることを特徴とする請求項４記載の回路基板の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体集積回路チップとこの半導体集積回路チップを実装するための印刷回路基板との間に介在させる回路基板に係り、特に、複数の貫通孔に埋め込まれた金属ビアを有する回路基板に関する。
【０００２】
【従来の技術】
半導体装置の高密度化と高機能化に伴い、半導体集積回路チップにおける外部接続端子の数が増加すると共に、外部接続端子そのものおよびその配列ピッチが微細化している。このような状況に対処するために、ＢＧＡ　（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）　のように、半導体集積回路チップの１主面に対応する領域全体に外部接続端子を２次元的に配置する方法が導入されている。この場合、半導体集積回路チップそのものに、印刷回路基板に直接接続可能な大きさとピッチで、このような２次元配置の外部端子を形成することは、コスト的に容易でなく、また、高周波特性を劣化させる原因ともなる。このため、半導体集積回路チップにおける外部接続端子の配置を印刷回路基板における外部接続端子の配置に変換するための回路基板を間に介在させることが行われている。このための回路基板は、インターポーザと呼ばれる。このような回路基板は、一般に、半導体集積回路チップと接続されて一体化されており、必要に応じて、例えば樹脂パッケージの形で製品となっているが、機能や目的に応じて種々の態様がある。
【０００３】
上記回路基板としては、従来から、樹脂基板から成るもの、セラミック基板から成るものが用いられてきたが、シリコン基板を用いるものの開発が進められている。これは、半導体集積回路チップとの熱膨張特性が等しく、電気的接合部分での応力破壊が生じ難いこと、表面が鏡面のように平坦であることから、半導体集積回路チップにおける高密度の外部接続端子と同等の端子を形成できること等の理由による。
【０００４】
樹脂から成る回路基板は、パターンニングされた銅箔内層板とプリレグ（炭素繊維に熱硬化性樹脂を含浸させたシート）とを交互に積層し、加圧下で加熱して接合することによって製造される。その後、所定位置にドリルでスルーホールを形成し、表面およびスルーホール内に銅メッキを施し、これをパターンニングして配線回路とする。
【０００５】
セラミックから成る回路基板は、アルミナセラミックスまたはガラスセラミックスの粉末を有機バインダとから成るグリーンシートの所定位置に、パンチングにより穴をあけ、表面およびこの穴の内壁面に銅メッキを施し、これをパターンニングしたのち、複数のグリーンシートを加圧下で積層し、高温度で焼成することにより製造される。
【０００６】
樹脂から成る回路基板は、シリコンから成る半導体集積回路チップに較べて熱膨張率が大きい。このため、プロセスにおける高温熱処理や半導体集積回路の動作時の発熱により、半導体集積回路チップと回路基板との接合部分、通常は半田バンプ、に熱応力が印加され、特に動作と停止の繰り返しによる疲労から、接合部分が破壊する場合がある。接合部分が微細になるほど、破壊が生じやすい。
【０００７】
セラミックスから成る回路基板は、熱応力の発生は少ないが、製造時の高温度焼成における収縮により寸法のバラツキが生じ、また、内部にボイドが残る。これらは、端子が微細化するほど顕著になり、製造歩留り、信頼性に影響する。
以上のように、回路基板における端子の微細化およびそれらの配置の高密度化が困難になるが、その限界は、樹脂から成る回路基板およびセラミックから成る回路基板ともに、スルーホールを形成するためのドリル加工およびパンチングにおける機械的送りピッチによって決まる。すなわち、このような機械加工における送りピッチ量より小さいピッチのスルーホールを形成することはできない。このような限界の機械的送りピッチは５μｍ　程度である。ドリル加工の場合には、細いドリルが折れやすく、スルーホールのアスペクト比が高いほど著しい問題もある。
【０００８】
近年、Ｄｅｅｐ−ＲＩＥ　（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）　技術により、シリコン基板に高アスペクト比の溝または穴を形成できるようになった。これは、被処理基板側の電極にバイアスを印加するＲＩＥ　である。
【０００９】
【発明が解決しようとする課題】
本発明者らは、この技術を利用して、シリコン基板に、アスペクト比が２で、直径が５０μｍ　のスルーホールを、ピッチ２００　μｍ　で形成し、スルーホールの内壁面に絶縁層を形成したのち、めっき法により、スルーホール内に銅から成るビアを埋め込んだ回路基板を製造することを試みた。
【００１０】
上記のような回路基板が温度上昇する工程を経ると、主として、スルーホールに埋め込まれた金属ビアとシリコン基板との間に電気的リーク、すなわち絶縁不良が生じることが観察された。これを詳細に調べたところ、スルーホール周辺のシリコン基板の内部に、凹状のクラックが生じているのが判った。図６はこの様子を示す従来の回路基板における要部断面図である。
【００１１】
図６に示すように、シリコンから成る回路基板１０１　に設けられたスルーホール１０４　内には、例えば銅から成る金属ビア１０３　が埋め込まれている。このような回路基板１０１　には、スルーホール１０４　の周辺の回路基板１０１　に、スルーホール１０４　に近づくにつれて回路基板１０１　の表面から深くなる、すなわち表面に関して凹状のクラック１０５　が生じている。すなわち、クラック１０５　が、金属ビア１０３　とシリコンから成る回路基板１０１　との間に介在する絶縁層１０２　に伸び、絶縁不良を引き起こすものと考えられる。
【００１２】
なお、図６において、絶縁層１０２　は、例えばＳｉＯ２から成り、金属ビア１０３　と回路基板１０１　の間に介在しかつ回路基板１０１　の表面に延在してこれを覆っている。また、金属ビア１０３　は、クラック１０５　の発生により応力から開放され、室温に戻った状態での長さが初期の長さより大きくなり、例えば、図示のように、回路基板１０１　の表面から突出した状態となる。
【００１３】
【課題を解決するための手段】
発明者らによる調査の結果、クラック１０５　が発生する原因は、シリコンから成る回路基板１０１　と金属ビア１０３　との熱膨張率の差によることが判った。すなわち、何らかの工程で、金属ビア１０３　を含む回路基板１０１　全体の温度がある程度の高温に上昇すると、回路基板１０１　の両表面側にクラック１０５　が発生し、また、回路基板１０１　の一方の表面だけが温度上昇するように加熱される場合には、その表面側だけにクラック１０５　が発生することが判った。
【００１４】
したがって、できるだけプロセス温度を低くればよいが、限界がある。また、金属ビア１０３　として、例えばタングステンのような、シリコンから成る基板との熱膨張率の差が小さい材料を埋め込むことができれば、クラック１０５　の発生を防止できる可能性は高い。しかし、スルーホール１０４　の径が５０μｍ　程度と大きくかつアスペクト比が高くなると、ＣＶＤ　（化学気相成長法）やスパッタリング等の通常のタングステン成長方法では充分な成長速度が得られず、埋め込みができない。
【００１５】
本発明は、上記の状況に鑑みてなされたものであって、シリコンから形成され、対向する２主面と、この２主面を貫通するように設けられた複数の貫通孔の各々に埋め込まれた金属ビアと、各々の貫通孔とこれに対応する金属ビアとの間に介在する絶縁層とを有し、少なくとも当該一主面における、各々の金属ビアの周囲の、金属ビアから所定範囲にわたる領域に凹部が設けられ、且つ、この凹部に保護層が埋め込まれていることを特徴とする回路基板を提供する。
【００１６】
すなわち、本発明によれば、図１に示すように、シリコンから成る回路基板１の表面近傍における金属ビア３周囲の、クラックが発生すると予想される部分または実際にクラックを発生させた部分を除去し、それによって生じた凹状の部分５　に保護層６を埋め込んだ構造とする。保護層６としては、回路基板１と金属ビア３との間に生じる熱応力を緩和する、例えば樹脂のような、材料を用いる。
【００１７】
なお、図１において、符号２は、シリコンから成る回路基板１と金属ビア３との間に介在するように設けられている絶縁層である。また、図１においては、シリコンから成る回路基板１の両主面における金属ビア３の周囲に凹部５が設けられ、かつ、保護層６が埋め込まれている。さらに、図１においては、回路基板１の各々の主面に形成された保護層６は、対応する各主面全体に延在している。しかしながら、本発明においては、シリコンから成る回路基板の両主面に凹部が形成され、それぞれに保護層が埋め込まれていることも、また、保護層が対応する主面全体に延在することも、共に必須ではない。
【００１８】
【発明の実施の形態】
図２は本発明により回路基板を製造する工程の一実施例を説明する要部断面図である。まず、厚さ６２５　μｍ　のシリコン基板の表面に熱酸化膜を形成し、一方の主面における熱酸化膜に、通常のフオトリソグラフ技術を用いて、開口を形成する。そして、開口から表出するシリコン基板２０に、図２（ａ）　に示すように、Ｄｅｅｐ−ＲＩＥにより、直径５０μｍ　、深さ１５０　μｍ　の孔２１を形成した。孔２１は、縦横６０個ずつ、ピッチ２２３　μｍ　でマトリックス状に配列している。
【００１９】
次いで、例えば、周知のプラズマＣＶＤ　（化学気相成長法）により、孔２１の表面を覆う厚さ約２μｍ　のＳｉＯ２を堆積したのち、スパッタリング法により、クロム（Ｃｒ）および銅（Ｃｕ）をそれぞれ０．５　μｍ　および１．５　μｍ　順次堆積する。このＣｒおよびＣｕは、後述するＣｕから成るビアをめっきにより形成する際のシード層となる。図２（ｂ）　には、上記ＳｉＯ２，　Ｃｒ，　Ｃｕの堆積物を一括して一つの層２２として示してある。
【００２０】
次いで、シリコン基板２０の表面に、例えばドライフィルム（図示省略）を貼り付け、これをパターンニングして、孔２１を表出する開口を形成する。このとき、必要に応じて、シリコン基板２０の表面にＣｕ配線を形成するための開口も形成しておく。このパターンニングされたドライフィルムをマスクとし、前記ＣｒおよびＣｕから成るシード層を電極とする電解めっきにより、孔２１の内部全体にＣｕを成長させる。このようにして、図２（ｃ）　に示すように、孔２１の内部にＣｕから成るビア２３が埋め込まれる。なお、図２（ｃ）　ないし図２（ｆ）　においては、孔２１の内部に存在する前記ＳｉＯ２，　Ｃｒ，　Ｃｕ堆積物から成る層２２が図示省略されている。
【００２１】
次いで、ドライフィルムから成るマスクを除去したのち、図２（ｄ）　に示すように、シリコン基板２０における孔２１を形成していない他方の主面を、例えばバックグラインダで、シリコン基板２０の厚さが約１７０　μｍ　になるまで研磨する。この研磨は、孔２１に埋め込まれたＣｕから成るビア２３が表出する前に停止すればよく、全体の均一性を考慮して制御できる範囲で、できるだけ直前に停止するのが望ましい。
【００２２】
次いで、シリコン基板２０の研磨した主面を、周知のドライエッチング技術を用いて選択的にエッチングし、図２（ｅ）　に示すように、Ｃｕから成るビア２３を露出させる。このエッチングにより、シリコン基板２０の厚さを約１２０　μｍ　にした。このドライエッチングにおいて、Ｃｕから成るビア２３とシリコン基板２０との間の熱膨張率の差により、Ｃｕから成るビア２３の周囲におけるシリコン基板２０の主面に凹部２５が形成される。
【００２３】
次いで、Ｃｕから成るビア２３が露出しているシリコン基板２０の主面全体に、例えばポリイミドを塗布し、これを硬化させる。これにより、図２（ｆ）　に示すように、凹部２５にポリイミドから成る保護層２６を埋め込む。そののち、ビア２３上の領域を表出する開口を有するマスク（図示省略）を形成し、ＲＩＥ　技術を用いて、ビア２３上の保護層２６を選択的に除去する。または、周知のＲＩＥ　技術を用いて、ビア２３が露出するまで、保護層２６をエッチバックしてもよい。通常、ビア２３は、その周囲のシリコン基板２０にクラックが発生することによって、応力が開放されるため、シリコン基板２０の主面より突出した状態で安定している。したがって、ビア２３上の保護層２６の厚さは周囲より小さく、ビア２３がちょうど露出したときにエッチバックを停止すれば、シリコン基板２０の主面上には、まだ保護層２６が残っている。
【００２４】
図２（ｅ）　を参照して説明した工程において、シリコン基板２０に対するドライエッチングによって、Ｃｕから成るビア２３の周囲に凹部２５が形成されるのは、次のような機構が考えられる。
まず、ドライエッチングによってシリコン基板と金属ビアの温度が上昇し、金属ビアの周囲のシリコン基板にクラックが生じる。このクラックにより、凹部となる領域が他の部分と熱的に分離され、より高温になる。その結果、この領域がより速くエッチングされてしまい、凹部となる。
【００２５】
図３は、図２（ａ）　ないし図２（ｅ）　で説明した工程によって、シリコン基板３０の一主面に形成された複数のビア３３　　を示す模式的平面図（ａ）　と一つのビア３３の模式的拡大斜視図（ｂ）　である。各々のビア３３の寸法および配列ピッチは前述の通りである。図３（ｂ）　に、シリコン基板２０の欠けによってビア３３の周囲に生じた凹部３５が示されている。
【００２６】
図４は、図３（ｂ）　に示すような、Ｃｕから成るビア３３が埋め込まれたシリコン基板３０の表面のプロファイルであり、レーザ測定装置により、ビア３３とその周囲の凹部３５を横切るように測定したものである。ビア３３は、その周囲の基板表面に対して約５μｍ　突出している。ビア３３の周囲の凹部３５は、表面近傍における幅が数μｍ　程度であり、基板表面から約３μｍ　程度の深さに達している。
【００２７】
上記実施例においては、シリコンから成る回路基板の製造工程を利用して、ビア周囲の基板に凹部を形成している。すなわち、シリコン基板２０の研磨された主面に対するドライエッチングにおいて、シリコン基板２０のエッチングされる主面側が局部的に温度上昇する。そのため、この主面側において、Ｃｕから成るビア２３とシリコン基板２０との間の熱膨張率の差により、Ｃｕから成るビア２３の伸びが相対的に大きくなり、シリコン基板２０との間に熱応力が発生する。その結果、シリコン基板２０の表面近傍におけるビア２３の周囲の領域にクラックが発生し、図２（ｄ）　または図３（ｂ）　に示すように、Ｃｕから成るビア２３または３３の周囲に凹部２５または３５が形成される。
【００２８】
図５は、上記のようにして製造された本発明の回路基板、および、この回路基板に金属ビアに接続する電極パッド、薄膜配線、薄膜キャパシタ等を形成し、はんだボールを介して半導体集積回路チップを接続したのち、印刷回路基板に搭載した状況を示す模式図である。
すなわち、図５（ａ）　に示すように、シリコンから成り、最終的に１２０　μｍ　程度の厚さにされた２０ｍｍ四方の回路基板５０に、これを貫通する直径５０μｍ　の金属ビア５３が、縦横６０個ずつ、ピッチ２２３　μｍ　でマトリックス状に形成されている。
【００２９】
上記の回路基板５０には、図５（ｂ）　示すように、一方の主面に、上部電極５８Ａ　、例えばＢＳＴ　（ＢａＳｒＴｉＯ３）等の金属酸化物高誘電体膜５８Ｂ　、下部電極５８Ｃ　から成る薄膜キャパシタ５８が形成されている。薄膜キャパシタ５８は、所定の金属ビア５３、通常は接地電源と高電圧電源供給用の金属ビアの間に接続されている。
回路基板５０の両主面には、各々のビアの両端部に接続するパッド５７が形成されており、パッド５７を介して一主面に半導体集積回路チップ２００　がはんだボール５９によって接続され、他方の主面におけるパッド５７を介して、印刷回路基板３００　にはんだボール５９によって接続されている。
【００３０】
上記実施例では、シリコンから成る回路基板の一方の主面において、金属ビアの周辺の領域に凹部を形成し、保護層を埋め込む場合を示したが、同一回路基板の他方の主面にも同様の凹部を形成し、保護層を埋め込むことも有効である。
上記凹部を形成するために、シリコンから成る回路基板より熱膨張率を有する金属ビアを埋め込む方法を用いる場合には、上記実施例のように、回路基板の一方の主面にドライエッチングを施したのち、他方の主面にドライエッチングを施すことによって、両主面に凹部を形成できる。
【００３１】
上記実施例においては、金属ビアが埋め込まれたシリコンから成る回路基板の一主面に対してドライエッチングを施す際の温度上昇により、金属ビア周囲の回路基板に凹部を形成したが、シリコンから成る回路基板に金属ビアを埋め込んだのち、回路基板全体を非酸化性の雰囲気で加熱すれば、同様に両者の熱膨張率差を利用して、凹部を形成できることは言うまでもない。この場合には、回路基板の両主面における金属ビア周囲に凹部が形成される。
【００３２】
上記いずれの場合においても、金属ビアを構成する材料は、シリコンから成る回路基板と熱膨張率の差と、高い導電性と、少なくとも半田のリフロー温度に対する耐熱性を有する金属であればよく、Ｃｕの他にニッケル（Ｎｉ）、または、これらの合金が好適である。
上記のように、シリコンから成る回路基板とこれに埋め込んだ金属ビアとの熱膨張率差を利用して形成した場合、凹部の底面は、金属ビアすなわちこれが埋め込まれたスルーホールの中心軸に対する角度θ（図１参照）が、　０°＜θ＜９０°の、漏斗状になる。θの値は、回路基板と金属ビアの寸法、両者の熱膨張特性を含む物性、加熱温度等によって異なる。
【００３３】
凹部は、別の方法により形成することもできる。例えば、シリコンから成る回路基板の一または両主面に、凹部を形成する領域を表出するマスクを設け、ウエットエッチング、レーザミリング（レーザビーム加工）等を施す。等方性のエッチングまたはミリングの場合には、主面に平行な底面を有する凹部が形成される。ＫＯＨ　溶液を用いる異方性のウエットエッチングの場合には、主面に対して傾いた底面を有する凹部が形成される。また、上記において、シリコンから成る回路基板の代えて、ガラスまたはガラスセラミックスから成る回路基板を用いても、同様の効果を得ることができる。この場合には、金属ビアと回路基板との間に介在する絶縁層を省略することができる。
【００３４】
本発明は、以下の態様を含むものとする。
（付記１）　シリコンから形成された基板であって、対向する二主面と、該二主面を貫通するように設けられた複数の貫通孔の各々に埋め込まれた金属ビアと、各々の該貫通孔と対応する該金属ビアとの間に介在する絶縁層と、少なくとも一方の該主面において各々の該金属ビアの周囲に該金属ビアを包囲するように設けられた凹部と、該凹部に埋め込まれた保護層とを備えたことを特徴とする回路基板。
（付記２）　前記保護層は前記少なくとも一方の主面の少なくとも表面近傍において前記回路基板と前記金属ビアとの間に生じる熱応力を緩和する材料から成ることを特徴とする付記１記載の回路基板。
（付記３）　前記保護層は、前記凹部が設けられた前記主面全体を覆うように延在し且つ該保護層から前記金属ビアを露出するように形成されていることを特徴とする付記１記載の回路基板。
（付記４）　前記金属ビアは前記主面に垂直な方向における前記回路基板の熱膨張率よりも大きな熱膨張率を有する金属から成ることを特徴とする付記１記載の回路基板。
（付記５）　前記凹部は前記金属ビアの熱膨張率と前記主面に垂直な方向における前記回路基板の熱膨張率との差を利用して形成されることを特徴とする付記４記載の回路基板の製造方法。
（付記６）　付記１において、前記シリコンがガラスに代替され且つ前記絶縁層の介在なしに前記貫通孔に前記金属ビアが埋め込まれていることを特徴とする回路基板。
【００３５】
（付記７）　前記保護層の材料は樹脂から成ることを特徴とする付記２記載の回路基板。
（付記８）　付記３において、前記少なくとも一方の主面に、高誘電体から成り且つ少なくとも２つの前記金属ビア間に接続された薄膜キャパシタが形成されていることを特徴とする回路基板。
【００３６】
（付記９）　付記４または付記１において、前記金属ビアは、銅またはニッケルもしくはこれらの合金から成ることを特徴とする回路基板。
（付記１０）　付記１において、前記凹部は前記少なくとも一方の主面に対するドライエッチングによって形成することを特徴とする回路基板の製造方法。（付記１１）　付記１において、前記凹部は前記少なくとも一方の主面に対するウエットエッチングによって形成することを特徴とする回路基板の製造方法。
【００３７】
（付記１２）　付記１において、前記凹部は前記少なくとも一方の主面に対するレーザビーム加工によって形成することを特徴とする回路基板の製造方法。（付記１３）　付記５において、前記ドライエッチングに先立って前記少なくとも一方の主面に対する研磨工程が行うことを特徴とする回路基板の製造方法。
【００３８】
【発明の効果】
以上の説明から明らかなように、本発明によれば、スルーホールに金属ビアが埋め込まれた回路基板における金属ビア周囲の領域に生じたクラックに起因する電気的リークを回避可能となり、微細かつ高密度の金属ビアを有する信頼性の高い回路基板が提供される。
【図面の簡単な説明】
【図１】本発明により製造された回路基板の要部断面図
【図２】本発明による回路基板製造工程の一実施例における要部断面図
【図３】シリコン基板に形成された複数のビアを示す模式的平面図およびその一つの模式的拡大斜視図
【図４】金属ビアが埋め込まれたシリコン基板の表面のプロファイル
【図５】回路基板の外観および半導体集積回路チップを接続し印刷回路基板に搭載した状況を示す模式図
【図６】従来の回路基板における問題点を説明するための要部断面図
【符号の説明】
１、５０、１０１　回路基板，
２、１０２　絶縁層
３、２３、３３、５３、１０３　ビア
４、１０４　スルーホール
５、２５、３５　　凹部
６、２６　　保護層
２０、３０　　シリコン基板
２１　　孔
２２　　層
５７　　パッド
５８　　薄膜キャパシタ
５８Ａ　上部電極
５８Ｂ　金属酸化物高誘電体膜
５８Ｃ　下部電極
５９　　はんだボール
１０５　クラック
２００　半導体集積回路チップ
３００　印刷回路基板
【図１】
2004039864.tif 000003
【図２】
2004039864.tif 000004
【図３】
2004039864.tif 000005
【図４】
2004039864.tif 000006
【図５】
2004039864.tif 000007
【図６】
2004039864.tif 000008