(57)【要約】【課題】漏電センサの漏電検出精度を向上させるために、振幅精度の高いパルス波形を低コストで生成する。【解決手段】発振手段３１でスイッチング素子をＯＮし、第１の分圧抵抗Ｒ０５とスイッチング素子の電流流入側の電極との接続点の出力電圧が、第１の分圧抵抗Ｒ０５、スイッチング素子、および第２の分圧抵抗Ｒ０６の抵抗分圧となり、発振手段３１でスイッチング素子をＯＦＦし、第１の分圧抵抗Ｒ０５とスイッチング素子の電流流入側の電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、容易に振幅精度の高いパルス波形を生成することができる。さらに第２の分圧抵抗Ｒ０６を設けることで、パルス波形を後段の回路が出力可能な電圧範囲内にできる。この振幅精度の高い波形を漏電サンセのパルス波形生成回路に用いることで、漏電検出精度を向上できる。【選択図】      図１
2004208403.tif 000002
【特許請求の範囲】
【請求項１】
一定周期のスイッチング用信号を発振する発振手段と、
前記発振手段により発振されたスイッチング用信号がトリガ用電極に印加されるスイッチング素子と、
一定レベルの電圧を供給する基準電圧源と、
前記基準電圧源と、前記スイッチング素子の電流流入側の電極との間に接続される第１の分圧抵抗と、
前記スイッチング素子の電流流出側の電極と、接地との間に接続される第２の分圧抵抗と、を有し、
前記第１の分圧抵抗と前記スイッチング素子の電流流入側の電極との接続点の電圧を出力電圧とすることを特徴とするパルス波形生成回路。
【請求項２】
一定周期のスイッチング用信号を発振する発振手段と、
前記発振手段により発振されたスイッチング用信号がゲート電極に印加される電界効果トランジスタと、
一定レベルの電圧を供給する基準電圧源と、
前記基準電圧源と、前記電界効果トランジスタのドレイン電極との間に接続される第１の分圧抵抗と、
前記電界効果トランジスタのソース電極と、接地との間に接続される第２の分圧抵抗と、を有し、
前記第１の分圧抵抗と前記電界効果トランジスタのドレイン電極との接続点の電圧を出力電圧とすることを特徴とするパルス波形生成回路。
【請求項３】
前記電界効果トランジスタは、前記第１の分圧抵抗および前記第２の分圧抵抗の抵抗値と比較し、ＯＮ抵抗が略０Ωに近似可能なものを使用することを特徴とする請求項２記載のパルス波形生成回路。
【請求項４】
一定周期のスイッチング用信号を発振する発振手段と、
前記発振手段により発振されたスイッチング用信号がＬＥＤ駆動用電極に印加されるフォトＭＯＳリレーと、
一定レベルの電圧を供給する基準電圧源と、
前記基準電圧源と、前記フォトＭＯＳリレーのドレイン電極との間に接続される第１の分圧抵抗と、
前記フォトＭＯＳリレーのソース電極と、接地との間に接続される第２の分圧抵抗と、を有し、
前記第１の分圧抵抗と前記フォトＭＯＳリレーのドレイン電極との接続点の電圧を出力電圧とすることを特徴とするパルス波形生成回路。
【請求項５】
前記出力電圧が入力されるオペアンプをさらに有し、
前記第２の分圧抵抗は、前記出力電圧が前記オペアンプの出力電圧範囲内に収まるように、抵抗値が設定されることを特徴とする請求項１から４のいずれか１項に記載のパルス波形生成回路。
【請求項６】
車体と電気的に絶縁された直流電源系統および該直流電源系統に接続された交流回路を含む車両における地絡を検出する漏電センサであって、
請求項１〜５のいずれかに記載のパルス波形生成回路と、
前記パルス波形生成回路により生成された出力電圧を前記直流電源系統に印加するための検出抵抗およびカップリングコンデンサと、
前記検出抵抗および前記カップリングコンデンサの接続点の出力電圧を基に、前記車両における漏電が発生したか否かを判定する漏電検出回路と、
を有することを特徴とする漏電センサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえば、ＥＶ（Electric Vehicle）やＨＥＶ（Hybrid Electric Vehicle）等の高電圧車両に用いることができるパルス波形生成回路、およびそれを用いた漏電センサに関する。
【０００２】
【従来の技術】
従来、このような漏電センサとして、たとえば、特許第２９３３４９０号公報に示す検出回路は、図４に示すように、高電圧直流電源（たとえば、２００〜３００Ｖ）として設けられたバッテリ群Ｂと、バッテリ群Ｂから直流正極給電線であるプラス母線４と直流負極給電線であるマイナス母線５を介して給電された直流を交流に変換するＤＣ−ＡＣ変換器としてのインバータ２と、インバータ２から交流給電線であるＵ相線６、Ｖ相線７およびＷ相線８を介して交流が給電される交流モータ３とからなる電気自動車の走行駆動回路系Ａにおいて、バッテリ群Ｂからの車体Ｅへの地絡を検出するためのもので、交流信号出力回路として発振回路１０と、電圧レベル変化検出回路として検出部２０とからなり、発振回路１０と検出部２０との接続点Ｐと走行駆動回路系Ａのバッテリ群Ｂのプラス母線４との間がカップリングコンデンサ１０Ａで接続されており、直流成分が遮断される。
【０００３】
発振回路１０において、発振器１１は、デューティ比５０％の一定周波数の矩形波パルスを発生し、次段のインピーダンス変換器１２は、発振器１１の矩形波パルスをそのままのデューティ比で出力し、発振回路１０の交流信号出力は、検出抵抗１３を介して接続点Ｐに現れる。検出抵抗１３は、地絡発生時に、地絡抵抗３１とによって分圧器として作用する。
【０００４】
検出部２０には、発振回路１０の交流信号出力が現れる検出抵抗１３とカップリングコンデンサ１０Ａとの接続点Ｐの電圧レベルを基準電圧Ｖ１と比較するための比較器２１が設けられており、接続点Ｐは比較器２１の反転入力端子に接続されている。比較器２１の非反転入力端子には、分圧抵抗２２、２３によって基準電圧Ｖ１を設定した基準電圧回路が接続されている。
【０００５】
なお、インピーダンス変換器１２および比較器２１を構成する演算増幅器は、地絡発生時に逆電圧、過電圧から保護するため、インピーダンス変換器１２の出力側、比較器２１の入力側に保護用のダイオード１５〜１８が接続されている。
【０００６】
このような回路構成により、地絡が発生していない平常時には、接続点Ｐのインピーダンスに変化がないため、比較器２１の反転入力端子には、予め設定した基準電圧Ｖ１より高い波高値を有する矩形波パルスが入力されるため、比較器２１の出力はデューティ比５０％の矩形波パルスとなる。このため、抵抗２４およびコンデンサ２５の平滑回路２６によって現れる平滑電圧は、基準電圧より低くなり、それが比較器２７の非反転入力端子に入力されて、比較器２７の出力は正常を示すローレベルとなる。
【０００７】
しかし、マイナス母線５と車体Ｅとの間に地絡が発生し、図４に示す地絡抵抗３１が現れた場合には、カップリングコンデンサ１０Ａは、バッテリ群Ｂ、カップリングコンデンサ１０Ａ、検出抵抗１３、インピーダンス変換器１２、アースラインＧＮＤ、車体Ｅ、地絡抵抗３１、バッテリ群Ｂの経路で、バッテリ群Ｂの電圧値まで充電される。
【０００８】
同時に、インピーダンス変換器１２の出力は、交流信号出力の矩形波パルスであるため、検出抵抗１３、カップリングコンデンサ１０Ａ、バッテリ群Ｂ、地絡抵抗３１、車体Ｅ、インピーダンス変換器１２の経路で伝達し、カップリングコンデンサ１０Ａの充電完了と共に、インピーダンス変換器１２の出力である矩形波パルスの波高値が検出抵抗１３および地絡抵抗３１で分圧される発振振幅に小さくなって安定する。
【０００９】
このため、比較器２１の反転入力端子には、基準電圧Ｖ１より低い波高値の矩形波パルスが入力され、比較器２１のデューティ比は１００％に変化する。この結果、抵抗２４およびコンデンサ２５の平滑回路２６によって現れる平滑電圧Ｖｒは、基準電圧Ｖ２より高くなり、それが比較器２７の非反転入力端子に入力されて、比較器２７の出力は地絡を示すハイレベルとなる。以上の通り、バッテリ群Ｂにおいて地絡が発生した場合には、比較器２７の論理レベルより地絡を検出することができる。
【００１０】
【特許文献１】
特許第２９３３４９０号公報
【００１１】
【発明が解決しようとする課題】
漏電センサにおいて高い精度で絶縁抵抗を検出するためには、振幅精度の高いパルス波形を絶縁抵抗に印加する必要がある。しかしながら、パルス波形生成回路をＶｃｃを電源としたオペアンプにより構成している上記特許第２９３３４９０号公報に記載された従来技術には、次のような問題点があった。
【００１２】
第１に、絶縁抵抗に印加するパルス波形の振幅精度が悪いために漏電の検出精度が悪いことである。即ち、器差、部品（例えば、オペアンプ等）バラツキでパルス波形の振幅バラツキが大きいことである。
第２に、オペアンプ等の使用部品の温度特性などによりパルス波形生成回路出力のパルス波形の振幅が温度で変化することである。
第３に、高い振幅精度を得るためには精度の高い部品や温度補償等が必要になりコスト高になることである。
第４に、オペアンプの出力電圧範囲以外の電圧が入力端子に印加されると振幅精度が低下することである。ここで、オペアンプの出力電圧範囲とは、オペアンプの電源電圧に対して出力可能な範囲を指す。
【００１３】
本発明は、上記のような問題点を解消するためになされたものであり、スイッチング素子と抵抗を利用して振幅精度の高いパルス波形を低コストで生成することが可能なパルス波形生成回路、およびそれを用いた漏電センサを提供することを目的とする。
【００１４】
【課題を解決するための手段】
かかる目的を達成するために、請求項１記載の発明は、図１の基本構成図に示すように、一定周期のスイッチング用信号を発振する発振手段３１と、前記発振手段３１により発振されたスイッチング用信号がトリガ用電極に印加されるスイッチング素子と、一定レベルの電圧を供給する基準電圧源Ｖｒｅｆと、前記基準電圧源Ｖｒｅｆと、前記スイッチング素子の電流流入側の電極との間に接続される第１の分圧抵抗Ｒ０５と、前記スイッチング素子の電流流出側の電極と、接地との間に接続される第２の分圧抵抗Ｒ０６と、を有し、前記第１の分圧抵抗Ｒ０５と前記スイッチング素子の電流流入側の電極との接続点の電圧を出力電圧とすることを特徴としている。
【００１５】
したがって、請求項１記載の発明によれば、発振手段３１がハイレベルのスイッチング用信号をトリガ用電極に印加した場合に、スイッチング素子がＯＮし、第１の分圧抵抗Ｒ０５とスイッチング素子の電流流入側の電極との接続点の出力電圧が、第１の分圧抵抗Ｒ０５、スイッチング素子、および第２の分圧抵抗Ｒ０６の抵抗分圧となり、発振手段３１がローレベルのスイッチング用信号をトリガ用電極に印加した場合に、スイッチング素子がＯＦＦし、第１の分圧抵抗Ｒ０５とスイッチング素子の電流流入側の電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、基準電圧源、並びに分圧抵抗およびスイッチング素子の抵抗分圧の精度により、出力電圧のパルス波形の振幅の精度がほぼ決定し、容易に振幅精度の高いパルス波形を生成することができる。さらに、第２の分圧抵抗Ｒ０６を設けたことにより、オペアンプなどの後段の回路の出力電力範囲内のパルス波形を生成することができる。即ち、オペアンプ等の使用部品の温度特性や出力電圧範囲などによるパルス波形の振幅への影響を最小限にすることができる。
【００１６】
請求項２記載の発明は、一定周期のスイッチング用信号を発振する発振手段３１と、前記発振手段３１により発振されたスイッチング用信号がゲート電極に印加される電界効果トランジスタＦＥＴと、一定レベルの電圧を供給する基準電圧源Ｖｒｅｆと、前記基準電圧源Ｖｒｅｆと、前記電界効果トランジスタＦＥＴのドレイン電極との間に接続される第１の分圧抵抗Ｒ０５と、前記電界効果トランジスタＦＥＴのソース電極と、接地との間に接続される第２の分圧抵抗Ｒ０６と、を有し、前記第１の分圧抵抗Ｒ０５と前記電界効果トランジスタＦＥＴのドレイン電極との接続点の電圧を出力電圧とすることを特徴としている。
【００１７】
したがって、請求項２記載の発明によれば、図２に示すように、発振手段３１がハイレベルのスイッチング用信号をゲート電極に印加した場合に、電界効果トランジスタＦＥＴがＯＮし、第１の分圧抵抗Ｒ０５と電界効果トランジスタＦＥＴのドレイン電極との接続点の出力電圧が、第１の分圧抵抗Ｒ０５、電界効果トランジスタＦＥＴ、および第２の分圧抵抗Ｒ０６の抵抗分圧となり、発振手段３１がローレベルのスイッチング用信号をゲート電極に印加した場合に、電界効果トランジスタＦＥＴがＯＦＦし、第１の分圧抵抗Ｒ０５と電界効果トランジスタＦＥＴのドレイン電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、高い振幅精度を得るために抵抗と電界効果トランジスタとを使用しているので、精度の高い部品や温度補償等が不要になり安価に構成することができる。
【００１８】
請求項３記載の発明は、請求項２記載の発明において、前記電界効果トランジスタＦＥＴは、前記第１の分圧抵抗Ｒ０５および前記第２の分圧抵抗Ｒ０６の抵抗値と比較し、ＯＮ抵抗が略０Ωに近似可能なものを使用することを特徴としている。
【００１９】
したがって、請求項３記載の発明によれば、電界効果トランジスタのＯＮ抵抗を殆ど無視してよいため、精度の高い分圧抵抗を使用することにより振幅精度の高いパルス波形を生成することができる。
【００２０】
請求項４記載の発明は、一定周期のスイッチング用信号を発振する発振手段３１と、前記発振手段３１により発振されたスイッチング用信号がＬＥＤ駆動用電極に印加されるフォトＭＯＳリレーＰＭＯＳと、一定レベルの電圧を供給する基準電圧源Ｖｒｅｆと、前記基準電圧源Ｖｒｅｆと、前記フォトＭＯＳリレーＰＭＯＳのドレイン電極との間に接続される第１の分圧抵抗Ｒ０５と、前記フォトＭＯＳリレーＰＭＯＳのソース電極と、接地との間に接続される第２の分圧抵抗Ｒ０６と、を有し、前記第１の分圧抵抗Ｒ０５と前記フォトＭＯＳリレーＰＭＯＳのドレイン電極との接続点の電圧を出力電圧とすることを特徴としている。
【００２１】
したがって、請求項４記載の発明によれば、図３に示すように、発振手段３１がハイレベルのスイッチング用信号をＬＥＤ駆動用電極に印加した場合に、フォトＭＯＳリレーＰＭＯＳがＯＮし、第１の分圧抵抗Ｒ０５とフォトＭＯＳリレーＰＭＯＳのドレイン電極との接続点の出力電圧が、第１の分圧抵抗Ｒ０５、フォトＭＯＳリレーＰＭＯＳ、および第２の分圧抵抗Ｒ０６の抵抗分圧となり、発振手段３１がローレベルのスイッチング用信号をＬＥＤ駆動用電極に印加した場合に、フォトＭＯＳリレーＰＭＯＳがＯＦＦし、第１の分圧抵抗Ｒ０５とフォトＭＯＳリレーＰＭＯＳのドレイン電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、精度の高い分圧抵抗とＯＮ抵抗の低いフォトＭＯＳリレーＰＭＯＳとを使用することで、振幅精度の高いパルス波形が生成できる。したがって、スイッチング素子としてフォトＭＯＳリレーＰＭＯＳも使用することができる。但し、電界効果トランジスタＦＥＴを用いた方が安価である。
【００２２】
請求項５記載の発明は、請求項１から４のいずれか１項に記載の発明において、前記出力電圧が入力されるオペアンプ０Ｐ０１をさらに有し、前記第２の分圧抵抗Ｒ０６は、前記出力電圧が前記オペアンプ０Ｐ０１の出力電圧範囲内に収まるように、抵抗値が設定されることを特徴としている。
【００２３】
したがって、請求項５記載の発明によれば、オペアンプ０Ｐ０１の入力端子に入力される電圧の範囲が、オペアンプ０Ｐ０１の出力電圧範囲内に収まるため、オペアンプ０Ｐ０１による振幅精度の低下を最小限にすることができる。
【００２４】
請求項６記載の発明は、車体と電気的に絶縁された直流電源系統および該直流電源系統に接続された交流回路を含む車両における地絡を検出する漏電センサであって、請求項１〜５のいずれかに記載のパルス波形生成回路３２と、前記パルス波形生成回路３２により生成された出力電圧を前記直流電源系統に印加するための検出抵抗Ｒ０４およびカップリングコンデンサＣ０２と、前記検出抵抗Ｒ０４および前記カップリングコンデンサＣ０２の接続点の出力電圧を基に、前記車両における漏電が発生したか否かを判定する漏電検出回路３３と、を有することを特徴としている。
【００２５】
したがって、請求項６記載の発明によれば、請求項１〜５のいずれかに記載のパルス波形生成回路により生成された出力電圧を絶縁抵抗ＲＬに印加することにより、漏電検出精度の優れた漏電センサを提供することができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照しながら詳細に説明する。
図２は、本発明の第１の実施形態における一定振幅パルス生成回路を適用した漏電センサの構成を示す回路図である。図２において、漏電センサは、発振回路３１、一定振幅パルス生成回路３２、および漏電判定回路３３を備える。また、漏電センサは、検出抵抗０４、およびカップリングコンデンサＣ０２を介して、図示しない車体と電気的に絶縁された直流電源系統および該直流電源系統に接続された交流回路を含む車両側と接続されている。
【００２７】
発振回路３１は、インバータＩＣ１、ＩＣ２、抵抗Ｒ０１、Ｒ０２、Ｒ０３およびコンデンサＣ０１を含む。インバータＩＣ１の出力は、抵抗Ｒ０２、Ｒ０１を介して、インバータＩＣ１にフィードバック入力される。インバータＩＣ２の出力は、抵抗Ｒ０３を介して、インバータＩＣ１にフィードバック入力される。発振回路３１は、ハイレベルとローレベルを所定の周期で繰り返すデューティ比５０％の一定周波数を有する矩形波パルス信号Ｖｏｓｃを出力する。
【００２８】
一定振幅パルス生成回路３２は、基準電圧源Ｖｒｅｆ、ツェナーダイオードＺＤ、電界効果トランジスタＦＥＴ、分圧抵抗Ｒ０５、分圧抵抗Ｒ０６、抵抗Ｒ０７、およびオペアンプＯＰ１を含む。発振回路３１からの矩形波パルス信号Ｖｏｓｃは、電界効果トランジスタＦＥＴのゲートに印加される。
【００２９】
電界効果トランジスタＦＥＴは、基準電圧源の電圧Ｖｒｅｆを分圧抵抗Ｒ０５、電界効果トランジスタＦＥＴのゲートのＯＮ抵抗、および分圧抵抗Ｒ０６で抵抗分圧して、分圧抵抗Ｒ０５と電界効果トランジスタＦＥＴとの間の接続点の電圧Ｖ３を抵抗Ｒ０７を介してオペアンプ０１の非反転入力端子に出力する。オペアンプＯＰ１は、漏電発生時に負荷インピーダンスが変動しても、発振周波数が変動しないようにインピーダンス変換を行う。ツェナーダイオードＺＤは、電界効果トランジスタＦＥＴのゲートに過電圧が印加されないように保護する。
【００３０】
一定振幅パルス生成回路３２からの矩形波パルス信号は、検出抵抗Ｒ０４を介して、検出抵抗Ｒ０４とカップリングコンデンサＣ２の接続点に検出電圧Ｖｘとして現れる。検出抵抗Ｒ０４は、漏電発生時に、車両側の絶縁抵抗ＲＬとによって矩形波パルスを分圧する分圧器として働く。カップリングコンデンサＣ２は、直流成分を遮断する。
【００３１】
漏電検出回路３３は、検出抵抗Ｒ０４とカップリングコンデンサＣ２の接続点に現れる検出電圧Ｖｘを抵抗Ｒ０８を介して漏電検出手段３３ａに取り込む。漏電検出手段３３ａは、検出電圧Ｖｘを検出して絶縁抵抗ＲＬに応じた電圧値を出力する機能を有する。検出電圧Ｖｘは、絶縁抵抗ＲＬに応じて波高値が変化する。漏電検出手段３３ａは、この波高値の変化を見て漏電の有無を判定することができる。漏電検出出力Ｖ0の電圧値により、漏電が発生しているか否かの判断をすることができる。
【００３２】
次に、本発明の第１の実施形態における一定振幅パルス生成回路の動作について説明する。発振回路３１により生成された矩形波パルス信号Ｖｏｓｃが電界効果トランジスタＦＥＴのゲートに印加される際、矩形波パルス信号Ｖｏｓｃが例えば０Ｖのとき（オフ状態）、分圧抵抗Ｒ０５と電界効果トランジスタＦＥＴとの間の接続点の電圧Ｖ３は、電界効果トランジスタＦＥＴがオフ状態であるから、略Ｖｒｅｆとなる。
【００３３】
矩形波パルス信号Ｖｏｓｃがゲートに印加される際、矩形波パルス信号Ｖｏｓｃが例えば５Ｖのとき（オン状態）、分圧抵抗Ｒ０５と電界効果トランジスタＦＥＴとの間の接続点の電圧Ｖ３は、電界効果トランジスタＦＥＴがオン状態であるから、分圧抵抗Ｒ０５、電界効果トランジスタＦＥＴのドレイン−ソース間のＯＮ抵抗、および分圧抵抗Ｒ０６の抵抗分圧になる。この抵抗分圧の算出式を以下の（式１）に示す。
【００３４】
【数１】
2004208403.tif 000003
【００３５】
（式１）において、電界効果トランジスタＦＥＴのオン抵抗ＲＦＥＴは、分圧抵抗Ｒ０５および分圧抵抗Ｒ０６の抵抗値より小さい。好ましくは、電界効果トランジスタＦＥＴのオン抵抗ＲＦＥＴが数Ω程度の電界効果トランジスタＦＥＴを使用するとよい。そして、電界効果トランジスタＦＥＴのオン抵抗ＲＦＥＴが数Ω程度であれば、オン抵抗ＲＦＥＴを無視して抵抗分圧を算出することができる。
【００３６】
したがって、電界効果トランジスタＦＥＴがオフ状態のときに略Ｖｒｅｆ、オン状態のときに［Ｒ０６／（Ｒ０５＋Ｒ０６）］・Ｖｒｅｆが、Ｖ３に出力されるので、基準電圧源の電圧精度より精度の高い分圧抵抗（Ｒ０５、Ｒ０６）を使用することで、基準電圧源の電圧精度と略同等の振幅精度のパルス波形を生成することができる。
【００３７】
ところで、一般に単電源オペアンプの出力電圧の最小値は、０．０Ｖではなく、出力電流に応じて０．３Ｖ等の電圧値を持つ。オペアンプＯＰ１にこの電圧以下の電圧が入力された場合、オペアンプＯＰ１の精度は保障できない。本発明は、分圧抵抗（Ｒ０５、Ｒ０６）を調整して、例えばローレベル０．５Ｖ、ハイレベル７Ｖといったように、オペアンプＯＰ１の出力電圧範囲が０．３Ｖ〜８Ｖでも、オペアンプＯＰ１で振幅精度を殆ど損なうことなく精度の高い振幅の矩形波を出力することができる。
【００３８】
次に、本実施形態における漏電センサによる漏電検知方法について説明する。まず、車両側で地絡が発生していない平常時には、車両側の絶縁抵抗ＲＬが無限大に近いため、ハイレベルとローレベルを所定の周期で繰り返すデューティ比５０％の一定周波数を有する一定振幅パルス生成回路３２からの矩形波パルス信号は、カップリングコンデンサＣＯ２を介して車体に流れることはなく、検出抵抗Ｒ０４、抵抗Ｒ０８を介して漏電検出手段３３ａに供給される。カップリングコンデンサＣＯ２、絶縁抵抗ＲＬによる電圧降下により、Ｖｘの波高値が所定のしきい値（漏電判定用）電圧以下に下がることがないため、漏電検出手段３３ａは、漏電とは判定しない。
【００３９】
次に、車両側で地絡が発生し、絶縁抵抗ＲＬの抵抗値が低下すると、一定振幅パルス生成回路３２からの矩形波パルス信号は、カップリングコンデンサＣＯ２を介して絶縁抵抗ＲＬからアースに流れる。その結果、検出電圧Ｖｘは、検出抵抗Ｒ０４、絶縁抵抗ＲＬ、カップリングコンデンサＣＯ２の端子間電圧による電圧降下分だけ低下する。漏電検出手段３３ａは、分圧されて低下したＶｘの波高値が、所定のしきい値（漏電判定用）電圧以下になると、漏電と判定することができる。
【００４０】
次に、第２の実施形態について説明する。図３は、第２の実施形態における一定振幅パルス生成回路を適用した漏電センサの構成を示す回路図である。第２の実施形態は、一定振幅生成回路３２内の電界効果トランジスタＦＥＴをフォトＭＯＳリレーＰＭＯＳにした点が第１の実施形態と異なる。フォトＭＯＳリレーＰＭＯＳは、ＬＥＤ駆動用電流がドレイン−ソース間のＯＮ抵抗を十分に小さくする電流のとき（数ｍＡ）、ドレイン−ソース間のＶDS−ＩDS特性が非飽和領域であるＯＮ状態、ＬＥＤ駆動用電流が０ｍＡのときの遮断状態をＯＦＦ状態として利用することによりスイッチング素子として機能する。発振回路３１は、フォトＭＯＳリレーＰＭＯＳをＯＮするために、ドレイン−ソース間のＶDS−ＩDS特性が非飽和領域になるようなＬＥＤ駆動用電流を与える。その他の構成については、第１の実施形態と同様である。
【００４１】
なお、上述した実施形態は、本発明の好適な実施形態の一例を示したものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において種々変形実施が可能である。
【００４２】
上述した実施形態では、スイッチング素子として電界効果トランジスタＦＥＴ、フォトＭＯＳリレーＰＭＯＳを用いた例を説明した。この点、ＯＮ抵抗が低く、スイッチング動作が安定している素子であれば、他のスイッチング素子を用いてもよい。例えば、ＩＧＢＴ、または電磁リレー等の使用も考えられる。
【００４３】
【発明の効果】
以上の説明から明らかなように、請求項１記載の発明によれば、発振手段がハイレベルのスイッチング用信号をトリガ用電極に印加した場合に、スイッチング素子がＯＮし、第１の分圧抵抗とスイッチング素子の電流流入側の電極との接続点の出力電圧が、第１の分圧抵抗、スイッチング素子、および第２の分圧抵抗の抵抗分圧となり、発振手段がローレベルのスイッチング用信号をトリガ用電極に印加した場合に、スイッチング素子がＯＦＦし、第１の分圧抵抗とスイッチング素子の電流流入側の電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、基準電圧源、並びに分圧抵抗およびスイッチング素子の抵抗分圧の精度により、出力電圧のパルス波形の振幅の精度がほぼ決定し、容易に振幅精度の高いパルス波形を生成することができる。さらに、第２の分圧抵抗Ｒ０６を設けたことにより、オペアンプＯＰ０１の出力電力範囲内のパルス波形を生成することができる。即ち、オペアンプ等の使用部品の温度特性や出力電圧範囲などによるパルス波形の振幅への影響を最小限にすることができる。
【００４４】
請求項２記載の発明によれば、発振手段がハイレベルのスイッチング用信号をゲート電極に印加した場合に、電界効果トランジスタがＯＮし、第１の分圧抵抗と電界効果トランジスタのドレイン電極との接続点の出力電圧が、第１の分圧抵抗、電界効果トランジスタ、および第２の分圧抵抗の抵抗分圧となり、発振手段がローレベルのスイッチング用信号をゲート電極に印加した場合に、電界効果トランジスタがＯＦＦし、第１の分圧抵抗と電界効果トランジスタのドレイン電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、高い振幅精度を得るために抵抗と電界効果トランジスタとを使用しているので、精度の高い部品や温度補償等が不要になり安価に構成することができる。
【００４５】
請求項３記載の発明によれば、請求項２記載の発明の効果に加えて、電界効果トランジスタのＯＮ抵抗を殆ど無視してよいため、精度の高い分圧抵抗を使用することにより振幅精度の高いパルス波形を生成することができる。
【００４６】
請求項４記載の発明によれば、発振手段がハイレベルのスイッチング用信号をＬＥＤ駆動用電極に印加した場合に、フォトＭＯＳリレーがＯＮし、第１の分圧抵抗とフォトＭＯＳリレーのドレイン電極との接続点の出力電圧が、第１の分圧抵抗、フォトＭＯＳリレー、および第２の分圧抵抗の抵抗分圧となり、発振手段がローレベルのスイッチング用信号をＬＥＤ駆動用電極に印加した場合に、フォトＭＯＳリレーがＯＦＦし、第１の分圧抵抗とフォトＭＯＳリレーＰＭＯＳのドレイン電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、精度の高い分圧抵抗とＯＮ抵抗の低いフォトＭＯＳリレーとを使用することで、振幅精度の高いパルス波形が生成できる。したがって、スイッチング素子としてフォトＭＯＳリレーも使用することができる。
【００４７】
したがって、請求項５記載の発明によれば、オペアンプの入力端子に入力される電圧の範囲が、オペアンプの出力電圧範囲内に収まるため、オペアンプによる振幅精度の低下を最小限にすることができる。
【００４８】
請求項６記載の発明によれば、請求項１〜５のいずれかに記載のパルス波形生成回路により生成された出力電圧を絶縁抵抗に印加することにより、漏電検出精度の優れた漏電センサを提供することができる。
【図面の簡単な説明】
【図１】本発明の一定振幅パルス生成回路の基本構成図である。
【図２】本発明の第１の実施形態における一定振幅パルス生成回路を適用した漏電センサの構成を示す回路図である。
【図３】本発明の第２の実施形態における一定振幅パルス生成回路を適用した漏電センサの構成を示す回路図である。
【図４】従来技術における地絡検出回路の構成を示す回路図である。
【符号の説明】
３１  発振手段（発振回路）
３２  一定振幅生成回路
３３  漏電検出回路
３３ａ  漏電検出手段
Ｒ０５、Ｒ０６  分圧抵抗
Ｒ０４  検出抵抗
ＲＬ  絶縁抵抗
ＣＯ２  カップリングコンデンサ
ＦＥＴ  電界効果トランジスタ
ＰＭＯＳ  フォトＭＯＳリレー
【図１】
2004208403.tif 000004
【図２】
2004208403.tif 000005
【図３】
2004208403.tif 000006
【図４】
2004208403.tif 000007