(57)【要約】【課題】簡単な構成により高速移動時のリンクの確立と高品質な通信とを両立させることができるデータ受信装置を提供することを課題とする。【解決手段】データ送信装置から送信されたデータを受信し、受信データのクロックの位相とデータ受信装置１におけるクロックの位相とを同期させるデータ受信装置１であって、データ受信装置１におけるクロックの位相と受信データのクロックの位相との進み／遅れを検出する進み／遅れ検出手段（進み／遅れ検出回路）７ａと、進み／遅れ検出手段７ａで検出した進み／遅れを時定数により平均化し、進み／遅れに応じて制御間隔が変わる制御信号を出力する平均化手段（平均化回路）７ｂと、制御信号に基づいて、クロックを再生するクロック再生手段（クロック位相再生回路）７ｃと、制御信号の制御間隔を検出し、制御間隔に基づいて時定数を設定する時定数設定手段（制御間隔計測回路）７ｄとを備えることを特徴とする。【選択図】  図１
2004187155.tif 000002
【特許請求の範囲】
【請求項１】
データ送信装置から送信されたデータを受信し、受信データのクロックの位相とデータ受信装置におけるクロックの位相とを同期させるデータ受信装置であって、
前記データ受信装置におけるクロックの位相と前記受信データのクロックの位相との進み／遅れを検出する進み／遅れ検出手段と、
前記進み／遅れ検出手段で検出した進み／遅れを時定数により平均化し、前記進み／遅れに応じて制御間隔が変わる制御信号を出力する平均化手段と、
前記制御信号に基づいて、クロックを再生するクロック再生手段と、
前記制御信号の制御間隔を検出し、前記制御間隔に基づいて前記時定数を設定する時定数設定手段と
を備えることを特徴とするデータ受信装置。
【請求項２】
前記時定数設定手段は、前記制御間隔が短い場合には前記時定数を小さくし、前記制御間隔が長い場合には前記時定数を大きくすることを特徴とする請求項１に記載するデータ受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、路車間通信等に用いられるデータ受信装置に関する。
【０００２】
【従来の技術】
車両と路側との間で通信を行い、情報をやりとりする路車間通信がＥＴＣ［Ｅｌｅｃｔｒｏｎｉｃ  Ｔｏｌｌ  Ｃｏｌｌｅｃｔｉｏｎ  Ｓｙｓｔｅｍ］等で実用化されている。路車間通信では、通信方式としてＤＳＲＣ［Ｄｅｄｉｃａｔｅｄ  Ｓｈｏｒｔ  Ｒａｎｇｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ］を用いている。ＤＳＲＣでは、５．８ＧＨｚ帯の電波を使用し、数ｍ〜数１０ｍ程度の狭いエリアを対象として通信を行う。そして、路車間通信におけるＤＳＲＣでは、車両が高速移動中でも狭いエリア内で通信のリンクを行い、さらに、高品質な通信が要求される。
【０００３】
上記通信方式におけるデータ受信装置では、受信したデータのクロックの位相とデータ受信装置内のクロックの位相とを同期させ、クロックを再生する必要がある。そのために、データ受信装置では、２つのクロック間での位相の進み／遅れを検出し、その進み／遅れを所定の時定数により平均化している。この時定数を小さくすると、高速移動時におけるリンクの確立の確実性が増すが、クロックの揺らぎが大きくなり、通信の品質が低下する。逆に、時定数を大きくすると、通信の品質は向上するが、高速移動時におけるリンクの確立の確実性が低下する。したがって、時定数を決める際、時定数を小さくして高速リンク性能を重視するか、あるいは、時定数を大きくして通信の品質を重視するかを選択していた。
【０００４】
この時定数を決める様々な方法が提案されており、その一例として、受信データに含まれるユニークワードを考慮して決めるディジタル位相同期回路について説明する（特許文献１参照）。このディジタル位相同期回路は、時定数制御回路とユニークワード検出回路を備えている。時定数制御回路では、位相非同期モードの時には時定数を最小に設定し、位相同期モードの時には時定数を最大に設定する。ユニークワード検出回路では、ユニークワードを検出し、受信データにおいてユニークワードを検出できる程度に位相引き込みが終了している場合には位相非同期モードから位相同期モードへ移行させる。このように、ディジタル位相同期回路では、位相非同期モードの時には引き込みの高速性を優先し、位相同期モードの時には再生クロックの位相追従の安定性を優先する。
【０００５】
【特許文献１】
特開平８−１２５６４５号公報（図３、図４参照）
【０００６】
【発明が解決しようとする課題】
しかしながら、上記ディジタル位相同期回路では、ユニークワードを利用して時定数を変更しているので、受信データの中にユニークワードが含まれている必要がある。また、ユニークワードを利用する場合、ユニークワードは特殊なパターンなので、システムに制約を設ける必要があり、ユニークワードを検出するためのアルゴリズムも複雑である。そのため、その検出回路も複雑となり、回路規模が増大するとともに、コストも上昇する。
【０００７】
そこで、本発明は、簡単な構成により高速移動時のリンクの確立と高品質な通信とを両立させることができるデータ受信装置を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明に係るデータ受信装置は、データ送信装置から送信されたデータを受信し、受信データのクロックの位相とデータ受信装置におけるクロックの位相とを同期させるデータ受信装置であって、データ受信装置におけるクロックの位相と受信データのクロックの位相との進み／遅れを検出する進み／遅れ検出手段と、進み／遅れ検出手段で検出した進み／遅れを時定数により平均化し、進み／遅れに応じて制御間隔が変わる制御信号を出力する平均化手段と、制御信号に基づいて、クロックを再生するクロック再生手段と、制御信号の制御間隔を検出し、制御間隔に基づいて時定数を設定する時定数設定手段とを備えることを特徴とする。
【０００９】
このデータ受信装置では、データ送信装置からのデータを受信すると、該受信データのクロックを検出する。そして、データ受信装置では、受信データのクロックの位相と装置内で生成しているクロックの位相との進み／遅れを検出する。さらに、データ受信装置では、その検出した進み／遅れを時定数で平均化し、平均化に基づいて制御信号を生成する。制御信号は、進み／遅れの程度によって再生制御行う際の制御間隔が変わり、その制御間隔が２つのクロックの同期の程度を反映している。そこで、データ受信装置では、制御信号の制御間隔に応じて、位相が進んでいる場合には遅れる方向に又は位相が遅れている場合には進める方向にクロックを制御し、クロックを再生する。また、データ受信装置では、制御信号の制御間隔を検出し、その制御間隔に基づいて時定数を決定する。このように、データ受信装置では、制御信号の制御間隔を利用することにより、制御間隔に反映された２つのクロックの同期の程度に応じて時定数を決定している。そのため、データ受信装置では、制御信号の制御間隔を検出する等の簡単な構成により時定数を可変とでき、高速移動時のリンクの確立と高品質な通信とを両立している。
【００１０】
本発明の上記データ受信装置では、時定数設定手段を、制御間隔が短い場合には時定数を小さくし、制御間隔が長い場合には時定数を大きくように構成すると好適である。
【００１１】
このデータ受信装置では、制御間隔が短い場合、非同期状態になっていると判断し、時定数を小さくしてクロックの再生制御回数を多くして高速移動時のリンクの確立を優先する。一方、データ受信装置では、制御間隔が長い場合、同期状態になっていると判断し、時定数を大きくしてクロックの再生制御回数を少なくして通信の品質の向上を優先する。
【００１２】
【発明の実施の形態】
以下、図面を参照して、本発明に係るデータ受信装置の実施の形態を説明する。
【００１３】
本実施の形態では、本発明に係るデータ受信装置を、ＤＳＲＣによって路車間通信を行う車両に搭載されたデータ受信装置に適用する。本実施の形態では、路側にはデータ送信装置が設けられ、データ送信装置から５．８ＧＨｚ帯の電波を使用し、データを送信している。なお、本実施に形態では、クロックや各種信号を取り扱うが、このクロックや各種信号は１／０からなり、１はデータ受信装置の電源電圧であり、０はグランド電圧である。
【００１４】
図１〜図４を参照して、データ受信装置１の構成について説明する。図１は、データ受信装置の構成図である。図２は、（ａ）が受信データのクロックであり、（ｂ）が（ａ）のクロックに対して位相が進んでいる装置内クロックであり、（ｃ）が（ａ）のクロックに対して位相が遅れている装置内クロックであり、（ｄ）が（ａ）のクロックに対して位相が同期している装置内クロックである。図３は、（ａ）が装置内クロックであり、（ｂ）が同期している場合の進み／遅れ信号であり、（ｃ）が同期している場合の制御信号であり、（ｄ）が同期していない場合の進み／遅れ信号であり、（ｅ）が同期していない場合の制御信号である。図４は、制御信号の一例である。
【００１５】
データ受信装置１は、車両に搭載され、路側のデータ送信装置（図示せず）から送信された電波（データ）を受信する。そして、データ受信装置１では、その受信したデータのクロックと装置内で生成しているクロックとを同期させ、受信データを復調する。そのために、データ受信装置１は、アンテナ２、アナログ部３、Ａ／Ｄ変換部４、位相変換部５、データ復調回路６、クロック再生部７を備えている。なお、データ送信装置から送信されるデータは、所定の情報が含まれており、変調されている。また、データ送信装置では、装置内の発振器で発振クロックを発生させており、この発振クロックに基づいて送信するデータ用の所定周期のクロックを生成し、このクロックに基づいて送信するデータを生成している。
【００１６】
アンテナ２では、データ送信装置からの５．８ＧＨｚ帯の電波を受信し、その電波をアナログ部３に出力する。アナログ部３では、アンテナ２で受信した電波を受信帯域のアナログデータに変換し、そのアナログデータをＡ／Ｄ変換部４に出力する。Ａ／Ｄ変換部４では、アナログ部３からのアナログデータをディジタルデータに変換し、そのディジタルデータを位相変換部５に出力する。
【００１７】
位相変換部５では、Ａ／Ｄ変換部４からのディジタルデータを位相データに変換し、その位相データをデータ復調回路６及びクロック再生部７に出力する。この際、位相変換部５では、ディジタルデータをフーリエ変換し、そのシンボルとなる周波数成分を抽出している。そして、位相変換部５では、受信したデータのクロックＲＣ（以下、受信クロックＲＣと記載する）をクロック再生部７に出力している（図２（ａ）参照）。受信クロックＲＣは、フーリエ変換後の位相変化点にパルス（１）が出力される１／０のパルス信号である。
【００１８】
データ復調回路６では、クロック再生部７で再生された装置内クロックＤＣに基づいて、位相変換部５からの位相データを復調し、復調データをアプリケーション処理部８に出力する。ちなみに、アプリケーション処理部８では、復調データから必要な情報の取り出し等の各種アプリケーションを実行する。
【００１９】
クロック再生部７は、装置内クロックＤＣの位相が受信クロックＲＣに同期するように、装置内クロックＤＣを再生する。そのために、クロック再生部７は、進み／遅れ検出手段としての進み／遅れ検出回路７ａ、平均化手段としての平均化回路７ｂ、クロック再生手段としてのクロック位相再生回路７ｃ、時定数設定手段としての制御間隔計測回路７ｄを備えている。なお、データ受信装置１では、装置内に備えられる発振器で発振クロックを発生させており、この発振クロックに基づいて装置内クロックＤＣを生成している。装置内クロックＤＣは、データ送信装置で生成しているクロックと同じ周期に設定されており、１／０のパルス信号である（図２（ｂ）〜（ｄ）参照）。
【００２０】
進み／遅れ検出回路７ａでは、受信クロックＲＣの位相と装置内クロックＤＣの位相とを比較し、受信クロックＲＣの位相に対して装置内クロックＤＣの位相が進んでいるか／遅れているかあるいは同期しているかを検出する。例えば、図２（ａ）に示す受信クロックＲＣに対して、図２（ｂ）には位相が進んでいる装置内クロックＤＣ１が示されており、図２（ｃ）には位相が遅れている装置内クロックＤＣ２が示されており、図２（ｄ）には位相が同期している装置内クロックＤＣ３が示されている。
【００２１】
そして、進み／遅れ検出回路７ａでは、検出した進み／遅れに基づいて進み／遅れ信号ＤＳを生成し、進み／遅れ信号ＤＳを平均化回路７ｂ及びクロック位相再生回路７ｃに出力する。進み／遅れ信号ＤＳは、遅れを検出している場合には０が出力され、進んでいる場合には１が出力される１／０の信号である。図３（ｂ）には、同期している場合の進み／遅れ信号ＤＳ１が示されている。同期している場合、進みと遅れとが交互に周期的に繰り返されるので、進み／遅れ信号ＤＳ１では一定の周期を有するような信号となっている。ちなみに、同期している場合、データ受信装置１で生成しているクロックの揺らぎとデータ送信装置で生成しているクロックの揺らぎとのずれによって進みと遅れが交互に繰り返される。図３（ｄ）には、同期していない場合の進み／遅れ信号ＤＳ２が示されている。同期していない場合、位相の進み又は遅れが所定時間継続するので、進み／遅れ信号ＤＳ２では遅れが続いた後に進みが続いた信号となっている。
【００２２】
なお、データ受信装置１で生成している装置内クロックＤＣとデータ送信装置で生成しているクロック（受信クロックＲＣ）とは、上記したように、その周期が同じになるように生成されている。しかし、２つのクロックの基本となる発振クロックを発生させる各発振器は異なる発振器のため、２つのクロックは同じ周期に設定されても微妙に周期が異なる。また、データ送信装置から送信される電波は伝搬中に雑音等の影響を受けた場合には、受信クロックＲＣに揺らぎが発生する。さらに、データ受信装置１の発振器やデータ送信装置の発振器における発振精度により、装置内クロックＤＣや受信クロックＲＣには揺らぎが発生する。以上のような理由により、装置内クロックＤＣと受信クロックＲＣとの位相には、常時、ずれが生じ、進み／遅れが発生する。
【００２３】
平均化回路７ｂでは、進み／遅れ信号ＤＳにおける進みあるいは遅れを平均化時定数ＡＴにより平均化する。この際、平均化回路７ｂでは、データ受信装置１の起動時には初期設定されている最小の平均化時定数ＡＴを使用し、データを受信開始後には制御間隔計測回路７ｄで平均化時定数ＡＴが変更される毎にその平均化時定数ＡＴを使用する。そして、平均化回路７ｂでは、進み／遅れの平均化を示した制御信号ＣＳを生成し、その制御信号ＣＳをクロック位相再生回路７ｃ及び制御間隔計測回路７ｄに出力する。
【００２４】
平均化では、進み／遅れ信号ＤＳにおける進み区間（１の区間）又は遅れ区間（０の区間）に含まれる装置内クロックＤＣの周期数をカウントし、そのカウント数が平均化時定数ＡＴになると平均化信号を出力するとともにカウント数をリセットして再びカウントし、また、進み区間から遅れ区間あるいは遅れ区間から進み区間に切り換るとカウント数をリセットして再びカウントする。
【００２５】
制御信号ＣＳの生成では、平均化において平均化信号が出力されると０の制御パルスＣＰを出力し、それ以外では１を出力する（図３（ｃ），（ｅ）参照）。したがって、制御信号ＣＳは、進み／遅れ信号ＤＳの進み区間又は遅れ区間が装置内クロックＤＣの周期が平均化時定数ＡＴ分継続する毎に０の制御パルスＣＰが出力される１／０の信号である。例えば、図３（ｃ），（ｅ）には、平均化時定数ＡＴが４の場合の制御信号ＣＳ１，ＣＳ２を示している。図３（ｃ）では、図３（ｂ）の進み／遅れ信号ＤＳ１に対する制御信号ＣＳ１を示しており、制御信号ＣＳ１では１が継続して出力される。これは、進み／遅れ信号ＤＳ１の進み区間（１）／遅れ区間（０）は交互に切り換って継続時間が短いので、その進み区間／遅れ区間が装置内クロックＤＣの周期の４周期分継続していないからである。図３（ｅ）では、図３（ｄ）の進み／遅れ信号ＤＳ２に対する制御信号ＣＳ２を示しており、制御信号ＣＳ２では制御パルスＣＰ（０）が短い間隔で出力される。これは、進み／遅れ信号ＤＳ２では遅れ区間（０）が継続した後に進み区間（１）が継続し、その継続時間が共に長いので、その遅れ区間／進み区間共に装置内クロックＤＣの周期の４周期分が複数回継続しているからである。
【００２６】
つまり、制御信号ＣＳは、同期状態の場合には制御パルスＣＰを出力する間隔（以下、制御間隔と記載する）が長くなり、非同期状態の場合には制御間隔が短くなる。また、制御信号ＣＳは、平均化時定数ＡＴが大きいほど制御間隔が長くなり、平均化時定数ＡＴが小さいほど制御間隔が短くなる。ちなみに、制御パルスＣＰが出力される毎にクロック位相再生回路７ｃでは再生制御を行うので、制御間隔が長くなると制御回数が少なくなり、制御間隔が短くなると制御回数が多くなる。図４には制御信号ＣＳの一例を示しており、この制御信号ＣＳの場合、最初、制御間隔の短く、同期がとれていなかったが、途中で制御間隔が広くなっていき、同期がとれてきている。
【００２７】
なお、平均化時定数ＡＴは、進み区間／遅れ区間を平均化するための時定数であり、例えば、２，４，８，１６等の値が設定される。平均化時定数ＡＴを小さくした場合にはクロックを再生する際の制御回数が多くなって早期にリンクを確立でき、大きくした場合には制御回数が少なくなって高品質な通信を行うことができる。
【００２８】
クロック位相再生回路７ｃでは、装置内クロックＤＣの位相を受信クロックＲＣの位相に同期させるために、制御信号ＣＳの制御パルスＣＰが出力される毎に装置内クロックＤＣを再生制御する。この際、クロック位相再生回路７ｃでは、進み／遅れ信号ＤＳが進み区間（１）の場合には装置内クロックＤＣの位相を遅らせる方向に制御し、遅れ区間（０）の場合には装置内クロックＤＣの位相を進ませる方向に制御する。そして、クロック位相再生回路７ｃでは、再生制御した装置内クロックＤＣをデータ復調回路６、進み／遅れ検出回路７ａ、平均化回路７ｂ、制御間隔計測回路７ｄ及びアプリケーション処理部８に出力する。
【００２９】
ちなみに、再生制御では装置内クロックＤＣの位相を遅らせたりあるいは進ませたりと時間的に動かすので、この動かす回数が増加するほど装置内クロックＤＣの再生による揺らぎが増える。そのため、平均化時定数ＡＴを小さくした場合、制御回数が増加し、装置内クロックＤＣの再生による揺らぎが多くなるので、データ再生時の精度が低下する。一方、平均化時定数ＡＴを大きくした場合、制御回数が減少し、装置内クロックＤＣの再生による揺らぎが少なくなるので、データ再生時の精度が向上する。
【００３０】
制御間隔計測回路７ｄでは、制御信号ＣＳの制御間隔を計測する。制御間隔の計測では、一定時間当たりの制御パルスＣＰの数をカウントし、一定時間をそのカウント数で除算して求めてもよいし、あるいは、制御信号ＣＳにおける０になった時点（制御信号ＣＰの立下り時点）から次に０になった時点を直接計測してもよい。
【００３１】
そして、制御間隔計測回路７ｄでは、計測した制御間隔に応じて平均化時定数ＡＴを設定し、その平均化時定数ＡＴを平均化回路７ｂに出力する。この際、制御間隔計測回路７ｄでは、制御間隔が長くなった場合（図４参照）、同期状態と判断し、高品質な通信を行うために平均化時定数ＡＴを大きくする。一方、制御間隔計測回路７ｄでは、制御間隔が短くなった場合（図４参照）、非同期状態と判断し、迅速にリンクを確立するために平均化時定数ＡＴを小さくする。
【００３２】
なお、制御間隔計測回路７ｄでは、平均化時定数ＡＴを変更する際の制御間隔のしきい値を保持している。しきい値としては、平均化時定数ＡＴの各値に対して段階的に値が各々設定され、時定数が大きくなるほど長い値が設定されている。制御間隔計測回路７ｄでは、ある段階のしきい値よりも制御間隔が長くなった場合には平均化時定数ＡＴを一段階大きい値に変更し、ある段階のしきい値よりも制御間隔が短くなった場合には平均化時定数ＡＴを一段階小さい値に変更する。
【００３３】
図１を参照して、データ受信装置１の動作について説明する。
【００３４】
データ受信装置１を搭載した車両が、高速で走行中に、路側に設置されたデータ送信装置の近傍を通過する。このデータ送信装置では、所定の情報を含んだデータを５．８ＧＨｚ帯の電波にのせ、その電波を数１０ｍ程度のエリア内に出力している。
【００３５】
データ受信装置１では、アンテナ２でデータ送信装置からの５．８ＧＨｚ帯の電波を受信し、その電波からアナログのデータを抽出する。そして、データ受信装置１では、アナログのデータをディジタルのデータに変換する。続いて、データ受信装置１では、ディジタルの受信データを位相データに変換する。その際、データ受信装置１では、受信データのクロックを検出し、受信クロックＲＣに変換している。また、データ受信装置１では、装置内の発振器で発生させた発振クロックに基づいて装置内クロックＤＣを生成している。
【００３６】
データ受信装置１では、受信クロックＲＣの位相と装置内クロックＤＣの位相とを比較し、受信クロックＲＣの位相に対して装置内クロックＤＣの位相が進んでいるかあるいは遅れているかを検出する。そして、データ受信装置１では、検出した進み／遅れに基づいて進み／遅れ信号ＤＳを生成する。
【００３７】
次に、データ受信装置１では、進み／遅れ信号ＤＳの進み区間及び遅れ区間を平均化時定数ＡＴによって平均化し、制御信号ＣＳを生成する。データの受信開始時には、データ受信装置１では、装置内クロックＤＣの位相を受信クロックＲＣの位相と早期に同期させるために、初期値として設定されている最小の平均化時定数ＡＴを使用する。そのため、車両が高速で走行していても、リンクを確立することができる。データを受信開始後、データ受信装置１では、同期の程度に応じて高速リンクの確立と高品質なデータ通信とを両立させるために、制御間隔計測回路７ｄで設定した平均化時定数ＡＴを使用する。
【００３８】
そして、データ受信装置１では、制御信号ＣＳにおいて制御パルスＣＰが出力する毎に、進み／遅れ信号ＤＳで進み区間の場合には装置内クロックＤＣの位相を遅らせるとともに遅れ区間の場合には装置内クロックＤＣの位相を進ませ、装置内クロックＤＣを再生する。この際、平均化時定数ＡＴが大きいほど再生制御回数が少なくなり、再生された装置内クロックＤＣの揺らぎが少なくなるので、データ再生時の精度が向上する。一方、平均化時定数が小さいほど再生制御回数が多くなり、高速移動時でも早期にリンクが確立する。
【００３９】
また、データ受信装置１では、制御信号ＣＳの制御パルスＣＰの間隔を計測し、その計測した制御間隔がしきい値より長くなった場合又は短くなった場合に平均化時定数ＡＴを変更する。この際、制御間隔が長くなった場合、クロックの位相が同期していると判断し、平均化時定数ＡＴを大きい値に変更してデータ再生の高精度化を図る。一方、制御間隔が短くなった場合、クロックの位相が非同期であると判断し、平均化時定数ＡＴを小さい値に変更して早期にクロックの同期を図る。
【００４０】
そして、データ受信装置１では、再生した装置内クロックＤＣに基づいて、位相データを復調する。
【００４１】
また、アプリケーション処理部８では、再生した装置内クロックＤＣに基づいて復調データから情報を取り出し、データを再生する。この際、再生した装置内クロックＤＣは受信クロックＲＣと同期するように再生制御されるとともにその同期するための再生制御回数も出来るだけ少なくなるように制御されているので、高い精度で情報を取り出すことができる。
【００４２】
このデータ受信装置１では、平均化時定数ＡＴを可変とすることにより、高速移動時におけるリンクの確立と高品質な通信との両方の性能を有する。さらに、データ受信装置１では、平均化時定数ＡＴの可変を、制御信号ＣＳの制御間隔を計測し、その制御間隔の長短で判断する方法を採用しているので、その方法を簡単なアルゴリズムで実現できる。そのため、簡単な回路によって構成することができ、回路規模も小さく、コストも抑えることができる。ちなみに、データ受信装置１では、受信データにユニークワードが含まれているか否かに関係なく平均化時定数ＡＴを可変とすることができ、ユニークワードを検出するための複雑な回路を必要としない。
【００４３】
また、データ受信装置１では、平均化時定数ＡＴを変更する際のしきい値を段階的に設けているので、クロックの同期の程度に応じて平均化時定数ＡＴを段階的に変更することができ、クロック同期重視と通信品質重視の割合を最適に設定できる。
【００４４】
以上、本発明に係る実施の形態について説明したが、本発明は上記実施の形態に限定されることなく様々な形態で実施される。
【００４５】
例えば、本実施の形態では路車間通信の車載のデータ受信装置に適用したが、路側に設けられるデータ受信装置、データを送受信可能なデータ通信装置の受信部等にも適用可能であり、路車間通信以外の移動体通信等のクロックの再生が必要な他の通信におけるデータ受信装置にも適用可能である。
【００４６】
また、本実施の形態では通信方式としてＤＳＲＣに適用したが、移動体通信等で利用される他の通信方式にも適用可能である。
【００４７】
また、本実施の形態では平均化時定数を変更する際のしきい値を段階的に設けたが、１段階のしきい値を設け、そのしきい値よりも制御間隔が短くなった場合には平均化時定数を１段階大きい時定数に変え、そのしきい値よりも制御間隔が長くなった場合には平均化時定数を１段階小さい時定数に変えるようにしてもよい。
【００４８】
【発明の効果】
本発明によれば、制御信号の制御間隔を利用した簡単な構成によって平均化時定数を可変とすることにより、高速移動時のリンクの確立と高品質な通信との両方の性能を有する。
【図面の簡単な説明】
【図１】本実施の形態に係るデータ受信装置の構成図である。
【図２】本実施の形態に係る受信データのクロックと装置内クロックであり、（ａ）が受信クロックであり、（ｂ）が（ａ）の受信クロックに対して位相が進んでいる装置内クロックであり、（ｃ）が（ａ）の受信クロックに対して位相が遅れている装置内クロックであり、（ｄ）が（ａ）の受信クロックに対して位相が同期している装置内クロックである。
【図３】本実施の形態に係る装置内クロック、進み／遅れ信号及び制御信号であり、（ａ）が装置内クロックであり、（ｂ）が同期している場合の進み／遅れ信号であり、（ｃ）が同期している場合の制御信号であり、（ｄ）が同期していない場合の進み／遅れ信号であり、（ｅ）が同期していない場合の制御信号である。
【図４】本実施の形態に係る制御信号の一例である。
【符号の説明】
１…データ受信装置、２…アンテナ、３…アナログ部、４…Ａ／Ｄ変換部、５…位相変換部、６…データ復調回路、７…クロック再生部、７ａ…進み／遅れ検出回路、７ｂ…平均化回路、７ｃ…クロック位相再生回路、７ｄ…制御間隔計測回路、８…アプリケーション処理部
【図１】
2004187155.tif 000003
【図２】
2004187155.tif 000004
【図３】
2004187155.tif 000005
【図４】
2004187155.tif 000006