(57)【要約】【課題】半導体装置の信頼性及び構造上の自由度を向上させるとともに製造工程を容易にすることにある。【解決手段】集積回路１２及び電極１４が形成された半導体基板１０に第１の面２０から溝を形成する。少なくとも溝３０の内面に絶縁層４０を形成する。半導体基板１０を、第１の面２０とは反対側の第２の面２２から、溝３０が露出する厚さまで研磨して、半導体基板１０を複数の半導体チップ７０に分割する。【選択図】　　　　図１０
2004119472.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）集積回路及び電極が形成された半導体基板に第１の面から溝を形成すること、
（ｂ）少なくとも前記溝の内面に絶縁層を形成すること、及び、
（ｃ）前記半導体基板を、前記第１の面とは反対側の第２の面から、前記溝が露出する厚さまで研磨して、前記半導体基板を複数の半導体チップに分割することを含む半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ａ）工程で、前記溝を前記電極を避けて形成する半導体装置の製造方法。
【請求項３】
請求項１又は請求項２に記載の半導体装置の製造方法において、
前記（ｂ）工程で、前記絶縁層を、前記溝の内面から前記第１の面にかけて連続的に形成する半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記（ａ）工程前に、前記半導体基板の前記第１の面に第２の絶縁層を形成することをさらに含み、
前記（ｂ）工程で、前記絶縁層の一部を前記第２の絶縁層上に形成する半導体装置の製造方法。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記（ｂ）工程後に、前記溝の内面で前記絶縁層上に導電層を形成することをさらに含む半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記導電層の形成工程で、前記導電層を前記溝の内面から前記第１の面にかけて連続的に形成する半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記導電層の形成工程で、前記導電層を前記電極に電気的に接続させる半導体装置の製造方法。
【請求項８】
請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
前記（ｃ）工程を、前記半導体基板に、前記第１の面からシートを貼り付けた状態で行う半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、
前記（ｃ）工程を、前記溝に充填材を設けた状態で行う半導体装置の製造方法。
【請求項１０】
請求項８又は請求項９に記載の半導体装置の製造方法において、
前記（ｃ）工程後に、前記シートに前記複数の半導体チップが保持された状態で、前記複数の半導体チップの研磨面に第３の絶縁層を形成することをさらに含む半導体装置の製造方法。
【請求項１１】
請求項１から請求項１０のいずれかに記載の方法によって製造されてなる半導体装置。
【請求項１２】
集積回路及び電極が形成され、第１の面を有する半導体チップと、
前記半導体チップの前記第１の面からそれに連続する側面にかけて連続的に形成された絶縁層と、
前記半導体チップの側面で前記絶縁層上に形成された導電層と、
を含み、
前記半導体チップの側面の前記導電層から露出する部分は、前記絶縁層で覆われてなる半導体装置。
【請求項１３】
請求項１２記載の半導体装置において、
前記半導体チップの前記第１の面に形成された第２の絶縁層をさらに含み、
前記絶縁層の一部は、前記第２の絶縁層上に形成されてなる半導体装置。
【請求項１４】
請求項１２又は請求項１３に記載の半導体装置において、
前記導電層は、前記半導体チップの側面から前記第１の面にかけて連続的に形成されてなる半導体装置。
【請求項１５】
請求項１２から請求項１４のいずれかに記載の半導体装置において、
前記導電層は、前記電極に電気的に接続されてなる半導体装置。
【請求項１６】
請求項１２から請求項１５のいずれかに記載の半導体装置において、
前記半導体チップの前記第１の面とは反対側の第２の面に、第３の絶縁層が形成されてなる半導体装置。
【請求項１７】
請求項１１から請求項１６のいずれかに記載の半導体装置が実装された回路基板。
【請求項１８】
請求項１１から請求項１６のいずれかに記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体ウエハの一方の面に溝を形成し、半導体ウエハの他方の面を溝を露出する厚さまで研磨することで、半導体ウエハを複数の薄型の半導体チップに分割する技術が知られている。これによれば、半導体チップに分割する工程及び半導体チップを薄くする工程を同時に行えるので、生産性を向上させることができる。
【０００３】
しかしながら、こうして形成された半導体チップの側面には半導体部分（シリコン）が露出する。これによって、半導体チップ上に配線を引き回す場合に、半導体チップの側面を避けて配線を引き回さなければならず、設計自由度が制限されることがあった。また、半導体チップの角部にもシリコンが露出するので、チッピングが発生したり、集積回路素子が剥離したりすることがあった。一方、分割後の半導体チップに絶縁処理を施すのは、それぞれの半導体チップに重複した工程を行うことになり生産性に劣ってしまう。
【０００４】
本発明の目的は、半導体装置の信頼性及び構造上の自由度を向上させるとともに製造工程を容易にすることにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、（ａ）集積回路及び電極が形成された半導体基板に第１の面から溝を形成すること、
（ｂ）少なくとも前記溝の内面に絶縁層を形成すること、及び、
（ｃ）前記半導体基板を、前記第１の面とは反対側の第２の面から、前記溝が露出する厚さまで研磨して、前記半導体基板を複数の半導体チップに分割することを含む。
【０００６】
本発明によれば、絶縁層を半導体基板の溝の内面に形成する。半導体基板の溝の内面は、複数の半導体チップの側面に相当する。したがって、半導体基板の状態で、複数の半導体チップの側面を一括して絶縁処理することができる。また、半導体基板を研磨する前に絶縁層を形成するので、半導体基板の割れ及び損傷を回避しつつ、極めて薄い半導体装置を製造することが可能である。
【０００７】
（２）この半導体装置の製造方法において、
前記（ａ）工程で、前記溝を前記電極を避けて形成してもよい。
【０００８】
（３）この半導体装置の製造方法において、
前記（ｂ）工程で、前記絶縁層を、前記溝の内面から前記第１の面にかけて連続的に形成してもよい。
【０００９】
これによって、絶縁層で半導体チップの角部を覆うことができる。したがって、半導体チップの角部を絶縁層で保護することができるので、チッピングの発生及び拡大を低減し、また、例えば第１の面に形成された集積回路の素子及び配線の剥離を防止することができる。
【００１０】
（４）この半導体装置の製造方法において、
前記（ａ）工程前に、前記半導体基板の前記第１の面に第２の絶縁層を形成することをさらに含み、
前記（ｂ）工程で、前記絶縁層の一部を前記第２の絶縁層上に形成してもよい。
【００１１】
（５）この半導体装置の製造方法において、
前記（ｂ）工程後に、前記溝の内面で前記絶縁層上に導電層を形成することをさらに含んでもよい。
【００１２】
これによって、半導体チップの側面に導電層を形成することができる。したがって、半導体チップ上の配線構造の自由度を向上させることができる。
【００１３】
（６）この半導体装置の製造方法において、
前記導電層の形成工程で、前記導電層を前記溝の内面から前記第１の面にかけて連続的に形成してもよい。
【００１４】
（７）この半導体装置の製造方法において、
前記導電層の形成工程で、前記導電層を前記電極に電気的に接続させてもよい。
【００１５】
これによれば、半導体チップの側面に外部端子を容易に形成することができる。
【００１６】
（８）この半導体装置の製造方法において、
前記（ｃ）工程を、前記半導体基板に、前記第１の面からシートを貼り付けた状態で行ってもよい。
【００１７】
これによれば、半導体基板に第１の面からシートを貼り付けているので、ばらばらに分割された複数の半導体チップを一括して保持することができる。したがって、分割後の複数の半導体チップの取り扱いを容易にすることができる。
【００１８】
（９）この半導体装置の製造方法において、
前記（ｃ）工程を、前記溝に充填材を設けた状態で行ってもよい。
【００１９】
これによれば、研磨工程のときに、溝に充填材が設けられているため、研磨工程で生じる粉状の異物が溝に入り込むのを防ぐことができる。したがって、半導体チップの損傷及び異物の付着を防止して、半導体装置の信頼性を向上させることができる。
【００２０】
（１０）この半導体装置の製造方法において、
前記（ｃ）工程後に、前記シートに前記複数の半導体チップが保持された状態で、前記複数の半導体チップの研磨面に第３の絶縁層を形成することをさらに含んでもよい。
【００２１】
これによれば、半導体チップの研磨面に第３の絶縁層を形成する。そのため、半導体チップの研磨面における外部との電気的な導通を防ぐことができる。また、複数の半導体チップは、シートに保持されているので、複数の半導体チップの研磨面を一括して絶縁処理することができる。
【００２２】
（１１）本発明に係る半導体装置は、上記方法によって製造されてなる。
【００２３】
（１２）本発明に係る半導体装置は、集積回路及び電極が形成され、第１の面を有する半導体チップと、
前記半導体チップの前記第１の面からそれに連続する側面にかけて連続的に形成された絶縁層と、
前記半導体チップの側面で前記絶縁層上に形成された導電層と、
を含み、
前記半導体チップの側面の前記導電層から露出する部分は、前記絶縁層で覆われてなる。
【００２４】
本発明によれば、半導体チップの側面の導電層から露出する部分が絶縁層で覆われているので、導電層以外の部分での、外部との電気的な導通を遮断することができる。
【００２５】
（１３）この半導体装置において、
前記半導体チップの前記第１の面に形成された第２の絶縁層をさらに含み、
前記絶縁層の一部は、前記第２の絶縁層上に形成されてもよい。
【００２６】
（１４）この半導体装置において、
前記導電層は、前記半導体チップの側面から前記第１の面にかけて連続的に形成されてもよい。
【００２７】
（１５）この半導体装置において、
前記導電層は、前記電極に電気的に接続されてもよい。
【００２８】
（１６）この半導体装置において、
前記半導体チップの前記第１の面とは反対側の第２の面に、第３の絶縁層が形成されてもよい。
【００２９】
これによれば、半導体チップの第２の面における外部との電気的な導通を遮断することができる。
【００３０】
（１７）本発明に係る回路基板には、上記半導体装置が実装されている。
【００３１】
（１８）本発明に係る電子機器は、上記半導体装置を有する。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。図１〜図１１は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板（例えばシリコン基板）１０を使用する。半導体基板１０は、半導体ウエハであってもよい。図１では、半導体ウエハの一部が示されている。半導体基板１０の平面形状は限定されないが、例えば半導体ウエハの場合には円形であることが一般的である。
【００３３】
半導体基板１０には、複数の集積回路（例えばトランジスタやメモリを有する回路）１２が形成されている。半導体基板１０には、複数の電極（例えばパッド）１４が形成されている。各電極１４は、集積回路１２に電気的に接続されている。各電極１４は、集積回路１２に重ならない領域（図１では集積回路の外側の領域）に形成されてもよい。各電極１４は、アルミニウム系又は銅系の金属で形成されてもよい。電極１４の表面の形状は特に限定されないが矩形であることが多い。半導体基板１０が半導体ウエハである場合、複数の半導体チップとなる各領域に、２つ以上（１グループ）の電極１４が形成される。図１に示す例では、電極１４は、半導体チップとなる領域の４辺に沿って配列されているが、２辺に沿って配列されてもよいし、中央部に配列されてもよい。
【００３４】
半導体基板１０は、集積回路１２が形成された側の第１の面２０と、それとは反対の第２の面２２と、を有する。複数の電極１４は、第１の面２０から外部に露出している。
【００３５】
半導体基板１０には、少なくとも１層の絶縁層（第２の絶縁層）１６が形成されている。図２に示す例では、絶縁層１６は、半導体基板１０の第１の面２０に形成されている。絶縁層１６は、パッシベーション膜と呼ばれ、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂などで形成することができる。絶縁層１６は、電極１４の少なくとも一部を露出する開口部１８を有する。絶縁層１６は、電極１４の表面を覆って形成した後、その一部をエッチングして電極１４の一部を露出させてもよい。図２に示すように、絶縁層１６は、電極１４の中央部を開口して、外周端部を覆うように形成してもよい。
【００３６】
図１及び図２に示される仮想ライン２４は、半導体基板１０を複数の領域（半導体チップとなる領域）に区画している。仮想ライン２４は、集積回路１２及び電極１４を避けて形成されてもよい。各領域（半導体チップ）の外形は、矩形、円形又はその他の多角形であってもよいし、限定されるものではない。
【００３７】
図３に示すように、半導体基板１０に第１の面２０から溝３０を形成する。本実施の形態では、溝３０は仮想ライン２４に沿って形成する。すなわち、溝３０は、半導体基板１０を複数の半導体チップとなる領域に区画するように形成する。図３に示す例では、溝３０は、集積回路１２及び電極１４を避けて形成している。溝３０は、半導体基板１０を、ブレードなどで切削することにより機械的に形成してもよいし、エッチングなどで化学的に形成してもよいし、レーザなどで光学的に形成してもよい。
【００３８】
溝３０は、第１の面２０から傾斜してなるテーパ（例えば溝の開口方向に広がるテーパ）が付された壁面を有してもよいし、第１の面２０から垂直に落ちる壁面を有してもよい。溝３０は、底面が形成されて凹状になっていてもよいし、底面が形成されずにＶ状になっていてもよい。
【００３９】
溝３０は、半導体基板１０を貫通しないように形成する。溝３０は、完成品としての半導体チップの厚さよりも深くなるように形成する。また、溝３０は、半導体基板１０の内部に形成される集積回路１２の素子及び配線よりも深くなるように形成する。なお、半導体基板１０の溝３０の内面には、半導体部分（例えばシリコン）が露出する。
【００４０】
図４に示すように、半導体基板１０に絶縁層４０を形成する。絶縁層４０の材料としては、酸化膜（例えばＳｉＯ２）、窒化膜（例えばＳｉＮ）又は樹脂（例えばポリイミド樹脂）などが挙げられる。
【００４１】
絶縁層４０は、少なくとも溝３０の内面に形成する。図４に示す例では、絶縁層４０は、溝３０の内壁面及び底面に形成しているが、溝３０の内壁面のみに形成しても構わない。ただし、絶縁層４０は、溝３０を埋め込まないように形成する。すなわち、絶縁層４０によって溝（又は凹部）を形成する。図４に示す例では、溝３０の内面（図４では内壁面及び底面）の全部は、絶縁層４０で覆われている。
【００４２】
絶縁層４０を溝３０の内面から第１の面２０にかけて連続的に形成してもよい。例えば、半導体基板１０の第１の面２０及び溝３０の内面を覆って絶縁層４０を形成し、必要な部分をエッチングして絶縁層４０から露出させてもよい。図４に示す例では、絶縁層４０の電極１４を覆う一部をエッチングして、電極１４を露出する開口部４２を形成する。
【００４３】
溝３０の内面（詳しくは内壁面）と第１の面２０との間の角部は、半導体チップの角部に相当するので、絶縁層４０によって半導体チップの角部を覆うことができる。したがって、半導体チップの角部を絶縁層で保護することができるので、チッピングの発生及び拡大を低減し、また、第１の面２０に形成された集積回路１２の素子及び配線の剥離を防止することができる。
【００４４】
なお、第１の面２０に絶縁層（第２の絶縁層）１６が形成されている場合、絶縁層４０の一部（第１の面上の部分）を絶縁層（第２の絶縁層）１６上に形成する。
【００４５】
図５に示すように、必要に応じて、半導体基板１０に導電層５０を形成してもよい。導電層５０は、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成してもよい。導電層５０の形成工程としては、フォトリソグラフィを適用した後にエッチングすることで形成してもよいし、スパッタリングなど形成してもよいし、無電解メッキによるアディティブ法を適用することで形成してもよい。あるいは、インクジェット方式を使用して導電層５０を形成してもよい。これによれば、インクジェットプリンタ用に実用化された技術を応用することで、高速かつ導電層５０の材料を無駄なく経済的に設けることが可能である。
【００４６】
導電層５０は、溝３０の内面（詳しくは内壁面）で絶縁層４０上に形成する。図５に示す例では、導電層５０は、溝３０の内壁面及び底面に形成しているが、溝３０の内壁面のみに形成しても構わない。ただし、導電層５０は、溝３０を埋め込まないように形成する。すなわち、絶縁層５０によって溝（又は凹部）を形成する。溝３０の内面と導電層５０との間には、絶縁層４０が介在するので、両者の電気的な接続が遮断される。
【００４７】
導電層５０は、溝３０の内面に深さ方向に沿って延びるように形成してもよい。あるいは、導電層５０は、ランド状（円形又は矩形など）に形成してもよい。溝３０の内面のうち導電層５０から露出する部分は、絶縁層４０が露出する。
【００４８】
図６は、図５のＶＩ−ＶＩ線断面図である。図６に示す例では、導電層５０は、溝３０の内側の方向に、絶縁層４０の表面から突起するように形成されている。
【００４９】
変形例として、図７に示すように、導電層５４は、溝３２の内面において、絶縁層４４の表面と面一になるように形成されてもよい。その場合、導電層５４は絶縁層４４の内部に入り込む。他の変形例として、図８に示すように、導電層５６は、溝３４の内面において、絶縁層４６の表面よりも窪むように形成されていてもよい。その場合も、導電層５６は、絶縁層４６の内部に入り込む。ただし、導電層５６は、絶縁層４６で覆わずに露出させる。
【００５０】
これらの変形例によれば、導電層５４，５６と絶縁層４４，４６との密着力が大きくなるので、導電層５４，５６を絶縁層４４，４６から剥離しにくくすることができる。なお、必要に応じて、導電層の形成工程後に、再度、絶縁層の形成工程を行って、絶縁層における導電層の周囲の部分を厚く形成してもよい。
【００５１】
図５に示すように、導電層５０を溝３０の内面から第１の面２０にかけて連続的に形成してもよい。すなわち、導電層５０は、溝３０の内面から第１の面２０の方向に延びるように配線として形成してもよい。
【００５２】
図５に示すように、導電層５０を電極１４に電気的に接続させてもよい。導電層５０は、第１の面２０に延びてなり、複数の絶縁層１６，４０の開口部１８，４２内で電極１４と電気的に接続する接続部５２を有する。接続部５２は、電極１４を覆うように形成してもよい。
【００５３】
変形例として、導電層５０を電極１４に電気的に接続しなくてもよい。すなわち、導電層５０は、ダミー配線（集積回路と導通しない配線）として形成してもよい。
【００５４】
これによれば、半導体チップの側面に導電層５０を形成することができる。例えば、導電層５０を電極１４に電気的に接続させれば、半導体チップの側面に、集積回路１２と電気的に接続した外部端子を容易に形成することができる。したがって、半導体チップ上の配線構造の自由度を向上させることができる。
【００５５】
次に、半導体基板１０の研磨工程を行い、複数の半導体チップ７０に分割する。本実施の形態では、半導体基板１０を、シート６０によって保持した状態で研磨する。シート６０は半導体基板１０の保持部材である。
【００５６】
図９に示すように、半導体基板１０に、第１の面２０からシート６０を貼り付ける。シート６０は、半導体基板１０を第１の面２０から保持する。シート６０は、粘着材であってもよく、例えば、紫外線硬化型樹脂からなるＵＶテープであってもよい。ＵＶテープによれば、紫外線の照射の有無によって、シート６０の粘着力をコントロールできるので、半導体基板１０の保持及び半導体チップ７０の剥離に適している。
【００５７】
図９に示す例では、シート６０と半導体基板１０との間に、樹脂などの充填材６２が設けられ、シート６０は充填材６２を介して半導体基板１０を保持している。充填材６２は、少なくとも半導体基板１０の溝３０に充填され、図９に示すように、第１の面２０にも設けられてもよい。充填材６２は、シート６０を貼り付ける前に、半導体基板１０に第１の面２０から塗布してもよく、あるいは、あらかじめシート６０に設けておき、シート６０を貼り付けることで溝３０に設けてもよい。
【００５８】
変形例として、充填材６２なしで、半導体基板１０にシート６０を貼り付けてもよい。あるいは、シート６０の一部が充填材６２であってもよい。
【００５９】
こうして、図１０に示すように、半導体基板１０を、第２の面２２から研磨する。すなわち、半導体基板１０の裏面をポリシングする。例えば、シート６０が貼り付けられた半導体基板１０をステージ（図示しない）に固定し、研磨用治具（図示しない）に備えられた砥石によって、半導体基板１０を第２の面２２から機械的に研磨する。本工程では、半導体基板１０を溝３０が露出する厚さまで研磨する。これによって、半導体基板１０を複数の半導体チップ７０に分割するとともに、各半導体チップ７０を薄くすることができる。
【００６０】
これによれば、半導体基板１０に第１の面２０からシート６０を貼り付けているので、ばらばらに分割された複数の半導体チップ７０を一括して保持することができる。したがって、分割後の複数の半導体チップ７０の取り扱いを容易にすることができる。
【００６１】
また、研磨工程のときに、溝３０に充填材６２が設けられているため、研磨工程で生じる粉状の異物が溝３０に入り込むのを防ぐことができる。したがって、半導体チップ７０の損傷及び異物の付着を防止して、半導体装置の信頼性を向上させることができる。
【００６２】
図１１に示すように、必要に応じて、複数の半導体チップ７０の研磨面に絶縁層（第３の絶縁層）７２を形成してもよい。複数の半導体チップ７０がシート６０に保持されていれば、複数の半導体チップ７０の研磨面を一括して絶縁処理することができる。また、図１１に示すように、複数の半導体チップ７０の間に充填材６２が設けられていれば、例えば、複数の半導体チップ７０の研磨面を含む全面に絶縁層７２を形成した後、絶縁層７２における充填材６２の部分をエッチングして除去すればよい。絶縁層７２は、絶縁層４０と同一の材料で形成されてもよい。絶縁層７２を形成することで、半導体チップ７０の研磨面における外部との電気的な導通を遮断することができる。また、半導体チップ７０の半導体部分（例えばシリコン）の全面を、絶縁層１６，４０，７２によって覆うことができるので、半導体チップ７０の端子（例えば導電層５０）以外の部分での、外部との電気的な導通を遮断することができる。
【００６３】
その後、半導体チップ７０をシート６０から剥離する。半導体チップ７０とシート６０との間に充填材６２が設けられている場合には、半導体チップ７０を充填材６２から剥離する。例えば、それぞれの半導体チップ７０を、シート６０を介して、ツール（図示しない）によってピックアップする。こうして、個片の半導体チップ７０を取り出すことができる。
【００６４】
本実施の形態に係る半導体装置の製造方法によれば、絶縁層４０を半導体基板１０の溝３０の内面に形成する。半導体基板１０の溝３０の内面は、複数の半導体チップ７０の側面に相当する。したがって、半導体基板１０の状態で、複数の半導体チップ７０の側面を一括して絶縁処理することができる。また、半導体基板１０を研磨する前に絶縁層４０を形成するので、半導体基板１０の割れ及び損傷を回避しつつ、極めて薄い半導体装置を製造することが可能である。
【００６５】
上述の工程により、半導体装置を製造することができる。図１２及び図１３は、本実施の形態に係る半導体装置の一例を示す図である。
【００６６】
半導体装置１は、集積回路１２及び電極１４が形成された半導体チップ７０と、絶縁層４０と、を含む。絶縁層４０は、半導体チップ７０の第１の面（図１２では集積回路及び電極が形成された面）からそれに連続する側面にかけて連続的に形成されている。絶縁層４０は、半導体チップ７０の側面の全体を覆うことが好ましい。
【００６７】
図１２に示す例では、半導体装置１は、導電層５０をさらに含む。導電層５０は、半導体チップ７０の側面で絶縁層４０上に形成されている。そして、半導体チップ７０の側面の導電層５０から露出する部分は、絶縁層４０で覆われている。導電層５０は、電極１４との電気的な接続部５２を有し、接続部５２上にバンプ７４が形成されている。バンプ７４は、無電解又は電気メッキによって形成してもよく、金を含む材料で形成されてもよい。バンプ７４は、電極１４に電気的に接続されている。なお、その他の構成は、上述した製造方法によって得られる内容である。
【００６８】
変形例として、図１３に示すように、導電層５０を省略してもよい。すなわち、半導体チップ７０の側面は、絶縁層４０で覆われている。図１３に示す例では、半導体装置３が配線基板（インターポーザ）８０に実装されている。配線基板８０は、基板８２と、基板８２に形成された配線パターン８４と、を有し、スルーホール８６を介して両面から電気的な接続が図れるようになっている。配線基板８０の半導体装置３とは反対側に外部端子（例えばハンダボール）９０が形成されてもよい。半導体装置３は、配線基板８０にフェースダウンボンディングされている。両者の電気的な接続の形態には、金属接合、ろう接合又は異方性導電材料による接合などが挙げられる。半導体装置３と配線基板８０との間は、アンダーフィル材（例えば樹脂）８８が設けられている。なお、半導体チップ７０が配線基板８０に実装された状態で、その全体を半導体装置と呼ぶこともできる。
【００６９】
図１４は、本実施の形態に係る回路基板を示す図である。回路基板（マザーボード）１００は、基板１０２と、基板１０２に形成された配線パターン１０４と、を有する。半導体装置３及び配線パターン１０４の両者を、ろう材１０６によって電気的に接続してもよい。回路基板１００には、その他の図示しない電子部品（抵抗器、コンデンサ、コイルなど）が実装されている。本実施の形態によれば、半導体装置３をベアチップ実装することができる。
【００７０】
本実施の形態に係る半導体装置は、上述の製造方法から選択したいずれかの特定事項から導かれる構成を含み、その効果は上述の効果を備える。本実施の形態に係る半導体装置は、上述の製造方法とは異なる方法によって製造されるものを含む。
【００７１】
上述した半導体装置を有する電子機器として、図１５には、ノート型パーソナルコンピュータ１０００が示され、図１６には、携帯電話２０００が示されている。
【００７２】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態で使用される半導体基板の一部を示す図である。
【図２】図２は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】図３は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】図４は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図５】図５は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図６】図６は、図５のＶＩ−ＶＩ線断面図である。
【図７】図７は、本発明の実施の形態に係る半導体装置の製造方法の変形例を示す図である。
【図８】図８は、本発明の実施の形態に係る半導体装置の製造方法の変形例を示す図である。
【図９】図９は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図１０】図１０は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図１１】図１１は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図１２】図１２は、本発明の実施の形態に係る半導体装置を示す図である。
【図１３】図１３は、本発明の実施の形態に係る半導体装置を示す図である。
【図１４】図１４は、本発明の実施の形態に係る回路基板を示す図である。
【図１５】図１５は、本発明の実施の形態に係る電子機器を示す図である。
【図１６】図１６は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０　半導体基板、　１２　集積回路、　１４　電極、　１６　第２の絶縁層、２０　第１の面、　２２　第２の面、　３０，３２，３４　溝、４０，４４，４６　絶縁層、　　５０，５４，５６　導電層、　６０　シート、６２　充填材、　７０　半導体チップ、　７２　第３の絶縁層
【図１】
2004119472.tif 000003
【図２】
2004119472.tif 000004
【図３】
2004119472.tif 000005
【図４】
2004119472.tif 000006
【図５】
2004119472.tif 000007
【図６】
2004119472.tif 000008
【図７】
2004119472.tif 000009
【図８】
2004119472.tif 000010
【図９】
2004119472.tif 000011
【図１０】
2004119472.tif 000012
【図１１】
2004119472.tif 000013
【図１２】
2004119472.tif 000014
【図１３】
2004119472.tif 000015
【図１４】
2004119472.tif 000016
【図１５】
2004119472.tif 000017
【図１６】
2004119472.tif 000018