(57)【要約】【課題】表示装置（電気光学装置）の製造歩留まりを向上すること。【解決手段】複数の色画素を含む基本画素（１０１）を複数配列した表示領域を含む電気光学装置の製造方法であって、第１の基板に各色画素を構成する複数の電気光学素子を駆動するための配線（２０，３０）を基本画素の配列に対応して形成する基板配線形成工程と、第２の基板に基本画素の複数の色画素となる複数の電気光学素子を駆動するための駆動回路を各基本画素毎に転写可能にチップ化して形成し、複数の基本画素駆動チップ（３４）を得る基本画素駆動チップ形成工程と、各基本画素駆動チップ（３４）を第２の基板から第１の基板に転写し、配線膜（２０，３０）の基本画素（１０１）に対応する各領域に駆動回路を接続する基本画素駆動チップ転写工程と、を含む。【選択図】　　図２
2004119725.tif 000002
【特許請求の範囲】
【請求項１】
複数の色画素を含む基本画素を複数配列した表示領域を含む電気光学装置の製造方法であって、
第１の基板に各色画素を構成する複数の電気光学素子を駆動するための配線を前記基本画素の配列に対応して形成する基板配線形成工程と、
第２の基板に前記基本画素の複数の色画素となる前記複数の電気光学素子を駆動するための駆動回路を各基本画素毎に転写可能にチップ化して形成し、複数の基本画素駆動チップを得る基本画素駆動チップ形成工程と、
各基本画素駆動チップを前記第２の基板から前記第１の基板に転写し、前記配線の前記基本画素に対応する各領域に前記駆動回路を接続する基本画素駆動チップ転写工程と、を含む電気光学装置の製造方法。
【請求項２】
前記基本画素駆動チップは、前記複数の電気光学素子の各々の動作状態をそれぞれ制御する複数の制御手段を含んで構成される、請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記制御手段の各々は、前記電気光学素子に流れる電流を制御する第１のトランジスタと、当該第１のトランジスタを入力信号に応じて動作させる第２のトランジスタを含んで構成される、請求項２に記載の電気光学装置の製造方法。
【請求項４】
前記制御手段の各々に含まれる前記第２のトランジスタのゲート電極の各々は、各制御手段を通る一の共通配線に接続されている、請求項３に記載の電気光学装置の製造方法。
【請求項５】
前記基本画素駆動チップは、当該基本画素駆動チップとの電気的接続を担う複数の第１の接続端子を備え、
前記第１の基板は、前記基本画素駆動チップが転写されるべき領域に前記第１の接続端子と一対一に対応するように設けられて、前記配線と電気的接続を担う複数の第２の接続端子を備え、
前記基本画素駆動チップ転写工程は、前記複数の第１及び第２の接続端子をそれぞれ当接させるように転写を行うことにより前記基本画素駆動チップと前記第１の基板との間の電気的接続を図っており、
前記基本画素駆動チップに含まれる前記共通配線と、当該共通配線と電気的に接続されるべき前記第１の基板上の配線には、それぞれ一の第１及び第２の接続端子が割り当てられる、請求項４に記載の電気光学装置の製造方法。
【請求項６】
前記基本画素駆動チップ転写工程は、前記基本画素駆動チップに形成された前記第１の接続端子または前記第１の基板上に形成された前記第２の接続端子の少なくとも一方に接着層を形成する工程を含む、請求項５に記載の電気光学装置の製造方法。
【請求項７】
前記複数の第１の接続端子は、相互間を所定距離離間するとともに、前記基本画素駆動チップの一方向に沿って２列に配列して形成される、請求項５又は６に記載の電気光学装置の製造方法。
【請求項８】
前記基本画素駆動チップ形成工程は、前記第２の基板と前記基本画素駆動チップの間に介在し、エネルギーの付与によって状態変化を生じて前記基本画素駆動チップとの固着度合いが弱まる性質を有する剥離層を形成する工程を含む、請求項１乃至７のいずれかに記載の電気光学装置の製造方法。
【請求項９】
配線基板上に基本画素回路を複数配列してなる電気光学装置を製造するために使用される転写チップであって、
前記基本画素回路を駆動するための駆動回路と、
前記配線基板と前記駆動回路とを接続するための複数の接続端子と、を含み、前記複数の接続端子は、前記転写チップの転写面に当該転写面の全体に渡る２列配置のパターンとして形成される、転写チップ。
【請求項１０】
前記基本画素回路は、複数の色画素をそれぞれ形成する複数の電気光学素子を含み、
前記駆動回路は、前記複数の電気光学素子の各々を駆動制御する、請求項９に記載の転写チップ。
【請求項１１】
請求項９又は１０に記載の転写チップを基板上に複数形成して構成される転写元基板。
【請求項１２】
前記転写元基板は、前記基板と前記転写チップの間に介在し、エネルギーの付与によって状態変化を生じて前記転写チップとの固着度合いが弱まる性質を有する剥離層をさらに含む、請求項１１に記載の転写元基板。
【請求項１３】
請求項１乃至８のいずれかに記載の製造方法を用いて製造される電気光学装置。
【請求項１４】
請求項１３に記載の電気光学装置を表示部として用いる電子機器。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、薄膜トランジスタ等の素子を用いて画素駆動を行う表示装置（電気光学装置）及びその製造方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタを画素駆動に用いる表示装置（電気光学装置）、例えば、薄膜トランジスタ駆動液晶表示装置、薄膜トランジスタ駆動有機エレクトロルミネッセンス表示装置、薄膜トランジスタ駆動発光ダイオード表示装置、薄膜トランジスタ駆動電気泳動表示装置などでは、薄膜トランジスタは装置全体の一部分をなすものであり、それ以外の大部分は配線や支持基板などからなる場合が少なくない。このような表示装置（薄膜トランジスタ駆動表示装置）を、薄膜トランジスタと配線や支持基板を一体として同一の製造プロセスを経て製造する場合には、薄膜トランジスタを作成するための高度で複雑な製造プロセスが必要とされるため、一般的に、製造コストが高額になる。しかしながら、配線や支持基板だけのためには、高度で複雑な製造プロセスは必要とされず、製造コストは安価である。もし、薄膜トランジスタと配線や支持基板を別個に作成し、必要とされる部分にだけ薄膜トランジスタを配置することができれば、薄膜トランジスタ駆動表示装置の製造コストを低減することが可能である。
【０００３】
このような要望に対して、転写元基材上に剥離層を介して、薄膜トランジスタ等の素子からなる被転写層を形成し、これを総て転写先基材に接合してから剥離層に光を照射し剥離を生じさせ、転写元基材を剥離層から離脱させることにより、転写先基材上の所望の位置に素子を形成する転写方法が開発されている。このような転写方法は、例えば、特開平１０−１２５９３１号公報に開示されている（特許文献１）。上述した転写方法を用いることにより、必要とされる部分にだけ薄膜トランジスタを配置することができるので、全体として平均すれば、この薄膜トランジスタ駆動表示装置の製造コストを低減することが可能となる。なお、このとき、剥離や転写のプロセスとしては、レーザーアビュレーションや接着剤が用いられる（Ｔ．　Ｓｈｉｍｏｄａ，　ｅｔ　ａｌ，　Ｔｅｃｈｎ．　Ｄｉｇ．　ＩＥＤＭ　１９９９，　２８９（非特許文献１）、Ｓ．　Ｕｔｓｕｎｏｍｉｙａ，　ｅｔ　ａｌ，　Ｄｉｇ．　Ｔｅｃｈ．　Ｐａｐ．　ＳＩＤ　２０００、９１６（非特許文献２）、Ｔ．　Ｓｈｉｍｏｄａ，　Ｐｒｏｃ．　Ａｓｉａ　Ｄｉｓｐｌａｙ　／　ＩＤＷ　’０１，　３２７（非特許文献３）、Ｓ．Ｕｔｓｕｎｏｍｉｙａ，　ｅｔ　ａｌ，　Ｐｒｏｃ．　Ａｓｉａ　Ｄｉｓｐｌａｙ　／　ＩＤＷ　’０１，　３３９（非特許文献４）、Ｓ．　Ｕｔｓｕｎｏｍｉｙａ，　ｅｔ　ａｌ，　ＡＭ−ＬＣＤ　‘０２，　ｔｏ　ｂｅ　ｐｒｅｓｅｎｔｅｄ（非特許文献５））。
【０００４】
【特許文献１】
特開平１０−１２５９３１号公報
【非特許文献１】
Ｔ．　Ｓｈｉｍｏｄａ，　ｅｔ　ａｌ，　Ｔｅｃｈｎ．　Ｄｉｇ．　ＩＥＤＭ　１９９９，　２８９
【非特許文献２】
Ｓ．　Ｕｔｓｕｎｏｍｉｙａ，　ｅｔ　ａｌ，　Ｄｉｇ．　Ｔｅｃｈ．　Ｐａｐ．　ＳＩＤ　２０００、９１６
【非特許文献３】
Ｔ．　Ｓｈｉｍｏｄａ，　Ｐｒｏｃ．　Ａｓｉａ　Ｄｉｓｐｌａｙ　／　ＩＤＷ　’０１，　３２７
【非特許文献４】
Ｓ．　Ｕｔｓｕｎｏｍｉｙａ，　ｅｔ　ａｌ，　Ｐｒｏｃ．　Ａｓｉａ　Ｄｉｓｐｌａｙ　／　ＩＤＷ　’０１，　３３９
【非特許文献５】
Ｓ．　Ｕｔｓｕｎｏｍｉｙａ，　ｅｔ　ａｌ，　ＡＭ−ＬＣＤ　‘０２，　ｔｏ　ｂｅ　ｐｒｅｓｅｎｔｅｄ
【０００５】
【発明が解決しようとする課題】
上述した転写方法を用いて表示装置を製造する場合には、転写元基材から転写先基材に対して転写する対象となる被転写体の数が多くなるほど製造歩留まりが低下する傾向にある。
【０００６】
また、被転写体上と転写先基材上にパッド（電気的接続を担う接続端子）を互いに対応させて形成しておくことにより、被転写体に含まれる素子と転写先基材に含まれる配線等との間の電気的な接続を行うことが多いが、この場合には、パッドの数が多くなるほど、製造歩留まりが低下する傾向にある。
【０００７】
さらに、被転写体のそれぞれの面積についても、当該面積の大小により転写元基材上に形成可能な被転写体の数が増減するため、製造コストを左右する要因となる。
【０００８】
そこで、本発明は、表示装置の製造歩留まりを向上させることを目的とする。
また、本発明は、表示装置の製造コストを低減することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は、複数の色画素を含む基本画素を複数配列した表示領域を含む電気光学装置の製造方法であって、第１の基板に各色画素を構成する複数の電気光学素子を駆動するための配線を上記基本画素の配列に対応して形成する基板配線形成工程と、第２の基板に基本画素の複数の色画素となる複数の電気光学素子を駆動するための駆動回路を各基本画素毎に転写可能にチップ化して形成し、複数の基本画素駆動チップを得る基本画素駆動チップ形成工程と、各基本画素駆動チップを第２の基板から第１の基板に転写し、配線の基本画素に対応する各領域に駆動回路を接続する基本画素駆動チップ転写工程と、を含む。
【００１０】
ここで、本発明における「電気光学素子」には、エレクトロルミネッセンス（ＥＬ）素子、電気発光素子、プラズマ発光素子、電気泳動素子、液晶素子、ＬＥＤなどの素子が含まれる。また、本発明において、「転写可能にチップ化して」とは、第２の基板上において各基本画素駆動チップ（被転写体）を個別に転写対象とすることができるように物理的に分離可能な状態に形成することを言い、必ずしも１個のチップに分離（あるいは分割）されていることに限定されるものではない。
【００１１】
例えば、一の基本画素に３つの色画素が含まれている場合には、それら３つの色画素の各々に対応して薄膜トランジスタ等の素子（被転写体）を転写することが考えられるが、その場合には、各基本画素についての転写回数は３回となる。これに対して、本発明では、一の基本画素に含まれる複数の色画素を駆動する機能が一のチップに集約された基本画素駆動チップを第２の基板上に形成した後に、剥離転写を行っているため、各基本画素についての転写回数は１回で済むことになる。すなわち、本発明では、被転写体の数を少なくし、転写回数を低減することができるので、それだけ転写ミス等の不具合を回避することが容易となり、製造歩留まりを向上させることが可能となる。
【００１２】
好ましくは、上記基本画素駆動チップは、複数の電気光学素子の各々の動作状態をそれぞれ制御する複数の制御手段を含んで構成される。
【００１３】
各制御手段は、例えば、薄膜トランジスタなどの能動素子を単体で用いて構成したり、このような能動素子を複数組み合わせたり、あるいはこれらとキャパシタ等の受動素子を適宜組み合わせた回路を構成することによって実現することが可能である。各電気光学素子に対して一対一に対応付けて制御手段を設けることにより、基本画素駆動チップに含まれる駆動回路の構成が簡素化され、設計や製造が容易となる。
【００１４】
好ましくは、上述した制御手段の各々は、電気光学素子に流れる電流を制御する第１のトランジスタと、当該第１のトランジスタを入力信号に応じて動作させる第２のトランジスタを含んで構成される。
【００１５】
このように、電気光学素子に駆動電流を供給する役割と、電気光学素子の選択／非選択状態を制御する役割とを別々のトランジスタが担うように構成することで、特に、比較的に大きな駆動電流が必要な電気光学素子（例えば、ＥＬ素子等）を駆動する場合に好適な基本画素駆動チップを実現することが可能となる。
【００１６】
好ましくは、制御手段の各々に含まれる第２のトランジスタのゲート電極の各々は、各制御手段を通る一の共通配線に接続されている。
【００１７】
これにより、各第２のトランジスタのゲート電極にそれぞれ配線を設ける場合に比べて、配線の数を削減することができるので、基本画素駆動チップのチップサイズを低減することが可能となる。これにより、転写元基板（第２の基板）に対して、被転写体である基本画素駆動チップをより多く形成することが可能となるので、製造コストを低減することが可能となる。また、配線の数の低減により、チップ内の配線のレイアウトを設計する際の自由度も大きくなる利点もある。また、基本画素駆動チップに内蔵される駆動回路と外部との電気的接続を図るための接続箇所が少なくなることからもチップサイズの低減が可能となる。さらには、接続箇所の減少により、転写時に接続不良が発生する頻度も少なくなる。これらのことからも、製造歩留まりの向上や、製造コストの低減が可能となる。
【００１８】
好ましくは、上記基本画素駆動チップには、当該基本画素駆動チップとの電気的接続を担う複数の第１の接続端子が備わり、上記第１の基板には、基本画素駆動チップが転写されるべき領域に第１の接続端子と一対一に対応するように設けられて、配線と電気的接続を担う複数の第２の接続端子が備わっており、上記基本画素駆動チップ転写工程においては、複数の第１及び第２の接続端子をそれぞれ当接させるように転写を行うことにより基本画素駆動チップと第１の基板との間の電気的接続が図られており、基本画素駆動チップに含まれる共通配線と、当該共通配線と電気的に接続されるべき第１の基板上の配線には、それぞれ一の第１及び第２の接続端子が割り当てられる。
【００１９】
これにより、電気的接続を担う接続端子（パッド）の数を少なくすることができるので、接続箇所の減少による製造歩留まりの向上を実現できる。また、基本画素駆動チップのチップサイズを低減して製造コストを低減することが可能となる。
【００２０】
好ましくは、上記基本画素駆動チップ転写工程は、基本画素駆動チップに形成された第１の接続端子または第１の基板上に形成された第２の接続端子の少なくとも一方に接着層を形成する工程を含む。これにより、第１及び第２の接続端子間の接続をより強固なものとすることが可能となる。
【００２１】
好ましくは、複数の第１の接続端子は、相互間を所定距離離間するとともに、基本画素駆動チップの一方向に沿って２列に配列して形成される。これにより、複数の第１の接続端子の配置に要する面積をより少なくすることができるので、基本画素駆動チップのチップサイズを低減することが可能となる。さらには、第１の接続端子を上述した配置にすることにより、これら第１の接続端子と一対一に対応付けて配置されるべき第２の接続端子についても、その配置に要する面積をより少なくすることが可能となる。
【００２２】
好ましくは、上記基本画素駆動チップ形成工程は、第２の基板と基本画素駆動チップの間に介在し、エネルギーの付与によって状態変化を生じて基本画素駆動チップとの固着度合いが弱まる性質を有する剥離層を形成する工程を含む。これにより、転写時に基本画素駆動チップを第２の基板から剥離することが容易となる。なお、エネルギーの付与方法には、熱を与える方法や光照射を行う方法など種々の方法が考えられるが、特に、レーザー光等を用いた光照射による方法が好ましい。光照射による方法によれば、任意の領域へのエネルギー付与を行うことができ、併せて正確な位置合わせが可能となる。
【００２３】
また、本発明は、配線基板上に基本画素回路を複数配列してなる電気光学装置を製造するために使用される転写チップであって、基本画素回路を駆動するための駆動回路と、配線基板と駆動回路とを接続するための複数の接続端子と、を含んでおり、当該複数の接続端子は、転写チップの転写面に当該転写面の全体に渡る２列配置のパターンとして形成される。
【００２４】
ここで、本発明における「転写チップ」とは、上述したような転写技術、具体的には、始めに転写元となる基板上に被転写体を形成しておき、その後に被転写体を転写元基板とは別の転写先基板（例えば、最終製品を構成する基板）へ転写する剥離転写技術を使用する場合において、被転写体としての最小単位となる状態のものを言い、例えば、各種の素子やこれらの組み合わせからなる回路を含んで構成されて所定の機能を担うものである。
【００２５】
上述した本発明に係る構成とすることにより、複数の接続端子の配置に要する面積をより少なくすることができるので、転写チップのチップサイズを低減することが可能となる。これにより、転写元基板（第２の基板）に対して、被転写体である基本画素駆動チップをより多く形成することが可能となるので、製造コストを低減することが可能となる。
【００２６】
好ましくは、上記基本画素回路は、複数の色画素をそれぞれ形成する複数の電気光学素子を含み、上記駆動回路は、複数の電気光学素子の各々を駆動制御する機能を備える。これにより、駆動回路の構成が簡素化され、設計や製造が容易となり、製造コストの低減を図ることが可能となる。
【００２７】
また、本発明は、上述した本発明に係る転写チップを基板上に複数形成して構成される転写元基板でもある。また、好ましくは、当該転写元基板は、基板と転写チップの間に介在し、エネルギーの付与によって状態変化を生じて前記転写チップとの固着度合いが弱まる性質を有する剥離層をさらに含む。
【００２８】
また、本発明は、上述した製造方法を用いて製造される電気光学装置でもある。あるいは、本発明は、上述した転写チップ又は上述した転写元基板を用いて製造される電気光学装置でもある。これにより、電気光学装置の低コスト化及び製造歩留まりの低減が可能となる。なお、本発明における「電気光学装置」には、エレクトロルミネッセンス（ＥＬ）素子、電気発光素子、プラズマ発光素子、電気泳動素子、液晶素子などの各種の電気光学素子を含んで構成される表示装置が含まれる。
【００２９】
また、本発明は、上述した本発明に係る電気光学装置を表示部として用いる電子機器でもある。ここで、電子機器には、ビデオカメラ、携帯電話、パーソナルコンピュータ、携帯型情報端末装置（いわゆるＰＤＡ）や、その他各種のものが含まれる。本発明に係る電気光学装置を用いることにより、表示部を低コストに構成することができるので、電子機器の低コスト化を図ることが可能となる
【００３０】
【発明の実施の形態】
以下、本実施形態の薄膜トランジスタ駆動表示装置について、その構造及び製造方法を詳細に説明する。本実施形態では、薄膜トランジスタ駆動表示装置の一例として、有機ＥＬ表示装置について説明を行う。
図１は、本実施形態の有機ＥＬ表示装置の構成について概略的に示す図である。同図に示す有機ＥＬ表示装置１００は、３つの色画素１、２、３を含んで構成される画素（基本画素）１０１をマトリクス状に多数配列して構成されている。各色画素は、例えば、色画素１が赤色、色画素２が緑色、色画素３が青色に対応している。各画素１０１は、複数の薄膜トランジスタ（ＴＦＴ）を含んで構成される駆動回路を内蔵したチップを用いて駆動される。
【００３１】
図２は、画素１０１の構造について説明する図である。図２（ａ）は画素１０１の平面図を示し、図２（ｂ）は図２（ａ）におけるＡ−Ａ’断面図を示している。なお、図２（ａ）では説明の便宜上、構成要素の一部を省略して示している。
【００３２】
図２に示すように、画素１０１は、ガラス等の絶縁材料からなる基板１０上に、下層側から順に、第１の配線層１２、第２の配線層１４、発光素子層１６を積層して形成されている。なお、図２（ａ）では、第１及び第２の配線層の構造を説明するために、第２の配線層１４の一部と発光素子層１６が省略して示されている。
【００３３】
第１の配線層１２は、基板１０上に形成される信号線（配線）２０と、当該信号線２０と第２の配線層に含まれる信号線（後述する）との間を電気的に接続するためのプラグ２２を含んで構成されている。また、各信号線２０や各プラグ２２の間には、絶縁部材（例えば、酸化シリコン等）が形成されている。なお、図２（ａ）では当該絶縁部材については省略して示している。
【００３４】
第２の配線層１４は、第１の配線層１２上に形成される信号線（配線）３０と、この信号線３０と発光素子層１６に含まれる電極（後述する）との間を電気的に接続するためのプラグ３２と、発光素子層１６を駆動するためのチップ３４と、このチップ３４と信号線３０との間を電気的に接続するための複数のパッド３６からなるパッド群３８を含んで構成されている。また、図２（ａ）では図示を省略しているが、各信号線３０や各プラグ３２等の間には、絶縁部材（例えば、酸化シリコン等）が形成されている。なお、図２（ａ）では、チップ３４についても省略して示しているが、当該チップ３４は上述したパッド群３８上に形成される。
【００３５】
本実施形態では、上述したチップ３４は、複数の薄膜トランジスタを含んで構成されており、１つの画素１０１内に含まれる各色画素１、２、３をそれぞれ独立に制御する機能を備えている。このチップ３４は、基板１０とは別の基板（転写元基板）上に形成され、その後に転写元基板から剥離して基板１０に転写することによって形成される。当該転写方法の詳細については後述する。
【００３６】
発光素子層１６は、第２の配線層１４上に形成される３つの画素電極４０と、この画素電極４０と対向して形成される共通電極４２と、各画素電極４０と共通電極４２の間に形成される３つの発光層４４と、共通電極４２上に形成される保護層４６を含んで構成されている。また、各画素電極４０や各発光層４４等の間には、絶縁部材（例えば、酸化シリコン等）が形成されている。各画素電極４０とその上に積層される各発光層４４、及び共通電極４２によって３つの色画素１、２、３がそれぞれ構成されている。上述したチップ３４により、各画素電極４０を介して各発光層４４に対してそれぞれ独立に電流が供給されるようになっており、各色画素１、２、３がそれぞれ独立にスイッチングされる。
【００３７】
このように、３つの色画素についての駆動回路を１つのチップ３４に集約して形成することにより、各色画素１、２、３のそれぞれに対して個別的に薄膜トランジスタ等を転写する場合に比べて、転写対象となるチップの数が１／３に削減され、転写回数を１／３に削減することができるので、製造時の歩留まりを向上させることが可能となる。なお、このチップ３４が「基本画素駆動チップ」および「転写チップ」に対応している。
【００３８】
次に、本実施形態のチップ３４の内部構造について、具体例を示して詳細に説明する。
【００３９】
図３は、チップ３４の内部構造を示す平面図である。図３では、チップ３４内に含まれる薄膜トランジスタ（ＴＦＴ）や配線などの構造を分かりやすくするために、これらの薄膜トランジスタ等の上面に設けられる構成要素を省略して示している。図示を省略されている構成要素については、後ほど説明する。
【００４０】
図３に示すように、チップ３４は、右側の領域に上下方向に並べて形成されている３つのスイッチング薄膜トランジスタＳＴ１、ＳＴ２、ＳＴ３と、左側の領域に左右方向に並べて形成されている３つのドライビング薄膜トランジスタＤＴ１、ＤＴ２、ＤＴ３を含んで構成されている。
【００４１】
本実施形態では、一の色画素について、一のスイッチング薄膜トランジスタと一のドライビング薄膜トランジスタを組み合わせて構成される画素回路によって駆動している。具体的には、図３に示すスイッチング薄膜トランジスタＳＴ１は、入力信号（走査信号）に応じてドライビング薄膜トランジスタＤＴ１を動作させる。ドライビング薄膜トランジスタＤＴ１は、色画素１を構成する発光層４４に流す電流を制御する。同様に、スイッチング薄膜トランジスタＳＴ２とドライビング薄膜トランジスタＤＴ２を組み合わせた画素回路によって、色画素２を構成する発光層４４に流す電流を制御する。スイッチング薄膜トランジスタＳＴ３とドライビング薄膜トランジスタＤＴ３を組み合わせた画素回路によって、色画素３を構成する発光層４４に流す電流を制御する。
【００４２】
上述した各スイッチング薄膜トランジスタ及び各ドライビング薄膜トランジスタは、第１の配線層と、薄膜トランジスタの活性領域などを形成する半導体膜を含んでおり、第１の配線層上に形成される半導体層と、当該半導体層上に形成される第２の配線層を含んで構成されている。図３では、各層をわかりやすくするために、第１の配線層が白抜き、半導体層が右下がりの粗いハッチング、第２の配線層が右上がりの細かいハッチングによりそれぞれ示されている。また、各層の層間には、ＳｉＯ２等からなる絶縁層が形成されている。
【００４３】
図４は、チップ３４の層構造を説明するための部分断面図である。同図では、一例として、スイッチング薄膜トランジスタＳＴ２の平面図を図４（ａ）に示すとともに、図４（ａ）のＢ−Ｂ’断面図を図４（ｂ）に示している。
【００４４】
図４（ｂ）に示すように、チップ３４は、基材５６上に、第１の配線層５０、半導体層５２、第２の配線層５４を順に積層して構成されている。第１の配線層５０は、スイッチング薄膜トランジスタＳＴ２のゲート電極を兼ねる配線５０ａを含んで構成されている。半導体層５２は、スイッチング薄膜トランジスタＳＴ２の活性領域を担う半導体膜５２ｂと、この半導体膜５２ｂと第２の配線層５４とを電気的に接続するためのプラグ５３ａ、５３ｂを含んで構成されている。第２の配線層５４は、スイッチング薄膜トランジスタＳＴ２のソース／ドレイン領域に電流を供給する機能を担う配線５４ｃ、５４ｄを含んで構成されている。なお、図示を省略する他の薄膜トランジスタについても、図４に示すスイッチング薄膜トランジスタＳＴ２と同様の層構造を有している。
【００４５】
次に、図３を参照しながら、第１の配線層、半導体層、第２の配線層のそれぞれについて、その構造をさらに詳細に説明する。
【００４６】
第１の配線層５０は、配線５０ａ〜５０ｄを含んで構成されている。配線５０ａは、各スイッチング薄膜トランジスタＳＴ１、ＳＴ２、ＳＴ３のゲート電極を兼ねているとともに、第２の配線層に含まれる配線５４ａと電気的に接続されている。この配線５０ａに対して、配線５４ａを介して走査信号を供給することにより、各スイッチング薄膜トランジスタＳＴ１、ＳＴ２、ＳＴ３の動作を制御することができる。
【００４７】
また、配線５４ａは、図３においては図示を省略しているが、実際には第２の配線層の上側に設けられるパッド（電気的接続を担う接続端子）と電気的に接続されており、このパッドを介してチップ３４の外部から配線５４ａに走査信号が伝達される。パッドの詳細については後ほど説明する。このように本実施形態では、各スイッチング薄膜トランジスタＳＴ１、ＳＴ２、ＳＴ３に走査信号を供給する配線を共通化して１つの共通配線とすることにより、第１の配線層の形成に要する面積を削減するとともにパッドの数を削減し、チップ３４のサイズの縮小を達成している。さらには、パッド数（換言すれば接続箇所）が少なくなることにより、転写時に接続不良が発生する頻度も少なくなる。これらのことからも、製造歩留まりの向上や、製造コストの低減が可能となる。
【００４８】
配線５０ｂは、半導体膜５２ａと電気的に接続されており、スイッチング薄膜トランジスタＳＴ１から供給される電流をドライビング薄膜トランジスタＤＴ１に伝達する機能を担うとともに、ドライビング薄膜トランジスタＤＴ１のゲート電極を兼ねる。
【００４９】
配線５０ｃは、第２の配線層に含まれる配線５４ｄを介して半導体膜５２ｂと電気的に接続されており、スイッチング薄膜トランジスタＳＴ２から供給される電流をドライビング薄膜トランジスタＤＴ２に伝達する機能を担うとともに、ドライビング薄膜トランジスタＤＴ２のゲート電極を兼ねる。
【００５０】
配線５０ｄは、半導体膜５２ｃと電気的に接続されており、スイッチング薄膜トランジスタＳＴ３から供給される電流をドライビング薄膜トランジスタＤＴ３に伝達する機能を担うとともに、ドライビング薄膜トランジスタＤＴ３のゲート電極を兼ねる。
【００５１】
半導体層５２は、半導体膜５２ａ〜５２ｆを含んで構成されている。半導体膜５２ａは、一端側が配線５４ｂと接続され、他端側が配線５０ｂと接続されており、スイッチング薄膜トランジスタＳＴ１の活性領域を担う。半導体膜５２ｂは、一端側が配線５４ｃと接続され、他端側が配線５４ｄと接続されており、スイッチング薄膜トランジスタＳＴ２の活性領域を担う。半導体膜５２ｃは、一端側が配線５４ｅと接続され、他端側が配線５０ｄと接続されており、スイッチング薄膜トランジスタＳＴ３の活性領域を担う。
【００５２】
半導体膜５２ｄは、配線５４ｇ、５４ｆのそれぞれと接続されるとともに、後述するパッド（ここでは図示せず）と接続されており、ドライビング薄膜トランジスタＤＴ１の活性領域を担う。半導体膜５２ｅは、配線５４ｈ、５４ｉのそれぞれと接続されるとともに、後述するパッド（ここでは図示せず）と接続されており、ドライビング薄膜トランジスタＤＴ２の活性領域を担う。半導体膜５２ｆは、配線５４ｊ、５４ｋのそれぞれと接続されるとともに、後述するパッド（ここでは図示せず）と接続されており、ドライビング薄膜トランジスタＤＴ３の活性領域を担う。
【００５３】
第２の配線層５４は、配線５４ａ〜５４ｋを含んで構成されている。ここで、第２の配線層５４の上側に形成され、チップ３４の内部回路と外部との電気的接続を担うパッドについて、配線５４ａ〜５４ｋとの接続関係を含めて説明する。
【００５４】
図５は、パッドについて説明する図である。同図に示すように、チップ３４の第２の配線層５４の上側には、１０個のパッド５６ａ〜５６ｊが設けられる。本実施形態では、各パッド５６ａ等は、直方体状の突起部として形成される。これらのパッド５６ａ〜５６ｊは、上述した画素１０１に含まれる各パッド３６（図２参照）と一対一に対応するように構成されている。図５に示すチップ３４を反転し、各パッド５６ａ等を上述した図２に示す画素１０１に含まれるパッド群３８の各パッド３６に対して向かい合わせるようにして、チップ３４が貼り合わされる。チップ３４の貼り合わせの方法については後述する。
【００５５】
パッド５６ａは、プラグ５５ａを介して配線５４ａと電気的に接続されている。このパッド５６ａを介して外部から配線５４ａに走査信号が供給されて、スイッチングトランジスタＳＴ１〜ＳＴ３が駆動される。
【００５６】
パッド５６ｂは、プラグ５５ｂを介して配線５４ｂと電気的に接続されている。このパッド５６ｂを介して外部から配線５４ｂに電流が供給され、スイッチング薄膜トランジスタＳＴ１の活性領域に電流が供給される。
【００５７】
パッド５６ｃは、プラグ５５ｃを介して配線５４ｃと電気的に接続されている。このパッド５６ｃを介して外部から配線５４ｃに電流が供給され、スイッチング薄膜トランジスタＳＴ２の活性領域に電流が供給される。
【００５８】
パッド５６ｄは、プラグ５５ｄを介して配線５４ｅと電気的に接続されている。このパッド５６ｄを介して外部から配線５４ｅに電流が供給され、スイッチング薄膜トランジスタＳＴ３の活性領域に電流が供給される。
【００５９】
パッド５６ｅは、プラグ５５ｅを介して配線５４ｆと電気的に接続されている。このパッド５６ｅを介して外部から配線５４ｆに電流が供給され、ドライビング薄膜トランジスタＤＴ１の活性領域に電流が供給される。
【００６０】
パッド５６ｆは、プラグ５５ｆを介して配線５４ｇと電気的に接続されている。このパッド５６ｆは、上述したパッド３６の１つと電気的に接続される。そして、ドライビング薄膜トランジスタＤＴ１から出力される電流が配線５４ｇ、プラグ５５ｆ、パッド５６ｆ及び当該パッド５６ｆと電気的に接続されたパッド３６を介して、色画素１に供給される。
【００６１】
パッド５６ｇは、プラグ５５ｇを介して配線５４ｈと電気的に接続されている。このパッド５６ｇを介して外部から配線５４ｈに電流が供給され、ドライビング薄膜トランジスタＤＴ２の活性領域に電流が供給される。
【００６２】
パッド５６ｈは、プラグ５５ｈを介して配線５４ｉと電気的に接続されている。このパッド５６ｈは、上述したパッド３６の１つと電気的に接続される。そして、ドライビング薄膜トランジスタＤＴ２から出力される電流が配線５４ｉ、プラグ５５ｈ、パッド５６ｈ及び当該パッド５６ｈと電気的に接続されたパッド３６を介して、色画素２に供給される。
【００６３】
パッド５６ｉは、プラグ５５ｉを介して配線５４ｊと電気的に接続されている。このパッド５６ｉを介して外部から配線５４ｊに電流が供給され、ドライビング薄膜トランジスタＤＴ３の活性領域に電流が供給される。
【００６４】
パッド５６ｊは、プラグ５５ｊを介して配線５４ｋと電気的に接続されている。このパッド５６ｊは、上述したパッド３６の１つと電気的に接続される。そして、ドライビング薄膜トランジスタＤＴ３から出力される電流が配線５４ｋ、プラグ５５ｉ、パッド５６ｉ及び当該パッド５６ｉと電気的に接続されたパッド３６を介して、色画素３に供給される。
【００６５】
次に、チップ３４上に設けられる１０個のパッド５６ａ〜５６ｊと、これらのパッド５６ａ等と一対一に対応して設けられる１０個のパッド３６の配置について説明する。なお、各パッド５６ａ等と、各パッド３６の配置は同じとなるので、ここではチップ３４に設けられるパッド５６ａ等の配置についてのみ説明し、パッド３６に関する説明は省略する。
【００６６】
図６は、チップ３４上に設けられる各パッドの配置について説明する図である。図６（ａ）は、本実施形態におけるパッドの配置について説明する図である。また図６（ｂ）は、パッド配置の比較例について説明する図である。
【００６７】
図６（ａ）に示すように、各パッド５６ａ等は、チップ３４の長手方向（図示のＸ方向）に５つ並べて、長手方向と直交するＹ方向に２つ並べた配置（５×２個の配置）となっている。各パッドの間は、設計上や製造上の諸事情を考慮して適宜設定される所定距離（図示の例では１０μｍ）を離間して配置されている。
【００６８】
このように、各パッドをチップ３４の一方向に沿って２列に配置することにより、図６（ｂ）に示すように各パッドを３列に配置した場合、あるいは３列以上に配置した場合に比べて、チップ３４の面積を削減することが可能となり、製造コストを低減することが可能となる。この点について、図６に例示した数値を用いてさらに具体例に説明する。
【００６９】
図６に示す具体例では、パッド５６ａ〜５６ｊの個数を１０個、各パッドのサイズを２４μｍ×１５μｍ、各パッドの間隔を１０μｍとしている。なお、これらの数値は、製造プロセスの性能、設計などの都合により決まるものであるが、例示の数値に限定されるものではない。
【００７０】
図６（ａ）に示すように、各パッドを２列に配置する場合のチップ３４の面積は６４００μｍ２（＝１６０μｍ×４０μｍ）となり、各パッドを３列に配置する場合のチップ３４の面積は８１９０μｍ２（＝１２６μｍ×６５μｍ）となる。この結果から、各パッドを２列に配置することによってチップ３４のチップ面積が削減されることがわかる。
【００７１】
本実施形態のチップ３４は上述したような構成を有しており、次に、本実施形態の有機ＥＬ表示装置の製造方法について説明を行う。本実施形態では、上述したチップ３４を転写元基板上に複数形成しておき、その後当該チップ３４を第１の基板から剥離して、有機ＥＬ表示装置を構成する基板上に転写する転写技術を用いている。以下の説明では、チップ３４の転写方法について着目して詳細に説明する。
【００７２】
図７及び図８は、本実施形態に係る製造方法を説明する図である。当該転写方法は、以下に説明する第１工程〜第５工程を含んでいる。
【００７３】
＜第１工程＞
第１工程は、図７（ａ）に示すように、転写元基板６０上に剥離層（光吸収層）６２を形成する。
【００７４】
転写元基板６０は、光が透過し得る透光性を有するものであることが好ましい。これにより、転写元基板を介して剥離層に光を照射することができ、剥離層を光照射によって迅速かつ正確に剥離させることができる。この場合、光の透過率は１０％以上であるのが好ましく、５０％以上であるのがより好ましい。この透過率が高い程光の減衰（ロス）がより少なくなり、剥離層６２を剥離するのにより小さな光量で済むからである。
【００７５】
また、転写元基板６０は、信頼性の高い材料で構成されていることが好ましく、特に、耐熱性に優れた材料で構成されていることが好ましい。その理由は、例えば、被転写体としてのチップ３４を形成する際に、その種類や形成方法によってはプロセス温度が高くなる（例えば３５０〜１０００℃程度）ことがあるが、その場合でも、転写元基板６０が耐熱性に優れていれば、転写元基板６０上へのチップ３４の形成に際し、その温度条件等の成膜条件の設定の幅が広がるからである。これにより、転写元基板上に多数のチップを製造する際に、所望の高温処理が可能となり、信頼性が高く高性能の素子や回路を製造することができる。
【００７６】
従って、転写元基板６０は、チップ３４の形成の際の最高温度をＴｍａｘとしたとき、歪点がＴｍａｘ以上の材料で構成されているものが好ましい。具体的には、転写元基板６０の構成材料は、歪点が３５０℃以上のものが好ましく、５００℃以上のものがより好ましい。このようなものとしては、例えば、石英ガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラスが挙げられる。
【００７７】
また、転写元基板６０の厚さは、特に限定されないが、通常は、０．１〜５．０ｍｍ程度であるのが好ましく、０．５〜１．５ｍｍ程度であるのがより好ましい。転写元基板６０の厚さがより厚ければより強度が上昇し、より薄ければ転写元基板６０の透過率が低い場合に、光の減衰をより生じにくくなるからである。なお、転写元基板６０の光の透過率が高い場合には、その厚さは、前記上限値を超えるものであってもよい。なお、光を均一に照射できるように、転写元基板６０の厚さは、均一であるのが好ましい。
【００７８】
このように転写元基板には数々の条件があるが、転写元基板は最終製品となる転写先基板とは異なり、繰り返し利用することが可能であるため、比較的高価な材料を用いても繰り返し使用によって製造コストの上昇を少なくすることが可能である。
【００７９】
剥離層６２は、照射される光を吸収し、その層内および／または界面において剥離（以下、「層内剥離」、「界面剥離」と言う）を生じるような性質を有するものであり、好ましくは、光の照射により、剥離層１１を構成する物質の原子間または分子間の結合力が消失または減少すること、すなわち、アブレーションが生じて層内剥離および／または界面剥離に至るものがよい。
【００８０】
さらに、光の照射により、剥離層６２から気体が放出され、分離効果が発現される場合もある。すなわち、剥離層６２に含有されていた成分が気体となって放出される場合と、剥離層６２が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。このような剥離層６２の組成としては、例えば、次のＡ〜Ｆに記載されるものが挙げられる。
【００８１】
（Ａ）アモルファスシリコン（ａ−Ｓｉ）
このアモルファスシリコン中には、水素（Ｈ）が含有されていてもよい。この場合、Ｈの含有量は、２原子％以上程度であるのが好ましく、２〜２０原子％程度であるのがより好ましい。
【００８２】
（Ｂ）酸化ケイ素又はケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化化合物等の各種酸化物セラミックス、透電体（強誘電体）あるいは半導体
（Ｃ）ＰＺＴ、ＰＬＺＴ、ＰＬＬＺＴ、ＰＢＺＴ等のセラミックスあるいは誘電体（強誘電体）
（Ｄ）窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
（Ｅ）有機高分子材料
有機高分子材料としては、−ＣＨ−、−ＣＯ−（ケトン）、−ＣＯＮＨ−（アミド）、−ＮＨ−（イミド）、−ＣＯＯ−（エステル）、−Ｎ＝Ｎ−（アゾ）、−ＣＨ＝Ｎ−（シッフ）等の結合（光の照射によりこれらの結合が切断される）を有するもの、特に、これらの結合を多く有するものであればいかなるものでもよい。また、有機高分子材料は、構成式中に芳香族炭化水素（１または２以上のベンゼン環またはその縮合環）を有するものであってもよい。
【００８３】
このような有機高分子材料の具体例としては、ポリエチレン，ポリプロピレンのようなポリオレフィン，ポリイミド，ポリアミド，ポリエステル，ポリメチルメタクリレート（ＰＭＭＡ），ポリフェニレンサルファイド（ＰＰＳ），ポリエーテルスルホン（ＰＥＳ），エポキシ樹脂等が挙げられる。
【００８４】
（Ｆ）金属
金属としては、例えば、Ａｌ，Ｌｉ，Ｔｉ，Ｍｎ，Ｉｎ，Ｓｎ，Ｙ，Ｌａ，Ｃｅ，Ｎｄ，Ｐｒ，Ｇｄ，Ｓｍまたはこれらのうちの少なくとも１種を含む合金が挙げられる。その他、剥離層を水素含有合金で構成することもできる。剥離層に水素含有合金を用いた場合、光の照射に伴い水素が放出され、これによって剥離層における剥離が促進されるからである。
【００８５】
また、剥離層を窒素含有合金で構成することもできる。剥離層に窒素含有合金を用いた場合、光の照射に伴い窒素が放出され、これによって剥離層における剥離が促進されるからである。さらに、剥離層を多層膜からなるものとすることもできる。多層膜は、例えばアモルファスシリコン膜とその上に形成された金属膜とからなるものとすることができる。多層膜の材料として、上記したセラミックス，金属，有機高分子材料の少なくとも一種から構成することもできる。
【００８６】
剥離層６２の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。たとえば、ＣＶＤ、スパッタリング、等の各種気相成膜法、各種メッキ法、スピンコート等の塗布法、各種印刷法、転写法、インクジェットコーティング法、粉末ジェット法等が挙げられ、これらのうちの２以上を組み合わせて形成することもできる。
【００８７】
なお、図７（ａ）は示されないが、転写元基板６０と剥離層６２の性状に応じて、両者の密着性の向上等を目的とした中間層を転写元基板６０と剥離層６２の間に設けても良い。この中間層は、例えば製造時または使用時において被転写層を物理的または化学的に保護する保護層、絶縁層、被転写層へのまたは被転写層からの成分の移行（マイグレーション）を阻止するバリア層、反射層としての機能のうち少なくとも一つを発揮するものである。
【００８８】
＜第２工程＞
次に、第２工程について説明する。第２工程は、図７（ｂ）に示すように、剥離層６２上に複数のチップ３４を形成する。複数のチップ３４から構成される層を被転写層６４と称する。各チップ３４は、上述したように６つの薄膜トランジスタを含んで構成される。
【００８９】
薄膜トランジスタの製造には、ある程度の高温プロセスが要求され、薄膜トランジスタを形成する基材は転写元基板のように種々の条件を満たす必要がある。本実施形態の製造方法では、種々の製造条件を満たす転写元基板で薄膜トランジスタを製造してから、この製造条件を満たさない最終基板に薄膜トランジスタを転写することが可能となる。すなわち、本実施形態の製造方法では、最終基板として、より安価な材料からなる基板を用いることができるようになり製造コストを削減することが可能となる利点や、可撓性を有するフレキシブル基板などを用いることができるようになり最終基板の選択の幅が広くなるなどの利点がある。
【００９０】
ここで、被転写層６４における各チップ３４の分離について説明する。各チップ３４の分離方法としては、各々をエッチング等により分離する方法、特に分離させるための構造を設けない方法、剥離層のみを分離する方法及び所定の構造を転写元基板に形成することにより個々の被転写体に分離し易くする方法が考えられる。ここでは個々のチップ３４を完全に分離する方法を説明する。
【００９１】
図７（ｃ）に示すように、各チップ３４を個々に分離するために、チップ３４に相当する領域の外周にウェットエッチングまたはドライエッチング等によって凹部構造となる溝６２ｃを形成して各々のチップ３４を島状に残す。この溝６２ｃは、基板の厚さ方向において、被転写層６４の全部及び剥離層６２の全部（図７（ｃ）参照）又は一部（図７（ｄ）参照）をカットしている。このカットは、被転写層６４のみを対象とするより浅いものであっても良い。この溝６２ｃは、図７（ｄ）に示すように剥離層６２の一部までエッチングして形成しておくほか、図７（ｃ）に示すように、剥離層６２も完全にエッチングして、各々のチップ３４とその直下の剥離層６２とを同じ形状で島状に残すようにしてもよい。同一のチップ３４を形成し、等しいピッチでエッチングして各被転写体を転写元基板６０上に並べた配置にすることによって、剥離工程（後述する第４及び第５工程）で所望のチップ３４のみを転写することが容易となる。
【００９２】
予め被転写層６２をカットしておくことによって、剥離体の一部をその領域の形に沿ってきれいに剥離することが可能となり、当該領域が剥離の際に破壊されることを防止することが可能となる。また剥離に伴う被転写層６２の破断が隣接領域に及ばないようにすることが可能となる。また、膜厚方向にカットを入れておくことによって、特定のチップ３４を転写先基材に接合するための接着層の接合力が弱い場合であってもチップ３４を剥がすことを可能とする。また、転写対象となる領域の外観が明確であるので基板間の転写の際の位置合わせが容易となる。
【００９３】
なお、図７（ｅ）に示すように、剥離層６２のチップ３４への接着面積が被転写体の剥離層接合面の全面積よりも小さくなるようにオーバーエッチングしてもよい。このように剥離層６２をオーバーエッチングすることによって、剥離層の面積が少なくなるため剥離層６２に光を照射して剥離する際に少ない力で確実に剥離できるとともに、剥離層６２を縮小することによって剥離の際に必要な光エネルギー量を減らすことができるからである。
【００９４】
さらに、図７（ｄ）に示すように、被転写層６４のみにエッチングして溝６２ｃを形成しておき剥離層６２は連続させたまま残しておいてもよい。チップ３４が形成された領域に満遍なくエネルギーを付与できるのならこの領域の剥離層６２に確実に剥離を生じさせることができるため、剥離層６２自体に亀裂を設けていなくても所望の被転写体のみを剥離させることが可能である。
【００９５】
＜第３工程＞
次に、図８（ａ）に示すように、転写元基板６０のチップ３４の形成側の面と、転写先基板６６のチップ３４を転写する側の面とを、アライメントしながら重ね合わせ、必要に応じて押圧力を付加することによって、転写するべきチップ３４のみを選択的に、導電性を有する接着層６８を介して転写先基板６６側に接合させる。
【００９６】
ここで、本実施形態においては、上述した基板１０上に第１の配線層１２を形成し、当該第１の配線層１２上に信号線３０及びパッド３６を形成した状態のもの（図２参照）が図８（ａ）に示す転写先基板６６に対応する。そして、この転写先基板６６に含まれる各パッド３６と、転写対象となるチップ３４に設けられている各パッド５６ａ等と当接させてチップ３４の貼り合わせが行われる。
【００９７】
上述した接着層６８を構成する接着剤の好適な例としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。また市販の接着剤を用いる場合、使用する接着剤は適当な溶剤を添加することによって、塗布するために好適な粘度に調節してもよい。
【００９８】
本実施形態において、接着層６８は、転写するべきチップ３４上にのみ、あるいは転写するべきチップ３４に対応する転写先基板６６上にのみ形成される。このような接着層６８の局部形成は、種々の印刷法や液体吐出法を適用して実施できる。液体吐出法には、圧電体の変形を利用して液体を吐出するピエゾジェット法や熱により気泡を発生させて液体を吐出する方法等がある。本実施の形態にあっては、インクジェットコーティング（液体吐出）法を用いた接着層６８の形成を例示する。
【００９９】
＜第４工程＞
次に、図８（ｂ）に示すように、転写元基板６０と転写先基板６６との接合体の転写元基板６０側から、転写するべきチップ３４の剥離層６２のみに選択的に光Ｌを照射することによって、転写するべきチップ３４を支持している剥離層６２のみに剥離（層内剥離および／または界面剥離）を生じさせる。
【０１００】
剥離層６２の層内剥離および／または界面剥離が生じる原理は、剥離層６２の構成材料にアブレーションが生じること、また、剥離層６２に含まれているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものである。
【０１０１】
ここで、アブレーションとは、照射光を吸収した固定材料（剥離層６２の構成材料）が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、剥離層６２の構成材料の全部または一部が溶融、蒸散（気化）等の相変化を生じる現象として現れる。また、前記相変化によって微小な発泡状態となり、結合力が低下することもある。
【０１０２】
剥離層６２が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、剥離層６２の組成や、その他種々の要因に左右され、その要因の１つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。
【０１０３】
照射する光Ｌとしては、剥離層６２に層内剥離および／または界面剥離を起こさせるものであればいかなるものでもよく、例えば、Ｘ線、紫外線、可視光、赤外線、レーザー光等が挙げられる。
【０１０４】
そのなかでも、剥離層６２の剥離（アブレーション）を生じさせ易く、かつ高精度の局部照射が可能である点で、レーザー光が好ましい。このレーザー光としては、波長１００ｎｍ〜３５０ｎｍを有するレーザー光が好ましい。このように短波長レーザー光を用いることにより、光照射精度が高められるとともに、剥離層６２における剥離を効果的に行うことができる。
【０１０５】
このようなレーザー光を発生させるレーザー装置としては、エキシマレーザーが好適に用いられる。エキシマレーザーは、短波長域で高エネルギーを出力するため、極めて短時間で剥離層６２にアブレーションを生じさせることができ、よって隣接する転写先基板６６や第１基板６０等に温度上昇をほとんど生じさせることなく、チップ３４等に劣化、損傷を生じさせることなく、剥離層６２を剥離することができる。
【０１０６】
あるいは、剥離層６２に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性を与える場合、照射されるレーザー光の波長は、３５０ｎｍ〜１２００ｎｍ程度が好ましい。このような波長のレーザー光は、ＹＡＧ、ガスレーザーなどの一般加工分野で広く使用されるレーザー光源や照射装置を用いることができ、光照射を安価にかつ簡単に行うことができる。また、このような可視光領域の波長のレーザー光を用いることによって、転写元基板６０が可視光透光性であればよく、転写元基板６０の選択の自由度を広げることができる。
【０１０７】
また、照射されるレーザー光のエネルギー密度、特に、エキシマレーザーの場合のエネルギー密度は、１０〜５０００ｍＪ／ｃｍ２程度とするのが好ましく、１００〜５００ｍＪ／ｃｍ２程度とするのがより好ましい。また、照射時間は、１〜１０００ｎｓｅｃ程度とするのが好ましく、１０〜１００ｎｓｅｃ程度とするのがより好ましい。エネルギー密度がより高くまたは照射時間がより長い程アブレーション等が生じ易く、一方で、エネルギー密度がより低くまたは照射時間がより短い程剥離層６２を透過した照射光によりチップ３４等に悪影響を及ぼすおそれを低減できるからである。
【０１０８】
＜第５工程＞
次に、図８（ｃ）に示すように、転写元基板６０と転写先基板６６に、双方を離間させる方向に力を加えることによって、転写先基板６６から転写元基板６０を取り外す。前記第４工程によって、転写先基板６６に転写させるべきチップ３４の剥離層６２がチップ３４から剥離していることから、これらの転写するべきチップ３４は転写元基板６０側と切断されている。また転写するべきチップ３４は、接着層６８によって転写先基板６６に接合されている。
【０１０９】
なお、前記第４工程において、剥離層６２は完全に剥離を生じさせることが望ましいが、転写するべきチップ３４の接着層６８の接着強度の方が、残存する剥離層６２による接合力よりも勝っており、結果として転写元基板６０と転写先基板６６を引き離す際に、転写するべきチップ３４が確実に転写先基板６６側に転写されるならば、剥離層６２の一部のみに剥離を生じさせてもよい。
【０１１０】
このように被転写体の転写は、剥離層の剥離によって弱まった剥離層の結合力と、被転写体に適用された接着層の結合力との相対的な力関係で定まる。剥離層による剥離が充分ならば接着層の結合力が弱くても被転写体の転写が可能であり、逆に剥離層による剥離が不十分でも接着層の結合力が高ければ被転写体を転写することが可能である。
【０１１１】
図８（ｃ）に示すように、転写先基板６６から転写元基板６０を引き離すことにより、転写先基板６６上の所望の位置にチップ３４が転写される。その後、チップ３４等を覆う絶縁部材を形成することによって図２に示した第２の配線層１４が形成され、さらにこの第２の配線層１４上に発光素子層１６を形成することにより、有機ＥＬ表示装置１００が形成される。
【０１１２】
なお、転写先基板６６に転写されたチップ３４には、剥離層６２の剥離残分が付着している場合があり、これを完全に取り除くことが望ましい。残存している剥離層６２を除去するための方法は、例えば洗浄、エッチング、アッシング、研磨等の方法、またはこれらを組み合わせた方法の中から適宜選択して採用することができる。
【０１１３】
同様に、チップ３４の転写を終えた転写元基板６０の表面に剥離層６２の剥離残分が付着している場合には、前記の転写先基板６６と同様に除去することができる。これによって転写元基板６０を再利用（リサイクル）に供することができる。このように転写元基板６０を再利用することにより、製造コストの無駄を省くことができる。これは石英ガラスのような高価な材料、希少な材料からなる転写元基板６０を用いる場合に特に有効となる。
【０１１４】
このように、本実施形態では、一の画素１０１に含まれる３つの色画素１、２、３の各々を駆動する機能が集約されたチップ３４を転写元基板６０上に形成した後に、転写を行っているため、各画素１０１についての転写回数は１回で済むことになる。これにより、被転写体の数を少なくし、転写回数を低減することができるので、それだけ転写ミス等の不具合を生じる回数も少なくなり、製造歩留まりを向上させることが可能となる。
【０１１５】
次に、本実施形態の有機ＥＬ表示装置１００を含んで構成される各種の電子機器について説明する。図９は、本実施形態に係る有機ＥＬ表示装置１００を適用可能な電子機器の具体例を示す図である。
【０１１６】
図９（ａ）は携帯電話への適用例であり、当該携帯電話２３０は、アンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本実施形態の有機ＥＬ表示装置１００を備えている。このように本発明に係る表示装置は表示部として利用可能である。
【０１１７】
図９（ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ２４０は、受像部２４１、操作部２４２、音声入力部２４３、および本実施形態の有機ＥＬ表示装置１００を備えている。このように本発明に係る表示装置は、ファインダや表示部として利用可能である。
【０１１８】
図９（ｃ）は携帯型パーソナルコンピュータへの適用例であり、当該コンピュータ２５０は、カメラ部２５１、操作部２５２、および本実施形態の有機ＥＬ表示装置１００を備えている。このように本発明に係る表示装置は、表示部として利用可能である。
【０１１９】
図９（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０は、バンド２６１、光学系収納部２６２および本実施形態の有機ＥＬ表示装置１００を備えている。このように本発明に係る表示装置は画像表示源として利用可能である。
【０１２０】
また、本発明に係る表示装置１００は、上述した例に限らず、例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳など各種の電子機器に適用可能である。
【０１２１】
なお、本発明は、上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、本発明に係る電気光学装置の一例として有機ＥＬ表示装置について説明を行っていたが、本発明の適用範囲はこれに限定されるものではなく、他の種々の電気光学素子（例えば、プラズマ発光素子、電気泳動素子、液晶素子など）を用いて構成される電気光学装置に対して適用することが可能である。
【図面の簡単な説明】
【図１】有機ＥＬ表示装置の構成について概略的に示す図である。
【図２】画素の構造について説明する図である。
【図３】チップの内部構造を示す平面図である。
【図４】チップの層構造を説明するための部分断面図である。
【図５】パッドについて説明する図である。
【図６】チップ上に設けられる各パッドの配置について説明する図である。
【図７】本実施形態に係る製造方法を説明する図である。
【図８】本実施形態に係る製造方法を説明する図である。
【図９】有機ＥＬ表示装置を適用可能な電子機器の具体例を示す図である。
【符号の説明】
１、２、３…色画素、　２０、３０…配線、　３４…チップ（基本画素駆動チップ）、　３６…パッド（接続端子）、　４０…画素電極、４２…対向電極、　４４…発光層、　１００…有機ＥＬ（エレクトロルミネッセンス）表示装置、　１０１…画素（基本画素）
【図１】
2004119725.tif 000003
【図２】
2004119725.tif 000004
【図３】
2004119725.tif 000005
【図４】
2004119725.tif 000006
【図５】
2004119725.tif 000007
【図６】
2004119725.tif 000008
【図７】
2004119725.tif 000009
【図８】
2004119725.tif 000010
【図９】
2004119725.tif 000011