(57)【要約】【課題】低速ＡＧＣモードでのＩＦＧＣＡ制御電圧の追い込みを短時間に行うことができると共に、間欠受信の立ち上がり時のＩＦＧＣＡ制御電圧の収束を短時間に行うこと。【解決手段】ＬＮＡ３の高利得モードと低利得モードの利得差分を取得して記憶装置１２に記憶しておき、制御部２０は、この記憶しておいた利得差分をＩＦＧＣＡ７の利得制御電圧に変換した電圧を、ＬＮＡ３が高利得モードから低利得モードに変化した際にＩＦＧＣＡ７の利得制御電圧に加算し、得られた加算結果によりＩＦＧＣＡ７の利得を制御することにより、ＬＮＡ３の利得差分がＩＦＧＣＡ７の利得制御により相殺される。また、ＩＦＧＣＡ７の高速ＡＧＣモード時の利得制御電圧の収束値を毎回記憶し、２回目以降の受信立上がり毎に前記記憶しておいた前回の利得制御電圧の収束値を前記高速ＡＧＣモード時の利得制御電圧の初期値として設定する。【選択図】  図１
2004208175.tif 000002
【特許請求の範囲】
【請求項１】
間欠受信検波した信号の第１周波数で利得制御する第１の増幅回路と、第２周波数で利得制御する第２の増幅回路とを有し、第１の増幅回路は高利得モードと低利得モードのいずれかに切り替えられ、第２の増幅回路は高速で利得制御される高速利得制御モードと低速で利得制御される低速利得制御モードを有し、第２の増幅回路で利得制御した受信信号をデジタル変換して復調する無線受信装置であって、
前記第１の増幅回路の高利得モードと低利得モードの利得差分を取得して記憶する記憶手段と、
前記記憶手段に記憶しておいた利得差分を前記第２の増幅回路の利得制御電圧に変換した電圧を、前記第１の増幅回路が高利得モードから低利得モードに変化した際に前記第２の増幅回路の利得制御電圧に加算する加算手段と、
を備えたことを特徴とする無線受信装置。
【請求項２】
前記第１の増幅回路の高利得モード時と低利得モード時の利得差分を複数回取得して前記記憶手段に記憶して統計処理し、この統計処理した結果を前記加算手段において用いることを特徴とする請求項１に記載の無線受信装置。
【請求項３】
間欠受信検波した信号の第１周波数で利得制御する第１の増幅回路と、第２周波数で利得制御する第２の増幅回路とを有し、第１の増幅回路は高利得モードと低利得モードのいずれかに切り替えられ、第２の増幅回路は高速で利得制御される高速利得制御モードと低速で利得制御される低速利得制御モードを有し、第２の増幅回路で利得制御した受信信号をデジタル変換して復調する無線受信装置であって、
前記第２の増幅回路の高速利得制御モード時の利得制御電圧の収束値を毎回記憶する記憶手段と、
２回目以降の受信立上がり毎に前記記憶手段に記憶しておいた前回の利得制御電圧の収束値を前記第２の増幅回路の高速利得制御モード時の利得制御電圧の初期値として設定する設定手段と、
を備えたことを特徴とする無線受信装置。
【請求項４】
前記記憶手段は、前記した前回の利得制御電圧の収束値の他に、前記受信装置の受信立ち下がり時の前記第１の増幅回路の利得モードを記憶すると共に、前記設定手段は、２回目以降の受信立上がり毎に前記した前回の利得制御電圧の収束値を高速利得制御モード時の利得制御電圧の初期値として設定すると共に、前記記憶手段に記憶しておいた前回の利得モードを前記第１の増幅回路の初期値として設定することを特徴とする請求項３に記載の無線受信装置。
【請求項５】
間欠受信検波した信号の第１周波数で利得制御する第１の増幅回路と、第２周波数で利得制御する第２の増幅回路とを有し、第１の増幅回路は高利得モードと低利得モードのいずれかに切り替えられ、第２の増幅回路は高速で利得制御される高速利得制御モードと低速で利得制御される低速利得制御モードを有し、第２の増幅回路で利得制御した受信信号をデジタル変換して復調する無線受信装置であって、
前記第１の増幅回路の高利得モード時と低利得モード時の利得差分を取得して記憶する第１の記憶手段と、
前記第１の記憶手段に記憶しておいた利得差分を前記第２の増幅回路の利得制御電圧に変換した電圧を、高利得モードから低利得モードに変化した際に前記第２の増幅回路の利得制御電圧に加算する加算手段と、
前記第２の増幅回路の高速利得制御モード時の利得制御電圧の収束値を毎回記憶する第２の記憶手段と、
２回目以降の受信立上がり毎に前記第２の記憶手段に記憶しておいた前回の利得制御電圧の収束値を前記第２の増幅回路の高速利得制御モード時の利得制御電圧の初期値として設定する設定手段と、
を備えたことを特徴とする無線受信装置。
【請求項６】
間欠受信検波した信号の第１周波数で利得制御する第１の増幅回路と、第２周波数で利得制御する第２の増幅回路とを有する無線受信装置において、第１の増幅回路は高利得モードと低利得モードのいずれかに切り替えられ、第２の増幅回路は高速で利得制御される高速利得制御モードと低速で利得制御される低速利得制御モードを有し、第２の増幅回路で利得制御した受信信号をデジタル変換して復調する無線受信方法であって、
前記第１の増幅回路の高利得モード時と低利得モード時の利得差分を取得して記憶するステップと、
前記記憶しておいた利得差分を前記第２の増幅回路の利得制御電圧に変換した電圧を、高利得モードから低利得モードに変化した際に前記第２の増幅回路の利得制御電圧に加算するステップと、
を有することを特徴とする無線受信方法。
【請求項７】
間欠受信検波した信号の第１周波数で利得制御する第１の増幅回路と、第２周波数で利得制御する第２の増幅回路とを有する無線受信装置において、第１の増幅回路は高利得モードと低利得モードのいずれかに切り替えられ、第２の増幅回路は高速で利得制御される高速利得制御モードと低速で利得制御される低速利得制御モードを有し、第２の増幅回路で利得制御した受信信号をデジタル変換して復調する無線受信方法であって、
前記第２の増幅回路の高速利得制御モード時の利得制御電圧の収束値を毎回記憶するステップと、
２回目以降の受信立上がり毎に前記記憶しておいた前回の利得制御電圧の収束値を前記第２の増幅回路の高速利得制御モード時の利得制御電圧の初期値として設定するステップと、
を有することを特徴とする無線受信方法。
【請求項８】
間欠受信検波した信号の第１周波数で利得制御する第１の増幅回路と、第２周波数で利得制御する第２の増幅回路とを有する無線受信装置において、第１の増幅回路は高利得モードと低利得モードのいずれかに切り替えられ、第２の増幅回路は高速で利得制御される高速利得制御モードと低速で利得制御される低速利得制御モードを有し、第２の増幅回路で利得制御した受信信号をデジタル変換して復調する無線受信方法であって、
前記第１の増幅回路の利得モードを切り替えた時に生じる利得差を前記第２の増幅回路により相殺するような当該第２の増幅回路の利得制御電圧を予め設定しておくステップを有することを特徴とする無線受信方法。
【請求項９】
前記第１の増幅回路の利得モードを切り替えた時に生じる利得差を第２の増幅回路により相殺した場合の相殺誤差を複数回記憶するステップと、
前記複数回記憶された相殺誤差を統計処理して前記予め設定する第２の増幅回路の利得制御電圧に反映させるステップと、
を有することを特徴とする請求項８に記載の無線受信方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｗ−ＣＤＭＡ（Wide band - Code Division Multiple Access ）方式の無線受信装置に係り、特に無線受信装置における受信機立ち上がり時のローノイズアンプ（以降ＬＮＡと称する）の利得モード切り替えの際に、中間周波利得制御アンプ（以降ＩＦＧＣＡと称する）の制御電圧を高速に最適設定に追い込む無線受信方法に関する。
【０００２】
【従来の技術】
図５は従来のＷ−ＣＤＭＡにおけるＬＮＡ利得切替制御方式を採用する無線受信装置の構成例を示したブロック図である。この例では、ＬＮＡ１０３は、通常の利得で増幅を行う経路（高利得モード）と、受信信号が高い場合に、ミキサ１０５以降の回路の飽和を抑えるために利得を低くした経路（または増幅器をパス可能な経路：低利得モード）との切替が可能な構成になっている。この図５では、低利得モードとして、パス機能付きのＬＮＡを用いて説明する。また、ＩＦＧＣＡ１０７は、ＩＦＧＣＡ制御電圧［Ｖ］と利得［ｄＢ］が図６（ａ）に示すように、ほぼ線形に近い特性をもっており、ＩＦＧＣＡ制御電圧から受信信号の強度が推定可能な構成になっている。更に、べースバンド信号レベルを一定にするためのＩＦＧＣＡ制御電圧を収束させるモード（高速ＡＧＣモードと低速ＡＧＣモード）を２通り備えている。
【０００３】
図５において、アンテナ１０１で受信された受信信号は、デュープレクサ（Ｄｕｐ）１０２により送信周波数成分を取り除かれた後、ＬＮＡ１０３にて増幅される。ＬＮＡ１０３にて増幅された受信信号はＢＰＦ１０４にて所定の周波数成分が抽出された後、ミキサ１０５で中間周波数に変換される。ミキサ１０５で中間周波数に変換された信号成分はＩＦＢＰＦ１０６を通してＩＦＧＣＡ１０７に与えられる。この信号成分はＩＦＧＣＡ１０７によりベースバンド回路１１１の入力が一定になるような利得で増幅される。
【０００４】
ＩＦＧＣＡ１０７で増幅された信号は、直交復調器１０８に与えられ、周知の直交復調を行うことによりベースバンド信号を生成する。ベースバンド信号は、アナログデジタルコンバータ（ＡＤＣ）１０９，１１０に与えられ、デジタル信号に変換されてベースバンド回路１１１に入力される。
【０００５】
このとき、受信信号レベルに応じて、ＬＮＡ制御部１１６により生成される制御信号により、レギュレータ１１９を通してＬＮＡ１０３の経路の選択（高利得モードか低利得モードか）制御が行われる。経路の選択には、図６（ｃ）に示すようなヒステリシスを持たせて制御する。
【０００６】
電源初期投入時の同期補足時、間欠受信の立ち上がり時、またはコンプレストモード時に、制御部１１３はＡＧＣモード切替スイッチ１１７を制御してデジタルアナログコンバータ１１８を高速ＡＧＣ制御部１１４側に接続する。高速ＡＧＣ制御部１１４はシンボル単位の平均電力から受信信号レベル判定を行うことでデジタルアナログコンバータ１１８にデジタル出力を供給する。ＩＦＧＣＡ１０７はデジタルアナロクコンバータ１１８で変換されたアナログ信号であるＩＦＧＣＡ制御電圧により制御される。この一連の制御はＩＦＧＣＡ１０７の利得を高速に追い込むことを目的とした高速ＡＧＣモードを構成する。
【０００７】
その後、デジタルアナログコンバータ１１８で変換されたアナログ信号である前記ＩＦＧＣＡ制御電圧の収束後、制御部１１３はＡＧＣモード切替スイッチ１１７を制御してデジタルアナログコンバータ１１８を低速ＡＧＣ制御部１１５側に接続する。ＡＧＣ制御部１１５は受信スロット単位でＩＦＧＣＡ制御電圧を制御するため、受信スロットの平均電力から受信信号レベル判定を行うことでデジタルアナログコンバータ１１８にデジタル出力を供給する。ＩＦＧＣＡ１０７の利得はデジタルアナログコンバータ１１８で変換されたアナログ信号であるＩＦＧＣＡ制御電圧により制御される。この一連の制御は低速ＡＧＣモードを構成する。
【０００８】
ここで、上記した高速ＡＧＣ制御部１１４、低速ＡＧＣ制御部１１５及びＡＧＣモード切替スイッチ１１７はＤＳＰ等により構成されている。また、高速ＡＧＣ制御部１１４、低速ＡＧＣ制御部１１５及びＡＧＣモード切替スイッチ１１７は、例えばタイミング生成用のタイマー回路とタイミングの窓を検出する論理ゲートで構成することもできる。
【０００９】
例えば、タイマー時間を２．５６秒とした時に、高速ＡＧＣ制御部１１４は先頭の１ｍＳであり、低速ＡＧＣ制御部１１５は先頭の２ｍＳから５０ｍＳである。ＡＧＣモード切替スイッチ１１７は１ｍＳ後に高速ＡＧＣ制御部１１４から低速ＡＧＣ制御部１１５に切り替える論理ゲートになる。また、高速ＡＧＣ制御部１１４と低速ＡＧＣ制御部１１５との出力をＡＧＣモード切替スイッチ１１７が切り替える機能（制御部１１３）はプログラムで設計することもできる。
【００１０】
上記したプログラムで設計するとは、図７に示すようなフローチャートをＣ言語などのソフトウェアで設計することである。図７はＬＮＡ１０３のモード切替動作のフローチャートであり、この図において、受信信号レベルの測定を完了すると（ステップＳ１）、ＬＮＡ１０３が高利得モードであるかどうかを判定し（ステップＳ２）、高利得モードである場合はＩＦＧＣＡ制御電圧がＬＮＡＤＯＷＮ１より小さいかどうかを判定し（ステップＳ３）、小さくない場合はＬＮＡ１０３のモード判定完了とする（ステップＳ５）。ＩＦＧＣＡ制御電圧がＬＮＡＤＯＷＮ１より小さい場合はＬＮＡ１０３を低利得モードにし、ＩＦＧＣＡ制御電圧をＬＮＡＤＯＷＮ２とする制御を行った後（ステップＳ７）、ＬＮＡ１０３のモード判定完了とする（ステップＳ５）。
【００１１】
一方、ＬＮＡ１０３が高利得モードでない場合は、ＩＦＧＣＡ制御電圧がＬＮＡＵＰ２より大きいかどうかを判定し（ステップＳ６）、大きくない場合はＬＮＡ１０３のモード判定完了とする（ステップＳ５）。ＩＦＧＣＡ制御電圧がＬＮＡＵＰ２より大きい場合は、ＬＮＡ１０３を高利得モードにし、ＩＦＧＣＡ制御電圧をＬＮＡＵＰ１とする制御を行った後（ステップＳ４）、ＬＮＡ１０３のモード判定完了とする（ステップＳ５）。
【００１２】
切替タイミングに相当するタイマー回路１３１の値を記憶装置１１２に予め記憶していた情報値と比較して一致するかどうかの判断をすることにより、切り替えのタイミングを検出することができる。予め記憶しておく情報値は、値を変えることにより、簡単に切り替えタイミング即ち、切り替え時間を変更することができる。
【００１３】
ベースバンド回路（Ｂ．Ｂ．）１１１は、このベースバンド回路１１１に与えられるデジタル信号レベルを規準電圧と比較できる機能を有し、このベースバンド回路１１１に与えられるデジタル信号レベルが一定になるように、高速ＡＧＣ制御部１１４または低速ＡＧＣ制御部１１５からデジタルアナログコンバータ１１８にデジタル出力を与え、このデジタル出力をデジタルアナログコンバータ１１８で変換したアナログ信号であるＩＦＧＣＡ制御電圧を調整してＩＦＧＣＡ１０７の利得を制御している。
【００１４】
ＬＮＡ１０３が高利得モードの状態で、受信信号レベルが図６（ｃ）の<２>を超えた場合には（受信信号レベルがＡまたはＢの領域からＣ領域に移行）、ＬＮＡ１０３は低利得モードに移行する。ＬＮＡ１０３の利得が高利得モードの時に、Ａ領域からＢ領域に移行しても、受信信号レベルは図６（ｃ）の<２>を上回っていないため、ＬＮＡ１０３のモード切り替えは行わない。
【００１５】
また、ＬＮＡ１０３が低利得モードの状態で、受信信号レべルが図６（ｃ）の<１>を下回った場合には（受信レベルがＢまたはＣの領域からのＡ領域に移行）、ＬＮＡ１０３は高利得モードに移行する。ＬＮＡ１０３が低利得モードの時に、Ｃ領域からＢ領域に移行しても、受信信号レベルは図６（ｃ）の<１>を下回っていないため、ＬＮＡ１０３のモード切り替えは行わない。
【００１６】
ここで、ＬＮＡ１０３のモードを切り替える際の受信信号レベルの切替判定閾値としては、高速ＡＧＣ制御部１１４または低速ＡＧＣ制御部１１５で制御されるＩＦＧＣＡ制御電圧のデジタル情報が用いられている。
【００１７】
図６（ｂ）で、ＬＮＡ１０３が高利得モードから低利得モードへの切替判定閾値として、受信信号レベルが<２>の状態での、ＬＮＡ１０３が高利得モード時のＩＦＧＣＡ制御電圧“ＬＮＡＤＯＷＮ１”を有する。また、その時のＬＮＡ１０３が低利得モード時のＩＦＧＣＡ制御電圧“ＬＮＡＤＯＷＮ２”を有する。
【００１８】
同様に、ＬＮＡ１０３が低利得モードから高利得モードへの切替判定閾値として、受信信号レベルが<１>の状態での、ＬＮＡ１０３が低利得モード時のＩＦＧＣＡ制御電圧“ＬＮＡＵＰ２”を有する。また、その時のＬＮＡ１０３が高利得モード時のＩＦＧＣＡ制御電圧“ＬＮＡＵＰ１”を有する。尚、ＬＮＡＤＯＷＮ１，ＬＮＡＤＯＷＮ２，ＬＮＡＵＰ１，ＬＮＡＵＰ２はそれぞれ記憶装置１１２に記憶されている。
【００１９】
ここで、図７のフローチャートに示したように、ＬＮＡ１０３のモード変更を行う際には、ＩＦＧＣＡ制御電圧も同時に切り替えることにより（ステップＳ４、Ｓ７）、ベースバンド回路１１１に与えられるデジタル信号レベルが不連続にならないような制御を可能にしている。
【００２０】
次に、図８及び図９を用いて、電源初期投入時の同期補足時の無線受信装置立ち上がり時の動作を説明する。電源初期投入時の同期補足時、ＬＮＡ１０３は高利得モードで立ち上がるように設定されており、図８の<１>の受信開始でＬＮＡ１０３は高利得モードで立ち上がり、ＩＦＧＣＡ制御電圧は記憶装置１１２に保持されている初期値に指定される。図８の<１>で同時に高速ＡＧＣモードに移行し、ＩＦＧＣＡ制御電圧をベースバンド回路１１１に与えられるデジタル信号レベルが一定範囲内となるよう追い込む。
【００２１】
図８の<２>における、高速ＡＧＣモードでのＩＦＧＣＡ制御電圧収束値を初期値として、図８の<３>で低速ＡＧＣモードに移行するが、この時の受信レベル判定結果が図６（ｃ）のＣ領域の時には、ＬＮＡ１０３を低利得モードへ切り替えるための条件に合致するため、ＬＮＡ１０３は低利得モードに制御される。この時の制御フローチャートは、図７に示す通りである（ステップＳ４）。この制御により、図８のような高速ＡＧＣモードでのＩＦＧＣＡ制御電圧収束値が、ＬＮＡ１０３の高利得モードから低利得モードへ切り替える閾値であるＬＮＡＤＯＷＮ１と一致する場合には、ＬＮＡ１０３の利得変化分がＩＦＧＣＡ制御電圧で補正されるため、ＩＦＧＣＡ制御電圧を瞬時にべースハンド回路１１１の入力のデジタル信号レべルが一定範囲内となるまで追い込むことを可能にしている。
【００２２】
【特許文献１】
特開２００１−２５１２５６号公報
【特許文献２】
特開平１１−１７７３６１号公報
【００２３】
【発明が解決しようとする課題】
しかしながら、こうした制御の場合、無線受信装置の初期立ち上がり時におけるＬＮＡ１０３のモード切り替えは、従来技術で説明した通り、高速ＡＧＣモードにおけるＩＦＧＣＡ制御電圧収束値が、ＬＮＡ１０３のモード切替判定閾値である“ＬＮＡＤＯＷＮ１”より低い場合、受信信号レベルによらずにＬＮＡ１０３のモードを低利得モードに切り替えるのと同時に、ＩＦＧＣＡ制御電圧を“ＬＮＡＤＯＷＮ２”に設定する。
【００２４】
そのため、高速ＡＧＣモードにおけるＩＦＧＣＡ制御電圧収束値が図９のようにＬＮＡ１０３のモード切替判定閾値である“ＬＮＡＤＯＷＮ１”を大きく下回っている場合には、ＬＮＡ１０３のモード切替判定閾値である“ＬＮＡＤＯＷＮ１”と高速ＡＧＣでのＩＦＧＣＡ制御電圧収束値の差分だけ、ＬＮＡ１０３のモード切替後のＩＦＧＣＡ制御電圧が高く設定されてしまうことになる。この結果、図９のように低速ＡＧＣモードでのＩＦＧＣＡ制御電圧の追い込みに時間がかかり、特に、消費電流を低減させる目的である間欠受信動作時の制御には向かない制御となっている。
【００２５】
また、間欠受信の立ち上がり時、受信レベルが安定している条件下にあっても、ＩＦＧＣＡ制御電圧の初期値は常に記憶装置１１２に記憶されている固定値に設定されるため、間欠受信の立ち上がり毎にＩＦＧＣＡ制御電圧は初期値から収束させる必要があり、収束までに所定の時間がかかってしまう。
【００２６】
本発明は、上記事情に鑑みてなされたもので、その目的は、低速ＡＧＣモードでのＩＦＧＣＡ制御電圧の追い込みを短時間に行うことができると共に、間欠受信の立ち上がり時のＩＦＧＣＡ制御電圧の収束を短時間に行うことができる無線受信装置及び無線受信方法を提供することにある。
【００２７】
【課題を解決するための手段】
本発明の無線受信装置は、間欠受信検波した信号の第１周波数で利得制御する第１の増幅回路と、第２周波数で利得制御する第２の増幅回路とを有し、第１の増幅回路は高利得モードと低利得モードのいずれかに切り替えられ、第２の増幅回路は高速で利得制御される高速利得制御モードと低速で利得制御される低速利得制御モードを有し、第２の増幅回路で利得制御した受信信号をデジタル変換して復調する無線受信装置であって、前記第１の増幅回路の高利得モードと低利得モードの利得差分を取得して記憶する記憶手段と、前記記憶手段に記憶しておいた利得差分を前記第２の増幅回路の利得制御電圧に変換した電圧を、前記第１の増幅回路が高利得モードから低利得モードに変化した際に前記第２の増幅回路の利得制御電圧に加算する加算手段と、を備えたことを特徴とする。
【００２８】
上記構成によれば、第１の増幅回路の高利得モード時と低利得モード時の利得差分を取得して記憶しておき、この記憶しておいた利得差分を第２の増幅回路の利得制御電圧に変換した電圧を、第１の増幅回路が高利得モードから低利得モード変化した際に第２の増幅回路の利得制御電圧に加算し、得られた加算結果により第２の増幅回路の利得を制御することにより、第１の増幅回路の利得差分が第２の増幅回路の利得制御により相殺される。
【００２９】
また、本発明の無線受信装置は、前記第１の増幅回路の高利得モード時と低利得モード時の利得差分を複数回取得して前記記憶手段に記憶して統計処理し、この統計処理した結果を前記加算手段において用いることを特徴とする。
【００３０】
上記構成によれば、第１の増幅回路が高利得モードから低利得モード変化した際に第２の増幅回路の利得制御電圧に統計処理結果を加算し、得られた加算結果により第２の増幅回路の利得を制御する。
【００３１】
本発明の無線受信装置は、間欠受信検波した信号の第１周波数で利得制御する第１の増幅回路と、第２周波数で利得制御する第２の増幅回路とを有し、第１の増幅回路は高利得モードと低利得モードのいずれかに切り替えられ、第２の増幅回路は高速で利得制御される高速利得制御モードと低速で利得制御される低速利得制御モードを有し、第２の増幅回路で利得制御した受信信号をデジタル変換して復調する無線受信装置であって、前記第２の増幅回路の高速利得制御モード時の利得制御電圧の収束値を毎回記憶する記憶手段と、２回目以降の受信立上がり毎に前記記憶手段に記憶しておいた前回の利得制御電圧の収束値を前記第２の増幅回路の高速利得制御モード時の利得制御電圧の初期値として設定する設定手段と、を備えたことを特徴とする。
【００３２】
上記構成によれば、第２の増幅回路の高速利得制御モード時の利得制御電圧の収束値を毎回記憶し、２回目以降の受信立上がり毎に前記記憶手段に記憶しておいた前回の利得制御電圧の収束値を前記高速利得制御モード時の利得制御電圧の初期値として設定する。
【００３３】
また、本発明の無線受信装置は、前記記憶手段は、前記した前回の利得制御電圧の収束値の他に、前記受信装置の受信立ち下がり時の前記第１の増幅回路の利得モードを記憶すると共に、前記設定手段は、２回目以降の受信立上がり毎に前記した前回の利得制御電圧の収束値を高速利得制御モード時の利得制御電圧の初期値として設定すると共に、前記記憶手段に記憶しておいた前回の利得モードを前記第１の増幅回路の初期値として設定することを特徴とする。
【００３４】
上記構成によれば、２回目以降の受信立上がり毎に前記記憶手段に記憶しておいた前回の利得制御電圧の収束値を前記高速利得制御モード時の利得制御電圧の初期値として設定すると共に、前記記憶手段に記憶しておいた前回の利得モードを第１の増幅回路の初期値として設定する。
【００３５】
本発明の無線受信装置は、間欠受信検波した信号の第１周波数で利得制御する第１の増幅回路と、第２周波数で利得制御する第２の増幅回路とを有し、第１の増幅回路は高利得モードと低利得モードのいずれかに切り替えられ、第２の増幅回路は高速で利得制御される高速利得制御モードと低速で利得制御される低速利得制御モードを有し、第２の増幅回路で利得制御した受信信号をデジタル変換して復調する無線受信装置であって、前記第１の増幅回路の高利得モード時と低利得モード時の利得差分を取得して記憶する第１の記憶手段と、前記第１の記憶手段に記憶しておいた利得差分を前記第２の増幅回路の利得制御電圧に変換した電圧を、高利得モードから低利得モードに変化した際に前記第２の増幅回路の利得制御電圧に加算する加算手段と、前記第２の増幅回路の高速利得制御モード時の利得制御電圧の収束値を毎回記憶する第２の記憶手段と、２回目以降の受信立上がり毎に前記第２の記憶手段に記憶しておいた前回の利得制御電圧の収束値を前記第２の増幅回路の高速利得制御モード時の利得制御電圧の初期値として設定する設定手段と、を備えたことを特徴とする。
【００３６】
上記構成によれば、第１の増幅回路の高利得モード時と低利得モード時の利得差分を取得して記憶しておき、この記憶しておいた利得差分を第２の増幅回路の利得制御電圧に変換した電圧を、第１の増幅回路が高利得モードから低利得モード変化した際に第２の増幅回路の利得制御電圧に加算し、得られた加算結果により第２の増幅回路の利得を制御することにより、第１の増幅回路の利得差分が第２の増幅回路の利得制御により相殺される。また、第２の増幅回路の高速利得制御モード時の利得制御電圧の収束値を毎回記憶し、２回目以降の受信立上がり毎に前記記憶手段に記憶しておいた前回の利得制御電圧の収束値を前記高速利得制御モード時の利得制御電圧の初期値として設定する。
【００３７】
本発明の無線受信方法は、間欠受信検波した信号の第１周波数で利得制御する第１の増幅回路と、第２周波数で利得制御する第２の増幅回路とを有する無線受信装置において、第１の増幅回路は高利得モードと低利得モードのいずれかに切り替えられ、第２の増幅回路は高速で利得制御される高速利得制御モードと低速で利得制御される低速利得制御モードを有し、第２の増幅回路で利得制御した受信信号をデジタル変換して復調する無線受信方法であって、前記第１の増幅回路の高利得モード時と低利得モード時の利得差分を取得して記憶するステップと、前記記憶しておいた利得差分を前記第２の増幅回路の利得制御電圧に変換した電圧を、高利得モードから低利得モードに変化した際に前記第２の増幅回路の利得制御電圧に加算するステップと、を有することを特徴とする。
【００３８】
上記手順によれば、第１の増幅回路の高利得モード時と低利得モード時の利得差分を取得して記憶し、この記憶しておいた利得差分を第２の増幅回路の利得制御電圧に変換した電圧を、高利得モードから低利得モード変化した際に第２の増幅回路の利得制御電圧に加算する。
【００３９】
本発明の無線受信方法は、間欠受信検波した信号の第１周波数で利得制御する第１の増幅回路と、第２周波数で利得制御する第２の増幅回路とを有する無線受信装置において、第１の増幅回路は高利得モードと低利得モードのいずれかに切り替えられ、第２の増幅回路は高速で利得制御される高速利得制御モードと低速で利得制御される低速利得制御モードを有し、第２の増幅回路で利得制御した受信信号をデジタル変換して復調する無線受信方法であって、前記第２の増幅回路の高速利得制御モード時の利得制御電圧の収束値を毎回記憶するステップと、２回目以降の受信立上がり毎に前記記憶しておいた前回の利得制御電圧の収束値を前記第２の増幅回路の高速利得制御モード時の利得制御電圧の初期値として設定するステップと、を有することを特徴とする。
【００４０】
上記手順によれば、第２の増幅回路の高速利得制御モード時の利得制御電圧の収束値を毎回記憶し、２回目以降の受信立上がり毎に前記記憶しておいた前回の利得制御電圧の収束値を高速利得制御モード時の利得制御電圧の初期値として設定する。
【００４１】
本発明の無線受信方法は、間欠受信検波した信号の第１周波数で利得制御する第１の増幅回路と、第２周波数で利得制御する第２の増幅回路とを有する無線受信装置において、第１の増幅回路は高利得モードと低利得モードのいずれかに切り替えられ、第２の増幅回路は高速で利得制御される高速利得制御モードと低速で利得制御される低速利得制御モードを有し、第２の増幅回路で利得制御した受信信号をデジタル変換して復調する無線受信方法であって、前記第１の増幅回路の利得モードを切り替えた時に生じる利得差を前記第２の増幅回路により相殺するような当該第２の増幅回路の利得制御電圧を予め設定しておくステップを有することを特徴とする。
【００４２】
上記手順によれば、第１の増幅回路の利得モードを切り替えた時に生じる利得差を第２の増幅回路により相殺するような当該第２の増幅回路の利得制御電圧を予め設定しておく。これにより、第１の増幅回路の利得モードを切り替えた時に生じる利得差は第２の増幅回路の利得制御により相殺される。
【００４３】
また、本発明の無線受信方法は、前記第１の増幅回路の利得モードを切り替えた時に生じる利得差を第２の増幅回路により相殺した場合の相殺誤差を複数回記憶するステップと、前記複数回記憶された相殺誤差を統計処理して前記予め設定する第２の増幅回路の利得制御電圧に反映させるステップと、を有することを特徴とする。
【００４４】
上記手順によれば、前記第１の増幅回路の利得モードを切り替えた時に生じる利得差を第２の増幅回路により相殺した場合の相殺誤差を複数回記憶し、前記複数回記憶された相殺誤差を統計処理して前記予め設定する第２の増幅回路の利得制御電圧に反映させる。
【００４５】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１は、本発明の第１実施形態に係る無線受信装置の構成例を示したブロック図である。
【００４６】
無線受信装置は、アンテナ１、デュープレクサ（Ｄｕｐ）２、利得切替機能付きＬＮＡ（以降単にＬＮＡと称する）３、受信段間バンドパスフィルタ（ＢＰＦ）４、ミキサ５、ＩＦバンドパスフィルタ（ＩＦＢＰＦ）６、ＩＦＧＣＡ７、直交変調器８、アナログデジタルコンバータ（Ａ／Ｄ）９、アナログデジタルコンバータ（Ａ／Ｄ）１０、ベースバンド回路（Ｂ．Ｂ．）１１、記憶装置１２、制御部２０、高速ＡＧＣ制御部１４、低速ＡＧＣ制御部１５、ＬＮＡ制御部１６、ＡＧＣモード切替スイッチ１７、デジタルアナログコンバータ（Ｄ／Ａ）１８、レギュレータ（ＲＥＧ）１９及びタイマー回路３１を有している。尚、本例と従来例との違いは制御部２０による受信利得制御にある。
【００４７】
以降に第１実施形態に係る無線受信装置の動作を説明する。図１において、アンテナ１で受信された受信信号は、デュープレクサ２により送信周波数成分を取り除かれた後、ＬＮＡ３にて増幅される。ＬＮＡ３にて増幅された受信信号はＢＰＦ４にて所定の周波数成分が抽出された後、ミキサ５で中間周波数に変換される。ミキサ５で中間周波数に変換された信号成分はＩＦＢＰＦ６を通してＩＦＧＣＡ７に与えられる。この信号成分はＩＦＧＣＡ７によりベースバンド回路１１の入力が一定になるような利得で増幅される。
【００４８】
ＩＦＧＣＡ７で増幅された信号は、直交復調器８に与えられ、周知の直交復調を行うことによりベースバンド信号を生成する。ベースバンド信号は、アナログデジタルコンバータ（ＡＤＣ）９，１０に与えられ、デジタル信号に変換されてベースバンド回路１１に入力される。
【００４９】
このとき、受信信号レベルに応じて、ＬＮＡ制御部１６により生成される制御信号により、レギュレータ１９を通してＬＮＡ３の利得の切替（高利得モードか低利得モードか）制御が行われる。
【００５０】
制御部２０は、図２（ｃ）の受信信号レベルが<２>において、ＬＮＡ３の高利得モード時と低利得モード時のＩＦＧＣＡ制御電圧の差分電圧データである“ΔＨ−Ｌ”を予め記憶装置１２に記憶しておく。
【００５１】
ＬＮＡ３を高利得モードと低利得モードで切り替えた場合、ＬＮＡ３とＩＦＧＣＡ７の利得設定は理論上は互いに相殺する値になる。例えば、ＬＮＡ３が−１０ｄＢであれば、ＩＦＧＣＡ７は＋１０ｄＢである。しかしながら、ＬＮＡ３もＩＦＧＣＡ７も理想的な線形特性を現実的にはもっていないので、ＬＮＡ３のモード切り替え時の値によって、ＩＦＧＣＡ７の設定利得を記憶装置１２に記憶しておく。その後、受信動作を繰り返すことにより、ＬＮＡ３の所定の利得時のＩＦＧＣＡ７の設定利得の値が正しいかどうかを監視することで利得補正を更新する。
【００５２】
毎回の受信の始まりで、ＬＮＡ３が所定の値の時に、高利得モードから低利得モードに切り替える際、ＩＦＧＣＡ７の設定利得は、ＬＮＡ３の利得値によって、高速ＡＧＣ制御部１４から低速ＡＧＣ制御部１５に切り替わり、予め記憶されていた記憶装置１２の情報により高速ＡＧＣ制御部１４から低速ＡＧＣ制御部１５の差分が決定される。
【００５３】
ベースバンド回路１１は、この切り替えタイミングを制御部２０から得る。ベースバンド回路１１は、切り替えタイミングの前と後でＡ／Ｄコンバータ９、１０の出力値が増えたのか、減ったのかを制御部２０へ通知する。こうして制御部２０は毎回のベースバンド回路１１からの増減情報を記憶装置１２に蓄える。そして、例えば、増減情報について１０回の平均を取り、その増減がプラスの場合には、予め記憶してあったＬＮＡ３の利得で、切替のときに対応するＩＦＧＣＡ７の利得値を所定の値より低い値に補正する。
【００５４】
次に、図２を用いて電源初期投入時の同期補足時の無線受信装置立ち上がり動作を説明する。電源初期投入時の同期補足時、間欠受信の立ち上がり時、ＬＮＡ３は高利得モードで立ち上がるように設定されており、図２の<１>の受信開始でＬＮＡ３は高利得モードで立ち上がり、ＩＦＧＣＡ制御電圧は記憶装置１２に記憶されている初期値に指定される。図２の<１>で同時に高速ＡＧＣモードに移行し、ＩＦＧＣＡ制御電圧をベースバンド回路１１に与えられるデジタル信号レベルが一定範囲内となるよう追い込む。
【００５５】
また、この制御電圧値は、初期値と計測後の学習値とに区分され、記憶装置１２に別々に記憶される。学習値は１０回までの値の平均を学習値平均１とし、それを更に１０回平均した１００回の学習値の平均を学習値平均２とし、記憶装置１２に更に別に記憶される。
【００５６】
ＩＦＧＣＡ制御電圧値の初期値は、この学習平均２が記憶されたならば、以後の電源投入では初期値として学習平均２を使用する。学習平均２は、装置の予期せぬ故障などにより、元のＩＦＧＣＡ制御電圧値の初期値に戻す必要がある。この場合には、記憶装置１２に予め指定の情報で初期リセット情報を記憶しておく。この記憶装置１２内の初期リセット情報を強制的に１にすることにより、学習平均２は消去（クリア）される。
【００５７】
初期リセット情報は、当初、例えば工場出荷時には１が書かれているが、あるいは記憶装置１２の最初の状態は１であるが、電源投入の初期状態の設定動作で、制御部２０によって１から０に書き換えられる。
【００５８】
図２の<２>における、高速ＡＧＣモードでのＩＦＧＣＡ制御電圧収束値を初期値として、図２の<３>の低速ＡＧＣモードに移行する。この時の受信レベル判定結果が図６（Ｃ）のＣ領域の時には、ＬＮＡ３を低利得モードへ切り替えるための条件に合致するため、ＬＮＡ３は低利得モードに制御される。
【００５９】
ＬＮＡ３を高利得モードから低利得モードに切り替えるのと同時に、ＩＦＧＣＡ制御電圧は、現在の値に対して、記憶装置１２に記憶されているＬＮＡ３の高利得モードと低利得モードとの利得差分をＩＦＧＣＡ制御電圧に変換したΔＨ−Ｌ分だけ、加算されることになる。これにより、ＬＮＡ３のモード切り替えによる利得変動分がＩＦＧＣＡ７の利得制御によって吸収されることになり、高速ＡＧＣモードでのＩＦＧＣＡ制御電圧収束値がＬＮＡＤＯＷＮ１を下回るどのような受信信号レベルにおいても、ＬＮＡ３のモード切替と同時にＩＦＧＣＡ制御電圧を最適値に設定することが実現できる。
【００６０】
次に、第１実施形態における他の動作例について図３を用いて説明する。無線受信装置の初回立上がりの動作は上記した例の動作と同じである。ここでは、電源初期投入時以降の、間欠受信中における無線受信装置の立ち上がりの動作を説明する。
【００６１】
２回目以降の受信開始の前に、制御部２０は前回の高速ＡＧＣ収束時のＩＦＧＣＡ制御電圧を記憶装置１２に記憶しておく。２回目以降の受信立ち上がり時毎に、ＩＦＧＣＡ制御電圧は記憶装置１２に記憶しておいた前回の高速ＡＧＣ収束時の値を初期値とする。これにより、前回に対して受信信号レベルが変動していない時には、図３の<５>のように無線受信装置が立ち上がると同時に、ＩＦＧＣＡ制御電圧を最適値に設定することができる。
【００６２】
本実施形態によれば、ＬＮＡ３を高利得モードから低利得モードに切り替える際、記憶装置１２に記憶されているＬＮＡ３の高利得モードと低利得モードとの利得差分をＩＦＧＣＡ制御電圧に加算してＩＦＧＣＡ７の利得を制御することにより、ＩＦＧＣＡ制御電圧の追い込みを短時間に行うことができ、低利得モードのＩＦＧＣＡ７の利得を直ちに適正な利得とすることができる。
【００６３】
また、２回目以降の受信立ち上がり時毎に、ＩＦＧＣＡ制御電圧を記憶装置１２に記憶しておいた前回の高速ＡＧＣ収束時の値とすることにより、前回と受信信号レベルの変動が無い時には、無線受信装置が立ち上がる時のＩＦＧＣＡ制御電圧の収束を短時間に行うことができ、間欠受信による消費電流の低減を効果のあるものとすることができる。
【００６４】
図４は、本発明の第２実施形態に係る無線受信装置の利得制御動作例を説明する特性図である。但し、本実施形態の構成は上記した第１実施形態と同様であるため、以下同様の構成を持つ各部については、その構成動作の説明を省略し、以下ではその動作の特徴部分を説明する。
【００６５】
本実施形態においても、無線受信装置の初回の立ち上がり時の動作は、上記した第１実施形態と同様である。ここでは、電源初期投入時以降の、間欠受信中における無線受信装置の立ち上がりの動作を説明する。
【００６６】
２回目以降の受信開始の前に、制御部２０は前回の無線受信装置の立下り時のＩＦＧＣＡ制御電圧及びＬＮＡ３のモード状態（高利得モードまたは低利得モード）を記憶装置１２に記憶しておく。２回目以降の受信開始の時に、ＩＦＧＣＡ制御電圧は、記憶装置１２に記憶しておいた前回の無線受信装置の立下り時におけるＩＦＧＣＡ収束時の値を初期値とする。また前回の無線受信装置の立下り時におけるＬＮＡ３のモードの状態を初期値とする。このＬＮＡ３のモードの状態を考慮する点が第１実施形態と異なるところである。
【００６７】
これにより、前回と受信信号レベルの変動が無い時には、図４の<５>のように無線受信装置が立ち上がると同時に、ＩＦＧＣＡ制御電圧及びＬＮＡ３のモードが最適値に設定される。
【００６８】
また、このＡＧＣ制御電圧値は初期値と計測後の学習値に区分して記憶装置１２に別々に記憶される。学習値は１０回までの値の平均を学習値平均１とし、それを更に１０回平均した１００回の学習値の平均を学習値平均２として記憶装置１２に更に別に記憶する。ＡＧＣ制御電圧値の初期値は、この学習平均２が記憶されたならば、以後の電源投入ではこの値を初期値として、学習平均２を使用する。
【００６９】
学習平均２は、装置の予期せぬ故障などにより、元のＡＧＣ制御電圧値の初期値に戻す必要がある。この場合には、記憶装置１２に予め指定の情報で初期リセット情報を記憶しておく。記憶装置１２の初期リセット情報を強制的に１にすることにより、学習平均２は消去（クリア）される。初期リセット情報は、当初、例えば工場出荷時には１が書かれているか或いは、記憶装置１２の最初の状態は１であるため、電源投入の初期状態の設定動作にて、制御部２０によって１から０に書き換えられる。
【００７０】
本実施形態によれば、２回目以降の受信立ち上がり時毎に、ＩＦＧＣＡ制御電圧を記憶装置１２に記憶しておいた前回の高速ＡＧＣ収束時の値とすると共に、記憶装置１２に記憶しておいた前回の無線受信装置の立ちさがり時のＬＮＡ３のモードを初期値とすることにより、ＬＮＡ３の設定モードを最適値とすることができ、且つ、無線受信装置が立ち上がる時のＩＦＧＣＡ制御電圧の収束を短時間に行うことができる。
【００７１】
尚、本発明は上記実施形態に限定されることなく、その要旨を逸脱しない範囲において、具体的な構成、機能、作用、効果において、他の種々の形態によっても実施することができる。
【００７２】
上述したように、本実施形態では、ＬＮＡ３（第１の増幅回路）の高利得モード時と低利得モード時の利得差分をＩＦＧＣＡ７（第２の増幅回路）の利得制御電圧に変換した電圧を、ＬＮＡ３が高利得モードから低利得モード変化した際にＩＦＧＣＡ７の利得制御電圧に加算することにより、低速ＡＧＣモード（低速利得制御モード）でのＩＦＧＣＡ制御電圧（第２の増幅回路の利得制御電圧）の追い込みを短時間に行うことができる。
【００７３】
また、ＬＮＡ３が高利得モードから低利得モード変化した際にＩＦＧＣＡ７の利得制御電圧に統計処理結果を用いることにより、低速ＡＧＣモードでのＩＦＧＣＡ制御電圧の追い込みを更に短時間に行うことができる。
【００７４】
また、２回目以降の受信立上がり毎に記憶しておいた前回の利得制御電圧の収束値を前記高速利得制御モード時の利得制御電圧の初期値として設定することにより、間欠受信の立ち上がり時のＩＦＧＣＡ制御電圧の収束を短時間に行うことができる。
【００７５】
また、２回目以降の受信立上がり毎に記憶しておいた前回の利得制御電圧の収束値を前記高速利得制御モード時の利得制御電圧の初期値として設定すると共に、記憶しておいた前回の利得モードをＬＮＡ３の初期値として設定することにより、間欠受信の立ち上がり時のＩＦＧＣＡ制御電圧の収束を更に短時間に行うことができる。
【００７６】
また、ＬＮＡ３の高利得モードと低利得モードの利得差分をＩＦＧＣＡ７の利得制御電圧に変換した電圧を、ＬＮＡ３が高利得モードから低利得モード変化した際にＩＦＧＣＡ７の利得制御電圧に加算すると共に、２回目以降の受信立上がり毎に記憶しておいた前回の利得制御電圧の収束値を前記高速利得制御モード時の利得制御電圧の初期値として設定することにより、低速ＡＧＣモードでのＩＦＧＣＡ制御電圧の追い込みを短時間に行うことができると共に、間欠受信の立ち上がり時のＩＦＧＣＡ制御電圧の収束を短時間に行うことができる。
【００７７】
また、ＬＮＡ３の利得モードを切り替えた時に生じる利得差をＩＦＧＣＡ７により相殺するような当該ＩＦＧＣＡ７の利得制御電圧（相殺誤差）を予め設定しておくことにより。低速ＡＧＣモードでのＩＦＧＣＡ制御電圧の追い込みを短時間に行うことができる。
【００７８】
また、上記の相殺誤差を、所定時間毎の加算平均などによる統計処理を行って用いることにより、低速ＡＧＣモードでのＩＦＧＣＡ制御電圧の追い込みを更に短時間に行うことができる。
【００７９】
【発明の効果】
以上説明したように本発明によれば、無線受信装置において、低速ＡＧＣモードでのＩＦＧＣＡ制御電圧の追い込みを短時間に行うことができると共に、間欠受信の立ち上がり時のＩＦＧＣＡ制御電圧の収束を短時間に行うことが可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る無線受信装置の構成例を示したブロック図
【図２】図１に示した無線受信装置の利得制御動作の例を説明する特性図
【図３】図１に示した無線受信装置の利得制御動作の他の例を説明する特性図
【図４】本発明の第２実施形態に係る無線受信装置の利得制御動作の例を説明する特性図
【図５】従来の無線受信装置の構成例を示したブロック図
【図６】図５に示した無線受信装置におけるＬＮＡ及びＩＦＧＣＡの制御動作を説明する特性図
【図７】図５に示した無線受信装置におけるＬＮＡのモード及び高速ＡＧＣ制御部と低速ＡＧＣ制御部を切り替える手順を示したフローチャート
【図８】図５に示した無線受信装置におけるＩＦＧＣＡの制御電圧の経時変化例を示した特性図
【図９】図５に示した無線受信装置におけるＩＦＧＣＡの制御電圧の経時変化例を示した特性図
【符号の説明】
１  アンテナ
２  デュープレクサ
３  （利得切替機能付き）ＬＮＡ
４  受信段間バンドパスフィルタ
５  ミキサ
６  ＩＦバンドパスフィルタ
７  ＩＦＧＣＡ
８  直交変調器
９、１０  アナログデジタルコンバータ
１１  ベースバンド回路
１２  記憶装置
２０  制御部
１４  高速ＡＧＣ制御部
１５  低速ＡＧＣ制御部
１６  ＬＮＡ制御部
１７  ＡＧＣモード切替スイッチ
１８  デジタルアナログコンバータ
１９  レギュレータ
３１  タイマー回路
【図１】
2004208175.tif 000003
【図２】
2004208175.tif 000004
【図３】
2004208175.tif 000005
【図４】
2004208175.tif 000006
【図５】
2004208175.tif 000007
【図６】
2004208175.tif 000008
【図７】
2004208175.tif 000009
【図８】
2004208175.tif 000010
【図９】
2004208175.tif 000011