(57)【要約】【課題】プラズマ・ディスプレイ・パネル（ＰＤＰ）表示装置等のデジタル的に限られた中間調表示を行う画像表示装置に関して、平均映像信号レベル（ＡＰＬ）の変化によって、ディザ処理や誤差拡散処理特有の周期的パターンノイズの発生による画質妨害を減少させるようにする。【解決手段】ＡＰＬ検出部１５と輝度制御部１６の算出結果の値に応じて、誤差拡散処理回路３００、３００′では、誤差拡散係数の値や拡散画素範囲等を切り替え、また、ディザ処理回路では、ディザ係数パターンやマトリクス数を変化させるなど、夫々の処理をＡＰＬの変化に関連付けて適応的に可変する。【選択図】      図１
2004258069.tif 000002
【特許請求の範囲】
【請求項１】
第１のビット数を有するディジタル映像信号を、これよりも小さい第２のビット数に削減するに際し、前記映像信号の注目画素における前記第１のビット数と前記第２のビット数との差である前記第１のビット数の下位ビットに、所定の誤差拡散係数を乗じた誤差データを前記注目画素の周辺の複数画素に拡散する処理を施してから前記第２のビット数に削減する誤差拡散処理回路と、
前記映像信号の平均映像信号レベル（ＡＰＬ）を算出するＡＰＬ検出部を有して、前記ＡＰＬ検出部からの算出結果の供給により、当該画像表示装置の明るさを順次決定する輝度制御部とを備え、
前記輝度制御部における輝度制御の変化に応じて、前記注目画素における前記第１のビット数の下位ビットに対する前記誤差拡散係数を異ならせるようにしたことを特徴とする画像表示装置。
【請求項２】
第１のビット数を有するディジタル映像信号を、これよりも小さい第２のビット数に削減するに際し、前記映像信号の注目画素における前記第１のビット数と前記第２のビット数との差である前記第１のビット数の下位ビットに、所定の誤差拡散係数を乗じた誤差データを前記注目画素の周辺の複数画素に拡散する処理を施してから前記第２のビット数に削減する誤差拡散処理回路と、
前記映像信号の平均映像信号レベル（ＡＰＬ）を算出するＡＰＬ検出部を有して、前記ＡＰＬ検出部からの算出結果の供給により、当該画像表示装置の明るさを順次決定する輝度制御部とを備え、
前記輝度制御部における輝度制御の変化に応じて、前記注目画素における前記第１のビット数の下位ビットに対する前記誤差拡散処理の拡散画素範囲を異ならせるようにしたことを特徴とする画像表示装置。
【請求項３】
入力ディジタル映像信号に、複数のディザ係数をマトリクス状に配置したディザ係数パターンを加算し、前記映像信号の階調を補正するディザ処理回路と、
前記映像信号の平均映像信号レベル（ＡＰＬ）を算出するＡＰＬ検出部を有して、前記ＡＰＬ検出部からの算出結果の供給により、当該画像表示装置の明るさを順次決定する輝度制御部とを備え、
前記輝度制御部における輝度制御の変化に応じて、前記ディザ係数パターンを異ならせるようにしたことを特徴とする画像表示装置。
【請求項４】
ディジタル映像信号が供給され、当該画像表示装置の表示画素を構成するドットをマトリクス状に配置した部分的な区画に対して、その区画内のドットデータに所定のディザ係数を加算し、前記映像信号の階調を補正するディザ処理回路と、
前記映像信号の平均映像信号レベル（ＡＰＬ）を算出するＡＰＬ検出部を有して、前記ＡＰＬ検出部からの算出結果の供給により、当該画像表示装置の明るさを順次決定する輝度制御部とを備え、
前記輝度制御部における輝度制御の変化に応じて、前記区画範囲を異ならせると共に、前記ディザ係数パターンを異ならせるようにしたことを特徴とする画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フィールド内時分割駆動表示方法によりデジタル的に限られた中間調表示を行う、プラズマ・ディスプレイ・パネル（以下ＰＤＰと記す）表示装置、フィールド・エミッション・ディスプレイ（以下ＦＥＤと記す）表示装置、デジタル・マイクロミラー・デバイス（以下ＤＭＤと記す）、エレクトロ・ルミネッセンス・ディスプレイ（以下ＥＬと記す）等の表示デバイスにおける画像表示装置に関する。
【０００２】
【従来の技術】
映像信号を表示する画像表示装置の中で、例えば１フィールドを複数のサブフィールドに分割して階調表示するＰＤＰ表示装置や、ＤＭＤを用いたディジタル・ライト・プロセシング（ＤＬＰ）表示装置、パルス幅変調によって階調表示するＦＥＤ表示装置、サブフィールドに分割して駆動したりパルス幅変調によって階調表示するＥＬ表示装置等のマトリクス型表示装置においては、駆動方法によってはデジタル的に制限された階調数でしか表示することができない特質を有している。
また、受像側の表示部を陰極線管（以下ＣＲＴと記す）と想定しているテレビジョン放送等では、受像側のＣＲＴが有する逆ガンマ特性と組合わせてリニアな階調特性となるように、予め送信側でガンマ特性を施している。しかし、上記の表示装置はＣＲＴとは異なり、表示装置自体はリニアな階調特性であるから、ＣＲＴと同様な階調特性で画像表示するには、入力映像信号に逆ガンマ補正処理を施し、リニアな階調特性に戻してから画像表示することが必要になる。
このため、従来から、上記の表示装置ではデジタル的に制限された階調数で映像を表示する際、入力映像信号に逆ガンマ補正処理を施したときに損なわれる階調の直線性を回復させるために、表示する映像信号に補正を加えることが行われており、その一例としてディザ法による多階調化処理手段がある。
【０００３】
ディザ法による多階調化処理は、隣接する複数個の画素（ドット）を１組としてディザマトリクスを構成し、損なわれる階調分の中間階調をこのディザマトリクス内の個々のディザ係数で表現するのが一般的な処理方法である。
例えば、映像表示装置が６ビットの階調能力しかなく、８ビットのドットデータの上位６ビットにより階調表示する場合は、隣接する２×２ドットのディザマトリクスを構成し、そのディザマトリクス内で不足した２ビット分のノイズパターンを重畳することによって視覚的な積分効果を利用し、８ビット相当の階調表示を行い表示を滑らかにしている。
このようなディザ法による多階調化処理手段の改良型の従来例として、本出願人による特許文献１に開示の発明がある。この発明は、逆ガンマ補正回路の前段にディザ法を用いて多階調化処理を行う映像信号処理回路を設け、この映像信号処理回路では映像信号の階調を複数の領域に分け、この複数の領域毎に適切なディザ係数パターンを加算することで、より滑らかに階調を表示する手段を用いるものである。
【０００４】
一方、前記の表示装置においては、入力映像信号のビット数（階調数）が表示装置で表現出来るビット数（階調数）よりも大きい場合が多く、また前記の入力映像信号に逆ガンマ補正処理を施してリニアな階調に戻す際には、極力階調が損なわれないようにするため、表示装置で表現出来るビット数よりも一旦ビット数を上げる場合がある。
このように、入力された映像信号のビット数もしくは逆ガンマ補正回路より出力された映像信号のビット数（第１ビット数）が、表示装置によって表現するビット数（第２ビット数）よりも大きい場合には、ビット数を削減する必要が生じることとなる。そして、ビット数を削減すれば階調が損なわれるので、ここでも多階調化処理が必要になる。従来、その手段の一例として誤差拡散法が用いられている。
【０００５】
その誤差拡散法による多階調化処理は、上記のデジタル的に制限された第２ビット数を超える第１ビット数に相当する映像表示を得るために次のように行う。
図１０において、Ｐは映像信号中の注目画素を構成するＲ、Ｇ、Ｂ信号３ドットの内の１つであり、第２ビット数では十分に表現できない階調数を有するドットである。Ａは右隣のドット、Ｂは左下のドット、Ｃは真下のドット、Ｄは右下のドットである。誤差拡散法は同図に示すように、注目ドットＰにおいて表現することができない第１ビット数と第２ビット数の差を、複数の周辺ドットＡ〜Ｄに一定の誤差拡散係数（重み）を付けて拡散することによって、見かけ上第１ビット数に相当する映像信号となるようにするものである。
これに具体的な数値を入れて説明すると、例えば、表示装置が８ビットの階調能力しかなく、１２ビットのドットデータの上位８ビットにより階調表示する場合は、残りの下位４ビット分のドットデータに一定の重みを付けて、周辺ドットＡ〜Ｄに拡散することによって、視覚的な積分効果を利用して１２ビット相当の階調表示を行う。図１０において、周辺ドットＡ〜Ｄに添えた７／１６、３／１６、５／１６、１／１６は重み付けの程度を表す誤差拡散係数の一例である。
なお、Ｒ、Ｇ、Ｂの３原色信号に対して共通の誤差拡散係数を用いる。
このような誤差拡散法による多階調化処理の改良型の従来例として、本出願人による特許文献２に開示の発明がある。この発明は、逆ガンマ補正回路の後段にＲ、Ｇ、Ｂ信号毎に誤差拡散法を用いて多階調化処理を行う誤差拡散処理回路を設け、Ｒ、Ｇ、Ｂ信号の少なくとも１つの信号に対する誤差拡散係数を他の信号の誤差拡散係数と異ならせることで、より滑らかな表示を得るようにしたものである。
【０００６】
以上はＰＤＰ表示装置等で必要な映像信号の多階調化処理ついて説明したが、次にこれらを搭載しているＰＤＰ表示装置の従来例として、３電極型のＡＣ方式ＰＤＰ表示装置を例に説明する。
ＰＤＰ表示装置は、動作状態を点灯か非点灯の２値表示として使用する。そして、画像表示用としての多階調表示を行うために、フィールド内時分割駆動表示方法による視覚積分効果を利用して中間調表示を実現させている。
図１１は、一般的なＡＣ方式ＰＤＰ表示装置の一例を示すブロック図である。同図において、Ｒ、Ｇ、Ｂ信号よりなる３系統の映像信号は映像信号処理回路１に入力される。映像信号処理回路１は、これらの映像信号にディザ処理回路等の映像信号処理を施し、逆ガンマ補正回路２に入力する。Ｒ、Ｇ、Ｂ信号は一例として８ビット（２５６階調）デジタル信号である。逆ガンマ補正回路２は、入力されたＲ、Ｇ、Ｂ信号に対し夫々同じ特性の逆ガンマ補正処理を施し、一例として１２ビット（４０９６階調）デジタル信号として出力する。８ビット信号を１２ビット信号に増加して出力するのは、前記のように逆ガンマ補正処理によって階調数が損なわれるのを防ぐためである。逆ガンマ補正回路２より出力された  Ｒ、Ｇ、Ｂ信号は、誤差拡散処理回路３とＡＰＬ検出部１５に入力される。
【０００７】
誤差拡散処理回路３は、入力されたＲ、Ｇ、Ｂ信号夫々に対し誤差拡散処理を施して出力する。即ち１２ビットデジタル信号の内の例えば下位４ビットに一定の重みを付けた上で、上位８ビットに拡散して８ビットデジタル信号として出力する。
次のフレームメモリ４には誤差拡散処理された８ビットのＲ、Ｇ、Ｂ信号が入力される。フレームメモリ４は２つのフィールドメモリで構成されており、１フィールド毎に書き込みと読み出しが交互に切り替わる。なお、画像信号の形態が入出力共にＲ、Ｇ、Ｂ信号別の３系統となっている場合には、フレームメモリは３つ必要であり、Ｒ、Ｇ、Ｂ信号が複合されて１系統となっている場合には、フレームメモリ４は１つで構成される。図１１はフレームメモリ４の内部でＲ、Ｇ、Ｂ信号を複合して１系統とし、１つのフレームメモリで構成している例を示している。
メモリ書き込み制御回路５は、フレームメモリ４に書き込み制御信号を入力して画像信号のフレームメモリ４への書き込みを制御する。メモリ読み出し制御回路６は、フレームメモリ４に読み出し制御信号を入力してフレームメモリ４からのサブフィールド信号の読み出しを制御する。
フレームメモリ４より読み出された表示データ信号であるサブフィールド信号はアドレス電極駆動回路８に入力される。
【０００８】
ＡＰＬ検出部１５は、入力されたＲ、Ｇ、Ｂ信号の１フィールド分の平均映像信号レベルを算出する。次の輝度制御部１６は、ＡＰＬ検出部１５の算出結果を入力し、後述する各サブフィールド毎の維持パルス数における定数Ｎを決定し、駆動パルス発生回路７へその結果を出力する。なお、ＡＰＬ検出部１５での算出結果は１フィールド分遅延するが、フレームメモリ４より出力される表示データ信号も１フィールド分遅延しており、第１サブフィールドの維持パルスを発生する前までに定数Ｎを決定し、その結果を出力するようにしている。
駆動パルス発生回路７は、輝度制御部１６の結果を受け、ＰＤＰ１４を駆動するために、アドレス電極１１、Ｘ電極１２、Ｙ電極１３へ供給する各種駆動パルスを発生する。即ち駆動パルス発生回路７は、アドレス電極駆動回路８にアドレス電極駆動パルスを供給し、更にＸ電極駆動回路９にＸ電極駆動パルスを、Ｙ電極駆動回路１０にＹ電極駆動パルスを夫々供給する。
以上の動作により、画面上にＲ、Ｇ、Ｂ信号を表示する。
【０００９】
図１２は、サブフィールド分割による中間調表示をする場合の動作の一例を示す図であリ、縦軸Ｙ１〜Ｙｎは表示ライン数を、横軸は時間軸を表している。
同図では、２５６階調（８ビット）を得るために、１フィールドを輝度の相対比が異なる８個のサブフィールド（ＳＦ１〜ＳＦ８）に分割し、画像ビット情報のＬＳＢ（最下位ビット）からＭＳＢ（最上位ビット）まで順番にサブフィールドを構成している。このように、１フィールドをＭ個のサブフィールドに分割して、画像ビット情報に基づいたビットの重み付けによる視覚的な積分効果を利用して２のＭ乗の階調をＰＤＰ１４に画像表現している。
夫々のサブフィールドは、図１２で示すように、リセット期間、アドレス期間、維持放電期間で構成される。サブフィールド毎に維持放電期間の長さが異なっているのは、ビットの重み付けに相当した維持パルス（サステインパルス）数を印加しているためである。実際に印加される維持パルス数は、ＬＳＢより、１、２、４、…  １２８であり、発光輝度を得るために更にそのＮ倍のパルス数を印加することにより、図１３に示すようにＮの大きさに比例して入力階調に対する出力輝度が得られる。なお、実際に印加される維持パルス数は整数として設定するが、Ｎは必ずしも整数でなくても良い。Ｎに小数が付くように設定し、上記サブフィールド毎の維持パルス比率が概略Ｎ倍として設定しても良い。実際にＰＤＰ１４に画像表示する場合には、表示画像のＡＰＬに応じて自動輝度制御を行っている。
【００１０】
図１４は、ＡＰＬに応じて自動輝度制御を行った場合の出力輝度と消費電力を示す図である。図１４（ｂ）に示すように、予め決められた消費電力以上にならないように設定し、ＡＰＬが大きい場合には図１３に示すＮを小さくすることで出力輝度を抑え、予め決められた消費電力を一定に保つように動作している。このようにＮの大小はＡＰＬに応じて可変している。
以上説明したように、従来のＰＤＰ表示装置等は、前記のようなディザ法や誤差拡散法による多階調化処理を施すことによって、画面上の階調数を増加させるようにしている。
【００１１】
【特許文献１】
特開２０００−１４８０６８号公報
【特許文献２】
特開２００１−７５５２１号公報
【００１２】
【発明が解決しようとする課題】
ところが、上記のごとく、ＰＤＰ１４に画像表示する場合には表示画像のＡＰＬに応じて自動輝度制御を行っているため、特に動画像を表示している場合にはＡＰＬが絶えず変動しながらパネル表示を行っている。このため、特にディザ法や誤差拡散法による多階調化処理で重要な低階調部分の出力輝度が変化するので、ＡＰＬの値によってはディザや誤差拡散特有の周期的なパターンノイズによる画質妨害が強調されるという問題があった。
【００１３】
この点について図１５で説明する。同図は前述した図１３における楕円部分で囲まれた低階調部を拡大し、入力階調と出力輝度の関係を更に詳細に説明するための図である。
図１５（ａ）のように、Ｎが小さい場合（ＡＰＬが大きい場合）には、入力階調に対する出力輝度のステップが隣接階調間において小さいため、各ステップ間のＰＤＰで中間調表示が不可能な領域、即ちディザ処理や誤差拡散処理を行って隣接画素を用いて階調表示されている領域において、ディザや誤差拡散特有の周期的なパターンノイズによる画質妨害は認識されにくいが、一方、図１５（ｂ）のように、Ｎが大きい場合（ＡＰＬが小さい場合）には、入力階調に対する出力輝度のステップが隣接階調間において大きいため、ディザや誤差拡散特有の周期的なパターンノイズによる画質妨害は認識されやすくなってしまう。
このように、ＡＰＬが変動することにより、ディザ処理や誤差拡散処理の性能が左右されてしまい、画質妨害が発生しやすくなるという問題点があった。
【００１４】
本発明はこのような問題点に鑑みなされたものであり、ＡＰＬが絶えず変動しても、ディザ処理や誤差拡散処理を行った際に現れる周期的なパターンノイズによる画質妨害レベルを悪化させることなく、常に一定に保つことが出来る画像表示装置を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】
本発明は、上記課題を解決する手段として以下の（１）〜（４）の手段から成る。すなわち、
（１）第１のビット数を有するディジタル映像信号を、これよりも小さい第２のビット数に削減するに際し、前記映像信号の注目画素における前記第１のビット数と前記第２のビット数との差である前記第１のビット数の下位ビットに、所定の誤差拡散係数を乗じた誤差データを前記注目画素の周辺の複数画素に拡散する処理を施してから前記第２のビット数に削減する誤差拡散処理回路と、
前記映像信号の平均映像信号レベル（ＡＰＬ）を算出するＡＰＬ検出部を有して、前記ＡＰＬ検出部からの算出結果の供給により、当該画像表示装置の明るさを順次決定する輝度制御部とを備え、
前記輝度制御部における輝度制御の変化に応じて、前記注目画素における前記第１のビット数の下位ビットに対する前記誤差拡散係数を異ならせるようにしたことを特徴とする画像表示装置。
（２）第１のビット数を有するディジタル映像信号を、これよりも小さい第２のビット数に削減するに際し、前記映像信号の注目画素における前記第１のビット数と前記第２のビット数との差である前記第１のビット数の下位ビットに、所定の誤差拡散係数を乗じた誤差データを前記注目画素の周辺の複数画素に拡散する処理を施してから前記第２のビット数に削減する誤差拡散処理回路と、
前記映像信号の平均映像信号レベル（ＡＰＬ）を算出するＡＰＬ検出部を有して、前記ＡＰＬ検出部からの算出結果の供給により、当該画像表示装置の明るさを順次決定する輝度制御部とを備え、
前記輝度制御部における輝度制御の変化に応じて、前記注目画素における前記第１のビット数の下位ビットに対する前記誤差拡散処理の拡散画素範囲を異ならせるようにしたことを特徴とする画像表示装置。
（３）入力ディジタル映像信号に、複数のディザ係数をマトリクス状に配置したディザ係数パターンを加算し、前記映像信号の階調を補正するディザ処理回路と、
前記映像信号の平均映像信号レベル（ＡＰＬ）を算出するＡＰＬ検出部を有して、前記ＡＰＬ検出部からの算出結果の供給により、当該画像表示装置の明るさを順次決定する輝度制御部とを備え、
前記輝度制御部における輝度制御の変化に応じて、前記ディザ係数パターンを異ならせるようにしたことを特徴とする画像表示装置。
（４）ディジタル映像信号が供給され、当該画像表示装置の表示画素を構成するドットをマトリクス状に配置した部分的な区画に対して、その区画内のドットデータに所定のディザ係数を加算し、前記映像信号の階調を補正するディザ処理回路と、
前記映像信号の平均映像信号レベル（ＡＰＬ）を算出するＡＰＬ検出部を有して、前記ＡＰＬ検出部からの算出結果の供給により、当該画像表示装置の明るさを順次決定する輝度制御部とを備え、
前記輝度制御部における輝度制御の変化に応じて、前記区画範囲を異ならせると共に、前記ディザ係数パターンを異ならせるようにしたことを特徴とする画像表示装置。
【００１６】
【発明の実施の形態】
以下、本発明の画像表示装置の実施形態につき、好ましい実施例により図面を参照して説明する。なお、従来例における構成と同一の構成については、同一の参照符号を付してある。
図１は、その画像表示装置を用いた表示装置の第１の実施例を示すブロック図。図２は、図１中の誤差拡散処理回路３００の具体的構成例を示すブロック図。図３は、第１の実施例における画像表示装置の動作の一例を説明するための図。図４は、第１の実施例における画像表示装置の誤差拡散法による多階調化処理を説明するための図。図５は、図４（Ｃ）の誤差拡散処理回路３００の具体的構成例を示すブロック図。図６と図７は、本発明の画像表示装置を用いた表示装置の第２および第３の実施例を示すブロック図。図８は、第３の実施例における映像信号処理回路１のディザ処理回路を示すブロック図。図９は、第３の実施例による画像表示装置のディザ法による多階調化処理を説明するための図である。
【００１７】
図１において、Ｒ、Ｇ、Ｂ信号よりなる３系統の映像信号は、映像信号処理回路１に入力される。映像信号処理回路１は、これらの映像信号にディザ処理回路等の映像信号処理を施し、逆ガンマ補正回路２に入力する。Ｒ、Ｇ、Ｂ信号は一例として８ビット（２５６階調）デジタル信号である。逆ガンマ補正回路２は、入力されたＲ、Ｇ、Ｂ信号に対し夫々同じ特性の逆ガンマ補正処理を施し、一例として１２ビット（４０９６階調）デジタル信号として出力する。８ビット信号を１２ビット信号に増加して出力するのは、前記のように逆ガンマ補正処理によって階調数が損なわれるのを防ぐためである。逆ガンマ補正回路２より出力されたＲ、Ｇ、Ｂ信号は、誤差拡散処理回路３００とＡＰＬ検出部１５に入力される。
【００１８】
誤差拡散処理回路３００は、入力されたＲ、Ｇ、Ｂ信号夫々に対し誤差拡散処理を施して出力する。即ち１２ビットデジタル信号の内の例えば下位４ビットに一定の重みを付けた上で、上位８ビットに拡散して８ビットデジタル信号として出力する。この誤差拡散処理回路３００の具体的構成や動作の詳細については後述する。
次のフレームメモリ４には、誤差拡散処理された８ビットデジタルＲ、Ｇ、Ｂ信号が入力される。フレームメモリ４は２つのフィールドメモリで構成されており、１フィールド毎に書き込みと読み出しが交互に切り替わる。なお、画像信号の形態が入出力共にＲ、Ｇ、Ｂ信号別の３系統となっている場合には、フレームメモリは３つ必要であり、Ｒ、Ｇ、Ｂ信号が複合されて１系統となっている場合には、フレームメモリ４は１つで構成される。図１はフレームメモリ４の内部でＲ、Ｇ、Ｂ信号を複合して１系統とし、１つのフレームメモリで構成している。
メモリ書き込み制御回路５は、フレームメモリ４に書き込み制御信号を入力して画像信号のフレームメモリ４への書き込みを制御する。メモリ読み出し制御回路６は、フレームメモリ４に読み出し制御信号を入力してフレームメモリ４からのサブフィールド信号の読み出しを制御する。
フレームメモリ４より読み出された表示データ信号であるサブフィールド信号はアドレス電極駆動回路８に入力される。
【００１９】
ＡＰＬ検出部１５は、入力されたＲ、Ｇ、Ｂ信号の１フィールド分の平均映像信号レベルを算出する。次の輝度制御部１６は、ＡＰＬ検出部１５の算出結果を入力し、各サブフィールド毎の維持パルス数における定数Ｎを決定し、駆動パルス発生回路７へその結果を出力すると共に、誤差拡散処理回路３００へも出力する。本実施例では定数Ｎの範囲を１〜３の３段階として、駆動パルス発生回路７を制御すると共に後述する誤差拡散処理回路３００の動作を制御する。
なお、ＡＰＬ検出部１５での算出結果は１フィールド分遅延するが、フレームメモリ４より出力される表示データ信号も１フィールド分遅延しており、第１サブフィールドの維持パルスを発生する前までに定数Ｎを決定し、その結果を出力するようにしている。
駆動パルス発生回路７は、輝度制御部１６の結果を受け、ＰＤＰ１４を駆動するために、アドレス電極１１、Ｘ電極１２、Ｙ電極１３へ供給する各種駆動パルスを発生する。即ち駆動パルス発生回路７は、アドレス電極駆動回路８にアドレス電極駆動パルスを供給し、更にＸ電極駆動回路９にＸ電極駆動パルスを、Ｙ電極駆動回路１０にＹ電極駆動パルスを夫々供給する。こうして各種駆動パルスで制御されたＰＤＰ１４は、画面上にＲ、Ｇ、Ｂ信号を画像表示する。
なお、ここでは定数Ｎを整数としているが、駆動パルス発生回路７へ供給する定数Ｎは小数がついても良い。この場合、誤差拡散処理回路３００へ供給する定数Ｎは四捨五入し整数にする。
【００２０】
次に図２を用いて誤差拡散処理回路３００の具体的構成について説明する。まず輝度制御部１６で決定される定数Ｎを考慮しない一般的な構成とその動作について説明する。なお、この定数Ｎを考慮しない動作状態は、図１１（従来例）の誤差拡散処理回路３と同等の動作状態である。
また、Ｒ用誤差拡散処理回路３Ｒ、Ｇ用誤差拡散処理回路３Ｇ、Ｂ用誤差拡散処理回路３Ｂは全て同一の構成である。よってＧ用誤差拡散処理回路３ＧとＢ用誤差拡散処理回路３Ｂの構成はＲ用誤差拡散処理回路３Ｒと共通であるため、図示を簡略化すると共にその動作説明を省略する。
【００２１】
図２において、逆ガンマ補正回路２より入力された１２ビットのＲ信号は、後述する加算器３１、３２を経て出力され、加算器３２より出力された１２ビットのデータの内、下位４ビットがＲ用誤差検出回路３３Ｒに入力される。この下位４ビットは、１２ビット（４０９６階調）デジタル信号を８ビット（２５６階調）デジタル信号に削減することにより失われる階調の差分に相当するものである。Ｒ用誤差検出回路３３Ｒは、入力された下位４ビットのデータに対し、図３に示す周辺ドットＡ′〜Ｄ′に応じた誤差拡散係数を乗じて誤差データを発生するものである。
Ｒ用誤差検出回路３３Ｒに示す端子ａ〜ｄからは、夫々下位４ビットのデータに周辺ドットＡ′〜Ｄ′に応じた誤差拡散係数を乗じた誤差データが出力されることになる。図３で説明すると、端子ａ〜ｄからは、夫々下位４ビットのデータに７／１６、３／１６、５／１６、１／１６を乗じた誤差データが出力される。周辺ドットＡ′〜Ｄ′と周辺ドットＡ〜Ｄとの関係については後述する。
端子ａより出力された誤差データは加算器３２に入力され、端子ｂより出力された誤差データは加算器３５に入力され、端子ｃ、ｄより出力された誤差データは加算器３４に入力される。加算器３４は、入力された端子ｃ、ｄからの誤差データを加算して加算器３５に入力する。加算器３５は、端子ｂより出力された誤差データと加算器３４の出力とを加算してラインメモリ３６に入力する。ラインメモリ３６は、加算器３５の出力を１ライン分より若干短い時間だけ遅延して加算器３１に供給する。
加算器３１は、入力されたＲ信号とラインメモリ３６の出力とを加算して加算器３２に入力する。入力されたＲ信号を図３に示す注目ドットＰ′とすると、加算器３１は、注目ドットＰ′に対し、略１ライン分過去に生じた誤差データであるラインメモリ３６の出力、即ちＢ′×３／１６＋Ｃ′×５／１６＋Ｄ′×１／１６を加算する動作を行うことになる。
加算器３２は、加算器３１の出力とＲ用誤差検出回路３３Ｒの端子ａより出力された誤差データとを加算する。即ち加算器３２は、注目ドットＰ′に対して略１ライン分過去に生じた誤差データを加算した加算器３１の出力に対し、更に１ドット過去に生じた誤差データであるＡ′×７／１６を加算する動作を行うことになる。以上により、図３に示す注目ドットＰ′に対し、周辺ドットＡ′〜Ｄ′に夫々の誤差拡散係数を乗じた誤差データを加算する。加算器３２より出力された１２ビットのデータの内、更に下位４ビットがＲ用誤差検出回路３３Ｒに入力され、以上の動作が繰り返される。
加算器３２より出力された１２ビットデータの内の上位８ビットは、リミッタ３７に入力される。リミッタ３７は、注目ドットＰ′に対する誤差データの加算処理によって得たデータの値が８ビットを超えた分を制限して出力する。
以上のように、注目ドットＰ′に対する誤差データの加算処理をドット毎に順次行うことは、結果として、図３に示すように、注目ドットＰにおける下位４ビット分のデータに７／１６、３／１６、５／１６、１／１６なる誤差拡散係数を乗じて周辺ドットＡ〜Ｄに拡散することを意味する。
このようにして、誤差拡散処理回路３Ｒ、３Ｇ、３Ｂは、Ｒ、Ｇ、Ｂ信号の３つのドットで構成する注目画素において、Ｒ、Ｇ、Ｂ信号に誤差拡散処理を施すことにより１２ビットデータを８ビットデータとして出力する。
【００２２】
次に輝度制御部１６で決定される定数Ｎに基づいて誤差拡散処理回路３００が動作する本発明の実施例について図２と図４とを用いて説明する。
前記の定数Ｎを考慮しない一般的な構成との大きな違いは、図２におけるＲ用誤差検出回路３３Ｒに対して、図１に示す輝度制御部１６からの輝度制御結果を入力して誤差データの出力に反映させるところである。
図４に示す（Ａ）〜（Ｃ）は、図１２に示す各サブフィールドの維持パルス数の定数Ｎを１〜３まで変化させて、ＰＤＰ１４への輝度表示を行う場合のＲ用誤差検出回路３３Ｒで発生させる誤差拡散係数と拡散画素範囲を示す図である。
前記のごとく、ＰＤＰでは表示画像のＡＰＬに応じて自動輝度制御を行っており、特に動画像を表示している場合には、ＡＰＬが絶えず変動しながらパネル表示を行っている。そのため、図１２における定数Ｎを可変することで、図１３に示すように出力輝度を変化させている。このため、定数Ｎが大きい場合には、隣接階調間における輝度ステップが大きくなり、特に低階調部において誤差拡散特有の周期的なパターンノイズによる画質妨害が認識されやすい。なお、上記の低階調部とは、図１２に示すＳＦ１やＳＦ２などのように、維持パルス数がもともと少ないサブフィールドのみを使い、誤差拡散処理により隣接画素も用いて階調表示を行う領域のことである。
本実施例では、上記の問題を解決するために、定数Ｎが大きくなるほどＲ用誤差検出回路３３Ｒで発生させる誤差拡散係数に小さい値のものを使ったり、拡散画素範囲を広げたりして、同一ドットでの繰り上がりが起きないように分散させることで、低階調部における誤差拡散特有の周期的なパターンノイズを一定のレベルに保つようにしている。
具体的には、図４（Ａ）のように、定数Ｎが１の場合には、注目ドットＰにおける下位４ビット分のデータに４／８、１／８、２／８、１／８なる誤差拡散係数を乗じて周辺ドットＡ〜Ｄに拡散する。また、図４（Ｂ）のように、定数Ｎが２の場合には、注目ドットＰにおける下位４ビット分のデータに７／１６、３／１６、５／１６、１／１６なる誤差拡散係数を乗じて周辺ドットＡ〜Ｄに拡散する。更に図４（Ｃ）のように、定数Ｎが３の場合には、注目ドットＰにおける下位４ビット分のデータに８／３２、４／３２、８／３２、４／３２、４／３２、２／３２、２／３２なる誤差拡散係数を乗じて周辺ドットＡ〜Ｇに拡散する。
このように本実施例に係る誤差拡散処理では、定数Ｎの値により異なる誤差拡散係数を用いた可変処理を行うことに特徴がある。また、上記の中で特に定数Ｎが３の場合には、誤差拡散係数を小さくするだけでなく、拡散画素範囲を広げている。この場合の誤差拡散処理回路３００の具体的構成例は、図５に示す誤差拡散処理回路３００′ように、加算器３８と加算器３９を追加する構成となる。この場合、誤差拡散処理回路３００と誤差拡散処理回路３００′の両方の回路を用意し、定数Ｎに応じて切り換えて出力するか、拡散画素範囲の最も大きい誤差拡散処理回路３００′のみを用意し、「０／３２」という誤差拡散係数を使うことを含めて、定数Ｎに応じて各誤差拡散係数値を変更することで実質的に拡散画素範囲を増減して出力する手段をとっても良い。
【００２３】
上記の構成とすることにより、定数Ｎが大きくなった場合は、誤差拡散係数を小さくしたり誤差拡散範囲を広げて誤差拡散処理を行うので、ＡＰＬに応じて自動輝度制御を行っても誤差拡散処理により現れる周期的なパターンノイズ等の画質妨害を悪化させることが無く、良好な画像表示が可能となる。
なお、図１の回路構成の場合、ＡＰＬ検出部１５での算出結果は１フィールド分遅延した結果に基づいて輝度制御部１６の輝度制御結果を誤差拡散処理回路３００に入力しているので、定数Ｎが１フィールド遅延するため、誤差拡散処理回路３００のおける誤差拡散係数の発生も厳密には１フィールド遅延してしまう。
図６は第２の実施例を示す図で、前記の点を解決するため、逆ガンマ補正処理回路２と誤差拡散処理回路３００との間にフィールドメモリ１７を追加すると共に、輝度制御部１６の後段に１Ｖ遅延手段１８を追加する構成としたものである。
また、上記の誤差拡散処理による第１および第２の実施例では、定数Ｎが大きくなった場合に、誤差拡散係数の拡散画素範囲を増やして誤差拡散処理するように構成したが、これに限定されることはなく、他の方法としては、誤差拡散係数の拡散画素範囲は増やさずに、誤差拡散係数値のみを変更することで、定数Ｎが小さい場合に比較して誤差拡散処理がより細かく、同一ドットでの繰り上がりが防げるように処理されていれば同様の効果が得られる。
【００２４】
次に本発明の第３の実施例として、図７に示すように、輝度制御部１６から出力される定数Ｎを映像信号処理回路１に入力し、映像信号処理回路１中のディザ処理回路に対してディザ処理内容を切り換える構成を説明する。
図８はその映像信号処理回路１中のディザ処理回路の構成例である。この図において、ディザパターン発生器１０１は、一例として、ｎ×ｎドットのマトリクスからなるディザマトリクスパターン（以下ディザパターンと記す）を複数（ここではｍ種類）発生する。なお、本実施例では後述のように、ｎは２、３、４をとり、夫々２種類のディザパターンを用意するようにしているのでｍは６となる。
セレクタ１０２は、ディザパターン発生器１０１から出力されるｍ種類のディザパターンの１つを一例としてフィールド毎に切替選択し、階調別ディザ係数発生回路１０５に入力する。階調別ディザ係数発生回路１０５と加算器１０３には、デジタル映像信号が入力される。階調別ディザ係数発生回路１０５は、入力された映像信号の階調を検出し、予め設定した階調以下の映像信号について更に複数の階調群に分け、その階調群毎で共通にディザパターン内の個々のディザ係数を設定する。このとき、予め設定した階調以上では、ディザパターン内の個々のディザ係数を全て０として設定する。
そして、階調別ディザ係数発生回路１０５は、セレクタ１２によって選択されたディザパターンと、入力された映像信号の階調群とに対応して、ディザパターン内の個々のディザ係数を決定する。階調別ディザ係数発生回路１０５が発生したディザ係数は加算器１０３に入力される。加算器１０３は、入力された映像信号と階調別ディザ係数発生回路１０５が発生したディザ係数とを加算し、リミッタ１０４に入力する。リミッタ１０４は、加算器１０３の出力における原信号のビット数による値を超えた分を制限して出力する。
【００２５】
図９は、第３の実施例で用いるディザパターンの例である。定数Ｎが１の場合には、図９（Ａ）のようにディザパターンのマトリクスを、ｎ＝２の２×２ドットで構成し、また、定数Ｎが２の場合には、図９（Ｂ）のようにディザパターンのマトリクスを、ｎ＝３の３×３ドットで構成し、更に定数Ｎが３の場合には、図９（Ｃ）のようにディザパターンのマトリクスを、ｎ＝４の４×４ドットで構成するようにする。
このような構成にすることにより、定数Ｎが大きくなった場合にもディザパターンのマトリクス数を大きくし、ディザ範囲を広げた処理を行うので、ＡＰＬに応じて自動輝度制御を行っても、従来のディザ処理を行った際に現れるディザパターンノイズによる画質妨害を悪化させることが無く、良好な画像表示が可能となる。
以上のディザ処理による実施例では、定数Ｎが大きくなった場合にディザパターンのマトリクス数を増やしたが、これに限らず、ディザ係数の値を変更するなどして、定数Ｎが小さい場合に比較してディザ処理がより細かくされていれば同様の効果が得られる。
【００２６】
なお、本発明による実施例では、輝度制御部１６から出力される定数Ｎに対して、ディザ処理と誤差拡散処理を夫々別個の処理として説明したが、この両処理を同時に行っても良い。
また、本発明による実施例では、デジタル的に限られた中間調表示を行うマトリクス型表示装置としてＰＤＰを用いた場合について示しているが、本発明の表示装置としてはＰＤＰに限定されるものではない。
【００２７】
【発明の効果】
以上詳述したように、本発明の画像表示装置は、映像信号のＡＰＬの変化に応じて自動輝度制御を行っているＰＤＰ等に画像表示する際、特にディザ法や誤差拡散法による多階調化処理を行ったときに現れる周期的なパターンノイズに対して、視覚的に低減するのに有効なものであり、簡単な構成で、映像信号のＡＰＬの変化に応じて、ディザ処理ではディザ係数パターンやマトリクス数を変化させ、また、誤差拡散処理では誤差拡散係数の値や拡散範囲等を変化させるなど、夫々の処理の精度をＡＰＬに関連付けて可変するようにしたので、周期的なパターンによる画質妨害レベルを改善して良好な画像を表示することが出来るようになる。
【図面の簡単な説明】
【図１】本発明による画像表示装置の第１の実施例を示すブロック図である。
【図２】図１中の誤差拡散処理回路３００の具体的構成例を示すブロック図である。
【図３】本発明の第１の実施例における画像表示装置の動作を説明する図である。
【図４】本発明の第１の実施例による誤差拡散法による多階調化処理を説明するための図である。
【図５】図４（Ｃ）の誤差拡散処理回路３００の具体的構成例を示すブロック図である。
【図６】本発明による画像表示装置の第２の実施例を示すブロック図である。
【図７】本発明による画像表示装置の第３の実施例を示すブロック図である。
【図８】本発明の第３の実施例における映像信号処理回路１の動作を説明するディザ処理回路のブロック図である。
【図９】本発明の第３の実施例におけるディザ法による多階調化処理を説明するための図である。
【図１０】従来例の誤差拡散法による多階調化処理を説明するための図である。
【図１１】従来のＰＤＰ表示装置の一例を示すブロック図である。
【図１２】従来例によるサブフィールド分割によって中間調表示をする場合の動作の一例を示す図である。
【図１３】定数Ｎを可変させた場合における入力階調と出力輝度の関係を示す図である。
【図１４】ＡＰＬの変化に対する出力輝度と消費電力の関係を示す図である。
【図１５】図１３に示す入力階調と出力輝度の関係を更に詳細に説明するための図である。
【符号の説明】
１  映像信号処理回路
２  逆ガンマ補正回路
３  誤差拡散処理回路
３００  ３００′誤差拡散処理回路
４  フレームメモリ
５  メモリ書き込み制御回路
６  メモリ読み出し制御回路
７  駆動パルス発生回路
８  アドレス電極駆動回路
９  Ｘ電極駆動回路
１０  Ｙ電極駆動回路
１１  アドレス電極
１２  Ｘ電極
１３  Ｙ電極
１４  ＰＤＰ（プラズマ・ディスプレイ・パネル）
１５  ＡＰＬ検出部
１６  輝度制御部
１７  フィールドメモリ
１８  １Ｖ遅延手段
【図１】
2004258069.tif 000003
【図２】
2004258069.tif 000004
【図３】
2004258069.tif 000005
【図４】
2004258069.tif 000006
【図５】
2004258069.tif 000007
【図６】
2004258069.tif 000008
【図７】
2004258069.tif 000009
【図８】
2004258069.tif 000010
【図９】
2004258069.tif 000011
【図１０】
2004258069.tif 000012
【図１１】
2004258069.tif 000013
【図１２】
2004258069.tif 000014
【図１３】
2004258069.tif 000015
【図１４】
2004258069.tif 000016
【図１５】
2004258069.tif 000017