(57)【要約】【課題】複数のチャネルに対して個別にパーシャルレスポンス特性が設定でき、等化回路も含めたトータルの回路規模を低減できるビタビ復号回路および情報再生装置を提供する。【解決手段】ブランチメトリック演算回路１１〜１９と、ＡＣＳ回路３０〜３５と、パスメモリ回路５０とを備え、ＡＣＳ回路３１、３４はパスメトリック値の比較選択およびパス選択信号ＳＬ１、ＳＬ４をチャネル選択信号ＳＥＬにより強制的に切換可能であり、ブランチメトリック演算回路１１〜１９は任意の基準値が受付可能となるようにした。【効果】チャネルに応じてパーシャルレスポンス特性を可変できるため、そのパーシャルレスポンス特性を得るための等化回路に対する負担が軽減でき、回路規模の増大を防止することができる。【選択図】  図１
2004178627.tif 000002
【特許請求の範囲】
【請求項１】
入力値と基準値との差からブランチメトリック値を演算するブランチメトリック演算回路と、
前記ブランチメトリック値と旧パスメトリック値とを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、新パスメトリック値とパス選択信号を出力するＡＣＳ回路と、
前記パス選択信号より情報ビットを生成するパスメモリ回路とを備え、
前記ＡＣＳ回路は、前記新パスメトリック値の選択および前記パス選択信号の極性をチャネル選択信号により強制的に切換可能であり、
前記ブランチメトリック演算回路は、前記基準値として任意の値が入力可能であることを特徴とするビタビ復号回路。
【請求項２】
請求項１に記載のビタビ復号回路において、
前記入力値と生成した前記情報ビットより各パス毎の基準値を生成する基準値生成回路を設け、
前記各パス毎の基準値を前記ブランチメトリック演算回路の前記基準値として入力することを特徴とするビタビ復号回路。
【請求項３】
請求項１または２に記載のビタビ復号回路において、
前記ブランチメトリック演算回路は前記入力値と前記基準値との差の絶対値を前記ブランチメトリック値として出力することを特徴とするビタビ復号回路。
【請求項４】
請求項１から３のいずれかに記載のビタビ復号回路においてＰＲ（ａ，ｂ，ｃ，ｄ）チャネルの（１，７）変調とＰＲ（ｅ，ｆ，ｇ，ｈ）チャネルのＥＦＭ変調の両方に切換可能であることを特徴とするビタビ復号回路。
【請求項５】
光ディスク装置の再生系に請求項１から４のいずれかに記載のビタビ復号回路を付加した情報再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ビタビ復号回路および情報再生装置に係り、特に、最小ランレングスが異なる複数のチャネルに対応でき、かつ、その構成を簡略化できるようにしたビタビ復号回路および情報再生装置に関する。
【０００２】
【従来の技術】
従来の装置は、入力値から複数のブランチメトリック値を計算するブランチメトリック生成回路と、チャネル選択信号によりパスメトリック値の比較選択を強制切換可能なＡＣＳ回路と、ＡＣＳ回路からのパス選択信号より情報ビットを生成するパスメモリ回路から構成され、パスメモリ回路はチャネル選択信号によりパス接続が可変できるようにしている。（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平１１−４１１１６号公報  （第５頁、第８−１２図）
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来装置では、複数のチャネルに対して共通のパーシャルレスポンス特性（例えば、ＰＲ（１，２，２，１）特性）しか配慮されていないため、チャネル間で記録密度に差がある場合、等化回路に負担がかかり（例えば、適応等化処理が必要になる、など）、結果的に回路規模が増大するという点について考慮されていなかった。
【０００５】
本発明の目的は、上記従来技術で考慮されていなかった点を解決し、複数のチャネルに対して個別にパーシャルレスポンス特性が設定でき、等化回路も含めたトータルの回路規模を低減できるビタビ復号回路および情報再生装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明によるビタビ復号回路は、入力値と基準値との差からブランチメトリック値を演算するブランチメトリック演算回路と、ブランチメトリック値と旧パスメトリック値とを加算した新パスメトリック値を比較選択しパス選択信号を出力するＡＣＳ（Ａｄｄ  Ｃｏｍｐａｒｅ  Ｓｅｌｅｃｔ）回路と、パス選択信号より情報ビットを生成するパスメモリ回路とを備え、ＡＣＳ回路は新パスメトリック値の比較選択およびパス選択信号をチャネル選択信号により強制的に切換可能であり、ブランチメトリック演算回路は前記基準値として任意の値が受付可能となるようにした。
【０００７】
さらに、本発明によるビタビ復号回路は、入力値と生成した情報ビットより各パス毎の基準値を生成する基準値生成回路を設け、この各パス毎の基準値をブランチメトリック演算回路の基準値として入力するようにした。
【０００８】
ここで、ブランチメトリック演算回路は、パーシャルレスポンス特性の各パスに対応した複数の基準値と入力値とのユークリッド距離の相対値であるブランチメトリック値をそれぞれ演算する。ＡＣＳ回路は、各状態に到達するパス毎に、ブランチメトリック値と旧パスメトリック値とを加算（Ａｄｄ）し、加算した新パスメトリック値を比較（Ｃｏｍｐａｒｅ）し、小さい値のパスを選択（Ｓｅｌｅｃｔ）するとともに、その選択結果をパス選択信号として出力する。パスメモリ回路は、パス選択信号に基づいて最尤パスを選択し、その結果を情報ビット（復号データ）として出力する。
【０００９】
【発明の実施の形態】
以下、本発明の実施例を図面により説明する。
【００１０】
図１は本発明によるビタビ復号回路の一実施例を示す構成図である。図１において、１０〜１９はブランチメトリック演算回路、３０〜３５はＡＣＳ回路、４０はパスメトリック正規化回路、５０はパスメモリ回路を示す。本実施例は、ＰＲ（ａ，ｂ，ｃ，ｄ）チャネルに対応している。
【００１１】
図２はこのＰＲ（ａ，ｂ，ｃ，ｄ）チャネルでの状態遷移図であり、（Ａ）は最小ランレングスが２Ｔの場合を示し、（Ｂ）は最小ランレングスが３Ｔの場合を示す。尚、「最小ランレングスが２」という表現は、通常、符号「１」と「１」の間にある符号「０」の数の最小値を意味する。このとき、実際の記録波形はＮＲＺＩ変換されており、同一極性が連続する期間で表現すれば、「最小ランレングスが３Ｔ（Ｔはチャネルビット周期）」となる。本願では、「最小ランレングスが１」を「最小ランレングスが２Ｔ」と、「最小ランレングスが２」を「最小ランレングスが３Ｔ」と表現している。
【００１２】
以下、本実施例の動作を説明する。ブランチメトリック演算回路１０は減算器１０１および絶対値検出回路１０２で構成され、入力値と基準値ＲＦ０との差の絶対値を演算し、ブランチメトリック値ｂｍ０を出力する。ブランチメトリック演算回路１１〜１９も同様の構成であり、入力値と各パス毎の基準値ＲＦ１〜ＲＦ１９との差の絶対値を演算し、それぞれブランチメトリック値ｂｍ１〜ｂｍ９を出力する。このように本発明では任意の基準値が入力できるため、ＰＲ（ａ，ｂ，ｃ，ｄ）チャネルの係数ａ，ｂ，ｃ，ｄを任意に設定できる。
また、通常、ブランチメトリック値は入力値と基準値との差の２乗値であるが、本実施例では絶対値としている。これにより乗算器が不要となり、回路規模の低減が図れる。
【００１３】
ＡタイプのＡＣＳ回路３０は、加算器３０１、３０２、比較器３０３およびセレクタ３０４で構成され、ブランチメトリック値ｂｍ０と１時点前のパスメトリック値ＰＭ０、およびブランチメトリック値ｂｍ９と１時点前のパスメトリック値ＰＭ５をそれぞれ加算（Ａｄｄ）し、その加算結果の大小を比較（Ｃｏｍｐａｒｅ）し、小さい方の加算結果を暫定パスメトリック値ＱＭ０として選択（Ｓｅｌｅｃｔ）する。パスメトリック正規化回路４０は、例えば、暫定パスメトリック値ＱＭ０〜ＱＭ５中の最小値でそれぞれを減算することにより正規化する。そして、正規化されたパスメトリック値がレジスタ３０６に格納される。また、比較器３０３の出力はパス選択信号ＳＬ０として出力される。同様に、ＡタイプのＡＣＳ回路３３は、ブランチメトリック値ｂｍ５と１時点前のパスメトリック値ＰＭ３、およびブランチメトリック値ｂｍ３と１時点前のパスメトリック値ＰＭ２をそれぞれ加算し、その加算結果の大小を比較し、小さい方の加算結果を暫定パスメトリック値ＱＭ３として選択するとともに、パス選択信号ＳＬ３を出力する。そして、正規化されたパスメトリック値がレジスタ３３６に格納される。
【００１４】
ＢタイプのＡＣＳ回路３１は、加算器３１１、３１２、比較器３１３、セレクタ３１４およびＡＮＤ回路３１５で構成され、ブランチメトリック値ｂｍ１と１時点前のパスメトリック値ＰＭ０、およびブランチメトリック値ｂｍ８と１時点前のパスメトリック値ＰＭ５をそれぞれ加算し、その加算結果の大小を比較し、小さい方の加算結果を暫定パスメトリック値ＱＭ１として選択する。比較器３１３の出力はチャネル選択信号ＳＥＬとＡＮＤをとってパス選択信号ＳＬ１として出力される。このとき、セレクタ３１４もこの選択信号ＳＬ１に基づいて加算結果を選択する。そして、正規化されたパスメトリック値がレジスタ３１６に格納される。同様に、ＢタイプのＡＣＳ回路３４は、ブランチメトリック値ｂｍ６と１時点前のパスメトリック値ＰＭ３、およびブランチメトリック値ｂｍ４と１時点前のパスメトリック値ＰＭ２をそれぞれ加算し、その加算結果の大小を比較し、小さい方の加算結果を選択するとともに、チャネル選択信号ＳＥＬとＡＮＤをとったパス選択信号ＳＬ４を出力する。
【００１５】
チャネル選択信号ＳＥＬは最小ランレングスが２Ｔのときは「１」で、最小ランレングスが３Ｔのときは「０」となる信号であり、これにより、最小ランレングスが３Ｔの場合、パス選択信号ＳＬ１およびＳＬ４は強制的に「０」となる。
【００１６】
ＣタイプのＡＣＳ回路３２は、加算器３２１のみで構成され、ブランチメトリック値ｂｍ２と１時点前のパスメトリック値ＰＭ１を加算し、その加算結果を暫定パスメトリック値ＱＭ２として出力する。そして、正規化されたパスメトリック値がレジスタ３２６に格納される。同様に、ＣタイプのＡＣＳ回路３５は、ブランチメトリック値ｂｍ７と１時点前のパスメトリック値ＰＭ４を加算し、その加算結果を暫定パスメトリック値ＱＭ５として出力する。そして、正規化されたパスメトリック値がレジスタ３５６に格納される。
【００１７】
パスメモリ回路５０は、入力されたパス選択信号ＳＬ０、ＳＬ１、ＳＬ３およびＳＬ４に基づいて最尤パスを選択し、復号データを出力する。このとき、パス選択信号ＳＬ０、ＳＬ１、ＳＬ３およびＳＬ４はすでにチャネル選択信号ＳＥＬによってＡＮＤ処理されているため、パスメモリ回路５０では、従来技術のような、パス選択信号ＳＬ１およびＳＬ４を強制的に「０」に切換える処理は不要となり、回路構成の簡略化が図れる。
【００１８】
図３は本発明によるビタビ復号回路を用いた情報再生装置の一実施例を示す構成図である。図４において、１は光ディスク媒体、２は光ピックアップ回路、３はＡ／Ｄ変換器、４は等化回路、５はビタビ復号回路、６はサーボ回路、７はシステム制御回路である。
【００１９】
光ピックアップ回路２は、光ディスク媒体１の上に記録された情報を、レーザー光を集光して媒体上に照射し、その反射光量あるいは偏向を検出し再生する。このとき、サーボ回路６はフォーカス方向とトラック方向に正確に追従させる。光ピックアップ回路２により読み出された再生信号は、Ａ／Ｄ変換器３によりデジタル化され、等化回路４により等化される。システム制御回路７は、例えば、サーボ回路６を介して、ディスクの種類などの情報を収集し、どの再生チャネルあるいは変調符号を用いたディスクであるかを検出する。そして、等化回路４には各媒体に対応したチャネル特性を得るようにタップ係数を設定する。さらに、本発明のビタビ復号回路５には、等化回路４で設定したチャネル特性に対応する基準レベルと、チャネル選択信号ＳＥＬを入力する。ビタビ復号回路５はこれら基準レベルとチャネル選択信号ＳＥＬを受けて、回路系の接続状態を変更し、ビタビ復号する。このように、媒体に応じてチャネル特性を変えることにより、常に最適な状態で情報を再生することが可能となる。
【００２０】
尚、本実施例では、等化回路４はタップ係数が固定のタイプで示したが、本発明はこれに限定されるものではなく、適応処理型の等化回路でもよい。この場合、システム制御回路７からはタップ係数の設定値ではなく、初期値が入力される。また、アナログ形式の等化回路でもよい。この場合、システム制御回路７からはタップ係数ではなく、遮断周波数や高域ブースト量などのの設定値が入力される。
また、本実施例では、ビタビ復号回路５は基準レベルが固定のタイプで示したが、本発明はこれに限定されるものではなく、適応処理型のビタビ復号回路でもよい。この場合、システム制御回路７からは基準レベルの設定値ではなく、初期値が入力される。
【００２１】
図４は本発明によるビタビ復号回路の適応処理部の一例を示す構成図である。図４において、６０は遅延回路、６１〜６３はレジスタ、６４は選択信号発生回路、７０〜７９はスイッチ回路、８０〜８９は低域フィルタ回路を示す。
【００２２】
遅延回路６０は入力信号と復号データの遅延時間差を吸収するためのものである。選択信号発生回路６４は、レジスタ６１〜６３を介して４ビットパラレルの復号データＤＡＴ［３：０］を受け、それが「００００」の場合はスイッチ回路７０をＯＮさせる。ここで、ＤＡＴ［３：０］＝００００ということは、状態Ｓ０［０００］から状態Ｓ０［０００］への遷移であるから、このときの入力信号を基準レベルＲＦ０とみなして、低域フィルタ回路７０を介してブランチメトリック演算回路１０にフィードバックさせる。同様に、ＤＡＴ［３：０］＝０００１の場合、状態Ｓ０［０００］から状態Ｓ１［００１］への遷移であるから、スイッチ回路７１をＯＮさせ、このときの入力信号を基準レベルＲＦ１とみなして、低域フィルタ回路７１を介してブランチメトリック演算回路１１にフィードバックさせる。以下、全ての状態遷移に対して同様の動作を行う。
【００２３】
このように、ブランチメトリック演算のための基準レベルを適応処理することにより、チャネル特性の変動に追随することが可能となる。この結果、回路規模の大きい適応等化回路は不要となる。
【００２４】
【発明の効果】
以上、本発明によれば、ブランチメトリック演算のための基準レベルとして任意の値を入力できるようにしたので、チャネルに応じてパーシャルレスポンス特性を可変でき、そのパーシャルレスポンス特性を得るための等化回路に対する負担が軽減でき、その結果、回路規模の増大を防止することができる。
【００２５】
また、入力値と復号データより各パス毎の基準レベルを生成する基準レベル生成回路を設け、この各パス毎の基準レベルをブランチメトリック演算のための基準レベルとして用いることにより、等化回路に適応処理が不要となって、回路規模の増大を防止する効果をさらに向上することができる。
【図面の簡単な説明】
【図１】本発明によるビタビ復号回路の一実施例を示す構成図である。
【図２】ＰＲ（ａ，ｂ，ｃ，ｄ）チャネルでの最小ランレングスが２Ｔおよび３Ｔにおける状態遷移図である。
【図３】本発明によるビタビ復号回路を用いた情報再生装置の一実施例を示す構成図である。
【図４】本発明によるビタビ復号回路の適応処理部の一例を示す構成図である。
【符号の説明】
１  光ディスク媒体
２  光ピックアップ回路
３  Ａ／Ｄ変換器
４  等化回路
５  ビタビ復号回路
６  サーボ回路
７  システム制御回路
１０  ブランチメトリック演算回路
１１  ブランチメトリック演算回路
１２  ブランチメトリック演算回路
１３  ブランチメトリック演算回路
１４  ブランチメトリック演算回路
１５  ブランチメトリック演算回路
１６  ブランチメトリック演算回路
１７  ブランチメトリック演算回路
１８  ブランチメトリック演算回路
１９  ブランチメトリック演算回路
１０１  減算器
１０２  絶対値検出回路
３０  ＡＣＳ回路
３１  ＡＣＳ回路
３２  ＡＣＳ回路
３３  ＡＣＳ回路
３４  ＡＣＳ回路
３５  ＡＣＳ回路
３０１  加算器
３０２  加算器
３１１  加算器
３１２  加算器
３２１  加算器
３０３  比較器
３１３  比較器
３０４  セレクタ
３１４  セレクタ
３１５  ＡＮＤ回路
３０６  レジスタ
３１６  レジスタ
３２６  レジスタ
３３６  レジスタ
３４６  レジスタ
３５６  レジスタ
４０  パスメトリック正規化回路
５０  パスメモリ回路
６０  遅延回路
６１  レジスタ
６２  レジスタ
６３  レジスタ
６４  選択信号発生回路
７０  スイッチ回路
７２  スイッチ回路
７３  スイッチ回路
７４  スイッチ回路
７５  スイッチ回路
７６  スイッチ回路
７７  スイッチ回路
７８  スイッチ回路
７９  スイッチ回路
８０  低域フィルタ回路
８１  低域フィルタ回路
８２  低域フィルタ回路
８３  低域フィルタ回路
８４  低域フィルタ回路
８５  低域フィルタ回路
８６  低域フィルタ回路
８７  低域フィルタ回路
８８  低域フィルタ回路
８９  低域フィルタ回路
【図１】
2004178627.tif 000003
【図２】
2004178627.tif 000004
【図３】
2004178627.tif 000005
【図４】
2004178627.tif 000006