(57)【要約】【課題】高周波帯域において正確な動作が可能なアナログ計算手段を提供する。【解決手段】変調領域で動作して、被除数（分子）信号と除数（分母）信号との比に比例した位相変調を有する信号を生成する計算回路(10)を開示する。１実施形態では、位相変調された信号を位相復調器(104)で復調して、ベースバンドの商信号を生成する。除数信号は、搬送波注入レベルを変えることによって変調器の変調利得の反比例制御を維持し、これによって、従来のアナログ計算技法に比べて高い帯域幅及び精度と小さなドリフト及びオフセットを実現する。１実施形態では、回路は、除算機能が非線形機能である場合でも、全ての線形要素を含む。回路及び方法は、入力信号がアナログであるか、または、一方または両方が変調領域にあるときに動作する。【選択図】図１
2004206709.tif 000002
【特許請求の範囲】
【請求項１】
第１のアナログ信号を第２のアナログ信号で除算するための回路において、
前記第１のアナログ信号を受け取り、及び、正弦波搬送信号を受け取るための両側波帯抑圧搬送波変調器（７０３）と、
前記第２のアナログ信号を受け取り、及び、位相シフトされた搬送信号を受け取るための振幅変調器（１０１）と、
前記両側波帯抑圧搬送波変調器と前記振幅変調器の出力を結合するための加算器（７０４）と、
前記搬送信号を受け取り、及び、前記加算器の出力を受け取るための位相復調器（１０４）であって、前記第１の信号を前記第２の信号で除算した信号を出力として供給する位相復調器
を備える、回路。
【請求項２】
前記両側波帯抑圧搬送波変調器（７０３）と前記振幅変調器（１０１）と前記位相変調器（１０４）のうちの少なくとも一つが乗算回路である、請求項１に記載の回路。
【請求項３】
前記出力を前記位相変調器へ供給する前に前記加算器から前記出力を受け取るためのリミッタ（１０２）をさらに備える、請求項１に記載の回路。
【請求項４】
入力信号を処理するための回路であって、
前記入力信号のうちの一つを受け取るための１つの入力部と正弦波搬送信号を受け取るための第２の入力部を有する第１の乗算器（７０３）と、
前記入力信号のうちの第２の信号を受け取るための１つの入力部と前記正弦波搬送信号から位相シフトされた信号を受け取るための第２の入力部を有する第２の乗算器（１０１）と、
前記乗算器の出力を加算して加算出力信号を供給するための加算器（７０４）と、
前記加算出力信号を受け取るための１つの入力部と前記正弦波搬送信号を受け取るための第２の入力部を有し、前記第１の信号を前記第２の信号で除算した商である出力信号を供給する第３の乗算器（１０４）
を備える、回路。
【請求項５】
前記加算出力信号の振幅変調の少なくとも一部を取り除くためのリミッタ（１０２）をさらに備える、請求項４に記載の方法。
【請求項６】
一対の入力信号を処理する方法であって、
前記入力信号のうちの第１の信号により搬送信号を変調するステップと、
変調領域の第２の入力信号を位相シフトさせるステップと、
前記第１の入力被変調信号と前記位相シフトされた第２の入力信号とを加算して、被変調出力信号として商出力信号を提供するステップ
を含む、方法。
【請求項７】
前記商出力信号を位相復調するステップをさらに含む、請求項５に記載の方法。
【請求項８】
前記商出力信号から任意の振幅変調を取り除くステップをさらに含む、請求項５に記載の方法。
【請求項９】
前記商出力信号から所定の周波数をフィルタリングするステップをさらに含む、請求項５に記載の方法。
【請求項１０】
一対の入力信号の処理方法であって、
変調領域の入力信号を加算器に供給するステップと、
位相シフトされた搬送信号を前記入力信号のうちの第２の信号で変調し、該被変調信号を前記加算器に供給して、被変調信号として商出力信号を提供するステップ
を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアナログ計算回路に係り、より詳しくは変調領域において動作するアナログ回路を設計し、及び使用するための回路及び方法に関する。
【背景技術】
【０００２】
計測システムは、時として二つの他の信号の比である時変信号の生成を必要とする。このことは、アナログ除算回路を用いるか、または、二つの入力信号をディジタル化して一般にディジタル信号処理（ＤＳＰ）として公知の数値計算を用いるかするいずれかの方法により達成することができる。ディジタル技術は、プロセッサに課される大きな計算負荷のために比較的低周波に限定される。アナログ除算は潜在的により大きな帯域を有し得るが、従来技術を用いた実施は困難である。
【０００３】
対数を用いて除算を実行する一般に用いられる回路と方法が、図５に示してある。この回路は、商の対数が被除数と除数の対数の差に等しいという数学的な性質に基づくものである。
【０００４】
図５に示す如く、回路５０に対する入力信号ｎ（ｔ）とｄ（ｔ）は、それぞれを各対数関数ブロック５０１，５０２に通過させることにより調整される。入力信号の対数をブロック５０３により減算し、その結果を逆対数（指数）ブロック５０４へ送る。非線形回路５０の精度は、対数（５０１，５０２）関数と逆対数（５０４）関数がどの程度の精度で実現されるかに依存する。関与する信号が広大なダイナミックレンジを有する場合は、計算ブロック内のトランジスタは広範囲に亙る電流について動作しなければならない。このことが、正確な非線形関数を実現することの困難さを増している。また、電流が小さいときは、帯域を損なう傾向がある。この種の回路のための設計方程式は全て温度に大きく依存しており、ドリフトが問題を生ずる。前述のアナログ回路を用いて低ノイズフロア（noise floor）を得ることもまた、困難である。
【０００５】
別の一般に使用される回路と方法は、図６の回路６０に示すサーボループの帰還路中に乗算器６０２などの乗算器を使用するものである。これは、乗算器を用いて、その乗算器の出力が減算器６０１に供給されると除算が行われるという効果を有する。この種の回路は、逆乗算アナログ除算器である。乗算器６０２は、一般にギルバート乗算器（Gilbert multiplier）として構成される。この回路には二つの主要な実用上の課題が存在する。第１には、除算器の精度が乗算器の精度と同じ程度に過ぎない場合があることである。ギルバート乗算器は図５の対数回路を構築するよりも幾分か簡単ではあるが、それは依然として線形性やダイナミックレンジや雑音の課題を抱えるものである。第２に、回路の精度がサーボループにおける誤差によっても影響を受けることである。サーボアンプ６０３の障害が、図６にεで表わしたループトラッキング誤差を引き起こすことがある。また、ループ利得は除算される信号の特性に従って変化する。このことがループ設計を困難なものとし、ループの動的挙動を予測不能なものにしている。
【０００６】
図７は、両側波帯抑圧搬送波（ＤＳＢ−ＳＣ）（平衡）変調器として用いられる増幅器７０５（利得は１）を介して正弦搬送波発生器７０１が乗算器７０３を駆動するアームストロング位相変調器７０を示すものである。ＤＳＢ−ＳＣ信号は、搬送波が抑圧されている点を除き、従来の振幅変調信号と同じである。変調入力ポート７１０が、乗算器７０３の他方の入力を駆動する。乗算器７０３の出力は、ＤＳＢ−ＳＣ信号である。ＤＳＢ−ＳＣ信号は、加算器７０４の入力の一方を駆動する。加算器への他方の入力は、移相器７０２により９０度移相（位相シフト）された搬送波信号（キャリア信号または搬送信号ともいう）である。加算器７０４の出力７１１は、位相変調された信号である。変調指数は、注入された搬送波振幅に対するＤＳＢ−ＳＣ信号の振幅の比に比例する。変調指数は、ラジアン単位のピーク位相偏差として定義される。
【０００７】
適正に動作させるには、最大変調指数は位相変調が線形プロセスであると考えることのできる「小角度近似」規範内になければならない。このことは、狭帯域位相変調（ＮＢＰＭ）として公知でもある。一般に、位相変調（位相角変調系の１つ）は非線形プロセスである。ＮＢＰＭに関する変調指数限界は、許容可能な変調誤差の量に応じてほぼ０．５である。例えば、変調指数を０．４５に限定した場合には、トーン変調（tone modulation）に関する高調波歪は５％未満となる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述のように、従来技術においては、アナログ計算を実施する際に、高周波における実施が困難で、かつ、ドリフトなどにより精度が劣化するなどの問題があった。
【課題を解決するための手段】
【０００９】
本発明は、変調領域においてアナログ除算を実行するシステム及び方法に関する。本発明の１実施形態では、正弦搬送波は入力信号のうちの一方により変調され、余弦搬送波は他方の入力信号により変調される。これらの被変調信号は共に加え合わされて、第１及び第２の入力信号の振幅比に比例する位相変調指数を有する被変調信号が得られる。次に、この信号は位相復調される。得られたベースバンド信号は、上記第２の信号に対する前記第１の信号の比に比例する。
【００１０】
前述の内容は、以下の本発明の詳細な説明がより良く理解されるようにするために、本発明の特徴と技術的利点を概括的に述べたものである。本発明の特許請求の範囲の主題を形成する本発明の追加の特徴ならびに利点については後述する。開示した概念ならびに特定の実施形態を、本発明と同じ目的を実施する他の構成の変更または設計の基礎として容易に用いることが可能なことを当業者は理解されたい。このような等価な構成が特許請求の範囲に記載した本発明の思想ならびに範囲から逸脱しないこともまた、当業者には理解されたい。本発明の構成ならびに動作方法の両方に関して本発明の特徴であると考えられる新規の特徴は、添付図面を考慮した以下の説明からさらなる目的ならびに利点と共により良く理解されよう。しかしながら、各図は例示及び説明のためにのみ設けたものであって、本発明の限界を規定することを意図したものではないことを明確に理解されたい。
【実施例】
【００１１】
本発明のより完全な理解のために、以下の説明では添付図面を参照する。図１の回路１０は、（図７に図示し前記した）アームストロング位相変調器７０等のアームストロング位相変調器を変更して、９０度移相器７０２と加算器７０４の間に搬送波注入路を生じるようにした１実施形態を示す。振幅変調器、例えば乗算器１０１がこの経路に挿入してある。除数信号ｄ（ｔ）は、振幅変調器１０１の変調ポートを駆動する。振幅変調器１０１は、加算器７０４へ注入する搬送波信号の量を制御する。一方、被除数入力信号ｎ（ｔ）はＤＳＢ−ＳＣ変調器の変調ポート７１０を駆動する。ＤＳＢ−ＳＣ変調器（前述）から出力されたＤＳＢ−ＳＣ搬送波信号は、加算器７０４において回路１０１からの注入された被振幅変調搬送波信号と結合され、変更されたアームストロング位相変調器の出力端１１０に位相変調された信号を生ずる。この信号の位相変調指数は、除数信号に対する被除数信号の比に比例する。かくして、除数信号による被除数信号の除算は変調領域内で行なわれる。
【００１２】
変更されたアームストロング位相変調器の出力端における信号は、また、除数信号により振幅変調される。このことは、出力の振幅変調をもたない、通常動作の従来のアームストロング位相変調器とは異なるものである。リミッタ１０２は、位相変調に影響を及ぼすことなくこの副次的な振幅変調を取り除く。リミッタ１０２の出力は、ローパスフィルタ１０５が後段に控える乗算器１０４からなる位相復調器を駆動する。乗算器１０４の他方のポートは、搬送波源７０１から（利得２を有する増幅器１０３を介して）駆動される。ローパスフィルタ１０５は、搬送波の第二高調波近傍の擬似信号を排除する。ローパスフィルタ１０５の出力１１１は再生された変調から、換言すれば、ベースバンド信号としての所望の商からなる。
【００１３】
この場合の従来のアームストロング変調器における１／２未満の変調指数に対する等価的制約は、商が１／２未満であるということである。所与の入力信号集合から１／２を超える商が得られる場合は、被除数信号を、適切な係数により減衰（または除数を増大）させた後に、処理後に同じ係数で処理して増幅（または減衰）することができることを理解されたい。これらの調整は、回路７０３（及び／又は回路１０１）内で行なうこともまたはその外部で行なうこともできる。
【００１４】
乗算器７０３，１０１，１０４は例示のためにのみ図示したものであり、ＤＳＢ−ＳＣ変調器や振幅変調器や位相復調器を、乗算器として以外の多くの方法でそれぞれ実施できることを理解されたい。好適な実施形態では、この機能はスイッチと受動要素を用いて、周波数ミキサにより実施される。さらに、当業者には既知のアームストロング変調器の多くの実施がありえ、それらの変調器が上記の概念に適するものであれば、それらのどれも使用可能であるということを理解されたい。また、振幅変調は、必要に応じて電圧制御減衰又は増幅により達成することができる。位相検出器が本質的に振幅変調に対し反応しないか、復調に関する制限機能を行なうかのいずれかである場合、リミッタ１０２が必要でない場合があることを理解されたい。例えば、乗算器１０４が現実に本質的に振幅変調に反応しないのであれば、回路はリミッタ１０２を必要としないであろう。
【００１５】
回路１０では、二つの乗算器（７０３，１０１）、加算器７０４及び９０度移相器７０２の組み合わせが、直交形式の入力を有するベクトル変調器である、一般に「Ｉ／Ｑ変調器」と呼ばれるものを構成している。これらの軸は、同相と直角位相を意味する「Ｉ」と「Ｑ」と呼ばれる。
【００１６】
図２はＩ／Ｑ変調器２０を示す図１の代替図である。図２では、被除数入力はＱ入力２１へ送られ、除数入力はＩ入力２２へ送られる。搬送波源（キャリア源）入力は、ＬＯ入力２３へ行く。この回路は、図１について説明した如く機能する。図示していないが、位相シフトされた信号（移相信号）を外部から印加することもまた可能であることに留意されたい。
【００１７】
図３は一般的なＩ／Ｑ変調器３０を示すものであり、本明細書で説明した概念を、それらがどのように内部的に構成されるかに拘わらず、任意形式の直交ベクトル変調を用いて利用することができる。被除数入力はＱ入力であって端子３１へ行き、一方また除数入力はＩ入力であって端子３２へ行く。搬送波源入力は、ＬＯ端子３３へ行く。ここでも、この回路は図１に関して前記した如く機能する。さらに、リミッタ／位相復調器は図示の乗算器構成に限定されず、任意の実施形態を有するようにもできる。例えば、積分器が後段に控える周波数弁別器も機能しよう。また、ベクトル変調器へのＩ入力とＱ入力は交換することができるが、これには、復調器へのＬＯ接続中に９０度移相の挿入が必要となる場合がある。
【００１８】
変調領域において処理されるベースバンド入出力信号に焦点を当てて説明したが、位相復調器（例えば図２の乗算器１０４）をバイパスすることによって位相変調領域において商出力を取り出す図４Ａに示すように変調領域ポートへ、任意のまたは全てのポートを切り替えることも可能であることを理解されたい。図４Ｂでは、除数入力は振幅変調器（例えば図２の乗算器１０１）をバイパスさせ、除数入力（変調領域内）を移相器（例えば移相器７０２）へ入力させることによって振幅変調領域から取り込まれる。図４Ｃでは、乗算器（例えば図２の乗算器７０３）をバイパスし、加算器（例えば加算器７０４）への搬送波入力用に被除数信号により位相変調された正弦波を用いることによって、被除数入力が位相変調領域内から取り込まれる。
【００１９】
本発明は、変調領域で動作して、被除数（分子）信号と除数（分母）信号との比に比例した位相変調を有する信号を生成する計算回路(10)に関する。１実施形態では、位相変調された信号を位相復調器(104)で復調して、ベースバンドの商信号を生成する。除数信号は、搬送波注入レベルを変えることによって変調器の変調利得の反比例制御を維持し、これによって、従来のアナログ計算技法に比べて高い帯域幅及び精度と小さなドリフト及びオフセットを実現する。１実施形態では、回路は、除算機能が非線形機能である場合でも、全ての線形要素を含む。回路及び方法は、入力信号がアナログであるか、または、一方または両方が変調領域にあるときに動作する。
【００２０】
本発明ならびにその利点を詳述したが、特許請求の範囲により規定される本発明の思想ならびに範囲から逸脱することなく様々な変形や置換や変更が可能であることを理解されたい。さらに、本出願の範囲を、本明細書中に記載したプロセスや機械や製造や要素の組成や手段や方法やステップの特定の実施形態に限定することは意図していない。当業者には本発明の開示から容易に理解されることであるが、本明細書及び図面に記載した対応する実施形態と実質的に同じ機能を遂行し、または実質的に同じ成果を達成する既存のまたは将来開発されるプロセスや機械や製造や要素の組成や手段や方法やステップを、本発明に従って利用可能である。従って、特許請求の範囲には、そのようなプロセスや機械や製造や要素の組成や手段や方法やステップが含まれることが意図されている。
【図面の簡単な説明】
【００２１】
【図１】変調領域アナログ除算器の１実施形態を示す図である。
【図２】Ｉ／Ｑ変調を用いた１代替実施形態を示す図である。
【図３】直交入力を有する一般的なベクトル変調器を用いた１代替実施形態を示す図である。
【図４Ａ】出力が変調領域で動作する代替回路構成を示す図である。
【図４Ｂ】入力が変調領域で動作する代替回路構成を示す図である。
【図４Ｃ】入力が変調領域で動作する代替回路構成を示す図である。
【図５】従来技術の対数アナログ除算器を示す図である。
【図６】従来技術の逆乗算アナログ除算器を示す図である。
【図７】従来技術のアームストロング位相変調器を示す図である。
【符号の説明】
【００２２】
１０１  振幅変調器（乗算器）
１０２  リミッタ
１０４  乗算器
１０５  ローパスフィルタ
７０３  乗算器
７０４  加算器  
【図１】
2004206709.tif 000003
【図２】
2004206709.tif 000004
【図３】
2004206709.tif 000005
【図４Ａ】
2004206709.tif 000006
【図４Ｂ】
2004206709.tif 000007
【図４Ｃ】
2004206709.tif 000008
【図５】
2004206709.tif 000009
【図６】
2004206709.tif 000010
【図７】
2004206709.tif 000011