(57)【要約】【課題】回路規模の増加を抑えつつ減衰ステップを小さくし、減衰量変更時のクリック音を大幅に減らす。【解決手段】入力データに基づいて、デコーダ、コンパレータ１０３、アップ／ダウンカウンタ１０４、デコーダ１０５、１０６から成るスイッチング制御回路により、抵抗器１０７のスイッチのオン／オフを制御することで、スイッチの数より多い減衰ステップ数を実現し減衰ステップ幅を縮小することで、回路規模の増大を抑制しつつクリック音の発生を防止する。【選択図】  図１
2004357169.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と所定電位端子との間に直列に接続された第１、第２、…、第ｎ−１（ｎは３以上の整数）の抵抗と、
前記入力端子と前記第１の抵抗の一端との接続点、前記第１の抵抗の他端と前記第２の抵抗の一端との接続点、…、前記第ｎ−２の抵抗の他端と前記第ｎ−１の抵抗の一端との接続点、前記ｎ−１の抵抗の他端と前記所定電位端子との接続点にそれぞれの一端が接続され、他端が全て出力端子に接続された第１、第２、…、第ｎのスイッチとを有する抵抗器と、
前記第１、第２、…、第ｎのスイッチのオン／オフを制御するスイッチング制御信号を生成して前記第１、第２、…、第ｎのスイッチに与えるスイッチング制御回路と、
を備え、
前記スイッチング制御回路は、それぞれ隣接する前記第１のスイッチと前記第２のスイッチ、前記第２のスイッチと前記第３のスイッチ、…、前記第ｎ−１のスイッチと前記第ｎのスイッチとの組み合わせにおける一組において、一方のスイッチをａ／ｂ（ａ、ｂは、ａ＜ｂを満たす正数）デューティで、他方のスイッチを（ｂ−ａ）／ｂデューティで相補的かつ周期的にオン／オフさせる前記スイッチング制御信号を前記第１、第２、…、第ｎのスイッチに与えることで、前記一方のスイッチのみをオンした場合の減衰量ｘと前記他方のスイッチのみをオンした場合の減衰量ｙとをａ：（ｂ−ａ）に内分した減衰量を得ることで、前記第１、第２、…、第ｎ−１のスイッチのいずれか１つをオンすることで得られるｎ個の減衰ステップに加えて、ｍ（ｍは、正の整数）個の追加減衰ステップを生成することを特徴とする可変抵抗回路。
【請求項２】
前記一方のスイッチ及び／又は前記他方のスイッチをオン／オフさせる周期は、可聴周波数の逆数より小さいことを特徴とする請求項１記載の可変抵抗回路。
【請求項３】
前記スイッチング制御回路は、少なくともｎ個の入力データを与えられ、少なくともｎ＋ｍ個の出力データに変換する変換回路と、
前記出力データを与えられ、前記スイッチング制御信号を生成して出力するデコーダとを有することを特徴とする請求項１又は２記載の可変抵抗回路。
【請求項４】
前記入力端子と前記第１の抵抗の一端との接続点と前記第１のスイッチの前記一端との間、前記第１の抵抗の他端と前記第２の抵抗の一端との接続点と前記第２のスイッチの前記一端との間、…、前記第ｎ−２の抵抗の他端と前記第ｎ−１の抵抗の一端との接続点と前記第ｎ−１のスイッチの前記一端との間、前記ｎ−１の抵抗の他端と前記所定電位端子との接続点と前記第ｎのスイッチの前記一端との間の少なくともいずれか一箇所に、抵抗が接続されていることを特徴とする請求項１乃至３のいずれかに記載の可変抵抗回路。
【請求項５】
入力端子と所定電位端子との間に直列に接続された第１ａ、第２ａ、…、第（ｎ−１）ａの抵抗と、
前記入力端子と前記第１ａの抵抗の一端との接続点に一端が接続された第１ｂの抵抗と、前記第１ａの抵抗の他端と前記第２ａの抵抗の一端との接続点に一端が接続された第２ｂの抵抗と、…、第（ｋ−１）（ｋは、ｋ＜ｎ−１を満たす正数）ａの抵抗の他端と第ｋａの抵抗の一端に一端が接続された第ｋｂの抵抗と、前記第１ｂの抵抗の他端、前記第２ｂの抵抗の他端、…、前記第ｋｂの抵抗の他端、第ｋａの抵抗の他端と（ｋ＋１）ａの一端との接続点、…、前記（ｎ−１）ａの抵抗の他端と前記所定電位端子との接続点にそれぞれの一端が接続され、他端が全て出力端子に接続された第１、第２、…、第ｎのスイッチとを有する抵抗器と、
前記第１、第２、…、第ｎのスイッチのオン／オフを制御するスイッチング制御信号を生成して前記第１、第２、…、第ｎのスイッチに与えるスイッチング制御回路と、
を備え、
前記スイッチング制御回路は、それぞれ隣接する前記第１のスイッチと前記第２のスイッチ、前記第２のスイッチと前記第３のスイッチ、…、前記第ｋ−１のスイッチと前記第ｋのスイッチとの組み合わせにおける一組において、一方のスイッチのみをオンさせたときの減衰量をｘ、他方のスイッチのみをオンさせたときの減衰量をｙとしたとき、ｘとｙの中間の減衰量が得られるように、前記一方のスイッチ及び前記他方のスイッチを同時にオンし、または前記一方のスイッチをオンさせて前記他方のスイッチをａ／ｂデューティで周期的にオン／オフさせ、あるいはまた前記一方のスイッチをａ／ｂデューティで周期的にオン／オフさせ前記他方のスイッチをオンさせるように、前記スイッチング制御信号を前記第１、第２、…、第ｎのスイッチに与え、
前記一方のスイッチのみをオンさせたときの減衰量をｘ、前記他方のスイッチのみをオンさせたときの減衰量をｙとしたとき、前記第１ｂ、第２ｂ、…、第ｋｂの抵抗は、前記一方のスイッチ及び前記他方のスイッチを同時にオンさせたときに、減衰量が（ｘ＋ｙ）／２となるようにそれぞれの抵抗値が設定されており、
これにより、前記一方のスイッチをオンさせ、前記他方のスイッチをａ／ｂデューティで周期的にオン／オフさせることで、減衰量ｘと減衰量（ｘ＋ｙ）／２とをａ：（ｂ−ａ）に内分した減衰量を生成し、前記一方のスイッチをａ／ｂデューティで周期的にオン／オフさせ、前記他方のスイッチをオンさせることで、減衰量（ｘ＋ｙ）／２と減衰量ｙとを（ｂ−ａ）：ａに内分した減衰量を生成するようにしたことを特徴とする可変抵抗回路。
【請求項６】
前記一方のスイッチ及び／又は前記他方のスイッチをオン／オフさせる周期は、可聴周波数の逆数より小さいことを特徴とする請求項５記載の可変抵抗回路。
【請求項７】
前記スイッチング制御回路は、少なくともｎ個の入力データを与えられ、少なくともｎ＋ｍ個の出力データに変換する変換回路と、
前記出力データを与えられ、前記スイッチング制御信号を生成して出力するデコーダとを有することを特徴とする請求項５又は６記載の可変抵抗回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は可変抵抗回路に係わり、例えばオーディオアンプ等に用いるのに好適なものである。
【０００２】
【従来の技術】
図２５に、デジタル制御による可変抵抗回路に含まれる抵抗群及びアナログスイッチ群を含む抵抗器の構成例を示す。
【０００３】
抵抗群として、入力端子ＩＮと接地電圧端子ＲＥＦとの間に直列に接続された抵抗Ｒ０〜Ｒ３６を備えている。アナログスイッチ群として、入力端子ＩＮ、各抵抗の各接続点（タップ）、又は接地電圧端子ＲＥＦのいずれかに一端が接続され、出力端子ＯＵＴに他端を接続された複数のアナログスイッチＳ０〜Ｓ３７を備えている。
【０００４】
ここで、図２６に示されたアナログスイッチＳは、具体的には例えば図２７に示されるように、制御端子Ｃから入力される制御信号によりオン／オフを制御されるＰチャネルトランジスタＰＴ１０１及びＮチャネルトランジスタＮＴ１０１を備えている。
【０００５】
各抵抗Ｒ０〜Ｒ３６の抵抗値は、減衰ステップと全体として必要な抵抗値とを考慮して決定され、減衰量はどの抵抗の接続点に接続されたアナログスイッチをオンするかにより決定される。
【０００６】
図２５に示された回路では、減衰ステップが１ｄＢであり、０〜−３６ｄＢの範囲において１ｄＢ間隔で３７ステップ、さらに−∞を加えて合計で３８ステップ存在し、抵抗値の合計が２０ｋΩとなっている。
【０００７】
図２５において、スイッチＳ０〜Ｓ３７のオン／オフを制御するためには、３８種類のスイッチング制御信号Ｓ０〜Ｓ３７が必要となる。このスイッチング制御信号Ｓ０〜Ｓ３７を生成するスイッチング制御回路としてのデコーダ１１００と抵抗器１１０１との接続関係を、図２８に示す。
【０００８】
デコーダ１１００に６ビットのスイッチング制御信号Ａ〜Ｆが入力され、３８本の選択線へのスイッチング制御信号にデコードして図２５に示された抵抗群、スイッチ群から成る抵抗器１１０１に出力する。
【０００９】
抵抗器１１０１は、３８本のスイッチング制御信号を与えられ、スイッチＳ０〜Ｓ３７がオン／オフして所望の減衰量に設定される。
【００１０】
デコーダ１１００は、具体的には例えば図２９に示された回路構成を有する。この回路に含まれる図３０に示されたＤラッチは、図３１に示されるようにインバータＩＮＶ１〜ＩＮＶ２、クロックドインバータＣＩＮＶ１〜ＣＩＮＶ２を含む構成を備えている。
【００１１】
入力される６ビットのスイッチング制御信号Ａ〜Ｆ、３８本の選択線へのスイッチング制御信号Ｓ０〜Ｓ３７、減衰量との関係は、例えば図３２に示されるようである。
【００１２】
ところで、ピーク値１Ｖの正弦波を、上記可変抵抗回路を用いて０ｄＢから−１ｄＢに減衰量を変化させると、図３３に示されるような波形が得られる。ここで分かるように、減衰量を変化させた瞬間に、ＤＣ値が１０９ｍＶも変化する。この値は、ピーク値の１０％以上の値に相当し、非常に耳障りなクリック音を発生させることとなる。
【００１３】
図３４に、抵抗器１００１と、デコーダ１１００とを含む上記可変抵抗回路を、ＩＣ化されたボリュームシステムに適用した構成例を示す。ＩＣでは、大きな容量のコンデンサを作成することができないので、このようにアンプ１００１と可変抵抗回路とがＤＣ直結される場合が多い。
【００１４】
抵抗器１００１にデコーダ１１００からのスイッチング制御信号が入力されてスイッチがオン／オフし、所望の減衰量に設定される。アンプ１００１からの出力が抵抗器１１０１の入力端子ＩＮに入力されて所望の減衰量まで減衰され、出力端子ＯＵＴからの出力がバッファ１００４から成るボルテージフォロワ回路に入力されて出力される。
【００１５】
ここで、抵抗器１００１は、一方の入力端子ＩＮにアンプ１００１からの入力信号が入力され、他方の接地端子ＲＥＦには抵抗１００６、１００７、バッファ１００５により生成された電圧ＶＤＤ／２が入力される。
【００１６】
回路上は、アンプ１００１から出力された信号は電圧ＶＤＤ／２を中心に振れ、また抵抗器１１０１の接地端子ＲＥＦも電圧ＶＤＤ／２に接地されているので、抵抗器１１０１の入力端子ＩＮと接地端子ＲＥＦとの間にはＤＣ電位は発生しないはずである。
【００１７】
しかし、実際にはアンプ１００１とバッファ１００５は、それぞれオフセット電圧Ｖｏｓ１、Ｖｏｓ２を有する。このため、図３５に示されたようにＶｏｓ１−Ｖｏｓ２なるＤＣ電位が抵抗器１００１の両端に発生している。この値は統計量であり、ばらつきが存在するが、最悪の場合数十ｍＶとなる可能性がある。
【００１８】
このようなオフセット電圧が原因となり、図３４のボリュームシステムで０ｄＢから−１ｄＢに減衰させると数ｍＶのクリック音が発生する可能性がある。
【００１９】
これは、図３３を用いて説明したピーク値１Ｖの正弦波に対して１０９ｍＶの減衰が発生したときのクリック音と比べるとかなり小さい。しかし、図３３に示されたような大きな音が出ている時はマスキング効果によりクリック音が目立たないのに反し、オフセット電圧が原因となるクリック音は、無音状態でも発生するため、数ｍＶでも問題になることが多い。
【００２０】
そこで、図３６に示されるように、アンプ１００１と抵抗器１００１との間に外付けで大容量のカップリングコンデンサ１００８を接続する場合もある。しかし、このようなコンデンサはコストが高い上に、ＩＣに余分な外部端子を増設する必要がある。さらに、コンデンサ自体の占有体積も大きいので、オーディオ装置等の全体の設計にも支障をきたすなど、問題が多い。
【００２１】
これらの問題を解決するため、可変抵抗回路における減衰ステップ数を増やすことが考えられる。しかし、この場合には各抵抗の抵抗値が小さくなり、精度を上げる必要が生じてその結果占有面積が大きくなる。
【００２２】
さらに、各抵抗と配線との接続部分における寄生抵抗のバラツキや非線形歪が生じるなどの副作用が大きいので、抵抗の数を増やすことによる減衰ステップ数の増加も困難である。
【００２３】
従来の可変抵抗回路を開示する文献として、以下のものがある。
【００２４】
【特許文献１】
特開２００２−２６６７０号公報
【特許文献２】
特開２００１−３６３６１号公報
【００２５】
【発明が解決しようとする課題】
上述のように、従来は減衰量を変える際に発生するクリック音の抑制が困難であった。
【００２６】
本発明は上記事情に鑑み、回路規模の増加を最小限に抑えつつ、クリック音を抑制することが可能な可変抵抗回路を提供することを目的とする。
【００２７】
【課題を解決するための手段】
本発明の可変抵抗回路は、入力端子と所定電位端子との間に直列に接続された第１、第２、…、第ｎ−１の抵抗と、
前記入力端子と前記第１の抵抗の一端との接続点、前記第１の抵抗の他端と前記第２の抵抗の一端との接続点、…、前記第ｎ−２の抵抗の他端と前記第ｎ−１の抵抗の一端との接続点、前記ｎ−１の抵抗の他端と前記所定電位端子との接続点にそれぞれの一端が接続され、他端が全て出力端子に接続された第１、第２、…、第ｎのスイッチとを有する抵抗器と、
前記第１、第２、…、第ｎのスイッチのオン／オフを制御するスイッチング制御信号を生成して前記第１、第２、…、第ｎのスイッチに与えるスイッチング制御回路とを備え、
前記スイッチング制御回路は、それぞれ隣接する前記第１のスイッチと前記第２のスイッチ、前記第２のスイッチと前記第３のスイッチ、…、前記第ｎ−１のスイッチと前記第ｎのスイッチとの組み合わせにおける一組において、一方のスイッチをａ／ｂデューティで、他方のスイッチを（ｂ−ａ）／ｂデューティで相補的かつ周期的にオン／オフさせる前記スイッチング制御信号を前記第１、第２、…、第ｎのスイッチに与えることで、前記一方のスイッチのみをオンした場合の減衰量ｘと前記他方のスイッチのみをオンした場合の減衰量ｙとをａ：（ｂ−ａ）に内分した減衰量を得ることで、元々有していたｎ個の減衰ステップに加えて、さらにｍ個の追加減衰ステップを生成することを特徴とする。
【００２８】
ここで、前記一方のスイッチ及び／又は前記他方のスイッチをオン／オフさせる周期は、可聴周波数の逆数より小さいことが望ましい。
【００２９】
前記スイッチング制御回路は、少なくともｎ個の入力データを与えられ、少なくともｎ＋ｍ個の出力データに変換する変換回路と、前記出力データを与えられ、前記スイッチング制御信号を生成して出力するデコーダとを有することもできる。
【００３０】
また、前記入力端子と前記第１の抵抗の一端との接続点と前記第１のスイッチの前記一端との間、前記第１の抵抗の他端と前記第２の抵抗の一端との接続点と前記第２のスイッチの前記一端との間、…、前記第ｎ−２の抵抗の他端と前記第ｎ−１の抵抗の一端との接続点と前記第ｎ−１のスイッチの前記一端との間、前記ｎ−１の抵抗の他端と前記所定電位端子との接続点と前記第ｎのスイッチの前記一端との間の少なくともいずれか一箇所に、抵抗が接続されていてもよい。
【００３１】
本発明の可変抵抗回路は、入力端子と所定電位端子との間に直列に接続された第１ａ、第２ａ、…、第（ｎ−１）ａの抵抗と、
前記入力端子と前記第１ａの抵抗の一端との接続点に一端が接続された第１ｂの抵抗と、前記第１ａの抵抗の他端と前記第２ａの抵抗の一端との接続点に一端が接続された第２ｂの抵抗と、…、第（ｋ−１）ａの抵抗の他端と第ｋａの抵抗の一端に一端が接続された第ｋｂの抵抗と、
前記第１ｂの抵抗の他端、前記第２ｂの抵抗の他端、…、前記第ｋｂの抵抗の他端、第ｋａの抵抗の他端と（ｋ＋１）ａの一端との接続点、…、前記（ｎ−１）ａの抵抗の他端と前記所定電位端子との接続点にそれぞれの一端が接続され、他端が全て出力端子に接続された第１、第２、…、第ｎのスイッチとを有する抵抗器と、
前記第１、第２、…、第ｎのスイッチのオン／オフを制御するスイッチング制御信号を生成して前記第１、第２、…、第ｎのスイッチに与えるスイッチング制御回路とを備え、
前記スイッチング制御回路は、それぞれ隣接する前記第１のスイッチと前記第２のスイッチ、前記第２のスイッチと前記第３のスイッチ、…、前記第ｋ−１のスイッチと前記第ｋのスイッチとの組み合わせにおける一組において、一方のスイッチのみをオンさせたときの減衰量をｘ、他方のスイッチのみをオンさせたときの減衰量をｙとしたとき、ｘとｙの中間の減衰量が得られるように、前記一方のスイッチ及び前記他方のスイッチを同時にオンし、または前記一方のスイッチをオンさせて前記他方のスイッチをａ／ｂデューティで周期的にオン／オフさせ、あるいはまた前記一方のスイッチをａ／ｂデューティで周期的にオン／オフさせ前記他方のスイッチをオンさせるように、前記スイッチング制御信号を前記第１、第２、…、第ｎのスイッチに与え、
前記一方のスイッチのみをオンさせたときの減衰量をｘ、前記他方のスイッチのみをオンさせたときの減衰量をｙとしたとき、前記第１ｂ、第２ｂ、…、第ｋｂの抵抗は、前記一方のスイッチ及び前記他方のスイッチを同時にオンさせたときに、減衰量が（ｘ＋ｙ）／２となるようにそれぞれの抵抗値が設定されており、
これにより、前記一方のスイッチをオンさせ、前記他方のスイッチをａ／ｂデューティで周期的にオン／オフさせることで、減衰量ｘと減衰量（ｘ＋ｙ）／２とをａ：（ｂ−ａ）に内分した減衰量を生成し、前記一方のスイッチをａ／ｂデューティで周期的にオン／オフさせ、前記他方のスイッチをオンさせることで、減衰量（ｘ＋ｙ）／２と減衰量ｙとを（ｂ−ａ）：ａに内分した減衰量を生成するようにしたことを特徴とする。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００３３】
（１）第１の実施の形態
図１に、本実施の形態による可変抵抗回路の構成を示す。この可変抵抗回路は、スイッチング制御回路と抵抗器１０７とを備え、スイッチング制御回路は、デコーダ１０２、コンパレータ１０３、アップ／ダウンカウンタ１０４を含む変換回路と、デコーダ１０５、デコーダ１０６とを有する。
【００３４】
入力データ１０１は、従来と同様に抵抗器１０７に含まれるスイッチの数と同じ数の信号であり、デコーダ１０２、コンパレータ１０３、アップ／ダウンカウンタ１０４を含む変換回路によってスイッチの数より多い減衰ステップ数に相当する信号に変換する。デコーダ１０５、１０６はこの信号を与えられて、後述するデューティで各スイッチをオン／オフさせるスイッチング制御信号を生成してスイッチに与える。
【００３５】
先ず、デコーダ１０２に入力データ１０１が入力され、デコードされた信号が出力される。図２のフローチャートに、デコーダ１０２における処理の内容を示す。
【００３６】
デコーダ１０２には、図２８に示された従来の可変抵抗器におけるデコーダ１１００と同様に６ビット（Ａ〜Ｆ）の入力データ１０１が入力され、この入力データ１０１はスイッチＳ０〜Ｓ３７の数に対応して３８ステップ数を有する。
【００３７】
このような入力データ１０１を与えられ、よりステップ数の多い６１ステップ数の変換データ１１０に変換して出力する。この場合の３８ステップ数の入力データ１０１から６１ステップ数の変換データ１１０に変換する場合の対応関係、及び変換処理を行うための条件並びに処理の内容を図３に示す。ここで、入力データ１０１はスイッチＳ０〜Ｓ３７の数に対応して少なくとも３８ステップ数を有する必要があるが、図３に示されたように３９以上のステップ数を有してもよい。但し、３９以上の信号を有していても、変換処理後は３８番目の入力信号と同様の値（６１）を有することになる。
【００３８】
例えば、入力データ１０１が「６（ここでは１０進数）」の場合は、条件「Ｄ≦６」を満たし、この場合は「×４」の処理を行い、「２４」という変換データ１１０を得る。
【００３９】
同様に、入力データ１０１が「１８」の場合は、条件「３７≧Ｄ＞１２」を満たし、この場合は「＋２４」の処理を行い、「４２」という変換データ１１０を得る。
【００４０】
この手順が、図２のフローチャートに示されたものに対応する。
【００４１】
即ち、ステップＳ１００として入力データＤが６より大であるか否かを判断し、６以下である場合はステップＳ１０７へ移行し、入力データＤに４を乗算して変換データ１１０として出力する。入力データＤが６より大である場合は、ステップＳ１０２へ移行する。
【００４２】
ステップＳ１０２において、入力データＤが１２より大であるか否かを判断し、１２以下の場合はステップＳ１０３において入力データＤに２を乗算し１２を加算して変換データ１１０として出力する。入力データＤが１２より大である場合は、ステップＳ１０４へ移行する。
【００４３】
ステップＳ１０４において、入力データＤが３７より大であるか否かを判断し、３７以下の場合はステップＳ１０６において入力データＤに２４を加算して変換データ１１０として出力する。入力データＤが３７より大である場合は、ステップＳ１０５において入力データＤを６１に固定して変換データ１１０として出力する。
【００４４】
出力された変換データ１１０は、コンパレータ１０３への入力信号Ｂ０〜Ｂ５となる。コンパレータ１０３にこの入力信号Ｂ０〜Ｂ５が入力され、またアップ／ダウンカウンタ１０４から出力された信号Ａ０〜Ａ５が入力されて、両者が比較される。Ａ＝Ｂに到達するまでの間、Ａ＞Ｂの場合はＧＴ／端子から「０」、Ａ＜Ｂの場合はＧＴ／端子から「１」が出力される。
【００４５】
これらの出力がアップ／ダウンカウンタ１０４に入力され、Ａ＝Ｂに到達するまでの間は端子ＳＴＯＰ／には停止信号「０」が入力されず、カウントが継続される。
【００４６】
Ａ＞Ｂの場合は、Ａを順次下げていくダウンカウントを行う信号「０」が端子Ｕ／Ｄｉに入力される。Ａ＜Ｂの場合は、Ａを順次上げていくアップカウントを行う信号「１」が端子Ｕ／Ｄｉに入力される。
【００４７】
そして、入力された信号Ｂ０〜Ｂ５に一致するまでの間、この信号に減衰ステップ毎に近づけていく信号Ａ０〜Ａ５が、信号Ｄ０〜Ｄ５として出力される。
【００４８】
コンパレータ１０３の具体的な構成は、例えば図４に示されるようである。比較すべき信号Ａ０とＢ０、Ａ１とＢ１、…、Ａ５とＢ５とがそれぞれいずれかの回路ブロック２０１〜２０６、回路ブロック２１１〜２１２に入力され、その出力がＮＡＮＤ回路ＮＡ２０１に与えられて一致／不一致を示す信号ＥＱ／が生成され、あるいはＡＮＤ回路ＡＮ２０１、ＮＯＲ回路ＮＲ２０１に与えられてＡ＞Ｂか否かを示す信号ＧＴ／が生成される。
【００４９】
アップ／ダウンカウンタ１０４は、例えば図５に示される構成を備えている。クロックが端子ＣＫＵＤｉに入力され、信号ＥＱ／が端子ＳＴＯＰ／に入力され、信号ＧＴ／が端子Ｕ／Ｄｉに入力され、データＱ０〜Ｑ５が生成されてデコーダ１０５に出力される。
【００５０】
アップ／ダウンカウンタ１０４から出力された信号Ｑ０〜Ｑ５が、１段目のデコーダ１０５に信号Ａ〜Ｆとして入力されてデコードされ、信号「００００００」〜「１１１１０１」が出力される。この信号が２段目のデコーダ１０６に入力されてデコードされ、スイッチング制御信号Ｓ０〜Ｓ３７が生成されて抵抗器１０７に出力される。これにより、抵抗器１０７における各スイッチＳ０〜Ｓ３７のオン／オフが所定のデューティで制御されて、所望の減衰ステップ数が実現される。
【００５１】
デコーダ１０５の具体的な回路構成の一例は、図６に示されるようである。アップ／ダウンカウンタ１０４からの出力信号Ｑ０〜Ｑ５が端子Ａ〜Ｆに入力され、デコードした結果が「００００００」〜「１１１１０１」として出力される。デコーダ１０６は、後述するように各実施の形態によって相違する構成を備える。
【００５２】
次に、本実施の形態により、従来と同様にスイッチと同数の入力信号を用いてより多くの減衰ステップ数を実現する原理について、図７〜図９を用いて説明する。
【００５３】
従来のように、１つのスイッチをオン又はオフさせると、図７に示されるように電圧Ｖ２又はＶ１の２種類のレベルが得られる。
【００５４】
しかし、図８に示されるように、デューティを１／２に設定すると、（Ｖ１＋Ｖ２）／２の新たなレベルを生成することができるので、電圧Ｖ２、（Ｖ１＋Ｖ２）／２、Ｖ１の３種類のレベルが得られる。
【００５５】
さらに、図９に示されるように、デューティを３／４、１／２、１／４に設定すると、（Ｖ１＋３・Ｖ２）／４、（Ｖ１＋Ｖ２）／２、（３・Ｖ１＋Ｖ２）／４の新たな３つのレベルを得ることができる。これにより、電圧Ｖ２、（Ｖ１＋３・Ｖ２）／４、（Ｖ１＋Ｖ２）／２、（３・Ｖ１＋Ｖ２）／４、Ｖ１の５種類のレベルが得られる。
【００５６】
図１０及び図１１に、本実施の形態におけるスイッチ素子Ｓ０〜Ｓ３７のオン／オフのタイミングチャートを示す。尚、本実施の形態における抵抗器１０７の構成は、図２５に示されたものと同一とする。
【００５７】
ここでは、スイッチング制御信号を生成する際に用いるクロックとして、３種類のクロックＣＫ１、クロックＣＫ２、クロックＣＫ３を用いている。それぞれのデューティは、クロックＣＫ１が１／２、クロックＣＫ２が１／４、クロックＣＫ３が３／４である。
【００５８】
本実施の形態では、例えば、０ｄＢと−１ｄＢの間における−０．５ｄＢを生成するために、０ｄＢを生成するスイッチＳ０と−１ｄＢを生成するスイッチＳ１とを相補的（一方がオンの時、他方はオフ）かつ周期的にデューティ１／２で高速に切り換えている。例えば２０ｋＨｚ以上の高速で切り換えることにより、耳には約０．５ｄＢの減衰量に聞こえるため、クリック音を抑制することができる。即ち、二つのスイッチＳ０とＳ１とをオン／オフする周期は、可聴周波数の逆数より小さいことが望ましい。このような周期とすることで、減衰量が切り替わるときのリップル成分の周波数が可聴帯域を超えるので、不快なビート音の発生を防止することができる。
【００５９】
同様の原理で、０ｄＢを生成するスイッチＳ０を３／４デューティで切り換え、これと交互に−１ｄＢを生成するスイッチＳ１を１／４デューティで切り換えることにより、−０．２５ｄＢを生成することができる。
【００６０】
さらに同様に、０ｄＢを生成するスイッチＳ０を１／４デューティで切り換え、これと交互に−１ｄＢを生成するスイッチＳ１を３／４デューティで切り換えることにより、−０．７５ｄＢを生成することができる。
【００６１】
このように、隣接する−ｘ（ｘは０〜３７の範囲の任意の整数）ｄＢを生成するスイッチＳｘと、−（ｘ＋１）ｄＢを生成するスイッチＳ（ｘ＋１）とにおいて、−ｘｄＢ側のスイッチＳｘをａ／ｂデューティでオン／オフ制御し、−（ｘ＋１）ｄＢ側のスイッチＳ（ｘ＋１）を（ｂ−ａ）／ｂデューティ  で相補的かつ周期的にオン／オフ制御することで−ｘｄＢと−（ｘ＋１）ｄＢの減衰量をａ：ｂに内分した減衰量を得ることができる。
【００６２】
尚、本実施の形態では１／４デューティ間隔となっているが、デューティをさらに大きく（例えば１／８、１／１６、…）することで、さらに減衰ステップ幅を細かくすることが可能である。
【００６３】
ただし、オン／オフの時間幅が小さくなるに従い、スイッチＳ０〜Ｓ３７のオン／オフ速度の限界によりスイッチング動作が追従できなくなって破綻をきたすおそれがあるので、スイッチングの応答性を考慮してデューティを設定する必要がある。
【００６４】
図１２に、このようなスイッチング制御信号Ｓ０〜Ｓ３７を生成するデコーダ１０６の具体的な構成の一例を示す。
【００６５】
図１を用いて説明したように、１段目のデコーダ１０５から信号「００００００」〜「１１１１０１」が出力され、この信号がデコーダ１０６に入力される。デコーダ１０６は、図１２に示されるような論理構成を備え、図１０、図１１に示された波形を有するスイッチング制御信号Ｓ０〜Ｓ３７を生成して出力する。
【００６６】
本実施の形態によれば、従来用いていた図２５に示された抵抗器と同様の構成を有する抵抗器を使用し、スイッチＳ０〜Ｓ３７のオン／オフのデューティを制御することで、回路規模の増加を最小限に抑えつつ、スイッチの数より多くの減衰ステップ数を実現して減衰ステップ幅をより小さくすることにより、減衰量の変化をより滑らかにすることができるので、クリック音を軽減することが可能である。
【００６７】
ここで、全てのスイッチＳ０〜Ｓ３７のオン／オフに対して減衰ステップ幅を小さくするようにデューティを制御してもよい。しかし、図１０〜図１１に示されたように、減衰ステップ幅が相対的に大きい部分にのみ適用することで、スイッチング制御信号を生成する回路規模を縮小することができる。
【００６８】
（２）第２の実施の形態
本発明の第２の実施の形態による可変抵抗回路について説明する。
【００６９】
本実施の形態は、上記第１の実施の形態と同様に図１に示された構成を備えるが、デコーダ１０６及び抵抗器１０７の回路構成が相違する。
【００７０】
本実施の形態における抵抗器の構成を図１３に示す。上記第１の実施の形態における図２５に示された抵抗器と比較し、本実施の形態の抵抗器はさらに、スイッチＳ０〜Ｓ３７と、入力端子ＩＮ、又は各抵抗との接続点との間に、抵抗Ｒ４０〜Ｒ５８が直列に接続されている点で相違する。
【００７１】
例えば、抵抗Ｒ４０は入力端子ＩＮとスイッチＳ０との間、抵抗Ｒ４１は抵抗Ｒ０とＲ１との接続点とスイッチＳ１との間、抵抗Ｒ４２は抵抗Ｒ１とＲ２との接続点とスイッチＳ２との間、…、抵抗Ｒ５８は抵抗Ｒ１７とＲ１８との接続点とスイッチＳ１８との間に接続されている。
【００７２】
このような構成を有する抵抗器のスイッチＳ０〜Ｓ３７のオン／オフを制御するスイッチング制御信号Ｓ０〜Ｓ３７のタイミングチャートを、図１４及び図１５に示す。
【００７３】
また、このような波形を有するスイッチング制御信号Ｓ０〜Ｓ３７を生成する２段目のデコーダ１０６の具体的な回路構成の一例を図１６に示す。
【００７４】
尚、本実施の形態では、上記第１の実施の形態と異なり、１種類のクロックＣＫを用いている。このクロックＣＫは、デューティが１／２である。このように本実施の形態では、第１の実施の形態と比較し抵抗器にさらに抵抗Ｒ４０〜Ｒ５８を付加させたことで、１種類のクロックＣＫのみを用いながら同数の減衰ステップ数を実現している。
【００７５】
例えば、減衰量０ｄＢと−１ｄＢの間の中間の減衰量−０．５ｄＢを生成するため、０ｄＢを生成するスイッチＳ０と−１ｄＢを生成するスイッチＳ１との両方をオンさせる。
【００７６】
これにより、スイッチＳ０からスイッチＳ１に至る抵抗Ｒ４０、Ｒ０、Ｒ４１が直列接続され、抵抗Ｒ４０とＲ４１との接続点が、出力端子ＯＵＴに接続されることとなる。そこで、抵抗Ｒ４０、Ｒ４１の値を適当に決めてやることで、−０．５ｄＢを生成することができる。
【００７７】
ここで、抵抗値を設定する手法について、図１７〜図２１を用いて説明する。
【００７８】
図１７に示されるようにインピーダンスＺａ、Ｚｂ、ＺｃがＹ接続された場合、図１８に示されるようにインピーダンスＺａｂ、Ｚｂｃ、Ｚｃａが△接続された場合を考えると、両者の間には次のような式（１）〜（６）が成り立つ。
Ｚａ＝Ｚａｂ・Ｚｃａ／（Ｚａｂ＋Ｚｂｃ＋Ｚｃａ）          （１）
Ｚｂ＝Ｚｂｃ・Ｚａｂ／（Ｚａｂ＋Ｚｂｃ＋Ｚｃａ）          （２）
Ｚｃ＝Ｚｃａ・Ｚｂｃ／（Ｚａｂ＋Ｚｂｃ＋Ｚｃａ）          （３）
Ｚａｂ＝（Ｚａ・Ｚｂ＋Ｚｂ・Ｚｃ＋Ｚｃ・Ｚａ）／Ｚｃ      （４）
Ｚｂｃ＝（Ｚａ・Ｚｂ＋Ｚｂ・Ｚｃ＋Ｚｃ・Ｚａ）／Ｚａ      （５）
Ｚｃａ＝（Ｚａ・Ｚｂ＋Ｚｂ・Ｚｃ＋Ｚｃ・Ｚａ）／Ｚｂ      （６）
【００７９】
この関係を前提とし、図１９に示された構成における隣接する二つの減衰ステップを考える。
【００８０】
入力端子ＩＮと接地端子ＲＥＦとの間に、抵抗αｒ、ｒ、βｒが直列に接続されており、抵抗αｒと抵抗ｒとの接続点ＳＳ１、抵抗ｒと抵抗βｒとの接続点ＳＳ２における減衰ステップを求める。
【００８１】
先ず、接続点ＳＳ１における抵抗分圧比ＲＳＳ１は、
2004357169.tif 000003
となる。但し、τ＝α＋β＋１とする。
【００８２】
接続点ＳＳ２における抵抗分圧比ＲＳＳ２は、
2004357169.tif 000004
となる。
【００８３】
ここで、図１９に示された接続関係に上記第２の実施の形態における抵抗器の構成を適用すると、図２０に示されたような構成が得られる。即ち、抵抗αｒと抵抗ｒとの接続点ＳＳ１と、抵抗ｒと抵抗βｒとの接続点ＳＳ２との間に、抵抗ａｒ、ｂｒを直列に接続する。
【００８４】
この場合の抵抗ａｒと抵抗ｂｒとの接続点ＳＳ１．５における抵抗分圧比ＲＳＳ１．５が、
ＲＳＳ１．５＝（β＋１／２）／（α＋β＋１）＝（β＋１／２）／τ  （９）
となるように、抵抗ａｒ、ｂｒの関係を設定することで、接続点ＳＳ１の減衰ステップ１と接続点ＳＳ２の減衰ステップ２との中間の減衰ステップ１．５を生成することができる。
【００８５】
ここで、図１７、図１８に示されたΔ−Ｙ変換を適用すると、図２１に示された抵抗ｒ１、ｒ２、ｒ３には、次のような式が成り立つ。
ｒ１＝ａｒ・ｒ／（ａｒ＋ｂｒ＋ｒ）＝ａｒ／（ａ＋ｂ＋１）  （１０）
ｒ２＝ｂｒ／（ａ＋ｂ＋１）                                （１１）
ｒ３＝ａｂｒ／（ａ＋ｂ＋１）                              （１２）
【００８６】
これより、抵抗ｒ３が接続された端子ＳＳ１．５における抵抗分圧比ＲＳＳ１．５は、
2004357169.tif 000005
が成り立つように、抵抗ａｒの抵抗値ａと、抵抗ｂｒの抵抗値ｂを設定することで、端子ＳＳ１．５における抵抗分圧比を、接続点ＳＳ１と接続点ＳＳ２の中間値にすることができる。
【００８７】
これより、次式が得られる。
ａ−ｂ＝（β−α）／（α＋β＋１）＝（β−α）／τ            （１５）
【００８８】
尚、図１３に示された抵抗Ｒ４０〜Ｒ５８の各抵抗値は、上記手法を用いて計算して得られた値である。
【００８９】
図１４、図１５に示されたスイッチング制御信号は、デューティ１／２の単一のクロックＣＫを用いて、隣接する二つのスイッチのオン／オフをデューティ１／２で切り換えている。
【００９０】
これに対し、図２２、図２３及び図２４に示されたスイッチング制御信号は、上記第１の実施の形態と同様に、３種類のクロックＣＫ１、ＣＫ２、ＣＫ３に基づいている。クロックＣＫ１は１／２デューティ、クロックＣＫ２は１／４デューティ、クロックＣＫ３は３／８デューティである。
【００９１】
このようなクロックＣＫ１〜ＣＫ３を用いて、所望の減衰ステップ数を実現してもよい。
【００９２】
例えば、−１／８ｄＢを生成するために、０ｄＢを生成するスイッチＳ０をオンし、−１ｄＢを生成するスイッチＳ１をデューティ１／４で高速に切り換える。
【００９３】
同様に、−２／８ｄＢを生成するために、０ｄＢを生成するスイッチＳ０をオンし、スイッチＳ１を１／２デューティで切り換える。
【００９４】
−３／８ｄＢを生成するため、０ｄＢを生成するスイッチＳ０をオンし、−１ｄＢを生成するスイッチＳ１を３／４デューティで切り換える。
【００９５】
さらに同様に、−１／２ｄＢを生成するため、０ｄＢを生成するスイッチＳ０と−１ｄＢを生成するスイッチＳ１を共にオンする。
【００９６】
本実施の形態によれば、上記第１の実施の形態と同様に、回路規模の増大を抑制しつつ、スイッチの数より多くの減衰ステップを生成することで、減衰ステップ幅を縮小し、減衰量をより滑らかに変化させることで、クリック音を抑制することが可能である。
【００９７】
また、本実施の形態における抵抗器は、図１３に示されたように、入力端子ＩＮ及び抵抗Ｒ０〜Ｒ１８の各接続点と、スイッチＳ０〜Ｓ１８との間に、抵抗Ｒ４０〜Ｒ５８が接続されている。これにより、減衰ステップ数を増加させることができるだけでなく、隣接するスイッチのオン／オフを制御するスイッチング制御信号の波形のずれにより、両方のスイッチが共にオンしたような場合にも、異常に高い電圧が発生して動作に支障をきたすことを防止することができる。従って、第２の実施の形態に限らず上記第１の実施の形態においても同様な箇所に少なくとも一つの抵抗を接続してもよい。
【００９８】
また、上記第１の実施の形態と同様に第２の実施の形態においても、隣接する二つのスイッチを相補的にオン／オフさせる場合の周期は、可聴周波数の逆数より小さいことが望ましい。このような周期に設定することで、減衰量が切り替わるときのリップル成分の周波数が可聴帯域を超えるので、不快なビート音の発生を防止することができる。
【００９９】
上述した実施の形態はいずれも一例であって、本発明を限定するものではない。例えば、図１に示された構成では、スイッチング制御回路として、デコーダ１０２、コンパレータ１０３、アップ／ダウンカウンタ１０４、デコーダ１０５、デコーダ１０６及び１０７を備えている。しかしこの構成に限らず、与えられた入力データを用いて、抵抗器１０７における隣接する二つのスイッチにおいて、所定のデューティで相補的かつ周期的にオンし、あるいは共にオンし、あるいは一方をオンして他方を所定のデューティで周期的にオンすることで、一方のみをオンした場合の二つの減衰量の中間の減衰量を実現し、抵抗器１０７のスイッチの数より多い減衰ステップ数をもたらすものであれば、他の構成を備えてもよい。
【０１００】
同様に、抵抗器における抵抗の数、スイッチの数は任意に設定することができ、またスイッチのオン／オフを制御するスイッチング制御信号の波形は図１０、図１１、図１４、図１５に限定されない。
【０１０１】
【発明の効果】
以上説明したように、本発明の可変抵抗回路は、抵抗器における隣接する二つのスイッチにおいて、従来は一方をオンし他方をオフすることで減衰量ａを生成し、あるいは一方をオフして他方をオンして減衰量ｂを生成していたが、所定のデューティで相補的かつ周期的にオンし、あるいは共にオンし、あるいは一方をオンして他方を所定のデューティで周期的にオンすることで、減衰量ａとｂとの間の減衰量を実現し、これによりスイッチの数より多い減衰ステップ数をもたらすことで、減衰ステップ幅を縮小して減衰量を滑らかに変化させ、回路規模の増大を抑制しつつクリック音の発生を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１、第２の実施の形態による可変抵抗回路の構成を示すブロック図。
【図２】同可変抵抗回路に含まれるデコーダ１０２の動作を示すフローチャート。
【図３】同デコーダ１０２の入出力信号の対応関係を示す説明図。
【図４】同可変抵抗回路に含まれるコンパレータ１０３の構成を示すブロック図。
【図５】同可変抵抗回路に含まれるアップ／ダウンカウンタ１０４の構成を示すブロック図。
【図６】同可変抵抗回路に含まれるデコーダ１０５の構成を示すブロック図。
【図７】同可変抵抗回路において２段階の減衰ステップを生成するために用いるスイッチング制御信号の波形を示すタイムチャート。
【図８】同可変抵抗回路において３段階の減衰ステップを生成するために用いるスイッチング制御信号の波形を示すタイムチャート。
【図９】同可変抵抗回路において４段階の減衰ステップを生成するために用いるスイッチング制御信号の波形を示すタイムチャート。
【図１０】本発明の第１の実施の形態による可変抵抗回路の抵抗器に入力するスイッチング制御信号の波形を示すタイミングチャート。
【図１１】同可変抵抗回路の抵抗器に入力するスイッチング制御信号の波形を示すタイミングチャート。
【図１２】同可変抵抗回路に含まれるデコーダ１０７の構成を示すブロック図。
【図１３】本発明の第２の実施の形態による可変抵抗回路に含まれる抵抗器の構成を示す回路図。
【図１４】同可変抵抗回路の抵抗器に入力するスイッチング制御信号の波形を示すタイミングチャート。
【図１５】同可変抵抗回路の抵抗器に入力するスイッチング制御信号の波形を示すタイミングチャート。
【図１６】同可変抵抗回路に含まれるデコーダ１０７の構成を示すブロック図。
【図１７】同可変抵抗回路においてΔ−Ｙ変換の演算を示すための説明図。
【図１８】同可変抵抗回路においてΔ−Ｙ変換の演算を示すための説明図。
【図１９】同可変抵抗回路において入力端子と接地端子との間に直列に接続された複数の抵抗の接続点の電位を示すための回路図。
【図２０】同可変抵抗回路において入力端子と接地端子との間に直列に接続された複数の抵抗の複数の接続点に抵抗を直列に接続した接続点の電位を示すための回路図。
【図２１】図２０に示された接続点の電位を説明するための回路図。
【図２２】本発明の第２の実施の形態による可変抵抗回路において用いる他のスイッチ制御信号の波形を示すタイムチャート。
【図２３】同可変抵抗回路において用いる同スイッチング制御信号の波形を示すタイミングチャート。
【図２４】同可変抵抗回路において用いる同スイッチング制御信号の波形を示すタイミングチャート。
【図２５】従来の可変抵抗回路に含まれる抵抗器の構成を示す回路図。
【図２６】同可変抵抗回路に含まれるスイッチの記号を示す説明図。
【図２７】同可変抵抗回路に含まれるスイッチの具体的な構成を示す回路図。
【図２８】同可変抵抗回路の構成を示すブロック図。
【図２９】同可変抵抗回路に含まれるデコーダの構成を示す回路図。
【図３０】同デコーダに含まれるＤラッチの記号を示す説明図。
【図３１】同Ｄラッチの構成を示す回路図。
【図３２】従来の可変抵抗回路に含まれるデコーダの入出力信号の対応関係と減衰量とを示す説明図。
【図３３】同可変抵抗回路においてクリック音が発生する原理を説明した波形図。
【図３４】同可変抵抗回路を用いたボリュームシステムの構成を示した回路図。
【図３５】同可変抵抗回路において存在するオフセット電圧を示した説明図。
【図３６】従来の可変抵抗回路を用いた他のボリュームシステムの構成を示した回路図。
【符号の説明】
１０１  入力データ
１０２、１０５、１０６  デコーダ
１０３  コンパレータ
１０４  アップ／ダウンカウンタ
１０７  抵抗器
２０１、２１１、２１２  回路ブロック
ＮＡ２０１  ＮＡＮＤ回路
ＮＲ２０１  ＮＯＲ回路
ＡＮ２０１  ＡＮＤ回路
Ｒ０〜Ｒ３６、Ｒ４０〜Ｒ５８  抵抗
Ｓ０〜Ｓ３７  スイッチ
【図１】
2004357169.tif 000006
【図２】
2004357169.tif 000007
【図３】
2004357169.tif 000008
【図４】
2004357169.tif 000009
【図５】
2004357169.tif 000010
【図６】
2004357169.tif 000011
【図７】
2004357169.tif 000012
【図８】
2004357169.tif 000013
【図９】
2004357169.tif 000014
【図１０】
2004357169.tif 000015
【図１１】
2004357169.tif 000016
【図１２】
2004357169.tif 000017
【図１３】
2004357169.tif 000018
【図１４】
2004357169.tif 000019
【図１５】
2004357169.tif 000020
【図１６】
2004357169.tif 000021
【図１７】
2004357169.tif 000022
【図１８】
2004357169.tif 000023
【図１９】
2004357169.tif 000024
【図２０】
2004357169.tif 000025
【図２１】
2004357169.tif 000026
【図２２】
2004357169.tif 000027
【図２３】
2004357169.tif 000028
【図２４】
2004357169.tif 000029
【図２５】
2004357169.tif 000030
【図２６】
2004357169.tif 000031
【図２７】
2004357169.tif 000032
【図２８】
2004357169.tif 000033
【図２９】
2004357169.tif 000034
【図３０】
2004357169.tif 000035
【図３１】
2004357169.tif 000036
【図３２】
2004357169.tif 000037
【図３３】
2004357169.tif 000038
【図３４】
2004357169.tif 000039
【図３５】
2004357169.tif 000040
【図３６】
2004357169.tif 000041
【手続補正書】
【提出日】平成16年4月7日(2004.4.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力端子と所定電位端子との間に直列に接続された第１、第２、…、第ｎ−１（ｎは３以上の整数）の抵抗と、
前記入力端子と前記第１の抵抗の一端との接続点、前記第１の抵抗の他端と前記第２の抵抗の一端との接続点、…、前記第ｎ−２の抵抗の他端と前記第ｎ−１の抵抗の一端との接続点、前記ｎ−１の抵抗の他端と前記所定電位端子との接続点にそれぞれの一端が接続され、他端が全て出力端子に接続された第１、第２、…、第ｎのスイッチとを有する抵抗器と、
前記第１、第２、…、第ｎのスイッチのオン／オフを制御するスイッチング制御信号を生成して前記第１、第２、…、第ｎのスイッチに与えるスイッチング制御回路と、
を備え、
前記スイッチング制御回路は、それぞれ隣接する前記第１のスイッチと前記第２のスイッチ、前記第２のスイッチと前記第３のスイッチ、…、前記第ｎ−１のスイッチと前記第ｎのスイッチとの組み合わせにおける一組において、一方のスイッチをａ／ｂ（ａ、ｂは、ａ＜ｂを満たす正数）デューティで、他方のスイッチを（ｂ−ａ）／ｂデューティで相補的かつ周期的にオン／オフさせる前記スイッチング制御信号を前記第１、第２、…、第ｎのスイッチに与えることで、前記一方のスイッチのみをオンした場合の減衰量ｘと前記他方のスイッチのみをオンした場合の減衰量ｙとをａ：（ｂ−ａ）に内分した減衰量を得ることで、前記第１、第２、…、第ｎ−１のスイッチのいずれか１つをオンすることで得られるｎ個の減衰ステップに加えて、ｍ（ｍは、正の整数）個の追加減衰ステップを生成することを特徴とする可変抵抗回路。
【請求項２】
前記入力端子と前記第１の抵抗の一端との接続点と前記第１のスイッチの前記一端との間、前記第１の抵抗の他端と前記第２の抵抗の一端との接続点と前記第２のスイッチの前記一端との間、…、前記第ｎ−２の抵抗の他端と前記第ｎ−１の抵抗の一端との接続点と前記第ｎ−１のスイッチの前記一端との間、前記ｎ−１の抵抗の他端と前記所定電位端子との接続点と前記第ｎのスイッチの前記一端との間の少なくともいずれか一箇所に、抵抗が接続されていることを特徴とする請求項１記載の可変抵抗回路。
【請求項３】
入力端子と所定電位端子との間に直列に接続された第１ａ、第２ａ、…、第（ｎ−１）ａの抵抗と、
前記入力端子と前記第１ａの抵抗の一端との接続点に一端が接続された第１ｂの抵抗と、前記第１ａの抵抗の他端と前記第２ａの抵抗の一端との接続点に一端が接続された第２ｂの抵抗と、…、第（ｋ−１）（ｋは、ｋ＜ｎ−１を満たす正数）ａの抵抗の他端と第ｋａの抵抗の一端に一端が接続された第ｋｂの抵抗と、
前記第１ｂの抵抗の他端、前記第２ｂの抵抗の他端、…、前記第ｋｂの抵抗の他端、第ｋａの抵抗の他端と（ｋ＋１）ａの一端との接続点、…、前記（ｎ−１）ａの抵抗の他端と前記所定電位端子との接続点にそれぞれの一端が接続され、他端が全て出力端子に接続された第１、第２、…、第ｎのスイッチとを有する抵抗器と、
前記第１、第２、…、第ｎのスイッチのオン／オフを制御するスイッチング制御信号を生成して前記第１、第２、…、第ｎのスイッチに与えるスイッチング制御回路と、
を備え、
前記スイッチング制御回路は、それぞれ隣接する前記第１のスイッチと前記第２のスイッチ、前記第２のスイッチと前記第３のスイッチ、…、前記第ｋ−１のスイッチと前記第ｋのスイッチとの組み合わせにおける一組において、一方のスイッチのみをオンさせたときの減衰量をｘ、他方のスイッチのみをオンさせたときの減衰量をｙとしたとき、ｘとｙの中間の減衰量が得られるように、前記一方のスイッチ及び前記他方のスイッチを同時にオンし、または前記一方のスイッチをオンさせて前記他方のスイッチをａ／ｂデューティで周期的にオン／オフさせ、あるいはまた前記一方のスイッチをａ／ｂデューティで周期的にオン／オフさせ前記他方のスイッチをオンさせるように、前記スイッチング制御信号を前記第１、第２、…、第ｎのスイッチに与え、
前記一方のスイッチのみをオンさせたときの減衰量をｘ、前記他方のスイッチのみをオンさせたときの減衰量をｙとしたとき、前記第１ｂ、第２ｂ、…、第ｋｂの抵抗は、前記一方のスイッチ及び前記他方のスイッチを同時にオンさせたときに、減衰量が（ｘ＋ｙ）／２となるようにそれぞれの抵抗値が設定されており、
これにより、前記一方のスイッチをオンさせ、前記他方のスイッチをａ／ｂデューティで周期的にオン／オフさせることで、減衰量ｘと減衰量（ｘ＋ｙ）／２とをａ：（ｂ−ａ）に内分した減衰量を生成し、前記一方のスイッチをａ／ｂデューティで周期的にオン／オフさせ、前記他方のスイッチをオンさせることで、減衰量（ｘ＋ｙ）／２と減衰量ｙとを（ｂ−ａ）：ａに内分した減衰量を生成するようにしたことを特徴とする可変抵抗回路。
【請求項４】
前記一方のスイッチ及び／又は前記他方のスイッチをオン／オフさせる周期は、可聴周波数の逆数より小さいことを特徴とする請求項１乃至３のいずれかに記載の可変抵抗回路。
【請求項５】
前記スイッチング制御回路は、少なくともｎ個の入力データを与えられ、少なくともｎ＋ｍ個の出力データに変換する変換回路と、
前記出力データを与えられ、前記スイッチング制御信号を生成して出力するデコーダとを有することを特徴とする請求項１乃至４のいずれかに記載の可変抵抗回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
また、前記入力端子と前記第１の抵抗の一端との接続点と前記第１のスイッチの前記一端との間、前記第１の抵抗の他端と前記第２の抵抗の一端との接続点と前記第２のスイッチの前記一端との間、…、前記第ｎ−２の抵抗の他端と前記第ｎ−１の抵抗の一端との接続点と前記第ｎ−１のスイッチの前記一端との間、前記ｎ−１の抵抗の他端と前記所定電位端子との接続点と前記第ｎのスイッチの前記一端との間の少なくともいずれか一箇所に、抵抗が接続されていてもよい。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
本発明の可変抵抗回路は、入力端子と所定電位端子との間に直列に接続された第１ａ、第２ａ、…、第（ｎ−１）ａの抵抗と、
前記入力端子と前記第１ａの抵抗の一端との接続点に一端が接続された第１ｂの抵抗と、前記第１ａの抵抗の他端と前記第２ａの抵抗の一端との接続点に一端が接続された第２ｂの抵抗と、…、第（ｋ−１）ａの抵抗の他端と第ｋａの抵抗の一端に一端が接続された第ｋｂの抵抗と、
前記第１ｂの抵抗の他端、前記第２ｂの抵抗の他端、…、前記第ｋｂの抵抗の他端、第ｋａの抵抗の他端と（ｋ＋１）ａの一端との接続点、…、前記（ｎ−１）ａの抵抗の他端と前記所定電位端子との接続点にそれぞれの一端が接続され、他端が全て出力端子に接続された第１、第２、…、第ｎのスイッチとを有する抵抗器と、
前記第１、第２、…、第ｎのスイッチのオン／オフを制御するスイッチング制御信号を生成して前記第１、第２、…、第ｎのスイッチに与えるスイッチング制御回路とを備え、
前記スイッチング制御回路は、それぞれ隣接する前記第１のスイッチと前記第２のスイッチ、前記第２のスイッチと前記第３のスイッチ、…、前記第ｋ−１のスイッチと前記第ｋのスイッチとの組み合わせにおける一組において、一方のスイッチのみをオンさせたときの減衰量をｘ、他方のスイッチのみをオンさせたときの減衰量をｙとしたとき、ｘとｙの中間の減衰量が得られるように、前記一方のスイッチ及び前記他方のスイッチを同時にオンし、または前記一方のスイッチをオンさせて前記他方のスイッチをａ／ｂデューティで周期的にオン／オフさせ、あるいはまた前記一方のスイッチをａ／ｂデューティで周期的にオン／オフさせ前記他方のスイッチをオンさせるように、前記スイッチング制御信号を前記第１、第２、…、第ｎのスイッチに与え、
前記一方のスイッチのみをオンさせたときの減衰量をｘ、前記他方のスイッチのみをオンさせたときの減衰量をｙとしたとき、前記第１ｂ、第２ｂ、…、第ｋｂの抵抗は、前記一方のスイッチ及び前記他方のスイッチを同時にオンさせたときに、減衰量が（ｘ＋ｙ）／２となるようにそれぞれの抵抗値が設定されており、
これにより、前記一方のスイッチをオンさせ、前記他方のスイッチをａ／ｂデューティで周期的にオン／オフさせることで、減衰量ｘと減衰量（ｘ＋ｙ）／２とをａ：（ｂ−ａ）に内分した減衰量を生成し、前記一方のスイッチをａ／ｂデューティで周期的にオン／オフさせ、前記他方のスイッチをオンさせることで、減衰量（ｘ＋ｙ）／２と減衰量ｙとを（ｂ−ａ）：ａに内分した減衰量を生成するようにしたことを特徴とする。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
ここで、前記一方のスイッチ及び／又は前記他方のスイッチをオン／オフさせる周期は、可聴周波数の逆数より小さいことが望ましい。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
前記スイッチング制御回路は、少なくともｎ個の入力データを与えられ、少なくともｎ＋ｍ個の出力データに変換する変換回路と、前記出力データを与えられ、前記スイッチング制御信号を生成して出力するデコーダとを有することもできる。