(57)【要約】【課題】画素領域の一部において表示の輝度むらを認識できないように構成。【解決手段】液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極が備えられ、前記画素電極と対向電極とが保護膜の上面に形成されるとともに、前記画素電極の一部が該保護膜に形成されたスルーホールを通して前記スイッチング素子の一つの電極から延在される延在部に電気的に接続され、前記延在部およびその近傍を遮光する遮光手段が設けられている。【選択図】　　　　図１
2004109418.tif 000002
【特許請求の範囲】
【請求項１】
液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極が備えられ、
前記画素電極と対向電極とが保護膜の上面に形成されるとともに、前記画素電極の一部が該保護膜に形成されたスルーホールを通して前記スイッチング素子の一つの電極から延在される延在部に電気的に接続され、
前記延在部およびその近傍を遮光する遮光手段が設けられていることを特徴とする液晶表示装置。
【請求項２】
液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を発生せしめる対向電極が備えられ、
前記画素電極、対向電極、および対向電圧信号線とが保護膜の上面に形成されるとともに、前記画素電極の一部が該保護膜に形成されたスルーホールを通して前記スイッチング素子の一つの電極から延在される延在部に電気的に接続され、
前記スイッチング素子の一つの電極から延在される延在部のうち、前記対向電極および対向電圧信号線で重ねられていない箇所およびその近傍を遮光する遮光手段が設けられていることを特徴とする液晶表示装置。
【請求項３】
前記遮光手段は、少なくともゲート信号線およびその近傍を遮光する遮光膜の一部を延在させて形成されたものであることを特徴とする請求項１、２のうちいずれかに記載の液晶表示装置。
【請求項４】
前記遮光手段は、前記各基板のうち一方の基板の液晶側の面に形成されていることを特徴とする請求項１、２のうちいずれかに記載の液晶表示装置。
【請求項５】
液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を発生せしめる対向電極が備えられ、
前記画素電極、対向電極、および対向電圧信号線とが保護膜の上面に形成されるとともに、前記画素電極の一部が該保護膜に形成されたスルーホールを通して前記スイッチング素子の一つの電極から延在される延在部に電気的に接続され、
前記スイッチング素子の一つの電極から延在される延在部と絶縁膜を介して交差し、前記ゲート信号線に近接しかつほぼ平行に走行するストレージ配線を備え、
かつ、前記対向電圧信号線はゲート信号線およびストレージ配線を充分に被う程度の幅を有して形成されているとともに、
前記各基板のうち他方の基板の液晶側の面に、前記ゲート信号線を被う程度の幅を有するとともに、前記スイッチング素子の一つの電極から延在される延在部のうち、前記画素電極および対向電圧信号線で重ねられていない箇所およびその近傍部にまで延在する延在部を有する遮光膜が形成されていることを特徴とする液晶表示装置。
【請求項６】
液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を発生せしめる対向電極が備えられ、
前記画素電極、対向電極、および対向電圧信号線とが保護膜の上面に形成されるとともに、前記画素電極の一部が該保護膜に形成されたスルーホールを通して前記スイッチング素子の一つの電極から延在される延在部に電気的に接続され、
前記スイッチング素子の一つの電極から延在される延在部と絶縁膜を介して交差し、前記ゲート信号線に近接しかつほぼ平行に走行するストレージ配線を備え、
かつ、前記対向電圧信号線はゲート信号線およびストレージ配線を充分に被う程度の幅を有して形成されているとともに、
前記各基板のうち他方の基板の液晶側の面に、前記ゲート信号線を被う程度の幅を有する第１遮光膜が形成されているとともに、前記各基板のうち一方の基板の液晶側の面に、前記スイッチング素子の一つの電極から延在される延在部のうち、前記画素電極および対向電圧信号線で重ねられていない箇所およびその近傍部を遮光する第２遮光膜が形成されていることを特徴とする液晶表示装置。
【請求項７】
液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を発生せしめる対向電極が備えられ、
前記画素電極、対向電極、および対向電圧信号線とが保護膜の上面に形成されるとともに、前記画素電極の一部が該保護膜に形成されたスルーホールを通して前記スイッチング素子の一つの電極から延在される延在部に電気的に接続され、
画素領域のほぼ中央にて、絶縁膜を介して画素電極と重ねられて前記ゲート信号線とほぼ平行に走行するストレージ配線を備えるとともに、
少なくとも、前記ストレージ配線の走行する部分であって、画素電極および対向電極と重ねられていない部分およびその近傍を遮光する遮光手段が備えられていることを特徴とする液晶表示装置。
【請求項８】
前記遮光手段は、各基板のうち一方の基板の液晶側の面に形成されていることを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記遮光手段は、各基板のうち他方の基板の液晶側の面に形成されていることを特徴とする請求項７に記載の液晶表示装置。
【請求項１０】
前記保護膜は、有機材料、あるいは無機材料および有機材料層の順次積層体から構成されていることを特徴とする請求項１から９のうちいずれかに記載の液晶表示装置。
【請求項１１】
スイッチング素子は、その半導体層がアモルファスおよび多結晶のいずれかで構成されていることを特徴とする請求項１から９のうちいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、いわゆる横電界方式と称される液晶表示装置に関する。
【０００２】
【従来の技術】
横電界方式と称される液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板の液晶側の各画素領域に画素電極とこの画素電極との間に電界を発生せしめる対向電極とが形成されて構成されている。
そして、前記電界の強度を高めるため、これら画素電極と対向電極はそれらが交互に配置される複数の電極群で構成されるのが通常である。
【０００３】
このような構成において、各画素のいわゆる開口率を向上させるため、たとえば対向電極をドレイン信号線の上方に絶縁膜を介して重畳させるとともに透光性の導電材で形成したものが知られている。
そして、前記絶縁膜は、対向電極とドレイン信号線との間の容量を低減させるため、その誘電率の小さいものを用い、また、電界の強度を高めるため、画素電極は対向電極と同層で形成するものも知られている。
【０００４】
【発明が解決しようとする課題】
しかし、このように構成された液晶表示装置は、画素領域の一部において表示の輝度むらや残像が生じることが確かめられた。
すなわち、誘電率の小さい前記絶縁膜下において、導体層が存在した場合、この導体層と該絶縁膜上の対向電極あるいは画素電極との間にその電位差による電界が発生し、この電界によって前記絶縁膜に帯電が生じ、この帯電が原因して上記のような輝度むらが目視されることが判明した。
本発明は、このような事情に基づいてなされたもので、その目的は、画素領域の一部において表示の輝度むらを認識できないように構成した液晶表示装置を提供することにある。
【０００５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００６】
手段１．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極が備えられ、
前記画素電極と対向電極とが保護膜の上面に形成されるとともに、前記画素電極の一部が該保護膜に形成されたスルーホールを通して前記スイッチング素子の一つの電極から延在される延在部に電気的に接続され、
前記延在部およびその近傍を遮光する遮光手段が設けられていることを特徴とするものである。
【０００７】
手段２．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を発生せしめる対向電極が備えられ、
前記画素電極、対向電極、および対向電圧信号線とが保護膜の上面に形成されるとともに、前記画素電極の一部が該保護膜に形成されたスルーホールを通して前記スイッチング素子の一つの電極から延在される延在部に電気的に接続され、
前記スイッチング素子の一つの電極から延在される延在部のうち、前記対向電極および対向電圧信号線で重ねられていない箇所およびその近傍を遮光する遮光手段が設けられていることを特徴とするものである。
【０００８】
手段３．
本発明による液晶表示装置は、たとえば、手段１、２のうちいずれかの構成を前提とし、前記遮光手段は、少なくともゲート信号線およびその近傍を遮光する遮光膜の一部を延在させて形成されたものであることを特徴とするものである。
【０００９】
手段４．
本発明による液晶表示装置は、たとえば、手段１、２のうちいずれかの構成を前提とし、前記遮光手段は、前記各基板のうち一方の基板の液晶側の面に形成されていることを特徴とするものである。
【００１０】
手段５．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を発生せしめる対向電極が備えられ、
前記画素電極、対向電極、および対向電圧信号線とが保護膜の上面に形成されるとともに、前記画素電極の一部が該保護膜に形成されたスルーホールを通して前記スイッチング素子の一つの電極から延在される延在部に電気的に接続され、
前記スイッチング素子の一つの電極から延在される延在部と絶縁膜を介して交差し、前記ゲート信号線に近接しかつほぼ平行に走行するストレージ配線を備え、
かつ、前記対向電圧信号線はゲート信号線およびストレージ配線を充分に被う程度の幅を有して形成されているとともに、
前記各基板のうち他方の基板の液晶側の面に、前記ゲート信号線を被う程度の幅を有するとともに、前記スイッチング素子の一つの電極から延在される延在部のうち、前記画素電極および対向電圧信号線で重ねられていない箇所およびその近傍部にまで延在する延在部を有する遮光膜が形成されていることを特徴とするものである。
【００１１】
手段６．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を発生せしめる対向電極が備えられ、
前記画素電極、対向電極、および対向電圧信号線とが保護膜の上面に形成されるとともに、前記画素電極の一部が該保護膜に形成されたスルーホールを通して前記スイッチング素子の一つの電極から延在される延在部に電気的に接続され、
前記スイッチング素子の一つの電極から延在される延在部と絶縁膜を介して交差し、前記ゲート信号線に近接しかつほぼ平行に走行するストレージ配線を備え、
かつ、前記対向電圧信号線はゲート信号線およびストレージ配線を充分に被う程度の幅を有して形成されているとともに、
前記各基板のうち他方の基板の液晶側の面に、前記ゲート信号線を被う程度の幅を有する第１遮光膜が形成されているとともに、前記各基板のうち一方の基板の液晶側の面に、前記スイッチング素子の一つの電極から延在される延在部のうち、前記画素電極および対向電圧信号線で重ねられていない箇所およびその近傍部を遮光する第２遮光膜が形成されていることを特徴とするものである。
【００１２】
手段７．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を発生せしめる対向電極が備えられ、
前記画素電極、対向電極、および対向電圧信号線とが保護膜の上面に形成されるとともに、前記画素電極の一部が該保護膜に形成されたスルーホールを通して前記スイッチング素子の一つの電極から延在される延在部に電気的に接続され、
画素領域のほぼ中央にて、絶縁膜を介して画素電極と重ねられて前記ゲート信号線とほぼ平行に走行するストレージ配線を備えるとともに、
少なくとも、前記ストレージ配線の走行する部分であって、画素電極および対向電極と重ねられていない部分およびその近傍を遮光する遮光手段が備えられていることを特徴とするものである。
【００１３】
手段８．
本発明による液晶表示装置は、たとえば、手段７の構成を前提とし、前記遮光手段は、各基板のうち一方の基板の液晶側の面に形成されていることを特徴とするものである。
【００１４】
手段９．
本発明による液晶表示装置は、たとえば、手段７の構成を前提とし、前記遮光手段は、各基板のうち他方の基板の液晶側の面に形成されていることを特徴とするものである。
【００１５】
手段１０．
本発明による液晶表示装置は、たとえば、手段１から９のうちいずれかの構成を前提とし、前記保護膜は、有機材料、あるいは無機材料および有機材料層の順次積層体から構成されていることを特徴とするものである。
【００１６】
手段１１．
本発明による液晶表示装置は、たとえば、手段１から９のうちいずれかの構成を前提とし、前記スイッチング素子は、その半導体層がアモルファスおよび多結晶のいずれかで構成されていることを特徴とするものである。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００１７】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
【００１８】
実施例１．
《全体の構成》
図２５は、本発明による液晶表示装置の一実施例を示す平面図である。同図は、一部等価回路で示しているが実際の幾何学的配置に対応させて描いている。
同図において、液晶を介して互いに対向配置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入されている。
【００１９】
シール材ＳＬによって囲まれた前記一方の透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在しｙ方向に並設されたゲート信号線ＧＬとｙ方向に延在しｘ方向に並設されたドレイン信号線ＤＬとが形成されている。
【００２０】
各ゲート信号線ＧＬと各ドレイン信号線ＤＬとで囲まれた領域は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ＡＲを構成するようになっている。
【００２１】
また、ｘ方向に並設される各画素領域のそれぞれにはそれら各画素領域内に走行された共通の対向電圧信号線ＣＬが形成されている。この対向電圧信号線ＣＬは各画素領域の後述する対向電極ＣＴに映像信号に対して基準となる電圧を供給するための信号線となるものである。
【００２２】
各画素領域には、その片側のゲート信号線ＧＬからの走査信号によって作動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸが形成されている。
【００２３】
この画素電極ＰＸは、前記対向電圧信号線ＣＬと接続された対向電極ＣＴとの間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている。
【００２４】
前記ゲート信号線ＧＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は走査信号駆動回路Ｖの出力端子が接続される端子ＧＬＴを構成するようになっている。また、前記走査信号駆動回路Ｖの入力端子は液晶表示パネルの外部に配置されたプリント基板（図示せず）からの信号が入力されるようになっている。
【００２５】
走査信号駆動回路Ｖはたとえば複数個の半導体装置からなり、互いに隣接する複数のゲート信号線ＧＬどうしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【００２６】
同様に、前記ドレイン信号線ＤＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は映像信号駆動回路Ｈｅの出力端子が接続される端子ＤＬＴを構成するようになっている。また、前記映像信号駆動回路Ｈｅの入力端子は液晶表示パネルの外部に配置されたプリント基板（図示せず）からの信号が入力されるようになっている。
【００２７】
この映像信号駆動回路Ｈｅもたとえば複数個の半導体装置からなり、互いに隣接する複数のドレイン信号線ＤＬどうしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている
また、前記対向電圧信号線ＣＬはたとえば図中右側の端部で共通に接続され、その接続線はシール材ＳＬを超えて延在され、その延在端において端子ＣＬＴを構成している。この端子ＣＬＴからは映像信号に対して基準となる電圧が供給されるようになっている。
前記各ゲート信号線ＧＬは、走査信号駆動回路Ｖからの走査信号によって、その一つが順次選択されるようになっている。
【００２８】
また、前記各ドレイン信号線ＤＬのそれぞれには、映像信号駆動回路Ｈｅによって、前記ゲート信号線ＧＬの選択のタイミングに合わせて映像信号が供給されるようになっている。
【００２９】
なお、上述した実施例では、走査信号駆動回路Ｖおよび映像信号駆動回路Ｈｅは透明基板ＳＵＢ１に搭載された半導体装置を示したものであるが、たとえば透明基板ＳＵＢ１とプリント基板との間を跨って接続されるいわゆるテープキャリア方式の半導体装置であってもよく、さらに、前記薄膜トランジスタＴＦＴの半導体層が多結晶シリコン（ｐ−Ｓｉ）から構成される場合、透明基板ＳＵＢ１面に前記多結晶シリコンからなる半導体素子を配線層とともに形成されたものであってもよい。
【００３０】
《画素の構成》
図１は、前記画素領域における画素の一実施例を示す平面図である。また、図１の２−２線における断面図を図２に、３−３線における断面図を図３に示している。
図１において、透明基板ＳＵＢ１の液晶側の面に、まず、ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成されている。
【００３１】
これらゲート信号線ＧＬは後述のドレイン信号線ＤＬとともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。
このようにゲート信号線ＧＬが形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる絶縁膜ＧＩ（図２、図３参照）が該ゲート信号線ＧＬをも被って形成されている。
【００３２】
この絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域においては前記ゲート信号線ＧＬに対する層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能を有するようになっている。
そして、この絶縁膜ＧＩの表面であって、前記ゲート信号線ＧＬの一部に重畳するようにしてたとえばアモルファスＳｉからなる半導体層ＡＳが形成されている。
【００３３】
この半導体層ＡＳは、薄膜トランジスタＴＦＴのそれであって、その上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することにより、前記ゲート信号線ＧＬの一部をゲート電極とする逆スタガ構造のＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタを構成することができる。
ここで、前記ドレイン電極ＳＤ１およびソース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
【００３４】
すなわち、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、その一部が前記半導体層ＡＳの上面にまで延在されてドレイン電極ＳＤ１が形成され、また、このドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だけ離間されてソース電極ＳＤ２が形成されている。
また、このソース電極ＳＤ２は後述の画素電極ＰＸと接続させるための延在部ＳＤｅ２が画素領域内に若干延在されて形成されている。
【００３５】
なお図示していないが、半導体層ＡＳとドレイン電極ＳＤ１およびソース電極ＳＤ２との界面には高濃度の不純物がドープされた薄い層が形成され、この層はコンタクト層として機能するようになっている。
【００３６】
このコンタクト層は、たとえば半導体層ＳＤの形成時に、その表面にすでに高濃度の不純物層が形成されており、その上面に形成したドレイン電極ＳＤ１およびソース電極ＳＤ２のパターンをマスクとしてそれから露出された前記不純物層をエッチングすることによって形成することができる。
【００３７】
そして、ドレイン信号線ＤＬ（ドレイン電極ＳＤ１）、ソース電極ＳＤ２（その延在部ＳＤｅ２）をも被って前記絶縁膜ＧＩの上面には保護膜ＰＳＶ（図２、図３参照）が形成されている。この保護膜ＰＳＶは前記薄膜トランジスタＴＦＴの液晶との直接の接触を回避させ、該薄膜トランジスタＴＦＴの特性劣化を防止することを主たる目的として形成されている。
【００３８】
なお、この保護膜ＰＳＶはたとえば樹脂等の有機材料層、あるいはＳｉＮのような無機材料層と樹脂等の有機材料層の順次積層体から構成されている。このように保護膜ＰＳＶとして少なくとも有機材料層を用いているのは保護膜自体の誘電率を低減させることにある。
【００３９】
さらに、この保護膜ＰＳＶの上面には、画素電極ＰＸと対向電極ＣＴが形成されている。この画素電極ＰＸと対向電極ＣＴは、たとえば、いずれもＩＴＯ　（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｚｉｎｃ　Ｏｘｉｄｅ）、ＩＺＯ　（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）、ＳｎＯ２（酸化スズ）、Ｉｎ２Ｏ３（酸化インジウム）等のような透光性の導電層から構成されている。画素のいわゆる開口率を向上させるためである。
【００４０】
まず、画素電極ＰＸは画素領域内をそのｙ方向に延在しｘ方向に並設された複数（図では２本）の電極群から構成されている。これら各画素電極ＰＸの薄膜トランジスタＴＦＴに近接する端部が互いに接続され、その接続部の一部は前記保護膜ＰＳＶに予め形成されたスルーホールＴＨを通して薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２に電気的に接続されている。
【００４１】
また、対向電極ＣＴは、前述の画素電極ＰＸと同様にｙ方向に延在されｘ方向に並設された複数（図では３本）の電極群から構成されている。このうち中央のものを除いた両脇の対向電極ＣＴは前記ドレイン信号線ＤＬに重畳するようにして形成されている。
【００４２】
そして、対向電極ＣＴは、平面的に観た場合に前記画素電極ＰＸを間に位置付けるようにして配置されている。すなわち、対向電極ＣＴと画素電極ＰＸは、一方の側のドレイン信号線から他方の側のドレイン信号線にかけて、対向電極、画素電極、対向電極、画素電極、……、対向電極の順にそれぞれ等間隔に配置されている。
【００４３】
ここで、画素領域の両側に位置づけられる対向電極ＣＴは、ドレイン信号線ＤＬに重畳されて形成されていることを示したが、ｘ方向に隣接する他の画素領域の対応する対向電極ＣＴと共通に形成されている。
【００４４】
換言すれは、ドレイン信号線ＤＬ上には対向電極ＣＴがその中心軸をほぼ一致づけて重畳され、該対向電極ＣＴの幅はドレイン信号線ＤＬのそれよりも大きく形成されている。ドレイン信号線ＤＬに対して左側の対向電極ＣＴは左側の画素領域の各対向電極ＣＴの一つを構成し、右側の対向電極ＣＴは右側の画素領域の各対向電極ＣＴの一つを構成するようになっている。
【００４５】
このようにドレイン信号線ＤＬの上方にて該ドレイン信号線ＤＬよりも幅の広い対向電極ＣＴを形成することにより、該ドレイン信号線ＤＬからの電気力線が該対向電極ＣＴに終端し画素電極ＰＸに終端することを回避できるという効果を奏する。ドレイン信号線ＤＬからの電気力線が画素電極ＰＸに終端した場合、それがノイズとなってしまうからである。
【００４６】
電極群からなる各対向電極ＣＴは、ゲート信号線ＧＬを充分に被って形成される同一の材料からなる対向電圧信号線ＣＬと一体的に形成され、この対向電圧信号線ＣＬを介して基準電圧が供給されるようになっている。
【００４７】
ゲート信号線ＧＬを充分に被って形成される対向電圧信号線ＣＬは、そのゲート信号線ＧＬからはみ出した部分において、その下層に薄膜トランジスタＴＦＴのソース電極ＳＤ２およびその延在部ＳＤｅ２が位置づけられ、これにより、画素電極ＰＸと対向電圧信号線ＣＬとの間に保護膜ＰＳＶを誘電体膜とする容量素子Ｃｓｔｇが形成されている。
この容量素子Ｃｓｔｇは、たとえば画素電極ＰＸに供給された映像信号を比較的長く蓄積させる等の機能をもたせるようになっている。
【００４８】
そして、このように画素電極ＰＸ、対向電極ＣＴ、および対向電圧信号線ＣＬが形成された透明基板ＳＵＢ１の上面には、該画素電極ＰＸ、対向電極ＣＴ、および対向電圧信号線ＣＬをも被って、配向膜ＯＲＩ１が形成されている。この配向膜ＯＲＩ１は液晶と直接に当接する膜で、その表面に形成されたラビングなどによって該液晶の分子の初期配向方向を決定づけるようになっている。
【００４９】
一方、前記透明基板ＳＵＢ１と液晶を介して対向配置される透明基板ＳＵＢ２の液晶側の面には、まず、ブラックマトリクスＢＭが形成されている。
このブラックマトリクスＢＭは、各画素領域を画してコントラストの向上を図るものであるが、この実施例の場合、図１に示すように、ゲート信号線ＧＬを充分に被うようにして形成され、ドレイン信号線ＤＬ上には形成されていないようになっている。
【００５０】
これは、液晶としてノーマリブラックモードのものを用いており、この結果、ドレイン信号線ＤＬを充分に被って形成される透光性の導電体からなる対向電極ＣＴが遮光膜の機能を有し、これを利用していわゆる開口率の向上を図らんがためである。
【００５１】
なお、他の実施例として、ドレイン信号線ＤＬを被うようにしてブラックマトリクスを形成することは、本願発明と直接に関係しないことから、このようにしてもよいことはもちろんである。
【００５２】
一方、ゲート信号線ＧＬ上にはブラックマトリクスＢＭを設けているのは、その遮光の機能を増大させるためと、薄膜トランジスタＴＦＴへの光の照射を回避させて該薄膜トランジスタＴＦＴの特性劣化を防止するためである。
【００５３】
そして、このブラックマトリクスＢＭは、その一部において画素領域側に若干延在されて形成され、この延在部は、前記薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２、およびこの延在部ＳＤｅ２の画素電極ＰＸとの接続部、そしてそれらの近傍を充分に被って形成されている。
【００５４】
薄膜トランジスタＴＦＴのソース電極ＳＤの延在部ＳＤｅ２は、その一部において対向電極ＣＴあるいは対向電圧信号線ＣＬと重ねられていない領域が形成されていることになる。
【００５５】
このため、該ソース電極ＳＤの延在部ＳＤｅ２と前記対向電極ＣＴあるいは対向電圧信号線ＣＬとの間に、その電位差による電界が生じることになる。この電界は誘電率の小さな保護膜ＰＳＶを通して発生する構成となっていることから、該保護膜ＰＳＶに電荷が残存し、この残存された電荷によって表示の輝度むらを発生させるようになる。
このために、この輝度むらが発生し易い箇所において遮光を行なうよう、ブラックマトリクスＢＭの一部を該箇所に延在させるようにしたものである。
【００５６】
なお、該ソース電極ＳＤの延在部ＳＤｅ２のうち、対向電極ＣＴあるいは対向電圧信号線ＣＬと重畳される領域は、前述したように、該対向電極ＣＴあるいは対向電圧信号線ＣＬが遮光膜の機能を有することから、特に目視されることがない。
【００５７】
ちなみに、画素電極ＰＸと対向電極ＣＴとの間の電界による保護膜ＰＳＶへの帯電は、該画素電極ＰＸと対向電極ＣＴとが該保護膜ＰＳＶの上面にて同層に形成されているため、輝度むらが発生する程度までにはなされないことが確かめられている。
【００５８】
そして、このブラックマトリクスＢＭを被って透明基板ＳＵＢ２の表面にはカラーフィルタＦＩＬが形成され、このカラーフィルタＦＩＬの上面にはいわゆる平坦化膜ＯＣが形成されている。
さらに、この平坦化膜ＯＣの上面には配向膜ＯＲＩ２が形成されこの配向膜ＯＲＩ２は液晶ＬＣと直接に接触するようになっている。
【００５９】
実施例２．
図４は、本発明による液晶表示装置の画素の他の実施例を示す構成図で、図１と対応した図となっている。
図１と異なる構成は、まず、たとえば２つの電極群からなる画素電極ＰＸがそのほぼ中央において互いに接続された“Ｈ”状のパターンをなしている。このため、各画素電極ＰＸの間を走行する対向電極ＣＴは画素領域のほぼ中央部で分離され、その分離箇所の反対側の端部にてそれぞれ対向電圧信号線ＣＬに接続されている。
【００６０】
画素電極ＰＸと薄膜トランジスタＴＦＴのソース電極ＳＤ２とは、該ソース電極ＳＤ２から延在された延在部ＳＤｅ２が該画素電極ＰＸの一端部に至り、そのまま該画素電極ＰＸと重ね合わされるようにして走行し、該画素電極ＰＸのほぼ中央部にて保護膜ＰＳＶに形成されたスルーホールＴＨを通して該画素電極ＰＸと接続されている。
画素電極ＰＸのほぼ中央部にて薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２との接続を図るのは、この部分が比較的広い面積を有するからである。
【００６１】
この場合、ソース電極ＳＤ２からの延在部ＳＤｅ２のうち、画素電極ＰＸおよび対向電圧信号線ＣＬと重ね合わされない部分を有しており、この部分およびこの近傍部を充分に被うブラックマトリクスＢＭが形成されるようになっている。
【００６２】
この部分において、ソース電極ＳＤ２の延在部と、近傍の対向電極ＣＴあるいは対向電圧信号線ＣＬとの間の電界によって輝度むらが多く生じることから、該ブラックマトリクスＢＭで遮光せんとするものである。
【００６３】
実施例３．
図５は、本発明による液晶表示装置の画素の他の実施例を示す構成図で、図１に対応した図となっている。
図１の場合と比較して異なる構成は、いわゆるストレージ配線ＳＴを設けていることにある。
【００６４】
このストレージ配線ＳＴは、薄膜トランジスタＴＦＴを駆動するゲート信号線ＧＬの近傍に該ゲート信号線ＧＬとほぼ平行に設けられ、たとえば該ゲート信号線ＧＬと同層に形成されている。
【００６５】
なお、このストレージ配線ＳＴは、薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２との間に容量素子Ｃｓｔｇを形成し、その容量を大きくせんがために設けられたものである。
【００６６】
この場合にあっても、薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部は、対向電圧信号線ＣＬあるいは画素電極ＰＸによって被われていない部分が形成され、少なくともこの部分およびこの近傍を充分におおってブラックマトリクスＢＭを形成するようにしている。
【００６７】
実施例４．
図６は、本発明による液晶表示装置の画素の他の実施例を示す構成図で、図５に対応した図となっている。
図５の場合と比較して異なる構成は、まず、薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２は当該画素領域内に走行するストレージ配線ＳＴを殆ど被うように、その面積が大きく形成されている。
【００６８】
該薄膜トランジスタＴＦＴのソース電極ＳＤ２と接続される画素電極ＰＸとストレージ配線ＳＴとの間に形成される容量素子Ｃｓｔｇの容量を大きく構成せんがためである。
【００６９】
一方、画素電極ＰＸの下端（薄膜トランジスタＴＦＴ側）は、他の画素電極ＰＸと互いに接続された接続部ＰＸｅを有し、この接続部ＰＸｅは前記ストレージ配線ＳＴを超える程度に下方に延在され、該ストレージ配線ＳＴを超えた部分にて前記薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２に接続されている。
【００７０】
この場合、ストレージ配線ＳＴは、画素電極ＰＸの接続部ＰＸｅと対向電極ＣＴ（ドレイン信号線ＤＬと重畳する対向電極ＣＴ）との間で該画素電極ＰＸの接続部ＰＸｅと対向電極ＣＴに被われていない領域が生じることになる。
【００７１】
このことから、ストレージ配線ＳＴと画素電極ＰＸの接続部ＰＸｅあるいは前記対向電極ＣＴとの間に生じる電界による保護膜ＰＡＳに帯電が生じ易くなり、輝度むらが発生し易くなる。
【００７２】
このため、この実施例では、ゲート信号線ＧＬを被って形成されるブラックマトリクスＢＭは、前記領域およびその近傍を充分に被うようにして延在部ＢＭｅを有するように形成されている。
【００７３】
実施例５．
図７は、本発明による液晶表示装置の画素の他の実施例を示す構成図で、図４に対応した図となっている。
図４の場合と比較して異なる構成は、いわゆるストレージ配線ＳＴを設けていることにある。
【００７４】
このストレージ配線ＳＴは、薄膜トランジスタＴＦＴを駆動するゲート信号線ＧＬの近傍に該ゲート信号線ＧＬとほぼ平行に設けられ、たとえば該ゲート信号線ＧＬと同層に形成されている。
【００７５】
この場合にあっても、ブラックマトリクスＢＭの構成は、ほぼ図４に示した場合と同様である。しかし、この実施例の場合、ストレージ配線ＳＴはゲート信号線ＧＬを充分被って形成される対向電圧信号線ＣＬの下層に位置づけられている関係から、ブラックマトリクスＢＭは、薄膜トランジスタＴＦＴのソース電極ＳＤ２の画素電極ＰＸと接続させるための延在部ＳＤｅ２およびその近傍部を除いて、前記対向電圧信号線ＣＬを被うことなく形成されている。
【００７６】
このように、ブラックマトリクスＢＭの幅を、対向電圧信号線ＣＬの幅よりも小さくする部分を設けることにより、該ブラックマトリクスＢＭの位置合わせずれによっていわゆる画素の開口率の低下を回避することができるようになる。
【００７７】
実施例６．
図８は、本発明による液晶表示装置の画素の他の実施例を示す平面図で、図４に対応した図となっている。
図４の場合と比較して異なる構成は、画素領域のほぼ中央にてゲート信号線ＧＬとほぼ平行に走行するストレージ配線ＳＴが形成されていることにある。
【００７８】
このストレージ配線ＳＴはたとえばゲート信号線ＧＬと同層に形成されるものであって、電極群からなる各画素電極ＰＸの接続部が重畳されて、その重畳部に比較的大きな容量素子Ｃｓｔｇを得ることができる。
【００７９】
このような構成において、ストレージ配線ＳＴは、画素電極ＰＸと対向電極ＣＴ（ドレイン信号線ＤＬと重畳する対向電極ＣＴ）との間で該画素電極ＰＸと該対向電極ＣＴに被われていない領域が生じることになる。
【００８０】
このことから、この領域にて、ストレージ配線ＳＴと画素電極ＰＸあるいは前記対向電極ＣＴとの間に生じる電界による保護膜ＰＡＳに帯電が生じ易くなり、輝度むらが発生し易くなる。
【００８１】
このため、この実施例では、ゲート信号線ＧＬを被って形成されるブラックマトリクスＢＭと独立した他の第２ブラックマトリクスＢＭ２を形成し、この第２ブラックマトリクスＢＭ２によって、前記領域およびその近傍を充分に被うように構成している。
【００８２】
実施例７．
図９は、本発明による液晶表示装置の画素の一実施例を示す構成図である。また、図１０は図９の１０−１０線における断面図を、図１１は図９の１１−１１線における断面図を示している。
【００８３】
この実施例では、まず、薄膜トランジスタＴＦＴの半導体層がいわゆる多結晶シリコン（ｐ−Ｓｉ）ＰＳで形成されていることにある。
【００８４】
動作的には、アモルファス・シリコンによって薄膜トランジスタＴＦＴを構成した場合と比較して異なる部分はないが、構成的には、たとえば、透明基板ＳＵＢ１の表面側から該多結晶シリコンＰＳ、絶縁膜ＧＩ、ゲート信号線ＧＬが順次形成された構成となっている。
【００８５】
前記ゲート信号線ＧＬは、その一部が前記多結晶シリコンＰＳを横切るようにして延在され、この延在部が該薄膜トランジスタＴＦＴのゲート電極としての機能を有するようになっている。この実施例では、前記ゲート電極は２個設けられている。
【００８６】
なお、ゲート電極の形成後には、このゲート電極をマスクとして前記該多結晶シリコンＰＳに絶縁膜ＧＩを通して不純物のイオン打ち込みをすることによって、ゲート電極の直下を除く領域を導電化させるようにしている。
【００８７】
そして、多結晶シリコンＰＳとスルーホールＴＨ２を通して接続される該薄膜トランジスタＴＦＴのドレイン電極ＳＤ１と接続されるドレイン信号線ＤＬ、および多結晶シリコンＰＳとスルーホールＴＨ３を通して接続されるソース電極ＳＤ２から延在されスルーホールＴＨを通して画素電極ＰＸと接続される延在部ＳＤｅ２の形成、このように構成される薄膜トランジスタＴＦＴの液晶との直接の接触を回避させるための保護膜ＰＡＳの形成、この保護膜ＰＡＳの上面に形成する画素電極ＰＸ、対向電極ＣＴ、および対向電圧信号線の形成は、図１の場合と同様となっている。
【００８８】
さらに、前記ソース電極ＳＤ２の延在部ＳＤｅ２であって、対向電圧信号線ＣＬと画素電極ＰＸが重畳されて形成されていない部分およびその近傍を遮光するために、ゲート信号線ＧＬを充分に被って形成されるブラックマトリクスＢＭにおいて、その一部が延在された延在部ＢＭｅが形成されていることに関しても図１の場合と同様となっている。
【００８９】
実施例８．
図１２は、本発明による液晶表示装置の画素の他の実施例を示す平面図で、図４に対応した図となっている。
同図においても、薄膜トランジスタＴＦＴの半導体層として多結晶シリコンＰＳを用いており、その他、薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２、画素電極ＰＸ、対向電極ＣＴ、対向電圧信号線ＣＬ、およびブラックマトリクスＢＭ等の構成は図４と同様となっている。
【００９０】
すなわち、ソース電極ＳＤ２からの延在部ＳＤｅ２のうち、画素電極ＰＸ、対向電圧信号線ＣＬと重ね合わされない部分を有し、この部分およびこの近傍部を充分に被ってブラックマトリクスＢＭの延在部ＢＭｅが形成されるようになっている。
【００９１】
実施例９．
図１３は、本発明による液晶表示装置の画素の他の実施例を示す平面図で、図５と対応した図となっている。
同図においても、薄膜トランジスタＴＦＴの半導体層として多結晶シリコンＰＳを用いており、その他、薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２、ストレージ配線ＳＴ、画素電極ＰＸ、対向電極ＣＴ、対向電圧信号線ＣＬ、およびブラックマトリクスＢＭ等の構成は図５と同様となっている。
【００９２】
すなわち、ソース電極ＳＤ２からの延在部ＳＤｅ２のうち、画素電極ＰＸ、対向電圧信号線ＣＬと重ね合わされない部分を有し、この部分およびこの近傍部を充分に被ってブラックマトリクスＢＭの延在部ＢＭｅが形成されるようになっている。
【００９３】
そして、延在部ＢＭｅを除くブラックマトリクスＢＭの幅はゲート信号線ＧＬを被うに充分に設定され、このブラックマトリクスＢＭからはストレージ配線ＳＴの形成領域が一部露出されるようになっている。
【００９４】
実施例１０．
図１４は、本発明による液晶表示装置の画素の他の実施例を示す平面図で、図６と対応した図となっている。
同図においても、薄膜トランジスタＴＦＴの半導体層として多結晶シリコンＰＳを用いており、その他、薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２、ストレージ配線ＳＴ、画素電極ＰＸ、対向電極ＣＴ、対向電圧信号線ＣＬ、およびブラックマトリクスＢＭ等の構成は図６と同様となっている。
【００９５】
すなわち、ストレージ配線ＳＴのうち、画素電極ＰＸ、対向電極ＣＴ（ドレイン信号線ＤＬと重畳される対向電極ＣＴ）と重ね合わされない部分を有し、この部分およびこの近傍部を充分に被ってブラックマトリクスＢＭの延在部ＢＭｅが形成されるようになっている。
【００９６】
実施例１１．
図１５は、本発明による液晶表示装置の画素の他の実施例を示す平面図である。
同図においても、薄膜トランジスタＴＦＴの半導体層として多結晶シリコンＰＳを用いており、その他、薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２、ストレージ配線ＳＴ、画素電極ＰＸ、対向電極ＣＴ、対向電圧信号線ＣＬ、およびブラックマトリクスＢＭ等の構成は図７と同様となっている。
【００９７】
すなわち、薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２のうち、画素電極ＰＸ、対向電圧信号線ＣＬと重ね合わされない部分を有し、この部分およびこの近傍部を充分に被ってブラックマトリクスＢＭの延在部ＢＭｅが形成されるようになっている。
【００９８】
実施例１２．
図１６は、本発明による液晶表示装置の画素の他の実施例を示す平面図で、図８と対応した図となっている。
同図においても、薄膜トランジスタＴＦＴの半導体層として多結晶シリコンＰＳを用いており、その他、薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２、ストレージ配線ＳＴ、画素電極ＰＸ、対向電極ＣＴ、対向電圧信号線ＣＬ、およびブラックマトリクスＢＭ等の構成は図８と同様となっている。
【００９９】
すなわち、画素領域のほぼ中央を走行するストレージ配線ＳＴのうち、画素電極ＰＸ、対向電極ＣＴ（ドレイン信号線ＤＬと重畳される対向電極ＣＴ）と重ね合わされない部分を有し、この部分およびこの近傍部を充分に被って第２ブラックマトリクスＢＭが形成されるようになっている。
【０１００】
実施例１３．
図１７は、本発明による液晶表示装置の画素の他の実施例を示す平面図である。また、図１８は図１７の１８−１８線における断面図を、図１９は図１７の１９−１９線における断面図を示している。
【０１０１】
図１７は、図９に対応した図となっており、図９の場合と比較して異なる構成は、
ゲート信号線ＧＬの長手方向に沿って形成されたブラックマトリクスＢＭｍは透明基板ＳＵＢ２側に形成されているのに対して、薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２であって、対向電圧信号線ＣＬおよび画素電極ＰＸと重ならない部分およびその近傍を遮光するブラックマトリクスＢＭｓは透明基板ＳＵＢ１側に形成されていることにある。
【０１０２】
すなわち、該ブラックマトリクスＢＭｓは、たとえば、透明基板ＳＵＢ１の最下層として形成され、前記ブラックマトリクスＢＭｍとは立体的に分離されて形成されている。
【０１０３】
このブラックマトリクスＢＭｓは透明基板ＳＵＢ２側にてブラックマトリクスＢＭｍと平面的に分離させるようにして形成してもよいが、特に透明基板ＳＵＢ１側に設けているのは、比較的面積も小さいことから、合わせによる位置ずれを回避せんとしたものである。
【０１０４】
また、この実施例では、薄膜トランジスタＴＦＴの半導体層として多結晶シリコンＰＳを用いた構成としているが、これに限定されることなく、アモルファス・シリコンであってもよいことはいうまでもない。
【０１０５】
実施例１４．
図２０は、本発明による液晶表示装置の画素の他の実施例を示す平面図であり、図１２と対応した図となっている。
この実施例においても、ゲート信号線ＧＬの長手方向に沿って形成されたブラックマトリクスＢＭｍは透明基板ＳＵＢ２側に形成されているのに対して、薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２であって、対向電圧信号線ＣＬおよび画素電極ＰＸと重ならない部分およびその近傍を遮光するブラックマトリクスＢＭｓは透明基板ＳＵＢ１側に形成されていることにある。
また、薄膜トランジスタＴＦＴの半導体層として、アモルファス・シリコンであってもよいことはいうまでもない。
【０１０６】
実施例１５．
図２１は、本発明による液晶表示装置の画素の他の実施例を示す平面図であり、図１３と対応した図となっている。
この実施例においても、ゲート信号線ＧＬの長手方向に沿って形成されたブラックマトリクスＢＭｍは透明基板ＳＵＢ２側に形成されているのに対して、薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２であって、対向電圧信号線ＣＬおよび画素電極ＰＸと重ならない部分およびその近傍を遮光するブラックマトリクスＢＭｓは透明基板ＳＵＢ１側に形成されていることにある。
また、薄膜トランジスタＴＦＴの半導体層として、アモルファス・シリコンであってもよいことはいうまでもない。
【０１０７】
実施例１６．
図２２は、本発明による液晶表示装置の画素の他の実施例を示す平面図であり、図１４と対応した図となっている。
この実施例においても、ゲート信号線ＧＬの長手方向に沿って形成されたブラックマトリクスＢＭｍは透明基板ＳＵＢ２側に形成されているのに対して、薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２であって、画素電極ＰＸおよび対向電極ＣＴ（ドレイン信号線ＤＬと重畳する対向電極ＣＴ）と重ならない部分およびその近傍を遮光するブラックマトリクスＢＭｓは透明基板ＳＵＢ１側に形成されていることにある。
また、薄膜トランジスタＴＦＴの半導体層として、アモルファス・シリコンであってもよいことはいうまでもない。
【０１０８】
実施例１７．
図２２は、本発明による液晶表示装置の画素の他の実施例を示す平面図であり、図１５と対応した図となっている。
この実施例においても、ゲート信号線ＧＬの長手方向に沿って形成されたブラックマトリクスＢＭｍは透明基板ＳＵＢ２側に形成されているのに対して、薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２であって、画素電極ＰＸおよび対向電圧信号線ＤＬと重ならない部分およびその近傍を遮光するブラックマトリクスＢＭｓは透明基板ＳＵＢ１側に形成されていることにある。
また、薄膜トランジスタＴＦＴの半導体層として、アモルファス・シリコンであってもよいことはいうまでもない。
【０１０９】
実施例１８．
図２４は、本発明による液晶表示装置の画素の他の実施例を示す平面図であり、図１６と対応した図となっている。
この実施例においても、ゲート信号線ＧＬの長手方向に沿って形成されたブラックマトリクスＢＭｍは透明基板ＳＵＢ２側に形成されている。
【０１１０】
これに対して、ストレージ配線ＳＴのうち、画素電極ＰＸおよび対向電極ＣＴ（ドレイン信号線ＣＬと重畳する対向電極ＣＴ）に被われていない部分およびその近傍を遮光するブラックマトリクスＢＭｓ１は透明基板ＳＵＢ１側に形成されていることにある。
【０１１１】
また、薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部ＳＤｅ２であって、画素電極ＰＸおよび対向電圧信号線ＤＬと重ならない部分およびその近傍を遮光するブラックマトリクスＢＭｓ２も透明基板ＳＵＢ１側に形成されていることにある。
なお、薄膜トランジスタＴＦＴの半導体層として、アモルファス・シリコンであってもよいことはいうまでもない。
【０１１２】
さらに、実施例１３から実施例１８は、そのいずれにおいても、輝度むらが生じやすい領域に対する遮光手段は、透明基板ＳＵＢ１側に設けた構成としたものである。しかし、これに限定されることはなく、透明基板ＳＵＢ２側に設けてもよいことはいうまでもない。
【０１１３】
そして、前記遮光手段としては、ブラックマトリクスＢＭの延在部、あるいは該ブラックマトリクスＢＭと同材料で構成したものである。しかし、これに限定されることはなく、他の非透光性の材料で構成してもよいことはいうまでもない。
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【０１１４】
【発明の効果】
以上説明したように本発明による液晶表示装置によれば、画素領域の一部において表示の輝度むらを認識できないようにすることができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図２】図１の２−２線における断面図である。
【図３】図１の３−３線における断面図である。
【図４】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図５】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図６】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図７】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図８】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図９】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図１０】図９の１０−１０線における断面図である。
【図１１】図９の１１−１１線における断面図である。
【図１２】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図１３】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図１４】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図１５】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図１６】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図１７】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図１８】図１７の１８−１８線における断面図である。
【図１９】図１７の１９−１９線における断面図である。
【図２０】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図２１】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図２２】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図２３】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図２４】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図２５】本発明による液晶表示装置の全体を示す平面図である。
【符号の説明】
ＳＵＢ……透明基板、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＳＴ……ストレージ配線、ＡＰ……アモルファス・シリコン、ＰＳ……ポリ・シリコン、ＴＦ……薄膜トランジスタ、ＳＤ１……ドレイン電極、ＳＤ２……ソース電極、ＳＤｅ２……ソース電極の延在部、ＰＸ……画素電極、ＣＴ……対向電極、ＣＬ……対向電圧信号線、ＢＭ……ブラックマトリクス、ＢＭｅ……ブラックマトリクスの延在部。
【図１】
2004109418.tif 000003
【図２】
2004109418.tif 000004
【図３】
2004109418.tif 000005
【図４】
2004109418.tif 000006
【図５】
2004109418.tif 000007
【図６】
2004109418.tif 000008
【図７】
2004109418.tif 000009
【図８】
2004109418.tif 000010
【図９】
2004109418.tif 000011
【図１０】
2004109418.tif 000012
【図１１】
2004109418.tif 000013
【図１２】
2004109418.tif 000014
【図１３】
2004109418.tif 000015
【図１４】
2004109418.tif 000016
【図１５】
2004109418.tif 000017
【図１６】
2004109418.tif 000018
【図１７】
2004109418.tif 000019
【図１８】
2004109418.tif 000020
【図１９】
2004109418.tif 000021
【図２０】
2004109418.tif 000022
【図２１】
2004109418.tif 000023
【図２２】
2004109418.tif 000024
【図２３】
2004109418.tif 000025
【図２４】
2004109418.tif 000026
【図２５】
2004109418.tif 000027