(57)【要約】【課題】基体および板部材の上に接合された、半導体素子を載置するための回路基板にクラックが発生するのを防止して、半導体素子を長期に亘り正常かつ安定に作動させることのできるものとすること。【解決手段】半導体素子収納用パッケージＡは、中央部に貫通孔が形成された鉄合金から成る枠状の基体１ａと、基体１ａの貫通孔に取着された銅または銅合金から成る板部材１ｂと、下面が板部材１ｂおよび基体１ａの上面に接合された回路基板２とを具備し、板部材１ｂは、基体１ａの貫通孔に０．５乃至２ｍｍの隙間１ｄをもって挿入されるとともに側面の下側に略等間隔で形成された複数の凸部１ｅが貫通孔の内面１ｃにロウ付けされることによって貫通孔に取着されている。【選択図】　図１
2004119655.tif 000002
【特許請求の範囲】
【請求項１】
中央部に貫通孔が形成された鉄を主成分とする鉄合金から成る枠状の基体と、前記基体の前記貫通孔に取着された銅または銅を主成分とする銅合金から成る板部材と、上面に半導体素子が搭載される載置部を有する、下面が前記板部材の上側主面の全面および前記上側主面の周囲の前記基体の上面に接合された回路基板と、前記基体の上面の外周部に前記回路基板を囲繞するように取着された枠体と、該枠体の側部に形成された貫通孔または切欠きからなる入出力端子の取付部と、該取付部に嵌着された入出力端子とを具備しており、前記板部材は、前記基体の前記貫通孔に０．５乃至２ｍｍの隙間をもって挿入されるとともに側面の下側に略等間隔で形成された複数の凸部が前記貫通孔の内面にロウ付けされることによって前記貫通孔に取着されていることを特徴とする半導体素子収納用パッケージ。
【請求項２】
前記板部材の前記凸部は、厚さが前記板部材の厚さの１／４乃至１／２とされているとともに幅が前記板部材の厚さの１／４乃至１／２とされていることを特徴とする請求項１記載の半導体素子収納用パッケージ。
【請求項３】
請求項１または請求項２記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩや電界効果型トランジスタ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｒｔｏｒ：ＦＥＴ）などの半導体素子を収容するための半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
近年、無線通信に使用される携帯電話等の通信機器の発達に伴って、高周波帯域で高出力で作動するＩＣ，ＬＳＩ，ＦＥＴ等の半導体素子の需要が大幅に伸びている。特に、携帯電話の基地局に用いられる情報機器等では、限られた電力で高出力が得られ長時間の信号変換ができるように高効率で動作する半導体素子と、これを収納する半導体素子収納用パッケージ（以下、半導体パッケージともいう）が重要となってきている。即ち、内部の電力損失が小さく、入力された直流電力を効率よく高周波電力に変換する半導体素子と、この半導体素子を収納して、その性能を最大限引き出せる半導体パッケージが望まれている。
【０００３】
このようなことから、ガリウム砒素（ＧａＡｓ）化合物半導体を用いたＭＥＳＦＥＴ（Ｍｅｔａｌ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）の開発が進められてきたが、低電圧時の特性および変換効率が悪く、また大電流を流せないという点で問題があった。しかしながら、近年、ＧａＡｓ化合物半導体を用いたＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等の半導体素子が、ＭＥＳＦＥＴに比し優れた低電圧時の特性を有し、大きな直流電力を効率よく高周波電力に変換できるものとして注目されてきている。また、このような半導体素子は作動時に大量の熱を発生するため、熱放散性の良好な半導体パッケージが強く望まれている。
【０００４】
そして、ＨＢＴ等の半導体素子を搭載した半導体パッケージが、近年、産業用および民生用として開発され、例えば通信機器などに数多く使用されている。このような半導体パッケージを用いた半導体装置の一例を図３に示す。同図に示すように、アルミナ（酸化アルミニウム：Ａｌ２Ｏ３）質焼結体（アルミナセラミックス）等から成るとともに上面や内部に配線導体２ａが形成された回路基板２が、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金等からなる基体１１上に取着され、回路基板２上面の載置部２ａに半導体素子４が取着されている。また、半導体素子４は、回路基板２の上面に形成された配線導体２ｂにボンディングワイヤを介して電気的に接合され、さらに枠体３の取付部３ａに嵌着された入出力端子３ｂにボンディングワイヤを介して電気的に接続されている。そして、蓋体６が枠体３の上面に接合されることにより半導体装置Ｂとなる（例えば、下記の特許文献１参照）。
【０００５】
アルミナセラミックスから成る回路基板２は、回路基板２の内部にタングステン（Ｗ）等から成る配線導体２ｂを形成することができ、また他の能動素子や受動素子を搭載して回路基板２に電気回路を形成することができる。従って、小型化および高密度化をともに満足させることができる。また、回路基板２を用いることにより、半導体パッケージに半導体素子４を収容した状態で性能試験で不良品が発見された場合、半導体素子４を回路基板２ごと取り替えれば良く、生産性に大きく寄与することができる。
【０００６】
【特許文献１】
特開２０００−１２４５５９号公報（第３−５頁、図１）
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージにおいては、Ｆｅ−Ｎｉ−Ｃｏ合金等からなる基体１１と回路基板２との熱膨張係数差に起因して、回路基板２にクラックが発生するという不具合を招来していた。このクラックは、例えばＦｅ−Ｎｉ−Ｃｏ合金からなる基体１が、４２０℃付近で熱膨張係数が大きく変化する熱膨張係数の変曲点を有していることに起因して発生する。
【０００８】
すなわち、Ｆｅ−Ｎｉ−Ｃｏ合金の熱膨張係数は４２０℃以下の温度域では約５．４×１０−６／℃で４２０℃を超える温度域では約１１×１０−６／℃であり、また例えばアルミナセラミックスから成る回路基板２の熱膨張係数は４２０℃を超える温度域で約７×１０−６／℃であることにより、回路基板２を基体１上面にロウ付けする際に８００℃程度の温度に晒された後に徐々に４２０℃付近まで冷却される過程において、回路基板２全体に水平方向に引張り応力が加わることになる。その結果、回路基板２の角部などの応力に対して弱い部分を起点としてクラックが発生し、配線導体２ｂが切れて電気回路として不良となるという不具合が発生することがあった。
【０００９】
また、基体１１を成すＦｅ−Ｎｉ−Ｃｏ合金の熱伝導率が約１７Ｗ／ｍ・Ｋであり、ＣｕやＣｕ合金に比して数十分の一程度であることから、半導体素子４の発熱量が増えると放熱性が劣化し易くなっていた。
【００１０】
そこで、図４に示すように、基体１１の半導体素子４が搭載される部位をＣｕ板１０１ｂに置き換えて熱を効率よく外部に放散させることが試みられた。この場合、Ｃｕ板１０１ｂは基体１０１ａの貫通孔にロウ材を介して取着され接合されるため、部分的に接伝導率が良好な複合基体１０１となり、またＣｕ板１０１ｂの熱膨張が周囲のＦｅ−Ｎｉ−Ｃｏ合金からなる基体１０１ａによって抑え込まれることとなる。その結果、半導体素子４をＣｕ板１０１ｂの上側主面に搭載して作動させるに際して不具合が発生することはなかった。
【００１１】
しかしながら、この複合基体１０１においては、Ｃｕ板１０１ｂの大きさを貫通孔に対して若干小さくすることにより、Ｃｕ板１０１ｂをロウ材を介して基体１０１ａの貫通孔に取着させる際にＣｕ板１０１ｂの熱膨張によって基体１０１ａに過大な応力を及ぼさないようにしているが、Ｃｕ板１０１ｂがロウ付け時に８００℃程度まで加熱された後に冷却していく過程で回路基板２に大きな引張り応力が加わり、回路基板２にクラックが発生したり、高温域（７５０〜９００℃程度）で固化したロウ材に低温域（室温〜数十℃程度）でクラックが発生する場合があり、複合基体１０１を量産するに際しての大きな障害となっていた。
【００１２】
そこで、回路基板２を厚くして応力に耐えるようにすることが試みられた。しかしながら、この場合、回路基板２において半導体素子４の熱に対する熱抵抗が大きくなり、半導体素子４の温度が上昇して、半導体素子４の動作性が劣化するといった不具合が発生した。また、回路基板２のクラック発生を防止するために強度の大きな炭化珪素（ＳｉＣ）セラミックス等から成るものを用いることが試みられた。しかしながら、この場合、回路基板２にクラックは発生しないものの、例えばＳｉＣセラミックスでは、熱膨張係数がアルミナ（Ａｌ２Ｏ３）の熱膨張係数（８×１０−６／℃）の約１／２程度であり、半導体素子４が作動したときに発生する熱によりＣｕ板１０１ｂが膨張したときに回路基板２がその膨張に追従しきれないために回路基板２を接合しているロウ材にクラックが発生し、その結果、回路基板２が基体１０１ａから外れるといった不具合が発生していた。
【００１３】
従って、本発明は上記従来の問題点に鑑みて完成されたものであり、その目的は、回路基板にクラックが発生するのを防止して、半導体素子を長期に亘り正常かつ安定に作動させることのできる半導体パッケージを提供することにある。
【００１４】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、中央部に貫通孔が形成された鉄を主成分とする鉄合金から成る枠状の基体と、前記基体の前記貫通孔に取着された銅または銅を主成分とする銅合金から成る板部材と、上面に半導体素子が搭載される載置部を有する、下面が前記板部材の上側主面の全面および前記上側主面の周囲の前記基体の上面に接合された回路基板と、前記基体の上面の外周部に前記回路基板を囲繞するように取着された枠体と、該枠体の側部に形成された貫通孔または切欠きからなる入出力端子の取付部と、該取付部に嵌着された入出力端子とを具備しており、前記板部材は、前記基体の前記貫通孔に０．５乃至２ｍｍの隙間をもって挿入されるとともに側面の下側に略等間隔で形成された複数の凸部が前記貫通孔の内面にロウ付けされることによって前記貫通孔に取着されていることを特徴とする。
【００１５】
本発明の半導体素子収納用パッケージは、板部材は基体の貫通孔に０．５乃至２ｍｍの隙間をもって挿入されるとともに側面の下側に略等間隔で形成された複数の凸部が貫通孔の内面にロウ付けされることによって貫通孔に取着されていることにより、半導体素子収納用パッケージの気密性が保持されるとともに基体は半導体素子の熱を良好に放熱できるものとなる。即ち、板部材の上側主面の面積が小さくなるため、板部材の熱膨張や収縮による回路基板への影響が小さくなり、回路基板にクラックが発生するのを抑制することができる。また、板部材を貫通孔に取着するためのロウ材にクラックが発生するのを防ぐことができ、その結果、半導体素子収納用パッケージの気密性が保持されるとともに半導体素子の熱を良好に放熱できることとなる。
【００１６】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記板部材の前記凸部は、厚さが前記板部材の厚さの１／４乃至１／２とされているとともに幅が前記板部材の厚さの１／４乃至１／２とされていることを特徴とする。
【００１７】
本発明の半導体素子収納用パッケージは、板部材の凸部は厚さが板部材の厚さの１／４乃至１／２とされているとともに幅が板部材の厚さの１／４乃至１／２とされていることから、凸部の剛性を保持して板部材を確実に貫通孔にロウ付けできるとともに板部材の上下主面と基体の上下面とを略面一に保持することができる。その結果、安定した基体の放熱性が得られ、これにより半導体素子を基体の上面に信頼性よく長期に亘って載置することができる。また、板部材による半導体素子の接地性が安定化し、高周波信号の伝送損失が改善された半導体素子収納用パッケージとなすことができる。
【００１８】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【００１９】
本発明の半導体装置は、上記の構成により、上記本発明の作用効果を有する、半導体素子を長期に亘り正常かつ安定して作動させることができる信頼性の高いものとなる。
【００２０】
【発明の実施の形態】
本発明の半導体素子収納用パッケージおよび半導体装置について以下に詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の一例を示し、（ａ）は半導体パッケージの平面図、（ｂ）は（ａ）のＸ−Ｘ’線における断面図である。また、図２は本発明の半導体パッケージにおける板部材の凸部の拡大断面図である。
【００２１】
これらの図において、Ａは半導体パッケージ、１は複合基体、１ａは基体、１ｂは板部材、１ｃは基体１ａの貫通孔の内面、１ｄは隙間、１ｅは凸部、２は回路基板、２ａは半導体素子の載置部、２ｂは配線導体、２ｃはメタライズ層である。また、３は枠体、３ａは入出力端子３ｂの取付部、３ｂは入出力端子、４はＦＥＴ等の半導体素子、６は蓋体である。そして、複合基体１、回路基板２、枠体３および蓋体６とで半導体素子４を気密に収容する容器が基本的に構成される。
【００２２】
なお、図１，図２において、従来例を示す図３，図４と同じ部分には同じ符号を付した。
【００２３】
本発明の半導体パッケージＡは、中央部に貫通孔が形成された鉄を主成分とする鉄合金から成る枠状の基体１ａと、基体１ａの貫通孔に取着された銅または銅を主成分とする銅合金から成る板部材１ｂと、上面に半導体素子４が搭載される載置部２ａを有する、下面が板部材１ｂの上側主面の全面および上側主面の周囲の基体１ａの上面に接合された回路基板２と、基体１ａの上面の外周部に回路基板２を囲繞するように取着された枠体３と、枠体３の側部に形成された貫通孔または切欠きからなる入出力端子３ｂの取付部３ａと、取付部３ａに嵌着された入出力端子３ｂとを具備し、板部材１ｂは、基体１ａの貫通孔に０．５乃至２ｍｍの隙間１ｄをもって挿入されるとともに側面の下側に略等間隔で形成された複数の凸部１ｅが貫通孔の内面１ｃにロウ付けされることによって貫通孔に取着されている。
【００２４】
本発明の板部材１ｂは、例えば側面の対向する２隅部に凸部１ｅが形成されており、凸部１ｅの先端面と基体１ａの内面１ｃとが例えばＡｇ−Ｃｕ合金ロウ（ＢＡｇ−８：ＪＩＳ　Ｚ　３２６１）によって接合され、一体となって複合基体１を構成する。
【００２５】
回路基板２の下面には略全面にメタライズ層２ｃが形成されており、そのメタライズ層２ｃが上記Ａｇ−Ｃｕ合金ロウ等のロウ材を介して板部材１ｂの上側主面にロウ付けされているとともに、隙間１ｄを塞ぐようにして貫通孔の周囲の基体１ａの上面にロウ付けされている。これにより、枠体３とその上面に接合される蓋体６とで半導体装置Ｂの内部を気密に封止することができる。
【００２６】
本発明の複合基体１は、上面に半導体素子４を載置する載置部２ａを有する回路基板２を搭載し、回路基板２および半導体素子４を支持する支持部材であり、半導体素子４の熱を回路基板２を介して外部に効率良く放散する機能を有する。複合基体１を構成する基体１ａは、外形形状が略正方形や略長方形の略四角形であり、Ｆｅ−Ｎｉ−Ｃｏ合金，Ｆｅ−Ｎｉ合金，ＳＵＳ（ステンレススチール）等の鉄を主成分とする鉄合金から成り、例えばＦｅ−Ｎｉ−Ｃｏ合金のインゴット（塊）に圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定形状に作製される。
【００２７】
また、基体１ａの貫通孔の内側に貫通孔の内面との間に隙間１ｄをもって設置される板部材１ｂは、銅（Ｃｕ）またはＣｕ−亜鉛（Ｚｎ）合金、Ｃｕ−タングステン（Ｗ）合金等の銅を主成分とする銅合金から成る。そして、板部材１ｂは、例えば銅板に圧延加工や打抜き加工を施すことによって外形形状が概略的に成形され、次にエッチング法によって銅板の側面に所定の厚さおよび幅を有する凸部１ｅが形成される。この凸部１ｅは、銅板を上側主面側からエッチングすることによって形成される。また、板部材１ｂの大きさは半導体素子４の面積によって変動するが、隙間１ｄの大きさは半導体素子４の面積によって変動しない。
【００２８】
凸部１ｅは、板部材１ｂの側面に略等間隔で複数設けられ、先端面が基体１ａの内面１ｃにロウ付けされることによって基体１ａに板部材１ｂが接合される。板部材１ｂを基体１ａの貫通孔に凸部１ｅで接合することにより、板部材１ｂを確実に貫通孔にロウ付けできるとともに板部材１ｂの上下主面と基体１ａの上下面とを略面一に保持することができる。その結果、安定した基体１ａの放熱性が得られ、これにより半導体素子４を基体１ａの上面に信頼性よく長期に亘って載置することができる。
【００２９】
さらに、凸部１ｅの厚さを板部材１ｂの厚さの１／４乃至１／２とし、凸部１ｅの幅を板部材１ｂの厚さの１／４乃至１／２としていることにより、凸部１ｅの剛性が小さすぎたり大きすぎたりすることが無く、その結果、板部材１ｂにうねりが発生したり、応力によって凸部１ｅが変形するような不具合が発生することが無い。
【００３０】
凸部１ｅの厚さが板部材１ｂの厚さの１／４未満であるか、または凸部１ｅの幅が板部材１ｂの厚さの１／４未満である場合、凸部１ｅの剛性が小さくなり、板部材１ｂに応力や外力が加わると、凸部１ｅの付け根付近が折れたり屈曲するといった変形が生じ易くなる。また、凸部１ｅの厚さが板部材１ｂの厚さの１／４乃至１／２であるとしても、凸部１ｅの幅が板部材１ｂの厚さの１／４未満になると、凸部１ｅの剛性が小さくなり、板部材１ｂに応力や外力が加わると、凸部１ｅの付け根付近が折れたり屈曲するといった変形が生じ易くなる。
【００３１】
また、凸部１ｅの厚さが板部材１ｂの厚さの１／２を超え、凸部１ｅの幅が板部材１ｂの厚さの１／２を超えると、半導体素子４の熱等によって複合基体１が加熱されたときに、板部材１ｂにうねりや反り等が発生するとともに、凸部１ｅの剛性が大きいため板部材１ｂのうねりや反りによって回路基板２にクラック等が発生し易くなる。即ち、凸部１ｅの剛性が適度であると、板部材１ｂのうねりや反りが発生しても、そのうねりや反りを緩和し打ち消すように凸部１ｅが変形でき、その結果、うねりや反りによる回路基板２への影響を抑制することができるが、凸部１ｅの厚さが板部材１ｂの厚さの１／２を超え、凸部１ｅの幅が板部材１ｂの厚さの１／２を超えると、板部材１ｂのうねりや反りによる回路基板２への影響を抑制するという効果が小さくなる。
【００３２】
また、凸部１ｅは板部材１ｂの側面に略等間隔に複数設けられる必要がある。これにより、板部材１ｂを基体１ａに強固に接合できるとともに、板部材１ｂが上下方向にずれたりするのを防ぐことができる。また、例えば凸部１ｅを３ヶ所に設けると、たとえ板部材１ｂに大きな外力が作用したとしても、その位置ずれはほとんど発生しないことが確認できた。凸部１ｅを２ヶ所に設ける場合のそれら位置は、板部材１ｂの対向する２隅部、対向する２側面、または一方を隅部に他方をその隅部に略対向する側面とすることができ、実際にいずれの場合にも良好な結果が得られた。
【００３３】
本発明の複合基体１は、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍのＡｕ層をメッキ法により順次被着しておくのがよく、複合基体１が酸化腐蝕するのを有効に防止できるとともに複合基体１上に回路基板２を強固に接着固定することができる。
【００３４】
また、複合基体１を構成する基体１ａの上面には、回路基板２を囲繞するように、側部に入出力端子３ｂを嵌着するための貫通孔または切欠き部から成る取付部３ａが形成された枠体３が銀ロウ等のロウ材で接合されており、枠体３の内側に半導体素子４を収納するための空所が形成される。この枠体３は、基体１ａと同様の金属から成り半導体パッケージＡの側壁を成すものであり、その製作は基体１ａと同様の金属加工法により側部に取付部３ａを有する形状になるようにして行なわれる。
【００３５】
なお、枠体３の複合基体１の基体１ａへの接合は、基体１ａの上面の外周部と枠体３の下面とを、基体１ａの上面の外周部に敷設した適度なボリュームを有するプリフォームとされた銀ロウ等のロウ材を介して行なわれる。この枠体３の表面には、複合基体１と同様に厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍのＡｕ層等の金属層をメッキ法により被着させておくと良い。
【００３６】
また、枠体３の取付部３ａには、半導体素子４と外部電気回路との高周波信号の入出力を行うとともに半導体パッケージＡの内外を遮断するための入出力端子３ｂが、その側面に設けられているメタライズ層を介して銀ロウ等のロウ材で接合される。この入出力端子３ａは、略長方形等の略四角形の平板部の上面に、横倒しにされた四角柱状の立壁部が積層されて成る構造を有している。
【００３７】
本発明の回路基板２は、Ａｌ２Ｏ３質焼結体等からなり、その形状は例えば略四角形である。この回路基板２は、以下のようにして作製される。先ず、Ａｌ２Ｏ３，酸化珪素（ＳｉＯ２），酸化マグネシウム（ＭｇＯ），酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダー、有機溶剤、可塑剤、分散剤等を添加混合してスラリー状となし、これを従来周知のドクターブレード法によってシート状となすことにより、複数枚のセラミックグリーンシートを得る。
【００３８】
次に、このセラミックグリーンシートに適当な打抜き加工を施すとともに、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ），パラジウム（Ｐｄ），金（Ａｕ）等の金属粉末に適当なバインダー、溶剤を混合してなる導体ペーストを、セラミックグリーンシートに予めスクリーン印刷法等により所定パターンに印刷塗布することによって、配線導体２ｂ、メタライズ層２ｃとなる印刷層をそれぞれ形成する。その後、セラミックグリーンシートを所定の順序で積層した後、所定の寸法に切断し、最後に約１６００℃の温度で焼成することによって、回路基板２が作製される。
【００３９】
また、回路基板２はセラミックグリーンシート積層法によって内層に配線導体２ｂを有するものであっても良い。そして、回路基板２は、下面にメタライズ層２ｃが形成されていることにより、セラミックグリーンシートとメタライズ層２ｃとの若干の収縮率や収縮挙動の差によって回路基板２に若干の反りが発生する。
【００４０】
また、配線導体２ｂ、メタライズ層２ｃの表面に、良導電性で耐食性およびロウ材との濡れ性が良好な金属、例えばＮｉメッキ層を０．５〜９μｍの厚さで被着させておくのがよく、配線導体２ｂ、メタライズ層２ｃの酸化腐食を有効に防止するとともに、メタライズ層２ｃと板部材１ｂとのロウ付けを容易かつ強固とすることができる。
【００４１】
本発明において、図１，図３に示すように、基体１ａの貫通孔の内面と板部材１ｂの側面との隙間１ｄは０．５乃至２ｍｍである。０．５ｍｍ未満では、凸部１ｅを貫通孔にロウ付けした際に隙間１ｄ全体が薄いロウ材で埋まってしまい、回路基板２で板部材１ｂの熱膨張がある程度抑え込まれているものの、板部材１ｂの熱膨張や収縮に際して発生する応力が薄いロウ材に直接作用し、その結果、ロウ材にクラックが発生して半導体パッケージＡの気密性が劣化し易くなる。一方、隙間１ｄが２ｍｍを超えると、基体１ａと回路基板２との接合面積が小さくなり、基体１ａ側のロウ付け部にクラックや割れ等が発生すると容易に気密性が損なわれる傾向がある。
【００４２】
このような半導体パッケージＡにおいて、載置部２ａに半導体素子４を錫（Ｓｎ）−鉛（Ｐｂ）半田などの低融点ロウ材で載置固定するとともに、配線導体２ｂと半導体素子４とをボンディングワイヤ等で電気的に接続し、配線導体２ｂと入出力端子３ｂとをボンディングワイヤで電気的に接続し、最後に枠体３の上面に蓋体６をシーム溶接法により接合することで、製品としての半導体装置となる。この半導体装置は、例えば外部電気回路から供給される高周波信号等の駆動信号によって半導体素子４を作動させ、大容量の情報を高速に伝送する通信装置などに用いられる。
【００４３】
【実施例】
本発明の半導体パッケージおよび半導体装置の実施例を以下に説明する。
【００４４】
まず、図１，図２に示す複合基体１を以下のように構成した。外形寸法が縦２０ｍｍ×横２０ｍｍ×厚さ１ｍｍであり、中央部に貫通孔を有し枠部の幅が４ｍｍである、Ｆｅ−Ｎｉ−Ｃｏ合金から成る枠状の基体１ａを準備した。そして、基体１ａの貫通孔に取着させる板部材１ｂとして、貫通孔に対応した形状の銅から成るものを用意した。この板部材１ｂの対向する２隅部にそれぞれ厚さが０．４ｍｍで幅が０．４ｍｍの凸部１ｅをエッチング法によって形成した。このとき、隙間１ｄが９種の値（表１）となるようにして各５個作製した。
【００４５】
また、予め内層および上面に配線導体２ｂおよび下面にメタライズ層２ｃを設けた、縦１６ｍｍ×横１６ｍｍ×厚さ０．６３５ｍｍの回路基板２を４５個（隙間９種×５個＝４５個）作製し、その下面を板部材１ｂの上側主面および基体１ａの上面にロウ付けして複合基体１上に設けた。このとき、基体１ａの上面における回路基板２下面のロウ付け部幅を２ｍｍとしてロウ付け部のクラックおよび気密性について調査した。その結果を表１に示す。
【００４６】
【表１】
2004119655.tif 000003
【００４７】
表１より、隙間１ｄが０．５〜２ｍｍの場合に板部材１ｂと基体１ａとのロウ付け部にクラックの発生は見られず、また基体１ａと回路基板２とのロウ付け部における気密性が良好であり、本発明の有効性が確認できた。
【００４８】
次に、隙間１ｄを１ｍｍとして、凸部１ｅの厚さおよび幅を種々の値（表２）とし、１種につき５個すつ作製した。これらについて、凸部１ｅの変形と板部材１ｂの反りやうねり等の変形について調査した。その結果を表２に示す。
【００４９】
【表２】
2004119655.tif 000004
【００５０】
表２より、凸部１ｅの厚さが板部材１ｂの厚さ（１ｍｍ）の１／４（０．２５ｍｍ）乃至１／２（０．５ｍｍ）であり、凸部１ｅの幅が板部材１ｂの厚さ１／４（０．２５ｍｍ）乃至１／２（０．５ｍｍ）である場合に、凸部１ｅの変形が発生せず、本発明の有効性が確認できた。またこの試験結果は、複合基体１の厚さ、すなわち板部材１ｂの厚さを通常用いられる範囲内で適宜変化させた場合にも同様であった。
【００５１】
なお、本発明は上記実施の形態および実施例に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を行うことは何等差し支えない。例えば、上記実施の形態では半導体素子をＦＥＴ等として説明したが、これを半導体レーザやフォトダイオード等の光半導体素子としても良く、そのときは枠体３の側部に光ファイバを取着するための貫通孔から成る取付部が形成される。
【００５２】
【発明の効果】
本発明の半導体素子収納用パッケージは、中央部に貫通孔が形成された鉄を主成分とする鉄合金から成る枠状の基体と、基体の貫通孔に取着された銅または銅を主成分とする銅合金から成る板部材と、上面に半導体素子が搭載される載置部を有する、下面が板部材の上側主面の全面および上側主面の周囲の基体の上面に接合された回路基板と、基体の上面の外周部に回路基板を囲繞するように取着された枠体と、枠体の側部に形成された貫通孔または切欠きからなる入出力端子の取付部と、取付部に嵌着された入出力端子とを具備し、板部材は、基体の貫通孔に０．５乃至２ｍｍの隙間をもって挿入されるとともに側面の下側に略等間隔で形成された複数の凸部が貫通孔の内面にロウ付けされることによって貫通孔に取着されていることにより、半導体素子収納用パッケージの気密性が保持されるとともに基体は半導体素子の熱を良好に放熱できるものとなる。即ち、板部材の上側主面の面積が小さくなるため、板部材の熱膨張や収縮による回路基板への影響が小さくなり、回路基板にクラックが発生するのを抑制することができる。また、板部材を貫通孔に取着するためのロウ材を必要としないことから、従来の半導体素子収納用パッケージに発生していたロウ材のクラックを解消することができ、その結果、半導体素子収納用パッケージの気密性が保持されるとともに半導体素子の熱を良好に放熱できることとなる。
【００５３】
本発明の半導体素子収納用パッケージにおいて、好ましくは、板部材の凸部は厚さが板部材の厚さの１／４乃至１／２とされているとともに幅が板部材の厚さの１／４乃至１／２とされていることにより、凸部の剛性を保持して板部材を確実に貫通孔にロウ付けできるとともに板部材の上下主面と基体の上下面とを略面一に保持することができる。その結果、安定した基体の放熱性が得られ、これにより半導体素子を基体の上面に信頼性よく長期に亘って載置することができる。また、板部材による半導体素子の接地性が安定化し、高周波信号の伝送損失が改善された半導体素子収納用パッケージとなすことができる。
【００５４】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに入出力端子に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の作用効果を有する、半導体素子を長期に亘り正常かつ安定して作動させることができる信頼性の高いものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージについて実施の形態の一例を示し、（ａ）は半導体素子収納用パッケージの平面図、（ｂ）は（ａ）のＸ−Ｘ’線における断面図である。
【図２】図１の半導体素子収納用パッケージにおける板部材の凸部を示す要部拡大断面図である。
【図３】従来の半導体素子収納用パッケージの一例を示す断面図である。
【図４】従来の半導体素子収納用パッケージの他の例を示す断面図である。
【符号の説明】
１：複合基体
１ａ：基体
１ｂ：板部材
１ｃ：貫通孔の内面
１ｄ：隙間
１ｅ：凸部
２：回路基板
２ａ：載置部
３：枠体
３ａ：入出力端子の取付部
３ｂ：入出力端子
４：半導体素子
Ａ：半導体素子収納用パッケージ
Ｂ：半導体装置
【図１】
2004119655.tif 000005
【図２】
2004119655.tif 000006
【図３】
2004119655.tif 000007
【図４】
2004119655.tif 000008