(57)【要約】【課題】誘電体基材のホール内及びその近傍での線路の特性インピーダンスの不整合が改善された高周波回路基板及びそれを用いた半導体装置を提供すること。【解決手段】ビアホール１０ａが形成されたポリイミドフィルム（誘電体基材）１０と、その一方の面上に形成された第１伝送線路１１と、第１伝送線路１１に設けられた第１導電性パッド１１ａと、ポリイミドフィルム１０の一方の面上に形成され、第１伝送線路１１と第１導電性パッド１１ａとを囲う開口１２ａを備えた導電性グランド層１２と、ポリイミドフィルム１０の他方の面上に形成された第２伝送線路１３と、第２伝送線路１３に設けられて第１導電性パッド１１ａと電気的に接続される第２導電性パッド１３ａとを有し、ポリイミドフィルム１０の上から見て、第２導電性パッド１３ａが開口１２ａ内に収まることを特徴とする高周波回路基板による。【選択図】　図３
2004039732.tif 000002
【特許請求の範囲】
【請求項１】
誘電体基材と、
前記誘電体基材に形成されたホールと、
前記誘電体基材の一方の面上に形成された第１伝送線路と、
前記第１伝送線路に設けられて前記ホールを塞ぐ第１導電性パッドと、
前記誘電体基材の一方の面上に形成され、前記第１伝送線路と前記第１導電性パッドとを囲う開口を備えた導電性グランド層と、
前記誘電体基材の他方の面上に形成された第２伝送線路と、
前記第２伝送線路に設けられ、前記ホールを介して前記第１導電性パッドと電気的に接続される第２導電性パッドとを有し、
前記誘電体基材の上から見た場合に、前記第２導電性パッドが、前記導電性グランド層の前記開口内に収まることを特徴とする高周波回路基板。
【請求項２】
第１誘電体基材と導電性中間グランドパターンと第２誘電体基材とを順に積層してなる積層体と、
前記積層体に形成されたホールと、
前記積層体の一方の面上に形成された第１伝送線路と、
前記第１伝送線路に設けられて前記ホールを塞ぐ第１導電性パッドと、
前記積層体の一方の面上に形成され、前記第１伝送線路と前記第１導電性パッドとを囲う開口を備えた導電性グランド層と、
前記積層体の他方の面上に形成された第２伝送線路と、
前記第２伝送線路に設けられ、前記ホールを介して前記第１導電性パッドと電気的に接続される第２導電性パッドとを有し、
前記積層体の上から見た場合に、前記導電性中間グランドパターンの一部が、前記第１伝送線路及び前記第２伝送線路のいずれか一方と重複しながら前記ホールに向けて接近することを特徴とする高周波回路基板。
【請求項３】
前記積層体の上から見た場合に、前記導電性中間グランドパターンの前記一部が前記導電性グランド層の前記開口内に突出して前記ホールに接近することを特徴とする請求項２に記載の高周波回路基板。
【請求項４】
前記ホールは前記第２導電性パッド側が広径となるテーパ形状であり、
前記第２導電性パッドは前記テーパ形状を反映した凹部を有し、
前記第２導電性パッドの凹部に外部接続端子が接合されたことを特徴とする請求項１乃至請求項３のいずれか一項に記載の高周波回路基板。
【請求項５】
請求項１乃至請求項４のいずれかに記載の高周波回路基板上に半導体素子を搭載し、該半導体素子の電極を少なくとも前記第１伝送線路、前記第２伝送線路、及び前記グランド層のいずれかと電気的に接続したことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波回路基板及びそれを用いた半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の高性能化に伴い、従来では困難であったミリ波帯の電波を利用する電子機器が現実のものとなりつつある。そのような電子機器においては、ＬＳＩ等の半導体素子が高周波回路基板上に搭載されるが、使用される周波数が高いと、その高周波回路基板の構造にも注意を要する。
【０００３】
そのような従来例に係る高周波回路基板の拡大平面図を図１（ａ）に示す。同図に示すように、この高周波回路基板はポリイミドフィルム１を備え、そのポリイミドフィルム１の一方の面上には、第１伝送線路２と第１導電性グランド層３とがコプレーナ構造となるように形成される。第１伝送線路２の終端には円形の第１導電性パッド２ａが形成されており、その第１伝送線路２と第１導電性パッド２ａとを囲う開口３ａが第１導電性グランド層３に形成される。
【０００４】
この高周波回路基板を他方の主面側から見ると図１（ｂ）のようになる。同図に示すように、こちらの面においては第２伝送線路４と第２導電性グランド層５とがコプレーナ型の構造となるようにポリイミドフィルム１上に形成され、第２伝送線路４の終端に円形の第２導電性パッド４ａが形成される。
【０００５】
この高周波回路基板の断面を図１（ｃ）に示す。図１（ｃ）は、図１（ａ）のＩ−Ｉ線に沿う断面図である。それに示されるように、ポリイミドフィルム１にはビアホール１ａが形成され、そのビアホール１ａを介して表裏の第１、第２導電性パッド２ａ、４ａ同士が電気的に接続される。高周波信号は、第１伝導線路２からビアホール１ａを介して第２伝導線路４へ（或いはその逆経路）をたどって流れることになる。
【０００６】
【発明が解決しようとする課題】
ところで、図１（ａ）に示したように、この高周波回路基板には第１導電性パッド４ａや第１導電性グランド層３の開口３ａが形成されるのであるが、従来においては開口３ａや第２導電性パッド４ａの径に特段の規定が無いうえ、ビアホール１ａの加工精度等のプロセス上の制約によって、開口３ａと第２導電性パッド４ａとの径が異なり、その結果、第２導電性パッド４ａと第１導電性グランド層３とがオーバーラップするオーバーラップ部が存在することがある。このようにオーバーラップ部が存在すると、図１（ｃ）に示すように、第２導電性パッド４ａと第１導電性グランド層３とで構成される浮遊容量Ｃがビアホール１ａの近傍に発生することになる。
【０００７】
しかしながら、このように浮遊容量Ｃが存在すると、浮遊容量Ｃがある部位における線路の特性インピーダンスが他の部位よりも小さくなるので、線路の特性インピーダンスが場所によって異なることになり、第１伝導線路２から第２伝導線路４に至る線路の特性インピーダンスが不整合となって、その結果、線路内で高周波信号が反射して信号の伝送損失が増大する恐れがある。
【０００８】
また、図１（ａ）に示したように、既述のコプレーナ構造では、第１伝送線路２と第１導電性グランド層３とを常に対となるように形成することでそれらの間に容量を形成し、その静電容量値と線路のインダクタンスとを元にして第１伝導線路２の特性インピーダンスを所望の値にしている。
【０００９】
ところが、このコプレーナ構造は、高周波信号が一平面内を流れている部位には有用であるものの、第ビアホール１ａの内部においては、そのビアホール１ａ内の線路（第２導電性パッド４ａ）と対をなすべきグランド層が近くに無いので、線路とグランド層との間の容量値が他の部分よりも小さくなり、線路の特性インピーダンスが増大してしまう。
【００１０】
このように、ビアホール１ａ内においても、特性インピーダンスの整合が図れず上述のような伝送損失が増大する恐れがある。
【００１１】
本発明は係る従来例の問題点に鑑みて創作されたものであり、誘電体基材のホール内及びその近傍での線路の特性インピーダンスの不整合が改善された高周波回路基板及びそれを用いた半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記した課題は、誘電体基材と、前記誘電体基材に形成されたホールと、前記誘電体基材の一方の面上に形成された第１伝送線路と、前記第１伝送線路に設けられて前記ホールを塞ぐ第１導電性パッドと、前記誘電体基材の一方の面上に形成されて前記第１導電性パッドを含む開口を備えた導電性グランド層と、前記誘電体基材の他方の面上に形成された第２伝送線路と、前記第２伝送線路に設けられ、前記ホールを介して前記第１導電性パッドと電気的に接続される第２導電性パッドとを有し、前記誘電体基材の厚み方向から見た場合に、前記第２導電性パッドが前記導電性グランド層の前記開口に含まれることを特徴とする高周波回路基板によって解決する。
【００１３】
次に、本発明の作用について説明する。
【００１４】
本発明によれば、誘電体基材の上から見た場合に、第２導電性パッドが導電性グランド層の開口内に収まるので、第２導電性パッドと導電性グランド層との間にオーバーラップ部が生じない。そのため、オーバーラップ部に起因する浮遊容量が生じないので、高周波信号が通る線路の特性インピーダンスが誘電体基材のホールの近傍において不整合となるのが防止され、高周波信号の伝送損失が従来よりも低減される。
【００１５】
更に、上記の誘電体基材に代えて、第１誘電体基材と導電性中間グランドパターンと第２誘電体基材とを順に積層してなる積層体を使用し、その導電性中間グランドパターンを、誘電体基材の上から見た場合に第１伝送線路及び第２伝送線路のいずれかと重複させながら誘電体基材のホールに向けて接近させてもよい。このようにすると、導電性中間グランドパターンと各導電性部材（第１、第２導電性線路、及び第２導電性パッド）との間に形成される対向容量によって、第１伝導線路→第２導電性パッド→第２伝導線路なる経路で特性インピーダンスが一定となり、ホール内の線路の特性インピーダンスが不整合となるのが防止される。
【００１６】
更に、上記ホールを第２導電性パッド側が広径となるテーパ形状にし、そのテーパ形状を反映した凹部が第２導電性パッドに形成されるようにし、その凹部に外部接続端子を接合するようにしてもよい。このようにすると、外部接続端子が重力によって凹部の底部に向かって自動的にガイドされるので、外部接続端子と第２導電性パッドとの位置合わせが容易に行われる。
【００１７】
また、本発明に係る半導体装置は、上記した高周波回路基板上に搭載してなるものであり、高周波回路基板における特性インピーダンスの不整合が上記の如く改善されるものであるから、半導体装置の性能もそれにつれて改善される。
【００１８】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて説明する。
【００１９】
（１）第１の実施の形態
図２は、本発明の第１の実施の形態に係る高周波回路基板の拡大斜視図である。
【００２０】
この高周波回路基板では、周波数が１ＧＨｚ以上の高周波信号が流れるが、このように周波数が高い場合には、各伝送線路が所望の特性インピーダンス値を持つように回路を設計する必要がある。そこで、本実施形態では、厚さ約５０μｍのポリイミドフィルム（誘電体基材）１０の一方の面上に厚さ約３０μｍの金めっき層を形成してそれをパターニングすることにより、コプレーナ型の伝送線路を構成する第１導電性グランド層１２と第１伝送線路１１とを形成する。
【００２１】
その第１導電性グランド層１２は、抵抗を下げるべくベタ形状に形成される。
【００２２】
また、第１伝送線路１１の終端には、直径約２００μｍの円形の第１導電性パッド１１ａが設けられ、この第１導電性パッド１１ａと第１伝送線路とを囲う開口１２ａが第１導電性グランド層１２に形成される。
【００２３】
第１伝送線路１１は、第１導電性パッド１１ａに至る途中の部分では両側の第１導電性グランド層１２から約５０μｍの間隔をおいて幅約７０μｍの線状に形成されている。線路幅、線路間の間隔、及び各層の膜厚が上記のような値の場合、このコプレーナ型の伝送線路の特性インピーダンスは約５０Ωとなる。
【００２４】
図３（ａ）は、図２と同一主面側から見た場合のこの高周波回路基板の拡大平面図であり、図３（ｂ）は、上記とは反対側の主面から見た場合の拡大平面図である。
【００２５】
図３（ｂ）に示すように、ポリイミドフィルム１０の一方の面上には、厚さ約５０μｍの金めっき層をパターニングすることにより、第２伝送線路１３とベタ形状の第２導電性グランド層１４とが形成される。第２伝送線路１３の終端には、直径約４００μｍの円形の第２導電性パッド１３ａが形成され、これら第２導電性パッド１３ａと第２伝導線路１３とを囲う開口１４ａが第２導電性グランド層１４に形成される
第２伝送線路１３は、第２導電性パッド１３ａに至る途中の部分では両側の第２導電性グランド層１４から約５０μｍ隔てられて幅約７０μｍの線状に形成され、該第２導電性グランド層１４と共にコプレーナ型の伝送線路を構成している。
【００２６】
図４は、図３（ａ）のＩ−Ｉ線に沿った断面図である。図４に示すように、ポリイミドフィルム１０には、第２導電性パッド１３ａ側が広径となるビアホール１０ａが形成され、その狭径側の開口端が第１導電性パッド１１ａによって塞がれている。このビアホール１０ａの狭径側の直径は約１５０μｍであり、広径側の直径は約４００μｍである。また、第２導電性パッド１３ａは、ビアホール１０ａの内面上に形成されると共に、ビアホール１０ａを介して第１導電性パッド１１ａと電気的に接続されている。その結果、高周波信号は、第１伝導線路１１から第２導電性パッド１３ａを介して第２伝導線路１３に至る経路（或いはその逆の経路）を通ることになる。
【００２７】
再び図３（ａ）を参照する。同図に示すように、ポリイミドフィルム１０の上から見ると、第１導電性グランド層１２の開口１２ａは、その直径が第２導電性パッド１３ａの直径よりも大きく、第２導電性パッド１３ａがその中に収まるように形成される。
【００２８】
従って、本実施形態では、従来例のような第１導電性グランド層１２と第２導電性パッド１３ａとのオーバーラップ部が生じないので、そのオーバーラップ部に起因する浮遊容量を無くすことができる。よって、浮遊容量により線路の特性インピーダンスが局所的に小さくなるのが防止されるため、高周波信号が通る線路の特性インピーダンスがビアホール１０ａの近傍において不整合とならず、高周波信号の伝送損失を従来よりも低減することができる。
【００２９】
次に、本実施形態に係る高周波回路基板の製造工程について図５（ａ）〜（ｄ）を参照して説明する。
【００３０】
まず最初に、図５（ａ）に示すように、厚さが約５０μｍのポリイミドフィルム１０を準備する。なお、ポリイミドフィルム１０の代わりにアルミナ基板を使用してもよい。
【００３１】
次に、図５（ｂ）に示す断面構造を得るまでの工程について説明する。まず、ポリイミドフィルム１０の一方の面上にフォトレジストを塗布し、それを露光・現像することにより、配線形状の開口を有するレジストパターン（不図示）を形成する。次いで、レジストパターンの開口内に露出するポリイミドフィルム１０上に厚さ約３０μｍの金めっき層を無電解めっきや電解めっきにより形成し、その後レジストパターンを除去することで、金めっき層を第１伝導線路１１及び第１導電性グランド層１２として残す。そのような第１伝導線路１１には第１導電性パッド１１ａが形成され、また、第１導電性グランド層１２には開口１２ａが形成される。
【００３２】
なお、金めっき層に代えて、銅めっき層により第１伝導線路１１や第１導電性グランド層１２を構成してもよい。
【００３３】
次いで、図５（ｃ）に示すように、ポリイミドフィルム１０にレーザを照射し、レーザが照射された部分のポリイミドを蒸散させて、第１導電性パッド１１ａの下に直径が約１５０μｍのビアホール１０ａを形成する。或いは、これに代えて、第１伝導線路１１が形成されていない側のポリイミドフィルム１０の主面にレジストパターンを形成し、それをエッチングマスクにしてポリイミドフィルム１０をドライエッチングすることによりビアホール１０ａを形成してもよい。
【００３４】
また、ポリイミドフィルム１０に代えてアルミナ基板を使用する場合は、上記と同様にしてレジストパターンを形成し、それをエッチングマスクに使用しながらＨＦ（フッ酸）溶液でエッチングを行うか、又はドライエッチングを行うかしてビアホール１０ａを形成する。
【００３５】
上記いずれの方法であっても、形成されたビアホール１０ａはテーパ形状を呈する。
【００３６】
次に、図５（ｄ）に示す断面構造を得るまでの工程について説明する。まず、第１伝導線路１１が形成されていない側のポリイミドフィルム１０の主面上にフォトレジストを塗布し、それを露光・現像することにより、配線形状の開口を有するレジストパターン（不図示）を形成する。次いで、レジストパターンの開口内に露出するポリイミドフィルム１０上に厚さ約３０μｍの金めっき層を無電解めっきや電解めっきにより形成し、その後レジストパターンを除去することで、金めっき層を第２伝導線路１３及び第２導電性グランド層１４として残す。その第２伝導線路１３には第２導電性パッド１３ａが形成され、また、第２導電性グランド層１４には開口１４ａが形成される。
【００３７】
上記によって、本実施形態に係る高周波回路基板が完成する。
【００３８】
（２）第２の実施の形態
図６は、本発明の第２の実施の形態に係る高周波回路基板の拡大斜視図である。同図において、第１実施形態で説明した部材には第１実施形態と同じ参照番号を付し、以下ではその説明を省略する。
【００３９】
本実施形態に係る高周波回路基板においては、第１ポリイミドフィルム（第１誘電体基材）２０と導電性中間グランドパターン２１と第２ポリイミドフィルム（第２誘電体基材）２２とがこの順に積層されて積層体２３を構成する。第１、第２ポリイミドフィルム２０、２２の厚さはいずれも約５０μｍであり、また、導電性中間グランドパターン２１は厚さ約３０μｍの金めっき層をパターニングして形成される。
【００４０】
そのような積層体２３の一方の主面には、既述の第１伝送線路１１と第１導電性グランド層１２とが図示のように形成され、コプレーナ型の伝送線路を構成している。
【００４１】
また、導電性中間グランドパターン２１は、第２ポリイミドフィルム２２の第１ビアホール２２ａ内にも形成されており、そこで第１導電性グランド層１２と電気的に接続されている。同様に、第２導電性グランド層１４は、第１ポリイミドフィルム２０の第２ビアホール２０ａ内にも形成され、そこで導電性中間グランドパターン２１と電気的に接続されている。
【００４２】
図７（ａ）は、図６と同一主面側から見た場合のこの高周波回路基板の拡大平面図であり、図７（ｂ）は、上記とは反対側の主面から見た場合の拡大平面図である。図７（ｂ）に示すように、積層体２３の他方の主面には、既述の第２伝導線路１３と第２導電性グランド層１４とがコプレーナ型の伝送線路を構成するように形成される。
【００４３】
そして、図７（ａ）に示すように、本実施形態においても開口１２ａ内に第２導電性パッド１３ａが収まるので、第２導電性パッド１３ａと第１導電性グランド層１２との間にオーバーラップ部が生じず、そのオーバーラップ部に起因する浮遊容量を無くすことができるので、高周波信号の伝送損失を従来よりも低減することができる。
【００４４】
図８は、図７（ａ）のＩ−Ｉ線に沿った断面図である。同図から理解されるように、積層体２３には第３ビアホール２３ａが形成されており、第２導電性パッド１３ａがその第３ビアホール２３ａの内面上に形成されると共に第３ビアホール２３ａを介して第１導電性パッド１１ａと電気的に接続されている。
【００４５】
また、本実施形態では、積層体２３の上から見た場合に、導電性中間グランドパターン２１の一部２１ａを、第１、第２伝導線路１１、１３と重複させながら第３ビアホール２３ａに向けて接近させる。その一部２１ａは、積層体２３の上から見た場合に、開口１２ａ内に突出して第３ビアホール２３ａと接近するのが好ましい。更に、その一部２１ａと第３ビアホール２３ａとの距離ｄ０は、ｄ１（第１導電性パッド１１ａの縁部とビアホール２３ａとの距離）＋ｄ２（第１導電性パッド１１ａと開口１２ａとの距離）以下であるのが好ましい。本実施形態においては、ｄ１は約２５μｍであり、ｄ２は約７０μｍであるから、ｄ０は約９５μｍ以下であるのが好ましいことになる。ｄ０を９５μｍ以下のどの値にするかは、後述の第３ビアホール２３ａ内の特性インピーダンスをどのような値に設計するかによる。
【００４６】
上記の構造によれば、図示のような対向容量Ｃ１〜Ｃ４が形成されて、第３ビアホール２３ａ近傍の線路（第１、第２伝導線路１１、１３）やその内部の線路（第２導電性パッド１３ａ）の容量が大きくなるので、線路の特性インピーダンスが下がるようになる。これにより、第１伝導線路１１→第２導電性パッド１３ａ→第２伝導線路１３なる経路で特性インピーダンスを一定に保つことが可能となるので、第３ビアホール２３ａ内の特性インピーダンスの不整合を防止することができ、信号の伝送損失の低減を防止することができるようになる。
【００４７】
なお、図９に示すように、第１、第２伝導線路１１、１３と重複しないように導電性中間グランドパターン２１をビアホール２３ａに向けて接近させることも考えられる。しかし、これでは導電性中間グランドパターン２１と第１伝導線路１１（又は第２伝導線路１３）との対向容量Ｃ１（Ｃ４）が得られないため上記の利点を得ることができず、好ましくない。更に、この構造では第２導電性パッド１３ａと導電性中間グランドパターン２１とのオーバーラップ部分が単なる浮遊容量になってしまうので好ましくない。
【００４８】
次に、本実施形態に係る高周波回路基板の製造工程について図１０（ａ）〜（ｄ）、図１１（ａ）〜（ｂ）を参照して説明する。
【００４９】
まず最初に、図１０（ａ）に示す構造を得るまでの工程について説明する。まず、厚さ約５０μｍの第２ポリイミドフィルム２２上に、配線形状の開口を有するレジストパターン（不図示）を形成し、その開口から露出する第２ポリイミドフィルム２２の表面に金めっき層を無電解めっきや電解めっきにより厚さ約３０μｍに形成する。その後、レジストパターンを除去し、残存する金めっき層を第１伝導線路１１及び第１導電性グランド層１２として使用する。その第１伝導線路１１には第１導電性パッド１１ａが形成され、第１導電性グランド層１２には開口１２ａが形成される。
【００５０】
次に、図１０（ｂ）に示すように、第１導電性グランド層１２が形成されていない側の第２ポリイミドフィルム２２の主面にレーザを照射し、照射された部位のポリイミドを蒸散させて、第１導電性グランド層１２に至る深さの第１ビアホール２２ａを形成する。
【００５１】
第１ビアホール２２ａを形成するには、これ以外に、例えば第２ポリイミドフィルム２２の主面上にレジストパターン（不図示）を形成し、それをエッチングマスクにして第２ポリイミドフィルム２２をドライエッチングしてもよい。
【００５２】
続いて、図１０（ｃ）に示す構造を得るまでの工程について説明する。まず、第１導電性グランド層１２が形成されていない側の第２ポリイミドフィルム２２上に、配線パターン形状の開口が形成されたレジストパターン（不図示）を形成する。そして、そのレジストパターンの開口から露出する第２ポリイミドフィルム２２の表面上と第１ビアホール２２ａの内面とに金めっき層を約３０μｍの厚さに無電解めっきや電解めっきにより形成する。次いで、レジストパターンを除去し、残存する金めっき層を導電性中間グランドパターン２１として使用する。図示のように、導電性中間グランドパターン２１は、その一部２１ａが他の部位よりも突出しているが、この部分が既述の第３ビアホール２３ａに接近する部位である。また、この導電性中間グランド層２１は、第１ビアホール２２ａ内にも形成されており、そこで第１導電性グランド層１２と電気的に接続されている。
【００５３】
次に、図１０（ｄ）に示すように、第２ポリイミドフィルム２２上と中間グランドパターン２１上とに厚さ約５０μｍの第１ポリイミドフィルム２０を接合する。この接合は、不図示の接着剤を介して行われる。
【００５４】
続いて、図１１（ａ）に示すように、第１ポリイミドフィルム２０にレーザを照射し、照射された部位のポリイミドを蒸散させて、第２ビアホール２０ａと第３ビアホール２３ａとを形成する。これらのうち、第２ビアホール２０ａは導電性中間グランドパターン２１に至る深さを有する。一方、第３ビアホール２３ａは、第２ポリイミドフィル２２をも貫通して第１導電性パッド１１ａに至る深さに形成される。
【００５５】
なお、上記のようにレーザを使用するのではなく、第１ポリイミドフィルム２０上にレジストパターン（不図示）を形成し、それをエッチングマスクとして使用するドライエッチングにより第２ビアホール２０ａと第３ビアホール２３ａとを形成してもよい。
【００５６】
次に、図１１（ｂ）に示す構造を得るまでの工程について説明する。まず、第１ポリイミドフィルム２０上に、配線パターン形状の開口を有するレジストパターン（不図示）を形成する。そして、そのレジストパターンの開口から露出する第１ポリイミドフィルム２０の表面上と、第２、第３ビアホール２０ａ、２３ａの各内面とに、無電解めっきや電解めっきにより金めっき層を約３０μｍの厚さに形成する。その後、このレジストパターンを除去し、残存する金めっき層を第２導電性グランド層１４及び第２伝導線路１３として使用する。その第２導電性グランド層１４は、開口１４ａが形成されると共に、第２ビアホール２０ａ内にも形成されてそこで導電性中間グランド層２１と電気的に接続される。また、第２伝導線路１３には第２導電性パッド１３ａが形成され、その第２導電性パッド１３ａは、第３ビアホール２３ａ内にも形成されてそこで第１導電性パッド１１ａと電気的に接続される。
【００５７】
以上により、本実施形態に係る高周波回路基板が完成する。
【００５８】
（３）第３の実施の形態
図１２（ａ）〜（ｂ）は、本発明の第３の実施の形態に係る高周波回路基板の製造工程について示す断面図である。図１２（ａ）〜（ｂ）においては、上記で既に説明した部材には上記と同じ符号を付し、以下ではその説明を省略する。
【００５９】
本実施形態においては、図１２（ａ）〜（ｂ）に示すように、第１実施形態で作成された高周波回路基板に外部接続端子としてはんだバンプ２０を接合する。このはんだバンプ２０は、通常なら、それを接合するためのパッドを第２伝導線路１３に別途設けるのであるが、本実施形態ではそれを第２導電性パッド１３ａに接合する。
【００６０】
図１２（ａ）に示すように、第２導電性パッド１３ａは、ビアホール１０ａのテーパー形状を反映した凹部１３ｂがその表面に形成されているので、はんだバンプ２０を第２導電性パッド１３ａに載せると、はんだバンプ２０は重力により凹部１３ｂの底部に向けて自動的にガイドされる。その結果、図１２（ｂ）に示すように、はんだバンプ２０と第２導電性パッド１３ａとの各中心を自動的に位置合わせすることができる。
【００６１】
ところで、はんだバンプ２０は、オープンスタブ（Ｏｐｅｎ　Ｓｔｕｂ）と類似の性質により、その大きさが余り大きすぎると、周波数が高い信号を通し難くなるので、その大きさはできるだけ小さいのが好ましい。
【００６２】
本実施形態によれば、例えば直径が１００μｍ程度の微小なはんだバンプ２０でも、上記のように第２導電性パッド２０と自動的に位置合わせされるので、位置合わせに伴う困難性を克服することができる。
【００６３】
なお、第２実施形態で作成された高周波回路基板を使用しても、上記と同様の利点を得ることができる。
【００６４】
（４）本発明の適用例
図１３は、本発明の適用例に係る半導体装置の斜視図である。
【００６５】
本発明の適用例は種々あるが、以下では、本発明を半導体素子搭載用の基板として適用する場合について説明する。
【００６６】
図１３に示す半導体装置は、既述の高周波回路基板上に半導体素子３０を搭載し、半導体素子３０の電極端子（不図示）と第１伝送線路１１とを金ポスト３１を介して電気的に接続してなる。この例で使用される高周波回路基板としては、第１〜第３の実施形態で説明したどの基板であってもよい。更に、必要なら、基板と半導体素子３０との間にアンダーフィル樹脂（不図示）を流し込み、そのアンダーフィル樹脂によって基板と半導体素子３０との熱収縮率の差を吸収するようにしてもよい。こうすることで、金ポスト３１と第１伝送線路１１とが接続不良となるのを防止することができる。
【００６７】
図１４は、上記の高周波回路基板に銅等よりなる金属カバー３２を接合し、半導体素子３０を保護した場合の断面図である。このような金属カバー３２に代えて、ポッティングやトランスファーモールド等の技術を使用し、樹脂によって半導体素子３０を保護するようにしてもよい。
【００６８】
また、この例では、第３の実施形態で説明したように、外部接続端子としてのはんだバンプ２０を第２導電性パッド１３ａの凹部１３ｂに接合することで、はんだバンプ２０と第２導電性パッド１３ａとの位置合わせを容易に行うことができ、その結果、はんだバンプ２０の大きさを小さくすることができる。
【００６９】
更に、この例では、ボンディングワイヤに比べてインピーダンス整合のとり易い金ポスト３１と、本発明の高周波回路基板とを併用しているので、伝送損失が低減されて性能が向上した半導体装置を提供することができる。
【００７０】
なお、上記では金ポスト３１を第１伝送線路１１に電気的に接続したが、金ポストがグランド端子ならば、それを第１導電性グランド層１２に電気的に接続してもよい。
【００７１】
以下に、本発明の特徴を付記する。
【００７２】
（付記１）　誘電体基材と、
前記誘電体基材に形成されたホールと、
前記誘電体基材の一方の面上に形成された第１伝送線路と、
前記第１伝送線路に設けられて前記ホールを塞ぐ第１導電性パッドと、
前記誘電体基材の一方の面上に形成され、前記第１伝送線路と前記第１導電性パッドとを囲う開口を備えた導電性グランド層と、
前記誘電体基材の他方の面上に形成された第２伝送線路と、
前記第２伝送線路に設けられ、前記ホールを介して前記第１導電性パッドと電気的に接続される第２導電性パッドとを有し、
前記誘電体基材の上から見た場合に、前記第２導電性パッドが、前記導電性グランド層の前記開口内に収まることを特徴とする高周波回路基板。
【００７３】
（付記２）　第１誘電体基材と導電性中間グランドパターンと第２誘電体基材とを順に積層してなる積層体と、
前記積層体に形成されたホールと、
前記積層体の一方の面上に形成された第１伝送線路と、
前記第１伝送線路に設けられて前記ホールを塞ぐ第１導電性パッドと、
前記積層体の一方の面上に形成され、前記第１伝送線路と前記第１導電性パッドとを囲う開口を備えた導電性グランド層と、
前記積層体の他方の面上に形成された第２伝送線路と、
前記第２伝送線路に設けられ、前記ホールを介して前記第１導電性パッドと電気的に接続される第２導電性パッドとを有し、
前記積層体の上から見た場合に、前記導電性中間グランドパターンの一部が、前記第１伝送線路及び前記第２伝送線路のいずれか一方と重複しながら前記ホールに向けて接近することを特徴とする高周波回路基板。
【００７４】
（付記３）　前記積層体の上から見た場合に、前記導電性中間グランドパターンの前記一部が前記導電性グランド層の前記開口内に突出して前記ホールに接近することを特徴とする付記２に記載の高周波回路基板。
【００７５】
（付記４）　前記導電性中間グランドパターンの一部が前記ホールに９５μｍ以下の距離に接近することを特徴とする付記２又は付記３に記載の高周波回路基板。
【００７６】
（付記５）　前記積層体の上から見た場合に、前記第２導電性パッドが前記グランド層の前記開口内に収まることを特徴とする付記２乃至付記４のいずれかに記載の高周波回路基板。
【００７７】
（付記６）　前記ホールは前記第２導電性パッド側が広径となるテーパ形状であり、
前記第２導電性パッドは前記テーパ形状を反映した凹部を有し、
前記第２導電性パッドの凹部に外部接続端子が接合されたことを特徴とする付記１乃至付記５のいずれかに記載の高周波回路基板。
【００７８】
（付記７）　前記第１伝送線路に周波数が１ＧＨｚ以上の信号が流れることを特徴とする付記１乃至付記６のいずれかに記載の半導体装置。
【００７９】
（付記８）　付記１乃至付記７のいずれかに記載の高周波回路基板上に半導体素子を搭載し、該半導体素子の電極を少なくとも前記第１伝送線路、前記第２伝送線路、及び前記グランド層のいずれかと電気的に接続したことを特徴とする半導体装置。
【００８０】
【発明の効果】
以上説明したように、本発明によれば、誘電体基板の上から見た場合に、第２導電性パッドが導電性グランド層の開口内に収まるようにしたので、高周波信号が通る線路の特性インピーダンスが誘電体基材のホール近傍において不整合となるのを防ぐことができ、高周波信号の伝送損失を従来よりも低減することができる。
【００８１】
また、第１誘電体基材と導電性中間グランドパターンと第２誘電体基材とを順に積層してなる積層体を使用し、その導電性中間グランドパターンを、第１伝送線路及び第２伝送線路のいずれかと重複させながら誘電体基材のホールに向けて接近させることで、ビアホール内の特性インピーダンスの不整合を防止することができる。
【００８２】
更に、上記ホールを第２導電性パッド側が広径となるテーパ形状にし、そのテーパ形状を反映した凹部が第２導電性パッドに形成されるようにして、その凹部に外部接続端子を接合することで、外部接続端子と第２導電性パッドとの位置合わせを容易に行うことができる。
【００８３】
また、上述の高周波回路基板上に半導体素子を搭載して半導体装置を構成することで、該半導体装置の性能を改善することができる。
【図面の簡単な説明】
【図１】図１（ａ）〜（ｂ）は、従来例に係る高周波回路基板の拡大平面図であり、図１（ｃ）はその断面図である。
【図２】本発明の第１の実施の形態に係る高周波回路基板の拡大斜視図である。
【図３】図３（ａ）〜（ｂ）は、本発明の第１の実施の形態に係る高周波回路基板の拡大平面図である。
【図４】本発明の第１の実施の形態に係る高周波回路基板の断面図である。
【図５】図５（ａ）〜（ｄ）は、本発明の第１の実施の形態に係る高周波回路基板の製造工程について示す断面図である。
【図６】本発明の第２の実施の形態に係る高周波回路基板の拡大斜視図である。
【図７】図７（ａ）〜（ｂ）は、本発明の第２の実施の形態に係る高周波回路基板の拡大平面図である。
【図８】本発明の第２の実施の形態に係る高周波回路基板の断面図である。
【図９】比較例に係る高周波回路基板の拡大平面図である。
【図１０】図１０（ａ）〜（ｄ）は、本発明の第２の実施の形態に係る高周波回路基板の製造工程について示す拡大斜視図（その１）である。
【図１１】図１１（ａ）〜（ｂ）は、本発明の第２の実施の形態に係る高周波回路基板の製造工程について示す拡大斜視図（その２）である。
【図１２】図１２（ａ）〜（ｂ）は、本発明の第３の実施の形態に係る高周波回路基板の製造工程について示す断面図である。
【図１３】本発明の適用例に係る半導体装置の斜視図である。
【図１４】本発明の適用例に係る半導体装置の断面図である。
【符号の説明】
１、１０・・・ポリイミドフィルム、１ａ、１０ａ、２３ａ・・・ビアホール、２、１１・・・第１伝導線路、２ａ、１１ａ・・・第１導電性パッド、３、１２・・・第１導電性グランド層、３ａ、１２ａ、１４ａ・・・開口、４、１３・・・第２伝導線路、５、１４・・・第２導電性グランド層、１３ｂ・・・凹部、２０・・・はんだバンプ、３０・・・半導体素子、３１・・・金ポスト、３２・・・金属カバー。
【図１】
2004039732.tif 000003
【図２】
2004039732.tif 000004
【図３】
2004039732.tif 000005
【図４】
2004039732.tif 000006
【図５】
2004039732.tif 000007
【図６】
2004039732.tif 000008
【図７】
2004039732.tif 000009
【図８】
2004039732.tif 000010
【図９】
2004039732.tif 000011
【図１０】
2004039732.tif 000012
【図１１】
2004039732.tif 000013
【図１２】
2004039732.tif 000014
【図１３】
2004039732.tif 000015
【図１４】
2004039732.tif 000016