(57)【要約】【課題】本発明は、できる限り少ない本数の電圧検出用配線を用いて、任意のソースバスラインに接続された画素電極の駆動電圧の検出を可能とし、且つ、電圧検出用配線を配置することによる画面表示への影響のない表示素子の提供を目的とする。【解決手段】画素電極５がマトリクス状に配置された表示領域１を有する第１の基板と、上記第１の基板に対向する第２の基板とを備えた表示素子において、上記第１の基板の表示領域の外側には、上記ソースバスライン３に平行なダミーソースバスライン８と、上記ダミーソースバスライン８に接続されており上記各ソースバスライン３に交差する電極接続用配線７が形成されるとともに、上記ダミーソースバスライン８ゲートバスラインの交差点近傍には、ダミー半導体スイッチング素子２０と、ダミー画素電極２１と電圧検出用配線６とを形成する。【選択図】  図１
2004219706.tif 000002
【特許請求の範囲】
【請求項１】
ゲートバスラインとソースバスラインとの各交差点近傍に、半導体スイッチング素子と各半導体スイッチング素子に接続された画素電極とがマトリクス状に配置された表示領域を有する第１の基板と、上記第１の基板に対向する第２の基板とを備えた表示素子において、
上記第１の基板の表示領域の外側には、
上記ソースバスラインに平行なダミーソースバスラインと、
上記ダミーソースラインに接続されており上記各ソースバスラインに交差する電極接続用配線が形成されているとともに、
上記ダミーソースバスラインとゲートバスラインの交差点近傍には、
上記ダミーソースバスラインに接続されたダミー半導体スイッチング素子と、
上記ダミー半導体スイッチング素子に接続されたダミー画素電極と、
上記ダミー画素電極に接続された電圧検出用配線が形成されている表示素子。
【請求項２】
上記ダミーソースバスラインは、絶縁膜を介して上記電極接続用配線と交差するように形成されており、コンタクトホールを介して上記電極接続用配線と接続されている請求項１に記載の表示素子。
【請求項３】
上記電極接続用配線は、上記ゲートバスラインと同一材料で、且つ、同一層上に形成されている請求項１又は２に記載の表示素子。
【請求項４】
上記電極接続用配線は、上記第１の基板上であって上記第２の基板と対向しない領域に形成されている請求項１乃至３のいずれか１項に記載の表示素子。
【請求項５】
ゲートバスラインとソースバスラインとの各交差点近傍に、半導体スイッチング素子と各半導体スイッチング素子に接続された画素電極とがマトリクス状に配置された表示領域を有する第１の基板と、上記第１の基板に対向する第２の基板とを備えた表示素子の駆動電圧検出方法において、
上記第１の基板の表示領域の外側に形成されたダミーソースバスラインと、任意の画素が接続されたソースバスラインとを電気的に接続するステップと、
上記ダミーソースバスラインにダミー半導体スイッチング素子を介して接続されたダミー画素電極の電位を、該ダミー画素電極に接続された電圧検出用配線から測定するステップを包含する、表示素子の駆動電圧検出方法。
【請求項６】
上記第１の基板の表示領域の外側に形成されたダミーソースバスラインと、任意の画素が接続されたソースバスラインとを電気的に接続するステップは、
上記ダミーソースバスラインに接続されており上記表示領域の外側で各ソースバスラインに交差するように形成された電極接続用配線を介して実行される、請求項５に記載の表示素子の駆動電圧検出方法。
【請求項７】
上記電極接続用配線を介して上記ダミーソースバスラインと任意の画素が接続されたソースバスラインとを接続するステップにおいて、
上記任意の画素が接続されたソースバスラインと上記電極接続用配線との交差点にレーザー光を照射することにより、上記ソースバスラインと上記電極接続用配線を溶解させて電気的に接続する、請求項６に記載の表示素子の駆動電圧検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体スイッチング素子を有するアクティブマトリクス型表示素子に関し、特に表示領域を構成する画素電極の駆動電圧検出方法に関する。
【０００２】
【従来の技術】
一般に、アクティブマトリクス型の液晶表示素子は、半導体スイッチング素子を有するＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）基板と透明電極を有する対向基板を備え、それら２枚の基板間に液晶材料を封入して構成されている。
【０００３】
アクティブマトリクス型液晶表示素子におけるＴＦＴ基板の一般的な構成を図１０に示す。図１０に示すように、ガラス基板上に複数本のゲートバスライン２と複数本のソースバスライン３が直交するように形成されている。ゲートバスライン２とソースバスライン３との各交差点近傍には、半導体スイッチング素子４と画素電極５が形成されている。上記各半導体スイッチング素子４は、上記各ゲートバスライン２に接続されており、ゲート駆動用集積回路３１からの信号によって、ＯＮ状態とＯＦＦ状態に切り替えられる。
【０００４】
上記各画素電極５は、上記半導体スイッチング素子４を介して各ソースバスライン３に接続されている。上記半導体スイッチング素子４がＯＮ状態になると、ソース駆動集積回路３０から出力される信号に応じてソースバスライン３から各画素電極５へ電荷が充電される。
【０００５】
このように電荷が充電され所望の電位を有する画素電極５は、上記対向電極との間に電位差を生じ、この電位差により基板間の液晶分子を駆動させる。液晶表示素子は、該液晶分子の駆動の程度により光の透過率及び反射率を変化させ、画像表示を可能にする。
【０００６】
上記アクティブマトリクス型の基板を有する表示素子において、画面表示が正確に行われているか否かの問題は、上記ＴＦＴ基板の画素電極と上記対向電極との間に、所定の電圧が印加されているか否かに起因する場合が多い。従って、表示画面に輝点が発生するなどの欠陥が発見された場合、対応する欠陥画素の画素電極に印加されている電圧を検出し、それを評価することにより、上記ソース駆動用集積回路やゲート駆動用集積回路の不良、又は上記半導体スイッチング素子の不良等を容易に発見することができる。
【０００７】
しかし、通常のアクティブマトリクス型の表示素子は、ソースバスラインと画素電極との間に半導体スイッチング素子が形成されているため、上記ＴＦＴ基板側の画素電極への印加電圧を容易に検出することが困難であった。
【０００８】
この問題を解決すべく、特許文献１には、アクティブマトリクス型液晶表示素子の画素電極に印加された電圧を検出する方法が開示されている。図１１は特許文献１に記載された液晶表示パネルの回路図である。図１１を参照しながら、より具体的に説明する。特許文献１に記載された液晶表示パネルのＴＦＴ基板には、ゲートバスライン２とソースバスライン３が形成されている。ゲートバスライン２とソースバスライン３の交差点近傍には半導体スイッチング素子４と画素電極５がマトリクス状に形成されており、表示部１を構成している。上記表示部１の周縁部に形成された画素電極には、それぞれ表示部１の外へ引き出されたモニタ用電極６が接続されている。このように接続されたモニタ用電極６を用いて、表示部１を構成する画素電極５の印加電圧を直接検出できるように構成されている。検出された印加電圧により、ソース駆動用集積回路３０やゲート駆動用集積回路３１から各画素電極５へ信号が加えられた後の画素特性をモニタしようとするものである。
【０００９】
また、特許文献１には、図１１に示すように表示部１の外側に、表示部内の半導体スイッチング素子４及び画素電極５と同等の働きをするダミー半導体スイッチング素子２０及びダミー画素電極２１を形成する技術も開示されている。各ダミー画素電極２１は、表示部１に形成された画素電極列に対応してそれぞれ形成されており、各ダミー画素電極２１からはそれぞれモニタ用電極６が引き出されている。このようにダミー画素電極２１を表示部１の外側に形成する場合も、上記と同様に、モニタ用電極６を用いて画素特性をモニタすることができる。
【００１０】
【特許文献１】
特開平１−１６７８２２号公報
【００１１】
【発明が解決しようとする課題】
しかし、上記特許文献１の発明において、欠陥画素が接続された任意のソースバスライン又はゲートバスラインから画素電極へ印加された電圧を検出するためには、すべてのソースバスライン及びゲートバスラインに、モニタ用電極が引き出された画素電極を形成しておく必要がある。液晶表示パネルのソースバスライン及びゲートバスラインは数十本から数千本に及ぶ場合もあり、これらすべてにモニタ用電極を備えた画素電極を形成して接続することは、製造コストの上昇につながるという問題があった。
【００１２】
また、一般に画素電極にモニタ用電極等が接続されている場合、その画素電極は、モニタ用電極が接続されていない画素電極に比較して、負荷抵抗値及び負荷容量値が異なる。画素電極の負荷抵抗や負荷容量が変化すると、画素の表示特性も変化する結果、表示パネルの表示品位に悪影響を及ぼすおそれがある。
【００１３】
しかし、特許文献１に記載された液晶表示パネルでは、表示部内に形成された画素電極にもモニタ用電極が接続されている。そのため、特許文献１に記載された液晶表示パネルでは、モニタ用電極が接続された画素の表示特性が変化する結果、液晶表示パネルの表示品位を低下させるおそれがあるという問題があった。従って、表示画面上に画素欠陥がない場合の表示品位を考慮すれば、モニタ電極の接続された画素電極は、できるだけ少ない方が望ましい。
【００１４】
本発明は、上記問題点に鑑み、できる限り少ない本数の電圧検出用配線を用いて、任意のソースバスラインに接続された画素電極の駆動電圧の検出を可能とする表示素子及び駆動電圧検出方法の提供を目的とする。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明は、欠陥を有する画素など任意の画素の駆動電圧を検出する場合、駆動電圧を検出しようとする画素が接続されたソースバスラインと表示領域の外側に形成されたダミーソースバスラインを電気的に接続して、ダミーソースバスラインに接続されたダミー画素電極の電位を検出することにより、上記ソースバスラインの駆動電圧を間接的に検出できるように構成されている。
【００１６】
具体的に本発明に係る表示素子は、ゲートバスラインとソースバスラインとの各交差点近傍に、半導体スイッチング素子と各半導体スイッチング素子に接続された画素電極とがマトリクス状に配置された表示領域を有する第１の基板と、上記第１の基板に対向する第２の基板とを備えた表示素子において、上記第１の基板の表示領域の外側には、上記ソースバスラインに平行なダミーソースバスラインと、上記ダミーソースバスラインに接続されており、上記各ソースバスラインに交差する電極接続用配線が形成されるとともに、上記ダミーソースバスラインとゲートバスラインの交差点近傍には、記ダミーソースバスラインに接続されたダミー半導体スイッチング素子と、上記ダミー半導体スイッチング素子に接続されたダミー画素電極と、上記ダミー画素電極に接続された電圧検出用配線が形成されている。
【００１７】
本発明において、上記ダミーソースバスラインは、絶縁膜を介して上記電極接続用配線と交差するように形成されており、コンタクトホールを介して上記電極接続用配線と接続されていることが好ましい。
【００１８】
本発明において、上記電極接続用配線は、上記ゲートバスラインと同一材料で、且つ、同一層上に形成することも可能である。
【００１９】
本発明において、上記電極接続用配線は、上記第１の基板上であって上記第２の基板と対向しない領域に形成されていることが好ましい。
【００２０】
また、本発明に係る駆動電圧検出方法は、ゲートバスラインとソースバスラインとの各交差点近傍に、半導体スイッチング素子と各半導体スイッチング素子に接続された画素電極とがマトリクス状に配置された表示領域を有する第１の基板と、上記第１の基板に対向する第２の基板とを備えた表示素子の駆動電圧検出方法において、上記第１の基板の表示領域の外側に形成されたダミーソースバスラインと、任意の画素が接続されたソースバスラインとを電気的に接続するステップと、上記ダミーソースバスラインにダミー半導体スイッチング素子を介して接続されたダミー画素電極の電位を、該ダミー画素電極に接続された電圧検出用配線から測定するステップを包含する。
【００２１】
本発明において、上記第１の基板の表示領域の外側に形成されたダミーソースバスラインと任意の画素が接続されたソースバスラインとを電気的に接続するステップは、上記ダミーソースバスラインに接続されており上記表示領域の外側で各ソースバスラインに交差するように形成された電極接続用配線を介して実行することが好ましい。
【００２２】
本発明において、上記電極接続用配線を介して上記電極接続用配線と任意の画素が接続されたソースバスラインとを接続するステップにおいて、上記任意の画素が接続されたソースバスラインと上記電極接続用配線との交差点にレーザー光を照射することにより、上記ソースバスラインと上記電極接続用配線を溶解させて電気的に接続することも可能である。
【００２３】
【発明の実施の形態】
以下、図面に基づき本発明に係る発明の実施の形態について詳細に説明する。本実施形態に係る表示素子は、上記第１の基板に対応するアクティブマトリクス型のＴＦＴ基板と第２の基板に対応する対向基板との間に液晶層が形成されている液晶表示素子である。
【００２４】
（実施形態１）
図１と図２を参照しながら、本実施形態に係る液晶表示装置の構造について説明する。図１は、液晶表示素子のＴＦＴ基板の平面図である。図２は、図１に示すＴＦＴ基板のＡ−Ａ線断面図である。
【００２５】
基板１１には、複数本のゲートバスライン２と複数本のソースバスライン３とが格子状に交差するように形成されている。ゲートバスライン２とソースバスライン３の間には、絶縁層１０が形成されている。ゲートバスライン２とソースバスライン３の各交差点近傍には、半導体スイッチング素子４と各半導体スイッチング素子４に接続された画素電極５がマトリクス状に形成されている。このようにゲートバスライン２、ソースバスライン３、半導体スイッチング素子４及び画素電極５が形成された領域がＴＦＴ基板の表示領域１に対応している。
【００２６】
上記基板１１の表示領域１の外側には、上記ソースバスライン３と平行にダミーソースバスライン８が形成されている。ダミーソースバスライン８は、上記ソースバスライン３と同一素材で、且つ、同一層状に形成されている。ダミーソースバスライン８は、表示領域１の外側で上記各ゲートバスライン２と上記絶縁層１０を挟んで交差している。
【００２７】
上記基板１１の表示領域１の外側には、上記各ソースバスライン３と交差する電極接続用配線７が形成されている。電極接続用配線７は、上記ゲートバスライン２と同一層上に形成されており、上記絶縁層１０を挟んで上記各ソースバスライン３と交差している。図２に示すように、ダミーソースバスライン８と電極接続用配線７は、絶縁層１０を貫通して形成されたコンタクトホール５０を介して、それぞれの一端部近傍で接続されている。
【００２８】
本実施形態において、上記ダミーソースバスライン８と各ゲートバスライン２の交差点のうちいずれか１つの交差点近傍には、上記ダミーソースバスライン８に接続されたダミー半導体スイッチング素子２０が形成されている。ダミー半導体スイッチング素子２０は、上記表示領域内に形成された半導体スイッチング素子４と同等のスイッチング特性を有する。
【００２９】
上記ダミー半導体スイッチング素子２０には、ダミー画素電極２１が接続されている。ダミー画素電極２１には、電圧検出用配線６が接続されている。電圧検出用配線６は、適当な測定機器により電位を測定できるよう形成されている。  本実施形態では、表示領域１の画素電極５及びダミー画素電極２１は対向電極４０と対向している。ダミー画素電極２１は、電圧検出用電極６が形成された状態で、上記表示領域内に形成された画素電極５と同等の負荷抵抗及び負荷容量を有することが好ましい。
【００３０】
本実施形態では、ダミー半導体スイッチング素子２０、ダミー画素電極２１及び電圧検出用配線６をただ１つの交差点近傍に形成し、１本の電圧検出用配線６から表示領域内に形成されたすべての画素電極５の駆動電圧を検出することできるようにした。その結果、多数のダミー半導体スイッチング素子、ダミー画素電極あるいは電圧検出用配線を形成する必要がなくなり、製造コストの上昇を低減することができる。
【００３１】
また、本実施形態では、画素電極５の電位を検出するために形成された構成要素、即ち、電極接続用配線７、ダミーソースバスライン８、ダミー半導体スイッチング素子２０、ダミー画素電極２１、及び電圧検出用配線６、これらすべてが表示領域１の外側に形成されている。これにより、液晶表示素子の表示領域内に形成された画素の表示特性に変化を来すことがない。従って、本実施形態に係る液晶表示素子によれば画面表示に悪影響を及ぼすことなく、任意の画素電極の電位を検出することができる。
【００３２】
更に、本実施形態では、電極接続用配線７と各ゲートバスライン２が同一素材で、且つ、同一層上に形成されているため、ゲートバスライン２を形成する工程において電極接続用配線７を同時に形成することができ、製造工程上有利である。また、ダミーソースバスライン８は、上記ソースバスライン３と同一素材で、且つ、同一層状に形成されているため、ソースバスライン８を形成する工程においてダミーソースバスライン８を同時に形成することができ、製造工程上有利である。
【００３３】
上記基板１１上に形成される各種配線、各種半導体スイッチング素子、及び画素電極は、フォトリソグラフィ・エッチング法により形成することができる。
【００３４】
次に、本実施形態に係る液晶表示素子において、表示領域１内に形成された画素電極５の駆動電圧検出方法について図３を参照しながら説明する。以下の説明では、表示画面に欠陥が生じた場合について説明するが、本実施形態に係る表示素子は、表示画面が正常に作動している場合であっても、他の任意の画素電極５の電位を検出することもできる。
【００３５】
上記液晶表示素子の表示画面に輝点など表示欠陥が生じた場合、輝点を発生している画素の駆動電位を検出することによりその原因を解明することができる。尚、輝点とは、何らかの原因で表示領域内の画素電極５に駆動電圧が印加されないことにより当該画素の液晶分子が駆動せず、バックライト光が素通りするために発生する明るい点をいう。
【００３６】
図３に示すように、まず、輝点を発生している画素（「欠陥画素」ともいう。）の半導体スイッチング素子４′が接続されているソースバスライン３′を特定する。このソースバスライン３′と上記電極接続用配線７との交差点Ｐにおいて、両者を電気的に接続する。上記電極接続用配線７と上記ダミーソースバスライン８は、予め電気的に接続されている。従って、欠陥画素の画素電極５′が接続されたソースバスライン３′と電極接続用配線７が接続されると、上記ソースバスライン３′、電極接続用配線７及び上記ダミーソースバスライン８の電位は、すべてソース駆動用集積回路３０から該ソースバスライン３′に印加された駆動電位と等電位になる。
【００３７】
正常状態においてダミー画素電極２１は、ゲートバスライン２からゲート電位が印加されてはいるものの、ダミーソースバスライン８からソース信号の入力がないため作動していない。しかし、上記ソースバスライン３′と電極接続用配線７が接続されると、ソースバスライン駆動用集積回路３０からダミーソースバスライン８へソース電位が印加されることになる。
【００３８】
ダミー半導体スイッチング素子２０及びダミー画素電極２１は、ゲート電位及びソース電位が印加されることにより、表示領域１に形成された画素電極５と同様に駆動する。この状態で画面表示を全面黒表示にするなどして、すべてのゲート電位を等電位にする。上記ダミー画素電極２１に接続された電圧検出用配線６の電位をマルチメーター（電圧計）やオシロスコープを用いて検出する。検出されたダミー画素電極２１の電位は、上記欠陥画素の画素電極５′の電位とリアルタイムで等しい値を示している。このようにして、ダミー画素電極２１の電位を測定することにより、欠陥画素の画素電極５′の電位を検出することができる。
【００３９】
次に、図３には示されていない対向基板に形成された対向電極の電位を適当な方法で測定する。この対向電極の電位と上記画素電極５′の電位との電位差を求めることで画素電極５′に印加されている駆動電圧を検出することができる。検出された画素電極５′の駆動電圧と画素電極５′のに印加されるべき理論上の駆動電圧とを比較検討することにより、上記欠陥の原因がソース駆動用集積回路３０、ゲート駆動用集積回路３１又は欠陥画素の半導体スイッチング素子４′のいずれに存在するかを判定することができる。
【００４０】
次に、上記電極接続用配線７と欠陥画素が接続されているソースバスライン３′を電気的に接続するステップにおいて適用される好適な接続方法を説明する。
【００４１】
図２に示すように、電極接続用配線７と各ソースバスライン３は、絶縁層１０を挟んで交差している。このように配置された電極接続用配線７とソースバスライン３を交差点で電気的に接続するために、種々の方法を適用することができる。その中で好適な方法は、レーザー光を使用する方法である。図面を参照しながらレーザー光を使用した接続方法について説明する。本実施形態では、レーザー光にＮｄ−ＹＡＧ（Ｎｄ：ネオジウム，Ｙ：イットリウム，Ａ：アルミニウム，Ｇ：ガーネット）レーザーが用いられるが、他のレーザー光を使用することも可能である。
【００４２】
図８は、本実施形態において使用されるレーザー光照射装置の構成図である。本レーザー光照射装置６０は、ＹＡＧレーザー発振器、ハーフミラー、スリット、集光レンズ、ＣＣＤカメラ、モニタ、モニタ用インターフェースなどから構成されている。上記配線を接続するために、バックライトを備えたステージ上に上記ＴＦＴ基板を固定する。図９に示すようにモニタには、ＴＦＴ基板に形成されたソースバスライン３や電極接続用配線７が映し出される。光源からは、エリアマーカー投射光線が出力される。エリアマーカー投射光線は、ハーフミラー及ぶ集光レンズを通して、ＴＦＴ基板上にエリアマーカー１３を映し出す。操作者は、モニタの映像を見ながらエリアマーカー内に接続すべき交差点が重なるように上記ステージを移動させる。操作者は、接続すべき交差点とエリアマーカーが重なると、照射スイッチを操作してＹＡＧレーザー光を発射する。図６に示すように、レーザー光照射装置６０から交差点に照射されたＹＡＧレーザー光は、ソースバスライン３、絶縁層１０及び電極接続用配線７を溶融する。図７に示すように、レーザー光により溶融した金属１２は、ソースバスライン３と電極接続用配線７を電気的に接続する。
【００４３】
本実施形態に係るレーザー光を使用した接続方法によれば、他の配線を傷つけることなく目的の配線のみを確実に接続することができる。
【００４４】
本実施形態に係るレーザー光を使用した接続方法を用いる場合、上記電極接続用配線７は、上記第１の基板上であって上記第２の基板と対向しない領域に形成されていることが望ましい。これは、電極接続用配線７が第２の基板と対向している領域に形成されていると、上記レーザー光を第２の基板を通してレーザー光を照射しなければならない。そのため、照射されたレーザー光が第２の基板によって、遮蔽され若しくは減衰してしまい配線の接続が不十分となるおそれがあるからである。
【００４５】
（実施形態２）
図４は、実施形態２のＴＦＴ基板の平面図である。本実施形態のＴＦＴ基板は、各ゲートバスライン２ごとにダミー半導体スイッチング素子２０、ダミー画素電極２１及び電圧検出用配線６が接続されている点で、実施形態１と異なる。
【００４６】
即ち、本実施形態では、基板の表示領域１の外側に、上記ソースバスライン３と平行にダミーソースバスライン８が形成されている。ダミーソースバスライン８は、ソースバスライン３と同一素材で、且つ、同一層状に形成されている。ダミーソースバスライン８は、表示領域１の外側で上記各ゲートバスライン２と上記絶縁層１０を挟んで交差している。
【００４７】
上記基板の表示領域１の外側には、上記各ソースバスライン３と交差する電極接続用配線７が形成されている。電極接続用配線７は、上記ゲートバスライン２と同一層上に形成されており、上記絶縁層１０を挟んで上記各ソースバスライン３と交差している。ダミーソースバスライン８と電極接続用配線７は、絶縁層１０を貫通して形成されたコンタクトホール５０を介して、それぞれの一端部近傍で接続されている。
【００４８】
本実施形態において、上記ダミーソースバスライン８とすべてのゲートバスライン２の交差点近傍には、上記ダミーソースバスライン８に接続されたダミー半導体スイッチング素子２０が形成されている。各ダミー半導体スイッチング素子２０には、それぞれダミー画素電極２１が接続されている。また、各ダミー画素電極２１には、それぞれ電圧検出用配線６が接続されている。電圧検出用配線６は、適当な測定機器により電位を測定できるよう形成されている。
【００４９】
本実施形態において、表示領域１の外側にダミー画素ライン９が形成される。表示領域１及びダミー画素ライン９に形成された各画素電極は、対向電極４０と対向している。
【００５０】
各ダミー画素電極２１は、電圧検出用電極６が形成された状態で、上記表示領域内に形成された画素電極５と同等の負荷抵抗及び負荷容量を有することが好ましい。
【００５１】
本実施形態では、各ゲートバスライン２に対応させてダミー半導体スイッチング素子２０、ダミー画素電極２１及び電圧検出用配線６を配置してダミー画素ライン９を形成し、上記実施形態１と同様、各電圧検出用配線６から表示領域内に形成されたすべての画素電極５の駆動電圧を検出することできるようにした。その結果、従来、すべてのソースバスライン及びゲートバスラインに対応させて、多数のダミー半導体スイッチング素子、ダミー画素電極あるいは電圧検出用配線を形成する必要がなくなり、製造コストの上昇を低減することができる。
【００５２】
次に、本実施形態に係る液晶表示素子において、表示領域１内に形成された画素電極５の駆動電圧検出方法について図５を参照しながら説明する。以下の説明では、表示画面に欠陥が生じた場合について説明するが、表示画面が正常に作動している場合であっても、他の任意の画素電極５の電位を検出することもできる。
【００５３】
例えば、上記液晶表示素子の表示画面に輝点など表示欠陥が生じた場合、輝点を発生している画素の駆動電位を検出することによりその原因を解明することができる。
【００５４】
図５に示す、輝点を発生している欠陥画素の半導体スイッチング素子４′が接続されているソースバスライン３′及びゲートバスライン２′を特定する。このソースバスライン３′と上記電極接続用配線７との交差点Ｐにおいて、両者を電気的に接続する。上記の通り、電極接続用配線７と上記ダミーソースバスライン８は電気的に接続されている。従って、欠陥画素の画素電極５′が接続されたソースバスライン３′と電極接続用配線７′が接続されると、上記ソースバスライン３′、電極接続用配線７及び上記ダミーソースバスライン８は、すべてソース駆動用集積回路３０から該ソースバスライン３′に印加された駆動電位と等しい電位になる。
【００５５】
欠陥画素の半導体スイッチング素子４′が接続されたゲートバスライン２′に対応するダミー画素電極２１′を特定する。該ダミー画素電極２１′のダミー半導体スイッチング素子２０′は、欠陥画素と同じゲートバスライン２′に接続されている。従って、欠陥画素の画素電極５′と上記ダミー画素電極２１′には、ゲート駆動用集積回路３１から該ゲートバスライン２′に印加されたゲート電位と等しい電位が印加されている。
【００５６】
このように、ダミー半導体スイッチング素子２０′及びダミー画素電極２１′は、欠陥画素と等しいゲート電位及びソース電位が印加され、欠陥画素の画素電極５′と同様に駆動する。上記ダミー画素電極２１に接続された電圧検出用配線６の電位をマルチメーター（電圧計）やオシロスコープを用いて検出する。検出されたダミー画素電極２１の電位は、上記欠陥画素の画素電極５′の電位とリアルタイムで等しい値を示している。
【００５７】
次に、対向基板に形成された対向電極の電位を適当な方法で測定する。この対向電極の電位と上記画素電極５′の電位との電位差を求めることで画素電極５′に印加されている駆動電圧を検出することができる。検出された画素電極５′の駆動電圧と画素電極５′のに印加されるべき理論上の駆動電圧とを比較検討することにより、上記欠陥の原因がソース駆動用集積回路３０、ゲート駆動用集積回路３１又は欠陥画素の半導体スイッチング素子４′のいずれに存在するかを判定することができる。
【００５８】
また、本実施形態では、各ゲートバスライン２ごとにそれぞれ形成された電圧検出用配線６が形成されている。そのため、欠陥画素が接続されたゲートバスライン２′に対応する電圧検出用配線６′を用いて、欠陥画素の駆動電圧を検出することにより、全画面を黒表示にするなどゲート電位を等電位にすることなく、リアルタイムでソースバスライン３′の印加電位を検出することができる。
【００５９】
【発明の効果】
以上のように、本発明に係る表示素子において、その表示領域の外側に、ダミーソースバスライン、ダミー半導体スイッチング素子、ダミー画素電極、及び電圧検出用配線を配したことにより、画素電極の電圧検出が不必要なときには画面表示に影響を与えないことを可能とした。
【００６０】
また、本発明に係る表示装置において、電極接続用配線を配置したことにより、任意のソースバスラインの信号を少なくとも１本の電圧検出用配線から検出することができる。従って、表示素子の表示部を分解することなく、数少ない電圧検出用配線を用いて表示領域内に形成されたすべての画素電極の駆動電圧を容易に検出することができる。
【図面の簡単な説明】
【図１】実施形態に係る液晶表示素子のＴＦＴ基板の平面図である。
【図２】図１におけるＡ−Ａ線断面図である。
【図３】実施形態に係る駆動電圧測定方法を説明する図である。
【図４】他の実施形態に係る液晶表示素子のＴＦＴ基板の平面図である。
【図５】他の実施形態に係る駆動電圧測定方法を説明する図である。
【図６】実施形態に係るレーザー光による配線の接続方法を示す図である。
【図７】実施形態に係るレーザー光によって接続された配線の状態を示す断面図である。
【図８】実施形態に係るレーザー光照射装置の構成図である。
【図９】実施形態に係るレーザー交渉者装置のモニタ表示の概略図である。
【図１０】従来の液晶表示素子のＴＦＴ基板の配線図である。
【図１１】従来の液晶表示素子のＴＦＴ基板の配線図である。
【符号の説明】
１  表示領域
２  ゲートバスライン
３  ソースバスライン
４  半導体スイッチング素子
５  画素電極
６  電圧検出用配線
７  電極接続用配線
８  ダミーソースバスライン
２０  ダミー半導体スイッチング素子
２１  ダミー画素電極
３０  ソース駆動用集積回路
３１  ゲート駆動用集積回路
【図１】
2004219706.tif 000003
【図２】
2004219706.tif 000004
【図３】
2004219706.tif 000005
【図４】
2004219706.tif 000006
【図５】
2004219706.tif 000007
【図６】
2004219706.tif 000008
【図７】
2004219706.tif 000009
【図８】
2004219706.tif 000010
【図９】
2004219706.tif 000011
【図１０】
2004219706.tif 000012
【図１１】
2004219706.tif 000013