(57)【要約】【課題】ＯＬＥＤに安定、かつ正確に電流を提供することができ、製造上の変動の影響を受けないアクティブマトリクスＯＬＥＤの画素構造を提供する。【解決手段】第一スイッチングトランジスタは、第一スキャンラインに結合された制御端子と、データラインＤＬに結合された第一端子とを備える。第一Ｐ型トランジスタは互いに結合されたドレイン端子とゲート端子と、電源に結合されたソース端子とを備え、ドレイン端子は第一スイッチングトランジスタの第二端子に結合されている。第二スイッチングトランジスタは第一Ｐ型トランジスタのゲート端子に結合される第一端子と、第二スキャンラインに結合される制御端子とを備える。第二Ｐ型トランジスタは、電源に結合されたソース端子と、第二スイッチングトランジスタの第二端子に結合されたゲート端子とを備える。保持容量は、電源と第二Ｐ型トランジスタのゲート端子間に結合される。ＯＬＥＤは第二Ｐ型トランジスタのドレイン端子に結合された陽極と、接地に結合された陰極とを備える。【選択図】　　　　図１
2004109977.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス有機発光ダイオードの画素構造であって、
第一スキャンラインに結合された制御端子と、データラインに結合された第一端子とを備える第一スイッチング装置と、
互いに結合されたドレイン端子とゲート端子と、電源に結合されたソース端子とを備え、前記ドレイン端子は前記第一スイッチング装置の第二端子に結合されている第一Ｐ型トランジスタと、
前記第一Ｐ型トランジスタの前記ゲート端子に結合される第一端子と、第二スキャンラインに結合される制御端子とを備える第二スイッチング装置と、
前記電源に結合されたソース端子と、前記第二スイッチング装置の第二端子に結合されたゲート端子とを備える第二Ｐ型トランジスタと、
前記電源と前記第二Ｐ型トランジスタの前記ゲート端子間に結合される保持容量と、
前記第二Ｐ型トランジスタのドレイン端子に結合された陽極と、接地に結合された陰極とを備える有機発光ダイオード
からなることを特徴とする画素構造。
【請求項２】
前記第二スイッチング装置の前記第二端子と前記第二Ｐ型トランジスタの前記ゲート端子間に結合された二つの端子と、補償スキャンラインに結合された第三端とを有する容量性素子をさらに備え、第二スキャンラインが非アクティブのとき、前記補償スキャンラインが起動し、前記第二スキャンラインが起動するとき、前記補償スキャンラインは起動しない請求項１記載の画素構造。
【請求項３】
前記容量性素子が、前記第二スイッチング装置の第二端子、前記第二Ｐ型トランジスタの前記ゲート端子にそれぞれ結合されたソース端子、ドレイン端子と、前記補償スキャンラインに結合されたゲート端子とを備えるダミートランジスタであって、前記ダミートランジスタの前記ソース端子と前記ドレイン端子が互いに結合される特徴とする請求項２記載の画素構造。
【請求項４】
前記ダミートランジスタの大きさが前記第二スイッチング装置の大きさの半分である請求項３記載の画素構造。
【請求項５】
前記第二スイッチング装置の前記第一端子と前記第二端子とにそれぞれ結合された二端と、補償スキャンラインに結合された制御端子とを有する第三スイッチング装置をさらに備え、前記第二スイッチング装置がＣＭＯＳを構築し、第二スキャンラインが非アクティブのとき、前記補償スキャンラインは起動し、前記第二スキャンラインが起動するとき、前記補償スキャンラインは起動しない請求項１記載の画素構造。
【請求項６】
前記第一スイッチング装置が、Ｎ型薄膜トランジスタである請求項１記載の画素構造。
【請求項７】
前記第一スイッチング装置が、Ｐ型薄膜トランジスタである請求項１記載の画素構造。
【請求項８】
前記第二スイッチング装置が、Ｎ型薄膜トランジスタである請求項１記載の画素構造。
【請求項９】
前記第二スイッチング装置が、Ｐ型薄膜トランジスタである請求項１記載の画素構造。
【請求項１０】
前記第二トランジスタがＰ型薄膜トランジスタであるとき、前記第三スイッチング装置は、Ｎ型薄膜トランジスタである請求項５記載の画素構造。
【請求項１１】
前記第二トランジスタがＮ型薄膜トランジスタであるとき、前記第三スイッチング装置は、Ｐ型薄膜トランジスタである請求項５記載の画素構造。
【請求項１２】
アクティブマトリクス有機発光ダイオードの画素構造であって、
第一スキャンラインに結合された制御端子と、データラインに結合された第一端子とを備える第一スイッチング装置と、
互いに結合されたドレイン端子とゲート端子と、電源に結合されたソース端子とを備え、前記ドレイン端子が前記第一スイッチング装置の第二端子に結合されている第一Ｐ型トランジスタと、
前記第一Ｐ型トランジスタの前記ゲート端子に結合される第一端子と、第二スキャンラインに結合される制御端子とを備える第二スイッチング装置と、
前記電源に結合されたソース端子を備える第二Ｐ型トランジスタと、
前記第二スイッチング装置の第二端子、前記第二Ｐ型トランジスタの前記ゲート端子にそれぞれ結合されたソース端子、ドレイン端子と、補償スキャンラインに結合されたゲート端子とを備えるダミートランジスタであって、前記ダミートランジスタの前記ソース端子と前記ドレイン端子は互いに結合され、前記第二スイッチング装置の半分の大きさを有し、第二スキャンラインが非アクティブのとき、前記補償スキャンラインが起動し、前記第二スキャンラインが起動するとき、前記補償スキャンラインは起動しないダミートランジスタと、
前記電源と前記第二Ｐ型トランジスタのゲート端子間に結合される保持容量と、前記第二Ｐ型トランジスタのドレイン端子に結合された陽極と、接地に結合された陰極とを備えるＯＬＥＤ
からなることを特徴とする画素構造。
【請求項１３】
前記第一スイッチング装置がＮ型薄膜トランジスタで、前記第二スイッチング装置がＰ型薄膜トランジスタである請求項１記載の画素構造。
【請求項１４】
前記第一スイッチング装置がＰ型薄膜トランジスタで、前記第二スイッチング装置はＮ型薄膜トランジスタである請求項１記載の画素構造。
【請求項１５】
アクティブマトリクス有機発光ダイオードの画素構造であって、
第一スキャンラインに結合された制御端子と、データラインに結合された第一端子とを備える第一スイッチング装置と、
互いに結合されたドレイン端子とゲート端子と、電源に結合されたソース端子とを備え、前記ドレイン端子は前記第一スイッチング装置の第二端子に結合されている第一Ｐ型トランジスタと、
前記第一Ｐ型トランジスタの前記ゲート端子に結合される第一端子と、第二スキャンラインに結合される制御端子とを備える第二スイッチング装置と、
前記第二スイッチング装置の前記第一端子と前記第二端子とにそれぞれ結合された二つの端子と、補償スキャンラインに結合された制御端子とを備える第三スイッチング装置であって、前記第二および第三スイッチング装置はＣＭＯＳスイッチング装置を構築し、第二スキャンラインが非アクティブのとき、前記補償スキャンラインが起動し、前記第二スキャンラインが起動するとき、前記補償スキャンラインは起動しない第三スイッチング装置と、
前記電源に結合されたソース端子と、前記第二スイッチング装置の第二端子に結合されたゲート端子とを備える第二Ｐ型トランジスタと、
前記電源と前記第二Ｐ型トランジスタの前記ゲート端子間に結合される保持容量と、
前記第二Ｐ型トランジスタのドレイン端子に結合された陽極と、接地に結合された陰極とを備えるＯＬＥＤ
からなることを特徴とする画素構造。
【請求項１６】
前記第一スイッチング装置が、Ｎ型薄膜トランジスタである請求項１５記載の画素構造。
【請求項１７】
前記第一スイッチング装置が、Ｐ型薄膜トランジスタで請求項１５記載の画素構造。
【請求項１８】
前記第二スイッチング装置は、Ｎ型薄膜トランジスタで、前記第三スイッチング装置は、Ｐ型薄膜トランジスタである請求項１５記載の画素構造。
【請求項１９】
前記第二スイッチング装置が、Ｐ型薄膜トランジスタで、前記第三スイッチング装置が、Ｎ型薄膜トランジスタである請求項１５記載の画素構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画素構造に関し、とくにアクティブマトリクス有機発光ダイオード（ａｃｔｉｖｅ　ｍａｔｒｉｘ　ｏｒｇａｎｉｃ　ｌｉｇｈｔ　ｅｍｉｔｔｉｎｇ　ｄｉｏｄｅ、ＡＭＯＬＥＤ）の電流プログラム画素構造に関する。
【０００２】
【従来の技術】
一般に、アクティブマトリクスディスプレイにおいて、イメージ（ないしは画像）はマトリクス中の大量の画素により表示され、各画素の輝度は輝度データにより制御される（例えば、特許文献１参照）。
【０００３】
図９は、ＡＭＯＬＥＤの従来の画素構造１０を示す図である。スキャンライン（ないしは走査線）ＳＬがプログラム状態で起動するとき、トランジスタＴ１はオンになり、データラインＤＬは特定の駆動トランジスタＴ２に供給する電流を流出または流入させる。一方、トランジスタＴ２のゲート−ソース電圧が調整されて、保持容量Ｃ１に記憶される。スキャンラインＳＬが非アクティブの、再生状態（ｒｅｐｒｏｄｕｃｔｉｏｎ　ｓｔａｔｅ）と称されるつぎの状態において、トランジスタＴ１はオフになり、トランジスタＴ２はデータラインＤＬと絶縁される。保持容量Ｃ１に記憶されたゲート−ソース電圧は、有機発光ダイオード（以下、ＯＬＥＤという）の電流を再生し、発光させる。従来の画素構造中、各駆動トランジスタＴ２のスレッショルド電圧は、製造工程上の不均一性のために変動し、この変動は、ＯＬＥＤを通過する出力駆動電流の大きな変化を生じ、各ＯＬＥＤの輝度は不統一となり、均一性を損なう。
【０００４】
そのため、図１０で示される改善された画素構造２０が使われている。スキャンラインＳＣＡＮ１およびＳＣＡＮ２がプログラム状態で起動するとき、トランジスタＴ３およびＴ４はオンになり、データラインＤＬはトランジスタＴ５により供給する電流を流出または流入させ、駆動電流はＯＬＥＤを流れて、トランジスタＴ５およびＴ６からなる電流ミラー構造（ｃｕｒｒｅｎｔ　ｍｉｒｒｏｒ　ｓｔｒｕｃｔｕｒｅ）のため、保持容量Ｃ２は充電されるか、放電される。再生状態において、スキャンラインＳＣＡＮ１とＳＣＡＮ２が非アクティブのとき、トランジスタＴ３およびＴ４はオフになり、トランジスタＴ６は、データラインＤＬと絶縁され、トランジスタＴ５のゲート−ソース電圧は、保持容量Ｃ２により記憶される。この構造に基づいて、トランジスタＴ５を流れる電流は、
【０００５】
【数１】
2004109977.tif 000003
【０００６】
よって、駆動電流は、トランジスタＴ５およびＴ６の大きさにしたがって、ＯＬＥＤに流れ、トランジスタのスレッショルド電圧、プロセスの変化とは関係がない。
【０００７】
電流プログラム画素構造２０において、スキャンラインＳＬが非アクティブのとき、トランジスタＴ５のドレイン端子の電圧はＶＤＤまで増加し、トランジスタＴ５の電圧は、ゲート端子とドレイン端子間の寄生容量により、保持容量Ｃ２に結合される。これにより、ＯＬＥＤを流れる出力駆動電流が変化する。
【０００８】
【特許文献１】
国際公開第０１／０６４８４号パンフレット
【０００９】
【発明が解決しようとする課題】
本発明は、ＯＬＥＤに安定、かつ正確に電流を提供することができ、製造上の変動の影響を受けない電流プログラムＡＭＯＬＥＤ画素構造を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、スイッチングトランジスタにより生じるスイッチ効果を改善することができる電流プログラムＡＭＯＬＥＤ画素構造を提供し、信頼性を向上する。
【００１１】
本発明において、第一スイッチングトランジスタは、第一スキャンラインに結合された制御端子と、データラインＤＬに結合された第一端子とを備える。第一Ｐ型トランジスタは互いに結合されたドレイン端子とゲート端子と、電源に結合されたソース端子とを備え、ドレイン端子は第一スイッチングトランジスタの第二端子に結合されている。第二スイッチングトランジスタは第一Ｐ型トランジスタのゲート端子に結合される第一端子と、第二スキャンラインに結合される制御端子とを備える。第二Ｐ型トランジスタは、電源に結合されたソース端子と、第二スイッチングトランジスタの第二端子に結合されたゲート端子とを備える。保持容量は、電源と第二Ｐ型トランジスタのゲート端子間に結合される。ＯＬＥＤは第二Ｐ型トランジスタのドレイン端子に結合された陽極と、接地に結合された陰極とを備える。
【００１２】
【発明の実施の形態】
前述した本発明の目的、特徴、および長所をいっそう明瞭にするため、以下に本発明の好ましい実施の形態をあげ、図を参照しつつさらに詳しく説明する。
【００１３】
図１は、本発明のＡＭＯＬＥＤの画素構造を示す図である。図１で示されるように、スイッチングトランジスタＴ３１は、データラインＤＬに結合された第一端子と、スキャンラインＳＣＡＮ１に結合された制御端子とを備える。スイッチングトランジスタＴ３２は、ソース端子とトランジスタＴ３１の第二端子に結合されたドレイン端子と、電源ＶＤＤに結合されたソース端子とを備える。スイッチングトランジスタＴ３３は、トランジスタＴ３２のゲート端子に結合された第一端子と、第二スキャンラインＳＣＡＮ２に結合された制御端子とを備える。スイッチングトランジスタＴ３４は、電源ＶＤＤに結合されたソース端子と、スイッチングトランジスタＴ３３の第二端子に結合されたゲート端子とを備える。保持容量Ｃ３は、電源ＶＤＤとスイッチングトランジスタＴ３４のゲート端子間に結合される二つの端子を備えている。ＯＬＥＤは、Ｐ型トランジスタＴ３４のドレイン端子に結合された陽極と、接地に結合された陰極とを備える。
【００１４】
スイッチングトランジスタＴ３１は、スキャンラインＳＣＡＮ１により、画素構造とデータラインＤＬ間の電気的接続を制御し、電流ＩｗはスイッチングトランジスタＴ３２に流れる。スイッチングトランジスタＴ３２は、プログラム状態のとき、トランジスタＴ３２のゲート端子と、スイッチングトランジスタＴ３４のゲート端子を電気的に接続する。スイッチングトランジスタＴ３４は、ゲート端子上の保持容量Ｃ３に記憶された電圧にしたがって、対応する駆動電流ＩｄｒｖをＯＬＥＤに出力する。
【００１５】
スイッチングトランジスタＴ３２およびＴ３４のゲート端子は、スイッチングトランジスタＴ３３により互いに結合され、電流ミラーが構築される。よって、駆動電流Ｉｄｒｖは、電流Ｉｗに比例する。
【００１６】
図４は、図１で示される本発明のＡＭＯＬＥＤ画素構造を備える表示装置を示す図である。スキャンライン駆動回路２１はスキャンラインを連続して駆動させ、電流源を備えるデータライン駆動回路２２は、輝度データにしたがって、データラインに電流を供給する。複数の画素構造２５は二つのスキャンラインと一つのデータラインの交差部分に配置され、各画素構造２５は図１で示される構造と同じである。
【００１７】
本発明にかかわる画素構造の駆動方法は以下のとおりである。スキャンラインＳＣＡＮ１およびＳＣＡＮ２がプログラム状態のとき、スイッチングトランジスタＴ３１およびＴ３３は、まず、オンになり、電流源を備えるデータラインＤＬにより、電流ＩｗはトランジスタＴ３２を流れ、電流源は輝度データにしたがって変化する。
【００１８】
スキャンラインＳＣＡＮ２は、そののち、再生状態の間、スキャンラインＳＣＡＮ１より前に、非アクティブ状態になり、スイッチングトランジスタＴ３３はオフになり、トランジスタＴ３２とＴ３４間は絶縁する。つぎに、スキャンラインＳＣＡＮ１は非アクティブになり、画素構造とデータラインＤＬ間は絶縁する。その後、トランジスタＴ３４上のゲート電圧は、保持容量Ｃ３に記憶され、もう一つの画素構造は、データラインＤＬによりプログラムされる。
【００１９】
トランジスタＴ３２およびＴ３４のゲート端子は、プログラム状態で、スイッチングトランジスタＴ３３により互いに結合されるとき、電流ミラーが構築されるので、駆動電流Ｉｄｒｖは電流Ｉｗに比例し、トランジスタのスレッショルド電圧およびプロセスの変化の影響を受けない。トランジスタＴ３１がオフのとき、ドレイン−ゲート電圧は増加するが、スイッチングトランジスタＴ３３はスイッチングトランジスタＴ３１より先にオフになるため、トランジスタＴ３２は保持容量Ｃ３と絶縁され、保持容量Ｃ３に記憶された電圧は、トランジスタＴ３１により生じる、フィードスルー効果（ｆｅｅｄｔｈｒｏｕｇｈ　ｅｆｆｅｃｔ）と呼ばれるスイッチ効果に影響を受けない。さらに、スイッチングトランジスタＴ３１およびＴ３３と、トランジスタＴ３２およびＴ３４はＰ型薄膜トランジスタであるが、Ｎ型薄膜トランジスタと置き換えてもよい。図５で示されるように、トランジスタＴ３２およびＴ３４は、Ｎ型薄膜トランジスタＴ６２およびＴ６４により代替され、駆動方法は、図１で示される画素構造と同様である。
【００２０】
しかし、トランジスタＴ３３がスキャンラインＳＣＡＮ２にしたがって開閉するとき、トランジスタＴ３３はフィードスルー効果を生じて、保持容量Ｃ３と結合し、トランジスタＴ３４のゲート電圧はフィードスルー効果により影響を受け、駆動電流は、プログラム状態中、プログラムされた電流値から逸脱する。
【００２１】
この問題を解決するため、他の実施の形態が提案される。図２は、本発明にかかわるＡＭＯＬＥＤの他の画素構造を示す図である。図２に示される素子について、図３と同様のものは同一の符号で示されている。図２に示されるように、画素構造は、さらに、容量性素子（ｃａｐａｃｉｔｉｖｅ　ｅｌｅｍｅｎｔ）を備える。この場合、この容量性素子は、トランジスタＴ３２の第二端子、トランジスタＴ３４のゲート端子にそれぞれ結合されたソース端子、ドレイン端子と、補償スキャンライン／ＳＣＡＮ２に結合されたゲート端子とを備えるダミー（ｄｕｍｍｙ）トランジスタＴ４１である。ダミートランジスタＴ４１のドレイン端子とソースは、互いに結合され、第二スキャンラインＳＣＡＮ２が非アクティブのとき、補償スキャンライン／ＳＣＡＮ２は起動し、第二スキャンラインＳＣＡＮ２が起動するとき、補償スキャンライン／ＳＣＡＮ２は起動しない。ダミートランジスタとトランジスタＴ３１の大きさは等しくない場合もあり、たとえば、ダミートランジスタＴ４１は、トランジスタＴ３３の半分である。
【００２２】
スイッチングトランジスタＴ３３により生じるフィードスルー効果は、ダミートランジスタＴ４１により補償される。たとえば、第二スキャンラインＳＣＡＮ２が非アクティブのとき、補償スキャンライン／ＳＣＡＮ２は起動し、第二スキャンラインＳＣＡＮ２が起動するとき、補償スキャンライン／ＳＣＡＮ２は起動しないので、ダミートランジスタは、トランジスタＴ３３により生じるフィードスルー効果を、逆フィードスルー効果で補償して、保持容量Ｃ３に記憶された電圧は、トランジスタＴ３３により生じるフィードスルー効果に影響を受けない。さらに、トランジスタＴ３１およびＴ３３と、トランジスタＴ３２およびＴ３４はＰ型薄膜トランジスタであるが、Ｎ型薄膜トランジスタと置き換えてもよい。図７に示されるように、トランジスタＴ３２およびＴ３４は、Ｎ型薄膜トランジスタＴ６２およびＴ６４に置き換えられ、駆動方法は、図２で示される画素構造と同様である。図５は、図２に示される本発明のＡＭＯＬＥＤ画素構造を備える表示装置を示す図である。スキャンライン駆動回路２１はスキャンラインＳＬを連続して駆動させ、電流源を備えるデータライン駆動回路２２は、輝度データにしたがって、データラインＤＬに電流を提供する。複数の画素構造２５は二つのスキャンラインＳＬと一つのデータラインＤＬの交差部分に配置され、各画素構造２５は図２に示される構造と同じである。
【００２３】
トランジスタＴ３３により生じる、フィードスルー効果を解決するため、他の実施の形態が提案される。図３は、本発明にかかわるＡＭＯＬＥＤの他の画素構造を示す図である。図３に示される素子について、図１と同様のものは同一の符号で示されている。図３に示されるように、画素構造は、さらに、スイッチングトランジスタＴ３５を備える。スイッチングトランジスタＴ３５は、トランジスタＴ３３の第一端子と第二端子とにそれぞれ結合された二つの端子を備え、ＣＭＯＳスイッチング装置を構築し、ゲート端子は補償スキャンライン／ＳＣＡＮ２に結合され、第二スキャンラインＳＣＡＮ２が非アクティブのとき、補償スキャンライン／ＳＣＡＮ２は起動し、第二スキャンラインＳＣＡＮ２が起動するとき、補償スキャンライン／ＳＣＡＮ２は起動しない。
【００２４】
スイッチングトランジスタＴ３３により生じるフィードスルー効果は、スイッチングトランジスタＴ３５により除去される。たとえば、スイッチングトランジスタＴ３５とスイッチングトランジスタＴ３３はＣＭＯＳスイッチング装置を構築し、第二スキャンラインＳＣＡＮ２と補償スキャンライン／ＳＣＡＮ２により制御されるので、スイッチングトランジスタＴ３５が逆フィードスルー効果を生じて、フィードスルー効果を消去し、保持容量Ｃ３に記憶された電圧は、トランジスタＴ３３により生じるフィードスルー効果に影響を受けない。さらに、スイッチングトランジスタＴ３１およびＴ３３と、トランジスタＴ３２およびＴ３４はＰ型薄膜トランジスタであるが、Ｎ型薄膜トランジスタと置き換えてもよい。図８に示されるように、トランジスタＴ３２およびＴ３４は、Ｎ型薄膜トランジスタＴ６２およびＴ６４に置き換えられ、駆動方法は、図３に示される画素構造と同様である。
【００２５】
本発明では好ましい実施の形態を前述のとおり説明したが、本発明は決してこれらに限定されるものではなく、当業者なら明らかなとおり、本発明の精神と領域を脱しない範囲内で種々の変形や類似の構成をカバーすることができる。したがって添付の特許請求の範囲は、そのような変形や類似の構成を含むように最も広く与えられるべきである。
【００２６】
【発明の効果】
本発明によれば、ＯＬＥＤに安定、かつ正確に電流を提供することができ、製造上の変動の影響を受けない電流プログラムＡＭＯＬＥＤ画素構造を提供することができる。
【図面の簡単な説明】
【図１】本発明によかかわＡＭＯＬＥＤの画素構造を示す図である。
【図２】本発明にかかわるＡＭＯＬＥＤのもう一つの画素構造を示す図である。
【図３】本発明にかかわるＡＭＯＬＥＤのもう一つの画素構造を示す図である。
【図４】本発明の図１で示されるＡＭＯＬＥＤ画素構造を備える表示装置を示す図である。
【図５】本発明の図２、図３で示されるもう一つのＡＭＯＬＥＤ画素構造を備える表示装置を示す図である。
【図６】本発明にかかわるＡＭＯＬＥＤのもう一つの画素構造を示す図である。
【図７】本発明にかかわるＡＭＯＬＥＤのもう一つの画素構造を示す図である。
【図８】本発明にかかわるＡＭＯＬＥＤのもう一つの画素構造を示す図である。
【図９】ＡＭＯＬＥＤの公知の画素構造を示す図である。
【図１０】ＡＭＯＬＥＤの公知のもう一つの画素構造を示す図である。
【符号の説明】
Ｔ　トランジスタ
Ｃ１、Ｃ２、Ｃ３　保持容量
２１　スキャンライン駆動回路
２２　データライン駆動回路
２５　複数の画素構造
ＶＤＤ　電源
Ｉｄｒｖ　駆動電流
Ｉｗ　電流
【図１】
2004109977.tif 000004
【図２】
2004109977.tif 000005
【図３】
2004109977.tif 000006
【図４】
2004109977.tif 000007
【図５】
2004109977.tif 000008
【図６】
2004109977.tif 000009
【図７】
2004109977.tif 000010
【図８】
2004109977.tif 000011
【図９】
2004109977.tif 000012
【図１０】
2004109977.tif 000013