(57)【要約】【課題】広周波数帯域にわたって適切に動作可能な復調器を提供する。【解決手段】１実施形態では、本発明はフィードフォーワード型エラー補正を用いるPLL位相復調器に関する。フィードフォーワード型エラー補正は、等化器(901)を較正してPLL位相復調器のPLLのＶＣＯの変調応答曲線をエミュレートする伝達関数を得ることによって行なうことができる。動作時に、等化器はPLLの位相検出器が生成するエラー信号のフィルタリングされ、かつ、積分されたバージョンを受信することができる。等化器は、較正された伝達関数に従って受信した信号をフィルタリングする。等化器の出力は加算器(903)に供給され、等化された信号と位相検出器（102)が生成したエラー信号を結合する。適切に較正された等化器を含む同様の較正を用いて、PLL周波数復調器における位相トラッキングエラーに対処することができる。【選択図】図９
2004208300.tif 000002
【特許請求の範囲】
【請求項１】
復調された信号を生成する位相ロックループ（ＰＬＬ）位相復調器であって、
ＰＬＬのフィルタリングされた位相信号を受信して積分信号を生成する積分器（８０１）と、
前記積分信号を等化する等化器（９０１）と、
前記ＰＬＬの位相信号に前記等化された積分信号を結合して前記復調された信号を生成する加算器（９１１）
を備える、位相復調器。
【請求項２】
前記等化器（９０１）は、前記ＰＬＬに関する変調応答曲線をエミュレートするローパスフィルタである、請求項１に記載のＰＬＬ位相復調器。
【請求項３】
前記等化器（９０１）は、前記ＰＬＬ復調器の復調利得を前記ＰＬＬの位相検出器利得に一致させる、請求項１に記載のＰＬＬ位相復調器。
【請求項４】
前記積分器（８０１）は、最小周波数を超えるものを積分し、該最小周波数よりも下の周波数に対しては略平坦な利得をもたらす、請求項１に記載のＰＬＬ位相復調器。
【請求項５】
前記フィルタリングされた位相信号をさらにフィルタリングして第２の加算器へ出力信号を供給する較正フィルタ（９０５）であって、前記第２の加算器が前記出力信号と基準信号を結合して結合信号を生成することからなる、較正フィルタと、
第１のモードにおいて前記フィルタリングされた位相信号を前記積分器へ供給し、第２のモードにおいて前記結合信号を前記積分器へ供給するスイッチ（９０４）
をさらに備え、
前記較正フィルタは、前記スイッチが前記第２のモードで動作するときに、前記ＰＬＬのループ帯域幅を低減するよう動作可能なローパスフィルタである、請求項１に記載のＰＬＬ位相復調器。
【請求項６】
復調された信号を生成する周波数復調器であって、
位相ロックループ（ＰＬＬ）のフィルタリングされた位相信号を、前記ＰＬＬに関連する変調応答曲線を近似する伝達関数に従って等化して、等化信号を生成する等化器（９０１）と、
前記ＰＬＬの位相信号を微分して微分信号を生成する微分器（１４０１）と、
前記微分信号に前記等化信号を結合して前記復調された信号を生成する加算器（９０３）
を備える、周波数復調器。
【請求項７】
前記等化器（９０１）は、前記周波数復調器の復調利得を前記ＰＬＬの位相検出利得の時間微分値に一致させる、請求項６に記載の周波数復調器。
【請求項８】
前記フィルタリングされた位相信号をさらにフィルタリングして、第２の加算器へ出力信号を供給する較正フィルタ（９０５）であって、前記第２の加算器が前記出力信号と基準信号を結合して結合信号を生成することからなる、較正フィルタと、
第１のモードにおいて前記等化器へ前記フィルタリングされた位相信号を供給し、第２のモードにおいて前記積分器へ前記結合信号を供給するスイッチ（９０４）
をさらに備え、
前記較正フィルタは、前記第２のモードにおいて前記ＰＬＬのループ帯域幅を低減するよう動作可能なローパスフィルタである、請求項６に記載の周波数復調器。
【請求項９】
周波数復調の実行方法であって、
フィルタリングされた位相信号を用いて位相ロックループ（ＰＬＬ）を動作させるステップと、
前記ＰＬＬに関する変調応答曲線を近似する伝達関数に従って前記フィルタリングされた位相信号を等化して、等化信号を生成するステップと、
前記等化信号に前記ＰＬＬの位相信号の微分バージョンを結合して復調された信号を生成するステップ
を含む、方法。
【請求項１０】
位相復調の実行方法であって、
フィルタリングされた位相信号を用いて位相ロックループ（ＰＬＬ）を動作させるステップと、
前記フィルタリングされた位相信号を積分して積分信号を生成するステップと、
前記ＰＬＬに関する変調応答曲線を近似する伝達関数に従って前記積分信号を等化して等化信号を生成するステップと、
前記等化信号と前記ＰＬＬの位相信号を結合して復調された信号を生成するステップ
を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、位相ロックループ（ＰＬＬ）復調器に係り、より詳しくはフィードフォーワード型トラッキングエラー補償を用いてＰＬＬ復調器のトラッキング誤差に対処するためのシステム及び方法に関する。
【背景技術】
【０００２】
位相ロックループ（ＰＬＬ）は、信号を生成するとともにその位相を入力基準信号の位相にロックする装置である。従来技術によれば、図１に示す如く、ＰＬＬ１００は一般に３個の主要構成要素、すなわち電圧制御発振器（ＶＣＯ）１０１と位相検出器１０２とループフィルタ１０３を有する。ＶＣＯ１０１は調整電圧入力に比例する周波数を有する信号を生成する。この比例性は通常、１ボルト当たりのラジアン／秒単位で表わされるＶＣＯ利得パラメータ（ＫＶ）として表現される。基準信号１０４は、基準周波数と基準位相を有するものとして供給される。位相検出器１０２は、基準信号とＶＣＯ信号との間の位相差に比例する出力電圧を生成する。この比例性は通常、ボルト／ラジアン単位で表わされる位相検出利得パラメータ（Ｋｄ）として表現される。かくして、位相検出器１０２は位相誤差信号（すなわち、位相トラッキング誤差）を生成する。ループフィルタ１０３がこの誤差信号を増幅してフィルタリングし、次に、これをＶＣＯ１０１へ帰還させる。この帰還によりＶＣＯ１０１の位相が調整され、ＶＣＯ１０１をして基準信号の位相に近づけ、それによって誤差を最小化する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図１に示したＰＬＬ１００は数学的なベースで解析するのは困難である。何故ならループフィルタの入力と出力が異なるタイプの変数（すなわち、それぞれ位相に比例した電圧と周波数に比例した電圧）だからである。定義によれば、位相は周波数の時間積分である。それ故に、理想的なＶＣＯ２００は二つの数学的ブロックとしてモデル化することができる。すなわち、従来技術による図２に示す如く、理想的な積分器２０１と理想的な電圧−位相変換器２０２である。理想的ＶＣＯ２００をＰＬＬシステムに組み込み、従来技術による図３に示す如く、使用可能なＰＬＬモデル３００を提供することができる。この場合、ＰＬＬモデル３００は、従来技術による図４に示す如く、数学的モデル４００に従って解析することができる。数学的モデル４００では、Ｋｄが位相検出器１０２の位相検出利得パラメータを表わし、Ｆ（ｓ）がループフィルタ１０３の伝達関数（ラプラス変換表記で表現）を表わし、１／ｓが理想的積分器２０１の伝達関数（同様にラプラス変換表記で表現）を表わし、ＫＶがＶＣＯ１０１のＶＣＯ利得パラメータを表わす。ループ利得は、ＫｄＫＶＦ（ｓ）／ｓに等しいパラメータＧにより表わされる。さらに、θＶＣＯはＶＣＯ１０１が生成する信号の位相を表わし、θｒｅｆは基準信号の位相を表わす。θＶＣＯとθｒｅｆとの間の関係は、次式で表わすことができる。すなわち、θＶＣＯ／θｒｅｆ＝Ｇ／（１＋Ｇ）である。かくして、ループ利得が比較的大きな場合（Ｇ≫１）は、θＶＣＯはθｒｅｆへかなりの精度で近付く。
【０００４】
積分器２０１はローパスフィルタとして機能し、周波数の増大とともにループ利得を減少するようにさせる。かくして、トラッキング誤差は周波数の増大とともに増大する。或る周波数で、ループ利得は単位値未満に下落する。この周波数（ループ帯域幅を規定）を超えると、ループは基準刺激に対してかなり小さな応答しか示さず、これ故にＰＬＬ１００の正確な基準信号追尾続行能力は制限される。従って、このことで基準信号に適用することが可能な変調帯域幅に制約が課される。理論的には、ループ利得を増大させることでループ帯域幅を増大させることができる。しかしながら、実際には、ＶＣＯ１０１の実施は有限の変調帯域幅を有する。ＶＣＯ１０１の制限された帯域幅は、従来技術による図５に示した伝達関数Ｐ（ｓ）で規定される寄生ローパスフィルタ５０１としてＶＣＯ５００内にモデル化することができる。このことは、従来技術による図６に示したループモデル６００に別のローパス機能を付け加えることで数学的モデルを修正するという効果を有する。図６に示す如く、ループ利得（Ｇ）はＫｄＫＶＦ（ｓ）Ｐ（ｓ）／ｓに等しい。このことは、ループ帯域幅をＶＣＯ帯域幅の比較的小さな部分に制限するという実際上の効果を有する。ＶＣＯ１０１の実施に関連する多くの設計上の制約のために、ＶＣＯ帯域幅は任意に高いものにはできない。従って、ＶＣＯ帯域幅はしばしばループ帯域幅に対する制約要因となる。ＶＣＯ帯域幅に加え、能動回路を用いる場合に特にループフィルタは独自の帯域幅制限を有する場合がある。有限なループフィルタ帯域幅の影響はループ帯域幅を制約する点でＶＣＯ帯域幅と同じである。
【０００５】
ＰＬＬは一般に、周波数復調器または位相復調器の構築に用いられる。復調器は、変調に比例する出力電圧を生成する被変調信号により駆動されるシステムである。図７は、従来技術によるＰＬＬ周波数復調器７００を表わすものである。ＶＣＯ１０１は、基準信号の位相を追尾する。位相と周波数の間の似通った数学的関係が故に、ＶＣＯ１０１は基準信号の周波数もまた追尾する。ＶＣＯ１０１に印加される調整電圧がＶＣＯ周波数（したがって基準周波数）に比例するため、調整電圧は復調された出力（復調出力）７０１として直接用いられる。
【０００６】
図８は、従来技術による位相復調器８００を表わす。位相復調器８００は、調整電圧（周波数に比例）を位相に比例した電圧（復調出力８０２）へ変換すべく漏洩積分器(leaky integrator)８０１が付加された点を除き、周波数復調器７００とほぼ同じである。理想的な積分器（理想的積分器）は物理的に実現できないので、いわゆる「漏洩（leaky）」積分器８０１が図示してある。具体的には、漏洩積分器８０１は特定の最小周波数（ω１）より上では、ほぼ理想的積分器として機能する。その周波数よりも下では、漏洩積分器８０１は周波数に対し平坦な利得特性へ変化する。これにより、復調出力ポートの周波数応答に低周波カットオフ（遮断）が加えられる。
【課題を解決するための手段】
【０００７】
１実施形態では、本発明はフィードフォーワード型誤差補正を用いるＰＬＬ位相復調器に関するものである。フィードフォーワード型誤差補正は、等化器（またはイコライザー）を較正してＰＬＬ位相復調器のＶＣＯの変調応答曲線をエミュレートする伝達関数を得ることによって行なうことができる。動作時に、等化器はＰＬＬの位相検出器が生成する誤差信号のフィルタリングされ、かつ、積分されたバージョンを受信することができる。等化器は、較正された伝達関数に従って受信した信号をフィルタリングする。等化器の出力は加算器に供給され、等化された信号と位相検出器が生成した誤差信号を結合（または合成）する。この結合（合成）信号が、復調出力信号を表わす。他の実施形態では、同様に較正された等化器を用いて、周波数復調器におけるトラッキング誤差に対処することができる。本発明の実施形態は、適切に較正された等化器を用いることによって、復調器をループ帯域幅すなわちＶＣＯ帯域幅により制限されない任意の高変調周波数（小さな変調指数に関する）で動作させることができる。
【０００８】
前述のことは、以下の本発明の詳細な説明がより良く理解されるように本発明の特徴と技術的利点をやや包括的に述べたものである。以下で、本発明の特許請求の範囲の主題を形成する本発明の追加の特徴ならびに利点を説明する。当業者には、開示した概念ならびに特定の実施形態を、本発明と同一の目的を達成するための他の構成の変更または設計の基礎として容易に使用することが可能であることを理解されたい。当業者はまた、この種の等価な構成が特許請求の範囲に記載した本発明の思想及び範囲から逸脱しないことを理解されたい。本発明の構成ならびに動作方法の双方に関し本発明の特徴と考えられる新規の特徴は、添付図面と併せ検討したときにさらなる目的ならびに利点と共に、以下の説明からより良く理解されよう。しかしながら、各図が図解ならびに説明のためにのみ用いられ、本発明の限界を規定する意図のないことが明確に理解さるべきである。
【実施例】
【０００９】
本発明のより完全な理解のために、以下の説明では、添付図面を参照する。ＰＬＬ復調器の不正確さの主要な原因の一つが、位相トラッキング誤差（位相トラッキングエラー）である。位相トラッキング誤差はループ帯域幅を出来る限り増大させることで最小化することができる。前述の如く、実際には、ループ要素（すなわち、ＶＣＯ１０１）が達成可能な帯域幅に上限を課す寄生周波数応答損を有する。高精度（すなわち、低位相トラッキング誤差）を望む場合、使用可能な帯域幅はループ帯域幅の小さな部分に制約される。いずれにせよ、復調帯域幅は低精度用途の場合であってもループ帯域幅を上回ることはできない。従って、本発明の実施形態は過度に高いＶＣＯ変調帯域幅を必要としない正確な広帯域幅応答ＰＬＬ復調器を提供することによって、これらの問題に対処するものである。
【００１０】
図９は、本発明の実施形態によるＰＬＬ位相復調器９００を示す。ＰＬＬ位相復調器９００は、位相復調器の典型的な主構成要素、すなわちＶＣＯ１０１と位相検出器１０２とループフィルタ１０３と漏洩積分器８０１を備える。ＰＬＬ位相復調器９００は、等化器９０１と併せ加算器９０３を用いたことで従来のＰＬＬ位相復調器とは異なる。等化器９０１は、ＶＣＯ１０１の変調応答曲線をエミュレートする伝達関数に従う漏洩積分器８０１から受信した低周波数変調信号を等化するよう動作可能である。等化器９０１に関連する較正フィルタ定数は、ＶＣＯ１０１の割り出された変調応答曲線にしたがって調整することができる。ＰＬＬ位相復調器９００はさらに、（位相に比例する電圧（ＶＰＴＰ）である）出力信号９０９を生成する加算器９０３を含む。具体的には、加算器９０３は位相検出器の出力を等化器９０１からの（等化された信号）被等化信号に加算し、それによってミストラッキング誤差に起因する復調誤差を相殺する。さらに、これら二つの信号を加え合わせることによって、ＰＬＬ位相復調器９００をループ帯域幅すなわちＶＣＯ帯域幅によって制限を受けない任意の高変調周波数（小さい変調指数向け）で動作させることができる。
【００１１】
ＰＬＬ位相復調器９００の動作は、基準入力信号９１０（すなわち、復調対象信号）に最初に適用された変調周波数に依存する。本質的に、三つの動作態様が存在する。低変調周波数（すなわち、十分ループ帯域幅内にある）については、この動作は実質的に従来のＰＬＬ位相復調器の動作と同じである。この態様では、ループトラッキング誤差は無視できる程度のものであり、これ故に位相検出器１０２からの出力は無視できる。これらの周波数では、等化器９０１の効果は換算係数（または、スケーリングファクタ）を信号９１０に適用することにある。具体的には、信号９１０は換算（またはスケーリング）を除いてさしたる変更を受けることなく等化器９０１を通過する。高変調周波数（すなわち、ループ帯域幅を十分に超える）にとって、このループは無視できるほどの応答しか有しておらず、ＶＣＯ１０１の位相はほぼ一定である。これが生ずるのは、ループフィルタ１０３とＶＣＯ１０１の変調帯域幅及びＶＣＯ１０１の内蔵積分器の組み合わせが、重大な高周波減衰を引き起こすからである。この場合、信号９１０は無視可能であって、トラッキング誤差はほぼ１００％である。換言すれば、トラッキング誤差は基準入力９１０に加えられる変調に等しくかつ逆極性である。かくして、位相検出器１０２は、それ自体、位相復調器として動作する。この場合、位相検出器信号９１１はさしたる変更を受けることなく出力信号９０９として通過し、等化器９０１は高周波態様では殆ど効果をもたない。媒体変調周波数については、この動作は前述の二つのモードの組み合わせとなる。中間の変調周波数態様にあっては、等化器９０１は換算係数と周波数応答効果を、位相ミストラッキングに起因する誤差を相殺するために適用する。
【００１２】
図１０は、本発明の実施形態によるＰＬＬ位相復調器９００の数学的モデル１０００を示す。数学的モデル１０００は、漏洩積分器８０１の遮断周波数より上の全周波数においてＰＬＬ位相復調器９００の精度を例証するものである。数学的モデル１０００では、θＶＣＯはＶＣＯ１０１により生成される信号の位相を表わし、θＩＮは基準信号の位相を表わす。また、Ｋｄは位相検出器１０２の位相検出利得パラメータを表わし、Ｆ（ｓ）はループフィルタ１０３の伝達関数を表わし、Ｐ（ｓ）は、ＶＣＯ１０１の寄生ローパスフィルタ特性の伝達関数を表わし、１／ｓは理想的な積分器２０１の伝達関数を表わし、ＫＶはＶＣＯ１０１のＶＣＯ利得パラメータを表わし、Ｅ（ｓ）は等化器９０１の伝達関数を表わし、１／（ｓ＋ω１）は漏洩積分器８０１の伝達関数を表わす。本発明の実施形態によれば、伝達関数Ｅ（ｓ）をＫｄＫＶＰ（ｓ）に等しく設定することが有利な場合がある。等化器９０１への入力（図９の信号９１０）は、θＶＣＯ／ＫＶＰ（ｓ）／ｓによって特徴付けられる。かくして、Ｅ（ｓ）をこのように設定することで、出力信号９０９（Ｖｄｅｍｏｄ）はＫｄ｛θＶＣＯ［ｓ／（ｓ＋ω１）−１］＋θＩＮ｝に等しくなる。基準入力信号９１０に適用した変調周波数（ω）が漏洩積分器８０１の特定の最小周波数よりもかなり大きい（すなわち、ω≫ω１）場合は、ＶｄｅｍｏｄはＫｄθＩＮに非常に近付く。
【００１３】
ここで、図９を再び参照する。ＰＬＬ位相復調器９００はさらに等化器９０１の較正を容易にする構成を備える。具体的には、ＰＬＬ位相復調器９００は復調モードと較正モードの間で動作モードを切り替えるスイッチ９０４を備える。スイッチ９０４がＰＬＬ位相復調器９００を較正モードに設定すると、ループフィルタ９０３からの出力は分岐させられて、較正ループフィルタ９０５へ送られる（これについてはより詳しく後述する）。較正ループフィルタ９０５を通過後、フィルタリングされた信号は処理されて加算器９０７へ供給され、そこで、フィルタリングされた信号は較正源９０６が生成する信号に加算される。結合（合成）信号（加算信号）は、次に、漏洩積分器８０１と等化器９０１と加算器９０３を介して残りの回路パスを通って進む。較正電圧計９０２は、較正期間中に出力信号９０９の電圧計測に用いることができる。また、較正周波数計９０８はＶＣＯ１０１の周波数計測に用いることができる。
【００１４】
本発明の実施形態では、位相検出器１０２の換算係数（Ｋｄ）を割り出すべく較正を行なうことができる。さらに、等化器９０１を適切な直流利得及び周波数応答特性に設定すべく較正を行なうことができる。本発明の実施形態では、準開ループ較正アルゴリズム（quasi open-loop calibration algorithm）が用いられる。準開ループアルゴリズムを実装するのに、較正源９０６は直流信号とループ帯域幅に含まれる周波数の交流信号を有利に生成することができる。同様に、非変調周波数基準源（図示せず）を用いて基準入力信号９１０を駆動することができる。好ましくは、非変調周波数基準源は較正完了後に計測される信号周波数を中心とする小さな範囲の周波数の交流信号を生成することができる。
【００１５】
本発明の実施形態では、準開ループ較正アルゴリズムはＰＬＬ位相復調器９００の精度がループフィルタ１０３とは無関係であるという事実を利用する。較正は、比較的低い遮断周波数を有するローパスフィルタとして機能する較正ループフィルタ９０５の使用により容易になる。こうして較正ループフィルタ９０５を採用することで、狭ループ帯域幅が得られる。ループは狭ループ帯域幅のお陰で較正モード期間中は開いているものとみなすことができる。しかしながら、スイッチ９０４を較正ループフィルタ９０５をバイパスするために用いることによって、このループは、復調モード期間中、適正な動作にロックした状態に保たれる。
【００１６】
図１１は、本発明の実施形態によるＰＬＬ位相復調器９００を較正するためのフローチャート１１００を示す。ステップ１１０１において、位相検出器１０２の基準入力を変調されていない周波数信号で励起する。ステップ１１０２において、ＡＣモードにおける較正源９０６を用いて、このシステムは十分ループ帯域幅内にありかつ漏洩積分器８０１の遮断周波数よりも上の周波数で励起される。ステップ１１０３において、等化器９０１の直流利得がＶｄｅｍｏｄ出力（図９の出力信号９０９）にて無効信号（または零またはヌル。以下同じ）となるよう調整される。ステップ１１０４において、システムはＶＣＯ１０１に関連するＰ（ｓ）の遮断周波数近傍の１以上の周波数で励起される。実際、Ｐ（ｓ）は典型的には単極関数（single pole function）であり、それゆえ、一般的には、一つの周波数だけがステップ１１０４において要求される。ステップ１１０５において、等化器９０１の周波数応答特性をステップ１１０４でシステムに適用された周波数に対し最良の無効信号が得られるよう調整する。ステップ１１０６において、ＤＣモードにおける較正源９０６を用いて、ＶＣＯ１０１に印加される調整電圧をある範囲の値にわたって掃引する。ステップ１１０７の機能は、ＶＣＯ周波数を較正完了後に計測する信号の周波数に同調させる（調整する）電圧を割り出すことである。ステップ１１０８において、割り出された電圧から少量だけ調整電圧を増加させる。ステップ１１０９において、ＶＣＯ周波数の変化を計測する。ステップ１１１０において、ＶＣＯ利得パラメータ（ＫＶ）を算出する。ステップ１１１１において、ＫＶの算出値を用いて位相検出器１０２の利得（Ｋｄ）を算出し、それによって出力信号９０９に対する較正係数を割り出す。
【００１７】
図１２は、図１１に関連して説明した較正アルゴリズムを解析するのに用いることのできる数学的モデル１２００を示す。較正ループフィルタ９０５の影響を数学的な解析から無視できることが理解されよう。図１２に示す如く、ＫＶはΔｆ／ΔＣ（０）に等しく、ここでΔｆは較正源のＤＣ値における変化に応答するＶＣＯ周波数の周波数変化である。この場合、ＫＶはＥ（０）／ＫＶに等しい。何故ならＰ（０）＝１であるからである。Ｖｄｅｍｏｄ＝０であれば、Ｅ（ｓ）＝ＫＶＫＶＰ（ｓ）であるという関係を用いることで、Ｅ（ｓ）に関する周波数応答要件は、図１１に関して説明した試験方法中に生成された無効信号を観察することにより割り出すことができる（図９の出力信号９０９参照）。
【００１８】
位相検出器は一般に、限られた位相範囲（典型的には１８０〜３６０度）を有する。ループ帯域幅外の変調の振幅は、この範囲内に制限されるべきである。ループ帯域幅内の周波数における変調は、この制約を受けない。対象とする多くの信号が低周波数で位相変調が大きく、高周波数で右肩下がりになるという特性を有することを理解されたい。かくして、本発明の実施形態によるＰＬＬ復調器を用いることのできるかなり多くの用途が存在する。
【００１９】
例えば、図１３は本発明の実施形態によるデータ信号１３０２に関するジッター計測に用いることのできる計測システム１３００を示す。計測システム１３００は、ＰＬＬ復調器１３００がデータストリームからクロックを再生するための、当該技術分野において既知のクロック／データ再生（ＣＤＲ）位相検出器１３０１を含む点を除き、図９のＰＬＬ復調器９００とほぼ同様である。従って、ＣＤＲ位相検出器１３０１はデータに関連するジッターの計測を容易にするのに用いることができる。ＰＬＬ復調器１３００の加算器１３０１は、高周波ジッター信号１３０４に等化器９０１の出力を結合して複合ジッター信号１３０３を生成する。また、当該技術分野では既知のことであるが、大半のデータ伝送システムは、特定周波数よりも上の許容可能なジッターが、典型的には、十分に位相検出器１３０１の範囲内である適当な値に制限されることを要求するジッター仕様に関連付けられている。本発明の実施形態によるＰＬＬ復調器１３００を適用することで、計測システム１３００によるジッターの計測はＰＬＬ帯域幅外での高周波ジッターに対して正確であることが保証される。
【００２０】
前記した如く、位相復調器は微分回路要素を用いることで周波数復調器へ変換することができる。しかしながら、漏洩積分器８０１と微分回路要素のカスケード接続を回避することが好ましい。それ故、加算器９０３の前に微分器１４０１を配置し、本発明の実施形態による図１４の周波数復調器１４００に示すように漏洩積分器８０１を省くことが有利である。このように周波数復調器１４００を実施することによって、周波数復調器１４００は周波数変調された基準信号１４０２を復調された信号１４０３として復調する。さらに、周波数復調器１４００は、本発明の実施形態にしたがって実施された位相復調器に関して前述した有利な特性を共有する。
【００２１】
本発明とその利点を詳細に説明してきたが、特許請求の範囲により画定される本発明の思想及び範囲から逸脱することなく、様々な変形と置換と変更が可能であることが理解さるべきである。さらに、本出願の範囲を、本明細書で説明したプロセスや機械や製造や要素の組成や手段や方法やステップの特定の実施形態に限定することは意図していない。本発明の開示から当業者には容易に理解されることであるが、本明細書及び図面に記載し図示した対応する実施形態と実質的に同じ機能を果たすか、または実質的に同じ結果をもたらす、既存のまたは将来開発されるプロセスや機械や製造や要素の組成や手段や方法やステップを、本発明に従って利用することが可能である。従って、特許請求の範囲には、そのようなプロセスや機械や製造や要素の組成や手段や方法やステップが含まれることが意図されている。
【図面の簡単な説明】
【００２２】
【図１】従来技術によるＰＬＬを示す図である。
【図２】従来技術によるＶＣＯの概念的なモデルを示す図である。
【図３】従来技術によるＶＣＯの概念的なモデルを含むＰＬＬを示す図である。
【図４】従来技術によるＰＬＬの数学的モデルを示す図である。
【図５】従来技術による実際のＶＣＯモデルを示す図である。
【図６】従来技術による実際のＶＣＯモデルを含むＰＬＬの数学的モデルを示す図である。
【図７】従来技術による従来のＰＬＬ周波数復調器を示す図である。
【図８】従来技術による従来のＰＬＬ位相復調器を示す図である。
【図９】本発明の実施形態によるＰＬＬ位相復調器を示す図である。
【図１０】本発明の実施形態による、図９に示したＰＬＬ位相復調器の数学的モデルを示す図である。
【図１１】本発明の実施形態による、図９に示したＰＬＬ位相復調器を較正するためのフローチャートを示す図である。
【図１２】本発明の実施形態による較正の数学的な解析を示す図である。
【図１３】本発明の実施形態によるクロックデータ再生位相復調器を示す図である。
【図１４】本発明の実施形態による周波数復調器を示す図である。
【符号の説明】
【００２３】
８００  位相復調器
８０１  漏洩積分器
８０２  復調出力
９００  ＰＬＬ位相復調器
９０１  等化器
９０３  加算器
９０４  スイッチ
９０５  較正フィルタ
１４０１  微分器
【図１】
2004208300.tif 000003
【図２】
2004208300.tif 000004
【図３】
2004208300.tif 000005
【図４】
2004208300.tif 000006
【図５】
2004208300.tif 000007
【図６】
2004208300.tif 000008
【図７】
2004208300.tif 000009
【図８】
2004208300.tif 000010
【図９】
2004208300.tif 000011
【図１０】
2004208300.tif 000012
【図１１】
2004208300.tif 000013
【図１２】
2004208300.tif 000014
【図１３】
2004208300.tif 000015
【図１４】
2004208300.tif 000016