(57)【要約】【課題】基準電流源の電流値により出力電流が決められる駆動装置において基準電流源に入力される電流値のばらつきのよる駆動装置ごとのばらつきを低減する。【解決手段】同一の基準電流の入力に基づき、カレントコピア方式により所定の電流値を保持し、前記所定の電流値の駆動用電流を出力する電流プログラム部１５ａ〜１５ｆと、所定の期間毎に、電流プログラム部１５ａ〜１５ｆのそれぞれに対し、前記基準電流を入力させるか、前記駆動用電流をＮ系統の外部のいずれかへ出力させるかの制御を行う制御手段１００，シフトレジスタ１３ａ、１３ｂ、セレクタ１８ａ〜１８ｃとを備えた。【選択図】  図１
2004219955.tif 000002
【特許請求の範囲】
【請求項１】
同一の基準電流の入力に基づき、カレントコピア方式により所定の電流値を保持し、前記所定の電流値の駆動用電流を出力するＮ＋α（Ｎは１以上の整数、αは１以上の整数）個の電流値保持手段と、
所定の期間毎に、前記電流値保持手段のそれぞれに対し、前記基準電流を入力させるか、前記駆動用電流をＮ系統の外部のいずれかへ出力させるかの制御を行う入出力制御手段とを備え、
前記入出力制御手段は、
ある期間では、所定のＮ個の前記電流値保持手段から前記所定の電流値の駆動用電流を前記Ｎ系統の外部へそれぞれ出力させるとともに、所定のα個の前記電流値保持手段に前記基準電流を入力させる制御を行い、
その次の期間では、前記所定の期間に前記基準電流が入力されていた前記所定のα個の前記電流値保持手段の少なくとも一つを、前記Ｎ系統の外部のいずれかに前記駆動用電流を出力させるとともに、前記所定の期間に前記駆動用電流を出力していた前記所定のＮ個の前記電流値保持手段のうち、前記駆動用電流を出力させるよう制御されたものと同数のものを選択して、前記基準電流が入力されるように制御を行う電流駆動装置。
【請求項２】
前記その次の期間において、前記基準電流が入力されるように制御が行われる前記電流値保持手段は、前記所定の電流値を保持する力が、最も弱いものから順に選択されるものである請求項１に記載の電流駆動装置。
【請求項３】
前記入出力制御手段は、
前記Ｎ＋α個の電流値保持手段の全部または一部から一つを選択し、前記Ｎ系統のいずれかと一対一対応で接続する単数または複数の第１の選択スイッチ手段と、
前記Ｎ＋α個の電流値保持手段のそれぞれに対し、前記基準電流の入力の有無を選択する第２の選択スイッチ手段とを備えた請求項１に記載の電流駆動装置。
【請求項４】
前記第１の選択スイッチの個数は、前記Ｎ系統の数と同数のＮ個である請求項３に記載の電流駆動装置。
【請求項５】
前記第１の選択スイッチの個数は、前記電流値保持手段の数の半分である（Ｎ＋α）／２個であって、
それぞれの前記第１の選択スイッチと、それぞれの前記電流値保持手段とは、１つの前記第１の選択スイッチに対し、２つの前記電流値保持手段が対応するよう接続されており、
１つの前記電流値保持手段は、２つ以上の前記第１の選択スイッチとは対応しないよう接続されている請求項４に記載の電流駆動装置。
【請求項６】
前記電流値保持手段は、同一の基板上に形成されている請求項１に記載の信号駆動装置。
【請求項７】
前記Ｎ系統の外部と接続されており、前記駆動信号の入力を受けて、ソース信号線に画像信号を生成する画像信号出力手段を備えた請求項１から６のいずれかに記載の電流駆動装置。
【請求項８】
前記画像信号出力手段は、前記Ｎ系統の外部と１対１対応で接続される請求項７に記載の電流駆動装置。
【請求項９】
前記画像信号出力手段は、前記Ｎ系統の一部と接続しており、
複数のソース信号線出力用回路をアレイ状に配列してなるカレントミラー回路にて前記画像信号を生成し、前記Ｎ系統の一部からの前記駆動信号は、前記アレイの両端から交互に入力される請求項７に記載の電流駆動装置。
【請求項１０】
前記電流値保持手段、前記入出力信号選択手段および前記画像信号出力手段の全部または一部は、同一のＩＣチップ内に形成されている請求項７に記載の電流駆動装置。
【請求項１１】
請求項７から１０に記載の信号駆動装置と、
前記信号駆動装置からの画像信号が供給される複数のソース信号線と、
前記複数のソース信号線とマトリックス状に交差するよう配置されるゲート信号線と、
前記ゲート信号線にゲート信号を供給するゲートドライバと、
前記ソース信号線と前記ゲート信号線との交点近傍に配置され、前記ゲート信号により開閉が制御され、前記ソース信号線からの画像信号により表示される表示素子とを備えた表示装置。
【請求項１２】
請求項１１に記載の表示装置と、
映像信号を前記画像信号に処理する処理回路と、
前記表示装置および前記処理回路に電力を供給する電源回路とを備えた映像表示装置。
【請求項１３】
同一の基準電流の入力に基づき、カレントコピア方式により所定の電流値を保持し、前記所定の電流値の駆動用電流を出力するＮ＋α（Ｎは１以上の整数、αは１以上の整数）個の電流値保持手段を用い、
所定の期間毎に、前記電流値保持手段のそれぞれに対し、前記基準電流を入力させるか、前記駆動用電流をＮ系統の外部のいずれかへ出力させるかの制御を行う入出力制御工程を備え、
前記入出力制御工程は、
ある期間では、所定のＮ個の前記電流値保持手段から前記所定の電流値の駆動用電流を前記Ｎ系統の外部へそれぞれ出力させるとともに、所定のα個の前記電流値保持手段に前記基準電流を入力させる制御を行い、
その次の期間では、前記所定の期間に前記基準電流が入力されていた前記所定のα個の前記電流値保持手段の少なくとも一つを、前記Ｎ系統の外部のいずれかに前記駆動用電流を出力させるとともに、前記所定の期間に前記駆動用電流を出力していた前記所定のＮ個の前記電流値保持手段のうち、前記駆動用電流を出力させるよう制御されたものと同数のものを選択して、前記基準電流が入力されるように制御を行う電流駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機電界発光素子など、電流量により階調表示を行う表示装置に用いる電流出力を行う電流駆動装置、電流駆動方法等に関する。
【０００２】
【従来の技術】
有機発光素子は、自発光素子であるため、液晶表示装置で必要とされるバックライトが不要であり、視野角が広いなどの利点から、次世代表示装置への利用が期待されている。
【０００３】
有機発光素子においては、素子の発光強度と素子に印加される電界は比例関係とならず、素子の発光強度と素子を流れる電流密度が比例関係にある。そこで、素子の膜厚のばらつき及び入力信号値のばらつきに対する発光強度のばらつきは電流制御により階調表示を行うことで小さくできる。
【０００４】
従って、有機発光素子など電流制御型デバイスを画像表示用ディスプレイとした場合、ソースドライバは、階調に応じて異なる電流値の電流を出力する電流出力型のドライバであることが望ましい。
【０００５】
電流出力型ドライバにおいては、任意の階調における様々な電流値を設定するための基準となる、一意な電流値の基準信号が入力される。
【０００６】
基準信号の入力方式としては、基準電圧入力と基準電流入力の２通りがあり、それぞれの方式に応じたソースドライバの構成を図１８（ａ）、図１８（ｂ）に模式的に示す。
【０００７】
基準信号が電圧で供給される場合、図１８（ａ）に示すように、基準電圧線２２から入力された基準信号電圧は、ソースドライバ１４ａ〜１４ｃの電流電圧変換部２１ａ〜２１ｃにおいて電流値に変換される。変換された電流値は、カレントミラーなどにより、出力部１９０のような各出力に電流として分配される。必要とする画像の階調に応じて電流値を変化させることで、図示しないソース信号線に電流が供給される。
【０００８】
基準信号が電流で供給される場合は、図１８（ｂ）に示すように、基準電流線２３から各ソースドライバ１４ａ〜１４ｃに入力された基準信号電流は、電流分配部２４ａ〜２４ｃを介してカレントミラーなどにより、出力部１９１のような各出力に分配される。必要とする画像の階調に応じて電流値を変化させることで、図示しないソース信号線に電流が供給される（例えば、特許文献１を参照）。
【０００９】
図１９に、上述したソースドライバの出力部１９０または１９１の詳細な構成を示す。
【００１０】
図１９においては、出力部１９０または１９１は、デジタルアナログ変換部６６として示される。階調表示用電流源６３のゲート電極は、分配用ミラートランジスタ６２とカレントミラー回路を形成する。図１８（ａ）の電流電圧変換部２１ａ〜２１ｃもしくは図１８（ｂ）の電流分配部２４ａ〜２４ｃから入力される基準電流６１に対し、トランジスタ６２と階調表示用電流源６３のチャネルサイズで決定されるミラー比に応じた電流が、階調表示用電流源６３に流れる。この電流値が画像の階調を表現する電流値となる。従って、ソース信号線に接続された電流出力６４につながる階調表示用電流源の個数を変化させることにより表示階調を変えることができる。
【００１１】
デジタルアナログ変換部６６は階調表示用電流源の個数を変化させる手段であって、入力データ６５によって、電流出力６４とつながる階調表示用電流源６３から出力される電流値を制御する。
【００１２】
ソース信号線の出力ごとにデジタルアナログ変換部６６を設け、階調表示用電流源６３のゲート電圧をすべて共通にすることで、基準電流６１に対し、すべての電流出力６４で同一階調時に同一電流値を出力することができる。
【００１３】
【特許文献１】
特開２００２−２８７６６４号公報
【００１４】
【発明が解決しようとする課題】
有機発光素子を用いたディスプレイにおいては、大型化、高精細化にともなって、ソース信号線の出力数が増加する。つまり、図２０のパネル５１に示すように、大きな表示領域５３に対応して、一個のゲートドライバ５４に対して、電流出力型ソースドライバを、ゲート信号線（図示せず）と平行に複数個ならべて、表示を行う必要がでてくる。なお、図２０には例として、図１８（ａ）（ｂ）と同様、３つの電流出力型ソースドライバ１４ａ〜１４ｃを示した。
【００１５】
全画面に同一階調の画像を表示しようとする時、各ソースドライバ１４ａから１４ｃが出力する電流値は、すべて等しくなければならない。そのためには各信号線に電流を分配する前の電流値が、各ソースドライバ１４ａから１４ｃまでで等しくなければならない。
【００１６】
図１８（ａ）に示す電圧を基準信号とした場合では、電流電圧変換部２１の変換特性がソースドライバごとに揃わなければならない。電流電圧変換部２１の具体的な構成としては、一般にトランジスタが用いられる。トランジスタのゲート電極に電圧を入力し、ドレイン電流を出力として、電流−電圧変換を行う。
【００１７】
しかしながらトランジスタのしきい値電圧や移動度には、ばらつきがあるため、同一電圧を入力しても、どのトランジスタからも同一電流が出力されるとは限らない。従って電流電圧変換部２１ａ〜２１ｂの出力電流は互いに異なり、その結果出力電流値は、ソースドライバ１４ａ〜１４ｃごとに異なる。
【００１８】
トランジスタの特性のうち、しきい値電圧を補償することは可能であるが、移動度のばらつきを補償することができないため、ソースドライバごとに電流値が異なることは避けられない。ひいては表示領域５４には、ソースドライバに対応したブロックむらが発生する懸念がある。
【００１９】
一方、図１８（ｂ）に示す、基準信号として電流を入力する方法では、入力された基準電流は、あるソースドライバ内に導入されるとともに他のソースドライバへも分流される。この分流にはカレントミラー等を用いるため、基準電流は多段階に渡って受け渡しされることになる。特にたくさんのソースドライバが接続された場合、最終段においてはカレントミラーを行う回数が多くなるため、基準電流２３が直接入力されたソースドライバと、基準電流から最も遠い位置に配置された最終段のソースドライバでは電流値のミラー比ずれによる電流ばらつきの度合いが大きくなる。
【００２０】
１回のカレントミラーによるばらつきがＹ％であるとすると、Ｎ個接続されたソースドライバのうち、最終段のものに供給される基準電流の値のずれは（Ｎ１／２）×Ｙ％のばらつきとなる。したがって、ソースドライバの数が増えるにつれ、個々のソースドライバごとの出力電流ずれは大きくなる。
【００２１】
また、電流分配部２４ａ〜２４ｃをソースドライバ１４ａ〜１４ｃ外部に形成する方法もある。電流分配用のＩＣを設けるか、もしくはディスプレイアレー基板上に設ける方法である。電流分配用ＩＣを新たに設けると、部品点数が増加し、コストがかかる。また分配数に対して汎用性がないという問題がある。一方アレー基板上に回路を設けるとなると、トランジスタは低温ポリシリコンもしくはアモルファスシリコンで形成されることになる。低温ポリシリコンではミラートランジスタを近接配置したとしても、しきい値及び移動度のばらつきがトランジスタごとにランダムにずれ、その制御ができないため、ドライバソースドライバ１４内に形成した場合に比べ、分配される電流値のばらつきが大きくなるという問題がある。アモルファスシリコンではしきい値が時間とともにずれるなど信頼性に課題がある。
【００２２】
したがって、図１８（ｂ）および図２０に示す例では、ソースドライバ１４ｃに入力される基準電流が、基準電流線２３からの基準信号から大きくずれる可能性が高く、図１８（ａ）の場合と同様、ソースドライバに対応したブロックむらが発生する懸念がある。
【００２３】
本発明は、上記の課題を解決するためになされたものであり、チップごとの複数のソースドライバに対し、基準信号として、同一電流値の信号を供給できるような電流駆動回路、電流駆動方法およびそれらを用いた有機ＥＬ表示装置等を提供することを目的とする。
【００２４】
【課題を解決するための手段】
上記の目的を達成するために、第１の本発明は、同一の基準電流の入力に基づき、カレントコピア方式により所定の電流値を保持し、前記所定の電流値の駆動用電流を出力するＮ＋α（Ｎは１以上の整数、αは１以上の整数）個の電流値保持手段（１５ａ〜１５ｆ）と、
所定の期間毎に、前記電流値保持手段のそれぞれに対し、前記基準電流を入力させるか、前記駆動用電流をＮ系統の外部のいずれかへ出力させるかの制御を行う入出力制御手段（１９ａ〜１９ｈ、１３ａ、１３ｂ、１８ａ〜１８ｃ、８８ａ、８８ｂ、９８ａ、９８ｂ、１００）とを備え、
前記入出力制御手段は、
ある期間では、所定のＮ個の前記電流値保持手段から前記所定の電流値の駆動用電流を前記Ｎ系統の外部へそれぞれ出力させるとともに、所定のα個の前記電流値保持手段に前記基準電流を入力させる制御を行い、
その次の期間では、前記所定の期間に前記基準電流が入力されていた前記所定のα個の前記電流値保持手段の少なくとも一つを、前記Ｎ系統の外部のいずれかに前記駆動用電流を出力させるとともに、前記所定の期間に前記駆動用電流を出力していた前記所定のＮ個の前記電流値保持手段のうち、前記駆動用電流を出力させるよう制御されたものと同数のものを選択して、前記基準電流が入力されるように制御を行う電流駆動装置である。
【００２５】
また、第２の本発明は、前記その次の期間において、前記基準電流が入力されるように制御が行われる前記電流値保持手段は、前記所定の電流値を保持する力が、最も弱いものから順に選択されるものである第１の本発明の電流駆動装置である。
【００２６】
また、第３の本発明は、前記入出力制御手段は、
前記Ｎ＋α個の電流値保持手段の全部または一部から一つを選択し、前記Ｎ系統のいずれかと一対一対応で接続する単数または複数の第１の選択スイッチ手段（１８ａ〜１８ｃ、８８ａ、８８ｂ、９８ａ、９８ｂ）と、
前記Ｎ＋α個の電流値保持手段のそれぞれに対し、前記基準電流の入力の有無を選択する第２の選択スイッチ手段（１９ａ〜１９ｈ、１３ａ、１３ｂ）とを備えた第１の本発明の電流駆動装置である。
【００２７】
また、第４の本発明は、前記第１の選択スイッチの個数は、前記Ｎ系統の数と同数のＮ個である第３の本発明の電流駆動装置である。
【００２８】
また、第５の本発明は、前記第１の選択スイッチの個数は、前記電流値保持手段の数の半分である（Ｎ＋α）／２個であって、
それぞれの前記第１の選択スイッチと、それぞれの前記電流値保持手段とは、１つの前記第１の選択スイッチに対し、２つの前記電流値保持手段が対応するよう接続されており、
１つの前記電流値保持手段は、２つ以上の前記第１の選択スイッチとは対応しないよう接続されている第４の本発明の電流駆動装置である。
【００２９】
また、第６の本発明は、前記電流値保持手段は、同一の基板上に形成されている第１の本発明の信号駆動装置である。
【００３０】
また、第７の本発明は、前記Ｎ系統の外部と接続されており、前記駆動信号の入力を受けて、ソース信号線に画像信号を生成する画像信号出力手段（１４ａ〜１４ｃ、１４０，１６０）を備えた第１から第６のいずれかの本発明の電流駆動装置である。
【００３１】
また、第８の本発明は、前記画像信号出力手段は、前記Ｎ系統の外部と１対１対応で接続される第７の本発明の電流駆動装置である。
【００３２】
また、第９の本発明は、前記画像信号出力手段は、前記Ｎ系統の一部と接続しており、
複数のソース信号線出力用回路をアレイ状に配列してなるカレントミラー回路にて前記画像信号を生成し、前記Ｎ系統の一部からの前記駆動信号は、前記アレイの両端から交互に入力される第７の本発明の電流駆動装置である。
【００３３】
また、第１０の本発明は、前記電流値保持手段、前記入出力信号選択手段および前記画像信号出力手段の全部または一部は、同一のＩＣチップ内に形成されている第７の本発明の電流駆動装置である。
【００３４】
また、第１１の本発明は、第７から第１０の本発明の信号駆動装置と、
前記信号駆動装置からの画像信号が供給される複数のソース信号線と、
前記複数のソース信号線とマトリックス状に交差するよう配置されるゲート信号線と、
前記ゲート信号線にゲート信号を供給するゲートドライバと、
前記ソース信号線と前記ゲート信号線との交点近傍に配置され、前記ゲート信号により開閉が制御され、前記ソース信号線からの画像信号により表示される表示素子とを備えた表示装置である。
【００３５】
また、第１２の本発明は、第１１の本発明の表示装置と、
映像信号を前記画像信号に処理する処理回路と、
前記表示装置および前記処理回路に電力を供給する電源回路とを備えた映像表示装置である。
【００３６】
また、第１３の本発明は、同一の基準電流の入力に基づき、カレントコピア方式により所定の電流値を保持し、前記所定の電流値の駆動用電流を出力するＮ＋α（Ｎは１以上の整数、αは１以上の整数）個の電流値保持手段を用い、
所定の期間毎に、前記電流値保持手段のそれぞれに対し、前記基準電流を入力させるか、前記駆動用電流をＮ系統の外部のいずれかへ出力させるかの制御を行う入出力制御工程を備え、
前記入出力制御工程は、
ある期間では、所定のＮ個の前記電流値保持手段から前記所定の電流値の駆動用電流を前記Ｎ系統の外部へそれぞれ出力させるとともに、所定のα個の前記電流値保持手段に前記基準電流を入力させる制御を行い、
その次の期間では、前記所定の期間に前記基準電流が入力されていた前記所定のα個の前記電流値保持手段の少なくとも一つを、前記Ｎ系統の外部のいずれかに前記駆動用電流を出力させるとともに、前記所定の期間に前記駆動用電流を出力していた前記所定のＮ個の前記電流値保持手段のうち、前記駆動用電流を出力させるよう制御されたものと同数のものを選択して、前記基準電流が入力されるように制御を行う電流駆動方法である。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【００３８】
（実施の形態１）
図１は、本発明の実施の形態１による信号駆動装置の構成図である。図において、図１９〜図２０に示した従来例と同一部または相当部には同一符号を付し、詳細な説明は省略する。
【００３９】
また、基準電流生成部１１は、電流の基準信号である基準電流を生成する手段であり、ソースドライバ入力信号生成部１２ａ〜１２ｃは、基準電流生成部１１から基準電流の入力を受け、これを個々のソースドライバ１４ａ〜１４ｃへそれぞれ出力する手段である。ここでソースドライバ１４ａ〜１４ｃの構成は、図１８および図１９に示すものと同様である。
【００４０】
次に、ソースドライバ入力電流生成部１２ａ〜１２ｃの構成について説明する。なお、以下の説明においては、ソースドライバ入力電流生成部１２ａを例にとるが、対応する符号が付された他のソースドライバ入力生成部も同様の構成を有する。
【００４１】
ソースドライバ入力生成部１２ａは、基準電流生成部１１から基準電流の入力を受けて、これをソースドライバへ出力する、ＳＴＤ−Ｉ（Ａ）側とＳＴＤ−Ｉ（Ｂ）側とに別れた一対の電流プログラム部１５ａおよび１５ｃを有している。電流プログラム部１５ａおよび１５ｃは、駆動トランジスタ１と、容量２と、スイッチ１９ａ（１９ｃ）、スイッチ１９ｂ（１９ｄ）とから構成された、同一構成を有するカレントコピア方式の回路である。電流プログラム部１５ａのスイッチ１９ａ、１９ｂは、各ソースドライバ入力生成部に共通するシフトレジスタ部１３ａによりＯＮ／ＯＦＦが制御され、電流プログラム部１５ｂのスイッチ１９ｃ、１９ｄは、各ソースドライバ入力生成部に共通するシフトレジスタ部１３ｂによりＯＮ／ＯＦＦが制御される。
【００４２】
さらに、電流プログラム部１５ａおよび１５ｂの出力は、セレクタ１８ａに接続され、ソースドライバ１４ａに対して、いずれか一方が選択して接続されるようになっている。
【００４３】
また、シフトレジスタ１３ａ、１３ｂおよびセレクタ１８ａ〜１８ｃは制御回路１００によって制御されるものとする。
【００４４】
また、図３は、シフトレジスタ１３ａ、１４ｂ及びセレクタ１８ａ〜１８ｃの動作の例を示す図である。
【００４５】
以上のような構成を有する本実施の形態の電流駆動装置の説明を行うとともに、これにより、本発明の電流駆動方法の一実施の形態について図１及び図３を用いて説明する。なお、図３の波形は、スイッチ１９ａ〜１９ｄ他がいずれもｐ型トランジスタで形成されたものとして示している。
【００４６】
第１のフレームにおいて、制御手段１００はまずシフトレジスタ１３ａを動作させ、信号線１６ａのみローレベルとしてスイッチ１９ａ及び１９ｂを導通状態とする。他のスイッチ１９はすべて非導通状態とする。これにより基準電流と同じ電流が電流プログラム部１５ａの駆動トランジスタ１に流れる。容量２にはこのときの駆動トランジスタ１のゲート電圧に相当する電荷が蓄積される。
【００４７】
電流プログラム部１５ａの容量２に電荷が蓄積された後、制御手段１００はシフトレジスタ１３ａを動作させ、次に信号線１６ｂのみをローレベルとして、スイッチ１９ｃおよび１９ｄを導通状態にして電流プログラム部１５ｃの容量２ａに、基準電流値に対応した電荷を蓄積させる。
【００４８】
第１のフレームの間、上述した一連の動作がソースドライバ１４の数（図１では３つ）だけ順に行われ、電流プログラム部１５ｃ、１５ｅと、各ソースドライバが対応する一対の電流プログラム部１５のＳＴＤ―Ｉ（Ａ）側の容量２ｂに電荷を蓄積させていく。
【００４９】
一方、このフレームの間では、制御手段１００はシフトレジスタ１３ｂは停止させ、信号線１７はすべてハイレベルとするとともに、セレクタ１８ａを一対の電流プログラム部のうち、電流プログラム部１５ｂの電流をソースドライバ１４ａに流れるように選択する。また、電流プログラム部１５ｂの制御の動作と同時に、セレクタ１８ｂ、セレクタ１８ｃにも同一の動作をさせて、電流プログラム部１５ｄ、１５ｆと、ＳＴＤ―Ｉ（Ｂ）側に属する電流プログラム部は全て、それぞれが対応するソースドライバ１４ｂ、１４ｃに電流を流す動作を行わせる。
【００５０】
これにより、ＳＴＤ―Ｉ（Ｂ）側に属する各電流プログラムにおいて、容量２に蓄積された電荷に応じた電流が、駆動トランジスタ１及び電流出力型ソースドライバ１４ａ〜１４ｃに流れる。
【００５１】
次に、第２のフレームにおいては、制御手段１００は、ＳＴＤ−Ｉ（Ａ）側に属する電流プログラム部の動作と、ＳＴＤ−Ｉ（Ｂ）側に属する電流プログラム部の動作を、第１のフレームの場合と入れ替えるようにする。
【００５２】
すなわち、信号線１７ａ〜１７ｃが順次ローレベルとなるようシフトレジスタ１３ｂを動作させて、ＳＴＤ−Ｉ（Ｂ）側に属する電流プログラム部１５ｂ、１５ｄ、１５ｆに、順次基準電流生成部１１からの基準電流が供給されるようにする。
【００５３】
一方ＳＴＤ−Ｉ（Ａ）側に属する電流プログラム部１５ａ、１５ｃ、１５ｅについては、シフトレジスタ１３ａの動作により基準電流生成部１１からの基準電流の供給を停止するとともに、セレクタ１８ａ〜１８ｃを制御して、それぞれソースドライバ１４ａに接続させて、第１のフレームにおいて容量２に蓄積させた電荷（基準電流と同一電流値が駆動トランジスタ１に流れる電荷量）に応じた電流を流すようにする。
【００５４】
ここで、上記の電流プログラム部の一連の動作における、基準電流生成部１１から基準電流を受け、容量２に電荷を蓄積させる期間をプログラミング期間と呼び、ソースドライバ１４ａ〜１４ｃにそれぞれ電流を供給する期間を電流供給期間と呼ぶ。すると、一個のソースドライバは一対の電流プログラム部のうち、ＳＴＤ−Ｉ（Ａ）側またはＳＴＤ−Ｉ（Ｂ）側のものが電流供給期間となることで、常に基準電流が供給される。また、電流供給期間にない他方の電流プログラム部は、プログラミング期間になるので、基準電流生成部１１から基準電流の入力を受けて、これを容量に蓄積させることができる。
【００５５】
以上の動作が各フレーム毎に行なわれることにより、ソースドライバ１４ａ〜１４ｃには、常に安定した基準電流が供給されることになる。
【００５６】
なお、一個のソースドライバに対し、ＳＴＤ−Ｉ（Ａ）側およびＳＴＤ−Ｉ（Ｂ）側にそれぞれ属する一対の電流プログラム部を設けたのは、以下の理由による。すなわち、カレントコピア構成をとった電流プログラム部においては、容量２の電荷はスイッチ１９ａ、１９ｂ（電流プログラム部１５ａの場合）のリークにより徐々に変化する。
【００５７】
これによりソースドライバへの出力電流値は時間経過とともに変化し、基準電流生成部１１からの電流を正確にコピーできない。
【００５８】
これを防ぐには定期的にプログラミング期間を設ける必要があるが、プログラミング期間はソースドライバへ電流を供給できない。
【００５９】
そこで、一つのソースドライバに対して電流プログラム部１５を一対設け、一方がプログラミング期間にあるときに、他方からすでにプログラムされた電流をソースドライバに供給するようにすることで、常にソースドライバへ正確にコピーされた電流を出力できる。
【００６０】
さらに、本実施の形態は、接続するソースドライバの数によらず、どのソースドライバに対しても、基準電流生成部１１からの基準電流を１回の分配で供給できるため、基準電流生成部１１の最も近傍に配置されたソースドライバ１４ａと、基準電流から最も遠い位置に配置されたソースドライバ１４ｃの電流ばらつきは理論的にない。したがって、電流ばらつき量の増加を抑えることが可能であるため、ソースドライバに対応したブロックむらのない、より均一な表示が可能である。
【００６１】
また、図１８（ｂ）に示した従来の基準電流を順に受け渡す方式に比べて、本実施の形態はさらに次の各点で有利である。すなわち、本実施の形態は、トランジスタのしきい値及び移動度のばらつきを補正できるため、低温ポリシリコンやアモルファスシリコンでトランジスタを形成できる。これはソースドライバのチップサイズを小さくできる利点がある。
【００６２】
図１の例ではアレー基板上に形成した例を示し、ソースドライバ１４ａ〜１４ｃの外部にソースドライバ入力電流生成部１２ａ〜１２ｃを形成している。これにより、各ソースドライバのチップサイズを小さくできる。また、より多数のソースドライバを接続する場合においてもアレー上に形成する場合、図１のように必要数だけ用意すればよく、回路規模を小さくできる。
【００６３】
さらに、図１２に示すようなソースドライバ１４０，ゲートドライバ１２０、ソース信号線１２１ａ、１２１ｂ、ゲート信号線１２５，１２６および画素１２８を備えたアクティブマトリクス型表示装置、もしくは図１３に示すようなソースドライバ１４０，ゲートドライバ１２０、ソース信号線１３１ａ、１３１ｂ、ゲート信号線１３５〜１３７および画素１３８を備えたアクティブマトリクス型表示装置に適用した場合、画素１２８もしくは画素１３８を構成する各トランジスタ１２２ａ〜１２２ｄ、１３２ａ〜１３２ｄをｐ型トランジスタで形成するとともに、ソースドライバ入力電流生成部もｐ型トランジスタで形成されるため、ソースドライバ入力電流生成部を追加しても、そのためのプロセス工程を増やす必要がない利点がある。
【００６４】
スイッチ１８ａ〜１８ｃのオン抵抗を下げるためにＣＭＯＳ構成とする場合は、スイッチ１８のみをソースドライバ１４内部に形成する方法もある。
【００６５】
また、図１ではソースドライバ入力電流生成部１２ａ〜１２ｃをアレー基板上に設けた例で説明したが、電流出力型ソースドライバ１４ａ〜１４ｃに内蔵することも可能である。この場合の構成を図４に示す。
【００６６】
また、シフトレジスタ部１３ａおよび１３ｂは、ソースドライバ入力電流生成部１２ａ〜１２ｃとセレクタ１８ａ〜１８ｃとの間に設けるものとして説明を行ったが、チップセレクト信号を代わりに用いてもよい。この場合シフトレジスタ１３ａおよび１３ｂは不要となる。また、ソースドライバは一般的に入力データを各出力に分配するためにシフトレジスタを内蔵している。そこでシフトレジスタ１４ａ〜１４ｃのキャリー出力をプログラム部１５ａ〜１５ｆのスイッチを制御する信号に使用してもよい。この場合にはスイッチ制御信号がソースドライバ１４ａ〜１４ｃの外部にでないため、入出力ピン数を削減できる。また回路規模を削減できる。
【００６７】
また、表示色ごとに階調データに対する電流出力を変更する場合、基準電流生成部１１及びソースドライバ入力電流生成部１２を表示色数だけ用意し、ソースドライバ１４ａ〜１４ｃのそれぞれにおける基準電流の入力数及び電流出力部を表示色数用意すればよい。
【００６８】
なお、図１８（ｂ）に示す従来のカレントミラー方式で電流駆動するソースドライバで、ソースドライバの数によらずカレントミラーの回数を本実施の形態のように１段にしようとすると、１入力にたいし、多数出力に分配するミラー回路を形成しなければならない。分配数により接続できるソースドライバの数が制限される上、あらかじめ多数の接続をできる構成でソースドライバを作成した場合、仮に少数しか接続しない場合にはミラー回路は冗長回路となり、チップサイズが大きくなることによるソースドライバコスト増という欠点がある。また、多接続するためには、分配した多数の基準電流をソースドライバ外部に出力する端子を設ける必要があるため、端子数が増加する。
【００６９】
以上のように本発明の実施の形態による基準電流の分配方法は、ソースドライバごとの出力ばらつきが小さくでき、回路規模の小さい回路で形成でき、接続するＩＣの数に制限がないという利点がある。
【００７０】
なお、基準電流発生部１１に関して、１点鎖線部１０で示した部分はソースドライバ１４ａ〜１４ｃに内蔵することも可能である。
【００７１】
電流プログラム部１５ａおよび１５ｂを例にとって、ソースドライバ入力電流生成部１２を低温ポリシリコンなどでアレー基板上に作成した場合、表示部の光によるフォトコンダクションの影響がスイッチ１９ａ〜１９ｄに現れ、スイッチ１９がオフ状態であっても漏れ電流が増加し、その結果、容量２ａ（２ｂ）に蓄積された電化量が変化し、出力電流が変化するという問題が発生しやすい。
【００７２】
従ってプログラミングを行った時間から電流を出力するまでの時間が、電流プログラム部ごとに大きく異なると、電流変化による出力電流の違いが発生しやすくなる。そこで、プログラミング期間終了時から電流出力までの期間をそろえるためにスイッチ１９ａ〜１９ｄの操作を図３のようにしてもよい。
【００７３】
また、一対の電流プログラム部の動作期間の切替は、１フレームごとに切り替えを行うものとしたが、切り替えのタイミングは必ずしも１フレームでなくとも数フレームにわたってもよいし、より短い単位で切り替えてもよい。１水平期間毎でもかまわない。
【００７４】
（実施の形態２）
次に、本発明の実施の形態２による電流駆動装置について説明を行う。
【００７５】
本実施の形態は、ソースドライバ入力電流生成部をアレー基板上に形成した場合、１つのソースドライバあたり２つ必要であった電流プログラム部について、少なくとも一つの電流プログラム部を複数のソースドライバで共通化することにより、アレー基板上に形成する回路の規模を小さくするものである。
【００７６】
図５は本発明の実施の形態２の構成を模式的に示す図である。なお、図１と同一部または相当部には同一符号を付し、詳細な説明は省略する。
【００７７】
図５では２つのソースドライバを接続した場合の例である。図１と同様の構成では電流プログラム部は、一個のソースドライバに対して一対必要であるため、合計４つ必要であるが、本実施の形態のソースドライバ入力電流生成部８２においては、電流プログラム１５ｂをソースドライバ１４ａおよび１４ｂで共通化しているため、電流プログラム部の合計を３個に削減した。
【００７８】
ソースドライバへ常に基準電流を流すためには、電流プログラム部は少なくともソースドライバの個数分（図５の場合２個）必要である。また、どの電流プログラム部にも電流値を維持するためのプログラミング期間が必ず必要である。
【００７９】
従って、電流値が維持されている限り、その電流プログラム部はソースドライバへ基準電流を出力するのに用いることができるため、スイッチのリーク量が少ない、すなわち十分な電流値を保持する力を有する電流プログラム部を用いれば、プログラム期間にある電流プログラムは少なくとも一つあればよいことになる。つまり、Ｎ個のソースドライバ１４に対して最低必要な電流プログラム部の数はＮ＋１個ということになる。このとき、一つの電流プログラム部の電流値を保持する力は、少なくとも電流供給期間をＮ回連続して維持できるものである必要がある。
【００８０】
図５に示す構成は、電流プログラム部１５の数を最小の３個で基準電流を分配している。そのため図１のセレクタ１８ａ〜１８ｃに相当する切り替え部８８ａ、８８ｂの接続と動作は、セレクタ１８ａ〜１８ｃとは異なっている。
【００８１】
以下、この相違点を中心に、図５および電流プログラム部１５ａ〜１５ｃの状態の時間変化を示した図６を用いて、本実施の形態の動作を説明する。
【００８２】
第１のフレームにおいて、制御装置１００の制御により、電流プログラム１５ａのスイッチ１９ａ、１９ｂを導通状態として、プログラミング期間として電流プログラム１５ａに基準電流１１を書き込む。そのとき電流プログラム部１５ｂ、１５ｃはスイッチ１９ｃ〜１９ｆを非導通状態とし、電流供給期間としてあらかじめ記憶された電荷２に応じた基準電流を出力する。切り替え部８８ａ、８８ｂが制御され、電流プログラム部１５ｂの出力がソースドライバ１４ａに入力され、電流プログラム部１５ｃの出力がソースドライバ１４ｂに入力される。
【００８３】
次に第２のフレームにおいては、電流プログラム部１５ｂのスイッチ１９ｃ、１９ｄを非導通状態とし、電流プログラム部１５ａ及び１５ｃのスイッチ１９ａ、１９ｂ、１９ｅ、１９ｆを導通状態とする。電流プログラム部１５ｂは、プログラミング期間になり基準電流生成部１１から基準電流が入力される。切り替え部８８ａ、８８ｂの制御により電流プログラム部１５ａ及び１５ｃは、それぞれソースドライバ１４ａ、ソースドライバ１４ｂに接続され、電流供給期間として基準電流を供給する。
【００８４】
最後に第３のフレームにおいては、電流プログラム部１５ｃのスイッチ１９ｅ、１９ｆを非導通状態、電流プログラム部１５ａ及び１５ｂのスイッチ１９ａ、１９ｂ、１９ｃ、１９ｄを導通状態とする。電流プログラム部１５ｃは、プログラミング期間になり基準電流生成部１１から基準電流が入力される。切り替え部８８ａ、８８ｂの制御により電流プログラム部１５ａ及び１５ｂは、それぞれソースドライバ１４ａ、ソースドライバ１４ｂに接続され、電流供給期間として基準電流を供給する。
【００８５】
以下、フレームが変わる毎に、同様の動作を繰り返して行う。
【００８６】
以上の動作において、第１〜第３の３つのフレームの間、ソースドライバ１４ａ、１４ｂには、電流プログラム部１５ａ〜１５ｃのいずれかから基準電流が常に入力されるため、ソースドライバ１４ａ、１４ｂは常に電流を図示しないソース信号線へ出力できる。また、どの電流プログラム部も、３フレームに１回はプログラミング期間が割り当てられ、基準電流生成部１１から基準電流の供給をうけ、容量２に電荷を蓄積するため、スイッチのリークによる出力電流の変化を押さえることが可能である。
【００８７】
なお、スイッチ１９ａ〜１９ｆの制御は、電流プログラム部１５ａ〜１５ｃが符号のアルファベット順にプログラミング期間が回ってくる場合には、図５に示すシフトレジスタ８３を用いてもよいし、プログラミング期間をランダムな順番とした場合や、ソースドライバの個数が少ない場合は、各電流プログラムのスイッチの制御線をセレクト信号として、図中外部などで発生させた信号により行わせてもよい。この例においても、先の実施の形態と同様に、ソースドライバ内部にシフトレジスタがある場合、シフトレジスタ８３と共用してもよく、装置全体の回路規模を縮小させることが可能である。
【００８８】
なお、この例では、フレーム単位で各電流プログラム部の切り替え動作を行ったが、電流プログラム部の切り替えは、は必ずしもフレーム単位で行う必要はなく、各電流プログラム部の電流値保持力、すなわち各スイッチのリーク量の大小に応じて、リーク量が多い場合は切り替え周期を早くし、少ない場合は切り替え周期を遅くしてもよい。
【００８９】
例えば１フレームを２つの期間に分割し、はじめの１フレームの表示期間には図６の第１及び第２のフレームにおける動作を実行し、次の１フレームの表示期間では図６の第３及び第１のフレームにおける動作を実行する。以下図６の第１から第３のフレームを順にあてはめる。
【００９０】
図７に、各電流プログラム部１５ａ〜１５ｃが出力する信号により表示される、表示画面上の領域のフレームごとの変化を示す。画面上の同じ領域においても、フレームごとに供給される電流源が異なるため、３つの電流プログラム部１５ａ〜１５ｃの出力にたとえばらつきがあっても、時間的に平均化され、電流源が異なることによるブロック的なムラを低減させることが可能となる。
【００９１】
なお、この例では切り替え部８８ａ、８８ｂが２入力１出力のマルチプレクサであったため、電流プログラム部１５ａからは常に画面左半分、電流プログラム部１５ｃからは常に画面右半分にしか出力していないが、３入力１出力の切り替え部を用いて、３入力を各電流プログラム１５と接続することで、電流プログラム部１５ａ及び電流プログラム部１５ｃについてもソースドライバ１４ａ、１４ｂの双方に供給可能となる。
【００９２】
ここで図８に、切り替え部８８ａ、８８ｂの代わりに３入力１出力の切り替え部９８ａ、９８ｂを備えた場合の構成を示す。図の構成において、切り替え部９８ａは電流プログラム部１５ａ〜１５ｃからの入力のいずれかをソースドライバ１４ａに入力させることができ、切り替え部９８ａは電流プログラム部１５ａ〜１５ｃからの入力のいずれかをソースドライバ１４ｂに入力させることができる。
【００９３】
このような構成としたときの動作は、図９を参照して以下のようになる。
【００９４】
第１のフレームにおいて、制御装置１００の制御により、電流プログラム１５ａのスイッチ１９ａ、１９ｂを導通状態として、プログラミング期間として電流プログラム１５ａに基準電流１１を書き込む。そのとき電流プログラム部１５ｂ、１５ｃはスイッチ１９ｃ〜１９ｆを非導通状態とし、電流供給期間としてあらかじめ記憶された電荷２に応じた基準電流を出力する。切り替え部９８ａ、９８ｂが制御され、電流プログラム部１５ｂの出力がソースドライバ１４ａに入力され、電流プログラム部１５ｃの出力がソースドライバ１４ｂに入力される。
【００９５】
次に第２のフレームにおいては、電流プログラム部１５ｂのスイッチ１９ｃ、１９ｄを非導通状態とし、電流プログラム部１５ａ及び１５ｃのスイッチ１９ａ、１９ｂ、１９ｅ、１９ｆを導通状態とする。電流プログラム部１５ｂは、プログラミング期間になり基準電流生成部１１から基準電流が入力される。切り替え部９８ａ、９８ｂの制御により電流プログラム部１５ａはソースドライバ１４ｂに接続され、電流プログラム部１５ｃはソースドライバ１４ａに接続され、電流供給期間として基準電流を供給する。
【００９６】
最後に第３のフレームにおいては、電流プログラム部１５ｃのスイッチ１９ｅ、１９ｆを非導通状態、電流プログラム部１５ａ及び１５ｂのスイッチ１９ａ、１９ｂ、１９ｃ、１９ｄを導通状態とする。電流プログラム部１５ｃは、プログラミング期間になり基準電流生成部１１から基準電流が入力される。切り替え部９８ａ、９８ｂの制御により電流プログラム部１５ａはソースドライバ１４ａ、電流プログラム部１５ｂはソースドライバ１４ｂに接続され、電流供給期間として基準電流を供給する。
【００９７】
以下、フレームが変わる毎に、同様の動作を繰り返して行う。
【００９８】
図１０に、各電流プログラム部１５ａ〜１５ｃが出力する信号により表示される、表示画面上の領域のフレームごとの変化を示す。画面上の同じ領域においても、フレームごとに供給される全ての電流源から順に電流が供給されるため、３つの電流プログラム部１５ａ〜１５ｃの出力にたとえばらつきがあっても、時間的に平均化され、電流源が異なることによるブロック的なムラを低減させることが可能となる。
【００９９】
図８の構成の場合は、アレー基板上に形成する回路規模は大きくなるが、より電流プログラム部８５の出力電流のばらつきに対する表示ムラの度合いを軽減させる効果を発揮する。
【０１００】
また図８の構成では３個の電流プログラム部に対しソースドライバを２個用いた例を示しているが、一般にＮ＋１個の電流プログラム部に対し、Ｎ個のソースドライバを用いるようにしてもよい（Ｎは１以上の整数）。この場合、ソースドライバの個数と同数であって、各ソースドライバと一対一対応したセレクタを設ける。
【０１０１】
また、それぞれのセレクタは、Ｎ＋１個の全ての電流プログラム部からのＮ＋１個の入力と、対応する所定のソースドライバに対する１個の出力を有する、（Ｎ＋１）入力１出力の構成を有し、Ｎ個の電流プログラム部が常に電流供給期間にあり、１個の電流プログラムが常にプログラミング期間であるように制御が行われればよい。
【０１０２】
さらに、Ｎ個のソースドライバに対して、Ｎ＋１個の電流プログラム部であるとしたが、Ｎ個のソースドライバに対してＮ＋α（αは１以上の整数）個の電流プログラム部を備えた構成であるとしてもよい。この場合、α個の電流プログラム部を常にプログラミング期間としておき、電流供給期間にあるＮ個のソースドライバのうち、基準電流の電流値を保持する力が、最も弱くなったものから少なくとも１つ取り出して、α個の電流プログラム部から同数交換するようにすればよい。α個全てを交換するようにしてもよい。
【０１０３】
（実施の形態３）
次に、本発明の実施の形態３による電流駆動装置について説明を行う。
【０１０４】
図１１は、本発明の実施の形態３による電流駆動装置の構成図である。図において、図１と同一部または相当部には同一符号を付し、詳細な説明は省略する。本実施の形態は、ソースドライバ１４ａ〜１４ｃの代わりに、ソースドライバ１６０を備えた点が異なる。
【０１０５】
ソースドライバ１６０は、図１および図１９に示すものとは異なり、基準電流の入力元となる電流源が、アレイ状に配列された複数のデジタル−アナログ変換部１１３の両端に電流源１１１ａ及び１１１ｂとして設けられている。さらにカレントミラーを形成するためのゲート信号線１１２は配線抵抗値の高い材料で形成されている。
【０１０６】
さらに電流源１１１ａは、一対の電流プログラム部１５ａおよび１５ｂから交互に基準電流の入力を受け、電流源１１１ｂは、一対の電流プログラム部１５ｃおよび１５ｄから交互に基準電流の入力を受けるようになっている。
【０１０７】
以上のような構成を有する本実施の形態の電流駆動装置の動作は、以下のようなものである。ただし、画像表示をソースドライバ１６０のみで行うものとして説明を行う。
【０１０８】
第１のフレーム（を表示する期間）において、制御装置１００の制御により、電流プログラム１５ａのスイッチ１９ａ、１９ｂを導通状態として、プログラミング期間として基準電流生成部１１から基準電流を書き込む。電流プログラム部１５ｂ、１５ｃ、１５ｄはスイッチ１９ｃ〜１９ｈを非導通状態とする。切り替え部１８ａ、１８ｂが制御され、電流プログラム部１５ｂが、電流供給期間としてあらかじめ記憶された容量２に応じた基準電流をソースドライバ１６０に出力する。
【０１０９】
次に第２のフレームにおいては、電流プログラム部１５ｂのスイッチ１９ｃ、１９ｄを導通状態とし、プログラミング期間として基準電流生成部１１から基準電流を書き込む。電流プログラム部１５ａ、１５ｂ、１５ｄのスイッチ１９ａ、１９ｂ、１９ｅ〜１９ｈを非導通状態とする。切り替え部８８ａ、８８ｂの制御により電流プログラム部１５ｄが電流供給期間としてあらかじめ記憶された容量２に応じた基準電流をソースドライバ１６０に出力する。
【０１１０】
さらに第３のフレームにおいては、電流プログラム１５ｄのスイッチ１９ｇ、１９ｈを導通状態として、プログラミング期間として基準電流生成部１１から基準電流を書き込む。電流プログラム部１５ａ、１５ｃ、１５ｄはスイッチ１９ｃ〜１９ｈを非導通状態とする。切り替え部１８ａ、１８ｂが制御され、電流プログラム部１５ａが、電流供給期間としてあらかじめ記憶された容量２に応じた基準電流をソースドライバ１６０に出力する。
【０１１１】
第４のフレームにおいては、電流プログラム１５ａのスイッチ１９ａ、１９ｂを導通状態として、プログラミング期間として基準電流生成部１１から基準電流を書き込む。電流プログラム部１５ｂ、１５ｃ、１５ｄはスイッチ１９ｃ〜１９ｈを非導通状態とする。切り替え部１８ａ、１８ｂが制御され、電流プログラム部１５ｃが、電流供給期間としてあらかじめ記憶された容量２に応じた基準電流をソースドライバ１６０に出力する。
【０１１２】
第５のフレームにおいては、電流プログラム１５ｃのスイッチ１９ｅ、１９ｆを導通状態として、プログラミング期間として基準電流生成部１１から基準電流を書き込む。電流プログラム部１５ａ、１５ｂ、１５ｄはスイッチ１９ｃ〜１９ｈを非導通状態とする。切り替え部１８ａ、１８ｂが制御され、電流プログラム部１５ｂが、電流供給期間としてあらかじめ記憶された容量２に応じた基準電流をソースドライバ１６０に出力する。
【０１１３】
以下、第１のフレームの場合に戻って、一連の工程が繰り返し行われる。
【０１１４】
上記の動作において、ソースドライバ１６０においては、電流源１１１ａ及び１１１ｂから交互に同一電流が供給されるので、ゲート信号線１１２の抵抗成分により電流源１１１ａ及び電流源１１１ｂのゲート電位は、それぞれ供給された電流に対応した電位に変化する。
【０１１５】
一般に、ソースドライバの電流出力はカレントミラー回路の構成により１つの基準電流から、アレイ状に構成された複数のデジタル−アナログ変換部にそれぞれ出力を行っている。
【０１１６】
また、ソースドライバは一般的にクリスタルシリコンにより作成される。一般的にクリスタルシリコンでトランジスタを形成するとウエハー面内でトランジスタのしきい値電圧及び移動度がなだらかに変化する。
【０１１７】
従って、一つの電流源から各デジタル−アナログ変換部にカレントミラーにより電流を分配すると、デジタル−アナログ変換部を構成するトランジスタのしきい値及び移動度の変化量が大きい場合、例えば複数のデジタル−アナログ変換部からなるアレイの一方から他方の間でなだらかに同一階調時の電流が変化するようになる。特に複数のデジタル−アナログ変換部のアレイ状の並びのいずれか１端にのみ電流源が存在する場合、電流源のない端に近い出力はしきい値及び移動度変化の影響を受けやすい。
【０１１８】
本実施の形態においては、アレイ状に配置されたデジタル−アナログ変換部の両端から交互に基準電流の供給を行わせるようにしたことにより、デジタル−アナログ変換部１１３を構成する各トランジスタのしきい値電圧及び移動度の各出力間での変化を補正して、ソースドライバ１６０のチップ左右での電流値のずれを補正することが可能となる。
【０１１９】
なお、実施の形態１と同様、シフトレジスタ１３ａ、１３ｂはかならずしも必要ではなく、電流プログラム部１５ａ〜１５ｄのスイッチ１９ａ〜１９ｈを制御できれば、どのような方法を用いてもよい。更にソースドライバ入力電流生成部１２ａ、１２ｂはアレー基板上にあっても、ソースドライバ１６０上にあってもかまわない。
【０１２０】
また、ソースドライバを複数個並べる場合は、ソースドライバの個数に対応した数のソースドライバ入力電流生成部１２を用意すれば実現可能である。図１１の構成の場合では、一つのソースドライバに対して一対のソースドライバ入力電流生成部を用意した構成とした。なお、切り替え部１８ａ、１８ｂの構成が多入力多出力であれば、実施の形態１や２と同様の構成にて実現しても良い。
【０１２１】
また、本発明においてはソースドライバと同じ回路を表示部と同じ基板上に直接形成した場合においても、同様の効果がある。特にアクティブマトリクス表示装置においてアモルファスシリコンで画素回路を形成した場合、アモルファスシリコンで形成したトランジスタでも、クリスタルシリコンと同様な問題が発生するため、これを解決する手段として有用である。
【０１２２】
また、上記の各実施の形態において、トランジスタは結晶シリコン、低温ポリシリコン、高温ポリシリコン、アモルファスシリコン、ガリウム砒素化合物などどの材質でもよい。
【０１２３】
また、表示素子として、有機発光素子で説明を行ったが、本発明は、無機エレクトロルミネッセンス素子、発光ダイオードなど電流と輝度が比例関係となる表示素子ならどのような素子を用いても実施可能である。
【０１２４】
また、本発明における有機発光素子は図１５に示すような、セグメントドライバ１５１，コモンドライバ１５２，走査信号配線１５５ａ〜１５５ｃ、データ信号配線１５６ａ〜１５６ｂ、画素１５４ａ〜１５４ｆから構成された単純マトリクス型のほか、図１２、１３に示すアクティブマトリクス型の表示装置の双方に適用可能であるが、特にアクティブマトリクス型においては、単純マトリクス型にくらべ、１００から３００分の１の微少電流を流すため、電流値ずれの許容範囲が小さいため、基準電流のソースドライバ間の誤差を小さくする方法の効果が大きい。
【０１２５】
またアクティブマトリクス型の場合、図１２及び１３ではｐ型トランジスタを用いて画素回路を形成したが、図１４に示す例のように、トランジスタ１４７ａ〜１４７ｄにｎ型トランジスタを用いて画素回路を形成することも可能である。この場合、ｐ型の時とは逆向きの電流がソース信号線に流れる。違いは電流の向きのみであるので、本発明による電流分配時のばらつきを低減する方法を同様に用いることができる。図１６にこのときの回路ブロックを示す。
【０１２６】
また、本発明は、電流駆動装置、電流駆動方法ばかりでなく、これら装置を搭載、もしくは方法を用いた表示装置としても実施しても良く、さらに表示装置を利用した映像表示装置として実施しても良い。図１７（ａ）（ｂ）に、そのような映像表示装置の一例としてテレビを示す。本発明の表示装置１７１に筐体１７７と入力された映像信号１７６を処理する映像信号処理回路１７４を取り付けテレビとしたものである。なお、図７（ａ）において、１７２は調整手段１７２に入力を行うためのボタンである。一般的にテレビのソース信号線数に比べ、ソースドライバの出力線数の方が少ないため、ソースドライバ間の電流ばらつきを補正することが必須であるため、本発明が有効である。また、映像表示装置としては、テレビの他、パソコンのディスプレイ、インターホン、携帯電話、ＰＤＡ等であってもよい。
【０１２７】
なお、上記の各実施の形態において、スイッチ１９ａ〜１９ｈおよび同等のスイッチを除いた電流プログラム部１５ａ〜１５ｆは本発明の電流値保持手段に相当し、スイッチ１９ａ〜１９ｈおよび同等のスイッチ、シフトレジスタ１３ａ、１３ｂ、セレクタ１８ａ〜１８ｃ、切り替え部８８ａ、８８ｂ、９８ａ、９８ｂ、および制御手段１００は本発明の入出力制御手段に相当する。
【０１２８】
また、セレクタ１８ａ〜１８ｃ、切り替え部８８ａ、８８ｂ、９８ａ、９８ｂは本発明の第１の選択スイッチ手段に相当し、スイッチ１９ａ〜１９ｈおよび同等のスイッチ、シフトレジスタ１３ａ、１３ｂは本発明の第２の選択スイッチ手段に相当する。また、ソースドライバ１４ａ〜１４ｃ、１４０，１６０は本発明の画像信号出力手段に相当する。また、デジタル−アナログ変換部１１３は本発明のソース信号線出力用回路に相当する。また、映像信号処理回路１７４は本発明の処理回路に相当し、表示装置１７１は本発明の表示装置に相当する。また、電流プログラム部からソースドライバへ供給される基準電流は、本発明の駆動用電流に相当する。
【０１２９】
【発明の効果】
以上のように本発明は、電流駆動を行う表示装置の利用において、複数のソースドライバ間の出力電流値のずれを低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による電流駆動装置の構成図
【図２】スイッチ１９ａ〜１９ｄおよび同等のスイッチを制御する信号の第１の波形パターンを示した図
【図３】スイッチ１９ａ〜１９ｄおよび同等のスイッチを制御する信号の第２の波形パターンを示した図
【図４】実施の形態１の他の構成として、ソースドライバ入力電流生成部をソースドライバに内蔵したものを示した図
【図５】本発明の実施の形態２による電流駆動装置の構成図
【図６】本発明の実施の形態２による電流駆動装置における各電流プログラムの動作のタイミングチャートを示した図
【図７】本発明の実施の形態２による電流駆動装置において各電流プログラムが出力を行う、表示画面の領域の時間変化を示した図
【図８】本発明の実施の形態２による電流駆動装置の他の構成を示す図
【図９】本発明の実施の形態２による電流駆動装置の他の構成における各電流プログラムの動作のタイミングチャートを示した図
【図１０】本発明の実施の形態２による電流駆動装置の他の構成において各電流プログラムが出力を行う、表示画面の領域の時間変化を示した図
【図１１】本発明の実施の形態３による電流駆動装置の構成図
【図１２】本発明の各実施の形態を適用できるアクティブマトリクス型表示装置の一部及びカレントコピア画素回路の例を示した図
【図１３】本発明の各実施の形態を適用できるアクティブマトリクス型表示装置の一部及びカレントミラー構成の画素回路の例を示した図
【図１４】本発明の各実施の形態を適用できるアクティブマトリクス型表示装置の一部及びｎ型トランジスタを用いたカレントコピア画素回路の例を示した図
【図１５】本発明の各実施の形態を適用できるパッシブマトリクス型表示装置の例を示した図
【図１６】本発明の実施の形態１の他の構成として、画素回路がｎ型トランジスタで形成された場合の構成を示した図
【図１７】（ａ）本発明の各実施の形態の応用としてのテレビの外形を示した図
（ｂ）本発明の各実施の形態の応用としてのテレビのブロック図
【図１８】（ａ）従来の技術による電圧−電流変換型のソースドライバの構成図
（ｂ）従来の技術によるカレントミラー方式の電流分配型のソースドライバの構成図
【図１９】従来の技術によるソースドライバのデジタルーアナログ変換部を示した図
【図２０】表示パネルの概略を示した図
【符号の説明】
１  駆動トランジスタ
２  容量
１１  基準電流生成部
１２ａ〜１２ｃ  ソースドライバ入力電流生成部
１３ａ、１３ｂ  シフトレジスタ部
１４ａ〜１４ｃ  ソースドライバ
１５ａ〜１５ｆ  電流プログラム部
１６ａ〜１６ｃ  スイッチ制御信号
１７ａ〜１７ｃ  スイッチ制御信号
１８ａ〜１８ｃ  切り替え部
１９ａ〜１９ｈ  スイッチ
【図１】
2004219955.tif 000003
【図２】
2004219955.tif 000004
【図３】
2004219955.tif 000005
【図４】
2004219955.tif 000006
【図５】
2004219955.tif 000007
【図６】
2004219955.tif 000008
【図７】
2004219955.tif 000009
【図８】
2004219955.tif 000010
【図９】
2004219955.tif 000011
【図１０】
2004219955.tif 000012
【図１１】
2004219955.tif 000013
【図１２】
2004219955.tif 000014
【図１３】
2004219955.tif 000015
【図１４】
2004219955.tif 000016
【図１５】
2004219955.tif 000017
【図１６】
2004219955.tif 000018
【図１７】
2004219955.tif 000019
【図１８】
2004219955.tif 000020
【図１９】
2004219955.tif 000021
【図２０】
2004219955.tif 000022