(57)【要約】【課題】薄膜トランジスタの製造工程における不純物ドーピング工程のフォトリソグラフィー工程を削減して製造工程の負荷を軽減し、生産性を向上を図るとともに生産コストの低減を図る。【解決手段】絶縁体（基板１１）表面上にゲート電極１２、ゲート電極１２を覆うゲート絶縁膜１３、半導体膜を形成した後、半導体膜１６に薄膜トランジスタのしきい値電圧を制御する不純物をドーピングする工程と、半導体膜１６にソース、ドレインを形成する不純物をドーピングする工程とを備えた薄膜トランジスタの製造方法において、不純物をドーピングする工程のうちの少なくとも１工程は、ドーピングされる不純物を含む雰囲気中で、半導体膜１６の所定領域上に開口３２が位置するように予め作製されたマスク３１を用い、半導体膜１６にエネルギービーム（レーザ光Ｌ）を照射することで雰囲気中の不純物をドーピングする。【選択図】　　　　図１
2004119645.tif 000002
【特許請求の範囲】
【請求項１】
絶縁体表面上にゲート電極を形成する工程と、
前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に半導体膜を形成する工程と、
前記半導体膜に薄膜トランジスタのしきい値電圧を制御する不純物をドーピングする工程と、
前記半導体膜にソース、ドレインを形成する不純物をドーピングする工程とを備えた薄膜トランジスタの製造方法において、
前記不純物をドーピングする工程のうちの少なくとも１工程は、ドーピングされる不純物を含む雰囲気中で、不純物がドーピングされる前記半導体膜の領域上に開口が位置するように予め作製されたマスクを用い、エネルギービームを前記マスクの開口を通して前記半導体膜に照射することにより、半導体膜に雰囲気中の不純物をドーピングする
ことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
絶縁体表面上に形成されたゲート電極と、
前記ゲート電極を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された半導体膜と、
前記ゲート電極上の両側における前記半導体膜に形成されたソース、ドレインとを備えた薄膜トランジスタであって、
前記半導体膜は、薄膜トランジスタのしきい値電圧を制御する不純物のドーピングおよび前記ソース、ドレインを形成する不純物のドーピングがなされ、前記各ドーピングのうちの一方もしくは両方は、ドーピングされる不純物を含む雰囲気中で、不純物がドーピングされる前記半導体膜の領域上に開口が位置するように予め作製されたマスクを用い、エネルギービームを前記マスクの開口を通して前記半導体膜に照射することにより、半導体膜に雰囲気中の不純物をドーピングする
ことを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタおよびその製造方法に関し、詳しくは薄膜トランジスタを駆動回路に用いる液晶表示装置等の各種パネル表示装置に用いられる薄膜トランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】
低温ポリシリコンＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）を用いた液晶表示装置等の表示パネルは、基板上に駆動回路等を同時に作りこめることが特徴であり、その回路はｎチャネルトランジスタ、ｐチャネルトランジスタを使ったＣＭＯＳ回路が用いられる。そのｎチャネルトランジスタ、ｐチャネルトランジスタを作り分けるイオン打ちこみ工程では、イオン注入マスクをレジストで作製することが一般的であり、そのためにフォトリソグラフィー工程が必要となっている。
【０００３】
またシステムオングラスなどのデバイスでは、さらにトランジスタのＶｔｈを制御するためにｎチャネルトランジスタ、ｐチャネルトランジスタに対して別々にイオン打ちこみを行う必要が生じていた。
【０００４】
従来のＣＭＯＳタイプの薄膜トランジスタの一般的な製造工程例（主要部）を以下に説明する。
【０００５】
ｎチャネルトランジスタのしきい値電圧（以下Ｖｔｈと記す）を制御するイオン注入のマスクをレジストで作製するためのフォトリソグラフィー工程を行った後、そのレジストマスクを用いてｎチャネルトランジスタのＶｔｈを制御するイオン打ちこみを行う。その後、レジストマスクを除去する。次いでｐチャネルトランジスタのＶｔｈを制御するイオン注入のマスクをレジストで作製するためのフォトリソグラフィー工程を行った後、そのレジストマスクを用いてｐチャネルトランジスタのＶｔｈを制御するイオン打ちこみを行う。その後、レジストマスクを除去する。
【０００６】
次に、ストッパを形成するための成膜工程、フォトリソグラフィー工程およびウエットエッチング工程を行う。次にＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）を形成するためのイオン打ちこみを行う。
【０００７】
次にｎチャネルトランジスタのソース、ドレインを形成するイオン注入のマスクをレジストで作製するためのフォトリソグラフィー工程を行った後、そのレジストマスクを用いてｎチャネルトランジスタのソース、ドレインを形成するイオン打ちこみを行う。その後、レジストマスクを除去する。
【０００８】
次いでｐチャネルトランジスタのソース、ドレインを形成するイオン注入のマスクをレジストで作製するためのフォトリソグラフィー工程を行った後、そのレジストマスクを用いてｐチャネルトランジスタのソース、ドレインを形成するイオン打ちこみを行う。その後、レジストマスクを除去する。
【０００９】
また、レーザ光照射による不純物ドーピング方法としては、Ｌａｓｅｒ−Ｉｎｄｕｃｅｄ　Ｍｅｌｔｉｎｇ　ｏｆ　Ｐｒｅ−ｄｅｐｏｓｉｔｅｄ　Ｉｍｐｕｒｉｔｙ　Ｄｏｐｉｎｇ（ＬＩＭＰＩＤ）としてポリシリコンの上に不純物を含む膜を形成し、その膜をレーザにて溶融して膜中の不純物をポリシリコン膜中にドーピングをするという技術が提案されている。
【００１０】
【発明が解決しようとする課題】
しかしながら、イオン注入工程におけるレジストマスクを形成するためのフォトリソグラフィー工程は工程数を増やし製造コストを上げる要素となっていた。またレーザによる不純物ドーピング方法では、不純物を含む膜を不純物をドーピングする領域のみに形成する際にフォトリソグラフィー工程が必要となっている。このような不純物ドーピング工程におけるフォトリソグラフィー工程は製造工程における負荷が大きくなっていた。本発明は、前述のごとき問題を解決するものであり、従来より知られたＴＦＴ作製工程に比べて、イオン打ちこみに必要とされるフォトリソグラフィー工程を削減する方法を提供することをその目的とするものである。
【００１１】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた薄膜トランジスタおよびその製造方法である。
【００１２】
本発明の薄膜トランジスタの製造方法は、絶縁体表面上にゲート電極を形成する工程と、前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に半導体膜を形成する工程と、前記半導体膜に薄膜トランジスタのしきい値電圧を制御する不純物をドーピングする工程と、前記半導体膜にソース、ドレインを形成する不純物をドーピングする工程とを備えた薄膜トランジスタの製造方法において、前記不純物をドーピングする工程のうちの少なくとも１工程は、ドーピングされる不純物を含む雰囲気中で、不純物がドーピングされる前記半導体膜の領域上に開口が位置するように予め作製されたマスクを用い、エネルギービーム（例えばレーザ光）を前記マスクの開口を通して前記半導体膜に照射することにより、半導体膜に雰囲気中の不純物をドーピングする製造方法である。
【００１３】
上記薄膜トランジスタの製造方法では、不純物をドーピングする工程のうちの少なくとも１工程は、ドーピングされる不純物雰囲気中で、不純物がドーピングされる半導体膜の領域上に開口が位置するように予め作製されたマスクを用い、エネルギービーム（例えばレーザ光）をマスクの開口を通して半導体膜に照射することにより、半導体膜に雰囲気中の不純物をドーピングすることから、予め形成したマスクは多数枚の基板に対して用いることができ、従来の技術のように、不純物をドーピング（イオン注入）するために、その都度、基板ごとにレジストでマスクを形成するフォトリソグラフィー工程を行う必要がない。このように、半導体製造プロセスのうち、最も削減したいとされるフォトリソグラフィー工程を削減することが可能になる。
【００１４】
また、不純物のドーピング領域にレーザ光を照射することにより照射領域の半導体膜を溶融し、この溶融した半導体膜中に雰囲気中の不純物が取り込まれることで、半導体膜中に不純物がドーピングされる。このため、従来のイオン注入による不純物ドーピングで生じていた不純物イオンが打ち込まれる際の衝撃により発生していた半導体膜の欠陥が生じることがなくなる。また、不純物のドーピングが熱工程となっているので、従来行っていた活性化アニーリングを省略することが可能になる。
【００１５】
本発明の薄膜トランジスタは、絶縁体表面上に形成されたゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体膜と、前記ゲート電極上の両側における前記半導体膜に形成されたソース、ドレインとを備えた薄膜トランジスタであって、前記半導体膜は、薄膜トランジスタのしきい値電圧を制御する不純物のドーピングおよび前記ソース、ドレインを形成する不純物のドーピングがなされ、前記各ドーピングのうちの一方もしくは両方は、ドーピングされる不純物を含む雰囲気中で、不純物がドーピングされる前記半導体膜の領域上に開口が位置するように予め作製されたマスクを用い、エネルギービーム（例えばレーザ光）を前記マスクの開口を通して前記半導体膜に照射することにより、半導体膜に雰囲気中の不純物をドーピングするものである。
【００１６】
上記薄膜トランジスタでは、本発明の上記製造方法と同様なる作用効果が得られる薄膜トランジスタとなる。すなわち、高性能な薄膜トランジスタとなる。
【００１７】
【発明の実施の形態】
本発明の薄膜トランジスタおよびその製造方法に係る一実施の形態を、図１によって説明する。以下、ｎチャネルトランジスタとｐチャネルトランジスタと同一基板上に形成する場合を説明し、図１では、代表してｎチャネルトランジスタを示す。ｎチャネルトランジスタとｐチャネルトランジスタとはドーピングする不純物が異なるのみで、その他の構成は同様となる。また、図１では、図面左側に断面図を示し、図面右側にゲート電極とマスクの開口に着目したレイアウト図を示す。
【００１８】
図１の（１）に示すように、まず基板１１を洗浄した後、この基板（例えばガラス基板）１１の絶縁体表面上にゲート電極１２を形成する。このゲート電極１２は、例えば基板１１表面上に通常の成膜技術（例えばスパッタリング、化学的気相成長法等）によってモリブデン膜を成膜した後、リソグラフィー技術とエッチング技術（例えばドライエッチング）によって加工することにより形成される。次いで、例えば化学的気相成長法（以下ＣＶＤと記す）によって、窒化シリコン（ＳｉＮｘ　）膜１３および酸化シリコン（ＳｉＯ２　）膜１４を順に形成し、ゲート絶縁膜１５を形成する。さらに例えば連続して、非単結晶半導体膜を例えばアモルファスシリコン（ａ−Ｓｉ）膜で形成する。その後、結晶化アニーリングを例えばエキシマレーザアニーリングにより行い、非単結晶半導体膜を結晶化して半導体膜１６を、例えば膜厚が３０ｎｍ〜５０ｎｍになるように形成する。
【００１９】
次に、半導体膜１６に薄膜トランジスタのしきい値電圧を制御する不純物をドーピングする。この不純物をドーピングする工程は、まずｎチャネルトランジスタのＶｔｈ制御の不純物ドーピングを行う。ドーピングされる不純物雰囲気を三フッ化ホウ素（ＢＦ３　）ガスを含む雰囲気とし、ホウ素（Ｂ）がドーピングされる半導体膜１６の領域（例えばｎチャネルトランジスタの形成領域）上に開口３２が位置するように予め作製されたマスク３１を設置して、エネルギービーム（以下レーザ光として説明する）Ｌをマスク３１の開口３２を通して半導体膜１６に照射、例えばパルス照射する。このとき、ｐチャネルトランジスタの形成領域はマスク３１により遮光されている。これにより、半導体膜１６のレーザ光Ｌが照射された部分が溶融し、その溶融領域に雰囲気中の不純物としてホウ素（Ｂ）がドーピングされる。これによって、ｎチャネルトランジスタのＶｔｈが適正な値に制御される。
【００２０】
次にｐチャネルトランジスタのＶｔｈ制御の不純物ドーピングを行う。この不純物ドーピングは、前記ホウ素（Ｂ）のドーピングにおいて不純物に三フッ化ホウ素（ＢＦ３　）の代わりにホスフィン（ＰＨ３　）を用いて行う。ドーピングされる不純物雰囲気をホスフィン（ＰＨ３　）ガスを含む雰囲気とし、リン（Ｐ）がドーピングされるｐチャネルトランジスタのチャネルが形成される半導体膜１６の領域（例えばｐチャネルトランジスタの形成領域）上に開口（図示せず）が位置するように予め作製されたマスク（図示せず）を設置して、エキシマレーザ光Ｌをマスクの開口を通して半導体膜１６に照射、例えばパルス照射する。このとき、ｎチャネルトランジスタの形成領域はマスクにより遮光されている。これにより、半導体膜１６のエキシマレーザ光が照射された部分が溶融し、その溶融領域に雰囲気中の不純物としてリン（Ｐ）がドーピングされる。これによって、ｐチャネルトランジスタのＶｔｈが適正な値に制御される。なお、ｎチャネルトランジスタのＶｔｈ制御とｐチャネルトランジスタのＶｔｈ制御との工程順は問わない。すなわち、どちらを先に行ってもよい。
【００２１】
上記Ｖｔｈ制御を行うのに用いるレーザ光としては、例えばＫｒＦエキシマレーザ光（波長＝２４８ｎｍ）、ＡｒＦエキシマレーザ光（波長＝１９３ｎｍ）、ＸｅＣｌエキシマレーザ光（波長＝３０８ｎｍ）、Ｆ２　エキシマレーザ光（波長＝１５７ｎｍ）等を用いることができる。
【００２２】
その後、図１の（２）に示すように、従来の製造プロセスと同様に、上記ゲート電極１２上方の半導体膜１６上に酸化シリコン（ＳｉＯ２　）からなるストッパ膜１７を結晶する。このストッパ膜１７は、例えばＣＶＤ法によって、酸化シリコン膜を成膜した後、通常のリソグラフィー技術とエッチング技術によって酸化シリコン膜をパターニングすることにより形成することができる。
【００２３】
次いで、上記ストッパ膜１７をマスクにして、例えばイオン打ちこみにより、ｎチャネルトランジスタのＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）（図示せず）を上記半導体膜１６に形成する。
【００２４】
次に、図１の（３）に示すように、半導体膜１６に薄膜トランジスタのソース、ドレインを形成する不純物をドーピングする。この不純物をドーピングする工程は、まずｎチャネルトランジスタのソース、ドレインを形成する不純物ドーピングを行う。ドーピングされる不純物雰囲気をホスフィン（ＰＨ３　）ガスを含む雰囲気とし、リン（Ｐ）がドーピングされる半導体膜１６の領域（例えばｎチャネルトランジスタのソース、ドレイン形成領域）上に開口３６が位置するように予め作製されたマスク３５を設置して、エネルギービーム（以下レーザ光として説明する）Ｌをマスク３５の開口３６を通して半導体膜１６に照射、例えばパルス照射する。このとき、ｐチャネルトランジスタの形成領域はマスク３１により遮光されている。これにより、半導体膜１６のレーザ光Ｌが照射された部分が溶融し、その溶融領域に雰囲気中の不純物としてリン（Ｐ）がドーピングされる。これによって、ｎチャネルトランジスタのソース、ドレイン１８，１９が形成される。
【００２５】
次にｐチャネルトランジスタのソース、ドレインを形成する不純物ドーピングを行う。この不純物ドーピングは、前記リン（Ｐ）のドーピングにおいて不純物にホスフィンの代わりに三フッ化ホウ素（ＢＦ３　）を用いて行う。ドーピングされる不純物雰囲気を三フッ化ホウ素（ＢＦ３　）ガスを含む雰囲気とし、ホウ素（Ｂ）がドーピングされるｐチャネルトランジスタのソース、ドレインが形成される半導体膜１６の領域（例えばｐチャネルトランジスタのソース、ドレインの形成領域）上に開口（図示せず）が位置するように予め作製されたマスク（図示せず）を設置して、エキシマレーザ光Ｌをマスクの開口を通して半導体膜１６に照射、例えばパルス照射する。このとき、ｎチャネルトランジスタの形成領域はマスクにより遮光されている。これにより、半導体膜１６のエキシマレーザ光が照射された部分が溶融し、その溶融領域に雰囲気中の不純物としてホウ素（Ｂ）がドーピングされる。これによって、ｐチャネルトランジスタのソース、ドレイン（図示せず）が形成される。なお、ｎチャネルトランジスタのソース、ドレインを形成する工程とｐチャネルトランジスタのソース、ドレインを形成する工程との工程順は問わない。すなわち、どちらを先に行ってもよい。
【００２６】
上記ソース、ドレインを形成するのに用いるレーザ光としては、例えばＫｒＦエキシマレーザ光（波長＝２４８ｎｍ）、ＡｒＦエキシマレーザ光（波長＝１９３ｎｍ）、ＸｅＣｌエキシマレーザ光（波長＝３０８ｎｍ）、Ｆ２　エキシマレーザ光（波長＝１５７ｎｍ）等を用いることができる。
【００２７】
その後、図示はしないが、従来のプロセスと同様にして、ソース、ドレイン、ＬＤＤ等を活性化する活性化アニーリングを行った後、フォトリソグラフィー技術とエッチング技術とにより半導体層１６を各薄膜トランジスタごとに分離する。その後、ＣＶＤ法により酸化シリコン（ＳｉＯ２　）膜、窒化シリコン（ＳｉＮｘ　）膜などを成膜して層間絶縁膜を形成する。次いで、水素化アニーリングを行う。
【００２８】
次に、配線工程を行う。まず、フォトリソグラフィー技術とエッチング技術とにより層間絶縁膜にコンタクトホールを形成した後、配線層となるチタン（Ｔｉ）膜とアルミニウム（Ａｌ）膜とを下層より順に、例えばスパッタリングによって形成する。そして、フォトリソグラフィー技術とエッチング技術とにより配線層をパターニングして信号線を形成する。さらに全面に平坦化膜を形成した後、透明電極となる例えばＩＴＯ（Ｉｎｄｉｕｍ　Ｔｈｉｎ　Ｏｘｉｄｅ：スズをドーピングしたインジウム酸化物）膜をスパッタリングによって成膜した後、リソグラフィー技術とエッチング技術とによって透明電極をパターニングする。
【００２９】
上記製造方法では、従来、レジストマスクを用いてイオン注入により行っていたｎチャネルトランジスタのＶｔｈ制御工程、ｐチャネルトランジスタのＶｔｈ制御工程、ｎチャネルトランジスタのソース、ドレイン形成工程、ｐチャネルトランジスタのソース、ドレイン形成工程の４工程を、レジストマスクを用いずに形成することができた。これによって、レジストマスクを形成するためのフォトリソグラフィー工程が４工程削減することが可能となる。
【００３０】
次に、マスクを用いて所望の位置にレーザ光を照射することで不純物を半導体膜中にドーピングするマスクドーピング装置について、図２の概略構成図によって説明する。図２では、第１マスクドーピング装置を示す。
【００３１】
図２に示すように、第１マスクドーピング装置５１は、処理室５２が設けられ、この処理室の内部には基板１１を載置するステージ５３が設置されている。このステージ５３には駆動系５４が接続されていて、この駆動系５４によってステージ５３は駆動される。その駆動方向は例えばＸＹＺ軸方向に駆動され、例えば回転を行えるようにしてもよい。
【００３２】
上記処理室５２の上部にはレーザ光Ｌを透過する窓５５が処理室５２内の密閉状態が維持されるように形成されている。この窓５５は、例えば石英ガラス、もしくは耐熱ガラス等により形成されている。
【００３３】
さらに処理室５２上には窓５５を介してマスク３１（３５）を載置するマスク室６１が設置されている。このマスク室６１は、例えば種々のマスクを上記窓５５上方に交換できるようになっている。また、マスク３１（３５）を移動可能にするマスク駆動部６２が設置されている。
【００３４】
さらに、上記マスク３１（３５）、窓５５を通してステージ５３上の基板１１にレーザ光Ｌを照射するためのレーザ発振器７１が備えられている。このレーザ発振器７１から発振されたレーザ光Ｌは、その光路上に設けられた光学系（図示せず）によって上記マスク３１（３５）、窓５５を通過して基板１１上に導かれるものとなっている。
【００３５】
さらに、上記処理室５１には、ドーピングされる不純物を含むガスを処理室５２内に導入するためのガス導入系５７が接続され、このガス導入系５７は、例えばガス源Ｇ、バルブＶ、マスフローコントローラーＭＦＣ、それらを接続する配管（図面では線で示す）等により構成されている。さらに、処理室５２には、処理室５２内を真空引きするもしくは所定の減圧状態に保持するための真空排気系５８が接続されている。この真空排気系５８は、例えばターボ分子ポンプＴＭＰ、ドライポンプＤＲＰ、バルブＲＶ、ＦＶ、ＭＶ、それらを接続する配管（図面では線で示す）等により構成されている。さらに処理室５２には、真空引きもしくは減圧雰囲気とした処理室５２内を大気圧状態にするパージ用バルブ５９が接続されている。
【００３６】
さらに処理室５２には、例えばアイソレーションバルブ８１を介して準備室７２が接続されている。この準備室８２には、ゲート（図示せず）が設けられている。また、このゲートを開放したときに、準備室８２内に基板１１を搬送する、もしくは準備室８２内の基板１１を搬出する搬送装置８３が設けられている。さらに、準備室８２には、準備室８２内を真空引きするための真空排気系８４が接続されている。この真空排気系８４は、例えばターボ分子ポンプＴＭＰ、ドライポンプＤＲＰ、バルブＲＶ、ＦＶ、ＭＶ、それらを接続する配管（図面では線で示す）等により構成されている。さらに準備室８２には、真空引きした準備室８２内を大気圧状態にするパージ用バルブ８５が接続されている。
【００３７】
次に、上記第１マスクドーピング装置５１を用いた不純物ドーピング方法を前記図２によって説明する。
【００３８】
図２に示すように、準備室８２に基板１１をセットし、真空排気系８４を稼動して準備室８２内を真空引きする。準備室８２内が所定の真空度以下になった後、アイソレーションバルブ８１を開放して基板１１を処理室５２内に搬送し、ステージ５３上に設置する。その後、アイソレーションバルブ８１を閉じて、真空排気系５８により処理室５２内を真空度が０．０１Ｐａ程度になるまで排気する。
【００３９】
上記処理室５２内部が所定の真空度になった後、ガス導入系５７よりドーピングする不純物を含むガスを導入する。ここで導入されるガスとしては、ｐ型不純物であれば例えば二フッ化ホウ素（ＢＦ２　）を用い、ｎ型不純物であれば例えばホスフィン（ＰＨ３　）を用いる。なお他の不純物ガスを用いることも可能である。そして、処理室５１内の雰囲気を１０００Ｐａ〜０．１Ｐａに保つように、ガス導入量と真空排気系５８の排気量とを調節する。そして、所定のマスク３１（３５）を通して、基板１１の所望の場所に、例えばＫｒＦ（波長２４８ｎｍ）などのエキシマレーザ光Ｌをパルス照射する。その際、パルスの繰り返し周波数は５０Ｈｚ〜２００Ｈｚとする。処理室５２内のガスはレーザ光Ｌにより不純物ガスが分解され、レーザ光Ｌが処理されて溶融した半導体膜中にドーピングされる。
【００４０】
上記レーザ光Ｌを照射した後、処理室５２内の不純物ガスを真空廃棄系５８を用いて排気する。そしてアイソレーションバルブ８１を開放し、処理室５２内の基板１１を準備室８２内に戻す。その後、準備室８２内を窒素ガスにてパージを行い、準備室８２内を大気圧に戻し、搬送装置８３により基板１１を取り出す。
【００４１】
次に、上記第１マスクドーピング装置よりもドーピング効率を高めた第２マスクドーピング装置について、図３の概略構成図によって説明する。
【００４２】
第２マスクドーピング装置は、前記第１マスクドーピング装置の処理室５２にプラズマ発生装置を搭載したものである。したがって、図３では、処理室５２およびプラズマ発生装置を主に説明する。
【００４３】
図３に示すように、第２マスクドーピング装置１５１は、処理室５２が設けられ、この処理室５２の内部には基板１１を載置するステージ５３が設置されている。このステージ５３には、例えばＸＹ方向にステージ５３を駆動させる第１駆動系１５４と、例えばＺ軸方向に基板１１を昇降させる第２駆動系１５５とが設置されている。
【００４４】
上記処理室５２内には、上記ステージ５３上方に環状の下部電極９１とこの下部電極９１に対向する環状の上部電極９２が設置されている。上記下部電極９１には高周波電源９３が接続され、上記上部電極９２には高周波電源９４が接続されている。上記高周波電源９３、９４には例えば１３．５６ＭＨｚの周波数の電源を用いる。このように、プラズマ発生装置９０が構成されている。
【００４５】
その他の構成備品、すなわち、レーザ光Ｌを透過する窓５５、マスク駆動部６２、アイソレーションバルブ８１、および図示はしないが、マスク室、レーザ発振器、ガス導入系、真空排気系、パージ用バルブ、準備室、搬送装置、真空排気系、パージ用バルブは、上記図２によって説明した第１マスクドーピング装置５１と同様に設置されている。
【００４６】
次に、上記第２マスクドーピング装置１５１を用いた不純物ドーピング方法を前記図３によって説明する。
【００４７】
まず、準備室に基板をセットし、準備室に接続された真空排気系を稼動して準備室内を真空引きする。準備室内が所定の真空度以下になった後、図３に示すように、アイソレーションバルブ８１を開放して基板１１を処理室５２内に搬送し、ステージ５３上に設置する。その後、アイソレーションバルブ８１を閉じて、真空排気系５８により処理室５２内を真空度が１０ｋＰａ程度になるまで排気する。
【００４８】
上記処理室５２内部が所定の真空度になった後、ガス導入系５７よりドーピングする不純物を含むガスを導入する。ここで導入されるガスとしては、ｐ型不純物であれば例えば三フッ化ホウ素（ＢＦ３　）を用い、ｎ型不純物であれば例えばホスフィン（ＰＨ３　）を用いる。なお他の不純物ガスを用いることも可能である。そして、処理室５１内の雰囲気を１０００Ｐａ〜０．１Ｐａに保つように、ガス導入量と真空排気系５８の排気量とを調節するとともに、プラズマ発生装置９０により上下電極９２、９１間にプラズマ放電を発生させる。そして処理室５２内に導入された不純物であるホウ素（Ｂ）やリン（Ｐ）などを基板１１表面に付着させた後、所定のマスク３１（３５）を通して、基板１１の所望の位置に、例えばＫｒＦ（波長２４８ｎｍ）などのエキシマレーザ光Ｌをパルス照射する。その際、パルスの繰り返し周波数は５０Ｈｚ〜２００Ｈｚとする。処理室５２内のガスはレーザ光Ｌにより不純物ガスが分解され、レーザ光Ｌが処理されて溶融した半導体膜中にドーピングされる。
【００４９】
上記レーザ光Ｌを照射した後、処理室５２内の不純物ガスを真空排気系５８を用いて排気する。そしてアイソレーションバルブ８１を開放し、処理室５２内の基板１１を準備室内に戻す。その後、準備室内を窒素ガスにてパージを行い、準備室内を大気圧に戻し、搬送装置により基板１１を取り出す。
【００５０】
第２マスクドーピング装置１５１は、処理室５２内にプラズマを起すプラズマ発生装置９０を設置したことから、プラズマ発生装置９０により発生させたプラズマによって不純物ガスを効率良く分解して、基板１１上にホウ素（Ｂ）やリン（Ｐ）等の不純物を付着させ、その後のレーザ光Ｌの照射により半導体膜中への不純物ドーピング効率を上げている。
【００５１】
【発明の効果】
以上、説明したように本発明の薄膜トランジスタの製造方法によれば、不純物をドーピングする工程のうちの少なくとも１工程は、ドーピングされる不純物を含む雰囲気中で、不純物がドーピングされる半導体膜の領域上に開口が位置するように予め作製されたマスクを用い、エネルギービームをマスクの開口を通して半導体膜に照射することにより、半導体膜に雰囲気中の不純物をドーピングすることができるので、半導体製造プロセスのうち、最も削減したいとされるレジストマスクを形成するためのフォトリソグラフィー工程を削減することができる。また、不純物のドーピング領域にエネルギービームを照射することにより照射領域の半導体膜を溶融し、この溶融した半導体膜中に雰囲気中の不純物が取り込まれることで、半導体膜中に不純物がドーピングされるため、従来のイオン注入による不純物ドーピングのようなイオン衝撃による欠陥を発生することがなくなる。このため、結晶性のよい不純物領域を形成することができるので、高性能な薄膜トランジスタを形成することができる。また、不純物のドーピングが熱工程となっているので、従来行っていた活性化アニーリングを省略することが可能になり、さらなる工程数の削減ができる。よって、生産性を向上させる効果があるとともに、レジストやレジスト剥離液等の使用量を削減できることによる材料費の削減効果があり、生産コストの低減が図れる。
【００５２】
本発明の薄膜トランジスタによれば、本発明の上記製造方法と同様なる作用効果が得られる薄膜トランジスタとなる。すなわち、高性能な薄膜トランジスタとなる。
【図面の簡単な説明】
【図１】本発明の薄膜トランジスタおよびその製造方法に係る一実施の形態を示す図である。
【図２】第１マスクドーピング装置を示す概略構成図である。
【図３】第２マスクドーピング装置を示す概略構成図である。
【符号の説明】
１１…基板、１２…ゲート電極、１５…ゲート絶縁膜、１６…半導体膜、３１，３５…マスク、３２，３６…開口、Ｌ…レーザ光
【図１】
2004119645.tif 000003
【図２】
2004119645.tif 000004
【図３】
2004119645.tif 000005