(57)【要約】【課題】絶縁性基板上に、高い性能を有し、特性バラツキの少ないＴＦＴを形成した薄膜半導体装置や画像表示装置を実現する。【解決手段】絶縁性基板と、該絶縁性基板上に設けられ、孤立した単結晶薄膜の島領域を有する薄膜半導体装置とする。溶融半導体の表面張力による凝集現象を利用し、絶縁性基板の全面又は特定な領域に、孤立した単結晶薄膜の島領域を形成し、この島領域に、薄膜トランジスタの活性領域を形成する。【選択図】　図１
2004039765.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板と、該絶縁性基板上に設けられ、孤立した単結晶薄膜の島領域を有することを特徴とする薄膜半導体装置。
【請求項２】
前記単結晶薄膜の島領域の、基板と垂直な断面に、略円形、略楕円形、またはこれらの一部からなる断面を有することを特徴とする請求項１記載の薄膜半導体装置。
【請求項３】
前記単結晶薄膜の島領域がストライプ状単結晶薄膜であり、該単結晶薄膜の島領域に、薄膜トランジスタの活性領域を形成したことを特徴とする請求項１記載の薄膜半導体装置。
【請求項４】
前記薄膜トランジスタのソース・ドレイン方向が、前記ストライプ状単結晶薄膜の長手方向に略並行または略垂直に配置されていることを特徴とする請求項３記載の薄膜半導体装置。
【請求項５】
前記薄膜トランジスタの活性領域内には、前記ストライプ状単結晶薄膜が少なくとも１本以上含まれていることを特徴とする請求項３記載の薄膜半導体装置。
【請求項６】
前記ストライプ状単結晶薄膜には、前記薄膜トランジスタの活性領域が少なくとも一つ以上形成されていることを特徴とする請求項３記載の薄膜半導体装置。
【請求項７】
前記絶縁性基板上に設けられた単結晶薄膜の島領域の、該基板と垂直方向の主な結晶方位が＜１１０＞、＜１００＞または＜１１１＞であり、該基板に対して水平方向であり、かつ該単結晶薄膜の島領域の長手方向である結晶方位が、＜１１０＞、＜１００＞または＜１１１＞であることを特徴とする請求項１記載の薄膜半導体装置。
【請求項８】
絶縁性基板上に半導体薄膜を形成し、該半導体薄膜のパターニングを行う第１の工程と、表面張力が異なる複数の材料をパターニングして、該半導体薄膜の上部または下部に配置する第２の工程と、レーザのスキャン走査によって該半導体薄膜を溶融し、その表面張力による凝集現象を利用して、パターニングを行った位置に合うように位置制御を行い、前記絶縁性基板上に孤立した単結晶薄膜の島領域を形成する第３の工程と、該孤立した単結晶薄膜の島領域に、薄膜トランジスタの活性領域を形成する第４の工程とを有することを特徴とする薄膜半導体装置の製造方法。
【請求項９】
前記単結晶薄膜の島領域の、基板と垂直な断面に、略円形、略楕円形、またはこれらの一部からなる断面を有することを特徴とする請求項８記載の薄膜半導体装置の製造方法。
【請求項１０】
前記単結晶薄膜の島領域がストライプ状単結晶薄膜であり、該単結晶薄膜の島領域に、薄膜トランジスタの活性領域を形成したことを特徴とする請求項８記載の薄膜半導体装置の製造方法。
【請求項１１】
前記薄膜トランジスタのソース・ドレイン方向が、前記ストライプ状単結晶薄膜の長手方向に略並行または略垂直に配置されていることを特徴とする請求項１０記載の薄膜半導体装置の製造方法。
【請求項１２】
前記薄膜トランジスタの活性領域内には、前記ストライプ状単結晶薄膜が少なくとも１本以上含まれていることを特徴とする請求項１０記載の薄膜半導体装置の製造方法。
【請求項１３】
前記ストライプ状単結晶薄膜には、前記薄膜トランジスタの活性領域が少なくとも一つ以上形成されていることを特徴とする請求項１０記載の薄膜半導体装置の製造方法。
【請求項１４】
前記絶縁性基板上に設けられた単結晶薄膜の島領域の、該基板と垂直方向の主な結晶方位が＜１１０＞、＜１００＞または＜１１１＞であり、該基板に対して水平方向であり、かつ該単結晶薄膜の島領域の長手方向である結晶方位が、＜１１０＞、＜１００＞または＜１１１＞であることを特徴とする請求項８記載の薄膜半導体装置の製造方法。
【請求項１５】
画像表示部とその周辺領域からなる画像表示装置の、少なくとも該画像表示部の周辺領域に配置された、絶縁性基板と、該絶縁性基板上に設けられ、孤立した単結晶薄膜の島領域を有する薄膜半導体装置が、前記画像表示装置を駆動するためのバッファ回路、サンプリングスイッチ回路、プリチャージ回路、シフトレジスタ回路、デコーダ回路、クロック波形整形回路、デジタルアナログコンバータ回路、電源変換回路、レベルシフト回路、タイミング制御回路、増幅回路、メモリ、プロセッサ、ゲートアレイ、通信回路から選ばれる少なくとも１つの回路を含むことを特徴とする画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁性基板上に形成された半導体薄膜よりなる薄膜トランジスタ（以下ＴＦＴと記す）などの薄膜半導体装置と、その製造方法、及び画像表示装置に関する。
【０００２】
【従来の技術】
近年、電子化された情報量の増加に伴って、その画像情報を処理、表示するための装置の開発が盛んに行われている。画像表示装置やイメージセンサの大型化、画素の高密度化（高精細化）が進むのに伴って、より高速な駆動に対応できるＴＦＴが要求される。これらの要求を満たすためには、大型ガラス基板などの低コストな絶縁性基板上に、高品質なＳｉ薄膜よりなるＴＦＴを、低コストで形成できる技術の開発が不可欠である。
従来、高品質なＳｉ薄膜形成技術として、非晶質Ｓｉ薄膜を結晶化する方法があり、その中でもレーザーによる結晶化技術が幅広く利用されてきた。例えば、エキシマレーザを用いて結晶化したＳｉ薄膜は、平均粒径が０．１〜１．０μｍ程度の多結晶Ｓｉ薄膜であり、ＭＯＳ型ＴＦＴを形成した場合、ＴＦＴのチャネル領域内に必ず結晶粒界が存在するため、キャリアの移動度を低下し、性能を劣化させていた。また、もう一つの問題は溶融結晶化の際、液体Ｓｉと固体Ｓｉの間の体積膨張率の違いが、粒界に表面凹凸をもたらし、ＴＦＴの耐圧を劣化させることであった。これらの問題点から、Ｓｉ結晶の大粒径化と表面平坦化の技術が強く要求されて来た。
ＴＦＴの性能を向上する方法の例として、結晶成長を特定の方向に長く成長させ、ソース、ドレインの配置方向（電流方向と等しい）を、この結晶粒の長手方向にほぼ一致させた装置が、例えば特開平１１−１２１７５３号公報に開示されている。また、例えば特開２０００−２４３９７０号公報の実施例に開示されている液晶表示装置では、ＴＦＴのソース、ドレインの配置方向が結晶粒の長手方向とほぼ一致しており、それぞれのＴＦＴがアレイ基板の表面側から見て表示画素アレイ周辺部に縦横ブロック状（水平方向と垂直方向）に配置されていた。しかし、いずれのＴＦＴも、チャネル領域が単結晶化されていないので、粒界に存在するトラップ準位の影響で、性能や信頼性が劣化し、特性バラツキが増加する問題があった。最近では、エキシマレーザよりビームの安定性が極端に高い、固体レーザ（ＹＡＧレーザなど）による結晶化技術が盛んになっている。しかし、レーザスキャン方向に矩形状の単結晶粒が形成されるが、その平均幅は０．５〜１．５μｍ程度であり、ＴＦＴ活性領域内の粒界をなくすことは不可能であった。すなわち、これまでの公知例においては、いずれもＴＦＴの活性領域に複数の粒界が存在し、しかも各々のＴＦＴの活性領域における粒界数のバラツキが、ＴＦＴの特性バラツキをもたらす問題があった。
【０００３】
【発明が解決しようとする課題】
前記従来技術の問題点からわかることは、従来技術である、レーザアニール法を用いた絶縁性基板上の高品質多結晶膜形成技術では、結晶粒径や面方位などが無秩序であり、しかも結晶粒の位置制御などが困難であるため、高性能なＴＦＴの形成が困難であることである。従って、高性能であり、高信頼であり、低バラツキであるＴＦＴを、低コストな製造方法で実現するためには、絶縁性基板上のＴＦＴの少なくとも活性領域を、比較的簡便な方法で単結晶化する必要がある。
本発明で解決しようとする課題は、上記の問題点を解決するために、ＴＦＴなどの薄膜半導体装置を形成する領域において、半導体薄膜を必ず単結晶膜にできる結晶化技術を提供し、さらに、これらの方法を用いることによって、ＴＦＴの電界効果移動度などの性能の向上と、その均一性の向上を、同時に達成可能な薄膜半導体装置、およびその製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明者は、様々な検討と実験を行った結果、従来と異なる物理現象を用いることによって、上記問題点を解決できるＴＦＴなどの薄膜半導体装置と、その製造方法、及び該薄膜半導体装置を用いた画像表示装置を考案した。
第１の発明の特徴は、（１）絶縁性基板と、該絶縁性基板上に設けられ、孤立した単結晶薄膜の島領域を有する薄膜半導体装置にある。
（１）において、（２）前記単結晶薄膜の島領域の、基板と垂直な断面に、略円形、略楕円形、またはこれらの一部からなる断面を有することがさらなる特徴である。
また、（１）において、（３）前記単結晶薄膜の島領域がストライプ状であり、該単結晶薄膜の島領域に、薄膜トランジスタの活性領域を形成することが好ましい。
（３）において、（４）前記薄膜トランジスタのソース・ドレイン方向が、前記ストライプ状単結晶薄膜の長手方向に略並行または略垂直に配置されていることが好ましい。尚、前記薄膜トランジスタの例としては電界効果型トランジスタが好適である。
また、（３）において、（５）前記薄膜トランジスタの活性領域内には、前記ストライプ状単結晶薄膜が少なくとも１本以上含まれていることが好ましい。
また、（３）において、（６）前記ストライプ状単結晶薄膜には、前記薄膜トランジスタの活性領域が少なくとも一つ以上形成されていることが好ましい。
また、（１）において、（７）前記絶縁性基板上に設けられた単結晶薄膜の島領域の、該基板と垂直方向の主な結晶方位が＜１１０＞、＜１００＞または＜１１１＞であり、該基板に対して水平方向であり、かつ該単結晶薄膜の島領域の長手方向である結晶方位が、＜１１０＞、＜１００＞または＜１１１＞であることが好ましい。
第２の発明の特徴は、（８）絶縁性基板上に半導体薄膜を形成し、該半導体薄膜のパターニングを行う第１の工程と、表面張力が異なる複数の材料をパターニングして、該半導体薄膜の上部または下部に配置する第２の工程と、レーザのスキャン走査によって該半導体薄膜を溶融し、その表面張力による凝集現象を利用して、パターニングを行った位置に合うように位置制御を行い、前記絶縁性基板上に孤立した単結晶薄膜の島領域を形成する第３の工程と、該孤立した単結晶薄膜の島領域に、薄膜トランジスタの活性領域を形成する第４の工程とを有する薄膜半導体装置の製造方法にある。
（８）において、（９）前記単結晶薄膜の島領域の、基板と垂直な断面に、略円形、略楕円形、またはこれらの一部からなる断面を有することがさらなる特徴である。
また、（８）において、（１０）前記単結晶薄膜の島領域がストライプ状であり、該単結晶薄膜の島領域に、薄膜トランジスタの活性領域を形成することが好ましい。
（１０）において、（１１）前記薄膜トランジスタのソース・ドレイン方向が、前記ストライプ状単結晶薄膜の長手方向に略並行または略垂直に配置されていることが好ましい。尚、前記薄膜トランジスタの例としては電界効果型トランジスタが好適である。
また、（１０）において、（１２）前記薄膜トランジスタの活性領域内には、前記ストライプ状単結晶薄膜が少なくとも１本以上含まれていることが好ましい。
また、（１０）において、（１３）前記ストライプ状単結晶薄膜には、前記薄膜トランジスタの活性領域が少なくとも一つ以上形成されていることが好ましい。
また、（８）において、（１４）前記絶縁性基板上に設けられた単結晶薄膜の島領域の、該基板と垂直方向の主な結晶方位が＜１１０＞、＜１００＞または＜１１１＞であり、該基板に対して水平方向であり、かつ該単結晶薄膜の島領域の長手方向である結晶方位が、＜１１０＞、＜１００＞または＜１１１＞であることが好ましい。
【０００５】
第３の発明の特徴は、（１５）画像表示部とその周辺領域からなる画像表示装置の、少なくとも該画像表示部の周辺領域に配置された、絶縁性基板と、該絶縁性基板上に設けられ、孤立した単結晶薄膜の島領域を有する薄膜半導体装置が、前記画像表示装置を駆動するためのバッファ回路、サンプリングスイッチ回路、プリチャージ回路、シフトレジスタ回路、デコーダ回路、クロック波形整形回路、デジタルアナログコンバータ回路、電源変換回路、レベルシフト回路、タイミング制御回路、増幅回路、メモリ、プロセッサ、ゲートアレイ、通信回路から選ばれる少なくとも１つの回路を含む画像表示装置にある。
【０００６】
【発明の実施の形態】
以下に本発明について、図面により詳細に説明する。また簡単のため以下はＳｉを例にとるが、すべてのＩＶ族（Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂのいずれか、あるいはそれらの混晶）の薄膜についても、同様の発明の効果が得られる。
（実施の形態１）
絶縁性基板上に成膜した半導体薄膜における結晶化工程と結晶化後の単結晶Ｓｉ薄膜の形状を図２〜３を用いて説明する。
図２（ａ）は本実施例に係わる断面図であり、絶縁性基板２０１上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により、例えば膜厚が約１００ｎｍ前後のＳｉ酸化膜よりなる下地膜２０２と、膜厚が約５０ｎｍ〜２００ｎｍ前後の非晶質Ｓｉ薄膜２０３を堆積した。この際、非晶質Ｓｉ薄膜や下地のＳｉ酸化膜の膜厚は、本実施例に限ったものではない。また、下地膜２０２の構成は、Ｓｉ窒化膜や、Ｓｉ酸化膜とＳｉ窒化膜の積層膜などでも良い。その後、図２（ｂ）と（ｃ）に示したように、レーザ走査により非晶質Ｓｉ膜２０３の結晶化を行い、単結晶Ｓｉ薄膜２０４を形成した。図２（ｄ）は、単結晶Ｓｉ薄膜２０４のレーザ走査方向に垂直な面での断面形状を示す。この時、レーザ照射により非晶質Ｓｉ膜２０３が溶融し、表面張力による凝集により、各々の結晶膜の断面構造が楕円形の一部からなる、複数本のストライプ状単結晶膜が形成された。本実施例では、レーザ走査は、固体レーザを用いて一定方向に走査したが、レーザの種類は特に制限はない。また、波長が異なるレーザの組合せ、例えば、まずエキシマレーザ走査等でＳｉ薄膜２０３を多結晶化し、その後固体レーザによる走査を行うことによって、単結晶薄膜を形成することも可能である。
図３は、本結晶化方法により形成した単結晶Ｓｉ薄膜の特徴を示す図であり、図３（ａ）は走査型電子顕微鏡（ＳＥＭ）の像、図３（ｂ）は透過型電子顕微鏡（ＴＥＭ）の明視野像（左）と暗視野（右）像を示している。図３（ａ）に示したように、絶縁性基板上にレーザ走査方向と同じ方向に延びた、ストライプ状の単結晶Ｓｉ薄膜２０４が形成されていることがわかる。これらストライプ状の単結晶Ｓｉ膜は、図３（ａ）のインセットに示したように、長手方向と垂直な面での断面構造が、楕円形になっていることが特徴である。これは、レーザ走査によって溶融されたＳｉが、表面張力によって凝集し、さらにレーザの走査によって横方向に結晶が成長することにより、丸まった断面形状を持ったストライプ状単結晶Ｓｉ膜が成長したためである。また、図３（ｂ）に示したＴＥＭの明視野像（左）により、結晶膜の内部には、従来の多結晶Ｓｉ薄膜で見られる粒界は見られず、しかも暗視野像（右）により、結晶膜に粒界あるいは欠陥などが含まれない単結晶膜であることがわかる。即ち、本実施例で形成したＳｉ薄膜は、基板上に形成されたストライプ状の単結晶Ｓｉ薄膜であり、さらに、結晶膜の長手方向に垂直な面での断面構造は、円形又は楕円形の一部の形状を持っていることが特徴である。
（実施の形態２）
本実施の形態２では、上記実施の形態１で説明したレーザ走査による結晶化工程において、絶縁性基板上の特定な場所に、単結晶Ｓｉ薄膜を形成した実施例、すなわち単結晶Ｓｉ薄膜の位置制御のために、結晶化前の初期薄膜をパターニングした実施例と、溶融Ｓｉに対するぬれ性が異なる下地膜を利用して、位置制御を行いながら単結晶Ｓｉ薄膜を形成した実施例を説明する。
図４は、非晶質Ｓｉ薄膜２０３を様々な形状にパターニングしてから、レーザ照射により単結晶膜を形成した実施例を説明する図である。まず、図４（ａ）のように、絶縁性基板２０１の上に、下地膜２０２、非晶質Ｓｉ膜２０３を形成し、図４（ｂ）のように、レジスト塗布、ホトマスク露光、現像、エッチングプロセスによって、幅が約５μｍ前後の非晶質Ｓｉ膜２０３のストライプ状領域を、１０μｍの間隔で前記絶縁性基板全面にわたって、周期的に形成した後に、レーザ走査により該非晶質Ｓｉ膜２０３を結晶化する。この方法を用いると基板全領域に、同じ幅と長さを持つ単結晶Ｓｉ膜を周期的に形成できる。
レーザ走査前の非晶質Ｓｉ膜２０３のパターニングを行う別の実施例として、図４（ｃ）のように、単結晶化する領域の両側に、非晶質Ｓｉ膜の部分的な除去により、矩形の穴を掘ったり、図４（ｄ）のように、ＴＦＴのソース・ドレイン領域の矩形状非晶質Ｓｉ膜２０６の膜厚が、チャネル領域の膜厚より厚くなるように形成し、さらにこのＴＦＴチャネル領域の両側に矩形の穴を掘ったり、図４（ｅ）のように、ＴＦＴのソース・ドレイン領域の幅が、チャネル領域の幅より広い形状を有する島領域のパターニングや、図４（ｆ、ｇ）のように、円形、正方形などの形状のパターニングを行ってから、結晶化を行うことによって、単結晶膜やその島領域の位置制御が可能となる。なお、上記図４（ａ）〜（ｇ）で示したパターンの幅、間隔、長さ等は、様々に変えることが可能である。またパターニングする領域は、前記絶縁性基板の全領域でもよく、あるいは、高い性能のＴＦＴを形成する特定の場所のみに、パターニングを行っても構わない。
図５には、溶融Ｓｉに対するぬれ性の違う膜を、Ｓｉ膜の下地膜に利用することにより、単結晶膜の島領域の位置制御を行った、別の実施例を説明する図である。ぬれ性が異なる２種類の膜２０７、２０８を、図５（ａ）のように、非晶質Ｓｉ薄膜２０３の下に配置してから、レーザ走査を行うことによって、図５（ｂ）に示したように、Ｓｉに対するぬれ性が大きい膜２０７の上に、溶融Ｓｉが凝集して単結晶化され、単結晶Ｓｉ膜の島領域２０４の位置を制御することが可能になる。本実施例では非晶質Ｓｉ薄膜２０３の下に、ぬれ性の異なる膜を形成したが、別の方法としては、ぬれ性が強い膜２０７を非晶質Ｓｉ膜の下に形成し、ぬれ性が弱い膜２０８を、パターニングした非晶質Ｓｉ膜の島領域２０３の側面に、形成しても良い。また、非晶質Ｓｉ薄膜２０３の上にぬれ性の異なる膜を配置しても構わない。また図５（ｃ）に示したように、ぬれ性が強い膜２０７を基板上全面に形成し、その上にぬれ性が弱い膜２０８の島パターンを配置し、その上に非晶質Ｓｉ膜２０３を全面に形成する。その後レーザ走査による結晶化を行うことにより、図５（ｄ）に示したように、ぬれ性の弱いパターン２０８の間に、単結晶膜の島領域２０４を形成することができる。この単結晶膜の島領域２０４に、薄膜半導体装置を形成しても良いし、図５（ｅ）のように、膜２０８を取り除いてから、薄膜半導体装置を形成しても構わない。
図６には、絶縁性基板上に形成した単結晶Ｓｉ薄膜島領域の、断面形状の特徴を示す図である。本実施例で形成した単結晶薄膜島領域の断面形状は、図６（ａ）で示したように、結晶断面の幅（Ｗ）、膜厚（Ｈ）、曲率半径（Ｒ）、基板との接触角度（θ）で定義できる。これらのパラメータは、絶縁性基板上の薄膜半導体の膜厚、パターニング手法、Ｓｉ薄膜と下地膜とのぬれ性、Ｓｉ薄膜の表面張力、レーザの種類と走査方法によって決まる。１例を示すと、非晶質Ｓｉ膜の膜厚が５０ｎｍの試料を用いて、レーザ走査により単結晶化を行い、Ｗが約１．０μｍ前後、Ｈが約１００ｎｍ前後、θが約３０°前後、長さが約１００μｍ前後の、ストライプ状単結晶薄膜を得た。なお、これらの値は、本実施例に限った値ではなく、非晶質Ｓｉの膜厚、レーザ照射のエネルギなどを様々に変更することにより、さらに大きな面積の単結晶薄膜の島領域を得ることも可能である。また、ぬれ性が異なる膜の材料、パターニング形状などを工夫することによって、図６（ｂ）〜（ｄ）に示したように様々な断面形状を持つ単結晶膜の島領域を、絶縁性基板上に形成できる。
図７には、本実施例で形成したストライプ状単結晶Ｓｉ薄膜において、電子線回折法による分析の結果、得られた結晶面方位を説明する図（ａ）（上段）と、各々の結晶面に対する垂直方向の結晶方位をまとめた表（ｂ）を示した。電子線回折法による結晶面方位決定の際、電子ビームの入射方向は基板に対して垂直方向である。また、最適な結晶面方位を得るためには、試料を電子ビームの入射方向に対して±５°以内に傾斜させる必要があるが、この角度内での傾斜は、結晶面方位の決定に影響を与えない。実際の分析結果では、基板に垂直な方向（Ｖ−方向）の結晶面方位は、全測定点の９０％以上が＜１１０＞であり、それ以外は＜１００＞や＜１１１＞等がランダムに存在した。即ち、本実施例で形成した単結晶薄膜の基板に垂直な方向での主配向が、＜１１０＞であることを示している。また、ストライプ状単結晶薄膜の断面の面方位を、電子線回折法で調べた結果、レーザ走査方向、すなわちストライプ形状の長手方向（Ｌ−方向）の面方位は、＜１００＞が主配向であることが分かった。図７（ｂ）には、Ｖ−方向の結晶方位に対するＬ−方向の結晶方位を示した（ここでＬ−方向とはレーザ走査方向を示している）。例えば、Ｖ−方向が＜１１０＞であれば、それに垂直なＬ−方向は＜１００＞、もしくは＜１１０＞、もしくは＜１１１＞方向になる。
以上のように、レーザ走査による単結晶化前の、初期薄膜をパターニングする方法を用いることによって、特定な場所に単結晶Ｓｉ薄膜の島領域を形成することが可能となり、またより表面張力効果を高めることが可能となり、高品質な単結晶Ｓｉ薄膜を形成することが可能となる。また本実施例では、非晶質Ｓｉ薄膜にパターニングを行ったが、別の実施例として、非晶質Ｓｉ薄膜をエキシマレーザなどで多結晶化し、その後、多結晶Ｓｉ薄膜のパターニングを行い、その後、固体レーザなどを用いて単結晶化を行っても構わない。また、レーザ走査を行う前の初期Ｓｉ薄膜として、絶縁性基板上に非晶質Ｓｉ薄膜を成膜する代わりに、例えばＣａｔ−ＣＶＤ（Ｃａｔａｌｙｔｉｃ　ＣＶＤ）と呼ばれる、触媒を利用した低温ＣＶＤ法や、基板加熱ＣＶＤ法などにより、多結晶Ｓｉ薄膜を成膜しても構わない。さらには、これらのＣＶＤ法で成膜した多結晶Ｓｉ薄膜をパターニングしてから、レーザ走査により単結晶化を行うことも可能である。
（実施の形態３）
本実施例は、上記実施の形態１と２で説明した製造方法で形成された単結晶膜２０４に、薄膜半導体装置を形成した例であり、その素子構造と製造方法を、図面で説明する。
図８（ａ）は、絶縁性基板上に形成した、ストライプ状の単結晶Ｓｉ薄膜２０４であり、長手方向をＡ、その垂直方向をＢとして、点線を引いて示した。図８（ｂ）は、図８（ａ）に示したストライプ状単結晶Ｓｉ薄膜に形成した、ＭＯＳ型ＴＦＴの断面構造を説明する図であり、ソース・ドレイン方向が、長手方向（Ａ方向）と一致している。左側の図は、Ａ部分の断面構造を示す。単結晶Ｓｉ膜２０４の上に、ゲート絶縁膜３０１を形成し、ソース・ドレイン用コンタクトホール３０２および３０３と、電極３０４および３０５、ゲート電極３０６を形成した。また、ゲートの中心に引いた点線Ｃの部分の断面構造を、右側に示す。断面形状が楕円形の単結晶Ｓｉ膜２０４に、ＴＦＴのチャネル領域が形成されていることが特徴である。
図８（ｃ）は、上記図８（ａ）に示したストライプ状単結晶膜２０４の、長手方向と垂直な方向（Ｂ方向）に、ソース・ドレインを配置したＴＦＴの断面構造を示す図面である。本実施例では、ストライプ状単結晶Ｓｉ薄膜２０４の長手方向（Ａ方向）に、ゲート電極３０６が延びるように配置したため、ゲート幅を広く取ることが可能となり、ＴＦＴの電流駆動能力を高めることができた。
また、図８（ｄ）は、上記ストライプ状単結晶Ｓｉ薄膜２０４を複数本用いて、チャネルを構成したＴＦＴの例である。このＴＦＴでは、ソース・ドレインのコンタクトホールを、それぞれのストライプ状単結晶Ｓｉ薄膜に形成してもよいが、図に示すように、単結晶Ｓｉ薄膜２０４と同一面に形成したＳｉ膜か、あるいは単結晶Ｓｉ膜２０４の上下に、別層で形成したＳｉ膜を矩形状に加工し、該矩形状Ｓｉ膜３２０および３２１に、コンタクトホール３０２および３０３を設けることも可能である。こうすることで、コンタクトホール開口時のオーバエッチングによる、単結晶Ｓｉ薄膜２０４の下地膜の削れを抑制でき、より安定してＴＦＴを形成できた。また、ここではシングルゲートの場合を示したが、ゲート電極を複数本有するＴＦＴ構造を取ることも可能である。また、ＴＦＴの形成前に単結晶膜２０４をイソエッチ法を用いて加工することにより、円形あるいは楕円形の断面形状を変えてから、ＴＦＴを形成することも可能である。
図８（ｅ）は、前記単結晶Ｓｉ膜２０４に、複数のＴＦＴ３１０を形成した実施例を説明する図である。本実施例では、矩形状単結晶Ｓｉ薄膜２０４の面積が、約５μｍ×２０μｍ前後になるように形成し、最小加工寸法が約０．１μｍ前後の微細加工技術を用いて、ＴＦＴを形成した。ＴＦＴの配置、およびソース・ドレインの方向などは、必要に応じて様々な形に変更することが可能である。このようにして、単結晶Ｓｉ薄膜よりなる複数のＴＦＴなどの薄膜半導体装置を形成し、集積回路を実現することができた。
他の実施例として、例えば図４（ｄ、ｅ）に示したような形状にパターニングされた非晶質Ｓｉ膜の島領域を、レーザ走査により単結晶化し、その単結晶Ｓｉ薄膜の島領域に、ソース・ドレインおよびケートを設けて、ＴＦＴを形成することもできた。以上のように、単結晶Ｓｉ薄膜よりなるＴＦＴを、絶縁性基板上で比較的簡便な方法で実現することができた。これらのＴＦＴは、高性能であり、高信頼性を有し、特性バラツキが少ないため、これらのＴＦＴを用いて、例えば、従来単結晶Ｓｉ基板上に形成されていた大規模集積回路を、完全絶縁膜基板である石英基板上に形成することができた。さらに、大面積で安価なガラス基板上に、回路を内蔵した画像表示装置を形成することができた。
なお、本実施例は、ＭＯＳ型ＴＦＴを形成した例であるが、本発明により得られる膜が単結晶Ｓｉ薄膜であるため、その特長を生かして、ＭＯＳ型ＴＦＴ以外にも、例えばバイポーラトランジスタやダイオードなど、別の構造の素子を形成できることは、いうまでもない。
（実施の形態４）
上記実施の形態１〜３に示された単結晶Ｓｉ薄膜よりなる薄膜半導体装置、例えばＭＯＳ型ＴＦＴを、画像表示装置に用いた実施例を、図９の平面模式図により説明する。本実施例は、同一基板上に、液晶や有機ＥＬから構成される画像表示装置と、それを駆動するためのドライバ回路、ＤＡＣ回路、電源回路、論理回路、フレームメモリなどのシステムを搭載した、システムオンパネルである。これらの回路は、本発明を実施したＴＦＴにより構成され、同一ガラス基板上でＴＦＴを形成するため、製造プロセス温度を例えば５００℃以下にした。
ＴＦＴの製造プロセスを説明すると、次の通りである。まず図９（ａ）に示すように、例えばガラスやプラスチックなどの、安価な大型絶縁性基板２０１上に、非晶質Ｓｉ薄膜２０３を堆積し、例えば第１のレーザ工程であるエキシマレーザにより、基板全面を走査して、多結晶Ｓｉ薄膜を形成した。次に、例えばドライバ回路、デジタルアナログコンバータ回路、電源回路、論理回路、フレームメモリなどの、表示画素アレイ部周辺の回路を形成する領域４０１で、必要に応じて多結晶Ｓｉ薄膜のパターニングを行い、第２のレーザ工程である例えば固体レーザなどにより、再度レーザ走査を行い、本発明の方法で単結晶Ｓｉ薄膜よりなるＴＦＴを領域４０１に形成し、必要な回路を構成した。
前記の結晶化工程は、基板全面をエキシマレーザにより結晶化し、周辺回路領域４０１のみ、再度レーザ走査により単結晶化したが、別の方法でも可能である。例えば、非晶質Ｓｉ薄膜を堆積後、全面レーザ走査により単結晶化し、周辺回路領域だけでなく、表示画素アレイ部にも単結晶Ｓｉ薄膜よりなるＴＦＴを形成して、画素ＴＦＴや、画素メモリなどの画素内蔵回路を形成することも可能である。またレーザ走査工程を極力省略するため、例えば低温ＣＶＤ法により全面に多結晶Ｓｉ薄膜を堆積した後、周辺回路領域のＴＦＴを形成する場所のみ、選択的にレーザ走査することによって、単結晶Ｓｉ薄膜よりなるＴＦＴを形成してもよい。
図９（ｂ）は、上記製造プロセスで形成されたＴＦＴを用いたシステムオンパネルの、装置構成を示す平面模式図である。画像表示部４１０の周辺には、単結晶Ｓｉ薄膜よりなる高性能ＴＦＴを設け、フレームメモリと映像信号駆動系回路４１１、垂直走査系回路４１２、論理回路４１３、インタフェース回路４１４、電源回路４１５、ＤＡＣ回路４１６などの周辺回路を構成し、配線４１７により、これらの周辺回路と画素回路を接続し、システムオンパネルを構成した。本発明の実施により、高画質、低消費電力、高信頼、薄型、軽量のシステムオンパネルが可能となった。
（実施の形態５）
本実施例は、上記実施例４で示したシステムオンパネルを適用した電子機器であり、図１０にその形態を示す。例えば、薄型大画面ＴＶ、ＰＣ用のモニタ、携帯電話、携帯情報端末（ＰＤＡ）などの、様々な電子機器に適用可能であり、しかも、従来ＬＳＩの実装により構成していた周辺回路を、本発明のＴＦＴにより同一基板上に内蔵することによって、高画質、低消費電力、高信頼、薄型、軽量といった特長に併せて、低コスト化が可能になる。
【０００７】
【発明の効果】
本発明によれば、単結晶Ｓｉ薄膜よりなるＴＦＴなどの薄膜半導体装置を、低温で絶縁性基板上に形成可能となり、システムを搭載した画像表示装置（システムオンパネル）や完全絶縁性基板上集積回路の実現が可能となる。
【図面の簡単な説明】
【図１】本発明の代表図であり、絶縁性基板上に形成された単結晶半導体薄膜と、その上に形成されたＴＦＴの形態を示す図。
【図２】絶縁性基板上に単結晶半導体薄膜を形成する工程図。
【図３】絶縁性基板上に形成された単結晶Ｓｉ薄膜の形状と結晶性を示す図。
【図４】絶縁性基板上に単結晶半導体薄膜を形成する工程図。
【図５】絶縁性基板上に単結晶半導体薄膜を形成する工程図。
【図６】絶縁性基板上に形成された単結晶半導体薄膜の断面図。
【図７】絶縁性基板上に形成された単結晶Ｓｉ薄膜の結晶面方位を示す図。
【図８】絶縁性基板上に形成された単結晶半導体薄膜を用いた、薄膜半導体装置を示す図。
【図９】薄膜半導体装置を用いた画像表示装置の構成を示す平面模式図。
【図１０】本発明の画像表示装置を適用した電子機器を示す図。
【符号の説明】
１０１．．．絶縁性基板、１０２．．．下地膜、１０３．．．単結晶半導体薄膜、１０４．．．絶縁膜、１０５．．．ソース電極、１０６．．．ゲート電極、１０７．．．ドレイン電極、２０１．．．　絶縁性基板、２０２．．．　下地膜、２０３．．．非晶質Ｓｉ薄膜、２０４．．．単結晶Ｓｉ薄膜、２０５．．．非晶質Ｓｉ薄膜に設けた溝、２０６．．．ソース・ドレイン電極、２０７．．．ぬれ性が強い下地膜、２０８．．．ぬれ性が弱い下地膜、３０１．．．ゲート絶縁膜、３０２．．．ソース側コンタクトホール、３０３．．．ドレイン側コンタクトホール、３０４．．．ソース電極、３０５．．．ドレイン電極、３０６．．．ゲート電極、３０７．．．層間絶縁膜、３１０．．．ＴＦＴ、３２０．．．矩形状Ｓｉ島領域、３２１．．．矩形状Ｓｉ島領域、４０１．．．画像表示部周辺回路領域、４１０．．．画像表示領域、４１１．．．フレームメモリと映像信号系駆動回路、４１２．．．垂直走査系回路、４１３．．．論理回路、４１４．．．インタフェース回路、４１５．．．電源回路、４１６．．．ＤＡＣ回路、４１７．．．配線。
【図１】
2004039765.tif 000003
【図２】
2004039765.tif 000004
【図３】
2004039765.tif 000005
【図４】
2004039765.tif 000006
【図５】
2004039765.tif 000007
【図６】
2004039765.tif 000008
【図７】
2004039765.tif 000009
【図８】
2004039765.tif 000010
【図９】
2004039765.tif 000011
【図１０】
2004039765.tif 000012