(57)【要約】【課題】  ユーザの介入や、ハードウェアまたはソフトウェアに対する変更なしに、システム上でＩＴＰとＪＴＡＧバウンダリスキャンを使用できるようにする方法を提供すること。【解決手段】  システム内で複数の試験装置を使用可能にする方法(200)。本方法(200)は、第１の試験装置または第２の試験装置がシステムに接続されているか否かを判定するステップ(202)を含む。第１の試験装置がシステムに接続されていた場合、本方法は、第１の試験装置が試験対象デバイスに接続可能なシステムのインタフェース(320)と共に動作できるようにするステップを含む。第２の試験装置がシステムに接続されていた場合、本方法は、第２の試験装置が前記インタフェースと共に動作できるようにするステップを含む。【選択図】  図２
2004206710.tif 000002
【特許請求の範囲】
【請求項１】
システム内で複数の試験装置を使用可能にする方法(200)であって、
第１の試験装置または第２の試験装置が前記システムに接続されているか否かを判定するステップ(202)と、
前記第１の試験装置が前記システムに接続されていた場合、前記第１の試験装置が試験対象デバイスに接続可能な前記システムのインタフェース(320)を用いて動作できるようにするステップ(204)と、
前記第２の試験装置が前記システムに接続されていた場合、前記第２の試験装置が前記システムの前記インタフェース(320)を用いて動作できるようにするステップ(206)と、
からなる方法。
【請求項２】
前記第１の試験装置または第２の試験装置が前記システムに接続されているか否かを判定するステップ(202)は、前記第１の試験装置と前記第２の試験装置の違いを検出するステップを含む、請求項１の方法。
【請求項３】
前記第１の試験装置または第２の試験装置が前記システムに接続されているか否かを判定するステップ(202)は、マルチプレクサ(402)を使用するステップを含む、請求項１の方法。
【請求項４】
前記第１の試験装置または第２の試験装置が前記システムに接続されているか否かを判定するステップ(202)は、前記システムに接続されている前記第１の試験装置に関連する信号(316)を受信するように接続されたマルチプレクサ(402)を使用するステップを含む、請求項１の方法。
【請求項５】
前記第１の試験装置が前記システムの前記インタフェース(320)を用いて動作できるようにするステップ(204)は、第１の信号処理(308)を用いて前記第１の試験装置に関連する信号を有効にする、請求項１の方法。
【請求項６】
前記第２の試験装置が前記システムの前記インタフェース(320)を用いて動作できるようにするステップ(206)は、第２の信号処理(310)を用いて前記第２の試験装置に関連する信号を有効にする、請求項５の方法。
【請求項７】
前記第１の試験装置がＩｎ−Ｔａｒｇｅｔ  Ｐｒｏｂｅ装置またはバウンダリスキャン装置を含む、請求項１の方法。
【請求項８】
前記第１の試験装置がＩｎ−Ｔａｒｇｅｔ  Ｐｒｏｂｅ装置を含み、前記第２の試験装置がバウンダリスキャン装置を含む、請求項１の方法。
【請求項９】
前記試験対象デバイスがマイクロプロセッサを含む、請求項１の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント回路基板等の試験システムに関し、詳しくは試験システム内で複数の試験ツールをいずれも使用可能にする方法に関する。
【背景技術】
【０００２】
コンピュータは、融資や商取引、コンピュータ支援の設計および製造、健康管理、電気通信、教育など、様々な用途に幅広く使用される不可欠なツールとなった。コンピュータは、ハードウェア技術の進歩やソフトウェア技術の急速な発展の結果、新たな用途を見い出している。また、それらのスタンドアロンの装置を互いに接続してネットワーク環境を形成することにより、コンピュータシステムの機能も大幅に向上している。ネットワーク環境内では、ユーザがファイルを容易に交換し、共通データベース上に格納された情報を共有し、リソースをプールし、電子メール（Ｅメール）や電子会議を介して通信することができる。さらに、コンピュータをインターネット等のネットワーク環境に接続することにより、ユーザは、世界中のデータや情報にアクセスすることが可能になる。
【０００３】
さらに、コンピュータの進歩とともに、製造者や開発者がコンピュータやサーバー等を製造するために利用する技術や装置も現れている。例えば、インテル社のＩＴＰ(In-Target Probe）とＪＴＡＧバウンダリスキャンは、システム内の試験、設定、デバッグを実施するための工業標準技術であると考えられる。それらの技術のうちのどちらかを使用するため、ユーザは通常、その適当なツールを使用する前に、ＩＴＰ用またはＪＴＡＧバウンダリスキャン用に望ましいシステムを構成する。ＩＴＰとＪＴＡＧバウンダリスキャンは、システムの開発および製造の際に使用される開発、デバッグ、テスト用の検証ツールであるから、いくつかの欠点を有する。
【０００４】
例えば、１つの欠点は、いずれのツールも使用できるようにシステムを構成するためには、要する時間が一般に増加することである。もう１つの欠点は、いずれのツールも使用するためには、一般に、システムのハードウェアやソフトウェアに、あるいはそれら両方に、変更が必要となることである。さらに、上記のハードウェアの変更により、システムを損傷させてしまうリスクも増大する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従って、本発明の目的の１つは、ユーザの介入や、ハードウェアまたはソフトウェアに対する変更なしに、システム上でＩＴＰとＪＴＡＧバウンダリスキャンを使用できるようにする方法を提供することである。
【課題を解決するための手段】
【０００６】
システム内で複数の試験装置を使用可能にする方法。この方法は、第１の試験装置または第２の試験装置がシステムに接続されているか否かを判定することを含む。第１の試験装置がシステムに接続されていた場合、この方法は、第１の試験装置が試験対象デバイス（ＤＵＴ）に接続可能なシステムのインタフェースを用いて動作できるようにすることを含む。第２の試験装置がシステムに接続されていた場合、この方法は、第２の試験装置が前記システムのインタフェースを用いて動作できるようにすることを含む。
【発明を実施するための最良の形態】
【０００７】
次に、本発明の実施形態を詳細に説明する。実施形態の例は添付の図面に例示している。本発明は実施形態に関連して説明されるが、本発明をそれらの実施形態に限定する意図はない。そうではなく、本発明は、特許請求の範囲に規定する本発明の思想および範囲内に含まれるであろう代替、変更および均等をすべてカーバすることを意図している。また、発明の詳細な説明は、本発明を完全に理解してもらうために、多数の特定の詳細について記載している。しかしながら、当業者であれば、それらの特定の詳細がなくても本発明を実施できることは明らかであろう。他の例では、本発明の実施態様を不必要に曖昧にしないようにするため、公知の方法、手順、構成要素、及び回路については、詳しく説明していない。
【０００８】
表記と用語体系
発明の詳細な説明の一部は、計算機システムまたはデジタルシステムメモリ内におけるデータビットの処理の手順、論理ブロック、処理、およびその他の記号表現の観点から、提示している。そのような記述や表現は、データ処理の技術分野の当業者が自分達の所業の主旨をその技術分野の他の当業者へ最も有効に伝達する手段である。手順、論理ブロック、処理などは、本明細書では一般に、所望の結果が得られる首尾一貫した一連のステップまたは命令であると考えられる。これらのステップは、物理量の物理的処理を必要とする場合がある。必ずしもそうである必要はないが、それらの物理的処理は通常、コンピュータシステムや類似の電子計算装置において記憶、転送、接続、比較、その他の操作を施すことが可能な、電気信号や磁気信号の形態で行なわれる。便宜上、また一般的な習慣で言っても、本発明について述べる場合、それらの信号は、ビット、値、要素、記号、文字、言葉、数、あるいはそれらに類するものを意味する場合がある。
【０００９】
しかしながら、それらの用語はすべて、物理的処理および物理量を意味するものと解釈すべきであり、単なる便利なラベルにすぎず、当該技術分野で一般的に使用される用語として解釈しなけらばならない。特記しない限り、以下の説明から明らかであるように、本発明の説明を通して、「検出する」、「供給する」、「判定する」、「処理する」、「実行する」、「決定する」、「確認する」、「伝送する」、「受信する」、「取得する」、「提供する」、「表現する」、「備える」、「駆動する」、「使用可能にする」、「可能にする」、「認識する」、「生成する」、「利用する」、「実施する」、「使用する」、「格納する」、または、それらに類する言葉を用いた説明は、データの処理および変換を行なう計算機システムまたはそれに類する電子計算装置の動作および処理を意味する。データは、計算機システムのレジスタやメモリ中で物理（電子）量として表現され、その計算機システムのメモリやレジスタあるいはそのような他の情報記憶装置、伝送装置、または表示装置中の物理量として同様に表現された他のデータに変換される。
【００１０】
本発明による例示的処理
図１は、コンピュータシステム内でインテル社のＩＴＰ（In-Target Probe）とＪＴＡＧバウンダリスキャンを自動的に使用可能にするための本発明の一実施形態に従って実施されるステップを示すフロー図１００である。インテル社のＩＴＰとＪＴＡＧバウンダリスキャンは、２つの異なるテスト技術の例として提供していることに注意してほしい。したがって、本発明の実施形態がそれらの技術に限定されることはない。フロー図１００は、一実施形態において、コンピュータ読取り可能で且つコンピュータ実行可能な命令の制御下で、プロセッサと電気部品によって実施される本発明のプロセスを含む。このコンピュータ読取り可能でかつコンピュータ実行可能な命令は、例えば、コンピュータで使用可能な揮発性メモリ、コンピュータで使用可能な不揮発性メモリ、および／または、コンピュータで使用可能な大容量データ記憶装置などのデータ記憶手段に格納される場合がある。しかしながら、このコンピュータ読取り可能且つコンピュータ実行可能な命令は、いかなる種類のコンピュータ読取り可能媒体に格納してもよい。フロー図１００は特定のステップを開示しているが、それらのステップは例示的なものである。つまり、この実施形態は、様々な他のステップ、あるいは図１に記載したステップの変形を実施するのにもよく適している。この実施形態において、フロー図１００のステップは、ハードウェアでも、ソフトウェアでも、あるいは、ソフトウェアとハードウェアの何らかの組合せでも実施できるものと考えられる。
【００１１】
ＪＴＡＧバウンダリスキャン（ＩＥＥＥ１１４９．１）は、様々なシステム内処理を実施する標準的手法であると考えられる。そのような処理には、高密度のパッケージ集積回路（ＩＣ）や複雑なプリント回路アセンブリ（ＰＣＡ）の設計に起因して通常ならば狭い範囲の試験しか受けられないであろう複雑なＰＣＡの試験が含まれる。また、ＪＴＡＧバウンダリスキャンは、プログラマブルデバイスを設定することを含むシステム内処理も実施することができる。ＪＴＡＧバウンダリスキャンは、主要な電子部品製造業者によって、複数のプラットフォームおよびアーキテクチャにわたって使用されている。一方、インテル社のＩＴＰ（In-Target Probe）は、比較的低レベルのプロセッサやシステムのデバッグ機能を使用可能にするインテル社の手法である。
【００１２】
この実施形態は、コンピュータシステム内でインテル社ＩＴＰと、ＪＴＡＧバウンダリスキャンとを自動的に使用可能にする方法を提供する。例えば、ＩＴＰツールまたはＪＴＡＧバウンダリスキャン・ツールがコンピュータシステムに接続されているか否かについて判定を行なう。どちらかが接続されていれば、ＩＴＰツールがコンピュータシステムに接続されているか否かをさらに判定する。ＩＴＰツールが接続されていなければ、この実施形態は、ＪＴＡＧバウンダリツールが試験対象デバイスに接続可能なコンピュータシステムのインターフェースと協働して動作できるようにする。しかしながら、ＩＴＰツールがコンピュータシステムに接続されていた場合、この実施形態は、ＩＴＰツールが試験対象デバイスに接続可能なコンピュータシステムの同じインターフェースと協働して動作できるようにする。このようにして、この実施形態は、ＩＴＰツールまたはＪＴＡＧバウンダリスキャン・ツールがコンピュータシステムに接続されているか否かを自動的に検出し、例えば、そのツールを正しく動作させるための適当な回路を使用可能にする。この方法は、ユーザの介入や、システムのハードウェアやソフトウェアに対する変更なしに実施できることに注意して欲しい。したがって、ＩＴＰツールおよびＪＴＡＧバウンダリスキャン・ツールは、いずれも試験対象デバイスに接続可能なコンピュータシステムのインターフェースと協働して使用することができる。試験対象デバイスには、１以上のマイクロプロセッサ、及び、試験または設定あるいはその両方を施すことが可能な任意の他の種類の回路が含まれるが、それらに限定されることはない。
【００１３】
図１のステップ１０２で、ＩＴＰツールまたはＪＴＡＧバウンダリスキャン・ツールがコンピュータシステムに接続されているか否かを判定する。いずれのツールもコンピュータシステムに接続されていなければ、この実施形態はステップ１０２の始まりに戻る。しかしながら、ＩＴＰツールまたはＪＴＡＧバウンダリスキャン・ツールがコンピュータシステムに接続されていた場合、この実施形態はステップ１０４へ進む。ＩＴＰツールまたはＪＴＡＧバウンダリスキャン・ツールがコンピュータシステムに接続されているか否かに関するステップ１０２の判定は、幅広く様々な方法で実施できるものと考えられる。例えば、ＩＴＰツールまたはＪＴＡＧバウンダリスキャン・ツールを識別する特定の電圧レベル、電気的差異、および／または、電気信号を用いて、いずれの装置がコンピュータシステムに接続されているのかを判定することができる。
【００１４】
この実施形態のコンピュータシステムはサーバー、デスクトップコンピュータ、ラップトップコンピュータ、あるいは携帯型計算装置を含む場合があるが、それらに限定されることはない。ＩＴＰツールとＪＴＡＧバウンダリスキャン・ツールはそれぞれ、異なる種類のアダプタやコネクタを用いてコンピュータシステムに接続することができるものと考えられる。しかしながら、この実施形態は、ＩＴＰツールとＪＴＡＧバウンダリスキャン・ツールを両方とも共通のコネクタまたはアダプタを用いてコンピュータシステムに接続するような方法で実施することもできる。さらに、ＩＴＰツールやＪＴＡＧバウンダリスキャン・ツールは、コンピュータシステムに電気的に接続できるものと理解されたい。
【００１５】
ステップ１０４で、ＩＴＰツールがコンピュータシステムに接続されているか否か判定を行う。接続されていなければステップ１１０へ進む。しかしながら、ステップ１０４でＩＴＰツールがコンピュータシステムに接続されていた場合、本実施形態は、ステップ１０６へ進む。このようにして、この実施形態は、接続されたＩＴＰツールの方を優先させる。しかしながら、フロー図１００は、接続されたＪＴＡＧバウンダリスキャン・ツールを優先させるように変更することもできる。その場合の実施形態は、ステップ１０４で、ＪＴＡＧバウンダリスキャン・ツールがコンピュータシステムに接続されているか否かを判定するものになるであろう。
【００１６】
図１のステップ１０６で、ＩＴＰツールが試験対象デバイスに接続可能なコンピュータシステムのインターフェースと協働して動作できるようにする。ステップ１０６でＩＴＰツールを使用可能にすることは、幅広く様々な方法で実施できるものと理解されたい。例えばこの実施形態は、ＩＴＰツールを正しく動作させるための適当な回路を使用可能にする場合がある。さらに、この実施形態は、１以上の基準電圧または他の信号処理を与えることにより、ＩＴＰツール信号に適正な信号特性を持たせ、それらの信号が所望の機能を果たせるようにする場合がある。例えばＩＴＰツールのＩＴＰ信号は、１．５Ｖの基準電圧レベルを使用する場合がある。ステップ１０６が完了すると、この実施形態はフロー図１００を抜ける。
【００１７】
ステップ１０８で、ＪＴＡＧバウンダリスキャン・ツールが試験対象デバイスに接続可能なコンピュータシステムのインターフェースと協働して動作できるようにする。ステップ１０８でＪＴＡＧバウンダリスキャン・ツールを使用可能にすることは、様々な方法で実施できるものと考えられる。例えば、この実施形態は、ＪＴＡＧバウンダリスキャン・ツールを正しく動作させるのに適した回路を使用可能にする場合がある。さらに、この実施形態は、１以上の基準電圧または信号処理を与えることにより、ＪＴＡＧバウンダリスキャン・ツール信号に適当な信号特性を与え、それらの信号が所望の機能を果たせるようにすることができる。例えば、ＪＴＡＧバウンダリスキャン・ツールの信号は、３．３Ｖの基準電圧レベルを使用する場合がある。ステップ１０８が完了すると、この実施形態はフロー図１００から抜ける。
【００１８】
図２は、コンピュータシステム内で異なる技術の複数の試験装置を自動的に使用可能にするための、本発明の一実施形態により実施されるステップを示すフロー図２００である。フロー図２００は、一実施形態において、コンピュータ読取り可能で且つコンピュータ実行可能な命令の制御下で、プロセッサと電気部品によって実施される本発明のプロセスを含む。コンピュータ読取り可能で且つコンピュータ実行可能な命令は、例えば、コンピュータで使用可能な揮発性メモリ、コンピュータで使用可能な不揮発性メモリ、および／または、コンピュータで使用可能な大容量データ記憶装置などのデータ記憶手段に格納される場合がある。しかしながら、コンピュータ読取り可能で且つコンピュータ実行可能な命令は、いかなる種類のコンピュータ読取り可能媒体に格納してもよい。フロー図２００には特定のステップが開示されているが、それらのステップは例示的なものである。つまり、この実施形態は、様々な他のステップ、あるいは図２に記載したステップの変形を実施するのにもよく適している。この実施形態において、フロー図２００のステップは、ハードウェアでも、ソフトウェアでも、あるいは、ソフトウェアとハードウェアの何らかの組合せでも実施できるものと考えられる。
【００１９】
この実施形態は、コンピュータシステム内で様々な技術の複数の試験装置を自動的に使用可能にする方法を提供する。例えば、所与の技術の第１の試験装置または異なる技術の第２の試験装置がコンピュータシステムに接続されているか否かについて判定を行う。第１の試験装置がコンピュータシステムに接続されていた場合、この実施形態は、第１の試験装置が試験対象デバイスに接続可能なコンピュータシステムのインターフェースと協働して動作できるようにする。しかしながら、第２の試験装置がコンピュータシステムに接続されていた場合、この実施形態は、第２の試験装置が試験対象デバイスに接続可能なコンピュータシステムのインターフェースと協働して動作できるようにする。このようにして、この実施形態は、第１の試験装置または第２の試験装置がコンピュータシステムに接続されているか否かを自動的に検出し、例えば、そのツールを正しく動作させるための適当な回路を使用可能にする。この方法はすべて、ユーザの介入や、システムのハードウェアやハードウェアに対する変更なしに実施できることに注意して欲しい。したがって、技術の異なる第１の試験装置と第２の試験装置は、いずれも試験対象デバイスに接続可能なコンピュータシステムの同じインターフェースと協働して使用することができる。
【００２０】
図２のステップ２０２で、所与の技術の第１の試験装置または異なる技術の第２の試験装置がコンピュータシステムに接続されているか否かを判定する。第１の試験装置がコンピュータシステムに接続されていた場合、この実施形態はステップ２０４へ進む。しかしながら、第２の試験装置がコンピュータシステムに接続されていた場合、この実施形態はステップ２０６へ進む。第１の試験装置または第２の試験装置がコンピュータシステムに接続されているか否かに関するステップ２０２の判定は、様々な方法で実施できるものと考えられる。例えば、第１の試験装置または第２の試験装置を識別する特定の電圧レベル、電気的差異、および／または、電気信号を用いて、どちらのツールがコンピュータシステムに接続されているのかを指示することができる。
【００２１】
この実施形態のコンピュータシステムは、様々な手段で実施できることに注意してほしい。例えば、このコンピュータシステムはサーバー、デスクトップコンピュータ、ラップトップコンピュータ、あるいは携帯型計算装置を含む場合があるが、それらに限定されることはない。第１の試験装置と第２の試験装置はそれぞれ、異なる種類のアダプタ、コネクタ、またはインターフェースを用いてコンピュータシステムに接続できるものと考えられる。しかしながら、この実施形態は、第１の試験装置（例えばＩＴＰツール）と第２の試験装置（例えばＪＴＡＧバウンダリスキャン・ツール）を両方とも、共通のコネクタ、インターフェース、またはアダプタを用いてコンピュータシステムに接続するような方法で実施してもよい。さらに、第１の試験装置や第２の試験装置は、コンピュータシステムに電気的に接続できるものと理解されたい。
【００２２】
図２のステップ２０４で、第１の試験装置が試験対象デバイスに接続可能なコンピュータシステムのインターフェースと協働して動作できるようにする。ステップ２０４で第１の試験装置を動作可能にすることは、様々な方法で実施できるものと理解される。例えば、この実施形態は、第１の試験装置を正しく動作させるのに適した回路および／またはソフトウェアを使用可能にする場合がある。さらに、この実施形態は、１以上の基準電圧または他の信号処理を与えることにより、第１の試験装置の信号に適当な信号特性を与え、それらの信号が所望の機能を果たすようにすることができる。ステップ２０４が完了すると、この実施形態は、フロー図２００を抜ける。
【００２３】
ステップ２０６で、第２の試験装置が試験対象デバイスに接続可能なコンピュータシステムのインターフェースと協働して動作できるようにする。ステップ２０６で第２の試験装置を動作可能にすることは、幅広く様々な方法で実施できるものと理解されたい。例えば、この実施形態は、第２の試験装置を正しく動作させるのに適した回路および／またはソフトウェアを使用可能にする場合がある。さらに、この実施形態は、１以上の基準電圧または信号処理を与えることにより、第２の試験装置の信号に適当な信号特性を与え、それらの信号が所望の機能を果たすようにすることができる。ステップ２０６が完了すると、この実施形態は、フロー図２００を抜ける。
【００２４】
本発明による例示的なハードウェア
図３は、本発明の一実施形態によりコンピュータシステム（例えば、図５の５００）内で複数の試験技術を自動的に使用可能にするのに使用される例示的システム３００を示すブロック図である。例えば、入力セレクタモジュール３１４は、ＩＴＰツール、ＪＴＡＧバウンダリスキャン・ツール、またはテスタＮツールが、コンピュータシステムに接続されているか否か、判定を行う。「テスタＮ」は、システム３００の一部として実施可能な１以上の任意の試験技術を表わすものであることに注意してほしい。この実施形態において入力セレクタモジュール３１４は、ＩＴＰツールがＩＴＰインターフェース３０２に接続されているか否か、ＪＴＡＧバウンダリスキャン・ツールがＪＴＡＧバウンダリスキャン・インターフェース３０４に接続されているか否か、または、テスタＮツールがテスタＮインターフェース３０６に接続されているか否かを自動的に判定する。いずれのテストツールがシステム３００に接続されているかに応じて、そのテストツールの適正な動作をサポートするのに適した回路および／またはソフトウェアが起動される。
【００２５】
具体的には、ＩＴＰツールがＩＴＰインターフェース３０２に接続されていた場合は、システム３００内でのＩＴＰツールの適正な動作をサポートするのに適した回路および／またはソフトウェアを含むＩＴＰ信号処理ブロック３０８を起動する。この実施形態のＩＴＰ信号処理ブロック３０８は、幅広く様々な手段で実施できることに注意して欲しい。例えば、ＩＴＰ信号処理ブロック３０８は、１以上の基準電圧（例えば、１．５Ｖ）および／または信号処理を与えることにより、ＩＴＰテスト・アクセス・ポート（ＴＡＰ）の入力信号に適当な信号特性を与え、それらの信号が所望の機能を果たせるようにすることができる。次に、ＩＴＰ信号処理ブロック３０８は、その適当な信号特性を持つＩＴＰ  ＴＡＰ信号を入力セレクタモジュール３１４に出力する。
【００２６】
図３において、ＪＴＡＧバウンダリスキャン・ツールがＪＴＡＧバウンダリスキャン・インターフェース３０４に接続されていた場合、ＪＴＡＧバウンダリスキャン・ツールの適正な動作をサポートするのに適した回路および／またはソフトウェアを含むバウンダリスキャン信号処理ブロック３１０を起動する。この実施形態のバウンダリスキャン信号処理ブロック３１０は、様々な方法で実施することができる。例えば、バウンダリスキャン信号処理ブロック３１０は、１以上の基準電圧（例えば、３．３Ｖ）および／または信号処理を与えることにより、バウンダリスキャンＴＡＰ入力信号に適当な信号特性を与え、所望の機能を果たせるようにすることができる。次に、バウンダリスキャン信号処理ブロック３１０は、その適当な信号特性を持つバウンダリスキャンＴＡＰ信号を入力セレクタモジュール３１４に出力する。ＪＴＡＧバウンダリスキャン信号処理ブロック３１０およびＩＴＰ信号処理ブロック３０８は、ＩＴＰ  ＴＡＰ信号レベル（例えば、１．５Ｖ）とバウンダリスキャンＴＡＰ信号レベル（例えば、３．３Ｖ）との間の電気信号レベルの違いを考慮する場合もあると考えられる。
【００２７】
この実施形態においてテスタＮ信号処理ブロック３１２は、バウンダリスキャン信号処理ブロック３１０またはＩＴＰ信号処理ブロック３０８と同様の方法で動作することに注意して欲しい。例えば、テスタＮツールがテスタＮインターフェース３０６に接続されていた場合は、テスタＮツールの適正な動作をサポートするのに適した回路および／またはソフトウェアを含むテスタＮ信号処理ブロック３１２を起動する。この実施形態のテスタＮ信号処理ブロック３１２は、幅広く様々な方法で実施することができる。例えば、テスタＮ信号処理ブロック３１２は、１以上の基準電圧および／または信号処理を与えることにより、テスタＮ信号に適当な信号特性を与え、それらの信号が所望の機能を果たせるようにすることができる。次に、テスタＮ信号処理ブロック３１２は、その適正な信号特性を持つテスタＮ信号を入力セレクタモジュール３１４に出力する。
【００２８】
図３において、入力セレクタモジュール３１４は入力選択信号３１６を受信するように接続される。この入力選択信号３１６は、インターフェース（例えば、３０２、３０４、または３０６）を介して試験装置（例えば、ＩＴＰツール、ＪＴＡＧバウンダリスキャン・ツール、テスタＮツール等）をシステム３００に接続したときに生成される。例えば、入力選択信号３１６によってＩＴＰツールがＩＴＰインターフェース３０２に接続されていることが示された場合、入力セレクタモジュール３１４は、その信号３１６を受信すると、ＩＴＰ  ＴＡＰ入力信号を信号処理ブロック３１８に出力できるようにする。さらに、入力セレクタモジュール３１４は、ＪＴＡＧバウンダリスキャン・ツールがバウンダリスキャン・インターフェース３０４に接続されていることを示す入力選択信号３１６を受信すると、ＪＴＡＧ  ＴＡＰ入力信号を信号処理ブロック３１８に出力できるようにする。当然ながら、入力セレクタモジュール３１４は、テスタＮツールがテスタＮインターフェース３０６に接続されていることを示す入力選信号３１６を受信したときも、同様のやり方で動作するということが分かるであろう。
【００２９】
入力セレクタモジュール３１４は、ＩＴＰツールがＩＴＰインターフェース３０２に接続されているか否か、ＪＴＡＧバウンダリスキャン・ツールがバウンダリスキャン・インターフェース３０４に接続されているか否か、あるいは、テスタＮツールがテスタＮインターフェース３０６に接続されているか否かを、幅広く様々な方法を用いて自動的に判定することができる。例えば、入力セレクタモジュール３１４は、ＩＴＰツール、ＪＴＡＧバウンダリスキャン・ツール、またはテスタＮツールを識別する特定の電圧レベル、電気的差異、および／または、電気信号を、ＩＴＰインターフェース３０２、バウンダリスキャン・インターフェース３０４、およびテスタＮインターフェース３０６からそれぞれ受信することにより、それらの接続を識別することができる。一実施形態において、入力セレクタモジュール３１４は、ＩＴＰインターフェース３０２に接続されたＩＴＰツールなどの特定の試験装置を優先させるように実施される場合がある。その場合、他の試験装置（例えば、ＪＴＡＧバウンダリスキャン・ツール）がそれに適したインターフェース（例えば、バウンダリスキャン・インターフェース３０４）に接続された場合でも、入力セレクタモジュール３１４はそれを基本的に無視し、接続されたＩＴＰツールをそのままサポートし続ける。当然ながら他の実施形態において、入力セレクタモジュール３１４は、ＪＴＡＧバウンダリスキャン・ツールやテスタＮツール装置がそれに対応するインターフェースに接続されたとき、それを優先させるように実施される場合もあることが分かるであろう。
【００３０】
図３において、入力セレクタモジュール３１４から出力された信号は、オプションの信号処理ブロック３１８で受信される。オプションの信号処理ブロック３１８は、受信した信号をクリーンアップ（必要であれば）した後、それらの信号をマイクロプロセッサＴＡＰチェーン入出力装置３２０に出力する。この実施形態において、マイクロプロセッサＴＡＰチェーン入出力装置３２０は、試験対象デバイスに接続可能なシステム３００のインターフェースである。マイクロプロセッサＴＡＰチェーン入出力装置３２０に接続される試験対象デバイスとしては、１以上のマイクロプロセッサ、及び、試験または設定を施すことが可能な任意の種類の電気回路が含まれるが、それらに限定されることはない。この実施形態のマイクロプロセッサＴＡＰチェーン入出力装置３２０は、幅広く様々な方法で実施することができる。例えば、マイクロプロセッサＴＡＰチェーン入出力装置３２０は、システム３００を様々なアーキテクチャのプロセッサに電気接続することができるプロセッサ・ソケットとして実施される場合がある。
【００３１】
マイクロプロセッサＴＡＰチェーン入出力装置３２０から出力された信号は、テスタＮ信号処理ブロック３２２、バウンダリスキャン信号処理ブロック３２４、及びＩＴＰ信号処理ブロック３２６で受信される。テスタＮ信号処理ブロック３２２、バウンダリスキャン信号処理ブロック３２４、及びＩＴＰ信号処理ブロック３２６はそれぞれ、受信した信号を処理して適当な信号特性を与えることにより、それらの信号が対応するインタフェース（例えば、３０２、３０４、３０６）で所望の機能を果たせるようにするための適当な回路またはソフトウェアあるいはその両方を含む場合がある。例えば、ＩＴＰ信号処理ブロック３２６は、１以上の基準電圧（例えば、１．５Ｖ）および／または信号処理を与えることにより、ＩＴＰ  ＴＡＰ出力信号をＩＴＰインタフェース３０４で受信できるようにする場合がある。当然ながら、テスタＮ信号処理ブロック３２２とバウンダリスキャン信号処理ブロック３２４も、各々の試験方法に関して、ＩＴＰ信号処理ブロック３２６と同様の方法で動作するということが分かるであろう。さらに、この実施形態のテスタＮ信号処理ブロック３２２、バウンダリスキャン信号処理ブロック３２４、及びＩＴＰ信号処理ブロック３２６は、異なる方法で実施される場合もあることに注意して欲しい。
【００３２】
図３において、ＩＴＰインターフェース３０２の出力部はＩＴＰ信号処理ブロック３０８の入力部に接続され、ＪＴＡＧバウンダリスキャン・インターフェース３０４の出力部はＪＴＡＧバウンダリスキャン信号処理ブロック３１０の入力部に接続される。さらに、テスタＮインターフェース３０６の出力部がテスタＮ信号処理ブロック３１２の入力部に接続される。ＩＴＰ信号処理ブロック３０８の出力部、バウンダリスキャン信号処理ブロック３１０の出力部、およびテスタＮ信号処理ブロック３１２の出力部は、入力セレクタモジュール３１４にそれぞれ接続される。入力セレクタモジュール３１４の出力部は、信号処理ブロック３１８の入力部に接続される。信号処理ブロック３１８の出力部は、マイクロプロセッサＴＡＰチェーン入出力装置３２０の入力部に接続される。この実施形態のマイクロプロセッサＴＡＰチェーン入出力装置３２０は、試験対象デバイスに接続する例示的インターフェースであることに注意して欲しい。例えば、マイクロプロセッサＴＡＰチェーン入出力装置３２０は、ＩＴＰおよび／またはＪＴＡＧバウンダリスキャンのような試験手段および／または設定手段と対話することが可能な回路および／またはプログラマブル・デバイスに接続するための任意の種類のインタフェース（ただし、それらに限定されない）で置き換えることもできる。
【００３３】
マイクロプロセッサＴＡＰチェーン入出力装置３２０の出力部は、テスタＮ信号処理ブロック３２２の入力部、バウンダリスキャン信号処理ブロック３２４の入力部、及びＩＴＰ信号処理ブロック３２６の入力部に接続される。さらに、テスタＮ信号処理ブロック３２２の出力部がテスタＮインターフェース３０６の入力部に接続され、ＪＴＡＧバウンダリスキャン信号処理ブロック３２４の出力部がバウンダリスキャン・インターフェース３０４の入力部に接続される。ＩＴＰ信号処理ブロック３２６の出力部は、ＩＴＰインターフェース３０２の入力部に接続される。
【００３４】
図３において、ＩＴＰ信号処理ブロック３０８、バウンダリスキャン信号処理ブロック３１０、テスタＮ信号処理ブロック３１２、信号処理ブロック３１８、テスタＮ信号処理ブロック３２２、ＪＴＡＧバウンダリスキャン信号処理ブロック３２４、及びＩＴＰ信号処理ブロック３２６はそれぞれ、ハードウェアでも、ソフトウェアでも、あるいはそれら両方でも（ただし、それらに限定されない）実施できることに注意して欲しい。
【００３５】
図４は、本発明の一実施形態による入力セレクタモジュール（例えば、３１４）を実施するのに使用される例示的なハードウェアを示すブロック図である。この実施形態において、入力セレクタモジュール３１４はマルチプレクサ（ＭＵＸ）４０２を含む。ＭＵＸ４０２は、ＩＴＰ信号処理ブロック３０８に接続され、ＩＴＰ  ＴＡＰ入力信号４０６を受信することができるようになっている。さらに、ＭＵＸ４０２は、ＪＴＡＧバウンダリスキャン信号処理ブロック３１０にも接続され、ＪＴＡＧ  ＴＡＰ入力信号４０８も受信できるようになっている。ＭＵＸ４０２のセレクタ入力部４０４は、選択信号３１６を受信するように接続される。この選択信号３１６は、試験装置（例えば、ＩＴＰツール、ＪＴＡＧバウンダリスキャン・ツールなど）をインターフェース（例えば、３０２、３０４、または、３０６）を介してシステム３００に接続したときに生成される。
【００３６】
例えば、選択信号３１６がＩＴＰツールがＩＴＰインターフェース３０２に接続されていることを示す場合、ＭＵＸ４０２は、ＭＵＸセレクタ入力部４０４でその信号３１６を受信すると、ＩＴＰ  ＴＡＰ入力信号４０６を信号処理ブロック３１８に出力できるようにする。逆に、ＭＵＸ４０２は、ＭＵＸセレクタ入力部４０４でその選択信号３１６を受信しない場合、ＪＴＡＧ  ＴＡＰ入力信号４０８（もしあれば）を信号処理ブロック３１８に出力できるようにする。このようにしてＭＵＸ４０２は、ＩＴＰツールがＩＴＰインターフェース３０２に接続されているときにはＩＴＰツールを優先させ、ＩＴＰツールがＩＴＰインターフェース３０２に接続されてないときはデフォルトとしてＪＴＡＧバウンダリスキャンを選ぶ。しかしながら、この実施形態は、他の試験装置（例えば、ＪＴＡＧバウンダリスキャン・ツール、テスタＮ）がそれと関連するインターフェース（例えば、３０４または３０６）に接続されている場合にその試験装置を優先させるように、変更することも可能であると考えられる。この実施形態では、ＩＴＰツールまたはＪＴＡＧバウンダリスキャン・ツールがシステム３００に接続されているか否かを、ＭＵＸ４０２が自動的に検出する。
【００３７】
図４において、入力セレクタ３１４のＭＵＸ４０２は、ＩＴＰツールまたはＪＴＡＧバウンダリスキャン・ツールから入力信号を受信するように特定的に実施されていることに注意して欲しい。しかしながら、この実施形態の入力セレクタ３１４は、３以上の試験手段から入力信号を受信するように変更することもできると考えられる。
【００３８】
図５は、本発明で使用される例示的コンピュータシステム５００の一実施形態を示すブロック図である。システム５００は、コンピュータシステムに厳密に限定されることはないと考えられる。したがって、この実施形態のシステム５００は、どのような種類の計算装置（例えば、サーバー・コンピュータ、デスクトップ・コンピュータ、ラップトップ・コンピュータ、携帯型計算装置など）にも、よく適している。図３のシステム３００は、コンピュータシステム５００の一部として実施できることに注意して欲しい。
【００３９】
図５のコンピュータシステム５００は、情報をやり取りするためのアドレス／データ・バス５１０と、バス５１０に接続され、情報および命令を処理する１以上の中央処理装置５０２とを備える。中央処理装置（複数の場合も有り）５０２は、マイクロプロセッサ、または他の任意の種類のプロセッサである。また、コンピュータシステム５００は、バス５１０に接続され、中央処理装置（複数の場合もあり）５０２のために情報や命令を格納するコンピュータで使用可能な揮発性記憶装置５０４、例えば、ランダムアクセスメモリ（ＲＡＭ）、スタティックＲＡＭ、及びダイナミックＲＡＭ等と、バス５１０に接続され、中央処理装置（複数の場合もあり）５０２のために静的な情報や命令を格納するコンピュータ使用可能な不揮発性記憶装置５０６、例えば、リードオンリーメモリ（ＲＯＭ）、プログラマブルＲＯＭ、フラッシュメモリ、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）、及びＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）等のデータ記憶手段を更に含む。
【００４０】
また、システム５００は、システム５００を他の電子装置に接続できるようにするため、バス５１０に接続された１以上の信号生成・受信装置５０８も含む。この実施形態の通信インターフェース（複数の場合もあり）５０８には、有線通信手段または無線通信手段、あるいはそれら両方が含まれる場合がある。例えば、本発明の一実施形態では通信インターフェース５０８がシリアル通信ポートになっているが、このインタフェースは、既知の通信規格およびプロトコルのうちの任意数のもので代替することもできる。それらの通信規格およびプロトコルとしては、例えば、ＵＳＢ（Universal Serial Bus）、Ｅｔｈｅｒｎｅｔ（Ｒ）アダプタ、ＦｉｒｅＷｉｒｅ（IEEE1394）インターフェース、パラレルポート、ＳＣＳＩ（Small Computer System Interface）バス・インターフェース、赤外線（ＩＲ）通信ポート、Ｂｌｕｅｔｏｏｔｈワイヤレス通信アダプタ、ブロードバンド接続などがある。他の実施形態では、ＤＳＬ（Digital Subscriber Line）接続線が用いられる場合もある。そのような場合、通信インターフェース（複数の場合もあり）５０８は、ＤＳＬモデムを含む場合がある。さらに、通信インターフェース（複数の場合もあり）５０８は、インターネットに対する通信インタフェースを提供する場合がある。
【００４１】
オプションで、コンピュータシステム５００は、情報および命令の選択を中央処理装置（複数の場合もあり）５０２に伝えるためのバス５１０に接続された、英数字キーとファンクションキーを有する英数字入力装置５１４を含むことができる。また、コンピュータシステム５００は、ユーザ入力情報およびコマンドの選択を中央処理装置（複数の場合もあり）５０２に伝えるためのバス５１０に接続された、オプションのカーソル制御装置またはカーソル指示装置５１６をさらに含むことができる。カーソル指示装置５１６は、マウス、トラックボール、トラックパッド、光学式トラッキング装置、及びタッチスクリーン等の既知の装置の幾つかを用いて実施することができる。あるいは、カーソルは、英数字入力装置５１４からの特定のキーおよびキーシーケンスコマンドを用いた入力によって、指示すなわち動作させることができる。また、この実施形態は、例えば音声コマンドなどの他の手段を用いてカーソルを指示するのにもよく適している。
【００４２】
また、図５のシステム５００は、情報および命令を格納するため、バス５１０に接続された磁気ディスクや磁気ディスクドライブ（例えばフロッピー（Ｒ）ディスクやハードディスクなど）、あるいは光ディスクや光ディスクドライブなどのコンピュータ使用可能な大容量データ記憶装置５１８を含むこともできる。オプションの表示装置５１２は、システム５００のバス５１０に接続され、映像またはグラフィックあるいはそれら両方を表示する。オプションの表示装置５１２は、陰極線管（ＣＲＴ）、フラットパネル液晶ディスプレイ（ＬＣＤ）、電界放射型ディスプレイ（ＦＥＤ）、プラズマディスプレイなどである場合があり、あるいは、ユーザにとって認識することが可能な映像および／またはグラフィックイメージ並びに英数字を表示するのに適した他の任意の表示装置である場合もあると考えるべきである。
【００４３】
したがって、本発明の一実施形態によると、ユーザの介入や、ハードウェアおよび／またはソフトウェアに対する変更なしに、システム上でＩＴＰとＪＴＡＧバウンダリスキャンを利用することが可能になる。
【００４４】
上記の本発明の特定の実施形態の説明は、例示および説明の目的で提供したものである。それらの説明に本発明の実施形態を網羅したり本発明を開示した形態に厳密に制限する意図はなく、上記の示唆から多数の変形および変更が可能であることは明らかである。実施形態は、本発明の原理や実際の用途を最も分かりやすく説明することにより、当業者が本発明を最良に活用し、意図する特定用途に合わせて種々の実施形態に様々な変更を施すことができるようにする目的で選択され、説明されている。従って、本発明の範囲は、特許請求の範囲の記載およびその均等によって規定される。
【図面の簡単な説明】
【００４５】
【図１】コンピュータシステム内でインテル社ＩＴＰ（Ｉｎ−Ｔａｒｇｅｔ  Ｐｒｏｂｅ）とＪＴＡＧバウンダリスキャンを自動的に使用可能にするための、本発明の一実施形態に従って実施されるステップを示すフロー図である。
【図２】コンピュータシステム内で異なる技術の複数の試験装置を自動的に使用可能にするための、本発明の一実施形態に従って実施されるステップを示すフロー図である。
【図３】本発明の一実施形態に従ってコンピュータシステム内で複数のテスト技術を自動的に使用可能にするのに使用される例示的システムを示すブロック図である。
【図４】本発明の一実施形態による入力セレクタモジュールを実施するのに使用される例示的ハードウェアを示すブロック図である。
【図５】本発明により使用される例示的コンピュータシステムの一実施形態を示すブロック図である。
【符号の説明】
【００４６】
３０２  ＩＴＰインタフェース
３０４  ＪＴＡＧバウンダリスキャン・インタフェース
３０６  テスタＮインタフェース
３１４  入力セレクタモジュール
３１６  入力選択信号
３２０  マイクロプロセッサＴＡＰチェーン入出力装置
４０２  マルチプレクサ
【図１】
2004206710.tif 000003
【図２】
2004206710.tif 000004
【図３】
2004206710.tif 000005
【図４】
2004206710.tif 000006
【図５】
2004206710.tif 000007