(57)【要約】【課題】簡単な構成で良好なスペクトラム拡散が可能なスペクトラム拡散クロック発生回路の実現。【解決手段】基準クロックCLKと生成クロックCKの位相差を検出する周波数位相比較器12と、検出した位相差に応じて充放電信号を発生するチャージポンプ13と、充放電信号に応じた差信号を発生するループフィルタ14と、差信号を変調してスペクトラム拡散変調信号を生成するスペクトラム拡散変調回路19と、スペクトラム拡散信号に応じた周波数のクロックCKを発生するクロック発生器20とを備えるスペクトラム拡散クロック発生回路において、スペクトラム拡散変調回路19は、振幅が複数の異なる振幅に変化するスペクトラム拡散変調信号を生成する。【選択図】      図４
2004208037.tif 000002
【特許請求の範囲】
【請求項１】
基準クロックと生成クロックの位相差を検出する周波数位相比較器と、
前記周波数位相比較器の検出した位相差に応じて充放電信号を発生するチャージポンプと、
前記充電信号に応じた差信号を発生するループフィルタと、
前記差信号を変調してスペクトラム拡散変調信号を生成するスペクトラム拡散変調回路と、
前記スペクトラム拡散変調信号に応じた周波数の生成クロックを発生するクロック発生器とを備えるスペクトラム拡散クロック発生回路において、
前記スペクトラム拡散変調回路は、振幅が複数の異なる振幅に変化するスペクトラム拡散変調信号を生成することを特徴とするスペクトラム拡散クロック発生回路。
【請求項２】
前記スペクトラム拡散変調信号は、振幅が１周期毎に順に変化する請求項１に記載のスペクトラム拡散クロック発生回路。
【請求項３】
前記クロック発生器は、電圧制御発振器である請求項１に記載のスペクトラム拡散クロック発生回路。
【請求項４】
前記スペクトラム拡散変調回路は、複数の異なる振幅で順に変化するスペクトラム拡散アナログ電圧信号を発生するアナログ変調器と、前記差信号に前記スペクトラム拡散アナログ電圧信号を加算する電圧加算回路とを備える請求項３に記載のスペクトラム拡散クロック発生回路。
【請求項５】
前記アナログ変調器は、容量と、前記容量を一定電流で充電する状態と前記容量から前記一定電流を放電させる状態を切り替える定電流源と、前記定電流源の切替サイクルを変化させる切替制御回路とを備える請求項４に記載のスペクトラム拡散クロック発生回路。
【請求項６】
前記スペクトラム拡散変調回路は、周期毎に最大値と最小値の間を連続的に変化し、前記最大値と前記最小値の少なくとも一方が周期毎に複数の異なる値に順に変化する出力コードを発生するデジタル制御回路と、前記出力コードに応じたスペクトラム拡散電圧信号を発生する電圧デジタルアナログ変換回路と、前記差信号に前記スペクトラム拡散電圧信号を加算する電圧加算回路とを備える請求項３に記載のスペクトラム拡散クロック発生回路。
【請求項７】
電圧信号である前記差信号を差電流信号に変換する電圧電流変換回路を更に備え、
前記クロック発生器は、電流制御発振器であり、
前記スペクトラム拡散変調回路は、周期毎に最大値と最小値の間を連続的に変化し、前記最大値と前記最小値の少なくとも一方が周期毎に複数の異なる値に順に変化する出力コードを発生するデジタル制御回路と、前記電圧電流変換回路と前記電流制御発振器の間に設けられ、前記差電流信号を前記出力コードに応じて変調してスペクトラム拡散電流変調信号を生成する電流可変回路とを備える請求項１に記載のスペクトラム拡散クロック発生回路。
【請求項８】
前記電流可変回路は、前記出力コードをアナログ信号のスペクトラム拡散電流信号に変換して差電流信号に加算する電流デジタルアナログ変換回路とを備える請求項７に記載のスペクトラム拡散クロック発生回路。
【請求項９】
前記デジタル制御回路は、クロックを分周する分周比の異なる複数の分周器と、前記複数の分周器の出力を順に選択する切替コントローラと、選択された分周クロックをカウントするアップダウンカウンタと、前記分周クロックをカウントして所定カウント数毎に前記アップダウンカウンタのアップ動作とダウン動作を切り替えるカウンタとを備える請求項６又は７に記載のスペクトラム拡散クロック発生回路。
【請求項１０】
前記デジタル制御回路は、プログラム制御のコンピュータシステムである請求項６又は７に記載のスペクトラム拡散クロック発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電磁波輻射を低減するため、周期が微小量変動するクロック信号を発生するスペクトラム拡散クロック発生回路に関する。
【０００２】
【従来の技術】
近年、半導体装置の高速化、高集積化に伴い装置からの電磁波輻射が問題となっている。動作周波数の高速化に伴い、信号の波長短くなり、接続回路または基板内部の配線長は高周波信号の波長とほぼ同じ程度になるので、配線などの接続部はアンテナとして機能し、周囲への電磁波輻射が急激に増加してしまう。高速なクロックで動作する半導体素子を用いた電子機器の電磁波輻射により、電子機器間の相互干渉による誤動作、通信装置への妨害などの悪影響が発生する。
【０００３】
このような問題を解決するため、現在電磁波輻射が問題になる電子機器では、回路の配置などを改良して電磁波輻射を低減するほか、電磁波遮蔽により周囲への電磁波の漏れを低減させるなどの対策が行われている。しかし、携帯機器などでは小型化、軽量化が要求されるので、電磁波輻射を低減するための遮蔽を十分に行うことが難しいという問題があった。
【０００４】
そこで、半導体装置の動作クロックを微小に変動させることにより、クロックのスペクトラム拡散を行い、電磁波輻射を低減することが行われており、そのようなクロックを発生するスペクトラム拡散クロック発生（ＳＳＣＧ）回路が提案されている。（特開２０００−１０１４２４号公報など）
図１は、従来のＳＳＣＧ回路の構成例を示す図である。この例は、ＰＬＬ(Phase Locked Loop)回路を利用して基準クロックＣＬＫからそのＭ／Ｎ倍の周波数のクロックＣＫを発生する回路である。この回路は、１／Ｎ分周器１１、周波数位相比較器１２、チャージポンプ（ＣＰ）１３、ループフィルタ１４、電圧制御発振器（ＶＣＯ）１７、１／Ｍ分周器１８、変調器１５、電圧加算回路１６から構成される。周波数位相比較器１２が１／Ｎ分周されたＣＬＫと１／Ｍ分周されたＣＫの位相差を検出し、位相差に応じてＣＰ１３を制御する信号を出力する。
ＣＰ１３は、位相差に応じてループフィルタ１４を充放電する信号を出力し、ループフィルタ１４の一端に位相差に応じた差電圧が発生する。従来のスペクトラム拡散を行わないクロック発生回路では、この差電圧がＶＣＯ１７に印加され、それに応じて一定の周期のクロックが発生される。しかし、ＳＳＣＧ回路では、変調器１５が、図２に示すような小さな振幅の所定の周期で変動するスペクトラム変調信号を出力し、電圧加算回路１６でこのスペクトラム変調信号を差電圧に加算してＶＣＯ１７に印加する。これにより、発生されるクロックＣＫの周期は、基準クロックＣＬＫの周期のＭ／Ｎ倍の周期を中心として、所定のサイクルで変動することになる。周期の変動率及び変動のサイクルは変調器の発生するスペクトラム変調信号により決定される。なお、ＰＬＬ回路の応答時間はスペクトラム変調信号の周期より十分に長く設定されている。
【０００５】
スペクトラム変調信号は、図２のような三角波が使用されるのが一般的であった。しかし、三角波を使用すると、拡散により生じるスペクトラムの幅の両端にピークが発生するため、この部分の電磁波輻射が大きくなるという問題があった。
【０００６】
そこで、特開平７−２３５８６２号公報及び特開平９−９８１５２号公報は、スペクトラム変調信号として図３に示すような波形を使用することを開示している。これにより上記のピークが低くなり、電磁波輻射が低減される。
【０００７】
また、特開平８−２９２８２０号公報は、スペクトラム変調信号の周期をランダムに変化させる構成を開示している。周期をランダムに変化させることにより電磁波輻射が低減される。
【０００８】
【特許文献１】
特開２０００−１０１４２４号公報（全体）
【特許文献２】
特開平７−２３５８６２号公報（図３）
【特許文献３】
特開平９−９８１５２号公報（図３）
【特許文献４】
特開平８−２９２８２０号公報（全体）
【０００９】
【発明が解決しようとする課題】
しかしながら、図３に示すような波形を発生するのは容易ではなく、そのような波形を発生する回路は規模が大きくなり、高コストになるという問題があった。
【００１０】
また、スペクトラム変調信号の周期をランダムに変化させると、発生されるクロックの周期が短時間に大きく変化する場合が発生する。これはＳＳＣＧ回路の動作の点からも好ましくない。また発生したクロックを論理回路などに使用する場合、変化の範囲は大きくても時間に対する変化率が小さければ動作上の問題は生じないが、突然周期が大きく変化すると正常に動作できないという問題を生じる。
【００１１】
本発明は、簡単な構成でより一層電磁波輻射が低減できるスペクトラム拡散クロック発生回路の実現を目的とする。
【００１２】
【課題を解決するための手段】
上記目的を実現するため、本発明のスペクトラム拡散クロック発生回路は、スペクトラム拡散変調回路が差信号を変調して、振幅が複数の異なる振幅に変化するスペクトラム拡散変調信号を生成することを特徴とする。ペクトラム拡散変調信号は、周期が１周期毎に順に変化することが望ましい。
【００１３】
図４は、本発明のスペクトラム拡散クロック発生回路の原理構成図である。図４に示すように、本発明のスペクトラム拡散クロック発生回路は、基準クロックＣＬＫと生成クロックＣＫの位相差を検出する周波数位相比較器１２と、検出した位相差に応じて充放電信号を発生するチャージポンプ１３と、差信号を発生するループフィルタ１４と、差信号を変調してスペクトラム拡散変調信号を生成するスペクトラム拡散変調回路１９と、スペクトラム拡散変調信号に応じた周波数の生成クロックを発生するクロック発生器２０とを備えるスペクトラム拡散クロック発生回路において、スペクトラム拡散変調回路１９は、振幅が複数の異なる振幅に変化するスペクトラム拡散変調信号を生成することを特徴とする。
【００１４】
図５は、本発明の原理を説明する図である。従来のＳＳＣＧ回路においては、図２に示すような一定の周期で変化する三角波のスペクトラム拡散変調信号が差信号に加算されていた。そのため、そのスペクトラム成分は、図５の（Ｂ）および（Ｃ）に示すように、スペクトラムの両側が中心部より高くなり、この部分の電磁波輻射が小さくならないという問題があった。これに対して、本発明では、図５の（Ａ）ように、スペクトラム拡散変調信号の振幅を変化させる。この場合のスペクトラム成分は、図５の（Ｂ）の振幅の小さな場合のスペクトラムと図５の（Ｃ）の振幅の大きな場合のスペクトラムを合成した図５の（Ｄ）に示すようになり、スペクトラムの両端の部分が低くなる。
【００１５】
このように、本発明によれば、スペクトラム拡散変調信号の振幅が複数の異なる周期に変化するので、振幅が一定の場合に比べてスペクトラムの両端の部分を低くすることができ、電磁波輻射を一層低減できる。また、スペクトラム拡散変調信号の振幅は、１周期毎に隣接する周期との間で急激な変化を生じないように変化することが望ましい。例えば、スペクトラム拡散変調信号が、図５の（Ａ）のように、ゼロレベルを中心として正負のレベルに変化する場合には、信号がゼロレベルの時に振幅を変化させる。また、最小レベルが一定である場合には、最小レベルの時に振幅を変化させる。これにより、スペクトラム拡散変調信号が途中で急激にレベルが変化することがなく、隣接するクロックパルスの周期の差であるサイクルツーサイクル(cycle-to-cycle)ジッタは小さい。従って、発生したクロックを論理回路などに使用する場合も回路動作上の問題は生じない。
【００１６】
また、図５の（Ａ）は、大きな振幅と小さな振幅の２種類の振幅の組合せであるが、振幅の種類は３種類以上として、それらを組み合わせることも可能である。
【００１７】
また、振幅と合わせてスペクトラム拡散変調信号の周期を複数の異なる周期に順に変化させるようにしてもよい。
【００１８】
クロック発生器としては、電圧制御発振器（ＶＣＯ）が使用できる。クロック発生器としてＶＣＯを使用する場合には、ループフィルタの一端に生じる差電圧に、スペクトラム拡散変調回路で発生するスペクトラム拡散変調信号を加算すればスペクトラム拡散変調信号が得られ、その信号をＶＣＯに印加する。
【００１９】
クロック発生器としてＶＣＯを使用する場合に、スペクトラム拡散変調回路はアナログ回路でもデジタル回路でも実現できる。スペクトラム拡散変調回路をアナログ回路で実現する場合には、例えば、アナログ変調器で複数の異なる振幅に変化するスペクトラム拡散アナログ電圧信号を発生し、電圧加算回路で差信号にスペクトラム拡散アナログ電圧信号を加算する。アナログ変調器は、容量と、容量を一定電流で充電する状態と容量から一定電流を放電させる状態を切り替える定電流源と、定電流源の切替サイクルを変化させる切替制御回路とを備えることにより実現できる。
【００２０】
スペクトラム拡散変調回路をデジタル回路で実現する場合には、デジタル制御回路で、最大値と最小値の間を連続的に変化し、最大値と最小値の少なくとも一方が周期毎に複数の異なる値に順に変化する出力コードを発生するデジタル制御回路と、出力コードに応じたスペクトラム拡散電圧信号を発生する電圧デジタルアナログ変換回路と、差信号にスペクトラム拡散電圧信号を加算する電圧加算回路とを備えることにより実現できる。
【００２１】
本出願人は、特願２００２−２６６６３１号で、ＶＣＯを使用せずに、電圧電流変換回路で差電圧を差電流信号に変換し、電流可変回路で差電流信号をスペクトラム拡散変調し、電流発振器（ＩＣＯ）にスペクトラム拡散変調信号を印加する構成を開示しており、本発明はこれにも適用可能である。
【００２２】
本発明を特願２００２−２６６６３１号に開示された構成に適用する場合には、差電圧を差電流信号に変換する電圧電流変換回路を更に備え、クロック発生器としてＩＣＯを使用する。スペクトラム拡散変調回路は、最大値と最小値の間を連続的に変化し、最大値と最小値の少なくとも一方が周期毎に複数の異なる値に順に変化する出力コードを発生するデジタル制御回路と、電圧電流変換回路と電流制御発振器の間に設けられ、差電流信号を出力コードに応じて変調してスペクトラム拡散電流変調信号を生成する電流可変回路とを備える。
【００２３】
電流可変回路は、出力コードをアナログ信号のスペクトラム拡散電流信号に変換して差電流信号に加算するデジタルアナログ変換電流回路とを備えることにより実現される。電流可変回路は、高周波成分を除去するローパスフィルタを更に備えることが望ましい。
【００２４】
また、スペクトラム拡散変調回路は、所定の周期で値が順に変化するスペクトラム変調コードと所定の周期毎に複数の異なる値に順に変化するレベル変化コードとを発生するデジタル制御回路と、電圧電流変換回路と電流制御発振器の間に設けられ、差電流信号の所定の比率の電流信号をスペクトラム変調コードに従って変調する第１の電流可変回路と、第１の電流可変回路の出力をレベル変化コードに従って増幅する第２の電流可変回路とを備え、第２の電流可変回路の出力を差電流信号に加算することでも実現できる。また、この構成で、レベル変化を先に行うことも可能であり、その場合には、第１の電流可変回路が差電流信号の所定の比率の電流信号をレベル変化コードに従って増幅し、第２の電流可変回路が第１の電流可変回路の出力をスペクトラム変調コードに従って変調する。
【００２５】
デジタル制御回路は、クロックを分周する分周比の異なる複数の分周器と、複数の分周器の出力を順に選択する切替コントローラと、選択された分周クロックをカウントするアップダウンカウンタと、分周クロックをカウントして所定カウント数毎にアップダウンカウンタのアップ動作とダウン動作を切り換えるカウンタとを備えることにより実現される。
【００２６】
また、デジタル制御回路は、プログラム制御のコンピュータシステムでも実現できる。
【００２７】
【発明の実施の形態】
図６は、本発明の第１実施例のスペクトラム拡散クロック発生（ＳＳＣＧ）回路の構成を示す図である。図示のように、図１に示した回路と同様にＰＬＬ回路を使用して基準クロックＣＬＫからＭ／Ｎ倍のクロックＣＫを発生させる回路であり、変調器２２が発生するスペクトラム拡散変調信号の振幅が、順に変化する点が従来例と異なる。
【００２８】
図６に示すように,第１実施例のＳＳＣＧ回路では、制御回路２１が図７示すような出力コードを発生し、変調器２２に出力する。この出力コードは、第１の周期において、値が中間値から第１の最大値まで増加した後第１の最小値まで減少して再び増加する。そして、中間値になると次の第２の周期に入り、値が中間値から第２の最大値まで増加した後第２の最小値まで減少して再び増加する。そして中間値になると再び第１の周期に入り、以下同様の動作を繰り返す。この例では、第１と第２の周期は１周期の長さも異なる。
【００２９】
変調器２２は電圧アナログデジタル変換器（ＶＤＡＣ）であり、出力コードをアナログ電圧信号に変換する。これにより、周期毎に振幅および周期の変化するスペクトラム拡散変調アナログ電圧信号が得られる。なお、出力コードの最小ビットに対応する電圧変化幅のために電圧信号がなめらかに変化しない場合には、ローパスフィルタを使用して平滑化する。電圧加算回路１６は、ループフィルタ１４の一端に発生する差電圧にスペクトラム拡散変調アナログ電圧信号を加算する。これにより、ＶＣＯ１７に印加される電圧は小さな振幅で変化し、しかも振幅および周期が周期毎に変化する。従って、ＶＣＯ１７が発生するクロックＣＫは、各周期内で周波数（周期）が小さな範囲で連続的に変化し、しかも周期内の周波数の最高値と最小値が周期毎に変化する。さらに、周期自体も変化することになる。
【００３０】
制御回路２１は、マイクロコンピュータやＤＳＰなどのプログラム制御によるコンピュータシステムで実現できる。この場合には、外部からの制御に応じて出力コードを変更することが可能である。
【００３１】
制御回路２１は、デジタル論理回路などで実現することが可能である。図８は、デジタル論理回路で実現した制御回路２１の構成とその動作を示す図である。
図８の（Ａ）に示すように、制御回路２１は、クロックをカウントするアップダウンカウンタ２３と、アップダウンカウンタ２３を制御する切替カウンタ２４とを有する。アップダウンカウンタ２３は、カウント値をｎビットの２進コードで出力する。図８の（Ｂ）に示すように、切替カウンタ２４は、クロックをカウントし、カウント値が所定値になるとアップダウンカウンタ２３のアップカウント動作とダウンカウント動作を切り替え、しかも所定値を順次１３，１４，１３，１２の順に切替、以下この動作を繰り返す。これにより、図７のように変化する出力コードが制御出力として得られる。カウント値は、制御出力として出力される最小値がゼロであることが望ましいが、特には限定されず、どのような値でもよい。例えば、最小値が０で最大値が１５である第１の周期と、最小値が１で最大値が１４である第２の周期を交互に繰り返してもよいが、それ以外の任意の値、例えば最小値が５で最大値が３０である第１の周期と、最小値が７で最大値が２８である第２の周期を交互に繰り返すという具合にどのような値でも構わない。但し、最小値がゼロでないと、ＰＬＬの制御およびスペクトラム拡散に関係しないオフセット成分が、ＶＣＯに印加される電圧信号に加えられることになるので制御の上からは望ましくない。
【００３２】
また、変調器２２がコードに応じて出力する電圧レベルは、ループフィルタ１４の一端に生じる差電圧に対してスペクトラム拡散変調の変動率に応じて設定する。
【００３３】
図９は、本発明の第２実施例のＳＳＣＧ回路の構成を示す図である。第１実施例ではスペクトラム拡散変調アナログ電圧信号をデジタル処理により生成していたが、第２実施例ではアナログ処理によりスペクトラム拡散変調アナログ電圧信号を生成する。
【００３４】
図１０の（Ａ）は、図９のスイッチ切替制御回路３１とアナログ回路変調器３２の回路構成を示す図であり、図１０の（Ｂ）はアナログ変調器の動作を示す図である。図１０の（Ａ）に示すように、この回路では、容量値Ｃ１の容量素子が設けられており、容量素子の一端はグランドに接続されている。参照番号３３で示す部分は、カレントミラー回路により、定電流回路の流す電流Ｉに等しい電流を、容量に供給（充電）又は容量から流出（放電）させる電流源回路であり、スイッチ切替回路３１からの制御で、充電と放電が切り替わる。電流源回路を充電状態にすると、容量は電流Ｉで充電され、容量の端子の電圧（アナログ変調器出力電圧）は増加する。次に、電流源回路を放電状態にすると、容量から電流Ｉが放電され、アナログ変調器出力電圧が減少する。容量値と電流値は一定であるから、充電時間と放電時間の長さを変化させると、最高電圧と最小電圧が変化する。そこで、図１０の（Ｂ）に示すように、電圧が増加する途中で中間値になると、１／４周期に相当する充電時間ｔ１だけ充電すると電圧は最高電圧ＶＨ１になる。次に、放電時間２ｔ１だけ放電すると電圧は最小電圧ＶＬ１になる。次に充電時間ｔ１だけ充電すると電圧は中間電圧になる。さらにｔ１より短い充電時間ｔ２だけ充電すると電圧はＶＨ１より小さい最高電圧ＶＨ２になる。次に、放電時間２ｔ２だけ放電すると電圧はＶＬ１より高い最小電圧ＶＬ２になる。次に充電時間ｔ２だけ充電すると電圧は中間電圧になる。以下同じ動作を繰り返す。
【００３５】
このようにして、周期毎に振幅が変化するスペクトラム拡散電圧信号が得られる。第２実施例でも、スペクトラム拡散電圧信号の振幅と周期の両方が変化する。振幅のみが変化し、周期は変化しないスペクトラム拡散電圧信号を生成するには、例えば、図１０の（Ａ）の回路で、異なる電流を充電又は放電する定電流源を設け、１周期毎に使用する電源を切り替えればよい。この場合、スイッチ切替回路３１は一定の周期で充電と放電を切り替えればよい。
【００３６】
なお、ここでは、２つの振幅に切り替える例を示したが、３つ以上の振幅に切り替えることも可能である。
【００３７】
図１１は、本発明の第３実施例のＳＳＣＧ回路の構成を示す図であり、前述の特願２００２−２６６６３１号に開示された構成に、本発明を適用した実施例である。図１１に示すように、図６の第１実施例の回路と類似の構成を有し、電圧加算回路１６とＶＣＯ１７と制御回路２１と変調器（ＶＤＡＣ）２２の替わりに、電圧電流変換（Ｖ−Ｉ変換）回路４２と電流デジタルアナログ変換器（ＩＤＡＣ）４３と電流発振器（ＩＣＯ）４４と制御回路４１が設けられている点が異なる。Ｖ−Ｉ変換回路４２は、ループフィルタ１４の端子電圧（差電圧）を差電流信号に変換する。電流可変回路に相当するＩＤＡＣ４３が、制御回路４１からの出力コードに従って差電流信号をスペクトラム拡散変調し、変調したスペクトラム拡散変調電流信号を電流発振器（ＩＣＯ）４４に印加する。
【００３８】
図１２は周波数位相比較器の回路構成を示す図であり、図１３はチャージポンプ回路１３の構成を示す図である。これらの回路は第１実施例から第３実施例で使用できる。これらの回路については広く知られているので、ここでは説明を省略する。
【００３９】
図１４は第３実施例で使用するＶ−Ｉ変換回路の回路構成を、図１５は第３実施例で使用するＩＣＯ回路の構成を、図１６は第３実施例で使用するＩＤＡＣ回路の回路構成を示す。これらの回路については、特願２００２−２６６６３１号に開示されており、詳しい説明は省略し、関係する動作についてのみ述べる。
【００４０】
第３実施例の制御回路４１は、図８に示した論理回路で構成され、図７に示したような制御コードを発生して、ＩＤＡＣ４３に出力する。
【００４１】
図１６に示すように、ＩＤＡＣ４３は、トランジスタＴｒ１１〜Ｔｒ１５，Ｔｒ２０，Ｔｒ３０〜Ｔｒ３ｎで構成されるカレントミラー回路を有し、トランジスタのサイズを図示のように適宜設定することにより、Ｔｒ２０にはＶ−Ｉ変換回路４２の出力する電流Ｉｒｅｆの９０％の電流が流れ、Ｔｒ３ｎにはＩｒｅｆの１０％の電流が流れ、Ｔｒ３２にはＩｒｅｆの（２０×1/2n-2）％の電流が流れ、Ｔｒ３１にはＩｒｅｆの（２０×1/2n-1）％の電流が流れ、Ｔｒ３０にはＩｒｅｆの（２０×1/2n）％の電流が流れる。出力コードのビットデータ／Ｄ０〜／Ｄｎにより、Ｔｒ４ｎ〜Ｔｒ４０が導通状態になると対応するＴｒ３ｎ〜Ｔｒ３０を通る電流が流れる。従って、Ｔｒ４ｎ〜Ｔｒ４０をすべて非導通状態にすると、Ｔｒ２０を流れるＩｒｅｆの９０％の電流量が出力され、Ｔｒ４ｎ〜Ｔｒ４０をすべて導通状態にすると、Ｔｒ２０を流れるＩｒｅｆの９０％の電流量に加えてＴｒ３ｎ〜Ｔｒ３０を通る電流が流れ、Ｉｒｅｆの約１１０％の電流量が出力される。すなわち、出力コードのビットデータ／Ｄ０〜／Ｄｎを適当な値に設定することにより、Ｉｒｅｆの９０％から約１１０％の間の適当な電流量が出力される。従って、ｎ＝３とすると、／Ｄ０〜／Ｄ３の４ビットの出力コードに応じてＩｒｅｆの９０％から約１１０％の間を１５段階に約１．４％ずつ電流量を変化させることができる。
【００４２】
従って、図８の（Ｂ）のように変化するアップダウンカウンタ５８の出力コードを図１６のＩＤＡＣ４３に印加することにより、電流は第１の周期ではＩｒｅｆの９０％から１０８．６％の間で約１．４％ずつ変化し、第２の周期では、Ｉｒｅｆの９１．４％から１０７．２％の間で約１．４％ずつ変化することになる。なお、第１の周期と第２の周期では周期が約７％異なる。
【００４３】
このような電流が印加されるので、ＩＣＯ４４は周波数（周期）が約１．４％ずつ約±１０％の間で増加と減少を繰返し、その変化幅および周期が変化するクロックＣＫを発生する。
【００４４】
なお、第３実施理例では、ＩＤＡＣの変調に使用するトランジスタの個数を４個（ｎ＝３）とし、出力コードも４ビットとしたが、ＩＤＡＣの変調に使用するトランジスタの個数および出力コードのビット数を大きくし、１５段階に変化するコードとすれば、すなわち出力コードで表せる値の範囲の一部のみを変調に使用すれば、それに応じて変動の範囲は小さくなる。
【００４５】
さらに、図１６に示すＩＤＡＣでは、ＴＲ２０によりベース部分としてＩｒｅｆの９０％の電流が流れ、ＴＲ３０〜Ｔｒ３ｎとＴＲ４０〜Ｔｒ４ｎの組によりＩｒｅｆの２０％を変化できるようにした。これによりトランジスタの個数を少なくして高分解能の変調が行えるようになる。しかし、後述する図２０のＩＤＡＣのように、Ｔｒ１２，Ｔｒ１４，Ｔｒ２０を削除してＴｒ１３のＴｒサイズ比を１にした上でｎを大きくして出力電流を全範囲に渡って高分解能で変化可能にしてもよい。
【００４６】
いずれにしてもＩＤＡＣの変化範囲および分解能は任意に設定することが可能であり、例えば、最小ビットに相当する変化量を０．１％とすれば、第１の周期では９７％から１００％を０．２％ずつ変化させ、第２の周期では９７．８％から９９．３％を０．１％ずつ変化させという具合に、周期は変化せず振幅のみを変化させることも可能である。
【００４７】
図１７は、本発明の第４実施例のＳＳＣＧ回路の構成を示す図である。第４実施例のＳＳＣＧ回路は、第３実施例の制御回路４１の代わりにマイクロコンピュータ又はＤＳＰで図７のようなコードを生成する制御回路４５を設けた点、およびＩＤＡＣ４３に図２２に示すようなローパスフィルタ付きＩＤＡＣを使用した点が第３実施例と異なる。
【００４８】
マイクロコンピュータやＤＳＰなどのプログラム制御のコンピュータシステムを使用すれば、図８のようなコードを容易に生成することが可能であることは第１実施例で説明した。また、コンピュータシステムのメモリ容量が十分で、多数のコードを生成することが可能であれば、使用状況に応じて出力するコードを選択することも可能である。さらに、使用状況に応じてプログラムを書き換えて所望のコードが出力されるようにすることも可能である。
【００４９】
また、図１８のＩＤＡＣは、図１６のＩＤＡＣの電流出力部に抵抗Ｒと容量Ｃで構されるローパスフィルタ（ＬＰＦ）を設け、その出力をさらにカレントミラー回路で出力するようにした回路である。この回路により、出力コードの最小ビット／Ｄｎの変化に起因して発生する出力電流の変化が平滑化され、グリッチ（ノイズ）を低減できる。グリッチのある電流信号がＩＣＯに供給されると、ＩＣＯはグリッチに従った高周波数の信号を出力する。そのため、ＰＬＬがロック状態から外れてしまい、基準周波数に収束できなくなるという問題を発生するが、ＬＰＦ付きＩＤＡＣを使用すればこのような問題を生じない。
【００５０】
図１９は、本発明の第５実施例のＳＳＣＧの構成を示す図である。第１実施例から第４実施例では、スペクトラム拡散変調信号の振幅を変化させると共に周期も変化していた。上記のようにＩＤＡＣを高分解能にして周期を変化させずに振幅のみ変化させることも可能であるが、第５実施例では、さらに別の方法で周期を変化させずに振幅のみ変化させる。
【００５１】
図１９に示すように、第５実施例のＳＳＣＧは第４実施例において、第１ＩＤＡＣ５１と第２ＩＤＡＣ５２とそれらを制御する制御回路５３とを設け、Ｖ−Ｉ変換回路４２の出力を分岐してスペクトラム拡散変調した信号を、元のＶ−Ｉ変換回路４２の出力に加算してＩＣＯ４４に印加する。
【００５２】
図２０は第１ＩＤＡＣ５１の構成を示す図であり、図２１は第２ＩＤＡＣ５２の構成を示す図である。第１ＩＤＡＣ５１は、図１６のＩＤＡＣにおいて、Ｔｒ１２，Ｔｒ１４，Ｔｒ２０を削除してＴｒ１３のＴｒサイズ比をＸにしたもので、電流入力Ｉｒｅｆを、ゼロからＩｒｅｆ（１−１／２n）／Ｘまでｎビットで制御できる。第２ＩＤＡＣ５２は、同様に、電流入力Ｉｒｅｆを、Ｉｒｅｆ／（２mＹ）からＩｒｅｆ／Ｙまでｍビットで制御できる。従って、Ｙとｍビットの制御コードとを適宜設定することによりこの範囲で任意の増幅率で増幅を行えることになる。
【００５３】
第５実施例では、制御回路５３が出力する制御コードに従って第１ＩＤＡＣ５１によりＩｒｅｆの１／Ｘの電流を従来と同様に固定の振幅および周期でスペクトラム拡散変調を行う。そして、第２ＩＤＡＣ５２は、スペクトラム拡散変調の１周期の間一定の増幅率で増幅を行う、周期が変わると増幅率を変化させる。これにより周期は一定で周期毎に振幅のみが変化するスペクトラム拡散変調信号が得られる。このスペクトラム拡散変調信号をＶ−Ｉ変換回路４２からのＩｒｅｆに加算して（単に信号線を接続すればよい）ＩＣＯ４４に印加すればよい。
【００５４】
なお、第１ＩＤＡＣ５１と第２ＩＤＡＣ５２の配置を逆にして、先に周期毎に増幅率を変化させて増幅を行い、増幅した電流信号に対して従来と同じスペクトラム拡散変調することも可能である。
【００５５】
（付記１）  基準クロックと生成クロックの位相差を検出する周波数位相比較器と、
前記周波数位相比較器の検出した位相差に応じて充放電信号を発生するチャージポンプと、
前記充電信号に応じた差信号を発生するループフィルタと、
前記差信号を変調してスペクトラム拡散変調信号を生成するスペクトラム拡散変調回路と、
前記スペクトラム拡散変調信号に応じた周波数の生成クロックを発生するクロック発生器とを備えるスペクトラム拡散クロック発生回路において、
前記スペクトラム拡散変調回路は、振幅が複数の異なる振幅に変化するスペクトラム拡散変調信号を生成することを特徴とするスペクトラム拡散クロック発生回路。（１）
（付記２）  前記スペクトラム拡散変調信号は、振幅と共に周期も複数の異なる周期に変化する付記１に記載のスペクトラム拡散クロック発生回路。
【００５６】
（付記３）  前記スペクトラム拡散変調信号は、振幅が１周期毎に順に変化する付記１に記載のスペクトラム拡散クロック発生回路。（２）
（付記４）  前記クロック発生器は、電圧制御発振器である付記１に記載のスペクトラム拡散クロック発生回路。（３）
（付記５）  前記スペクトラム拡散変調回路は、複数の異なる振幅で順に変化するスペクトラム拡散アナログ電圧信号を発生するアナログ変調器と、前記差信号に前記スペクトラム拡散アナログ電圧信号を加算する電圧加算回路とを備える付記４に記載のスペクトラム拡散クロック発生回路。（４）
（付記６）  前記アナログ変調器は、容量と、前記容量を一定電流で充電する状態と前記容量から前記一定電流を放電させる状態を切り替える定電流源と、前記定電流源の切替サイクルを変化させる切替制御回路とを備える付記５に記載のスペクトラム拡散クロック発生回路。（５）
（付記７）  前記スペクトラム拡散変調回路は、周期毎に最大値と最小値の間を連続的に変化し、前記最大値と前記最小値の少なくとも一方が周期毎に複数の異なる値に順に変化する出力コードを発生するデジタル制御回路と、前記出力コードに応じたスペクトラム拡散電圧信号を発生する電圧デジタルアナログ変換回路と、前記差信号に前記スペクトラム拡散電圧信号を加算する電圧加算回路とを備える付記４に記載のスペクトラム拡散クロック発生回路。（６）
（付記８）  電圧信号である前記差信号を差電流信号に変換する電圧電流変換回路を更に備え、
前記クロック発生器は、電流制御発振器であり、
前記スペクトラム拡散変調回路は、周期毎に最大値と最小値の間を連続的に変化し、前記最大値と前記最小値の少なくとも一方が周期毎に複数の異なる値に順に変化する出力コードを発生するデジタル制御回路と、前記電圧電流変換回路と前記電流制御発振器の間に設けられ、前記差電流信号を前記出力コードに応じて変調してスペクトラム拡散電流変調信号を生成する電流可変回路とを備える付記１に記載のスペクトラム拡散クロック発生回路。（７）
（付記９）  前記電流可変回路は、前記出力コードをアナログ信号のスペクトラム拡散電流信号に変換して差電流信号に加算する電流デジタルアナログ変換回路とを備える付記８に記載のスペクトラム拡散クロック発生回路。（８）
（付記１０）  電圧信号である前記差信号を差電流信号に変換する電圧電流変換回路を更に備え、
前記クロック発生器は、電流制御発振器であり、
前記スペクトラム拡散変調回路は、
所定の周期で値が順に変化するスペクトラム変調コードと前記所定の周期毎に複数の異なる値に順に変化するレベル変化コードとを発生するデジタル制御回路と、
前記電圧電流変換回路と前記電流制御発振器の間に設けられ、前記差電流信号の所定の比率の電流信号を前記スペクトラム変調コードに従って変調する第１の電流可変回路と、
前記第１の電流可変回路の出力を前記レベル変化コードに従って増幅する第２の電流可変回路とを備え、前記第２の電流可変回路の出力を前記差電流信号に加算する付記１に記載のスペクトラム拡散クロック発生回路。
【００５７】
（付記１１）  電圧信号である前記差信号を差電流信号に変換する電圧電流変換回路を更に備え、
前記クロック発生器は、電流制御発振器であり、
前記スペクトラム拡散変調回路は、
所定の周期で値が順に変化するスペクトラム変調コードと前記所定の周期毎に複数の異なる値に順に変化するレベル変化コードとを発生するデジタル制御回路と、
前記電圧電流変換回路と前記電流制御発振器の間に設けられ、前記差電流信号の所定の比率の電流信号を前記レベル変化コードに従って増幅する第１の電流可変回路と、
前記第１の電流可変回路の出力を前記スペクトラム変調コードに従って変調する第２の電流可変回路とを備え、前記第２の電流可変回路の出力を前記差電流信号に加算する付記１に記載のスペクトラム拡散クロック発生回路。
【００５８】
（付記１２）  前記デジタル制御回路は、クロックを分周する分周比の異なる複数の分周器と、前記複数の分周器の出力を順に選択する切替コントローラと、選択された分周クロックをカウントするアップダウンカウンタと、前記分周クロックをカウントして所定カウント数毎に前記アップダウンカウンタのアップ動作とダウン動作を切り替えるカウンタとを備える付記７、８、１０又は１１のいずれかに記載のスペクトラム拡散クロック発生回路。（９）
（付記１３）  前記デジタル制御回路は、プログラム制御のコンピュータシステムである付記７、８、１０又は１１のいずれかに記載のスペクトラム拡散クロック発生回路。（１０）
【００５９】
【発明の効果】
以上説明したように、本発明によれば、簡単な構成で良好なスペクトラム拡散が可能なスペクトラム拡散クロック発生回路が実現できる。
【図面の簡単な説明】
【図１】従来のスペクトラム拡散クロック発生（ＳＳＣＧ）回路の構成例を示す図である。
【図２】従来例における変調器出力（スペクトラム拡散変調信号）を示す図である。
【図３】従来例における変調器出力（スペクトラム拡散変調信号）の別の例を示す図である。
【図４】本発明の原理構成を示す図である。
【図５】本発明の原理を説明する図であり、本発明のスペクトラム拡散変調信号の例を示す図である。
【図６】本発明の第１実施例のＳＳＣＧの構成を示す図である。
【図７】第１実施例における制御回路の出力（コードの変化）を示す図である。
【図８】第１実施例の制御回路を論理回路で実現する構成と動作を示す図である。
【図９】本発明の第２実施例のＳＳＣＧの構成を示す図である。
【図１０】第２実施例におけるアナログ変調回路の回路構成および動作を示す図である。
【図１１】本発明の第３実施例のＳＳＣＧの構成を示す図である。
【図１２】周波数位相比較器の回路構成を示す図である。
【図１３】チャージポンプ回路の回路構成を示す図である。
【図１４】電圧電流変換（Ｖ−Ｉ変換）回路の回路構成を示す図である。
【図１５】電流制御発振回路（ＩＣＯ）の回路構成を示す図である。
【図１６】電流デジタルアナログ変換器（ＩＤＡＣ）の回路構成を示す図である。
【図１７】本発明の第４実施例のＳＳＣＧの構成を示す図である。
【図１８】ローパスフィルタ付きＩＤＡＣの回路構成を示す図である。
【図１９】本発明の第５実施例のＳＳＣＧの構成を示す図である。
【図２０】第５実施例の第１ＩＤＡＣの回路構成を示す図である。
【図２１】第５実施例の第２ＩＤＡＣの回路構成を示す図である。
【符号の説明】
１１…１／Ｎ分周器
１２…周波数位相比較器
１３…チャージポンプ回路
１４…ループフィルタ
１６…電圧加算回路
１７…ＶＣＯ
１８…１／Ｍ分周器
１９…スペクトラム拡散変調回路
２０…クロック発生器
２１…制御回路
２２…変調器（ＶＤＡＣ）
【図１】
2004208037.tif 000003
【図２】
2004208037.tif 000004
【図３】
2004208037.tif 000005
【図４】
2004208037.tif 000006
【図５】
2004208037.tif 000007
【図６】
2004208037.tif 000008
【図７】
2004208037.tif 000009
【図８】
2004208037.tif 000010
【図９】
2004208037.tif 000011
【図１０】
2004208037.tif 000012
【図１１】
2004208037.tif 000013
【図１２】
2004208037.tif 000014
【図１３】
2004208037.tif 000015
【図１４】
2004208037.tif 000016
【図１５】
2004208037.tif 000017
【図１６】
2004208037.tif 000018
【図１７】
2004208037.tif 000019
【図１８】
2004208037.tif 000020
【図１９】
2004208037.tif 000021
【図２０】
2004208037.tif 000022
【図２１】
2004208037.tif 000023