(57)【要約】【課題】最大ｎビットの画像信号の論理に対応して最大階調数２ｎで階調表示を行う階調数可変の表示装置の信号線駆動回路に入力されるデジタル画像信号の前処理回路において、最大階調数２ｎより少ない階調数で表示する場合の無効ビットのＨまたはＬへの固定が前処理回路を構成する半導体集積回路の設計段階で決定されるため、半導体集積回路のユーザ側で無効ビットの色の重みを自由に設定できないという問題がある。【解決手段】画像信号がｋ＝５（＜ｎ＝６）ビットのとき、ｋ＝５ビットを上位ビットとし、下位ビットとして（ｎ−ｋ）＝１ビット信号を階調数２ｋ＝３２の各階調に対応して書き換え可能に記憶するレジスタ６２Ｒ，６２Ｂを有し、ｋ＝５ビットの画像信号と、ｋ＝５ビットの画像信号の論理に対応したレジスタ６２Ｒ，６２Ｂからの１ビット信号とからなる６ビットの画像信号を信号線駆動回路に出力する。【選択図】  図１
2004177536.tif 000002
【特許請求の範囲】
【請求項１】
最大ｎ（ｎ：２以上の整数）ビットの画像信号の論理に対応する最大階調数２ｎの階調表示能力を有し、ｋ（＜ｎ）ビットの画像信号の論理に対応する階調数２ｋの階調表示に切替え可能な階調数可変の表示装置の信号線駆動回路に、
画像信号がｋビットのとき、前記ｋビット信号からなる上位ｋビットと、固定信号からなる下位（ｎ−ｋ）ビットとで構成されるｎビットの画像信号を出力するデジタル画像信号前処理回路において、
前記固定信号として階調数２ｋの各階調に対応した任意のデータを書き換え可能に記憶するレジスタを有することを特徴とするデジタル画像信号前処理回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル画像信号前処理回路に関し、特に最大ｎビットの画像信号の論理に対応して最大階調数２ｎで階調表示を行う階調数可変の表示装置の信号線駆動回路に入力されるデジタル画像信号の前処理回路に関する。
【０００２】
【従来の技術】
携帯電話、ノートパソコンおよびその他の携帯用情報機器で用いられる液晶表示装置等の表示装置において、階調数可変の構成のものがある（例えば、特許文献１を参照。）。以下、この種の表示装置として、特許文献１に記載の液晶表示装置について説明する。尚、以下において言及する論理回路は全て正論理で動作するものとする。また、論理回路における信号の値を示す論理レベルのうちＨレベル（ハイレベル）を“Ｈ”で、Ｌレベル（ローレベル）を“Ｌ”で、それぞれ示すものとする。この液晶表示装置は、図３に示すように、表示制御回路２００と、信号線駆動回路３００１，３００２と、走査線駆動回路４００と、液晶パネル５００とを備え、携帯用情報機器の本体回路１００に含まれるＣＰＵ１０に接続されており、例えば、Ｒ（赤色），Ｇ（緑色）、Ｂ（青色）の３種類の各最大６ビットの画像信号からなるカラー画像信号の各論理に対応して各最大階調数６４で階調表示を行う階調数可変のカラー液晶表示装置である。この液晶表示装置の信号線駆動回路３００１，３００２は、Ｒ，Ｇ，Ｂの各最大６ビットの画像信号を入力可能とするため、６×３個の入力端を有している。従って、この液晶表示装置で、階調数をＲ，Ｇ，Ｂ各最大階調数６４より少ない、例えば、Ｒ，Ｇ，Ｂの各４ビットの画像信号の論理に対応して各１６階調で階調表示する場合でも、信号線駆動回路３００１，３００２には、６×３個の入力端に対応して、Ｒ，Ｇ，Ｂの各６ビット信号ＯＲ，ＯＧ，ＯＢを表示制御回路２００から供給しなければならない。
【０００３】
この１６階調で階調表示する場合のＲ，Ｇ，Ｂの各６ビット信号ＯＲ，ＯＧ，ＯＢは、図４に示すように、表示制御回路２００の出力制御回路２５で生成される。出力制御回路２５は、階調制御信号ＧＳ１，ＧＳ２に基づき、表示メモリ２１からの３種類のメモリ画像信号ＭＲ，ＭＧ，ＭＢのそれぞれを構成する６ビットのうち選択された１６階調に対応する上位４ビットを有効ビットとしてそのままのビットを維持し、表示以外のビットである下位２ビットを無効ビットとして“Ｈ”または“Ｌ”に固定した信号を生成し、これらを６ビット信号ＯＲ，ＯＧ，ＯＢとして出力するデジタル画像信号前処理回路を構成している。
【０００４】
次に、６ビット信号ＯＲ，ＯＧ，ＯＢの下位の無効ビットが“Ｌ”に固定される場合の出力制御回路２５の例を図５を参照して説明する。階調制御信号ＧＳ１，ＧＳ２の値に応じて、階調数を示すモード（以下「階調モード」という）が図５（ｂ）に示すように設定される。６４階調で階調表示する場合、ＧＳ１＝ＧＳ２＝“Ｈ”により、各デジタル画像信号ＯＲ，ＯＧ，ＯＢを６ビットで表現する「６ビットモード」に設定され、最大階調数である６４が選択階調数として指定される。１６階調で階調表示する場合、ＧＳ１＝“Ｈ”かつＧＳ２＝“Ｌ”により、各デジタル画像信号ＯＲ，ＯＧ，ＯＢを４ビットで表現する「４ビットモード」に設定され、選択階調数として１６が指定される。
【０００５】
図５（ｂ）に示すような階調制御信号ＧＳ１，ＧＳ２による階調モードの設定（選択階調数の指定）に対応して、選択階調数での画像表示に使用されるビット以外のビットの値をＬレベルに固定するため、出力制御回路２５は、図５（ａ）に示すように構成されている。すなわち、この出力制御回路２５では、階調制御信号ＧＳ１とＧＳ２の論理積の信号ＧＳａを生成するＡＮＤゲート２５１と、階調制御信号ＧＳ１とＧＳ２の論理和の信号ＧＳｂを生成するＯＲゲート２５２と、メモリ画像信号ＭＲ，ＭＧ，ＭＢの所定ビットをマスクするための１５個のＡＮＤゲートとが、各メモリ画像信号ＭＲ，ＭＧ，ＭＢの選択階調数での画像表示に使用されるビット以外のビットが以下に述べる如くマスクされるように接続されている。すなわち、６４階調で階調表示する場合、ＧＳ１＝ＧＳ２＝“Ｈ”により、各メモリ画像信号ＭＲ，ＭＧ，ＭＢを構成する６ビットのいずれもマスクされずに出力制御回路２５から出力される。１６階調で階調表示する場合、ＧＳ１＝“Ｈ”かつＧＳ２＝“Ｌ”により、各メモリ画像信号ＭＲ，ＭＧ，ＭＢの下位２ビット（ＭＲ０，ＭＲ１，ＭＧ０，ＭＧ１，ＭＢ０，ＭＢ１）がマスクされてＬレベルに固定され、他のビットはマスクされずにそのまま出力される。
【０００６】
【特許文献１】
特開２００２−２５８８０２号公報
【０００７】
【発明が解決しようとする課題】
上述した液晶表示装置では、信号線駆動回路に供給されるＲ，Ｇ，Ｂの各デジタル画像信号の無効ビットは、表示制御回路２００の出力制御回路２５で  “Ｈ”または“Ｌ”のどちらかに固定され、この固定は回路構成で設計段階で決定されている。そのため、表示制御回路２００から出力される各デジタル画像信号は、次のようになる。例えば、１６階調で６ビットの下位２ビットが無効ビットとして“Ｈ”に固定される設計の場合、６４階調での第６４階調目（白表示）の６ビット信号“１１１１１１”に対応して、１６階調でも、  “１１１１１１”となり、液晶パネルには６４階調のときと同一の色調で表示されるが、６４階調での第１階調目（黒表示）の６ビット信号“００００００”に対応して、１６階調では、  “００００１１”となり、液晶パネルには６４階調の第４階調目で表示され、下位２ビットの色の重みが変わる。また、“Ｌ”に固定される設計の場合、６４階調での第１階調目（黒表示）の６ビット信号“００００００”に対応して、１６階調でも、“００００００”となり、液晶パネルには６４階調のときと同一の色調で表示されるが、６４階調での第６４階調目（白表示）の６ビット信号“１１１１１１”に対応して、１６階調では、“１１１１００”となり、液晶パネルには６４階調の第６１階調目で表示され、下位２ビットの色の重みが変わる。同様に、中間の階調においても、回路構成で設計段階に固定されたレベルにより下位２ビットの色の重みが変わる。従って、無効ビットの固定される“Ｈ”または“Ｌ”レベルは、表示制御回路２００を含む半導体集積回路の設計段階で決定されるため、半導体集積回路のユーザ側で無効ビットの色の重みを自由に設定できないという問題がある。
本発明は上記問題点に鑑み、最大ｎビットの画像信号の論理に対応して最大階調数２ｎで階調表示を行う階調数可変の表示装置の信号線駆動回路に入力されるデジタル画像信号の前処理回路において、最大階調数より少ない階調数で表示する場合の無効ビットのＨまたはＬへの固定を階調レベル単位に任意に設定可能としたデジタル画像信号前処理回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明のデジタル画像信号前処理回路は、最大ｎ（ｎ：２以上の整数）ビットの画像信号の論理に対応する最大階調数２ｎの階調表示能力を有し、ｋ（＜ｎ）ビットの画像信号の論理に対応する階調数２ｋの階調表示に切替え可能な階調数可変の表示装置の信号線駆動回路に、画像信号がｋビットのとき、前記ｋビット信号からなる上位ｋビットと、固定信号からなる下位（ｎ−ｋ）ビットとで構成されるｎビットの画像信号を出力するデジタル画像信号前処理回路において、前記固定信号として階調数２ｋの各階調に対応した任意のデータを書き換え可能に記憶するレジスタを有することを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明の一実施例のデジタル画像信号前処理回路について、Ｒ，Ｇ，Ｂ各最大６ビットの画像信号からなるカラー画像信号の各論理に対応して各最大階調数６４で階調表示（６４×６４×６４＝２６２１４４色表示）を行う能力を有するとともに、切替えによりＲ，Ｇ，Ｂ各５，６，５ビットの画像信号の各論理に対応して各階調数３２，６４，３２の階調表示（３２×６４×３２＝６５５３６色表示）を行うことができるカラー液晶表示装置に用いる場合を例に説明する。このデジタル画像信号前処理回路は、カラー液晶表示装置において、信号線駆動回路へのデータ入力の前処理回路として配置される。カラー液晶表示装置を構成する表示制御回路および信号線駆動回路が１個の半導体集積回路装置で構成されている場合は、この半導体集積回路装置内に配置される。また、カラー液晶表示装置を構成する表示制御回路および信号線駆動回路が個々の半導体集積回路装置で構成されている場合は、表示制御回路を構成する半導体集積回路装置のデータ出力段に配置、または、信号線駆動回路を構成する半導体集積回路装置のデータ入力段に配置することができるが、表示制御回路を構成する半導体集積回路装置に配置するほうが配線が増加せず好ましい。
【００１０】
図１に示すように、デジタル画像信号前処理回路６００は、Ｒの画像信号として、ｎ＝６ビットの最大ビット数の画像信号ＩＲ５〜ＩＲ０またはｋ＝５ビットの画像信号ＩＲ５〜ＩＲ１（以下、ＩＲ５〜ＩＲ０／１という）が入力され内部処理されて、ｎ＝６ビットの画像信号ＯＲ５〜ＯＲ０が出力される前処理回路６０Ｒと、Ｂの画像信号として、ｎ＝６ビットの最大ビット数の画像信号ＩＢ５〜ＩＢ０またはｋ＝５ビットの画像信号ＩＢ５〜ＩＢ１（以下、ＩＢ５〜ＩＢ０／１という）が入力され内部処理されて、ｎ＝６ビットの画像信号ＯＢ５〜ＯＢ０が出力される前処理回路６０Ｂと、Ｇの画像信号として、ｎ＝６ビットの最大ビット数の画像信号ＩＧ５〜ＩＧ０が入力され、その信号がそのままｎ＝６ビットの画像信号ＯＧ５〜ＯＧ０として出力される６ビットバス６１とで構成されている。
【００１１】
各前処理回路６０Ｒ，６０Ｂは、アドレスデコーダ付きレジスタ６２Ｒ，６２Ｂと、第１セレクタ６３Ｒ，６３Ｂと、第２セレクタ６４Ｒ，６４Ｂとを有している。そして、各前処理回路６０Ｒ，６０Ｂに入力される画像信号ＩＲ５〜ＩＲ０／１，ＩＢ５〜ＩＢ０／１のうち、画像信号ＩＲ５〜ＩＲ１，ＩＢ５〜ＩＢ１が５ビットバス６５Ｒ，６５Ｂを介して、第１セレクタ６３Ｒ，６３Ｂに供給されるとともに、そのまま画像信号ＯＲ５〜ＯＲ１，ＯＢ５〜ＯＢ１として出力され、画像信号ＩＲ０，ＩＢ０が１ビットバス６６Ｒ，６６Ｂを介して、第２セレクタ６４Ｒ，６４Ｂに供給される。
【００１２】
各レジスタ６２Ｒ，６２Ｂは、クロック信号ＣＬＫと、階調数２ｋ＝３２の各階調に対応した５ビットのアドレス信号ＡＤと、階調数３２の各階調に対応してそれぞれ任意に指定したｎ−ｋ＝１ビットの固定信号ＦＲ（０）〜ＦＲ（３１），ＦＢ（０）〜ＦＢ（３１）が入力され、クロック信号ＣＬＫに同期して、アドレス信号ＡＤにより指定された各アドレスに、固定信号ＦＲ（０）〜ＦＲ（３１），ＦＢ（０）〜ＦＢ（３１）を記憶保持するとともに、第１セレクタ６３Ｒ，６３Ｂに出力する。
【００１３】
第１セレクタ６３Ｒ，６３Ｂは、データ信号として固定信号ＦＲ（０）〜ＦＲ（３１），ＦＢ（０）〜ＦＢ（３１）が入力されるとともに、選択制御信号ＦＲＳ，ＦＢＳとしてｋ＝５ビットの画像信号ＩＲ５〜ＩＲ１，ＩＢ５〜ＩＢ１が入力され、固定信号ＦＲ（０）〜ＦＲ（３１），ＦＢ（０）〜ＦＢ（３１）のうち、画像信号ＩＲ５〜ＩＲ１，ＩＢ５〜ＩＢ１により指定された階調に対応した固定信号を選択し、固定信号ＯＦＲ，ＯＦＢとして第２セレクタ６４Ｒ，６４Ｂに出力する。
【００１４】
第２セレクタ６４Ｒ，６４Ｂは、データ信号として固定信号ＯＦＲ，ＯＦＢと画像信号ＩＲ０，ＩＢ０とが入力されるとともに、選択制御信号として階調切替信号ＣＳが入力され、２６２１４４色表示の階調表示が選択されたとき、例えば、ＣＳ＝“Ｈ”が入力され、画像信号ＩＲ０，ＩＢ０を選択し、６５５３６色表示の階調表示が選択されたとき、ＣＳ＝“Ｌ”が入力され、固定信号ＯＦＲ，ＯＦＢを選択して、画像信号ＯＲ０，ＯＢ０として信号線駆動回路に出力する。
【００１５】
次にデジタル画像信号前処理回路６００の動作について、図２を参照して説明する。予め、各レジスタ６２Ｒ，６２Ｂには、クロック信号ＣＬＫに同期して、アドレス信号ＡＤにより指定された各アドレスに、階調数３２の各階調に対応してそれぞれ任意に指定した１ビットの固定信号ＦＲ（０）〜ＦＲ（３１），ＦＢ（０）〜ＦＢ（１）が記憶保持されている。図２に示すように、例えば、階調データ“０００００”に対応してＦＲ（０），ＦＢ（０）＝“０”、階調データ“００００１”に対応して  ＦＲ（１），ＦＢ（１）＝“１”、…、階調データ“１１１１０”に対応してＦＲ（３０），ＦＢ（３０）＝“０”、  階調データ“１１１１１”に対応してＦＲ（３１），ＦＢ（３１）＝“１”に設定されている。
【００１６】
先ず、カラー液晶表示装置がＲ，Ｇ，Ｂ各階調数３２，６４，３２の階調表示（Ｒ３２×６４×３２＝６５５３６色）に切替えられた場合について説明する。デジタル画像信号前処理回路６００に画像信号ＩＲ５〜ＩＲ１＝“１１１１１”，“０００００”，ＩＧ５〜ＩＧ０＝“１１１１１１”，“００００００”，ＩＢ５〜ＩＢ１＝“１１１１０”，“００００１”が入力されると、画像信号ＩＲ５〜ＩＲ１＝“１１１１１”，“０００００”，ＩＧ５〜ＩＧ０＝“１１１１１１”，“００００００”，ＩＢ５〜ＩＢ１＝“１１１１０”，“００００１”は、そのまま画像信号ＯＲ５〜ＯＲ１＝“１１１１１”，“０００００”，ＯＧ５〜ＯＧ０＝“１１１１１１”，“００００００”，ＯＢ５〜ＯＢ１＝“１１１１０”，“００００１”として出力される。そして、前処理回路６０Ｒ，６０Ｂにおいて、第１セレクタ６３Ｒ，６３Ｂで画像信号ＩＲ５〜ＩＲ１＝“１１１１１”，“０００００”，ＩＢ５〜ＩＢ１＝“１１１１０”，“００００１”を選択制御信号ＦＲＳ，ＦＢＳとしてＦＲ（３１）＝“１”，ＦＲ（０）＝“０”，ＦＢ（３０）＝“０”，ＦＢ（１）＝“１”が固定信号ＯＦＲ，ＯＦＢとして選択され、さらに、第２セレクタ６４Ｒ，６４Ｂで階調切替信号ＣＳ＝“Ｌ”を選択制御信号としてＯＦＲ＝“１”，“０”，ＯＦＢ＝“０”，“１”が選択され、画像信号ＯＲ０＝“１”，“０”，ＯＢ０＝“０”，“１”として出力される。その結果、デジタル画像信号前処理回路６００から信号線制御回路へ、画像信号ＯＲ５〜ＯＲ０＝“１１１１１１”，“００００００”，ＯＧ５〜ＯＧ０＝“１１１１１１”，“００００００”，ＯＢ５〜ＯＢ０＝“１１１１００”，“００００１１”が出力されることになる。
【００１７】
次に、カラー液晶表示装置がＲ，Ｇ，Ｂ各最大階調数６４の階調表示（６４×６４×６４＝２６２１４４色表示）に切替えられた場合について説明する。デジタル画像信号前処理回路６００に画像信号ＩＲ５〜ＩＲ０＝“１１１１１０”，“０００００１”，ＩＧ５〜ＩＧ０＝“１１１１１０”，“０００００１”，ＩＢ５〜ＩＢ０＝“１１１１１０”，“０００００１”が入力されると、画像信号ＩＲ５〜ＩＲ１＝“１１１１１”，“０００００”，ＩＧ５〜ＩＧ０＝“１１１１１０”，“０００００１”，ＩＢ５〜ＩＢ１＝“１１１１１”，“０００００”は、そのまま画像信号ＯＲ５〜ＯＲ１＝“１１１１１０”，“０００００１”，ＯＧ５〜ＯＧ０＝“１１１１１０”，“０００００１”，ＯＢ５〜ＯＢ１＝“１１１１１”，“０００００”として出力される。そして、前処理回路６０Ｒ，６０Ｂにおいて、第２セレクタ６４Ｒ，６４Ｂで階調切替信号ＣＳ＝“Ｈ”を選択制御信号としてＩＲ０＝“０”，“１”，ＩＢ０＝“０”，“１”が選択され、画像信号ＯＲ０＝“０”，“１”，ＯＢ０＝“０”，“１”として出力される。その結果、デジタル画像信号前処理回路６００から信号線制御回路へ、画像信号ＯＲ５〜ＯＲ０＝“１１１１１０”，“０００００１”，ＯＧ５〜ＯＧ０＝“１１１１１０”，“０００００１”，ＯＢ５〜ＯＢ０＝“１１１１１０”，“０００００１”が出力されることになる。
【００１８】
以上に説明したように、階調表示を２６２１４４色／６５５３６色切替可能な表示装置の信号線駆動回路に入力されるデジタル画像信号の前処理回路として、上記構成のデジタル画像信号前処理回路６００を用いることにより、信号線制御回路に供給される画像信号ＯＲ５〜ＯＲ０，ＯＧ５〜ＯＧ０，ＯＢ５〜ＯＢ０のうち画像信号ＯＲ０，ＯＢ０を固定信号として、デジタル画像信号前処理回路６００を構成する半導体集積回路のユーザ側で任意のデータに設定することができる。
【００１９】
尚、上記実施例では、階調表示を２６２１４４色／６５５３６色切替可能な表示装置に適用されるデジタル画像信号前処理回路６００を例に説明したが、これに限定されることなく、最大階調表示や切替えられる階調表示が他の階調表示の表示装置にも適用することができる。また、最大階調数より少ない階調数で表示する場合の固定信号が１ビットの場合を例に説明したが、２ビット以上にも適用することができる。
【００２０】
【発明の効果】
本発明によれば、最大ｎ（ｎ：２以上の整数）ビットの画像信号の論理に対応して最大階調数２ｎで階調表示を行う階調数可変の表示装置の信号線駆動回路に入力されるデジタル画像信号のうち、減色時の固定信号をデジタル画像信号前処理回路のレジスタに外部から書き換え可能にしたので、デジタル画像信号前処理回路を構成する半導体集積回路のユーザ側でこの減色時の固定信号を任意のデータに設定することができる。
【図面の簡単な説明】
【図１】本発明の一実施例のデジタル画像信号前処理回路のブロック回路図。
【図２】図１のデジタル画像信号前処理回路の動作を説明するタイムチャート。
【図３】従来の画像表示装置の構成を示すブロック図。
【図４】図３の画像表示装置に用いられている表示制御回路の構成を示すブロック図。
【図５】図４の表示制御回路に用いられている出力制御回路を示す回路図。
【符号の説明】
【図１】
2004177536.tif 000003
【図２】
2004177536.tif 000004
【図３】
2004177536.tif 000005
【図４】
2004177536.tif 000006
【図５】
2004177536.tif 000007