(57)【要約】【課題】ＭＯＳ型イメージセンサの画質を高めることができる読出処理装置を提供する。【解決手段】シーケンス制御部１＿１でカラムリセット回路１＿２，垂直走査回路１＿３，水平走査回路１＿５を制御して、ＭＯＳ型固体撮像素子１０から映像信号である第１の信号ＶｏｕｔＳ，ノイズ成分である第２の信号ＶｏｕｔＮを信号読出部１＿４で読み出してＡ／Ｄ変換部１＿７でＡ／Ｄ変換して信号置換部１＿８で差分を求めるにあたり、高輝度黒潰れ回路１＿６で第２の信号ＶｏｕｔＮのレベルが基準信号のレベルを所定量以上越えたレベルである場合に、その差分に代えて、所定の受光光量を表わすレベル（白レベル）の信号を採用する。【選択図】        図１
2004187017.tif 000002
【特許請求の範囲】
【請求項１】
光の照射を受けて電荷を排出自在に蓄積するとともに、蓄積された電荷量に応じてレベルが変化する信号を生成する素子が複数配列された素子アレイを構成する各素子の、電荷が蓄積された状態における第１の信号と電荷を排出した状態における第２の信号との差分を求めることにより該各素子の受光光量を求める読出処理装置において、
前記各素子から信号を読み出す信号読出部と、
前記素子アレイを構成する複数の素子から、該各素子が電荷が排出された状態にあるときに読み出した各第２の信号のレベルが基準信号のレベルを所定量以上越えたレベルであるか否かを判定する判定部と、
前記判定部により前記第２の信号のレベルが前記基準信号のレベルを所定量以上越えたレベルにあると判定された素子について、前記第１の信号と前記第２の信号との差分に代えて、所定の受光光量を表わすレベルの信号を採用する信号置換部とを備えたことを特徴とする読出処理装置。
【請求項２】
前記信号置換部は、前記判定部により前記第２の信号のレベルが前記基準信号を所定量以上越えたレベルにあると判定された素子について、受光可能な最大光量を表わすレベルの信号を採用するものであることを特徴とする請求項１記載の読出処理装置。
【請求項３】
前記ホールド部および前記判定部はアナログ回路で構成されるとともに、前記信号置換部は、デジタルシグナルプロセッサで構成されてなることを特徴とする請求項１記載の読出処理装置。
【請求項４】
前記信号読出部は、前記各素子から、前記第１の信号と前記第２の信号を相互に独立に読み出すものであることを特徴とする請求項１記載の読出処理装置。
【請求項５】
前記信号読出部は、前記各素子から、前記第１の信号と前記第２の信号との差分と、該第２の信号とを読み出すものであることを特徴とする請求項１記載の読出処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳ型の固体撮像素子の受光量を求める読出処理装置に関する。
【０００２】
【従来の技術】
近年、電子スチルカメラやビデオカメラ等の各種装置に固体撮像素子（イメージセンサ）が広く採用されている。イメージセンサには、代表的にＣＣＤ型イメージセンサとＭＯＳ型イメージセンサがあるが、今日では、それらの装置に組み込まれているイメージセンサはＣＣＤ型のイメージセンサが主流である。その理由としては、ＣＣＤ型イメージセンサの方がＭＯＳ型イメージセンサと比べ、光に対する感度が高いことが挙げられる。これと比べ、従来の一般的なＭＯＳ型イメージセンサは、ＣＣＤ型イメージセンサと比べ、光感度が低い。
【０００３】
ここで、ＭＯＳ型イメージセンサにおいて、光信号検出用ＭＯＳトランジスタのチャネル領域の下部に、光の照射により発生した電荷を蓄積する領域を設け、その領域に蓄積した電荷量に応じてＭＯＳトランジスタの閾値が変化することを利用して光信号を得ることにより光感度を高める、いわゆるアクティブセンサと呼ばれる技術が知られている。
【０００４】
このようなアクティブセンサにおいて１つの提案がなされている（特許文献１参照）。この提案によれば、ＭＯＳトランジスタのソースとドレインとの間にソースフォロアとなる電圧を付与して、ゲートに蓄積された光電荷量を読み出して読出信号を得、次いで上記光電荷量をクリア（リフレッシュ）した後にノイズ成分（バックグラウンド成分）を読み出して残存信号を得、これら読出信号と残存信号との差分を求めることにより、アクティブセンサに入射された光の照度に対応した出力信号を高い精度で得ることができる。
【０００５】
また、上記アクティブセンサにおいて他の提案もなされている（特許文献２参照）。この提案によれば、光電荷量によって定まるソースとドレインとの間の閾値電圧を検出することにより、ゲートに蓄積された光電荷量に対応する読出信号を得、次いでその光電荷量をクリアした後に上記ソースとドレインとの間の閾値電圧を検出することにより残存信号を得、これら読出信号と残存信号との差分を求めることにより、アクティブセンサに入射した光の照度に対応した出力信号を高い精度で得ることができる。
【０００６】
【特許文献１】
特公平８−４１２７号公報
【特許文献２】
特許第２７６８６８６号公報
【０００７】
【発明が解決しようとする課題】
上述した特許文献１や特許文献２に開示された技術では、通常の露光状態において、アクティブセンサに入射した光の照度に対応した出力信号を高い精度で得ることができるものの、アクティブセンサを構成する例えば一部の画素に極めて高照度の光が入射された場合は、その画素に対して以下のような特異的な現象が発生する。極めて高照度の光が入射された場合は、上記画素における読出信号は飽和状態となる。また、光電荷量がクリアされた後であっても、その画素への光電荷量の流れ込みは大きく、従って残存信号も飽和となる。このような状態で、読出信号と残存信号との差分を求めると、その差分は極めて小さくなるという現象が発生する。この現象は、本来高輝度で白く表現されるべきアクティブセンサであるＭＯＳ型イメージセンサの領域の一部の画素に黒く潰れた画素が存在する現象となり、著しく画質を損ねることとなる。
【０００８】
本発明は、上記事情に鑑み、ＭＯＳ型イメージセンサの画質を高めることができる読出処理装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成する本発明の読出装置は、光の照射を受けて電荷を排出自在に蓄積するとともに、蓄積された電荷量に応じてレベルが変化する信号を生成する素子が複数配列された素子アレイを構成する各素子の、電荷が蓄積された状態における第１の信号と電荷を排出した状態における第２の信号との差分を求めることにより各素子の受光光量を求める読出処理装置において、
上記各素子から信号を読み出す信号読出部と、
上記素子アレイを構成する複数の素子から、各素子が電荷が排出された状態にあるときに読み出した各第２の信号のレベルが基準信号のレベルを所定量以上越えたレベルであるか否かを判定する判定部と、
上記判定部により上記第２の信号のレベルが上記基準信号のレベルを所定量以上越えたレベルにあると判定された素子について、上記第１の信号と上記第２の信号との差分に代えて、所定の受光光量を表わすレベルの信号を採用する信号置換部とを備えたことを特徴とする。
【００１０】
素子アレイを構成する各素子の、電荷が蓄積された状態における第１の信号と電荷を排出した状態における第２の信号との差分を求めることにより各素子の受光光量を求めるにあたり、その素子アレイに極めて高照度の光が入射された場合、上記第１の信号および上記第２の信号はともに飽和状態となり、それら第１の信号と第２の信号との差分は極めて小さくなる。すると、本来高輝度で白く表現されるべきＭＯＳ型イメージセンサの領域の一部の画素に黒く潰れた画素が存在する現象となり、著しく画質を損ねることとなる。
【００１１】
本発明の読出装置は、上記第１の信号と上記第２の信号との差分を求めるにあたり、上記第２の信号のレベルが基準信号のレベルを所定量以上越えたレベルであると判定された素子について、上記差分に代えて、所定の受光光量を表わすレベルの信号を採用するものであるため、素子アレイに極めて高照度の光が入射された場合であっても、本来高輝度で白く表現されるべき素子アレイ（ＭＯＳ型イメージセンサ）の領域の一部の画素に黒く潰れた画素が存在する現象を抑えることができる。従って、ＭＯＳ型イメージセンサの画質を高めることができる。
【００１２】
ここで、上記信号置換部は、上記判定部により上記第２の信号のレベルが上記基準信号を所定量以上越えたレベルにあると判定された素子について、受光可能な最大光量を表わすレベルの信号を採用するものであることが好ましい。
【００１３】
このようにすると、上記差分に代えて所定の受光光量を表わすレベルの信号を採用するにあたり、信号置換部の構成が簡単で済む。
【００１４】
また、上記判定部はアナログ回路で構成されるとともに、上記信号置換部は、デジタルシグナルプロセッサで構成されてなることも好ましい態様である。
【００１５】
このようにすると、簡単な構成で第２の信号のレベルをホールドして判定することができるとともに、第１の信号と第２の信号の差分を精度よく求めることができる。
【００１６】
さらに、上信号読出部は、上記各素子から、上記第１の信号と上記第２の信号を相互に独立に読み出すものであることも好ましい。
【００１７】
このようにすると、信号読出部の回路構成を簡素化することができる。
【００１８】
また、上記信号読出部は、上記各素子から、上記第１の信号と上記第２の信号との差分と、その第２の信号とを読み出すものであることも好ましい態様である。
【００１９】
このようにすると、後段の信号置換部の処理や回路構成が簡素化される。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００２１】
図１は、本発明の読出処理装置の第１実施形態の構成を示すブロック図である。
【００２２】
図１に示す読出処理装置１は、画像を構成する画素（ＰＩＸ）としてのＭＯＳ型固体撮像素子１０（本発明にいう素子の一例）が複数配列された素子アレイを制御して、各ＭＯＳ型固体撮像素子１０の受光光量を求める装置であり、この読出処理装置１には、シーケンス制御部１＿１と、カラムリセット回路１＿２と、垂直走査回路１＿３と、信号読出部１＿４と、水平走査回路１＿５と、高輝度黒潰れ回路１＿６と、Ａ／Ｄ変換部１＿７と、信号置換部１＿８とが備えられている。
【００２３】
素子アレイを構成する複数のＭＯＳ型固体撮像素子１０は、それぞれ、光の照射を受けて電荷を排出自在に蓄積するとともに、蓄積された電荷量に応じてレベルが変化する信号を生成する素子である。先ず、これら複数のＭＯＳ型固体撮像素子１０について、図２，図３を参照して説明する。
【００２４】
図２は、図１に示すＭＯＳ型固体撮像素子の配列状態を示した平面図、図３は、図２に示す一点鎖線Ａ−Ａに沿う、ＭＯＳ型固体撮像素子１つ分の断面図である。
【００２５】
図２に示すＭＯＳ型固体撮像素子１０は、受光部１００と検出部２００とがペアとなって構成されており、この受光部１００と検出部２００とからなるＭＯＳ型固体撮像素子１０が二次元的に多数配列されている。
【００２６】
このＭＯＳ型固体撮像素子１０は、図３に示すように、Ｐ型の基板１１上にＮウェル１２が形成されており、受光部１００においては、そのＮウェル１２内に光照射を受けて電荷（ホール）を発生するＰ型の電荷発生領域（ＰＤ）１３が形成されている。また、この電荷発生領域１３の表層を覆うように、Ｎ型のドレイン領域１４が広がり、さらにその表層には、絶縁膜１５が形成されている。ドレイン領域１４は、検出部２００に形成されたＭＯＳトランジスタのドレイン領域を兼ねている。ドレインコンタクト１６は、実際は、図２に示すように、ソースコンタクト１７と縦方向に交互に並ぶ位置に形成されている。この受光部１００は、Ｐ型の電荷発生領域１３とＮ型のドレイン領域１４とによりフォトダイオードが形成されている。
【００２７】
また、検出部２００には、図３に示すように、ホールポケット（ＨＰＫ）２４が形成されている。このホールポケット２４は、電荷発生領域１３に連続したＰ領域１３ａ，１３ｂ上に形成されたＰ＋型の領域であり、電荷発生領域１３で発生した電荷（ホール）の転送を受けて蓄積する。電荷発生領域１３とホールポケット２４との間には、電荷発生領域１３の一部が延在したトランスファ領域１３ａが形成されている。また、ホールポケット２４の中央部には、その周囲及び下部がホールポケット２４に取り囲まれるようにしてＮ型のソース領域２５が形成されており、そのソース領域２５にはソースコンタクト１７が接続されている。さらに、ホールポケット２４とトランスファ領域１３ａの表層には、ドレイン領域１４とソース領域２５とを繋ぐようにＮ型チャネル領域２６が形成されている。そのチャネル領域２６の表層には絶縁膜１５が広がり、チャネル領域２６との間に絶縁膜１５を挟んだ位置にポリシリコンからなるゲート２７が形成されている。そのゲート２７は、ゲートコンタクト２８に接続されている。
【００２８】
ホールポケット２４には、電荷発生領域１３から転送されてきた電荷が洩れ出さないように蓄積しておく必要があり、このため、このホールポケット２４は、高濃度不純物領域Ｐ＋で形成されており、且つその底部および周囲がトランスファ領域１３ａ，１３ｂで取り囲まれており、ゲート２７は、図２に示すように、中央にソースコンタクト１７用の孔が空いたドーナッツ状に形成されている。このゲート２７は、図２の左右方向に並ぶ素子のゲート同士がポリシリコンでライン状に連結されている。また、基板１１上の、Ｎ型のウェル１２の一部が延在した領域１２ｂ及びＰ型の領域１３の一部が延在した領域１３ｂを挟んでホールポケット２４に対向する位置に、Ｐ型のウェル領域２９が形成されている。このＰ型のウェル領域２９は、ホールポケット２４に蓄積された電荷（ホール）を基板１１側に排出するのに役立つ。検出部２００には、このようなゲート、ドレイン（フォトダイオードのドレインと兼用）、およびソースからなるＭＯＳトランジスタが構成されている。
【００２９】
ホールポケット２４に電荷（ホール）が蓄積するとその蓄積量に応じてこの検出部２００のＭＯＳトランジスタの閾値電圧が変化し、そのソース−ドレイン間を流れる電流がその閾値電圧に応じて変化し、その電流に応じて変化するソース電位を検出することにより、ホールポケット２４に蓄積した電荷量、すなわち電荷発生領域１３で発生した電荷量、さらに言えば電荷発生領域１３に照射した光の光量に応じた信号を得ることができる。
【００３０】
さらに、ゲートコンタクト２８、ドレインコンタクト１６、およびソースコンタクト１７に印加する電圧によって、ホールポケット２４に蓄積していた電荷（ホール）がＰ型ウェル領域２９を経由して基板１１に排出される。
【００３１】
ドレインコンタクト１６は、二次元的に配列された多数のＭＯＳ型固体撮像素子１０のドレインコンタクト１６が全て共通の端子に接続される。これに対し、ソースコンタクト１７は、図２に縦方向に並ぶＭＯＳ型固体撮像素子１０のソースコンタクト１７が縦に延びる配線（図示せず）によって相互に接続される。前述したように、ゲート２７は、図２の横方向に延びるポリシリコンによって、横方向に並ぶＭＯＳ型固体撮像素子１０のゲートが相互に接続されている。ＭＯＳ型固体撮像素子１０の隣接する単位面素は、Ｐ＋の拡散分離領域３１及び絶縁分離領域によって画素分離がなされている。尚、図２にはこれらの領域の記載を省略している。
【００３２】
尚、図３において、ＭＯＳ型固体撮像素子１０は電荷発生領域１３部分を除いて表面にアルミニューム等の金属層３０が積層され、遮光されているので、ホールポケツト２４に転送された電荷はこれ以上の光照射を受けることがなく、転送電荷が保存される。ここで、光の照射を免れた遮光素子も形成されている。この遮光素子は、電荷発生領域１３部分にも金属層３０が積層されていることを除いて図３に示す構成と同様である。再び図１に戻って本実施形態の読出処理装置１について説明する。
【００３３】
読出処理装置１を構成するシーケンス制御部１＿１は、カラムリセット回路１＿２，垂直走査回路１＿３，信号読出部１＿４，水平走査回路１＿５，高輝度黒潰れ回路１＿６，Ａ／Ｄ変換部１＿７，信号置換部１＿８の動作を制御する。
【００３４】
カラムリセット回路１＿２は、ＭＯＳ型固体撮像素子１０のホールポケツト２４（図３参照）に蓄積している電荷（ホール）を排出するための後述する「クリア動作」を行なうにあたり、ＭＯＳ型固体撮像素子１０のソースの電位を比較的高電位に保持する。
【００３５】
垂直走査回路１＿３は、横方向に並ぶＭＯＳ型固体撮像素子１０のゲートコンタクト２８が横に延びる配線と相互に接続されている。また、この垂直走査回路１＿３は、各ＭＯＳ型固体撮像素子１０の共通接続されたドレインコンタクト１６と接続されている。信号読出部１＿４については、図４を参照して説明する。
【００３６】
図４は、信号読出部の回路を示す図である。
【００３７】
尚、図４には、素子アレイを構成する横方向（水平方向）に並ぶ２つのＭＯＳ型固体撮像素子１０が代表して示されている。また、水平走査回路１＿５も示されている。各ＭＯＳ型固体撮像素子１０のゲート，ドレインには、図１に示す垂直走査回路１＿３から信号Ｖｐｇ，Ｖｐｄが印加される。
【００３８】
信号読出部１＿４は、各ＭＯＳ型固体撮像素子１０から信号を読み出す回路であり、詳細には、各ＭＯＳ型固体撮像素子１０から、各ＭＯＳ型固体撮像素子１０のホールポケット２４に電荷が蓄積された状態における第１の信号ＶｏｕｔＳと電荷を排出した状態における第２の信号ＶｏｕｔＮを相互に独立に読み出す回路である。
【００３９】
この信号読出部１＿４には、各ＭＯＳ型固体撮像素子１０のソースに接続されたカラム線１＿４６ａ，１＿４６ｂをプリチャージするためのＭＯＳトランジスタ１＿４１ａ，１＿４１ｂが備えられている。
【００４０】
また、信号読出部１＿４には、各ＭＯＳ型固体撮像素子１０のホールポケット２４に蓄積された電荷を記憶して水平走査回路１＿５の水平走査により後段のスイッチドキャパシタアンプ１＿４４に転送するためのラインメモリとしてのＭＯＳトランジスタ１＿４２ａ，１＿４２ｂ，コンデンサ１＿４２ｃの組；ＭＯＳトランジスタ１＿４２ｄ，１＿４２ｅ，コンデンサ１＿４２ｆの組が備えられている。スイッチドキャパシタアンプ１＿４４は、オペアンプ１＿４４ａ，コンデンサ１＿４４ｂ，ＭＯＳトランジスタ１＿４４ｃ，バッファ１＿４４ｄから構成されている。
【００４１】
さらに、信号読出部１＿４には、各ＭＯＳ型固体撮像素子１０のホールポケット２４の電荷が排出された状態を記憶して水平走査回路１＿５の水平走査により後段のスイッチドキャパシタアンプ１＿４５に転送するためのラインメモリとしてのＭＯＳトランジスタ１＿４３ａ，１＿４３ｂ，コンデンサ１＿４３ｃの組；ＭＯＳトランジスタ１＿４３ｄ，１＿４３ｅ，コンデンサ１＿４３ｆの組が備えられている。スイッチドキャパシタアンプ１＿４５は、オペアンプ１＿４５ａ，コンデンサ１＿４５ｂ，ＭＯＳトランジスタ１＿４５ｃ，バッファ１＿４５ｄから構成されている。
【００４２】
次に、このように構成された信号読出部１＿４の動作について説明する。ここでは、各ＭＯＳ型固体撮像素子１０のホールポケット２４に電荷が蓄積された状態にあるものとする。先ず、ＭＯＳトランジスタ１＿４１ａ，１＿４１ｂのゲートに‘Ｈ’レベルのリセット信号ＲＥＳＳＮが入力され、それらＭＯＳトランジスタ１＿４１ａ，１＿４２ｂがオン状態になり、カラム線１＿４６ａ，１＿４６ｂが所定の電圧ＶＭＰＲにプリチャージされる。
【００４３】
次いで、ＭＯＳトランジスタ１＿４２ａ，１＿４２ｄのゲートに‘Ｈ’レベルのロード信号ＬＤＳが入力され、それらＭＯＳトランジスタ１＿４２ａ，１＿４２ｄがオン状態になる。すると、各ＭＯＳ型固体撮像素子１０のソースからの信号ＶＰＳｎ，ＶＰＳｎ＋１が表わす各ＭＯＳ型固体撮像素子１０のホールポケット２４に蓄積された電荷が、ＭＯＳトランジスタ１＿４２ａ，１＿４２ｄを経由してコンデンサ１＿４２ｃ，１＿４２ｆに同時に蓄積される。尚、コンデンサ１＿４２ｃ，１＿４２ｆに蓄積された電荷量には、以下の「クリア動作」が行なわれた後の素子固有の電荷量及び高輝度下におけるその後の光照射に基づく電荷量から成る残存電荷量が含まれてなる、いわゆるノイズ成分が重畳された映像信号である。
【００４４】
さらに、「クリア動作」が行なわれる。この「クリア動作」では、カラムリセット回路１＿２から各ＭＯＳ型固体撮像素子１０のソースに向けて比較的高い電位の信号が出力され、これにより各ＭＯＳ型固体撮像素子１０のホールポケツト２４に蓄積している電荷が排出される。
【００４５】
次いで、ＭＯＳトランジスタ１＿４３ａ，１＿４３ｄのゲートに‘Ｈ’レベルのロード信号ＬＤＮが入力され、それらＭＯＳトランジスタ１＿４３ａ，１＿４３ｄがオン状態になる。すると、各ＭＯＳ型固体撮像素子１０のソースからの信号ＶＰＳｎ，ＶＰＳｎ＋１で表わされる各ＭＯＳ型固体撮像素子１０のホールポケット２４に残存している電荷が、ＭＯＳトランジスタ１＿４３ａ，１＿４３ｄを経由してコンデンサ１＿４３ｃ，１＿４３ｆに同時に蓄積される。
【００４６】
さらに、水平走査回路１＿５からＭＯＳトランジスタ１＿４２ｂ，１＿４３ｂのゲートに‘Ｈ’レベルの走査信号Ｓ１が入力され、それらＭＯＳトランジスタ１＿４２ｂ，１＿４３ｂがオン状態になる。すると、コンデンサ１＿４２ｃ，１＿４３ｃに蓄積されている電荷量で表わされる電圧を有するデータライン映像信号ＤＬＳ，データラインノイズ信号ＤＮＬが、スイッチドキャパシタアンプ１＿４４，１＿４５を構成するオペアンプ１＿４４ａ，１＿４５ａの各逆相端子（−）に入力される。オペアンプ１＿４４ａ，１＿４５ａの各正相端子（＋）には、参照信号Ｖｒｅｆが入力されている。
【００４７】
スイッチドキャパシタアンプ１＿４４は、初期状態においては、ＭＯＳトランジスタ１＿４４ｃのゲートに‘Ｈ’レベルの信号ＣＤＬが入力されて、ＭＯＳトランジスタ１＿４４ｃがオン状態にされる。これにより、オペアンプ１＿４４ａの逆相端子（−）と出力端子、即ち帰還用のコンデンサ１＿４４ｂの両端が短絡され、そのオペアンプ１＿４４ａから出力されるアナログの出力電圧は参照電圧Ｖｒｅｆに初期化されている。その後、信号ＣＤＬが‘Ｈ’レベルから‘Ｌ’レベルに変化して、ＭＯＳトランジスタ１＿４４ｃがオン状態からオフ状態にされる。このような状態で、前述したデータライン映像信号ＤＬＳが逆相端子（−）に入力される。すると、参照電圧Ｖｒｅｆから上記データライン映像信号ＤＬＳの電圧が引き算された差分の電荷量がコンデンサ１＿４４ｂを介してオペアンプ１＿４４ａの出力側に転送される。従って、オペアンプ１＿４４ａからは、上記差分の電荷量に対応するアナログの電圧が出力される。この電圧はバッファ１＿４４ｄに入力され、そのバッファ１＿４４ｄから第１の信号ＶｏｕｔＳが出力される。このようにして、スイッチドキャパシタアンプ１＿４４から、そのスイッチドキャパシタアンプ１＿４４にサンプルホールドされてなる、図１に示す左側のＭＯＳ型固体撮像素子１０の、電荷が蓄積された状態における第１の信号ＶｏｕｔＳが出力される。同様にして、スイッチドキャパシタアンプ１＿４５から、そのスイッチドキャパシタアンプ１＿４５にサンプルホールドされてなる、ＭＯＳ型固体撮像素子１０の、電荷を排出した状態における第２の信号ＶｏｕｔＮも出力される。さらに、水平走査回路１＿５から‘Ｈ’レベルの走査信号Ｓ２が入力されて、図１に示す右側のＭＯＳ型固体撮像素子１０における第１の信号ＶｏｕｔＳ，第２の信号ＶｏｕｔＮが出力される。
【００４８】
第１の信号ＶｏｕｔＳ，第２の信号ＶｏｕｔＮは、Ａ／Ｄ変換部１＿７（図１参照）に入力されてアナログ／デジタル変換され、後述する信号置換部１＿８に入力される。また、第２の信号ＶｏｕｔＮは、高輝度黒潰れ回路１＿６に入力される。
【００４９】
図５は、高輝度黒潰れ回路を示す図である。
【００５０】
図５に示す高輝度黒潰れ回路１＿６には、一端に第２の信号ＶｏｕｔＮが入力されるスイッチ素子１＿６１と、そのスイッチ素子１＿６１の他端とグラウンドＧＮＤとの間に配備されたコンデンサ１＿６２が備えられている。また、この高輝度黒潰れ回路１＿６には、スイッチ素子１＿６１とコンデンサ１＿６２の接続点に正相端子（＋）が接続されるとともに逆相端子（−）と出力端子とが接続されたオペアンプ１＿６３と、一端がオペアンプ１＿６３の出力端子に接続されたスイッチ素子１＿６４と、そのスイッチ素子１＿６４の他端とグラウンドＧＮＤとの間に配備されたコンデンサ１＿６５が備えられている。さらに、この高輝度黒潰れ回路１＿６には、スイッチ素子１＿６４とコンデンサ１＿６５の接続点に正相端子（＋）が接続されるとともに逆相端子（−）と出力端子とが接続されたオペアンプ１＿６６と、そのオペアンプ１＿６６の出力端子とグラウンドＧＮＤとの間に配備された可変抵抗器１＿６７と、正相端子（＋）が可変抵抗器１＿６７の中間端子に接続されるとともに逆相端子（−）がオペアンプ１＿６３の出力端子に接続されたクランプ回路１＿６８とが備えられている。スイッチ素子１＿６１，１＿６４は、図１に示すシーケンス制御部１＿１からのサンプルホールド信号Ｓ／Ｈ，クランプオプティカルブラック信号ＣＬＭＯＢによりオン，オフ動作する。尚、スイッチ素子１＿６４およびコンデンサ１＿６５が、本発明にいうホールド部の一例に相当し、オペアンプ１＿６６，可変抵抗器１＿６７，クランプ回路１＿６８が、本発明にいう判定部の一例に相当する。以下、高輝度黒潰れ回路１＿６の動作について、図６を参照して説明する。
【００５１】
図６は、図５に示す高輝度黒潰れ回路のタイミングチャートである。
【００５２】
図６には、上から順番に、点線で示す第２の信号ＶｏｕｔＮ，実線で示す第１の信号ＶｏｕｔＳ，オペアンプ１＿６３の出力端子であるＡ点における電位，クランプ回路１＿６８の正相端子（＋）であるＢ点における電位，シーケンス制御部１＿１からのホールドサンプル信号Ｓ／Ｈ，クランプ回路１＿６８から出力される黒潰れ信号ＢＮＧｏｕｔが示されている。尚、第２の信号ＶｏｕｔＮ，第１の信号ＶｏｕｔＳ，Ａ点における電位，Ｂ点における電位の大きさは、図６の下側に向かうにつれて大きくなるように図示されている。
【００５３】
図５に示す高輝度黒潰れ回路１＿６では、初期状態においてはコンデンサ１＿６５に基準信号がホールドされる。具体的には、シーケンス制御部１＿１からのサンプルホールド信号Ｓ／Ｈ，クランプオプティカルブラック信号ＣＬＭＯＢによりスイッチ素子１＿６１，１＿６４がともにオン状態にされて、光の照射を免れたＭＯＳ型固体撮像素子１０における第２の信号ＶｏｕｔＮが表わす電荷がコンデンサ１＿６２に蓄積され、さらにオペアンプ１＿６３を介してコンデンサ１＿６５に蓄積される。その後、スイッチ素子１＿６１，１＿６４はオフ状態にされる。
【００５４】
次に、ＭＯＳ型固体撮像素子１０が光の照射を受けて、図４を参照して説明したようにして信号読出部１＿４から第１の信号ＶｏｕｔＳ，第２の信号ＶｏｕｔＮが読み出される。ここでは、図６に示すように、複数のＭＯＳ型固体撮像素子１０のうちのＮ番目の画素（ＰｉｘｅｌＮ）に対応する素子には、比較的弱い光が照射される。以下、Ｎ＋１番目の画素（ＰｉｘｅｌＮ＋１），Ｎ＋２番目の画素（ＰｉｘｅｌＮ＋２），Ｎ＋３番目の画素（ＰｉｘｅｌＮ＋３），Ｎ＋４番目の画素（ＰｉｘｅｌＮ＋４）の順に強い光が照射される。従って、Ｎ番目，Ｎ＋１番目，Ｎ＋２番目までの画素における第１の信号ＶｏｕｔＳと、第２の信号ＶｏｕｔＮとの差分は比較的大きく、従ってそれら画素の、差分に基づく受光量を精度よく求めることができる。一方、Ｎ＋３番目，Ｎ＋４番目の画素には極めて高照度の光が照射されるため、それらＮ＋３番目，Ｎ＋４番目の画素における第１の信号ＶｏｕｔＳは飽和状態となる。また、光電荷量がクリアされた後であっても、それら画素への光電荷量の流れ込みは大きく、従って第２の信号ＶｏｕｔＮも飽和状態に近くなる。このため、第１の信号ＶｏｕｔＳと第２の信号ＶｏｕｔＮとの差分を求めると、その差分は極めて小さくなるという現象が発生する。この現象は、本来高輝度で白く表現されるべきアクティブセンサであるＭＯＳ型イメージセンサの領域の一部の画素に黒く潰れた画素が存在する現象となり、著しく画質を損ねることとなる。そこで、本実施形態では、以下に説明するようにして、高輝度潰れ回路１＿６で第２の信号ＶｏｕｔＮを常にモニタしておき、この第２の信号ＶｏｕｔＮのレベルが同じラインの基準信号レベルに対して所定量以上越えたレベルにあると判定された素子について、上記差分に代えて、所定の受光光量を表わすレベル（白レベル）の信号を採用する。具体的には、図６に示すように、各画素（Ｎ，Ｎ＋１，Ｎ＋２，Ｎ＋３，Ｎ＋４）毎に第２の信号ＶｏｕｔＮをサンプルホールド信号Ｓ／Ｈでコンデンサ１＿６２にサンプルホールドしてオペアンプ１＿６３を経由してＡ点における電位の信号をクランプ回路１＿６８の逆相端子（−）に入力する。クランプ回路１＿６８の正相端子（＋）には、基準信号レベルに対して所定量以上越えたレベルの信号、即ちＢ点における電位の信号が入力されている。クランプ回路１＿６８では、これらＡ点における電位の信号とＢ点における電位の信号とを比較する。前述したように、Ｎ，Ｎ＋１，Ｎ＋２番目までの画素における第２の信号ＶｏｕｔＮのレベルは比較的小さく、従ってＡ点に電位はＢ点における電位よりも小さい。このためクランプ回路１＿６８からは黒潰れ信号ＢＮＧｏｕｔとして‘Ｌ’レベルが出力される。
【００５５】
一方、Ｎ＋３，Ｎ＋４番目の画素における第２の信号ＶｏｕｔＮのレベルは比較的小さく、従ってＡ点に電位はＢ点における電位よりも大きい。このためクランプ回路１＿６８からは黒潰れ信号ＢＮＧｏｕｔとして‘Ｈ’レベルが出力される。この黒潰れ信号ＢＮＧｏｕｔは、図１に示す信号置換部１＿８に入力される。以下、再び図１を参照して説明する。
【００５６】
信号読出部１＿４からの第１の信号ＶｏｕｔＳ，第２の信号ＶｏｕｔＮは、Ａ／Ｄ変換部１＿７でアナログ／デジタル変換されてデジタル信号ＶｏｕｔＤＳ，ＶｏｕｔＤＮとして信号置換部１＿８に入力される。この信号置換部１＿８は、ＤＳＰ（デジタルシグナルプロセッサ）で構成されており、信号置換部１＿８は、これらデジタル信号ＶｏｕｔＤＳ，ＶｏｕｔＤＮの差分を求めて最終的にノイズ成分を除去した映像信号Ｖｏを出力する。また、信号置換部１＿８には、上述したように、黒潰れ信号ＢＮＧｏｕｔから黒潰れ信号ＢＮＧｏｕｔが入力される。信号置換部１＿８は、高輝度黒潰れ回路１＿６により第２の信号ＶｏｕｔＮのレベルが上記基準信号のレベルを所定量以上越えたレベルにあると判定された素子（ここでは、Ｎ＋３，Ｎ＋４番目の画素の素子）について、上記差分に代えて、所定の受光光量を表わすレベルの信号を採用する。具体的には、受光可能な最大光量を表わすレベルの信号（白レベル信号）を採用する。このように、上記Ｎ＋３，Ｎ＋４番目の面素信号を白レベル信号に置換することによって補正を行なうことにより、極めて高照度の光が入射された場合であっても、本来高輝度で白く表現されるべき素子アレイ（ＭＯＳ型イメージセンサ）の領域の一部の画素に黒く潰れた画素が存在する現象を抑えることができる。従って、ＭＯＳ型イメージセンサの画質を高めることができる。
【００５７】
次に、本発明の読出処理装置の第２実施形態について説明する。前述した第１実施形態では、信号読出部１＿４で第１の信号ＶｏｕｔＳと第２の信号ＶｏｕｔＮを相互に独立に読み出す例で説明したが、この第２実施形態では、図７に示す信号読出部２＿４で第１の信号ＶｏｕｔＳと第２の信号ＶｏｕｔＮとの差分である第３の信号ＶｏｕｔＳ−Ｎと、第２の信号ＶｏｕｔＮとを読み出す点が異なっている。
【００５８】
図７は、本発明の読出処理装置の第２実施形態の信号読出部の回路を示す図である。
【００５９】
この信号読出部２＿４には、各ＭＯＳ型固体撮像素子１０のソースに接続されたカラム線２＿４６ａ，２＿４６ｂをプリチャージするためのＭＯＳトランジスタ２＿４１ａ，２＿４１ｂが備えられている。
【００６０】
また、信号読出部２＿４には、各ＭＯＳ型固体撮像素子１０のホールポケット２４に蓄積された電荷（ノイズ成分が除去された電荷）を記憶して水平走査回路１＿５の水平走査により後段のスイッチドキャパシタアンプ２＿４４に転送するためのラインメモリとしてのＭＯＳトランジスタ２＿４２ａ，２＿４２ｃ，２＿４２ｅ，２＿４２ｆ，コンデンサ２＿４２ｂ，２＿４２ｄの組；ＭＯＳトランジスタ２＿４３ａ，２＿４３ｃ，２＿４３ｅ，２＿４３ｆ，コンデンサ２＿４３ｂ，２＿４３ｄの組が備えられている。スイッチドキャパシタアンプ２＿４４は、オペアンプ２＿４４ａ，コンデンサ２＿４４ｂ，ＭＯＳトランジスタ２＿４４ｃ，バッファ２＿４４ｄから構成されている。
【００６１】
さらに、信号読出部２＿４には、各ＭＯＳ型固体撮像素子１０のホールポケット２４の電荷が排出された状態を記憶して水平走査回路１＿５の水平走査により後段のスイッチドキャパシタアンプ２＿４７に転送するためのラインメモリとしてのＭＯＳトランジスタ２＿４５ａ，２＿４５ｂ，２＿４５ｄ，２＿４５ｆ，２＿４５ｇ，コンデンサ２＿４５ｃ，２＿４５ｅの組；ＭＯＳトランジスタ２＿４６ａ，２＿４６ｂ，２＿４６ｄ，２＿４６ｆ，２＿４６ｇ，コンデンサ２＿４６ｃ，２＿４６ｅの組が備えられている。スイッチドキャパシタアンプ２＿４７は、オペアンプ２＿４７ａ，コンデンサ２＿４７ｂ，ＭＯＳトランジスタ２＿４７ｃ，バッファ２＿４７ｄから構成されている。
【００６２】
次に、このように構成された信号読出部１＿４の動作について図８を参照して説明する。
【００６３】
図８は、図７に示す信号読出部のタイミングチャートを示す図である。
【００６４】
尚、図８に示す信号Ｖｓｉｇは、各ＭＯＳ型固体撮像素子１０のソースからの信号ＶＰＳｎ，ＶＰＳｎ＋１を代表して示す信号である。先ず、第１の信号ＶｏｕｔＳから第２の信号ＶｏｕｔＮを引き算した第３の信号ＶｏｕｔＳ−Ｎが出力される動作について説明する。ここでは、各ＭＯＳ型固体撮像素子１０のホールポケット２４に電荷が蓄積された状態にあるものとする。また、シフトホリゾンタル信号ＳＨＡは‘Ｈ’レベルにある。このため、ＭＯＳトランジスタ２＿４２ｂｃ，２＿４３ｃはオン状態にある。従って、コンデンサ２＿４２ｂの他端とコンデンサ２＿４２ｄ一端との接続点，コンデンサ２＿４３ｂの他端とコンデンサ２＿４３ｄの一端との接続点には、それぞれ、参照電圧Ｖｒｅｆが印加されている。
【００６５】
ここで、‘Ｈ’レベルのリセット信号ＲＥＳＳＮがＭＯＳトランジスタ２＿４１ａ，２＿４１ｂのゲートに入力され、それらＭＯＳトランジスタ２＿４１ａ，２＿４２ｂがオン状態になり、カラム線２＿４６ａ，２＿４６ｂが所定の電圧ＶＭＰＲにプリチャージされる。また、‘Ｈ’レベルのロード信号ＬＤＳＮがＭＯＳトランジスタ２＿４２ａ，２＿４３ａのゲートに入力され、それらＭＯＳトランジスタ２＿４２ａ，２＿４３ａがオン状態になり、コンデンサ２＿４２ｂ，２＿４３ｂの各一端に各ＭＯＳ型固体撮像素子１０のソースから信号Ｖｓｉｇとして、電圧Ｖｓ（例えば２．６Ｖ）が印加される。さらに、‘Ｈ’レベルのシフトホリゾンタル信号ＳＨＢがＭＯＳトランジスタ２＿４２ｅ，２＿４３ｅに入力され、それらＭＯＳトランジスタ２＿４２ｅ，２＿４３ｅもオン状態になり、コンデンサ２＿４２ｄ，２＿４３ｄの各他端に参照電圧Ｖｒｅｆ（例えば１．６Ｖ）が印加される。従って、コンデンサ２＿４２ｂ，２＿４３ｂには、電圧Ｖｓと参照電圧Ｖｒｅｆとの差分の電圧（２．６Ｖ−１．６Ｖ＝１．０Ｖ）に対応する電荷が蓄積される。一方、コンデンサ２＿４２ｄ，２＿４３ｄの各両端には、ともに参照電圧Ｖｒｅｆが印加されるため、電荷の蓄積は行なわれない。
【００６６】
やがて、シフトホリゾンタル信号ＳＨＡが‘Ｈ’レベルから‘Ｌ’レベルに変化する。すると、ＭＯＳトランジスタ２＿４２ｃ，２＿４３ｃがオフ状態になる。次いで、ロード信号ＬＤＳＮが‘Ｈ’レベルから‘Ｌ’レベルに変化して、ＭＯＳトランジスタ２＿４２ａ，２＿４３ａもオフ状態になる。このような状態で、「クリア動作」が行なわれる。この「クリア動作」では、カラムリセット回路１＿２（図１参照）から各ＭＯＳ型固体撮像素子１０のソースに向けて、図８に点線で示すような比較的レベルの高い信号Ｖｓｉｇが出力され、これにより各ＭＯＳ型固体撮像素子１０のホールポケツト２４に蓄積している電荷が排出される。
【００６７】
次いで、再び、‘Ｈ’レベルのリセット信号ＲＥＳＳＮがＭＯＳトランジスタ２＿４１ａ，２＿４１ｂのゲートに入力され、これによりカラム線２＿４６ａ，２＿４６ｂが所定の電圧ＶＭＰＲにプリチャージされる。また、‘Ｈ’レベルのロード信号ＬＤＳＮがＭＯＳトランジスタ２＿４２ａ，２＿４３ａのゲートに入力され、それらＭＯＳトランジスタ２＿４２ａ，２＿４３ａがオン状態になり、コンデンサ２＿４２ｂ，２＿４３ｂの各一端に各ＭＯＳ型固体撮像素子１０のソースから信号Ｖｓｉｇとして、電圧ＶＮ（例えば２．０Ｖ）が印加される。シフトホリゾンタル信号ＳＨＢは‘Ｈ’レベルに維持されているため、ＭＯＳトランジスタ２＿４２ｅ，２＿４３ｅを経由してコンデンサ２＿４２ｄ，２＿４３ｄの各他端には参照電圧Ｖｒｅｆ（ここでは１．６Ｖ）が印加されている。ここで、直列接続されたコンデンサ２＿４２ｂ，２＿４２ｄのうちのコンデンサ２＿４２ｂ、および直列接続されたコンデンサ２＿４３ｂ，２＿４３ｄのうちのコンデンサ２＿４３ｂには、前述した差分の電圧（１．０Ｖ）に対応する電荷が蓄積されており、このような状態でそれらコンデンサ２＿４２ｂ，２＿４３ｂの各一端に上記の電圧ＶＮ（ここでは２．０Ｖ）が印加されることとなる。従って、コンデンサ２＿４２ｂ，２＿４３ｄに蓄積された１．０Ｖ分の電荷から０．４Ｖ（２．０Ｖ−１．６Ｖ）分の電荷が引き算された０．６Ｖ分の電荷が、直列接続されたコンデンサ２＿４２ｂ，２＿４２ｄおよび直列接続されたコンデンサ２＿４３ｂ，２＿４３ｄに蓄積される。ここで、コンデンサ２＿４２ｂ，２＿４２ｄには、それぞれ、０．３Ｖ分ずつ電荷が分配されて蓄積される。同様にして、コンデンサ２＿４３ｂ，２＿４３ｄにも、それぞれ、０．３Ｖ分ずつ電荷が分配されて蓄積される。
【００６８】
やがて、シフトホリゾンタル信号ＳＨＢが‘Ｈ’レベルから‘Ｌ’レベルに変化してＭＯＳトランジスタ２＿４２ｅ，２＿４３ｅがオフ状態になる。次いで、シフトホリゾンタル信号ＳＨＡが‘Ｌ’レベルから‘Ｈ’レベルに変化してＭＯＳトランジスタ２＿４２ｃ，２＿４３ｃがオン状態になる。このような状態で、水平走査回路１＿５からＭＯＳトランジスタ２＿４２ｆのゲートに‘Ｈ’レベルの走査信号Ｓ１が入力され、そのＭＯＳトラジスタ２＿４２ｆがオン状態になる。すると、コンデンサ２＿４２ｄに蓄積されている電荷（ここでは０．３Ｖ分の電荷）が表わす電圧に参照信号Ｖｒｅｆが加算された電圧が、スイッチドキャパシタアンプ２＿４４を構成するオペアンプ２＿４４ａの逆相端子（−）に入力される。オペアンプ２＿４４ａの正相端子（＋）には、参照信号Ｖｒｅｆが入力されている。
【００６９】
スイッチドキャパシタアンプ２＿４４は、初期状態においては、ＭＯＳトランジスタ２＿４４ｃのゲートに‘Ｈ’レベルの信号ＣＤＬが入力されて、ＭＯＳトランジスタ２＿４４ｃがオン状態にされる。これにより、オペアンプ２＿４４ａの逆相端子（−）と出力端子、即ち帰還用のコンデンサ２＿４４ｂの両端が短絡され、そのオペアンプ２＿４４ａから出力されるアナログの出力電圧が参照電圧Ｖｒｅｆに初期化されている。その後、信号ＣＤＬが‘Ｈ’レベルから‘Ｌ’レベルに変化して、ＭＯＳトランジスタ２＿４４ｃがオン状態からオフ状態にされる。このような状態で、前述した電圧が逆相端子（−）に入力される。すると、参照電圧Ｖｒｅｆから上記電圧が引き算された差分の電荷がコンデンサ２＿４４ｂを介してオペアンプ２＿４４ａの出力側に転送される。従って、オペアンプ２＿４４ａからは、上記０．３Ｖ分の電荷に対応するアナログの電圧が出力される。この電圧はバッファ２＿４４ｄに入力され、そのバッファ２＿４４ｄから第１の信号ＶｏｕｔＳから第２の信号ＶｏｕｔＮを引き算した第３の信号ＶｏｕｔＳ−Ｎが出力される。
【００７０】
次に、第２の信号ＶｏｕｔＮが出力される動作について説明する。
【００７１】
「クリア動作」が終了した時点では、シフトホリゾンタル信号ＳＨＢは‘Ｈ’レベルにあるため、ＭＯＳトランジスタ２＿４５ｆ，２＿４６ｆはオン状態にあり、従ってコンデンサ２＿４５ｅ，２＿４６ｅの各一端には参照電圧Ｖｒｅｆ（ここでは１．６Ｖ）が印加されている。ここで、‘Ｈ’レベルのリセット信号ＲＥＳＳＮがＭＯＳトランジスタ２＿４１ａ，２＿４１ｂのゲートに入力され、これによりカラム線２＿４６ａ，２＿４６ｂが所定の電圧ＶＭＰＲにプリチャージされる。また、ロード信号ＬＤＮが‘Ｌ’レベルから‘Ｈ’レベルに変化する。すると、ＭＯＳトランジスタ２＿４５ａ，２＿４６ａがオン状態になり、コンデンサ２＿４５ｃ，２＿４６ｃの各一端に各ＭＯＳ型固体撮像素子１０のソースから信号Ｖｓｉｇとして、電圧ＶＮ（例えば２．０Ｖ）が印加される。従って、直列接続されたコンデンサ２＿４５ｃ，２＿４５ｅ、および直列接続されたコンデンサ２＿４６ｃ，２＿４６ｅには、０．４Ｖ（２．０Ｖ−１．６Ｖ）分の電荷が蓄積される。
【００７２】
やがて、シフトホリゾンタル信号ＳＨＢが‘Ｈ’レベルから‘Ｌ’レベルに変化してＭＯＳトランジスタ２＿４５ｆ，２＿４６ｆがオフ状態になる。次いで、シフトホリゾンタル信号ＳＨＡが‘Ｌ’レベルから‘Ｈ’レベルに変化してＭＯＳトランジスタ２＿４５ｄ，２＿４６ｄがオン状態になる。このような状態で、水平走査回路１＿５からＭＯＳトランジスタ２＿４５ｇのゲートに‘Ｈ’レベルの走査信号Ｓ１が入力され、そのＭＯＳトラジスタ２＿４５ｇがオン状態になる。すると、コンデンサ２＿４５ｅに蓄積されている電荷（ここでは０．２Ｖ分の電荷）が表わす電圧に参照信号Ｖｒｅｆが加算された電圧が、スイッチドキャパシタアンプ２＿４７を構成するオペアンプ２＿４７ａの逆相端子（−）に入力される。以下、前述したスイッチドキャパシタアンプ２＿４４の動作と同様な動作によりスイッチドキャパシタアンプ２＿４７を構成するオペアンプ２＿４７ａから上記０．２Ｖ分の電荷に対応するアナログの電圧が出力される。この電圧はバッファ２＿４７ｄに入力され、そのバッファ２＿４７ｄから第２の信号ＶｏｕｔＮが出力される。
【００７３】
【発明の効果】
以上、説明したように、本発明の読出処理装置によれば、ＭＯＳ型イメージセンサの画質を高めることができる。
【図面の簡単な説明】
【図１】本発明の読出処理装置の第１実施形態の構成を示すブロック図である。
【図２】図１に示すＭＯＳ型固体撮像素子の配列状態を示した平面図である。
【図３】図２に示す一点鎖線Ａ−Ａに沿う、ＭＯＳ型固体撮像素子１つ分の断面図である。
【図４】信号読出部の回路を示す図である。
【図５】高輝度黒潰れ回路を示す図である。
【図６】図５に示す高輝度黒潰れ回路のタイミングチャートである。
【図７】本発明の読出処理装置の第２実施形態の信号読出部の回路を示す図である。
【図８】図７に示す信号読出部のタイミングチャートを示す図である。
【符号の説明】
１  読出処理装置
１０  ＭＯＳ型固体撮像素子
１＿１  シーケンス制御部
１＿２  カラムリセット回路
１＿３  垂直走査回路
１＿４，２＿４  信号読出部
１＿４１ａ，１＿４１ｂ，１＿４２ａ，１＿４２ｂ，１＿４２ｄ，１＿４２ｅ，１＿４３ａ，１＿４３ｂ，１＿４３ｄ，１＿４３ｅ，１＿４４ｃ，１＿４５ｃ，２＿４１ａ，２＿４１ｂ，２＿４２ａ，２＿４２ｃ，２＿４２ｅ，２＿４２ｆ，２＿４３ａ，２＿４３ｃ，２＿４３ｅ，２＿４３ｆ，２＿４４ｃ，２＿４５ａ，２＿４５ｂ，２＿４５ｄ，２＿４５ｆ，２＿４５ｇ，２＿４６ａ，２＿４６ｂ，２＿４６ｄ，２＿４６ｆ，２＿４６ｇ，２＿４７ｃ  ＭＯＳトランジスタ
１＿４２ｃ，１＿４２ｆ，１＿４３ｃ，１＿４３ｆ，１＿４４ｂ，１＿４５ｂ，１＿６２，１＿６５，２＿４２ｂ，２＿４２ｄ，２＿４３ｂ，２＿４３ｄ，２＿４４ｂ，２＿４５ｃ，２＿４５ｅ，２＿４６ｃ，２＿４６ｅ，２＿４７ｂ  コンデンサ
１＿４４，１＿４５，２＿４４，２＿４７  スイッチドキャパシタアンプ
１＿４４ａ，１＿４５ａ，１＿６３，１＿４７，２＿４４ａ，２＿４７ａ  オペアンプ
１＿４４ｄ，１＿４５ｄ，２＿４４ｄ，２＿４７ｄ  バッファ
１＿４６ａ，１＿４６ｂ，２＿４６ａ，２＿４６ｂ  カラム線
１＿５  水平走査回路
１＿６  高輝度黒潰れ回路
１＿６１，１＿６４  スイッチ素子
１＿６７  可変抵抗器
１＿６８  クランプ回路
１＿７  Ａ／Ｄ変換部
１＿８  信号置換部
１１    基板
１２    Ｎウェル
１２ａ    トランスファ領域
１３    電荷発生領域
１４    ドレイン領域
１５    絶縁膜
１６    ドレインコンタクト
１７    ソースコンタクト
２４    ホールポケット
２５    ソース領域
２６    チャネル領域
２７    ゲート
２８    ゲートコンタクト
２９    ウェル領域
１００    受光部
２００    検出部
【図１】
2004187017.tif 000003
【図２】
2004187017.tif 000004
【図３】
2004187017.tif 000005
【図４】
2004187017.tif 000006
【図５】
2004187017.tif 000007
【図６】
2004187017.tif 000008
【図７】
2004187017.tif 000009
【図８】
2004187017.tif 000010