(57)【要約】【課題】スキャンチェインを用いた半導体装置のバーンインにおいて、ストレス印加毎の故障の有無の状態の判定方法を容易化することを目的とする。【解決手段】入力端子と、出力端子とをもち、スキャンクロックの周期と等しい矩形データが前記入力端子から入力されるスキャンチェインと、前記スキャンチェイン上の奇数段数離れた２つのフリップフロップの出力端子を入力とするＥＯＲ回路と、前記ＥＯＲ回路の出力に配線されたモニタ端子とを具備し、前記モニタ端子の出力にオシロスコープ等を接続して出力を表示するようにして、前記モニタ端子の出力が、前記スキャンチェイン上に故障が無ければ常にＨ出力になり、また故障が有れば常にＬ出力になるようにした。【選択図】      図１
2004219336.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と、出力端子とをもち、スキャンクロックの周期と等しい矩形データが前記入力端子から入力されるスキャンチェインと、
前記スキャンチェイン上の奇数段数離れた２つのフリップフロップの出力端子を入力とするＥＯＲ回路と、
前記ＥＯＲ回路の出力に配線されたモニタ端子とを、
具備したことを特徴とする半導体装置。
【請求項２】
入力端子と、出力端子とをもち、スキャンクロックの２以上の整数倍の周期をもつ矩形データが前記入力端子から入力されるスキャンチェインと、
それぞれが、前記スキャンチェイン上の相異なる奇数段数離れた２つのフリップフロップの出力をその２つの入力とする２つのＡＮＤ回路と、
それぞれ、前記２つのＡＮＤ回路の出力を入力とする、２つのＥＯＲ回路と、
前記２つのＥＯＲ回路を入力とするセレクタ回路と、
前記セレクタ回路の出力に配線されたモニタ端子とを、
具備したことを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
スキャンチェイン上の奇数段数離れた２つのフリップフロップの出力端子を入力とするＥＯＲ回路と、前記ＥＯＲ回路の出力に配線されたモニタ端子とをそれぞれ複数有するスキャンチェインを具備し、
前記ＥＯＲ回路は、他方のＥＯＲ回路に入力する、前記スキャンチェイン上の奇数段数離れた２つのフリップフロップの出力端子と、前記奇数段数と異なる奇数段数離れた２つのフリップフロップの出力端子を入力とする、
ことを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置において、
入力端子と、出力端子とをもち、
スキャンチェイン上の奇数段数離れた２つのフリップフロップの出力端子を入力とするＥＯＲ回路と、前記ＥＯＲ回路の出力に配線されたモニタ端子とを、有するスキャンチェインを複数具備した、
ことを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記ＥＯＲ回路の出力をその入力とし、その出力が前記モニタ端子に配線されたフリップフロップを、具備した、
ことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特にバーンインを行なう回路に対してスキャンチェインによりストレスをかける半導体装置に関するものである。
【０００２】
【従来の技術】
図１２に、従来の半導体装置のブロック図を示す。
図１２において、３１は入力端子であり、４１は出力端子であり、２はバーンイン対象回路である。
【０００３】
次にこの半導体装置におけるスキャンチェインについて説明する。
スキャンチェインとは、スキャンテストにおいて、フリップフロップの出力と、別のフリップフロップの入力とが接続され、この接続されたフリップフロップが数珠つなぎになっている回路（チェイン）である。
【０００４】
図１２のバーンイン対象回路２は、この数珠つなぎの状態の、１つのチェイン２１と、これに伴う組み合わせ回路を示す。本図において、四角で示す６０は、フリップフロップであり、入力端子３１と、出力端子４１間のスキャンチェイン２１で、入出力がなされてテストされる。さて、このスキャンチェインを用いたテストであるが、テスト時においてフリップフロップがスキャン入力端子からスキャン出力端子まで数珠つなぎに接続されているため、スキャンテスト（以降スキャンシフトと呼ぶ）時に、スキャン入力端子から信号を与えることで、任意のフリップフロップにデータをセットすることができる。そして、このフリップフロップへのデータのセットが完了すると、通常動作を行い、組み合わせ回路を動作させ、再度スキャンシフトを行い、スキャン出力端子からの信号を、コンパレート（比較）する。これにより、回路の検査がなされる。
【０００５】
従って、バーンインを行なう場合、スキャンチェインを用いてスキャンシフト、及び通常動作を繰り返すことで、回路をより大きく動かすことができるため、ストレスを大きく与えることが可能である。
【０００６】
図では省略しているが、スキャンクロック端子５は全フリップフロップのクロック入力端子に配線されており、上記スキャンテストは、スキャンクロック端子５から発生されるクロック（以降、スキャンクロックと呼ぶ）に同期する形で動作する。
【０００７】
半導体装置のバーンイン方法として、高温高電圧条件下で一定時間動作させることで、ストレスを与え一定のストレス印加毎に検査して破壊した半導体装置を除外する、というモニターバーンインと呼ばれるものがある。このモニターバーンインの簡単な実現方法として、スキャンシフト動作を行なっている時に、入力端子３１からスキャンクロック毎に１０１０１０…という矩形データを入力し、しばらくした後に出力端子４１からその入力データと同じ１０１０１０…というデータが出力されれば、スキャンチェイン上に故障が無い（すなわち半導体装置は破壊されていない）のであり、もし異なるデータが出力されれば、スキャンチェイン上に故障が有る（すなわち半導体装置は破壊されている）というような判定を行なうという方法がある。
【０００８】
次に、図１３に別の従来の半導体装置のブロック図を示す。
図１３において、３１は第１の入力端子であり、３２は第２の入力端子であり、４１は第１の出力端子であり、４２は第２の出力端子であり、２はバーンイン対象回路である。
【０００９】
次に、この半導体装置の説明であるが、上記図１２の半導体装置における１本のスキャンチェイン２１に対応するものとして、２本のスキャンチェイン２１，２２を有する。
【００１０】
図１３において、四角で示す６０は、フリップフロップであり、第１の入力端子３１と、第１の出力端子４１間のスキャンチェイン２１で入出力がなされて、また第２の入力端子３２と第２の出力端子４２間のスキャンチェイン２２で入出力がなされて、テストされる。
【００１１】
このスキャンチェインを用いたテストの動作としては、上記図６の半導体装置のものと同じである。またバーンインを行なう場合、スキャンチェインを用いてスキャンシフト、及び通常動作を繰り返すことで、回路をより大きく動かすことができるため、ストレスを大きく与えることが可能であることも同じである。
【００１２】
近年の半導体装置の大規模化・高集積化に伴い、このようにスキャンチェインと、それに伴う組み合わせ回路の数が２組あるものもあり、３組以上あるものもある。
【００１３】
半導体装置のバーンイン方法も、各々のスキャンチェイン毎に、上記図６の半導体装置での方法がなされる。
【００１４】
【特許文献１】
特開２０００−３５３７８３号
【非特許文献１】
菅野卓雄他編，「半導体大辞典」，工業調査会，１９９９年，ｐ．６４９，ｐ．１１６９
【００１５】
【発明が解決しようとする課題】
しかしながら上記従来の構成では、出力端子４１、あるいは出力端子４２からの出力信号が正しいものか否かを判定するための期待値の作成が必要であり、またその判定をするための高価、かつ複雑な装置が必要となっていた。
【００１６】
本発明は上記課題を解決することを目的としてなされたものであり、安価で簡易なバーンイン検査装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１による半導体装置は、入力端子と、出力端子とをもち、スキャンクロックの周期と等しい矩形データが前記入力端子から入力されるスキャンチェインと、前記スキャンチェイン上の奇数段数離れた２つのフリップフロップの出力端子を入力とするＥＯＲ回路と、前記ＥＯＲ回路の出力に配線されたモニタ端子とを、具備したものである。
【００１８】
本発明の請求項２による半導体装置は、入力端子と、出力端子とをもち、スキャンクロックの２以上の整数倍の周期をもつ矩形データが前記入力端子から入力されるスキャンチェインと、それぞれが、前記スキャンチェイン上の相異なる奇数段数離れた２つのフリップフロップの出力をその２つの入力とする２つのＡＮＤ回路と、それぞれ、前記２つのＡＮＤ回路の出力を入力とする、２つのＥＯＲ回路と、前記２つのＥＯＲ回路を入力とするセレクタ回路と、前記セレクタ回路の出力に配線されたモニタ端子とを、具備したものである。
【００１９】
本発明の請求項３による半導体装置は、請求項１記載の半導体装置において、スキャンチェイン上の奇数段数離れた２つのフリップフロップの出力端子を入力とするＥＯＲ回路と、前記ＥＯＲ回路の出力に配線されたモニタ端子とをそれぞれ複数有するスキャンチェインを具備し、前記ＥＯＲ回路は、他方のＥＯＲ回路に入力する、前記スキャンチェイン上の奇数段数離れた２つのフリップフロップの出力端子と、前記奇数段数と異なる奇数段数離れた２つのフリップフロップの出力端子を入力とするようにしたものである。
【００２０】
本発明の請求項４による半導体装置は、請求項１記載の半導体装置において、入力端子と、出力端子とをもち、スキャンチェイン上の奇数段数離れた２つのフリップフロップの出力端子を入力とするＥＯＲ回路と、前記ＥＯＲ回路の出力に配線されたモニタ端子とを、有するスキャンチェインを複数具備したものである。
【００２１】
本発明の請求項５による半導体装置は、請求項１記載の半導体装置において、前記ＥＯＲ回路の出力をその入力とし、その出力が前記モニタ端子に配線されたフリップフロップを、具備したものである。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１による半導体装置の回路構成を示したものである。なお、図１２に示す従来技術のものと同一のものについては、同じ符号を付してある。またこのため、原則としてそれらについての説明は省略する。
【００２３】
図１において、７０は、ｎ段目のフリップフロップの出力端子Ｑｎと、ｎ−１段目のフリップフロップの出力端子Ｑｎ−１（以降ｋ段目のフリップフロップの出力端子をＱｋと略記する）とを入力とするＥＯＲ（Ｅｘｃｌｕｓｉｖｅ  ＯＲ、あるいは排他的論理和とも呼ぶ）回路であり、８０は、ＥＯＲ回路７０の出力に配線されたモニタ端子である。
【００２４】
まず、入力端子３１からスキャンクロック毎に１０１０１０…という矩形データを入力する。
スキャンチェイン上に故障が無いときは、このデータは、Ｑ１、Ｑ２、…、とスキャンクロック毎に伝播していくが、このデータがＱｎまで伝播したときの、Ｑｎ、Ｑｎ−１、の状態を考えると、（Ｑｎ、Ｑｎ−１）＝（０、１）、（１、０）の２通りであり、各々の状態をＳ１、Ｓ２とすると、…→Ｓ１→Ｓ２→Ｓ１→Ｓ２→…と循環的に状態が変化する。この回路の各々の状態におけるタイミングチャートを図２に示す。
【００２５】
図２に示すように、故障が無いときは、ＥＯＲ回路７０からの出力は、いずれの場合も１となり、モニタ端子８０からは常にＨ出力となる。
ところが、故障が有るときは、例えばＱ１で電源にショートしているような場合は、（Ｑ１，Ｑ２、…、Ｑｎ）＝（１、１、…、１）となるため、（Ｑｎ、Ｑｎ−１）＝（１、１）となり、モニタ端子８０からは、常にＬ出力となる。
【００２６】
以上のように、本実施の形態１によれば、相互に奇数段数離れたフリップフロップからの出力をＥＯＲ回路に入力し、該ＥＯＲ回路の出力をモニタ端子に入力し、該モニタ端子にオシロスコープ等を接続して出力を表示するようにしたので、モニタ端子の出力が、スキャンチェイン上に故障が無ければ常にＨ出力になり、また故障が有れば常にＬ出力になるようにすることができ、出力端子からの出力信号が正しいものか否かを判定をするための期待値の作成、及びその判定をするための複雑な装置が必要でなくなり、故障の有無を簡易に判定することができるという効果がある。
【００２７】
（実施の形態２）
図３は、本発明の実施の形態２における半導体装置の回路構成を示したものである。
図３において、９１は、Ｑｎと、Ｑｎ−１とを入力とするＡＮＤ回路、９２は、Ｑｎ−２と、Ｑｎ−３とを入力とするＡＮＤ回路、９３は、Ｑｎ−１と、Ｑｎ−２とを入力とするＡＮＤ回路、９４は、Ｑｎ−３と、Ｑｎ−４とを入力とするＡＮＤ回路、７１は、ＡＮＤ回路９１の出力と、ＡＮＤ回路９２の出力とを入力とするＥＯＲ回路、７２は、ＡＮＤ回路９３の出力と、ＡＮＤ回路９４の出力とを入力とするＥＯＲ回路、１００は、ＥＯＲ回路７１の出力と、ＥＯＲ回路７２の出力とをデータ用入力とし、またスキャンクロック端子５の出力を、セレクト用入力とし、そのセレクト用入力が０のときには、ＥＯＲ回路７１の出力を、１のときには、ＥＯＲ回路７２の出力を、選択的に出力させるセレクタ回路、８１は、セレクタ回路１００の出力に配線されたモニタ端子である。
【００２８】
まず、入力端子３１からスキャンクロック毎に、１１００１１００…というスキャンクロックの２倍の周期の矩形データを入力する。
【００２９】
スキャンチェイン上に故障がないときには、このデータはＱ１、Ｑ２、…とスキャンクロック２周期毎に伝播していくが、このデータがＱｎまで伝播したときのＱｎ〜Ｑｎ−４の状態を考えると、
（Ｑｎ、…、Ｑｎ−４）
＝（０、１、１、０、０）、
（０、０、１、１、０）、
（１、０、０、１，１）、
（１、１、０、０、１）、
の４通りであり、各々の状態をＳ１、Ｓ２、Ｓ３、Ｓ４とすると、…→Ｓ１→Ｓ２→Ｓ３→Ｓ４→Ｓ１→Ｓ２→Ｓ３→Ｓ４→…と循環的に状態が変化する。この回路の各々の状態におけるタイミングチャートを図４に示す。
【００３０】
７１は、Ｓ２、Ｓ４で１、７２は、Ｓ１、Ｓ３で１となり、またセレクタ回路１００はスキャンクロックが０のとき、７１を、スキャンクロックが１のとき、７２をセレクトするので、モニタ端子８１からは、常にＨ出力が出力されることとなる。
【００３１】
ところが、故障が有るときは、例えばＱ１で電源にショートしているような場合は、（Ｑ１、…、Ｑｎ）＝（１、１、…、１）となるため、９１＝９２＝９３＝９４＝１、すなわち７１＝７２＝０となり、モニタ端子８１からは、常にＬ出力が出力されることとなる。ただし、９１＝１とは、ＡＮＤ回路９１の出力が１であることの略記である。
【００３２】
以上のように本実施の形態２によれば、相互に奇数段数離れたフリップフロップからの出力をそれぞれのＡＮＤ回路に入力し、相互に異なる前記ＡＮＤ回路の出力を２つのＥＯＲ回路に入力し、該２つのＥＯＲ回路の出力をセレクタ回路に入力し、該セレクタ回路の出力をモニタ端子に配線して、該モニタ端子にオシロスコープ等を接続して出力を表示するようにしたので、モニタ端子の出力が、スキャンチェイン上に故障が無ければ常にＨ出力になり、故障が有ればＬ出力になるようにセレクタ回路がＥＯＲ回路の出力をセレクトすることができ、スキャンクロックの２倍の周期のデータを入力した場合にも、出力端子からの出力信号が正しいものか否かを判定をするための期待値の作成、及びその判定をするための複雑な装置が必要でなくなり、故障の有無を簡易に判定することができるという効果がある。
【００３３】
以上は、スキャンクロックの２倍の周期のデータの場合について述べたが、上記説明は特に２倍に限られるわけでなく、ＡＮＤ回路、ＥＯＲ回路、多入力のセレクタ回路、の組み合わせで一般化し、整数倍の周期のデータの場合にも、適用することができる。
【００３４】
（実施の形態３）
図５は、本発明の実施の形態３による半導体装置の回路構成を示したものである。
図５において、７０は、Ｑｎと、Ｑｎ−１とを入力とするＥＯＲ回路、８０は、ＥＯＲ回路７０の出力に配線されたモニタ端子であり、７３は、Ｑｎと、Ｑｎ−３とを入力とするＥＯＲ回路、８２はＥＯＲ回路７３の出力に配線されたモニタ端子である。
【００３５】
まず、入力端子３１から、スキャンクロック毎に１０１０１０…という矩形データを入力する。
【００３６】
スキャンチェイン上に故障が無いときは、このデータは、Ｑ１、Ｑ２、…、とスキャンクロック毎に伝播していくが、このデータがＱｎまで伝播したときの、Ｑｎ、Ｑｎ−１、の状態を考えると、（Ｑｎ、Ｑｎ−１）＝（０、１）、（１、０）の２通りであり、各々の状態をＳ１、Ｓ２とすると、…→Ｓ１→Ｓ２→Ｓ１→Ｓ２→…と循環的に状態が変化する。この回路の各々の状態におけるタイミングチャートを図６に示す。
【００３７】
ところが、図６（ｂ）に示すように、スキャンチェイン上においてＱｎが、ＧＮＤに、Ｑｎ−１が、電源に、ショートしているという多重故障になっており、他には故障が無いときには、このデータはＱ１、Ｑ２、…、とスキャンクロック毎に伝播していくが、このデータがＱｎまで伝播したときのＱｎ、Ｑｎ−１の状態を考えると、（Ｑｎ、Ｑｎ−１）＝（０、１）の１通りであり、このため、ＥＯＲ回路７０からの出力は、１となり、モニタ端子８０からは常にＨ出力が出力されることとなる。
【００３８】
しかし、図６（ａ）に示すように、上記多重故障が無い場合にも、モニタ端子８０からは、常にＨ出力が出力されることとなるため、モニタ端子８０の出力を参照するだけでは、故障なしと、誤判定をすることになる。しかし、一方で、Ｑｎ−３は、１０１０１０…と変化するため、モニタ端子８２の出力は、ＨＬＨＬＨＬ…と変化することで、モニタ端子８０と、モニタ端子８２の出力とが異なることとなるので、上記は誤判定であるということになる。
【００３９】
以上のように、本実施の形態３によれば、相互に奇数段数離れたフリップフロップの出力端子を入力とするＥＯＲ回路と、該ＥＯＲ回路の出力に配線されたモニタ端子とをそれぞれ複数有するスキャンチェインを具備し、前記ＥＯＲ回路は、他方のＥＯＲ回路に入力する、相互に奇数段数離れたフリップフロップの出力端子と、前記奇数段数と異なる奇数段数相互に離れたフリップフロップの出力を入力とするようにしたので、ＱｎがＧＮＤに、Ｑｎ−１が電源にショートしているという多重故障になっていた場合、第１のモニタ端子の出力では故障無し、と誤判定されることを、第２のモニタ端子の出力も併用して参照することで、誤判定する確率を低下させることができるという効果がある。
【００４０】
（実施の形態４）
図７は、本発明の実施の形態４による半導体装置の回路構成を示したものであり、図８は、本発明の実施の形態４による半導体装置のタイミングチャートである。
図７において、２１は第１のスキャンチェイン、２２は第２のスキャンチェインである。２１と２２の構成は、実施の形態１におけるものと同じである。
【００４１】
また、図８に示すように、実施の形態１における場合と同じように、入力端子３１と、入力端子３２から、スキャンクロック毎に１０１０１０…という矩形データを入力し、モニタ端子８０と、モニタ端子８３の両方ともに、常にＨ出力ならば、どちらのスキャンチェインにも故障が無いと判定することができる。
【００４２】
以上のように、本実施の形態４によれば、相互に奇数段数離れたフリップフロップの出力端子を入力とするＥＯＲ回路と、該ＥＯＲ回路の出力に配線されたモニタ端子とを有するスキャンチェインを複数具備し、前記モニタ端子にオシロスコープ等を接続し出力を表示するようにしたので、複数のスキャンチェイン上に故障が無ければそれぞれのモニタ端子の出力は常にＨ出力になり、故障が有れば常にＬ出力になるようにすることができ、複数のスキャンチェインを具備する場合でも、出力端子からの出力信号が正しいものか否かを判定をするための期待値の作成、及びその判定をするための複雑な装置が必要でなくなり、それぞれのスキャンチェイン上の故障の有無を簡易に判定することができるという効果がある。
【００４３】
また、上記は、２本のスキャンチェインをもつ半導体装置について述べたが、一般化して整数本ある場合にも適用することができる。
【００４４】
（実施の形態５）
図９は、本発明の実施の形態５による半導体装置の回路構成を示したものである。
図９に示すように、その構成は、実施の形態１におけるものに、ＥＯＲ回路７０の出力と、モニタ端子８０との間に、フリップフロップ１１０を有するものである。
【００４５】
スキャンチェイン上に故障が無いときには、実施の形態１における場合と同じように、入力端子３１からスキャンクロック毎に、１０１０１０…という矩形データを入力し、このデータがＱｎまで伝播したときのＱｎ、Ｑｎ−１の状態を考えると、（Ｑｎ、Ｑｎ−１）＝（０，１）、（１，０）の２通りである。しかし、現実的な回路には一般に時間的遅延が存在することが多い。例えば、スキャンチェイン上の各フリップフロップの出力変化に要する時間Ｔｓ、隣同士のフリップフロップの出力変化の時間差Ｔｄ、というものを持つことがある。前者を持つ例を、図１０、前者と後者の両方を持つ例を、図１１に示す。いずれの場合にも一瞬０となる時間が発生する（これをヒゲと呼ぶことにする）。このようなヒゲの発生がそのままモニタ端子８０に出力されては、安定した判定ができない。そのため、フリップフロップ１１０を、ＥＯＲ回路７０と、モニタ端子８０との間に配線し、フリップフロップ１１０がＥＯＲ回路７０からの出力のヒゲ以外の部分をラッチするように、フリップフロップ１１０にクロックを与えることで、モニタ端子８０にＥＯＲ回路７０からの出力のヒゲが伝播することを防ぎ、平滑化された波形を得ることができる。
【００４６】
以上のように、本実施の形態５によれば、ＥＯＲ回路の出力をフリップフロップを介して、モニタ端子に入力するようにしたので、フリップフロップにクロックを与えて該フリップフロップがＥＯＲ回路からの出力のヒゲ以外の部分をラッチすることにより、回路に時間的遅延がある場合に発生するＥＯＲ回路の出力の、ヒゲの発生を防止でき、モニタ端子からの出力を平滑化し、より安定した判定を行なうことができるという効果がある。
【００４７】
【発明の効果】
以上の説明で判るように、本発明によれば、スキャンチェインを用いてバーンインを行なう半導体装置において、安価で簡易なバーンイン検査装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体装置の構成図である。
【図２】本発明の実施の形態１による半導体装置のタイミングチャートである。
【図３】本発明の実施の形態２による半導体装置の構成図である。
【図４】本発明の実施の形態２による半導体装置のタイミングチャートである。
【図５】本発明の実施の形態３による半導体装置の構成図である。
【図６】本発明の実施の形態３による半導体装置のタイミングチャートであり、故障が無い場合（ａ）、及び故障が有る場合（ｂ）の例を示す図である。
【図７】本発明の実施の形態４による半導体装置の構成図である。
【図８】本発明の実施の形態４による半導体装置のタイミングチャートである。
【図９】本発明の実施の形態５による半導体装置の構成図である。
【図１０】本発明の実施の形態５による半導体装置のタイミングチャートである。
【図１１】本発明の実施の形態５による半導体装置のタイミングチャートである。
【図１２】第１の従来技術の半導体装置の構成図である。
【図１３】第２の従来技術の半導体装置の構成図である。
【符号の説明】
１  半導体装置本体
２  バーンイン対象回路
２１  第１のスキャンチェイン
２２  第２のスキャンチェイン
３１  第１の入力端子
３２  第２の入力端子
４１  第１の出力端子
４２  第２の出力端子
５  スキャンクロック端子
６０、６１、１１０  フリップフロップ
７０、７１、７２、７３、７４  ＥＯＲ回路
８０、８１、８２、８３  モニタ端子
９１、９２、９３、９４  ＡＮＤ回路
１００  セレクタ回路
【図１】
2004219336.tif 000003
【図２】
2004219336.tif 000004
【図３】
2004219336.tif 000005
【図４】
2004219336.tif 000006
【図５】
2004219336.tif 000007
【図６】
2004219336.tif 000008
【図７】
2004219336.tif 000009
【図８】
2004219336.tif 000010
【図９】
2004219336.tif 000011
【図１０】
2004219336.tif 000012
【図１１】
2004219336.tif 000013
【図１２】
2004219336.tif 000014
【図１３】
2004219336.tif 000015