(57)【要約】【課題】複数の回線クロックから１つを選択し、これに同期したクロックを得るクロック供給回路において、回線の切り替え時に発生する位相ジャンプを最小に抑える。【解決手段】回線1からクロックを抽出し、分周器を通して8k(x)のクロックを得る。同様に回線2からクロックを抽出し分周器を通して8k(y)を得る。選択器７にて基準に8k(x)を選択すると、PLO回路に入力されVCO９から同期したクロックが出力される。このクロックを分周し、リセットパルスを生成する。これを選択されていない8k(y)側の分周器６に入力することによって8k(x)と8k(y)を同位相に近い状態に保つ。この状態で選択器７で基準の切り替えを行っても位相ジャンプは最小になる。【選択図】  図１
2004208118.tif 000002
【特許請求の範囲】
【請求項１】
複数のクロック成分をそれぞれ分周する複数の分周手段と、前記分周手段の出力クロックのいずれかを基準クロックとして選択する選択手段と、前記基準クロックに同期したリセットパルスを生成するリセットパルス生成手段と、前記リセットパルスを入力し、前記基準クロックとして選択された分周手段以外の全ての分周手段に対して前記リセットパルスを出力する第二の選択手段とを備えたことを特徴とするクロック供給回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回線抽出クロックを用いたクロック供給回路に関する。
【０００２】
【従来の技術】
図４は、特許文献１に記載されている従来のクロック供給回路である。図４によると、従来の参照信号選択式クロック同期回路は、参照クロックREF１、REF２をそれぞれクロックとするフリップフロップ６、７と、該フリップフロップの入力信号を選択する選択器８、９と、EX-OR型位相比較器２及び低域ろ波器３及びVCO４及び1/2分周器５から構成されるPLL回路への入力信号を選択する選択器１と、参照クロックとして扱われる側の選択器が入力Aを選択し、他の選択器が入力Bを選択するように選択信号CONTにより制御されるデコーダ１０と、VCO４の変調極性を調整するための反転回路１１から構成されている。
【０００３】
次に従来の参照信号選択式クロック同期回路の動作の説明を行う。初期状態で参照クロックとしてREF１が選択されている場合、制御信号CONTにより選択器８は入力Aを選択器９は入力Bを選択している。一方、フリップフロップ７は反転回路１１からのPLL出力をREF２のクロックで打ち抜く動作を行っている。EX-OR型位相比較器２へはフリップフロップ６の出力が入力されるので、EX-OR型位相比較器２、低域ろ波器３、VCO４、1/2分周器５から構成されるPLLループは、フリップフロップ６の出力に位相同期する。ここでREF２の参照クロックへの切り替えが発生すると選択器８は入力をAからBへと切り替え、選択器９は入力をBからAへと切り替える。同時にEX-OR型位相比較器２への入力はフリップフロップ７の出力へ切替わる。この結果、PLLループはフリップフロップ７の出力に位相同期を開始し、位相ジャンプが発生する。このときに選択されていない参照クロックの分周用フリップフロップを反転回路１１の出力を打ち抜く状態で待機させておくと、位相ジャンプの大きさがフリップフロップ６と７の出力の位相差になる。
【０００４】
【特許文献１】
特開平５−２９２４９６号公報
【０００５】
【発明が解決しようとする課題】
上記従来技術では位相ジャンプの大きさをフリップフロップ６と７の位相差にすることにより位相ジャンプを小さくしている。しかしながら、従来技術では選択している側の参照クロックの周期をTとするとフリップフロップ出力の立ち上がり±T/2の範囲での選択されていない参照クロックの立ち上がりエッジに対しては立ち上がりの分周位相を持ち、フリップフロップ出力の立ち下がり±T/2の範囲での選択されていない参照クロックの立ち上がりエッジに対しては、立ち下がりの分周位相を持つように、選択されていない参照クロックのフリップフロップの分周位相を決定している為、位相ジャンプが最大で1/2周期になってしまうという問題点がある。
【０００６】
【課題を解決するための手段】
本発明のクロック供給回路は、複数のクロック成分をそれぞれ分周する複数の分周手段と、前記分周手段の出力クロックのいずれかを基準クロックとして選択する選択手段と、前記基準クロックに同期したリセットパルスを生成するリセットパルス生成手段と、前記リセットパルスを入力し、前記基準クロックとして選択された分周手段以外の全ての分周手段に対して前記リセットパルスを出力する第二の選択手段とを備えたことを特徴とする。
【０００７】
【発明の実施の形態】
本発明の実施形態を図面を用いて詳細に説明を行う。図１に本発明の実施形態の構成図を示す。図１によれば本実施形態のクロック供給回路は、回線１からクロック成分を抽出するクロック抽出部３と、該クロック成分を入力として任意の値xで分周を行い、8k(x)を生成する1/x分周器５と、同様に回線２からクロック成分を抽出するクロック抽出部４と、該クロック成分を入力として任意の値yで分周を行い、8k(y)を生成する1/y分周器６と、8k(x)と8k(y)のどちらを基準信号にするかを制御信号によって選択する選択器７と、PLL回路を構成する位相比較器８、ローパスフィルタ１３、電圧制御発振器（以下、VCO）９、1/n分周器１０と、リセットパルス生成器１２と、選択器１１から構成される。
【０００８】
選択器７の出力はPLL回路に入力され、VCO９の出力は所望する8kHzのn倍の周波数を持つクロックとして1/n分周器１０に入力される。1/n分周器１０の出力は位相比較器８及びリセットパルス生成器１２の入力となる。リセットパルス生成器１２の出力は選択器１１に入力され、選択器１１は選択器７で基準に選ばれていない回線の分周器に対してリセットパルス信号を出力するように動作する。
【０００９】
次に実施形態の動作について説明を行う。初期状態において基準として8k(x)が選択器７によって選ばれているとする。回線1からクロック抽出部３にてクロック（図２のア）を抽出して、1/x分周器５に出力する。1/x分周器５は8kHzクロックを生成する為に0からxまでカウント（図２のイ）して8k(x)（図２のウ）を出力する。
【００１０】
その後8k(x)は選択器７で選択されているので位相比較器８、ローパスフィルタ１３、VCO９、1/ｎ分周器１０で構成されるPLL回路へと入力される。これを受けてPLL回路は基準としている8k(x)に位相同期した8k(x)をn倍した所望のクロック（図２のク）を出力する。また、1/ｎ分周器１０の出力は位相比較器８に入力されると共にリセットパルス生成器１２にも入力される。リセットパルス生成器１２はこのクロックに同期した8kHz周期のリセットパルス（図２のエ）を生成し、選択器１１に出力する。ここで選択器１１は基準となっていない回線２の1/y分周器６に対してリセットパルス信号を出力する。基準となっていない回線２は、クロック抽出部４にてクロック（図２のオ）を抽出され1/y分周器６に出力される。
【００１１】
これを受け1/y分周器６は8kHzを生成するために0からyまでカウント（図２のカ）して8k(y)（図２のキ）を出力するが、ここで1/y分周器６はリセットパルスを受けている為、カウント値0の位置はこのリセットパルスによって決定される。
【００１２】
従って8k(y)は8k(x)と同位相に近い状態で選択器７に入力されることになる。この状態で制御信号によって選択器７が基準クロックを8k(x)から8k(y)に切り替えると、選択器１１はリセットパルスの出力を1/y分周器６から1/x分周器５へ切り替える。また、位相比較器８の入力は8k(y)になる。この結果、PLL回路は8k(y)に位相同期を開始して位相ジャンプが発生し、VCO９から8k(y)に位相同期したn倍のクロック（図２のケ）が出力される。このときの位相ジャンプの大きさは図２のクとケの位相差となり、位相ジャンプを最小にすることができる。
【００１３】
次に本発明の他の実施形態を図３に示す。上記実施形態との相違点は回線数を1〜ｐまでに拡張した点であり、クロック抽出部１４と1/p分周器１５が追加されている。この形態においても選択器７において基準クロックとして8k(x)が選択されている場合、1/x分周器５以外の分周器には、リセットパルス生成器１２から基準クロックに同期したリセットパルスが入力される。これにより各分周器からの出力は8k(x)と同位相に近い8kHzのクロックになる。この状態で基準クロックの切り替えが発生しても、旧基準クロックと新基準クロックの位相差がほとんどない為、最小の位相ジャンプに抑えることができる。
【００１４】
【発明の効果】
以上説明したように本発明のクロック供給回路によれば複数の回線クロックから１つを選択し、その後の回線切り替え時における8k基準位相の位相ジャンプを少なくすることができ、切り替え時における回線クロックの安定化を図ることができる。
【図面の簡単な説明】
【図１】本発明のクロック供給回路を示す構成図である。
【図２】本発明のクロック供給回路の動作を示すタイミングチャートである。
【図３】本発明の他の実施形態のクロック供給回路を示す構成図である
【図４】従来のクロック供給回路を示す構成図である。
【符号の説明】
１、２  回線
３、４、１４  クロック抽出部
５、６、１０、１５  分周器
７、１１  選択器
８  位相比較器
９  ＶＣＯ
１２  リセットパルス生成器
１３  ＬＰＦ
【図１】
2004208118.tif 000003
【図２】
2004208118.tif 000004
【図３】
2004208118.tif 000005
【図４】
2004208118.tif 000006