(57)【要約】【課題】試料にメッキ層を形成した後直ちにその欠陥を検出することができる電子線装置を提供する。【解決手段】電子銃１１から放出された電子線を細く絞り、膜形成された試料上を走査し、走査点から放出された反射電子又は二次電子を検出して試料の膜内部に存在する欠陥を検出する。電子線の試料への入射エネルギーは試料の膜の厚さの２．５倍以上の飛程を有する。電子銃は空間電荷制限領域で動作するよう設定し、試料に入射する電子ビームショット雑音低減係数を１以下の条件とするか又は電子銃の輝度がラングミュア制限の１０倍以上の輝度を有するようにする。【選択図】　図１
2004039383.tif 000002
【特許請求の範囲】
【請求項１】
電子銃から放出された電子線を細く絞り、膜形成された試料上を走査し、走査点から放出された反射電子又は二次電子を検出して試料の膜内部に存在する欠陥を検出する電子線装置であって、前記電子線の試料への入射エネルギーは試料の膜の厚さの２．５倍以上の飛程を有することを特徴とする、電子線装置。
【請求項２】
電子銃から放出された電子線を細く絞り、ＣＭＰ装置で研磨された後の試料の表面を走査し、走査点から放出された二次電子を検出して試料の研磨面の欠陥を検出する電子線装置であって、前記走査のクロック周波数は１００ＭＨｚ以上であることを特徴とする、電子線装置。
【請求項３】
請求項１又は２に記載の電子線装置において、試料を保持する静電チャックと、試料を一つの軸方向に連続的に移動させかつ他の軸方向にはステップ移動させるステージと、前記ステージの移動量を測定するレーザスケール若しくはマグネスケールと、試料をロード・アンロードする静電チャック付搬送装置と、試料を押し上げる静電チャック付押し棒と、ロード・アンロードチャンバとを更に備えていることを特徴とする、電子線装置。
【請求項４】
請求項１ないし３のいずれかに記載の電子線装置において、前記電子銃を空間電荷制限領域で動作するよう設定し、試料に入射する電子ビームショット雑音低減係数を１以下の条件とするか、又は電子銃の輝度がラングミュア制限の１０倍以上の輝度を有するようにしたことを特徴とする、電子線装置。
【請求項５】
請求項１ないし４のいずれかに記載の電子線装置を使用してプロセス途中のウェハの評価を行うことを特徴とする、デバイス製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、電子線装置及びその電子線装置を用いたデバイス製造方法に関し、詳しくは、例えば銅メッキ等の膜が形成された試料の膜内部に存在するボイド等の欠陥を検出する電子線装置、ＣＭＰ等の研磨装置で研磨された試料面のスクラッチ等の欠陥を高速で検査することのできる電子線装置、並びにそのような電子線装置を使用してプロセス途中のウェハ等を検査することにより歩留まり率を向上させることができるデバイスの製造方法に関する。
【０００２】
【従来技術】
銅メッキ等の膜が形成された試料（例えばウェハ等）については当該銅メッキ層の内部にボイド等の欠陥が生じる場合がある。従来では、このようなメッキ層内部の欠陥は、メッキ後直ちに検出することが不可能であり、配線を終了した後電位コントラスト測定等を行うことにより検出されていた。また、ＣＭＰ装置で研磨した後の試料表面の検査は光学顕微鏡を使用して行っていた。
一方、電子銃が空間電荷制限領域で動作している場合には、カソード電流に存在するショット雑音はショット雑音低減係数（Γ）倍になることが知られている。更に、電子銃が熱電子放出カソードを有する電子銃である場合には、電子銃の輝度にはラングミュアの限界値という理論値があり、その値を大きく越えることはできないと考えられていた。
【０００３】
【発明が解決しようとする課題】
上記のように、従来では、メッキ層内部の欠陥はメッキ後直ちに検出することが不可能でＣＭＰ装置により研磨した後でしか検出できず、メッキ層の形成後何工程かのプロセス経過後、欠陥が検出されていた。そのため、原因究明や迅速な対応策を直ちに採ることが不可能であった。また、ＣＭＰ装置により研磨した後の試料表面を光学顕微鏡で検査する場合には、０．３μｍ以下の大きさの欠陥は発見することが困難であった。
更に、電子銃を空間電荷制限領域で動作させることによりカソード電流に存在するショット雑音を小さくしても、試料電流に存在するショット雑音は小さくなるものであるかどうかについては不明であった。また、電子銃が熱電子放出カソードを有する電子銃である場合、電子銃の輝度にはラングミュアの限界値があるため、シュミレーションでは高い輝度を確保できる結果が得られても、実際にそのような高い輝度が実現できるとは何人も考えてはいなかった。
本発明は従来の上記のような課題に鑑みてなされたものであり、解決しようとする一つの課題は、試料にメッキ層を形成した後直ちにその欠陥を検出することができる電子線装置を提供することである。
本発明が解決しようとする別の課題は、ＣＭＰ装置により研磨した直後の試料の平坦な表面の傷等の欠陥を０．２μｍ以下の分解能で高速で検査することのできる電子線装置を提供することである。
本発明が解決しようとする更に別の課題は、カソード電流の１／１００ないし１／１００００程度の電子ビーム電流しか得られない場合でも、ショット雑音がΓ倍に減少することができる電子線装置を提供することである。
本発明が解決しようとする更に別の課題は、熱電子放出電子銃（ＬａＢ６電子銃）で、電界放出型（ＦＥ）電子銃や熱電界放出型（ＴＦＥ）電子銃やショットキー電子銃並の輝度を有する電子線装置を提供することである。
本発明が解決しようとする更に別の課題は、上記のような電子銃を備えた電子銃を提供すると共に、その電子線装置を使用してプロセス途中の試料の欠陥を検査するデバイスの製造方法を提供することである。
【０００４】
【課題を解決するための手段】
上記課題は以下の手段により解決される。即ち、本願の電子線装置の発明の一つは、電子銃から放出された電子線を細く絞り、膜形成された試料上を走査し、走査点から放出された反射電子又は二次電子を検出して試料の膜内部に存在する欠陥を検出する電子線装置であって、前記電子線の試料への入射エネルギーは試料の膜の厚さの２．５倍以上の飛程を有するように構成されている。
本願の別の発明は、電子銃から放出された電子線を細く絞り、ＣＭＰ装置で研磨された後の試料の表面を走査し、走査点から放出された二次電子を検出して試料の研磨面の欠陥を検出する電子線装置であって、前記走査のクロック周波数は１００ＭＨｚ以上であるように構成されている。
本願発明の一つの実施形態において、試料を保持する静電チャックと、試料を一つの軸方向に連続的に移動させかつ他の軸方向にはステップ移動させるステージと、前記ステージの移動量を測定するレーザスケール若しくはマグネスケールと、試料をロード・アンロードする静電チャック付搬送装置と、試料を押し上げる静電チャック付押し棒と、ロード・アンロードチャンバとを更に備えている。本願発明の別の実施形態において、電子銃を空間電荷制限領域で動作するよう設定し、試料に入射する電子ビームのショット雑音低減係数を１以下の条件とするか、又は電子銃の輝度がラングミュア制限の１０倍以上の輝度を有するように構成されている。
本願の別の発明は、上記のような電子線装置を使用して、プロセス途中の試料の評価を行うようにしている。
【０００５】
【発明の実施の形態】
本発明による、試料にメッキ層を形成した後直ちにその欠陥を検出することができる電子線装置について図面を参照して説明する。
図１において、本発明の一つの実施形態による電子線装置１が模式的に示されている。この電子線装置１は、電子銃から放出された電子線を細く絞り、細く絞られた電子ビームを検査されるべき試料（例えば銅メッキの膜が形成されたウェハ等）Ｗの表面上に照射する光学系（以下、単に光学系と呼ぶ）１０と、ウェハＷから放出された反射電子又は二次電子を検出する検出系と、ウェハＷを保持する試料台４０とを備えている。
光学系１０は、空間電荷制限条件で電子線を放出する電子銃１１と、電子線を軸合わせする偏向器１２，１３と，電子線を集束するレンズ１４と，ＮＡ開口１５と、偏向器１６及び１７と，対物レンズ１８とを備え、それらは、図１に示すように、ウェハＷの表面に垂直な方向に光軸Ａに沿って、電子銃１１を最上部にして順に配置されている。電子銃１１は、熱電子放出型のカソード（ＬａＢ６カソード）１１１、ウェーネルト１１２及びアノード１１３を有している。カソード１１１はその先端が曲率半径３０μｍの球の一部の形状をした円錐形状で形成され、この円錐形状のコーン角度は９０度である。また、電子銃１１は空間電荷制限条件で動作されており、カソードから放出される電流はショット雑音がΓ（但し、Γ＜１）倍に低減されている。カソード電流９８０μＡで７．５×１０８Ａ／ｃｍ２ｓｒの輝度が２０ｋｖで得られる。
検出系は、試料Ｗから放出された反射電子を検出する反射電子検出器３１と、試料Ｗから放出された二次電子を検出する二次電子検出器３２とを備えている。
試料台４０は、ウェハを固定する静電チャック４１を有しており、この静電チャック４１には中央部と周辺部の２箇所に分割された電極が設けられており、その上にウェハＷが平坦に固定される。上に凸に反ったウェハであっても平坦にチャックすることができる。また、静電チャックはＸＹステージに固定されており、このＸＹステージは、Ｘ方向の位置を測定するマグネスケール４２とセンサー４３、及びＹ方向の位置を測定するセンサー４４を備えている。ＸＹステージは、更に、試料を一つの軸方向に連続的に移動させかつ他の軸方向にはステップ移動させる。
【０００６】
上記構成の電子線装置１において、電子銃１１から放出された電子線は、カソード１１の背後に虚のクロスオーバを作る。この場合、クロスオーバを虚のクロスオーバとすることにより、ラングミュアの限界値を遙かに越える超高輝度を比較的広い範囲で達成できる。超高輝度が得られる電子銃電流が流れるように、ウェネルト１１２に与える電圧を決定する。当該クロスオーバは、軸合わせ用の偏向器１２及び１３、並びにＮＡ開口１５を通過し、レンズ１４と対物レンズ１８で集束されてビーム状に細く絞られ、ウェハＷに収束され、試料上に縮小像を形成する。偏向器１６及び１７で電子ビームを偏向することにより、ウェハＷを走査することができる。この場合走査のクロック周波数は１００ＭＨｚ以上で行うことができる。
ウェハＷから放出された二次電子は、対物レンズの下に設けられた検出器３２の電場により光軸Ａから分離されて符号Ｂで示された軌道を通り、二次電子検出器３２に入射して検出される。
【０００７】
図２は本発明による電子線装置により得られた、試料としてのウェハの二次電子信号波形を示しており、図２（ａ）はウェハの断面の一部を示し、図２（ｂ）はその断面の位置に対応する二次電子信号波形を示す。図２（ａ）において符号６０は銅メッキ層であり、６１は銅メッキ層内部に形成されたボイド等の欠陥であり、６２はＳｉＯ２の層である。電子ビーム６３の入射に対して欠陥が無い位置では、反射電子６４の信号波形が符号６５及び６７（図２（ｂ））で示されているように大きく、一方、欠陥が存在する位置では、反射電子６４の信号波形が符号６６（図２（ｂ））で示されているように小さい。反射電子６４が表面に出てくるためには、入射される電子ビーム６３のエネルギーが欠陥のある場所まで進入して、そこで後方散乱されその電子が表面まで出てくる必要がある。従って、電子ビームの飛程（レンジ）は銅メッキの層若しくは膜の厚さの２倍は必要であり、多少の余裕を考慮して２．５倍の飛程であればよい。一方、二次電子６８は、反射電子が表面に出る直前に作られたものが表面に出て検出される。本実施形態では銅メッキ層の厚みを１μｍとしたため、電子ビームのエネルギーは３０ｋｅｖとした。
図３は、銅メッキ層の溝の深部に存在するボイドを検出する場合に特に有効な実施の形態を示す。図３（ａ）はウェハの断面の一部を示し、図３（ｂ）はその断面の位置に対応する二次電子信号波形を示す。この実施形態では、電子ビーム６３をウェハの表面に対して垂直でなく角度を持たせた方向から入射させ、ＳｉＯ２の層６２を通過させることにより、エネルギーロスを少なくして電子ビームが銅メッキ層の底部に到達するようにしている。この実施形態の場合、ボイド６１が存在する位置では、反射電子６４の信号波形が符号６６（図３（ｂ））で示されているように、ボイドが無い位置での信号波形６５，６７と比べて大きく歪んでいる。
【０００８】
次に、図４を参照して、本発明による、ＣＭＰ装置で研磨されたウェハ等の試料表面の欠陥を検査する電子線装置について説明する。
まず、試料に流れるビーム電流が非常に小さい場合に、カソードから放出された電子線のショット雑音が分配雑音でどのようになるかを検討する。カソードは空間電荷制限条件で動作するものとする。
カソードから放出された電子線でのショット雑音は、
【数１】
2004039383.tif 000003
ここで、Ｉｏ：カソード電流、ｅ：電荷、Γ：空間電荷制限条件によるショット雑音低減係数、Δｆ：増幅器の帯域幅、をそれぞれ意味する。
試料に流れるビーム電流をＩＰとすると、ＩＰはカソード電流Ｉｏより十分小さいので、分配雑音が加わる。即ち、試料でのショット雑音は、
【数２】
2004039383.tif 000004
従って、試料電流に流れるショット雑音もΓ倍（Γ＜１）に低減されることが明らかとなった。
【０００９】
図４には、本発明の一つの実施形態による電子線装置１’が模式的に示されている。この電子線装置１’は、電子銃から放出された電子線を細く絞り、細く絞られた電子ビームを検査されるべき試料（例えばＣＭＰ装置で研磨されたウェハ等の試料）Ｗの表面上に照射する光学系（以下、単に光学系と呼ぶ）１０’と、ウェハＷから放出された二次電子を検出する検出系３０’と、ウェハＷを保持する試料台４０’とを備えている。
光学系１０’は、空間電荷制限条件で電子線を放出する図１の実施形態と同様の電子銃１１と、電子線を軸合わせする偏向器１２’及び１３’と，電子線を集束するレンズ１４’と，ＮＡ開口１５’と、偏向器１６’及び１７’と，電磁偏向器１７’’と、対物レンズ１８’とを備え、それらは、図４に示すように、ウェハＷの表面に垂直な方向に光軸Ａ’に沿って、電子銃１１を最上部にして順に配置されている。電子銃１１は、図１の実施形態と同様に熱電子放出型のカソード１１１、ウェーネルト１１２及びアノード１１３を有している。電子銃１１のウェーネルト１１２のバイアスをある程度深くすることにより、電子銃１１は空間電荷制限条件で動作することができ、カソードから放出される電流はショット雑音がΓ（但し、Γ＜１）倍に低減されている。また、７×１０６Ａ／ｃｍ２ｓｒの輝度が４．５ｋｖで得られ、ラングミュアの限界値４．２×１０５Ａ／ｃｍ２ｓｒより２桁以上大きい輝度が得られる。ＮＡ開口１５’は、ここから後方散乱された電子がカソード近傍のバーチャルカソードに戻る量を少なくするべく、レンズ１４’の試料側に設けられている。
検出系は、試料Ｗから放出された二次電子を検出する二次電子検出器３１’を有し、この二次電子検出器３１’は偏向器１６’よりも電子銃側に配置されている。
【００１０】
試料台４０’は、ウェハＷを平坦に固定する静電チャック４１’を有しており、この静電チャック４１’には複数個（本実施形態では３個）の穴４５（その内の一つのみを示す）が設けられている。これら穴には押し棒４６が挿入されている。ウェハＷを静電チャック４１’からアンロードする場合には、３本の押し棒４６でウェハを持ち上げ、アンロードアーム４７をウェハの下に入れ、アンロードアーム４７の上面に設けられた静電チャック４８で固定することにより行う。
押し棒４６には弱いコイルバネ４９を介して小さい静電チャック５０が取り付けられており、ウェハＷのロード・アンロードが安全に行われる。ロード・アンロードチャンバ５１にはゲートバルブ５２を介して予備室５３が接続されている。アクチュエータ５４がアンロードアーム４７の駆動を行う。アンロードアーム４７、静電チャック４８及びアクチュエータ５４で搬送装置を構成する。また、静電チャック４１’はＸＹステージに固定されており、ＸＹステージは、Ｘ方向のステージ位置を測定するレーザスケール５５とセンサー５６、及びＹ方向のステージ位置を測定するレーザスケール５７を備えている。ＸＹステージは、更に、試料を一つの軸方向に連続的に移動させかつ他の軸方向にはステップ移動させる。
【００１１】
上記構成の電子線装置１’において、電子銃１１は空間電荷制限領域内で作動するように調整される。従って、電子線が発生させるショット雑音を大幅に小さくすることができる。電子銃１１から放出された電子線は、軸合わせ用の偏向器１２’及び１３’によりレンズ１４’とＮＡ開口１５’を最適に通過するように調整される。電子線は更にレンズ１４’と対物レンズ１８とで集束されてポイント状に細く絞られ、ウェハＷに合焦される。偏向器１６’及び１７’で電子ビームを偏向することによりウェハＷを走査する。この場合、上記のように、７×１０６Ａ／ｃｍ２ｓｒ以上の高い輝度が得られ、ラングミュアの限界値４．２×１０５Ａ／ｃｍ２ｓｒより１０倍以上大きいので、１００ｎｍの電子ビーム径で１００ｎＡ以上のビーム電流が得られる。従って、１００ＭＨｚで走査させてもＳ／Ｎ比２０が得られ、０．１μｍ以上の研磨面の傷等の欠陥を検出できる程の分解能が得られる。
ウェハＷから放出された二次電子は、電磁偏向器１７’’により光軸Ａから分離されて符号Ｂ’で示された軌道を通り、二次電子検出器３１’に入射して検出される。
【００１２】
次に、図５及び図６を参照して本発明による電子線装置を用いた半導体デバイスの製造方法を説明する。
図５は本発明による半導体デバイスの製造方法の一実施例を示すフローチャートである。この実施例の工程は以下の主工程を含んでいる。
（１）ウェハを製造するウェハ製造工程（又はウェハを準備するウェハ準備工程）
（２）露光に使用するマスクを製造するマスクを製造するマスク製造工程（又はマスクを準備するマスク準備工程）
（３）ウェハに必要な加工処理を行うウェハプロセッシング工程
（４）ウェハ上に形成されたチップを一個づつ切り出し、動作可能にならしめるチップ組立工程
（５）できたチップを検査するチップ検査工程
なお、上記のそれぞれの主工程は更に幾つかのサブ工程からなっている。
【００１３】
これらの主工程の中で、半導体デバイスの性能に決定的な影響を及ぼすのが（３）のウェハプロセッシング工程である。この工程では、設計された回路パターンをウェハ上に順次積層し、メモリーやＭＰＵとして動作するチップを多数形成する。このウェハプロセッシング工程は以下の各工程を含んでいる。
（１）絶縁層となる誘電体薄膜や配線部、或いは電極部を形成する金属薄膜等を形成する薄膜形成工程（ＣＶＤやスパッタリング等を用いる）
（２）この薄膜層やウェハ基板を酸化する酸化工程
（３）薄膜層やウェハ基板を選択的に加工するためにマスク（レチクル）を用いてレジストパターンを形成するリソグラフィー工程
（４）レジストパターンに従って薄膜層や基板を加工するエッチング工程（例えばドライエッチング技術を用いる）
（５）イオン・不純物注入拡散工程
（６）レジスト剥離工程
（７）加工されたウェハを検査する工程
なお、ウェハプロセッシング工程は必要な層数だけ繰り返し行い、設計通り動作する半導体デバイスを製造する。
【００１４】
図６は、図５のウェハプロセッシング工程の中核をなすリソグラフィー工程を示すフローチャートである。リソグラフィー工程は以下の各工程を含む。
（１）前段の工程で回路パターンが形成されたウェハ上にレジストをコートするレジスト塗布工程
（２）レジストを露光する工程
（３）露光されたレジストを現像してレジストのパターンを得る現像工程
（４）現像されたレジストパターンを安定化するためのアニール工程
上記の半導体デバイス製造工程、ウェハプロセッシング工程、及びリソグラフィー工程については、周知のものでありこれ以上の説明を要しないであろう。
上記（７）の検査工程に本発明に係る欠陥検査方法、欠陥検査装置を用いると、微細なパターンを有する半導体デバイスでも、スループット良く検査できるので、全数検査が可能となり、製品の歩留まりの向上、欠陥製品の出荷防止が可能となる。
【００１５】
【発明の効果】
本発明の電子線装置によれば、以下のような効果を奏する。
（１）ＬａＢ６カソードを有する電子銃で７×１０６Ａ／ｃｍ２ｓｒ以上の高い輝度を得ることができ、ラングミュアの限界値４．２×１０５Ａ／ｃｍ２ｓｒより１０倍以上大きいので、１００ｎｍの電子ビーム径で１００ｎＡ以上のビーム電流が得られる。従って、１００ＭＨｚで走査させてもＳ／Ｎ比２０が得られ、０．１μｍ以上の研磨面の傷等の欠陥を検出できるようになった。
（２）熱電子放出電子銃を空間電荷制限条件で使用しかつ０．２程度のショット雑音低減係数Γが得られるので、銅メッキ層に存在するボイド等の欠陥を検出するような信号のコントラストが小さい場合でも、また１００ＭＨｚのような高い周波数で走査させても、十分なＳ／Ｎ比を得ることができるようになった。
（３）電子線を試料面と角度を持たせて入射させるため、銅の層を通る距離が少なく、Ｓ２Ｏ２の層を通って銅メッキの深部に到達させることによりエネルギー損失を少なくして電子ビームが銅メッキ層の底部に到達するため、底部のボイドを検出し易くなる。
【図面の簡単な説明】
【図１】本発明による、試料にメッキ層を形成した後直ちにその欠陥を検出することができる電子線装置の実施形態を模式的に示す図である。
【図２】（ａ）はウェハの断面の一部を示す図である。
（ｂ）はウェハの断面の位置に対応する二次電子信号波形を示す図である。
【図３】電子ビームをウェハ面に対して角度を持たせて入射させるようにした実施形態を示し、
（ａ）はウェハの断面の一部を示す図である。
（ｂ）はウェハの断面の位置に対応する二次電子信号波形を示す図である。
【図４】本発明による、ＣＭＰ装置で研磨されたウェハ等の試料表面の欠陥を検査する電子線装置の実施形態を模式的に示す図である。
【図５】デバイス製造工程を示すフローチャートである。
【図６】リソグラフィー工程を示すフローチャートである。
【符号の説明】
１、１’：電子線装置　　　　　　　　　　１０、１０’：光学系
１１：電子銃　　　　　　　　　　　　　　　　　　１２、１２’：偏向器
１３、１３’：偏向器　　　　　　　　　　１４、１４’：レンズ
１６、１６’：偏向器　　　　　　　　　　１７，１７’：偏向器
１８，１８’：対物レンズ　　　　　　３１，３１’：検出器
４０、４０’：試料台　　　　　　　　　　４１，４１’：静電チャック
４２：マグネスケール　　　　　　　　　　４６：押し棒
５１：ロード・アンロードチャンバ
５４：アクチュエータ　　　　　　　　　　５５、５７：レーザスケール
【図１】
2004039383.tif 000005
【図２】
2004039383.tif 000006
【図３】
2004039383.tif 000007
【図４】
2004039383.tif 000008
【図５】
2004039383.tif 000009
【図６】
2004039383.tif 000010