(57)【要約】【課題】グルーブとランドにＦＣＭをそれぞれ形成した従来の記録フォーマットの光ディスクの記録再生を行う光ディスク装置の基準マーク検出回路では、ＦＣＭの極性を別の制御手段で切り替える必要があるなど、処理が煩雑である。【解決手段】入力再生ＦＣＭ信号ａが発生した後、０Ｖを上から下に横切った瞬間の時刻▲３▼で発生した負極性の微分パルスｄがリトリガラブルモノマルチ１３の入力端子Ｂに入力され、０Ｖを下から上に横切った瞬間の時刻▲５▼で発生した正極性の微分パルスｅがモノマルチ１３の入力端子Ａに入力され、それぞれＨレベルの信号ｆ１、ｆ２が、所定期間Ｔ出力される。２つのヒステリシス特性を有する比較器１１及び１２と、１つのリトリガラブルモノマルチバイブレータ１３と、微分器及びリミッタ用ダイオードＤ１、Ｄ２によって、再生ＦＣＭ信号ａの極性が切り替わっても、同じ構成の回路により精度の高い基準マーク検出ができる。【選択図】　　　　　　図１
2004039134.tif 000002
【特許請求の範囲】
【請求項１】
グルーブとランドのそれぞれに周期的にデータの記録又は再生を行うクロックの位相情報を示す基準マークが形成されている記録媒体に対して、信号記録又は再生時に、再生信号から前記基準マークを検出する基準マーク検出回路において、
前記記録媒体から再生された前記基準マーク信号と第１の比較電圧とを比較すると共に、該第１の比較電圧に等しいヒステリシス電圧を有する第１の比較器と、
前記記録媒体から再生された前記基準マーク信号と、前記第１の比較電圧と異なる第２の比較電圧とを比較すると共に、該第２の比較電圧に等しいヒステリシス電圧を有する第２の比較器と、
前記第１の比較器の出力信号の後縁と前記第２の比較器の出力信号の後縁によりそれぞれトリガされ、トリガ時点から前記基準マークの半分の長さ以上で、かつ、前記基準マークの長さ未満に相当する所定の時間、所定の論理レベルを保持して出力するパルス発生手段と
を有し、前記パルス発生手段の出力信号の前縁を前記基準マークの検出信号とすることを特徴とする基準マーク検出回路。
【請求項２】
前記第１の比較器は、再生された前記基準マーク信号が入力される第１の入力端子と、第１の電圧又は基準電圧が第１のアナログスイッチにより選択されて前記第１の比較電圧として供給される第２の入力端子と、前記パルス発生手段の入力側に接続された出力端子とを有する第１のコンパレータからなり、前記第２の比較器は、再生された前記基準マーク信号が入力される第３の入力端子と、第２の電圧又は前記基準電圧が第２のアナログスイッチにより選択されて前記第２の比較電圧として供給される第４の入力端子と、前記パルス発生手段の入力側に接続された出力端子とを有する第２のコンパレータからなり、前記第１及び第２のアナログスイッチは、前記第１及び第２のコンパレータの出力信号により、前記第２及び第４の入力端子の一方に前記基準電圧が入力されるように選択されることを特徴とする請求項１記載の基準データ検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は基準マーク検出回路に係り、特に記録媒体上のクロックマークからデータ用のクロックを光学的に再生するディスク装置において、再生されたクロックマークから基準マークを検出する基準マーク検出回路に関する。
【０００２】
【従来の技術】
従来より、光磁気ディスクのような記録媒体に、トラッキングのための案内溝に沿って一定間隔で形成されたアドレスマークのような基準マークを検出する基準マーク検出回路が知られている（特開平１０−２６９６４９号公報）。この従来の基準マーク検出回路では、案内溝の少なくとも一方の側壁の平面形状を、所定の情報信号で変調された比較的緩やかな第１の波形の上に比較的急峻な第２の波形を有する基準マークが一定間隔で重畳された形状となるように形成した記録媒体から基準マークを検出するために、上記の第１及び第２の波形と同じ振幅を有し、上記の側壁の平面形状に対応する波形を有する電気信号を発生し、その電気信号のレベルを基準レベルと比較して、第１の波形及び第２の波形と基準レベルとの各比較結果を示す第１及び第２のパルスを発生し、更に、これら第１及び第２のパルスの前縁に同期した第３のパルスを発生し、第１及び第２のパルスの後縁に同期して第３のパルスをラッチして基準マークの検出結果を得る構成であり、これにより比較的緩やかな第１の波形（例えばウォブル）には反応せず、比較的急峻な第２の波形の基準マーク（例えばアドレスマーク）を検出する。
【０００３】
一方、光ディスクの記録フォーマットの中には、グルーブとランドをディスク半径方向に交互に、かつ、同心円状又は渦巻状のトラックとして設けると共に、それらグルーブとランドには一周当たり複数のフレームが記録され、各フレームは複数のセグメントからなり、各セグメントの先頭にはデータの記録再生を行うクロックの位相情報を示すファインクロックマーク（ＦＣＭ：Ｆｉｎｅ　Ｃｌｏｃｋ　Ｍａｒｋ）が配置されるフォーマットが知られている（特開２００１−１０１８０２号公報）。
【０００４】
上記のＦＣＭは、グルーブには一定間隔毎に一定長さのランドを設け、ランドには一定間隔毎に一定長さのグループを設けることにより物理的に形成される。更に、フレームの先頭のセグメント０には、ＦＣＭに続いて、アドレス情報が、媒体製造時にプリフォーマットされる。ユーザデータは、アドレス情報が記録された領域とＦＣＭが形成された領域以外の領域に記録され、再生される。
【０００５】
データは、このＦＣＭに同期したクロックを基に記録、再生される。これはディスクの回転時に、回転むら、偏芯、上下動がおこり、固定のクロックではディスクと同期をとることができないためで、従って、ＦＣＭの精度良い再生が正確な記録、再生に結びつく。
【０００６】
【発明が解決しようとする課題】
しかるに、上記のグルーブとランドにＦＣＭをそれぞれ形成した従来の記録フォーマットの光ディスクの記録再生を行う光ディスク装置では、ランドをトラッキングする場合とグルーブをトラッキングする場合では、物理フォーマット上ＦＣＭの極性が反転し、またＦＣＭの他に、ディスクの物理位置情報やサーボ情報を埋め込んだ信号もクロストークとなって再生されるために、Ｓ／Ｎの悪い状態で基準位置を検出しなければならない。そのため、前記従来の基準マーク検出回路を、上記のグルーブとランドにＦＣＭをそれぞれ形成した従来の記録フォーマットの光ディスクに適用した場合、従来の基準マーク検出回路では、ＦＣＭの極性を別の制御手段で切り替える必要があるなど、処理が煩雑であるという問題がある。
【０００７】
本発明は上記の点に鑑みなされたもので、グルーブとランドにＦＣＭをそれぞれ形成した従来の記録フォーマットの記録媒体から、ＦＣＭの極性反転に伴う複雑な切替処理を行うことなく基準マークを検出し得る基準マーク検出回路を提供することを目的とする。
【０００８】
また、本発明の他の目的は、グルーブとランドにＦＣＭをそれぞれ形成した従来の記録フォーマットの記録媒体から、反転アンプやフリップフロップ、多くのコンパレータ、多くの論理回路を使用することのない安価な構成により、かつ、精度を落とすこと無く基準マークを検出し得る基準マーク検出回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため、第１の発明の基準マーク検出回路は、グルーブとランドのそれぞれに周期的にデータの記録又は再生を行うクロックの位相情報を示す基準マークが形成されている記録媒体に対して、信号記録又は再生時に、再生信号から基準マークを検出する基準マーク検出回路において、記録媒体から再生された基準マーク信号と第１の比較電圧とを比較すると共に、第１の比較電圧に等しいヒステリシス電圧を有する第１の比較器と、記録媒体から再生された基準マーク信号と、第１の比較電圧と異なる第２の比較電圧とを比較すると共に、第２の比較電圧に等しいヒステリシス電圧を有する第２の比較器と、第１の比較器の出力信号の後縁と第２の比較器の出力信号の後縁によりそれぞれトリガされ、トリガ時点から基準マークの半分の長さ以上で、かつ、基準マークの長さ未満に相当する所定の時間、所定の論理レベルを保持して出力するパルス発生手段とを有し、パルス発生手段の出力信号の前縁を基準マークの検出信号とする構成としたものである。
【００１０】
この発明では、再生ＦＣＭ信号の極性に関係なく、パルス発生手段からゼロクロス検出による所定の時間以上、所定の論理レベルの基準マークの検出信号を得ることができる。
【００１１】
また、上記の目的を達成するため、第２の発明は、第１の発明における上記の第１の比較器を、再生された基準マーク信号が入力される第１の入力端子と、第１の電圧又は基準電圧が第１のアナログスイッチにより選択されて第１の比較電圧として供給される第２の入力端子と、パルス発生手段の入力側に接続された出力端子とを有する第１のコンパレータからなる構成とし、上記の第２の比較器を、再生された基準マーク信号が入力される第３の入力端子と、第２の電圧又は基準電圧が第２のアナログスイッチにより選択されて第２の比較電圧として供給される第４の入力端子と、パルス発生手段の入力側に接続された出力端子とを有する第２のコンパレータからなる構成とし、上記の第１及び第２のアナログスイッチを、第１及び第２のコンパレータの出力信号により、第２及び第４の入力端子の一方に基準電圧が入力されるように選択される構成としたことを特徴とする。この発明では、第１及び第２の比較電圧を、アナログスイッチを介して外部から入力することができる。
【００１２】
【発明の実施の形態】
次に、本発明の実施の形態について、図面と共に説明する。以下、説明する本発明の各実施の形態では、記録再生する記録媒体上には、データの記録又は再生を行うクロックの位相情報を示す基準マークであるクロックマークよりも大きなあるいは同等レベルのウォブルパターンは存在しないものとする。これは、本発明の各実施の形態では、前述した特開２００１−１０１８０２号公報記載のグルーブとランドにクロックマーク（以下、ＦＣＭという）をそれぞれ形成した記録フォーマットと同様の記録フォーマットの光ディスクの記録再生を行うためで、その際に、アドレスセグメントのバイフェーズ信号が、トラッキング用の信号として用いられており、ウォブルによるトラッキングと同等のサーボ上の効果があるためである。
【００１３】
ここで、グルーブとランドのそれぞれに、データの記録又は再生を行うクロックの位相情報を示す基準マークであるクロックマーク（以下、ＦＣＭという）をそれぞれ一定周期で形成した記録フォーマットの光ディスクの記録再生時には、図９（Ａ）に示すランドのＦＣＭの再生波形、同図（Ｂ）に示すグルーブのＦＣＭの再生波形のいずれも、アドレスセグメントの信号がクロストークとして混入しているため、Ｓ／Ｎの悪い状態でＦＣＭを検出する必要がある（なお、図９（Ａ）、（Ｂ）中、Ｉ及びＩＩはＦＣＭの基準点を示す。）。そこで、本発明の各実施の形態では、２つのヒステリシスコンパレータと、１つのモノマルチバイブレータを用いて、簡単、かつ、正確に基準点を検出するものである。
【００１４】
（第１の実施の形態）
図１は本発明になる基準マーク検出回路の第１の実施の形態の回路図を示す。同図において、２つの比較器（ヒステリシスコンパレータ）１１及び１２は、その非反転入力端子に再生ＦＣＭ信号が供給され、反転入力端子には抵抗Ｒ１、Ｒ３を介して０Ｖ、−５Ｖの直流電圧が供給され、また反転出力端子を介して反転入力端子に帰還抵抗Ｒ２、Ｒ４が接続されている。これらの抵抗Ｒ１〜Ｒ４は同一抵抗値Ｒである。
【００１５】
また、比較器１１の非反転出力端子は、コンデンサＣｄ１及び抵抗Ｒｄ１よりなる第１の微分器と、ダイオードＤ１よりなるリミッタを介してリトリガラブルモノマルチ１３の入力端子Ｂに接続されている。もう一方の比較器１２の非反転出力端子は、コンデンサＣｄ２及び抵抗Ｒｄ２よりなる第２の微分器と、ダイオードＤ２よりなるリミッタを介してリトリガラブルモノマルチ１３の入力端子Ａに接続されている。リトリガラブルモノマルチ１３は、抵抗ＲｃとコンデンサＣｃにより定まる時定数に従った時間幅の信号を出力する。
【００１６】
なお図示しないが、ＦＣＭ信号はＡＧＣで信号レベルが一定になるように制御されているものとし、かつ、０Ｖのレベルにハイパスフィルタを通して、バイアスされているものとする。
【００１７】
次に、本実施の形態の動作について、図２のタイミングチャートを併せ参照して説明する。光ディスクから再生された図２（Ａ）に示すＦＣＭ信号ａは、比較器１１及び１２の非反転入力端子に入力される。比較器１１の比較電圧は、反転出力の抵抗分割値で、ＦＣＭ信号ａが０Ｖ付近のとき、比較器１１の反転出力が５Ｖであるとすると（５−０）×Ｒ１／（Ｒ１＋Ｒ２）＝２．５（Ｖ）（ただし、Ｒ１＝Ｒ２）が比較器１１の反転入力端子に入力されている。一方、このとき比較器１２の反転出力は０Ｖであり、（０−（−５））×（Ｒ３／（Ｒ３＋Ｒ４））−５＝−２．５（Ｖ）（ただし、Ｒ３＝Ｒ４）が比較器１２の反転入力端子に入力されている。
【００１８】
なお、このとき、比較器１１の非反転出力信号ｂは図２（Ｂ）に示すように０Ｖ（論理０）であり、また、比較器１２の非反転出力信号ｃは図２（Ｃ）に示すように５Ｖ（論理１）である。
【００１９】
時刻▲１▼に至るまで入力再生ＦＣＭ信号ａは０Ｖ付近であり、抵抗分割の比較器入力の２．５Ｖ以下であるから比較器１１の出力信号ｂは図２（Ｂ）に示すように０Ｖであり、抵抗分割の比較器入力は２．５Ｖの状態を保持している。時刻▲１▼に至って、入力再生ＦＣＭ信号ａが２．５Ｖのレベルより大きくなると、即座に比較器１１の出力信号ｂは図２（Ｂ）に示すように５Ｖ（論理１）に達する。これと同時に、比較器１１の反転出力信号は０Ｖとなるため、抵抗分割の比較器１１の入力は０Ｖとなる。従って、時刻▲１▼より後、入力再生ＦＣＭ信号ａが０Ｖより大きい間、出力信号ｂは５Ｖを保持する。
【００２０】
時刻▲２▼で入力再生ＦＣＭ信号ａは２．５Ｖを下回るが、前述したように比較電圧が０Ｖであるので比較器１１の出力信号に変化はおきない。いわゆるヒステリシス現象である。時刻▲３▼に至って入力再生ＦＣＭ信号ａが更に低下して０Ｖを下回ると、即座に比較器１１の出力信号ｂは、図２（Ｂ）に示すように０Ｖ（論理０）となる。これと同時に、比較器１１の反転出力信号が再び５Ｖ（論理１）となるので、抵抗分割の比較器１１の入力は２．５Ｖの電圧に回復し、入力再生ＦＣＭ信号ａが再び２．５Ｖより大きくなるまでは出力信号ｂに変化は生じない。
【００２１】
一方、比較器１２は−２．５Ｖの抵抗分割入力（比較電圧）を保持しているため、入力再生ＦＣＭ信号ａが図２（Ａ）に示すように時刻▲４▼で−２．５Ｖ以下になるまでの期間は−２．５Ｖより大であるので、比較器１２の出力信号ｃは、図２（Ｃ）に示すように５Ｖであり変化は生じない。時刻▲４▼で入力再生ＦＣＭ信号ａが−２．５Ｖを下回ると、即座に比較器１２の出力信号ｃは図２（Ｃ）に示すように０Ｖ（論理０）に達する。
【００２２】
これと同時に、比較器１２の反転出力信号は５Ｖ（論理１）となるため、比較器１２の反転入力端子の抵抗分割の入力電圧は（５−（−５））×（Ｒ３／（Ｒ３＋Ｒ４））−５＝０（Ｖ）となる。従って、時刻▲４▼より後、入力再生ＦＣＭ信号ａが０Ｖより小さい間は、比較器１２の出力信号ｃは図２（Ｃ）に示すように０Ｖを保持し、ヒステリシス現象により、入力再生ＦＣＭ信号ａが０Ｖを上回るまでこの状態を保持する。
【００２３】
時刻▲５▼に至って入力再生ＦＣＭ信号ａが比較電圧の０Ｖを越えると、即座に比較器１２の出力信号ｃは、図２（Ｃ）に示すように５Ｖ（論理１）に回復する。これと同時に、比較器１２の反転出力信号が再び０Ｖ（論理０）となるので、抵抗分割の比較器１２の入力は再び−２．５Ｖの状態に戻る。よって、入力再生ＦＣＭ信号ａが再び−２．５Ｖを下回るまでは出力信号ｃに変化は生じない。
【００２４】
比較器１１の出力信号ｂの後縁と、比較器１２の出力信号ｃの後縁をリトリガラブルモノマルチ１３に入力する。ここで、出力信号ｂ及びｃの前縁を取り除くため、比較器１１の出力信号ｂは抵抗Ｒｄ１及びコンデンサＣｄ１による微分器で微分され、かつ、５Ｖのバイアスが与えられ、更にダイオードＤ１によるリミッタにより５Ｖより大きな信号が除去されて図２（Ｄ）に示す信号（正極性微分パルス）ｄとされてリトリガラブルモノマルチ１３の入力端子Ｂに入力される。
【００２５】
他方、比較器１２の出力信号ｃは抵抗Ｒｄ２及びコンデンサＣｄ２による微分器で微分され、かつ、０Ｖのバイアスが与えられ、更にダイオードＤ２によるリミッタにより０Ｖより小さな信号が除去されて図２（Ｅ）に示す信号（正極性微分パルス）ｅとされてリトリガラブルモノマルチ１３の入力端子Ａに入力される。上記の信号ｄは信号ｂの後縁（立ち下がり）と同じ時刻▲３▼で発生する信号であり、上記の信号ｅは信号ｃの後縁（立ち上がり）と同じ時刻▲５▼で発生する信号である。
【００２６】
リトリガラブルモノマルチ１３は、例えば一般的に良く使用されるＣＭＯＳの集積回路（ＩＣ）である４５３８を用い得る。４５３８はトリガが入力されて抵抗Ｒｃ、コンデンサＣｃで決定される時間Ｔのパルスを発生するが、パルスを発生している最中に再びトリガが入力されても、出力レベルを変えずに新たに時間Ｔのパルス出力を更新し直す特性の再帰型の単安定マルチバイブレータである。４５３８の真理値表を図３に示す。図示していないが、真理値表のＣＤは常にＨレベル（＝５Ｖ）である。
【００２７】
時刻▲３▼で発生した負極性の微分パルスｄがリトリガラブルモノマルチ１３の入力端子Ｂにトリガとして入力されたときの状態は、図３の真理値表の４段目に相当し、入力端子Ａの信号ｅがＬレベルで、入力端子Ｂに立下りエッジが入力されたのにあたり、リトリガラブルモノマルチ１３のＱ出力端子に図２（Ｆ）に示すようにＨレベルの信号ｆ１が、少なくとも所定の期間Ｔ出力される。
【００２８】
時刻▲５▼で発生した正極性の微分パルスｅがリトリガラブルモノマルチ１３の入力端子Ａにトリガとして入力されたときの状態は、図３の真理値表の１段目に相当し、入力端子Ｂの信号ｄがＨレベルで、入力端子Ａに立ち上がりエッジが入力されたのにあたり、リトリガラブルモノマルチ１３のＱ出力端子に図２（Ｆ）に示すようにＨレベルの信号ｆ２が、少なくとも所定期間Ｔ出力される。
【００２９】
上記の時刻▲３▼及び▲５▼のいずれの場合もリトリガラブルモノマルチ１３に出力が発生し、ＲｃとＣｃで決められる所定の期間Ｔのパルスが出力される。加えて、パルス幅Ｔを、本実施の形態ではクロックマーク長の１／２以上で、かつ、クロックマーク長未満の長さに設定しているため、リトリガラブルモノマルチ１３は、時刻▲３▼の後にパルスｆ１を出力している最中に（時刻▲３▼から時間Ｔ経過する前に）、時刻▲５▼で再びトリガされてパルスｆ２を出力するため、そのＱ出力信号は２つのパルスｆ１とｆ２の論理和の如き時間、図２（Ｆ）にｆで示すように出力論理レベルを保持する。
【００３０】
以上の説明から分るように、結局入力再生ＦＣＭ信号ａが発生した後、０Ｖを上から下に横切った瞬間の時刻▲３▼にＱ出力信号ｆが発生していることとなる。
【００３１】
入力再生ＦＣＭ信号ａが図２（Ａ）に示した極性と逆極性である図４（Ａ）に示す場合（すなわち、図２（Ａ）がランド（又はグルーブ）のＦＣＭ信号で、図４（Ａ）がグルーブ（又はランド）のＦＣＭ信号の場合）でも、図１に示す実施の形態では同様の動作を行う。図４（Ａ）〜（Ｆ）は図２（Ａ）〜（Ｆ）に示す各信号と同様の信号である。すなわち、入力再生ＦＣＭ信号ａが図４（Ａ）に示す場合において、入力再生ＦＣＭ信号ａが発生した後、０Ｖを下から上に横切った瞬間の時刻▲６▼にリトリガラブルモノマルチ１３のＱ出力端子から出力信号ｆが発生する。
【００３２】
このように、本実施の形態によれば、２つのヒステリシス特性を有する比較器１１及び１２と、１つのリトリガラブルモノマルチバイブレータ１３と、微分器及びリミッタ用ダイオードＤ１、Ｄ２によって、再生ＦＣＭ信号ａの極性が切り替わっても、同じ構成の回路により精度の高い基準マーク検出ができる。
【００３３】
（第２の実施の形態）
図５は本発明になる基準マーク検出回路の第２の実施の形態の回路図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。図５に示す第２の実施の形態は、図１中の微分器及びリミッタを削除し、論理和ゲート１５に比較器１１及び１２の各出力端子を接続すると共に、論理和ゲート１５の出力端子をリトリガラブルモノマルチ１３のＢ入力端子に接続する構成である。
【００３４】
この実施の形態では、比較器１１から図２、図５に示した信号ｂが出力され、比較器１２から図２、図５に示した信号ｃの逆極性の信号／ｃが出力されるため、論理和ゲート１５からは、例えば図２のタイミングチャートの場合、時刻▲１▼と時刻▲４▼でそれぞれ立ち上がり、時刻▲３▼と時刻▲５▼でそれぞれ立ち下がるパルスが取り出されてリトリガラブルモノマルチ１３のＢ入力端子に入力されるため、時刻▲３▼と時刻▲５▼でトリガされ、結局第１の実施の形態と同様の出力信号がリトリガラブルモノマルチ１３から出力される。
【００３５】
なお、基準マーク信号の検出に際しては、ここでの実施の形態に限らず必ず誤検出が発生する。システムの出すショット性の雑音や、ディスク表面のキズ、アドレス信号の異常にクロストークの大きいものなどによって、本来基準マークの発生しない位置に検出されてしまう。
【００３６】
そこで、この対策として、最初に検出された基準マークの位置からシステムのクロックなどを用いて次の再生位置を予測すべく検出窓をつくり、窓内に検出がなされた場合に基準マークとして採用する等の保護を行うのが一般的である。しかし、本発明は信号の検出に関しての発明であり、ここでは保護についてはふれない。
【００３７】
（第３の実施の形態）
図６は本発明になる基準マーク検出回路の第３の実施の形態の要部の回路図を示す。同図において、２つの比較器（ヒステリシスコンパレータ）２１及び２２は、その非反転入力端子に再生ＦＣＭ信号が供給され、反転入力端子にはスイッチＳＷ１及びＳＷ２の共通端子が接続され、それらアナログスイッチＳＷ１、ＳＷ２は比較器２１、２２の出力信号で制御される構成とされている。
【００３８】
アナログスイッチＳＷ１及びＳＷ２は、コントロール入力（＝矢印）が論理レベルＨ（１）のとき切替端子Ａに接続され，論理レベルＬ（０）のとき切替端子Ｂに接続される。アナログスイッチＳＷ１の切替端子ＡとアナログスイッチＳＷ２の切替端子Ｂは接地され、アナログスイッチＳＷ１の切替端子ＢとアナログスイッチＳＷ２の切替端子Ａはそれぞれ＋２．５Ｖ、−２．５Ｖの直流電圧が固定的に入力される構成とされている。
【００３９】
ここで、第１及び第２の実施の形態のように、０Ｖにバイアスされた雑音を含む信号から正確にゼロクロス点を抽出することが可能となったのは、ヒステリシスコンパレータの比較電圧とヒステリシス量を同じとしたためである。例えば、比較電圧Ｖｃを２．５Ｖとすると、ヒステリシス電圧Ｖｈも２．５Ｖにすることより、（Ｖｃ・Ｖｈ）≡０の関係が成り立ち、コンパレータの比較電位の１つは必ず０Ｖに固定されることになる。
【００４０】
この点に着目して、２つの比較器の比較電圧を別の方法で発生するようにしたのが、この第３の実施の形態である。これはヒステリシスコンパレータをアナログスイッチＳＷ１、ＳＷ２によって実現した例である。
【００４１】
次に、この実施の形態の動作について説明する。例えば、図２（Ａ）に示した再生ＦＣＭ信号ａが比較器２１及び２２の各非反転入力端子に入力されたものとすると、図２（Ａ）に示した時刻▲１▼までは比較器２１から出力される信号ｂは、図２（Ｂ）に示したようにローレベルであるから、スイッチＳＷ１が端子Ｂ側に接続され、比較器２１の反転入力端子の比較入力は２．５Ｖが入力される。
【００４２】
図２（Ａ）の時刻▲１▼になり、再生ＦＣＭ信号ａが２．５Ｖ以上になると、比較器２１の出力信号ｂがハイレベルに変化し、これによりスイッチＳＷ１が端子Ａ側に切り替わり、比較器２１の比較入力は０Ｖになる。次に、比較器２１の出力信号が変化するのは、ＦＣＭ信号入力が０Ｖ以下になったときであり、それは図２（Ａ）の時刻▲３▼である。
【００４３】
もう一方の比較器２２も上記と同様に図２（Ａ）に示した時刻▲４▼までは比較器２２から出力される信号ｃは、図２（Ｃ）に示したようにハイレベルであるから、スイッチＳＷ２が端子Ａ側に接続され、比較器２２の反転入力端子の比較入力は−２．５Ｖが入力される。
【００４４】
図２（Ａ）の時刻▲４▼になり、再生ＦＣＭ信号ａが−２．５Ｖより小さくなると、比較器２２の出力信号ｃがローレベルに変化し、これによりスイッチＳＷ２が端子Ｂ側に切り替わり、比較器２２の比較入力は０Ｖになる。次に、比較器２２の出力信号が変化するのは、ＦＣＭ信号入力が０Ｖ以上になったときであり、それは図２（Ａ）の時刻▲５▼である。
【００４５】
比較器２１及び２２の出力信号ｂ及びｃは、第１の実施の形態の微分器以降の回路部へ出力される。これにより、本実施の形態は、第１の実施の形態と全く同一の動作をする。
【００４６】
この第３の実施の形態の場合、比較器２１及び２２の出力信号をフィードバックしているわけではないので、比較電圧（＝ヒステリシス電圧）は自由に設定できる。固定の電圧に設定してもよいし、ＦＣＭ信号の再生振幅を別の手段で検波して、振幅の大きさに応じた電圧をスイッチＳＷ１及びＳＷ２に入力する等してもよい。
【００４７】
また、この第３の実施の形態では、比較器２１及び２２の出力信号の振幅に依存せず、比較電圧、ヒステリシス量を決定することができる。また、スイッチＳＷ１及びＳＷ２の一方が必ず０Ｖに接続されているので、基準マークの検出はゼロクロスによってなされ、正確な位置を検出することができる。
【００４８】
（第４の実施の形態）
図７は本発明になる基準マーク検出回路の第４の実施の形態の要部の回路図を示す。同図において、再生ＦＣＭ信号入力端子は抵抗Ｒｉ１、Ｒｉ２を介して２つの比較器（ヒステリシスコンパレータ）１１及び１２の非反転入力端子に接続されると共に、比較器１１の非反転入力端子はコンデンサＣｆ１及び抵抗Ｒｆ１からなる微分回路を介してリトリガラブルモノマルチ１３のＱバー出力端子に接続され、比較器１２の非反転入力端子はコンデンサＣｆ２及び抵抗Ｒｆ２からなる微分回路を介してリトリガラブルモノマルチ１３のＱ出力端子に接続される構成とされている。
【００４９】
なお、比較器１１及び１２の各出力端子は、第１の実施の形態又は第２の実施の形態と同様の回路部を介してリトリガラブルモノマルチ１３の入力端子Ａ及びＢに接続されている。また、リトリガラブルモノマルチ１３のＱ出力端子は、２入力論理和ゲート２５の一方の入力端子に接続されると共に、抵抗Ｒｔ及びコンデンサＣｔよりなる遅延回路（積分回路）を介して２入力論理和ゲート２５の他方の入力端子に接続されている。
【００５０】
ところで、図９（Ａ）に示すように、最初にゼロクロスを生じて基準マークを検出した後、低周波の雑音が混入した再生ＦＣＭ信号に対しては、最初の基準マークの検出パルス幅Ｔの間にゼロクロスをおこさない。この場合は、後にゼロクロスをおこした時点で基準マーク検出パルスが出力され、基準マークが１つであるのに２つの検出パルスを出力することになって好ましくない。ただし、前述したように、誤検出に対しては別途補償を行うのが一般的であるため、システムにとっては甚大な問題とはならない。
【００５１】
この第４の実施の形態は、少々の追加回路でこの問題を回避するようにしたものである。この第４の実施の形態の動作について、図８（Ｃ）〜（Ｇ）のタイミングチャートと共に説明する。まず、図８（Ｃ）に示す再生ＦＣＭ信号ａが入力され、第１の比較電圧を超えた後、ゼロクロス検出が行われるまではこれまでの実施の形態と同様である。
【００５２】
比較器１１において入力ＦＣＭ信号ａが第１の比較電圧を超えて低下し、ゼロクロス検出が行われると、リトリラガブルモノマルチ１３のＱ出力端子からは図８（Ｅ）に示す時間幅Ｔのパルスｈが出力され、リトリラガブルモノマルチ１３のＱバー出力端子からはパルスｈの極性反転信号が出力される。本実施の形態では、このパルスｈの極性反転信号をコンデンサＣｆ１及び抵抗Ｒｆ１の微分回路で微分して得た微分値ｇを比較器１１のＦＣＭ信号入力に、またパルスｈをコンデンサＣｆ２及び抵抗Ｒｆ２の微分回路で微分して得た微分値を比較器１２のＦＣＭ信号入力にフィードバックする。微分値ｇは図８（Ｄ）に示され、比較器１１のＦＣＭ入力波形に抵抗Ｒｉ１とＲｆ１の比で定められる割合で加算される。
【００５３】
その後、時間Ｔ内で入力ＦＣＭ信号が更に低下して第２の比較電圧を越えた後上昇して、ゼロクロスが発生すれば問題は無いが、前述した低周波の雑音の混入などによりゼロクロスが起きなかった場合は、最初のゼロクロスを検出した時点から時間Ｔだけ経過した時にパルスｈの後縁が発生し、そのときに、図８（Ｄ）に示す微分値ｇ１がＦＣＭ入力に加算されることにより、比較器１１のＦＣＭ入力に強制的にゼロクロスが発生する。
【００５４】
この時点で比較器１１の比較電圧は０Ｖから第２の比較電圧に回復し、回路は通常の動作状態に戻るが、このゼロクロスが入力ＦＣＭ信号の後縁とみなされて再び時間Ｔのパルスがリトリラガブルモノマルチ１３から出力される。図８（Ｅ）に示すように、時間幅Ｔの２つの出力パルスｈの間隔は瞬時であるが、リトリラガブルモノマルチ１３の動作から、リトリガラブルとはならずに２回のパルス出力となる。
【００５５】
このリトリラガブルモノマルチ１３の出力パルスｈは論理和ゲート２５に直接に供給されると共に、抵抗Ｒｔ及びコンデンサＣｔからなる遅延回路で、基準マークの長さ未満の所定期間（例えば、２つの出力パルスｈの間隔よりもやや長い時間）遅延されて図８（Ｆ）に示す信号ｉとされて論理和ゲート２５に供給され、ここで論理和をとられる。これにより、論理和ゲート２５からは図８（Ｇ）に示すように基準点に前縁をおくパルスｊが基準マーク検出信号として出力される。
【００５６】
なお、この実施の形態では、意図的に雑音を発生させてゼロクロスを引き起こしているため、リトリラガブルモノマルチ１３の出力信号の比較器１１及び１２のＦＣＭ信号入力へのフィードバック量は適当に小さくなるように、Ｒｉ１、Ｒｉ２、Ｒｆ１及びＲｆ２を定める必要がある。また、フィードバックしているといっても、加算結果がゼロクロスしない場合、保護回路は働かない。また、極性の逆転したＦＣＭ信号についても、回路の切替えを要することなく上記と同様の動作が行われる。
【００５７】
なお、本発明は上記の実施の形態に限定されるものではなく、例えば、図７において、比較器１１及び１２の代わりに、図６の比較器２１及び２２を用いることも可能である。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、２つの比較器と１つの場留守発生手段等により再生ＦＣＭ信号の極性に関係なく、パルス発生手段からゼロクロス検出による所定の時間以上、所定の論理レベルの基準マークの検出信号を得ることができるようにしたため、従来よりも簡単な回路で精度良く基準マークの検出を行うことができる。
【００５９】
また、本発明によれば、第１及び第２の比較電圧を、アナログスイッチを介して外部から入力することができるようにしたため、第１及び第２の比較電圧を自由に設定でき、また題１及び第２の比較器の出力信号の振幅に依存せず比較電圧及びヒステリシス量を決定することができるので、より高性能な基準マーク検出を行うことができる。
【００６０】
更に、本発明によれば、所定のパルス幅の間にゼロクロスをおこさない場合の誤検出を回避しながら、精度の良い基準点検出を行うことができる。
【００６１】
以上のように、本発明によれば、ランド・グルーブのどちらでも（極性が反転しても回路を切り替えることなく）反転アンプやフリップフロップ、多くのコンパレータ、多くの論理回路を使用することなく、経済的に回路を構成でき、かつ、精度を落とすことの無い検出ができる。
【図面の簡単な説明】
【図１】本発明回路の第１の実施の形態の回路図である。
【図２】図１の動作説明用タイミングチャート（その１）である。
【図３】図１中のリトリガラブルモノマルチの一例の真理値表を示す図である。
【図４】図１の動作説明用タイミングチャート（その２）である。
【図５】本発明回路の第２の実施の形態の回路図である。
【図６】本発明回路の第３の実施の形態の要部の回路図である。
【図７】本発明回路の第４の実施の形態の要部の回路図である。
【図８】保護回路が無いときの不具合の説明を示す波形図と、図７の動作説明用タイミングチャートである。
【図９】ランドとグルーブの各ＦＣＭ波形を示す図である。
【符号の説明】
１１、１２、２１、２２　比較器（ヒステリシスコンパレータ）
１３　リトリガラブルマルチバイブレータ
１５、２５　論理和ゲート
Ｃｄ１、Ｃｄ２　微分器用コンデンサ
Ｒｄ１、Ｒｄ２　微分器用抵抗
Ｄ１、Ｄ２　リミッタ用ダイオード
ＳＷ１、ＳＷ２　アナログスイッチ
Ｃｆ１、Ｃｆ２　微分回路用コンデンサ
Ｒｆ１、Ｒｆ２　微分回路用抵抗
Ｒｔ　遅延回路用抵抗
Ｃｔ　遅延回路用コンデンサ
【図１】
2004039134.tif 000003
【図２】
2004039134.tif 000004
【図３】
2004039134.tif 000005
【図４】
2004039134.tif 000006
【図５】
2004039134.tif 000007
【図６】
2004039134.tif 000008
【図７】
2004039134.tif 000009
【図８】
2004039134.tif 000010
【図９】
2004039134.tif 000011