(57)【要約】【課題】大型で、高精細度のアクティブマトリクス型ＬＥＤ表示装置を製造する際の技術的問題を解消し、かつ様々なサイズの表示装置に適用可能なＬＥＤ表示装置要素の提供。【解決手段】画素表示媒体をなすＬＥＤ素子と、単結晶シリコン膜または多結晶シリコン膜から形成されるＭＯＳ型トランジスタ素子を含んだ画素駆動回路と、で構成されるアクティブマトリクス方式の画素が、径が１０００μｍ以下である長尺体の外表面上に形成されていることを特徴とするアクティブマトリクス型ＬＥＤ表示装置要素。【選択図】図１
2004258206.tif 000002
【特許請求の範囲】
【請求項１】
画素表示媒体をなすＬＥＤ素子と、単結晶シリコン膜または多結晶シリコン膜から形成されるＭＯＳ型トランジスタ素子を含んだ画素駆動回路と、で構成されるアクティブマトリクス方式の画素が、径が１０００μｍ以下の長尺体の外表面上に形成されていることを特徴とするアクティブマトリクス型ＬＥＤ表示装置要素。
【請求項２】
各々径が１０００μｍ以下である第１の長尺体と、第２の長尺体よりなり、
前記第１の長尺体の外表面には、画素表示媒体をなすＬＥＤ素子が形成されており、
前記第２の長尺体の外表面には、単結晶シリコン膜または多結晶シリコン膜から形成されるＭＯＳ型トランジスタ素子を含む画素駆動回路が形成されており、
前記ＬＥＤ素子と、前記画素駆動回路と、が電気的に接続され、アクティブマトリクス方式の画素をなしていることを特徴とするアクティブマトリクス型ＬＥＤ表示装置要素。
【請求項３】
前記ＬＥＤ素子と、前記画素駆動回路とは、前記長尺体の断面形状における異なる位置に形成されていることを特徴とする請求項１に記載のアクティブマトリクス型ＬＥＤ表示装置要素。
【請求項４】
少なくとも２つ以上の前記アクティブマトリクス方式の画素が、前記長尺体の長手方向に沿って間隔を開けて形成されており、
前記間隔は、アクティブマトリクス型ＬＥＤ表示装置の表示面での画素間隔に対応することを特徴とする請求項１ないし３のいずれかに記載のアクティブマトリクス型ＬＥＤ表示装置要素。
【請求項５】
さらに、前記画素駆動回路に外部からの信号を供給する第１の線状導体と、前記ＬＥＤ素子に電流を供給する第２の線状導体と、が前記長尺体の外表面上を、該長尺体の長手方向に延びていることを特徴とする請求項１ないし４のいずれかに記載のアクティブマトリクス型ＬＥＤ表示装置要素。
【請求項６】
前記長尺体は、石英ガラスの長繊維からなり、前記ＭＯＳ型トランジスタ素子は、前記長尺体の外表面に形成されるシリコン単結晶膜またはシリコン多結晶膜から形成されることを特徴とする請求項１ないし５のいずれかに記載のアクティブマトリクス型ＬＥＤ表示装置要素。
【請求項７】
前記ＬＥＤ素子は、有機蛍光体を含んだ発光層を有することを特徴とする請求項１ないし６のいずれかに記載のアクティブマトリクス型ＬＥＤ表示装置要素。
【請求項８】
請求項１ないし７のいずれかに記載のアクティブマトリクス型ＬＥＤ表示装置要素を少なくとも２本以上並列に配列させてなることを特徴とするアクティブマトリクス型ＬＥＤ表示装置。
【請求項９】
さらに、前記画素駆動回路に信号を供給するための第３の線状導体と、
各々異なる前記アクティブマトリクス型ＬＥＤ表示装置要素の外表面上に形成された前記ＬＥＤ素子の透明電極に共通に接続する第４の線状導体と、が前記並列に配列させたアクティブマトリクス型ＬＥＤ表示装置要素に対して直交して接続されることを特徴とする請求項８に記載のアクティブマトリクス型ＬＥＤ表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型のＬＥＤ表示装置およびその構成要素に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の平面表示装置では、液晶（ＬＣＤ）に代表される画素表示媒体と、薄膜トランジスタ（ＴＦＴ）を含んだ画素駆動回路とで、アクティブマトリクスを構成する個々の画素が構成されている。このような平面表示装置には、さらに、画素を駆動するためのタイミング、信号を発生するための、いわゆる周辺回路が実装されている。
平面表示装置の基板として、プラスチックフィルムを用いる試みがなされているが未だ実用化には至っておらず、現在使用されている基板は、全て透明なガラス基板である。
平面表示装置の画素表示媒体としては液晶（ＬＣＤ）が主流であり、画素駆動回路に含まれるＴＦＴとしては、アモルファスシリコン（ａ−Ｓｉ）ＴＦＴが主流である。
【０００３】
このような平面表示装置は、従来の陰極線管（ＣＲＴ）を用いたパーソナルコンピュータやテレビジョンの画像出力用のディスプレイに代わるものとして、１０〜２０インチ対角サイズのものが量産されている。
画素表示媒体としてＬＣＤを使用した平面表示装置は、従来の陰極線管（ＣＲＴ）を使用したものと比較すると、白色表示性能や動画を表示する際の応答性といった問題を有している。ここで白色表示性能がＣＲＴに比べて劣るのは、ＣＲＴの場合、電子ビームを強くして、局所的に輝度を上げることでホワイトピークを形成し、これを安定化させることで白色表示性能を高めることができるのに対して、ＬＣＤの場合、光源がバックライトであり、常に一定の輝度しか出せないず、このような手段を講じることができないためである。
これに対して、自発光であるＬＥＤを画素表示媒体として用いた表示装置は、白色表示性能および動画を表示する際の応答性等において、ＬＣＤを用いた表示装置よりも優れており、優れた画質を実現できる。最近では、このような自発光の画素発光媒体の中でも、発光層に有機蛍光体を含んだ有機電界発光（ＥＬ）素子の研究、開発が急速に進められている。この有機ＥＬ素子は、低電圧で高輝度を得ることができる。
【０００４】
一方、駆動回路側、すなわちＴＦＴについても、以下の理由から、低温プロセスで製造される多結晶シリコン（低温ｐ−Ｓｉ）ＴＦＴの開発、製品化が急速に進められている。
この理由として、まず第１に、ｐ−Ｓｉ  ＴＦＴは、ａ−Ｓｉ  ＴＦＴに比べて基本性能が高いことが挙げられる。そして、周辺回路を内蔵できるため、製造コストが大幅に低減される可能性がある。これに加えて、ＬＥＤ素子、特に有機ＥＬ素子の駆動には、ＬＣＤに比べて、駆動電流密度を高くすることが必要があるが、ａ−Ｓｉ  ＴＦＴではこれに対応することは困難である。
これらの理由により、ＴＦＴの開発は、ＬＣＤへの適用も含めて、ａ−Ｓｉ  ＴＦＴから低温ｐ−Ｓｉ  ＴＦＴに移行する傾向がある。
【０００５】
アクティブマトリックス型の表示装置をはじめとする全ての表示装置に対する市場要求は、表示サイズの大型化、高精細度および低コストの３点に集約される。これらの市場要求に対して、ａ−ＳｉのＴＦＴは、原理的には４０インチ対角サイズの表示装置や、ハイディフィニション（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ）テレビ（ＨＤ−ＴＶ）のような高精細度の表示装置でも動作可能である。しかし、コストの問題に関しては、現時点でも１５インチ対角以下のサイズのディスプレイですら市場要求にようやく対応している状態であり、これ以上の大型のものや、高精細度のものでは、コストについて市場要求に対応することは非常に困難であり、特に４０インチ対角以上のサイズのものになると、現状技術の展開だけでは市場要求に対応することは極めて困難である。
【０００６】
一方、低温ｐ−Ｓｉ  ＴＦＴは、原理的に性能は優れているものの、問題はより深刻である。すなわち、現在使用されている表示装置の基板はガラス製であるため、製造プロセスは５００℃以下の低温で実施する必要がある。表示装置に使用するＴＦＴには高い性能が要求されており、特に周辺回路においては、シリコンＬＳＩと同等の性能を実現しなければならない。しかしながら、前記の温度制限下で、このような高性能のＴＦＴを実現することは極めて困難である。
また、性能を犠牲にしたとしても、ｐ−Ｓｉ  ＴＦＴには、多結晶シリコンであるため、全ての結晶を均一に形成されることが難しく、その結果特性が不均一になる等の、種々の原理的な問題を有している。
製造装置は、現状の大型のガラス基板に対応したａ−Ｓｉ  ＴＦＴの製造技術をベースにせざるを得ないので、ａ−Ｓｉ  ＴＦＴと同様にコスト面での問題点を抱えており、さらに、肝心のパターン精度も要求される仕様を満たすことは困難である。
従って、現在は市場要求である本格的な高精細大型ディスプレイが製造されていないので前述した問題点が顕在化していないが、将来的に高精細大型ディスプレイの本格的な製造を行おうとした際には、これらの問題点がコスト面および性能面で重大な障害となることは明らかである。
【０００７】
前述した表示装置に関わる諸問題について、さらに分析すると、ａ−Ｓｉ  ＴＦＴを使用した表示装置でコスト低減に限界があることの本質的な原因は、一見当然と見られる事実、即ち、基板が２次元平板形状であるという従来技術の基本的な前提にある。なぜこれが原因かと言うと、表示面積が大きくなるに従って、当然基板サイズも大きくなり、製造装置も大型になる。これに応じてスループットが増大すればよいが、機構的には限界がある。実際、現行のａ−Ｓｉ  ＴＦＴ製造装置として約１ｍ２  サイズの基板に対応するものが製造され、使用されているが、これが装置および製造ラインのコスト−パフォーマンスにおける一つの限界と考えられている。この点は、現行のａ−Ｓｉ  ＴＦＴ製造装置技術をベースとするｐ−Ｓｉ  ＴＦＴにおいても事情は全く同様である。
【０００８】
おまけに、ｐ−Ｓｉ  ＴＦＴでは、シリコンＬＳＩ的なプロセスを５００℃以下の低温で実現しなければならないというさらに困難な状況がある。回路内蔵が可能であるため、コストを低減できることがｐ−Ｓｉ  ＴＦＴの優位性の１つであるが、これは高性能の回路が実現された時に成り立つのである。しかしながら、実際には基板が大型になる程、膜質やフォトリソグラフィの精度、シリコンＬＳＩ的なプロセスといった高性能デバイスに必要な各種の要件を実現することはますます困難となる。
低温ｐ−Ｓｉ  ＴＦＴにおいて、成膜等のプロセス技術は連続的、漸進的に改良が進むと思われるが、フォトリソグラフィについては重大な問題を抱えている。すなわち、ａ−Ｓｉ  ＴＦＴを駆動回路とするＬＣＤを用いた表示装置のように、画素のみのパターン形成を行う場合は、現状のようなＮ．Ａ．（開口数）が０．１程度の露光機でも良いが、周辺回路の駆動用ＩＣを製作する場合、０．５μｍから０．３５μｍルールのＬＳＩプロセスが必要である。この場合、露光機がＮ．Ａ．０．４以上の性能を持つ必要がある。
【０００９】
一方、大型基板に対応する露光機の精度は、その構成上高いＮ．Ａ．を得ることは困難である。現在大型基板対応の露光機は、ａ−Ｓｉ  ＴＦＴ用のみであり、反射光学タイプ（Ｏｆｆｎｅｒ型）と屈折光学系（ステッパー型）の２種類がある。大型基板に対応するための装置の改良は、露光面積の拡大によるスループット向上が主である。露光面積の拡大の手段は、Ｏｆｆｎｅｒ型では、各反射光学系の大型化、ステッパー型では数本のレンズを結合して露光領域を拡大することである。これらの露光機は、ａ−Ｓｉ  ＴＦＴ対応ということでそのＮ．Ａ．は高々０．１程度を前提としている。しかしながら、実際問題としても、Ｏｆｆｎｅｒ型自体のＮ．Ａ．の理論限界は０．１３５である。一方、ステッパー型は、機構部の構造、重量等の制約から有効なＮ．Ａ．は高々０．１程度しか実現できない。さらに、形状、重量の増大により、サーボ制御機構の面から、スループットにも限界がある。実際、現状の１ｍ×１ｍ程度の基板に対応する露光機のスループットは６０秒程度であるが、これはかなり限界に近い数値である。即ち、低温ｐ−Ｓｉ  ＴＦＴを本格的に製造するには、現行の大型露光機技術では必要とする性能を原理的にも極めて困難である。
【００１０】
前述したように、ＬＥＤ素子、特に有機ＥＬ素子を用いてアクティブマトリックス表示するには、ａ−Ｓｉ  ＴＦＴでは電流駆動密度的に不可能であり、ｐ−Ｓｉ  ＴＦＴが必須である。これは有機ＥＬ素子が電流駆動であることが理由であるが、このことはさらに以下の２つの問題を生じさせる。
第１に、画素駆動回路は、電流駆動のスイッチ回路であるため、複数個のＴＦＴが必要である。そして、表示装置において均一な表示を行うためには、表示面全体にわたってほぼ同一性能のＴＦＴを形成する必要がある。従って、前述した露光機は、周辺回路のみならず、画素駆動回路も高精度でパターンニングできなければならない。
第２に、ＬＥＤ素子を用いてアクティブマトリックス表示するには、単にａ−Ｓｉ  ＴＦＴをｐ−Ｓｉ  ＴＦＴに置き換えるだけでなく、該ＴＦＴへの配線が低抵抗であることが必要となる。すなわち、従来からの画素表示媒体であるＬＣＤは、電圧駆動であるため、消費電流は１μＡ／ｃｍ２  程度と小さく、金属薄膜配線とａ−Ｓｉ  ＴＦＴの組み合わせでも十分に駆動可能であるが、ＬＥＤ素子の消費電力はこれよりもはるかに高く、特に有機ＥＬ素子の消費電流は１０〜１０ｍＡ／ｃｍ２  とＬＣＤよりも４桁以上高い。選択された画素を駆動するＴＦＴにこのような電流を高速で供給せねばならず、そのためには配線抵抗を現状よりも４桁以上低下させる必要がある。したがって、ｐ−Ｓｉ  ＴＦＴ自体のトランジスタとしての性能は、原理的に有機ＥＬ素子を含めたＬＥＤ素子を電流駆動することが可能であるが、現状の薄膜プロセスを用いる限り、配線抵抗がボトルネックとなり、表示面積では高々２０インチ対角の表示装置が上限と考えられている。
【００１１】
画素表示媒体に有機ＥＬ素子を用いて２次元平板形状をした大型基板を用いた表示装置を製造する場合、有機ＥＬ素子を構成する薄膜層の膜質および膜厚精度というさらに大きな問題がある。有機ＥＬ素子の発光原理は、無機半導体を用いたＬＥＤでのｐ−ｎ接合による機構とは異なり、有機蛍光体を含んだ発光層中での電子と正孔との再結合とこれによる安定な分子一重項励起子の生成、この基底状態への緩和の過程における発光と考えられている。したがって、電荷の発生とその輸送が表示面全体で均一に行われることが必要である。これは有機ＥＬ素子を構成する薄膜層の膜質、厚み、電極との接合等の諸条件が広い面積にわたって均一に制御されねばならないことを意味する。例えば、低分子蒸着膜型の場合、基本的には正孔輸送層、電子輸送層及びこれらに挟まれた発光層の３層からなり、全膜厚は１００ｎｍ程度である。制御回路が理想的な性能を持つとしても、高品質の階調表示を行うためには、これら薄膜層の膜質、膜厚の変動をその階調間の数分の１まで制御する必要がある。低分子蒸着膜型または高分子塗布膜型のいずれにせよ、大面積にわたって３原色を分離して成膜し、膜質、膜厚を精密に制御する必要がある。
更に、有機ＥＬ素子は、発光した光の効率的な取り出しのための光学薄膜、光純度向上のためのカラーフィルタ等を有する薄膜多層構造のデバイスであるが、前述したように、現行の表示装置の製造技術は大面積の基板での製造の効率化を主目的としており、これをベースとして、市場商品レベルの有機ＥＬ素子表示装置を製造することは非常に困難であると考えられる。
【００１２】
ディスプレイにおける表示サイズの大型化に伴う画素の欠陥率の増加を防止するため、その表面に沿って有機ＥＬ素子や無機ＥＬ素子に代表される発光素子が複数配置されたファイバーを並行配置し、これをドライバ回路が形成された回路基板を接続して構成されるディスプレイが特許文献１および特許文献２で提案されている。しかし、これらのディスプレイでは、ドライバ回路が二次元平板形状をした基板上に形成されているため、前述した従来技術における問題が全く解消されていない。特許文献１および特許文献２に示されるディスプレイが、マルチプレックス型、すなわちダイレクトマトリクス駆動のドライバ回路と接続されていることはこのためである。すなわち、二次元平板形状をした大型基板上で、有機ＥＬ素子や無機ＥＬ素子のような自発光の発光素子を発光媒体とする画素を、個々の画素単位でアクティブマトリクス駆動可能な駆動回路を実現することは極めて困難である。
【００１３】
以上、ガラス製の基板を前提として述べたが、他の材料、具体的にはプラスチック製の基板には、軽量、薄型、可撓性等の面から根強い要求がある。そして、単純マトリクス型ＬＣＤの時代から多くの試みがなされている。しかし、基板材の耐熱性、耐プロセス性は、ガラス製の基板よりも更に低く、実用化する上で本質的な課題が全く解決されていない。
【００１４】
以上、大型基板について製造上の技術的問題を指摘したが、表示装置の市場製品化に当たってはさらに別の問題を有している。すなわち、実際の製品においては、種々のサイズの表示装置が要求される。しかしながら、サイズによっては、基板への割付が必ずしも効率的に行われず、無駄を生ずる場合が出てくる。また、製造業者が使用する基板にとって最適なサイズの表示装置が必ずしもユーザーにとっての最適なサイズとは限らない。
【００１５】
【特許文献１】
特表２００２−５８８５０２号公報
【特許文献２】
特表２００２−５４３４４６号公報
【００１６】
【発明が解決しようとする課題】
本発明の目的は、これら性能面および製造面における種々な問題が解決されたアクティブマトリクス型ＬＥＤ表示装置および該ＬＥＤ表示装置要素を提供することである。
すなわち、本発明は、大型および／または高精細度のアクティブマトリクス型ＬＥＤ表示装置を製造する際の技術的問題を解消し、かつ様々なサイズの表示装置に適用可能なＬＥＤ表示装置要素および該ＬＥＤ表示装置要素を用いて製造されるＬＥＤ表示装置の提供を目的とする。
【００１７】
【問題を解決するための手段】
前述した目的を達成するために、本発明は、画素表示媒体をなすＬＥＤ素子と、単結晶シリコン膜または多結晶シリコン膜から形成されるＭＯＳ型トランジスタ素子を含んだ画素駆動回路と、で構成されるアクティブマトリクス方式の画素が、径が１０００μｍ以下である長尺体の外表面上に形成されていることを特徴とするアクティブマトリクス型ＬＥＤ表示装置要素を提供する。
前記アクティブマトリクス型ＬＥＤ表示装置要素において、前記ＬＥＤ素子と、前記画素駆動回路とは、前記長尺体の断面形状において、異なる位置に形成されていることが好ましい。
【００１８】
また、本発明は、各々径が１０００μｍ以下である第１の長尺体と、第２の長尺体よりなり、前記第１の長尺体の外表面には、画素表示媒体をなすＬＥＤ素子が形成されており、前記第２の長尺体の外表面には、単結晶シリコン膜または多結晶シリコン膜から形成されるＭＯＳ型トランジスタ素子を含む画素駆動回路が形成されており、前記ＬＥＤ素子と、前記画素駆動回路と、は電気的に接続され、アクティブマトリクス方式の画素をなしていることを特徴とするアクティブマトリクス型ＬＥＤ表示装置要素を提供する。
【００１９】
本発明のアクティブマトリクス型ＬＥＤ表示装置要素は、少なくとも２つ以上の前記アクティブマトリクス方式の画素が、前記長尺体の長手方向に沿って間隔を開けて形成されており、前記間隔は、アクティブマトリクス型ＬＥＤ表示装置表示面での画素間隔に対応することが好ましい。
本発明のアクティブマトリクス型ＬＥＤ表示装置要素は、さらに、前記画素駆動回路に外部からの信号を供給する第１の線状導体と、前記ＬＥＤ素子に電流を供給する第２の線状導体と、が前記長尺体の外表面上を、該長尺体の長手方向に延びていることが好ましい。
本発明のアクティブマトリクス型ＬＥＤ表示装置要素において、前記長尺体は、石英ガラスの長繊維からなり、前記ＭＯＳ型トランジスタ素子は、前記長尺体の外表面に形成されるシリコン単結晶膜またはシリコン多結晶膜から形成されることが好ましい。
本発明のアクティブマトリクス型ＬＥＤ表示装置要素において、前記ＬＥＤ素子は、有機蛍光体を含んだ発光層を有することが好ましい。
【００２０】
また、本発明は、前記アクティブマトリクス型ＬＥＤ表示装置要素を少なくとも２本以上並列に配列させてなることを特徴とするアクティブマトリクス型ＬＥＤ表示装置を提供する。
本発明のアクティブマトリクス型ＬＥＤ表示装置は、さらに前記画素駆動回路に信号を供給するための第３の線状導体と、各々異なる前記アクティブマトリクス型ＬＥＤ表示装置要素の外表面上に形成された前記ＬＥＤ素子の透明電極に共通に接続する第４の線状導体と、が前記並列に配列させたアクティブマトリクス型ＬＥＤ表示装置要素に対して直交して接続されることが好ましい。
【００２１】
【発明の実施の形態】
以下、図面を参照して、本発明をさらに詳細に説明する。但し、図面は本発明の説明のために、具体的な形状を例示したものであり、本発明はこれに限定されない。
図１は、本発明のアクティブマトリクス型ＬＥＤ表示装置要素の１構成例の概念図である。図１において、断面形状で示されるアクティブマトリクス型ＬＥＤ表示装置要素（以下、「表示装置要素」と記載することもある。）１００では、断面が円形をした長尺体１の外表面上、より具体的にはその断面形状の第３、４象限部分に、陰極をなす金属電極８と、発光層９と、陽極をなす透明電極１０と、がこの順に積層されてなるＬＥＤ素子１２０が形成されている。断面形状の第１象限内にはＭＯＳ型トランジスタ素子を含んだ画素駆動回路２が形成されている。本発明では、このＭＯＳ型トランジスタ素子は、単結晶シリコン膜または多結晶シリコン膜から形成される。
表示装置要素１００において、ＬＥＤ素子１２０は画素表示媒体であり、対応する画素駆動回路２とともに、アクティブマトリクスの画素を構成する。
【００２２】
図１の表示装置要素１００では、画素駆動回路２を覆うように、断面形状の全周にわたって層間絶縁層３が形成されている。第１象限内の該層間絶縁層３上には、画素駆動回路２を介してＬＥＤ素子１２０に電流を供給する線状導体（ＶＤＤ線）４が形成されている。第２象限内の該層間絶縁層３上には外部からの画像信号を画素に供給するための線状導体（信号線）５が形成されている。ＶＤＤ線４および信号線５は、長尺体１の長手方向に延びている。また、第１象限と第２象限との間の該層間絶縁層３上には、ゲート線用の中間パッド６が形成されている。ゲート線とは、表示装置要素１００に対して外部から接続され、画素表示のタイミング等の信号を画素駆動回路２に供給する線状導体である。
ＶＤＤ線４、信号線５および中間パッド６上には、これらを覆うように層間絶縁層７が形成されており、ＬＥＤ素子１２０は、第３、第４象限内の層間絶縁層７上に形成されている。ＬＥＤ素子１２０の透明電極１０は、第２象限内まで延長されており、第２象限内において、抵抗値を低減させる目的で金属膜１１が積層されている。
【００２３】
ＬＥＤ素子１２０を覆うように、第１パッシベーション層１２が断面形状の全周にわたって形成されている。第１パッシベーション層１２は、ＳｉＮからなる層でありＬＥＤ素子１２０の耐水性を保障する。第１パッシベーション層１２上には、これら全体を覆うように、透明樹脂からなる第２パッシベーション層１３が形成されている。
第２パッシベーション層１３上の、ＬＥＤ素子１２０の中心線の対極に当たる部位には、ゲート線、信号線、ＶＤＤ線、共通電極線に各々接続するパッド１４（ａ）、（ｂ）、（ｃ）、（ｄ）が形成されている。共通電極線とは、後述するように、複数の表示装置要素１００を並列に配列させた際に、各々異なる表示装置要素１００上に形成されたＬＥＤ素子１２０の透明電極１０に外部から共通に接続される線状導体である。
【００２４】
図１において、スルーホールが、一点鎖線で表示されている。画素駆動回路２のゲート端子と中間パッド６の間はスルーホール１５（ａ）により、中間パッド６とパッド１４（ａ）（ゲート線と接続する）の間はスルーホール１５（ｂ）により、画素駆動回路２の信号端子と信号線５の間はスルーホール１５（ｃ）により、信号線５とパッド１４（ｂ）の間はスルーホール１５（ｄ）により、画素駆動回路２のＶＤＤ端子とＶＤＤ線４の間はスルーホール１５（ｅ）により、ＶＤＤ線４とパッド１４（ｃ）の間はスルーホール１５（ｆ）により、画素駆動回路２とＬＥＤ素子１２０の金属電極８との間はスルーホール１５（ｇ）により、透明電極１０とパッド１４（ｄ）の間はスルーホール１５（ｈ）により接続されている。
【００２５】
ＬＥＤ素子１２０において、陰極をなす金属電極８は、画素ごとに分離してパターンニングされる。一方、陽極である透明電極１０は、画素ごとに分離することは必要ではなく、表示装置要素１００上に複数形成された画素の共通電極として構成することがむしろ好ましい。透明電極１０を画素ごとにパターニングせず、共通電極として構成すれば、ＬＥＤ素子１２０の開口率を高くすることができる。
なお、図示した構成は、あくまで一例であり、表示装置要素１００において、構成要素の配置は適宜変更してもよい。例えば、画素駆動回路２は、第２象限内や、第１象限と第２象限の中間に形成してもよい。また、ＶＤＤ線４と信号線５の位置は、入れ変わってもよい。また、透明電極１０は、第１象限側に延ばして、第１象限内で金属膜１１と積層させてもよい。但し、円形をした長尺体１の断面形状を有効に活用するために、ＬＥＤ素子１２０と、画素駆動回路２と、は、長尺体の円周上の異なる部位、すなわち長尺体の断面形状における異なる象限上に形成することが好ましい。ＬＥＤ素子１２０および画素駆動回路２をこのように配置すれば、長尺体１の断面形状当たりのＬＥＤ素子の開口率を高めることができる。本発明の表示装置要素１００は、ＬＥＤ素子１２０が曲面形状をした長尺体１の外表面上に形成されているため、前述した構成にし、かつ高精細にすれば、開口率を実質的１００％程度まで高めることができる。これにより、製造させるＬＥＤ表示装置の画質が向上し、いわゆる「ザラ」感が解消される。また、ＬＥＤ表示装置の駆動に必要なパワーを減らすことができる。
【００２６】
図２は、図１に示した構造の等価回路を示した回路図である。図２では、画素駆動回路２が、４個のトランジスタ素子を含んで構成されている。但し、画素駆動回路２に含まれるトランジスタ素子の数は、任意であり必要に応じて適宜選択される。回路配置も図示した形態に限定されない。画素駆動回路２は、通常は３〜５個のＴＦＴを含んだ種々の電流駆動回路として構成される。図２において、１６は表示装置要素１００に対して直交して接続されるゲート線を示しており、１７は表示装置要素１００に対して直交して接続される共通電極線を示している。
【００２７】
図３（ａ）および図４（ａ）は、図１の表示装置要素１００の平面図であり、図３（ｂ）および図４（ｂ）は、図３（ａ）および図４（ａ）における平面の位置を説明するための図である。図３（ｂ）に示すように、図３（ａ）は、図１における第１、第２象限を上から見た図であり、図４（ｂ）に示すように、図４（ａ）は、図１における第３、第４象限を上から見た図である。なお、図３（ａ）および図４（ａ）には、表示装置要素１００に対して直交して接続されるゲート線１６および共通電極線１７が示されている。図３（ａ）において、９１（ａ）〜（ｄ）は、該ゲート線１６との接続に使用される低融点金属からなるバンプである。
表示装置要素１００は、その端部にある信号線用のパッド１４（ｂ）が外部の駆動用ＩＣと接続されて、外部から信号が供給される。パッド１４（ｂ）は、各画素ごとに形成して示されているが、これは必須ではなく、パッド１４（ｂ）は、表示装置要素１００の両端部に位置する画素の位置に形成されていればよい。但し、各画素ごとにパッド１４（ｂ）を形成すれば、表示装置要素１００を、ＬＥＤ表示装置の表示面のサイズに応じて適宜切断して使用できる。
【００２８】
ＬＥＤ表示装置を製造する際、ゲート線１６は各画素に接続しなければならないが、共通電極線１７は前述したように、ＬＥＤ素子の透明電極が金属膜を積層することで低抵抗化されているので、必要な電位と電流が確保される範囲でその本数を減らすことができる。
図４において、陰極をなす金属電極８は、各画素ごとに分離してパターニングされており、画素に対応する大きさおよび形状をしている。一方、陽極の透明電極１０（図示していない）は、前述したように、表示装置要素１００の長手方向にわたって延びる全面電極である。
【００２９】
図５は、本発明の表示装置要素の別の１構成例の構造の概念図であり、図１と同様に、表示装置要素を断面形状で示している。
図５の表示装置要素１００では、ＬＥＤ素子１２０と、画素駆動回路２とが、それぞれ別の長尺体１、１’の外表面上に形成されている。すなわち、図５の表示装置１００では、長尺体１および１’が、互いに平行になるように接続手段１３０によって結合されている。長尺体１’上のＬＥＤ素子１２０と、該ＬＥＤ素子１２０に対応する長尺体１上の画素駆動回路２とは、スルーホール１５（ｇ）、１５（ｇ’）と金属電極８’、８”を介して電気的に接続されており、アクティブマトリクスの１つの画素を構成している。
【００３０】
本発明の表示装置要素は、図１に示すように、１つの長尺体１の外表面上にＬＥＤ素子１２０と、これに対応する画素駆動回路２とがそろって形成されているものと、図２に示すように、ＬＥＤ素子１２０と、これに対応する画素駆動回路２と、が別の長尺体上に形成されているものの両方を含む。すなわち、本発明の表示装置要素は、ＬＥＤ素子およびこれに対応する画素駆動回路が、それぞれ径が１０００μｍ以下の長尺体の外表面に形成されており、該画素駆動回路が単結晶シリコン膜または多結晶シリコン膜から形成されるＭＯＳ型トランジスタ素子を含むアクティブマトリクス型の表示装置要素を広く含む。
【００３１】
したがって、図１および図２のように、断面形状が円形をしたものに限らず、楕円形や矩形のような多角形をしたものであってもよい。但し、断面形状が円形または楕円形であれば、後述するようにロールに巻き取りながら、ロール・ツウ・ロールで製造できるので好ましい。また、断面形状が円形または楕円形であれば、形成された画素が曲面状になり、広がりが生じる効果を有する。また、断面が楕円形であれば、表示装置要素１００のＬＥＤ素子１２０が形成された面と、画素駆動回路２が形成された面の方向性が形状から容易に認識することができ、また工程上も片面に成膜したり、リフトオフするのが容易になるので好ましい。
また、図１および図２に示す表示装置要素１００の構成要素のうち、ＶＤＤ線４や信号線５は、例えば、表示装置要素１００に接続される配線ボード（ＰＣＢ）等に形成された外部要素であってもよい。但し、径が１０００μｍ以下の長尺体上にアクティブマトリクスの画素が形成されるという本発明の特徴から、表示装置要素１００の主要な構成要素は、いずれも長尺体１（、１’）上に形成されることが好ましい。
【００３２】
本発明の表示装置要素１００において、長尺体１は、径が１０００μｍ以下の細径の長尺体であれば、その材料は特に限定されない。したがって、金、銀、白金、銅、アルミニウム、鉄、ステンレス鋼、マグネシウム、チタン、またはこれらの合金等の金属線であってもよい。また、このような形状の長尺体を製造する技術が、プラスチック製光ファイバ（ＰＯＦ）として確立されていることから、プラスチック製であってもよい。ＰＯＦに使用されるプラスチック材料としては、具体的には例えば、ポリメチルメタクリレート（ＭＭＡ）、ポリカーボネート（ＰＣ）、テトラフルオロエチレン／フッ化ビニリデン共重合体、フッ素化メタクリレート／ＭＭＡ共重合体、シリコン樹脂等が挙げられる。または、無機材料として、シリコンファイバ、石英ガラスまたは炭素繊維の長繊維を用いてもよい。これらの長繊維は、光ファイバやガラス繊維強化プラスチック（ＧＦＲＰ）、炭素繊維強化プラスチック（ＣＦＲＰ）等に幅広く使用されている。前述した材料の中でも、石英ガラス長繊維が、耐熱性に優れており、かつＬＥＤ素子１２０や画素駆動回路２といった表示装置要素１００の構成要素をその外表面上に形成する際に好都合であることから好ましい。すなわち、表示装置要素１００の画素駆動回路２、特に該画素駆動回路２に含まれるＭＯＳ型トランジスタ素子は、後述するように、ＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）技術を用いて製造される単結晶シリコンＴＦＴまたは多結晶シリコンＴＦＴであることが好ましい。長尺体が金属線や炭素繊維のような導体であっても、その外表面に絶縁層を形成し、その上に単結晶または多結晶のシリコン膜を形成することで、これらを形成することができるが、長尺体が絶縁体であり、かつ耐熱性にすぐれる石英ガラス長繊維であれば、その外表面にそのまま単結晶または多結晶のシリコン膜をすることで、ＳＯＩ技術を適用することができる。さらにまた、現在表示装置の基板が全てガラス基板であることからも明らかなように、表示装置としての特性にも優れている。
【００３３】
但し、図５に示すように、ＬＥＤ素子１２０および画素駆動回路２をそれぞれ別の長尺体１、１’上に形成する場合には、画素駆動回路２を形成する長尺体１は、前述した理由から石英ガラス長繊維であることが好ましいが、ＬＥＤ素子１２０を形成する長尺体１’は、他の材料、例えばプラスチック製や金属製であってもよい。例えば、金属製の長尺体であれば、その外表面をＬＥＤ素子の陰極として使用することができる。また、プラスチック製であれば、取り扱い性に優れており、かつ石英ガラス長繊維に比べて径が大きい長尺体を得るのが容易である。一方、長尺体１’が石英ガラス長繊維であれば、長尺体１と同一の材料であるため、熱膨張率が同じであり、長尺体１、１’間の接続が容易である。
【００３４】
長尺体の径は、５００μｍ以下であることが好ましく、１５０μｍ以下であることがより好ましい。本発明の表示装置要素の１つの利点は、後述するように複数セットの表示装置要素を含んだ連続した長尺体をロール・ツウ・ロールでリールに巻き取りながら製造できることであり、長尺体の径が１５０μｍ以下であれば、石英ガラス長繊維を用いてロール・ツウ・ロールで製造するのに好ましい。径の下限については、その外表面上にＬＥＤ素子、画素駆動回路等の構成要素を形成することが容易であり、かつ形成される画素が、表示装置にとって好ましいサイズになることから３０μｍ以上であることが好ましい。
【００３５】
本発明の表示装置要素において、ＬＥＤ素子と言った場合、表示装置に使用される画素表示媒体のうち、自発光型のものを広く含む。したがって、通常ＬＥＤ素子と呼ばれるＩＩＩ  −Ｖ属半導体でのＰ−Ｎ接合部における発光現象を利用した、いわゆるＬＥＤ素子以外に、発光層に蛍光体を含み、電界発光を発光原理とする電界発光（ＥＬ）素子も含む。ＥＬ素子としては、蛍光体としてＺｎＳを用いた無機ＥＬ素子およびアントラセン等の有機蛍光体を用いた有機ＥＬ素子のいずれであってもよい。これらの中でも、高輝度であり、消費電力が少ないことから有機ＥＬ素子が好ましい。
【００３６】
画素駆動回路は、画素表示媒体として自発光であり、電流駆動のＬＥＤ素子をアクティブマトリクス制御するため、個々の画素駆動回路が、単結晶または多結晶のシリコン膜から形成されるＭＯＳ型トランジスタを複数個、通常は３〜５個、含んで構成されていることが必要である。本発明は、径が１０００μｍ以下、好ましくは５００μｍ以下、より好ましくは１５０μｍ以下と非常に径が細い長尺体を表示装置の要素として使用することを特徴とするため、長尺体の外表面に形成される画素駆動回路自体のサイズも小さいことが好ましい。そのため、画素駆動回路に含まれるトランジスタは、単結晶または多結晶のシリコン膜から形成される薄膜トランジスタ素子（ＴＦＴ）であることが好ましく、より好ましくはＳＯＩ技術で製造される単結晶シリコンＴＦＴまたは多結晶シリコンＴＦＴである。ＳＯＩ技術で製造される単結晶シリコンＴＦＴおよび多結晶シリコンＴＦＴは、駆動電流密度の限界が高く、サイズ当たりの性能に優れている。
【００３７】
本発明の表示装置要素を用いたＬＥＤ表示装置について以下に説明する。
図６は、本発明の表示装置要素を用いたＬＥＤ表示装置の表示面の端部付近の部分拡大図である。図６において、図面の垂直方向および水平方向はそれぞれＬＥＤ表示装置の表示面の垂直方向および水平方向に対応する。
図６に示すように、各々Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応する画素が所望数、所望の画素ピッチで形成された３種類の表示装置要素１００を準備し、これをＲ、Ｇ、Ｂの順に画素ピッチに従って並列に配列させて表示面を形成する。図６では、表示装置要素１００がＬＥＤ表示装置の表示面の垂直方向に配向した状態で配列されている。但し、表示装置要素１００の配列は、これに限定されず表示装置要素１００をＬＥＤ表示装置の表示面における水平方向に配向するように配列させてもよい。この場合、明細書中の信号線５がゲート線となり、ゲート線１６が信号線となる。なお、表示装置要素１００の配列は、製造されるＬＥＤ表示装置の画素サイズおよびピッチの構成に応じて適宜選択すればよい。
【００３８】
前述により並列に配列させた表示装置要素１００に対して、直交するようにゲート線１６が接続される。表示装置要素１００およびゲート線１６の端部には、各々配線ボード（ＰＣＢ）１８（ａ）、（ｂ）に固定される。ＰＣＢ１８（ａ）上には、ゲート線駆動用のＩＣチップ１９（ａ）が示されている。図７は、図６の横方向から見た概念図であり、表示装置要素１００およびゲート線１６の端部は、配線ボード１８（ａ）、（ｂ）に実装された駆動用ＩＣチップ１９（ａ）、（ｂ）と接続される。図７では、表示装置要素１００に接続されるＰＣＢ１８（ａ）およびＩＣチップ１９（ａ）と、ゲート線１６に接続されるＰＣＢ１８（ｂ）およびＩＣチップ１９（ｂ）とが互い違いになるように配置されている。このように配置することで、製造されるＬＥＤ表示装置の厚さを薄くすることができる。例えば、ＩＣチップの高さが０．４ｍｍで、ＰＣＢの厚みを０．４ｍｍであるとすると、図７に示すように表示装置要素１００およびゲート線１６を配置すれば、端部の厚さを０．８ｍｍ以下、表示部の厚さを０．４ｍｍ以下とすることができる。
【００３９】
前述したように、表示装置要素１００およびゲート線１６をＰＣＢ１８（ａ）、（ｂ）に接続した後、図８に示すように、表示装置要素１００およびゲート線１６を、その全体、すなわち表示部からその端部までの全体にわたって樹脂でモールドする。ここで、ゲート線１６側はブラックマトリクスを形成するため、絶縁性の黒色塗料を含む樹脂２０でモールドし、表示装置要素１００側は透明樹脂２１でモールドする。これを平板状に成形すれば、平面ＬＥＤ表示装置が得られる。ここで、ＬＥＤ表示装置の総厚は、５ｍｍ以下であることが好ましく、より好ましくは２ｍｍ以下であり、さらに好ましくは１ｍｍ以下である。
【００４０】
以下、本発明の表示装置要素およびこれを用いたＬＥＤ表示装置の製造方法の一例について述べる。但し、本発明の表示装置要素およびＬＥＤ表示装置は、前述した構成を実現できる限りどのような方法で製造してもよく、以下の方法で製造されるものに限定されない。なお、以下では、図１に示す構造を有し、長尺体が石英ガラス長繊維であり、ＬＥＤ素子が有機ＥＬ素子である表示装置要素の製造、および該表示装置要素を用いたＬＥＤ表示装置の製造を例に説明する。
図９は、本発明の表示装置要素およびこれを用いたＬＥＤ表示装置を製造する際の基本手順を示したフロー図である。図９において、左側のフローは、表示装置要素の製造工程を示しており、右側のフローは表示装置要素を用いたＬＥＤ表示装置の組立て工程を示している。
【００４１】
本発明の表示装置要素の製造工程は、長尺体である石英ガラス長繊維上にＬＥＤ素子および画素駆動回路を形成するため、図１０に示すようにロール２２（ａ）に巻かれた石英ガラス長繊維１をロール２２（ｂ）に巻き取って行くロール・ツウ・ロールで実施することが好ましい。すなわち、本発明の表示装置要素は、図１０に示すように、一定速度で走行する石英ガラス長繊維１に対して、２次元平板形状をした基板で行っているプロセス２３を実施することで製造される。
【００４２】
表示装置要素の製造工程の第１段階は、図９に示すように、石英ガラス長繊維上での画素駆動回路の形成である。図１１は、図２に示す画素駆動回路を０．５μｍの設計ルールでレイアウトした一例を示した平面図である。図１１において、トランジスタ素子は、全てｎ−チャネル型のＭＯＳ型ＴＦＴであり、Ｌ／Ｗ＝２／２μｍである。従って回路部分の面積は２８×２４μｍである。これ以外の種々回路方式をとるとしても、Ｓｉ結晶部分の面積は５０μｍ□あれば十分である。図１１中、一点鎖線の部分のＭＯＳ型ＴＦＴの概念図を図１２に示す。これは、ＭＯＳ型ＴＦＴの典型的な構造を断面形状で示している。図１２において、２５はシリコンアイランド（Ｓｉ  Ｉｓｌａｎｄ）（イントリンシック相）を、２６はゲート酸化膜を、２７はゲート電極を、２８はＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）部を、２９はドレイン部またはソース部を、３０は第１層間絶縁膜を、３１（ａ）、（ｂ）、（ｃ）は金属配線を、３２は第２層間絶縁膜を、３３（ａ）、（ｂ）、（ｃ）は金属配線ゲートを、各々表している。
【００４３】
このような構造を有するＭＯＳ型ＴＦＴは、従来のＳＯＩ技術を用いることで、石英ガラス長繊維の外表面上に形成することができる。図１３（ａ）〜（ｉ）は、石英ガラス長繊維の外表面上にＳＯＩ技術を用いてＭＯＳ型トランジスタ素子を形成する手順を示した図である。この手順は、基本的は従来２次元平板形状をした基板で行われているＳＯＩ技術と全く同様であり、膜形成、リソグラフィ、膜処理の３種類のプロセスからなる。本発明では、基板が断面が円形をした長尺体であるという制約はあるが、成膜面積（幅）が高々数１００μｍと微小な領域であることと、「基板」材料が石英ガラス長繊維ということから、従来の平面ガラス基板では用いることのできない種々の成膜方法と高い基板温度を用いることができる。
【００４４】
図１３（ａ）に示すように、第１段階として石英ガラス長繊維の外表面上にシリコン単結晶膜または多結晶膜２４を形成する。図１４は、石英ガラス長繊維の外表面上にシリコン単結晶膜または多結晶膜を形成するのに用いる装置の一例の概念図である。図１４の装置では、側面形状が漏斗状であって、底面に開口部が設けられた石英ルツボ３４をヒータ３５で加熱して、該石英ルツボ３４中でＳｉ融液３６をつくり、ここに石英ガラス長繊維１を通過させることで、石英ガラス長繊維１の外表面上にシリコン単結晶またはシリコン多結晶の薄膜２４が形成される。
【００４５】
石英ガラス長繊維上にシリコン単結晶膜または多結晶膜を作製方法は、他の公知の方法であってもよい。このような方法としては、具体的には例えばＣＶＤ技術を用いた方法、スパッタリング法、分子線エピタキシー（ＭＢＥ）、蒸着、過飽和溶液からの結晶化法、Ｌａｔｅｒａｌ成長のレーザーアニール技術、固相成長法などが挙げられる。
また、シリコン結晶膜は、画素駆動回路ごとに形成すればよく、前述したように画素駆動回路は通常３〜５個のＴＦＴを含むことから１画素当たりで必要なシリコン結晶膜の面積は数１０μｍ□程度である。従って、大型基板で適用に関して問題となる種々のレーザーアニール法、例えば、ＳＬＳ等の方法等も有効に活用できる。さらに、石英ガラス長繊維であるため、基板温度は任意に設定できるので、大型平面基板と比較してシリコン膜の結晶化条件の選択の範囲が広い。
【００４６】
次に、図１３（ｂ）に示すように、画素駆動回路を構成する各トランジスタ素子に対応したＳｉ  Ｉｓｌａｎｄ２５をフォトリソグラフィにより形成する。図１５は、ここで使用するフォトリソグラフィの手順を示すフロー図である。図１５に示した手順中、レジスト塗布（あるいは保護膜等の有機高分子膜の塗布）は、線材に絶縁ワニスを均一に塗布する技術が既に確立しており、これを利用することができる。これは、基本的には図１４に示した方法と類似の方法である。即ち、底面に開口部が設けられた容器にレジストを満たし、ここに石英ガラス長繊維を通過させる。これにより、シリコン単結晶膜または多結晶膜上にレジスト膜が形成される。ここで、レジスト膜の厚みは石英ガラス長繊維の走行速度に応じてレジストの粘度を調節することにより、高精度で制御できる。
【００４７】
レジスト膜の形成後、通常通りプリベーク工程を実施する。本発明では石英ガラス長繊維の外表面上にレジスト膜が形成されるため、プリベーク炉は図１６に示す構成であることが好ましい。図１６のプリベーク炉は、石英ガラス長繊維１が通過するための開口部を有するステンレスパイプからなる主排気室３８の内部を窒素置換し、ヒータ３９により加熱し、主排気室３８の前後に多段の差動排気室３７を設けることで外部からのリークが防止されている。
【００４８】
プリベーク工程に続いて、マスク露光を行う。図１７は、マスク露光に使用するステッパー型露光機の構造を示した概念図である。図１７において、光源４０からの光は、ケーラー照明光学系４１によりマスク４２を照明する。４１の内部には、光源４０からの光がインコヒーレントでない場合、これをインコヒーレント化する構成が設けられている。マスク４２から出た光は、結像レンズ系４３、４４により石英ガラス長繊維の表面４５にマスク像を結像する。図１８は、該ケーラー照明光学系４１の構造を示した概略図である。図１８において、入射光４０は分割レンズ４６によって分割される。ここで光源４０からの光がインコヒーレントの場合は、４７の光学系は必要ではなく、分割レンズ４６で分割された入射光４０は２次光源として直接第２の分割レンズ４８に入射し、コンデンサレンズ４９によりマスク５１面上に均一な照明を実現する。前述の２次光源は、フィールドレンズ５０により結像レンズ４３の入射瞳に結像され、マスク像は石英ガラス長繊維の表面４５に結像される。
【００４９】
一方、光源４０からの光がインコヒーレントでない場合は、光学系４７によりインコヒーレント化される。図１９は、光学系４７におけるインコヒーレント化の原理を示した概略図である。図１９に示すように、分割された各光をその光源のコヒーレンス長より長い光ファイバー（５２（ａ）、（ｂ）・・・（ｎ））に導入される。ここで、各光ファイバー（５２（ａ）、（ｂ）・・・（ｎ））の長さには、全て上記コヒーレンス長だけの差が与えられている。各光ファイバー（５２（ａ）、（ｂ）・・・（ｎ））を出た光は、集光レンズ（５３（ａ）、（ｂ）・・・（ｎ））により集光され、再度分割レンズ４８に入射する。
【００５０】
前述したように、石英ガラス長繊維は一定速度で走行しているので、露光はパルス光源を用い、露光位置に同期して発光させて１ｓｈｏｔ／ｓｉｔｅで露光を行う。この原理を図２０（ａ）に示す。図２０（ａ）に示すように、露光位置の同期は発光の繰り返し周期Ｔで決められる。ここで発光時間はｔである。この方式でのパターン精度は石英ガラス長繊維の走行速度ｖ、パルス光の繰り返し周波数の変動、およびパルス幅で決まる。パルス幅は、発光時間ｔであるので、図２０（ｂ）に示すように、パターンの前後にｖｔだけ勾配を持った照射領域ができる。即ち、本来の走行方向のパターンの正確な照射領域Ｌが長さでＬ−ｔｖとなり、正規の位置からｔｖだけ走行方向にずれる。従ってパルス幅をできるだけ短くすることが肝要である。例えば、後述する実施例のように、石英ガラス長繊維の走行速度が２０ｍ／ｓである場合にパルス幅を１ｎｓ以下に設定すると誤差は２０ｎｍとなる。ただし、詳しくは後述するが、パルス幅が小さくなる程必要な光源の出力が大きくなって実用化が困難になること、および石英ガラス長繊維の走行速度が一定ならば、レジストのガンマ特性との兼ね合いでパターンずれをあらかじめ考慮して、形状およびレイアウトで調整可能であることから、パルス幅を短くすることは必ずしも必要ではない。例えば、現状のレーザー光源等の技術動向を考慮すると、機構と電子回路によって石英ガラス長繊維の走行速度およびジッタをコントロールすることでも対応することができる。即ち、石英ガラス長繊維の走行速度の変動分をΔｖ、パルス光の繰り返し周期Ｔの変動分（ジッタ）をΔＴとすると、ｖΔＴ＋ＴΔｖが走行方向即ち石英ガラス長繊維の長手方向の合わせ誤差となる。後述する実施例の条件において、ジッタΔＴを２．５ｎｓ以下、速度変動率Δｖ／ｖを０．０２５％以下とすることで、合わせ誤差を０．１μｍの範囲に収めることができる。
なお、このような高速で走行する対象に短い光パルスを同期させて照射するためのアライメント、照射等の技術には、ＤＶＤ光ヘッドで使用されている技術を援用することができると考えられる。
【００５１】
光源としては、高圧水銀灯から発生するｉ線とＹＡＧの第３高調波（波長３５５ｎｍ）を用いることができる。必要露光量（ドーズ量）は通常用いられているレジスト材では２００ｍＪ／ｃｍ２  程度である。このエネルギー密度は一般の高分子材料に対して、２０ｎｓパルス幅の２４８ｎｍまたは３０８ｎｍエキシマレーザーでのアブレーション閾値であるので、１桁から２桁感度の高いレジスト材を用いる必要がある。このため、例えばドーズ量５ｍＪ／ｃｍ２  の化学増幅型レジストを用いることが好ましい。例えば後述する実施例の光学系での損失は５０％であるので、パルス光源の場合、１  ｓｈｏｔの出力は１０ｍＪ／ｃｍ２  必要となる。一方、露光時間が１ｎｓの連続波（ＣＷ）の場合、出力ワット数は１０ＭＷ／ｃｍ２  となる。１画素駆動回路の結像面の照射面積としては５０μｍ×１００μｍあれば十分であるが、これに必要なＣＷ光源の実際の出力は５００Ｗとなる。ＣＷ光の場合は、ＥＯモジュレータ等によってパルス化しなければならないが、このような高いパワーに耐えられる材料を見つけ出すことは困難である。パルス光源の場合は０．５μＪ／ｓｈｏｔ、繰り返し周波数３４．７２ｋＨｚが要求される仕様となるが、この仕様に合致しないものであってもレジストのガンマ特性とパターン配置を選択することで必要精度を確保することができる。例えば、後述する実施例で使用する装置（Ｃｏｈｅｒｅｎｔ社製Ｃｏｍｐａｓｓ  ＡＶＩＡ  ３５５−４００）は、レーザーの波長が３５５ｎｍであり、出力は周波数４０ｋＨｚで１０μＪ／ｓｈｏｔであり、パルス幅が１０ｎｓである。したがって、パルス幅は前述した仕様値１ｎｓの１０倍である。これをレジストのガンマ特性とパターン配置で調節するには、例えば以下の手順で行えばよい。即ち、画素駆動回路で最も精度が必要な部分はＬＤＤ構造であるが、該ＬＤＤ構造を要求される精度で形成するには、図２１（ａ）に示すように、石英ガラス長繊維の進行方向が、トランジスタのチャネル長Ｌの方向となるように配置すれば良い。但し、この際に設計チャネル長をＬ＋０．４μｍとしておき、レジスト材のガンマを１０：１とする。更に精度が必要な場合は、図２１（ｂ）に示すように、パルス光に同期をして、１ｎｓのＥＯモジュレーションをかける。
【００５２】
以上は画素駆動回路の高精度を要する部分の露光方式であるが、このような高精度を必要とせず、かつより広い面積にわたってパターンを露光する場合、例えば画素駆動回路内の配線、有機ＥＬ素子の陰極金属電極、パッド等の露光や、石英ガラス長繊維の長手方向に、切れ目のない一直線の単純パターンを露光する場合は、各々異なった露光方式を採用できる。前者の場合は、レイアウトの補正は行うものとして、１０〜１００ｎｓのパルス幅の露光で露光領域を拡大する。後述する実施例で使用するレーザー装置（Ｃｏｈｅｒｅｎｔ社製ＤＰＳＳ  ＡＶＩＡ  ３５５−４５００）は、常用２０ｋＨｚで２００μＪ／ｓｈｏｔの出力であり、パルス幅が４０ｎｓである。この結果、照射面積が２０倍となり、１画素全面にわたって露光を行うことができる。パターン精度は前述したレジスト材で０．５μｍである。後者の単純パターンの場合は、ここで述べた方式に加えて、結像レンズを用いず、プロキシミティ露光も行うことができる。図２２（ａ）、（ｂ）は、プロキシミティ露光の原理図である。図２２（ａ）は、石英ガラス長繊維１の中心に集光する照明系で湾曲したマスクホルダ５４に取り付けられたマスク５１を照明する。図２２（ｂ）は、は平行照明光で円筒型（シリンドリカル）レンズ５５を照明し、該レンズ５５の平面側にマスク５１が置かれている。この場合はパターンに切れ目がないので、ＣＷ光のままで露光してもよい。例えば、高圧水銀灯を用いて、照射面積０．２×１００ｍｍを露光する場合、滞留時間は５ｍｓであるので必要ワット数は２Ｗ／ｃｍ２  で、光源のｉ線出力として０．４Ｗである。
【００５３】
図１５に示すように、マスク露光に続いて現像を行う。本発明では、石英ガラス長繊維を基板として、一定速度で走行させながら現像を行うため、ウェットプロセスで現像を行うことが好ましい。図２３（ａ）は、本発明に用いるウェットプロセスを用いた現像装置の概念図である。図２３（ａ）の現像装置では、現像液で満たされた塩化ビニール製のチューブまたはテフロン（登録商標）製のチューブからなる現像液容器５６中に、石英ガラス長繊維１を通過させる。現像液は、ポンプ５７により循環され、センサを備えた液調整室５８およびヒーター５９により常に一定の液状態を保たれている。このように細い円筒状をした現像液容器中を石英ガラス長繊維が通過する形式であれば、液温、液状態を精密に制御することができる。
現像完了後、石英ガラス長繊維１は、図２３（ｂ）に示す洗浄装置で現像液を除去する。図２３（ｃ）は、洗浄装置内に複数設置された洗浄ノズル６０の概念図である。図２３（ｃ）に示すように、洗浄ノズル６０は、石英ガラス長繊維１の円周方向に沿って多方向に開口６１が設けられており、これらの開口６１から純水等６２を噴出させる構成である。このような洗浄ノズル６０を１段、または多段に設けることで、現像液の完全な除去が図られる。洗浄後同様な装置で乾燥清浄空気または窒素等を吹き付けて乾燥させる。
【００５４】
現像後、図１３（ｂ）に示すように、シリコン単結晶薄膜をＳｉ  Ｉｓｌａｎｄ２５に加工するため、エッチング工程を行う。エッチング工程には、通常はドライエッチングを用いられるが、平板基板に対してプラズマ系を用いてエッチングする場合のエッチング速度は１０ｎｍ／ｓ程度である。エッチング装置を円筒型にし、その中心部に石英ガラス長繊維を配置して、電界を該中心部に集中させることでエッチング速度を１桁近く改良することができるが、ドライエッチングの有効長を２０ｃｍとすると、石英ガラス長繊維の滞在時間は１０ｍｓであり、例えば、後述する実施例のように、厚さ７５ｎｍのシリコン単結晶膜をエッチングするのに要する時間との間には３桁近く時間の差がある。従って、本発明では、イオン打ち込みと各種エッチングの組み合わせることで、エッチング速度の高速化を図ることが好ましい。図２４は、この工程に用いるイオン打ち込み装置の概念図である。図２４のイオン打ち込み装置では、図１６に示す装置と同様に、主真空室６３の前後に多段の作動排気室３７が設けられている。６４（ａ）、（ｂ）はイオンガンであり、シリコン結晶膜のうち、レジストで覆われたＳｉ  Ｉｓｌａｎｄ以外の部分に水素およびＳｉ等を打ち込んで、シリコン結晶膜のアモルファス化と水素化を行う。これを図２３と同様の装置で、Ｓｅｃｃｏエッチング等のウェットプロセスを用いてエッチングして、Ｓｉ  Ｉｓｌａｎｄ部を形成する。ウエットプロセスの場合、現像と同様に細い円筒内のエッチング液中を石英ガラス長繊維が走行する方式であるので、温度、液管理は精密に行なうことができ、高いパターン精度を得ることができる。
【００５５】
但し、ドライプロセスの場合も、成膜の場合と同様に、基板が微小面積であるため、従来のプラズマＣＶＤ以外に、電子、イオンビーム等を用いることができる。例えば、水素化によりＳｉ  Ｉｓｌａｎｄをマスクして、波長３０８ｎｍまたは２４８ｎｍのエキシマレーザーを１ｓｈｏｔ照射してレーザーアブレーションにより、アモルファス化されたシリコン膜を除去してもよい。この場合、光学系は前述の露光光学系と同様な構成であるが、光学部品は石英、蛍石等の材料で構成され、例えば、結像領域が２０ｍｍの長さで、繰り返し周波数が１ｋＨｚのレーザー光源を用いる。レジスト剥離は、図２３と同様のウェットプロセスを用いた剥離装置で行い、続いて図２５に示すような酸素アッシング装置を用いて酸素アッシングを行い、残存レジストを完全に除去する。図２５の装置は、図１６の装置と同様に、主排気室６５の前後に多段の差動排気室３７が設けられている。主排気室６５内に設けられている電極６６に高周波を加えることで、酸素プラズマを発生させる。これらレジストの剥離、酸素アッシングにおいても、細い円筒内を走行する形式であるので、プロセス管理が容易で、不良が大幅に低減できる。
【００５６】
続いて、図１３（ｃ）に示すように、Ｓｉ  Ｉｓｌａｎｄ２５を覆うように、ゲート酸化膜２６を形成する。ゲート酸化膜２６の形成は、スチーム酸化により行う。ＴＦＴの性能はシリコン薄膜の結晶性と共にこの上に形成されるゲート酸化膜に大きく依存する。本発明では石英ガラス長繊維を基板とするため、熱酸化によるゲート酸化膜の形成が可能である。もちろん、これ以外の成膜方法を用いてもよいが、その場合においても高温でのアニールが可能であるという利点を有している。おまけに、これら熱工程において、径が１０００μｍ以下と非常に細い基板であるため、１０００℃以上の高温領域で、高精度の温度制御を行うことができる。従って、高品質の膜がばらつきなく実現でき、高性能のＴＦＴを均一に形成することができる。
次に、Ｖｔｈ制御のため、Ｓｉ  Ｉｓｌａｎｄ２５にボロン（Ｂ）を、チャネルドープして、アニールする。図２６は、スチーム酸化およびアニールに用いる高温アニール炉の概念図である。図２６の高温アニール炉は、本質的には図１６と同様であるが、加熱部分はヒータ線であるカンタルのチューブ６７の中心に石英管６８が配置され、この中心を石英ガラス長繊維１が走行する構成である。安定電源６９と機械構造の対称性から高温での高精度、均一、安定な加熱が実現される。
【００５７】
続いて、図１３（ｄ）に示すように、ゲート電極２７を形成する。ゲート電極２７は、イオンクラスタビーム、金属溶射、有機金属光反応等を用いてＷ−Ｔｉを成膜し、パターンニングには前述したＳｉ  Ｉｓｌａｎｄの形成と同様に、５：１微小投影による高精度露光を用いる。エッチングは、ウェットプロセスを用いることが好ましい。なお、電極パターンで精度が必要なのはゲート電極２７のみで、その他の金属配線等３１、３３は、図２７に示すように、あらかじめ電極パターンに対応したレジストネガパターン７０を形成しておき、リフトオフで電極パターンを形成すればよい。この成膜方法は、局所的にコントロールすることが可能なので、リフトオフパターン近辺のみに７１で示すように成膜することができ、従来のリフトオフ法よりも精度を上げることができる。
【００５８】
続いて、図１３（ｅ）に示すように、リン（Ｐ）イオンの打ち込みにより、ＬＤＤ部２８と、ドレイン部およびソース部２９を形成する。ここで不純物の導入方法には、イオン打ち込みとレーザードーピングがある。後者は、半導体のデザインルールの微小化に伴い、ｓｈａｌｌｏｗ  ｊｕｎｃｔｉｏｎの要請から検討されているが、画素駆動回路では、０．３〜０．５μｍルールで十分であるため、プロセスの高速性からイオン打ち込みを用いることが好ましい。図２８は、Ｐイオンの打ち込みによりＬＤＤ部２８、ドレイン部およびソース部２９を形成する方法を示した図である。図２８（ａ）は、ｎ−領域、即ちＬＤＤ部２８への不純物の打ち込みのため、低濃度（例えば、１Ｅ１４ａｔｍ／ｃｍ２  ）での不純物ドーズ７２を行い、一方、図２８（ｂ）では、ＬＤＤ部２８の幅（例えば１μｍ）に応じたレジストパターン７０を作製し、ソース部およびドレイン部２９用に、高濃度（例えば、２Ｅ１５／ｃｍ２  ）で不純物ドーズ７３を行う。イオン打ち込み装置は、図２４の装置と同様である。本発明では、イオン打ち込みは、画素駆動回路の微小面積に対して行うため、ビーム径が数１０μｍの小型、高精度のイオンビームを固定して照射すればよく、スキャン機構は必要ない。また、石英ガラス長繊維は走行しているので、イオンビームによる加熱も少なく、かつ細い領域なので冷却も非常に簡単である。さらに、デバイスに対してビームの角度は自由に変えることができ、いろいろな形態の添加物導入が可能である。
【００５９】
イオン打ち込み後、打ち込まれた不純物の活性化のためアニールを行うことが必要である。熱アニールの場合、高温を採用することでアニール時間をある程度短縮することができるが、ゲート電極２７形成後のＬＤＤ部２８、ソース部およびドレイン部２９の活性化には、ゲート電極２７の熱歪の点から１０００℃以上の高温は使用できない。従って、エキシマレーザーによるレーザーアニールを使用することが好ましい。この方式は前述の露光方法と同様に、５：１の縮小投影を用いる。但し、マスク照射光のエネルギー密度が低いので、Ｃｒマスクを用いたのでよく、活性化させたい部分にのみ露光する。本発明では、加熱部分が微小であるため、高精度の温度制御が可能であり、不純物を精度良く分布させることが可能である。
【００６０】
続いて、図１３（ｆ）に示すように、第１層間絶縁膜３０としてＳｉＯ２  膜を形成する。良好な界面と次に述べる厚膜化の過程で下地を保護するため、８００ｎｍ厚の第１層間絶縁膜３０を形成する場合には、レーザーＣＶＤにより１００ｎｍ厚の緻密な膜をまず形成する。図２９は、この工程に用いるレーザーＣＶＤ装置の概念図である。図２９の装置は、図１６の装置と同様に、主真空室７４の前後に多段の差動排気室３７が設けられている。主真空室７４には、ＣＶＤ用ガス導入口７５（ａ）からシランガスおよび酸素が導入される。これらのガスは、主真空室排気口７５（ｂ）から排出される。そして、レーザー光７６として、ＣＷのＹＡＧ５３２ｎｍ高調波を主排気室内７４の石英ガラス長繊維１の全長にわたって全面照射することで、ＳｉＯ２  膜が成膜される。このようにして形成されたＳｉＯ２  膜を厚膜化することで、所望の膜厚を得る。図３０は、厚膜化に使用する装置の概念図である。図３０の装置では、底面に開口部が設けられた容器７７中に液状をしたＳｉ有機酸化物化合体７８が入っており、この中に石英ガラス長繊維１を通し、ヒータ７９による加熱または紫外光照射により、７００ｎｍ厚分だけのＳｉＯ２  ８０を積層させる。
【００６１】
続いて、第１層間絶縁膜３０にゲート電極２７、ドレイン部およびソース部２９に対するスルーホールを開けて、図１３（ｇ）に示すように、金属電極３１（ａ）、（ｂ）、（ｃ）を配線する。スルーホールの形成は、前述したＳｉ  Ｉｓｌａｎｄの形成と同様に、フォトリソグラフィ工程により行う。すなわち、スルーホール位置にスルーホールの大きさに相当するレジスト穴パターンを形成して、ＢＨＦ（Ｂｕｆｆｅｒｅｄ  ＨＦ＋ＮＨ４  Ｆ）等のエッチング液によるウェットエッチングを行う。この場合、速度を速めるために液温を上げ、下地のＳｉがダメージを受けないように、薄膜を残してエッチングを管理する。その後、図２５と同様のドライエッチング装置を用いて、作業ガスとしてＣＦ４  を使用して薄膜の除去と残さ処理を行う。配線用金属には、Ａｌを用い、成膜はゲート電極と同様にイオンクラスタビーム、金属溶射、または有機金属の光または熱反応等を利用する。金属配線のフォトリソグラフィー工程では前述した手順で行い、エッチングはウェットプロセスを用いて実施する。
【００６２】
続いて、図１３（ｈ）に示すように、この金属配線３１上に第２層間絶縁膜３２を前述と同様の手順で形成する。そして、図１３（ｉ）に示すように、ゲート線、信号線５、ＶＤＤ線４に接続するためのスルーホールを形成し、該スルーホールを通過する金属配線３３（ａ）、（ｂ）、（ｃ）を形成する。続いて、図１に示すように、第２層間絶縁膜３上に、ＶＤＤ線４、信号線５およびゲート線接続用のパッド６を、各々第１、第２象限およびＹ軸上近辺にＡｌ膜で形成する。Ａｌ膜の膜厚は１μｍである。成膜に際して場合によっては下地との接着性を増すために１０ｎｍ厚程度のＴｉ膜を形成する。成膜方法は前述の方法のいずれかである。なお、ＶＤＤ線４および信号線５の配線パターンは単純な線であるため、前述したフォトリソグラフィーを用いた方法または、リフトオフを用いた方法であっても、選択上の優劣はない。続いて、石英ガラス長繊維１の全周にわたってＳｉＯ２  のパッシベーション膜７を形成する。
【００６３】
続いて、パッシベーション膜７の第１と第４象限の境界近傍に、第３、第４象限内に形成された有機ＥＬ素子１２０の陰極用金属電極８と、画素駆動回路２とを接続するスルーホール１５（ｇ）を形成する。有機ＥＬ素子１２０の陰極用金属電極８は、重量比９：１のＭｇＡｇ膜またはＡｌ−Ｌｉ合金を蒸着して形成する。この金属電極８は、各画素単位で独立にリフトオフにより形成する。
【００６４】
これらのプロセス完了後、完全に水分を除去し、乾燥雰囲気内で高分子型有機ＥＬ膜を前述したレジスト塗布と同様の方法で塗布する。高分子型有機ＥＬ材料としては、例えば、正孔輸送ポリマとして、ＰＶＣｚ（ｐｏｌｙ（ｎ−ｖｉｎｙｌｃａｌｂａｚｏｌ））を使用し、該ポリマ中に電子輸送用分子として、ＢＮＤ（２，５−ｂｉｓ（１，２−ｎａｐｈｔｙｌ）−１，３，４−ｏｘａｚｏｌｅ）を、ＲＧＢの画素に対応する蛍光発生用色素として、Ｎｉｌｅ  ｒｅｄ（赤色）、ｃｏｕｍａｒｉｎ５４０（緑色）、ＴＰＢ１，１，４，４−ｔｅｔｒａｐｈｅｎｙｌ−１，３−ｂｕｔａｄｉｅｎｅ（青色）を各々ドープしたものを用いることができる。ＰＶＣｚ、ＢＮＤ、色素の成分比は、例えば１６０：４０：１である。これを１，２−ｄｉｃｈｌｏｒｏｅｔｈａｎｅとＩＰＡ（ｉｓｏｐｒｏｐｙｌ  ａｌｃｈｏｌ）の混合溶剤に溶かした溶液として塗布する。塗布後、溶剤を完全に除去した後、第１、第２象限に塗布された有機ＥＬ膜を除去する。図３１は、この工程に使用する装置の概念図である。図３１の装置は、図１６の装置と同様に、主排気室８１の前後に多段の差動排気室３７が設けられている。主排気室８１中を通過する石英ガラス長繊維１に対して、レーザー光８２を照射して、光アブレーションにより有機ＥＬ膜を除去する。この時、発生するデブリスをデブリス吸引口８３より吸引除去する。
【００６５】
続いて、陽極透明電極用の錫ドープ酸化インジウム（ＩＴＯ）膜１０を第３、第４象限を主体にマスク蒸着により形成し、ＩＴＯ膜の抵抗値を下げるため、第１または第２象限内で、ＩＴＯ膜と接触するように、金属膜をマスクを介して成膜する。次に、石英ガラス長繊維１の全周にわたって、ＳｉＮ膜１２、耐熱透明樹脂膜１３の順番でパッシベーションする。陰極金属電極上への有機ＥＬ膜塗布からＳｉＮ膜の成膜までは、一定速度で走行する石英ガラス長繊維に対する一貫ラインとして行うことが好ましい。図３２は、第２層間絶縁膜以降の表示装置要素１００におけるスルーホールの平面位置および配線用パッドの位置を示した平面図である。各パッドは上記耐熱透明樹脂膜上（ファイバー最外層）に設けられている。
【００６６】
図３３（ａ）〜（ｃ）は、前述した表示装置要素を用いて、２次元平面形状をしたＬＥＤ表示装置を製造する手順を示した図である。図３３（ａ）〜（ｃ）では、ＬＥＤ表示装置を横方向に９０度回転させた状態で示されている。すなわち、図３３（ａ）〜（ｃ）では、図面の横方向がＬＥＤ表示装置の表示面の垂直方向に相当する。図３３（ａ）は、ＬＥＤ表示装置を製造する際に、表示装置要素１００を並行に配列させて、ＬＥＤ表示装置の表示面を形成する手順を示している。図３３（ａ）において、表示装置要素１００は、図面横方向に配向するように枠８４に固定される。図面縦方向に延びる枠８４の２辺には、ＲＧＢの水平画素ピッチに対応する間隔で図面横方向に延びる溝が切られている。前述した手順で製造され、ロールに巻き取られた表示装置要素１００は、対応する画素の溝にはめ込まれ、枠の長さに合わせて切断して固定される。ここで、パッド部１４（ａ）等が所望の位置、例えばゲート線用パッド１４（ａ）が、図３３（ｃ）において、ゲート線１６と接するように、図面裏側になるように配置し、特に隣り合った２本の表示装置要素１００の対応するパッドの相対距離が、所望の間隔、具体的には例えば１μｍ以内、に収まるように調整しながら固定する。
【００６７】
図３３（ｂ）は、ＬＥＤ表示装置を製造する際に、ゲート線用銅線１６を並行に配列させて固定する手順を示している。図３３（ｂ）において、ゲート線用銅線１６は、図面縦方向に配向した状態で枠８５に固定される。図面横方向に延びる枠８５の２辺には、画素垂直ピッチに対応する間隔で、図面縦方向に延びる溝が切られている。ゲート線用銅線１６は、対応する溝にをはめ込まれ、枠８５の長さに合わせて切断して、固定される。このようにして、表示装置要素１００およびゲート線用銅線１６は、ＬＥＤ表示装置の表示面において互いに垂直方向に配列する。
【００６８】
前述した手順で枠８４に固定された表示装置要素１００の信号線用パッド（駆動ＩＣ用）、共通電極線用パッド、ＶＤＤ線用パッドおよびゲート線用パッドにインクジェット等の手段により、低融点金属のバンプを形成する。ここでゲート線用パッドについては、全ての画素に対応させてバンプを形成することが必要であるが、信号線用、共通電極線用およびＶＤＤ線用のパッドについては、表示装置要素１００上に複数形成されたパッドのうち、少なくとも１つのパッドにバンプを形成すればよい。但し、バンプを形成するパッドの位置は、並行に配列させた表示装置要素１００同士で、その長手方向における位置が同じであることが必要である。
枠８５に固定されるゲート線用銅線１６においても、同様にゲート線駆動用ＩＣチップと接続する部分と、前述した表示装置要素１００のバンプが形成されるゲート用パッドに対応する部分に低融点金属のバンプを形成する。但し、枠８５に固定されたゲート線用銅線１６全体に低融点金属を成膜してもよい。
【００６９】
図３３（ｃ）に示すように、表示装置要素１００用の枠８４は、ゲート線用銅線１６用の枠８５の内部に収まる構成となっている。表示装置要素１００とゲート線用銅線１６を直交させて、相互の位置を調整しつつ、両枠８５、８５の位置を固定する。この状態でマイクロウェルダーを用いて、表示装置要素１００とゲート線用銅線１６の接点をレーザー溶接する。図３４（ａ）は、マイクロウェルダーの構成の１例を示した概念図である。図３４（ａ）に示すように、前述により前述より互いに固定された枠８４、８５は、枠８５の内側に表示装置要素固定板８８をはめ込んでレーザー溶接ヘッド８６の下方の所望の位置に設置される。レーザー溶接ヘッド８６は、図面を貫通する方向に延びるＸ−ステージ８９に取り付けられており、該Ｘステージ８９は、図面横方向に延びるＹ−ステージ９０に取り付けられている。Ｘ−ステージ８９は、溶接ヘッド８６が図面を貫通する方向に移動する際のガイドレールとして作用し、Ｙ−ステージ９０は、Ｘ−ステージ８９が図面の横方向に移動する際のガイドレールとして作用する。溶接ヘッド８９およびＸ−ステージ８９は、リニアモーター駆動により、各々該当する方向に高速で移動することができる。図３４（ｂ）は、図３４（ａ）に示すマイクロウェルダー、より具体的には、マイクロウェルダーの溶接ヘッド８６と、被溶接対象、すなわち表示装置要素１００およびゲート線用銅線１６との位置関係を示した図であり、図３４（ａ）を横方向から見ている。図３４（ｂ）に示すように、レーザー溶接ヘッド８６に取りつけられたゲート線用押さえローラ８７と表示装置要素固定板８８により、ゲート線用銅線１６と表示装置要素１００は互いに接触した状態に保持されている。この状態で、溶接ヘッド８６からレーザービームを照射して、ゲート線用銅線１６と表示装置要素１００の接点を溶接する。
【００７０】
図３４（ａ）を再度参照すると、ゲート用銅線１６は、図面を貫通する方向に延びている。レーザー溶接ヘッド８６は、Ｘ−ステージ８９により、ゲート用銅線１６の長手方向に沿って一定速度で走行し、ゲートパッド位置に同期してパルス光を出射する。そして、１つのゲート線用銅線１６での溶接が終了すると、Ｙ−ステージ９０により、画素垂直ピッチ分図面の横方向に移動して同様な操作を行う。ゲート線用銅線１６は通常の銅線であってよく、図示した例では、線径は１００μｍφであり、銅線１６間の空隙は４７６μｍである。
図３５は、マイクロウェルダーの溶接ヘッドの原理的構造を示している。図３５において、台形プリズムで示す部分９３は、表示装置要素１００およびゲート線用銅線１６上に形成されたバンプ９１にレーザー光を導入するマイクロオプティックス光学系である。レーザー光にはＹＡＧレーザー基本波を用い、これをバンプ９１の厚みに応じたサイズ、例えば１０μｍφ以下、にレンズ９２により集光してバンプ９１を融解して、表示装置要素１００とゲート線用銅線１６の接点を溶接する。
レーザー光を１０μｍφ以下に集光するためには、元のレーザー光源の出力がＴＥＭ００モードでなければならず、且つ集光に至るまでこのモードが維持されていることが必要である。
【００７１】
図３６（ａ）は、図３４のマイクロウェルダーにおける光学系の一例を示した図であり、図３６（ｂ）は、図３６（ａ）を上から見た平面図である。図３６では、導光系として通常用いられているファイバーを使用せず、できるだけ単純な２枚レンズのビームエクスパンダ９５によりパルスレーザー光源９４から出たビーム径を２ｍの距離にわたって一定化する。これをＸ−ステージ８９上の全反射ミラー９６、９７により光学ヘッド８６に導入する。前述したように、光学ヘッド８６はリニアモータ駆動により一定速度で走行し、接点位置に同期してレーザー光源９４からパルスレーザービームが放射される。
【００７２】
以上の組み立てが終了した後、プローバーを用いて点灯検査を行い、特に、前述した接続の検査を行う。接続が完全であることを確認して次に信号線駆動用のＩＣチップとゲート線駆動用のＩＣチップの実装を行う。駆動用ＩＣチップは高々数１００回路分を含むのみであるので、ＩＣ間の接続、また外部コントロール回路との接続が必要である。このため、図７に示すように表示装置要素１００の信号線用パッド１４（ａ）およびゲート線１６の端子部に、多層配線からなるフレキシブルかつリジッドな回路基板１８（ａ）、（ｂ）を取り付ける。回路基板１８（ａ）、（ｂ）の取り付けは、前述したようなレーザー溶接を用いて行う。回路基板１８（ａ）、（ｂ）上には、それぞれ信号線駆動用およびゲート線駆動用のＩＣチップ１９（ａ）、（ｂ）を接続する。回路基板１８（ａ）、（ｂ）とＩＣチップ１９（ａ）、（ｂ）の接続端子は、それぞれ基板およびＩＣチップの下面側の端部付近の、レーザー溶接ヘッドがアクセス可能な位置に設置される。必要回路を実装し、検査が終了した後、図８に示すように、ＬＥＤ表示装置の表示面に対して反対側の面、すなわちゲート線１６が設けられた側の面に絶縁性の黒色塗料を含む樹脂をモールドし、次いで表示面側、すなわち表示装置要素１００が形成された側の面に透明樹脂をモールドし、平板状に整形することで平面表示装置が得られる。
【００７３】
前述した製造方法では、Ｓｉ融液からの引っ張りで石英ガラス長繊維上にシリコン単結晶薄膜を形成したが、液状のシラン化合物、例えばｔｒｉ−ｓｉｌａｎｅ、ｔｅｔｒａ−ｓｉｌａｎｅ等を用いて、図３０に示した方法と同様の手順でａ−Ｓｉ膜を形成し、これをレーザーアニールによって単結晶化してもよい。例えば、後述する実施例のように膜厚は７５ｎｍのシリコン単結晶膜を形成するには、石英ガラス長繊維上にａ−Ｓｉ膜を形成して、波長０．５３μｍのＣＷ  ＹＡＧ第２高調波をＥＯモジュレータにより２．５μｓのパルス幅で、周波数３５ｋＨｚでモジュレートして、該ａ−Ｓｉ膜に照射することでシリコン単結晶膜を得ることができる。
【００７４】
【実施例】
（実施例１）
本実施例では、前述した方法に従って、アスペクト比１６：９、対角５０インチのＨＤ−ＴＶ用のアクティブマトリクス型有機ＥＬ表示装置（画面サイズ：１１０６×６２２ｍｍ）を製造する。精細度はフルスペックで１０８０×１９２０、画素サイズは０．５７６ｍｍ×０．５７６ｍｍ、ＲＧＢ各色のピッチは０．１９２ｍｍである。長尺体には、１６０μφの石英ガラス長繊維を用いる。これを図１０に示すように、ロール・ツウ・ロールで一定速度で走行させながら、有機ＥＬ表示装置要素を製造する。石英ガラス長繊維は、１色当たり約１２００ｍのロールを準備する。現行の大型２次元平面状のガラス基板のスループット時間は６０秒であり、本実施例はこれをスループットの目標時間に設定し、石英ガラス長繊維の走行速度を約２０ｍ／ｓとする。これは、現状の光ファイバー製作速度と同程度である。石英ガラス長繊維の巻き取りには、直径５０ｃｍφのロールを用い、１５回転／ｓすなわち９００ｒｐｍで回転させる。
【００７５】
本実施例では、まず図９の左側のフローに従って、図１に示す構造の表示装置要素を製造する。製造工程の第１段階は、石英ガラス長繊維の外表面上への画素駆動回路の形成である。本実施例では、画素ごとに図１１に示すレイアウトの画素駆動回路を０．５μｍの設計ルールで形成する。図１１において、トランジスタ素子は全てｎ−チャネルであり、Ｌ／Ｗ＝２／２μｍ  である。従って、回路部分の面積は２８×２４μｍである。後に述べるように本実施例では、結像レンズとしてＮ．Ａ．  ０．５のレンズを用いており、この場合の焦点深度は１μｍである。本実施例では、石英ガラス長繊維上への画素駆動回路のレイアウトを、石英ガラス長繊維の長手方向に対して直角方向のパターン長さを２４μｍ以下に抑えた。これにより、２４μｍ端部と中央との深度差は０．９μｍとなり、平面対応の結像レンズを用いることができる。
【００７６】
図１１に示す画素駆動回路のトランジスタ素子は、図１２に示す構造のＭＯＳ型ＴＦＴであり、図１３に示す手順で石英ガラス長繊維上に形成したシリコン単結晶膜からＳＯＩ技術を用いて製造する。
画素駆動回路の形成において、石英ガラス長繊維上へのシリコン単結晶膜の形成は、図１４に示す装置で実施する。石英ガラス長繊維１は、Ｓｉ融液３６が入ったるつぼ３４中を速度２０ｍ／ｓで走行させる。適当な温度勾配を設定することで、石英ガラス長繊維１の外表面上に厚さ７５ｎｍのシリコン単結晶薄膜２４が形成される。
【００７７】
続いて、図１５に示す手順で、シリコン単結晶薄膜からフォトリソグラフィーによりＳｉ  Ｉｓｌａｎｄを形成する。ここで、レジスト塗布には図１４に類似した装置を使用し、レジスト材にはドーズ量５ｍＪ／ｃｍ２  の化学増幅型レジストを使用する。マスク露光には図１７に示す露光機（Ｃｏｈｅｒｅｎｔ社製Ｃｏｍｐａｓｓ  ＡＶＩＡ  ３５５−４００）を用いて、ＹＡＧの第３高調波（波長３５５ｎｍ、インコヒーラント光）を出力１０μＪ／ｓｈｏｔ（周波数４０ｋＨｚ）で、パルス幅が１０ｎｓで照射する。この露光機は、Ｎ．Ａ．  ０．５の結像レンズを用いている。この露光機の最大露光領域は２ｍｍ□で、５：１の縮小投影露光である。１画素のピッチは前述した通り０．５７６ｍｍであるので、実際のマスク投射は１〜３画素分である。石英ガラス長繊維の走行速度は２０ｍ／ｓであり、１画素幅の滞留時間は２８．８μｓとなるため、照射光パルスの繰り返し周波数は３４．７２ｋＨｚとする。なお、露光の際、図２１（ａ）に示すように、石英ガラス長繊維の進行方向がトランジスタのチャンネル長Ｌの方向になるように配置し、設計チャンネル長をＬ＋０．４μｍとし、レジスト材のガンマを１０：１とする。また、石英ガラス長繊維の走行速度ｖに対する該速度の変動分Δｖの割合（速度変動率）Δｖ／ｖを０．０２５％以下とし、パルス光の繰り返し周期Ｔの変動分（ジッタ）ΔＴを２．５ｎｓ以下とすることで合わせ誤差（ｖΔＴ＋ＴΔｖ）を０．１μｍの範囲に収める。
【００７８】
続いて、図２３に示す現像装置でウェットプロセスを用いて現像を実施する。図２３において、現像液容器５６は、内径１０ｍｍφ、実行長２ｍの塩化ビニールチューブを用いた。その後、図２４に示すイオン打ち込み装置を用いて、レジストで覆われたＳｉ  Ｉｓｌａｎｄを除いたシリコン多結晶膜をアモルファス化および水素化し、ＳｅｃｃｏエッチングによりＳｉ  Ｉｓｌａｎｄを形成する。
【００７９】
次に、スチーム酸化によりＳｉ  Ｉｓｌａｎｄを覆うようにゲート酸化膜を形成した。１２００℃での酸化速度は約２ｎｍ／ｓであるが、酸化温度を１４００℃とし、図２６に示すプロセス有効長５０ｃｍの酸化炉を用いることで、２５ｍｓの滞留時間で厚さ５０ｎｍのゲート酸化膜を形成することができる。
続いて、Ｓｉ  Ｉｓｌａｎｄにボロンを、１Ｅ＋１３ａｔｍ／ｃｍ２  でチャネルドープして、図２６に示す高温アニール炉でアニールする。アニール炉は、内径が５ｍｍφで実効長が１ｍであり、アニール温度１２００℃、５０ｍｓの滞留時間で十分である。
【００８０】
次に、イオンクラスタビームを用いてＷ−Ｔｉを成膜し、Ｓｉ  Ｉｓｌａｎｄの形成と同様にフォトリソグラフィーを用いて図１３（ｄ）に示すように、ゲート電極を形成する。但し、ゲート電極の形成では、Ｓｉ  Ｉｓｌａｎｄの形成のように高精度で実施する必要はないため、Ｃｏｈｅｒｅｎｔ社製ＤＰＳＳ  ＡＶＩＡ  ３５５−４５００（出力２００μＪ／ｓｈｏｔ（常用２０ｋＨｚ）を用いてパルス幅４０ｎｓで照射する。この結果、照射面積が２０倍となり、１画素前面にわたって照射を行うことができる。
【００８１】
続いて、図１３（ｅ）に示すように、リン（Ｐ）イオンの打ち込みにより、ＬＤＤ部２８と、ドレイン部およびソース部２９を形成する。ＬＤＤ部２８の形成は、図２８（ａ）に示すように、Ｐイオンを１Ｅ１４ａｔｍ／ｃｍ２  ドーズ７２して行い、ドレイン部およびソース部２９の形成は、図２８（ｂ）に示すように、ＬＤＤ部２８の幅（例えば１μｍ）に応じたレジストパターン７０を形成した後、２Ｅ１５／ｃｍ２  Ｐイオンをドーズ７３して行う。ここで、前述の露光方法と同様に、５：１の縮小投影を用いる。
【００８２】
続いて、図１３（ｆ）に示すように、第１層間絶縁膜３０として８００ｎｍ厚のＳｉＯ２  膜を形成する。ここでまず、図２９に示すレーザーＣＶＤ装置を用いて、ＣＶＤ用ガス導入口７５（ａ）からシランガスおよび酸素を導入しながら、ＣＷのＹＡＧ５３２ｎｍ高調波７６を主排気室内７４の石英ガラス長繊維１の全長にわたって照射して１００ｎｍ厚のＳｉＯ２  膜が成膜する。そして、図３０に示す装置を用いて７００ｎｍ厚分だけのＳｉＯ２  ８０を積層させる。
【００８３】
次に第１層間絶縁膜３０にゲート電極２７、ドレイン部およびソース部２９に対するスルーホール（２μｍ□）を開けて、図１３（ｇ）に示すように、金属電極３１（ａ）、（ｂ）、（ｃ）を配線する。スルーホールの形成は、前述したＳｉ  Ｉｓｌａｎｄの形成と同様に、フォトリソグラフィ工程により行う。すなわち、スルーホール位置に２μｍ□のレジスト穴パターンを形成して、１００℃に加熱し、循環させたＢＨＦエッチング液を用いてウェットエッチングを行い、１０ｎｍの薄膜を残してＳｉＯ２  を除去する。その後、図２５と同様のドライエッチング装置を用いて、作業ガスとしてＣＦ４  を使用して薄膜の除去と残さ処理を行う。配線用金属には、Ａｌを用い、成膜はゲート電極と同様にイオンクラスタビームを利用する。金属配線のフォトリソグラフィー工程では前述した手順で行い、エッチングはウェットプロセスを用いて実施する。
【００８４】
続いて、図１３（ｈ）に示すように、この金属配線３１上に第２層間絶縁膜３２を前述と同様の手順で形成する。そして、ゲート線、信号線５、ＶＤＤ線４に接続するためのスルーホールを形成し、図１３（ｉ）に示すように、該スルーホールを通過する金属配線３３（ａ）、（ｂ）、（ｃ）を形成する。続いて、図１に示すように、第２層間絶縁膜３上に、ＶＤＤ線４、信号線５およびゲート線接続用のパッド６を、各々第１、第２象限およびＹ軸上近辺に膜厚１μｍのＡｌ膜で形成する。成膜に際して、下地との接着性を増すため、パッドと下地の間に１０ｎｍ厚のＴｉ膜を形成する。続いて、石英ガラス長繊維１の全周にわたってＳｉＯ２  のパッシベーション膜７を形成する。
続いて、パッシベーション膜７の第１と第４象限の境界近傍に、第３、第４象限内に形成された有機ＥＬ素子１２０の陰極用金属電極８と、画素駆動回路２とを接続するスルーホール１５（ｇ）を形成する。有機ＥＬ素子１２０の陰極用金属電極８は、重量比９：１のＭｇＡｇ膜を蒸着して形成する。
【００８５】
これらのプロセス完了後、完全に水分を除去し、乾燥雰囲気内で高分子型有機ＥＬ膜を前述したレジスト塗布と同様の方法で塗布する。高分子型有機ＥＬ材料としては、正孔輸送ポリマとしてＰＶＣｚを使用し、該ポリマ中に含まれる電子輸送用分子としてＢＮＤを使用し、蛍光発生用色素として、Ｒ（赤色）画素用にＮｉｌｅ  ｒｅｄ、Ｇ（緑色）画素用にｃｏｕｍａｒｉｎ５４０、Ｂ（青色）画素用にＴＰＢ１，１，４，４−ｔｅｔｒａｐｈｅｎｙｌ−１，３−ｂｕｔａｄｉｅｎｅを各々ドープしたものを用いる。ここで、ＰＶＣｚ、ＢＮＤ、色素の成分比は１６０：４０：１とする。これを１，２−ｄｉｃｈｌｏｒｏｅｔｈａｎｅとＩＰＡ（ｉｓｏｐｒｏｐｙｌ  ａｌｃｈｏｌ）の混合溶剤に溶かした溶液として塗布する。塗布後、溶剤を完全に除去した後、図３１に示す装置を用いて第１、２象限に塗布された有機ＥＬ膜を除去する。
続いて、陽極透明電極用の錫ドープ酸化インジウム（ＩＴＯ）膜１０を第３、第４象限を主体にマスク蒸着により形成し、ＩＴＯ膜の抵抗値を下げるため、第１または第２象限内で、ＩＴＯ膜と接触するように、金属膜をマスクを介して成膜する。次に、石英ガラス長繊維１の全周にわたって、ＳｉＮ膜１２、耐熱透明樹脂膜１３の順番でパッシベーションすることで、図１に示す構造の表示装置要素１００が得られる。
【００８６】
次に、図９の右側のフローに従って、ＬＥＤ表示装置を組み立てる。まず、図３３に示すように、表示装置要素１００およびゲート線用銅線１６を枠８４、８５に固定する。ここでゲート線用の銅線１６は、線径１００μｍφの通常の銅線であり、枠８５には銅線１６間の空隙で４７６μｍで固定する。枠８４に固定された表示装置要素１００の信号線用パッド（駆動ＩＣ用）、共通電極線用パッド、ＶＤＤ線用パッドおよびゲート線用パッドにインクジェットにより、低融点金属（Ｓｎ／Ｐｂ系ハンダ）でバンプを形成する。枠８５に固定されるゲート線用銅線１６にも、同様にゲート線駆動用ＩＣチップと接続する部分と、前述した表示装置要素１００のバンプが形成されるゲート用パッドに対応する部分に低融点金属でバンプを形成する。
【００８７】
図３３（ｃ）に示すように、枠８４および８５を固定して、図３４（ａ）に示すように、マイクロウェルダーに設置して、表示装置要素１００のゲート線用パッド上および対応するゲート線用銅線上に形成されたバンプにレーザー光を集光してバンプ９１を融解して、表示装置要素１００とゲート線用銅線１６の接点を溶接させる。実施例のＬＥＤ表示装置は、垂直画素ピッチが５７６μｍであり、発振周波数２０ｋＨｚの光源を使用するため、Ｘ−ゲート方向の移動速度は約１２ｍ／ｓである。ここから、１ゲートラインの走行所要時間は約０．１秒となり、全画面では１０８秒必要になる。しかし、実際には、加速、減速、１画素ピッチ移動等の各動作がそれぞれ０．１秒弱必要であり、約４００秒、即ち１ヘッドでは約７分を要する。但し、これは多ヘッド化することで、短縮することができ、例えば、７台のヘッドを使用することにより、１分以下で１台のＬＥＤ表示装置を製造することができる。多ヘッド化には種々の方法があるが、例えば、複数のＸ−ステージを置き、各ステージ上のミラー９６の反射および透過率を調整することで、同一強度の光が各光学ヘッドに導入されるように設計すればよい。
【００８８】
以上の組み立てが終了した後、プローバーを用いて点灯検査を行い、特に、前述した接続の検査を行う。接続が完全であることを確認して、図７に示すように表示装置要素１００の信号線用パッド１４（ａ）およびゲート線１６の端子部に、回路基板１８（ａ）、（ｂ）を取り付け、回路基板１８（ａ）、（ｂ）上には、それぞれ信号線駆動用およびゲート線駆動用のＩＣチップ１９（ａ）、（ｂ）を接続する。必要回路を実装し、検査が終了した後、図８に示すように、ＬＥＤ表示装置の表示面に対して反対側の面、すなわちゲート線１６が設けられた側の面に絶縁性の黒色塗料を含む樹脂をモールドし、次いで表示面側、すなわち表示装置要素１００が形成された側の面に透明樹脂をモールドして、全体の厚さが１ｍｍ以下になるように平板状に整形することで平面表示装置が得られる。
【００８９】
【発明の効果】
以上説明したように、本発明のアクティブマトリクス型ＬＥＤ表示装置要素は、径が１０００μｍ以下の長尺体の外表面上にアクティブマトリクス方式の画素を構成するＬＥＤ素子と、ｐ−Ｓｉ  ＴＦＴを含んだ画素駆動回路と、が形成されるため、従来の２次元平板形状をした大型の基板での製造における技術面での問題およびコスト面での問題がどちらも解消される。
特に長尺体が石英ガラス長繊維である場合には、従来技術では不可能な高温プロセスを適用でき、Ｓｉの結晶性が大幅に改善され、酸化膜も熱酸化により形成されるので、Ｓｉ  ＬＳＩと同程度の高性能なＴＦＴ特性を実現できる。
さらに、断面が円形の長尺体であるため、その外表面上のＬＥＤ素子が形成されている部分以外に、画素駆動回路とともに、ゲート線や信号線といった、画素への電流および信号を供給するための構成要素を形成することができ、また外部から接続するゲート線および共通電極線は、ワイヤを用いることができるので、２次元平板形状をした基板でも配線抵抗問題が解決され、表示面積、精細度における制約が解消される。
本発明の表示装置要素を用いて製造されるＬＥＤ表示装置は、構成要素である長尺体の径が１０００μｍ以下、好ましくは５００μｍ以下、より好ましくは１５０μｍ以下と細径であるため、厚さ２ｍｍ以下、好ましくは１ｍｍ以下という非常に薄型である。しかも、従来の２次元平板形状の基板で問題となっていた配線抵抗問題が解消されており、長尺体が石英ガラス長繊維である場合には、高温プロセスを用いることで高性能のＴＦＴを実装できることから大型、高精度の表示装置となる。
【図面の簡単な説明】
【図１】本発明の表示装置要素の１構成例の概念図である。
【図２】図１に示す構造の等価回路を示した回路図である。
【図３】（ａ）は図１に示す表示装置要素の平面図であり、（ｂ）は図３（ａ）における平面の位置を説明するための図である。
【図４】（ａ）は図１に示す表示装置要素の平面図であり、（ｂ）は図４（ａ）における平面の位置を説明するための図である。
【図５】本発明の表示装置要素の別の１構成例の概念図である。
【図６】本発明の表示装置要素を用いたＬＥＤ表示装置の表示面の端部付近の部分拡大図である。
【図７】図６を横方向から見た概念図である。
【図８】表示面を樹脂でモールドした後のＬＥＤ表示装置の概念図である。
【図９】本発明のＬＥＤ表示装置の製造手順を示したフロー図である。
【図１０】ロール・ツウ・ロールでの製造工程の概念図である。
【図１１】図２の画素駆動回路のレイアウトの一例を示す図。
【図１２】図１１の一点鎖線で示したトランジスタＭＯＳ型ＴＦＴの概念図である。
【図１３】（ａ）〜（ｉ）は、ＳＯＩ技術を用いてＭＯＳ型ＴＦＴを製造する手順を示した図である。
【図１４】石英ガラス長繊維上にシリコン結晶膜を形成するのに用いる装置の概念図である。
【図１５】フォトリソグラフィの手順を示したフロー図である。
【図１６】レジストのプリベーク炉の概念図である。
【図１７】ステッパー型露光機の構造を示した概念図である。
【図１８】ケーラー照明光学系の構造を示した概念図である。
【図１９】図１８の光学系でのインコヒーラント化の原理を示した概念図である。
【図２０】（ａ）、（ｂ）は、一定速度で走行する長尺体上の露光位置に同期させてレーザー光をパルス発光させる原理を示した図である。
【図２１】（ａ）、（ｂ）は、画素駆動回路のＬＤＤ構造を高精度で形成するための手段を説明する図である。
【図２２】（ａ）、（ｂ）は、プロキシミティ露光の原理を示す図。
【図２３】（ａ）はウェットプロセスを用いた現像装置の概念図であり、（ｂ）は現像液洗浄装置の概念図であり、（ｃ）は（ｂ）の装置の洗浄ノズルの概念図である。
【図２４】イオン打ち込み装置の概念図である。
【図２５】酸素アッシング装置の概念図である。
【図２６】高温アニール炉の概念図である。
【図２７】リフトオフによる電極形成を示した図である。
【図２８】（ａ）はＬＤＤ部への不純物の打ち込み方法を示した図であり、（ｂ）はソース部およびドレイン部への不純物の打ち込み方法を示した図である。
【図２９】レーザーＣＶＤ装置の概念図である。
【図３０】ＳｉＯ２  膜の厚膜化に使用する装置の概念図である。
【図３１】有機ＥＬ膜の除去に使用する装置の概念図である。
【図３２】表示装置要素のスルーホールおよび配線用パッドの位置を示した平面図である。
【図３３】（ａ）〜（ｃ）は本発明のＬＥＤ表示装置の製造手順を示した図である。
【図３４】（ａ）はマイクロウェルダーの概念図であり、（ｂ）は（ａ）の溶接ヘッド付近の拡大図である。
【図３５】図３４のマイクロウェルダーの光学ヘッドの原理的構造を示した図である。
【図３６】（ａ）、（ｂ）は図３４のマイクロウェルダーの光学系の一例を示した概念図である。
【符号の説明】
１：長尺体、石英ガラス長繊維
２：画素駆動回路
３：層間絶縁膜
４：ＶＤＤ線
５：信号線
６：ゲート用中間パッド
７：層間絶縁膜
８：陰極金属電極
８’、８”：ＬＥＤ素子−画素駆動回路間接続用金属電極
９：発光層
１０：陽極透明電極（共通電極）
１１：陽極低抵抗化用金属膜
１２：第１パッシベーション層
１３：第２パッシベーション層
１４（ａ）：ゲート線用パッド
１４（ｂ）：信号線用パッド
１４（ｃ）：ＶＤＤ線用パッド
１４（ｄ）：共通電極用パッド
１５（ａ）：画素駆動回路−ゲート用中間パッド間スルーホール
１５（ｂ）：ゲート用中間パッド−ゲート用パッド間スルーホール
１５（ｃ）：画素駆動回路−信号線間スルーホール
１５（ｄ）：信号線−信号線用パッド間スルーホール
１５（ｅ）：画素駆動回路−ＶＤＤ線間スルーホール
１５（ｆ）：ＶＤＤ線−ＶＤＤ線用パッド間スルーホール
１５（ｇ）、１５（ｇ’）：画素駆動回路−陰極金属電極間スルーホール
１５（ｈ）：陽極透明電極（共通電極）−共通電極用パッド間スルーホール
１６：ゲート線
１７：共通電極線
１８（ａ）：表示装置要素接続用回路基板（ＰＣＢ）
１８（ｂ）：ゲート線接続用回路基板（ＰＣＢ）
１９（ａ）：信号線駆動用ＩＣチップ
１９（ｂ）：ゲート線駆動用ＩＣチップ
２０：ＢＭ用黒色樹脂
２１：透明樹脂
２２（ａ）、（ｂ）：ロール・ツウ・ロール用リール
２３：各種プロセス装置
２４：シリコン単結晶薄膜
２５：Ｓｉ  Ｉｓｌａｎｄ（イントリンシック相）
２６：ゲート酸化膜
２７：ゲート電極
２８：ＬＤＤ部
２９：ドレイン部、ソース部
３０：第１層間絶縁膜
３１（ａ）、（ｂ）、（ｃ）：金属配線
３２：第２層間絶縁膜
３３（ａ）、（ｂ）、（ｃ）：金属配線
３４：るつぼ
３５：ヒータ
３６：Ｓｉ融液
３７：差動排気室
３８：主排気室
３９：ヒータ
４０：露光用光源
４１：ケーラー照明光学系
４２：マスク
４３：結像レンズ系（不可動部）
４４：結像レンズ系（可動部）
４５：結像面
４６：第１分割レンズ
４７：インコヒーレント化光学系
４８：第２分割レンズ
４９：コンデンサレンズ
５０：フィールドレンズ
５１：マスク
５２（ａ）、（ｂ）…（ｎ）：光ファイバー
５３（ａ）、（ｂ）…（ｎ）：集光レンズ
５４：プロキシミティ露光用湾曲マスクホルダ、
５５：プロキシミティ露光用シリンドリカルレンズ
５６：現像液容器
５７：現像液循環ポンプ
５８：液調整室
５９：ヒータ
６０：洗浄ノズル
６１：開口
６２：噴射液または気体
６３：イオン打ち込み用主排気室
６４：イオンガン
６５：プラズマ発生用主排気室
６６：プラズマ発生用電極
６７：ヒータ
６８：石英管
６９：ヒータ電源
７０：レジストパターン
７１：局所成膜
７２：ＬＤＤ領域用低濃度不純物ドーズ
７３：ドレイン部およびソース部用高濃度不純物ドーズ
７４：レーザーＣＶＤ用主排気室
７５（ａ）：ＣＶＤ用ガス導入口
７５（ｂ）：主排気室排気口
７６：ＣＶＤ用レーザー光
７７：容器
７８：Ｓｉ有機酸化物化合体
７９：ヒータ
８０：ＳｉＯ２  膜
８１：有機ＥＬ膜アブレーション除去用主排気室
８２：パルスレーザー光
８３：デブリス吸引口
８４：表示装置要素固定用枠
８５：ゲート線用銅線固定用枠
８６：レーザー溶接ヘッド
８７：ゲート線押さえ用ローラー
８８：表示装置要素固定板
８９：Ｘ−ステージ
９０：Ｙ−ステージ
９１（ａ）：ゲート線接続用低融点金属バンプ
９１（ｂ）：信号線接続用低融点金属バンプ
９１（ｃ）：ＶＤＤ線接続用低融点金属バンプ
９１（ｄ）：共通線接続用低融点金属バンプ
９２：マイクロウェルダー用集光レンズ
９３：レーザー光導入光学系
９４：パルスレーザー光源
９５：Ｘ−ステージ用ミラー
９６：マイクロウェルダー溶接ヘッド導入用ミラー
１００：表示装置要素
１２０：ＬＥＤ素子、有機ＥＬ素子
１３０：接続手段
【図１】
2004258206.tif 000003
【図２】
2004258206.tif 000004
【図３】
2004258206.tif 000005
【図４】
2004258206.tif 000006
【図５】
2004258206.tif 000007
【図６】
2004258206.tif 000008
【図７】
2004258206.tif 000009
【図８】
2004258206.tif 000010
【図９】
2004258206.tif 000011
【図１０】
2004258206.tif 000012
【図１１】
2004258206.tif 000013
【図１２】
2004258206.tif 000014
【図１３】
2004258206.tif 000015
【図１４】
2004258206.tif 000016
【図１５】
2004258206.tif 000017
【図１６】
2004258206.tif 000018
【図１７】
2004258206.tif 000019
【図１８】
2004258206.tif 000020
【図１９】
2004258206.tif 000021
【図２０】
2004258206.tif 000022
【図２１】
2004258206.tif 000023
【図２２】
2004258206.tif 000024
【図２３】
2004258206.tif 000025
【図２４】
2004258206.tif 000026
【図２５】
2004258206.tif 000027
【図２６】
2004258206.tif 000028
【図２７】
2004258206.tif 000029
【図２８】
2004258206.tif 000030
【図２９】
2004258206.tif 000031
【図３０】
2004258206.tif 000032
【図３１】
2004258206.tif 000033
【図３２】
2004258206.tif 000034
【図３３】
2004258206.tif 000035
【図３４】
2004258206.tif 000036
【図３５】
2004258206.tif 000037
【図３６】
2004258206.tif 000038