(57)【要約】【課題】オーバーサンプリング型Ａ／Ｄ変換器においてその精度向上を図る。【解決手段】量子化と標本化を分離してＡ／Ｄ変換器を構成する。このため、Ａ／Ｄ変換器は、積分器１０とジョセフソン接合を用いた量子化器２０とによるΣ−Δ型モジュレータと、高時間分解能標本器４０とを備える。量子化器２０はクロック信号とは関係なく入力が闘値を越えるとパルスを出力する。その結果、Σ−Δ型モジュレータによってアナログ入力がクロック信号と関係なくパルス密度変調波に変調される。このパルス密度変調波は、高時間分解能標本器４０における第１〜第４のＤＦＦ４１〜４４に入力される。第１〜第４のＤＦＦ４４〜４４には、クロック信号の周期よりも短い時間だけ遅延させた第１〜第４のクロック信号がそれぞれ供給されるため、第１〜第４のＤＦＦ４１〜４４によって高い時間精度で標本化が行われる。【選択図】        図２
2004208167.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力信号をパルス密度変調波に変調するΔ型若しくはΣ−Δ型モジュレータと、前記パルス密度変調波をクロック信号を用いて標本化する標本化器と、を含むアナログ／デジタル変換器であって、
前記Δ型若しくはΣ−Δ型モジュレータは、前記クロック信号とは関係なく入力が闘値を越えるとパルスを出力する量子化器を含んで構成されており、
前記標本化器は、前記パルス密度変調波が同時に入力される複数の個別標本化器を有し、これら個別標本化器に供給する前記クロック信号を、個別標本化器間で前記クロック信号の周期より短い時間遅延させたものとしたことを特徴とするアナログ／デジタル変換器。
【請求項２】
アナログ入力信号をパルス密度変調波に変調するΣ−Δ型モジュレータと、クロック信号を用いて前記パルス密度変調波を標本化する標本化器と、を含むアナログ／デジタル変換器であって、
前記Σ−Δ型モジュレータは、前記アナログ入力信号を積分する積分器若しくは共振器と、この積分器若しくは共振器に接続され、前記クロック信号とは関係なく前記積分器若しくは共振器からの入力が闘値を越えるとパルスを出力するジョセフソン接合を用いた量子化器と、を有して構成されていることを特徴とするアナログ／デジタル変換器。
【請求項３】
前記標本化器は、前記パルス密度変調波が同時に入力される複数の個別標本化器を有し、これら個別標本化器に供給する前記クロック信号を、個別標本化器間で前記クロック信号の周期より短い時間遅延させたものとしたことを特徴とする請求項２に記載のアナログ／デジタル変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、オーバーサンプリング型のアナログ／デジタル変換器に関する。
【０００２】
【従来の技術】
アナログ／デジタル（以下、Ａ／Ｄと記す）変換器は、アナログ入力の振幅を量子化する量子化器と時間軸を離散化する標本化器から構成される。従来のＡ／Ｄ変換器は標本化を行うためのクロック信号を量子化器に供給することで、クロックの入った瞬間のアナログ信号を量子化していた。
【０００３】
通常、オーバーサンプリング型のＡＤ変換器では、１ビット量子化器が用いられ、量子化器の出力をフィードバックしてアナログ入力信号からある一定量を増減させるように構成されている。このものでは、１ビット量子化器を用い、高い周波数で標本化することで、アナログ信号はパルス密度変調波として出力される。その変調を行う際、クロック信号は量子化器のパルス出力を保持するために不可欠であるので、量子化と標本化は同時に行われる必要がある。
【０００４】
【発明が解決しようとする課題】
上記したオーバーサンプリング型のＡ／Ｄ変換器では、標本化周波数を如何に上げるかが精度向上の鍵を握っている。しかしながら、このものでは、量子化器の出力をフィードバックしアナログ入力信号からある一定量を増減させる機構が必要であること、量子化器の出力を保持する機構が必要であることから、標本化周波数を上げることが困難であった。
【０００５】
また、オーバーサンプリング型のＡ／Ｄ変換器として、量子化器にジョセフソン接合を用いたものも提案されている。このＡ／Ｄ変換器では、ジョセフソン回路の特性を生かし、フィードバックは出力と同時に自動的に行われる。しかしながら、パルス密度波への変調（量子化）と標本化をひとつのジョセフソン接合で行っていたため、ジョセフソン接合の高速性を十分に発揮する速度まで標本化周波数を上げることができなかった。
【０００６】
本発明は、上記した点に鑑みたもので、オーバーサンプリング型のＡ／Ｄ変換器において、精度を向上させることを第１の目的とする。また、量子化器にジョセフソン接合を用いたオーバーサンプリング型のＡ／Ｄ変換器において、ジョセフソン接合の高速性を十分に発揮できるようにすることを第２の目的とする。
【０００７】
【課題を解決するための手段】
本発明では、上記した目的を達成するため、量子化と標本化を分離して行うように構成している。
【０００８】
具体的には、請求項１に記載の発明では、アナログ入力信号をパルス密度変調波に変調するΔ型若しくはΣ−Δ型モジュレータと、パルス密度変調波をクロック信号を用いて標本化する標本化器と、を含むアナログ／デジタル変換器であって、Δ型若しくはΣ−Δ型モジュレータは、クロック信号とは関係なく入力が闘値を越えるとパルスを出力する量子化器を含んで構成されており、標本化器は、パルス密度変調波が同時に入力される複数の個別標本化器を有し、これら個別標本化器に供給するクロック信号を、個別標本化器間でクロック信号の周期より短い時間遅延させたものとしたことを特徴としている。
【０００９】
この発明によれば、量子化と標本化を分離して行い、標本化を高時間分解能で行うことができるため、オーバーサンプリング型のＡ／Ｄ変換器においてその精度を向上させたものとすることができる。
【００１０】
請求項２に記載の発明では、アナログ入力信号をパルス密度変調波に変調するΣ−Δ型モジュレータと、クロック信号を用いてパルス密度変調波を標本化する標本化器と、を含むアナログ／デジタル変換器であって、Σ−Δ型モジュレータは、アナログ入力信号を積分する積分器若しくは共振器と、この積分器若しくは共振器に接続され、クロック信号とは関係なく積分器若しくは共振器からの入力が闘値を越えるとパルスを出力するジョセフソン接合を用いた量子化器と、を有して構成されていることを特徴としている。
【００１１】
この発明によれば、量子化と標本化を分離して行い、ジョセフソン接合を用いた量子化器においてクロック信号とは関係なく入力が闘値を越えるとパルスを出力するようになっているので、オーバーサンプリング型のＡ／Ｄ変換器において、ジョセフソン接合の高速性を十分に発揮させたものとすることができる。
【００１２】
請求項３に記載の発明では、請求項２に係る発明において、標本化器は、パルス密度変調波が同時に入力される複数の個別標本化器を有し、これら個別標本化器に供給するクロック信号を、個別標本化器間でクロック信号の周期より短い時間遅延させたものとしたことを特徴としている。
【００１３】
この発明によれば、量子化器にジョセフソン接合を用いたオーバーサンプリング型のＡ／Ｄ変換器において、その精度を向上させたものとすることができる。
【００１４】
【発明の実施の形態】
図１に本発明の一実施形態に係るオーバーサンプリング型のＡ／Ｄ変換器の構成を示す。このＡ／Ｄ変換器は、積分器１０と、量子化器２０と、周波数−電圧（電流）変換器３０と、高時間分解能標本化器４０とを備えている。
【００１５】
この構成において、アナログ入力信号は、積分器１０にて積分され、量子化器２０に入力される。量子化器２０は、積分器１０からの入力が闘値を越えるとリターンツゥゼロのパルスを出力する。この量子化器２０の出力は、周波数−電圧（電流）変換器３０にて電圧（若しくは電流）信号に変換され、その変換された信号によりアナログ入力信号を減少させる。このように量子化器２０の出力を入力側に戻すループを形成し、そのループ中に積分器１０を介在させることにより、量子化器２０からは、ノイズシェーピングした（すなわち、フラットに入っているノイズを高周波側にシフトさせた）パルス密度変調波が出力される。
【００１６】
このようにアナログ入力信号をパルス密度変調波に変調する上記した構成によってΣ−Δ型モジュレータが構成される。但し、従来のΣ−Δ型モジュレータでは、量子化器にクロック信号が入力され、そのクロック信号により量子化を行うと同時に標本化を行うようになっていたが、本実施形態でいうΣ−Δ型モジュレータでは、量子化器２０にクロック信号が入力されておらず、量子化器２０は、積分器１０からの入力と闘値との関係により、入力が闘値を越える毎にパルスを出力する。したがって、Σ−Δ型モジュレータからはクロック信号に関係なくパルス密度変調波が出力される。このパルス密度変調波はインパルス形状のパルスの密度でアナログ入力信号を表すもので、情報はインパルスの時間間隔で表現される。この時間間隔を精度良く読み取ることで、Ａ／Ｄ変換器の性能を向上させることができる。
【００１７】
Σ−Δ型モジュレータからは出力されるパルス密度変調波は、高時間分解能標本化器４０により標本化される。この高時間分解能標本化器４０は、後述する具体例で詳細に説明するように、複数の個別標本化器を有して構成され、これら個別標本化器に供給するクロック信号を、個別標本化器間でクロック信号の周期より短い時間遅延させたものとして、実効的に時間分解能を上げたものとしている。そして、この高時間分解能標本化器４０からは、パルス密度変調波の密度に応じたマルチビットのディジタル信号が出力される。なお、通常、高時間分解能標本化器４０の後段にはディジタルフィルタ（ローパスフィルタ）が接続されている。
【００１８】
図２に、量子化器２０にジョセフソン接合を用いたＡ／Ｄ変換器の具体的な構成を示す。この図２に示す構成では、積分器１０が抵抗１１とコイル１２とで構成され、この積分器１０に量子化器２０が接続されている。この量子化器２０は、ジョセフソン接合を用いて構成されており、クロック信号とは関係なく積分器１０からの入力が闘値を越えるとパルスを出力する。ジョセフソン接合を用いた量子化器２０の場合、パルスを出力すると同時に積分器１０からこの量子化器２０に流れる電流が所定量減少する。この電流の減少によってフィードバックがかかることになり、結果的には図１に示すものと同様、量子化器２０の出力が入力側に戻るループが形成されることになる。したがって、この積分器１０と、ジョセフソン接合を用いた量子化器２０とにより、Σ−Δ型モジュレータが構成され、アナログ入力信号がパルス密度変調波に変調される。
【００１９】
このパルス密度変調波は、高時間分解能標本化器４０における複数（図では４つ）の個別標本化器（この実施形態では、Ｄフリップフロップ：以下ＤＦＦと記す）４１、４２、４３、４４にそれぞれ同時に入力される。言い換えれば、パルス密度変調波は、ツリー状に分配されて、同時に第１のＤＦＦ４１、第２のＤＦＦ４２、第３のＤＦＦ４３、第４のＤＦＦ４４に入力される。
【００２０】
第１〜第４のＤＦＦ４４〜４４には、標本化信号である第１〜第４のクロック信号が供給される。第１のＤＦＦ４１は、第１のクロック信号によりサンプリングクロック周期（標本化周期：Ｔ）で標本化を行うが、以降の第２のＤＦＦ４２、第３のＤＦＦ４３、第４のＤＦＦ４４は順次サンプリングクロック周期よりも短い遅延τだけずれた第２のクロック信号、第３のクロック信号、第４のクロック信号により標本化を行う。すなわち、第２のＤＦＦ４２は、第１のＤＦＦ４１よりτだけ遅く、第３のＤＦＦ４３は２τだけ、第４のＤＦＦ４４は３τだけ遅く標本化を行う。この遅延τと標本化器の数Ｎ（この実施形態ではＮ＝４）との関係はＴ＝Ｎτとなる。この場合、それぞれのクロック信号の遅延は、配線遅延などを利用することにより実現することができる。このように標本化のタイミングを、標本化周期よりも細かくすることにより、より高い時間精度でインパルスの時間間隔を調べることが可能となる。
【００２１】
なお、第１〜第４のＤＦＦ４１〜４４は、それぞれ標本化信号間隔内にパルス密度変調波のパルスがある場合は「１」、無い場合は「０」と判定し、それを保持して出力する。このようなＤＦＦとしては、パルスが入力されたときにパルス入力があったことを内部記憶し、クロック信号によりその記憶状態を保持して出力するとともに内部記憶をリセットする構成のもので、例えばジョセフソン接合を用いたＤＦＦにより実現することができる。そして、第１〜第４のＤＦＦ４１〜４４の各出力は、第４のクロック信号のタイミングでバイナリデコーダ４５により加算され、マルチビットのディジタル信号として出力される。すなわち、第４のＤＦＦ４４でのサンプリング間隔一周期間毎に第１〜第４のＤＦＦ４１〜４４のそれぞれの出力の数が計数されて出力される。
【００２２】
図３に、高時間分解能標本化器４０による標本化の様子を示す。図に示すように、第１のクロック信号、第２のクロック信号、第３のクロック信号、第４のクロック信号は、順に遅延τだけずれて周期的に発生している。
【００２３】
ここで、パルス密度変調波における各パルスが図のように発生した場合、パルスａに対しては第４のＤＦＦ４４、第１のＤＦＦ４１、第２のＤＦＦ４２、第３のＤＦＦ４３から「１」が順に出力されるが、バイナリデコーダ４５は第４のクロック信号のタイミングで加算を行って出力するため、そのタイミングで「１」を出力し、次の第４のクロック信号のタイミングで「３」を出力する。また、パルスｂに対しては第１のＤＦＦ４１、第２のＤＦＦ４２、第３のＤＦＦ４３、第４のＤＦＦ４４から「１」が順に出力され、バイナリデコーダ４５は第４のクロック信号のタイミングで加算を行って「４」を出力する。したがって、図に示すような時間間隔でパルスａ、ｂ、ｃ、ｄ、ｅ、ｆが発生した場合には、バイナリデコーダ４５からは「１」、「３」、「４」、「０」、「２」、「２」、「４」、「３」、「２」、「３」のデジタル信号が順に出力される。
【００２４】
この出力されたデジタル信号の数値により、標本化信号間隔（この実施形態では第４のＤＦＦ４４でのサンプリング間隔）内のどの位置でパルスが発生していたかを表すことができる。すなわち、図４に示すように、出力された数値が大きいほど標本化信号間隔の前の方の位置でパルスが発生していることを表す。これに対し、ＤＦＦを１個にした場合（例えば、第１のＤＦＦ４１のみとした場合）では、図４に示すように標本化信号間隔内のどの位置にパルスがあっても「１」と判定される。このため、ＤＦＦを１個にした場合には、丸め込みの誤差が発生し、Ａ／Ｄ変換器のＳＮ比を下げることになるが、この実施形態のように量子化器２０と標本化器４０を分離し、標本化器４０において上記した高時間分解能の標本化を行うようにすれば、高い時間精度が振幅の高い精度として表現されることになる。このことは、時間精度をデジタル出力信号の振幅方向に変換したことに相当する。表現を変えると、従来のΣ−Δ型モジュレータと同じオーバーサンプリング周波数で標本化しているものの、１ビット量子化器（コンパレータ）２０ではなく、マルチビット量子化器２０を用いたものと同等の性能を得ることが可能となる。
【００２５】
なお、上記した実施形態のように、量子化器２０にジョセフソン接合を用いて構成した場合には、クロック信号によらずに高速で量子化を行うことができるため、標本化器を１つのクロック信号により標本化するようにしても、高速化を図ることが可能である。すなわち、ジョセフソン接合を利用した従来のオーバーサンプリング型Ａ／Ｄ変換器では、クロック信号の電流と入力電流が合流して１つの量子化器に加えられていたため、クロック信号の分だけ、印加し得るアナログ入力の大きさが減少し、本来の量子化器がもつダイナミックレンジ（ＤＲ）を引き出しきれないでいた。これに対し、量子化器にクロック信号が供給されない場合には、量子化器の持つ性能限界までＤＲを上げることができる。この場合、クロック信号の周波数をできる限り上げるようにすれば、標本化器を１つのクロック信号により標本化したとしても、丸め込みを低減化することができる。すなわち、高精度化を図ることができる。
【００２６】
また、上記した実施形態では、Σ−Δ型モジュレータを用いてＡ／Ｄ変換器を構成するものを示したが、Δ型モジュレータを用いてＡ／Ｄ変換器を構成してもよい。この場合の構成を図５に示す。このΔ型モジュレータでは、積分器１０が周波数−電圧（電流）変換器３０の後段に位置している。この図５に示すものでも、量子化器２０にはクロック信号が入力されておらず、量子化器２０は、アナログ入力信号と闘値との関係により、アナログ入力信号が闘値を越える毎にパルスを出力するように構成されており、この点で従来のΔ型モジュレータと異なっている。なお、その他の構成は、図１に示す実施形態のものと同じである。
【００２７】
また、上記した実施形態では、Σ−Δ型モジュレータあるいはΔ型モジュレータにおいて積分器１０を用いて構成するものを示したが、その積分器１０の構成としては図２に示したもの以外の構成のものを用いてもよい。また、積分器１０の代わりに共振器を用いて構成してもよい。この共振器の具体例を図６（ａ）、（ｂ）に示す。
【００２８】
上記した実施形態に示すＡ／Ｄ変換器は、高速・高精度の受信・検波が求められるＧＨｚＲＦ信号、ダイナミックレンジが１００ｄＢを越えるオーディオ・ビデオ信号、高速に細かく変化する信号の波形解析測定や記録等アナログ信号のデジタル化に有用かつ有効なものである。
【図面の簡単な説明】
【図１】Σ−Δ型モジュレータを用いて構成したオーバーサンプリング型のＡ／Ｄ変換器の構成を示す図である。
【図２】量子化器２０にジョセフソン接合を用いて構成したＡ／Ｄ変換器の具体的な構成を示す図である。
【図３】高時間分解能標本化器４０による標本化の様子を示すタイミングチャートである。
【図４】パルス密度変調波と高時間分解能標本化器４０の出力との関係を説明するための図である。
【図５】Δ型モジュレータを用いて構成したオーバーサンプリング型のＡ／Ｄ変換器の構成を示す図である。
【図６】Σ−Δ型モジュレータあるいはΔ型モジュレータにおいて、積分器１０の代わりに用いる共振器の構成を示す図である。
【符号の説明】
１０…積分器、２０…量子化器、３０…周波数−電圧（電流）変換器、
４０…高時間分解能標本化器、４１〜４４…個別標本化器としてのＤＦＦ、
４５…バイナリデコーダ。
【図１】
2004208167.tif 000003
【図２】
2004208167.tif 000004
【図３】
2004208167.tif 000005
【図４】
2004208167.tif 000006
【図５】
2004208167.tif 000007
【図６】
2004208167.tif 000008