(57)【要約】【課題】光ディスク再生装置において、ディスク読み取りエラーを低減する。【解決手段】光ディスク４上のキズ、汚れなどによりアナログ再生信号の振幅が減少すると、ＰＬＬゲイン制御回路１は、ＰＬＬ回路３のオープンループゲインを下げるようにゲイン制御信号を出力する。これに応答して、ＰＬＬ回路３では、位相比較器による位相比較頻度を少なく、定電流回路の電流量を少なく、フィルタ回路の合成抵抗値を小さく、又は分周器の分周比を大きくする。その結果、ＰＬＬ回路３のループゲインが正常時よりも低下して、ディスク再生信号に対するＰＬＬ回路３の追従特性が低下するので、データスライサ８からの信頼性の低いディスク再生信号に対して過度に追従しない安定した抽出クロックが得られる。【選択図】    図１
2004220736.tif 000002
【特許請求の範囲】
【請求項１】
光ディスクからアナログ再生信号を得るためのピックアップと、
得られたアナログ再生信号を２値化してディスク再生信号を生成する２値化回路と、
前記２値化回路により生成されたディスク再生信号に同期した抽出クロックを生成するＰＬＬ回路と、
前記アナログ再生信号の振幅を検出するアナログ再生信号振幅検出回路と、
前記アナログ再生信号振幅検出回路により検出されたアナログ再生信号の振幅に基づいて制御信号を生成し、この制御信号を前記ＰＬＬ回路に出力するゲイン制御回路とを備え、
前記ＰＬＬ回路は、前記ゲイン制御回路からの制御信号に基づいてループゲインを変更し、このループゲインで前記抽出クロックを生成する
ことを特徴とする光ディスク再生装置。
【請求項２】
請求項１記載の光ディスク再生装置において、
前記ゲイン制御回路は、前記アナログ再生信号振幅検出回路により検出されたアナログ再生信号の振幅値を連続して入力し、この振幅値の変化量に応じて、前記ＰＬＬ回路への制御信号を生成する
ことを特徴とする光ディスク再生装置。
【請求項３】
請求項２記載の光ディスク再生装置において、
前記ゲイン制御回路は、連続して入力されたアナログ再生信号の振幅値の各々を所定の基準振幅値と比較し、その比較結果に応じて、前記ＰＬＬ回路への制御信号を生成する
ことを特徴とする光ディスク再生装置。
【請求項４】
請求項１、２又は３記載の光ディスク再生装置において、
前記ゲイン制御回路は、前記アナログ再生信号の振幅値の変化量が増加するとき、前記ＰＬＬ回路のループゲインを低下させるように、前記制御信号を生成する
ことを特徴とする光ディスク再生装置。
【請求項５】
請求項１、２又は３記載の光ディスク再生装置において、
前記ゲイン制御回路は、前記アナログ再生信号の振幅値の変化量が減少するとき、前記ＰＬＬ回路のループゲインを上昇させるように、前記制御信号を生成する
ことを特徴とする光ディスク再生装置。
【請求項６】
請求項１、２、３、４又は５記載の光ディスク再生装置において、
前記ゲイン制御回路は、
前記アナログ再生信号振幅検出回路により検出されたアナログ再生信号の振幅値を連続して入力し、その振幅値の増加時と減少時とで相互に異なる応じ方で前記制御信号を生成する
ことを特徴とする光ディスク再生装置。
【請求項７】
請求項２記載の光ディスク再生装置において、
前記ゲイン制御回路は、
連続して入力されたアナログ再生信号の振幅値の変化量の増加時と減少時とで相互に異なる応じ方で前記制御信号を生成する
ことを特徴とする光ディスク再生装置。
【請求項８】
請求項３記載の光ディスク再生装置において、
前記ゲイン制御回路は、
前記連続して入力されたアナログ再生信号の振幅値の各々と所定の基準振幅値との比較結果の増加時と減少時とで相互に異なる応じ方で前記制御信号を生成する
ことを特徴とする光ディスク再生装置。
【請求項９】
請求項３記載の光ディスク再生装置において、
前記基準振幅値は、アナログ再生信号の振幅の最大レベルに基づいて定められる
ことを特徴とする光ディスク再生装置。
【請求項１０】
請求項３記載の光ディスク再生装置において、
前記基準振幅値は、アナログ再生信号の振幅の最小レベルに基づいて定められる
ことを特徴とする光ディスク再生装置。
【請求項１１】
請求項１〜１０の何れか１つに記載の光ディスク再生装置において、
前記アナログ再生信号振幅検出回路は、前記アナログ再生信号のエンベローブ振幅を検出する
ことを特徴とする光ディスク再生装置。
【請求項１２】
請求項１〜１１の何れか１つに記載の光ディスク再生装置において、
前記ＰＬＬ回路は、
前記ディスク再生信号の位相と前記抽出クロックの位相とを比較し、その位相差に応じた信号を出力する位相比較器と、
前記位相比較器からの信号に応じた電流を出力する定電流回路と、
前記定電流回路の出力電流を電圧に変換して出力するフィルタ回路と、
前記フィルタ回路からの電圧レベルに応じた周波数の抽出クロックを発生する電圧制御型発振器とを含む
ことを特徴とする光ディスク再生装置。
【請求項１３】
請求項１２記載の光ディスク再生装置において、
前記定電流回路は、
前記ゲイン制御回路からの制御信号に応じた電流量の電流を出力する
ことを特徴とする光ディスク再生装置。
【請求項１４】
請求項１３記載の光ディスク再生装置において、
前記定電流回路は、
前記ゲイン制御回路からの制御信号がＰＬＬ回路のループゲインを低下させる信号であるときには、電流量を減少させた電流を出力する
ことを特徴とする光ディスク再生装置。
【請求項１５】
請求項１２記載の光ディスク再生装置において、
前記フィルタ回路は、
前記定電流回路の出力ノードと所定の固定電位を受けるノードとの間に接続された抵抗及びキャパシタを含み、
前記抵抗は、その抵抗値が前記ゲイン制御回路からの制御信号に応じて変更される
ことを特徴とする光ディスク再生装置。
【請求項１６】
請求項１５記載の光ディスク再生装置において、
前記フィルタ回路の抵抗は、前記ゲイン制御回路からの制御信号がＰＬＬ回路のループゲインを低下させる信号であるときには、抵抗値が小さく変更される
ことを特徴とする光ディスク再生装置。
【請求項１７】
請求項１２記載の光ディスク再生装置において、
前記ＰＬＬ回路は、更に、
前記電圧制御型発振器からの抽出クロックを分周する分周器を含み、
前記分周器は、前記ゲイン制御回路からの制御信号に応じた分周比で前記抽出クロックを分周する
ことを特徴とする光ディスク再生装置。
【請求項１８】
請求項１７記載の光ディスク再生装置において、
前記分周器は、前記ゲイン制御回路からの制御信号がＰＬＬ回路のループゲインを低下させる信号であるときには、大きくした分周比で前記抽出クロックを分周する
ことを特徴とする光ディスク再生装置。
【請求項１９】
請求項１２記載の光ディスク再生装置において、
前記位相比較器は、
前記ゲイン制御回路からの制御信号に応じた頻度で、前記ディスク再生信号の位相と前記抽出クロックの位相とを比較する
ことを特徴とする光ディスク再生装置。
【請求項２０】
請求項１９記載の光ディスク再生装置において、
前記位相比較器は、前記ゲイン制御回路からの制御信号がＰＬＬ回路のループゲインを低下させる信号であるときには、少ない頻度でディスク再生信号の位相と前記抽出クロックの位相とを比較する
ことを特徴とする光ディスク再生装置。
【請求項２１】
請求項１〜１１の何れか１つに記載の光ディスク再生装置において、
前記ゲイン制御回路は、
前記アナログ再生信号振幅検出回路により検出されたアナログ再生信号の振幅が所定値を下回るときには、所定の固定値の制御信号を出力し、
前記ＰＬＬ回路は、
前記ゲイン制御回路からの固定値の制御信号に基づいて、前記抽出クロックの周波数を固定する
ことを特徴とする光ディスク再生装置。
【請求項２２】
請求項１〜１１の何れか１つに記載の光ディスク再生装置において、
前記アナログ再生信号の欠落を検出する欠落検出回路を更に備え、
前記ゲイン制御回路は、
前記欠落検出回路により前記アナログ再生信号の欠落が検出されたときには、所定の固定値の制御信号を出力し、
前記ＰＬＬ回路は、
前記ゲイン制御回路からの固定値の制御信号に基づいて、前記抽出クロックの周波数を固定する
ことを特徴とする光ディスク再生装置。
【請求項２３】
請求項１〜１１の何れか１つに記載の光ディスク再生装置において、
前記ゲイン制御回路は、
前記アナログ再生信号振幅検出回路により検出されたアナログ再生信号の振幅の最大値が所定値になるように前記アナログ再生信号の振幅を正規化する正規化回路を有し、
前記正規化回路により正規化されたアナログ再生信号の振幅に基づいて、前記制御信号を生成する
ことを特徴とする光ディスク再生装置。
【請求項２４】
請求項２記載の光ディスク再生装置において、
前記ゲイン制御回路は、
前記アナログ再生信号振幅検出回路により検出されたアナログ再生信号の振幅の変化量を所定の期間積算する積算回路を有し、
前記積算回路の積算結果に基づいて前記制御信号を生成する
ことを特徴とする光ディスク再生装置。
【請求項２５】
請求項３記載の光ディスク再生装置において、
前記ゲイン制御回路は、
前記アナログ再生信号振幅検出回路により検出されたアナログ再生信号の振幅と前記基準振幅値との差分値を所定の期間積算する積算回路を有し、
前記積算回路の積算結果に基づいて前記制御信号を生成する
ことを特徴とする光ディスク再生装置。
【請求項２６】
請求項１〜１１の何れか１つに記載の光ディスク再生装置において、
前記ＰＬＬ回路は、
前記ディスク再生信号と前記抽出クロックとの位相差をデジタル値として検出する位相比較器と、
前記位相比較器により検出された位相差に基づいて所定の演算を行う演算回路と、
前記演算回路の演算結果に応じた周波数の抽出クロックを発生するクロック発生回路とを含み、
前記演算回路は、
前記ゲイン制御回路からの制御信号に応じた演算係数で前記所定の演算を行う
ことを特徴とする光ディスク再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＤプレーヤ、ＣＤ−ＲＯＭドライブ、ＤＶＤプレーヤ、ＤＶＤ−ＲＯＭドライブ、ＭＤプレーヤなどの光ディスク再生装置に関する。
【０００２】
【従来の技術】
一般的に、光ディスク再生装置には、特許文献１に記載されるように、光ディスクからの再生信号に同期した抽出クロックを生成するＰＬＬ回路が設けられている。このＰＬＬ回路で生成された抽出クロックは、再生信号の復号や訂正処理などの信号処理に使用される。
【０００３】
【特許文献１】
特開平８−９６５１５号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、抽出クロックを生成するＰＬＬ回路は、ピックアップによって読み取られた光ディスクからのアナログ再生信号を２値化したディスク再生信号に基づいて動作している。このため、光ディスク上にキズや汚れなどが存在する場合に、このキズなどが影響して異常なディスク再生信号が生成されると、ＰＬＬ回路は、この異常なディスク再生信号に対しても、正常時と同様のオープンループゲインで抽出クロックを生成しようとする。このため、抽出クロックのジッタが増加し、結果として、読み取りエラーが多発し易い欠点がある。
【０００５】
本発明は、前記の欠点を解決するためになされたものであり、その目的は、光ディスク再生装置において、光ディスク上にキズや汚れなどが存在しても、安定した抽出クロックを得て、読み取りエラーを有効に低減することにある。
【０００６】
【課題を解決するための手段】
前記の目的を達成するため、本発明では、光ディスク上のキズや汚れに起因してアナログ再生信号の振幅値が減少して、その振幅変化量が増加すると、ＰＬＬ回路のループゲインを低下させて、ＰＬＬ回路の追随特性を低下させることができる構成を採用して、信頼性の低いディスク再生信号に対しても安定した抽出クロックを得るようにする。
【０００７】
即ち、請求項１記載の発明の光ディスク再生装置は、光ディスクからアナログ再生信号を得るためのピックアップと、得られたアナログ再生信号を２値化してディスク再生信号を生成する２値化回路と、前記２値化回路により生成されたディスク再生信号に同期した抽出クロックを生成するＰＬＬ回路と、前記アナログ再生信号の振幅を検出するアナログ再生信号振幅検出回路と、前記アナログ再生信号振幅検出回路により検出されたアナログ再生信号の振幅に基づいて制御信号を生成し、この制御信号を前記ＰＬＬ回路に出力するゲイン制御回路とを備え、前記ＰＬＬ回路は、前記ゲイン制御回路からの制御信号に基づいてループゲインを変更し、このループゲインで前記抽出クロックを生成することを特徴とする。
【０００８】
請求項２記載の発明は、前記請求項１記載の光ディスク再生装置において、前記ゲイン制御回路は、前記アナログ再生信号振幅検出回路により検出されたアナログ再生信号の振幅値を連続して入力し、この振幅値の変化量に応じて、前記ＰＬＬ回路への制御信号を生成することを特徴とする。
【０００９】
請求項３記載の発明は、前記請求項２記載の光ディスク再生装置において、前記ゲイン制御回路は、連続して入力されたアナログ再生信号の振幅値の各々を所定の基準振幅値と比較し、その比較結果に応じて、前記ＰＬＬ回路への制御信号を生成することを特徴とする。
【００１０】
請求項４記載の発明は、前記請求項１、２又は３記載の光ディスク再生装置において、前記ゲイン制御回路は、前記アナログ再生信号の振幅値の変化量が増加するとき、前記ＰＬＬ回路のループゲインを低下させるように、前記制御信号を生成することを特徴とする。
【００１１】
請求項５記載の発明は、前記請求項１、２又は３記載の光ディスク再生装置において、前記ゲイン制御回路は、前記アナログ再生信号の振幅値の変化量が減少するとき、前記ＰＬＬ回路のループゲインを上昇させるように、前記制御信号を生成することを特徴とする。
【００１２】
請求項６記載の発明は、前記請求項１、２、３、４又は５記載の光ディスク再生装置において、前記ゲイン制御回路は、前記アナログ再生信号振幅検出回路により検出されたアナログ再生信号の振幅値を連続して入力し、その振幅値の増加時と減少時とで相互に異なる応じ方で前記制御信号を生成することを特徴とする。
【００１３】
請求項７記載の発明は、前記請求項２記載の光ディスク再生装置において、前記ゲイン制御回路は、連続して入力されたアナログ再生信号の振幅値の変化量の増加時と減少時とで相互に異なる応じ方で前記制御信号を生成することを特徴とする。
【００１４】
請求項８記載の発明は、前記請求項３記載の光ディスク再生装置において、前記ゲイン制御回路は、前記連続して入力されたアナログ再生信号の振幅値の各々と所定の基準振幅値との比較結果の増加時と減少時とで相互に異なる応じ方で前記制御信号を生成することを特徴とする。
【００１５】
請求項９記載の発明は、前記請求項３記載の光ディスク再生装置において、前記基準振幅値は、アナログ再生信号の振幅の最大レベルに基づいて定められることを特徴とする。
【００１６】
請求項１０記載の発明は、前記請求項３記載の光ディスク再生装置において、前記基準振幅値は、アナログ再生信号の振幅の最小レベルに基づいて定められることを特徴とする。
【００１７】
請求項１１記載の発明は、前記請求項１〜１０の何れか１つに記載の光ディスク再生装置において、前記アナログ再生信号振幅検出回路は、前記アナログ再生信号のエンベローブ振幅を検出することを特徴とする。
【００１８】
請求項１２記載の発明は、前記請求項１〜１１の何れか１つに記載の光ディスク再生装置において、前記ＰＬＬ回路は、前記ディスク再生信号の位相と前記抽出クロックの位相とを比較し、その位相差に応じた信号を出力する位相比較器と、前記位相比較器からの信号に応じた電流を出力する定電流回路と、前記定電流回路の出力電流を電圧に変換して出力するフィルタ回路と、前記フィルタ回路からの電圧レベルに応じた周波数の抽出クロックを発生する電圧制御型発振器とを含むことを特徴とする。
【００１９】
請求項１３記載の発明は、前記請求項１２記載の光ディスク再生装置において、前記定電流回路は、前記ゲイン制御回路からの制御信号に応じた電流量の電流を出力することを特徴とする。
【００２０】
請求項１４記載の発明は、前記請求項１３記載の光ディスク再生装置において、前記定電流回路は、前記ゲイン制御回路からの制御信号がＰＬＬ回路のループゲインを低下させる信号であるときには、電流量を減少させた電流を出力することを特徴とする。
【００２１】
請求項１５記載の発明は、前記請求項１２記載の光ディスク再生装置において、前記フィルタ回路は、前記定電流回路の出力ノードと所定の固定電位を受けるノードとの間に接続された抵抗及びキャパシタを含み、前記抵抗は、その抵抗値が前記ゲイン制御回路からの制御信号に応じて変更されることを特徴とする。
【００２２】
請求項１６記載の発明は、前記請求項１５記載の光ディスク再生装置において、前記フィルタ回路の抵抗は、前記ゲイン制御回路からの制御信号がＰＬＬ回路のループゲインを低下させる信号であるときには、抵抗値が小さく変更されることを特徴とする。
【００２３】
請求項１７記載の発明は、前記請求項１２記載の光ディスク再生装置において、前記ＰＬＬ回路は、更に、前記電圧制御型発振器からの抽出クロックを分周する分周器を含み、前記分周器は、前記ゲイン制御回路からの制御信号に応じた分周比で前記抽出クロックを分周することを特徴とする。
【００２４】
請求項１８記載の発明は、前記請求項１７記載の光ディスク再生装置において、前記分周器は、前記ゲイン制御回路からの制御信号がＰＬＬ回路のループゲインを低下させる信号であるときには、大きくした分周比で前記抽出クロックを分周することを特徴とする。
【００２５】
請求項１９記載の発明は、前記請求項１２記載の光ディスク再生装置において、前記位相比較器は、前記ゲイン制御回路からの制御信号に応じた頻度で、前記ディスク再生信号の位相と前記抽出クロックの位相とを比較することを特徴とする。
【００２６】
請求項２０記載の発明は、前記請求項１９記載の光ディスク再生装置において、前記位相比較器は、前記ゲイン制御回路からの制御信号がＰＬＬ回路のループゲインを低下させる信号であるときには、少ない頻度でディスク再生信号の位相と前記抽出クロックの位相とを比較することを特徴とする。
【００２７】
請求項２１記載の発明は、前記請求項１〜１１の何れか１つに記載の光ディスク再生装置において、前記ゲイン制御回路は、前記アナログ再生信号振幅検出回路により検出されたアナログ再生信号の振幅が所定値を下回るときには、所定の固定値の制御信号を出力し、前記ＰＬＬ回路は、前記ゲイン制御回路からの固定値の制御信号に基づいて、前記抽出クロックの周波数を固定することを特徴とする。
【００２８】
請求項２２記載の発明は、前記請求項１〜１１の何れか１つに記載の光ディスク再生装置において、前記アナログ再生信号の欠落を検出する欠落検出回路を更に備え、前記ゲイン制御回路は、前記欠落検出回路により前記アナログ再生信号の欠落が検出されたときには、所定の固定値の制御信号を出力し、前記ＰＬＬ回路は、前記ゲイン制御回路からの固定値の制御信号に基づいて、前記抽出クロックの周波数を固定することを特徴とする。
【００２９】
請求項２３記載の発明は、前記請求項１〜１１の何れか１つに記載の光ディスク再生装置において、前記ゲイン制御回路は、前記アナログ再生信号振幅検出回路により検出されたアナログ再生信号の振幅の最大値が所定値になるように前記アナログ再生信号の振幅を正規化する正規化回路を有し、前記正規化回路により正規化されたアナログ再生信号の振幅に基づいて、前記制御信号を生成することを特徴とする。
【００３０】
請求項２４記載の発明は、前記請求項２記載の光ディスク再生装置において、前記ゲイン制御回路は、前記アナログ再生信号振幅検出回路により検出されたアナログ再生信号の振幅の変化量を所定の期間積算する積算回路を有し、前記積算回路の積算結果に基づいて前記制御信号を生成することを特徴とする。
【００３１】
請求項２５記載の発明は、前記請求項３記載の光ディスク再生装置において、前記ゲイン制御回路は、前記アナログ再生信号振幅検出回路により検出されたアナログ再生信号の振幅と前記基準振幅値との差分値を所定の期間積算する積算回路を有し、前記積算回路の積算結果に基づいて前記制御信号を生成することを特徴とする。
【００３２】
請求項２６記載の発明は、前記請求項１〜１１の何れか１つに記載の光ディスク再生装置において、前記ＰＬＬ回路は、前記ディスク再生信号と前記抽出クロックとの位相差をデジタル値として検出する位相比較器と、前記位相比較器により検出された位相差に基づいて所定の演算を行う演算回路と、前記演算回路の演算結果に応じた周波数の抽出クロックを発生するクロック発生回路とを含み、前記演算回路は、前記ゲイン制御回路からの制御信号に応じた演算係数で前記所定の演算を行うことを特徴とする。
【００３３】
以上により、請求項１〜２６記載の発明の光ディスク再生装置では、アナログ再生信号振幅検出回路によって検出されたディスク再生信号の振幅値の変化に応じてゲイン制御回路がループゲインを変更するようにＰＬＬ回路に制御信号を出力する。従って、光ディスク上のキズや汚れなどに起因して、前記ディスク再生信号の振幅値が小さくなって、その振幅変化量が増加すると、ＰＬＬ回路はループゲインを低下させて、ＰＬＬ回路の追従特性が低くなるので、安定した抽出クロックが得られて、ディスク読み取りエラーが低減することになる。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態の光ディスク再生装置を図面に基づいて詳細に説明する。
【００３５】
図１は、本実施の形態の光ディスク再生装置の全体構成を示すブロック図である。以下、この全体構成について説明する。
【００３６】
＜光ディスク再生装置の全体構成＞
図１に示す光ディスク再生装置は、ＰＬＬゲイン制御回路１と、欠落検出回路２と、ＰＬＬ回路３と、スピンドルモータ５と、ピックアップ６と、ＲＦアンプ７と、データスライサ８と、Ａ／Ｄ変換器９と、アナログ再生信号振幅検出回路１０とを備える。
【００３７】
ＣＤ、ＤＶＤ等の光ディスク４は、スピンドルモータ５によって回転駆動される。ピックアップ６は、光ディスク４にレーザーを照射すると共に、光ディスク４からの戻り光を検出し、これを電圧値に変換して出力する。ピックアップ６の出力は、ＲＦアンプ７で増幅されてアナログ再生信号となった後に、データスライサ（２値化回路）８で２値化されて、ディスク再生信号となる。これにより、光ディスク４に記録された情報がディスク再生信号として復元される。このディスク再生信号は、更に、図示しない後段の再生信号処理部によって復号、訂正処理などが施される。この後段の再生信号処理部での処理を行うためには、ディスク再生信号に同期した抽出クロックが必要となる。この抽出クロックは、後述するようにＰＬＬ回路３によって生成される。
【００３８】
欠落検出回路２は、ＲＦアンプ７からのＲＦ信号の欠落（ドロップアウト）を検出し、この検出時に欠落信号をＰＬＬゲイン制御回路１に出力する。
【００３９】
アナログ再生信号振幅検出回路１０は、前記ＲＦアンプ７からのアナログ再生信号の振幅の最大レベル側のエンベローブを検出して、これをアナログ再生信号の振幅値として出力する。以下、アナログ再生信号の振幅値とは、アナログ再生信号の最大レベル側のエンベローブ振幅値を表す。アナログ再生信号振幅検出回路１０からのアナログ再生信号の振幅値は、Ａ／Ｄ変換器９によりＡ／Ｄ変換される。
【００４０】
ＰＬＬゲイン制御回路（ゲイン制御回路）１には、前記Ａ／Ｄ変換器９からのアナログ再生信号の振幅値が連続して入力されると共に、前記欠落検出回路２からの欠落信号が入力される。このＰＬＬゲイン制御回路１は、これ等の入力信号に基づいてゲイン制御信号（制御信号）を生成して、ＰＬＬ回路３に出力する。ＰＬＬ回路３は、後述するように、前記ＰＬＬゲイン制御回路１からのゲイン制御信号に応じてオープンループゲインを変更する。
【００４１】
尚、Ａ／Ｄ変換器９は、アナログ再生信号振幅検出回路１０の後段に配置したが、アナログ再生信号振幅検出回路１０の前段へ配置しても良い。
【００４２】
＜ＰＬＬゲイン制御回路１の内部構成＞
次に、前記ＰＬＬゲイン制御回路１の内部構成を図２に基づいて説明する。
【００４３】
図２に示すように、ＰＬＬゲイン制御回路１は、正規化回路１０１と、コンパレータ１０２と、積算回路１０３と、ゲイン演算回路１０４と、制御信号生成回路１０５とを含む。以下、詳細に説明する。
【００４４】
図１に示したＡ／Ｄ変換器９によってデジタル値に変換されたアナログ再生信号の振幅値は、正規化回路１０１へ入力される。この正規化回路１０１は、光ディスク起動時のアナログ再生信号の最大振幅値を記憶しており、その最大振幅値が常に所定値αとなるような係数を保持している。正規化回路１０１は、入力されたアナログ再生信号の振幅値にこの係数を乗じて、アナログ再生信号の振幅を正規化し、出力する。これにより、図１に示したピックアップ６やＲＦアンプ７の特性差によるアナログ再生信号の振幅のばらつきが補正（正規化）される。
【００４５】
前記正規化回路１０１によって正規化されたアナログ再生信号の振幅値は、コンパレータ１０２によって基準振幅値と比較される。本実施の形態では、コンパレータ１０２による比較方法は、差分比較として、（基準振幅値−正規化されたアナログ再生信号の振幅値）とする。基準振幅値は、本実施の形態では、正規化回路１０１により正規化されるアナログ再生信号の最大振幅レベル値αとする。これにより、コンパレータ１０２からは、その比較結果、即ち、アナログ再生信号の最大振幅値から、光ディスク４のキズや汚れに起因するアナログ再生信号の振幅値を引いた差分（減少分）が出力されることとなる。
【００４６】
前記コンパレータ１０２の出力である振幅減少分（振幅変化量）は、積算回路１０３に入力されて、所定の期間だけ積算される。この積算回路１０３での積算期間を短く設定すると、アナログ再生信号の振幅の変化に即座に対応した値が積算回路１０３から出力され、一方、長く設定すると、その期間のほぼ平均値が積算回路１０３から出力される。従って、この積算時間は、光ディスク再生装置の特性に合わせて設定される。この積算期間を長く設定するほど、積算回路１０３の出力値は大きくなるため、ここでは、積算値を積算期間に応じた値で除算した値が、積算回路１０３から振幅変化量として出力される。
【００４７】
更に、図２のＰＬＬゲイン制御回路１において、ゲイン演算回路１０４は、積算回路１０３から出力された振幅変化量に応じたＰＬＬゲイン係数ＧＳを算出して、制御信号生成回路１０５へ出力する。ゲイン演算回路１０４は、アナログ再生信号の振幅変化量が増加しつつあるときと、減少しつつあるときとで相互に異った応じ方でＰＬＬゲイン係数ＧＳを出力する。以下、アナログ再生信号の振幅変化量が増加しつつあるときと、減少しつつあるときとに分けて、図３を参照しつつ、説明する。
【００４８】
（１）振幅変化量が増加しつつあるとき（振幅変化量の増加時）
アナログ再生信号の振幅変化量（基準振幅値−正規化されたアナログ再生信号の振幅値）が増加しつつあるとき、即ち、アナログ再生信号の振幅値の減少時には、ＰＬＬゲイン係数ＧＳは次のように設定される。
【００４９】
図３において、アナログ再生信号の振幅変化量が所定量Ｅｕｂに増加するまでの間では、所定値ＶｂをＰＬＬゲイン係数ＧＳとして出力する。振幅変化量が所定量Ｅｕｂに達した後から所定量Ｅｕ１に達するまでの間では、ＰＬＬゲイン係数ＧＳは所定値Ｖｂから徐々に減少するように設定される。そして、振幅変化量が所定量Ｅｕ１に達した時には、所定値Ｖ１をＰＬＬゲイン係数ＧＳとして出力する。振幅変化量が所定量Ｅｕ１に達した後から所定量Ｅｕａに達するまでの間では、ＰＬＬゲイン係数ＧＳは所定値Ｖ１から徐々に減少するように設定される。そして、振幅変化量が所定量Ｅｕａに達した後は所定値ＶａをＰＬＬゲイン係数ＧＳとして出力する。
【００５０】
（２）振幅変化量が減少しつつあるとき（振幅変化量の減少時）
アナログ再生信号の振幅変化量（基準振幅値−正規化されたアナログ再生信号の振幅値）が減少しつつあるとき、即ち、アナログ再生信号の振幅値の減少後の増加時には、ＰＬＬゲイン係数ＧＳは次のように設定される。
【００５１】
振幅変化量が所定量Ｅｄａ（Ｅｕａ＜Ｅｄａ）に減少するまでの間では、所定値ＶａをＰＬＬゲイン係数ＧＳとして出力する。振幅変化量が所定量Ｅｄａに達した後から所定量Ｅｄ１に達するまでの間では、ＰＬＬゲイン係数ＧＳは所定値Ｖａから徐々に増加させるように設定される。そして、振幅変化量が所定量Ｅｄ１（Ｅｕ１＜Ｅｄ１）に達した時には、所定値Ｖ１をＰＬＬゲイン係数ＧＳとして出力する。振幅変化量が所定量Ｅｄ１に達した後から所定量Ｅｄｂ（Ｅｕｂ＜Ｅｄｂ）に達するまでの間では、ＰＬＬゲイン係数ＧＳは所定値Ｖ１から徐々に増加させるように設定される。そして、振幅変化量が所定量Ｅｄｂに達した後は所定値ＶｂをＰＬＬゲイン係数ＧＳとして出力する。
【００５２】
このようにゲイン演算回路１０４は、振幅変化量の増加時にはＰＬＬゲイン係数ＧＳを早めに低下させ、減少時には早めに上昇させる。これにより、光ディスク上のキズ、汚れなどによってアナログ再生信号の振幅値が低下した際のＰＬＬ回路３のオープンループゲインを早めに低減させること、及び、アナログ再生信号の振幅値が通常状態へ復帰する際のＰＬＬ回路３のオープンループゲインを早めに復帰させることとを両立することができる。
【００５３】
更に、ＰＬＬゲイン制御回路１の制御信号生成回路１０５は、ゲイン演算回路１０４からのＰＬＬゲイン係数ＧＳに応じた４種のゲイン制御信号Ｓ１１−Ｓ１３、Ｓ２１−Ｓ２３、Ｓ３１−Ｓ３３、Ｓ４１−Ｓ４３を生成し、これらの制御信号をＰＬＬ回路３に出力する。１種目のゲイン制御信号Ｓ１１−Ｓ１３は、後述する図５に示すＰＬＬ回路３内の位相比較器３０１に出力され、２種目のゲイン制御信号Ｓ２１−Ｓ２３は、図５に示すＰＬＬ回路３内の分周器３０５に出力され、３種目のゲイン制御信号Ｓ３１−Ｓ３３は、図５に示すＰＬＬ回路３内の定電流回路３０２に出力され、４種目のゲイン制御信号Ｓ４１−Ｓ４３は、図５に示すＰＬＬ回路３内のフィルタ回路３０３に出力される。
【００５４】
前記制御信号生成回路１０５が生成するゲイン制御信号の値は、具体的には、図４に示す通りである。すなわち、ＰＬＬゲイン係数ＧＳが所定値Ｖｂに等しい（ＧＳ＝Ｖｂ）ときには、制御信号生成回路１０５は、ゲイン制御信号（Ｓ１１＝１、Ｓ１２＝１、Ｓ１３＝１、Ｓ２１＝１、Ｓ２２＝１、Ｓ２３＝１、Ｓ３１＝１、Ｓ３２＝１、Ｓ３３＝１、Ｓ４１＝１、Ｓ４２＝０、Ｓ４３＝０）を出力する。ＰＬＬゲイン係数ＧＳが所定値Ｖｂよりも小さく且つ所定値Ｖ１以上である（Ｖ１≦ＧＳ＜Ｖｂ）ときには、制御信号生成回路１０５は、ゲイン制御信号（Ｓ１１＝１、Ｓ１２＝１、Ｓ１３＝０、Ｓ２１＝１、Ｓ２２＝１、Ｓ２３＝０、Ｓ３１＝１、Ｓ３２＝１、Ｓ３３＝０、Ｓ４１＝１、Ｓ４２＝１、Ｓ４３＝０）を出力する。ＰＬＬゲイン係数ＧＳが所定値Ｖ１より小さく且つ所定値Ｖａ以上である（Ｖａ≦ＧＳ＜Ｖ１）ときには、制御信号生成回路１０５は、ゲイン制御信号（Ｓ１１＝１、Ｓ１２＝０、Ｓ１３＝０、Ｓ２１＝１、Ｓ２２＝０、Ｓ２３＝０、Ｓ３１＝１、Ｓ３２＝０、Ｓ３３＝０、Ｓ４１＝１、Ｓ４２＝１、Ｓ４３＝１）を出力する。また、例外として、正規化回路１０１によって正規化されたアナログ再生信号の振幅値が所定の値Ｔｈを下回った（アナログ再生信号の振幅値＜Ｔｈ）とき、及び、欠落検出回路２から欠落信号が入力されたときには、制御信号生成回路１０５は、３種目のゲイン制御信号Ｓ３１−Ｓ３３を（Ｓ３１＝０、Ｓ３２＝０、Ｓ３３＝０）に切り替えると共に、他のゲイン制御信号Ｓ１１−Ｓ１３、Ｓ２１−Ｓ２３、Ｓ４１−Ｓ４３についてはそれまでの値をそのまま出力する。図４中では、それまでの値がそのまま出力されることを「ｋ」で表現している。
【００５５】
＜ＰＬＬ回路３の内部構成＞
次に、図１に示したＰＬＬ回路３の内部ブロック構成を図５に示す。
【００５６】
図５に示すように、ＰＬＬ回路３は、位相比較器３０１と、定電流回路３０２と、フィルタ回路３０３と、電圧制御型発振器（ＶＣＯ）３０４と、分周器３０５とを含む。
【００５７】
位相比較器３０１は、図１に示したデータスライサ８からのディスク再生信号の位相と、分周器３０５からの抽出クロックの位相とを比較し、その位相差に応じた信号ＵＰ、ＤＯＷＮを出力する。この位相比較器３０１は、ディスク再生信号のエッジから当該エッジの次の抽出クロックの立上りエッジまでの期間活性状態となるＵＰ信号と、抽出クロックの１／２周期に相当する期間活性状態となるＤＯＷＮ信号とを出力する。
【００５８】
前記位相比較器３０１でのディスク再生信号の位相と抽出クロックの位相との位相比較は、図２に示したＰＬＬゲイン制御回路１内の制御信号生成回路１０５からのゲイン制御信号Ｓ１１−Ｓ１３に応じた頻度で行われる。具体的には、ゲイン制御信号Ｓ１１−Ｓ１３が（Ｓ１１、Ｓ１２、Ｓ１３）＝（１、１、１）のときには、位相比較器３０１は、図６に示すように、ディスク再生信号の各エッジ毎に、活性状態のＵＰ信号及びＤＯＷＮ信号を出力する。一方、ゲイン制御信号Ｓ１１−Ｓ１３が（Ｓ１１、Ｓ１２、Ｓ１３）＝（１、１、０）のときには、位相比較器３０１は、図７に示すように、ディスク再生信号の１エッジおきの各エッジ（即ち、各立上りエッジ又は各立下りエッジ）毎に、活性状態のＵＰ信号及びＤＯＷＮ信号を出力する。図７では、ディスク再生信号の立上りエッジ毎に活性状態のＵＰ信号及びＤＯＷＮ信号を出力する場合を例示している。更に、ゲイン制御信号Ｓ１１−Ｓ１３が（Ｓ１１、Ｓ１２、Ｓ１３）＝（１、０、０）のときには、位相比較器３０１は、図８に示すように、ディスク再生信号の２エッジおきの各エッジ毎に、活性状態のＵＰ信号及びＤＯＷＮ信号を出力する。このように、位相比較器３０１は、ゲイン制御信号Ｓ１１−Ｓ１３に応じた頻度でディスク再生信号の位相と抽出クロックの位相とを比較し、その位相差に応じた信号ＵＰ及びＤＯＷＮを出力する。
【００５９】
更に、図５のＰＬＬ回路３において、定電流回路３０２は、６個の電流源３２１−３２６と、６個のスイッチＳＷ１−ＳＷ８とを含む。各電流源３２１−３２３は、電源電圧を受ける電源ノードＶＤＤとノードＮ３１との間に並列に接続される。各電流源３２１−３２３は、電流値Ｉ１−Ｉ３の電流をノードＮ３１に流出する。各スイッチＳＷ１−ＳＷ３は、電流源３２１−３２３の出力ノードとノードＮ３１との間に接続される。これらのスイッチＳＷ１−ＳＷ３は、前記図２に示したＰＬＬゲイン制御回路１の制御信号生成回路１０５からのゲイン制御信号Ｓ３１−Ｓ３３に応答して、対応する電流源３２１−３２３の出力ノードとノードＮ３１との接続／非接続を切り替える。すなわち、各スイッチＳＷ１−ＳＷ３は、ゲイン制御信号Ｓ３１−Ｓ３３が”１”のときには、対応する電流源３２１−３２３の出力ノードとノードＮ３１とを接続状態にし、ゲイン制御信号Ｓ３１−Ｓ３３が”０”のときには、対応する電流源３２１−３２３の出力ノードとノードＮ３１とを非接続状態にする。
【００６０】
また、前記定電流回路３０２において、スイッチＳＷ７は、ノードＮ３１と出力ノードＮ３０との間に接続される。このスイッチＳＷ７は、位相比較器３０１からの信号ＵＰに応答して、ノードＮ３１と出力ノードＮ３０との接続／非接続を切り替える。すなわち、スイッチＳＷ７は、位相比較器３０１からの信号ＵＰが活性状態のときには、ノードＮ３１と出力ノードＮ３０とを接続状態にし、一方、信号ＵＰが不活性状態のときには、ノードＮ３１と出力ノードＮ３０とを非接続状態にする。更に、スイッチＳＷ８は、出力ノードＮ３０とノードＮ３２との間に接続される。このスイッチＳＷ８は、位相比較器３０１からの信号ＤＯＷＮに応答して、出力ノードＮ３０とノードＮ３２との接続／非接続を切り替える。すなわち、スイッチＳＷ８は、位相比較器３０１からの信号ＤＯＷＮが活性状態のときには、出力ノードＮ３０とノードＮ３２とを接続状態にし、信号ＤＯＷＮが不活性状態のときには、出力ノードＮ３０とノードＮ３２とを非接続状態にする。
【００６１】
加えて、前記定電流回路３０２の３個の電流源３２４−３２６は、ノードＮ３２と、接地電圧を受ける接地ノードＧＮＤとの間に並列に接続される。これらの電流源３２４−３２６は、電流値Ｉ１−Ｉ３の電流をノードＮ３２から引き抜く。３個のスイッチＳＷ４−ＳＷ６は、ノードＮ３２と電流源３２４−３２６の入力ノードとの間に接続される。これらのスイッチＳＷ４−ＳＷ６は、前記図２に示したＰＬＬゲイン制御回路１の制御信号生成回路１０５からのゲイン制御信号Ｓ３１−Ｓ３３に応答して、ノードＮ３２と電流源３２４−３２６の入力ノードとの接続／非接続を切り替える。すなわち、各スイッチＳＷ４−ＳＷ６は、ゲイン制御信号Ｓ３１−Ｓ３３が”１”のときには、ノードＮ３２と電流源３２４−３２６の入力ノードとを接続状態にし、ゲイン制御信号Ｓ３１−Ｓ３３が”０”のときには、ノードＮ３２と電流源３２４−３２６の入力ノードとを非接続状態にする。
【００６２】
以上のように構成された定電流回路３０２は、活性状態のＵＰ信号に応答して出力ノードＮ３０に電流を供給し、活性状態のＤＯＷＮ信号に応答して出力ノードＮ３０から電流を引き抜く。結果的に、活性状態のＵＰ信号の幅と活性状態のＤＯＷＮ信号の幅との差、即ち、ディスク再生信号と抽出クロックとの位相差に応じた電流量の電流が出力ノードＮ３０から出力又は引き込まれる。また、定電流回路３０２は、ゲイン制御信号Ｓ３１−Ｓ３３に応じた電流量の電流を出力ノードＮ３０に供給又は出力ノードＮ３０から引き抜く。具体的には、定電流回路３０２は、ゲイン制御信号Ｓ３１−Ｓ３３が（Ｓ３１、Ｓ３２、Ｓ３３）＝（１、１、１）のときには、電流量（Ｉ１＋Ｉ２＋Ｉ３）の電流を出力ノードＮ３０に供給又は出力ノードＮ３０から引き抜き、ゲイン制御信号Ｓ３１−Ｓ３３が（Ｓ３１、Ｓ３２、Ｓ３３）＝（１、１、０）のときには、電流量（Ｉ１＋Ｉ２）の電流を出力ノードＮ３０に供給又は出力ノードＮ３０から引き抜き、ゲイン制御信号Ｓ３１−Ｓ３３が（Ｓ３１、Ｓ３２、Ｓ３３）＝（１、０、０）のときには、電流量Ｉ１の電流を出力ノードＮ３０に供給又は出力ノードＮ３０から引き抜く。尚、ゲイン制御信号Ｓ３１−Ｓ３３が（Ｓ３１、Ｓ３２、Ｓ３３）＝（０、０、０）のときには、定電流回路３０２は、出力ノードＮ３０をオープン（開放状態）にする。
【００６３】
図３のＰＬＬ回路３において、フィルタ回路３０３は、３個のスイッチＳＷ１１−ＳＷ１３と、３個の抵抗Ｒ１−Ｒ３と、１つのキャパシタＣ１とを含む。３個の抵抗Ｒ１−Ｒ３は、定電流回路３０２の出力ノードＮ３０とノードＮ４０との間に並列に接続される。各スイッチＳＷ１１−ＳＷ１３は、定電流回路３０２の出力ノードＮ３０と、対応する抵抗Ｒ１−Ｒ３との間に接続される。各スイッチＳＷ１１−ＳＷ１３は、対応するゲイン制御信号Ｓ４１−Ｓ４３に応答して、定電流回路３０２の出力ノードＮ３０と対応する抵抗Ｒ１−Ｒ３との接続／非接続を切り替える。すなわち、各スイッチＳＷ１１−ＳＷ１３は、対応するゲイン制御信号Ｓ４１−Ｓ４３が”１”のときには、出力ノードＮ３０と対応する抵抗Ｒ１−Ｒ３とを接続状態にし、対応するゲイン制御信号Ｓ４１−Ｓ４３が”０”のときには、出力ノードＮ３０と対応する抵抗Ｒ１−Ｒ３とを非接続状態にする。キャパシタＣ１は、ノードＮ４０と接地ノード（所定の固定電位のノード）ＧＮＤとの間に接続される。
【００６４】
以上のように構成されたフィルタ回路３０３では、定電流回路３０２の出力ノードＮ３０に供給される電流によってキャパシタＣ１が充電され、出力ノードＮ３０から引き抜かれる電流によってキャパシタＣ１が放電される。結果的に、活性状態のＵＰ信号の幅と活性のＤＯＷＮ信号の幅との差、即ち、ディスク再生信号と抽出クロックとの位相差に応じた電流がキャパシタＣ１に充電又は放電されて、定電流回路３０２の出力電流を電圧に変換する。このフィルタ回路３０３は、キャパシタＣ１に蓄積された電荷量に応じたレベルの制御電圧Ｖｃｔを電圧制御型発振器３０４に供給する。即ち、フィルタ回路３０３は、定電流回路３０２からの電流を平滑化して制御電圧Ｖｃｔに変換し、これを電圧制御型発振器３０４へ供給する。
【００６５】
また、前記フィルタ回路３０３は、定電流回路３０２の出力ノードＮ３０とノードＮ４０との間の合成抵抗値をゲイン制御信号Ｓ４１−Ｓ４３に応じて変更する。フィルタ回路３０３は、定電流回路３０２の出力ノードＮ３０とノードＮ４０との間の合成抵抗値とキャパシタＣ１の容量値とに基づいて定まる伝達関数で、定電流回路３０２からの電流を制御電圧Ｖｃｔに変換する。すなわち、ゲイン制御信号Ｓ４１−Ｓ４３が（Ｓ４１、Ｓ４２、Ｓ４３）＝（１、０、０）のときには、定電流回路３０２の出力ノードＮ３０とノードＮ４０との間の合成抵抗値は、抵抗Ｒ１の抵抗値となる。一方、ゲイン制御信号Ｓ４１−Ｓ４３が（Ｓ４１、Ｓ４２、Ｓ４３）＝（１、１、０）のときには、定電流回路３０２の出力ノードＮ３０とノードＮ４０との間の合成抵抗値は、抵抗Ｒ１と抵抗Ｒ２とを並列接続したときの合成抵抗値となる。更に、ゲイン制御信号Ｓ４１−Ｓ４３が（Ｓ４１、Ｓ４２、Ｓ４３）＝（１、１、１）のときには、定電流回路３０２の出力ノードＮ３０とノードＮ４０との間の合成抵抗値は、３個の抵抗Ｒ１−Ｒ３を並列接続したときの合成抵抗値となる。
【００６６】
前記電圧制御型発振器３０４は、フィルタ回路３０３からの制御電圧Ｖｃｔの電圧レベルに応じた周波数の抽出クロックを発生する。分周器３０５は、ＰＬＬゲイン制御回路１の制御信号生成回路１０５からのゲイン制御信号Ｓ２１−Ｓ２３に応じた分周比で電圧制御型発振器３０４からの抽出クロックを分周して出力する。具体的に、分周器３０５は、ゲイン制御信号Ｓ２１−Ｓ２３が（Ｓ２１、Ｓ２２、Ｓ２３）＝（１、１、１）のときには、電圧制御型発振器３０４からの抽出クロックを１分周して（分周比＝１）（即ち、分周せずに）抽出クロックとして出力する。一方、ゲイン制御信号Ｓ２１−Ｓ２３が（Ｓ２１、Ｓ２２、Ｓ２３）＝（１、１、０）のときには、電圧制御型発振器３０４からの抽出クロックを２分周して（分周比＝２）出力する。更に、ゲイン制御信号Ｓ２１−Ｓ２３が（Ｓ２１、Ｓ２２、Ｓ２３）＝（１、０、０）のときには、電圧制御型発振器３０４からのクロックを３分周して（分周比＝３）、抽出クロックとして出力する。
【００６７】
＜ＰＬＬ回路３のオープンループゲインの調整＞
次に、図１に示した本実施の形態の光ディスク再生装置において、ＰＬＬ回路３のオープンループゲインの調整を説明する。
【００６８】
本実施の形態では、基準振幅値として保持されたアナログ再生信号の最大振幅（α）を基準として、アナログ再生信号の振幅変化量（振幅の減少量）に応じて、ＰＬＬ回路３のオープンループゲインが調整される。以下、図９を参照しつつ説明する。
【００６９】
時刻ｔ１付近の時刻以前においては、ピックアップ６は光ディスク上のキズや汚れの影響が無く、アナログ再生信号の振幅は正常である。このとき、図２に示したＰＬＬゲイン制御回路１の積算回路１０３から出力される振幅変化量は小さくて、図３に示した所定量Ｅｕｂ以下である。従って、図３に示したように、ゲイン演算回路１０４から出力されるＰＬＬゲイン係数ＧＳは所定値Ｖｂとなる（ＧＳ＝Ｖｂ）。これにより、制御信号生成回路１０５からのゲイン制御信号は、図４に示したように、（Ｓ１１、Ｓ１２、Ｓ１３）＝（１、１、１）、（Ｓ２１、Ｓ２２、Ｓ２３）＝（１、１、１）、（Ｓ３１、Ｓ３２、Ｓ３３）＝（１、１、１）、（Ｓ４１、Ｓ４２、Ｓ４３）＝（１、０、０）となる。
【００７０】
このゲイン制御信号に応答して、位相比較器３０１は、図６に示すように、ディスク再生信号の各エッジ毎に、活性状態のＵＰ信号及びＤＯＷＮ信号を出力する。
【００７１】
また、図５に示した定電流回路３０２では、６個のスイッチＳＷ１−ＳＷ６がオンになり、活性状態のＵＰ信号又はＤＯＷＮ信号に応答して、電流量（Ｉ１＋Ｉ２＋Ｉ３）の電流を出力ノードＮ３０に供給又は引き抜く。
【００７２】
更に、フィルタ回路３０３では、スイッチＳＷ１１がオンになり、一方、スイッチＳＷ１２及びＳＷ１３がオフになる。これにより、定電流回路３０２の出力ノードＮ３０とノードＮ４０との間の合成抵抗値が抵抗Ｒ１の抵抗値となる。
【００７３】
更に、分周器３０５は、分周比を”１”にする。即ち、分周器３０５は、電圧制御型発振器３０４からの抽出クロックを１分周して（分周せずに）、抽出クロックをそのまま出力する。
【００７４】
以上により、時刻ｔ１付近の時刻以前、即ち、正常時におけるＰＬＬ回路３のオープンループゲインは、図１０に示すように、オープンループゲインＧ１となる。
【００７５】
図９の時刻ｔ１付近において、光ディスク４のキズや汚れの影響でアナログ再生信号の振幅値が減少し始める。そして、時刻ｔ１を越えると、図２に示したＰＬＬゲイン制御回路１の積算回路１０３から出力される振幅変化量が増加して、図３の所定量Ｅｕｂを超える。振幅変化量が所定量Ｅｕｂを超えると、図３に示したように、ゲイン演算回路１０４から出力されるＰＬＬゲイン係数ＧＳが所定値Ｖｂよりも低下する（Ｖ１≦ＧＳ＜Ｖｂ）。これにより、制御信号生成回路１０５からのゲイン制御信号は、図４に示したように、（Ｓ１１、Ｓ１２、Ｓ１３）＝（１、１、０）、（Ｓ２１、Ｓ２２、Ｓ２３）＝（１、１、０）、（Ｓ３１、Ｓ３２、Ｓ３３）＝（１、１、０）、（Ｓ４１、Ｓ４２、Ｓ４３）＝（１、１、０）となる。
【００７６】
このゲイン制御信号に応答して、位相比較器３０１は、図７に示すように、ディスク再生信号の１エッジおきの各エッジ（即ち、各立上りエッジ又は各立下りエッジ）毎に、活性状態のＵＰ信号及びＤＯＷＮ信号を出力する。即ち、位相比較器３０１は、ディスク再生信号の位相と抽出クロックの位相との比較頻度を少なくする。
【００７７】
また、定電流回路３０２では、スイッチＳＷ１、ＳＷ２、ＳＷ４、ＳＷ５がオンになり、スイッチＳＷ３、ＳＷ６がオフになる。これにより、定電流回路３０２は、活性状態のＵＰ信号又はＤＯＷＮ信号に応答して、電流量（Ｉ１＋Ｉ２）の電流を出力ノードＮ３０に供給又は引き抜く。即ち、定電流回路３０２は、出力ノードＮ３０に供給又は引き抜く電流量を少なくする。
【００７８】
更に、フィルタ回路３０３では、スイッチＳＷ１１及びＳＷ１２がオンになり、スイッチＳＷ１３がオフになる。これにより、定電流回路３０２の出力ノードＮ３０とノードＮ４０との間の合成抵抗値は、抵抗Ｒ１と抵抗Ｒ２とを並列接続したときの合成抵抗値となる。即ち、フィルタ回路３０３は合成抵抗値を小さくする。
【００７９】
加えて、分周器３０５は分周比を”２”にする。即ち、分周器３０５は分周比を大きくする。これにより、分周器３０５は、電圧制御型発振器３０４からの抽出クロックを２分周して、抽出クロックとして出力する。
【００８０】
ここで、位相比較器３０１による位相比較頻度、定電流回路３０２により供給又は引き込まれる電流の電流量、フィルタ回路３０３の合成抵抗値、及び分周器３０５の分周比と、ＰＬＬ回路３のオープンループゲインとの間には、次のような関係がある。
【００８１】
オープンループゲイン∝（位相比較頻度×電流量×合成抵抗値）／分周比
従って、図９の時刻ｔ１から時刻ｔ２までのＰＬＬ回路３のオープンループゲインは、時刻ｔ１付近の時刻以前におけるオープンループゲインＧ１よりも低下して、図１０に示したオープンループゲインＧ２となる。
【００８２】
図９の時刻ｔ２を越えると、図２に示したＰＬＬゲイン制御回路１の積算回路１０３から出力される振幅変化量は、所定量Ｅｕ１を超える。振幅変化量が所定量Ｅｕ１を超えると、図３に示したように、ゲイン演算回路１０４から出力されるＰＬＬゲイン係数ＧＳは所定値Ｖ１よりも低下する（Ｖａ≦ＧＳ＜Ｖ１）。これにより、制御信号生成回路１０５からのゲイン制御信号は、図４に示したように、（Ｓ１１、Ｓ１２、Ｓ１３）＝（１、０、０）、（Ｓ２１、Ｓ２２、Ｓ２３）＝（１、０、０）、（Ｓ３１、Ｓ３２、Ｓ３３）＝（１、０、０）、（Ｓ４１、Ｓ４２、Ｓ４３）＝（１、１、１）となる。
【００８３】
このゲイン制御信号に応答して、位相比較器３０１は、図８に示すように、ディスク再生信号の２エッジおきの各エッジ毎に、活性状態のＵＰ信号及びＤＯＷＮ信号を出力する。即ち、位相比較器３０１は、ディスク再生信号の位相と抽出クロックの位相との比較頻度を更に少なくする。
【００８４】
また、定電流回路３０２では、スイッチＳＷ１、ＳＷ４がオンになり、スイッチＳＷ２、ＳＷ３、ＳＷ５、ＳＷ６がオフになる。これにより、定電流回路３０２は、活性状態のＵＰ信号又はＤＯＷＮ信号に応答して、電流量Ｉ１の電流を出力ノードＮ３０に供給又は引き抜く。即ち、定電流回路３０２は、出力ノードＮ３０に供給又は引き抜く電流量を更に少なくする。
【００８５】
更に、フィルタ回路３０３では、全てのスイッチＳＷ１１−ＳＷ１３がオンになる。これにより、定電流回路３０２の出力ノードＮ３０とノードＮ４０との間の合成抵抗値は、３個の抵抗Ｒ１−Ｒ３を並列接続したときの合成抵抗値となる。即ち、フィルタ回路３０３は合成抵抗値を更に小さくする。
【００８６】
加えて、分周器３０５は分周比を”３”にする。即ち、分周器３０５は分周比を更に大きくする。これにより、分周器３０５は、電圧制御型発振器３０４からの抽出クロックを３分周して、抽出クロックとして出力する。
【００８７】
以上により、図９の時刻ｔ２から時刻ｔ３までのＰＬＬ回路３のオープンループゲインは、時刻ｔ１からｔ２までにおけるオープンループゲインＧ２よりも更に低下して、図１０に示すように、オープンループゲインＧ３となる。
【００８８】
図９の時刻ｔ３を過ぎると、ピックアップ６は光ディスク上のキズや汚れ上を離れ始めており、アナログ再生信号の振幅が増加し始める。これにより、図２に示したＰＬＬゲイン制御回路１の積算回路１０３から出力される振幅変化量も、減少し始める。そして、時刻ｔ４を越えると、積算回路１０３から出力される振幅変化量は、所定量Ｅｄ１よりも小さくなる。振幅変化量が所定量Ｅｄ１よりも小さくなると、図３に示したように、ゲイン演算回路１０４から出力されるＰＬＬゲイン係数ＧＳは、所定値Ｖ１よりも大きくなる（Ｖ１≦ＧＳ＜Ｖｂ）。これにより、制御信号生成回路１０５からのゲイン制御信号は、図４に示したように、（Ｓ１１、Ｓ１２、Ｓ１３）＝（１、１、０）、（Ｓ２１、Ｓ２２、Ｓ２３）＝（１、１、０）、（Ｓ３１、Ｓ３２、Ｓ３３）＝（１、１、０）、（Ｓ４１、Ｓ４２、Ｓ４３）＝（１、１、０）となる。
【００８９】
このゲイン制御信号に応答して、位相比較器３０１は、ディスク再生信号の位相と抽出クロックの位相との比較頻度を多くし、定電流回路３０２は出力ノードＮ３０に供給又は引き抜く電流量を多くする。更に、フィルタ回路３０３は合成抵抗値を大きくし、分周器３０５は分周比を小さくする。
【００９０】
以上により、図９の時刻ｔ４から時刻ｔ５までのＰＬＬ回路３のオープンループゲインは、時刻ｔ４までのオープンループゲインＧ３よりも上昇して、図１０に示したように、オープンループゲインＧ２となる。
【００９１】
図９の時刻ｔ５を越えると、図２に示したＰＬＬゲイン制御回路１の積算回路１０３から出力される振幅変化量は、所定量Ｅｄｂよりも小さくなる。振幅変化量が所定量Ｅｄｂよりも小さくなると、図３に示したように、ゲイン演算回路１０４から出力されるＰＬＬゲイン係数ＧＳは所定値Ｖｂになる（ＧＳ＝Ｖｂ）。これにより、制御信号生成回路１０６からのゲイン制御信号は、図４に示したように、（Ｓ１１、Ｓ１２、Ｓ１３）＝（１、１、１）、（Ｓ２１、Ｓ２２、Ｓ２３）＝（１、１、１）、（Ｓ３１、Ｓ３２、Ｓ３３）＝（１、１、１）、（Ｓ４１、Ｓ４２、Ｓ４３）＝（１、０、０）となる。
【００９２】
このゲイン制御信号に応答して、位相比較器３０１は、ディスク再生信号の位相と抽出クロックの位相との比較頻度を更に多くし、定電流回路３０２は出力ノードＮ３０に供給又は引き抜く電流量を更に多くする。また、フィルタ回路３０３は合成抵抗値を更に大きくし、分周器３０５は分周比を更に小さくする。
【００９３】
以上により、図９の時刻ｔ５以降のＰＬＬ回路３のオープンループゲインは、時刻ｔ５までのオープンループゲインＧ２よりも更に上昇して、図１０に示したように、オープンループゲインＧ１となり、正常時のオープンループゲインに戻る。このように、アナログ再生信号が正常な振幅へ復帰する際には、ＰＬＬ回路３のオープンループゲインは早めに復帰する。
【００９４】
また、例外として、図２に示した正規化回路１０１によって正規化されたアナログ再生信号の振幅値が所定値Ｔｈを下回った（アナログ再生信号の振幅値＜Ｔｈ）とき、及び、欠落検出回路２から欠落信号が出力されたときには、図４に示したように、制御信号生成回路１０５は、ゲイン制御信号Ｓ３１−Ｓ３３を（Ｓ３１＝０、Ｓ３２＝０、Ｓ３３＝０）に切り替え、固定する。これに応答して、図５に示した定電流回路３０２では、スイッチＳＷ１−ＳＷ６がオフになって、フィルタ回路３０３の出力がホールドされ、発振周波数が固定された抽出クロックが分周器３０５から得られる。この結果、信頼性のないランダムなディスク再生信号に起因して抽出クロックが乱されるのを、更に防止することができる。
【００９５】
以上説明したように、本実施の形態では、次の効果が得られる。
【００９６】
すなわち、光ディスク４上のキズや汚れなどに起因して光ディスク４からの戻り光が少なくなると、アナログ再生信号の振幅値が減少し、ジッタの増大などが生じて、データスライサ８からのディスク再生信号の信頼性は低くなる。このような信頼性の低いディスク再生信号に対して正常時と同様のオープンループゲインでＰＬＬ回路３において抽出クロックを生成する場合には、抽出クロックのジッタが増加し、結果として、読み取りエラーが多発してしまう。
【００９７】
しかし、本実施の形態の光ディスク再生装置では、光ディスク４からの戻り光が少なくなって、アナログ再生信号の振幅が減少し、アナログ再生信号の振幅変化量が所定量を超えると、ＰＬＬゲイン制御回路１は、オープンループゲインを低下させる制御信号Ｓ１１−Ｓ１３、Ｓ２１−Ｓ２３、Ｓ３１−Ｓ３３、Ｓ４１−Ｓ４３をＰＬＬ回路３に出力する。これに応答して、ＰＬＬ回路３では、位相比較器３０１での位相比較頻度を少なく、定電流回路３０２の電流量を少なく、フィルタ回路３０３の合成抵抗値を小さく、分周器３０５の分周比を大きくする。これにより、ＰＬＬ回路３のオープンループゲインが正常時よりも低下し、ディスク再生信号に対するＰＬＬ回路３の追従特性が低下する。従って、データスライサ８からの信頼性の低いディスク再生信号に対しても、安定した抽出クロックが得られる。その結果、ディスク読み取りエラーを低減することができる。
【００９８】
以上、本実施の形態の光ディスク再生装置を説明したが、本発明はこの実施の形態に限定されるものではない。例えば、本実施の形態では、位相比較器３０１による位相比較頻度、定電流回路３０２の電流量、フィルタ回路３０３の合成抵抗値、及び分周器３０５の分周比の全てをアナログ再生信号の振幅変化量に応じて切り替えたが、これらのうちの一部のみを切り替えて、ＰＬＬ回路３のオープンループゲインを調整してもよいのは勿論である。
【００９９】
また、位相比較器３０１による位相比較頻度、定電流回路３０２の電流量、フィルタ回路３０３の合成抵抗値、及び分周器３０５の分周比を、アナログ再生信号の振幅変化量に応じて組み合わせることにより、ＰＬＬ回路３のオープンループゲインを更に細かく調整することができる。例えば、図１１に示すように、入力された振幅変化量に応じた９つのＰＬＬゲイン係数ＧＳ（Ｖｂ、Ｖ７−Ｖ１、Ｖａ）をゲイン演算回路１０４によって生成しても良い。この場合には、制御信号生成回路１０５が、前記ＰＬＬゲイン係数ＧＳ（Ｖｂ、Ｖ７−Ｖ１、Ｖａ）に応じて、図１２に示すようなゲイン制御信号Ｓ１１−Ｓ１３、Ｓ２１−Ｓ２３、Ｓ３１−Ｓ３３、Ｓ４１−Ｓ４３を生成するので、上述の実施の形態におけるよりも更に細かくＰＬＬ回路３のオープンループゲインを調整することができる。
【０１００】
更に、位相比較器３０１における位相比較の方式は、ディスク再生信号と抽出クロックとの位相差を信号ＵＰ又は信号ＤＯＷＮの幅で得ることができる他の方式であってもよい。
【０１０１】
加えて、本実施の形態では、定電流回路３０２、フィルタ回路３０３、及び電圧制御型発振器３０４をアナログ回路で実現して、アナログ量により位相制御を行うＰＬＬ回路３を構成したが、これに代えて、図１３に示すように、ディスク再生信号と抽出クロックとの位相差をデジタル値で検出する位相比較器５０と、前記位相比較器５０により検出された位相差に基づいて所定の演算を行うループフィルタ回路（演算回路）５１と、このループフィルタ回路５１の演算結果に応じた周波数の抽出クロックを発生するクロック発生回路５２とを設けて、抽出クロック生成までをデジタル演算により行うデジタル方式のＰＬＬ回路を構成しても良い。この場合には、デジタル演算の際の係数などをゲイン制御信号に応じて調整することにより、上述した実施の形態と同様の作用効果を得ることができる。
【０１０２】
また、本実施の形態では、ＰＬＬゲイン制御回路１において基準振幅値αを設定して、基準振幅値αとアナログ再生信号の振幅値との差分量により振幅変化量を検出したが、所定時点から他の所定時点までの期間のアナログ再生信号の振幅値の差を用いるなど、基準振幅値αを設定しない他の方法で振幅変化量を検出しても良いのは言うまでもない。
【０１０３】
更に、本実施の形態では、ＰＬＬゲイン制御回路１において基準振幅値を設定して、基準振幅値とアナログ再生信号の振幅値の差分量である振幅変化量を元に、ゲイン演算回路１０４にてＰＬＬゲイン係数ＧＳを設定したが、振幅変化量に代えて、正規化回路１０１から出力されたアナログ再生信号の振幅値自体を用いて、振幅が小さくなるとＰＬＬゲイン係数ＧＳを小さく設定して、オープンループゲインを低下させ、一方、振幅が大きくなるとＰＬＬゲイン係数ＧＳを大きく設定して、オープンループゲインを上昇させるような構成を採用しても良い。
【０１０４】
加えて、本実施の形態では、アナログ再生信号振幅検出回路１０にてアナログ再生信号の最大レベル側のエンベローブを検出したが、ピックアップ６がトラッキングの最適ポイントからずれたことによってアナログ再生信号の信頼性が低下した場合には、アナログ再生信号の最小レベル側のエンベローブが上昇するため、アナログ再生信号振幅検出回路１０にてアナログ再生信号の最小レベル側のエンベローブを検出し、コンパレータ１０２の基準振幅値としてディスク起動時のアナログ再生信号の最小振幅レベル値を記憶しておき、コンパレータ１０２で（アナログ再生信号の振幅値−基準振幅値）の差分を振幅変化量として得ても良い。
【０１０５】
また、本実施の形態では、ＰＬＬ回路３は、光ディスク上のキズや汚れなどの影響でディスク再生信号の信頼性が低下した際に、ＰＬＬ回路のオープンループゲインを正常時よりも低下させて、ディスク再生信号に対する抽出クロックの追従特性を低下させたが、ＰＬＬ回路３のカットオフ周波数（図１０に示したｆｃ）を下げることにより、ディスク再生信号に対する抽出クロックの追従性を低下させても良い。
【０１０６】
【発明の効果】
以上説明したように、請求項１〜２６記載の発明の光ディスク再生装置によれば、光ディスク上のキズや汚れなどに起因して、アナログ再生信号振幅検出回路によって検出されたディスク再生信号の信頼性が低くなった場合には、ＰＬＬ回路のループゲインを低下側に変更して、ＰＬＬ回路の追従特性を低くしたので、安定した抽出クロックを得て、ディスク読み取りエラーを低減することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態の光ディスク再生装置の全体構成を示すブロック図である。
【図２】同光ディスク再生装置に備えるＰＬＬゲイン制御回路の内部構成を示すブロック図である。
【図３】同ＰＬＬゲイン制御回路のゲイン演算回路へ入力される振幅変化量と、出力されるＰＬＬゲイン係数との関係を示す図である。
【図４】同ＰＬＬゲイン制御回路に備える制御信号生成回路から出力されるゲイン制御信号を示す図である。
【図５】同光ディスク再生装置に備えるＰＬＬ回路の内部構成を示すブロック図である。
【図６】同位相比較器においてディスク再生信号の各エッジで位相比較を行う場合のタイミングチャート図である。
【図７】同位相比較器においてディスク再生信号の１エッジおきに位相比較を行う場合のタイミングチャート図である。
【図８】同位相比較器においてディスク再生信号の２エッジおきに位相比較を行う場合のタイミングチャート図である。
【図９】光ディスク上のキズや汚れに起因するアナログ再生信号の振幅の変化を示す図である。
【図１０】光ディスク再生装置に備えるＰＬＬ回路のオープンループゲイン特性を示す図である。
【図１１】本実施の形態の変形例を示す光ディスク再生装置において、ＰＬＬゲイン制御回路のゲイン演算回路へ入力される振幅変化量と、出力されるＰＬＬゲイン係数との関係を示す図である。
【図１２】同変形例において、ＰＬＬゲイン制御回路に備える制御信号生成回路から出力されるゲイン制御信号を示す図である。
【図１３】デジタル方式のＰＬＬ回路の構成を示すブロック図である。
【符号の説明】
１                                              ＰＬＬゲイン制御回路（ゲイン制御回路）
２                                              欠落検出回路
３                                              ＰＬＬ回路
４                                              光ディスク
５                                              スピンドルモータ
６                                              ピックアップ
７                                              ＲＦアンプ
８                                              データスライサ（２値化回路）
９                                              Ａ／Ｄ変換器
１０                                          アナログ再生信号振幅検出回路
１０１                                      正規化回路
１０２                                      コンパレータ
１０３                                      積算回路
１０４                                      ゲイン演算回路
１０５                                      制御信号生成回路
３０１                                      位相比較器
３０２                                      定電流回路
３０３                                      フィルタ回路
３０４                                      電圧制御型発振器
３０５                                      分周器
Ｒ１〜Ｒ３                              抵抗
Ｃ１                                          キャパシタ
Ｓ１１〜Ｓ１３、
Ｓ２１〜Ｓ２３、
Ｓ３１〜Ｓ３３、
Ｓ４１〜Ｓ４３            ゲイン制御信号（制御信号）
Ｇ１〜Ｇ３                              オープルループゲイン
α                                              基準振幅値
【図１】
2004220736.tif 000003
【図２】
2004220736.tif 000004
【図３】
2004220736.tif 000005
【図４】
2004220736.tif 000006
【図５】
2004220736.tif 000007
【図６】
2004220736.tif 000008
【図７】
2004220736.tif 000009
【図８】
2004220736.tif 000010
【図９】
2004220736.tif 000011
【図１０】
2004220736.tif 000012
【図１１】
2004220736.tif 000013
【図１２】
2004220736.tif 000014
【図１３】
2004220736.tif 000015