(57)【要約】【課題】本発明は、特に、低電圧・大電流の高速回路を構成する半導体チップに於いて、許容される電源電圧の変動幅に対して十分なマージンを確保でき、これにより安定動作を保証できる電源パターン構造とした回路基板および電子機器を提供することを課題とする。【解決手段】電源導体１１，１２，１３，１４のパターン形状を、少なくとも電源供給端（Ｐ）と負荷接続端（Ｌ）とを結ぶ電子軌道間に存在するパターン角部について円弧状に面取りしたパターン形状として、電源導体の直列抵抗、インピーダンスの低減化を図る。【選択図】　　図１
2004039686.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも電源供給端と負荷接続端とを具備する回路基板において、
前記電源供給端と負荷接続端とを結ぶ電子軌道間に存在するパターンを具備し、前記パターンが有する角部を円弧状に面取りしたことを特徴とする回路基板。
【請求項２】
電子デバイスが搭載される回路基板において、
外部の電源供給部から電源を入力する電源供給端と、
前記電子デバイスと接続され、前記電子デバイスへ電源を供給する負荷接続端と、
前記電源供給端と前記負荷接続端とを結ぶ電源パターンとを具備し、
前記電源パターンが有するパターン角部を円弧状に面取りしたことを特徴とする回路基板。
【請求項３】
電源供給端と負荷接続端とを有する電源パターンの輪郭を全周に亘って曲面形成したことを特徴とする請求項１記載の回路基板。
【請求項４】
電源供給端と負荷接続端とを有する電源パターンの輪郭を直線部分を除き全周に亘って曲面形成したことを特徴とする請求項１記載の回路基板。
【請求項５】
前記電源供給端と負荷接続端との間のパターン形状を左右対称にした請求項１記載の回路基板。
【請求項６】
ＣＰＵと、
前記ＣＰＵが搭載される基板と、
前記ＣＰＵに動作用電源を供給する電源部と、
前記基板上で前記電源部の出力電源を前記ＣＰＵに供給する、パターンが有する角部を円弧状に面取りした電源導体と
を具備したことを特徴とする電子機器。
【請求項７】
半導体メモリと、
前記半導体メモリが搭載される基板と、
前記半導体メモリに動作用電源を供給する電源部と、
前記基板上で前記電源部の出力電源を前記半導体メモリに供給する、パターンが有する角部を円弧状に面取りした電源導体と
を具備したことを特徴とする電子機器。
【請求項８】
前記電源導体は、少なくとも前記電源部の電源供給端と前記ＣＰＵの電源入力端とを結ぶ電子軌道間に存在するパターン角部をＲ面取り若しくはＣ面取りしたパターン形状により構成される請求項６または７記載の電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、特に、低電圧・大電流の動作用電源を必要とする電子回路を具備する機器に適用して好適な回路基板および電子機器に関する。
【０００２】
【従来の技術】
従来、電子機器内の電源回路に於ける、プリント基板上の電源導体は、導体箔プレーンを用いており、曲げ角を９０度ないしは４５度とした直線で導体箔プレーンの外周部が構成されている。従来のこの種電源導体の各種パターン形状を図３（ａ）〜（ｄ）に示している。図３（ａ）〜（ｄ）に示す各種パターン形状の電源導体２１，２２，２３，２４には、それぞれ動作用電源の電源供給端（Ｐ）となるスルーホールと、負荷体の電源接続端（Ｌ）となるスルーホールが設けられ、電源供給端（Ｐ）となるスルーホールには、例えば図２に示すように、電源供給部３１の電源出力端（リード端子）が端子接続され、電源接続端（Ｌ）となるスルーホールには、例えば図２に示すように、ＣＰＵ、半導体メモリ等の負荷体の電源入力端（リード端子）が接続される。
【０００３】
近年、コンピュータ等の電子機器に用いられる、ＣＰＵをはじめ各種ＬＳＩの低電圧、高クロック化が著しく、これに伴って動作用電源の電流が著しく増加してきた。更に、これに伴い、動作電源電圧の許容される電圧変動範囲も狭くなってきた。例えば、動作用電源電圧が１Ｖ、最大消費電流が１０Ａ程度の高性能ＣＰＵに於いては、安定した動作を確保するため、電圧変動幅を数ミリボルト乃至十数ミリボルト程度の範囲内にとどめることが望まれる。更に加えて、扱うクロック周波数もライン長に起因する信号の伝搬遅れの計算にチップのボンディングワイヤを含めなければならない程度にまで著しく高くなり、このクロック周波数に追随する電源電流の急速な変動に伴う共振、輻射ノイズ、反射ノイズ等、種々の問題が惹起されてきた。よって電源の出力端からＬＳＩの電源ピンまでの電源パターン抵抗による電圧ドロップも無視できなくなっている。従来では、この電源パターンの電圧ドロップ分を単純に「（抵抗率×長さ）／断面積」のみで求めていたが、近年では、電源導体の形状による電流密度のアンバランスが与える影響等も無視できない状況になってきた。
【０００４】
【発明が解決しようとする課題】
上述したように、近年ではＣＰＵをはじめ各種ＬＳＩの低電圧、高クロック化が急速に進み、既存の電源回路構成では満足する結果が得られないという問題が生じた。
【０００５】
本発明は上記実情に鑑みなされたもので、低電圧、大電流の半導体回路を安定して動作させることのできる回路基板および電子機器を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、電源導体の外形形状を曲形にすること、電源供給元からＬＳＩ等の負荷体までの経路を左右（上下）対称にすることで、電流密度のバランスをとり、導体インピーダンスの低い電源導体形状としたことを特徴とする。
【０００７】
本発明は、基本構成として、電源導体のパターン形状を、少なくとも電源供給端（Ｐ）と負荷接続端（Ｌ）とを結ぶ電子軌道間に存在するパターン角部について円弧状に面取りしたパターン形状として、電源導体の直列抵抗、インピーダンスの低減化を図る。これにより、特に、低電圧・大電流の高速回路を構成する半導体チップに於いて、許容される電源電圧の変動幅に対して十分なマージンを確保し安定動作を保証できる。
【０００８】
即ち、本発明は、電源供給端と負荷接続端とを具備する電源パターンを具備した回路基板に於いて、少なくとも電源供給端と負荷接続端とを結ぶ電子軌道間に存在するパターンの角部を円弧状に面取りした電源パターン構造としたことを特徴とする。
【０００９】
また、本発明は、半導体チップに動作用電源を供給する電源パターンを具備した回路基板に於いて、半導体チップに動作用電源を供給する電源パターンの電子軌道間に存在する電源パターンの角部を円弧状に面取りしたことを特徴とする。
【００１０】
また、本発明は、電源供給端と負荷接続端とを具備する電源パターンを具備した回路基板に於いて、電源供給端と負荷接続端とを有する電源パターンの輪郭を全周に亘って曲面形成したことを特徴とする。
【００１１】
また、本発明は、電源供給端と負荷接続端とを具備する電源パターンを具備した回路基板に於いて、電源供給端と負荷接続端とを有する電源パターンの輪郭を直線部分を除き全周に亘って曲面形成したことを特徴とする。
【００１２】
また、本発明は、前記回路基板に於いて、電源パターンの電源供給端と負荷接続端との間のパターン形状を左右対称にしたことを特徴とする。
【００１３】
また、本発明は、ＣＰＵと、前記ＣＰＵが搭載される基板と、前記ＣＰＵに動作用電源を供給する電源部と、前記基板上で前記電源部の出力電源を前記ＣＰＵに供給する、パターン角部を円弧状に面取りした電源導体とを具備した電子機器を特徴とする。
【００１４】
また、本発明は、半導体メモリと、前記半導体メモリが搭載される基板と、前記半導体メモリに動作用電源を供給する電源部と、前記基板上で前記電源部の出力電源を前記半導体メモリに供給する、パターン角部を円弧状に面取りした電源導体とを具備した電子機器を特徴とする。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００１６】
図１（ａ）〜（ｄ）はそれぞれ本発明の実施形態に於ける電源導体の各種パターン形状を示す平面図であり、図２（ａ）〜（ｄ）に示す従来構成による電源導体の各種パターン形状と対比させて示している。
【００１７】
図１（ａ）〜（ｄ）に示す各種パターン形状の電源導体１１，１２，１３，１４は、それぞれ動作用電源の電源供給端（Ｐ）となるスルーホールと、負荷体の電源接続端（Ｌ）となるスルーホールとを有する。電源供給端（Ｐ）となるスルーホールには、図３に示すように、電源供給部３１の電源出力端（リード端子）が端子接続され、電源接続端（Ｌ）となるスルーホールには、図３に示すように、ＣＰＵ、半導体メモリ等の負荷体の電源入力端（リード端子）が端子接続される。
【００１８】
図１（ａ）に示す電源導体１１は、電源供給端（Ｐ）と負荷接続端（Ｌ）とを有する電源パターンの輪郭を直線部分を除き全周に亘って曲面形成している。図１（ｂ）に示す電源導体１２は、電源供給端（Ｐ）と負荷接続端（Ｌ）とを有する電源パターンの輪郭を障害物３０を避けたコ状の切欠き部分に於ける各角部を含めて直線部分を除き曲面形成している。図１（ｃ）に示す電源導体１３は、電源供給端（Ｐ）と負荷接続端（Ｌ）とを有する電源パターンの輪郭を左右対象形状にしている。図１（ｄ）に示す電源導体１４は、電源供給端（Ｐ）と負荷接続端（Ｌ）とを有する電源パターンの輪郭を電源供給端（Ｐ）から負荷接続端（Ｌ）に至る部分に於いて曲面形成している。
【００１９】
この図１（ａ）〜（ｄ）に示す各種パターン形状の電源導体１１，１２，１３，１４は、少なくとも電源供給端（Ｐ）と負荷接続端（Ｌ）とを結ぶ電子軌道間に存在するパターン角部を円弧状に面取りした電源パターン構造としている。更に、図１（ｃ）に示す電源導体１３のように、パターン形状を左右対象可能にする条件が整っている場合（銅箔配線のスペースに余裕がある場合）は、パターン形状を左右対称にしている。
【００２０】
ここで、図１（ｄ）に示す電源導体１４を例に本発明の作用を説明する。
【００２１】
電源導体１４上で電源供給端（Ｐ）から負荷接続端（Ｌ）へ移動する電子は、電源供給端（Ｐ）から負荷接続端（Ｌ）へ最短距離を通ろうとする。しかし、クーロンの法則により、電子間は斥力が作用するため、導体外側へ分散しながら負荷接続端（Ｌ）へと向かう。また、電流変動がある場合、磁界が発生し、表皮効果が起きる。よって、上記電源電流は、導体上に於いて更に外側へ分散しながら負荷接続端（Ｌ）へと向かう。
【００２２】
図３（ｄ）に示した従来技術よる電源導体２４の場合、分散しながら負荷接続端（Ｌ）へ向かう電子は、直線で形取られた導体エッジ部（Ｃｉ）で電流密度が高くなり、直流抵抗成分やインピーダンスの上昇の原因となる。
【００２３】
これに対して、図１（ｄ）に示した電源導体１４は、上記導体エッジ部（Ｃｉ）をＣ面取りし、導体エッジ部（Ｃｏ）をＲ面取りして、分散する電子の軌道に沿った導体エッジ部を構成している。このように、電源供給端（Ｐ）と負荷接続端（Ｌ）とを結ぶ電子軌道間に存在するパターン角部を円弧状に面取りした電源パターン構造としたことで、電源供給端（Ｐ）と負荷接続端（Ｌ）とを結ぶ電子軌道間のすべての場所での電流密度を均一にし、直流抵抗成分やインピーダンスの低減が可能である。更に、図１（ｃ）に示す電源導体１３のように、電源供給端（Ｐ）と負荷接続端（Ｌ）とを有する電源パターンの輪郭を左右対象形状に構成することで、直列抵抗、インピーダンスの低減を実現できる。３次元導体形状に於いても、曲形形状、左右（上下）対称な導体構成とすることで、直列抵抗、インピーダンスの低減を実現できる。
【００２４】
このようにして、直列抵抗、インピーダンスの低減化を図ることにより、特に、低電圧・大電流の高速回路を構成する半導体チップに於いて、許容される電源電圧の変動幅に対して、十分なマージンを確保でき、これにより安定動作を保証できる。
【００２５】
更に、ここで図２を参照して、上記図１に示す本発明の実施形態による各種パターン形状の電源導体１１，１２，１３，１４と、図３に示す従来技術による電源導体２１，２２，２３，２４との電気特性上の差異について説明する。
【００２６】
図２は上記各電源導体の電源供給端（Ｐ）から負荷接続端（Ｌ）へ至る動作電源電圧の損失について給電線路をモデル化して示したもので、ここでは、電源供給部３１で生成され出力された、例えば１Ｖ、１０Ａの電源が、上記した電源供給端（Ｐ）と負荷接続端（Ｌ）とを有する電源導体３２、及び電源導体３２から負荷体に至る導電路（この例では半導体パッケージを含む導電路）３３を介して、負荷体となるＣＰＵ３４の電源入力端に、動作用電源として供給する場合の各給電線路をモデル化して示している。ここでは、電源導体３２の電源供給端（Ｐ）に於ける電源電圧をＶａ、電源導体３２の負荷接続端（Ｌ）に於ける電源電圧をＶｂ、導電路３３を介して負荷体となるＣＰＵ３４の電源入力端に印加された動作用電源電圧をＶｃで示している。
【００２７】
ここで、電源供給部３１より出力され、電源導体３２の負荷接続端（Ｌ）より出力される電源電圧の低下分（電圧損失）をｄｒとすると、電源導体３２を上記した本発明の実施形態によるパターン形状として、直列抵抗、インピーダンスの低減化を図ることにより、ｄｒの値を低く抑えることができ、従ってＣＰＵ３４に許容される電源電圧の変動幅に対して十分なマージンを確保でき、ＣＰＵ３４を安定して動作させることができる。ここでは負荷体としてＣＰＵを例に挙げたが、これに限らず、例えば低電圧・大電流で高速動作する半導体メモリ装置、若しくは低電圧・大電流で動作電源電圧変動が厳しく規制される各種の機能回路素子等に於いても上記した本発明の電源導体を用いることで、動作の安定化に寄与することができる。
【００２８】
尚、上記した本発明による電源導体のパターン形状は、図１に示した実施形態のパターン形状に限るものではなく、他のすべての電源導体に適用可能である。
【００２９】
【発明の効果】
以上詳記したように本発明によれば、低電圧、大電流の半導体回路を安定して動作させることのできる電源パターン構造とした回路基板および電子機器が提供できる。
【００３０】
更に本発明によれば、電源導体のパターン形状を、少なくとも電源供給端（Ｐ）と負荷接続端（Ｌ）とを結ぶ電子軌道間に存在するパターン角部について円弧状に面取りしたパターン形状とすることを基本構成として、電源導体の直列抵抗、インピーダンスの低減化を図ることにより、特に、低電圧・大電流の高速回路を構成する半導体チップに於いて、許容される電源電圧の変動幅に対して十分なマージンを確保でき、これにより安定動作を保証できる。
【図面の簡単な説明】
【図１】本発明の実施形態に於ける電源導体のパターン形状を示す平面図。
【図２】本発明の実施形態に於ける電子機器内の電源導体の導電作用を説明するためのブロック図。
【図３】従来の電源導体のパターン形状を示す平面図。
【符号の説明】
１１，１２，１３，１４…電源導体（銅箔パターン）
３１…電源供給部
３２…電源導体
３３…負荷側電源ライン
３４…負荷体（ＣＰＵ）
【図１】
2004039686.tif 000003
【図２】
2004039686.tif 000004
【図３】
2004039686.tif 000005