(57)【要約】【課題】高い耐ノイズ性能を有し、外部リークに対しても耐性の高い半導体センサを提供する。【解決手段】ｐ型半導体基板２の片側表面にｎ型層３ｂが形成され、ｎ型層３ｂにｐ型拡散抵抗素子５が形成された半導体センサ１００において、ｎ型層３ｂに印加される電位を、ｐ型半導体基板２に印加される電位より高く設定する。【選択図】　　　　図１
2004109112.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型半導体基板の片側表面にｎ型層が形成され、当該ｎ型層にｐ型拡散抵抗素子が形成された半導体センサにおいて、
前記ｎ型層に印加される電位が、前記ｐ型半導体基板に印加される電位より高いことを特徴とする半導体センサ。
【請求項２】
前記ｎ型層に印加される電位が、前記ｐ型拡散抵抗素子に印加される電位より高いことを特徴とする請求項１に記載の半導体センサ。
【請求項３】
前記ｎ型層に高濃度ｎ型拡散領域が形成され、
当該高濃度ｎ型拡散領域を介して、ｎ型層に電位が印加されることを特徴とする請求項１または２に記載の半導体センサ。
【請求項４】
前記ｎ型層にｐ型拡散領域が形成され、
当該ｐ型拡散領域を介して、ｎ型層に電位が印加されることを特徴とする請求項１または２に記載の半導体センサ。
【請求項５】
前記ｎ型層が、ｎ型エピタキシャル層であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体センサ。
【請求項６】
前記ｐ型半導体基板および前記ｎ型エピタキシャル層において、ｎ型エピタキシャル層を貫通し、ｐ型半導体基板に達する高濃度ｐ型拡散領域が形成され、
当該高濃度ｐ型拡散領域を介して、ｐ型半導体基板に電位が印加されることを特徴とする請求項５に記載の半導体センサ。
【請求項７】
前記高濃度ｐ型拡散領域が、前記ｐ型拡散抵抗素子を取り囲んで形成されることを特徴とする請求項６に記載の半導体センサ。
【請求項８】
前記ｎ型層が、ｎ型拡散層であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体センサ。
【請求項９】
前記ｐ型半導体基板に高濃度ｐ型拡散領域が形成され、
当該高濃度ｐ型拡散領域を介して、ｐ型半導体基板に電位が印加されることを特徴とする請求項８に記載の半導体センサ。
【請求項１０】
前記ｐ型拡散抵抗素子がピエゾ抵抗効果を利用する素子であり、
当該ピエゾ抵抗効果により、前記ｐ型半導体基板および前記ｎ型層に印加された圧力を検出することを特徴とする請求項１乃至９のいずれか１項に記載の半導体センサ。
【請求項１１】
前記ｐ型半導体基板における前記ｎ型層が形成された表面と反対側の表面に、異方性エッチングによるダイヤフラム部が形成されることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体センサ。
【請求項１２】
前記半導体センサを制御する回路部と、前記ｐ型拡散抵抗素子とが、集積化されることを特徴とする請求項１０または１１に記載の半導体センサ。
【請求項１３】
ｎ型半導体基板の片側表面にｐ型層が形成され、当該ｐ型層にｎ型拡散抵抗素子が形成された半導体センサにおいて、
前記ｐ型層に印加される電位が、前記ｎ型半導体基板に印加される電位より低いことを特徴とする半導体センサ。
【請求項１４】
前記ｐ型層に印加される電位が、前記ｎ型拡散抵抗素子に印加される電位より低いことを特徴とする請求項１３に記載の半導体センサ。
【請求項１５】
前記ｐ型層に高濃度ｐ型拡散領域が形成され、
当該高濃度ｐ型拡散領域を介して、ｐ型層に電位が印加されることを特徴とする請求項１３または１４に記載の半導体センサ。
【請求項１６】
前記ｐ型層にｎ型拡散領域が形成され、
当該ｎ型拡散領域を介して、ｐ型層に電位が印加されることを特徴とする請求項１３または１４に記載の半導体センサ。
【請求項１７】
前記ｐ型層が、ｐ型エピタキシャル層であることを特徴とする請求項１３乃至１６のいずれか１項に記載の半導体センサ。
【請求項１８】
前記ｎ型半導体基板および前記ｐ型エピタキシャル層において、ｐ型エピタキシャル層を貫通し、ｎ型半導体基板に達する高濃度ｎ型拡散領域が形成され、
当該高濃度ｎ型拡散領域を介して、ｎ型半導体基板に電位が印加されることを特徴とする請求項１７に記載の半導体センサ。
【請求項１９】
前記高濃度ｎ型拡散領域が、前記ｎ型拡散抵抗素子を取り囲んで形成されることを特徴とする請求項１８に記載の半導体センサ。
【請求項２０】
前記ｐ型層が、ｐ型拡散層であることを特徴とする請求項１３乃至１６のいずれか１項に記載の半導体センサ。
【請求項２１】
前記ｎ型半導体基板に高濃度ｎ型拡散領域が形成され、
当該高濃度ｎ型拡散領域を介して、ｎ型半導体基板に電位が印加されることを特徴とする請求項２０に記載の半導体センサ。
【請求項２２】
前記ｎ型拡散抵抗素子がピエゾ抵抗効果を利用する素子であり、
当該ピエゾ抵抗効果により、前記ｎ型半導体基板および前記ｐ型層に印加された圧力を検出することを特徴とする請求項１３乃至２１のいずれか１項に記載の半導体センサ。
【請求項２３】
前記ｎ型半導体基板における前記ｐ型層が形成された表面と反対側の表面に、異方性エッチングによるダイヤフラム部が形成されることを特徴とする請求項１３乃至２２のいずれか１項に記載の半導体センサ。
【請求項２４】
前記半導体センサを制御する回路部と、前記ｎ型拡散抵抗素子とが、集積化されることを特徴とする請求項２２または２３に記載の半導体センサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板表面に拡散抵抗素子が形成された半導体センサに関するもので、特に、拡散抵抗素子のピエゾ抵抗効果により圧力を検出する半導体圧力センサに関する。
【０００２】
【従来の技術】
半導体圧力センサとして、例えば特許第２８７１０６４号公報（特許文献１）に記載の半導体圧力センサが知られている。
【０００３】
図８（ａ），（ｂ）に、特許文献１に記載された半導体圧力センサを示す。図８（ａ）は半導体圧力センサの断面の模式図であり、図８（ｂ）は等価回路と各部に印加される電圧を示す図である。
【０００４】
図８（ａ）に示す半導体圧力センサ１０４は水圧を計測する圧力センサで、パイレックスガラス（商品名）でできた台座１ａ、台座１ａに接合されたｎ型Ｓｉ基板３ａ、ｎ型Ｓｉ基板３ａ表面にボロンをドープして形成された４個のピエゾ抵抗部５ａ、ｎ型Ｓｉ基板３ａ表面に形成された絶縁膜６ａ、信号電極７ａ、固定電位電極８ａを有している。尚、図８（ａ）においては、簡単化のために３個のピエゾ抵抗部５ａのみを図示した。Ｓｉ基板３ａのダイヤフラム部における台座１ａ側の表面は被測定媒体としての水に接触しており、水は図示しない導路を通じて外部に連通している。
【０００５】
絶縁膜６ａ上には、信号電極７ａ及び固定電位電極８ａと電極ピン（図示せず）とを接続するためのＡｌ配線層（図示せず）が形成されている。各ピエゾ抵抗部５ａは、ブリッジ接続されている。また、固定電位電極８ａとブリッジの最高電位端ＶＬとの間に、ＰＮ接合を逆バイアスするバイアス電圧Ｖｂが印加されている。これによって、ノイズ源からＰＮ接合空乏層の容量１２を通じて交流ノイズが混入するのを抑制している。
【０００６】
【特許文献１】特許第２８７１０６４号公報
【０００７】
【発明が解決しようとする課題】
前記のように、図８（ａ）に示した半導体圧力センサ１０４では交流ノイズの混入を抑制する工夫がなされている。しかしながら、例えば車に用いられる半導体圧力センサは、水圧計測用の圧力センサだけでなく、油圧や気圧を計測するための半導体圧力センサもある。従ってその構造も種々のものがあり、車への取り付け位置も多様化しており、より高い耐ノイズ性能が要求されてきている。
【０００８】
そこで本発明の目的は、高い耐ノイズ性能を有する半導体センサを提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の半導体センサは、ｐ型半導体基板の片側表面にｎ型層が形成され、当該ｎ型層にｐ型拡散抵抗素子が形成された半導体センサにおいて、ｎ型層に印加される電位がｐ型半導体基板に印加される電位より高いことを特徴としている。
【００１０】
ｐ型半導体基板とｎ型層の界面は、ＰＮ接合となっている。本発明では、ｎ型層に印加される電位がｐ型半導体基板に印加される電位より高いため、当該ＰＮ接合は逆バイアスされ、ｐ型半導体基板とｎ型層の界面に空乏層が形成される。この空乏層は容量素子として機能し、基板抵抗もしくは外付けの付加抵抗と共に作用して、外部からのノイズを抑制することができる。
【００１１】
請求項２に記載の発明は、ｎ型層に印加される電位が、ｐ型拡散抵抗素子に印加される電位より高いことを特徴としている。これによれば、ｐ型拡散抵抗素子とｎ型層の界面においても、逆バイアスされたＰＮ接合から発生する空乏層が形成される。従って、この空乏層においても外部からのノイズを抑制することができ、前記ｐ型半導体基板とｎ型層の界面に形成される空乏層と共に、２重にｐ型拡散抵抗素子をノイズから保護することができる。
【００１２】
請求項３に記載の発明は、ｎ型層に高濃度ｎ型拡散領域が形成され、当該高濃度ｎ型拡散領域を介して、ｎ型層に電位が印加されることを特徴としている。これによれば、高濃度ｎ型拡散領域を介してｎ型層にオーミックに配線が接続され、設定した電位をｎ型層に確実に印加することができる。
【００１３】
請求項４に記載の発明は、ｎ型層にｐ型拡散領域が形成され、当該ｐ型拡散領域を介して、ｎ型層に電位が印加されることを特徴としている。これによれば、ｐ型拡散領域をｐ型拡散抵抗素子と同時に形成することができ、製造コストを低減することができる。尚、ｐ型拡散領域とｎ型層の界面はＰＮ接合となるため、当該ＰＮ接合の電圧降下を考慮して、ｎ型層に印加する電位を設定する。
【００１４】
請求項５に記載の発明は、前記ｎ型層が、ｎ型エピタキシャル層であることを特徴としている。これによれば、ｐ型半導体基板とｎ型層の界面はｐ型半導体基板とｎ型エピタキシャル層の界面となり、基板全体に広がる。従って、ＰＮ接合界面に形成される空乏層も基板全体に広がり、広い領域で外部からのノイズを抑制することができる。
【００１５】
請求項６に記載の発明は、ｐ型半導体基板およびｎ型エピタキシャル層において、ｎ型エピタキシャル層を貫通し、ｐ型半導体基板に達する高濃度ｐ型拡散領域が形成され、当該高濃度ｐ型拡散領域を介して、ｐ型半導体基板に電位が印加されることを特徴としている。これによれば、高濃度ｐ型拡散領域を介してｐ型半導体基板にオーミックに配線が接続され、設定した電位をｐ型半導体基板に確実に印加することができる。
【００１６】
請求項７に記載の発明は、高濃度ｐ型拡散領域がｐ型拡散抵抗素子を取り囲んで形成されることを特徴としている。これによれば、ｐ型拡散領域は前記のようにｐ型半導体基板に対するオーミック配線接続として機能するだけでなく、ｐ型拡散抵抗素子を取り囲んで形成されているため外部からのノイズに対するシールドとして機能する。また、ｐ型拡散抵抗素子が形成されたｎ型エピタキシャル層は、ｐ型拡散領域とｐ型半導体基板でアイソレーションされているため、基板端面でのリークに対しても電位が安定する。従って、ｐ型拡散抵抗素子における外部からのノイズの影響をより低減することができる。
【００１７】
請求項８に記載の発明は、前記ｎ型層が、ｎ型拡散層であることを特徴としている。これによれば、ｐ型半導体基板とｎ型層の界面はｐ型半導体基板とｎ型拡散層の界面となり、ｐ型拡散抵抗素子を取り囲む。従って、ＰＮ接合である界面に形成される空乏層もｐ型拡散抵抗素子を取り囲んで、外部からのノイズを抑制することができる。
【００１８】
請求項９に記載の発明は、ｐ型半導体基板に高濃度ｐ型拡散領域が形成され、当該高濃度ｐ型拡散領域を介して、ｐ型半導体基板に電位が印加されることを特徴としている。これによれば、高濃度ｐ型拡散領域を介してｐ型半導体基板にオーミックに配線が接続され、設定した電位をｐ型半導体基板に確実に印加することができる。
【００１９】
請求項１０に記載したように、ｐ型拡散抵抗素子はピエゾ抵抗効果を利用する素子であり、当該ピエゾ抵抗効果によりｐ型半導体基板およびｎ型層に印加された圧力を検出することが好ましい。このように形成された半導体センサは、高い耐ノイズ性能を有し、外部リークに対しても耐性の高い半導体圧力センサとすることができ、水圧、油圧、気圧といった種々の計測に用いることができる。
【００２０】
請求項１１に記載の発明は、ｐ型半導体基板におけるｎ型層が形成された表面と反対側の表面に、異方性エッチングによるダイヤフラム部が形成されることを特徴としている。このようにダイヤフラム部が形成されることにより、ｐ型拡散抵抗素子のセンサ感度が向上する。
【００２１】
請求項１２に記載の発明は、半導体センサを制御する回路部と、ｐ型拡散抵抗素子とが集積化されることを特徴としている。このように半導体センサを制御する回路部と、ｐ型拡散抵抗素子とが集積化されることにより、小型で安価な半導体センサとすることができる。
【００２２】
上記、請求項１〜１２に記載の発明は、ｐ型半導体基板の片側表面にｎ型層が形成され、当該ｎ型層にｐ型拡散抵抗素子が形成される半導体センサに関する発明である。
【００２３】
一方、次の請求項１３〜２４に記載の発明は、ｎ型半導体基板の片側表面にｐ型層が形成され、当該ｐ型層にｎ型拡散抵抗素子が形成される半導体センサに関する発明である。請求項１３〜２４に記載の半導体センサでは、請求項１〜１２に記載の半導体センサに対して、ｐとｎの導電型が全て逆転する。また、請求項１３に記載のように、ｐ型層に印加される電位は、ｎ型半導体基板に印加される電位より低く設定されて、ｎ型半導体基板とｐ型層の界面に空乏層が形成される。同様に、請求項１４に記載のように、ｐ型層に印加される電位がｎ型拡散抵抗素子に印加される電位より低く設定されて、ｎ型拡散抵抗素子とｐ型層の界面に空乏層が形成される。請求項１３〜２４に記載の発明の作用効果については、上記請求項１〜１２に記載の発明と同様であり、その説明は省略する。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を、図に基づいて説明する。
【００２５】
（第１の実施形態）
図１（ａ）〜（ｃ）に、本実施形態における半導体圧力センサ１００を示す。図１（ａ）は本実施形態の半導体圧力センサ１００の断面の模式図であり、図１（ｂ）は平面の模式図である。また、図１（ｃ）は半導体圧力センサ１００の等価回路と各部に印加される電位の関係を示す。
【００２６】
本実施形態の半導体圧力センサ１００は、気圧計測用のものである。ｐ型Ｓｉ基板２とガラス台座１の間が真空の空洞８になっており、これを基準にして外部の気圧を測定する。
【００２７】
本実施形態の半導体圧力センサ１００においては、図８（ａ）に示した従来の半導体圧力センサ１０４と異なり、ｐ型Ｓｉ基板２を採用している。また、ｐ型Ｓｉ基板２の片側表面にはｎ型エピタキシャル層３ｂが形成され、このｎ型エピタキシャル層３ｂ内に、ｐ型拡散抵抗素子５からなる４個のピエゾ抵抗素子Ｒ１〜Ｒ４が形成されている。尚、図１（ａ）においては、簡単化のために、ｐ型拡散抵抗素子５が３個だけ図示してある。
【００２８】
図１（ａ）において、符号６は絶縁膜であり、符号７は電極配線である。ｎ型エピタキシャル層３ｂにはオーミックに配線を接続するための高濃度ｎ型拡散領域３ｓが形成され、この高濃度ｎ型拡散領域３ｓを介して、ｎ型エピタキシャル層３ｂに電位が印加される。また、ｎ型エピタキシャル層３ｂを貫通し、ｐ型Ｓｉ基板２に達する高濃度ｐ型拡散領域２ｓが、ｎ型エピタキシャル層３ｂおよびｐ型Ｓｉ基板２に形成されている。尚、図１（ｂ）においては、絶縁膜６の図示が省略されている。
【００２９】
図１（ｂ），（ｃ）に示すように、半導体圧力センサ１００は、ｎ型エピタキシャル層３ｂ内に形成した４つのピエゾ抵抗素子Ｒ１〜Ｒ４を用い、ブリッジ回路を構成して使用される。図１（ｂ）に示すように、半導体圧力センサ１００の最大感度が得られるように、ピエゾ抵抗素子Ｒ１，Ｒ３は図中の点線で示したダイヤフラム部８０の中央に配置され、ピエゾ抵抗素子Ｒ２，Ｒ４はダイヤフラム部８０の周辺部に配置されている。図１（ｂ）において、符号７０〜７３は、図１（ｃ）のブリッジ回路に示した各点に対応する端子である。また、符号１４と符号１５は、ｎ型エピタキシャル層３ｂとｐ型Ｓｉ基板２へ電位を供給するための端子であり、各々、高濃度ｎ型拡散領域３ｓと高濃度ｐ型拡散領域２ｓに接続している。
【００３０】
図１（ｃ）に示すように、半導体圧力センサ１００は、端子７０に入力電圧Ｖｃｃを印加し、端子７１，７３から出力電圧Ｖｏｕｔを取り出す。
【００３１】
本実施形態の半導体圧力センサ１００においては、図１（ｃ）に示すように、ｎ型エピタキシャル層３ｂに印加される電位Ｖｃｃ’が、ｐ型Ｓｉ基板２に印加される電位Ｖｃｃ’’より高く設定されている。さらに、ｎ型エピタキシャル層３ｂに印加される電位Ｖｃｃ’は、ｐ型拡散抵抗素子５からなる４個のピエゾ抵抗素子Ｒ１〜Ｒ４に印加される電位Ｖｃｃに対しても、高く設定されている。具体的には、例えば、Ｖｃｃ＝１．８Ｖ、Ｖｃｃ’＝２．０Ｖ、Ｖｃｃ’’＝０〜１．８Ｖとする。
【００３２】
このようにｎ型エピタキシャル層３ｂに印加される電位Ｖｃｃ’をｐ型Ｓｉ基板２に印加される電位Ｖｃｃ’’より高く設定すると、ｐ型Ｓｉ基板２とｎ型エピタキシャル層３ｂの界面はＰＮ接合となっているため、この界面のＰＮ接合は逆バイアスされる。従って、ｐ型Ｓｉ基板２とｎ型エピタキシャル層３ｂの界面には、図１（ａ）に点線で示した空乏層１０が形成される。この空乏層１０は容量素子として機能し、ｐ型Ｓｉ基板２とｎ型エピタキシャル層３ｂの基板抵抗もしくは外付け付加抵抗と共に作用しあって、外部からのノイズを抑制することができる。
【００３３】
また、ｎ型エピタキシャル層３ｂに印加される電位Ｖｃｃ’を、ｐ型拡散抵抗素子５からなる４個のピエゾ抵抗素子Ｒ１〜Ｒ４に印加される電位Ｖｃｃより高く設定している。このため、ｐ型拡散抵抗素子５とｎ型エピタキシャル層３ｂの界面のＰＮ接合においても、空乏層１１が形成される。従って、本実施形態の半導体圧力センサ１００においては、ｐ型拡散抵抗素子５からなる４個のピエゾ抵抗素子が、空乏層１０と空乏層１１で２重にノイズから保護されている。
【００３４】
次に、この半導体圧力センサ１００の製造方法を簡単に説明する。
【００３５】
最初に、片側表面に比抵抗が１０Ω・ｃｍ程度で厚さが約１０μｍのｎ型エピタキシャル層３ｂが形成された、ｐ型Ｓｉ基板２を準備する。ｐ型Ｓｉ基板２は、面方位が（１１０）で、厚さが０．５〜０．６ｍｍのものを用いる。このｐ型Ｓｉ基板２は、次に示す高濃度ｐ型拡散領域２ｓの形成を容易にするため、ｎ型エピタキシャル層３ｂとの界面付近に予め高濃度ｐ型拡散領域２ｓの一部を埋め込み形成したものであってもよい。
【００３６】
次に、ｎ型エピタキシャル層３ｂを貫通しｐ型Ｓｉ基板２に達する、高濃度ｐ型拡散領域２ｓを形成する。高濃度ｐ型拡散領域２ｓは、酸化膜をマスクにしてボロン（Ｂ）をイオン注入した後、熱拡散して形成する。尚、前記のように予め高濃度ｐ型拡散領域２ｓの一部が埋め込み形成されたｐ型Ｓｉ基板２を用いる場合には、イオン注入によって形成した部分が予め埋め込み形成されている部分と熱拡散後に連結するようにして、高濃度ｐ型拡散領域２ｓを形成する。
【００３７】
次に、ｎ型エピタキシャル層３ｂの表面に１００ｎｍ程度の薄い酸化膜を形成した後、各々、レジストをマスクにしてボロンおよびリンをイオン注入し、ｐ型拡散抵抗素子５および高濃度ｎ型拡散領域３ｓを形成する。
【００３８】
次に、絶縁膜６としてＣＶＤ法によりシリコン酸化膜またはシリコン窒化膜を形成し、ｐ型拡散抵抗素子５、高濃度ｎ型拡散領域３ｓおよび高濃度ｐ型拡散領域２ｓに接続するためのコンタクト孔を開孔する。続いてＡｌ等を蒸着等により形成し、所定パターンの電極配線７を形成する。最後に、ｐ型拡散抵抗素子５が形成されたｐ型Ｓｉ基板２の全面に保護膜を形成して、ｐ型Ｓｉ基板２の表側面が完成する。
【００３９】
次に、ｐ型Ｓｉ基板２の裏面側を形成する。
【００４０】
最初に、ｐ型Ｓｉ基板２の裏面側を研磨して、ｐ型Ｓｉ基板２の厚さを０．３ｍｍ程度にする。
【００４１】
次に、窒化膜をマスクにしてエッチングを行い、ダイヤフラム部８０を形成する。このダイヤフラム部８０の形成には、例えば、ＴＭＡＨ（水酸化テトラメチルアンモニウム）やＫＯＨ（水酸化カリウム）等のアルカリ性のエッチング溶液を用いた異方性エッチングを用いて行なう。
【００４２】
次に、ダイヤフラム部８０を形成したｐ型Ｓｉ基板２を、Ｓｉとほぼ等しい熱膨張係数を有するガラス台座１に接合する。この接合には陽極接合を用い、数ｋＰａ以下の真空中で、約３８０℃の温度で行なう。
【００４３】
以上で、半導体圧力センサ１００が完成する。
【００４４】
図２（ａ），（ｂ）は、図１（ａ）〜（ｃ）に示した半導体圧力センサ１００において、外部リーク試験を行なった結果である。図２（ａ）は、試験電位の印加状態を示す図であり、図２（ｂ）は、外部リーク電位に対するセンサ出力電圧Ｖｏｕｔの測定結果を示す図である。
【００４５】
図２（ａ）の外部リーク試験では、ブリッジの最高電位端子に１．８Ｖの電位Ｖｃｃ、ｎ型エピタキシャル層３ｂに２．０Ｖの電位Ｖｃｃ’を印加し、ｐ型Ｓｉ基板２の一端に０〜２Ｖの外部リーク電位Ｖｎが印加されたときのセンサ出力電圧Ｖｏｕｔを測定した。尚、センサ感度は１３６μＶ／ｋＰａで、測定は大気圧（１００ｋＰａ）で行なっており、外部リーク電位Ｖｎがない場合にはセンサ出力電圧Ｖｏｕｔが６．８ｍＶとなるように、ブリッジの各抵抗値が設定されている。
【００４６】
本実施形態の半導体圧力センサ１００は、図２（ｂ）に示すように、ｐ型Ｓｉ基板２の一端が外部リーク電位Ｖｎに接触して基板電位が変化してもセンサ出力電圧Ｖｏｕｔは設定した６．８ｍＶのままであり、外部リークに対して高い耐性を有している。従って、ｐ型Ｓｉ基板２側からノイズが混入しても安定した特性を確保することができ、高い耐ノイズ性能を有する半導体圧力センサとなっている。
【００４７】
（第２の実施形態）
第１実施形態では、ｎ型エピタキシャル層を貫通しｐ型Ｓｉ基板に達する高濃度ｐ型拡散領域が形成された、半導体圧力センサを示した。本実施形態は、前記高濃度ｐ型拡散領域がｐ型拡散抵抗素子からなる４個のピエゾ抵抗素子を取り囲んで形成された、半導体圧力センサに関する。以下、本実施形態を図に基づいて説明する。
【００４８】
図３（ａ），（ｂ）に、本実施形態における半導体圧力センサ１０１を示す。図３（ａ）は半導体圧力センサ１０１の断面の模式図であり、図３（ｂ）は平面の模式図である。尚、図３（ａ），（ｂ）において、第１実施形態の図１（ａ），（ｂ）に示した半導体圧力センサ１００と同様の部分については同一の符号をつけ、その説明を省略する。
【００４９】
本実施形態における半導体圧力センサ１０１は、第１実施形態における半導体圧力センサ１００と異なり、高濃度ｐ型拡散領域２０ｓが４個のｐ型拡散抵抗素子５を取り囲んで形成されている。これにより、高濃度ｐ型拡散領域２０ｓは、ｐ型Ｓｉ基板２に対するオーミック配線接続として機能するだけでなく、ｐ型拡散抵抗素子５を取り囲んで、外部からのノイズに対するシールドとして機能する。また、ｐ型拡散抵抗素子５が形成されたｎ型エピタキシャル層３ｂは、ｐ型拡散領域２０ｓとｐ型半導体基板２でアイソレーションされているため、基板端面でのリークに対しても電位が安定する。従って、第１実施形態における半導体圧力センサ１００と較べて、外部からのノイズの影響をより低減することができる。
【００５０】
（第３の実施形態）
第１実施形態では、ｎ型エピタキシャル層に高濃度ｎ型拡散領域が形成された半導体圧力センサを示した。本実施形態は、ｎ型エピタキシャル層にｐ型拡散領域が形成された半導体圧力センサに関する。以下、本実施形態を図に基づいて説明する。
【００５１】
図４は、本実施形態における半導体圧力センサ１０２の断面の模式図である。尚、図４において、第１実施形態の図１（ａ）に示した半導体圧力センサ１００と同様の部分については同一の符号をつけ、その説明を省略する。
【００５２】
本実施形態における半導体圧力センサ１０２は、第１実施形態における半導体圧力センサ１００と異なり、ｎ型エピタキシャル層３ｂにｐ型拡散領域３０ｓが形成されている。このｎ型エピタキシャル層３ｂに形成されたｐ型拡散領域３０ｓは、ｎ型エピタキシャル層３ｂに対する配線接続のための低抵抗層として機能するが、ｐ型の拡散領域であるため、４個のｐ型拡散抵抗素子５と同時に形成することができる。これによって、製造コストを低減することができる。一方、本実施形態の半導体圧力センサ１０２において、ｐ型拡散領域３０ｓとｎ型のエピタキシャル層３ｂの界面は、ＰＮ接合となる。従って、このＰＮ接合の電圧降下を考慮して、ｎ型エピタキシャル層３ｂに印加する電位を設定する。
【００５３】
（第４の実施形態）
第１実施形態では、ｐ型Ｓｉ基板にｎ型エピタキシャル層が形成された半導体圧力センサを示した。本実施形態は、ｐ型Ｓｉ基板にｎ型拡散層が形成された半導体圧力センサに関する。以下、本実施形態を図に基づいて説明する。
【００５４】
図５は、本実施形態における半導体圧力センサ１０３の断面の模式図である。尚、図５において、第１実施形態の図１（ａ）に示した半導体圧力センサ１００と同様の部分については同一の符号をつけ、その説明を省略する。
【００５５】
本実施形態における半導体圧力センサ１０３は、第１実施形態における半導体圧力センサ１００と異なり、ｐ型Ｓｉ基板２にｎ型拡散層３０ｂが形成されており、このｎ型拡散層３０ｂに４個のｐ型拡散抵抗素子５が形成されている。また、ｐ型Ｓｉ基板２には高濃度ｐ型拡散領域２１ｓが形成され、この高濃度ｐ型拡散領域２１ｓを介して、ｐ型Ｓｉ基板２に電位が印加される。
【００５６】
本実施形態における半導体圧力センサ１０３においては、ｐ型Ｓｉ基板２とｎ型拡散層３０ｂの界面がＰＮ接合となり、これに図１（ｃ）に示した電位が印加される。すなわち、ｎ型拡散層３０ｂに印加される電位Ｖｃｃ’が、ｐ型Ｓｉ基板２に印加される電位Ｖｃｃ’’より高く設定されている。さらに、ｎ型拡散層３０ｂに印加される電位Ｖｃｃ’は、ｐ型拡散抵抗素子５からなる４個のピエゾ抵抗素子Ｒ１〜Ｒ４に印加される電位Ｖｃｃに対しても、高く設定されている。
【００５７】
このため、ｐ型Ｓｉ基板２とｎ型拡散層３０ｂの界面のＰＮ接合は逆バイアスとなり、界面には図５に点線で示した空乏層１３が形成される。この空乏層１３は４個のｐ型拡散抵抗素子５を取り囲んでおり、各々のｐ型拡散抵抗素子５の周りに形成される空乏層１１と共に、外部からのノイズの影響を低減する。また、本実施形態における半導体圧力センサ１０３は、外部リークに対しても高い耐性を有している。
【００５８】
（他の実施形態）
前記の各実施形態は、ｐ型半導体基板２の片側表面にｎ型層３ｂ，３０ｂが形成され、このｎ型層３ｂ，３０ｂにｐ型拡散抵抗素子５が形成された半導体センサ１００〜１０３であった。本発明はこれに限らず、ｎ型半導体基板の片側表面にｐ型層が形成され、このｐ型層にｎ型拡散抵抗素子が形成される半導体センサであってもよい。
【００５９】
図６（ａ），（ｂ）に、その一例を示す。図６（ａ）は半導体圧力センサ１００ｒの断面の模式図であり、図６（ｂ）は半導体圧力センサ１００ｒの等価回路と各部に印加される電位の関係を示したものである。
【００６０】
図６（ａ）の半導体圧力センサ１００ｒでは、図１（ａ）の半導体圧力センサ１００と較べて、ｐとｎの導電型が全て逆転している。即ち、図６（ａ）の半導体圧力センサ１００ｒでは、ｎ型Ｓｉ基板２ｒが用いられ、ｎ型Ｓｉ基板２ｒの片側表面に、ｐ型エピタキシャル層３ｂｒが形成されている。このｐ型エピタキシャル層３ｂｒ内には、ｎ型拡散抵抗素子５ｒからなる４個のピエゾ抵抗素子Ｒ１〜Ｒ４が形成されている。尚、図６（ａ）においては、簡単化のために、ｎ型拡散抵抗素子５ｒが３個だけ図示してある。ｐ型エピタキシャル層３ｂｒには、オーミックに配線を接続するための高濃度ｐ型拡散領域３ｓｒが形成されている。また、ｐ型エピタキシャル層３ｂｒを貫通し、ｎ型Ｓｉ基板２ｒに達する高濃度ｎ型拡散領域２ｓｒが、ｐ型エピタキシャル層３ｂｒおよびｎ型Ｓｉ基板２ｒに形成されている。尚、図６（ａ）の半導体圧力センサ１００ｒにおけるその他の部分は、図１（ａ）の半導体圧力センサ１００と同じである。
【００６１】
また図６（ｂ）に示すように、半導体圧力センサ１００ｒでは、ｐ型エピタキシャル層３ｂｒに印加される電位Ｖｃｃ’が、ｎ型Ｓｉ基板２ｒに印加される電位Ｖｃｃ’’より低く設定されている。これによって、ｎ型Ｓｉ基板２ｒとｐ型エピタキシャル層３ｂｒの界面に、図６（ａ）の空乏層１０が形成される。さらに、ｐ型エピタキシャル層３ｂｒに印加される電位Ｖｃｃ’は、ｎ型拡散抵抗素子５ｒからなる４個のピエゾ抵抗素子Ｒ１〜Ｒ４に印加される電位Ｖｃｃに対しても、低く設定されている。これによって、ｎ型拡散抵抗素子５ｒとｐ型エピタキシャル層３ｂｒの界面に、図６（ａ）の空乏層１１が形成される。図６（ａ）の空乏層１０，１１の作用効果については、図１（ａ）の半導体圧力センサ１００と同様であり、その説明は省略する。
【００６２】
尚、図３〜５に記載した半導体圧力センサ１０１〜１０３についても、ｐとｎの導電型を全て逆転して、ｎ型半導体基板の片側表面にｐ型層が形成され、このｐ型層にｎ型拡散抵抗素子が形成される半導体センサとすることができ、同様の作用効果が得られる。
【００６３】
また、前記の各実施形態では半導体圧力センサへの適用例を説明したが、本発明は、ｐ型拡散抵抗素子もしくはｎ型拡散抵抗素子が形成された任意の半導体センサに適用可能である。
【００６４】
尚、上記半導体センサは、半導体センサを制御する回路部と共に、集積化することができる。図７にその一例を示す。
【００６５】
図７に示す半導体センサ１００ｉでは、ｎ型エピタキシャル層３ｂに半導体センサを制御する回路部１００ｃが形成され、高濃度ｐ型拡散領域２ｓによって分離されて、回路部１００ｃとｐ型拡散抵抗素子５とが集積化されている。このように回路部１００ｃとｐ型拡散抵抗素子５とが集積化されることにより、小型で安価な半導体センサとすることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施形態における半導体圧力センサの断面の模式図であり、（ｂ）は平面の模式図であり、（ｃ）は等価回路と各部に印加される電位の関係を示す図である。
【図２】（ａ）は本発明の第１の実施形態における半導体圧力センサにおける外部リーク試験の試験電位の印加状態を示す図であり、（ｂ）は外部リーク電位に対するセンサ出力電圧の測定結果である。
【図３】（ａ）は本発明の第２の実施形態における半導体圧力センサの断面の模式図であり、（ｂ）は平面の模式図である。
【図４】本発明の第３の実施形態における半導体圧力センサの断面の模式図である。
【図５】本発明の第４の実施形態における半導体圧力センサの断面の模式図である。
【図６】（ａ）は本発明の他の実施形態における半導体圧力センサの断面の模式図であり、（ｂ）は等価回路と各部に印加される電位の関係を示す図である。
【図７】本発明の他の実施形態における（ｐ型）拡散抵抗素子と回路部とが集積化された半導体圧力センサの断面の模式図である。
【図８】（ａ）は従来の半導体圧力センサの断面の模式図であり、（ｂ）は等価回路と各部に印加される電圧を示す図である。
【符号の説明】
１００〜１０４，１００ｒ，１００ｉ　半導体圧力センサ
１　ガラス台座
２　ｐ型Ｓｉ基板
２ｒ　ｎ型Ｓｉ基板
２ｓ，２０ｓ，２１ｓ　高濃度ｐ型拡散領域
２ｓｒ　高濃度ｎ型拡散領域
３ｂ　ｎ型エピタキシャル層
３ｂｒ　ｐ型エピタキシャル層
３０ｂ　ｎ型拡散層
３ｓ　高濃度ｎ型拡散領域
３ｓｒ　高濃度ｐ型拡散領域
３０ｓ　ｐ型拡散領域
５　ｐ型拡散抵抗素子
５ｒ　ｎ型拡散抵抗素子
６　絶縁膜
７　電極配線
１０，１１，１３　空乏層
【図１】
2004109112.tif 000003
【図２】
2004109112.tif 000004
【図３】
2004109112.tif 000005
【図４】
2004109112.tif 000006
【図５】
2004109112.tif 000007
【図６】
2004109112.tif 000008
【図７】
2004109112.tif 000009
【図８】
2004109112.tif 000010