(57)【要約】【課題】使用環境に応じて起動時のオーバーシュートを低減することにより起動時間を短縮することができるモータ制御装置を提供する。【解決手段】ＣＰＵ１０は、１型の積分要素を有するモータＭＰの速度制御における速度制御積分量を読み取り、読み取った速度制御積分量をＲＡＭ１３に記憶させ、ＣＰＵ１０、ＡＳＩＣ２０及びＨ−ブリッジドライバー３０は、モータＭＰの起動毎にＲＡＭ１３に記憶されている速度制御積分量を用いてモータＭＰを速度制御する。【選択図】  図２
2004208388.tif 000002
【特許請求の範囲】
【請求項１】
１型以上の積分要素を有する、モータの速度制御を行う速度制御手段と、
前記速度制御手段による速度制御時の速度制御積分量を記憶する記憶手段とを備え、
前記速度制御手段は、前記モータの起動毎に前記記憶手段に記憶されている速度制御積分量を用いて前記モータを速度制御することを特徴とするモータ制御装置。
【請求項２】
前記速度制御手段は、前記モータの起動後、前記モータが定常回転数より所定回転数だけ低い回転数になった時に、前記記憶手段に記憶されている速度制御積分量を用いて前記モータを速度制御することを特徴とする請求項１記載のモータ制御装置。
【請求項３】
前記速度制御手段は、前記モータの回転数が定常回転数に到達した後の速度制御積分量を記憶することを特徴とする請求項１又は２記載のモータ制御装置。
【請求項４】
前記記憶手段は、電源投入時又はスリープ解除時に記憶している速度制御積分量を初期化することを特徴とする請求項１〜３のいずれかに記載のモータ制御装置。
【請求項５】
前記モータは、ＤＣモータであることを特徴とする請求項１〜４のいずれかに記載のモータ制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、モータを速度制御するモータ制御装置に関し、特に、複写機、プリンター、ファクシミリ、複合機等の画像形成装置に使用されるＤＣモータのモータ制御装置に関するものである。
【０００２】
【従来の技術】
一般的に、１型以上の積分要素を有するＤＣモータの速度制御において、積分要素により制御遅れが起こり、図７に示すように、ＤＣモータの定格回転数Ｖｒｅｆに対してオーバーシュートが発生し、定格回転数Ｖｒｅｆに安定するまでの起動時間が長くなる。これは、ＤＣモータの起動毎に速度制御積分量をクリアした状態から制御動作がスタートされるためであり、これにより毎回オーバーシュートが引き起こされる。
【０００３】
一方、複写機、プリンター、ファクシミリ、複合機等の画像形成装置では、ファーストコピー及びファーストプリントの重要性が高まり、いかに速く複写及び印刷を可能にするかが大きな要求事項となっている。これらのファーストコピー及びファーストプリントの速さは、複写又は印刷許可から画像処理、モータ制御、定着制御等のバランスの上に決定されており、これらの各動作に用いられるＤＣモータの速度制御におけるオーバーシュートを低減することにより、ファーストコピー及びファーストプリントの時間を短縮することができる。
【０００４】
上記の速度制御を行う従来のモータ制御装置として、オーバーシュートした時点から基準速度になるまでの時間を計測し、その時間に応じてゲインを調整しているものがある（例えば、特許文献１参照。）。また、他の従来のモータ制御装置として、初期値制御手段による演算量で積分量を書き換えて制御を行なうようにしているＰＩ制御装置がある。（例えば、特許文献２参照。）。
【０００５】
【特許文献１】
特許第３０５０７３７号明細書
【特許文献２】
特許第２８２８６６６号明細書
【０００６】
【発明が解決しようとする課題】
しかしながら、前者のモータ制御装置では、回路が複雑になる上にコストが高くなるとともに、信頼性を充分に確保することができない。また、後者のモータ制御装置では、この初期値制御手段の演算により求めた設定値は計算上のものであり、実際の測定値を使用していないため、実際には若干のずれが生じてオーバーシュートが発生する。また、速度制御積分量の書き換えタイミングが考慮されていないため、若干のオーバーシュートが発生する。さらに、速度制御積分量の更新タイミング及び初期化処理等についても考慮されていないため、環境変動及び装置のバラツキ等に充分に対応できていない。
【０００７】
本発明の目的は、使用環境に応じて起動時のオーバーシュートを低減することにより起動時間を短縮することができるモータ制御装置を提供することである。
【０００８】
【課題を解決するための手段】
本発明に係るモータ制御装置は、１型以上の積分要素を有する、モータの速度制御を行う速度制御手段と、速度制御手段による速度制御時の速度制御積分量を記憶する記憶手段とを備え、速度制御手段は、モータの起動毎に記憶手段に記憶されている速度制御積分量を用いてモータを速度制御するものである。
【０００９】
本発明に係るモータ制御装置においては、１型以上の積分要素を有する、モータの速度制御において、速度制御積分量を読み取り、読み取った速度制御積分量を記憶し、モータの起動毎に、記憶されている速度制御積分量を用いてモータを速度制御しているので、直前の速度制御積分量を用いてモータを速度制御することができ、使用環境に応じて起動時のオーバーシュートを低減し、起動時間を短縮することができる。
【００１０】
速度制御手段は、モータの起動後、モータが定常回転数より所定回転数だけ低い回転数になった時に、記憶手段に記憶されている速度制御積分量を用いてモータを速度制御することが好ましい。この場合、速度制御積分量を定常回転数近辺で書き換えるため、オーバーシュートを充分に抑制しながら、より短時間で定常回転数に制御することができる。
【００１１】
速度制御手段は、モータの回転数が定常回転数に到達した後の速度制御積分量を記憶することが好ましい。この場合、モータの回転数が安定した状態で速度制御積分量を記憶することができるので、次回の速度制御時においてモータをより安定に速度制御することができる。
【００１２】
記憶手段は、電源投入時又はスリープ解除時に記憶している速度制御積分量を初期化することが好ましい。この場合、モータが長期間起動されなかった状況においても、通常の起動を行うことにより使用環境に応じた速度制御積分量を求めることができ、次回の速度制御時において使用環境に適した速度制御を行うことができる。
【００１３】
モータは、ＤＣモータであることが好ましい。この場合、複写機、プリンタ、ファクシミリ、複合機等の画像形成装置に多用されるＤＣモータを使用環境に応じて速度制御することができるので、起動時のオーバーシュートを低減して起動時間を短縮することにより、ファーストコピー又はファーストプリントをより高速に行うことができる。
【００１４】
【発明の実施の形態】
以下、本発明の一実施の形態によるモータ制御装置を用いた画像読み取り装置の一例としてデジタル複合機について図面を参照しながら説明する。図１は、本発明の一実施の形態によるモータ制御装置を用いたデジタル複合機の機械的構成を主に示す側面概略図である。
【００１５】
デジタル複合機１は、スキャナ機能、ファクシミリ機能、プリンタ機能、及びコピー機能等の複合機能を備えたデジタル方式の複写機である。デジタル複合機１では、上記の各機能を組み合わせて種々の機能が実現され、例えば、ファーストコピー、ファーストプリント等が実現される。
【００１６】
デジタル複合機１は、本体部２００と、本体部２００の左側に配設された用紙後処理部３００と、ユーザが種々の操作指令等を入力するための操作部４００と、本体部２００の上部に配設された原稿読み取り部５００と、原稿読み取り部５００の上方に配設された原稿給送部６００とから構成される。
【００１７】
操作部４００は、タッチパネル４０１、スタートキー４０２及びテンキー４０３等を備える。タッチパネル４０１は、種々の操作画面を表示するとともに、ユーザが種々の操作指令を入力するための種々の操作ボタン等を表示する。スタートキー４０２は、ユーザが印刷実行指令等を入力するために用いられ、テンキー４０３は、印刷部数等を入力するために用いられる。
【００１８】
原稿給送部６００は、原稿載置部６０１、原稿排出部６０２、給紙ローラ６０３及び原稿搬送部６０４等を備え、原稿読み取り部５００は、スキャナ５０１等を備える。給紙ローラ６０３は、原稿載置部６０１にセットされた原稿を繰り出し、原稿搬送部６０４は、繰り出される原稿を１枚ずつ順にスキャナ５０１上に搬送する。スキャナ５０１は搬送される原稿を順次読み取り、読み取られた原稿は原稿排出部６０２に排出される。
【００１９】
本体部２００は、複数の給紙カセット２０１、複数の給紙ローラ２０２、転写ローラ２０３、中間転写体ローラ２０４、感光体ドラム２０５、露光装置２０６、イエロー、マゼンタ、シアン、ブラックの各色用の現像装置２０７Ｙ，２０７Ｍ，２０７Ｃ，２０７Ｋ、定着ローラ２０８、排出口２０９、及び排出トレイ２１０等を備える。
【００２０】
感光体ドラム２０５は、矢印方向に回転しながら帯電装置（図示省略）によって一様に帯電される。露光装置２０６は、原稿読み取り部５００において読み取られた原稿の画像データに基づいて生成された変調信号をレーザ光に変換して出力し、感光体ドラム２０５に各色別に静電潜像を形成する。現像装置２０７Ｙ，２０７Ｍ，２０７Ｃ，２０７Ｋは、各色の現像剤を感光体ドラム２０５に供給して各色別のトナー画像を形成する。中間転写体ローラ２０４は、感光体ドラム２０５から各色のトナー像を転写され、中間転写体ローラ２０４上にカラーのトナー像が形成される。
【００２１】
一方、給紙ローラ２０２は、記録紙が収納された給紙カセット２０１から記録紙を引き出し、転写ローラ２０３まで給送する。転写ローラ２０３は、搬送された記録紙に中間転写体ローラ２０４上のトナー像を転写させ、定着ローラ２０８は、転写されたトナー像を加熱して記録紙に定着させる。その後、記録紙は、本体部２００の排出口２０９から用紙後処理部３００に搬入される。また、記録紙は、必要に応じて排出トレイ２１０へも排出される。
【００２２】
用紙後処理部３００は、搬入口３０１、記録紙搬送部３０２、搬出口３０３及びスタックトレイ３０４等を備える。記録紙搬送部３０２は、排出口２０９から搬入口３０１に搬入された記録紙を順次搬送し、最終的に搬出口３０３からスタックトレイ３０４へ記録紙を排出する。スタックトレイ３０４は、搬出口３０３から搬出された記録紙の集積枚数に応じて矢印方向に上下動可能に構成されている。
【００２３】
上記のように、デジタル複合機１においては、多数のローラ及びドラム等が使用され、これらのローラ及びドラムを駆動するためにＤＣモータが使用され、以下に説明するモータ制御装置がデジタル複合機１に内蔵されている。図２は、図１に示すデジタル複合機に用いられるＤＣモータを制御するモータ制御装置の構成を示すブロック図である。
【００２４】
図２に示すエンジン制御部ＥＣは、例えば、図１に示す感光体ドラム２０５を駆動するためのモータ制御装置であり、モータＭＰは、感光体ドラム２０５を駆動するＤＣブラシレスモータである。
【００２５】
エンジン制御部ＥＣは、ＣＰＵ（中央演算処理装置）１０、ＡＳＩＣ（Application Specified IC）２０及びＨ−ブリッジドライバー３０を備える。ＣＰＵ１０は、パルス幅変調器１１、ＲＯＭ（リードオンリメモリ）１２、ＲＡＭ（ランダムアクセスメモリ）１３、タイマー１４を内蔵し、ＡＳＩＣ２０はコミュテーション制御部２１を内蔵している。モータＭＰは、３相のコイルＣ１〜Ｃ３、３個のホールセンサーＨ１〜Ｈ３、磁極検知回路Ｈ４、ＦＧ（Frequency Generator）センサーＦ１及びアンプＦ２から構成される。
【００２６】
磁極検知回路Ｈ４は、ホールセンサーＨ１〜Ｈ３の各出力を受け、３相のホール出力をコミュテーション制御部２１へ出力する。アンプＦ２は、ＦＧセンサーＦ１の出力を増幅してＦＧパルスとしてタイマー１４へ出力する。タイマー１４は、モータＭＰから出力されるＦＧパルスの間隔を測定してモータＭＰの回転速度を検知する。ＲＯＭ１２には、制御プログラム及び制御パラメータ等が予め格納され、ＦＧパルスのエッジによりタイマー割り込みが起動してモータ制御プログラムが起動され、ＣＰＵ１０が当該制御プログラムを実行する。ＲＡＭ１３は、ＣＰＵ１０の作業領域等として使用され、プログラム中の一時変数や、後述する速度制御積分量等の制御データが格納される。なお、ＲＡＭ１３としては、不揮発性メモリーを使用することができ、また、揮発性メモリーを用いる場合はバックアップ電源等が付加され、いずれの場合も、電源オフ時において速度制御積分量等を保持することができる。
【００２７】
ＣＰＵ１０は、タイマー１４に入力されるＦＧパルスを基に後述する速度制御動作を行い、パルス幅変調器１１は、モータＭＰの速度情報を用いて演算した制御結果に応じたパルス幅を有するＰＷＭ（Pulse Width Modulation）信号をコミュテーション制御部２１へ出力する。コミュテーション制御部２１は、３相のホール出力からモータＭＰを回転制御するためのコミュテーション信号を作成するとともに、ＰＷＭ信号をコミュテーション信号に合成してＨ−ブリッジドライバー３０へ出力する。Ｈ−ブリッジドライバー３０は、コミュテーション制御部２１の出力に応じて３相のコイルＣ１〜Ｃ３に対して駆動信号を出力する。このようにして、３相のホール出力及びＦＧパルスがモータＭＰからエンジン制御部ＥＣへ出力され、パルス幅変調器１１の変調度に応じたモータ電流がコイルＣ１〜Ｃ３を流れ、エンジン制御部ＥＣによりモータＭＰが速度制御される。
【００２８】
本実施の形態では、ＣＰＵ１０、ＡＳＩＣ２０及びＨ−ブリッジドライバー３０が速度制御手段の一例に相当し、ＲＡＭ１３が記憶手段の一例に相当する。なお、エンジン制御部ＥＣの構成は、上記の例に特に限定されず、パルス幅変調器１１、ＲＯＭ１２、ＲＡＭ１３及びタイマー１４をＣＰＵ１０の外部に設けたり、ＡＳＩＣ２０内部に取り込む等の種々の変更が可能である。また、モータＭＰの構成も、上記の例に特に限定されず、ＤＣモータにエンコーダ等を取り付けて構成する等の種々の変更が可能である。
【００２９】
図３は、図２に示すモータ制御装置により実行されるモータ速度制御のブロック線図である。なお、図３に示すブロック線図の各ブロックのうちパルス幅変調器１１、Ｈ−ブリッジドライバー３０、モータＭＰ及びタイマー１４が図２に示す各ハードウエアにより構成され、その他のブロックはＣＰＵ１０が制御プログラムを実行することにより実現され、以下の説明ではその符号を（）を付して表記する。また、図３は、速度制御を開始した後の制御を表したブロック線図である。
【００３０】
図３に示す制御系では、基本制御は１型制御系でモータＭＰのＦＧパルス間隔から速度及び1サンプル前の速度から加速度を求め、これと位相基準（４１）及び速度基準（４３）からそれぞれ誤差を求める。求めた位相誤差及び速度誤差を積分し、さらに速度及び加速度をフィードバックしている。各々のフィードバック系に係数Ｋｐ，Ｋｄ，Ｋａ，Ｋ（５３，５２，４２，４５）があるが、これらの係数はフィードバック制御系の設計における定数であり、設計に応じて種々の値を用いることができ、ここではその設計について言及しない。
【００３１】
積分器（４４）は、Ｚ-1項であり、この積分器（４４）の定常回転状態の値をＲＡＭ１３に保存することにより、次回起動時の積分項の収束を速くすることができる。また、フィードバックベクトル合成演算後、ソフトウェアリミッター（４６）によりパルス幅変調器１１が設定できる範囲に演算値が丸め込まれ、丸め込まれた値がパルス幅変調器１１に設定される。パルス幅変調器１１は、設定された値に従ったデューティーパルスを出力し、Ｈ−ブリッジドライバー３０がモータＭＰをパワー駆動してモータＭＰの回転が制御される。
【００３２】
図４は、図２に示すエンジン制御部ＥＣの初期化処理を説明するためのフローチャートである。ユーザの操作により電源が投入されると、図４に示すように、ＣＰＵ１０は、ＲＡＭ１３のメモリーチェックを行って初期化処理を行う（ステップＳ１）。その後、ＣＰＵ１０は、ＲＡＭ１３の積分量の保存値ＬＩ＿ｄａｔａに“０”を格納して積分データを初期化し（ステップＳ２）、プリンター制御のメインルーチンに移行して通常の制御が実行される（ステップＳ３）。また、割り込み処理として、スリープ解除の有無が判断され（ステップＳ４）、ユーザの操作によりスリープ解除が行われた場合、スリープ解除されたと判断して、上記のステップＳ２以降の処理が同様に実行される。
【００３３】
このように、本実施の形態では、電源投入時又はスリープ解除時にＲＡＭ１３に記憶されている速度制御積分量がゼロに初期化されるので、デジタル複合機が長期間起動されなかった状況においても、通常の起動を行うことにより使用環境に応じた速度制御積分量を求めることができ、次回の起動においては使用環境に適した速度制御を行うことができる。
【００３４】
図５は、図２に示すエンジン制御部ＥＣの速度制御処理を説明するためのフローチャートである。なお、図５では、本発明を実現するための必要最小限の処理についてのみ記載しており、他の基本的な制御、例えば停止動作等については本発明に直接関係しないため、その記載を省略している。
【００３５】
図５に示す速度制御処理は割り込み処理として実行され、モータＭＰの起動は３段階のモードで行われる。すなわち、ＣＰＵ１０は、各モードを表すモードフラグをチェックすることにより（ステップＳ１１）、スタートアップ（Ｓｔａｒｔ  ｕｐ）処理、トランジェント（Ｔｒａｎｓｉｅｎｔ）処理及びフォロー（Ｆｏｌｌｏｗ）処理を順次実行する。
【００３６】
まず、モードフラグとしてスタートアップフラグがセットされている場合、スタートアップ処理において、ＣＰＵ１０は、モータＭＰの回転速度が定格回転数Ｖｒｅｆから所定回転数Ｖａを減算した値(Ｖｒｅｆ−Ｖａ）を越えたか否かを判断する（ステップＳ２１）。ＣＰＵ１０は、(Ｖｒｅｆ−Ｖａ）を越えた場合はトランジェントフラグをセットし（ステップＳ２２）、積分量を保存したデータＬＩ＿ｄａｔａをＲＡＭ１３から読み出し（ステップＳ２３）、読み出したＬＩ＿ｄａｔａを制御系積分データＩ＿ｄａｔａに代入して積分データを更新する（ステップＳ２４）。その後、ＣＰＵ１０は、パルス幅変調器１１のデータとして最大値をセットし（ステップＳ２５，Ｓ１６）、また、モータＭＰの回転速度が (Ｖｒｅｆ−Ｖａ）を越えない場合も、同様に最大値をセットする（ステップＳ２５，Ｓ１６）。
【００３７】
次に、モードフラグとしてトランジェントフラグがセットされている場合、トランジェント処理において、ＣＰＵ１０は、モータＭＰの回転速度が定格回転数Ｖｒｅｆを越え且つ安定している否かを判断する（ステップＳ１２）。モータＭＰの回転速度が定格回転数Ｖｒｅｆを越え且つ安定している場合、ＣＰＵ１０は、フォローフラグをセットし（ステップＳ１３）、速度制御演算を行う（ステップＳ１４）。一方、モータＭＰの回転速度が定格回転数Ｖｒｅｆを越えていない又は安定していない場合、フラグの更新処理（ステップＳ１３）をスキップして速度制御演算を行う（ステップＳ１４）。なお、ここでの速度制御演算としては、例えば、図３に示す速度制御ブロック線図に従った演算が行われるが、この例に特に限定されず、他の速度制御演算を用いてもよい。速度制御演算を行った後、ＣＰＵ１０は、パルス幅変調器１１に設定できる範囲に演算値を丸め込む処理を行い（ステップＳ１５）、丸め込まれた値をパルス幅変調器１１にセットする（ステップＳ１６）。
【００３８】
最後に、モードフラグとしてフォローフラグがセットされている場合、フォロー処理において、ＣＰＵ１０は、ステップＳ１４，Ｓ１５と同様に、速度制御演算を行い（ステップＳ１７）、パルス幅変調器１１に設定できる範囲の丸め込み処理を行う（ステップＳ１８）。その後、ＣＰＵ１０は、ＲＡＭ１３から速度制御演算で持っている制御系積分データＩ＿ｄａｔａを読み出し（ステップＳ１９）、読み出した制御系積分データＩ＿ｄａｔａをＬＩ＿ｄａｔａに書き込んでＲＡＭ１３に保存し（ステップＳ２０）、演算された値をパルス幅変調器１１にセットする（ステップＳ１６）。その後、次回の起動時には、ＲＡＭ１３に保存されている安定した後の積分データＬＩ＿ｄａｔａにより制御系積分データＩ＿ｄａｔａが更新され、起動時のオーバーシュートがなくなり、起動時間が短縮される。
【００３９】
図６は、図５に示すエンジン制御部ＥＣの速度制御処理によるモータＭＰの速度プロファイルを示す図である。図６に示すように、スタートアップ期間では、モータＭＰの定格回転数Ｖｒｅｆより所定回転数Ｖａだけ低い回転数までフルパワーでモータＭＰが駆動され、回転数が(Ｖｒｅｆ−Ｖａ）を越えてから、トランジェント期間において図３に示す速度制御ブロック線図に従った速度制御が開始される。このとき、ＲＡＭ１３から前回起動時の速度制御積分量が読み出され、制御系の積分器に設定される。この結果、積分項の収束を速くすることができるので、図７に示す従来のモータ制御装置によるモータの速度プロファイルのようにオーバーシュートすることなく、定格回転数に素早く且つ安定に制御することができ、図７に示す従来のモータ制御装置に比べて、起動時間を大幅に短縮することができる。
【００４０】
上記のように、本実施の形態では、１型の積分要素を有するモータＭＰの速度制御において、速度制御積分量を読み取り、読み取った速度制御積分量をＲＡＭ１３に記憶し、モータＭＰの起動毎に、記憶されている速度制御積分量を用いてモータＭＰを速度制御している。したがって、直前の速度制御積分量を用いてモータＭＰを速度制御することができ、使用環境に応じて起動時のオーバーシュートを低減し、起動時間を短縮することができる。この結果、デジタル複合機１のファーストコピー及びファーストプリントをより高速に行うことができる。
【００４１】
また、モータＭＰの起動後、定常回転数Ｖｒｅｆより所定回転数Ｖａだけ低い回転数になった時に、ＲＡＭ１３に記憶されている前回の速度制御積分量を用いてモータＭＰを速度制御しているので、速度制御積分量が定常回転数Ｖｒｅｆ近辺で書き換えられ、オーバーシュートを充分に抑制しながら、より短時間で定常回転数に制御することができる。なお、所定回転数Ｖａは、定常回転数Ｖｒｅｆの３０％以下に設定されることが好ましく、５〜１０パーセントに設定されることがより好ましいが、この例に特に限定されず、他の値を用いてもよい。
【００４２】
さらに、モータＭＰの回転数が定常回転数Ｖｒｅｆに到達した後の速度制御積分量をＲＡＭ１３に記憶しているので、モータＭＰの回転数が安定した状態の速度制御積分量を用いることができ、より安定にモータを速度制御することができる。
【００４３】
なお、上記の説明では、１型の積分要素を有する速度制御を例に説明したが、２型以上の積分要素を有する速度制御においても、本発明を同様に適用することができ、同様の効果を得ることができる。
【００４４】
【発明の効果】
本発明によれば、１型以上の積分要素を有する、モータの速度制御において、速度制御積分量を読み取り、読み取った速度制御積分量を記憶し、モータの起動毎に、記憶されている速度制御積分量を用いてモータを速度制御しているので、直前の速度制御積分量を用いてモータを速度制御することができ、使用環境に応じて起動時のオーバーシュートを低減し、起動時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるモータ制御装置を用いたデジタル複合機の機械的構成を主に示す側面概略図である。
【図２】図１に示すデジタル複合機に用いられるＤＣモータを制御するモータ制御装置の構成を示すブロック図である。
【図３】図２に示すモータ制御装置により実行されるモータ速度制御のブロック線図である。
【図４】図２に示すエンジン制御部の初期化処理を説明するためのフローチャートである。
【図５】図２に示すエンジン制御部の速度制御処理を説明するためのフローチャートである。
【図６】図５に示すエンジン制御部の速度制御処理によるモータの速度プロファイルを示す図である。
【図７】従来のモータ制御装置の速度制御処理によるモータの速度プロファイルを示す図である。
【符号の説明】
１  デジタル複合機
１０  ＣＰＵ
１１  パルス幅変調器
１２  ＲＯＭ
１３  ＲＡＭ
１４  タイマー
２０  ＡＳＩＣ
２１  コミュテーション制御部
３０  Ｈ−ブリッジドライバー
ＥＣ  エンジン制御部
ＭＰ  モータ
Ｃ１〜Ｃ３  コイル
Ｈ１〜Ｈ３  ３相のホールセンサー
Ｈ４  磁極検知回路
Ｆ１  ＦＧセンサー
Ｆ２  アンプ
【図１】
2004208388.tif 000003
【図２】
2004208388.tif 000004
【図３】
2004208388.tif 000005
【図４】
2004208388.tif 000006
【図５】
2004208388.tif 000007
【図６】
2004208388.tif 000008
【図７】
2004208388.tif 000009