(57)【要約】【課題】本発明の目的は、万一、半導体レーザの電極形成面の外周縁に微小なカケが発生しても、そのカケが即座に落下し、電極材料で中途半端に半導体レーザ本体に付着することのない半導体レーザ及びその製造方法を提供することである。【解決手段】本発明の半導体レーザ１０１は、ｎ型ＧａＡｓ基板２と、下側クラッド層３と、ｐ型ＩｎＧａＰ活性層４と、上側クラッド層５と、ｐ型ＧａＡｓコンタクト層６と、電極コンタクト孔７を開口した絶縁層８と、表面電極１０２と、裏面電極１０３とで構成されており、表面電極１０２と裏面電極１０３は、ともに、半導体レーザ１０１の電極形成面の外周縁に沿って、５０μｍ幅の電極を形成しない領域を設けてあり、表面電極１０２と裏面電極１０３のコーナは、全て丸い形状となっている。【選択図】　図１
2004039947.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、電極形成面の外周縁に沿った領域には電極を形成しないことを特徴とする半導体レーザ。
【請求項２】
前記電極を形成しない領域は、前記電極形成面の外周縁に沿って５０μｍ幅以上設けることを特徴とする請求項１に記載の半導体レーザ。
【請求項３】
前記電極を形成しない領域の形状は、前記電極のコーナが丸くなるような形状であることを特徴とする請求項１に記載の半導体レーザ。
【請求項４】
表面に多数の半導体レーザ素子を作り込んだ半導体基板の裏面を薄く研磨し、裏面電極を形成した後、前記半導体基板を劈開によりペレタイズして成る半導体レーザにおいて、少なくとも、個々の半導体レーザの裏面電極形成面の外周縁に沿った領域には電極を形成しないことを特徴とする半導体レーザ。
【請求項５】
前記裏面電極を形成しない領域は、前記裏面電極形成面の外周縁に沿って５０μｍ幅以上設けることを特徴とする請求項４に記載の半導体レーザ。
【請求項６】
前記裏面電極を形成しない領域の形状は、前記裏面電極のコーナが丸くなるような形状であることを特徴とする請求項４に記載の半導体レーザ。
【請求項７】
電極形成面に電極を形成する工程を含む半導体レーザの製造方法において、少なくとも、前記電極形成面の外周縁に沿った領域には前記電極を形成しないことを特徴とする半導体レーザの製造方法。
【請求項８】
前記電極を形成しない領域は、前記電極形成面の外周縁に沿って５０μｍ幅以上設けることを特徴とする請求項７に記載の半導体レーザの製造方法。
【請求項９】
前記電極を形成しない領域の形状は、前記電極のコーナが丸くなるような形状であることを特徴とする請求項７に記載の半導体レーザの製造方法。
【請求項１０】
表面に多数の半導体レーザ素子を作り込んだ半導体基板の裏面を薄く研磨する工程と、裏面電極を形成する工程と、前記半導体基板を劈開によりペレタイズする工程とを含む半導体レーザの製造方法において、少なくとも、個々の半導体レーザの裏面電極形成面の外周縁に沿った領域には電極を形成しないことを特徴とする半導体レーザの製造方法。
【請求項１１】
前記裏面電極を形成しない領域は、前記裏面電極形成面の外周縁に沿って５０μｍ幅以上設けることを特徴とする請求項１０に記載の半導体レーザの製造方法。
【請求項１２】
前記裏面電極を形成しない領域の形状は、前記裏面電極のコーナが丸くなるような形状であることを特徴とする請求項１０に記載の半導体レーザの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ及びその製造方法に関し、さらに詳しくは、半導体レーザの電極形成面の外周縁に微小なカケが発生しても、そのカケが後工程で不具合の原因となることがない半導体レーザ及びその製造方法に関する。
【０００２】
【従来の技術】
従来の半導体レーザの一例の要部斜視図を図４に示す。図４（ａ）は表面電極を上にした図であり、図４（ｂ）は裏面電極を上にした図である。
【０００３】
この半導体レーザ１は、ＧａＡｓ系の２重ヘテロ構造ファブリ−ペロー型半導体レーザであり、ｎ型ＧａＡｓ基板２と、順次その上の、ｎ型ＡｌＧａＩｎＰから成る下側クラッド層３と、ｐ型ＩｎＧａＰ活性層４と、ｐ型ＡｌＧａＩｎＰから成る上側クラッド層５と、ｐ型ＧａＡｓコンタクト層６と、電極コンタクト孔７を開口した絶縁層８と、電極コンタクト孔７を通してｐ型ＧａＡｓコンタクト層６に接続した表面電極９と、ｎ型ＧａＡｓ基板２の裏面に形成した裏面電極１０とで構成されている。
【０００４】
この半導体レーザ１の製造方法は、先ず、ｎ型ＧａＡｓ基板２上に、順次、ｎ型ＡｌＧａＩｎＰから成る下側クラッド層３，ｐ型ＩｎＧａＰ活性層４，ｐ型ＡｌＧａＩｎＰから成る上側クラッド層５，ｐ型ＧａＡｓコンタクト層６をエピタキシャル成長させる。
【０００５】
次に、注入電流をチャンネル領域に集中させるため、リソグラフィ法によりストライプ状の開口部７を有する絶縁層８を形成する。
【０００６】
次に、電極コンタクト孔７を通してｐ型ＧａＡｓコンタクト層６に接続する表面電極９を形成し、高温でアロイさせる。電極材料は、例えば、Ｃｒ／Ａｕなどで、形成方法は、蒸着法またはスパッタ法による。
【０００７】
次に、表面側の処理がすべて完了したら、ｎ型ＧａＡｓ基板２を、その表面を下向きにしてサファイアから成る補強板（図示せず）に貼付けて、裏面研磨装置（図示せず）で裏面を所定の厚さまで研磨する。尚、基板の裏面を研磨し、その厚さを極めて薄く（約３０〜１００μｍ）加工するのは、熱抵抗を低減するためと、後述する劈開によるペレタイズの際に割り易くするためであり、補強板に貼付けるのは、薄くなって機械的強度が低下した基板が工程中のストレスで割れるのを防止するためである。
【０００８】
次に、ｎ型ＧａＡｓ基板２の裏面に、裏面電極１０を形成し、高温でアロイさせる。電極材料は、例えば、ＡｕＧｅ／Ａｕなどで、形成方法は、蒸着法またはスパッタ法による。このようにして、ｎ型ＧａＡｓ基板２上に多数の半導体レーザ素子が形成される。
【０００９】
次に、この多数の半導体レーザ素子が形成されたｎ型ＧａＡｓ基板２を劈開により個々の半導体レーザ１にペレタイズする。ペレタイズの方法は、図５に示すように、先ず、ストライプ方向（レーザの共振器方向）に垂直な方向に、周期的にダイヤモンドポイント１１でｎ型ＧａＡｓ基板２の端の部分にキズ１２を入れる。尚、このキズ１２の間隔がレーザ共振器長になる。次に、キズ１２を入れた面の反対側から圧力をかけ、キズ１２の部分を開くように割っていく。このようにすると、ｎ型ＧａＡｓ基板２は、その結晶方向に沿って割れていき複数の半導体レーザ素子が連なったバー１３に分割される。ここで、この劈開面は、レーザ発振において非常に重要な面であり、汚したり、キズ付けてはならない。このため、バー１３を取扱う場合、劈開面に触れることを避け、電極形成面をピンセット（図示せず）で挟んだり、真空ピンセット（図示せず）で吸着するようにする。
【００１０】
次に、劈開面を酸化や汚染から保護するとともに反射率を制御する保護膜（図示せず）や反射率制御膜（図示せず）を両劈開面にコーティングする。コーティングは、蒸着法またはスパッタリング法でＡｌ２Ｏ３（アルミナ）やＳｉ２Ｏ３（酸化シリコン）などの誘電体膜を付ける。
【００１１】
次に、コーティングが完了したバー１３に、今度は、ストライプ方向（レーザの共振器方向）にダイヤモンドポイント１１でキズ１２を入れ、キズ１２を入れた面の反対側から圧力をかけ、キズ１２の部分を開くように割っていく。このようにすると、バー１３は、その結晶方向に沿って割れていき個々の半導体レーザ１に分割される。
【００１２】
その後、この半導体レーザ１のチップをヒートシンク（図示せず）上にマウントし、ワイヤボンディングを行うことにより実装がなされる。
【００１３】
以上のような劈開によるペレタイズ方法は、劈開により鏡面を作ることを目的とするが、同時に切りしろが不要で、かつ結晶を傷めないため、ダイシングなどの回転歯による切り出しよりチップ収率がよく、かつ品質もよい。
【００１４】
しかしながら、上述したように、劈開後のバー１３を取扱う場合は、劈開面に触れることを避け、電極形成面をピンセット（図示せず）で挟んだりするため、電極形成面の外周縁には、どうしても若干の機械的ストレスが加わり、微小なカケ１５が発生するおそれがあった。尚、半導体レーザ素子が形成されている部分は、基板表面側の数μｍ厚み部分であり、それ以外の厚み部分は土台であり、この意味において、特に基板裏面側は、カケ１５が微小であれば問題なかった。しかし、その微小なカケ１５でも、それが即座に落下してしまえば問題ないが、電極が電極形成面の外周縁ぎりぎりまで形成されているため、カケ１５が電極材料によって中途半端に半導体レーザ１本体に付着した格好になると、その後の組立工程や検査工程で落下したり、不所望な部位に移動して不具合を発生させる原因となるおそれがあった。
【００１５】
【発明が解決しようとする課題】
従来の半導体レーザ及びその製造方法では、半導体レーザの電極形成面の外周縁に何らかのストレスで、万一、微小なカケが発生した場合、電極が電極形成面の外周縁ぎりぎりまで形成されているため、カケが電極材料によって中途半端に半導体レーザ本体に付着し、その後の組立工程や検査工程で落下し不具合を生じさせるおそれがあった。
【００１６】
本発明の目的は、万一、半導体レーザの電極形成面の外周縁に微小なカケが発生しても、そのカケが即座に落下し、電極材料で中途半端に半導体レーザ本体に付着することのない半導体レーザ及びその製造方法を提供することである。
【００１７】
【課題を解決するための手段】
本発明の半導体レーザは、少なくとも、電極形成面の外周縁に沿った領域には電極を形成しないことを特徴とする半導体レーザである。
【００１８】
本発明の半導体レーザの製造方法は、電極形成面に電極を形成する工程を含む半導体レーザの製造方法において、少なくとも、電極形成面の外周縁に沿った領域には電極を形成しないことを特徴とする半導体レーザの製造方法である。
【００１９】
【発明の実施の形態】
本発明の半導体レーザの一例の要部斜視図を図１に示す。図１（ａ）は表面電極を上にした図であり、図１（ｂ）は裏面電極を上にした図である。
【００２０】
この半導体レーザ１０１は、ＧａＡｓ系の２重ヘテロ構造ファブリ−ペロー型半導体レーザであり、ｎ型ＧａＡｓ基板２と、順次その上の、ｎ型ＡｌＧａＩｎＰから成る下側クラッド層３と、ｐ型ＩｎＧａＰ活性層４と、ｐ型ＡｌＧａＩｎＰから成る上側クラッド層５と、ｐ型ＧａＡｓコンタクト層６と、電極コンタクト孔７を開口した絶縁層８と、電極コンタクト孔７を通してｐ型ＧａＡｓコンタクト層６に接続した表面電極１０２と、ｎ型ＧａＡｓ基板２の裏面に形成した裏面電極１０３とで構成されている。ここで、表面電極１０２と裏面電極１０３は、ともに、電極形成面の外周縁に沿って５０μｍ幅の電極を形成しない領域を設けてある。また、表面電極１０２と裏面電極１０３のコーナは、全て丸い形状となっている。
【００２１】
この半導体レーザ１の製造方法は、先ず、ｎ型ＧａＡｓ基板２上に、順次、ｎ型ＡｌＧａＩｎＰから成る下側クラッド層３，ｐ型ＩｎＧａＰ活性層４，ｐ型ＡｌＧａＩｎＰから成る上側クラッド層５，ｐ型ＧａＡｓコンタクト層６をエピタキシャル成長させる。
【００２２】
次に、注入電流をチャンネル領域に集中させるため、リソグラフィ法によりストライプ状の開口部７を有する絶縁層８を形成する。
【００２３】
次に、電極コンタクト孔７を通してｐ型ＧａＡｓコンタクト層６に接続する表面電極１０２を形成し、高温でアロイさせる。電極材料は、例えば、Ｃｒ／Ａｕなどで、形成方法は、メタルマスク（図示せず）を用いた蒸着法またはスパッタ法による。ここで、メタルマスク（図示せず）は、後でｎ型ＧａＡｓ基板２を個々の半導体レーザ１０１に分割する分割予定ライン（図示せず）に沿って両側に各５０μｍ幅（分割予定ライン両側で１００μｍ幅）の電極を形成しない領域を形成するようなパターンを有している。また、電極を形成しない領域の形状は、それによって形成される表面電極１０２のコーナが丸くなるような形状になっており、このため、表面電極１０２は擦れなどの機械的ストレスに対して剥れにくい。また、メタルマスク（図示せず）の目合せは、予め、ｎ型ＧａＡｓ基板２表面に形成した目合せマーク（図示せず）を用いる。尚、ここでは、メタルマスク法で説明したが、表面電極１０２を形成する段階では、まだ、裏面研磨前でｎ型ＧａＡｓ基板２は厚いので取扱いが容易であるため、リソグラフィ法を用いてもよい。
【００２４】
次に、表面側の処理がすべて完了したら、ｎ型ＧａＡｓ基板２を、その表面を下向きにしてサファイアから成る補強板（図示せず）に貼付けて、裏面研磨装置（図示せず）で裏面を所定の厚さまで研磨する。尚、基板の裏面を研磨し、その厚さを極めて薄く（約３０〜１００μｍ）加工するのは、熱抵抗を低減するためと、後述する劈開によるペレタイズの際に割り易くするためであり、補強板に貼付けるのは、薄くなって機械的強度が低下した基板が工程中のストレスで割れるのを防止するためである。
【００２５】
次に、裏面研磨が完了したｎ型ＧａＡｓ基板２に、裏面電極１０３を形成し、高温でアロイさせる。電極材料は、例えば、ＡｕＧｅ／Ａｕなどで、形成方法は、メタルマスク（図示せず）を用いた蒸着法による。ここで、メタルマスク（図示せず）は、後でｎ型ＧａＡｓ基板２を個々の半導体レーザ１０１に分割する分割予定ライン（図示せず）に沿って両側に各５０μｍ幅（分割予定ライン両側で１００μｍ幅）の電極を形成しない領域を形成するようなパターンを有している。また、電極を形成しない領域の形状は、それによって形成される裏面電極１０３のコーナが丸くなるような形状になっており、このため、裏面電極１０３は擦れなどの機械的ストレスに対して剥れにくい。また、メタルマスク（図示せず）の目合せは、予め、両面目合せ露光法で露光・現像してｎ型ＧａＡｓ基板２の裏面に形成した目合せマーク（図示せず）を用いて行う。尚、裏面電極１０３の形成の場合、研磨後でｎ型ＧａＡｓ基板２が薄いのでリソグラフィ法よりもストレスが比較的少ない蒸着法の方が望ましい。
【００２６】
次に、この多数の半導体レーザ素子が形成されたｎ型ＧａＡｓ基板２を劈開により個々の半導体レーザ１０１にペレタイズする。ペレタイズ方法は、図２に示すように、先ず、ストライプ方向に垂直な方向に、周期的にダイヤモンドポイント１１でｎ型ＧａＡｓ基板２の端の部分にキズ１２を入れる。尚、このキズ１２の間隔がレーザ共振器長になる。次に、キズ１２を入れた面の反対側から圧力をかけ、キズ１２の部分を開くように割っていく。このようにすると、ｎ型ＧａＡｓ基板２は、その結晶方向に沿って割れていき複数の半導体レーザ素子が連なったバー１３に分割される。ここで、この劈開面は、レーザ発振において非常に重要な面であり、汚したり、キズ付けてはならない。このため、バー１３を取扱う場合、劈開面に触れることを避け、電極形成面をピンセット（図示せず）で挟んだり、真空ピンセット（図示せず）で吸着するようにする。
【００２７】
次に、劈開面を酸化や汚染から保護するとともに反射率を制御する保護膜（図示せず）や反射率制御膜（図示せず）を両劈開面にコーティングする。コーティングは、蒸着法またはスパッタリング法でＡｌ２Ｏ３（アルミナ）やＳｉ２Ｏ３（酸化シリコン）などの誘電体膜を付ける。
【００２８】
次に、コーティングが完了したバー１３に、今度は、ストライプ方向にダイヤモンドポイント１１でキズ１２を入れ、キズ１２を入れた面の反対側から圧力をかけ、キズ１２の部分を開くように割っていく。このようにすると、バー１３は、その結晶方向に沿って割れていき個々の半導体レーザ１０１に分割される。
【００２９】
その後、この半導体レーザ１０１のチップをヒートシンク（図示せず）上にマウントし、ワイヤボンディングを行うことにより実装がなされる。
【００３０】
以上のような劈開によるペレタイズ方法は、劈開により鏡面を作ることを目的とするが、同時に切りしろが不要で、かつ結晶を傷めないため、ダイシングなどの回転歯による切り出しよりチップ収率がよく、かつ品質もよい。
【００３１】
ここで、上述したように、劈開後のバー１３を取扱う場合は、劈開面に触れることを避け、電極形成面をピンセット（図示せず）で挟んだりするため、電極形成面の外周縁には、どうしても若干の機械的ストレスが加わり、微小なカケ１５が発生するおそれがあった。しかし、万一、電極形成面の外周縁に微小なカケ１５が発生しても、電極形成面の外周縁には電極を形成しない領域が設けてあるため、電極材料によって中途半端に付着することなく即座に落下し、その後の組立工程や検査工程で不具合を生じさせるおそれがない。但し、電極を形成しない領域の大きさは、許容するカケの大きさや、後工程でのワイヤボンディングのボール径に対する電極面積の余裕や放熱性などを考慮して決定するが、５０μｍ幅程度の領域が確保できると好適である。また、他の例として図３に示すように、電極を形成しない領域の形状は、それによって形成される電極形状が楕円形や略円形になるような形状とすると、擦れなどの機械的ストレスに対して電極が剥れにくい。また、電極を複数に分割する形状としてもよい。
【００３２】
尚、ここでは、表裏２つの電極形成面について、ともに電極を形成しない領域を設けることで説明したが、当然、一方の面のみに設ける構成であってもよいことは言うまでもない。
【００３３】
【発明の効果】
本発明の半導体レーザによると、半導体レーザの電極形成面の外周縁に万一、微小なカケが発生しても、電極形成面の外周縁には電極を形成しない領域が設けてあるため、このカケが電極材料で中途半端に付着することなく即座に落下して、その後の組立工程や検査工程で不具合を生じさせるおそれがない。また、電極を形成しない領域の大きさは、電極形成面の外周縁に沿って５０μｍ幅以上確保できるとよい。また、電極を形成しない領域の形状を、電極のコーナが丸くなる形状とすると、擦れなどの機械的ストレスで電極が剥れる心配が少なく好適である。
【図面の簡単な説明】
【図１】本発明の半導体レーザの一例の要部斜視図
【図２】本発明の半導体レーザの製造方法の説明図
【図３】本発明の半導体レーザの他の例の要部斜視図
【図４】従来の半導体レーザの一例の要部斜視図
【図５】従来の半導体レーザの製造方法の説明図
【符号の説明】
１　従来の半導体レーザ
２　ｎ型ＧａＡｓ基板
３　下側クラッド層
４　ｐ型ＩｎＧａＰ活性層
５　上側クラッド層
６　ｐ型ＧａＡｓコンタクト層
７　電極コンタクト孔
８　絶縁層
９　従来の半導体レーザの表面電極
１０　従来の半導体レーザの裏面電極
１１　ダイヤモンドポイント
１２　キズ
１３　バー
１４　カケ
１０１　本発明の半導体レーザ
１０２　本発明の半導体レーザの表面電極
１０３　本発明の半導体レーザの裏面電極
【図１】
2004039947.tif 000003
【図２】
2004039947.tif 000004
【図３】
2004039947.tif 000005
【図４】
2004039947.tif 000006
【図５】
2004039947.tif 000007