(57)【要約】【課題】埋め込みリッジ型ＧａＮ系半導体レーザ素子において、埋め込み層を介する電流リークを防止し、リッジ上電極の接触抵抗を低減させる。【解決手段】ＧａＮ系半導体レーザ素子の製法は、第１導電型の第１クラッド層と、活性層と、第２導電型の第２クラッド層と、第２導電型の第３クラッド層とをこの順に含むＧａＮ系半導体積層体を成長させる工程と、このＧａＮ系半導体積層体上に第１電極と保護膜を順次堆積する工程と、保護膜および第１電極をストライプ状に加工する工程と、保護膜と第１電極と第２クラッド層と第３クラッド層とを含むリッジストライプを形成する工程と、保護膜を残した状態で第１埋め込み層を形成する工程と、リッジストライプ上の埋め込み層をエッチングする工程と、保護膜を除去する工程と、第１埋め込み層および第１電極上に第２電極を堆積する工程とをこの順に含む。【選択図】　　　　図１
2004119702.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１のクラッド層と、活性層と、第２導電型の第２のクラッド層と、第２導電型の第３のクラッド層とをこの順に含み、前記第２のクラッド層の少なくとも一部および第３のクラッド層を含むリッジストライプ部と、このリッジストライプ部の両側に設けられた第１の埋め込み層と、前記リッジストライプ上に設けられた第１の電極と、この第１の電極および前記第１の埋め込み層の少なくとも一部を覆う第２の電極を含むＧａＮ系半導体レーザ素子であって、前記第１の電極と前記第２の電極は互いに異なった材料を含みかつ前記リッジストライプ上で互いに接触していることを特徴とするＧａＮ系半導体レーザ素子。
【請求項２】
前記第１の埋め込み層は、第１導電型の半導体または絶縁体からなることを特徴とする請求項１に記載のＧａＮ系半導体レーザ素子。
【請求項３】
前記第１の埋め込み層と前記第２の電極との間に、絶縁性を有する第２の埋め込み層をさらに含むことを特徴とする請求項１または２に記載のＧａＮ系半導体レーザ素子。
【請求項４】
前記第１の埋め込み層は、前記第２のクラッド層と実質的に等しい屈折率を有することを特徴とする請求項１から３のいずれかに記載のＧａＮ系半導体レーザ素子。
【請求項５】
第１導電型の第１のクラッド層と、活性層と、第２導電型の第２のクラッド層と、第２導電型の第３のクラッド層とをこの順に含むＧａＮ系半導体積層体を成長させる工程と、前記ＧａＮ系半導体積層体上に第１の電極を堆積する工程と、前記第１の電極上に保護膜を堆積する工程と、前記保護膜および前記第１の電極をストライプ状に加工する工程と、前記保護膜と前記第１の電極と前記第３のクラッド層と前記第２のクラッド層の少なくとも一部を削り込んでリッジストライプを形成する工程と、前記保護膜を残した状態で第１の埋め込み層を形成する工程と、この埋め込み層のうちでリッジストライプ上の部分をエッチングする工程と、前記保護膜を除去する工程と、前記第１の埋め込み層および前記第１の電極上に第２の電極を堆積する工程とをこの順に含むことを特徴とするＧａＮ系半導体レーザ素子製造方法。
【請求項６】
前記第１の埋め込み層と、前記第２の電極との間に、第２の埋め込み層を設ける工程をさらに含むことを特徴とする請求項５に記載のＧａＮ系半導体レーザ素子製造方法。
【請求項７】
前記第２の埋め込み層を形成する工程は、前記保護膜を除去する工程と前記第２の電極を堆積する工程の間に、前記第１の電極上のみにレジストを形成する工程と、前記第２の埋め込み層を前記ＧａＮ系半導体積層体の上方全面上に形成する工程と、レジストのリフトオフにより前記第１の電極上の前記第２の埋め込み層を除去する工程とを含むことを特徴とする請求項６に記載のＧａＮ系半導体レーザ製造方法。
【請求項８】
前記第１の電極上のみにレジストを形成する工程は、前記ＧａＮ系半導体積層体の上方全面上にレジストを塗布する工程と、前記第１のクラッド層側から露光することで前記第１の電極をフォトマスクとして利用して前記レジストを露光現像することにより前記第１の電極上以外の部分の前記レジストを除去する工程を含むことを特徴とする請求項７に記載のＧａＮ系半導体レーザ素子製造方法。
【請求項９】
前記第２の埋め込み層を形成する工程は、前記第１の埋め込み層を形成する工程に続いて行うことを特徴とする請求項６に記載のＧａＮ系半導体レーザ製造方法。
【請求項１０】
前記保護膜および前記第２の埋め込み層は、互いに異なった材料からなることを特徴とする請求項６から９のいずれかに記載のＧａＮ系半導体レーザ素子製造方法。
【請求項１１】
前記第１の埋め込み層は、スパッタリングにより形成されることを特徴とする請求項５から１０のいずれかに記載のＧａＮ系半導体レーザ素子製造方法。
【請求項１２】
前記第２の埋め込み層は、スパッタリングにより形成されることを特徴とする請求項６から１０のいずれかに記載のＧａＮ系半導体レーザ素子製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体レーザ素子とその製造方法に関し、特に、光情報機器等の光源に適用して好適な埋め込みリッジ構造を含むＧａＮ系半導体レーザ素子の製造歩留まりの改善に関するものである。
【０００２】
【従来の技術】
Ａｌ、Ｇａ、およびＩｎ等のＩＩＩ族元素と、Ｖ族元素であるＮとの化合物であるＧａＮ系半導体は、そのバンド構造や化学的安定性の観点から発光素子やパワーデバイス用の半導体材料として期待され、その応用が試みられてきた。特に次世代の光学情報記録装置用光源として、たとえばサファイア基板上に複数のＧａＮ系半導体層を積層することによて、青色光を発するＧａＮ系半導体レーザを作製する試みが盛んに行われている。
【０００３】
これらＧａＮ系半導体レーザにおいては、近年では室温駆動における寿命に関する信頼性の問題が解決しつつあり、横モード発振をより安定化したり、高出力化のために温度特性をより向上させるなどのように他の種々特性を実現するレーザ構造が求められている。また、特性の安定したレーザ素子を歩留まりよく製造し得る方法の実現についても強い要望が存在する。このような要求を満足させることが可能なレーザ素子の一例として、リッジストライプに比べて少し屈折率が異なるかまたは概略同じ屈折率の材料でそのリッジストライプを埋め込んで得られる埋込みリッジ型レーザ素子が注目されている。一例として、埋め込み材に窒化物系半導体を使用したレーザ素子が、図６に示されている（例えば特許文献１の特開２０００−１６４９８７号公報参照）。
【０００４】
図６に示された従来のＧａＮ系半導体レーザ素子６００においては、（０００１）面サファイア基板６０１上にＧａＮバッファ層６０２、ｎ型ＧａＮコンタクト層６０３、ｎ型ＡｌＧａＮクラッド層６０４、活性層６０６、ｐ型ＡｌＧａＮクラッド層６０９、およびｐ型ＧａＮコンタクト層６１０がＭＯＣＶＤ（有機金属化学気相堆積）で順次積層されている。そして、ｐ型ＧａＮコンタクト層６１０側からｐ型ＡｌＧａＮクラッド層６０９の途中までエッチングで掘り込むことによって、リッジストライプ６１１が形成されている。リッジストライプ６１１の両側は、ｐ型ＡｌＧａＮクラッド層６０９より少し屈折率の小さいアンドープのＡｌＧａＮ埋め込み層６１２で埋め込まれている。
【０００５】
また、ｎ電極を形成するために、ｎ型ＧａＮコンタクト層６０３に達するまで掘り込むことによってメサが形成されている。ＡｌＧａＮ埋め込み層６１２上、メサ部の両側面上およびメサ部に隣接するｎ型ＧａＮコンタクト層６０３上には、絶縁膜６１３が形成されている。絶縁膜６１３は、リッジストライプ６１１部に対応する部分およびメサ部に隣接するｎ型コンタクト層６０３に対応する部分に、それぞれ開口部６１４ａと６１４ｂを有している。開口部６１４ａにおいて、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ／Ａｕからなるｐ電極６１５が、ｐ型ＧａＮコンタクト層６１０にオーム接触している。同様に、開口部６１４ｂにおいて、Ｔｉ／Ａｌ／Ｐｔ／Ａｕからなるｎ電極６１６が、ｎ型ＧａＮコンタクト層６０３にオーム接触している。
【０００６】
図７は、半導体レーザ素子６００のリッジストライプ部６１１と埋め込み層６１２の形成方法を示すウェハ断面図である。なお、図７の簡略化のために、基板上に成長されたｐ型ＧａＮコンタクト層６１０までの複数層は、ＧａＮ系半導体積層構造体６０としてまとめて表示されている。まず、図７（ａ）に示されているように、ＧａＮ系半導体積層構造体６０上に酸化珪素の保護膜６１７をストライプ状に形成する。続いて、図７（ｂ）に示されているように、反応性イオンエッチング（ＲＩＥ）等によりＧａＮ系半導体積層構造体６０を掘り込んで、リッジストライプ６１１を形成する。そして、保護膜６１７上を含めてＧａＮ系半導体積層構造体６０上に、ＡｌＧａＮ埋め込み層６１２をＭＯＣＶＤで無選択成長させる。次に、図７（ｃ）に示されているように、フォトリソグラフィ技術を利用して、ＡｌＧａＮ埋め込み層６１２は、リッジストライプ６１１上方のみにおいて、保護膜６１７をエッチングストップ層としてＲＩＥ等で掘り込まれる。そして、フォトリソグラフィ技術で用いられたレジスト（図示せず）や保護膜６１７が除去される。
【０００７】
その後、図６に示されているように、フォトリソグラフィ技術を利用してｎ型ＧａＮコンタクト層６０３にまで達するエッチングを行って、リッジストライプ部６１１を含むメサが形成される。次に、フォトリソグラフィ技術を利用して、メサ側面上、メサ側面に隣接するｎ型ＧａＮコンタクト層６０３上およびＡｌＧａＮ埋め込み層６１２上に絶縁膜６１３を形成する。この絶縁膜６１３は、ＡｌＧａＮ埋め込み層６１２上とメサ側面に隣接するｎ型ＧａＮコンタクト層６０３上にそれぞれ開口部６１４ａと６１４ｂを含んでおり、これらの開口部にそれぞれ電極を形成することによって図６の半導体レーザ６００が完成する。
【０００８】
ＧａＮ系レーザ素子におけるリッジストライプの形成法としては、基板上にｐ型ＧａＮコンタクト層６１０までの複数層を成長させた後に、ＲＩＥ等でｐ型ＡｌＧａＮクラッド層６０９を一部残して掘り込んで屈折率の小さな絶縁膜等で埋め込む方法が一般的である。しかし、この手法では横方向の屈折率の制御が難しく、レーザ素子の歩留まり低下が大きな問題となっている。他方、半導体レーザ６００では、掘り込まれたＡｌＧａＮクラッド層６０９上にＡｌＧａＮ埋め込み層６１２を成長させることによってリッジストライプ６１１が埋め込まれているので、横方向の屈折率の制御性および熱放散性が向上するという利点が得られる。すなわち、図６のレーザ素子では、歩留まり向上に関して特に大きな利点が得られる。
【０００９】
【特許文献１】
特開２０００−１６４９８７号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、本発明者らが図６のレーザ素子を作製したところ、以下の問題点１および２が新たに生じることが分かった。
１．ウェハ上の位置によってはレーザ素子の動作電圧にバラツキがあり、素子の歩留まり低下が懸念される。この原因としては、ｐ電極における電圧降下量がバラツクことが考えられる。
２．ＡｌＧａＮ埋め込み層に電流リークパスが生じる場合があり、レーザ素子の歩留まり低下が懸念される。
【００１１】
これらのことは、素子歩留まりに関して図６の素子の利点が失われることを意味している。ＧａＮ系半導体レーザにおいては、それに含まれる化合物半導体層間の格子定数の不整合性に起因するウェハの反りの問題のように、他の化合物半導体材料系では解決されている問題がいまだ存在し、埋め込みリッジ型ＧａＮ系半導体レーザ特有の上記問題点１および２を解決することが必須である。
【００１２】
このような事情に鑑み、本発明は、埋め込みリッジ型ＧａＮ系半導体レーザ素子においても特性が安定しかつ歩留まり向上を図れる素子構造とその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の一つの様態によるＧａＮ系半導体レーザ素子は、第１導電型の第１のクラッド層と、活性層と、第２導電型の第２のクラッド層と、第２導電型の第３のクラッド層とをこの順に含み、この第２のクラッド層の少なくとも一部および第３のクラッド層を含むリッジストライプ部と、このリッジストライプ部の両側に設けられた第１の埋め込み層と、リッジストライプ上に設けられた第１の電極と、この第１の電極および第１の埋め込み層の少なくとも一部を覆う第２の電極を含み、第１の電極と第２の電極は互いに異なった材料を含みかつリッジストライプ上で互いに接触していることを特徴としている。
【００１４】
なお、第１の埋め込み層は、第１導電型の半導体または絶縁体からなることが望ましい。また、第１の埋め込み層と第２の電極との間に、絶縁性を有する第２の埋め込み層をさらに含んでいてもよい。さらに、第１の埋め込み層は、第２のクラッド層と実質的に等しい屈折率を有していることが好ましい。
【００１５】
本発明の他の様態によるＧａＮ系半導体レーザ素子の製造方法は、第１導電型の第１のクラッド層と、活性層と、第２導電型の第２のクラッド層と、第２導電型の第３のクラッド層とをこの順に含むＧａＮ系半導体積層体を成長させる工程と、このＧａＮ系半導体積層体上に第１の電極を堆積する工程と、この第１の電極上に保護膜を堆積する工程と、この保護膜および第１の電極をストライプ状に加工する工程と、保護膜と第１の電極と第３のクラッド層と第２のクラッド層の少なくとも一部とを削り込んでリッジストライプを形成する工程と、保護膜を残した状態で第１の埋め込み層を形成する工程と、この埋め込み層のうちでリッジストライプ上の部分をエッチングする工程と、リッジストライプ上の保護膜を除去する工程と、第１の埋め込み層および第１の電極上に第２の電極を堆積する工程とをこの順に含むことを特徴としている。
【００１６】
なお、第１の埋め込み層と第２の電極との間に、第２の埋め込み層を設ける工程をさらに含んでいてもよい。第２の埋め込み層は、保護膜を除去する工程と第２の電極を堆積する工程の間に、第１の電極上のみにレジストを形成する工程と、第２の埋め込み層をＧａＮ系半導体積層体上方の全面上に形成する工程と、レジストのリフトオフにより第１の電極上の第２の埋め込み層を除去する工程とで形成することができる。ここで、第１の電極上のみにレジストを形成する工程は、ＧａＮ系半導体積層体上方の全面上にレジストを塗布し、第１のクラッド層側から露光することで第１の電極をフォトマスクとして利用してレジストを露光現像することにより第１の電極上以外の部分のレジストを除去する工程とで形成することが可能である。
【００１７】
また、第２の埋め込み層は、第１の埋め込み層を形成する工程に続いて形成することも可能である。第２の埋め込み層を形成する際に使用される保護膜と第２の埋め込み層とは、互いに異なった材料からなることが望ましい。さらに、第１の埋め込み層は、スパッタリングにより形成することができ、第２の埋め込み層も同様にスパッタリングにより形成することができる。
【００１８】
【発明の実施の形態】
（用語の定義）
まずはじめに、本明細書に用いる用語の意味を明確にしておく。本願明細書において、「ＧａＮ系半導体」とは、少なくともＧａとＮを含むＩＩＩ−Ｖ族化合物半導体であって六方晶構造を有するものを意味する。
【００１９】
（問題が生じる原因の調査）
まず、本発明者らは、図６のレーザ素子と同様な構造において問題が生じている原因を調査した。
【００２０】
レーザ素子間で動作電圧に大きなバラツキがある原因になりうる要素の一つ目は、ｐ電極が形成されるまでに、ストライプ形成用フォトレジストマスクまたは誘電体膜により、その電極形成面が複数回の被覆履歴を経ていることである。このような場合、たとえそれらの一時的被覆層が除去されるプロセスを経ても残渣が発生し、それらの残渣が半導体レーザ素子の電流電圧特性および信頼性に悪影響を及ぼす。特に埋め込みリッジ型ＧａＮ系半導体レーザでは、無機誘電体とレジストマスクによる被覆が繰り返し行われるので、その悪影響がより顕著である。例えばＳｉＯ２等の無機誘電体膜をストライプ形成用マスクに使用しさらにメサや電極形成のためにレジストを被覆するなどのように２回以上の被覆履歴を経てｐ電極を形成した場合では、発振しきい値電圧において１ボルト以上の上昇を招く場合もあることが確認された。
【００２１】
次に、レーザ素子間における動作電圧のバラツキの原因となりうる要素の二つ目は、リッジ脇に付着した物質がリッジ脇に盛り上がり、さらにウェハが反っているなどの要因が重なって、電極の蒸着の際にはこのリッジ脇の盛り上がりがリッジ上面に影を生じるなどの障害があることである。このことによって、電極として利用できる面積が有効に活用されない不利益を蒙る。したがって、上記のような要因があっても、レーザ素子の動作電圧に影響しない素子作製プロセスを開発することが望まれる。
【００２２】
一方、ＡｌＧａＮ埋め込み層中に電流リークパスが生じる理由のうちの一つは、ＡｌＧａＮ埋め込み層中のクラックであると考えられる。すなわち、クラック内に電極金属が入り込むなどの現象によって電流リークパスができると考えられる。クラックは、ＡｌＧａＮ埋め込み層を成長させる際の熱履歴における急変や、成長したＡｌＧａＮ埋め込み層の結晶性が影響して形成されると考えられる。
【００２３】
ＭＯＣＶＤを用いてＡｌＧａＮ埋め込み層の成長を行う際には、６００〜１１００℃程度の基板温度が必要があるが、基板温度を上げるにしたがって、成長するＡｌＧａＮ埋め込み層の結晶配向性が向上し、１１００℃近い温度では結晶が（０００１）面方向に非常に強く配向していることが確認された。他方、基板温度が高くなれば、ＡｌＧａＮ埋め込み層にクラックがより入りやすくなった。
【００２４】
また、電流リークパスが生じる他の理由は、レーザ素子への電力の注入中にＡｌＧａＮ埋め込み層が絶縁破壊を起こし、電力が本来供給されるべき部分以外へ逃げてしまうことである。したがって、このような要因を排除できるレーザ素子作製プロセスを開発する必要がある。
【００２５】
以上の調査に基づく本発明による種々の実施形態について、以下において図面を参照しつつ説明する。なお、本願の各図において、同一の参照符号は同一部分または相当部分を示している。
【００２６】
（実施形態１）
図１は本発明の実施形態１によるＧａＮ系半導体レーザ素子１００を模式的に図解し、図２〜図４は、実施形態１の製造工程中のウェハの断面を模式的に図解している。なお、これらの図において、プロセスを分かりやすくするためにウェハの一部のみが表示され、その他の部分は図示省略されている。
【００２７】
実施形態１のレーザ素子の作製に際し、第１の主面（０００１）を有する厚さ４００μｍのｎ型ＧａＮ基板１０１を洗浄し、ＭＯＣＶＤ装置の反応室内で水素（Ｈ２）雰囲気中にて約１１００℃の高温クリーニングを行う。その後に基板温度を６００℃に下げて、キャリアガスのＨ２とともに、シラン（ＳｉＨ４）、アンモニア（ＮＨ３）およびトリメチルガリウム（ＴＭＧ）を反応室内に導入し、ｎ型ＧａＮ基板１０１の第１主面上に厚さ０．０３μｍのｎ型ＧａＮバッファ層１０２を成長させる。なお、バッファ層１０２はＧａＮ基板１０１の表面歪の緩和や表面のモフォロジまたは凹凸の改善（平坦化）を目的として形成されるものなので、ＧａＮ基板１０１の結晶性が優れている場合にはバッファ層１０２が省略されてもよい。
【００２８】
次に、Ｎ２とＮＨ３を流しながら基板温度を約１０５０℃まで上げて、その後にキャリアガスをＮ２からＨ２に代えてＴＭＧとＳｉＨ４を反応室内に導入し、ｎ型ＧａＮコンタクト層１０３を４μｍの厚さに成長させる。
【００２９】
次に、ＴＭＧとＴＭＡ（トリメチルアルミニュウム）を所定流量で反応室内に導入してｎ型Ａｌ０．１Ｇａ０．９Ｎ層を積層することによって、厚さ０．９５μｍのｎ型ＡｌＧａＮクラッド層１０４を形成する。
【００３０】
この後、ＴＭＡの供給を停止してＴＭＧを導入して、ｎ型ＧａＮ光ガイド層１０５を０．１μｍの厚さに成長させる。次にＴＭＧの供給を停止し、キャリアガスをＨ２からＮ２に代えて基板温度を７００℃まで下げ、ＴＭＩ（トリメチルインジュウム）とＴＭＧを導入し、ＩｎｖＧａ１−ｖＮ（０≦Ｖ≦１）の障壁層（図示せず）を成長させる。続いて、ＴＭＩの供給を所定流量まで増加させ、ＩｎｗＧａ１−ｗＮ（０≦Ｗ≦１）の量子井戸層（図示せず）を成長させる。このようなＩｎＧａＮ障壁層とＩｎＧａＮ井戸層の形成を繰り返して、交互積層構造（障壁層／井戸層／・・・井戸層／障壁層）からなる多重量子井戸活性層１０６を形成する。障壁層と井戸層を構成するＩｎＧａＮの組成比および膜厚は、発光波長が３７０〜４３０ｎｍの範囲になるように設計され、井戸層の数は例えば３にされ得る。
【００３１】
ＩｎＧａＮ多重量子井戸活性層１０６の形成が終了すれば、ＴＭＩとＴＭＧの供給を停止して、再び基板温度を１０５０℃まで上げ、キャリアガスを再びＮ２からＨ２に代えて、ＴＭＧ、ＴＭＡ、およびｐ型ドーピング剤のビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を流し、０．０２μｍ厚のｐ型Ａｌ０．２Ｇａ０．８Ｎ層を成長させて蒸発防止層１０７を形成する。ｐ型ＡｌＧａＮ蒸発防止層１０７の成長後、ＴＭＡの供給を停止しかつＴＭＧの供給量を調整して、０．１μｍ厚のｐ型ＧａＮ光ガイド層１０８を成長させる。
【００３２】
次に、ＴＭＡを所定流量で導入しかつＴＭＧの流量を調整して、ｐ型Ａｌ０．１５Ｇａ０．８５Ｎ層を積層することによって、膜厚０．１μｍの第１のクラッド層１０９ａを形成する。続いてｐ型Ａｌ０．０５Ｇａ０．９５Ｎ層を積層することによって、膜厚０．４μｍの第２のクラッド層１０９ｂを形成する。
【００３３】
その後に、ＴＭＡの供給を停止してＴＭＧの供給量を調整し、０．１μｍ厚のｐ型ＧａＮコンタクト層１１０を形成して、ＭＯＣＶＤによる半導体層の成長を終了させる。そして、ＴＭＧとＣｐ２Ｍｇの供給を停止して基板温度を下げ、室温にてＭＯＣＶＤ装置からウェハを取り出す。なお、以上のように基板１０１上に積層された複数のＧａＮ系半導体層は、簡略化のためにＧａＮ系半導体積層体１０としても言及される。
【００３４】
ＭＯＣＶＤによる結晶成長の終了したウェハは、複数のレーザ素子を得るために加工される。まず、ウェハをフッ酸や塩酸等で表面洗浄した後に、図２（ａ）に示されているように、ＰｄとＭｏを順にそれぞれ厚さ１５ｎｍ程度に蒸着し、第１のｐ電極層１１１ａをＧａＮ系半導体積層体１０上全面に形成する。この電極層の全面上に、酸化珪素の保護膜１１２を８００ｎｍの厚さで成膜する。保護膜１１２が比較的厚く形成されるのは、後のリッジの頭だしとリフトオフの工程を容易にするためである。これらの成膜は、真空蒸着、スパッタリング、またはＣＶＤ等により行うことが可能である。
【００３５】
続いて保護膜１１２の全面上に１μｍ程度の厚みのレジスト層を塗布し、このレジスト層上にストライプ状のマスクパターンを有するフォトマスクをかぶせて露光現像することによって、幅２μｍ程度のレジストストライプ（図示せず）を形成する。この時、このレジストストライプをＧａＮ基板１０１の劈開面に平行な方向に形成すれば、後のチップ分割工程において便利である。次に、レジストストライプで保護されている以外の部分の保護膜１１２が、ＲＩＥにより除去される。この場合のプロセスガスとしては、ＣＦ４、ＣＨＦ３などのフッ素系ガスが用いられ得る。このＲＩＥでは、第１のｐ電極層１１１ａはほとんどエッチングされずに残る。続いてレジストストライプを除去し、保護膜１１２をストライプ形状として残す。
【００３６】
再びＲＩＥを利用し、図２（ｂ）に示されているように、保護膜１１２をマスクとしてエッチングすることによってリッジストライプ１１３を形成する。この場合に、まずｐ型ＧａＮコンタクト層１１０が露出するまで第１のｐ電極層１１１ａをエッチングする。このプロセスガスとしては、Ａｒガス、またはＣｌ２、ＳｉＣｌ４、ＢＣｌ３などの塩素系ガスを５０％程度未満の体積比率でＡｒに添加した混合ガスが用いられ得る。これら塩素系ガスの添加により、Ａｒにより表面からスパッタリングされた電極金属のエッチング表面への再付着を抑制する効果が得られる。
【００３７】
続いて、ＧａＮ系半導体積層体１０をエッチングし、リッジストライプ１１３を完成させる。このエッチングではＣｌ２、ＳｉＣｌ４、ＢＣｌ３などの塩素系ガスを主成分とするガスを用いればよく、第１のｐ型ＡｌＧａＮクラッド層１０９ａが例えば０．０５μｍ程度の厚みになるまでエッチングする。そして、エッチング後のｐ型ＡｌＧａＮクラッド層１０９ａの厚みは、比較的精密に制御されている必要がある。なお、第１のｐ電極層１１１ａをエッチングする際、Ａｒに塩素系ガスを５０％程度以上添加すれば、電極層下のＧａＮ系半導体層までもがエッチングされやすくなくなる。第１のｐ電極層１１１ａのエッチングを目的としたプロセスでＧａＮ系半導体積層体１０までもがエッチングされれば、エッチング深さを測定する基準面がずれるために誤差が増大し、最終的な掘り込み深さを制御することが難しくなる。
【００３８】
次に、図２（ｃ）に示すように、ウェハ上全面に第１のｐ型ＡｌＧａＮクラッド層１０９ａと概略同じ屈折率を有するＡｌ０．１５Ｇａ０．８５Ｎを厚さ４００ｎｍ程度以上堆積させてＡｌＧａＮ埋め込み層１１４を形成する。この時、リッジストライプ１１３上には保護膜１１２が残された状態で、スパッタリング等のように被覆下地に対する熱負荷が小さい成膜法を用いる。このような成膜法は、第１のｐ電極１１１ａが既にリッジストライプ１１３上に形成されている場合に、この電極が過度に熱処理されて劣化するのを防ぐ効果を生じ、またＡｌＧａＮ埋め込み層１１４自身に電流リークパスができる要因を排除することができる。
【００３９】
次に、ウエハ上全面がある程度平らになるように、２μｍ程度の厚さでレジスト層１１５を塗布する。このレジスト層全面上に微弱光を照射して現像し、レジストの上部層のみを除去することによって、リッジストライプ１１３上部の頭だしを行う。図２（ｄ）の断面図は、この頭だし完了時の状態を示している。
【００４０】
その後、図３（ａ）に示すように、リッジストライプ１１３上方のＡｌＧａＮ埋め込み層１１４は、保護膜１１２をエッチングストップ層としてＲＩＥによって除去される。そして、レジスト１１５は、有機洗浄やアッシング等の手法により除去される。さらに、エッチングストップ層となった保護膜１１２が、ＨＦ等を用いて除去される。以上のプロセスにより、図３（ｂ）に示すように、電流注入されるリッジストライプ１１３の上部のみを露出させることができる。
【００４１】
次に、レーザ素子に注入される電力がＡｌＧａＮ埋め込み層１１４からリークする心配をさらに小さくするため、第２の埋め込み層をＡｌＧａＮ埋め込み層１１４上に形成する。この場合に、ＧａＮ系半導体積層体１０上全面にレジストを２μｍの厚みで塗布し、基板側から露光する。リッジストライプ１１３上には、ストライプ状の第１のｐ電極１１１ａが存在するので、このｐ電極１１１ａをフォトマスクとして作用させることが可能であり、ｐ電極１１１ａの上方以外の部分のみで露光することができる。この露光に続く現像により、図３（ｃ）に示すように、第１のｐ電極１１１ａ上のみにレジストパターン１１６を残すことができる。その後、図３（ｄ）に示すように、レジストパターン１１６の上からウェハ全面に酸化珪素を蒸着させて、第２の埋め込み層１１７を２５０ｎｍ程度の厚みで形成する。
【００４２】
次いでリフトオフし、図４（ａ）に示されているように、リッジストライプ１１３の頂部上の第１のｐ電極１１１ａを露出させる。超音波洗浄法を使用すれば、このリフトオフを容易に行うことが可能である。続いて図４（ｂ）に示されているように、隣り合うリッジストライプ同士を電気的に分離するためのレジスト１１８が新たに形成される。このレジスト１１８には、第１のｐ電極１１１ａに対する電気的接続を形成し得るように、リッジストライプ１１３を含む開口部１１９が２００μｍ程度の幅で設けられる。
【００４３】
次に、レジスト１１８の上方からＭｏおよびＡｕをそれぞれ順に８ｎｍおよび２００ｎｍの厚さに蒸着して、第２のｐ電極１１１ｂを形成する。第２のｐ電極１１１ｂ中のＭｏ層は、第２の埋め込み層１１７への密着性を向上させるために設けられており、このような機能を有する他の材料で置き換えも可能である。この後にウエハを洗浄してレジスト１１８をリフトオフすれば、図４（ｃ）に示すように、一つ一つのリッジストライプを電気的に分離することができる。このようにすれば、ウェハまたはバー状であっても、それに含まれる複数のレーザ素子を一つ一つを検査することができ、素子の生産効率が向上する。
【００４４】
図４（ｃ）のウエハは後でチップ分割を行うためにｎ型ＧａＮ基板１０１の第２の主面を研磨する等により厚さが調整され、その後に基板１０１の第２主面の全面にＴｉ／Ａｌの順序で蒸着してｎ電極１２０が形成される。そして、例えば５００μｍの共振器長が得られるようにウェハを劈開して共振器端面の形成し、各素子のチェック後に、チップ状に分割してレーザ素子を得る。以上のプロセスにより得られたレーザ素子１００が、図１の模式的な断面図に示されている。
【００４５】
図１のＧａＮ系レーザ素子１００では、活性層１０６近傍においてリッジストライプ１１３に対応する部分とその両側の部分との実効屈折率差により水平方向の光場がリッジストライプ１１３に対応する部分に閉じ込められ、いわゆる実屈折率導波路が実現される。また、第１のｐ型ＡｌＧａＮクラッド層１０９ａ中とＡｌＧａＮ埋め込み層１１４中のＡｌ組成比が概略同じになるようにされている。したがって、リッジストライプ１１３形成時のエッチング後に残すべきリッジストライプ１１３の両脇の第１のｐ型ＡｌＧａＮクラッド層１０９ａの厚みが多少ずれてもレーザ特性に対する影響が少なく、歩留まり面での利点が得られることは図６の場合と同様である。
【００４６】
本実施形態１のＧａＮ系半導体レーザ１００では、リッジストライプ１１３の頂部に接触すべき第１のｐ電極１１１ａがそのリッジストライプ１１３の形成より前に形成されているので、ＡｌＧａＮ埋め込み層１１４や第２の埋め込み層１１７の影がリッジストライプ１１３の頂部にできても、電極が利用できる接触面積がその影によって損なわれることがない。また、リッジストライプ１１３の頂部が何回の被覆履歴を経ても、第１のｐ電極１１１ａの電極としての特性が損なわれる可能性が少ない。さらに、リッジストライプ１１３の頂部において被覆履歴による誘電体やレジスト残渣があったとしても、ＡｌＧａＮ埋め込み層１１４の堆積後に作製される第２のｐ電極１１１ｂは、金属である第１のｐ電極１１１ａと一部が接触していれば十分に導通が取れるので、第１と第２のｐ電極間の接触面積の変化によってレーザ素子の電流−電圧特性に大きな影響を与える可能性が小さい。
【００４７】
さらにまた、ＡｌＧａＮ埋め込み層１１４はスパッタリング等の熱負荷の小さい成膜法で形成されるので、第１のｐ電極１１１ａが過度の熱にさらされるのを防止するとともに、ＡｌＧａＮ埋め込み層自身による電流リークの危険性を減少させる。さらにまた、ＡｌＧａＮ埋め込み層１１４上に第２の埋め込み層１１７が設けられることにより、電流リークの危険性をさらに減少させることができ、図６の場合のように歩留まり面での利点が損なわれることがない。すなわち、実施形態１によれば、レーザ素子の製造における歩留まりを飛躍的に向上させることが可能である。
【００４８】
（実施形態２）
図５は図２〜図４に類似しているが、実施形態２によるＧａＮ系半導体レーザの製造工程を模式的に図解している。
【００４９】
実施形態２が実施形態１と異なっている第１の点は、第２の埋め込み層１１７が窒化アルミニウムで形成されることである。こうする利点は、製造工程の簡略化であり、具体的には後で述べられる。
【００５０】
実施形態２が実施形態１と異なっている第２の点は、実施形態１におけるＡｌＧａＮ埋め込み層１１４の堆積後の製造プロセスが比較的簡略化されていることである。
【００５１】
以下、実施形態２が具体的に説明されるが、ＡｌＧａＮ埋め込み層１１４の堆積までの工程は実施形態１の場合と同じであるので、繰り返しの説明はされない。ＡｌＧａＮ埋め込み層１１４を堆積後にスパッタターゲットを変えて、ウエハ上全面に窒化アルミニウムが例えば厚さ２００ｎｍにスパッタリングにより堆積され、図５（ａ）に示されているように第２の埋め込み層１１７が形成される。この時、ＡｌＧａＮ埋め込み層１１４の堆積と同じ手法を用いれば、成膜チャンバからウエハを出し入れする必要がなく、成膜チャンバを真空に引く時間が減少することなどによって工数が減少され得る。
【００５２】
次に、実施形態１と同様のレジスト１１５を用いてリッジの頭だしをするために、図５（ｂ）に示されているように、ＡｌＧａＮ埋め込み層１１４と第２の埋め込み層１１７を同時にエッチングする。この時、保護膜１１２をエッチングストップ層として作用させることができる。また、第２の埋め込み層１１７は窒化アルミニウムで形成されており、ＧａＮ系半導体積層体１０のエッチングと同様のエッチングガスが使える利点がある。さらに、ＡｌＮ埋め込み層１１７はその結晶性に依存してエッチングレートが変化するので、その堆積条件を変化させればＡｌＧａＮ埋め込み層１１４とエッチングレートをそろえることも可能である。
【００５３】
次に、図５（ｃ）に示されているように、レジスト１１５および保護膜１１２が除去される。保護膜１１２の除去時には第２の埋め込み層１１７はほとんどエッチングされず、電流リーク防止層としての役割を果たすことができる。これ以後は、実施形態１における第２のｐ電極１１１ｂの形成から同様に行えばよく、重複する説明は繰り返されない。
【００５４】
以上のように、本実施形態２によれば、ＡｌＧａＮ埋め込み層１１４上にほぼ絶縁体である窒化アルミニウムからなる第２の埋め込み層１１７を形成する際に、その第２の埋め込み層１１７形成のためのだけのフォトリソグラフィ工程を必要をせず、ウエハの搬送も少なくなるので工数が減少する。このような利点を得るためには、保護膜１１２と第２の埋め込み層１１７を違う材料で形成し、それぞれ違うエッチング法により除去するようにすればよい。そのような材料は、後述の第２の埋め込み層１１７の材料から適宜にに選択することが可能である。なお、第２の埋め込み層１１７とＡｌＧａＮ埋め込み層１１４が同時にエッチングできなければ、リッジストライプ上の第２の埋め込み層１１７を除去する工程を新たに加えればよい。その場合でも、誘電体層１１７形成のためのフォトリソグラフィ工程は省略できるので、工数減少の利点は得られる。
【００５５】
なお、本実施形態２によるＧａＮ系半導体レーザの特性においても、実施形態１と同様な利点を得ることができる。
【００５６】
また、各実施形態で述べた作製法やレーザウェハおよび素子の材質等は、すべて以下のように変更してもよい。
【００５７】
まず、ＡｌＧａＮ埋め込み層１１４の形成条件やリッジストライプのエッチング条件によっては、第２の埋め込み層１１７が必要でない場合が考えられる。その場合には、第２の埋め込み層１１７の形成を省略することができる。このようにすれば、工数がさらに減少する利点が得られる。
【００５８】
また、活性層１０６中の量子井戸層数は、２〜６の範囲から適宜に選択すればよい。リッジストライプの幅や各層厚も、目的に合わせて自由に設計できる。第２の埋め込み層１１７としては、酸化物、窒化物、金属間化合物、ドーピングされていないＳｉ、Ｇｅ、絶縁体、または抵抗率の大きい物質から選択可能である。
【００５９】
また、第１のｐ電極１１１ａの材料としては、Ｐｄ／Ｐｔ、Ｐｄ、またはＮｉ／Ａｕ等を用いてもよく、第２のｐ電極１１１ｂの材料としては、Ｍｏ／Ａｕ、Ｐｔ／Ａｕ、またはＴｉ／Ａｕ等を用いてもよい。さらに、ｎ電極１２０の材料としては、Ｈｆ／Ａｌ、Ｔｉ／Ｍｏ、またはＨｆ／Ａｕ等を用いてもよい。
【００６０】
また、第２のｐ電極１１１ｂを設けるためのレジストの開口部１１９の幅は、後に電力供給するためのワイヤボンディングを行うスペースを考慮して十分な幅が取れるように設計すればよく、リッジストライプ１１３を開口部の端に寄せてその幅を確保してもよい。
【００６１】
また、ＧａＮ系半導体素子の基板としてｎ型ＧａＮ基板が説明されたが、これ以外にもノンドープＧａＮ基板、サファイア基板、ＧａＮ系基板、スピネル基板、ＳｉＣ基板、ＧａＡｓ基板、ＺｒＢ２基板またはＧａＰ基板などを使用してもよい。さらには、これらの基板上にＧａＮ系半導体層が成長された基板、またはこれらの基板上にＧａＮ系半導体を成長させた後にその基板を除去しＧａＮ系半導体層のみからなる基板などを用いても、発明の本質にかかわるものではないことは言うまでもない。
【００６２】
さらに、各実施形態の特徴は、他実施形態の特徴と組合せることも可能である。また、上述の各実施形態において、レーザ構造を形成する各半導体層の導電型を逆にしてもよいことは言うまでもない。
【００６３】
【発明の効果】
以上のように、発明によれば、リッジストライプ上に直接接触する電極をリッジストライプ形成前に形成することにより、リッジ上でレジストや誘電体膜による被覆履歴が重なっても、得られるレーザ素子の動作電圧を上昇させる危険性が小さい。また、ＡｌＧａＮ埋め込み層が熱負荷の小さいスパッタリングで形成されるので、電極の劣化を防止でき、電流リークの危険性を減少させ得る。さらに、埋め込み層上に第２の埋め込み層を設ければ、より電流リークの危険性が減少する。以上から、埋め込みリッジ型ＧａＮ系半導体レーザの製造歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１によるＧａＮ系半導体レーザ素子の模式的な断面図である。
【図２】本発明の実施形態１によるＧａＮ系半導体レーザ素子の製造プロセスを表す模式的な断面図である。
【図３】本発明の実施形態１によるＧａＮ系半導体レーザ素子の製造プロセスを表す模式的な断面図である。
【図４】本発明の実施形態１によるＧａＮ系半導体レーザ素子の製造プロセスを表す模式的な断面図である。
【図５】本発明の実施形態２によるＧａＮ系半導体レーザ素子の製造プロセスを表す模式的な断面図である。
【図６】従来技術によるＧａＮ系半導体レーザ素子の模式的な断面図である。
【図７】従来技術によるＧａＮ系半導体レーザ素子の製造プロセスを表す模式的な断面図である。
【符号の説明】
１００、６００　ＧａＮ系半導体レーザ素子、１０１　ｎ型ＧａＮ基板、６０１　サファイア基板、１０２、６０２　ｎ型ＧａＮバッファ層、１０３、６０３ｎ型ＧａＮコンタクト層、１０４、６０４　ｎ型ＡｌＧａＮクラッド層、１０５　ｎ型ＧａＮ光ガイド層、１０６、６０６　多重量子井戸活性層、１０７　ｐ型ＡｌＧａＮ蒸発防止層、１０８　ｐ型ＧａＮ光ガイド層、１０９、６０９　ｐ型ＡｌＧａＮクラッド層、１１０、６１０　ｐ型ＧａＮコンタクト層、１１１ａ第１のｐ電極、１１１ｂ　第２のｐ電極、１１２、６１７　保護膜、１１３、６１１　リッジストライプ、１１４、６１２　ＡｌＧａＮ埋め込み層、１１５、１１６、１１８　レジスト、１１７　誘電体膜、６１５　ｐ電極、１２０、６１６　ｎ電極、６１３　絶縁膜。
【図１】
2004119702.tif 000003
【図２】
2004119702.tif 000004
【図３】
2004119702.tif 000005
【図４】
2004119702.tif 000006
【図５】
2004119702.tif 000007
【図６】
2004119702.tif 000008
【図７】
2004119702.tif 000009