(57)【要約】【課題】本発明は、各半導体素子がスルーゲートを介してリードフレーム枠に固定された状態で搬送でき、もって搬送効率を改善し、生産性を向上することを課題とする。【解決手段】第１のリードと、第１のリードに搭載された半導体チップと、第１のリードと離間して配置された第２のリードと、第１のリードと第２のリードとを接続する接続部と、半導体チップ及び該チップの搭載する第１のリード部分を少なくとも樹脂封止する外囲器２８とを具備するリード端子型半導体素子２１が複数個、スルーゲート３５により繋がれたリード端子型半導体装置において、各リード端子型半導体素子２１の各外囲器２８がスルーゲート３５を介してリードフレーム枠３０に保持され、かつ各リード端子型半導体素子２１は電気的に独立していることを特徴とする。【選択図】　　図３
2004039800.tif 000002
【特許請求の範囲】
【請求項１】
第１のリードと、この第１のリードに搭載された半導体チップと、前記第１のリードと離間して配置された第２のリードと、前記第１のリードと前記第２のリードとを接続する接続部と、前記半導体チップ及び該チップの搭載する第１のリード部分を少なくとも樹脂封止する外囲器とを具備するリード端子型半導体素子が複数個、スルーゲートにより繋がれたリード端子型半導体装置において、
前記各リード端子型半導体素子の各外囲器がスルーゲートを介してリードフレーム枠に保持され、かつ前記各リード端子型半導体素子は電気的に独立していることを特徴とするリード端子型半導体装置。
【請求項２】
前記スルーゲートは、リード端子型半導体素子の外囲器を形成する際に外囲器と同時に形成されることを特徴とする請求項１記載のリード端子型半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はリード端子型半導体装置に関し、特に縦１７．３ｍｍ以下、横１０．５ｍｍ以下、高さ５．１ｍｍ以下の外囲器で２．５４ｍｍピッチの３端子型半導体素子を複数個配置してなるリード端子型半導体装置に関する。
【０００２】
【従来の技術】
従来、リード端子型半導体装置としては、図１に示すものが知られている。ここで、半導体素子は複数個リードフレームで繋がった状態にある。
図中の符番１は、図２に示すＭＯＳ型ＦＥＴの各リード端子となるリードを示す。これらリード１は、リードフレーム枠２の内側で該リードフレーム枠２と一体的に連結されている。前記ＭＯＳ型ＦＥＴ８には、縦１７．３ｍｍ以下、横１０．５ｍｍ以下、高さ５．１ｍｍ以下の外囲器４で２．５４ｍｍピッチの３端子をもつ構成となっている。ここで、３端子とは、ドレイン用リード端子９、ソース用リード端子１０、ゲート用リード端子１１を示す。樹脂封止により外囲器４を形成した各ＭＯＳ型ＦＥＴ８は、タイバー３により互いにつながっている。なお、図中の符番５は図示しない金型に形成されたカルを示し、このカル５にはランナー６を介して樹脂注入口７が接続されている。
【０００３】
つまり、金型の所定の位置に半導体チップ（図示せず）を搭載したリードフレームをセットした後、外囲器形成用の樹脂をカル５、ランナー６を介して樹脂注入口７に供給し、半導体チップ等を樹脂封止する外囲器４を形成する。樹脂封止後、カル部を折って除去する。樹脂封止後、各ＭＯＳ型ＦＥＴ８はタイバー３により互いにつながっているので、後工程においてＭＯＳ型ＦＥＴ８の電気的特性を測定するには、タイバー部を切断し、製品を個別に分けなければならない。
【０００４】
【発明が解決しようとする課題】
しかし、従来のリード端子型半導体装置においては、ＭＯＳ型ＦＥＴ８の電気的特性を測定する際、タイバー部を切断し、製品を個別に分けなければならず、搬送の効率が悪く、生産性が低下するという問題があった。
【０００５】
本発明はこうした事情を考慮してなされたもので、各リード端子型半導体素子の各外囲器がスルーゲートを介してリードフレーム枠に保持され、かつ前記各リード端子型半導体素子は電気的に独立している構造とすることにより、各半導体素子がスルーゲートを介してリードフレーム枠に固定された状態で搬送でき、もって搬送効率を改善し、生産性を向上しえるリード端子型半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、第１のリードと、この第１のリードに搭載された半導体チップと、前記第１のリードと離間して配置された第２のリードと、前記第１のリードと前記第２のリードとを接続する接続部と、前記半導体チップ及び該チップの搭載する第１のリード部分を少なくとも樹脂封止する外囲器とを具備するリード端子型半導体素子が複数個、スルーゲートにより繋がれたリード端子型半導体装置において、前記各リード端子型半導体素子の各外囲器がスルーゲートを介してリードフレーム枠に保持され、かつ前記各リード端子型半導体素子は電気的に独立していることを特徴とするリード端子型半導体装置である。
【０００７】
本発明において、前記スルーゲートは、リード端子型半導体素子の外囲器を形成する際に外囲器と同時に形成することが好ましい。従って、一工程で外囲器とスルーゲートを形成することができる。
【０００８】
【発明の実施の形態】
以下、本発明の実施例に係るリード端子型半導体装置について図３、図４及び図５を参照して説明する。ここで、図３は本発明の一実施例に係るリード端子型半導体装置の平面図、図４は図３のリード端子型半導体装置のリード切断前の要部を説明するための平面図を示す。また、図５（Ａ），（Ｂ）は図３のリード端子型半導体装置から得られたＭＯＳ型ＦＥＴの説明図を示し、図５（Ａ）は断面図、図５（Ｂ）は図５（Ａ）の平面図を示す。
【０００９】
図５（Ａ），（Ｂ）に示すように、符番２１はリード端子型半導体素子としてのＭＯＳ型ＦＥＴを示す。このＭＯＳ型ＦＥＴ２１には、縦１７．３ｍｍ以下、横１０．５ｍｍ以下、高さ５．１ｍｍ以下の外囲器４で２．５４ｍｍピッチの３端子をもつ構成となっている。具体的には、ＭＯＳ型ＦＥＴ２１は、図５に示すように、一部がドレイン用リード端子２７となる第１のリード２２を備えている。この第１のリード２２のマウント部には、半導体チップ２３が搭載されている。前記第１のリード２２と離間した位置には、第１のリード２２と段違いに第２のリードとしてのゲート用リード端子２５及びソース用リード端子２６が配置されている。
【００１０】
前記半導体チップ２３と前記ゲート用リード端子２５，ソース用リード端子２６とは接続部としてのコネクター２４により電気的に接続されている。前記半導体チップ２３及び該チップ２３の搭載する第１のリード部分は例えばエポキシ樹脂製の外囲器２８により樹脂封止されている。前記外囲器２８の所定の位置にはネジ穴２９が形成されている。
【００１１】
前記各ＭＯＳ型ＦＥＴ２１の外囲器２８は、図３及び図４に示すように樹脂製のスルーゲート（樹脂体）３５により互いに連結され、リードフレーム枠３０の内側に該リードフレーム枠３０と一体的に連結されている。なお、図３は後述するタイバーをカットした状態を示し、図４は各リード端子２５〜２７がタイバーにより互いに接続された状態を示す。
【００１２】
こうした構成の半導体素子において、外囲器２８は次のようにして形成した。即ち、まず、図示しないが、外囲器形成予定部に対応する部分に複数の開口部が形成され、さらに前記樹脂注入用ゲートに対応する部分に樹脂注入口３４、ランナー３３及びカル３４が夫々形成された金型に、半導体チップを搭載した第１のリード等をセットした。つづいて、金型に形成されたカル３４、ランナー３３、該ランナー３３に連通した複数の樹脂注入口３４にエポキシ樹脂原料を流し込むことにより、半導体チップ２３等を樹脂封止して外囲器２８を形成した。
【００１３】
ところで、外囲器２８を形成した直後の各ＭＯＳ型ＦＥＴ２１のリード端子２５〜２７は、図４の斜線で示すようにタイバー３６により電気的に連結した状態にある。そこで、各ＭＯＳ型ＦＥＴ２１の電気的測定を行う際には、前記タイバー３６をカットする必要がある。
【００１４】
実施例１に係るリード端子型半導体装置は、複数のＭＯＳ型ＦＥＴ２１をスルーゲート３５により互いに連結してリードフレーム枠３９に保持され、しかも各ＭＯＳ型ＦＥＴ２１は互いに電気的に独立した構成となっているので、樹脂封止により外囲器２８を形成した後は、図４に示すリードフレーム３５をカットし、更にタイバー３１をカットすることにより、ＭＯＳ型ＦＥＴ２１をリードフレーム枠３０に固定したままで電気的特性の測定が可能となる。従って、製品を個別に搬送した従来技術と比べて生産効率を向上することができる。また、スルーゲート３５は外囲器２８を形成する際に同時に形成できるので、一工程でＭＯＳ型ＦＥＴ２１をスルーゲート３５を介してリードフレーム枠３９に保持することができる。
【００１５】
事実、図３のようなスルーゲート構造を採用することにより、ゲートの体積が減り、樹脂効率が従来の５３％から７６％に改善できることが確認された。
【００１６】
なお、上記実施例では、外囲器がＴＯ−２２０タイプで２．５４ｍｍピッチの３端子を有する場合のＭＯＳ型ＦＥＴを複数個配置したリード端子型半導体装置の場合について述べたが、これに限らず、ピッチが５．４５ｍｍ以下の３端子を有するＭＯＳ型ＦＥＴを複数個配置したリード端子型半導体装置の場合について複数個の製造方法についても、上記実施例と同様な効果が期待できる。
【００１７】
【発明の効果】
以上詳述したように本発明によれば、各リード端子型半導体素子の各外囲器がスルーゲートを介してリードフレーム枠に保持され、かつ前記各リード端子型半導体素子は電気的に独立している構造とすることにより、各半導体素子がスルーゲートを介してリードフレーム枠に固定された状態で搬送でき、もって搬送効率を改善し、生産性を向上しえるリード端子型半導体装置を提供できる。
【図面の簡単な説明】
【図１】従来のリード端子型半導体装置の平面図。
【図２】図１のリード端子型半導体装置から得られたＭＯＳ型ＦＥＴの平面図。
【図３】本発明の一実施例に係るリード端子型半導体装置の平面図。
【図４】図３のリード端子型半導体装置のリード切断前の要部を説明するための平面図。
【図５】図３のリード端子型半導体装置から得られたＭＯＳ型ＦＥＴの説明図。
【符号の説明】
２１…ＭＯＳ型ＦＥＴ（リード端子型半導体素子）、
２２…第１のリード、
２３…半導体チップ、
２４…コネクター（接続部）、
２５…ゲート用リード端子、
２６…ソース用リード端子、
２７…ドレイン用リード端子、
２８…外囲器、
２９…ネジ穴
３０…リードフレーム枠、
３２…カル、
３３…ランナー、
３４…樹脂注入口、
３５…スルーゲート、
３６…タイバー。
【図１】
2004039800.tif 000003
【図２】
2004039800.tif 000004
【図３】
2004039800.tif 000005
【図４】
2004039800.tif 000006
【図５】
2004039800.tif 000007