(57)【要約】【課題】放電灯点灯装置のＩＣの大型化やコストアップを招来することなく、設定データのビット数が増量可能な放電灯点灯装置を提供する。【解決手段】放電灯４９の作動条件に対応する設定データを記憶する外部メモリ７０を備え、この外部メモリ７０とチョッパ制御部６２との間で設定データをシリアルで通信するようにした。【選択図】      図１
2004178926.tif 000002
【特許請求の範囲】
【請求項１】
放電灯の作動条件を設定するための設定情報を記憶する記憶部と、
前記設定情報を取り込み、この取り込んだ設定情報に対応する放電灯の作動条件の下で前記放電灯の点灯を制御する制御部とを備え、
前記設定情報を前記記憶部と制御部との間でシリアルで通信することを特徴とする放電灯点灯装置。
【請求項２】
前記制御部は、前記記憶部に記憶されている設定情報を複数回取り込み、今回の設定情報と前回の設定情報とを比較し、両者が一致しているか否かを判別する比較判別部を備えることを特徴とする請求項１に記載の放電灯点灯装置。
【請求項３】
前記比較判別部は、今回の設定情報の取り込み動作と並行して、今回の設定情報と前回の設定情報とを１ビットずつ比較することを特徴とする請求項１または２に記載の放電灯点灯装置。
【請求項４】
放電灯の点灯状態を検出してアナログの検出信号を出力する検出部と、前記アナログ信号を所定ビット数のディジタル信号にＡＤ変換するＡＤ変換部とを備えるとともに、前記制御部は、前記ＡＤ変換部にクロック信号を出力するクロック出力部を備え、前記クロック出力部を前記記憶部に兼用することを特徴とする請求項１ないし３のいずれかに記載の放電灯点灯装置。
【請求項５】
前記制御部は、複数回取り込まれた設定情報が全て一致すると、前記記憶部に通信可能に接続するインターフェース部の動作を停止する停止部を備えることを特徴とする請求項２ないし４のいずれかに記載の放電灯点灯装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、放電灯の点灯を制御する放電灯点灯装置に関する。
【０００２】
【従来の技術】
従来、放電灯点灯装置１００’は、図６に示すように、電源３１、電源３１から供給される電源を安定化する直流安定化電源３２、スイッチ素子３３とチョークコイル３４と駆動回路３５とダイオード３６と電圧検出回路３７とから成り直流安定化電源３２からの電圧を昇圧又は降圧するチョッパ回路１１１、チョッパ回路１１１からの電圧を平滑する平滑用コンデンサ３８、駆動回路３９、４２、４３、４６とスイッチ回路４０、４１、４４、４５とから成り平滑用コンデンサ３８からの直流電圧を交流電圧に変換する極性反転回路１１２、バラスト（放電灯４９に流れる電流を規定値に制限し、安定な点灯動作を維持するもの）として機能するコイル４７とコンデンサ４８とから成り放電灯を点灯させるための高電圧を発生させる共振回路１１３、チョッパ回路１１１の出力電圧の制御及び極性反転回路１１２の交流電圧の周波数等の制御を行う制御部６０’を備え、コンデンサ４８と並列に接続される放電灯４９を点灯させている。
【０００３】
放電灯点灯装置１００’は、放電灯４９の点灯を開始する場合、制御部６０’が駆動回路３９、４２、４３、４６を用いて対角位置に配置されたスイッチ回路４０及びスイッチ回路４５の組とスイッチ回路４１及びスイッチ回路４４の組とを交互にオン・オフすることによって、両接続端ａｂ間に数１０ｋＨｚ〜数１００ｋＨｚの高周波電圧を発生させる。この高周波電圧によって共振回路１１３は、共振し、コンデンサ４８の端子間に高圧な共振電圧が発生する。そして、この高圧な共振電圧によって放電灯４９が点灯する。一方、電圧検出回路３７の検出電圧によって制御回路５１は、放電灯４９の点灯を検出すると、両接続端ａｂ間に数１０Ｈｚ〜数１００Ｈｚの低周波電圧が発生するように、スイッチ回路４０、４１、４４、４５の各組を交互にオン・オフする。
【０００４】
【発明が解決しようとする課題】
ところで、放電灯４９の構成やコイル４７のインピーダンスの特性等に応じて、放電灯４９の電力特性や仕様等（以下、これらを総称して放電灯４９の作動条件という）が異なる。このように放電灯４９の作動条件に応じて、逐一、放電灯点灯装置１００’の機械的な構成を変更すると、放電灯点灯装置１００’の製造コストの増加等の問題が生じるため、従来では、放電灯４９の作動条件に応じた電子的な設定を行うようにしている。
【０００５】
すなわち、放電灯４９の作動条件に対応する複数のビットの設定データを予め生成し、放電灯４９の点灯制御を行う前に、この設定データを、制御部６０’を構成するディジタル素子（例えばＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）やＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ））に入力して、制御対象の放電灯４９に対応する作動条件を制御部６０’に設定していた。
【０００６】
その際、従来では、制御部６０’の設計を簡素化する等のため、制御部６０’の各入力ピンに設定データの１ビットを割り当てて、該設定データを制御部６０’にパラレルで入力する構成を採っていた。
【０００７】
ところが、この構成の場合、設定データのビット数を増加させてよりきめ細かな設定を行おうとすると、それに応じて制御部６０’の入力ピンを増加させる必要があり、この入力ピンの増加は、制御部６０’を搭載するＩＣ（ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）の大型化やコストアップを招来することとなる。
【０００８】
本発明は、上記に鑑みてなされたものであり、放電灯点灯装置のＩＣの大型化やコストアップを招来することなく、設定データのビット数が増量可能な放電灯点灯装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、放電灯の作動条件を設定するための設定情報を記憶する記憶部と、前記設定情報を取り込み、この取り込んだ設定情報に対応する放電灯の作動条件の下で前記放電灯の点灯を制御する制御部とを備え、前記設定情報を前記記憶部と制御部との間でシリアルで通信することを特徴とするものである。
【００１０】
この発明によれば、記憶部から放電灯の作動条件を設定するための設定情報が制御部にシリアルで送出され、放電灯は、この設定情報に対応する放電灯の作動条件の下で制御部により点灯制御される。
【００１１】
このように、放電灯の作動条件を設定するための設定情報を記憶する記憶部を設け、設定情報を記憶部と制御部との間でシリアルで通信するようにしたので、設定データのビット数を増加させても、設定情報が入力される制御部の入力ピンの数を増加させる必要がない。その結果、制御部の大型化やコストアップを防止または抑制しつつ、設定データのビット数を増量し、よりきめ細かな作動条件の設定を行うことができる。
【００１２】
請求項２に記載の発明は、請求項１に記載の放電灯点灯装置において、前記制御部は、前記記憶部に記憶されている設定情報を複数回取り込み、今回の設定情報と前回の設定情報とを比較し、両者が一致しているか否かを判別する比較判別部を備えることを特徴とするものである。
【００１３】
この発明によれば、制御部は、記憶部に記憶されている設定情報を複数回取り込み、今回の設定情報と前回の設定情報とを比較し、両者が一致しているか否かを判別する比較判別部を備えたので、制御部と記憶部との間で発生した何らかの通信エラーにより、誤った設定情報が制御部に出力され、その設定情報に対応する放電灯の作動条件の下で放電灯の点灯が制御されるのを防止することができる。
【００１４】
請求項３に記載の発明は、請求項１または２に記載の放電灯点灯装置において、前記比較判別部は、今回の設定情報の取り込み動作と並行して、今回の設定情報と前回の設定情報とを１ビットずつ比較することを特徴とするものである。
【００１５】
この発明によれば、今回の設定情報の取り込み動作と並行して、今回の設定情報と前回の設定情報とを１ビットずつ比較するようにしたので、今回の設定情報をすべて取り込んだ後、今回の設定情報と前回の設定情報とを１ビットずつ比較する構成に比して、今回の設定情報をすべて取り込むまで保持（一時的に記憶）する記憶部が必要でない分、比較判別部の構成をコンパクト化することができる。また、今回の設定情報をすべて取り込んだ後、今回の設定情報と前回の設定情報とを一度に比較する構成では、比較対象の設定情報の組が今回又は前回の設定情報のビット数と同数組の設定情報が比較できる構成にする必要があるのに対して、本発明では１組の設定情報が比較できる構成で足りるから、比較判別部の構成をコンパクト化することができる。
【００１６】
請求項４に記載の発明は、請求項１ないし３のいずれかに記載の放電灯点灯装置において、放電灯の点灯状態を検出してアナログの検出信号を出力する検出部と、前記アナログ信号を所定ビット数のディジタル信号にＡＤ変換するＡＤ変換部とを備えるとともに、前記制御部は、前記ＡＤ変換部にクロック信号を出力するクロック出力部を備え、前記クロック出力部を前記記憶部に兼用することを特徴とするものである。
【００１７】
この発明によれば、ＡＤ変換部にクロック信号を出力するクロック出力部を記憶部に兼用するように構成したので、ＡＤ変換部と記憶部とにそれぞれ個別にクロック信号を出力する構成に比して、制御部の構成をコンパクト化することができる。
【００１８】
請求項５に記載の発明は、請求項２ないし４のいずれかに記載の放電灯点灯装置において、前記制御部は、複数回取り込まれた設定情報が全て一致すると、前記記憶部に通信可能に接続するインターフェース部の動作を停止する停止部を備えることを特徴とするものである。
【００１９】
この発明によれば、複数回取り込まれた設定情報が全て一致すると、記憶部に通信可能に接続するインターフェース部の動作を停止するので、制御部と記憶部との間で誤った通信が行われるのを確実に防止することができるとともに、この誤った通信による放電灯点灯装置の誤動作に起因して電力が浪費されるのを防止することができる。
【００２０】
【発明の実施の形態】
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の構成については、同一の符号を付し、その説明を省略する。
【００２１】
図１は、本発明に係る放電灯点灯装置の一実施形態の構成を示す図である。
【００２２】
図１において、放電灯点灯装置１００は、電源３１、直流安定化電源３２、スイッチ素子３３とチョークコイル３４と駆動回路３５とダイオード３６と電圧検出回路３７とから成るチョッパ回路１１１、平滑用コンデンサ３８、駆動回路３９、４２、４３、４６とスイッチ回路４０、４１、４４、４５とから成る極性反転回路１１２及びバラストとして機能するコイル４７とコンデンサ４８とから成る共振回路１１３を備える。
【００２３】
電源３１から供給される電源は、直流安定化電源３２で電圧値が安定化され、チョッパ回路１１１に入力される。チョッパ回路１１１は、入力端と出力端との間にスイッチ素子３３とチョークコイル３４とが直列に接続され、スイッチ素子３３とチョークコイル３４との接続点にはダイオード３６のカソード側が接続される。そして、チョッパ回路１１１の出力端には、チョッパ回路１１１の出力電圧（平滑用コンデンサ３８の端子間電圧）を検出する電圧検出回路３７が設けられ、検出結果は、後述の制御部６０に出力される。
【００２４】
駆動回路３５は、制御信号に応じて所定のデューティ及び数１０ｋＨｚの高周波でスイッチ素子３３をオン・オフする。これによってチョッパ回路１１１は、入力電圧を所定の電圧値に昇圧又は降圧する。このスイッチ素子３３をオン・オフするデューティ及び周波数は、平滑用コンデンサ３８の端子電圧が極性反転回路１１２の負荷状態に応じて変化するので、この負荷状態に応じて調整される。スイッチ素子は、例えば、トランジスタである。
【００２５】
平滑用コンデンサ３８の出力電圧は、極性反転回路１１２に入力される。極性反転回路１１２は、直列に接続されたスイッチ回路４０及びスイッチ回路４４と、直列に接続されたスイッチ回路４１及びスイッチ回路４５とが並列に接続されてブリッジ回路を構成する。駆動回路３９は、スイッチ回路４０を駆動し、駆動回路４２は、スイッチ回路４１を駆動し、駆動回路４３は、スイッチ回路４４を駆動し、駆動回路４６は、スイッチ回路４５を駆動する。
【００２６】
極性反転回路１１２は、例えば、フルブリッジインバータ回路である。スイッチ回路４０、４１、４４、４５は、例えば、スイッチ素子とダイオードとの逆並列回路やＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などである。
【００２７】
スイッチ回路４０及びスイッチ回路４４の接続端ａとスイッチ回路４５及びスイッチ回路４８の接続端ｂとの間には、共振回路１１３が接続される。共振回路１１３は、直列に接続されたコイル４７とコンデンサ４８とから構成され、ソケットを介して放電灯４９がコンデンサ４８に並列に接続される。放電灯４９は、例えば、高圧水銀灯やナトリウムランプやメタルハライドランプなどの高輝度放電灯である。
【００２８】
Ａ／Ｄ変換器５０は、電圧検出回路３７で検出されたアナログの検出電圧値を所定ビット数のディジタル値にＡ／Ｄ変換するものである。
【００２９】
制御部６０は、駆動回路制御部６１とチョッパ制御部６２とを備えて構成される。
【００３０】
駆動回路制御部６１は、対角の位置に配置されたスイッチ回路４０及びスイッチ回路４５の組とスイッチ回路４１及びスイッチ回路４４の組とを交互にオン・オフさせるものである。これにより、極性反転回路１１２は、スイッチ回路４０とスイッチ回路４４との接続端ａと、スイッチ回路４１とスイッチ回路４５との接続端ｂとの間に、入力直流電圧の極性を周期的に反転させた交流電圧を発生させる。なお、制御回路１２は、各組が同時にオンになることがないようにスイッチングのタイミングを制御する。
【００３１】
チョッパ制御部６２は、Ａ／Ｄ変換器５０の出力信号（電圧検出回路３７で検出された出力電圧に対応するもの）に基づいて、出力端に並列接続した平滑用コンデンサ３８の端子間電圧が、始動制御や点灯制御に対応した所定の電圧値になるように制御信号を駆動回路３５に出力するものである。
【００３２】
放電灯点灯装置１００は、チョッパ制御部６２に対し、放電灯４９の電力特性（例えば、放電灯起動時の動作状態においては電力を早期に立ち上げ、起動して充分時間が経った定常時の動作状態に移行すると電力を低下させる）や仕様あるいはコイル４７のインピーダンスの特性等（以下、これらを総称して作動条件という）に応じた設定を行うように構成されている。例えば、放電灯４９に印加する最大電圧について、設定可能な複数の電圧値の中からその放電灯４９の作動条件に応じた電圧値の設定等を行う。
【００３３】
本実施形態においては、このような設定を行うための複数のビットからなるディジタルのデータ（以下、設定データという）が予め生成され、この設定データは、後述する外部メモリ７０に記憶されている。チョッパ制御部６２は、当該放電灯点灯装置１００への電源投入直後に設定データを外部メモリ７０から取り込んで保持し、該設定データに対応する放電灯４９の作動条件の下で、放電灯４９の点灯制御を行う（上記制御信号を駆動回路３５に出力する）。
【００３４】
このチョッパ制御部６２への設定データの設定を行うために、チョッパ制御部６２は、図２に示すように、以下に説明するクロック発生部６２１、出力指令部６２２、アドレス指定部６２３、比較判別部６２４、設定部６２５及び記憶部６２６を備えている。また、チョッパ制御部６２には、予め設定データが格納された外部メモリ７０がインターフェース部６３を介して通信可能に接続されており、チョッパ制御部６２は、この外部メモリ７０から設定データをシリアルで取り込むように構成されている。
【００３５】
このように、設定データを格納する外部メモリ７０を設け、チョッパ制御部６２は、外部メモリ７０からシリアルで設定データを取り込むように構成しているのは、次の理由に拠る。
【００３６】
すなわち、制御部に、設定データの各ビットに対応して入力ピン（図示せず）を設け、各入力ピンに設定データの１ビットを割り当てる形で該設定データを制御部にパラレルで入力するように構成した場合、この制御部には、外部メモリ７０から設定データを入力するための入力ピンが少なくとも設定データのビット数に対応する数だけ必要となるから、よりきめ細かな設定を行うべく設定データのビット数を増加させた場合には、ビット数の増加に伴って入力ピンを増加させる必要があり、その結果、制御部の大型化を招来することとなる。
【００３７】
一方、設定データの情報量はそれほど多くはなく、設定データの通信をシリアルで行ったとしても非常に短い時間、例えば数１００μ秒で該設定データの取り込みが完了するため、放電灯４９の点灯指示が放電灯点灯装置１００への電源投入と同時に行われた場合であっても、放電灯４９の点灯制御の開始が大幅に遅延することはなく、放電灯点灯装置１００は電源投入とほぼ同時に点灯制御を開始することができる。また、よりきめ細かな設定を行うべく設定データのビット数を増加させた場合であっても、設定データのビット数の増加により入力ピンを増加させる必要はないから、制御部６０の大型化を防止又は抑制することができる。以上の点に着目して、本実施形態では上記の構成を採用している。
【００３８】
クロック発生部６２１、出力指令部６２２及びアドレス指定部６２３は、図３に示す各信号を外部メモリ７０に出力するものである。図３は、クロック発生部６２１のクロック信号「ＳＫ」、出力指令部６２２の出力「ＣＳ」、アドレス指定部６２３の出力「ＤＩ」及び外部メモリ７０の出力「ＤＯ」を示すタイムチャートである。
【００３９】
図３に示すように、クロック発生部６２１は、所定の動作周波数を有して、Ａ／Ｄ変換器５０の出力タイミングの基準となるクロック信号を外部メモリ７０に出力するものであり、本実施形態では、クロック発生部６２１は、クロック信号を外部メモリ７０にも出力するようにしている。すなわち、クロック発生部６２１を、Ａ／Ｄ変換器５０と外部メモリ７０とに兼用するようにしている。これにより、クロック発生部６２１を、Ａ／Ｄ変換器５０と外部メモリ７０とにそれぞれ対応して備える場合に比べて、制御部６０の構成をコンパクト化することができる。
【００４０】
出力指令部６２２は、外部メモリ７０に設定データの出力を指示するための指示信号を外部メモリ７０に出力するものである。アドレス指定部６２３は、外部メモリ７０に出力させる設定データのアドレスを指定する信号を出力するものである。
【００４１】
図３に示すように、チョッパ制御部６２が外部メモリ７０から設定データを取り込む際には、まず、出力指令部６２２がハイ信号を出力して（図３の出力「ＣＳ」参照）、外部メモリ７０に設定データの出力を指示した後、アドレス指定部６２３が一時的にハイ信号を出力して（図３の出力「ＤＩ」参照）、外部メモリ７０に送信すべき設定データのアドレスを指定する。これを受けて、外部メモリ７０は、クロック発生部６２１のクロック信号「ＳＫ」に同期して瞬間的に「０」の信号を出力することで（図３の出力「ＤＯ」参照）チョッパ制御部６２と電気的に導通した後、「０」または「１」の設定データをシリアルでチョッパ制御部６２に送信する。
【００４２】
なお、図３において、外部メモリ７０の出力「ＤＯ」における矢印Ａ及びＢに示す期間の表示は、「０」または「１」のいずれか一方が制御部６０に出力されることを示すものである。また、矢印Ｃ，Ｄ及びＥの期間は、Ａ／Ｄ変換器５０からの出力が誤って外部メモリ７０に出力されるのを防止するため、制御部６０が外部メモリ７０との電気的な導通を断つハイインピーダンスの期間である。
【００４３】
このように、チョッパ制御部６２と外部メモリ７０との間では、クロック信号「ＳＫ」、出力「ＣＳ」、出力「ＤＩ」及び出力「ＤＯ」の授受を並行して行うとともに、出力「ＤＯ」（外部メモリ７０から出力される設定データ）については、シリアルで通信が行われるので、制御部６０を搭載するＩＣは、これらの通信を行うための入力ピンとして、チョッパ制御部６２と外部メモリ７０との間で授受される信号の種類の数（本実施形態では４つ）だけ備えていればよいことになる。
【００４４】
図３に示すように、本実施形態では、制御部６０と外部メモリ７０との間で発生した何らかの通信の異常により、誤った設定データがチョッパ制御部６２に出力され、その設定データに対応する放電灯４９の作動条件の下で放電灯４９が点灯制御されるのを防止するため、外部メモリ７０との間で、出力「ＣＳ」、出力「ＤＩ」及び設定データの通信を再度行い、１回目と２回目の通信で外部メモリ７０から出力された設定データが一致するか否かを比較するようにしている。
【００４５】
図４において、比較判別部６２４は、１回目の設定データと２回目の設定データとを比較して、両者が一致するか否かを判別するものであり、レジスタ６２４ａと比較器６２４ｂとを備えて構成されている。
【００４６】
レジスタ６２４ａは、外部メモリ７０から取り込んだ１回目の設定データを取り込み順に保持（一時的に記憶）するとともに、２回目の設定データが外部メモリ７０から１ビットずつ順に出力されるたびに、その出力された２回目の設定データと比較する１回目の設定データを順次シフトするものである。
【００４７】
例えば図４に示すように、１回目の通信において、「１，１，０，１，０，０，０，１，０，１」の計１０ビットの設定データが外部メモリ７０から出力されたものとすると、レジスタ６２４ａはその設定データを上記の順に保持する。また、後述する比較器６２４ｂにより、１回目の設定データのうち先頭のデータ「１」と２回目の最初の設定データ「１」とが比較（図４（ａ）参照）されると、レジスタ６２４ａは、図４（ｂ）〜（ｄ）に示すように、２回目の設定データ「１」，「０」，「１」…が外部メモリ７０から１ビットずつ順に出力されるたびに、「１，０，１，０，０，０，１，０，１，１」，「０，１，０，０，０，１，０，１，１，１」，「１，０，０，０，１，０，１，１，１，０」…のように、先頭の設定データを最後尾にシフトする。
【００４８】
比較器６２４ｂは、外部メモリ７０から出力された２回目の設定データと、１回目の設定データのうちレジスタ６２４ａにより比較対象として設定された先頭の設定データとを比較し、両者が一致するか否かを判別するものである。
【００４９】
このように、比較判別部６２４を、設定データの再度の読み込み動作と並行して、１回目の設定データと２回目の設定データとを１ビットずつ比較するように構成したことにより、次のような利点がある。
【００５０】
すなわち、例えば図４（ｅ）に示すように、外部メモリ７０から２回目の設定データを全て取り込んだ後、１回目の設定データと２回目の設定データとを１ビットずつ比較する構成とした場合にも、比較器６２４ｂには１組分の入力端子や回路構成を備えるだけで済むという利点があるが、本実施形態のように、設定データの再度の読み込む動作と並行して、１回目の設定データと２回目の設定データとを１ビットずつ比較する構成とすることで、さらに、２回目の設定データを保持するためのレジスタ６２４ａが不要となる。
【００５１】
また、シリアル通信かパラレル通信かに関らず、１回目及び２回目の全ての設定データ（１０組の設定データ）を同時に比較する構成とした場合には、比較器６２４ｂには１０組分の入力端子や回路構成が必要となるとともに、２回目の設定データを保持するためのレジスタ６２４ａが必要となるが、本実施形態のように、設定データの再度の読み込む動作と並行して、１回目の設定データと２回目の設定データとを１ビットずつ比較するように構成することで、比較器６２４ｂには１組分の入力端子や回路構成を備えるだけで済み、１回目及び２回目の全ての設定データを同時に比較する構成に比して、比較器６２４ｂを小型化することができる。
【００５２】
設定部６２５は、１回目の設定データと２回目の設定データが一致しない場合には、通信エラーとして、１回目及び２回目の設定データをリセット（消去）し、出力指令部６２２、アドレス指定部６２３及び外部メモリ７０に１回目の通信から再度行わせる。一方、設定部６２５は、１回目と２回目の設定データが全て一致した場合には、出力指令部６２２及びアドレス指定部６２３の出力をロー（「Ｌ」）に固定して、出力指令部６２２による設定データの出力指示やアドレス指定部６２３による設定データのアドレス指定を禁止するとともに、Ａ／Ｄ変換器５０からの出力が外部メモリ７０に誤って送信されるのを確実に防止すべく、インターフェース部６３の動作を停止させる。
【００５３】
記憶部６２６は、外部メモリ７０から読み込んだ設定データを、放電灯点灯装置１００への電源の供給が切断されるまで記憶し、電源が切断されるとリセット（消去）するものである。放電灯点灯装置１００は、記憶部６２６に格納された設定データに対応する放電灯４９の作動条件の下で、放電灯４９の点灯制御を行う。
【００５４】
外部メモリ７０は、設定データが書き換え可能なメモリである。外部メモリ７０は、上述したように、インターフェース部６３を介して制御部６０（チョッパ制御部６２）に通信可能に接続されており、制御部６０からの指示にしたがって、設定データを制御部６０に出力する。外部メモリ７０を、設定データが書き換え可能とされているので、放電灯４９の電力特性や仕様、あるいはコイル４７のインピーダンスの特性等の作動条件に応じた設定データに書き換えることができる。延いては、外部メモリ７０の設定データを書き換えるだけで、制御対象の放電灯４９に対応する作動条件の下でその放電灯４９を点灯制御することができる。
【００５５】
次に、本実施形態に係る放電灯点灯装置１００におけるチョッパ制御部６２の動作について説明する。図５は、チョッパ制御部６２の動作を示すフローチャートである。
【００５６】
図５に示すように、放電灯点灯装置１００に電源が投入される（ステップ♯１）と、クロック発生部６２１、出力指令部６２２及びアドレス指定部６２３によりクロック信号（「ＳＫ」），「ＣＳ」信号及び「ＤＩ」信号を外部メモリ７０に出力して、該外部メモリ７０から１回目の設定データの取り込みをシリアルで行う（ステップ♯２）。設定データの取り込みをシリアルで行うのは、設定データのビット数を増加による制御部６０の大型化やコストアップを防止または抑制するためである。
【００５７】
１回目の設定データの取り込みが終了する（ステップ♯２でＹＥＳ）と、比較判別部６２４により１回目の設定データを保持した後（ステップ♯３）、再度出力指令部６２２及びアドレス指定部６２３により出力「ＣＳ」及び出力「ＤＩ」を外部メモリ７０に出力して、該外部メモリ７０から２回目の設定データの取り込みをシリアルで行う（ステップ♯４）。ここで、外部メモリ７０から設定データを再度取り込むようにしているのは、通信の異常により、チョッパ制御部６２に誤った設定データが送信される等のエラーの発生を防止するためである。
【００５８】
そして、２回目の設定データを取り込みに並行して、比較判別部６２４により、１回目の設定データと２回目の設定データとを１ビットずつ比較する（ステップ♯５）。両者が一致している場合（ステップ♯５でＹＥＳ）には、１回目の設定データと２回目の設定データとの比較が全て完了したか否かを判断し（ステップ♯６）、その比較が完了していない場合（ステップ♯６でＮＯ）、１回目の設定データを１ビットシフトし（ステップ♯７）、外部メモリ７０から取り込んだ２回目の設定データについてステップ♯５，♯６の処理を行う。
【００５９】
このように、設定データをシリアルで通信し、外部メモリ７０から設定データを再度読み込む動作と並行して、１回目の設定データと２回目の設定データとを１ビットずつ比較するように構成しているのは、上述したように比較器６２４ｂの構成を小型化するとともに、レジスタ６２４ａの数を最小限に抑えるためである。
【００６０】
一方、ステップ♯５において、１回目の設定データと２回目の設定データとが一致していない場合（ステップ♯５でＮＯ）には、通信エラーと判断して（ステップ♯８）、再度ステップ♯２の処理から行う。
【００６１】
１回目の設定データと２回目の設定データとが全て一致する（ステップ♯６でＹＥＳ）と、設定部６２５により外部メモリ７０との間のインターフェース部６３の動作を停止し（ステップ♯９）、取り込んだ設定データを記憶部６２６により記憶する（ステップ♯１０）。１回目と２回目の設定データが全て一致すると外部メモリ７０との間のインターフェース部６３の動作を停止するのは、Ａ／Ｄ変換器５０からの出力が外部メモリ７０に誤って送信されるのを確実に防止し、かつ、この誤った通信による放電灯点灯装置１００の誤動作に起因して電力が浪費されるのを防止するために行っているものである。
【００６２】
以上のように、本実施形態では、設定データを記憶する外部メモリ７０を備え、この外部メモリ７０とチョッパ制御部６２との間で設定データをシリアルで通信するようにしたので、よりきめ細かな設定を行うべく設定データのビット数を増加させても、入力ピンを増加させる必要はない。よって、上記のように設定データのビット数を増加させても、制御部６０、延いては放電灯点灯装置１００のＩＣの大型化を防止又は抑制することができる。
【００６３】
また、制御部６０と外部メモリ７０との間で設定データ等の通信を２回行って、１回目と２回目の通信で外部メモリ７０から出力された設定データが一致するか否かを比較するようにしたので、チョッパ制御部６２と外部メモリ７０との間で発生した何らかの通信の異常により誤った設定データがチョッパ制御部６２に出力され、その設定データに対応する放電灯の作動条件の下で放電灯の点灯が制御されるのを確実に防止することができる。
【００６４】
さらに、設定データの再度の読み込む動作と並行して、１回目の設定データと２回目の設定データとを１ビットずつ比較するように構成したので、比較判別部６２４の構成を小型化することができる。
【００６５】
また、クロック発生部６２１をＡ／Ｄ変換器５０と外部メモリ７０とに兼用するようにしたので、クロック発生部６２１を、Ａ／Ｄ変換器５０と外部メモリ７０とにそれぞれ対応して備える場合に比べて、制御部の構成をコンパクト化することができる。
【００６６】
また、１回目と２回目の設定データが全て一致すると外部メモリ７０との間のインターフェース部６３の動作を停止させるようにしたので、Ａ／Ｄ変換器５０からの出力が外部メモリ７０に誤って送信されるのを確実に防止するとともに、この誤った通信による放電灯点灯装置１００の誤動作に起因して電力が浪費されるのを防止することができる。
【００６７】
また、外部メモリ７０は、設定データが書き換え可能とし、放電灯４９の電力特性や仕様、あるいはコイル４９のインピーダンスの特性等の作動条件に応じた設定データに書き換えることができるようにしたので、外部メモリ７０の設定データを書き換えるだけで、制御対象の放電灯４９に対応する作動条件の下でその放電灯４９を点灯制御することができる。
【００６８】
なお、本発明は、上記実施形態に限らず、次の変形形態（１）が採用可能である。
（１）同一のアドレスのデータを２回読み込むようにしているが、読み込み回数は、２回に限られず、何回でもよい。この場合、連続する回の各設定データを比較判別部６２４により比較するように構成するとよい。
【００６９】
【発明の効果】
請求項１に記載の発明によれば、放電灯の作動条件を設定するための設定情報を記憶する記憶部を設け、設定情報を記憶部と制御部との間でシリアルで通信するようにしたので、設定データのビット数を増加させても、設定情報が入力される制御部の入力ピンの数を増加させる必要がない。その結果、制御部の大型化やコストアップを防止または抑制しつつ、設定データのビット数を増量し、よりきめ細かな作動条件の設定を行うことができる。
【００７０】
請求項２に記載の発明によれば、制御部は、記憶部に記憶されている設定情報を複数回取り込み、今回の設定情報と前回の設定情報とを比較し、両者が一致しているか否かを判別する比較判別部を備えたので、制御部と記憶部との間で発生した何らかの通信エラーにより、誤った設定情報が制御部に出力され、その設定情報に対応する放電灯の作動条件の下で放電灯の点灯が制御されるのを防止することができる。
【００７１】
請求項３に記載の発明によれば、今回の設定情報の取り込み動作と並行して、今回の設定情報と前回の設定情報とを１ビットずつ比較するようにしたので、今回の設定情報をすべて取り込んだ後、今回の設定情報と前回の設定情報とを１ビットずつ比較する構成に比して、今回の設定情報をすべて取り込むまで保持（一時的に記憶）する記憶部が必要でない分、比較判別部の構成をコンパクト化することができる。また、今回の設定情報をすべて取り込んだ後、今回の設定情報と前回の設定情報とを一度に比較する構成では、比較対象の設定情報の組が今回又は前回の設定情報のビット数と同数組の設定情報が比較できる構成にする必要があるのに対して、本発明では１組の設定情報が比較できる構成で足りるから、比較判別部の構成をコンパクト化することができる。
【００７２】
請求項４に記載の発明によれば、ＡＤ変換部にクロック信号を出力するクロック出力部を記憶部に兼用するように構成したので、ＡＤ変換部と記憶部とにそれぞれ個別にクロック信号を出力する構成に比して、制御部の構成をコンパクト化することができる。
【００７３】
請求項５に記載の発明によれば、複数回取り込まれた設定情報が全て一致すると、記憶部に通信可能に接続するインターフェース部の動作を停止するので、制御部と記憶部との間で誤った通信が行われるのを確実に防止することができるとともに、この誤った通信による放電灯点灯装置の誤動作に起因して電力が浪費されるのを防止することができる。
【図面の簡単な説明】
【図１】本発明にかかる放電灯点灯装置の一実施形態の構成を示す図である。
【図２】チョッパ制御部の制御ブロックを示す図である。
【図３】クロック発生部のクロック信号「ＳＫ」、出力指令部の出力「ＣＳ」、アドレス指定部の出力「ＤＩ」及び外部メモリの出力「ＤＯ」を示すタイムチャートである。
【図４】比較判別部の動作を示す説明図である。
【図５】チョッパ制御部の動作を示すフローチャートである。
【図６】従来の放電灯点灯装置の構成を示す図である。
【符号の説明】
１００  放電灯点灯装置
５０    Ａ／Ｄ変換器
６０    制御部
６２    チョッパ制御部
６２１  クロック発生部
６２２  出力指令部
６２３  アドレス指定部
６２４  比較判別部
６２５  設定部
６２６  記憶部
６３    インターフェース部
７０    外部メモリ
【図１】
2004178926.tif 000003
【図２】
2004178926.tif 000004
【図３】
2004178926.tif 000005
【図４】
2004178926.tif 000006
【図５】
2004178926.tif 000007
【図６】
2004178926.tif 000008