(57)【要約】【課題】記憶装置の個数が多い場合でも、フリップフロップを削減することができ、テスト装置の面積増加を抑制することができる記憶装置用テスト装置を提供する。【解決手段】記憶装置用テスト装置は、複数の記憶装置５，６に対するアドレス信号から１つのアドレス信号を選択する第１の選択手段１３と、前記第１の選択手段により選択された前記アドレス信号の第１の制御／観測用フリップフロップ９と、前記複数の記憶装置に対する制御信号から１つの制御信号を選択する第２の選択手段１４と、前記第２の選択手段により選択された前記制御信号の第２の制御／観測用フリップフロップ１０と、前記複数の記憶装置に対するデータ信号から１つのデータ信号を選択する第３の選択手段１５と、前記第３の選択手段により選択された前記データ信号の第３の制御／観測用フリップフロップ１２と、を備えている。【選択図】      図１
2004219310.tif 000002
【特許請求の範囲】
【請求項１】
複数の記憶装置に対するアドレス信号から１つのアドレス信号を選択する第１の選択手段と、
前記第１の選択手段により選択された前記アドレス信号の第１の制御／観測用フリップフロップと、
前記複数の記憶装置に対する制御信号から１つの制御信号を選択する第２の選択手段と、
前記第２の選択手段により選択された前記制御信号の第２の制御／観測用フリップフロップと、
前記複数の記憶装置に対するデータ信号から１つのデータ信号を選択する第３の選択手段と、
前記第３の選択手段により選択された前記データ信号の第３の制御／観測用フリップフロップと、を備え、
前記第１乃至第３の制御／観測用フリップフロップを前記複数の記憶装置に対して兼用することを特徴とする記憶装置用テスト装置。
【請求項２】
前記第１乃至第３の選択手段を、前記複数の記憶装置から１つの記憶装置を選択するための選択信号を用いて制御することを特徴とする請求項１に記載の記憶装置用テスト装置。
【請求項３】
前記選択信号により選択された前記記憶装置からの出力信号と前記第１及び第２の制御／観測用フリップフロップからの出力信号または前記第３の制御／観測用フリップフロップからの出力信号とから１つの出力信号を選択する第４の選択手段を更に備えたことを特徴とする請求項２に記載の記憶装置用テスト装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、記憶装置用テスト装置に関し、特に、フリップフロップを用いた記憶装置用テスト装置に関する。
【０００２】
【従来の技術】
近年メモリの高集積化に伴い、メモリセルが正常に動作するか否かをテストする時間が増大し、テストコストが上昇する傾向にある。また、ＬＳＩの高集積化に伴いテスト用のピンが不足している傾向にある。その為、高速かつ少ないピン数でテストを行うことを目的として、テストを行う回路自体をチップ内部に組み込んでテストを行う手法ＢＩＳＴ（Ｂｕｉｌｔ−Ｉｎ−Ｓｅｌｆ−Ｔｅｓｔ）が利用されるようになった。
【０００３】
ＢＩＳＴ回路が挿入されている回路構成においては、メモリ周辺の観測性や制御性を確保して故障検出率を高める為に、メモリの入力及び出力にスキャンテスト用の観測用及び制御／観測用フリップフロップを配置している。
【０００４】
図２は、従来の記憶装置用テスト装置の回路構成を示す回路図である。図２において、通常ロジックからのアドレス信号３１、通常ロジックからの制御信号３２、通常ロジックからのデータ信号３３がそれぞれ供給される。記憶装置用テスト装置は、主に、記憶装置３４、ＢＩＳＴ回路３５、アドレス信号３１に対する観測用フリップフロップ３６、制御信号３２に対する観測用フリップフロップ３７、データ信号３３に対する制御／観測用フリップフロップ３８、通常ロジックからの信号とＢＩＳＴ回路３５からの信号を切り替えるセレクタ３９、記憶装置３４からの出力信号と制御／観測用フリップフロップ３８からの信号を切り替えるセレクタ４０、で構成される。
【０００５】
以上のように構成された記憶装置用テスト装置について、以下にその動作を説明する。まず、記憶装置３４に対してテストを行う場合、ＢＩＳＴ回路３５は、記憶装置３４に対して特定のアルゴリズムに基づいたテストパターンを生成し、セレクタ３９を介して記憶装置３４にアドレス信号、制御信号、データ信号を入力する。次に、記憶装置３４のデータ信号がセレクタ４０を介してＢＩＳＴ回路３５に入力される。ＢＩＳＴ回路３５は、記憶装置３４のデータ信号を受けてＢＩＳＴ回路３５内部で期待値比較を行う。テストが終了すると、ＢＩＳＴ回路３５はテスト結果を出力する。
【０００６】
次に、記憶装置３４に対してテストを行うのではなく、通常ロジックからのアドレス信号３１、制御信号３２、データ信号３３をスキャンテストで観測する場合は、アドレス信号に対する観測用フリップフロップ３６、制御信号に対する観測用フリップフロップ３７、データ信号に対する制御／観測用フリップフロップ３８で観測する。
【０００７】
また、セレクタ４０を切り替えることにより、データ信号に対する制御／観測用フリップフロップ３８は、記憶装置３４からの通常ロジックとＢＩＳＴ回路３５に入力されるデータ信号を制御している。
【０００８】
ところで、観測用フリップフロップを削減する方法としては、記憶装置に入力される信号に対して排他的論理和ゲートを配置することにより、２つの観測用フリップフロップを１つにまとめる手法などが提案されている（例えば、特許文献１を参照）。
【０００９】
図３は、排他的論理和ゲートを用いて観測用フリップフロップを削減した記憶装置用テスト装置の回路構成を示す回路図である。図３において、通常ロジックからのアドレス信号５１、通常ロジックからの制御信号５２がそれぞれ供給される。記憶装置用テスト装置は、主に、アドレス信号５１に対する観測用フリップフロップ５３、制御信号５２に対する観測用フリップフロップ５４、アドレス信号用の排他的論理和ゲート５５、制御信号用の排他的論理和ゲート５６、で構成される。
【００１０】
以上のように構成された記憶装置用テスト装置について、以下にその動作を説明する。まず、アドレス信号のスキャンテストを行う場合、観測用フリップフロップ５３で、排他的論理和ゲート５５を通過したアドレス信号５１を観測する。
排他的論理和ゲート５５を通過する２つのアドレス信号のうちいずれか一方が故障している場合でも、この排他的論理和ゲート５５はその影響を伝播することができる。従って、故障検出率を損なうことなく２つのフリップフロップを１つに統合し、アドレス信号に対する観測用フリップフロップを削減することができる。
【００１１】
また、同様に制御信号のスキャンテストを行う場合、観測用フリップフロップ５４で、排他的論理和ゲート５６を通過した制御信号５２を観測する。排他的論理和ゲート５６を通過する２つの制御信号のうちいずれか一方が故障している場合でも、この排他的論理和ゲート５６はその影響を伝播することができる。従って、故障検出率を損なうことなく２つのフリップフロップを１つに統合し、制御信号に対する観測用フリップフロップを削減することができる。
【００１２】
【特許文献１】
特開平８−２６２１１３号公報  （第１−４頁、図７）
【００１３】
【発明が解決しようとする課題】
しかしながら、上述したような従来の構成では、通常ロジックからのアドレス信号、制御信号、データ信号がそれぞれＬｂｉｔ、Ｍｂｉｔ、Ｎｂｉｔである場合、アドレス信号に対する観測用フリップフロップはＬ個、制御信号に対する観測用フリップフロップはＭ個、データ信号に対する制御／観測用フリップフロップはＮ個必要であり、記憶装置の個数が多い場合、テスト装置の面積が増加するという問題があった。
【００１４】
そこで、本発明は、上記従来の課題に鑑みてなされたものであり、記憶装置の個数が多い場合でも、フリップフロップを削減することができ、テスト装置の面積増加を抑制することができる記憶装置用テスト装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、請求項１に記載の記憶装置用テスト装置は、複数の記憶装置に対するアドレス信号から１つのアドレス信号を選択する第１の選択手段と、前記第１の選択手段により選択された前記アドレス信号の第１の制御／観測用フリップフロップと、前記複数の記憶装置に対する制御信号から１つの制御信号を選択する第２の選択手段と、前記第２の選択手段により選択された前記制御信号の第２の制御／観測用フリップフロップと、前記複数の記憶装置に対するデータ信号から１つのデータ信号を選択する第３の選択手段と、前記第３の選択手段により選択された前記データ信号の第３の制御／観測用フリップフロップと、を備え、前記第１乃至第３の制御／観測用フリップフロップを前記複数の記憶装置に対して兼用することを特徴とする。
【００１６】
上記構成によれば、第１乃至第３の制御／観測用フリップフロップを複数の記憶装置に対して兼用するため、フリップフロップを削減することができ、テスト装置の面積増加を抑制することができる。
【００１７】
また、請求項２に記載の記憶装置用テスト装置は、請求項１に記載の記憶装置用テスト装置において、前記第１乃至第３の選択手段を、前記複数の記憶装置から１つの記憶装置を選択するための選択信号を用いて制御することを特徴とする。
【００１８】
上記構成によれば、複数の記憶装置から１つの記憶装置を選択するための選択信号を用いるため、第１乃至第３の選択手段の制御が容易である。
【００１９】
また、請求項３に記載の記憶装置用テスト装置は、請求項２に記載の記憶装置用テスト装置において、前記選択信号により選択された前記記憶装置からの出力信号と前記第１及び第２の制御／観測用フリップフロップからの出力信号または前記第３の制御／観測用フリップフロップからの出力信号とから１つの出力信号を選択する第４の選択手段を更に備えたことを特徴とする。
【００２０】
上記構成によれば、第４の選択手段を設けたため、フリップフロップを制御用のものとして使用することができる。
【００２１】
【発明の実施の形態】
以下、本発明に係わる記憶装置用テスト装置の好ましい実施の形態について図面を用いて詳細に説明する。
【００２２】
本実施の形態では、記憶装置を２つ備えた記憶装置用テスト装置について説明する。図１は、本発明の実施の形態における記憶装置用テスト装置の回路構成を示す回路図である。図１において、通常ロジックからのアドレス信号１、通常ロジックからの制御信号２、通常ロジックからのデータ信号３、後述する記憶装置５及び６から１つの記憶装置を選択するための選択信号としてのセレクタ信号４がそれぞれ供給される。記憶装置用テスト装置は、主に、記憶装置５及び６、記憶装置５に対するＢＩＳＴ回路７、記憶装置６に対するＢＩＳＴ回路８、アドレス信号に対する制御／観測用フリップフロップ（第１の制御／観測用フリップフロップであり、データ信号に対しては制御用フリップフロップ）９、制御信号に対する制御／観測用フリップフロップ（第２の制御／観測用フリップフロップであり、データ信号に対しては制御用フリップフロップ）１０、データ信号に対する制御／観測用フリップフロップ１１、データ信号に対する制御／観測用フリップフロップ１２（第３の制御／観測用フリップフロップ）、記憶装置５のアドレス信号と記憶装置６のアドレス信号とを切り替える第１の選択手段としてのセレクタ１３、記憶装置５の制御信号と記憶装置６の制御信号とを切り替える第２の選択手段としてのセレクタ１４、記憶装置５のデータ信号と記憶装置６のデータ信号とを切り替える第３の選択手段としてのセレクタ１５、記憶装置５からの出力信号と制御／観測用フリップフロップ９、１０及び１１からの信号とを切り替える第４の選択手段としてのセレクタ１６、記憶装置６からの出力信号と制御／観測用フリップフロップ１２からの信号とを切り替える第４の選択手段としてのセレクタ１７、アドレス信号１、制御信号２及びデータ信号３を記憶装置５または記憶装置６に切り替えるセレクタ１８、通常ロジックからのアドレス信号１、制御信号２及びデータ信号３とＢＩＳＴ回路７からの信号とを切り替えるセレクタ１９、通常ロジックからのアドレス信号１、制御信号２及びデータ信号３とＢＩＳＴ回路８からの信号とを切り替えるセレクタ２０、で構成される。
【００２３】
次に、以上のように構成された本発明の実施の形態における記憶装置用テスト装置の動作について説明する。
【００２４】
はじめに、記憶装置５及び記憶装置６に対してテストを行う場合の動作について説明する。ＢＩＳＴ回路７、８は、それぞれの記憶装置５、６に対して特定のアルゴリズムに基づいたテストパターンを生成し、セレクタ１９、２０を介して記憶装置５、６にアドレス信号、制御信号、データ信号を入力する。次に、記憶装置５、６のデータ信号がセレクタ１６、１７を介して、ＢＩＳＴ回路７、８に入力される。ＢＩＳＴ回路７、８は、記憶装置５、６のデータ信号を受けてＢＩＳＴ回路内部でそれぞれの期待値と比較を行う。テストが終了すると、ＢＩＳＴ回路７、８はそれぞれテスト結果を出力する。
【００２５】
次に、記憶装置５、６に対してテストを行うのではなく、通常ロジックからのアドレス信号１、制御信号２、データ信号３をスキャンテストで観測する場合の動作について説明する。
【００２６】
はじめに、セレクタ信号４により、記憶装置５あるいは記憶装置６に対して通常ロジックからのアドレス信号１、制御信号２、データ信号３を入力するように選択する。セレクタ信号４を設定することにより、セレクタ１３、１４、１５は、選択された記憶装置５あるいは記憶装置６のアドレス信号、制御信号、データ信号を観測することができるように切り替わる。セレクタ信号４によって記憶装置５が選択された場合、制御／観測用フリップフロップ９、１０、１１、１２により、通常ロジックからのアドレス信号１、制御信号２、データ信号３を観測することができる。また、セレクタ信号４によって記憶装置６が選択された場合、制御／観測用フリップフロップ９、１０、１２により、通常ロジックからのアドレス信号１、制御信号２、データ信号３を観測することができる。
【００２７】
一方、制御／観測用フリップフロップ９、１０、１１は、セレクタ１６を切り替えることにより、記憶装置５から通常ロジックとＢＩＳＴ回路７に入力されるデータ信号を制御することができる。また、制御／観測用フリップフロップ１２は、セレクタ１７を切り替えることにより、記憶装置６から通常ロジックとＢＩＳＴ回路８に入力されるデータ信号を制御することができる。つまり、制御／観測用フリップフロップ９、１０は、データ信号に対する制御用フリップフロップとしての機能も有している。
【００２８】
図１のようにフリップフロップを兼用する記憶装置が２つである場合、アドレス信号１、制御信号２、データ信号３をそれぞれＬｂｉｔ、Ｍｂｉｔ、Ｎｂｉｔとすると、従来の記憶装置用テスト装置では、観測用フリップフロップは２×（Ｌ＋Ｍ）個、制御／観測用フリップフロップは２×Ｎ個必要であった。しかし、本発明の記憶装置用テスト装置では、従来の観測用フリップフロップが（Ｌ＋Ｍ）個に、制御／観測用フリップフロップが（２×Ｎ−Ｌ−Ｍ）個になる。つまり、従来に比べて観測用フリップフロップを半分に、制御／観測用フリップフロップをアドレス信号と制御信号の合計ビット数分だけ、削減することができる。
【００２９】
このように、本発明の実施の形態における記憶装置用テスト装置によれば、制御／観測用フリップフロップ９、１０、１２を記憶装置５、６に対して兼用するため、フリップフロップを削減することができ、テスト装置の面積増加を抑制することができる。
【００３０】
【発明の効果】
以上のように、本発明の記憶装置用テスト装置によれば、第１乃至第３の制御／観測用フリップフロップを複数の記憶装置に対して兼用するため、記憶装置の個数が多い場合でも、フリップフロップを削減することができ、テスト装置の面積増加を抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における記憶装置用テスト装置の回路構成を示す回路図である。
【図２】従来の記憶装置用テスト装置の回路構成を示す回路図である。
【図３】排他的論理和ゲートを用いて観測用フリップフロップを削減した記憶装置用テスト装置の回路構成を示す回路図である。
【符号の説明】
１  アドレス信号
２  制御信号
３  データ信号
４  セレクタ信号
５、６  記憶装置
７、８  ＢＩＳＴ回路
９、１０、１１、１２  制御／観測用フリップフロップ
１３、１４、１５、１６、１７、１８、１９、２０  セレクタ
【図１】
2004219310.tif 000003
【図２】
2004219310.tif 000004
【図３】
2004219310.tif 000005