(57)【要約】【課題】誘電率が高く、界面準位や固定電荷が低減され、表面に高誘電体膜を形成する際の膜厚増加が抑制されるシリコン酸窒化膜を形成すること。【解決手段】窒素ラジカルを用いたシリコン酸化膜の窒化工程において、窒化雰囲気中の基板温度Ｔを、酸化膜中における窒素ラジカルの拡散係数Ｄ、酸化膜の膜厚Ｔｏｘ、窒化時間ｔ、拡散係数の前指数因子Ｄ０、拡散係数の活性化エネルギーΔＥ、および気体定数Ｒに対し、Ｄ≦Ｔｏｘ２／ｔを満たすＤ　＝　Ｄ０×ｅｘｐ（−ΔＥ／ＲＴ）を与える温度とする。【選択図】　　　図１
2004119899.tif 000002
【特許請求の範囲】
【請求項１】
ゲート絶縁膜の形成工程において、
シリコン基板上にＳｉとＯを主成分とする、膜厚２ｎｍ以下のベース絶縁膜を形成する工程と、
前記ベース絶縁膜を以下の式（ｆ１）を満たす条件下で、窒素ラジカルを主成分とする窒化源ガス中に曝露し、シリコン酸窒化膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
Ｄ≦Ｔｏｘ２／ｔ　・・・（ｆ１）
Ｄ　＝　Ｄ０×ｅｘｐ（−ΔＥ／ＲＴ）　・・・（ｆ２）
ここで、
Ｄは、前記ベース絶縁膜中における窒素ラジカルの拡散係数、
Ｄ０は、前記拡散係数の前指数因子、
Ｔｏｘは、前記ベース絶縁膜の膜厚、
ΔＥ　は、拡散係数の活性化エネルギー、
Ｒは、気体定数、
Ｔは、基板温度、
ｔは、曝露時間。
【請求項２】
前記拡散係数の前指数因子Ｄ０は、３×１０−９ｃｍ２／ｓ以上９×１０−２　ｃｍ２／ｓ以下であり、
前記拡散係数の活性化エネルギーΔＥは、２．１×１０３　Ｊ／ｍｏｌ以上７．１１×１０４　Ｊ／ｍｏｌ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記拡散係数の前指数因子Ｄ０は、２．２１×１０−５　ｃｍ２／ｓであり、
前記拡散係数の活性化エネルギーΔＥは、５．８３×１０４　Ｊ／ｍｏｌ以下であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記基板温度Ｔは、７５℃以下であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記基板温度Ｔは、４１℃以下であることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記基板温度Ｔは、５℃以下であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
ゲート絶縁膜の形成工程において、
シリコン基板上に膜厚２．０ｎｍの以下のＳｉとＯとを主成分とするベース絶縁膜を形成する工程と、
前記ベース絶縁膜を、基板温度を７５℃以下とする条件で、所定時間窒素ラジカルを主成分とする窒化源ガス中に曝露し、シリコン酸窒化膜を形成する工程とを有し、
前記基板温度と前記所定時間とは、前記ベース絶縁膜中のピーク窒素原子濃度が該ベース絶縁膜の厚みの１／２深さより浅い領域に存在し、かつ前記ベース絶縁膜と前記シリコン基板との界面における窒素原子濃度が、前記ピーク窒素原子濃度の少なくとも１／１０以下とする条件であることを特徴とする半導体装置の製造方法。
【請求項８】
さらに、前記シリコン酸窒化膜上に、金属酸化物または該金属酸化物とシリコン酸化物との固溶体を含む、少なくとも前記シリコン酸窒化膜より高い誘電率を持つ高誘電率膜を形成する工程とを有することを特徴とする請求項１〜７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記金属酸化物は、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２、Ｓｃ２Ｏ３、ＹｘＯｙ、ＳｎＯ２、ＳｒＯ、ＢａＯ、ランタノイド系金属からなる群から選択された少なくとも１の金属酸化物、それらの金属酸化物とＡｌ２Ｏ３との化合物、それらとＴｉＯ２との化合物、あるいはそれらとＺｒＯ２との化合物のいずれかであることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記請求項１〜７のいずれか１項に記載の半導体装置の製造方法で作製したゲート絶縁膜を有するものであり、
前記ゲート絶縁膜は、前記シリコン酸窒化膜中の窒素原子濃度ピークが前記ベース絶縁膜の厚みの１／２深さより浅い領域に存在し、かつ前記ゲート絶縁膜と前記シリコン基板との界面における窒素原子濃度が、前記窒素原子濃度ピークの少なくとも１／１０以下であることを特徴とする半導体装置。
【請求項１１】
前記ゲート絶縁膜は、シリコン酸化膜換算膜厚が１．５ｎｍ未満であることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記ゲート絶縁膜は、さらに、前記シリコン酸窒化膜上に、金属酸化物または金属酸化物とシリコン酸化物との固溶体を含む少なくとも前記シリコン酸窒化膜より高い誘電率を持つ高誘電率膜を有することを特徴とする請求項１０または１１に記載の半導体装置。
【請求項１３】
前記金属酸化物は、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２、Ｓｃ２Ｏ３、ＹｘＯｙ、ＳｎＯ２、ＳｒＯ、ＢａＯ、ランタノイド系金属からなる群から選択された少なくとも１の金属酸化物、それらの金属酸化物とＡｌ２Ｏ３との化合物、それらとＴｉＯ２との化合物、あるいはそれらとＺｒＯ２との化合物のいずれかであることを特徴とする請求項１０〜１２のいずれかに１項に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関わり、特にＭＯＳ（ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する半導体素子のゲート絶縁膜に関する。
【０００２】
【従来の技術】
シリコン半導体集積回路の高集積化に伴うＭＯＳ型半導体素子の寸法の微細化のため、求められるゲート絶縁膜の厚みは年々薄くなってきている。近い将来、その厚みは、シリコン酸化膜換算膜厚（Ｅｑｕｉｖａｌｅｎｔ　Ｐｈｙｓｉｃａｌ　Ｏｘｉｄｅ　Ｔｈｉｃｋｎｅｓｓ：以下、ＥＯＴと略す）で１．５ｎｍ以下に達すると予想される（非特許文献１参照）。
【０００３】
しかし、ゲート絶縁膜の膜厚が薄くなりすぎると、リーク電流が発生しやすくなるため、リーク電流を抑制できる物理的な膜厚を維持したまま、電気的実効膜厚、すなわちＥＯＴを薄くすることが望まれている。このため、従来のゲート絶縁膜材料であるシリコン酸化膜に代えて、誘電率の高いシリコン酸窒化膜（ＳｉＯＮ膜）の使用が検討されている。また、ＳｉＯＮ膜中の誘電率は、膜中の窒素濃度に依存するので、より高い誘電率を得るため、窒素濃度が１０ｗｔ％以上のＳｉＯＮ膜の使用が望まれている。さらに、ｈｉｇｈ−ｋ膜と呼ばれる、より誘電率の高い金属酸化膜等の使用も検討されている（非特許文献２参照）。
【０００４】
一方、ロジック集積回路のＭＯＳトランジスタでは、リーク電流の抑制とともに高い電流駆動力が要求されている。従って、ＭＯＳトランジスタの移動度を大きくするため、ゲート絶縁膜と基板との界面付近の準位密度および固定電荷密度を低減することが必要とされている。
【０００５】
【非特許文献１】
アイ、ティ、アール、エス（ＩＴＲＳ：Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｔｅｃｈｎｏｌｏｇｙ　Ｒｏａｄｍａｐ　ｆｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）［平成１４年９月５日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｐｕｂｌｉｃ．ｉｔｒｓ．ｎｅｔ／＞
【０００６】
【非特許文献２】
岩井洋、大見俊一郎「微細シリコンデバイスに要求される各種高性能薄膜」応用物理，２０００年，第６９巻，第１号，ｐ．４−１４
【０００７】
【非特許文献３】
アイトリプルイー（ＩＥＥＥ）主催２０００年ＶＬＳＩ技術シンポジウム予稿集（Ｍ．Ｔｏｇｏ　ｅｔ　ａｌ．　２０００　Ｓｙｍｐ．ｏｎ　ＶＬＳＩ　Ｔｅｃｈ．ｐ．１１６）
【０００８】
【発明が解決しようとする課題】
ゲート絶縁膜として使用する、窒素濃度が１０ｗｔ％以上のＳｉＯＮ膜の形成方法としては、従来、ＳｉＯＮ膜を直接プラズマＣＶＤ法で作製する方法、ＳｉＯ２膜をＮＯｘガス中に曝露し、窒素原子を熱拡散させるＮＯ酸窒化法、ＳｉＯ２膜を窒素プラズマ中に曝露し、窒素原子を拡散させるラジカル窒化法等が挙げられる。
【０００９】
しかし、ＮＯ酸窒化法でゲート絶縁膜を作製する場合は、Ｓｉ基板との界面近傍に窒素原子が多量に入りやすく、界面付近の窒素原子による界面準位や固定電荷の発生のため、基板の移動度が低下するので、ＭＯＳトランジスタの駆動力をあげることが困難となる。また、界面付近の窒素濃度を低減するため、窒素の拡散を抑制させると、ゲート絶縁膜中の窒素濃度が不足し、誘電率を上げることができず、薄いＥＯＴを得ることができない。
【００１０】
ラジカル窒化法においては、ラジカル酸化後にラジカル窒化処理をして得たＳｉＯＮ膜が、ラジカル窒化後にラジカル酸化処理をして得られたＳｉＯＮ膜に較べ、基板との界面における窒素濃度を低減できることが報告されている（非特許文献３参照）。しかし、この場合においてもＳｉＯＮ膜中の窒素濃度は不十分であり、またベース絶縁膜であるＳｉＯ２膜の膜厚をさらに２ｎｍ以下にまで薄くする検討は行われていない。
【００１１】
このように、従来の方法では、ゲート絶縁膜中の窒素濃度を高く維持するとともに、界面における窒素濃度を十分に低減させることは難しく、特に厚みが２ｎｍ以下となる極薄のＳｉＯＮ膜では、窒素濃度の調整が極めて困難となっていた。
【００１２】
一方、ゲート絶縁膜としてｈｉｇｈ−ｋ膜を使用する場合、ｈｉｇｈ−ｋ膜をＳｉ基板上に直接形成すると、基板界面に準位が発生しやすいため、金属酸化物とＳｉ基板との間にバッファ層としてＳｉＯ２膜やＳｉＯＮ膜を介在させる構造が採用されている。しかし、ＳｉＯＮ膜を使用する場合は、上述と同様の課題が存在する。また、金属酸化膜を形成する際には、表面が酸化性雰囲気に曝されるため、バッファ層に酸素が侵入し、Ｓｉ基板に達し、Ｓｉ基板をも酸化され、実質的なバッファ層の膜厚が増加するという問題が指摘されている。こうなると、ゲート絶縁膜全体としてのＥＯＴがかえって増加してしまい、ｈｉｇｈ−ｋ膜を使用するメリットを得ることができず、半導体素子の微細化に対応できないでいた。
【００１３】
本発明は、上述する従来の課題に鑑みてなされたものであり、半導体素子の微細化に対応できる薄いＥＯＴを持ち、基板との界面における界面準位や固定電荷が少ないゲート絶縁膜を提供しうる半導体装置の製造方法およびこの方法によって製造されたゲート絶縁膜を有する半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の第１の半導体装置の製造方法は、ゲート絶縁膜の形成工程において、シリコン基板上にＳｉとＯを主成分とする、膜厚２ｎｍ以下のベース絶縁膜を形成する工程と、ベース絶縁膜を以下の式（ｆ１）を満たす条件下で、窒素ラジカルを主成分とする窒化源ガス中に曝露し、シリコン酸窒化膜を形成する工程とを有することを特徴とする。
【００１５】
Ｄ≦Ｔｏｘ２／ｔ　・・・（ｆ１）
Ｄ　＝　Ｄ０×ｅｘｐ（−ΔＥ／ＲＴ）　・・・（ｆ２）
ここで、
Ｄは、ベース絶縁膜中における窒素ラジカルの拡散係数、
Ｄ０は、拡散係数の前指数因子、
Ｔｏｘは、ベース絶縁膜の膜厚、
ΔＥ　は、拡散係数の活性化エネルギー、
Ｒは、気体定数、
Ｔは、基板温度、
ｔは、曝露時間。
【００１６】
上記本発明の半導体装置の製造方法の第１の特徴によれば、ベース絶縁膜の膜厚に応じて基板温度、窒素プラズマ中への曝露時間を上記拡散式（ｆ１）および活性化エネルギーの関係式（ｆ２）に基づいて、窒素の拡散が基板界面に達しない深さに調整しているので、基板の窒化を防止でき、基板界面における窒素濃度を確実に低減し、しかも絶縁膜の表面近傍のみを高濃度に窒化させた、深さ方向に急峻なピークを持つ窒素濃度分布を形成できる。この結果、ゲート絶縁膜のＥＯＴを薄くできるとともに、基板との界面付近まで拡散した窒素に基因する界面準位や固定電荷を減少させることができる。
【００１７】
上記拡散係数の指数因子Ｄ０は、３×１０−９ｃｍ２／ｓ以上９×１０−２ｃｍ２／ｓ以下、上記拡散係数の活性化エネルギーΔＥは、２．１×１０３　Ｊ／ｍｏｌ以上７．１１×１０４　Ｊ／ｍｏｌ以下の値を使用することが望ましい。
【００１８】
また、本発明の第２の半導体装置の製造方法は、ゲート絶縁膜の形成工程において、シリコン基板上に膜厚２．０ｎｍ以下のＳｉとＯとを主成分とするベース絶縁膜を形成する工程と、ベース絶縁膜を、基板温度７５℃以下とする条件で、所定時間窒素ラジカルを主成分とする窒化源ガス中に曝露し、シリコン酸窒化膜を形成する工程とを有することを特徴とする。また、上記基板温度と上記所定時間は、ベース絶縁膜中のピーク窒素原子濃度がベース絶縁膜の厚みの１／２深さより浅い領域に存在し、かつベース絶縁膜とシリコン基板との界面における窒素原子濃度が上記ピーク窒素原子濃度の少なくとも１／１０以下とする条件である。
【００１９】
上記第２の特徴を有する半導体装置の製造方法によれば、基板温度を低温とする条件のもとで、上記基板温度と上記所定時間とをベース絶縁膜の表面近傍のみを高濃度に窒化させた、深さ方向に急峻なピークを持つ窒素濃度分布を形成するよう調整することにより、ゲート絶縁膜のＥＯＴを薄くするとともに、基板との界面における界面準位や固定電荷を低減させることができる。
【００２０】
なお、ここでいうシリコン基板温度とは、実質的な基板温度を意味する。従って、通常窒素プラズマの曝露条件下では、特に加熱を行わなくても実質的な基板温度は、窒素プラズマの影響により１００℃近い温度となりやすいので、基板温度７５℃以下とするために、通常は基板の冷却が必要となる。
【００２１】
さらに、上記本発明の第１もしくは第２の半導体製造方法によって作製されたシリコン酸窒化膜上に、少なくともこのシリコン酸窒化膜より高い誘電率を有する、金属酸化物または金属酸化物とシリコン酸化物との固溶体を含む別の絶縁層を形成する工程を有してもよい。
【００２２】
この場合は、上記本発明の第１もしくは第２の半導体製造方法で形成されたシリコン酸窒化膜は、表面近傍に高濃度に窒素が含有された領域を含むため、金属酸化物等を形成する際に従来生じていたＳｉＯＮ膜中の酸素の突き抜けを、その高濃度窒素含有領域によって防止できる。したがって、突き抜けた酸素による基板の酸化の進行を抑制し、ゲート絶縁膜全体としてのＥＯＴの増加を防止できる。
【００２３】
本発明の半導体装置は、上記第１もしくは第２の半導体装置の製造方法を用いて得られるゲート絶縁膜を有する半導体装置であり、このゲート絶縁膜が、シリコン酸窒化膜中の窒素原子濃度ピークがベース絶縁膜の厚みの１／２深さより浅い領域に存在し、かつゲート絶縁膜と前記シリコン基板との界面における窒素原子濃度が、上記窒素原子濃度ピークの少なくとも１／１０以下であることを特徴とする。
【００２４】
上記本発明の半導体装置の特徴によれば、ゲート絶縁膜と基板との界面付近の窒素原子濃度が低いので、界面準位や固定電荷が低く、ＭＯＳトランジスタとして使用する場合には良好な駆動力を発揮できる。また、基板の窒化層の影響がほとんどないため、薄いＥＯＴを提供できる。また、上記シリコン酸窒化膜上に、金属酸化物または金属酸化物とシリコン酸化物との固溶体からなるいわゆるｈｉｇｈ−ｋ膜を形成する場合には、上記高濃度窒素含有領域が酸素の拡散を阻止するため、基板の酸化が抑制され、より薄いＥＯＴを提供できる。
【００２５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態について説明する。
【００２６】
（第１の実施の形態）
図１（ａ）〜図２（ｆ）に、本発明の第１の実施の形態に係るＭＯＳ構造を有する半導体装置の製造方法を示す。第１の実施の形態では、ゲート絶縁膜として使用する物理膜厚２ｎｍ以下のＳｉＯＮ膜を形成する工程において、基板を冷却する条件で、プラズマ窒化を行うことにより、表面近傍のみを高濃度に窒化するとともに、基板とゲート絶縁膜の界面近傍における窒素濃度を極めて低く抑えたＳｉＯＮ膜を作製する。
【００２７】
以下、図面を参照しながら、ｎ型ＭＯＳトランジスタの製造方法を例に採り、第１の実施の形態に係る半導体装置の製造方法について具体的に説明する。
【００２８】
まず、図１（ａ）に示すように、素子分離領域１０２を形成し、活性化領域を画定する。例えば、ｐ型シリコン基板１０１の表面層に素子分離用の深い溝を形成し、液相ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて、この溝をシリコン酸化膜で埋め込み、埋め込み後、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法を用いて平滑化し、素子分離領域１０２を形成する。
【００２９】
次に、図１（ｂ）に示すように、シリコン基板１０１表面を酸化して、ベース絶縁膜となるシリコン酸化膜（ＳｉＯ２膜）１１２を形成する。なお、基板表面を酸化する際には、予め酸化前処理として、シリコン基板１０１表面を希釈フッ酸で処理を行い、基板表面の酸化膜を除去しておくことが好ましい。なお、基板表面の汚染を効果的に除去するためには、希釈フッ酸で処理を行う前に、塩酸、過酸化水素水、オゾン水処理のような他の前処理を行ってもよい。
【００３０】
また、基板表面の酸化は、具体的には、上記前処理が終了した基板１０１に対し、例えばＥＣＲ（ｅｌｅｃｔｒｏｎ　ｃｙｃｌｏｔｒｏｎ　ｒｅｓｏｎａｎｃｅ）装置を用いたラジカル酸化法により厚さ約１．５ｎｍのＳｉＯ２膜１１２を形成する。なお、プラズマによる基板ダメージを抑えるため、ダウンフロー酸素ラジカルを用いた酸化を行うのが好ましい。例えば、基板温度９００℃、Ｏ２ガス圧力６７０Ｐａ（５Ｔｏｒｒ）、放電出力２００Ｗ、周波数２．４５ＧＨｚのマイクロ波を１５秒間印加する条件でラジカル酸化を行う。
【００３１】
次に、ＳｉＯ２膜１１２を、以下に説明する条件を用いて窒化することにより、図１（ｃ）に示すようなシリコン酸窒化膜（ＳｉＯＮ膜）１１３を形成する。以下、窒化条件について具体的に説明する。
【００３２】
ＳｉＯ２膜１１２の窒化には、例えば図３に示すような基板冷却機能を備えた窒化装置を用いる。この窒化装置は、ガスの供給管２０３および２０７、排気口２０５を備えた減圧密閉可能な反応容器２０１と、この反応容器２０１の周囲に備えられた放電電極２０８と、冷却水を流す冷却管２０９とを有する。なお、基板１０１を設置する基板台２０２には、冷媒を流す冷却管２１０が内部に備えられており、冷却板としても機能できるものを使用することが好ましい。なお、放電電極２０８のかわりに各ガス供給管の周囲に放電管２０４を備えてもよい。
【００３３】
まず、表面にＳｉＯ２膜１１２が形成された基板１０１を図３に示す反応容器２０１内に搬入し、基板台２０２の冷却機能を用いて、基板１０１を例えば５℃に冷却する。この間、反応容器２０１内は例えば１気圧のＮ２ガスでパージしておく。
【００３４】
基板温度が安定したら、反応容器２０１内のパージガスを排気し、反応容器２０１の上壁面に備えられたガス供給管２０６もしくは、反応容器の側壁面に備えられたガス供給管２０３からＮ２ガスを供給し、反応容器２０１内の圧力を例えば２．７Ｐａ（２０ｍＴｏｒｒ）に設定する。なお、基板上への均一なガスの供給を行うためには、複数のガス供給口からガスを均等に供給するのが好ましい。放電電極２０８に、周波数１３．５６ＭＨｚ、出力３００ＷのＲＦを印加して、反応容器２０１内にプラズマを発生させる。このプラズマ中の窒素ラジカルにより、ＳｉＯ２膜１１２表面の窒化を行う。処理時間は、例えば１０秒とする。なお、ここで窒素ラジカルとしては、窒素原子ラジカル、窒素分子ラジカル、あるいはこれらのラジカルや窒素分子のイオン等が含まれる。なお、窒素ガス源としては、Ｎ２ガスのほか、ＮＨ３、ＮＣｌ３、ＮＦ３、ＮＯ、Ｎ２ＯあるいはＮＯ２等を使用できる。
【００３５】
窒化処理後、反応容器２０１内をＮ２ガスで再びパージし、基板１０１の冷却を停止し、結露を防止するため基板温度を室温まで戻した後、反応容器２０１からシリコン基板１０１を搬出する。
【００３６】
また、ＳｉＯ２表面の窒化では、上述するように、反応容器２０１周囲に備えた放電電極２０８を用いてプラズマを立て、窒素ラジカルを生成する方法の以外に、反応ガス供給管２０３あるいは２０６の周囲に備えた放電電極２０４によって、各供給管内でプラズマを立て、そこで生成した窒素ラジカルを下流である反応容器２０１に移動させ、そこで窒化反応を行ういわゆるダウンフロー法を用いてもよい。あるいは、ガス励起源として、プラズマの代わりに例えば紫外線ランプやレーザー光からの励起光を用いてもよい。
【００３７】
なお、ここでは、第１の実施の形態に係る半導体装置の製造方法では、膜厚１．５ｎｍのＳｉＯＮ膜１１３の窒化条件において、従来のラジカル窒化条件と異なり、Ｓｉ基板を冷却し、基板温度を５℃という低温に維持する条件で、１０秒間窒化処理を行っているが、この条件は、以下の拡散式と活性化エネルギーの関係式を考慮することによって得られるものである。
【００３８】
ベース絶縁膜であるＳｉＯ２膜中の窒素原子の拡散深さは、窒素原子の拡散係数Ｄ、窒化時間ｔとすると、拡散方程式の解である誤差関数に含まれる拡散長である√（Ｄｔ）で表すことができる。従って、膜厚ＴｏｘのＳｉＯ２膜中に入った窒素原子が基板界面に到達しないようにするためには、以下の（ｆ３）の式を満たすことが望ましい。
【００３９】
√（Ｄｔ）　≦　Ｔｏｘ　・・・（ｆ３）
なお、上記（ｆ３）の式は、以下の（ｆ１）の式に変形できる。
【００４０】
Ｄ　≦　（Ｔｏｘ）２／ｔ　・・・（ｆ１）
しかし、ＳｉＯ２膜中の窒素原子の拡散係数Ｄは一般に知られていない。そこで、本件発明者等は、図４に示す窒素原子以外の種々の原子の、溶融シリカガラス中の拡散係数の文献値（アール．エイチ．ドレモス（Ｒ．　Ｈ．　Ｄｏｒｅｍｕｓ）著　「ガラスサイエンス（“Ｇｌａｓｓ　Ｓｃｉｅｎｃｅ”）」、（米国）ジョンウィレイアンドソンズ（Ｊｏｈｎ　Ｗｉｌｅｙ　＆　Ｓｏｎｓ）社刊、１９７３年発行）を参考にして、これらの値からＳｉＯ２膜中の窒素原子の拡散係数Ｄの概算を試みた。
【００４１】
図４中の破線で示すように、ＳｉＯ２膜中の窒素原子の拡散係数Ｄは、ネオン（Ｎｅ）と水（Ｈ２Ｏ）との中間の値と予想される。窒素（Ｎ）は、Ｎｅより反応性が高いので拡散係数がＮｅより小さく、一方Ｈ２Ｏより分子（原子）サイズが小さいので拡散係数がＨ２Ｏより大きいと考えられるからである。また、図４に示すように、拡散係数Ｄは一般に以下の活性化エネルギーの関係式（ｆ２）で表される。
【００４２】
Ｄ　＝　Ｄ０×ｅｘｐ（−ΔＥ／ＲＴ）　・・・（ｆ２）
ここで、
Ｄはシリコン酸化膜中における窒素ラジカルの拡散係数、
Ｄ０は、拡散係数の前指数因子、
ΔＥ　は、拡散係数の活性化エネルギー、
Ｒは、気体定数、
Ｔは、基板温度、である。
【００４３】
上述するように、Ｎの拡散係数Ｄは、ＮｅとＨ２Ｏとの中間値であるから、前指数因子Ｄ０の範囲は、２５℃すなわち、１／Ｔが０．００３３５Ｋ−１の条件におけるＮｅとＨ２Ｏの中間値間と考えると、以下の条件が得られる。
【００４４】
３×１０−９（ｃｍ２／ｓ）≦Ｄ０≦９×１０−２（ｃｍ２／ｓ）
また、ΔＥについては、ＮはＨ２Ｏより分子（原子）サイズが小さいので拡散しやすいと考え、上限はＨ２ＯのＤの活性化エネルギーである７．１１×１０４Ｊ／ｍｏｌとする。
【００４５】
一方、ΔＥの下限は、図５に示すＳｉＯＮ膜中の窒素濃度分布の温度依存性データから見積られる。図５は、窒化温度１００℃および４００℃におけるＳｉＯＮ膜中の窒素濃度分布を、二次イオン質量分析法（ＳＩＭＳ）で調べた結果である。横軸がスパッタリング時間であり膜の深さに対応する。また、縦軸がカウント数である。具体的な窒化条件はグラフ中に示す。
【００４６】
図５に示すデータから窒素の導入速度や外方拡散の効果を無視してＮの拡散係数を見積ると、１００℃では２．８×１０−１５　ｃｍ２／ｓ、４００℃では３．８×１０−１５　ｃｍ２／ｓ　となり、これらの値から概算される拡散係数の活性化エネルギー△Ｅは２．１×１０３　Ｊ／ｍｏｌである。窒素の外方拡散の効果を考慮すると、高温では低温より多くのＮが侵入し、再び膜外に放出されている。従って、４００℃でＳｉＯＮ膜中に残存してＳＩＭＳで観測される窒素原子は元々ＳｉＯＮ膜内に侵入した窒素原子より少ないと考えられるので、実際の拡散係数の活性化エネルギー△Ｅは２．１×１０３　Ｊ／ｍｏｌ以上といえる。従って、ΔＥについては以下の条件が得られる。
【００４７】
２．１×１０３（Ｊ／ｍｏｌ）≦ΔＥ≦７．１１×１０４（Ｊ／ｍｏｌ）
図４中の破線で示すように、窒素（Ｎ）の拡散係数Ｄを、ＮｅとＨ２Ｏとの中間値とすると、前指数因子Ｄ０　は２．２１×１０−５　ｃｍ２／ｓ　、拡散係数の活性化エネルギーΔＥは５．８３×１０４　Ｊ／ｍｏｌ、気体定数Ｒは８．３１４５　Ｊ／ｍｏｌ・Ｋである。
【００４８】
これらの数値を（ｆ２）式に代入することで、窒素の拡散係数Ｄを基板温度Ｔの関数とし、さらに（ｆ１）式を満たす条件から基板温度Ｔと窒化時間ｔおよびシリコン酸化膜膜厚Ｔｏｘの関係を導くことができる。
【００４９】
したがって、上述する条件、すなわちＳｉＯ２膜１１２の膜厚Ｔｏｘが１．５ｎｍの場合、基板温度Ｔが５℃で、窒化時間ｔを１０秒とすれば、（ｆ１）式を満たし、窒素（Ｎ）の拡散が基板界面に達しないように調整できる。
【００５０】
上述する条件以外にも、例えば、ＳｉＯ２膜１１２の膜厚Ｔｏｘが２．０ｎｍに対し、窒化時間ｔを１秒とするとき、上記（ｆ１）式は次式（ｆ１２）となり、
Ｄ≦Ｔｏｘ２／ｔ　＝　４．０×１０−１４（ｃｍ２／ｓ）・・・（ｆ１２）
前指数因子Ｄ０　＝　２．２１×１０−５（ｃｍ２／ｓ）　、拡散係数の活性化エネルギーΔＥ　＝５．８３×１０４（Ｊ／ｍｏｌ）とすると、上記（ｆ１２）式を満たす基板温度Ｔは、７５℃以下という条件が得られる。
【００５１】
同様に、ＳｉＯ２膜１１２の膜厚Ｔｏｘが、１．５ｎｍの場合は、窒化時間ｔを５秒とすれば、上記（ｆ１）式から、次式（ｆ１３）が得られる。
【００５２】
Ｄ≦Ｔｏｘ２／ｔ　＝　４．５×１０−１５（ｃｍ２／ｓ）・・・（ｆ１３）
上記（ｆ１３）を満たす基板温度Ｔは、４１℃以下という条件が得られる。
【００５３】
さらに、ＳｉＯ２膜１１２の膜厚Ｔｏｘが、０．５ｎｍの場合は、窒化時間を１０秒とすれば、上記（ｆ１）式から、次式（ｆ１４）が得られる。
【００５４】
Ｄ≦Ｔｏｘ２／ｔ　＝　２．５×１０−１６　ｃｍ２／ｓ　・・・（ｆ１４）
上記（ｆ１４）を満たす基板温度Ｔは、５℃以下という条件が得られる。
【００５５】
以上に述べるように、ベース絶縁膜であるＳｉＯ２膜の膜厚が２ｎｍ以下の場合に、基板への窒素の拡散を抑制するためには、窒化時間の調整可能な範囲、すなわち少なくとも１秒以上とする場合において、基板温度を７５℃以下とする必要がある。
【００５６】
上述する窒化処理後、例えばＯ２／Ｎ２　＝　１：１の混合ガスの１３３Ｐａ（１Ｔｏｒｒ）、１０００℃雰囲気に基板表面を約５秒間晒し、ＳｉＯＮ膜１１３のアニールを行う。
【００５７】
なお、図３に示す装置に、窒化処理の前に行うＳｉ基板表面の酸化、または窒化処理後に行うアニール、あるいはアニール後に行うポリシリコンの低圧ＣＶＤができる機能を追加してもよい。そうすれば、基板１０１を外部に曝すことなく連続して工程を進行できる。また、酸化装置、窒化装置、アニール装置およびＣＶＤ装置の各装置間を大気に晒すことなく基板を搬送できる搬送装置で接続し、Ｓｉの酸化、酸化膜の窒化、酸窒化膜のアニール、およびゲート電極層形成を連続して行えるようにしてもよい。
【００５８】
続いて、図２（ｄ）に示すように、低圧ＣＶＤ法を用いて、基板温度約６５０℃の条件で、砒素をドープしたポリシリコン膜を基板全面に堆積した後、反応性イオンエッチング法を用いてポリシリコン膜およびシリコン酸窒化膜１０３を連続的にエッチングして、ゲート絶縁膜１０３およびゲート電極１０４を形成する。
【００５９】
次に、図２（ｅ）に示すように、例えば、加速電圧４０ｋｅＶ、ドーズ量２×１０１５ｃｍ−２の条件で、ゲート電極１０４をマスクとして基板表面に砒素イオンを注入して、高不純物濃度のソース領域１０５およびドレイン領域１０６を自己整合的に形成する。この後、低圧ＣＶＤ法を用いて、シリコン酸化膜１０７を基板全面に形成する。
【００６０】
さらに、図２（ｆ）に示すように、ソース領域１０５、ゲート電極１０４、およびドレイン領域１０６からそれぞれ引き出し電極を形成するため、それぞれの領域が底面に露出するコンタクトホールをシリコン酸化膜１０７に開孔する。この後、基板全面にＡｌ膜を形成し、各コンタクトホールをＡｌ膜で埋め込んだ後、このＡｌ膜をパターニングすることで、ソース電極１０８、ゲート電極配線１０９、ドレイン電極１１０を形成する。こうして、ｎ型ＭＯＳトランジスタが完成する。
【００６１】
以上、ｎ型ＭＯＳトランジスタの製造工程を例にとり説明したが、ｐ型ＭＯＳトランジスタを作製する場合は、ｎ型とｐ型を入れ替えて、同様な製造方法を用いればよい。
【００６２】
図６は、上述する第１の実施の形態に係る半導体装置の製造方法によって作製されたＳｉＯＮ膜１０３中の窒素原子濃度分布を、二次イオン質量分析法（ＳＩＭＳ）で調べた結果を示すグラフである。但し、ベース絶縁膜であるＳｉＯ２膜１１２の膜厚Ｔｏｘを１．０ｎｍとし、基板温度Ｔを５℃、処理時間ｔを５秒とする条件で作製したものである。なお、比較のため、基板冷却を行わない従来のプラズマ窒化法で作製したＳｉＯＮ膜の窒素原子濃度分布をあわせて示す。なお、基板温度の冷却を行わない従来の方法では、基板温度はプラズマの影響により基板表面が約１００℃になっている。
【００６３】
図６に示すように、基板冷却を行い、上述する式（ｆ１）を満足するように、基板温度Ｔを５℃とする条件で作製したＳｉＯＮ膜は、窒素が表面近傍のみに高濃度に存在し、急峻な分布が実現され、ＳｉＯＮ膜と基板界面付近には、窒素原子がほとんど存在していない。一方従来例では、窒素がＳｉＯＮ膜とＳｉ基板との界面を越えて深く拡散しており、窒素濃度分布はよりブロードで、しかもピーク値は第１の実施形態に係る条件で作製したＳｉＯＮ膜に較べ低くなっている。
【００６４】
このように、第１の実施の形態に係る窒化条件を用いれば、少なくとも窒素原子濃度ピークは、ＳｉＯＮ膜の膜厚の１／２より浅く、好ましくは１／３より浅い領域に存在し、基板との界面には、この窒素原子濃度ピークの１／１０以下、さらに好ましくは１／２０以下に抑えることができる。
【００６５】
図７は、第１の実施の形態に係る方法で、上述する式（ｆ１）を満足するため、基板温度ｔを５℃とする条件で作製されたＳｉＯＮ膜の界面準位を、容量−電圧（Ｃ−Ｖ）測定から求めた結果を示す。比較のため、基板冷却を行わず、基板温度１００℃で窒化を行った従来例によるＳｉＯＮ膜の窒素濃度分布をあわせて示す。図６の深さ方向の窒素濃度分布に対応し、第１の実施の形態に係るＳｉＯＮ膜では、窒素ラジカルの基板への拡散が抑制され、従来例に対して大幅に界面準位が減少し、界面状態が良好なＳｉＯＮ膜が得られている。
【００６６】
図８は、第１の実施の形態に係る方法で、基板温度５℃の条件で作製したＳｉＯＮ膜のゲート・リーク電流（Ｊｇ）と、シリコン酸化膜換算膜厚（ＥＯＴ）との関係を示す図である。比較のため、基板温度１００℃の条件で窒化を行った従来のＳｉＯＮ膜およびＳｉＯ２膜のデータもあわせて示した。ここでは、第１の実施の形態に係るＳｉＯＮ膜と従来例のＳｉＯＮ膜の物理膜厚をともに約２．０ｎｍとした。また、ゲート・リーク電流の測定は、基板とゲート電極間に５ＭＶ／ｃｍの電界をかけた条件で行った。なお、ＥＯＴ値は、同電界条件下で、ＳｉＯＮ膜の容量を求め、これよりこの容量に相当するＳｉＯ２膜の膜厚をＥＯＴ値とした。
【００６７】
図８に示すように、第１の実施の形態に係るＳｉＯＮ膜では、膜中の実質的な窒素濃度が高いので、ＳｉＯＮ膜の誘電率が高く、同じ物理膜厚でも従来の製造方法で作製されたＳｉＯＮ膜に比較し、かなり小さい、１ｎｍのＥＯＴが実現されているとともに、ゲート・リーク電流はＳｉＯ２膜より充分低い値に抑えられている。一方、従来の方法で作製されたＳｉＯＮ膜では、窒素ラジカルがＳｉＯＮ膜とＳｉ基板との界面を越えて拡散しているので、ＳｉＯＮ膜中の窒素原子濃度を十分高くできないとともに該界面付近に多量の窒素が存在するため、ＥＯＴの値は第１の実施の形態に係るＳｉＯＮ膜のＥＯＴの値より大きく、ＥＯＴの値に対するゲート・リーク電流の比も高い。
【００６８】
図９（ａ）及び図９（ｂ）は、本発明の第１の実施の形態に係るＳｉＯＮ膜の製造方法による効果を説明するための図である。同図に示すように、第１の実施の形態に係るＳｉＯＮ膜の製造方法では、窒素ラジカルのＳｉ基板との界面への到達を抑制するように、基板を積極的に冷却し、拡散式（ｆ１）を満たす低温条件を採用しているので、ベース絶縁膜であるＳｉＯ２膜１１２の窒化雰囲気側表面が高濃度に窒化され、Ｓｉ基板自体の窒化が抑制される。すなわち、図９（ａ）に示すように、ラジカル窒化処理により、高濃度に窒素を含むＳｉＯＮ膜が表面層のみに形成され、基板との界面付近には、ＳｉＯ２膜が薄く残っている状態が形成される。このため、基板との界面付近には、窒素の存在に起因する界面準位がほとんどない。また、窒化によりベース絶縁膜中に侵入した窒素のほとんどがベース絶縁膜内に残るので、窒化後に得られたＳｉＯＮ膜中の実質的な窒素濃度を上げ、効果的に誘電率を上げ、ＥＯＴが薄いゲート絶縁膜を得ることができる。
【００６９】
一方、従来例のラジカル窒化法では、窒素原子の拡散深さを拡散方程式および活性化エネルギーの関係式を考慮した条件設定は行われておらず、基板を冷却する必要性が見出されていなかった。このため、基板温度は、基板に照射されるプラズマの影響により、少なくとも１００℃以上となっていた。この条件においてベース絶縁膜層が極薄になると、図９（ｂ）に示すように、窒素ラジカルがＳｉＯ２膜１１１２とＳｉ基板１１０１との界面に到達してしまい、Ｓｉ基板１１０１の窒化が進行し、ゲート絶縁膜１１０３とＳｉ基板１１０１との界面の荒れが生じていた。この結果、基板の窒化により、実質的なゲート絶縁膜１１０３の膜厚が増加し、ＥＯＴが増大する結果を招いていた。また、界面付近の窒素濃度が高いため、界面準位や固定電荷の量も多くなっていたと考えられる。
【００７０】
上述する第１の実施の形態に係る窒化方法の作用効果は、図１０および図１１に示す実験データからも裏づけられる。図１０および図１１は、従来のラジカル窒化方法を用いて作製したＳｉＯＮ膜の電気的実効膜厚および窒素原子濃度と、窒化時間との関係を示す図である。予めシリコン基板上にベース絶縁膜であるＳｉＯ２膜を形成した後これをプラズマ窒化した。一方のデータは、ＳｉＯ２膜の膜厚が２．１ｎｍのものであり、他方のデータは、ＳｉＯ２膜の膜厚が１．０ｎｍのものである。なお、ここでの電気的実効膜厚は、ＳｉＯＮ膜を挟んでシリコン基板とゲート電極間に４．５ＭＶ／ｃｍの電界をかけた条件での容量を測定し、それより求めたＳｉＯ２膜の換算膜厚に相当する。なお、測定容量にＳｉＯＮ膜の容量のみならずＳｉ基板の酸化膜界面近傍の容量も含まれているため、電気的実効膜厚とＥＯＴの数値とは一致しない。また、窒素原子濃度は、ＸＰＳ（Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて測定したものである。
【００７１】
図１０に示すように、電気的実効膜厚については、ベース絶縁膜となるＳｉＯ２膜の膜厚が２．１ｎｍの場合は、窒化時間が長くなると電気的実効膜厚が低下しているが、ＳｉＯ２膜の膜厚が１．０ｎｍと薄い場合は、窒化時間とともに電気的実効膜厚が増加している。一方、図１１に示すように、ＳｉＯ２膜の膜厚が２．１ｎｍの場合も１．０ｎｍの場合も、窒化時間の増加とともに膜中の窒素原子濃度が増加している。
【００７２】
図１０、図１１に示すデータは、以下のことを示唆していると考えられる。すなわち、ベース絶縁膜であるＳｉＯ２膜がある程度厚いときは膜中に導入された窒素は、ベース膜中の窒素濃度の増加に寄与し、これに伴い膜の誘電率が上昇するため電気的実効膜厚の減少が実現される。これに対し、ベースとなるＳｉＯ２膜が極薄となると、窒素ラジカルがＳｉＯ２膜とＳｉ基板との界面を越え、Ｓｉ基板に達するため、窒化時間の増加により、膜中窒素濃度は上昇するものの、その一部は上記基板との界面を越えて拡散し、Ｓｉ基板を窒化し、窒化時間とともに窒化層を増大させるため、窒化時間の増大に伴い電気的実効膜厚が増加したものと考えられる。
【００７３】
したがって、ベース絶縁膜が１．０ｎｍ程度まで極薄になると、電気的実効膜厚をより下げるには、ラジカル窒化工程において、Ｓｉ基板の窒化を防止するため、ＳｉＯ２膜とＳｉ基板との界面を越える窒素ラジカルの拡散を防止することが重要になる。従って、ベース絶縁膜が２．０ｎｍ以下、特に１．０ｎｍ以下の極薄のＳｉＯＮ膜では、上述する第１の実施の形態に係る窒化方法のように、拡散式（ｆ１）および活性化エネルギーの関係式（ｆ２）の条件を満たすよう、基板の冷却を行うことが好ましい。
【００７４】
以上に説明するように、第１の実施の形態に係る半導体装置の製造方法では、ゲート絶縁膜として使用する２ｎｍ以下の極薄のＳｉＯＮ膜の製造方法において、ベース絶縁膜となるＳｉＯ２膜を形成した後、窒素ラジカルがＳｉＯ２膜と基板との界面に達しないように基板を冷却する条件下でラジカル窒化を行うことによって、リーク電流を抑制しながら、ＥＯＴがより小さい、微細トランジスタに適したゲート絶縁膜を提供できる。また、ゲート絶縁膜と基板との界面付近の界面準位および固定電荷を低くできるので、駆動力の高いトランジスタを提供できる。
【００７５】
（第２の実施形態）
本発明の第２の実施の形態に係る半導体装置の製造方法は、ｈｉｇｈ−ｋ膜とＳｉＯＮ膜との積層膜からなるゲート絶縁膜を有するｎ型ＭＯＳトランジスタの製造方法に関する。
【００７６】
第２の実施の形態では、第１の実施の形態と同様な条件で作製したシリコン酸窒化膜（ＳｉＯＮ膜）上に、ｈｉｇｈ−ｋ膜を積層し、ゲート絶縁膜を形成する。ＳｉＯＮ膜中に形成される高濃度窒素含有領域の存在が、ｈｉｇｈ−ｋ膜形成工程で生じる酸素の拡散を抑制し、基板の酸化を防止するので、より薄いＥＯＴを実現できる。以下、図面を参照しながら、第２の実施の形態に係る半導体装置の製造方法について具体的に説明する。
【００７７】
まず、図１２（ａ）に示すように、第１の実施の形態と同様の条件を用いて、ｐ型シリコン基板１０１の上層に素子分離領域１０２を形成し、続いて、シリコン（Ｓｉ）基板１０１表面をラジカル酸化して例えば厚さ０．８ｍｍのシリコン酸化膜（ＳｉＯ２膜）１１２を形成する。酸化条件は、例えば、基板温度を７００℃、雰囲気圧力を６７０Ｐａ（５Ｔｏｒｒ）、酸化処理時間を３０秒とする。
【００７８】
次に、図１２（ｂ）に示すように、第１の実施の形態と同様の条件を用いて、図３に示す窒化装置を使用してラジカル窒化法でＳｉＯ２膜１１２を窒化し、ＳｉＯＮ膜１１３を形成する。窒化条件は、第１の実施の形態の場合と同様に、拡散式（ｆ１）および活性化エネルギーの関係式（ｆ２）を満たす条件であり、例えば基板温度を５℃、Ｎ２ガス圧力を１０．７Ｐａ（８０ｍＴｏｒｒ）、放電出力を１００Ｗ、処理時間を５ｓとする。
【００７９】
次に、基板表面をＯ２／Ｎ２　＝　１：１の混合ガスの１３３Ｐａ（１Ｔｏｒｒ）、１０００℃雰囲気に５秒間晒し、ＳｉＯＮ膜１１３のアニールを行う。
【００８０】
続いて、図１２（ｃ）に示すように、ＳｉＯＮ膜１１３表面に、ｈｉｇｈ−ｋ膜１１４を形成し、両者をあわせてゲート絶縁膜１０３とする。ｈｉｇｈ−ｋ膜１１４は、少なくともＳｉＯＮ膜１１３より高い誘電率を有する膜であり、例えば、金属酸化膜または金属酸化物とシリコン酸化物との固溶体（シリケート）膜が挙げられるが、金属酸化物としては例えば、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２、Ｓｃ２Ｏ３、ＹｘＯｙ、ＳｎＯ２、ＳｒＯ、ＢａＯ、ランタノイド系金属の酸化物、あるいはそれらとＡｌ２Ｏ３との化合物、あるいはそれらとＴｉＯ２との化合物、あるいはそれらとＺｒＯ２との化合物のいずれか１種類以上を含有しているものが挙げられる。例えば、第２の実施の形態では、ｈｉｇｈ−ｋ膜１１４として酸化ハフニウム（ＨｆＯ２）膜を形成する。
【００８１】
ＨｆＯ２膜は、例えばスパッタ製膜法を用いて形成する。スパッタ条件としては、例えば、酸素分圧５．３Ｐａ（４０ｍＴｏｒｒ）の雰囲気、基板温度３００℃を使用し、膜厚２．５ｎｍのＨｆＯ２膜をＳｉＯＮ膜１１３上に堆積する。その後、６００〜８００℃の酸素雰囲気中でアニールを行う。スパッタ製膜法のほか、レーザーアブレーション成膜法、蒸着法、ＣＶＤ成膜法等の成膜方法を用いてもよい。
【００８２】
なお、図３に示す窒化装置にｈｉｇｈ−ｋ膜である金属酸化膜形成機構を取り付けてもよい。あるいは、ＳｉＯＮ膜形成装置から金属酸化膜形成装置まで基板を大気に晒すことなく搬送できる装置を接続してもよい。これらの工夫により、ＳｉＯＮ膜形成と金属酸化膜形成を連続的に行えるようにすることがより好ましい。また、金属酸化膜形成装置に、次工程で行うポリシリコンの低圧ＣＶＤができる機能を追加してもよい。あるいは金属酸化膜形成装置とポリシリコンの成膜に用いる低圧ＣＶＤ装置とを大気に晒すことなく基板を搬送できる装置で接続すれば、次工程であるゲート電極層形成までを連続的に行うことができる。
【００８３】
ｈｉｇｈ−ｋ膜１１４を形成した後は、第１の実施の形態と同じ手順で、ゲート電極部、ソース・ドレイン拡散層、Ａｌ配線を順次形成し、ｎ型ＭＯＳトランジスタを完成する。
【００８４】
図１３は、第２の実施の形態で作製されたＨｆＯ２膜とＳｉＯＮ膜との積層（以下、ＨｆＯ２／ＳｉＯＮ膜と表す）により形成したゲート絶縁膜のゲート・リーク電流（Ｊｇ）と、酸化膜換算膜厚（ＥＯＴ）との関係を示す図である。第２の実施の形態に係るＨｆＯ２／ＳｉＯＮ膜、および従来の製造方法で作製されたＨｆＯ２／ＳｉＯＮ膜とも、ベース絶縁膜であるＳｉＯ２膜の膜厚は０．８ｎｍであり、ＨｆＯ２膜単独のＥＯＴは約０．５ｎｍである。なお、ゲート・リーク電流の測定は、基板とゲート電極間に５ＭＶ／ｃｍの電界をかけた条件で行っている。また、ＥＯＴ値は、同電界条件下で、ＳｉＯＮ膜の容量を求め、この容量に相当するＳｉＯ２膜の膜厚をＥＯＴ値としている。
【００８５】
第２の実施の形態に係る製造方法で作製されたＨｆＯ２／ＳｉＯＮ膜からなるゲート絶縁膜全体のＥＯＴは約１．０ｎｍであり、ゲート・リーク電流はＳｉＯ２膜より充分低い値に抑えられている。なお、ＳｉＯＮ膜のみのＥＯＴは約０．５ｎｍである。これに対し、従来の製造条件で作製されたＨｆＯ２／ＳｉＯＮ膜からなるゲート絶縁膜全体のＥＯＴは約１．６ｎｍであり、ＳｉＯＮ膜のみのＥＯＴは、約１．１ｎｍと厚い。また、ＥＯＴと同じ膜厚のＳｉＯ２膜に対するゲート・リーク電流の比も第２の実施の形態で得られるＨｆＯ２／ＳｉＯＮ膜からなるゲート絶縁膜より高い。
【００８６】
図１４（ａ）および図１４（ｂ）を用いて、第２の実施の形態に係る製造方法により奏される作用効果を説明する。
【００８７】
金属酸化膜からなるｈｉｇｈ−ｋ膜を形成するためには、Ｏ２が存在する雰囲気で、スパッタリング、蒸着、レーザーアブレーション、ＣＶＤ、あるいはアニールといった工程を使用するため、ＳｉＯＮ膜表面が不可避的に酸化性雰囲気に晒される。
【００８８】
従来の製造方法で作製したＳｉＯＮ膜では、図６に示すように、窒素ラジカルがＳｉＯ２膜とＳｉ基板との界面を越えて広く拡散するので、図１４（ｂ）に示すように、ＳｉＯＮ膜１１１３中の窒素濃度が全体に広がっており、酸素分子（Ｏ２）は、このＳｉＯＮ膜１１１３中を拡散し、基板との界面にまで達し、そこで、Ｓｉ基板１１０１を酸化してしまう。その結果、図１４（ｂ）に示すように、ＳｉＯＮ膜の実質的な膜厚がさらに増大してしまうので、ゲート絶縁膜１１０３全体のＥＯＴは増加する。
【００８９】
一方、第２の実施の形態に係る製造方法で作製したＳｉＯＮ膜は、図１４（ａ）に示すように、第１の実施の形態で得られたものと同様に、基板上に薄いＳｉＯ２膜が残存し、その上にＳｉＯＮ膜が形成された構造を持つ。より具体的には、図６に示すように、ＳｉＯＮ膜の表面近傍に、窒素濃度の極めて高い領域を有する急峻な窒素濃度分布を有している。
【００９０】
したがって、図１４（ａ）に示すように、金属酸化膜を形成する際は、ＳｉＯＮ膜表面が酸化金属分子および酸素分子を含むガスに曝されても、このＳｉＯＮ膜の高濃度窒素含有領域の緻密さにより、酸素分子の拡散を阻止できるので、酸素が基板との界面まで達しない。よって、金属酸化膜形成工程に伴うＳｉＯＮ膜膜厚の増大が防止され、ｈｉｇｈ−ｋ膜の積層により、効果的にゲート絶縁膜のＥＯＴをさらに薄くできる。
【００９１】
以上に説明するように、第２の実施の形態に係る半導体装置の製造方法によれば、第１の実施の形態と同様に，ベース絶縁膜であるＳｉＯ２膜を形成した後、窒素ラジカルが基板との界面に達しないように基板を冷却する条件下でラジカル窒化を行うことによって、ゲート絶縁膜と基板との界面付近の界面準位および固定電荷を低くできるので、駆動力の高いトランジスタを提供できる。また、ｈｉｇｈ−ｋ膜を形成する際、ＳｉＯＮ膜の浅い層に形成された高濃度窒素含有領域が酸素の拡散を阻止するため、従来、ｈｉｇｈ−ｋ膜を形成する場合に生じていた拡散酸素による実質的なＳｉＯＮ層の増大の発生を防止できる。したがって、ｈｉｇｈ−ｋ膜の使用により、リーク電流の発生を抑制しながら、ゲート絶縁膜全体でのＥＯＴのさらなる低減を図ることができる。
【００９２】
以上、実施の形態に沿って本発明の半導体装置の製造方法について説明したが、本発明は、これらの実施の形態の記載に限定されるものではない。たとえば、ラジカル窒化を行う前に形成するＳｉＯ２膜は、主成分としてＳｉ原子およびＯ原子を含有する絶縁膜であればよく、ＮＯ、Ｎ２Ｏ、ＮＯ２などによりＳｉ基板表面あるいはＳｉＯ２膜表面を酸窒化して形成された、ＳｉＯＮ膜でもよい。この場合、ＳｉＯＮ／Ｓｉ界面近傍の窒素濃度が、界面準位や固定電荷が問題にならない程度に低いことが好ましい。
【００９３】
また、ベース絶縁膜となるＳｉＯ２膜の製造方法は、上述するラジカル酸化法に限定されない。例えば、乾燥（ドライ）酸化、湿式（ウェット）酸化、Ｏ２プラズマやＯ２ガスの光照射によるラジカル酸化、オゾン酸化を用いることもできる。あるいは、化学的気相成長（ＣＶＤ）法により堆積されたＳｉＯ２膜でもよい。
【００９４】
また、窒化源ガスから窒素ラジカルを発生させるプラズマ源としては、ＲＦの代わりに、マイクロ波プラズマ、平行平板プラズマ、誘導結合プラズマ、ヘリコンプラズマ、電子サイクロトロン共鳴プラズマ、あるいはラジカルビーム源を用いてもよい。放電周波数は、本実施形態で用いた１３．５６ＭＨｚだけでなく、マイクロ波の２．４５ＧＨｚなど、他の周波数でもよい。窒化源ガス種、混合比、ガス圧力、放電出力、処理時間、処理温度等のプロセス条件も、上述する実施の形態で使用した条件には限定されない。
【００９５】
なお、実施の形態では、ＭＯＳトランジスタの例について説明したが、ＭＯＳ構造を有する半導体素子であれば、いずれの場合にも適用できる。
【００９６】
【発明の効果】
以上に説明するように、本発明の第１および第２の半導体装置の製造方法および半導体装置によれば、リーク電流を抑制できるとともに、半導体素子の微細化に対応できる、ＥＯＴが小さいゲート絶縁膜を提供できる。また、ゲート絶縁膜と基板との界面付近の界面準位および固定電荷を低くできるので、駆動力の高いトランジスタ等の半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の製造方法を示す工程図である。
【図２】本発明の第１の実施の形態の半導体装置の製造方法を示す工程図である。
【図３】本発明の第１の実施の形態に係るラジカル窒化法で使用する窒化装置を示す装置構成図である。
【図４】溶融ガラス中の各原子の拡散係数と温度との関係を示すグラフである。
【図５】活性化エネルギーを求めるために参考にした窒素拡散の温度依存性を示すグラフである。
【図６】第１の実施の形態における窒化方法で形成したＳｉＯＮ膜と従来の窒化方法で形成したＳｉＯＮ膜、それぞれの深さ方法の窒素濃度分布を示すグラフである。
【図７】第１の実施の形態における窒化方法で形成したＳｉＯＮ膜の界面準位と従来の窒化方法で形成したＳｉＯＮ膜の界面準位を比較表示するグラフである。
【図８】第１の実施の形態で形成されたシリコン酸窒化膜のＥＯＴ（酸化膜換算膜厚）とゲート・リーク電流との関係を示すグラフである。
【図９】第１の実施の形態に係る窒化方法の作用効果を説明する図である。
【図１０】シリコン酸化膜厚をパラメータとする窒化時間と電気的実効膜厚との関係を示すグラフである。
【図１１】シリコン酸化膜厚をパラメータとする窒化時間と膜中窒素濃度との関係を示すグラフである。
【図１２】本発明の第２の実施の形態の半導体装置の製造方法を示す工程図である。
【図１３】第２の実施の形態で形成されたシリコン酸窒化膜のＥＯＴ（酸化膜換算膜厚）とゲート・リーク電流との関係を示すグラフである。
【図１４】第２の実施の形態に係る窒化方法の作用効果を説明する図である。
【符号の説明】
１０１・・・シリコン基板
１０２・・・素子分離領域
１０３・・・シリコン酸窒化膜
１０４・・・ポリシリコン膜
１０５・・・ソース領域
１０６・・・ドレイン領域
１０７・・・層間絶縁膜
１０８・・・ソース電極
１０９・・・ゲート電極配線
１１０・・・ドレイン電極
１１１・・・シリコン酸化膜埋め込み溝
１１２・・・シリコン酸化膜
１１３・・・シリコン酸窒化膜
１１４・・・高誘電率膜（ｈｉｇｈ−ｋ膜）
２０１・・・反応容器
２０２・・・基板台
２０３、２０６・・・ガス供給管
２０４、２０７、２０８・・・放電電極
２０５・・・排気口
２０９、２１０・・・冷却管
【図１】
2004119899.tif 000003
【図２】
2004119899.tif 000004
【図３】
2004119899.tif 000005
【図４】
2004119899.tif 000006
【図５】
2004119899.tif 000007
【図６】
2004119899.tif 000008
【図７】
2004119899.tif 000009
【図８】
2004119899.tif 000010
【図９】
2004119899.tif 000011
【図１０】
2004119899.tif 000012
【図１１】
2004119899.tif 000013
【図１２】
2004119899.tif 000014
【図１３】
2004119899.tif 000015
【図１４】
2004119899.tif 000016