(57)【要約】【課題】リーク電流が少なく、リーク電流と耐圧を同時に満足させることができる半導体装置およびその製造方法を提供する。【解決手段】ゲート絶縁膜の膜厚が独立設定されて同一基板１０ａ上に形成された、同一電源電圧で動作する複数のトランジスタの中の、最も薄いゲート絶縁膜を有するトランジスタを電源保護素子として使用するＭｐｃｏｒｅ１５を形成した。さらに、この電源保護素子として使用するトランジスタの閾値は、最も薄いゲート絶縁膜を有するトランジスタの閾電圧よりも高く設定されている。【選択図】　　　図１
2004039775.tif 000002
【特許請求の範囲】
【請求項１】
ゲート絶縁膜の膜厚が独立設定されて同一基板上に形成された、同一電源電圧で動作する複数のトランジスタの中の、最も薄いゲート絶縁膜を有するトランジスタを電源保護素子として使用したことを特徴とする半導体装置。
【請求項２】
前記電源保護素子として使用するトランジスタの閾電圧（Ｖｔ）は、最も薄いゲート絶縁膜を有するトランジスタの閾電圧よりも高く設定されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記複数のトランジスタは、２種類以上の膜厚の異なるゲート酸化膜を形成するマルチオキサイドプロセスにより形成された、膜厚が異なる３種類のゲート絶縁膜を有する３種類のトランジスタであることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記複数のトランジスタは、Ｉ／Ｏ部に囲まれた内部回路に形成されていることを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記電源保護素子として使用するトランジスタは、前記内部回路として作り込まれた、高速処理回路と低消費電力回路が混載されたトランジスタ群の内の一方に形成されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
ゲート絶縁膜の膜厚が独立設定された複数のトランジスタ群が混載された内部回路を有する半導体装置の製造方法において、
前記内部回路を形成する、同一電源電圧で動作し膜厚が異なった二種類以上のゲート絶縁膜を有する複数のトランジスタの内のいずれかのトランジスタを用いて、電源保護素子を形成するための新たな工程を追加することなく電源保護素子を形成することを特徴とする半導体装置の製造方法。
【請求項７】
前記電源保護素子は、前記複数のトランジスタの中の、最も薄いゲート絶縁膜を有するトランジスタを用いて形成することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記電源保護素子のチャネルドーズ量は、前記内部回路を形成する他のトランジスタのチャネルドーズ量の合計となるように形成されることを特徴とする請求項６または７に記載の半導体装置の製造方法。
【請求項９】
基板上に、前記電源保護素子として用いられるトランジスタ以外のトランジスタの閾値を調整するために、１回或いは複数回の不純物イオン注入を行った後に、この不純物イオン注入に重ねて、前記電源保護素子として用いられるトランジスタの形成領域に、前記電源保護素子として用いられるトランジスタの閾値を調整するための不純物イオン注入を行うことを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関し、特に、高速・低消費電力のＬＳＩ（ｌａｒｇｅ　ｓｃａｌｅ　ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ）に好適な電源保護回路（素子）を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来、ＭＯＳ（ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスを用いたＬＳＩが知られている。このＬＳＩは、ＣＰＵ（ｃｅｎｔｒａｌ　ｐｒｏｃｅｓｓｉｎｇ　ｕｎｉｔ）やメモリ等の回路からなる内部回路と、内部回路の周囲に配置された外部インターフェイスのＩ／Ｏ（ｉｎｐｕｔ／ｏｕｔｐｕｔ）部とを有している。
【０００３】
図１８は、従来のＬＳＩ内部回路の一部を示し、（ａ）は保護回路がＬＴｒに形成された場合の回路説明図、（ｂ）は保護回路がＭＴｒに形成された場合の回路説明図である。
【０００４】
図１８に示すように、ＬＳＩの内部回路１は、２種類のトランジスタ（Ｔｒ）群からなるＬＴｒ２とＭＴｒ３が混載された混載回路を形成している。ＬＴｒ２とＭＴｒ３が混載されるのは、処理速度の高速化と消費電力の低減化の要求を同時に満たすためである。
【０００５】
内部回路１のＬＴｒ２とＭＴｒ３は、動作電圧は同じであるが閾電圧ＶｔはＬＴｒ２が高くＭＴｒ３は低く設定され、ＬＴｒ２は処理速度が遅いが消費電力は小さく、ＭＴｒ３は処理速度が速いが消費電力は大きい。閾電圧Ｖｔが個別に設定されるＬＴｒ２とＭＴｒ３を構成するトランジスタのゲート酸化膜は、膜厚が異なっており、例えば、ＬＴｒ２のトランジスタは約２．６ｎｍ、ＭＴｒ３のトランジスタは約１．９ｎｍである。
【０００６】
このようなＭＯＳデバイスを用いたＬＳＩには、必ず電源保護回路（素子）が組み込まれている。これは、ＭＯＳデバイスのゲート酸化膜が、過電流に弱く、過電流が流れた場合容易に壊れてしまうことに対処するためである。つまり、製造工程にマルチオキサイドプロセスが用いられるようになった以降の高速・低消費電力ＬＳＩにおいては、ゲート酸化膜の薄膜化が進むに連れてゲート酸化膜の耐圧が従来（約１０Ｖ、約８．０ｎｍ）に比べて低く（約５〜７Ｖ、約３．０ｎｍ）なったからである。
【０００７】
【発明が解決しようとする課題】
ＬＳＩの内部回路１に組み込まれる電源保護回路４は、例えば、ダイオード接続構造のＮチャネルトランジスタで形成することができる。
【０００８】
しかしながら、ゲート酸化膜厚が約２．６ｎｍのＬＴｒ２に形成された電源保護素子を用いた場合、以下の問題が生じることを、本願発明者は解明した。即ち、電源保護素子が動作する前に内部回路１のＭＴｒ３が破壊してしまう（（ａ）参照）。これは、電源保護素子が形成されたＬＴｒ２の耐圧よりも、ＬＴｒ２に比べゲート酸化膜厚が薄い（約１．９ｎｍ）ＭＴｒ３の耐圧の方が低いためである。このため、保護素子として機能しない。
【０００９】
上記問題を解決するため、ゲート酸化膜厚が約１．９ｎｍのＭＴｒ３に形成された電源保護素子を用いた場合には、保護素子としては一応機能するが、新たに以下の問題が生じる。即ち、内部回路１と同一のトランジスタ素子を使用しているためにリーク（オフ）電流が多くなるのが避けられない（（ｂ）参照）。これは、電源保護素子が形成されたＭＴｒ３の閾電圧Ｖｔが低く、サブスレッショルドリーク電流が定常的に流れるためである。
【００１０】
このため、携帯機器等に用いられる低消費電力型のＬＳＩには適さない。特に、比例縮小（スケーリング）則に則って形成したデバイスは、リーク電流が多いので消費電力も多くなってしまう。
【００１１】
このように、リーク電流と耐圧の関係が以前に比べ厳しくなった現在において、リーク電流が多くなることは影響が大きく、リーク電流と耐圧を同時に満足させることが困難になった。
【００１２】
【課題を解決するための手段】
この発明に係る半導体装置は、ゲート絶縁膜の膜厚が独立設定されて同一基板上に形成された、同一電源電圧で動作する複数のトランジスタの中の、最も薄いゲート絶縁膜を有するトランジスタを電源保護素子として使用したことを特徴としている。
【００１３】
さらに、この電源保護素子のトランジスタの閾値は、最も薄いゲート絶縁膜のトランジスタの閾値より高く設定される。これにより、リーク電流が少なく、リーク電流と耐圧を同時に満足させることができる。
【００１４】
また、この発明に係る半導体装置の製造方法により、上記半導体装置を実現することができる。
【００１５】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００１６】
図１は、この発明の一実施の形態に係る半導体装置の内部構成を概略的に示す平面図である。図２は、図１の内部回路の一部を示す回路説明図である。
【００１７】
図１及び図２に示すように、ＭＯＳデバイスを用いたＬＳＩ（半導体装置）１０は、内部回路１１と、内部回路１１の周囲に配置された外部インターフェイスのＩ／Ｏ部１２とを有している（図１参照）。
【００１８】
内部回路１１は、内部回路１１として作り込まれた、異なった種類のトランジスタ（Ｔｒ）群からなるＭｃｏｒｅ１３、Ｌｃｏｒｅ１４、Ｍｐｃｏｒｅ１５、及びＳＲＡＭ（ｓｔａｔｉｃ　ｒａｎｄｏｍ　ａｃｃｅｓｓ　ｍｅｍｏｒｙ）１６を有している（図１参照）。
【００１９】
この内部回路１１は、処理速度の高速化と消費電力の低減化の要求を同時に満たすために、高速処理回路のＭｃｏｒｅ１３と低消費電力回路のＬｃｏｒｅ１４を混載して形成されている。また、Ｍｐｃｏｒｅ１５は、例えばダイオード接続構造のＮチャネルトランジスタからなり（図２参照）、Ｍｃｏｒｅ１３の高閾値化（ＨＶｔ−Ｍ）により電源保護回路（素子）として機能する。
【００２０】
図３は、図１の内部回路、電源保護回路及びＩ／Ｏ部の各機能による比較を表で示す説明図である。図３に示すように、Ｍｃｏｒｅ１３とＬｃｏｒｅ１４を比較すると、閾値（Ｖｔ）は、Ｍｃｏｒｅ１３が低く（例えば約０．３５Ｖ）Ｌｃｏｒｅ１４は高く（約０．４７Ｖ）個別に設定されており、ゲート酸化膜の膜厚（Ｔｏｘ）は、Ｍｃｏｒｅ１３が約１．９ｎｍでＬｃｏｒｅ１４は約２．６ｎｍと、Ｍｃｏｒｅ１３の方が薄い。
【００２１】
この例では、ゲート絶縁膜を、ＳｉＯ２　により形成しているが、例えば、ＳｉＯＮ，Ｓｉ３　Ｎ４　，ＴｉＯ２　（チタンオキサイド），Ａｌ２　Ｏ３　（アルミニウムオキサイド），ＺｒＯ２　（ジルコニウムオキサイド），ＨｆＯ２　（ハフニウムオキサイド）等の絶縁膜により形成しても良い。
【００２２】
動作電圧は、Ｍｃｏｒｅ１３とＬｃｏｒｅ１４が共に１．２Ｖで同じであるが、リーク（オフ）電流は、Ｍｃｏｒｅ１３は大きくＬｃｏｒｅ１４は小さい。処理スピードは、Ｍｃｏｒｅ１３は速いがＬｃｏｒｅ１４は遅く、消費電力は、Ｍｃｏｒｅ１３は大きいがＬｃｏｒｅ１４は小さく、ゲート酸化膜の耐圧は、Ｍｃｏｒｅ１３は低く（約５Ｖ）Ｌｃｏｒｅ１４は高く（約７Ｖ）なっている。
【００２３】
また、電源保護回路であるＭｐｃｏｒｅ１５についてＭｃｏｒｅ１３と比較すると、閾電圧Ｖｔは、Ｍｐｃｏｒｅ１５の方がＭｃｏｒｅ１３より高く設定されており、ゲート酸化膜の膜厚は、Ｍｃｏｒｅ１３と同じ約１．９ｎｍである。動作電圧は、Ｍｃｏｒｅ１３及びＬｃｏｒｅ１４と共に約１．２Ｖと同じであるが、リーク（オフ）電流は、Ｍｃｏｒｅ１３より小さく、ゲート酸化膜の耐圧は、Ｍｃｏｒｅ１３と同じ（約５Ｖ）になっている。
【００２４】
また、Ｉ／Ｏ部（外部インターフェイス）１２については、ゲート酸化膜の膜厚は約７．２ｎｍ、動作電圧は約３．３Ｖ、ゲート酸化膜の耐圧は高く（約１０Ｖ）なっている。
【００２５】
図４〜図１７は、図１の半導体装置の製造方法を説明する工程断面図（その１）〜（その１２）である。ここでは、ＭＯＳデバイスを用いたＬＳＩ１０のＮチャネルトランジスタ形成工程についてのみ図示している。
【００２６】
図４〜図１７に示すように、先ず、基板１０ａに素子分離領域１７を形成する（図４（ａ）参照）。リソグラフィー工程により、基板１０ａ上にフィールドフォトレジストを形成した後、深さ約３００ｎｍのシャロートレンチを形成し、このシャロートレンチに、膜厚約５００ｎｍの高密度プラズマ（ｈｉｇｈ　ｄｅｎｓｉｔｙ　ｐｌａｓｍａ：ＨＤＰ）酸化膜を埋め込み、ＣＭＰ（ｃｈｅｍｉｃａｌ　ｍｅｃｈａｎｉｃａｌ　ｐｏｌｉｓｈｉｎｇ）技術を用いて素子分離領域１７を形成する。
【００２７】
次に、Ｎチャネルトランジスタ（ウェル、チャネル）を形成する。
【００２８】
基板１０ａに、Ｉ／Ｏイオン注入用のフォトレジスト（ＰＲ）１８を形成し、フォトレジスト１８が開口する、Ｉ／Ｏ−Ｎチャネルトランジスタ形成領域に、ウェル形成用の不純物として、ボロン（Ｂ）のイオン注入を、８０ｋｅＶ、５．０×１０１２ｃｍ−２、０°の条件で行い、閾値調整のためのボロンのイオン注入を、２０ｋｅＶ、２．７×１０１２ｃｍ−２、０°の条件で行う（図４（ｂ）参照）。
【００２９】
Ｉ／Ｏイオン注入後、Ｍｃｏｒｅイオン注入用のフォトレジスト１９を形成し、フォトレジスト１９が開口する、ＭｃｏｒｅとＳＲＡＭの各Ｎチャネルトランジスタ形成領域に、ウェル形成のための不純物として、ボロンのイオン注入を、１５０ｋｅＶ、２．０×１０１３ｃｍ−２、０°の条件で行い、閾値調整のためのボロンのイオン注入を、１５ｋｅＶ、９．４×１０１２ｃｍ−２、７°の条件で行う（図５（ｃ）参照）。
【００３０】
Ｍｃｏｒｅイオン注入後、Ｌｃｏｒｅイオン注入用のフォトレジスト２０を形成し、フォトレジスト２０が開口する、Ｍｐｃｏｒｅ（電源保護Ｎチャネルトランジスタ）とＬｃｏｒｅのＮチャネルトランジスタ形成領域に、ウェル形成のための不純物として、ボロンのイオン注入を、１５０ｋｅＶ、２．０×１０１３ｃｍ−２、０°の条件で行い、閾値調整のためのボロンのイオン注入を、１５ｋｅＶ、１．２×１０１３ｃｍ−２、７°の条件で行う（図５（ｄ）参照）。
【００３１】
Ｌｃｏｒｅイオン注入後、ＳＲＡＭイオン注入用のフォトレジスト２１を形成し、フォトレジスト２１が開口する、Ｍｐｃｏｒｅ（電源保護Ｎチャネルトランジスタ）とＳＲＡＭのＮチャネルトランジスタ形成領域に、閾値調整のための不純物として、ボロンの追加イオン注入を、１５ｋｅＶ、４．１×１０１２ｃｍ−２、０°の条件で行う（図６（ｅ）参照）。ここで、ＳＲＡＭ１６の閾値を独立して制御する（Ｍｐｃｏｒｅの閾値は従属）。
【００３２】
次に、Ｐチャネルトランジスタ（ウェル、チャネル）を形成する。このＰチャネルトランジスタの形成工程は、上述したＮチャネルトランジスタの形成工程と同様であり、図示を省略するが、以下の工程により行われる。
【００３３】
Ｐチャネルトランジスタの形成に際し、Ｉ／Ｏイオン注入用のフォトレジストを形成し、フォトレジストが開口する、Ｉ／Ｏ−Ｐチャネルトランジスタ形成領域に、ウェル形成のための不純物として、リン（Ｐ）のイオン注入を、４００ｋｅＶ、１．５×１０１３ｃｍ−２、０°の条件で行い、閾値調整のためのヒ素（Ａｓ）のイオン注入を、１００ｋｅＶ、２．９×１０１２ｃｍ−２、０°の条件で行う。
【００３４】
Ｉ／Ｏイオン注入後、Ｍｃｏｒｅイオン注入用のフォトレジストを形成し、フォトレジストが開口する、ＭｃｏｒｅのＰチャネルトランジスタ形成領域に、ウェル形成のための不純物として、リンのイオン注入を、４００ｋｅＶ、１．５×１０１３ｃｍ−２、０°の条件で行い、閾値調整のためのヒ素のイオン注入を、１００ｋｅＶ、８．３×１０１２ｃｍ−２、０°の条件で行う。
【００３５】
Ｍｃｏｒｅイオン注入後、ＳＲＡＭイオン注入用のフォトレジストを形成し、フォトレジストが開口する、ＳＲＡＭのＰチャネルトランジスタ形成領域に、ウェル形成のための不純物として、リンのイオン注入を、３５０ｋｅＶ、２．０×１０１３ｃｍ−２の条件で行い、閾値調整のためのヒ素のイオン注入を、１００ｋｅＶ、１．４０×１０１３ｃｍ−２、０°の条件で行う。
【００３６】
Ｐチャネルトランジスタ及びＮチャネルトランジスタのウェル、チャネル形成後、窒素雰囲気中で約１０００℃、１０ｓｅｃのランプアニールを行う（図７（ｆ）参照）。
【００３７】
各Ｎチャネルトランジスタのチャネル領域のトータルのイオン注入量は、Ｍｃｏｒｅ形成領域が９．４×１０１２ｃｍ−２、ＳＲＡＭ形成領域（Ｍｃｏｒｅ＋ＳＲＡＭ）が１．３５×１０１３ｃｍ−２、Ｍｐｃｏｒｅ形成領域（Ｌｃｏｒｅ＋ＳＲＡＭ）が１．６１×１０１３ｃｍ−２、Ｌｃｏｒｅ形成領域が１．２×１０１３ｃｍ−２となり、Ｍｐｃｏｒｅ形成領域の方が、Ｍｃｏｒｅ形成領域やＳＲＡＭ形成領域よりもイオン注入量が多くなる。
【００３８】
次に、基板１０ａ上に、膜厚が異なった３種類の膜厚からなるゲート酸化膜を形成する。
【００３９】
先ず、ウェハ全面の熱酸化を行い、膜厚が約７．５ｎｍの第１の内部酸化膜２２を形成する（図７（ｇ）参照）。その後、内部酸化膜エッチング用のフォトレジスト２３を全面に形成した後、Ｌｃｏｒｅ形成領域のみ開口する（図８（ｈ）参照）。
【００４０】
フォトレジスト２３を形成した後、内部酸化膜２２のウェットエッチングを行い、Ｌｃｏｒｅ形成領域の内部酸化膜２２を除去する（図８（ｉ）参照）。Ｌｃｏｒｅ形成領域から内部酸化膜２２を除去した後、フォトレジスト２３を除去する（図９（ｊ）参照）。
【００４１】
フォトレジスト２３を除去した後、ウェハ全面の熱酸化を行い、Ｌｃｏｒｅ形成領域の膜厚が約２．６ｎｍとなる第２の内部酸化膜２４を形成する（図９（ｋ）参照）。その後、内部酸化膜エッチング用のフォトレジスト２５を全面に形成した後、Ｍｃｏｒｅ形成領域、ＳＲＡＭ形成領域及びＭｐｃｏｒｅ形成領域の３つの領域のみ開口する（図１０（ｌ）参照）。
【００４２】
フォトレジスト２５を形成した後、内部酸化膜２２のウェットエッチングを行い、Ｉ／Ｏ形成領域とＬｃｏｒｅ形成領域以外、即ち、Ｍｃｏｒｅ形成領域、ＳＲＡＭ形成領域及びＭｐｃｏｒｅ形成領域の内部酸化膜２２を除去する（図１０（ｍ）参照）。その後、フォトレジスト２５を除去する（図１１（ｎ）参照）。
【００４３】
フォトレジスト２５を除去した後、ウェハ全面の熱酸化を行い、Ｍｃｏｒｅ、ＳＲＡＭ、Ｍｐｃｏｒｅ部分の膜厚が約１．９ｎｍの第３の内部酸化膜２６を形成する（図１１（ｏ）参照）。
【００４４】
次に、ゲート電極を形成する。ゲートポリシリコン２７を厚さ約１５０ｎｍに成長させると共に、ゲートポリシリコンエッチングのためのフォトレジスト２８を形成する（図１２（ａ）参照）。フォトレジスト２８を形成した後、ゲートポリシリコン２７のプラズマエッチングを行い、その後、フォトレジスト２８を除去する（図１２（ｂ）参照）。
【００４５】
この結果、Ｍｃｏｒｅ形成領域とＳＲＡＭ形成領域とＭｐｃｏｒｅ形成領域には、ゲート長約０．１μｍのゲート電極２９ａが、Ｌｃｏｒｅ形成領域には、ゲート長約０．１２μｍのゲート電極２９ｂが、Ｉ／Ｏ形成領域には、ゲート長約０．４４μｍのゲート電極２９ｃが、それぞれ形成される。
【００４６】
次に、Ｉ／Ｏ形成領域以外にフォトレジスト３０を形成し、Ｉ／Ｏ−Ｎチャネルトランジスタ形成領域に、ＬＤＤ（ｌｉｇｈｔｌｙ　ｄｏｐｅｄ　ｄｒａｉｎ）構造を形成するためのリンを注入する（図１３（ｃ）参照）。
【００４７】
次に、Ｉ／Ｏ形成領域にフォトレジスト３１を形成し、Ｉ／Ｏ形成領域以外のＮチャネルトランジスタ形成領域に、ＢＦ２　及びヒ素を注入してエクステンション（ｅｘｔｅｎｓｉｏｎ）及びポケットを形成する（図１３（ｄ）参照）。
【００４８】
次に、第１ＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）酸化膜３２、窒化膜及び第２ＴＥＯＳ酸化膜３３を成長させる（図１４（ｅ）参照）。その後、エッチバックを行って、ゲート電極２９ａ，２９ｂ，２９ｃの側壁３４を形成する（図１４（ｆ）参照）。
【００４９】
次に、フォトレジストを形成して、全てのＰチャネルトランジスタ形成領域へボロン注入、全てのＮチャネルトランジスタ形成領域へのＳＤヒ素注入を行い、ＳＤ（ｓｏｕｒｃｅ　ｄｒａｉｎ）領域を形成する（図１５（ｇ）参照）。その後、全面にゲート電極を覆う酸化膜３５を成長させて、ランプアニールを行う（図１５（ｈ）参照）。
【００５０】
次に、コバルトスパッタ、余剰コバルトエッチングを行って、コバルトシリサイド（ＣｏＳｉ２　）を形成する（図１６（ｉ）参照）。その後、コンタクトエッチングのためのストッパー窒化膜３６及び酸化膜３７を成長させる（図１７（ｊ）参照）。
【００５１】
その後、オゾンＴＥＯＳ　ＢＰＳＧ（ｂｏｒｏｎ　ｐｈｏｓｐｈｏ　ｓｉｌｉｃａｔｅ　ｇｌａｓｓ）を約８００ｎｍの厚さに成長した後、ＣＭＰによる平坦化を行う。これにより、層間絶縁膜３８が形成される（図１７（ｋ）参照）。
【００５２】
このように、ＭＯＳデバイスを用いたＬＳＩ１０は、膜厚が異なる３種類のゲート酸化膜を有するトランジスタを形成し、その中の、最も薄いゲート絶縁膜を有するトランジスタを、電源保護素子として使用する。
【００５３】
上記実施の形態においては、ゲート酸化膜の膜厚及び閾電圧Ｖｔが独立設定されたＬｃｏｒｅ（膜厚が約２．６ｎｍでＶｔが約０．４７Ｖ）と、Ｍｃｏｒｅ（膜厚が約１．９ｎｍでＶｔが約０．３５Ｖ）が混載された内部回路１１に対し、Ｍｃｏｒｅを高Ｖｔ化したＭｐｃｏｒｅ（膜厚が約１．９ｎｍでＶｔがＭｃｏｒｅより高い）を、２種類以上の膜厚の異なるゲート酸化膜を形成するプロセスであるマルチオキサイドプロセス以降の高速・低消費電力ＬＳＩに好適な、内部回路１１の電源保護回路（素子）として用いている。なお、上述した膜厚形成の順番は、マルチオキサイドプロセスの一例である。
【００５４】
従って、電源保護回路としてのＭｐｃｏｒｅは、内部回路１１（ここでは、ＬｃｏｒｅとＭｃｏｒｅ）に対し、ゲート酸化膜の膜厚が薄く、且つ、Ｖｔが低い方よりも高く設定されていれば良い。
【００５５】
上記実施の形態においては、このＭｐｃｏｒｅは、閾値調整のためのチャネルドーズ量が「ＳＲＡＭ＋Ｌｃｏｒｅ」となるように形成して高Ｖｔ化している。つまり、チャネルドーズ量が「ＳＲＡＭとＬｃｏｒｅの合計」となるようにレイアウトを工夫しておくことで、工程の追加を必要としない。また、このＭｐｃｏｒｅは、閾値調整のためのチャネルドーズ量が「Ｍｃｏｒｅ＋Ｌｃｏｒｅ」となるように高Ｖｔ化しても、工程の追加を必要とせずに、同様の効果が得られる。
【００５６】
従って、ＭＯＳデバイスを用いたＬＳＩ１０は、内部回路１１の中で膜厚が異なった２種類以上のゲート酸化膜を用いることにより、リーク電流が少なく、リーク電流と耐圧を同時に満足させることができる。その上、工程を追加することなく、低リークの電源保護回路を形成することができる。これは、電源保護トランジスタとして、Ｌｃｏｒｅよりもゲート酸化膜の耐圧が低いＭｃｏｒｅを使用しているためであり、また、内部回路１１のＭｃｏｒｅよりも、電源保護回路として機能するＭｐｃｏｒｅの閾値を高く設定しているためである。
【００５７】
なお、上記実施の形態において、回路構成に用いられるトランジスタは、例示した一方の導電型（例えば、Ｎチャネルトランジスタ）に限るものではなく、他方の導電型（例えば、Ｐチャネルトランジスタ）でも良い。
【００５８】
【発明の効果】
以上説明したように、この発明によれば、ゲート絶縁膜の膜厚が独立設定されて同一基板上に形成された、同一電源電圧で動作する複数のトランジスタの中の、最も薄いゲート絶縁膜を有するトランジスタを電源保護素子として使用したことを特徴としている。
【００５９】
さらに、この電源保護素子のトランジスタの閾値は、最も薄いゲート絶縁膜のトランジスタの閾値より高く設定される。これにより、リーク電流が少なく、リーク電流と耐圧を同時に満足させることができる。
【００６０】
また、この発明に係る半導体装置の製造方法により、上記半導体装置を実現することができる。
【図面の簡単な説明】
【図１】この発明の一実施の形態に係る半導体装置の内部構成を概略的に示す平面図である。
【図２】図１の内部回路の一部を示す回路説明図である。
【図３】図１の内部回路、電源保護回路及びＩ／Ｏ部の各機能による比較を表で示す説明図である。
【図４】図１の半導体装置の製造方法を説明する工程断面図（その１）である。
【図５】図１の半導体装置の製造方法を説明する工程断面図（その２）である。
【図６】図１の半導体装置の製造方法を説明する工程断面図（その３）である。
【図７】図１の半導体装置の製造方法を説明する工程断面図（その４）である。
【図８】図１の半導体装置の製造方法を説明する工程断面図（その５）である。
【図９】図１の半導体装置の製造方法を説明する工程断面図（その６）である。
【図１０】図１の半導体装置の製造方法を説明する工程断面図（その７）である。
【図１１】図１の半導体装置の製造方法を説明する工程断面図（その８）である。
【図１２】図１の半導体装置の製造方法を説明する工程断面図（その９）である。
【図１３】図１の半導体装置の製造方法を説明する工程断面図（その１０）である。
【図１４】図１の半導体装置の製造方法を説明する工程断面図（その１１）である。
【図１５】図１の半導体装置の製造方法を説明する工程断面図（その１２）である。
【図１６】図１の半導体装置の製造方法を説明する工程断面図（その１３）である。
【図１７】図１の半導体装置の製造方法を説明する工程断面図（その１４）である。
【図１８】従来のＬＳＩ内部回路の一部を示し、（ａ）は保護回路がＬＴｒに形成された場合の回路説明図、（ｂ）は保護回路がＭＴｒに形成された場合の回路説明図である。
【符号の説明】
１０　ＬＳＩ
１０ａ　基板
１１　内部回路
１２　Ｉ／Ｏ部
１３　Ｍｃｏｒｅ
１４　Ｌｃｏｒｅ
１５　Ｍｐｃｏｒｅ
１６　ＳＲＡＭ
１７　素子分離領域
１８，１９，２０，２１，２２，２３，２５，２８，３０，３１　フォトレジスト
２２，２４，２６　内部酸化膜
２７　ゲートポリシリコン
２９ａ，２９ｂ，２９ｃ　ゲート電極
３２　第１ＴＥＯＳ酸化膜
３３　第２ＴＥＯＳ酸化膜
３４　側壁
３５，３７　酸化膜
３６　ストッパー窒化膜
３８　層間絶縁膜
【図１】
2004039775.tif 000003
【図２】
2004039775.tif 000004
【図３】
2004039775.tif 000005
【図４】
2004039775.tif 000006
【図５】
2004039775.tif 000007
【図６】
2004039775.tif 000008
【図７】
2004039775.tif 000009
【図８】
2004039775.tif 000010
【図９】
2004039775.tif 000011
【図１０】
2004039775.tif 000012
【図１１】
2004039775.tif 000013
【図１２】
2004039775.tif 000014
【図１３】
2004039775.tif 000015
【図１４】
2004039775.tif 000016
【図１５】
2004039775.tif 000017
【図１６】
2004039775.tif 000018
【図１７】
2004039775.tif 000019
【図１８】
2004039775.tif 000020