(57)【要約】【課題】Ｉ信号、Ｑ信号の相対精度が高く、高価格部品を抑制できるＩＱ変調信号を出力するＩＣテスタを実現することを目的にする。【解決手段】本発明は、Ｉ信号、Ｑ信号をＩＱ変調モジュールによりＩＱ変調し、ＩＱ変調信号を被試験対象に出力するＩＣテスタに改良を加えたものである。本装置は、Ｉ信号を発生するＩ信号発生部と、Ｑ信号を発生するＱ信号発生部と、Ｉ信号発生部からＩＱ変調モジュールの入力に至るＩ信号経路上に設けられ、絶対精度を決めるＩレベル校正部と、Ｑ信号発生部からＩＱ変調モジュールの入力に至るＱ信号経路上に設けられ、絶対精度を決めるＱレベル校正部と、Ｉ信号経路またはＱ信号経路のどちらか一方の経路上に設けられ、Ｉレベル校正部または前記Ｑレベル校正部より校正範囲が狭く、分解能が高く、Ｉ信号とＱ信号の相対精度を決めるレベル校正部とを有することを特徴とする装置である。【選択図】        図１
2004156934.tif 000002
【特許請求の範囲】
【請求項１】
Ｉ信号、Ｑ信号をＩＱ変調モジュールによりＩＱ変調し、ＩＱ変調信号を被試験対象に出力するＩＣテスタにおいて、
前記Ｉ信号を発生するＩ信号発生部と、
前記Ｑ信号を発生するＱ信号発生部と、
前記Ｉ信号発生部から前記ＩＱ変調モジュールの入力に至るＩ信号経路上に設けられ、絶対精度を決めるＩレベル校正部と、
前記Ｑ信号発生部から前記ＩＱ変調モジュールの入力に至るＱ信号経路上に設けられ、絶対精度を決めるＱレベル校正部と、
前記Ｉ信号経路または前記Ｑ信号経路のどちらか一方の経路上に設けられ、前記Ｉレベル校正部または前記Ｑレベル校正部より校正範囲が狭く、分解能が高く、Ｉ信号とＱ信号の相対精度を決めるレベル校正部と
を有することを特徴とするＩＣテスタ。
【請求項２】
Ｉレベル校正部、Ｑレベル校正部、レベル校正部は、
信号レベルを調整する電圧を出力するＤ／Ａコンバータと、
このＤ／Ａコンバータの出力により、入力する信号レベルを調整する乗算器とを設けたことを特徴とする請求項１記載のＩＣテスタ。
【請求項３】
Ｉレベル校正部、Ｑレベル校正部、レベル校正部は、ベース信号発生モジュールを構成することを特徴とする請求項１または２記載のＩＣテスタ。
【請求項４】
ベース信号発生モジュールは単体で取り外し可能であることを特徴とする請求項３記載のＩＣテスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、被試験対象、ＩＣ，ＬＳＩ等を試験するＩＣテスタに関し、Ｉ信号、Ｑ信号の相対精度が高く、高価格部品を抑制できるＩＱ変調信号を出力するＩＣテスタに関するものである。
【０００２】
【従来の技術】
ＩＣテスタは、被試験対象、例えば、ＩＣ、ＬＳＩ等に試験信号を与え、被試験対象の出力により良否の判定を行う。被試験対象が、デジタル通信などに用いられるＩＱ変調信号を処理する通信用ＬＳＩ等の場合、特許文献１等に示される装置が用いられる。このような装置を用いたＩＣテスタを図２を用いて説明する。
【０００３】
図２において、ベース信号発生モジュール１は、カード化され、差し替え可能に構成され、Ｉ信号、Ｑ信号を発生し出力する。ベース信号発生モジュール１は、Ｉ信号発生部１０、Ｑ信号発生部１１、Ｉレベル設定部１２、Ｑレベル設定部１３、ＤＡＣ（Ｄ／Ａコンバータ）１４，１５、乗算器１６，１７からなる。Ｉ信号発生部１０はＩ信号を出力する。Ｑ信号発生部１１はＱ信号を出力する。Ｉレベル設定部１２は、プログラマブル減衰器、切替アンプなどからなり、Ｉ信号発生部１０の出力を入力し、増幅あるいは減衰させる。Ｑレベル設定部１３は、プログラマブル減衰器、切替アンプなどからなり、Ｑ信号発生部１１の出力を入力し、増幅あるいは減衰させる。ＤＡＣ１４，１５は、信号レベルを調整する電圧を出力する。乗算器１６，１７は、それぞれＩレベル設定部１２、Ｑレベル設定部１３の出力を、それぞれＤＡＣ１４，１５の出力により、信号レベルを調整する。
【０００４】
信号ラインＬ１，Ｌ２は、一端をベース信号発生モジュール１に接続し、それぞれ乗算器１６，１７の出力を入力する。ＩＱ変調モジュール２は、カード化され、差し替え可能に構成され、信号ラインＬ１，Ｌ２の他端を接続し、乗算器１６，１７の出力を入力し、ＤＵＴに出力を行う。ＩＱ変調モジュール２は、バッファ２０，２１、ＩＱ変調器２２からなる。バッファ２０，２１は、それぞれ信号ラインＬ１，Ｌ２の他端を入力端に接続する。ＩＱ変調器２２は、バッファ２０，２１の出力を入力し、直交変調を行い、所望の変調信号をＤＵＴに出力する。
【０００５】
このような装置の動作を以下に説明する。Ｉ信号発生部１０、Ｑ信号発生部１１はそれぞれＩ信号、Ｑ信号を出力する。このＩ信号、Ｑ信号を、それぞれＩレベル設定部１２、Ｑレベル設定部１３が入力し、増幅あるいは減衰し、それぞれ乗算器１６，１７に出力する。乗算器１６，１７は、それぞれＩレベル設定部１２、Ｑレベル設定部１３の出力を、それぞれＤＡＣ１４，１５の出力によりレベル調整し、それぞれ信号ラインＬ１，Ｌ２、バッファ２０，２１を介して、ＩＱ変調器２２に出力する。ＩＱ変調器２２は、バッファ２０，２１の出力を直交変調し、ＤＵＴに出力する。そして、ＤＵＴの出力により良否の判定を行っている。
【０００６】
【特許文献１】
特開平５−８３３０８号公報
【０００７】
【発明が解決しようとする課題】
ＩＱ変調においては、Ｉ信号、Ｑ信号の相対的なレベル誤差がその変調精度に大きく影響する。すなわち、Ｉ信号、Ｑ信号の相対誤差が大きいと、ＥＶＭ（Ｅｒｒｏｒ  Ｖｅｃｔｏｒ  Ｍａｇｎｉｔｕｄｅ）やコンスタレーションが悪化し、試験用の信号源としては不十分な性能になってしまう。通常、Ｉ信号、Ｑ信号の相対精度は０．１％クラスが求められる。
【０００８】
一方、テスタは大型であり、故障時に交換が容易なように、機能ブロックごとにカード化（モジュール化）し、差し替え可能に構成され、メンテナンス性を持たせている。また、各種のＤＵＴに対応するために、必要な機能のカードを必要なだけ架体あるいはテストヘッドに実装し、フレキシビリティを持たせている。例えば、低周波、高周波、正弦波、任意波形等の各種のベース信号発生モジュール１があり、ベース信号発生モジュール１を切り替えて、ＩＱ変調モジュール２にベース信号を与える。その結果、信号ラインＬ１，Ｌ２が長くなり、レベル伝達特性の誤差を増やしている。
【０００９】
信号ラインＬ１，Ｌ２による誤差範囲をカバーしながら、高い相対誤差の要求を満たすには、ＤＡＣ１４，１５、乗算器１６，１７の校正分解能と確度をあげなくてはならない。これは部品が高価格になり、モジュールとしてコストアップにつながってしまうという問題点があった。
【００１０】
そこで、本発明の目的は、Ｉ信号、Ｑ信号の相対精度が高く、高価格部品を抑制できるＩＱ変調信号を出力するＩＣテスタを実現することにある。
【００１１】
【課題を解決するための手段】
請求項１記載の本発明は、
Ｉ信号、Ｑ信号をＩＱ変調モジュールによりＩＱ変調し、ＩＱ変調信号を被試験対象に出力するＩＣテスタにおいて、
前記Ｉ信号を発生するＩ信号発生部と、
前記Ｑ信号を発生するＱ信号発生部と、
前記Ｉ信号発生部から前記ＩＱ変調モジュールの入力に至るＩ信号経路上に設けられ、絶対精度を決めるＩレベル校正部と、
前記Ｑ信号発生部から前記ＩＱ変調モジュールの入力に至るＱ信号経路上に設けられ、絶対精度を決めるＱレベル校正部と、
前記Ｉ信号経路または前記Ｑ信号経路のどちらか一方の経路上に設けられ、前記Ｉレベル校正部または前記Ｑレベル校正部より校正範囲が狭く、分解能が高く、Ｉ信号とＱ信号の相対精度を決めるレベル校正部と
を有することを特徴とするものである。
請求項２記載の本発明は、請求項１の本発明において、
Ｉレベル校正部、Ｑレベル校正部、レベル校正部は、
信号レベルを調整する電圧を出力するＤ／Ａコンバータと、
このＤ／Ａコンバータの出力により、入力する信号レベルを調整する乗算器とを設けたことを特徴とするものである。
請求項３記載の本発明は、請求項１または２記載の本発明において、
Ｉレベル校正部、Ｑレベル校正部、レベル校正部は、ベース信号発生モジュールを構成することを特徴とするものである。
請求項４記載の本発明は、請求項３記載の本発明において、
ベース信号発生モジュールは単体で取り外し可能であることを特徴とするものである。
【００１２】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図１は本発明の一実施例を示した構成図である。ここで、図２と同一のものは同一符号を付し説明を省略する。
【００１３】
図１において、ベース信号発生モジュール３は、カード化され、差し替え可能に構成され、ベース信号発生モジュール１の代わりに設けられ、Ｉ信号、Ｑ信号を発生し、信号ラインＬ１，Ｌ２を介して変調モジュール２に出力する。すなわち、ベース信号発生モジュール３は単体でも取り外し可能である。そして、ベース信号発生モジュール３は、Ｉ信号発生部３０、Ｑ信号発生部３１、Ｉレベル設定部３２、Ｑレベル設定部３３、ＤＡＣ（Ｄ／Ａコンバータ）３４，３５，３８、乗算器３６，３７，３９からなる。
【００１４】
Ｉ信号発生部３０はＩ信号を出力する。Ｑ信号発生部３１はＱ信号を出力する。Ｉレベル設定部３２は、プログラマブル減衰器、切替アンプなどからなり、Ｉ信号発生部３０の出力を入力し、増幅あるいは減衰させる。Ｑレベル設定部３３は、プログラマブル減衰器、切替アンプなどからなり、Ｑ信号発生部３１の出力を入力し、増幅あるいは減衰させる。
【００１５】
ＤＡＣ３４，３５は、信号レベルを調整する電圧を出力する。乗算器３６は、Ｉレベル設定部３２の出力を、ＤＡＣ３４の出力により、信号レベルを調整する。乗算器３７は、Ｑレベル設定部３３の出力を、ＤＡＣ３５の出力により、信号レベルを調整し、信号ラインＬ２に出力する。ＤＡＣ３８は、ＤＡＣ３４，３５に比較し、電圧出力レンジが狭く、高分解で、信号レベルを調整する電圧を出力する。乗算器３９は、乗算器３６の出力を、ＤＡＣ３８の出力により、信号レベルを調整し、信号ラインＬ１に出力する。
【００１６】
ここで、ＤＡＣ３４、乗算器３６はＩレベル校正部で、Ｉ信号発生部３０からＩＱ変調モジュール２の入力に至るＩ信号経路上に設けられ、絶対精度を決める。ＤＡＣ３５、乗算器３７はＱレベル校正部で、Ｑ信号発生部３１からＩＱ変調モジュール２の入力に至るＱ信号経路上に設けられ、絶対精度を決める。ＤＡＣ３８、乗算器３９はレベル校正部で、Ｉ信号経路上に設けられ、Ｉレベル校正部またはＱレベル校正部より校正範囲が狭く、分解能が高く、Ｉ信号とＱ信号の相対精度を決める。
【００１７】
このような装置の動作を以下で説明する。図示しないＥＶＭ測定器をＤＵＴの代わりにＩＱ変調モジュール２に接続する。そして、図示しない制御部により、ＤＡＣ３４，３５，３８の出力を”０”に設定する。Ｉ信号発生部３０、Ｑ信号発生部３１はそれぞれＩ信号、Ｑ信号を出力する。このＩ信号、Ｑ信号を、それぞれＩレベル設定部３２、Ｑレベル設定部３３が入力し、増幅あるいは減衰し、それぞれ乗算器３６，３７に出力する。乗算器３６，３７は、それぞれＩレベル設定部３２、Ｑレベル設定部３３の出力を、それぞれＤＡＣ３４，３５の出力によりレベル調整する。そして、乗算器３９は、乗算器３６の出力を入力し、ＤＡＣ３８の出力によりレベル調整する。乗算器３９，３７は、レベル調整した信号を、それぞれ信号ラインＬ１，Ｌ２、バッファ２０，２１を介して、ＩＱ変調器２２に出力する。ＩＱ変調器２２は、バッファ２０，２１の出力を直交変調し、ＥＶＭ測定器に出力する。
【００１８】
そして、ＥＶＭ測定器の測定結果により、図示しない制御部により、ＤＡＣ３４，３５の出力を制御し、Ｉ信号、Ｑ信号が所望の出力（精度１％程度）になるようにする。次に、ＥＶＭ測定器の測定結果により、制御部は、Ｉ信号とＱ信号との相対誤差をなくすように、ＤＡＣ３８の出力を調整して、相対精度を０．１％以下にする。再び、ＩＱ変調モジュール２にＤＵＴを接続し、従来と同様にＤＵＴの良否の判定を行う。
【００１９】
ここで、絶対精度１％、相対精度０．１％の要求は、通信に用いられるＤＵＴの通信規格のためである。
【００２０】
このように、ＤＡＣ３４，３５、乗算器３６，３７により絶対精度を合わせ込み、絶対精度の大きな誤差範囲をカバーしつつ、ＤＡＣ３８，乗算器３９により相対精度を合わせ込み、相対精度の小さな誤差範囲をカバーするので、ＤＡＣ３４，３５，３８、乗算器３６，３７，３９を精度が高い部品を用いる必要がなく、相対精度調整も一方だけの調整でよく、高い部品を用いる必要がない。つまり、Ｉ信号、Ｑ信号の相対精度が高く、高価格部品を抑制できる。
【００２１】
なお、本発明はこれに限定されるものではなく、ＤＡＣ３８、乗算器３９をＩ信号の経路上に設けた構成を示したが、Ｑ信号の経路上に設けた構成でもよい。つまり、レベル校正部は、Ｉ信号経路またはＱ信号経路のどちらか一方の経路上に設ければよい。
【００２２】
また、Ｉレベル設定部３２と乗算器３６との間に、乗算器を設ける構成にしてもよい。
【００２３】
また、Ｉレベル設定部３２、Ｑレベル設定部３３を設けた構成を示したが、それぞれＩ信号発生部、Ｑ信号発生部内部に設けた構成にしてもよい。
【００２４】
【発明の効果】
本発明によれば、Ｉレベル校正部、Ｑレベル校正部により絶対精度を合わせ込み、絶対精度の大きな誤差範囲をカバーしつつ、レベル校正部により相対精度を合わせ込み、相対精度の小さな誤差範囲をカバーするので、Ｉ信号、Ｑ信号の相対精度が高く、高価格部品を抑制できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示した構成図である。
【図２】従来のＩＣテスタの構成を示した図である。
【符号の説明】
２  ＩＱ変調モジュール
３  ベース信号発生モジュール
３０  Ｉ信号発生部
３１  Ｑ信号発生部
３４，３５，３８  Ｄ／Ａコンバータ
３６，３７，３９  乗算器
【図１】
2004156934.tif 000003
【図２】
2004156934.tif 000004