(57)【要約】【課題】スタンバイ時のＳＲＡＭアレイのリークを減らす。【解決手段】スタンバイ時のリークが改善されたＳＲＡＭアレイ２２は、スタンバイ時に、アレイ・ロアー供給電圧ＶＳＳ−ＡＲＲＡＹを上げるとき、ワードライン・ドライバ・ロアー供給電圧ＶＳＳ−ＷＬを上げる。ＳＲＡＭアレイ２２がアクティブ・モードであるとき、ＳＲＡＭアレイ・ロアー供給ノードＶＳＳ−ＡＲＲＡＹに、及びワードライン・ドライバ・ロアー供給ノードＶＳＳ−ＷＬに、ソース電圧が供給される。ＳＲＡＭアレイがスタンバイ・モードであるとき、ソース電圧と、ＳＲＡＭアレイ・ロアー供給ノードＶＳＳ−ＡＲＲＡＹ及びワードライン・ドライバ・ロアー供給ノードＶＳＳ−ＷＬの両方との間に電圧オフセットが提供される。【選択図】　　　図１
2004039219.tif 000002
【特許請求の範囲】
【請求項１】
回路であって、
アレイ供給電圧ノードを有するメモリ・アレイと、
メモリ・アレイに接続され、ワードライン・ドライバ供給電圧ノードを有するワードライン・ドライバであって、ワードライン・ドライバ供給電圧ノードがアレイ供給電圧ノードに接続されるワードライン・ドライバと、
ワードライン・ドライバ供給電圧ノードと第１のソース電圧ノードとの間に接続される第１のオフセット電圧デバイスと、
ワードライン・ドライバと第２のソース電圧ノードとの間に接続される第１のバイパス・スイッチ
を含む回路。
【請求項２】
低い側の（ｌｏｗ　ｓｉｄｅ）供給電圧をメモリ・アレイ及びワードライン・ドライバに提供するための方法であって、
メモリ・アレイがアクティブ・モードであるとき、メモリ供給電圧ノードに、及びワードライン・ドライバ供給ノードにソース電圧を提供し、
メモリ・アレイがスタンバイ・モードであるとき、ソース電圧と、メモリ供給電圧ノード及びワードライン・ドライバ供給ノードの両方との間に電圧オフセットを提供する
ことを含む方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は全般的に電子システムに関し、更に特定して言えば、スタンバイ時に供給電圧差を有する、メモリ・アレイ及びワードライン・ドライバに関連する。
【０００２】
【従来の技術及びその課題】
エンベディッドＳＲＡＭのサイズ（ビット数）が増加しているため、及び、技術がスケーリング（ｓｃａｌｅ）されるにつれてトランジスタのリークが増大しているため、ＳＲＡＭアレイを低電力スタンバイ・モードに維持することがますます重要になっている。ゲート長を一層短く縮小することは、一層薄いゲート誘電体を用いることにつながり、このことは、一層低い電圧を用いることにつながる。電圧を一層低くすることにより、一層低い閾値電圧を用いることになり、その結果、サブスレッショルド電流が一層高くなり、パフォーマンスが低減される。
スタンバイ時のＳＲＡＭアレイのリークを減らすための一つの方法は、アレイ・ロアー（ｌｏｗｅｒ）供給電圧（ＶＳＳ−ＡＲＲＡＹ）を上げることである。この方法は、アレイ内のトランジスタにわたる電圧を減らすことにより、及び、ｎチャネル・トランジスタにバック・ゲート・バイアスを効果的に印加することにより、それらの閾値電圧を上げて、アレイのリークを低減させる。最初は、ＳＲＡＭセルのパス・ゲートに負のゲート・ソース電圧を印加して、それらを強くターンオフして、基板電圧にオフ・ワードラインを保つことが利点と考えられ得る。しかし、過度に負のゲート・ソース電圧は、実際にはリークを増加させる。このリークの増加は、ゲート・リークとゲート誘導ドレイン・リーク（ＧＩＤＬ）の組み合わせに因るものであり、これらはいずれも、ＳＲＡＭアレイのパス・ゲートへの負のゲート・ソース電圧が増えると共に増加する。これにより、ＶＳＳ−ＡＲＲＡＹを上げることによって減らされ得るＳＲＡＭスタンバイ電力の量を事実上制限する。
【０００３】
【課題を達成するための手段及び作用】
スタンバイ時のリークが改良されたＳＲＡＭアレイは、スタンバイ時にアレイ・ロアー供給電圧を上げるとき、ワードライン・ドライバ・ロアー供給電圧を上げる。ＳＲＡＭアレイがアクティブ・モードであるとき、ＳＲＡＭアレイ・ロアー供給ノードに、及びワードライン・ドライバ・ロアー供給ノードに、ソース電圧が供給される。ＳＲＡＭアレイがスタンバイ・モードであるとき、ソース電圧と、ＳＲＡＭアレイ・ロアー供給ノードとワードライン・ドライバ・ロアー供給ノードの両方との間に、電圧オフセットが提供される。
【０００４】
【実施例】
本発明に従った回路は、スタンバイ時にアレイ電圧ＶＳＳ−ＡＲＲＡＹを上げるとき、ワードライン電圧を上げる。最も単純な実施例は本発明の第１の実施例であり、図１に示す。図１の回路は、ワードライン・ドライバ２０、メモリ・アレイ（ＳＲＡＭ）２２、電圧オフセット・デバイス（ダイオード）２４、スイッチ（トランジスタ）２６、及びアクティブ信号ＶＡＣＴを含む。図２の回路は、ワードライン・ドライバの一部及びＳＲＡＭアレイの一部の詳細な回路略図を示す。図２の回路は、トランジスタ３２及び３４を含むワードライン駆動部３０、トランジスタ３７〜４０及びパス・ゲート４２及び４４を含むＳＲＡＭアレイ部３６、ワードラインＷＬ、及びビット・ラインＢ及びＢ＿を含む。図１の回路は、ワードライン・ドライバ低電圧源（ＶＳＳ−ＷＬ）をアレイ低電圧源（ＶＳＳ−ＡＲＲＡＹ）に接続して、アレイのパス・ゲート４２及び４４のゲート・ソース電圧をゼロに維持したまま、両方が共に増加されるようにする。スイッチ２６は、アレイがアクティブ・モードであるときＯＮであり、アレイがスタンバイ・モードであるときＯＦＦである。電圧オフセット・デバイス２４は、図１に示した実施例ではダイオードであるが、電圧オフセットは、トランジスタなどの他のデバイス、又は低ドロップアウト・レギュレータ・デバイスなどの電圧ソース・デバイスによって提供されてもよい。任意で、ワードライン・ドライバ低電圧源ＶＳＳ−ＷＬは、アクティブの間、ワードライン・ドライバ２０の大きなスイッチング電流が、ＶＳＳ−ＡＲＲＡＹにノイズを生じさせないように、アクティブの間、アレイ低電圧源ＶＳＳ−ＡＲＲＡＹから分離され得る。デバイス２４及び２６は並列に配置されてもよい。
【０００５】
本発明の第２の実施例において、図３に示すように、全体のリークのうちサブスレッショルド電流成分を減らすため、僅かに負のゲート・ソース電圧がパス・ゲート４２及び４４に供給されるように、ワードライン・ドライバ低電圧源ＶＳＳ−ＷＬと、アレイ低電圧源ＶＳＳ−ＡＲＲＡＹとの間にオフセットが提供される。図３の回路は、電圧オフセット・デバイス（トランジスタ）５０及び５２、スイッチ（トランジスタ）５４及び５６を含む。スイッチ５４及び５６は、アクティブ・モードの間、供給電圧ＶＳＳ−ＷＬ及びＶＳＳ−ＡＲＲＡＹを接地まで引き寄せる。電圧オフセット・デバイス５０及び５２、及びスイッチ５４及び５６は、並列に配置されてもよい。
本発明の別の実施例では、電圧源ＶＳＳ−ＡＲＲＡＹ及びＶＳＳ−ＷＬは、アクティブ時及びスタンバイ時の何れでも、互いに電気的に分離される。低電力スタンバイ・モード時、電圧源ＶＳＳ−ＡＲＲＡＹを上げ、電圧源ＶＳＳ−ＷＬを、電圧源ＶＳＳ−ＡＲＲＡＹよりも低いか、又はそれに等しい電圧まで上げる。
供給電圧ＶＳＳ−ＷＬ及びＶＳＳ−ＡＲＲＡＹの上げ及び下げのタイミング・シーケンスは、供給電圧ＶＳＳ−ＷＬが供給電圧ＶＳＳ−ＡＲＲＡＹよりも高くならないようにするべきである。これらは同時にシフトされてもよく、ワードライン供給電圧ＶＳＳ−ＷＬを上げる前にアレイ供給電圧ＶＳＳ−ＡＲＲＡＹを上げる、及び、ＶＳＳ−ＷＬを下げた後に供給電圧ＶＳＳ−ＡＲＲＡＹを下げるシーケンスでシフトされてもよい。例えば、図３において、第１の構成では、制御電圧ＶＡＣＴ−ＡＲＲＡＹ及びＶＡＣＴ−ＷＬは同じであってもよく、スイッチ５４及び５６は同時にＯＮ及びＯＦＦにスイッチされ得る。第２の構成では、スイッチ５６がＯＦＦにスイッチされる前に、スイッチ５４がＯＦＦにスイッチされるように、及び、スイッチ５４がＯＮにスイッチされる前に、スイッチ５６がＯＮにスイッチされるように、電圧ＶＡＣＴ−ＡＲＲＡＹ及びＶＡＣＴ−ＷＬが異なる電圧であってもよい。
サブスレッショルド電流、ゲートリーク、及びＧＩＤＬから成る、ｎチャネル・トランジスタの全体のリークは、通常、僅かに負であるゲート・ソース電圧を用いて最小化される。パス・ゲートｎチャネル・トランジスタ４２及び４４への、僅かに負のゲート・ソース電圧は、スタンバイの間ビットライン電圧がセルに悪影響を与える可能性も低減させる。
本発明は例示用の実施例を参照して説明されたが、本説明が限定的な意味に解釈されることを意図しているのではない。これら例示用の実施例の種々の変形及び組合せばかりでなく本発明の他の実施例も、本説明を参照すれば当業者にとって明白である。例えば、トランジスタの極性及びソース電圧は反転されてもよい。パス・ゲート・トランジスタ４２及び４４は、ｎチャネルではなくｐチャネル・トランジスタであってもよく、ワードライン電圧は反転されてもよい。したがって、添付の特許請求の範囲はあらゆるこれらの変形及び組合せを包含することを意図する。
【０００６】
以上の説明に関し、更に以下の項目を開示する。
（１）　回路であって、
アレイ供給電圧ノードを有するメモリ・アレイと、
メモリ・アレイに接続され、ワードライン・ドライバ供給電圧ノードを有するワードライン・ドライバであって、ワードライン・ドライバ供給電圧ノードがアレイ供給電圧ノードに接続されるワードライン・ドライバと、
ワードライン・ドライバ供給電圧ノードと第１のソース電圧ノードとの間に接続される第１のオフセット電圧デバイスと、
ワードライン・ドライバと第２のソース電圧ノードとの間に接続される第１のバイパス・スイッチ
を含む回路。
（２）　第１項に記載の回路であって、第１のソース電圧ノードが第２のソース電圧ノードに接続される回路。
（３）　第１項に記載の回路であって、メモリ・アレイがアクティブ・モードであるとき、第１のバイパス・スイッチがＯＮになる回路。
（４）　第１項に記載の回路であって、メモリ・アレイがスタンバイ・モードであるとき、第１のバイパス・スイッチがＯＦＦになる回路。
（５）　第１項に記載の回路であって、第１のバイパス・スイッチが、メモリ・アレイがアクティブ・モードであるときＯＮになり、メモリ・アレイがスタンバイ・モードであるときＯＦＦになる回路。
（６）　第１項に記載の回路であって、メモリ・アレイがＳＲＡＭアレイである回路。
（７）　第１項に記載の回路であって、第１のオフセット電圧デバイスがダイオードである回路。
（８）　第１項に記載の回路であって、第１のオフセット電圧デバイスがトランジスタである回路。
（９）　第１項に記載の回路であって、第１のバイパス・スイッチがトランジスタである回路。
（１０）　第１項に記載の回路であって、アレイ供給電圧ノードとワードライン・ドライバ供給電圧ノードとの間に第２のオフセット電圧デバイスを更に含む回路。
（１１）　第１０項に記載の回路であって、アレイ供給電圧ノードと第２のソース電圧ノードとの間に接続される第２のバイパス・スイッチを更に含む回路。
（１２）　第１１項に記載の回路であって、第１のバイパス・スイッチが、第１の制御信号に接続される制御ノードを有し、第２のバイパス・スイッチが、第２の制御信号に接続される制御ノードを有する回路。
（１３）　第１２項に記載の回路であって、第１の制御信号及び第２の制御信号が同じである回路。
（１４）　第１０項に記載の回路であって、第２のオフセット電圧デバイスがトランジスタである回路。
【０００７】
（１５）　低い側の（ｌｏｗ　ｓｉｄｅ）供給電圧をメモリ・アレイ及びワードライン・ドライバに提供するための方法であって、
メモリ・アレイがアクティブ・モードであるとき、メモリ供給電圧ノードに、及びワードライン・ドライバ供給ノードにソース電圧を提供し、
メモリ・アレイがスタンバイ・モードであるとき、ソース電圧と、メモリ供給電圧ノード及びワードライン・ドライバ供給ノードの両方との間に電圧オフセットを提供する
ことを含む方法。
（１６）　第１５項に記載の方法であって、メモリ・アレイがスタンバイ・モードであるとき、メモリ供給電圧ノードとワードライン・ドライバ供給ノードとの間に、付加的な電圧オフセットを提供することを更に含む方法。
（１７）　第１５項に記載の方法であって、電圧オフセットは、メモリ供給電圧ノードの電圧がソース電圧よりも高くなるようにする方法。
（１８）　第１６項に記載の方法であって、付加的な電圧オフセットは、メモリ供給電圧ノードの電圧が、ワードライン・ドライバ供給ノードの電圧よりも高くなるようにする方法。
（１９）　第１５項に記載の方法であって、ソース電圧とワードライン・ドライバ供給ノードとの間の電圧オフセットが提供される前に、ソース電圧とメモリ供給電圧ノードとの間の電圧オフセットが提供される方法。
（２０）　第１５項に記載の方法であって、メモリ供給電圧ノードにソース電圧が供給される前に、ワードライン・ドライバ供給ノードにソース電圧が供給される方法。
【０００８】
（２１）　スタンバイ時のリークが改善されたＳＲＡＭアレイ２２は、スタンバイ時に、アレイ・ロアー供給電圧ＶＳＳ−ＡＲＲＡＹを上げるとき、ワードライン・ドライバ・ロアー供給電圧ＶＳＳ−ＷＬを上げる。ＳＲＡＭアレイ２２がアクティブ・モードであるとき、ＳＲＡＭアレイ・ロアー供給ノードＶＳＳ−ＡＲＲＡＹに、及びワードライン・ドライバ・ロアー供給ノードＶＳＳ−ＷＬに、ソース電圧が供給される。ＳＲＡＭアレイがスタンバイ・モードであるとき、ソース電圧と、ＳＲＡＭアレイ・ロアー供給ノードＶＳＳ−ＡＲＲＡＹ及びワードライン・ドライバ・ロアー供給ノードＶＳＳ−ＷＬの両方との間に電圧オフセットが提供される。
【図面の簡単な説明】
【図１】スタンバイ時に供給電圧差を有する、第１の実施例のＳＲＡＭアレイ及びワードライン・ドライバを示す図。
【図２】図１のワードライン・ドライバの一部及びＳＲＡＭアレイの一部の詳細な回路略図。
【図３】スタンバイ時に供給電圧差を有する、第２の実施例のＳＲＡＭアレイ及びワードライン・ドライバを示す図。
【符号の説明】
２０　ワードライン・ドライバ
２２　ＳＲＡＭアレイ
２４　電圧オフセット・デバイス
２６　スイッチ
ＶＳＳ−ＡＲＲＡＹ　アレイ・ロアー供給電圧
ＶＳＳ−ＷＬ　ワードライン・ドライバ・ロアー供給電圧
【図１】
2004039219.tif 000003
【図２】
2004039219.tif 000004
【図３】
2004039219.tif 000005