(57)【要約】【課題】バルクトランジスタの小型化が進んでもＴＦＴの小型は進んでいないためにチップサイズを小さくできないという課題があり、逆にＴＦＴサイズを小さくすると（ゲート長が短くなる）すると十分に小さなスタンバイ電流を実現できないという課題が生じた。【解決手段】バルクトランジスタに対し垂直方向にチャネル（４）を形成し、ソース（２）およびドレイン（４）はバルクトランジスタに対し平行に形成した構成のＴＦＴとした。そして、そのチャネル（４）は底面（ａ）を有する円筒状のものとし、そのチャネル（４）の外周に円筒状のゲート（１）を設け、前記底面（ａ）をソース（２）とした。【選択図】　　　　図３
2004039806.tif 000002
【特許請求の範囲】
【請求項１】
バルクトランジスタに対し垂直方向にチャネルを形成し、ソースおよびドレインはバルクトランジスタに対し平行に形成したＴＦＴであって、チャネルは底面（ａ）を有する円筒状とし、そのチャネルの外周に円筒状のゲートを設け、前記底面（ａ）をソースもしくはドレインとしたことを特徴とする半導体記憶装置。
【請求項２】
上記円筒状のゲートが底面（ｂ）を有する時、両底面（ａ）（ｂ）の間に酸化膜を介在させた請求項１記載の半導体記憶装置。
【請求項３】
上記円筒状のチャネルの内周側壁に酸化膜を形成して、底面（ａ）がソースもしくはドレインとして機能する面積を狭めた請求項２記載の半導体記憶装置。
【請求項４】
バルクトランジスタに対し垂直方向にチャネルを形成し、ソースおよびドレインはバルクトランジスタに対し平行に形成したＴＦＴであって、チャネルは底面（ｃ）を有する円筒状とし、そのチャネルの内側に円筒状のゲートを設け、ソースもしくはドレインとなる前記底面（ｃ）とゲート底面との間に酸化膜を形成したことを特徴とする半導体記憶装置。
【請求項５】
バルクトランジスタに対し垂直方向にチャネルを形成し、ソースおよびドレインはバルクトランジスタに対し平行に形成したＴＦＴであって、チャネルを底面を有する円筒状とし、そのチャネルの内側に円筒状のゲートを設けた構成に対し、円筒状のチャネルの両側を切り取り、これにより得られる所定幅で“コ”の字状をなす個所全体をチャネルとして機能させることを特徴とする半導体装置。
【請求項６】
バルクトランジスタに対し垂直方向にチャネルを形成し、ソースおよびドレインはバルクトランジスタに対し平行に形成したＴＦＴであって、ゲートを底面を有する円筒状とし、そのゲートの内側に円筒状のチャネルを設けた構成に対し、円筒状のチャネルの両側を切り取り、これにより得られる所定幅で“コ”の字状をなす個所全体をチャネルとして機能させることを特徴とする半導体記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、記憶素子にＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）を用いた半導体記憶装置に関するものである。
【０００２】
【従来の技術】
ＳＲＡＭ（スタティックＲＡＭ）のごとき半導体記憶装置における記憶素子（負荷素子）として用いられる従来のＴＦＴの断面構造を図１１に示している。１、２、３、４はそれぞれＴＦＴのゲート、ソース、ドレイン、チャネルであり、このＴＦＴは、ＳＲＡＭにおいては、バルクトランジスタ５上に形成される。そして、ＴＦＴのチャネル４はバルクトランジスタ５に対し平行に形成されている。バルクトランジスタを含むＳＲＡＭの構造については後で述べる。
【０００３】
バルクトランジスタのプロセスルールが進むにつれ、バルクトランジスタのサイズは小さくなっている。バルクトランジスタのサイズが小さくなるとＴＦＴのチャネル長も短くしないと、ＴＦＴ律速でメモリセルサイズが決まることになり、チップ全体のサイズを小さくすることができなくなるか、もしくは、メモリセルの負荷素子としてＴＦＴが使えなくなる。
【０００４】
一方、ＴＦＴのサイズを小型にすると、ゲート長も短くなり、その結果、スタンバイ電流の増大を招き、特に極小のスタンバイ電流が要求される低消費電力のＳＲＡＭでは、サイズの小型化のために単にゲート長を短くしたＴＦＴは使用することはできない。
【０００５】
【発明が解決しようとする課題】
従来の半導体記憶装置は以上のように構成されているので、バルクトランジスタのプロセスルールが進んでもＴＦＴのルールは進まず、チップサイズを小さくできないという課題があり、逆にＴＦＴサイズを小さくすると（ゲートが短くなる）、十分に小さなスタンバイ電流を実現できないといった相反する課題があった。
【０００６】
この発明は上記のような課題を解消するためになされたもので、バルクトランジスタに最新のプロセスルールを用いてチップサイズを小型化するとともに、チップサイズに影響を及ぼさずにＴＦＴのチャネル長を十分長く取ることでスタンバイ電流を小さくした半導体記憶装置を得ることを目的としており、さらにこの装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述したように従来のＴＦＴでは、ゲート長を短くすると、スタンバイ電流の増大を招き、特に極小のスタンバイ電流が要求される低消費電力のスタティックＲＡＭ（以下ＳＲＡＭ）では、サイズの点でゲート長の長いＴＦＴは使用できなくなっている。そこで、プロセスルールにとらわれることなく、ＴＦＴのゲート長を長くするために、本発明では、ＴＦＴのチャネルをバルクトランジスタに対し垂直方向に形成した。
【０００８】
請求項１の発明では、チャネルは底面（ａ）を有する円筒状とし、そのチャネルの外周に円筒状のゲートを設け、前記底面（ａ）をソースもしくはドレインとした。
【０００９】
請求項２の発明では、上記円筒状のゲートが底面（ｂ）を有する時、両底面（ａ）（ｂ）の間に酸化膜を介在させた。
【００１０】
請求項３の発明では、上記円筒状のチャネルの内周側壁に酸化膜を形成して、底面（ａ）がソースもしくはドレインとして機能する面積を狭めた。
【００１１】
請求項４発明では、チャネルは底面（ｃ）を有する円筒状とし、そのチャネルの内側に円筒状のゲートを設け、ソースもしくはドレインとなる前記底面（ｃ）とゲート底面との間に酸化膜を形成した。
【００１２】
請求項５発明では、チャネルを底面を有する円筒状とし、そのチャネルの内側に円筒状のゲートを設けた構成に対し、円筒状のチャネルの両側を切り取り、これにより得られる所定幅で“コ”の字状をなす個所全体をチャネルとして機能させる。
【００１３】
請求項６発明では、ゲートを底面を有する円筒状とし、そのゲートの内側に円筒状のチャネルを設けた構成に対し、円筒状のチャネルの両側を切り取り、これにより得られる所定幅で“コ”の字状をなす個所全体をチャネルとして機能させる。
【００１４】
【発明の実施の形態】
実施の形態１
図１（Ａ）に示した断面図おいて、１はＴＦＴのゲート、２はＴＦＴのソース、３はＴＦＴのドレイン、４はＴＦＴのチャネル、５はバルクトランジスタであり、そのバルクトランジスタ５に対し垂直方向に、ゲート１を形成し、そのゲート１に対向するように、チャネル４をソース２およびドレイン３と共に形成している。図中、Ｍ−Ｎ方向での断面を図１（Ｂ）に示す。
【００１５】
そのためには、極薄い膜厚のポリシリコンを垂直方向にデポジットし、そのポリシリコンの所定部にマスクを覆ってイオン注入することによって、ＴＦＴのソース２およびドレイン３を形成する。このようにゲート１を垂直方向に形成することにより、ゲート長を随意の長さにすることができる。
【００１６】
実施の形態２
図１ではソース２およびドレイン３も垂直方向に形成しためにイオン注入が容易でないかもしれない。そこで図２では、チャネル４は垂直に形成するが、ソース２およびドレイン３はバルクトランジスタ５と平行に形成することにより、イオン注入を容易にした。
【００１７】
実施の形態３
図１および図２において垂直方向にポリシリコンをデポジットする方法として、層間膜に穴をあけ、その穴の内面側壁にポリシリコンをデポジットする方法を用いることもできる。この方法によれば図３（Ａ）のように、ＴＦＴのゲート１は円筒状になり、チャネル４は底面ａを有する円筒状で、その底面ａに、イオン注入してソース２が形成される。図中、Ｍ−Ｎ方向での断面を図３（Ｂ）に示す。
【００１８】
実施の形態４
図４のように、ゲート１が底面ｂを持つカップ状の場合、その底面ｂのゲートと、ソース２（そこにドレイン３を形成する場合も同じ）とが薄い酸化膜Ｈで接近していると、所望のＴＦＴ特性を保てないため、その場合は、底面ｂの上にある程度の厚い酸化膜Ｈを積んだ上で、チャネル４およびソース２となるポリシリコンをデポジットすればよい。
【００１９】
実施の形態５
また、底に形成するソース２（もしくはドレイン３）は、上記と同じ理由から、円筒部のゲート１から少し離しておく必要があるので、図５のように、円筒状のチャネル４の内面側壁に、いわゆるサイドウォールのような酸化膜Ｈ’を形成してから、イオン注入を行えば、狭められた領域にソース２（もしくはドレイン３）を形成できる。
【００２０】
実施の形態６
今までは円筒状のゲート１の内側にチャネル４を形成した構成を述べたが、図６のごとく、チャネル４を円柱状に形成し、その底面をドレイン３とし、そのチャネル４の内周側面に円柱状のゲート１を形成することもでき、図４のものと同じような効果が得られる。
【００２１】
実施の形態７
図７（Ａ）は、図６の場合と同様に、円柱状のゲート１の周囲に円柱状のチャネル４が位置するが、その後、平面図の図７（Ｂ）に示すように、円筒状に形成したチャネル４の図中、上下両端をエッチングにより削り取ることで、チャネル４を図７（Ｃ）に示すごとく“コ”の字状に折曲した帯状のものとし、その上部の水平部両端にソース２およびドレイン３を形成している。この構成によれば、さらに長いチャネル長を確保できる。また、“コ”の字の部分がすべてチャネル４のため、図６で設けた酸化膜Ｈは不要である。
【００２２】
実施の形態８
図７では、チャネル４の内側に円柱状のゲート１を設けたが、図８（Ａ）、（Ｂ）では、チャネル４の外側に円筒状のゲート１を設けている。チャネル４は、図８（Ｃ）のように、“コ”の字状に折曲した帯状のもので、周りにゲート１が位置する。
【００２３】
実施の形態９
図９は、ＴＦＴとバルクのＮ−ＭＯＳトランジスタからなるＳＲＡＭの等価回路を示しており、そのＴＦＴに例えば図８で示した作製法を適用した場合のＳＲＡＭの断面構成とその平面図を、図１０（Ａ）、図１０（Ｂ）に示す。
【００２４】
図９、図１０において、１ａ、１ｂはＴＦＴのゲート、２ａ、２ｂはＴＦＴのソース、３ａ、３ｂはＴＦＴのドレイン、４ａ、４ｂはＴＦＴのチャネル、５ａ、５ｂはバルクのＮＭＯＳドライバトランジスタ、６ａ、６ｂはアクセストランジスタ、７ａ、７ｂはビット線コンタクト、８ａ、８ｂはＧＮＤコンタクトである。
【００２５】
【発明の効果】
この発明により、小さなセルサイズで十分に小さなスタンバイ電流を得るこのできるチャネル長の長いＴＦＴを実現のために本発明では、ＴＦＴのチャネルをバルクトランジスタに対し垂直方向に形成した。
【００２６】
請求項１の発明は、チャネルは底面（ａ）を有する円筒状とし、そのチャネルの外周に円筒状のゲートを設け、前記底面（ａ）をソースもしくはドレインとした構成であり、円筒状にチャネルを形成するには、層間膜に形成した穴にポリシリコンをデポジットすればよく、容易にデバイスを作製できる。
【００２７】
請求項２の発明は、上記円筒状のゲートが底面（ｂ）を有する時、両底面（ａ）（ｂ）の間に酸化膜を介在させたものであり、ゲートである底面（ｂ）と、ソース（もしくはドレイン）である底面（ａ）とを離隔でき、ＴＦＴ特性を良好に維持できる。
【００２８】
請求項３の発明は、上記円筒状のチャネルの内周側壁に酸化膜を形成して、底面（ａ）がソースもしくはドレインとして機能する面積を狭めており、この場合も、ゲートである筒体部分と、ソース（もしくはドレイン）として機能する領域とを離隔でき、ＴＦＴ特性を良好に維持できる。
【００２９】
請求項４発明は、チャネルは底面（ｃ）を有する円筒状とし、そのチャネルの内側に円筒状のゲートを設け、ソースもしくはドレインとなる前記底面（ｃ）とゲート底面との間に酸化膜を形成したものであり、円筒状にチャネルを形成するには、層間膜に形成した穴にポリシリコンをデポジットすれば容易に行え、又、ゲートの底面と、ソース（もしくはドレイン）となる底面（Ｃ）とを酸化膜により離隔でき、ＴＦＴ特性を良好に維持できる。
【００３０】
請求項５発明は、チャネルを底面を有する円筒状とし、そのチャネルの内側に円筒状のゲートを設けた構成に対し、円筒状のチャネルの両側を切り取り、これにより得られる所定幅で“コ”の字状をなす個所全体をチャネルとして機能させたので、チャネル長を大幅に長くすることができる。
【００３１】
請求項６発明は、ゲートを底面を有する円筒状とし、そのゲートの内側に円筒状のチャネルを設けた構成に対し、円筒状のチャネルの両側を切り取り、これにより得られる所定幅で“コ”の字状をなす個所全体をチャネルとして機能させたので、チャネル長を大幅に長くすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示したＴＦＴの断面構成図および水平断面図
【図２】本発明の第２の実施の形態を示したＴＦＴの断面構成図
【図３】本発明の第３の実施の形態を示したＴＦＴの断面構成図および水平断面図
【図４】本発明の第４の実施の形態を示したＴＦＴの断面構成図
【図５】本発明の第５の実施の形態を示したＴＦＴの断面構成図
【図６】本発明の第６の実施の形態を示したＴＦＴの断面構成図
【図７】本発明の第７の実施の形態を示したＴＦＴの断面構成図および平面図
【図８】本発明の第８の実施の形態を示したＴＦＴの断面構成図および平面図
【図９】ＳＲＡＭの等価回路図
【図１０】本発明に基づくＳＲＡＭの断面構成図および平面図
【図１１】従来のＴＦＴの断面構成図
【符号の説明】
１　ゲート、２　ソース、３　ドレイン、４　チャネル、５　バルクＮＭＯＳトランジスタ、Ｈ　酸化膜
【図１】
2004039806.tif 000003
【図２】
2004039806.tif 000004
【図３】
2004039806.tif 000005
【図４】
2004039806.tif 000006
【図５】
2004039806.tif 000007
【図６】
2004039806.tif 000008
【図７】
2004039806.tif 000009
【図８】
2004039806.tif 000010
【図９】
2004039806.tif 000011
【図１０】
2004039806.tif 000012
【図１１】
2004039806.tif 000013