(57)【要約】【課題】できる限り半導体チップ同士を近づけた状態で精度良く実装できるようにする。【解決手段】基板１０上に接合される接合面２１と、この接合面２１とは反対側の主面２２と、上記接合面２１が上記基板１０上に接合された状態で他のチップに隣接する側面２３とを有する半導体チップ２０であって、上記側面２３には、その高さ方向の途中から上記接合面２１にかけて切り欠き部２３Ａが形成されている。【選択図】　図２
2004119602.tif 000002
【特許請求の範囲】
【請求項１】
基板上に接合される接合面と、この接合面とは反対側の主面と、上記接合面が上記基板上に接合された状態で他のチップに隣接する側面とを有する半導体チップであって、
上記側面には、その高さ方向の途中から上記接合面にかけて切り欠き部が形成されていることを特徴とする、半導体チップ。
【請求項２】
上記主面には、撮像素子または発光素子が作り込まれている、請求項１に記載の半導体チップ。
【請求項３】
請求項２に記載の半導体チップの複数個を、上記側面同士が隣り合うように直線状に並べて上記基板上に接合したことを特徴とする、光半導体モジュール。
【請求項４】
基板上に接合される接合面と、この接合面とは反対側の主面と、上記接合面が上記基板上に接合された状態で他のチップに隣接する側面とを有する半導体チップの製造方法であって、
上記半導体チップの複数個をダイシングブレードを用いて半導体ウェハから切り出すのに先立ち、上記接合面に相当する上記半導体ウェハの裏面側に、上記側面を切断面とする切断ラインに沿うように、上記ダイシングブレードの刃厚より幅広の溝を形成しておくことを特徴とする、半導体チップの製造方法。
【請求項５】
上記半導体ウェハは、上記溝の長手方向に沿って上記ダイシングブレードにより切断される、請求項４に記載の半導体チップの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は、たとえばリニア型のイメージセンサやアレイ光源に用いられる半導体チップ、光半導体モジュール、および半導体チップの製造方法に関する。
【０００２】
【従来の技術】
図１０は、従来のリニアイメージセンサの主要部断面を示す。リニアイメージセンサの主要部を構成するイメージセンサモジュールは、長矩形状の基板１００上に、スリムチップと呼ばれる細長い半導体チップ２００の多数個を、短辺側の側面２３０同士が隣り合うように直線状に並べて実装した構造からなる。半導体チップ２００の接合面２１０は、ダイボンド３００を介して基板１００上に接合されている。半導体チップ２００の主面２２０には、長手方向に沿って所定の間隔で多数の撮像素子２４０が作り込まれている。このような撮像素子２４０の間隔が小さいほどリニアイメージセンサの解像度が高まる。
【０００３】
上記イメージセンサモジュールの製造においては、個々の半導体チップ２００を半導体ウェハからダイシングブレードを用いて切り出した後、吸着コレットなどを用いて基板１００上に実装する。ここで、ダイシングブレードを用いたダイシング工程では、テーブル上の半導体ウェハに対してダイシングブレードを垂直状に配置し、回転するダイシングブレードと半導体ウェハとを水平方向に相対移動させつつ切断を行う。その結果、半導体チップ２００の長手方向終端を規定する上記側面２３０が形成される。この側面２３０は、ダイシングブレードの刃先形状や切り込み具合などにより、図１０に強調して示すように、接合面２１０や主面２２０に対して垂直な面より若干傾斜した面をなす。そのため、基板１００上に半導体チップ２００を実装した状態では、側面２３０同士が隣り合う部分に僅かながらもＶ字状の隙間Ｇ’が生じる。
【０００４】
ところで、リニアイメージセンサの解像度は、最近では６００ｄｐｉ、さらには１２００ｄｐｉを超えており、各半導体チップ２００における撮像素子２４０の間隔が数十μｍにも満たない。このような高解像度になると、撮像素子２４０が高密度化されるのに伴い、半導体チップ２００同士もできる限り近づけた状態で精度良く実装すべきである。
【０００５】
しかしながら、上記したように半導体チップ２００の側面２３０は、若干傾斜した切断面として形成され、このような半導体チップ２００同士を隣り合わせにしてもＶ字状の隙間Ｇ’が生じるので、半導体チップ２００の主面２２０の端縁同士をある程度以上に近づけることができなかった。
【０００６】
また、半導体チップ２００の製造においては、切断面としての側面２３０にバリが残るために半導体チップ２００の接合面２１０を精度良く実装することができず、さらには半導体チップ２００の主面２２０上に隙間Ｇ’を通じて余剰分のダイボンド３００がはみ出したりする問題があった。
【０００７】
一方、上記のような問題を解消するために、ダイシング工程において、ダイシングブレードの回転軸を傾けた状態で半導体ウェハを切断し、逆Ｖ字状の隙間が生じるように切断面としての側面を形成する方法がある（たとえば、特許文献１参照）。あるいは、半導体ウェハを載せたテーブル自体を傾斜させて切断する方法もある。これらの方法では、半導体チップの短辺側の側面を形成すべき切断ラインに沿って一度切断した後、テーブルを水平面内で１８０度回転させ、さらに上記と同じ切断ラインに沿って切断しなければならない。このとき、半導体チップの長辺側を短辺側より先に切断しておくと、短辺側の第１段階の切断で半導体チップが個々に切り出されて第２段階の切断では位置決めが困難となるので、必然的に半導体チップの短辺側を最初に切断しておかなければならない。
【０００８】
【特許文献１】
特開平６−２１８９８５号公報
【０００９】
【発明が解決しようとする課題】
ところが、半導体チップの短辺側を長辺側より先に切断しておくと、後で長辺側を切断する際に半導体チップの一部が欠けてチッピングが発生しやすいという問題が生じる。しかも、短辺側の２段階切断を行うダイシング工程では、専用の製造設備や特殊な制御メカニズムが必要となる問題もあった。
【００１０】
【発明の開示】
本願発明は、このような事情のもとで考え出されたものであって、できる限り互いに近づけた状態で精度良く実装できる半導体チップ、そのような半導体チップからなる光半導体モジュール、および良品としての半導体チップを簡単に得ることができる半導体チップの製造方法を提供することを課題としている。
【００１１】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１２】
すなわち、本願発明の第１の側面により提供される半導体チップは、基板上に接合される接合面と、この接合面とは反対側の主面と、上記接合面が上記基板上に接合された状態で他のチップに隣接する側面とを有する半導体チップであって、上記側面には、その高さ方向の途中から上記接合面にかけて切り欠き部が形成されていることを特徴としている。
【００１３】
たとえば、上記主面には、撮像素子または発光素子が作り込まれている構成とすることができる。
【００１４】
本願発明の第２の側面により提供される光半導体モジュールは、上記の構成を備えた半導体チップの複数個を、上記側面同士が隣り合うように直線状に並べて上記基板上に接合したことを特徴としている。
【００１５】
本願発明の第１および第２の側面によれば、半導体チップの側面同士を隣り合わせにして基板上に接合すると、上記切り欠き部により側面の下方側が切除された格好になる。これにより、半導体チップの主面の端縁同士を従来以上に近づけることができる。しかも、側面にバリが残っていたとしても切り欠き部があるため、このようなバリが基板や隣接する半導体チップに干渉することはない。半導体チップの接合面と基板との間に充填されるダイボンドの余剰分は、切り欠き部による比較的大きい隙間に溜められるので、主面まで回り込むことはなく、半導体チップを精度良く基板上に実装することができる。このようにして基板上に複数の半導体チップが実装された光半導体モジュールは、たとえばＣＣＤやＣＭＯＳなどの撮像素子を緻密に作り込んで半導体チップ同士を密接させたリニア型のイメージセンサモジュールとして用いることができ、あるいはＬＥＤなどの発光素子を緻密に作り込んで半導体チップ同士を密接させたＬＥＤプリンタ用のアレイ光源として用いることができる。
【００１６】
また、本願発明の第３の側面により提供される半導体チップの製造方法は、基板上に接合される接合面と、この接合面とは反対側の主面と、上記接合面が上記基板上に接合された状態で他のチップに隣接する側面とを有する半導体チップの製造方法であって、上記半導体チップの複数個をダイシングブレードを用いて半導体ウェハから切り出すのに先立ち、上記接合面に相当する上記半導体ウェハの裏面側に、上記側面を切断面とする切断ラインに沿うように、上記ダイシングブレードの刃厚より幅広の溝を形成しておくことを特徴としている。
【００１７】
上記半導体ウェハは、上記溝の長手方向に沿って上記ダイシングブレードにより切断される。
【００１８】
本願発明の第３の側面によれば、半導体ウェハに形成しておいた上記溝は、切断後得られる個々の半導体チップの側面に上記切り欠き部として残るので、上記した第１の側面に係る半導体チップを都合良く得ることができる。
【００１９】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかとなるであろう。
【００２０】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照しつつ具体的に説明する。
【００２１】
図１は、本願発明の一実施形態に係るリニアイメージセンサの斜視図である。リニアイメージセンサは、たとえば原稿の短辺方向に沿って１ラインずつ画像を読み取るものであり、パッケージＡに細長い長矩形状のイメージセンサモジュール（光半導体モジュール）Ｂを内蔵した構造からなる。
【００２２】
イメージセンサモジュールＢは、図１に拡大して示すように、たとえばＡ４判用紙の短辺に相当する長手方向長さの基板１０上に、スリムチップと呼ばれる縦横比が大きくて細長い半導体チップ２０の多数個を、長手方向に直線状に並べた構造からなる。
【００２３】
図２は、イメージセンサモジュールＢの長手方向断面を部分的に示す断面図である。個々の半導体チップ２０の接合面２１は、ダイボンド３０を介して基板１０上に接合されている。半導体チップ２０の主面２２には、長手方向に沿って所定の間隔で多数の撮像素子２４…が作り込まれている。撮像素子２４は、たとえばＣＣＤやＣＭＯＳなどからなり、各撮像素子２４が１画素に相当する。このような撮像素子２４の間隔が小さいほどリニアイメージセンサの解像度は高くなり、たとえば解像度が６００〜１２００ｄｐｉの場合、撮像素子２４，２４同士の間隔が数十μｍにも満たない程度となる。
【００２４】
また、個々の半導体チップ２０は、短辺側の側面（以下、「短辺側面」と呼ぶ）２３，２３同士を密接させるようにして基板１０上に接合されているが、各短辺側面２３は、接合面２１や主面２２に対して垂直な面より若干傾斜した面をなす。つまり、図２の円内に拡大して示すように、短辺側面２３，２３同士が隣り合う部分には、僅かながらもＶ字状の隙間Ｇが存在する。
【００２５】
そして、各半導体チップ２０の短辺側面２３には、その高さ方向の途中から接合面２１にかけて、段をなすように切り欠き部２３Ａが形成されている。切り欠き部２３Ａ，２３Ａ同士の間には、上記したＶ字状の隙間Ｇよりも大きい凹状の隙間Ｇ１が存在する。この凹状の隙間Ｇ１に余剰分のダイボンド３０が溜められている。このような切り欠き部２３Ａによる凹状の隙間Ｇ１が下方にあるため、Ｖ字状の隙間Ｇは、図２に示す半導体チップ２０の厚みが先述した図１０に示す従来の半導体チップ２００の厚みと同等とした場合、従来の隙間Ｇ’より小さくなる。
【００２６】
図２の円内に最も良く表れているように、本実施形態に係る半導体チップ２０，２０同士は、各主面２２，２２の長手方向端縁２２Ａ，２２Ａ同士が従来よりもさらに近づいた状態で基板１０上に接合されている。これにより、たとえば６００〜１２００ｄｐｉといった高解像度としても、隣接する半導体チップ２０，２０の各短辺側面２３に最も近い撮像素子２４，２４同士の間隔が解像度相当となり、半導体チップ２０，２０同士の隣接箇所で部分的に解像度が落ちるといったことはない。また、余剰分のダイボンド３０は、Ｖ字状の隙間Ｇまで達することなく凹状の隙間Ｇ１に溜められた状態で固化されているので、ダイボンド３０が主面２２上まで回り込んで撮像素子２４に光学的な悪影響を及ぼすことはない。さらに、短辺側面２３には、後述するダイシングによりバリが残ることがあるが、このようなバリは、凹状の隙間Ｇ１内に存在するにすぎない。したがって、このようなバリが基板１０や隣接する半導体チップ２０に干渉することなく、各半導体チップ２０の位置精度に悪影響を及ぼすこともない。
【００２７】
次に、上記構成の半導体チップ２０の製造方法について説明する。
【００２８】
図３ないし図８は、半導体チップ２０の製造工程を説明するための説明図である。図３の（ａ）は、半導体ウェハＣの表面Ｃ１側を示したものであり、図３の（ｂ）は、半導体ウェハＣの裏面Ｃ２側を示したものである。半導体ウェハＣの表面Ｃ１には、特に図示しないが撮像素子２４や配線パターン、パシベーション膜などが一括形成されており、個々の半導体チップ２０は、撮像素子２４を所定数ずつ含む単位区画を複数行複数列にわたってダイシングすることにより得られる。半導体ウェハＣの裏面Ｃ２には、半導体チップ２０の短辺側面２３を形成すべき切断ラインに沿って溝Ｃ３が形成されている。半導体ウェハＣは、図示しないテーブルに載せられた状態でＸＹ座標平面内に位置するが、この半導体ウェハＣの各工程における位置決めは、半導体ウェハＣの周面一部に形成されたオリエンテーションフラットＣ４を基準にして正確に行われる。このような半導体ウェハＣから個々の半導体チップ２０を得るための製造工程は、大きく分けて溝Ｃ３を形成する半導体プロセスとダイシング工程からなる。
【００２９】
まず、半導体プロセスにおいては、図４に示すように、すでに撮像素子２４が形成された半導体ウェハＣの裏面Ｃ２上にフォトレジスト４０を被膜形成する。
【００３０】
そして、半導体プロセスの次の段階では、図５に示すように、仮想線で示す切断ラインＬに沿う部分のフォトレジスト４０を露光・現像により開口除去する。このときの切断ラインＬは、先述したように半導体チップ２０の短辺側面２３を切断面として形成すべき箇所と正確に一致するよう、表面Ｃ１側の撮像素子２４のパターンなどを光学的に認識しておくことで極めて精密に確定されている。このような切断ラインＬは、特に図示しないが実際にはスクライブラインとして半導体ウェハＣの表面Ｃ１上に形成されている。こうしてできたフォトレジスト４０の開口除去部４１は、後述するダイシングブレードの刃厚よりも幅広のスリット状となる。
【００３１】
半導体プロセスの最終段階では、図６に示すように、異方性エッチングによりフォトレジスト４０でマスクされていない開口除去部４１に溝Ｃ３を形成し、その後フォトレジスト４０を取り除く。こうしてできた溝Ｃ３も、開口除去部４１と同様にダイシングブレードの刃厚よりも幅広となる。
【００３２】
次に、ダイシング工程では、図７に示すように、半導体ウェハＣの表面Ｃ１側を上にした状態で切断ラインＬに沿って半導体ウェハＣを回転するダイシングブレードＤにより切断する。このとき、切断ラインＬに沿う半導体ウェハＣの裏面Ｃ２側においては、先の半導体プロセスを経て形成された溝Ｃ３の底部をダイシングブレードＤの刃先が突き抜けるが、このダイシングブレードＤの刃厚ｔは溝Ｃ３の幅Ｔよりも小さいため、溝Ｃ３の一部が残されることになる。なお、半導体ウェハＣを溝Ｃ３に沿って切断する前には、個々の半導体チップ２０の長辺側の側面に一致する切断ライン（図３の（ｂ）に示す破線）に沿ってダイシングブレードＤにより切断しておく。すなわち、ダイシング工程では、半導体チップ２０の弾性変形しやすい長辺側を短辺側より先に切断しておくことでチッピングの発生を効果的に防止することができ、チッピングによる半導体チップ２０の一部欠損が撮像素子２４にまで達して不良品となるような事態が避けられる。
【００３３】
以上のようにしてダイシング工程を終えると、図８に示すように、半導体ウェハＣは、個々の半導体チップ２０に分割された状態となり、各半導体チップ２０には、短辺側面２３が形成されるとともに、この短辺側面２３の下方に連続して上記溝Ｃ３の一部が残る。このような溝Ｃ３の一部が上記切り欠き部２３Ａとなる。短辺側面２３は、ダイシングブレードＤの刃先形状や切り込み具合などにより、接合面２１や主面２２に対して垂直な面より若干傾斜した面となるが、下方に切り欠き部２３Ａがあるために底面となる接合面２１まで達することなくその高さ方向の寸法が半導体チップ２０の厚みより短い。また、短辺側面２３の下端には、ダイシングブレードＤが切れ込むことでバリ（図示省略）が残ることがあるが、このようなバリもまた、接合面２１に達することなく切り欠き部２３Ａに突き出た程度にとどまる。こうして得られた個々の半導体チップ２０は、図２に示すように短辺側面２３，２３同士を密接させるようにして基板１０上に接合される。
【００３４】
したがって、本実施形態によれば、短辺側面２３同士を密接させるようにして個々の半導体チップ２０を基板１０上に接合した状態では、各々の半導体チップ２０に形成された切り欠き部２３Ａと切り欠き部２３Ａとの間に凹状の隙間Ｇ１が生じる。これにより、凹状の隙間Ｇ１の上方に存在するＶ字状の隙間Ｇが従来より小さくなるので、隣接する半導体チップ２０，２０の各主面２２の長手方向端縁２２Ａ，２２Ａ同士を従来以上に近づけることができ、撮像素子２４の高密度化にも相応してリニアイメージセンサの解像度を高くすることができる。
【００３５】
また、短辺側面２３の下端にバリが残っていたとしても切り欠き部２３Ａがあるため、このようなバリが基板１０や隣接する半導体チップ２０に干渉することはない。半導体チップ２０の接合面２１と基板１０との間に充填されるダイボンド３０の余剰分は、切り欠き部２３Ａによる比較的大きい凹状の隙間Ｇ１に溜められるので、主面２２上まで回り込むこともなく、これらにより、半導体チップ２０を精度良く基板１０上に実装することができ、不良品の発生を効果的に防止することができる。
【００３６】
さらに、製造工程においては、半導体ウェハＣを溝Ｃ３に沿って単純に切断するだけで、短辺側面２３や切り欠き部２３Ａを備えた上記の各半導体チップ２０を得ることができ、都合良く簡単に半導体チップ２０を製造することができる。
【００３７】
なお、本願発明は、上記した実施形態に限定されるものではない。
【００３８】
半導体プロセスの最終段階では、図６に示す異方性エッチングに代えて図９に示すように、等方性エッチングにより溝Ｃ３を形成しても良い。この場合、フォトレジスト４０でマスクされていない開口除去部４１より広い溝Ｃ３が形成されるため、ダイシングブレードＤの刃厚ｔと等方性エッチングによる浸食程度とを比較考慮して開口除去部４１の大きさを決定しておく必要がある。
【００３９】
また、ダイシング工程においては、図７に示す半導体ウェハＣの表裏両面Ｃ１，Ｃ２を逆とし、半導体ウェハＣの裏面Ｃ２側を上にした状態で溝Ｃ３に沿ってダイシングブレードＤで切断しても良い。そうした場合、短辺側面２３が図２や図８に示す傾斜とは逆になり、短辺側面２３，２３同士が隣り合う部分に逆Ｖ字状の隙間が生じるが、このような形態としても隣接する半導体チップ２０，２０の各主面２２の長手方向端縁２２Ａ，２２Ａ同士をより近づけた状態とすることができる。
【００４０】
上記の実施形態は、リニアイメージセンサに係るものであるが、構造や製造方法については上記実施形態と同様とした上で、たとえばＬＥＤからなる多数の発光素子を所定間隔に作り込んだ半導体チップや、そのような多数の半導体チップを基板上に直線状に並べた構造からなるＬＥＤプリンタ用のリニア型アレイ光源にも応用することができる。
【００４１】
リニアイメージセンサのタイプには、密着型と縮小光学系があり、上記実施形態は密着型に適した構成であるが、もちろん縮小光学系のリニアイメージセンサにも適用することができるのは言うまでもない。
【図面の簡単な説明】
【図１】本願発明の一実施形態に係るリニアイメージセンサの斜視図である。
【図２】イメージセンサモジュールの長手方向断面を部分的に示す断面図である。
【図３】半導体チップの製造工程を説明するための説明図である。
【図４】半導体チップの製造工程を説明するための説明図である。
【図５】半導体チップの製造工程を説明するための説明図である。
【図６】半導体チップの製造工程を説明するための説明図である。
【図７】半導体チップの製造工程を説明するための説明図である。
【図８】半導体チップの製造工程を説明するための説明図である。
【図９】他の例としての半導体チップの製造工程を説明するための説明図である。
【図１０】従来のリニアイメージセンサの主要部断面を示す断面図である。
【符号の説明】
１０　　基板
２０　　半導体チップ
２１　　接合面
２２　　主面
２３　　短辺側面
２３Ａ　切り欠き部
２４　　撮像素子
３０　　ダイボンド
Ａ　　　パッケージ
Ｂ　　　イメージセンサモジュール（光半導体モジュール）
Ｃ　　　半導体ウェハ
Ｃ１　　半導体ウェハの表面
Ｃ２　　半導体ウェハの裏面
Ｃ３　　溝
Ｄ　　　ダイシングブレード
Ｌ　　　切断ライン
【図１】
2004119602.tif 000003
【図２】
2004119602.tif 000004
【図３】
2004119602.tif 000005
【図４】
2004119602.tif 000006
【図５】
2004119602.tif 000007
【図６】
2004119602.tif 000008
【図７】
2004119602.tif 000009
【図８】
2004119602.tif 000010
【図９】
2004119602.tif 000011
【図１０】
2004119602.tif 000012