(57)【要約】【課題】スループットを低下させることなく、良好なステップカバレッジ及び良好な膜質を備えた容量絶縁膜を成膜する。【解決手段】開示される半導体装置の製造方法は、メモリセル選択用トランジスタ８を形成した後、このメモリセル選択用トランジスタ８の一方のＮ型領域６に接続されるように下部電極１３を形成した半導体基板１を反応炉内に収容して、原料ガスを導入する第１段階Ｓ１と酸素ガスを導入する第２段階Ｓ２との組み合わせによるステップＳＴを２回繰り返して、最終的に必要な膜厚の酸化タンタル膜を成膜する。【選択図】　　　図３
2004039821.tif 000002
【特許請求の範囲】
【請求項１】
所望の金属を含んだ原料ガスと酸化性ガスとを導入して化学的気相成長法により、半導体基板上に前記金属の酸化膜を成膜する半導体装置の製造方法であって、
前記半導体基板を収容した反応炉内に前記所望の金属を含んだ原料ガスを導入する第１段階と、該第１段階に続いて前記反応炉内に前記酸化性ガスを導入する第２段階とを１ステップとして、該ステップを複数回繰り返して前記半導体基板上に前記金属の酸化膜を成膜することを特徴とする半導体装置の製造方法。
【請求項２】
所望の金属を含んだ原料ガスと酸化性ガスとを導入して化学的気相成長法により、半導体基板上に成膜した前記金属の酸化膜から成る容量絶縁膜を有するキャパシタを形成する半導体装置の製造方法であって、
前記半導体基板を反応炉内に収容し、該反応炉内に前記所望の金属を含んだ原料ガスを導入する第１段階と、該第１段階に続いて前記反応炉内に前記酸化性ガスを導入する第２段階とを１ステップとして、該ステップを複数回繰り返して下部電極上に前記金属の酸化膜を成膜することにより前記容量絶縁膜を形成する工程と、
前記容量絶縁膜上に上部電極を形成することにより前記キャパシタを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板を収容した反応炉内に所望の金属を含んだ原料ガスを導入して、化学的気相成長法により前記半導体基板上に前記金属の酸化膜を成膜する第１段階と、前記原料ガスの量を前記第１段階よりも減少させ、前記反応炉内に酸化性ガスを導入し、前記金属の酸化膜の表面を前記酸化性ガスに曝す第２段階とを１ステップとして、前記金属の酸化膜が最終的に必要な膜厚になるまで前記ステップを複数回繰り返し行うことを特徴とする半導体装置の製造方法。
【請求項４】
前記第２段階において、前記原料ガスの導入を止めることを特徴とする請求項１、２又は３記載の半導体装置の製造方法。
【請求項５】
前記第１段階において、前記第２段階に導入される酸化性ガスの量よりも少ない量の酸化性ガスを導入することを特徴とする請求項１乃至４のいずれか１に記載の半導体装置の製造方法。
【請求項６】
前記原料ガスは、そのガスのみで前記金属の酸化膜を成膜することが可能であることを特徴とする請求項１乃至５のいずれか１に記載の半導体装置の製造方法。
【請求項７】
前記ステップを２〜１０回繰り返すことを特徴とする請求項１乃至６のいずれか１に記載の半導体装置の製造方法。
【請求項８】
前記ステップを複数回繰り返すとき、最初のステップの前に前記酸化性ガスを導入することを特徴とする請求項１乃至７のいずれか１に記載の半導体装置の製造方法。
【請求項９】
前記ステップを複数回繰り返すとき、最後のステップの前記第２段階を省略することを特徴とする請求項１乃至８のいずれか１に記載の半導体装置の製造方法。
【請求項１０】
前記所望の金属として、タンタル、ハフニウム又はジルコニウムを用いることを特徴とする請求項１乃至９のいずれか１に記載の半導体装置の製造方法。
【請求項１１】
前記タンタルを用いる場合、前記原料ガスとしてペンタエトキシタンタルを用いることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記酸化性ガスとして、酸素、オゾン、水、酸化窒素又は酸素ラジカルを含んだガスを用いることを特徴とする請求項１乃至１１のいずれか１に記載の半導体装置の製造方法。
【請求項１３】
前記第１段階あるいは前記第２段階の時間を、前記第１段階で導入される前記原料ガスあるいは前記第２段階で導入される前記酸化性ガスの前記反応炉内の平均滞留時間よりも大きく選ぶことを特徴とする請求項１乃至１２のいずれか１に記載の半導体装置の製造方法。
【請求項１４】
前記金属の酸化膜を成膜する温度を、反応にセルフリミットがかからない温度領域に設定することを特徴とする請求項１乃至１３のいずれか１に記載の半導体装置の製造方法。
【請求項１５】
前記キャパシタの前記下部電極の表面形状を立体構造に形成することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項１６】
前記下部電極の表面形状の立体構造をＨＳＧ状に形成することを特徴とする請求項１５記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に係り、詳しくは、容量絶縁膜として酸化タンタル膜（Ｔａ２Ｏ５）のような金属酸化膜を用いたキャパシタ（情報記憶用容量素子）を備える半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の代表として知られているＬＳＩ（大規模集積回路）は、メモリ製品とロジック製品とに大別されるが、最近の半導体製造技術の進歩につれて、特に前者における発展がめざましい。また、メモリ製品は、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）と、ＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）とに分類されるが、これらのメモリ製品はほとんどが、集積度の点で優れているＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタによって構成されている。また、特にＤＲＡＭはＳＲＡＭに比較して上述したような高集積化の利点をより大きく生かせるため、コストダウンが図れるので、情報機器等における各種の記憶装置に広く適用されている。
【０００３】
ＤＲＡＭは、スイッチング動作を行うＭＯＳ型トランジスタから成るメモリセル選択用トランジスタと、このメモリセル選択用トランジスタに接続されたキャパシタとにより１つのメモリセルを構成して、キャパシタの電荷の有無により情報を記憶する。ここで、最近の情報化社会の発展に伴う記憶される情報の増大につれて、半導体基板上に形成されるキャパシタの占有面積は制約されてくる。したがって、個々のメモリセルのキャパシタの容量を増加させる工夫が必要になる。もしキャパシタが情報を記憶するのに十分な容量を有していないと、外部からのノイズ信号等の影響で容易に誤動作するようになるので、ソフトエラーで代表されるようなエラーが生じ易くなる。
【０００４】
従来から、ＤＲＡＭのキャパシタの容量絶縁膜としては、酸化シリコン膜（ＳｉＯ２）、窒化シリコン膜（ＳｉＮ）、あるいは酸化タンタル膜のような金属酸化膜等が用いられている。このような容量絶縁膜の中で、特に金属酸化膜である酸化タンタル膜は、酸化シリコン膜、窒化シリコン膜等に比べて大きな誘電率を有している。したがって、酸化タンタル膜を容量絶縁膜として用いることにより、大きな容量を有するキャパシタを構成することができる。このような酸化タンタル膜の成膜は、一般に、成膜の容易さの点から化学的気相成長法（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）により行われている。
【０００５】
上述したように酸化タンタル膜をＣＶＤ法により成膜する際、成膜時に酸化タンタル膜に発生し易い酸素の空孔を充填し、かつ有機物を除去するために、従来から、タンタルを含んだ原料ガスとともに酸素ガスのような酸化性ガスが用いられている。酸化タンタル膜に酸素の空孔ができると、キャパシタを形成したときにリーク電流が流れるような欠点が生じて、膜質の悪い容量絶縁膜が成膜されるようになる。例えば特開平７−１４９８６号公報あるいは特開２００１−３５８４２号公報には、ＣＶＤ法により酸化タンタル膜を成膜する際、原料ガスと酸素ガスとを同時に反応室内に導入して、酸化タンタル膜を成膜する半導体装置の製造方法が開示されている。酸素ガスの酸素は上記空孔を充填するとともに、有機物を除去するように働いて、酸化タンタル膜の膜質を改善する役割を果たす。
【０００６】
図１１は、従来の半導体装置の製造方法において、酸化タンタル膜を成膜させるための成膜シーケンスの一例を示す図である。例えば略４３０℃（成膜温度）で、かつ略１０Ｔｏｒｒ（Ｔｏｒｒｉｃｅｌｌｉ）（成膜圧力）に維持された反応炉内に半導体基板を収容した後、時刻ｔ１０において反応炉内に、タンタル化合物である例えばペンタエトキシタンタル［Ｔａ（ＯＣ２Ｈ５）５：以下、ＰＥＴとも称する］を窒素（Ｎ２）キャリアガスで憤霧し気化させた原料ガスと同時に、酸素（Ｏ２）ガスをそれぞれ一定量ずつ導入して、酸化タンタル膜の成膜を開始する。そして、所定時間経過後の時刻ｔ２０において原料ガスと酸素ガスの導入を同時に停止する。ここで、酸素ガスは、前述したように酸化タンタル膜を成膜したときに発生し易い酸素の空孔を充填し、かつ有機物を除去するために用いられている。また、上述のような成膜シーケンスを用いた従来の半導体装置の製造方法では、一回の連続した原料ガスの導入により最終的に必要な膜厚の容量絶縁膜を成膜している。
【０００７】
上述の従来の半導体装置の製造方法のように、原料ガスと酸素ガスとを同時に反応室内に導入して酸化タンタル膜を成膜すると、原料ガスの分圧が低下する。この結果、成膜される酸化タンタル膜のステップカバレッジ（段差被覆性）が悪くなって、下部電極の表面に形成される容量絶縁膜の膜厚が不均一になり易いので、キャパシタを形成した場合に安定した容量が得にくくなる。特に、容量の増加を図る目的で、下部電極の形状をシリンダ型等の立体構造とした場合や、さらにその表面形状をＨＳＧ（Ｈｅｍｉｓｐｈｅｒｉｃ　Ｓｉｌｉｃｏｎ　Ｇｒａｉｎ；半球状シリコン粒子）状に形成した場合等には、ステップカバレッジが著しく低下し、所望の容量値が得られない、あるいは上部電極と下部電極とが短絡してしまう等の問題が生ずる。
【０００８】
一方、ステップカバレッジを向上させるために、導入する酸素ガスの流量を少なくすると、これに伴って酸素の働きが低くなるので酸化タンタル膜に酸素の空孔ができ易くなり、また有機物が蓄積し易くなるため酸化タンタル膜の膜質の低下が避けられなくなる。また、成膜温度を下げることにより成膜速度を低めてステップカバレッジを改善しようとすると、膜質の低下だけでなく、最終的に必要な膜厚を成膜するのに時間が費やされるので、スループットが低下するようになる。
【０００９】
以上のような観点から、非酸化性雰囲気内で原料ガスを導入して酸化タンタル膜を最終的に必要な膜厚に連続して成膜した後に、酸化性雰囲気内でアニールを行うことにより酸化タンタル膜に発生した酸素の空孔を充填するようにした酸化タンタル膜の成膜方法が、例えば特開２０００−３４０５５９号公報に開示されている。
【００１０】
【発明が解決しようとする課題】
しかしながら、特開２０００−３４０５５９号公報記載の酸化タンタル膜の成膜方法では、酸化タンタル膜を最終的に必要な膜厚になるまで連続して成膜し、その後酸化性雰囲気でアニールを行っているので、酸化タンタル膜に発生した酸素の空孔を充填しきれない、という問題がある。
すなわち、上記公報に記載された酸化タンタル膜の成膜方法を利用した半導体装置の製造方法では、キャパシタの容量絶縁膜を構成する酸化タンタル膜を成膜する際に、原料ガスの導入時に、酸素ガスは導入されないため、原料ガスが酸素ガスの影響を受けないようになり、ステップカバレッジに関しては改善されるようになる。一方、一定量の原料ガスを連続して導入することにより、酸化タンタル膜を最終的に必要な膜厚に成膜した後に、酸化性雰囲気でアニール処理を行っているため、成膜後の酸化タンタル膜の酸素の空孔に十分な量の酸素を供給できなくなり、酸化タンタル膜の酸素の空孔を充填しきれないことになるので、キャパシタを形成したときに膜質の悪い容量絶縁膜が形成されるようになる。それゆえ、キャパシタにリーク電流が流れるようになって、情報記憶用容量素子としての役割を果たすのが困難となり、結果としてＤＲＡＭの信頼性を低下させることになる。ここで、上記公報に記載された酸化タンタル膜の成膜方法において、成膜後の酸化タンタル膜の酸素の空孔に十分な量の酸素を供給するために酸素ガスを導入する熱処理時間を長くしようとすると、スループットの低下が避けられなくなる。さらに、長時間の熱処理に伴って、下部電極を構成する多結晶シリコン膜等の表面が酸化されて誘電率の小さな酸化シリコン膜等が形成されてしまうので、キャパシタのトータルの容量値が小さくなる。
このように従来の半導体装置の製造方法では、スループットを低下させることなく、良好なステップカバレッジ及び良好な膜質を備えた容量絶縁膜を成膜するのが不可能であった。
【００１１】
この発明は、上述の事情に鑑みてなされたもので、スループットを低下させることなく、良好なステップカバレッジ及び良好な膜質を備えた容量絶縁膜を成膜することができるようにした半導体装置の製造方法を提供することを目的としている。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、所望の金属を含んだ原料ガスと酸化性ガスとを導入して化学的気相成長法により、半導体基板上に上記金属の酸化膜を成膜する半導体装置の製造方法に係り、上記半導体基板を収容した反応炉内に上記所望の金属を含んだ原料ガスを導入する第１段階と、該第１段階に続いて上記反応炉内に上記酸化性ガスを導入する第２段階とを１ステップとして、該ステップを複数回繰り返して上記半導体基板上に上記金属の酸化膜を成膜することを特徴としている。
【００１３】
また、請求項２記載の発明は、所望の金属を含んだ原料ガスと酸化性ガスとを導入して化学的気相成長法により、半導体基板上に成膜した上記金属の酸化膜から成る容量絶縁膜を有するキャパシタを形成する半導体装置の製造方法に係り、上記半導体基板の一つの領域に、上記半導体基板を反応炉内に収容し、該反応炉内に上記所望の金属を含んだ原料ガスを導入する第１段階と、該第１段階に続いて上記反応炉内に上記酸化性ガスを導入する第２段階とを１ステップとして、該ステップを複数回繰り返して下部電極上に上記金属の酸化膜を成膜することにより上記容量絶縁膜を形成する工程と、上記容量絶縁膜上に上部電極を形成することにより上記キャパシタを形成する工程とを含むことを特徴としている。
【００１４】
また、請求項３記載の発明は、半導体装置の製造方法に係り、半導体基板を収容した反応炉内に所望の金属を含んだ原料ガスを導入して、化学的気相成長法により上記半導体基板上に上記金属の酸化膜を成膜する第１段階と、上記原料ガスの量を上記第１段階よりも減少させ、上記反応炉内に酸化性ガスを導入し、上記金属の酸化膜の表面を上記酸化性ガスに曝す第２段階とを１ステップとして、上記金属の酸化膜が所望の最終的に必要な膜厚になるまで上記ステップを複数回繰り返し行うことを特徴としている。
【００１５】
また、請求項４記載の発明は、請求項１、２又は３記載の半導体装置の製造方法に係り、上記第２段階において、上記原料ガスの導入を止めることを特徴としている。
【００１６】
また、請求項５記載の発明は、請求項１乃至４のいずれか１に記載の半導体装置の製造方法に係り、上記第１段階において、上記第２段階に導入される酸化性ガスの量よりも少ない量の酸化性ガスを導入することを特徴としている。
【００１７】
また、請求項６記載の発明は、請求項１乃至５のいずれか１に記載の半導体装置の製造方法に係り、上記原料ガスは、そのガスのみで上記金属の酸化膜を成膜することが可能であることを特徴としている。
【００１８】
また、請求項７記載の発明は、請求項１乃至６のいずれか１に記載の半導体装置の製造方法に係り、上記ステップを２〜１０回繰り返すことを特徴としている。
【００１９】
また、請求項８記載の発明は、請求項１乃至７のいずれか１に記載の半導体装置の製造方法に係り、上記ステップを複数回繰り返すとき、最初のステップの前に上記酸化性ガスを導入することを特徴としている。
【００２０】
また、請求項９記載の発明は、請求項１乃至８のいずれか１に記載の半導体装置の製造方法に係り、上記ステップを複数回繰り返すとき、最後のステップの上記第２段階を省略することを特徴としている。
【００２１】
また、請求項１０記載の発明は、請求項１乃至９のいずれか１に記載の半導体装置の製造方法に係り、上記所望の金属として、タンタル、ハフニウム又はジルコニウムを用いることを特徴としている。
【００２２】
また、請求項１１記載の発明は、請求項１０記載の半導体装置の製造方法に係り、上記タンタルを用いる場合、上記原料ガスとしてペンタエトキシタンタルを用いることを特徴としている。
【００２３】
また、請求項１２記載の発明は、請求項１乃至１１のいずれか１に記載の半導体装置の製造方法に係り、上記酸化性ガスとして、酸素、オゾン、水、酸窒化物又は酸素ラジカルを含んだガスを用いることを特徴としている。
【００２４】
また、請求項１３記載の発明は、請求項１乃至１２のいずれか１に記載の半導体装置の製造方法に係り、上記第１段階あるいは上記第２段階の時間を、上記
第１段階で導入される上記原料ガスあるいは上記第２段階で導入される上記酸化性ガスの上記反応炉内の平均滞留時間よりも大きく選ぶことを特徴としている。
【００２５】
また、請求項１４記載の発明は、請求項１乃至１３のいずれか１に記載の半導体装置の製造方法に係り、上記金属の酸化膜を成膜する温度を、反応にセルフリミットがかからない温度領域に設定することを特徴としている。
【００２６】
また、請求項１５記載の発明は、請求項２記載の半導体装置の製造方法に係り、上記キャパシタの上記下部電極の表面形状を立体構造に形成することを特徴としている。
【００２７】
また、請求項１６記載の発明は、請求項１５記載の半導体装置の製造方法に係り、上記下部電極の表面形状の立体構造をＨＳＧ状に形成することを特徴としている。
【００２８】
【作用】
本発明の半導体装置の製造方法によれば、半導体基板上に所望の金属の酸化膜を成膜する際、反応炉内に所望の金属を含んだ原料ガスを導入する第１段階と酸化性ガスを導入する第２段階とを１ステップとして、このステップを複数回繰り返すことにより、金属酸化膜は複数回に分けて成膜され、最終的に必要な膜厚の複数回分の１の薄い膜厚毎に、第２段階において、酸化性ガスにより酸素の空孔の充填及び有機物の除去が行なわれるため、十分に膜質を向上させることができる。
また、上述のように第２段階において酸化性ガスによって金属酸化膜の膜質を向上させることができるため、第１段階においては、酸化性ガスを導入しなくてもよく、導入するとしても請求項５記載のように少量の導入でよいため、第１段階における原料ガスの分圧の低下が避けられる。よって、ステップカバレッジの低下も防ぐことができる。
【００２９】
【発明の原理】
この発明の発明者らは鋭意研究を重ねた結果、最終的に必要な膜厚の酸化タンタル膜を成膜する際、図７に示すように、所定の温度及び所定の圧力に維持された反応炉内に、ＰＥＴを窒素キャリアガスで憤霧し気化させた原料ガスを導入する第１段階Ｓ１と、第１段階Ｓ１に続いて酸素ガスを導入する第２段階Ｓ２との組合せを１ステップＳＴとした場合に、このステップＳＴを複数回繰り返すことにより、スループットを低下させることなく、良好なステップカバレッジ及び良好な膜質を備えた酸化タンタル膜を成膜できることを確かめた。
すなわち、酸化タンタル膜を薄く成膜する工程と、その成膜された膜を酸化性ガスに曝す工程とを繰り返し行って最終的に必要な膜厚まで成膜するようにしたことにより、酸化タンタル膜が薄い状態で、酸化性ガスによって空孔の補充及び有機物の除去を行うことができる。そのため、十分に膜質を向上させることができ、これが繰り返されるため最終的に最終的に必要な膜厚となった酸化タンタル膜の膜質も良好なものとすることができる。また、酸化タンタル膜の成膜工程（第１段階Ｓ１）においては、酸化性ガスを導入しない（あるいは、少量とする）ため、ステップカバレッジも低下させずに成膜することが可能である。このため、低温で成膜する必要もなくなり、スループットの低下も避けることができる。
【００３０】
図７では一例として、略４３０℃（成膜温度）で、かつ略１０Ｔｏｒｒ（成膜圧力）に維持され半導体基板を収容した反応炉内に、第１段階Ｓ１では、ＰＥＴを５０ｍｇ／ｍの割合で７００ｓｃｃｍの流量の窒素キャリアガスで憤霧し気化させて導入する例を示し、第２段階Ｓ２では、その反応炉内に酸素ガスを７００ｓｃｃｍの流量で導入する例を示している。
【００３１】
図８は、上記条件の第１段階Ｓ１と第２段階Ｓ２との組み合わせから成るステップＳＴを複数回繰り返して最終的に必要な膜厚の酸化タンタル膜を成膜した場合の、ステップ数（横軸）と酸化タンタル膜の膜質（縦軸）との関係を示している。ここで、膜質は、成膜された酸化タンタル膜を用いて形成したキャパシタに対して、８５℃の高温雰囲気で、４．６Ｖの電圧を印加した条件で加速試験を行って得られたＴＤＤＢ（Ｔｉｍｅ　Ｄｅｐｅｎｄｅｎｔ　Ｄｉｅｌｅｃｔｒｉｃ　Ｂｒｅａｋｄｏｗｎ：絶縁膜経時破壊）特性で示している。図８から明らかなように、上記ステップＳＴの繰り返し回数を増加させることにより、膜質を向上させることができる。例えば、ステップＳＴを２回繰り返すと、膜質を表すＴＤＤＢ特性において酸化タンタル膜の破壊に至る時間は略７０秒（ｓｅｃ）が得られ、ステップＳＴを４回繰り返すと同時間は略１５０秒に伸びて、いずれもステップＳＴが１回の場合に得られる略２７秒を上回っていることを示しており、上記ステップＳＴの繰り返し回数を増加させることにより、膜質を向上させることができることを示している。
【００３２】
なお、原料ガスを導入する第１段階Ｓ１の時間及び酸化性ガスを導入する第２段階Ｓ２の時間は、それぞれ原料ガスあるいは酸化性ガスの反応炉内の平均滞留時間（Ｖ／Ｆ）よりも大きく選ぶことが必要になる。ここで、Ｖは反応炉の容積、Ｆはガス流量を示している。それゆえ、ステップＳＴの繰り返し回数の最大は、（最終的に必要な膜厚）／（１ステップの最小時間での成膜膜厚）によって決められる。図８から明らかなように、ステップＳＴの繰り返し回数を増加させるほど、膜質を向上させることができるが、繰り返し回数をあまり増加させるとスループットを低下させることになるので、望ましくは２〜１０回程度繰り返すのが実用的である。
【００３３】
また、原料ガスを導入する第１段階Ｓ１においては、ステップカバレッジを悪化させない程度の量の酸素ガスを加えて導入することで、より膜質を向上させることができることを確かめた。
図９は、第１段階Ｓ１で原料ガスを導入する期間に酸素ガスを導入した場合の、酸素流量（横軸）と膜質（左側縦軸）及びステップカバレッジ（右側縦軸）との関係を示している。同図において、Ａはステップカバレッジの特性、Ｂは膜質の特性を示している。図９から明らかなように、酸素流量を増加させることにより、ステップカバレッジは低下する一方、膜質は向上している。したがって、ステップカバレッジを実質的に低下させない程度の量の酸素（酸素ガス）を導入することにより、膜質を向上させることができることを示している。
【００３４】
また、原料ガスを導入する第１段階Ｓ１と、酸素ガスを導入する第２段階Ｓ２との組み合わせによるステップＳＴを複数回繰り返すとき、最初のステップＳＴの前に酸素ガスを導入することにより、酸素ガスを導入しない場合に比べて、インキュベーションタイムを短縮することができることを確かめた。
図１０は、成膜時間（横軸）と膜厚（縦軸）との関係を示している。ここで、Ａは酸素ガスを導入した場合の特性を示し、Ｂは酸素ガスを導入しなかった場合の特性を示している。両特性Ａ、Ｂを比較すれば明らかなように、酸素ガスを導入した場合にはインキュベーションタイムＴ１は略１８秒となり、一方酸素ガスを導入しなかった場合には同タイムＴ２は略４０秒となり、半分以下に短縮することができる。したがって、成膜開始までの時間を短縮することができるので、スループットを向上させることができる。
このようにインキュベーションタイムを短縮できるのは、前述したように最初のステップＳＴの前に、すなわち成膜開始前に、酸素ガスを導入することにより、その後に第１段階Ｓ１を実施して原料ガスを導入してＰＥＴを熱分解させて酸化タンタル膜を成膜する際に、ＰＥＴが熱分解し易くなったためである、と考えられる。
【００３５】
【発明の実施の形態】
以下、上述の原理を基に、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
◇第１実施例
図１及び図２は、この発明の第１実施例である半導体装置の製造方法の構成を工程順に示す工程図、図３は同半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。以下、図１〜図３を参照して同半導体装置の製造方法について工程順に説明する。
まず、図１（ａ）に示すように、例えばＰ型半導体基板１を用いて、周知のＬＯＣＯＳ法あるいはＳＴＩ法等により素子分離領域２を形成することにより、各活性領域の中央部に例えば酸化シリコン膜から成るゲート絶縁膜３及び多結晶シリコン膜から成るゲート電極４を形成する。次に、ゲート電極４を利用した自己整合法によりＮ型不純物をイオン打ち込みして、ソース領域及びドレイン領域となる一対のＮ型領域５、６を形成した後、全面に例えば酸化シリコン膜から成る第１層間絶縁膜７を形成することにより、ＮＭＯＳ型トランジスタから成るメモリセル選択用トランジスタ８を形成する。
【００３６】
次に、図１（ｂ）に示すように、リソグラフィ法により、第１層間絶縁膜７にメモリセル選択用トランジスタ８の一方のＮ型領域６を露出する第１コンタクトホール９を形成した後、第１コンタクトホール９内にＮ型領域６と接続されるように例えば多結晶シリコン膜から成るコンタクトプラグ１０を埋め込むように形成する。
【００３７】
次に、図１（ｃ）に示すように、全面に例えば酸化シリコン膜から成る第２層間絶縁膜１１を形成した後、リソグラフィ法により、第２層間絶縁膜１１にコンタクトプラグ１０を露出する第２コンタクトホール１２を形成する。次に、第２コンタクトホール１２内にコンタクトプラグ１０と接続されるように例えば多結晶シリコン膜を第２コンタクトホール底部及び内壁に沿ってシリンダ形状に成膜し、表面をＨＳＧ化させることによって、下部電極１３を形成する。
【００３８】
次に、図２（ｄ）に示すように、ＣＶＤ法により、後述するような成膜シーケンスに基づいて酸化タンタル膜を成膜して、下部電極１３上に酸化タンタル膜から成る容量絶縁膜１４を形成する。一例として、最終的に必要な膜厚が１０ｎｍの酸化タンタル膜を、２４０秒の時間で成膜する例で説明する。
【００３９】
図３は、上述の酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。この例の半導体装置の製造方法では、前述の原理で説明したステップＳＴを２回繰り返すことにより、最終的に必要な膜厚の酸化タンタル膜を成膜するようにする。すなわち、図３から明らかなように、略４３０℃（成膜温度）に加熱され、略１０Ｔｏｒｒ（成膜圧力）に維持された反応炉内に基板１を収容した後、時刻ｔ１において反応炉内に、第１段階Ｓ１に基づいてＰＥＴを５０ｍｇ／ｍの割合で、７００ｓｃｃｍの流量の窒素キャリアガスで憤霧し気化させた原料ガスを導入して酸化タンタル膜の成膜を開始し、１２０秒後の時刻ｔ２において原料ガスの導入を停止する。この１２０秒間に５ｎｍの酸化タンタル膜を成膜する。なお、成膜される膜厚は、反応炉内の温度、圧力、ガス流量等により異なってくるが、ここでは理解を容易にするためそれらの影響は考慮しないで示すものとする。次に、時刻ｔ２〜ｔ３の３０秒間に第２段階Ｓ２に基づいて１２００ｓｃｃｍの流量の酸素ガスを導入して、第１回目のステップＳＴが終了する。この第１回目のステップＳＴにおいて、第１段階Ｓ１において成膜された５ｎｍの酸化タンタル膜は第２段階Ｓ２で導入された酸素ガスに曝されることにより、酸素の空孔が充填され、かつ有機物が除去される。
【００４０】
続いて、時刻ｔ３において、第１段階Ｓ１に基づいてＰＥＴを５０ｍｇ／ｍの割合で、７００ｓｃｃｍの流量の窒素キャリアガスで憤霧し気化させた原料ガスを導入して酸化タンタル膜の成膜を開始し、１２０秒後の時刻ｔ４において原料ガスの導入を停止する。この１２０秒間に新たに５ｎｍの酸化タンタル膜を成膜する。次に、時刻ｔ４〜ｔ５の３０秒間に第２段階Ｓ２に基づいて１２００ｓｃｃｍの流量の酸素ガスを導入して、第２回目のステップＳＴが終了する。この第２回目のステップＳＴにおいて、第１段階Ｓ１において成膜された新たな５ｎｍの酸化タンタル膜は第２段階Ｓ２で導入された酸素ガスに曝されることにより、第１回目のステップＳＴと同様に、酸素の空孔が充填され、かつ有機物が除去される。以上により、第２回目のステップＳＴが終了し、下部電極１３上に最終的に必要な膜厚である１０ｎｍの酸化タンタル膜から成る容量絶縁膜１４を形成する。
【００４１】
次に、第２回目のステップＳＴの第２段階Ｓ２が終了した後、基板１を別の反応炉に移して、酸化性雰囲気内で例えば７５０〜８００℃でアニール処理、あるいは酸素ラジカル処理を施して、酸化タンタル膜を安定化させる。ここで、最後のステップである第２回目のステップＳＴの第２段階Ｓ２は省略して上記アニール処理に移行させるようにしてもよい。これは、以下の実施例においても同様である。
【００４２】
次に、図２（ｅ）に示すように、容量絶縁膜１４上に例えば多結晶シリコン膜から成る上部電極１５を形成することにより、キャパシタ１６を形成する。以上により、ＮＭＯＳ型トランジスタから成るメモリセル選択用トランジスタ８の一方のＮ型領域６に、コンタクトプラグ１０を介してキャパシタ１６が接続された、１ビットの情報を記憶するメモリセル１７を完成させる。
【００４３】
上述したように、この例の半導体装置の製造方法によれば、メモリセル選択用トランジスタ８を形成した後、このメモリセル選択用トランジスタ８の一方のＮ型領域６に接続されるように下部電極１３を形成した半導体基板１を反応炉内に収容して、原料ガスを導入する第１段階Ｓ１と酸素ガスを導入する第２段階Ｓ２との組み合わせによるステップＳＴを２回繰り返して最終的に必要な膜厚の酸化タンタル膜を成膜して容量絶縁膜１４を形成するので、容量絶縁膜１４の膜質の向上及びステップカバレッジの向上を図ることができる。
【００４４】
すなわち、容量絶縁膜１４を構成する最終的に必要な膜厚（１０ｎｍ）の酸化タンタル膜を成膜する際、成膜工程を第１回目のステップＳＴと第２回目のステップＳＴとの２回に分けて、各ステップＳＴの第１段階Ｓ１においてそれぞれ５ｎｍの膜厚に成膜した後、各ステップＳＴの第２段階Ｓ２においてそれぞれの５ｎｍの酸化タンタル膜を酸素ガスに曝すようにしたので、酸化タンタル膜は最終的に必要な膜厚の半分の薄い状態で、酸素の空孔の充填及び有機物の除去が行なわれることになる。したがって、従来のように最終的に必要な膜厚の厚い状態に成膜した酸化タンタル膜を一気に酸素ガスに曝す方法に比較して、酸素の空孔の充填及び有機物の除去するための処理を効果的に行うことができる。それゆえ、キャパシタを形成したときに膜質がよく、ステップカバレッジに優れた容量絶縁膜１４を形成することができるようになる。
【００４５】
このように、この例の半導体装置の製造方法によれば、メモリセル選択用トランジスタ８を形成した後、このメモリセル選択用トランジスタ８の一方のＮ型領域６に接続されるように下部電極１３を形成した半導体基板１を反応炉内に収容して、原料ガスを導入する第１段階Ｓ１と酸素ガスを導入する第２段階Ｓ２との組み合わせによるステップＳＴを２回繰り返して最終的に必要な膜厚の酸化タンタル膜を成膜して容量絶縁膜１４を形成するので、酸化タンタル膜のステップカバレッジの低下を抑え、また酸化タンタル膜の酸素の空孔を充填し、かつ有機物を除去できるようになる。
したがって、スループットを低下させることなく、良好なステップカバレッジ及び良好な膜質を備えた容量絶縁膜を成膜することができる。
【００４６】
◇第２実施例
図４は、この発明の第２実施例である半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。この例の半導体装置の製造方法の構成が、上述した第１実施例の構成と大きく異なるところは、容量絶縁膜として最終的に必要な膜厚（第１実施例の場合と同様に１０ｎｍ）の酸化タンタル膜を最終的に成膜する際、前述の原理で説明したステップＳＴを３回繰り返すようにした点である。以下、図４を参照して、同半導体装置の製造方法について説明する。
すなわち、第１実施例の図２（ｄ）の工程において、図４の成膜シーケンスに基づいて酸化タンタル膜を成膜して、下部電極１３上に酸化タンタル膜から成る容量絶縁膜１４を形成する。
【００４７】
この例の半導体装置の製造方法では、前述の原理で説明したステップＳＴを３回繰り返すことにより、最終的に必要な膜厚（１０ｎｍ）の酸化タンタル膜を成膜するようにする。すなわち、図４から明らかなように、略４３０℃に加熱され、略１０Ｔｏｒｒに維持された反応炉内に基板１を収容した後、時刻ｔ１において反応炉内に、第１段階Ｓ１に基づいてＰＥＴを５０ｍｇ／ｍの割合で、７００ｓｃｃｍの流量の窒素キャリアガスで憤霧し気化させた原料ガスを導入して酸化タンタル膜の成膜を開始し、８０秒後の時刻ｔ２において原料ガスの導入を停止する。この８０秒間に略３．３ｎｍの酸化タンタル膜を成膜する。次に、時刻ｔ２〜ｔ３の２０秒間に第２段階Ｓ２に基づいて１２００ｓｃｃｍの流量の酸素ガスを導入して、第１回目のステップＳＴが終了する。この第１回目のステップＳＴにおいて、第１段階Ｓ１において成膜された３．３ｎｍの酸化タンタル膜は第２段階Ｓ２で導入された酸素ガスに曝されることにより、酸素の空孔が充填され、かつ有機物が除去される。
【００４８】
続いて、時刻ｔ３〜ｔ４の８０秒間に第１段階Ｓ１に基づいて上記原料ガスを導入して新たに略３．３ｎｍの酸化タンタル膜を成膜した後、時刻ｔ４〜ｔ５の２０秒間に第２段階Ｓ２に基づいて上記酸素ガスを導入して、第２回目のステップＳ２が終了する。この第２回目のステップＳＴにおいて、第１段階Ｓ１において成膜された新たな３．３ｎｍの酸化タンタル膜は第２段階Ｓ２で導入された酸素ガスに曝されることにより、第１回目のステップＳＴと同様に、酸素の空孔が充填され、かつ有機物が除去される。続いて、時刻ｔ５〜ｔ６の８０秒間に第１段階Ｓ１に基づいて上記原料ガスを導入して新たに略３．３ｎｍの酸化タンタル膜を成膜した後、時刻ｔ６〜ｔ７の２０秒間に第２段階Ｓ２に基づいて上記酸素ガスを導入して、第３回目のステップＳＴが終了する。この第３回目のステップＳＴにおいて、第１段階Ｓ１において成膜された新たな３．３ｎｍの酸化タンタル膜は第２段階Ｓ２で導入された酸素ガスに曝されることにより、第１回目のステップＳＴと同様に、酸素の空孔が充填され、かつ有機物が除去される。以上により、第３回目のステップＳＴが終了し、下部電極１３上に最終的に必要な膜厚である１０ｎｍの酸化タンタル膜から成る容量絶縁膜１４を形成する。なお、この例において各ステップＳＴの第２段階Ｓ２における酸素ガスの導入時間を第１実施例よりも短くするのは、各ステップＳＴの第１段階Ｓ１において成膜する膜厚を薄くしたためである。
また、この例のように最終的に必要な膜厚を１０ｎｍに選び、かつステップＳＴを３回繰り返すでは、１回のステップＳＴで成膜される酸化タンタル膜の膜厚は１．７〜５ｎｍの範囲に入っていればよい。この膜厚の値は、最終的に必要な膜厚あるいはステップＳＴにより適宜変更可能である。
【００４９】
以下は、第１実施例と同様に、アニール処理等を施した後、図２（ｅ）の工程と略同様な工程を繰り返して、容量絶縁膜１４上に例えば多結晶シリコン膜から成る上部電極１５を形成することにより、キャパシタ１６を形成してメモリセル１７を完成させる。
【００５０】
この例の半導体装置の製造方法によれば、容量絶縁膜１４を構成する最終的に必要な膜厚（１０ｎｍ）の酸化タンタル膜を成膜する際、成膜工程を第１回目のステップＳＴ〜第３回目のステップＳＴの３回に分けて、各ステップＳＴの第１段階Ｓ１においてそれぞれ３．３ｎｍの膜厚に成膜した後、各ステップＳＴの第２段階Ｓ２においてそれぞれの３．３ｎｍの酸化タンタル膜を酸素ガスに曝すようにしたので、酸化タンタル膜は最終的に必要な膜厚の１／３の薄い状態で、酸素の空孔の充填及び有機物の除去が行なわれることになる。したがって、酸素の空孔の充填及び有機物を除去するための処理を、第１実施例よりもステップＳＴを増やした分効果的に行うことができる。
【００５１】
◇第３実施例
図５は、この発明の第３実施例である半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。この例の半導体装置の製造方法の構成が、上述した第１実施例の構成と大きく異なるところは、ステップＳＴを２回繰り返して最終的に必要な膜厚（第１実施例の場合と同様に１０ｎｍ）の酸化タンタル膜を最終的に成膜する際、前述の原理で説明したように各ステップＳＴの第１段階Ｓ１において原料ガスに加えて少量の酸素ガスも導入するようにした点である。ここで、第１段階において導入する酸素の量は、カバレッジを低下させない程度の量に選ぶようにする。以下、図５を参照して、同半導体装置の製造方法について説明する。
すなわち、第１実施例の図２（ｄ）の工程において、図５の成膜シーケンスに基づいて酸化タンタル膜を成膜して、下部電極１３上に酸化タンタル膜から成る容量絶縁膜１４を形成する。
【００５２】
この例の半導体装置の製造方法では、第１回目のステップＳＴ及び第２回目のステップＳＴを繰り返すことにより、酸化タンタル膜を成膜する際、前述の原理で説明したように各ステップＳＴの第１段階Ｓ１における原料ガスに加えて少量の酸素ガスも導入するようにする。すなわち、図５から明らかなように、略４３０℃に加熱され、略１０Ｔｏｒｒに維持された反応炉内に基板１を収容した後、第１回目のステップＳＴである時刻ｔ１において、第１段階Ｓ１に基づいたＰＥＴを５０ｍｇ／ｍの割合で７００ｓｃｃｍの流量の窒素キャリアガスで憤霧し気化させた原料ガスに加えて、５００ｓｃｃｍの流量の酸素ガスも導入して酸化タンタル膜の成膜を開始し、１２０秒後の時刻ｔ２において原料ガスの導入を停止する。この１２０秒間に５ｎｍの酸化タンタル膜を成膜する。次に、時刻ｔ２〜ｔ３の３０秒間に第２段階Ｓ２に基づいて１２００ｓｃｃｍの流量の酸素ガスを導入して、第１回目のステップＳＴが終了する。この第１回目のステップＳＴにおいて、第１段階Ｓ１において成膜された５ｎｍの酸化タンタル膜は第２段階Ｓ２で導入された酸素ガスに曝されることにより、酸素の空孔が充填され、かつ有機物が除去される。また、第１段階Ｓ１において成膜する際少量の酸素を導入することにより、膜質をより向上させることができる。
【００５３】
続いて、時刻ｔ３〜ｔ４の１２０秒間に第１段階Ｓ１に基づいて上記原料ガス及び上記酸素ガスを導入して新たに５ｎｍの酸化タンタル膜を成膜した後、時刻ｔ４〜ｔ５の３０秒間に第２段階Ｓ２に基づいて上記酸素ガスを導入して、第２回目のステップＳＴが終了する。この第２回目のステップＳＴにおいて、第１段階Ｓ１において成膜された新たな５ｎｍの酸化タンタル膜は第２段階Ｓ２で導入された酸素ガスに曝されることにより、第１回目のステップＳＴと同様に、酸素の空孔が充填され、かつ有機物が除去される。また、第１段階Ｓ１において成膜する際少量の酸素を導入することにより、膜質をより向上させることができる。以上により、第２回目のステップＳＴが終了し、下部電極１３上に最終的に必要な膜厚である１０ｎｍの酸化タンタル膜から成る容量絶縁膜１４を形成する。
【００５４】
以下は、第１実施例と同様に、アニール処理等を施した後、図２（ｅ）の工程と略同様な工程を繰り返して、容量絶縁膜１４上に例えば多結晶シリコン膜から成る上部電極１５を形成することにより、キャパシタ１６を形成してメモリセル１７を完成させる。
【００５５】
この例の半導体装置の製造方法によれば、容量絶縁膜１４を構成する最終的に必要な膜厚（１０ｎｍ）の酸化タンタル膜を第１回目のステップＳＴと第２回目のステップＳＴとの２回に分けて成膜する際、各ステップＳＴの第１段階Ｓ１においてそれぞれ原料ガスに加えて少量の酸素ガスも導入するようにしたので、第１実施例に比較して、膜質をより向上させることができる。
【００５６】
◇第４実施例
図６は、この発明の第４実施例である半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。この例の半導体装置の製造方法の構成が、上述した第１実施例の構成と大きく異なるところは、ステップＳＴを２回繰り返して最終的に必要な膜厚（第１実施例の場合と同様に１０ｎｍ）の酸化タンタル膜を成膜する際、前述の原理で説明したように最初のステップＳＴの前に酸素ガスを導入するようにした点である。以下、図６を参照して、同半導体装置の製造方法について説明する。
すなわち、第１実施例の図２（ｄ）の工程において、図５の成膜シーケンスに基づいて酸化タンタル膜を成膜して、下部電極１３上に酸化タンタル膜から成る容量絶縁膜１４を形成する。
【００５７】
この例の半導体装置の製造方法では、第１回目のステップＳＴ及び第２回目のステップＳＴを繰り返すことにより、酸化タンタル膜を成膜する際、前述の原理で説明したように第１回目のステップＳＴの前に酸素ガスを導入するようする。すなわち、図６から明らかなように、略４３０℃に加熱され、略１０Ｔｏｒｒに維持された反応炉内に基板１を収容した後、第１回目のステップＳＴに先立つ時刻ｔ０において反応炉内に、１２００ｓｃｃｍの流量の酸素ガスを導入する。次に、時刻ｔ１以降では、図３の成膜シーケンスを参照して説明した第１実施例と同じ条件で成膜を行うことにより、下部電極１３上に最終的に必要な膜厚である１０ｎｍの酸化タンタル膜から成る容量絶縁膜１４を形成する。
上述したような酸化タンタル膜の成膜方法によれば、前述の原理で説明したように、最初のステップＳＴの前に酸素ガスを導入することにより、酸素ガスを導入しない場合に比べて、インキュベーションタイムを短縮することができるようになる。
【００５８】
以下は、第１実施例と同様に、アニール処理等を施した後、図２（ｅ）の工程と略同様な工程を繰り返して、容量絶縁膜１４上に例えば多結晶シリコン膜から成る上部電極１５を形成することにより、キャパシタ１６を形成してメモリセル１７を完成させる。
【００５９】
この例の半導体装置の製造方法によれば、第１実施例と略同様な効果を得ることができるとともに、他の実施例に比較して成膜開始前に酸素ガスを導入することにより、予め成膜開始前に酸素を供給することができるので、成膜開始を早めて、インキュベーションタイムを短縮することができるようになる。
【００６０】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施例では、ステップＳＴを２回あるいは３回繰り返して酸化タンタル膜を成膜する例で説明したが、これらの例に限らず前述の発明の原理で説明したように、望ましくは２〜１０回程度繰り返すのが実用的である。また、酸化タンタル膜の成膜する際に実施される複数のステップＳＴを組み合わせる第１段階Ｓ１におけるＰＥＴの量、窒素キャリアガスの流量、あるいは第２段階Ｓ２における酸素ガスの流量等は、実施例で示した例に限らず、必要とする酸化タンタル膜の膜質に応じて、任意に変更することができる。また、第１段階Ｓ１と第２段階Ｓ２との組み合わせから成るステップＳＴを複数回繰り返す場合、第２段階Ｓ２においては、酸化性ガスの働きを損なわない範囲で原料ガスの導入を完全に止めなくともよい。また、複数のステップＳＴ間における第１段階Ｓ１の時間あるいは第２段階Ｓ２の時間は、必ずしも同じに設定する必要はない。
【００６１】
上記各実施例では、最終的に成膜される酸化タンタル膜の膜厚を１０ｎｍに選んだ例で示したが、膜厚はこれに限らず、適宜変更可能である。なお、最終膜厚を変更する場合、必要とされる膜質やスループットに応じて、繰返し回数、すなわち１回のステップＳＴで成膜する膜厚を適宜変更すればよい。例えば、最終膜厚を１５ｎｍとする場合、実施例１、３及び４のように２回のステップＳＴで成膜する場合は、１回のステップＳＴで７．５ｎｍ成膜するようにし、実施例２のように３回のステップＳＴで成膜する場合は、１回のステップＳＴで５ｎｍ成膜するようにし、また、より多くの回数の繰返しで成膜する場合は、その回数に応じて１回のステップＳＴで成膜する膜厚を適宜変更すればよい。
【００６２】
また、容量の大きいキャパシタを形成するための金属酸化膜としてはタンタルの酸化膜を用いる例で説明したが、これに限ることなく、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）のような他の金属を用いることができる。ここで、ハフニウムの場合は、ハフニウム　ターシャリー　ブドキサイド［Ｈｆ（ＯＣ４Ｈ９）４］、テトラキス１メトキシ　２メチル　２プロポキシ　ハフニウム［Ｈｆ（ＭＭＰ）４］等をソースとして、またジルコニウムの場合は、ジルコニウム　ターシャリー　ブドキサイド［Ｚｒ（ＯＣ４Ｈ９）４］、テトラキス　１メトキシ　２メチル　２プロポキシ　ジルコニウム［Ｚｒ（ＭＭＰ）４］等をソースとして用いることができる。また、酸化性ガスとして酸素ガスを用いる例で説明したが、これに限ることなく、オゾン（Ｏ３）、水（Ｈ２Ｏ）、酸化窒素（Ｎ２Ｏ、ＮＯＸ）又は酸素ラジカルを含んだガス等を用いることができる。上述したようなタンタル、ハフニウム、ジルコニウム等の金属を含んだ原料ガスは、酸化性ガスが存在しなくともそのガスのみで金属酸化膜を成膜することが可能な性質を有している。
【００６３】
また、金属酸化膜の成膜温度は、低温にするほど成膜速度が遅くなるため、あまり低くしすぎない方がよい。特に、原料ガスによっては、低温（例えば３００〜３５０℃程度）で成膜すると、反応にセルフリミットがかかり、一原子層分しか成膜されない状態になる場合があり、このような成膜では、大幅にスループットが低下してしまうため好ましくない。よって、成膜温度は、反応にセルフリミットがかからない温度領域、例えば３８０〜４８０℃程度とするのが好ましい。また、ＤＲＡＭを構成するトランジスタのゲート絶縁膜としては窒化膜（Ｎｉｔｒｉｄｅ　Ｆｉｌｍ）でもよく、あるいは酸化膜と窒化膜との２重膜構成でもよい。つまり、ＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタである限り、ＭＯＳ型トランジスタに限らずに、ＭＮＳ（Ｍｅｔａｌ　Ｎｉｔｒｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタでもよく、あるいは、ＭＮＯＳ（Ｍｅｔａｌ　Ｎｉｔｒｉｄｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタでもよい。
【００６４】
【発明の効果】
以上説明したように、この発明の半導体装置の製造方法によれば、半導体基板を収容した反応炉内に所望の金属を含んだ原料ガスを導入する第１段階と、第１段階に続いて反応炉内に酸化性ガスを導入する第２段階とを１ステップとして、このステップを複数回繰り返して半導体基板上に最終的に必要な膜厚の金属酸化膜を成膜するので、金属酸化膜のステップカバレッジの低下を抑え、また金属酸化膜の酸素の空孔を充填いきれ、かつ有機物を除去できるようになる。
したがって、スループットを低下させることなく、良好なステップカバレッジ及び良好な膜質を備えた容量絶縁膜を成膜することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例である半導体装置の製造方法の構成を工程順に示す工程図である。
【図２】同半導体装置の製造方法の構成を工程順に示す工程図である。
【図３】同半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。
【図４】この発明の第２実施例である半導体装置の製造方法において、酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。
【図５】この発明の第３実施例である半導体装置の製造方法において、酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。
【図６】この発明の第４実施例である半導体装置の製造方法において、酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。
【図７】この発明の原理を説明する成膜シーケンスを示す図である。
【図８】この発明の原理において、ステップ数（横軸）と酸化タンタル膜の膜質（縦軸）との関係を示す図である。
【図９】この発明の原理において、酸素流量（横軸）と膜質（左側縦軸）及びステップカバレッジ（右側縦軸）との関係を示す図である。
【図１０】この発明の原理において、成膜時間（横軸）と膜厚（縦軸）との関係を示す図である。
【図１１】従来の半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。
【符号の説明】
１　　　Ｐ型シリコン基板
２　　　素子分離領域（フィールド絶縁膜）
３　　　ゲート絶縁膜
４　　　ゲート電極
５、６　　　Ｎ型領域
７　　　メモリセル選択用トランジスタ（ＮＭＯＳ型トランジスタ）
８　　　第１層間絶縁膜
９　　　第１コンタクトホール
１０　　　コンタクトプラグ
１１　　　第２層間絶縁膜
１２　　　第２コンタクトホール
１３　　　下部電極
１４　　　容量絶縁膜（酸化タンタル膜）
１５　　　上部電極
１６　　　キャパシタ
１７　　　メモリセル
【図１】
2004039821.tif 000003
【図２】
2004039821.tif 000004
【図３】
2004039821.tif 000005
【図４】
2004039821.tif 000006
【図５】
2004039821.tif 000007
【図６】
2004039821.tif 000008
【図７】
2004039821.tif 000009
【図８】
2004039821.tif 000010
【図９】
2004039821.tif 000011
【図１０】
2004039821.tif 000012
【図１１】
2004039821.tif 000013