(57)【要約】【課題】液晶表示パネルを駆動する駆動回路に小振幅差動信号を用いて表示データを伝送する液晶表示装置において、ノイズ等の影響を受け難い入力回路を設ける。【解決手段】小振幅差動信号を同じ条件で伝送するために、配線長が同じになるよう、小振幅差動信号線を蛇行して設ける。蛇行した小振幅差動信号線と駆動回路とが重なることにより生じる影響を少なくするため、入力回路にレベルシフト回路を設け入力信号が安定動作レベルとなるようにする。【選択図】        図６
2004325820.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示パネルと、該液晶表示パネルを駆動する複数の駆動回路と、該駆動回路に信号を供給する配線とを有する液晶表示装置であって、
上記信号は小振幅差動信号で伝送される表示データであり、
上記駆動回路は上記配線に接続され上記表示データが入力する入力回路と、
上記表示データに従い階調電圧を出力する出力回路とを有し、
上記配線は上記駆動回路に重なるよう設けられ、
上記入力回路には入力信号の電圧レベルを変化させるレベルシフト回路を設けたことを特徴とする液晶表示装置。
【請求項２】
液晶表示パネルと、該液晶表示パネルを駆動する複数の駆動回路と、該駆動回路に信号を供給する配線とを有する液晶表示装置であって、
上記信号は小振幅差動信号で伝送される表示データであり、
上記駆動回路は上記配線に接続され上記小振幅差動信号が入力する入力回路と、上記表示データに従い階調電圧を出力する出力回路とを有し、
上記配線は上記駆動回路に重なるよう設けられ、
上記入力回路には小振幅差動信号の電圧レベルを変化させるレベルシフト回路と、
小振幅差動信号が入力する端子の機能を変更する端子機能変更部とが設けられたことを特徴とする液晶表示装置。
【請求項３】
液晶表示パネルと、該液晶表示パネルを駆動する複数の駆動回路と、該駆動回路に信号を供給する配線とを有する液晶表示装置であって、
上記信号は小振幅差動信号であり、
上記駆動回路は上記配線に接続され上記小振幅差動信号が入力する入力回路と、上記液晶パネルに階調電圧を出力する出力回路とを有し、
上記配線は上記駆動回路に重なるよう設けられ、
上記入力回路には上記小振幅差動信号からハイレベル電圧またはロウレベル電圧を出力する差動回路と、
上記小振幅差動信号が上記差動回路の安定動作レベルとなるよう動作するレベルシフト回路とが設けられたことを特徴とする液晶表示装置。
【請求項４】
液晶表示パネルと、該液晶表示パネルを駆動する複数の駆動回路と、該駆動回路に信号を供給する配線とを有する液晶表示装置であって、
上記信号は小振幅差動信号であり、
上記駆動回路は上記配線に接続され上記小振幅差動信号が入力する入力回路と、上記液晶パネルに階調電圧を出力する出力回路とを有し、
上記配線は上記駆動回路に重なるよう設けられ、
上記入力回路には上記小振幅差動信号からハイレベル電圧またはロウレベル電圧を出力する差動回路とを有し、
上記差動回路は入力ダイナミックレンジが広くなるよう、入力部にＤＭＯＳトランジスタを使用したことを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に液晶表示装置に実装したドライバＩＣに表示データを供給するための伝送方法を最適化し、新規な信号電送回路を採用して、低ノイズ化、省電力化を図った液晶表示装置に関する。
【０００２】
【従来の技術】
ＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）方式、あるいはＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）方式の液晶表示装置は、パソコン等の表示装置として広く使用されている。これらの液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する駆動回路とを備えている。
【０００３】
そして、このような液晶表示装置において、駆動回路は液晶表示パネルと異なる半導体基板上に集積回路として形成され、該半導体回路が形成されたシリコンチップを液晶表示パネルに実装する方法が用いられている。シリコンチップの実装方法として、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）を用いるものと、液晶表示パネルを形成する透明絶縁基板上に、シリコンチップを搭載する所謂フリップチップ方式（ＦＣＡ）が知られている。
【０００４】
各駆動回路に伝えられる表示データ等の信号は、プリント基板を用いる方法が一般的に用いられている。また、フリップチップ方式では、透明絶縁基板上に各シリコンチップ間を接続する配線が設けられ、信号が前段のシリコンチップから次段のシリコンチップに転送される所謂データ転送方式も用いられている。シリコンチップには接続端子（バンプ）が形成されており、データ転送方式では透明絶縁基板上の電極と電気的に接続される。シリコンチップ上に形成された駆動回路には、外部から接続端子を介して表示データ、制御信号、電源電圧等が入力し、駆動回路からは透明絶縁基板上の電極に液晶表示パネルを駆動する信号が出力する。
【０００５】
例えばノート型コンピュータや液晶ディスプレイに備わるＴＦＴ液晶パネルを駆動する駆動回路として、１画素の赤、青、緑（Ｒ，Ｇ，Ｂ）３色の各ドットについて６ビットで全１８ビットを高速に入力するとともに、これらのデジタルデータに基づいて６４階調で出力電圧を発生するものがある。ＣＭＯＳ回路を用いたインタフェースのデータ転送方式では、データ配線本数１８本で駆動周波数８１ＭＨｚといった非常に高速な信号の送受信が行われている。
【０００６】
近年、高速にデジタルデータを送受信するインタフェースとして、液晶表示装置においても、外部装置から入力する信号に小振幅差動信号が用いられている。このような小振幅差動信号を用いることで、ＣＭＯＳ回路を用いた伝送方法に比べて、消費電力の削減や入出力信号の電磁波干渉（ＥＭＩ）の低減を図ることが考えられる。そのため、次世代の液晶パネルがより高精細、大画面となるときに、信号本数増加や配線長増大に伴い、配線基板のコストアップや信号波高低下等の問題を解決するために、液晶表示装置において駆動回路に信号を送受信する方法として、小振幅差動信号を用いることが提唱されている。
【０００７】
高速な信号の送受信に小振幅な信号を用いることに関する従来技術を開示したものとして、「特許文献１」を挙げることができる。
【特許文献１】
特開平１１−２４２４６３号公報
【０００８】
【発明が解決しようとする課題】
液晶表示装置において駆動回路に信号を送受信する方法として、小振幅差動信号を用いる場合に、液晶表示装置として適切な信号配線をどのように設け、駆動回路を実装するかについて明確でない。また、小振幅差動信号を用いる場合に、実用上どのような問題があり、その解決手段はいかなるものかについても知られていない。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
【００１０】
即ち本発明は、液晶表示装置において、液晶表示パネルと、該液晶表示パネルを駆動する複数の駆動回路と、該駆動回路に信号を供給する配線とを具備し、上記駆動回路には上記配線に接続され表示データが小振幅差動信号で入力する入力回路と、上記表示データに従い階調電圧を出力する出力回路とを設け、上記入力回路に一定レベルの小振幅差動信号を入力するようにするものである。
【００１１】
上記構成により液晶表示装置の高速データ転送及び、低消費電力を実現する。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１３】
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１４】
図１は、本発明の実施の形態の液晶表示装置の概略構成を示すブロック図である。
【００１５】
１は液晶表示パネル、２は表示部である。表示部２に表示データに従い像が表示される。
【００１６】
３はコントローラである。コントローラ３には外部（コンピュータ等）から表示データ、制御信号等が入力する。コントローラ３は表示データ、制御信号等を受け、液晶表示パネル１での表示に適合したタイミングや順序で、表示データ、各種クロック信号、各種制御信号等を出力する。４は電源回路である。電源回路４は液晶表示パネル１を駆動するための各種の駆動電圧を発生する。
【００１７】
コントローラ３には配線基板４０に設けられた小振幅差動信号用配線５が接続している。コントローラ３は配線５に小振幅差動信号（以下、低振幅差動信号とも言う）を出力する。また小振幅差動信号用配線５はデータバスライン５ａと制御信号線５ｂとからなり、コントローラ３はデータバスライン５ａに表示データを小振幅差動信号で出力し、制御信号線５ｂには制御信号を小振幅差動信号で出力する。なお、液晶表示パネル１の駆動を制御する制御信号の内で小振幅差動信号として伝送されないものは、コントローラ３から制御信号線１６に出力される。コントローラ３が出力する制御信号としては、ドレインドライバ６が表示データを取り込むためのクロック信号、ドレインドライバ６から液晶表示パネルへの出力を切り替えるためのクロック信号、ゲートドライバ７を駆動するフレーム開始指示信号と順次走査信号を出力するためのゲートクロック信号などのタイミング信号がある。
【００１８】
また、電源回路４は正極階調電圧と負極階調電圧、対向電極電圧、走査信号電圧等を発生させ電源線１５に出力する。なお、図中各回路に必要な電源電圧を供給する電源線については、図を簡素化するために省略してあるが、各回路にはそれぞれ必要な電源電圧が供給されているものとする。
【００１９】
コントローラ３から出力した表示データは、データバスライン５ａを介してドレインドライバ６に送受信される（以下、伝送されるとも言う）。液晶表示装置から発生するノイズの対策や、従来の信号では安定した伝送の限界に近づいていたため、本実施の形態ではコントローラ３からドレインドライバ６間を小振幅差動信号の形式を用いて表示データを伝送している。
【００２０】
ドレインドライバ６（駆動回路）は表示部２の周辺に沿って、横方向（Ｘ方向）に配置されている。このドレインドライバ６の出力端子は液晶表示パネル１の映像信号線８に接続している。映像信号線８は図中Ｙ方向に延在し、Ｘ方向に複数本並列に配置されている。また、各映像信号線８は表示部２に設けられた複数の薄膜トランジスタ（ＴＦＴ）１０のドレイン電極に接続している。ドレインドライバ６は、データバスライン５ａから表示データを取り込み、表示データに従い階調電圧を映像信号線８に出力する。映像信号線８により液晶を駆動するための電圧（階調電圧）が薄膜トランジスタ１０に供給される。
【００２１】
なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像信号線８に接続される電極をドレインと称する。
【００２２】
表示部２周辺に沿って縦方向には、ゲートドライバ（走査回路）７が配置される。ゲートドライバ７の出力端子は液晶表示パネル１の走査信号線９に接続している。走査信号線９は図中Ｘ方向に延在し、薄膜トランジスタ１０のゲート電極に接続している。また、走査信号線９は図中Ｙ方向に複数本並列に配置される。ゲートドライバ７はコントローラ３から送られてくるフレーム開始指示信号およびシフトクロックに基づき、１水平走査期間毎に、順次、走査信号線９にハイレベルの走査電圧を供給する。薄膜トランジスタ１０はゲート電極に印加された走査電圧によりオンとオフが制御される。
【００２３】
液晶表示パネル１の表示部２は、マトリクス状に配置される画素部１１を有している。ただし、図１では図を簡略化するため１つの画素部１１だけを示している。各画素部１１は、薄膜トランジスタ１０と画素電極を有している。各画素部１１は隣接する２本の映像信号線８と、隣接する２本の走査信号線９との交差領域（４本の信号線で囲まれた領域）に配置される。
【００２４】
前述したように、走査信号線９にはゲートドライバ７から走査信号が出力している。この走査信号により薄膜トランジスタ１０がオン・オフする。映像信号線８には階調電圧が供給されており、薄膜トランジスタ１０がオンになると、映像信号線８から画素電極に階調電圧が供給される。画素電極に対向するように対向電極（コモン電極）が配置されており、画素電極と対向電極との間には液晶層（図示せず）が設けられている。なお、図１に示す回路図上では画素電極と対向電極との間は等価的に液晶容量が接続されているように表示した。
【００２５】
画素電極と対向電極との間に電圧を印加することにより液晶層の配向が変化する。液晶表示パネルでは液晶層の配向の変化により光の透過率が変化することを利用し表示が行われる。液晶表示パネル１が表示する画像は画素により構成される。画像を構成する各画素の階調は、画素電極に供給される電圧に従う。ドレインドライバ６は表示する階調を表示データで受け対応する階調電圧を出力する。そのため、液晶表示パネル１が表示する階調数の増加に従い、表示データのデータ量やデータバスライン５ａの本数や転送速度が増加する。
【００２６】
直流電圧を液晶に長時間印加すると液晶が劣化することが知られている。液晶の劣化を防止するため液晶層に印加する電圧の極性を周期的に反転させる交流化駆動が行われている。交流化駆動では対向電極に対して、画素電極に正極性、負極性の信号電圧が印加される。そのため、電源回路４は正極階調電圧生成回路と負極階調電圧生成回路を有している。ドレインドライバ６は交流化信号により、同じ表示データであっても正極性、負極性の階調電圧を選択する。
【００２７】
続いて図２に、ドレインドライバ６内部と小振幅差動信号用回路３０の概略ブロック図を示す。コントローラ３から出力した小振幅差動信号形式の表示データは配線基板４０に設けられたデータバスライン５ａを経てレシーバ回路３１に入力する。レシーバ回路３１は各ドレインドライバ６毎に配線基板４０上に設けられている。レシーバ回路３１は小振幅差動信号を変換（演算）し、ハイレベル電圧とロウレベル電圧とからなるドレインドライバ６内部の回路で利用可能な信号波形とする。なお、レシーバ回路３１の詳細については後述する。
【００２８】
図２では図を簡素化するためにデータバスライン５ａを６本の線で示しているが、表示データは小振幅差動信号で伝送され、伝送するデータ量に応じてデータバスライン５ａの本数が定められる。小振幅差動信号では２本（１ペア）で１信号が伝送される。また、１ペアの信号線を用い表示データはシリアルに伝送される。なお、図２ではデータバスライン５ａを６本の線で示したが、データバスライン５ａのペアは任意の数を選ぶことが可能である。５ｂは小振幅差動信号で伝送されるクロック信号線であり、小振幅差動信号の取り込み等のタイミングを示すクロック信号の伝送に用いられる。
【００２９】
レシーバ回路３１に入力したクロック信号はクロックコントローラ２３に伝送され、クロックコントローラ２３ではドレインドライバ６内部で用いられる内部クロックが出力する。
【００３０】
シリアル／パラレル変換回路３２では、シリアルに送られてくる小振幅差動信号をパラレルに変換する。そのため、ドレインドライバ６内部で、階調を６ビットで表す場合では、パラレルに変換された表示データを伝送する内部データバスライン２１は６本となる。なお、Ｒ、Ｇ、Ｂを１組として転送する場合には、合計１８本の内部データバスライン２１が用いられる。
【００３１】
シリアル／パラレル変換回路３２ではクロックコントローラ２３が出力する内部クロック信号に表示データを同期させて、該同期化した表示データを内部データバスライン２１に出力している。シフトレジスタ回路２２にもクロックコントローラ２３から内部クロック信号が入力しており、内部クロック信号に従って順次にタイミング信号が出力している。
【００３２】
データラッチ回路２４はタイミング信号が入力すると内部データバスライン２１上の表示データを取り込む。全てのデータラッチ回路２４に表示データが取り込まれた状態で、データラッチ回路２４の表示データがラインラッチ回路２５に取り込まれる。ラインラッチ回路２５はデコーダ回路２６に表示データを出力し、デコーダ回路２６には階調電圧生成回路２９から各階調電圧が入力しており、デコーダ回路２６では表示データに従った階調電圧が選択され、該選択された階調電圧は出力アンプ回路２７に入力する。さらに出力アンプ回路２７では階調電圧を電流増幅し液晶表示パネル１（図示せず）に出力する。１５は電圧供給線で階調電圧生成回路２９に必要な電圧を供給している。なお、図２では各回路への電源電圧を供給する配線については省略したが、各々の回路には必要な電圧が供給されている。また、１６は補助クロック信号線でクロック信号線５ｂとは別に、必要に応じてドレインドライバ６に任意のタイミングを伝達するよう設けられる。
【００３３】
図３に小振幅差動信号用回路３０を配線基板４０上に配置した構成を示す。配線基板４０に設けられた小振幅差動信号用配線５と接続端子４１とが接続されており、接続端子４１から小振幅差動信号が小振幅差動信号用回路３０に入力する。小振幅差動信号用回路３０にはレシーバ回路３１と、シリアル／パラレル変換回路３２、クロックコントローラ２３が設けられており小振幅差動信号は、ドレインドライバ６で利用可能な信号に変換さる。小振幅差動信号用回路３０とドレインドライバ６との間には配線４４が設けられ、出力端子４２から出力した信号は配線４４を経ての入力端子６３に伝えられる。なお、入力端子６３の下には重なるように接続端子４３が配線基板４０に設けられている。
【００３４】
ドレインドライバ６はフレキシブル基板に搭載され、テープキャリアパッケージ６０を構成している。テープキャリアパッケージ６０には前述した入力端子６３が設けられており、入力端子６３を経て信号がドレインドライバ６に入力する。ドレインドライバ６からは液晶表示パネル１を駆動する信号が出力する。ドレインドライバ６から出力する信号はテープキャリアパッケージ６０に設けられた出力端子（図示せず）を用いて液晶表示パネル１に伝えられる。
【００３５】
図３において、配線基板４０に設けられた小振幅差動信号用配線５は各小振幅差動信号用回路３０間を直線で結んでおり、小振幅差動信号用配線５のそれぞれの信号線はその配線長が同じになっている。小振幅差動信号では各信号を同じ条件で伝送することが必要であり、信号を伝える信号線の配線長をできるかぎり同じにすることが求められている。図３では、小振幅差動信号用回路３０はドレインドライバ６と独立に設けられており、小振幅差動信号用回路３０の入力端子はドレインドライバ６の位置等により制限されることはない、そのため、直線状の小振幅差動信号用配線５に対応して小振幅差動信号用回路３０の入力端子を設けることができるため、直線状に小振幅差動信号用配線５を設けることが可能である。
【００３６】
次に、図４を用いてドレインドライバ６内部に小振幅差動信号用回路３０を設けた場合を説明する。図４では、レシーバ回路３１、シリアル／パラレル変換回路３２、クロックコントローラ２３をドレインドライバ６の内部に設けている。
【００３７】
小振幅差動信号用回路３０をドレインドライバ６内部に一体で設けることで、小振幅差動信号用回路３０とドレインドライバ６との間の配線をドレインドライバ６内部の配線で形成することができ、接続端子等の構成を省略することが可能である。また、部品点数も減少し省力化や原価低減といった効果がある。
【００３８】
配線基板４０に設けられたデータバスライン５ａからレシーバ回路３１までには、引き出し線５ｃが設けられている。前述したように小振幅差動信号では配線の長さが各信号で同じであることが望ましいため引き出し配線５ｃの長さを信号によって不均一にならないよう形成する必要がある。しかしながら、図５（ａ）を用いて引き出し配線５ｃについて均一な長さとすることが困難である点を説明する。
【００３９】
配線基板４０にはドレインドライバ６と接続する接続端子４３が設けられているが、この接続端子４３と小振幅差動信号用配線５との間を接続するために引き出し配線５ｃが設けられる。接続端子４３の図中左端の接続端子４３−１と右端の接続端子４３−５とを比較すると、小振幅差動信号用配線５を設けるための幅のために引き出し線５ｃ１に対して引き出し線５ｃ５は長くなっている。さらに、接続端子４３の幅により接続端子４３−１は接続端子４３−５より左側にあることから、左側の任意の点から接続端子４３−５はより離れた位置にあることになる。そのため、接続端子４３−１までの配線に対して接続端子４３−５までの配線が長くなってしまう。
【００４０】
このように、小振幅差動信号用回路３０をドレインドライバ６内部に一体で設けた場合に、配線長が不均一になるという問題が生じる。そこで、図５（ｂ）に示す配線（以下一筆書き配線とも呼ぶ）を用いることとした。図５（ｂ）に示す小振幅差動信号用配線５は、配線基板４０の長辺方向に沿う方向（図中Ｘ方向）に伸びる配線部分５ｄと、長辺に交差する方向（図中Ｙ方向）に伸びる配線部分５ｅからなり、配線部分５ｅは接続端子４３に接続し、さらにＹ方向に連続して伸びている。すなわち、小振幅差動信号用配線５は配線基板４０の長辺方向に沿うよう伸びると共に、接続端子４３に接続するように蛇行している。
【００４１】
図５（ｂ）に示す小振幅差動信号用配線５は、接続端子４３に接続する配線が分岐する形状ではなく、接続端子４３間を一筆書きで結ぶように蛇行する形状をしている。小振幅差動信号用配線５の各信号線を平行して形成し、各線を同様に蛇行させることで信号線の配線長等の条件を同一に近づけることが可能である。
【００４２】
なお、図５（ｂ）では小振幅差動信号用配線５を５本の信号線で示したが、必要に応じた本数を設けることが可能である。また、５本の信号線のうち、中心の１本は定電圧の信号線とし両脇の信号線は２本でペアを構成している。また、等間隔で設けられている接続端子４３に比較して、ペアの信号線は間隔が狭まるように形成されている。このように信号線を形成することで、ノイズの影響を受けにくくすると共に、ペアの信号線にノイズの影響が同様に生じるようにしている。
【００４３】
図６に配線基板４０に小振幅差動信号用配線５を一筆書き配線で設け、テープキャリアパッケージ６０を液晶表示パネル１と配線基板４０とに実装した状態を示す。小振幅差動信号用配線５は、接続端子４３に接続した後も連続しているため、例えばテープキャリアパッケージ６０−１ではドレインドライバ６と重なるように小振幅差動信号用配線５が設けられることになる。また、テープキャリアパッケージ６０−１の右端の入力端子６３−ａとテープキャリアパッケージ６０−２の左端の入力端子６３−ｂとが小振幅差動信号用配線５で接続されている。
【００４４】
このように、小振幅差動信号用配線５を一筆書き配線で設けると、テープキャリアパッケージ６０の入力端子６３の並びが反対となるような２種類のテープキャリアパッケージが必要となり、組み立て作業時にテープキャリアパッケージの種類を確認する必要がある等、作業効率が悪化するという問題点が生じる。
【００４５】
次に図７を用いて、前述した問題点を解決するテープキャリアパッケージ６０の入力端子６３について説明する。図７は小振幅差動信号用配線５に接続する入力端子６３の１例を示したものである。ただし図中左端の端子ＳＢは端子の機能を制御する信号が入力される制御信号入力端子（バス反転端子）で小振幅差動信号が入力されるものではない。
【００４６】
図７（ａ）に示すテープキャリアパッケージ６０には入力端子ＬＶ０Ａ、ＬＶ０ＢからＬＶ５Ａ、ＬＶ５Ｂまで、中心に位置するクロック信号入力端子ＣＬ２Ａ、ＣＬ２Ｂを含めて１４個の入力端子が形成されている。各入力端子はＡとＢとで２本毎のペアを構成しており、入力端子は７ペア存在する。各入力端子の機能は一定ではなく、制御信号端子ＳＢに入力する信号の値によりその機能が変化する。
【００４７】
図７（ｂ）は制御信号端子ＳＢにハイレベル信号（ＳＢ＝“Ｈ”）が入力した場合で、入力端子ＬＶ０Ａ、ＬＶ０Ｂはダミー端子ＤＵＭＭＹとなり、入力端子ＬＶ５Ｂは信号ＬＶ４−入力用端子となり、入力端子ＬＶ５Ａは信号ＬＶ４＋入力用端子となる。次に図７（ｃ）に示すように制御信号端子ＳＢにロウレベル信号（ＳＢ＝“Ｌ”）が入力した場合で、入力端子ＬＶ０Ａは信号ＬＶ４−入力用端子となり、入力端子ＬＶ０Ｂは信号ＬＶ４＋入力用端子となり、入力端子ＬＶ５Ａ、ＬＶ５Ｂはダミー端子ＤＵＭＭＹとなる。このとき、中心に位置するクロック信号入力端子ＣＬ２Ａ、ＣＬ２Ｂはクロック信号入力端子のままである。なお、ダミー端子ＤＵＭＭＹとは、小振幅差動信号として取り扱われる信号が入力しない端子の意味で、階調数や画素数が増加した場合に、制御信号等により小振幅差動信号用入力端子として働くように切り換え可能に構成することも可能である。
【００４８】
このように、制御信号端子ＳＢを設けて入力端子の機能を反転させることで、小振幅差動信号用配線５を一筆書き配線で設けた場合でも、１種類のテープキャリアパッケージ６０を用いて組み立て作業を行い、液晶表示装置の完成後に信号によって、２種類の端子機能を有するテープキャリアパッケージ６０を実現することが可能である。
【００４９】
次に図８に２つのテープキャリアパッケージ６０−１と６０−２の接続端子６３をＳ字に蛇行する小振幅差動信号用配線５について説明する。図８に示す小振幅差動信号用配線５では、テープキャリアパッケージ６０−１の左端の入力端子６３ｃ−１とテープキャリアパッケージ６０−２の左端の入力端子６３ｃ−２とが接続されており、テープキャリアパッケージ６０−１と６０−２の間で入力端子の機能を反転させる必要がない。ただし、テープキャリアパッケージ６０−１と６０−２の間で図中縦方向（Ｙ方向）に多数の小振幅差動信号用配線５を設けるため、配線領域が広くなるといった問題点が生じる。
【００５０】
次に図９に入力端子６３を小振幅差動信号用配線５が並ぶ方向（Ｙ方向）と同じ方向に並べて設けることで、小振幅差動信号用配線５を直線で設ける構成を示す。小振幅差動信号用配線５はテープキャリアパッケージ６０の左右の端部（図中では左端）に設けられた入力端子６３により接続される。入力端子６３からドレインドライバ６の入力パッド６４までテープキャリアパッケージ６０に設けられた配線により接続され、信号がドレインドライバ６に伝えられる。なお、小振幅差動信号用配線５はドレインドライバ６の下側に重なるように設けられている。
【００５１】
次に図１０に蛇行する小振幅差動信号用配線５の液晶表示パネル１側の配線をテープキャリアパッケージ６０上に形成した構成を示す。配線基板４０に設けられた小振幅差動信号用配線５は入力端子６３でテープキャリアパッケージ６０に形成された配線６７に接続される、配線６７は入力パッド６４でドレインドライバ６と接続され、その後、配線基板４０側に引き出され、再度入力端子６３で配線基板４０側の小振幅差動信号用配線５に接続される。
【００５２】
次に図１１を用いて、小振幅差動信号用配線を液晶表示パネル１に設け、ドレインドライバ６を直接液晶表示パネル１上に搭載する場合を説明する。小振幅差動信号用配線７５は図中横方向（Ｘ方向）に沿って伸び、液晶表示パネル上の接続端子７３の間を接続している。また、ドレインドライバ６にも小振幅差動信号用配線６５が設けられており、図中左側の接続端子７３−ａから入力した信号は、ドレインドライバ６に設けられた小振幅差動信号用配線６５を伝わり、右側の接続端子７３−ｂから小振幅差動信号用配線７５に伝えられる。
【００５３】
右側のドレインドライバ６−２は静電対策配線７１を説明するため、搭載される位置の輪郭を点線で示している。静電対策配線７１はドレインドライバ６の出力パッド６６に接続され、液晶表示パネル１の端部まで引き出されている。他方、出力パッド６６には、引き出し配線７２が接続されているが、引き出し配線７２の先は映像信号線や画素部の薄膜トランジスタ（図示せず）に接続されている。そのため、薄膜トランジスタを静電破壊から守るために、製造工程途中では静電対策配線７１は液晶表示パネル１の端部の外側で共通に接続されている。静電対策配線７１と交差するように小振幅差動信号用配線７５が設けられるために、図１１では交差部分はドレインドライバ６側に設けられ小振幅差動信号用配線６５としている。
【００５４】
前述したように、小振幅差動信号では各信号を同じ条件で伝送することが必要であり、小振幅差動信号用配線５のそれぞれの信号線はその配線長をできるかぎり同じにするよう工夫されている。そのため、小振幅差動信号用配線５は分岐することなく接続端子４３に接続するよう蛇行している。小振幅差動信号用配線５は蛇行することで、図１２に示すようにドレインドライバ６と重なって配線されることになる。さらには、小振幅差動信号用回路３０にも重なっている。
【００５５】
次に、小振幅差動信号用配線５と小振幅差動信号用回路３０とが重なっていることにより生じる問題点について説明する。
【００５６】
小振幅差動信号は振幅が小さく、ノイズに弱いために差動にしている。また、小振幅差動信号では周波数が速いと配線経路の長さを均一にする必要がある。そのため前述したように小振幅差動信号用配線５を蛇行した配線としている。これにより長さの不均一がなくなり配線でのスキューを無くすことができる。しかし蛇行した小振幅差動信号用配線５ではスキューは均一になるものの図１２のようにチップ内部の回路と配線の干渉が起きる。また、配線によっては干渉が起きるチップと起きないチップとが生じる。干渉が起きるチップと起きないチップとがあると一部の差動信号だけにカップリングノイズが乗る結果となる。入力差動部のレンジが一定なことは回路が安定に動作するための条件であるが、一部の差動信号だけにカップリングノイズが乗ると、各信号の位相は合ってもレベルが違うことになる。差動入力部は常に一定のレベルで入力されれば安定な動作を得ることができるが、蛇行した小振幅差動信号用配線５では、それができなくなる問題が生じた。
【００５７】
また小振幅差動信号は振幅が小さいことから配線容量やドライバの入力容量に対して充放電時間が短くできるので高速化に適している。その意味からも大型パネルの配線に適している。また転送路の充放電電流が減り電流の経路はトランスミッタから出てトランスミッタに戻るために電流経路の不整合もなくＥＭＩにも強くなる。また大型になると基板が大型化して配線での電源電圧降下や差動振幅の低下が発生する。図１３はその影響を示したものである。電源電圧降下は電源から遠くなるほどドライバ自身の消費電流で降下して更に基板の配線抵抗で差動振幅が小さくなっていくし差動の振幅も小さくなっていく。差動信号の安定な入力範囲を超えることは差動出力の波形が変るので次段インバータの動作点をずらし結果としてレシーバの出力位相ずれを引き起こす。また、入力レンジのずれが大きいと動作不能になる。
【００５８】
小振幅差動信号用配線５を蛇行させることにより生じる問題点や、基板が大型化して配線での電源電圧降下や差動振幅の低下が発生する問題点を解決するために、レシーバ回路３１にレベルシフト回路３４を設けることとした。図１４にレベルシフト回路３４を備えたレシーバ回路３１を示す。図１４に示す回路では、差動入力部３５で常に一定の入力レンジを確保すべくレベルシフト回路３４が設けられている。以下図１４に示す回路の動作を説明する。なお、図１４に示す回路ではＰＭＯＳ入力のタイプであるがＮＭＯＳ入力方式を用いることも可能である。
【００５９】
まず、安定動作レンジに対して入力波形電圧が高い場合について図１５を用いて説明する。図１５（ａ）に示すように、安定動作レンジＳＲに対して入力信号Ｖｉが高電圧になっている。トランジスタＭ１にはＩｄなる電流が流れるようにしてあるが入力信号Ｖｉのレンジが高い場合には、入力になるＰＭＯＳトランジスタのＭ２とＭ５がカットオフ近傍になりＮＭＯＳトランジスタＭ３とＭ４にＩｄ３（Ｍ３に流れる電流）とＩｄ４（Ｍ４に流れる電流）なる電流が流れる。トランジスタＭ１は定電流源となるので電流ＩｄはＩｄ３＋Ｉｄ４になる。ところでトランジスタＭ６、Ｍ９のゲート電極には電圧ＶＣＣが入力し、トランジスタＭ７、Ｍ８のゲート電極には電圧ＧＮＤが入力しているので、これらトランジスタＭ６〜Ｍ９は一定の抵抗値ｇｍを持つ抵抗として動作する。この抵抗値ｇｍにＩｄ３、Ｉｄ４なる電流が流れるので。Ｖｏ＋、Ｖｏ−なる差動電圧が発生する。またトランジスタＭ１０、Ｍ１１は電圧Ｖｏ＋、Ｖｏ−がゲート電極に入力するので補完の関係になる。そのためトランジスタＭ６〜Ｍ１０で差動入力部３５に対して一定のオフセット電圧Ｖ２を発生できる。
【００６０】
次に安定動作レンジに対して入力波形電圧が低い場合について図１６を用いて説明する。図１６でも同様にトランジスタＭ１にはＩｄなる電流が流れる。トランジスタＭ６〜Ｍ１０の抵抗値ｇｍの分圧で発生する電圧Ｖ２は入力信号Ｖｉが高いときと同じ電圧を発生できる。つまり差動入力部３５には常に一定のレンジで差動電圧が供給されるので入力の差動電圧のダイナミックレンジに影響を受けないレシーバ回路３１が実現できる。
【００６１】
差動入力部３５の入力レンジが一定であればインバータ入力は一定波形となり動作点がずれることもない。よってレシーバ回路３１での変換スキューは発生せず高速動作に対応できる。
【００６２】
図１７に差動信号にカップリングノイズＣＮが入ってきた場合のレベルシフト回路３４無しの動作を示す。差動電圧が入力されるとレシーバ出力はそれに応じたＨ、Ｌレベルの信号ＯＵＴを出力するのであるが差動動作の安定入力レンジを超えるため差分電圧は正常にも関わらず、カップリングノイズＣＮを受けた部分は差動入力部で反応不能になる。このことは図１３に示すの電圧分布に偏りがある場合でも同じことが言える。
【００６３】
次にレベルシフト回路３４を設けた場合を図１８に示す。差分の電圧も正常でレシーバ出力も正常に動作できることがわかる。
【００６４】
また図１４に示すようにレシーバ回路３１はスタンバイ信号バーＳＴＢＹにより省電力化する機能も有している。つまりスタンバイ信号バーＳＴＢＹによりレベルシフタ部３４のトランジスタＭ１に流れる電流を遮断し、スイッチＳＷ１をスタンバイ信号バーＳＴＢＹがロウレベルでオフとなる素子とすることで、差動入力部の電流源もスイッチＳＷ１で遮断し、スイッチＳＷ３でトランジスタＭ１２の電流を遮断し、スイッチＳＷ２で高抵抗Ｈｉｚを安定レベルにしてレシーバ出力を固定して電流を省く機能をいれている。この回路によりレシーバにとって不要な時間はこの回路全てを切ることで消費電流を低減することができ低消費電力に寄与しこれにより動作率が下がり信頼性が上がる。
【００６５】
更に、図１９のように入力ダイナミックレンジを上げる手段として、差動入力部の入力対トランジスタＭ１３、Ｍ１４をデップレッションＭＯＳトランジスタにすることも可能である。入力部をデップレッションＭＯＳトランジスタとすることで、閾値電圧を高くすることができ、入力信号の電圧が比較的高い場合でも信号入力が可能である。
【００６６】
【発明の効果】
以上説明したように、本発明によればノイズの影響を減少させることができ、また電源インピーダンスや配線抵抗の影響を低減させ安定した高速動作を可能にすることができる。また、スタンバイ機能により低消費電力が実現し、対ノイズや対寿命に関して信頼性が向上するドライバ及びそれを実装した液晶表示装置が実現する。
【図面の簡単な説明】
【図１】本発明の実施の形態である液晶表示装置の概略構成を示すブロック図である。
【図２】本発明の実施の形態である液晶表示装置のドレインドライバの概略ブロック図である。
【図３】本発明の実施の形態である液晶表示装置の概略構成を示すブロック図である。
【図４】本発明の実施の形態である液晶表示装置のドレインドライバの概略ブロック図である。
【図５】本発明の実施の形態である液晶表示装置の信号線の概略図である。
【図６】本発明の実施の形態である液晶表示装置の概略構成を示すブロック図である。
【図７】本発明の実施の形態である液晶表示装置の駆動回路の入力端子を示す概略図である。
【図８】本発明の実施の形態である液晶表示装置の概略構成を示すブロック図である。
【図９】本発明の実施の形態である液晶表示装置の概略構成を示すブロック図である。
【図１０】本発明の実施の形態である液晶表示装置の概略構成を示すブロック図である。
【図１１】本発明の実施の形態である液晶表示装置の概略構成を示すブロック図である。
【図１２】本発明の実施の形態である液晶表示装置の駆動回路と信号線とを示す概略図である。
【図１３】本発明の実施の形態である液晶表示装置の信号波形を示す概略図である。
【図１４】本発明の実施の形態である液晶表示装置の入力回路の概略図である。
【図１５】本発明の実施の形態である液晶表示装置の入力回路と動作を説明するの概略図である。
【図１６】本発明の実施の形態である液晶表示装置の入力回路と動作を説明するの概略図である。
【図１７】本発明の実施の形態である液晶表示装置の信号波形を説明するの概略図である。
【図１８】本発明の実施の形態である液晶表示装置の信号波形を説明するの概略図である。
【図１９】本発明の実施の形態である液晶表示装置の駆動回路の入力部を説明するの概略図である。
【符号の説明】
１…液晶表示パネル、２…表示部、３…コントローラ、４…電源回路、５…データバスライン、６…ドレインドライバ、７…ゲートドライバ、８…映像信号線、９…ゲート信号線、１０…薄膜トランジスタ、１１…画素部、２０…入力ラッチ回路、２１…内部データバスライン、２２…シフトレジスタ、２３…クロックコントローラ、２４…データラッチ回路、２５…ラインラッチ回路、２６…デコーダ回路、２７…出力アンプ回路、２８…データ反転信号線、３０…小振幅差動信号用回路、３１…レシーバ回路、３２…シリアルパラレル変換回路、３４…レベルシフト回路、３５…差動入力回路。
【図１】
2004325820.tif 000003
【図２】
2004325820.tif 000004
【図３】
2004325820.tif 000005
【図４】
2004325820.tif 000006
【図５】
2004325820.tif 000007
【図６】
2004325820.tif 000008
【図７】
2004325820.tif 000009
【図８】
2004325820.tif 000010
【図９】
2004325820.tif 000011
【図１０】
2004325820.tif 000012
【図１１】
2004325820.tif 000013
【図１２】
2004325820.tif 000014
【図１３】
2004325820.tif 000015
【図１４】
2004325820.tif 000016
【図１５】
2004325820.tif 000017
【図１６】
2004325820.tif 000018
【図１７】
2004325820.tif 000019
【図１８】
2004325820.tif 000020
【図１９】
2004325820.tif 000021