(57)【要約】【課題】高精度のパルスを発生するパルス発生装置を提供する。【解決手段】エミッタが共通接続され第１の電流源によって駆動される第１乃至第４のトランジスタと、各トランジスタのベース間を接続する第１乃至第３の抵抗と、第２のトランジスタのベースに接続された第２の電流源と、第３のトランジスタのベースに接続された第３の電流源と、第１及び第４のトランジスタのベース間に差動信号を入力する入力部と、第２のトランジスタのコレクタに接続された第１の出力端子と、第３のトランジスタのコレクタに接続された第２の出力端子とを備える。【選択図】  図１
2004187113.tif 000002
【特許請求の範囲】
【請求項１】
エミッタが共通接続され第１の電流源によって駆動される第１乃至第４のトランジスタと、
前記第１のトランジスタ及び前記第２のトランジスタのベース間を接続する第１の抵抗と、
前記第２のトランジスタ及び前記第３のトランジスタのベース間を接続する第２の抵抗と、
前記第３のトランジスタ及び前記第４のトランジスタのベース間を接続する第３の抵抗と、
前記第２のトランジスタのベースに接続された第２の電流源と、
前記第３のトランジスタのベースに接続された第３の電流源と、
前記第１のトランジスタのベースと前記第４のトランジスタのベース間に差動信号を入力する入力部と、
前記第２のトランジスタのコレクタに接続された第１の出力端子と、
前記第３のトランジスタのコレクタに接続された第２の出力端子と、
を具備することを特徴とするパルス発生装置。
【請求項２】
前記第１及び第２の出力端子に、さらに第１の差動対と第２の差動対と、前記第１及び第２の差動対に変調信号を入力する変調信号入力部で構成される乗算回路を装荷する、
ことを特徴とする請求項１に記載のパルス発生装置。
【請求項３】
差動信号を入力する前記入力部として低い周波数のシンセサイザを利用する、ことを特徴とする請求項１に記載のパルス発生装置。
【請求項４】
エミッタが共通接続され第１の電流源によって駆動される第１乃至第６のトランジスタと、
前記第１のトランジスタ及び前記第２のトランジスタのベース間を接続する第１の抵抗と、
前記第２のトランジスタ及び前記第３のトランジスタのベース間を接続する第２の抵抗と、
前記第３のトランジスタ及び前記第４のトランジスタのベース間を接続する第３の抵抗と、
前記第４のトランジスタ及び前記第５のトランジスタのベース間を接続する第４の抵抗と、
前記第５のトランジスタ及び前記第６のトランジスタのベース間を接続する第５の抵抗と、
前記第２のトランジスタのベースに接続された第２の電流源と、
前記第３のトランジスタのベースに接続された第３の電流源と、
前記第４のトランジスタのベースに接続された第４の電流源と、
前記第５のトランジスタのベースに接続された第５の電流源と、
前記第１のトランジスタのベースと前記第６のトランジスタのベース間に差動信号を入力する入力部と、
前記第２のトランジスタのコレクタと前記第４のトランジスタのコレクタを接続された第１の出力端子と、
前記第３のトランジスタのコレクタと前記第５のトランジスタのコレクタを接続された第２の出力端子と、
を具備することを特徴とするパルス発生装置。
【請求項５】
差動信号を入力する前記入力部として低い周波数のシンセサイザを利用する、ことを特徴とする請求項４に記載のパルス発生装置。
【請求項６】
エミッタを共通接続され第１の電流源によって駆動されるＮ個（但し、Ｎは４以上の偶数）のトランジスタと、
Ｊ番目とＪ＋１番目（但し、Ｊは１からＮ−１までの整数）のトランジスタのベース間に接続されているＮ−１個の抵抗と、
Ｋ番目（但し、Ｋは２からＮ／２までの整数を組み合わせた数列）のトランジスタのベースに接続されている電流源と、
Ｐ番目（但し、Ｐ＝Ｎ＋１−Ｋ）のトランジスタのベースに接続されている電流源と、
１番目とＮ番目のトランジスタのベース間に差動信号を入力する入力部と、
Ｌ番目（但し、Ｌは２からＮ−２までの偶数）のトランジスタのコレクタを共通接続した第１の出力端子と、
Ｍ番目（但し、Ｍは３からＮ−１までの奇数）のトランジスタのコレクタを共通接続した第２の出力端子と、
を具備することを特徴とするパルス発生装置。
【請求項７】
差動信号を入力する前記入力部として低い周波数のシンセサイザを利用する、ことを特徴とする請求項６に記載のパルス発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パルスを発生するパルス発生装置に係り、特に、ＵＷＢ（Ｕｌｔｒａ  Ｗｉｄｅ  Ｂａｎｄ：ウルトラ・ワイド・バンド）伝送用のインパルス信号として利用されるパルスを発生するパルス発生装置に関する。
【０００２】
さらに詳しくは、本発明は、小型化及び半導体集積回路に適した低電圧動作が可能なパルス発生回路に係り、特に、ＵＷＢ通信に使用されるパルスを半導体集積回路を用いて実現するパルス発生装置に関する。
【０００３】
【従来の技術】
複数のコンピュータを接続してＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）を構成することにより、ファイルやデータなどの情報の共有化、プリンタなどの周辺機器の共有化を図ったり、電子メールやデータ・コンテンツの転送などの情報の交換を行なったりすることができる。
【０００４】
最近では、無線ＬＡＮが注目されている。この種の無線ＬＡＮによれば、オフィスなどの作業空間において、有線ケーブルの大半を省略することができるので、パーソナル・コンピュータ（ＰＣ）などの通信端末を比較的容易に移動させることができる。また、無線ＬＡＮシステムの高速化、低価格化に伴い、その需要が著しく増加してきている。特に最近では、人の身の回りに存在する複数の電子機器間で小規模な無線ネットワークを構築して情報通信を行なうために、パーソナル・エリア・ネットワーク（ＰＡＮ）の導入の検討が行なわれている。
【０００５】
また最近では、ＳＳ（Ｓｐｒｅａｄ  Ｓｐｅｃｔｒｕｍ：スペクトル拡散）方式を適用した無線ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）システムが実用化されている。また、ＰＡＮなどのアプリケーションを対象として、ＳＳ方式を応用したＵＷＢ伝送方式が提案されている。
【０００６】
ＳＳ方式の一種であるＤＳ（Ｄｉｒｅｃｔ  Ｓｐｒｅａｄ：直接拡散）方式は、送信側において、情報信号にＰＮ（Ｐｓｅｕｄｏ  Ｎｏｉｓｅ：疑似雑音）符号と呼ばれるランダム符号系列を乗算することにより占有帯域を拡散して送信し、受信側において、受信した拡散情報信号にＰＮ符号を乗算することにより逆拡散して情報信号を再生する。
【０００７】
ＵＷＢ伝送方式には、ＤＳの情報信号の拡散速度を極限まで高くしたＤＳ−ＵＷＢ方式と、数１００ピコ秒程度の非常に短い周期のインパルス信号列を用いて情報信号を構成して、この信号列の送受信を行なうインパルス−ＵＷＢ方式の２種類がある。
【０００８】
ＤＳ−ＵＷＢ方式はＰＮ符号速度によってスペクトラムを制御可能であるが、論理回路をＧＨｚオーダの高速に動作させる必要性があることから消費電力が増加し易いという問題がある。一方、インパルス−ＵＷＢ方式はパルス発生器と低速の論理回路の組み合わせで構成できるので消費電流を低減できるというメリットがあるが、パルス発生器でスペクトラムを制御することが難しいという問題がある。
【０００９】
また、どちらの方式も例えば３ＧＨｚから１０ＧＨｚという超高帯域な周波数帯域に拡散して送受信を行なうことにより高速データ伝送を実現する。その占有帯域幅は、占有帯域幅をその中心周波数（例えば１ＧＨｚ〜１０ＧＨｚ）で割った値がほぼ１になるようなＧＨｚオーダの帯域であり、いわゆるＷ−ＣＤＭＡやｃｄｍａ２０００方式、並びにＳＳ（Ｓｐｒｅａｄ  Ｓｐｅｃｔｒｕｍ）やＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式を用いた無線ＬＡＮにおいて通常使用される帯域幅と比較しても超広帯域なものとなっている。
【００１０】
インパルス−ＵＷＢ方式において用いられるインパルス信号は非常に細いパルスであるため、周波数スペクトル的には非常に広い帯域を使用することになる。これにより、入力された情報信号が、各周波数領域においては雑音レベル以下の電力しか持たないことになる。また、変調方式としては、パルス間の位置により符号を表現するＰＰＭ（Ｐｕｌｓｅ  Ｐｏｓｉｔｉｏｎ  Ｍｏｄｕｌａｔｉｏｎ：パルス位置変調）や、パルスの位相変化により符号を表現する位相変調（Ｂｉｐｈａｓｅ  Ｍｏｄｕｌａｔｉｏｎ）、振幅変調などが考えられている。
【００１１】
インパルス−ＵＷＢに用いられるパルスとは、広帯域の周波数スペクトラムを持つ信号であり、時間領域は、例えば下式で表される波形となる。
【００１２】
【数１】
2004187113.tif 000003
【００１３】
例えば、トリガーパルスジェネレータのトリガーパルスによりパルスを発生させる回路が挙げられる（例えば、特許文献１を参照のこと）。このタイプのパルス発生回路では、トランジスタのコレクタ−エミッタ間にアバランシェ・ブレークダウンを開始させ、これによって生じたサージ電流がコレクタに接続された先端開放の同軸遅延線の開放端で反射して往復の遅延時間を経た後にコレクタを遮断するので、出力端子には正のパルス電圧が発生する。この正のパルス電圧がエミッタに接続された先端短絡の同軸遅延線の短絡端で反射する際に反転して負のパルス電圧となり、往復の遅延時間を経た後に出力端子に現れるので、結果として合成された電圧波形はパルス波形になるというものである。
【００１４】
しかしながら、このタイプのパルス発生回路では、パルスの生成に同軸ケーブルと同じ構造からなる遅延線を用いているため、小型化、及び半導体集積回路に適していない。また、アバランシェ・ブレークダウンによるサージ電流を利用しているためブレークダウン電圧以上の例えば５０Ｖ程度の高い電源電圧を必要とするので、低電圧化に適していないという問題点がある。
【００１５】
また、バイフェーズ位相変調（Ｂｉ−ｐｈａｓｅ  Ｍｏｄｕｌａｔｉｏｎ）方式を実現するためのパルス発生回路について幾つかの提案がなされている（例えば、特許文献２又は特許文献３を参照のこと）。しかしながら、これらは、遅延時間の異なるパルスを発生させるために、ゲートを数段直列接続した構成となっている。この場合、回路使用時の雰囲気の影響により動作が変化するので、精度のよい遅延を生成することが困難である。この遅延時間の変化によってスペクトラムが変化し易く、インパルス−ＵＷＢ方式の課題となっている。
【００１６】
【特許文献１】
米国特許第３，９９７，８４３号明細書
【特許文献２】
ＷＯ０１／９３４４１
【特許文献３】
ＷＯ０１／９３５２０
【００１７】
【発明が解決しようとする課題】
本発明の目的は、ＵＷＢ伝送用のインパルス信号として利用される高精度のパルスを発生することができる、優れたパルス発生装置を提供することにある。
【００１８】
本発明のさらなる目的は、小型化及び半導体集積回路に適した低電圧動作が可能な、優れたパルス発生装置を提供することにある。
【００１９】
【課題を解決するための手段及び作用】
本発明は、上記課題を参酌してなされたものであり、その第１の側面は、
エミッタが共通接続され第１の電流源によって駆動される第１乃至第４のトランジスタと、
前記第１のトランジスタ及び前記第２のトランジスタのベース間を接続する第１の抵抗と、
前記第２のトランジスタ及び前記第３のトランジスタのベース間を接続する第２の抵抗と、
前記第３のトランジスタ及び前記第４のトランジスタのベース間を接続する第３の抵抗と、
前記第２のトランジスタのベースに接続された第２の電流源と、
前記第３のトランジスタのベースに接続された第３の電流源と、
前記第１のトランジスタのベースと前記第４のトランジスタのベース間に差動信号を入力する入力部と、
前記第２のトランジスタのコレクタに接続された第１の出力端子と、
前記第３のトランジスタのコレクタに接続された第２の出力端子と、
を具備することを特徴とするパルス発生装置である。
【００２０】
本発明の第１の側面に係るパルス発生装置では、第２のトランジスタのコレクタが第１の出力端子に接続され、第３のトランジスタのコレクタが第２の出力端子に接続されている。第１のトランジスタと第４のトランジスタのコレクタ電流は出力に供与しないところが、この回路の特徴になっており、入力電圧Ｖｉｎがゼロクロスするときに出力電流にパルスを発生することができる。
【００２１】
したがって、本発明の第１の側面に係るパルス発生回路によれば、ＵＷＢ伝送用のインパルス信号として利用されるモノサイクル・パルスを発生することができる。
【００２２】
また、本発明の第１の側面によれば、パルス発生回路をバイポーラ型トランジスタで構成することができるので、半導体集積回路により構成して小型化を実現することができる。また、従来例に見られるような高電圧が不要なので、３Ｖ以下の低電圧動作が可能になる。
【００２３】
また、前記第１及び第２の出力端子に、さらに第１の差動対と第２の差動対と、前記第１及び第２の差動対に変調信号を入力する変調信号入力部で構成される乗算回路を装荷するようにしてもよい。
【００２４】
この場合、モノサイクル・パルスの極性を反転させる機能を追加することができる。すなわち、変調信号の極性によってモノサイクル・パルスの極性を反転することができるので、高精度のバイフェーズのデータ変調を行なえるようにしたパルス発生及び変調回路が実現する。
【００２５】
ここで、差動信号を入力する前記入力部として低い周波数のシンセサイザを利用することができる。この結果、低消費電力化、並びに仮に漏洩が生じてもフィルタで容易に低減させることができるという効果が得られる。
【００２６】
また、本発明の第２の側面は、
エミッタが共通接続され第１の電流源によって駆動される第１乃至第６のトランジスタと、
前記第１のトランジスタ及び前記第２のトランジスタのベース間を接続する第１の抵抗と、
前記第２のトランジスタ及び前記第３のトランジスタのベース間を接続する第２の抵抗と、
前記第３のトランジスタ及び前記第４のトランジスタのベース間を接続する第３の抵抗と、
前記第４のトランジスタ及び前記第５のトランジスタのベース間を接続する第４の抵抗と、
前記第５のトランジスタ及び前記第６のトランジスタのベース間を接続する第５の抵抗と、
前記第２のトランジスタのベースに接続された第２の電流源と、
前記第３のトランジスタのベースに接続された第３の電流源と、
前記第４のトランジスタのベースに接続された第４の電流源と、
前記第５のトランジスタのベースに接続された第５の電流源と、
前記第１のトランジスタのベースと前記第６のトランジスタのベース間に差動信号を入力する入力部と、
前記第２のトランジスタのコレクタと前記第４のトランジスタのコレクタを接続された第１の出力端子と、
前記第３のトランジスタのコレクタと前記第５のトランジスタのコレクタを接続された第２の出力端子と、
を具備することを特徴とするパルス発生装置である。
【００２７】
本発明の第２の側面に係るパルス発生装置では、第２のトランジスタと第４のトランジスタのコレクタが第１の出力端子に接続され、第３のトランジスタ２３と第５のトランジスタのコレクタが第２の出力端子に接続されている。第１のトランジスタと第６のトランジスタのコレクタ電流は出力に供与しないところが、このパルス発生装置の特徴になっており、入力電圧Ｖｉｎがゼロクロスするときに出力電流にパルスを発生する。
【００２８】
したがって、本発明の第２の側面に係るパルス発生回路によれば、ＵＷＢ伝送用のインパルス信号として利用される２サイクル・パルスを発生することができる。
【００２９】
また、本発明の第２の側面によれば、パルス発生回路をバイポーラ型トランジスタで構成することができるので、半導体集積回路により構成して小型化を実現することができる。また、従来例に見られるような高電圧が不要なので、３Ｖ以下の低電圧動作が可能になる。
【００３０】
勿論、パルス発生装置を構成するトランジスタの個数並びにこれに対応する抵抗及び電流源を追加していくことにより、ＵＷＢ伝送のインパルス信号として利用可能な任意のサイクル数のパルスを発生するパルス発生装置を構成することができる。
【００３１】
ここで、差動信号を入力する前記入力部として低い周波数のシンセサイザを利用することができる。この結果、低消費電力化、並びに仮に漏洩が生じてもフィルタで容易に低減させることができるという効果が得られる。
【００３２】
また、本発明の第３の側面は、
エミッタを共通接続され第１の電流源によって駆動されるＮ個（但し、Ｎは４以上の偶数）のトランジスタと、
Ｊ番目とＪ＋１番目（但し、Ｊは１からＮ−１までの整数）のトランジスタのベース間に接続されているＮ−１個の抵抗と、
Ｋ番目（但し、Ｋは２からＮ／２までの整数を組み合わせた数列）のトランジスタのベースに接続されている電流源と、
Ｐ番目（但し、Ｐ＝Ｎ＋１−Ｋ）のトランジスタのベースに接続されている電流源と、
１番目とＮ番目のトランジスタのベース間に差動信号を入力する入力部と、
Ｌ番目（但し、Ｌは２からＮ−２までの偶数）のトランジスタのコレクタを共通接続した第１の出力端子と、
Ｍ番目（但し、Ｍは３からＮ−１までの奇数）のトランジスタのコレクタを共通接続した第２の出力端子と、
を具備することを特徴とするパルス発生装置である。
【００３３】
本発明の第３の側面に係るパルス発生装置では、装置両端のトランジスタのコレクタ電流が出力に供与しないところが特徴になっており、入力電圧Ｖｉｎがゼロクロスするときに出力電流にパルスを発生する。したがって、本発明の第３の側面に係るパルス発生回路によれば、ＵＷＢ伝送用のインパルス信号として利用されるＮサイクルのパルスを発生することができる。
【００３４】
また、本発明の第３の側面によれば、パルス発生回路をバイポーラ型トランジスタで構成することができるので、半導体集積回路により構成して小型化を実現することができる。また、従来例に見られるような高電圧が不要なので、３Ｖ以下の低電圧動作が可能になる。
【００３５】
ここで、差動信号を入力する前記入力部として低い周波数のシンセサイザを利用することができる。この結果、低消費電力化、並びに仮に漏洩が生じてもフィルタで容易に低減させることができるという効果が得られる。
【００３６】
なお、Ｎサイクルのパルスを発生するために電流源はＮ−２個存在するのが理想的であるが、必須ではない。例えば電流源の個数Ｎ＝６の回路では、Ｋ＝２，５又はＫ＝３，４のトランジスタで構成すればモノサイクル・パルス発生用の回路になり、Ｋ＝２，３，４，５とすれば２サイクル・パルス発生用の回路となる。但し、電流源を左右対称に配置することは必須なので、伝流源の個数は偶数に限られる。
【００３７】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。
【００３８】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態について詳解する。
【００３９】
第１の実施形態：
図１には、本発明の第１の実施形態に係るパルス発生回路を示している。図示のパルス発生回路は、それぞれのエミッタが共通接続され第１の電流源１１によって駆動される第１のトランジスタ２１、第２のトランジスタ２２、第３のトランジスタ２３、及び第４のトランジスタ２４で構成されている。
【００４０】
ここで、第１のトランジスタ２１及び前記第２のトランジスタ２２のベース間は、第１の抵抗３１で接続されている。また、第２のトランジスタ２２及び前記第３のトランジスタ２３のベース間は第２の抵抗３２で接続されている。また、第３のトランジスタ２３及び第４のトランジスタ２４のベース間を接続する第３の抵抗３３で接続されている。
【００４１】
また、第２のトランジスタ２１のベースには第２の電流源１２が接続され、第３のトランジスタ２３のベースには第３の電流源１３が接続されている。
【００４２】
第１のトランジスタ２１のベース及び第４のトランジスタ２４のベースは、このパルス発生回路の両端すなわち入力端子７１及び７２として、それぞれ１／２Ｖｉｎ及び−１／２Ｖｉｎの差動信号が入力電圧として入力される。そして、第２のトランジスタ２１のコレクタと、第３のトランジスタ２３のコレクタにそれぞれ出力端子８０，８１が接続されている。
【００４３】
入力端子７１には１／２Ｖｉｎの入力信号６１が印加され、入力端子７２には−１／２Ｖｉｎの入力信号６２が印加されるので、上記の抵抗３１〜３３が直列接続されてなる抵抗回路の両端には入力電圧としてＶｉｎの差動信号が印加される。この入力電圧Ｖｉｎは各抵抗３１〜３３によって分圧されるので、各トランジスタ２１〜２４のベースには、表１に示される値でＶｉｎが入力されることになる。
【００４４】
【表１】
2004187113.tif 000004
【００４５】
さらに、各抵抗３１〜３３の接続点には、第２の電流源１２と第３の電流源１３がそれぞれ接続されている。本実施形態では、第２の電流源１２と第３の電流源１３の電流値は等しく設定されているので、対称性を持っている。すなわち、これら電流源１２及び１３からの電流は回路の対称性により抵抗回路の両端に向かって流れるので、第１の抵抗３１には第２の電流源１２からの電流Ｉ２が流れ、第３の抵抗には第２の電流源１３の電流Ｉ３が流れることになる。オームの法則により、電流の流れている抵抗の両端には電圧が生じる。したがって、各トランジスタ２１〜２４のベースには表２に示される値のオフセット電圧が印加されることになる。
【００４６】
【表２】
2004187113.tif 000005
【００４７】
表１に示すＶｉｎと表２に示すオフセット電圧の和が、各トランジスタ２１〜２４のベースに入力されているので、第２と第３の電流源１２，１３の電流がすべて等しくＩであるとすると、各トランジスタ２１〜２４のベースには表３に示される電圧Ｖｂが印加されることになる。
【００４８】
【表３】
2004187113.tif 000006
【００４９】
ここで、パルス発生回路の入力端子７１及び７２から入力される入力電圧Ｖｉｎを変化させたとき、各トランジスタ２１〜２４に入力される電圧ＶＢ１，ＶＢ２，ＶＢ３，ＶＢ４は、図２に示すような動作特性を持つ。
【００５０】
ベース電圧の最も高いトランジスタに一番多くのコレクタ電流が流れる。したがって、入力電圧Ｖｉｎをプラスからマイナスに変化させると、第１のトランジスタ２１から第４のトランジスタ２４まで順に電流配分が遷り変わっていくことになる。
【００５１】
各トランジスタ２１〜２４に流れる各コレクタ電流Ｉｃは以下の式２に示される通りとなる。但し、ＩＥは第１の電流源１１の電流値であり、ＶＴは熱電圧である。また、入力電圧Ｖｉｎを変化させたときには、各トランジスタ２１〜２４のコレクタ電流ＩＣ１，ＩＣ２，ＩＣ３，ＩＣ４は図３に示すような波形になる。
【００５２】
【数２】
2004187113.tif 000007
【００５３】
次に、図１に示すパルス発生回路において、パルスが生成される原理について説明する。
【００５４】
図１に示すパルス発生回路では、第２のトランジスタ２２のコレクタが第１の出力端子８０に接続され、第３のトランジスタ２３のコレクタが第２の出力端子８１に接続されている。第１のトランジスタ２１と第４のトランジスタ２４のコレクタ電流は出力に供与しないところが、本実施形態に係るパルス発生回路の特徴になっている。
【００５５】
結果として、入力端子７１−７２間の入力電圧Ｖｉｎと出力端子８０と８１の差動出力電流ＩＯＵＴは以下の式３に示す関係になり、図４に示すように、入力電圧Ｖｉｎがゼロクロスするときに出力電流にパルスを発生する。
【００５６】
【数３】
2004187113.tif 000008
【００５７】
ここで、図４に示した出力電流波形の例では、オフセット電圧が４・ＶＴになるように設定している。ＶＴは熱電圧であり常温では２６ｍＶの値である。図４に示す電流波形の最大振幅はＩＥの７０％程度まで到達していることが分かる。このように本実施形態にかかるパルス発生回路は電流の利用効率が高いという特徴がある。
【００５８】
したがって、本発明の第１の実施形態に係るパルス発生回路によれば、ウルトラ・ワイド・バンド（ＵＷＢ）伝送用のインパルス信号として利用されるモノサイクル・パルスを発生することができる。パルス発生回路をバイポーラ型トランジスタで構成することができるので、半導体集積回路により構成して小型化を実現することができる。また、従来例に見られるような高電圧が不要なので、３Ｖ以下の低電圧動作が可能になる。
【００５９】
また、本発明の第１の実施形態に係るパルス発生回路によれば、本実施形態に係るパルス発生回路によれば、差動信号を供給する信号源として低い周波数のシンセサイザを利用することができる。通常のＵＷＢパルス発生回路では高周波のシンセサイザ（例えば、３ＧＨｚ〜１０ＧＨｚ）が必要であるが、図１に示すような回路構成によれば、例えば７００ＭＨｚ程度の低い周波数のシンセサイザを利用することができる。その効果は、低消費電力化、並びに、仮に漏洩が生じてもフィルタで容易に低減させることができるという点にある。
【００６０】
第２の実施形態：
図５には、本発明の第２の実施形態に係るパルス発生回路を示している。
【００６１】
図示のパルス発生回路は、それぞれのエミッタが共通接続され第１の電流源１１によって駆動される第１のトランジスタ２１、第２のトランジスタ２２、第３のトランジスタ２３、及び第４のトランジスタ２４で構成されている。
【００６２】
ここで、第１のトランジスタ２１及び前記第２のトランジスタ２２のベース間は、第１の抵抗３１で接続されている。また、第２のトランジスタ２２及び前記第３のトランジスタ２３のベース間は第２の抵抗３２で接続されている。また、第３のトランジスタ２３及び前記第４のトランジスタ２４のベース間を接続する第３の抵抗３３で接続されている。
【００６３】
第１のトランジスタ２１のベース及び第４のトランジスタ２４のベースは、このパルス発生回路の両端すなわち入力端子７１及び７２として、それぞれ１／２Ｖｉｎ及び−１／２Ｖｉｎの差動信号が入力電圧として入力される。そして、第２のトランジスタのコレクタと、第３のトランジスタのコレクタにそれぞれ出力端子８０，８１が接続されている。
【００６４】
入力端子７１には１／２Ｖｉｎの入力信号６１が印加され、入力端子７２には−１／２Ｖｉｎの入力信号６２が印加されるので、上記の抵抗３１〜３３からなる抵抗回路の両端には入力電圧としてＶｉｎの差動信号が印加される。この入力電圧Ｖｉｎは各抵抗３１〜３３によって分圧される（同上）。
【００６５】
また、各抵抗３１〜３４の接続点には、第２の電流源１２と第３の電流源１３がそれぞれ接続されている。本実施形態では、第２の電流源１２と第３の電流源１３の電流値は等しく設定されているので、対称性を持っている。すなわち、これら電流源１２及び１３からの電流は回路の対称性により抵抗回路の両端に向かって流れるので、第１の抵抗３１には第２の電流源１２からの電流Ｉ２が流れ、第３の抵抗には第２の電流源１３の電流Ｉ３が流れることになる。オームの法則により電流の流れている抵抗の両端には電圧が生じる（同上）。
【００６６】
このパルス発生回路では、第２のトランジスタ２２のコレクタが出力端子８０に接続され、第３のトランジスタ２３のコレクタが出力端子８１に接続されている。第１のトランジスタ２１と第４のトランジスタ２４のコレクタ電流は出力に供与しない。この結果として、入力端子７１−７２間の入力電圧Ｖｉｎと出力端子８０と８１の差動出力電流ＩＯＵＴは以下の式３に示した関係になり、図４に示すように、入力電圧Ｖｉｎがゼロクロスするときに出力電流にパルスを発生する。
【００６７】
本実施形態においては、さらに、このパルス発生回路の出力端子８０と８１に対して、第１の差動トランジスタ対４１と第２の差動トランジスタ対４２で構成される乗算回路が装荷されている。
【００６８】
パルス発生装置の出力端子８１で駆動される第１の差動トランジスタ対４１を構成する一方のトランジスタ４１Ａのベースは入力端子７３に接続され、他方のトランジスタ４１Ｂのベースは入力端子７４に接続されている。また、パルス発生装置の出力端子８２で駆動される第２の差動トランジスタ対４２を構成する一方のトランジスタ４２Ａのベースは入力端子７３に接続され、他方のトランジスタ４２Ｂのベースは入力端子７４に接続されている。入力端子７３及び７４からは、所定の電位差ＶＭを持つ変調信号が入力される。
【００６９】
また、第１の差動トランジスタ対４１を構成するトランジスタ４１Ａのコレクタと第２の差動トランジスタ対４２を構成するトランジスタ４２Ｂのコレクタが、乗算回路の一方の出力端子９１に接続されている。同様に、第１の差動トランジスタ対４１を構成するトランジスタ４１Ｂのコレクタと第２の差動トランジスタ対４２を構成するトランジスタ４２Ａのコレクタが、乗算回路の他方の出力端子９２に接続されている。
【００７０】
第１の差動トランジスタ対４１と第２の差動トランジスタ対４２で構成されるこの乗算回路は、モノサイクル・パルスの極性を反転させる機能を持つ。この結果、変調信号６３によって高精度のバイフェーズのデータ変調を行なえるようにしたモノサイクル・パルス発生及び変調回路が実現する。
【００７１】
したがって、本実施形態によれば、各差動トランジスタ対４１，４２からなるバイフェーズ変調機能を有するパルス発生回路をバイポーラ型トランジスタで構成することができるので、バイフェーズのデータ変調を行なう半導体集積回路により構成して小型化及び低電圧動作を実現することができる。
【００７２】
また、本発明の第２の実施形態に係るパルス発生回路によれば、本実施形態に係るパルス発生回路によれば、差動信号を供給する信号源として低い周波数のシンセサイザを利用することができる。通常のＵＷＢパルス発生回路では高周波のシンセサイザ（例えば、３ＧＨｚ〜１０ＧＨｚ）が必要であるが、図５に示すような回路構成によれば、例えば７００ＭＨｚ程度の低い周波数のシンセサイザを利用することができる。その効果は、低消費電力化、並びに、仮に漏洩が生じてもフィルタで容易に低減させることができるという点にある。
【００７３】
第３の実施形態：
前述した本発明の第１乃至第２の各実施形態では、モノサイクル・パルスを発生するパルス発生装置について説明してきた。以下で記述する各実施形態では、任意のサイクル数のパルスの一例として２サイクル・パルスを生成するパルス発生装置について説明することにする。
【００７４】
図６には、本発明の第３の実施形態に係るパルス発生回路を示している。図示のパルス発生回路は、それぞれのエミッタが共通接続され第１の電流源１１によって駆動される第１のトランジスタ２１、第２のトランジスタ２２、第３のトランジスタ２３、第４のトランジスタ２４、第５のトランジスタ２５、及び第６のトランジスタ２６で構成されている。
【００７５】
ここで、第１のトランジスタ２１及び前記第２のトランジスタ２２のベース間は、第１の抵抗３１で接続されている。また、第２のトランジスタ２２及び前記第３のトランジスタ２３のベース間は第２の抵抗３２で接続されている。また、第４のトランジスタ２４及び第５のトランジスタ２５のベース間を接続する第４の抵抗３４で接続されている。また、第５のトランジスタ２５及び第６のトランジスタ２６のベース間を接続する第５の抵抗３５で接続されている。
【００７６】
また、第２のトランジスタ２１のベースには第２の電流源１２が接続され、第３のトランジスタ２３のベースには第３の電流源１３が接続され、第４のトランジスタ２４のベースには第４の電流源１４が接続され、第５のトランジスタ２５のベースには第５の電流源１５が接続されている。
【００７７】
第１のトランジスタ２１のベース及び第６のトランジスタ２６のベースは、このパルス発生回路の両端すなわち入力端子７１及び７２として、それぞれ１／２Ｖｉｎ及び−１／２Ｖｉｎの差動信号が入力電圧として入力される。また、第２のトランジスタ２２のコレクタと第４のトランジスタ２４のコレクタを接続して第１の出力端子８０となるとともに、第３のトランジスタ２３のコレクタと第５のトランジスタ２５のコレクタを接続して第２の出力端子８１となる。
【００７８】
入力端子７１には１／２Ｖｉｎの入力信号６１が印加され、入力端子７２には−１／２Ｖｉｎの入力信号６２が印加されるので、上記の抵抗３１〜３５が直列接続されてなる抵抗回路の両端には入力電圧としてＶｉｎの差動信号が印加される。この入力電圧Ｖｉｎは各抵抗３１〜３５によって分圧されるので、各トランジスタ２１〜２６のベースには、表４に示される値でＶｉｎが入力されることになる。
【００７９】
【表４】
2004187113.tif 000009
【００８０】
さらに、抵抗回路の接続点には、第２乃至第５の電流源１２，１３，１４，１５がそれぞれ接続されている。第２の電流源１２と第５の電流源１５の電流値は等しく、且つ、第３の電流源１３と第４の電流源１４の電流値は等しく設定されているので、対称性を持っている。すなわち、これら電流源１２〜１５からの電流は回路の対称性により抵抗回路の両端に向かって流れるので、第１の抵抗３１には第２の電流源１２及び第３の電流源１３の和電流Ｉ２＋Ｉ３が流れ、第２の抵抗には第３の電流源１３の電流Ｉ３が流れることになる。同様に、第５の抵抗３５には第４の電流源１４及び第５の電流源１５の和電流Ｉ４＋Ｉ５（＝Ｉ２＋Ｉ３）が流れ、第４の抵抗３４には第４の電流源１４の電流Ｉ４が流れることになる。オームの法則により、電流の流れている抵抗の両端には電圧が生じる。したがって、各トランジスタ２１〜２６のベースには表５に示される値のオフセット電圧が入力されることになる。
【００８１】
【表５】
2004187113.tif 000010
【００８２】
表４に示すＶｉｎと表５に示すオフセット電圧の和がトランジスタ２１〜２６のベースにそれぞれ印加されている。一例として、第２乃至第５の電流源１２，１３，１４，１５の電流がすべて等しくＩであるとすると、各トランジスタ２１〜２６のベースには、表６に示される電圧Ｖｂが印加されることになる。
【００８３】
【表６】
2004187113.tif 000011
【００８４】
ここで、パルス発生回路の入力端子７１及び７２から入力される入力電圧Ｖｉｎを変化させたとき、各トランジスタ２１〜２６に入力される電圧ＶＢ１，ＶＢ２，ＶＢ３，ＶＢ４，ＶＢ５，ＶＢ６は、図７に示すような動作特性を持つ。
【００８５】
ベース電圧の最も高いトランジスタに一番多くのコレクタ電流が流れる。したがって、入力電圧Ｖｉｎをプラスからマイナスに変化させると、第１のトランジスタ２１から第６のトランジスタ２６まで順に電流配分が遷り変わっていくことになる。
【００８６】
各トランジスタ２１〜２６に流れる各コレクタ電流Ｉｃは以下の式４に示される通りとなる。但し、ＩＥは第１の電流源１１の電流値であり、ＶＴは熱電圧である。また、入力電圧Ｖｉｎを変化させたときには、各トランジスタ２１〜２６のコレクタ電流ＩＣ１，ＩＣ２，ＩＣ３，ＩＣ４，ＩＣ５，ＩＣ６は図８に示すような波形になる。
【００８７】
【数４】
2004187113.tif 000012
【００８８】
次に、図６に示すパルス発生回路において、パルスが生成される原理について説明する。
【００８９】
図６に示すパルス発生回路では、第２のトランジスタ２２と第４のトランジスタ２４のコレクタが第１の出力端子８０に接続され、第３のトランジスタ２３と第５のトランジスタ２５のコレクタが第２の出力端子８１に接続されている。第１のトランジスタ２１と第６のトランジスタ２６のコレクタ電流は出力に供与しないところが、本実施形態に係るパルス発生回路の特徴になっている。
【００９０】
結果として、入力端子７１−７２間の入力電圧Ｖｉｎと出力端子８０と８１の差動出力電流ＩＯＵＴは以下の式５に示す関係になり、図９に示すように、入力電圧Ｖｉｎがゼロクロスするときに出力電流に２サイクルのパルスを発生する。
【００９１】
【数５】
2004187113.tif 000013
【００９２】
したがって、本発明の第３の実施形態によれば、２サイクル・パルスを生成するパルス発生回路をバイポーラ型トランジスタで構成することができるので、半導体集積回路によりパルス発生回路を構成して小型化及び低電圧動作を実現することができる。
【００９３】
また、本発明の第３の実施形態に係るパルス発生回路によれば、本実施形態に係るパルス発生回路によれば、差動信号を供給する信号源として低い周波数のシンセサイザを利用することができる。通常のＵＷＢパルス発生回路では高周波のシンセサイザ（例えば、３ＧＨｚ〜１０ＧＨｚ）が必要であるが、図６に示すような回路構成によれば、例えば７００ＭＨｚ程度の低い周波数のシンセサイザを利用することができる。その効果は、低消費電力化、並びに、仮に漏洩が生じてもフィルタで容易に低減させることができるという点にある。
【００９４】
勿論、パルス発生装置を構成するトランジスタの個数並びにこれに対応する抵抗及び電流源を追加していくことにより、ＵＷＢ伝送のインパルス信号として利用可能な任意のサイクル数のパルスを発生するパルス発生装置を構成することができる。
【００９５】
なお、Ｎサイクルのパルスを発生するために電流源はＮ−２個存在するのが理想的であるが、必須ではない。例えば電流源の個数Ｎ＝６の回路では、Ｋ＝２，５又はＫ＝３，４のトランジスタで構成すればモノサイクル・パルス発生用の回路になり、Ｋ＝２，３，４，５とすれば２サイクル・パルス発生用の回路となる。但し、電流源を左右対称に配置することは必須なので、伝流源の個数は偶数に限られる。
【００９６】
従来、ＵＷＢ伝送用のインパルス信号として、ガウス分布形状のモノサイクル・パルス（Ｇａｕｓｓｉａｎ  Ｍｏｎｏ  Ｃｙｃｌｅ  Ｐｕｌｓｅ）が使われてきた。ここで、伝送用パルスのスペクトラムの要求条件として以下の２点がある。
【００９７】
（１）ＦＣＣのスペクトラム・マスクの規定では３ＧＨｚ以下は放射できない。
（２）４．９〜５．３ＧＨｚ帯は、５ＧＨｚ無線ＬＡＮがあり、これを避けた方がよい。
【００９８】
この要求を鑑みて、ＵＷＢ通信システムにおける上述したようなスペクトラムの問題を回避するために、図１０に点線で示すようなモノサイクル・パルスのスペクトラムを、５ＧＨｚより上の周波数まで周波数変換して、図１０の実線で示すような単側波帯のスペクトラムを生成すればよいという考察ができる。
【００９９】
モノサイクル・パルスを単側波帯で周波数変換する方法としては、モノサイクル・パルスを５ＧＨｚの余弦波とを乗算した信号から、モノサイクル・パルスをヒルベルト変換した波形を５ＧＨｚの正弦波とを乗算した信号を減算することで容易に得ることができる。
【０１００】
この結果、図１１に示すようなパルス波形が、図１０の実線に示すようなスペクトラムになることが判る。さらに、図１１のパルス波形を観察すると、振幅の大きな部分は２サイクルのパルス波形になっていること判る。したがって、ＵＷＢ通信システムにおける上述したようなスペクトラムの問題を回避するために、伝送用のインパルス信号として、モノサイクルではなく任意のサイクル数のパルスを用いるという考え方に到達することができる。
【０１０１】
これより、Ｎ（この場合、Ｎ＝２）サイクル・パルスからなるインパルス信号を使用するＵＷＢ通信に関して、以下の事柄が導出される。
【０１０２】
（１）３ＧＨｚ以下と５ＧＨｚは最初からほとんどエネルギがないので、ＦＣＣルールや既存の５ＧＨｚ帯を使用する通信システムのことを考慮しても、パルス波形の崩れはあまりなく、エネルギ・ロスも少ない。
（２）比帯域が小さくなることにより、アンテナやＲＦの回路の設計がかなり容易になる。
【０１０３】
［追補］
以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、冒頭に記載した特許請求の範囲の欄を参酌すべきである。
【０１０４】
【発明の効果】
以上詳記したように、本発明によれば、ＵＷＢ伝送用のインパルス信号として利用される高精度のパルスを発生することができる、優れたパルス発生装置を提供することができる。
【０１０５】
また、本発明によれば、小型化及び半導体集積回路に適した低電圧動作が可能な、優れたパルス発生装置を提供することができる。
【０１０６】
また、本発明によれば、パルス発生回路をバイポーラトランジスタで構成することができるので、半導体集積回路により構成して小型化を実現することができる。また、従来例に見られるような高電圧が不要なので、３Ｖ以下の低電圧動作が可能になる。
【０１０７】
また、上記の第１の実施形態に示したように、電流利用効率が高いので、低消費電力で高効率なパルス発生装置を提供することができる。
【０１０８】
また、第２の実施形態に示したように、乗算回路を装荷することにより、バイフェーズ変調が容易に可能である。
【０１０９】
また、第３の実施形態に示したように、トランジスタの数を２の整数倍に増やすことで、発生するパルスのサイクル数Ｎを増加させることが可能である。
【０１１０】
また、本発明によれば差動信号を入力する入力部として低い周波数のシンセサイザを使用することができる。すなわち、通常のＵＷＢパルス発生回路では高周波のシンセサイザ（例えば、３ＧＨｚ〜１０ＧＨｚ）が必要であるのに対して、本発明によれば、例えば７００ＭＨｚ程度の低い周波数のシンセサイザを利用することができる。その効果は、低消費電力化、並びに、仮に漏洩が生じてもフィルタで容易に低減させることができるという点にある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るパルス発生回路の構成を示した図である。
【図２】パルス発生回路の入力端子７１及び７２から入力される入力電圧Ｖｉｎを変化させたときの、第１の実施形態に係るパルス発生回路を構成する各トランジスタ２１〜２４に入力される電圧ＶＢ１，ＶＢ２，ＶＢ３，ＶＢ４の動作特性を示した図である。
【図３】入力電圧Ｖｉｎを変化させたときの各トランジスタ２１〜２４に流れるコレクタ電流の動作特性を示した図である。
【図４】本発明の第１の実施形態に係るパルス発生装置の出力電流波形を示した図である。
【図５】本発明の第２の実施形態に係るパルス発生回路の構成を示した図である。
【図６】本発明の第３の実施形態に係るパルス発生回路の構成を示した図である。
【図７】パルス発生回路の入力端子７１及び７２から入力される入力電圧Ｖｉｎを変化させたときの、第３の実施形態に係るパルス発生回路を構成する各トランジスタ２１〜２４に入力される電圧ＶＢ１，ＶＢ２，ＶＢ３，ＶＢ４の動作特性を示した図である。
【図８】入力電圧Ｖｉｎを変化させたときの各トランジスタ２１〜２６に流れるコレクタ電流の動作特性を示した図である。
【図９】本発明の第３の実施形態に係るパルス発生装置の出力電流波形を示した図である。
【図１０】従来のモノサイクル・パルスのスペクトラム、及び５ＧＨｚより上に周波数変換した単側波帯のスペクトラムを示した図である
【図１１】図１０に示した、単側波帯のスペクトラムの時間波形を示した図である。
【符号の説明】
１１…第１の電流源，１２…第２の電流源
１３…第３の電流源，１４…第４の電流源
１５…第５の電流源
２１…第１のトランジスタ，２２…第２のトランジスタ
２３…第３のトランジスタ，２４…第４のトランジスタ
２５…第５のトランジスタ，２６…第６のトランジスタ
３１…第１の抵抗，３２…第２の抵抗
３３…第３の抵抗，３４…第４の抵抗
３５…第５の抵抗
４１…第１の差動トランジスタ対，４２…第２の差動トランジスタ対
７１，７２…入力端子
７３，７４…乗算回路の入力端子
８０，８１…出力端子
９１，９２…乗算回路の出力端子
【図１】
2004187113.tif 000014
【図２】
2004187113.tif 000015
【図３】
2004187113.tif 000016
【図４】
2004187113.tif 000017
【図５】
2004187113.tif 000018
【図６】
2004187113.tif 000019
【図７】
2004187113.tif 000020
【図８】
2004187113.tif 000021
【図９】
2004187113.tif 000022
【図１０】
2004187113.tif 000023
【図１１】
2004187113.tif 000024