(57)【要約】【課題】光電変換部の金属汚染を防止し、歩留まりが高く、低電圧駆動が可能でかつ低消費電力の固体撮像素子を提供する。【解決手段】半導体基板表面に、光電変換部と、光電変換部で生成された電荷を転送する複数の電荷転送電極を備えた電荷転送素子とを形成する固体撮像素子の製造方法において、半導体基板上にゲート酸化膜を介して配列形成される電荷転送電極の形成工程が、金属膜の形成工程を含み、前記金属膜の形成工程が、前記光電変換部の形成後に実行されることを特徴とする。【選択図】図４
2004119794.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板表面に、光電変換部と、前記光電変換部で生成された電荷を転送する複数の電荷転送電極を備えた電荷転送素子とを形成する固体撮像素子の製造方法において、
半導体基板上にゲート酸化膜を介して配列形成される電荷転送電極の形成工程が、金属膜の形成工程を含み、
前記金属膜の形成工程が、前記光電変換部の形成後に実行されることを特徴とする固体撮像素子の製造方法。
【請求項２】
前記電荷転送電極の形成工程が、
前記ゲート酸化膜上にシリコン系導電性膜のパターンを形成する工程と、
前記光電変換部を構成するフォトダイオードを形成した後、金属膜を形成し、シリサイド化を行う工程と、
シリサイド化によって前記シリコン系導電性膜上に形成された金属シリサイドを残して未反応の金属膜を除去する工程とを含むことを特徴とする請求項１に記載の固体撮像素子の製造方法。
【請求項３】
前記金属膜の形成に先立ち、前記シリコン系導電性膜の一部を露呈せしめるように絶縁膜で被覆する工程を含み、
前記露呈されたシリコン系導電性膜の表面に金属膜を形成するようにしたことを特徴とする請求項２に記載の固体撮像素子の製造方法。
【請求項４】
前記シリコン系導電性膜の一部を露呈せしめる絶縁膜を形成した後、前記シリコン系導電性膜の表面が、前記絶縁膜表面よりも十分に低くなるように、前記シリコン系導電性膜を前記絶縁膜をマスクとしてエッチングし凹部を形成する工程を含むことを特徴とする請求項３に記載の固体撮像素子の製造方法。
【請求項５】
前記電荷転送電極の形成工程は、前記半導体基板表面に形成されたゲート酸化膜上に、シリコン系導電性膜及び第１の金属膜を積層し、第１のシリサイド化を行い、第１の金属シリサイド膜との積層膜からなる第１層電極を形成する第１層電極形成工程と、
電極間絶縁膜を形成する工程と、
シリコン系導電性膜及び第２の金属膜を積層し、第２のシリサイド化を行い、前記第１層電極で挟まれた領域のゲート酸化膜から前記第１層電極の上層にかかるように第２のシリコン系導電性膜と第２の金属シリサイド膜との積層膜からなる第２層電極を形成する工程とを含み、
前記第１及び第２の金属膜は前記フォトダイオードの形成後に形成されることを特徴とする請求項２乃至４のいずれかに記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子の製造方法にかかり、特に金属汚染の防止方法に関する。
【０００２】
【従来の技術】
エリアセンサ等に用いられるＣＣＤ固体撮像素子は、光電変換部からの信号電荷を転送するための電荷転送電極を有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
【０００３】
固体撮像素子においては、撮像画素数の増加が進んでいるが、画素数の増加に伴い信号電荷の高速転送、すなわち電荷転送電極の高速パルスによる駆動が必要となるため、電荷転送電極の低抵抗化が求められている。低抵抗化の方法として、電荷転送電極を多結晶シリコンなどのシリコン系導電性材料と金属シリサイドとの２層構造とすることが提案されている。
【０００４】
一方、撮影画素数の増加により光電変換部領域が狭くなる傾向にあるが、狭い領域で多くの光を集めるためには、光電変換部表面に対して電荷転送電極形成部などの光電変換部周辺の高さをより低くすることが重要である。
【０００５】
以上の観点から、膜厚が薄くて低抵抗の電荷転送電極が求められており、高融点金属シリサイド膜と多結晶シリコンの積層膜を用いた低抵抗配線への要望が高まっている。
【０００６】
しかしながら、電荷転送電極を高融点金属シリサイド膜で形成する場合、金属膜の形成後熱処理によりシリサイド化を行うため、基板表面は金属イオンの存在下で高温にさらされることになる。これはシリコン表面の汚染の原因となり、フォトダイオードの品質劣化、例えば“傷”の増加を招くことがたびたびであった。
【０００７】
【発明が解決しようとする課題】
このように、電荷転送電極に、金属膜あるいは金属シリサイド膜を用いる場合、金属イオンの存在下で高温プロセスを行うため、光電変換部の基板表面の金属汚染に起因する品質劣化が深刻な問題となっている。
【０００８】
また、特に第２層配線は、第１層配線上に乗り上げる構造であるため、膜厚が大きくなると表面の凹凸を大きくするという問題がある。従って第２層配線は薄くても低抵抗化をはかることができるように、低抵抗である必要がある。
【０００９】
本発明は前記実情に鑑みてなされたもので、光電変換部の金属汚染を防止し、歩留まりが高く、低電圧駆動が可能でかつ低消費電力の固体撮像素子を提供することを目的とする。
【００１０】
【課題を解決するための手段】
そこで本発明では、半導体基板表面に、光電変換部と、光電変換部で生成された電荷を転送する複数の電荷転送電極を備えた電荷転送素子とを形成する固体撮像素子の製造方法において、半導体基板上にゲート酸化膜を介して配列形成される電荷転送電極の形成工程が、金属膜の形成工程を含み、前記金属膜の形成工程が、前記光電変換部の形成後に実行されることを特徴とする。
【００１１】
かかる構成によれば、光電変換部形成後、表面を保護した後、金属膜を形成することができるため、光電変換部表面の金属汚染を防止し、高感度の固体撮像素子を形成することが可能となる。
【００１２】
また、膜厚を薄くすることができるため、表面の凹凸を低減することができ、フォトダイオード部の感度を低下させることがない。
【００１３】
望ましくは、電荷転送電極の形成に際し、ゲート酸化膜上にシリコン系導電性膜のパターンを形成し、前記光電変換部を構成するフォトダイオードを形成した後、金属膜を形成し、シリサイド化を行い、シリサイド化によって前記シリコン系導電性膜上に形成された金属シリサイドを残して未反応の金属膜を除去するようにすれば、光電変換部の金属汚染を防止することができる。
【００１４】
また望ましくは、前記金属膜の形成に先立ち、前記シリコン系導電性膜の一部を露呈せしめるように絶縁膜で被覆する工程を含み、前記露呈されたシリコン系導電性膜の表面に金属シリサイドを形成するようにすれば、隣接電極間の短絡を防ぐことが可能となる。
【００１５】
また望ましくは、前記シリコン系導電性膜の一部を露呈せしめる絶縁膜を形成した後、前記シリコン系導電性膜の表面が、前記絶縁膜表面よりも十分に低くなるように、前記シリコン系導電性膜を前記絶縁膜をマスクとしてエッチングし凹部を形成する工程を含むようにすれば、シリサイド化によるせり上がりが生じたとしてもより確実に隣接電極間の短絡を防ぐことが可能となる。
【００１６】
また望ましくは、２層電極構造の場合にも、第１層及び第２層のシリコン系導電性膜のパターンを形成しておき、光電変換部の形成の後に金属膜を形成し、シリサイド化を行うようにすれば、熱工程も少なくてすみ、光電変換部の金属汚染も低減される。
【００１７】
本発明によれば、低抵抗配線材料を電荷転送電極として使用しているためデバイスの高さを低減することができ、フォトリソ工程やエッチング工程での加工マージンが広がり、高価なステッパなどの半導体製造装置を用いることなく高歩留まりの固体撮像素子を得ることが可能となる。また、歩留まりの向上を図ることが可能となる。
【００１８】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しつつ説明する。
（第１の実施の形態）
図１に本発明の第１の実施の形態の固体撮像素子の概略構成を示す。図２（ａ）乃至（ｄ）、図３（ａ）乃至（ｂ）および図４（ａ）乃至（ｄ）はその製造工程図を示す要部拡大図である。図１（ａ）は、その電荷転送電極までを示す概略平面図であり、図１（ｂ）は、Ａ−Ａ断面図である。
【００１９】
この例では、２層構造の電荷転送電極を構成する上層側の第２層多結晶シリコン膜４ｂのパターン形成後に、表面を酸化シリコン膜７で被覆し、この酸化シリコン膜７に窓開けを行い、更に第２層多結晶シリコン膜４ｂの表面をエッチングして凹部を形成したのち、金属シリサイド形成のための金属膜であるチタン薄膜４Ｓの形成に先立ち、フォトダイオード形成部のイオン注入を行うようにしたことを特徴とする。そしてこの後チタン薄膜４Ｓを形成し、これをシリサイド化してチタンシリサイド４ｂを形成し、残留する未反応のチタン薄膜をＳＣ−１処理により選択的に除去する。
【００２０】
すなわち、この固体撮像素子は、電荷転送電極４０が２層電極構造をとっており、半導体基板１表面に、ゲート酸化膜２を介して配列形成される複数の電荷転送電極４０が、前記ゲート酸化膜２上に所定の間隔で形成され第１層多結晶シリコン膜３ａと第１の金属シリサイド膜３ｂとの積層膜からなる第１層電極３と、前記第１層電極３で挟まれた領域の前記ゲート酸化膜２上から前記第１層電極３の上層にかかるように形成され、第２層多結晶シリコン膜４ａと第２の金属シリサイド膜４ｂとの積層膜からなる第２層電極４とを具備し、前記第１の金属シリサイド膜３ｂは前記第２の金属シリサイド４ｂよりも、熱による凝集が少なく、前記第２の金属シリサイド４ｂは前記第１の金属シリサイド３ｂよりも低抵抗の材料で構成されている。他部については通常の固体撮像素子と同様に形成されている。
【００２１】
またこの電極間絶縁膜６は、第１層電極３である第１層多結晶シリコン膜３ａおよび第１の金属シリサイド３ｂのパターン上に形成した酸化シリコン膜を異方性エッチングによって側壁にのみ残したいわゆる側壁酸化膜で構成されており、リソグラフィ工程を経ることなく微細パターンを得るようにしたものである。
【００２２】
またこの第１層電極３の間から第２層電極４が前記第１層電極３上に絶縁膜５を介して乗り上げるように形成されている。
【００２３】
なお図１（ａ）に示すように、シリコン基板１には、複数のフォトダイオード３０が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送電極４０が、フォトダイオード３０の間に蛇行形状を呈するように形成される。
【００２４】
電荷転送電極４０によって転送される信号電荷が移動する電荷転送チャネル３１は、図１（ａ）では図示していないが、電荷転送電極４０が延在する方向と交差する方向に、やはり蛇行形状を呈するように形成される。なお、図１（ａ）においては、電極間絶縁膜６の内、フォトダイオード領域と電荷転送電極４０との境界近傍に形成されるものの記載を省略してある。
【００２５】
図１（ｂ）に示すように、シリコン基板１内には、フォトダイオード３０、電荷転送チャネル３１、チャネルストップ領域３２、電荷読み出し領域３３が形成され、シリコン基板１表面には、ゲート酸化膜２が形成される。ゲート酸化膜２表面には、酸化シリコン膜からなる電極間絶縁膜３と電荷転送電極４０が形成される。
【００２６】
電荷転送電極４０は、上述したとおりであるが、電荷転送電極４０の上面には層間絶縁膜としての、酸化シリコン膜８が形成される。
【００２７】
固体撮像素子の上方には、フォトダイオード３０部分を除いて遮光膜５０が設けられ、さらにカラーフィルタ６０、マイクロレンズ７０が設けられる。また、電荷転送電極４０と遮光膜５０との間、および遮光膜５０とカラーフィルタ６０との間は、絶縁性の透明樹脂等が充填される。また電荷転送電極４０および電極間絶縁膜６を除いては通例のものと同様であるので説明を省略する。また、図１では、いわゆるハニカム構造の固体撮像素子を示しているが、インターライン型の固体撮像素子にも適用可能であることはいうまでもない。
【００２８】
次にこの固体撮像素子の製造工程について説明する。
まず、図２（ａ）に示すように、ｎ型のシリコン基板１表面に、膜厚１５ｎｍの酸化シリコン膜と、膜厚５０ｎｍの窒化シリコン膜と、膜厚１０〜３５ｎｍの酸化シリコン膜を形成し、３層構造のゲート酸化膜２を形成する。
【００２９】
続いてこのゲート酸化膜２上に、Ｈｅで希釈したＳｉＨ４とＰＨ３との混合ガスを反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．１〜０．２μｍの高濃度ドープの第１層多結晶シリコン膜３ａを形成する。このときの基板温度は６００〜７００℃とする。この後ＷＦ６とＨ２とを用いた減圧ＣＶＤ法により、膜厚１００〜２００ｎｍのタングステン膜５を形成する。このときの基板温度は４５０℃であった。
【００３０】
続いて、９００℃２分のＲＴＡ（急速熱処理）を行い、第１層多結晶シリコン膜３ａとの反応によりタングステンシリサイド３ｂを形成する。なお、Ａｒで希釈したＳｉＨ４とＷＦ６との混合ガスを反応性ガスとして用いた減圧ＣＶＤ法によりＷＳｉｘを形成するようにしてもよい。このときの基板温度は３５０℃であった。本実施の形態の方法を用いることにより、後の熱工程により、ＷＳｉ２などのＷＳｉｘが形成され、工程の短縮が可能となる。
【００３１】
続いて、減圧ＣＶＤ法により、第１層電極のパターニングのためのハードマスクとなる酸化シリコン膜５を形成し、そしてこの上層にＴＨＭＲと称する東京応化製のレジストＲを厚さ０．８〜１．４μｍとなるように塗布する。
【００３２】
そして、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、図２（ａ）に示すように、パターン幅０．５μｍのレジストパターンＲ１を形成する。
【００３３】
この後、図２（ｂ）に示すように、ＣＨＦ３とＣＦ４とＡｒとの混合ガス反応性イオンエッチングによりレジストパターンＲ１をマスクとし、酸化シリコン膜５をパターニングし、ハードマスクを形成した後、このハードマスクを用いて、タングステンシリサイド膜３ｂおよび第１層他結晶シリコン膜３ａをパターニングし、第１層電極を形成する。
この後、レジストパターンＲ１を剥離除去する。先にレジストパターンＲ１を剥離除去した後に酸化シリコン膜をパターニングするようにしてもよい。
【００３４】
続いて、図２（ｃ）に示すように、ＴＥＯＳとＯ２との混合ガスを用いた減圧ＣＶＤ法により膜厚３０〜１００ｎｍの酸化シリコン膜からなる絶縁膜６を形成する。
【００３５】
そして図２（ｄ）に示すように、異方性エッチングにより、垂直方向にのみエッチングを進行させ、第１層電極３を残すようにエッチングを行い、側壁絶縁膜からなる電極間絶縁膜６を形成する。
【００３６】
次に、図３（ａ）に示すように、ＳｉＨ４とＰＨ３の混合ガスを用いた減圧ＣＶＤ法により膜厚０．２〜０．４μｍの高濃度ドープの第２層多結晶シリコン膜４ａを形成し、第１層多結晶シリコン膜４ａの場合と同様にフォトリソグラフィによりレジストパターンＲ２を形成する。
そして、これをマスクとして多結晶シリコン膜を、ＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングによりパターニングする（図３（ｂ））。
【００３７】
そしてこの基板表面を被覆するように、ＣＶＤ法により膜厚１００ｎｍの酸化シリコン膜７を形成する。この後、フォトリソグラフィにより形成したマスクパターン（図示せず）を用いて、この酸化シリコン膜７をエッチングし、第２層多結晶シリコン膜４ａ上に開口するように窓を形成する。
【００３８】
この後、図４（ａ）に示すように、第２層多結晶シリコン膜４ａの表面を、ＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングにより、第２層多結晶シリコン膜４ａの表面をエッチング除去する。この工程で第２層多結晶シリコン膜４ａの表面は絶縁膜７の上端面よりも低くなっている。
【００３９】
そして、図４（ｂ）に示すように、第２層多結晶シリコン膜４ａの上層に、スパッタ法により、膜厚１２０ｎｍのチタン薄膜４Ｓを形成する。このときの基板温度は１００〜３００℃であった。
【００４０】
続いて、７６０℃２分のＲＴＡ（急速熱処理）を行い、第２層多結晶シリコン膜４ａとチタン膜４Ｓとの界面に同時にチタンシリサイド４ｂを形成する。
【００４１】
この後、図４（ｃ）に示すように、ＳＣ−１処理を行い、未反応のタングステン膜を除去し、多結晶シリコン膜４ａとチタンシリサイド４ｂとの２層構造の第２層電極が形成される。更に低抵抗化のために２度目のＲＴＡを行う。このときの温度は８００℃であった。
【００４２】
この後、図４（ｄ）に示すように、減圧ＣＶＤ法により酸化シリコン膜８を形成する。
【００４３】
さらにこの上層に絶縁膜、遮光膜などを形成して、図１に示したような固体撮像素子を得る。
【００４４】
この方法によれば、第２層多結晶シリコン膜のパターニング工程までを、フォトダイオードの形成に先立ち実行し、フォトダイオード形成のためのイオン注入の後に、金属シリサイドの形成のための金属膜を形成するようにしているため、フォトダイオード形成面が金属イオンにさらされることなく、製造することができる。このため品質劣化を防ぎ、高感度特性を維持することが可能となる。
また、前記図４（ａ）の工程で第２層多結晶シリコン膜４ａの表面をエッチングし絶縁膜７の上端よりも十分に低くなるようにしているため、自己整合的にパターン形成を行うことができる。またシリサイド化に際して、せり上がり現象が生じても、耐圧不良や短絡が生じることはない。従ってより信頼性の高い固体撮像素子を得ることが可能となる。
【００４５】
また隣接配線との短絡を防ぐことができる上、上層に形成される絶縁膜の段差被覆性が良好となり、さらなる信頼性の向上をはかることが可能となる。
【００４６】
（第２の実施の形態）
前記第１の実施の形態では、２層電極構造の固体撮像素子の形成に際し、第１層電極形成後、第２層電極の多結晶シリコン膜を形成した後、金属シリサイド膜の形成に先立ち、フォトダイオードの形成を行うようにしたが、この例では、第１層電極の第１層多結晶シリコン膜、第２層電極の第２層多結晶シリコン膜を形成した後、フォトダイオード部を形成し、再度に第１層電極及び第２層電極の金属シリサイドを形成するようにしたもので、１回の熱処理工程で第１層及び第２層のシリサイド化を行うようにしたことを特徴とするものである。
【００４７】
次にこの固体撮像素子の製造工程について説明する。
まず、前記第１の実施形態の場合と同様、図５（ａ）に示すように、ｎ型のシリコン基板１表面に、膜厚１５ｎｍの酸化シリコン膜と、膜厚５０ｎｍの窒化シリコン膜と、膜厚１０〜３５ｎｍの酸化シリコン膜を形成し、３層構造のゲート絶縁膜２を形成する。
【００４８】
続いてこのゲート絶縁膜２上に、Ｈｅで希釈したＳｉＨ４とＰＨ３との混合ガスを反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．１〜０．２μｍの高濃度ドープの第１層多結晶シリコン膜４ａを形成する。このときの基板温度は６００〜７００℃とする。
【００４９】
続いて、減圧ＣＶＤ法によりエッチングストッパ層となる酸化シリコン膜６を形成し、そしてこの上層にＴＨＭＲと称する東京応化製のレジストを厚さ０．８〜１．４μｍとなるように塗布する。
【００５０】
そして、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、パターン幅０．５μｍのレジストパターンＲを形成する。
【００５１】
この後、図５（ｂ）に示すように、ＣＨＦ３とＣＦ４とＡｒとの混合ガスを用いた反応性イオンエッチングによりレジストパターンＲをマスクとし、ゲート絶縁膜２をエッチングストッパとして第１層多結晶シリコン膜３ａと酸化シリコン膜１６とを選択的にエッチング除去したのち、レジストパターンＲを剥離除去する。ここではＥＣＲあるいはＩＣＰなどのエッチング装置を用いるのが望ましい。ここでも先にレジストパターンＲを剥離除去した後に酸化シリコン膜をマスクとしてタングステンシリサイドおよび多結晶シリコン膜をパターニングしてもよい。
【００５２】
続いて、図５（ｃ）に示すように、ＴＥＯＳとＯ２との混合ガスを用いた減圧ＣＶＤ法により膜厚３０〜１００ｎｍの酸化シリコン膜からなる第２の絶縁膜１３ａを形成する。
【００５３】
そして図６（ｄ）に示すように、異方性エッチングにより、垂直方向にのみエッチングを進行させ、第１層多結晶シリコン膜３ａの側壁にのみ第２の絶縁膜（酸化シリコン膜）１３ａを残すようにエッチングを行い、側壁絶縁膜からなる電極間絶縁膜１３を形成する。
【００５４】
次に、図６（ｅ）に示すように、ＳｉＨ４とＰＨ３の混合ガスを用いた減圧ＣＶＤ法により膜厚０．４〜１．４μｍの高濃度ドープの第２層多結晶シリコン膜４ａを形成し、第１層多結晶シリコン膜３ａの場合と同様にフォトリソグラフィによりパターニングする。
【００５５】
そして、図６（ｆ）に示すように、この上層に熱酸化による酸化シリコン膜７を形成する。
【００５６】
この後、図７（ｇ）に示すように、減圧ＣＶＤ法により酸化シリコン膜８を形成する。
【００５７】
さらに、図７（ｈ）に示すように、厚いレジストＲを塗布し、フォトダイオード形成領域などを被覆するようにパターニングする。
【００５８】
そしてさらに、図７（ｉ）に示すように、異方性エッチングにより、第１層及び第２層多結晶シリコン膜３ａ、４ａの側壁に酸化シリコン膜７，８を残留せしめる。これが第２層多結晶シリコン膜からなる第２層電極と第１層多結晶シリコン膜からなる第１層電極との電極間絶縁膜となる。
【００５９】
次に、第１層および第２層電極を被覆するように厚いレジストを塗布した後、この後、図８（ｊ）に示すように、レジストＲを除去し、図８（ｋ）に示すように、ＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングにより、第１層多結晶シリコン膜３ａ、第２層多結晶シリコン膜４ａの表面をエッチング除去する。この工程で第１層多結晶シリコン膜３ａの表面は電極間絶縁膜１３の上端面よりも低く、第２層多結晶シリコン膜４ａの表面は酸化シリコン膜７，８の上端面よりも低くなっている。
【００６０】
次に第１層および第２層電極を被覆するように厚いレジストを塗布した後、フォトダイオード部の窓開けを行い、ＰＮ接合形成のためのイオン注入を行い、活性化のための熱処理を行うことによりフォトダイオードを形成する。
【００６１】
そして、図８（ｌ）に示すように、第１及び第２の多結晶シリコン膜３ａ、４ａの上層に、スパッタ法により、膜厚１２０ｎｍのチタン膜３Ｓを形成する。このときの基板温度は１００〜３００℃であった。
【００６２】
続いて、図９（ｍ）に示すように、７６０℃２分のＲＴＡ（急速熱処理）を行い、第１及び第２層多結晶シリコン膜３ａ、４ａとチタン膜との界面から同時にチタンシリサイド３ｂを形成する。
【００６３】
この後、図９（ｎ）に示すように、ＳＣ−１処理を行い、未反応のチタン膜を除去し、多結晶シリコン膜とチタンシリサイドとの２層構造の電荷転送電極が形成される。８００℃の２度目のＲＴＡにより更に低抵抗化を行う。
そしてこの上層に絶縁膜、遮光膜などを形成して、固体撮像素子を得る。
【００６４】
この方法によれば、フォトダイオードの形成に先立ち、２層電極の第１層及び第２層多結晶シリコン膜のパターンを形成し、フォトダイオード形成後に表面を絶縁層で被覆したのち、チタン膜を形成し、シリサイド化を行うようにしているため、フォトダイオード部が金属イオンの存在下で高温雰囲気にさらされることがない。またシリサイド化のための熱処理にＲＴＡを用いているため短時間ですみ、拡散長の伸びも少なく半導体基板及び膜の劣化を防ぐことができる。
【００６５】
また第１層及び第２層多結晶シリコン膜の表面をエッチングして、電極間絶縁膜１３および第２層の電極間絶縁膜としての酸化シリコン膜７，８の上端よりも低くなるようにしているため、シリサイド化に際して、せり上がり現象が生じても、耐圧不良や短絡が生じることはない。従って信頼性の高い固体撮像素子を得ることが可能となる。
【００６６】
また、表面反射率が高く、ハレーションなどにより加工が難しい金属膜のパターニングが不要となる。すなわち、表面反射の影響により精度が低下したりすることなく、多結晶シリコン膜のパターンを形成し、このパターン上でのみシリサイド化を生ぜしめ、金属シリサイド膜を選択的に形成することにより、２層構造の電荷転送電極を自己整合的に形成することができる。また２層構造の電荷転送電極を１回のシリサイド化工程でシリサイド化しているため、高温工程の回数を少なくすることができる。従って、マスクずれもなく高精度で信頼性の高い電荷転送電極を持つ固体撮像素子を形成することが可能となる。
【００６７】
なおここで用いる金属膜としては、チタンシリサイドのほか、また、ニッケル、コバルトのシリサイドなどが適用可能である。
【００６８】
（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。第２の実施の形態では、第２層目が第１層目の上に乗り上げるように形成した２層構造の電荷転送電極について説明したが、単層構造の電荷転送電極について説明する。
【００６９】
図１０及び図１１に、本発明の第３の実施の形態の固体撮像素子の製造工程を示す。
図１０及び図１１では電荷転送電極部分のみを示しているが、他部については、前記第２の実施の形態と同様であるので、説明を省略する。
【００７０】
この例では、シリコン基板１の表面に形成されたゲート酸化膜２上に電極間絶縁膜１３が形成され、この電極間絶縁膜１３で囲まれた領域内に多結晶シリコン膜４ａとタングステンシリサイド膜４ｂとからなる電荷転送電極が形成される。そして、シリサイド化前の多結晶シリコン膜上面に対し、電極間絶縁膜の上端が十分に高く突出するように形成されており、シリサイド化によりせり上がり現象が生じても、十分に電極間絶縁膜がシリサイド膜よりも高くなるように構成されている。
【００７１】
図１０（ａ）乃至（ｄ）にその工程図を示す。
まず、ｎ型のシリコン基板１表面に、膜厚１５〜３５ｎｍの酸化シリコン膜と、膜厚５０ｎｍの窒化シリコン膜と、膜厚１０ｎｍの酸化シリコン膜を形成し、３層構造のゲート酸化膜２を形成する。続いてこのゲート酸化膜２上に、ＳｉＨ４とＨｅとＰＨ３との混合ガスを反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．３μｍの高濃度ドープの多結晶シリコン膜４ａを形成し、図１０（ａ）に示すように、これをパターニングする。
【００７２】
そして図１０（ｂ）に示すように、ＴＥＯＳとＮ２とＯ２の混合ガスを用いた減圧ＣＶＤ法により膜厚３０〜１００ｎｍの酸化シリコン膜を形成しこれを反応性イオンエッチング（異方性エッチング）により、垂直方向にのみエッチングを進行させ、電極となる領域の側壁にのみ酸化シリコン膜を残すようにエッチングを行い、壁状の酸化シリコン膜からなる電極間絶縁膜１３で電極を形成すべき凹部を囲む形状を形成する。
【００７３】
そして図１０（ｃ）に示すように、この多結晶シリコン膜の表面を、ＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングにより、エッチング除去する。この工程で多結晶シリコン膜４ａの表面は電極間絶縁膜１３の上端面よりも一定高さ分だけ低くなっている。
【００７４】
配線表面をレジストで被覆した後、ＰＮ接合形成のためのイオン注入を行う。
【００７５】
そして、レジスト除去後、多結晶シリコン膜４ａの上層に、スパッタ法により、膜厚１２０ｎｍのチタン膜を形成し、７６０℃２分のＲＴＡ（急速熱処理）を行い、図１１（ｆ）に示すように、多結晶シリコン膜４ａとチタン膜との界面にチタンシリサイド４ｂを形成する。
【００７６】
この後、ＳＣ−１処理を行い、未反応のチタン膜を除去し多結晶シリコン膜とチタンシリサイドとの２層構造の電荷転送電極を形成し、２度目のＲＴＡにより低抵抗化ならびにＰＮ接合形成部の活性化を行う。
そしてこの上層に絶縁膜、遮光膜などを形成して、固体撮像素子を得る。
【００７７】
この方法によっても前記第１の実施の形態と同様にフォトダイオード部の金属汚染を低減し、品質劣化を防ぎ、高感度でかつ耐圧不良のない固体撮像素子を形成することが可能となる。
【００７８】
またこの方法によれば、電極間絶縁膜としての絶縁膜のパターンを形成する際にダミーパターンの側壁に形成した絶縁膜を異方性エッチングによる側壁残しにより、行っており、微細でかつ信頼性の高い電極間絶縁膜が容易に形成される。
【００７９】
【発明の効果】
以上説明してきたように、本発明によれば、光電変換部を形成したのち自己整合的に低抵抗層を形成することができるため、光電変換部の金属汚染による感度の低下を低減することができる。またフォトリソ工程での合わせずれやメタル材料特有の表面反射によるハレーションなどの影響を受けることなく電極の低抵抗化をはかることができる。
【００８０】
またフォトリソ工程やエッチング工程が不要となり工程数の削減による歩留まり、製造期間の短縮および製造コストの低減の向上をはかることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の固体撮像素子を示す図である。
【図２】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図３】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図４】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図５】本発明の第２の実施の形態の固体撮像素子の製造工程の一部を示す図である。
【図６】本発明の第２の実施の形態の固体撮像素子の製造工程の一部を示す図である。
【図７】本発明の第２の実施の形態の固体撮像素子の製造工程の一部を示す図である。
【図８】本発明の第２の実施の形態の固体撮像素子の製造工程の一部を示す図である。
【図９】本発明の第２の実施の形態の固体撮像素子の製造工程の一部を示す図である。
【図１０】本発明の第３の実施の形態の固体撮像素子の製造工程の一部を示す図である。
【符号の説明】
１　シリコン基板
２　ゲート酸化膜
３　第１層電極
３ａ　第１層多結晶シリコン膜
３ｂ　タングステンシリサイド膜
４ａ　第２層多結晶シリコン膜
４ｂ　タングステンシリサイド膜
５　酸化シリコン膜
１３　電極間絶縁膜
１６　酸化シリコン膜
【図１】
2004119794.tif 000003
【図２】
2004119794.tif 000004
【図３】
2004119794.tif 000005
【図４】
2004119794.tif 000006
【図５】
2004119794.tif 000007
【図６】
2004119794.tif 000008
【図７】
2004119794.tif 000009
【図８】
2004119794.tif 000010
【図９】
2004119794.tif 000011
【図１０】
2004119794.tif 000012