(57)【要約】【課題】データ遷移を利用した、より正確なデータストリーム処理を行うための手段を提供する。【解決手段】本発明の１実施形態は、データストリームを処理するためのシステムに関する。このシステムは、調整信号に応答してVCO信号を発生する電圧制御発振器(VCO)(105)、データ信号とVCO信号との位相差を表すエラー信号を生成する位相検出器(211)、データ遷移の発生を示す基準信号をフィルタリングする第１フィルタ(202)、エラー信号をフィルタリングする第２フィルタ(203)、フィルタリングされた基準信号でフィルタリングされたエラー信号を除する除算回路(206)を備える。第１フィルタ及び第２フィルタは、単位期間に最大のランレングスを乗じたものの逆数の１／２にほぼ等しい帯域幅を有するローパスフィルタである。【選択図】図２
2004208298.tif 000002
【特許請求の範囲】
【請求項１】
データストリームを処理するシステムであって、
データ遷移の発生を示す基準信号をフィルタリングする第１のローパスフィルタ（２０２）と、
前記データ信号と電圧制御発振器（ＶＣＯ）からのＶＣＯ信号との間の位相差を示す位相信号をフィルタリングする第２のローパスフィルタ（２０３）と、
前記フィルタリングされた基準信号で前記フィルタリングされた位相信号を除算する除算回路（２０６）
を備える、システム。
【請求項２】
前記データストリームは、単位期間と遷移を伴なうことなく発生する連続シンボルの最大ランレングスとに従って通信され、前記第１のローパスフィルタと前記第２のローパスフィルタは、前記単位期間に前記最大ランレングスを乗算したものの逆数の半分にほぼ等しい帯域を有する、請求項１に記載のシステム。
【請求項３】
前記フィルタリングされた基準信号は、前記ＶＣＯ用の調整信号として該ＶＣＯに供給される、請求項１記載のシステム。
【請求項４】
前記第１のローパスフィルタ（２０２）は、前記基準信号を積分し、前記データ信号に関連する遷移密度に比例する信号を生成する、請求項１に記載のシステム。
【請求項５】
前記第１のローパスフィルタ（２０２）は、前記フィルタリングされた基準信号が符号を変えないようなインパルス応答を有する、請求項１に記載のシステム。
【請求項６】
データストリームを処理する方法であって、前記データストリームは、単位期間と、遷移を伴なわずに発生する連続シンボルの最大ランレングスとに従って通信され、
データ信号と電圧制御発振器（ＶＣＯ）信号との間の位相差を示す位相信号（１０３）を受信するステップと、
前記単位期間に前記最大ランレングスを乗算したものの逆数の半分にほぼ等しい帯域を有する個々のフィルタによりデータ遷移を表わす基準信号（２０１）と前記位相信号をフィルタリングするステップと、
前記フィルタリングされた位相信号を前記フィルタリングされた基準信号で除算するステップ
とを含む、方法。
【請求項７】
前記フィルタリングは、前記基準信号（２０１）を積分し、前記データ信号に関連する遷移密度に比例した信号を生成するものである、請求項６に記載の方法。
【請求項８】
前記フィルタリングされた基準信号に自動利得制御（ＡＧＣ）ループ信号を乗算するステップと、
前記フィルタリングされた位相信号に前記ＡＧＣループ信号を乗算するステップ
をさらに含み、
フィルタリングされた基準信号に乗算する前記ステップとフィルタリングされた位相信号に乗算する前記ステップは、前記除算するステップの前に行われる、請求項６に記載の方法。
【請求項９】
増幅器と指数関数演算回路を用いて前記乗算されたフィルタリング済み基準信号を処理して、前記ＡＧＣループ信号を生成するステップをさらに含む、請求項８に記載の方法。
【請求項１０】
前記除算するステップから得られた商信号を用い、前記ＶＣＯ信号用に閉ループ帰還をもたらすステップをさらに含む、請求項６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は埋め込みクロックを含むデータストリームの処理に係り、より詳しくはシンボル遷移密度における変化に応答して予測可能な位相復調感度を呈する位相ロックループ（ＰＬＬ）の動作に関する。
【背景技術】
【０００２】
ノンリターン・ツー・ゼロ（ＮＲＺ）信号方式は、符号化ビット間で基準電圧へ復帰させないバイナリ符号化方式を指す。この信号方式は連続する「１」については「ハイ（高）」電圧に止め、連続する「０」については「ロー（低）」電圧に止める。ＮＲＺ信号方式を用いるデータ伝送システムでは、データ遷移のタイミングに基づいてクロックを再生する必要がある。一般に、データストリームに関連するクロックは、位相ロックループ（ＰＬＬ）を用いて再生される。ＮＲＺデータストリーム内のデータ遷移のタイミングをＰＬＬの電圧制御発振器（ＶＣＯ）の位相と比較することで、ＶＣＯの位相誤差を割り出すことができる。ＶＣＯ信号はそれに対して調整され、それによってＶＣＯをデータの埋め込みクロックへロックする。具体的には、ＰＬＬ構成を介する閉ループ帰還を用いて位相誤差を零に「サーボ制御」することができる。
【０００３】
図１は、従来技術によるクロック再生ループ１００を示す。クロック再生ループ１００は、連続位相検出器１０４とＶＣＯ１０５とループフィルタ１０６からなる。計測対象データ１０１は、連続位相検出器１０４が受信する。ＶＣＯ１０５は、調整電圧（または同調電圧）１０７により制御されるＶＣＯ信号（再生クロック１０２として供給される）を生成する。データ遷移が発生すると、連続位相検出器１０４はデータ転送タイミングをＶＣＯ信号の位相と比較する。連続位相検出器１０４を「連続」と呼ぶのは、（単に「速いか遅いか」を示し、その程度は示さない量子化出力すなわちバイナリ出力とは対照的に）それがデータ遷移タイミングとＶＣＯ信号の位相との間の差分に比例する位相誤差（位相エラー）１０３を生成するからである。位相誤差１０３はループフィルタ１０６によりフィルタリング（濾波）され、閉ループ帰還をもたらす調整電圧１０７を生成する。
【０００４】
しかしながら、不規則データについては、「１」から「０」へまたはその逆の遷移は確率的事象である。かくして、遷移が発生するのか否かまたは何時発生するのかについては、幾分かの不確実性が存在する。例えば、データが「０１０１０ｌ００００００００００１」である場合、最初の６ビットについてどの機会にも遷移が存在することになる。何故なら二つの連続ビットが同じものは皆無であるからである。しかしながら、次の連続する１０ビットは全て「０」である。「ランレングス（ラン長）」は、遷移を伴なわない連続ビットまたは連続シンボルの数を指す。従って、例示のデータストリームは「０」が１０個のランレングスを有する。シンボルまたはビットのランレングス期間中、「０」から「１」への遷移は皆無である。この期間中に遷移は一切存在しないので、ＶＣＯ内のどんな位相誤差を補正しようにもデータから入手できる位相情報は皆無である。さらに、データは（例えば、ジッター計測用に）「RLL（run length limited：ランレングス制限）」方式で通信される場合がある。具体的には、印加データパターンの許容ランレングスはある所定数よりも小さなものでなければならない。ジッター計測対象であるデータに適用される典型的なランレングス限界（ランレングス制限）は、３１ビットである。
【０００５】
一般に、位相検出器は遷移が存在するときにのみ位相情報を出力することによって動作する。データ（同一である少なくとも二つの連続するシンボル）内に遷移が全く存在しないとき、公知の位相検出器は零を出力する（これは、検出された位相誤差が何も存在しないことを意味する）。この特性は、位相検出器の利得（例えば、ラジアン／ボルト）を、データパターンの遷移密度の関数とする効果を有する。かくして、この位相検出器の利得は例示のデータストリームのうちの「０１０１０１」の期間中はハイ（高）となり、例示のデータストリームのうちの「００００００００００１」の期間中はロー（低）となる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
予測不能な位相検出器の利得は、少なくとも二つの重要な有害な影響を有する。第１に、ＰＬＬ帯域が予測不能となる。何故ならＰＬＬ帯域は位相検出器の利得に正比例するからである。このことがループ性能（例えば、トラッキング誤差）を劣化させ、そのことでループをより設計困難なものとする。第２に、ジッター計測では較正係数は位相検出器の利得に正比例する。かくして、計測対象データが予測可能な遷移密度をもたないときは、ジッター計測精度は疑わしいものとなる。しかしながら、ジッター計測において、遷移密度に測定可能な変化を伴う様々なデータパターンを利用することは一般に有利である。
【課題を解決するための手段】
【０００７】
本発明による実施形態では、ＰＬＬによって生成された位相誤差がＰＬＬへ供給したデータストリームの遷移密度とは無関係になるよう、ＰＬＬが構成される。具体的には、データストリームは、不規則な順序に従って一方の状態から別の状態へ遷移するシンボルまたはビットのストリームであるとみなすことができる。データストリームのシンボルまたはビットは、時間の離散的期間（「単位期間」）でもって通信される。また、データストリームは、別のシンボルまたはビットへの遷移を伴なうことなく発生する連続的なシンボルまたはビットの数に上限を置くランレングス限界に従って通信される。第１のフィルタを用いて、ＰＬＬの連続位相検出器からの位相誤差をフィルタリングすることによりＰＬＬを適合させることができる。データ遷移がたった今発生したかどうかを示す基準信号を、第２のフィルタによりフィルタリングすることができる。第１及び第２のフィルタは、単位期間に最大のランレングスを乗算したものの逆数の半分にほぼ等しい帯域を有するローパス（低域）フィルタとして有利に実施することができる。第１と第２のフィルタの出力を除算回路へ供給して、データ遷移密度とは無関係の位相誤差を示す信号を生成することができる。
【０００８】
前述の内容は、以下の本発明の詳細な説明がより良く理解されるように本発明の特徴と技術的な利点をやや概括的に述べたものである。本発明の特許請求の範囲の主題を形成する本発明の追加の特徴ならびに利点を以下で説明する。開示する概念ならびに具体的実施形態を、本発明の同一の目的を遂行するための他の構成を変更または設計する基礎として容易に活用できることを当業者は理解されたい。この種の等価な構成が特許請求の範囲に記載した本発明の思想ならびに範囲から逸脱しないこともまた、当業者は理解されたい。その構成と動作方法の双方に関する本発明の特性と考えられる新規の特徴は、さらなる目的ならびに利点と併せ、添付図面に関連させて考察したときに以下の詳細な説明からより良く理解されよう。しかしながら、各図面は図解と説明の目的にのみ提供するものであって、本発明の限界を画定することを意図するものでないことは、明確に理解さるべきである。
【実施例】
【０００９】
本発明をより完全に理解するため、以下の説明では添付図面を参照する。本発明による実施形態をより詳細に説明する前に、読者の便宜を図るべくナイキストのサンプリング定理の考察を提示する。ナイキストのサンプリング定理は、一様な時間間隔で採取したアナログ電圧波形の離散的サンプルだけを用いて連続するアナログ波形を再構成する問題に関するものである。ナイキストのサンプリング定理では、連続するアナログ波形の帯域は限定されているという仮定がなされるが、これは、上限周波数（これは、ナイキスト帯域を画定する）を超える周波数が波形内に存在しないことを意味する。この仮定を利用して、ナイキストはサンプリングレートが少なくともナイキスト帯域の２倍である場合に限り、これらのサンプルから連続するアナログ波形が完全に再生できることを証明できたのである。このサンプリングレートは、ナイキストレートと呼ばれる。実際に、「折り返し歪」として知られる現象には、サンプリングレートがナイキストの理論的最小レートよりも若干高いことが必要になる。
【００１０】
なじみのある例は、ディジタルオーディオのコンパクトディスク（ＣＤ）のフォーマットである。アナログ音声は一般に、アナログ音声が２０ｋＨｚを超える周波数成分をもたないようにローパスフィルタによりフィルタリングされる。アナログ音声は、４４，１００サンプル／秒のレートでサンプリングされる。このサンプリングレートは、４０，０００サンプル／秒のナイキストレートよりも若干（〜１０％）大である。
【００１１】
前記した如く、ナイキストのサンプリング定理は一様なサンプリングレートを想定している。本発明による実施形態は、ナイキストのサンプリング定理を非一様サンプリングに拡張するものである。さらなる考察の便宜を考え、「擬似レート（pseudo-rate）」なる用語を、可変レートを有するサンプリング集合内の最小サンプリングレート（連続的なサンプル間の最大時間により規定される）を指すものとして用いることにする。擬似レートが少なくともナイキストレート（連続アナログ波形の最高周波数成分の２倍）と同じ程度である場合は、連続するアナログ波形の完全な再生が可変レートでもって採取したサンプルから可能であることが提起される。ある意味では、この規範を満たす可変サンプリング用途には、連続するアナログ波形の再生を容易にするのに利用可能な「余分な」サンプル（例えばナイキストレートよりも高いレートで採取されるサンプル）が存在する。これらの余分なサンプルにより、サンプリング機能によりなされたどんな非系統的誤差（または、非定誤差）も平均化することができる。
【００１２】
擬似レートの概念を具体例で説明する。４０ギガビット／秒（４０Ｇｂ／ｓ）のデータレートを有するデータ転送システムを、ランレングス限界が３２のデータパターン（これは、数学的な簡単さを考えて選択した）を用いてジッターについて試験する場合を考える。各ビットは、「単位期間」（ＵＩ）と呼ばれる２５ｐｓを占める。少なくとも一つのデータ遷移が３２シンボルごとに発生しなければならないので、位相検出器からの位相誤差信号のサンプル間の最大時間は３２×２５ｐｓすなわち８００ｐｓとなる。８００ｐｓの時間期間は、１．２５ギガサンプル／秒（８００×１０−１２秒の逆数）の擬似レートに対応する。かくして、疑似レートは、ナイキストのサンプリング定理のこの拡張にしたがって６２５ＭＨｚの帯域をサポートする。疑似レートがサポートする帯域を、擬似ナイキスト帯域と呼ぶことにする。
【００１３】
図２は、本発明の実施形態による、擬似ナイキスト帯域に適合するシステム２００を示す。このシステム２００は、従来のクロック再生ループ２１０を備える。従来のクロック再生ループ２１０は、連続位相検出器２１１が変更されている以外は従来のクロック再生ループ１００とほぼ同じである。連続位相検出器２１１は、位相誤差１０３を出力する第１のポートと、さらにデータ遷移を示す基準信号２０１を出力する第２ポートを備える。本発明による実施形態では、連続位相検出器２１１は、データ遷移が発生する都度第２ポートにおいて１ＵＩ期間のパルスを生成する。図２に示す如く、データ遷移期間中にパルスを生成する機能は連続的位相検出器２１１と一体的に実装される。しかしながら、この機能は必要に応じて個別の回路素子として実装することもできる。
【００１４】
フィルタ２０２へは、基準信号２０１が供給される。フィルタ２０２は基準信号２０１をフィルタリングし、データ１０１に関連する遷移密度にほぼ比例する信号２０４を生成する。フィルタ２０２は、位相検出器２１１が生成するパルスを積分するローパスフィルタとして実装することができる。本発明に従う実施形態では、フィルタ２０２は擬似ナイキスト帯域にほぼ等しい遮断周波数をもった（折り返し歪を考慮）ローパスフィルタとして実装することができる。前記した如く、擬似ナイキスト帯域はサンプル間の最大時間により規定され、この最大期間は、データ１０１に関連するランレングス限界により規定することができる。また、本発明に従う実施形態では、フィルタ２０２は良好な時間領域特性（すなわち、アンダー／オーバーシュートが低い）をもつように有利に実施することができる。適切なフィルタには、ベッセルフィルタ（Bessel filter）やガウスフィルタ（Gaussian filter）が含まれる。同様に、連続位相検出器２１１からの位相誤差２０３がフィルタ２０３へ供給される。フィルタ２０３は、フィルタ２０２と同様の仕方で実装することができる。
【００１５】
フィルタ２０２，２０３からの出力（信号２０４と信号２０５）は、除算器２０６（または、分割器。アナログ回路要素でもディジタル回路要素でもよい）へ供給される。除算器２０６は、フィルタリングされた位相誤差信号（信号２０５）をフィルタリングされた基準信号２０２で除算し、補正された位相誤差（以下、補正位相誤差とも記載）２０７を生成する。この構成は、ジッターを再生し計測するためにＰＬＬを位相復調器として用いる点で長所を有する。補正位相誤差２０７は、データ遷移密度またはランレングスとは無関係のジッター感度を有する。対照的に、生の（すなわち、未処理の）位相誤差１０３は遷移密度に正比例する感度を有する。
【００１６】
システム２００はＶＣＯ信号を生成するものとして説明してきたが、本発明はそれには限定されない。本発明になる実施形態は、ＶＣＯ信号が独立して利用可能でかつ利得補正を備えた位相検出器を開ループ内に使用するシステムに実装することができる。
【００１７】
また、読み手の便宜のために、システム２００の数学的解析について説明する。Ｄｍａ（ｔ）（信号２０４に対応）を、擬似ナイキスト周期（擬似ナイキストレートの逆数）に等しい時間長において発生する遷移数からなる移動平均と定義する。次に、擬似ナイキスト周期の定義から、Ｄｍａ（ｔ）が最小値１とランレングス限界に等しい最大値を有するものとする。Ｍｍａ（ｔ）が同様の位相誤差の移動平均を表わすものとする。ここで、移動平均は同じ時間期間に亙ってとる。この場合、フィルタリングされた位相誤差（位相誤差２０３）はＭｍａ（ｔ）Ｄｍａ（ｔ）により与えられる。かくして、Ｍｍａ（ｔ）Ｄｍａ（ｔ）をＤｍａ（ｔ）で除算することで、所望の結果Ｍｍａ（ｔ）（すなわち、遷移密度とは無関係の位相誤差）が得られる。システム２００は移動平均を用いて正確には機能しない。何故ならフィルタリングは通常ベッセルフィルタまたはガウスフィルタを用いて行われるからである。しかしながら、動作原理は同じままである。その上、本発明の実施形態が有利にフィルタ２０２，２０３や３次ベッセルフィルタを実装することができるのは、得られるインパルス応答が関心のある時間について正であるという理由であることに留意されたい。このことは利点である。何故なら他のフィルタ形状は、通常はかなりの負領域を伴なうインパルス応答を有しており、その領域から、出力が零に近付き、零を横断するからである。除算器２０６はその除数がほぼ零か零に等しい場合は適切に動作しない。何故なら要求される出力電圧が除算器２０６のダイナミックレンジを上回るからである。
【００１８】
高速除算器（アナログ除算器など）の実装は、特に特定のアプリケーションについて除算器のダイナミックレンジを増大させるときに難しい問題となりうることが理解されよう。理想的な移動平均を用いた場合、そのダイナミックレンジはランレングス限界に等しいものとなろう。ベッセルフィルタを用いることにより得られるダイナミックレンジは、理想的な移動平均のダイナミックレンジよりも幾分小さいが、そのダイナミックレンジは依然として比較的大きい。ダイナミックレンジが減少するとしたならば、除算器の実施に関連する難しさを緩和することができる。図３は、本発明の実施形態によるダイナミックレンジを低減したシステム３００を示す。
【００１９】
図３のシステム３００は、システム３００が自動利得制御（ＡＧＣ）ブロック３０５を含む点を除き、システム２００と同様である。ＡＧＣブロック３０５は、基準信号２０１と位相誤差信号１０３を供給するフィルタ２０２，２０３の後段に配置されている。整合のとれた乗算器３０１，３０２は、フィルタ２０２，２０３の後段で除算器２０６の前段に挿入されている。乗算器３０１の第１の入力はフィルタ２０２からのフィルタリングされた基準信号であり、乗算器３０２の第１の入力はフィルタ２０３からのフィルタリングされた基準信号（フィルタリング済み基準信号）である。各乗算器の第２の入力は、乗算器３０２からの出力（乗算されたフィルタリング済み基準信号）を誤差信号として用いるサーボループにより駆動される。乗算されたフィルタリング済み基準信号は、サーボ増幅器３０３と指数関数演算器（exponentiator。または累乗器）３０４に供給される。指数関数演算回路要素３０４を含めることで、サーボループを線形化し、それによってループ利得を入力信号レベルとは無関係なものにすることができる。指数関数演算器３０４は個別要素として図示したが、実際には指数関数演算器３０４は各乗算器３０１，３０２と組み合わせることができる。共通に利用可能な二象限乗算器（2-quadrant multiplier）は、カレントミラーによりバイアスさせた差動対からなる。指数関数演算機能（または累乗機能）の付加にはカレントミラーを単一のトランジスタで置換することが含まれ、それによって複雑さが低減される。
【００２０】
一見したところ、図３に示した変更は、除算器を実施するという困難さと、乗算器を実施するというそれと同様に難しいタスクとのトレードオフに過ぎないように見えるかもしれない。しかしながら、実質的に困難さが低下する。全体のダイナミックレンジは、ＡＧＣブロック３０５と除算器２０６の間で区切ることができる。従って、これらの要素のどれもダイナミックレンジ全体を取り扱うことを必要とはしない。その上、乗算器３０１，３０２の実施は乗算器３０１，３０２を格別正確とすることを必要としない。サーボループ誤差は同相モードであり、それ故に乗算された信号の比率に影響を及ぼさない。具体的には、乗算器３０１と３０２が整合している場合には、どんな乗算誤差も除算器２０６の動作後にはなくなる。さらに、これらの要素を単一の集積回路上にモノリシックに集積化することにより、乗算器３０１と３０２の整合をとることは比較的簡単になる。
【００２１】
図３はさらに、システム３００のＰＬＬに対する帰還をもたらすよう接続された乗算器３０２の出力を示す。これがＰＬＬのループ利得とループ帯域を安定化させる（さもなくば、データ１０１に関連する遷移密度によって影響を受けることになる）。本発明の別の実施形態では、図４のシステム４００に示した如くループフィルタ１０６に対し補正された位相誤差信号２０７を供給することで、ループ利得及びループ帯域の更なる安定化を達成することができる。
【００２２】
本発明の１実施形態は、データストリームを処理するためのシステムに関する。このシステムは、調整信号に応答してVCO信号を発生する電圧制御発振器(VCO)(105)、データ信号とVCO信号との位相差を表すエラー信号を生成する位相検出器(211)、データ遷移の発生を示す基準信号をフィルタリングする第１フィルタ(202)、エラー信号をフィルタリングする第２フィルタ(203)、フィルタリングされた基準信号でフィルタリングされたエラー信号を除する除算回路(206)を備える。第１フィルタ及び第２フィルタは、単位期間（単位インターバル）に最大のランレングスを乗じたものの逆数の１／２にほぼ等しい帯域幅を有するローパスフィルタである。
【００２３】
本発明及びその利点を詳細に説明してきたが、特許請求の範囲によって規定される本発明の趣旨ならびに範囲から逸脱することなく様々な変形や置換や変更が可能であることを理解されたい。さらに、本出願の範囲を、明細書に記載した特定の実施形態のプロセスや機械や製造や要素の組成や手段や方法やステップに限定することは意図されていない。本発明の開示から当業者には容易に理解されることであるが、本明細書及び図面に記載し、図示した対応する実施形態とほぼ同じ機能を実行したり、ほぼ同じ成果を達成する、既存のまたはこれから開発されるプロセスや機械や製造や要素の組成や手段や方法やステップを、本発明に従って利用することが可能である。従って、特許請求の範囲には、そのようなプロセス、機械、製造、要素の組成、手段、方法、ステップが含まれることが意図されている。
【図面の簡単な説明】
【００２４】
【図１】従来技術によるクロック再生回路を示す図である。
【図２】本発明の実施形態によるクロック再生回路を示す図である。
【図３】本発明の実施形態による他のクロック再生回路を示す図である。
【図４】本発明の実施形態による他のクロック再生回路を示す図である。
【符号の説明】
【００２５】
１０３  位相誤差
１０５  電圧制御発振器
２０１  基準信号
２０２，２０３  フィルタ
２０６  除算器
２０７  補正された位相誤差
２１１  位相検出器
３０３  サーボ増幅器
３０４  指数関数演算器
３０５  自動利得制御（ＡＧＣ）ブロック
【図１】
2004208298.tif 000003
【図２】
2004208298.tif 000004
【図３】
2004208298.tif 000005
【図４】
2004208298.tif 000006