(57)【要約】【課題】チップサイズが小さく高精度なチップ型サーミスタと、その製造方法の提供。【解決手段】絶縁基板１上に、対をなす端部電極２，３と、前記端部電極２，３間にまたがる一連のサーミスタ体４と、当該サーミスタ体４を挟んで前記端部電極２，３に対向する中間電極５とを備え、前記対をなす端部電極２，３間のバイパス抵抗値は、一方の端部電極２と中間電極５間の抵抗値と、他方の端部電極３と中間電極５間の抵抗値との和よりも、十分大きい値にすることを特徴とするチップ型サーミスタ。【選択図】　　　図１
2004039882.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板（１）上に、対をなす端部電極（２，３）と、前記端部電極（２，３）間にまたがる一連のサーミスタ体（４）と、当該サーミスタ体（４）を挟んで前記端部電極（２，３）に対向する中間電極（５）とを備え、
前記対をなす端部電極（２，３）間のバイパス抵抗値は、一方の端部電極（２）と中間電極（５）間の抵抗値と、他方の端部電極（３）と中間電極（５）間の抵抗値との和よりも、十分大きい値にすることを特徴とするチップ型サーミスタ。
【請求項２】
所定の大きさの絶縁基板（１）上に、一対の端部電極（２，３）を形成する端部電極形成工程と、前記端部電極（２，３）間にまたがる一連のサーミスタ体（４）を形成するサーミスタ体形成工程と、端部電極（２，３）間にまたがって形成されたサーミスタ体（４）上に、前記端部電極（２，３）に対向する中間電極（５）を形成する中間電極形成工程と、サーミスタ全体が所定抵抗値と成るよう前記サーミスタ体（４）上の前記中間電極（５）の一部を切削する中間電極切削工程と、を備えることを特徴とするチップ型サーミスタの製造方法。
【請求項３】
所定の大きさの絶縁基板（１）上の中央部に、中間電極（５）を形成する中間電極形成工程と、前記中間電極（５）に重なる一連のサーミスタ体（４）を形成するサーミスタ体形成工程と、前記サーミスタ体（４）の上に、前記中間電極（５）と対向する対を成す端部電極（２，３）を形成する端部電極形成工程と、サーミスタ全体が所定抵抗値と成るよう前記サーミスタ体（４）上の前記端部電極（２，３）の一部を切削する端部電極切削工程と、を備えることを特徴とするチップ型サーミスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チップ型サーミスタ及びその製造方法に関する。
【０００２】
【従来の技術】
近年、コンピュータ及びその周辺機器の普及、並びにそれらの高性能化によって、回路基板に用いられる抵抗器等の電子部品においても、その抵抗値の高精度化が第一に求められている。前記抵抗器は熱により抵抗値が変動するという短所があり、所望の抵抗値への高精度な調整が困難という課題があった。
【０００３】
【発明が解決しようとする課題】
本発明は、上記実情に鑑みて成されたものであって、高精度でチップサイズの小さいチップ型サーミスタとその製造方法の提供を目的とする。
【０００４】
【課題を解決するための手段】
上記目的を達成するために、本発明のうち請求項１記載のチップ型サーミスタは、絶縁基板上に、対をなす端部電極と、前記両端部電極間にまたがる一連のサーミスタ体と、当該サーミスタ体を挟んで前記端部電極に対向する中間電極とを備え、前記対をなす端部電極間のバイパス抵抗値は、一方の端部電極と中間電極間の抵抗値と、他方の端部電極と中間電極間の抵抗値との和よりも、十分大きい値にすることを特徴とする。
【０００５】
ここで、「バイパス抵抗値」とは、中間電極を介さない場合の、サーミスタ体を挟んだ端部電極間の抵抗成分である。また、「十分大きい値」とは、一方の端部電極と中間電極間の抵抗値と、他方の端部電極と中間電極間の抵抗値との和からなるサーミスタ全体の定数に影響を与えない程度に大きい値をいう。
尚、前記サーミスタ体を挟む端部電極及び中間電極の上下関係は、適宜変更可能である。即ち、所定の大きさの絶縁基板と、前記中間電極に重なる一連のサーミスタ体を前記絶縁基板上に具備し、当該サーミスタ体の上に各々前記中間電極を具備した構成でも良い。
【０００６】
請求項１記載のチップ型サーミスタを得るための製造方法は、請求項２記載のように、所定の大きさの絶縁基板上に、一対の端部電極を形成する端部電極形成工程と、前記両端部電極間にまたがる一連のサーミスタ体を形成するサーミスタ体形成工程と、両端部電極間にまたがって形成されたサーミスタ体上に、前記両端部電極に対向する中間電極を形成する中間電極形成工程と、サーミスタ全体が所定抵抗値と成るよう前記サーミスタ体上の前記中間電極の一部を切削する中間電極切削工程とを備えていることを特徴とする。
【０００７】
また、請求項１記載のチップ型サーミスタを得るために他の製造方法として、請求項３記載のように、所定の大きさの絶縁基板上の中央部に中間電極を形成する中間電極形成工程と、前記中間電極に重なる一連のサーミスタ体を形成するサーミスタ体形成工程と、前記サーミスタ体の上に、前記中間電極と対向する対を成す端部電極を形成する端部電極形成工程と、サーミスタ全体が所定抵抗値と成るよう前記サーミスタ体上の前記端部電極の一部を切削する端部電極切削工程とを備えるていることを特徴とする。
【０００８】
【発明の実施の形態】
以下、本発明によるチップ型抵抗器の実施形態を、その製造方法と共に図１から図１１を参照して説明する。
【０００９】
ここで示すチップ型抵抗器の製造方法は、アルミナ製の絶縁基板（以下、絶縁基板１と記す。）上に、予めＶ字状の分割溝を碁盤目状に刻設することによって等面積同形状の区画された単位領域を複数形成し、各単位領域に一つの抵抗器本体を、導電ペーストや抵抗ペースト、或いはガラス等の絶縁ペーストを印刷し焼成することによって形成し、適宜、分割工程を経ながら外部電極形成及び仕上げのメッキ処理を施すという多数一括製造方法を採用している。
【００１０】
始めに、図１に示す様な端部電極２，３が中間電極５より下にある場合の本発明によるチップ型抵抗器の第一の実施形態例をその製造方法と共に説明する。まず、端部電極形成工程で、絶縁基板１の上面に端部電極の電極パターンを形成する（図７の（イ）参照）。本実施の形態では、上述したように絶縁基板の単位領域毎に両端部電極２，３となるパターンを、印刷又はエッチング等の方法でそれぞれ形成する。そして例えば８５０℃で約十分間加熱焼成することにより各端部電極２，３が形成される。
【００１１】
そして、サーミスタ体形成工程でこのようにしてできた端部電極２及び端部電極３上に印刷等でサーミスタ体４となるパターンを形成し、これを例えば８５０℃で約十分間加熱焼成することによりサーミスタ体４が形成される。このサーミスタ体４は単位領域毎に端部電極２及び端部電極３間にまたがり一連に形成される（図７の（ロ）参照）。
【００１２】
続いて中間電極形成工程で、図７の（ハ）に示す様に、サーミスタ体４の上面にサーミスタ体４のほぼ全面を覆う中間電極５のパターンを印刷又は、エッチング等の方法で形成する。そして例えば８５０℃で約十分間加熱焼成することにより中間電極５が形成される。
【００１３】
前記サーミスタ体形成工程と前記中間電極形成工程により、一方の端部電極２と中間電極５間、及び他方の端部電極３と中間電極５間、並びに一方の端部電極２と他方の端部電極３間には抵抗値が出現するが、図４に示す様に、一方の端部電極２と他方の端部電極３間の抵抗成分は、端部電極２と中間電極５間、及び端部電極３と中間電極５間の抵抗成分のいずれよりも十分大きい値とするので、前記端部電極２と端部電極３間の抵抗成分は無視出来るものとなる。
【００１４】
また、一方の端部電極２と中間電極５間と、他方の端部電極３と中間電極５間の両抵抗成分を比較して、前記両抵抗成分が等しくなる様、前記端部電極形成工程及び前記中間電極形成工程において、端部電極２と中間電極５の対向面積及び、端部電極３と中間電極５の対向面積が調整されている（図３の斜線部参照）。
【００１５】
なお、上述した例では、両端部電極２，３及びサーミスタ体４の焼成、並びに中間電極５の焼成を各工程毎にそれぞれ別個に行う例を示したが、各形成工程において焼成を行わずにパターン形成のみを行い、乾燥後に一括して焼成してもよい。
【００１６】
そして、次に中間電極切削工程を実行する。一方の端部電極２と中間電極５または他方の端部電極３と中間電極５の重なり合う部分の面積を（Ｓ）、この部分のサーミスタ体４の膜厚を（ｔ）、サーミスタ体の比抵抗を（ρ）とすると、得られる抵抗値Ｒは、Ｒ＝ρ（ｔ／Ｓ）となる。従って、トリミング前の初期抵抗値を測定しておき、目的とする抵抗値を得るべく前記面積（Ｓ）を計算により割り出して、実際に切削すべき面積を求め、この求めた量だけ中間電極５におけるサーミスタ体４と一方の端部電極２が重合する部分や、中間電極５におけるサーミスタ体４と他方の端部電極３が重合する部分を切削することにより、所望の抵抗値とできる（図７の（ニ）参照）。
【００１７】
なお、この中間電極切削工程を本実施例ではレーザトリミングで行うものとする。そして、切削の深さは、少なくとも中間電極５を貫通する深さを要し、たとえその深さがサーミスタ体４にまで至ったとしても前記端部電極２，３の表面に至らない深さとし、前記中間電極５と前記端部電極２，３との間の短絡を防止する。前記所望の抵抗値に調整する場合は、前記両抵抗成分のうちどちらか一方の抵抗成分を構成する中間電極５の領域を大きく切削して粗調整を行い、他方の抵抗成分を構成する前記中間電極５の領域を小刻みに切削して微調整を行う。
【００１８】
次に、前記中間電極形成行程で形成した中間電極５の全体を、単位領域毎の両端部電極２，３を露出した状態で、ガラスを素材とした保護膜６を被覆する保護膜形成工程を行う。この例では、横分割溝にそって連続した帯状の膜を以て横方向に連続した複数の単位領域の保護膜６を一連に形成する。続いて、横分割溝を以て、横並びにチップ抵抗器が連結したブロック単位で分割する分割工程を行う。
【００１９】
更に、前記分割工程により分離したブロックの分断面、即ち、各チップ型サーミスタの両端面に導電塗料を定着させ、絶縁基板１上の端部電極２の露出面から、絶縁基板１の端面と、更に絶縁基板１裏面の前記端部電極２に対向した領域に亘る一体物の外部電極８と、絶縁基板１上の端部電極３の露出面から絶縁基板１の端面と、更に絶縁基板１裏面の前記端部電極３に対向した領域に亘る一体物の外部電極８を形成する外部電極形成工程を行う。この工程は、前記ブロックを構成する全てのチップ抵抗器の端面について一連の外部電極８を形成する形で行われる。当該外部電極８は、例えば、銀とガラスとバインダ樹脂を混合してペースト化した導電素材を被覆したものである。
【００２０】
そして、最後に、当該分割工程で、上記工程を終えたブロックを更にチップ型サーミスタ一個毎に分割し、外部電極形成工程を経て構築された外部電極８の表面にメッキ膜７を形成する為、必要に応じてニッケルメッキ処理を行った後に、半田メッキ処理あるいは錫メッキ処理を施すメッキ工程を施して、図１０に示す様な回路基板へ実装する際の定着性を高めた個々のチップ型サーミスタが完成する（図８の（へ）乃至（チ）参照）。
【００２１】
この様にして製作した本実施例のチップ型サーミスタは、例えば、幅１．２ｍｍ、長さ２．０ｍｍ、絶縁基板１の厚さ０．６ｍｍ、電極部の厚さ１０μｍ、サーミスタ体４の厚さ４０μｍ程度に形成する。また、絶縁基板上に形成される端部電極２と端部電極３間の長さ約０．５ｍｍとする。
【００２２】
上記実施形態によるチップ型サーミスタの抵抗は製造工程上、図６の（イ）に示す如くバイパス抵抗とサーミスタＡとサーミスタＢの３つの抵抗成分から成るが、前記の如く、前記端部電極２，３間のバイパス抵抗値は無視できるものであるから、図４に示す如く端部電極２と中間電極５間の抵抗成分（サーミスタＡ）及び端部電極３と中間電極５間の抵抗成分（サーミスタＢ）から成る中間電極５を介した抵抗成分のみで考えることができ、等価回路図で表すと図６の（ロ）の構成となる。
【００２３】
本実施形態例ではレーザートリミング処理を施して抵抗値の調節を行うが、上記構成を採用することにより、電極間に挟まれたサーミスタ体４に熱による悪影響を殆ど与えることなく抵抗値調節ができることは勿論、粗調整抵抗成分の調整と、微調整抵抗成分の調整とを分割して行うことにより、抵抗値調整の高精度化が可能であり、レーザートリミング時の温度変化による抵抗値の変動を少なく出来る。また、端部電極２と中間電極５間のサーミスタ体４及び端部電極３と中間電極５間のサーミスタ体に、それぞれ印可される電圧が分割して印可される為に薄膜化も可能であり、チップ全体を薄くできる。
【００２４】
次に、図２に示す如く中間電極５が端部電極２，３より下にある場合のチップ型サーミスタの第二の実施形態例を図９に示す製造方法と共に説明する。まず、中間電極形成工程で、絶縁基板１の単位領域毎に中間電極５となる電極パターンを形成する（図９の（イ）参照）。本実施の形態では、上述したように絶縁基板１の単位領域の上面に中間電極５を印刷又は、エッチング等の方法で形成する。そして例えば８５０℃で約十分間加熱焼成することにより中間電極５が形成される。
【００２５】
そして、サーミスタ体形成工程で、前記中間電極形成工程で形成した絶縁基板１の単位領域毎に、前記中間電極５に重なり合うサーミスタ体４となるパターンを印刷等で形成する（図９の（ロ）参照）。そして例えば８５０℃で約十分間加熱焼成することにより、サーミスタ体４のパターンが形成される。
【００２６】
続いて端部電極形成工程で、図９の（ハ）に示す様に、サーミスタ体４の上面に、端部電極２及び端部電極３となるパターンを当該サーミスタ体４の端部及び前記単位領域毎の端部に亘って印刷又は、エッチング等の方法で形成する。そして例えば８５０℃で約十分間加熱焼成することにより、端部電極２と端部電極３が形成される。
【００２７】
これにより、端部電極２と中間電極５間及び端部電極３と中間電極５間、並びに端部電極２と端部電極３間には抵抗成分が出現するが、図５に示す様に、両端部電極２，３間の抵抗成分は、一方の端部電極２と中間電極５間及び他方の端部電極３と中間電極５間の抵抗成分のいずれよりも十分大きい値とするので、前記第一の実施形態同様無視出来るものである。
【００２８】
また、一方の端部電極２と中間電極５間の抵抗値と、他方の端部電極３と中間電極５間の抵抗値とが等しくなるように、前記端部電極形成工程及び前記中間電極形成工程において、端部電極２と中間電極５の対向面積と、端部電極３と中間電極５の対向面積とが等しくなる様調整されている。
【００２９】
なお、上述した例においても、端部電極２、端部電極３及び中間電極５の焼成、並びにサーミスタ体４の焼成を各工程毎にそれぞれ別個に行う例を示したが、本実施例はこの例に限るものではなく、各形成工程では焼成を行わずにパターン形成のみを行い、乾燥後に一括して焼成してもよい。
【００３０】
そして、次に端部電極切削工程を実行する。前記端部電極切削工程は前記中間電極切削工程と同様に、はじめに初期抵抗値を測定しておき、切削する面積を計算により割り出して実際の切削の面積を求め、端部電極２や端部電極３がそれぞれ中間電極５と重合する部分を切削する（図９の（ニ）参照）。
【００３１】
尚、この第二の実施形態においても、所望の抵抗値に調整する場合は、前記両抵抗成分のうちどちらか一方の抵抗成分を構成する前記端部電極２の領域を大きく切削して粗調整を行い、他方の抵抗成分を構成する前記端部電極３の領域を小刻みに切削して微調整を行う。また、上記実施形態における等価回路図は、前記第一の実施形態の等価回路図と同様である（図６の（ロ）参照）。また、切削の深さは、少なくとも端部電極２，３を貫通する深さを要し、たとえその深さがサーミスタ体４にまで至ったとしても前記中間電極５の表面に至らない深さとして、前記端部電極２，３と中間電極５との間の短絡を防止する。
【００３２】
後に、前記第一の実施形態と同様の、保護膜形成工程、外部電極形成工程、分割工程、メッキ工程を経て、図１１に示す様なチップ型サーミスタが複数完成する（図８の（ホ）乃至（チ））。
【００３３】
【発明の効果】
以上の如く本発明によるチップ型サーミスタを使用すれば、サーミスタ体の抵抗値がトリミング時の熱により変動することを低減でき、所望の抵抗値への高精度な調整が可能である。更に、等価的に直列接続された各サーミスタにかかる印可電圧が分割されることによりチップの薄膜化が実現でき、高精度で信頼性の高いサーミスタチップを提供できる。
【図面の簡単な説明】
【図１】本発明によるチップ型サーミスタの一例を示す側面図である。
【図２】本発明によるチップ型サーミスタの一例を示す側面図である。
【図３】本発明によるチップ型サーミスタの一例を示す平面図である。
【図４】図１の部分的拡大図である。
【図５】図２の部分的拡大図である。
【図６】（イ）（ロ）
本発明によるチップ型サーミスタの等価回路図である。
【図７】（イ）（ロ）（ハ）（ニ）
一般的なチップ型サーミスタの製造方法の一例を示す工程図である。
【図８】（ホ）（ヘ）（ト）（チ）
一般的なチップ型サーミスタの製造方法の一例を示す工程図である。
【図９】（イ）（ロ）（ハ）（ニ）
一般的なチップ型サーミスタの製造方法の一例を示す工程図である。
【図１０】本発明によるチップ型サーミスタの一例を示す側面図である。
【図１１】本発明によるチップ型サーミスタの一例を示す側面図である。
【符号の説明】
１　絶縁基板，２　端部電極，３　端部電極，４　サーミスタ体，
５　中間電極，６　保護膜，７　メッキ膜，８　外部電極
【図１】
2004039882.tif 000003
【図２】
2004039882.tif 000004
【図３】
2004039882.tif 000005
【図４】
2004039882.tif 000006
【図５】
2004039882.tif 000007
【図６】
2004039882.tif 000008
【図７】
2004039882.tif 000009
【図８】
2004039882.tif 000010
【図９】
2004039882.tif 000011
【図１０】
2004039882.tif 000012
【図１１】
2004039882.tif 000013