(57)【要約】【課題】三相交流電力を直流に変換する変換器において、極力通電素子数を低減し、併せて低次高調波抑制を図る。【解決手段】半導体スイッチング素子２個からなるレッグ２組とダイオード２個からなるレッグ１組とで３アームを構成し、各レッグ３組の端をそれぞれ接続し、かつ素子間の接続点を三相交流入力の各相にそれぞれ接続する。２組のレッグを構成する半導体スイッチング素子４個に対し１２０°導通形のＰＷＭ制御をさせる。【選択図】      図１
2004208384.tif 000002
【特許請求の範囲】
【請求項１】
三相交流入力を直流に変換する電力変換装置であって、
２個の半導体スイッチング素子を互いに極性を同じにして直列接続したレッグを２組と、２個のダイオードを互いに極性を同じにして直列接続したレッグを１組と、を備え、これら３組のレッグのそれぞれの端部を、互いのレッグの半導体スイッチング素子またはダイオードの極性が同じになるようにして接続し、かつこの３組のレッグの接続点と三相の交流入力の各相とをそれぞれ接続してなることを特徴とする電力変換装置。
【請求項２】
前記半導体スイッチング素子は、逆耐圧を持つ半導体スイッチング素子であることを特徴とする請求項１に記載の電力変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、三相交流を直流に変換する装置に関するものであり、詳しくは、スイッチング素子を用いて電源電圧より低い出力電圧を得るために構成された降圧形整流回路に関する。
【０００２】
【従来の技術】
図２に三相ダイオードブリッジと降圧チョッパ回路により構成された従来の降圧形整流回路を示す。この整流回路では、三相交流をダイオードブリッジ１０により直流に変換し、降圧チョッパ回路２０を駆動することにより所望の直流出力電圧ｖｄｃを得ている。（特許文献１を参照）。ここでダイオードブリッジ１０の入力線間電圧の実効値をｖａｃとすると、このダイオードブリッジ１０の直流出力電圧Ｅｄは下記（１）式で表されることはよく知られている。
Ｅｄ＝１．３５ｖａｃ・・・（１）
スイッチング素子１０Ｓはパルス幅制御（以下ＰＷＭ制御）を行う。この降圧チョッパ回路の入出力の電圧（Ｅｄとｖｄｃ）の関係は、スイッチング素子１０Ｓのオン時間Ｔｏｎとスイッチング周期（もしくはキャリア周期）Ｔｃで表されるオンデューティ比Ｄｃ（＝Ｔｏｎ／Ｔｃ）を用いて下記（２）式で表される。但し、０≦Ｄｃ≦１である。
ｖｄｃ＝Ｄｃ・Ｅｄ＝１．３５・Ｄｃ・ｖａｃ・・・（２）
ダイオードブリッジの出力側にコンデンサが接続されたコンデンサインプット形整流回路では、電源電圧がコンデンサ充電電圧より高い場合に限り入力電流が流れる。したがって、ダイオードブリッジの入力電流はピーク値の高い電流波形を有する。
【０００３】
ここで電源周波数を５０Ｈｚとする三相交流電源における相電圧ｖＵ、ｖＶ、ｖＷ、線間電圧ｖＵＶ、ｖＶＷ、ｖＷＵと入力電流ｉＵ、ｉＶ、ｉＷのシミュレーション波形を図３に示す。この図３から各線間電圧が最大及び最小の時に、ピーク値の高い入力電流が流れていることが分かる。
ここで、相電圧、線間電圧及び入力電流のＦＦＴ（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）による高調波解析結果を図４に示す。入力電流の基本波成分（１次＝５０Ｈｚ）を１００％とすると５次高調波成分が８０％、７次高調波成分が６０％含まれ、低次高調波成分が多く含まれていることが分かる。
【０００４】
【特許文献１】
特開平５−２６０７５７号公報
【０００５】
【発明が解決しようとする課題】
図２に示したような従来の降圧形整流回路の場合、例えばＵ相からＷ相へ電流が流れる際には、ダイオード１Ｄ→スイッチング素子１０Ｓ→リアクトルＬ１→負荷→ダイオード６Ｄの電流経路で通流し、この場合の通過素子数は５となる。このように、三相ダイオードブリッジと降圧チョッパ回路の２つの電力変換装置を組み合わせた回路では電流の通過素子数が多くなり、これに応じて素子における損失が大きくなってしまう。さらに、コンデンサインプット形のダイオード整流回路においては、その入力電流には大きな低次高調波成分が含まれてしまう。
【０００６】
このため、本発明における目的は、１つの電力変換回路によって降圧形整流回路を構成し、回路構成の簡略化と、電流の通過素子数を減らすことで従来方式と比較して損失低減を図り、さらには入力電流の低次高調波成分を低減できる降圧形整流回路を提供することにある。
【０００７】
【課題を解決するための手段】
このような課題を解決するため、本発明では、三相交流入力を直流に変換する電力変換装置において、
２個の半導体スイッチング素子を互いに極性を同じにして直列接続したレッグを２組と、２個のダイオードを互いに極性を同じにして直列接続したレッグを１組と、を備え、これら３組のレッグのそれぞれの端部を、互いのレッグの半導体スイッチング素子またはダイオードの極性が同じになるようにして接続し、かつこの３組のレッグの接続点と三相の交流入力の各相とをそれぞれ接続した。
なお、本発明においては半導体スイッチング素子を逆耐圧を持つようにしてもよい。
【０００８】
【発明の実施の形態】
図１に本発明の第１の実施形態を示す。
ここでは２組のスイッチングレッグと１組のダイオードレッグとを並列に接続している。図１においては、逆耐圧を持つ半導体スイッチング素子を用いた場合を示しているが、従来のように逆耐圧を持たない半導体スイッチング素子を用いる場合には、スイッチング素子と直列にダイオードを接続するべきであるが、結果電流の通過素子数が増加してしまうことになる。このため、図１に示すような逆耐圧を持つ半導体スイッチング素子を使用するほうが損失面では好ましい。
【０００９】
スイッチング素子１Ｓ〜４ＳにＰＷＭ制御を行わせることによって、直流電流ｉｄｃを制御し、整流回路の出力電圧ｖｄｃを所望の直流電圧に制御する。
次に図１の動作について説明する。
ここでは１２０°導通形の整流回路として動作させる。ここで、１２０°導通形とは、三相の各相の電流が３組のレッグの上側（下側）の素子が１２０°毎に通電して切り替わる方式のことを指す。すなわち、ここでは１Ｓ、２Ｓ、３Ｄ（４Ｓ、５Ｓ、６Ｄ）が順次１２０°毎に切り替わり通電する。ここで電源周波数を５０Ｈｚとした場合の相電圧ｖＵ、ｖＶ、ｖＷと入力電流ｉＵ、ｉＶ、ｉＷのシミュレーション波形を図５に、図５に示す区間Ａの拡大波形を図６に示す。ちなみにここではスイッチング周波数（キャリア周波数）を１０ｋＨｚとした例を示している。
ところで、ここでは詳細は省略するが、図１における降圧動作は、電流ｉｄｃの指令値を基準としてスイッチング制御を行う、いわゆる電流形の制御を行うことで達成させている。この実施形態では、スイッチング素子にはキャリア波と、基準電流（一般にｉｄｃの指令値ｉｄｃ＊）に相当する直流量と、を比較して生成したＰＷＭ信号を与えてスイッチング制御を施している。
【００１０】
このときの相電圧および入力電流のＦＦＴ解析結果を図７に示す。入力電流の基本波成分を１００％とすると５次高調波成分は２０％、７次高調波成分は１４％程度になっている。このように、従来方式と比較すると、低次高調波成分が大幅に低減されていることが分かる。なお、低減したい低次高調波成分として、１３次高調波（すなわち６５０Ｈｚ）までを考慮する場合、スイッチング周波数としてはこの次数より大きい、例えば電源周波数の２０倍以上とすることで好ましい結果を得られることはいうまでもない。すなわち、７次高調波（３５０Ｈｚ）までを考慮する場合には、少なくとも電源周波数の７倍より大きいスイッチング周波数が望まれる。
【００１１】
また、この図１において例えばＵ相からＷ相へ電流が流れる際には、スイッチング素子１Ｓ→リアクトルＬ１→負荷→ダイオード６Ｄという経路になるから、通過素子数は４となる。このため、従来と比べて通過素子数が低減できる。
【００１２】
【発明の効果】
従来の降圧形整流回路では、ダイオードブリッジと降圧チョッパ回路の２つの電力変換回路を用いるため、通過素子数が多くなり、損失面で問題があった。さらに、コンデンサインプット形のダイオード整流回路においては、入力電流に含まれる低次高調波成分が大きいという問題も無視できなかった。
本発明では、１つの電力変換回路により電源電圧を降圧できるため、従来方式と比較して回路構成の簡略化及び効率改善、また入力電流に含まれる低次高調波成分の低減が可能となる降圧形整流回路を提供できる。
【図面の簡単な説明】
【図１】この発明の実施の形態を示す回路構成図
【図２】従来技術を示す回路構成図
【図３】図２の回路におけるシミュレーション波形図
【図４】図２の回路におけるＦＦＴ解析図
【図５】図１の回路におけるシミュレーション波形図
【図６】図５の拡大波形図
【図７】図１の回路におけるＦＦＴ解析図
【符号の説明】
１Ｓ〜４Ｓ、１０Ｓ…スイッチング素子、１Ｄ〜６Ｄ…ダイオード、Ｌ１…リアクトル、１０…三相ダイオードブリッジ、２０…降圧チョッパ回路
【図１】
2004208384.tif 000003
【図２】
2004208384.tif 000004
【図３】
2004208384.tif 000005
【図４】
2004208384.tif 000006
【図５】
2004208384.tif 000007
【図６】
2004208384.tif 000008
【図７】
2004208384.tif 000009