(57)【要約】【課題】ダミーパターンと設計パターンとの密度を、半導体チップの全部分において均一化した半導体装置を設計する。【解決手段】半導体装置のレイアウト層のレイアウトパターン１ａをレイアウトパターン１ｂに示すように分割領域２ａ，２ｂ，・・・に分割する（ステップＳ１）。レイアウトパターン１ｃの分割領域拡大図Ａに示すように、分割領域の設計パターン間にダミーパターンを挿入する（ステップＳ２）。ダミーパターンと設計パターンとの密度を分割領域毎に算出する（ステップＳ３）。密度が所望の値となるように、分割領域毎のダミーパターンのパターンルールを、レイアウトパターン１ｄの分割領域拡大図Ｂのダミーパターン４ｂに示すように変更する（ステップＳ４）。【選択図】　　　　図１
2004039951.tif 000002
【特許請求の範囲】
【請求項１】
ダミーパターンを設計パターン間に挿入するコンピュータを用いた半導体装置の設計方法において、
半導体装置のレイアウト層のレイアウトパターンを分割領域に分割し、
前記分割領域の設計パターン間にダミーパターンを挿入し、
前記ダミーパターンと前記設計パターンとの密度を前記分割領域毎に算出し、前記密度が所望の値となるように前記ダミーパターンのパターンルールを変更する、
ことを特徴とする半導体装置の設計方法。
【請求項２】
前記分割領域の大きさに関する分割指定情報を受け付け、
前記レイアウトパターンを前記分割指定情報で指定される大きさの分割領域に分割することを特徴とする請求項１記載の半導体装置の設計方法。
【請求項３】
前記ダミーパターンが挿入される前記分割領域の指定に関する発生ダミー指定情報を受け付け、
前記発生ダミー指定情報で指定される前記分割領域の設計パターン間に前記ダミーパターンを挿入することを特徴とする請求項１記載の半導体装置の設計方法。
【請求項４】
前記設計パターン間に挿入される前記ダミーパターンのパターンルールに関するダミールール情報を受け付け、
前記設計パターン間に前記ダミールール情報に基づいたパターンルールのダミーパターンを挿入することを特徴とする請求項１記載の半導体装置の設計方法。
【請求項５】
前記分割領域と前記分割領域に隣接する分割領域とを含む領域の設計パターン間に前記ダミーパターンを挿入することを特徴とする請求項１記載の半導体装置の設計方法。
【請求項６】
前記密度が前記所望の値と一致しない場合、前記密度を算出した前記分割領域を拡大した領域において、前記ダミーパターンと前記設計パターンとの密度を算出することを特徴とする請求項１記載の半導体装置の設計方法。
【請求項７】
前記密度が前記所望の値と一致しない場合、前記密度を算出した前記分割領域と前記分割領域に隣接する分割領域とを含む領域において、前記ダミーパターンと前記設計パターンとの密度を算出することを特徴とする請求項１記載の半導体装置の設計方法。
【請求項８】
前記レイアウトパターン全体における設計パターンとダミーパターンとの密度を算出することを特徴とする請求項１記載の半導体装置の設計方法。
【請求項９】
ダミーパターンを設計パターン間に挿入する半導体装置の設計プログラムにおいて、
コンピュータに、
半導体装置のレイアウト層のレイアウトパターンを分割領域に分割し、
前記分割領域の設計パターン間にダミーパターンを挿入し、
前記ダミーパターンと前記設計パターンとの密度を前記分割領域毎に算出し、前記密度が所望の値となるように前記ダミーパターンのパターンルールを変更する、
処理を実行させることを特徴とする半導体装置の設計プログラム。
【請求項１０】
ダミーパターンを設計パターン間に挿入する半導体装置の設計装置において、
半導体装置のレイアウト層のレイアウトパターンを分割領域に分割する分割部と、
前記分割領域の設計パターン間にダミーパターンを挿入する挿入部と、
前記ダミーパターンと前記設計パターンとの密度を前記分割領域毎に算出する算出部と、
前記密度が所望の値となるように前記ダミーパターンのパターンルールを変更する変更部と、
を有することを特徴とする半導体装置の設計装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置に関し、特にダミーパターンを設計パターン間に挿入する半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置に関する。
【０００２】
【従来の技術】
現在、半導体装置では、設計パターン密度の偏りによる、チップ表面上の平坦のばらつきや、設計パターンの太さのばらつきを抑えるため、設計パターン間にダミーパターンを挿入することが必須技術となっている。そこで、ダミーパターンを挿入した半導体装置を設計するための設計ツールがある。
【０００３】
例えば、アルミニウム配線では、配線パターンの側壁に側壁保護膜を形成するが、配線パターン密度に偏りがあると、エッチング工程で厚さの異なった側壁保護膜が形成される。このため、配線パターン間に、ダミーパターンを挿入するよう設計ツールで設計し、配線パターン密度の一様化を図る。
【０００４】
銅配線では、配線パターン密度に偏りがあると、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）研磨時に、配線パターンの中央が窪む現象（ディッシング現象）が生じる。このため、配線パターン間に、ダミーパターンを挿入するよう設計ツールで設計し、配線パターン密度の一様化を図る。
【０００５】
【発明が解決しようとする課題】
しかし、従来の設計ツールでは、半導体チップ全体におけるダミーパターンと設計パターンとの密度が、所望の密度となるように、設計パターン間にダミーパターンを挿入する。このため、半導体チップの一部分に、ダミーパターンが挿入されない場合があり、パターン密度の偏在化が生じるという問題点があった。
【０００６】
本発明はこのような点に鑑みてなされたものであり、半導体チップの全部分において、パターン密度を均一化した半導体装置を設計する半導体装置の設計方法、半導体装置の設計プログラム、及び半導体装置の設計装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示すような、ダミーパターンを設計パターン間に挿入するコンピュータを用いた半導体装置の設計方法において、半導体装置のレイアウト層のレイアウトパターンを分割領域に分割し（ステップＳ１）、分割領域の設計パターン間にダミーパターンを挿入し（ステップＳ２）、ダミーパターンと設計パターンとの密度を分割領域毎に算出し（ステップＳ３）、密度が所望の値となるようにダミーパターンのパターンルールを変更する（ステップＳ４）、ことを特徴とする半導体装置の設計方法が提供される。
【０００８】
このような半導体装置の設計方法によれば、設計パターン３ａ，３ｂとダミーパターン４ａとの密度が、分割領域において所望の値となるようにダミーパターン４ａのダミールールが変更される（ダミーパターン４ｂ）。これにより、半導体装置の全部分において、ダミーパターンと設計パターンとの密度を均一化した半導体装置を設計する。
【０００９】
【発明の実施の形態】
まず、本発明の原理について図面を参照して説明する。
図１は、本発明の原理を説明する原理図である。図１には、本発明に係る半導体装置の設計方法を実現するコンピュータの処理手順が示されている。また、設計、製造しようとする半導体装置の、半導体チップのレイアウト層のレイアウトパターン１ａが示されている。レイアウトパターン１ａを所定の分割領域に分割したレイアウトパターン１ｂが示されている。分割領域の設計パターン間にダミーパターンが挿入されたレイアウトパターン１ｃが示されている。ダミーパターンのダミールールが変更されたレイアウトパターン１ｄが示されている。分割領域拡大図Ａは、レイアウトパターン１ｃの分割領域の拡大図である。分割領域拡大図Ｂは、レイアウトパターン１ｄの分割領域の拡大図である。
【００１０】
コンピュータは、以下の手順に従って処理を実行する。
［ステップＳ１］コンピュータは、半導体チップのレイアウト層のレイアウトパターン１ａを、レイアウトパターン１ｂに示すように、分割領域２ａ，２ｂ，・・・に分割する。
【００１１】
［ステップＳ２］コンピュータは、レイアウトパターン１ｃの分割領域拡大図Ａに示すように、分割領域の設計パターン３ａ，３ｂ間にダミーパターン４ａを挿入する。コンピュータは、全ての分割領域の設計パターン間にダミーパターンを挿入する。
【００１２】
［ステップＳ３］コンピュータは、ダミーパターンと設計パターンとの密度を分割領域毎に算出する。
［ステップＳ４］コンピュータは、ステップＳ３で算出された密度が、所望の値となるように、分割領域毎のダミーパターンのパターンルールを、レイアウトパターン１ｄの分割領域拡大図Ｂのダミーパターン４ｂに示すように変更する。なお、ダミールールとは、ダミーパターンの配線幅などの配線構造、設計パターン間に挿入する位置（配置）のことを示す。
【００１３】
例えば、ステップＳ３で算出された密度が、所望の密度より大きければ、ダミーパターンの配線幅を狭くして、ダミーパターンと設計パターンとの密度を小さくし、所望の密度となるようにする。所望の密度より小さければ、ダミーパターンの配線幅を広くして、ダミーパターンと設計パターンとの密度を大きくし、所望の密度となるようにする。
【００１４】
このように、本発明では、半導体チップのレイアウトパターンを分割領域に分割し、分割領域の設計パターン間にダミーパターンを挿入する。そして、分割領域毎における、ダミーパターンと設計パターンとの密度が、所望の値となるように、ダミーパターンのダミールールを変更する。これにより、ダミーパターンと設計パターンとの密度を、半導体チップの全部分において均一化した半導体装置を設計することができる。
【００１５】
次に、本発明の実施の形態を、コンピュータに適用した場合を例にして説明する。
図２は、コンピュータのハードウェアブロック図である。コンピュータ１０は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）１０ａによって装置全体が制御されている。ＣＰＵ１０ａには、バス１０ｇを介してＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）１０ｂ、ハードディスクドライブ（ＨＤＤ：Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ）１０ｃ、グラフィック処理装置１０ｄ、入力インタフェース１０ｅ、および通信インタフェース１０ｆが接続されている。
【００１６】
ＲＡＭ１０ｂには、ＣＰＵ１０ａに実行させるＯＳ（Ｏｐｅｒａｔｉｎｇ　Ｓｙｓｔｅｍ）のプログラムや半導体装置を設計するアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１０ｂには、ＣＰＵ１０ａによる処理に必要な各種データが保存される。ＨＤＤ１０ｃには、ＯＳやアプリケーションプログラムが格納される。
【００１７】
グラフィック処理装置１０ｄには、モニタ１０ｈが接続されている。グラフィック処理装置１０ｄは、ＣＰＵ１０ａからの命令に従って、画像をモニタ１０ｈの表示画面に表示させる。入力インタフェース１０ｅには、キーボード１０ｉと、マウス１０ｊとが接続されている。入力インタフェース１０ｅは、キーボード１０ｉやマウス１０ｊから送られてくる信号を、バス１０ｇを介してＣＰＵ１０ａに送信する。
【００１８】
通信インタフェース１０ｆは、図示しない他のコンピュータに接続されている。通信インタフェース１０ｆは、ＬＡＮを介して、他のコンピュータとの間のデータの送受信を行う。
【００１９】
以上のようなハードウェア構成によって、本発明の半導体装置の設計方法を実現することができる。
図３は、コンピュータの機能ブロック図である。図３に示すようにコンピュータ１０は、レイアウトパターン分割部１１、ダミーパターン挿入部１２、パターン密度算出部１３、ダミールール変更部１４、分割領域拡張部１５、全パターン密度算出部１６、及びレイアウトＤＢ１７を有している。
【００２０】
レイアウトＤＢ１７は、設計、製造しようとする半導体チップの配線層におけるレイアウトパターンを記憶するデータベースである。レイアウトＤＢ１７は、図２に示すＨＤＤ１０ｃ、又はＲＡＭ１０ｂの記憶装置に対応する。
【００２１】
図３に示す分割指定情報２１は、レイアウトパターンを分割する分割領域の大きさに関する情報である。ダミールール情報２２は、ダミーパターンの配線幅などの配線構造、挿入位置（配置）に関する情報である。発生ダミー指定情報２３は、分割領域に分割されたレイアウトパターンの、どの分割領域にダミーパターンを挿入するかを示す情報である。基準密度情報２４は、分割領域における、ダミーパターンと配線パターンとの密度を設定するための密度が示された情報である。基準密度情報２５は、レイアウトパターン全体における、ダミーパターンと配線パターンとの密度を設定するための密度が示された情報である。分割指定情報２１、ダミールール情報２２、発生ダミー指定情報２３、基準密度情報２４、及び基準密度情報２５は、図２に示すコンピュータ１０のキーボード１０ｉから入力される。
【００２２】
レイアウトパターン分割部１１は、レイアウトＤＢ１７に記憶されているレイアウトパターンを分割領域に分割する。レイアウトパターン分割部１１は、分割指定情報２１で指定される大きさの分割領域で分割する。具体的には、任意の大きさが（分割領域の縦、横方向）、分割指定情報２１として指定される。半導体チップの縦、横方向の最大公約数が、分割指定情報２１として指定される。半導体チップの入出力パッドの間隔が、分割指定情報２１として指定される。半導体チップのＲＡＭマクロの縦、横方向の最大公約数が、分割指定情報２１として指定される。又は、配線パターンの高密度に配置されている部分の大きさが、分割指定情報２１として指定される。
【００２３】
ダミーパターン挿入部１２は、レイアウトパターン分割部１１によって分割されたレイアウトパターンの分割領域内に、ダミーパターンを挿入する。ダミーパターン挿入部１２は、ダミールール情報２２の、ダミーパターンの配線幅などの配線構造、挿入位置（配置）に関する情報に基づいたダミーパターンを分割領域の配線パターン間に挿入する。また、ダミーパターン挿入部１２は、発生ダミー指定情報２３が指定する分割領域にダミーパターンを挿入する。図４は、ダミーパターンの挿入を説明する図で、（ａ）は分割された分割領域内にダミーパターンを挿入する説明図、（ｂ）は分割領域とその分割領域に隣接する分割領域を含む領域にダミーパターンを挿入する説明図である。
【００２４】
図４（ａ）には、半導体チップの配線層のレイアウトパターンの一部が示してある。レイアウトパターンは、点線で囲まれる分割領域３０〜３５に分割されている。ダミーパターン挿入部１２は、分割領域３０〜３５毎にダミーパターンを挿入していく。このとき、発生ダミー指定情報２３が指定する分割領域にのみ、ダミーパターンを挿入していく。例えば、発生ダミー指定情報２３より、分割領域３０、分割領域３２〜３５にダミーパターンを挿入するよう指定されたとする。この場合、図４（ａ）の例に示すように、分割領域３１には、ダミーパターンが挿入されない。
【００２５】
すなわち、ダミーパターン挿入部１２は、指定された分割領域にのみ、ダミーパターンを挿入する。これにより、ダミーパターンを発生させたい分割領域を指定することにより、ダミーパターンの挿入による、配線パターン間の容量値の変化を防止したい領域に、ダミーパターンを挿入しないようにすることができる。
【００２６】
図４（ｂ）には、四角形の分割領域３６、分割領域３６に隣接する、分割領域３６と同じ形状をした分割領域３６ａ、分割領域３６と分割領域３６ａとを含む、分割領域３６と同じ形状をした領域３６ｂが示されている。ダミーパターン挿入部１２は、発生ダミー指定情報２３より所定の指定を受けた場合、分割領域３６，３６ａにダミーパターンを挿入する。そして、分割領域３６と、分割領域３６ａとを含む領域３６ｂにダミーパターンを挿入する。
【００２７】
すなわち、ダミーパターン挿入部１２は、分割領域にダミーパターンを挿入し、さらに、分割領域と、その分割領域に隣接する分割領域とを含む領域に、ダミーパターンを挿入する。これにより、分割領域の境界におけるダミーパターンの不連続を防ぐことができる。
【００２８】
また、図４（ｂ）中の水平方向について説明したが、垂直方向においても同様にして、分割領域と、その分割領域に隣接する分割領域とを含む領域にダミーパターンを挿入していく。
【００２９】
パターン密度算出部１３は、レイアウトパターンのダミーパターンと配線パターンとの密度（以下、パターン密度）を分割領域毎に算出する。パターン密度算出部１３は、算出したパターン密度と基準密度情報２４に示される密度が一致しているか否かを判断する。
【００３０】
全パターン密度算出部１６は、レイアウトパターン全体におけるパターン密度を算出し、基準密度情報２５に示される密度と一致しているか否かを判断する。ダミールール変更部１４は、パターン密度算出部１３によって、パターン密度が基準密度情報２４に示される密度と一致していないと判断された場合、パターン密度が一致しなかった分割領域のダミーパターンのダミールールを変更する。また、ダミールール変更部１４は、全パターン密度算出部１６によって、パターン密度が基準密度情報２５に示される密度と一致していないと判断された場合、レイアウトパターン全体におけるダミーパターンのダミールールを変更する。例えば、各分割領域のダミーパターンのダミールールをそれぞれ同一の規則に従って変更する。パターン密度が所望の密度より小さい場合には、各分割領域のダミーパターンのサイズをそれぞれ同一の割合で大きくする。パターン密度が所望の密度より大きい場合には、各分割領域のダミーパターンのサイズをそれぞれ同一の割合で小さくする。
【００３１】
また、ダミールール変更部１４は、ダミーパターンのダミールール変更を、所定回数行ったか否かを判断する。そして、所定回数未満と判断した場合のみ、ダミールールの変更を行う。これは、必要以上にダミールールの変更を行って、ダミーパターンが必要以上に大きく、又は小さくなることを防ぐためである。図５は、ダミールールの変更を説明する図で、（ａ）はダミーパターンのサイズ変更、（ｂ）はダミーパターンの間引き、（ｃ）はダミーパターンの追加を説明する図である。
【００３２】
レイアウトパターンの分割領域内に、図５（ａ）の左端に示すようなダミーパターンが挿入されているとする。このダミーパターンにおけるパターン密度において、パターン密度算出部１３が、基準密度情報２４に示される密度より少ないと判断した場合、ダミールール変更部１４は、ダミーパターンの面積を大きくする。そして、所望の密度が得られるまで、矢印で順に示しているように、ダミーパターンの面積を大きくする。図に示してないが、逆に、パターン密度算出部１３が、基準密度情報２４に示される密度より大きいと判断した場合、ダミールール変更部１４は、ダミーパターンの面積を小さくする。
【００３３】
レイアウトパターンの分割領域内に、図５（ｂ）の左端に示すようなダミーパターンが挿入されているとする。このダミーパターンにおけるパターン密度において、パターン密度算出部１３が、基準密度情報２４に示される密度より大きいと判断した場合、ダミールール変更部１４は、ダミーパターンを間引く。そして、所望の密度が得られるまで、矢印で順に示しているように、ダミーパターンを間引く。
【００３４】
レイアウトパターンの分割領域内に、図５（ｃ）の左端に示すようなダミーパターンが挿入されているとする。このダミーパターンにおけるパターン密度において、パターン密度算出部１３が、基準密度情報２４に示される密度より小さいと判断した場合、ダミールール変更部１４は、ダミーパターンを追加する。そして、所望の密度が得られるまで、矢印で順に示しているように、ダミーパターンを追加する。
【００３５】
なお、図５（ａ）〜（ｃ）において、ダミーパターンの形状を四角形としているが、実際はダミールール情報２２に従った形状のダミーパターンにおいて、サイズ、配置が変更される。
【００３６】
分割領域拡張部１５は、ダミールール変更部１４によって、所定回数ダミーパターンのサイズ、配置を変更しても所望のパターン密度（基準密度情報２４，２５が示す密度）が得られない場合、パターン密度算出部１３が算出するパターン密度の密度算出基準を変更する。すなわち、パターン密度の算出基準となる分割領域の大きさや配置を変更する。図６は、パターン密度算出基準を説明する図で、（ａ）は分割領域とその隣接する分割領域を含む領域をパターン密度算出基準とした場合、（ｂ）は分割領域を拡大した領域をパターン密度算出基準とした場合を説明する図である。
【００３７】
図６（ａ）に示す四角形の分割領域４０において、ダミーパターンのサイズ、配置を、所定回数変更しても所望のパターン密度が得られなかったとする。分割領域拡張部１５は、分割領域４０と、分割領域４０に隣接する分割領域４０ａ，４０ｂを含む領域４１，４２を、パターン密度算出の基準とする。これにより、分割領域４０において、所望のパターン密度が得られなくても、領域４１，４２におけるパターン密度が所望の密度を満たしていれば、分割領域４０のパターン密度は、所望の密度であると判断する。
【００３８】
すなわち、分割領域とその分割領域に隣接する分割領域を含む領域において、パターン密度が所望の密度を満たしていれば、分割領域４０のパターン密度は、所望の密度であると判断する。
【００３９】
図６（ｂ）に示す四角形の分割領域４１において、ダミーパターンのサイズ、配置を所定回数変更しても所望のパターン密度が得られなかったとする。分割領域拡張部１５は、分割領域４１の辺の長さＬ３，Ｌ４を整数倍（図６（ｂ）では２倍）した領域４１ａをパターン密度算出の基準とする。これにより、分割領域４１において、所望のパターン密度が得られなくても、領域４１ａにおけるパターン密度が所望の密度を満たしていれば、分割領域４０のパターン密度は、所望の密度であると判断する。
【００４０】
すなわち、分割領域を拡大した領域において、パターン密度が所望の密度を満たしていれば、分割領域４０のパターン密度は、所望の密度であると判断する。全パターン密度算出部１６は、レイアウトパターン全体におけるパターン密度を算出し、基準密度情報２５に示される密度と一致しているか否かを判断する。全パターン密度算出部１６が、密度が一致していないと判断した場合は、ダミールール変更部１４によって、ダミーパターンのダミールールが変更される。例えば、各分割領域のダミーパターンのダミールールをそれぞれ同一の規則に従って変更する。ダミールールが所定回数変更されても、パターン密度が一致しない場合は、分割領域拡張部１５によって、パターン密度を算出する密度算出基準を変更する。
【００４１】
以下に、図３に示す機能ブロック図の処理の流れをフローチャートを用いて説明する。
図７は、コンピュータの処理の流れを示したフローチャートである。コンピュータ１０は、以下のステップに従って半導体装置の設計を行う。
【００４２】
［ステップＳ１１］コンピュータ１０のレイアウトパターン分割部１１は、レイアウトＤＢ１７に記憶されているレイアウトパターンを、分割指定情報２１が指定する大きさの分割領域で分割する。
【００４３】
［ステップＳ１２］コンピュータ１０のダミーパターン挿入部１２は、レイアウトパターン分割部１１によって分割されたレイアウトパターンの分割領域に、ダミーパターンを挿入する。ダミーパターン挿入部１２は、ダミールール情報２２に従ったダミーパターンを分割領域に挿入する。また、ダミーパターン挿入部１２は、発生ダミー指定情報２３が指定する分割領域にダミーパターンを挿入する。
【００４４】
［ステップＳ１３］コンピュータ１０のパターン密度算出部１３は、分割領域毎のパターン密度を算出する。
［ステップＳ１４］コンピュータ１０のパターン密度算出部１３は、算出したパターン密度と基準密度情報２４に示される密度とが一致しているか否かを判断する。すべてのパターン密度が一致した場合は、ステップＳ１８へ進む。密度が一致しない場合は、ステップＳ１５へ進む。
【００４５】
［ステップＳ１５］コンピュータ１０のダミールール変更部１４は、パターン密度が一致しなかった分割領域のダミーパターンのダミールール変更を、所定回数以上行ったか否かを判断する。所定回数以上と判断した場合は、ステップＳ１７へ進む。所定回数未満と判断した場合は、ステップＳ１６へ進む。
【００４６】
［ステップＳ１６］コンピュータ１０のダミールール変更部１４は、ダミーパターンのダミールールを変更する。そして、ステップＳ１３へ進む。なお、ステップＳ１３において、パターン密度算出部１３は、ダミールールが変更されたダミーパターンで、パターン密度を算出する。
【００４７】
［ステップＳ１７］コンピュータ１０の分割領域拡張部１５は、パターン密度を算出する密度算出基準となる分割領域の配置、大きさを変更する。そして、ステップＳ１３へ進む。なお、ステップＳ１３において、パターン密度算出部１３は、配置、大きさが変更された分割領域で、パターン密度を算出する。
【００４８】
［ステップＳ１８］コンピュータ１０の全パターン密度算出部１６は、レイアウトパターン全体におけるパターン密度を算出し、基準密度情報２５に示される密度と一致しているか否かを判断する。密度が一致した場合は、コンピュータ１０は、処理を終了する。密度が一致しない場合は、ステップＳ１９へ進む。
【００４９】
［ステップＳ１９］コンピュータ１０のダミールール変更部１４は、レイアウトパターン全体における、ダミーパターンのダミールール変更を、所定回数以上行ったか否かを判断する。所定回数以上と判断した場合は、ステップＳ１７へ進む。所定回数未満と判断した場合は、ステップＳ１６へ進む。
【００５０】
このように、レイアウトパターンを分割領域に分割し、分割領域の配線パターン間にダミーパターンを挿入する。そして、分割領域毎にパターン密度を算出し、パターン密度が所望の密度となるように、挿入したダミーパターンのダミールールを変更する。これにより、パターン密度を、半導体チップの全部分において均一化した半導体装置を設計することができる。
【００５１】
また、ダミーパターンを発生させる分割領域を指定することにより、ダミーパターンの挿入による、配線パターン間の容量値の変化を防止したい領域に、ダミーパターンを挿入しないようにすることができる。
【００５２】
さらに、分割領域にダミーパターンを挿入し、さらに、分割領域と、その分割領域に隣接する分割領域とを含む領域に、ダミーパターンを挿入する。これにより、分割領域の境界におけるダミーパターンの不連続を防ぐことができ、パターン密度を均一化した半導体装置を設計することができる。
【００５３】
上述の実施の形態では、配線層の配線パターンを例にして説明したが、本発明はこれに限定されず、半導体装置を構成する全てのレイアウト層の設計パターンに対して適用することができる。例えば、半導体基板上のトランジスタが配置される層の設計パターンにも適用可能である。
【００５４】
なお、コンピュータ１０が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記録装置、光ディスク、光磁気記録媒体、半導体メモリなどがある。磁気記録装置には、ハードディスク装置（ＨＤＤ）フレキシブルディスク（ＦＤ）、磁気テープなどがある。光ディスクには、ＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ）、ＤＶＤ−ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＣＤ−Ｒ（Ｒｅｃｏｒｄａｂｌｅ）／ＲＷ（ＲｅＷｒｉｔａｂｌｅ）などがある。光磁気記録媒体には、ＭＯ（Ｍａｇｎｅｔｏ−Ｏｐｔｉｃａｌ　ｄｉｓｃ）などがある。
【００５５】
プログラムを流通させる場合には、例えば、そのプログラムが記録されたＤＶＤ、ＣＤ−ＲＯＭなどの可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
【００５６】
プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。また、コンピュータは、サーバコンピュータからプログラムが転送される毎に、逐次、受け取ったプログラムに従った処理を実行することもできる。
【００５７】
（付記１）　ダミーパターンを設計パターン間に挿入するコンピュータを用いた半導体装置の設計方法において、
半導体装置のレイアウト層のレイアウトパターンを分割領域に分割し、
前記分割領域の設計パターン間にダミーパターンを挿入し、
前記ダミーパターンと前記設計パターンとの密度を前記分割領域毎に算出し、前記密度が所望の値となるように前記ダミーパターンのパターンルールを変更する、
ことを特徴とする半導体装置の設計方法。
【００５８】
（付記２）　前記設計パターンは、配線パターンであり、前記レイアウト層は、配線層であることを特徴とする付記１記載の半導体装置の設計方法。
（付記３）　前記分割領域の大きさに関する分割指定情報を受け付け、
前記レイアウトパターンを前記分割指定情報で指定される大きさの分割領域に分割することを特徴とする付記１記載の半導体装置の設計方法。
【００５９】
（付記４）　前記ダミーパターンが挿入される前記分割領域の指定に関する発生ダミー指定情報を受け付け、
前記発生ダミー指定情報で指定される前記分割領域の設計パターン間に前記ダミーパターンを挿入することを特徴とする付記１記載の半導体装置の設計方法。
【００６０】
（付記５）　前記設計パターン間に挿入されるダミーパターンのパターンルールに関するダミールール情報を受け付け、
前記設計パターン間に前記ダミールール情報に基づいたパターンルールのダミーパターンを挿入することを特徴とする付記１記載の半導体装置の設計方法。
【００６１】
（付記６）　前記分割領域と前記分割領域に隣接する分割領域とを含む領域の設計パターン間に前記ダミーパターンを挿入することを特徴とする付記１記載の半導体装置の設計方法。
【００６２】
（付記７）　前記密度が前記所望の値と一致しない場合、前記密度を算出した前記分割領域を拡大した領域において、前記ダミーパターンと前記設計パターンとの密度を算出することを特徴とする付記１記載の半導体装置の設計方法。
【００６３】
（付記８）　前記密度が前記所望の値と一致しない場合、前記密度を算出した前記分割領域と前記分割領域に隣接する分割領域とを含む領域において、前記ダミーパターンと前記設計パターンとの密度を算出することを特徴とする付記１記載の半導体装置の設計方法。
【００６４】
（付記９）　前記レイアウトパターン全体における設計パターンとダミーパターンとの密度を算出することを特徴とする付記１記載の半導体装置の設計方法。
（付記１０）　ダミーパターンを設計パターン間に挿入する半導体装置の設計プログラムにおいて、
コンピュータに、
半導体装置のレイアウト層のレイアウトパターンを分割領域に分割し、
前記分割領域の設計パターン間にダミーパターンを挿入し、
前記ダミーパターンと前記設計パターンとの密度を前記分割領域毎に算出し、前記密度が所望の値となるように前記ダミーパターンのパターンルールを変更する、
処理を実行させることを特徴とする半導体装置の設計プログラム。
【００６５】
（付記１１）　ダミーパターンを設計パターン間に挿入する半導体装置の設計プログラムを記録したコンピュータ読み取り可能な記録媒体において、
コンピュータに、
半導体装置のレイアウト層のレイアウトパターンを分割領域に分割し、
前記分割領域の設計パターン間にダミーパターンを挿入し、
前記ダミーパターンと前記設計パターンとの密度を前記分割領域毎に算出し、前記密度が所望の値となるように前記ダミーパターンのパターンルールを変更する、
処理を実行させることを特徴とする半導体装置の設計プログラムを記録したコンピュータ読み取り可能な記録媒体。
【００６６】
（付記１２）　ダミーパターンを設計パターン間に挿入する半導体装置の設計装置において、
半導体装置のレイアウト層のレイアウトパターンを分割領域に分割する分割部と、
前記分割領域の設計パターン間にダミーパターンを挿入する挿入部と、
前記ダミーパターンと前記設計パターンとの密度を前記分割領域毎に算出する算出部と、
前記密度が所望の値となるように前記ダミーパターンのパターンルールを変更する変更部と、
を有することを特徴とする半導体装置の設計装置。
【００６７】
【発明の効果】
以上説明したように本発明では、半導体装置のレイアウト層のレイアウトパターンを所定の分割領域に分割し、分割領域の設計パターン間にダミーパターンを挿入する。そして、ダミーパターンと設計パターンとの密度を分割領域毎に算出し、密度が所望の値となるようにダミーパターンのパターンルールを変更する。これにより、ダミーパターンと設計パターンとの密度を、半導体装置の全部分において均一化した半導体装置を設計することができる。
【図面の簡単な説明】
【図１】本発明の原理を説明する原理図である。
【図２】コンピュータのハードウェアブロック図である。
【図３】コンピュータの機能ブロック図である。
【図４】ダミーパターンの挿入を説明する図で、（ａ）は分割された分割領域内にダミーパターンを挿入する説明図、（ｂ）は分割領域とその分割領域に隣接する分割領域を含む領域にダミーパターンを挿入する説明図である。
【図５】ダミーパターンのサイズ、配置の変更を説明する図で、（ａ）はダミーパターンのサイズ変更、（ｂ）はダミーパターンの間引き、（ｃ）はダミーパターンの追加を説明する図である。
【図６】パターン密度算出基準を説明する図で、（ａ）は分割領域とその隣接する分割領域を含む領域をパターン密度算出基準とした場合、（ｂ）は分割領域を拡大した領域をパターン密度算出基準とした場合を説明する図である。
【図７】コンピュータの処理の流れを示したフローチャートである。
【符号の説明】
１ａ〜１ｄ　レイアウトパターン
２ａ，２ｂ　分割領域
３ａ，３ｂ　設計パターン
４ａ，４ｂ　ダミーパターン
１０　コンピュータ
１１　レイアウトパターン分割部
１２　ダミーパターン挿入部
１３　パターン密度算出部
１４　ダミールール変更部
１５　分割領域拡張部
１６　全パターン密度算出部
１７　レイアウトＤＢ
２１　分割指定情報
２２　ダミールール情報
２３　発生ダミー指定情報
２４，２５　基準密度情報
【図１】
2004039951.tif 000003
【図２】
2004039951.tif 000004
【図３】
2004039951.tif 000005
【図４】
2004039951.tif 000006
【図５】
2004039951.tif 000007
【図６】
2004039951.tif 000008
【図７】
2004039951.tif 000009