(57)【要約】【課題】導体部の酸化を防止して信頼性の向上を図る半導体装置及びその製造方法を提供する。【解決手段】基板２の第１の主面２ａ上に導体パターン４を形成するとともに、導体パターン４の所定部位を被覆するソルダレジスト層８を形成し半導体チップ３を実装してなる。基板２には、導体パターン４とソルダレジスト層８との間に不動態膜層７を形成して、ソルダレジスト層８を透過する水分による導体パターン４の酸化を防止する。【効果】導体パターンとソルダレジスト層との間に耐蝕性の高い不動態膜層を形成したことによってソルダレジスト層を透過する水分に対して導体パターンの酸化を防止することで、ソルダレジスト層と導体パターンとの接合状態が確実に保持されることから信頼性の向上が図られるようになる。【選択図】　図２
2004039659.tif 000002
【特許請求の範囲】
【請求項１】
基板の第１の主面上に導体パターンを形成するとともに、前記導体パターンの所定部位を被覆するソルダレジスト層を形成し半導体チップを実装してなる半導体装置において、
前記導体パターンとソルダレジスト層との間に、不動態膜層を形成したことを特徴とする半導体装置。
【請求項２】
前記不動態膜層が、耐蝕性の高い金属膜層とからなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記不動態膜層が、無機膜層とからなることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記不動態膜層が、基板の第１の主面上に少なくとも前記半導体チップの実装領域に対応して前記導体パターンを被覆して形成されるとともにその上層に前記ソルダレジスト層が形成され、
前記導体パターンのソルダレジスト層の非塗布領域にニッケル膜層と金属膜層とのめっき形成層が形成されることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
【請求項５】
基板の第１の主面上に導体パターンを形成するとともに、前記導体パターンの所定部位を被覆するソルダレジスト層を形成し半導体チップを実装してなる半導体装置の製造方法において、
前記導体パターンを被覆する不動態膜層を成膜形成する工程と、この不動態膜層上に前記ソルダレジスト層を塗布する工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
前記不動態膜層の成膜形成工程が、前記導体パターンを被覆する耐蝕性の高い金属膜層を成膜形成する工程とからなることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記不動態膜層の成膜形成工程が、前記導体パターンを被覆する無機膜層を成膜形成する工程とからなることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
前記不動態膜層の成膜形成工程が、成膜法によって前記導体パターンの少なくとも前記半導体チップの実装領域に不動態膜層を形成する工程からなり、
前記導体パターンの電極部位に、ニッケル膜層と金属膜層との２層構造のめっき層を形成することを特徴とする請求項５乃至請求項７のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば配線基板上に半導体チップを実装するとともに、第２の主面側を実装面としてマザー基板に実装されるチップサイズパッケージ型半導体装置（以下、ＣＳＰと称する。Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）に適用して好適な半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＣＳＰは、半導体チップをほぼ同サイズの薄型配線基板（インタポーザ）の第１の主面上に実装するとともに、第２の主面側を実装面としてマザー基板に直接実装することにより、高密度実装化、小型薄型化、高信頼性化を図った半導体装置として注目されている。ＣＳＰは、例えばフェースダウン型、積層型、ウェーハ・レベル型或いはフリップチップ型等のようにさまざまな構造が提案されている。ＣＳＰは、一般に第２の主面にアレィ形成した電極にそれぞれ半田バンプをあらかじめ取り付け、マザー基板に位置決め実装した状態で配線基板を加熱、押圧してＣＳＰを実装する。
【０００３】
従来のＣＳＰ１００は、図７に示すように基板１０１の主面１０１ａ上に銅箔によりパターニングされた導体部１０２が形成されるとともにソルダレジスト層１０３がパターニング形成される。ＣＳＰ１００は、導体部１０２のソルダレジスト層１０３が塗布されずに露出された導体部の一部１０２ａ上に、ワイヤ１０７をボンディングするためにめっき処理を施してニッケルめっき層１０４と金めっき層１０５とが形成される。ＣＳＰ１００は、ソルダレジスト層１０３上に半導体チップ１０６を実装し、この半導体チップ１０６の電極と導体部１０２に形成されたランドとの間がワイヤ１０７により接続される。
【０００４】
【発明が解決しようとする課題】
ところで、従来のＣＳＰ１００においては、導体部１０２に対して、密着性が高くかつ化学的変質特性の高いニッケルめっき層１０４と金めっき層１０５とによって被覆された部位における酸化防止が図られている。一方、従来のＣＳＰ１００においては、導体部１０２のソルダレジスト層１０３によって被覆された部位が、このソルダレジスト層１０３を透過した水分によって酸化されてしまうことがあった。ＣＳＰ１００は、このために導体部１０２とソルダレジスト層１０３との密着性が劣化し、信頼性が低下するといった問題があった。
【０００５】
また、従来のＣＳＰ１００は、図７に示すようにソルダレジスト層１０３の各端面にニッケルめっき層１０４と金めっき層１０５が接合した構造である。したがって、ＣＳＰ１００は、この接合部位から幅の小さなニッケルめっき層１０４や金めっき層１０５が剥離しやすく、剥離部分からの水分の透過或いは信頼性の低下といった問題があった。
【０００６】
したがって、本発明は、導体部の酸化を防止して信頼性の向上を図る半導体装置及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述した目的を達成する本発明にかかる半導体装置は、基板の第１の主面上に導体パターンを形成するとともに導体パターンの所定部位を被覆するソルダレジスト層を形成し半導体チップを実装してなる半導体装置において、前記導体パターンとソルダレジスト層との間に、不動態膜層を形成したことを特徴とする。
【０００８】
半導体装置は、不動態膜層がニッケル膜層と、耐蝕性の高い金属膜層とによって形成される。また、半導体装置は、不動態膜層が、ニッケル膜層と、無機膜層とによって形成される。さらに、半導体装置は、不動態膜層が、基板の第１の主面上に少なくとも半導体チップの実装領域に対応して導体パターンを被覆して形成されるとともにその上層にソルダレジスト層が形成され、かつ導体パターンのソルダレジスト層の非塗布領域にニッケル膜層と金属膜層とのめっき形成層が形成されてなる。
【０００９】
以上のように構成された本発明にかかる半導体装置によれば、下層に形成された不動態膜層によってソルダレジスト層を透過した水分による導体パターンの酸化が防止される。したがって、本発明の半導体装置によれば、導体パターンがソルダレジスト層による被覆状態を保持され、信頼性の向上が図られるようになる。また、本発明の半導体装置によれば、導体パターンと不動態膜層とが大きい強度を以って接合されることにより、さらに信頼性の向上が図られるようになる。
【００１０】
また、上述した本発明にかかる半導体装置の製造方法によれば、前記導体パターンの所定部位を被覆するソルダレジスト層を形成し半導体チップを実装してなる半導体装置の製造方法において、前記導体パターンを被覆する不動態膜層を成膜形成する工程と、この不動態膜層上に前記ソルダレジスト層を塗布する工程とを有することを特徴とする。
【００１１】
半導体装置の製造方法は、不動態膜層の成膜形成工程が、導体パターンを被覆する第１層のニッケル膜層を成膜形成する工程と、このニッケル膜層を被覆する第２層の耐蝕性の高い金属膜層を成膜形成する工程とからなる。また、半導体装置の製造方法は、不動態膜層の成膜形成工程が、導体パターンを被覆する第１層のニッケル膜層を成膜形成する工程と、このニッケル膜層を被覆する第２層の無機膜層を成膜形成する工程とからなる。さらに、半導体装置の製造方法は、不動態膜層の成膜形成工程が成膜法によって導体パターンの少なくとも半導体チップの実装領域に不動態膜層を形成する工程からなり、導体パターンの電極部位にニッケル膜層と金属膜層との２層構造のめっき層を形成する工程が施される。
【００１２】
以上の工程を有する本発明にかかる半導体装置の製造方法によれば、導体パターンを被覆するソルダレジスト層の下層に不動態膜層を形成することによって、この不動態膜層がソルダレジスト層を透過する水分による導体パターンの酸化を防止する。したがって、半導体装置の製造方法によれば、ソルダレジスト層により導体パターンの被覆状態が確実に保持され、信頼性の向上が図られた半導体装置が製造される。また、半導体装置の製造方法によれば、導体パターンと不動態膜層とが大きい強度を以って接合されることにより、さらに信頼性の向上が図られた半導体装置が製造される。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態として示した半導体装置１は、例えばガラスエポキシ樹脂やポリイミド樹脂によって成形された基板２と、この基板２の第１の主面２ａ上に実装された半導体チップ３とからなり、半導体チップ３の外形寸法に対して基板２の外形寸法がほぼ同等とされたＣＳＰを示す。ＣＳＰ１は、基板２の第１の主面２ａに適宜の導体パターン４が形成され、半導体チップ３を実装するとともにワイヤ５によるボンディング接続を行った後にこの半導体チップ３や導体パターン４を保護する絶縁樹脂層６によって基板２の第１の主面２ａが全体を封装されてなる。
【００１４】
ＣＳＰ１は、第２の主面２ｂ側を実装面として図示しないマザー基板等に実装される。ＣＳＰ１は、詳細を省略するが第２の主面２ｂに接続端子がアレィ形成されており、これら接続端子に半田バンプを装着してマザー基板等に他の電子部品とともに位置決め載置された状態で例えばリフロー半田が施されることにより実装される。
【００１５】
基板２は、例えば第１の主面２ａ上に銅箔が貼着され、この銅箔に不要箇所を除去するパターニング処理を施すことによって適宜の導体パターン４が形成されてなる。基板２は、パターニング処理が例えば周知のフォトリゾクラフィ技術によって行われ、第１の主面２ａの全面に貼着された銅箔上に光学レジストによる所定パターンの印刷を行った後に、エッチング処理及び洗浄処理等を施して不要部位の銅箔を除去することにより所定の導体パターン４を形成する。
【００１６】
基板２は、導体パターン４が、詳細を省略するが半導体チップ３を囲んで形成された多数のランド４ａや配線パターンによって構成されている。基板２は、ランド４ａ群によって囲まれた領域が半導体チップ３の実装領域とされてなる。基板２は、上述したように第２の主面２ｂ側に多数の電極ランドがアレィ形成されており、これら電極ランドが第１の主面２ａ側の導体パターン４とスルーホールを介して接続されている。なお、スルーホールは、例えば基板２に打抜き加工やレーザ加工によって貫通孔を形成し、これら貫通孔に導通処理を施して形成される。
【００１７】
基板２は、図１に示すように導体パターン４に対して詳細を後述する不動態膜層７を形成した後に、この不動態膜層７を含む第１の主面２ａの所定箇所にソルダレジスト層８を形成してなる。不動態膜層７は、図２に示すようにやや厚みのある内層のニッケル膜層９と薄膜の金膜層１０との２層構造からなる。不動態膜層７は、ソルダレジスト層８の下層に導体パターン４を被覆して形成されることによって、ソルダレジスト層８を透過する水分から導体パターン４の酸化を抑制する。不動態膜層７は、導体パターン４との密着性を保持するとともに耐蝕性を有するニッケル膜層９によって下地層を構成するとともに、ワイヤ５のボンディング特性を保持するために金膜層１０によって表面層が構成されてなる。
【００１８】
ソルダレジスト層８は、導体パターン４が形成されるとともに不動態膜層７が成膜形成された基板２の第１の主面２ａに、例えばパターンマスクを重ね合わせた後にスクリーン印刷法やスピンコート法等の方法によりソルダレジスト材を塗布して成膜形成する。ソルダレジスト層８は、図２に示すようにワイヤ５がボンディングされるランド４ａを除いて形成されることにより、ランド４ａに対応する金膜層１０を露出させてボンディング特性を損なわないようにする。ソルダレジスト層８は、導体パターン４の一部を被覆することによって絶縁性を保持するとともに、機械的保護を図るようにする。
【００１９】
以上のように構成されたＣＳＰ１によれば、銅箔からなる導体パターン４が不動態膜層７によって被覆されることにより、上層のソルダレジスト層８から透過する水分による導体パターン４の酸化が防止されるようになる。したがって、ＣＳＰ１によれば、導体パターン４の酸化によるソルダレジスト層８の剥離の発生が抑制されて信頼性の向上が図られるようになる。
【００２０】
不動態膜層７は、上述したようにニッケル膜層９と金膜層１０との２層構造からなるが、その形成方法について図３乃至図５を参照して説明する。不動態膜層７の形成工程には、第１の主面２ａ上に導体パターン４がパターン形成された基板２が供給され、この基板２に対して図３に示すように導体パターン４を被覆するニッケル膜層９が形成される。ニッケル膜層９は、導体パターン４を電極として基板２に対して電解めっき法や無電解めっき法等のめっきを施すことにより、導体パターン４を被覆して所定の厚みを以って形成される。ニッケル膜層９は、銅箔に対して酸化等の化学的変質に対する耐腐食性が高い。
【００２１】
不動態膜層７の形成工程は、図４に示すように上述したニッケル膜層９を被覆する金膜層１０を形成する。金膜層１０も、基板２に対して電解めっき法や無電解めっき法を施すことにより形成され、銅箔に対して酸化等の化学的変質に対する耐腐食性が高い。金膜層１０は、ニッケル膜層９とともに導体パターン４を被覆して化学的変質耐性の高い不動態膜層７を形成する。
【００２２】
不動態膜層７は、上述したようにニッケルめっきや金めっきによって形成されることから、図３及び図４に示すように導体パターン４の表面ばかりでなく各端面に対しても精度良く膜形成が可能である。不動態膜層７については、上述しためっき法による形成方法ばかりでなく、種々の成膜方法によって形成することが可能である。不動態膜層７は、例えば所定のパターンによるマスキングを施した状態で、真空蒸着法によりニッケル膜層９や金膜層１０が形成される。不動態膜層７は、例えば熱分解や熱反応により反応生成物の薄膜を形成するＣＶＤ法（化学蒸着法：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）やイオンプレーティング法等によりニッケル膜層９や金膜層１０が形成される。
【００２３】
ＣＳＰ１の製造工程は、上述した不動態膜層７の形成工程の後に、図５に示すようにこの不動態膜層７を含んで基板２の第１の主面２ａの所定の領域を被覆する導体パターン４の所定部位を被覆してソルダレジスト層８がパターン形成される。ソルダレジスト層８は、上述したように不動態膜層７の一部を露出させることにより、ワイヤ５のボンディングを可能とさせる。
【００２４】
ＣＳＰ１の製造工程は、不動態膜層７を構成するニッケル膜層９や金膜層１０をメッキ法により成膜形成するが、従来の工程と比較するとソルダレジスト層８の形成工程の前工程でめっき工程が行われる変更の範囲であるために新規設備の導入や大幅な工程変更を不要とする。したがって、ＣＳＰ１の製造工程は、設備投資を必要とせずに従来の工程の一部入れ替えにより対応が可能である。
【００２５】
本発明の第２の実施の形態として図６に示したＣＳＰ２０は、導体パターン４の表面上に第１の不動態膜層２１を例えばスパッタ法等の成膜法によって形成するとともに、導体パターン４のランド４ａ等の部位や外周縁部位にメッキ法により第２の不動態膜層２２を形成してなる。なお、ＣＳＰ２０は、その他の部位については上述した第１の実施の形態のＣＳＰ１の各部と同等に形成されることから、それぞれ対応する部位に同一符号を付すことによりその説明を省略する。
【００２６】
すなわち、ＣＳＰ２０は、基板２の第２の主面２ａにマスキングを施した状態で、第１工程としてニッケルスパッタ工程が施されるとともに、第２工程として金スパッタ工程或いは上述した各素材のスパッタ工程が施されて第１の不動態膜層２１が形成される。第１の不動態膜層２１は、この場合少なくとも半導体チップ３の実装領域を構成するランド４ａを開口したマスキングが施されることにより、この開口部位に全体に亘って成膜形成される。スパッタ膜である第１の不動態膜層２１は、各ランド４ａを含む導体パターン４に対して、メッキ膜に対して充分大きな機械的接合強度を以って成膜形成される。
【００２７】
なお、第１の不動態膜層２１は、もっぱら導体パターン４に対して機械的強度が大きい接合特性とともに耐蝕性を向上させる特性を付与する。第１の不動態膜層２１は、後述する第２の不動態膜層２２と材料を共通化するために、銅箔と相性のよいニッケル膜層２３を第１層とし、このニッケル膜層２３に対して薄厚の金膜層２４を成膜した２層構造からなる。
【００２８】
ＣＳＰ２０は、第１の不動態膜層２１を形成した後に、この第１の不動態膜層２１を被覆してソルダレジスト層８が塗布形成される。ソルダレジスト層８は、従来の工程や上述したＣＳＰ１の工程と同様に、マスキングを行った状態でソルダレジスト材を塗布して形成される。ＣＳＰ２０は、ソルダレジスト層８が塗布形成されていない領域の導体パターン４が露出されたままの状態であるから、この露出領域に対して不動態膜特性とワイヤ５のボンディング特性を付与する第２の不動態膜層２２が形成される。
【００２９】
第２の不動態膜層２２は、例えばめっき法により成膜形成された第１層のニッケル膜層２３と第２層の金膜層２４とからなる。第２の不動態膜層２２は、めっき法によって形成されることにより、導体パターン４の立ち上がり端面に対して所定の厚みを有して精度良く形成され、導体パターン４の端面を確実に保護する。第２の不動態膜層２２には、図６に示すようにワイヤ５の一端がボンディングされる。
【００３０】
なお、ＣＳＰ２０においては、第１の不動態膜層２１をニッケル膜層２３と金膜層２４との２層構造によって構成したが、かかる構造に限定されるものではない。第１の不動態膜層２１については、例えばプラチナやチタン等の耐蝕性の高い金属膜によって形成するようにしてもよい。また、第１の不動態膜層２１については、例えば酸化シリコン（ＳｉＯ２）や酸化錫（ＳｎＯ２）等の無機膜によって形成するようにしてもよい。
【００３１】
【発明の効果】
以上詳細に説明したように、本発明によれば、導体パターンとソルダレジスト層との間に耐蝕性の高い不動態膜層を形成したことによってソルダレジスト層を透過する水分に対して導体パターンの酸化を防止することで、ソルダレジスト層と導体パターンとの接合状態が確実に保持されることから信頼性の向上が図られるようになる。
【図面の簡単な説明】
【図１】本発明の実施の形態として示すチップサイズパッケージ型半導体装置の要部縦断面図である。
【図２】同半導体装置の要部拡大縦断面図である。
【図３】同半導体装置における不動態膜層の形成工程の説明図であり、導体パターンに第１層のニッケル層を形成した状態を示す。
【図４】同不動態膜層の形成工程の説明図であり、第２層の金膜層を形成した状態を示す。
【図５】同半導体装置の形成工程の説明図であり、不動態膜層上にソルダレジスト層を形成した状態を示す。
【図６】他の半導体装置の要部拡大縦断面図である。
【図７】従来の半導体装置の要部拡大縦断面図である。
【符号の説明】
１　　　　半導体装置（ＣＳＰ）
２　　　　基板
２ａ　　　第１の主面
２ｂ　　　第２の主面
３　　　　半導体チップ
４　　　　導体パターン
５　　　　ワイヤ
６　　　　絶縁樹脂層
７　　　　不動態膜層
８　　　　ソルダレジスト層
９　　　　ニッケル膜層
１０　　　金膜層
２０　　　半導体装置（ＣＳＰ）
２１　　　第１の不動態膜層
２２　　　第２の不動態膜層
２３　　　ニッケル膜層
２４　　　金膜層
【図１】
2004039659.tif 000003
【図２】
2004039659.tif 000004
【図３】
2004039659.tif 000005
【図４】
2004039659.tif 000006
【図５】
2004039659.tif 000007
【図６】
2004039659.tif 000008
【図７】
2004039659.tif 000009