(57)【要約】      （修正有）【課題】低階調を表示するためにデータ電流を小さくすると書き込み速度が遅くなる問題を解決する。【解決手段】プログラミング経路及びリプロダクション経路を有する電子回路であって、前記回路は、電流駆動素子と、前記電流駆動素子に供給される電流の制御用に動作すべく配置された、前記プロダクション経路中のトランジスタと、前記トランジスタの動作電圧を蓄積するために配置された容量素子と、前記容量素子に前記動作電圧を蓄積すべく、前記プロダクション経路中において前記トランジスタに並列に配置された追加のトランジスタと、前記プログラミング経路及び前記リプロダクション経路を制御するスイッチ手段ととする。【選択図】    図３
2004219466.tif 000002
【特許請求の範囲】
【請求項１】
プログラミング経路及びリプロダクション経路を有する電子回路であって、
前記回路は、
電流駆動素子と、
前記電流駆動素子に供給される電流の制御用に動作すべく配置された、前記プロダクション経路中のトランジスタと、
前記トランジスタの動作電圧を蓄積するために配置された容量素子と、
前記容量素子に前記動作電圧を蓄積すべく、前記プロダクション経路中において前記トランジスタに並列に配置された追加のトランジスタと、
前記プログラミング経路及び前記リプロダクション経路を制御するスイッチ手段とを備えたことを特徴とする電子回路。
【請求項２】
ＥＬ（エレクトロルミネッセンス）装置の画素を駆動するための電子回路であって、
前記画素はエレクトロルミネッセンス素子を有し、
前記回路は、
前記エレクトロルミネッセンス素子に供給される電流の制御用に動作すべく配置されたトランジスタと、
プログラミングステージ中に、前記トランジスタの動作電圧を蓄積するために配置された容量素子と、
前記容量素子に前記動作電圧を蓄積すべく、前記トランジスタに並列に配置された追加のトランジスタと、
前記プログラミングステージ中の動作時に、前記トランジスタ及び前記追加トランジスタを通過する電流経路を生じさせる第１のスイッチ手段と、
リプロダクションステージ中の動作時に、前記トランジスタ及び前記エレクトロルミネッセンス素子を通過する電流経路を生じさせる第２のスイッチ手段とを有することを特徴とする電子回路。
【請求項３】
エレクトロルミネッセンス装置の画素を駆動するための電子回路であって、
前記画素はエレクトロルミネッセンス素子を有し、
前記回路は、
前記エレクトロルミネッセンス素子に供給される電流の制御用に動作すべく配置されたトランジスタと、
プログラミングステージ中に、前記トランジスタの動作電圧を蓄積するために配置された容量素子と、
前記容量素子に前記動作電圧を蓄積すべく、前記トランジスタに並列に接続された追加のトランジスタと、
前記プログラミングステージ中の動作時に、前記トランジスタ及び前記追加トランジスタを通過する電流経路を生じさせる第１のスイッチ手段と、
リプロダクションステージ中の動作時に、前記トランジスタ及び前記エレクトロルミネッセンス素子を通過する電流経路を生じさせる第２のスイッチ手段と、
電流シンクとを有し、
前記第１のスイッチ手段は、前記プログラミングステージ中の前記電流経路が前記トランジスタ及び前記追加トランジスタを介して前記電流シンクへと通じるように配置されていることを特徴とする電子回路。
【請求項４】
請求項２又は３のいずれかに記載の電子回路において、前記第１及び第２のスイッチ手段は、それぞれ互いに独立した制御信号により制御されることを特徴とする電子回路。
【請求項５】
請求項２乃至請求項４のいずれかに記載の電子回路であって、さらに、前記プログラミングステージ中に、オン状態で前記トランジスタがダイオード接続されるように配置された第３のスイッチ手段を有する電子回路。
【請求項６】
請求項５に記載の電子回路において、前記第３のスイッチ手段は、前記第１のスイッチ手段を前記トランジスタのソース−ドレイン電流経路に接続することを特徴とする電子回路。
【請求項７】
請求項２乃至請求項６のいずれかに記載の電子回路であって、さらに、前記プログラミングステージ中に、オン状態で前記追加トランジスタがダイオード接続されるように配置された追加のスイッチ手段を有する電子回路。
【請求項８】
請求項７に記載の電子回路において、前記追加のスイッチ手段は、前記容量素子と前記第１のスイッチ手段との間に配置されていることを特徴とする電子回路。
【請求項９】
請求項７または８に記載の電子回路において、前記追加のスイッチ手段は、前記第１のスイッチ手段を前記トランジスタ及び前記追加トランジスタのゲートに接続することを特徴とする電子回路。
【請求項１０】
請求項５乃至９のいずれかに記載の電子回路において、前記第３のスイッチ手段が前記トランジスタ及び前記追加トランジスタの双方のドレイン間を接続し、前記追加トランジスタのゲートは前記トランジスタのゲートに接続されていることを特徴とする電子回路。
【請求項１１】
請求項９に記載の電子回路において、それぞれ前記追加スイッチ手段を有する複数の前記追加のトランジスタを有し、前記各追加トランジスタ及び前記追加スイッチ手段は前述の様に（ａｓ  ａｆｏｒｅｓａｉｄ）配置され、前記追加スイッチ手段は互いに直列に配置されていることを特徴とする電子回路。
【請求項１２】
電流駆動素子と、データ信号として電流を出力するデータ線と、前記データ線を介して出力された電流に基づいた電荷を蓄積する容量素子と、前記容量素子にゲートが接続されるとともに互いに並列に配置された複数のトランジスタと、前記電流駆動素子と直列に配置された駆動トランジスタと、を備えた電子回路であって、
前記複数のトランジスタが前記データ線に接続された状態で前記複数のトランジスタを含む電流経路に流れる電流量に基づいて前記容量素子に蓄積された電荷量に応じた電流を前記駆動トランジスタを介して前記電流駆動素子に供給することを特徴とする電子回路。
【請求項１３】
エレクトロルミネッセンス装置の画素を駆動するための電子回路であって、
前記画素はエレクトロルミネッセンス素子を有し、
前記回路は、
電流駆動素子と、データ信号として電流を出力するデータ線と、前記データ線を介して出力された電流に基づいた電荷を蓄積する容量素子と、前記容量素子にゲートが接続された複数のトランジスタと、前記電流駆動素子と直列に配置された駆動トランジスタとを備え、
前記複数のトランジスタが前記データ線に接続された状態で前記複数のトランジスタを含む電流経路に流れる電流量に基づいて前記容量素子に蓄積された電荷量に応じた電流を前記駆動トランジスタ（Ｔ４）を介して前記電流駆動素子に供給するのであって、
前記複数のトランジスタを通過するプログラミング経路を生じさせるスイッチ手段と、
電流シンクとを有し、
前記スイッチ手段は、前記プログラミング経路において前記複数のトランジスタを介して前期電流シンクへと通じるように配置されていることを特徴とする電子回路。
【請求項１４】
請求項１２または１３に記載の電子回路であって、さらに、前記プログラミング経路における前記複数のトランジスタをオン状態でダイオード接続されるように配置された追加のスイッチ手段を有する電子回路。
【請求項１５】
請求項１４に記載の電子回路において、前記追加のスイッチ手段は、前記容量素子と前記第１のスイッチ手段との間に配置されていることを特徴とする電子回路。
【請求項１６】
請求項１４または１５に記載の電子回路において、前記追加のスイッチ手段は、前記スイッチ手段を前記複数のトランジスタのゲートに接続することを特徴とする電子回路。
【請求項１７】
請求項１４乃至１６のいずれかに記載の電子回路において、前記複数のトランジスタ（Ｔ２、Ｔ５）のゲートは互いに接続されていることを特徴とする電子回路。
【請求項１８】
電流駆動素子と、データ信号として電流を出力するデータ線と、前記データ線を介して出力された電流に基づいた電荷を蓄積する容量素子と、前記容量素子にゲートが接続されるとともに互いに並列に配置された複数のトランジスタと、前記電流駆動素子と直列に配置された駆動トランジスタとを備えた電子回路であって、
前記複数のトランジスタが前記データ線に接続された状態で前記複数のトランジスタを含む電流経路に流れる電流量に基づいて前記容量素子に蓄積された電荷量に応じた電流を前記複数のトランジスタのうち少なくとも一つを介して前記電流駆動素子に供給することを特徴とする電子回路。
【請求項１９】
エレクトロルミネッセンス装置の画素を駆動するための電子回路であって、
前記画素はエレクトロルミネッセンス素子を有し、
前記回路は、
電流駆動素子と、データ信号として電流を出力するデータ線と、プログラミングステージ中に前記データ線を介して出力された電流に基づいた電荷を蓄積する容量素子と、前記容量素子にゲートが接続された複数のトランジスタとを備え、
前記複数のトランジスタが前記データ線に接続された状態で前記複数のトランジスタを含む電流経路に流れる電流量に基づいて前記容量素子に蓄積された電荷量に応じた電流を前記駆動トランジスタを介して前記電流駆動素子に供給するのであって、
前記プログラミングステージ中の動作時に、前記複数のトランジスタを通過する電流経路を生じさせる第１のスイッチ手段と、
リプロダクションステージ中の動作時に、前記複数のトランジスタの少なくとも一つ及び前記エレクトロルミネッセンス素子を通過する電流経路を生じさせる第２のスイッチ手段と、
を有することを特徴とする電子回路。
【請求項２０】
請求項１９に記載の電子回路において、前記第１及び第２のスイッチ手段は、それぞれ互いに独立した制御信号により制御されることを特徴とする電子回路。
【請求項２１】
請求項１９または２０に記載の電子回路であって、さらに、前記プログラミングステージ中に前記複数のトランジスタをオン状態でダイオード接続されるように配置された第３のスイッチ手段を有する電子回路。
【請求項２２】
請求項２１に記載の電子回路において、前記第３のスイッチ手段は、前記プログラミングステージ中に前記複数のトランジスタの少なくとも一つをエレクトロルミネッセンス素子に接続することを特徴とする電子回路。
【請求項２３】
請求項１９乃至２１のいずれかに記載の電子回路であって、さらに、前記プログラミングステージ中に前記複数のトランジスタをオン状態でダイオード接続されるように配置された追加のスイッチ手段を有する電子回路。
【請求項２４】
請求項２３に記載の電子回路において、前記追加スイッチ手段は、前記容量素子と前記エレクトロルミネッセンス素子との間に配置されていることを特徴とする電子回路。
【請求項２５】
請求項２１乃至２３のいずれかに記載の電子回路において、前記第３のスイッチ手段が前記複数のトランジスタの双方のドレイン間を接続するとともに、当該双方のドレインをエレクトロルミネッセンス素子に接続し、前記複数のトランジスタのゲートは互いに接続されていることを特徴とする電子回路。
【請求項２６】
請求項１乃至１１のいずれかに記載の電子回路において、前記トランジスタはｐチャンネル型の薄膜トランジスタであることを特徴とする電子回路。
【請求項２７】
請求項１２乃至２５のいずれかに記載の電子回路において、前記複数のトランジスタの少なくとも一つはｐチャンネル型の薄膜トランジスタであることを特徴とする電子回路。
【請求項２８】
請求項５または２１に記載の電子回路において、前記第１、第２、及び第３のスイッチ手段はそれぞれｐチャンネル型の薄膜トランジスタであることを特徴とする電子回路。
【請求項２９】
請求項１４に記載の電子回路において、前記スイッチ手段及び前記追加のスイッチ手段はそれぞれｐチャンネル型の薄膜トランジスタであることを特徴とする電子回路。
【請求項３０】
請求項１乃至請求項２５のいずれかに記載の電子回路を１つ又は２つ以上備えたエレクトロルミネッセンスディスプレイ装置。
【請求項３１】
請求項３０に記載のエレクトロルミネッセンスディスプレイ装置を用いた電子機器。
【請求項３２】
エレクトロルミネッセンス素子への電流供給を制御する方法であって、
複数の副電流経路を含むプログラミング経路を提供するステップと、
前記エレクトロルミネッセンス素子を通過するリプロダクション経路を提供するステップとを有する方法。
【請求項３３】
エレクトロルミネッセンス素子への電流供給を制御する方法であって、
電流シンクへと接続された複数の副電流経路を含むプログラミング経路を提供するステップと、
前記エレクトロルミネッセンス素子を通過するリプロダクション経路を提供するステップとを有する方法。
【請求項３４】
電流駆動素子と、
前記電流駆動素子への電流供給を制御するトランジスタと
を備えた回路を駆動する方法であって、
所定の電流に基づいて前記トランジスタのゲート電圧を決定するステップを有し、前記所定電流は、前記電流駆動素子へ供給される前記電流より大きいことを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、特に、電子回路に関する。この電子回路の１つの特徴的な用途として、有機エレクトロルミネッセンス装置の画素を駆動するための回路が挙げられる。
【０００２】
【発明の背景】
有機エレクトロルミネッセンス（ＯＥＬ）素子は、アノード層とカソード層に挟まれた発光物質層を備えている。この素子は、電気的には、ダイオードのように動作する。この素子は、光学的には、順バイアス時に発光し、順バイアス電流の増加にともなってその発光強度が増加する。少なくとも１つの透明電極層を有しつつ透明基板上に作りこまれた有機エレクトロルミネッセンス素子のマトリクスを用いて、ディスプレイパネルを構築することが可能である。低温ポリシリコン薄膜トランジスタ（薄膜トランジスタ）技術を用いることにより、このパネル上に、電子回路をも一体的に設けることができる。
【０００３】
アクティブマトリクス型有機エレクトロルミネッセンスディスプレイ用の基本的なアナログ駆動方式では、原理的に、１画素につき少なくとも２つのトランジスタが必要である（図１）。Ｔ１は画素を選択し、Ｔ２は、データ電圧信号を、有機エレクトロルミネッセンス素子（ＯＥＬＤ）を指定の輝度で発光させるための駆動電流に変換する。前記データ信号は、画素が選択されていないときには、蓄積容量素子（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）Ｃｓｔｏｒａｇｅに保存される。各図には、Ｐチャンネル型の薄膜トランジスタが示されているが、Ｎチャンネル型薄膜トランジスタを用いた回路にも同じ原理が適用できる。
【０００４】
そこで、本発明者らは、図２に示す画素駆動回路（電子回路）を発明した。トランジスタＴ２は、有機エレクトロルミネッセンス素子（ＯＥＬＤ）への駆動電流を供給するアナログ電流コントローラとして動作する。また、蓄積容量素子（ストレージキャパシタ）Ｃ１は、トランジスタＴ２のゲート及びソースの間に接続されている。図２の回路において、トランジスタＴ２のドレインは、トランジスタＴ３のソース−ドレイン経路を介して、トランジスタＴ１のソースに接続されている。トランジスタＴ１のソースはトランジスタＴ２のゲートに接続され、トランジスタＴ１とＴ３のゲートは互いに接続されている。Ｔ１とＴ３のゲートには、プログラミング電圧Ｖｐが印加される。プログラミングステージ中オフにされるトランジスタＴ４は、Ｔ２のドレインとＴ３のソースを有機エレクトロルミネッセンス素子（ＯＥＬＤ）に接続している。プログラミングステージ中、トランジスタＴ１は、トランジスタＴ２を、接地もしくは基準電圧に接続された電流シンクに接続する。このステージにおいては、トランジスタＴ２を介して有機エレクトロルミネッセンス素子に流れる電流はゼロである。
【０００５】
図２の回路は、プログラミングステージ中、Ｔ４がオフで、Ｔ１及びＴ３がオンの状態で動作する。オンの状態のＴ３は、Ｔ２をダイオードとして動作させる効果を有する。また、Ｔ１は、このダイオードをデータ電流シンクへと接続する。その結果、容量素子Ｃ１は蓄電（電荷の蓄積）する（又は、前段階中に蓄積された電圧に依存して放電する）。容量素子Ｃ１は、トランジスタＴ２のゲート−ソース間電圧に応じて蓄電し、その結果、リプロダクションステージ中に有機エレクトロルミネッセンス素子への電流供給を制御することになる電圧（ＶＧＳ２、データ電流ＩＤＡＴに対応）を蓄積する。プログラミングステージの終了時に、Ｔ１及びＴ３はオフとなる。このフレームの残りの期間（すなわち、リプロダクションステージ）のために、電圧ＶＧＳ２がＣ１に蓄積される。
【０００６】
Ｃ１が蓄電されてＴ３がオフになった後、Ｔ３のオフ抵抗は、このフレームの残り期間中、Ｃ１に印加された電圧に影響を与え得るので、Ｔ３のオフ抵抗が重要になることがある。そのため、Ｔ３のゲート−ソース間容量は、Ｃ１に比較して小さいことが望ましい。
【０００７】
リプロダクション電圧ＶＲは、トランジスタＴ４のゲートに印加される。図２の回路における、リプロダクションステージの開始時には、Ｔ４はオンであり、Ｔ１及びＴ３はオフのままである。その結果、Ｔ２は、Ｃ１によりバイアスされたＶＧＳ２により電流源として動作し、電流を有機エレクトロルミネッセンス素子に供給する。リプロダクションステージの終了時には、Ｔ４はオフにされ、Ｔ１及びＴ３はオフのままとどまる。これにより１つのサイクルが終了する。この駆動波形は、図２に示されている。
【０００８】
図２に示された回路によれば、プログラミングステージ中は、電流制御トランジスタによる、電流駆動素子への電流供給はないということに気づくであろう。本発明のエレクトロルミネッセンス装置では、このエレクトロルミネッセンス装置によって表示される画像の質を損なうことなく、画素駆動回路を実現することができる。本発明では、プログラミング電流の経路とリプロダクション電流の経路とを分けることができる。これにより、多くの効果が得られる。例えば、プログラミングステージにおいて、有機エレクトロルミネッセンス素子を通過する電流が無ければ、プログラミングステージをより高速に動作させることができる。なぜならば、このような構成では、有機エレクトロルミネッセンス素子の寄生容量（ｐａｒａｓｉｔｉｃ  ｃａｐａｃｉｔａｎｃｅ）により引き起こされる低速化を防止することができるからである。
【０００９】
図２の回路は効果的であるが、依然として、低消費電力化というニーズがある。このため、昨今の有機エレクトロルミネッセンス素子の材料の改良により、小さな電流でも駆動できるようになってきた。
【００１０】
【発明が解決しようとする課題】
しかしながら、特に、低階調を表現する際には、プログラミングステージにおいて、データ電流ＩＤＡＴを非常に小さくする必要があり、蓄積容量素子Ｃ１への蓄電速度が遅くなるといった問題が生じてきた。加えて、小さなデータ電流ＩＤＡＴでプログラミングすると、蓄積容量素子Ｃ１やデータ線の製造のばらつきにより、蓄積容量素子Ｃ１への蓄電速度や蓄積される電荷量に大きな影響が出てしまうのである。
【００１１】
【課題を解決するための手段】
本発明の第１の様態によれば、プログラミング経路及びリプロダクション経路を有する電子回路であって、前記回路は、電流駆動素子と、前記電流駆動素子に供給される電流の制御用に動作すべく配置された、前記プロダクション経路中のトランジスタと、前記トランジスタの動作電圧を蓄積するために配置された容量素子と、前記容量素子に前記動作電圧を蓄積すべく、前記プロダクション経路中において前記トランジスタに並列に配置された追加のトランジスタと、前記プログラミング経路及び前記リプロダクション経路を制御するスイッチ手段とを備えたこととする電子回路が提供される。
【００１２】
本発明の第２の様態によれば、ＥＬ（エレクトロルミネッセンス）装置の画素を駆動するための電子回路であって、前記画素はエレクトロルミネッセンス素子を有し、前記回路は、前記エレクトロルミネッセンス素子に供給される電流の制御用に動作すべく配置されたトランジスタと、プログラミングステージ中に、前記トランジスタの動作電圧を蓄積するために配置された容量素子と、前記容量素子に前記動作電圧を蓄積すべく、前記トランジスタに並列に配置された追加のトランジスタと、前記プログラミングステージ中の動作時に、前記トランジスタ及び前記追加トランジスタを通過する電流経路を生じさせる第１のスイッチ手段と、リプロダクションステージ中の動作時に、前記トランジスタ及び前記エレクトロルミネッセンス素子を通過する電流経路を生じさせる第２のスイッチ手段とを有することとする電子回路が提供される。
【００１３】
本発明の第３の様態によれば、エレクトロルミネッセンス装置の画素を駆動するための電子回路であって、前記画素はエレクトロルミネッセンス素子を有し、前記回路は、前記エレクトロルミネッセンス素子に供給される電流の制御用に動作すべく配置されたトランジスタと、プログラミングステージ中に、前記トランジスタの動作電圧を蓄積するために配置された容量素子と、前記容量素子に前記動作電圧を蓄積すべく、前記トランジスタに並列に接続された追加のトランジスタと、前記プログラミングステージ中の動作時に、前記トランジスタ及び前記追加トランジスタを通過する電流経路を生じさせる第１のスイッチ手段と、リプロダクションステージ中の動作時に、前記トランジスタ及び前記エレクトロルミネッセンス素子を通過する電流経路を生じさせる第２のスイッチ手段と、電流シンクとを有し、前記第１のスイッチ手段は、前記プログラミングステージ中の前記電流経路が前記トランジスタ及び前記追加トランジスタを介して前記電流シンクへと通じるように配置されていることとする電子回路が提供される。
【００１４】
本発明の第４の様態によれば、電流駆動素子と、データ信号として電流を出力するデータ線と、前記データ線を介して出力された電流に基づいた電荷を蓄積する容量素子と、前記容量素子にゲートが接続されるとともに互いに並列に配置された複数のトランジスタと、前記電流駆動素子と直列に配置された駆動トランジスタと、を備えた電子回路であって、前記複数のトランジスタが前記データ線に接続された状態で前記複数のトランジスタを含む電流経路に流れる電流量に基づいて前記容量素子に蓄積された電荷量に応じた電流を前記駆動トランジスタを介して前記電流駆動素子に供給することとする電子回路が提供される。
【００１５】
本発明の第５の様態によれば、エレクトロルミネッセンス装置の画素を駆動するための電子回路であって、前記画素はエレクトロルミネッセンス素子を有し、前記回路は、電流駆動素子と、データ信号として電流を出力するデータ線と、前記データ線を介して出力された電流に基づいた電荷を蓄積する容量素子と、前記容量素子にゲートが接続された複数のトランジスタと、前記電流駆動素子と直列に配置された駆動トランジスタとを備え、前記複数のトランジスタが前記データ線に接続された状態で前記複数のトランジスタを含む電流経路に流れる電流量に基づいて前記容量素子に蓄積された電荷量に応じた電流を前記駆動トランジスタ（Ｔ４）を介して前記電流駆動素子に供給するのであって、前記複数のトランジスタを通過するプログラミング経路を生じさせるスイッチ手段と、電流シンクとを有し、前記スイッチ手段は、前記プログラミング経路において前記複数のトランジスタを介して前期電流シンクへと通じるように配置されていることとする電子回路が提供される。
【００１６】
本発明の第６の様態によれば、電流駆動素子と、データ信号として電流を出力するデータ線と、前記データ線を介して出力された電流に基づいた電荷を蓄積する容量素子と、前記容量素子にゲートが接続されるとともに互いに並列に配置された複数のトランジスタと、前記電流駆動素子と直列に配置された駆動トランジスタとを備えた電子回路であって、前記複数のトランジスタが前記データ線に接続された状態で前記複数のトランジスタを含む電流経路に流れる電流量に基づいて前記容量素子に蓄積された電荷量に応じた電流を前記複数のトランジスタのうち少なくとも一つを介して前記電流駆動素子に供給することとする電子回路が提供される。
【００１７】
本発明の第７の様態によれば、エレクトロルミネッセンス装置の画素を駆動するための電子回路であって、前記画素はエレクトロルミネッセンス素子を有し、前記回路は、電流駆動素子と、データ信号として電流を出力するデータ線と、プログラミングステージ中に前記データ線を介して出力された電流に基づいた電荷を蓄積する容量素子と、前記容量素子にゲートが接続された複数のトランジスタとを備え、前記複数のトランジスタが前記データ線に接続された状態で前記複数のトランジスタを含む電流経路に流れる電流量に基づいて前記容量素子に蓄積された電荷量に応じた電流を前記駆動トランジスタを介して前記電流駆動素子に供給するのであって、前記プログラミングステージ中の動作時に、前記複数のトランジスタを通過する電流経路を生じさせる第１のスイッチ手段と、リプロダクションステージ中の動作時に、前記複数のトランジスタの少なくとも一つ及び前記エレクトロルミネッセンス素子を通過する電流経路を生じさせる第２のスイッチ手段とを有することとする電子回路が提供される。
【００１８】
本発明の第８の様態によれば、前記の電子回路を１つ又は２つ以上備えたエレクトロルミネッセンスディスプレイ装置が提供される。
【００１９】
本発明の第９の様態によれば、前記のエレクトロルミネッセンスディスプレイ装置を用いた電子機器が提供される。
【００２０】
本発明の第１０の様態によれば、エレクトロルミネッセンス素子への電流供給を制御する方法であって、複数の副電流経路を含むプログラミング経路を提供するステップと、前記エレクトロルミネッセンス素子を通過するリプロダクション経路を提供するステップとを有する方法が提供される。
【００２１】
本発明の第１１の様態によれば、エレクトロルミネッセンス素子への電流供給を制御する方法であって、電流シンクへと接続された複数の副電流経路を含むプログラミング経路を提供するステップと、前記エレクトロルミネッセンス素子を通過するリプロダクション経路を提供するステップとを有する方法が提供される。
【００２２】
本発明によれば、データ電流を大きくできるため、プログラミング動作の大幅な高速化が図れる。
【００２３】
【発明の実施の形態】
本発明の実施形態について、さらに実例によって、添付の図面を参照しつつ説明する。これらはあくまでも例示に過ぎない。本実施形態では、前述した図２で示した回路に対し、構成、動作及び作用効果に関し、共通する部分は既に述べた通りであるので、相違する部分を中心に説明する。
【００２４】
本実施形態の回路では、図３に示すように、まず、前述した図２で示した回路に加え、追加のトランジスタＴ５及び追加のスイッチングトランジスタＴ６を有する。これらＴ５及びＴ６はＰ型トランジスタである。
【００２５】
この追加のスイッチングトランジスタＴ６のソースは、蓄積容量素子（ストレージキャパシタ）Ｃ１に接続され、そのドレインは、Ｐ型トランジスタＴ１のソースに接続されている。この追加のスイッチングトランジスタＴ６とＴ１とＰ型トランジスタＴ３のゲートは互いに接続されている。これらＴ１、Ｔ３及びＴ６のゲートには、プログラミング電圧Ｖｐが印加される。Ｔ１はＴ６のドレイン−ソースを経由してＣ１に接続されている。
【００２６】
追加のトランジスタＴ５のソースは、ＶＤＤに接続されており、そのゲートは、蓄積容量素子（ストレージキャパシタ）Ｃ１に接続されて、トランジスタＴ２のゲートと同じ駆動電圧信号が印加される。Ｔ５のドレインはトランジスタＴ１、Ｔ３、及びＴ６の共通接続箇所に接続されている。つまり、蓄積容量素子（ストレージキャパシタ）Ｃ１は、この追加のトランジスタＴ５のゲート及びソースの間にも接続されている。
【００２７】
図３の回路において、トランジスタＴ１、Ｔ３、及びＴ６のゲートには、プログラミング電圧Ｖｐが印加される。プログラミングステージ中オフにされるＰ型トランジスタＴ４は、Ｐ型トランジスタＴ２のドレインとＴ３のソースを有機エレクトロルミネッセンス素子（ＯＥＬＤ）に接続している。プログラミングステージ中、トランジスタＴ１は、トランジスタＴ２、Ｔ５を接地もしくは基準電圧に接続された電流シンクに接続する。
【００２８】
図３の回路は、プログラミングステージ中、Ｔ４がオフで、Ｔ１、Ｔ３及びＴ６がオンの状態で動作する。オンの状態のＴ３及びＴ６は、Ｔ２及びＴ５をダイオードとして動作させる効果を有する。また、Ｔ１は、これらダイオードＴ２及びＴ５をデータ電流シンクへと接続する。その結果、容量素子Ｃ１は蓄電（電荷の蓄積）する（又は、前段階中に蓄積された電圧に依存して放電する）。容量素子Ｃ１は、トランジスタＴ２及びＴ５のゲート−ソース間電圧に応じて蓄電し、その結果、リプロダクションステージ中に有機エレクトロルミネッセンス素子への電流供給を制御することになる電圧（ＶＧＳ２、データ電流ＩＤＡＴに対応）を蓄積する。ここで、データ電流ＩＤＡＴとはデータ線より出力されるデータ信号である。プログラミングステージの終了時に、Ｔ１、Ｔ３及びＴ６はオフとなる。このフレームの残りの期間、すなわち、リプロダクションステージのために、電圧ＶＧＳ２がＣ１に蓄積される。
【００２９】
より具体的には、プログラミングステージ中における図３の回路は、図４に示す回路のように動作する。つまり、図４において、ダイオードとして動作する二つのトランジスタＴ２、Ｔ５を含む二つの副電流経路からなるプログラミング経路が生じることとなる。
【００３０】
リプロダクション電圧ＶＲは、トランジスタＴ４のゲートに印加される。図３の回路における、リプロダクションステージの開始時には、Ｔ４はオンであり、Ｔ１、Ｔ３及びＴ６はオフのままである。その結果、図５に示すようなリプロダクション経路が生じ、Ｔ２は、Ｃ１によりバイアスされたＶＧＳ２により電流源として動作し、電流を有機エレクトロルミネッセンス素子に供給する。リプロダクションステージの終了時には、Ｔ４はオフにされ、Ｔ１、Ｔ３及びＴ６はオフのままとどまる。これにより１つのサイクルが終了する。この駆動波形は、図３に示されている。
【００３１】
前述したように、プログラミングステージ中、図４に示すように、ダイオードとして動作する二つのトランジスタＴ２あるいはＴ５を含む二つの副電流経路が生じる。従って、例えば、Ｔ２とＴ５の電流供給能力の比を１：９に設定すれば、図６に示すように、プロダクションステージにおいてエレクトロルミネッセンス素子へ供給される電流ＩＯＥＬが同じ１００［ｎＡ］である場合、データ電流ＩＤＡＴが１００［ｎＡ］となる図２で示した回路に比べて、本実施形態では、その１０倍の１［μＡ］と大きくできる。その結果、図６に示すように、データ電流ＩＤＡＴを流すプログラミングステージの期間（プログラミングタイム）を、図２で示した回路の１００［μＳ］に対して、４０［μＳ］と極めて短くできる。このため、プログラミング動作の大幅な高速化が図れる。図６で示される対比はあくまで一例である。
【００３２】
有機エレクトロルミネッセンス素子装置において、図３の駆動回路を実装する際の一例を図７に表す。図７の回路では、共通の電流シンクに対し、多数の回路ブロック１０が接続される。
【００３３】
その他の実施形態としての回路例を図８及び図９に示す。図８の回路では、プログラミングステージ中において、トランジスタＴ１、Ｔ６がオンとなり、ダイオードとして動作する二つのトランジスタＴ２あるいはＴ５を含む二つの副電流経路が生じることとなる。そして、リプロダクションステージの開始時には、Ｔ４はオンであり、Ｔ１、Ｔ６はオフのままである。その結果、図８に示すように、Ｔ４は、Ｃ１によりバイアスされたＶＧＳ２により電流源として動作し、電流を有機エレクトロルミネッセンス素子に供給する。リプロダクションステージの終了時には、Ｔ４はオフにされ、Ｔ１、Ｔ６はオフのままとどまる。これにより１つのサイクルが終了する。この駆動波形は、図８に示されている。この図８の実施形態においても、前述した図３の回路と同様、データ電流ＩＤＡＴを大きくでき、プログラミング動作の大幅な高速化が図れる。ここで例えば、Ｔ２、Ｔ４，Ｔ５を同一特性のトランジスタで構成すれば、各トランジスタの特性が合わせ易く、かつ、ＩＤＡＴ：ＩＯＥＬ＝２：１の状態が実現できる。
【００３４】
図９の回路では、プログラミングステージ中において、トランジスタＴ１、Ｔ３、及びＴ６がオンとなり、ダイオードとして動作する二つのトランジスタＴ２あるいはＴ５をそれぞれ含む二つの副電流経路が生じることとなる。そして、リプロダクションステージの開始時には、Ｔ４はオンであり、Ｔ１、Ｔ３及びＴ６はオフのままである。その結果、図９に示すように、Ｔ４は、Ｃ１によりバイアスされたＶＧＳ２により電流源として動作し、電流を有機エレクトロルミネッセンス素子に供給する。リプロダクションステージの終了時には、Ｔ４はオフにされ、Ｔ１、Ｔ３及びＴ６はオフのままとどまる。これにより１つのサイクルが終了する。この駆動波形は、図９に示されている。この図９の実施形態においても、前述した図３の回路と同様、データ電流ＩＤＡＴを大きくでき、プログラミング動作の大幅な高速化が図れる。ここで例えば、Ｔ２、Ｔ５を同一特性のトランジスタで構成すれば、各トランジスタの特性が合わせ易く、かつ、ＩＤＡＴ：ＩＯＥＬ＝２：１の状態が実現できる。
【００３５】
図１０は、ある有機エレクトロルミネッセンス素子装置の模式的断面図である。図１０において、符号１３２は正孔輸送層を示し、符号１３３は有機エレクトロルミネッセンス層を示し、符号１５１は、絶縁膜などで形成される抵抗もしくは分離体を示す。スイッチング薄膜トランジスタ１２１及びｐチャンネル型の電流薄膜トランジスタ（ｃｕｒｒｅｎｔ  ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）１２２には、例えば公知の薄膜トランジスタ液晶ディスプレイ装置などにおいて使用されるような、トップゲートストラクチャ（ｔｏｐ−ｇａｔｅ  ｓｔｒｕｃｔｕｒｅ）や最高温度が摂氏６００度以下の製造方法などの、低温ポリシリコン薄膜トランジスタに通常使用される構造及び方法を採用する。しかし、その他の構造や方法なども使用可能である。
【００３６】
有機エレクトロルミネッセンスディスプレイ素子１３１は、アルミニウム製などの陰極１１６、ＩＴＯ製陽極１１５、正孔輸送層１３２、及び有機エレクトロルミネッセンス層１３３から構成される。
【００３７】
正孔輸送層１３２及び有機エレクトロルミネッセンス層は、抵抗１５１を画素間の分離構造体として利用しつつ、インクジェット法やマスク蒸着法などにより形成することができる。ＩＴＯ製の対向する陽極１１５は、スパッタリングにより形成することができる。しかし、これらの構成要素すべてを形成するために、これ以外の方法を用いることも可能である。例えば、発光層と陰極との間に電子輸送層も配置することもできる。
【００３８】
本発明を用いたディスプレイパネル全体の典型的なレイアウトを図１１に模式的に示す。このパネルは、アナログ電流プログラム式画素を有するアクティブマトリクス型有機エレクトロルミネッセンス素子２００、レベルシフタを有する一体化（ｉｎｔｅｇｒａｔｅｄ）薄膜トランジスタ走査ドライバ２１０、フレキシブルＴＡＢテープ２２０、及び一体化ＲＡＭ／コントローラ（ｉｎｔｅｇｒａｔｅｄ  ＲＡＭ／ｃｏｎｔｒｏｌｌｅｒ）付き外部アナログドライバＬＳＩ２３０から構成される。もちろんこれは、本発明を利用して実現可能なパネル構成の一例に過ぎない。
【００３９】
有機エレクトロルミネッセンスディスプレイ装置の構造は、上記のものに限定されるものではない。その他の構造も適用可能である。
【００４０】
図３乃至図１１に示した回路は、薄膜トランジスタ（薄膜トランジスタ）技術を用いて実現することが好ましく、最も好ましくはポリシリコン薄膜トランジスタである。
【００４１】
本発明は、携帯電話、コンピュータ、ＣＤプレーヤー、ＤＶＤプレーヤーなどの小型の、携帯電子機器に対して特に有効である。もちろんこれらに限られるものではない。
【００４２】
上述の有機エレクトロルミネッセンスディスプレイ装置を使用した電子機器について幾つか以下に説明する。
【００４３】
＜１：モバイルコンピュータ＞
上述の実施形態のうちの１つによるディスプレイ装置を適用したモバイルパーソナルコンピュータの例について次に説明する。
【００４４】
図１２は、このパーソナルコンピュータの構成を表す等角投影図である。図中、パーソナルコンピュータ１１００は、キーボード１１０２を含む本体１１０４、及びディスプレイユニット１１０６を備える。このディスプレイユニット１１０６は、本発明により製造されたディスプレイパネルを用いて上述の様に実現されている。
【００４５】
＜２：携帯電話＞
次に、携帯電話のディスプレイ部分に本発明のディスプレイ装置を適用した例について説明する。図１３は、この携帯電話の構成を表す等角投影図である。図中、携帯電話１２００は、複数の操作キー１２０２、スピーカ１２０４、マイク１２０６、及びディスプレイパネル１００を備える。このディスプレイパネル１００は、本発明により製造されたディスプレイパネルを用いて上述の様に実現されている。
【００４６】
＜３：デジタルスチルカメラ＞
次に、有機エレクトロルミネッセンスディスプレイ装置をファインダーとして用いたデジタルスチルカメラについて説明する。図１４はこのデジタルスチルカメラの構成、及び外部装置への接続の概要を表す等角投影図である。
【００４７】
通常のカメラは、被写体の光学画像をフィルムに感光させるが、デジタルスチルカメラ１３００は、例えば、電荷結合素子（ＣＣＤ）を用いて光電変換により、被写体の光学画像から画像信号を生成する。このデジタルスチルカメラ１３００は、ケース１３０２の後面に、ＣＣＤからの画像信号に基づき表示を行う有機エレクトロルミネッセンス素子１００を備える。そのため、このディスプレイパネル１００は、被写体を表示するファインダーとして機能する。光学レンズ及びＣＣＤを有する受光ユニット（ｐｈｏｔｏ  ａｃｃｅｐｔａｎｃｅ  ｕｎｉｔ）１３０４が、ケース１３０２の前面（図の後方）に備わっている。
【００４８】
撮影者が有機エレクトロルミネッセンス素子パネル１００に表示された被写体画像を決定し、シャッターを開放するとＣＣＤからの画像信号が伝送され、回路基板１３０８内のメモリに保存される。このデジタルスチルカメラ１３００では、ケース１３０２の側面にビデオ信号出力端子１３１２及びデータ通信用入出力端子１３１４が設けられている。図に示されているように、必要に応じて、ＴＶモニタ１４３０及びパーソナルコンピュータ１４４０を、それぞれ、ビデオ信号端子１３１２及び入出力端子１３１４に接続する。所定の操作により、回路基板１３０８のメモリに保存された画像信号が、ＴＶモニタ１４３０及びパーソナルコンピュータ１４４０への出力となる。
【００４９】
図１２に示したパーソナルコンピュータ、図１３の携帯電話、及び図１４のデジタルスチルカメラ以外の電子機器の例としては、有機エレクトロルミネッセンス素子ＴＶセット、ビューファインダー式及びモニタリング式のビデオテープ録画器、カーナビゲーションシステム、ポケットベル、電子ノート、電卓、ワードプロセッサ、ワークステーション、ＴＶ電話、ＰＯＳシステム端末、及びタッチパネル付きデバイス等が挙げられる。無論、上述の有機エレクトロルミネッセンス装置はこれらの電子機器のディスプレイ部分に適用可能である。
【００５０】
本発明の駆動回路は、ディスプレイユニットの画素内に配置するのみならず、ディスプレイユニット外に配置することも可能である。
【００５１】
前述の説明では、本発明の駆動回路は種々のディスプレイ装置を例として説明した。本発明の駆動回路の用途は、ディスプレイ装置にとどまらず、例えば、磁気抵抗ＲＡＭ、容量センサ（ｃａｐａｃｉｔａｎｃｅ  ｓｅｎｓｏｒ）、電荷センサ（ｃｈａｒｇｅ  ｓｅｎｓｏｒ）、ＤＮＡセンサ、暗視カメラ、及びその他多くの装置なども含まれる。
【００５２】
図１５は、本発明の駆動回路の磁気ＲＡＭへの応用を示している。図１３では、磁気ヘッドを符号ＭＨで示している。
【００５３】
図１６は、本発明の駆動回路の磁気抵抗素子への応用を示している。図１４では、磁気ヘッドを符号ＭＨで、磁気レジスタを符号ＭＲで示している。
【００５４】
図１７は、本発明の駆動回路の容量センサ、又は電荷センサへの応用を示している。図１７では、センス容量素子（ｓｅｎｓｅ  ｃａｐａｃｉｔｏｒ）を符号Ｃｓｅｎｓｅで示している。図１７の回路は、指紋センサやＤＮＡなどこの他の用途にも応用可能である。
【００５５】
図１８は、本発明の駆動回路の暗視カメラへの応用を示している。図１８では、光伝導体を符号Ｒで示している。
【００５６】
上述の特定された説明において示された実施形態では、各トランジスタはｐチャンネル型トランジスタとして示された。このことは本発明の限定的要素ではない。例えば、駆動トランジスタをｐチャンネル型のままとした以外、ｎチャンネル型のトランジスタを使用してもよい。
【００５７】
図３から図１８までに関して説明された構成には、本発明の範囲から逸脱することなく、種々の変更や改良が可能であることが当業者には明らかであろう。
【図面の簡単な説明】
【図１】２個のトランジスタを使用した、従来の有機エレクトロルミネッセンス素子画素駆動回路を示している。
【図２】先に発明された電流プログラム式有機エレクトロルミネッセンス素子駆動回路を示している。
【図３】本発明の第１の実施形態による画素駆動回路を示している。
【図４】本発明の一実施形態による画素駆動回路のプログラミングステージ中の等価回路を示している。
【図５】本発明の一実施形態による画素駆動回路のリプロダクションステージ中の等価回路を示している。
【図６】データ電流の値及びプログラミングステージの動作速度に関し、発明による一実施形態の画素駆動回路と図２の画素駆動回路とを比較した図表である。
【図７】本発明の一実施形態による有機エレクトロルミネッセンス素子及び画素駆動回路をディスプレイに適用した一例の回路図である。
【図８】本発明による画素駆動回路の別の実施形態を示している。
【図９】本発明による画素駆動回路の別の実施形態を示している。
【図１０】本発明による有機エレクトロルミネッセンス素子装置における画素駆動回路の実装状態を表す模式的断面図である。
【図１１】本発明による有機エレクトロルミネッセンスディスプレイパネルの概略平面図である。
【図１２】本発明の画素駆動回路を有するディスプレイ装置を使用したモバイルパーソナルコンピュータの模式図である。
【図１３】本発明の画素駆動回路を有するディスプレイ装置を使用した携帯電話の模式図である。
【図１４】本発明の画素駆動回路を有するディスプレイ装置を使用したデジタルカメラの模式図である。
【図１５】本発明の駆動回路の磁気ＲＡＭへの応用を示している。
【図１６】本発明の駆動回路の磁気抵抗素子への応用を示している。
【図１７】本発明の駆動回路の容量センサ又は電荷センサへの応用を示している。
【図１８】本発明の駆動回路の暗視カメラへの応用を示している。
【図１】
2004219466.tif 000003
【図２】
2004219466.tif 000004
【図３】
2004219466.tif 000005
【図４】
2004219466.tif 000006
【図５】
2004219466.tif 000007
【図６】
2004219466.tif 000008
【図７】
2004219466.tif 000009
【図８】
2004219466.tif 000010
【図９】
2004219466.tif 000011
【図１０】
2004219466.tif 000012
【図１１】
2004219466.tif 000013
【図１２】
2004219466.tif 000014
【図１３】
2004219466.tif 000015
【図１４】
2004219466.tif 000016
【図１５】
2004219466.tif 000017
【図１６】
2004219466.tif 000018
【図１７】
2004219466.tif 000019
【図１８】
2004219466.tif 000020