(57)【要約】【課題】１水平走査期間内に複数回の書き込み期間を設け、各期間にそれぞれ異なる信号線に映像信号を振り分けて出力する構成の液晶表示装置において、現行品と同等の表示画質を維持し、また消費電力の増加を抑える。【解決手段】１水平走査期間内に各行の最初に映像信号の書き込みが選択される画素電極の極性と、当該画素電極の自信号線側に配置された画素電極の極性とが逆極性となり、かつ前記最初に映像信号の書き込みが選択される画素電極の極性と、当該画素電極の隣接信号線側に配置された画素電極の極性とが同極性となるように、前記映像信号を対応する信号線へ切り替えて出力する。また、各信号線への選択順に従って並び替えて出力する前記映像信号について、１垂直走査期間内に各列の前記画素電極に印加される映像信号の極性をＮ行毎に逆極性とするとともに、１垂直走査期間毎に前記映像信号の極性の設定を反転させる。【選択図】      図１
2004219823.tif 000002
【特許請求の範囲】
【請求項１】
互いに直交して配線された複数の信号線及び複数の走査線、前記信号線と走査線の各交差部に配置された画素電極、同じく前記各交差部に配置されゲート電極が前記走査線に、ソース電極が前記信号線に、ドレイン電極が前記画素電極にそれぞれ接続され、前記信号線に書き込まれた映像信号を前記走査信号に同期して前記画素電極に印加する画素トランジスタを有するアレイ基板と、
前記複数の各走査線に対し１水平走査期間毎に走査信号を順次供給する走査線駆動回路と、前記各信号線に対応する映像信号を、前記複数の信号線をＮ（Ｎ：３以上の整数）の信号線群に区分したときの各信号線群毎に分けてシリアルに出力する信号線駆動用回路、及び前記信号線駆動用回路から出力される映像信号を１水平走査期間内に前記各信号線群の対応する信号線に切り替えて出力する信号線選択回路を有する信号線駆動回路部と、入力された映像信号を各信号線への選択順に従って並び替えて出力するとともに、前記信号線選択回路で前記映像信号を対応する信号線へ切り替えて出力する際の順序を制御する制御信号を出力する制御回路とを備え、
前記信号線選択回路は、１水平走査期間内に各行の最初に映像信号の書き込みが選択される画素電極の極性と、当該画素電極の自信号線側に配置された画素電極の極性とが逆極性となり、かつ前記最初に映像信号の書き込みが選択される画素電極の極性と、当該画素電極の隣接信号線側に配置された画素電極の極性とが同極性となるように、前記映像信号を対応する信号線へ切り替えて出力し、
前記制御回路は、各信号線への選択順に従って並び替えて出力する前記映像信号について、１垂直走査期間内に各列の前記画素電極に印加される映像信号の極性をＮ行毎に逆極性とするとともに、１垂直走査期間毎に前記映像信号の極性の設定を反転させること、
を特徴とする液晶表示装置。
【請求項２】
前記制御回路は、３本の制御信号を前記信号線選択回路に順次出力して、前記信号線に書き込まれる前記映像信号が、Ｌ行目では信号線３、信号線２、信号線１の順序で出力され、Ｌ＋１行目では信号線２、信号線１、信号線３の順序で出力され、Ｌ＋２行目では信号線１、信号線３、信号線２の順序で出力されるように切り替え、
かつ前記Ｌ行目、Ｌ＋１行目、Ｌ＋２行目と同じ切り替えを３行毎に繰り返すことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記制御回路は、４本の制御信号を前記信号線選択回路に順次出力して、
前記信号線に書き込まれる前記映像信号が、Ｌ行目では信号線４、信号線３、信号線２、信号線１の順序で出力され、Ｌ＋１行目では信号線３、信号線２、信号線１、信号線４の順序で出力され、Ｌ＋２行目では信号線１、信号線２、信号線４、信号線３の順序で出力され、Ｌ＋３行目では信号線１、信号線４、信号線３、信号線２の順序で出力されるように切り替え、
かつ前記Ｌ行目、Ｌ＋１行目、Ｌ＋２行目、Ｌ＋３行目と同じ切り替えを４行毎に繰り返すことを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス駆動方式の液晶表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
近年、ワードプロセッサ、パーソナルコンピュータ及び携帯型テレビ等では、薄型で軽量の表示装置が広く用いられている。特に、液晶表示装置は、薄型、軽量及び低消費電力化が容易なことから、盛んに開発が行われており。高解像度で大画面サイズの液晶表示装置が比較的低価格で手に入るようになってきた。
【０００３】
液晶表示装置の中でも、マトリクス状に配置された信号線と走査線の各交点付近にＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を配置したアクティブマトリクス型液晶表示装置は、発色性に優れ、残像が少ないことから、今後の主流になると考えられている。
【０００４】
従来のアクティブマトリクス型液晶表示装置（以下、液晶表示装置という）では、信号線や走査線が配置されたアレイ基板とは異なる外部基板上に、信号線や走査線を駆動する駆動回路を形成していたため、液晶表示装置全体を小型化することができなかった。このため、画素アレイ基板上に駆動回路を一体に形成する製造プロセスの開発も盛んに行われている。
【０００５】
なお、駆動回路の配置等に関する従来技術として、ゲート線駆動回路を基板上に形成し、基板上に形成した選択回路と、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）上に実装した駆動ＩＣとで信号線駆動回路を構成した表示装置がある（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開２００１−１０９４３５号公報
【０００７】
【発明が解決しようとする課題】
ところで、従来のアモルファスシリコンＴＦＴを用いた液晶表示装置では、アレイ基板上の各信号線にＴＣＰから映像信号を入力するための接続配線が必要となる。しかし、画素の高精細化に伴って接続配線数が多くなり、これらの接続配線間に十分なピッチを確保することが困難なものとなりつつある。
【０００８】
一方、多結晶シリコンＴＦＴを用いた液晶表示装置では、基板上にゲート線駆動用回路の他に、信号線駆動回路を一体的に形成することでるため、外部接続部品を減らして低コスト化が図れ、接続配線を減少することができる。
【０００９】
また、各信号線の駆動法、すなわち各信号線から各画素への映像信号の書き込み方法としては、隣接する信号線に極性（正負）が反転する映像信号を書き込み、かつ１垂直走査期間毎に映像信号の極性を切り替えるＶライン反転駆動や、隣接する信号線に極性が反転する映像信号を書き込み、かつ１水平走査期間毎に信号線に書き込む映像信号の極性を切り替えるＨ／Ｖ反転駆動が一般的である。
【００１０】
上記特開２００１−１０９４３５号公報に開示された表示装置では、駆動ＩＣの出力電圧をアレイに内蔵されている信号線駆動回路内の複数（Ｎ個）のアナログスイッチに接続して、１水平走査期間内に複数（Ｎ回）の書き込み時間を設けるというものであり、これにより外部接続部品（駆動ＩＣ）をさらに減らしてコスト削減を可能としている。
【００１１】
しかし、このような構成において、Ｖライン反転駆動により長方形のウインドウパターンを表示すると、極性の偏りによってウインドウパターンに沿って尾を引くクロストークと呼ばれる表示不良が発生するおそれがある。また、Ｈ／Ｖ反転駆動では映像信号の反転周期が早いため、消費電力が増加するという従来の問題に加え、中間調ラスタ表示において、自画素―自信号線、自画素―隣接信号線、自信号線―隣接信号線間のカップリングの影響で振られる電位が画素毎に異なり、保持電位の明暗差による表示ムラが発生するおそれがある。
【００１２】
本発明の目的は、外部接続部品を減らした構成においても、現行品と同等の表示画質を維持し、また消費電力の増加を抑えることができる液晶表示装置を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するため、請求項１の発明は、互いに直交して配線された複数の信号線及び複数の走査線、前記信号線と走査線の各交差部に配置された画素電極、同じく前記各交差部に配置されゲート電極が前記走査線に、ソース電極が前記信号線に、ドレイン電極が前記画素電極にそれぞれ接続され、前記信号線に書き込まれた映像信号を前記走査信号に同期して前記画素電極に印加する画素トランジスタを有するアレイ基板と、前記複数の各走査線に対し１水平走査期間毎に走査信号を順次供給する走査線駆動回路と、前記各信号線に対応する映像信号を、前記複数の信号線をＮ（Ｎ：３以上の整数）の信号線群に区分したときの各信号線群毎に分けてシリアルに出力する信号線駆動用回路、及び前記信号線駆動用回路から出力される映像信号を１水平走査期間内に前記各信号線群の対応する信号線に切り替えて出力する信号線選択回路を有する信号線駆動回路部と、入力された映像信号を各信号線への選択順に従って並び替えて出力するとともに、前記信号線選択回路で前記映像信号を対応する信号線へ切り替えて出力する際の順序を制御する制御信号を出力する制御回路とを備えた液晶表示装置であって、前記信号線選択回路は、１水平走査期間内に各行の最初に映像信号の書き込みが選択される画素電極の極性と、当該画素電極の自信号線側に配置された画素電極の極性とが逆極性となり、かつ前記最初に映像信号の書き込みが選択される画素電極の極性と、当該画素電極の隣接信号線側に配置された画素電極の極性とが同極性となるように、前記映像信号を対応する信号線へ切り替えて出力し、前記制御回路は、各信号線への選択順に従って並び替えて出力する前記映像信号について、１垂直走査期間内に各列の前記画素電極に印加される映像信号の極性をＮ行毎に逆極性とするとともに、１垂直走査期間毎に前記映像信号の極性の設定を反転させることを特徴とする。
【００１４】
請求項２の発明は、請求項１において、前記制御回路は、３本の制御信号を前記信号線選択回路に順次出力して、前記信号線に書き込まれる前記映像信号が、Ｌ行目では信号線３、信号線２、信号線１の順序で出力され、Ｌ＋１行目では信号線２、信号線１、信号線３の順序で出力され、Ｌ＋２行目では信号線１、信号線３、信号線２の順序で出力されるように切り替え、かつ前記Ｌ行目、Ｌ＋１行目、Ｌ＋２行目と同じ切り替えを３行毎に繰り返すことを特徴とする。
【００１５】
請求項３の発明は、請求項１において、前記制御回路は、４本の制御信号を前記信号線選択回路に順次出力して、前記信号線に書き込まれる前記映像信号が、Ｌ行目では信号線４、信号線３、信号線２、信号線１の順序で出力され、Ｌ＋１行目では信号線３、信号線２、信号線１、信号線４の順序で出力され、Ｌ＋２行目では信号線１、信号線２、信号線４、信号線３の順序で出力され、Ｌ＋３行目では信号線１、信号線４、信号線３、信号線２の順序で出力されるように切り替え、かつ前記Ｌ行目、Ｌ＋１行目、Ｌ＋２行目、Ｌ＋３行目と同じ切り替えを４行毎に繰り返すことを特徴とする。
【００１６】
好ましい形態として、前記信号線選択回路は、前記信号線駆動用回から取り出した各１本の出力ラインをＮ個のアナログスイッチで分岐して、それぞれＮ本の信号線に接続した構成とする。
【００１７】
【発明の実施の形態】
以下、本発明に係わる液晶表示装置の実施の形態について図面を参照しながら説明する。
【００１８】
本実施の形態では、ＸＧＡ（１０２４×ＲＧＢ×７６８）規格の液晶パネルを想定する。ここでは、信号線駆動用ＩＣから取り出した各１本の出力ラインを３個のアナログスイッチで分岐して、それぞれ３本の信号線に接続した構成について説明する。
【００１９】
図３は、本実施の形態に係わる液晶表示装置の構成を概略的に示す回路構成図である。
【００２０】
液晶表示装置１の画素アレイ部１００は、アレイ基板２００と、このアレイ基板２００と所定間隔をもって配置された図示しない対向基板と、これら基板間に保持される液晶層３００とを備えている。また、アレイ基板２００と図示しない対向基板とは、その周辺に配置される図示しないシール材により貼り合わされている。
【００２１】
アレイ基板２００は、複数の走査線Ｇ１〜Ｇ７６８（以下、総称Ｇ）、及びこれと直交する複数の信号線Ｓ１〜Ｓ３０７２（以下、総称Ｓ）とがマトリクス状に配置されてる。このマトリクスの各格子毎には、画素トランジスタとしての画素ＴＦＴ１１０と、画素（ここではＲＧＢの各サブピクセル）となる画素電極１２０とが設けられている。アレイ基板２００上に配置された複数の画素電極１２０は画素部２１０を構成している。なお、画素電極１２０と相対して配置される共通電極１３０は、図示しない対向基板上に形成されており、液晶層３００は画素電極１２０と共通電極１３０との間に図示しない配向膜を介して保持されている。
【００２２】
画素ＴＦＴ１１０は、例えば多結晶シリコン膜を半導体層とする多結晶シリコンＴＦＴにより構成される。画素ＴＦＴ１１０のゲート電極は走査線Ｇに接続され、ソース電極は信号線Ｓに接続されている。また、ドレイン電極は画素電極１２０及び補助容量素子１４０にそれぞれ接続されている。画素ＴＦＴ１１０は、走査線Ｇに供給される走査信号によりオンし、ソース／ドレイン電極間が導通することにより、信号線Ｓに書き込まれた映像信号がソース電極からドレイン電極を通じて画素電極１２０へ印加される。
【００２３】
走査線Ｇ１〜Ｇ７６８に走査信号を供給する走査線駆動回路１５０は、画素ＴＦＴ１１０と同一の製造プロセスによってアレイ基板２００上に一体的に形成されている。走査線駆動回路１５０は画素部２１０の左辺、右辺に配置されている。
【００２４】
信号線Ｓ１〜Ｓ３０７２に対し正負の極性を定めて映像信号を供給する信号線駆動回路部１６０は、各信号線に対応する映像信号を、信号線Ｓ１〜Ｓ３０７２を３つの信号線群として区分したときの各信号線群毎に分けてシリアルに出力する信号線駆動用回路としての信号線駆動用ＩＣ（ＴＡＢ−ＩＣ）４１０−１、４１０−２、４１０−３（以下、総称４１０−Ｎ）と、信号線駆動用ＩＣ４１０から出力された映像信号を、１水平走査期間内に各信号線群の対応する信号線へ切り替えて出力する信号線選択回路１７０とで構成されている。
【００２５】
本実施の形態では、信号線Ｓ１〜Ｓ３０７２を選択順に３つの信号線群に区分して、信号線Ｓ１、Ｓ４、Ｓ７、…Ｓ３０７０、信号線Ｓ２、Ｓ５、Ｓ８、…Ｓ３０７１、及び信号線Ｓ３、Ｓ６、Ｓ９、…Ｓ３０７２としている。
【００２６】
上記区分は１水平走査期間内に同時に選択される信号線の区分けであり、図３では、信号線Ｓ１からＳ３０７２が順に信号線駆動用ＩＣに接続されている様子を示している。駆動時には、１水平走査期間内に設定された３回の書き込み期間において、例えば信号線Ｓ１、Ｓ４、Ｓ７、…、信号線Ｓ２、Ｓ５、Ｓ８、…、信号線Ｓ３、Ｓ６、Ｓ９、…という順番で各信号線毎に映像信号が書き込まれる。
【００２７】
なお、信号線駆動用ＩＣ４１０はフレキシブル配線基板上に実装され、かつ外部駆動回路５００及びアレイ基板２００とそれぞれ電気的に接続されている。また、信号線選択回路１７０はアレイ基板２００上に配置されている。
【００２８】
外部駆動回路５００には、信号線選択回路１７０で映像信号を対応する信号線へ切り替えて出力する際の順序を制御するアナログスイッチ制御用信号などを生成する制御回路としての制御ＩＣ６００、及び図示しない電源回路などが実装されている。
【００２９】
制御ＩＣ６００は、外部から入力されるデジタル映像信号を各信号線への出力順に従って並び替えて出力するほか、これと同期して入力される基準クロック信号に基づいて各種制御信号を生成する。すなわち、制御ＩＣ６００は、走査線駆動回路１５０にはスタートパルス、クロック信号を供給し、信号線駆動用ＩＣ４１０−１〜３には並び替えたデジタル映像信号、レジスタ制御信号、クロック信号、ロード信号等を供給する。また、信号線選択回路１７０にはアナログスイッチ制御用信号ＡＳＷ１Ｕ、ＡＳＷ２Ｕ、ＡＳＷ３Ｕを供給する。
【００３０】
一方、信号線駆動回路部１６０のＴＣＰ４００−１〜３（以下、総称４００−Ｎ）は、長手方向の一辺がアレイ基板２００側に接続され、他辺が外部駆動回路５００側に接続されている。このＴＣＰ−Ｎに実装されている信号線駆動用ＩＣ４１０−Ｎは、図示しないＤ／Ａコンバータを備えており、外部から入力されるデジタル映像信号をアナログ映像信号に変換して信号線選択回路１７０に出力する。ＴＣＰ−Ｎの信号線駆動用ＩＣ４１０−Ｎから出力されるアナログ映像信号は、１水平走査期間毎に３つの信号線に対応したアナログ信号を含み、これを信号線選択回路１７０にシリアル出力している。
【００３１】
信号線駆動用ＩＣ４１０−Ｎは、３４２本の出力端子（ＯＵＴ）を備えている。すなわち、信号線駆動用ＩＣ４１０−１は、３４２本の出力端子がそれぞれ３本の信号線に後述するアナログスイッチを介して接続されており、信号線Ｓ１〜Ｓ１０２６に映像信号Ｒ１〜Ｂ３４２を供給している。同様に信号線駆動用ＩＣ４１０−２は信号線Ｓ１０２７〜Ｓ２０５２に映像信号Ｒ３４３〜Ｂ６８４を、信号線駆動用ＩＣ４１０−３は信号線Ｓ２０５３〜Ｓ３０７２に映像信号Ｒ６８５〜Ｂ１０２４をそれぞれ供給している。ただし、信号線駆動用ＩＣ４１０−３では出力端子を３４０本使用し、残りの２つを余り端子としている。
【００３２】
図４は、信号線駆動回路部１６０の概略的な構成を示す回路構成図である。図４（Ａ）は信号線選択回路１７０を構成する基本ブロックの回路構成図であり（ここでは、左端に配置された基本ブロックを代表して示している）、図４（Ｂ）は信号線駆動用ＩＣ４１０−Ｎと信号線選択回路１７０の構成を示す回路構成図である。
【００３３】
図４（Ｂ）に示すように、信号線選択回路１７０は複数の基本ブロック１８０により構成されており、各信号線駆動用ＩＣ４１０−Ｎにはそれぞれ１７１個（信号線駆動用ＩＣ４１０−３では１７０個）の基本ブロック１８０が接続されている。また、各信号線駆動用ＩＣ４１０−Ｎからは１つの基本ブロック１８０に対し２つの出力端子ＯＵＴが接続されている。
【００３４】
基本ブロック１８０は、図４（Ａ）に示すように、ＰｃｈＴＦＴで構成されたアナログスイッチＳＷ１、ＳＷ２、…ＳＷ６（以下、総称ＳＷ）を備えている。このうち、アナログスイッチＳＷ１、ＳＷ２、ＳＷ３のソース電極は信号線駆動用ＩＣ４１０−１の出力端子ＯＵＴ１に共通に接続され、アナログスイッチＳＷ４、ＳＷ５、ＳＷ６のソース電極は信号線駆動用ＩＣ４１０−１の出力端子ＯＵＴ２に共通に接続されている。また、アナログスイッチＳＷ１、ＳＷ２、ＳＷ３のドレイン電極は信号線Ｓ１、Ｓ２、Ｓ３に接続され、アナログスイッチＳＷ４、ＳＷ５、ＳＷ６のドレイン電極は信号線Ｓ４、Ｓ５、Ｓ６に接続されている。したがって、１つの基本ブロック１８０で６本の信号線が時分割で駆動されることになる。一方、アナログスイッチＳＷ１、ＳＷ４のゲート電極はアナログスイッチ制御用信号ラインＡＳＷ１に共通に接続され、アナログスイッチＳＷ２、ＳＷ５のゲート電極はアナログスイッチ制御用信号ラインＡＳＷ２に共通に接続され、アナログスイッチＳＷ３、ＳＷ６のゲート電極はアナログスイッチ制御用信号ラインＡＳＷ３に共通に接続されている。
【００３５】
すなわち、複数の基本ブロック１８０において、アナログスイッチ制御用信号ラインＡＳＷ１は信号線Ｓ１、Ｓ４、Ｓ７、…Ｓ３０７０に接続され、同ＡＳＷ２は信号線Ｓ２、Ｓ５、Ｓ８、…Ｓ３０７１に接続され、同ＡＳＷ３は信号線Ｓ３、Ｓ６、Ｓ９、…Ｓ３０７２に接続されている。
【００３６】
アナログスイッチＳＷはＰｃｈＴＦＴで構成されているため、アナログスイッチ制御用信号ＡＳＷ１ＵがＬｏｗ電位となった時は、アナログスイッチＳＷ１、ＳＷ４、ＳＷ７、…ＳＷ３０７０がオンして、信号線Ｓ１、Ｓ４、Ｓ７、…Ｓ３０７０に映像信号が書き込まれ、アナログスイッチ制御用信号ＡＳＷ２ＵがＬｏｗ電位となった時は、アナログスイッチＳＷ２、ＳＷ５、ＳＷ８、…ＳＷ３０７１がオンして、信号線Ｓ２、Ｓ５、Ｓ８、…Ｓ３０７１に映像信号が書き込まれ、さらに、アナログスイッチ制御用信号ＡＳＷ３ＵがＬｏｗ電位となった時は、アナログスイッチＳＷ３、ＳＷ６、ＳＷ９、…ＳＷ３０７２がオンして、信号線Ｓ３、Ｓ６、Ｓ９、…Ｓ３０７２に映像信号が書き込まれる。
【００３７】
また、信号線Ｓ１、Ｓ４、Ｓ７、…Ｓ３０７０は、Ｒ（赤）の映像信号が書き込まれる列Ｒ１、Ｒ２、…（以下、適宜にＲ列）に接続され、信号線Ｓ２、Ｓ５、Ｓ８、…Ｓ３０７１は、Ｇ（緑）の映像信号が書き込まれる列Ｇ１、Ｇ２、…（以下、適宜にＧ列）に接続され、信号線Ｓ３、Ｓ６、Ｓ９、…Ｓ３０７２は、Ｂ（青）の映像信号が書き込まれる列Ｂ１、Ｂ２、…（以下、適宜にＢ列）にそれぞれ接続されている。したがって、信号線Ｓ１、Ｓ４、Ｓ７、…Ｓ３０７０からは、各行のＲ画素に対応する映像信号が書き込まれ、信号線Ｓ２、Ｓ５、Ｓ８、…Ｓ３０７１からは、各行のＧ画素に対応する映像信号が書き込まれ、信号線Ｓ３、Ｓ６、Ｓ９、…Ｓ３０７２からは、各行のＢ画素に対応する映像信号がそれぞれ書き込まれることになる。
【００３８】
次に、上記のように構成された液晶表示装置１において、各信号線Ｓへ映像信号を書き込む際の動作について説明する。
【００３９】
図５は、制御ＩＣ６００から出力されるアナログスイッチ制御用信号ＡＳＷ１Ｕ、ＡＳＷ２Ｕ、ＡＳＷ３Ｕのタイミングチャートである。
【００４０】
図に示すように、１水平走査期間（１Ｈ）内に３回の書き込みが行われ、各行毎にＲ・Ｇ・Ｂに対応する映像信号が書き込まれる。図５において、３ｎ−２行目、３ｎ−１行目、３ｎ行目は連続する３つの行を示している。３ｎ−２行目では、アナログスイッチ制御用信号ＡＳＷ３Ｕ、ＡＳＷ２Ｕ、ＡＳＷ１Ｕの順にＬｏｗ電位となるため、１水平走査期間内の１回目の書き込みではＢ列、２回目の書き込みではＧ列、３回目の書き込みではＲ列にそれぞれ映像信号が書き込まれる。３ｎ−２行目では、アナログスイッチ制御用信号ＡＳＷ２Ｕ、ＡＳＷ１Ｕ、ＡＳＷ３Ｕの順にＬｏｗ電位となるため、１水平走査期間内の１回目の書き込みではＧ列、２回目の書き込みではＲ列、３回目の書き込みではＢ列にそれぞれ映像信号が書き込まれる。さらに、３ｎ行目では、アナログスイッチ制御用信号ＡＳＷ１Ｕ、ＡＳＷ３Ｕ、ＡＳＷ２Ｕの順にＬｏｗ電位となるため、１水平走査期間内の１回目の書き込みではＲ列、２回目の書き込みではＢ列、３回目の書き込みではＧ列にそれぞれ映像信号が書き込まれる。同様にして、３行毎に上記の順序で映像信号の書き込みが行われる。
【００４１】
すなわち、走査線Ｇ１、Ｇ４、Ｇ７、…、Ｇ７６６に対応する行では、アナログスイッチ制御用信号ＡＳＷ３Ｕ→ＡＳＷ２Ｕ→ＡＳＷ１Ｕの順で映像信号の書き込みが選択され、走査線Ｇ２、Ｇ５、Ｇ８、…、Ｇ７６７に対応する行では、アナログスイッチ制御用信号ＡＳＷ２Ｕ→ＡＳＷ１Ｕ→ＡＳＷ３Ｕの順で映像信号の書き込みが選択され、走査線Ｇ３、Ｇ６、Ｇ９、…、Ｇ７６８に対応する行では、アナログスイッチ制御用信号ＡＳＷ１Ｕ→ＡＳＷ３Ｕ→ＡＳＷ２Ｕの順で映像信号の書き込みが選択されることになる。
【００４２】
次に、各行に書き込まれる映像信号の極性反転について図１を参照しながら説明する。図１は、６行６列に区切られた画素のフレーム毎の極性と（左図）、同一フレームにおける映像信号の書き込み順（右図）を示している。なお、図１に示す６行６列の画素は、図４（Ａ）に示す１つの基本ブロックにより書き込みがなされるものとする。
【００４３】
ｎフレームにおいて、出力端子ＯＵＴ１からの映像信号が供給されるＲ列の極性は、１行目から（＋、＋、−、−、−、＋、＋、＋、−、−、−、…）となり、Ｇ列の極性は、１行目から（＋、−、−、−、＋、＋、＋、−、−、−、…）となり、Ｂ列の極性は、１行目から（−、−、−、＋、＋、＋、−、−、−、…）となり、いずれも１垂直走査期間内において、３水平走査期間毎に極性反転を行なう駆動となっている。また、出力端子ＯＵＴ２からの映像信号が供給されるＲ・Ｇ・Ｂ列では、出力端子ＯＵＴ１の場合と逆極性の映像信号が書き込まれ、同様に３水平走査期間毎に極性反転を行なう駆動となっている。ｎ＋１フレームにおいては、ｎフレームの逆極性となっており、極性反転回数も同じである。すなわち、Ｒ・Ｇ・Ｂ列に書き込まれる映像信号の極性の設定は１垂直走査期間毎に反転するように駆動される。
【００４４】
上記のような順序で映像信号の書き込みを行うことによって、１水平走査期間内に各行の最初に映像信号の書き込みが選択される画素電極の極性と、この画素電極の自信号線側に配置された画素電極の極性とが逆極性となり、かつ最初に映像信号の書き込みが選択された画素電極の極性と、この画素電極の隣接信号線側に配置された画素電極の極性とが同極性となる。
【００４５】
例えば、１行目において、１回目の書き込みでは信号線Ｓ３のＢ列に映像信号が書き込まれるため、その画素電極の極性はマイナス（−）となり、この画素電極の自信号線側に配置されたＧ列の画素電極は逆極性プラス（＋）となる。また信号線Ｓ３のＢ列に映像信号が書き込まれた画素電極（マイナス極性）の隣接信号線側に配置されたＲ列（信号線Ｓ４）の画素電極の極性は同極性のマイナスとなる。２行目、３行目についても同じである。また、ｎフレームだけでなく、ｎ＋１フレームの各行についても同様の極性配置となる。
【００４６】
従来のＨ／Ｖ反転駆動は１ライン毎、２Ｈ２Ｖ反転駆動は２ライン毎の極性反転であるのに対し、本実施の形態に示す３Ｈ３Ｖ駆動は３ライン毎に極性反転するものであるため、反転周期が長くなる分、駆動回路における消費電力の増加を抑えることができる。
【００４７】
本実施の形態によれば、画素間における極性の偏りが生じないため、長方形のウインドウパターンを表示した場合でも、従来のＶライン反転駆動を行ったときのようなウインドウパターンに沿って尾を引くクロストークが発生するおそれがない。また、Ｈ／Ｖ反転駆動では映像信号の反転周期が早いため、消費電力が増加するという問題を有するが、本実施の形態においては、反転周期を遅くすることができるため、消費電力の増加を抑えることができる。
【００４８】
次に、自画素―自信号線、自画素―隣接信号線、自信号線―隣接信号線間のカップリングの影響について説明する。
【００４９】
図２は、画素電極と信号線間のカップリングの影響を説明するための模式図である。ここでは、図２の２行目の信号線Ｓ２（Ｇ列）に接続された画素ＰＩＸ１を注目画素として説明する。
【００５０】
図２の注目画素にマイナス極性の映像信号が書き込まれた後、同じＧ列には５行目でプラス極性の映像信号が書き込まれるため、自画素―自信号線（Ｓ２）間カップリング（ｃｕｐ１）により、画素ＰＩＸ１に保持されている電位は＋方向にシフトする。また、隣接するＢ列（信号線Ｓ３）には４行目でプラス極性の映像信号が書き込まれるため、自画素−隣接信号線（Ｓ３）間カップリング（ｃｕｐ２）により、画素ＰＩＸ１に保持されている電位は＋方向にシフトする。さらに、同じＧ列に３行目でマイナス極性の映像信号が書き込まれるため、自画素−下画素（ＰＩＸ２）間カップリング（ｃｕｐ３）により、画素ＰＩＸ１に保持されている電位は−方向にシフトする。このように、カップリングｃｕｐ１とｃｕｐ２で＋側に画素保持電位がシフトするのに対し、カップリングｃｕｐ３でそれをキャンセルする−側に保持電位をシフトすることにより、画素電位変動の大きさを抑えることができる。したがって、中間調ラスタ表示において、自画素―自信号線、自画素―隣接信号線、自信号線―隣接信号線間のカップリングの影響による保持電位の明暗差を少なくして、表示ムラを抑えることができる。
【００５１】
なお、本実施の形態では、図４に示すように、１つの信号線駆動用ＩＣの出力を３本の信号線に接続する３選択駆動としているため、１つの信号線駆動用ＩＣの出力を２本の信号線に接続する２選択駆動に比べて、信号線駆動用ＩＣの数を４個から３個に減らすことができ、ＴＡＢ−ＩＣ１個分のコスト削減が可能となることは言うまでもない。
【００５２】
他の実施の形態として、図６、図７、図８に示すように、ＸＧＡ（１０２４×ＲＧＢ×７６８）規格の液晶パネルにおいて、信号線駆動用ＩＣから取り出した各１本の出力ラインを４個のアナログスイッチで分岐して、それぞれ４本の信号線に接続した４選択駆動においても、上記実施の形態と同等の効果を得ることができる。
【００５３】
図６は、他の実施の形態に係わる液晶表示装置の構成を概略的に示す回路構成図であり、図３と同等部分に同一符号を付している。この例では４選択駆動としているため、信号線駆動用ＩＣの数を４個から２個（信号線駆動用ＩＣ４１０−１、４１０−２）に減らすことができ、ＴＡＢ−ＩＣ２個分のコスト削減が可能となる。図７は、アナログスイッチ制御用信号ＡＳＷ１Ｕ、ＡＳＷ２Ｕ、ＡＳＷ３Ｕ、ＡＳＷ４Ｕのタイミングチャートである。図に示すように、１水平走査期間（１Ｈ）内に４回の書き込みが行われる。例えば、４ｎ−２行目では、アナログスイッチ制御用信号ＡＳＷ４Ｕ、ＡＳＷ３Ｕ、ＡＳＷ２Ｕ、ＡＳＷ１Ｕの順にＬｏｗ電位となるため、１回目の書き込みではＲ列、２回目の書き込みではＢ列、３回目の書き込みではＧ列、４回目の書き込みでは他のＲ列にそれぞれ映像信号が書き込まれる。図８は、８行８列に区切られた画素のフレーム毎の極性と（左図）、同一フレームにおける映像信号の書き込み順（右図）を示している。出力端子ＯＵＴ１にはアナログスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４が接続され、出力端子ＯＵＴ２にはアナログスイッチＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８が接続されている。これらアナログスイッチＳＷは、図７に示すようなタイミングでアナログスイッチ制御用信号ＡＳＷ１Ｕ、ＡＳＷ２Ｕ、ＡＳＷ３Ｕ、ＡＳＷ４ＵがＬｏｗ電位になったときにオンして、対応する信号線に映像信号が書き込まれる。
【００５４】
ｎフレームにおいて、出力端子ＯＵＴ１からの映像信号が供給される左端に位置するＲ列の極性は、１行目から（＋、＋、＋、−、−、−、−、＋、…）となり、Ｇ列の極性は、１行目から（＋、＋、−、−、−、−、＋、＋、…）となり、Ｂ列の極性は、１行目から（＋、−、−、−、−、＋、＋、＋、…）となり、さらに、中央に位置するＲ列の極性は、１行目から（−、−、−、−、＋、＋、＋、＋、…）となり、いずれも１垂直走査期間内において、４水平走査期間毎に極性反転を行なう駆動となっている。また、出力端子ＯＵＴ２からの映像信号が供給されるＲ・Ｇ・Ｂ列では、出力端子ＯＵＴ１の場合と逆極性の映像信号が書き込まれ、同様に４水平走査期間毎に極性反転を行なう駆動となっている。また、ｎ＋１フレームは、ｎフレームの逆極性となっており、極性反転回数も同じである。すなわち、Ｒ・Ｇ・Ｂ列に書き込まれる映像信号の極性の設定は１垂直走査期間毎に反転するように駆動される。
【００５５】
上記のような順序で映像信号の書き込みを行う場合においても、１水平走査期間内に各行の最初に映像信号の書き込みが選択される画素電極の極性と、この画素電極の自信号線側に配置された画素電極の極性とが逆極性となり、かつ最初に映像信号の書き込みが選択された画素電極の極性と、この画素電極の隣接信号線側に配置された画素電極の極性とが同極性となる。
【００５６】
上記実施の形態においても、画素間における極性の偏りが生じないため、長方形のウインドウパターンを表示した場合でも、従来のＶライン反転駆動を行ったときのようなウインドウパターンに沿って尾を引くクロストークが発生するおそれがない。また、Ｈ／Ｖ反転駆動では映像信号の反転周期が早いため、消費電力が増加するという問題を有するが、本実施の形態においては、反転周期を遅くすることができるため、消費電力の増加を抑えることができる。
【００５７】
さらに、図２で説明したように、上下画素間のカップリング容量により、画素電極と信号線間のカップリングの影響をキャンセルすることができるため、中間調ラスタ表示において、自画素―自信号線、自画素―隣接信号線、自信号線―隣接信号線間のカップリングの影響による保持電位の明暗差を少なくして、表示ムラを抑えることができる。
【００５８】
なお、実施の形態では、本発明をＸＧＡ規格のパネルを例として説明したが、ＸＧＡ以外の解像度（ＳＸＧＡ，ＵＸＧＡ、…）に適用した場合でも、同様の効果が得られることは言うまでもない。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、コスト削減のために駆動ＩＣの数を減らした構成においても、保持電位の明暗差を少なくして表示ムラを抑えることができるため、現行品と同等の表示画質を維持することができる。また、反転周期を長くすることができるため、消費電力の増加を抑えることができる。
【図面の簡単な説明】
【図１】６行６列に区切られた画素のフレーム毎の極性と同一フレームにおける映像信号の書き込み順を示す説明図。
【図２】画素電極と信号線間のカップリングの影響を説明するための模式図。
【図３】実施の形態に係わる液晶表示装置の構成を概略的に示す回路構成図。
【図４】信号線駆動回路部の構成を概略的に示す回路構成図。
【図５】制御ＩＣから出力されるアナログスイッチ制御用信号ＡＳＷ１Ｕ、ＡＳＷ２Ｕ、ＡＳＷ３Ｕのタイミングチャート。
【図６】他の実施の形態に係わる液晶表示装置の構成を概略的に示す回路構成図。
【図７】アナログスイッチ制御用信号ＡＳＷ１Ｕ、ＡＳＷ２Ｕ、ＡＳＷ３Ｕ、ＡＳＷ４Ｕのタイミングチャート。
【図８】８行８列に区切られた画素のフレーム毎の極性と同一フレームにおける映像信号の書き込み順を示す説明図。
【符号の説明】
１００…画素アレイ部
１１０…画素ＴＦＴ
１２０…画素電極
１３０…共通電極
１４０…補助容量素子
１５０…走査線駆動回路
１６０…信号線駆動回路部
１７０…信号線選択回路
２００…アレイ基板
３００…液晶層
４００…ＴＣＰ
４１０…信号線駆動用ＩＣ
５００…外部駆動回路
６００…制御ＩＣ
Ｇ１〜Ｇ７６８…走査線
Ｓ１〜Ｓ３０７２…信号線
【図１】
2004219823.tif 000003
【図２】
2004219823.tif 000004
【図３】
2004219823.tif 000005
【図４】
2004219823.tif 000006
【図５】
2004219823.tif 000007
【図６】
2004219823.tif 000008
【図７】
2004219823.tif 000009
【図８】
2004219823.tif 000010