(57)【要約】【課題】階調特性を維持した状態で容易に輝度調整を行うこと。【解決手段】本発明のアクティブマトリクス型表示装置１００は、走査信号線１４０，１５０と、映像信号線１３０と、表示素子１１１、駆動制御回路ＳＳＴ，Ｃ１，Ｔｒ、及び出力制御用スイッチＢＣＴを備えた画素１１０と、駆動制御回路ＳＳＴ，Ｃ１，Ｔｒで書込期間と表示可能期間との切り替えに利用する走査信号を走査信号線１４０に順次出力するシフトレジスタＣｉｒａと、出力制御用スイッチＢＣＴで表示出力期間と表示非出力期間との切り替えに利用するとともに表示画面の輝度調整の際に表示出力期間の長さが変化するように変調される走査信号を走査信号線１５０に順次出力するシフトレジスタＣｉｒｂとを具備する。【選択図】    図１
2004325940.tif 000002
【特許請求の範囲】
【請求項１】
複数本の第１及び第２走査信号線と、
前記複数本の第１及び第２走査信号線と交差した複数本の映像信号線と、
前記複数本の第１走査信号線と前記複数本の映像信号線との交差部近傍にそれぞれ配置され、それぞれが、流れる電流の大きさに応じて光学特性が変化する表示素子と、書込期間において前記映像信号線を介して供給される映像信号をそれに続く表示可能期間において保持するとともに前記表示可能期間において前記映像信号の大きさに対応した駆動電流を出力可能な駆動制御回路と、前記表示可能期間内の表示出力期間において前記駆動制御回路から前記表示素子への前記駆動電流の供給を可能とするとともに前記表示可能期間内の表示非出力期間において前記駆動制御回路から前記表示素子への前記駆動電流の供給を阻止する出力制御用スイッチとを備えた複数の画素と、
前記駆動制御回路で前記書込期間と前記表示可能期間との切り替えに利用する第１走査信号を前記複数本の第１走査信号線に順次出力する第１シフトレジスタと、
前記出力制御用スイッチで前記表示出力期間と前記表示非出力期間との切り替えに利用するとともに表示画面の輝度調整の際に前記表示出力期間の長さが変化するように変調される第２走査信号を前記複数本の第２走査信号線に順次出力する第２シフトレジスタとを具備したことを特徴とするアクティブマトリクス型表示装置。
【請求項２】
前記表示素子は、対向した一対の電極とそれらの間に介在するとともに発光可能な光活性層とを備えた自発光素子であることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記光活性層は有機発光層を含んだことを特徴とする請求項２に記載のアクティブマトリクス型表示装置。
【請求項４】
前記駆動制御回路は前記映像信号の大きさに対応した大きさの駆動電流を出力する駆動トランジスタを含み、前記出力制御スイッチは前記駆動トランジスタと前記表示素子との間に接続されたことを特徴とする請求項２に記載のアクティブマトリクス型表示装置。
【請求項５】
前記第１及び第２シフトレジスタのそれぞれは複数のフリップフロップ回路を含み、前記第１シフトレジスタに入力された第１スタートパルスの前記複数のフリップフロップ回路間での転送と、前記第２シフトレジスタに入力された第２スタートパルスの前記複数のフリップフロップ回路間での転送とは、前記第１及び第２シフトレジスタに供給される同一のクロック信号によって同期していることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項６】
流れる電流の大きさに応じて光学特性が変化する表示素子と、書込期間において供給される映像信号をそれに続く表示可能期間において保持するとともに前記表示可能期間において前記映像信号の大きさに対応した駆動電流を出力可能な駆動制御回路とをそれぞれが備えた複数の画素をマトリクス状に配置してなる表示画面を有するアクティブマトリクス型表示装置の駆動方法であって、
前記表示可能期間内であって前記駆動制御回路から前記表示素子へと前記駆動電流が供給される表示出力期間と、前記表示可能期間内であって前記駆動制御回路から前記表示素子への前記駆動電流の供給が阻止される表示非出力期間との長さの比を変化させることにより前記表示画面の輝度調整を行い、
前記複数の画素のうち前記書込期間を同時に開始及び終了するものからなる画素群のそれぞれでは前記表示非出力期間を同時に開始及び終了し、前記画素群間では前記書込期間の開始及び終了時刻のずれに対応して前記表示非出力期間の開始及び終了時刻をずらすことにより、１フレーム内で前記比を前記表示画面の全体にわたり一定とすることを特徴とするアクティブマトリクス型表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型表示装置及びその駆動方法に係り、特には、表示素子として有機ＥＬ（エレクトロルミネセンス）素子を備えた有機ＥＬ表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
ＣＲＴディスプレイと比較して薄型、軽量、低消費電力であるなどの有利な特徴から、液晶表示装置に代表される平面表示装置の需要が急速に伸びてきた。なかでも、オン画素とオフ画素とを電気的に分離し且つオン状態において供給した映像信号をオフ状態において保持するメモリ機能を各画素に付与したアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始めとする種々のディスプレイに利用されるようになってきた。特に、近年では、液晶表示装置に比べて高速応答及び広視野角化が可能な自己発光型のディスプレイである有機ＥＬ表示装置の開発が盛んに行われている。
【０００３】
これら平面表示装置には、表示画面の輝度調整が可能であることが望まれる。例えば、透過型液晶表示装置では、バックライトの入力電圧を可変抵抗で適宜調整することにより容易に輝度調整を行うことができる。
【０００４】
これに対し、有機ＥＬ表示装置の輝度調整方式としては、有機ＥＬ素子に電流を供給する電源の電圧を制御することが考えられる（例えば、特許文献１を参照のこと）。しかしながら、この輝度調整方式では、有機ＥＬ素子に流れる電流が一律に減少することとなる。有機ＥＬ素子の電流−輝度特性は、赤、緑、及び青の各発光色毎に異なっているため、上記の方式で輝度調整を行うと、ホワイトバランスが崩れてしまうおそれがある。
【０００５】
【特許文献１】
特開２０００−１９４４２８号公報
【０００６】
【発明が解決しようとする課題】
そこで、本発明は、階調特性を維持した状態で容易に輝度調整を行うことを目的としている。
【０００７】
【課題を解決するための手段】
本発明の第１の側面によると、複数本の第１及び第２走査信号線と、前記複数本の第１及び第２走査信号線と交差した複数本の映像信号線と、前記複数本の第１走査信号線と前記複数本の映像信号線との交差部近傍にそれぞれ配置され、それぞれが、流れる電流の大きさに応じて光学特性が変化する表示素子と、書込期間において前記映像信号線を介して供給される映像信号をそれに続く表示可能期間において保持するとともに前記表示可能期間において前記映像信号の大きさに対応した駆動電流を出力可能な駆動制御回路と、前記表示可能期間内の表示出力期間において前記駆動制御回路から前記表示素子への前記駆動電流の供給を可能とするとともに前記表示可能期間内の表示非出力期間において前記駆動制御回路から前記表示素子への前記駆動電流の供給を阻止する出力制御用スイッチとを備えた複数の画素と、前記駆動制御回路で前記書込期間と前記表示可能期間との切り替えに利用する第１走査信号を前記複数本の第１走査信号線に順次出力する第１シフトレジスタと、出力制御用スイッチで前記表示出力期間と前記表示非出力期間との切り替えに利用するとともに表示画面の輝度調整の際に前記表示出力期間の長さが変化するように変調される第２走査信号を前記複数本の第２走査信号線に順次出力する第２シフトレジスタとを具備したことを特徴とするアクティブマトリクス型表示装置が提供される。
【０００８】
本発明の第２の側面によると、流れる電流の大きさに応じて光学特性が変化する表示素子と、書込期間において供給される映像信号をそれに続く表示可能期間において保持するとともに前記表示可能期間において前記映像信号の大きさに対応した駆動電流を出力可能な駆動制御回路とをそれぞれが備えた複数の画素をマトリクス状に配置してなる表示画面を有するアクティブマトリクス型表示装置の駆動方法であって、前記表示可能期間内であって前記駆動制御回路から前記表示素子へと前記駆動電流が供給される表示出力期間と、前記表示可能期間内であって前記駆動制御回路から前記表示素子への前記駆動電流の供給が阻止される表示非出力期間との長さの比を変化させることにより前記表示画面の輝度調整を行い、前記複数の画素のうち前記書込期間を同時に開始及び終了するものからなる画素群のそれぞれでは前記表示非出力期間を同時に開始及び終了し、前記画素群間では前記書込期間の開始及び終了時刻のずれに対応して前記表示非出力期間の開始及び終了時刻をずらすことにより、１フレーム内で前記比を前記表示画面の全体にわたり一定とすることを特徴とするアクティブマトリクス型表示装置の駆動方法が提供される。
【０００９】
表示素子は、対向した一対の電極とそれらの間に介在するとともに発光可能な光活性層とを備えた自発光素子であってもよい。この場合、光活性層は有機発光層を含んでいてもよい。
【００１０】
駆動制御回路は、映像信号の大きさに対応した大きさの駆動電流を出力する駆動トランジスタを含んでいてもよい。この場合、出力制御スイッチは、駆動トランジスタと表示素子との間に接続されていてもよい。
【００１１】
第１及び第２シフトレジスタのそれぞれは複数のフリップフロップ回路を含んでいてもよい。この場合、第１シフトレジスタに入力された第１スタートパルスの複数のフリップフロップ回路間での転送と、第２シフトレジスタに入力された第２スタートパルスの複数のフリップフロップ回路間での転送とは、第１及び第２シフトレジスタに供給される同一のクロック信号によって同期していてもよい。
【００１２】
【発明の実施の形態】
以下、本発明の一実施形態に係るアクティブマトリクス型表示装置を、有機ＥＬ表示装置を例にとり、図面を参照しながら詳細に説明する。
【００１３】
図１は、本発明の一例に係る有機ＥＬ表示装置を概略的に示す平面図である。図２は、図１の有機ＥＬ表示装置の一駆動方法を示すタイミングチャートである。
【００１４】
図１に示す有機ＥＬ表示装置１００は、ガラス等の絶縁支持基板１０１上にマトリクス状に配置された複数の画素１１０を備えている。基板１０１上には、映像信号線駆動回路１２１と走査信号線駆動回路１２２とを含んだ駆動回路１２０が設けられている。映像信号線駆動回路１２１は、画素１１０の列毎に設けられた映像信号線１３０と接続されており、図示しない信号供給源から供給される各種制御信号及びデータ信号並びに図示しない電源から供給される電源電圧に基づいて映像信号を生成するとともに、この映像信号を各映像信号線１３０に供給する。他方、走査信号線駆動回路１２２は、画素１１０の行毎に設けられた第１及び第２走査信号線１４０，１５０と接続されており、図示しない信号供給源から供給される各種制御信号及びデータ信号並びに図示しない電源から供給される電源電圧に基づいて第１及び第２走査信号を生成する。また、走査信号線駆動回路１２２は、第１及び第２走査信号を、それぞれ、走査信号線１４０，１５０に順次供給する。
【００１５】
各画素１１０は、対向した一対の電極間に光活性層を備えた表示素子１１１と、この表示素子１１１を駆動する画素回路１１２とから構成されている。表示素子１１１は、ここでは光活性層として少なくとも有機発光層を含んだ有機ＥＬ素子であり、例えば、赤、緑、青色に発光する有機ＥＬ素子が基板１０１上で所定の順序で配列している。
【００１６】
画素回路１１２は、駆動制御回路と、出力制御用スイッチ１１２とを備えている。ここでは、駆動制御回路は、画素選択スイッチＳＳＴ、メモリ素子であるキャパシタＣ１、及び駆動トランジスタＴｒを含んでいる。
【００１７】
画素選択スイッチＳＳＴは、その入力端子が映像信号線１３０に接続され、出力端子が駆動トランジスタＴｒのゲートに接続され、制御端子が走査信号線１４０に接続されている。駆動トランジスタＴｒのソースは第１電源端子に接続されている。キャパシタＣ１は、その一方の端子が駆動トランジスタＴｒのソースに接続され、他方の端子が駆動トランジスタＴｒのゲートに接続されている。
【００１８】
走査信号線駆動回路１２２から走査信号線１４０を介して供給される第１走査信号ＳｃａｎＭａは、画素選択スイッチＳＳＴを導通状態とする第１レベルと、画素選択スイッチＳＳＴを非導通状態とする第２レベルとの間で周期的に変化する。第１走査信号ＳｃａｎＭａが第１レベルにある書込期間では、映像信号線駆動回路１２１から映像信号線１３０及び画素選択スイッチＳＳＴを介して駆動トランジスタＴｒのゲートに映像信号ＤａｔａＮが供給される。この映像信号ＤａｔａＮは、第１走査信号ＳｃａｎＭａが第２レベルにある表示可能期間においてもキャパシタＣ１によって保持される。したがって、駆動トランジスタＴｒは、表示可能期間において、映像信号ＤａｔａＮの大きさに対応した駆動電流を出力可能である。
【００１９】
画素選択スイッチＳＳＴの制御端子同士が走査信号線１４０を介して接続された複数の画素１１０，ここでは行方向に並んだ複数の画素１１０，は、画素群を構成している。この画素群を構成している複数の画素１１０は、出力制御スイッチＢＣＴの制御端子（ゲート）同士が走査信号線１５０を介して接続されている。また、出力制御スイッチＢＣＴは、それぞれの画素１１０において、その入力端子が駆動トランジスタＴｒのドレインに接続され、出力端子が表示素子１１１の一方の電極に接続されている。すなわち、駆動トランジスタＴｒ、出力制御スイッチＢＣＴ、及び表示素子１１１は、この順に第１電源端子及び第２電源端子間に直列に接続されている。
【００２０】
表示可能期間内であって走査信号線駆動回路１２２から走査信号線１５０を介して供給される第２走査信号ＳｃａｎＭｂが出力制御用スイッチＢＣＴを導通状態とする第３レベルにある表示出力期間では、映像信号ＤａｔａＮの大きさに対応した駆動電流が表示素子１１１に流れる。また、走査信号線駆動回路１２２から走査信号線１５０を介して供給される第２走査信号ＳｃａｎＭｂが出力制御用スイッチＢＣＴを非導通状態とする第４レベルにある場合、表示可能期間内であっても、駆動電流は表示素子１１１には流れない。
【００２１】
なお、ここでは、画素選択スイッチＳＳＴとしてｎチャネル薄膜トランジスタ（ＴＦＴ）を使用し、駆動トランジスタＴｒ及び出力制御スイッチＢＣＴとしてｐチャネルＴＦＴを使用しているが、それらＴＦＴは導電型を何れか一方，例えばｐチャネル型，に統一してもよい。
【００２２】
走査線駆動回路１２２は、第１シフトレジスタＣｉｒａ及び第２シフトレジスタＣｉｒｂを備えている。シフトレジスタＣｉｒａ，Ｃｉｒｂは、それぞれ、上記画素群の数，ここでは画素１１０の行数，に応じた段数のフリップフロップ回路ＣｉｒＭａ，ＣｉｒＭｂを含んでいる。なお、走査線駆動回路１２２は、画素回路１１２と同一工程で、支持基板１０１上に一体形成することができる。
【００２３】
シフトレジスタＣｉｒａは、フリップフロップ回路Ｃｉｒ１ａに供給されたスタートパルスＳｔａｒｔａをクロックパルス（信号）Ｃｌｋに同期して順次次段に転送する。同様に、シフトレジスタＣｉｒｂは、フリップフロップ回路Ｃｉｒ１ｂに供給されたスタートパルスＳｔａｒｔａを先のクロックパルスＣｌｋに同期して順次次段に転送する。
【００２４】
第１シフトレジスタＣｉｒａを構成する各フリップフロップ回路ＣｉｒＭａの出力端子には走査信号線１４０が接続され、フリップフロップ回路ＣｉｒＭａの出力を走査信号ＳｃａｎＭａとして対応する画素選択スイッチＳＳＴの制御端子へ供給する。また、第２シフトレジスタＣｉｒｂについても同様に、各フリップフロップ回路ＣｉｒＭｂの出力端子には走査信号線１５０が接続され、フリップフロップ回路ＣｉｒＭｂの出力を制御信号ＳｃａｎＭｂとして対応する出力制御スイッチＢＣＴの制御端子（ゲート）に供給する。但し、本実施形態においては、画素選択スイッチＳＳＴと出力制御スイッチＢＣＴとは導電型が異なっている。そこで、フリップフロップ回路ＣｉｒＭｂの出力を極性反転させ、これを制御信号ＳｃａｎＭｂとして利用している。
【００２５】
第１及び第２シフトレジスタＣｉｒａ，Ｃｉｒｂの動作については、以下により詳細に説明する。
【００２６】
第１シフトレジスタＣｉｒａのフリップフロップ回路ＣｉｒＭａに供給されたスタートパルスＳｔａｒｔａは、その立ち上がり及び立ち下がりがクロックパルスＣｌｋに同期するように順次次段に転送され、各フリップフロップ回路ＣｉｒＭａから走査差信号ＳｃａｎＭａとして出力される。この走査信号ＳｃａｎＭａが画素選択スイッチＳＳＴをオン状態とする期間，ここでは走査信号ＳｃａｎＭａがＨｉｇｈレベルにある期間，が１水平走査期間の幅に対応する。すなわち、画素１１０への映像信号Ｄａｔａの書込期間となる。また、走査信号ＳｃａｎＭａが画素選択スイッチＳＳＴをオフ状態とする期間，ここでは走査信号ＳｃａｎＭａがＬｏｗレベルにある期間，が表示可能期間となる。なお、ここでは線順次駆動をする場合について例示しているので、１水平走査期間内で、１行の画素群を構成している全ての画素１１０に対して映像信号ＤａｔａＮの供給が同時に行われている。
【００２７】
第２シフトレジスタＣｉｒｂのフリップフロップ回路ＣｉｒＭｂに供給されたスタートパルスＳｔａｒｔｂは、その立ち上がり及び立ち下がりが第１シフトレジスタＣｉｒａに供給したのと同一のクロックパルスＣｌｋに同期するように順次次段のフリップフロップ回路へ転送され、各フリップフロップ回路ＣｉｒＭｂから走査信号ＳｃａｎＭｂとして出力される。この走査信号ＳｃａｎＭｂが出力制御スイッチＢＣＴをオン状態とする期間，ここでは走査信号ＳｃａｎＭｂがＬｏｗレベルにある期間，が表示出力期間（発光期間）となる。また、走査信号ＳｃａｎＭｂが出力制御スイッチＢＣＴをオフ状態とする期間，ここでは走査信号ＳｃａｎＭｂがＨｉｇｈレベルにある期間，が非表示期間となる。出力制御スイッチＢＣＴをオン状態とする制御信号ＳｃａｎＭｂ，ここではＬｏｗレベルの制御信号ＳｃａｎＭｂ，は、対応する画素群の画素選択スイッチＳＳＴが非選択状態であるとき、つまり、その画素群についての書込期間が終了した後に供給される。なお、ここでは、表示非出力期間（非発光期間）は表示出力期間を除く表示可能期間であり、非表示期間は書込期間と表示非出力期間との和に等しい。
【００２８】
以上のように構成される表示装置１００では、走査信号線駆動回路１２２は第１及び第２シフトレジスタＣｉｒａ，Ｃｉｒｂを備えるとともに、それらシフトレジスタＣｉｒａ，Ｃｉｒｂに別々のスタートパルスＳｔａｒｔａ，Ｓｔａｒｔｂを供給する。また、スタートパルスＳｔａｒｔｂのパルス幅は、走査信号ＳｃａｎＭｂが出力制御スイッチＢＣＴをオン状態とする期間，すなわち表示出力期間，の長さに対応している。さらに、表示出力期間の表示可能期間（或いは表示非出力期間や非表示期間）に対する長さの比は、１フレーム当りの平均的な表示画面の輝度にほぼ比例する。それゆえ、この表示装置１００によると、スタートパルスＳｔａｒｔｂのパルス幅を変更することにより、１フレームの長さや表示可能期間などを変化させることなく先の比を変化させることができ、したがって、表示画面の輝度調整を行うことができる。
【００２９】
また、このような輝度調整では、表示出力期間において表示素子１１１を流れる電流の大きさは表示出力期間の長さに拘らず一定である。そのため、表示素子１１の電流−輝度特性が赤、緑、及び青の各表示色毎に異なっていたとしても、表示素子１１１を流れる電流の大きさを変化させる場合とは異なり、輝度調整を行うことによりホワイトバランスが崩れることはない。
【００３０】
すなわち、本実施形態によると、階調特性を維持した状態で容易に輝度調整を行うことができる。
【００３１】
なお、本実施形態では、上記の通り、第１及び第２シフトレジスタＣｉｒａ，Ｃｉｒｂのフリップフロップ回路ＣｉｒＭａ，ＣｉｒＭｂに供給されたスタートパルスＳｔａｒｔａ，Ｓｔａｒｔｂは、それぞれ、その立ち上がり及び立ち下がりがクロックパルスＣｌｋに同期するように順次次段に転送される。そのため、表示出力期間は書込期間のほぼ整数倍になる。
【００３２】
また、表示出力期間は書込期間のほぼ整数倍になるため、表示出力期間を表示可能期間と一致させた場合に最大輝度が得られ、表示非出力期間を表示可能期間と一致させた場合（この場合、画像は表示されない）に最小輝度が得られるとすると、（Ｍ−１）段階の輝度調整が可能である。
【００３３】
この表示出力期間と表示非出力期間との時間比を制御する際、制御信号用シフトレジスタＣｉｒｂへ供給するスタートパルスＳｔａｒｔｂのパルス幅の制御は、外部から手動で行ってもよいし、映像信号Ｄａｔａより画面階調を検出し、その結果に基づいて自動調整してもよい。
【００３４】
このように、走査信号線１４０のための第１シフトレジスタＣｉｒａとは別に走査信号線１５０のための第２シフトレジスタＣｉｒｂを設け、各画素１１０に第２シフトレジスタＣｉｒｂからの出力によってオン／オフが制御される出力制御スイッチＢＣＴを設けることにより、各垂直周期での表示出力（発光）時間を制御することが可能になり、表示出力（発光）時間と表示非出力（非発光）時間との比に基づいて輝度調整を行うことができる。また、スタートパルスＳｔａｒｔｂのパルス幅を調整することにより発光時間の制御を行うことができ、より容易に輝度調整をすることができる。このため、表示素子１１１の特性変更や表示装置の仕様変更に際しても、駆動回路１２０や画素回路１１２の変更なく輝度制御を行うことができる。
【００３５】
また、出力制御スイッチＢＣＴによる表示非出力動作は、全ての画素１１０で同時に開始及び終了する訳ではなく、画素群毎に順次行う。そのため、表示出力期間と表示非出力期間との長さの比が画素群間でばらつくことがなく、したがって、表示画面内で均一な階調制御をすることができる。
【００３６】
次に、画素回路１１２の変形例について説明する。
図３は、本発明の他の実施形態に係る有機ＥＬ表示装置１００の画素１１０を概略的に示す回路図である。本実施形態に係る有機ＥＬ表示装置１００は、画素１１０に図３の構造を採用したこと以外は、先の実施形態に係る有機ＥＬ表示装置１００と同様である。
【００３７】
図３に示す画素１１０は、駆動トランジスタＴｒのドレインと出力制御スイッチＢＣＴの入力端子（表示素子１１１と接続する端子の反対側の端子）との間に接続された第１スイッチＳｗ１と、駆動トランジスタＴｒのドレインとゲートとの間に接続された第２スイッチＳｗ２と、画素選択スイッチＳＳＴの出力端子（ドレイン）と駆動トランジスタＴｒのゲートとの間に接続されたキャパシタＣ２とをさらに備えていること以外は、図１に示す画素１１０と同様である。
【００３８】
この画素１１０の動作について説明すると、まず準備期間として、画素選択スイッチＳＳＴを導通状態とするとともに、キャパシタＣ２の画素選択スイッチＳＳＴ側の端子にリセット電圧を供給した状態で、第１スイッチＳｗ１、第２スイッチＳｗ２、及び出力制御スイッチＢＣＴを導通状態とし、駆動トランジスタＴｒのゲート−ソース間電圧を駆動トランジスタＴｒの閾値電圧よりも大きくする。次に、第２スイッチＳｗ２を導通状態としたまま第１スイッチＳｗ１を非導通状態として、駆動トランジスタＴｒのゲート−ソース間電圧を閾値電圧と等しくなるように設定する。このとき、キャパシタＣ２の画素選択スイッチＳＳＴ側の端子はリセット電位に維持され、キャパシタＣ２にはリセット電位と閾値電位との差分の電圧が保持される。
【００３９】
次に、画素１１０に映像信号Ｄａｔａを書き込む。すなわち、第２スイッチＳｗ２を非導通状態とし、映像信号線１３０から映像信号Ｄａｔａを供給する。こうすると、駆動トランジスタＴｒのゲート電位は、映像信号Ｄａｔａの電位とリセット電位との差に対応して変動する。
【００４０】
その後、画素選択スイッチＳＳＴを非導通状態とするとともに、第１スイッチＳｗ１を導通状態とする。これにより、表示素子１１１には映像信号Ｄａｔａに対応した駆動電流が流れ、発光動作が開始する。
【００４１】
こうして、駆動トランジスタＴｒの閾値バラツキを補正することができ、より表示品位の良好な表示装置を実現することができる。
【００４２】
このような画素１１０を備えた表示装置１００で輝度調整を行うべく、出力制御スイッチＢＣＴによる表示非出力動作を全ての画素１１０で同時に開始及び終了すると、或る画素群の準備期間において第１及び第２スイッチＳｗ１，Ｓｗ２及び出力制御スイッチＢＣＴを導通状態として表示素子１１１を介して微小電流を流すべき期間に輝度調整の非発光期間が重なった場合に十分な補正動作を行うことができず、表示不良となる可能性がある。
【００４３】
しかしながら、先に説明した如く出力制御スイッチＢＣＴによる表示非出力動作を画素群毎に順次行えば、上記のような表示不良を回避することができる。
【００４４】
このように、出力制御スイッチＢＣＴによる表示非出力動作を画素群毎に順次行うと、画素１１０の設計の自由度が高くなる。
【００４５】
画素回路１１２は、図１及び図３の構造に限定されず、種々の構造を採用することができる。例えば、上述の図１及び図３の画素回路１１２は、電圧で映像信号Ｄａｔａを書き込むタイプであるが、図４に示すように電流で映像信号Ｄａｔａを書き込みタイプのものであってもよい。
【００４６】
図４に示す画素１１０の動作について説明すると、まず、第３スイッチＳｗ３を開いた状態（ＯＦＦ）で、画素選択スイッチＳＳＴ及び第４スイッチＳｗ４を閉じ（ＯＮ）、駆動トランジスタＴｒに映像信号Ｄａｔａに対応した大きさの電流Ｉを流す。このとき、駆動トランジスタＴｒは第４スイッチＳｗ４によってダイオード接続されているため、キャパシタＣ１の両端間の電位差は、電流Ｉを流す駆動トランジスタＴｒのゲート−ソース間電圧となる。その後、画素選択スイッチＳＳＴ及び第４スイッチＳｗ４を開き（ＯＦＦ）、入力信号によって決定されたゲート−ソース間電圧をキャパシタＣ１に保持する。
【００４７】
次に、第３スイッチＳｗ３を閉じて（ＯＮ）、出力制御スイッチＢＣＴの制御のもとで表示素子１１１をトランジスタＴｒのドレインと接続する。これにより、表示素子１１には電流Ｉとほぼ等しい大きさの電流が流れ、発光動作が開始する。
【００４８】
図４では、第３スイッチＳｗ３と出力制御スイッチＢＣＴとを別個に設けたが、それらの機能は何れか一方のみに担わせることができる。すなわち、第３スイッチＳｗ３及び出力制御スイッチＢＣＴの何れか一方は省略することができる。また、第３スイッチＳｗ３の制御端子と出力制御スイッチＢＣＴの制御端子とは同一の走査信号線１５０により制御してもよい。
【００４９】
以上説明したように、上記の実施形態によると、階調特性を維持した状態で表示画面の輝度調整を容易に行うことが可能となる。
また、上記の実施形態によると、画素群の数とほぼ等しい段階の輝度調整を行うことができる。すなわち、より細かな輝度調整が可能となる。
【００５０】
なお、本発明は、上述の実施形態に限定されず、様々な変形が可能である。
例えば、上記実施形態では、映像信号線駆動回路１２１の出力端子数と映像信号線１３０の数とが等しく、全ての映像信号線１３０に対して同時に映像信号を出力する（線順次）場合について説明したが、複数の映像信号線１３０をそれぞれスイッチを介して同一の出力端子に接続し、時分割で個々の映像信号線１３０を順次選択して映像信号を出力してもよい。
【００５１】
また、上記実施形態では、１行の画素１１０を１本の走査信号線１４０に接続する場合について説明したが、これに限定されず、複数の行の画素１１０を１本の走査信号線１４０に接続し、これら画素１１０で画素群を構成してもよい。
【００５２】
【発明の効果】
以上説明したように、本発明によると、階調特性を維持した状態で容易に輝度調整を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の一例に係る有機ＥＬ表示装置を概略的に示す平面図。
【図２】図１の有機ＥＬ表示装置の一駆動方法を示すタイミングチャート。
【図３】本発明の他の実施形態に係る有機ＥＬ表示装置の画素を概略的に示す回路図。
【図４】本発明のさらに他の実施形態に係る有機ＥＬ表示装置の画素を概略的に示す回路図。
【符号の説明】
１００…有機ＥＬ表示装置、１０１…支持基板、１１０…画素、１１１…表示素子、１１２…画素回路、１２０…駆動回路、１２１…映像信号線駆動回路、１２２…走査信号線駆動回路、１３０…映像信号線、１４０…走査信号線、１５０…走査信号線、ＳＳＴ…画素選択スイッチ、Ｃ１，Ｃ２…キャパシタ、Ｔｒ…駆動トランジスタ、Ｓｗ１〜Ｓｗ４…スイッチ、Ｃｉｒａ…シフトレジスタ、Ｃｉｒｂ…シフトレジスタ、Ｃｉｒ１ａ〜ＣｉｒＭａ…フリップフロップ回路、Ｃｉｒ１ｂ〜ＣｉｒＭｂ…フリップフロップ回路、Ｓｃａｎ１ａ〜ＳｃａｎＭａ…走査信号、Ｓｃａｎ１ｂ〜ＳｃａｎＭｂ…走査信号、Ｄａｔａ１〜ＤａｔａＮ…映像信号、Ｓｔａｒｔａ…スタートパルス、Ｃｌｋ…クロックパルス。
【図１】
2004325940.tif 000003
【図２】
2004325940.tif 000004
【図３】
2004325940.tif 000005
【図４】
2004325940.tif 000006