(57)【要約】【課題】真空状態と大気状態の切り替えを少なくして、真空プロセスを止めることなく連続して多層化処理を行うことを可能にする。【解決手段】ベース基板１１としてポリイミド樹脂によって厚さ１２５μｍの基板を用い、オイル１２としてフオンブリンオイルを用いる。このオイル１２を、真空中でヒータ付きのタンク内で加熱し、気化させた上で微細なノズルから噴出させてベース基板１１に塗布する。次に、アルミを用いてスパッタリングで導電体１３を形成し、キャパシタの電極とする。さらに、電極材料であるアルミをプラズマ酸素処理することにより酸化させ、酸化アルミとして誘電体１４を形成する。【選択図】　　図１
2004039852.tif 000002
【特許請求の範囲】
【請求項１】
各層に選択的にパターニングを行って薄膜多層デバイスを製造する薄膜多層デバイスの製造方法において、
パターニング用のマスクとして用いるオイルを、真空中でパターニング対象上に塗布することを特徴とする薄膜多層デバイスの製造方法。
【請求項２】
オイルを導電体形成のマスクとして用いることを特徴とする請求項１記載の薄膜多層デバイスの製造方法。
【請求項３】
導電体として低抵抗材料を用い、これをプラズマ酸化処理することにより誘電層を形成することを特徴とする請求項２記載の薄膜多層デバイスの製造方法。
【請求項４】
各層に選択的にパターニングを行って薄膜多層デバイスを製造する薄膜多層デバイスの製造方法において、
絶縁層または誘電層として導電体を、真空中でプラズマ酸化処理することにより形成することを特徴とする薄膜多層デバイスの製造方法。
【請求項５】
オイルをプラズマ酸化処理のマスクとして用いることを特徴とする請求項１または４記載の薄膜多層デバイスの製造方法。
【請求項６】
導電体として高抵抗材料を用いることを特徴とする請求項５記載の薄膜多層デバイスの製造方法。
【請求項７】
導電体として低抵抗材料を用いることを特徴とする請求項５記載の薄膜多層デバイスの製造方法。
【請求項８】
各層に選択的にパターニングを行って薄膜多層デバイスを製造する薄膜多層デバイスの製造方法において、
基板にオイルを塗布した上で、前記基板に導電層を成膜し、プラズマ酸化処理することにより誘電層を形成することを特徴とする薄膜多層デバイスの製造方法。
【請求項９】
前記誘電層に再びオイルを塗布し、前記誘電層の表面に導電層を成膜した上で、プラズマ酸化処理することにより誘電層を形成することを特徴とする請求項１記載の薄膜多層デバイスの製造方法。
【請求項１０】
前記オイルとしてフオンブリンオイルを用いることを特徴とする請求項８または９記載の薄膜多層デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各層に選択的にパターニングを行って薄膜多層デバイスを製造する薄膜多層デバイスの製造方法に関するものである。
【０００２】
【従来の技術】
近年、移動体通信の分野において、デバイスの小型化は勿論であるが、その薄型かつ大容量化が特に望まれている。薄膜を用いたデバイスでは、ベース基板の厚さ２００μｍ程度に対して、デバイスとして機能する薄膜部分の厚さは１層あたり１μｍ以下である。このように薄膜部分の厚さはベース基板に対して十分に小さいため、機能薄膜を絶縁層を介して複数回積層してデバイスの容量を増やしても、デバイス全体の厚みにはほとんど影響しない。このため薄膜デバイスは、大容量化と薄型化とを実現するために有望であると考えられている。その中で、薄膜デバイスの形成法としては、メタルマスクあるいはフォトレジストマスクを用いて形成する方法がある。
【０００３】
図５，図６は従来のフォトレジストを用いた多層構造デバイス形成のプロセスを説明するための図であって、図５は多層構造キャパシタの各形成プロセスを断面状態にて模式的に示す説明図（矢印方向へプロセスが進む）、図６は多層構造デバイス形成のプロセスフローを示すものである。ここでは、従来の技術として最も工程が単純となるリフトオフを用いたプロセスを説明する。マスクの形成およびリフトオフによるパターニングは大気中で行われ、また薄膜形成は真空中で行われる。すなわち、真空と大気が交互に繰り返されるプロセスフローである。
【０００４】
図５，図６において、５１はベース基板、５２はフォトレジストであり大気中で所定の条件で形成される（Ｓ６１）。５３は導電体であり、真空中の薄膜プロセスで形成され（Ｓ６２）、その後、大気中でリフトオフによりパターニングされる（Ｓ６３）。５４は誘電体で、真空中の薄膜プロセスで形成される（Ｓ６４）。
【０００５】
以上のプロセスを繰り返し行うことより、デバイスを積層し、多層構造のデバイスを形成する。デバイス１層を形成するプロセスにおいて、大気中の処理と真空中の処理との切り替えが４回行われる。
【０００６】
【発明が解決しようとする課題】
しかしながら、前記従来の薄膜形成プロセスでは、各層のパターニングを行う度にマスクを形成する必要があり、その都度、真空状態と大気状態の切り替えをしなければならない。このため、積層数を増やすごとにスループットが悪くなるという問題が生じることになる。
【０００７】
また、特にキャパシタ形成においては、プロセスの途中で真空状態から大気状態に切り替えるために、多層構造の密着性あるいはデバイスの耐候性に悪影響を及ぼすという問題が生じることになる。
【０００８】
本発明は、前記従来技術の問題に鑑み、薄膜デバイス形成プロセスにおいて、真空状態と大気状態の切り替えを少なくして、真空プロセスを止めることなく連続して多層化処理を行うことを可能にする薄膜多層デバイスの製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記目的を達成するため、本発明に係る薄膜多層デバイスの製造方法は、多層キャパシタの形成プロセスにおいて、パターニング用のマスクとして用いるオイルを、真空中でパターニング対象上に塗布することを特徴とし、この方法によって、真空状態と大気状態の切り替えを少なくして、真空プロセスを止めることなく連続して多層化処理を行うことができる。
【００１０】
また、本発明に係る薄膜多層デバイスの製造方法は、多層抵抗デバイスあるいはインダクタの形成プロセスにおいて、絶縁層または誘電層として導電体を、真空中でプラズマ酸化処理することにより形成することを特徴とし、さらに、基板にオイルを塗布した上で、前記基板に導電層を成膜し、プラズマ酸化処理することにより誘電層を形成することを特徴とし、この方法によって、真空状態と大気状態の切り替えを少なくして、真空プロセスを止めることなく連続して多層化処理を行うことができる。
【００１１】
このため、本発明に係る前記薄膜多層デバイスの製造方法によれば、高スループットの製造方法と、高い層間密着性および耐候性を持つデバイスを提供することができる。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照しながら説明する。
【００１３】
（実施の形態１）
図１，図２は本発明の実施の形態１を説明するための多層キャパシタの製造方法のプロセスを説明するための図であって、図１は多層キャパシタの各形成プロセスを断面状態にて模式的に示す説明図（矢印方向へプロセスが進む）、図２は多層キャパシタ形成のプロセスフローを示すものである。
【００１４】
図１において、１１はベース基板、１２は揮発性のオイル、１３は導電体、１４は誘電体である。
【００１５】
図２を参照して、実施の形態１のプロセスフローを説明する。
【００１６】
実施の形態１では、ベース基板１１としてポリイミド樹脂によって厚さ１２５μｍの基板を用い、オイル１２としてフオンブリンオイルを用いた。
【００１７】
以下、多層キャパシタを製造する具体的なプロセスを説明する。
【００１８】
まず、オイル１２を、真空中でヒータ付きのタンク（図示せず）内で加熱し、気化させた上で微細なノズル（図示せず）から噴出させてベース基板１１に塗布する（Ｓ２１）。ノズルは微細な孔を狭ピッチで並べたものを使用し、各孔の開閉を制御しながら基板上をスキャンさせることで所望のパターンのオイルを塗布し、塗布量はオイルの温度を昇降させて制御する。なお、各孔に対して微細なヒーターを配置したノズルを用い、ヒーターのオン／オフでオイルの塗布を制御しても良い。
【００１９】
次に、アルミを用いてスパッタリングで導電体１３を形成し、キャパシタの電極とする（Ｓ２２）。さらに、電極材料であるアルミをプラズマ酸素処理することにより酸化させ、酸化アルミとして誘電体１４を形成する（Ｓ２３）。
【００２０】
前記のようにアルミをスパッタリングにより形成する際、予めオイルが塗布されている箇所では熱によってオイルの蒸発が生じ、アルミの付着が阻害されるため、パターニングを行うことができる。アルミ形成後、微量のオイルが基板上に残っていても良い。この後、プラズマ酸化処理を行うことで、残りのオイルは蒸発し、同時にアルミ表面はプラズマによって酸化され酸化アルミとなり、絶縁体かつ誘電体となる。
【００２１】
本例では、以上のプロセスからを５回繰り返し、５層のキャパシタ構造を形成した。そして、互い違いに形成されたアルミ電極間に酸化アルミの誘電体１４が挟まれた構造にし、図１における左右から外部電極（図示せず）を形成することによって多層キャパシタとなる。前記外部電極は銅を用いてスパッタリングにより形成した。
【００２２】
このように、真空雰囲気中での処理（アルミ電極の形成とパターニングオイル塗布とプラズマ酸化処理）のみを用いてデバイスを形成することにより、各工程において真空雰囲気を破ることなく連続でデバイスの積層構造を形成することができた。このため、デバイスの層間に付着力を低下させる中間層が形成されることなく、十分な層間接着力を得ることができ、この結果、デバイスの耐候性も十分確保することが可能となる。
【００２３】
（実施の形態２）
実施の形態１では、特に多層キャパシタの製造方法について説明し、揮発性オイルを用いることで、積層構造のデバイスの製造を効率的に行えることを示した。実施の形態２ではインダクタあるいは抵抗形成のプロセス例を示す。
【００２４】
図３，図４は本発明の実施の形態２を説明するための多層抵抗デバイス（あるいはインダクタ）製造方法のプロセスを説明するための図であって、図３は多層抵抗デバイス（あるいはインダクタ）の各形成プロセスを断面状態にて模式的に示す説明図（矢印方向へプロセスが進む）、図４は多層抵抗デバイス（あるいはインダクタ）形成のプロセスフローを示すものである。
【００２５】
図３において、３１はベース基板、３２は揮発性のオイル、３３は導電体、３４は誘電体である。
【００２６】
図４を参照して、実施の形態２のプロセスフローを説明する。
【００２７】
実施の形態２では、ベース基板３１としてポリイミド樹脂によって厚さ１２５μｍの基板を用い、ニッケル系合金の抵抗材料を用いてスパッタリングで導電体３３を形成する（Ｓ４１）。
【００２８】
次に、オイル３２としてフオンブリンオイルを用いて、このオイル１２を、真空中でヒータ付きのタンク内で加熱し、気化させた上で微細なノズルから噴出させて導電体３３に塗布する（Ｓ４２）。
【００２９】
さらに、抵抗材料であるニッケル系合金からなる導電体３３をプラズマ酸素処理することにより酸化させ、周囲に絶縁体（抵抗層）３４を形成する（Ｓ４３）。
【００３０】
本例では、以上のプロセスを５回繰り返し、５層の多層抵抗構造を形成した。そして、抵抗層を千鳥状に積層された構造とし、図３における左右から外部電極（図示せず）を形成することで多層抵抗となる。前記外部電極は銅を用いてスパッタリングにより形成した。
【００３１】
このように、パターニングにオイル３２を塗布して行うことにより、多層化のすべての製造プロセスは大気に開放することなく真空中で行われるため、製造プロセスは従来に比べ大幅に短縮された。
【００３２】
上述したように、実施の形態１におけるキャパシタ形成においては、オイルを導電体形成のマスクとして用いることで、プロセスを真空中で一括して行うことができ、デバイスの多層構造における層間の密着性および耐候性を向上することができる。
【００３３】
実施の形態２における抵抗体，インダクタ形成においては、導電体のプラズマ酸化処理のマスクとしてオイルを用いること、および絶縁体を、導電体を真空中のプラズマで酸化処理することで形成することで、プロセスを真空中で一括して行うことができるため、プロセスを大幅に短縮することができ、コストおよびリードタイムを大幅に抑えることが可能となる。
【００３４】
なお、マスクとして揮発性のオイルを用いて真空中で塗布するが、このとき、所望の量を均一に塗布するために、オイルをタンク内で加熱し微細なノズルから噴出させて塗布することが望ましい。
【００３５】
また絶縁体（抵抗層）は、導電体を真空中のプラズマで酸化処理することにより形成するが、このプラズマとしては高周波酸素プラズマを用いることが望ましい。
【００３６】
【発明の効果】
以上説明したように、本発明に係る薄膜多層デバイス製造方法によれば、真空状態と大気状態の切り替えを少なくして、真空プロセスを止めることなく連続して多層化処理を行うことができるため、高スループットの製造方法と、高い層間密着性および耐候性を持つデバイスを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１を説明するための多層キャパシタの各形成プロセスを断面状態にて模式的に示す説明図
【図２】実施の形態１における多層キャパシタ形成のプロセスフロー
【図３】本発明の実施の形態２を説明するための多層抵抗デバイス（あるいはインダクタ）の各形成プロセスを断面状態にて模式的に示す説明図
【図４】実施の形態２における多層抵抗デバイス（あるいはインダクタ）形成のプロセスフロー
【図５】従来のフォトレジストを用いた多層構造デバイスの各形成プロセスを断面状態にて模式的に示す説明図
【図６】図５に示す従来例における多層構造デバイス形成のプロセスフロー
【符号の説明】
１１，３１　ベース基板
１２，３２　オイル
１３，３３　導電体
１４　誘電体
３４　絶縁体
【図１】
2004039852.tif 000003
【図２】
2004039852.tif 000004
【図３】
2004039852.tif 000005
【図４】
2004039852.tif 000006
【図５】
2004039852.tif 000007
【図６】
2004039852.tif 000008