(57)【要約】【課題】光入力信号の周波数が高くなっても出力波形の歪みを最小限に抑えることができ、光入力の符号判定が正確に行える前置増幅器を提供する。【解決手段】入力電流Ｉinを増幅して出力電圧Ｖsを発生する増幅回路２と、増幅回路２の出力−入力間に接続され、帰還抵抗ＲBの両端に並列してＦＥＴ２３のドレイン、ソースが結合された帰還回路２２と、増幅回路２の出力電圧Ｖsに基づき光入力パワーの平均値を検出するパワー検出回路３と、パワー検出回路３により検出された光入力パワーの平均値に応じて前記帰還回路２２のＦＥＴゲートソース間電圧Ｖgsを制御して、前記増幅回路２の帰還量を変化させる帰還制御回路４とを有し、増幅回路２の出力電圧Ｖsに対する前記ＦＥＴゲート電圧Ｖgの振幅比Ａg／Ａsが、ＦＥＴゲートソース間電圧Ｖgsと入力電流Ｉinとの位相差をなくすように調整・設定されている。【選択図】        図３
2004208023.tif 000002
【特許請求の範囲】
【請求項１】
光入力を受けた受光素子から発生される入力電流を増幅して出力電圧を発生する増幅回路と、
前記増幅回路の出力−入力間に接続され、制御端子を有し、前記制御端子と前記増幅回路の出力との間の制御電圧に応じて帰還量が決定される帰還回路と、
前記増幅回路の出力電圧に基づき光入力パワーの平均値を検出するパワー検出回路と、
前記パワー検出回路により検出された光入力パワーの平均値に応じて前記帰還回路の帰還量を変化させる帰還制御回路とを有し、
前記増幅回路の出力電圧の振幅に対する前記帰還回路の制御端子電圧の振幅比が、前記制御端子と前記増幅回路の出力との間の制御電圧と入力電流との位相差をなくすように調整・設定されていることを特徴とする前置増幅器。
【請求項２】
前記増幅回路の出力から、前記帰還制御回路を経由して、前記帰還回路の制御端子までのいずれかの位置に、前記振幅比を調整する振幅調整回路が挿入されていることを特徴とする請求項１記載の前置増幅器。
【請求項３】
前記振幅調整回路は、１段又は多段のＦＥＴのソースフォロワ又はトランジスタのエミッタフォロワで構成されることを特徴とする請求項２記載の前置増幅器。
【請求項４】
振幅調整回路は、１段又は多段の差動増幅回路で構成されることを特徴とする請求項２記載の前置増幅器。
【請求項５】
振幅調整回路は、偶数段のＦＥＴのソース接地回路又は偶数段のトランジスタのエミッタ接地回路で構成されることを特徴とする請求項２記載の前置増幅器。
【請求項６】
前記帰還制御回路が、制御電圧と入力電流との位相差をなくすような振幅比を実現する増幅率を有していることを特徴とする請求項１記載の前置増幅器。
【請求項７】
前記制御電圧と入力電流との位相差をなくす振幅比Ａg／Ａsは、入力電流Ｉin、前記増幅回路の出力電圧Ｖs、前記帰還回路の制御端子電圧Ｖgをそれぞれ次のように正弦波で表した場合に、
【数１】
2004208023.tif 000011
次の式で表されることを特徴とする請求項１記載の前置増幅器。
【数２】
2004208023.tif 000012
【請求項８】
ＧａＡｓ半導体層上に形成されるｎチャンネル型ショットキ電界効果トランジスタを含むことを特徴とする請求項１〜請求項７のいずれかに記載の前置増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光通信用の光リンクモジュールなどに使用される前置増幅器に関するものである。
【０００２】
【従来の技術】
光受信器の特性を左右する光通信用前置増幅器は、低雑音で広ダイナミックレンジであることが要求される。このような前置増幅器として、例えば特開平10-284955号公報に開示された技術がある。
図６は、このような前置増幅器の回路図である。前置増幅器は、光ファイバから光入力を受けるフォトダイオードＰＤから発生される電流を入力に受ける増幅回路２、増幅回路２の平均出力電力を検出するパワー検出回路３、及び帰還制御回路４を備えている。
【０００３】
増幅回路２は、ソース接地型ＦＥＴ増幅回路２１、及び帰還抵抗ＲBの両端に並列して帰還用ＦＥＴ２３のドレイン、ソースが結合された帰還回路２２から構成される。ＦＥＴ増幅回路２１の増幅率を−Ａ（Ａ＞０）で表す。帰還回路２２は、ＦＥＴ増幅回路２１の出力から入力に負帰還をかける。
帰還制御回路４は、２つのＦＥＴ４１，４２を接続した回路であって、上段のＦＥＴ４２のゲートには増幅回路２の出力電圧Ｖsが印加され、下段のＦＥＴ４１のゲートにはパワー検出回路３の出力電圧Ｖpが印加される。この帰還制御回路４において、下段のＦＥＴ４１のドレインから出力電圧Ｖgが取り出される。
【０００４】
以上の前置増幅器において、フォトダイオードＰＤに光が入力すると、入力電流が発生し、この電流は増幅回路２によって増幅されて出力される。パワー検出回路３は、この出力波形から平均パワーを検出し、平均パワーに応じた電圧Ｖpを発生し、帰還制御回路４のＦＥＴ４１のゲートに供給する。
帰還制御回路４のＦＥＴ４１のドレインから取り出される出力電圧Ｖgは、帰還回路２２の帰還用ＦＥＴ２３のゲート電圧となり、帰還用ＦＥＴ２３のソースドレイン間の抵抗値を制御する。それに応じて帰還回路２２の抵抗値が変化し、増幅回路２の利得を変えて広いダイナミックレンジを確保することができる。またこのような前置増幅器は、光入力パワーの平均値を検出するので、入力光に含まれるノイズ成分を除去することができる。
【０００５】
【特許文献１】特開平10-284955号公報
【特許文献２】特開平５-304422号公報
【０００６】
【発明が解決しようとする課題】
前記前置増幅器の回路において、瞬時瞬時を見れば、平均値であるパワー検出回路３の出力電圧Ｖpは一定とみなせる。
このとき帰還制御回路４は、増幅回路２の出力電圧Ｖsを受け、帰還回路２２の帰還用ＦＥＴ２３のゲート電圧Ｖgを生成するソースフォロワ回路として機能する。出力電圧Ｖsが上昇すれば、帰還用ＦＥＴ２３のゲート電圧Ｖgは上昇し、出力電圧Ｖsが下降すれば、帰還用ＦＥＴ２３のゲート電圧Ｖgも下降する。つまり、出力電圧Ｖs、帰還用ＦＥＴ２３のゲート電圧Ｖgとは同位相で変化する。Ｖsの変化量とＶgの変化量とはほぼ等しく、増幅率Ｖg／Ｖsはほぼ１である。
【０００７】
増幅回路２の出力電圧Ｖsの波形と、帰還用ＦＥＴ２３のゲート電圧Ｖgの波形との変化位相が完全に一致していれば、帰還用ＦＥＴ２３のゲートソース間電圧Ｖgsは一定（つまりＶpのみの関数）となる。そのため、前置増幅器の利得は安定し、歪みのない出力信号波形が得られる。
しかし実際の回路では、帰還制御回路４に発生する寄生容量のため、帰還制御回路４において信号の伝搬に遅延が生じる。そのため、増幅回路２の出力電圧Ｖsの変動に比べて帰還用ＦＥＴ２３のゲート電圧Ｖgの変動は遅延する。この結果、帰還用ＦＥＴ２３のゲートソース間電圧Ｖgsは一定にならず、瞬時瞬時を見ても変動する。
【０００８】
フォトダイオードＰＤが受信する光信号を変調している受信データ信号のレートが遅く、受信データ信号が変化する時間に比べて、帰還制御回路４の遅延時間が短い場合は、帰還用ＦＥＴ２３のゲートソース間電圧Ｖgsの変動が与える、出力信号波形への影響は無視できる。
しかし、受信データ信号のレートが高速になるほど、受信データ信号が変化する時間が短くなり、帰還用ＦＥＴ２３のゲートソース間電圧Ｖgsの変動時間の影響が大きくなる。その結果、前置増幅器の利得が不安定になって出力信号波形が歪む原因となる。
【０００９】
そこで、本発明は、光入力信号の周波数が高くなっても出力波形の歪みを最小限に抑えることができ、正確な光入力の符号判定ができる前置増幅器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
以下、発明の実施の形態で説明する符号Ｉ，Ｖs，Ｖg，Ｖgsなどを付して説明する。
本発明の前置増幅器は、光入力を受けた受光素子から発生される入力電流Ｉinを増幅して出力電圧Ｖsを発生する増幅回路と、前記増幅回路の出力−入力間に接続され、制御端子を有し、前記制御端子と前記増幅回路の出力との間の制御電圧Ｖgsに応じて帰還量が決定される帰還回路と、前記増幅回路の出力電圧Ｖsに基づき光入力パワーの平均値を検出するパワー検出回路と、前記パワー検出回路により検出された光入力パワーの平均値に応じて前記帰還回路の帰還量を変化させる帰還制御回路とを有し、前記増幅回路の出力電圧Ｖsの振幅Ａsに対する前記帰還回路の制御端子電圧Ｖgの振幅Ａgの比Ａg／Ａsが、前記制御端子と前記増幅回路の出力との間の制御電圧Ｖgsと入力電流Ｉinとの位相差をなくすように調整・設定されているものである（請求項１）。
【００１１】
前記の構成によれば、増幅回路は、受光素子から発生される入力電流Ｉinを増幅して出力電圧Ｖsを発生する。この場合、帰還回路により増幅回路の増幅に負帰還がかかり、低雑音、広ダイナミックレンジを確保することができる。この帰還回路は、制御端子を有し、前記制御端子と前記増幅回路の出力との間の制御電圧Ｖgsに応じて、帰還回路のインピーダンスが変わり、よって帰還の深さを変えることができる。
【００１２】
そこで、帰還制御回路を設けて、前記パワー検出回路で検出された光入力パワーの平均値に応じて、前記帰還回路の前記制御端子と前記増幅回路の出力との間の制御電圧Ｖgsを制御する。ここで、Ｖgsは、帰還回路の制御端子電圧Ｖgと、増幅回路の出力電圧Ｖsとの差（Ｖg−Ｖs）で表される。これにより、光入力パワーの平均に応じて、前記増幅回路の利得を変化させることができ、その結果、前置増幅器の自動利得制御を実現することができる。
【００１３】
前記帰還回路の前記制御端子と前記増幅回路の出力との間の制御電圧Ｖgsは、光入力パワーの平均に応じて変動するようにされているが、増幅回路の出力電圧Ｖsの変動に従って変動することは本来好ましくない。このため、帰還制御回路における電圧Ｖs，Ｖg間の位相差をなくすことが重要である。もし、帰還制御回路の内部伝搬遅延などによって、帰還回路の制御端子電圧Ｖgの変化タイミングが、増幅回路の出力電圧Ｖsの変化タイミングより遅れれば、前記制御電圧Ｖgsが時間的に変動する。このため、データ受信中に増幅回路の利得が変化して出力波形が歪む原因となる。
【００１４】
図１及び図２は、受光素子から発生される入力電流Ｉin、増幅回路の出力電圧Ｖs、制御端子電圧Ｖg、及び制御電圧Ｖgs（＝Ｖg−Ｖs）の各波形図である。図１は正弦波波形を示し、図２は、鈍りはあるがパルス波の波形を示している。図２において、入力電流Ｉinは、1,0,1,1,1,0とビットが変化する入力信号に対応し、各ビット区間を破線で図示している。
図１(a) 及び図２(a)は、ＶgとＶsとの間に位相差がない場合を示す。制御電圧Ｖgsは、一定となり、帰還回路のインピーダンスも一定、従って増幅回路の帰還量も一定となる。
【００１５】
図１(b) 及び図２(b)は、ＶgとＶsとの間に位相差がある場合を示す。この場合、制御電圧Ｖgsは、位相差に応じて、ビットが０から１、１から０に変化するところで波打つようになる。制御電圧Ｖgsの変化と入力電流Ｉinの変化とを比較すると、変化方向が相互に反対方向になる時間が発生する。例えば、入力電流Ｉinが上昇し、かつＶgsが下降する時間を、図１(b) 、図２(b)においてＴで示している。制御電圧Ｖgsが下がれば、帰還回路のインピーダンスは上がり、増幅回路の帰還量は減って増幅率は上昇する。この動きは、入力電流Ｉinの上昇との関係で見ると、不安定な正帰還になる。このため、図１(b) 、図２(b)には示していないが、出力波形Ｖsにひずみが発生し、正確なタイミングで０，１判定ができなくなることがある。
【００１６】
そこで、本発明では、ＶgとＶsとの間の位相差をなくすことよりも、Ｖgの振幅を調整することを考える。
図１(c) 及び図２(c)は、Ｖgの振幅をＶsの振幅よりも小さくした例を示すグラフである。ＶgとＶsとの間に位相差があっても、Ｖgの振幅を小さくすることにより、制御電圧Ｖgsと、入力電流Ｉinとの変化の方向が同一になってくる。例えば、光入力を受け入力電流Ｉinが上昇すれば、制御電圧Ｖgsも上昇し、帰還回路のインピーダンスは下がり、増幅回路の帰還量は増えて増幅率は減少する。この動きは、入力電流Ｉinの上昇との関係で見ると、安定な負帰還になる。したがって、出力電圧波形Ｖsのひずみが減少し、安定した出力波形を得ることができるので、正確なタイミングで０，１判定ができる。
【００１７】
ただし、図１(c) 及び図２(c)に示すように、制御電圧Ｖgsの振幅は大きくなり、前置増幅器の増幅度は、図１(b) 及び図２(b)に比べて大きく変化するが、本発明ではこのことは許容する。パワー検出回路によって検出される入力光の平均値を用いて、帰還回路の制御電圧Ｖgsを制御する機能は働いているので、十分なノイズ除去効果を得ることができる。
次に、ＶgとＶsとの振幅比Ａg／Ａsを設定する場合の設定基準を説明する。
【００１８】
入力電流Ｉin、出力電圧Ｖs、制御端子電圧Ｖgをそれぞれ次のように正弦波で表現する。
【００１９】
【数３】
2004208023.tif 000003
【００２０】
Ａin、Ａs、Ａgは振幅を表し、位相φs、φgは正の定数、Ｉ0，Ｖs0，Ｖg0は直流成分（定数）とする。振幅Ａs、Ａgは、帰還回路の制御電圧Ｖgsに依存して変化するが、ここでは簡単のため一定として考える。式(6)(7)により、制御電圧Ｖgsは次のようになる。
【００２１】
【数４】
2004208023.tif 000004
【００２２】
ここで、θ＝ωｔ−（φg＋φs）／２，φ′＝（φg−φs）／２とおくと、Ｖgsは次のように変形される。
【００２３】
【数５】
2004208023.tif 000005
【００２４】
sinとcosとの合成を行うと、
【００２５】
【数６】
2004208023.tif 000006
【００２６】
θとφ′を戻して計算すると、
【００２７】
【数７】
2004208023.tif 000007
【００２８】
(１) ＶsとＶgの振幅が等しく、位相差がない場合、
【００２９】
【数８】
2004208023.tif 000008
【００３０】
(２) ＶsとＶgの振幅が等しく、位相差がある場合、
【００３１】
【数９】
2004208023.tif 000009
【００３２】
となる。したがって、(11)式から、制御電圧Ｖgsは振幅を持ち、Ｉinに比べて位相がπ／２−（φg＋φs）／２進むことがわかる。
本発明では、ＶgsとＩinとの位相差“−（φg＋φs）／２＋φ”が０となるように、振幅比Ａg／Ａsを設定する。
【００３３】
【数１０】
2004208023.tif 000010
【００３４】
このようにＡg／Ａsを、位相φs、φgの関数で表すことができるので、位相φs、φgがわかっていれば、ＶgsとＩinとの位相差を０とするように、振幅比Ａg／Ａsを設定することができる（請求項７）。
例えば、φs＝π／２４，φg＝π／１２の場合、振幅比Ａg／Ａsを０.５２に設定すればよい。
振幅比Ａg／Ａsを設定する手段として、前記増幅回路の出力から、前記帰還制御回路を経由して、前記帰還回路のゲート入力までのいずれかの位置に、前記振幅比Ａg／Ａsを調整する振幅調整回路を挿入すればよい（請求項２）。
【００３５】
前記振幅調整回路の具体例として、１段又は多段のＦＥＴのソースフォロワ又はトランジスタのエミッタフォロワで構成してもよく、１段又は多段の差動増幅回路で構成してもよく、偶数段のＦＥＴのソース接地回路又は偶数段のトランジスタのエミッタ接地回路で構成してもよい（請求項３〜請求項５）。
帰還制御回路が、前記振幅比Ａg／Ａsに対応する増幅率を有しているものであってもよい（請求項６）。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。
以下の回路におけるＦＥＴは、ＧａＡｓ半導体層上に形成されるｎチャンネル型ショットキ電界効果トランジスタで構成されているものであるが、本発明はこれに限られるものではなく、シリコン基板などの上に形成されるＭＯＳＦＥＴなどで構成されていてもよい。
【００３７】
図３は、本発明の光通信用前置増幅器１の回路図である。この前置増幅器１は、図６の構成と同様、光ファイバから光入力を受けるフォトダイオードＰＤから発生される入力電流を増幅して電圧信号を得る増幅回路２、増幅回路２の出力に基づいて光電力を検出するパワー検出回路３、及び帰還制御回路４を備えている。
増幅回路２は、ソース接地型ＦＥＴ増幅回路２１、及び帰還抵抗ＲBの両端に並列して帰還用ＦＥＴ２３のドレイン、ソースが結合された帰還回路２２から構成される。この帰還回路２２は、ＦＥＴ増幅回路２１の出力から入力に負帰還をかける。
【００３８】
帰還制御回路４は、２つのＦＥＴ４１，４２を接続した回路であって、下段のＦＥＴ４１のゲートにはパワー検出回路３の出力電圧Ｖpが印加される。
従来の構成と異なるところは、増幅回路２の出力から、帰還制御回路４の上段ＦＥＴ４２のゲートまでの間に、振幅調整回路５が挿入されていることである。この振幅調整回路５の増幅率を＋Ｂ（Ｂ＞０）で表す。
この前置増幅器１の回路によれば、フォトダイオードＰＤに光が入力すると、入力電流が発生し、この電流は増幅回路２によって増幅されて電圧信号Ｖsとして出力される。パワー検出回路３は、この出力波形から平均値を検出し、平均値に応じた電圧Ｖpを発生し、帰還制御回路４の下段ＦＥＴ４１のゲートに供給する。
【００３９】
一方、増幅回路２の出力電圧Ｖsは、振幅調整回路５に入力され、増幅率Ｂで増幅される。増幅後の電圧をＶoで表す。Ｖo＝ＢＶsの関係がある。電圧Ｖoは、帰還制御回路４の上段ＦＥＴ４２のゲートに供給される。そして帰還制御回路４の下段ＦＥＴ４１のドレインから出力電圧Ｖgが取り出される。この出力電圧Ｖgは、帰還回路の帰還用ＦＥＴ２３のゲートに印加されるので、以下ゲート電圧Ｖgという。出力電圧Ｖsの振幅をＡg，ゲート電圧Ｖgの振幅をＡgと書く。
【００４０】
ゲート電圧Ｖgは、
Ｖg＝Ｖo×（帰還制御回路４の増幅率）
＝出力電圧Ｖs×（振幅調整回路５の増幅率Ｂ）×（帰還制御回路４の増幅率）で表される。したがって、ゲート電圧Ｖgと、出力電圧Ｖsとの振幅比Ａg／Ａsは、
Ａg／Ａs＝｜振幅調整回路５の増幅率Ｂ｜×｜帰還制御回路４の増幅率｜
で表される。“｜  ｜”は絶対値を表す。
【００４１】
このように振幅調整回路５を挿入することにより、帰還制御回路４の下段ＦＥＴ４１のドレインから取り出されるゲート電圧Ｖgと増幅回路２の出力電圧Ｖsとの振幅比Ａg／Ａsを、前記増幅率Ｂに基づいて調整することができる。
すでに図１(c)及び図２(c)を用いて説明したように、振幅比Ａg／Ａsを調整することにより、帰還用ＦＥＴ２３のゲートソース間電圧Ｖgsの振幅は増大するが、ゲートソース間電圧Ｖgsの変化と、入力電流Ｉinとの変化の位相差がなくなってくる。これにより、増幅回路２が正帰還の傾向になるのを防止することができ、入力電流Ｉinの変化時に出力電圧波形Ｖsのひずみを減少させ、入力電流Ｉinの変化に忠実な出力波形Ｖsを得ることができる。したがって、入力電流Ｉinの０，１判定が正確にできる。
【００４２】
前記振幅比Ａg／Ａsは、式(12)を用いて前述したように、ＶgsとＩinとの位相差が０となるような所定の値に設定することができる。
図４に、振幅調整回路５の具体的な回路例を示す。
振幅調整回路５の入力電圧をＶs、出力電圧をＶoで示している。
図４(a)は、ＦＥＴのソースフォロワ増幅回路を複数段つないだ構成を示す。それぞれのソースフォロワ増幅回路２の増幅率はほぼ＋１であるが、若干の減衰特性を持つ。複数段つなぐことにより、全体の減衰量を調整することができる。入力と出力の位相は同相となる。
【００４３】
図４(b)は、振幅調整回路５をＦＥＴの差動増幅回路で構成した例を示す。差動増幅回路の差動出力は、入力と同相の側を利用する。この振幅調整回路５の増幅率は、負荷抵抗Ｒ1と各ＦＥＴのゲート幅で調整することができる。
図４(c)は、振幅調整回路５を差動増幅回路２の多段接続で構成した例を示す。振幅調整回路５の増幅率は、負荷抵抗Ｒ1・・・Ｒnと各ＦＥＴのゲート幅で調整することができる。
【００４４】
図４(d)は、ＦＥＴのソース接地増幅回路を偶数段つないだ構成を示す。それぞれのソース接地増幅回路は逆相増幅回路であり、これを偶数段つなぐことにより、入力と同相の出力を得ることができる。増幅率は、負荷抵抗Ｒ1・・・Ｒnで調整することができる。
以上の回路構成では、振幅調整回路５を増幅回路２の出力から、帰還制御回路４の上段ＦＥＴのゲート４２までの間に挿入したが、振幅調整回路５を帰還制御回路４の下段ＦＥＴ４１のドレインから帰還回路の帰還用ＦＥＴ２３のゲートまでの間に挿入してもよい。
【００４５】
また、振幅調整回路５を省略し、帰還制御回路４の増幅率を調整して、振幅比Ａg／Ａsを設定することも可能である。
図５は、振幅調整回路５を省略した前置増幅器１の回路図を示す。図３の回路との相違点は、振幅調整回路５がないことと、帰還制御回路４の増幅率を調整する抵抗器Ｒが使用されていることである。この抵抗器Ｒの抵抗値を調整することにより、帰還制御回路４の増幅率を、ＶgsとＩinとの位相差が０となるような値に設定することができる。図５では、抵抗器Ｒを可変抵抗器のシンボルで表現しているが、抵抗値の設定後は、その抵抗値に相当する固定抵抗器を使用すればよいことはいうまでもない。
【００４６】
以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の形態に限定されるものではない。例えば、以上説明した回路において、ＦＥＴに代えてバイポーラトランジスタを用いて増幅器を構成してもよい。その他、本発明の範囲内で種々の変更を施すことが可能である。
【００４７】
【発明の効果】
以上のように本発明によれば、帰還制御回路における、増幅回路の出力電圧Ｖsに対する制御端子電圧Ｖgの振幅比Ａg／Ａsが、制御電圧Ｖgsと入力電流Ｉinとの位相差をなくすように調整されているので、入力電流Ｉinが符号値に応じて変化した場合でも、この符号変化に忠実な出力電圧波形Ｖsを得ることができるので、正確な符号判定ができる。
【図面の簡単な説明】
【図１】受光素子から発生される入力電流Ｉin、増幅回路２の出力電圧Ｖs、ＦＥＴゲート電圧Ｖg、及びゲートソース間電圧Ｖgsの各正弦波波形図である。(a)は、ＶgとＶsとの間に位相差がない場合を示す。(b)は、ＶgとＶsとの間に位相差がある場合を示す。(c)は、ＶgとＶsとの間に位相差があり、かつＶgの振幅をＶsの振幅よりも小さくした例を示す。
【図２】受光素子から発生される入力電流Ｉin、増幅回路２の出力電圧Ｖs、ＦＥＴゲート電圧Ｖg、及びゲートソース間電圧Ｖgs（＝Ｖg−Ｖs）の各パルス波波形図である。(a)は、ＶgとＶsとの間に位相差がない場合を示す。(b)は、ＶgとＶsとの間に位相差がある場合を示す。(c)は、ＶgとＶsとの間に位相差があり、かつＶgの振幅をＶsの振幅よりも小さくした例を示す。
【図３】振幅調整回路５を設置した本発明の前置増幅器１の回路図である。
【図４】振幅調整回路５の具体的回路例を示す回路図である。
【図５】振幅調整回路５を省略した本発明の前置増幅器１の回路図である。
【図６】従来の前置増幅器の回路図である。
【符号の説明】
１  前置増幅器
２  増幅回路
３  パワー検出回路
４  帰還制御回路
５  振幅調整回路
２１  ＦＥＴ増幅回路
２２  帰還回路
２３  帰還用ＦＥＴ
４１  下段ＦＥＴ
４２  上段ＦＥＴ
ＰＤ  フォトダイオード
Ｒ  利得調整抵抗
ＲB  帰還抵抗
【図１】
2004208023.tif 000013
【図２】
2004208023.tif 000014
【図３】
2004208023.tif 000015
【図４】
2004208023.tif 000016
【図５】
2004208023.tif 000017
【図６】
2004208023.tif 000018