(57)【要約】【課題】リーク電流が低減でき、容量の電圧依存性のないキャパシタ特性維持、制御することが容易な半導体装置及びその製造方法を提供する。【解決手段】半導体基板に形成され、ＴｉＮ　を電極、Ｔａ２Ｏ５　等の高誘電率の金属酸化物を誘電体膜とするキャパシタにおいて、上部電極１３もしくは下部電極１１、あるいは上部電極及び下部電極と誘電体膜１２との間にアルミニウム酸化膜（Ａｌ２Ｏ３　）３２、３３及びアルミニウム窒化膜（ＡｌＮ　）３１、３４を形成する。ＴｉＮ　電極と接する層をＡｌＮ　とし、誘電体膜と接する層をＡｌ２Ｏ３　とすることによってＴｉＮ　電極に直接酸化物が接することなく、電極と誘電体膜との間に容量の電圧変動を生じさせる主要因であるＴｉＯｘ膜が生じることを防ぐ。誘電体膜をバンドギャップの大きい良質な絶縁膜であるＡｌ２Ｏ３　膜で挟み込むことができるのでリーク電流が低減し、特性の制御が容易となる。【選択図】図２
2004039728.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された下部電極、前記下部電極上に形成された誘電体膜及び前記誘電体膜上に形成された上部電極から構成されたキャパシタとを具備し、
前記誘電体膜は、高誘電率のタンタル酸化膜からなり、前記下部電極及び前記上部電極の少なくとも一方はチタンナイトライド層からなり、前記チタンナイトライド層からなる電極と前記誘電体膜との間にはアルミニウム酸化膜及びアルミニウム窒化膜が形成されていることを特徴とする半導体装置。
【請求項２】
前記アルミニウム酸化膜及び前記アルミニウム窒化膜は、複数層から構成され、前記誘電体膜と接する層がアルミニウム酸化膜であり、前記チタンナイトライドからなる電極と接する層がアルミニウム窒化膜であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板と、
前記半導体基板上に形成された下部電極、前記下部電極上に形成された誘電体膜及び前記誘電体膜上に形成された上部電極から構成されたキャパシタとを具備し、
前記誘電体膜は、高誘電率のタンタル酸化膜からなり、前記下部電極と前記誘電体膜との間にはアルミニウム酸化膜及びアルミニウム窒化膜が形成され、前記アルミニウム酸化膜は、前記誘電体膜に接触していることを特徴とする半導体装置。
【請求項４】
半導体基板と、
前記半導体基板上に形成された下部電極、前記下部電極上に形成された誘電体膜及び前記誘電体膜上に形成された上部電極から構成されたキャパシタとを具備し、
前記誘電体膜は、高誘電率のタンタル酸化膜からなり、前記上部電極と前記誘電体膜との間にはアルミニウム酸化膜及びアルミニウム窒化膜が形成され、前記アルミニウム酸化膜は、前記誘電体膜に接触していることを特徴とする半導体装置。
【請求項５】
前記アルミニウム酸化膜と前記アルミニウム窒化膜との間にはアルミニウム酸窒化膜が形成されていることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置。
【請求項６】
前記アルミニウム窒化膜の膜厚は、前記アルミニウム酸化膜の膜厚より薄いことを特徴とする請求項１乃至請求項５のいずれかに記載の半導体装置。
【請求項７】
半導体基板上に下部電極を構成するチタンナイトライド層を形成する工程と、
前記チタンナイトライド層上に誘電体膜を構成するタンタル酸化膜を形成する工程と、
前記タンタル酸化膜上にチタンナイトライド層を形成してこれを上部電極とする工程と、
前記下部電極と前記誘電体膜の間又は前記上部電極と前記誘電体膜との間もしくは前記下部電極と前記誘電体膜の間及び前記上部電極と前記誘電体膜との間にアルミニウム酸化膜とアルミニウム窒化膜とを形成する工程とを具備し、
前記アルミニウム酸化膜は、前記誘電体膜に接しており、前記アルミニウム窒化膜は、前記下部電極もしくは前記上部電極に接していることを特徴とする半導体装置の製造方法。
【請求項８】
前記アルミニウム窒化膜の膜厚は、前記アルミニウム酸化膜の膜厚より薄いことを特徴とする請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、とくに半導体基板上に形成された多層配線間に配置形成されたタンタル酸化膜（Ｔａ２　Ｏ５　）からなる高誘電率の誘電体膜を用いたキャパシタの構造及びその製造方法に関するものである。
【０００２】
【従来の技術】
タンタル酸化（Ｔａ２　Ｏ５　）膜は、半導体装置の絶縁膜として多用されている。シリコン窒化（ＳｉＮ）膜やシリコン酸化（ＳｉＯ２　）膜などに比べて高い誘電率を有しているので、半導体装置に組み込まれる次世代のキャパシタ誘電体膜として注目を集めている。しかし、タンタル酸化物（Ｔａ２　Ｏ５　）は、バンドギャップが狭く、熱的な安定性も良くなく、またリーク電流の低減が困難であるなどキャパシタ特性に問題があるものであった。システム系のデバイスは、高速化を目指すためには寄生容量を減らす必要があり、金属を電極としたＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを使用することが望ましいが、タンタル酸化膜を半導体基板上に形成された金属電極上に形成する場合、電極を酸化する恐れがある。とくにタンタル酸化膜の形成を安価で技術的にも確立されているスパッタリング法で行うと、キャパシタの下部電極は、酸素プラズマに曝されることになり、下部電極界面は酸化されてしまう。
このように、誘電体膜形成やその後の工程によって、誘電体膜と接している電極界面が酸化されると、キャパシタの容量低下や容量の印加電圧依存性の増大、及びリーク電流増加が生じ、キャパシタ特性が劣化する。
【０００３】
図１１は、従来のキャパシタを備えた半導体装置を示す断面図である。
半導体基板１００には、例えば、ｐ型シリコン半導体を用いる。半導体基板１００の表面には、ＳＩＴ等のシリコン酸化物、その他の絶縁物が埋め込まれた素子分離領域１０１が形成されており、素子分離領域１０１に区画された素子領域にはＭＯＳトランジスタが形成されている。ＭＯＳトランジスタは、ｎ型ソース／ドレイン領域１０２とソース／ドレイン領域間の上に設けられているシリコン酸化膜などからなるゲート絶縁膜１０３及びゲート絶縁膜１０３の上のポリシリコンなどからなるゲート電極１０４が形成されている。ゲート電極１０４の表面及び側壁にはシリコン酸化膜などのトランジスタ保護絶縁膜１０５が形成されている。半導体基板１００上にはＭＯＳトランジスタを被覆するようにシリコン酸化膜などからなる層間絶縁膜１０６が形成されている。層間絶縁膜１０６の表面に、例えば、アルミニウム等からなる埋め込み配線１０８が形成されており、この埋め込み配線１０８とゲート電極１０４とは、層間絶縁膜１０６を貫いて両者間に形成されたコンタクト孔に埋め込まれた接続プラグ１０７により電気的に接続されている。接続プラグ１０７は、タングステンやアルミニウム、銅やその合金などを用いることができる。また、埋め込み配線１０８は、アルミニウムの他にアルミニウム合金、銅やその合金もしくは多層の金属膜が用いられる。
【０００４】
層間絶縁膜１０６上には層間絶縁膜１０９が形成されている。層間絶縁膜１０９は、シリコン酸化膜などからなり、ＣＶＤ法等により形成される。層間絶縁膜１０９の表面に、例えば、アルミニウム等からなる埋め込み配線１１５が形成されており、この埋め込み配線１１５とソース／ドレイン領域１０２の一方の領域とは層間絶縁膜１０６、１０９を貫いて両者間に形成されたコンタクト孔に埋め込まれた接続プラグ１１４により電気的に接続されている。接続プラグ１１４はタングステンやアルミニウム、銅やその合金などを用いることができる。埋め込み配線１１５は、アルミニウムの他にアルミニウム合金、銅やその合金もしくは多層の金属膜が用いられる。
この埋め込み配線１１５の上にキャパシタが形成されている。キャパシタは、埋め込み配線１１５上に堆積された、例えば、チタンナイトライド（ＴｉＮ）膜からなる下部電極１１１と、下部電極１１１の上に形成された、例えば，タンタル酸化物などの高誘電率金属酸化膜１１２及び高誘電率金属酸化膜１１２上のＴｉＮ膜等からなる上部電極１１３によって構成されている。
【０００５】
層間絶縁膜１０９の上にキャパシタを被覆するように層間絶縁膜１１６が形成されている。層間絶縁膜１１６は、シリコン酸化膜などからなり、ＣＶＤ法などにより形成される。層間絶縁膜１１６に、例えば、アルミニウム等からなる埋め込み配線１１９、１２０が形成されており、埋め込み配線１１９と上部電極１１３とは、層間絶縁膜１１６をして両者間に形成されたコンタクト孔に埋め込まれたアルミニウムなどの接続プラグ１１８により電気的に接続されている。また、埋め込み配線１２０と埋め込み配線１１５とは、層間絶縁膜１１６を介して両者間に形成されたコンタクト孔に埋め込まれたアルミニウムなどの接続プラグ１１７により電気的に接続されている。これら埋め込み配線１１９、１２０は、シリコン酸化膜のような保護絶縁膜１２１により被覆されている。
【０００６】
図１２は、図１１のキャパシタ部分を拡大した断面図であり、誘電体膜と電極の積層構造を詳細に示している。前述のように、キャパシタは、下部電極（ＴｉＮ）１１１、酸化チタン（ＴｉＯＸ　）層１１１′、高誘電率の誘電体膜（Ｔａ２　Ｏ５　）１１２、酸化チタン（ＴｉＯｘ　）層１１３′及び上部電極（ＴｉＮ）１１３からなる積層体を構成している。半導体技術においてタングステンなどに対するバリアメタルとして広く使われているＴｉＮをキャパシタ電極として用いることによって、成膜装置・加工装置を共通とすることが出来、コスト的に大きなメリットが生じる。しかし、ＴｉＮは、耐酸化性が十分ではなく、高誘電体膜（Ｔａ２　Ｏ５　）の形成過程等において、あるいはその後の熱工程において、電極であるＴｉＮと誘電体膜Ｔａ２　Ｏ５　との間には新たに酸化チタン（ＴｉＯｘ　）よりなる界面層１１１′、１１３′が形成される。ＴｉＯＸ　は様々な組成を持ち、ｘの値は連続的に変化する。その特性は、ｘの値によって導電体から絶縁体まで変化するので、熱安定性に乏しく特性制御が著しく困難である。
【０００７】
とくにＴｉＯｘ　が半導体的な特性を持つと、キャパシタに電圧を印加した場合にＴｉＯＸ　中に空乏層が形成されることになる。空乏層容量は印加電圧と共に変化するので、キャパシタ容量の電圧による変動が生じる。
また、リーク電流もＴｉＯｘ　中の準位を介して流れるようになるので、プロセスの熱負荷が小さく、ＴｉＯｘ　が非常に薄く形成されるので、キャパシタ容量の減少が僅かであった場合でも、リーク電流や容量の印加電圧変動に与える影響は大きい。
したがって、ＴｉＮを電極、Ｔａ２　Ｏ５　を誘電体膜としたキャパシタは、電極／誘電体膜との間に形成される界面層ＴｉＯｘ　によってリーク電流及び容量の印加電圧変動が大きく、その上、特性制御が難しく良好な特性を得るに至っていない。
一方、ＴｉＮ上部電極／Ｔａ２　Ｏ５　界面では上部電極形成の影響を受け、低酸素組成のタンタル酸化（ＴａＯｘ　）層が形成されてしまう傾向にあるため、リーク電流が増大し、キャパシタ容量は低下する。さらにキャパシタ加工工程でのダメージによるリーク電流増大・キャパシタ容量の低下も生じる。
【０００８】
キャパシタのリーク電流増大・容量低下は、タンタル酸化膜のデバイス応用を妨げることになるため、これをキャパシタに用いることは実際には非常に困難であった。
そこで、電極とタンタル酸化（Ｔａ２　Ｏ５　）膜の間にアルミニウム酸化（Ａｌ２　Ｏ３　）膜を挿入することによる特性改善が考えられた（特願２００１−１９５９３４）。アルミニウム酸化（Ａｌ２　Ｏ３　）は、バンドギャップが広く、リーク電流の効果的なエネルギー障壁となると同時に、熱的に極めて安定な材料であるため、Ｔａ２　Ｏ５　／ＴｉＮの界面に挿入することによって、熱処理に安定なリーク電流の極めて少ないキャパシタを作成することができる。
【０００９】
しかし、成膜中は酸素雰囲気を必要とするため下層のＴｉＮ電極を酸化してしまうという問題が生じる。ＴｉＮを酸化することによりアルミニウム（Ａｌ２　Ｏ３　）膜は不均一な組成を持つ不安定な膜となってしまい、Ａｌ２　Ｏ３　の熱的な安定性は十分に発揮されない。また、アルミニウム酸化（Ａｌ２　Ｏ３　）膜は、酸素・水素バリア性も良く、タンタル酸化（Ｔａ２　Ｏ５　）膜をアルミニウム酸化（Ａｌ２　Ｏ３　）膜で覆うことによりキャパシタ加工時の保護膜として有望である。しかし、Ｔａ２　Ｏ５　上にＡｌ２　Ｏ３　膜を形成すると、Ｔａ２　Ｏ５　中に酸素を打ち込むこととなる。そして過剰酸素はＡｌ２　Ｏ３　膜で覆われているので、Ｔａ２　Ｏ５　膜を抜けないため酸素過剰な低誘電ＴａＯｘ　層が形成される。
このように、電極とＴａ２　Ｏ５　界面にＡｌ２　Ｏ３　を挿入する方法は、理論的にはリーク電流を抑制し、熱的安定性を向上させ、誘電率を維持できる方法であるが、実際には不完全な方法であり、特性改善は十分ではない。
【００１０】
【発明が解決しようする課題】
システム系の半導体素子では性能向上とコスト力強化を目指して、キャパシタのＭＩＭ構造化と素子面積縮小が進んでいる。素子面積縮小に不可欠なキャパシタ面積縮小を進める上で、誘電体膜の薄膜化が限界に来ている現状では、Ｔａ２　Ｏ５　等の高誘電率の誘電体膜の適応が不可欠である。しかしながら、現在バリアメタル等として広く使われているＴｉＮはこれらの高誘電体膜の電極として必要な耐酸化性に乏しく、誘電体と電極との間にＴｉＯｘ　が生成してしまうことは必須である。ＴｉＯｘ　は、リーク電流及び容量の印加電圧変動に大きく影響を与え、大きく増大させてしまう。その上、特性制御が難しく、歩留まりを著しく低下させる要因となる。このような事情でＴａ２　Ｏ５　等の高誘電体膜を適応し、キャパシタ面積を縮小する試みは実用化の目処は立っていない。一方、キャパシタ電極用として新たな物質を取り入れることは、成膜装置・加工装置の専用化を意味し、大幅なコスト増に繋がるため、キャパシタ面積縮小によるコスト低減効果を相殺することになり、実際的な方法ではない。
本発明は、このような事情によりなされたものであり、リーク電流の低減・容量の印加電圧変動の抑制にすぐれた半導体装置に用いられるキャパシタを提供する。
【００１１】
【課題を解決するための手段】
本発明は、半導体基板にＴｉＮ電極及びＴａ２　Ｏ５　誘電体膜を有するキャパシタを形成する場合において、Ａｌ２　Ｏ３　／ＡｌＮの積層膜をＴｉＮ電極／Ｔａ２　Ｏ５　界面に挿入することを特徴としている。この積層膜を用いることにより、ＴｉＮ電極の酸化を防止し、同時に、その後の熱処理でＴａ２　Ｏ５　／ＴＩＮ電極間で酸化−還元反応が進行することを防止することができる。また、タンタル酸化（Ｔａ２　Ｏ５　）膜中の余剰酸素による低誘電率ＴａＯｘ　層の形成を防止し、高誘電率を維持することができる。また、下部電極ＴｉＮ上に一旦ＡｌＮ等の窒化物を形成し、その後Ａｌ２　Ｏ３　膜を形成することにより、直接ＴｉＮ下部電極が酸素プラズマに曝されることを防止できるので、ＴｉＮの酸化を防ぎ、良質で均一なＡｌ２　Ｏ３　膜を形成することができる。また、タンタル酸化（Ｔａ２　Ｏ５　）膜上にＡｌＮ等の窒化物を形成して、その後窒化膜上にアルミニウム酸化（Ａｌ２　Ｏ３　）膜を形成することによってタンタル酸化（Ｔａ２　Ｏ５　）膜への酸素打ち込みを防止することができると共に、アルミニウム酸化膜がタンタル酸化膜中の余剰酸素の吸収体となるため、ＴａＯｘ　の低誘電率層の形成は防止される。
【００１２】
Ａｌ２　Ｏ３　は、バンドギャップが広く，熱的・化学的にも安定な誘電体であるために、電極とＴａ２　Ｏ５　等の誘電体膜との間に挟み込むと、リーク電流抑制には極めて有効である。
図８にタンタル酸化（Ｔａ２　Ｏ５　）膜とＴｉＮ電極との間にＡｌ２　Ｏ３　膜を挿入した場合としない場合のバンドラインナップを比較した。もちろん、Ａｌ２　Ｏ３　膜でＴａ２　Ｏ５　膜を挟み込むことは、キャパシタ容量の低下をもたらす。しかし、図８のように高いＡｌ２　Ｏ３　のバリアハイトによって電極からの電子注入が阻止されるので、リーク電流は著しく低下する。Ａｌ２　Ｏ３　膜も薄くても十分であり、Ｔａ２　Ｏ５　膜を薄膜化することも可能なので、必要に応じて容易に容量低下を補うことができる。さらに、Ａｌ２　Ｏ３　の誘電率は１０程度とＳｉＮやＳｉＯ２　よりも大きく、Ａｌ２　Ｏ３　中の酸素の拡散係数は非常に小さいため、Ａｌ２　Ｏ３　膜が形成されることによってプロセス中での誘電体膜からの酸素の脱離・拡散を防ぎ、良好なキャパシタ特性を維持することが可能になる。
しかし、Ａｌ２　Ｏ３　膜は、Ｔａ２　Ｏ５　等の誘電体膜よりも安定性が良いとは言うものの、ＴｉＮ等の電極上に直接、形成する場合にはＴａ２　Ｏ５　の場合と同様の問題が生じる。すなわち、電極表面の酸化である。Ａｌ２　Ｏ３　堆積時あるいはその後の熱プロセスでＴｉＮ電極との表面にはＴｉＯｘ　が形成されてしまう。
【００１３】
本発明は、この問題を電極とＡｌ２　Ｏ３　膜との間にさらにＡｌＮ膜を挟み込むことで解決している。ＡｌＮは、極めて抵抗が高く、導電性はほとんどない。ＡｌＮはバンドギャップが小さいので、そのままではリーク電流抑制効果はないが、誘電率がＡｌ２　Ｏ３　と同程度なので薄膜で使用する場合はキャパシタ容量の低下は許容範囲とすることができる。ＴｉＮ膜とＡｌＮ膜を積層する場合は、酸化物・酸化性雰囲気を使用する必要がないので、酸化はもちろん起こらず、良好な界面を形成することができる。一方、ＡｌＮ膜とＡｌ２　Ｏ３　膜を堆積する場合は、Ａｌ２　Ｏ３　膜と接触して酸化された部分はＡｌ２　Ｏ３　層となるため、実質的なＡｌ２　Ｏ３　膜厚は増加し、リーク電流はさらに低減される。この時、ＡｌＮの外側に位置するＴｉＮが酸化されることはないので、ＴｉＯｘ　の生成を防止することが出来、誘電体膜と電極との界面は良好に保たれる。
【００１４】
図９は、深さ方向に組成プロファイルを評価したものである。Ｔａ２　Ｏ５　／Ａｌ２　Ｏ３　／ＴｉＮの積層構造とＴａ２　Ｏ５　／Ａｌ２　Ｏ３　／ＡｌＮ／ＴｉＮの積層構造で比較を行った。Ｔａ２　Ｏ５　／Ａｌ２　Ｏ３　／ＴｉＮは、Ａｌの組成カーブに対して酸素のカーブの方がＴｉＮ側に侵入して、ＴｉＮが酸化されている様子がわかる。一方、Ｔａ２　Ｏ５　／Ａｌ２　Ｏ３　／ＡｌＮ／ＴｉＮは、ＡｌＮ中にも若干酸素の存在が認められるが、ＴｉＮ中に侵入している様子は見られず、ＴｉＯｘ　の生成はないことが示された。
本発明を実施することによりＴｉＮ電極と高誘電体Ｔａ２　Ｏ５　膜との間の反応層形成を抑制し、良好な特性の半導体装置用キャパシタを得ることができる。
【００１５】
本発明の半導体装置は、半導体基板と、前記半導体基板上に形成された下部電極、前記下部電極上に形成された誘電体膜及び前記誘電体膜上に形成された上部電極から構成されたキャパシタとを具備し、前記誘電体膜は、高誘電率のタンタル酸化膜からなり、前記下部電極及び前記上部電極の少なくとも一方はチタンナイトライド層からなり、前記チタンナイトライド層からなる電極と前記誘電体膜との間にはアルミニウム酸化膜及びアルミニウム窒化膜が形成されていることを特徴としている。前記アルミニウム酸化膜及び前記アルミニウム窒化膜は、複数層から構成され、前記誘電体膜と接する層がアルミニウム酸化膜であり、前記チタンナイトライドからなる電極と接する層がアルミニウム窒化膜であるようにしても良い。
また、本発明の半導体装置は、半導体基板と、前記半導体基板上に形成された下部電極、前記下部電極上に形成された誘電体膜及び前記誘電体膜上に形成された上部電極から構成されたキャパシタとを具備し、前記誘電体膜は、高誘電率のタンタル酸化膜からなり、前記上部電極と前記誘電体膜との間にはアルミニウム酸化膜及びアルミニウム窒化膜が形成され、前記アルミニウム酸化膜は、前記誘電体膜に接触していることを特徴としている。前記アルミニウム酸化膜と前記アルミニウム窒化膜との間にはアルミニウム酸窒化膜が形成されていても良い。前記アルミニウム窒化膜の膜厚は、前記アルミニウム酸化膜の膜厚より薄くしても良い。
【００１６】
本発明の半導体装置の製造方法は、半導体基板上に下部電極を構成するチタンナイトライド層を形成する工程と、前記チタンナイトライド層上に誘電体膜を構成するタンタル酸化膜を形成する工程と、前記タンタル酸化膜上にチタンナイトライド層を形成してこれを上部電極とする工程と、前記下部電極と前記誘電体膜の間又は前記上部電極と前記誘電体膜との間もしくは前記下部電極と前記誘電体膜の間及び前記上部電極と前記誘電体膜との間にアルミニウム酸化膜とアルミニウム窒化膜とを形成する工程とを具備し、前記アルミニウム酸化膜は、前記誘電体膜に接しており、前記アルミニウム窒化膜は、前記下部電極もしくは前記上部電極に接していることを特徴としている。前記アルミニウム窒化膜の膜厚は、前記アルミニウム酸化膜の膜厚より薄くしても良い。
【００１７】
【発明の実施の形態】
以下、図面を参照し実施例に則して発明の実施の形態を説明する。
まず、図１乃至図６、図８を参照して第１の実施例を説明する。
図１は、キャパシタを有する半導体装置の断面図、図２は、図１の半導体基板のキャパシタ部分の拡大断面図、図３及び図４は、図１に示されたキャパシタと他の従来構造のキャパシタとの特性比較を行った特性図、図５は、図１の半導体装置に組み込むことができるキャパシタの他の例を示す断面図、図６は、図５のキャパシタの特性を他のキャパシタと比較した特性図、図８は、タンタル酸化　（Ｔａ２　Ｏ５　）膜とＴｉＮ電極との間にＡｌ２　Ｏ３　膜を挿入した場合としない場合のバンドラインナップを比較した模式図である。
【００１８】
半導体基板１０には、例えば、ｐ型シリコン半導体を用いている。半導体基板１０の表面には、ＳＴＩ等のシリコン酸化物、その他の絶縁物が埋め込まれた素子分離領域１が形成されており、素子分離領域１に区画された素子領域にはＭＯＳトランジスタが形成されている。ＭＯＳトランジスタは、ｎ型ソース／ドレイン領域２とソース／ドレイン領域間の上に設けられているシリコン酸化膜などからなるゲート絶縁膜３及びゲート絶縁膜３の上のポリシリコンなどのゲート電極４から形成されている。ゲート電極４の表面及び側壁にはシリコン酸化膜などの保護絶縁膜５が形成されている。半導体基板１０上にはＭＯＳトランジスタを被覆するようにシリコン酸化膜などからなる層間絶縁膜６が形成されている。層間絶縁膜６の表面には、例えば、アルミニウム等からなる埋め込み配線８が形成されており、この埋め込み配線８とゲート電極４とは、層間絶縁膜６を貫いて両者間に形成されたコンタクト孔に埋め込まれた接続プラグ７により電気的に接続されている。接続プラグ７は、タングステンやアルミニウム、銅やその合金などを用いることができる。また、埋め込み配線８は、アルミニウムの他にアルミニウム合金、銅やその合金もしくは多層の金属膜が用いられる。層間絶縁膜６の上に層間絶縁膜９が形成されている。
【００１９】
層間絶縁膜９は、シリコン酸化膜などからなり、ＣＶＤ法等により形成される。層間絶縁膜９の表面に、例えば、アルミニウム等からなる埋め込み配線１５が形成されており、この埋め込み配線１５とソース／ドレイン領域２の一方の領域とは層間絶縁膜６、９を貫いて両者間に形成されたコンタクト孔に埋め込まれた接続プラグ１４により電気的に接続されている。接続プラグ１４は、タングステンやアルミニウム、銅やその合金などを用いることができる。埋め込み配線１５は、アルミニウムの他にアルミニウム合金、銅やその合金もしくは多層の金属膜が用いられる。
この埋め込み配線１５の上にキャパシタＣが形成されている。キャパシタＣは、埋め込み配線１５上に位置し、ＴｉＮからなる下部電極１１と、同じくＴｉＮからなる上部電極１３の間に構成されている。層間絶縁膜９の上にキャパシタＣを被覆するように層間絶縁膜１６が形成されている。層間絶縁膜１６は、シリコン酸化膜などからなり、ＣＶＤ法などにより形成される。層間絶縁膜１６に、例えば、アルミニウム等からなる埋め込み配線１９、２０が形成されており、埋め込み配線１９と上部電極１３とは、層間絶縁膜１６を介して両者間に形成されたコンタクト孔に埋め込まれたアルミニウムなどの接続プラグ１８により電気的に接続されている。また、埋め込み配線２０と埋め込み配線１５とは、層間絶縁膜１６を介して両者間に形成されたコンタクト孔に埋め込まれたアルミニウムなどの接続プラグ１７により電気的に接続されている。これら埋め込み配線１９、２０は、シリコン酸化膜のような保護絶縁膜２１により被覆されている。
【００２０】
図２は、図１に示されたキャパシタＣを拡大した断面図であり、誘電体膜と電極の積層構造を詳細に示している。埋め込み配線１５（図１参照）上に堆積されたキャパシタＣは、下部電極（ＴｉＮ膜）１１、アルミニウム窒化（ＡｌＮ）膜３１、アルミニウム酸化（Ａｌ２　Ｏ３　）膜３２、誘電体膜（Ｔａ２　Ｏ５　膜）１２、アルミニウム酸化（Ａｌ２　Ｏ３　）膜３３、アルミニウム窒化（ＡｌＮ）膜３４及び上部電極（ＴｉＮ）膜１３からなる積層体を構成している。
次に、図２を参照してキャパシタの製造方法について説明する。下部電極１１となるＴｉＮ膜は、スパッタリング法あるいはＣＶＤ法などにより埋め込み配線１５上に堆積される。そして、このＴｉＮ膜上に、例えば、ＡｌのＡｒとＮ２　の混合ガスによる反応性スパッタによってＡｌＮ膜３１を堆積させる。その後、一旦反応室内を排気した後、ＡｒとＯ２　の混合ガスによる反応性スパッタによってＡｌ２　Ｏ３　膜３２を堆積させる。この時、ＡｌＮ膜３１の表面はＯ２　に曝されるため酸化され、表面近傍はＡｌ２　Ｏ３　となり、Ａｌ２　Ｏ３　膜３２と一体化する。この上に誘電体膜（Ｔａ２　Ｏ５　膜）１２をＡｒとＯ２　の混合ガスによる反応性スパッタもしくはＣＶＤ法によって堆積する。この誘電体膜１２の形成方法は、塗布法を用いることもできる。
【００２１】
次に、ＡｒとＯ２　の混合ガスによるＡｌの反応性スパッタによってＡｌ２　Ｏ３　膜３３を誘電体膜１２上に堆積させる。この時、Ｔａ２　Ｏ５　膜１２は、酸素プラズマに曝されるため、膜中の酸素欠損が減少して膜質が向上する。次にＡｒとＮ２　混合ガスによるＡｌの反応性スパッタリング法などを用いてＡｌＮ膜３４を形成する。この時、Ａｌ２　Ｏ３　膜３３と接触する界面近傍のＡｌＮは酸化され、Ａｌ２　Ｏ３　となってＡｌ２　Ｏ３　膜３３と一体化する。その後、上部電極１３となるＴｉＮ膜をスパッタリング法あるいはＣＶＤ法などにより堆積させてキャパシタが完成する。この間、ＴｉＮ膜よりなる電極１１、１３は、酸化膜あるいは酸素プラズマとも接触しないので、図８に見られるように、ＴｉＯｘ　層の存在は見られない。また、後の工程においても、Ａｌ２　Ｏ３　の熱的安定性が高く、酸素拡散を低く抑えることができるので、ＴｉＯｘ　が形成されることはない。
【００２２】
図３は、キャパシタのリーク電流の印加電圧依存性を示す特性図であり、縦軸が電流密度（Ａ／ｍｍ２　）、横軸が印加電圧（Ｖ）を表している。図中、この実施例で説明する図１のキャパシタα（ＴｉＮ／ＡｌＮ／Ａｌ２　Ｏ３　／Ｔａ２　Ｏ５　／Ａｌ２　Ｏ３　／ＡｌＮ／ＴｉＮ積層）のリーク電流を（■）で表し、アルミニウム酸化膜のない従来のキャパシタβ（ＴｉＮ／Ｔａ２　Ｏ５　／ＴｉＮ積層）のリーク電流を（▲）で表し、図１に示すキャパシタからＡｌＮ膜を除いたキャパシタγ（ＴｉＮ／Ａｌ２　Ｏ３　／Ｔａ２　Ｏ５　／Ａｌ２　Ｏ３　／ＴｉＮ積層）のリーク電流を（◆）で示した。３種のキャパシタは、容量がほぼ同等になるように各膜厚を調整して形成してある。キャパシタγのリーク電流が最も小さくなっているが、キャパシタβのリーク電流も７Ｖ程度までの低電圧領域では、ほぼ同程度の小さいリーク電流となっている。キャパシタに掛かる電圧は、通常５Ｖ以下なので、実用上はキャパシタβもキャパシタγと同等の特性と言うことができる。
【００２３】
図４は、前記３種のキャパシタのキャパシタ容量と容量の印加電圧変化Ｖｃｒを各々示している。縦軸はキャパシタ容量（ｆＦ／μｍ２　）及び容量変動割合（ｐｐｍ）で示した。Ｖｃｒは、電圧の変動幅を−３．６Ｖ〜＋３．６Ｖとして、この間の容量変化を容量の平均値と電圧の変動幅７．２Ｖで割った値で示した。Ｖｃｒは、キャパシタαが最も小さく、キャパシタγ、キャパシタβの順に大きくなっている。キャパシタαではＶｃｒ＝０であり、これは印加電圧によってキャパシタ容量が変動しないことを示している。
以上、この実施例におけるキャパシタは、誘電体膜であるＴａ２　Ｏ５　膜と電極との間にＡｌＮ膜とＡｌ２　Ｏ３　膜が成されていることを特徴としている。Ｔａ２　Ｏ５　と接する層をＡｌ２　Ｏ３　、電極と接する層をＡｌＮとすることによって電極の酸化層ＴｉＯｘ　の形成を防ぐことができる。ＴｉＯｘ　が形成されないことによって、キャパシタ容量の電圧変化がなくなり、良好なキャパシタ特性を得ることができる。さらに、Ｔａ２　Ｏ５　膜を両側からＡｌ２　Ｏ３　膜で挟み込むことによりリーク電流が激減する。また、Ａｌ２　Ｏ３　は、Ｔａ２　Ｏ５　からの酸素拡散やプロセス中での酸素脱離に対する防止膜ともなるのでキャパシタ特性の安定化に極めて有効である。
【００２４】
この実施例では誘電体膜（Ｔａ２　Ｏ５　）１２の上部と下部にＡｌＮ膜３１、３４とＡｌ２　Ｏ３　膜３２、３３を形成したが、上部もしくは下部の一方だけに形成しても構わない。すなわち、図５は、下部電極のみにＡｌＮ膜とＡｌ２　Ｏ３　膜とを形成している。下部電極１１と誘電体膜（Ｔａ２　Ｏ５　）１２との間にＡｌＮ膜３５及びＡｌ２　Ｏ３　膜３６が形成され、Ａｌ２　Ｏ３　膜は、Ｔａ２　Ｏ５　膜に接している。このような場合、キャパシタ容量は増大するが、リーク電流は図６の特性図に示したように印加電圧が負のときに増大する。図中、縦軸が電流密度（Ａ／ｍｍ２　）、横軸が印加電圧（Ｖ）を表している。図１に示したキャパシタαのリーク電流を（■）で表し、図５に示したキャパシタδのリーク電流を（●）で表す。キャパシタδは負電圧側で電流が増加することになる。しかし、この負電圧側で電流が増加するという問題は、キャパシタに掛かる電圧をプラス電圧側だけとすることによって容易に解決する。このようなキャパシタδを図１に示す半導体装置に組み込むことができる。
【００２５】
次に、図７を参照して第２の実施例を説明する。
図７は、半導体基板上に形成されたキャパシタの拡大断面図である。
ここに示すキャパシタは、例えば、図１に示された半導体装置に組み込まれるものである。このキャパシタは、半導体基板（図示しない）上に下部電極（ＴｉＮ膜）１１、ＡｌＮ膜３７、Ａｌ２　Ｏ３　膜３８、誘電体膜（Ｔａ２　Ｏ５　）１２、Ａｌ２　Ｏ３　膜３９、ＡｌＮ膜４０及び上部電極（ＴｉＮ膜）１３からなる積層体を構成している。
このようなキャパシタを組み込んだ半導体装置の製造方法は、第１の実施例と同様に行う。キャパシタの製造方法について説明する。
【００２６】
下部電極１１となるＴｉＮ膜は、スパッタリング法あるいはＣＶＤ法などにより半導体基板上に堆積される。このＴｉＮ膜上に、例えば、ＡｌのＡｒとＮ２　の混合ガスによる反応性スパッタによってＡｌＮ膜３７を堆積させる。その後、Ｔａ２　Ｏ５　膜（誘電体膜１２）をＡｒとＯ２　の混合ガスによるＴａの反応性スパッタリング法等によって堆積させる。この時、Ｔａ２　Ｏ５　膜の堆積条件を高温・高酸素濃度とすることによってＡｌＮ膜３７の表面はＯ２　に曝されるため酸化されて表面近傍にＡｌ２　Ｏ３　膜３８が形成される。次に、ＡｒとＮ２　の混合ガスによるＡｌの反応性スパッタリング法などを用いてＴａ２　Ｏ５　膜上にＡｌＮ膜４０を堆積させる。この時、Ｔａ２　Ｏ５　膜と接触する界面近傍のＡｌＮは酸化されてＡｌ２　Ｏ３　膜３９が形成される。その後、上部電極１３となるＴｉＮ膜をスパッタリング法あるいはＣＶＤ法などによりＡｌＮ膜４０の上に堆積させてキャパシタが完成する。Ａｌ２　Ｏ３　膜３９は、キャパシタ形成後の、例えば、層間絶縁膜１６（図１参照）の堆積などの熱工程によって、若干厚膜化しリーク電流抑制に対して十分な膜厚となる。
【００２７】
以上、この実施例によれば、第１の実施例と同じく、Ｔａ２　Ｏ５　膜をＡｌ２　Ｏ３　膜３８、３９で挟むことができるので、キャパシタのリーク電流を安定して低く抑えることができる。また、ＡｌＮ膜を酸化して薄膜のＡｌ２　Ｏ３　膜を形成する方法を取るので、予めキャパシタとなる部分以外のＡｌＮ膜を除去しておけば、不必要な部分にＡｌ２　Ｏ３　膜が形成されるのを防ぐことができる。Ａｌ２　Ｏ３　膜は、化学的にも極めて安定な物質でもあるので、Ａｌ２　Ｏ３　の加工・除去工程がないことの利点は大きい。
【００２８】
次に、図１０を参照して第３の実施例を説明する。
図１０は、半導体基板上に形成されたキャパシタの拡大断面図である。図５に示すキャパシタでは、下部電極１１にＡｌＮ膜とＡｌ２　Ｏ３　膜とを形成したが、この実施例では、上部電極にのみＡｌＮ膜とＡｌ２　Ｏ３　膜とを形成している。すなわち、上部電極１３と誘電体膜（Ｔａ２　Ｏ５　）１２との間には、Ａｌ２　Ｏ３　膜４１及びＡｌＮ膜４２が形成され、Ａｌ２　Ｏ３　膜は、Ｔａ２　Ｏ５　膜に接触している。
以上、この実施例におけるキャパシタは、誘電体膜であるＴａ２　Ｏ５　膜と電極との間にＡｌＮ膜とＡｌ２　Ｏ３　膜が成されており、Ｔａ２　Ｏ５　と接する層をＡｌ２　Ｏ３　、電極と接する層をＡｌＮとすることによって電極の酸化層ＴｉＯｘ　の形成を防ぐことができる。ＴｉＯｘ　が形成されないことによって、キャパシタ容量の電圧変化がなくなり、良好なキャパシタ特性を得ることができる。さらに、Ｔａ２　Ｏ５　膜を両側からＡｌ２　Ｏ３　膜で挟み込むことによりリーク電流が激減する。また、Ａｌ２　Ｏ３　は、Ｔａ２　Ｏ５　からの酸素拡散やプロセス中での酸素脱離に対する防止膜ともなるのでキャパシタ特性の安定化に極めて有効である。
【００２９】
さらに、本発明では、Ａｌ２　Ｏ３　膜を備えているので、Ｔａ２　Ｏ５　膜単独より容量の低下は免れないが、電極の一方は、直接誘電体膜１２に接触しているのでこの部分にＡｌ２　Ｏ３　膜が形成されておらず、その結果容量の低下は最小限にとどめることができる。
ここで、本発明の半導体装置に用いるＡｌ２　Ｏ３　膜とＡｌＮ膜についてさらに説明する。第１乃至第３の実施例において、キャパシタの下部電極１１及び上部電極１３であるＴｉＮ膜は、３０〜８０ｎｍ、誘電体膜１２であるＴａ２　Ｏ５　膜は、２０〜５０ｎｍである。このような構造のキャパシタに用いられるＡｌ２　Ｏ３　膜の膜厚は、５〜１０ｎｍ、ＡｌＮ膜の膜厚は、３〜５ｎｍである。このように、Ａｌ２　Ｏ３　膜とＡｌＮ膜の膜厚は、Ｔａ２　Ｏ５　膜の膜厚より十分薄い構成になっている。
【００３０】
【発明の効果】
本発明は、キャパシタの電極と誘電体膜との間に誘電体膜と接する膜としてアルミニウム酸化膜（Ａｌ２　Ｏ３　）が形成され、キャパシタと接する膜としてＡｌＮ膜が形成されるので、電極と誘電体膜との間に容量の電圧変動を生じさせる主要因であるＴｉＯｘ　膜が生じることを防ぐことが可能になる。さらに、誘電体膜をバンドギャップの大きい良質な絶縁膜であるＡｌ２　Ｏ３　膜で挟み込むことができるのでリーク電流が低減し特性の制御が容易となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するキャパシタを有する半導体装置の断面図。
【図２】図１の半導体装置に組み込まれたキャパシタ部分の拡大断面図。
【図３】本発明の第１の実施例におけるキャパシタのリーク電流の電圧依存性を他との比較により説明する特性図。
【図４】本発明の第１の実施例におけるキャパシタの容量の電圧変化を他との比較により説明する特性図。
【図５】本発明の第２の実施例を説明する半導体装置に組み込まれたキャパシタ部分の拡大断面図。
【図６】本発明の第１の実施例におけるキャパシタのリーク電流の電圧依存性を他との比較により説明する特性図。
【図７】本発明の第２の実施例を説明する半導体装置に組み込まれたキャパシタ部分の拡大断面図。
【図８】誘電体膜（Ｔａ２　Ｏ５　）とＴｉＮ電極との間にＡｌ２　Ｏ３　膜を挿入した場合としない場合のバンドラインナップを比較した模式断面図。
【図９】本発明を説明する半導体装置に組み込まれたキャパシタの深さ方向の組成分布を説明する分布図。
【図１０】本発明の第３の実施例を説明する半導体装置におけるキャパシタ部分の拡大断面図。
【図１１】従来例を説明するキャパシタが形成された半導体装置の断面図。
【図１２】図１１のキャパシタ部分の拡大断面図。
【符号の説明】
１、１０１・・・素子分離領域　　２、１０２・・・ソース／ドレイン領域
３、１０３・・・ゲート絶縁膜　　４、１０４・・・ゲート電極
５、１０５・・・トランジスタ保護絶縁膜
６、９、１６、１０６、１０９・・・層間絶縁膜
７、１４、１７、１８、１０７、１１４、１１７、１１８・・・接続プラグ
８、１５、１９、２０、１０８、１１５、１１９、１２０・・・埋め込み配線
１０、・・・半導体基板　　　１１、１１１・・・下部電極
１２、１１２・・・誘電体膜　　　１３、１１３・・・上部電極
２１、１２１・・・保護絶縁膜
３１、３４、３５、３７、４０、４２・・・ＡｌＮ膜
３２、３３、３６、３８、３９、４１・・・Ａｌ２　Ｏ３　膜
１１１′、１１３′・・・酸化チタン層
【図１】
2004039728.tif 000003
【図２】
2004039728.tif 000004
【図３】
2004039728.tif 000005
【図４】
2004039728.tif 000006
【図５】
2004039728.tif 000007
【図６】
2004039728.tif 000008
【図７】
2004039728.tif 000009
【図８】
2004039728.tif 000010
【図９】
2004039728.tif 000011
【図１０】
2004039728.tif 000012
【図１１】
2004039728.tif 000013
【図１２】
2004039728.tif 000014