(57)【要約】【課題】リップルの抑制と高応答性との両立を達成できるデジタル／アナログ変換方法およびデジタル／アナログ変換装置を提供する。【解決手段】マイクロコンピュータ１は、割り込みが発生したとき、Ａ／Ｄ変換部３により変換されたデジタル信号値ＶＣ'と出力設定値ＶＴとの差の絶対値を求め、この絶対値が予め設定されたしきい値Ａ１と比較して大きいとき、出力設定値ＶＴとデジタル信号値ＶＣ'とを比較し、出力設定値ＶＴがデジタル信号値ＶＣ'よりも大きいとき、絶対値に比例した時間出力ポートＰＣ１をハイとした後、出力ポートＰＣ１をスリーステートとする一方、出力設定値ＶＴがデジタル信号値ＶＣ'以下であるとき、絶対値に比例した時間出力ポートＰＣ１をローとした後、出力ポートＰＣ１をスリーステートとするポート出力判断部２を備える。【選択図】      図１
2004208075.tif 000002
【特許請求の範囲】
【請求項１】
マイクロコンピュータに対する一定時間毎の割り込み発生時に実行されるデジタル／アナログ変換方法において、
出力設定値に基づいてマイクロコンピュータの出力ポートから出力される信号をローパスフィルタに入力し、
このローパスフィルタから出力されるアナログ信号を対応するデジタル信号に変換し、
変換されたデジタル信号値と出力設定値との差の絶対値を求め、
この絶対値が予め設定されたしきい値以上のとき、前記出力設定値とデジタル信号値とを比較し、前記出力設定値がデジタル信号値よりも大きいとき、前記絶対値に比例した時間出力ポートをハイとした後、出力ポートをスリーステートとする一方、
前記出力設定値がデジタル信号値以下であるとき、前記絶対値に比例した時間出力ポートをローとした後、出力ポートをスリーステートとすることを特徴とするデジタル／アナログ変換方法。
【請求項２】
請求項１に記載のデジタル／アナログ変換方法において、
前記ローパスフィルタのカットオフ周波数を、割り込み時間の間隔以下の周期に設定したことを特徴とするデジタル／アナログ変換方法。
【請求項３】
マイクロコンピュータと、
このマイクロコンピュータに所定時間毎に割り込みをかけるタイマと、
前記マイクロコンピュータの出力ポートから出力される信号をアナログ信号に変換して出力するローパスフィルタと、
このローパスフィルタから出力されるアナログ信号を対応するデジタル信号に変換するアナログ／デジタル変換手段と、
を備え、
前記マイクロコンピュータは、割り込みが発生したとき、変換されたデジタル信号値と出力設定値との差の絶対値を求め、前記出力設定値とデジタル信号値とを比較し、前記出力設定値がデジタル信号値よりも大きいとき、前記絶対値に比例した時間出力ポートをハイとした後、出力ポートをスリーステートとする一方、出力設定値がデジタル信号値以下であるとき、前記絶対値に比例した時間出力ポートをローとした後、出力ポートをスリーステートとするポート出力判断部を備えることを特徴とするデジタル／アナログ変換装置。
【請求項４】
請求項３に記載のデジタル／アナログ変換装置において、
前記ローパスフィルタのカットオフ周波数を、割り込み時間の間隔以下の周期に設定したことを特徴とするデジタル／アナログ変換装置。
【請求項５】
請求項３または請求項４に記載のデジタル／アナログ変換装置において、
前記ポート出力判断部は、前記絶対値と予め設定されたしきい値とを比較し、絶対値がしきい値を超えていないとき、次回の割り込み発生時まで出力ポートをスリーステートのまま保持することを特徴とするデジタル／アナログ変換装置。
【請求項６】
請求項３ないし請求項５のいずれか１項に記載のデジタル／アナログ変換装置において、
前記ポート出力判断部は、予めハイとローで別々に設定した比例係数に前記絶対値を乗じて出力ポートをハイまたはローとする時間を設定することを特徴とするデジタル／アナログ変換装置。
【請求項７】
請求項３ないし請求項６に記載のデジタル／アナログ変換装置において、
前記マイクロコンピュータに出力ポートを複数設定するとともに、この出力ポート毎にタイマ、ローパスフィルタをそれぞれ設け、
前記アナログ／デジタル変換手段にローパスフィルタから出力されるアナログ信号の数に応じて複数のチャンネルを設定し、
前記マイクロコンピュータに、アナログ／デジタル変換手段に入力されたアナログ信号がどのチャンネルに入力されたかを検出するチャンネル検出部を設け、検出されたチャンネルに対応する出力ポートから信号を出力することを特徴とするデジタル／アナログ変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロコンピュータのポート出力を制御して所定のアナログ信号を得るためのデジタル／アナログ変換方法およびデジタル／アナログ変換装置に関する。
【０００２】
【従来の技術】
従来のデジタル／アナログ（Ｄ／Ａ）変換装置の回路構成としては、図７に示すようなものが知られている（例えば、特許文献１参照。）。
【０００３】
マイクロコンピュータ０１は、アップカウンタ０２と、タイマレジスタ０３と、コンパレータ０４と、アナログ／デジタル（Ａ／Ｄ）変換器０５とを備えている。アップカウンタ０２内部クロックが入力されると、内部バスを通じ、カウント時間が予め決めた時間に対応する値がタイマレジスタ０３にセットされる。アップカウンタ０２のアップカウンタ値とタイマレジスタ０３の値とがコンパレータ０４により比較され、両者の値が一致したときマイクロコンピュータ０１に割り込みが発生するとともに、アップカウンタ０２がクリアされる。
【０００４】
このように、タイマレジスタ０３に所望のデータをセットすることで一定時間毎の割り込みを発生させることができ、タイマ割り込みの中で処理された結果がＰＷＭ信号ＶＡとしてポート出力される。
【０００５】
このＶＡは抵抗Ｒ１およびコンデンサＣ１とから構成されるローパスフィルタ０６により積分され、ＶＢに示すアナログ波形に変換される。このＶＢは非反転増幅器０７に入力されてＶＣが得られる。なお、このＶＣは、抵抗Ｒ４およびコンデンサＣ２とから構成されるローパスフィルタ０８を通過することにより、電圧リップルを軽減された後、ボルテージフォロワ０９からＶＤとして出力されるとともに、Ａ／Ｄ変換部０５にも電圧変換されたＶＣ'として入力される。
【０００６】
マイクロコンピュータ０１は、Ａ／Ｄ変換部０５に入力されたＶＣ'とＤ／Ａ出力設定値ＶＴとを比較し、ＶＴ＞ＶＣ'のときにはポート出力をロー、ＶＴ＞ＶＣ'のときにはポート出力をハイとする。
【０００７】
このように、従来のＤ／Ａ変換装置では、タイマ割り込みルーチンを利用することにより、マイクロコンピュータ０１のタイマを独占することなく、マイクロコンピュータ０１からポート出力されたＰＷＭ信号ＶＡを、所望のアナログ信号ＶＤに変換することができる。
【０００８】
【特許文献１】
特開平６−４２１８号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来のＤ／Ａ変換装置では、マイクロコンピュータ０１から出力されたＰＷＭ信号ＶＡを、ローパスフィルタ０６を用いてアナログ信号ＶＢに変換しているため、ＶＢには一定周期のリップルが含まれる。従って、このリップルを取り除くために、ＶＢをＰＷＭ信号の周期に対して十分長い時定数のローパスフィルタ０８を用いる必要があった。
【００１０】
すなわち、Ｄ／Ａ出力設定値ＶＴを変えるためにＰＷＭ信号ＶＡのデューティを変化させたときの応答性が悪く、ＶＣがＤ／Ａ出力設定値ＶＴとなるまでの応答遅れが大きいという問題があった。
【００１１】
本発明は、上記問題に着目してなされたもので、その目的とするところは、リップルの抑制と高応答性との両立を達成できるデジタル／アナログ変換方法およびデジタル／アナログ変換装置を提供することにある。
【００１２】
【課題を解決するための手段】
上述の目的を達成するため、本発明請求項１に記載のデジタル／アナログ変換方法では、マイクロコンピュータに対する一定時間毎の割り込み発生時に実行されるデジタル／アナログ変換方法において、出力設定値に基づいてマイクロコンピュータの出力ポートから出力される信号をローパスフィルタに入力し、このローパスフィルタから出力されるアナログ信号を対応するデジタル信号に変換し、変換されたデジタル信号値と出力設定値との差の絶対値を求め、この絶対値が予め設定されたしきい値以上のとき、前記出力設定値とデジタル信号値とを比較し、前記出力設定値がデジタル信号値よりも大きいとき、前記絶対値に比例した時間出力ポートをハイとした後、出力ポートをスリーステートとする一方、前記出力設定値がデジタル信号値以下であるとき、前記絶対値に比例した時間出力ポートをローとした後、出力ポートをスリーステートとすることを特徴とする。
【００１３】
請求項２に記載の発明では、請求項１に記載のデジタル／アナログ変換方法において、前記ローパスフィルタのカットオフ周波数を、割り込み時間の間隔以下の周期に設定したことを特徴とする。
【００１４】
請求項３に記載のデジタル／アナログ変換装置では、マイクロコンピュータと、このマイクロコンピュータに所定時間毎に割り込みをかけるタイマと、前記マイクロコンピュータの出力ポートから出力される信号をアナログ信号に変換して出力するローパスフィルタと、このローパスフィルタから出力されるアナログ信号を対応するデジタル信号に変換するアナログ／デジタル変換手段と、を備え、前記マイクロコンピュータは、割り込みが発生したとき、変換されたデジタル信号値と出力設定値との差の絶対値を求め、前記出力設定値とデジタル信号値とを比較し、前記出力設定値がデジタル信号値よりも大きいとき、前記絶対値に比例した時間出力ポートをハイとした後、出力ポートをスリーステートとする一方、出力設定値がデジタル信号値以下であるとき、前記絶対値に比例した時間出力ポートをローとした後、出力ポートをスリーステートとするポート出力判断部を備えることを特徴とする。
【００１５】
請求項４に記載の発明では、請求項３に記載のデジタル／アナログ変換装置において、前記ローパスフィルタのカットオフ周波数を、割り込み時間の間隔以下の周期に設定したことを特徴とする。
【００１６】
請求項５に記載の発明では、請求項３または請求項４に記載のデジタル／アナログ変換装置において、前記ポート出力判断部は、前記絶対値と予め設定されたしきい値とを比較し、絶対値がしきい値を超えていないとき、次回の割り込み発生時まで出力ポートをスリーステートのまま保持することを特徴とする。
【００１７】
請求項６に記載の発明では、請求項３ないし請求項５のいずれか１項に記載のデジタル／アナログ変換装置において、前記ポート出力判断部は、予めハイとローで別々に設定した比例係数に前記絶対値を乗じて出力ポートをハイまたはローとする時間を設定することを特徴とする。
【００１８】
請求項７に記載の発明では、請求項３ないし請求項６に記載のデジタル／アナログ変換装置において、前記マイクロコンピュータに出力ポートを複数設定するとともに、この出力ポート毎にタイマ、ローパスフィルタをそれぞれ設け、前記アナログ／デジタル変換手段にローパスフィルタから出力されるアナログ信号の数に応じて複数のチャンネルを設定し、前記マイクロコンピュータに、アナログ／デジタル変換手段に入力されたアナログ信号がどのチャンネルに入力されたかを検出するチャンネル検出部を設け、検出されたチャンネルに対応する出力ポートから信号を出力することを特徴とする。
【００１９】
【発明の効果】
請求項１に記載のデジタル／アナログ変換方法では、タイマ割り込み時に、ローパスフィルタから出力されたアナログ信号に対応するデジタル信号値と出力設定値との差の絶対値を求めるとともに、この絶対値が予め設定されたしきい値以上のとき、出力設定値とデジタル信号値とを比較する。
【００２０】
そして、出力設定値がデジタル信号値よりも大きい場合には、絶対値に比例した時間出力ポートをハイとし、その後、出力ポートをスリーステート（入力モード）とする。一方、出力設定値がデジタル信号値以下である場合には、絶対値に比例した時間出力ポートをローとし、その後、出力ポートをスリーステートとする。
【００２１】
すなわち、本発明では、理論的には、レベルを変化させた一瞬のみ出力ポートより信号が出力されるため、ローパスフィルタの時定数を小さく設定することができ、高応答性とリップルの抑制の両立を図ることができる。
【００２２】
請求項２に記載のデジタル／アナログ変換方法では、ローパスフィルタのカットオフ周波数を割り込み時間の間隔と同一または短い周期に設定することにより、応答性をさらに向上させることができる。
【００２３】
請求項３に記載のデジタル／アナログ変換装置では、ポート出力判断部は、タイマ割り込み時に、アナログ／デジタル変換手段から出力されたデジタル信号値と出力設定値との差の絶対値を求め、さらに出力設定値とデジタル信号値とを比較する。
【００２４】
そして、出力設定値がデジタル信号値よりも大きい場合には、絶対値に比例した時間出力ポートをハイとし、その後、出力ポートをスリーステート（入力モード）とする。一方、出力設定がデジタル信号値以下である場合には、絶対値に比例した時間出力ポートをローとし、その後、出力ポートをスリーステートとする。
【００２５】
従って、レベルを変化させた一瞬のみ出力ポートより信号が出力されるため、ローパスフィルタの時定数を小さく設定することができ、高応答性とリップルの抑制の両立を図ることができる。
【００２６】
また、アナログ／デジタル変換手段の分解能を高くすることにより、得られるアナログ信号の分解能を向上させることができる。
【００２７】
請求項４に記載のデジタル／アナログ変換装置では、ローパスフィルタのカットオフ周波数を割り込み時間の間隔と同一または短い周期に設定することにより、応答性をさらに向上させることができる。
【００２８】
請求項５に記載のデジタル／アナログ変換装置では、絶対値がしきい値を超えていない場合には、次回の割り込み発生時まで出力ポートをスリーステートのまま保持することにより、ノイズ等で常にアナログ／デジタル変換手段から出力されるデジタル信号値が出力設定値と一致しないとき、タイマ割り込み毎にデジタル信号値と出力設定値との差の絶対値に比例した時間分出力ポートがハイまたはローになることに起因してアナログ値が不安定になるのを防止することができる。
【００２９】
請求項６に記載のデジタル／アナログ変換装置では、ハイとローで別々の比例係数を設定することにより、応答性が必要な側のみ速くすることが可能である。
【００３０】
請求項７に記載のデジタル／アナログ変換装置では、アナログ／デジタル変換手段に入力されたアナログ信号がどのチャンネルに入力されたかを検出し、検出されたチャンネルに対応する出力ポートから信号を出力することにより、所望のアナログ信号を複数出力することができる。
【００３１】
【発明の実施の形態】
以下に、本発明のデジタル／アナログ変換装置を実現する実施の形態を、第１実施例と第２実施例とに基づいて説明する。
【００３２】
（第１実施例）
まず、構成を説明する。
図１は、第１実施例のデジタル／アナログ変換装置の回路図である。
【００３３】
マイクロコンピュータ１は、ポート出力判断部２と、Ａ／Ｄ変換部（アナログ／デジタル変換手段）３とを備えている。ポート出力判断部２は、一定時間毎に発生するタイマ割り込み要求に応じて、セットされたＤ／Ａ出力設定値ＶＴとＡ／Ｄ変換部３からの信号ＶＣ'とを比較し、出力ポートＰＣ１からＶＡを出力する。
【００３４】
このＶＡの出力タイミングを図２に示す。図に示すように、ポート出力ＶＡは、"ローレベル（ロー）"、"ハイレベル（ハイ）"および"ハイ・インピーダンス状態（スリーステート）"のデジタルデータとして出力される。このＶＡは、抵抗Ｒ１およびコンデンサＣ１で構成されるローパスフィルタ４を通して積分され、アナログ信号ＶＢとなった後、非反転増幅器５により増幅されて最終出力Ｖｃが得られる。また、Ｖｃは、Ａ／Ｄ変換部３の入力ポートＡＮ１にも電圧変換されたＶＣ'として入力されている。
【００３５】
非反転増幅器５のゲイン（増幅率）は、（最終的に欲しい最大出力電圧）／（ＶＣ'の最大値）により決定される。
【００３６】
なお、図２中のＰ１〜Ｐ３のパルスにおいて、Ｄ／Ａ出力設定値ＶＴが変化していないにも拘わらず、パルスが出力されているのは、コンデンサＣ１または非反転増幅器５の入力の漏れ電流等でＡ／Ｄ変換出力電圧ＶＣ'が低下したためである。
【００３７】
図３は、Ｄ／Ａ出力設定値ＶＴ一定時において、コンデンサＣ１および非反転増幅器５の入力漏れ電流等が無い状態であり、ポート出力ＶＡは、スリーステートのままとなる。
【００３８】
本実施例のＤ／Ａ変換回路の構成は、図７に示した従来のＤ／Ａ変換回路からローパスフィルタ０８とボルテージフォロワ０９を削除したものと略同一の構成となっている。
【００３９】
さらに、ローパスフィルタ４についても、図７のローパスフィルタ０６における抵抗Ｒ１およびコンデンサＣ１よりも、時定数の小さな抵抗Ｒ１′およびコンデンサＣ１′が用いられている。そして、ローパスフィルタ４のカットオフ周波数は、タイマの割り込み時間の間隔よりも短い周期に設定されている。
【００４０】
次に、作用を説明する。
［Ｄ／Ａ変換制御処理］
マイクロコンピュータ１では、メインとなる所定の制御の他に、Ｄ／Ａ出力設定値ＶＴをセットするサブルーチンが実行される。このサブルーチンでは、別のルーチン等により決定された目標値、つまりＤ／Ａ出力設定値ＶＴがセットされる。タイマ割り込み時間が設定されると、所定時間ごとにタイマ割り込みが発生する。このタイマ割り込みが発生すると、タイマ割り込みルーチンが実行される。
【００４１】
図４は、マイクロコンピュータ１のタイマ割り込みルーチンで実行されるＤ／Ａ変換制御処理の流れを示すフローチャートである。
【００４２】
ステップＳ１では、Ａ／Ｄ変換部３から出力されたＡ／Ｄ変換値ＶＣ'を読み込む。
【００４３】
ステップＳ２では、Ｄ／Ａ出力設定値ＶＴを読み込む。
【００４４】
ステップＳ３では、Ａ／Ｄ変換値ＶＣ'とＤ／Ａ出力設定値ＶＴとの差の絶対値を求め、結果をマイクロコンピュータ１のＲＡＭ上に確保したリザルトＲ１に書き込む。
【００４５】
ステップＳ４では、リザルトＲ１と予め設定されたしきい値Ａ１とを比較し、リザルトＲ１がしきい値Ａ１よりも小さい場合には本制御を終了し、リザルトＲ１がしきい値Ａ１以上である場合にはステップＳ５へ進む。
【００４６】
ステップＳ５では、Ａ／Ｄ変換値ＶＣ'とＤ／Ａ出力設定値ＶＴとを比較し、ＶＴがＶＣを超えている場合にはステップＳ６に進み、ＶＴがＶＣ以下の場合にはステップＳ７へ進む。
【００４７】
ステップＳ６では、リザルトＲ１に予め設定された比例係数Ａ２を乗じた値をＲＡＭ上に確保したON時間Ｃ１に書き込み、ポート出力ＶＡのレベルを"ハイ"とする。
【００４８】
ステップＳ７では、リザルトＲ１に予め設定された比例係数Ａ３を乗じた値をＲＡＭ上に確保したON時間Ｃ１に書き込み、ポート出力ＶＡのレベルを"ロー"とする。
【００４９】
なお、本実施例では、ON時間Ｃ１は、ステップＳ８→ステップＳ９→ステップＳ８をループする回数として設定している。
【００５０】
ステップＳ８では、ON時間Ｃ１が０かどうかを判断し、ON時間Ｃ１が０である場合にはステップＳ１０へ進み、ON時間Ｃ１が０以外である場合にはステップＳ９へ進む。
【００５１】
ステップＳ９では、ON時間Ｃ１をデクリメントする。
【００５２】
ステップＳ１０では、ポートの入出力方向を入力（スリーステート）にして本制御を終了する。
【００５３】
［Ｄ／Ａ変換制御作用］
Ｄ／Ａ出力設定値ＶＴがＡ／Ｄ変換値ＶＣ'よりも大きく、その差がしきい値Ａ１以上である場合には、図４のフローチャートにおいて、ステップＳ１→ステップＳ２→ステップＳ３→ステップＳ４→ステップＳ５→ステップＳ６→ステップＳ８→ステップＳ１０へと進む流れとなる。
【００５４】
すなわち、ステップＳ６において、ON時間Ｃ１をリザルトＲ１と比例係数Ａ２とを乗じて設定するとともにポート出力ＶＡをハイとし、ステップＳ８とステップＳ９において、ON時間Ｃ１が０となるまでカウントダウンした後、ステップＳ１０においてポート出力をスリーステートとする。
【００５５】
Ｄ／Ａ出力設定値ＶＴがＡ／Ｄ変換値ＶＣ'以下であり、その差がしきい値Ａ１以上である場合には、図４のフローチャートにおいて、ステップＳ１→ステップＳ２→ステップＳ３→ステップＳ４→ステップＳ５→ステップＳ７→ステップＳ８→ステップＳ１０へと進む流れとなる。
【００５６】
すなわち、ステップＳ７において、ON時間Ｃ１をリザルトＲ１と比例係数Ａ３とを乗じて設定するとともにポート出力ＶＡをローとし、ステップＳ８とステップＳ９において、ON時間Ｃ１が０となるまでカウントダウンした後、ステップＳ１０においてポート出力をスリーステートとする。
【００５７】
Ｄ／Ａ出力設定値ＶＴとＡ／Ｄ変換値ＶＣ'との差がしきい値Ａ１よりも小さい場合には、図４のフローチャートにおいて、ステップＳ１→ステップＳ２→ステップＳ３→ステップＳ４へと進み、ポート出力ＶＡの状態を変えずに本制御を終了する。
【００５８】
次に、効果を説明する。
本実施の形態のデジタル／アナログ変換装置は、次に列挙する効果を奏する。
【００５９】
(1) 出力設定値ＶＴがデジタル信号値ＶＣ'よりも大きい場合には、リザルトＲ１に比例したON時間Ｃ１の間出力ポートＰＣ１をハイとした後、出力ポートＰＣ１をスリーステート（入力モード）とする一方、出力設定値ＶＴがデジタル信号値ＶＣ'以下である場合には、リザルトＲ１に比例したON時間Ｃ１の間出力ポートＰＣ１をローとした後、出力ポートＰＣ１をスリーステートとすることにより、ローパスフィルタ４の時定数を小さく設定することができ、高応答性とリップルの抑制の両立を図ることができる。
【００６０】
(2) ローパスフィルタ４として時定数の小さな抵抗Ｒ１′およびコンデンサＣ１′を用い、カットオフ周波数を、タイマの割り込み時間の間隔よりも短い周期に設定したため、高応答性を確保することができる。
【００６１】
(3) リザルトＲ１がしきい値Ａ１以下である場合には、出力ポートＰＣ１をスリーステートのままとすることにより、ノイズ等で常にＡ／Ｄ変換部３から出力されるＡ／Ｄ変換出力電圧ＶＣ'が出力設定値ＶＴと一致しないとき、タイマ割り込み毎に出力ポートＰＣ１がハイまたはローとなった場合であっても、アナログ信号ＶＣが不安定になるのを防止することができる。
【００６２】
(4) Ｄ／Ａ出力設定値ＶＴがＡ／Ｄ変換値ＶＣ'よりも大きい場合にはON時間Ｃ１をリザルトＲ１と比例係数Ａ２とを乗じて設定し、Ｄ／Ａ出力設定値ＶＴがＡ／Ｄ変換値ＶＣ'以下である場合にはON時間Ｃ１をリザルトＲ１と比例係数Ａ３とを乗じて設定することとしたため、応答性が必要な側のみ速くすることが可能である。
【００６３】
（第２実施例）
まず、構成を説明する。
第２実施例のデジタル／アナログ変換回路の構成は、第１実施例の構成に、Ｄ／Ａ出力回路を１チャンネル追加したものである。
【００６４】
ローパスフィルタ４と非反転増幅器５をもう１回路追加し、Ａ／Ｄ変換部３は、入力チャンネルを２チャンネル（ＡＮ１とＡＮ２）とし、追加した出力回路のフィードバック電圧ＶＣ''を追加したチャンネルに入力する。
【００６５】
Ｄ／Ａ出力回路が２チャンネルとなることにより変更したポート出力判断部２も２チャンネルとする。
【００６６】
次に、作用を説明する。
［Ｄ／Ａ変換制御処理］
第２実施例のＤ／Ａ変換制御処理は、図４に示したフローチャートにおいて、ステップＳ１とステップＳ２との間にステップＳ２１を追加し、ステップＳ１０の後にステップＳ２２を追加したものであり、図４と異なる部分のみ説明する。
【００６７】
ステップＳ２１では、Ａ／Ｄ変換部３のチャンネルがこれから出力するポートに対応するチャンネル（ＡＮ１またはＡＮ２）になっているかをチェックする。
Ａ／Ｄ変換部３のチャンネルがこれから出力するポートに対応するチャンネルになっている場合にはステップＳ２へ進み、Ａ／Ｄ変換部３のチャンネルがこれから出力するポートに対応するチャンネルになっていない場合、本制御を終了する。
【００６８】
ステップＳ４では、リザルトＲ１と予め設定されたしきい値Ａ１とを比較し、リザルトＲ１がしきい値Ａ１よりも小さい場合にはステップＳ２２へ進み、リザルトＲ１がしきい値Ａ１以上である場合にはステップＳ５へ進む。
【００６９】
ステップＳ２２では、Ａ／Ｄ変換部３のチャンネルを別のチャンネルに変更して本制御を終了する。
【００７０】
次に、効果を説明する。
(5) Ａ／Ｄ変換部３のチャンネルがこれから出力するポートに対応するチャンネルになっている場合にのみ対応する出力ポートＰＣ１（ＰＣ２）からポート信号ＶＡ（ＶＡ'）を出力するため、所望のアナログ信号を複数出力することができる。
【００７１】
（その他の実施例）
【００７２】
以上、本発明の実施の形態を第１実施例および第２実施例に基づいて説明してきたが、本発明の具体的な構成は、第１実施例および第２実施例に限定されるものではなく、発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。
【００７３】
例えば、しきい値Ａ１および比例係数Ａ２，Ａ３の値は、予め実験等により設定しても、装置を実際に動作させてから設定してもよい。
【図面の簡単な説明】
【図１】第１実施例のデジタル／アナログ変換装置の回路図である。
【図２】ポート出力ＶＡの出力タイミングを示す図である。
【図３】コンデンサＣ１および非反転増幅器５の入力漏れ電流等が無い状態でのポート出力ＶＡの出力タイミングを示す図である。
【図４】第１実施例に係るマイクロコンピュータ１のタイマ割り込みルーチンで実行されるＤ／Ａ変換制御処理の流れを示すフローチャートである。
【図５】第２実施例のデジタル／アナログ変換装置の回路図である。
【図６】第２実施例に係るマイクロコンピュータ１のタイマ割り込みルーチンで実行されるＤ／Ａ変換制御処理の流れを示すフローチャートである。
【図７】従来のデジタル／アナログ変換装置の回路図である。
【符号の説明】
１  マイクロコンピュータ
２  ポート出力判断部
３  Ａ／Ｄ変換部
４  ローパスフィルタ
５  非反転増幅器
【図１】
2004208075.tif 000003
【図２】
2004208075.tif 000004
【図３】
2004208075.tif 000005
【図４】
2004208075.tif 000006
【図５】
2004208075.tif 000007
【図６】
2004208075.tif 000008
【図７】
2004208075.tif 000009