(57)【要約】【課題】本発明は、金型のランナー部分の耐久性を向上するとともに、外囲器を梨地面化しえることを課題とする。【解決手段】第１のリード２４と、第１のリード２４に搭載された半導体チップ２５と、前記第１のリード２４と離間して配置された第２のリードと、前記第１のリード２５と第２のリードとを接続するコネクター２８と、前記半導体チップ２５及び該チップ２５の搭載する第１のリード部分を少なくとも樹脂封止する外囲器２２とを具備するリード端子型半導体素子が複数個、スルーゲート３０により繋がれたリード端子型半導体装置において、前記各リード端子型半導体素子２１の各外囲器２２がスルーゲート３０を介して互いに連結され、かつ前記スルーゲート３０が各リード端子型半導体素子２１の外囲器下面より浮いた状態に位置していることを特徴とする。【選択図】　　図２
2004039801.tif 000002
【特許請求の範囲】
【請求項１】
第１のリードと、この第１のリードに搭載された半導体チップと、前記第１のリードと離間して配置された第２のリードと、前記第１のリードと前記第２のリードとを接続する接続部と、前記半導体チップ及び該チップの搭載する第１のリード部分を少なくとも樹脂封止する外囲器とを具備するリード端子型半導体素子が複数個、スルーゲートにより繋がれたリード端子型半導体装置において、
前記各リード端子型半導体素子の各外囲器がスルーゲートを介して互いに連結され、かつ前記スルーゲートが各リード端子型半導体素子の外囲器下面より浮いた状態に位置していることを特徴とするリード端子型半導体装置。
【請求項２】
前記スルーゲートは、各リード端子型半導体素子の外囲器下面より０．２〜０．５ｍｍ離間して位置することを特徴とする請求項１記載のリード端子型半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はリード端子型半導体装置に関し、特に縦１７．３ｍｍ以下、横１０．５ｍｍ以下、高さ５．１ｍｍ以下の外囲器で２．５４ｍｍピッチの３端子型半導体素子を複数個配置してなるリード端子型半導体装置に関する。
【０００２】
【従来の技術】
従来、リード端子型半導体装置としては、図１（Ａ），（Ｂ）に示すものが知られている。但し、図１（Ａ）は平面図、図１（Ｂ）は図１（Ａ）のＸ−Ｘ線に沿う断面図を示す。図１は、半導体素子が複数個リードフレームで繋がった状態にある。
【０００３】
図中の符番１は、図示しない３端子ＭＯＳ型ＦＥＴの各リード端子となるリードを示す。これらリード１は、リードフレーム枠２の内側で該リードフレーム枠２と一体的に連結されている。前記ＭＯＳ型ＦＥＴには、縦１７．３ｍｍ以下、横１０．５ｍｍ以下、高さ５．１ｍｍ以下の外囲器４で２．５４ｍｍピッチの３端子をもつ構成となっている。ここで、３端子とは、ドレイン用リード端子、ソース用リード端子、ゲート用リード端子を示す。樹脂封止により外囲器４を形成した各ＭＯＳ型ＦＥＴは、タイバー３により互いにつながっている。なお、図中の符番５は図示しない金型に形成されたカルを示し、このカル５にはランナー６を介して樹脂注入口７が接続されている。
【０００４】
つまり、金型の所定の位置に半導体チップ（図示せず）を搭載したリードフレームをセットした後、外囲器形成用の樹脂をカル５、ランナー６を介して樹脂注入口７に供給し、半導体チップ等を樹脂封止する外囲器４を形成する。樹脂封止後、カル部を折って除去する。樹脂封止後、各ＭＯＳ型ＦＥＴはタイバー３により互いにつながっているので、後工程においてＭＯＳ型ＦＥＴの電気的特性を測定するには、タイバー部を切断し、製品を個別に分けなければならない。
【０００５】
【発明が解決しようとする課題】
しかし、従来のリード端子型半導体装置においては、ＭＯＳ型ＦＥＴの外囲器４全面が鏡面であるため、該外囲器４を樹脂封止により形成する際、樹脂注入口７を外囲器４の下面より下側の金型にして樹脂注入を行う。従って、ランナー６の摩耗により外囲器下面より樹脂がはみ出してしまう。また、最初に形成する外囲器用の第１ゲートと最後に形成する外囲器用の最終ゲートでは樹脂流量に大差（約４倍の差）があるため、摩耗度に影響がある。
【０００６】
本発明はこうした事情を考慮してなされたもので、各リード端子型半導体素子の各外囲器がスルーゲートを介して互いに連結され、かつ前記スルーゲートが各リード端子型半導体素子の外囲器下面より浮いた状態に位置した構造にすることにより、スルーゲート下面が摩耗により外囲器下面を下回る時間が長くなり、金型のランナー部分の耐久性を向上するとともに、外囲器を梨地面化しえるリード端子型半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、第１のリードと、この第１のリードに搭載された半導体チップと、前記第１のリードと離間して配置された第２のリードと、前記第１のリードと前記第２のリードとを接続する接続部と、前記半導体チップ及び該チップの搭載する第１のリード部分を少なくとも樹脂封止する外囲器とを具備するリード端子型半導体素子が複数個、スルーゲートにより繋がれたリード端子型半導体装置において、前記各リード端子型半導体素子の各外囲器がスルーゲートを介して互いに連結され、かつ前記スルーゲートが各リード端子型半導体素子の外囲器下面より浮いた状態に位置していることを特徴とするリード端子型半導体装置である。
【０００８】
本発明において、前記スルーゲートは、各リード端子型半導体素子の外囲器下面より０．２〜０．５ｍｍ離間して位置することが好ましい。この理由は、その距離が０．２ｍｍ未満ではキャビティの摩耗が生じ、その距離が０．５ｍｍを越えると金型の加工がしにくいからである。
【０００９】
【発明の実施の形態】
以下、本発明の実施例に係るリード端子型半導体装置について図２（Ａ）〜（Ｃ）、図３（Ａ），（Ｂ）を参照して説明する。ここで、図２は本発明の一実施例に係るリード端子型半導体装置の説明図であり、図２（Ａ）は平面図、図２（Ｂ）は正面図、図２（Ｃ）は側面図の要部を示す。また、図３は図２のリード端子型半導体装置のリード型半導体素子（ＭＯＳ型ＦＥＴ）の説明図であり、図３（Ａ）は断面図、図３（Ｂ）は図３（Ａ）の平面図を示す。
【００１０】
図３（Ａ），（Ｂ）に示すように、符番２１はリード端子型半導体素子としてのＭＯＳ型ＦＥＴを示す。このＭＯＳ型ＦＥＴ２１には、縦１７．３ｍｍ以下、横１０．５ｍｍ以下、高さ５．１ｍｍ以下の外囲器２２で２．５４ｍｍピッチの３端子をもつ構成となっている。具体的には、ＭＯＳ型ＦＥＴ２１は、図３に示すように、一部がドレイン用リード端子２３となる第１のリード２４を備えている。この第１のリード２４のマウント部には、半導体チップ２５が搭載されている。前記第１のリード２４と離間した位置には、第１のリード２４と段違いに第２のリードとしてのゲート用リード端子２６及びソース用リード端子２７が配置されている。
【００１１】
前記半導体チップ２５と前記ゲート用リード端子２６，ソース用リード端子２７とは接続部としてのコネクター２８により電気的に接続されている。前記半導体チップ２５及び該チップ２５の搭載する第１のリード部分は例えばエポキシ樹脂製の外囲器２２により樹脂封止されている。前記外囲器２２の所定の位置にはネジ穴２９が形成されている。
【００１２】
前記各ＭＯＳ型ＦＥＴ２１の外囲器２２は、図２に示すように樹脂製のスルーゲート３０により互いに連結され、リードフレーム枠３１の内側に該リードフレーム枠３１と一体的に連結されている。前記スルーゲート３０と外囲器２２の下面との距離Ｌは例えば０．３ｍｍであり、スルーゲート３０が外囲器２２の下面より若干浮いた状態にある。なお、図中の符番３２は外囲器２２の梨地面を示す。
【００１３】
こうした構成の半導体素子において、外囲器２２は次のようにして形成した。即ち、まず、図示しないが、外囲器形成予定部に対応する部分に複数の開口部が形成され、さらに前記樹脂注入用ゲートに対応する部分に樹脂注入口、ランナー及びカルが夫々形成された金型に、半導体チップを搭載した第１のリード等をセットした。つづいて、金型に形成されたカル、ランナー、該ランナーに連通した複数の樹脂注入口にエポキシ樹脂原料を流し込むことにより、半導体チップ等を樹脂封止して外囲器２２を形成した。
【００１４】
実施例１に係るリード端子型半導体装置は、複数のＭＯＳ型ＦＥＴ２１を外囲器２２の下面より浮かした状態のスルーゲート３０により互いに連結してリードフレーム枠３１に保持した構成となっているので、樹脂封止により外囲器２２を形成する際、最初の外囲器形成用の第１ゲートと最終の外囲器形成用の最終ゲートでは樹脂流量の差は大きいが、スルーゲート下面の摩耗度の影響を少なくできる。従って、金型の耐久性を従来と比べ向上させることができる。また、スルーゲートを上記のように外囲器２２の下面より浮かした状態にすることにより、外囲器２２の梨地化が可能になった。
【００１５】
なお、上記実施例では、外囲器がＴＯ−２２０タイプで２．５４ｍｍピッチの３端子を有する場合のＭＯＳ型ＦＥＴを複数個配置したリード端子型半導体装置の場合について述べたが、これに限らず、ピッチが５．４５ｍｍ以下の３端子を有するＭＯＳ型ＦＥＴを複数個配置したリード端子型半導体装置の場合についても、上記実施例と同様な効果が期待できる。
【００１６】
また、上記実施例では、スルーゲートと外囲器下面との距離Ｌが０．３ｍｍの場合について述べたが、これに限らず、Ｌ＝０．２〜０．５の範囲であれば、上記実施例と同様な効果が期待できる。
【００１７】
【発明の効果】
以上詳述したように本発明によれば、各リード端子型半導体素子の各外囲器がスルーゲートを介して互いに連結され、かつ前記スルーゲートが各リード端子型半導体素子の外囲器下面より浮いた状態に位置した構造にすることにより、スルーゲート下面が摩耗により外囲器下面を下回る時間が長くなり、金型のランナー部分の耐久性を向上するとともに、外囲器を梨地面化しえるリード端子型半導体装置を提供できる。
【図面の簡単な説明】
【図１】従来のリード端子型半導体装置の平面図。
【図２】本発明の一実施例に係るリード端子型半導体装置の平面図。
【図３】図２のリード端子型半導体装置を構成するリード端子型半導体素子の説明図。
【符号の説明】
２１…ＭＯＳ型ＦＥＴ（リード端子型半導体素子）、
２２…外囲器、
２３…ドレイン用リード端子、
２４…第１のリード、
２５…半導体チップ、
２６…ゲート用リード端子、
２７…ソース用リード端子、
２８…コネクター（接続部）、
２９…ネジ穴
３０…スルーゲート、
３１…リードフレーム枠、
３２…梨地面。
【図１】
2004039801.tif 000003
【図２】
2004039801.tif 000004
【図３】
2004039801.tif 000005