(57)【要約】【課題】サイズが異なる場合にも対処できて汎用性に優れ、しかも、回路を容易に作成することを可能にする。【解決手段】電気回路を構成する各素子の配置情報、素子間を接続する各配線の配置情報、各接続端子用配線の配置情報を有する回路素子配置情報と、回路素子をそれぞれ区別するための固有の名称を含む回路素子パラメータ情報とを有する回路モジュールを使用して仮想空間３上に電気回路図２０を配置する。この仮想空間上に配置された回路図は、、他の電気回路図と接続する配線２１、２２を持っており、仮想的に構成された方形２３内に配置される。方形の一辺２３ａ及びその対辺２３ｂの長さは、所定の長さである基本長Ｌになっている。配線２１の接続端子２１ａは方形の対辺における基本長Ｌの位置Ａに、配線２２の接続端子２２ａは方形の対辺における基本長Ｌの位置Ｂにそれぞれ配置される。【選択図】    図５
2004220528.tif 000002
【特許請求の範囲】
【請求項１】
仮想空間に仮想的に構成される一辺及びその対辺の長さが基本の長さの自然数倍である方形の中に、電気回路を構成する回路素子と回路素子間を接続する配線を配置する配置情報と他の電気回路との接続端子を前記方形の一辺やその対辺の所定の位置に配置する情報を有し、前記回路素子と配線と接続端子が仮想空間上の所定の位置に位置決めされて配置されることを特徴とする回路モジュール。
【請求項２】
前記方形における基本の長さ毎に２個の接続端子を配置することを特徴とする請求項１記載の回路モジュール。
【請求項３】
更に、方形の一辺やその対辺に配置される接続端子の位置を特定できる名称を有することを特徴とする請求項１記載の回路モジュール。
【請求項４】
更に、電気回路の電気的機能を特定できる固有の名称と、方形の一辺やその対辺に配置される接続端子の位置を特定できる名称とを有することを特徴とする請求項１記載の回路モジュール。
【請求項５】
電気回路を構成する複数の回路素子とこの回路素子間を接続する配線と前記電気回路の接続端子の配置情報と電気回路の回路サイズを規定する回路サイズ情報とを有し、
前記配置情報は、一辺及びその対辺の長さが基本の長さの自然数倍であり、前記回路図サイズと同じサイズの方形が仮想的に構成された仮想空間において、前記回路素子と回路素子間を接続する配線を前記方形内の所定位置に配置し、前記電気回路の接続端子を前記方形の一辺やその対辺の所定の位置に配置する配置情報であることを特徴とする回路モジュール。
【請求項６】
電気回路を構成する複数の回路素子とこの回路素子間を接続する配線と前記電気回路の接続端子の配置情報と、回路機能を分類する機能カテゴリ及び前記電気回路の接続端子の配置位置を特定できる端子レイアウトカテゴリを属性として有した回路モジュールを複数有し、
前記配置情報は、一辺及びその対辺の長さが基本の長さの自然数倍である方形が仮想的に構成された仮想空間において、前記機能カテゴリ及び前記端子レイアウトカテゴリによって特定される回路モジュールの回路素子と回路素子間を接続する配線を前記方形内の所定位置に配置し、前記電気回路の接続端子を前記方形の一辺やその対辺の所定の位置に配置する配置情報であることを特徴とする回路モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気回路の回路シミュレーションを実行する際に使用される回路モジュールに関する。
【０００２】
【従来の技術】
従来、電気回路の回路シミュレーションを実行する際に使用される回路モジュールとしては、例えば、汎用回路図設計ツールに使用されているものがある。例えば、市販されている回路図設計ツール「Ｏｒｃａｄ  Ｃａｐｔｕｒｅ」（Ｃａｄｅｎｃｅ  Ｄｅｓｉｇｎ  Ｓｙｓｔｅｍｓ  社製）では、回路図を作成する際、素子や回路図が保存されているデータベース、すなわち、ライブラリから素子及び回路図を呼び出し、マウス等のポインティングデバイスにて任意の位置に配置し、素子同士や配線を接続することにより回路を作成するようになっている。
【０００３】
また、形状が四角形のブロック内にセル及び所定の配線、もしくは所定の配線のみが形成されたブロックセルを複数種類作成し、各ブロックセルのそれぞれはブロック４辺のうちの少なくとも１辺において他のブロックセルの少なくとも１つと配線が接続されるように構成し、複数のブロックセルを組み合わせて張り合わせることによりレイアウト設計を行い、これにより、規則的な配列を有するマクロ設計に適したレイアウト設計ができる、というものが知られている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平１１−１１１８５３号公報（段落「０００７」、「０００８」、図１等）
【０００５】
【発明が解決しようとする課題】
しかし、前者の回路図設計ツールにおいては、操作者は任意に回路を作成することは可能であるが、その反面、操作者の操作が複雑になり回路作成が面倒であった。
また、後者のブロックセルを使用するものにおいては、レイアウト設計を自動的に行うために配線が接続されるブロックセル同士の少なくとも１辺の長さは必ず合致しなければならず、このため、２辺の異なるブロックセルは使用することができず、汎用性が低いという問題があった。
【０００６】
そこで、本発明は、複数組み合わせて回路シミュレーションを実行する際に使用されもので、サイズが異なる場合にも対処できて汎用性に優れ、しかも、回路を容易に作成することを可能にする回路モジュールを提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明は、半導体メモリ上や表示デバイス画面上等の仮想空間に仮想的に構成される一辺及びその対辺の長さが基本の長さの自然数倍である方形の中に、電気回路を構成するレジスタやキャパシタ等の回路素子と回路素子間を接続する配線を配置する配置情報と他の電気回路との接続端子を方形の一辺やその対辺の所定の位置に配置する情報を有し、回路素子と配線と接続端子が仮想空間上の所定の位置に位置決めされて配置されることにある。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
（第１の実施の形態）
図１に示すように、マイクロプロセッサ１と、複数の回路モジュールを格納したデータベースである回路モジュールライブラリ２及び半導体メモリやＣＲＴディスプレイ、液晶ディスプレイ等の表示デバイス画面上に仮想的に形成される仮想空間３をバスライン４によって電気的に接続している。
【０００９】
前記マイクロプロセッサ３は、回路モジュールライブラリ２から回路モジュールを選択的に読み出し、この回路モジュールの情報に基づいて前記仮想空間３上に回路図を描画するようになっている。
前記回路モジュールライブラリ２に格納されている回路モジュールは、図２に示すように、回路素子配置情報１１と回路素子パラメータ情報１２を有している。
【００１０】
前記回路素子配置情報１１は、電気回路を構成する複数の回路素子の配置情報１３と、回路素子間を接続する各配線の配置情報１４と、他の電気回路と接続するための接続端子用配線の配置情報１５を有する。
前記回路素子パラメータ情報１２は、各回路素子のパラメータを情報として持っている。すなわち、固有素子名、素子の種類、素子の値、素子の初期値等を情報として持っている。
【００１１】
例えば、素子（１）パラメータは、図３の（ａ）に示すように、Ｎａｍｅ＝Ｒ１、Ｔｙｐｅ＝Ｒｅｓｉｓｔｏｒ、Ｖａｌｕｅ＝１０を情報として持ち、素子（２）パラメータは、図３の（ｂ）に示すように、Ｎａｍｅ＝Ｃ１、Ｔｙｐｅ＝Ｃａｐａｃｉｔｏｒ、Ｖａｌｕｅ＝１０μＦ、Ｉｎｉｔｉａｌ＝１０Ｖを情報として持っている。
【００１２】
前記各素子の配置情報１３は、素子の種類、素子の配置される位置情報（なお、位置情報としては、素子配置開始位置のＸ座標及びＹ座標、素子配置終了位置のＸ座標及びＹ座標、素子配置基準位置のＸ座標及びＹ座標などがある。）、素子を配置する際の方向、素子を配置する際の極性、素子の表示色等の情報からなる。ここで前記位置情報で使用される座標は、回路図を描画する前記仮想空間３の座標である。
【００１３】
例えば、図４に示すように、素子（１）配置情報は、Ｔｙｐｅ＝Ｒｅｓｉｓｔｏｒ、Ｓｔａｒｔ＿Ｐｏｓｉｔｉｏｎ＿Ｘ＝０、Ｓｔａｒｔ＿Ｐｏｓｉｔｉｏｎ＿Ｙ＝１０、Ｅｎｄ＿Ｐｏｓｉｔｉｏｎ＿Ｘ＝１０、Ｅｎｄ＿Ｐｏｓｉｔｉｏｎ＿Ｙ＝１０、Ｏｒｉｇｉｎ＿Ｐｏｓｉｔｉｏｎ＿Ｘ＝２．５、Ｏｒｉｇｉｎ＿Ｐｏｓｉｔｉｏｎ＿Ｙ＝１０、Ｄｉｒｅｃｔｉｏｎ＝Ｎｏｒｍａｌ、Ｐｏｌａｒｉｔｙ＝Ｎｏｒｍａｌ、Ｃｏｌｏｒ＝Ｒｅｄの情報からなる。
【００１４】
前記電気回路を構成する各回路素子の配置情報１３は、回路素子図を、仮想空間３上に仮想的に構成される方形内の所定位置に配置させるように設定されている。同様に、回路素子間を接続する各配線の配置情報１４は、配線図を、仮想空間３上に仮想的に構成される方形内の所定位置に配置させるように設定されている。また、接続端子用配線の配線情報１５は、接続端子図を仮想空間３上に仮想的に構成される方形内の所定位置に配置させるように設定されている。
【００１５】
前記マイクロプロセッサ１は、回路モジュールの回路素子配置情報１１を参照することによって、回路素子と各回路素子を接続する配線と接続端子用配線を、仮想空間上に仮想的に構成される方形内の所定位置に配置する。例えば、図４の素子（１）配置情報をマイクロプロセッサ１が参照した場合、マイクロプロセッサ１は、素子（１）であるＴｙｐｅ＝Ｒｅｓｉｓｔｏｒを表す回路素子図の描画を、位置（０，１０）から開始し、位置（１０，１０）で終了する。
【００１６】
これによって、位置（０，１０）と位置（１０，１０）の間に、素子（１）の回路素子図が配置される。マイクロプロセッサ１は、前記素子間を接続する配線を表す配線図を、素子間を接続する配線の配置情報１４で特定される位置に描画して配置する。また、マイクロプロセッサ１は、前記接続端子用配線を表す接続端子図を、接続端子用配線の配線情報１５で特定される位置に描画して配置する。
【００１７】
仮想空間３上で仮想的に構成される方形は、一辺及びその対辺の長さが、所定の長さの基本長の自然数倍になっている。また、方形の大きさは任意に設定可能で有り、方形の四角のいずれか一つの角を基準位置として、一辺及びその対辺の長さが、基本長の１倍、２倍、３倍等になる。
例えば、回路素子数が多い回路モジュールの場合は、一辺及びその対辺の長さが基本長の２倍である方形の中に前記回路素子が配置されるように、前記回路素子配置情報１１が設定される。一方、回路素子数が少ない回路モジュールの場合は、一辺及びその対辺の長さが基本長である方形の中に前記回路素子が配置されるように、前記回路素子配置情報１１が設定される。
【００１８】
また、接続端子用配線の配線情報１５は、方形の一辺またはその対辺における基本長Ｌの長さ毎に、接続端子用配線の配線端からなる接続端子を所定位置に配置させる設定が可能である。その所定位置は、基本長Ｌの上端から所定長中央に寄った位置（位置Ａ）、または前記基本長Ｌの下端から所定長中央に寄った位置（位置Ｂ）、または前記基本長Ｌの上端または下端（位置Ｃ）である。
【００１９】
図５は、マイクロプロセッサ１が、回路モジュールを使用して仮想空間３上に配置した電気回路図の一例を示している。電気回路図２０は、仮想空間３上に仮想的に構成された方形２３内の所定位置に配置される。この方形２３の一辺２３ａ及びその対辺２３ｂの長さは、所定の長さである基本長Ｌになっている。また、方形２３の左上の角が基準点となっている。この電気回路図２０は、他の電気回路図と接続する接続配線２１、２２を持つ。前記配線２１の接続端子２１ａ及び前記配線２２の接続端子２２ａは、前記対辺２３ｂにおける基本長Ｌの位置Ａ、位置Ｂにそれぞれ配置される。
【００２０】
前記電気回路図２０は、例えば、図６に示すように、交流電源素子２０１、抵抗素子２０２を持つ。交流電源素子２０１と抵抗素子２０２間は配線２０３１、抵抗素子２０２と前記接続端子用配線２１間は配線２０３２、交流電源素子２０１と前記接続端子用配線２２間は配線２０３３で接続される。これらの回路素子及び配線の配置位置は、仮想空間３上に配置された際に、方形２３の所定の位置に配置されるように前記回路素子配置情報に設定されている。なお、この場合、配線２０３２、２０３３を使用せずに配線２１及び２２が直接抵抗素子２０２や交流電源素子２０１と接続するようにしてもよい。
【００２１】
また、図７に示すように、配線２１の接続端子２１ａを対辺２３ｂの位置Ａに配置し、配線２１の一方の配線端２１ｂを抵抗素子２０２に接続するように配線２１を傾斜させてもよい。同様に、配線２２の接続端子２２ａを対辺２３ｂの位置Ｂに配置し、配線２２の一方の配線端２２ｂを配線２０３３に接続するように配線２２を傾斜させてもよい。
【００２２】
図８は、仮想空間３上に配置された回路モジュールの電気回路図の他の例を示している。電気回路図３０は、仮想的に構成された方形３５内の所定位置に配置される。この方形３５の一辺３５ａ及びその対辺３５ｂの長さは基本長Ｌである。また、方形３５の基準位置は、図５の方形２３の基準位置と同じである。電気回路図３０は、接続端子用配線３１、３２、３３、３４を持っている。前記配線３１の接続端子３１ａ及び前記配線３２の接続端子３２ａは、辺３５ａにおける基本長Ｌの位置Ａ、位置Ｂにそれぞれ配置される。また、前記配線３３の接続端子３３ａ及び前記配線３４の接続端子３４ａは、辺３５ｂにおける基本長Ｌの位置Ａ、位置Ｂにそれぞれ配置される。
【００２３】
図９は、仮想空間３上に配置された回路モジュールの電気回路図の他の例を示している。電気回路図４０は、仮想的に構成された方形４３内の所定位置に配置される。方形４３の一辺４３ａ及びその対辺４３ｂの長さは、基本長Ｌである。また、方形４３の基準位置は、図５の方形２３の基準位置と同じである。電気回路図４０は、接続端子用配線４１、４２をもっている。前記配線４１の接続端子４１ａ及び前記配線４２の接続端子４２ａは、辺４３ａにおける基本長Ｌの位置Ａ、位置Ｂにそれぞれ配置される。
【００２４】
図１０は、仮想空間３上に、左端に前記電気回路図２０、中央に前記電気回路図３０、右端に前記電気回路図４０を配置した電気回路図を示す。電気回路図３０の回路素子及び配線及び接続端子用配線は、電気回路図２０の接続端子２１ａ、２２ａと電気回路図３０の接続端子３１ａ、３２ａが接続するように、回路素子配置情報１１に基づく配置位置から、方形２３の横方向の長さ分だけ移動している。さらに、電気回路図４０の回路素子及び配線及び接続端子用配線は、電気回路図４０の接続端子４１ａ、４２ａと電気回路図３０の接続端子３３ａ、３４ａが接続するように、回路素子配置情報１１に基づく配置位置から、方形２３の横方向の長さと方形３５の横方向の長さを足した分だけ移動している。
このように同じサイズの回路図２０と回路図３０と回路図４０は、方形の一辺や対辺において基本長Ｌを基準にして共通な所定位置に接続端子が配置されるため、回路図を移動させるだけで容易に相手の接続端子と接続できる。
【００２５】
図１１は、仮想空間３上に配置された回路モジュールの電気回路図の他の例を示している。電気回路図５０は、仮想的に構成された方形５６内の所定位置に配置される。この方形５６の基準位置は、図５の方形２３の基準位置と同じである。電気回路図５０は、接続端子用配線５１、５２、５３、５４、５５を持っている。前記配線５１の接続端子５１ａは、辺５６ａの上端から１番目の基本長Ｌの位置Ａに配置される。また、配線５２の接続端子５２ａは、辺５６ａの上端から１番目の基本長Ｌの位置Ｂに配置される。また、配線５３の接続端子５３ａは、辺５６ｂの上端から１番目の基本長Ｌの位置Ａに配置される。また、配線５４の接続端子５４ａは、辺５６ａの上端から１番目の基本長Ｌの位置Ｃに配置される。また、配線５５の接続端子５５ａは、辺５６ａの上端から２番目の基本長Ｌの位置Ｂに配置される。
【００２６】
図１２は、仮想空間３上に配置された回路モジュールの電気回路図の他の例を示している。電気回路図７０は、仮想的に構成された方形７４内の所定位置に配置される。この方形７４の一辺７４ａ及びその対辺７４ｂの長さは、基本長Ｌの２倍である。また、方形７４の基準位置は、図５の方形２３の基準位置と同じである。電気回路図７０は、接続端子用配線７１、７２、７３を持っている。前記配線７１の接続端子７１ａは、辺７４ａの上端から１番目の基本長Ｌの位置Ａに配置される。また、配線７２の接続端子７２ａは、辺７４ａの上端から１番目の基本長Ｌの位置Ｃに配置される。また、配線７３の接続端子７３ａは、辺７４ａの上端から２番目の基本長Ｌの位置Ｂに配置される。
【００２７】
図１３は、仮想空間３上に、左端に前記電気回路図２０、中央に前記電気回路図５０、右端に前記電気回路図７０を配置した電気回路図を示す。電気回路図５０の回路素子及び配線及び接続端子用配線は、電気回路図２０の接続端子２１ａ、２２ａと電気回路図５０の接続端子５１ａ、５２ａが接続するように、回路素子配置情報１１に基づく配置位置から電気回路図２０を囲む方形２３の横方向の長さ分だけ移動している。また、電気回路図７０の回路素子及び配線及び接続端子用配線は、電気回路図５０の接続端子５３ａ、５４ａ、５５ａと電気回路図７０の接続端子７１ａ、７２ａ、７３ａが接続するように、回路素子配置情報１１に基づく配置位置から方形２３の横方向の長さと方形５６の横方向の長さを足した分だけ移動している。
【００２８】
このように、サイズが異なる回路図２０と回路図５０でも、方形の一辺や対辺において基本長Ｌを基準にして共通な所定位置に接続端子が配置されるため、回路図を移動させるだけで容易に相手の接続端子と接続できる。
【００２９】
マイクロプロセッサ１は、隣接した回路図の接続端子が接した複数の回路、すなわち、回路図２０と回路図３０と回路図４０、あるいは回路図２０と回路図５０と回路図７０を、一つの回路として認識する。このとき、各回路図において回路素子は固有の名称を有するため、一つの回路と認識しても素子名が重複することはない。
【００３０】
以上のように、図２に示す構成の回路モジュールは、仮想空間３上に仮想的に構成される方形内に回路図が配置されるように配置位置を設定した回路素子配置情報と回路素子パラメータ情報を有する。そして、方形の一辺及び対辺は基本長Ｌの自然数倍の長さを有し、回路素子配置情報は、電気回路図の接続端子を、方形の一辺や対辺上に、基本長Ｌを基準に配置する。そのため、サイズが異なる回路図でも、共通な所定位置に接続端子が配置されるため、容易に各回路図の接続端子を接続でき、一つの回路として合成することができる。
【００３１】
なお、この実施の形態では、接続用の配線の接続端子が位置する方形の辺の長さを基本長Ｌの１倍あるいは２倍にした場合を例として述べたがこれに限定するものではなく、３倍以上の長さのものであっても良い。また、この実施の形態では、電気的に結合する回路図を３個、仮想空間上に配置して一つの回路図を形成するものを例として述べたがこれに限定するものではなく、電気的に結合する回路図を２個あるいは４個以上、仮想空間上に配置して一つの回路図を形成するものであっても良い。
【００３２】
（第２の実施の形態）
なお、この実施の形態においても回路モジュールの構成は図２と同じである。
図１４は、仮想空間３上に配置された回路モジュールの電気回路図の他の例を示している。電気回路図８０は、仮想的に構成された方形８７内の所定位置に配置される。この方形８７の一辺８７ａ及びその対辺８７ｂの長さは、基本長Ｌの２倍である。また、方形８７の基準位置は、図５の方形２３の基準位置と同じである。電気回路図８０は、接続端子用配線８１、８２、８３、８４、８５、８６を持っている。前記配線８１の接続端子８１ａは、辺８７ａの上端から１番目の基本長Ｌの位置Ａに配置される。また、配線８２の接続端子８２ａは、辺８７ａの上端から１番目の基本長Ｌの位置Ｂに配置される。また、配線８３の接続端子８３ａは、辺８７ｂの上端から１番目の基本長Ｌの位置Ａに配置される。また、配線８４の接続端子８４ａは、辺８７ｂの上端から１番目の基本長Ｌの位置Ｂに配置される。また、配線８５の接続端子８５ａは、辺８７ｂの上端から２番目の基本長Ｌの位置Ａに配置される。また、配線８６の接続端子８６ａは、辺８７ｂの上端から２番目の基本長Ｌの位置Ｂに配置される。
【００３３】
図１５は、仮想空間３上に、左端に前記電気回路図２０、中央に前記電気回路図８０、右上段に前記電気回路図４０、右下段に電気回路図４０−１を配置した電気回路図を示す。ここで、電気回路図４０−１は、前記電気回路図４０とは異なる電気回路図であるが端子位置は同じである。
【００３４】
電気回路図８０の回路素子及び配線及び接続端子用配線は、電気回路図２０の接続端子２１ａ、２２ａと電気回路図８０の接続端子８１ａ、８２ａが接続するように、回路素子配置情報１１に基づく配置位置から方形２３の横方向の長さ分だけ移動している。また、右上段の電気回路図４０の回路素子及び配線及び接続端子用配線は、電気回路図８０の接続端子８３ａ、８４ａと電気回路図４０の接続端子４１ａ、４２ａが接続するように、回路素子配置情報１１に基づく配置位置から方形２３の横方向の長さと方形８７の横方向の長さを足した分だけ横方向に移動している。また、右下段の電気回路図４０−１の回路素子及び配線及び接続端子用配線は、電気回路図８０の接続端子８５ａ、８６ａと電気回路図４０−１の接続端子４１−１ａ、４２−１ａが接続するように、回路素子配置情報１１に基づく配置位置から方形２３の横方向の長さと方形８７の横方向の長さを足した分だけ横方向に移動し、さらに、基準長Ｌだけ下方向に移動している。
【００３５】
マイクロプロセッサ１は、隣接した回路図の接続端子が接した複数の回路、すなわち、回路図２０と回路図８０と回路図４０と回路図４０−１を一つの回路として認識する。このとき、各回路図において回路素子は固有の名称を有するため、一つの回路として認識しても素子名が重複することはない。
以上のように、この実施例においても図２に示す構成の回路モジュールの回路素子配置情報は、電気回路の接続端子を、基本長の自然数倍の長さを有する方形の一辺や対辺上に、基本長Ｌを基準に配置する。そのため、サイズが異なる回路図でも、共通な所定位置に接続端子が配置されるため、回路図の接続端子の位置を考慮する必要がなく、サイズが異なる複数の回路図を容易に一つの回路として結合することができる。
【００３６】
（第３の実施の形態）
この実施の形態では、図１６に示すように、回路モジュールとして、回路素子配置情報１１、回路素子パラメータ情報１２の他に、さらに、回路機能情報１６及び回路モジュール名称１７を有するものを使用する。
【００３７】
前記回路機能情報１６は、図１７に示すように、回路モジュールを構成する回路の電気的機能の情報を持っている。すなわち、電気的機能は、電源部、整流平滑部、コンバータ部、負荷部などの電気的機能分類１に大きく分類され、さらに、電気的機能分類１のそれぞれが電気的機能分類２に分類される。このように、回路モジュールは、電気的機能分類１及び電気的機能分類２の機能を有しており、回路機能情報１６にその情報が示される。
【００３８】
電気的機能分類２としては、例えば、電源部は、さらに、直流電源構成１、直流電源構成２、交流電源構成１、交流電源構成２等に分類され、整流平滑部は、さらに、整流平滑構成１、整流平滑構成２等に分類され、コンバータ部は、さらに、フライバック構成１、フライバック構成２、フォワード構成１、フォワード構成２等に分類され、負荷部は、さらに、抵抗負荷構成１、抵抗負荷構成２、モータ負荷構成１、モータ負荷構成２、容量性負荷構成１等に分類される。
このように、電気的機能分類２は回路構成、使用素子、入出力数、電力などの点で電気的機能分類１より詳細な分類になっている。なお、各分類はこれに限定するものではない。
【００３９】
図１８に、回路機能情報として同じコンバータ部−フォワード構成２を持ち、回路素子は位置情報として異なる接続端子位置情報を持つ複数の回路モジュールにおいて、各回路モジュールを特定する回路モジュール名称及び前記接続端子位置を特定する名称の例を示す。
電気回路図１５０の接続端子位置を有する回路モジュールにおける、この接続端子位置を特定する名称を「Ａ」とし、電気回路図１５１の接続端子位置を有する回路モジュールにおける、この接続端子位置を特定する名称を「Ｂ」とし、電気回路図１５２の接続端子位置を有する回路モジュールにおける、この接続端子位置を特定する名称を「Ｃ」とする。
【００４０】
この場合、各回路モジュールの電気的機能は、「コンバータ部」、「フォワード構成２」であるので、「コンバータ部」を示す「Ｃ」、「フォワード構成２」を示す「ＦＷ２」なる文字列を用いると、回路図１５０の接続端子位置を有する回路モジュールは「Ｃ＿ＦＷ２＿Ａ」、回路図１５１の接続端子位置を有する回路モジュールは「Ｃ＿ＦＷ２＿Ｂ」、回路図１５２の接続端子位置を有する回路モジュールは「Ｃ＿ＦＷ２＿Ｃ」となり、各回路モジュールを特定する名称を得ることができる。
【００４１】
なお、ここでは名称に電気的機能分類１であるコンバータ部を示す「Ｃ」を使用しているが、電気的機能分類２のみで回路モジュールの電気的機能を特定できる場合は特に使用する必要はない。また、名称に文字列を使用しているがその並びや文字に限定はなく、また、必ずしも文字列である必要もない。
このように、各回路モジュールの電気的機能毎に、それぞれ接続端子位置から回路モジュールを特定することが可能となる。
【００４２】
図１９は、接続端子位置を特定する名称の他の例を示す。
この例では、方形の左辺を基本長Ｌ毎に区切り、基本長Ｌに接続端子が配置されている場合を入力と見なし、入力を示す文字「Ｉ」を回路モジュールの名称に使用する。また、方形の右辺を基本長Ｌ毎に区切り、基本長Ｌに接続端子が配置されている場合を出力と見なし、出力を示す文字「Ｏ」を回路モジュールの名称に使用する。また、基本長Ｌに接続端子が２個は位置されている場合を１対として「１」を使用し、配置されていない場合は「０」を使用する。
【００４３】
電気回路図１６０においては、方形１６１の左辺及び右辺は基本長Ｌである。左辺における基本長Ｌには接続端子が２個配置され、右辺における基本長Ｌには接続端子が２個配置されるので、接続端子位置を特定する回路モジュールの名称は「Ｉ１Ｏ１」となる。
【００４４】
電気回路図１７０においては、方形１７１の左辺及び右辺は基本長Ｌの３倍である。左辺の上端から１番目及び２番目の基本長Ｌには、それぞれ接続端子が２個配置されている。また、左辺の上端から３番目の基本長Ｌには接続端子が配置されていない。また、右辺の上端から１番目及び２番目及び３番目の基本長Ｌには、それぞれ接続端子が２個配置されている。従って、接続端子位置を特定する回路モジュールの名称は「Ｉ１１０Ｏ１１１」となる。
【００４５】
電気回路図１８０においては、方形１８１の左辺及び右辺は基本長Ｌの４倍である。左辺の上端から１番目及び２番目及び４番目の基本長Ｌには、それぞれ接続端子が２個配置されている。また、左辺の上端から３番目の基本長Ｌには接続端子が配置されていない。また、右辺の上端から１番目及び３番目の基本長Ｌには、それぞれ接続端子が２個配置されている。また、右辺の上端から２番目及び４番目の基本長Ｌには接続端子が配置されていない。従って、接続端子位置を特定する回路モジュールの名称は「Ｉ１１０１Ｏ１０１０」となる。
【００４６】
このような接続端子位置を特定する名称を前述した電気的機能がコンバータ部−フォワード構成２を持つ回路モジュールに適用すると、回路図１６０の場合は、「Ｃ＿ＦＷ２＿Ｉ１Ｏ１」となり、回路図１７０の場合は、「Ｃ＿ＦＷ２＿Ｉ１１ＯＯ１１１」となり、回路図１８０の場合は、「Ｃ＿ＦＷ２＿Ｉ１１０１Ｏ１０１０」となる。
なお、上記では接続端子子位置を特定する名称として２進法を使用したが、１６進法を使用してもよい。
【００４７】
以上のように、仮想空間に構成される仮想的な方形の中に回路図が配置され、更に接続端子が、方形の一辺またはその対辺上において基本長を基準とした長さ毎に所定の位置に配置される回路モジュールでは、接続端子の配置位置を特定する名称を特定する命名ルールを採用することで、あらゆる接続端子の配置位置を明確に特定することが可能となる。従って、電気的機能毎に接続端子の配置位置を特定する名称を設定する必要はない。また、基本長Ｌを基準とした長さ間に全ての接続端子の有無が名称に含まれる。すなわち、方形における接続端子が配置される辺の長さが名称に含まれる。
【００４８】
ここで、図１６の回路モジュールにおける回路素子パラメータ情報１２に含まれる素子パラメータついて考えると、素子パラメータは、固有素子名、素子種類、素子値、素子初期値等から構成されるが、このうち、固有素子名は、回路モジュール毎に重複しないように予め設定されている。そこで、固有素子名に回路モジュールが持つ、電気的機能とその接続端子位置から特定可能な名称を含むように設定する。
【００４９】
回路モジュールは、このような回路モジュールの名称を有する固有素子名を持つことで、回路認識プログラム等により複数の回路図が電気的に結合され、一つの回路図として認識された場合であっても、素子名が重複する問題は発生せず、かつその素子を容易に認識、指定可能である。
【００５０】
このように、図１６に示す構成の回路モジュールを使用することで、回路モジュールを使用あるいは呼び出す際に、電気的機能と接続端子位置を指定するだけで、固有の回路モジュールを選択することが容易に可能で有り、また、その名称から接続可能な回路モジュールを想定することができる。
また、基本長を基準とした長さ間の全ての接続端子の有無が名称に含まれる場合、仮想空間に仮想的に構成される方形において接続端子が配置される辺の長さを容易に認識することが可能となり、接続可能な回路モジュールをより容易に想定することができる。
【００５１】
また、回路素子パラメータ情報に含まれ素子パラメータの構成要素である固有素子名に回路モジュールが持つ電気的機能とその接続端子位置から特定可能な名称を設定または付加することにより、回路認識プログラム等により複数の回路図が電気的に結合され、一つの回路図として認識された場合であってもその素子を容易に認識、指定可能となり、回路シミュレーションを行う際などの利便性を向上させることができる。
【００５２】
（第４の実施の形態）
この実施の形態では、図２０に示すように、回路モジュールは、回路サイズ情報１８を持つ。
前記回路サイズ情報１８は、図２１に示すような仮想空間３上に配置された電気回路図１９０を囲む方形１９１を規定する２辺、すなわち、方形１９１の横の長さｘ１と縦の長さｙ１を情報として持つ。
【００５３】
前記電気回路図１９０は、接続端子用配線１９２、１９３、１９４、１９５、１９６、１９７を持っており、仮想空間３上に仮想的に構成された方形１９１内の所定位置に配置される。前記方形１９１の一辺１９１ａ及びその対辺１９１ｂの長さは、基本長Ｌの２倍になっている。また、方形１９１の左上の角が基準位置となっている。
【００５４】
前記配線１９２の接続端子１９２ａは、辺１９１ａにおける基本長Ｌの位置Ａに、前記配線１９３の接続端子１９３ａは、辺１９１ａにおける基本長Ｌの位置Ｂに、前記配線１９４の接続端子１９４ａは、辺１９１ｂの上端から１番目の基本長Ｌの位置Ａに、前記配線１９５の接続端子１９５ａは、辺１９１ｂの上端から１番目の基本長Ｌの位置Ｂに、前記配線１９６の接続端子１９６ａは、辺１９１ｂの上端から２番目の基本長Ｌの位置Ａに、前記配線１９７の接続端子１９７ａは、辺１９１ｂの上端から２番目の基本長Ｌの位置Ｂにそれぞれ配置される。
【００５５】
また、仮想的に構成される方形１９１は、横方向の長さｘ１及び縦方向の長さｙ１によって大きさが示されている。
【００５６】
図２２は、仮想空間３上に配置された回路モジュールの電気回路図の他の例を示している。電気回路図２１０は、接続端子用配線２１１、２１２を持っており、仮想的に構成される方形２１３内の所定位置に配置される。この方形２１３の一辺２１３ａ及びその対辺２１３ｂの長さは、基本長Ｌである。また、方形２１３の基準位置は、図２１の方形１９１の基準位置と同じである。また、方形２１３は接続端子が配置されている辺の長さである縦方向長さｙ２と横方向長さｘ２で大きさが規定されている。前記配線２１１の接続端子２１１ａは、辺２１３ｂにおける基本長Ｌの位置Ａに、前記配線２１２の接続端子２１２ａは、辺２１３ｂにおける基本長Ｌの位置Ｂにそれぞれ配置される。
【００５７】
図２３は、仮想空間３上に、左側に電気回路図２１０、右側に電気回路図１９０を配置した電気回路図を示す。電気回路図１９０の回路素子及び配線及び接続端子用配線は、電気回路図２１０の接続端子２１１ａ、２１２ａと電気回路図１９０の接続端子１９２ａ、１９３ａが接続するように、回路素子配置情報１１に基づく配置位置からｘ２だけ横方向に移動している。
【００５８】
図２４は、仮想空間３上に配置された電気回路図２１０と電気回路図１９０に加えて、右上段に電気回路図２３０と右下段に電気回路図２４０を配置した電気回路図を示す。前記電気回路図２３０は、接続端子用配線２３１、２３２を持っており、仮想的に構成される方形２３３内の所定位置に配置される。この方形２３３の一辺２３３ａ及びその対辺２３３ｂの長さは、基本長Ｌである。また、方形２３３は接続端子が配置されている辺の長さである縦方向長さｙ３と横方向長さｘ３で大きさが規定されている。前記接続端子用配線２３１の接続端子２３１ａは、辺２３３ａにおける基本長Ｌの位置Ａに、前記接続端子用配線２３２の接続端子２３２ａは、辺２３３ａにおける基本長Ｌの位置Ｂにそれぞれ配置される。
【００５９】
また、前記電気回路図２４０は、接続端子用配線２４１、２４２を持っており、仮想的に構成される方形２４３内の所定位置に配置される。この方形２４３の一辺２４３ａ及びその対辺２４３ｂの長さは、基本長Ｌである。また、方形２４３は接続端子が配置されている辺の長さである縦方向長さｙ４と横方向長さｘ４で大きさが規定されている。前記接続端子用配線２４１の接続端子２４１ａは、辺２４３ａにおける基本長Ｌの位置Ａに、前記接続端子用配線２４２の接続端子２４２ａは、辺２４３ａにおける基本長Ｌの位置Ｂにそれぞれ配置される。
【００６０】
電気回路図２３０の回路素子及び配線及び接続端子用配線は、電気回路図１９０の接続端子１９４ａ、１９５ａと電気回路図２３０の接続端子２３１ａ、２３２ａが接続するように、回路素子配置情報１１に基づく配置位置からｘ２とｘ１を足した長さだけ横方向に移動している。電気回路図２４０の回路素子及び配線及び接続端子用配線は、電気回路図１９０の接続端子１９６ａ、１９７ａと電気回路図２４０の接続端子２４１ａ、２４２ａが接続するように、回路素子配置情報１１に基づく配置位置からｘ２とｘ１を足した長さだけ横方向に移動し、更に、ｙ３だけ下方向に移動している。
【００６１】
このように、図２０に示す構成の回路モジュールを使用することで、お互いに接続可能な複数の回路モジュールを仮想空間３に回路図として配置する際、回路モジュールは仮想的に構成される方形を規定する２辺の長さを回路サイズ情報１８として有しているので、回路図の配置位置を予め知ることが可能である。このことは、特に複数の回路図を自動的に一つの回路図として合成する際に非常に有効である。
【００６２】
（第５の実施の形態）
この実施の形態では、図２５に示すように、回路モジュールとして、回路素子配置情報１１、回路素子パラメータ情報１２の他に、さらに、属性として回路機能別カテゴリ２５１と端子レイアウト別カテゴリを有するものを使用する。
【００６３】
前記回路機能別カテゴリ２５１は、回路機能を有し、回路機能には入力電源部、整流平滑部、コンバータ部、負荷部等がある。そして、例えば、ある回路機能の分類の１つである入力電源部を例に取ると、カテゴリとして、図２６に示すように、直流電源１、直流電源２、交流電源１等の種類を持っている。
前記端子レイアウト別カテゴリは、図２７に示すように、端子レイアウト１，２，３，…の種類を持っている。
【００６４】
図２５に示した構成の回路モジュールの各要素をすべて満たすように用意する。例えば、入力電源部カテゴリ種類を例に取ると、図２８に示すようにマトリックス状に表わすことができる。すなわち、直流電源１、直流電源２、交流電源１等の種類毎にそれぞれ端子レイアウト１，２，３，…の種類が有る。
【００６５】
このように、回路機能別カテゴリの数と端子レイアウト別カテゴリの数で作られるマトリックス状の各要素を満たすように回路モジュールを用意することで、ある回路機能においてカテゴリが異なる回路モジュールや端子レイアウトの異なる回路モジュールを容易に選択することができる。また、ある回路機能において、全てのカテゴリ、端子レイアウトが用意されているので、回路モジュールの差し替えが可能になる。
【００６６】
これは回路モジュールを仮想空間上に回路図として配置した場合、回路認識プログラム等により複数の回路図を一つの回路図として認識させる以前に回路図を変更または修正する場合に非常に有効である。
なお、ここでは、回路機能として、入力電源部、整流平滑部、コンバータ部、負荷部を例として述べたがこれに限定されないのは勿論である。また、拡張や縮小も自由にできる。
【００６７】
【発明の効果】
以上詳述したように本発明によれば、複数組み合わせて回路シミュレーションを実行する際に使用されもので、サイズが異なる場合にも対処できて汎用性に優れ、しかも、回路を容易に作成することを可能にする回路モジュールを提供できるものである。
【図面の簡単な説明】
【図１】本発明の、第１の実施の形態を示す全体のブロック図。
【図２】同実施の形態における回路モジュールの構成を示す図。
【図３】図２に示す回路モジュールにおける回路素子パラメータ情報の例を示す図。
【図４】図２に示す回路モジュールにおける素子配置情報の例を示す図。
【図５】同実施の形態の仮想空間上に配置された電気回路図の一例を示す図。
【図６】仮想空間上に配置される電気回路図の具体的な一例を示す図。
【図７】仮想空間上に配置される電気回路図の具体的な他の例を示す図。
【図８】同実施の形態の仮想空間上に配置された電気回路図の他の例を示す図。
【図９】同実施の形態の仮想空間上に配置された電気回路図の他の例を示す図。
【図１０】同実施の形態の仮想空間上に複数の電気回路図を配置した場合の一例を示す図。
【図１１】同実施の形態の仮想空間上に配置された電気回路図の他の例を示す図。
【図１２】同実施の形態の仮想空間上に配置された電気回路図の他の例を示す図。
【図１３】同実施の形態の仮想空間上に複数の電気回路図を配置した場合の他の例を示す図。
【図１４】本発明の、第２の実施の形態において仮想空間上に配置された電気回路図の一例を示す図。
【図１５】同実施の形態の仮想空間上に複数の電気回路図を配置した場合の一例を示す図。
【図１６】本発明の、第３の実施の形態における回路モジュールの構成を示す図。
【図１７】同実施の形態における回路機能情報の構成を示す図。
【図１８】同実施の形態の電気的機能情報に対する回路モジュール及び接続端子子位置を特定する名称の一例を示す図。
【図１９】同実施の形態の電気的機能情報に対する回路モジュール及び接続端子子位置を特定する名称の他の例を示す図。
【図２０】本発明の、第４の実施の形態における回路モジュールの構成を示す図。
【図２１】同実施の形態の仮想空間上に配置された電気回路図の一例を示すとともに回路サイズ情報の概念を説明するための図。
【図２２】同実施の形態の仮想空間上に配置された電気回路図の他の例を示す図。
【図２３】同実施の形態の仮想空間上に複数の電気回路図を配置した場合の一例を示す図。
【図２４】同実施の形態の仮想空間上に複数の電気回路図を配置した場合の他の例を示す図。
【図２５】本発明の、第５の実施の形態における回路モジュールの構成を示す図。
【図２６】同実施の形態における回路機能の１つである入力電源部カテゴリの種類例を示す図。
【図２７】同実施の形態における端子レイアウト別カテゴリの種類例を示す図。
【図２８】同実施の形態において用意される入力電源部カテゴリにおける回路モジュールの種類をマトリックス状に示した図。
【符号の説明】
２…回路モジュールライブラリ、３…仮想空間、１１…回路素子配置情報、１２…回路素子パラメータ情報、２０…電気回路図、２１，２２…配線、２３…方形、Ｌ…基本長。
【図１】
2004220528.tif 000003
【図２】
2004220528.tif 000004
【図３】
2004220528.tif 000005
【図４】
2004220528.tif 000006
【図５】
2004220528.tif 000007
【図６】
2004220528.tif 000008
【図７】
2004220528.tif 000009
【図８】
2004220528.tif 000010
【図９】
2004220528.tif 000011
【図１０】
2004220528.tif 000012
【図１１】
2004220528.tif 000013
【図１２】
2004220528.tif 000014
【図１３】
2004220528.tif 000015
【図１４】
2004220528.tif 000016
【図１５】
2004220528.tif 000017
【図１６】
2004220528.tif 000018
【図１７】
2004220528.tif 000019
【図１８】
2004220528.tif 000020
【図１９】
2004220528.tif 000021
【図２０】
2004220528.tif 000022
【図２１】
2004220528.tif 000023
【図２２】
2004220528.tif 000024
【図２３】
2004220528.tif 000025
【図２４】
2004220528.tif 000026
【図２５】
2004220528.tif 000027
【図２６】
2004220528.tif 000028
【図２７】
2004220528.tif 000029
【図２８】
2004220528.tif 000030