(57)【要約】【課題】基板上に複数対の素子電極２，３をドライエッチング処理を用いて形成した後、該各対の素子電極間２，３に跨る導電性薄膜４を形成し、該導電性薄膜４に通電処理を施して電子放出部５を形成し、さらに有機物質のガスの存在下で前記各対の素子電極間２，３に電圧を印加する活性化処理を施す電子源基板の製造方法において、活性化促進層１ｂを備えた複合基板１を用い、電子放出量に優れ、しかも経時的な素子電流の増加を生じにくい電子放出素子を備えた電子源基板を容易に製造することができるようにする。【解決手段】素子電極２，３の形成後導電性薄膜４形成前に、上記活性化促進層４の表面を更新する表面更新処理を施す。【選択図】　　　図２
2004119095.tif 000002
【特許請求の範囲】
【請求項１】
基板上に複数対の素子電極をドライエッチング処理を用いて形成した後、該各対の素子電極間に跨る導電性薄膜を形成し、該導電性薄膜に通電処理を施して電子放出部を形成し、さらに有機物質のガスの存在下で前記各対の素子電極間に電圧を印加する活性化処理を施す電子源基板の製造方法において、
基板として、基板ベース上に活性化促進層を形成した複合基板を用い、素子電極形成後導電性薄膜形成前に、上記活性化促進層の表面を更新する表面更新処理を施すことを特徴とする電子源基板の製造方法。
【請求項２】
基板上に複数対の素子電極をドライエッチング処理を用いて形成した後、該各対の素子電極間に跨る導電性薄膜を形成し、該導電性薄膜に通電処理を施して電子放出部を形成し、さらに有機物質のガスの存在下で前記各対の素子電極間に電圧を印加する活性化処理を施す電子源基板の製造方法において、
基板として、基板ベース上に活性化促進層と保護層を順次形成した複合基板を用い、素子電極形成後導電性薄膜形成前に、上記保護層を除去する表面更新処理を施すことを特徴とする電子源基板の製造方法。
【請求項３】
前記保護層が厚さ５０ｎｍ以上のシリカ層であることを特徴とする請求項２に記載の電子源基板の製造方法。
【請求項４】
前記保護層が厚さ２０ｎｍ以上のシリコンチッ化層であることを特徴とする請求項２に記載の電子源基板の製造方法。
【請求項５】
前記表面更新処理工程がウエットエッチング処理であることを特徴とする請求項１〜４のいずれか１項に記載の電子源基板の製造方法。
【請求項６】
前記活性化促進層がシリカ層であることを特徴とする請求項１〜５のいずれか１項に記載の電子源基板の製造方法。
【請求項７】
前記活性化促進層がリンをドープしたシリカ層であることを特徴とする請求項１〜６のいずれか１項に記載の電子源基板の製造方法。
【請求項８】
前記表面更新処理後の活性化促進層の厚さが５００ｎｍ以上であることを特徴とする請求項６または７に記載の電子源基板の製造方法。
【請求項９】
前記基板ベースがナトリウムを含有するガラス材料であることを特徴とする請求項６〜８のいずれか１項に記載の電子源基板の製造方法。
【請求項１０】
前記ナトリウムを含有するガラス材料がソーダライムガラスであることを特徴とする請求項９に記載の電子源基板の製造方法。
【請求項１１】
前記導電性薄膜がＰｄ、ＰｄＯまたはこれらのの混合物であることを特徴とする請求項１〜１０のいずれか１項に記載の電子源基板の製造方法。
【請求項１２】
前記保護層が、前記活性化促進層とのエッチングレートの選択比で２倍以上大きく、かつ該保護層の方がエッチングレートが早いことを特徴とする請求項２〜４のいずれか１項に記載の電子源基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上に複数の冷陰極素子を設けた電子源基板の製造方法に関する。さらに詳しくは、一対の素子電極間に電子放出部を有する導電性薄膜を設けた電子放出素子を複数基板上に設けた電子源基板の製造方法に関する。
【０００２】
【従来の技術】
従来、例えば平面型の電子線表示パネルなどとして使用される電子源基板の製造方法としては、基板上に複数対の素子電極を形成した後、該各対の素子電極間に跨る導電性薄膜を形成し、該導電性薄膜にフォーミグと呼ばれる通電処理を施して電子放出部を形成し、さらに有機ガスの存在下で前記各対の素子電極間に電圧を印加する活性化処理を施す方法が知られている（例えば特許文献１参照）。
【０００３】
上記フォーミングは、導電性薄膜の両端に直流電圧あるいは非常にゆっくりとした昇電圧、例えば１Ｖ／分程度を印加通電し、導電性薄膜を局所的に破壊、変形もしくは変質せしめ、亀裂状部位を形成する処理である。このフォーミングを施した後に導電性薄膜の両端に電圧を印加すると、フォーミングにより形成された亀裂状部位または亀裂状部位近傍から電子を放出させることができる。このとき、電子の放出する部位を電子放出部と呼ぶ。
【０００４】
上記活性化処理は、上記フォーミングによって形成された電子放出素子の電子放出特性を向上させる処理で、有機物質のガスが存在する雰囲気下で、フォーミングと同様に、各対の素子電極間にパルス電圧の印加を繰り返すことで行うことができ、雰囲気中に存在する有機ガスから、炭素あるいは炭素化合物が電子放出素子上に堆積し、素子電流（電子として放出されずに素子電極間に流れる電流）、放出電流（電子として放出される電流）が著しく増加する。
【０００５】
また、上記電子源基板の製造に際し、電子放出素子を形成するベース基板の表面に活性化処理の進行に好ましい活性化促進層を設けた積層基板を用い、導電性薄膜の直下にあたる基板面に上記活性化促進層を位置させた状態で活性化処理施すことで、活性化が良好に進行し、電子源基板における各電子放出素子の電子放出量を増大させることができることも知られている（例えば、特許文献２〜４参照）。
【０００６】
【特許文献１】
特開平７−２３５２５５号公報
【特許文献２】
特開平９−２９３４４８号公報
【特許文献３】
特開２０００−２５１６２９号公報
【特許文献４】
特開２０００−２５１６４３号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の積層基板を用いた方法を大面積の電子源基板の製造に応用した場合、活性化後の電子放出素子の特性として、低電圧で駆動した際に予期せぬ素子電流が流れる場合があることを発見した。この予期せぬ素子電流の発生原因は必ずしも明らかでないが、本発明者らは次のように推測している。
【０００８】
大面積の電子源基板製造する場合、製造コストの低減などの目的で、素子電極、配線電極などを安価でかつ大面積に対してパターン精度が高い手法で形成することが望まれる。また、その材料も、様々な熱プロセスなどを経ても必要な特性を維持できる、例えば抵抗値変化の少ない材料であることが求められる。
【０００９】
上記のような由から、素子電極に例えば白金（Ｐｔ）を用いる場合がある。この場合、素子電極のパターニングにおける余分な白金（Ｐｔ）の除去は、ウエットエッチングでは処理することができないため、通常、例えばアルゴンイオンを用いたミリング処理などのドライエッチング処理により行われる。このドライエッチング処理によって素子電極の不要部分を取り除いた場合、不要部分の除去に伴って露出する活性化促進層表面がドライエッチング処理によるダメージを受けてしまうことが避けられない。このダメージが、前記予期せぬ素子電流を発生させる原因であると考えられる。
【００１０】
図８は、積層基板を用いると共にミリング処理で素子電極を形成する従来の製造方法によって得られた電子源基板における電子放出素子の駆動初期および駆動１００００分後のＩ−Ｖ（電流−電圧）特性である。図８から分かるように、特に低電圧側の領域での電流の増加が見られる。
【００１１】
駆動中の電子放出素子の特性の中で、低電圧側の電流値が増加することは、特に大画面ディスプレのデバイスとして用いるには不都合である。すなわち、このような電子放出素子を複数備えた電子源基板では、ある電子放出素子により画素を点灯しているときに、そこに並列に接続される消灯画素に対応する電子放出素子のＯＦＦ電流分が増大することを意味し、そのため、電子放出素子の駆動をコントロールする駆動ＩＣの許容電流値を超えてしまい、駆動ＩＣの負担が大きくなってしまう。
【００１２】
本発明は、上記従来の問題点に鑑みてなされたもので、活性化促進層を備えた積層基板を用い、電子放出量に優れ、しかも経時的な素子電流の増加を生じにくい電子放出素子を備えた電子源基板を容易に製造することができるようにし、良好な画像を長時間に亘って保持することができる大画面の平面型電子線表示パネルを実現できるようにすること目的とする。
【００１３】
【課題を解決するための手段】
上記目的のために、本発明の第１は、基板上に複数対の素子電極をドライエッチング処理を用いて形成した後、該各対の素子電極間に跨る導電性薄膜を形成し、該導電性薄膜に通電処理を施して電子放出部を形成し、さらに有機物質のガスの存在下で前記各対の素子電極間に電圧を印加する活性化処理を施す電子源基板の製造方法において、基板として、基板ベース上に活性化促進層を形成した複合基板を用い、素子電極形成後導電性薄膜形成前に、上記活性化促進層の表面を更新する表面更新処理を施すことを特徴とする電子源基板の製造方法を提供するものである。
【００１４】
また、本発明の第２は、基板上に複数対の素子電極をドライエッチング処理を用いて形成した後、該各対の素子電極間に跨る導電性薄膜を形成し、該導電性薄膜に通電処理を施して電子放出部を形成し、さらに有機物質のガスの存在下で前記各対の素子電極間に電圧を印加する活性化処理を施す電子源基板の製造方法において、基板として、基板ベース上に活性化促進層と保護層を順次形成した複合基板を用い、素子電極形成後導電性薄膜形成前に、上記保護層を除去する表面更新処理を施すことを特徴とする電子源基板の製造方法を提供するものである。
【００１５】
上記本発明の第２は、前記保護層が厚さ５０ｎｍ以上のシリカ層であること、
前記保護層が厚さ２０ｎｍ以上のシリコンチッ化層であること
をその好ましい態様として含むものである。
【００１６】
また、上記本発明の第１と第２は、前記表面更新処理工程がウエットエッチング処理であること、
前記活性化促進層がシリカ層であること、
前記活性化促進層がリンをドープしたシリカ層であること、
前記表面更新処理後の活性化促進層の厚さが５００ｎｍ以上であること、
前記基板ベースがナトリウムを含有するガラス材料であること、
前記ナトリウムを含有するガラス材料がソーダライムガラスであること、
前記導電性薄膜がＰｄ、ＰｄＯまたはこれらの混合物であること、
前記保護層が、前記活性化促進層とのエッチングレートの選択比で２倍以上大きく、かつ該保護層の方がエッチングレートが早いこと、
をその好ましい態様して含むものである。
【００１７】
【発明の実施の形態】
以下、図面に基づいて本発明をさらに説明する。
【００１８】
（１）本発明の第１の例
まず、電子放出素子を作り込む基板として、基板ベースの表面に活性化促進層だけを積層した複合基板を用いる本発明の第１の例について説明する。
【００１９】
図１は本発明の製造方法で製造される電子源基板の一例を示す平面図、図２は本発明の第１の例による図１のＡ−Ａ部分の製造過程を示す説明図である。
【００２０】
図１および図２において、１は複合基板、１ａは基板ベース、１ｂは活性化促進層、２，３は素子電極、４は導電性薄膜、５は電子放出部、６，７はそれぞれ素子電極２，３に接続されたＸ方向配線とＹ方向配線、８はＸ方向配線６とＹ方向配線７を電気的に絶縁するための層間絶縁層である。
【００２１】
本発明の第１の例では、図２（ａ）に示されるように、電子放出素子を作り込む基板として、基板ベース１ａの表面に活性化促進層１ｂ積層した複合基板１を用いる。
【００２２】
上記基板ベース１ａとしては、例えばガラス、セラミックスなど、耐熱性、機械的強、電気的絶縁性に優れる材料の板材を用いことができるが、大形のものを安価に大量生産しやすいことから、ナトリウムを含有するガラスが好ましく、中でも一般に青板ガラスと呼ばれるソーダライムガラスまたはソーダライムガラス中に含有されるナトリウムを一部カリウムに置換して歪み点を上昇させた高歪み点ガラスが好ましい。
【００２３】
活性化促進層１ｂは、後述する活性化処理時に、活性化の速度を早めたり、活性化による放出電子量の増大などをもたらす層で、例えばシリカ、リンをドープしたシリカを挙げることができる。このシリカまたはリンをドープしたシリカを活性化促進層１ｂとすると、活性化が促進されるだけでなく、上記のようなナトリウムを含む材料で基板ベース１ａを構成した場合に、基板ベース１ａから電子放出素子（特に導電性薄膜４）へナトリウムが拡散することによる電子放出特性の低下を防止することができると共に、電子放出素子の発熱が基板ベース１ａに伝わりにくくすることによる基板ベース１ｂの保護を図ることができる。また、特にリンをドープしたシリカで活性化促進層１ｂを構成すると、シリカのみの活性化促進層よりもナトリウムの拡散を抑制できるという利益を得ることができる。
【００２４】
ここでシリカとは、ＳｉＯ２、ＳｉＯ、またはその混合物を意味する。このシリカまたはリンをドープしたシリカで活性化促進層１ｂを構成する場合、後述する表面更新処理後の活性化促進層の厚さを５００ｎｍ以上としておくと、上記ナトリウムの拡散防止が確実となるので好ましい。
【００２５】
上記活性化促進層１ｂの形成は、例えば真空蒸着法、スパッタ法、電子ビーム蒸着法、プラズマＣＶＤ法などの真空成膜手法による他、有機金属化合物を含有する塗布材を塗布した後焼成し、有機成分を除去し、金属または金属化合物被膜を形成することで行うことも可能である。
【００２６】
本発明の第１の例においては、上記基板ベース１ａの表面に活性化促進層１ｂを積層した複合基板１を用い、まず、図２（ｂ）に示されるように、相対向する複数対の素子電極２，３を活性化促進層１ｂ上に形成する。この素子電極２，３の構成材料としては、以後の熱処理工程を経ても安定した導電性を維持できるものが好ましい。具体的には、金、白金またはこれらを含有する合金が好ましい。
【００２７】
素子電極２，３の形成は、電極構成材料を活性化促進層１ｂ上に成膜した後、所要の電極パターンにパターニングすることで行うことができる。
【００２８】
電極構成材料の成膜は、真空蒸着法、スパッタ法、プラズマＣＶＤ法などの真空成膜手法による他、有機金属化合物を含有する塗布材を塗布した後焼成し、有機成分を除去し、金属被膜を形成することで行うこともできる。
【００２９】
成膜された電極構成材料のパターニングは、所要の素子電極２，３の形状に沿ったマスクをフォトリソグラフィ手法により形成した後、ドライエッチング処理を施し、素子電極２，３部分以外の領域の電極材料を除去することで行われる。ドライエッチング処理とは、エッチング液を使用しないパターニング処理をいい、具体的には、例えばプラズマエッチング処理、スパッタエッチング、イオンビームエッチングなどが挙げられる。
【００３０】
ところで、上記ドライエッチング処理によって不要な電極構成材料を除去する際に、処理に伴って露出する活性化促進層１ｂの表面がダメージを受ける。例えばアルゴンイオンを用いたミリング処理の場合、アルゴンイオンによるダメージを受けることになる。特に素子電極２，３間に露出する活性化促進層１ｂは、後述する導電性薄膜４の付設面であり、この導電性薄膜４に電子放出部５が形成されることから、当該領域の活性化促進層１ｂの表面状態は以後の処理や得られる電子放出素子の特性に影響を及ぼしやすい。
【００３１】
そこで、図２（ｃ）に示されるように、活性化促進層１ｂに、活性化促進層１ｂの表面を更新する表面更新処理を施す。すなわち、上記ドライエッチング処理のダメージを受けた活性化促進層１ｂの表面を除去し、これに代えて、ダメージを受けていない、結晶構造の整った新たな面を露出させる。
【００３２】
表面更新処理は、例えばウエットエッチング処理によって行うことができる。具体的には、例えば活性化促進層１ｂがシリカで構成されている場合、バッファードフッ酸（ＢＨＦ）溶液をエッチング液として用いたウエットエッチングにより行うことができる。また、表面更新処理は、最小限素子電極２，３間の領域に対して施せば足るが、露出した活性化促進層１ｂの全領域に対して施すことで、マスキングの手間を省略することもできる。
【００３３】
上記表面更新処理後、図１および図２（ｄ）に示されるＸ方向配線６、Ｙ方向配線７および層間絶縁層８を形成する。
【００３４】
Ｘ方向およびＹ方向配線６，７は、図１に示すように、各対の素子電極２，３間に給電するためのものである。ｍ本のＸ方向配線７は、ＤＸ１，ＤＸ２、…、ＤＸｍ、ｎ本のＹ方向配線６は、ＤＹ１、ＤＹ２、…、ＤＹｎからなり、それぞれ各対の素子電極２，３間にほぼ均等な電圧が供給されるように、材料、膜厚、配線幅などが設計される（ｍ、ｎは、共に正の整数）。これらｍ本のＸ方向配線６とｎ本のＹ方向配線７の間には、層間絶縁層８が設置され、電気的に分離されて、マトリクス配線を構成する。
【００３５】
Ｘ方向およびＹ方向配線６，７としては、熱処理工程を経ても安定した導電性を有する金属が好ましいが、特に、大面積の電子源基板を安価に形成できる印刷法が適用できるものが望ましい。金属ぺーストをスクリーン印刷によってパターン形成し、熱処理して得られる金属膜は、数ミクロン以上の厚膜の抵抗が小さい配線を大面積に形成するのに適しているため、印刷可能な金属ペーストが比較的安価に得られるＡｇ、Ｃｕ、Ａｕのペースト、すなわち、それを熱処理して得られるＡｇ、Ｃｕ、Ａｕが好ましく用いられる。また、これらの金属ペーストを混合したものや、例えば、Ｐｂを含有したＡｇペーストなどを用いてもよい。なお、Ｘ方向およびＹ方向配線６，７は、形成後の熱処理工程の条件によっては、表面の酸化による抵抗値上昇があまり顕著にならない場合もあるので、そのような場合は酸化しやすいＡｌを用いることもできる。
【００３６】
層間絶縁層８の形状、材料、膜厚、製法は、Ｘ方向配線６とＹ方向配線７の交差部の電位差に耐え得るように適宜設定できるが、配線同様、印刷法により形成できるものが好ましく、例えばガラスペーストをスクリーン印刷などの印刷手法により印刷し、乾燥後焼成することで得られるガラスの厚膜層などを好ましく用いることができる。なお、層間絶縁層８に十分な絶縁性を付与するために膜厚を厚くしたい場合は、上記印刷、焼成を所望の回数繰り返すこともできる。
【００３７】
図１に示した構成、すなわちマトリクス配置の構成において、Ｘ方向配線６には、行列状に形成される電子放出素子の行を選択するための走査信号を印加する不図示の走査信号印加手段が接続され、Ｙ方向配線７には、電子放出素子の各列を入力信号に応じて変調するための不図示の変調信号発生手段が接続される。各対の素子電極２，３間に印加される駆動電圧は、当該電子放出素子に印加される走査信号と変調信号の差電圧として供給され、形成される電子放出素子の非線形特性を利用することで、単純なマトリクス配線を用いて、電子放出素子を個別に選択し、独立に駆動可能とすることができる。
【００３８】
以上の工程により、素子電極２，３がＸ方向およびＹ方向配線６，７によってマトリクス状に結線された基板が形成できる。
【００３９】
次いで、各対の素子電極２，３間に跨る導電性薄膜４を形成する。素子電極２，３間には活性化促進層１ｂが露出しているが、前述した表面更新処理を経ていることから、導電性薄膜４は、素子電極２，３の形成時のドライエッチングによるダメージを受けた活性化促進層１ｂの面ではなく、前述した表面更新処理によって新たに露出された活性化促進層１ｂの面上に行われることになる。新たに露出された活性化促進層１ｂの表面は、ドライエッチングによるダメージのない結晶状態の良好な面であることから、形成される電子放出素子の経時的な素子電流の過剰な増大を抑制できるものと考えられる。
【００４０】
導電性薄膜４の熱的安定性は、得られる電子放出素子の電子放出特性の寿命を支配する重要なパラメータであり、寿命を長くする観点からは導電性薄膜４の材料としてより高融点な材料を用いるのが好ましいが、通常、導電性薄膜４の融点が高いほど後述する通電フォーミングが困難となり、電子放出部５の形成のためにより大きな電力が必要となる。また、その結果得られる電子放出部５は、電子放出し得る印加電圧（しきい値電圧）が上昇する。従って、導電性薄膜４の材料は、適度に高い融点を有し、比較的低いフォーミング電力で良好な電子放出部５が形成可能な材料、形態のものを選ぶことが好ましい。
【００４１】
上述の条件に対し、ＰｄＯは、有機パラジウム化合物の大気中焼成により容易に薄膜形成できること、半導体であるため比較的電気伝導度が低く、フォーミングに有する電力が低いこと、電子放出部５の形成時あるいはその後に容易に還元して金属パラジウムとして膜抵抗を低減し得ることなどの理由から、導電性薄膜４に好適な材料として用いることができる。その膜厚は、素子電極２，３へのステップカバレージ、素子電極２，３間の抵抗値及び後述するフォーミング条件等を考慮して設定される。
【００４２】
導電性薄膜４の形成は、有機金属化合物の溶液を塗布し、焼成することで行うことができる。この有機金属化合物の溶液の塗布は、分散塗布法、ディッピング法、スピンナー法などによって行うこともできるが、焼成後のマスクを使用したパターニングが不要となることから、インクジェット装置を用い、所定の素子電極２，３間に有機金属化合物溶液の液滴を付設することで行うことが好ましい。このインクジェット法による場合、複合基板１の表面を撥水剤を含む溶液処理などで疎水性にしてから液滴の付設を行い、液滴が適度な広がりで付設されるように調整することが好ましい。
【００４３】
また、導電性薄膜４の形成は、上記有機金属化合物溶液の塗布および焼成による他、真空蒸着法、スパッタ法、ＣＶＤ法などの真空成膜手法によって行うこともできる。
【００４４】
上記導電性薄膜４の形成後、各対の素子電極２，３間に電圧を印加し、フォーミングと称される通電処理を導電性薄膜４に施す。
【００４５】
フォーミングは、例えばＸ方向およびＹ方向配線６，７間にパルス状電圧または昇電圧を印加し、各対の素子電極２，３間に導電性薄膜４を介して通電することで行うことができる。このフォーミングを行うことにより、導電性薄膜４の一部が局所的に破壊、変形または変質し、亀裂状部位が形成され、素子電極２，３間に電圧を印加することで当該部位又はその近傍から電子を放出させることができるようになる。この亀裂状部位を電子放出部５と呼ぶ。
【００４６】
さらに具体的には、上記複合基板１の縁部に、取り出し用の電極部としてＸ方向配線６とＹ方向配線７の端部が露出した状態で、複合基板１全体を覆うようにフード状の蓋をかぶせ、この蓋と複合基板１の間に真空空間を作り、外部電源より、取り出し用の電極部として露出させたＸ方向配線６とＹ方向配線７の端部を介してＸ方向配線６とＹ方向配線７間に電圧を印加し、各対の素子電極２，３間に通電することによって行うことができる。
【００４７】
この時、若干の水素ガスを含む真空雰囲気下で上記通電処理を行うと、例えば導電性薄膜４が酸化パラジウム（ＰｄＯ）の薄膜である場合、水素によって還元が促進されてパラジウム（Ｐｄ）膜に変化する。この還元時に導電性薄膜４が還元収縮し、亀裂状部位、すなわち電子放出部５の形成を促進することができる。
【００４８】
フォーミング処理は、パルス波高値が定電圧のパルスを印加する場合と、パルス波高値を増加させながら電圧パルスを印加する場合とがある。
【００４９】
パルス波高値が定電圧のパルスを印加する場合の電圧波形を図３（ａ）に示す。図３（ａ）中、Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、Ｔ１は１μｓｅｃ〜１０ｍｓｅｃ、Ｔ２は１０μｓｅｃ〜１００ｍｓｅｃで、波高値（フォーミング時のピーク電圧）は適宜選択される。
【００５０】
パルス波高値を増加させながら電圧パルスを印加する場合の電圧波形を、図３（ｂ）に示す。図３（ｂ）中、Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、Ｔ１は１μｓｅｃ〜１０ｍｓｅｃ、Ｔ２は１０μｓｅｃ〜１００ｍｓｅｃで、波高値（フォーミング時のビーク電圧）は、例えば０．１Ｖステップ程度づつ増加させる。
【００５１】
なお、フォーミング処理は、フォーミング用パルスの間に、導電性薄膜４を局所的に破壊、変形しない程度の電圧、例えば０．１Ｖ程度のパルス電圧を挿入して素子電流を測定し、その電流が所定の値以下に減少したところで終了する。
【００５２】
上記フォーミングにより亀裂状部位が形成されると、所定の電圧下では、当該部位またはその近傍から電子を放出させることができる。しかし、フォーミングを行っただけでは、発生効率が非常に低いものである。また、得られる導電性薄膜４の抵抗値Ｒｓは１０２Ωから１０７Ωである。
【００５３】
次に、フォーミング処理によって得られる電子放出素子に活性化処理を施す。
【００５４】
活性化処理は、上記フォーミング処理同様、フード状の蓋をかぶせ、蓋と複合基板１間に有機物質のガスを含有する減圧雰囲気を作り、外部からＸ方向およびＹ方向配線６，７を通じてパルス電圧を各対の素子電極２，３間に繰り返し印加することによって行うことができる。また、上記減圧雰囲気は、フォーミングを経た複合基板１を真空容器内に配し、該真空容器内に有機物質のガスを導入することによっても得られる。
【００５５】
有機物質としては、アルカン、アルケン、アルキンの脂肪炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、ニトリル類、フェノール、カルボン、スルホン酸などの有機酸類等を挙げることができ、具体的には、メタン、エタン、プロパンなどＣｎＨ２ｎ＋２で表される飽和炭化水素、エチレン、プロピレンなどＣｎＨ２ｎなどの組成式で表される不飽和炭化水素、ベンゼン、トルエン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、ベンゾニトリル、アセトニトリル、蟻酸、酢酸、プロピオン酸などが使用できる。
【００５６】
減圧雰囲気に導入する上記有機物質のガスの圧力は、使用する有機物質、真空装置の形状、真空装置の構成などによっても若干影響されるが、一般的には１×１０−５Ｐａ〜１×１０−２Ｐａ程度が好ましい。
【００５７】
この活性化処理により、雰囲気中に存在する有機物質から、炭素あるいは炭素化合物が電子放出素子上に堆積し、特に電子放出部５およびその近傍に炭素あるいは炭素化合物が堆積することにより、素子電流、放出電流が、著しく変化するようになる。ここで、炭素あるいは炭素化合物とは、例えばグラファイト（いわゆるＨＯＰＧ、ＰＧ、ＧＣを包含する；ＨＯＰＧはほぼ完全なグラファイトの結晶構造、ＰＧは結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさらに大きくなったものを指す。）、非晶質カーボン（アモルファスカーボン及びアモルファスカーボンと前記グラファイトの微結晶の混合物を指す）である。
【００５８】
活性化工程の終了判定は、素子電流および／または放出電流を測定しながら、これらの値が所定の値となることで行うことができる。なお、素子電極２，３間に印加する電圧のパルス幅、パルス間隔、パルス波高値などは、導電性薄膜４の材質などに応じて設定される。
【００５９】
電子源基板は、上記手順で製造することができるが、さらに安定化処理を施すことが好ましい。この工程は、活性化処理時に使用した有機物質の付着残留物などを取り除き、新たな炭素あるいは炭素化合物の堆積による電子放出特性の変動を防止する処理である。この安定化処理は、製造した電子源基板を収納した真空容器内を高真空にすることで行うことができる。具体的には、真空容器内の圧力を、１．３〜４．０×１０−５Ｐａ以下にすることが好ましく、１．３×１０−６Ｐａ以下にすることがさらに好ましい。また、真空容器を排気する真空排気装置は、装置から発生するオイルが有機物質として電子放出素子の特性に影響を与えないように、オイルを使用しないものを用いるのが好ましい。具体的には、ソープションポンプ、イオンポンプなどの真空排気装置を用いることが好ましい。
【００６０】
さらに、真空容器内を排気するときには、真空容器全体を加熱して、真空容器内壁や、電子源基板に吸着した有機物質分子を排気しやすくするのが好ましい。このときの加熱条件は、８０〜２５０℃、好ましくは１５０℃以上で、できるだけ長時間行なうのが望ましいが、特にこの条件に限るものではなく、真空容器の大きさや形状、電子源基板の構成などの諸条件により適宜選ばれる条件により行う。
【００６１】
安定化工程を行った後の、駆動時の雰囲気は、上記安定化処理終了後の雰囲気を維持するのが好ましいが、これに限るものではなく、有機物質が十分除去されていれば、圧力自体は多少上昇しても十分安定な特性を維持することができる。
【００６２】
（２）本発明の第２の例
次に、電子放出素子を作り込む基板として、基板ベースの表面に活性化促進層と保護層を順次積層した複合基板を用いる本発明の第２の例について説明する。
【００６３】
図４は本発明の第２の例による図１のＡ−Ａ部分の製造過程を示す説明図である。
【００６４】
図４において、１は複合基板、１ａは基板ベース、１ｂは活性化促進層、１ｃは保護層、２，３は素子電極、４は導電性薄膜、５は電子放出部、６，７はそれぞれ素子電極２，３に接続されたＸ方向配線とＹ方向配線、８はＸ方向配線６とＹ方向配線７を電気的に絶縁するための層間絶縁層である。
【００６５】
本発明の第２の例では、図４（ａ）に示されるように、電子放出素子を作り込む基板として、基板ベース１ａの表面に活性化促進層１ｂと保護層１ｃを順次積層した複合基板１を用いる。
【００６６】
上記基板ベース１ａおよび活性化促進層１ｂは、前述した本発明の第１の例におけるものと同様である。
【００６７】
保護層１ｃは、活性化促進層１ｂの上に形成され、素子電極２，３の形成時に行われるドライエッチング処理時に活性化促進層１ｂがダメージを受けないように保護するための層である。
【００６８】
保護層１ｃとしては、ドライエッチング処理時に活性化促進層１ｂを保護できると共に、活性化促進層１ｂにダメージを与えることなく除去できるものが用いられる。活性化促進層１ｂの材質などによっても相違するが、例えば活性化促進層１ｂをシリカで構成した場合、このシリカの活性化促進層１より、ウエットエッチングレートの早い材質の層とすることが好ましい。ここで言うウエットエッチングレートとは、液温２３℃で０．４％のバッファードフッ酸（ＢＨＦ）を用いてエッチング処理したときのエッチング速度をいう。
【００６９】
保護層１ｃとしては、例えばシリカ、窒化シリコンなどを用いることができる。保護層１ｃとしてシリカを用いる場合、上記観点から、活性化促進層１ｂを構成するシリカ層に比してウエットエッチングレートの早い層とすることが好ましい。具体的には、活性化促進層１ｂに比して結晶化構造が不安定なシリカ層として設けることで、ウエットエッチングレートの早い層とすることができる。また、活性化促進層１ｂは、結晶化構造が安定していることが好ましいことから、活性化促進層１ｂのシリカ層の結晶化構造を安定させ、保護層１ｃのシリカ層の結晶化構造を不安定とすることで、両者間にウエットエッチングレートの差を持たせることができる。具体的には、保護層１ｃのシリカ層のウエットエッチングレートを５０〜１００ｎｍ／分以上とし、活性化促進層１ｂのシリカ層のウエットエッチングレートを２５ｎｍ／分以下とすることが好ましい。
【００７０】
保護層１ｃは、エッチングレートの早い層としやすいことから、例えばゾル・ゲル法を用いて形成することが好ましいが、活性化促進層１ｂと同様に、スパッタ法、真空蒸着法、電子ビーム蒸着法、ＣＶＤ法などの真空成膜手法による他、有機金属化合物を含有する塗布材を塗布した後焼成し、有機成分を除去し、金属または金属化合物被膜を形成することで行うことも可能である。
【００７１】
本発明の第２の例においては、まず、図４（ｂ）に示されるように、上記基板ベース１ａ上に活性化促進層１ｂと保護層１ｃを順次積層した積層基板１の保護層１ｃ上に、複数対の素子電極２，３を形成する。この素子電極２，３の形成は、前記本発明の第１の例と同様にして行うことができる。
【００７２】
素子電極２，３の形成後、表面更新処理を施すが、本発明の第２の例における表面更新処理は、図４（ｃ）に示されるように、露出している保護層１ｃを除去することで行われる。この除去は、保護層１ｃを活性化促進層にダメージを与えることなく容易に除去できるよう、ウエットエッチングで行うことが好ましい。本発明の第２の例における表面更新処理は、本発明の第１の例と同様に、例えばウエットエッチング処理によって行うことができる。具体的には、例えば活性化促進層１ｂがシリカで構成されており、保護層１ｃがシリカまたは窒化シリコンで構成されている場合、バッファードフッ酸（ＢＨＦ）やリン酸（Ｈ３ＰＯ４）溶液をエッチング液として用いたウエットエッチングにより行うことができる。この時、保護層１ｃのみをエッチング除去するのが理想ではあるが、保護層１ｃのエッチング除去に伴って、活性化促進層１ｂの一部をエッチング除去してもよい。また、本発明の第２の例における表面更新処理も、本発明の第１の例と同様に、最小限素子電極２，３間の領域に対して施せば足るが、露出した保護層１ｃの全領域に対して施すことで、マスキングの手間を省略することもできる。
【００７３】
本発明の第２の例においては、上記表面更新処理によって、活性化促進層１ｂを覆っていた保護層１ｃを除去することで、前記ドライエッチング処理時にダメージを受けていない結晶状態の良好な活性化促進層１ｂを露出させることができる。また、このダメージのない活性化促進層１ｂ上に導電性薄膜４が設けられることから、形成される電子放出素子の素子電流が経時的に過剰に増大してしまうことを抑制できるものと考えられる。
【００７４】
図４（ｄ）に示されるように、上記表面更新処理後に、Ｘ方向配線６、Ｙ方向配線７および層間絶縁層８を形成し、フォーミングを経て活性化処理を施すのは前記本発明の第１の例と同様である。また、活性化処理後に安定化処理を施すことが好ましいのも本発明の第１の例と同様である。これらについては本発明の第１の例と同様であるのでここでの説明は省略する。
【００７５】
以上説明した本発明の第１の例と第２の例のいずれで製造された電子源基板も、平板型表示パネルに好適に用いることができる。特に本発明の製造方法で製造された電子源基板は、各電子放出素子の経時的な素子電流の増加が少ないことから、大面積の表示パネルとしても、長期間に亘って高輝度で鮮明な画像を表示することができるものである。
【００７６】
【実施例】
実施例１
清浄化したソーダライムガラス板を基板ベース１ａとし、その表面に活性化促進層１ｂとして厚さ１．０μｍのＳｉＯ２膜をスパッタ法により積層して積層基板１とした。
【００７７】
上記積層基板１の活性化促進層１ｂ（ＳｉＯ２膜）表面に、真空蒸着法により、厚さ５ｎｍのチタニウム層と厚さ４０ｎｍの白金層を電極構成材料として順次堆積させた。次いで、フォトリソグラフィ技術により素子電極２，３のパターンをフォトレジストで形成し、ドライエッチング処理によって素子電極２，３のパターン部分以外の領域の電極構成材料を除去し、最後にフォトレジストパターンを除去して、素子電極２，３を形成した。上記ドライエッチング処理としては、アルゴンイオンを用いたミリング処理を用いた。
【００７８】
素子電極２，３形成後、表面更新処理として、露出した活性化促進層１ｂ（ＳｉＯ２膜）の表面を液温２３℃で濃度０．４重量％のバッファードフッ酸（ＢＨＦ）を用いてウエットエッチング処理し、１００ｎｍ程表面をエッチングすることで活性化促進層１ｂ（ＳｉＯ２膜）の表面を更新した。
【００７９】
上記表面更新処理後、スクリーン印刷により、Ａｇペーストを用いてＹ方向電極７のパターンを印刷し、乾燥後４８０℃で焼成し、ＡｇからなるＹ方向配線７を形成した。次いで、後で形成するＸ方向配線６と交差する位置に、スクリーン印刷により、ガラスペーストを用いて層間絶縁層８のパターンを印刷し、乾燥後４８０℃で焼成することを繰り返すことで、層間絶縁層８を形成した。また、上記層間絶縁層８の形成後、スクリーン印刷により、Ａｇペーストを用いてＸ方向電極６のパターンを上記Ｙ方向電極７と交差する方向に印刷し、乾燥後４８０℃で焼成し、ＡｇからなるＸ方向配線６を形成した。
【００８０】
上記Ｘ方向およびＹ方向配線６，７を形成した複合基板１を十分にクリーニングした後、撥水剤を含む溶液で表面を処理し、表面に疎水性を付与した後、各対の素子電極２，３間に跨るように、有機パラジウム溶液の液滴をインクジェット法により付設し、乾燥後焼成することで導電性薄膜４を形成した。上記有機パラジウム溶液は、水８５重量部とイソプロピルアルコール（ＩＰＡ）１５重量部とからなる溶媒に、パラジウム−プロリン錯体を０．１５重量％の濃度で溶解させたものとした。インクジェット法によって付設したこの溶液の液滴は、ドット径が６０〜８０μｍとなるように調整して素子電極２，３間に付与し、その後３５０℃で１０分間の加熱焼成処理をすることで、ＰｄＯを主成分とする導電性薄膜４を形成した。この導電性薄膜４の膜厚は約１０ｎｍであった。
【００８１】
上記導電性薄膜４を形成した基板に対して通電処理として、フォーミングおよび活性化処理を施し、さらに安定化処理を施して電子源基板を作成した。活性化処理は、有機物質としてトリニトリルを用い、スローリークバルブを通して真空容器内に導入し、１．３×１０−４Ｐａを維持しながら行った。
【００８２】
得られた電子源基板における電子放出素子のＩ−Ｖ特性を図５に示す。
【００８３】
実施例２
実施例１と同様の基板ベース１ａ上に、活性化促進層１ｂとして実施例１と同様にＳｉＯ２膜を形成した後、このＳｉＯ２上に、保護層１ｃとしてシリカを主成分とした被膜層をゾル・ゲル法を用いて約１００ｎｍの厚さで形成した複合基板１を用いて電子源基板を製造した。また、表面更新処理時は、液温２３℃で濃度０．４重量％のバッファードフッ酸（ＢＨＦ）を用いてウエットエッチング処理とした点は実施例１と同様であるが、活性化促進層１ｂと保護層１ｃとのウエットエッチングによるエッチングレートの選択比が十分にとれているため、上記保護層１ｃを十分除去するまでこのウエットエッチング処理を行った。
【００８４】
上記以外は実施例１と同様にして電子源基板を作成した。得られた電子源基板における電子放出素子のＩ−Ｖ特性を図６に示す。
【００８５】
実施例３
実施例１と同様の基板ベース１ａ上に、活性化促進層１ｂとして実施例１と同様にＳｉＯ２膜を形成した後、このＳｉＯ２上に、保護層１ｃとしてシリコンチッ化膜（Ｓｉ３Ｎ４）を主成分とした被膜層をＣＶＤ法を用いて約１００ｎｍの厚さで形成した複合基板１を用いて電子源基板を製造した。また、表面更新処理時は、液温１８０℃で濃度８５重量％のリン酸（Ｈ３ＰＯ４）を用いてウエットエッチング処理し、上記保護層１ｃを十分除去するまでこのウエットエッチング処理を行った。
【００８６】
上記以外は実施例１と同様にして電子源基板を作成した。得られた電子源基板における電子放出素子のＩ−Ｖ特性を図７に示す。
【００８７】
比較例１
表面更新処理を行わなかった点以外は実施例１と同様にして電子源基板を作成した。得られた電子源基板における電子放出素子のＩ−Ｖ特性を図８に示す。
【００８８】
【発明の効果】
以上説明したように、本発明によれば、活性化促進層を有する複合基板を用いて良好な活性化処理を経た電子源基板を製造することができると共に、得られる電子源基板における電子放出素子の素子電流、特に低電圧側での素子電流が経時的に過剰に増大してしまうことを抑制することができる。従って、大画面の平面型表示パネルに用いた場合にも、長期間に亘って高輝度の鮮明な画像表示を維持できる電子源基板を容易に得ることができるものである。
【図面の簡単な説明】
【図１】本発明の製造方法によって製造される電子源基板の一例を示す平面図ある。
【図２】本発明の第１の例による図１のＡ−Ａ部分の製造過程を示す説明図である。
【図３】フォーミング処理における電圧波形の一例を示す図である。
【図４】本発明の第２の例による図１のＡ−Ａ部分の製造過程を示す説明図である。
【図５】実施例１で得られた電子源基板における電子放出素子のＩ−Ｖ特性を示す図である。
【図６】実施例２で得られた電子源基板における電子放出素子のＩ−Ｖ特性を示す図である。
【図７】実施例３で得られた電子源基板における電子放出素子のＩ−Ｖ特性を示す図である。
【図８】比較例１で得られた電子源基板における電子放出素子のＩ−Ｖ特性を示す図である。
【符号の説明】
１　　複合基板
１ａ　基板ベース
１ｂ　活性化促進層
１ｃ　保護層
２　　素子電極
３　　素子電極
４　　導電性薄膜
５　　電子放出部
６　　Ｘ方向電極
７　　Ｙ方向電極
８　　層間絶縁層
【図１】
2004119095.tif 000003
【図２】
2004119095.tif 000004
【図３】
2004119095.tif 000005
【図４】
2004119095.tif 000006
【図５】
2004119095.tif 000007
【図６】
2004119095.tif 000008
【図７】
2004119095.tif 000009
【図８】
2004119095.tif 000010