(57)【要約】【課題】  温度と無関係に同一の動作および性能特性を示す増幅器を設計することが望まれる。【解決手段】  改良された直線性および低減されたパワー消費を備えた高周波数応答性を与える可変利得増幅器が提供される。改良された直線性および安定した動作のために複数の信号経路および補償回路網を備えた、１段トポロジから構築される増幅器が開示される。この増幅器において、改良された性能は、単一のトランジスタコンポーネントを、局所的な負帰還を組み込むエンハンスされた活性デバイスと置き換えることにより、取得される。本発明の１実施形態は、従来技術に対して、トランスコンダクタンスおよび入力インピーダンスを向上させるエンハンスメント回路である。さらなる発展は、改良された直線性を提供するエンハンスされた活性なカスコード回路である。【選択図】  図３
2004187267.tif 000002
【特許請求の範囲】
【請求項１】
出力電流を負荷に供給する、向上された直線性を備えた複合トランジスタ増幅器であって、
第１のトランジスタであって、該第１のトランジスタのベース端子は、増幅される入力電圧信号を受け取り、該第１のトランジスタのコレクタ端子は、第１の電流源によってバイアスをかけられた第１のトランジスタと、
第２のトランジスタであって、該第２のトランジスタのベース端子は、該第１のトランジスタのコレクタ端子に接続され、該第２のトランジスタのエミッタ端子は、グランドに接続され、該第２のトランジスタのコレクタ端子は、第２の電流源によってバイアスをかけられた第２のトランジスタと、
第３のトランジスタであって、該第３のトランジスタのベース端子は、該第２のトランジスタのコレクタ端子に接続され、該第３のトランジスタのエミッタ端子は、該第１のトランジスタのエミッタ端子に接続され、該出力電流は、該第３のトランジスタのコレクタ端子から導出される第３のトランジスタと、
該第２のトランジスタのベース端子と該第１のトランジスタのエミッタ端子との間で接続される、フィードフォワード回路と
を含む、増幅器。
【請求項２】
前記フィードフォワード回路がコンデンサを含む、請求項１の記載の増幅器。
【請求項３】
前記フィードフォワード回路がコンデンサおよび抵抗器を含む、請求項１の記載の増幅器。
【請求項４】
前記増幅器は、前記第２のトランジスタのコレクタ端子とグランドとの間に接続される帯域幅制限回路をさらに備える、請求項１に記載の増幅器。
【請求項５】
前記帯域幅制限回路はキャパシタを備える、請求項４に記載の増幅器。
【請求項６】
前記帯域幅制限回路は、キャパシタと抵抗器とを備える、請求項４に記載の増幅器。
【請求項７】
前記増幅器は、１つの端子にて前記第１のトランジスタのエミッタ端子と接続される電圧電流変換抵抗器をさらに備える、請求項１に記載の増幅器。
【請求項８】
前記電圧電流変換抵抗器の両端の電圧は、前記第１のトランジスタのベース端子における前記電圧と等しい、請求項７に記載の増幅器。
【請求項９】
前記増幅器は、第４のトランジスタをさらに備え、該第４のトランジスタのコレクタ端子は、前記第１のトランジスタのコレクタ端子と接続され、該第４のトランジスタのエミッタ端子は、前記第３のトランジスタのベース端子と接続され、該第４のトランジスタのベース端子は第１の電圧源と接続される、請求項１に記載の増幅器。
【請求項１０】
前記第１の電流源は、第２の電圧源と接続される第１の抵抗器を備え、前記第２の電流源は、該第２の電圧源と接続される第２の抵抗器を備える、請求項１に記載の増幅器。
【請求項１１】
第４のトランジスタであって、該第４のトランジスタのコレクタ端子は、前記第２の電圧源と接続され、該第４のトランジスタのエミッタ端子は、前記第３のトランジスタのベース端子と接続され、該第４のトランジスタのベース端子は、第１の電圧源と接続される、第４のトランジスタをさらに備える、請求項１０に記載の増幅器。
【請求項１２】
前記第２のトランジスタのコレクタ端子と、該第２のトランジスタの前記エミッタ端子との間に接続される帯域幅制限回路をさらに備える、請求項１１に記載の増幅器。
【請求項１３】
可変の利得抵抗器と、
可変の利得トランジスタであって、該可変の利得トランジスタのコレクタ端子は、前記第１のトランジスタの前記コレクタ端子と接続され、該可変の利得トランジスタの前記エミッタ端子は、該第１の可変の利得抵抗器を介して該第１のトランジスタの該エミッタ端子と接続される、可変の利得トランジスタとをさらに備える、請求項１に記載の増幅器。
【請求項１４】
負荷に出力電流を供給する、直線性が増加した複合トランジスタ増幅器であって、該増幅器は、
第１のトランジスタであって、該第１のトランジスタのベース端子は、増幅されるべき入力電圧信号を受け、該第１のトランジスタのコレクタ端子は、第１の電流源を用いてバイアスがかけられる、第１のトランジスタと、
第２のトランジスタであって、第２のトランジスタのベース端子は、該第１のトランジスタの該コレクタ端子と接続され、該第２のトランジスタのエミッタ端子はグランドと接続され、該第２のトランジスタのコレクタ端子は、第２の電流源を用いてバイアスがかけられる、第２のトランジスタと、
第３のトランジスタであって、該第３のトランジスタのベース端子は、該第２のトランジスタのコレクタ端子と接続され、該第３のトランジスタのエミッタ端子は、該第１のトランジスタのエミッタ端子と接続され、該出力電流は、該第３のトランジスタのコレクタ端子から導出される、第３のトランジスタと、
該第２のトランジスタの該コレクタ端子とグランドとの間に接続される帯域幅制限回路と
を備える、増幅器。
【請求項１５】
前記増幅器は、前記第２のトランジスタのベース端子と、前記第１のトランジスタのエミッタ端子との間に接続されるフィードフォワード回路をさらに備える、請求項１４に記載の増幅器。
【請求項１６】
前記フィードフォワード回路は、抵抗器とキャパシタとを備える、請求項１５に記載の増幅器。
【請求項１７】
前記増幅器はキャパシタを備える、請求項１５に記載の増幅器。
【請求項１８】
前記帯域幅制限回路はキャパシタを備える、請求項１４に記載の増幅器。
【請求項１９】
前記帯域幅制限回路は、キャパシタと抵抗器とを備える、請求項１４に記載の増幅器。
【請求項２０】
前記増幅器は、１つの端子にて前記第１のトランジスタのエミッタ端子と接続される電圧電流変換抵抗器をさらに備える、請求項１４に記載の増幅器。
【請求項２１】
前記電圧電流変換抵抗器の両端の電圧は、前記第１のトランジスタのベース端子における電圧と等しい、請求項２０に記載の増幅器。
【請求項２２】
前記増幅器は、第４のトランジスタをさらに備え、該第４のトランジスタのコレクタ端子は、前記第１のトランジスタのコレクタ端子と接続され、該第４のトランジスタのエミッタ端子は、前記第３のトランジスタのベース端子と接続され、前記第４のトランジスタのベース端子は、第１の電圧源と接続される、請求項１４に記載の増幅器。
【請求項２３】
前記第１の電流源は、第２の電圧源と接続される第１の抵抗器を備え、該第２の電圧源は、該第２の電圧源と接続される第２の抵抗器を備える、請求項１４に記載の増幅器。
【請求項２４】
第４のトランジスタであって、該第４のトランジスタのコレクタ端子は、前記第２の電圧源と接続され、該第４のトランジスタのエミッタ端子は、前記第３のトランジスタのベース端子と接続され、該第４のトランジスタのベース端子は、第１の電圧源と接続される、第４のトランジスタをさらに備える、請求項２３に記載の増幅器。
【請求項２５】
可変の利得抵抗器と、
可変の利得トランジスタであって、該可変の利得トランジスタのコレクタ端子は、前記第１のトランジスタのコレクタ端子と接続され、該可変の利得トランジスタの前記エミッタ端子は、該可変の利得抵抗器を介して該第１のトランジスタの前記エミッタ端子と接続される、可変の利得トランジスタとをさらに備える、請求項１４に記載の増幅器。
【請求項２６】
負荷に出力電流を供給する、直線性が増加した複合トランジスタ増幅器であって、該増幅器は、
第１のトランジスタであって、該第１のトランジスタのベース端子は、増幅されるべき入力電圧信号を受け、該第１のトランジスタのコレクタ端子は、第１の電流源を用いてバイアスがかけられる、第１のトランジスタと、
第２のトランジスタであって、第２のトランジスタのベース端子は、該第１のトランジスタの該コレクタ端子と接続され、該第２のトランジスタのエミッタ端子はグランドと接続され、該第２のトランジスタのコレクタ端子は、第２の電流源を用いてバイアスがかけられる、第２のトランジスタと、
第３のトランジスタであって、該第３のトランジスタのベース端子は、該第２のトランジスタのコレクタ端子と接続され、該第３のトランジスタのエミッタ端子は、該第１のトランジスタのエミッタ端子と接続され、該出力電流は、該第３のトランジスタのコレクタ端子から導出される、第３のトランジスタと、
第４のトランジスタであって、該第４のトランジスタのコレクタ端子は、該第１のトランジスタのコレクタ端子と接続され、該第４のトランジスタのエミッタ端子は、該第３のトランジスタのベース端子と接続され、該第４のトランジスタのベース端子は、第１の電圧源と接続される、第４のトランジスタと
を備える、複合トランジスタ増幅器。
【請求項２７】
前記第２のトランジスタの前記コレクタ端子と、該第２のトランジスタの前記エミッタ端子との間に接続される帯域幅制限回路であって、抵抗器とキャパシタとを含み、該抵抗器は、該キャパシタの第１の端子と、そして、該第２のトランジスタのコレクタ端子とに接続され、該キャパシタの第２の端子はグランドと接続される、帯域幅制限回路をさらに備える、請求項２６に記載の増幅器。
【請求項２８】
前記第２のトランジスタのベース端子と、前記第１のトランジスタのエミッタ端子との間に接続されるフィードフォワード回路であって、抵抗器とキャパシタとを含み、該抵抗器は、該キャパシタの第１の端子および該第２のトランジスタのベース端子と接続され、該キャパシタの第２の端子は、該第１のトランジスタの該エミッタ端子とに接続される、フィードフォワード回路をさらに備える、請求項２６に記載の増幅器。
【請求項２９】
負荷に出力電流を供給する、利得が増加した接地入力活性カスコード増幅器であって、該増幅器は、
第１のトランジスタであって、該第１のトランジスタのベース端子は、第１の供給電圧と接続され、該第１のトランジスタのコレクタ端子は、第１の電流源を用いてバイアスがかけられる、第１のトランジスタと、
第２のトランジスタであって、第２のトランジスタのベース端子は、該第１のトランジスタのコレクタ端子と接続され、該第２のトランジスタのエミッタ端子は、エラー制御入力と接続され、該第２のトランジスタのコレクタ端子は、第２の電流源を用いてバイアスがかけられる、第２のトランジスタと、
第３のトランジスタであって、該第３のトランジスタのベース端子は、第２の供給電圧と接続され、該第３のトランジスタのエミッタ端子は、該第２のトランジスタのエミッタ端子と接続される、第３のトランジスタと、
第４のトランジスタであって、該第４のトランジスタのベース端子は、該第２のトランジスタのコレクタ端子と接続され、該第４のトランジスタのコレクタ端子は、該第３のトランジスタのコレクタ端子と接続され、該第４のトランジスタのエミッタ端子は、該第１のトランジスタのエミッタ端子と接続され、該第４のトランジスタのエミッタ端子は、増幅されるべき入力信号を受け、該出力電流は、該第４のトランジスタのコレクタ端子から導出可能である、第４のトランジスタと、
該第２のトランジスタのベース端子と、該第１のトランジスタのエミッタ端子との間に接続されるフィードフォワード回路と
を備える、増幅器。
【請求項３０】
前記フィードフォワード回路は、キャパシタと抵抗器とを備え、該キャパシタは、該抵抗器と前記第１のトランジスタのエミッタ端子との間に接続され、該抵抗器は、前記第２のトランジスタのベース端子と該キャパシタとの間に接続される、請求項２９に記載の増幅器。
【請求項３１】
前記第２のトランジスタのコレクタ端子とグランドとの間に接続される帯域幅制限回路であって、抵抗器とキャパシタとを備え、該キャパシタは、グランドと該抵抗器との間に接続され、該抵抗器は、該キャパシタと、該第２のトランジスタのコレクタ端子との間に接続される、帯域幅制限回路をさらに備える、請求項２９に記載の増幅器。
【請求項３２】
利得エンハンスドトランジスタであって、該利得エンハンスドトランジスタのベースは、前記第４のトランジスタのベースと接続され、該利得エンハンスドトランジスタのコレクタは、該第４のトランジスタのコレクタと接続され、該利得エンハンスドトランジスタのエミッタはグランドと接続される、利得エンハンスドトランジスタをさらに備える、請求項２９に記載の増幅器。
【請求項３３】
前記第１のトランジスタのエミッタおよび前記第４のトランジスタのエミッタは、仮想接地である、請求項２９に記載の増幅器。
【請求項３４】
負荷に出力電流を供給する、利得が増加した接地入力活性カスコード増幅器であって、該増幅器は、
第１のトランジスタであって、該第１のトランジスタのベース端子は、第１の供給電圧と接続され、該第１のトランジスタのコレクタ端子は、第１の電流源を用いてバイアスがかけられる、第１のトランジスタと、
第２のトランジスタであって、第２のトランジスタのベース端子は、該第１のトランジスタのコレクタ端子と接続され、該第２のトランジスタのエミッタ端子は、エラー制御入力と接続され、該第２のトランジスタのコレクタ端子は、第２の電流源を用いてバイアスがかけられる、第２のトランジスタと、
第３のトランジスタであって、該第３のトランジスタのベース端子は、第２の供給電圧と接続され、該第３のトランジスタのエミッタ端子は、該第２のトランジスタのエミッタ端子と接続される、第３のトランジスタと、
第４のトランジスタであって、該第４のトランジスタのベース端子は、該第２のトランジスタのコレクタ端子と接続され、該第４のトランジスタのコレクタ端子は、該第３のトランジスタのコレクタ端子と接続され、該第４のトランジスタのエミッタ端子は、該第１のトランジスタのエミッタ端子と接続され、該第４のトランジスタのエミッタ端子は、増幅されるべき入力信号を受け、該出力電流は、該第４のトランジスタのコレクタ端子から導出可能である、第４のトランジスタと、
該第２のトランジスタのコレクタ端子とグランドとの間に接続される帯域幅制限回路と
を備える、接地入力活性カスコード増幅器。
【請求項３５】
前記帯域幅制限は、抵抗器とキャパシタとを備え、該キャパシタは、グランドと抵抗器との間に接続され、該抵抗器は、該キャパシタと、前記第２のトランジスタのコレクタ端子との間に接続される、請求項３４に記載の増幅器。
【請求項３６】
利得エンハンスドトランジスタをさらに備え、該利得エンハンスドトランジスタのベースは、前記第４のトランジスタのベースと接続され、該利得エンハンスドトランジスタのコレクタは、前記第４のトランジスタのコレクタと接続され、該利得エンハンスドトランジスタのエミッタはグランドと接続される、請求項３４に記載の増幅器。
【請求項３７】
前記第１のトランジスタのエミッタ端子、および前記第４のトランジスタのエミッタ端子は、仮想接地である、請求項３４に記載の増幅器。
【請求項３８】
複数の増幅器を利用する１ステージ増幅器であって、
第１のバイアス電流源と、
第１の複合トランジスタであって、該第１の複合トランジスタは、少なくとも３つの第１のコンポーネントトランジスタを備え、第１の入力電圧は、該第１の複合トランジスタのベース端子に供給され、該第１のバイアス電流源は、該第１の複合トランジスタのエミッタ端子に接続され、該第１の複合トランジスタのコレクタ端子は、該第１の入力電圧を示す増幅された電流を供給する、第１の複合トランジスタと、
第２の複合トランジスタであって、該第２の複合トランジスタは、少なくとも３つの第２のコンポーネントトランジスタを備え、該第２の複合トランジスタのエミッタ端子は、該第１の複合トランジスタのコレクタ端子と接続され、該第２の複合トランジスタのエミッタ端子は、該第１の複合トランジスタにバイアス電圧を供給する仮想接地であり、該第２の複合トランジスタのエミッタ端子は、該第１の複合トランジスタのコレクタ端子によってバイアス電流が供給される、第２の複合トランジスタと
を備える、１ステージ増幅器。
【請求項３９】
第３の複合トランジスタであって、該第３の複合トランジスタは、少なくとも３つの第３のコンポーネントトランジスタを備え、前記第１の入力電圧は、該第３の複合トランジスタのベース端子に供給され、該第３の複合トランジスタのコレクタ端子は、前記第２のコンポーネントトランジスタの少なくとも１つのエミッタ端子と接続される、第３の複合トランジスタをさらに備える、請求項３８に記載の１ステージ増幅器。
【請求項４０】
第２のバイアス電流源と、
第４の複合トランジスタであって、該第４の複合トランジスタは、少なくとも３つの第４のコンポーネントトランジスタを備え、第２の入力電圧は、前記第１の複合トランジスタのベース端子に供給され、該第２のバイアス電流源は、該第１の複合トランジスタのエミッタ端子と接続され、該第１の複合トランジスタのコレクタ端子は、該第２の入力電圧を示す増幅された電流を供給し、該第４の複合トランジスタおよび該第１の複合トランジスタは、一緒に接続されて第１の差動増幅器を形成する、第４の複合トランジスタと、
第５の複合トランジスタであって、該第５の複合トランジスタは、少なくとも３つの第５のコンポーネントトランジスタを備え、該第５の複合トランジスタのエミッタ端子は、該第４の複合トランジスタのコレクタ端子と接続され、該第５の複合トランジスタのエミッタ端子は、該第４の複合トランジスタにバイアス電圧を供給する仮想接地であり、該第５の複合トランジスタのエミッタ端子は、該第４の複合トランジスタのコレクタ端子によってバイアス電流が供給される、該第５の複合トランジスタおよび該第２の複合トランジスタは一緒に接続されて第２の差動増幅器を形成する、第５の複合トランジスタと
を備える、請求項３８に記載の１ステージ増幅器。
【請求項４１】
第３の複合トランジスタであって、該第３の複合トランジスタは、少なくとも３つのコンポーネントトランジスタを備え、前記第１の入力電圧は、該第３の複合トランジスタのベース端子に供給され、該第３の複合トランジスタのコレクタ端子は、前記第２のコンポーネントトランジスタの少なくとも１つのエミッタ端子と接続される、第３の複合トランジスタと、
第６の複合トランジスタであって、該第６の複合トランジスタは、少なくとも３つの第４のコンポーネントトランジスタを備え、前記第２の入力電圧は、該第６の複合トランジスタのベース端子に供給され、該第６の複合トランジスタのコレクタ端子は、前記第４のコンポーネントトランジスタの少なくとも１つのエミッタ端子と接続され、該第３の複合トランジスタおよび該第６の複合トランジスタは、第３の差動増幅器を形成する、第６の複合トランジスタと
をさらに備える、請求項４０に記載の１ステージ増幅器。
【請求項４２】
半導体に形成された、少なくとも１つのラテラルＰＮＰスイッチを含む集積回路であって、該スイッチは、
基板に形成されたＮ−エピタキシャル領域であって、Ｎ＋領域は、Ｎ−エピタキシャル領域を包囲し、該Ｎ−エピタキシャル領域は、該スイッチ用のベース端子を提供する、Ｎ−エピタキシャル領域と、
該Ｎ＋エピタキシャル領域に形成された、少なくとも３つのエミッタＰウェルであって、該少なくともエミッタＰウェルは、一緒に電気的に接続されて、該スイッチ用のエミッタ端子を提供する、少なくとも３つのエミッタＰウェルと、
該エピタキシャル領域に形成された、少なくとも３つのコレクタＰウェルであって、該少なくとも３つのコレクタＰウェルは、一緒に電気的に接続されて、該スイッチ用のコレクタ端子を提供する、少なくとも３つのコレクタＰウェルと
を備える、集積回路。
【請求項４３】
前記Ｎ＋領域の周囲に環状部分を形成するＰ＋領域をさらに備える、請求項４２に記載の集積回路。
【請求項４４】
前記エミッタＰウェルおよび前記コレクタＰウェルは、前記半導体にて行および列に形成され、該エミッタＰウェルの任意の１つは、該エミッタＰウェルの別の１つと行が隣接せず、該エミッタＰウェルの任意の１つは、該エミッタＰウェルの別の１つと列が隣接せず、該コレクタＰウェルの任意の１つは、該コレクタＰウェルの別の１つと行が隣接せず、該コレクタＰウェルの任意の１つは、該コレクタＰウェルの別の１つと列が隣接しない、請求項４２に記載の集積回路。
【請求項４５】
少なくとも３つの単一ステージ増幅器を有する集積回路であって、各単一ステージ増幅器は、
第１の複合トランジスタであって、該第１の複合トランジスタは、
第１のトランジスタであって、該第１のトランジスタのベース端子は、増幅されるべき入力電圧信号を受け、該第１のトランジスタのコレクタは、第１の電流源を用いてバイアスがかけられる、第１のトランジスタと、
第２のトランジスタであって、該第２のトランジスタのベース端子は、該第１のトランジスタのコレクタ端子と接続され、該第２のトランジスタのエミッタ端子はグランドと接続され、該第２のトランジスタのコレクタ端子は、第２の電流源を用いてバイアスがかけられる、第２のトランジスタと、
第３のトランジスタであって、該第３のトランジスタのベース端子は、該第２のトランジスタのコレクタ端子と接続され、該第３のトランジスタのエミッタ端子は、該第１のトランジスタのエミッタ端子と接続され、出力電流は、該第３のトランジスタのコレクタ端子から導出される、第３のトランジスタと、
該第３のトランジスタのエミッタ端子に一定電流を供給するバイアス源であって、該バイアス源は、温度変化による影響を受けない、バイアス源とを備える、第１の複合トランジスタと、
第２の複合トランジスタであって、該第１の複合トランジスタは、該第２の複合トランジスタに電流バイアスを供給し、該第２の複合トランジスタは、該第２の複合トランジスタによって提供される仮想接地を用いて、該第１の複合トランジスタにバイアスを供給する、第２の複合トランジスタと
を備える、集積回路。
【請求項４６】
負荷に出力電流を供給する、直線性が増加した増幅器回路であって、該増幅器回路は、
カスコード増幅器ステージと、
複合トランジスタ増幅器ステージと、
該カスコード増幅器ステージと該複合トランジスタ増幅器ステージとの間に接続される仮想接地ノードと、
該カスコード増幅器ステージおよび該複合トランジスタ増幅器ステージにバイアスをかけるバイアス回路と、
を備える、増幅器回路。
【請求項４７】
前記カスコード増幅器ステージの周波数応答は、前記複合トランジスタ増幅器ステージの周波数応答に依存しない、請求項４６に記載の増幅器回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変利得増幅器に関する。さらに詳細には、本発明は、電圧レベルの広範囲にわたって高い直線性および効率を備え、様々な異なるトポロジで構築され得る増幅器に関する。一つのこのようなトポロジは、直線性の高いレベルを維持する一方で利得を増加させる、接地された入力活性なカスコード構成である。別のこのようなトポロジは、最少の複雑性、高いユニティ利得およびエンハンスされたトランスコンダクタンスを実現する複合ＮＰＮトランジスタ構成である。
【背景技術】
【０００２】
増幅器は、広い様々な用途で用いられる。一般に、増幅器は、信号の電圧または電流が増加される必要がある用途で採用される。一つのこのような用途は、例えば、音声信号の電圧レベルが「弱く」、この信号が比較的長距離にわたって送信され得るように、増幅される必要がある、通信送信器に存在する。別の例では、無線通信は、比較的小さいデジタル信号を、これらの信号がユーザによって聞かれ得るように、増幅する。
【０００３】
増幅器の最も簡単な例は、単一バイポーラ接合トランジスタ（ＢＪＴ）の使用を介して実現される。図１Ａは、入力電圧１０２を出力電圧１０４に増加させる従来技術の単一ＢＪＴ増幅器１００を示す。増幅器１００が活性モードである（例えば増幅器１００がＯＮである）場合、トランジスタ１２２のコレクタ端子の電流がトランジスタ１２２のベース端子の電流に対して、内部利得因子βに関してマッピングされる。詳細には、活性モードのトランジスタ１２２のコレクタ電流が以下のように表現される。
ＩＣＯＬＬＥＣＴＯＲ＝（ＩＢＡＳＥ）＊β
同様に、増幅器１００が活性モードである時にトランジスタ１２２のエミッタ電流は、トランジスタ１２２のコレクタの電流に対して、内部利得因子βに関して、
ＩＥＭＩＴＴＥＲ＝（ＩＣＯＬＬＥＣＴＯＲ）＊（β＋１）／（β）
であるように、マッピングされる。
【０００４】
増幅器１００は、エミッタ端子は、増幅器１００の、入力としても出力としても利用されることがない（例えば、エミッタ端子は抵抗器１１２を介して接地される）ように、単一段のコモン−エミッタ構成で構築される。同様に、増幅器１００は、コモン−コレクタ構成（例えば、ベース端子は入力信号を受け取り、エミッタ端子は出力信号を提供する）またはコモン−ベース構成（例えば、エミッタ端子が入力信号を受け取り、コレクタ端子が出力信号を提供する）で構築され得る。
【０００５】
図１Ａに示されるように、増幅器１００は、電源１０８によって上限を区切られた、抵抗器１１２および１１４を横切る、増幅された電圧差を生成する。増幅器１００を用いることに関連される一つの欠点は、増幅器１００が回路条件の実質的な範囲にわたって直線増幅を提供できないことに関係する。なぜなら、増幅器１００は、既知の利得によって元の信号を保持しないからである。この既知の利得は、一般に、回路条件の範囲において、増幅器の入力信号に対する出力信号の比として測定される。さらに、既知の利得に増幅を提供することは、信号の歪みが増幅されることを避けるために重要である。単一トランジスタの従来技術の増幅器は、直線性の高いレベルを示さず、結果として、しばしば、望ましくない歪みを増幅された信号に導入する。
【０００６】
増幅器のトランスコンダクタンス（Ｇｍ）は、上記増幅器の利得をモデリングする場合の主要な因子である。増幅器１００のトランスコンダクタンスは、定義され、任意に小さい、時間間隔にわたる、トランジスタ１２２のベース端子での電圧の変化に対するトランジスタ１２２のコレクタの電流の変化の比である。直線性は、二つの任意に小さい間隔の間において増幅器のトランスコンダクタンスが一定である場合に、発生する。しかし、負荷が差分１０４を横切って置かれる場合に、増幅器１００のトランスコンダクタンスは、回路条件の変動に対して変化する。結果として、増幅器１００は、回路条件の全範囲にわたって直線性の高いレベルを示さない。従って、回路条件の全範囲にわたって直線性の高いレベルを示す増幅器を構築することが望まれる。
【０００７】
さらに、増幅器１００の電圧スイングは、厳しく範囲を限定され、半波整流された波を表示する出力を有する。トランジスタ１２２のベース端子とエミッタ端子との間の電圧閾値より大きい入力電圧（トランジスタ１２２のＯＮ電圧より大きい電圧）のみがトランジスタを活性化させ、増幅が発生することを可能にする。増幅器１００の電圧ヘッドルーム（例えば、供給電圧と最大の増幅器出力電圧との間の差）はまた、トランジスタ１２２が飽和される点により、およびトランジスタ１２２のコレクタ端子に存在するインピーダンスにより、制限される。従って、改善されたヘッドルームを備えた増幅器を構築することが望まれる。
【０００８】
増幅器１００のトランジスタ１２２は状態を変化させる場合、トランジスタ１２２内部に生じている電荷転送は、即時的ではなく、このトランジスタの内部電荷特性は状態を再配置するのに時間を必要とする。入力信号が、トランジスタ１２２の内部電荷プロファイルがそれ自体再配置できるより速く変化する場合、増幅器１００の出力は、入力信号の、増幅された信号の表示ではない。従って、従来技術の増幅器は、増幅器がうまくコピーし、エンハンスできる周波数の範囲について大きく制限される。多くの用途に対して、高周波数および集束された帯域（ｆｏｃｕｓｅｄ  ｂａｎｄｗｉｄｔｈ）内で動作できる増幅器を構築することが望まれる。
【０００９】
図１Ｂは、別の従来技術の単一ＢＪＴ増幅器１５０を示す。増幅器１５０において、トランジスタ１５１のベース端子１５４に印加される電流は、コレクタ端子１５２の電流が、ベース端子１５４の電流をトランジスタ１５１の内部利得因子βによって乗算された電流、に実質的に等しいように増幅される。さらに詳細には、増幅器１５０の利得は以下の通りである。
Ｉ１５２＝Ｉ１５４（β＋１）
抵抗器１５６および電圧源１５８は、トランジスタ１５１のベース端子１５４の位置された電圧に影響し得るか、またはこの電圧を提供し得る。抵抗器１５５は、増幅器１５０のトランスコンダクタンスを制御するように利用される。このトランスコンダクタンスは、ベース端子１５４の電圧によって割られたコレクタ端子１５２の電流として定義される。しかし、抵抗器１５５は、トランジスタ１５１のベース端子１５４に現れ得る信号の範囲を制限し、（トランジスタ１５１のベース端子１５４に現われる電圧を増加させることによって）利得を減少させ、増幅器１５０のノイズ減少に寄与する。従って、向上された周波数応答、より高い利得およびより減らした内部ノイズを有するコンパクトな増幅器回路が望まれる。
【００１０】
直線性を安定化させるために、帰還ループは、増幅器に組み込まれる場合が多い。増幅器回路１３０が図１Ｃに示されており、ノード１３５の電流（例えば、増幅器１３１の出力）が抵抗器１３６によってノード１３４（例えば、増幅器１３１の反転入力）に引き込まれることを可能とする負電流帰還ループを含む。増幅器１３１は、グランド１３９に接続される非反転入力端子を有する。負帰還ループは、増幅器の直線性を安定化させることを支援するように利用され得る。例によって示されるように、コンデンサ１３８および抵抗器１３７を横切る電圧は以下の通りである。
Ｖ１３８＝Ｖ１３３（Ｒ１３６＋Ｒ１３２）／Ｒ１３２
しかし、直線性を安定化させる際に、増幅器回路１３０は、増幅器回路１３０の利得を変化させる方法を提供しない。結果として、可変利得機能を含むコンパクトな増幅器が望まれる。
【００１１】
増幅器は、頻繁に、集積された半導体回路（またはチップ）上に製造される。このような増幅器は、時には、チップ上に存在する熱発生コンポーネントに対する増幅器の位置に依存して、異なる温度条件下に置かれる。例えば、増加された温度は、チップの出力ノードがＨＩＧＨ電圧を示す場合に、チップの出力ノードの周りに存在する。チップ上の二つの位置の間の温度差は、数℃のオーダーであり得る。異なる温度下に置かれたサブミクロンの増幅器は、異なる動作および性能特性を有する。従って、温度と無関係に同一の動作および性能特性を示す増幅器を設計することが望まれる。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述の記載に照らすと、上述の従来技術の増幅器に存在する問題を解決する増幅器回路を提供することが望まれる。
【００１３】
本発明の一つの目的は、入力電圧信号の大きくされた範囲にわたって直線性の高いレベル、改善された（例えば、最小化された）ヘッドルームを示し、高周波数および変動する温度で動作改善できるコンパクトな可変利得トランスコンダクタンス増幅器を提供することである。
【課題を解決するための手段】
【００１４】
本発明の１実施形態は、最小の複雑さ（例えば、回路コンポーネントの最小の数）を有し、非常に高いユニティ利得周波数（例えば、ＩＣＯＬＬＥＣＴＯＲ／ＩＢＡＳＥが１であるデバイスの周波数）で動作できる複合ＮＰＮ増幅器回路である。さらに詳細には、本発明の原理に従って構築された複合増幅器は、単一トランジスタの利点の多くを含み、単一トランジスタと同様のように動作する。しかし、性能エンハンスコンポーネントは、本発明の複合トランジスタ増幅器に組み込まれる。例えば、本発明の複合増幅器は、エンハンスドトランスコンダクタンスによる優れた直線性を有する。
【００１５】
本発明の別の実施形態は、カスコード段複合トランジスタ増幅器（ｃａｓｃｏｄｅ  ｓｔａｇｅ  ｃｏｍｐｏｓｉｔｅ  ｔｒａｎｓｉｓｔｏｒ  ａｍｐｌｉｆｉｅｒ）である。このカスコード段複合トランジスタ増幅器は、上述の実施形態と同様に、従来の増幅器トポロジより大きな電圧スイングにわたる優れた直線性を提供する。このカスコード段増幅器トポロジにおいて、回路は、好適には、トランジスタのベース電流に対する補償を提供するように設計される。このトランジスタのコレクタ端子は、カスコード増幅器の出力を提供する。このように、この出力にてより大きな電圧スイングが、増幅されるべき信号を劣化させることなく、可能になる。
【００１６】
本発明に従う別の実施形態において、複数の複合トランジスタを含む００１８一段増幅器回路トポロジは、バイアス電圧またはバイアス電流を共有するか、または使用するように構築され得る。例えば、複合ＮＰＮ増幅器の出力は、仮想グランド入力（例えば、この入力は、定常電圧をほとんど電圧スイングなしで維持する）を有するように製造されるカスコード増幅器の入力に接続される。このような実施形態において、カスコード増幅器の仮想グランドが複合ＮＰＮ増幅器をバイアスをかけるように用いられるので、パワー使用が最適化される。逆に、複合ＮＰＮ増幅器にバイアスをかけるために用いられるバイアス電流は、ＮＰＮ増幅器を通じて送られ得て、カスコード増幅器にバイアスをかけ得る。このようなトポロジは、それぞれの増幅器が個別に独立に構築される二段増幅器と比較されると、パワーを節約する。本発明の原理に従って構築された一段増幅器は、例えば、パワー利得の最高のレベルを実現する一方で、増幅器のユニティ利得周波数の１０％までの周波数において無比の直線性性能を有する。
【００１７】
本発明の別の目的は、集積回路上の増幅器の配置に関係なく、実質的に一様に動作する増幅器を提供することである。好適な実施形態において、本発明は、温度に無関係に安定された電流を供給する個別のバイアス源によって、それぞれの増幅器（例えば、上記で説明された一段増幅器）にバイアスをかける。このようにバイアスをかける間、温度は、本発明の原理に従って構築され、かつ同一の集積回路上の異なる位置に含まれた複数の増幅器の性能に影響を与えない。
【００１８】
本発明の他の実施形態は、増幅器のトランスコンダクタンスが制御されるように、可変利得機能を含む。エンハンスド横方向ＰＮＰスイッチは、好適には、このような機能において用いられる。
【００１９】
本発明の上述および他の利点は、全体にわたって同一の参照符号が同一の部材を示す添付図面と関係付けられた、以下の詳細な説明を考慮すると明解になる。
【００２０】
本発明による増幅器は、出力電流を負荷に供給する、向上された直線性を備えた複合トランジスタ増幅器であって、第１のトランジスタであって、該第１のトランジスタのベース端子は、増幅される入力電圧信号を受け取り、該第１のトランジスタのコレクタ端子は、第１の電流源によってバイアスをかけられた第１のトランジスタと、第２のトランジスタであって、該第２のトランジスタのベース端子は、該第１のトランジスタのコレクタ端子に接続され、該第２のトランジスタのエミッタ端子は、グラウンドに接続され、該第２のトランジスタのコレクタ端子は、第２の電流源によってバイアスをかけられた第２のトランジスタと、第３のトランジスタであって、該第３のトランジスタのベース端子は、該第２のトランジスタのコレクタ端子に接続され、該第３のトランジスタのエミッタ端子は、該第１のトランジスタのエミッタ端子に接続され、該出力電流は、該第３のトランジスタのコレクタ端子から導出される第３のトランジスタと、該第２のトランジスタのベース端子と該第１のトランジスタのエミッタ端子との間で接続される、フィードフォワード回路とを含み、それにより上記目的が達成される。
【００２１】
前記フィードフォワード回路がコンデンサを含んでもよい。
【００２２】
前記フィードフォワード回路がコンデンサおよび抵抗器を含んでもよい。
【００２３】
前記増幅器は、第２のトランジスタの前記コレクタ端子とグラウンドとの間に接続される帯域幅制限回路をさらに備えてもよい。
【００２４】
前記帯域幅制限回路はキャパシタを備えてもよい。
【００２５】
前記帯域幅制限回路は、キャパシタと抵抗器とを備えてもよい。
【００２６】
前記増幅器は、１つの端子にて前記第１のトランジスタのエミッタ端子と接続される電圧電流変換抵抗器をさらに備えてもよい。
【００２７】
前記電圧電流変換抵抗器の両端の電圧は、前記第１のトランジスタのベース端子における前記電圧と等しくてもよい。
【００２８】
前記増幅器は、第４のトランジスタをさらに備え、該第４のトランジスタのコレクタ端子は、前記第１のトランジスタのコレクタ端子と接続され、該第４のトランジスタのエミッタ端子は、前記第３のトランジスタのベース端子と接続され、該第４のトランジスタのベース端子は第１の電圧源と接続されてもよい。
【００２９】
前記第１の電流源は、第２の電圧源と接続される第１の抵抗器を備え、前記第２の電流源は、該第２の電圧源と接続される第２の抵抗器を備えてもよい。
【００３０】
第４のトランジスタであって、該第４のトランジスタのコレクタ端子は、前記第２の電圧源と接続され、該第４のトランジスタのエミッタ端子は、前記第３のトランジスタのベース端子と接続され、該第４のトランジスタのベース端子は、第１の電圧源と接続される、第４のトランジスタをさらに備えてもよい。
【００３１】
前記第２のトランジスタのコレクタ端子と、該第２のトランジスタの前記エミッタ端子との間に接続される帯域幅制限回路をさらに備えてもよい。
【００３２】
可変の利得抵抗器と、可変の利得トランジスタであって、該可変の利得トランジスタのコレクタ端子は、前記第１のトランジスタの前記コレクタ端子と接続され、該可変の利得トランジスタの前記エミッタ端子は、該第１の可変の利得抵抗器を介して該第１のトランジスタの該エミッタ端子と接続される、可変の利得トランジスタとをさらに備えてもよい。
【００３３】
本発明による増幅器は、負荷に出力電流を供給する、直線性が増加した複合トランジスタ増幅器であって、該増幅器は、第１のトランジスタであって、該第１のトランジスタのベース端子は、増幅されるべき入力電圧信号を受け、該第１のトランジスタのコレクタ端子は、第１の電流源を用いてバイアスがかけられる、第１のトランジスタと、第２のトランジスタであって、第２のトランジスタのベース端子は、該第１のトランジスタの該コレクタ端子と接続され、該第２のトランジスタのエミッタ端子はグラウンドと接続され、該第２のトランジスタのコレクタ端子は、第２の電流源を用いてバイアスがかけられる、第２のトランジスタと、第３のトランジスタであって、該第３のトランジスタのベース端子は、該第２のトランジスタのコレクタ端子と接続され、該第３のトランジスタのエミッタ端子は、該第１のトランジスタのエミッタ端子と接続され、該出力電流は、該第３のトランジスタのコレクタ端子から導出される、第３のトランジスタと、該第２のトランジスタの該コレクタ端子とグラウンドとの間に接続される帯域幅制限回路とを備え、それにより上記目的が達成される。
【００３４】
前記増幅器は、前記第２のトランジスタのベース端子と、前記第１のトランジスタのエミッタ端子との間に接続されるフィードフォワード回路をさらに備えてもよい。
【００３５】
前記フィードフォワード回路は、抵抗器とキャパシタとを備えてもよい。
【００３６】
前記フィードフォワード回路はキャパシタを備えてもよい。
【００３７】
前記帯域幅制限回路はキャパシタを備えてもよい。
【００３８】
前記帯域幅制限回路は、キャパシタと抵抗器とを備えてもよい。
【００３９】
前記増幅器は、１つの端子にて前記第１のトランジスタのエミッタ端子と接続される電圧電流変換抵抗器をさらに備えてもよい。
【００４０】
前記電圧電流変換抵抗器の両端の電圧は、前記第１のトランジスタのベース端子における電圧と等しくてもよい。
【００４１】
前記増幅器は、第４のトランジスタをさらに備え、該第４のトランジスタのコレクタ端子は、前記第１のトランジスタのコレクタ端子と接続され、該第４のトランジスタのエミッタ端子は、前記第３のトランジスタのベース端子と接続され、前記第４のトランジスタのベース端子は、第１の電圧源と接続されてもよい。
【００４２】
前記第１の電流源は、第２の電圧源と接続される第１の抵抗器を備え、該第２の電圧源は、該第２の電圧源と接続される第２の抵抗器を備えてもよい。
【００４３】
第４のトランジスタであって、該第４のトランジスタのコレクタ端子は、前記第２の電圧源と接続され、該第４のトランジスタのエミッタ端子は、前記第３のトランジスタのベース端子と接続され、該第４のトランジスタのベース端子は、第１の電圧源と接続される、第４のトランジスタをさらに備えてもよい。
【００４４】
可変の利得抵抗器と、可変の利得トランジスタであって、該可変の利得トランジスタのコレクタ端子は、前記第１のトランジスタのコレクタ端子と接続され、該可変の利得トランジスタの前記エミッタ端子は、該可変の利得抵抗器を介して該第１のトランジスタの前記エミッタ端子と接続される、可変の利得トランジスタとをさらに備えてもよい。
【００４５】
本発明による複合トランジスタ増幅器は、負荷に出力電流を供給する、直線性が増加した複合トランジスタ増幅器であって、該増幅器は、第１のトランジスタであって、該第１のトランジスタのベース端子は、増幅されるべき入力電圧信号を受け、該第１のトランジスタのコレクタ端子は、第１の電流源を用いてバイアスがかけられる、第１のトランジスタと、第２のトランジスタであって、第２のトランジスタのベース端子は、該第１のトランジスタの該コレクタ端子と接続され、該第２のトランジスタのエミッタ端子はグラウンドと接続され、該第２のトランジスタのコレクタ端子は、第２の電流源を用いてバイアスがかけられる、第２のトランジスタと、第３のトランジスタであって、該第３のトランジスタのベース端子は、該第２のトランジスタのコレクタ端子と接続され、該第３のトランジスタのエミッタ端子は、該第１のトランジスタのエミッタ端子と接続され、該出力電流は、該第３のトランジスタのコレクタ端子から導出される、第３のトランジスタと、
第４のトランジスタであって、該第４のトランジスタのコレクタ端子は、該第１のトランジスタのコレクタ端子と接続され、該第４のトランジスタのエミッタ端子は、該第３のトランジスタのベース端子と接続され、該第４のトランジスタのベース端子は、第１の電圧源と接続される、第４のトランジスタとを備え、それにより上記目的が達成される。
【００４６】
前記第２のトランジスタの前記コレクタ端子と、該第２のトランジスタの前記エミッタ端子との間に接続される帯域幅制限回路であって、抵抗器とキャパシタとを含み、該抵抗器は、該キャパシタの第１の端子と、そして、該第２のトランジスタのコレクタ端子とに接続され、該キャパシタの第２の端子はグラウンドと接続される、帯域幅制限回路をさらに備えてもよい。
【００４７】
前記第２のトランジスタのベース端子と、前記第１のトランジスタのエミッタ端子との間に接続されるフィードフォワード回路であって、抵抗器とキャパシタとを含み、該抵抗器は、該キャパシタの第１の端子および該第２のトランジスタのベース端子と接続され、該キャパシタの第２の端子は、該第１のトランジスタの該エミッタ端子とに接続される、フィードフォワード回路をさらに備えてもよい。
【００４８】
本発明による増幅器は、負荷に出力電流を供給する、利得が増加した接地入力活性カスコード増幅器であって、該増幅器は、第１のトランジスタであって、該第１のトランジスタのベース端子は、第１の供給電圧と接続され、該第１のトランジスタのコレクタ端子は、第１の電流源を用いてバイアスがかけられる、第１のトランジスタと、第２のトランジスタであって、第２のトランジスタのベース端子は、該第１のトランジスタのコレクタ端子と接続され、該第２のトランジスタのエミッタ端子は、エラー制御入力と接続され、該第２のトランジスタのコレクタ端子は、第２の電流源を用いてバイアスがかけられる、第２のトランジスタと、第３のトランジスタであって、該第３のトランジスタのベース端子は、第２の供給電圧と接続され、該第３のトランジスタのエミッタ端子は、該第２のトランジスタのエミッタ端子と接続される、第３のトランジスタと、第４のトランジスタであって、該第４のトランジスタのベース端子は、該第２のトランジスタのコレクタ端子と接続され、該第４のトランジスタのコレクタ端子は、該第３のトランジスタのコレクタ端子と接続され、該第４のトランジスタのエミッタ端子は、該第１のトランジスタのエミッタ端子と接続され、該第４のトランジスタのエミッタ端子は、増幅されるべき入力信号を受け、該出力電流は、該第４のトランジスタのコレクタ端子から導出可能である、第４のトランジスタと、該第２のトランジスタのベース端子と、該第１のトランジスタのエミッタ端子との間に接続されるフィードフォワード回路とを備え、それにより上記目的が達成される。
【００４９】
前記フィードフォワード回路は、キャパシタと抵抗器とを備え、該キャパシタは、該抵抗器と前記第１のトランジスタのエミッタ端子との間に接続され、該抵抗器は、前記第２のトランジスタのベース端子と該キャパシタとの間に接続されてもよい。
【００５０】
前記第２のトランジスタのコレクタ端子とグラウンドとの間に接続される帯域幅制限回路であって、抵抗器とキャパシタとを備え、該キャパシタは、グラウンドと該抵抗器との間に接続され、該抵抗器は、該キャパシタと、該第２のトランジスタのコレクタ端子との間に接続される、帯域幅制限回路をさらに備えてもよい。
【００５１】
利得エンハンスドトランジスタであって、該利得エンハンスドトランジスタのベースは、前記第４のトランジスタのベースと接続され、該利得エンハンスドトランジスタのコレクタは、該第４のトランジスタのコレクタと接続され、該利得エンハンスドトランジスタのエミッタはグラウンドと接続される、利得エンハンスドトランジスタをさらに備えてもよい。
【００５２】
前記第１のトランジスタのエミッタおよび前記第４のトランジスタのエミッタは、仮想接地であってもよい。
【００５３】
接地入力活性カスコード増幅器は、負荷に出力電流を供給する、利得が増加した接地入力活性カスコード増幅器であって、該増幅器は、第１のトランジスタであって、該第１のトランジスタのベース端子は、第１の供給電圧と接続され、該第１のトランジスタのコレクタ端子は、第１の電流源を用いてバイアスがかけられる、第１のトランジスタと、第２のトランジスタであって、第２のトランジスタのベース端子は、該第１のトランジスタのコレクタ端子と接続され、該第２のトランジスタのエミッタ端子は、エラー制御入力と接続され、該第２のトランジスタのコレクタ端子は、第２の電流源を用いてバイアスがかけられる、第２のトランジスタと、第３のトランジスタであって、該第３のトランジスタのベース端子は、第２の供給電圧と接続され、該第３のトランジスタのエミッタ端子は、該第２のトランジスタのエミッタ端子と接続される、第３のトランジスタと、第４のトランジスタであって、該第４のトランジスタのベース端子は、該第２のトランジスタのコレクタ端子と接続され、該第４のトランジスタのコレクタ端子は、該第３のトランジスタのコレクタ端子と接続され、該第４のトランジスタのエミッタ端子は、該第１のトランジスタのエミッタ端子と接続され、該第４のトランジスタのエミッタ端子は、増幅されるべき入力信号を受け、該出力電流は、該第４のトランジスタのコレクタ端子から導出可能である、第４のトランジスタと、該第２のトランジスタのコレクタ端子とグラウンドとの間に接続される帯域幅制限回路とを備え、それにより上記目的が達成される。
【００５４】
前記帯域幅制限は、抵抗器とキャパシタとを備え、該キャパシタは、グラウンドと抵抗器との間に接続され、該抵抗器は、該キャパシタと、前記第２のトランジスタのコレクタ端子との間に接続されてもよい。
【００５５】
利得エンハンスドトランジスタをさらに備え、該利得エンハンスドトランジスタのベースは、前記第４のトランジスタのベースと接続され、該利得エンハンスドトランジスタのコレクタは、前記第４のトランジスタのコレクタと接続され、該利得エンハンスドトランジスタのエミッタはグラウンドと接続されてもよい。
【００５６】
前記第１のトランジスタのエミッタ端子、および前記第４のトランジスタのエミッタ端子は、仮想接地であってもよい。
【００５７】
本発明による１ステージ増幅器は、複数の増幅器を利用する１ステージ増幅器であって、第１のバイアス電流源と、第１の複合トランジスタであって、該第１の複合トランジスタは、少なくとも３つの第１のコンポーネントトランジスタを備え、第１の入力電圧は、該第１の複合トランジスタのベース端子に供給され、該第１のバイアス電流源は、該第１の複合トランジスタのエミッタ端子に接続され、該第１の複合トランジスタのコレクタ端子は、該第１の入力電圧を示す増幅された電流を供給する、第１の複合トランジスタと、
第２の複合トランジスタであって、該第２の複合トランジスタは、少なくとも３つの第２のコンポーネントトランジスタを備え、該第２の複合トランジスタのエミッタ端子は、該第１の複合トランジスタのコレクタ端子と接続され、該第２の複合トランジスタのエミッタ端子は、該第１の複合トランジスタにバイアス電圧を供給する仮想接地であり、該第２の複合トランジスタのエミッタ端子は、該第１の複合トランジスタのコレクタ端子によってバイアス電流が供給される、第２の複合トランジスタとを備え、それにより上記目的が達成される。
【００５８】
第３の複合トランジスタであって、該第３の複合トランジスタは、少なくとも３つの第３のコンポーネントトランジスタを備え、前記第１の入力電圧は、該第３の複合トランジスタのベース端子に供給され、該第３の複合トランジスタのコレクタ端子は、前記第２のコンポーネントトランジスタの少なくとも１つのエミッタ端子と接続される、第３の複合トランジスタをさらに備えてもよい。
【００５９】
第２のバイアス電流源と、第４の複合トランジスタであって、該第４の複合トランジスタは、少なくとも３つの第４のコンポーネントトランジスタを備え、第２の入力電圧は、前記第１の複合トランジスタのベース端子に供給され、該第２のバイアス電流源は、該第１の複合トランジスタのエミッタ端子と接続され、該第１の複合トランジスタのコレクタ端子は、該第２の入力電圧を示す増幅された電流を供給し、該第４の複合トランジスタおよび該第１の複合トランジスタは、一緒に接続されて第１の差動増幅器を形成する、第４の複合トランジスタと、第５の複合トランジスタであって、該第５の複合トランジスタは、少なくとも３つの第５のコンポーネントトランジスタを備え、該第５の複合トランジスタのエミッタ端子は、該第４の複合トランジスタのコレクタ端子と接続され、該第５の複合トランジスタのエミッタ端子は、該第４の複合トランジスタにバイアス電圧を供給する仮想接地であり、該第５の複合トランジスタのエミッタ端子は、該第４の複合トランジスタのコレクタ端子によってバイアス電流が供給される、該第５の複合トランジスタおよび該第２の複合トランジスタは一緒に接続されて第２の差動増幅器を形成する、第５の複合トランジスタとを備えてもよい。
【００６０】
第３の複合トランジスタであって、該第３の複合トランジスタは、少なくとも３つのコンポーネントトランジスタを備え、前記第１の入力電圧は、該第３の複合トランジスタのベース端子に供給され、該第３の複合トランジスタのコレクタ端子は、前記第２のコンポーネントトランジスタの少なくとも１つのエミッタ端子と接続される、第３の複合トランジスタと、第６の複合トランジスタであって、該第６の複合トランジスタは、少なくとも３つの第６のコンポーネントトランジスタを備え、前記第２の入力電圧は、該第６の複合トランジスタのベース端子に供給され、該第６の複合トランジスタのコレクタ端子は、前記第４のコンポーネントトランジスタの少なくとも１つのエミッタ端子と接続され、該第３の複合トランジスタおよび該第６の複合トランジスタは、第３の差動増幅器を形成する、第６の複合トランジスタとをさらに備えてもよい。
【００６１】
本発明による集積回路は、半導体に形成された、少なくとも１つのラテラルＰＮＰスイッチを含む集積回路であって、該スイッチは、基板に形成されたＮ−エピタキシャル領域であって、Ｎ＋領域は、Ｎ−エピタキシャル領域を包囲し、該Ｎ−エピタキシャル領域は、該スイッチ用のベース端子を提供する、Ｎ−エピタキシャル領域と、該Ｎ＋エピタキシャル領域に形成された、少なくとも３つのエミッタＰウェルであって、該少なくともエミッタＰウェルは、一緒に電気的に接続されて、該スイッチ用のエミッタ端子を提供する、少なくとも３つのエミッタＰウェルと、該エピタキシャル領域に形成された、少なくとも３つのコレクタＰウェルであって、該少なくとも３つのコレクタＰウェルは、一緒に電気的に接続されて、該スイッチ用のコレクタ端子を提供する、少なくとも３つのコレクタＰウェルとを備え、それにより上記目的が達成される。
【００６２】
前記Ｎ＋領域の周囲に環状部分を形成するＰ＋領域をさらに備えてもよい。
【００６３】
前記エミッタＰウェルおよび前記コレクタＰウェルは、前記半導体にて行および列に形成され、該エミッタＰウェルの任意の１つは、該エミッタＰウェルの別の１つと行が隣接せず、該エミッタＰウェルの任意の１つは、該エミッタＰウェルの別の１つと列が隣接せず、該コレクタＰウェルの任意の１つは、該コレクタＰウェルの別の１つと行が隣接せず、該コレクタＰウェルの任意の１つは、該コレクタＰウェルの別の１つと列が隣接しなくてもよい。
【００６４】
本発明による集積回路は、少なくとも３つの単一ステージ増幅器を有する集積回路であって、各単一ステージ増幅器は、第１の複合トランジスタであって、該第１の複合トランジスタは、第１のトランジスタであって、該第１のトランジスタのベース端子は、増幅されるべき入力電圧信号を受け、該第１のトランジスタのコレクタは、第１の電流源を用いてバイアスがかけられる、第１のトランジスタと、第２のトランジスタであって、該第２のトランジスタのベース端子は、該第１のトランジスタのコレクタ端子と接続され、該第２のトランジスタのエミッタ端子はグラウンドと接続され、該第２のトランジスタのコレクタ端子は、第２の電流源を用いてバイアスがかけられる、第２のトランジスタと、第３のトランジスタであって、該第３のトランジスタのベース端子は、該第２のトランジスタのコレクタ端子と接続され、該第３のトランジスタのエミッタ端子は、該第１のトランジスタのエミッタ端子と接続され、出力電流は、該第３のトランジスタのコレクタ端子から導出される、第３のトランジスタと、該第３のトランジスタのエミッタ端子に一定電流を供給するバイアス源であって、該バイアス源は、温度変化による影響を受けない、バイアス源とを備える、第１の複合トランジスタと、第２の複合トランジスタであって、該第１の複合トランジスタは、該第２の複合トランジスタに電流バイアスを供給し、該第２の複合トランジスタは、該第２の複合トランジスタによって提供される仮想接地を用いて、該第１の複合トランジスタにバイアスを供給する、第２の複合トランジスタとを備え、それにより上記目的が達成される。
【００６５】
本発明による増幅器回路は、負荷に出力電流を供給する、直線性が増加した増幅器回路であって、該増幅器回路は、カスコード増幅器ステージと、複合トランジスタ増幅器ステージと、該カスコード増幅器ステージと該複合トランジスタ増幅器ステージとの間に接続される仮想接地ノードと、該カスコード増幅器ステージおよび該複合トランジスタ増幅器ステージにバイアスをかけるバイアス回路とを備え、それにより上記目的が達成される。
【００６６】
前記カスコード増幅器ステージの周波数応答は、前記複合トランジスタ増幅器ステージの周波数応答に依存しなくてもよい。
【発明の効果】
【００６７】
増幅器１３００はエンハンスド増幅デバイスに対する最高のユニティ利得を提供するために最低の複雑さのローカルフィードバックで動作する。より詳細には、例えば、増幅器１３００のユニティ利得周波数は、本発明の原理に従って製造されたＮＰＮトランジスタのユニティ利得周波数の５〜１０％であり得る。
【発明を実施するための最良の形態】
【００６８】
図２は、エンハンスド複合ＮＰＮトランジスタ２８３を含むように構築された増幅器２００を示す。このエンハンスド複合ＮＰＮトランジスタ２８３は、入力２０１の電圧信号を出力２０２の電流信号に増幅する。増幅器２００は、複合ＮＰＮトランジスタ周りに構造化されたコンパクトな増幅器である。この複合ＮＰＮトランジスタは、非常に高いユニティ利得周波数（例えば、約１ＧＨｚ〜２ＧＨｚの周波数）で動作可能である。
【００６９】
増幅器２００または複合トランジスタ２８３が有益である用途の一例は、中間周波数（例えば、約６００ＭＨｚ〜１ＧＨｚの周波数）で動作する用途にある。以下で説明されるように、増幅器２００および複合トランジスタ２８３は、例えば利得、直線性、ユニティ利得周波数、パワー、トランスコンダクタンス、トランス抵抗器ンス（ｔｒａｎｓｒｅｓｉｓｔａｎｃｅ）およびノイズ特性を最適化するように、様々なトポロジで構成され、変更され得る。
【００７０】
エンハンスド複合トランジスタ２８３は、好適には、トランジスタ２１１およびトランジスタ２１３を含む。トランジスタ２１１は、入力２０１にて複合トランジスタ２８３のベース端子を定義する。トランジスタ２１３は、それぞれ、出力２０２にて複合トランジスタ２８３のコレクタ端子を定義し、ノード２０３で複合トランジスタ２８３のエミッタ端子を定義する。複合トランジスタ２８３はまた、トランジスタ２１２を含む。
【００７１】
トランジスタ２１１、２１２および２１３は、複合トランジスタ２８３の内部にある負帰還ループを定義する。一般に、複合トランジスタ２８３の負帰還ループは、ノード２０３、２８１および２８２を介してトランジスタ２１１、２１２および２１３を通じて流れる負帰還ループである。トランジスタ２１１のコレクタ端子は、ノード２８１にてトランジスタ２１２のベース端子に接続され、トランジスタ２１２のコレクタ端子は、ノード２８２にてトランジスタ２１３のベース端子に接続される。さらに、トランジスタ２１１のエミッタ端子は、トランジスタ２１３のエミッタ端子に接続される。負帰還ループは、トランジスタ２１２の反転信号特性と、トランジスタ２１１および２１３の非反転信号特性とによって負となる。
【００７２】
当業者は、本発明の負帰還ループが、好適には、奇数の反転トランジスタ（例えば、信号反転特性を有するトランジスタ）を通る経路を有することを理解する。この理由で、複合トランジスタ２８３に含まれる反転トランジスタの数は、１つ（例えば、トランジスタ２１２）に限定されず、任意の奇数の反転トランジスタ（例えば、３つまたは５つ）の反転トランジスタを含み得る。
【００７３】
最初に、複合トランジスタ２８３のトランジスタ２１１を参照して、トランジスタ２１１は、コモンベースの構成（上記にて定義済み）で構成され、かつノード２８１（例えば、トランジスタ２１１のコレクタ端子）における電流の変化がほとんど零である。このように、トランジスタ２１１のコレクタ端子（例えば、ノード２８１）と、トランジスタ２１１のエミッタ端子（例えば、ノード２０３）との間に一定の電流が流れる。この特性は、部分的に、抵抗器２３１の電流源の挙動およびトランジスタ２１２の電流利得が原因で生じる。
【００７４】
トランジスタ２１１が電流利得を提供しない一方で、トランジスタ２１２および２１３は、複合トランジスタ２８３において非常に高い電流利得を提供する。特に、トランジスタ２１２はβ２の利得を有し、トランジスタ２１３はβ３の利得を有する。トランジスタ２１２によって生成された増幅信号を、トランジスタ２１３を通じて供給した結果、約β２＊β３の利得が実現される。より詳細には、トランジスタ２１２および２１３は、理想的にも、電流利得ＩＡ２００を以下のように
ＩＡ２００＝β２＊β３＋β２＋β３
提供する。
【００７５】
当業者は、トランジスタ２１２および２１３の利得（例えば、５％〜１０％の利得）が好適には同じであり得ることを理解する。さらに、異なる利得を有するようにトランジスタ２１２および２１３を製造することは、追加の処理工程の導入を必要とすることにより、複合トランジスタ２８３の製造コストを増大させるが、当業者は、異なる利得を有するようにトランジスタ２１２および２１３を製造することは、本発明の範囲内にあることを理解する。
【００７６】
好ましくは、トランジスタ２１２および２１３がＮＰＮトランジスタの最も高いユニティ利得ポイントにおいて動作し得るようにバイアスされる。このバイアスは、好ましくは、２つのトランジスタが単一の高ユニティ利得ＮＰＮトランジスタ（例えばトランジスタ２１３が分離され、増幅器２００から独立して動作する）であるかのように実行するように、トランジスタ２１２および２１３を設定する。このように、最大ユニティ利得は、好適には複合トランジスタ２８３の負のフィードバックループに対して実現される。
【００７７】
トランジスタ２１１を再度参照すると、トランジスタ２１１は、比較的高い入力インピーダンスを入力２０１において増幅器２００および複合トランジスタ２８３に提供し得る。従って、複合トランジスタ２８３は、単一のＮＰＮトランジスタよりも高い入力インピーダンスを提供する。一実施形態では、トランジスタ２１１は、トランジスタ２１１の内部のベース抵抗がより高い入力インピーダンスを提供するために軽減するように比較的大きい表面積を有するように製造され得る。
【００７８】
トランジスタ２１１の表面積を拡大することによって、トランジスタ２１１のバイアス点の動作は、好適には、独立して動作するＮＰＮトランジスタの潜在的な最大周波数ユニティ利得ポイントよりも低く維持される。好適な実施形態では、トランジスタ２１１は、トランジスタ２１２の表面積よりも大きい表面積を有するようにサイズ調整され得る。トランジスタ２１１の表面積を拡大することは、高い増幅率に対して重要な特性であるトランジスタ２１１の内部ベース抵抗のノイズの影響を低減させる。
【００７９】
トランジスタ２１１および２１２は、好適には、コレクタ端子（例えば、ノード２８１およびノード２８２）において、それぞれ抵抗器２３１および抵抗器２３２によってパワー供給される。抵抗器２３１および２３２は、電源２０８に接続される。抵抗器２３１および２３２は、制御された電流がトランジスタ２１１および２１２のコレクタ端子に供給されるように、電圧電流変換素子として主に利用される。
【００８０】
当業者は、トランジスタ２１２および２１３がＮＰＮトランジスタの最大ユニティ利得周波数において動作するトランジスタにおいて存在する最大コレクタ電流に近づくようにバイアスされ得る一方で、トランジスタ２１１は、どのノイズ対直線特性が所望されるかに依存する、この点より小さい値でバイアスされ得ることを理解する。
【００８１】
当業者は、トランジスタ２１１および２１２のコレクタ端子が抵抗性素子に接続された電圧生成素子以外の回路素子でバイアスされ得ることを理解する。例えば、電源２０８および抵抗器２３１は、電流源または電流入力ノードであり得る。さらに、本発明の原理によるバイアス源は、バイアスされる回路の内部または外部源であり得る。さらに、全ての複数の電圧源または電流源は、それぞれ単一の電源または電流源として含まれ得る。
【００８２】
トランジスタ２１２のコレクタ端子は、ノード２８２でトランジスタ２１３のベース端子に接続される。トランジスタ２１３は、複合トランジスタ２８３の負のフィードバックループの点ではコモンコレクタ構成でもって提供される。なぜなら、このベースエミッタは、複合トランジスタ２８３の負のフィードバックループの両方の部分であるためである。
【００８３】
トランジスタ２１３は、複合トランジスタ２８３の負のフィードバックループのパスに対してエミッタホロワートランジスタ（例えば、電圧の反転を供給しない）として働く。複合トランジスタ２８３の負のフィードバックループが、トランジスタ２１３の動作を補足するためにトランジスタ２１２を利用することによって部分的にインプリメントされる。特に、トランジスタ２１３は、出力２０２において出力電流を供給する一方で、トランジスタ２１２は、トランジスタ２１３のベース駆動（ｂａｓｅ  ｄｒｉｖｅ）のために増幅器を反転させる電圧反転増幅器として働き、すなわち電圧反転がトランジスタ２１２にわたって発生する。上述のように、増幅器２００の示された実施形態では、トランジスタ２１２は、電圧反転特性を含む複合トランジスタ２８３において利用されたトランジスタであるに過ぎない。トランジスタ２１２を通過する信号を反転させる場合、トランジスタ２１２は、トランジスタ２１３のベース端子に入る電流信号の位相を９０°回転させる。トランジスタ２１１は、複合トランジスタ２８３の負のフィードバックループを閉じることにより、ループの信号の位相を保持する。
【００８４】
トランジスタ２１３は、性能向上が望ましい任意のトランジスタであり得る。この観点から、トランジスタ２１１および２１２、ならびに回路２２０および２２５は、トランジスタ２１３の性能特性を向上させる。しかし、当業者は、分離され独立したトランジスタ２１３と比較した場合、トランジスタ２１３が特定の性能特性を強調するように改変され得ることを理解する。この態様では、複合トランジスタ２８３は、好ましくは、向上されることが意図されたトランジスタの動作に類似して動作するが、向上された性能特性を実現する。
【００８５】
複合トランジスタ２８３のこのような性能向上の１つは、複合トランジスタ２８３の逆アイソレーションが大きい（図１Ｂの増幅器１５０の逆アイソレーションと比較した場合）ことである。なぜなら、トランジスタ２１３のベースとコレクタ端子との間のトランジスタ２１３のベース電流およびキャパシタンスの変位電流がトランジスタ２１２および２１３によって生成されたループにより入力２０１から効率的にデカップリングされるために、特に逆アイソレーションが発生する。
【００８６】
保護回路２４０は、複合トランジスタ２８３または増幅器２００に含まれ得る。保護回路２４０はトランジスタ２４１を含む。当業者は、複合トランジスタ２８３の負のフィードバックループからの信号がトランジスタ２４１を介して直接流れないことを理解する。なぜなら、トランジスタ２４１は、複合トランジスタ２８３の負のフィードバックループのパスの外部にあるためである。トランジスタ２４１は、複合トランジスタ２８３の負のフィードバックループが正になることを妨げる。トランジスタ２１２が飽和するとすぐに負のフィードバックループが正になる。そのため、トランジスタ２４１は、複合トランジスタ２８３のラッチアップおよび誤動作を妨げる。
【００８７】
トランジスタ２４１がなければ、増幅器２００のラッチアップが可能である。バイアス源２４２は、トランジスタ２１２のコレクタエミッタ端子電圧がＬＯＷ（例えば１００ｍＶ）になる場合、トランジスタ２４１はターンオンするように調整されるべきである。このような例では、トランジスタ２４１は、トランジスタ２１２（例えばトランジスタ２１２の飽和を妨げる）のための飽和クランプを提供する。
【００８８】
複合トランジスタ２８３はまた、フィードフォワード回路２２０を含み得る。フィードフォワード回路２２０は、例えばトランジスタ２１１のエミッタおよびコレクタ端子にわたって接続され得る。フィードフォワード回路２２０は、主に、高周波数（例えば、複合トランジスタ２８３の負のフィードバック制御ループのユニティ利得周波数に近い周波数）で複合トランジスタ２８３の負のフィードバック制御ループの信号位相を持続する際に支援する。
【００８９】
好ましくは、フィードフォワード回路２２０は、ノード２８１におけるトランジスタ２１１のコレクタ端子とノード２０３におけるトランジスタ２１３のエミッタ端子との間に接続されるキャパシタ２２１を用いて構成される。フィードフォワード回路２２０はまた、抵抗器２２３を含み得る。抵抗器２１３およびキャパシタ２２１の両方は、複合トランジスタ２８３の負のフィードバックループの周波数ユニティ利得に近い例では、複合トランジスタ２８３の負のフィードバックループの周波数応答を調整する。このように、抵抗器２２３およびキャパシタ２２１は、非常に高い周波数極（例えば、複合トランジスタ２８３のユーティリティ周波数利得とほぼ等価な周波数）におけるループの位相マージンを改良することによって補償およびループ安定性を提供する。
【００９０】
増幅器２００はまた、帯域幅制限回路２２５を含み得る。帯域幅制限回路２２５は、トランジスタ２１３のベースとグランド２９９との間に直列に接続されたキャパシタ２２２および抵抗器２２４を含み得る。帯域幅制限回路２２５のキャパシタンスを大きさ調整することによって、複合トランジスタ２８３のユニティ利得周波数が確立され得る。より詳細には、帯域幅制限回路２２５のキャパシタンスを増加させることによって、複合トランジスタ２８３の負のフィードバックループのユニティゲイン周波数が低減することになり、複合トランジスタ２８３の負のフィードバックループの位相マージンを改良する。しかし、帯域幅制限回路２２５のキャパシタンスを増加させることは、帯域幅制限回路２２５の直線性および複合トランジスタ２８３の負のフィードバック制御ループのユニティ利得周波数を低減する。
【００９１】
この態様では、帯域幅制限回路２２５のキャパシタンスの大きさ調整は所望された用途に依存し得る。例えば、キャパシタ２２２の適切な大きさは、複合トランジスタ２８３が中間周波数（ＩＦ）増幅器でインプリメントされる場合、増幅器１００のユニティ利得周波数が中間周波数に対して安定であるような大きさであり得る。言い換えると、増幅器２００の帯域幅は、異なる帯域幅で高度な直線性を必要とする適切なアプリケーションに調整され得る。当業者は、複合トランジスタ２８３のユニティ利得周波数の確立において支援するために、キャパシタ２２２は、好ましくは増幅器２００の複合トランジスタ２８３の負のフィードバックループに支配的な極を提供するように大きさ調整される。
【００９２】
キャパシタ２２２はまた、複合トランジスタ２８３の負のフィードバックループのユニティ利得周波数に近い非常に高い周波数で、コンタクト２０３におけるトランジスタ２１３のエミッタ端子において見られる抵抗性インピーダンスを提供する。トランジスタ２１３のエミッタ端子のこの抵抗性インピーダンスは、他の誘導性トランジスタ２１３のインピーダンスとトランジスタ２１３のエミッタ端子において存在する任意のキャパシタンス（例えば、電流源２５２出力キャパシタンス、ならびにトランジスタ２１１の端子のベースおよびエミッタ端子の間のキャパシタンス）との間の共振を妨げる。上述のように、抵抗器２２４はまた、帯域幅制限回路２２５に含まれ得る。抵抗器２２５と同様に、抵抗器２２４は、周波数応答および複合トランジスタ２８３の負のフィードバック制御ループの位相マージンを改良する。
【００９３】
複合トランジスタ２８３および複合トランジスタ２８３の増幅器２００への統合の最小の複雑さは、好適には、単一のＮＰＮトランジスタのユニティ利得周波数の１０％よりも高い増幅器２００のユニティ利得周波数を生じさせるとともに、安定状態（例えば、約６０°の位相マージン）動作を維持する。増幅器２００のユニティ利得周波数の約１％における信号周波数に対して、複合トランジスタ２８３の負のフィードバックループは、例えば、好適には大きい利得（例えば、２０ｄＢ）を示し、増幅器２００のトランスコンダクタンスおよび入力抵抗値を著しく向上させる。
【００９４】
増幅器２００の多くの性能特性は、複合トランジスタ２８３に起因し得る。例えば、増幅器２００の低動作電圧は、複合トランジスタ２８３がスタンドアロントランジスタと同様に動作する原理に起因し得る。より詳細には、トランジスタ２１１、２１２、および２１３のベース端子における電圧は、好適には等しい。従って、増幅器２００は、トランジスタ２１１、２１２、および２１３のベース電圧が、例えばそれぞれ約０．８Ｖであり、例えば１ボルトと同じ電源（例えば電源２０８）電圧で動作し得る。
【００９５】
増幅器２００はまた、抵抗器２１０の抵抗値の逆数（例えば１／Ｒ２１０）にほぼ等しい高いトランスコンダクタンスを示す。これは、抵抗器２１０が含まれない場合、増幅器２００のトランスコンダクタンスが無視できるためである。この比較的高いトランスコンダクタンスの結果、増幅器２００は、優れた直線特性を提供する。当業者は、電圧電流変換抵抗器２１０の複合トランジスタ２８３への接続は、トランスコンダクタンス増幅器として公知の電圧電流増幅器を生成し、この原理が増幅器２００によって利用されることを理解する。
【００９６】
複合トランジスタ２８３は、好適には、増幅器２００の点から見た場合、そのトランスコンダクタンスおよびトランスレジスタンス（ｔｒａｎｓｒｅｓｉｓｔａｎｃｅ）が無視できるように構成される。より詳細には、抵抗器２１０が増幅器２００に追加される場合、複合トランジスタ２８３の特性は、抵抗器２０１間の電圧が入力２０１において供給された電圧（トランジスタ２１１のベースエミッタ電圧を引いたもの）にほぼ等しくなることを可能にする。従って、抵抗器２１０が複合トランジスタ２８３に接続される場合（例えばノード２０３に接続される）、抵抗器２１０は、増幅器２００に対するトランスコンダクタンスの主要なソースとなる。
【００９７】
当業者は、抵抗器２１０の抵抗値が、少なくともトランジスタ２１１のベース端子の抵抗値に低減され得ることを理解する。このように、トランジスタ２１１の表面積は、ノイズを低減させるように増加され得（上述のように）、同時に、抵抗器２１０の抵抗値を減少させる。増幅器２００のトランスコンダクタンスがほぼ式１／Ｒ２１０にモデル化され得るため、抵抗器２１０の抵抗値を減少させることは、増幅器２００の利得および直線性を増加させる。
【００９８】
当業者は、増幅器２００に存在するトランジスタのコモン端子構成が他のコモン端子構成によって置換され得ることを理解する。そうすることによって、増幅器２００または複合トランジスタ２８３が、向上された直線性、利得、または周波数応答特性に対する必要性を有する種々の異なるデバイスに移動することを可能にし得る。
【００９９】
当業者はまた、増幅器２００が、カスケード接続された増幅器（例えば、図４の増幅器４００）等の種々の異なるトポロジーに含まれ得る。このような実施形態では、抵抗器２１０は、接続する段において見られる抵抗値によって除去されてもよいし、実現されてもよいし、増幅器２００の外部の接続に含まれてもよい。部分的には、抵抗器２１０は、出力２０２において著しく直線の出力電流を生成することによって、入力２０１における入力電圧に応答する。さらに、当業者はまた、増幅器２００のＮＰＮ複合トランジスタ２８３がＰＮＰトポロジーを有するように構成され得ることを理解する。
【０１００】
スタンドアロントランジスタの電圧の約１よりも大きいＶＢＥの電圧スイングを有する信号に対して、信号減衰回路はまた、増幅器２００の入力に接続され得ることにより、増幅器２００の入力電圧を低下させ得る。さらに、複合トランジスタ２８３は、減衰回路または任意の他のデバイスで利用され得、増幅デバイスに限定されない。
【０１０１】
当業者は、好ましい電流源が２５２が比較的低い出力キャパシタンスを有し、図１Ｂの増幅器１５０と比較した場合、増幅器２００をオンおよびオフするために利用され得ることを理解する。低出力キャパシタンスは、低いパワーモードが必要とされる場合、増幅器２００がターンオフすることを可能にする。低パワーモードが含まれ得る例は、図４の増幅器４００である。低パワーモードの機能性は、以下にさらに説明される。
【０１０２】
電源２５１は、増幅器２００への別のバイアス素子であり、トランジスタ２１２のエミッタ端子に接続され得る。当業者はさらに、増幅器２００が電圧電流トランスコンダクタンス増幅器に限定されないことを理解する。増幅器２００はまた、任意のタイプの増幅器として構成され得る（例えば、電流電圧増幅器）。
【０１０３】
図３は、本発明の原理に従って、二重信号（ｄｕａｌ  ｓｉｇｎａｌ）パスを利用し、構成されグランド入力アクティブカスコード増幅器３００の概略図を示す。増幅器３００は、図２の増幅器２００と同様に、複合トランジスタを含む。増幅器３００の複合トランジスタは、トランジスタ３１１〜３１４を含む。トランジスタ３１１、３１２、および３１４は、図２のトランジスタ２１１および２１２が図２のトランジスタ２１３を向上させる方法と同様にトランジスタ３１３を向上させる。
【０１０４】
図２の増幅器２００とは異なる１つの差は、カスコード増幅器３００は、好適には、一次入力３０３において一次電流入力（例えば、トランジスタ３１３のエミッタ端子）および二次入力３０４における二次電流入力（例えば、トランジスタ３１４のエミッタ端子）を含む。一次電流信号経路の出力は、出力２０２におけるトランジスタ３１３のコレクタ端子において存在する。二次電流信号パスの出力はまた、出力２０２におけるトランジスタ３１４のコレクタ端子において存在する。トランジスタ３１３のコレクタ端子およびトランジスタ３１４のコレクタ端子が出力３０２で互いに接続されるため、電流信号経路の両方が共通の出力を有するものとして観測され得る（例えば、二重信号パス）。当業者は、カスコード増幅器３００が、好適には最小電流利得を大電圧利得に提供するように構成されることを理解する。
【０１０５】
増幅器３００の複合トランジスタと図２の増幅器２００の複合トランジスタとの間の別の差は、増幅器３００が、反転トランジスタ（例えば、図２のトランジスタ２１２）の代わりに差動の対のトランジスタ（例えば、差動回路３５１）を含む。回路３５１は、出力３０２に対し、トランジスタ３１３のコレクタベースのキャパシタンスの変位電流を含む。トランジスタ３１３のベース端子における電流を出力３０２に戻し、上述の動作の結果として、一次入力３０３における一次入力電流および出力３０２における出力電流は、好ましくは等しい。回路３５１がない場合、出力３０２における出力電流は、一次入力３０３における入力電流とトランジスタ３１３のベース電流との間の差であり、歪んだ出力信号に至る。従って、カスコード増幅器（例えば、同じ入力および出力電流）が生成される。差動回路３５１は、好ましくは、電圧源３６６によって電流源として挙動する抵抗器３４１によってバイアスされる。
【０１０６】
さらに、差動回路３５１は、トランジスタ３１３のベースにおいて決定された電流を補償するように利用される。差動回路３５１は、トランジスタ３１３のコレクタにおいて存在するパワーを増加させる。なぜなら、コレクタ電流は、差動回路３５１に導入されたＤＣ電流を再使用するためである。さらに、差動回路３５１は、増幅器３００の複合トランジスタの負のフィードバックループに含まれ、ループの反転する点（例えば、図２のトランジスタ２１２と同様）を提供し、トランジスタ３１１のトランスコンダクタンスを増加させる。
【０１０７】
トランジスタ３１２のベース端子における電流は、好ましくは、トランジスタ３１２のベータ因子によって割られた、一次入力３０３および二次入力３０４における入力電流の合計に等しく、そして抵抗器３３１が理想的な電流源である場合、本質的にトランジスタ３１１のコレクタ電流である。トランジスタ３１１のベース端子は、電圧源３０９に接続されるが、トランジスタ３１１のエミッタ端子は、一次入力３０３に接続される。トランジスタ３１１のコレクタ端子における電流は、差動増幅器３５１の動作によって低減されることにより、トランジスタ３１１のベースエミッタ電圧は、電流信号が一次入力３０３において存在する場合、あまり信号変動を有しない。その結果、実質的にＡＣグランド点である電圧源３０９のバイアス電圧は、一次入力３０３に影響を与える（トランジスタ３１１のＶＢＥ降下を引いたもの）。従って、一次入力ノード３０３は、仮想グランド挙動を有する。なぜなら、もしあるとしても、非常に小さい電圧変動が一次入力３０３において発生するためである。このように、グランド入力カスコード増幅器が構成される。
【０１０８】
当業者は、第２の仮想グランドはまた、トランジスタ３１４のベース端子における電圧が供給されることを理解する。なぜなら、トランジスタ３１４のベース端子における電圧は、供給電圧３０９によって安定化される。なぜなら、もしあるとしても、非常に低い電圧変動が、ノード３０１において存在するためである。トランジスタ３１４および３１１のベース端子が供給電圧３０９に接続される。１つの好適な実施形態では、供給電圧３０９は、例えば、２．１ボルトであり得る。
【０１０９】
当業者はさらに、トランジスタ３１４および３１１のベース端子が、増幅器３００の性能特性を改変するように異なる電圧レベルを供給され得ることを理解する。当業者はまた、トランジスタ３１１、３１２、３１３、および３１４のエミッタ端子が、好ましくはほぼ同じ電圧（例えば、同じＤＣバイアス）であることを理解する。
【０１１０】
カスコード増幅器３００のバイアス素子は、電流源３８１のＤＣ値、電流源３７１のＤＣ値、ソース３６６および３０９の電圧値、ならびに抵抗器３３１および３４１の抵抗値である。好ましい実施形態では、カスコード増幅器３００のバイアス素子は、一次入力３０３および二次入力３０４におけるＤＣ電圧が等しいようにバイアスされる。しかし、当業者は、一次ノード３０３および二次ノード３０４において存在する電圧が異なってもよいことを理解する。
【０１１１】
説明されたように、一次入力３０３は、Ｖ３０９−Ｖ３１１ＢＥに等しい電圧を有する仮想グランドの属性を含む。一次入力３０３における一定電圧を確立する場合に、増幅器３００は、カスコード増幅器３００の外部にあるデバイスにパワーを供給するために利用され得る。例えば、一次入力３０３の仮想グランド性質は、カスコード増幅器３００と共にカスケード接続された増幅器にパワーを与えるために使用され得る。
【０１１２】
例えば、図２の増幅器２００は、一次入力３０３において図３の増幅器３００でカスケード接続され得、バイアス回路３７０（図４の増幅器４００に示されるように）を置換することにより、増幅器３００は、バイアス電圧を増幅器２００に供給する。このような実施形態では、増幅器２００は、バイアス電流を増幅器３００に供給し、その結果、バイアスソース３７０のための必要性を除去する。
【０１１３】
別の例に対して、図２の増幅器２００は、第２の入力３０４において図３の増幅器３００でカスケード接続され得、増幅器３００が増幅器２００にバイアス電圧を提供するように、バイアス回路３８０（図１３の増幅器１３００に示されたように）を置換する。このような実施形態では、増幅器２００は、バイアス電流を増幅器３００に供給し、その結果、バイアスソース３８０のための必要性を除去する。第２の入力３０４はまた、仮想グランドノードの特性を示し得る。
【０１１４】
上記されたように、バイアス回路３８０は、トランジスタ３１３のベースにおいて補償される電流を増加するように利用され得、かつ、第２の入力源として利用され得る。バイアス回路３８０は、好ましくは差動回路３５１用のＤＣ電流テイル（ｔａｉｌ）源であると同時に、トランジスタ３１４用の信号電流源でもある。回路３８０は、制御デバイスまたは増幅器等の別のデバイスによって置換され得る。上記されたように、回路３８０は、図２の増幅器２００に類似の電圧−電流増幅器の出力ノードであり得る。トランジスタ３１３のベース電流が回路３８０からの適切な電流によって補償されるとき、増幅器３００の利得は、増加する（例えば、好ましくは、１．５ｄＢステップ利得）。
【０１１５】
トランジスタ３１３および３１２は、増幅器３００用の電流利得を提供する。詳細には、トランジスタ３１３の電流利得Ｂ３１３、および、トランジスタ３１２の電流利得Ｂ３１２は、次のような増幅器３００の複合トランジスタの負のフィードバックループ用の全電流利得ＩＡ３００を提供する。
ＩＡ３００＝Ｂ３１３（Ｂ３１２）
当業者は、低周波数において、および、本発明の原理に従って構築されたスタンドアロン型ＮＰＮトランジスタのＤＣ電流利得によって分けられたユニティ利得周波数まで上昇する周波数において、ＩＡ３００がループ電流利得をほぼ近似することを理解している。
【０１１６】
フィードフォワード回路３２１および帯域幅制限回路３２２は、図２のフィードフォワード回路２２１および帯域幅制限回路２２２に類似した特徴をそれぞれ示す。増幅器２００と類似して、増幅器３００は、好ましくは、本発明の原理に従って構築されたアクティブモードのスタンドアロン型トランジスタ（例えば、接続されないトランジスタ３１３であって、増幅器３００とは独立して動作するトランジスタ３１３）のベース−エミッタ電圧の電圧ヘッドルームを示す。好ましくは、トランジスタ３１４およびトランジスタ３１３の出力電圧スイングは、トランジスタ３１３および３１４の飽和点によって規定される低境界線、および、トランジスタ３１４および３１３の破壊メカニズムによって規定された高境界線を有し得る。当業者は、負のフィードバックループのユニティ利得周波数周辺での回路３００の負のフィードバックループのＡＣ応答を制御するために、さらなる回路３５６および３５７がそれぞれレジスタ３２１および３２２に接続され得ることを理解する。
【０１１７】
増幅器３００用の高電流利得を望む場合、利得エンハンス回路３６０が含まれ得る。好ましくは、利得エンハンス回路３６０は、トランジスタ３６１および仮想接地特性を有する適切な電流利得源を含む。増幅器３００に含まれるので、両トランジスタ３６１および３１３は、仮想接地点においてエミッタ端子を有する。これらのトランジスタの組み合わせは、好ましくは、電流ミラー増幅器として振舞う。この様態では、出力３０２における出力電流信号は、トランジスタ３６１および３１３の領域比（例えば、Ａｒｅａ３６１／Ａｒｅａ３１３）にほぼ等しい因子によって主入力３０３における電流信号よりも大きい。従って、トランジスタ３１３の利得は、二つのトランジスタの領域比によってエンハンスされる。
【０１１８】
当業者は、さらなる利得エンハンシング素子および回路が本発明の原理に従って、増幅器３００に加えられ得る、または、増幅器３００において修正され得ることを理解する。例えば、第二の利得エンハンスメント回路（図示せず）は、トランジスタ３６１のコレクタ端子に接続されたコレクタ端子、および、接地点３６０に接続されたエミッタ端子を有するさらなるトランジスタを含むことによって増幅器３００に加えられ得る。
【０１１９】
図２および図３によるそれぞれの増幅器トポロジー２００および３００は、共に移動され得、および、カスケードされ得、図４のカスケードされた増幅器４００を実現する。概して、増幅器４００は、入力４０１および４０２の電圧信号をとるように、および、これらの信号を増幅して、負荷４９５に電力を加える変圧器４９１での出力を生成するように構築される。負荷４９５に電力を加えると、増幅器４００によって生成された増幅出力信号の代表である、負荷４９５を挟むノード４９６と４９７とに電位差が発生する。
【０１２０】
カスケードされた増幅器４００は、好ましくは、（エンハンスドデバイス４２０および４４０を含む）トランスコンダクタンスエンハンシング差動増幅器、および、アクティブカスコード接地入力差動増幅器（エンハンスドデバイス４１０および４３０）を含む。エンハンスドデバイス４２０および４４０は、図３の増幅器３００と同じ原理でそれぞれ構築される。同様に、エンハンスドデバイス４１０および４３０は、図２の増幅器２００と同じ原理でそれぞれ構築されることが好ましい。
【０１２１】
当業者は、電流源４８２および４８３によって提供されたバイアス電流が、エンハンスドデバイス４１０、４２０、４３０および４４０をバイアスするように部分的に用いられることを理解する。さらに、電源４０８および４０９は、エンハンスドデバイス４２０および４４０の出力ノードを介して、エンハンスドデバイス４２０および４４０に電圧バイアスを供給するように用いられる、エンハンスドデバイス４１０および４３０の入力における仮想接地ノード（例えば、１．３ボルト）を形成する。従って、増幅器４００は、電力消費量が少ない。なぜなら、差動増幅器は、別々の電流源によってバイアスされないからである。この様態では、増幅器４００が二つの増幅レベルを含んでいるが、増幅器４００は、１ステージの増幅器として実際に動作する。
【０１２２】
増幅器４００が２ステージの増幅器として動作すると、二つの差動増幅器は、独立してバイアスされる必要がある。しかし、当業者は、増幅器４００のエンハンスドデバイスが、２ステージの増幅器を生成するために別々にバイアスされ得ることを理解する。
【０１２３】
エンハンスドデバイス４２０および４４０の利得は、抵抗器４７０および電流源４８２および４８３によって部分的に影響された負のフィードバックループに依存する。エンハンスドデバイス４２０および４４０に導かれる電流を制御することによって、これらのデバイスの動作が操作され得る。さらに、ＤＣバイアスノード４９２および４９８において導かれた信号は、エンハンスドデバイス４２０および４４０の動作および性能に影響を与え得る（例えば、ＤＣバイアスノード４９２および４９８は、増幅器３００に対する図３の回路３７０による影響に類似した様態のバイアスによって操作され得る）。さらに、ノード４９２および４９８における定常バイアスを含むことによって、第一のカスケードステージ４２０のエミッタにおけるインピーダンスが最大化される。
【０１２４】
上記されたように、エンハンスドデバイス４１０および４３０は、仮想接地接触点で、エンハンスドデバイス４２０および４４０にそれぞれ接続される。結果として、エンハンスドデバイス４１０および４３０は、エンハンスドデバイス４２０および４４０に対して実質的に周波数応答性を提供せず、そして、エンハンスドデバイス４２０および４４０は、エンハンスドデバイス４１０および４３０に対して実質的に周波数応答性を提供しない。あるステージから別のステージへの周波数応答を示す増幅器（例えば、エンハンスドデバイス）は、あるステージから別のステージへと起こる周波数応答を有する増幅器と比較して、概して、減少したユニティ利得周波数を有する。
【０１２５】
当業者は、抵抗器４７０が増幅器４００のトランスコンダクタンスを制御するように用いられ得ることを理解している。概して、増幅器４００のトランスコンダクタンスは、抵抗器４７０の抵抗値に対する負荷４９５の抵抗値比として定義され得る。より詳細には、増幅器４００は、抵抗器４７０に流れる電流量がＶ４０１−４０２／Ｒ４７０に等しいように構築される。エンハンスドデバイス４１０および４３０は、電流の増幅を実行しない。入力４０１と４０２との間の電位差（Ｖ４０１−４０２）は、概して、抵抗器４７０を挟んで存在しているので、トランスコンダクタンス変換要因は、抵抗器４７０に見られ得る。結果として、出力４９６と４９７との間の電流および出力レベルは、概して、次のように定義され得る。
Ｉ４９６−４９７＝Ｖ４０１−４０２／Ｒ４７０
Ｖ４９６−４９７＝（Ｖ４０１−４０２／Ｒ４７０）（Ｒ４９５＊Ｎ４９１）
Ｎ４９１は、変圧器４９１のインピーダンス比である。増幅器４００の電圧利得がＶ４９６−４９７／Ｖ４０１−４０２であるので、増幅器４００の電圧利得は、概して、（Ｒ４９５＊Ｎ４９１）／Ｒ４７０に等しい。増幅器４００用の電圧利得は、例えば、２０ｄＢであり得る。（Ｒ４９５＊Ｎ４９１）が約２００オームであり、かつ、Ｒ４７０が約３．３オームであるとき、増幅器４００用の電力利得は、例えば、３２ｄＢであり得る。
【０１２６】
当業者は、増幅器４００のアプリケーションに依存して、抵抗器４２０が可変抵抗器であり得、その結果、増幅器４００のトランスコンダクタンスが動作中に変化され得ることを理解している。
【０１２７】
上記されたように、エンハンスドデバイス４１０、４２０、４３０および４４０は、図１Ｂのトランジスタ１５０と比較して、好ましくは、小さな電圧ヘッドルームを有するように構築される。減少したヘッドルームは、増幅器４００に電力を加えるために必要とされる電力量を減少する。さらに、減少されたヘッドルームによって増幅器４００のキャパシタが比較的低いキャパシタンスによって構成されることが可能となる。なぜなら、増幅器４００は、高周波数で動作するからである。
【０１２８】
また、当業者は、低電力モードが望ましい場合、増幅器４００の回路がＯＮにされ得る、（例えば、イネイブルされる）およびＯＦＦにされ得る（例えば、アンイネイブルされる）ことを理解している。より詳細には、エンハンスドデバイス４３０および４４０は、ＯＦＦにされ得、その結果、エンハンスドデバイス４１０および４２０のみが端子４０１への入力を増幅する。このように行うことによって、増幅器４００を動作させるために必要とされる電力が減少される。エンハンスドデバイス４３０および４４０は、例えば、電流源４８３におけるバイアス電流をゼロに設定することによって、ＯＦＦにされ得る。エンハンスドデバイス４１０および４２０は、例えば、電流源４８２におけるバイアス電流をゼロに設定することによってＯＦＦにされ得る。
【０１２９】
当業者は、第三のまたはそれ以上の差動エンハンスドデバイスレベルが増幅器４００に加えられ得ることをさらに理解している。特に、エンハンスドデバイスは、エンハンスドイデバイス４２０または４４０の入力に加えられ得、または、エンハンスドデバイスは、エンハンスドデバイス４１０および４３０の入力に加えられ得る。差動増幅器レベルをエンハンスする２つのトランスコンダクタンスを有する増幅器の例は、図１３の増幅器１３００に関する説明と共に、以下に記載される。
【０１３０】
当業者は、変圧器４９１が、外部電圧源によって電力を加えられる中央タップを含み得ることを理解している。この電圧源は、次いで、増幅器４００に電圧を供給し得、そして、エンハンスドデバイス４１０、４２０、４３０および４４０にバイアステイル電流も供給し得る。
【０１３１】
図５は、増幅器５００を示す。この増幅器５００は、図４の増幅器４００のコンポーネントレベルのバージョンである。エンハンスドデバイス５１０および５３０は、図４のエンハンスドデバイス４２０および４４０にそれぞれ対応する。エンハンスドデバイス５５０および５７０は、エンハンスドデバイス４１０および４３０にそれぞれ対応する。
【０１３２】
図５のエンハンスドデバイス５１０および５３０は、図２の増幅器２００と類似している。増幅器２００において、入力信号は、トランジスタ２１１のベース端子２０１に与えられる。このベース端子２０１は、トランジスタ５１４のベース端子５１１およびトランジスタ５３４のベース端子５３１に対応する。一方で、トランジスタ２１１のコレクタ端子とエミッタ端子との間に接続されている図２で示される抵抗器２２３およびキャパシタ２２１は、エンハンスドデバイス５１０、ならびに、エンハンスドデバイス５３０にそれぞれ見られる、抵抗器５２４およびキャパシタ５１７、ならびに、抵抗器５４４およびキャパシタ５３７に対応する。同様に、増幅器２００における抵抗器２３１および２３２は、エンハンスドデバイス５１０および５３０のそれぞれにおける抵抗器５２２および５２３、ならびに、抵抗器５４２および５４３に対応する。
【０１３３】
さらに、トランジスタ５１５および５３５、ならびに、トランジスタ５１６および５３６は、図２のトランジスタ２１２、ならびに、２１３にそれぞれ対応する。トランジスタ２１３のベース端子とトランジスタ２１２のエミッタ端子との間に接続されているように図２で示されるキャパシタ２２２は、エンハンスドデバイス５１０および５３０におけるそれぞれのキャパシタ５１８および５３８に対応する。しかし、図２の抵抗器２２４は、エンハンスドデバイス５１０および５３０から取り除かれている。それでもなお、本発明がこの様態に制限さないこと、および、図５が図示する目的のために提示されるにすぎないことは理解されるべきである。
【０１３４】
好ましい実施形態において、図２における抵抗器２２４の２つの例は、増幅器５００に含まれ得る。すなわち、抵抗器２２４は、（図２に示されるような第１のＲＣ回路を形成して）キャパシタ５１８とトランジスタ５１６のベース端子との間に接続され得、抵抗器２２４は、（図２で示されるような第２のＲＣ回路を形成して）キャパシタ５３６とトランジスタ５３６のベース端子との間に接続され得る。
【０１３５】
さらに、電圧源５２１および電圧源５４１が図２に示される電圧源２０８に対応することは理解されるべきである。また、増幅器２００において出力がトランジスタ２１３のコレクタ端子２０２において取り出されることと同様に、エンハンスドデバイス５１０および５３０の出力は、トランジスタ５１６のコレクタ端子５１３およびトランジスタ５３６のコレクタ端子５３３においてそれぞれ取り出されることは、理解されるべきである。さらに、エンハンスドデバイス５１０および５３０のそれぞれのエミッタ端子５１２および５３２は、図２で示されるエミッタ端子２０３に対応する。
【０１３６】
図５で示されるように、トランジスタ５５４のベース端子５５１およびトランジスタ５７４のベース端子５７１は、電圧源５６１および５８１にそれぞれ供給される。これは、トランジスタ３１１のベース端子３０１に接続されている、図３における電圧源３０９に対応する。同様に、図３における差動トランジスタ３１２および３１４は、エンハンスドデバイス５５０のトランジスタ５５６および５５７、ならびに、エンハンスドデバイス５７０のトランジスタ５７６および５７７にそれぞれ対応する。図示されるように、これらの対のトランジスタは、エンハンスドデバイス５５０および５７０におけるコンポーネント５５５および５７５をそれぞれ形成する。
【０１３７】
さらに、図５に示されるように、図３の電圧源３０９は、エンハンスドデバイス５５０における電圧源５６１および５６７、ならびに、エンハンスドデバイス５７０における電圧源５８１および５８７に対応する。電圧源５６１および５６７、または、電圧源５７１および５８１が図５に示されるような２つの電圧源の代わりにユニティ電圧源であり得ることは、理解されるべきである。一方、図３のキャパシタ３２１は、ステージ５５０および５７０におけるキャパシタ５６５および５８５にそれぞれ対応する。さらに、図３の抵抗器３３１および３４１が図３の電圧源３６６によって電力を与えられる様態と同様に、抵抗器５６３および５６８は、エンハンスドデバイス５５０における電圧源５６２によって電力を与えられ、抵抗器５８３および５８８は、エンハンスドデバイス５７０における電圧源５８２によって電力を与えられる。
【０１３８】
さらに比較すると、図３におけるキャパシタ３２２およびトランジスタ３１３は、エンハンスドデバイス５５０ではキャパシタ５６６およびトランジスタ５５８に対応し、エンハンスドデバイス５７０ではキャパシタ５８６およびトランジスタ５７８に対応する。また、トランジスタ５５８および５７８のコレクタ端子が出力端子５５３および５７３を提供することは留意されるべきである。
【０１３９】
増幅器５００は、図３で示された利得エンハンシング回路３６０を組み込まないカスコードエンハンスドデバイス５５０および５７０を含む。しかし、本発明がこの様態に制限されないことは理解されるべきである。利得エンハンシング回路３６０は、本発明の原理の範囲を逸脱することなく増幅器５００に加えられ得る。
【０１４０】
当業者は、トランジスタ５５６および５５７のエミッタ端子がエンハンスドデバイス５１０に類似したエンハンスドデバイスに好ましくは接続され得る。より詳細には、エンハンスドデバイス５１０の第２の例は、増幅器５００に含まれ得、その結果、エンハンスドデバイス５１０の第２の例におけるノード５１３（例えば、出力電流ノード）は、ノード５５９においてトランジスタ５５６および５５７のエミッタ端子に接続される。エンハンスドデバイス５１０のこの第２の例における電圧入力は、入力５１１に接続され得る（例えば、両入力５１１は、共に接続され得る）。このように行うことによって、エンハンスドデバイス５５０における第２の電流経路が生成される。第２の電流経路の機能および利点は、図３の増幅器１３００においてさらに説明かつ示される。
【０１４１】
同様に、当業者は、トランジスタ５７６および５７７のエミッタ端子が、エンハンスドデバイス５３０に類似したエンハンスドデバイスに好ましくは接続され得ることを理解している。より詳細には、エンハンスドデバイス５３０の第２の例は、増幅器５００に含まれ得、その結果、エンハンスドデバイス５３０の第２の例におけるノード５３３（例えば、出力電流ノード）は、ノード５７９においてトランジスタ５７６および５７７のエミッタ端子に接続される。エンハンスドデバイス５３０のこの第２の例の電圧入力は、入力５３１に接続され得る（例えば、両入力５３１は、共に接続され得る）。このように行うことによって、エンハンスドデバイス５７０における第２の電流経路が生成される。第２の電流経路の機能および利点は、図３の増幅器１３００においてさらに説明かつ示される。また、当業者は、エンハンスドデバイス５３０および５７０が増幅器５００から取り除かれ得るか、または、選択的にＯＦＦにされ得ることを理解している。このように行うことによって、増幅器５００の差動動作が取り除かれる。ユニティ電圧信号が増幅されるということが所望されるのみであるときには、このように行うことは、特に有利である。エンハンスドデバイス５３０および５７０を選択的にＯＦＦにする（例えば、電流源５９３をＯＦＦにする）際に、低電力モードは、増幅器５００において実現され得る。
【０１４２】
図５のエンハンスドデバイス５１０および５３０のための別の特定の実施形態は、図６の可変利得差動増幅器６００によって図示される。増幅器５００と増幅器６００との間の一つの違いは、例えば、図５のトランジスタ５１１が増幅器６００の同じコレクタ端子を共有する２つのトランジスタ（例えば、可変利得ステージ６５１用のトランジスタ６１１および６１２、ならびに、可変利得ステージ６５２用のトランジスタ６１５および６１６）によって置換されることであり得る。このように、増幅器６００は、デュアル入力選択可能利得増幅器の原理を導入する。
【０１４３】
概して、増幅器６００は、利得ステージ（例えば、ステージ６５１および６５２）における２つの利得トランジスタのうちのアクティブである（例えば、ＯＮである）いずれかに基づいて、複数の利得が増幅器６００において実現されることが可能であるように構成される。例えば、利得制御ステージ６５１におけるトランジスタ６１１および６１２にうちのＯＮであるいずれかに基づいて、増幅器６００は、異なる利得特性を示す（例えば、好ましくは、増幅器６００のトランスコンダクタンスが異なる）。
【０１４４】
好ましい実施形態において、トランジスタ６１１は、トランジスタ６１５と同じ状態である。同様に、トランジスタ６１２は、好ましくは、トランジスタ６１６と同じ状態である。この様態で、増幅器６００は、抵抗器回路網６７０において見られる抵抗値に関して、入力６２１と６２２との間の電位差か入力６０１と６０２との間の電位差かのいずれかである出力６９８および６９７における出力電流を有する。しかし、当業者は、トランジスタ６１１および６１２がトランジスタ６１５および６１６とは異なってそれぞれ切り替えられ得ることを理解している。このように行うことによって、２つ以上の差動動作が増幅器６００によって実施され得る。
【０１４５】
トランジスタ６１１および６１５がＯＮである場合、出力ノード６９７および６９８における電流利得は、好ましくは以下の通りである。
Ｉ６９８−６９７＝Ｖ６２１−６２２／［（（Ｒ６７５＋Ｒ６７６＋Ｒ６７７）／Ｒ６７７）／（Ｒ６７８｜｜（Ｒ６７５＋Ｒ６７６＋Ｒ６７７））］
ここで、Ｒ６７６およびＲ６７５は、同じ抵抗値である。当業者は、差動増幅器６００を対称に平衡化するために、抵抗６７６および６７５が好ましくは同じ抵抗値を有することを理解している。トランジスタ６１２および６１６がＯＮである場合、出力ノード６９７および６９８における電流利得は、好ましくは以下の通りである。
抵抗器Ｒ６７６およびＲ６７５が同じ抵抗値を有するとき、
Ｉ６９８−６９７＝Ｖ６０１−６０２／［（Ｒ６７８｜｜（Ｒ６７５＋Ｒ６７６＋Ｒ６７７））］
である。従って、当業者は、トランジスタ６１１、６１２、６１５および６１６のうちのＯＮであるいずれかに依存して、差動増幅器６００の出力電流（Ｉ６９８−６９７）を考慮して、異なる抵抗性アレイが観察されることを理解している。
【０１４６】
さらに、当業者は、抵抗器６８１および６８２は、同様に、例えば、図５の抵抗器５２２および５２３、ならびに、抵抗器５４２および５４３に類似してそれぞれ動作することを理解している。電圧源６０８および６０９は、例えば、図５の電圧源５２１および５４１に類似してそれぞれ動作し得る。さらに、トランジスタ６１３および６１７は、例えば、図５におけるトランジスタ５１５および５３５に類似してそれぞれ動作し得る。トランジスタ６１４および６１８は、例えば、図５におけるトランジスタ５１６および５３６に類似してそれぞれ動作し得る。
【０１４７】
また、当業者は、本発明の原理によって構築されたフィードフォワードループ（例えば、図５における抵抗器５２４およびキャパシタ５１７を含むループ）が増幅器６００に含まれ得ることを理解している。同様に、周波数帯域制限回路（例えば、図５におけるキャパシタ５１８）、および、本発明の原理に従って構築された他の性能エンハンシング回路は、増幅器６００に含まれ得る。さらに、トランジスタ６１２および６１６は、好ましくは、電流源６７１および６７４にそれぞれ接続される。
【０１４８】
当業者は、増幅器６００の出力電流経路にトランジスタが存在しないことを理解している。結果として、抵抗器回路網６７０の最小の容量性負荷が実現され、従って、最小の直線性劣化を提供する。
【０１４９】
好ましい実施形態において、好ましくは、抵抗器回路網６７０は、抵抗器６７５、６７６および６７７が抵抗器６７８を製作するための材料と異なる材料によって製作されるように構築される。結果として、抵抗器回路網６７０の抵抗値の精度は、抵抗器回路網６７０と同じ抵抗値を有するユニティ抵抗器よりも低い。同様に、抵抗器回路網６７０の一部が直列または並列の構成で利用される場合、および、抵抗器回路網６７０の一部が異なる材料によって製作された２つ以上の抵抗器を含む場合、抵抗器回路網６７０の一部の許容差は狭くされる。
【０１５０】
例として、抵抗器が１，０００オームの抵抗値、および、１０％の許容差を有する場合、抵抗器は、９００オームと１，１００オームとの間の抵抗値で実際にモデル化する。しかし、抵抗器が、異なる材料によって製作された抵抗器を用いる抵抗器回路網（例えば、抵抗器回路網６７０）である場合、抵抗器回路網６７０は、例えば、ほぼ７％の抵抗値の精度を有し、一方で、抵抗器回路網６７０に含まれる各抵抗器の許容差は、１０％である。より詳細には、抵抗器回路網６７０が、例えば、並列な２つの抵抗器（例えば、並行な抵抗器６７８および抵抗器６７５）としての出力６９８および６９７によって観察されるとき、これらの２つの抵抗器の許容差は以下の通りである。
ＴｏｌｅｒａｎｃｅＲ６７５，Ｒ６７８＝ｓｑｒｔ［（Ｔｏｌｅｒａｎｃｅ６７５＊Ｒ６７５／ＲＲ６７５，Ｒ６７８）＾２＋（Ｔｏｌｅｒａｎｃｅ６７８＊Ｒ６７８／ＲＲ６７５，Ｒ６７８）＾２］
これらの２つの抵抗器が修正されず、かつ、それぞれの抵抗器の許容差が１０％である場合を考えると、異なる材料で抵抗器を製作することによって達成される全許容差は、ｓｑｒｔ［（１０＊０．５）＾２＋（１０＊０．５）＾２］と等価であり、これは、１０／ｓｑｒｔ（２）または７％と等価である。示されるように、本発明の原理による増幅器にトランジスタアレイ６７０を用いることによって、増幅器が構築される抵抗器の許容差がより低くなる。抵抗器回路網６７０を製作するために用いられ得る材料は、例えば、窒化チタン抵抗器およびｎ型ポリシリコンであり得る。特に、抵抗器６７８は、ポリシリコン（例えば、ｎ型またはｐ型ポリシリコン）であり得、一方、抵抗器６７５、６７６および６７７は、窒化チタン抵抗器であり得る。
【０１５１】
当業者は、抵抗器回路網６７０が直列構成、並列構成、または、それらの任意の組み合わせによる構成の抵抗器の組み合わせによって用いられ得ることを理解している。さらに、当業者は、２つの抵抗器によって構築された合成抵抗器が反対の温度係数を有する（例えば、一つの抵抗器が正の温度係数を有し、第２の抵抗器が負の温度係数を有する）ように製作される場合、組み合わせられた合成抵抗器は、改善した温度係数を有する。当業者は、抵抗器回路網６７０、および、抵抗器回路網６７０の温度および許容差の利点が、増幅および減衰回路に制限されずに、広範囲の応用において有効であり得ることを理解している。
【０１５２】
また、当業者は、増幅器６００が２つ以上の可変利得を有し得ることを理解している。例えば、第三の可変利得ステージは、増幅器６００に加えられ得る。
【０１５３】
図７は、図６の回路６００に類似する増幅器７００を示す。しかしながら、増幅器７００は、図６の増幅器６００と比較した場合に、さらなる利得ステージを含むように構築される。より具体的には、回路７００は、４つの一般的な可変の利得ステージを有するように構築される。トランジスタ７１１〜７１３、７６５、７６６、７１５〜７１７、７４２、および７４３のうちのどれがオンであるかに依存して、異なる電流経路が出力７９８および７９７形成される。このため、増幅器７００の利得は、抵抗回路網７７０における異なる抵抗がこれらの可変電流経路に対して実現されるのに応じて変化する。
【０１５４】
当業者は、増幅器７００の７ＸＸのコンポーネントの多くが図６の６ＸＸのコンポーネントに類似していることを理解する。特に、７ＸＸのコンポーネントは、６ＸＸのコンポーネントと同一の原理に従って構築されることが好適である。ここで、ＸＸは、同一の参照符号である。しかしながら、当業者は、いくつかの改変が増幅器７００のコンポーネントと図６の増幅器６００のコンポーネントとの間に存在し得ることを理解する。例えば、抵抗７７８、７７９、７８１、および７８２は、単一の電圧源である電圧源６３１に接続される。しかしながら、図６の増幅器６００では、抵抗６７８および６８１、および抵抗６７９および６８２は、２つの電圧源である電圧源６０８および６０９にそれぞれ接続される。
【０１５５】
上述のように、増幅器７００のトランジスタのどの組み合わせがオンになっているかに依存して、電流は、それぞれの回路網７７０の抵抗７２０および７２３〜７２９から形成された、いくつかの経路のうちの任意の一つに流れ得る。換言すると、異なるトランスコンダクタンスが、オンになっている、回路網７００において、図７のどのトランジスタがオンになるかに関連する抵抗回路網７７０によって、どの抵抗器経路が形成されたかに依存なしに実現され得る。
【０１５６】
電圧源７３２〜７３７および信号源７４８がさらに、増幅器７００に含まれる。当業者は、電圧源７３２〜７３７が、実際の入力信号であり得ることを理解する。
【０１５７】
図８は、バイポーララテラル（ｌａｔｅｒａｌ）スイッチ（以下に記載される）であり得るスイッチ８３６およびスイッチ８３６のスイッチングを制御するために、本発明の原理に従って構築されたスイッチバイアス回路網を示す。一般に、図８に示されるバイアス回路部の複数の例は、可変利得動作を提供するために増幅器に接続され得る。より具体的には、図８に示されるバイアス回路網は、極小のノイズ効果でスイッチ８３６の状態をバイアスおよび制御するために用い得る。
【０１５８】
スイッチ８３６をバイアスすることに対する極小のノイズ効果は、大きい可変利得スイッチングマトリクス（例えば、図９の回路９００）を有する回路において重要である。例えば、複数の回路８００を含むマトリクスが、増幅器の入力抵抗性分割器（例えば、図９の抵抗９６１、９６３、９６４および９６５または図４の抵抗４８１および４８４）と増幅器の入力（例えば、図９の入力９３０）との間に配置（または、統合）され得る。この様にして、回路８００は、どの増幅器の入力がアクティブになる（例えば、順方向にバイアスされる）か、どの増幅器が入力信号を受け取り、および追加選択可能な抵抗性タップ（例えば、図９の抵抗９６１、９６３、９６４、および９６５間の接続）によって、増幅器が受け取る入力電圧量を制御するために用いられ得る。
【０１５９】
回路８００の複数の例はまた、１以上の入力トランジスタ対（例えば、図７のトランジスタ７６６および７４３）が選択および駆動にされ得るように、増幅器（例えば、増幅器７００）に供給されるＤＣバイアス電圧（例えば、図７の電圧源７３１〜７３７）を制御するために利用され得る。入力トランジスタ対を選択することにおいて、関連する利得ステップ（例えば、トランスコンダクタンス）が、その回路のために選択される。このため、回路８００は、増幅器のＤＣバイアス電圧の制御を通じて採用される代替の可変利得機能性を提供し得る。上述のように、回路８００は、好適には、極小のノイズ効果がデバイス回路８００に存在するように構築される。
【０１６０】
回路８００は、図４に示される増幅器４００等の増幅器に接続され得る。相互接続が、以下のように構成され得る。図４のノード４０４および４０５間の接続が取り除かれ得て、入力８５５をノード４０４に結合させ、かつ、増幅器のコンタクト８５６をノード４０５に結合させることによって、回路８００が図４のノード４０４および４０５と直列に接続される。
【０１６１】
上記に説明されたように、図８のバイアス回路は、バイポーラスイッチデバイス８３６をバイアスするように構成される。バイポーラスイッチ８３６の製作は、図１０、１１Ａ、および１１Ｂの説明と関連して以下に記載される。スイッチ８３６、および抵抗８３３〜８３５は、入力８５５に印加された入力信号が増幅器のコンタクト８５６に印加されるかどうかを制御する。一般に、回路８５０は、抵抗８３３の一方の端子をグランドに接続し得るトランジスタ８３２を含む。回路８７０は、トランジスタ８２４および８２５を含み、これらは、それぞれ、抵抗８３４および８３５を電圧供給８５３に接続し得る。
【０１６２】
スイッチ８３６は、全てのＤＣスイッチトランジスタ８３２、８２４、および８２５がオンであるときにはオンである。当業者は、抵抗器８３４および８３５が、入力８５５および増幅器のコンタクト８５６でのＤＣオフセット電圧を最小にするような大きさにされるべきであること理解する。スイッチ８３６がオンである結果として、コンタクト８３５および８３６は、ほぼ等しい電圧（例えば、１ｍＶ差を有する１．４ボルト）を示し得る。
【０１６３】
スイッチ８３６は、全てのＤＣスイッチトランジスタ８３２、８２４、および８２５がオフであるときにはオフである。スイッチ８３６のオフ状態のバイアス点は、回路８８０および８９０によって制御される。当業者は、トランジスタ８３７は飽和状態になり、スイッチ８３６のベース端子を、抵抗器８３３を介して電圧源８５７の利用可能な、最も高く調節された電圧に引張ることを理解する。トランジスタ８４１は、同様に、入力８５５でのＤＣバイアスにかかわらず、コンタクト８５６を、抵抗８３５を介して、順方向にバイアスされたダイオードに等しいＤＣ電圧（例えば、約０．７ボルト）まで引張る。バイポーラスイッチ８３６は、好適には、３〜５ボルトであり、入力８５５での信号が１ＧＨｚを超える場合に入力８５５から効果的に絶縁される。
【０１６４】
当業者は、１以上のスイッチ８３６がオフである（図示せず）場合に、スイッチングマトリクスは、入力８５５のＤＣバイアス電圧が外部の接続リークを介してグランドまたは供給電圧にドリフトされ得るシャットダウン状態にあることを理解する。電流源８１１は、ＤＣ電圧外部のコンデンサリークを維持し得て、入力８５５が好適に２つのダイオード（例えば、約１．４ボルト）にわたる電圧になる。結果として、不必要な遅延が回避され、シャットダウンからオン状態への迅速な遷移が確実にされる。
【０１６５】
当業者は、所望の場合、回路８００または複数の回路８００を含むマトリクスが、複数の入力のうちの一つを選択するために利用され得るが、付属の増幅器デバイスに信号を印加しないことを理解する。この例を続けると、増幅器が図２の増幅器２００であり、回路８００が選択された入力を供給しなかった場合、増幅器２００は、依然として、選択された入力に関連する出力電流を有することなく、バイアス電流を、増幅器２００によって駆動される任意の増幅器（例えば、図４の増幅器４００に示されるように駆動される図３の増幅器３００）に供給し得る。
【０１６６】
スイッチ８３６をバイアスするための一つの代替の方法は、抵抗器８３３、８３４および８３５の代わりにアクティブな電流源を利用することである。当業者は、さらに、回路８００が図４の回路４００に接続される場合に、例えば、抵抗器８３３、８３４および８３５が、好適な実施形態において、それぞれ、図４の抵抗器４８１および４４１のサイズにされることを理解する。抵抗器８３３、８３４および８３５の大きさを決めることにおいて、回路８００のバイアスノイズは、その回路にさらなる動的なノイズを加えることなく、任意の回路に首尾よく組み込まれ得る。
【０１６７】
制御回路８５０は、トランジスタ８３２、コンタクト８６５および８６６に対して基準とされる電流源８１６および８１７、トランジスタ８３０および８３１から構成される電流ミラー回路を含む。制御回路８５０は、トランジスタ８３２がオフである場合に、トランジスタ８３６のベース端子がグランド８９９に印加されるようにトランジスタ８３２の状態を制御する。当業者は、グランド８９９は、さらに、仮想のグランドであり得る（例えば、グランド８９９は、最小電圧スイング内のセット電圧であり得る）ことを理解する。
【０１６８】
制御回路８６０は、トランジスタ８２６〜８２９、電流源８１１、および端子８６２を含む。制御回路８６０は、好適には、抵抗器８３４にわたる電圧を制御する。制御回路８７０はさらに、上記に列挙されたコンポーネントに加えられる電圧源８５１を含み、これは、電圧源８５３と同様に、グランド８３２を基準にしている。制御回路８７０はさらに、トランジスタ８２１〜８２３、電流源８１２〜８１４、および端子８６３、８６４および８６６を含み、好適には、スイッチ８３６の状態を制御する。
【０１６９】
制御回路８８０は、電圧源８５７（これは、好適には、グランド８９９に接続される）によって電力が付与されるトランジスタ８３７および８３６、および電流源８１５（これは、好適には、端子８６７に接続される）を含む。制御回路８８０は、好適には、スイッチ８３６のベースがＨＩＧＨである場合に、部分的に制御する。さらに、制御回路８９０は、トランジスタ８４１〜８４３、電流源８１８、および制御端子８６８を含み、好適には、抵抗器８３５にわたる電圧を制御する。
【０１７０】
図９は、本発明の原理に従って構築された回路（例えば、減衰器回路）を示す。回路９００は、図９に示されるように、回路８００の複数の例を利用する。特に、回路９１０は、回路９００の差動動作に起因して回路８００の２つの例を利用する。この方法では、２つのスイッチを制御すること（例えば、差動増幅器の２つのスイッチ）が達成される。当業者は、回路９１０は図８の回路８００に示されたコンポーネントの全てを含むわけではないが、本発明は、この方法に制限されないことを理解する。
【０１７１】
当業者は、さらに、回路９００は、低ノイズの複数の利得動作を提供するために、増幅器（例えば、図７の増幅器７００）に組み込まれ得ることを理解する。一実施形態では、回路９００は、入力と増幅器の非反転端子との間に直列で接続される減衰器回路である。
【０１７２】
回路９００は、複数のスイッチ回路９１０を含む。各スイッチ回路９１０は、好適には、２つのバイポーラスイッチ９１６および９２０（例えば、図８のバイポーラスイッチ８３６）を含む。利得は、ノード９１９および９２３での適切な電圧をそれぞれ印加し、かつ、スイッチ９１８および９２２をそれぞれ閉じることによって、スイッチングバイポーラスイッチ９１６および９２０をオンにすることで制御される。抵抗器９１７および９２１は、スイッチ９１８および９２２のベース端子に印加された信号をそれぞれ調整するように含まれる。回路９００は、さらに、電圧源９１５および抵抗器９１２〜９１４を含む。
【０１７３】
スイッチング回路９１０は、好適には、利得ソース９４３および９４０に接続される。特に、バイポーラスイッチ９１６は、利得ソース９４３に接続され、バイポーラスイッチ９２０は、利得ソース９４０に接続される。トランジスタ９１６および９２０のうちの一つをオンにする際、入力９１１での信号は、減衰されるか、または増幅され得、結果として生じた信号は、出力９３１上に課される。
【０１７４】
回路９１０は、トポロジ９６０に関連して示されるように接続される。スイッチ９１０は、好適には、直列の抵抗器（例えば、抵抗器９６１および９６３〜９６５）のアレイに接続され、その結果、スイッチ９１０の１以上のバイポーラスイッチがオンである場合に電圧分割が発生する。トポロジ９６０に関連して、スイッチ９１０が直列の抵抗器（例えば、抵抗器９６１および９６３〜９６５）のアレイに接続されているかどうかに依存して異なる電圧分割が発生する。例えば、スイッチ９１０のバイポーラスイッチ９１６および９２０がオンである場合、増幅器９３０に供給される電圧は、これらのスイッチが抵抗器９６４および９６５間に接続される場合には、抵抗器９６１および９６３間に接続されるよりも低くなる。
【０１７５】
増幅器回路９３０は、さらに、回路９００に含まれ得、トランジスタ９４０および９３７および９３７を含む。増幅器回路９３０にさらに含まれるのは、抵抗器９３５、９３４、９４１、９４２、電流源９３８および電圧源９３３である。電流源９３８は、端子９３９で制御され得る。増幅器回路９３０は、出力ノード９３１に現われる信号を制御および調整し、第二の抵抗性の分割を抵抗器９４１および９４２に提供する。
【０１７６】
図１０は、高周波数バイポーララテラルＰＮＰスイッチとして製造されるスイッチ１０００のレイアウトトポロジを示す。スイッチ１０００は、例えば、図８のバイポーラスイッチ８３６であり得る。スイッチ１０００は、好適には、１０ＭＨｚ未満で動作するように製造され、１０ＭＨｚを超える周波数へ動作を拡張するためには容量性結合に依存する。当業者は、スイッチ１０００は、スイッチレイアウト１０００のコンポーネントの種類を単に変化させることによってＮＰＮスイッチとして製造され得ることを理解する。スイッチ１０００に対する電気的なシンボルがシンボル１０５１として示される。シンボル１０５１は、エミッタ端子１０５２、コレクタ端子１０５３、およびベース端子１０５４を含む。
【０１７７】
ＰＮＰスイッチのように、スイッチ１０００は、共通のＮ型領域１００３（例えば、スイッチ１０００のベース端子）に配置された、任意数のＰ＋ウェル１０１１〜１０１８（例えば、スイッチ１０００のエミッタ端子）およびＰ＋ウェル１０２１〜１０２８（例えば、スイッチ１０００のコレクタ端子）を含む。当業者は、全てのＰ＋ウェル１０１１〜１０１８は、スイッチ１０００のコレクタ端子を形成するために共に接続される（図示せず）ことを理解する。同様に、Ｐ＋ウェル１０２１〜１０２８は、スイッチ１０００のエミッタ端子を形成するために共に接続される（図示せず）。当業者は、Ｐ＋ウェル１０１１〜１０１８および１０２１〜１０２８を上記のように一緒に接続するために金属または誘電体層が用いられ得ることを理解する。
【０１７８】
Ｎ型領域１００３に含まれるのは、Ｐ＋モートリング１００２である。当業者はまた、Ｎ型領域１００３は、Ｎエピタキシャル領域であり得ることを理解する。Ｎ型領域１００３（例えば、スイッチ１０００の本来のベース）を取り囲んでいるのは、Ｎ＋型領域１００１である。Ｎ型領域１００３は、Ｐ＋領域（例えば、絶縁されたトレンチ）である。
【０１７９】
当業者は、Ｐ＋リング１００２は、スイッチ１０００のエミッタおよびコレクタ端子の対称的なレイアウトを取り囲み、好適には、スイッチ１０００がオンの状態にある場合にスイッチ１０００の基板に注入される電流の量を低減および制御するためにＮ型領域１００３（例えば、Ｎエピタキシャルタブ（ｔｕｂ））に接続されることを理解する。好適には、スイッチ１００の基板に注入される電流の制御は、スイッチ１０００の寄生垂直ＰＮＰベータ値とは無関係である。
【０１８０】
以前に言及されたように、Ｐ＋ウェル１０１１〜１０１８および１０２１〜１０２８は、スイッチ１０００のコレクタおよびエミッタ端子を形成する。当業者は、スイッチ１０００のエミッタ端子としてのＰ＋ウェル１０１１〜１０１８の設計は、例示の目的のためにすぎないことを理解する。Ｐ＋ウェル１０１１〜１０１８は、スイッチ１０００のコレクタ端子として容易に利用され得る一方で、Ｐ＋ウェル１０２１〜１０２８がスイッチ１０００のエミッタ端子として利用される。
【０１８１】
スイッチ１０００は、オン状態およびオフ状態の両方を有する。スイッチ１０００は、スイッチ１０００のエミッタまたはコレクタ上に存在する電流の結果としてオンにする。スイッチ１０００がオンになる結果として、順方向電圧が端子１０１１〜１０１８と端子１０２１〜１０２８との間に存在する（例えば、順方向電圧は、端子１０１１と１０２１との間に存在する）。スイッチ１０００の利点は、オン抵抗は、トランジスタによって典型的にモデリングされた直列構成の２つの別個のダイオードではなく、単一のダイオードをモデリングすることである。この利点が実現されるのは、スイッチ１０００のトランジスタは、好適には、同一の電圧レベルにおいて順方向バイアスを示すからである。その結果、スイッチ１０００の抵抗値は、直列構成に配置された順方向ダイオードとして適切にモデリングされ得る動的な抵抗値となる。
【０１８２】
スイッチ１０００がオンになると、大量の電流がＰ＋領域１００３（例えば、Ｐ＋ウェル１０１１〜１０１８および１０２１〜１０２８によって形成されたトランジスタの本来のベース端子）を通る。当業者は、スイッチ１０００の構成ために、オフセットが本質的にゼロであることを理解する。その結果、回路の複雑さは、スイッチ性能、安定性、および信頼性が増加するにしたがって低減される。
【０１８３】
スイッチ１０００のエミッタおよびコレクタ端子の対称的なレイアウトはまた、好適には、動作のすべての周波数（ラテラルＰＮＰスイッチのユニティ利得周波数に対する）上においてスイッチ１０００のオン状態におけるスイッチのＮエピタキシャルタブ抵抗（例えば、領域１００３）を排除する。なぜならば、信号経路が、Ｐ＋ウェル間にあり、信号が「ベース端子」を通らないからである（その代わり、信号は、好適には、スイッチ１０００の基板を通る）。
【０１８４】
当業者は、スイッチ１０００は、本発明の原理に従う、図８のスイッチ８３６、図９のスイッチ９１６、または図９のスイッチ９２０として含まれ得ることを理解する。そのようにすることの利点は、例を通じて示され得る。スイッチ１０００がスイッチ８３６として減衰器８００に含まれることを前提とする。結果として、スイッチ１０００は、好適には、オン状態の電流を生成し、入力抵抗において等価な抵抗を吸収し、その結果、減衰器８００は、減衰器８００がデバイスに接続される場合にいかなるノイズ影響をも有さない。このため、スイッチ１０００は、選択的にをバイアスする電流源に関しての実質的な改良である。スイッチ１０００の別の利点は、スイッチ１０００のオン状態に存在する高電圧、スイッチ１０００のエミッタおよびコレクタ端子およびＮ型領域１００３にわたる逆電流、およびスイッチ１０００がオフである場合に入力および出力ノード（例えば、ＰＮＰエミッタおよびコレクタ）間に最大のアイソレーションを達成するダイオードのキャパシタンスから実現される。
【０１８５】
スイッチ１０００は、ＰＮＰトランジスタのラテラルユニティ利得周波数より下の入力信号の周波数に対してラテラルなＰＮＰ効果を示す。スイッチ１０００は、対称のコレクタおよびエミッタレイアウト配置（例えば、等しいエミッタおよびコレクタ電流に対する無電圧オフセットおよび異なる温度勾配によって導かれる無電圧オフセット）内に構成され、このため、２つのダイオード実行（例えば、互いに離れて空間が空けられた２のみのＰウェルを有する実行）と比較した場合にスイッチ１０００のオン抵抗は、より低くなる。
【０１８６】
しかしながら、スイッチ１０００は、好適には、電流増幅効果（ｃｕｒｒｅｎｔ  ｍｕｌｔｉｐｌｉｃａｔｉｏｎ  ａｆｆｅｃｔ）を形成するようにできるだけ近接して、Ｐウェル１０１１〜１０１８および１０２１〜１０２８を製造する。増幅効果は、２つのＰウェルがプロセスリソグラフィが許容するのと同程度（例えば、８〜５ミクロン）に隣接するという事実に由来する。Ｐウェル間の近接により、２つのＰウェル間での遷移動作が可能になる。これは、ディスクリートなダイオード実装においては存在しない。両方の実装において、等しい電流をＰ＋ウェルに注入することが必要である。
【０１８７】
しかしながら、スイッチ１０００において、同一のバイアス電流に対して、スイッチ１０００のオン抵抗は、相当大きい係数（例えば、２つのディスクリートなダイオード実装と比較した場合の係数４）によって、より低くなる。オン抵抗値は、ＶＴ／ＩＢＩＡＳダイオードの動的な抵抗である。ここで、ＩＢＩＡＳは、バイアス点であり、ＶＴは、室温で２６ｍＶである。２つのダイオード実装では、ＶＴ／ＩＢＩＡＳが２で乗算されるような直列の２つの抵抗を本質的に有することになる。しかし、スイッチ１０００では、オン抵抗は、ＶＴ／［２（ＩＢＩＡＳ）＊２（ＩＢＩＡＳ）］である。このため、上記のオン抵抗値を比較すると、スイッチ１０００におけるオン抵抗値は、２つのダイオード実装と比較した場合に４の係数だけより低くなる。この係数は、いかに多くのＰ＋ウェルがスイッチ１０００に含まれていても同一である。換言すると、スイッチ１０００のＰ＋ウェル１０１１〜１０１８および１０２１〜１０２８のエリア全体が、スイッチ１０００に対するオン抵抗を決定する際に重要である。
【０１８８】
さらに、スイッチ１０００のＰＮＰ拡散キャパシタンスは、スイッチ１０００のユニティ利得周波数より大きい信号周波数に対してＰ＋ウェル１０１１〜１０２８とＰ＋ウェル１０２１〜１０２との間の抵抗を最小にする。この方法では、スイッチ１０００は、容量的結合された高周波数スイッチとして回路の中に含まれる。
【０１８９】
ラテラルＰＮＰのユニティ利得周波数より大きい信号周波数に対して、ラテラルＰＮＰトランジスタの効果が存在しない。結果として、Ｐウェル１０１１〜１０１８および１０２１〜１０２８によって表わされるダイオードの拡散容量は、スイッチ１０００のオン状態に対する信号パスとして動作する。
【０１９０】
当業者は、スイッチ１０００が、シリコン上に製造されかつＢＪＴトランジスタを利用するが、本発明の原理に従って構成されたスイッチ１０００および任意の他のトランジスタは、金属酸化膜電界効果型トランジスタ（ＭＯＳＦＥＴ）または他のアクティブデバイスを使用して利用され得ることを理解する。さらに、本発明の原理は、オフチップアナログデバイスに移行され得る。
【０１９１】
スイッチ１０００に導入された構造物の構成はまた、図１１Ａのスイッチ断面図１１００に図示されている。図１１Ａは、図１０における線１０５０における図１０のスイッチ１０００の断面図を図示する。ここで、図１１の参照番号１１ＸＸは、図１０の参照番号１０ＸＸに対応する同じ構造物を意味する。さらに、図１０のスイッチ１０００の電気的な等価物が、図１１Ｂの回路１１５０に示される。以下の説明は、図１１Ａおよび図１１Ｂの両方からのコンポネントを利用し、ここで、参照番号１１００〜１１４９は、図１１Ａを参照し、参照番号１１５０〜１１９９は図１１Ｂを参照する。
【０１９２】
スイッチ１１５５は、エミッタ、コレクタおよびベース端子を含む。スイッチ１１５５のベース端子は、Ｎ‐エピタキシャル層１１０３であり、全てのＰＮＰデバイスに対して共通のベースである。当業者は、Ｎ＋領域１１０１がスイッチ１１５５のベース端子として使用され得、そして電気的接続のために一体となり得る（例えば、金属または誘電体接続）ことを理解する。スイッチ１１５５のエミッタ端子は、Ｐ＋ウェル１１２７およびＰ＋ウェル１１２８に対応する。同様に、スイッチ１１５５のコレクタ端子は、Ｐ−ウェル１１１７および１１１８に対応する。前に記載されなかった回路１１５０のコンポネントは、断面図１１００に組み込まれた寄生デバイスを示す。
【０１９３】
例えば、抵抗器１１５２および１１５３は、Ｐ−ウェル１１２７，１１１７，１１２８，１１１８のコンタクトに関連する電気的抵抗、および、Ｎ−エピタキシャル領域１１０３内のＰ−ウェル１１２７，１１１７，１１２８，１１１８間の抵抗を示す。トランジスタ１１５６および１１５７は、Ｐ−ウェル１１２７および１１１８とＰ−ウェルリング１１０３との間の、ラテラルＰＮＰ効果を示すために意図されている。
【０１９４】
抵抗器１１５９は、Ｎ＋タイプ領域１１０１のベース抵抗およびＰ＋ウェル１１２７，１１１７，１１２８，１１１８間の交差ベースに対するＮ−エピタキシャル領域１１０３の抵抗を示す。ノード１１６０は、層１１０１の垂直表面ピックアップである。
【０１９５】
スイッチ１１５０がＯＮ（例えば、全てのＰ＋ウェル１１１７、１１２７、１１２８および１１２８は、全て順方向バイアスされ、等しい順方向電流が作用される）と想定する。この順方向バイアスには、ＬＯＷおよびＨＩＧＨ周波数の両方でのスイッチ１１５０（例えばスイッチ１１００）のＯＮ抵抗の計算において意味がある。ＬＯＷ周波数では、ラテラルＰＮＰ効果が生じる。ＨＩＧＨ周波数では、順方向バイアスされたＰ＋ウェル１１１７，１１２７，１１２８および１１２８のＰＮ接合のキャパシタンス拡散が生じる。スイッチ１０００の電流は、ちょうどＰ＋ウェル１１１７，１１２７，１１２８そして１１２８の下に流れる。結果として、ＯＮ抵抗およびノイズ特性を改良するベース抵抗器１１５９を介してとても小さい信号電流しか存在しない。
【０１９６】
１１６８および１１５８のエミッタ端子がＰ−ウェル１１１７，１１２７，１１２８および１１２８の配置であるので、トランジスタ１１６８および１１５８はまた、順方向バイアスである垂直基板ＰＮＰである。当業者は、ノード１１６１へのコレクタ電流が、トランジスタ１１６８および１１５８のベータに依存するが、ゼロにはならないことを理解する。
【０１９７】
トランジスタ１１５６および１１５７は、回路１１５０に含まれる。トランジスタ１１５６および１１５７のエミッタ端子は、順方向バイアスされたＰ＋ウェル配置（例えば、Ｐ＋１１２７、１１１７、１１２８、および１１１８）である。Ｐ＋モート（ｍｏａｔ）リング１１０２は、幾何学的な大きさが（例えば、Ｐ＋モートリング１１０２のエリア）が、ノード１１５１内に注入された基板１１０５の電流値を調整するように、トランジスタ１１６８および１１５８の電流ミラーとして動作する。当業者は、この電流ミラーの利得がエリア比（ａｒｅａ  ｒａｔｉｏｓ）によって確立されることを理解する。さらに、当業者は、Ｐ＋モートリング１１０２がスイッチ１１００の基板に流れる電流の量を制御するために利用されることを理解する。リング１１０２のドーピングを変化させることによって、レイアウト１１００の基板に流れる電流の特性もまた変化する。
【０１９８】
当業者は、図１０のスイッチ１０００および図１１のスイッチ１１００が、種々のトランジスタ構成を組み込むために構築され得ることを理解する。例として、スイッチ１０００は４つのＰ＋ウェルの予備カラムを含み得る。源ることは、断面１０５０から見て、スイッチ１０００に他のトランジスタを加える。スイッチ１１００に製造されたウェルの数の変化は、性能、安定性、およびサイズ特性を変化させる。
【０１９９】
集積回路の一部分は、異なる温度状況下で動作し得る。さらに詳細に、集積回路の熱発生要素から離れて配置される回路要素（例えば、回路１２００の出力１２２１および１２２２）は、熱発生要素と並んで配置される回路要素（例えば、図１２Ａの力１２２１および１２２２）より低い温度勾配によって影響を与えられ得る。
【０２００】
集積回路内のトランジスタの性能は、温度増加で劣化するような傾向がある。例でもって示すと、濃度がＰＮＰトランジスタにおいて上昇するに従い、トランジスタのＰＮ接合の電荷プロファイルは変化し、ベースエミッタ電圧を少し変化させる。性能がトランジスタ特性に依存する増幅器などのデバイスにおいて、増幅度は劇的に影響され得る。
【０２０１】
図１２Ａは、増幅器１２０１〜１２１０を含むように製造される集積回路１２００を図示する。例えば、増幅器１２０１〜１２１０は、図４の増幅器４００であり得る。増幅器１２０１〜１２１０は、回路１２００上に配置され、増幅器の位置に依存して、時間の異なった例での異なった温度勾配の下で動作する。上述したように、チップ上の温度は、種々の理由のために変化し得る。例えば、出力ノード１２２１および１２２２は、回路１２００上に含まれ得、定常的に値を変化させ得る。出力ノード１２２１および１２２２が、ＨＩＧＨ電圧を示している場合、回路１２００の温度は、回路１２００上の他の位置と同様にノード１２２１および１２２２の位置で上昇する。温度補償なしでは、増幅器１２０１〜１２１０は、別々に動作する（例えば、同じ性能特性を共有しない）。
【０２０２】
しかしながら、好適には増幅器１２０１〜１２１０は、同じ性能特性を有する。これは、それぞれの増幅器１２０１〜１２１０において回路が影響される温度に独立の一定の電流バイアスを常に生成するバイアス電流回路網を含むことによって、特定の温度下での動作における望まない影響を打ち消すように個々に構成されているからである。回路１２３１は、チップ１２００上に含まれ得、可変の利得スイッチマトリクスおよび入力抵抗分割器を含む。その例が図９の回路９００で見つけられ得る。
【０２０３】
当業者は、増幅器１２０１〜１２１０が単一ステージ増幅器であり得ることを理解する。増幅器が多重で大きい増幅レベルまたはステージである場合、これらの部分は、本発明の原理に従って個別にバイアスされ得て、温度が、全体に増幅器に歪みを導入しない。
【０２０４】
図１２Ｂは、スイッチング回路網１２３５、差動トランスコンダクタンスエンハンスド増幅器１２４４および１２４２、差動カスコード増幅器１２４１および１４２およびテール電流回路網１２９１を含むチップ回路１２５０である。テール電流回路網１２９１は、温度に関係なく増幅器１２４２および１２４１に対するバイアス電流量を維持するために増幅器１２４２に含まれる。
【０２０５】
当業者は、電流回路網１２９１に類似した回路が、温度に関係なく増幅器１２４４および１２４３に対するバイアス電流量を維持するために増幅器１２４４に含まれることを理解する。源ることによって、増幅器１２４４および１２４３は、増幅器１２４４と１２４２との間の任意の温度差に関係なく、増幅器１２４２および１２４１それぞれと同じ性能特性を示し得る。
【０２０６】
増幅器１２４２および１２４１によって表わされる、回路１２５０に含まれる一ステージ増幅器は、例えば、図５の増幅器と同様でもあり得る。増幅器１２４２および１２４１によって表わされる、回路１２３０に含まれる一ステージ増幅器はまた、例えば、図５の増幅器と同様でもあり得る。この方法において、増幅器ステージ１２４２および１２４４は、例えば、図２の増幅器２００などの複合トランジスタ増幅器と同様であり得る。従って、増幅器ステージ１２４１および１２４３は、例えば、図３の仮想接地カスコード増幅器３００と同様であり得る。従って、当業者は、回路１２５０から取り除かれ得、そして増幅器１２４４は増幅器１２４１の第二入力に接続され得ることを理解する。増幅器１２４３が、（図１３に示され、図５の説明に含まれるように）。
【０２０７】
電圧源１２９１は、好ましくは、増幅器ステージ１４９２の動作点を設定するように選択される。例えば、電圧源１２９１は、テール電流回路網１２９０によって利用される。テイル電流回路網１２９０は、トランジスタ１２７７および１２７８、抵抗器１２８１および１２８２、ローカル基準電圧１２８５および演算増幅器１２８４を含む。ローカル基準電圧１２８５は、電圧源１２９１によって供給され、トランジスタ１２７７および１２７８を通る電流量を設定するために抵抗器１２８３によってレギュレートされた電圧を利用する。例えば、テール電流回路網１２９０は、トランジスタ１２７７および１２７８のコレクタ端子内での電圧変化に対する高出力インピーダンスを示し得る。電圧源１２９１はまた、抵抗器１２６５，１２６６，１２６７および１２６８を介してトランジスタ１２７１、１２７２，１２７５および１２７６の動作点に影響する。
【０２０８】
バイアス回路１２９０によって実現される温度補償の原理は、以下のように生じる。増幅器ステージ１２４２の周囲温度は、増幅器ステージ１２４４に導き入れられた温度より摂氏４℃高いとする。トランジスタ１２９２における順方向バイアスダイオードの温度係数が−２ｍＶ／℃である場合、トランジスタ１２９２にかかる電圧降下は、トランジスタ１２９３にかかる電圧降下とおよそ８ｍＶの差がある。従って、トランジスタ１２７１と１２７６との間の共通入力ノードは、少なくとも８ｍＶの差があり得る。当業者は、他のトランジスタ回路網１２３０が、同様の熱依存機能性を示し得ることを理解する。上記の例を続けると、８ｍＶ電圧変化は、部分的に、トランジスタ１２７７および１２８８のコレクタ端子電圧変化として見られる。しかしながら、テール電流回路網１２９０は、トランジスタ１２７３および１２７４へのバイアス電流における任意の重大な変化なしにこの電圧変化を支援し得る。従って、テール電流回路網１２９０は、増幅器ステージ１２４２に課せられた任意の温度差の影響を打ち消す。
【０２０９】
図１３は、デュアルパス増幅器を利用する増幅器１３００を示し、差動構成（例えば、増幅器１３４１）において構築されたカスコードエンハンスドデバイスを含む。差動構成のそれぞれは、例えば、図３の増幅器３００と同様である。増幅器１３４１に、差動構成（例えば、増幅器１３４２および１２４３）において構築される二つのトランスコンダクタンスエンハンスドデバイスによる入力信号が供給される。差動構成のそれぞれは、例えば図２の増幅器２００と同様である。トランスコンダクタンスエンハンスド増幅器１３４２は、トランジスタ１３１４および１３１５ならびにエンハンスドコンポーネント１３１３および１３１６を含む。
【０２１０】
概して、増幅器１３４２は、増幅器１３４１（増幅器１３４２および１３４２の相互接続は、図５の増幅器５００の説明で提示される。）への第二の電流入力を供給する。当業者は、コンポーネント１３０７がトランジスタ１３１１に対する性能エンハンスドコンポーネントであると理解する（例えば、図３のトランジスタ３１１，３１２および３１４において、ここでノード１３９１は、図３のトランジスタ３１４のコレクタ端子であり、ノード１３９２は、図３のトランジスタ３１４のエミッタ端子である）。同様に、コンポーネント１３０８は、トランジスタ１３１０に対する性能エンハンスドコンポーネントである。
【０２１１】
増幅器１３４３は、増幅器１３４１に対して主要電流入力を提供する。増幅器１３４１は、増幅器１３４２および１３４３からの電流入力を受け取り、接点１３０６および１３０４間の電圧を生成し出力するために外部負荷１３０３および１３０５に、この同じ電流を出力する。
【０２１２】
当業者は、本発明の原理に従った任意の電流または電圧源が、その回路の内部または回路の外部にあり得ることを理解する。この方法において、特定のコンポーネントは、回路に対して外側に位置され得る。例えば、インダクタチョーク１３０１および１３０３は、外部源（例えば、電圧源１３０９）からのＤＣバイアス電流を供給するために集積回路（チップ上に位置される）の内部にあり得る。さらに、本発明の原理に従ったコンポーネントは、そのコンポーネントの原理が組み込まれている限り異なったコンポーネントによって交換され得る。例えば、抵抗器１３３２および信号源１３３３は、電圧入力源と同じ原理をモデル化し、従って、電圧入力源として含まれ得る。
【０２１３】
入力ノード１３３０および１３２７から、入力抵抗器１３２９および１３２８は、例えば、図９の回路９００の一部分と同様の減衰器抵抗器ラダーと接続され得る。源１３５１は、好ましくは、内部にレギュレートされた電圧電源である。
【０２１４】
当業者は、増幅器１３００が好ましくは、単一ステージ増幅器であり、なぜなら、バイアステール電流源１３２４、１３２６、１３２１および１３１９は、複数の増幅ステージをバイアスするために使用されるからであり（例えば、テール電流源１３２１が増幅器１３４２および１３４１をバイアスする）、一方、増幅器１３４１に存在する仮想の接地は、（示されていないが増幅器３００と連携して記述されている）増幅器１３４２および１３４３をバイアスすることを理解する。結果として、かなりの消費電力節約が生じる。
【０２１５】
当業者は、増幅器１３００の増幅器が、独立してバイアスされ得ることを理解する。独立したバイアスが有益になる状況の一例は、１３００の増幅器が非常に大きいので、それらの間の大きい温度差が存在する場合である。このような例において、増幅器は、好ましくは、図１２の回路１２９０などの温度インセンシティブバイアス回路（ｔｅｍｐｅｒａｔｕｒｅ  ｉｎｓｅｎｓｉｔｉｖｅ  ｂｉａｓｉｎｇ  ｃｉｒｃｕｉｔ）によってバイアスされる。どちらかの方法で、テール電流源１３２１，１３１９，１３２４および１３９６は、図１２の回路１２９０などの温度インセンシティブバイアス回路と同様であり得る。
【０２１６】
増幅器１３４１，１３４２，１３４３の高性能により、とても大きいパワー利得（例えば、３２ｄＢｐｏｗｅｒ利得）が、増幅器１３００によって実現される。ＨＩＧＨ入力差動インピーダンスは、抵抗器１３２９（例えば５０オーム）および１３２８（例えば５０オーム）の値より高い値（例えば、４キロオーム）で増幅器１３４３に存在する。しかしながら、増幅器１３００の入力差動インピーダンスは、一般的に直列の構成（例えば、約１００オーム）での場合、抵抗器１３２９および１３２８とおよそ同じである。当業者は、抵抗器１３２８および１３２９が、増幅器１３００のパワー利得を増加し、操作するために取り除かれ、拡大され得ることを理解する。
【０２１７】
増幅器１３４１の高出力インピーダンスの結果、出力電流は、出力負荷１３０３（例えば、２００オーム）に印加される。増幅器１３４１によって生成されるパワーのほとんどは、ＨＩＧＨ出力インピーダンス（例えば、およそ４キロオーム）によって出力ノード１３０６および１３０４で実現される。当業者は、抵抗器１３０３が出力１３０６と１３０４との結合された負荷の抵抗をモデルするために使用され得る、一方、キャパシタ１３０５は出力１３０６と１３０４とを結合された負荷の静電容量をモデルするために使用されることを理解する。
【０２１８】
増幅器１３００の逆アイソレーションは、増幅器１３４１の仮想グランド入力機能および増幅器１３４２および１３４３の本来の高アイソレーションにより出力信号が入力ノード１３２７で漏れない。当業者は、増幅器１３４２における信号パスを停止することは、その入力におけるラテラルＰＮＰスイッチをＯＦＦにすることによって停止し得ること（示さず）を理解する。結果として、増幅器１３００の出力電流は、増幅器１３４２がＯＮである場合よりも小さくなる。従って、増幅器、３００は、可変の利得方法を有する。当業者は、他の可変の利得方法が増幅器１３００に対して存在することを理解する。例えば抵抗器１３２９および１３２８は可変抵抗器であり得る。
【０２１９】
増幅器１３００の最良の直線性性能のために、一次対二次の電流入力信号レベルの比は、増幅器１３４１で生成された非直線が、出力ノード１３０６および１３０４で加算された場合、これらがキャンセルする位相と振幅を有するように調節されるべきである。
【０２２０】
既に説明したように、当業者は、図１２の増幅器ステージ１２４４および１２４２が図１２のステージ１２４１と結合され、増幅器１３００と類似した増幅器を形成することを理解する。このような実施形態において、ステージ１２４３は、好適には取り除かれる。回路１２００に含まれる温度補償回路網の結果として、ステージ１２４１および１２４４の両方は、好適には、ステージ１２４１および１２４４に影響を及ぼす温度勾配に関係なく、同じ特性を有して動作する。
【０２２１】
複数の増幅器ステージの使用法は、好適には、単一トランジスタ実装と、およそ同じである接点１３０６および１３２４で出力電圧スイングを生成する。例えば、出力接点１３０６での単一末端最小電圧は、ＶＣＥ３１１＋ＶＣＥ１３２２＋ＶＣＥ１３２４（例えば、グランドに対しておよそ１．５ボルト）と同じくらい低くなり得る。
【０２２２】
トランジスタ１３１１、１３２２および電流源１２９０（示されないが、例えば電流源１３２４が図１２の回路１２９０として含まれる場合、存在する）におけるトランジスタが、好適には直列の構成において積み重ねられる。これらのトランジスタの各々は、非常に低いＶＣＥ（例えば、０．５ボルト）でバイアスされる。結果として、これらのトランジスタ内のバイアス電流は、再利用され、出力ノード１３０６にて最大可能電圧スイングを可能にする。
【０２２３】
出力１３０６における最大出力電圧は、好適にはトランジスタ１３１１のコレクタ‐ベースブレイクダウンによって制限される。例によって示されたように、トランジスタ１３１１のコレクタ‐ベースブレイクダウンが８ボルトで起こりかつ、２ボルトの内部バイアス源１３１２が適用される場合、グランドに対する１０ボルト最大出力スイングが生じる。中間点は、例えば、およそ５ボルトであり得る外部バイアス源１３０５の最適ポイントである。
【０２２４】
当業者は、パワーが電流により乗算された電圧の値であるので、大きい出力電流スイングを実現することが利点であることを理解する。ピーク電流は電流源１３２４のテール値と同じくらい高くなり得る。結果として、出力電流は、電流源１３２４のテール値と同じくらい高くなり得る（例えば、電流源１３２４のトリッピングまで真の「プラスＡ」動作が存在する。）。「プラスＡ」動作は、増幅器１３００の全てのトランジスタがアクティブモード（例えば、増幅器１３００のトランジスタのコレクタ電流が０より大きい）である時に、起こる。
【０２２５】
当業者は、トランスコンダクタンスエンハンスドステージ１３４２および１３４３の周波数応答は、チップ寄生性を考慮しながら、増幅器１３００の周波数応答が最適化されるように、カスコード増幅器ステージ１３４１の周波数応答に調整され得ることを理解する。結果として、例えば、増幅器１３００は、高性能中間周波数（ＩＦ）増幅器として動作し得、低周波数（例えば、ベースバンド）の増幅器設計に限定されない。
【０２２６】
上記に示したように、増幅器１３００はエンハンスド増幅デバイスに対する最高のユニティ利得を提供するために最低の複雑さのローカルフィードバックで動作する。より詳細には、例えば、増幅器１３００のユニティ利得周波数は、本発明の原理に従って製造されたＮＰＮトランジスタのユニティ利得周波数の５〜１０％であり得る。
【０２２７】
本発明の上述の実施形態は、図示および限定しない目的で提示され、本発明は、上掲の請求項によってのみ限定される。
【０２２８】
温度と無関係に同一の動作および性能特性を示す増幅器を設計することが望まれる。
【０２２９】
改良された直線性および低減されたパワー消費を備えた高周波数応答性を与える可変利得増幅器が提供される。改良された直線性および安定した動作のために複数の信号経路および補償回路網を備えた、１段トポロジから構築される増幅器が開示される。この増幅器において、改良された性能は、単一のトランジスタコンポーネントを、局所的な負帰還を組み込むエンハンスされた活性デバイスと置き換えることにより、取得される。本発明の１実施形態は、従来技術に対して、トランスコンダクタンスおよび入力インピーダンスを向上させるエンハンスメント回路である。さらなる発展は、改良された直線性を提供するエンハンスされた活性なカスコード回路である。
【図面の簡単な説明】
【０２３０】
【図１Ａ】図１Ａは、従来技術のトランジスタ電圧増幅器回路の模式図である。
【図１Ｂ】図１Ｂは、従来技術のトランジスタ電流増幅器回路の模式図である。
【図１Ｃ】図１Ｃは、従来技術の、負帰還ループを用いる増幅器の模式図である。
【図２】図２は、本発明の原理に従って構築されたエンハンスド複合トランジスタ増幅器の模式図である。
【図３】図３は、本発明の原理に従って構築された、接地された入力活性カスコード増幅器の模式図である。
【図４】図４は、本発明の原理に従って構築された、カスコード増幅器回路を備えた、一段の、エンハンスド複合増幅器の特定の実施形態の単純化された模式図である。
【図５】図５は、本発明の原理に従って構築された図４の増幅器の模式図である。
【図６】図６は、本発明の原理に従って構築された可変利得増幅器回路の模式図である。
【図７】図７は、本発明の原理に従って構築された可変利得増幅器回路の模式図である。
【図８】図８は、本発明の原理に従って構築されたスイッチバイアス回路の模式図である。
【図９】図９は、本発明の原理に従って構築された可変利得ステップ減衰器の模式図である。
【図１０】図１０は、本発明の原理に従って製造されたＬＰＮＰスイッチのレイアウトトポロジである。
【図１１Ａ】図１１Ａは、本発明の原理に従って製造された図１０のＬＰＮＰスイッチレイアウトトポロジの断面図である。
【図１１Ｂ】図１１Ｂは、本発明の原理に従って構築された図１０のＬＰＮＰスイッチ図である。
【図１２Ａ】図１２Ａは、本発明の原理に従って製造された複数の増幅器を含む集積回路のレイアウトトポロジである。
【図１２Ｂ】図１２Ｂは、本発明の原理に従って構築された温度に敏感でないバイアスを備えた増幅器の回路図である。
【図１３】図１３は、本発明の原理に従って構築された三つの差動エンハンスド複合トランジスタの回路図である。
【符号の説明】
【０２３１】
２００  増幅器
２０１  入力
２０２  出力
２０３  ノード
２０８  電源
２１０  抵抗器
２１１  トランジスタ
２１２  トランジスタ
２１３  トランジスタ
２２０  フィードフォワード回路
２２１  キャパシタ
２２２  キャパシタ
２２３  抵抗器
２２４  抵抗器
２２５  帯域幅制限回路
２３１  抵抗器
２３２  抵抗器
２４０  保護回路
２４１  トランジスタ
２４２  バイアス源
２５１  電源
２５２  電流源
２９９  グランド
３００  グランド入力アクティブカスコード増幅器
３０１  ノード
３０２  出力
３０３  主入力
３０４  二次入力
３０９  電圧源
３１１  トランジスタ
３１２  トランジスタ
３１３  トランジスタ
３１４  トランジスタ
３２０  フィードフォワード回路
３２１  キャパシタ
３２２  キャパシタ
３２５  帯域幅制限回路
３３１  抵抗器
３４１  抵抗器
３５１  差動回路
３５６  抵抗器
３５７  抵抗器
３６０  利得エンハンス回路
３６１  トランジスタ
３６６  電圧源
３７０  バイアス回路
３７１  電流源
３８０  バイアス回路
３８１  電流源
３９９  グランド
【図１Ａ】
2004187267.tif 000003
【図１Ｂ】
2004187267.tif 000004
【図１Ｃ】
2004187267.tif 000005
【図２】
2004187267.tif 000006
【図３】
2004187267.tif 000007
【図４】
2004187267.tif 000008
【図５】
2004187267.tif 000009
【図６】
2004187267.tif 000010
【図７】
2004187267.tif 000011
【図８】
2004187267.tif 000012
【図９】
2004187267.tif 000013
【図１０】
2004187267.tif 000014
【図１１Ａ】
2004187267.tif 000015
【図１１Ｂ】
2004187267.tif 000016
【図１２Ａ】
2004187267.tif 000017
【図１２Ｂ】
2004187267.tif 000018
【図１３】
2004187267.tif 000019