(57)【要約】【課題】　ボール径が小さいので、ボールピッチも、チップ／絶縁層間距離も大幅に短縮でき、従来よりも進歩した高密度実装パッケージへの期待が可能である上、自己インダクタンスの大幅な低減もすることができる半導体パッケージを提供すること。【解決手段】　半導体素子を搭載する半導体装置のパッケージにおいて、直径が５０〜１００μｍで直径バラツキが直径の１０％以内の高精度導電性機能のあるボールを有する。【選択図】　　　　図１
2004119998.tif 000002
【特許請求の範囲】
【請求項１】
　半導体素子を搭載する半導体装置のパッケージにおいて、接続部材間に直径が０．０５〜０．１ｍｍで直径バラツキが直径の±１０％以内の導電性のボールを用いてなり、前記ボールは、ニッケル及びステンレススチールの内の少なくとも一種からなる粒子を含むことを特徴とする半導体パッケージ。
【請求項２】
　請求項１記載の半導体パッケージにおいて、前記ボールは接続用部材間に装填されていることを特徴とする半導体パッケージ。
【請求項３】
　請求項１記載の半導体パッケージにおいて、ボールグリッドアレイ（ＢＧＡ）パッケージであることを特徴とする半導体パッケージ。
【請求項４】
　請求項１乃至３の内のいずれか一つに記載の半導体パッケージにおいて、前記ボールは直径０．０７ｍｍ±０．００７ｍｍの粒径分布を有することを特徴とする半導体パッケージ。
【請求項５】
　請求項１乃至４の内のいずれか一つに記載の半導体パッケージにおいて、前記ボールは、粒子表面に金属皮膜を備えていることを特徴とする半導体パッケージ。
【請求項６】
　請求項１乃至５の内のいずれか一つに記載の半導体パッケージにおいて、前記ボールの粒子は、回転プラズマ電極法および球体化技術の組み合わせによって形成されていることを特徴とする半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、半導体素子を搭載する半導体装置に関し、内部接続電極および外部リードとの導電性接続部品を有する半導体装置のパッケージに関する。
【背景技術】
【０００２】
　半導体素子を搭載する半導体装置の高密度化、高集積化が進む中で、とりわけ実装技術としての大規模化、高速化が大きく進展している。
【０００３】
　ボールグリッドアレイ（以下、ＢＧＡと呼ぶ）においては、ピン数が２００〜３７０ピン以上、外部動作周波数が６０Ｍ〜１５５ＭＨｚ以上と多ピン化と高速化を両立させ、１ピン当りのコストをクワッドフラットパッケージ（以下、ＱＦＰと呼ぶ）と同等以下に下げたＢＧＡが提案されている。
【０００４】
　図４は従来のＢＧＡの一例を示す断面図である。図４を参照して、Ａｌからなる導電配線層６及びＣｒ−Ｓｉ−Ｏからなる薄膜抵抗５９等が設けられた複数積層されたポリイミド５８からなる薄膜層５７の上面に、導電配線層６に接続されたＮｉ／Ａｕ６２及びＣｒ／Ｎｉ−Ｃｕ６３の二層からなるビアが形成されている。この薄膜層５７は、ムライトセラミックス６０によって支持されているとともに、Ｎｉめっき６を介して下方に接続されＩ／Ｏ　ＰＡＤ（Ｎｉ／Ａｕメッキ）６５を介してバンプ６４に接続されている。一方、ＬＳＩ等のチップ７は下面にビア５が形成されている。チップ７と、薄膜層５７のビアとは、ハンダバンプ５０を介して接続されている。薄膜層５７とＬＳＩのチップ７とは、ＡｌＮのキャップ６６に覆われて、チップ７の上面及びムライト・セラミックス６０からなる基板と、カップの縁面及び天井面との間にハンダ５６を接合して、半導体パッケージが完成される。
【０００５】
　従来のＱＦＰは、通常では２５０ピン、外部動作周波数が５０ＭＨｚであるが、図４に示したようなＢＧＡなら３７０ピン、１５５ＭＨｚの領域をカバーできると言われている。
【０００６】
　一方、大きな技術トレンドとしては、ボールの利点を用いて、より高密度の実装を可能にしつつ、コスト低減も進められている。コスト低減のための工夫は、いろいろなされているが、ＦＣ（フリップチップ）の例では、ＳＬＣ−ＢＧＡ（Ｓｕｒｆａｃｅ　Ｌａｍｉｎｅｒ　Ｃｉｒｃｕｉｔ−Ｂａｌｌ　Ｇｒｉｄ　ａｒｒａｙ　）がある。このＳＬＣ−ＢＧＡは、従来セラミック基板を利用し、特別なチップバンプを形成する必要があることや基板自体のコスト高のため、大型機を主体に使用されていたものを、実装技術の進歩により、マザーボードと同じエポキシ系材料を基板として使用する等、大幅な低コスト化が実現できるとされている。
【０００７】
　一方、又、高速化に対応したパッケージ（以下、ＰＫＧと呼ぶ）設計は雑音対策が大切であり、実装技術の中心的課題となっている。また、前述したＱＦＰは狭ピッチ化が限界にきており、高速動作時に雑音の原因となるインダクタンスが大きい。
【０００８】
　雑音は同時スイッチングによる電源・接地雑音と、反射やクロストークによる信号雑音に大別できるが、前者は複数の配線が影響し合うため対策が難しい。この解消には、ＢＧＡ−ＰＫＧ化の推進や電源・接地配線長の短縮や、信号と電源配線間の距離の短縮等先述したＢＧＡ化の展開を一層進めなければならない。
【０００９】
　図３は、電源３．３Ｖ、ドライブ立ち上がり１ｎｓ、同時スイッチング数６４個にて、ＱＦＰ、ワイヤーボンドＢＧＡ、ＦＣＡ、ＢＧＡにおける同時スイッチングによるノイズを夫々比較した図である。図３から従来のボールを利用してもかなりのノイズ特性が改善できる事が判る。
【００１０】
　したがって、半導体パッケージにおいて、来たるべき８００〜１０００ピンおよび２００〜３００ＭＨｚ以上の時代における高密度、高精度実装されたＰＫＧでは、この課題が行方に大きく立ちはだかることとなる。又、高密度実装をより向上させるためには各課題の解決を急ぐと共にレベルの向上も必須となる。
【００１１】
　一方、現状の技術レベルにおける、接続部品としてのボールは、ハンダが主流で、Ｄ０．１ｍｍ〜Ｄ３．０ｍｍ、特にＤ０．１７ｍｍ程度のものが多く消費されている。
【００１２】
　これは、従来の要求性能に合うボール仕様からくるものであるが、Ｄ０．１ｍｍ未満の信頼性を有するものは、径バラツキ、真球度、電気特性から言って、実用レベル上は供給し得なかったのが実際である。
【００１３】
　最近のＢＧＡ化よりも、さらなる信頼性の向上、一段と高密度実装を可能にすべき次世代のＢＧＡではこの解決およびレベル向上が重大な要素となる。
【００１４】
　径バラツキ、電気特性が実用上使用可能な、より小径のボールの開発ができれば、ＣＳＰ−ＢＧＡ（チップサイズパッケージ−ボールグリッドアレイ）化を予想以上に進化させ得ることができる。
【００１５】
　ボールの１つの使用法として、図１にフリップチップ（ｆｌｉｐ　ｃｈｉｐ）接合を図示した。Ｓｉのチップ７の下面に導電配線層６が形成され、この導電配線層６からさらに下方に開口したＣｒ−Ｃｕ−Ａｕからなるビア５が設けられている。また、Ｓｉのチップ７と対向して絶縁基板２が設けられ、この絶縁基板２を貫通して、導電性の材料からなるビア３が設けられている。そして、絶縁基板２のビア３上に、パッド４を介して、ハンダバンプ５０が設けられ、上部のビア５と下部のビア３との間にハンダバンプ５０によって、挟み込まれて固定されている。これは、チップ全面に接続箇所を設けることができ、又接続長さが、ワイヤボンディング法やＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）法に比べ短くできる為、大変有利である。また、バンプを形成することが必要であるが、ＭＣＭ（マルチチップモジュール）への応用にも大きく期待できるという利点を備えている。
【００１６】
　現在、一般的に用いられているハンダバンプ５０のトラブルの典型的なものは、図２に示すように、接合時のチップ等との熱膨張差によってクラック５５が発生することである。その他にも、図２に示す様に、フリップチップ接合例において、金属間化合物（ＣｕｘＳｎｙ等）５２の生成による応力腐食割れ、ハンダバンプ５０中のボイド５３の存在、表面酸化層５１による濡れ不良等のトラブル発生が報告されている。
【００１７】
　また、接続端子長と直接関わるボール径、およびその径バラツキは、直径で０．１〜０．３ｍｍ±１５〜２０％の範囲となっている。
【００１８】
　高密度実装における高速化対応と並ぶ多ピン化対応において、即ちボールの数を許容エリア内に多く配する為には、ボール径の微細化も重大要素となる。要約すれば、従来より小径で、電気伝導性に優れた、しかもボール径のバラツキの少ない、ハンダ等の濡れの良いボールが必要となる。さらに又これを工業的に安く大量に作れる事が大切である。最近、銅ボールの開発例がある。これはハンダボールに比べて、熱膨張係数が小さく、熱伝導率が大きいという特徴を有する。又、ボールも直径０．７ｍｍのもので、バラツキ±０．０１３ｍｍ程度と優れているが、直径が０．３〜１．５ｍｍ程度と大きいものしかできない。さらに、熱膨張係数が１０〜１０×１０−６／Ｋでありもう少し小さいものが望まれている。したがって、前述した１０００ピン以上、３００ＭＨｚ以上に対応した高密度実装を行うことが難しい。
【００１９】
【非特許文献１】「エレクトロニクス実装技術」、１９９６．１、Ｖｏｌ．１２、Ｎｏ．１、第５９〜６１頁
【発明の開示】
【発明が解決しようとする課題】
【００２０】
　本発明の技術的課題は、ボール径が小さいので、ボールピッチも、チップと絶縁基板との間の距離も大幅に短縮でき、従来よりも高密度実装パッケージへの期待が可能である上、自己インダクタンスの大幅な低減もできる半導体パッケージを提供することにある。
【課題を解決するための手段】
【００２１】
　本発明によれば、半導体素子を搭載する半導体装置のパッケージにおいて、接続部材間に直径が０．０５〜０．１ｍｍで直径バラツキが直径の±１０％以内の導電性のボールを用いてなり、前記ボールは、ニッケル及びステンレススチールの内の少なくとも一種からなる粒子を含むことを特徴とする半導体パッケージが得られる。
【００２２】
　また、本発明によれば、前記半導体パッケージにおいて、前記ボールは接続用部材間に装填されていることを特徴とする半導体パッケージが得られる。
【００２３】
　また、本発明によれば、前記半導体パッケージにおいて、ボールグリッドアレイ（ＢＧＡ）パッケージであることを特徴とする半導体パッケージが得られる。
【００２４】
　また、本発明によれば、前記した内のいずれかの半導体パッケージにおいて、前記ボールは直径０．０７ｍｍ±０．００７の粒径分布を有することを特徴とする半導体パッケージが得られる。
【００２５】
　また、本発明によれば、前記した内のいずれかの半導体パッケージにおいて、前記ボールは、粒子表面に金属被膜を備えていることを特徴とする半導体パッケージが得られる。
【００２６】
　さらに、本発明によれば、前記した内のいずれかの半導体パッケージにおいて、前記ボールの粒子は、回転プラズマ電極法および球体化技術の組み合わせによって形成されていることを特徴とする半導体パッケージが得られる。
【００２７】
　ここで、本発明において、前記金属被膜は、Ｎｉ、Ａｕ、Ａｇ、及びＰｂＳｎの中の少なくとも一種からなることが好ましい。
【発明の効果】
【００２８】
　本発明によれば、ボール径が小さいので、ボールピッチも、チップと絶縁基板との間の距離も大幅に短縮でき、従来よりも進歩した高密度実装パッケージへの期待が可能である上、自己インダクタンスの大幅な低減もすることができる半導体パッケージを提供することができる。
【発明を実施するための最良の形態】
【００２９】
　以下、本発明の実施の形態について図面を参照して説明する。
【００３０】
　図１は本発明の実施の一形態による半導体パッケージを示す図である。図１に示された半導体パッケージは、絶縁基板２と、これに設けられたビアホール内に埋設された接続部材（以下、ビア３と呼ぶ）とを供えている。また、Ｓｉのチップ７の一面寄りには、導電配線層６が設けられ、この導電配線層６の下面にも、ビア５が設けられている。チップ７のビア５は、ハンダバンプ５０の代わりに、ボール１と、このボール１とを支持するパッド４を介して、絶縁基板２のビア３に接続されている。
【００３１】
　図１のハンダバンプ５０の代わりのボール１は、直径５０〜１００μｍの真球（ボール）にＡｕ、Ａｇ、Ｃｕ、ハンダ等やこれらの組み合わせ、めっきを施して用いる。この時、大切な事は、ボール１の径バラツキが、直径の±１０％以内である事である。又、ボール１が接続された状態での、ビア３、５による接続間の電気抵抗は２．５ｍΩ以下が必要で、１ｍΩ以下であれば充分好ましい。
【００３２】
　又、ボールが接続された状態での接続間の電気抵抗は、２．５ｍΩ以下が必要で、１ｍΩ以下であれば、十分好ましいといわれており、この値は、実際には、モリブデンでも可能である。即ち、実質的には、５．８×１０−６Ωｃｍの電気抵抗率で使用でき、これより小さければなお良い。
【００３３】
　このようなボール１は、まず回転プラズマ電極法と、流体ジェットミルとを応用した球体化技術の組合せによって、たとえば銅、ニッケル、ＳＵＳ３０４Ｌ、ＳＵＳ３１６Ｌなどで直径０．０５〜０．１ｍｍの真球状微粉粒を作製し、その後の精密分級によって±１０％を満たすものが製造できることが判った。又、ボール１へのＡｕ、Ａｇおよびハンダのめっきはスパッタリング法で可能である。
【００３４】
　このスパッタリング法によれば、無電解めっき法と異なり、乾式で製造できるので、水洗、乾燥等の工程が省略できることから、コストが低減できるという利点がある。
【００３５】
　ボール径とボールピッチについて述べる。非特許文献１を参照すると、フリップチップマウント（ＦＣ）とＢＧＡマウントとでボール径、ボールピッチのそれぞれの比（ＦＣ／ＢＧＡ）は、ボール径で０．１９ｍｍ／０．３ｍｍ、ボールピッチが０．２７ｍｍ／０．４２ｍｍとされている。これを例えば、フリップチップマウントにあてはめるとボール径を０．０６ｍｍにすれば、ボールピッチは従来のもののピッチの１／２以下にし得る。
【００３６】
　さらに、本発明の実施の一形態による半導体パッケージについて具体的にのべる。
【００３７】
　ステンレススチール（ＳＵＳ３０４Ｌ）のインゴットを回転プラズマ電極法と流体ジェットミルを組み合せ、およそ直径（Ｄ）０．０５〜０．１ｍｍの微粉粒を得た。次いで、精密分級により、直径０．０７±０．００７ｍｍの粒径分布を持つ球とした。組織としてはポアのないものであった。この後、スパッタリング法により４μｍ厚のＡｕめっきして導電性ボールと成した。このボールを図１に示すような構造で組み立てた。直径０．０２ｍｍのハンダパッドをつけ、そのハンダの融点＋３０℃で接合した所、ボールのクラックの発生、金属間化合物の検出もなく、良好であった。この時、図１でのチップ７は、下方の絶縁基板２と同じにしている。
【００３８】
　このような構造において、ビア３及び５間の電気抵抗を測定した所、０．０１５ｍΩであった。又、ステンレスに金メッキしたボールの複合電気抵抗率は、おおよそ３．８×１０−６Ωｃｍであった。故にＰＫＧに組みこむ接合構造として支障のないことが判った。さらに又、ボール径が７０μｍである事から、ボールピッチも、チップ７と絶縁基板２との間の距離も大幅に短縮でき、従来よりも進歩した高密度実装ＰＫＧへの期待が可能である上、自己インダクタンスの大幅な低減も見込まれる。
【産業上の利用可能性】
【００３９】
　以上、説明したように、本発明に係る半導体パッケージは、内部接続電極および外部リードとの導電性接続部品を有する半導体装置のパッケージに適用することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の一形態及び従来例による半導体パッケージの要部を示す断面図である。
【図２】従来のボールグリッドアレイ（ＢＧＡ）の一例を示す断面図である。
【図３】ＱＦＰ、ワイヤーボンドＢＧＡ、及びＦＣＡＢＧＡの同時スイッチングによるノイズを夫々比較した図である。
【図４】フリップチップ（ｆｌｉｐ　ｃｈｉｐ）接続を示す図である。
【符号の説明】
【００４１】
　　　１　　ボール
　　　２　　絶縁基板
　　　４　　パッド
　　　５　　ビア
　　　６　　導電配線層
　　　７　　チップ
　　５０　　ハンダバンプ
　　５１　　表面酸化層
　　５２　　金属間化合物
　　５３　　ボイド
　　５７　　薄膜層
　　５８　　ポリイミド
　　５９　　薄膜抵抗
　　６０　　ムライトセラミックス
　　６２　　Ｎｉ／Ａｕ
　　６３　　Ｃｒ／Ｎｉ−Ｃｕ
　　６４　　　バンプ
　　６５　　Ｉ／Ｏ　ＰＡＤ（Ｎｉ／Ａｕメッキ）
　　６６　　ＡｌＮキャップ
【図１】
2004119998.tif 000003
【図２】
2004119998.tif 000004
【図３】
2004119998.tif 000005
【図４】
2004119998.tif 000006