(57)【要約】【課題】従来の光電変換装置では、ゲート電極下にポテンシャルの低い場所が形成され、ゲートをＯＦＦする際に電荷がフォトダイオード側に戻ってしまうという問題が発生した。この電荷の数は読み出し毎に統計的にバラツキを持つため、ランダムノイズの原因となった。【解決手段】ゲート電極を２つの領域に分割し、一方を転送ＭＯＳトランジスタのゲート電極として使用し、一方を光電変換部表面のポテンシャル制御電極として使用する。【選択図】図１
2004039671.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型の半導体基板と、前記第一導電型の半導体基板上の第二導電型のウェル領域と、前記第二導電型のウェル領域中に形成された第一導電型の光電変換部と、前記光電変換部に蓄積された電荷を転送するための転送ゲートとを有する光電変換装置あって、
前記光電変換部の表面において前記転送ゲートと近接する制御電極が存在することを特徴とする光電変換装置。
【請求項２】
前記転送ゲートと前記制御電極の間は前記転送ゲートを覆って形成された誘電体層により絶縁されていることを特徴とする請求項１に記載の光電変換装置。
【請求項３】
請求項１又は前記請求項２に記載の光電変換装置の制御方法であって、
前記光電変換部に電荷を蓄積するための電荷蓄積期間において、前記制御電極に前記光電変換部の表面が反転する電位を印加し、
前記光電変換部に蓄積された電荷を転送するための転送期間において、前記制御電極に対して、前記転送ゲートに与える電位よりもグランド電位に近い電位を与えることを特徴とする制御方法。
【請求項４】
請求項１又は前記請求項２に記載の光電変換装置の制御方法であって、
前記光電変換部に電荷を蓄積するための電荷蓄積期間において、前記制御電極に前記光電変換部の表面が反転する第１の電位を印加すると共に、前記転送ゲートに第２の電位を印加し、
前記光電変換部に蓄積された電荷を転送するための転送期間の終了時において、前記制御電極の電位を前記第１の電位まで戻した後に、前記転送ゲートの電位を前記第２の電位まで戻すことを特徴とする制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光電変換装置及びその制御方法に関連する。
【０００２】
【従来の技術】
固体撮像素子には大別してＣＣＤイメージセンサとＣＭＯＳイメージセンサがある。ＣＭＯＳイメージセンサは画素毎に光電変換部たるフォトダイオードの電荷を転送するためのＭＯＳトランジスタを持っていることが特徴である。ＣＭＯＳイメージセンサの技術向上によって、フォトダイオード内の光キャリアを全て転送する完全転送動作が実現しており、リニアリティ、残像、ランダムノイズの改善が図られている。換言すれば、フォトダイオード内のキャリアが完全に転送されずに残ってしまう場合、リニアリティが劣化し、また残像が発生する。さらに、統計的に電荷の残り量は毎回ばらつきを持つことから、ランダムノイズの原因となり、画質を劣化させることになる。
【０００３】
一方、実際に製品を製造する場合、ＣＭＯＳイメージセンサを含め、固体撮像素子では白傷の発生が問題となり画質を劣化させたり、製品の歩留まりやコストを悪化させる。白傷とは特定の画素においてフォトダイオード内にリーク電流が発生し、暗時撮影において白い点となってしまう欠陥である。
【０００４】
これに対する解決策として、欠陥の多く存在する半導体基板表面からフォトダイオードを遠ざける、すなわち、フォトダイオードを半導体基板表面から深い位置に形成する事が効果的である。ところが、このことは上述の完全転送をより困難にしてしまう。
【０００５】
そのため、図６に示すデバイス構造が提唱されている（特開２０００−２８６４０５）。６０１は半導体基板であり、６０２はｐウェル、６０３はＬＯＣＯＳ酸化膜である。フォトダイオードは濃いｐ層６０４、ｎ層６０５、浅いｎ層６０６より構成される。６０７は電荷転送のためのＭＯＳトランジスタのゲート電極であり、６０８はゲート絶縁膜である。６０９はＭＯＳトランジスタのドレインとなる。この構造では、ｎ層６０５をゲート絶縁膜６０８から極力離して形成することで白傷の低減を図ることができる。
【０００６】
具体的にはｎ層６０５の不純物注入をより高加速エネルギーで行うことにより深い場所に不純物を分布させることが可能である。しかし、逆に表面側のｎ型不純物濃度は低下し、ゲート電極の電位をより高い電圧にしないとｎ層から光キャリアを転送することができなくなる。ゲートの電位を高くするには電源電圧を上げる必要があり、ＣＭＯＳセンサの特長である低電源電圧、低消費電力というメリットが損なわれてしまう。そのため、この例では浅いｎ層６０６をゲート電極６０７近傍に形成することにより低電圧での転送を可能にしている。
【０００７】
しかし、上記手法では新たな問題が発生する。濃いｐ層６０４は本来、フォトダイオードの空乏層がゲート絶縁膜６０８に接触することを防ぎ、暗電流を低減する目的でフォトダイオード表面に配されている。ところが上記手法では転送を行うための浅いｎ層６０６をゲート電極６０７脇に配するため、濃いｐ層６０４をゲート電極６０７から隙間を開けて配置することになる。この部分ではフォトダイオードからのびる空乏層がゲート絶縁膜６０８に到達してしまい、暗電流の増大をひきおこす。この問題を解決するためには、ゲート電極６０７に負のバイアスを印加することで表面付近をｐ化し、空乏層がゲート絶縁膜６０８に到達することを阻止することが効果的であることを実験によって確認している。
【０００８】
しかしながらｎ層６０５を、より深く形成すればするほど転送のための浅いｎ層６０６の濃度を濃く、かつ、濃いｐ層６０４とゲート電極６０７との隙間を大きくしなくてはならない。このことは、ゲート電極６０７により大きな負のバイアスの印加を必要とし、ＣＭＯＳセンサの特長である低電源電圧、低消費電力というメリットが損なわれてしまう。
【０００９】
これに対して、ゲート電極を図７ａに示すようにフォトダイオード側に延長することにより低電圧化を図ることができる。図７ａの構造をとることにより、ゲート電極７０７の電界の影響を高め、より低いバイアスでフォトダイオード表面をｐ化することが可能となった。
【００１０】
【発明が解決しようとする課題】
ところが、図７ｂのＡ−Ａ’断面図に示すように、ゲート電極７０７下にポテンシャルの低い場所が形成され、ゲートをＯＦＦする際に電荷がフォトダイオード側に戻ってしまうという問題が発生した。この電荷の数は読み出し毎に統計的にバラツキを持つため、ランダムノイズの原因となった。たとえば、１００個の電子がフォトダイオード側に戻るとすると、その数のバラツキは√ｎすなわち１０個となる。フォトダイオードに蓄積できる電荷量が１００００個、撮影時にはそれの１／１００の光電荷を蓄積して撮影したとすると、ＳＮ比は、この要因だけでも１０／（１００００／１００）すなわち１／１０となる。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明は第一導電型の半導体基板と、前記第一導電型の半導体基板上の第二導電型のウェル領域と、前記第二導電型のウェル領域中に形成された第一導電型の光電変換部と、前記光電変換部に蓄積された電荷を転送するための転送ゲートとを有する光電変換装置あって、前記光電変換部の表面において前記転送ゲートと近接する制御電極が存在する。また、前記転送ゲートと前記制御電極の間は前記転送ゲートを覆って形成された誘電体層により絶縁されていてもよい。
【００１２】
また、上記課題を解決するための本発明の別の側面は、上記光電変換装置の制御方法であって、前記光電変換部に電荷を蓄積するための電荷蓄積期間において、前記制御電極に前記光電変換部の表面が反転する電位を印加し、前記光電変換部に蓄積された電荷を転送するための転送期間において、前記制御電極に対して、前記転送ゲートに与える電位よりもグランド電位に近い電位を与える。
【００１３】
あるいは、上記の光電変換装置の制御方法であって、前記光電変換部に電荷を蓄積するための電荷蓄積期間において、前記制御電極に前記光電変換部の表面が反転する第１の電位を印加すると共に、前記転送ゲートに第２の電位を印加し、前記光電変換部に蓄積された電荷を転送するための転送期間の終了時において、前記制御電極の電位を前記第１の電位まで戻した後に、前記転送ゲートの電位を前記第２の電位まで戻す。
【００１４】
以上により、本発明は、ゲート電極を２つの領域に分割し、一方を転送ＭＯＳトランジスタのゲート電極として使用し、一方をフォトダイオード表面のポテンシャル制御電極として使用することにより、フォトダイオード表面の空乏層を制御し暗電流を抑制する。また、ゲート電極とポテンシャル制御電極の駆動パルスを制御することにより、電荷の完全転送を実現し、ランダムノイズの低減を図る。
【００１５】
【発明の実施の形態】
【第１の実施形態】
図１は、本発明の第１の実施形態に対応した光電変換装置の断面の一例を示す図である。１０１は半導体基板であり、１０２はｐウェル、１０３はＬＯＣＯＳ酸化膜である。光電変換部であるフォトダイオードは濃いｐ層１０４、ｎ層１０５より構成される。１０６はフォトダイオード表面のポテンシャルを制御する制御電極、１０７は電荷転送のためのＭＯＳトランジスタのゲート電極であり、１０８はゲート絶縁膜である。１０９はＭＯＳトランジスタのドレインとなる。この説明図では配線層、遮光および開口形状については省略してある。
【００１６】
この構造では、ｎ層１０５をゲート絶縁膜１０８から極力離して形成することで白傷の低減を図ることができる。
【００１７】
具体的にはｎ層１０５の不純物注入をより高い加速エネルギーで行うことにより深い場所に不純物を分布させることが可能である。また、空乏層がゲート絶縁膜１０８に達して、暗電流が増大することを抑制するために、濃いｐ層１０４が形成されている。ｎ層１０５からの電荷の転送を容易にするために、本実施形態では制御電極１０６の下には濃いｐ層１０４は注入されず、ｎ層１０５が剥き出しになっている。図示はしていないが、制御電極下１０６の表面付近にさらにｎタイプの不純物の足し打ちをしても構わない。
【００１８】
このような構造において、制御電極１０６および転送ゲート電極１０７に正の電位を与えることで、深い位置にある電荷をドレイン１０９に読み出すことが可能である。この実施形態では制御電極１０６と転送ゲート電極１０７はマスクパターンによって隙間が開けられているが、１μｍ以下の狭い距離での形成が可能であり、電荷の転送を行うことは可能である。また、光電荷の蓄積期間には制御電極１０６を負の電位にすることで制御電極１０６下を反転させて空乏層をゲート酸化膜１０８から離し、暗電流を抑制することが可能である。
【００１９】
図２を用いて本発明の第１の実施形態における駆動方法を説明する。２０１は図１の１０６に示す制御電極の駆動パルス、２０２は図１の１０７に示す転送ゲート電極の駆動パルスを示す。フォトダイオードの蓄積期間には、２０１には負の電位であるＶ１を、２０２にはＧＮＤ電位を与える。この状態では転送トランジスタはオフ状態であり、制御電極１０６下では表面がホール蓄積状態となり、フォトダイオード内の空乏層はゲート酸化膜１０８から離れて、下方に押し下げられる。次に時刻ｔ１において２０１、２０２をＶ２電位に昇圧する。
【００２０】
この状態においてｎ層１０５に蓄積された光電荷（この場合電子である）は転送トランジスタを介してドレイン１０９に転送される。この時、ｎ層１０５内のポテンシャルは深い位置よりも転送電極１０６に近い表面付近の方が転送電極１０６の電界の影響を受けて低くなる。すなわち転送電極１０６の電界によって表面付近に吸い寄せされた電荷は転送トランジスタによってドレイン１０９に転送される。
【００２１】
次に、時刻ｔ２において、２０１の電位をＶ１に戻し、時刻ｔ３において２０２の電位をＧＮＤに戻す。このように順次１０６、１０７の電位を下げることで１０６、１０７下に発生するチャネル、すなわち電子が再びｎ層１０５に戻ることを防ぎ、光電荷を完全にドレイン１０９に転送することができる。この例では、２０２のＬｏｗ　ｌｅｖｅｌはＧＮＤであるが、２０１同様にＶ１まで下げても本発明は有効である。
【００２２】
【第２の実施形態】
第１の実施形態では完全転送をするために、転送ゲート１０７の電位をＧＮＤに戻すタイミングよりも制御電極１０６を負の電位に戻すタイミングを遅らせることで電荷がｎ層１０５に戻ることを防止しているが、これらを同じタイミングでオフすることも可能である。その場合の駆動の例を図３を用いて説明する。図３は、本発明の第２の実施形態に対応した制御電極及び転送ゲートの駆動タイミングの一例を示す図である。ここで、３０１は制御電極の駆動パルス、３０２は転送ゲートの駆動パルスである。
【００２３】
蓄積期間において３０１はＶ１電位、３０２はＧＮＤ電位であることは第１の実施形態と同様である。次に、時刻ｔ１において３０１をＶ２電位に、３０２をＶ３電位に昇圧する。ここでＶ３電位をＶ２電位よりも高い電位にする（即ち、Ｖ２をＶ３よりもＧＮＤに近い電位とする）ことで制御電極１０６下のポテンシャルよりも転送ゲート１０７下のポテンシャルを低くし、電荷が制御電極１０６下に溜まることを防ぐことができる。
【００２４】
本実施形態でも電荷を完全にドレイン１０９に転送することが可能である。本実施形態の説明図では転送期間中の３０１の電位はＶ２であるがＧＮＤ電位とすることも可能であり、電源の数を減らす事ができる。この場合にはｎ層１０５の制御電極１０６下の部分は、追加のイオン注入を行うなどの方法により所望の濃度まで濃度を高めることで、転送しやすくすることが効果的である。この場合にも蓄積期間には制御電極１０６の電界によって表面付近をホール蓄積状態にすることで暗電流の低減効果を得ることができる。また、本発明の本来の目的である白傷の低減が図れることは言うまでもない。
【００２５】
【第３の実施形態】
図４は本発明の第３の実施形態に対応した光電変換の断面の一例を示す図である。４０１は半導体基板であり、４０２はｐウェル、４０３はＬＯＣＯＳ酸化膜である。フォトダイオードは濃いｐ層４０４、ｎ層４０５より構成される。４０６はフォトダイオード表面のポテンシャルを制御する制御電極、４０７は電荷転送のためのＭＯＳトランジスタのゲート電極であり、４０８はゲート絶縁膜である。４０９はＭＯＳトランジスタのドレインとなる。この説明図では配線層、遮光および開口形状については省略してある。
【００２６】
本実施形態と第１の実施形態との違いは制御電極の形状にあり、本実施形態では転送ゲート４０７を誘電体層４１０が覆っており、その上に制御電極４０６が形成されている。このような構造とすることで、制御電極４０６と転送ゲート４０７の間隔をパターニングで形成する場合に比べて格段に狭くとることができ、電荷の転送を行うためのプロセス制御が容易になる。本実施形態の駆動方法は、第１実施形態または第２実施形態と同様に行う事が可能である。
【００２７】
本実施形態では、電荷転送時に制御電極４０６下に集められた電荷は転送ゲート４０７によりドレイン４０９に転送される。制御電極４０６と転送ゲート４０７がより近接しているため、転送ゲート４０７下への電荷の移動を妨げるポテンシャル障壁を転送ゲート４０７の電界により押し下げることが可能である。
【００２８】
本発明の第３の実施形態に対応するＣＭＯＳイメージセンサを実現するための製造工程の一例を図５（ａ）から図５（ｈ）までを用いて説明する。図５（ａ）はｎ型半導体基板５０１上にｐウェル５０２を形成し、ＬＯＣＯＳ酸化膜５０３、ゲート絶縁膜５０８を通常の半導体プロセスにより形成したところである。つぎに図５（ｂ）に示すように、ポリシリコンを堆積、パターニングし転送ゲート５０７を形成する。
【００２９】
レジスト５１１をパターニングしイオン注入によりｎ層５０５を形成する。この時、転送ゲート５０７に対してセルフアラインでｎ層５０５を形成することが可能である。なお、図５（ｃ）では便宜的にｎ層５０５が後の熱履歴により拡散した状態を示した。
【００３０】
図５（ｄ）では、酸化によりポリシリコン表面に誘電層５１０を形成し、さらに、ポリシリコンを堆積、パターニングし制御電極５０６を形成して図５（ｅ）の形状を得る。図５（ｆ）はレジスト５１２をパターニングしてＬＯＣＯＳ酸化膜５０３、制御電極５０６のセルフアラインによるイオン注入で濃いｐ層５０４を形成したところである。
【００３１】
さらに図５（ｇ）に示すように、レジスト５１３をパターニング後イオン注入によってドレイン５０９を形成しレジスト５１３を剥離すると、図５（ｈ）に示したとおり、本発明による第３の実施形態の構造を得ることができる。
【００３２】
なお、本発明の実施形態１〜３ではフォトダイオードは電子を蓄積するタイプで例を示したが、それぞれの部位の不純物タイプを逆にして、ホールを蓄積するタイプにおいても本発明の効果に変わりは無い。この場合は駆動パルスの電位の正負を逆にする必要があるが、本発明の作用、効果の本質は同じである。
【００３３】
以上のように、第１から第３までの実施形態に対応する本発明によれば、フォトダイオードの電荷蓄積部を基板表面から離して形成することが可能であり、白傷の発生率を低減することができ、歩留まりを向上することが可能となり、高画質なセンサを安価に製造することが可能となる。また、白傷の発生率を抑制する構造をとったまま、低電圧での完全転送を実現できるため、低消費電力で駆動できることによりシステムの小型化が可能となるエリアセンサを供給することができる。さらに、暗電流、ランダムノイズが低減できることからＳＮ比が良好で高画質なセンサを供給することが可能となる。
【００３４】
【発明の効果】
以上のように、本発明によれば、良好が画像を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明における第１の実施形態に対応した光電変換装置の断面の一例を示す図である。
【図２】本発明の第１の実施形態に対応した制御電極及び転送ゲートの駆動タイミングを示す図である。
【図３】本発明の第２の実施形態に対応した制御電極及び転送ゲートの駆動タイミングを示す図である。
【図４】本発明の第３の実施形態に対応した光電変換装置の断面の一例を示す図である。
【図５】本発明の第３の実施形態に対応した光電変換装置を実現するための製造工程の一例を示す図である。
【図６】従来の光電変換装置の断面の一例を示す図である。
【図７ａ】従来の光電変換装置の断面の一例を示す図である。
【図７ｂ】図７ａに示す光電変換装置のＡ−Ａ’での断面におけるポテンシャル図である。
【図１】
2004039671.tif 000003
【図２】
2004039671.tif 000004
【図３】
2004039671.tif 000005
【図４】
2004039671.tif 000006
【図５】
2004039671.tif 000007
【図６】
2004039671.tif 000008
【図７ａ】
2004039671.tif 000009
【図７ｂ】
2004039671.tif 000010