(57)【要約】【課題】追加工程を必要とせずに受動素子の実装工程と同時に放熱部材の接合を行なうことができ、かつ、半導体素子から生じる発熱を放熱部材から多層回路基板側へ放熱できる放熱経路を備えた低熱抵抗のパッケージ構造の半導体装置を得ること。【解決手段】本発明の第１実施形態の半導体素子１Ａは、多層回路基板１００の凹部１３０に、半導体素子Ｓがフリップチップ構造で実装され、凹部１３０の周辺の多層回路基板１００の部品実装面１１０に受動素子３００が実装されており、半導体素子Ｓの表面に接合材４００で放熱部材２００が接合されている半導体装置において、放熱部材２００が多層回路基板１００の凹部１３０の開口面積より広く、凹部１３０の外周部に配設された接地電極１６０にも接合されており、そして多層回路基板１００の凹部１３０の深さがバンプＢの高さを含む半導体素子Ｓの厚さとほぼ等しい構造のものである。【選択図】　　　　図１
2004119882.tif 000002
【特許請求の範囲】
【請求項１】
凹部が形成されている多層回路基板の前記凹部に、表面に接合電極が形成されている半導体素子がフリップチップ構造で実装され、前記半導体素子の裏面に前記放熱部材が接合されて構成されている半導体装置において、
前記放熱部材の面積が前記多層回路基板の前記凹部の開口面積より広く、前記凹部の外周部に配設された接地電極にも接合されており、そして前記多層回路基板の前記凹部の深さが前記接合電極の高さを含む半導体素子の厚さとほぼ等しい深さで形成されていることを特徴とする半導体装置。
【請求項２】
前記凹部の周辺の前記多層回路基板の表面に受動素子が実装されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記受動素子を含み、前記放熱部材の周辺部を樹脂で成形、封止して前記放熱部材の表面と同一高さの樹脂表面が形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記放熱部材の表面面積が前記接地電極に接合されている裏面の面積よりも広いことを特徴とする請求項１乃至請求項３に記載の半導体装置。
【請求項５】
前記半導体素子及び又は前記受動素子をシールド板で覆うように前記放熱部材の外周部に配設されていることを特徴とする請求項２乃至請求項４に記載の半導体装置。
【請求項６】
前記多層回路基板の前記凹部に複数の半導体素子がフリップチップ構造で実装されていることを特徴とする請求項１乃至請求項５に記載の半導体装置。
【請求項７】
前記放熱部材の前記裏面に前記放熱部材と前記半導体素子とを接着している接着剤のはみ出しを防ぐ程度の浅い凹部が形成されていることを特徴とする請求項１乃至請求項６に記載の半導体装置。
【請求項８】
前記放熱部材は全てが前記多層回路基板の前記凹部より外方に存在していて板体であることを特徴とする請求項１乃至請求項７に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路が形成されている半導体素子を多層回路基板に実装するためのパッケージ構造に関し、特に半導体素子が多層回路基板に形成された凹部にフリップチップ構造で実装され、その半導体素子から発生する熱を放熱するための放熱部材が半導体素子に取り付けられているパッケージ構造の半導体装置に関するものである。
【０００２】
【従来の技術】
先ず、図７及び図８を用いて、従来技術のこの種の半導体装置の構造を説明する。
【０００３】
図７は第１の従来例の半導体装置を示していて、同図Ａはその拡大平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面側面図、図８は第２の従来例の半導体装置を示していて、同図Ａはその拡大平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面側面図、そして図９は第３の従来例の半導体装置を示していて、同図Ａはその拡大平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面側面図である。
【０００４】
先ず、図７を用いて第１の従来例の半導体装置１Ｇの構造を説明する。半導体素子Ｓはその集積回路が形成されている表面に複数の電極パッドが形成されており、それぞれの電極パッドにバンプＢが形成されている。バンプＢは金メッキバンプ、金スタッドバンプ、半田バンプなどがある。
【０００５】
一方、多層回路基板１０の表面には、前記半導体素子ＳのバンプＢに対応して複数の電極パッドが形成されている。
【０００６】
前記のような半導体素子Ｓを多層回路基板１０に実装する方法としては、半導体素子ＳのそれぞれのバンプＢを多層回路基板１０の対応する電極パッドに一致するように画像処理を行いながらフェイスダウン状態で、導電性接着剤による接着、半田付け、熱圧着などの手段によって実装する方法が採られている。バンプＢと電極パッドとの接続を確実にするために、例えば、ポリイミド樹脂などの絶縁樹脂２０で固定されている。
【０００７】
高周波用の半導体素子Ｓをフリップチップ構造で実装する方法を採ると、高周波信号の信号ロスの防止や小型化という点で有利であるが、発熱の大きな半導体素子を多層回路基板１０に実装した場合には放熱しなければならいなという課題があり、その対応策として、これまで半導体素子Ｓの裏面に放熱部材３０を接着剤４０を用いて接着する構造が採られている。なお、半導体素子Ｓが実装されている部分の周辺の多層回路基板１０上には、コンデンサ、レジスター、インダクターなどの受動素子Ｐが少なくとも１個、実装されており、そして半導体素子Ｓ、受動素子Ｐは、これらと放熱部材３０との間にエポキシ樹脂のような絶縁樹脂５０が注入されて封止されている。
【０００８】
また、図８に示した第２の従来例の半導体装置１Ｈは、特開２００１−１４４２１５「フリップチップ実装体」の公開公報に開示されているものであって、前記第１の従来例で記したような画像処理による実装手法を採ることなく、半導体素子Ｓのハンドリング性を高め、基板２０における半導体素子Ｓの実装位置に正確かつ簡便に搭載することを目的としているものであって、半導体素子Ｓはその表面より大径の熱伝導性の良好なチップマウント用台座（前記の放熱部材に相当する）３０にその裏面を接合し、半導体素子組立体３１を構成し、一方、半導体素子組立体３１が嵌合できる形状及び深さに形成され、底部に前記半導体素子ＳのバンプＢと接続するための電極パッドが配列された凹部２１が形成されている基板２０を用意し、この凹部２１内に、フェイスダウンで半導体素子組立体３１を嵌合し、基板２０の電極パッドとバンプＢとを接続する構造のものである。即ち、この半導体装置１Ｈは、半導体素子Ｓの裏面に台座３０を接着し、半導体素子Ｓ及び台座３０ともども全体を基板２０の凹部２１内にフリップチップ実装した構造のものである。
【０００９】
なお、この凹部２１の側壁の任意位置には、上下に連通し、凹部２１の内方に開口する樹脂充填穴２２が設けられており、樹脂充填用穴２２から凹部２１内の空隙が無くなるまで熱伝導性エポキシ樹脂等の封止樹脂を注入して封止する構造を採っている。
【００１０】
更に、図９に示した第３の従来例の半導体装置１Ｉは、特許第２８２８０５５号「フリップチップの製造方法」の特許公報に開示されているものであって、半導体素子Ｓの裏面に前記放熱部材に相当するキャップ３０を樹脂４０を用いて接着した後、そのキャップ３０が接着された半導体素子Ｓを、基板２０の凹部２１の底面にフェイスダウンで実装すると共に、キャップ３０で基板２０の凹部２１の開口を封止する半導体素子の製造方法を採っている。前記封止はキャップ３０の外周部と凹部２１の開口周辺とを樹脂４１で接着することにより行われている。基板２０の凹部２１の底面にはバンプＢに対応した複数の内部配線２３が形成されており、基板２０の外部には内部配線２３と電気的に接続された複数の外部端子２４が導出されている。即ち、この半導体装置１Ｉも、半導体素子Ｓの裏面にキャップ３０を接着し、半導体素子Ｓ及びキャップ３０ともども全体を基板２０の凹部２１内にフリップチップ実装した構造のものである。また、半導体素子Ｓの裏面が接着されるキャップ３０の形状は突出した特殊な構造のもので、この突出した部分が基板２０の凹部２１内にはめ込む構造を採っている。
【００１１】
【発明が解決しようとする課題】
しかし、前記何れの半導体装置１Ｇ、半導体装置１Ｈ及び半導体装置１Ｉの場合、放熱部材３０から大気への放熱が主体となるが、携帯用の小型機器ではファンなどを使用して強制空冷を行うこともできないことから、十分な放熱効果が得られないという課題がある。
【００１２】
また、半導体装置１Ｈ及び半導体装置１Ｉの場合は、半導体素子Ｓの裏面に放熱部材３０を、予め、接合（接着）しなければならないという追加工程が必要となり、生産性の面でも問題があった。
【００１３】
本発明はこのような課題を解決しようとするものであって、放熱部材を備え、追加工程を必要とせずに受動素子の実装工程と同時に前記放熱部材の接合を行なうことができ、かつ、半導体素子から生じる発熱を放熱部材から多層回路基板側へ放熱できる放熱経路を備えた低熱抵抗のパッケージ構造の半導体装置を得ることを目的とするものである。
【００１４】
【課題を解決するための手段】
それ故、前記課題を解決するために、本発明の半導体装置は、凹部が形成されている多層回路基板の前記凹部に、表面に接合電極が形成されている半導体素子がフリップチップ構造で実装され、前記半導体素子の裏面に前記放熱部材が接合されて構成されている半導体装置において、前記放熱部材の面積が前記多層回路基板の前記凹部の開口面積より広く、前記凹部の外周部に配設された接地電極にも接合されており、そして前記多層回路基板の前記凹部の深さが前記接合電極の高さを含む半導体素子の厚さとほぼ等しい深さで形成されていることを特徴とする構造のものである。
【００１５】
その半導体装置には、前記凹部の周辺の前記多層回路基板の表面に受動素子が実装されていてもよい。
【００１６】
そして、その半導体装置としては、前記受動素子を含み、前記放熱部材の周辺部を樹脂で成形、封止して前記放熱部材の表面と同一高さの樹脂表面を形成することが好ましい。
【００１７】
また、前記放熱部材の表面面積が前記接地電極に接合されている裏面の面積よりも広いことが好ましい。
【００１８】
そしてまた、半導体装置は、前記半導体素子及び又は前記受動素子をシールド板で覆うように前記放熱部材の外周部に配設されていることが好ましい。
【００１９】
更に、半導体装置は、前記多層回路基板の前記凹部に複数の半導体素子をフリップチップ構造で実装してもよい。
【００２０】
更にまた、前記半導体装置は、前記放熱部材の前記裏面に前記放熱部材と前記半導体素子とを接着している接着剤のはみ出しを防ぐ程度の浅い凹部を形成するようにしてもよい。
【００２１】
そして更にまた、前記半導体装置は、その放熱部材の全てが前記多層回路基板の前記凹部より外方に存在していて板体であることが好ましい。
【００２２】
従って、本発明の半導体装置によれば、半導体素子の裏面がチップ部品の実装面と同一面となり、その面に放熱部材を他のチップ部品の実装と同様に、そして同時に実装することができ、しかも放熱部材を実装した多層回路基板の面（表面）とは異なる面（裏面）からも放熱させることができる。
【００２３】
【発明の実施の形態】
以下、図を用いて、本発明の実施形態の半導体装置を説明する。
【００２４】
図１は本発明の第１実施形態の半導体装置を示していて、同図Ａはその拡大平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面側面図、図２は本発明の第２実施形態のの半導体装置を示していて、同図Ａはその拡大平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面側面図、図３は本発明の第３実施形態の半導体装置を示していて、同図Ａはその拡大平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面側面図、図４は本発明の第４実施形態の半導体装置を示していて、同図Ａはその拡大平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面側面図、図５は本発明の第５実施形態の半導体装置の断面側面図、そして図６は本発明の第６実施形態の半導体装置の断面側面図である。
【００２５】
なお、各実施形態の半導体装置においては、同一の構成部分には同一の符号を付し、それらの説明を省略する。
【００２６】
先ず、図１を用いて本発明の第１実施形態の半導体装置の構造を説明する。図１において、符号１Ａは本発明の第１実施形態の半導体装置を指す。この半導体装置１Ａは、半導体素子Ｓ、多層回路基板１００、放熱部材２００、チップ部品３００などから構成されている。
【００２７】
多層回路基板１００にはアルミナ、ＬＴＣＣなどのセラミック、ガラスエポキシ樹脂などを使用することができる。その表面側である部品実装面１１０側に凹部１３０が形成されている。凹部１３０の底面１４０には、半導体素子ＳのバンプＢとの接続用電極バターン（不図示）が形成されている。そして多層回路基板１００の凹部１３０周辺部及び凹部１３０の底面１４０の下面には、多層回路基板１００の裏面１２０にまで貫通している複数本のサーマルビア１５０が形成されており、凹部１３０周辺部に形成されているサーマルビア１５０の部品実装面１１０側には接地電極１６０が形成されている。サーマルビア１５０には金属が充填されている。
【００２８】
半導体素子Ｓの電極パッドにはバンプＢが形成されており、これを凹部１３０の内部にフリップチップ構造で実装する。バンプＢは金メッキバンプ、金スタッドバンプ、半田バンプなどがあり、その実装方式は金の超音波接合、導電ペーストによる接合、異方性導電材による接合、半田接合などが考えられる。実装方式によって、その後にバンプ部分の保護のために樹脂による封止が必要となる。
【００２９】
半導体素子Ｓは多層回路基板１００の凹部１３０の底面１４０にエポキシ樹脂などの接着剤５００を介してフリップチップ構造で実装される。この場合、半導体素子Ｓの裏面が多層回路基板１００の部品実装面１１０と同じ高さになることが必要であるため、半導体素子Ｓの厚さ、バンプＢの実装後の高さを考慮して、凹部１３０の深さを設計することが重要になる。
【００３０】
次に、受動素子部品のようなチップ部品３００を実装するために、部品実装面１１０の電極に半田ペースト（不図示）をスクリーン印刷する。この場合に、前記のように部品実装面１１０と半導体素子Ｓの裏面とが同一の高さになっていることから半導体素子Ｓの表面部にも同時に半田ペーストを印刷することができる。無論、凹部１３０の外周部の接地電極１６０にも半田ペーストを印刷する。当然、印刷する材料は導電性ペーストも可能であるし、印刷ではなくディスペンスでの塗布という方法であってもよい。
【００３１】
続いて、チップ部品３００を実装する。この実装工程において、放熱部材２００も搭載部品の一つとして同様に実装する。
【００３２】
放熱部材２００は、例えば、銅製であって、扁平な直方体の板体であり、多層回路基板１００の凹部１３０周辺部に形成されている接地電極１６０のパターンサイズに合わせた面積の大きさとする。
【００３３】
放熱部材２００やチップ部品３００の多層回路基板１００の部品実装面１１０への搭載後、半田ペーストをリフローして搭載部品の半田４００により多層回路基板１００の所定の電極パターン部分との接合を完了し、放熱部材２００は半導体素子Ｓの裏面と多層回路基板１００の接地電極１６０に接続されることになる。この場合、半導体素子Ｓの裏面には、半田などの濡れ性を考慮して金などを被着しておくとよい。
【００３４】
図２に示した第２実施形態の半導体装置１Ｂは、放熱部材２００の実装面積が狭いなどの場合に用いて好適な構成であって、放熱部材２００の接合強度の向上とハンドリング性を向上させる目的で、チップ部品３００を含めて放熱部材２００の周囲をエポキシ系樹脂などの樹脂６００で固定した構造のものである。
【００３５】
なお、この半導体装置１Ｂの構成部分の内、半導体装置１Ａの構成部分と同一の構成部分には同一の符号を付して、それらの部分の説明は省略する。以下に説明する他の実施形態の半導体装置１Ｃ、１Ｄ、１Ｅ、１Ｆにおいても同様に半導体装置１Ａなどの構成部分と同一の構成部分には同一の符号を付して、それらの部分の説明は省略する。
【００３６】
図３に示した第３実施形態の半導体装置１Ｃは半導体装置１Ｂの変形で、放熱効果を向上させるために、半導体装置１Ｂの放熱部材２００の上面部の面積を更に広くした放熱部材２１０を用い、露出表面積を拡大させたものである。
【００３７】
次に、図４に示した本発明の第４実施形態の半導体装置１Ｄは、半導体素子Ｓ、チップ部品３００を含む高周波用部品などで高周波電子回路が構成されている場合に生じがちな高周波ノイズの問題を解決したものである。高周波電子回路から発生する高周波ノイズを遮断するために、放熱部２２１の他にシールド部２２２が形成された放熱部材２２０が用いられている。放熱部２２１は第１及び第２実施形態の半導体装置１Ａ、１Ｂにおける放熱部材２００と同一であるが、多層回路基板１００の部品実装面１１０に実装されている高周波ノイズを発生するであろう高周波用チップ部品３００を完全に覆う部分まで延在させて放熱部２２１の外周部にシールド部２２２が一体的に形成されているものである。無論、この放熱部材２２０の放熱部２２１とシールド部２２２とを別体に形成してもよいことは言うまでもない。
【００３８】
図５に示した本発明の第５実施形態の半導体装置１Ｅは半導体装置１Ａの変形で、その放熱部材２００の下面に窪み２３１を形成した構造の放熱部材２３０を用いて接合材４００のはみ出しを防ぐ構造としたものである。
【００３９】
また、図６に示した本発明の第６実施形態の半導体装置１Ｆは、半導体装置１Ａにおける多層回路基板１００の凹部１３０に複数個の搭載部品、図示の例では２個の半導体素子Ｓａ、Ｓｂを実装してもよい。この凹部１３０に搭載する部品としては半導体素子Ｓばかりではなく、半導体素子Ｓと他の受動素子などであってもよい。
【００４０】
【発明の効果】
以上の説明から明らかなように、本発明によれば、
１．半導体素子の裏面から放熱部材を通して、多層回路基板へ放熱する経路も構成しているため、従来の放熱部材から大気へ放熱する経路のみしか有しでいない構造より放熱効果が大きくなる
２．放熱部材の接合を、搭載する受動素子部品の実装と同時に一括で行えるため、従来の放熱部材接合のための追加工程が不要になり、生産性が向上する
３．放熱部材が多層回路基板とも接合しているため、従来の放熱板が半導体素子の裏面だけで接合している構造よりバンプ接合部の信頼性に有利である
４．半導体素子の裏面から基板への熱経路が短く、断面積も大きいため、更に放熱効果は拡大する
５．半導体素子の表面と放熱部材を半田のような熱伝導率の良い材料で接合できるため、放熱効果が大きい
など、数々の優れた効果がえられる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の半導体装置を示していて、同図Ａはその拡大平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面側面図である。
【図２】本発明の第２実施形態のの半導体装置を示していて、同図Ａはその拡大平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面側面図である。
【図３】本発明の第３実施形態の半導体装置を示していて、同図Ａはその拡大平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面側面図である。
【図４】本発明の第４実施形態の半導体装置を示していて、同図Ａはその拡大平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面側面図である。
【図５】本発明の第５実施形態の半導体装置の断面側面図である。
【図６】本発明の第６実施形態の半導体装置の断面側面図である。
【図７】第１の従来例の半導体装置を示していて、同図Ａはその拡大平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面側面図である。
【図８】第２の従来例の半導体装置を示していて、同図Ａはその拡大平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面側面図である。
【図９】第３の従来例の半導体装置を示していて、同図Ａはその拡大平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面側面図である。
【符号の説明】
１Ａ…本発明の第１実施形態の半導体装置、１Ｂ…本発明の第２実施形態の半導体装置、１Ｃ…本発明の第３実施形態の半導体装置、１Ｄ…本発明の第４実施形態の半導体装置、１Ｅ…本発明の第５実施形態の半導体装置、１Ｆ…本発明の第６実施形態の半導体装置、１００…多層回路基板、１１０…多層回路基板１００の部品実装面、１２０…多層回路基板１００の裏面、１３０多層回路基板１００の凹部、１４０…凹部１３０の底面、１５０…サーマルビア、１６０…接地電極、２００，２１０，２２０，２３０…放熱部材、２２１…放熱部材２２０の放熱部、２２２…放熱部材２２０のシールド部、２３１…放熱部材２３０の下面に窪み、３００…受動素子、４００…樹脂、５００…接着剤、６００…樹脂、Ｓ，Ｓａ，Ｓｂ…半導体素子、Ｂ…半導体素子Ｓ，Ｓａ，Ｓｂのバンプ
【図１】
2004119882.tif 000003
【図２】
2004119882.tif 000004
【図３】
2004119882.tif 000005
【図４】
2004119882.tif 000006
【図５】
2004119882.tif 000007
【図６】
2004119882.tif 000008
【図７】
2004119882.tif 000009
【図８】
2004119882.tif 000010
【図９】
2004119882.tif 000011