(57)【要約】      （修正有）【課題】製造コストを低減させ、ＤＣオフセットを除去する。【解決手段】コンパレータＣＭＰは、両側のパルス幅変調出力を比較し、出力と同じ形状のパルス列で信号レベルを低下させたデューティパルスを生成する。積分回路４は、変調出力に含まれるＤＣオフセットとなるデューティパルスのデューティ誤差を平滑して、ＤＣオフセットに比例したレベルの信号を出力する。加算器５は、このＤＣオフセットに比例したレベルの信号と入力信号ＩＮ０を加算して、Ｌｃｈパルス幅変調増幅部１への入力信号ＩＮとする。たとえば、パルス幅変調出力に正レベルのＤＣオフセットが含まれていた場合、積分回路４からは負レベルの信号が出力される。これにより、入力信号ＩＮのレベルは下降するので、各側のパルス幅変調出力のデューティ比は減少方向に修正される。【選択図】    図２
2004208216.tif 000002
【特許請求の範囲】
【請求項１】
ＢＴＬ出力回路を備え、該ＢＴＬ出力回路から２つのパルス幅変調増幅信号を出力するパルス幅変調増幅器において、
前記各パルス幅変調増幅信号のレベルを比較することにより、該パルス幅変調増幅信号のデューティを検出する比較手段と、
該比較手段による比較結果を積分する積分手段と、
該積分手段による積分結果に応じて、前記パルス幅変調増幅信号に含まれるＤＣオフセットを除去する除去手段と
を有することを特徴とするパルス幅変調増幅器。
【請求項２】
パルス幅変調増幅信号を出力するパルス幅変調増幅器において、
前記パルス幅変調増幅信号のレベルを所定値と比較することにより、該パルス幅変調増幅信号のデューティを検出する比較手段と、
該比較手段による比較結果を積分する積分手段と、
該積分手段による積分結果に応じて、前記パルス幅変調増幅信号に含まれるＤＣオフセットを除去する除去手段と
を有することを特徴とするパルス幅変調増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パルス幅変調出力に含まれるＤＣ（直流）オフセットを除去するようにしたパルス幅変調増幅器に関する。
【０００２】
【従来の技術】
パルス幅変調出力に含まれるＤＣオフセット、すなわち、その信号レベルの時間平均値に直流成分が含まれない入力信号をパルス幅変調増幅して生成したパルス幅変調出力に含まれる、不要な直流成分を除去するようにしたパルス幅変調増幅器は、従来から知られている。
【０００３】
このようなパルス幅変調増幅器として、パルス幅変調出力に含まれるＤＣオフセットを検出し、その検出結果を誤差信号として、パルス幅変調信号を生成するために使用する鋸波発生器側にフィードバックし、鋸波発生器によって生成される鋸波の直流レベルを、誤差信号のレベルに応じて変動させるようにしたものがある（たとえば、特許文献１参照）。
【０００４】
【特許文献１】
特公平２−６００８９号公報
【０００５】
【発明が解決しようとする課題】
しかし、上記従来のパルス幅変調増幅器では、上記誤差信号を検出する場合に、パルス幅変調出力の時間平均を検出するとともに、パルス幅変調出力のピーク間レベルを検出し、この時間平均とピーク間レベルの１／２との差分を取って誤差信号としており、誤差信号を検出するだけでも多くの回路を必要としている。さらに、この誤差信号を鋸波発生器側にフィードバックするときに、ロウパスフィルタ（ＬＰＦ）、直流増幅器および加算器を用いており、製造コストが増大していた。
【０００６】
本発明は、この点に着目してなされたものであり、製造コストを低減させながらパルス幅変調出力に含まれるＤＣオフセットを除去することが可能となるパルス幅変調増幅器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載のパルス幅変調増幅器は、ＢＴＬ出力回路を備え、該ＢＴＬ出力回路から２つのパルス幅変調増幅信号を出力するパルス幅変調増幅器において、前記各パルス幅変調増幅信号のレベルを比較することにより、該パルス幅変調増幅信号のデューティを検出する比較手段と、該比較手段による比較結果を積分する積分手段と、該積分手段による積分結果に応じて、前記パルス幅変調増幅信号に含まれるＤＣオフセットを除去する除去手段とを有することを特徴とする。
【０００８】
また、上記目的を達成するため、請求項２に記載のパルス幅変調増幅器は、パルス幅変調増幅信号を出力するパルス幅変調増幅器において、前記パルス幅変調増幅信号のレベルを所定値と比較することにより、該パルス幅変調増幅信号のデューティを検出する比較手段と、該比較手段による比較結果を積分する積分手段と、該積分手段による積分結果に応じて、前記パルス幅変調増幅信号に含まれるＤＣオフセットを除去する除去手段とを有することを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１０】
図１は、本発明の一実施の形態に係るパルス幅変調増幅器の全体構成を示すブロック図である。
【００１１】
同図に示すように、本実施の形態のパルス幅変調増幅器は、単一電源ＶＢＢで動作するＢＴＬ（Balanced Transformer Less）出力回路を備えた、左チャンネル（Ｌｃｈ）のパルス幅変調増幅部１と、同様に単一電源で動作するＢＴＬ出力回路を備えた、右チャンネル（Ｒｃｈ）のパルス幅変調増幅部２と、所定周波数の三角波を発生し、この三角波をパルス幅変調増幅部１および２に供給する三角波発生器３とにより、主として構成されている。
【００１２】
Ｌｃｈパルス幅変調増幅部１は、音声信号である入力信号ＩＮを増幅する入力信号増幅部１１と、増幅された入力信号ＩＮのレベルと三角波発生器３から供給された三角波のレベルとを比較することにより、入力信号ＩＮのレベルに応じたデューティ比のパルス信号を生成するパルス幅変調（ＰＷＭ）部１２と、電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２と、該電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２をスイッチングするＭＯＳ（Metal Oxicide Semiconductor）ドライバ１３と、出力端子＋ＯＵＴ，−ＯＵＴを短絡すること等により、電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２に流れる過大電流を、抵抗Ｒ４１に印加される電圧値を検出することで検出する第１の過電流検出（ＯＣＰ）回路１４と、電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２に流れる上記過大電流を、抵抗Ｒ４６に印加される電圧値を検出することで検出するとともに、後述するＬＣフィルタを介して接続されるスピーカ（負荷Ｒ）の一方の信号入力端子を、出力端子＋ＯＵＴ，−ＯＵＴの一方に接続したまま、スピーカのもう一方の信号入力端子を接地したときに、スピーカに直流電流が流れることを、上記抵抗Ｒ４６に印加される負電圧を検出することで検出する第２の過電流検出（ＯＣＰ）回路１５とによって構成されている。
【００１３】
そして、ドライバ１３と電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２によって、ＢＴＬ出力回路を構成し、このＢＴＬ出力回路は、単一電源ＶＢＢによって動作する。
【００１４】
ドライバ１３には、パルス幅変調部１２からパルス幅変調出力が供給され、ドライバ１３は、パルス幅変調出力を反転した反転パルスを生成し、パルス幅変調出力とその反転パルスとを出力する。
【００１５】
ドライバ１３から出力されるパルス幅変調出力によって、Ｐチャンネル電界効果トランジスタＰＰＭ１とＮチャンネル電界効果トランジスタＰＮＭ１とからなる第１のコンプリメンタリ回路が駆動され、ドライバ１３から出力されるパルス幅変調出力の反転パルスによって、Ｐチャンネル電界効果トランジスタＰＰＭ２とＮチャンネル電界効果トランジスタＰＮＭ２とからなる第２のコンプリメンタリ回路が駆動される。
【００１６】
そして、第１および第２のコンプリメンタリ回路の各出力は、図２に示すように、コイルＬ１とコンデンサＣ１からなる第１のロウパスフィルタおよびコイルＬ２とコンデンサＣ２からなる第２のロウパスフィルタにそれぞれ供給され、第１および第２のロウパスフィルタにて高周波成分が除去され、第１および第２のロウパスフィルタの出力で負荷（スピーカ）Ｒが駆動される。
【００１７】
なお、第１および第２の過電流検出回路１４，１５は、本発明に必須のものではないので、その説明は省略する。
【００１８】
また、Ｒｃｈパルス幅変調増幅部２は、Ｌｃｈパルス幅変調増幅部１と同様に構成されているため、その詳細な構成は図示されていない。
【００１９】
図２は、Ｌｃｈパルス幅変調増幅部１からのパルス幅変調出力に含まれるＤＣオフセットを除去するＤＣオフセット除去回路の構成の一例を示す図であり、同図には、上記第１および第２のロウパスフィルタおよび負荷Ｒも図示されている。
【００２０】
同図に示すように、ＤＣオフセット除去回路は、Ｌｃｈパルス幅変調増幅部１から出力される正（＋）側のパルス幅変調出力と負（−）側のパルス幅変調出力とを比較し、その比較結果に応じたレベルの電圧を出力するコンパレータＣＭＰと、コンパレータＣＭＰからの出力を積分し、この出力に含まれるＤＣ成分のみを抽出する、たとえばロウパスフィルタ（ＬＰＦ）からなる積分回路４と、該積分回路４からの出力信号と入力信号ＩＮ０とを加算する加算器５とによって構成されている。
【００２１】
コンパレータＣＭＰは、パルス幅変調増幅部１の電源電圧ＶＢＢより低電圧の電源電圧ＶＤＤ（たとえば５Ｖ）で動作する。すなわち、コンパレータＣＭＰは、両側のパルス幅変調出力を比較することにより、このパルス幅変調出力と同じ形状のパルス列であって、その信号レベルを低下させたもの、つまりデューティパルスを生成している。
【００２２】
積分回路４は、このデューティパルスを平滑する。ここで、パルス幅変調出力に含まれるＤＣオフセットは、デューティパルスのデューティ誤差として現れるため、積分回路４は、デューティ誤差を平滑していることになる。この結果、積分回路４は、ＤＣオフセットに比例したレベルの信号を出力していることになる。加算器５は、このＤＣオフセットに比例したレベルの信号と入力信号ＩＮ０を加算して、Ｌｃｈパルス幅変調増幅部１への入力信号ＩＮとする。
【００２３】
たとえば、パルス幅変調出力に正レベルのＤＣオフセットが含まれていた場合、積分回路４からは負レベルの信号が出力される。これにより、入力信号ＩＮのレベルは下降するので、各側のパルス幅変調出力のデューティ比は減少方向に修正される。他方、パルス幅変調出力に負レベルのＤＣオフセットが含まれていた場合には、上記動作と逆の動作になる。
【００２４】
図３は、上記ＤＣオフセット除去回路を動作させなかった場合に、図２の所定の端子に印加される電圧波形の一例を示す図であり、図４は、図３の状態で、上記ＤＣオフセット除去回路を動作させた場合に、図２の所定の端子に印加される電圧波形を示す図である。
【００２５】
図３と図４を比較すれば分かるように、上記ＤＣオフセット除去回路を動作させることにより、パルス幅変調出力のデューティ誤差は減少し（（ｃ））、パルス幅変調出力に含まれるＤＣオフセットは除去される（（ｂ））。
【００２６】
なお、本実施の形態では、ＢＴＬ出力回路を備えたパルス幅変調増幅器を例に挙げて説明したが、本発明はこれに限定されるわけではなく、通常のパルス幅変調増幅器に対しても同様に適用することができる。
【００２７】
図５は、通常のパルス幅変調増幅器に設けたＤＣオフセット除去回路の一例を示す図である。同図において、図２と異なる点は、コンパレータＣＭＰによって、Ｌｃｈパルス幅変調増幅部１′からのパルス幅変調出力のレベルとグランド電位とを比較させていることである。これにより、コンパレータＣＭＰは、前記図２と同様に、パルス幅変調増幅部１′からのパルス幅変調出力と同じ形状のパルス列であって、その信号レベルを低下させたもの、つまりデューティパルスを生成している。他の構成および作用は、図２に記載のものと異ならないので、その説明を省略する。
【００２８】
このように、本実施の形態では、パルス幅変調出力を比較し、この比較結果を積分し、この積分結果を入力信号に加算するだけで、パルス幅変調出力に含まれるＤＣオフセットを除去することができるので、少ない部品点数でＤＣオフセット除去回路を構成でき、これにより、製造コストを低減させながらパルス幅変調出力に含まれるＤＣオフセットを除去することができる。
【００２９】
【発明の効果】
以上説明したように、請求項１または２に記載の発明によれば、パルス幅変調増幅信号のレベルの比較、その比較結果の積分およびその積分結果に応じたＤＣオフセットの除去という簡単な構成で、パルス幅変調増幅信号に含まれるＤＣオフセットを除去することができるので、製造コストを低減させながらパルス幅変調出力に含まれるＤＣオフセットを除去することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るパルス幅変調増幅器の全体構成を示すブロック図である。
【図２】図１のＬｃｈパルス幅変調増幅部からのパルス幅変調出力に含まれるＤＣオフセットを除去するＤＣオフセット除去回路の構成の一例を示す図である。
【図３】図２のＤＣオフセット除去回路を動作させなかった場合に、図２の所定の端子に印加される電圧波形の一例を示す図である。
【図４】図３の状態で、図２のＤＣオフセット除去回路を動作させた場合に、図２の所定の端子に印加される電圧波形を示す図である。
【図５】通常のパルス幅変調増幅器に設けたＤＣオフセット除去回路の一例を示す図である。
【符号の説明】
１  Ｌｃｈパルス幅変調増幅部，３  三角波発生器，４  積分回路，５  加算器，１２  パルス変調（ＰＷＭ）部，１３  ＭＯＳドライバ，ＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２  電界効果トランジスタ，ＣＭＰ  コンパレータ
【図１】
2004208216.tif 000003
【図２】
2004208216.tif 000004
【図３】
2004208216.tif 000005
【図４】
2004208216.tif 000006
【図５】
2004208216.tif 000007