(57)【要約】【課題】放熱性を向上し得る半導体基板及びその製造方法を提供する。【解決手段】シリコン基板１０と、シリコン基板上に形成されたシリコンゲルマニウム層１２と、シリコンゲルマニウム層上に形成されたシリコン層１４とを有する半導体基板であって、シリコン基板、シリコンゲルマニウム層及びシリコン層の少なくともいずれかにおける、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が、９５％以上となっている。シリコン基板、シリコンゲルマニウム層及びシリコン層の少なくともいずれかにおいて、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が高く設定されているため、基板面に対して水平な方向における熱の散逸を促進することができる。従って、放熱性を向上し得る半導体基板を提供することができる。【選択図】　　　図１
2004039735.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、前記シリコン基板上に形成されたシリコンゲルマニウム層と、前記シリコンゲルマニウム層上に形成されたシリコン層とを有する半導体基板であって、
前記シリコン基板、前記シリコンゲルマニウム層及び前記シリコン層の少なくともいずれかにおける、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が、９５％以上である
ことを特徴とする半導体基板。
【請求項２】
シリコンゲルマニウム基板と、前記シリコンゲルマニウム基板上に形成されたシリコン層とを有する半導体基板であって、
前記シリコンゲルマニウム基板及び前記シリコン層の少なくともいずれかにおける、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が、９５％以上である
ことを特徴とする半導体基板。
【請求項３】
支持基板とシリコン層とが絶縁膜を介して貼り合わせられた半導体基板であって、
前記支持基板又は前記シリコン層の少なくともいずれかにおける一のＳｉ同位体の同位体組成比が、９５％以上である
ことを特徴とする半導体基板。
【請求項４】
支持基板と、前記支持基板の上方に絶縁膜を介して形成されたシリコンゲルマニウム層と、前記シリコンゲルマニウム層上に形成されたシリコン層とを有する半導体基板であって、
前記シリコンゲルマニウム層及び前記シリコン層の少なくともいずれかにおける、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が、９５％以上である
ことを特徴とする半導体基板。
【請求項５】
シリコン基板上にシリコンゲルマニウム層を形成する工程と、
前記シリコンゲルマニウム層上にシリコン層を形成する工程とを有し、
前記シリコンゲルマニウム層を形成する工程及び前記シリコン層を形成する工程の少なくともいずれかでは、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が９５％以上の原料ガスを用いて、前記シリコンゲルマニウム層又は前記シリコン層を形成する
ことを特徴とする半導体基板の製造方法。
【請求項６】
シリコンゲルマニウム基板上にシリコン層を形成する工程を有し、
前記シリコン層を形成する工程では、一のＳｉ同位体の同位体組成比が９５％以上の原料ガスを用いて、前記シリコン層を形成する
ことを特徴とする半導体基板の製造方法。
【請求項７】
一のＳｉ同位体の同位体組成比が９５％以上であるシリコン基板の一側の面上に絶縁膜を形成する工程と、
前記絶縁膜を支持基板に貼り合わせる工程と、
前記シリコン基板の他側の面側から前記シリコン基板を薄膜化する工程と
を有することを特徴とする半導体基板の製造方法。
【請求項８】
シリコン基板の一側の面上に、一のＳｉ同位体の同位体組成比が９５％以上の原料ガスを用いて、シリコン層を形成する工程と、
前記シリコン層上に絶縁膜を形成する工程と、
前記絶縁膜上に支持基板を貼り合わせる工程と、
前記シリコン基板の他側の面側から前記シリコン基板を薄膜化する工程と
を有することを特徴とする半導体基板の製造方法。
【請求項９】
支持基板上に、絶縁膜を介して、シリコン基板を貼り合わせる工程と、
前記シリコン基板側から前記シリコン基板を薄膜化する工程と、
薄膜化された前記シリコン基板上に、シリコンゲルマニウム層を形成する工程と、
前記シリコンゲルマニウム層上にシリコン層を形成する工程とを有し、
前記シリコンゲルマニウム層を形成する工程及び前記シリコン層を形成する工程の少なくともいずれかでは、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が９５％以上の原料ガスを用いて、前記シリコンゲルマニウム層又は前記シリコン層を形成する
ことを特徴とする半導体基板の製造方法。
【請求項１０】
シリコン基板中に絶縁膜を埋め込む工程と、
前記絶縁膜が埋め込まれた前記シリコン基板上に、シリコンゲルマニウム層を形成する工程と、
前記シリコンゲルマニウム層上にシリコン層を形成する工程とを有し、
前記シリコンゲルマニウム層を形成する工程及び前記シリコン層を形成する工程の少なくともいずれかでは、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が９５％以上の原料ガスを用いて、前記シリコンゲルマニウム層又は前記シリコン層を形成する
ことを特徴とする半導体基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板及びその製造方法に係り、特に放熱性を向上し得る半導体基板及びその製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）等においては、ゲート長の縮小をはじめとする素子の微小化によって、高速化を目指した改良が継続されている。
【０００３】
ＭＯＳＦＥＴにおける信号の伝搬遅延時間τは、以下のような式により表される。
【０００４】
τ＝Ｃｌｏａｄ・Ｖｄｄ／［｛（Ｗ・μ・ε）／（Ｌ・ＴＯＸ）｝×（Ｖｄｄ−Ｖｔ）２］…（１）
ここで、Ｃｌｏａｄは負荷容量であり、Ｖｄｄは電源電圧であり、ＷはＭＯＳＦＥＴのゲート幅であり、ＬはＭＯＳＦＥＴのゲート長である。また、μはキャリアの移動度であり、εはゲート絶縁膜の誘電率であり、ＴＯＸはゲート絶縁膜の厚さであり、Ｖｔはしきい値電圧である。
【０００５】
上記の式から、トランジスタを微細化することによって、具体的にはゲート長Ｌを短くすることによって、高速化を実現し得ることが分かる。しかし、ゲート長が７０ｎｍ以下の超微細トランジスタを製造するためには、波長１５７ｎｍのＦ２エキシマレーザの光源を用いた露光装置が必要となる。Ｆ２エキシマレーザの光源を用いた露光装置は、一台あたり２０〜３０億円と非常に高価であり、製造ラインを構築するためには、かかる露光装置を何台も用いる必要があるため、莫大な投資が必要となる。
【０００６】
また、上記の式から、電源電圧Ｖｄｄを高くすることによっても、ＭＯＳＦＥＴの高速化を実現し得ることが分かる。しかし、ＭＯＳＦＥＴの消費電力は電源電圧の２乗に比例して増大するため（参考文献１：Ｔ．　Ｔｓｕｃｈｉｙａ，　Ｏｙｏ　Ｂｕｔｓｕｒｉ　６６，１１９１　（１９９７））、高集積化を考慮すると電源電圧を高くすることは好ましくない。
【０００７】
また、上記の式から、ゲート絶縁膜の膜厚ＴＯＸを薄くすることによっても、ＭＯＳＦＥＴの高速化を実現し得ることが分かる。しかし、既に膜厚１．５ｎｍの熱酸化膜が開発されており、更なるゲート絶縁膜の薄膜化は非常に困難である。
【０００８】
また、上記の式から、ゲート絶縁膜の誘電率εを高くすることによっても、ＭＯＳＦＥＴの高速化を実現し得ることが分かる。しかし、誘電率εの高いゲート絶縁膜は、実用化に向けた課題が多く、実用化には未だ多くの時間を要する。
【０００９】
また、上記の式から、負荷容量Ｃｌｏａｄを低減することによっても、ＭＯＳＦＥＴの高速化を実現し得ることが分かる。上述した他のパラメータの値を更に改善することは必ずしも容易ではないため、負荷容量Ｃｌｏａｄの値を低減する技術が注目されている。
【００１０】
また、ＭＯＳＦＥＴの負荷容量を低減する技術として、ＳＯＩ基板が提案されている。ＳＯＩ基板では、半導体素子が形成されるシリコン結晶層が、埋め込み酸化膜によって、シリコン結晶基板から隔てられた構造となっている。このため、ＳＯＩ基板を用いてＭＯＳＦＥＴを形成した場合には、通常のＣＺウェハを用いてＭＯＳＦＥＴを形成する場合と比較して、ソース−ドレイン間の接合容量が約１０分の１に低減され（参考文献１参照）、配線容量が数十％小さくなる（参考文献２：Ｙ．　Ｙａｍａｇｕｃｈｉ，　ｅｔ　ａｌ．，　ＩＥＥＥ　Ｔｒａｎｓ．　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　４０，　１７９　（１９９３））。即ち、ＳＯＩ基板を用いることにより、ＭＯＳＦＥＴの寄生容量Ｃｌｏａｄを低減することができる。従って、ＳＯＩ基板を用いることにより、ＭＯＳＦＥＴの動作速度の向上を図ることができる。
【００１１】
また、シリコン結晶層に結晶歪を導入すると、シリコン結晶層におけるバンド構造が変化し、シリコン結晶層における電子やホールの移動度（ｍｏｂｉｌｉｔｙ）が向上することが報告されている（参考文献３：Ｇ．　Ａｂｓｔｒｅｉｔｅｒ，　ｅｔ　ａｌ．，　Ｐｈｙｓ．　Ｒｅｖ．　Ｌｅｔｔ．　５４，　２４４１　（１９８５）、参考文献４：Ｄ．　Ｋ．　Ｎａｙａｋ，　ｅｔ　ａｌ．，　Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　６２，　２８５３　（１９９３））。
【００１２】
そして、近時では、歪Ｓｉ／ＳｉＧｅ構造の半導体基板が提案されている。歪Ｓｉ／ＳｉＧｅ構造の半導体基板は、シリコン結晶基板上に、例えば、Ｇｅ濃度が１０〜３０％、厚さが数十〜数１００ｎｍのシリコンゲルマニウム結晶層を形成し、更にシリコンゲルマニウム結晶層上にシリコン結晶層を形成することにより、構成されている（参考文献５：Ｋ．　Ｋ．　Ｌｉｎｄｅｒ，　ｅｔ　ａｌ．，　Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　７０，　３２２４　（１９９７））。ＳｉとＧｅは全率固溶体の性質を有するため、ＳｉとＧｅをいかなる割合にしても、シリコンゲルマニウム結晶層は合金となる。また、Ｇｅ原子の共有結合半径はＳｉ原子より数％大きいため、シリコンゲルマニウム結晶層の平均格子間距離は、シリコン結晶層の平均格子間距離より大きい。このため、シリコンゲルマニウム結晶層上にシリコン結晶層を形成すると、シリコン結晶層に結晶歪が導入される。
【００１３】
なお、シリコンゲルマニウム結晶層におけるＧｅ濃度をシリコン結晶基板側に向かって徐々に低くすることにより、シリコンゲルマニウム結晶層の転位密度を低減する技術も提案されている（参考文献６：Ｅ．　Ａ．　Ｆｉｔｚｇｅｒａｌｄ，　ｅｔ　ａｌ．，　Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　５９，　８１１　（１９９１））。
【００１４】
このように、歪Ｓｉ／ＳｉＧｅ構造の半導体基板を用いれば、シリコン結晶層におけるキャリア移動度を向上することができるため、ＭＯＳＦＥＴの動作速度の向上を図ることが可能となる。
【００１５】
また、近時では、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板が提案されている（参考文献７：Ａ．　Ｒ．　Ｐｏｗｅｌｌ，　ｅｔ　ａｌ．，　Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　６４，　１８５６　（１９９４）、参考文献８：Ｙ．　Ｉｓｈｉｋａｗａ，　ｅｔ　ａｌ．，　Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　７５，　９８３　（１９９９））。歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板は、シリコンゲルマニウム結晶層とシリコン結晶層とから成る積層体が、埋め込み酸化膜によって、シリコン結晶基板から隔てられた構造となっている。
【００１６】
歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板は、例えば以下のようにして形成することができる。
【００１７】
即ち、まず、シリコン結晶基板上に、例えば、厚さ１μｍのＳｉ０．９Ｇｅ０．１より成るシリコンゲルマニウム結晶層をエピタキシャル成長する。この際、シリコンゲルマニウム結晶層の下層側の８５０ｎｍの領域におけるＧｅ濃度を、シリコン結晶基板側に向かって徐々に低くなるように設定する。
【００１８】
次に、加速エネルギー１７０ｋｅＶ、ドーズ量３×１０１７ｃｍ−２で酸素イオンを注入する。次に、１３００℃以上、６時間の熱処理を行う。そうすると、シリコンゲルマニウム結晶層中に、厚さ１１０ｎｍの埋め込み酸化膜が形成される。
【００１９】
次に、フッ酸溶液を用い、シリコンゲルマニウム結晶層上に形成された酸化膜を除去するとともに、シリコンゲルマニウム結晶層の表面を水素で終端する。
【００２０】
次に、例えば厚さ１５０ｎｍのＳｉ０．９Ｇｅ０．１より成るシリコンゲルマニウム結晶層と、例えば厚さ１５ｎｍのシリコン結晶層とを、順次エピタキシャル成長する。埋め込み酸化膜上のシリコンゲルマニウム結晶層及びシリコン結晶層の厚さは、合計で例えば６００ｎｍ程度となる。
【００２１】
こうして、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板が形成される。
【００２２】
こうして形成された歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板では、通常のＳＯＩ基板と比較して、電子移動度が６０％程度向上され（参考文献９：Ｔ．　Ｍｉｚｕｎｏ，ｅｔ　ａｌ．，　ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔ．　ＥＤＬ−２１，　２３０　（２０００））、ホール移動度が１８％程度向上される（参考文献１０：Ｔ．　Ｍｉｚｕｎｏ，　ｅｔ　ａｌ．，　Ｔｅｃｈ．　Ｄｉｇ．　Ｉｎｔ．　Ｅｌｅｃｔｒｏｎ．　Ｄｅｖｉｃｅｓ　Ｍｅｅｔ．，　Ｗａｓｈｉｎｇｔｏｎ，　１９９９，　ｐ．９３４）。従って、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板を用いれば、ＭＯＳトランジスタの動作速度の更なる向上を図ることが可能となる。
【００２３】
ところで、微細な集積回路においては、動作時に発生するジュール熱を効率的に散逸することが、極めて重要である。ここで、代表的なハイエンド超高速デバイスであるマイクロプロセッサを例に説明する。
【００２４】
マイクロプロセッサのコア部には、数百万〜数千万個のＭＯＳＦＥＴが形成されており、ＭＯＳＦＥＴが動作すると、ドレイン電流に起因してジュール熱が発生する。コア部は、半導体チップのわずか５〜１０％の領域に集中しているため、現在の最先端のプロセッサではコア部の温度は１００℃以上にまで上昇する（参考文献１１：Ｓ．　Ｊ．　Ｂｕｒｄｅｎ，　ＳＥＭＩＣＯＮＤＵＣＴＯＲ　ＦＡＢＴＥＣＨ，　Ｍａｒ．，　２００１，　１３ｔｈ　Ｅｄｉｔｉｏｎ，　ｐ．　２９７）。このため、コア部において発生するジュール熱を効果的に散逸することが極めて重要である。
【００２５】
また、集積回路の微細化が進むほど、エッチングやイオン注入等におけるプロセスのばらつきに起因して、ソース／ドレインのサイズのばらつき、不純物濃度のばらつき、コンタクト抵抗のばらつき等が顕著となる。また、半導体基板の表面のトポグラフィ（ｔｏｐｏｇｒａｐｈｙ）も、微細加工におけるばらつきの要因となる。そして、このようなばらつきは、ホットスポットと称される局所的にジュール熱が多く発生する部分を生じさせる（参考文献１１参照）。温度上昇は集積回路の信頼性を低下させる要因となるため、ホットスポットにおいて発生するジュール熱を効果的に散逸することが極めて重要である。
【００２６】
このように、集積回路における信頼性の低下を招くことなく動作速度の向上を図るためには、コア部やホットスポット等において発生するジュール熱を効果的に散逸することが極めて重要である。
【００２７】
【発明が解決しようとする課題】
しかしながら、上述したＳＯＩ基板、歪Ｓｉ／ＳｉＧｅ構造の半導体基板、及び、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板では、通常のＣＺウェハやエピタキシャルウェハと比較して、以下に示すように、放熱性が低くなってしまう。
【００２８】
一般に、Ｓｉ結晶の熱伝導率は、温度３００Ｋにおいて、１５０Ｗ／ｍＫ程度である（参考文献１２：Ｙ．　Ｓ．　Ｔｏｕｌｏｕｋｉａｎ，　ｅｔ　ａｌ．，　Ｔｈｅｒｍｏｐｈｙｓｉｃａｌ　Ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　Ｍａｔｔｅｒ　２，Ｔｈｅｒｍａｌ　Ｃｏｎｄｕｃｔｉｖｉｔｙ，　Ｎｏｎｍｅｔａｌｌｉｃ　Ｓｏｌｉｄｓ，　Ｐｌｅｎｕｍ　（１９７０））。また、Ｇｅ結晶の熱伝導率は、温度３００Ｋにおいて、６０〜７７Ｗ／ｍＫ程度である（参考文献１３：Ｍ．　Ａ．　Ｐａｌｍｅｒ，　ｅｔ　ａｌ．，　Ｐｈｙ．　Ｒｅｖ．　Ｂ　５６，　９４３１　（１９９７））。また、シリコン酸化膜の熱伝導率は、温度３００Ｋにおいて、１．３８程度である（参考文献１３参照）。但し、シリコン酸化膜の熱伝導率は不明であるため、ここでは石英ガラスの熱伝導率を示しているが、これは一般的に用いられている近似である。
【００２９】
これらのことから分かるように、シリコン酸化膜の熱伝導率は、シリコン結晶の熱伝導率の１００分の１程度である。このため、ＳＯＩ基板では、ＣＺウェハ等と比較して、シリコン結晶層で発生するジュール熱の基板の深さ方向への放熱量が、１００分の１程度になると考えられる。
【００３０】
また、上記のことから分かるように、Ｇｅ結晶の熱伝導率は、Ｓｉ結晶の熱伝導率の２分の１程度である。このことから、ＳｉＧｅ結晶の熱伝導率は、Ｓｉ結晶の熱伝導率より低くなると考えられる。このため、歪Ｓｉ／ＳｉＧｅ構造の半導体基板では、ＣＺウェハ等と比較して、シリコン結晶層で発生するジュール熱の基板の深さ方向への放熱量が小さくなると考えられる。
【００３１】
また、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板では、シリコン結晶層の下に、シリコンゲルマニウム結晶層、埋め込み酸化膜、及びシリコンゲルマニウム結晶層の３つの層が形成されている。このため、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板では、シリコン結晶層で発生するジュール熱の基板の深さ方向への放熱量が、上述したＳＯＩ基板の場合より更に小さくなることは明らかである。
【００３２】
このように、ＳＯＩ基板、歪Ｓｉ／ＳｉＧｅ構造の半導体基板、及び、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板では、通常のＣＺウェハ等と比較して、放熱性が低くなってしまう。このため、ＳＯＩ基板、歪Ｓｉ／ＳｉＧｅ構造の半導体基板、及び、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板における放熱性を向上し得る技術が待望されていた。
【００３３】
本発明の目的は、放熱性を向上し得る半導体基板及びその製造方法を提供することにある。
【００３４】
【課題を解決するための手段】
上記目的は、シリコン基板と、前記シリコン基板上に形成されたシリコンゲルマニウム層と、前記シリコンゲルマニウム層上に形成されたシリコン層とを有する半導体基板であって、前記シリコン基板、前記シリコンゲルマニウム層及び前記シリコン層の少なくともいずれかにおける、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が、９５％以上であることを特徴とする半導体基板により達成される。
【００３５】
また、上記目的は、シリコンゲルマニウム基板と、前記シリコンゲルマニウム基板上に形成されたシリコン層とを有する半導体基板であって、前記シリコンゲルマニウム基板及び前記シリコン層の少なくともいずれかにおける、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が、９５％以上であることを特徴とする半導体基板により達成される。
【００３６】
また、上記目的は、支持基板とシリコン層とが絶縁膜を介して貼り合わせられた半導体基板であって、前記支持基板又は前記シリコン層の少なくともいずれかにおける一のＳｉ同位体の同位体組成比が、９５％以上であることを特徴とする半導体基板により達成される。
【００３７】
また、上記目的は、支持基板と、前記支持基板の上方に絶縁膜を介して形成されたシリコンゲルマニウム層と、前記シリコンゲルマニウム層上に形成されたシリコン層とを有する半導体基板であって、前記シリコンゲルマニウム層及び前記シリコン層の少なくともいずれかにおける、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が、９５％以上であることを特徴とする半導体基板により達成される。
【００３８】
また、上記目的は、シリコン基板上にシリコンゲルマニウム層を形成する工程と、前記シリコンゲルマニウム層上にシリコン層を形成する工程とを有し、前記シリコンゲルマニウム層を形成する工程及び前記シリコン層を形成する工程の少なくともいずれかでは、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が９５％以上の原料ガスを用いて、前記シリコンゲルマニウム層又は前記シリコン層を形成することを特徴とする半導体基板の製造方法により達成される。
【００３９】
また、上記目的は、シリコンゲルマニウム基板上にシリコン層を形成する工程を有し、前記シリコン層を形成する工程では、一のＳｉ同位体の同位体組成比が９５％以上の原料ガスを用いて、前記シリコン層を形成することを特徴とする半導体基板の製造方法により達成される。
【００４０】
また、上記目的は、一のＳｉ同位体の同位体組成比が９５％以上であるシリコン基板の一側の面上に絶縁膜を形成する工程と、前記絶縁膜を支持基板に貼り合わせる工程と、前記シリコン基板の他側の面側から前記シリコン基板を薄膜化する工程とを有することを特徴とする半導体基板の製造方法により達成される。
【００４１】
また、上記目的は、シリコン基板の一側の面上に、一のＳｉ同位体の同位体組成比が９５％以上の原料ガスを用いて、シリコン層を形成する工程と、前記シリコン層上に絶縁膜を形成する工程と、前記絶縁膜上に支持基板を貼り合わせる工程と、前記シリコン基板の他側の面側から前記シリコン基板を薄膜化する工程とを有することを特徴とする半導体基板の製造方法により達成される。
【００４２】
また、上記目的は、支持基板上に、絶縁膜を介して、シリコン基板を貼り合わせる工程と、前記シリコン基板側から前記シリコン基板を薄膜化する工程と、薄膜化された前記シリコン基板上に、シリコンゲルマニウム層を形成する工程と、前記シリコンゲルマニウム層上にシリコン層を形成する工程とを有し、前記シリコンゲルマニウム層を形成する工程及び前記シリコン層を形成する工程の少なくともいずれかでは、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が９５％以上の原料ガスを用いて、前記シリコンゲルマニウム層又は前記シリコン層を形成することを特徴とする半導体基板の製造方法により達成される。
【００４３】
また、上記目的は、シリコン基板中に絶縁膜を埋め込む工程と、前記絶縁膜が埋め込まれた前記シリコン基板上に、シリコンゲルマニウム層を形成する工程と、前記シリコンゲルマニウム層上にシリコン層を形成する工程とを有し、前記シリコンゲルマニウム層を形成する工程及び前記シリコン層を形成する工程の少なくともいずれかでは、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が９５％以上の原料ガスを用いて、前記シリコンゲルマニウム層又は前記シリコン層を形成することを特徴とする半導体基板の製造方法により達成される。
【００４４】
また、上記目的は、シリコン基板上にシリコンゲルマニウム層を形成する工程と、前記シリコンゲルマニウム層上にシリコン層を形成する工程と、前記シリコン基板中に絶縁膜を埋め込む工程とを有し、前記シリコンゲルマニウム層を形成する工程及び前記シリコン層を形成する工程の少なくともいずれかでは、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が９５％以上の原料ガスを用いて、前記シリコンゲルマニウム層又は前記シリコン層を形成することを特徴とする半導体基板の製造方法により達成される。
【００４５】
また、上記目的は、シリコン基板上にシリコンゲルマニウム層を形成する工程と、前記シリコン基板中に絶縁膜を埋め込む工程と、前記シリコンゲルマニウム層上にシリコン層を形成する工程とを有し、前記シリコンゲルマニウム層を形成する工程及び前記シリコン層を形成する工程の少なくともいずれかでは、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が９５％以上の原料ガスを用いて、前記シリコンゲルマニウム層又は前記シリコン層を形成することを特徴とする半導体基板の製造方法により達成される。
【００４６】
【発明の実施の形態】
［本発明の原理］
本発明の実施の形態を説明するに先立って、本発明の原理について説明する。
【００４７】
上述したように、ＳＯＩ基板、歪Ｓｉ／ＳｉＧｅ構造の半導体基板、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板では、放熱性を向上することが課題となっていた。
【００４８】
本願発明者らは鋭意検討した結果、シリコン結晶層やシリコンゲルマニウム結晶層等において、２８Ｓｉ、２９Ｓｉ、３０Ｓｉのうちのいずれかの同位体組成比や、７０Ｇｅ、７２Ｇｅ、７３Ｇｅ、７４Ｇｅ又は７６Ｇｅのうちのいずれかの同位体組成比を高く設定すれば、以下に示すように、半導体基板の放熱性を向上し得ることに想到した。
【００４９】
通常のシリコン結晶は、２８Ｓｉ、２９Ｓｉ、３０Ｓｉの３種類の同位体元素により構成されている。ここで、２８Ｓｉは質量数が２８のＳｉであり、２９Ｓｉは質量数が２９のＳｉであり、３０Ｓｉは質量数が３０のＳｉである。天然におけるＳｉの同位体存在比は、２８Ｓｉが９２．２％、２９Ｓｉが４．７％、３０Ｓｉが３．１％であり、常に一定となっている（参考文献１４：Ｗ．　Ｓ．　Ｃａｐｉｎｓｋｉ　ｅｔ　ａｌ．，　Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　７１，　２１０９　（１９９７））。
【００５０】
このような通常のシリコン結晶における熱伝導率は、上述したように、例えば温度３００Ｋにおいて、１５０Ｗ／ｍＫ程度である（参考文献１２参照）。
【００５１】
これに対し、例えば２８Ｓｉの同位体組成比を９９．８６％と高く設定した場合におけるシリコン結晶の熱伝導率は、例えば温度３００Ｋにおいて、２３７Ｗ／ｍＫ程度となる（参考文献１５：Ｔ．　Ｒｕｆ，　ｅｔ．ａｌ．，　Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｃｏｍｍｕｍ．　１１５，　２４３　（２０００））。
【００５２】
このことから、２８Ｓｉの同位体組成比を極めて高く設定することにより、シリコン結晶における熱伝導率を、５８％程度向上し得ることが分かる。
【００５３】
シリコン結晶において、いずれかのＳｉ同位体の同位体組成比を高く設定すると、通常のシリコン結晶より熱伝導率より高くなるのは、以下のようなメカニズムによるものと考えられる。
【００５４】
即ち、熱伝導とは、熱によって励起された格子振動（ｐｈｏｎｏｎ）が高温部から低温部に向かって波として伝搬する現象である。このため、結晶格子においてすべての原子が同じ質量であれば、理想的な進行波が形成される。これに対し、複数の同位体が存在する系では、進行波が散乱されるため、熱伝導率は低下する。
【００５５】
熱伝導率が向上するのはこのようなメカニズムによるものと考えられるため、２８Ｓｉの同位体組成比を高く設定した場合のみならず、２９Ｓｉや３０Ｓｉの同位体組成比を高く設定した場合であっても、同様に熱伝導率を向上し得ると考えられる。
【００５６】
また、通常のＧｅ結晶は、７０Ｇｅ、７２Ｇｅ、７３Ｇｅ、７４Ｇｅ、７６Ｇｅの５種類の同位体元素により構成されている。ここで、７０Ｇｅは質量数が７０のＧｅ、７２Ｇｅは質量数が７２のＧｅ、７３Ｇｅは質量数が７３のＧｅ、７４Ｇｅは質量数が７４のＧｅ、７６Ｇｅは質量数が７４のＧｅである。天然におけるＧｅの同位体存在比は、７０Ｇｅが２０．５％、７２Ｇｅが２７．４％、７３Ｇｅが７．８％、７４Ｇｅが３６．５％、７６Ｇｅが７．８％であり、常に一定となっている。
【００５７】
このような通常のＧｅ結晶の熱伝導率は、例えば温度３００Ｋにおいて、６０〜７７Ｗ／ｍＫ程度である（参考文献１３参照）。
【００５８】
これに対し、例えば７０Ｇｅの同位体組成比を９９．９９％に設定した場合におけるゲルマニウム結晶の熱伝導率は、例えば温度３００Ｋにおいて、１００Ｗ／ｍＫ程度となる（参考文献１３参照）。
【００５９】
このことから、７０Ｇｅの同位体組成比を極めて高く設定することにより、ゲルマニウム結晶における熱伝導率を、３０〜６７％程度向上し得ることが分かる。
【００６０】
ゲルマニウム結晶において、いずれかのＧｅ同位体の同位体組成比を高く設定すると、通常のゲルマニウム結晶より熱伝導率が高くなるメカニズムは、上述したシリコン結晶の場合と同様と考えられる。
【００６１】
従って、７０Ｇｅの同位体存在比を高く設定した場合のみならず、７２Ｇｅ、７３Ｇｅ、７４Ｇｅ又は７６Ｇｅの同位体存在比を高く設定した場合であっても、同様に熱伝導率を向上し得ると考えられる。
【００６２】
このような検討結果から、本願発明者らは、シリコン結晶層やシリコンゲルマニウム結晶層等において、いずれかのＳｉ同位体の同位体組成比や、いずれかのＧｅ同位体の同位体組成比を高く設定すれば、シリコン結晶層やシリコンゲルマニウム結晶層等における熱伝導率を向上することができ、基板面に対して水平な方向の熱の散逸を促進し得るため、放熱性を向上し得る半導体基板を提供し得ることに想到した。
【００６３】
［第１実施形態］
本発明の第１実施形態による半導体基板及びその製造方法を図１乃至図２を用いて説明する。図１は、本実施形態による半導体基板を示す断面図である。
【００６４】
（半導体基板）
まず、本実施形態による半導体基板の構成について図１を用いて説明する。
【００６５】
本実施形態による半導体基板は、歪Ｓｉ／ＳｉＧｅ構造の半導体基板において、シリコン結晶層１４における２８Ｓｉの同位体組成比が高く設定されていることに主な特徴がある。
【００６６】
図１に示すように、シリコン結晶基板１０上には、厚さ２００ｎｍのシリコンゲルマニウム結晶層１２がエピタキシャル成長されている。シリコンゲルマニウム結晶層１２の組成は、例えばＳｉ０．７Ｇｅ０．３となっている。
【００６７】
シリコンゲルマニウム結晶層１２上には、厚さ２００ｎｍのシリコン結晶層１４がエピタキシャル成長されている。シリコン結晶層１４における２８Ｓｉの同位体組成比は、例えば９９．９％となっている。シリコン結晶層１４の格子定数は、シリコンゲルマニウム結晶層１２の格子定数と異なるため、シリコン結晶層１４には結晶歪が導入されている。なお、本実施形態でシリコン結晶層１４に結晶歪を導入しているのは、シリコン結晶層１４におけるキャリアの移動度を向上させるためである。
【００６８】
シリコン結晶層１４の表面の面方位は、例えば｛１００｝となっている。
【００６９】
ＭＯＳＦＥＴのチャネルの方向を通常の＜１１０＞方位から＜１００＞方位に変更すると、ｐチャネルＭＯＳＦＥＴにおいては駆動能力が１５％程度向上することが報告されている（参考文献１６：Ｇ．　Ｏｔｔａｖｉａｎｉ，　ｅｔ　ａｌ．，　Ｐｈｙｓ．　Ｒｅｖ．　Ｂ１２，　３３１８　（１９７５））。
【００７０】
なお、ＭＯＳＦＥＴのチャネル方向を＜１００＞方位とするためには、シリコン結晶層の表面の面方位が｛１００｝の半導体基板において、オリフラ又はノッチを＜０１１＞＋４５°又は＜０１１＞−４５°に設定すればよい。これにより、チャネル方向が＜１００＞方位のＭＯＳＦＥＴを形成することができる。
【００７１】
また、露光工程において、チャネル方向が＜１００＞方位となるように半導体基板を位置合わせすることによっても、ＭＯＳＦＥＴのチャネル方向を＜１００＞方位とすることが可能である。
【００７２】
また、シリコン結晶層の表面の面方位を｛１１３｝としてもよい。
【００７３】
表面の面方位が｛１１３｝の半導体ウェハ上に形成したシリコン酸化膜は、表面の面方位が｛１００｝の半導体ウェハ上に形成したシリコン酸化膜より、絶縁性が良好であることが、ＴＤＤＢ（Ｔｉｍｅ　Ｄｅｐｅｎｄｅｎｔ　Ｄｉｅｌｅｃｔｒｉｃ　Ｂｒｅａｋｄｏｗｎ）法により確認されている（参考文献１７：Ｈ−Ｊ．　Ｍｕｓｓｉｇ，　ｅｔ．ａｌ．，　Ｐｒｏｃ．　３ｒｄ　Ｉｎｔ’ｌＳｙｍｐ．　ｏｆ　Ａｄｖａｎｃｅｄ　Ｓｃｉ．　ａｎｄ　Ｔｅｃｈ．　ｏｆ　Ｓｉ　Ｍａｔ．，　Ｔｈｅ　Ｊｐｎ　Ｓｏｃ．　Ｐｒｏｍ．　Ｓｃｉ．，　２０００，　ｐ．　３７４）。面方位が｛１１３｝の半導体ウェハ上に形成したシリコン酸化膜が良好な絶縁性を示す理由は、シリコン酸化膜とシリコン結晶層との界面における応力が、面方位が｛１００｝の半導体ウェハ上にシリコン酸化膜を形成した場合より小さくなること、また、｛１１３｝表面では、ラフネスが｛１００｝表面の約２分の１であることなどが考えられる（参考文献１７参照）。このことから、シリコン結晶層１４の面方位を｛１１３｝とすれば、信頼性の高いＭＯＳＦＥＴ等を形成することが可能となると考えられる。
【００７４】
また、シリコン結晶層１４の面方位を｛０１１｝としてもよい。
【００７５】
表面の面方位が｛０１１｝の半導体ウェハに形成されたｐチャネルＭＯＳＦＥＴでは、表面の面方位が｛１００｝の半導体ウェハに形成されたｐチャネルＭＯＳＦＥＴと比較して、ホールの移動度が高くなることが報告されている（参考文献１８：Ｔ．　Ｓａｔｏ，　ｅｔ　ａｌ．，　Ｐｈｙｓ．　Ｒｅｖ．　Ｂ　４，　１９５０　（１９７１））。但し、表面の面方位が｛０１１｝の半導体ウェハにｎチャネルＭＯＳＦＥＴを形成した場合には、表面の面方位が｛１００｝の半導体ウェハにｎチャネルＭＯＳＦＥＴを形成した場合と比較して、電子の移動度が２０％程度低下する。
【００７６】
しかし、ＣＭＯＳ回路としての動作速度は、電子より移動度の低いホールの移動度によって決まるため、ｐチャネルＭＯＳＦＥＴにおけるホールの移動度を向上することが、ＣＭＯＳ回路の動作速度を向上する上で重要である。
【００７７】
このように、シリコン結晶層１４の面方位を｛０１１｝とすれば、ｐチャネルＭＯＳＦＥＴの更なる動作速度の向上を図ることが可能となる。
【００７８】
このように本実施形態によれば、シリコン結晶層１４における２８Ｓｉの同位体組成比を９９．９％と極めて高く設定しているため、シリコン結晶層１４における熱伝導率を向上することができる。このため、本実施形態によれば、基板面に対して水平な方向における熱の散逸を促進することができる。従って、本実施形態によれば、マイクロプロセッサのコア部やホットスポット等から発生する熱を効果的に放熱することができる。本実施形態によれば、放熱性を向上し得る半導体基板を提供し得るため、ハイエンド超高速デバイス等における動作速度の向上や信頼性の向上に寄与することができる。
【００７９】
（半導体基板の製造方法）
次に、本実施形態による半導体基板の製造方法を図２を用いて説明する。図２は、本実施形態による半導体基板の製造方法を示す工程断面図である。
【００８０】
まず、図２（ａ）に示すように、シリコン結晶基板１０を用意する。
【００８１】
次に、図２（ｂ）に示すように、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ、化学気相堆積）法により、シリコン結晶基板１０上に、厚さ２００ｎｍのシリコンゲルマニウム結晶層１２をエピタキシャル成長する。シリコンゲルマニウム結晶層１２の組成は、例えばＳｉ０．７Ｇｅ０．３とする。Ｓｉの原料ガスとしては、例えばモノシラン（ＳｉＨ４）を用いる。Ｇｅの原料ガスとしては、例えばゲルマン（ＧｅＨ４）を用いる。これらの原料ガスは、いずれも同位体存在比が特に制御されていない通常の原料ガスとする。同位体存在比が特に制御されていない通常の原料ガスを用いるため、シリコンゲルマニウム結晶層１２におけるＳｉ、Ｇｅの同位体存在比は、天然におけるＳｉ、Ｇｅの同位体存在比と同様となる。
【００８２】
次に、図２（ｃ）に示すように、例えばＣＶＤ法により、シリコンゲルマニウム結晶層１２上に、厚さ２００ｎｍのシリコン結晶層１４をエピタキシャル成長する。Ｓｉの原料ガスとしては、２８Ｓｉの同位体組成比が例えば９９．９％のモノシラン（２８ＳｉＨ４）を用いる。これにより、２８Ｓｉの同位体組成比が例えば９９．９％のシリコン結晶層１４が形成される。シリコン結晶層１４とシリコンゲルマニウム結晶層１２との格子定数が異なるため、シリコン結晶層１４には歪が導入される。
【００８３】
なお、シリコン結晶層１４を形成する際には、シリコン結晶層１４の比抵抗を制御するために、Ｓｉの原料ガスとともに、水素（Ｈ２）とボロンの原料ガスとを用いる。ボロンの原料ガスとしては、例えばジボラン（Ｂ２Ｈ６）を用いる。しかし、シリコン結晶層１４の比抵抗を制御することは、本発明の内容と直接的には関係しないため、以下の説明においては省略する。
【００８４】
こうして、本実施形態による半導体基板が製造される。
【００８５】
［第２実施形態］
本発明の第２実施形態による半導体基板及びその製造方法を図３を用いて説明する。図３は、本実施形態による半導体基板を示す断面図である。図１及び図２に示す第１実施形態による半導体基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００８６】
（半導体基板）
まず、本実施形態による半導体基板を図３を用いて説明する。
【００８７】
本実施形態よる半導体基板は、歪Ｓｉ／ＳｉＧｅ構造の半導体基板において、シリコンゲルマニウム結晶層１２ａにおける７０Ｇｅの同位体組成比が高く設定されていることに主な特徴がある。
【００８８】
図３に示すように、シリコン結晶基板１０上には、厚さ２００ｎｍのシリコンゲルマニウム結晶層１２ａがエピタキシャル成長されている。シリコンゲルマニウム結晶層１２ａの組成は、例えばＳｉ０．７Ｇｅ０．３となっている。シリコンゲルマニウム結晶層１２ａにおける７０Ｇｅの同位体組成比は、例えば９９．９％となっている。シリコンゲルマニウム結晶層１２ａにおけるＳｉの同位体存在比は、天然におけるＳｉの同位体存在比と同様となっている。
【００８９】
なお、ここでシリコンゲルマニウム結晶層１２ａにおけるＳｉの同位体存在比を天然におけるＳｉの同位体存在比と同様とする場合を例に説明するが、シリコンゲルマニウム結晶層１２ａにおける２８Ｓｉの同位体組成比を高く設定してもよい。即ち、シリコンゲルマニウム結晶層１２ａにおいて７０Ｇｅと２８Ｓｉの両方の同位体組成比を高く設定してもよい。
【００９０】
シリコンゲルマニウム結晶層１２ａ上には、厚さ２００ｎｍのシリコン結晶層１４ａがエピタキシャル成長されている。シリコン結晶層１４ａとシリコンゲルマニウム結晶層１２ａとの格子定数が異なるため、シリコン結晶層１４ａには結晶歪が導入されている。シリコン結晶層１４ａにおけるＳｉの同位体存在比は、天然におけるＳｉの同位体存在比と同様となっている。シリコン結晶層１４ａの表面の面方位は、例えば｛１００｝、｛１１３｝又は｛０１１｝となっている。
【００９１】
本実施形態による半導体基板は、上述したようにシリコンゲルマニウム結晶層１２ａにおける７０Ｇｅの同位体組成比が９９．９％と高く設定されていることに主な特徴がある。
【００９２】
本実施形態によれば、シリコンゲルマニウム結晶層１２ａにおける７０Ｇｅの同位体組成比が高く設定されているため、シリコンゲルマニウム結晶層１２ａにおける熱伝導率を向上することができる。従って、本実施形態によっても、効率的に放熱しうる半導体基板を提供することができる。
【００９３】
（半導体基板の製造方法）
次に、本実施形態による半導体基板の製造方法を図４を用いて説明する。図４は、本実施形態による半導体基板の製造方法を示す工程断面図である。
【００９４】
まず、図４（ａ）に示すように、シリコン結晶基板１０を用意する。
【００９５】
次に、図４（ｂ）に示すように、例えばＣＶＤ法により、シリコン結晶基板１０上に、厚さ２００ｎｍのシリコンゲルマニウム結晶層１２ａをエピタキシャル成長する。シリコンゲルマニウム結晶層１２ａの組成は、例えばＳｉ０．７Ｇｅ０．３とする。Ｇｅの原料ガスとしては、７０Ｇｅの同位体組成比が例えば９９．９％の原料ガスを用いる。Ｓｉの原料ガスとしては、Ｓｉの同位体存在比が特に制御されていない通常の原料ガスを用いる。これにより、７０Ｇｅの同位体組成比が例えば９９．９％のシリコンゲルマニウム結晶層が形成される。
【００９６】
次に、図４（ｃ）に示すように、例えばＣＶＤ法により、シリコンゲルマニウム結晶層１２ａ上に、厚さ２０ｎｍのシリコン結晶より成るシリコン結晶層１４ａをエピタキシャル成長する。原料ガスとしては、Ｓｉの同位体存在比が特に制御されていない通常の原料ガスを用いる。
【００９７】
こうして、本実施形態による半導体基板が製造される。
【００９８】
［第３実施形態］
本発明の第３実施形態による半導体基板及びその製造方法を図５を用いて説明する。図５は、本実施形態による半導体基板を示す断面図である。図１乃至図４に示す第１又は第２実施形態による半導体基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００９９】
（半導体基板）
まず、本実施形態による半導体基板を図５を用いて説明する。
【０１００】
本実施形態による半導体基板は、歪Ｓｉ／ＳｉＧｅ構造の半導体基板において、シリコンゲルマニウム結晶層１２ａにおける７０Ｇｅの同位体組成比を高く設定するとともに、シリコン結晶層１４における２８Ｓｉの同位体組成比を高く設定していることに主な特徴がある。
【０１０１】
図５に示すように、シリコン結晶基板１０上には、厚さ２００ｎｍのシリコンゲルマニウム結晶層１２ａがエピタキシャル成長されている。シリコンゲルマニウム結晶層１２ａにおける７０Ｇｅの同位体組成比は、例えば９９．９％と高く設定されている。シリコンゲルマニウム結晶層１２ａにおけるＳｉの同位体存在比は、天然におけるＳｉの同位体存在比と同様となっている。
【０１０２】
なお、ここでシリコンゲルマニウム結晶層１２ａにおけるＳｉの同位体存在比を天然におけるＳｉの同位体存在比と同様とする場合を例に説明するが、シリコンゲルマニウム結晶層１２ａにおける２８Ｓｉの同位体組成比を高く設定してもよい。即ち、シリコンゲルマニウム結晶層１２ａにおいて７０Ｇｅと２８Ｓｉの両方の同位体組成比を高く設定してもよい。
【０１０３】
シリコンゲルマニウム結晶層１２ａ上には、厚さ２０ｎｍのシリコン結晶層１４がエピタキシャル成長されている。シリコン結晶層１４には、結晶歪が導入されている。シリコン結晶層１４における２８Ｓｉの同位体組成比は、例えば９９．９％と高く設定されている。シリコン結晶層１４の表面の面方位は、例えば｛１００｝、｛１１３｝又は｛０１１｝となっている。
【０１０４】
本実施形態による半導体基板は、上述したように、シリコンゲルマニウム結晶層１２ａにおける７０Ｇｅの同位体組成比を高く設定するととともに、シリコン結晶層１４における２８Ｓｉの同位体組成比をも高く設定していることに主な特徴がある。
【０１０５】
本実施形態によれば、シリコンゲルマニウム結晶層１２ａにおける７０Ｇｅの同位体組成比が高く設定されているとともに、シリコン結晶層１４における２８Ｓｉの同位体組成比が高く設定されているため、シリコンゲルマニウム結晶層１２ａとシリコン層１４の両方における熱伝導率を向上することができる。従って、本実施形態によれば、より効果的に放熱し得る半導体基板を提供することができる。
【０１０６】
（半導体基板の製造方法）
次に、本実施形態による半導体基板の製造方法を図６を用いて説明する。図６は、本実施形態による半導体基板の製造方法を示す工程断面図である。
【０１０７】
まず、図６（ａ）に示すように、シリコン結晶基板１０を用意する。
【０１０８】
次に、図６（ｂ）に示すように、例えばＣＶＤ法により、シリコン結晶基板１０上に、厚さ２００ｎｍのシリコンゲルマニウム結晶層１２ａをエピタキシャル成長する。シリコンゲルマニウム結晶層１２ａの組成は、例えばＳｉ０．７Ｇｅ０．３とする。Ｇｅの原料ガスとしては、７０Ｇｅの同位体組成比が例えば９９．９％の原料ガスを用いる。Ｓｉの原料ガスとしては、Ｓｉの同位体存在比が特に制御されていない原料ガスを用いる。これにより、７０Ｇｅの同位体組成比が例えば９９．９％のシリコンゲルマニウム結晶層１２ａが形成される。
【０１０９】
次に、例えばＣＶＤ法により、シリコンゲルマニウム結晶層１２ａ上に、厚さ２０ｎｍのシリコン結晶層１４をエピタキシャル成長する。Ｓｉの原料ガスとしては、２８Ｓｉの同位体組成比が９９．９％の原料ガスを用いる。
【０１１０】
こうして、本実施形態による半導体基板が製造される。
【０１１１】
［第４実施形態］
本発明の第４実施形態による半導体基板及びその製造方法を図７及び図８を用いて説明する。図７は、本実施形態による半導体基板を示す断面図である。図１乃至図６に示す第１乃至第３実施形態による半導体基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１１２】
（半導体基板）
本実施形態による半導体基板は、支持基板としてシリコンゲルマニウム結晶基板が用いられており、シリコンゲルマニウム結晶基板上に、２８Ｓｉの同位体組成比の高いシリコン結晶層が形成されていることに主な特徴がある。
【０１１３】
図７に示すように、本実施形態では、支持基板としてシリコンゲルマニウム結晶基板１０ａが用いられている。シリコンゲルマニウム結晶基板１０ａの組成は、例えばＳｉ０．７Ｇｅ０．３となっている。
【０１１４】
シリコンゲルマニウム結晶基板１０上には、厚さ２０ｎｍシリコン結晶層１４がエピタキシャル成長されている。シリコン結晶層１４には、結晶歪が導入されている。シリコン結晶層１４における２８Ｓｉの同位体組成比は、例えば９９．９％となっている。シリコン結晶層１４の表面の面方位は、例えば｛１００｝、｛１１３｝又は｛０１１｝となっている。
【０１１５】
本実施形態による半導体基板は、上述したように、支持基板としてシリコンゲルマニウム結晶基板１０ａを用い、シリコンゲルマニウム結晶基板１０ａ上に２８Ｓｉの同位体組成比が高いシリコン結晶層１４が形成されていることに主な特徴がある。
【０１１６】
本実施形態によれば、支持基板としてシリコンゲルマニウム結晶基板１０ａが用いられているため、結晶歪が導入されたシリコン結晶層１４を支持基板上に直接形成することができる。従って、本実施形態によれば、放熱性を向上しうる半導体基板をより簡便な工程で製造することが可能となる。
【０１１７】
（半導体基板の製造方法）
次に、本実施形態による半導体基板の製造方法を図８を用いて説明する。図８は、本実施形態による半導体基板の製造方法を示す工程断面図である。
【０１１８】
まず、図８（ａ）に示すように、シリコンゲルマニウム結晶基板１０ａを用意する。シリコンゲルマニウム結晶基板１０ａの組成は、例えばＳｉ０．７Ｇｅ０．３とする。
【０１１９】
次に、例えばＣＶＤ法により、シリコンゲルマニウム結晶基板１０ａ上に、厚さ２０ｎｍのシリコン結晶層１４をエピタキシャル成長する。Ｓｉの原料ガスとしては、２８Ｓｉの同位体組成比が例えば９９．９％のモノシラン（２８ＳｉＨ４）を用いる。これにより、２８Ｓｉの同位体組成比が例えば９９．９％のシリコン結晶層１４が形成される。シリコン結晶層１４とシリコンゲルマニウム結晶基板１０ａとの格子定数が異なるため、シリコン結晶層１４には歪が導入される。
【０１２０】
こうして、本実施形態による半導体基板が製造される。
【０１２１】
［第５実施形態］
本発明の第５実施形態による半導体基板及びその製造方法を図９乃至図１１を用いて説明する。図９は、本実施形態による半導体基板を示す断面図である。図１乃至図８に示す第１乃至第４実施形態による半導体基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１２２】
（半導体基板）
まず、本実施形態による半導体基板について図９を用いて説明する。
【０１２３】
本実施形態による半導体基板は、貼り合わせ法により形成されたＳＯＩ基板において、シリコン結晶層１４ｂにおける２８Ｓｉの同位体組成比が高く設定されていることに主な特徴の一つがある。
【０１２４】
図９に示すように、本実施形態では、シリコン結晶より成る支持基板１０ｂとシリコン結晶層１４ｂとが絶縁膜１６を介して貼り合わせられている。絶縁膜１６は、厚さ２００ｎｍのＳｉＯ２より成るものである。シリコン結晶層１４ｂにおける２８Ｓｉの同位体組成比は、例えば９９．９％となっている。支持基板１０ｂは、同位体存在比が特に制御されていない通常のシリコン結晶基板である。本実施形態では、貼り合わせ法により形成されたＳＯＩ基板であるため、支持基板１０ｂと絶縁膜１６との界面における酸素の濃度プロファイル、及び、絶縁膜とシリコン結晶層１４ｂとの界面における酸素の濃度プロファイルが、ＳＩＭＯＸ法により形成されたＳＯＩ基板の場合と比較して、急峻となっている。
【０１２５】
シリコン結晶層１４ｂの表面の面方位は、例えば｛１００｝となっている。
【０１２６】
特開平９−２４６５０５号公報には、シリコン結晶層の＜０１１＞軸と支持基板の＜０１１＞軸とが互いに１０〜４５°の角度をなすように貼り合わせられたＳＯＩ基板が記載されている。このようなＳＯＩ基板を用いれば、通常の露光工程でＭＯＳＦＥＴを形成した場合であっても、トランジスタのチャネル方向を＜１００＞方位にすることができる。従って、本実施形態による半導体基板を製造する際に、特開平９−２４６５０５公報に記載された貼り合わせ法を用いれば、通常の露光工程でＭＯＳＦＥＴを形成した場合であっても、チャネル方向を＜１００＞方位にすることが可能である。
【０１２７】
なお、シリコン結晶層の面方位を｛１１３｝や｛０１１｝に設定してもよい。
【０１２８】
本実施形態による半導体基板は、上述したように、シリコン結晶層１４ｂにおける２８Ｓｉの同位体組成比が９９．９％と極めて高く設定されていることに主な特徴の一つがある。
【０１２９】
本実施形態によれば、シリコン結晶層１４ｂにおける２８Ｓｉの同位体組成比が９９．９％と極めて高く設定されているため、シリコン結晶層１４ｂにおける熱伝導率を向上することができる。従って、本実施形態によれば、シリコン結晶層１４ｂ等に形成されるトランジスタ（図示せず）等において発生するジュール熱を、効果的に放熱し得る半導体基板を提供することができる。
【０１３０】
また、本実施形態による半導体基板は、上述したように、貼り合わせ法により形成されたＳＯＩ基板であることにも主な特徴の一つがある。
【０１３１】
参考文献１１には、シリコン結晶層における２８Ｓｉの同位体組成比が９２．２％以上に設定されたＳＯＩ基板が記載されている。しかし、参考文献１１に記載されたＳＯＩ基板では、以下の理由により、良好な放熱性は得られないと考えられる。
【０１３２】
参考文献１１では、埋め込み酸化膜がＳＩＭＯＸ法により形成されている。ＳＩＭＯＸ法により埋め込み酸化膜を形成する際には、例えば、シリコン結晶基板の表面側から、加速エネルギー１８０ｋｅＶ、ドーズ量４×１０１７ｃｍ−２で、酸素イオン（１６Ｏ＋）を注入した後、アルゴンと酸素との混合ガス雰囲気中で、１３５０℃、数時間の熱処理を行うことにより埋め込み酸化膜を形成する（参考文献１９：Ｓ．　Ｎａｋａｓｈｉｍａ，　ｅｔ　ａｌ．，　Ｊ．　Ｅｌｅｃｔｒｏｃｈｅｍ．　Ｓｏｃ．　１４３，　２４４　（１９９６））。
【０１３３】
このようにして埋め込み酸化膜をＳＩＭＯＸ法により形成する際には、シリコン結晶層の表面に形成されるシリコン酸化膜とシリコン結晶層との界面、及び埋め込み酸化膜とシリコン結晶層との界面の双方から、大量の格子間Ｓｉ原子がシリコン結晶層中に導入される。埋め込み酸化膜を形成する際の熱処理温度である１３５０℃は、シリコン結晶の溶解温度である１４００℃に対して極めて近い温度であるため、膨大な数の格子間Ｓｉ原子がシリコン結晶層中に導入される。シリコン結晶層中に導入された格子間Ｓｉ原子は、シリコン結晶層が埋め込み酸化膜とシリコン酸化膜とにより挟まれているため、逃げ場がなく、シリコン結晶層中にとどまってしまう。
【０１３４】
ＳＯＩ基板を用いたハイエンド超高速デバイスにおいては、完全空乏型（Ｆｕｌｌｙ　Ｄｅｐｌｅｔｅｄ）型のＭＯＳＦＥＴを用いるため、シリコン結晶層の厚さは極めて薄く、例えば５０ｎｍ以下である。従って、ＭＯＳＦＥＴの動作速度の向上を図るべくシリコン結晶層の厚さを薄く設定したＳＯＩ基板においては、シリコン結晶層中における格子間Ｓｉ原子の濃度は極めて高くなる。そして、ＭＯＳＦＥＴを形成する際に１０００℃程度の熱処理が行われると、格子間Ｓｉ原子が析出し、積層欠陥（Ｓｔａｃｋｉｎｇ　Ｆａｕｌｔ）が形成されてしまう。
【０１３５】
また、ＳＩＭＯＸ法により埋め込み酸化膜を形成したＳＯＩ基板においては、酸素イオンの注入に起因する転位が、シリコン結晶層中に数百個／ｃｍ２の密度で存在していることが報告されている（参考文献２０：Ｓ．　Ｎａｋａｓｈｉｍａ，　ｅｔ　ａｌ．，　Ｅｌｅｃｔｒｏｎ．　Ｌｅｔｔ．　２６，　１６４７　（１９９０））。
【０１３６】
熱伝導とは、熱励起された格子振動が波として伝播することであるため、シリコン結晶層中に莫大な数の結晶欠陥や転位が存在すると、格子振動の進行波が散乱されてしまう。このため、参考文献１１に記載されたＳＯＩ基板では、良好な放熱性は得られない。
【０１３７】
これに対し、本実施形態によれば、貼り合わせ法によりＳＯＩ基板を形成するため、シリコン結晶層１４ｂに積層欠陥や転位が生じるのを防止することができる。従って、本実施形態によれば、シリコン結晶層１４ｂにおける熱伝導率を向上することができ、効果的に放熱しうる半導体基板を提供することができる。
【０１３８】
（半導体基板の製造方法）
次に、本実施形態による半導体基板の製造方法について図１０及び図１１を用いて説明する。図１０及び図１１は、本実施形態による半導体基板の製造方法を示す工程断面図である。
【０１３９】
まず、図１０（ａ）に示すように、２８Ｓｉの同位体濃度が例えば９９．９％のシリコン結晶基板１８を用意する。このシリコン結晶基板１８は、後工程において薄膜化されて、ＳＯＩ基板のシリコン結晶層１４ｂとなるものである。
【０１４０】
次に、図１０（ｂ）に示すように、熱酸化法又はＣＶＤ法により、シリコン結晶基板１４ｂの表面にＳｉＯ２より成る絶縁膜１６を形成する。
【０１４１】
また、図１０（ｃ）に示すように、シリコン結晶より成る支持基板１０ｂを用意する。
【０１４２】
次に、図１１（ａ）に示すように、シリコン結晶基板１８と支持基板１０ｂとを、絶縁膜１６を介して貼り合わせる。
【０１４３】
次に、図１１（ｂ）に示すように、機械的加工又は化学的エッチングにより、シリコン結晶基板１８を薄膜化する。これにより、シリコン結晶基板１８が薄膜化されて成るシリコン結晶層１４ｂが形成される。
【０１４４】
こうして、本実施形態による半導体基板が製造される。
【０１４５】
（変形例）
次に、本実施形態による半導体基板の製造方法の変形例を図１２及び図１３を用いて説明する。図１２及び図１３は、本変形例による半導体基板の製造方法を示す工程断面図である。
【０１４６】
本変形例による半導体基板の製造方法は、劈開法を用いてシリコン結晶基板１８を薄膜化することにより、シリコン結晶基板１８より成るシリコン結晶層１４ｂを形成することに主な特徴がある。
【０１４７】
まず、シリコン結晶基板１８の表面に絶縁膜１６を形成する工程までは、図１０（ａ）及び図１０（ｂ）を用いて上述した半導体基板の製造方法と同様であるので、説明を省略する（図１２（ａ）及び図１２（ｂ）参照）。
【０１４８】
次に、図１２（ｃ）に示すように、絶縁膜１６を介して、シリコン結晶基板１８中に水素イオンを導入する。なお、図中、水素イオンが導入された領域２０は、×印を用いて表されている。
【０１４９】
次に、図１３（ａ）に示すように、シリコン結晶基板１８と支持基板１０ｂとを絶縁膜１６を介して貼り合わせる。
【０１５０】
次に、図１３（ｂ）に示すように、水素イオンが導入された領域２０においてシリコン結晶基板１８を分離する。こうして、劈開法により、シリコン結晶基板１８が薄膜化され、シリコン結晶基板１８より成るシリコン結晶層１４ｂが形成される。なお、シリコン結晶層１４ｂの表面を更に平坦化する必要がある場合には、シリコン結晶層１４ｂ表面をＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ、化学的機械的研磨）法により研磨する（図示せず）。
【０１５１】
このように、劈開法によりシリコン結晶基板１８を薄膜化することにより、シリコン結晶基板１８より成るシリコン結晶層１４ｂを形成してもよい。
【０１５２】
［第６実施形態］
本発明の第６実施形態による半導体基板及びその製造方法を図１４乃至図１６を用いて説明する。図１４は、本実施形態による半導体基板を示す断面図である。図１乃至図１３に示す第１乃至第５実施形態による半導体基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１５３】
（半導体基板）
まず、本実施形態による半導体基板について図１４を用いて説明する。
【０１５４】
本実施形態による半導体基板は、貼り合わせ法により形成されたＳＯＩ基板において、絶縁膜１６とシリコン結晶層１４ｂとの界面近傍領域におけるシリコン結晶層１４ｂ側に、Ｃ（炭素）原子が導入されていることに主な特徴がある。
【０１５５】
図１４に示すように、シリコン結晶層１４ｂと絶縁膜１６との界面近傍領域におけるシリコン結晶層１４ｂ側に、Ｃ原子が導入されている。なお、図中、Ｃ原子が導入されている領域は、ドットを用いて表されている。また、図中、ドットの密度が高いほど、導入されているＣ原子の濃度は高くなっている。シリコン結晶層１４ｂと絶縁膜１６との界面近傍領域におけるＣの濃度は、最も高濃度の部分で例えば５×１０２０ｃｍ−３程度となっている。
【０１５６】
本実施形態で、シリコン結晶層１４ｂと絶縁膜１６との界面近傍領域のシリコン結晶層１４ｂ側にＣ原子を導入しているのは、絶縁膜１６とシリコン結晶層１４ｂとの界面近傍領域においてシリコン結晶層１４ｂに加わる引っ張り歪を緩和するためである。
【０１５７】
一般に、シリコン結晶とシリコン酸化膜との界面には歪が存在することが知られている。ＳＯＩ基板のシリコン結晶層と埋め込み絶縁膜との界面にも同様に歪が生じていると考えられる。シリコン結晶層の熱膨張率は、シリコン酸化膜の熱膨張率より大きいため、単にシリコン結晶上にシリコン酸化膜を形成した場合には、シリコン結晶層とシリコン酸化膜との界面におけるシリコン結晶層側には引っ張り歪が生じ、シリコン結晶層とシリコン酸化膜との界面におけるシリコン酸化膜側には圧縮歪が生じる。シリコン結晶層とシリコン酸化膜との界面におけるシリコン結晶層側に生ずる引っ張り応力は、１×１０９〜４×１０９ｄｙｎ／ｃｍ２程度となり、また、シリコン結晶層とシリコン酸化膜との界面におけるシリコン結晶層側に生ずる引っ張り歪は、１×１０−３〜４×１０−３程度となる（参考文献２１：Ｒ．　Ｊ．　Ｊａｃｃｏｄｉｎｅ，　ｅｔ　ａｌ．，　Ｊ．　Ａｐｐｌ．　Ｐｈｙｓ．　３７，　２４２９　（１９６６）、参考文献２２：Ｇ．　Ｌｕｃｏｖｓｋｙ，　ｅｔ　ａｌ．，　Ｔｈｅ　Ｐｈｙｓｉｃｓ　ａｎｄ　Ｃｈｅｍｉｓｔｒｙ　ｏｆ　ＳｉＯ２　ａｎｄ　ｔｈｅ　ＳｉＯ２　Ｉｎｔｅｒｆａｃｅ，　ｅｄｉｔｅｄ　ｂｙ　Ｃ．　Ｒ．　Ｈｅｌｍｓ，　ｅｔ　ａｌ．，　Ｐｌｅｎｕｍ　Ｐｒｅｓｓ，　ＮＹ，　１９８８，　ｐ．
１３９）。
【０１５８】
そして、このようなシリコン結晶層とシリコン酸化膜との界面において生ずる応力は、シリコン結晶層におけるいずれかのＳｉ同位体の同位体組成比を高く設定した場合であっても、同様に生ずると考えられる。シリコン結晶層と絶縁膜との界面近傍領域に生ずる歪は、シリコン結晶層内を伝播する格子振動波を散乱するため、熱伝導率を低下させる要因となると考えられる。
【０１５９】
そこで、本実施形態では、シリコン結晶層１４ｂと絶縁膜１６との界面近傍領域におけるシリコン結晶層１４ｂ側にＣ原子を導入している。Ｃ原子の共有結合半径はＳｉ原子の共有結合半径より小さいため、Ｃ原子を導入することにより、シリコン結晶層１４ｂにおいて拡張している結晶格子を収縮させることができ、引っ張り歪を緩和することができる（歪補償の原理）。
【０１６０】
なお、Ｃ原子は、シリコン結晶１４ｂ中において電気的に中性な性質を有するため、シリコン結晶層１４ｂ中にＣ原子を導入しても、シリコン結晶層１４ｂに形成されるＭＯＳＦＥＴ等の電気的特性に悪影響を及ぼすことはない。
【０１６１】
本実施形態によれば、シリコン結晶層１４ｂと絶縁膜１６との界面近傍領域におけるシリコン結晶層１４ｂ側の結晶歪を緩和することができるため、シリコン結晶層１４ｂにおける熱伝導率をより向上することができ、より効果的に放熱しうる半導体基板を提供することができる。
【０１６２】
なお、ここでは、絶縁膜１６とシリコン結晶層１４ｂとの界面近傍領域におけるシリコン結晶層１４ｂ側に導入するＣの濃度を５×１０２０ｃｍ−３としたが、絶縁膜１６とシリコン結晶層との界面近傍領域におけるシリコン結晶層１４ｂ側に導入するＣの濃度は、５×１０２０ｃｍ−３に限定されるものではない。
【０１６３】
絶縁膜１６とシリコン結晶層１４ｂとの界面近傍領域におけるシリコン結晶層１４ｂ側に加わる引っ張り歪を緩和し得るように、導入するＣの濃度を適宜設定すればよい。絶縁膜１６とシリコン結晶層１４ｂとの界面近傍領域におけるシリコン結晶層１４ｂ側に導入するＣ原子の適切な濃度は、以下のようにして求めることができる。
【０１６４】
不純物を添加することにより結晶格子内に発生する歪εは、以下のような式により求めることができる（参考文献２３：Ｈ．　Ｊ．　Ｈｅｒｚｏｇ，　ｅｔ　ａｌ．，　Ｊ．　Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．　１３１，　２９６９　（１９８４））。
【０１６５】
ε　＝　αｉ×ＮＣ　　（ｉ＝Ｌ、Ｖ）　　…（２）
αＬ　＝　［１−（ＲＣ／ＲＳｉ）］×Ｄ−１　　　…（３）
αＶ　＝　［１−（ＲＣ／ＲＳｉ）３］×（３Ｄ）−１　　　…（４）
ここで、αｉは格子収縮係数（ｌａｔｔｉｃｅ　ｃｏｎｔｒａｃｔｉｏｎ　ｃｏｅｆｆｉｃｉｅｎｔ）であり、ＮＣは添加されたＣ原子の濃度であり、ＲＳｉはＳｉの共有結合半径であり、ＲＣはＣの共有結合半径であり、ＤはＳｉ結晶格子の原子密度である。αＬは線形モデルの格子収縮係数であり、αＶは体積モデルの格子収縮係数である。
【０１６６】
Ｓｉの共有結合半径０．１１７ｎｍ（参考文献２３参照）、Ｃの共有結合半径０．０７７ｎｍ（参考文献２４：玉虫文一　他、理化学辞典、第３版増補版、１９８３、岩波書店、ｐ．　３２４）、及びＳｉ結晶の原子密度５×１０２２ｃｍ−２を、式（３）、式（４）に導入すると、αＬ、αＶは以下のようになる。
【０１６７】
αＬ　＝　６．８４×１０−２４　　…（５）
αＶ　＝　４．７７×１０−２４　　…（６）
次に、式（２）、（５）、（６）を用い、ε＝１×１０−３とおくと、シリコン結晶層１４ｂにおける引っ張り歪を緩和するためのＣ原子の濃度ＮＣは、
ＮＣ　＝　１．４６×１０２０〜２．１０×１０２０ｃｍ−３
となる。
【０１６８】
また、式（２）、（５）、（６）を用い、ε＝４×１０−３とおくと、シリコン結晶層１４ｂにおける引っ張り歪を緩和するためのＣ原子の濃度ＮＣは、
ＮＣ　＝　５．８５×１０２０〜８．３９×１０２０ｃｍ−３
となる。
【０１６９】
ここで、同一の歪に対してＮＣの値に幅が存在するのは、線形モデルと体積モデルの双方を用いて計算しているためである。
【０１７０】
以上より、絶縁膜１６とシリコン結晶層１４ｂとの界面近傍領域におけるシリコン結晶層側の引っ張り歪の緩和を実効的なものとするためには、導入するＣ原子の濃度を１×１０２０〜１×１０２１ｃｍ−３の範囲とすることが適切と考えられる。
【０１７１】
なお、絶縁膜１６とシリコン結晶層１４ｂとの界面近傍領域におけるシリコン結晶層側１４ｂに導入するＣ原子の濃度は、１×１０２０〜１×１０２１ｃｍ−３に限定されるものではない。Ｃの濃度が１×１０２０ｃｍ−３より低い場合や、Ｃの濃度が１×１０２１ｃｍ−３より高い場合であっても、絶縁膜１６とシリコン結晶層１４ｂとの界面近傍領域におけるシリコン結晶層１４ｂ側の引っ張り歪をある程度緩和し得るためである。即ち、絶縁膜１６とシリコン結晶層１４ｂとの界面近傍領域におけるシリコン結晶層１４ｂ側にＣ原子が導入されてさえいれば、絶縁膜１６とシリコン結晶層１４ｂとの界面近傍領域におけるシリコン結晶層１４ｂ側の引っ張り歪をある程度緩和することが可能である。
【０１７２】
なお、導入するＣ原子としては、１２Ｃを用いてもよいし、１３Ｃを用いてもよい。しかし、天然における１２Ｃの同位体存在比は、９８．９９％と極めて高い（参考文献２５：玉虫文一　他、理化学辞典、第３版増補版、１９８３、岩波書店、ｐ．　１５６０）。即ち、導入するＣの同位体存在比を敢えて制御しなくても、１２Ｃの同位体組成比は極めて高い。従って、同位体存在比を制御することなく、通常のＣ原子を導入しても、１２Ｃの同位体組成比を制御した場合と同様の効果が得られると考えられる。
【０１７３】
以上のように、本実施形態によれば、貼り合わせ法により形成されたＳＯＩ基板の、絶縁膜１６とシリコン結晶層１４ｂとの界面近傍領域におけるシリコン結晶層側１４ｂにＣ原子が導入されているため、シリコン結晶層１４ｂにおける引っ張り歪を緩和することができる。本実施形態によれば、シリコン結晶層１４ｂにおける引っ張り歪を緩和することができるため、シリコン結晶層１４ｂにおける熱伝導率をより向上することができ、放熱性の良好な半導体基板を提供することができる。
【０１７４】
また、ＳＯＩ基板を用いたハイエンド超高速デバイスにおいては、完全空乏型のＭＯＳＦＥＴが形成される場合が多い。完全空乏型のＭＯＳＦＥＴでは、動作時において、空乏層がシリコン結晶層１４ｂと絶縁膜１６との界面に達する。このため、ＭＯＳＦＥＴの電気的特性は、シリコン結晶層１４ｂと絶縁膜１６との界面における歪の影響を受けやすい。本実施形態によれば、上述したように、シリコン結晶層１４ｂと絶縁膜１６との界面における歪を緩和することができるため、ＭＯＳＦＥＴの電気的特性をも向上することができる。
【０１７５】
このように、本実施形態によれば、シリコン結晶層１４ｂにおける熱伝導率を向上することができるだけでなく、シリコン結晶層１４ｂに形成されるＭＯＳＦＥＴ等の電気的特性をも向上することができる。
【０１７６】
なお、ここでは、シリコン結晶層１４ｂにおける２８Ｓｉの同位体組成比が高く設定されたＳＯＩ基板において、シリコン結晶層１４ｂと絶縁膜１６との界面近傍領域におけるシリコン結晶層１４ｂ側にＣ原子を導入する場合を例に説明したが、シリコン結晶層１４ｂにおけるＳｉの同位体存在比が特に制御されていない通常のＳＯＩ基板においても、シリコン結晶層１４ｂと絶縁膜１６との界面近傍領域におけるシリコン結晶層１４ｂ側にＣ原子を導入すれば、シリコン結晶層１４ｂに形成されるＭＯＳＦＥＴ等の電気的特性を、同様に向上することが可能である。
【０１７７】
（半導体基板の製造方法）
次に、本実施形態による半導体基板の製造方法を図１５及び図１６を用いて説明する。図１５及び図１６は、本実施形態による半導体基板の製造方法を示す工程断面図である。
【０１７８】
まず、図１５（ａ）に示すように、２８Ｓｉの同位体濃度が例えば９９．９％のシリコン結晶基板１８を用意する。
【０１７９】
次に、図１５（ｂ）に示すように、イオン注入法により、シリコン結晶基板１８の表面近傍領域にＣ原子を導入する。この際、シリコン結晶基板１８の表面近傍領域におけるＣの濃度が、例えば５×１０２０ｃｍ−３となるようにする。また、シリコン結晶基板１８の表面からシリコン結晶基板１８の内部に向かって、Ｃの濃度が徐々に低くなるように設定する。なお、図中、Ｃ原子はドットを用いて表されている。図中、ドットの濃度が高いほどＣの濃度が高くなっている。
【０１８０】
次に、図１５（ｃ）に示すように、熱酸化法又はＣＶＤ法により、シリコン結晶基板１８の表面にＳｉＯ２より成る絶縁膜１６を形成する。
【０１８１】
次に、図１６（ａ）に示すように、絶縁膜１６側から、シリコン結晶基板１８中に水素イオンを導入する。なお、図中、水素イオンが導入された領域２０は、×印を用いて表されている。
【０１８２】
次に、図１６（ｂ）に示すように、シリコン結晶基板１８と支持基板１０ｂとを絶縁膜１６を介して貼り合わせる。
【０１８３】
次に、図１６（ｃ）に示すように、劈開法により、水素イオンが導入された領域２０において、シリコン結晶基板１８を分離する。これにより、シリコン結晶基板１８を薄膜化して成るシリコン結晶層１４が形成される。
【０１８４】
こうして、本実施形態による半導体基板が製造される。
【０１８５】
（変形例（その１））
次に、本実施形態による半導体基板の製造方法の変形例（その１）を図１７及び図１８を用いて説明する。図１７及び図１８は、本変形例による半導体基板の製造方法を示す工程断面図である。
【０１８６】
本変形例による半導体基板の製造方法は、同位体存在比が特に制御されていない通常のシリコン結晶基板２２上に、２８Ｓｉの同位体濃度が例えば９９．９％のシリコン結晶層１４ｃを形成し、このシリコン結晶層１４ｃを絶縁膜１６を介して支持基板１０ｂと貼り合わせることにより、ＳＯＩ基板を製造することに主な特徴がある。
【０１８７】
まず、図１７（ａ）に示すように、同位体存在比が制御されていない通常のシリコン結晶基板２２を用意する。
【０１８８】
次に、図１７（ｂ）に示すように、例えばＣＶＤ法により、２８Ｓｉの同位体組成比が９９．９％のシリコン結晶層１４ｃをエピタキシャル成長する。シリコン結晶層１４ｃの厚さは、例えば５００ｎｍとする。原料ガスとしては、２８Ｓｉの同位体組成比が例えば９９．９％の原料ガスを用いる。これにより、２８Ｓｉの同位体組成比が例えば９９．９％のシリコン結晶層１４ｃが形成される。
【０１８９】
次に、図１７（ｃ）に示すように、イオン注入法により、シリコン結晶層１４ｃの表面近傍領域にＣ原子を導入する。この際、シリコン結晶層１４ｃの表面近傍領域におけるＣの濃度が、例えば５×１０２０ｃｍ−３となるようにする。また、シリコン結晶層１４ｃの表面からシリコン結晶層１４ｃの内部に向かって、Ｃの濃度が徐々に低くなるように設定する。
【０１９０】
次に、図１７（ｄ）に示すように、例えば熱酸化法により、シリコン結晶層１４ｃの表面にＳｉＯ２より成る絶縁膜１６を形成する。
【０１９１】
次に、図１８（ａ）に示すように、絶縁膜１６を介して、シリコン結晶層１４ｃ中に水素イオンを導入する。この際、Ｃ原子が導入されている領域より深い領域に、水素イオンを導入する。図中、水素イオンが導入された領域２０は、×印を用いて表されている。
【０１９２】
次に、図１８（ｂ）に示すように、シリコン結晶基板２２と支持基板１０ｂとを、シリコン結晶層１４ｃ及び絶縁膜１６を介して貼り合わせる。
【０１９３】
次に、図１８（ｃ）に示すように、劈開法により、水素イオンが導入された領域２０においてシリコン結晶層１４ｃを分離する。
【０１９４】
こうして、本変形例による半導体基板が製造される。
【０１９５】
このように、同位体存在比が制御されていない通常のシリコン結晶基板２２上に、２８Ｓｉの同位体濃度が例えば９９．９％のシリコン結晶層１４ｃを形成し、このシリコン結晶層１４ｃを絶縁膜１６を介して支持基板１０ｂに貼り合わせることにより、ＳＯＩ基板を製造してもよい。
【０１９６】
（変形例（その２））
次に、本実施形態による半導体基板の製造方法の変形例（その２）を図１９を用いて説明する。図１９は、本変形例による半導体基板の製造方法を示す工程断面図である。
【０１９７】
本変形例による半導体基板の製造方法は、２８Ｓｉの同位体濃度が例えば９９．９％のシリコン結晶基板１８上に絶縁膜１６を形成した後に、絶縁膜１６を介して、シリコン結晶基板１８と絶縁膜１６との界面近傍領域におけるシリコン結晶層１８側にＣ原子を導入することに主な特徴がある。
【０１９８】
まず、２８Ｓｉの同位体濃度が例えば９９．９％のシリコン結晶基板１８の表面に、ＳｉＯ２より成る絶縁膜１６を形成する工程までは、図１０（ａ）及び図１０（ｂ）を用いて上述した半導体基板の製造方法と同様であるので、説明を省略する（図１９（ａ）及び図１９（ｂ）参照）。
【０１９９】
次に、図１９（ｃ）に示すように、イオン注入法により、絶縁膜１６を介して、シリコン結晶基板１８と絶縁膜１６との界面近傍領域におけるシリコン結晶基板１８側にＣを導入する。Ｃの濃度は、例えば５×１０２０ｃｍ−３とする。また、シリコン結晶基板１８と絶縁膜１６との界面からシリコン結晶基板１８の内部に向かって、Ｃの濃度が徐々に低くなるように設定する。
【０２００】
この後の工程は、図１６（ａ）乃至図１６（ｃ）を用いて上述した半導体基板の製造方法と同様であるので、説明を省略する。
【０２０１】
こうして、本変形例による半導体基板が製造される。
【０２０２】
このように、２８Ｓｉの同位体濃度が例えば９９．９％のシリコン結晶基板１８上に絶縁膜１６を形成した後に、絶縁膜１６を介してシリコン結晶基板１８にＣ原子を導入するようにしてもよい。
【０２０３】
（変形例（その３））
次に、本実施形態による半導体基板の製造方法の変形例（その３）を図２０を用いて説明する。図２０は、本変形例による半導体基板の製造方法を示す工程断面図である。
【０２０４】
本変形例による半導体基板の製造方法は、Ｓｉの同位体濃度が制御されていないシリコン結晶基板２２上に、２８Ｓｉの同位体濃度が例えば９９．９％のシリコン結晶層１４ｃを形成し、更にシリコン結晶層１４ｃ上に絶縁膜１６を形成した後で、絶縁膜１６を介してシリコン結晶層１４ｃにＣ原子を導入することに主な特徴がある。
【０２０５】
まず、同位体存在比が特に制御されていない通常のシリコン結晶基板２２上に、２８Ｓｉの同位体組成比が９９．９％のシリコン結晶層をエピタキシャル成長する工程までは、図１７（ａ）及び図１７（ｂ）に示す半導体基板の製造方法と同様であるので説明を省略する（図２０（ａ）及び図２０（ｂ）参照）。
【０２０６】
次に、図２０（ｃ）に示すように、例えば熱酸化法により、シリコン結晶層１４ｃの表面にＳｉＯ２より成る絶縁膜１６を形成する。
【０２０７】
次に、図２０（ｄ）に示すように、イオン注入法により、絶縁膜１６を介して、シリコン結晶層１４ｃと絶縁膜１６との界面近傍領域におけるシリコン結晶層１４ｃ側にＣ原子を導入する。この際、シリコン結晶層１４ｃと絶縁膜１６との界面近傍領域におけるＣの濃度が、例えば５×１０２０ｃｍ−３となるようにする。また、シリコン結晶層１４ｃと絶縁膜１６との界面からシリコン結晶層１４ｃの内部に向かって、Ｃの濃度が徐々に低くなるように設定する。
【０２０８】
この後の工程は、図１８（ａ）乃至図１８（ｃ）を用いて上述した半導体基板の製造方法と同様であるので、説明を省略する。
【０２０９】
こうして、本変形例による半導体基板が製造される。
【０２１０】
このように、Ｓｉの同位体濃度が制御されていないシリコン結晶基板２２上に、２８Ｓｉの同位体濃度が例えば９９．９％のシリコン結晶層１４ｃを形成し、更にシリコン結晶層１４ｃ上に絶縁膜１６を形成した後で、絶縁膜１６を介してシリコン結晶層１４ｃにＣ原子を導入するようにしてもよい。
【０２１１】
（変形例（その４））
次に、本実施形態による半導体基板の製造方法の変形例（その４）を図２１及び図２２を用いて説明する。図２１及び図２２は、本変形例による半導体基板の製造方法を示す工程断面図である。
【０２１２】
本変形例による半導体基板の製造方法は、シリコン結晶基板１８を薄膜化して、シリコン結晶基板１８より成るシリコン結晶層１４ｂを形成した後で、シリコン結晶層１４ｂと絶縁膜１６との界面近傍領域におけるシリコン結晶層１４ｂ側にＣ原子を導入することに主な特徴がある。
【０２１３】
まず、２８Ｓｉの同位体濃度が例えば９９．９％のシリコン結晶基板１８の表面に、ＳｉＯ２より成る絶縁膜１６を形成する工程までは、図１０（ａ）及び図１０（ｂ）を用いて上述した半導体基板の製造方法と同様であるので、説明を省略する（図２１（ａ）及び図２１（ｂ）参照）。
【０２１４】
次に、図２１（ｃ）に示すように、シリコン結晶基板１８と支持基板１０ｂとを絶縁膜１６を介して貼り合わせる。
【０２１５】
次に、図２２（ａ）に示すように、機械的加工又は化学的エッチングにより、シリコン結晶基板１８を薄膜化する。これにより、シリコン結晶基板１８が薄膜化されて成るシリコン結晶層１４ｂが形成される。
【０２１６】
次に、図２２（ｂ）に示すように、イオン注入法により、シリコン結晶層１４ｂと絶縁膜１６との界面近傍領域におけるシリコン結晶層１４ｂ側にＣ原子を導入する。Ｃの濃度は、例えば５×１０２０ｃｍ−３とする。また、シリコン結晶層１４ｂと絶縁膜１６との界面からシリコン結晶層１４ｂの内部に向かって、Ｃの濃度が徐々に低くなるように設定する。
【０２１７】
こうして、本変形例による半導体基板が製造される。
【０２１８】
このように、シリコン結晶基板１８を薄膜化して、シリコン結晶基板１８より成るシリコン結晶層１４ｂを形成した後で、シリコン結晶層１４ｂと絶縁膜１６との界面近傍領域におけるシリコン結晶層１４ｂ側にＣ原子を導入するようにしてもよい。
【０２１９】
（変形例（その５））
次に、本実施形態による半導体基板の製造方法の変形例（その５）を図２３を用いて説明する。図２３は、本変形例による半導体基板の製造方法を示す工程断面図である。
【０２２０】
本変形例による半導体基板の製造方法は、Ｓｉの同位体濃度が制御されていないシリコン結晶基板２２上に、２８Ｓｉの同位体組成比が高いシリコン結晶層１４ｃを形成し、このシリコン結晶層１４ｃを支持基板１０ｂ上に絶縁膜１６を介して貼り合わせた後で、シリコン結晶層１４ｃと絶縁膜１６との界面近傍領域におけるシリコン結晶層１４ｃ側にＣ原子を導入することに主な特徴がある。
【０２２１】
まず、シリコン結晶層１４ｃの表面にＳｉＯ２より成る絶縁膜１６を形成する工程までは、図２０（ａ）乃至図２０（ｃ）を用いて上述した半導体基板の製造方法と同様であるので、説明を省略する。
【０２２２】
次に、図２３（ａ）に示すように、シリコン結晶基板２２と支持基板１０ｂとを、絶縁膜１６及びシリコン結晶層１４ｃを介して貼り合わせる。
【０２２３】
次に、図２３（ｂ）に示すように、機械的加工又は化学的エッチングにより、シリコン結晶基板２２を除去する。
【０２２４】
次に、図２３（ｃ）に示すように、イオン注入法により、シリコン結晶層１４ｃと絶縁膜１６との界面近傍領域におけるシリコン結晶層１４ｃ側にＣ原子を導入する。Ｃの濃度は、例えば５×１０２０ｃｍ−３とする。また、シリコン結晶層１４ｃと絶縁膜１６との界面からシリコン結晶層１４ｃ表面に向かって、Ｃの濃度が徐々に低くなるように設定する。
【０２２５】
こうして、本変形例による半導体基板が製造される。
【０２２６】
このように、Ｓｉの同位体濃度が制御されていないシリコン結晶基板２２上に、２８Ｓｉの同位体組成比が高いシリコン結晶層１４ｃを形成し、このシリコン結晶層１４ｃを支持基板１０ｂ上に絶縁膜１６を介して貼り合わせた後で、シリコン結晶層１４ｂと絶縁膜１６との界面近傍領域におけるシリコン結晶層１４ｂ側にＣ原子を導入するようにしてもよい。
【０２２７】
［第７実施形態］
本発明の第７実施形態による半導体基板及びその製造方法を図２４乃至図２６を用いて説明する。図２４は、本実施形態による半導体基板を示す断面図である。図１乃至図２３に示す第１乃至第６実施形態による半導体基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０２２８】
（半導体基板）
まず、本実施形態による半導体基板を図２４を用いて説明する。
【０２２９】
本実施形態による半導体基板は、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板において、シリコン結晶層１４ｅにおける２８Ｓｉの同位体組成比が高く設定されていることに主な特徴がある。
【０２３０】
図２４に示すように、シリコン結晶基板１０ｂ上には、ＳｉＯ２より成る絶縁膜１６を介して、例えば厚さ３０ｎｍのシリコン結晶層１４ｄが形成されている。シリコン結晶層１４ｄにおけるＳｉの同位体存在比は、天然におけるＳｉの同位体存在比と同様になっている。
【０２３１】
シリコン結晶層１４ｄ上には、シリコンゲルマニウム結晶層１２ｂが形成されている。シリコンゲルマニウム結晶層１２ｂの厚さは、例えば２００ｎｍとなっている。シリコンゲルマニウム結晶層１２ｂにおけるＧｅの組成は、下面側から上面側に向かって徐々に大きくなるように設定されている。即ち、シリコンゲルマニウム結晶層１２ｂの組成は、傾斜組成になっている。シリコンゲルマニウム結晶層１２ｂの下面近傍におけるＧｅの濃度は例えば０％となっており、シリコンゲルマニウム結晶層１２ｂの上面近傍におけるＧｅの濃度は例えば３０％となっている。シリコンゲルマニウム結晶層１２ｂのＧｅ組成を下面側から上面側に向かって徐々に大きくなるように設定しているのは、シリコンゲルマニウム結晶層１２ｂをシリコン結晶層１４ｄ上にエピタキシャル成長するとともに、シリコンゲルマニウム結晶層１２ｂの上面におけるＧｅ組成を大きく設定するためである。なお、シリコンゲルマニウム結晶層１２ｂにおけるＳｉ、Ｇｅの同位体存在比は、天然におけるＳｉ、Ｇｅの同位体存在比とほぼ等しくなっている。
【０２３２】
シリコンゲルマニウム結晶層１２ｂ上には、例えば厚さ２０ｎｍのシリコン結晶層１４ｅがエピタキシャル成長されている。シリコン結晶層１４ｅにおける２８Ｓｉの同位体組成比は、例えば９９．９％となっている。シリコンゲルマニウム結晶層１２ｂの上面における格子定数とシリコン結晶層１４ｅの格子定数とが互いに異なるため、シリコン結晶層１４ｅには結晶歪が導入されている。
【０２３３】
シリコン結晶層１４ｅの表面の面方位は、例えば｛１００｝、｛１１３｝又は｛０１１｝となっている。
【０２３４】
本実施形態による半導体基板は、上述したように、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板において、シリコン結晶層１４ｅにおける２８Ｓｉの同位体組成比が高く設定されていることに主な特徴がある。
【０２３５】
このような、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板であっても、シリコン結晶層１４ｅにおける２８Ｓｉの同位体組成比が高く設定されているため、効果的に放熱し得る半導体基板を提供することができる。
【０２３６】
（半導体基板の製造方法）
次に、本実施形態による半導体基板の製造方法を図２５及び図２６を用いて説明する。図２５及び図２６は、本実施形態による半導体基板の製造方法を示す工程断面図である。
【０２３７】
まず、図２５（ａ）に示すように、同位体存在比が特に制御されていないシリコン結晶より成る通常のシリコン結晶基板２２を用意する。このシリコン結晶基板２２は、後工程において薄膜化されて、シリコン結晶層１４ｄとなるものである。
【０２３８】
次に、図２５（ｂ）に示すように、熱酸化法又はＣＶＤ法により、シリコン結晶基板２２の表面にＳｉＯ２より成る絶縁膜１６を形成する。
【０２３９】
また、図２５（ｃ）に示すように、同位体存在比が特に制御されていない通常のシリコン結晶より成る支持基板１０ｂを用意する。
【０２４０】
次に、絶縁膜１６を介して、シリコン結晶基板２２と支持基板１０ｂとを貼り合わせる。
【０２４１】
次に、図２６（ａ）に示すように、機械的加工又は化学的エッチングにより、シリコン結晶基板２２を薄膜化する。これにより、シリコン結晶基板２２が薄膜化されて成るシリコン結晶層１４ｄが形成される。
【０２４２】
次に、図２６（ｂ）に示すように、例えばＣＶＤ法により、シリコンゲルマニウム結晶層１２ｂをエピタキシャル成長する。原料ガスとしては、Ｓｉ、Ｇｅの同位体存在比を特に制御していない原料ガスを用いる。シリコンゲルマニウム結晶層１２ｂの厚さは、例えば２００ｎｍとする。シリコンゲルマニウム結晶層１２ｂにおけるＧｅの組成は、下面側から上面側に向かって徐々に大きくなるように設定する。シリコンゲルマニウム結晶層１２ｂの下面近傍におけるＧｅの濃度は例えば０％とし、シリコンゲルマニウム結晶層１２ｂの上面近傍におけるＧｅの濃度は例えば３０％とする。
【０２４３】
次に、図２６（ｃ）に示すように、例えばＣＶＤ法により、シリコンゲルマニウム結晶層１２ｂ上に、例えば厚さ２０ｎｍのシリコン結晶層１４ｅをエピタキシャル成長する。原料ガスとしては、２８Ｓｉの同位体組成比が例えば９９．９％の原料ガスを用いる。これにより、２８Ｓｉの同位体組成比が例えば９９．９％のシリコン結晶層１４ｅが形成される。シリコンゲルマニウム結晶層１２ｂの表面における格子定数とシリコン結晶層１４ｅの格子定数とが互いに異なるため、シリコン結晶層１４ｅには結晶歪が導入される。
【０２４４】
こうして本実施形態による半導体基板を製造することができる。
【０２４５】
［第８実施形態］
本発明の第８実施形態による半導体基板及びその製造方法を図２７乃至図２８を用いて説明する。図２７は、本実施形態による半導体基板を示す断面図である。図１乃至図２６に示す第１乃至第７実施形態による半導体基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０２４６】
（半導体基板）
まず、本実施形態による半導体基板を図２７を用いて説明する。
【０２４７】
本実施形態による半導体基板は、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板において、シリコンゲルマニウム結晶層１２ｃにおける７０Ｇｅの同位体組成比が高く設定されていることに主な特徴がある。
【０２４８】
図２７に示すように、支持基板１０ｂ上には絶縁膜１６を介してシリコン結晶層１４ｄが形成されている。
【０２４９】
シリコン結晶層１４ｄ上には、シリコンゲルマニウム結晶層１２ｃが形成されている。シリコンゲルマニウム結晶層１２ｃにおける７０Ｇｅの同位体組成比は、例えば９９．９％となっている。シリコンゲルマニウム結晶層１２ｃにおけるＳｉの同位体存在比は、天然におけるＳｉの同位体存在比と同様となっている。シリコンゲルマニウム結晶層１２ｃにおけるＧｅの組成は、下面側から上面側に向かって徐々に大きくなるように設定されている。シリコンゲルマニウム結晶層１２ｃの下面近傍におけるＧｅの濃度は例えば０％となっており、シリコンゲルマニウム結晶層１２ｃの上面近傍におけるＧｅの濃度は例えば３０％となっている。
【０２５０】
シリコンゲルマニウム結晶層１２ｃ上には、例えば厚さ２０ｎｍのシリコン結晶層１４ｆがエピタキシャル成長されている。シリコン結晶層１４ｆには、結晶歪が導入されている。シリコン結晶層１４ｆにおけるＳｉの同位体存在比は、天然におけるＳｉの同位体存在比と同様となっている。
【０２５１】
このように、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板において、シリコンゲルマニウム結晶層１２ｃにおける７０Ｇｅの同位体組成比を高く設定することによっても、効率的に放熱しうる半導体基板を提供することができる。
【０２５２】
（半導体基板の製造方法）
次に、本実施形態による半導体基板の製造方法を図２８を用いて説明する。図２８は、本実施形態による半導体基板の製造方法を示す工程断面図である。
【０２５３】
まず、機械的加工又は化学的エッチングにより、シリコン結晶基板２２を薄膜化してシリコン結晶基板２２より成るシリコン結晶層１４ｄを形成する工程までは、図２５（ａ）乃至図２６（ａ）に示す半導体基板の製造方法と同様であるので説明を省略する（図２８（ａ）参照）。
【０２５４】
次に、図２８（ｂ）に示すように、例えばＣＶＤ法により、シリコンゲルマニウム結晶層１２ｃをエピタキシャル成長する。Ｇｅの原料ガスとして、７０Ｇｅの同位体濃度が例えば９９．９％の原料ガスを用いる。Ｓｉの原料ガスとしては、同位体存在比が特に制御されていない通常の原料ガスを用いる。シリコンゲルマニウム結晶層１２ｃの厚さは、例えば２００ｎｍとする。シリコンゲルマニウム結晶層１２ｃにおけるＧｅの組成は、下面側から上面側に向かって徐々に大きくなるように設定する。シリコンゲルマニウム結晶層１２ｃの下面近傍におけるＧｅの濃度は例えば０％とし、シリコンゲルマニウム結晶層１２ｃの上面近傍におけるＧｅの濃度は例えば３０％とする。
【０２５５】
次に、図２８（ｃ）に示すように、例えばＣＶＤ法により、シリコンゲルマニウム結晶層１２ｃ上に、例えば厚さ２０ｎｍのシリコン結晶層１４ｆをエピタキシャル成長する。原料ガスとしては、同位体存在比が特に制御されていない通常の原料ガスを用いる。
【０２５６】
こうして本実施形態による半導体基板が製造される。
【０２５７】
［第９実施形態］
本発明の第９実施形態による半導体基板及びその製造方法を図２９及び図３０を用いて説明する。図２９は、本実施形態による半導体基板を示す断面図である。図１乃至図２８に示す第１乃至第８実施形態による半導体基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔に
（半導体基板）
まず、本実施形態による半導体基板を図２９を用いて説明する。
【０２５８】
本実施形態による半導体基板は、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板において、シリコンゲルマニウム結晶層１２ｄにおける２８Ｓｉと７０Ｇｅの両方の同位体組成比を高く設定するとともに、シリコン結晶層１４ｅにおける２８Ｓｉの同位体組成比を高く設定していることに主な特徴がある。
【０２５９】
図２９に示すように、支持基板１０ｂ上には絶縁膜１６を介してシリコン結晶層１４ｄが形成されている。シリコン結晶層１４ｄにおけるＳｉの同位体存在比は、天然におけるＳｉの同位体存在比と同様となっている。
【０２６０】
シリコン結晶層１４ｄ上には、シリコンゲルマニウム結晶層１２ｄがエピタキシャル成長されている。シリコンゲルマニウム結晶層１２ｄにおける２８Ｓｉの同位体存在比は、例えば９９．９％に設定されている。シリコンゲルマニウム結晶層１２ｄにおける７０Ｇｅの同位体組成比は、例えば９９．９％に設定されている。
【０２６１】
シリコンゲルマニウム結晶層１２ｄ上には、シリコン結晶層１４ｅがエピタキシャル成長されている。シリコン結晶層１４ｅにおける２８Ｓｉの同位体組成比は、例えば９９．９％に設定されている。
【０２６２】
本実施形態による半導体基板は、上述したように、シリコンゲルマニウム結晶層１２ｄにおける２８Ｓｉと７０Ｇｅの両方の同位体組成比が高く設定されているとともに、シリコン結晶層１４ｅにおける２８Ｓｉの同位体組成比が高く設定されていることに主な特徴がある。
【０２６３】
本実施形態によれば、シリコンゲルマニウム結晶層１２ｄにおける２８Ｓｉと７０Ｇｅの同位体組成比が高く設定されているとともに、シリコン結晶層１４ｅにおける２８Ｓｉの同位体組成比が高く設定されているため、シリコンゲルマニウム結晶層１２ｄとシリコン結晶層１４ｅの両方における熱伝導率を向上することができる。従って、本実施形態によれば、より効果的に放熱し得る歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板を提供することができる。
【０２６４】
（半導体基板の製造方法）
次に、本実施形態による半導体基板の製造方法を図３０を用いて説明する。図３０は、本実施形態による半導体基板の製造方法を示す工程断面図である。
【０２６５】
まず、機械的加工又は化学的エッチングにより、シリコン結晶基板２２を薄膜化しシリコン結晶基板２２より成るシリコン結晶層１４ｄを形成する工程までは、図２５（ａ）乃至図２６（ａ）に示す半導体基板の製造方法と同様であるので説明を省略する（図３０（ａ）参照）。
【０２６６】
次に、図３０（ｂ）に示すように、例えばＣＶＤ法により、シリコンゲルマニウム結晶層１２ｄをエピタキシャル成長する。Ｇｅの原料ガスとして、７０Ｇｅの同位体濃度が例えば９９．９％の原料ガスを用いる。また、Ｓｉの原料ガスとして、２８Ｓｉの同位体組成比が例えば９９．９％の原料ガスを用いる。シリコンゲルマニウム結晶層１２ｄの厚さは、例えば２００ｎｍとする。シリコンゲルマニウム結晶層１２ｄにおけるＧｅの組成は、下面側から上面側に向かって徐々に大きくなるように設定する。シリコンゲルマニウム結晶層１２ｄの下面近傍におけるＧｅの濃度は例えば０％とし、シリコンゲルマニウム結晶層１２ｃの上面近傍におけるＧｅの濃度は例えば３０％とする。
【０２６７】
次に、図３０（ｃ）に示すように、例えばＣＶＤ法により、シリコンゲルマニウム結晶層１２ｃ上に、例えば厚さ２０ｎｍのシリコン結晶層１４ｅをエピタキシャル成長する。原料ガスとしては、２８Ｓｉの同位体組成比が例えば９９．９％の原料ガスを用いる。
【０２６８】
こうして本実施形態による半導体基板が製造される。
【０２６９】
［第１０実施形態］
本発明の第１０実施形態による半導体基板及びその製造方法を図３１乃至図３３を用いて説明する。図３１は、本実施形態による半導体基板を示す断面図である。図１乃至図３０に示す第１乃至第９実施形態による半導体基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０２７０】
（半導体基板）
まず、本実施形態による半導体基板を図３１を用いて説明する。
【０２７１】
本実施形態よる半導体基板は、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板において、絶縁膜１６ａがＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ　ｂｙ　ＩＭｐｌａｎｔｅｄ　ＯＸｙｇｅｎ）法により形成されていることに主な特徴がある。
【０２７２】
図３１に示すように、同位体存在比が制御されていない通常のシリコン結晶より成る支持基板１０ｂには、ＳｉＯ２より成る絶縁膜１６ａが埋め込まれている。絶縁膜１６ａは、支持基板１０ｂの表面から例えば１５０ｎｍの深さの部分に埋め込まれている。絶縁膜１６ａは、ＳＩＭＯＸ法により形成されたものである。即ち、絶縁膜１６ａは、支持基板１０ｂ中に酸素イオンを注入し、その後、熱処理を行うことにより形成されたものである。このため、絶縁膜１６ａと支持基板１０ｂとの界面近傍領域における酸素の濃度分布は、上述した貼り合わせ法により形成された半導体基板の場合と比較して、緩やかになっている。
【０２７３】
絶縁膜１６ａ上には、シリコン結晶層１４ｇが形成されている。
【０２７４】
シリコン結晶層１４ｇ上には、例えば２００ｎｍのシリコンゲルマニウム結晶層１２ｅが形成されている。シリコンゲルマニウム結晶層１２ｅにおける２８Ｓｉの同位体組成比は例えば９９．９％となっている。シリコンゲルマニウム結晶層１２ｅにおけるＧｅの同位体存在比は、天然におけるＧｅの同位体存在比と同様になっている。シリコンゲルマニウム結晶層１２ｅにおけるＧｅの組成は、下面側から上面側に向かって徐々に大きくなるように設定されている。シリコンゲルマニウム結晶層１２ｅの下面近傍におけるＧｅの濃度は例えば０％となっており、シリコンゲルマニウム結晶層１２ｅの上面近傍におけるＧｅの濃度は例えば３０％となっている。
【０２７５】
シリコンゲルマニウム結晶層１２ｅ上には、例えば厚さ２０ｎｍのシリコン結晶層１４ｅがエピタキシャル成長されている。シリコン結晶層１４ｅにおける２８Ｓｉの同位体組成比は、例えば９９．９％となっている。シリコン結晶層１４ｅには結晶歪が導入されている。
【０２７６】
本実施形態による半導体基板は、上述したように、歪Ｓｉ／ＳｉＧｅＯＩ構造の半導体基板において、絶縁膜１６ａがＳＩＭＯＸ法により形成されていることに主な特徴がある。
【０２７７】
このように絶縁膜１６ａをＳＩＭＯＸ法により形成した場合であっても、シリコンゲルマニウム結晶層１２ｅやシリコン結晶層１４ｅにおける２８Ｓｉの同位体組成比が高く設定されているため、シリコンゲルマニウム結晶層１２ｅやシリコン結晶層１４ｅにおける熱伝導率を向上することができる。従って、本実施形態によっても、効果的に放熱し得る半導体基板を提供することができる。
【０２７８】
（半導体装置の製造方法）
次に、本実施形態による半導体基板の製造方法を図３２及び図３３を用いて説明する。図３２及び図３３は、本実施形態による半導体基板の製造方法を示す工程断面図である。
【０２７９】
まず、図３２（ａ）に示すように、同位体存在比が制御されていない通常のシリコン結晶より成る支持基板１０ｂを用意する。
【０２８０】
次に、図３２（ｂ）に示すように、全面に、イオン注入法により、支持基板１０ｂの表面側から酸素イオンを注入する。イオン注入条件は、例えば、加速エネルギーを１８０ｋｅＶとし、ドーズ量を４×１０１７ｃｍ−２とする。図中、酸素イオンが導入された領域２４は、白丸を用いて示されている。
【０２８１】
次に、図３２（ｃ）に示すように、アルゴンガスと酸素ガスとを含む雰囲気中で、１３５０℃、５時間の熱処理を行う。これにより、酸素イオンが注入された領域２４にＳｉＯ２より成る絶縁膜１６ａが形成される。また、絶縁膜１６ａにより、シリコン結晶層１４ａが支持基板１０ｂから隔てられる。また、シリコン結晶層１４ａの表面に、シリコン酸化膜２６が形成される。
【０２８２】
次に、図３３（ａ）に示すように、シリコン結晶層１４ａ表面のシリコン酸化膜２６をエッチング除去する。
【０２８３】
こうして、ＳＩＭＯＸ法により絶縁膜１６ａが埋め込まれたＳＯＩ基板１０ｃが形成される。
【０２８４】
次に、図３３（ｂ）に示すように、全面に、例えばＣＶＤ法により、シリコンゲルマニウム結晶層１２ｅをエピタキシャル成長する。Ｓｉの原料ガスとしては、２８Ｓｉの同位体組成比が例えば９９．９％の原料ガスを用いる。また、Ｇｅの原料ガスとしては、Ｇｅの同位体存在比が特に制御されていない通常の原料ガスを用いる。これにより、２８Ｓｉの同位体組成比が例えば９９．９％のシリコンゲルマニウム結晶層１２ｅが形成される。シリコンゲルマニウム結晶層の厚さは、例えば２００ｎｍとする。シリコンゲルマニウム結晶層におけるＧｅの組成は、下面側から上面側に向かって徐々に大きくなるように設定する。シリコンゲルマニウム結晶層の下面近傍におけるＧｅの濃度は例えば０％とし、シリコンゲルマニウム結晶層の上面近傍におけるＧｅの濃度は例えば３０％とする。
【０２８５】
次に、図３３（ｃ）に示すように、例えばＣＶＤ法により、シリコンゲルマニウム結晶層１２ｅ上に、例えば厚さ２０ｎｍのシリコン結晶層１４ｅをエピタキシャル成長する。原料ガスとしては、２８Ｓｉの同位体組成比が例えば９９．９％の原料ガスを用いる。これにより、２８Ｓｉの同位体組成比が例えば９９．９％のシリコン結晶層１４ｅが形成される。シリコンゲルマニウム結晶層１２ｅの表面における格子定数とシリコン結晶層１４ｅとの格子定数とが互いに異なるため、シリコン結晶層１４ｅには結晶歪が導入される。
【０２８６】
こうして本実施形態による半導体基板を製造することができる。
【０２８７】
（変形例（その１））
次に、本実施形態による半導体基板の製造方法の変形例（その１）を図３４及び図３５を用いて説明する。図３４及び図３５は、本実施形態による半導体基板の製造方法の変形例を示す工程断面図である。
【０２８８】
本変形例による半導体基板の製造方法は、支持基板１０ｂ上にシリコンゲルマニウム結晶層１２ｅ及びシリコン結晶層１４ｅを形成した後で、ＳＩＭＯＸ法により支持基板１２ｂ中に絶縁膜１６ａを形成することに主な特徴がある。
【０２８９】
まず、図３４（ａ）に示すように、同位体存在比が制御されていない通常のシリコン結晶より成る支持基板１０ｂを用意する。
【０２９０】
次に、図３３（ｂ）を用いて上述した半導体基板及びその製造方法と同様にして、支持基板１０ｂ上にシリコンゲルマニウム結晶層１２ｅをエピタキシャル成長する（図３４（ｂ）参照）。
【０２９１】
次に、図３３（ｃ）を用いて上述した半導体基板及びその製造方法と同様にして、シリコンゲルマニウム結晶層１２ｅ上にシリコン結晶層１４ｅをエピタキシャル成長する（図３４（ｃ）参照）。
【０２９２】
次に、図３５（ａ）に示すように、全面に、イオン注入法により、シリコン結晶層１４ｅ及びシリコンゲルマニウム結晶層１２ｅを介して、支持基板１０ｂ中に酸素イオンを注入する。この際、シリコン結晶層１４ｅの表面から例えば深さ４００ｎｍ程度の領域に、酸素イオンを注入するようにする。イオン注入条件は、例えば、加速エネルギーを１８０ｋｅＶとし、ドーズ量を４×１０１７ｃｍ−２とする。図中、酸素イオンが導入された領域２４は、白丸を用いて示されている。
【０２９３】
次に、図３５（ｂ）に示すように、アルゴンガスと酸素ガスとを含む雰囲気中で、１３５０℃、５時間の熱処理を行う。これにより、酸素イオンが注入された領域２４にＳｉＯ２より成る絶縁膜１６ａが形成される。また、シリコン結晶層１２ｅ上に、シリコン酸化膜２８が形成される。
【０２９４】
次に、図３５（ｃ）に示すように、シリコン結晶層１２ｅ上に形成されたシリコン酸化膜２８をエッチング除去する。
【０２９５】
こうして本変形例による半導体基板が製造される。
【０２９６】
このように、支持基板１０ｂ上にシリコンゲルマニウム結晶層１２ｅ及びシリコン結晶層１４ｅを形成した後で、ＳＩＭＯＸ法により支持基板１０ｂ中に絶縁膜１６ａを埋め込んでもよい。
【０２９７】
（変形例（その２））
次に、本実施形態による半導体基板の製造方法の変形例（その２）を図３６及び図３７を用いて説明する。図３６及び図３７は、本変形例による半導体基板の製造方法を示す工程断面図である。
【０２９８】
本変形例による半導体基板の製造方法は、支持基板１０ｂ上にシリコンゲルマニウム結晶層１２ｅを形成した後で、ＳＩＭＯＸ法により支持基板１０ｂ中に絶縁膜１６ｂを埋め込み、この後、シリコンゲルマニウム結晶層１２ｅ上にシリコン結晶層１４ｅを形成することに主な特徴がある。
【０２９９】
まず、図３６（ａ）に示すように、同位体存在比が制御されていない通常のシリコン結晶より成る支持基板１０ｂを用意する。
【０３００】
次に、図３３（ｂ）を用いて上述した半導体基板の製造方法と同様にして、シリコンゲルマニウム結晶層１２ｅを形成する（図３６（ｂ）参照）。
【０３０１】
次に、図３６（ｃ）に示すように、全面に、イオン注入法により、シリコンゲルマニウム結晶層１２ｅを介して、支持基板１０ｂ中に酸素イオンを注入する。この際、シリコンゲルマニウム結晶層１２ｅの表面から例えば深さ４００ｎｍ程度の領域に、酸素イオンを注入するようにする。イオン注入条件は、例えば、加速エネルギーを１８０ｋｅＶとし、ドーズ量を例えば４×１０１７ｃｍ−２とする。図中、酸素イオンが導入された領域２４は、白丸を用いて示されている。
【０３０２】
次に、図３７（ａ）に示すように、アルゴンガスと酸素ガスとを含む雰囲気中で、１３５０℃、５時間の熱処理を行う。これにより、酸素イオンが注入された支持基板１０ｂの内部にＳｉＯ２より成る絶縁膜１６ａが形成される。また、シリコンゲルマニウム結晶層１２ｅ上に、シリコン酸化膜３０が形成される。
【０３０３】
次に、図３７（ｂ）に示すように、シリコンゲルマニウム結晶層１２ｅ上に形成されたシリコン酸化膜３０をエッチング除去する。
【０３０４】
次に、図３３（ｃ）を用いて上述した半導体基板及びその製造方法と同様にして、シリコンゲルマニウム結晶層１２ｅ上に、シリコン結晶層１４ｅをエピタキシャル成長する（図３７（ｃ）参照）。
【０３０５】
こうして本変形例による半導体基板が製造される。
【０３０６】
このように、支持基板１０ｂ上にシリコンゲルマニウム結晶層１２ｅを形成した後で、ＳＩＭＯＸ法により支持基板１０ｂ中に絶縁膜１６ａを埋め込み、この後、シリコンゲルマニウム結晶層１２ｅ上にシリコン結晶層１４ｅを形成してもよい。
【０３０７】
［第１１実施形態］
本発明の第１１実施形態による半導体基板及びその製造方法を図３８乃至図３９を用いて説明する。図３８は、本実施形態による半導体基板を示す断面図である。図１乃至図３７に示す第１乃至第１０実施形態による半導体基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０３０８】
（半導体基板）
まず、本実施形態による半導体基板を図３８を用いて説明する。
【０３０９】
本実施形態による半導体基板は、歪Ｓｉ／ＳｉＧｅ構造の半導体基板において、絶縁膜１６ａがＳＩＭＯＸ法により形成されており、シリコンゲルマニウム結晶層１２ｃにおける７０Ｇｅの同位体組成比が高く設定されていることに主な特徴がある。
【０３１０】
図３８に示すように、シリコン結晶層１４ｇ上には、シリコンゲルマニウム結晶層１２ｃが形成されている。シリコンゲルマニウム結晶層１２ｃにおける７０Ｇｅの同位体組成比は例えば９９．９％となっている。シリコンゲルマニウム結晶層１２ｃにおけるＳｉの同位体存在比は、天然におけるＳｉの同位体存在比と同様になっている。シリコンゲルマニウム結晶層１２ｃにおけるＧｅの組成は、下面側から上面側に向かって徐々に大きくなるように設定されている。シリコンゲルマニウム結晶層１２ｃの下面近傍におけるＧｅの濃度は例えば０％となっており、シリコンゲルマニウム結晶層１２ｃの上面近傍におけるＧｅの濃度は例えば３０％となっている。
【０３１１】
シリコンゲルマニウム結晶層１２ｃ上には、シリコン結晶層１４ｆが形成されている。シリコン結晶層１４ｆにおけるＳｉの同位体存在比は、天然におけるＳｉの同位体存在比と同様になっている。
【０３１２】
本実施形態による半導体基板は、上述したように、歪Ｓｉ／ＳｉＧｅ構造の半導体基板において、絶縁膜１６ａがＳＩＭＯＸ法により形成されており、シリコンゲルマニウム結晶層１２ｃにおける７０Ｇｅの同位体組成比が高く設定されていることに主な特徴がある。
【０３１３】
本実施形態では、シリコンゲルマニウム結晶層１２ｃにおける７０Ｇｅの同位体組成比が高く設定されているため、シリコンゲルマニウム結晶層１２ｃにおける熱伝導率を向上することができる。このように、歪Ｓｉ／ＳｉＧｅ構造の半導体基板において、シリコンゲルマニウム結晶層１２ｃにおける７０Ｇｅの同位体組成比を高く設定することによっても、効果的に放熱しうる半導体基板を提供することができる。
【０３１４】
（半導体基板の製造方法）
次に、本実施形態による半導体基板の製造方法を図３９を用いて説明する。図３９は、本実施形態による半導体基板の製造方法を示す工程断面図である。
【０３１５】
まず、ＳＩＭＯＸ法により絶縁膜１６ａが埋め込まれたＳＯＩ基板１０ｃを形成する工程までは、図３２（ａ）乃至図３３（ａ）を用いて上述した半導体基板の製造方法と同様であるので説明を省略する（図３９（ａ）参照）。
【０３１６】
この後、図２８（ｂ）を用いて上述した半導体基板及びその製造方法と同様にして、シリコン結晶層１４ｇ上にシリコンゲルマニウム結晶層１２ｃをエピタキシャル成長する。
【０３１７】
次に、図２８（ｃ）を用いて上述した半導体基板及びその製造方法と同様にして、シリコンゲルマニウム結晶層１２ｃ上に、シリコン結晶層１４ｆをエピタキシャル成長する。
【０３１８】
こうして本実施形態による半導体基板を製造することができる。
【０３１９】
（変形例（その１））
次に、本実施形態による半導体基板の製造方法の変形例（その１）を図４０及び図４１を用いて説明する。図４０及び図４１は、本変形例による半導体基板の製造方法を示す工程断面図である。
【０３２０】
本変形例による半導体基板の製造方法は、支持基板上にシリコンゲルマニウム結晶層１２ｃ及びシリコン結晶層１４ｆを形成した後で、ＳＩＭＯＸ法により支持基板１０ｂ中に絶縁膜１６ａを埋め込むことに主な特徴がある。
【０３２１】
まず、図４０（ａ）に示すように、同位体存在比が制御されていない通常のシリコン結晶より成る支持基板１０ｂを用意する。
【０３２２】
次に、図２８（ｂ）を用いて上述した半導体基板及びその製造方法と同様にして、支持基板１０ｂ上にシリコンゲルマニウム結晶層１２ｃをエピタキシャル成長する（図４０（ｂ）参照）。
【０３２３】
次に、図２８（ｃ）を用いて上述した半導体基板及びその製造方法と同様にして、シリコンゲルマニウム結晶層１２ｃ上に、シリコン結晶層１４ｆをエピタキシャル成長する（図４０（ｃ）参照）。
【０３２４】
次に、図４１（ａ）に示すように、全面に、イオン注入法により、シリコン結晶層１４ｆの表面から酸素イオンを注入する。この際、シリコン結晶層１４ｆの表面から例えば深さ４００ｎｍ程度の領域に、酸素イオンを注入するようにする。イオン注入条件は、例えば、加速エネルギーを１８０ｋｅＶとし、ドーズ量を４×１０１７ｃｍ−２とする。図中、酸素イオンが導入された領域２４は、白丸を用いて示されている。
【０３２５】
次に、図４１（ｂ）に示すように、アルゴンガスと酸素ガスとを含む雰囲気中で、１３５０℃、５時間の熱処理を行う。これにより、酸素イオンが注入された領域２４にＳｉＯ２より成る絶縁膜１６ａが形成される。また、シリコンゲルマニウム結晶層１４ｆ上に、シリコン酸化膜３２が形成される。
【０３２６】
次に、図４１（ｃ）に示すように、シリコンゲルマニウム結晶層１４ｆ上に形成されたシリコン酸化膜３２をエッチング除去する。
【０３２７】
こうして本変形例による半導体基板が製造される。
【０３２８】
このように、支持基板１０ｂ上にシリコンゲルマニウム結晶層１２ｃ及びシリコン結晶層１４ｆを形成した後で、ＳＩＭＯＸ法により支持基板１０ｂ中に絶縁膜１６ａを埋め込んでもよい。
【０３２９】
（変形例（その２））
次に、本実施形態による半導体基板の製造方法の変形例（その２）を図４２及び図４３を用いて説明する。図４２及び図４３は、本変形例による半導体基板の製造方法を示す工程断面図である。
【０３３０】
本変形例による半導体基板の製造方法は、支持基板１０ｂ上にシリコンゲルマニウム結晶層１２ｃを形成した後で、ＳＩＭＯＸ法により支持基板１０ｂ中に絶縁膜１６ａを埋め込み、この後、シリコンゲルマニウム結晶層１２ｃ上にシリコン結晶層１４ｆを形成することに主な特徴がある。
【０３３１】
まず、図４２（ａ）に示すように、同位体存在比が制御されていない通常のシリコン結晶より成る支持基板１０ｂを用意する。
【０３３２】
次に、図２８（ｂ）を用いて上述した半導体装置の製造方法と同様にして、支持基板１０ｂ上にシリコンゲルマニウム結晶層１２ｃをエピタキシャル成長する（図４２（ｂ）参照）。
【０３３３】
次に、図４２（ｃ）に示すように、全面に、イオン注入法により、シリコンゲルマニウム結晶層１２ｃを介して支持基板１０ｂ中に酸素イオンを注入する。この際、シリコンゲルマニウム結晶層１２ｃの表面から例えば深さ４００ｎｍ程度の領域に、酸素イオンを注入するようにする。イオン注入条件は、例えば、加速エネルギーを１８０ｋｅＶとし、ドーズ量を４×１０１７ｃｍ−２とする。図中、酸素イオンが導入された領域２４は、白丸を用いて示されている。
【０３３４】
次に、図４３（ａ）に示すように、アルゴンガスと酸素ガスとを含む雰囲気中で、１３５０℃、５時間の熱処理を行う。これにより、酸素イオンが注入された支持基板１０ｂの内部にＳｉＯ２より成る絶縁膜１６ａが形成される。また、シリコンゲルマニウム結晶層１２ｃ上に、シリコン酸化膜３０が形成される。
【０３３５】
次に、図４３（ｂ）に示すように、シリコンゲルマニウム結晶層１２ｃ上に形成されたシリコン酸化膜３０をエッチング除去する。
【０３３６】
次に、図２８（ｃ）を用いて上述した半導体装置の製造方法と同様にして、シリコンゲルマニウム結晶層１２ｃ上に、シリコン結晶層１４ｆをエピタキシャル成長する。
【０３３７】
こうして本変形例による半導体基板を製造することができる。
【０３３８】
このように、支持基板１０ｂ上にシリコンゲルマニウム結晶層１２ｃを形成した後で、ＳＩＭＯＸ法により支持基板１０ｂ中に絶縁膜１６ａを埋め込み、この後、シリコンゲルマニウム結晶層１２ｃ上にシリコン結晶層１４ｆを形成してもよい。
【０３３９】
［第１２実施形態］
本発明の第１２実施形態による半導体基板及びその製造方法を図４４及び図４５を用いて説明する。図４４は、本実施形態による半導体基板を示す断面図である。図１乃至図４３に示す第１乃至第１１実施形態による半導体基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０３４０】
（半導体基板）
まず、本実施形態による半導体基板を図４４を用いて説明する。
【０３４１】
本実施形態による半導体基板は、歪Ｓｉ／ＳｉＧｅ構造の半導体基板において、絶縁膜１６ａがＳＩＭＯＸ法により支持基板１０ｂに埋め込まれており、シリコンゲルマニウム結晶層１２ｄにおける２８Ｓｉと７０Ｇｅの両方の同位体組成比を高く設定するとともに、シリコン結晶層１４ｅにおける２８Ｓｉの同位体組成比を高く設定していることに主な特徴がある。
【０３４２】
次に、図４４に示すように、シリコン結晶層１４ｇには、シリコンゲルマニウム結晶層１２ｄが形成されている。シリコンゲルマニウム結晶層１２ｄにおける７０Ｇｅの同位体組成比は、例えば９９．９％となっている。シリコンゲルマニウム結晶層１２ｄにおける２８Ｓｉの同位体組成比は、例えば９９．９％となっている。シリコンゲルマニウム結晶層１２ｄにおけるＧｅの組成は、下面側から上面側に向かって徐々に大きくなるように設定されている。シリコンゲルマニウム結晶層１２ｄの下面近傍におけるＧｅの濃度は例えば０％となっており、シリコンゲルマニウム結晶層１２ｄの上面近傍におけるＧｅの濃度は例えば３０％となっている。
【０３４３】
シリコンゲルマニウム結晶層１２ｄ上には、シリコン結晶層１４ｅが形成されている。シリコン結晶層１４ｅにおける２８Ｓｉの同位体組成比は、例えば９９．９％となっている。シリコン結晶層１４ｅには、結晶歪が導入されている。
【０３４４】
本実施形態による半導体基板は、上述したように、歪Ｓｉ／ＳｉＧｅ構造の半導体基板において、絶縁膜１６ａがＳＩＭＯＸ法により支持基板１０ｂに埋め込まれており、シリコンゲルマニウム結晶層１２ｄにおける２８Ｓｉと７０Ｇｅの両方の同位体組成比を高く設定するとともに、シリコン結晶層１４ｅにおける２８Ｓｉの同位体組成比を高く設定していることに主な特徴がある。
【０３４５】
本実施形態によれば、シリコンゲルマニウム結晶層１２ｄにおいて２８Ｓｉと７０Ｇｅの両方の同位体組成比が高く設定されているとともに、シリコン結晶層１４ｅにおいて２８Ｓｉの同位体組成比が高く設定されているため、シリコンゲルマニウム結晶層１２ｄとシリコン結晶層１４ｅの両方における熱伝導率を向上することができる。従って、本実施形態によれば、より効果的に放熱し得る半導体基板を提供することができる。
【０３４６】
（半導体基板の製造方法）
次に、本実施形態による半導体基板の製造方法を図４５を用いて説明する。図４５は、本実施形態による半導体基板の製造方法を示す工程断面図である。
【０３４７】
まず、ＳＩＭＯＸ法により絶縁膜１６ａが埋め込まれたＳＯＩ基板１０ｃを形成する工程までは、図３２（ａ）乃至図３３（ａ）を用いて上述した半導体基板の製造方法と同様であるので説明を省略する（図４５（ａ）参照）。
【０３４８】
次に、図３０（ｂ）を用いて上述した半導体基板の製造方法と同様にして、シリコン結晶層１４ｇ上にシリコンゲルマニウム結晶層１２ｄをエピタキシャル成長する。
【０３４９】
次に、図３０（ｃ）を用いて上述した半導体基板の製造方法と同様にして、シリコンゲルマニウム結晶層１２ｄ上にシリコン結晶層１４ｅをエピタキシャル成長する。
【０３５０】
こうして本実施形態による半導体基板が製造される。
【０３５１】
（変形例（その１））
次に、本実施形態による半導体基板の製造方法の変形例（その１）を図４６及び図４７を用いて説明する。図４６及び図４７は、本変形例による半導体基板の製造方法を示す工程断面図である。
【０３５２】
本変形例による半導体基板の製造方法は、支持基板１０ｂ上にシリコンゲルマニウム結晶層１２ｄ及びシリコン結晶層１４ｅを形成した後で、ＳＩＭＯＸ法により支持基板１０ｂ中に絶縁膜１６ａを埋め込むことに主な特徴がある。
【０３５３】
まず、図４６（ａ）に示すように、同位体存在比が制御されていない通常のシリコン結晶より成る支持基板１０ｂを用意する。
【０３５４】
次に、図３０（ｂ）を用いて上述した半導体基板の製造方法と同様にして、支持基板１０ｂ上に、シリコンゲルマニウム結晶層１２ｄをエピタキシャル成長する。
【０３５５】
次に、図３０（ｃ）を用いて上述した半導体基板の製造方法と同様にして、シリコンゲルマニウム結晶層１２ｄ上に、シリコン結晶層１４ｅをエピタキシャル成長する。
【０３５６】
次に、図４７（ａ）に示すように、全面に、イオン注入法により、シリコン結晶層１４ｅ及びシリコンゲルマニウム結晶層１２ｄを介して、支持基板１０ｂ中に酸素イオンを注入する。この際、シリコン結晶層１４ｅの表面から例えば深さ４００ｎｍ程度の領域に、酸素イオンを注入するようにする。イオン注入条件は、例えば、加速エネルギーを１８０ｋｅＶ、ドーズ量を４×１０１７ｃｍ−２とする。図中、酸素イオンが導入された領域２４は、白丸を用いて示されている。
【０３５７】
次に、図４７（ｂ）に示すように、アルゴンガスと酸素ガスとを含む雰囲気中で、１３５０℃、５時間の熱処理を行う。これにより、酸素イオンが注入された支持基板１０ｂの内部にＳｉＯ２より成る絶縁膜１６ａが形成される。また、シリコン結晶層１４ｅ上に、シリコン酸化膜３２が形成される。
【０３５８】
この後の半導体基板の製造方法は、図４１（ｃ）を用いて上述した半導体基板の製造方法と同様であるので、説明を省略する（図４７（ｃ）参照）。
【０３５９】
こうして本変形例による半導体基板が製造される。
【０３６０】
このように、支持基板１０ｂ上にシリコンゲルマニウム結晶層１２ｄ及びシリコン層１４ｅを形成した後で、ＳＩＭＯＸ法により支持基板１２ｂ中に絶縁膜１６ａを埋め込んでもよい。
【０３６１】
（変形例（その２））
次に、本実施形態による半導体基板の製造方法の変形例（その２）を図４８及び図４９を用いて説明する。図４８及び図４９は、本変形例による半導体基板の製造方法を示す工程断面図である。
【０３６２】
本変形例による半導体基板の製造方法は、支持基板１０ｂ上にシリコンゲルマニウム結晶層１２ｄを形成した後で、ＳＩＭＯＸ法により支持基板１０ｂ中に絶縁膜１６ａを形成し、この後、シリコンゲルマニウム結晶層１２ｄ上にシリコン結晶層１４ｅを形成することに主な特徴がある。
【０３６３】
まず、図４８（ａ）に示すように、同位体存在比が制御されていない通常のシリコン結晶より成る支持基板１０ｂを用意する。
【０３６４】
次に、図３０（ｂ）を用いて上述した半導体基板の製造方法と同様にして、支持基板１０ｂ上にシリコンゲルマニウム結晶層１２ｄをエピタキシャル成長する。
【０３６５】
次に、図３０（ｃ）に示すように、全面に、イオン注入法により、シリコンゲルマニウム結晶層１２ｄを介して、支持基板１０ｂ中に酸素イオンを注入する。この際、シリコンゲルマニウム結晶層１２ｄの表面から例えば深さ４００ｎｍ程度の領域に、酸素イオンを注入するようにする。イオン注入条件は、例えば、加速エネルギーを１８０ｋｅＶとし、ドーズ量を４×１０１７ｃｍ−２とする。図中、酸素イオンが導入された領域２４は、白丸を用いて示されている。
【０３６６】
次に、図４９（ａ）に示すように、アルゴンガスと酸素ガスとを含む雰囲気中で、１３５０℃、５時間の熱処理を行う。これにより、酸素イオンが注入された支持基板１０ｂの内部にＳｉＯ２より成る絶縁膜１６ａが形成される。また、シリコンゲルマニウム結晶層１２ｄ上に、シリコン酸化膜３０が形成される。
【０３６７】
次に、図４９（ｂ）に示すように、シリコンゲルマニウム結晶層１２ｄ上に形成されたシリコン酸化膜３０をエッチング除去する。
【０３６８】
次に、図４９（ｃ）に示すように、シリコンゲルマニウム結晶層１２ｄ上に、シリコン結晶層１４ｅをエピタキシャル成長する。
【０３６９】
こうして本変形例による半導体基板を製造することができる。
【０３７０】
このように、支持基板１０ｂ上にシリコンゲルマニウム結晶層１２ｄを形成した後で、ＳＩＭＯＸ法により支持基板１０ｂ中に絶縁膜１６を埋め込み、この後、シリコンゲルマニウム結晶層１２ｄ上にシリコン結晶層１４ｅを形成してもよい。
【０３７１】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０３７２】
例えば、上記実施形態では、２８Ｓｉの同位体組成比を高く設定したが、必ずしも２８Ｓｉの同位体組成比を高く設定しなくてもよく、２９Ｓｉ又は３０Ｓｉの同位体組成比を高く設定してもよい。即ち、２８Ｓｉ、２９Ｓｉ及び３０Ｓｉのうちいずれか一つの同位体組成比を高く設定すれば、熱伝導率を向上することが可能である。
【０３７３】
また、上記実施形態では、７０Ｇｅの同位体組成比を高く設定したが、必ずしも７０Ｇｅの同位体組成比を高く設定しなくてもよく、７２Ｇｅ、７３Ｇｅ、７４Ｇｅ又は７６Ｇｅの同位体組成比を高く設定してもよい。７０Ｇｅ、７２Ｇｅ、７３Ｇｅ、７４Ｇｅ又は７６Ｇｅのうちいずれか一つの同位体組成比を高く設定すれば、熱伝導率を向上することが可能である。
【０３７４】
また、上記実施形態では、いずれかのＳｉ同位体の同位体組成比やいずれかのＧｅ同位体の同位体組成比を９９．９％に設定したが、同位体組成比は必ずしも９９．９％に限定されるものではなく、所望の熱伝導率が得られるよう適宜設定すればよい。但し、同位体組成比を９５％以上とすると熱伝導率が大きく向上するため、同位体組成比を９５％以上に設定することが望ましい。また、同位体組成比を９８％以上とすると熱伝導率が更に大きく向上するため、同位体組成比を９８％以上に設定することが更に望ましい。
【０３７５】
また、上記実施形態では、シリコンゲルマニウム結晶層１２、１２ａの組成をＳｉ０．７Ｇｅ０．３としたが、シリコンゲルマニウム結晶層１２、１２ａの組成はＳｉ０．７Ｇｅ０．３に限定されるものではない。シリコンゲルマニウム結晶層１２、１１２ａ上に形成されるシリコン結晶層１４、１４ａに所望のひずみを導入し得るよう、シリコンゲルマニウム結晶層１２、１２ａの組成を適宜設定すればよい。
【０３７６】
また、上記実施形態では、シリコン結晶層の表面の面方位を、｛１００｝、｛１１３｝又は｛０１１｝とする場合を例に説明したが、シリコン結晶層の面方位は｛１００｝、｛１１３｝又は｛０１１｝に限定されるものではなく、適宜設定してもよい。
【０３７７】
また、上記実施形態では、シリコン結晶層やシリコンゲルマニウム結晶層において、いずれかのＳｉ同位体の同位体組成比や、いずれかのＧｅ同位体の同位体組成比を高く設定する場合を例に説明したが、シリコン結晶基板やシリコンゲルマニウム結晶基板において、いずれかのＳｉ同位体の同位体組成比や、いずれかのＧｅ同位体の同位体組成比を高く設定してもよい。即ち、シリコン結晶層、シリコンゲルマニウム結晶層、シリコン結晶基板及びシリコンゲルマニウム結晶基板の少なくともいずれかにおいて、いずれかのＳｉ同位体の同位体組成比や、いずれかのＧｅ同位体の同位体組成比を高く設定すれば、効果的に放熱しうる半導体基板を提供することが可能である。また、シリコン結晶層、シリコンゲルマニウム結晶層及びシリコン結晶基板等のすべてにおいて、いずれかのＳｉ同位体の同位体組成比や、いずれかのＧｅ同位体の同位体組成比を高く設定してもよい。これにより、更に効果的に放熱しうる半導体基板を提供することができる。
【０３７８】
また、第７乃至第１１実施形態では、絶縁膜がシリコンゲルマニウム結晶層の下方に形成されている場合を例に説明したが、絶縁膜は必ずしもシリコンゲルマニウム結晶層の下方に形成されていなくてもよい。例えば、シリコンゲルマニウム結晶層中に絶縁膜が埋め込まれていてもよい。
【０３７９】
（付記１）　シリコン基板と、前記シリコン基板上に形成されたシリコンゲルマニウム層と、前記シリコンゲルマニウム層上に形成されたシリコン層とを有する半導体基板であって、
前記シリコン基板、前記シリコンゲルマニウム層及び前記シリコン層の少なくともいずれかにおける、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が、９５％以上である
ことを特徴とする半導体基板。
【０３８０】
（付記２）　シリコンゲルマニウム基板と、前記シリコンゲルマニウム基板上に形成されたシリコン層とを有する半導体基板であって、
前記シリコンゲルマニウム基板及び前記シリコン層の少なくともいずれかにおける、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が、９５％以上である
ことを特徴とする半導体基板。
【０３８１】
（付記３）　支持基板とシリコン層とが絶縁膜を介して貼り合わせられた半導体基板であって、
前記支持基板又は前記シリコン層の少なくともいずれかにおける一のＳｉ同位体の同位体組成比が、９５％以上である
ことを特徴とする半導体基板。
【０３８２】
（付記４）　付記３記載の半導体基板において、
前記シリコン層と前記絶縁膜との界面近傍領域における前記シリコン層側にＣが導入されている
ことを特徴とする半導体基板。
【０３８３】
（付記５）　付記４記載の半導体基板において、
１×１０２０ｃｍ−３以上、１×１０２１ｃｍ−３以下の濃度となるようにＣが導入されている
ことを特徴とする半導体基板。
【０３８４】
（付記６）　支持基板と、前記支持基板の上方に絶縁膜を介して形成されたシリコンゲルマニウム層と、前記シリコンゲルマニウム層上に形成されたシリコン層とを有する半導体基板であって、
前記シリコンゲルマニウム層及び前記シリコン層の少なくともいずれかにおける、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が、９５％以上である
ことを特徴とする半導体基板。
【０３８５】
（付記７）　付記１乃至６のいずれかに記載の半導体基板において、
前記シリコン層の表面の面方位が、｛１００｝、｛１１３｝又は｛０１１｝である
ことを特徴とする半導体基板。
【０３８６】
（付記８）　シリコン基板上にシリコンゲルマニウム層を形成する工程と、
前記シリコンゲルマニウム層上にシリコン層を形成する工程とを有し、
前記シリコンゲルマニウム層を形成する工程及び前記シリコン層を形成する工程の少なくともいずれかでは、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が９５％以上の原料ガスを用いて、前記シリコンゲルマニウム層又は前記シリコン層を形成する
ことを特徴とする半導体基板の製造方法。
【０３８７】
（付記９）　シリコンゲルマニウム基板上にシリコン層を形成する工程を有し、
前記シリコン層を形成する工程では、一のＳｉ同位体の同位体組成比が９５％以上の原料ガスを用いて、前記シリコン層を形成する
ことを特徴とする半導体基板の製造方法。
【０３８８】
（付記１０）　一のＳｉ同位体の同位体組成比が９５％以上であるシリコン基板の一側の面上に絶縁膜を形成する工程と、
前記絶縁膜を支持基板に貼り合わせる工程と、
前記シリコン基板の他側の面側から前記シリコン基板を薄膜化する工程と
を有することを特徴とする半導体基板の製造方法。
【０３８９】
（付記１１）　付記１０記載の半導体基板の製造方法において、
前記絶縁膜を形成する工程の前に、前記シリコン基板の前記一側の面の表面近傍領域に、Ｃを導入する工程を更に有する
ことを特徴とする半導体基板の製造方法。
【０３９０】
（付記１２）　付記１０記載の半導体基板の製造方法において、
前記絶縁膜を形成する工程の後、前記絶縁膜を前記支持基板を貼り合わせる工程の前に、前記シリコン基板と前記絶縁膜との界面近傍領域における前記シリコン基板側に、Ｃを導入する工程を更に有する
ことを特徴とする半導体基板の製造方法。
【０３９１】
（付記１３）　付記１０記載の半導体基板の製造方法において、
前記シリコン基板を薄膜化する工程の後に、薄膜化された前記シリコン基板より成るシリコン層と前記絶縁膜との界面近傍領域における前記シリコン層側に、Ｃを導入する工程を更に有する
ことを特徴とする半導体基板の製造方法。
【０３９２】
（付記１４）　シリコン基板の一側の面上に、一のＳｉ同位体の同位体組成比が９５％以上の原料ガスを用いて、シリコン層を形成する工程と、
前記シリコン層上に絶縁膜を形成する工程と、
前記絶縁膜上に支持基板を貼り合わせる工程と、
前記シリコン基板の他側の面側から前記シリコン基板を薄膜化する工程と
を有することを特徴とする半導体基板の製造方法。
【０３９３】
（付記１５）　付記１４記載の半導体基板の製造方法において、
前記シリコン層を形成する工程の後、前記絶縁膜を形成する工程の前に、前記シリコン層の表面近傍領域に、Ｃを導入する工程を更に有する
ことを特徴とする半導体基板の製造方法。
【０３９４】
（付記１６）　付記１４記載の半導体基板の製造方法において、
前記絶縁膜を形成する工程の後、前記支持基板を貼り合わせる工程の前に、前記シリコン層と前記絶縁膜との界面近傍領域における前記シリコン層側に、Ｃを導入する工程を更に有する
ことを特徴とする半導体基板の製造方法。
【０３９５】
（付記１７）　付記１４記載の半導体基板の製造方法において、
前記シリコン基板を薄膜化する工程の後に、前記シリコン層と前記絶縁膜との界面近傍領域における前記シリコン層側に、Ｃを導入する工程を更に有する
ことを特徴とする半導体基板の製造方法。
【０３９６】
（付記１８）　支持基板上に、絶縁膜を介して、シリコン基板を貼り合わせる工程と、
前記シリコン基板側から前記シリコン基板を薄膜化する工程と、
薄膜化された前記シリコン基板上に、シリコンゲルマニウム層を形成する工程と、
前記シリコンゲルマニウム層上にシリコン層を形成する工程とを有し、
前記シリコンゲルマニウム層を形成する工程及び前記シリコン層を形成する工程の少なくともいずれかでは、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が９５％以上の原料ガスを用いて、前記シリコンゲルマニウム層又は前記シリコン層を形成する
ことを特徴とする半導体基板の製造方法。
【０３９７】
（付記１９）　シリコン基板中に絶縁膜を埋め込む工程と、
前記絶縁膜が埋め込まれた前記シリコン基板上に、シリコンゲルマニウム層を形成する工程と、
前記シリコンゲルマニウム層上にシリコン層を形成する工程とを有し、
前記シリコンゲルマニウム層を形成する工程及び前記シリコン層を形成する工程の少なくともいずれかでは、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が９５％以上の原料ガスを用いて、前記シリコンゲルマニウム層又は前記シリコン層を形成する
ことを特徴とする半導体基板の製造方法。
【０３９８】
（付記２０）　シリコン基板上にシリコンゲルマニウム層を形成する工程と、
前記シリコンゲルマニウム層上にシリコン層を形成する工程と、
前記シリコン基板中に絶縁膜を埋め込む工程とを有し、
前記シリコンゲルマニウム層を形成する工程及び前記シリコン層を形成する工程の少なくともいずれかでは、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が９５％以上の原料ガスを用いて、前記シリコンゲルマニウム層又は前記シリコン層を形成する
ことを特徴とする半導体基板の製造方法。
【０３９９】
（付記２１）　シリコン基板上にシリコンゲルマニウム層を形成する工程と、
前記シリコン基板中に絶縁膜を埋め込む工程と、
前記シリコンゲルマニウム層上にシリコン層を形成する工程とを有し、
前記シリコンゲルマニウム層を形成する工程及び前記シリコン層を形成する工程の少なくともいずれかでは、一のＳｉ同位体の同位体組成比と一のＧｅ同位体の同位体組成比との少なくとも一方が９５％以上の原料ガスを用いて、前記シリコンゲルマニウム層又は前記シリコン層を形成する
ことを特徴とする半導体基板の製造方法。
【０４００】
【発明の効果】
以上の通り、本発明によれば、シリコン結晶層、シリコンゲルマニウム結晶層、シリコン結晶基板等において、いずれかのＳｉ同位体の同位体組成比や、いずれかのＧｅ同位体の同位体組成比を極めて高く設定しているため、シリコン結晶層、シリコンゲルマニウム結晶層、シリコン結晶基板等における熱伝導率を向上することができる。このため、本発明によれば、基板面に対して水平な方向における熱の散逸を促進することができる。従って、本発明によれば、マイクロプロセッサのコア部やホットスポット等から発生する熱を効果的に放熱することができる。本発明によれば、放熱性を向上し得る半導体基板を提供し得るため、ハイエンド超高速デバイス等における動作速度の向上や信頼性の向上に寄与することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体基板を示す断面図である。
【図２】本発明の第１実施形態による半導体基板の製造方法を示す工程断面図である。
【図３】本発明の第２実施形態による半導体基板を示す断面図である。
【図４】本発明の第２実施形態による半導体基板の製造方法を示す工程断面図である。
【図５】本発明の第３実施形態による半導体基板を示す断面図である。
【図６】本発明の第３実施形態による半導体基板の製造方法を示す工程断面図である。
【図７】本発明の第４実施形態による半導体基板を示す断面図である。
【図８】本発明の第４実施形態による半導体基板の製造方法を示す工程断面図である。
【図９】本発明の第５実施形態による半導体基板を示す断面図である。
【図１０】本発明の第５実施形態による半導体基板の製造方法を示す工程断面図（その１）である。
【図１１】本発明の第５実施形態による半導体基板の製造方法を示す工程断面図（その２）である。
【図１２】本発明の第５実施形態による半導体基板の製造方法の変形例を示す工程断面図（その１）である。
【図１３】本発明の第５実施形態による半導体基板の製造方法の変形例を示す工程断面図（その２）である。
【図１４】本発明の第６実施形態による半導体基板を示す断面図である。
【図１５】本発明の第６実施形態による半導体基板の製造方法を示す工程断面図（その１）である。
【図１６】本発明の第６実施形態による半導体基板の製造方法を示す工程断面図（その２）である。
【図１７】本発明の第６実施形態による半導体基板の製造方法の変形例（その１）を示す工程断面図（その１）である。
【図１８】本発明の第６実施形態による半導体基板の製造方法の変形例（その１）を示す工程断面図（その２）である。
【図１９】本発明の第６実施形態による半導体基板の製造方法の変形例（その２）を示す工程断面図である。
【図２０】本発明の第６実施形態による半導体基板の製造方法の変形例（その３）を示す工程断面図である。
【図２１】本発明の第６実施形態による半導体基板の製造方法の変形例（その４）を示す工程断面図（その１）である。
【図２２】本発明の第６実施形態による半導体基板の製造方法の変形例（その４）を示す工程断面図（その２）である。
【図２３】本発明の第６実施形態による半導体基板の製造方法の変形例（その５）を示す工程断面図である。
【図２４】本発明の第７実施形態による半導体基板を示す断面図である。
【図２５】本発明の第７実施形態による半導体基板の製造方法を示す工程断面図（その１）である。
【図２６】本発明の第７実施形態による半導体基板の製造方法を示す工程断面図（その２）である。
【図２７】本発明の第８実施形態による半導体基板を示す断面図である。
【図２８】本発明の第８実施形態による半導体基板の製造方法を示す工程断面図である。
【図２９】本発明の第９実施形態による半導体基板を示す断面図である。
【図３０】本発明の第９実施形態による半導体基板の製造方法を示す工程断面図である。
【図３１】本発明の第１０実施形態による半導体基板を示す断面図である。
【図３２】本発明の第１０実施形態による半導体基板の製造方法を示す工程断面図（その１）である。
【図３３】本発明の第１０実施形態による半導体基板の製造方法を示す工程断面図（その２）である。
【図３４】本発明の第１０実施形態による半導体基板の製造方法の変形例（その１）を示す工程断面図（その１）である。
【図３５】本発明の第１０実施形態による半導体基板の製造方法の変形例（その１）を示す工程断面図（その２）である。
【図３６】本発明の第１０実施形態による半導体基板の製造方法の変形例（その２）を示す工程断面図（その１）である。
【図３７】本発明の第１０実施形態による半導体基板の製造方法の変形例（その２）を示す工程断面図（その２）である。
【図３８】本発明の第１１実施形態による半導体基板を示す断面図である。
【図３９】本発明の第１１実施形態による半導体基板の製造方法を示す工程断面図である。
【図４０】本発明の第１１実施形態による半導体基板の製造方法の変形例（その１）を示す工程断面図（その１）である。
【図４１】本発明の第１１実施形態による半導体基板の製造方法の変形例（その１）を示す工程断面図（その２）である。
【図４２】本発明の第１１実施形態による半導体基板の製造方法の変形例（その２）を示す工程断面図（その１）である。
【図４３】本発明の第１１実施形態による半導体基板の製造方法の変形例（その２）を示す工程断面図（その２）である。
【図４４】本発明の第１２実施形態による半導体基板を示す断面図である。
【図４５】本発明の第１２実施形態による半導体基板の製造方法を示す工程断面図である。
【図４６】本発明の第１２実施形態による半導体基板の製造方法の変形例（その１）を示す工程断面図（その１）である。
【図４７】本発明の第１２実施形態による半導体基板の製造方法の変形例（その１）を示す工程断面図（その２）である。
【図４８】本発明の第１２実施形態による半導体基板の製造方法の変形例（その２）を示す工程断面図（その１）である。
【図４９】本発明の第１２実施形態による半導体基板の製造方法の変形例（その２）を示す工程断面図（その２）である。
【符号の説明】
１０…シリコン結晶基板
１０ａ…シリコンゲルマニウム結晶基板
１０ｂ…支持基板
１０ｃ…ＳＯＩ基板
１２、１２ａ〜１２ｅ…シリコンゲルマニウム結晶層
１４、１４ａ〜１４ｇ…シリコン結晶層
１６、１６ａ…絶縁膜
１８…シリコン結晶基板
２０…水素イオンが導入された領域
２２…シリコン結晶基板
２４…酸素イオンが導入された領域
２６…シリコン酸化膜
２８…シリコン酸化膜
３０…シリコン酸化膜
３２…シリコン酸化膜
【図１】
2004039735.tif 000003
【図２】
2004039735.tif 000004
【図３】
2004039735.tif 000005
【図４】
2004039735.tif 000006
【図５】
2004039735.tif 000007
【図６】
2004039735.tif 000008
【図７】
2004039735.tif 000009
【図８】
2004039735.tif 000010
【図９】
2004039735.tif 000011
【図１０】
2004039735.tif 000012
【図１１】
2004039735.tif 000013
【図１２】
2004039735.tif 000014
【図１３】
2004039735.tif 000015
【図１４】
2004039735.tif 000016
【図１５】
2004039735.tif 000017
【図１６】
2004039735.tif 000018
【図１７】
2004039735.tif 000019
【図１８】
2004039735.tif 000020
【図１９】
2004039735.tif 000021
【図２０】
2004039735.tif 000022
【図２１】
2004039735.tif 000023
【図２２】
2004039735.tif 000024
【図２３】
2004039735.tif 000025
【図２４】
2004039735.tif 000026
【図２５】
2004039735.tif 000027
【図２６】
2004039735.tif 000028
【図２７】
2004039735.tif 000029
【図２８】
2004039735.tif 000030
【図２９】
2004039735.tif 000031
【図３０】
2004039735.tif 000032
【図３１】
2004039735.tif 000033
【図３２】
2004039735.tif 000034
【図３３】
2004039735.tif 000035
【図３４】
2004039735.tif 000036
【図３５】
2004039735.tif 000037
【図３６】
2004039735.tif 000038
【図３７】
2004039735.tif 000039
【図３８】
2004039735.tif 000040
【図３９】
2004039735.tif 000041
【図４０】
2004039735.tif 000042
【図４１】
2004039735.tif 000043
【図４２】
2004039735.tif 000044
【図４３】
2004039735.tif 000045
【図４４】
2004039735.tif 000046
【図４５】
2004039735.tif 000047
【図４６】
2004039735.tif 000048
【図４７】
2004039735.tif 000049
【図４８】
2004039735.tif 000050
【図４９】
2004039735.tif 000051