(57)【要約】【課題】中央処理手段と情報記録手段の情報転送時において、情報記録手段からのウェイト信号に対応して情報転送する場合の遅れを削減して転送速度を向上する。【解決手段】ＣＰＵ１とメモリカード３に間に、リードライト信号１２が有効状態から無効状態に変化した時点でウェイト信号１５が有効状態にあるときだけウェイト信号が出力されたことを記録でき、ＣＰＵ１へのウェイト信号１５を選択的に接続、切断できるゲートアレー４を設け、まずＣＰＵ１へのウェイト信号１５を切断してデータの転送を行うことでウェイト信号に対応して情報転送する場合の遅れをなくして転送速度を向上する。転送後、転送中にゲートアレー４がウェイト信号を検出していた場合には転送条件を変更して再度転送を行う。【選択図】      図１
2004220381.tif 000002
【特許請求の範囲】
【請求項１】
情報を記録する情報記録手段と、中央処理手段と前記情報記録手段との間でリードもしくはライト信号が有効状態から無効状態に切り替わって以降の時点で前記情報記録手段からウェイト信号が出力されていたことを検出し記録するウェイト処理手段を有し、
前記中央処理手段を、前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、前記ウェイト信号の検出結果に応じて前記ウェイト処理手段に情報記録手段からのウェイト信号に対する処理を実行させるよう構成した
情報転送装置。
【請求項２】
情報を記録する情報記録手段と、中央処理手段と前記情報記録手段との間でリードもしくはライト信号が有効状態から無効状態に切り替わって以降の時点で前記情報記録手段からウェイト信号が出力されていたことを検出し中央処理手段に通知するウェイト処理手段を有し、
前記中央処理手段を、前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、ウェイト信号の検出結果に応じて前記ウェイト処理手段に情報記録手段からのウェイト信号に対する処理を実行させるよう構成した
情報転送装置。
【請求項３】
情報を記録する情報記録手段と、前記情報記録手段と中央処理手段との間でリードもしくはライト信号が有効状態から無効状態に切り替わって以降の時点で前記情報記録手段からウェイト信号がいつ出力されたかを記録するウェイト処理手段を有し、
前記中央処理手段を、前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、ウェイト信号の検出結果に応じて前記ウェイト処理手段に情報記録手段からのウェイト信号に対する処理を実行させるよう構成した
情報転送装置。
【請求項４】
前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、ウェイト信号が検出されていた場合には、前記情報記録手段と中央処理手段との間で行われた情報の転送を再度ウェイト信号に従って行うよう構成した
請求項１〜請求項３の何れかに記載の情報転送装置。
【請求項５】
前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、ウェイト信号が検出されていた場合には、前記情報記録手段と中央処理手段との間で行われた情報の転送を前回よりも長いサイクルで行うことを特徴とする
請求項１〜請求項３の何れかに記載の情報転送装置。
【請求項６】
中央処理手段と情報を記録する情報記録手段との間で情報の授受を実施するに際し、
前記情報記録手段との間でリードもしくはライト信号が有効状態から無効状態に切り替わって以降の時点で前記情報記録手段からウェイト信号が出力されていたことをウェイト処理手段が検出して記録し、
前記中央処理手段が、前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、前記ウェイト信号の検出結果に応じて前記ウェイト処理手段に情報記録手段からのウェイト信号に対する処理を実行させる
情報転送方法。
【請求項７】
中央処理手段と情報を記録する情報記録手段との間で情報の授受を実施するに際し、
中央処理手段と前記情報記録手段との間でリードもしくはライト信号が有効状態から無効状態に切り替わって以降の時点で前記情報記録手段からウェイト信号が出力されていたことをウェイト処理手段が検出し前記中央処理手段に通知し、前記中央処理手段が、前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、ウェイト信号の検出結果に応じて前記ウェイト処理手段に情報記録手段からのウェイト信号に対する処理を実行させる
情報転送方法。
【請求項８】
中央処理手段と情報を記録する情報記録手段との間で情報の授受を実施するに際し、
前記情報記録手段と中央処理手段との間でリードもしくはライト信号が有効状態から無効状態に切り替わって以降の時点で前記情報記録手段からウェイト信号がいつ出力されたかをウェイト処理手段が記録し、
前記中央処理手段が、前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、ウェイト信号の検出結果に応じて前記ウェイト処理手段に情報記録手段からのウェイト信号に対する処理を実行させる
情報転送方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パーソナルコンピュータ、デジタルスチルカメラ、携帯型情報端末機器等のＣＰＵとハードディスク、メモリカード等の外部記録装置との間で情報を転送する情報転送装置に関する。
【０００２】
【従来の技術】
従来この種の装置においてＣＰＵとハードディスク、メモリカード等の外部記録装置との間での情報転送は、図８に示すように実行されている。
【０００３】
図８は報転送時の信号波形図を示し、１０はＣＰＵクロック信号を示しすべての信号の基準クロックとなっている。１１はアドレス信号を示す。１２はリード信号もしくはライト信号を示すリードライト信号。１３は外部記録装置からのウェイト信号を示す。２０はウェイト信号が無効になったことを検出したＣＰＵサイクルを示す。２１はＣＰＵサイクル２０を検出した後でリードライト信号１２を無効にしたＣＰＵサイクルを示し、従来の情報転送方法ではウェイト信号１３の検出後ウェイト信号が無効になったことをＣＰＵサイクル２０の時点で検出した後、リードライト信号１２をＣＰＵサイクル２１の時点で無効にしている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平８−３２０８２３号公報（第１１頁〜第１２頁、図１７）
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の情報転送方法ではウェイト信号１３の検出後ウェイト信号が無効になったことをＣＰＵサイクル２０の時点で検出した後、リードライト信号１２をＣＰＵサイクル２１の時点で無効にするため、少なくともＣＰＵサイクル程の遅れが生じる。特にＣＰＵサイクルが遅いＣＰＵを搭載したデジタルスチルカメラや携帯型情報端末機器ではデータの転送速度が遅くなるという課題を有している。
【０００６】
本発明は、前記従来の課題を解決するもので、ＣＰＵと外部記録装置の情報転送時における外部記録装置からのウェイト信号に対応するための遅れを削減することで情報の転送速度を向上させる情報転送装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記課題を解決するために、本発明の情報転送装置は、情報を記録する情報記録手段と、前記情報記録手段と中央処理手段との間でリードもしくはライト信号が有効状態から無効状態に切り替わって以降の時点で前記情報記録手段からウェイト信号が出力されていたことを検出し記録するウェイト処理手段を有し、前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、ウェイト信号の検出結果に応じて情報記録手段からのウェイト信号に対する処理を行うことを特徴としたものである。
【０００８】
これによって転送を行った結果として転送中に情報記録手段からウェイト信号が出力されていても、リードもしくはライト信号が有効状態から無効状態に切り替わって以降にウェイト信号が無効であった場合には、ウェイト信号が無効になった状態の検出やその後のリード信号もしくはライト信号を無効にするまでの遅れが生じることがなく転送速度を向上させる情報転送装置を提供することができる。
【０００９】
【発明の実施の形態】
本発明の請求項１に記載の情報転送装置は、情報を記録する情報記録手段と、中央処理手段と前記情報記録手段との間でリードもしくはライト信号が有効状態から無効状態に切り替わって以降の時点で前記情報記録手段からウェイト信号が出力されていたことを検出し記録するウェイト処理手段を有し、前記中央処理手段を、前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、前記ウェイト信号の検出結果に応じて前記ウェイト処理手段に情報記録手段からのウェイト信号に対する処理を実行させるよう構成したことを特徴とする。この構成によると、転送中に情報記録手段からウェイト信号が出力されていても、転送前に設定された所定の転送サイクル内でウェイト信号が無効となった場合にはウェイト信号が無効になった状態の検出やその後のリード信号もしくはライト信号を無効にするまでの遅れが生じることがなく、転送速度を向上させることができる。
【００１０】
本発明の請求項２に記載の情報転送装置は、情報を記録する情報記録手段と、中央処理手段と前記情報記録手段との間でリードもしくはライト信号が有効状態から無効状態に切り替わって以降の時点で前記情報記録手段からウェイト信号が出力されていたことを検出し中央処理手段に通知するウェイト処理手段を有し、前記中央処理手段を、前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、ウェイト信号の検出結果に応じて前記ウェイト処理手段に情報記録手段からのウェイト信号に対する処理を実行させるよう構成したことを特徴とする。この構成によると、転送中に情報記録手段からウェイト信号が出力されていても、転送前に設定された所定の転送サイクル内でウェイト信号が無効となった場合にはウェイト信号が無効になった状態の検出やその後のリード信号もしくはライト信号を無効にするまでの遅れが生じることがなく転送速度を向上させることができる。
【００１１】
本発明の請求項３に記載の情報転送装置は、情報を記録する情報記録手段と、前記情報記録手段と中央処理手段との間でリードもしくはライト信号が有効状態から無効状態に切り替わって以降の時点で前記情報記録手段からウェイト信号がいつ出力されたかを記録するウェイト処理手段を有し、前記中央処理手段を、前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、ウェイト信号の検出結果に応じて前記ウェイト処理手段に情報記録手段からのウェイト信号に対する処理を実行させるよう構成したことを特徴とする。この構成によると、転送前に設定された所定の転送サイクル以後でウェイト信号が有効であった場合に再転送するべき情報を減らすことができる。
【００１２】
本発明の請求項４に記載の情報転送装置は、請求項１〜請求項３の何れかに記載の情報転送装置において、前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、ウェイト信号が検出されていた場合には、前記情報記録手段と中央処理手段との間で行われた情報の転送を再度ウェイト信号に従って行うよう構成したことを特徴とする。この構成によると、正しい情報の転送を行うことができる。
【００１３】
本発明の請求項５に記載の情報転送装置は、請求項１〜請求項３の何れかに記載の情報転送装置において、前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、ウェイト信号が検出されていた場合には、前記情報記録手段と中央処理手段との間で行われた情報の転送を前回よりも長いサイクルで行うことを特徴とする。この構成によると、転送前に設定された所定の転送サイクル以後でウェイト信号が有効であった場合に前回の設定したサイクルより長いサイクルで情報転送を行うことで情報記録手段への転送サイクルをより適した設定とすることができる。
【００１４】
本発明の請求項６記載の情報転送方法は、中央処理手段と情報を記録する情報記録手段との間で情報の授受を実施するに際し、前記情報記録手段との間でリードもしくはライト信号が有効状態から無効状態に切り替わって以降の時点で前記情報記録手段からウェイト信号が出力されていたことをウェイト処理手段が検出して記録し、前記中央処理手段が、前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、前記ウェイト信号の検出結果に応じて前記ウェイト処理手段に情報記録手段からのウェイト信号に対する処理を実行させることを特徴とする。この方法によると、転送中に情報記録手段からウェイト信号が出力されていても、転送前に設定された所定の転送サイクル内でウェイト信号が無効となった場合にはウェイト信号が無効になった状態の検出やその後のリード信号もしくはライト信号を無効にするまでの遅れが生じることがなく、転送速度が向上する。
【００１５】
本発明の請求項７記載の情報転送方法は、中央処理手段と情報を記録する情報記録手段との間で情報の授受を実施するに際し、中央処理手段と前記情報記録手段との間でリードもしくはライト信号が有効状態から無効状態に切り替わって以降の時点で前記情報記録手段からウェイト信号が出力されていたことをウェイト処理手段が検出し前記中央処理手段に通知し、前記中央処理手段が、前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、ウェイト信号の検出結果に応じて前記ウェイト処理手段に情報記録手段からのウェイト信号に対する処理を実行させることを特徴とする。この方法によると、転送中に情報記録手段からウェイト信号が出力されていても、転送前に設定された所定の転送サイクル内でウェイト信号が無効となった場合にはウェイト信号が無効になった状態の検出やその後のリード信号もしくはライト信号を無効にするまでの遅れが生じることがなく転送速度が向上する。
【００１６】
本発明の請求項８記載の情報転送方法は、中央処理手段と情報を記録する情報記録手段との間で情報の授受を実施するに際し、前記情報記録手段と中央処理手段との間でリードもしくはライト信号が有効状態から無効状態に切り替わって以降の時点で前記情報記録手段からウェイト信号がいつ出力されたかをウェイト処理手段が記録し、前記中央処理手段が、前記情報記録手段からのウェイト信号によらず情報記録手段と中央処理手段との間で情報を転送した後、ウェイト信号の検出結果に応じて前記ウェイト処理手段に情報記録手段からのウェイト信号に対する処理を実行させることを特徴とする。この方法によると、転送前に設定された所定の転送サイクル以後でウェイト信号が有効であった場合に再転送するべき情報を減らせる。
【００１７】
以下、本発明を各実施の形態に基づいて説明する。
（実施の形態１）
図１〜図５は（実施の形態１）を示す。
【００１８】
図１は本発明の情報転送装置の構成を示す。
１は中央処理手段としてのＣＰＵを示す。２はバスを制御しているバスコントローラでアドレス制御部、メモリタイミング制御部、マルチプレクサ、ウェイト制御部、エリア制御部等からなる。３は情報記録手段としてのメモリカードである。４はウェイト処理手段としてのゲートアレーで、メモリカードからのウェイト信号を検出し内部のレジスタに記憶するとともに、バスコントローラ２に対する前記ウェイト信号を選択的接続、切断することができる。５はメモリカード３からの読出したデータを格納したり、メモリカード３へ書出すためのデータを格納しておくワークメモリーとしてのＳＤＲＡＭである。
【００１９】
図２は情報転送時の第１の信号波形図である。
１４はゲートアレー４からバスコントローラ２に出力されるウェイト信号で、ゲートアレー４によってメモリカード３からのウェイト信号接続、切断することで生成される。１５はメモリカード３からゲートアレー４に出力されるウェイト信号を示す。２２はリードライト信号１２が有効状態から無効状態に切り替わるＣＰＵサイクルを示す。１０，１１，１２は図８と同じであり、基準クロック１０，アドレス信号１１，リードライト信号１２を示す。
【００２０】
図３は情報転送時の第２の信号波形図で、図２との相違点はリードライト信号１２が有効状態から無効状態に切り替わるＣＰＵサイクル２２においてウェイト信号１５が有効状態にあることで、ゲートアレー４からバスコントローラ２に出力されるウェイト信号１４は常に無効状態にあるためバスコントローラ２はウェイト信号を検出しないため、リードライト信号１２はウェイト信号を無視した動作をするため、このときのリードもしくはライトしたデータは信頼性に欠ける。
【００２１】
図４は情報転送時の第３の信号波形図で、図３との相違点はメモリカード３からのウェイト信号１５そのものがゲートアレー４からのウェイト信号１４としてバスコントローラ２に出力されるため、図８に示した従来例と同様にウェイト信号１３の検出後ウェイト信号が無効になったことをＣＰＵサイクル２３で検出した後、リードライト信号１２をＣＰＵサイクル２４で無効にするため、このときのリードもしくはライトしたデータは充分に信頼できる。
【００２２】
図５はＣＰＵ１の情報転送方法の手順を示す。
手順１００では、ゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を切断するように設定する。
【００２３】
手順１０１では、ＣＰＵ１によりメモリカード３のデータをＳＤＲＡＭ５に転送する。
手順１０２では、手順１０１の間にゲートアレー４がメモリカード３からのウェイト信号１５を検出したか否かを判別する。
【００２４】
手順１０３では、ゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を接続するように設定する。
手順１０４では、ＣＰＵ１によりメモリカード３のデータをＳＤＲＡＭ５に転送する。
【００２５】
このように構成された情報転送装置について、以下にメモリカード３のデータをＣＰＵ１によりＳＤＲＡＭ５に転送する場合の構成を動作に基づいて説明する。
【００２６】
まず、手順１００でゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を切断するように設定する。つぎに手順１０１でＣＰＵ１はメモリカード３のデータをＳＤＲＡＭ５に転送する。このとき図２に示す第１の信号波形状態であると、メモリカード３からのウェイト信号１５はゲートアレー４により切断されているのでバスコントローラ２に出力されるウェイト信号１４にはウェイト信号が無効状態のままである。そのときＣＰＵ１は所定のサイクルでデータ転送を行うため図８に示した従来の情報転送方法に見られたようなリードライト信号１２の有効状態から無効状態への切り替えによる遅れが発生せず、転送速度が低下することはない。また、メモリカード３からはウェイト信号１５が出力されているもののリードライト信号１２が有効状態から無効状態に変化したＣＰＵサイクル２２ではウェイト信号１５は無効状態にあることから転送されたデータは充分に信頼できる。またこのときゲートアレー４はウェイト信号を検出しない。
【００２７】
つぎに手順１０２では、手順１０１の間にゲートアレー４がメモリカード３からのウェイト信号１５を検出したか否かを、ゲートアレー４が検出したウェイト信号の有無を記録したゲートアレー４の内部レジスタからＣＰＵ１がバスコントローラ２を介して確認する。このときウェイト信号は検出されてないので、手順１０３と手順１０４を飛び越してデータ転送は終了する。
【００２８】
他の場合として、まず手順１００でゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を切断するように設定する。つぎに手順１０１でＣＰＵ１はメモリカード３のデータをＳＤＲＡＭ５に転送したとき図３に示す第２の信号波形状態であるときメモリカード３からのウェイト信号１５はゲートアレー４により切断されているので、バスコントローラ２に出力されるウェイト信号１４にはウェイト信号が無効状態のままである。そのときＣＰＵ１は所定のサイクルでデータ転送を行うためリードライト信号１２が有効状態から無効状態に変化したＣＰＵサイクル２２の時点では、ウェイト信号１５が有効状態にあることから転送されたデータは信頼できない。またこのときゲートアレー４はウェイト信号を検出する。
【００２９】
つぎに手順１０２でゲートアレー４が検出したウェイト信号の有無を記録したゲートアレー４の内部レジスタからＣＰＵ１がバスコントローラ２を介して確認する。このときウェイト信号は検出されているので、手順１０３によりゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を接続するように設定する。
【００３０】
つぎに手順１０４でＣＰＵ１は手順１０１の転送を再度行いメモリカード３のデータをＳＤＲＡＭ５に転送する。このときは図４に示す第３の信号波形状態であり、ゲートアレー４からバスコントローラ２に出力されるウェイト信号１４はメモリカード３からのウェイト信号１５であるため従来の情報転送装置と同様のデータ転送を行い終了する。
（実施の形態２）
図６と図７は本発明の（実施の形態２）を示す。
【００３１】
この（実施の形態２）の情報転送装置の構成図は図１と同じで、ウェイト信号１５の有効期間とリードライト信号１２の有効期間との時間長さの関係だけが異なっている。
【００３２】
図６は情報転送時の第４の信号波形図で、２５はリードライト信号１２が有効状態から無効状態に切り替わるＣＰＵサイクルを示す。メモリカード３からのウェイト信号１５の有効期間Ｗ１は図４の場合と同一で、リードライト信号１２の有効期間Ｗ２を図２、図３でのリードライト信号１２の有効期間Ｗ３，Ｗ４よりも長く設定してある。
【００３３】
図７はＣＰＵ１の情報転送方法の手順を示す。
手順１０５では、以後の手順が所定回数だけ繰り返されたか否かを判別する。手順１０６では前回の転送でゲートアレー４がメモリカード３からのウェイト信号１５を検出したか否かを判別する。
【００３４】
手順１０７では、メモリカード３へのアクセスサイクルを長く設定する。
手順１０８では、ＣＰＵ１によりメモリカード３のデータをＳＤＲＡＭ５に転送する。
【００３５】
手順１０９では、ゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を接続するように設定する。
手順１１０では、ＣＰＵ１によりメモリカード３のデータをＳＤＲＡＭ５に転送する。
【００３６】
このように構成された情報転送装置について、以下にメモリカード３のデータをＣＰＵ１によりＳＤＲＡＭ５に転送する場合の構成を動作に基づいて説明する。
【００３７】
まず手順１００でゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を切断するように設定する。つぎに手順１０１でＣＰＵ１はメモリカード３のデータをＳＤＲＡＭ５に転送する。
【００３８】
このとき図２に示す第１の信号波形状態であるときメモリカード３からのウェイト信号１５はゲートアレー４により切断されているのでバスコントローラ２に出力されるウェイト信号１４にはウェイト信号が無効状態のままである。そのときＣＰＵ１は所定のサイクルでデータ転送を行うため図８に示した従来の情報転送方法に見られたようなリードライト信号１２の有効状態から無効状態への切り替えによる遅れが発生せず、転送速度が低下することはない。また、メモリカード３からはウェイト信号１５が出力されているもののリードライト信号１２が有効状態から無効状態に変化したＣＰＵサイクル２２ではウェイト信号１５は無効状態にあることから転送されたデータは充分に信頼できる。またこのときゲートアレー４はウェイト信号を検出しない。
【００３９】
つぎに手順１０５で以降の処理の回数を確認する。手順１０６でゲートアレー４が検出したウェイト信号の有無を記録したゲートアレー４の内部レジスタからＣＰＵ１がバスコントローラ２を介して確認する。このときウェイト信号は検出されてないのでデータ転送は終了する。
【００４０】
他の場合として、まず手順１００でゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を切断するように設定する。つぎに手順１０１でＣＰＵ１はメモリカード３のデータをＳＤＲＡＭ５に転送したとき図３に示す第２の信号波形状態であるときメモリカード３からのウェイト信号１５はゲートアレー４により切断されているのでバスコントローラ２に出力されるウェイト信号１４にはウェイト信号が無効状態のままである。そのときＣＰＵ１は所定のサイクルでデータ転送を行うためリードライト信号１２が有効状態から無効状態に変化したＣＰＵサイクル２２の時点では、ウェイト信号１５が有効状態にあることから転送されたデータは信頼できない。またこのときゲートアレー４はウェイト信号を検出する。
【００４１】
つぎに手順１０５で以降の処理の回数を確認する。手順１０６でゲートアレー４が検出したウェイト信号の有無を記録したゲートアレー４の内部レジスタからＣＰＵ１がバスコントローラ２を介して確認する。このときウェイト信号は検出されているので、手順１０７によりメモリカード３へのアクセスサイクルを長く設定する。つぎに手順１０８でＣＰＵ１は手順１０１の転送を再度行いメモリカード３のデータをＳＤＲＡＭ５に転送する。
【００４２】
このときは図６に示す第４の信号波形状態であり、メモリカード３へのアクセスサイクルを長く設定されておりリードライト信号１２が有効状態から無効状態に切り替わるＣＰＵサイクル２５でウェイト信号１５は無効状態にあることから転送されたデータは充分に信頼できる。またこのときゲートアレー４はウェイト信号を検出しない。
【００４３】
つぎに手順１０５で以降の処理の回数を確認する。つぎに手順１０６でゲートアレー４が検出したウェイト信号の有無を記録したゲートアレー４の内部レジスタからＣＰＵ１がバスコントローラ２を介して確認する。このときウェイト信号は検出されてないのでデータ転送は終了する。（実施の形態１）では、当初のアクセスサイクル設定でリードライト信号１２が有効状態から無効状態に変化したＣＰＵサイクル２２でウェイト信号１５が有効状態の場合には、従来の情報転送方法となるためリードライト信号１２の有効状態から無効状態への切り替えによる遅れが発生したが、この（実施の形態２）では、当初のアクセスサイクル設定でリードライト信号１２が有効状態から無効状態に変化したＣＰＵサイクル２２でウェイト信号１５が有効状態の場合でもアクセスサイクル設定を長くすることで、従来の情報転送方法のようなリードライト信号１２の有効状態から無効状態への切り替えによる遅れが発生せず転送速度が低下することがない。
【００４４】
また、順次にアクセスサイクル設定を長くして転送を試みることでメモリカード３の最適なアクセスサイクルを設定することができる。さらに所定回数だけ転送を試みてもウェイト信号１５が検出される場合は手順１０９と手順１１０により従来の情報転送方法で転送する。
【００４５】
（実施の形態３）
（実施の形態１）と異なるところは、ウェイト処理手段としてのゲートアレー４がメモリカード３からのウェイト信号を検出しバスコントローラ２の割込みポートを通じてＣＰＵ１に通知する点で、それ以外は同じである。
【００４６】
このように構成された情報転送装置について、以下にメモリカード３のデータをＣＰＵ１によりＳＤＲＡＭ５に転送する場合の構成を動作に基づいて説明する。
【００４７】
まず、手順１００でゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を切断するように設定する。つぎに手順１０１でＣＰＵ１はメモリカード３のデータをＳＤＲＡＭ５に転送する。このとき図２に示す第１の信号波形状態であるときメモリカード３からのウェイト信号１５はゲートアレー４により切断されているのでバスコントローラ２に出力されるウェイト信号１４にはウェイト信号が無効状態のままである。そのときＣＰＵ１は所定のサイクルでデータ転送を行うため図８の従来の情報転送装置に示したリードライト信号１２の有効状態から無効状態への切り替えによる遅れが発生せず転送速度が低下することはない。また、メモリカード３からはウェイト信号１５が出力されているもののリードライト信号１２が有効状態から無効状態に変化したＣＰＵサイクル２２ではウェイト信号１５は無効状態にあることから転送されたデータは充分に信頼できる。またこのときゲートアレー４はウェイト信号を検出しない。つぎに手順１０２でゲートアレー４からのウェイト信号検出によるＣＰＵ１への割込みがなかったことを確認する。このときウェイト信号は検出されてないのでデータ転送は終了する。
【００４８】
他の場合として、まず手順１００でゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を切断するように設定する。つぎに手順１０１でＣＰＵ１はメモリカード３のデータをＳＤＲＡＭ５に転送したとき図３に示す第２の信号波形状態であるときメモリカード３からのウェイト信号１５はゲートアレー４により切断されているのでバスコントローラ２に出力されるウェイト信号１４にはウェイト信号が無効状態のままである。そのときＣＰＵ１は所定のサイクルでデータ転送を行うためリードライト信号１２が有効状態から無効状態に変化した２２の時点ではウェイト信号１５が有効状態にあることから転送されたデータは信頼できない。またこのときゲートアレー４はウェイト信号を検出する。つぎに手順１０２でゲートアレー４からのウェイト信号検出によるＣＰＵ１への割込みがなかったことを確認する。このときウェイト信号は検出されているので、手順１０３によりゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を接続するように設定する。つぎに手順１０４でＣＰＵ１は手順１０１の転送を再度行いメモリカード３のデータをＳＤＲＡＭ５に転送する。このときは図４に示す第３の信号波形状態であり、ゲートアレー４からバスコントローラ２に出力されるウェイト信号１４はメモリカード３からのウェイト信号１５であるため、従来の情報転送装置と同様のデータ転送を行い終了する。
【００４９】
（実施の形態４）
（実施の形態２）と異なるところは、ウェイト処理手段としてのゲートアレー４がメモリカード３からのウェイト信号を検出しバスコントローラ２の割込みポートを通じてＣＰＵ１に通知する点で、それ以外は同じである。
【００５０】
このように構成された情報転送装置について、以下にメモリカード３のデータをＣＰＵ１によりＳＤＲＡＭ５に転送する場合の構成を動作に基づいて説明する。
【００５１】
まず、手順１００でゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を切断するように設定する。つぎに手順１０１でＣＰＵ１はメモリカード３のデータをＳＤＲＡＭ５に転送する。このとき図２に示す第１の信号波形状態であるときメモリカード３からのウェイト信号１５はゲートアレー４により切断されているのでバスコントローラ２に出力されるウェイト信号１４にはウェイト信号が無効状態のままである。そのときＣＰＵ１は所定のサイクルでデータ転送を行うため図８に示した従来の情報転送装置に示したリードライト信号１２の有効状態から無効状態への切り替えによる遅れが発生せず転送速度が低下することはない。
【００５２】
また、メモリカード３からはウェイト信号１５が出力されているもののリードライト信号１２が有効状態から無効状態に変化したＣＰＵサイクル２２ではウェイト信号１５は無効状態にあることから転送されたデータは充分に信頼できる。またこのときゲートアレー４はウェイト信号を検出しない。
【００５３】
つぎに手順１０５で以降の処理の回数を確認する。
つぎに手順１０６でゲートアレー４からのウェイト信号検出によるＣＰＵ１への割込みがなかったことを確認する。このときウェイト信号は検出されてないのでデータ転送は終了する。
【００５４】
他の場合として、まず手順１００でゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を切断するように設定する。つぎに手順１０１でＣＰＵ１はメモリカード３のデータをＳＤＲＡＭ５に転送したとき図３に示す第２の信号波形状態であるときメモリカード３からのウェイト信号１５はゲートアレー４により切断されているのでバスコントローラ２に出力されるウェイト信号１４にはウェイト信号が無効状態のままである。そのときＣＰＵ１は所定のサイクルでデータ転送を行うためリードライト信号１２が有効状態から無効状態に変化した２２の時点ではウェイト信号１５が有効状態にあることから転送されたデータは信頼できない。またこのときゲートアレー４はウェイト信号を検出する。
【００５５】
つぎに手順１０５で以降の処理の回数を確認する。
つぎに手順１０６でゲートアレー４からのが検出したウェイト信号の有無を記録したゲートアレー４の内部レジスタからＣＰＵ１がバスコントローラ２を介して確認する。このときウェイト信号は検出されているので、手順１０７によりメモリカード３へのアクセスサイクルを長く設定する。つぎに手順１０８でＣＰＵ１は手順１０１の転送を再度行いメモリカード３のデータをＳＤＲＡＭ５に転送する。
【００５６】
このときは図６に示す第４の信号波形状態であり、メモリカード３へのアクセスサイクルを長く設定されておりリードライト信号１２が有効状態から無効状態に切り替わるＣＰＵサイクル２５でウェイト信号１５は無効状態にあることから転送されたデータは充分に信頼できる。またこのときゲートアレー４はウェイト信号を検出しない。つぎに手順１０５で以降の処理の回数を確認する。
【００５７】
つぎに手順１０６でゲートアレー４からのウェイト信号検出によるＣＰＵ１への割込みなかったことを確認する。このときウェイト信号は検出されてないのでデータ転送は終了する。（実施の形態３）では、当初のアクセスサイクル設定でリードライト信号１２が有効状態から無効状態に変化したＣＰＵサイクル２２でウェイト信号１５が有効状態の場合には、従来の情報転送方法となるためリードライト信号１２の有効状態から無効状態への切り替えによる遅れが発生するが、本発明によれば当初のアクセスサイクル設定でリードライト信号１２が有効状態から無効状態に変化したＣＰＵサイクル２２でウェイト信号１５が有効状態の場合でもアクセスサイクル設定を長くすることで、従来の情報転送方法のようなリードライト信号１２の有効状態から無効状態への切り替えによる遅れが発生せず転送速度が低下することがない。
【００５８】
また、順次アクセスサイクル設定を長くして転送を試みることでメモリカード３の最適なアクセスサイクルを設定することができる。さらに所定回数だけ転送を試みてもウェイト信号１５が検出される場合は手順１０９により従来の情報転送方法で転送することができる。
【００５９】
（実施の形態５）
（実施の形態１）と異なるところは、ウェイト処理手段としてのゲートアレー４がメモリカード３からのウェイト信号を何バイト目で検出したかをゲートアレー４の内部のレジスタに記憶することである。
【００６０】
このように構成された情報転送装置について、以下にメモリカード３のデータをＣＰＵ１によりＳＤＲＡＭ５に転送する場合の構成を動作に基づいて説明する。
【００６１】
まず手順１００でゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を切断するように設定する。
つぎに手順１０１でＣＰＵ１はメモリカード３のデータをＳＤＲＡＭ５に転送する。このとき図２に示す第１の信号波形状態であるときメモリカード３からのウェイト信号１５はゲートアレー４により切断されているのでバスコントローラ２に出力されるウェイト信号１４にはウェイト信号が無効状態のままである。そのときＣＰＵ１は所定のサイクルでデータ転送を行うため図８に示した従来の情報転送装置に示したリードライト信号１２の有効状態から無効状態への切り替えによる遅れが発生せず転送速度が低下することはない。また、メモリカード３からはウェイト信号１５が出力されているもののリードライト信号１２が有効状態から無効状態に変化したＣＰＵサイクル２２ではウェイト信号１５は無効状態にあることから転送されたデータは充分に信頼できる。またこのときゲートアレー４はウェイト信号を検出しない。つぎに手順１０２で何バイト目にゲートアレー４がウェイト信号を検出したかを記録したゲートアレー４の内部レジスタからＣＰＵ１は再度転送開始するデータの位置を確認する。このときウェイト信号は検出されてないのでデータ転送は終了する。
【００６２】
他の場合として、まず手順１００でゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を切断するように設定する。つぎに手順１０１でＣＰＵ１はメモリカード３のデータをＳＤＲＡＭ５に転送したとき図３に示す第２の信号波形状態であるときメモリカード３からのウェイト信号１５はゲートアレー４により切断されているのでバスコントローラ２に出力されるウェイト信号１４にはウェイト信号が無効状態のままである。そのときＣＰＵ１は所定のサイクルでデータ転送を行うためリードライト信号１２が有効状態から無効状態に変化した２２の時点ではウェイト信号１５が有効状態にあることから転送されたデータは信頼できない。またこのときゲートアレー４はウェイト信号を検出する。つぎに手順１０２で何バイト目にゲートアレー４がウェイト信号を検出したかを記録したゲートアレー４の内部レジスタからＣＰＵ１は再度転送開始するデータの位置を確認する。このときウェイト信号は検出されているので、手順１０３によりゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を接続するように設定する。つぎに手順１０４でメモリカード３のゲートアレー４の内部レジスタに記録されたデータ位置からデータをＳＤＲＡＭ５に転送する。このときは図４に示す第３の信号波形状態でありゲートアレー４からバスコントローラ２に出力されるウェイト信号１４はメモリカード３からのウェイト信号１５であるため従来の情報転送装置と同様のデータ転送をおこない終了する。
【００６３】
（実施の形態６）
（実施の形態２）と異なるところは、ウェイト処理手段としてのゲートアレー４がメモリカード３からのウェイト信号を何バイト目で検出したかをゲートアレー４の内部のレジスタに記憶することである。
【００６４】
このように構成された情報転送装置について、以下にメモリカード３のデータをＣＰＵ１によりＳＤＲＡＭ５に転送する場合の構成を動作に基づいて説明する。
【００６５】
まず手順１００でゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を切断するように設定する。つぎに手順１０１でＣＰＵ１はメモリカード３のデータをＳＤＲＡＭ５に転送する。このとき図２に示す第１の信号波形状態であるときメモリカード３からのウェイト信号１５はゲートアレー４により切断されているのでバスコントローラ２に出力されるウェイト信号１４にはウェイト信号が無効状態のままである。そのときＣＰＵ１は所定のサイクルでデータ転送を行うため図８の従来の情報転送装置に示したリードライト信号１２の有効状態から無効状態への切り替えによる遅れが発生せず転送速度が低下することはない。また、メモリカード３からはウェイト信号１５が出力されているもののリードライト信号１２が有効状態から無効状態に変化したＣＰＵサイクル２２ではウェイト信号１５は無効状態にあることから転送されたデータは充分に信頼できる。またこのときゲートアレー４はウェイト信号を検出しない。つぎに手順１０５で以降の処理の回数を確認する。つぎに手順１０６で何バイト目にゲートアレー４がウェイト信号を検出したかを記録したゲートアレー４の内部レジスタからＣＰＵ１は再度転送開始するデータの位置を確認する。このときウェイト信号は検出されてないのでデータ転送は終了する。
【００６６】
他の場合として、まず手順１００でゲートアレー４にバスコントローラ２へ出力するメモリカード３からのウェイト信号１５を切断するように設定する。つぎに手順１０１でＣＰＵ１はメモリカード３のデータをＳＤＲＡＭ５に転送したとき図３に示す第２の信号波形状態であるときメモリカード３からのウェイト信号１５はゲートアレー４により切断されているのでバスコントローラ２に出力されるウェイト信号１４にはウェイト信号が無効状態のままである。そのときＣＰＵ１は所定のサイクルでデータ転送を行うためリードライト信号１２が有効状態から無効状態に変化した２２の時点ではウェイト信号１５が有効状態にあることから転送されたデータは信頼できない。またこのときゲートアレー４はウェイト信号を検出する。つぎに手順１０５で以降の処理の回数を確認する。つぎに手順１０６で何バイト目にゲートアレー４がウェイト信号を検出したかを記録したゲートアレー４の内部レジスタからＣＰＵ１は再度転送開始するデータの位置を確認する。このときウェイト信号は検出されているので、手順１０７によりメモリカード３へのアクセスサイクルを長く設定する。つぎに手順１０８でメモリカード３のゲートアレー４の内部レジスタに記録されたデータ位置からデータをＳＤＲＡＭ５に転送する。
【００６７】
このときは図６に示す第４の信号波形状態であり、メモリカード３へのアクセスサイクルを長く設定されておりリードライト信号１２が有効状態から無効状態に切り替わるＣＰＵサイクル２５でウェイト信号１５は無効状態にあることから転送されたデータは充分に信頼できる。またこのときゲートアレー４はウェイト信号を検出しない。つぎに手順１０５で以降の処理の回数を確認する。つぎに手順１０６で何バイト目にゲートアレー４がウェイト信号を検出したかを記録したゲートアレー４の内部レジスタからＣＰＵ１は再度転送開始するデータの位置を確認する。このときウェイト信号は検出されてないのでデータ転送は終了する。実施の形態５では、当初のアクセスサイクル設定でリードライト信号１２が有効状態から無効状態に変化したＣＰＵサイクル２２でウェイト信号１５が有効状態の場合には、従来の情報転送方法となるためリードライト信号１２の有効状態から無効状態への切り替えによる遅れが発生するが、本発明によれば当初のアクセスサイクル設定でリードライト信号１２が有効状態から無効状態に変化したＣＰＵサイクル２２でウェイト信号１５が有効状態の場合でもアクセスサイクル設定を長くすることで、従来の情報転送方法のようなリードライト信号１２の有効状態から無効状態への切り替えによる遅れが発生せず転送速度が低下することがない。
【００６８】
また、順次アクセスサイクル設定を長くして転送を試みることでメモリカード３の最適なアクセスサイクルを設定することができる。さらに所定回数だけ転送を試みてもウェイト信号１５が検出される場合は手順１０９により従来の情報転送方法で転送することができる。
【００６９】
なお、上記の各実施の形態ではメモリカード３からＣＰＵ１へ情報をリードする場合を例に挙げて説明したが、メモリカード３からＣＰＵ１へ情報をライトする場合も同様である。
【００７０】
【発明の効果】
以上のように本発明によれば、情報記録手段と中央処理手段の情報転送時における外部記録装置からのウェイト信号に対応するための遅れを削減して、情報の転送速度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の（実施の形態１）における情報転送装置の概要図
【図２】同実施の形態における情報転送時の第１の信号波形図
【図３】同実施の形態における情報転送時の第２の信号波形図
【図４】同実施の形態における情報転送時の第３の信号波形図
【図５】同実施の形態における情報転送方法の手順を示す第１のフローチャート
【図６】本発明の（実施の形態２）における情報転送時の第４の信号波形図
【図７】同実施の形態における情報転送方法の手順を示す第２のフローチャート
【図８】従来例における情報転送時の信号波形図
【符号の説明】
１  ＣＰＵ（中央処理手段）
２  バスコントローラ
３  メモリカード（情報記録手段）
４  ゲートアレー（ウェイト処理手段）
５  ＤＲＡＭ
１２  リードライト信号
１３  ウェイト信号
【図１】
2004220381.tif 000003
【図２】
2004220381.tif 000004
【図３】
2004220381.tif 000005
【図４】
2004220381.tif 000006
【図５】
2004220381.tif 000007
【図６】
2004220381.tif 000008
【図７】
2004220381.tif 000009
【図８】
2004220381.tif 000010