(57)【要約】【課題】半導体集積回路のクロック合成において、配線後のクロックラインの配線間容量と配線遅延を高い精度で予測し、これを考慮したクロック合成及び配線処理を可能にすることにより消費電力とクロックスキューを低減する。【解決手段】クロック配線間隔指定工程、配線間容量データベース化工程、クロックツリーシンセシス工程で構成されるクロック合成工程において、クロック仕様に基づきクロックラインの最適な配線間隔の指定を行い、これにより配線間容量を見積もり配線間容量データベースを作成し、これを基にクロック供給路の遅延時間を計算しクロック供給路に遅延調整のバッファを挿入してクロックツリーシンセシスを行う。配線後のクロックスキューが大きい場合は、配線工程でクロックスキューの要因探索を実施し、その情報をもとに配線間隔を再設定し再配線を行う。【選択図】    図１
2004220275.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路内のクロックスキューを設計値以下に抑えるようにクロック供給路を生成するクロック合成方法であって、
前記半導体集積回路のクロック仕様に基づきそれぞれの前記クロック供給路に対して最適な配線間隔の指定を行うクロック配線間隔指定工程と、
前記クロック配線間隔指定工程で得られた配線間隔から見積もられる配線間容量を配線間容量データベースに格納する配線間容量データベース化工程と、
前記配線間容量データベースを基にそれぞれの前記クロック供給路の遅延時間を計算し前記クロック供給路にバッファを挿入することで遅延時間を合わせ込むクロックツリーシンセシス工程と、
を含むことを特徴とするクロック合成方法。
【請求項２】
前記クロック配線間隔指定工程は、周波数の高いクロック及びクロック供給先の多いクロックに対して優先的に配線間隔の拡大を指定することを特徴とする請求項１記載のクロック合成方法。
【請求項３】
前記配線間容量データベース化工程は、前記半導体集積回路の製造プロセス情報から得られる配線間容量値を使用するか、あるいは配線間容量値を別途指定することができることを特徴とする請求項１または２記載のクロック合成方法。
【請求項４】
半導体集積回路内のクロックスキューを設計値以下に抑えるようにクロック供給路を生成するクロック配線方法であって、
クロック配線後のクロックスキューを計算するクロックスキュー計算工程と、それぞれの前記クロック供給路の遅延時間の遅延要因を配線遅延とゲート遅延に切り分けてクロックスキューの要因探索を行うクロックスキュー要因探索工程と、
前記クロックスキュー要因探索工程から得られた配線遅延による遅延要因に対して配線間隔の調整指示情報を出力する配線間隔調整工程と、
前記配線間隔調整工程から得られる配線間隔により前記クロック供給路の配線を再配線するクロック再配線工程と、
を含むことを特徴とするクロック配線方法。
【請求項５】
前記クロックスキュー要因探索工程は、同クロック系統内において遅延時間が最大のクロック供給路と最小のクロック供給路を比較し、双方の前記クロック供給路の遅延時間差を無くすように配線遅延を調整し、前記配線遅延の調整後のクロックスキューを再計算する一連の手順を、クロックスキューが設計値以下になるまで繰り返すことを特徴とする請求項４記載のクロック配線方法。
【請求項６】
請求項１から３のいずれか一項記載のクロック合成方法と、請求項４または５記載のクロック配線方法とを実施することを特徴とするクロック合成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路のクロック合成方法及び配線方法に関する。
【０００２】
【従来の技術】
近年の大規模化、複雑化する半導体集積回路の設計開発においては、タイミング設計の収束期間短縮、消費電力の削減が半導体集積回路の開発期間短縮、高付加価値化に必須である。その中で重要な設計要素となってくるのがクロックの合成である。半導体集積回路のレイアウト設計においては、クロックスキューを低減させ、かつ低消費電力化できるクロック合成がますます重要になっている。
【０００３】
図３は従来の半導体集積回路のクロック合成方法及び配線方法を示すフロー図である。従来のクロック合成においては、フロアプラン工程３０１を実施し、スタンダードセル配置工程３０２の後にクロック合成３０３を行っていた。その際、クロックラインの配線間隔による配線間容量を考慮せずにクロックラインの遅延を見積もり、クロック合成３０３を実施していた。
【０００４】
次に、クロックラインの配線間隔として一律の値を指定してクロックライン配線工程３０４を実施し、その上で、クロックラインの配線間隔を拡げて配線間容量を削減することでクロックラインの消費電力削減を行っている。その後、データライン配線工程３０５を実施してタイミング最適化工程３０６に進む。
【０００５】
なお、クロック遅延調整に関する従来技術が特許文献１等に記載されている。
【０００６】
【特許文献１】
特開平１１−１９４８４８号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の方法では、配線前のクロック合成実施時にクロックラインの配線間容量を正確に見積もることができない。そのため、配線後にクロックラインの配線遅延に設計からの大幅なずれが生じ、クロックスキューが発生するという問題があった。
【０００８】
また、クロックラインの配線遅延を減らすために配線間隔を拡げる対策が行われるが、その際に配線間隔を一律に拡大するため配線リソースを多量に必要とし、半導体集積回路の面積が大きくなるという問題があった。
【０００９】
さらに、消費電力の点においても、クロック合成時に最小の配線間隔の見積もりでクロック合成を実施しているため、配線後のクロックラインの配線遅延は見積もりに対して増大する方向にあり、クロック合成時にクロックパス遅延を合わせるために挿入されるＣＴＳバッファの数は非常に多くなることで、消費電力に悪影響を与えてしまう問題があった。
【００１０】
また、配線後にクロックスキューが設計値を越えている場合は、従来のクロック合成フローでは修正方法がなく、クロック合成からのやり直しが生じていた。
【００１１】
本発明はかかる点に鑑みてなされたものであり、半導体集積回路のクロック合成において、配線後のクロックラインの配線間容量と配線遅延を高い精度で予測し、これを考慮した処理を可能にすることにより、クロックスキューを低減させ、かつ低消費電力化ができるクロック合成方法及び配線方法を提供することを目的とする。
【００１２】
さらに本発明は、配線後にクロックスキューが設計値を越えている場合にも、配線間隔の最適化調整を可能にすることにより、設計手順の大きな後戻りをすることなくクロックスキューを低減することができるクロック合成方法及び配線方法を提供することも目的とする。
【００１３】
【課題を解決するための手段】
請求項１のクロック合成方法は、半導体集積回路内のクロックスキューを設計値以下に抑えるようにクロック供給路を生成するクロック合成方法であって、半導体集積回路のクロック仕様に基づきそれぞれのクロック供給路に対して最適な配線間隔の指定を行うクロック配線間隔指定工程と、前記クロック配線間隔指定工程で得られた配線間隔から見積もられる配線間容量を配線間容量データベースに格納する配線間容量データベース化工程と、前記配線間容量データベースを基にそれぞれのクロック供給路の遅延時間を計算しクロック供給路にバッファを挿入することで遅延時間を合わせ込むクロックツリーシンセシス工程とを含む。
【００１４】
上記構成によれば、半導体集積回路のクロック仕様のクロック周波数や使用率等によりクロック供給路の配線間隔を決定することにより、消費電力に影響を与えやすいクロック供給路の配線間容量による消費電力を優先的に削減することができる。また、クロック供給路毎に配線間隔から見積もられる配線間容量による配線遅延を考慮したクロック合成を行うことにより、配線後の実遅延に近い遅延時間でクロック合成が行われるため、ＣＴＳバッファ挿入の抑制及び配線間容量の低減につながり、クロックラインの消費電力削減及び配線後のクロックスキュー低減を実現することができる。
【００１５】
また、クロック配線間隔指定工程で決定したクロック配線間隔から見積もられる配線間容量をデータベースに持ち、これを使用してクロック合成を行うことができるため、配線間隔の異なった複数のクロックに対するクロック合成を一括して処理することができる。
【００１６】
請求項２のクロック合成方法は、請求項１記載のクロック合成方法において、前記クロック配線間隔指定工程では、周波数の高いクロック及びクロック供給先の多いクロックに対して優先的に配線間隔の拡大を指定する。
【００１７】
上記構成によれば、消費電力にクリティカルな高周波数のクロック及びクロック供給先の多いクロックに対して優先的に配線間隔が拡大されるため、クロック配線間隔の一律拡大による面積の増大を抑制することができる。
【００１８】
請求項３のクロック合成方法は、請求項１または２記載のクロック合成方法において、前記配線間容量データベース化工程では、半導体集積回路の製造プロセス情報から得られる配線間容量値を使用するか、あるいは配線間容量値を別途指定する。
【００１９】
上記構成によれば、配線間隔から配線間容量を見積もる際に半導体集積回路の製造プロセス情報から得られる配線間容量値あるいは別途指定される配線間容量値を使用するため、半導体集積回路の製造プロセスに応じた正確な配線間容量値が配線間容量データベースに得られる。
【００２０】
請求項４のクロック配線方法は、半導体集積回路内のクロックスキューを設計値以下に抑えるようにクロック供給路を生成するクロック配線方法であって、クロック配線後のクロックスキューを計算するクロックスキュー計算工程と、それぞれのクロック供給路の遅延時間の遅延要因を配線遅延とゲート遅延に切り分けてクロックスキューの要因探索を行うクロックスキュー要因探索工程と、この工程から得られた配線遅延による遅延要因に対して配線間隔の調整指示情報を出力する配線間隔調整工程と、この工程から得られる配線間隔によりクロック供給路の配線を再配線するクロック再配線工程とを含む。
【００２１】
上記構成によれば、クロックスキューの要因検索工程によりクロック遅延の要因を分析し、配線間隔調整工程により配線遅延時間を最適に調整するため、クロックラインの再配線を行うだけでクロックスキューの低減を実現することができる。また、配線実施後においても配線間隔最適化による効果でクロックスキューを低減することができるため、設計手順の大きな後戻りをすることなくクロックスキューを低減することができる。
【００２２】
請求項５のクロック配線方法は、請求項４記載のクロック配線方法において、クロックスキュー要因探索工程では、同クロック系統内において遅延時間が最大のクロック供給路と最小のクロック供給路を比較し、双方のクロック供給路の遅延時間差を無くすように配線遅延を調整し、この配線遅延の調整後のクロックスキューを再計算する一連の手順を、クロックスキューが設計値以下になるまで繰り返す。
【００２３】
上記構成によれば、クロックスキューに問題を生じている最大のクロック遅延と最小のクロック遅延を比較し、スキュー要因となる箇所を特定して配線遅延を調整し、その結果を評価するという手順を繰り返してクロックスキュー要因探索を行うことで、再配線工程の前に配線間隔最適化部分が抽出されるため、再配線工程の繰り返しを削減することができる。
【００２４】
請求項６のクロック合成方法は、請求項１から３のいずれか一項記載のクロック合成方法と、請求項４または５記載のクロック配線方法とを実施する。
【００２５】
上記構成によれば、クロック合成段階でクロックスキュー低減と消費電力の削減を実施することができ、配線後にさらなるクロックスキューの低減を行うことができるため、半導体集積回路のクロック供給路の生成において、クロックスキューを容易に設計値以下に抑えることができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は本発明の一実施の形態に係るクロック合成方法及び配線方法の構成を示すフロー図である。図１において、クロック合成及び配線方法は、フロアプラン工程１０１、スタンダードセル配置工程１０２、クロック合成工程１０３、配線工程１０４、タイミング最適化工程１０５とを含む。
【００２７】
フロアプラン工程１０１は半導体集積回路の配置構成を決定する部分であり、スタンダードセル配置工程１０２はスタンダードセルの配置を行う工程である。クロック合成工程１０３は、クロック配線間隔指定工程１０６、配線間容量データベース化工程１０７、クロックツリーシンセシス工程１０８を含む。
【００２８】
クロック配線間隔指定工程１０６は、クロック仕様１のうちのクロック周波数およびクロック使用率といったクロック情報２から、高周波数や高使用率のクロックラインは配線間隔を拡げるように各クロックラインの配線間隔を決定する。
【００２９】
配線間容量データベース化工程１０７では、半導体製造のプロセス情報３から配線間容量を抽出し、クロック配線間隔指定工程１０６で決定したクロック配線間隔と配線間容量の関係を配線間容量データベース４として出力する。
【００３０】
クロックツリーシンセシス工程１０８は、配線間容量データベース４の情報を基に、クロック遅延時間を調整するためのＣＴＳバッファを調整が必要なクロックラインに挿入する工程である。
【００３１】
配線工程１０４は、クロックライン配線工程１０９、データライン配線工程１１０、クロックスキュー計算工程１１１、クロックスキュー要因探索工程１１２、クロック配線間隔調整工程１１３、再配線工程１１４を含む。
【００３２】
クロックライン配線工程１０９では、クロック配線間隔指定工程１０６で決定した配線間隔によってクロックラインの配線を実施する。データライン配線工程１１０はデータラインの配線を全て実施する工程である。
【００３３】
クロックスキュー計算工程１１１では配線後のクロックスキューを計算し、クロックスキュー要因探索工程１１２では、クロックスキュー計算工程１１１で計算されたクロックスキューで問題となるクロックラインの遅延要因を探索する。クロック配線間隔調整工程１１３では、クロックスキュー要因探索工程１１２で得られた遅延要因からクロックラインの配線間隔を再設定する。
【００３４】
再配線工程１１４では、クロック配線間隔調整工程１１３から得られた配線間隔を基に再配線を実施する。これらの処理によりクロックラインの配線間隔が最適化され、配線後のクロックスキューを低減することができる。
【００３５】
図２はクロックスキュー要因探索工程１１２の構成を示すフロー図である。図２に示すように、クロックスキュー要因探索工程は、遅延要因分析工程２０１、配線間隔検索工程２０２、スキュー再計算工程２０３を含む。
【００３６】
遅延要因分析工程２０１では、クロックラインの遅延要因を配線遅延とゲート遅延に分割し、配線遅延リスト５を出力する。配線間隔検索工程２０２では、遅延要因分析工程２０１で出力した配線遅延リスト５と配線間容量データベース４を基に、同クロック系統内において遅延時間が最大のクロックラインと最小のクロックラインを比較し、両クロックラインの遅延時間差を無くすように配線遅延を調整する配線間隔最適化情報６を出力する。
【００３７】
スキュー再計算工程２０３では、配線間隔検索工程２０２で出力した配線間隔最適化情報６を使用した場合のスキュー再計算を実施し、クロックスキューが設定された値を満足している場合は配線間隔調整リスト７を出力し、再配線工程１１４により再配線を実施してクロックスキューを低減する。
【００３８】
スキュー再計算結果が設定された値を満足していない場合は、遅延要因分析工程２０１に戻り再度クロックスキュー要因探索を実施し、以降の処理を設定スキューを満足するまで繰り返すことでクロックスキューの低減を行う。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、クロックラインの周波数や使用率等に応じて配線間隔を決定することにより、消費電力に影響を与えやすいクロック供給路の配線間容量による消費電力を優先的に削減することができる。また、配線間隔から見積もられる配線間容量による配線遅延を基にクロック合成を実施することにより、配線後の実遅延に近い遅延時間でクロック合成を行うことが可能になり、ＣＴＳバッファ挿入の抑制及び配線間容量の低減につながり、クロックラインの消費電力削減及び配線後のクロックスキュー低減を実現することができる。
【００４０】
さらに本発明は、配線後にクロックスキューが設計値を越えている場合にも、クロックスキューの要因探索を実施し、最適化調整により配線間隔を再設定して再配線を実施することにより、設計手順の大きな後戻りをすることなくクロックスキューを低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るクロック合成方法及び配線方法の構成を示すフロー図。
【図２】本発明の一実施の形態に係るクロック合成方法及び配線方法におけるクロックスキュー要因探索工程の構成を示すフロー図。
【図３】従来の半導体集積回路のクロック合成方法及び配線方法を示すフロー図。
【符号の説明】
１  クロック仕様
２  クロック情報
３  プロセス情報
４  配線間容量データベース
５  配線遅延リスト
６  配線間隔最適化情報
７  配線間隔調整リスト
１０１、３０１  フロアプラン工程
１０２、３０２  スタンダードセル配置工程
１０３、３０３  クロック合成工程
１０４  配線工程
１０５、３０６  タイミング最適化工程
１０６  クロック配線間隔指定工程
１０７  配線間容量データベース化工程
１０８  クロックツリーシンセシス工程
１０９、３０４  クロックライン配線工程
１１０、３０５  データライン配線工程
１１１  クロックスキュー計算工程
１１２  クロックスキュー要因探索工程
１１３  クロック配線間隔調整工程
１１４  再配線工程
２０１  遅延要因分析工程
２０２  配線間隔検索工程
２０３  スキュー再計算工程
【図１】
2004220275.tif 000003
【図２】
2004220275.tif 000004
【図３】
2004220275.tif 000005