(57)【要約】【課題】カソード電極膜から電子放出部への電子の供給が効率的な電子放出素子を提供する。【解決手段】基板２１と、基板２１から突出すると共にダイヤモンドを含んで成る複数の突出部２４を備える。突出部２４は、側面が基板２１の表面に対して約９０°の傾斜角をなす柱状部２２と、柱状部２２の上に位置すると共に先端に針状体を備える先鋭部２３とを含んで構成されている。柱状部２２は導電層２２ｃを上部に含み、柱状部２２の側面には導電層２２ｃと電気的に接続したカソード電極膜１５が形成されている。【選択図】　図２
2004119018.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板から突出すると共にダイヤモンドを含んで成る複数の突出部とを備え、
前記突出部は、側面が前記基板の表面から立ち上がっている柱状部と、前記柱状部の上に位置すると共に先端が尖った先鋭部とを備えて構成され、
前記突出部は導電層を含み、
前記柱状部の側面に、前記導電層と電気的に接続しているカソード電極膜が形成された
ことを特徴する電子放出素子。
【請求項２】
前記基板の表面と前記柱状部の側面とがなす角度が略直角である
ことを特徴とする請求項１記載の電子放出素子。
【請求項３】
前記カソード電極膜は、前記突出部と共に前記基板の表面を覆っており、
前記カソード電極膜の面積のうち、前記基板の表面を覆っている部分の面積が、前記突出部を覆っている部分の面積よりも大きい
ことを特徴とする請求項１又は２に記載の電子放出素子。
【請求項４】
前記カソード電極膜が前記柱状部の側面全体を覆っている
ことを特徴とする請求項１ないし３のいずれか１項に記載の電子放出素子。
【請求項５】
前記導電層が前記先鋭部にも及んでいる
ことを特徴とする請求項１ないし４のいずれか１項に記載の電子放出素子。
【請求項６】
前記導電層はダイヤモンドに金属イオンが注入されて形成されたものである
ことを特徴とする請求項１ないし５のいずれか１項に記載の電子放出素子。
【請求項７】
前記導電層はダイヤモンドが半導体不純物を含有して成る
ことを特徴とする請求項１ないし５のいずれか１項に記載の電子放出素子。
【請求項８】
前記カソード電極膜は、前記導電層と接触する第１のカソード電極層と、前記第１のカソード電極層上に形成されると共に前記第１のカソード電極層よりも膜厚が厚い第２のカソード電極層とを含んで構成された
ことを特徴とする請求項１ないし７のいずれか１項に記載の電子放出素子。
【請求項９】
前記カソード電極膜上に絶縁膜が形成され、
前記絶縁膜の上に第２の電極膜が形成された
ことを特徴とする請求項１ないし８のいずれか１項に記載の電子放出素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ダイヤモンドから成る電子放出素子に関するものである。
【０００２】
【従来の技術】
従来の電子放出素子としては、例えば特開２００１−２６６７３６に開示されているように、四角錘状のダイヤモンド突起の周囲に金属層が形成されたものがある。
【０００３】
【特許文献１】特開２００１−２６６７３６
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の従来技術では、カソード電極膜から電子放出部への電子の供給効率が良好ではなかった。
【０００５】
本発明は、上記問題を解決するためになされたものであり、カソード電極膜から電子放出部への電子の供給が効率的な電子放出素子を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の電子放出素子は、基板と、基板から突出すると共にダイヤモンドを含んで成る複数の突出部とを備え、突出部は、側面が前記基板の表面から立ち上がっている柱状部と、柱状部の上に位置すると共に先端が尖った先鋭部とを備えて構成され、突出部は導電層を含み、柱状部の側面に、導電層と電気的に接続しているカソード電極膜が形成されたことを特徴とする。
【０００７】
柱状部（円柱、角柱、円錐台、角錐台等の各種柱状のもの）の側面に形成されるカソード電極膜も基板の表面から立ち上がることになるので、電界方向に沿ってカソード電極膜中の自由電子が先鋭部側に引き寄せられる。そのため、電子放出部（先鋭部の尖った部分（複数の針状体であることもある。））に近い位置で電子がカソード電極膜から突出部に移動することになる。その結果、カソード電極膜から電子放出部への電子の供給が効率的になる。
【０００８】
本発明の電子放出素子は、基板の表面と柱状部の側面とがなす角度が略直角であることが好適である。
【０００９】
カソード電極膜が略直角に立っているときに、自由電子が先鋭部側に引き寄せられる効果が最も顕著になる。
【００１０】
本発明の電子放出素子は、カソード電極膜は、突出部と共に基板の表面を覆っており、カソード電極膜の面積のうち、基板の表面を覆っている部分の面積が、突出部を覆っている部分の面積よりも大きいことが好適である。
【００１１】
かかるカソード電極膜の構成により、先鋭部の周囲での電界ベクトルの分布は、突出部の先端から基板との接合部へ向かうに従って電界ベクトルの後端が側方へ開くような形になり、先鋭部からの電子放出に好適なポテンシャル形状が得られる（カソード電極で電界が終端され、突起の中心部に侵入しなくなる。）。
【００１２】
本発明の電子放出素子は、カソード電極膜が柱状部の側面全体を覆っていることが好適である。
【００１３】
突出部とカソード電極膜との接触面積が広がることによって、カソード電極膜から電子放出部への電子の供給が更に効率的になる。
【００１４】
本発明の電子放出素子は、導電層が先鋭部にも及んでいることが好適である。
【００１５】
先鋭部の内部において電子が電子放出部に移動しやすくなる。そのため、カソード電極膜から電子放出部への電子の供給が更に効率的になる。
【００１６】
本発明の電子放出素子は、導電層はダイヤモンドに金属イオンが注入されて形成されたものであることが好適である。
【００１７】
金属イオンの注入により、容易に所望の形状の導電層をダイヤモンド中に形成することができる。
【００１８】
本発明の電子放出素子は、導電層はダイヤモンドが半導体不純物を含有して成ることが好適である。
【００１９】
半導体不純物を含ませることにより、様々な種類の導電層をダイヤモンド中に形成でき、容易に所望の形状の導電層を含んだエミッタ（突出部）を形成できる。
【００２０】
本発明の電子放出素子は、カソード電極膜は、導電層と接触する第１のカソード電極層と、第１のカソード電極層上に形成されると共に第１のカソード電極層よりも膜厚が厚い第２のカソード電極層とを含んで構成されたことが好適である。
【００２１】
第１のカソード電極層の膜厚を薄くすることによって、所望の形状にエッチングするのが容易になる。他方、膜厚が薄い分第１のカソード電極層に断線が生じやすくなるが、膜厚の厚い第２のカソード電極層が断線部を電気的に接続させる。
【００２２】
本発明の電子放出素子は、カソード電極膜上に絶縁膜が形成され、絶縁膜の上に第２の電極膜が形成されたことが好適である。
【００２３】
第２の電極膜を導電層における空乏層の厚さを制御するゲート電極として利用することができる。
【００２４】
【発明の実施の形態】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、同一要素には同一符号を用いるものとし、重複する説明は省略する。
【００２５】
（第１実施形態）
第１実施形態の電子放出素子１の構造を説明する。図１は、電子放出素子１の縦断面図である（簡略化のために一個の突出部のみが示されている。）。電子放出素子１は、ダイヤモンドから成る基板１１を備え、基板１１からダイヤモンドの突出部１４が突出している。突出部１４の下部を構成する柱状部１２は、円柱の形状をなし、その側面は基板１１の表面に対して略直角である。突出部１４の上部は先端に針状体を備える先鋭部１３で構成されている。第１実施形態では、突出部１４及び基板１１の全体が、ホウ素をドープすることにより導電性とされている。
【００２６】
基板１１上にはＡｌから成るカソード電極膜１５が形成されており、カソード電極膜１５は柱状部１２と先鋭部１３との境界付近まで伸びている。すなわち、カソード電極膜１５は、基板１１の表面と柱状部１２の側面全体を覆っている。他方、先鋭部１３においては導電性のダイヤモンド（ｐ型半導体ダイヤモンド）が露出している。柱状部１２の側面が基板１１の表面に対して略直角になっている結果、カソード電極膜１５のうち柱状部１２を覆っている部分（エミッタ電極部１５ａ）も基板１１の表面に対して略直角になっている。また、カソード電極膜１５のうち基板１１の表面を覆っている部分（平坦電極部１５ｃ（図中には符合が示されていない。））の面積がエミッタ電極部１５ａの面積よりも大きくなるように、突出部１４の配置間隔が調整されている。
【００２７】
電子放出素子１の上方にはアノード電極Ａ（図示されていない。）が、先鋭部１３と対向するように設置されている。カソード電極膜１５に負の電圧が印加されると、エミッタ電極部１５ａから突出部１４に電子が供給される。先鋭部１３の針状体の先端に到達した電子は、アノード電極Ａとの間の電界によって外部に放出される。
【００２８】
次に、電子放出素子１の作用・効果を説明する。エミッタ電極部１５ａは基板１１の表面に対して略直角に立ち上がっているので、エミッタ電極部１５ａにおける自由電子はアノード電極Ａに近い端部に集中する。その結果、電子集中部から突出部１４へ電子が移動しやすくなると共に、電子放出部に近い位置で突出部１４に電子が供給されることになり、エミッタ電極部１５ａから電子放出部への電子の供給が効率的になる。また、エミッタ電極部１５ａ及び柱状部１２の側面が、基板１１の表面に対して大きい傾斜角をなすので、エミッタ電極部１５ａから突出部１４への電子の移動がカソード−アノード間の電界によって妨げられなくなる。この観点からは、エミッタ電極部１５ａ及び柱状部１２の側面が、基板１１の表面に対してなす傾斜角は９０°以上（反り返った状態）であってもよい。
【００２９】
エミッタ電極部１５ａが柱状部１２の側面全体を覆っているので、エミッタ電極部１５ａと柱状部１２との接触面積が大きくなると共に、エミッタ電極部１５ａのアノード電極Ａに近い端部から柱状部１２に移動した電子が基板方向に逃げにくくなる。そのため、エミッタ電極部１５ａから電子放出部への電子の供給が更に効率的になる。
【００３０】
カソード電極膜１５のうち平坦電極部１５ｃの面積がエミッタ電極部１５ａの面積よりも大きいので、先鋭部１３の周囲での電界ベクトルの分布は、先鋭部１４の先端から基板との接合部へ向かうに従って電界ベクトルの後端が側方へ開くような形になる。そのため、先鋭部１３の中心部における空乏層が形成されにくくなる。また、基板１１にも大量の電子が供給されることによって、エミッタ電極部１５ａから柱状部１２に移動した電子が基板方向に逃げにくくなる。その結果、エミッタ電極部１５ａから電子放出部への電子の供給が更に効率的になる。
【００３１】
導電部が先鋭部１３にも及んでいるので、エミッタ電極部１５ａから柱状部１２に移動した電子が電子放出部である先鋭部１３の針状体に流れやすくなる。そのため、エミッタ電極部１５ａから電子放出部への電子の供給が更に効率的になる。
【００３２】
突出部１４の電子放出部が先鋭になっていても、先端より太い柱状部が近接して接合されているので、電子放出部の熱が良く逃げ、強い電流が流れても壊れることがない。
【００３３】
（第２実施形態）
第２実施形態の電子放出素子２の構造を説明する。図２は、電子放出素子２の縦断面図である（簡略化のために一個の突出部のみが示されている。）。電子放出素子２は、ダイヤモンドから成る基板２１を備え、基板２１からダイヤモンドの突出部２４が突出している。突出部２４の下部を構成する柱状部２２は、円柱の形状をなし、その側面は基板２１の表面に対して略直角である。突出部２４の上部は先端に針状体を備える先鋭部２３で構成されている。
【００３４】
第２実施形態では、先鋭部２３及び柱状部２２の上部が、ホウ素をドープすることにより導電性とされている。すなわち、柱状部２２の上部はｐ型半導体ダイヤモンドから成る導電層２２ｃで構成され、柱状部２２の下部は不純物がドープされていないダイヤモンドから成る絶縁層２２ｉで構成されている。
【００３５】
カソード電極膜１５及びアノード電極Ａは第１実施形態と同様に構成されている。エミッタ電極部１５ａは柱状部２２の導電層２２ｃと接触しており、この接触部分を介して電子が電子放出部へ供給される。
【００３６】
次に、電子放出素子２の作用・効果を説明する。電子放出素子２においても第１実施形態におけると同様の作用・効果を得ることができる。さらに、導電層２２ｃに入った電子は、下部が絶縁層となっているので基板方向に逃げるのが妨げられる。そのため、エミッタ電極部１５ａから電子放出部への電子の供給が更に効率的になる。
【００３７】
（第３実施形態）
第３実施形態の電子放出素子３の構造を説明する。図３は、電子放出素子３の縦断面図である（簡略化のために一個の突出部のみが示されている。）。電子放出素子３における基板２１及び突出部２４の構成は第２実施形態と同様である。
【００３８】
基板２１上にはＡｌから成るカソード電極膜３５が形成されており、カソード電極膜３５は先鋭部２３の中腹まで伸びている。すなわち、カソード電極膜３５は、基板２１の表面、柱状部２２の側面全体及び先鋭部２３の側面下部を覆っている。他方、先鋭部２３の側面上部においては導電性のダイヤモンド（ｐ型半導体ダイヤモンド）が露出している。柱状部２２の側面が基板２１の表面に対して略直角になっている結果、カソード電極膜３５のうち柱状部２２を覆っている部分（エミッタ電極部３５ａ）も基板２１の表面に対して略直角になっている。カソード電極膜３５のうちエミッタ電極部３５ａよりも先端側の部分は、先鋭部２３の形状に従って内側に傾斜する先端傾斜電極部３５ｂとなっている。また、カソード電極膜３５のうち基板２１の表面を覆っている部分（平坦電極部３５ｃ（図中には符合が示されていない。））の面積がエミッタ電極部３５ａ及び先端傾斜電極部３５ｂの面積よりも大きくなるように、突出部２４の配置間隔が調整されている。
【００３９】
電子放出素子３の上方にはアノード電極Ａ（図示されていない。）が、先鋭部２３と対向するように設置されている。カソード電極膜３５に負の電圧が印加されると、エミッタ電極部３５ａ（導電層２２ｃと接触している部分）及び先端傾斜電極部３５ｂから突出部２４に電子が供給される。先鋭部２３の針状体の先端に到達した電子は、アノード電極Ａとの間の電界によって外部に放出される。
【００４０】
次に、電子放出素子３の作用・効果を説明する。電子放出素子３においても第１及び２実施形態におけると同様の作用・効果を得ることができる。さらに、先端傾斜電極部３５ｃを備えるので、突出部２４は、柱状部２２の導電層２２ｃに加えて、より電子放出部に近い先鋭部２３下部からも電子の供給を受けることになる。そのため、カソード電極３５から電子放出部への電子の供給が更に効率的になる。
【００４１】
（第４実施形態）
第４実施形態の電子放出素子４の構造を説明する。図４は、電子放出素子４の縦断面図である（簡略化のために一個の突出部のみが示されている。）。電子放出素子４は、ダイヤモンドから成る基板４１を備え、基板４１からダイヤモンドの突出部４４が突出している。突出部４４の下部を構成する柱状部４２は、円柱の形状をなし、その側面は基板４１の表面に対して略直角である。突出部４４の上部は先端に針状体を備える先鋭部４３で構成されている。
【００４２】
第４実施形態では、柱状部４２の上部には、金属イオンが注入されることによって導電層４２ｃが形成されている。イオン注入工程において加速された金属イオンは、ダイヤモンド結晶層の表層部を貫通し一定のレベルに運動エネルギーが減少した後、導電層４２ｃの深度で炭素原子と衝突して急激に停止する。その際の衝撃により、導電層４２ｃにおけるダイヤモンド結晶構造に欠陥が生じる。ダイヤモンドの結晶欠陥と金属層の形成の結果、導電層４２ｃは導電性を帯びるようになる。柱状部４２の下部（絶縁層４２ｉ）及び先鋭部４３は、絶縁性のダイヤモンドから成る。
【００４３】
カソード電極膜３５及びアノード電極Ａは第３実施形態と同様に構成されている。エミッタ電極３５ａは柱状部４２の導電層４２ｃと接触しており、この接触部分を介して電子が電子放出部へ供給される。
【００４４】
電子放出素子４においても第３実施形態におけると同様の作用・効果を得ることができる。
【００４５】
（第５実施形態）
第５実施形態の電子放出素子５の構造を説明する。図５は、電子放出素子５の縦断面図である（簡略化のために一個の突出部のみが示されている。）。電子放出素子５における基板２１及び突出部２４の構成は第２実施形態と同様である。
【００４６】
基板２１上にはＡｕから成る膜厚５００Åの第１カソード電極膜５５が形成されており、第１カソード電極膜５５は先鋭部２３の中腹まで伸びている。すなわち、カソード電極膜５５は、基板２１の表面、柱状部２２の側面全体及び先鋭部２３の側面下部を覆っている。また、第１カソード電極膜５５上にはＷから成る膜厚４０００Åの第２カソード電極膜５７が形成されており、第２カソード電極膜５７は柱状部２２と先鋭部２３との境界付近まで伸びている。他方、先鋭部２３の側面上部においては導電性のダイヤモンド（ｐ型半導体ダイヤモンド）が露出している。柱状部２２の側面が基板２１の表面に対して略直角になっている結果、第１カソード電極膜５５のうち柱状部２２を覆っている部分（エミッタ電極部５５ａ）も基板２１の表面に対して略直角になっている。第１カソード電極膜５５のうちエミッタ電極部５５ａよりも先端側の部分は、先鋭部２３の形状に従って内側に傾斜する先端傾斜電極部５５ｂとなっている。また、第１カソード電極膜５５のうち基板２１の表面を覆っている部分（平坦電極部５５ｃ（図中には符合が示されていない。））の面積がエミッタ電極部５５ａ及び先端傾斜電極部５５ｃの面積よりも大きくなるように、突出部２４の配置間隔が調整されている。
【００４７】
電子放出素子５の上方にはアノード電極Ａ（図示されていない。）が、先鋭部２３と対向するように設置されている。カソード電極膜に負の電圧が印加されると、エミッタ電極部５５ａ（導電層２２ｃと接触している部分）及び先端傾斜電極部５５ｃから突出部２４に電子が供給される。先鋭部２３の針状体の先端に到達した電子は、アノード電極Ａとの間の電界によって外部に放出される。
【００４８】
次に、電子放出素子５の作用・効果を説明する。電子放出素子３においても第３実施形態におけると同様の作用・効果を得ることができる。さらに、第１カソード電極膜５５は膜厚が５００Åと薄いので、所望の形状にエッチングするのが容易になる。他方、膜厚が薄い分第１カソード電極膜５５に断線が生じやすくなるが、膜厚の厚い第２カソード電極膜５７が断線部を電気的に接続させる。
【００４９】
次に、電子放出素子５の製造方法を説明する。なお、電子放出素子５の製造方法は、電子放出素子１ないし４の製造方法の応用例でもある。
【００５０】
ダイヤモンドの電子放出素子を製造する上では、電子放出部付近に電子の供給を受ける導電層を形成することと、電子放出に有効な先鋭を形成することが重要である。導電層を形成する方法としては、例えば非常に先の尖ったＷやＳｉにダイヤモンドを合成する方法があるが、この方法では先鋭度が悪くなってしまう。先鋭化したダイヤモンドにダイヤモンドを合成する場合も同様に先鋭度の劣化が起きてしまう。他方、先鋭化したダイヤモンド突起にイオン注入して導電層を形成すると、この過程で先鋭度が劣化してしまう。
【００５１】
そこで、本発明者は、次の製造方法により、導電層が形成されると共に先端が先鋭化されたダイヤモンド突起を実現できることを見出した。すなわち、ダイヤモンド基板にｐ型不純物若しくはｎ型不純物をドーピングすることにより又は金属イオンを注入することによりダイヤモンド基板表面中に導電層を形成し、その後ダイヤモンド基板をエッチングして導電層を含むダイヤモンド突起を形成する。その際、半導体不純物又は金属イオンが過剰にドープされるとダイヤモンドの結晶構造の欠陥が多くなり先鋭構造の形成が困難になる。本発明者は、不純物濃度が２％以下、金属元素濃度が１０％以下のドープであれば、先鋭構造の形成に問題がないことを見出した。
【００５２】
図６ないし８は、電子放出素子５の製造工程を示す。以下に具体的製造方法を説明する。ホウ素をドーピングすることにより表面に導電層が形成されたダイヤモンド基板を用意し、その表面にＡｌのドットパターンを形成する。なお、ダイヤモンド基板は、多結晶ダイヤモンドから成るものであってもよい。この場合、基板に対し垂直方向に配向していると更によく、基板面内にも配向しているのが最もよい。基板に。ダイヤモンド基板を導電層と共にエッチングし、Ａｌを除去して、基板上に微小円柱を形成する。この導電層を含む微小円柱をプラズマ処理して先端部を先鋭化する。図６Ａに微小円柱の先端部が先鋭化されたダイヤモンド基板を示す。
【００５３】
微小円柱の先端部が先鋭化されたダイヤモンド基板上に、膜厚５００ÅのＡｕ膜を形成する。なお、微小円柱の側面が基板平坦部に対してなす傾斜角が９０°以上であるような場合には、金属膜の形成は蒸着法よりもスパッタリング法の方が好適である。図６ＢにＡｕ膜が形成された様子を示す。
【００５４】
Ａｕ膜上に、膜厚４０００ÅのＷ膜を形成する。図６ＣにＷ膜が形成された様子を示す。
【００５５】
Ｗ膜５７上にレジストを塗布し、レジストの粘性と回転数を制御することによって、柱状部２２と先鋭部２３の境界部付近から突出部２４が露出するようにレジスト膜７０を形成する。図７Ａにレジスト膜７０が形成された様子を示す。
【００５６】
ＢＨＦ（バッファードフッ酸）又は希釈１％ＨＦ水溶液でＷ膜をエッチングし、レジスト膜７０を除去する。図７ＢにＷ膜がエッチングされた様子を、図７Ｃにレジスト膜７０が除去された様子を示す。
【００５７】
このようにしてＡｕ膜を露出させた後、Ｗ膜及びＡｕ膜上にレジストを塗布し、レジストの粘性と回転数を制御することによって、先鋭部２３の中腹から突出部２４が露出するようにレジスト膜８０を形成する。図８Ａにレジスト膜８０が形成された様子を示す。
【００５８】
王水（硝酸１：塩酸３）でＡｕ膜をエッチングし、レジスト膜８０を除去する。図８ＢにＡｕ膜がエッチングされた様子を示す。また、図８Ｃにレジスト膜８０が除去され、電子放出素子５が完成した様子を示す。
【００５９】
【実施例】
以下、実施例により、本発明の内容を更に具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
【００６０】
（実施例１）
突出部及びカソード電極膜の形成方法についての実施例を説明する。まず、単結晶ダイヤモンドＩｂ（１００）基板上にフォトリソグラフィー技術を用いてＡｌの微細なドット形状のマスクを作製した。次に、ＲＩＥ技術を用いて。ＣＦ４／Ｏ２（ＣＦ４濃度：１〜３％）ガス中で、圧力２Ｐａ、パワー２００Ｗの条件で、０．５〜１時間エッチングし、ダイヤモンドに微小円柱を形成した。
【００６１】
Ａｌを除去した後、パワー４００Ｗ、基板温度１０５０℃、圧力１００Ｔｏｒｒの条件で、ＣＯ２／Ｈ２（ＣＯ２濃度：０．５％）ガスのマイクロ波プラズマ中で、微小円柱が形成されたダイヤモンドを約２時間処理した。その結果、単結晶の面方位に関係した土台の形状と先細りしたニードル型の先鋭突起が得られた（土台である角錘台形状の側面の基板表面に対する傾斜角は６０°以上である。）。図１２Ａ及びＢにニードル型の先鋭突起を示す。
【００６２】
また、Ａｌを除去せずに、ＡｌがなくなるまでＲＩＥをした場合、先端の尖ったローソク型の先鋭突起を形成することができた。図１２Ｃにローソク型の先鋭突起を示す。
【００６３】
次に、先鋭突起が形成された基板全面にスパッタリング法でＡｌ膜を形成した。真空蒸着法と違い、スパッタリング法を用いることで、Ａｌは突起の垂直な面にも平坦部と同じ厚さで形成された。突起の間隔を適当に離すことによってＡｌ膜が形成されても突起の状態が維持された。
【００６４】
その後、レジストのスピンコートを行った。レジストの粘性度と回転速度を制御することによって、突起の先端が突き出るように、レジストを所望の厚さにすることができた。レジストをポストベークした後、アルカリ水溶液で突起先端のＡｌを除去した。ここで、Ａｌ膜（金属電極）を所望の高さにするためにウエットエッチングを制御する必要がある。図１３に過剰にエッチングされた比較例を示す。
【００６５】
金属膜がＴｉ、Ｗ、Ｍｏなどであっても酸溶液などを用いることによって同様にエッチングすることができた。金属膜の下層がダイヤモンドという酸やアルカリに強い耐性をもつ材料であるために可能であった。
【００６６】
レジストを有機溶媒で除去し、純粋などで処理することにより、先端が先鋭であると共に周囲に金属電極が形成された突出部が得られた。図１４に完成した突出部を示す。
【００６７】
（実施例２）
金属イオン注入層を含む突出部の形成方法についての実施例を説明する。ダイヤモンド基板中に金属イオンを注入して導電層を形成した。金属イオン注入層は０．１μｍ〜数μｍの深度になるように調整した。表面はダイヤモンドの薄い層あるいは結晶の崩れたダイヤモンド層となった。
【００６８】
基板中に金属イオンを注入しても注入量が１０％以下であれば、実施例１と同じ方法を施すことにより先鋭突起を形成できた。図１５に金属イオン注入層を含む先鋭突起の例を示す。
【００６９】
さらに、実施例１と同じ方法で先鋭突起の周囲にＡｌ被覆部を形成した。図１６にＡｌ被覆部が形成された先鋭突起の例を示す。
【００７０】
図１９は、実施例２の電子放出素子の印加電圧（電極間隔：２００μｍ）−放出電流特性を示す。閾値電圧が５００Ｖ、すなわち平均の閾値電界強度が２．５Ｖ／μｍと非常に良い値が得られた。
【００７１】
（実施例３）
不純物半導体含有層を含む突出部の形成方法についての実施例を説明する。ホウ素やリンなどのドーパント元素を含むダイヤモンド膜をダイヤモンド基板上に合成した。表面はドーパント元素による導電層になった。ドープ層はＡｌ被覆部から露出する先端部の高さの制御が可能である０．１μｍ〜数μｍが適切である。もちろん、厚い方はどこまでも可能であるが、合成時間がかかるために適切な厚さが設定される。
【００７２】
ドーパント元素を含むダイヤモンドを形成してもドープ濃度が１０％以下であれば、実施例１と同じ方法を施すことにより先鋭突起を形成できた。図１７に不純物半導体含有層を含む先鋭突起の例を示す。
【００７３】
さらに、実施例１と同じ方法で先鋭突起の周囲にＡｌ被覆部を形成した。図１８にＡｌ被覆部が形成された先鋭突起の例を示す。
【００７４】
図２０は、エピボロンドープ層が形成された実施例３の電子放出素子の印加電圧（電極間隔：２００μｍ）−放出電流特性を示す。閾値電圧が７００Ｖ、すなわち平均の閾値電界強度が３．５Ｖ／μｍと非常に良い値が得られた。
【００７５】
（第６実施形態）
第６実施形態の電子放出素子６の構造を説明する。図１１は、電子放出素子６の縦断面図である（簡略化のために一個の突出部のみが示されている。）。電子放出素子６における基板２１、突出部２４及びカソード電極膜１５の構成は第２実施形態と同様である。
【００７６】
基板２１上には、順次、カソード電極膜１５、絶縁膜９６、第２電極膜９７が積層されている。カソード電極膜１５、絶縁膜９６及び第２電極膜９７は、それぞれ、柱状部２２と先鋭部２３との境界部付近まで延びている。
【００７７】
次に、電子放出素子６の作用・効果を説明する。電子放出素子６においても実施形態２におけると同様の作用・効果を得ることができる。さらに、第２電極膜９７を先鋭部２３及び導電層２２ｃにおける空乏層の厚さを制御するゲート電極として利用することができる。また、電子放出素子６は、第２電極膜９７をアノードとすることにより、カソードとアノードが極めて近接化された電子放出素子として適用することもできる。
【００７８】
次に、電子放出素子６の製造方法を説明する。図９及び１０は、電子放出素子６の製造工程を示す。
【００７９】
図９Ａに示される突出部２４が形成されたダイヤモンド基板上に、順次、第１金属膜、絶縁膜、第２金属膜が形成される。図９Ｂに第１金属膜、絶縁膜、第２金属膜が順次形成された様子を示す。
【００８０】
第２金属膜上にレジストを塗布し、レジストの粘性と回転数を制御することによって、柱状部２２と先鋭部２３の境界部付近から突出部２４が露出するようにレジスト膜９０を形成する。図９Ｃにレジスト膜９０が形成された様子を示す。
【００８１】
順次、第２金属膜、絶縁膜、第１金属膜をエッチングする。図１０Ａ、１０Ｂ、１０Ｃに、それぞれ第２金属膜、絶縁膜、第１金属膜がエッチングされた様子を示す。
【００８２】
レジスト膜９０を除去して電子放出素子６が完成する。
【００８３】
【発明の効果】
以上説明したように、本発明により、カソード電極膜から電子放出部への電子の供給が効率的な電子放出素子を提供することができる。
【図面の簡単な説明】
【図１】電子放出素子１の縦断面図である（簡略化のために一個の突出部のみが示されている。）。
【図２】電子放出素子２の縦断面図である（簡略化のために一個の突出部のみが示されている。）。
【図３】電子放出素子３の縦断面図である（簡略化のために一個の突出部のみが示されている。）。
【図４】電子放出素子４の縦断面図である（簡略化のために一個の突出部のみが示されている。）。
【図５】電子放出素子５の縦断面図である（簡略化のために一個の突出部のみが示されている。）。
【図６】電子放出素子５の製造工程を示す第１の図である。
【図７】電子放出素子５の製造工程を示す第２の図である。
【図８】電子放出素子５の製造工程を示す第３の図である。
【図９】電子放出素子６の製造工程を示す第１の図である。
【図１０】電子放出素子６の製造工程を示す第２の図である。
【図１１】電子放出素子６の縦断面図である（簡略化のために一個の突出部のみが示されている。）。
【図１２】実施例１の先鋭突起（Ａｌ被覆部の形成前）を示す。
【図１３】実施例１の先鋭突起が過剰にエッチングされた比較例を示す。
【図１４】実施例１の先鋭突起（Ａｌ被覆部の形成後）を示す。
【図１５】金属イオン注入層を含む先鋭突起の例（実施例２）を示す。
【図１６】実施例２の先鋭突起（Ａｌ被覆部の形成後）を示す。
【図１７】不純物半導体含有層を含む先鋭突起（実施例３）の例を示す。
【図１８】実施例３の先鋭突起（Ａｌ被覆部の形成後）を示す。
【図１９】実施例２の電子放出素子の印加電圧（電極間隔：２００μｍ）−放出電流特性を示す。
【図２０】実施例３の電子放出素子の印加電圧（電極間隔：２００μｍ）−放出電流特性を示す。
【符号の説明】
１、２、３、４、５、６…電子放出素子、１１、２１、４１…基板、１２、２２、４２…柱状部、１３、２３、４３…先鋭部、１４、２４、４４…突出部、２２ｃ、４２ｃ…導電層、２２ｉ、４２ｉ…絶縁層、１５、３５、５５…カソード電極膜、１５ａ、３５ａ、５５ａ…エミッタ電極部、３５ｃ、５５ｃ…先端傾斜電極部、５７…第２カソード電極膜、９６…　　絶縁膜、９７…第２電極膜、７０、８０、９０…レジスト膜。
【図１】
2004119018.tif 000003
【図２】
2004119018.tif 000004
【図３】
2004119018.tif 000005
【図４】
2004119018.tif 000006
【図５】
2004119018.tif 000007
【図６】
2004119018.tif 000008
【図７】
2004119018.tif 000009
【図８】
2004119018.tif 000010
【図９】
2004119018.tif 000011
【図１０】
2004119018.tif 000012
【図１１】
2004119018.tif 000013
【図１２】
2004119018.tif 000014
【図１３】
2004119018.tif 000015
【図１４】
2004119018.tif 000016
【図１５】
2004119018.tif 000017
【図１６】
2004119018.tif 000018
【図１７】
2004119018.tif 000019
【図１８】
2004119018.tif 000020
【図１９】
2004119018.tif 000021
【図２０】
2004119018.tif 000022