(57)【要約】【課題】低ゲート電圧および高ゲート電圧の両領域においての高精度な動作解析を可能にする、回路シミュレーション用のモデルパラメータ抽出装置および方法を提供する。【解決手段】回路シミュレーションに用いるモデルパラメータを抽出するモデルパラメータ抽出方法であって、抽出対象となるトランジスタを、異なる特性を有する複数のトランジスタが並列接続された等価回路に仮想的に置き換える等価回路形成工程と、各複数のトランジスタごとのモデル関数の和を、抽出対象となるトランジスタの実測特性にを合わせ込んでモデルパラメータを抽出する抽出工程とを備える。【選択図】図１
2004119633.tif 000002
【特許請求の範囲】
【請求項１】
回路シミュレーションに用いるモデルパラメータを抽出するモデルパラメータ抽出方法であって、
抽出対象となるトランジスタを、異なる特性を有する複数のトランジスタが並列接続された等価回路に仮想的に置き換える等価回路形成工程と、
前記各複数のトランジスタごとのモデル関数の和を、前記抽出対象となるトランジスタの実測特性に合わせ込んでモデルパラメータを抽出する抽出工程とを備えたことを特徴とするモデルパラメータ抽出方法。
【請求項２】
回路シミュレーションに用いるモデルパラメータを抽出するモデルパラメータ抽出方法であって、
抽出対象となるトランジスタを、異なる特性を有する複数のトランジスタが並列接続された回路に仮想的に置き換える等価回路形成工程と、
前記抽出対象となるトランジスタの実測特性をトランジスタ特性とする特性入力工程と、
前記トランジスタ特性に前記抽出対象となるトランジスタのモデル関数を合わせ込んでモデルパラメータを抽出し、前記モデルパラメータを、モデルパラメータセットとして保存する抽出工程と、
前記抽出工程で抽出したモデルパラメータと前記複数のトランジスタの内の１つのトランジスタに関するデータから前記１つのトランジスタの特性を求める分割トランジスタ特性計算工程と、
前記トランジスタ特性と、前記分割トランジスタ特性計算工程で求めた前記１つのトランジスタの特性との差を、前記トランジスタ特性とする特性差計算工程とを備え、
前記抽出工程と前記分割トランジスタ特性計算工程と前記特性差計算工程とを繰り返し行い、繰り返すごとに前記分割トランジスタ特性計算工程は、前記複数のトランジスタの中の、異なるトランジスタの特性を求め、
前記分割トランジスタ特性計算工程において、前記分割トランジスタ特性計算工程を行なった回数が、前記複数のトランジスタの総数よりも大きくなった場合は終了となることを特徴とするモデルパラメータ抽出方法。
【請求項３】
前記等価回路形成工程は、前記抽出対象となるトランジスタを、チャネル幅方向に分割することで、複数のトランジスタの並列接続回路に仮想的に置き換える請求項１または請求項２に記載のモデルパラメータ抽出方法。
【請求項４】
前記等価回路形成工程は、前記抽出対象となるトランジスタにおけるチャネル幅方向の不純物濃度分布を階段状に近似し、近似された不純物濃度に応じて、前記抽出対象となるトランジスタをチャネル幅方向に分割し、複数の前記分割したトランジスタがお互いに、チャネル幅方向の不純物濃度が等しい場合には１つに統合して、複数のトランジスタの並列接続回路に仮想的に置き換える請求項１または請求項２に記載のモデルパラメータ抽出方法。
【請求項５】
回路シミュレーションに用いるモデルパラメータを抽出するモデルパラメータ抽出装置であって、
抽出対象となるトランジスタの実測特性、および前記抽出対象となるトランジスタにおけるチャネル幅方向の不純物濃度分布が入力される特性入力部と、
抽出対象となるトランジスタを、異なる特性を有する複数のトランジスタが並列接続された回路に仮想的に置き換え、前記各複数のトランジスタごとのモデル関数の和を、前記抽出対象となるトランジスタの実測特性に合わせ込んでモデルパラメータを抽出するモデルパラメータ抽出部と、
前記抽出されたモデルパラメータを出力するモデルパラメータ出力部とを備えたことを特徴とするモデルパラメータ抽出装置。
【請求項６】
回路シミュレーションに用いるモデルパラメータを抽出するモデルパラメータ抽出装置であって、
抽出対象となるトランジスタの実測特性、および前記抽出対象となるトランジスタにおけるチャネル幅方向の不純物濃度分布が入力される特性入力部と、
モデルパラメータを抽出するモデルパラメータ抽出部と、
前記抽出されたモデルパラメータをモデルパラメータセットとして保存する記憶部と、
前記抽出されたモデルパラメータを出力するモデルパラメータ出力部とを備え、
前記モデルパラメータ抽出部は、抽出対象となるトランジスタを、異なる特性を有する複数のトランジスタが並列接続された回路に仮想的に置き換える等価回路形成手段と、
前記抽出対象となるトランジスタの実測特性をトランジスタ特性とする特性入力手段と、
前記トランジスタ特性に前記抽出対象となるトランジスタのモデル関数を合わせ込んでモデルパラメータを抽出し、抽出された前記モデルパラメータを、前記モデルパラメータセットとして前記記憶部に保存する抽出手段と、
前記抽出したモデルパラメータと前記複数のトランジスタの内のいずれか１つのトランジスタに関するデータから前記１つのトランジスタの特性を求める分割トランジスタ特性計算手段と、
前記トランジスタ特性と、前記１つのトランジスタの特性との特性差を、前記トランジスタ特性とする特性差計算手段とを有することを特徴とするモデルパラメータ抽出装置。
【請求項７】
前記抽出対象となるトランジスタにおける前記不純物濃度分布を階段状に近似し、近似された不純物濃度に応じて、前記抽出対象となるトランジスタをチャネル幅方向に分割し、複数の前記分割したトランジスタがお互いに、チャネル幅方向の不純物濃度が等しい場合には１つに統合して、前記抽出対象となるトランジスタを前記複数のトランジスタの並列接続回路に仮想的に置き換える請求項５または請求項６に記載のモデルパラメータ抽出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は回路シミュレーションに必要な、半導体素子の電気特性を記述しているモデルパラメータを抽出する、回路シミュレーション用モデルパラメータ抽出方法および装置に関するものである。
【０００２】
【従来の技術】
回路シミュレーション装置を用いると、設計した回路の動作解析を、実際に回路を作成せずにシミュレーションすることができる。そのため、効率よく設計作業を行なうことが可能であり、設計時間の短縮化や低コスト化を図ることができる。回路シミュレーション装置は、入力記述解析部と回路行列生成部と回路行列解析部と出力部とにより構成される。回路シミュレーション装置においては、入力記述解析部により解析された回路構成あるいは解析種類に応じて、回路行列生成部において回路行列方程式（関数）が作成され、この回路行列方程式を回路行列解析部において解くことにより、回路の動作解析が行われる。
【０００３】
この回路行列方程式を作成するためには、トランジスタ等の各半導体素子の特性が必要である。各素子ごとに、その特性をモデル化した特性式（モデル関数）が作成されている。現状のトランジスタのモデル関数としては、ＢＳＩＭ３、ＢＳＩＭ４（Ｂｅｒｋｅｌｅｙ　Ｓｈｏｒｔ　ＩＧＦＥＴ　Ｍｏｄｅｌ，Ｖｅｒｓｉｏｎ−３，４）などが主に用いられている。
【０００４】
このようなモデル関数における、各パラメータ（モデルパラメータ）は、実測による実際の素子特性に合うように、最適化されて決定される。つまり、測定により求めた各素子の実特性をモデル関数に当てはめて、モデル関数が実特性を満たすように、最適なモデルパラメータを決定する。このように、モデル関数が実特性を満たすように最適化することを、実特性にモデル関数を合わせ込むという。
【０００５】
従来のモデルパラメータ抽出方法は素子の実測特性に対して単一のモデルパラメータを使ってモデル関数を合わせ込んでいる（例えば、特許文献１参照）。
【０００６】
従来のモデルパラメータ抽出方法について図１１を用いて説明する。抽出対象となるＭＯＳ型トランジスタのＩｄ−Ｖｇ特性（ドレイン電流−ゲート電圧特性）およびＩｄ−Ｖｄ特性（ドレイン電流−ドレイン電圧特性）の実測によるデータである実測特性１０１に、あらかじめ用意されているＭＯＳ型のトランジスタのモデル関数を合わせ込み、最適となるモデルパラメータ１０３を決定し抽出する（ステップＳ１０２）。
【０００７】
抽出されたモデルパラメータが実際の素子特性をいかに高精度に記述しているかで、回路シミュレーションの解析精度が決定される。つまり、より高精度に素子特性を示した素子モデルを得ることが、回路シミュレーションの解析精度に影響する。
【０００８】
【特許文献１】
特開２０００−３２２４５６号公報
【０００９】
【発明が解決しようとする課題】
ところで、近年のＣＭＯＳ型ＬＳＩの低消費電力化に伴い、特にＭＯＳ・Ｔｒの低ゲート電圧領域における回路シミュレーションの精度、特にしきい値（以下、Ｖｔｈという）近傍のシミュレーション精度が重要になってきている。また低消費電力のＬＳＩでも従来のＬＳＩと同様に高ゲート電圧領域における精度が必要とされる。このため、回路シミュレーションにおいて、低ゲート電圧領域と高ゲート電圧領域の両領域における素子特性を高精度に記述するモデルパラメータが必要とされる。
【００１０】
しかし、従来のモデルパラメータ抽出方法で抽出したモデルパラメータは、トランジスタの低ゲート電圧領域と高ゲート電圧領域の特性を単一のモデルパラメータで記述することしかできない。これは、モデル関数（ＢＳＩＭ３等）の性能が不十分なためである。それにより、回路シミュレーションにおいて高ゲート電圧領域では充分な精度を得られるが、低ゲート電圧領域では充分な精度を得ることができない。特にトランジスタがハンプ特性を有する場合、低ゲート電圧領域におけるシミュレーション精度は極端に低下し、Ｖｔｈ誤差が１００ｍＶを超えるケースも見られる。
【００１１】
このため、従来のモデルパラメータ抽出方法で抽出したモデルパラメータを用いた回路シミュレーションでは、低ゲート電圧動作と高ゲート電圧動作との両方が同時に生じるような回路に対しては、高精度な解析ができない。
【００１２】
図１２は、従来の抽出方法で抽出したモデルパラメータによる回路シミュレーション結果と実測値との比較を示す特性図であり、ドレイン電圧一定でのドレイン電流とゲート・ソース間電圧の関係を示している。４１は実測による素子特性であり、４２はモデルパラメータを用いて、回路シミュレーションにより求めた素子特性である。
【００１３】
図１３は、従来の抽出方法で抽出したモデルパラメータによる回路シミュレーション結果と実測値との比較を示す特性図であり、低ゲート電圧でのドレイン電流とドレイン・ソース間電圧との関係を示している。４３は実測の素子特性であり、４４はモデルパラメータを用いて、回路シミュレーションにより求めた素子特性である。
【００１４】
図１４は、従来の抽出方法で抽出したモデルパラメータによる回路シミュレーション結果と実測値との比較を示す特性図であり、高ゲート電圧でのドレイン電流とドレイン・ソース間電圧との関係を示している。４５は実測の素子特性であり、４６はモデルパラメータを用いて、回路シミュレーションにより求めた素子特性である。
【００１５】
高ゲート電圧領域での関係を示す図１４では、実測素子特性４５とシミュレーション素子特性４６が略一致している。これより、従来のモデルパラメータ抽出方法で、充分な精度が得られていることがわかる。しかし、図１３に示す低ゲート電圧領域では、実測の素子特性４３とシミュレーション素子特性４４とは、一致していない。これより、充分な精度を得る事ができていないことがわかる。また、図１２に示すように、ゲート電圧ＶｇｓがＶｔｈ近傍のときは、ドレイン電流の精度が特に悪くなっている。
【００１６】
このように、従来のモデルパラメータ抽出方法で抽出されたモデルパラメータを用いて行った回路シミュレーションでは、低ゲート電圧動作における精度が低いため、低ゲート電圧動作および高ゲート電圧動作の両方が同時に生じるような回路に対しては、高精度な解析を行うことができない。
【００１７】
本発明は、上述の問題に鑑みなされたもので、低ゲート電圧および高ゲート電圧の両領域においての高精度な動作解析を可能にする、回路シミュレーション用のモデルパラメータ抽出方法および装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明のモデルパラメータ抽出方法は、回路シミュレーションに用いるモデルパラメータを抽出するモデルパラメータ抽出方法であって、抽出対象となるトランジスタを、異なる特性を有する複数のトランジスタが並列接続された等価回路に仮想的に置き換える等価回路形成工程と、前記各複数のトランジスタごとのモデル関数の和を、前記抽出対象となるトランジスタの実測特性に合わせ込んでモデルパラメータを抽出する抽出工程とを備えている。それにより、モデル関数の自由度を向上させることができ、高ゲート電圧および低ゲート電圧の両方において、抽出対象のトランジスタ特性を高精度に記述できるモデルパラメータの抽出が可能となる。そのため、高精度の回路シミュレーションを行なうことができる。
【００１９】
また、本発明の他のモデルパラメータ抽出方法は、回路シミュレーションに用いるモデルパラメータを抽出するモデルパラメータ抽出方法であって、抽出対象となるトランジスタを、異なる特性を有する複数のトランジスタが並列接続された回路に仮想的に置き換える等価回路形成工程と、前記抽出対象となるトランジスタの実測特性をトランジスタ特性とする特性入力工程と、前記トランジスタ特性に前記抽出対象となるトランジスタのモデル関数を合わせ込んでモデルパラメータを抽出し、前記モデルパラメータを、モデルパラメータセットとして保存する抽出工程と、前記抽出工程で抽出したモデルパラメータと前記複数のトランジスタの内の１つのトランジスタに関するデータから前記１つのトランジスタの特性を求める分割トランジスタ特性計算工程と、前記トランジスタ特性と、前記分割トランジスタ特性計算工程で求めた前記１つのトランジスタの特性との差を、前記トランジスタ特性とする特性差計算工程とを備え、前記抽出工程と前記分割トランジスタ特性計算工程と前記特性差計算工程とを繰り返し行い、繰り返すごとに前記分割トランジスタ特性計算工程は、前記複数のトランジスタの中の、異なるトランジスタの特性を求め、前記分割トランジスタ特性計算工程において、前記分割トランジスタ特性計算工程を行なった回数が、前記複数のトランジスタの総数よりも大きくなった場合は終了となる。それにより、分割したトランジスタの素子特性を１つずつ用いてモデルパラメータを抽出するので抽出が容易である。
【００２０】
また、好ましくは、前記等価回路形成工程は、前記抽出対象となるトランジスタを、チャネル幅方向に分割することで、複数のトランジスタの並列接続回路に仮想的に置き換えている。それにより、素子特性が高精度に記述されたモデルパラメータを抽出することができる。
【００２１】
また、好ましくは、前記等価回路形成工程は、前記抽出対象となるトランジスタにおけるチャネル幅方向の不純物濃度分布を階段状に近似し、近似された不純物濃度に応じて、前記抽出対象となるトランジスタをチャネル幅方向に分割し、複数の前記分割したトランジスタがお互いに、チャネル幅方向の不純物濃度が等しい場合には１つに統合して、複数のトランジスタの並列接続回路に仮想的に置き換えている。それにより、トランジスタを容易に等価回路に変換できる上、分割したトランジスタの数は少なくできる。そのため、作業時間を短縮できる上、抽出されるモデルパラメータは、素子特性が高精度に記述されている。
【００２２】
本発明のモデルパラメータ抽出装置は、回路シミュレーションに用いるモデルパラメータを抽出するモデルパラメータ抽出装置であって、抽出対象となるトランジスタの実測特性、および前記抽出対象となるトランジスタにおけるチャネル幅方向の不純物濃度分布が入力される特性入力部と、抽出対象となるトランジスタを、異なる特性を有する複数のトランジスタが並列接続された回路に仮想的に置き換え、前記各複数のトランジスタごとのモデル関数の和を、前記抽出対象となるトランジスタの実測特性に合わせ込んでモデルパラメータを抽出するモデルパラメータ抽出部と、前記抽出されたモデルパラメータを出力するモデルパラメータ出力部とを備えている。それにより、モデル関数の自由度を向上させることができ、高ゲート電圧および低ゲート電圧の両方において、抽出対象のトランジスタ特性を高精度に記述できるモデルパラメータの抽出が可能となる。そのため、高精度の回路シミュレーションを行なうことができる。
【００２３】
本発明の他のモデルパラメータ抽出装置は、回路シミュレーションに用いるモデルパラメータを抽出するモデルパラメータ抽出装置であって、抽出対象となるトランジスタの実測特性、および前記抽出対象となるトランジスタにおけるチャネル幅方向の不純物濃度分布が入力される特性入力部と、モデルパラメータを抽出するモデルパラメータ抽出部と、前記抽出されたモデルパラメータをモデルパラメータセットとして保存する記憶部と、前記抽出されたモデルパラメータを出力するモデルパラメータ出力部とを備え、前記モデルパラメータ抽出部は、抽出対象となるトランジスタを、異なる特性を有する複数のトランジスタが並列接続された回路に仮想的に置き換える等価回路形成手段と、前記抽出対象となるトランジスタの実測特性をトランジスタ特性とする特性入力手段と、前記トランジスタ特性に前記抽出対象となるトランジスタのモデル関数を合わせ込んでモデルパラメータを抽出し、抽出された前記モデルパラメータを、前記モデルパラメータセットとして前記記憶部に保存する抽出手段と、前記抽出したモデルパラメータと前記複数のトランジスタの内のいずれか１つのトランジスタに関するデータから前記１つのトランジスタの特性を求める分割トランジスタ特性計算手段と、前記トランジスタ特性と、前記１つのトランジスタの特性との特性差を、前記トランジスタ特性とする特性差計算手段とを有する構成である。
【００２４】
それにより、分割したトランジスタの素子特性を１つずつ用いてモデルパラメータを抽出するので抽出が容易である。
【００２５】
また、好ましくは、前記抽出対象となるトランジスタにおける前記不純物濃度分布を階段状に近似し、近似された不純物濃度に応じて、前記抽出対象となるトランジスタをチャネル幅方向に分割し、複数の前記分割したトランジスタがお互いに、チャネル幅方向の不純物濃度が等しい場合には１つに統合して、前記抽出対象となるトランジスタを前記複数のトランジスタの並列接続回路に仮想的に置き換える。それにより、トランジスタを容易に等価回路に変換できる上、分割したトランジスタの数は少なくできる。そのため、作業時間を短縮できる上、抽出されるモデルパラメータは、素子特性が高精度に記述がされている。
【００２６】
【発明の実施の形態】
（実施の形態１）
本発明の実施の形態１に係るモデルパラメータ抽出方法について、図面を参照しながら説明する。図１は実施の形態１に係るモデルパラメータ抽出方法を示すフローチャートである。
【００２７】
実施の形態１に係るモデルパラメータ抽出方法は、抽出対象である１つのトランジスタを、チャネル幅方向の不純物濃度分布に基づいて分割して異なる特性を持つ複数のトランジスタが並列接続されていると考え、その並列接続等価回路のモデル関数を、トランジスタの実測特性に合わせ込むことで最適化されたモデルパラメータを抽出する方法である。
【００２８】
なお、モデル関数とは素子特性をモデル化した特性式であり、合わせ込むとは、モデル関数が実測特性を満たすように、モデル関数のモデルパラメータを最適化することである。
【００２９】
まず、抽出対象となるＭＯＳ型のトランジスタのＩｄ−Ｖｇ特性（ドレイン電流−ゲート電流特性）およびＩｄ−Ｖｄ特性（ドレイン電流−ドレイン電圧特性）の実測によるデータである実測特性１を用意する。
【００３０】
一方、それ以外の実測データとして、トランジスタのチャネル基板表面の幅方向（チャネル幅方向）の基板表面（深さ数ｎｍ）の不純物濃度分布２を用意する。
【００３１】
抽出対象となるトランジスタを、不純物濃度分布２をもとに、複数のトランジスタに分割して並列接続回路とする方法ついて図２を用いて説明する。図２（ａ）は、ＭＯＳ型のトランジスタ２９のチャネル幅方向の断面図である。Ｐ型基板１４上に、ＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）によってＣＶＤ酸化膜１５が形成され、１８はゲート酸化膜である。さらに、その上にはゲート電極１９が形成されている。
【００３２】
トランジスタ２９のチャネル幅は、Ｗであり、実効チャネル幅Ｗｅｆｆは、Ｗｅｆｆ＝Ｗ−２・ΔＷである。Ｐ型基板１４は、不純物濃度が一定ではなく、位置ｂと位置ｃとの間にある領域１６と、位置ａと位置ｂとの間および位置ｃと位置ｄとの間にある領域１７とでは不純物濃度分布が異なっている。
【００３３】
図２（ｂ）は、図２（ａ）に示している断面での不純物濃度分布を示している。領域１６の不純物濃度はＰ１でほぼ一定であるが、領域１７の不純物濃度は、Ｐ１とＰ２の間で連続的に変化している。ただし、Ｐ１＞Ｐ２である。
【００３４】
連続的に変化している不純物濃度分布２を、階段状に近似する（ステップＳ１２）。図２（ｃ）は、階段状に近似された不純物濃度分布を示している。この近似の方法は、例えば、トランジスタ２９のチャネル幅方向の基板表面不純物分布（図２（ｂ））より、チャネル幅方向に不純物濃度を微分し、傾きがゼロになる点を求める。傾きがゼロになる箇所の端点（位置ｂ、位置ｃ）とチャネル端（位置ａ、位置ｄ）との中点をそれぞれ位置ｅと位置ｆとする。これら位置ｅと位置ｆとを境界点とし、位置ｅおよび位置ｆに対して外側に当たる領域の不純物濃度をＰ２とし、内側に当たる領域の不純物濃度をＰ１とする。
【００３５】
次に、不純物濃度によって、トランジスタ２９を分割して、並列接続等価回路を仮想する。つまり、位置ａと位置ｅの間のチャネル幅がＷ２の領域と、位置ｅと位置ｆの間のチャネル幅がＷ１の領域と、位置ｆと位置ｄの間のチャネル幅がＷ３の領域との３つに分けて、それぞれを単一のトランジスタと仮想する。また、同一の不純物濃度を持つ領域があれば、それらは統合して、１つのトランジスタとする（ステップＳ１３）。具体的には、位置ａと位置ｅの間のチャネル幅がＷ２の領域と、位置ｆと位置ｄの間のチャネル幅がＷ３の領域は同一の不純物濃度Ｐ２であるので、Ｗ２＋Ｗ３のチャネル幅を有する１つのトランジスタ３０と、位置ｅと位置ｆの間のチャネル幅がＷ１の領域は、同一の不純物濃度Ｐ１であるので、Ｗ１のチャネル幅を有する１つのトランジスタ３１を仮想する。なお、分割前のトランジスタ２９の実効チャネル幅Ｗｅｆｆは、チャネル幅Ｗを用いて、Ｗｅｆｆ＝Ｗ−２×ΔＷ＝Ｗ１＋Ｗ２＋Ｗ３として表わすことができる。
【００３６】
上述したように、トランジスタ２９は、図３に示すように、不純物濃度がＰ１のＭＯＳ型のトランジスタ３０と不純物濃度がＰ２のＭＯＳ型のトランジスタ３１とが並列接続された等価回路で表わされる。これら２つのトランジスタ３０、３１の並列接続回路の特性データである分割後の各トランジスタのデータ４をもとにモデルパラメータを抽出する。
【００３７】
各トランジスタ３０、３１は並列接続されているので、分割後の各トランジスタごとのデータ４（各トランジスタの実効チャネル幅、不純物濃度、分割数などを含む）をもとにして作成した各トランジスタごとのモデル関数の和を、実測特性１に合わせ込んで、複数のモデルパラメータを抽出する（ステップＳ１１）。それら複数のモデルパラメータの集まりをモデルパラメータセット３とする。
【００３８】
実施の形態１に係るモデルパラメータ抽出装置について、図４を用いて説明する。図４は、実施の形態１に係るモデルパラメータの抽出装置のブロック図である。実測特性１と不純物濃度分布２が特性入力部５に入力されると、それらのデータをもとに、モデルパラメータ抽出部６では、上述したモデルパラメータ抽出方法を用いてモデルパラメータを抽出する。すなわち、モデルパラメータ抽出部６は、不純物濃度分布２を階段状に近似し、近似された不純物濃度に応じて、トランジスタ２９をチャネル幅方向に分割し、不純物濃度が等しい場合には１つのトランジスタとし、トランジスタ２９をトランジスタ３０とトランジスタ３１とからなる並列接続回路に仮想的に置き換え、トランジスタ３０、３１ごとのモデル関数の和を、実測特性１に合わせ込んでモデルパラメータを抽出し、モデルパラメータ出力部７から出力する。モデルパラメータセット３は、それらモデルパラメータからなる。
【００３９】
実施の形態１のモデルパラメータ抽出装置は、例えば、ワークステーション等のコンピュータシステムで構成することが可能であり、実測特性１および不純物濃度分布２を記憶させた記憶媒体を記憶媒体読み取り部（特性入力部５）で読み取り、ＣＰＵ（モデルパラメータ抽出部６）で抽出方法のプログラムを実行し、抽出されたモデルパラメータをディスプレイ装置（モデルパラメータ出力部７）で表示する構成とすればよい。
【００４０】
以上のように、実施の形態１のモデルパラメータ抽出方法および装置は、抽出対象となるＭＯＳ型のトランジスタのチャネル幅方向の不純物濃度分布を近似して、ＭＯＳ型のトランジスタをチャネル幅方向に分割した、複数の異なる特性を持つＭＯＳ型のトランジスタの並列接続回路として扱うことで、モデル関数の自由度を向上させ、低電圧であっても高電圧であっても高精度なモデルパラメータを抽出することができ、回路シミュレーションの精度を向上させることができる。
【００４１】
なお、ＭＯＳ型のトランジスタはＮチャネルトランジスタで説明したが、Ｐチャネルトランジスタであっても同様の効果が得られ、各半導体材料のＮ型とＰ型とが入れ替わるだけである。
【００４２】
（実施の形態２）
本発明の実施の形態２に係るモデルパラメータ抽出方法について、図面を参照しながら説明する。図５は実施の形態２に係るモデルパラメータ抽出方法を示すフローチャートである。
【００４３】
実施の形態２に係るモデルパラメータ抽出方法は、実施の形態１の抽出方法と同様に、ＭＯＳ型のトランジスタを、異なる特性のトランジスタの並列接続回路に置き換えて、その並列接続回路よりモデルパラメータを最適化して抽出する方法である。しかし、異なる特性のトランジスタの各モデル関数の和を、実測特性に合わせ込むことで抽出するのではなく、抽出対象のトランジスタの特性から、順次、並列接続回路における各トランジスタの特性を引いた特性を用いて、単一のモデルパラメータを最適化する方法である。
【００４４】
まず、抽出対象となるＭＯＳ型のトランジスタのＩｄ−Ｖｇ特性（ドレイン電流−ゲート電流特性）およびＩｄ−Ｖｄ特性（ドレイン電流−ドレイン電圧特性）の実測によるデータである実測特性１を用意する。
【００４５】
一方、実施の形態１と同様にして、抽出対象のトランジスタ２９を並列接続等価回路に置き換えておき、それらの分割された各トランジスタ３０、３１のデータ４をあらかじめ用意してある。
【００４６】
実測特性１をトランジスタ特性８とし、トランジスタ特性８を用いてモデルパラメータ抽出を行なう（ステップＳ２１）。このときの抽出は、従来と同様に、トランジスタ２９のモデル関数を、実測特性１であるトランジスタ特性８に合わせ込むことで、モデルパラメータを最適化し抽出する。なお、トランジスタ特性８は、初期値は実測特性１であるが、随時変化していく。抽出されたモデルパラメータ９は、モデルパラメータセット３に格納される。
【００４７】
ステップＳ２２では、その回数をカウントしていて、カウンタ数と分割された各トランジスタの総数とを比べて、サイクル数がトランジスタの数と等しければ終了とし、それ以外は、ステップＳ２３に進む。この場合は、トランジスタが２つで、カウント数が初期値の０なので、ステップＳ２３に進む。
【００４８】
次に、分割後の各トランジスタのデータ４の内の１つのトランジスタ、例えば、トランジスタ３０に関するデータを用いて、先ほど抽出したモデルパラメータ９よりトランジスタ３０の特性を計算する（ステップＳ２３）。
【００４９】
具体的には、モデルパラメータ９を用いてモデル関数より、トランジスタ３０のＩｄ−Ｖｇ特性（ドレイン電流−ゲート電流特性）およびＩｄ−Ｖｄ特性（ドレイン電流−ドレイン電圧特性）である分割トランジスタ特性１０を求める。次に、トランジスタ特性８から分割トランジスタ特性１０を引き、その特性差をトランジスタ特性８とする（ステップＳ２４）。
【００５０】
ステップＳ２４の次に、再び、ステップＳ２１に戻り、トランジスタ特性８をもとにモデルパラメータ９の抽出を行ない、モデルパラメータセット３に格納する。ステップＳ２２で、カウントは１であり、分割したトランジスタの数は２つなので、ステップＳ２３に進み、モデルパラメータ９を使って、先ほどとは別のトランジスタ３１の特性（分割トランジスタ特性１０）を求め、ステップＳ２４で、トランジスタ特性８から分割トランジスタ特性１０を引き、その結果をトランジスタ特性８とする（ステップＳ２４）。
【００５１】
再び、ステップＳ２１に戻り、特性差であるトランジスタ特性８に、トランジスタ２９のモデル関数を合わせ込んで、モデルパラメータ９の抽出を行ない、モデルパラメータセット３に格納する。
【００５２】
ステップＳ２２でカウント数は１なので、ステップＳ２３で、前回用いていないトランジスタ３１の特性を計算し、その特性をトランジスタ特性８から引いて、その特性差をトランジスタ特性８とし、ステップＳ２１に戻る。その後、ステップＳ２２で、カウント数が２なので終了となる。
【００５３】
各特性を図６を用いて説明する。図６はドレイン電流のゲート電圧依存性を表わしている。図６（ａ）は、ドレイン電流をｌｏｇスケールとして図示した特性図で、図６（ｂ）は、両軸とも線形として図示した特性図である。３８は実測特性であり、３９はモデルパラメータ抽出手段３で得られたモデルパラメータ９を用いて計算されたトランジスタ３０の素子特性、４０は実測特性３８から分割トランジスタ特性３９を引き算して得られた特性（トランジスタ３１の素子特性）であり、この特性が次のトランジスタ特性８になる。
【００５４】
このように、抽出対象であるトランジスタ２９の等価回路として構成された、トランジスタ３０とトランジスタ３１との並列接続回路の各トランジスタごとの分割トランジスタ特性１０を用いて各モデルパラメータ９が抽出され、モデルパラメータセット３を形成している。このようにして求めた、精度の高いモデルパラメータにより、高精度の回路シミュレートを行なうことができる。
【００５５】
実施の形態２にかかるモデルパラメータ抽出装置について、図７を用いて説明する。図７は、実施の形態２に係るモデルパラメータの抽出装置のブロック図である。実測特性１と不純物濃度分布２が特性入力部５に入力されると、それらのデータをもとに、モデルパラメータ抽出部６では、上述したモデルパラメータ抽出方法を用いてモデルパラメータを抽出する。すなわち、モデルパラメータ抽出部６は、トランジスタ２９をトランジスタ３０とトランジスタ３１とからなる並列接続回路に仮想的に置き換えてトランジスタ３０、３１のデータを用意し、トランジスタ２９の実測特性１にモデル関数を合わせ込んでモデルパラメータ９を抽出して、記憶部１１にモデルパラメータセット３として格納する。モデルパラメータ９より、トランジスタ３０の特性である分割トランジスタ特性１０を求め、トランジスタ特性８から分割トランジスタ特性１０を引き算し、その特性差をトランジスタ特性８として、再びモデルパラメータ９を求め、モデルパラメータセット３に格納する。
【００５６】
次に、モデルパラメータ９より、トランジスタ３１の特性である分割トランジスタ特性１０を求め、トランジスタ特性８から分割トランジスタ特性１０を引き算しその特性差をトランジスタ特性８として、再びモデルパラメータ９を求め、モデルパラメータセット３に格納する。このようにして、並列接続回路のすべてのトランジスタの特性について、モデルパラメータ９を抽出する。
【００５７】
また、抽出されたモデルパラメータ９は、順次、モデルパラメータ出力部７から出力されている。
【００５８】
実施の形態２のモデルパラメータ抽出装置は、例えば、ワークステーション等のコンピュータシステムで構成することが可能であり、実測特性１および不純物濃度分布２を記憶させた記憶媒体を記憶媒体読み取り部（特性入力部５）で読み取り、ＣＰＵ（モデルパラメータ抽出部６）で抽出方法のプログラムを実行し、抽出されたモデルパラメータ９をディスプレイ装置（モデルパラメータ出力部７）で表示し、モデルパラメータ９は、モデルパラメータセット３としてハードディスク（記憶部１１）に保存する構成としてもよい。
【００５９】
図８は実施の形態２に係る抽出装置で抽出したドレイン電圧一定でのドレイン電流のゲート電圧依存性を示している。３２は実測の素子特性で、３３はモデルパラメータ抽出装置で得られたモデルパラメータセットをもとに計算した素子特性を示したものである。
【００６０】
図９は実施の形態２に係る抽出装置で抽出した低ゲート電圧領域におけるドレイン電流とドレイン電圧の関係を示している。３４は実測の素子特性で、３５はモデルパラメータ抽出装置で得られたモデルパラメータセット３をもとに計算した素子特性を示したものである。
【００６１】
図１０は実施の形態２に係る抽出装置で抽出した高ゲート電圧領域におけるドレイン電流とドレイン電圧の関係を示している。３６は実測の素子特性で、３７はモデルパラメータ抽出装置で得られたモデルパラメータセット３をもとに計算した素子特性を示したものである。
【００６２】
図８、図９、図１０に示すように実測の素子特性とモデルパラメータ抽出装置によって抽出したモデルパラメータセットをもとに計算した素子特性がほぼ一致していることがわかる。したがって、実施の形態２のモデルパラメータ抽出方法および装置を用いることで、回路シミュレーションにおいて、低ゲート電圧条件においても高精度な解析を行うことが可能である。特にハンプ特性が強い素子においてもモデルパラメータ抽出回路によれば、Ｖｔｈ精度を±１００ｍＶから±１０ｍＶまで、Ｖｔｈ近傍のｇｍ精度を±６０％から±１０％まで向上可能なことがわかった。
【００６３】
実施の形態２のモデルパラメータ抽出方法および装置では、抽出対象のＭＯＳ型のトランジスタの特性から並列接続回路のＭＯＳ型のトランジスタの特性を、順次引き算した特性を用いてモデルパラメータを抽出していく。つまり、複数のトランジスタのモデル関数を同時に合わせ込むことでモデルパラメータを抽出するのではなく、分割した各トランジスタごとに、モデルパラメータを抽出しているので、モデルパラメータを最適化することが容易である。したがって、回路シミュレーションにおける精度向上が望めるモデルパラメータを抽出することができる。
【００６４】
なお、実施の形態１および２において、モデルパラメータを抽出する素子として、バイポーラトランジスタであっても同様の方法で、抽出することができる。
【００６５】
【発明の効果】
本発明によれば、回路シミュレーション上にてトランジスタの電流特性を低ゲート電圧から高ゲート電圧まで高精度に素子特性に記述できるモデルパラメータセットが抽出可能となる。それにより、回路シミュレーションの高精度解析が可能になる。
【図面の簡単な説明】
【図１】実施の形態１に係るモデルパラメータ抽出方法を示すフローチャート
【図２】本発明のＭＯＳ型のトランジスタの分割を説明する図であって、図２（ａ）はチャネル幅方向の断面図であり、図２（ｂ）は図２（ａ）に示している断面での不純物濃度分布図であり、図２（ｃ）は階段状に近似された不純物濃度分布図
【図３】トランジスタの等価並列接続回路の回路図
【図４】実施の形態１に係るモデルパラメータの抽出装置のブロック図
【図５】実施の形態２に係るモデルパラメータ抽出方法を示すフローチャート
【図６】本発明のモデルパラメータ抽出装置によるドレイン電圧一定でのドレイン電流とゲート・ソース間電圧の関係を示す特性図であって、図６（ａ）はドレイン電流をｌｏｇスケールとした特性図であり、図６（ｂ）は、両軸とも線形とした特性図
【図７】実施の形態２に係るモデルパラメータの抽出装置のブロック図
【図８】実施の形態２に係るモデルパラメータ抽出装置によるドレイン電圧一定でのドレイン電流とゲート・ソース間電圧の関係を示す特性図
【図９】実施の形態２に係るモデルパラメータ抽出装置による低ゲート電圧でのドレイン電流とドレイン・ソース間電圧との関係を示す特性図
【図１０】実施の形態２に係るモデルパラメータ抽出装置による高ゲート電圧でのドレイン電流とドレイン・ソース間電圧との関係を示す特性図
【図１１】従来のモデルパラメータ抽出装置の構成を示したブロック図
【図１２】従来のモデルパラメータ抽出装置によるドレイン電圧一定でのドレイン電流とゲート・ソース間電圧の関係を示す特性図
【図１３】従来のモデルパラメータ抽出装置による低ゲート電圧でのドレイン電流とドレイン・ソース間電圧との関係を示す特性図
【図１４】従来のモデルパラメータ抽出装置による高ゲート電圧でのドレイン電流とドレイン・ソース間電圧との関係を示す特性図
【符号の説明】
１、１０１　実測特性
２　　不純物濃度分布
３　　モデルパラメータセット
４　　分割後の各トランジスタのデータ
５　　特性入力部
６　　モデルパラメータ抽出部
７　　モデルパラメータ出力部
８　　トランジスタ特性
９　　モデルパラメータ
１０　分割トランジスタ特性
１１　記憶部
１４　Ｐ型基板
１５　ＣＶＤ酸化膜
１６、１７　領域
１８　ゲート酸化膜
１９　ゲート電極
ａ、ｂ、ｃ、ｄ、ｅ、ｆ　位置
２９、３０、３１　トランジスタ
３２〜４６　素子特性
【図１】
2004119633.tif 000003
【図２】
2004119633.tif 000004
【図３】
2004119633.tif 000005
【図４】
2004119633.tif 000006
【図５】
2004119633.tif 000007
【図６】
2004119633.tif 000008
【図７】
2004119633.tif 000009
【図８】
2004119633.tif 000010
【図９】
2004119633.tif 000011
【図１０】
2004119633.tif 000012
【図１１】
2004119633.tif 000013
【図１２】
2004119633.tif 000014
【図１３】
2004119633.tif 000015
【図１４】
2004119633.tif 000016