(57)【要約】【課題】レイアウトデザインの初期状態においてチップ動作上必須となる配線群を特定の領域に形成する場合における信号の同時変化による誤動作を防ぐための技術を提供することにある。【解決手段】配線可能領域４０において、第１信号配線を通常の配線ピッチの２倍のピッチでレイアウトし、第２信号配線を通常ピッチでレイアウトすることにより、互いに隣接する上記第１信号配線間に上記第２信号配線を介在させる。この第２信号配線は、マイクロコンピュータ１の通常動作において、ローレベル、又はハイレベルに論理固定されており、第１信号配線のシールド機能を発揮するため、クロストークなどにより第１信号配線に不所望なノイズが重畳されるのを回避する。上記第２信号配線は、信号配線であり、専用のシールド線を新たに設けるわけではないので、配線可能領域における配線チャネル数の減少を伴わない。【選択図】　　　　図１
2004119921.tif 000002
【特許請求の範囲】
【請求項１】
信号伝達のための第１信号配線と、上記第１信号配線の論理が変化される期間に論理固定される第２信号配線とを含む半導体集積回路であって、
互いに隣接する上記第１信号配線間には、上記第２信号配線が介在されて成ることを特徴とする半導体集積回路。
【請求項２】
信号伝達のための第１信号配線と、上記第１信号配線の論理が変化される期間に論理固定される第２信号配線とを含む半導体集積回路であって、
上記第１信号配線及び上記第２信号配線の一方が通常の配線ピッチの２倍のピッチでレイアウトされ、他方が通常の配線ピッチでレイアウトされることにより、互いに隣接する上記第１信号配線間に上記第２信号配線が介在されて成ることを特徴とする半導体集積回路。
【請求項３】
上記第２信号配線は、半導体集積回路の動作診断用の信号を伝達するための診断信号配線とされた請求項１又は２記載の半導体集積回路。
【請求項４】
動作モード切り換え信号によって切り換え可能な複数の動作モードを有し、上記第２信号配線は、半導体集積回路の動作モード切り換え信号を伝達するためのモード切り換え信号配線とされた請求項１又は２記載の半導体集積回路。
【請求項５】
上記第１信号配線は、クリティカルパスの信号を伝達するための信号配線とされた請求項１乃至４の何れか１項に記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路、さらにはそれにおける信号配線技術に関する。
【０００２】
【従来の技術】
近年のＬＳＩ（半導体集積回路）は、高機能化は当然として、カスタム製品、システムＬＳＩを問わず、高速動作が可能で、且つ、低消費電力という、互いに矛盾する命題を解決しなければならない。特に、情報携帯端末においては、消費電力の低いＬＳＩが優先されてきたが、インターネット（ブロードバンド）の普及などにより動画の送受信などが行われることによって、やり取りする情報量が増加するに伴い、動作周波数が高く、且つ、消費電力の低いＬＳＩが要求されるようになった（例えば特許文献１参照）。
【０００３】
また、複数の回路ブロックを備えた半導体集積回路装置においては、上記複数の回路ブロック間で信号のやり取りを可能とするためのブロック間配線が行われる（例えば特許文献２参照）。
【０００４】
【特許文献１】
特開平８−２０２４６９号公報
【特許文献２】
特開２００２−２６１１６４号公報
【０００５】
【発明が解決しようとする課題】
情報携帯端末に適用されるようなＬＳＩにおいて、回路ブロック間での信号のやり取りを可能とするための信号配線（バス配線）は、互いに隣接して並走された信号配線とされる。このように互いに隣接して並走された信号配線において、同一周波数の信号が伝達される場合には、信号の同時変化による誤動作を生じ易い。それを回避するには、（１）並走する距離を可能な限り短くする、（２）配線間隔を通常ピッチよりも広くする、（３）並走配線における配線長の切り換えを行う、（４）信号配線にシールドを施す、などの方法が考えられる。
【０００６】
しかしながら、束配線（バス記述配線）を想定し、基本的には出力から入力までの配線間の遅延時間をほぼ均一にする必要があること、配線チャネルの消費を可能な限り抑える必要があること、などの制約を考慮した場合、上記信号の同時変化による誤動作を回避するのは必ずしも容易ではない。
【０００７】
本発明の目的は、レイアウトデザインの初期状態（チップのフロアプラン決定後）においてチップ動作上必須となる配線群（クリティカルパス等）を特定の領域に形成した場合における信号の同時変化による誤動作を防ぐための技術を提供することにある。
【０００８】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
すなわち、信号伝達のための第１信号配線と、上記第１信号配線の論理が変化される期間に論理固定される第２信号配線とを含んで半導体集積回路が構成されるとき、互いに隣接する上記第１信号配線間に上記第２信号配線を介在させる。
【００１１】
また、信号伝達のための第１信号配線と、上記第１信号配線の論理が変化される期間に論理固定される第２信号配線とを含んで半導体集積回路が構成されるとき、上記第１及び第２信号配線の一方を通常の配線ピッチの２倍のピッチでレイアウトし、他方を通常ピッチでレイアウトすることにより、互いに隣接する上記第１信号配線間に上記第２信号配線を介在させる。
【００１２】
上記の手段によれば、第１信号配線の論理が変化される期間において上記第２信号配線の論理が固定されるため、上記第２信号配線は、上記第１信号配線のシールド線として機能する。しかも、上記第２信号配線は、既存の信号配線であり、専用のシールド線を新たに設けるわけではないので、配線可能領域における配線チャネル数の減少を抑えることができる。このことが、配線群を特定の領域に形成した場合における信号の同時変化による誤動作を防ぐ。
【００１３】
このとき、上記第２信号配線は、半導体集積回路の動作診断用の信号を伝達するための診断信号配線とすることができる。
【００１４】
また、動作モード切り換え信号によって切り換え可能な複数の動作モードを含むとき、上記第２信号配線は、半導体集積回路の動作モード切り換え信号を伝達するためのモード切り換え信号配線とすることができる。
【００１５】
さらに、上記第１信号配線は、クリティカルパスの信号を伝達するための信号配線とすることができる。
【００１６】
【発明の実施の形態】
図１には、本発明にかかる半導体集積回路の一例であるマイクロコンピュータが示される。図１に示されるマイクロコンピュータ１は、特に制限されないが、公知の半導体集積回路製造技術により単結晶シリコン基板などの一つの半導体基板に形成され、それぞれ所定の機能を発揮する複数の機能モジュールを含んで成る。上記複数の機能モジュールには、ＣＰＵ（中央処理装置）コア１０、診断回路（ｔｅｓｔ）２０、ロジック回路（Ｌｏｇｉｃ）３０が含まれる。また、上記複数の機能モジュールを包囲するようにパッド５１，５２，５３，５４が設けられ、このパッド５１，５２，５３，５４を介してチップ外部との間で各種信号のやり取りが可能とされる。マイクロコンピュータ１は、本来の演算処理機能を発揮する動作モード（「通常動作モード」という）と、各部が正常動作するか否かを診断するための動作モード（「診断動作モード」）とを含む。通常動作モードと診断動作モードとの切り換えは、所定の外部端子からモード切り換え信号を与えることによって可能とされる。ＣＰＵコア１０は、予め設定されたプログラムに従って所定の演算処理を実行する。診断回路２０は、診断動作モードにおいて、診断用のパターン信号のスキャンイン及びスキャンアウトにより、このマイクロコンピュータ１の各部の動作診断を行う。診断回路２０は、通常動作モードにおいては動作されない。ロジック回路３０は、所定の組み合わせ論理による論理演算を行う。
【００１７】
上記ＣＰＵコア１０の上部には、配線可能領域４０が設定される。この配線可能領域４０は、メタルの第４層及び第５層を使用することにより上記ＣＰＵコア１０の上部を配線が通過可能な領域とされる。例えば図１に示されるマイクロコンピュータ１では、上記ロジック回路３０に接続された信号配線や、診断回路２０に接続された信号配線が、上記配線可能領域４０を介して上記パッド５１に結合されている。
【００１８】
図３には上記配線可能領域４０の主要部が拡大して示される。
【００１９】
上記配線可能領域４０に設けられる信号配線には、このマイクロコンピュータ１の通常動作モード時の特性が考慮される信号配線、換言すればクリティカルパスの信号を伝達するための第１信号配線４０１と、このマイクロコンピュータ１の診断動作モードにおいて、診断のための各種信号を伝達するための第２信号配線とが交互に配置されている。つまり、複数の第１信号配線４０１が設けられ、互いに隣接する第１信号配線４０１間に第２信号配線が介在されている。第２信号配線は、このマイクロコンピュータ１の通常動作モードにおいては、信号のやり取りに使用されないため、ローレベル（グランドレベル）、又はハイレベル（高電位側電源レベル）に論理固定されている。つまり、通常動作時の信号伝達により、第１信号配線４０１の論理が変化される期間には、第２信号配線４０２の論理が固定されている。従って、このマイクロコンピュータ１の通常動作モードにおいてローレベル又はハイレベルに論理固定されている第２信号配線４０２は、第１信号配線をシールドする機能を発揮する。第１信号配線４０１及び第２信号配線４０２は、レイアウトデザインの初期状態（マイクロコンピュータチップのフロアプラン決定後）において、自動配置配線システムを用いて次のように配線することができる。
【００２０】
先ず、図２に示されるように、特性を考慮したい配線、すなわち、複数の第１信号配線４０１を優先配線として配線する。このとき、配線ルールは、通常の配線ピッチの２倍の配線ピッチに設定される。これによって第１信号配線４０１は、通常の配線ピッチの２倍の配線ピッチ２Ｐにて配線される。
【００２１】
次に、第２信号配線４０２が配置される。この第２信号配線４０２の配置は、通常の配線ピッチ、つまり、上記第１信号配線４０１の配線ピッチ２Ｐの１／２の配線ピッチＰで行われるように配線ルールが設定される。このとき、上記第２信号配線４０２は優先配線とされ、他の信号配線よりも優先的に上記配線可能領域４０に設けられる。そのような配線ルールに従って第２信号配線４０２が配置されることにより、第２信号配線４０２は、互いに隣接する第１信号配線４０１間に介在するように配置される。
【００２２】
ここで、上記の配線ルールを適用しないで配線した場合には、互いに隣接する第１信号配線４０１間に第２信号配線４０２が配置されるとは限らないため、図４に示されるバス信号Ｂ２，Ｂ４おいて、隣接バス信号の影響により、○印４１で示されるタイミングで信号にノイズが重畳されるおそれがある。尚、バス信号Ｂ１〜Ｂ５は上記第１信号配線によって伝達される信号の一例である。
【００２３】
これに対して、上記の配線ルールを適用した場合には、互いに隣接する第１信号配線４０１間に第２信号配線４０２が介在され、通常動作状態においては、図５に示されるように、第２信号配線４０２によるシールド信号Ｓ１〜Ｓ４の論理が変化されないため、シールド効果により、バス信号Ｂ１〜Ｂ５にノイズが重畳されるのを排除することができる。
【００２４】
上記の例によれば、以下の作用効果を得ることができる。
【００２５】
（１）第１信号配線４０１が通常の配線ピッチの２倍のピッチでレイアウトされ、第２信号配線４０２が通常ピッチでレイアウトされることにより、互いに隣接する上記第１信号配線４０１間に上記第２信号配線４０２が介在される。この第２信号配線４０２は、マイクロコンピュータ１の通常動作において、ローレベル、又はハイレベルに論理固定されており、第１信号配線４０１のシールド機能を発揮するため、クロストークなどにより第１信号配線４０１に不所望なノイズが重畳されるのを回避することができる。
【００２６】
（２）上記第２信号配線４０２は、本来診断信号を伝達するための既存の信号配線であり、上記第１信号配線４０１のシールド専用配線として新たに設けられたものではないので、上記（１）の作用効果を得るのに配線数の増大を伴わない。従って、新たにシールド専用線を設ける場合とは異なり、配線チャネルの消費を抑えることができるため、チップ面積の増大を回避することができる。
【００２７】
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００２８】
例えば、上記の例では、複数の第１信号配線４０１を配線する際に、通常の配線ピッチの２倍の配線ピッチに設定し、第２信号配線４０２を配線する際に通常の配線ピッチ（第１信号配線４０１の配線ピッチ２Ｐの１／２の配線ピッチＰ）に設定するようにしたが、この関係を逆にしても良い。すなわち、複数の第２信号配線４０１を配線する際に、通常の配線ピッチの２倍の配線ピッチに設定し、第１信号配線４０１を配線する際に通常の配線ピッチＰに設定するようにする。このようにしても、上記の場合と同様の作用効果が得られる。
【００２９】
また、上記の例では、第２信号配線４０２をマイクロコンピュータ１の動作診断用の信号を伝達するための診断信号配線としたが、それに限定されない。例えば、マイクロコンピュータ１の動作モード切り換えのためのモード切り換え信号の配線を適用することができる。モード切り換え信号の配線は、実際に動作モードが切り換えられるときにだけ論理が変化され、動作モードの切り換えが完了した後は、ローレベル又はハイレベルに論理固定されるため、上記診断信号配線の場合と同様に、第２信号配線４０２として第１信号配線４０１のシールド機能を発揮し得る。すなわち、モード切り換え信号配線を第２信号配線４０２に適用した場合、例えば図６に示されるように、実際に動作モードが切り換えられるときにだけ、論理が変化されることによって、シールド信号Ｓ１〜Ｓ４の論理が変化されるが、その後は、ローレベル（又はハイレベル）に論理固定されることによって第１信号配線４０１によるバス信号Ｂ１〜Ｂ５のシールド機能を発揮する。
【００３０】
また、配線可能領域４０での配線に限定されない。例えば図７に示されるように、第１信号配線５０１が放射状に形成される場合、第２信号配線５０２は、可能な限り、互いに隣接する上記第１信号配線５０１間に介在されるように放射状に形成される。このようにしても、互いに隣接する上記第１信号配線５０１間に第２信号配線５０２が介在される箇所では、第２信号配線５０２は第１信号配線のシールド機能を発揮する。
【００３１】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるマイクロコンピュータに適用した場合について説明したが、本発明はそれに限定されるものではなく、各種半導体集積回路に適用することができる。
【００３２】
本発明は、少なくとも通常動作時の特性が考慮される第１信号配線と、通常動作時に論理が固定される第２信号配線とを含むことを条件に適用することができる。
【００３３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００３４】
すなわち、互いに隣接する第１信号配線間に第２信号配線が介在される場合、通常動作において上記第２信号配線が論理が固定されるため、上記第１信号配線のシールド線として機能する。上記第２信号配線は、既存の信号配線であり、専用のシールド線を新たに設けるわけではないので、配線可能領域における配線チャネル数の減少を伴わない。それにより、配線群が特定の領域に形成される場合における信号の同時変化による誤動作を防ぐことができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体集積回路の一例であるマイクロコンピュータにおける主要部のレイアウト平面図である。
【図２】上記マイクロコンピュータに含まれる配線可能領域における主要部の拡大説明図である。
【図３】上記マイクロコンピュータに含まれる配線可能領域における主要部の拡大説明図である。
【図４】シールド用の配線が無い場合のノイズ発生を説明するためのタイミング図である。
【図５】図１に示されるマイクロコンピュータにおいてシールド機能が発揮される場合のタイミング図である。
【図６】図１に示されるマイクロコンピュータにおいてシールド機能が発揮される場合の別のタイミング図である。
【図７】上記マイクロコンピュータにおける主要部の別のレイアウト平面図である。
【符号の説明】
１　マイクロコンピュータ
１０　ＣＰＵコア
２０　診断回路
３０　ロジック回路
４０　配線可能領域
５１〜５４　パッド
４０１，５０１　第１信号配線
４０２，５０２　第２信号配線
【図１】
2004119921.tif 000003
【図２】
2004119921.tif 000004
【図３】
2004119921.tif 000005
【図４】
2004119921.tif 000006
【図５】
2004119921.tif 000007
【図６】
2004119921.tif 000008
【図７】
2004119921.tif 000009