(57)【要約】　　　（修正有）【課題】暗コントラストの向上させることが可能な表示パネルの駆動方法を提供する。【解決手段】各フィールドの先頭のサブフィールドを含む先頭サブフィールド群に属するサブフィールドは、放電セルを点灯放電セルモードに設定する選択書込アドレス行程を含み、先頭サブフィールド群に後続するサブフィールドは、放電セルを選択的に消去放電せしめて消灯放電セルモードに設定する選択消去アドレス行程と、点灯放電セルモードにある放電セルのみをサブフィールドの重み付けに対応した回数だけ繰り返し維持放電せしめる発光維持行程を含み、各フィールドの最後尾のサブフィールドにおける発光維持行程の直後に、消灯放電セルモードに設定された放電セルに属する行電極対の一方の行電極及び列電極間に第１消去放電を生起せしめる第１消去行程と、点灯放電セルモードに設定された放電セルに属する行電極対における行電極間に第２消去放電を生起せしめる第２消去行程とを設ける。【選択図】　図８
2004109238.tif 000002
【特許請求の範囲】
【請求項１】
表示ラインに対応する複数の行電極対と前記行電極対に交差して配列された複数の列電極との交差部に放電セルが形成された表示パネルを、映像信号の各フィールドを構成する複数のサブフィールド毎に駆動する表示パネルの駆動方法であって、
各フィールドの先頭のサブフィールドを含む互いに連続した複数のサブフィールドからなる先頭サブフィールド群に属する前記サブフィールドの各々は、前記映像信号に応じたデータパルスを前記列電極に印加すると同時に前記行電極対の一方に走査パルスを印加することにより前記放電セルを選択的に書込放電せしめて前記放電セルを点灯放電セルモードに設定する選択書込アドレス行程を含み、前記先頭サブフィールド群に後続するサブフィールドは、前記映像信号に応じたデータパルスを前記列電極に印加すると同時に前記行電極対の一方に走査パルスを印加することにより前記点灯放電セルモードにある前記放電セルを選択的に消去放電せしめて前記放電セルを消灯放電セルモードに設定する選択消去アドレス行程と、前記行電極対の各々に維持パルスを印加することにより前記点灯放電セルモードにある前記放電セルのみを前記サブフィールドの重み付けに対応した回数だけ繰り返し維持放電せしめる発光維持行程を含み、
各フィールドの最後尾の前記サブフィールドにおける前記発光維持行程の直後に、前記選択消去アドレス行程において前記消灯放電セルモードに設定された前記放電セルに属する前記行電極対の一方の行電極及び前記列電極間に第１消去放電を生起せしめる第１消去行程と、前記選択書込アドレス行程において前記点灯放電セルモードに設定された前記放電セルに属する前記行電極対における行電極間に第２消去放電を生起せしめる第２消去行程とを設けたことを特徴とする表示パネルの駆動方法。
【請求項２】
先頭の前記サブフィールドのみで前記選択書込アドレス行程に先立って前記放電セル各々を一斉にリセット放電せしめることにより全ての放電セルを前記消灯放電セルモードに初期化するリセット行程を更に含むことを特徴とする請求項１記載の表示パネルの駆動方法。
【請求項３】
各フィールドの先頭から連続したＮ個の前記サブフィールド各々の前記発光維持行程において前記維持放電を生起せしめることにより（Ｎ＋１）階調の中間輝度表示を行うことを特徴とする請求項１記載の表示パネルの駆動方法。
【請求項４】
表示ラインに対応する複数の行電極対と前記行電極対に交差して配列された複数の列電極との交差部に放電セルが形成された表示パネルを、映像信号の各フィールドを構成する複数のサブフィールド毎に駆動する表示パネルの駆動方法であって、
各フィールドの先頭の前記サブフィールドは、前記映像信号に応じたデータパルスを前記列電極に印加すると同時に前記行電極対の一方に走査パルスを印加することにより前記放電セルを選択的に書込放電せしめて前記放電セルを点灯放電セルモードに設定する選択書込アドレス行程を含み、
先頭の前記サブフィールドに後続するサブフィールドは、前記映像信号に応じたデータパルスを前記列電極に印加すると同時に前記行電極対の一方に走査パルスを印加することにより前記点灯放電セルモードにある前記放電セルを選択的に消去放電せしめて前記放電セルを消灯放電セルモードに設定する選択消去アドレス行程と、前記行電極対の各々に維持パルスを印加することにより前記点灯放電セルモードにある前記放電セルのみを前記サブフィールドの重み付けに対応した回数だけ繰り返し維持放電せしめる発光維持行程を含み、
各フィールドの最後尾の前記サブフィールドにおける前記発光維持行程の直後に、前記選択消去アドレス行程において前記消灯放電セルモードに設定された前記放電セルに属する前記行電極対の一方の行電極及び前記列電極間に第１消去放電を生起せしめる第１消去行程と、前記選択書込アドレス行程において前記点灯放電セルモードに設定された前記放電セルに属する前記行電極対における行電極間に第２消去放電を生起せしめる第２消去行程とを設けたことを特徴とする表示パネルの駆動方法。
【請求項５】
先頭の前記サブフィールドのみで前記選択書込アドレス行程に先立って前記放電セル各々を一斉にリセット放電せしめることにより全ての放電セルを前記消灯放電セルモードに初期化するリセット行程を更に含むことを特徴とする請求項４記載の表示パネルの駆動方法。
【請求項６】
各フィールドの先頭から連続したＮ個の前記サブフィールド各々の前記発光維持行程において前記維持放電を生起せしめることにより（Ｎ＋１）階調の中間輝度表示を行うことを特徴とする請求項４記載の表示パネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、マトリクス表示方式の表示パネルの駆動方法に関する。
【０００２】
【従来の技術】
最近、２次元画像表示パネルとして、複数の放電セルがマトリクス状に配列されたプラズマディスプレイパネル（以下、ＰＤＰという）が注目されている。ＰＤＰは、ディジタル映像信号によって直接駆動され、その表現し得る輝度の階調数は、当該ディジタル映像信号に基づく各画素毎の画素データのビット数によって決まる。
【０００３】
かかるＰＤＰの階調表示方法としては、１フィールドの表示期間を複数のサブフィールドに分割して各セルを駆動するサブフィールド法が知られている。サブフィールド法においては、１フィールドの表示期間を複数のサブフィールドに分割する。各サブフィールドは、画素データに応じて各画素を点灯モード、又は消灯モードに設定して行くアドレス期間と、上記点灯モードにある画素のみをそのサブフィールドの重み付けに対応した期間だけ実際に点灯（発光）させる発光維持期間を含んでいる。すなわち、サブフィールド毎に、そのサブフィールド内において放電セルを発光させるか否かの設定が為され（アドレス期間）、点灯モードに設定された放電セルだけをそのサブフィールドに割り当てられている期間（発光維持期間）だけ発光させるのである。従って、１フィールド内では、発光状態となるサブフィールドと、消灯（非発光）状態となるサブフィールドが混在する場合が生じ、各サブフィールドで実施された発光期間の総和に応じた中間輝度が視覚されるのである。
【０００４】
図１は、ＰＤＰの発光駆動フォーマットの一例を模式的に示している（例えば、特許文献１参照）。
すなわち、映像信号における１フィールドは、１２個のサブフィールドＳＦ１〜ＳＦ１２に分割され、各サブフィールド毎にＰＤＰに対する駆動が実施される。この際、各サブフィールドは、入力映像信号に基づいてＰＤＰの各放電セルを”点灯放電セルモード”（すなわち、動作可能モード）及び”消灯放電セルモード”（すなわち、不動作モード）のいずれか一方に設定するアドレス行程Ｗｃと、”点灯放電セルモード”にある放電セルのみを各サブフィールドの重み付けに対応した期間（回数）だけ発光させる発光維持行程Ｉｃとからなる。ただし、先頭のサブフィールドＳＦ１においてのみで、ＰＤＰの全放電セルを”点灯放電セルモード”に初期化せしめる一斉リセット行程Ｒｃを実行し、最後尾のサブフィールドＳＦ１２のみで消去行程Ｅを実行する。
【０００５】
図２は、画素データに後述する変換処理を施すことによって得られる画素駆動データＧＤ、これに対応する階調及び放電セルの発光駆動パターンを示している（例えば、特許文献１参照）。
映像信号をサンプリングすることによって、例えば８ビットの画素データが得られる。得られた画素データは、多階調化処理がなされ、現階調数を維持しつつもそのビット数を４ビットに削減した多階調化処理画素データＰＤＳが生成される。多階調化処理画素データＰＤＳは、図２に示されるが如き変換テーブルに従って第１〜第１２ビットからなる画素駆動データＧＤに変換される。これら第１〜第１２ビットの各々は、上記したサブフィールドＳＦ１〜ＳＦ１２の各々に対応するものである。
【０００６】
図３は、図２に示される発光駆動フォーマットに従って、ＰＤＰの行電極及び列電極に印加される各種駆動パルスの印加タイミングを示す図である（例えば、特許文献１参照）。尚、図３においては、選択消去法（１リセット１選択消去アドレス法）によって駆動がなされる場合を示している。
先ず、サブフィールドＳＦ１の一斉リセット行程Ｒｃでは、負極性のリセットパルスＲＰｘが行電極Ｘ１〜Ｘｎに印加される。かかるリセットパルスＲＰｘの印加と同時に、正極性のリセットパルスＲＰＹが行電極Ｙ１〜Ｙ２に印加される。これらリセットパルスＲＰｘ及びＲＰＹの印加に応じて、ＰＤＰの全放電セルがリセット放電し、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全ての放電セルは”点灯放電セルモード”に初期化される。
【０００７】
次に、各サブフィールドのアドレス行程Ｗｃでは、画素駆動データビットＤＢ１〜ＤＢ１２の論理レベルに対応した電圧を有する画素データパルスＤＰを発生する。なお、画素駆動データビットＤＢ１〜ＤＢ１２は、画素駆動データＧＤの第１〜１２ビット目に対応する。例えば、サブフィールドＳＦ１のアドレス行程Ｗｃでは、先ず、画素駆動データビットＤＢ１を、その論理レベルに対応した電圧を有する画素データパルスに変換する。そして、第１行目に対応したｍ個の画素データパルスを画素データパルス群ＤＰ１１、第２行目に対応したｍ個の画素データパルスを画素データパルス群ＤＰ１２、第ｎ行目に対応したｍ個の画素データパルスを画素データパルス群ＤＰ１ｎとして、画素データパルス群ＤＰ１１〜ＤＰ１ｎの各々を順次、列電極Ｄ１〜Ｄｍに印加して行く。
【０００８】
更に、アドレス行程Ｗｃでは、上述した如き画素データパルス群ＤＰの各印加タイミングと同一タイミングにて、負極性の走査パルスＳＰを行電極Ｙ１〜Ｙｎへ順次印加する。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。
【０００９】
かかる選択消去放電により、一斉リセット行程Ｒｃにおいて”点灯放電セルモード”に初期化された放電セルは、”消灯放電セルモード”に移行する。一方、上記選択消去放電の生起されなかった放電セルは、上記一斉リセット行程Ｒｃにて初期化された状態、つまり”点灯放電セルモード”を維持する。
次に、各サブフィールドの発光維持行程Ｉｃにおいては、図３に示すように、行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎに対して正極性の維持パルスＩＰＸ及びＩＰＹが交互に印加される。ここで、発光維持行程Ｉｃにおいて、維持パルスＩＰは、各サブフィールドＳＦ１〜ＳＦ１２毎の維持パルスＩＰの回数が所定の比率となるように印加される。例えば、図１に示す如く、各サブフィールド毎の維持パルスＩＰの回数比は、ＳＦ１：ＳＦ２：ＳＦ３：ＳＦ４：ＳＦ５：ＳＦ６：ＳＦ７：ＳＦ８：ＳＦ９：ＳＦ１０：ＳＦ１１：ＳＦ１２＝１：２：４：７：１１：１４：２０：２５：３３：４０：４８：５０となる。
【００１０】
この際、壁電荷が残留したままとなっている放電セル、すなわち上記アドレス行程Ｗｃにおいて”点灯放電セルモード”に設定された放電セルのみが、上記維持パルスＩＰＸ及びＩＰＹが印加される度に維持放電する。よって、”点灯放電セルモード”に設定された放電セルは、上述した如くサブフィールド毎に割り当てられた放電回数分だけ、その維持放電に伴う発光状態を維持する。
【００１１】
そして、最後尾のサブフィールドＳＦ１２のみで消去行程Ｅが実行される。かかる消去行程Ｅでは、正極性の消去パルスＡＰを発生してこれを列電極Ｄ１〜Ｄｍに印加する。更に、かかる消去パルスＡＰの印加タイミングと同時に負極性の消去パルスＥＰを発生してこれを行電極Ｙ１〜Ｙｎ各々に印加する。これら消去パルスＡＰ及びＥＰの同時印加により、ＰＤＰにおける全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。かかる消去放電により、ＰＤＰにおける全ての放電セルが”消灯放電セルモード”になるのである。
【００１２】
以上述べた駆動法では、いずれか１のサブフィールドにおいてのみ、直前のサブフィールドで発光状態にある放電セルのみを選択消去アドレス行程において選択的に消去放電せしめている。これにより、先頭のサブフィールドから順に点灯させ、Ｎ個（例えば、１２個）のサブフィールドでＮ＋１階調表示（例えば、１３階調表示）を行うようにしている。そして、各サブフィールドにおける維持放電の発光回数の合計によって入力画像信号に応じた階調表示を行うようにしている。
【００１３】
一方、人間の視覚特性は対数特性である為、例えば暗い場面を表す画像に対する階調変化に敏感である。ところが、上述した如きＰＤＰの駆動では、図２に示すように輝度０となる黒色の画像を表示する際にも発光を伴う選択消去放電が生起される。よって、特に、暗い場面を表す画像を表示する際のコントラスト、いわゆる暗コントラストが低下するという問題があった。
【００１４】
【特許文献１】
特開２００１−１５４６３０号公報（図６〜図８）
【００１５】
【発明が解決しようとする課題】
本発明は、かかる問題を解決すべく為されたものであり、暗コントラストを向上させることが可能な表示パネルの駆動方法を提供することを目的とするものである。
【００１６】
【課題を解決するための手段】
請求項１記載による表示パネルの駆動方法は、表示ラインに対応する複数の行電極対と前記行電極対に交差して配列された複数の列電極との交差部に放電セルが形成された表示パネルを、映像信号の各フィールドを構成する複数のサブフィールド毎に駆動する表示パネルの駆動方法であって、各フィールドの先頭のサブフィールドを含む互いに連続した複数のサブフィールドからなる先頭サブフィールド群に属する前記サブフィールドの各々は、前記映像信号に応じたデータパルスを前記列電極に印加すると同時に前記行電極対の一方に走査パルスを印加することにより前記放電セルを選択的に書込放電せしめて前記放電セルを点灯放電セルモードに設定する選択書込アドレス行程を含み、前記先頭サブフィールド群に後続するサブフィールドは、前記映像信号に応じたデータパルスを前記列電極に印加すると同時に前記行電極対の一方に走査パルスを印加することにより前記点灯放電セルモードにある前記放電セルを選択的に消去放電せしめて前記放電セルを消灯放電セルモードに設定する選択消去アドレス行程と、前記行電極対の各々に維持パルスを印加することにより前記点灯放電セルモードにある前記放電セルのみを前記サブフィールドの重み付けに対応した回数だけ繰り返し維持放電せしめる発光維持行程を含み、各フィールドの最後尾の前記サブフィールドにおける前記発光維持行程の直後に、前記選択消去アドレス行程において前記消灯放電セルモードに設定された前記放電セルに属する前記行電極対の一方の行電極及び前記列電極間に第１消去放電を生起せしめる第１消去行程と、前記選択書込アドレス行程において前記点灯放電セルモードに設定された前記放電セルに属する前記行電極対における行電極間に第２消去放電を生起せしめる第２消去行程とを設ける。
【００１７】
又、請求項４記載による表示パネルの駆動方法は、表示ラインに対応する複数の行電極対と前記行電極対に交差して配列された複数の列電極との交差部に放電セルが形成された表示パネルを、映像信号の各フィールドを構成する複数のサブフィールド毎に駆動する表示パネルの駆動方法であって、各フィールドの先頭の前記サブフィールドは、前記映像信号に応じたデータパルスを前記列電極に印加すると同時に前記行電極対の一方に走査パルスを印加することにより前記放電セルを選択的に書込放電せしめて前記放電セルを点灯放電セルモードに設定する選択書込アドレス行程を含み、先頭の前記サブフィールドに後続するサブフィールドは、前記映像信号に応じたデータパルスを前記列電極に印加すると同時に前記行電極対の一方に走査パルスを印加することにより前記点灯放電セルモードにある前記放電セルを選択的に消去放電せしめて前記放電セルを消灯放電セルモードに設定する選択消去アドレス行程と、前記行電極対の各々に維持パルスを印加することにより前記点灯放電セルモードにある前記放電セルのみを前記サブフィールドの重み付けに対応した回数だけ繰り返し維持放電せしめる発光維持行程を含み、各フィールドの最後尾の前記サブフィールドにおける前記発光維持行程の直後に、前記選択消去アドレス行程において前記消灯放電セルモードに設定された前記放電セルに属する前記行電極対の一方の行電極及び前記列電極間に第１消去放電を生起せしめる第１消去行程と、前記選択書込アドレス行程において前記点灯放電セルモードに設定された前記放電セルに属する前記行電極対における行電極間に第２消去放電を生起せしめる第２消去行程とを設ける。
【００１８】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
図４は、本発明による表示装置としてのプラズマディスプレイ装置の概略構成を示す図である。
尚、図４に示す表示装置は、プラズマディスプレイパネルとしてのＰＤＰ１０と、ＰＤＰ１０を駆動する駆動部から構成される。当該駆動部は、同期検出回路１１、駆動制御回路１２、Ａ／Ｄ変換器１４、データ変換回路３０、メモリ１５、アドレスドライバ１６、第１サスティンドライバ１７及び第２サスティンドライバ１８から構成される。
【００１９】
ＰＤＰ１０は、アドレス電極としてのｍ個の列電極Ｄ１〜Ｄｍと、これら列電極と直交して配列されている行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎを備えている。ＰＤＰ１０では、これら行電極Ｘ及び行電極Ｙの一対にて１表示ラインに対応した行電極を形成している。列電極Ｄ１〜Ｄｍは、赤色発光駆動を担う列電極Ｄ１、Ｄ４、Ｄ７、・・・・、Ｄｍ−２と、緑色発光駆動を担う列電極Ｄ２、Ｄ５、Ｄ８、・・・・、Ｄｍ−１と、青色発光駆動を担う列電極Ｄ３、Ｄ６、Ｄ９、・・・・、Ｄｍと、に区分される。赤色発光駆動を担う列電極Ｄ１、Ｄ４、Ｄ７、・・・・、Ｄｍ−２各々と、行電極Ｘ及びＹとの各交差部には、赤色で放電発光する赤色放電セルＣＲが形成されている。又、緑色発光駆動を担う列電極Ｄ２、Ｄ５、Ｄ８、・・・・、Ｄｍ−１と、行電極Ｘ及びＹとの各交差部には、緑色で放電発光する緑色放電セルＣＧが形成されている。更に、青色発光駆動を担う列電極Ｄ３、Ｄ６、Ｄ９、・・・・、Ｄｍと、行電極Ｘ及びＹとの各交差部には、青色で放電発光する青色放電セルＣＢが形成されている。この際、表示ライン方向において互いに隣接している３つの放電セル、つまり、赤色放電セルＣＲ、緑色放電セルＣＧ、及び青色放電セルＣＢにて１画素を形成している。
【００２０】
同期検出回路１１は、アナログの映像信号中から垂直同期信号を検出したときに垂直同期信号Ｖを発生する。更に、同期検出回路１１は、かかる映像信号中から水平同期信号を検出した場合には水平同期信号Ｈを発生する。同期検出回路１１は、これら垂直同期信号Ｖ及び水平同期信号Ｈの各々を、駆動制御回路１２及びデータ変換回路３０に供給する。Ａ／Ｄ変換器１４は、駆動制御回路１２から供給されたクロック信号に応じて上記映像信号をサンプリングし、これを各画素毎の、例えば８ビットの画素データＰＤに変換してデータ変換回路３０に供給する。
【００２１】
図５は、かかるデータ変換回路３０の内部構成を示す図である。
図５において、多階調化処理回路３１は、８ビットの画素データＰＤに対して誤差拡散処理及びディザ処理を施す。例えば、当該誤差拡散処理では、先ず、画素データＰＤの上位６ビット分を表示データ、残りの下位２ビット分を誤差データとする。そして、周辺画素各々に対応した当該画素データＰＤの各誤差データを重み付け加算したものを、上記表示データに反映させる。かかる動作により、原画素における下位２ビット分の輝度が上記周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。そして、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算してディザ加算画素データを得る。かかるディザ係数の加算によれば、上記１画素単位で眺めた場合には、上記ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、多階調化処理回路３１は、当該ディザ加算画素データの上位４ビット分を多階調化画素データＰＤＳとして駆動データ生成回路３２に供給する。
【００２２】
駆動データ生成回路３２は、当該４ビットの多階調化処理画素データＰＤＳを図６に示されるが如き変換テーブルに従って第１〜第１２ビットからなる画素駆動データＧＤに変換する。尚、図６に示す変換テーブルに記載されている「＊」マークは、論理レベル１又は０のどちらでも良いことを表す。
このように、多階調化処理回路３１及び駆動データ生成回路３２によれば、８ビットで２５６階調を表現し得る画素データＰＤは、図６に示されるが如き全部で１３パターンからなる１２ビットの画素駆動データＧＤに変換される。
【００２３】
メモリ１５は、駆動制御回路１２から供給されてくる書込信号に従って上記画素駆動データＧＤを順次書き込んで記憶する。かかる書込動作により、１画面（ｎ行、ｍ列）分の画素駆動データＧＤ１、１〜ＧＤｎ、ｍの書き込みが終了すると、メモリ１５は、駆動制御回路１２から供給されてくる読出信号に応じて、画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々を同一ビット桁同士にて１表示ライン分（ｍ個）毎に順次読み出してアドレスドライバ１６に供給する。すなわち、メモリ１５は、各々が１２ビットからなる１画面分の画素駆動データＧＤ１、１〜ＧＤｎ、ｍを、
ＤＢ１：画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第１ビット目
ＤＢ２：画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第２ビット目
ＤＢ３：画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第３ビット目
ＤＢ４：画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第４ビット目
ＤＢ５：画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第５ビット目
ＤＢ６：画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第６ビット目
ＤＢ７：画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第７ビット目
ＤＢ８：画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第８ビット目
ＤＢ９：画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第９ビット目
ＤＢ１０：画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第１０ビット目
ＤＢ１１：画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第１１ビット目
ＤＢ１２：画素駆動データＧＤ１、１〜ＧＤｎ、ｍ各々の第１２ビット目
の如く１２分割した画素駆動データビット群ＤＢ１〜ＤＢ１２として捉える。この際、画素駆動データビット群ＤＢ１〜ＤＢ１２各々は、後述するサブフィールドＳＦ１〜ＳＦ１２各々に対応している。メモリ１５は、現時点でのサブフィールドに対応した画素駆動データビット群ＤＢを、駆動制御回路１２から供給された読出信号に応じて１表示ライン分ずつ読み出してアドレスドライバ１６に供給する。
【００２４】
駆動制御回路１２は、上記水平同期信号Ｈ及び垂直同期信号Ｖに同期して、上記Ａ／Ｄ変換器１４に対するクロック信号、及びメモリ１５に対する書込・読出信号を発生する。
更に、駆動制御回路１２は、図７に示す如き発光駆動フォーマットに従って、ＰＤＰ１０を駆動させるべき各種タイミング信号をアドレスドライバ１６、第１サスティンドライバ１７及び第２サスティンドライバ１８各々に供給する。
【００２５】
図７に示される発光駆動フォーマットは、映像信号における１フィールドを１２個のサブフィールドＳＦ１〜ＳＦ１２に分割し、各サブフィールドにおいてアドレス行程及び発光維持行程Ｉｃを実行する。この際、先頭のサブフィールドＳＦ１では選択書込アドレス行程ＷＯｃを実行し、それ以降のサブフィールドＳＦ２〜ＳＦ１２では選択消去アドレス行程ＷＩｃを実行する。又、先頭のサブフィールドＳＦ１のみで一斉リセット行程Ｒｃを実行し、最後尾のサブフィールドＳＦ１２のみで消去行程Ｅｃを実行する。
【００２６】
図８は、図７に示される発光駆動フォーマットに従って、アドレスドライバ１６、第１サスティンドライバ１７及び第２サスティンドライバ１８各々が、ＰＤＰ１０の行電極及び列電極に印加する各種駆動パルスの印加タイミングを示すタイムチャートである。
先ず、サブフィールドＳＦ１の一斉リセット行程Ｒｃでは、第２サスティンドライバ１８が、図８に示されるが正極性のリセットパルスＲＰＹを行電極Ｙ１〜Ｙｎに印加する。尚、図８に示すように、リセットパルスＲＰＹは、後述する維持パルスＩＰに比してその立ち上がり及び立ち下がり区間でのレベル推移が緩やかである。かかるリセットパルスＲＰＹの印加に応じて、ＰＤＰ１０の全放電セル内の行電極Ｙ及び列電極Ｄ間において第１リセット放電が生起される。かかる第１リセット放電の終息後、各放電セル内には、図９（ａ）に示す如く、行電極Ｙの近傍に負極性の電荷、列電極Ｄの近傍に正極性の電荷、そして行電極Ｘの近傍には正極性の電荷が形成される。この際、行電極Ｙに負極性の電圧を印加すると、行電極Ｘ及びＹ間において放電が生起される。そこで、以降、図９（ａ）に示す如き、行電極Ｘ及びＹ各々の近傍に互いに異なる極性の電荷が形成されている状態を壁電荷の形成されている状態と称する。更に、一斉リセット行程Ｒｃでは、上記リセットパルスＲＰＹの印加直後に、第１サスティンドライバ１７が、図８に示されるが正極性のリセットパルスＲＰＸを行電極Ｘ１〜Ｘｎに印加する。この間、行電極Ｙ１〜Ｙｎには、図８に示すように、リセットパルスＲＰＹによる立ち下がり区間の電圧が印加されている。かかるリセットパルスＲＰＸの印加に応じて、ＰＤＰ１０の全放電セル内の行電極Ｘ及びＹ間において第２リセット放電が生起される。かかる第２リセット放電の終息後、各放電セル内に形成されていた電荷は、図９（ｂ）の如き形態に推移する。すなわち、行電極Ｘ及びＹ各々の近傍に形成されていた電荷が共に負極性の電荷に推移するのである。この際、例え行電極Ｘ（又はＹ）に負極性の電圧印加を行っても放電は生起されない。そこで、以降、図９（ｂ）に示す如き、行電極Ｘ及びＹ各々の近傍に互いに同一極性の電荷が残存する状態を壁電荷の存在しない状態と称する。
【００２７】
従って、一斉リセット行程Ｒｃによれば、全ての放電セル内から壁電荷が消滅して、各放電セルは”消灯放電セルモード”に初期化されるのである。
次に、サブフィールドＳＦ１の選択書込アドレス行程ＷＯｃでは、第２サスティンドライバ１８が負極性の走査パルスＳＰを行電極Ｙ１〜Ｙｎに順次印加して行く。この間、アドレスドライバ１６は、メモリ１５から１表示ライン分（ｍ個）ずつ読み出された画素駆動データビット群ＤＢ１（図６に示す画素駆動データＧＤの第１ビット目）における各画素駆動データビットを、その論理レベルに対応したパルス電圧を有する画素データパルスに変換する。例えば、アドレスドライバ１６は、画素駆動データビットの論理レベルが”１”である場合には高電圧の画素データパルスを生成し、”０”である場合には低電圧（０ボルト）の画素データパルスを生成する。そして、アドレスドライバ１６は、第１表示ライン〜第ｎ表示ライン各々に対応した、夫々ｍ個の画素データパルスからなる画素データパルス群ＤＰ１１、ＤＰ１２、・・・・、ＤＰ１ｎを図８に示す如く順次、各走査パルスＳＰに同期したタイミングで列電極Ｄ１〜Ｄｍに印加する。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ放電（選択書込放電）が生起され、この放電セル内に壁電荷が形成される。一方、走査パルスＳＰが印加されたものの高電圧の画素データパルスが印加されなかった放電セルには放電が生起されず、この放電セル内には壁電荷が形成されない。
【００２８】
従って、選択書込アドレス行程ＷＯｃでは、図６に示す如き画素駆動データＧＤに応じてＰＤＰ１０の各放電セル内に選択的に壁電荷を形成させることにより、各放電セルを、壁電荷の存在する”点灯放電セルモード”、又は壁電荷の存在しない”消灯放電セルモード”のどちらか一方に設定するのである。
又、サブフィールドＳＦ２〜ＳＦ１２各々の選択消去アドレス行程ＷＩｃでは、第２サスティンドライバ１８が負極性の走査パルスＳＰを行電極Ｙ１〜Ｙｎに順次印加して行く。この間、アドレスドライバ１６は、メモリ１５から１表示ライン分（ｍ個）ずつ読み出された画素駆動データビット群ＤＢにおける各画素駆動データビットを、その論理レベルに対応したパルス電圧を有する画素データパルスに変換する。例えば、アドレスドライバ１６は、画素駆動データビットの論理レベルが”１”である場合には高電圧の画素データパルスを生成し、”０”である場合には低電圧（０ボルト）の画素データパルスを生成する。そして、アドレスドライバ１６は、第１表示ライン〜第ｎ表示ライン各々に対応した、夫々ｍ個の画素データパルスからなる画素データパルス群ＤＰを各走査パルスＳＰに同期したタイミングで列電極Ｄ１〜Ｄｍに印加する。例えば、サブフィールドＳＦ２では、夫々ｍ個の画素データパルスからなる画素データパルス群ＤＰ２１、ＤＰ２２、・・・・、ＤＰ２ｎを図８に示す如く順次、各走査パルスＳＰに同期したタイミングで列電極Ｄ１〜Ｄｍに印加する。又、サブフィールドＳＦ１２では、夫々ｍ個の画素データパルスからなる画素データパルス群ＤＰ１２１、ＤＰ１２２、・・・・、ＤＰ１２ｎを図８に示す如く順次、各走査パルスＳＰに同期したタイミングで列電極Ｄ１〜Ｄｍに印加する。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルのみに放電（選択消去放電）が生起される。かかる選択消去放電に応じて放電セル内に形成されていた壁電荷が消滅する。一方、走査パルスＳＰ及び高電圧の画素データパルスが印加されたものの上記選択消去放電の生起されなかった放電セルは、その直前までの壁電荷の形成状態を維持する。
【００２９】
従って、選択消去アドレス行程ＷＩｃでは、図６に示す如き画素駆動データＧＤに応じてＰＤＰ１０の各放電セル内から選択的に壁電荷を消去させることにより、各放電セルを、壁電荷の存在する”点灯放電セルモード”、又は壁電荷の存在しない”消灯放電セルモード”のどちらか一方に設定するのである。
次に、サブフィールドＳＦ１〜ＳＦ１２各々の発光維持行程Ｉｃでは、第１サスティンドライバ１７及び第２サスティンドライバ１８の各々が、図８に示すように、正極性の維持パルスＩＰＹ及びＩＰＸを行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎに交互に印加する。ここで、サブフィールドＳＦ１〜ＳＦ１２各々の発光維持行程Ｉｃにおいて繰り返し印加する維持パルスＩＰの回数は、例えば図７に示す如く、
ＳＦ１＝１
ＳＦ２＝２
ＳＦ３＝４
ＳＦ４＝７
ＳＦ５＝１１
ＳＦ６＝１４
ＳＦ７＝２０
ＳＦ８＝２５
ＳＦ９＝３３
ＳＦ１０＝４０
ＳＦ１１＝４８
ＳＦ１２＝５０
である。この際、壁電荷が形成されている放電セル、すなわち”点灯放電セルモード”に設定されている放電セルのみが、上記維持パルスＩＰＸ及びＩＰＹが印加される度に維持放電発光する。
【００３０】
従って、発光維持行程Ｉｃによれば、各サブフィールドの選択書込アドレス行程ＷＯｃ及び選択消去アドレス行程ＷＩｃにて”点灯放電セルモード”に設定された放電セルのみが、このサブフィールドの重み付けに対応した回数だけ発光する。
この際、図７及び図８に示す駆動によれば、サブフィールドＳＦ１〜ＳＦ１２の内で、放電セルを”消灯放電セルモード”から”点灯放電セルモード”に推移させることが可能な機会は、サブフィールドＳＦ１の選択書込アドレス行程ＷＯｃだけである。つまり、サブフィールドＳＦ１〜ＳＦ１２の内の１のサブフィールドで選択消去放電が生起されて、一旦、放電セルが”消灯放電セルモード”に設定されると、それ以降のサブフィールドにおいてこの放電セルが”点灯放電セルモード”に復帰することはない。従って、図６に示す如き１３通りの画素駆動データＧＤによる階調駆動によれば、最低輝度０を表す第１階調駆動を除き、先頭のサブフィールドＳＦ１の選択書込アドレス行程ＷＯｃにおいて必ず選択書込放電（二重丸にて示す）が生起され、放電セルは”点灯放電セルモード”に設定される。そして、表現すべき輝度に対応した分だけ連続したサブフィールドで”点灯放電セルモード”を維持させ、その間のサブフィールド各々の発光維持行程Ｉｃにおいて白丸にて示す如く連続して維持放電発光を生起させるのである。尚、放電セルは、サブフィールドＳＦ２〜ＳＦ１２の内の１のサブフィールドの選択消去アドレス行程ＷＩｃにて選択消去放電（黒丸にて示す）が生起されるまでの間、”点灯放電セルモード”を維持することになる。
【００３１】
ここで、サブフィールドＳＦ１〜ＳＦ１２において生起された維持放電発光の総数によって中間調の輝度が表現される。
つまり、図６に示す如き１３種類のデータパターンを有する画素駆動データＧＤによれば、
［０：１：３：７：１４：２５：３９：５９：８４：１１７：１５７：２０５：２５５］
なる１３階調分の中間輝度が表現されるのである。
【００３２】
ところで、上述した如き駆動によれば、最低輝度０を表す第１階調駆動を実施する場合には、図６に示すようにサブフィールＳＦ１〜ＳＦ１２に亘り、選択書込放電及び選択消去放電のいずれもが生起されない。
よって、これら選択書込放電及び選択消去放電に伴う発光による暗コントラストの低下を抑制することができる。
【００３３】
又、上述した如き駆動によると、サブフィールドＳＦ１２の発光維持行程Ｉｃの終了時点での放電セル内の電荷の形成状態が、図６に示す如き第１階調駆動時と、第２〜第１２階調駆動時と、第１３階調駆動時とで異なる。すなわち、サブフィールＳＦ１〜ＳＦ１２に亘り選択書込放電及び選択消去放電が一切生起されない第１階調駆動時には、サブフィールドＳＦ１２の発光維持行程Ｉｃの終了時点での放電セル内の電荷の形成状態は図１０（ｃ１）となる。又、サブフィールＳＦ２〜ＳＦ１２の内のいずれか１のサブフィールドにおいて選択消去放電が生起される第２〜第１２階調駆動時には、放電セル内の電荷の形成状態は図１０（ｃ２）となる。又、サブフィールＳＦ１において選択書込放電が生起されるものの、それ以降のサブフィールドにおいて選択消去放電が一切生起されない第１３階調駆動時には、放電セル内の電荷の形成状態は図１０（ｃ３）となる。従って、図１０（ｃ１）〜図１０（ｃ３）の如く、放電セル毎に電荷の形成状態にバラツキが生じていると、例え、次のフィールドのサブフィールドＳＦ１にて一斉リセット行程Ｒｃを実行しても、全ての放電セル内の電荷状態を一様に図９（ｂ）に示す如き形態に揃えることが出来ない。よって、選択書込アドレス行程ＷＯｃ及び選択消去アドレス行程ＷＩｃにおいて誤放電が生起される可能性があり、表示品質の低下を招く恐れがでてくる。そこで、各フィールドの最後尾のサブフィールドＳＦ１２の発光維持行程Ｉｃの直後に消去行程Ｅｃを実行するようにしている。
【００３４】
消去行程Ｅｃでは、第２サスティンドライバ１８が、図８に示す如き、立ち上がりが急峻であり、かつ立ち下がりが緩やかな正極性の消去パルスＥＰＹを発生してこれを行電極Ｙ１〜Ｙｎ各々に同時に印加する。更に、かかる消去パルスＥＰＹが印加されている間、第１サスティンドライバ１７は、図８に示す如き正極性の消去パルスＥＰＸを発生してこれを行電極Ｘ１〜Ｘｎ各々に同時に印加する。
【００３５】
かかる消去行程Ｅｃにおいて、先ず、消去パルスＥＰＹが一定の高電圧を維持している際には、図１０（ｃ２）の状態にある放電セルのみに、その行電極Ｙ及び列電極Ｄ間に第１消去放電が生起される（第１消去行程Ｅｃ１）。かかる第１消去放電により、この放電セルの行電極Ｙ近傍に形成されていた正極性の電荷は図１０に示す如く負極性の電荷に推移し、列電極Ｄの近傍に形成されていた負極性の電荷は正極性の電荷に推移する。尚、この間、図１０（ｃ１）の状態にある放電セル、並びに図１０（ｃ３）の状態にある放電セルには上述した如き第１消去放電は生起されない。よって、消去パルスＥＰＹが一定の高電圧を維持している間は、図１０（ｃ１）の状態にある放電セル、及び図１０（ｃ３）の状態にある放電セルは、現時点での電荷形成状態を維持する。従って、選択消去放電の生起された放電セル内の電荷形成状態は、上記第１消去放電が生起されることにより、図１０（ｃ３）に示す如き、選択書込放電が生起されたものの選択消去放電は生起されなかった放電セル内の電荷形成状態と同一になるのである。
【００３６】
次に、消去パルスＥＰＹのレベルが緩やかに下降し、そのレベルが所定レベルに達すると、図１０（ｃ３）に示す如き状態にある放電セルのみにその行電極Ｙ及びＸ間に第２消去放電が生起される（第２消去行程Ｅｃ２）。かかる第２消去放電により、行電極Ｘ近傍に形成されていた正極性の電荷は負極性の電荷に推移する。従って、第２消去行程Ｅｃ２の実行により、選択書込放電及び選択消去放電が一切生起されなかった放電セル、両放電が共に生起された放電セル、及び選択消去放電のみが生起されなかった放電セル各々内の電荷形成状態が一様に、図９（ｂ）の如き壁電荷の形成されていない状態に揃うのである。よって、アドレス行程での誤放電が防止されて、表示品質の低下が抑制される。
【００３７】
尚、上記実施例においては、放電セルを選択的に”点灯放電セルモード”に設定する選択書込アドレス行程ＷＯｃを先頭のサブフィールドＳＦ１のみで実行しているが、図１１に示すように、引き続きサブフィールドＳＦ２において実行するようにしても良い。この際、図１１に示す如く、サブフィールドＳＦ１及びＳＦ２各々の発光維持行程ＩｃにてＰＤＰ１０の行電極Ｘ及びＹに印加すべき維持パルスＩＰの数は、ＳＦ１＝２、ＳＦ２＝１となる。更に、図１１に示す発光駆動フォーマットに従ってＰＤＰ１０を駆動する場合には、駆動データ生成回路３２では図１２に示されるが如き変換テーブルを採用する。従って、かかる変換テーブルにて変換して得られた画素駆動データＧＤに基づく発光駆動パターンも図１２に示されるが如き形態となる。
【００３８】
要するに、先頭のサブフィールド又は先頭のサブフィールドを含む連続した複数のサブフィールド各々では選択書込アドレス行程、それ以降に後続するサブフィールド各々では選択消去アドレス行程を設け、輝度０を表現する場合を除き上記選択書込アドレス行程にて選択書込放電を生起させるべき駆動を行うのである。これにより、輝度０を表現する場合には選択消去放電及び選択書込放電のいずれもが一切生起されないので、暗コントラストを向上させることが可能になる。
【００３９】
更に、各フィールドの最後尾において、各放電セル内での電荷の形成状態を一様にすべき第１消去行程Ｅｃ１及び第２消去行程Ｅｃ２を実行することにより、上記選択書込アドレス行程及び選択消去アドレス行程各々での誤放電を防止している。よって、表示品質を低下させることなく暗コントラストを向上させることが可能になるのである。
【図面の簡単な説明】
【図１】１リセット１アドレス法によるＰＤＰの発光駆動フォーマットの一例を模式的に示す図である。
【図２】画素データの変換処理によって得られる画素駆動データＧＤ、これに対応する階調及び放電セルの発光駆動パターンを示す図である。
【図３】図２に示される発光駆動フォーマットに従って、ＰＤＰの行電極及び列電極に印加される各種駆動パルスの印加タイミングを示す図である。
【図４】本発明による表示装置の概略構成を示す図である。
【図５】図４に示すデータ変換回路３０の内部構成を示す図である。
【図６】駆動データ生成回路３２において用いられるデータ変換テーブルと、画素駆動データＧＤに基づく各階調駆動による放電セルの発光駆動パターンを示す図である。
【図７】ＰＤＰ１０を駆動する際の発光駆動フォーマットを示す図である。
【図８】図７に示す発光駆動フォーマットに従ってＰＤＰ１０の行電極及び列電極に印加される各種駆動パルスと、その印加タイミングを示すタイムチャートである。
【図９】壁電荷が存在する場合並びに存在しない場合における各放電セル内の電荷の形成状態を模式的に表す図である。
【図１０】消去行程Ｅｃでの各放電セル内における電荷形成状態の推移を模式的に表す図である。
【図１１】ＰＤＰ１０を駆動する際の発光駆動フォーマットの他の一例を示す図である。
【図１２】駆動データ生成回路３２において用いられるデータ変換テーブル、及び画素駆動データＧＤに基づく各階調駆動による放電セルの発光駆動パターンの他の一例を示す図である。
【主要部分の符号の説明】
１０　ＰＤＰ
１１　同期検出回路
１２　駆動制御回路
１４　Ａ／Ｄ変換器
１５　メモリ
１６　アドレスドライバ
１７　第１サスティンドライバ
１８　第２サスティンドライバ
３０　データ変換回路
３１　多階調化処理回路
３２　駆動データ生成回路
【図１】
2004109238.tif 000003
【図２】
2004109238.tif 000004
【図３】
2004109238.tif 000005
【図４】
2004109238.tif 000006
【図５】
2004109238.tif 000007
【図６】
2004109238.tif 000008
【図７】
2004109238.tif 000009
【図８】
2004109238.tif 000010
【図９】
2004109238.tif 000011
【図１０】
2004109238.tif 000012
【図１１】
2004109238.tif 000013
【図１２】
2004109238.tif 000014