(57)【要約】　　　（修正有）【課題】高開口率の低温ポリシリコン薄膜トランジスタ液晶ディスプレーのピクセル構造の提供。【解決手段】薄膜トランジスタ液晶ディスプレーのピクセル構造。ドープポリシリコン層、誘電層、シールドメタル層と低温ポリシリコン薄膜トランジスタのソース／ドレーン域を同時に明確にすることにより、蓄積容量を形成している。シールドメタル層はドープポリシリコン層上に形成されピクセル電極と電気的に繋がっている。シールドメタル層の占める領域が蓄積容量の領域であるので、開口率が大幅に向上する。【選択図】　図１１
2004109974.tif 000002
【特許請求の範囲】
【請求項１】
透明基板上に形成するのに適している薄膜トランジスタ液晶ディスプレーにおいて、そのピクセル構造が、
片方でピクセル電極と電気的に繋がっているソース／ドレーン域とゲートを有している低温ポリシリコン薄膜トランジスタとピクセル電極を有し、透明基板上に形成されているピクセルと、
透明基板上に形成されゲートと電気的に繋がっている走査線と、
透明基板上に形成されソース／ドレーン域の反対側と電気的に繋がっている信号線と、
ドープポリシリコン層、誘電層、ドープポリシリコン層上に形成されピクセル電極と電気的に繋がっているシールドメタル層を有し、信号線の下に形成されている蓄積容量と、
を有することを特徴とするピクセル構造。
【請求項２】
ソース／ドレーン域がＮ型ドーパントをドープしているポリシリコン層を含んでいることを特徴とする請求範囲１に記載のピクセル構造。
【請求項３】
ソース／ドレーン域がＰ型ドーパントをドープしているポリシリコン層を含んでいることを特徴とする請求範囲１に記載のピクセル構造。
【請求項４】
ドープポリシリコン層がＮ型ドープポリシリコン層を含んでいることを特徴とする請求範囲１に記載のピクセル構造。
【請求項５】
ドープポリシリコン層がＰ型ドープポリシリコン層を含んでいることを特徴とする請求範囲１に記載のピクセル構造。
【請求項６】
ドープポリシリコン層がＤＣ電圧に繋がっていることを特徴とする請求範囲１に記載のピクセル構造。
【請求項７】
ドープポリシリコン層がＡＣ電圧に繋がっていることを特徴とする請求範囲１に記載のピクセル構造。
【請求項８】
シールドメタル層がモリブデン・タングステン合金、クローム、モリブデンからなるグループより選んだ材料でつくられていることを特徴とする請求範囲１に記載のピクセル構造。
【請求項９】
ドープポリシリコン層が信号線の下に位置合わせした開口部を有することを特徴とする請求範囲１に記載のピクセル構造。
【請求項１０】
請求範囲１に記載の複数のピクセル構造を有する薄膜トランジスタアレイ基板。
【請求項１１】
特許請求範囲１０に記載の薄膜トランジスタアレイ基板、カラーフィルター基板、および薄膜トランジスタアレイ基板とカラーフィルター基板の間に配置した液晶層からなる薄膜トランジスタ液晶ディスプレー。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は一般に薄膜トランジスタ（ＴＦＴ）液晶ディスプレー（ＬＣＤ）に係り、更に詳しくは高開口率を備えた低温シリコン薄膜トランジスタ液晶ディスプレー（ＬＴＰＳ　ＴＦＴ−ＬＣＤ）のピクセル構造に関する。
【０００２】
【従来の技術とその課題】
ＬＴＰＳ　ＴＦＴ−ＬＣＤは、電子移動性が２００ｃｍ２／Ｖ−ｓｅｃを超え、より小さな領域が高開口率の要求に合っていることが、従来のアモルファス（ａ−Ｓｉ）ＴＦＴ−ＬＣＤと異なっている点である。従って、輝度の減少やディスプレー全体での電力消費の問題がＬＴＰＳ　ＴＦＴ−ＬＣＤで解決される。加えて、電子の移動性が大きくなることにより、ドライバー回路の一部と薄膜トランジスタを同じガラス基板上に集積でき、ＬＣＤパネルの信頼性が著しく改善される。よって、ＬＴＰＳ　ＴＦＴ−ＬＣＤの生産コストは従来のａ−Ｓｉ　ＴＦＴ−ＬＣＤと比べて遙かに小さい。加えて、ＬＴＰＳ　ＴＦＴ−ＬＣＤでは更に、薄さ、軽量、高分解度の有利さがあり、省電力でモバイルの製品に適している。
【０００３】
図１（先行技術）に関して、従来のＴＦＴ−ＬＣＤのピクセル構造では蓄積容量をピクセル電極と走査線で構成している。ＴＦＴ−ＬＣＤのピクセル構造は、ピクセル１００、ピクセル１００駆動用の走査線１０６、ピクセル１００駆動用の信号線１０８を含んでいる。ピクセル１００には薄膜トランジスタ１０２とピクセル電極１０４がある。薄膜トランジスタ１０２にはゲート１０２ａとソース／ドレーン域１０２ｂがある。薄膜トランジスタ１０２では、ゲート１０２ａと走査線１０６が電気的に接続している。ソース／ドレーン域１０２ｂはプラグ１１２ａを経由して信号線に一方で繋がり、プラグ１１２ｂと１１４を経由してピクセル電極１０４と他方で繋がっている。
【０００４】
加えて、ピクセル電極１０４は、隣接する信号線１０８と隣接する走査線１０６、１０６ａの間の領域に配置され、ピクセル電極１０４の一部が隣接の走査線１０６ａと重なって、蓄積容量を形成している。蓄積容量１１０のキャパシタンスは、ピクセル電極１０４と走査線１０６ａとの重なり、およびピクセル電極１０４と走査線１０６ａの間に形成される誘電層（図示していない）の厚みにより決まる。
【０００５】
図２（先行技術）では、従来のＴＦＴ−ＬＣＤピクセル構造でのコモン線とピクセル電極で構成する蓄積容量の概略図を示している。ピクセル構造には、ピクセル２００、ピクセル２００を駆動する走査線２０６、ピクセル２００を駆動する信号線を含んでいる。ピクセル２００は薄膜トランジスタ２０２とピクセル電極２０４で構成しており、薄膜トランジスタ２０２にはゲート２０２ａとソース／ドレーン域２０２ｂを含んでいる。薄膜トランジスタ２０２ではゲート２０２ａは走査線２０６と電気的に繋がっており、ソース／ドレーン域２０２ｂの一方はプラグ２１２ａを経由して信号線２０８と電気的に繋がっており、他方はプラグ２１２ｂと２１４を経由してピクセル電極２０４と繋がっている。
【０００６】
加えて、コモン線２１６は隣接する走査線２０６間の領域に形成され、ピクセル電極２０４は隣接する信号線２０８と隣接する走査線２０６の間の領域に形成されている。ピクセル電極２０４とコモン線２１６間のオーバーラップが蓄積容量２１０を構成している。蓄積容量２１０のキャパシタンスは、ピクセル電極２０４とコモン線２１６の重なり領域と、ピクセル電極２０４とコモン線２１６間で形成した誘電層（図示していない）の厚みにより決まる。
【０００７】
ピクセル電極と走査線が構成する蓄積容量構成では、走査線の非常に広い線幅が充分なキャパシタンスを得るために用意される。これが開口率を減らす原因になる。同じ問題がピクセル電極とコモン線で形成する蓄積容量にも存在する。
【０００８】
加えて、隣接するピクセル間の周縁領域が液晶分子の再配列を起こし、結果的にピクセル周縁での洩れを招く。従って、洩れ領域を封鎖するために、反対の基板、即ちカラーフィルター上にブラックマトリックス（ＢＭ）を形成せねばならない。カラーフィルター基板上に形成したブラックマトリックスも開口率を減少する。
【０００９】
本発明は高開口率の低温ポリシリコン薄膜トランジスタ液晶ディスプレーのピクセル構造を提供する。
【００１０】
【課題を解決するための手段】
本発明で提供される低温ポリシリコン薄膜トランジスタ液晶ディスプレーは、ピクセル、走査線、信号線、蓄積容量を有している。ピクセルは低温ポリシリコン薄膜トランジスタとピクセル電極からできている。走査線と信号線は低温ポリシリコン薄膜トランジスタを駆動するために用いられる。蓄積容量は、ドープされたポリシリコン層、誘電層、シールドメタル層でできており、ピクセル電極と電気的に繋がっている。
【００１１】
蓄積容量の上記ドープポリシリコン層と低温ポリシリコン薄膜トランジスタのポリシリコン層は同じ方法で規定される。シールドメタル層は光をシールドする機能を有するだけでなく、ドープポリシリコン層と一緒になって蓄積容量を形成する機能がある。
【００１２】
本発明において、低温ポリシリコン層はゲートとソース／ドレーン域を有している。ゲートは電気的に走査線と繋がっている。ソース／ドレーン域の一方は電気的に信号線と繋がっており、ソース／ドレーン域のもう一方はピクセル電極と繋がっている。加えて、ソース／ドレーン域はＮ型またはＰ型ドーパントを含んでいる。
【００１３】
本発明において、シールドメタル層はモリブデン・タングステン合金、クローム、モリブデン、あるいはシールドと誘電の両効果がある他の材料を含んでいる。シールドメタル層は信号線と重なり合わず、それ故に、シールドメタル層と信号線間に寄生容量を引き起こさない。
【００１４】
本発明において、蓄積容量は信号線の下に配置されている。ドープポリシリコン層は信号線の下に配置した開口部がある。開口部の形成によりドープポリシリコン層と信号線の重なり領域を減らすことができ、結果的にドープポリシリコン層と信号線間の寄生容量が減少する。
【００１５】
蓄積容量のドープポリシリコン層はＮ型またはＰ型ドーパントを含んでいる。
【００１６】
【発明の実施の形態】
図３〜図８は、本発明の実施例に係る低温ポリシリコン薄膜トランジスタのアレイ基板の製造工程を示している。図３のように、パターン化したポリシリコン層を透明な基板３０１の上に形成する。ポリシリコン層にイオンをドープし、ソース／ドレーン域３０２ｂとドープポリシリコン層３１８を形成する。ドープイオンはＮ型またはＰ型ドーパントを含んでいる。ソース／ドレーン域３０２ｂとドープポリシリコン層３１８を形成した後、誘電層３２２を透明基板３０１上に形成し、ソース／ドレーン域３０２ｂとドープポリシリコン層３１８を覆う。上記の誘電層３２２は窒化シリコンや酸化シリコンのような誘電材料で形成する。
【００１７】
図４のように、ゲート３０２ａ、走査線３０６、シールドメタル層３２０を形成する。ゲート３０２ａを走査線３０６に合体し、シールドメタル層３２０をドープポリシリコン層３１８の一部の上に形成する。シールドメタル層３２０、誘電層３２２、ドープポリシリコン層３１８の重なる部分が蓄積容量３１０を構成する。シールドメタル層３２０を形成する材料は、モリブデン・タングステン合金、クローム、モリブデンまたはシールドと誘電の両特性を有する他の材料を含んでいる。
【００１８】
図５のように、誘電層３２４を透明基板３０１の上方に形成し、ゲート３０２ａ、走査線３０６、シールドメタル層３２０を覆う。誘電層３２４を形成する材料は窒化シリコンや酸化シリコンのような誘電材料を含んでいる。そして、プラグ３１２ａと３１２ｂをソース／ドレーン域の接点（Ｓ／Ｄ接点）としてソース／ドレーン域３０２ｂ上に形成する。
【００１９】
図６のように、信号線３０８と線３０９を誘電層３２４上に形成する。信号線３０８はプラグ３１２ａを経由してソース／ドレーン域３０２ｂの一方と繋がり、線３０９がプラグ３１２ｂを通じてソース／ドレーン域３０２ｂの他方と繋がっている。
【００２０】
図７のように、誘電層３２６を透明基板３０１全体上に形成する。例えば、誘電層３２６は平面状の上面を持ち、誘電層３２６を形成するための材料は、窒化シリコンや酸化シリコンのような誘電材料を含んでいる。そして、誘電層３２４と３２６を通してシールドメタル層３２０上にプラグを形成する。
【００２１】
図８のように、誘電層３２６上にピクセル電極３０４を形成する。ピクセル電極３０４は、プラグ３１４、線３０９、プラグ３１２ｂを経由してソース／ドレーン域３０２ｂと電気的に繋がっている。ピクセル電極は更に、プラグ３１６ａと３１６ｂを経由してシールドメタル層３２０と電気的に繋がっている。ピクセル電極３０４を形成するための材料は、酸化インジューム錫（ＩＴＯ）のような透明な誘電材料を含んでいる。
【００２２】
本発明による低温ポリシリコン薄膜トランジスタ液晶ディスプレーピクセル構造は、ピクセル３００、ピクセル３００を駆動する走査線３０６、ピクセルを駆動する信号線３０８を含んでいることが、図８で明確に示されている。
【００２３】
まずピクセル３００、走査線３０６、信号線３０８の配置について説明する。ピクセル３００は薄膜トランジスタ３０２とピクセル電極３０４を含む。薄膜トランジスタ３０２はゲート３０２ａとソース／ドレーン域３０２ｂを含む。薄膜トランジスタ３０２において、ゲート３０２ａは走査線３０６と電気的に繋がっており、ソース／ドレーン域３０２ｂの一方はプラグ３１２ａを経由して信号線３０８と電気的に繋がり、ソース／ドレーン域３０２ｂの他方はプラグ３１２ｂ、線３０９、プラグ３１４を経由してピクセル電極３０４と電気的に繋がっている。
【００２４】
更に蓄積容量３１０について以下に説明する。ドープポリシリコン層３１８が信号線３０８の下で透明基板３０１上に形成されており、他方、シールドメタル層３２０はドープポリシリコン層３１８の上方に形成されている。ドープポリシリコン層３１８とシールドメタル層３２０の重なり部分が蓄積容量３１０を構成する。シールドメタル層３２０を形成する材料は、モリブデン・タングステン合金、クローム、モリブデン、またはシールドと誘電の両機能を有する他の材料を含んでいる。加えて、シールドメタル層３２０はプラグ３１６ａと３１６ｂを経由してピクセル電極３０４と電気的に繋がっており、ドープポリシリコン層３１８はコモン電圧Ｖｃｏｍと繋がっている。
【００２５】
加えて、シールドメタル層３２０は信号線３０８の両側でドープポリシリコン層３１８上方に配置されている。シールドメタル層３２０がピクセルの端に配置しているので、シールドメタル層３２０はピクセルの縁における周縁領域が引き起こす洩れを抑え、ドープポリシリコン層３１８と一緒になって蓄積容量３１０も形成している。さらに、蓄積容量３１０の領域がシールドメタル層３２０のカバー域と同じであるので、余分の領域を必要とせず、開口率が大幅に増加する。
【００２６】
図９には低温ポリシリコン薄膜トランジスタ液晶ディスプレー（ＬＴＰＳ　ＴＦＴ−ＬＣＤ）の断面を図示している。ＬＴＰＳ　ＴＦＴ−ＬＣＤは、カラーフィルターアレイ基板４００、液晶層５００、ＴＦＴアレイ基板６００を含む。シールドメタル層３２０が信号線３０８と重なっておらず、シールドメタル層３２０と信号線間の寄生容量が非常に抑えられることが、図９から明らかに分かる。
【００２７】
図１０と図１１を参照すると、図１０は開口部のあるドープポリシリコン層を示し、図１１は図１０に関するＬＴＰＳ　ＴＦＴ−ＬＣＤの断面を示している。ドープポリシリコン層３１８と信号線３０８間の寄生容量を更に抑えるために、ドープポリシリコン層３１８のパターンを決めるフォトマスクを修正し、開口部３１９を信号線３０８の下に位置合わせした状態でドープポリシリコン層３１８に形成している。このように開口部３１９を形成することにより、ドープポリシリコン層３１８と信号線３０８が重なる可能性を更に減少し、その結果、両者間の寄生容量が更に減少する。
【００２８】
【発明の効果】
上記により、本発明が提供する薄膜トランジスタ液晶ディスプレーのピクセル構成は、少なくとも次のような利点がある。
【００２９】
１．薄膜トランジスタ液晶ディスプレーのピクセル構造において、蓄積容量領域がシールドメタル層の覆う範囲と等しいので、開口率を大きく上げることができる。
【００３０】
２．薄膜トランジスタ液晶ディスプレーのピクセル構造において、シールドメタル層とドープポリシリコン層が構成する蓄積容量は、ＣＬＣ：Ｃｓｔが１：１〜１：４の範囲に容易に至るキャパシタンスＣｓｔをもつ。
【００３１】
３．薄膜トランジスタ液晶ディスプレーのピクセル構造において、カラーフィルター基板上に光を遮蔽するためのブラックマトリックスを必要としない。
【００３２】
４．本発明が提供する薄膜トランジスタ液晶ディスプレーのピクセル構造を製造するにあたって、顕著な製造コストの上昇なしで僅かな修正をフォトマスク上にするだけである。
【００３３】
ここで公開された本発明の仕様と実際を考慮することにより、本発明の別の実施例が当業者に生まれる。意図していることは、仕様や例は例示としてのみ考えられるべきものであり、本発明の適用範囲と精神を特許請求範囲で示している。
【００３４】
本発明のこれらの特徴は他の特徴と共に、図を参考にすることにより更に明らかになる。
【図面の簡単な説明】
【図１】従来の薄膜トランジスタ液晶ディスプレーのピクセル構造において、ピクセル電極と走査線からなる蓄積容量を示す平面図。
【図２】従来の薄膜トランジスタ液晶ディスプレーのピクセル構造において、ピクセル電極とコモン線からなる蓄積容量を示す平面図。
【図３】低温ポリシリコン薄膜トランジスタのアレイ基板の製造工程図である。
【図４】低温ポリシリコン薄膜トランジスタのアレイ基板の製造工程図である。
【図５】低温ポリシリコン薄膜トランジスタのアレイ基板の製造工程図である。
【図６】低温ポリシリコン薄膜トランジスタのアレイ基板の製造工程図である。
【図７】低温ポリシリコン薄膜トランジスタのアレイ基板の製造工程図である。
【図８】低温ポリシリコン薄膜トランジスタのアレイ基板の製造工程図である。
【図９】低温ポリシリコン薄膜トランジスタ液晶ディスプレーの断面図である。
【図１０】開口部のあるドープポリシリコン層の概略図である。
【図１１】図１０に関する低温ポリシリコン薄膜トランジスタ液晶ディスプレーを示す断面である。
【符号の説明】
１００　　　　　ピクセル
１０２　　　　　薄膜トランジスタ
１０２ａ　　　　ゲート
１０２ｂ　　　　ドレーン域
１０４　　　　　ピクセル電極
１０６　　　　　走査線
１０６ａ　　　　走査線
１０８　　　　　信号線
１１０　　　　　蓄積容量
１１２ａ　　　　プラグ
１１２ｂ　　　　プラグ
２００　　　　　ピクセル
２０２　　　　　薄膜トランジスタ
２０２ａ　　　　ゲート
２０２ｂ　　　　ドレーン域
２０４　　　　　ピクセル電極
２０６　　　　　走査線
２０８　　　　　信号線
２１０　　　　　蓄積容量
２１２ａ　　　　プラグ
２１２ｂ　　　　プラグ
２１６　　　　　コモン線
３００　　　　　ピクセル
３０１　　　　　透明基板
３０２　　　　　薄膜トランジスタ
３０２ａ　　　　ゲート
３０２ｂ　　　　ドレーン域
３０４　　　　　ピクセル電極
３０６　　　　　走査線
３０８　　　　　信号線
３０９　　　　　線
３１０　　　　　蓄積容量
３１２ａ　　　　プラグ
３１２ｂ　　　　プラグ
３１４　　　　　プラグ
３１６ａ　　　　プラグ
３１８　　　　　ドープポリシリコン層
３１９　　　　　開口部
３２０　　　　　シールドメタル層
３２２　　　　　誘電層
３２４　　　　　誘電層
３２６　　　　　誘電層
４００　　　　　カラーフィルターアレイ基板
５００　　　　　液晶層
６００　　　　　アレイ基板
【図１】
2004109974.tif 000003
【図２】
2004109974.tif 000004
【図３】
2004109974.tif 000005
【図４】
2004109974.tif 000006
【図５】
2004109974.tif 000007
【図６】
2004109974.tif 000008
【図７】
2004109974.tif 000009
【図８】
2004109974.tif 000010
【図９】
2004109974.tif 000011
【図１０】
2004109974.tif 000012
【図１１】
2004109974.tif 000013