(57)【要約】【課題】Ｗプラグを有するコンタクト上にＴｉ／ＴｉＮ／Ａｌ合金／ＴｉＮ構造でコンタクトとほぼ同じ幅の配線層を形成する場合において、ドライエッチで除去を行うときに、Ｗ層が露出しＴｉ層のサイドエッチが促進されて電気的な接続ができなくなることを、防止できるようにする。【解決手段】層間絶縁膜２から突出したＷ層８の上部のみＴｉ層９、ＴｉＮ層１０をＣＭＰ法で除去し、その後にＡｌ合金層１１を形成して配線パターンを形成する。こうすることによって、配線層をドライエッチで加工するときにＷ層８が露出しても、Ｔｉ層９がないので、従来のようなサイドエッチが生じるといった問題が発生することがない。【選択図】　　　図１０
2004039879.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された絶縁膜に開口を形成する工程と、前記開口に第１の金属膜を埋め込み形成する工程と、前記絶縁膜の表面層を除去して前記第１の金属膜の上部を突出させる工程と、前記第１の金属膜の突出部および前記絶縁膜の上に第２の金属膜を形成する工程と、前記第２の金属膜の、前記第１の金属膜上の部分を除去し、前記第１の金属膜を露出させる工程と、前記露出した第１の金属膜および除去されなかった第２の金属膜の部分を被覆して第３の金属膜を形成する工程と、前記第３の金属膜および前記第２の金属膜を選択的に除去して前記第１の金属膜に接触するパターンを形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に第１および第２の絶縁膜を順次形成する工程と、前記第１及び第２の絶縁膜に開口を形成する工程と、前記開口に第１の金属膜を埋め込み形成する工程と、前記第２の絶縁膜を選択的に除去し前記第１の金属膜の上部を前記第１の絶縁膜から突出させる工程と、前記第１の金属膜の突出部および前記第１の絶縁膜の上に第２の金属膜を形成する工程と、前記第２の金属膜の、前記第１の金属膜上の部分を除去し、前記第１の金属膜を露出させる工程と、前記露出した第１の金属膜および除去されなかった第２の金属膜の部分を被覆して第３の金属膜を形成する工程と、前記第３の金属膜および前記第２の金属膜を選択的に除去して前記第１の金属膜に接触するパターンを形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項３】
第１の絶縁膜は実質的に不純物を含まない絶縁膜であり、第２の絶縁膜は不純物を含む絶縁膜であり、前記第２の絶縁膜を選択的除去する工程は気相ＨＦ雰囲気で除去する工程であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
第１の金属膜上の第２の金属膜の部分を除去する工程は化学機会研磨によることを特徴とする請求項２または３記載の半導体装置の製造方法。
【請求項５】
第１の金属膜はＷ膜、第２の金属膜はＴｉ膜、第３の金属膜はＡｌ合金膜であることを特徴とする請求項１から４までのいずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にメタル配線層を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図１１〜図１６は、半導体集積回路装置における、タングステン（Ｗ）プラグが埋め込まれたコンタクトを有する配線部分を示すものであり、図１１から順にその配線構造を製造するための従来の工程を説明している。
【０００３】
これを説明すると、図において１０１は半導体基板、１０２はＳｉ酸化膜からなる層間絶縁膜、１０３はコンタクト部を形成するためのフォトレジストパターン、１０４は層間絶縁膜１０２に形成されたコンタクト部、１０５は第一のＴｉ層、１０６は第一のＴｉＮ層、１０７はＷ層、１０８は第二のＴｉ層、１０９は第二のＴｉＮ層、１１０はＡｌ合金層、１１１は第三のＴｉＮ層、１１２は配線層を形成するためのフォトレジストパターンである。
【０００４】
まず、図１１において、半導体基板１０１上に、プラズマＣＶＤ法などによりＳｉ酸化膜を堆積して層間絶縁膜１０２を形成し、その上に、縮小投影露光法によりコンタクト部を形成するためレジストパターン１０３を形成する。次に、異方性のドライエッチにより、図１２に示すように層間絶縁膜１０２にコンタクト部１０４を開口し、レジストパターン１０３を除去する。そして図１３に示すように第一のＴｉ層１０５と第一のＴｉＮ層１０６を層間絶縁膜１０２の表面とそのコンタクト部１０４の内部とに均一に形成する。第一のＴｉＮ層１０６上には、気相成長により、コンタクト部１０４の内部に充填される膜厚でＷ膜１０７を成長させる。次に、図１４に示すようにＷ膜１０７は化学機械研磨（ＣＭＰ）により研磨を行い、コンタクト部１０４の内部のみにＷ膜１０７が残るようにする。この時、層間絶縁膜１０２上の第一のＴｉ層１０５と第一のＴｉＮ層１０６も除去され、コンタクト部１０４以外は層間絶縁膜１０２が露出する。
【０００５】
続いて、図１５に示すように、第二のＴｉ層１０８と第二のＴｉＮ層１０９とＡｌ合金層１１０と第三のＴｉＮ層１１１とをこの順に形成する。さらに、図１６に示すように、第三のＴｉＮ層１１１の上にレジストパターン１１２を形成し、ドライエッチにより例えばＢＣｌ３＋Ｃｌ２＋ＣＨＦ３混合ガスを用いたエッチングを行い、配線パターンを形成する。
【０００６】
【発明が解決しようとする課題】
以上説明したような配線、コンタクト構成では、第二のＴｉ層１０８とコンタクト１０４に充填されたＷ層１０７とは、電気的な接続を形成するために確実に接触している必要がある。第二のＴｉ層１０８は、図１６に示した配線パターンを形成するためにドライエッチされるが、レジストパターン１１２は縮小投影露光法により形成するので、合わせずれが生じた場合は、第二のＴｉ層１０８がドライエッチにより除去された段階で、Ｗ層１０７の表面が露出することになる。
【０００７】
また、合わせずれが生じない場合でも、近年の微細化した半導体装置においては、コンタクト１０４の直径と、第二のＴｉ層１０８、第二のＴｉＮ層１０９、Ａｌ合金層１１０および第三のＴｉＮ層１１１を順次加工して形成された配線層との幅は、同じ寸法で設計される場合が多く、その場合にも、工程のばらつきによってコンタクト１０４の直径の方が大きくなった時は、第二のＴｉ層１０８がドライエッチにより除去された段階で、Ｗ層１０７の上部が露出する。
【０００８】
このように第二のＴｉ層１０８が除去されてＷ層１０７の表面が露出すると、ドライエッチングのエッチングガスプラズマとＷ層１０７とが接触した状況で、Ｗ層１０７の上に残っている第二のＴｉ層１０８においてサイドエッチが促進され、図１７に示すように第二のＴｉ層１０８大きく除去されてしまうという問題が発生することがわかった。
【０００９】
この理由は、明確ではないが、Ｗ層１０７はＣＶＤ法で形成されるため、その膜成長機構から推定されるようにＷ層１０７の中心部に密度の低いシーム１０７Ａがある（図１７）。配線パターンエッチングにおいて、Ｗ層１０７の表面が露出すると、シーム１０７Ａの中に取り込まれていた水などのガスが外部に拡散し、そのことによって局所的にガスプラズマ状態が変化して、第二のＴｉ層１０８がエッチングされやすくなると考えられる。
【００１０】
このような現象が発生すると、第二のＴｉ層１０８、第二のＴｉＮ層１０９、Ａｌ合金層１１０、第三のＴｉＮ層１１１で形成される配線層とＷ層１０７との接触面積が著しく減少するので、接触抵抗が増加し、電気的な接続ができなくなる。その結果、半導体装置の動作に支障をきたし、製造歩留まり低下などの問題を生じる。
【００１１】
本発明は、上記のような第二のＴｉ層１０８がエッチング除去されるという問題が生じず、良好な電気的コンタクトが実現できる半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
この目的を達成するため本発明は、半導体基板上に形成された絶縁膜に開口を形成する工程と、前記開口に第１の金属膜を埋め込み形成する工程と、前記絶縁膜の表面層を除去して前記第１の金属膜の上部を突出させる工程と、前記第１の金属膜の突出部および前記絶縁膜の上に第２の金属膜を形成する工程と、前記第２の金属膜の、前記第１の金属膜上の部分を除去し、前記第１の金属膜を露出させる工程と、前記露出した第１の金属膜および除去されなかった第２の金属膜の部分を被覆して第３の金属膜を形成する工程と、前記第３の金属膜および前記第２の金属膜を選択的に除去して前記第１の金属膜に接触するパターンを形成する工程とを含むものである。
【００１３】
さらに具体的には、半導体基板上にエッチング速度などの性質の異なる第１および第２の絶縁膜を順次形成する工程と、前記第１及び第２の絶縁膜に開口を形成する工程と、前記開口に第１の金属膜を埋め込み形成する工程と、前記第２の絶縁膜を選択的に除去し前記第１の金属膜の上部を前記第１の絶縁膜から突出させる工程と、前記第１の金属膜の突出部および前記第１の絶縁膜の上に第２の金属膜を形成する工程と、前記第２の金属膜の、前記第１の金属膜上の部分を除去し、前記第１の金属膜を露出させる工程と、前記露出した第１の金属膜および除去されなかった第２の金属膜の部分を被覆して第３の金属膜を形成する工程と、前記第３の金属膜および前記第２の金属膜を選択的に除去して前記第１の金属膜に接触するパターンを形成する工程とを含むものである。
【００１４】
この第１の絶縁膜は実質的に不純物を含まない絶縁膜、第２の絶縁膜はボロン、リンなど不純物を含む絶縁膜、第２の絶縁膜を選択的除去する工程は、気相ＨＦ雰囲気での工程を具体的に使用できる。また、第１の金属膜上の第２の金属膜の部分を除去する工程は、ＣＭＰによって可能となる。また、第１の金属膜はＷ、第２の金属膜はＴｉ、第３の金属膜はＡｌ合金膜であるのが好適である。
【００１５】
以上のように、本発明では、絶縁膜から突出した第１の金属膜（Ｗ層）の上部のみ第２の金属膜（Ｔｉ層）をあらかじめ除去することができるので、第３の金属膜（Ａｌ合金層）と第２の金属膜（Ｔｉ層）の配線パターン形成時にＷ層が露出しても、Ｔｉ層にサイドエッチが生じるといった、従来技術の問題が発生することがない。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。図１〜図９は本発明の実施の形態の半導体装置の製造方法を示す工程断面図であり、配線のＷ埋め込みコンタクト部分を示している。
【００１７】
ここで、１は半導体基板で、ｐ型のＳｉ基板を用いる。半導体基板１の上には通常ＭＯＳトランジスタなど機能素子が作りこまれるが、ここでは図示及び説明を省略する。２は第一の層間絶縁膜、３は第二の層間絶縁膜、４はコンタクト部を形成するためのフォトレジストパターン、５は第一の層間絶縁膜２と第二の層間絶縁膜３とを貫通して形成されたコンタクト、６は第一のＴｉ層、７は第一のＴｉＮ層、８はＷ層、９は第二のＴｉ層、１０は第二のＴｉＮ層、１１はＡｌ合金層、１２は第三のＴｉＮ層、１３は第二のＴｉ層９と第二のＴｉＮ層１０とＡｌ合金層１１と第三のＴｉＮ層１２からなる配線層を形成するためのフォトレジストパターンである。
【００１８】
図１に示すように、半導体基板１上に第一の層間絶縁膜２を構成する方法として、次のようなものがある。すなわち、例えば常圧ＣＶＤ法により厚さ１００ｎｍ程度の実質的に不純物を含まないＳｉ酸化膜を形成し、さらにプラズマＣＶＤ法により厚さ５０ｎｍ程度のＳｉＮ膜を形成し、更にプラズマＣＶＤ法により厚さ１５０００ｎｍ程度のＳｉ酸化膜を形成し多層膜とする。続いて化学機械研磨（ＣＭＰ）により表面を研磨平坦化し、トータルの膜厚が半導体基板１から１０００ｎｍ程度となるように仕上げて、第一の層間絶縁膜２を形成する。本発明の趣旨から、第一の層間絶縁膜２の膜構成は、単層膜でもかまわないし、本実施の形態のように多層膜であっても問題とはならない。ここでは、第一の層間絶縁膜２において、最上層の露出部を、プラズマＣＶＤ法によって形成した気相ＨＦ雰囲気でのエッチングレートが比較的低いＳｉ酸化膜で構成し、この第一の層間絶縁膜２が、後に形成する第二の層間絶縁膜３を除去する時のエッチングストッパーとして機能すればよい。このようにして形成される第一の層間絶縁膜２は、半導体基板１上に通常作りこまれる各種の半導体素子による段差を緩和し、またそれらの素子と上部に形成される配線層とを絶縁分離するものである。
【００１９】
次に、第一の層間絶縁膜２の上に、第二の層間絶縁膜３として、常圧ＣＶＤ法により、膜厚が１００ｎｍ程度の、ＢやＰを含んだＳｉ酸化膜を形成する。この第二の層間絶縁膜３は、後に気相ＨＦ雰囲気でエッチング除去するので、Ｂ、Ｐを多量に含んだエッチングレートの比較的高い膜で形成する。そして、縮小投影露光技術により、所定の場所に配置されたコンタクト部５を形成するためのフォトレジストパターン４を形成する。
【００２０】
次に、図２に示すように、異方性ドライエッチングにより第二の層間絶縁膜３と第一の層間絶縁膜２のエッチングを行う。これによって、図１に示すように縮小投影露光技術により形成したフォトレジストパターン４が、図２に示すように第二の層間絶縁膜３と第一の層間絶縁膜２に転写され、コンタクト部５が形成される。コンタクト部５は、半導体基板１上に通常作りこまれる各種の半導体素子と、その上部に形成される配線層とを電気的に接続するためのものである。コンタクト部５の形成後、フォトレジストパターン４を、酸素プラズマ処理による灰化処理と、アンモニアと硫酸と過酸化水素水の混合溶液による洗浄処理とにより、除去する。これによって、清浄な第二の層間絶縁膜表面３とコンタクト部５の底における半導体基板１の表面とを露出させる（図２）。
【００２１】
次に、図３に示すように、スパッタリングのようなＰＶＤ法により、膜厚が５０ｎｍ程度の第一のＴｉ層６を形成する。この第一のＴｉ層６は、コンタクト部５の底に露出した半導体基板１と確実に接触して、電気的な接続状態を安定化させる。また、第二の層間絶縁膜３とも強固に接触して、剥がれなどの問題が生じないようにする。続いて、有機金属化合物を原料とするＣＶＤ法等により膜厚が１０ｎｍ程度の第一のＴｉＮ層７を形成する。この第一のＴｉＮ層７は、第一のＴｉ層６がこの第一のＴｉＮ層７の上部に形成するＷ層８と合金化するのを防止するために形成する。
【００２２】
引き続いて６００℃から７００℃程度の熱処理を行う。この熱処理によって、第一のＴｉ層６と５コンタクト部５の底に露出した半導体基板１との合金化を促進し、電気的な接続状態を安定化させる。さらには、第一のＴｉＮ層７をより安定な膜質に変換し、第一のＴｉ層６が第一のＴｉＮ層７の上部に形成すべきＷ層８と合金化するのを阻止する効果を高める。
【００２３】
Ｗ層８は、減圧ＣＶＤ法等により形成するが、その膜厚をコンタクト部５の直径よりも厚く設定することによって、コンタクト部５の内部が完全に充填されるように形成する。この時、第一のＴｉＮ層７は、Ｗ層８の形成時に用いられるＷＦ６と第一のＴｉ層６や半導体基板１とが不必要な反応をおこすのを防止する（図３）。
【００２４】
Ｗ層８が形成された時点で、最表面に露出したＷ層８はＣＭＰにより研磨して完全に除去し、図４に示すようにコンタクト部５の内部にのみ残すようにする。これによって、コンタクト部５は、導電膜であるＷ膜、Ｔｉ膜、ＴｉＮ膜によって充填でき、半導体基板１と上部に形成される予定の配線層との電気的な接続が可能になる。ＣＭＰによってＷ膜８を研磨除去した時には、第二の層間絶縁膜３の上に存在する第一のＴｉ層６と第一のＴｉＮ層７も同時に研磨除去され、図４に示すようにこれらはコンタクト部５の内部にのみ残る。このようにして露出した第二の層間絶縁膜３は、図５に示すように気相ＨＦ雰囲気でエッチング除去する。この第二の層間絶縁膜３は、気相ＨＦ雰囲気でエッチングレートが比較的高い不純物を含む膜で形成しているので、実質的に不純物を含まない第一の層間絶縁膜２がエッチングストッパーとなって、完全に除去することができる。これによって、コンタクト部５に充填されたＷ層８は、第二の層間絶縁膜２から突出した形状とすることができる（図５）。
【００２５】
次に、図６に示すように、スパッタリング法またはＣＶＤ法により第二のＴｉ層９を形成する。この第二のＴｉ層９は、第一の層間絶縁膜２との接触を強固なものにして、剥がれなどの問題が生じないようにするために必要なものである。続いて、同様の方法により膜厚が１００ｎｍ程度の第二のＴｉＮ層１０を形成する。この第二のＴｉＮ層１０は、その上部に形成するＡＬ合金層の配向性を整え、エロクトロマイグレーション耐性を向上させる。図示のように、第二のＴｉ層９および第二のＴｉＮ層１０は、Ｗ層８が突出した部分では、このＷ層よりもさらに突出した形状で形成されることになる。
【００２６】
次いで、図７に示すように、第二のＴｉ層９と第二のＴｉＮ層１０におけるＷ膜８の上に突出した部分のみをＣＭＰにより研磨除去する。この工程において、Ｗ膜８は第二の層間絶縁膜２から突出した形状で形成されているので、研磨量を制御することによって、第一の層間絶縁膜２上に存在する第二のＴｉ層９と第二のＴｉＮ層１０とを除去することなく研磨することができる。第一の層間絶縁膜２の上の第二のＴｉＮ層１０は、少なくとも５０ｎｍ以上の膜厚で残す。以上によって、埋め込まれたＷ層８上には第二のＴｉ層９が無い構造となるのである。
【００２７】
次に、図８に示すように、膜厚が５００ｎｍ程度のＡｌ合金層１１を形成する。Ａｌ合金層１１は、半導体装置の配線層を低抵抗化し、またマイグレーション耐性を向上するために、微量にＣｕなどを含有している。そしてＡｌ合金層１１の上に膜厚が２０ｎｍ程度の第三のＴｉＮ層１２を形成した後、配線のフォトレジストパターン１３（図９）を形成し、第三のＴｉＮ層１２、Ａｌ合金層１１、第二のＴｉＮ膜１０、第二のＴｉ膜９を、ＢＣｌ３＋Ｃｌ２＋ＣＨＦ３混合ガスを用いて順次ドライエッチングし、配線パターンを形成する。
【００２８】
以上のように本発明にもとづくコンタクト配線部の形成方法によれば、Ｗ層８とＡｌ合金層１１との間に従来のようなＴｉ層が無いので、マスク合わせズレによりＡｌ合金層１１がエッチングされて、Ｗ層８の表面が露出しても、Ｔｉ層の異常サイドエッチングが起こらず、従って配線用Ａｌ合金層１１とＷ層８との接触面積が減少してコンタクト不良などを引き起こすことが無くなる。この製造方法は、特にコンタクト寸法（または直径）がＡｌ合金を主成分とする配線の幅と実質的に等しいパターンレイアウトを有する半導体装置の製造に対して効果を発揮する。
【００２９】
なお、上記実施の形態の配線層は、Ａｌ合金層１１の上に反射防止膜である第三のＴｉＮ層１２のみを形成した構造としたが、図１０に示すように第三のＴｉ層１４と第三のＴｉＮ層１２との積層構造とすることもできる。この場合は、ＰＶＤ法により膜厚が１０ｎｍ程度の第三のＴｉ層１４と膜厚が２０ｎｍ程度の第三のＴｉＮ層１２とを形成する。第三のＴｉ層１４は、Ａｌ合金層１１と適度に合金化して、Ａｌ合金層１１のマイグレーション耐性を向上する効果がある。
【００３０】
【発明の効果】
以上述べたように、本発明によると、Ｗ層の上にＴｉ層がない構成を実現できることにより、従来のようにＷ層の上のＴｉ層にサイドエッチが入って接続不良をおこすという問題が生じなくなる。そのことによって、微細な半導体装置を歩留まりの低下をまねくことなく安定に製造することができる優れた半導体装置とその製造方法を実現できるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の製造方法を説明するための断面図
【図２】図１の次の工程を示す断面図
【図３】図２の次の工程を示す断面図
【図４】図３の次の工程を示す断面図
【図５】図４の次の工程を示す断面図
【図６】図５の次の工程を示す断面図
【図７】図６の次の工程を示す断面図
【図８】図７の次の工程を示す断面図
【図９】図８の次の工程を示す断面図
【図１０】本発明の別の実施の形態の半導体装置の製造方法を説明するための断面図
【図１１】従来の半導体装置の製造方法を説明するための断面図
【図１２】図１１の次の工程を示す断面図
【図１３】図１２の次の工程を示す断面図
【図１４】図１３の次の工程を示す断面図
【図１５】図１４の次の工程を示す断面図
【図１６】図１５の次の工程を示す断面図
【図１７】従来の半導体装置の製造方法での不良の発生状況を示す断面図
【符号の説明】
１　半導体基板
２　第一の層間絶縁膜
３　第二の層間絶縁膜
５　コンタクト部
８　Ｗ層
９　第二のＴｉ層
１０　第二のＴｉＮ層
１１　Ａｌ合金層
１３　フォトレジストパターン（配線層形成用）
【図１】
2004039879.tif 000003
【図２】
2004039879.tif 000004
【図３】
2004039879.tif 000005
【図４】
2004039879.tif 000006
【図５】
2004039879.tif 000007
【図６】
2004039879.tif 000008
【図７】
2004039879.tif 000009
【図８】
2004039879.tif 000010
【図９】
2004039879.tif 000011
【図１０】
2004039879.tif 000012
【図１１】
2004039879.tif 000013
【図１２】
2004039879.tif 000014
【図１３】
2004039879.tif 000015
【図１４】
2004039879.tif 000016
【図１５】
2004039879.tif 000017
【図１６】
2004039879.tif 000018
【図１７】
2004039879.tif 000019