(57)【要約】【課題】基板表面の凹凸が薄膜半導体素子に影響を及ぼすことを防止して、電気的特性および信頼性を向上可能な薄膜半導体装置の製造方法、薄膜半導体装置、この薄膜半導体装置をＴＦＴアレイ基板として用いた電気光学装置、およびこの電気光学装置を用いた電子機器を提供すること。【解決手段】ＴＦＴアレイ基板１０において、基板１０′の表面に下地絶縁膜１１を形成し、この下地絶縁膜１１の表面側にＴＦＴ３０や蓄積容量６０を形成する。ここで、下地保護膜１１は、膜厚が１μｍ以上の平坦化膜であるため、基板１０′の表面に凹凸が存在している場合、あるいは基板１０′の表面に異物が付着している場合でも、それらの影響がＴＦＴ３０や蓄積容量６０に及ばない。【選択図】　　　図５
2004119599.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面に下地絶縁膜を形成し、当該下地絶縁膜の表面側に薄膜半導体素子を形成する薄膜半導体膜装置の製造方法において、
前記下地絶縁膜を前記基板の表面に存在する凹凸を平坦化する平坦化膜として形成した後、当該下地絶縁膜の表面側に前記薄膜半導体素子を形成することを特徴とする薄膜半導体装置の製造方法。
【請求項２】
請求項１において、前記平坦化膜を形成した後、当該平坦化膜の表面に無機絶縁膜を形成し、当該無機絶縁膜の表面側に前記薄膜半導体素子を形成することを特徴とする薄膜半導体装置の製造方法。
【請求項３】
請求項１または２において、前記基板の表面をプラズマ処理した後に、前記下地絶縁膜を前記基板の表面に存在する凹凸を平坦化する平坦化膜として形成することを特徴とする薄膜半導体装置の製造方法。
【請求項４】
請求項１ないし３のいずれかにおいて、前記基板の表面に有機絶縁膜を塗布した後、当該有機絶縁膜を硬化させて前記下地絶縁膜を形成することを特徴とする薄膜半導体装置の製造方法。
【請求項５】
請求項１ないし３のいずれかにおいて、前記基板の表面に無機材料の前駆体を塗布した後、当該前駆体を焼成して前記下地絶縁膜を形成することを特徴とする薄膜半導体装置の製造方法。
【請求項６】
請求項１ないし３のいずれかにおいて、前記基板の表面に無機絶縁膜を形成した後、該無機絶縁膜の表面に塗膜を形成し、しかる後に、前記塗膜および前記無機絶縁膜を等しい速度でエッチング可能な条件で前記塗膜、および前記無機絶縁膜の表面をエッチングすることにより前記下地絶縁膜を形成する薄膜半導体装置の製造方法。
【請求項７】
請求項１ないし６のいずれかに規定する方法で製造したことを特徴とする薄膜半導体装置。
【請求項８】
基板の表面に下地絶縁膜が形成されているとともに、当該下地絶縁膜の表面側に薄膜半導体素子が形成された薄膜半導体膜装置において、
前記下地絶縁膜は、前記基板の表面に存在する凹凸を平坦化する平坦化膜として形成されていることを特徴とする薄膜半導体装置。
【請求項９】
請求項８において、前記平坦化膜の表面に無機絶縁膜が形成され、当該無機絶縁膜の表面側に前記薄膜半導体素子が形成されていることを特徴とする薄膜半導体装置。
【請求項１０】
請求項８または９において、前記下地絶縁膜は、前記基板の表面に塗布された有機絶縁膜を硬化させてなることを特徴とする薄膜半導体装置。
【請求項１１】
請求項８または９において、前記下地絶縁膜は、前記基板の表面に塗布された無機材料の前駆体を焼成してなることを特徴とする薄膜半導体装置。
【請求項１２】
請求項８または９において、前記下地絶縁膜は、前記基板の表面に形成された無機絶縁膜の表面をエッチバック法で平坦化してなることを特徴とする薄膜半導体装置。
【請求項１３】
請求項８ないし１２のいずれかに規定する薄膜半導体装置を有し、少なくとも電気光学物質を制御するために前記薄膜半導体素子が用いられたことを特徴とする電気光学装置。
【請求項１４】
請求項１３において、前記電気光学物質は、液晶であることを特徴とする電気光学装置。
【請求項１５】
請求項１３において、前記電気光学物質は、エレクトロルミネッセンス材料であることを特徴とする電気光学装置。
【請求項１６】
請求項１４または１５に規定する電気光学装置を用いたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、ＴＦＴという）などの薄膜半導体素子や薄膜キャパシタ素子が基板上に形成された薄膜半導体装置の製造方法、薄膜半導体装置、この薄膜半導体装置をＴＦＴアレイ基板として用いた電気光学装置、およびこの電気光学装置を用いた電子機器に関するものである。
【０００２】
【従来の技術】
アクティブマトリクス型液晶装置や有機エレクトロルミネッセンス装置などの電気光学装置では、画素スイッチング用のアクティブ素子として複数のＴＦＴが形成されたＴＦＴアレイ基板が薄膜半導体装置として用いられている。
【０００３】
このようなＴＦＴアレイ基板では、図１３に示すように、ガラスなどの基板１０′の表面側半導体膜１ａが形成されている。半導体膜１ａの表面にはシリコン酸化膜からなるゲート絶縁膜２が形成され、このゲート絶縁膜２の表面にゲート電極が走査線３ａの一部として形成されている。半導体膜１ａのうち、走査線３ａに対してゲート絶縁膜２を介して対峙する領域がＴＦＴ３０のチャネル領域１ａ′になっている。このチャネル領域１ａ′に対して一方側にはソース領域が形成され、他方側にはドレイン領域が形成されており、画素電極９ａは、層間絶縁膜などに形成されたコンタクトホール、およびドレイン電極６ｂを介してＴＦＴ３０のドレイン領域に電気的に接続している。また、ドレイン領域からの延設部分１ｆに対しては、ゲート絶縁膜２と同時形成された絶縁膜（誘電体膜）を介して容量線３ｂが上電極として対向することにより、蓄積容量６０が構成されている。
【０００４】
このようなＴＦＴアレイ基板において、従来は、ガラスなどの基板１０′の表面に膜厚が０．３μｍ程度のシリコン窒化膜などを下地絶縁膜１１ａとして形成しておき、ガラスなどの基板１０′からナトリウムなどの不純物が半導体膜１ａに溶出してくるのを防止している（例えば、特許文献１等）。
【０００５】
【特許文献１】
特開平２−５０６５３号公報（第１頁−第２頁、図１）
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の下地絶縁膜１１ａは、あくまで基板１０′から溶出した不純物がＴＦＴ３０や蓄積容量６０の電気的特性や信頼性を低下させることを防止するために形成された薄い膜であるため、平坦化効果がない。このため、キズあるいは平坦性の不良等の理由により、基板１０′の表面に凹凸が存在している場合、あるいは基板１０′の表面に異物が付着している場合、それを完全に覆うことができない。従って、基板１０′の表面に存在しているいる凹凸、あるいは基板１０′の表面に付着している異物に起因する凹凸が半導体膜１ａに影響を及ぼす結果、ＴＦＴ３０および蓄積容量６０の電気的特性や信頼性を低下させるという問題点がある。
【０００７】
以上の問題点に鑑みて、本発明の課題は、基板表面の凹凸が薄膜半導体素子に影響を及ぼすことを防止して、電気的特性および信頼性を向上可能な薄膜半導体装置の製造方法、薄膜半導体装置、この薄膜半導体装置をＴＦＴアレイ基板として用いた電気光学装置、およびこの電気光学装置を用いた電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明では、基板の表面に下地絶縁膜を形成し、当該下地絶縁膜の表面側に薄膜半導体素子を形成する薄膜半導体膜装置の製造方法において、前記下地絶縁膜を前記基板の表面に存在する凹凸を平坦化する平坦化膜として形成した後、当該下地絶縁膜の表面側に前記薄膜半導体素子を形成することを特徴とする。
【０００９】
このような方法で製造された薄膜半導体装置では、基板の表面に下地絶縁膜が形成されているとともに、当該下地絶縁膜の表面側に薄膜半導体素子が形成され、前記下地絶縁膜は、何らかの理由により前記基板の表面に存在している凹凸を平坦化する平坦化膜として形成された構造を有している。
【００１０】
本発明では、下地絶縁膜を基板の表面に存在している凹凸を平坦化する平坦化膜として形成するため、キズあるいは平坦性の不良等のような何らかの理由により、基板の表面に凹凸が存在している場合、あるいは基板の表面に異物が付着している場合でも、それらを下地絶縁膜が完全に覆うような形状、または、前記凹凸が前記下地絶縁膜に埋められて、該下地絶縁膜の表面が滑らかに連続した形状となる。このため、基板の表面に存在している凹凸、あるいは基板の表面に付着している異物に起因する凹凸が薄膜半導体素子に影響を及ぼさない。また、本発明において、下地絶縁膜は、平坦化膜として形成されているので、その表面自身に凹凸がない。それ故、薄膜半導体装置の電気的特性や信頼性が向上する。
【００１１】
本発明において、前記平坦化膜の表面に無機絶縁膜を形成し、当該無機絶縁膜の表面側に前記薄膜半導体素子が形成することが好ましい。このように構成すると、基板の汚れなどに起因する薄膜半導体素子への汚染を無機絶縁膜で確実に防止することができる。
【００１２】
本発明において、前記基板の表面をプラズマ処理した後に、前記下地絶縁膜を前記基板の表面に存在する凹凸を平坦化する平坦化膜として形成した後、当該下地絶縁膜の表面側に前記薄膜半導体素子を形成することを特徴とする。前記プラズマ処理により、基板の表面に存在している凹凸の高さが減少したり、基板の表面に付着している異物が小さくなるので、その後形成される下地絶縁膜の表面の平坦性がさらに向上する。
【００１３】
本発明においては、例えば、前記基板の表面に有機絶縁膜を塗布した後、当該有機絶縁膜を硬化させて前記下地絶縁膜を形成する。
【００１４】
本発明においては、前記基板の表面に無機材料の前駆体を塗布した後、当該無機材料を焼成して前記下地絶縁膜を形成してもよい。
【００１５】
本発明においては、前記基板の表面に無機絶縁膜を形成した後、該無機絶縁膜の表面に塗膜を形成し、しかる後に、前記塗膜および前記無機絶縁膜を等しい速度でエッチング可能な条件で前記塗膜および前記無機絶縁膜の表面をエッチングするエッチバック法より前記下地絶縁膜を形成してもよい。
【００１６】
本発明に係る薄膜半導体装置は、例えば、電気光学装置に用いられる。この場合、前記薄膜半導体素子は、少なくとも電気光学物質を制御するために用いられる。
【００１７】
このような電気光学装置において、前記電気光学物質として液晶を用いる場合には、ＴＦＴアレイ基板と対向基板との間に液晶を保持する。
【００１８】
また、前記電気光学物質としてエレクトロルミネッセンス材料を用いた場合には、ＴＦＴアレイ基板上に前記電気光学物質としての有機エレクトロルミネッセンス材料層を形成した構造となる。
【００１９】
本発明を適用した電気光学装置は、モバイルコンピュータや携帯電話機などといった電子機器に用いることができる。
【００２０】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明では、薄膜半導体装置として、電気光学装置のＴＦＴアレイ基板に本発明を適用した例を説明する。
【００２１】
（電気光学装置の基本的な構成）
図１は、本発明を適用した電気光学装置を各構成要素とともに対向基板の側から見た平面図であり、図２は、図１のＨ−Ｈ′断面図である。図３は、電気光学装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。なお、本形態の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００２２】
図１および図２において、本形態の電気光学装置１００は、シール材５２によって貼り合わされたＴＦＴアレイ基板１０（薄膜半導体装置）と対向基板２０との間に、電気光学物質としての液晶５０が挟持されており、シール材５２の形成領域の内側領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路１０１、および実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路１０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４の間をつなぐための複数の配線１０５が設けられており、更に、周辺見切り５３の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。
【００２３】
なお、データ線駆動回路１０１および走査線駆動回路１０４をＴＦＴアレイ基板１０の上に形成する代わりに、たとえば、駆動用ＬＳＩが実装されたＴＡＢ（テープ　オートメイテッド、ボンディング）基板をＴＦＴアレイ基板１０の周辺部に形成された端子群に対して異方性導電膜を介して電気的および機械的に接続するようにしてもよい。なお、電気光学装置１００では、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置されるが、ここでは図示を省略してある。また、電気光学装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の各画素電極（後述する。）に対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成する。
【００２４】
このような構造を有する電気光学装置１００の画面表示領域においては、図３に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素電極９′、およびこの画素電極９′を駆動するための画素スイッチング用のＴＦＴ３０（薄膜半導体素子）が形成されており、画素信号Ｓ１、Ｓ２・・・Ｓｎを供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍをこの順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９′を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、図２に示す対向基板２０の対向電極２１との間で一定期間保持される。
【００２５】
ここで、液晶５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が低下し、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が増大していく。その結果、全体として電気光学装置１００からは画素信号Ｓ１、Ｓ２、・・・Ｓｎに応じたコントラストを持つ光が出射される。
【００２６】
なお、保持された画素信号Ｓ１、Ｓ２、・・・Ｓｎがリークするのを防ぐために、画素電極′と対向電極との間に形成される液晶容量と並列に蓄積容量６０を付加することがある。例えば、画素電極９′の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０（薄膜キャパシタ素子）により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い電気光学装置１００が実現できる。なお、蓄積容量６０を形成する方法としては、図３に例示するように、蓄積容量６０を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００２７】
（ＴＦＴアレイ基板の構成）
図４は、本形態の電気光学装置に用いたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図５（Ａ）は、電気光学装置の画素の一部を図４のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【００２８】
図４において、ＴＦＴアレイ基板１０上には、複数の透明なＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜からなる画素電極９ａがマトリクス状に形成されており、これら各画素電極９ａに対して画素スイッチング用のＴＦＴ３０がそれぞれ接続している。また、画素電極９ａの縦横の境界に沿って、データ線６ａ、走査線３ａ、および容量線３ｂが形成され、ＴＦＴ３０は、データ線６ａおよび走査線３ａに対して接続している。すなわち、データ線６ａは、コンタクトホールを介してＴＦＴ３０の高濃度ソース領域１ｄに電気的に接続し、走査線３ａは、その突出部分がＴＦＴ３０のゲート電極を構成している。なお、蓄積容量６０は、画素スイッチング用のＴＦＴ３０を形成するための半導体膜１の延設部分１ｆを導電化したものを下電極とし、この下電極４１に容量線３ｂが上電極として重なった構造になっている。
【００２９】
このように構成した画素領域のＡ−Ａ′線における断面では、図５（Ａ）に示すように、ＴＦＴアレイ基板１０の基体たる透明な基板１０′の表面に透明な下地絶縁膜１１が形成され、この下地絶縁膜１１の表面には、厚さが３０ｎｍ〜１００ｎｍの島状の半導体膜１ａが形成されている。
【００３０】
ここで、下地絶縁膜１１は、後述するように、基板１０′の表面に何らかの理由により存在している凹凸を平坦化する平坦化膜として形成される。前記凹凸の高さ或いは前記異物の大きさが１μｍ以下の小さい場合には、下地絶縁膜１１の膜厚は１μｍ以下でも良いが、前記凹凸の高さ或いは前記異物の大きさが１μｍ以上と大きい場合には、下地絶縁膜１１を１μｍ以上の膜厚としてもよい。このため、何らかの理由により基板１０′の表面に凹凸が存在している場合、あるいは基板１０′の表面に異物が付着している場合でも、それらを下地絶縁膜１１が完全に覆った状態、或いは前記凹凸や異物が下地絶縁膜１１に埋められて、下地絶縁膜１１の表面が滑らかに連続した形状となる。
【００３１】
また、下地絶縁膜１１は、後述するように、基板１０′の表面に有機絶縁膜を塗布した後、この有機絶縁膜を硬化させた絶縁膜、基板１０′の表面に無機材料の前駆体を塗布した後、この前駆体を焼成した絶縁膜、または基板１０′の表面に無機絶縁膜を形成した後、この無機絶縁膜の表面をエッチバック法より平坦化した絶縁膜である。それ故、下地絶縁膜１１は、それ自身の表面も平坦である。
【００３２】
半導体膜１ａの表面には、厚さが約５０〜１５０ｎｍのシリコン酸化膜からなるゲート絶縁膜２が形成され、このゲート絶縁膜２の表面に、厚さが３００ｎｍ〜８００ｎｍの走査線３ａが形成されている。半導体膜１ａのうち、走査線３ａに対してゲート絶縁膜２を介して対峙する領域がＴＦＴ３０のチャネル領域１ａ′になっている。このチャネル領域１ａ′に対して一方側には、低濃度ソース領域１ｂおよび高濃度ソース領域１ｄを備えるソース領域が形成され、他方側には低濃度ドレイン領域１ｃおよび高濃度ドレイン領域１ｅを備えるドレイン領域が形成されている。
【００３３】
画素スイッチング用のＴＦＴ３０の表面側には、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化膜からなる層間絶縁膜４が形成され、この層間絶縁膜４の表面には、厚さが１００ｎｍ〜３００ｎｍのシリコン窒化膜からなる表面保護膜（図示せず）が形成されることがある。層間絶縁膜４の表面には、厚さが３００ｎｍ〜８００ｎｍのデータ線６ａが形成され、このデータ線６ａは、層間絶縁膜４に形成されたコンタクトホールを介して高濃度ソース領域１ｄに電気的に接続している。層間絶縁膜４の表面にはデータ線６ａと同時形成されたドレイン電極６ｂが形成され、このドレイン電極６ｂは、層間絶縁膜４に形成されたコンタクトホールを介して高濃度ドレイン領域１ｅに電気的に接続している。
【００３４】
層間絶縁膜４の上層には、透光性の感光性樹脂からなる凹凸形成層１３ａが所定のパターンで形成されている、また、凹凸形成層１３ａの表面には、アルミニウム膜などからなる光反射膜８ａが形成されている。従って、光反射膜８ａの表面には、凹凸形成層１３ａの凹凸が反映されて凹凸パターン８ｇが形成されている。
【００３５】
また、光反射膜８ａの上層にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、光反射膜８ａの表面に直接、積層され、画素電極９ａと光反射膜８ａとは電気的に接続されている。また、画素電極９ａは、感光性樹脂層７ａおよび層間絶縁膜４に形成されたコンタクトホールを介してドレイン電極６ｂに電気的に接続している。
【００３６】
ここで、光反射膜８ａには、画素電極９ａと平面的に重なる領域の一部に矩形の光透過窓８ｄが形成され（図４を参照）、この光透過窓８ｄに相当する部分には、ＩＴＯからなる画素電極９ａは存在するが、光反射膜８ａが存在しない。
【００３７】
画素電極９ａの表面側にはポリイミド膜からなる配向膜１２が形成されている。この配向膜１２は、ポリイミド膜に対してラビング処理が施された膜である。
【００３８】
なお、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同時形成された絶縁膜（誘電体膜）を介して容量線３ｂが上電極として対向することにより、蓄積容量６０が構成されている。
【００３９】
なお、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、および低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの一部）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度のソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。
【００４０】
また、本形態では、ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）、あるいはトリプルゲート以上でＴＦＴ３０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００４１】
ここで、ＴＦＴアレイ基板１０では、図５（Ｂ）に示すように、透明な基板１０′の表面に透明な下地絶縁膜１１を平坦化膜として形成した後、この平坦化膜としての下地絶縁膜１１の表面にシリコン酸化膜などの無機絶縁膜１４を形成し、この無機絶縁膜１４の表面側にＴＦＴ３０などを形成してもよい。このように構成すると、後述する下地絶縁膜１１（平坦化膜）の効果に加えて、基板１０′からＴＦＴ３０への汚染を無機絶縁膜１４によって防止できる。
【００４２】
（対向基板の構成）
対向基板２０では、ＴＦＴアレイ基板１０に形成されている画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。また、対向電極２１の上層側には、ポリイミド膜からなる配向膜２２が形成され、この配向膜２２は、ポリイミド膜に対してラビング処理が施された膜である。
【００４３】
（表示動作）
このように構成した半透過・反射型の電気光学装置１００では、画素電極９ａの下層側に光反射膜８ａが形成されているため、図５（Ａ）に矢印ＬＡで示すように、対向基板２０側から入射した光をＴＦＴアレイ基板１０側で反射し、対向基板１０側から出射された光によって画像を表示する（反射モード）。
【００４４】
また、ＴＦＴアレイ基板１０の裏面側に配置されたバックライト装置（図示せず）から出射された光のうち、光反射膜８ａが形成されていない光透過窓８ｄに向かう光は、矢印ＬＢで示すように、光透過窓８ｄを介して対向基板２０側に透過し、表示に寄与する（透過モード）。
【００４５】
（ＴＦＴアレイ基板の製造方法）
このような構成の電気光学装置１００の製造工程のうち、ＴＦＴアレイ基板１０の製造工程を、図６および図７を参照して説明する。図６および図７はそれぞれ、本形態のＴＦＴアレイ基板１０の製造方法を示す工程断面図であり、いずれの図においても、図４のＡ−Ａ′線における断面に相当する。
【００４６】
まず、図６（Ａ）に示すように、超音波洗浄等により清浄化したガラス等の基板１０′を準備した後、スピンコート法により、アクリル樹脂などの塗膜を形成し、それを光硬化させて、有機絶縁膜からなる透明な下地絶縁膜１１を形成する。その結果、基板１０′の表面に形成されている凹凸、あるいは基板１０′の表面に付着していた異物は、下地絶縁膜１１で完全に覆われ、表面が平坦化される。
【００４７】
また、下地絶縁膜１１を形成するにあたっては、有機絶縁膜に代えて、ガラス等の基板１０′の表面に、スピンコート法により、無機絶縁膜の前駆体を塗布した後、焼成して、有機絶縁膜からなる透明な下地絶縁膜１１を形成してもよい。ここで、使用可能な無機絶縁膜の前駆体としては、ペルヒドロポリシラザンがある。ペルヒドロポリシラザンとは無機ポリシラザンの一種であり、大気中で焼成することによってシリコン酸化膜に転化する塗布型コーティング材料である。たとえば、東燃（株）製のポリシラザンは、−（ＳｉＨ２ＮＨ）−を単位とする無機ポリマーであり、キシレンなどの有機溶剤に可溶である。従って、この無機ポリマーの有機溶媒溶液（たとえば、２０％キシレン溶液）を塗布液としてスピンコート法（たとえば、２０００ｌｒｐｍ、２０秒間）で塗布した後、４５０℃の温度で大気中で焼成すると、水分や酸素と反応し、ＣＶＤ法で成膜したシリコン酸化膜と同等以上の緻密なアモルファスのシリコン酸化膜を得ることができる。従って、この方法で成膜したシリコン酸化膜はＣＶＤ法で形成したシリコン酸化膜と同等の信頼性を有しているとともに、基板１０′の表面に形成されている凹凸、あるいは基板１０′の表面に付着していた異物は、下地絶縁膜１１で完全に覆われ、表面が平坦化される。
【００４８】
また、基板１０′の表面に付着していた異物が大きい場合や量が多い場合、下地絶縁膜１１を形成する前に、基板１０′の表面をプラズマ処理し、前記異物をある程度除去してから下地絶縁膜１１を形成しても良い。表面をプラズマ処理することにより、異物は除去されるものの、基板表面が荒れるという問題点があるが、前記下地絶縁膜１１は、当該荒れを平坦化する効果があるので、まったく問題がない。前記プラズマ処理は、フレオン（ＣＦ４）ガスや酸素ガス或いはそれらを含む混合ガス等を用いる。
【００４９】
次に、図６（Ｂ）に示すように、下地絶縁膜１１の表面に島状の半導体膜１ａ（能動層）を形成する。それには、基板温度が１５０℃〜４５０℃の温度条件下で、基板１０′の全面に、アモルファスのシリコン膜からなる半導体膜をプラズマＣＶＤ法により３０ｎｍ〜１００ｎｍの厚さに形成した後、半導体膜に対してレーザ光を照射してレーザアニールを施し、アモルファスの半導体膜を一度溶融させた後、冷却固化過程を経て結晶化させる。この際には、各領域へのレーザ光の照射時間が非常に短時間であり、かつ、照射領域も基板全体に対して局所的であるため、基板全体が同時に高温に熱せられることがない。それ故、基板１０′としてガラス基板などを用いても熱による変形や割れ等が生じない。次に、半導体膜の表面にフォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して半導体膜をエッチングすることにより、島状の半導体膜１ａを形成する。なお、半導体膜１ａを形成するときの原料ガスとしては、たとえばジシランやモノシランを用いることができる。
【００５０】
次に、図６（Ｃ）に示すように、３５０℃以下の温度条件下で、基板１０′の全面に厚さが５０ｎｍ〜１５０ｎｍのシリコン酸化膜からなるゲート絶縁膜２を形成する。このときの原料ガスは、たとえばＴＥＯＳと酸素ガスとの混合ガスを用いることができる。ここで形成するゲート絶縁膜２は、シリコン酸化膜に代えてシリコン窒化膜であってもよい。
【００５１】
次に、図示を省略するが、所定のレジストマスクを介して半導体膜１ａの延設部分１ｆに不純物イオンを打ち込んで、容量線３ｂとの間に蓄積容量６０を構成するための下電極を形成する。
【００５２】
次に、図６（Ｄ）に示すように、走査線３ａ（ゲート電極）および容量線３ｂを形成する。それには、スパッタ法などにより、基板１０′の全面にアルミニウム膜、タンタル膜、モリブデン膜、またはこれらの金属のいずれかを主成分とする合金膜からなる導電膜を３００ｎｍ〜８００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して導電膜をドライエッチングする。
【００５３】
次に、画素ＴＦＴ部および駆動回路のＮチャネルＴＦＴ部（図示せず）の側には、走査線３ａ（ゲート電極）をマスクとして、約０．１×１０１３／ｃｍ２　〜約１０×１０１３／ｃｍ２　のドーズ量で低濃度の不純物イオン（リンイオン）を打ち込んで、走査線３ａに対して自己整合的に低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃを形成する。ここで、走査線３ａの真下に位置しているため、不純物イオンが導入されなかった部分は半導体膜１ａのままのチャネル領域１ａ′となる。
【００５４】
次に、図６（Ｅ）に示すように、走査線３ａ（ゲート電極）より幅の広いレジストマスク５５５を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０１５／ｃｍ２　〜約１０×１０１５／ｃｍ２　のドーズ量で打ち込み、高濃度ソース領域１ｄおよびドレイン領域１ｅを形成する。
【００５５】
これらの不純物導入工程に代えて、低濃度の不純物の打ち込みを行わずにゲート電極より幅の広いレジストマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、走査線３ａをマスクにして高濃度の不純物を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもよいことは勿論である。
【００５６】
なお、図示を省略するが、このような工程によって、周辺駆動回路部のＮチャネルＴＦＴ部を形成する。また、周辺駆動回路のＰチャネルＴＦＴ部を形成する際には、画素部およびＮチャネルＴＦＴ部をレジストで被覆保護して、ゲート電極をマスクとして、約０．１×１０１５／ｃｍ２　〜約１０×１０１５／ｃｍ２　のドーズ量でボロンイオンを打ち込むことにより、自己整合的にＰチャネルのソース・ドレイン領域を形成する。この際、ＮチャネルＴＦＴ部の形成時と同様、ゲート電極をマスクとして、約０．１×１０１３／ｃｍ２　〜約１０×１０１３／ｃｍ２　のドーズ量で低濃度の不純物（ボロンイオン）を導入して、ポリシリコン膜に低濃度領域を形成した後、ゲート電極より幅の広いマスクを形成して高濃度の不純物（ボロンイオン）を約０．１×１０１５／ｃｍ２　〜約１０×１０１５／ｃｍ２　のドーズ量で打ち込んで、ＬＤＤ構造（ライトリー・ドープト・ドレイン構造）のソース領域およびドレイン領域を形成してもよい。また、低濃度の不純物の打ち込みを行わずに、ゲート電極より幅の広いマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基板内への内蔵が可能となる。
【００５７】
次に、図６（Ｆ）に示すように、走査線３ａの表面側にＣＶＤ法などにより、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化からなる層間絶縁膜４を形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して層間絶縁膜４をエッチングしてコンタクトホールを形成する。層間絶縁膜４を形成するときの原料ガスは、たとえばＴＥＯＳと酸素ガスとの混合ガスを用いることができる。
【００５８】
次に、図７（Ｇ）に示すように、層間絶縁膜４の表面側にデータ線６ａおよびドレイン電極６ｂを形成する。それには、アルミニウム膜、タンタル膜、モリブデン膜、またはこれらの金属のいずれかを主成分とする合金膜からなる導電膜をスパッタ法などで３００ｎｍ〜８００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して導電膜にドライエッチングを行う。
【００５９】
次に、図７（Ｈ）に示すように、データ線６ａおよびドレイン電極６ｂの表面側、あるいはその表面に表面保護膜を形成した後、スピンコート法などを用いて、ポジタイプの感光性樹脂を塗布し、次に、この感光性樹脂をハーフ露光した後、現像し、しかる後に、感光性樹脂に加熱処理を施して、表面になだらかな凹凸を備えた凹凸形成層１３ａを形成する。この際、凹凸形成層１３ａには、ドレイン電極６ｂと画素電極９ａとを電気的に接続するためのコンタクトホールを形成しておく。
【００６０】
次に、図７（Ｉ）に示すように、凹凸形成層１３ａの表面にアルミニウムなどの金属膜を形成した後、その表面に、フォトリソグラフィ技術を用いて、金属膜をパターングし、光反射膜８ａを形成する。このようにして形成した光反射膜８ａでは、凹凸形成層１３ａの表面形状が反映されるので、光反射膜８ａの表面には、エッジのない、なだらかな凹凸パターン８ａが形成される。この際、凹凸形成層１３ａの平坦領域と平面的に重なる領域に光透過窓８ｄを形成する。
【００６１】
次に、光反射膜８ａの表面側に厚さが４０ｎｍ〜２００ｎｍのＩＴＯ膜をスパッタ法などで形成した後、フォトリソグラフィ技術を用いてＩＴＯ膜をパターニングし、図５（Ａ）に示したように、画素電極９ａを形成する。
【００６２】
しかる後には、画素電極９ａの表面側にポリイミド膜（配向膜１２）を形成する。それには、ブチルセロソルブやｎ−メチルピロリドンなどの溶媒に５〜１０重量％のポリイミドやポリアミド酸を溶解させたポリイミド・ワニスをフレキソ印刷した後、加熱・硬化（焼成）する。そして、ポリイミド膜を形成した基板をレーヨン系繊維からなるパフ布で一定方向に擦り、ポリイミド分子を表面近傍で一定方向に配列させる。その結果、後で充填した液晶分子とポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００６３】
（本形態の効果）
このように本形態のＴＦＴアレイ基板１０では、下地絶縁膜１１を、キズあるいは平坦性の不良等の何らかの理由により、基板１０′の表面に存在している凹凸を平坦化する平坦化膜として形成するため、基板１０′の表面に存在している場合、あるいは基板１０′の表面に異物が付着している場合でも、それらを下地絶縁膜１１が完全に覆うような形状、または、前記凹凸が前記下地絶縁膜１１に埋められて、該下地絶縁膜１１の表面が滑らかに連続した形状となる。このため、基板１０′の表面に存在している凹凸あるいは基板１０′の表面に付着している異物に起因する凹凸がＴＦＴ３０あるいは蓄積容量６０に影響を及ぼさない。また、下地絶縁膜１１は、平坦化膜として形成されているので、その表面自身に凹凸がない。それ故、ＴＦＴアレイ基板１０の電気的特性や信頼性が向上する。
【００６４】
［その他の実施の形態］
上記形態では、図６（Ａ）を参照して説明した工程において、ガラス等の基板１０′にスピンコート法により形成した塗膜によって下地絶縁膜１１を形成したが、図８（Ａ１）〜（Ａ３）に示すように、エッチバック法により、無機絶縁膜からなる下地絶縁膜１１を形成してもよい。このエッチバック法では、図８（Ａ１）に示すように、まず、ガラス等の基板１０′の表面に膜厚が１μｍ以上のシリコン酸化膜などの無機絶縁膜１１１を形成した後、図８（Ａ２）に示すように、スピンコート法によりレジスト膜１１２（塗膜）を形成し、それを硬化させた後、図８（Ａ３）に示すように、レジスト膜１１２と無機絶縁膜１１１が等しい速度でエッチングされる条件でレジスト膜１１２の表面からエッチングしていく。その結果、成膜時に無機絶縁膜１１１の表面に凹凸があっても、エッチング後には、無機絶縁膜１１１の凸部がエッチング除去されるので、厚さが１μｍ以上の厚い下地絶縁膜１１を平坦化膜として形成することができる。
【００６５】
また、上記形態では、ガラスなどの基板１０′を用いた例であったが、シリコンウエーハを基板として用いた半導体装置に本発明を適用してもよい。
【００６６】
また、上記形態では、電気光学装置１００として半透過・反射型の液晶装置を説明したが、光透過窓８ｄを形成せずに、電気光学装置１００を全反射型の液晶装置として構成してもよい。
【００６７】
さらに、上記形態では、画素スイッチング用のアクティブ素子としてＴＦＴを用いた例を説明したが、アクティブ素子としてＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）素子などの薄膜ダイオード素子（ＴＦＤ素子／Ｔｈｉｎ
Ｆｉｌｍ　Ｄｉｏｄｅ素子）を用いた場合も同様である。
【００６８】
さらにまた、上記形態では、薄膜半導体装置として、アクティブマトリクス型液晶装置に用いるＴＦＴアレイ基板を例に説明したが、液晶以外の電気光学物質を用いた電気光学装置、例えば、図９および図１０を参照して以下に説明する有機エレクトロルミネッセンス表示装置に用いるＴＦＴアレイ基板、あるいは電気光学装置以外の薄膜半導体装置の製造などに本発明を適用してもよい。
【００６９】
図９は、電荷注入型の有機薄膜エレクトロルミネセンス素子を用いたアクティブマトリクス型電気光学装置のブロック図である。図１０（Ａ）、（Ｂ）はそれぞれ、図９に示す電気光学装置に形成した画素領域を拡大して示す平面図、およびその断面図である。
【００７０】
図９に示す電気光学装置１００ｐは、有機半導体膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子、またはＬＥＤ（発光ダイオード）素子などの発光素子をＴＦＴで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの電気光学装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。
【００７１】
ここに示す電気光学装置１００ｐでは、ＴＦＴアレイ基板１０ｐ上に、複数の走査線３ｐと、走査線３ｐの延設方向に対して交差する方向に延設された複数のデータ線６ｐと、これらのデータ線６ｐに並列する複数の共通給電線２３ｐと、データ線６ｐと走査線３ｐとの交差点に対応する画素領域１５ｐとが構成されている。データ線６ｐに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ側駆動回路１０１ｐが構成されている。走査線３ｐに対しては、シフトレジスタおよびレベルシフタを備える走査側駆動回路１０４ｐが構成されている。
【００７２】
また、画素領域１５ｐの各々には、走査線３ｐを介して走査信号がゲート電極に供給される第１のＴＦＴ３１ｐ（薄膜半導体素子）と、この第１のＴＦＴ３１ｐを介してデータ線６ｐから供給される画像信号を保持する保持容量３３ｐ（薄膜キャパシタ素子）と、この保持容量３３ｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ３２ｐ（薄膜半導体素子）と、第２のＴＦＴ３２ｐを介して共通給電線２３ｐに電気的に接続したときに共通給電線２３ｐから駆動電流が流れ込む発光素子４０ｐとが構成されている。
【００７３】
本形態では、図１０（Ａ）、（Ｂ）に示すように、いずれの画素領域１５ｐにおいても、島状の２つの半導体膜を利用して第１のＴＦＴ３１ｐおよび第２のＴＦＴ３２ｐがガラスなどからなる基板１０ｐ′の表面側に形成されている。また、第２のＴＦＴ３２ｐのソース・ドレイン領域の一方には、中継電極３５ｐが電気的に接続し、この中継電極３５ｐには画素電極４１ｐが電気的に接続している。この画素電極４１ｐの上層側には、正孔注入層４２ｐ、有機エレクトロルミネッセンス材料層としての有機半導体膜４３ｐ、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極２０ｐが積層されている。ここで、対向電極２０ｐは、データ線６ｐなどを跨いで複数の画素領域１５ｐにわたって形成されている。
【００７４】
第２のＴＦＴ３２ｐのソース・ドレイン領域のもう一方には、コンタクトホールを介して共通給電線２３ｐが電気的に接続している。これに対して、第１のＴＦＴ３１ｐでは、そのソース・ドレイン領域の一方に電気的に接続する電位保持電極３５ｐは、第２のゲート電極７２ｐの延設部分７２０ｐに電気的に接続している。この延設部分７２０ｐに対しては、その下層側において第２のゲート絶縁膜５０ｐを介して半導体膜４００ｐが対向し、この半導体膜４００ｐは、それに導入された不純物によって導電化されているので、延設部分７２０ｐおよび第２のゲート絶縁膜５０ｐとともに保持容量３３ｐを構成している。ここで、半導体膜４００ｐに対しては第１の層間絶縁膜５１ｐのコンタクトホールを介して共通給電線２３ｐが電気的に接続している。
【００７５】
従って、保持容量３３ｐは、第１のＴＦＴ３１ｐを介してデータ線６ｐから供給される画像信号を保持するので、第１のＴＦＴ３１ｐがオフになっても、第２のＴＦＴ３２ｐのゲート電極３１ｐは画像信号に相当する電位に保持される。それ故、発光素子４０ｐには共通給電線２３ｐから駆動電流が流れ続けるので、発光素子４０ｐは発光し続け、画像を表示する。
【００７６】
このように構成した電気光学装置１００ｐでも、基板１０ｐ′の表面に、上記実施の形態で説明した下地絶縁膜１１ｐを形成しておけば、ガラスなどからなる基板１０ｐ′の表面に凹凸が形成されている場合、あるいは、基板１０ｐ′の表面に異物が付着している場合でも、それに起因する凹凸が上層側まで影響を及ぼすことがないので、保持容量３３ｐやＴＦＴ３１ｐ、３２ｐの電気的特性や信頼性が向上する。
【００７７】
［電子機器への適用］
次に、本発明を適用した電気光学装置１００、１００ｐを備えた電子機器の一例を、図１１、図１２（Ａ）、（Ｂ）を参照して説明する。
【００７８】
図１１は、上記の電気光学装置と同様に構成された電気光学装置１００を備えた電子機器の構成をブロック図である。図１２（Ａ）、（Ｂ）はそれぞれ、本発明に係る液晶装置を用いた電子機器の一例としてのモバイル型のパーソナルコンピュータの説明図、および携帯電話機の説明図である。
【００７９】
図１１において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、電気光学装置１００、１００ｐ、クロック発生回路１００８、および電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄａｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２に出力する。この表示情報出力回路１００２は、たとえば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力する。駆動回路１００４は、電気光学装置１００、１００ｐを駆動する。電源回路１０１０は、上述の各回路に所定の電源を供給する。なお、電気光学装置１００、１００ｐを構成するＴＦＴアレイ基板の上に駆動回路１００４を形成してもよく、それに加えて、表示情報処理回路１００２もＴＦＴアレイ基板の上に形成してもよい。
【００８０】
このような構成の電子機器としては、投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。
【００８１】
すなわち、図１２（Ａ）に示すように、パーソナルコンピュータ１８０は、キーボード１８１を備えた本体部１８２と、表示ユニット１８３とを有する。表示ユニット１８３は、前述した電気光学装置１００、１００ｐを含んで構成される。
【００８２】
また、図１２（Ｂ）に示すように、携帯電話機１９０は、複数の操作ボタン１９１と、前述した電気光学装置１００、１００ｐからなる表示部とを有している。
【００８３】
【発明の効果】
以上説明したとおり、本発明では、下地絶縁膜を基板の表面に存在している凹凸を平坦化する平坦化膜として形成するため、基板の表面に凹凸が存在している場合、あるいは基板の表面に異物が付着している場合でも、それらを下地絶縁膜が完全に覆うような形状、または、前記凹凸が前記下地絶縁膜に埋められて、該下地絶縁膜の表面が滑らかに連続した形状となる。このため、基板の表面に存在している凹凸、あるいは基板の表面に付着している異物に起因する凹凸が薄膜半導体素子に影響を及ぼさない。また、本発明において、下地絶縁膜は、平坦化膜として形成されているので、その表面自身に凹凸がない。それ故、薄膜半導体装置の電気的特性や信頼性が向上する。
【図面の簡単な説明】
【図１】本発明が適用される電気光学装置を対向基板の側からみたときの平面図である。
【図２】図１のＨ−Ｈ′線における断面図である。
【図３】電気光学装置において、マトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である。
【図４】本発明を適用した電気光学装置において、ＴＦＴアレイ基板に形成された各画素の構成を示す平面図である。
【図５】（Ａ）、（Ｂ）はそれぞれ、本発明を適用した電気光学装置を、図４のＡ−Ａ′線に相当する位置での切断したときの断面図、およびその改良例に係る断面図である。
【図６】（Ａ）〜（Ｆ）は、本発明を適用した電気光学装置のＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図７】（Ｇ）〜（Ｉ）は、本発明を適用した電気光学装置のＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図８】（Ａ１）〜（Ａ３）は、エッチバック法を用いて平坦化膜を形成する様子を示す工程断面図である。
【図９】電荷注入型の有機薄膜エレクトロルミネセンス素子を用いたアクティブマトリクス型電気光学装置のブロック図である。
【図１０】（Ａ）、（Ｂ）はそれぞれ、図９に示す電気光学装置に形成した画素領域を拡大して示す平面図、およびその断面図である。
【図１１】本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【図１２】（Ａ）、（Ｂ）はそれぞれ、本発明に係る電気光学装置を用いた電子機器の一実施形態としてのモバイル型のパーソナルコンピュータを示す説明図、および携帯電話機の説明図である。
【図１３】従来の薄膜半導体装置の構成を示す断面図である。
【符号の説明】
１ａ　半導体膜
２　ゲート絶縁膜
３ａ　走査線
３ｂ　容量線
４　層間絶縁膜
６ａ　データ線
６ｂ　ドレイン電極
８ａ　光反射膜
８ｄ　光透過窓
９ａ　画素電極
１０、１０ｐ　ＴＦＴアレイ基板（薄膜半導体装置）
１０　基板
１１　下地絶縁膜
１４　無機絶縁膜
２０　対向基板
２１　対向電極
３０、３１ｐ、３２ｐ　ＴＦＴ（薄膜半導体素子）
３３ｐ　保持容量（薄膜キャパシタ素子）
５０　液晶
６０　蓄積容量（薄膜キャパシタ素子）
１００、１００ｐ　電気光学装置
【図１】
2004119599.tif 000003
【図２】
2004119599.tif 000004
【図３】
2004119599.tif 000005
【図４】
2004119599.tif 000006
【図５】
2004119599.tif 000007
【図６】
2004119599.tif 000008
【図７】
2004119599.tif 000009
【図８】
2004119599.tif 000010
【図９】
2004119599.tif 000011
【図１０】
2004119599.tif 000012
【図１１】
2004119599.tif 000013
【図１２】
2004119599.tif 000014
【図１３】
2004119599.tif 000015