(57)【要約】【課題】クラックの生成を抑制した結晶成長方法およびその結晶成長方法によって形成される多層構造体を提供すること。【解決手段】ｃ面正方位（±２°以内）のサファイア基板１上に、順次、厚さ約３００ｎｍのＡｌＮ結晶層２、厚さ約３００ｎｍアンドープのＧａＮ結晶層３、厚さ約３０ｎｍのアンドープのＡｌＮ格子緩和層４、および、厚さ約７５ｎｍでＡｌ組成約３０％のアンドープのＡｌＧａＮ結晶層５を堆積して多層構造体を形成することを特徴とする結晶成長方法を構成する。【選択図】　　図１
2004119783.tif 000002
【特許請求の範囲】
【請求項１】
結晶成長面内方向の格子定数が異なる２つ以上の層を積層する結晶成長方法において、第１の結晶面内格子定数を持つ第１の層と、前記第１の結晶面内格子定数とは異なる第２の結晶面内格子定数を持つ第２の層との間に、第３の結晶面内格子定数を有する第３の層を設け、前記第３の層の厚さを結晶成長温度における転位発生の臨界膜厚よりも厚くすることを特徴とする結晶成長方法。
【請求項２】
請求項１記載の結晶成長方法によって形成される多層構造体であって、上記第１の層と上記第２の層と上記第３の層とを構成要素とする多層構造体。
【請求項３】
上記第１の層がＧａＮ結晶層であり、上記第２の層がＡｌＧａＮ結晶層であり、上記第３の層が厚さ２０ｎｍ乃至３０ｎｍのＡｌＮ結晶層であることを特徴とする請求項１記載の結晶成長方法。
【請求項４】
上記第１の層がＧａＮ結晶層であり、上記第２の層がＡｌＧａＮ結晶層であり、上記第３の層が厚さ２０ｎｍ乃至３０ｎｍのＡｌＮ結晶層であることを特徴とする請求項２記載の多層構造体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は結晶成長方法およびその方法によって形成される多層構造体に関する。
【０００２】
【従来の技術】
従来、結晶成長法において結晶成長面内方向の格子定数が異なる（格子不整合の）複数の層を積層する場合、結晶成長後格子不整合による歪が蓄積され、結晶表面にひび割れ（クラック）が多く発生した。例えば、サファイア基板に形成したＧａＮ結晶上にＡｌ組成が８％以上のＡｌＧａＮ混晶を積層すると厚さ約１μｍを超えるとクラックが生じやすくなるため、青色半導体ダイオードのクラッド層の膜厚を低く抑える必要があった。このようなクラックはＡｌ組成が高くなるほど薄い膜厚でクラックが生じるようになる。
【０００３】
たとえば、図５に示したように、サファイア基板１上に、従来技術によって形成した多層構造体は、サファイア基板１に近い順に、厚さ約３００ｎｍのＡｌＮ結晶層２、厚さ約３００ｎｍアンドープのＧａＮ結晶層３、および、厚さ約７５ｎｍでＡｌ組成約３０％のアンドープのＡｌＧａＮ結晶層５からなっている。この多層構造体の表面の状態は図６に示されている。
【０００４】
【発明が解決しようとする課題】
図６は、サファイア基板１上に形成したＧａＮ結晶層３上にＡｌ組成約３０％のＡｌＧａＮ結晶層５を７５ｎｍ積層してなる多層構造体の表面を示す顕微鏡写真である。図から明らかなように、表面上には多数のクラックが生じている。このようなクラックが生じると、デバイスを作製した際に横方向に電流を流すことができない、クラック部分に電解液や電極金属が侵入し漏電の原因になる、半導体レーザーに適用した際に光散乱損失の原因になる等と言う欠点があった。
【０００５】
このように、従来技術においては、格子不整合となる複数の層を積層すると、それがクラックの発生の原因となり、多層構造体のデバイス応用を妨げると言う問題があった。
【０００６】
本発明は上記の問題に鑑みてなされたものであり、本発明の目的は、クラックの生成を抑制した結晶成長方法およびその結晶成長方法によって形成される多層構造体を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明においては、請求項１に記載のように、
結晶成長面内方向の格子定数が異なる２つ以上の層を積層する結晶成長方法において、第１の結晶面内格子定数を持つ第１の層と、前記第１の結晶面内格子定数とは異なる第２の結晶面内格子定数を持つ第２の層との間に、第３の結晶面内格子定数を有する第３の層を設け、前記第３の層の厚さを結晶成長温度における転位発生の臨界膜厚よりも厚くすることを特徴とする結晶成長方法を構成する。
【０００８】
また、本発明においては、請求項２に記載のように、
請求項１記載の結晶成長方法によって形成される多層構造体であって、上記第１の層と上記第２の層と上記第３の層とを構成要素とする多層構造体を構成する。
【０００９】
また、本発明においては、請求項３に記載のように、
上記第１の層がＧａＮ結晶層であり、上記第２の層がＡｌＧａＮ結晶層であり、上記第３の層が厚さ２０ｎｍ乃至３０ｎｍのＡｌＮ結晶層であることを特徴とする請求項１記載の結晶成長方法を構成する。
【００１０】
また、本発明においては、請求項４に記載のように、
上記第１の層がＧａＮ結晶層であり、上記第２の層がＡｌＧａＮ結晶層であり、上記第３の層が厚さ２０ｎｍ乃至３０ｎｍのＡｌＮ結晶層であることを特徴とする請求項２記載の多層構造体を構成する。
【００１１】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態例について詳細に説明する。
【００１２】
図１は本発明を適用した際の多層構造体試料構造の概略図であり、図２は本発明に係る結晶成長方法により形成した多層構造体におけるクラックの無いＡｌＧａＮ結晶表面を示す顕微鏡写真である。
【００１３】
図１において、試料は、ｃ面正方位（±２°以内）のサファイア基板１上に、本発明に係る結晶成長方法によって多層構造体を形成してなり、その多層構造体は、サファイア基板１に近い順に、厚さ約３００ｎｍのＡｌＮ結晶層２、第１の層である厚さ約３００ｎｍアンドープのＧａＮ結晶層３、第３の層である厚さ約３０ｎｍのアンドープのＡｌＮ格子緩和層４、および、第２の層である厚さ約７５ｎｍでＡｌ組成約３０％のアンドープのＡｌＧａＮ結晶層５からなっている。この試料の表面の状態は図２に示されている。図２から明らかなように、ＡｌＧａＮ結晶層５の表面にクラックは生じていない。
【００１４】
これに対して、図５に示す構造で、従来法により（格子緩和層を用いずに）形成された試料表面には、図６の顕微鏡写真が示すように、多数のクラックが生じている。即ち、本発明に係る結晶成長方法によって、格子緩和層（上記のＡｌＮ格子緩和層４）を導入することにより３０％という極めて高いＡｌＧａＮ混晶層でもクラック無しにＧａＮ結晶層上に形成することが可能であることが解る。
【００１５】
さて、図６に示されたクラックを見ると、そのクラックは極めて細いひび割れの線から成っていることが解る。これは、クラックが生じたのは結晶成長中ではなく、結晶成長後に結晶成長温度から室温に冷却する途中であったことを意味している。すなわち、逆に結晶成長中に表面にクラックが生じるとひびが結晶表面の特異点となるために、異常成長が生じるのであるが、図６にはそのような異常成長が生じていることが認められないことから、図６のクラックは結晶成長後に生じたと理解できるのである。
【００１６】
さて、図１の構造でクラツクが無く図５の構造でクラックが生じる理由は次のように考えられる。図５の構造の場合、結晶成長中の高温下においては結晶の硬度が低い。言い換えれば結晶が柔らかいために格子不整合な層が積層した場合でも、結晶中に転位が入ることなく上部の層が積層していく。即ち、格子定数の不一致は歪として蓄積されてしまう。結晶成長後大きな歪を包含したまま試料を冷却すると、結晶の硬度が高くなり歪によって生じる応力が増加する。このため、最後にはクラックを形成して応力を緩和するものと考えられる。
【００１７】
ところが、格子不整合な２層の間に、その２層のうちの少なくとも１層との間に大きな格子不整合を有する層を導入すると、導入された層の転位が発生する臨界膜厚が極端に薄くなり、導入された層の厚さがそのような臨界膜厚よりも厚ければ、結晶成長中の高温下においても層中に転位が導入され応力が緩和される。言い換えれば、結晶成長中に格子不整合に起因する歪が緩和された多層構造を積層することが可能になる。このため、意図的に格子定数の大きく異なる層を転位が発生する臨界膜厚よりも厚い厚さで導入することにより、試料が冷却された場合でも格子不整合に起因するクラックの発生を抑制することができることになる。
【００１８】
例えば、本実施の形態例において格子緩和層として用いたＡｌＮ結晶層（ＡｌＮ格子緩和層４）は下地のＧａＮ結晶層３との格子不整合が大きく、室温であればわずか５ｎｍ程度の厚さでも充分格子緩和すると言われている。従って、高温の結晶成長条件下においても３０ｎｍ程度の層厚で転位を導入し格子緩和させることにより歪の発生を抑制し、室温冷却後においてもクラックの発生を防止しうるものと考えられる。なお、ＡｌＮ格子緩和層４の厚さを２０ｎｍ乃至３０ｎｍとしても格子不整合に起因するクラックの発生を充分に抑制することができる。
【００１９】
図４は、実用可能な連続膜の形成を確認するために、図３に示したように本発明に係る多層構造体の上にｐ型でＡｌ組成約３０％のＡｌＧａＮ結晶層６を積層し、その上に２つのＰｄ／Ａｕ電極を形成し、電極間の電気伝導を（電流−電圧特性として）測定した結果を示している。
【００２０】
図２から明らかなように、目視でもクラックは観察されなかったが、更に図４に見られるように、電気伝導を測定しても電流が良好に流れており、膜の断裂に起因するような抵抗の増加は見出されなかった。ここに示したＡｌ組成の高いＡｌＧａＮは従来ｐ型電気伝導の困難な材料とされており、このようを材料に対して図４に示すような直線的なＩ−Ｖ曲線を示す、言い換えれば電極金属との良好なｐ型のオーミック接触が得られる高品質な結晶構造が形成されていることが確認されたわけであり、本発明の効果が著しいことが判る。
【００２１】
以上、本発明を実施の形態例に基づいて具体的に説明したが、本発明は上記実施の形態例に限定されるものではなく、その要旨を逸脱しない範囲において、Ｉｎを導入したりホウ素を導入した素子にも適用することが可能である。また、基板や窒化物の組成などの種々の変更も可能であることは勿論である。
【００２２】
【発明の効果】
本発明の実施によって、クラックの生成を抑制した結晶成長方法およびその結晶成長方法によって形成される多層構造体を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る多層構造体を説明する図である。
【図２】本発明に係る多層構造体の表面の顕微鏡写真である。
【図３】本発明に係る多層構造体の電気伝導特性を測定するために用いた構造体を説明する図である。
【図４】本発明に係る多層構造体の電気伝導特性を示す図である。
【図５】従来技術による多層構造体を説明する図である。
【図６】従来技術による多層構造体の表面の顕微鏡写真である。
【符号の説明】
１…サファイア基板、２…ＡｌＮ結晶層、３…ＧａＮ結晶層、４…ＡｌＮ格子緩和層、５…ＡｌＧａＮ結晶層、６…ｐ−ＡｌＧａＮ結晶層。
【図１】
2004119783.tif 000003
【図２】
2004119783.tif 000004
【図３】
2004119783.tif 000005
【図４】
2004119783.tif 000006
【図５】
2004119783.tif 000007
【図６】
2004119783.tif 000008