(57)【要約】【課題】一部に書き換えのできないメモリ素子の群を備えた強誘電体メモリ装置を提供することにある。【解決手段】インプリント特性が大きい第１種の強誘電体メモリ素子ＭＣ１の群と、インプリント特性が小さい第２種の強誘電体メモリ素子ＭＣ２の群とを備える。第１種の強誘電体メモリ素子ＭＣ１は、例えば下部電極２４の下面に接触する密着層２５が酸化チタンで形成されており、第２種の強誘電体メモリ素子ＭＣ２は、下部電極２４の下面に接触する密着層２６が酸化タンタルで形成されている。【選択図】　　　　図９
2004119776.tif 000002
【特許請求の範囲】
【請求項１】
所定のインプリント特性を有する第１強誘電体膜を用いた第１強誘電体メモリ素子と、
前記第１強誘電体膜が有するインプリント特性よりも小さいインプリント特性を有する第２強誘電体膜を用いた第２強誘電体メモリ素子とを備えた強誘電体メモリ装置。
【請求項２】
上記第１強誘電体メモリ素子は、所望のデータが書込まれ、通常の電圧では書き換えができないものであることを特徴とする請求項１に記載の強誘電体メモリ装置。
【請求項３】
上記第１誘電体メモリ素子は、下部電極の下面に接触する、酸化チタンで形成された密着層を有するものであり、上記第２強誘電体メモリ素子は、下部電極の下面に接触する、酸化タンタルで形成された密着層を有するものであることを特徴とする請求項１に記載の強誘電体メモリ装置。
【請求項４】
さらに、複数の前記第１強誘電体メモリ素子が形成された第１の領域と、複数の前記第２強誘電体メモリ素子が形成された第２の領域とを有することを特徴とする請求項１に記載の強誘電体メモリ装置。
【請求項５】
半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成された第１の下地層と、
前記第１の下地層上に形成された第１下部電極と、前記第１下部電極上に形成された第１強誘電体膜と、前記第１強誘電体膜上に形成された第１上部電極とを有する第１の強誘電体キャパシタと、
前記第１の強誘電体キャパシタと離間した前記絶縁膜上に設けられた第２の下地層と、
前記第２の下地層上に形成された第２下部電極と、前記第２下部電極上に形成された第２強誘電体膜と、前記第２強誘電体膜上に形成された第２上部電極とを有する第２の強誘電体キャパシタとを有しており、
前記第２の下地層は、前記第１の下地層とは異なる元素を有した層であり、かつ、前記第１強誘電体膜は、前記第２強誘電体膜と異なる分極特性を有する強誘電体膜であることを特徴とする強誘電体メモリ装置。
【請求項６】
前記第１の下地層は、前記第１強誘電体膜を構成する元素以外の元素を含有し、前記第２の下地層は、前記第２強誘電体膜を構成する元素を含有していることを特徴とする請求項５に記載の強誘電体メモリ装置。
【請求項７】
前記第１強誘電体膜は、前記第１強誘電体膜よりも分極方向が反転しにくい強誘電体膜であり、
前記第１の強誘電体キャパシタは読み出し専用メモリ、前記第２の強誘電体メモリは書込み読み出し可能なメモリとして機能することを特徴とする請求項５に記載の強誘電体メモリ装置。
【請求項８】
前記第１の下地層は、酸化チタンにより形成されたものであり、第２の下地層は、酸化タンタルにより形成されたものであることを特徴とする請求項７に記載の強誘電体メモリ装置。
【請求項９】
前記第１強誘電体膜には、前記第１の下地層が有する前記第１強誘電体膜を構成する元素以外の元素が含まれていることを特徴とする請求項７に記載の強誘電体メモリ装置。
【請求項１０】
前記絶縁膜と前記第２の下地層との間に形成された前記第１の下地層を有することを特徴とする請求項５に記載の強誘電体メモリ装置。
【請求項１１】
さらに、前記半導体基板上に、複数の前記第１の強誘電体キャパシタが設けられる第１領域と、複数の前記第２の強誘電体キャパシタが設けられる第２領域とを有することを特徴とする請求項５に記載の強誘電体メモリ装置。
【請求項１２】
インプリント特性が比較的大きい第１種の強誘電体メモリ素子の群と、インプリント特性が比較的小さい第２種の強誘電体メモリ素子の群とを形成する第１の工程と、
上記第１種の強誘電体メモリ素子の群の各強誘電体メモリ素子に、所望のデータを書込む、通常の電圧では書き換えができない状態にする第２の工程と
を有する強誘電体メモリ装置の製造方法。
【請求項１３】
上記第２の工程が、上記強誘電体メモリ素子の強誘電体キャパシタに電圧を印加して該強誘電体を分極させ、その後上記強誘電体メモリ素子を所定の時間以上高温状態に維持することより、通常の電圧では上記強誘電体が逆極性に分極しない状態にすることを特徴とする請求項１２に記載の強誘電体メモリ装置の製造方法。
【請求項１４】
上記第２の工程が、上記強誘電体メモリ素子の強誘電体キャパシタに、繰り返し同じ極性の電圧を印加することにより、通常の電圧では上記強誘電体が逆極性に分極しない状態にすることを特徴とする請求項１２に記載の強誘電体メモリ装置の製造方法。
【請求項１５】
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に第１の下地層を形成する工程と、
前記絶縁膜上に第２の下地層を形成する工程と、
前記第１の下地層および前記第２の下地層上に第１導電膜を形成する工程と、前記第１導電膜上に、前記第２の下地層を構成する元素を含み、かつ、前記第１の下地層を構成する元素以外の元素により構成された強誘電体膜を形成する工程と、
前記強誘電体膜上に第２導電膜を形成する工程と、
前記第１導電膜、前記強誘電体膜、および前記第２導電膜をパターニングすることで、前記第１の下地層上に設けられた第１下部電極、第１強誘電体膜、および第１上部電極とより構成された第１強誘電体キャパシタを形成し、前記第２の下地層上に設けられた第２下部電極、第２強誘電体膜、および第２上部電極とより構成される第２強誘電体キャパシタを前記第１強誘電体キャパシタとは離間した位置に形成する工程と、
前記第１強誘電体キャパシタに所定の電圧を印加し、前記第１強誘電体膜を分極させることで、前記第１強誘電体膜を前記第２強誘電体膜と異なる分極特性を有する強誘電体膜へと変化させる工程とを有することを特徴とする強誘電体メモリ装置の製造方法。
【請求項１６】
前記第１強誘電体膜を変化させる工程は、前記第１強誘電体キャパシタに所定の電圧を印加して前記第１強誘電体膜を分極させた後、分極させた前記第１強誘電体膜を有する前記第１強誘電体キャパシタを加熱することにより行われることを特徴とする請求項１５に記載の強誘電体メモリ装置の製造方法。
【請求項１７】
前記加熱は、略８５℃で数時間行われることを特徴とする請求項１６に記載の強誘電体メモリ装置の製造方法。
【請求項１８】
前記第１強誘電体膜を変化させる工程は、前記第１強誘電体キャパシタに同じ極性の電圧を繰り返し印加することにより行われることを特徴とする請求項１５に記載の強誘電体メモリ装置の製造方法。
【請求項１９】
前記第１強誘電体キャパシタへの同じ極性の電圧の印加は、略１００回以上行われることを特徴とする請求項１８に記載の強誘電体メモリ装置の製造方法。
【請求項２０】
前記第２の下地層は、前記第１の下地層を介して前記絶縁膜上に形成され、
前記第１導電膜を形成する工程前に、前記第２強誘電体キャパシタが形成される領域の前記第２の下地層をパターニングする工程を有することを特徴とする請求項１５にの強誘電体メモリ装置の製造方法。
【請求項２１】
さらに、
前記第１強誘電体キャパシタと電気的に接続される第１の半導体素子、および前記第２強誘電体キャパシタと電気的に接続される第２の半導体素子を前記半導体基板表面上に形成する工程と、
前記第１強誘電体キャパシタと前記第１の半導体素子とを接続し、前記第１強誘電体キャパシタと前記第１の半導体素子より構成される読み出し専用メモリ、および、前記第２強誘電体キャパシタと前記第２の半導体素子とを接続し、前記第２強誘電体キャパシタと前記第２の半導体素子とにより構成される読み出し書込み可能なメモリを形成する工程とを有することを特徴とする請求項１５に記載の強誘電体メモリ装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、強誘電体メモリ装置に関し、特に通常の電圧では書き換えができない状態にし得るメモリ素子の群を含む強誘電体メモリ装置に関する。この発明はまたそのような強誘電体メモリ装置の製造方法に関する。
【０００２】
【従来の技術】
強誘電体メモリ装置として下記の特許文献１に記載されたものが知られている。また強誘電体メモリ素子の特性については、下記の非特許文献１に記載されている。
【０００３】
【特許文献１】
特開２００１−９４０６５号公報
【非特許文献１】
日本応用物理論文誌、第３４巻（１９９５）、第５０９６乃至５０９９頁、パート１、第９Ｂ号、１９９５年９月（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３４（１９９５）　ｐｐ．５０９６−５０９９，　Ｐａｒｔ　１，　Ｎｏ．　９Ｂ，　Ｓｅｐｔｅｍｂｅｒ　１９９５）
【０００４】
強誘電体材料は、電界によって反転可能であること、電界をゼロに戻しても、一定の値（残留分極）を持つことから、強誘電体材料をキャパシタの誘電体として用いた強誘電体メモリが不揮発性メモリとして実用化されている。
【０００５】
【発明が解決しようとする課題】
強誘電体メモリは、一般には、書き換え可能なメモリとして、ユーザデータなど可変のデータの記憶のために用いられる。しかし、マイクロコントローラに内蔵して用いられるメモリの場合、コンピュータプログラムのような固定データの保存のために、書き換えのできないメモリも必要であり、一部に書き換えの可能な領域を有するとともに、他の一部に書き換えのできない領域を有する強誘電体メモリが望まれていた。
【０００６】
そこで、本発明の目的は、一部に書き換えのできないメモリ素子の群を備えた強誘電体メモリ装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は、所定のインプリント特性を有する第１強誘電体膜を用いた第１強誘電体メモリ素子と、前記第１強誘電体膜が有するインプリント特性よりも小さいインプリント特性を有する第２強誘電体膜を用いた第２強誘電体メモリ素子とを備えた強誘電体メモリ装置を提供するものである。
【０００８】
【発明の実施の形態】
図１は、本発明の一実施の形態の強誘電体メモリ装置のメモリセルアレイの全体的構成を示す平面図である。図示のようにこの実施の形態のメモリ装置のメモリセルアレイＭＡは、第１の領域Ｒ１と第２の領域Ｒ２とを有する。第１の領域Ｒ１には、複数の第１種の強誘電体メモリ素子の群が形成されており、第２の領域Ｒ２には、複数の第２の強誘電体メモリ素子の群が形成されている。
【０００９】
図２は、第１の領域Ｒ１に形成された第１種の強誘電体メモリ素子ＭＣ１の断面図であり、図３は、第２の領域Ｒ２に形成された第２種の強誘電体メモリ素子ＭＣ２の断面図である。
【００１０】
図２に示すように、第１種の強誘電体メモリ素子ＭＣ１は、強誘電体キャパシタ２０と、ＭＯＳＦＥＴ３０とを含む。強誘電体キャパシタ２０は、強誘電体膜２２と、その上に位置する上部電極２３と、その下に位置する下部電極２４とを含む。
【００１１】
ＭＯＳＦＥＴ３０は、シリコン基板１０の表面に形成されたドレイン３２及びソース３３と、これらの間に位置するチャンネル領域３４と、チャンネル領域３４の上に順次配置されたゲート絶縁膜３５及びチャンネル電極３６とを含む。ＭＯＳＦＥＴ３０は、他の素子例えば同様のＭＯＳＦＥＴから素子分離膜３８により分離されている。
【００１２】
基板１０、素子分離膜３８、ゲート電極３６を覆うように第１の層間絶縁膜４１が配置され、その上に例えばシリコン酸化膜（ＳｉＯ２）で構成される第２の層間絶縁膜４４が配置されている。第２の層間絶縁膜４４は例えばシリコン酸化膜（ＳｉＯ２）で形成されている。第１の層間絶縁層４１を貫通するように形成されたコンタクトプラグ４２及び４３の下端がそれぞれドレイン３２及びソース３３に接続されている。コンタクトプラグ４２及び４３は例えばタングステンで形成されている。
【００１３】
第２の層間絶縁膜４４に上に第１の密着層２５が形成されており、この第１の密着層２５の上に、上記した強誘電体キャパシタ２０の下部電極２４が形成されている。上部電極２３の上には、第３の層間絶縁膜４５が配置され、その上に第１メタル配線層４６が配置され、その上にメタル層間絶縁膜４７が配置され、その上に図示しない第２メタル配線層が配置されている。
【００１４】
第１のメタル配線層４６は一部が絶縁膜４４及び４５を貫通してコンタクトプラグ４２及び４３の上端に接続されている。第１のメタル配線層４６は、また、強誘電体膜２２を貫通するコンタクトホール２８（図８（ｂ））を介して延び、下部電極２４にコンタクトしている。第１のメタル配線層４６のうち、コンタクトプラグ４２を介してドレイン１２に接続された部分がビットライン（ＢＬ）を構成する。第１のメタル配線層４６のうち、下部電極２４に接続された部分がプレートライン（ＰＬ）を構成する。ゲート電極３６は図示しない第２のメタル配線層に接続されている。この第２のメタル配線層が、後述の図５のワードラインＷＬを構成する。
【００１５】
強誘電体膜２２は、例えばＳｒＢｉ２Ｔａ２Ｏ９で形成されており、その厚さは例えば２５０乃至３００ｎｍ程度である。上部電極２３は、白金（Ｐｔ）で形成されており、その厚さは例えば２００ｎｍ程度である。下部電極２４も同様に、白金（Ｐｔ）で形成されており、その厚さは例えば２００ｎｍ程度である。
【００１６】
第１の密着層（第１の下地層）２５は、例えば酸化チタン（ＴｉＯｘ（ＴｉＯ２、ＴｉＯ３など））で形成されており、その厚さは約４０乃至１００ｎｍであるのが好ましく、例えば約８０ｎｍとされる。第１の密着層２５は、下部電極２４を絶縁膜４４に密着させるため、絶縁膜４４と下部電極２４との間に介在して設けられている。これは、下部電極２４を構成する白金（Ｐｔ）が高温でも安定であり、通常その下に位置する絶縁膜４４を構成する酸化シリコンとの密着性が悪いためである。本実施の形態では、第１の密着層２５はまた、後述するようにインプリント特性を大きくするために用いられている。ここで、本実施形態における第１の密着層（第１の下地層）２５は、例えば、第１の密着層２５上に形成される第１種の強誘電体キャパシタＭＣ１の強誘電体膜２２（ＳＢＴ）を構成する元素（タンタル（Ｔａ））以外の元素（チタン（Ｔｉ））を有する膜（酸化チタン（ＴｉＯｘ））により形成されている。
【００１７】
図３に示すように、第２種の強誘電体メモリ素子ＭＣ２は、第１種の強誘電体メモリ素子ＭＣ１と略同様に構成されているが、第１の密着層２５と、下部電極２４との間に第２の密着層（第２の下地層）２６が介在している点で異なる。第２の密着層２６は例えば酸化タンタル（ＴａＯｘ（ＴａＯ２、Ｔａ２Ｏ５など））で形成され、その厚さは約２０乃至１００ｎｍであるのが好ましく、例えば約５０ｎｍとされる。第２の密着層２６も、第１の密着層２５と同様、下部電極２４を密着させる働きがあるが、本実施の形態では後述のように、第１の密着層２５の、インプリント特性を大きくする作用が強誘電体膜２２に及ぶのを防ぐために設けられている。
【００１８】
本実施形態において、第１の密着層２５は、例えば、第１の密着層２５上に形成される第１種の強誘電体キャパシタＭＣ１の強誘電体膜２２（ＳＢＴ）を構成する元素（タンタル（Ｔａ））以外の元素（チタン（Ｔｉ））を有する膜（酸化チタン（ＴｉＯｘ））により形成され、第２の密着層２６は、例えば、第２の密着層２６上に形成される第２種の強誘電体キャパシタＭＣ２の強誘電体膜２２（ＳＢＴ）を構成する元素（タンタル（Ｔａ））を含有する膜（酸化タンタル（ＴａＯｘ））により形成されている。第１の密着層２５に直接接した第１種の強誘電体キャパシタＭＣ１の強誘電体膜２２には、強誘電体キャパシタ形成工程において、第１の密着層２５に含まれていたＴｉが強誘電体膜２２中に拡散される。結果として、例えば、ＳＢＴ等により構成された強誘電体膜中に構成元素とは異なるＴｉが含有されることとなり、ＳＢＴの強誘電体膜の分極特性は劣化する。この第１種の強誘電体メモリの強誘電体膜における分極特性の劣化に伴い、第１種の強誘電体メモリのインプリント特性は大きくなり、データ書込み後の分極方向も反転し難くなる。
【００１９】
これに対し、第２種の強誘電体キャパシタＭＣ２は、強誘電体膜２２（ＳＢＴ）を構成する元素（タンタル（Ｔａ））を含有する膜により形成された第２の密着層２６を介して、第１の密着層２５上に形成されている。そのため、強誘電体キャパシタ形成工程において、第２の密着層２６を構成する元素であるＴａが、接触している第２種の強誘電体キャパシタＭＣ２の強誘電体膜２２へ拡散されるものの、ＳＢＴよりなる強誘電体膜に予め含有されている元素であるため、第２種の強誘電体メモリの強誘電体膜の分極特性を劣化させる恐れは少ない。つまり、第２の密着層２６は、下層の第１の密着層２５による強誘電体膜の分極特性の劣化を防ぐ働きをしている。
【００２０】
上記のように、第２種の強誘電体メモリ素子ＭＣ２においては、下部電極２４に第２の密着層２６を構成するＴａＯｘが直接接触しているのに対し、第１種の強誘電体メモリ素子ＭＣ１においては、下部電極２４に第１の密着層２５を構成するＴｉＯｘが直接接触している。この結果、第２種のメモリ素子ＭＣ２は、略通常のインプリント特性を有する。即ち、インプリント特性が比較的小さく、従ってインプリント寿命が長く、書き換え可能なメモリ素子として用いうる。結果として、第２種の強誘電体キャパシタＭＣ２は、読み出し書込みメモリ（ＲＡＭ）として利用することが可能となる。
【００２１】
一方、第１種のメモリ素子ＭＣ１は、インプリント特性が比較的大きく、例えば繰り返し同じデータを書込んだり、データを書込んで長時間高温状態に保ったりすると、通常の電圧では書き換えが不可能となる。即ち、書き換えには、通常の電圧よりも高い電圧が必要となる。従って、第１種の強誘電体キャパシタＭＣ１は、読み出し専用メモリ（ＲＯＭ）として利用することが可能となる。
【００２２】
一般にインプリント（刷り込み）特性とは、強誘電体キャパシタの強誘電体膜を一方向に分極させた状態で、高温保存したり、同一方向に書き込みを連続して行なうと、逆方向に分極反転しにくくなる現象であり、このような現象が起き易い場合に、インプリント特性が大きい（強い）と言う。このインプリントは図４に示すように、ヒステリシス曲線の電圧軸に沿うシフトとして表現され、例えば、図４（ａ）で元々曲線Ｈ１で表されるヒステリシス特性を有する強誘電体に、繰り返し同じ方向の電圧、例えば正電圧を印加して上方向に分極させた結果、ヒステリシス曲線が左方向にずれて図４（ｂ）に示す曲線Ｈ２となり、分極方向を反転させるには、曲線Ｈ１の場合の−Ｖｃ１ではなく、−Ｖｃ２　（｜−Ｖｃ２｜＞｜−Ｖｃ１｜）の電圧印加が必要となる。
【００２３】
このインプリントは、膜内部の欠陥に起因する空間電荷が自発分極によってトラップされるためと推定されている。また、強誘電体キャパシタの電極材料や、電極との界面状態を含めた強誘電体の膜質が関係していることが分かっている。
【００２４】
上記の非特許文献１に示されるように、強誘電体材料ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）の組成比や、下部電極下の密着層材料によって、自発分極量が異なり、さらにインプリント特性も下部電極下の密着層材料が関係している。これは下部電極下の密着層の材料が、アニール工程中に下部電極を突き抜けて強誘電体膜中に拡散するためと考えられ、下部電極が白金で構成され、その下に直接接触する密着層がＴｉＯｘで構成されている場合、上記のようにインプリント特性を変える傾向が強い。ＴｉＯｘの場合、酸化が不完全であり、不安定なＴｉＯｘであれば、ＴｉがＯから分離して、Ｐｔを突き抜けて強誘電体膜に達しやすいからである。
一方、下部電極下にＴａＯｘが直接接触している場合には、このようにインプリント特性を大きくする作用は殆どない。
【００２５】
図５は、強誘電体メモリ装置のメモリセルアレイＭＡ及びその駆動回路ＭＤなどを示す。メモリセルアレイＭＡ内の一つのメモリセルＭＣのみが図示され、他は省略されている。図５のメモリセルＭＣは、図２に示される第１種のメモリセルＭＣ１であるとともに、図３に示される第２種のメモリセルＭＣ２でもある。即ち、第１種のメモリセルＭＣ１及び第２種のメモリセルＭＣ２の配線は互いに同じであり、図５では両者を区別することなく、符号ＭＣで代表させている。図示のメモリセルＭＣは、１Ｔ１Ｃセルと呼ばれるもので、１個のＭＯＳＦＥＴ３０と１個の強誘電体キャパシタ２０とで構成されたものであるが、本発明は、２個のＭＯＳＦＥＴと２個の強誘電体キャパシタとで構成され、２個の強誘電体キャパシタが互いに反対向きに分極され、相反する値のデータを記憶する２Ｔ２Ｃセルにも適用可能である。
【００２６】
強誘電体キャパシタ２０の一方の電極（下部電極）２４はプレートラインＰＬに接続され、強誘電体キャパシタ２０の他方の電極（上部電極）２３はＭＯＳＦＥＴ３０のソース３３に接続され、ＭＯＳＦＥＴ３０のドレイン３２がビットラインＢＬに接続され、ＭＯＳＦＥＴ３０のゲート電極３６がワードラインＷＬに接続されている。ワードラインＷＬ及びプレートラインＰＬは行デコーダＲＤに接続されている。ビットラインＢＬはセンスアンプＳＡを介して列デコーダＣＤに接続されている。１つのメモリセルＭＣのみが図示され、これに伴い、１本のワードラインＷＬ、１本のプレートラインＰＬ、１本のビットラインＢＬのみが図示されているが、実際には複数のワードラインＷＬ、複数のプレートラインＰＬ、複数のビットラインＢＬが設けられており、これらが、行デコーダＲＤ、列デコーダＣＤにより選択される。
【００２７】
強誘電体キャパシタ２０を一方向の分極させて、ある値のデータ例えば“１”を記憶させるときは、ビットラインＢＬ及びワードラインＷＬに正電圧を供給し、プレートラインにゼロ電圧を供給する。強誘電体キャパシタ２０を他方向に分極させて、異なるデータ例えば“０”を記憶させるときは、プレートラインＰＬ及びワードラインＷＬに正電圧を供給し、ビットラインＢＬにゼロ電圧を供給する。
【００２８】
本発明の一つの態様では、強誘電体メモリ装置の製造中に領域Ｒ１（図１）内のメモリセルＭＣにデータを書込む。そのために、外部接続用のデータパッドＤＰ及びアドレスパッドＡＰが設けられている。これらは図示しないプローブにより接触可能なものである。
【００２９】
データパッドＤＰから入力されるデータは、列デコーダＣＤで選択されたビットラインＢＬを介して、メモリセルＭＣのＭＯＳＦＥＴ３０のドレイン３２に供給される。列デコーダＣＤ及び行デコーダＲＤは、アドレスパッドＡＰを介して供給されるアドレスデータに応じて選択されたメモリセルＭＣに接続されたワードラインＷＬ、プレートラインＰＬ、ビットラインＢＬを駆動する。即ち、特定のメモリセルＭＣに所望のデータを書込むには、そのデータに応じた値の電圧をデータパッドＰＤに供給するとともに、そのメモリセルＭＣを選択するためのアドレスをアドレスパッドＡＤに供給する。
【００３０】
以下図６（ａ）乃至図８図（ｃ）を参照して製法について説明する。これらの図では、便宜上、１つの第１種のメモリセルＭＣ１と１つの第２種のメモリセルＭＣ２が互いに隣接して描かれている。実際には、これらのメモリセルＭＣ１及びＭＣ２はそれぞれメモリセルエリアＭＡ内の異なる領域Ｒ１及びＲ２内に位置している。
【００３１】
まず、図６（ａ）に示すように、ゲート電極３６を含むＭＯＳＦＥＴ３０を形成するプロセスを経たシリコン半導体基板を用意する。この基板は、タングステン等導電性材料のプラグ４２、４３を備えたものである。
【００３２】
次に、この基板上に第２の絶縁膜４４を形成し、次に、第１の密着層ＴｉＯｘ２５を形成する（図６（ｂ））。このＴｉＯｘ２５は、Ｔｉをスパッタリングした後、酸素雰囲気中でアニ−ルすることで得られる。その厚さは例えば８０ｎｍ程度とされる。
【００３３】
次に、第２の領域Ｒ２（図１）内に位置する第１の密着層ＴｉＯｘの上に、第２の密着層ＴａＯｘ２６を形成する（図６（ｃ）、図６（ｄ））。これは、Ｔａの層２６ａを例えばスパッタ法で形成し（図６（ｃ））、Ｃｌ２系雰囲気でパターンエッチングした後、酸素雰囲気中でアニ−ルすることにより得られる（図６（ｄ））。ＴａＯｘ層２６の厚さは例えば５０ｎｍ程度とされる。
【００３４】
ここでのＴａＯｘ層２６のパターンは、（図８（ａ）を参照して）後述する、強誘電体膜２２、下部電極２４、及び第１の密着層２５の一括加工で形成されるパターンよりも小さいことが望ましい。仮にＴａＯｘ層２６のパターンが一括加工のパターンよりも大きいと、一括加工の際、ＴａＯｘ層２６も加工され、ＴａＯｘ層２６がある部分とない部分とで、ＴｉＯｘ膜２５の加工が始まるタイミングがずれ、同じような加工ができなくなって問題であるが、上記のようにＴａＯｘ膜２６のパターンを小さくしておくことにより、そのような問題が生じない。
【００３５】
ＴａＯｘ層２６を形成した後、下部電極となる白金（Ｐｔ）の層２４をスパッタで形成する（図７（ａ））。その厚さは例えば２００ｎｍ程度とされる。
【００３６】
次に、強誘電体（ＳＢＴ：ＳｒＢｉ２Ｔａ２Ｏ９）を例えばゾルゲル溶液で回転塗布して形成し、酸素雰囲気中で７５０乃至８００℃に加熱することにより、アニ−ルを行なって強誘電体を結晶化させ、強誘電体膜となる層２２を形成する（図７（ｂ））。その厚さは例えば２５０乃至３００ｎｍ程度とされる。
【００３７】
その後、上部電極となる白金（Ｐｔ）の層２３を形成する（図７（ｂ））。その厚さは例えば２００ｎｍ程度とされる。これにより、強誘電体キャパシタ（２０）積層構造を得る（図７（ｂ））。
次に上部電極となる層２３をＣｌ２系雰囲気でパターンエッチングして上部電極２３を形成する（図７（ｃ））。
【００３８】
次に、強誘電体膜となる層２２、下部電極となる層２４、及び第１の密着層となる層２５を一括加工（パターンエッチング）し、強誘電体膜２２、下部電極２４及び第１の密着層２５を形成する（図８（ａ））。
【００３９】
その後、下部電極２４をエッチングしてコンタクトホール２８を形成する（図８（ｂ））。このコンタクトホール２８は、第１のメタル配線層４６を下部電極２４に接続するためのものである。
以上により、強誘電体キャパシタ２０が得られる（図８（ｂ））。
【００４０】
領域Ｒ１内のメモリセルＭＣ１においては、下部電極２４がＴｉＯｘで形成された第１の密着層２５に直接接触しており、領域Ｒ２内のメモリセルＭＣ２においては、下部電極２４がＴａＯｘで形成された第２の密着層２６に直接接触している。
【００４１】
その後、キャパシタ上層間絶縁膜４５を形成する（図８（ｃ））。次に、第１メタル配線層４６を形成して、第１層の配線構造を得る（図９（ａ）。さらにメタル層間絶縁膜４７及び図示しない第２メタル配線層を形成する（図９（ｂ））。
【００４２】
次に、第１の領域Ｒ１内のメモリ素子に所望のデータ、例えばコンピュータプログラムを構成するデータを記憶させる。これは、以下のいずれかの方法で行われる。
【００４３】
第１の方法においては、各強誘電体メモリ素子ＭＣ１の強誘電体キャパシタ２０に、所望のデータに応じた電圧を印加して、その強誘電体膜２２を分極させ、その後強誘電体メモリ素子ＭＣ１を高温に、例えば約８５℃に、数時間程度維持する。このようにすることで、加熱を止めた後も、分極状態が維持されるだけでなく、ヒステリシス曲線が図４（ｂ）に示すようにシフトし、通常の電圧では逆方向への書込みができなくなる。
この方法におけるデータの書込みは、ウエーハ状態で（即ちメモリ装置の形成に用いられるＩＣチップへのリードの取りつけが行なわれる前に）行われる。そのため、図５に示すようにデータパッドＤＰ及びアドレスパッドＡＰを形成しておき、プローブを接触させて、外部から書込むべきデータ及びメモリセルを選択するためのアドレスを供給する。
【００４４】
第２の方法では、各強誘電体メモリ素子ＭＣ１の強誘電体キャパシタ２０に、繰り返し例えば１００回程度或いはそれ以上同じ極性の電圧を印加する。このようにすることで、繰り返しの書込みを止めた後に、分極状態が維持されるだけでなく、ヒステリシス曲線が図４（ｂ）に示すようにシフトし、通常の電圧では逆方向への書込みができなくなる。
この方法におけるデータの書込みは、ウエーハ状態で行っても良く、またメモリ装置が完成した後に行なっても良い。ウエーハ状態で行なう場合には、上記の第１の方法と同じく、図５に示すようにデータパッドＤＰ及びアドレスパッドＡＰを形成しておき、プローブを接触させて、外部から書込むべきデータ及びメモリセルを選択するためのアドレスを供給する。
【００４５】
メモリ装置が完成した後、例えばパッケージングが終わった後に行なう場合には、リードなどの外部接続端子を介しての他の回路と接続して、他の回路から必要なデータやアドレスの供給を受けるようにしても良く、同じ集積回路内にそのようなデータやアドレスの一部又は全部を、外部から供給される制御信号などに応じて発生する回路を形成しておき、外部から制御信号などを供給し、内部で発生されたデータやアドレスを用いて書込みを行なうようにしても良い。メモリ装置が完成した後に書込み行なう場合には、図５に示すデータパッドＤＰ及びアドレスパッドＡＰを省くことができる。
【００４６】
以上のように、第１の領域Ｒ１内のメモリ素子ＭＣ１の群は、ＲＯＭとして用いられ、コンピュータプログラムなどの一般に消去すべきでないデータ（固定データ）の保存に適している。一方、第２の領域Ｒ２内のメモリ素子ＭＣ２の群は、ユーザデータなどの可変データの記憶に用いられ、書き換えが自由である。
【００４７】
なお、上記の実施の形態では、第２のメモリ領域Ｒ２内において、第１の密着層２５の上に第２の密着層２６を設けているが、第２の密着層２６を設ける部分、即ち第２の領域Ｒ２内には、その下に第１の密着層２５を設けず、例えば第２の密着層２６を直接絶縁膜４１の上に形成しても良い。
【００４８】
上記の実施の形態では、互いに異なるインプリント特性を有する第１種のメモリ素子ＭＣ１と第２種のメモリ素子ＭＣ２を形成するために、下部電極２４の下に位置するＴｉＯｘ膜２５及びＴａＯｘ膜２６を用いた。しかし、本発明における強誘電体メモリの密着層としては、これらの膜に限られるものではなく、強誘電体メモリを構成する強誘電体膜に対して、強誘電体膜を構成する元素を含有する膜および強誘電体膜を構成する元素以外の元素を含有する膜を組み合わせて用いることが可能である。
【００４９】
【発明の効果】
以上のように、本発明の強誘電体メモリ装置は、インプリント特性の比較的大きいメモリ素子の群を有するので、これらを分極させて通常の電圧では書き換えのできない状態にすることができる。従って、このようなメモリ素子を、ＲＯＭとして用い、コンピュータプログラムなどの固定データの保存に利用することができ、マイクロコントローラに内蔵して用いるのに好適である。
【図面の簡単な説明】
【図１】本発明の一実施の形態のメモリ装置のメモリセルアレイの概要を示す図である。
【図２】メモリセルアレイ内の第１の領域内のメモリセルの構造を示す断面図である。
【図３】メモリセルアレイ内の第２の領域内のメモリセルの構造を示す断面図である。
【図４】強誘電体膜の分極特性を示す図である。
【図５】メモリセルアレイ及び駆動回路を示す概略図である。
【図６】メモリ装置の製造工程を示す図である。
【図７】メモリ装置の製造工程を示す図である。
【図８】メモリ装置の製造工程を示す図である。
【図９】メモリ装置の製造工程を示す図である。
【符号の説明】
ＭＡ　メモリセルエリア、　ＭＣ１　第１種のメモリセル、　ＭＣ２　第２種のメモリセル、　Ｒ１　第１の領域、　Ｒ２　第２の領域、　２０　強誘電体キャパシタ、　２２　強誘電体膜、　２３　上部電極、　２４　下部電極、　２５
第１の密着層、　２６　第２の密着層。
【図１】
2004119776.tif 000003
【図２】
2004119776.tif 000004
【図３】
2004119776.tif 000005
【図４】
2004119776.tif 000006
【図５】
2004119776.tif 000007
【図６】
2004119776.tif 000008
【図７】
2004119776.tif 000009
【図８】
2004119776.tif 000010
【図９】
2004119776.tif 000011