(57)【要約】【課題】本発明はチップ面積を抑えて、限られたメモリ容量でＬＳＩの内部信号をリアルタイムモニタ可能な半導体装置の提供することを目的とする。【解決手段】テスト設定端子５から入力されるテストイネーブル信号によって入力切替スイッチ８はテストモードに設定し、テスター２から入力される信号はアドレスコントロール９に入力する。アドレスコントロール９では入力された内部信号選択データからアドレス信号を生成し、記憶回路１０に対して出力する。記憶回路１０は書き換え可能なメモリを用い、随時出力スイッチデータを書き換えることが可能である。アドレス信号に応じた出力スイッチ選択信号は内部回路７内の所定の内部ノードに挿入されたテスト出力スイッチ１２を制御する。内部ノードの内部信号を出力選択回路１１に出力し、アドレスコントロール９で生成された出力選択信号によって選択された内部信号をテスト出力端子６に出力する。【選択図】  図１
2004219296.tif 000002
【特許請求の範囲】
【請求項１】
所定の内部ノードにそれぞれテスト出力スイッチが挿入された内部回路と、
前記テスト出力スイッチが挿入された内部ノードの内部信号を出力する外部出力端子と、
前記テスト出力スイッチの位置データを保持した書き換え可能な記憶回路を備えたテスト回路とを備え、
前記位置データによって前記テスト出力スイッチを制御し、前記テスト出力スイッチを挿入した内部ノードの内部信号を前記外部出力端子から出力することを特徴とする半導体装置。
【請求項２】
外部入力端子と、
この外部入力端子と接続された入力切替スイッチと、
この入力切替スイッチを介して前記外部入力端子と接続されたアドレスコントロール部と、
このアドレスコントロール部と接続された書き換え可能な記憶回路と、
この記憶回路と接続され、所定の内部ノードにそれぞれ挿入された複数のテスト出力スイッチと、
これらのテスト出力スイッチと接続され、前記複数のテスト出力スイッチから１を選択する出力選択回路とを備え、
前記記憶回路には前記テスト出力スイッチの位置データを保持し、前記位置データによって前記テスト出力スイッチを制御し、前記テスト出力スイッチを挿入した内部ノードの内部信号を前記出力選択回路の出力端子から出力することを特徴とする半導体装置。
【請求項３】
第１及び第２の外部入力端子と、
前記第１の外部入力端子から入力された内部信号選択データからアドレス信号を生成するアドレスコントロール部と、
このアドレスコントロール部から前記アドレス信号が入力され、前記第２の外部入力端子から入力された出力スイッチデータを保持する書き換え可能な記憶回路と、
前記アドレス信号に応じた前記出力スイッチデータがスイッチ制御部に入力されたテスト出力スイッチと、
このテスト出力スイッチから出力された内部信号がデータ部に入力され、前記内部信号を選択する出力選択信号が前記アドレスコントロール部から選択制御部に入力された出力選択回路とを備えた半導体装置。
【請求項４】
第３の外部入力端子と、
前記第１の外部入力端子にスイッチ入力部が接続され、スイッチ制御部が前記第３の外部入力端子から入力されたテスト信号が入力される入力切替スイッチとを備えた請求項３記載の半導体装置。
【請求項５】
第１及び第２の外部入力端子は同じ入力端子であることを特徴とする請求項３又は４記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に機能評価試験に必要な回路を有する半導体装置に関する。
【０００２】
【従来の技術】
大規模集積回路（ＬＳＩ：Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）を開発するにおいて、作成したＬＳＩが正常動作しない場合、その原因及び不具合個所を追求する必要がある。この場合、様々なテストパターンを入力し、その入力パターンから期待される出力期待値と、実際にそのＬＳＩから出力される出力値とを比較することによって検証する。
【０００３】
例えば、図３に示すようにＬＳＩ試験評価装置（以下、「テスター」という。
）１０１内のテストパターン発生器１０２によって生成されたテストパターンを対象のＬＳＩ１０３に入力し、ロジックアナライザ１０４等でその出力結果とテストパターンの出力期待値との比較を行う。
【０００４】
しかし、図３に示すような従来の試験手法ではＬＳＩ１０３の端子に接続された信号を観測することはできるが、端子に接続されていない内部信号を見ることができない。
【０００５】
そのため、不具合の原因、場所を特定するためにＬＳＩ１０３内部の動作を考察しながら多量の入出力テストパターンを作成する必要がある。或いは、内部回路次第によっては入出力テストパターンでは特定することができない場合も考えられ、ＬＳＩ１０３の不具合の究明をすることができない。そこで、ＬＳＩ１０３の内部信号を直接観測することが必要となってくる。
【０００６】
ＬＳＩの内部信号を見るために、例えば特許文献１の手法が考えられる。この手法を用いることにより、内部信号Ａ乃至Ｚの任意の信号のみを選択し、外部無接続ピンに内部信号を出力することができる。
【０００７】
【特許文献１】
特開平４−１９４６８４号公報
【０００８】
【発明が解決しようとする課題】
しかし、近年のＬＳＩの回路規模が大きくなる傾向に伴い、ＬＳＩの不具合解析の難易度が高くなってきており、解析のために観測が必要な内部信号の数が多くなっている。従来の手法では、解析に必要な内部信号の数に比例してシフトレジスタの数も必要になってくる。したがって、シフトレジスタの増加によってチップ面積の増加につながり、また、シフトレジスタを抑えて観測する内部信号を減らしては有効な機能評価試験ができない。
【０００９】
そこで、本発明はチップ面積を抑えて、ＬＳＩの内部信号をリアルタイムモニタ可能な半導体装置の提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために本発明は、所定の内部ノードにそれぞれテスト出力スイッチが挿入された内部回路と、前記テスト出力スイッチが挿入された内部ノードの内部信号を出力する外部出力端子と、前記テスト出力スイッチの位置データを保持した書き換え可能な記憶回路を備えたテスト回路とを備え、前記位置データによって前記テスト出力スイッチを制御し、前記テスト出力スイッチを挿入した内部ノードの内部信号を前記外部出力端子から出力することを特徴とする半導体装置を提供する。
【００１１】
また本発明は、外部入力端子と、この外部入力端子と接続された入力切替スイッチと、この入力切替スイッチを介して前記外部入力端子と接続されたアドレスコントロール部と、このアドレスコントロール部と接続された書き換え可能な記憶回路と、この記憶回路と接続され、所定の内部ノードにそれぞれ挿入された複数のテスト出力スイッチと、これらのテスト出力スイッチと接続され、前記複数のテスト出力スイッチから１を選択する出力選択回路とを備え、前記記憶回路には前記テスト出力スイッチの位置データを保持し、前記位置データによって前記テスト出力スイッチを制御し、前記テスト出力スイッチを挿入した内部ノードの内部信号を前記出力選択回路の出力端子から出力することを特徴とする半導体装置を提供する。
【００１２】
また本発明は、第１及び第２の外部入力端子と、前記第１の外部入力端子から入力された内部信号選択データからアドレス信号を生成するアドレスコントロール部と、このアドレスコントロール部から前記アドレス信号が入力され、前記第２の外部入力端子から入力された出力スイッチデータを保持する書き換え可能な記憶回路と、前記アドレス信号に応じた前記出力スイッチデータがスイッチ制御部に入力されたテスト出力スイッチと、このテスト出力スイッチから出力された内部信号がデータ部に入力され、前記内部信号を選択する出力選択信号が前記アドレスコントロール部から選択制御部に入力される出力選択回路とを備えた半導体装置を提供する。
【００１３】
上記解決手段によって、アドレス信号に応じた出力スイッチデータによってテスト出力スイッチを選択することができ、選択したテスト出力スイッチが接続された内部信号をリアルタイムで観測することができる。
【００１４】
また、出力スイッチデータを保持する記憶回路は書き換えなメモリなので、データの書き換えは自由である。したがって、多量の出力スイッチデータを初めに書き込む必要がなく、少量の出力スイッチデータを随時書き込むことで多くの内部信号をみることができので、記憶回路の占めるチップ面積を小さくすることができる。
【００１５】
【発明の実施の形態】
本発明の半導体装置の内部回路図の一例を図１に示す。また、図１の半導体装置の解析手順を表わしたフローチャートを図２に示す。
【００１６】
ＬＳＩ１には、入力端子３、出力端子４、テスト設定端子５及びテスト出力端子６の外部端子が設けられている。ＬＳＩ１解析時には、入力端子３にテスター２からテストパターンが入力され、出力端子４からテストパターンに対する機能評価試験結果が出力される。
【００１７】
また、テスト設定端子５からはＬＳＩ１が通常動作（以下、「ノーマルモード」という。）と評価テスト（以下、「テストモード」という。）を切り換えるためのテスト設定信号が入力される。ノーマルモード時にはテストディゼーブル信号、テストモード時にはテストイネーブル信号が入力される。
【００１８】
テスト出力端子６からは内部回路７内の選択された内部ノードの内部信号が出力される。このテスト出力端子６から出力される内部信号によって、内部信号をリアルタイムで観測することができる。
【００１９】
ＬＳＩ１内部は、入力切替スイッチ８、アドレスコントロール９、記憶回路１０、出力選択回路１１及び内部回路７並びに内部回路７内のテスト出力スイッチ１２等によって構成されている。
【００２０】
入力切替スイッチ８は、入力部、制御部及び２つの出力部から構成されている。入力部から入力された信号を２つの出力部のうちどちらに供給するかを制御部から入力される信号によって制御されている。入力部は入力端子３と接続されており、制御部はテスト設定端子５と接続されている。一方の出力部は内部回路７、他方の出力部はアドレスコントロール９と接続されている。
【００２１】
アドレスコントロール９は入力端子３から入力された信号（内部信号選択データ）からアドレス信号及び出力選択信号を生成する。アドレス信号は内部回路７内の内部ノードを選択するための信号であり、出力選択信号はこのアドレス信号で選択した内部ノードの信号を外部端子へモニタするために必要な信号である。
アドレス信号は記憶回路１０に、出力選択信号は出力選択回路１１に対してそれぞれ出力されている。
【００２２】
記憶回路１０には出力スイッチデータが保持されている。この出力スイッチデータはアドレスコントロール９から入力されるアドレス信号と内部回路７内の内部ノードとが対応した位置データである。アドレス信号が入力されると、対応した出力スイッチデータが読み出され、内部回路７内の複数のテスト出力スイッチ１２の制御部に対して出力される。選択されたテスト出力スイッチ１２の出力信号が後述する出力選択回路１１のデータ部に出力される。
【００２３】
なお、記憶回路１０への出力スイッチデータの書き込みは、内部信号選択データやテストパターンが入力される入力端子３からでもよいし、また、この入力端子３とは別の他の外部入力端子から出力スイッチデータを入力させてもよい。
【００２４】
この記憶回路１０は書き換え可能なメモリであり、例えばＲＡＭ（Ｒａｍｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＥ２ＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等を用いている。書き換え可能なメモリを記憶回路１０に用いることによって、記憶回路１０内に保持する出力スイッチデータを書き換えることができる。
【００２５】
したがって、記憶回路１０に小容量のメモリを用い、メモリ内で保持できる出力スイッチデータ量が少なくても、観測したい内部ノードに応じて随時出力スイッチデータを記憶回路１０に書き込むことによって多くの内部ノードの信号をリアルタイムで観測することができる。すなわち、記憶回路１０のメモリ容量を小さくできるので、チップ面積を抑えることができる。
【００２６】
内部回路７内のテスト出力スイッチ１２は内部ノードに挿入されており、前述した入力切替スイッチ８と同様で入力部、制御部及び２つの出力部から構成されている。入力部から入力された内部ノードの信号を２つの出力部のうちどちらに出力するかを制御部から入力される出力スイッチ選択信号によって制御されている。一方の出力部は内部回路７内の所定の回路と、他方の出力部は出力選択回路１１と接続されている。テストモード時は、出力スイッチ選択信号によって選択されたテスト出力スイッチ１２に入力された内部ノードの信号が出力選択回路１１のデータ部１１ａに対し出力される。
【００２７】
出力選択回路１１はマルチプレクサから構成されている。マルチプレクサは、複数のデータ部１１ａと、これらの複数のデータ部１１ａから１のデータを選択する選択制御信号部１１ｂとから構成されている。出力選択回路１１の複数のデータ部１１ａは内部回路７の複数のテスト出力スイッチ１２の出力部と接続され、選択制御信号部１１ｂはアドレスコントロール９と接続されている。
【００２８】
アドレスコントロール９からは出力選択信号が選択制御信号部１１ｂに入力される。この出力選択信号によって、１のテスト出力スイッチ１２の出力信号を出力選択回路１１のテスト出力端子６から出力することができ、選択した内部ノードの信号をリアルタイムで観測することができる。
【００２９】
次に、図１に示すＬＳＩ１の機能評価試験の手順を図２に示すフローチャートを用いて説明する。
【００３０】
先ず、テスター２からテスト設定端子５に対し、評価対象のＬＳＩ１をテストモードにするため、“テストイネーブル信号”を入力する（ステップ１）。
【００３１】
次に、テスター２から入力端子３に対し、出力スイッチデータを入力し、記憶回路１０に書き込み、保持される（ステップ２）。
【００３２】
次に、テスター２から入力端子３に対し、内部信号選択データをアドレスコントロール９に入力する（ステップ３）。アドレスコントロール９では、入力された内部信号選択データからアドレス信号及び出力選択信号を生成する。アドレス信号は記憶回路１０に対して出力される。また、出力選択信号は出力選択回路１１に対して出力される。
【００３３】
次に、記憶回路１０において、入力されたアドレス信号に対応した出力スイッチデータが読み出される。このデータは、“出力スイッチ選択信号”となり、内部回路７内のテスト出力スイッチ１２の制御部に対して出力される（ステップ４）。
【００３４】
次に、テスター２から入力端子３に対し、“テストパターン”が入力される（ステップ５）。この“テストパターン”は、ＬＳＩ１の内部回路７の様々な動作機能を確認するためのものである。
【００３５】
次に、記憶回路１０から出力した“出力スイッチ選択信号”によって選択されたテスト出力スイッチ１２が挿入された内部ノードの内部信号が出力選択回路１１のデータ部１１ａに対して出力される（ステップ６）。
【００３６】
次に、出力選択回路１１において、アドレスコントロール９から入力された出力選択信号によって選択された内部ノードの内部信号をテスト出力端子６に出力する（ステップ７）。
【００３７】
テスト出力端子６から出力された内部信号と、“テストパターン”の出力期待値とを比較してＬＳＩ１の機能評価を行う（ステップ８）。
【００３８】
続けて他の内部ノードの内部信号を観測する場合、その観測対象の内部ノードが先の出力スイッチデータに含まれている場合は、ステップ３からステップ８まで繰り返す。また、その内部ノードが先の出力スイッチデータに含まれていない場合は、新たな出力スイッチデータを記憶回路１０に書き込む必要があるので、ステップ２からステップ８を繰り返す（ステップ９）。
【００３９】
近年のＬＳＩ１の高集積化によってチップ面積を抑える必要がある。そのため、ＬＳＩ１評価に用いるテスト回路は極力小さくすることが望ましく、当然にテスト回路の占めるチップ面積も小さくしなければならない。よって、本発明のＬＳＩ１内の記憶回路１０を小容量にすることによって、チップ面積を抑えることが可能である。
【００４０】
一方、複雑な回路を有するＬＳＩ１評価では多くの内部信号を観測する必要がり、その内部信号に対応した出力スイッチデータが必要とされ、大容量の記憶回路１０が要求される。
【００４１】
しかし、メモリが書き換え可能であれば観測に必要な内部ノードの出力スイッチデータを書き込めば、その多くの内部ノードの内部信号を見ることができる。
したがって、少ない記憶容量であってもそのときモニタの必要な内部ノードの出力スイッチデータをその都度書き込むことによって、少ない記憶容量で多くの内部ノードを観測することができる。限られた記憶回路１０の容量で多くの内部ノードが観測することができるので、チップ面積の増加を抑え、ＬＳＩ１解析にも有利な半導体装置を提供することができる。
【００４２】
なお、内部信号選択データ、テストパターン又は出力スイッチデータの外部からの入力端子３は同一の外部端子から入力してもよく、またそれぞれ別の外部端子から入力してもよい。
【００４３】
【発明の効果】
以上詳述したように本発明は、チップ面積を抑えて、ＬＳＩの内部信号をリアルタイムモニタ可能な半導体装置の提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の内部回路の一例を示した回路図である。
【図２】本発明の半導体装置の解析手順を表わしたフローチャートである。
【図３】従来技術の半導体装置の機能試験の構成図である。
【符号の説明】
１・・・ＬＳＩ
２・・・テスター
３・・・外部入力端子
４・・・外部出力端子
５・・・テスト設定端子
６・・・テスト出力端子
７・・・内部回路
８・・・入力切替スイッチ
９・・・アドレスコントロール
１０・・・記憶回路
１１・・・出力選択回路
１２・・・テスト出力スイッチ
【図１】
2004219296.tif 000003
【図２】
2004219296.tif 000004
【図３】
2004219296.tif 000005