(57)【要約】【課題】単純マトリクス型の液晶表示装置において、２枚のガラス基板に挟まれる液晶層に生じ表示不良の原因となる配向乱れを自動的に修復し、表示性能を最適化するための液晶駆動回路を搭載した液晶表示装置を提供する。【解決手段】液晶表示装置の表示動作開始時に駆動回路オンオフ制御信号ＤＩＳＰがＨ（Ｈアクティブの場合）となると、走査データ信号ＦＲＡＭが１ＦＲＡＭ周期以上程度の一定期間Ｈレベルとなり、その期間は走査電極に選択電圧を印加し続ける機能を持った回路を付加する。【選択図】図４
2004258129.tif 000002
【特許請求の範囲】
【請求項１】
多数の走査電極をストライプ状に配列し、さらに配向膜を被覆してなる走査側基板と、多数の走査電極をストライプ状に配列し、さらに配向膜を被覆してなる信号側基板とを液晶層を介して対向配置するとともに、これら走査電極と信号電極とを直交させてマトリックス状に画素を配列してなる液晶パネルに対し、前記走査電極を駆動する走査電極駆動回路と信号電極を駆動する信号電極駆動回路、ならびにこれら走査電極駆動回路および信号電極駆動回路を制御する制御回路、前記液晶パネルに印加する各電圧を発生する駆動用電源回路とを設け、さらにＤＩＳＰがハイ（Ｈ）となると、ＦＲＡＭが１フレーム周期以上にわたる所定の期間にハイ（Ｈ）レベルと成すとともに、その所定の期間は走査電極に選択電圧を印加し続けるように成した回路を搭載することを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は単純マトリクス型の液晶表示装置に用いる駆動回路に関し、とくにその駆動方法を改善した液晶表示装置に関するものである。
【０００２】
【従来の技術】
従来の単純マトリクス型の液晶表示装置の駆動方法にはＡ．Ｐ法および電圧平均化法がある。
【０００３】
はじめにＡ．Ｐ法を述べる。
【０００４】
図１は液晶表示装置の概略を示し、図７はこの装置に形成した各電極の電圧波形図である。
【０００５】
液晶パネルは、走査側基板と信号側基板とを液晶層を介して対向配置した構造であって、走査側基板には多数の走査電極（Ｘ１・・・Ｘｎ）をストライプ状に配列し、信号側基板についても多数の信号電極（Ｙ１・・・Ｙｎ）をストライプ状に配列し、そして、このように互いに直交するように配列した走査電極（Ｘ１・・・Ｘｎ）と信号電極（Ｙ１・・・Ｙｎ）からなる単純マトリクス型の液晶パネルに対して、さらに前記走査電極を駆動する走査電極駆動回路と信号電極を駆動する信号電極駆動回路を設けている。
【０００６】
そして、これら走査電極駆動回路および信号電極駆動回路を制御する制御回路、ならびに液晶パネルに印加する各電圧を発生する駆動用電源回路も設ける。
【０００７】
そして、駆動用電源回路は走査電極に印加する選択電圧ＶＨとＶＬおよび非選択時に印加する中間電圧ＶＭ、信号電極に印加するＶ０とＶ１を発生する。
【０００８】
これらの電圧の関係は、ＶＭに対しＶＨとＶＬは相互に逆極性の同電位差、ＶＭに対しＶ０とＶ１は相互に逆極性の同電位差に設定し、通常、走査電極の総ライン数（２画面駆動方式にあってはその半分）をＮとするとき、（ＶＨ−ＶＭ）／（Ｖ０−ＶＭ）＝√Ｎとする。
【０００９】
制御回路については、走査電極群のうち選択電圧を印加するラインを順次シフトするタイミングを与える走査クロック信号ＬＯＡＤ、走査データ信号ＦＲＡＭ、交流化信号ＤＦ、表示する内容に応じ信号電極駆動回路に入力する表示データ信号ＤＡＴＡ、データシフトクロック信号ＣＰ、駆動回路オンオフ制御信号ＤＩＳＰを発生する。
【００１０】
ＬＯＡＤはその変化のタイミングによりＦＲＡＭの状態を駆動回路に取り込み、ＬＯＡＤの変化タイミングの度に走査駆動回路内の各走査電極毎の駆動回路にこれを順次をシフトする。
【００１１】
すなわち、前記走査電極の総ライン数Ｎに等しいＬＯＡＤのパルス数に対し、常に１回のタイミングだけＦＲＡＭがハイ（Ｈ）であれば、走査電極はある瞬間には１ラインのみがＶＨまたはＶＬの選択電圧を出力し、ほかのＮ−１ラインはＶＭを出力する。
【００１２】
信号電極駆動回路は表示する内容に応じＶ０またはＶ１を出力する。また、液晶層の分極劣化を防止するため、ＤＦによりＶＭを中心軸として一定周期で全電圧を反転する。
【００１３】
このようにＤＩＳＰは各駆動回路のオンオフを制御する信号であって、通常、各駆動回路に各信号および駆動電圧を印加した後、ＤＩＳＰをハイ（Ｈ）とすることで表示動作を開始する。各駆動回路に各信号および駆動電圧を印加した状態で、ＤＩＳＰがロー（Ｌ）の待機状態では各駆動回路の出力はＶＭに固定される。
【００１４】
一方の電圧平均化法は、下記のとおりである。
【００１５】
図２はこの電圧平均化法に係る液晶表示装置の概略を示し、図８はこの装置に形成した各電極の電圧波形図である。
【００１６】
前述したＡ．Ｐ法と比べると、液晶パネルの構成および各制御信号の働きは同じであるが、ＤＦによる反転時の動作が異なる。
【００１７】
すなわち、ＤＦ＝Ｌにおいては、Ａ．Ｐ法に示すのと同様の動作であるが、Ｖ０はＡ．Ｐ法のＶＨに、Ｖ４がＶＭに、Ｖ３がＶ０に、Ｖ５がＶ１に各々相当する。ＤＦ＝Ｈにおいては、Ａ．Ｐ法におけるＶＭはＶ１に相当し、Ｖ５がＶＬに相当する。
【００１８】
【発明が解決しようとする課題】
しかしながら、液晶表示装置においては保存環境や使用環境また機械的衝撃によって、２枚のガラス基板に挟まれる液晶層に表示不良の原因となる配向乱れが発生することがあった。
【００１９】
このような配向乱れについては、その修復には液晶層に１ＦＲＡＭ周期程度以上の時間連続して、走査電極基板と信号電極基板の間に前記｜ＶＨ−ＶＭ｜程度の電圧を印加し続けることが有効である。
【００２０】
しかしながら、すでに完成状態での液晶表示装置においては、通常の表示動作にて、このような動作状態と設定することができず、いまだ解消されていなかった。
【００２１】
本発明者は叙上に鑑みて鋭意研究に努めた結果、２枚のガラス基板に挟まれる液晶層に生じた表示不良の原因となる配向乱れに対し、表示動作の開始毎に自動的に液晶層に１ＦＲＡＭ周期程度以上の時間連続して、前記｜ＶＨ−ＶＭ｜程度の電圧を印加し続けることで、配向乱れを修復し、液晶表示装置の表示性能の最適化を図ることができることを見出した。
【００２２】
したがって本発明の目的は、かかる要件を満たした駆動回路を有する液晶表示装置と成して、配向乱れを修復し、表示性能の最適化が図られる液晶表示装置を提供することにある。
【００２３】
【課題を解決するための手段】
本発明の液晶表示装置は、多数の走査電極をストライプ状に配列し、さらに配向膜を被覆してなる走査側基板と、多数の走査電極をストライプ状に配列し、さらに配向膜を被覆してなる信号側基板とを液晶層を介して対向配置するとともに、これら走査電極と信号電極とを直交させてマトリックス状に画素を配列してなる液晶パネルに対し、前記走査電極を駆動する走査電極駆動回路と信号電極を駆動する信号電極駆動回路、ならびにこれら走査電極駆動回路および信号電極駆動回路を制御する制御回路、前記液晶パネルに印加する各電圧を発生する駆動用電源回路とを設け、さらにＤＩＳＰがハイ（Ｈ）となると、ＦＲＡＭが１フレーム周期以上にわたる所定の期間にハイ（Ｈ）レベルと成すとともに、その所定の期間は走査電極に選択電圧を印加し続けるように成した回路を搭載することを特徴とする。
【００２４】
以上のとおり、本発明の液晶表示装置によれば、上記構成のようにＤＩＳＰがハイ（Ｈ）となると、ＦＲＡＭが１フレーム周期以上にわたる所定の期間にハイ（Ｈ）レベルと成すとともに、その所定の期間は走査電極に選択電圧を印加し続けるように成した回路を搭載したことで、配向乱れを修復し、表示性能を最適化する。
【００２５】
【発明の実施の形態】
以下、本発明に係る駆動方法を用いた液晶表示装置を説明する。
【００２６】
本発明によれば、Ａ．Ｐ法による液晶表示装置ならびに電圧平均化法による液晶表示装置の双方に対し適用できる。
【００２７】
（Ａ．Ｐ法による液晶表示装置）
この液晶表示装置については、図１に示すとおりであるが、液晶パネルは、多数の走査電極（Ｘ１・・・Ｘｎ）をストライプ状に配列し、その上に配向膜を被覆した走査側基板と、多数の信号電極（Ｙ１・・・Ｙｎ）をストライプ状に配列し、その上に配向膜を被覆した信号側基板とを液晶層を介して、双方の電極が直交するように対向配置した単純マトリクス型の液晶パネルに対して、さらに走査電極を駆動する走査電極駆動回路と信号電極を駆動する信号電極駆動回路を設ける。
【００２８】
そして、これら走査電極駆動回路および信号電極駆動回路を制御する制御回路、ならびに液晶パネルに印加する各電圧を発生する駆動用電源回路も設けるが、駆動用電源回路は走査電極に印加する選択電圧ＶＨとＶＬおよび非選択時に印加する中間電圧ＶＭ、信号電極に印加するＶ０とＶ１を発生する。
【００２９】
また、前述したごとく、これらの電圧の関係は、ＶＭに対しＶＨとＶＬは相互に逆極性の同電位差、ＶＭに対しＶ０とＶ１は相互に逆極性の同電位差に設定し、通常、走査電極の総ライン数（２画面駆動方式にあってはその半分）をＮとするとき、（ＶＨ−ＶＭ）／（Ｖ０−ＶＭ）＝√Ｎとする。
【００３０】
制御回路についても、前述したごとく、走査電極群のうち選択電圧を印加するラインを順次シフトするタイミングを与える走査クロック信号ＬＯＡＤ、走査データ信号ＦＲＡＭ、交流化信号ＤＦ、表示する内容に応じ信号電極駆動回路に入力する表示データ信号ＤＡＴＡ、データシフトクロック信号ＣＰ、駆動回路オンオフ制御信号ＤＩＳＰを発生する。
【００３１】
そして、ＬＯＡＤはその変化のタイミングによりＦＲＡＭの状態を駆動回路に取り込み、ＬＯＡＤの変化タイミングの度に走査駆動回路内の各走査電極毎の駆動回路にこれを順次をシフトする。
【００３２】
すなわち、前記走査電極の総ライン数Ｎに等しいＬＯＡＤのパルス数に対し、常に１回のタイミングだけＦＲＡＭがハイ（Ｈ）であれば、走査電極はある瞬間には１ラインのみがＶＨまたはＶＬの選択電圧を出力し、ほかのＮ−１ラインはＶＭを出力する。
【００３３】
信号電極駆動回路は表示する内容に応じＶ０またはＶ１を出力する。また、液晶層の分極劣化を防止するため、ＤＦによりＶＭを中心軸として一定周期で全電圧を反転する。
【００３４】
このようにＤＩＳＰは各駆動回路のオンオフを制御する信号であって、通常、各駆動回路に各信号および駆動電圧を印加した後、ＤＩＳＰをハイ（Ｈ）とすることで表示動作を開始する。各駆動回路に各信号および駆動電圧を印加した状態で、ＤＩＳＰがロー（Ｌ）の待機状態では各駆動回路の出力はＶＭに固定される。
【００３５】
（電圧平均化法による液晶表示装置）
この液晶表示装置については、図２に示すとおりであるが、Ａ．Ｐ法と比べると、液晶パネルの構成および各制御信号の働きは同じであるが、ＤＦによる反転時の動作が異なり、ＤＦ＝Ｌにおいては、Ａ．Ｐ法に示すのと同様の動作であるが、Ｖ０はＡ．Ｐ法のＶＨに、Ｖ４がＶＭに、Ｖ３がＶ０に、Ｖ５がＶ１に各々相当する。ＤＦ＝Ｈにおいては、Ａ．Ｐ法におけるＶＭはＶ１に相当し、Ｖ５がＶＬに相当する。
【００３６】
そして、本発明によれば、Ａ．Ｐ法による液晶表示装置および電圧平均化法による液晶表示装置に対し、双方に共通するのであるが、下記のような回路を搭載したことを特徴とする。
【００３７】
すなわち、さらにＤＩＳＰがハイ（Ｈ）となると、ＦＲＡＭが１フレーム周期以上にわたる所定の期間にハイ（Ｈ）レベルと成すとともに、その所定の期間は走査電極に選択電圧を印加し続けるように成した回路を搭載する。
【００３８】
図４はかかる回路の構成例を図４である。同図の上側に、その回路を、下側に駆動タイミングを示す。
【００３９】
図４に示す構成例および駆動タイミングによれば、ＤＩＳＰを単安定マルチバイブレータに入力して得るＤＩＳＰの立ち上がり直後の１フレーム（ＦＲＡＭ）周期以上程度の一定期間のみＨレベルを維持する単安定マルチバイブレータの出力Ｂ’と、ＦＲＡＭとを各々ＯＲゲートに入力し、このＯＲゲートよりＤＩＳＰの立ち上がり直後の一定期間のみＨレベルを維持するＦＲＡＭ２を得て、これを走査電極駆動回路に入力する。
【００４０】
これによって、ＤＩＳＰがハイ（Ｈ）となった直後の１ＦＲＡＭ周期以上程度の一定期間は走査駆動回路にはハイ（Ｈ）を維持したままのＦＲＡＭが読み込まれ、その間、走査電極駆動回路の出力は選択電圧を維持する。
【００４１】
Ａ．Ｐ法おいては図５に示すような選択電圧ＶＨ（交流反転時はＶＬ）が出力され、液晶層には一定期間高い電位差が生じる。
【００４２】
また、電圧平均化法においても図６に示すような選択電圧Ｖ０（交流反転時はＶ５）が出力され、液晶層に一定期間高い電位差が生じる。
【００４３】
以上のとおり、液晶表示装置の表示動作開始の度に自動的に配向乱れの修復が行われる。
【００４４】
【発明の効果】
以上のとおり、本発明の液晶表示装置によれば、液晶パネルに対し、走査電極を駆動する走査電極駆動回路と信号電極を駆動する信号電極駆動回路、ならびにこれら走査電極駆動回路および信号電極駆動回路を制御する制御回路、前記液晶パネルに印加する各電圧を発生する駆動用電源回路とを設け、さらにＤＩＳＰがハイ（Ｈ）となると、ＦＲＡＭが１フレーム周期以上にわたる所定の期間にハイ（Ｈ）レベルと成すとともに、その所定の期間は走査電極に選択電圧を印加し続けるように成した回路を搭載したことで、表示動作の開始時にて自動的に、２枚の基板に挟まれる液晶層に生じた、いわゆる表示不良の原因となる配向乱れを修復し、その結果、表示性能を最適化する液晶表示装置が提供できた。
【図面の簡単な説明】
【図１】Ａ．Ｐ法による液晶表示装置の概略を示す説明図である。
【図２】電圧平均化法による液晶表示装置の概略を示す説明図である。
【図３】表示動作時のＤＩＳＰ、通常時のＦＲＡＭおよび修正動作時のＦＲＡＭ２の波形図である。
【図４】上側は本発明における回路図であり、下側は、この回路による各信号波形図である。
【図５】Ａ．Ｐ法における通常時の印加電圧と修復動作時の印加電圧のそれぞれの波形図である。
【図６】電圧平均化法における通常時の印加電圧と修復動作時の印加電圧のそれぞれの波形図である。
【図７】Ａ．Ｐ法における印加電圧および制御信号の波形図である。
【図８】電圧平均化法における印加電圧および制御信号の波形図である。
【符号の説明】
Ｘ１・・・Ｘｎ・・・走査電極
Ｙ１・・・Ｙｎ・・・信号電極
ＶＨ、ＶＬ・・・選択電圧
ＶＭ・・・中間電圧
ＬＯＡＤ・・・走査クロック信号
ＦＲＡＭ・・・走査データ信号
ＤＦ・・・交流化信号
ＤＡＴＡ・・・表示データ信号
ＣＰ・・・データシフトクロック信号
ＤＩＳＰ・・・駆動回路オンオフ制御信号
【図１】
2004258129.tif 000003
【図２】
2004258129.tif 000004
【図３】
2004258129.tif 000005
【図４】
2004258129.tif 000006
【図５】
2004258129.tif 000007
【図６】
2004258129.tif 000008
【図７】
2004258129.tif 000009
【図８】
2004258129.tif 000010