(57)【要約】【課題】高周波数の駆動にも適用可能な容量性負荷駆動回路の実現。【解決手段】容量性負荷５に接続される出力端子と第１の基準電位の間に接続された１次コイル３１と、出力端子と第２の基準電位の間に接続された２次コイル３２とを有するトランス３と、１次コイル３１と直列に接続された第１のスイッチ回路４と、２次コイル３２と直列に接続された第２のスイッチ回路７と、出力端子と駆動電源の間に接続された電源スイッチ回路２とを備える。【選択図】      図８
2004177815.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷に接続される出力端子と第１の基準電位の間に接続された１次コイルと、前記出力端子と第２の基準電位の間に接続された２次コイルとを有するトランスと、
前記１次コイルと直列に接続された第１のスイッチ回路と、
前記２次コイルと直列に接続された第２のスイッチ回路と、
前記出力端子と駆動電源の間に接続された電源スイッチ回路とを備えることを特徴とする容量性負荷駆動回収回路。
【請求項２】
前記出力端子と前記第１の基準電位の間に接続された第３のスイッチ回路を更に備える請求項１に記載の容量性負荷駆動回収回路。
【請求項３】
前記１次コイルと前記第１のスイッチの接続点と第５の基準電位の間に接続された第４のスイッチ回路を備える請求項１に記載の容量性負荷駆動回収回路。
【請求項４】
前記電源スイッチ回路が接続される経路に接続されたインピーダンス回路を更に備える請求項１に記載の容量性負荷駆動回収回路。
【請求項５】
容量性負荷に接続される出力端子と第１の基準電位の間に直列に接続された第１のスイッチ回路、コイル及び第２のスイッチ回路と、
前記第１のスイッチ回路と前記コイルの接続点と前記第１の基準電位の間に接続された第３のスイッチ回路と、
前記コイルと前記第２のスイッチ回路の接続点と前記出力端子の間に接続された第４のスイッチ回路と、
前記出力端子と駆動電源の間に接続された電源スイッチ回路とを備えることを特徴とする容量性負荷駆動回収回路。
【請求項６】
前記電源スイッチ回路が接続される経路に接続されたインピーダンス回路を更に備える請求項５に記載の容量性負荷駆動回収回路。
【請求項７】
複数の容量性負荷と、
第１の駆動電源と、
第２の駆動電源と、
前記第１の駆動電源と前記第２の駆動電源の間に直列に接続され、前記複数の容量性負荷をそれぞれ駆動し、接続点が前記容量性負荷に接続された複数の第１及び第２の駆動素子の組みと、を備え、
前記第１と第２の駆動電源の一方が、請求項１から６のいずれか１項に記載された容量性負荷駆動回収回路であることを特徴とする容量性負荷駆動回路。
【請求項８】
前記第１と第２の駆動電源の一方として使用される前記容量性負荷駆動回収回路の前記電源スイッチ回路が接続される経路に設けられ、前記駆動電源から流れる電流を検出する電流検出回路と、
前記電流検出回路の検出結果に応じて前記容量性負荷駆動回収回路の各スイッチ回路を制御する制御回路とを備える請求項７に記載の容量性負荷駆動回路。
【請求項９】
前記複数の容量性負荷のそれぞれの駆動状態の変化情報から駆動回路の消費電力予想値を演算し、演算した前記消費電力予想値に応じて前記容量性負荷駆動回収回路の各スイッチ回路を制御する制御回路とを備える請求項７に記載の容量性負荷駆動回路。
【請求項１０】
当該容量性負荷駆動回路の一部の温度を検出する温度検出回路を備え、前記温度検出回路の検出した温度に応じて前記容量性負荷駆動回収回路の各スイッチ回路を制御する制御回路とを備える請求項７に記載の容量性負荷駆動回路。
【請求項１１】
第１の方向に伸びる複数の走査電極と、前記走査電極と交差するように配置された複数のアドレス電極とを有するプラズマディスプレイパネルと、前記複数の走査電極を駆動する走査電極駆動回路と、前記複数のアドレス電極を駆動するアドレス電極駆動回路とを備えるプラズマディスプレイ装置であって、
前記アドレス電極駆動回路の電源は、請求項１から６のいずれか１項に記載された容量性負荷駆動回収回路であることを特徴とするプラズマディスプレイ装置。
【請求項１２】
複数の容量性負荷と、
第１の駆動電源と、
第２の駆動電源と、
前記第１の駆動電源と前記第２の駆動電源の間に直列に接続され、接続点が前記複数の容量性負荷にそれぞれ接続された複数組みの第１及び第２の駆動素子を有する駆動回路と、を備え、
前記第１と第２の駆動電源の一方が、無効電力回収回路を備える電力回収電源であり、
前記電力回収電源は、前記駆動回路での消費電力を検出する電力検出回路と、
前記電力検出回路の検出結果に応じて前記無効電力回収回路の動作を制御する制御回路とを備えることを特徴とする容量性負荷駆動回路。
【請求項１３】
２つの駆動端子を有する容量性負荷と、
第１の駆動電源と、
第２の駆動電源と、
前記容量性負荷の２つの端子間に直列に接続された第１のスイッチ回路、コイル及び第２のスイッチ回路と、
前記容量性負荷の一方の端子と前記第１の駆動電源の一方の端子間に接続された第３のスイッチ回路と、
前記容量性負荷の一方の端子と前記第１の駆動電源の他方の端子間に接続された第４のスイッチ回路と、
前記第１のスイッチと前記コイルの接続点と、前記第１の駆動電源の他方の端子間に接続された第５のスイッチ回路と、
前記容量性負荷の他方の端子と前記第２の駆動電源の一方の端子間に接続された第６のスイッチ回路と、
前記容量性負荷の他方の端子と前記第２の駆動電源の他方の端子間に接続された第７のスイッチ回路と、
前記第２のスイッチと前記コイルの接続点と、前記第２の駆動電源の他方の端子間に接続された第８のスイッチ回路と、を備えることを特徴とする容量性負荷駆動回路。
【請求項１４】
２つの駆動端子を有する容量性負荷と、
第１の駆動電源と、
第２の駆動電源と、
前記容量性負荷の一方の端子と前記第１の駆動電源の一方の端子間に接続された第１のスイッチ回路と、
前記容量性負荷の一方の端子と前記第１の駆動電源の他方の端子間に接続された第２のスイッチ回路と、
前記容量性負荷の一方の端子と前記第１の駆動電源の他方の端子間に直列に接続されたトランスの一方のコイル及び第３のスイッチ回路と、
前記第１の駆動電源の２つの端子を選択的に第１の基準電位に接続する第４のスイッチ回路と、
前記第２のスイッチ回路に並列に接続された第５のスイッチ回路と、
前記第３のスイッチ回路に並列に接続された第６のスイッチ回路と、
前記容量性負荷の他方の端子と前記第２の駆動電源の一方の端子間に接続された第７のスイッチ回路と、
前記容量性負荷の他方の端子と前記第２の駆動電源の他方の端子間に接続された第８のスイッチ回路と、
前記容量性負荷の他方の端子と前記第２の駆動電源の他方の端子間に直列に接続されたトランスの他方のコイル及び第９のスイッチ回路と、
前記第２の駆動電源の２つの端子を選択的に第１の基準電位に接続する第１０のスイッチ回路と、
前記第８のスイッチ回路に並列に接続された第１１のスイッチ回路と、
前記第９のスイッチ回路に並列に接続された第１２のスイッチ回路と、を備えることを特徴とする容量性負荷駆動回路。
【請求項１５】
交互に配置され、第１の方向に伸びる複数の第１及び第２の電極と、前記第１及び第２の電極と交差するように配置された複数のアドレス電極とを有するプラズマディスプレイパネルと、前記複数の第１の電極を駆動する第１電極駆動回路と、前記複数の第２の電極を駆動する第２電極駆動回路と、前記複数のアドレス電極を駆動するアドレス電極駆動回路とを備え、
前記第２電極駆動回路は、前記複数の第２の電極に順次走査パルスを印加する走査回路と、前記走査回路を介して前記複数の第２の電極に同時にサステインパルスを印加する共通駆動回路とを備え、
前記第１電極駆動回路と前記共通駆動回路は、前記複数の第１及び第２の電極に交互に前記サステインパルスを印加するプラズマディスプレイ装置であって、
前記第１電極駆動回路と前記共通駆動回路は、請求項１３又は１４に記載された容量性負荷駆動回路であることを特徴とするプラズマディスプレイ装置。
【請求項１６】
少なくとも容量性負荷を構成する一対の電極を備え、前記一対の電極の間にて放電を生じせしめるプラズマディスプレイパネルと、前記一対の電極の少なくとも一方に接続されて、前記容量性負荷を駆動する容量性負荷駆動回路とを有するプラズマディスプレイ装置であって、
前記容量性負荷駆動回路は、前記一方の電極に接続される出力端子と基準電位との間に接続されたコイル回路を有してなり、
前記容量性負荷に蓄えられたエネルギを放電するに際し、前記コイル回路に流れる電流が増大する間、前記エネルギを前記コイル回路に蓄積すると共に、前記エネルギを前記コイル回路にて維持し、
前記容量性負荷を再度充電する際には、前記コイル回路に流れる電流が減少する間、前記蓄積されたエネルギを放出するように制御することを特徴とするプラズマディスプレイ装置。
【請求項１７】
前記容量性負荷の放電後、再度充電するまでの間、前記容量性負荷を放電状態に維持するためのスイッチ回路と、前記容量性負荷の充電後、再度放電するまでの間、前記容量性負荷を充電状態に維持するための電源スイッチ回路を有することを特徴とする請求項１６に記載のプラズマディスプレイ装置。
【請求項１８】
前記電源スイッチ回路は、前記容量性負荷の充電が完了する前に導通状態となるよう制御されることを特徴とする請求項１７に記載のプラズマディスプレイ装置。
【請求項１９】
複数の走査電極と、前記走査電極と交差するように配置された複数のアドレス電極とを有するプラズマディスプレイパネルと、前記複数の走査電極を駆動する走査電極駆動回路と、前記複数のアドレス電極を駆動するアドレス電極駆動回路とを備えるプラズマディスプレイ装置であって、
前記アドレス電極駆動回路は、前記アドレス電極に接続される出力端子と基準電位との間に接続されたコイル回路を有してなり、
前記アドレス電極と前記走査電極からなる容量性負荷に蓄えられたエネルギを放電するに際し、前記コイル回路に流れる電流が増大する間、前記エネルギを前記コイル回路に蓄積すると共に、前記エネルギを前記コイル回路にて維持し、
前記容量性負荷を再度充電する際には、前記コイル回路に流れる電流が減少する間、前記蓄積されたエネルギを放出するように制御することを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、容量性負荷の駆動回路に関し、特に、容量性負荷となるプラズマディスプレイパネルやエレクトロルミネッセンス、液晶ディスプレイ（ＬＣＤ）などのディスプレイパネルを高速に駆動する際にも消費電力を削減できる回路構成とその駆動回路を適用した表示装置に関する。
【０００２】
【従来の技術】
本発明は、容量性負荷となるディスプレイパネルであればどのようなものにも適用可能であるが、以下の説明ではプラズマディスプレイ（ＰＤＰ）装置を例として説明を行う。
【０００３】
図１は三電極面放電交流駆動型プラズマディスプレイパネルを概略的に示すブロック図であり、図２は図１に示すプラズマディスプレイパネルの電極構造を説明するための断面図である。図１および図２において、参照符号２０７は放電セル（表示セル）、２１０は背面ガラス基板、２１１，２２１は誘電体層、２１２は蛍光体、２１３は隔壁、２１４はアドレス電極（Ａ１〜Ａｄ）、２２０は前面ガラス基板、そして、２２２は第１の電極（Ｘ電極：Ｘ１〜ＸＬ）または第２の電極（Ｙ電極：Ｙ１〜ＹＬ）を示している。なお、参照符号Ｃａはアドレス電極における隣接電極間の容量を示し、また、Ｃｇはアドレス電極における対向電極（Ｘ電極およびＹ電極）間の容量を示している。
【０００４】
プラズマディスプレイパネル２０１は、背面ガラス基板２１０および前面ガラス基板２２０の２枚のガラス基板により構成され、前面ガラス基板２２０には、維持電極（ＢＵＳ電極と透明電極を含む）として構成されるＸ電極（Ｘ１，Ｘ２，〜ＸＬ）およびＹ電極（走査電極：Ｙ１，Ｙ２，〜ＹＬ）が配設されている。
【０００５】
背面ガラス基板２１０には、維持電極（Ｘ電極およびＹ電極）２２２と直交するようにアドレス電極（Ａ１，Ａ２，〜Ａｄ）２１４が配置されており、これらの電極により放電発光を発生する表示セル２０７が、維持電極の同じ番号のＸ電極及びＹ電極で挟まれ（Ｙ１−Ｘ１，Ｙ２−Ｘ２，…）、且つ、アドレス電極と交差する領域にそれぞれ形成される。
【０００６】
図３は図１に示すプラズマディスプレイパネルを用いたプラズマディスプレイ（ＰＤＰ）装置の全体構成を示すブロック図であり、表示パネルに対する駆動回路の主要部を示している。
【０００７】
図３に示されるように、三電極面放電交流駆動型プラズマディスプレイ装置は、表示パネル２０１と、外部より入力されるインターフェイス信号により表示パネルの駆動回路を制御するための制御信号を形成する制御回路２０５と、この制御回路２０５からの制御信号によりパネル電極を駆動するためのＸ共通ドライバ（Ｘ電極駆動回路）２０６と、走査電極駆動回路（走査ドライバ）２０３およびＹ共通ドライバ２０４と、アドレス電極駆動回路（アドレスドライバ）２０２とにより構成される。
【０００８】
Ｘ共通ドライバ２０６は維持放電（サステイン）パルスを発生し、また、Ｙ共通ドライバ２０４も同じくサステインパルスを発生し、そして、走査ドライバ２０３は各走査電極（Ｙ１〜ＹＬ）に順次走査パルスを印加するように駆動する。また、アドレスドライバ２０２は、各アドレス電極（Ａ１〜Ａｄ）に対して表示データに対応したアドレス電圧パルスを印加する。
【０００９】
制御回路２０５は、クロックＣＬＫおよび表示データＤＡＴＡを受け取ってアドレスドライバ２０２にアドレス制御信号を供給する表示データ制御部２５１、および、垂直同期信号Ｖｓｙｎｃおよび水平同期信号Ｈｓｙｎｃを受け取って、走査ドライバを制御する走査ドライバ制御部２５３並びに共通ドライバ（Ｘ共通ドライバ２０６およびＹ共通ドライバ２０４）を制御する共通ドライバ制御部２５４を備えている。なお、表示データ制御部２５１は、フレームメモリ２５２を備えている。
【００１０】
図４は図３に示すＰＤＰ装置の駆動波形の一例を示す図であり、主として、全面書き込み期間（全面Ｗ）、全面消去期間（全面Ｅ）、アドレス期間（ＡＤＤ）およびサステイン期間（維持放電期間：ＳＵＳ）における各電極への印加電圧波形の概略を示している。
【００１１】
図４において、画像表示に直接係わる駆動期間は、アドレス期間ＡＤＤとサスティン期間ＳＵＳであり、アドレス期間ＡＤＤにおいて表示する画素を選択し、次のサステイン期間において選択された画素を維持発光させることで、所定の明るさでの画像表示を行うようになっている。なお、図４は、１フレームを複数のサブフレーム（サブフィールド）で構成した場合の各サブフレームにおける駆動波形を示すものである。
【００１２】
まず、アドレス期間において、走査電極であるＹ電極（Ｙ１〜ＹＬ）に対して一斉に中間電位である−Ｖｍｙを印加した後、順次、−Ｖｙレベルの走査電圧パルスを切り換えて印加する。このとき、それぞれのＹ電極への走査パルスの印加に同期させて各アドレス電極（Ａ１〜Ａｄ）に対して＋Ｖａレベルのアドレス電圧パルスを印加することで各走査ライン上の画素選択を行う。
【００１３】
次のサスティン期間においては、全ての走査電極（Ｙ１〜ＹＬ）およびＸ電極（Ｘ１〜ＸＬ）に対して共通の＋Ｖｓレベルの維持放電（サステイン）パルスを交互に印加することで、先に選択された画素に対して維持放電を生じさせ、この連続印加により所定の輝度による表示を行う。また、このような一連の駆動波形の基本動作を組み合わせて発光回数を制御することで、濃淡の階調表示を行うことも可能になる。
【００１４】
ここで、全面書込み期間ＡＷは、パネルの全ての表示セルに対して書き込み電圧パルスを印加することで、各表示セルを活性化し表示特性を均一に保つためのものであり、ある一定の周期で挿入される。また、全面消去期間ＡＥは、画像表示を行うためのアドレス動作とサステイン動作を新たに開始する前に、パネルの全ての表示セルに消去電圧パルスを印加することで、以前の表示内容を消しておくためのものである。
【００１５】
サステインパルスは、すべてのＸ電極とＹ電極に交互に印加され、アドレスパルスは点灯又は非点灯のセルに対応する電極に選択的に印加される。アドレスパルスは、走査パルスと同じ周期であり、サステインパルスに比べて周期が短くなっている。
【００１６】
図５は図３に示すＰＤＰ装置に使用するＩＣの一例を示すブロック回路図である。
【００１７】
例えば、表示パネルのアドレス電極（Ａ１〜Ａｄ）の数が３０７２本の場合、アドレス電極に接続するドライブＩＣを１２８ビット出力とすると、合計で２４個のドライブＩＣを使用する。一般的に、この２４個のドライブＩＣは複数のモジュールに分けて実装され、各モジュールが複数のＩＣを搭載している。
【００１８】
図５は、１２８ビット分の出力回路（２３４：ＯＵＴ１〜ＯＵＴ１２８）を備えたドライブＩＣチップの内部回路構成を示している。各出力回路２３４は、最終出力段のプッシュプル型ＦＥＴ２３４１および２３４２を挟んで高圧電源配線ＶＨとグランド配線ＧＮＤが接続されて構成される。このドライブＩＣ２３０は、さらに、両ＦＥＴを制御するためのロジック回路２３３、１２８ビットの出力回路を選択するためのシフトレジスタ回路２３１、および、ラッチ回路２３２を備える。
【００１９】
これら制御用の信号は、シフトレジスタ２３１のクロック信号ＣＬＯＣＫ、データ信号ＤＡＴＡ１〜ＤＡＴＡ４およびラッチ回路２３２のラッチ信号ＬＡＴＣＨと、ゲート回路制御用のストローブ信号ＳＴＢで構成されている。図５においては、最終出力段がＣＭＯＳ構成（２３４１，２３４２）になっているが、同一極性のＭＯＳＦＥＴから成るトーテンポール構成も適用することができる。
【００２０】
次に、上記のドライブＩＣチップに対する実装方法の例を説明する。例えば、ドライブＩＣチップをリジットプリント基板上に搭載し、ドライブＩＣチップの電源、信号および出力用パッド端子とプリント基板上の相対応する端子とをワイヤボンディング接続して結線する。
【００２１】
ＩＣチップからの出力配線はプリント基板の端面側に引き出して出力端子が設けられ、同様の端子が設けられたフレキシブル基板と熱圧着接続して一つのモジュールを形成する。このフレキシブル基板の先端には、パネル表示電極と接続するための端子が設けられており、パネル表示電極に対し熱圧着等の手法により接続して使用する。
【００２２】
ディスプレイ、特にＰＤＰ装置では、消費電力が小さいことが重要であり、各種の低消費電力化技術が提案されている。上記の各電極の駆動端子は、パネル端部のダミー電極を除いて全て回路グランドから直流的には絶縁されており、駆動回路の負荷としては容量性インピーダンスが支配的になる。このような容量性負荷のパルス駆動回路の低消費電力化技術としては、共振現象による負荷容量とインダクタンスとの間のエネルギーの受け渡しを応用した電力回収回路が知られている。
【００２３】
米国特許第４，７０７，６９２号は、エレクトロルミネッセント表示装置で、容量性負荷と共振回路を構成するインダクタンス素子を設け、共振周期の１／４周期でスイッチをオン・オフ制御することにより、キャパシタに蓄積したエネルギを再び容量性負荷に印加する電力回収回路を開示している。エネルギはキャパシタ３１５と負荷３１０／３１２の間で移動される。充電の時、キャパシタのエネルギがインダクタに蓄積され、その半分が負荷を充電し、残りの半分はキャパシタ３１５に戻る。放電時は、負荷のエネルギはインダクタに一旦蓄積された後、キャパシタ３１５に返送される。
【００２４】
また、米国特許第５，０８１，４００号及び５，８２８，３５３号は、ＰＤＰ装置においてサステインパルスを印加する際にサステインパルスの１／２周期でスイッチングされる電力回収回路を開示している。
【００２５】
特開平５−２４９９１６号公報は、ＰＤＰ装置においてアドレスドライバからアドレスパルスを印加する際の電力回収回路を開示している。
【００２６】
図６は、特開２００２−１７５０４４号公報に開示された従来の低電力駆動回路を示す図である。
【００２７】
図６に示す従来例においては、共振用インダクタンス１１２を備えた電力回収回路１１０を用いてアドレスドライブＩＣ１２０の電源端子１２１を駆動することで消費電力を抑えている。電力回収回路１１０は、プラズマディスプレイパネルのアドレス電極にアドレス放電を誘起せしめるタイミングにおいては通常の一定アドレス駆動電圧を出力する。そして、アドレスドライブＩＣ内の出力回路１２２のスイッチング状態が切り換わる前に電源端子１２１の電圧をグランドレベルまで落とす。その際、電力回収回路１１０内の共振用インダクタンス１１２と高レベルに駆動されている任意の数（例えば、最大：ｎ個）のアドレス電極の合成負荷容量ＣＬ（例えば最大ではｎ×Ｃａ）との間に共振が生じて、アドレスドライブＩＣ内出力回路１２２の出力素子における消費電力が大きく抑制される。
【００２８】
具体的には、アドレスドライブＩＣの電源電圧を一定にした従来の駆動法においては、スイッチング前後での負荷容量ＣＬにおける蓄積エネルギーの変化分の全てが、充放電電流経路中の抵抗性インピーダンス部分において消費されていた。これに対して、図６の電力回収回路１１０を用いた場合には、出力電圧の共振中心になるアドレス駆動電圧の中間電位を基準として負荷容量に蓄えられた位置エネルギー量が、電力回収回路１１０内の共振インダクタンス１１２を介してコンデンサに維持される。電源電圧がグランドにある最中に出力回路のスイッチング状態を切り換えた後、再びアドレスドライブＩＣの電源電圧を共振を経て通常の一定駆動電圧まで立ち上げ、これにより電力消費を抑えるようになっている。
【００２９】
また、特開２００２−１７５０４４号公報は、アドレスドライバなどに適用するのに適した容量性負荷のパルス駆動回路の別の低消費電力化技術も開示している。図７は、特開２００２−１７５０４４号公報に開示された別の容量性負荷駆動回路の従来例を示す図である。この回路においては、駆動回路３０３中の駆動素子３０６における電力消費を、抵抗や定電流回路からなる電力分散手段３３０に分散することによって抑えている。これは、駆動素子３０６に流れる駆動電流を直列接続された電力分散手段３３０にも流すことによって、これらの間の電圧分圧比に応じた分担で電力消費が分散される原理に基づいている。さらには駆動電源３０１をｎ段階で上げ下げすることによって、駆動電源３０１から駆動回路３０３への投入電力と駆動回路３０３の各部の消費電力も１／ｎに削減できる。上記の電力回収技術と比較した場合、高いＱを示す共振現象を誘起する必要がないので、駆動回路３０３の駆動素子３０６の消費電力を同等に抑えながらも大きな負荷容量３０５（ＣＬ）を高速に駆動でき、回路コストが大幅に削減できる利点がある。
【００３０】
更に、特開平９−６２２２６号公報は、Ｘ電極とＹ電極に交互にサステインパルスを印加する際に、Ｘ電極から放電するエネルギを回収してＹ電極を充電するのに使用し、Ｙ電極から放電するエネルギを回収してＸ電極を放電するのに使用する構成を開示している。
【００３１】
【特許文献１】
米国特許第４，７０７，６９２号
【特許文献２】
米国特許第５，０８１，４００号
【特許文献３】
米国特許第５，８２８，３５３号
【特許文献４】
特開平５−２４９９１６号公報
【特許文献５】
特開２００２−１７５０４４号公報
【特許文献６】
特開平９−６２２２６号公報
【００３２】
【発明が解決しようとする課題】
米国特許第４，７０７，６９２号、第５，０８１，４００号及び第５，８２８，３５３号、特開平５−２４９９１６号公報、特開平９−６２２２６号公報、更に図６の従来例の駆動回路は、共振現象を利用して消費電力の削減を図るものであるが、近年のプラズマディスプレイパネルにおける高精細化や大画面化に伴い消費電力の抑制効果が大幅に損なわれるという問題があった。
【００３３】
高精細化に伴って駆動回路の出力周波数を上げた場合には、プラズマディスプレイパネルの制御性能を維持すべく上記の共振時間の削減が必要になる。共振時間をＴ０とすると、数式１に示すように、これは負荷容量ＣＬと共振用インダクタンスの積の平方根に比例する。
【００３４】
【数１】
2004177815.tif 000003
【００３５】
共振時間を削減する際、電力回収回路に設けた共振用インダクタンスの値のみを小さくせねばならず、共振のＱが低下して電力抑制効果は減少してしまう。また、大画面化に伴いアドレス電極の寄生容量が増加しても上記の共振時間の増加を抑えるためには、やはり上記共振用インダクタンス値を削減しなければならず、電力抑制効果が減少してしまう。さらには駆動回路の出力周波数の上昇に伴って、高電圧パルスによってプラズマディスプレイパネルを駆動する回路の動作周波数の増加に伴う消費電力も大きくなり、駆動回路（ドライブＩＣ）における発熱が大きな問題となる。特に、アドレスパルスの周期はサステインパルスの周期に比べて短いため、上記の公知例に開示された消費電力削減方法はアドレスドライバに適用するのが難しいという問題がある。
【００３６】
更に、サステインパルスは、全ての維持電極に印加するものであり、容量負荷は一定である。これに対して、アドレスパルスの場合、表示映像に応じて個々の負荷電極に相互に独立して印加されるために、駆動する負荷容量が大きく変化する。例えば、表示ライン毎に状態が変化する負荷容量の個数が多い場合に消費電力が大きくなり、特開平５−２４９９１６号公報に開示された構成を使用することにより消費電力を低減できるが、逆に縦方向に同じ画像が連続して各負荷容量の状態が変化しない場合には特開平５−２４９９１６号公報に開示された構成を使用すると消費電力が大きくなるという問題がある。
【００３７】
また、図７に示した電力分散方式を用いた容量性負荷駆動回路においても、駆動電源３０１から駆動回路３０３への投入電力をさらに下げることができれば、電源回路も含めた全体システムの発熱を抑えることができ、さらなるコスト削減が可能になる。
【００３８】
駆動回路３０３の消費電力が十分に抑制できない場合、ディスプレイ各部の放熱コストや部品コストが増大してしまう。また、ディスプレイ装置自体の放熱限界により発光輝度が抑えられたり、フラットパネルディスプレイの特徴である薄型軽量化が十分に発揮できなくなる恐れを生じる。
【００３９】
本発明の目的は、上述した従来技術の課題に鑑み、駆動回路を高速化した場合にも、その電力消費（発熱）が抑制できると共に、ディスプレイ各部のコスト増加を抑えることもできる容量性負荷駆動回路及びこれを用いたＰＤＰ装置などのディスプレイ装置を提供することにある。
【００４０】
【課題を解決するための手段】
上記目的を実現するため、本発明の第１の態様の容量性負荷駆動電源回路は、トランスを使用することを特徴とする。
【００４１】
具体的には、本発明の第１の態様の容量性負荷駆動電源回路は、容量性負荷に接続される出力端子に、トランスの１次コイルと２次コイルの一方の端を接続し、１次コイルの他方の端と第１の基準電位の間に第１のスイッチ回路を接続し、２次コイルの他方の端と第２の基準電位の間に第２のスイッチ回路を接続し、出力端子と駆動電源の間に電源スイッチ回路を接続する。
【００４２】
第１のスイッチ回路により駆動負荷とトランスの１次コイルを接続することにより、駆動負荷の容量とトランスの１次コイルの励磁インダクタンスの間に共振を生じさせる。共振により、駆動負荷の容量に蓄積されていた静電エネルギがトランスの１次コイルの励磁インダクタンス内の電磁エネルギに効率よく変換され蓄積される。これにより、共振周期の１／４の短時間で静電エネルギが全て電磁エネルギに変換され、１次コイルの両端はほぼ第１の基準電位になる。すなわち、駆動負荷の電位が第１の基準電位になる。その後、駆動に適したタイミングで第１のスイッチ回路を切断することにより、上記の電磁エネルギをトランスの２次コイルから取り出すことができる。この電磁エネルギを流し込んで再利用する回路部分（駆動負荷）を適宜選び、２次コイルの励磁インダクタンスを適当に設計することにより、駆動回路での電力消費を最小とすることができる。上記のエネルギ再投入の過程での損失エネルギを、電源スイッチ回路を介して駆動電源から補充する。このように、第１の態様では、受動部品である安価なトランスの使用による電流スイッチングによって、半導体スイッチ回路数を削減した低コストの容量性負荷駆動電源回路が実現できる。
【００４３】
第１の態様の変形例として、トランスの２次コイルの出力端子に接続される端子を、電源スイッチ回路が接続される経路に接続するようにしてもよい。
【００４４】
１方向性導通素子から構成できる第３のスイッチ回路を、出力端子と第１の基準電位の間に更に設けることが望ましい。
【００４５】
第２のスイッチ回路は、１方向性導通素子から構成できる。
【００４６】
第１の基準電位と第２の基準電位は等しい電位とすることも可能である。
【００４７】
１次コイルと第１のスイッチの接続点と、第５の基準電位との間に第４のスイッチ回路を接続するようにしてもよく、第５の基準電位は例えば駆動電源の出力端子であり、第４のスイッチ回路は１方向性導通素子から構成できる。
【００４８】
更に、電源スイッチ回路が接続される経路にインピーダンス回路を接続すれば、電力の消費が分散できる。
【００４９】
本発明の第２の態様の容量性負荷駆動電源回路は、インダクタンス素子（コイル）を使用するが、容量（コンデンサ）を使用しないことを特徴とする。
【００５０】
具体的には、容量性負荷に接続される出力端子と第１の基準電位の間に第１のスイッチ回路、コイル及び第２のスイッチ回路を直列に接続し、第１のスイッチ回路とコイルの接続点と第１の基準電位との間に第３のスイッチ回路を接続し、コイルと第２のスイッチ回路の接続点と出力端子との間に第４のスイッチ回路を接続し、出力端子と駆動電源の間に電源スイッチ回路を接続する。
【００５１】
本発明の第２の態様では、駆動負荷をコイルと第１及び第２のスイッチ回路を介して第１の基準電位に接続することにより、駆動負荷の容量とコイルの励磁インダクタンスとの間で共振が生じる。第２のスイッチ回路と第３のスイッチ回路を導通してコイルの両端を同電位にすることによって、共振周期の１／４の短時間でコイルの電磁エネルギに変換された駆動負荷の容量の静電エネルギが、コイル内に維持される。第１及び第２のスイッチ回路が遮断状態になることにより、コイルのもう一方の端子から第３及び第４のスイッチ回路を介して駆動負荷に向かってエネルギが戻る。上記のエネルギの再利用の過程での損失エネルギを、電源スイッチ回路を介して駆動電源から補充する。安価なコイルの使用と半導体スイッチ回路数の削減によって、高速駆動と低消費電力、低コストの容量性負荷駆動電源回路が実現できる。
【００５２】
第３のスイッチ回路及び第４のスイッチ回路は、１方向性導通素子で構成できる。
【００５３】
更に、電源スイッチ回路が接続される経路にインピーダンス回路を接続することが望ましい。
【００５４】
上記の容量性負荷駆動電源回路は、ＰＤＰ装置のアドレスドライバなどの容量性負荷駆動回路の電源回路として使用するのに適している。
【００５５】
容量性負荷駆動回路は、容量性負荷と、第１の駆動電源と、第２の駆動電源と、第１の駆動電源と第２の駆動電源の間に直列に接続され、接続点が容量性負荷に接続された第１及び第２の駆動素子とを備えるが、第１と第２の駆動電源の一方に上記の容量性負荷駆動電源回路を使用する。
【００５６】
ＰＤＰ装置のアドレスドライバの場合、容量性負荷が複数個あり、複数の容量性負荷をそれぞれ駆動する複数の第１及び第２の駆動素子の組みを有するが、第１及び第２の駆動電源は複数の第１及び第２の駆動素子の組みに共通に接続される。複数の容量性負荷のそれぞれは独立に電位状態が設定されるが、電位状態を設定する時には、複数の容量性負荷をすべて容量性負荷駆動電源回路に接続して蓄積されている静電エネルギを一旦容量性負荷駆動電源回路に回収して電磁エネルギとして蓄積し、すべての駆動素子を第１の電位に変化させる。次に設定する電位に応じて第１及び第２の駆動素子の一方を導通状態にして、容量性負荷駆動電源回路に蓄積した電磁エネルギを放出して駆動電源の出力端子を第２の電位に変化させ、第１又は第２の駆動素子を通して対応する容量性負荷を第２の電位にする。
【００５７】
前述のように、ＰＤＰ装置のアドレスドライバなどの場合、表示ライン毎に状態が変化する負荷容量の個数が多い場合に消費電力が大きくなり、上記のような容量性負荷駆動電源回路の電力回収機能を働かせた方が消費電力を低減できるが、各負荷容量の状態が変化しない場合には消費電力は小さく、電力回収機能を働かせない方が消費電力を低減できる。
【００５８】
そこで、本発明の第３の態様の容量性負荷駆動回路は、各容量性負荷の変化状態に応じて、容量性負荷駆動電源回路における電力回収機能を働かせるかを制御する。
【００５９】
具体的には、容量性負荷駆動電源回路の電源スイッチ回路が接続される経路に、前記駆動電源から流れる電流を検出する電流検出回路を設けて、その検出結果に応じて容量性負荷駆動電源回路の電力回収機能を働かせるかを制御する。
【００６０】
別の方法としては、複数の容量性負荷のそれぞれの駆動状態の変化情報から駆動回路の消費電力予想値を演算し、演算した消費電力予想値に応じて容量性負荷駆動電源回路の電力回収機能を働かせるかを制御する。
【００６１】
更に別の方法としては、アドレスドライバなどの容量性負荷駆動回路の一部の温度を検出する温度検出回路を設け、検出した温度応じて容量性負荷駆動電源回路の電力回収機能を働かせるかを制御する。
【００６２】
本発明の第４の態様の容量性負荷駆動回路は、ＰＤＰ装置のＸ電極に印加したサステインパルスを解除する時のエネルギを回収して、直後にサステインパルスをＹ電極に印加するのに再利用し、更にＹ電極に印加したサステインパルスを解除する時のエネルギを回収して、直後にサステインパルスをＸ電極に印加するのに再利用し、これを繰り返す。
【００６３】
従来のサステインパルスの電力回収回路は、Ｘ電極とＹ電極に印加されるサステインパルスのエネルギをＸ共通駆動回路とＹ共通駆動回路でそれぞれ回収して一旦容量（コンデンサ）に蓄積し、Ｘ電極から容量に回収したサステインパルスのエネルギは次にサステインパルスをＸ電極に印加する時に再利用し、Ｙ電極から回収したサステインパルスのエネルギは次にサステインパルスをＹ電極に印加する時に再利用していた。また、前述の特開平９−６２２２６号公報は、Ｘ共通駆動回路とＹ共通駆動回路の間に電力回収回路を設け、Ｘ電極に印加されたサステインパルスのエネルギを回収して一旦容量（コンデンサ）に蓄積し、直後にＹ電極に印加するサステインパルスの印加時に容量に蓄積したエネルギを利用し、同様にＹ電極に印加されたサステインパルスのエネルギを回収して一旦容量に蓄積し、直後にＸ電極に印加するサステインパルスの印加時に容量に蓄積したエネルギを利用する構成を開示していた。すなわち、いずれの場合も回収したエネルギは一旦容量に蓄積し、その後容量から蓄積したエネルギを取り出してサステインパルスの印加に利用していた。
【００６４】
これに対して、本発明の第４の態様の容量性負荷駆動回路は、エネルギを一時的に蓄積する容量を使用せずにインダクタンス素子（コイル回路）のみを使用し、駆動負荷を形成する２つの電極の一方に印加された電圧を解除する時のエネルギを回収して直後に他方の電極に電圧を印加するのに再利用する。これにより、回収効率がサステインパルスの周期に依存しなくなり、高周波数のサステインパルスにも対応可能になる。
【００６５】
【発明の実施の形態】
図８は、本発明の第１実施例のディスプレイ駆動回路の構成を示す図である。図８において、参照番号５はディスプレイの駆動端子を代表する容量性負荷を示す。駆動負荷の容量をＣＬ、印加電圧をＶＨとする。駆動電源１は駆動負荷に電圧Ｖａを供給する。駆動負荷５への印加電圧ＶＨを上げたり下げたりする際には、電源スイッチ回路２を一度ＯＦＦ（開放状態）にする。印加電圧を下げる際には、第１のスイッチ回路４をＯＮ（導通状態）にして、負荷容量ＣＬとトランス３の１次コイル３１とを共振させることにより、ＣＬに蓄えられていた静電エネルギを１次コイル３１の電磁エネルギに変換する。２次コイル３２は図示した方向に巻かれているので、共振中にはダイオード７のカソード側が高電位になる方向に起電力が生じる。そのため、ダイオード７が遮断して２次コイル３２には電流が流れないので、共振は１次コイルの特性に支配される。共振周期の１／４で印加電圧ＶＨが０Ｖまで下がり、ダイオード６が導通して１次コイルの端子間電圧がほぼ０Ｖとなる。なお、電圧ＶＨが０Ｖに下がるのであれば、ダイオード６は不要である。この時には、ＣＬに蓄えられていた静電エネルギのほとんど全てが１次コイル３１の電磁エネルギに変換されている。この状態からスイッチ回路４をＯＦＦに切り換えると、１次コイル３１の電流が行き場を失い減少すると同時に、２次コイル３２にダイオード７が導通する方向の起電力が誘起することによって、蓄えられた電磁エネルギが２次コイル３２から放出される。この時の２次コイルの電流を用いて負荷容量ＣＬを再充電することによって、印加電圧ＶＨを持ち上げる。この印加電圧の上げ下げの過程で、回路各部の抵抗成分やトランスの結合損失で失われたエネルギを、スイッチ回路２をＯＮさせることで駆動電源１から補充する。図８において、トランス３の１次コイル３１とスイッチ回路４は、その接続位置が入れ替わっていても構わない。さらに、ダイオード６と７は、それぞれに外部から制御されるスイッチ素子、例えばＭＯＳＦＥＴやＩＧＢＴなどにも置き換え可能である。この場合、２次コイル３２とダイオード７に相当するスイッチ素子の位置関係も交換可能である。本発明は、駆動負荷が容量性負荷と見なせれば、プラズマディスプレイに限らず、エレクトロルミネッセンスディスプレイや液晶ディスプレイ、ＣＲＴディスプレイなどにも適用可能である。負荷容量ＣＬを再充電する場合に、共振エネルギの損失のために、共振エネルギだけでは負荷容量ＣＬを電圧Ｖａまで充電できないので、再充電が完了する直前又は直後にスイッチ回路２を導通させて、電圧Ｖａまで充電する。
【００６６】
図９は本発明の第２実施例のＰＤＰ装置の全体構成を示す図であり、図１０はアドレスドライバの電源を示す図である。図９と図３と比較して明らかなように、第２実施例のＰＤＰ装置は、アドレスドライバ電力回収電源２６０が設けられている点が従来のＰＤＰ装置と異なる。従来のＰＤＰ装置においは、アドレスドライバ２０２の電源は単に電圧ＶａとグランドＧＮＤを供給する電源であった。これに対して、第２実施例のＰＤＰ装置では、アドレスドライバ電力回収電源２６０がアドレスドライバ２０２の高電位側の電源端子に電圧Ｖａを供給する時に、アドレス電極に保持された電力を一旦回収して再利用する。
【００６７】
プラズマディスプレイパネルのアドレス電極は、各々が容量ＣＬの駆動負荷５１となっており、これらを駆動するドライブＩＣ７０，７５及び７６は、その実装性と放熱性向上のためにドライブモジュール７７から７９に複数個ずつ搭載される。アドレスドライバ電力回収電源２６０が、これらのドライブモジュール内のドライブＩＣに共通に印加される電圧Ｖａを供給する。ＶＨは、端子７００の電圧を示す。ドライブモジュール内のドライブＩＣに共通に印加されるグランド電圧ＧＮＤは従来と同様に供給される。これにより、すべてのドライブＩＣの消費電力を削減できる。
【００６８】
図１１は、第２実施例のアドレスドライバ電力回収電源２６０の構成を示す図であり、ここではドライブＩＣ７０の１個の駆動素子の組みのみを示している。図示のように、第２実施例のアドレスドライバ電力回収電源２６０は、第１実施例の容量性負荷駆動回路で構成されている。
【００６９】
図１１において、ドライブＩＣ７０が駆動負荷５１を直接駆動しており、ドライブＩＣ７０の高電位側の電源端子７００にアドレスドライバ電力回収電源２６０から電圧Ｖａが供給される。ドライブＩＣ７０には、ハイサイドＭＯＳＦＥＴ７１とローサイドＭＯＳＦＥＴ７２が集積されており、これらのＭＯＳＦＥＴにはそれぞれダイオード７３と７４が寄生している。また、図８における第１実施例のスイッチ回路２と４として、それぞれＭＯＳＦＥＴ２１と４１が用いられており、これらのＭＯＳＦＥＴはバッファ回路２２と４２によって駆動されており、その制御信号は制御回路２０５から供給される。ここでは各部のスイッチ回路にはＭＯＳＦＥＴやダイオードが用いられているが、これらをＩＧＢＴやバイポーラトランジスタなどの適当な半導体素子あるいはスイッチ素子に置き換えることができることは言うまでもない。トランス３には、バイファイラ巻きやサンドイッチ巻き、スペース巻きなどの手法によって結合係数を向上した空芯トランスが適用できる。また、高周波特性と磁気飽和特性に注意すれば、フェライトや誘電体材料などの一般的なコア材を用いて、結合係数の向上と特性の安定化、小型化を図ったトランスを用いることができる。巻き線は単線であってもよいが、トランス外形やコストの許す範囲で表皮効果や近接効果を考慮して、より線やそれらの並列巻き、直列巻きを用いることができる。
【００７０】
図１１に示した第２実施例のディスプレイ駆動回路の動作を、図１２に示す波形図を用いて詳細に説明する。図１２においては、上からドライブＩＣの電源端子電圧ＶＨ、ＭＯＳＦＥＴ２１と４１の状態、トランス３の１次コイルの電流Ｉ１と２次コイルの電流Ｉ２、ドライブＩＣ７０の状態を時間順に示す。従来の電源回路を使用した場合には、ドライブＩＣ７０の出力状態が出力（Ｌｎ）から出力（Ｌｎ＋１）に切り替わる際には、駆動負荷５１の電圧の上げ下げに伴う移動エネルギの一部や全てが、ＩＣの内部素子７１や７２で消費される。この電力消費を削減するため、第２実施例では、駆動負荷５１に蓄えられた静電エネルギをドライブＩＣ７０の電源端子７００からトランス３の１次コイル３１に取り出す。そのためにまずＭＯＳＦＥＴ２１をＯＦＦした後に、ＭＯＳＦＥＴ４１をＯＮする。この時、１次コイル３１の電流Ｉ１はＶａ（ＣＬ／Ｌ１）１／２まで正弦波状に増加する。この期間Ｔ１は数式２に示すようにπ（ＣＬ／Ｌ１）１／２となり、図６に示した従来の駆動方式に対して半分となり高速駆動が可能となる。
【００７１】
【数２】
2004177815.tif 000004
【００７２】
その際、ドライブＩＣ７０の電源端子７００からは、ハイサイドＭＯＳＦＥＴ７１の寄生ダイオード７３を介して電流が取り出されるので、ローサイドＭＯＳＦＥＴ７２がＯＦＦからＯＮに切り替わることのみを禁止すれば、ハイサイドＭＯＳＦＥＴ７１とローサイドＭＯＳＦＥＴ７２の状態を切り換えて、回路動作の高速化を図ることができる。ドライブＩＣの電源電圧ＶＨがＶａから０Ｖに下がった時点でダイオード６が導通するので、１次コイル３１の端子間電圧はほぼ０Ｖとなって、電流Ｉ１はＶａ（ＣＬ／Ｌ１）１／２に維持されて、電磁エネルギが保存される。コスト削減のため、ダイオード６を削除してドライブＩＣ７０の中の寄生ダイオード７３と７４の導通を利用することもできる。しかし、ダイオード６を削除した場合には、Ｉ１の波形の一点破線に示すように電流Ｉ１の減衰が無視できないこともある。よって、ＭＯＳＦＥＴ４１の導通期間を延長する際には、このエネルギ損失に対する注意を要する。続いて、ドライブＩＣ７０の出力状態が出力（Ｌｎ＋１）に切り替わってからＭＯＳＦＥＴ４１をＯＦＦする。出力状態を完全に切り換える時間が長い場合においても、ドライブＩＣ７０の中のハイサイドＭＯＳＦＥＴ７１のＯＮ状態さえ確定していれば、ＭＯＳＦＥＴ４１をＯＦＦにできる。ＭＯＳＦＥＴ４１のＯＦＦによって１次コイル３１の電流Ｉ１が減少した瞬間に、２次コイル３２にダイオード７を導通させる方向に起電力を生じ、図示したように正弦波状の波形を描いて電流Ｉ２が流れる。電流Ｉ２の最大値は電流Ｉ１の最大値の（Ｌ１／Ｌ２）１／２となるが、１次・２次コイル間の結合係数が小さいほど減少する。また、２次コイルと負荷容量の共振による駆動負荷への静電エネルギの再生時間はＬ２の設計によって自由に設定できる。２次コイルの共振時間Ｔ２は、数式１に示すようにπ（Ｌ２／ＣＬ）１／２となり、従来方式に対して半減する。また、図８や図１１に示す回路において、ダイオード６はグランドに接続されているが、例えば駆動負荷５における電力再生の高速化や駆動電源１の供給電力の削減のために、グランド電位とは異なった電位点に接続することもできる。
【００７３】
例えば、Ｌ１とＬ２とを等しい値に設計した場合のＶＨとＩ２の波形を実線に示す。１次コイル３１に流れ込む共振電流の電流経路においては、寄生ダイオード７３の導通抵抗が電力損失の要因となる。また、２次コイル３２から流れ出す共振電流の電流経路においては、寄生ダイオード７３に対して一般的に導通抵抗の高いハイサイドＭＯＳＦＥＴ７１のＯＮ抵抗が電力損失の要因となる。これらの電力損失により負荷容量に再生される静電エネルギが減少するため、共振時間Ｔ２の後の電源端子電圧ＶＨは駆動電源電圧Ｖａに対して低くなる。共振時間Ｔ２を経た後にＭＯＳＦＥＴ２１をＯＮすることによって、損失電力分を駆動電源１から補充する。これらの電力損失を削減する一手法として、２次コイルの励磁インダクタンスＬ２を増やすことによって共振電流の実効値を削減することが考えられる。共振電流の実効値を減らすことで、上記の抵抗で生じる電力損失を削減することができる。負荷容量の駆動電圧が一定であれば、その充電電荷量に相当する平均電流も一定となるが、電流の実効値は電流の２乗の平均値に比例するので、電流のピーク値の低さに応じて小さくなる。２次コイルの励磁インダクタンスＬ２の値を増やすと共振時間は増加するが、共振電流のピーク値を減らすことができ、実効値を削減することができる。例えば、Ｌ２の値をＬ１の２倍に設計した場合には、電源端子電圧ＶＨの破線波形で示すように負荷容量の再生エネルギが増加する。その際の再生エネルギを最大限に増やすためには、破線で示すようにＭＯＳＦＥＴ２１のＯＦＦ時間も共振時間に合わせて延長することが好ましい。しかし、駆動の高速化を優先する場合には、実線で示したように共振中にＭＯＳＦＥＴ２１を早めにＯＮすることもできる。この場合でも、Ｌ１とＬ２とが等しい場合に比べれば電力損失を削減できる。また、逆に電力損失を少々増やしても、高速に上記の電力再生を実施したい場合には、インダクタンスＬ２をインダクタンスＬ１の値よりも小さくすることができる。
【００７４】
なお、第２実施例ではドライブＩＣの高電位側の電源に電力回収機能を有する電源を使用したが、低電位側の電源に電力回収機能を持たせることも可能である。例えば図１１において、ドライブＩＣ７０の高電位側電源端子７００は接地電位に接続し、低電位側電源端子７０１を接地点に接続しないで上記のアドレスドライバ電力回収電源の出力端子に接続する。その場合にアドレスドライバ電力回収電源の回路内の駆動電源１やＭＯＳＦＥＴ２１，４１やダイオード６，７など半導体素子の極性は反転することは言うまでもない。また、ドライブＩＣ７０が制御信号を低電位側電源端子７０１の電位を基準に入力するタイプである場合で、制御信号が接地電位を基準に入力されている際には、フォトカプラ回路やコンデンサ結合回路などを介して制御信号にレベルシフトを施すことも言うまでもない。同様に駆動負荷５１にＶａ／２から−Ｖａ／２の電圧を印可するのであれば、ドライブＩＣ７０の高電位側電源端子７００にＶａ／２の基準電位を与える駆動電源１を備えたアドレスドライバ電力回収電源を接続し、低電位側電源端子７０１に−Ｖａ／２の電位基準点を接続してもよい。或いは、ドライブＩＣ７０の高電位側電源端子７００にＶａ／２の電位基準点を接続し、低電位側電源端子７０１に−Ｖａ／２の基準電位を与える駆動電源１を備えたアドレスドライバ電力回収電源を接続してもよい。
【００７５】
図１３は、本発明の第３実施例のＰＤＰ装置のアドレスドライバ電力回収電源の構成を示す図である。第３実施例のアドレスドライバ電力回収電源は、１次コイル３１と第１のスイッチ回路４１の接続点がダイオード４３を介して電源１の端子に接続されている点が第２実施例の電源と異なる。
【００７６】
図１３に示す回路においては、ＭＯＳＦＥＴ４１を遮断した際に１次コイル３１に発生する逆起電力を、ダイオード４３を介して駆動電源１の電圧Ｖａに抑えている。このことによって、ＭＯＳＦＥＴ４１に耐圧の低い安価な素子を用いることができる。また、逆起電力を抑える際にダイオード４３を介して流れるサージ電流が電源ライン・インピーダンスに誘起する小さな電圧変動によるスイッチ回路の誤動作を抑えるため、駆動電源側から入力端子を遠ざけたＮチャンネルＭＯＳＦＥＴ２３を用いている。ＮチャンネルＭＯＳＦＥＴ２３はバッファ回路２４によって、そのソース電位を基準にゲートが駆動されている。バッファ回路２４には、ＭＯＳＦＥＴ２３のソース電位につながれたフローティング電源用容量によって駆動された集積回路を用いることができる。あるいはＭＯＳＦＥＴ２３のソース・ドレイン間につながれたパルストランスを用いることもできる。また、ダイオード４３のカソード端子を駆動電源１ではなく、他の電位点に接続することによって、１次コイル３１に発生する逆起電圧を抑えることもできる。
【００７７】
プラズマディスプレイパネルの駆動端子のなるべく多くを一つの駆動回路で駆動してコスト削減を図ろうとすると、負荷容量の増大に伴って増大する駆動電流に起因してドライブＩＣの電力消費が増える。そこで、ドライブＩＣのさらなる低消費電力化のために、図８に示したスイッチ回路２を定電流源スイッチ回路とする。スイッチ回路２をＯＮ時に定電流源として動作させれば、ドライブＩＣに流す駆動電流の実効値と発生する消費電力を低く抑えることができる。具体的には、スイッチ回路に用いる駆動素子に電流帰還を施す。例えば、図１３に示すＭＯＳＦＥＴ２３のソースに帰還抵抗２５を直列接続し、バッファ回路２４からの駆動電圧を帰還抵抗２５とＭＯＳＦＥＴ２３のゲート間に印加する。また、図８に示した回路においても、スイッチ回路２と直列に抵抗や定電流回路などのインピーダンス（回路）を挿入することによっても、スイッチ回路２のＯＮ時の導通インピーダンスが上昇して、上記のＭＯＳＦＥＴ２３と抵抗２５の回路から得られるような定電流源と同等の動作が得られる。
【００７８】
図１４は、本発明の第４実施例のＰＤＰ装置のアドレスドライバ電力回収電源の構成を示す図である。第４実施例のディスプレイ駆動回路は、トランス３の２次コイル３２がＯＮ時に定電流源として動作するＭＯＳＦＥＴ２３のソース端子に接続されている点が第３実施例と異なる。これにより、ドライブＩＣ７０を含むドライブモジュール７７から７９への駆動電流は、印加電圧ＶＨの立ち上がり時に常に定電流化されて、その実効値が最小となる。２次コイル３２から供給された電荷量だけ、駆動電源１からの供給電荷も削減されて駆動回路全体の消費電力も削減される。従って、プラズマディスプレイパネルのマトリクス電極のような重い負荷容量を駆動する場合においても、ドライブモジュール７７などの放熱コストを抑えることができる。
【００７９】
図１５は、本発明の第５実施例の容量性負荷駆動回路の構成を示す図である。第５実施例の容量性負荷駆動回路においては、トランスではなく安価なコイル８を用いることによって、図８に示した駆動回路と同等の低電力化を実現している。第５実施例の容量性負荷駆動回路も、ＰＤＰ装置のアドレスドライバの電源として使用するのに適している。
【００８０】
回路の動作を図１６を参照して説明する。図１６において、上から駆動負荷５への印加電圧ＶＨ、スイッチ回路２と４と８１の状態、コイル８の電流Ｉ３を示す。図１１に示したように、ドライブＩＣ７０を介して駆動負荷５を駆動した場合における、ドライブＩＣ７０の出力状態も括弧内に示した。消費電力を削減するため駆動負荷５に蓄えられた静電エネルギをスイッチ回路８１と４とをＯＮしてコイル８に取り出す。そのためにまずスイッチ回路８１をＯＮ状態にして、スイッチ回路２をＯＦＦにした後、スイッチ回路４をＯＮにする。この時、コイル８の電流Ｉ３はＶａ（ＣＬ／Ｌ３）１／２まで正弦波状に増加する。この期間Ｔ３は数式１に示すようにπ（Ｌ３×ＣＬ）１／２／２となり、図６に示した従来の駆動方式に対して半分となり高速駆動が可能となる。ドライブＩＣ７０を用いた場合には、その電源端子７００からは、ハイサイドＭＯＳＦＥＴ７１の寄生ダイオード７３を介して電流が取り出されるので、ローサイドＭＯＳＦＥＴ７２がＯＦＦからＯＮに切り替わることのみを禁止すれば、ハイサイドＭＯＳＦＥＴ７１とローサイドＭＯＳＦＥＴ７２の状態を切り換えて、回路動作の高速化を図ることができる。ドライブＩＣ７０の電源電圧ＶＨがＶａから０Ｖに下がった時点でダイオード８２が導通するので、コイル８の端子間電圧はほぼ０Ｖとなって、電流Ｉ３はＶａ（ＣＬ／Ｌ３）１／２に維持されて、電磁エネルギが保存される。続いて、スイッチ回路８１をＯＦＦにしてこの電磁エネルギの駆動回路への再投入に備える。そして、スイッチ回路４をＯＦＦにする。ドライブＩＣ７０を用いる場合には、その出力状態が出力（Ｌｎ＋１）に切り替わってからスイッチ回路４をＯＦＦにする。出力状態を完全に切り換える時間が長い場合においても、ドライブＩＣ７０の中のハイサイドＭＯＳＦＥＴ７１のＯＮ状態さえ確定していれば、ＭＯＳＦＥＴ４１をＯＦＦにできる。スイッチ回路４のＯＦＦによってコイル８の電流Ｉ３が減少しようとした瞬間に、コイル８にダイオード８３を導通させる方向に起電力が生じ、図示したように正弦波状の共振波形を描いて電流Ｉ３が減少する。その時の共振時間Ｔ３’とＴ３’と比較すると、共振電流の経路中の抵抗値の高低の相違に応じて、少し長くなったり短くなったりする。その後、スイッチ回路２をＯＮして駆動負荷に駆動電圧Ｖａを供給し、スイッチ回路８１をＯＮして以降の繰返し動作に備える。
【００８１】
図１７は、本発明の第６実施例のアドレスドライバ電力回収電源の構成を示す図である。これまで説明した第１から第４実施例のアドレスドライバ電力回収電源は、表示パターンの変化が大きい表示信号を扱う際には、消費電力を大幅に削減することができる。しかし、表示パターンの変化が小さい表示信号、例えば表示前面の単一色の表示パターンなどに相当する表示信号を扱う際には、従来方式においても消費電力は十分に低く抑えられており、そのまま上記の実施例を適用すると、駆動負荷５１に周波数の高い駆動パルスを強制的に印加することになって、従来方式を用いた場合に比べるとかえって駆動回路の消費電力が増加してしまう。
【００８２】
そこで、第６実施例においては、図示のように、駆動電源１とスイッチ回路２との間に電源電流の検出回路１５を直列に挿入し、電流検出回路１５の出力端子を駆動制御回路１８の入力端子に接続している。そして、駆動回路の消費電力が大きい表示においてのみ、これまでの電力回収機能を動作させる。具体的には、電流検出回路１５を用いて駆動電源１から流れる電源電流を検出し、検出出力を制御回路１８に入力して、その電流値がある値よりも大きくなった時にスイッチ回路４を作動させている。
【００８３】
従って、電流検出回路１５の挿入位置は、駆動電源１から流れる電源電流を検出できる位置であれば、スイッチ回路２と出力端子との間でもよい。
【００８４】
図１８は、電流検出回路の構成例を示す図である。図１８において、電流検出回路１５は電流検出抵抗１６と検出電圧変換回路１７から構成される。駆動電源１の電源電流は、これに比例して生じる電流検出抵抗１６の電圧降下によって検出できる。検出電圧変換回路１７は、この検出電圧を駆動制御回路１８で扱い易い信号（電圧・電流・パルスなど）に変換して、駆動制御回路１８に出力する。検出電圧変換回路１７は上記の電圧降下を、電流検出抵抗１６の駆動電源１に接続されていない方の端子のみから、接地電位を基準にして検出することができる。または、破線で示した接続も加えて、検出電圧が小さい場合にも、電流検出抵抗１６の両端子から高精度に検出できる。
【００８５】
図１９は、本発明の第７実施例のＰＤＰ装置のアドレスドライバ電力回収電源の構成を示す図であり、図１５の第５実施例の容量性負荷駆動回路をアドレスドライバ電力回収電源に適用したＰＤＰ装置において、第６実施例と同様に、駆動電源１から流れる電源電流を検出してその電流値がある値よりも大きくなった時にスイッチ回路４を作動させている。第７実施例においては、電流検出回路１５を、スイッチ回路２と出力端子との間に設けている。
【００８６】
図２０は、本発明の第８実施例のＰＤＰ装置の構成を示す図である。第６及び第７実施例では、駆動電源１から流れる電源電流を検出したが、ＰＤＰ装置の表示信号を検出することによっても、駆動回路の消費電力を推定することができる。第８実施例のＰＤＰ装置では、図２０に示すように、制御回路２０５の表示データ制御部２５１に、負荷変動検出部２６１を設け、その検出結果に基づいてアドレスドライバ電力回収電源２６０の電力回収の動作を制御している。アドレスドライバ電力回収電源２６０は、例えば、第２から第７実施例に示した回路である。
【００８７】
負荷変動検出部２６１は、入力されたクロック信号と表示データ信号から駆動回路の消費電力を推定する。クロック信号と表示データ信号から求めた個々のアドレスドライブＩＣかアドレスドライブモジュールの出力のパルス数をカウントすることによって、負荷変動を求めることができる。この負荷変動の増減に応じて駆動回路の消費電力も増減する。更に正確に消費電力を推定する場合には、隣接する出力ライン間の寄生容量も考慮して、パルス数に次のような種類の重み付けをして駆動回路の消費電力を求める。すなわち、両隣の隣接する出力端子と計算対象とする出力端子の出力の切り替わり関係に応じて、次の順位で重み付けを重くする。
【００８８】
（１）両隣の隣接する出力端子が計算対象とする出力端子と同時に同じハイレベルかローレベルに切り替わる回数。
【００８９】
（２）隣接する出力端子の一方のみが計算対象とする出力端子と同時に同じハイレベルかローレベルに切り替わり、隣接する他方の出力端子は切り替わらない回数。
【００９０】
（３）計算対象とする出力端子のみが切り替わり、両隣の隣接する出力端子は共に切り替わらない回数。
【００９１】
（４）隣接する出力端子の一方のみが計算対象とする出力端子と同時に反対のレベルに切り替わり、隣接する他方の出力端子は切り替わらない回数。
【００９２】
（５）両隣の隣接する出力端子が共に、計算対象とする出力端子と同時に反対のレベルに切り替わる回数。
【００９３】
図２１は、本発明の第９実施例のＰＤＰ装置のアドレスドライバの駆動系の構成を示す図であり、第５実施例の容量性負荷駆動回路をアドレスドライバ電力回収電源に適用した例である。
【００９４】
負荷変動を検出するもう一つの方法としては、駆動回路のうちで電力を消費する素子の温度を検出することが考えられる。つまり、回路消費電力の大きくなる表示パターンの表示時には、回路消費電力が増加して素子又はその周辺の温度が上昇する。そこで、第９実施例では、この検出温度がある値を超えた場合に、アドレスドライバ電力回収電源の回収動作を動作させることにより、回路消費電力の大きくなる表示パターンの表示時に回路消費電力を削減し、回路消費電力の小さな場合には回収動作を動作させずに逆に回路消費電力が増加するのを防止する。
【００９５】
図２１に示すように、第９実施例では、アドレスドライブＩＣ７０にサーミスタなどの温度検出器５８を設け、温度検出制御回路５９が温度検出器５８の検出信号から温度を検出してスイッチ回路４の動作を制御する。具体的には、検出温度が所定の値を超えた場合には、スイッチ回路４への制御信号を遮断して動作させない。
【００９６】
なお、第９実施例ではアドレスドライブＩＣ７０にサーミスタなどの温度検出器５８を設けたが、アドレスドライブモジュール７７、あるいはこれらの放熱に用いる放熱板、放熱板上に設けられたフレキシブル基板などの配線部材に実装したり、電力消費素子や周辺部にネジ止めや接着することにより、電力消費素子の温度を直接的や間接的に検出することも可能である。また、サーミスタの他に、温度検出用ＩＣなどを活用することができる。また、温度検出器５８を使用せずに、アドレスドライブＩＣ内に構成されたダイオードやトランジスタなどのＰＮ接合を有した素子や抵抗素子やコンデンサなどの温度特性を利用して温度を検出することも可能である。
【００９７】
更に、上記の駆動制御回路１８や温度検出制御回路５９の制御方法についても、いくつかの方法が考えられる。まず第１には、上記の駆動回路の消費電力や検出温度がある一定の閾値を超えた際にすぐさま本発明の消費電力の削減機能を動作させ、閾値以下になったら動作を停止させる方法が挙げられる。この方法は制御プログラムの大きさが最小になるが、表示パターンが切り替わる度に上記の消費電力の削減機能が動作と停止を繰り返すことによって生じるスイッチングノイズが使用者に判別される可能性もある。そこで、これを避けるべく、上記の閾値を超えたり閾値以下になった際に、一定時間をおいてから消費電力の削減の動作と停止を切り換える方法が考えられる。しかし、これによっても、静止画などの表示中には、消費電力の削減動作の切り替わりに伴って生じるノイズが使用者に認識される恐れがある。そこで、二つの閾値を設定することによって、消費電力の削減動作にヒステリシス特性を与えることも考えられる。すなわち、上記の駆動回路の消費電力や検出温度が第１の閾値を超えた際に本発明の消費電力の削減機能を動作させ、これらの消費電力や検出温度が第１閾値よりも低い第２閾値以下になってから消費電力の削減動作を停止させる。このヒステリシス特性によって、異なった映像の変わり目に合わせて消費電力の削減動作を切り換えることができるので、上記のいずれも認識される可能性が更に低くなる。
【００９８】
ここで、以上の駆動回路の消費電力や素子温度の検出に基づく本発明の消費電力の削減機能を作動・停止する制御は、図６に示した特開平５−２４９９１６号公報や図７に示した特願２０００−３０１０１５号などに開示されている消費電力を低減した従来の駆動回路に対しても適用できることはいうまでもない。
【００９９】
図２２は、本発明の第１０実施例のＰＤＰ装置のパネル２０１、Ｘ共通ドライバ、走査ドライバ２０３及びＹ共通ドライバの部分の構成を示す図である。プラズマディスプレイパネル２０１のサステイン電極駆動回路（Ｘ共通ドライバとＹ共通ドライバ（合わせて共通ドライバ））は、負荷容量が一定と見なせる容量性負荷を駆動する。第１０実施例の共通ドライバは、サステイン期間には、図４に示したように、図２２のプラズマディスプレイパネル２０１のＹ電極Ｙ１からＹＬに、走査ドライブＩＣが搭載されたドライブモジュール２０３を介して共通ドライブ電圧ＶＹが印加され、Ｘ電極Ｘ１からＸＬにも共通ドライブ電圧ＶＸが印加されている。例えば、ドライブ電圧のパネル依存性を吸収すべくマージンを広げたり、ディスプレイの高輝度化を測る方法として、図４に示したサステイン期間のＸ電極とＹ電極への印加電圧が０Ｖの期間を短縮して、駆動デューティを大きくすることが考えられる。最大限の駆動デューティを得る場合には、Ｘ電極とＹ電極を同時に切り換えて常に両電極の電位が異なるようにすることが考えられる。しかし、最大限の性能向上を目指してＸ電極とＹ電極を完全に同時に切り換えた場合には、図２２中に示した負荷等価回路の電極間容量５３に印加電圧Ｖｓの２倍の電圧差が加わることになる。その場合、電極間容量５３の駆動のために駆動回路で消費される電力量がパルス周期当たり２倍に大きくなってしまう。Ｘ電極とＹ電極の各々のグランド間容量５１と５２の駆動に要する電力量は変化しない。電極間容量５３の駆動電力の２倍化を排し、最大限の性能向上を得る方法としては、図２３の駆動電圧ＶＸとＶＹの波形に示すように、一方の電極電圧が０Ｖに至った瞬間に他方の電極電圧を立ち上げることが考えられる。図２３の波形図を用いてこの駆動方法を簡単に説明する。例えば、Ｘ電極の電圧ＶＸを立ち下げる際には、スイッチ回路８８と８９をＯＮにしてコイル８と電極容量の共振を利用してＶＸを下げる。ＶＸが０Ｖを過ぎるとダイオード８２１が導通し、ＶＸはほぼ０Ｖに保持される。その後、スイッチ回路９４をＯＦＦにするとコイル８に流れていた電流がプラズマディスプレイパネル２０１のＹ電極の容量に流れ込む。この時、コイル８とＹ電極の容量との間の共振を介して、コイル８に蓄えられていた電磁エネルギがＹ電極の容量の静電エネルギに再生されることによって、電力消費が削減される。同様の動作を、Ｙ電極の電圧ＶＹを立ち下げる際にも繰返し実施する。本実施例を用いることにより、ドライブ電圧のマージンを広げたり、パルス周波数を増やしてディスプレイの高輝度化を測ることができる高速な低消費電力駆動回路を実現できる。
【０１００】
図２４は、本発明の第１１実施例のＰＤＰ装置のパネル２０１、Ｘ共通ドライバ、走査ドライバ２０３及びＹ共通ドライバの部分の構成を示す図である。第１０実施例の駆動回路においては、プラズマディスプレイパネル２０１の共通ドライバのように負荷容量が一定と見なせる駆動回路の更なる低消費電力化と低コスト化を可能にしている。サステイン期間には、図４に示したように、図２４中のプラズマディスプレイパネル２０１のＹ電極Ｙ１からＹＬには、走査ドライブＩＣが搭載されたドライブモジュール２０３を介して共通ドライブ電圧ＶＹが印加され、Ｘ電極Ｘ１からＸＬにも共通ドライブ電圧ＶＸが印加されている。一般に駆動回路の消費電力は、駆動電圧の２乗と駆動周波数にほぼ比例する。従って、図２５の波形図に示すように、ＶＸとＶＹの駆動パルス振幅を従来の半分であるＶａ／２に抑えつつ、プラズマディスプレイパネル２０１のＸＹ電極間には従来通り±Ｖａを印加すれば、駆動回路の消費電力は半減する。この場合、パルス周波数は２倍になっても、パルス１周期当たりの消費エネルギは１／４になる。また、本実施例においても、図２５の駆動電圧ＶＸとＶＹの波形に示すように、一方の電極電圧が最低電圧に至った瞬間に他方の電極電圧を立ち上げることによって駆動電圧波形のデューティは最大限に拡大できる。従って、ドライブ電圧のマージンを広げたり、パルス周波数を増やしてディスプレイの高輝度化を図ることができる。図２５の波形図を用いて簡単に動作を説明する。例えばＸ電極の電圧ＶＸを立ち下げる際には、スイッチ回路９５をＯＦＦにしてからスイッチ回路６３をＯＮにしてトランス３の片側のコイル３１１と電極容量の共振を利用してＶＸを下げる。ＶＸがパルス波形の最低電位を過ぎるとダイオード６１が導通し、ＶＸはほぼその最低電位に保持される。ダイオード６１には、スイッチ回路９７の構成素子に寄生するダイオードを用いてもよいし、新たに並列負荷したダイオードを用いてもよい。その後、スイッチ回路６３をＯＦＦにするとコイル３１１に流れていた電流が遮断されて、トランス３の電磁エネルギがもう一方のコイル３２１とダイオード６６を介してプラズマディスプレイパネル２０１のＹ電極に流れ込む。この時にも、コイル３２１とＹ電極の容量との間の共振を介して、トランス３に蓄えられていた電磁エネルギがＹ電極の容量の静電エネルギに効率よく変換され再利用されることによって、駆動回路の電力消費が削減される。同様の動作を、フローティングスイッチ回路９９と１００を切り換えることによって、Ｘ・Ｙ電極の電圧ＶＸ・ＶＹを立ち下げる際に繰返し実施する。（各々の電極電圧が、ＶＡ／２および０Ｖから立ち下げられる場合の４パターンがある。）
また、本実施例においては、耐圧を半分に抑えた安価な駆動素子やダイオード、トランスなどを、各スイッチ回路や回路部品に用いることができる。なお、本実施例の説明においては、プラズマディスプレイパネル２０１のＸ電極とＹ電極の間に振幅が半分の駆動電圧を差動的に印加していたが、駆動電圧の印加端子を同じＸ電極やＹ電極の奇数番目と偶数番目の間としてもよいことはいうまでもない。従って、本実施例を用いることにより、駆動回路の消費電力と回路コストを大幅に抑えた上に、ドライブ電圧のマージンを広げたり、パルス周波数を増やしてディスプレイの高輝度化を測ることができる高速な低消費電力駆動回路を実現できる。
【０１０１】
以上本発明の実施例について説明したが、各実施例を構成する素子の極性を反転して電源電圧の正負の方向を反転してもよいことはいうまでもない。また、各実施例を構成する駆動素子や半導体素子にはＭＯＳＦＥＴやダイオードを用いた例を説明してきた。しかし、当該技術者がこれらと同等の働きをもつ素子であることを知るＩＧＢＴやバイポーラトランジスタ、接合形ＦＥＴ，真空管などにこれらの駆動素子や半導体素子を置き換えることが可能であることはいうまでもない。同様に、各実施例において駆動対象としていたディスプレイパネルにはマトリクス電極を持ち容量性負荷と見なすことができる。プラズマディスプレイパネルや液晶パネル、エレクトロルミネッセンスパネル、電界放射形ディスプレイ（ＦＥＤ）パネルなどが適用できることは明らかである。さらに、駆動負荷に容量性インピーダンスを示すブラウン管や蛍光管（液晶ディスプレイのバックライトに用いられるものも含む）なども本発明における駆動負荷となる。
【０１０２】
（付記１）  容量性負荷に接続される出力端子と第１の基準電位の間に接続された１次コイルと、前記出力端子と第２の基準電位の間に接続された２次コイルとを有するトランスと、
前記１次コイルと直列に接続された第１のスイッチ回路と、
前記２次コイルと直列に接続された第２のスイッチ回路と、
前記出力端子と駆動電源の間に接続された電源スイッチ回路とを備えることを特徴とする容量性負荷駆動回収回路。
【０１０３】
（付記２）  前記出力端子と前記第１の基準電位の間に接続された第３のスイッチ回路を更に備える付記１に記載の容量性負荷駆動回収回路。
【０１０４】
（付記３）  前記第３のスイッチ回路は、１方向性導通素子から構成されている付記２に記載の容量性負荷駆動回収回路。
【０１０５】
（付記４）  前記第２のスイッチ回路は、１方向性導通素子から構成されている付記１に記載の容量性負荷駆動回収回路。
【０１０６】
（付記５）  前記第１の基準電位と前記第２の基準電位は等しい電位である付記１に記載の容量性負荷駆動回収回路。
【０１０７】
（付記６）  前記１次コイルと前記第１のスイッチの接続点と第５の基準電位の間に接続された第４のスイッチ回路を備える付記１に記載の容量性負荷駆動回収回路。
【０１０８】
（付記７）  前記１次コイルと前記第１のスイッチの接続点と前記駆動電源の間に接続された第４のスイッチ回路を備える付記１に記載の容量性負荷駆動回収回路。
【０１０９】
（付記８）  前記第４のスイッチ回路は、１方向性導通素子から構成されている付記６又は７に記載の容量性負荷駆動回収回路。
【０１１０】
（付記９）  前記電源スイッチ回路が接続される経路に接続されたインピーダンス回路を更に備える付記１に記載の容量性負荷駆動回収回路。
【０１１１】
（付記１０）  容量性負荷に接続される出力端子と第１の基準電位の間に直列に接続された第１のスイッチ回路、コイル及び第２のスイッチ回路と、
前記第１のスイッチ回路と前記コイルの接続点と前記第１の基準電位の間に接続された第３のスイッチ回路と、
前記コイルと前記第２のスイッチ回路の接続点と前記出力端子の間に接続された第４のスイッチ回路と、
前記出力端子と駆動電源の間に接続された電源スイッチ回路とを備えることを特徴とする容量性負荷駆動回収回路。
【０１１２】
（付記１１）  前記第３のスイッチ回路は、１方向性導通素子から構成されている付記１０に記載の容量性負荷駆動回収回路。
【０１１３】
（付記１２）  前記第４のスイッチ回路は、１方向性導通素子から構成されている付記１０に記載の容量性負荷駆動回収回路。
【０１１４】
（付記１３）  前記電源スイッチ回路が接続される経路に接続されたインピーダンス回路を更に備える付記１０に記載の容量性負荷駆動回収回路。
【０１１５】
（付記１４）  複数の容量性負荷と、
第１の駆動電源と、
第２の駆動電源と、
前記第１の駆動電源と前記第２の駆動電源の間に直列に接続され、前記複数の容量性負荷をそれぞれ駆動し、接続点が前記容量性負荷に接続された複数の第１及び第２の駆動素子の組みと、を備え、
前記第１と第２の駆動電源の一方が、付記１から１３のいずれか１項に記載された容量性負荷駆動回収回路であることを特徴とする容量性負荷駆動回路。
【０１１６】
（付記１５）  前記第１と第２の駆動電源の一方として使用される前記容量性負荷駆動回収回路の前記電源スイッチ回路が接続される経路に設けられ、前記駆動電源から流れる電流を検出する電流検出回路と、
前記電流検出回路の検出結果に応じて前記容量性負荷駆動回収回路の各スイッチ回路を制御する制御回路とを備える付記１４に記載の容量性負荷駆動回路。
【０１１７】
（付記１６）  前記複数の容量性負荷のそれぞれの駆動状態の変化情報から駆動回路の消費電力予想値を演算し、演算した前記消費電力予想値に応じて前記容量性負荷駆動回収回路の各スイッチ回路を制御する制御回路とを備える付記１４に記載の容量性負荷駆動回路。
【０１１８】
（付記１７）  当該容量性負荷駆動回路の一部の温度を検出する温度検出回路を備え、前記温度検出回路の検出した温度に応じて前記容量性負荷駆動回収回路の各スイッチ回路を制御する制御回路とを備える付記１４に記載の容量性負荷駆動回路。
【０１１９】
（付記１８）  第１の方向に伸びる複数の走査電極と、前記走査電極と交差するように配置された複数のアドレス電極とを有するプラズマディスプレイパネルと、前記複数の走査電極を駆動する走査電極駆動回路と、前記複数のアドレス電極を駆動するアドレス電極駆動回路とを備えるプラズマディスプレイ装置であって、
前記アドレス電極駆動回路の電源は、付記１から１３のいずれか１項に記載された容量性負荷駆動回収回路であることを特徴とするプラズマディスプレイ装置。
【０１２０】
（付記１９）  複数の容量性負荷と、
第１の駆動電源と、
第２の駆動電源と、
前記第１の駆動電源と前記第２の駆動電源の間に直列に接続され、接続点が前記複数の容量性負荷にそれぞれ接続された複数組みの第１及び第２の駆動素子を有する駆動回路と、を備え、
前記第１と第２の駆動電源の一方が、無効電力回収回路を備える電力回収電源であり、
前記電力回収電源は、前記駆動回路での消費電力を検出する電力検出回路と、
前記電力検出回路の検出結果に応じて前記無効電力回収回路の動作を制御する制御回路とを備えることを特徴とする容量性負荷駆動回路。
【０１２１】
（付記２０）  前記電力検出回路は、前記電力回収電源に供給される電流を検出する電流検出回路を備え、前記電流検出回路の検出結果に応じて前記駆動回路での消費電力を演算する付記１９に記載の容量性負荷駆動回路。
【０１２２】
（付記２１）  前記電力検出回路は、前記複数の容量性負荷のそれぞれの駆動状態の変化情報から駆動回路の消費電力を演算する付記１９に記載の容量性負荷駆動回路。
【０１２３】
（付記２２）  前記電力検出回路は、前記駆動回路の一部の温度を検出する温度検出回路を備え、前記温度検出回路の検出した温度応じて前記駆動回路での消費電力を演算する付記１９に記載の容量性負荷駆動回路。
【０１２４】
（付記２３）  ２つの駆動端子を有する容量性負荷と、
第１の駆動電源と、
第２の駆動電源と、
前記容量性負荷の２つの端子間に直列に接続された第１のスイッチ回路、コイル及び第２のスイッチ回路と、
前記容量性負荷の一方の端子と前記第１の駆動電源の一方の端子間に接続された第３のスイッチ回路と、
前記容量性負荷の一方の端子と前記第１の駆動電源の他方の端子間に接続された第４のスイッチ回路と、
前記第１のスイッチと前記コイルの接続点と、前記第１の駆動電源の他方の端子間に接続された第５のスイッチ回路と、
前記容量性負荷の他方の端子と前記第２の駆動電源の一方の端子間に接続された第６のスイッチ回路と、
前記容量性負荷の他方の端子と前記第２の駆動電源の他方の端子間に接続された第７のスイッチ回路と、
前記第２のスイッチと前記コイルの接続点と、前記第２の駆動電源の他方の端子間に接続された第８のスイッチ回路と、を備えることを特徴とする容量性負荷駆動回路。
【０１２５】
（付記２４）  ２つの駆動端子を有する容量性負荷と、
第１の駆動電源と、
第２の駆動電源と、
前記容量性負荷の一方の端子と前記第１の駆動電源の一方の端子間に接続された第１のスイッチ回路と、
前記容量性負荷の一方の端子と前記第１の駆動電源の他方の端子間に接続された第２のスイッチ回路と、
前記容量性負荷の一方の端子と前記第１の駆動電源の他方の端子間に直列に接続されたトランスの一方のコイル及び第３のスイッチ回路と、
前記第１の駆動電源の２つの端子を選択的に第１の基準電位に接続する第４のスイッチ回路と、
前記第２のスイッチ回路に並列に接続された第５のスイッチ回路と、
前記第３のスイッチ回路に並列に接続された第６のスイッチ回路と、
前記容量性負荷の他方の端子と前記第２の駆動電源の一方の端子間に接続された第７のスイッチ回路と、
前記容量性負荷の他方の端子と前記第２の駆動電源の他方の端子間に接続された第８のスイッチ回路と、
前記容量性負荷の他方の端子と前記第２の駆動電源の他方の端子間に直列に接続されたトランスの他方のコイル及び第９のスイッチ回路と、
前記第２の駆動電源の２つの端子を選択的に第１の基準電位に接続する第１０のスイッチ回路と、
前記第８のスイッチ回路に並列に接続された第１１のスイッチ回路と、
前記第９のスイッチ回路に並列に接続された第１２のスイッチ回路と、を備えることを特徴とする容量性負荷駆動回路。
【０１２６】
（付記２５）  交互に配置され、第１の方向に伸びる複数の第１及び第２の電極と、前記第１及び第２の電極と交差するように配置された複数のアドレス電極とを有するプラズマディスプレイパネルと、前記複数の第１の電極を駆動する第１電極駆動回路と、前記複数の第２の電極を駆動する第２電極駆動回路と、前記複数のアドレス電極を駆動するアドレス電極駆動回路とを備え、
前記第２電極駆動回路は、前記複数の第２の電極に順次走査パルスを印加する走査回路と、前記走査回路を介して前記複数の第２の電極に同時にサステインパルスを印加する共通駆動回路とを備え、
前記第１電極駆動回路と前記共通駆動回路は、前記複数の第１及び第２の電極に交互に前記サステインパルスを印加するプラズマディスプレイ装置であって、
前記第１電極駆動回路と前記共通駆動回路は、付記２３又は２４に記載された容量性負荷駆動回路であることを特徴とするプラズマディスプレイ装置。
【０１２７】
（付記２６）  少なくとも容量性負荷を構成する一対の電極を備え、前記一対の電極の間にて放電を生じせしめるプラズマディスプレイパネルと、前記一対の電極の少なくとも一方に接続されて、前記容量性負荷を駆動する容量性負荷駆動回路とを有するプラズマディスプレイ装置であって、
前記容量性負荷駆動回路は、前記一方の電極に接続される出力端子と基準電位との間に接続されたコイル回路を有してなり、
前記容量性負荷に蓄えられたエネルギを放電するに際し、前記コイル回路に流れる電流が増大する間、前記エネルギを前記コイル回路に蓄積すると共に、前記エネルギを前記コイル回路にて維持し、
前記容量性負荷を再度充電する際には、前記コイル回路に流れる電流が減少する間、前記蓄積されたエネルギを放出するように制御することを特徴とするプラズマディスプレイ装置。
【０１２８】
（付記２７）  前記容量性負荷の放電後、再度充電するまでの間、前記容量性負荷を放電状態に維持するためのスイッチ回路と、前記容量性負荷の充電後、再度放電するまでの間、前記容量性負荷を充電状態に維持するための電源スイッチ回路を有することを特徴とする付記２６に記載のプラズマディスプレイ装置。
【０１２９】
（付記２８）  前記スイッチ回路は、１方向性導通素子から構成されていることを特徴とする付記２７に記載のプラズマディスプレイ装置。
【０１３０】
（付記２９）  前記電源スイッチ回路は、前記容量性負荷の充電が完了する前に導通状態となるよう制御されることを特徴とする付記２７に記載のプラズマディスプレイ装置。
【０１３１】
（付記３０）  前記容量性負荷に蓄えられたエネルギを放電するに際し、前記エネルギを前記一方の電極を介して前記コイル回路に蓄積し、
前記容量性負荷を再度充電する際には、前記放出されたエネルギを前記一方の電極を介して前記容量性負荷に供給することを特徴とする付記２７に記載のプラズマディスプレイ装置。
【０１３２】
（付記３１）  前記容量性負荷駆動回路は、前記一対の電極の前記一方と他方の間に接続されてなり、
前記容量性負荷に蓄えられたエネルギを放電するに際し、前記エネルギを前記一方の電極を介して前記コイル回路に蓄積し、
前記容量性負荷を再度充電する際には、前記放出されたエネルギを前記他方の電極を介して前記容量性負荷に供給することを特徴とする付記２７に記載のプラズマディスプレイ装置。
【０１３３】
（付記３２）  複数の走査電極と、前記走査電極と交差するように配置された複数のアドレス電極とを有するプラズマディスプレイパネルと、前記複数の走査電極を駆動する走査電極駆動回路と、前記複数のアドレス電極を駆動するアドレス電極駆動回路とを備えるプラズマディスプレイ装置であって、
前記アドレス電極駆動回路は、前記アドレス電極に接続される出力端子と基準電位との間に接続されたコイル回路を有してなり、
前記アドレス電極と前記走査電極からなる容量性負荷に蓄えられたエネルギを放電するに際し、前記コイル回路に流れる電流が増大する間、前記エネルギを前記コイル回路に蓄積すると共に、前記エネルギを前記コイル回路にて維持し、
前記容量性負荷を再度充電する際には、前記コイル回路に流れる電流が減少する間、前記蓄積されたエネルギを放出するように制御することを特徴とするプラズマディスプレイ装置。
【０１３４】
【発明の効果】
本発明によれば、ディスプレイデバイスを高速に駆動する駆動回路における電力消費（発熱）が抑制できると共に、回路コストの増加を抑えることができる。本発明の適用により、負荷容量の大きい４０型クラス以上のプラズマディスプレイや、アドレス駆動パルスレートの高いＳＶＧＡ（８００×６００ドット）、ＸＧＡ（１０２４×７６８ドット）、ＳＸＧＡ（１２８０×１０２４ドット）といった高解像度プラズマディスプレイ、ＴＶ・ＨＤＴＶなどといった高輝度工階調プラズマテレビジョンの小型低消費電力化・低コスト化を推進することができる。また、動画表示中の偽輪郭対策に伴うアドレス駆動パルスレートの増加による消費電力の増加も抑えることができる。
【図面の簡単な説明】
【図１】三電極面放電交流駆動型プラズマディスプレイパネルを概略的に示すブロック図である。
【図２】図１に示すプラズマディスプレイパネルの電極構造を説明するための断面図である。
【図３】図１に示すプラズマディスプレイパネルを用いたプラズマディスプレイ装置の全体構成を示すブロック図である。
【図４】図１に示すプラズマディスプレイ装置の駆動波形の一例を示す図である。
【図５】図３に示すプラズマディスプレイ装置に使用するＩＣの一例を示すブロック回路図である。
【図６】電力回収方式を用いた従来のプラズマディスプレイパネルの駆動回路の一例を示すブロック図である。
【図７】従来のプラズマディスプレイパネルの駆動回路の他の例を示すブロック図である。
【図８】本発明の第１実施例の容量性負荷駆動回路の構成を示すブロック図である。
【図９】本発明の第２実施例のＰＤＰ装置の全体構成を示すブロック図である。
【図１０】第２実施例のアドレスドライバの構成を示す図である。
【図１１】第２実施例のアドレスドライバ電力回収電源の構成を示す図である。
【図１２】第２実施例のアドレスドライバ電力回収電源の動作を示すタイムチャートである。
【図１３】本発明の第３実施例のＰＤＰ装置のアドレスドライバ電力回収電源の構成を示す図である。
【図１４】本発明の第４実施例のＰＤＰ装置のアドレスドライバ電力回収電源の構成を示す図である。
【図１５】本発明の第５実施例の容量性負荷駆動回路の構成を示すブロック図である。
【図１６】第５実施例の容量性負荷駆動回路の動作を示すタイムチャートである。
【図１７】本発明の第６実施例のＰＤＰ装置のアドレスドライバ電力回収電源の構成を示す図である。
【図１８】電流検出回路の構成例を示す図である。
【図１９】本発明の第７実施例のＰＤＰ装置のアドレスドライバ電力回収電源の構成を示す図である。
【図２０】本発明の第８実施例のＰＤＰ装置の構成を示すブロック図である。
【図２１】本発明の第９実施例のＰＤＰ装置のアドレスドライバ電力回収電源の構成を示す図である。
【図２２】本発明の第１０実施例のＰＤＰ装置の共通ドライバの構成を示す図である。
【図２３】第１０実施例のＰＤＰ装置の共通ドライバの動作を示すタイムチャートである。
【図２４】本発明の第１１実施例のＰＤＰ装置の共通ドライバの構成を示す図である。
【図２５】第１１実施例のＰＤＰ装置の共通ドライバの動作を示すタイムチャートである。
【符号の説明】
１…駆動電源
２…電源スイッチ回路
３…トランス
４…第１のスイッチ回路
５…負荷容量
６…第３スイッチ回路（１方向性導通素子）
７…第２スイッチ回路（１方向性導通素子）
３１…１次コイル
３２…２次コイル
【図１】
2004177815.tif 000005
【図２】
2004177815.tif 000006
【図３】
2004177815.tif 000007
【図４】
2004177815.tif 000008
【図５】
2004177815.tif 000009
【図６】
2004177815.tif 000010
【図７】
2004177815.tif 000011
【図８】
2004177815.tif 000012
【図９】
2004177815.tif 000013
【図１０】
2004177815.tif 000014
【図１１】
2004177815.tif 000015
【図１２】
2004177815.tif 000016
【図１３】
2004177815.tif 000017
【図１４】
2004177815.tif 000018
【図１５】
2004177815.tif 000019
【図１６】
2004177815.tif 000020
【図１７】
2004177815.tif 000021
【図１８】
2004177815.tif 000022
【図１９】
2004177815.tif 000023
【図２０】
2004177815.tif 000024
【図２１】
2004177815.tif 000025
【図２２】
2004177815.tif 000026
【図２３】
2004177815.tif 000027
【図２４】
2004177815.tif 000028
【図２５】
2004177815.tif 000029