(57)【要約】【課題】広いダイナミックレンジで入出力関係について高い直線性を高精度で実現することができるＩ／Ｆ変換装置等を提供する。【解決手段】Ｉ／Ｆ変換装置１０は、第１比較部１１１、第２比較部１１２、カレントミラー回路１４、基準電圧源１５、ＳＲ型フリップフロップ回路１６、バッファアンプ１８、第１容量素子Ｃ１、第２容量素子Ｃ２、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ１１およびスイッチＳＷ２１を備える。第１比較部１１１および第２比較部１１２それぞれの動作特性は互いに同じである。２つの容量素子Ｃ１およびＣ２それぞれの容量値は互いに等しい。このＩ／Ｆ変換装置１０は、入力端１０ａがフォトダイオードＰＤと接続されており、フォトダイオードＰＤで発生した電流を入力端１０ａに入力して、その入力した電流の大きさに応じた周波数の信号をバッファアンプ１８から計数部１９へ出力する。【選択図】  図１
2004325409.tif 000002
【特許請求の範囲】
【請求項１】
入力端に入力した電流の大きさに応じた周波数の信号を発生するＩ／Ｆ変換装置であって、
前記入力端に入力した電流を第１出力端および第２出力端の何れか一方に選択的に切り替えて出力する切替手段と、
前記切替手段の前記第１出力端と接続され、電流の入力に応じて電荷を蓄積する第１容量素子と、
前記第１容量素子に蓄積された電荷を放電させる第１放電手段と、
前記第１容量素子の一端と入力端子が接続され、前記第１容量素子の前記一端の電圧と基準電圧とを大小比較して、その比較の結果を表す第１比較信号を出力端子から出力する第１比較部と、
前記切替手段の前記第２出力端と接続され、電流の入力に応じて電荷を蓄積する第２容量素子と、
前記第２容量素子に蓄積された電荷を放電させる第２放電手段と、
前記第２容量素子の一端と入力端子が接続され、前記第２容量素子の前記一端の電圧と基準電圧とを大小比較して、その比較の結果を表す第２比較信号を出力端子から出力する第２比較部と、
を備えることを特徴とするＩ／Ｆ変換装置。
【請求項２】
前記第１比較信号および前記第２比較信号に基づいて、前記切替手段，前記第１放電手段および前記第２放電手段それぞれの動作を制御するタイミング制御手段を更に備えることを特徴とする請求項１記載のＩ／Ｆ変換装置。
【請求項３】
前記切替手段の前記第１出力端と接続されるとともに、前記第１比較部の前記入力端子と一端が接続され、電流の入力に応じて電荷を蓄積する第３容量素子と、
前記第３容量素子に蓄積された電荷を放電させる第３放電手段と、
前記切替手段の前記第２出力端と接続されるとともに、前記第２比較部の前記入力端子と一端が接続され、電流の入力に応じて電荷を蓄積する第４容量素子と、
前記第４容量素子に蓄積された電荷を放電させる第４放電手段と、
前記第１容量素子の他端を接地電位に接続した状態、前記第１容量素子の他端を前記第１比較部の前記出力端子に接続した状態、および、前記第１容量素子の他端を開放した状態、の何れかに選択的に設定する第１接続手段と、
前記第２容量素子の他端を接地電位に接続した状態、前記第２容量素子の他端を前記第２比較部の前記出力端子に接続した状態、および、前記第２容量素子の他端を開放した状態、の何れかに選択的に設定する第２接続手段と、
前記第３容量素子の他端を接地電位に接続した状態、前記第３容量素子の他端を前記第１比較部の前記出力端子に接続した状態、および、前記第３容量素子の他端を開放した状態、の何れかに選択的に設定する第３接続手段と、
前記第４容量素子の他端を接地電位に接続した状態、前記第４容量素子の他端を前記第２比較部の前記出力端子に接続した状態、および、前記第４容量素子の他端を開放した状態、の何れかに選択的に設定する第４接続手段と、
を更に備え、
前記第１比較部および前記第２比較部それぞれがコンパレータモードおよびアンプモードの何れかに選択的に設定可能である、
ことを特徴とする請求項１記載のＩ／Ｆ変換装置。
【請求項４】
前記第１比較信号および前記第２比較信号に基づいて、前記切替手段，前記第１放電手段，前記第２放電手段，前記第３放電手段，前記第４放電手段，前記第１接続手段，前記第２接続手段，前記第３接続手段，前記第４接続手段，前記第１比較部および前記第２比較部それぞれの動作を制御するタイミング制御手段を更に備えることを特徴とする請求項３記載のＩ／Ｆ変換装置。
【請求項５】
前記第１比較部および前記第２比較部それぞれに基準電圧を供給する基準電圧源を更に備えることを特徴とする請求項１記載のＩ／Ｆ変換装置。
【請求項６】
前記第１比較信号および前記第２比較信号を入力するＳＲ型フリップフロップ回路を更に備えることを特徴とする請求項１記載のＩ／Ｆ変換装置。
【請求項７】
前記入力端に入力した電流を増倍して前記切替手段へ出力するカレントミラー回路を更に備えることを特徴とする請求項１記載のＩ／Ｆ変換装置。
【請求項８】
第１比較部の前記入力端子と接続され該入力端子の電位をリセットする第１過電圧防止回路と、
第２比較部の前記入力端子と接続され該入力端子の電位をリセットする第２過電圧防止回路と、
を更に備えることを特徴とする請求項１記載のＩ／Ｆ変換装置。
【請求項９】
入射した光の強度に応じた大きさの電流を出力する受光素子と、
前記受光素子から出力された電流を入力し、その電流の大きさに応じた周波数の信号を発生する請求項１〜８の何れか１項に記載のＩ／Ｆ変換装置と、
を備えることを特徴とする光検出装置。
【請求項１０】
前記Ｉ／Ｆ変換装置で発生する信号における単位時間当たりのパルス数を計数する計数部を更に備えることを特徴とする請求項９記載の光検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力端に入力した電流の大きさに応じた周波数の信号を出力する電流−周波数（Ｉ／Ｆ）変換装置、ならびに、このようなＩ／Ｆ変換装置および受光素子を含む光検出装置に関するものである。
【０００２】
【従来の技術】
受光素子（例えばフォトダイオードや光電子増倍管など）は、入射した光の強度に応じた大きさの電流を出力することができ、その電流値から光強度を検出することができる。このような受光素子は、入射光強度についての広いダイナミックレンジで、入射光強度と出力電流値との間のリニアリティが優れている。一方、光強度についての人間の目の感度のダイナミックレンジは６桁程度であることが知られている。
【０００３】
そこで、受光素子から出力される電流値を入力してＡ／Ｄ変換するＡ／Ｄ変換装置では、このような光強度の広いダイナミックレンジに対応して、多くのビット数のデジタル値を出力することが要求される。例えば、光強度のダイナミックレンジが６桁であるのに対応して、Ａ／Ｄ変換装置から出力されるデジタル値は２０ビットであることが要求される。しかし、このような２０ビットものデジタル値を出力するＡ／Ｄ変換装置を実現するのは困難である。
【０００４】
このような問題を解決すべく、入力した電流の大きさに応じた周波数の信号を出力するＩ／Ｆ変換装置が提案されている（例えば特許文献１を参照）。このＩ／Ｆ変換装置は、受光素子から出力される電流値を入力して、その電流値（すなわち、受光素子への入射光強度）の大きさに応じた周波数のパルス信号を出力する。したがって、このＩ／Ｆ変換装置から出力される信号における単位時間当たりのパルス数を計数することで、広いダイナミックレンジで光強度をデジタル値として得ることができる。
【０００５】
図１２は、特許文献１に開示された従来のＩ／Ｆ変換装置の構成図である。この図に示されるＩ／Ｆ変換装置４０は、電流−電圧変換回路４１、トランジスタＴｒ１、カレントミラー回路４２，４３、ミラー積分回路４４、比較回路４５および基準電圧源４６を備える。
【０００６】
電流−電圧変換回路４１は、演算増幅器４１ａおよび帰還抵抗素子Ｒｆを有し、電流値検出回路４から出力される電流値を入力して、その電流値に応じた電圧値に変換し、その電圧値を出力する。トランジスタＴｒ１は、電流−電圧変換回路４１から出力される電圧値をゲート端子に入力し、その電圧値を対数増幅した値の電流をソース端子とドレイン端子との間に流す。カレントミラー回路４２は、トランジスタＴｒ２およびＴｒ３を有し、トランジスタＴｒ１から出力される電流を増倍して出力する。カレントミラー回路４３は、トランジスタＴｒ４およびＴｒ５を有し、カレントミラー回路４２から出力される電流を増倍して出力する。
【０００７】
ミラー積分回路４４は、演算増幅器４４ａおよび帰還容量素子Ｃを有し、カレントミラー回路４３から出力される電流を入力して、その入力電流に応じて電荷を容量素子Ｃに蓄積し、その蓄積した電荷の量に応じた電圧値を出力する。比較回路４５は、ミラー積分回路４４から出力される電圧値と、基準電圧源４６から出力される基準電圧値Ｖｒｅｆとを大小比較して、その比較結果を表す比較信号を出力する。ミラー積分回路４４の演算増幅器４４ａの入出力端子間に設けられたスイッチ３４は、比較回路４５から出力されバッファアンプ３３を経た比較信号を入力し、この比較信号に基づいて開閉する。
【０００８】
このＩ／Ｆ変換装置４０では、ミラー積分回路４４に電流が入力していくと、次第に、容量素子Ｃにおける電荷の蓄積量が多くなって、ミラー積分回路４４から出力される電圧値が大きくなる。やがて、ミラー積分回路４４から出力される電圧値が基準電圧値Ｖｒｅｆを超えると、比較回路４５から出力される比較信号が反転し、これにより、スイッチ３４が閉じて容量素子Ｃが放電される。容量素子Ｃが放電されると、比較信号が再び反転して、スイッチ３４が開いて、容量素子Ｃにおける電荷の蓄積が再開される。このように、容量素子Ｃは充放電が繰り返され、比較回路４５から出力される比較信号は、その充放電の繰り返しを表す信号であって、入力する電流値の大きさに応じた周波数のものとなる。
【０００９】
また、このＩ／Ｆ変換装置４０は、対数増幅特性を有するトランジスタＴｒ１を備えていることにより、対数増幅特性を有しないトランジスタを使用した場合に容量素子Ｃの放電期間を充分に確保することができないような高い出力周波数（大きな入力電流値）になってしまうときにも、入力電流値と出力周波数との間の入出力関係の直線性を改善することを意図している。すなわち、このＩ／Ｆ変換装置４０は、広いダイナミックレンジで入力電流値についての入出力関係の直線性を改善することを意図している。
【００１０】
【特許文献１】
特開２００２−１０７４２８号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、上記の従来のＩ／Ｆ変換装置では、入力電流値と出力周波数との間の入出力関係について高い直線性を広いダイナミックレンジで高精度で実現することは困難である。したがって、このようなＩ／Ｆ変換装置および受光素子を含む光検出装置でも、入射光強度と出力周波数との間の入出力関係について高い直線性を広いダイナミックレンジで高精度で実現することは困難である。
【００１２】
本発明は、上記問題点を解消する為になされたものであり、広いダイナミックレンジで入出力関係について高い直線性を高精度で実現することができるＩ／Ｆ変換装置および光検出装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明に係るＩ／Ｆ変換装置は、入力端に入力した電流の大きさに応じた周波数の信号を発生するＩ／Ｆ変換装置であって、（１）  入力端に入力した電流を第１出力端および第２出力端の何れか一方に選択的に切り替えて出力する切替手段と、（２）  切替手段の第１出力端と接続され、電流の入力に応じて電荷を蓄積する第１容量素子と、（３）  第１容量素子に蓄積された電荷を放電させる第１放電手段と、（４）  第１容量素子の一端と入力端子が接続され、第１容量素子の一端の電圧と基準電圧とを大小比較して、その比較の結果を表す第１比較信号を出力端子から出力する第１比較部と、（５）  切替手段の第２出力端と接続され、電流の入力に応じて電荷を蓄積する第２容量素子と、（６）  第２容量素子に蓄積された電荷を放電させる第２放電手段と、（７）  第２容量素子の一端と入力端子が接続され、第２容量素子の一端の電圧と基準電圧とを大小比較して、その比較の結果を表す第２比較信号を出力端子から出力する第２比較部と、を備えることを特徴とする。
【００１４】
このＩ／Ｆ変換装置では、切替手段において電流が第１出力端へ出力されるよう設定されているときには、入力端に入力した電流は切替手段を経て第１容量素子に流れ込み、この第１容量素子に電荷が蓄積されていく。第１容量素子に蓄積された電荷の量が多くなるに従い、第１比較部の入力端子に入力する電圧は、次第に大きくなり、やがて、基準電圧より大きくなって、第１比較部の出力端子から出力される第１比較信号はレベル反転する。そして、第１比較信号のレベル反転に伴い、第１容量素子に蓄積された電荷が第１放電手段により放電され、第１比較部の出力端子から出力される第１比較信号はレベル反転する。
【００１５】
その後、切替手段において電流が第２出力端へ出力されるよう設定が変更されて、入力端に入力した電流は切替手段を経て第２容量素子に流れ込み、この第２容量素子に電荷が蓄積されていく。第２容量素子に蓄積された電荷の量が多くなるに従い、第２比較部の入力端子に入力する電圧は、次第に大きくなり、やがて、基準電圧より大きくなって、第２比較部の出力端子から出力される第２比較信号はレベル反転する。そして、第２比較信号のレベル反転に伴い、第２容量素子に蓄積された電荷が第２放電手段により放電され、第２比較部の出力端子から出力される第２比較信号はレベル反転する。
【００１６】
以上のような動作が繰り返されて、Ｉ／Ｆ変換装置の第１比較部または第２比較部から出力される信号はパルス信号となり、このパルス信号の周波数は、入力端に入力する電流の大きさに応じたものとなる。
【００１７】
なお、以上のような動作を行なう為にタイミング制御手段を更に備えて、このタイミング制御手段により、第１比較信号および第２比較信号に基づいて、切替手段，第１放電手段および第２放電手段それぞれの動作を制御するのが好適である。
【００１８】
また、本発明に係るＩ／Ｆ変換装置は、（１）  切替手段の第１出力端と接続されるとともに、第１比較部の入力端子と一端が接続され、電流の入力に応じて電荷を蓄積する第３容量素子と、（２）  第３容量素子に蓄積された電荷を放電させる第３放電手段と、（３）  切替手段の第２出力端と接続されるとともに、第２比較部の入力端子と一端が接続され、電流の入力に応じて電荷を蓄積する第４容量素子と、（４）  第４容量素子に蓄積された電荷を放電させる第４放電手段と、（５）  第１容量素子の他端を接地電位に接続した状態、第１容量素子の他端を第１比較部の出力端子に接続した状態、および、第１容量素子の他端を開放した状態、の何れかに選択的に設定する第１接続手段と、（６）  第２容量素子の他端を接地電位に接続した状態、第２容量素子の他端を第２比較部の出力端子に接続した状態、および、第２容量素子の他端を開放した状態、の何れかに選択的に設定する第２接続手段と、（７）  第３容量素子の他端を接地電位に接続した状態、第３容量素子の他端を第１比較部の出力端子に接続した状態、および、第３容量素子の他端を開放した状態、の何れかに選択的に設定する第３接続手段と、（８）  第４容量素子の他端を接地電位に接続した状態、第４容量素子の他端を第２比較部の出力端子に接続した状態、および、第４容量素子の他端を開放した状態、の何れかに選択的に設定する第４接続手段と、を更に備えることを特徴とする。さらに、第１比較部および第２比較部それぞれがコンパレータモードおよびアンプモードの何れかに選択的に設定可能であることを特徴とする。なお、コンパレータモードとは、入力端子に入力した電圧と基準電圧とを大小比較して、その比較の結果を表す比較信号を出力端子から出力する動作モードである。また、アンプモードとは、入力端子と出力端子との間に帰還容量素子が接続されているときに、その帰還容量素子に蓄積されている電荷の量に応じた電圧値を出力端子から出力する動作モードである。
【００１９】
この場合のように、第１容量素子および第２容量素子に加えて、第３容量素子および第４容量素子と、各容量素子の電荷を放電する放電手段と、各容量素子の接続状態を設定する接続手段と、を更に備えることにより、第１容量素子，第２容量素子，第３容量素子および第４容量素子の順に繰り返して電荷が蓄積されていき、第１比較部または第２比較部から出力される信号はパルス信号となり、このパルス信号の周波数は、入力端に入力する電流の大きさに応じたものとなる。
【００２０】
なお、以上のような動作を行なう為にタイミング制御手段を更に備えて、このタイミング制御手段により、第１比較信号および第２比較信号に基づいて、切替手段，第１放電手段，第２放電手段，第３放電手段，第４放電手段，第１接続手段，第２接続手段，第３接続手段，第４接続手段，第１比較部および第２比較部それぞれの動作を制御するのが好適である。
【００２１】
また、本発明に係るＩ／Ｆ変換装置は、第１比較部および第２比較部それぞれに基準電圧を供給する基準電圧源、第１比較信号および第２比較信号を入力するＳＲ型フリップフロップ回路、入力端に入力した電流を増倍して切替手段へ出力するカレントミラー回路、第１比較部の入力端子と接続され該入力端子の電位をリセットする第１過電圧防止回路、第２比較部の入力端子と接続され該入力端子の電位をリセットする第２過電圧防止回路、それぞれを更に備えるのが好適である。
【００２２】
本発明に係る光検出装置は、（１）  入射した光の強度に応じた大きさの電流を出力する受光素子と、（２）  受光素子から出力された電流を入力し、その電流の大きさに応じた周波数の信号を発生する上記の本発明に係るＩ／Ｆ変換装置と、を備えることを特徴とする。また、Ｉ／Ｆ変換装置で発生する信号における単位時間当たりのパルス数を計数する計数部を更に備えるのが好適である。
【００２３】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００２４】
（第１実施形態）
先ず、本発明に係るＩ／Ｆ変換装置および光検出装置の第１実施形態について説明する。図１は、第１実施形態に係るＩ／Ｆ変換装置１０および光検出装置１の構成図である。この図に示される光検出装置１は、入射した光の強度に応じた大きさの電流を出力するフォトダイオードＰＤ、フォトダイオードＰＤから出力される電流を入力して信号を発生するＩ／Ｆ変換装置１０、および、Ｉ／Ｆ変換装置１０で発生する信号における単位時間当たりのパルス数を計数する計数部１９を備える。
【００２５】
Ｉ／Ｆ変換装置１０は、第１比較部１１１、第２比較部１１２、カレントミラー回路１４、基準電圧源１５、ＳＲ型フリップフロップ回路１６、バッファアンプ１８、第１容量素子Ｃ１、第２容量素子Ｃ２、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ１１およびスイッチＳＷ２１を備える。第１比較部１１１および第２比較部１１２それぞれの動作特性は互いに同じである。２つの容量素子Ｃ１およびＣ２それぞれの容量値は互いに等しい。このＩ／Ｆ変換装置１０は、入力端１０ａがフォトダイオードＰＤと接続されており、フォトダイオードＰＤで発生した電流を入力端１０ａに入力して、その入力した電流の大きさに応じた周波数の信号をバッファアンプ１８から計数部１９へ出力する。
【００２６】
カレントミラー回路１４は、入力端１０ａに入力した電流を増倍してスイッチＳＷ１およびスイッチＳＷ２へ出力する。スイッチＳＷ１は、カレントミラー回路１４の出力端と第１比較部１１１の反転入力端子との間に設けられている。スイッチＳＷ２は、カレントミラー回路１４の出力端と第２比較部１１２の反転入力端子との間に設けられている。スイッチＳＷ１およびスイッチＳＷ２は、入力端１０ａに入力してカレントミラー回路１４を経た電流を、第１出力端（第１比較部１１１の反転入力端子との接続点）および第２出力端（第２比較部１１２の反転入力端子との接続点）の何れか一方に、選択的に切り替えて出力する切替手段として作用する。
【００２７】
第１容量素子Ｃ１の一端は、スイッチＳＷ１を介してカレントミラー回路１４の出力端と接続されており、第１比較部１１１の反転入力端子とも接続されている。第１容量素子Ｃ１の他端は接地されている。第１容量素子Ｃ１は、電流の入力に応じて電荷を蓄積することができる。スイッチＳＷ１１は、第１容量素子Ｃ１の一端と接地電位との間に設けられており、第１容量素子Ｃ１に蓄積された電荷を放電させる第１放電手段として作用する。
【００２８】
第１比較部１１１は、第１容量素子Ｃ１の一端の電圧Ｖ１を反転入力端子に入力するとともに、基準電圧源１５から出力される基準電圧Ｖｒｅｆを非反転入力端子に入力して、電圧Ｖ１と基準電圧Ｖｒｅｆとを大小比較して、その比較の結果を表す第１比較信号Ｓ１を出力端子から出力する。この第１比較信号Ｓ１は、電圧Ｖ１が基準電圧Ｖｒｅｆより小さいときにはハイレベルであり、電圧Ｖ１が基準電圧Ｖｒｅｆより大きいときにはローレベルである。
【００２９】
第２容量素子Ｃ２の一端は、スイッチＳＷ２を介してカレントミラー回路１４の出力端と接続されており、第２比較部１１２の反転入力端子とも接続されている。第２容量素子Ｃ２の他端は接地されている。第２容量素子Ｃ２は、電流の入力に応じて電荷を蓄積することができる。スイッチＳＷ２１は、第２容量素子Ｃ２の一端と接地電位との間に設けられており、第２容量素子Ｃ２に蓄積された電荷を放電させる第２放電手段として作用する。
【００３０】
第２比較部１１２は、第２容量素子Ｃ２の一端の電圧Ｖ２を反転入力端子に入力するとともに、基準電圧源１５から出力される基準電圧Ｖｒｅｆを非反転入力端子に入力して、電圧Ｖ２と基準電圧Ｖｒｅｆとを大小比較して、その比較の結果を表す第２比較信号Ｓ２を出力端子から出力する。この第２比較信号Ｓ２は、電圧Ｖ２が基準電圧Ｖｒｅｆより小さいときにはハイレベルであり、電圧Ｖ２が基準電圧Ｖｒｅｆより大きいときにはローレベルである。
【００３１】
基準電圧源１５は、一定の基準電圧Ｖｒｅｆを発生して、この基準電圧Ｖｒｅｆを第１比較部１１１および第２比較部１１２それぞれの非反転入力端子に供給する。ＳＲ型フリップフロップ回路１６は、第１比較部１１１から出力される第１比較信号Ｓ１をＳ入力端子に入力し、第２比較部１１２から出力される第２比較信号Ｓ２をＲ入力端子に入力して、第１比較信号Ｓ１および第２比較信号Ｓ２それぞれのレベル変化に応じて変化する出力信号をＱ出力端子およびＱＢ出力端子それぞれから出力する。バッファアンプ１８は、ＳＲ型フリップフロップ回路１６のＱ出力端子から出力される信号を増幅して計数部１９へ出力する。計数部１９は、このバッファアンプ１８から出力される信号における単位時間当たりのパルス数を計数して、その計数値をデジタル値として出力する。
【００３２】
ＳＲ型フリップフロップ回路１６は、第１比較信号Ｓ１および第２比較信号Ｓ２に基づいて各スイッチの動作を制御するタイミング制御手段としても作用する。すなわち、スイッチＳＷ１およびスイッチＳＷ２１それぞれは、ＳＲ型フリップフロップ回路１６のＱＢ出力端子から出力される信号の値がハイレベルであるときに閉じ、ローレベルであるときに開く。また、スイッチＳＷ２およびスイッチＳＷ１１それぞれは、ＳＲ型フリップフロップ回路１６のＱ出力端子から出力される信号の値がハイレベルであるときに閉じ、ローレベルであるときに開く。
【００３３】
次に、第１実施形態に係るＩ／Ｆ変換装置１０および光検出装置１の動作について説明する。図２は、第１実施形態に係るＩ／Ｆ変換装置１０の動作を説明するタイミングチャートである。
【００３４】
光が入射したフォトダイオードＰＤから出力された電流は、Ｉ／Ｆ変換装置１０の入力端１０ａに入力して、カレントミラー回路１４により増倍され、カレントミラー回路１４からスイッチＳＷ１，ＳＷ２へ出力される。
【００３５】
時刻ｔ１前には、ＳＲ型フリップフロップ回路１６のＱ出力がローレベルであって、ＱＢ出力がハイレベルであるので、スイッチＳＷ１およびスイッチＳＷ２１それぞれは閉じていて、スイッチＳＷ２およびスイッチＳＷ１１それぞれは開いている。カレントミラー回路１４から出力された電流は、スイッチＳＷ１を経て、第１容量素子Ｃ１に流れ込み、第１容量素子Ｃ１に電荷が蓄積されていく。第１容量素子Ｃ１に蓄積された電荷の量が多くなるに従い、第１比較部１１１の反転入力端子に入力する電圧Ｖ１は、次第に大きくなり、やがて、時刻ｔ１に、非反転入力端子に入力している基準電圧Ｖｒｅｆより大きくなる。第１比較部１１１の出力端子から出力される第１比較信号Ｓ１は、時刻ｔ１に、ハイレベルからローレベルに転じる。
【００３６】
そして、時刻ｔ１に、第１比較信号Ｓ１がローレベルに転じることにより、ＳＲ型フリップフロップ回路１６のＱ出力がハイレベルに転じるとともに、ＱＢ出力がローレベルに転じて、スイッチＳＷ１およびスイッチＳＷ２１それぞれは開いて、スイッチＳＷ２およびスイッチＳＷ１１それぞれは閉じる。この各スイッチの開閉動作により、第１容量素子Ｃ１に蓄積されていた電荷は放電され、第１比較部１１１の出力端子から出力される第１比較信号Ｓ１はハイレベルに戻る。
【００３７】
時刻ｔ１以降、カレントミラー回路１４から出力された電流は、スイッチＳＷ２を経て、第２容量素子Ｃ２に流れ込み、第２容量素子Ｃ２に電荷が蓄積されていく。第２容量素子Ｃ２に蓄積された電荷の量が多くなるに従い、第２比較部１１２の反転入力端子に入力する電圧Ｖ２は、次第に大きくなり、やがて、時刻ｔ２に、非反転入力端子に入力している基準電圧Ｖｒｅｆより大きくなる。第２比較部１１２の出力端子から出力される第２比較信号Ｓ２は、時刻ｔ２に、ハイレベルからローレベルに転じる。
【００３８】
そして、時刻ｔ２に、第２比較信号Ｓ２がローレベルに転じることにより、ＳＲ型フリップフロップ回路１６のＱ出力がローレベルに転じるとともに、ＱＢ出力がハイレベルに転じて、スイッチＳＷ１およびスイッチＳＷ２１それぞれは閉じて、スイッチＳＷ２およびスイッチＳＷ１１それぞれは開く。この各スイッチの開閉動作により、第２容量素子Ｃ２に蓄積されていた電荷は放電され、第２比較部１１２の出力端子から出力される第２比較信号Ｓ２はハイレベルに戻る。
【００３９】
以上のような動作が繰り返されて、ＳＲ型フリップフロップ回路１６のＱ出力信号は、パルス信号となり、バッファアンプ１８を経て計数部１９に入力する。そして、計数部１９により、ＳＲ型フリップフロップ回路１６のＱ出力端子から出力される信号における単位時間当たりのパルス数が計数されて、その計数値（すなわち、周波数）がデジタル値として出力される。第１容量素子Ｃ１および第２容量素子Ｃ２それぞれに蓄積される電荷の量の増加速度が速いほど、すなわち、カレントミラー回路１４から出力される電流が大きいほど、このようにして得られる周波数は高い。
【００４０】
図３は、第１実施形態に係るＩ／Ｆ変換装置１０および光検出装置１の動作特性を示すグラフである。このグラフにおいて、横軸は、光検出装置１のフォトダイオードＰＤへ入射する光の強度、または、Ｉ／Ｆ変換装置１０の入力端１０ａに入力する電流値を示す。縦軸は、計数部１９により測定される周波数を示す。また、この図には、第１実施形態のものと対比するために、図１２に示された構成のＩ／Ｆ変換装置の動作特性が比較例として示されている。この図に示されるように、比較例では、フォトダイオードＰＤへの入射光量が大きい領域（電流値が大きい領域）で、入出力関係の線形性が悪くなっている。これに対して、本実施形態では、フォトダイオードＰＤへの入射光量が大きい領域（電流値が大きい領域）でも、入出力関係の直線性が優れている。このように、本実施形態に係るＩ／Ｆ変換装置１０および光検出装置１は、広いダイナミックレンジで入出力関係について高い直線性を高精度で実現することができる。
【００４１】
（第２実施形態）
次に、本発明に係るＩ／Ｆ変換装置および光検出装置の第２実施形態について説明する。図４は、第２実施形態に係るＩ／Ｆ変換装置２０および光検出装置２の構成図である。この図に示される光検出装置２は、入射した光の強度に応じた大きさの電流を出力するフォトダイオードＰＤ、フォトダイオードＰＤから出力される電流を入力して信号を発生するＩ／Ｆ変換装置２０、および、Ｉ／Ｆ変換装置２０で発生する信号における単位時間当たりのパルス数を計数する計数部２９を備える。
【００４２】
Ｉ／Ｆ変換装置２０は、第１比較部２１１、第２比較部２１２、第１過電圧防止回路２２１、第２過電圧防止回路２２２、第１ワンショット回路２３１、第２ワンショット回路２３２、カレントミラー回路２４、基準電圧源２５、ＳＲ型フリップフロップ回路２６、タイミング制御部２７、バッファアンプ２８、第１容量素子Ｃ１、第２容量素子Ｃ２、第３容量素子Ｃ３、第４容量素子Ｃ４、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ１１〜ＳＷ１３、スイッチＳＷ２１〜ＳＷ２３、スイッチＳＷ３１〜ＳＷ３３、および、スイッチＳＷ４１〜ＳＷ４３を備える。第１比較部２１１および第２比較部２１２それぞれの動作特性は互いに同じである。４つの容量素子Ｃ１〜Ｃ４それぞれの容量値は互いに等しい。このＩ／Ｆ変換装置２０は、入力端２０ａがフォトダイオードＰＤと接続されており、フォトダイオードＰＤで発生した電流を入力端２０ａに入力して、その入力した電流の大きさに応じた周波数の信号をバッファアンプ２８から計数部２９へ出力する。
【００４３】
カレントミラー回路２４は、入力端２０ａに入力した電流を増倍してスイッチＳＷ１およびスイッチＳＷ２へ出力する。スイッチＳＷ１は、カレントミラー回路２４の出力端と第１比較部２１１の反転入力端子との間に設けられている。スイッチＳＷ２は、カレントミラー回路２４の出力端と第２比較部２１２の反転入力端子との間に設けられている。スイッチＳＷ１およびスイッチＳＷ２は、入力端２０ａに入力しカレントミラー回路２４を経た電流を、第１出力端（第１比較部２１１の反転入力端子との接続点）および第２出力端（第２比較部２１２の反転入力端子との接続点）の何れか一方に、選択的に切り替えて出力する切替手段として作用する。
【００４４】
第１容量素子Ｃ１および第３容量素子Ｃ３それぞれの一端は、スイッチＳＷ１を介してカレントミラー回路２４の出力端と接続されており、第１比較部２１１の反転入力端子とも接続されている。第１容量素子Ｃ１および第３容量素子Ｃ３それぞれは、電流の入力に応じて電荷を蓄積することができる。
【００４５】
スイッチＳＷ１１は、第１容量素子Ｃ１の一端と他端との間に設けられており、第１容量素子Ｃ１に蓄積された電荷を放電させる第１放電手段として作用する。スイッチＳＷ１２は、第１容量素子Ｃ１の他端と接地電位との間に設けられている。スイッチＳＷ１３は、第１容量素子Ｃ１の他端と第１比較部２１１の出力端子との間に設けられている。スイッチＳＷ１２およびＳＷ１３は、第１容量素子Ｃ１の他端を接地電位に接続した状態、第１容量素子Ｃ１の他端を第１比較部２１１の出力端子に接続した状態、および、第１容量素子Ｃ１の他端を開放した状態、の何れかに選択的に設定する第１接続手段として作用する。
【００４６】
スイッチＳＷ３１は、第３容量素子Ｃ３の一端と他端との間に設けられており、第３容量素子Ｃ３に蓄積された電荷を放電させる第３放電手段として作用する。スイッチＳＷ３２は、第３容量素子Ｃ３の他端と接地電位との間に設けられている。スイッチＳＷ３３は、第３容量素子Ｃ３の他端と第１比較部２１１の出力端子との間に設けられている。スイッチＳＷ３２およびＳＷ３３は、第３容量素子Ｃ３の他端を接地電位に接続した状態、第３容量素子Ｃ３の他端を第１比較部２１１の出力端子に接続した状態、および、第３容量素子Ｃ３の他端を開放した状態、の何れかに選択的に設定する第３接続手段として作用する。
【００４７】
第１比較部２１１は、第１容量素子Ｃ１および第３容量素子Ｃ３それぞれの一端の電圧Ｖ１を反転入力端子に入力するとともに、基準電圧源２５から出力される基準電圧Ｖｒｅｆを非反転入力端子に入力して、電圧Ｖ１と基準電圧Ｖｒｅｆとを大小比較して、その比較の結果を表す第１比較信号Ｓ１を出力端子から出力する。この第１比較信号Ｓ１は、電圧Ｖ１が基準電圧Ｖｒｅｆより小さいときにはハイレベルであり、電圧Ｖ１が基準電圧Ｖｒｅｆより大きいときにはローレベルである。
【００４８】
第２容量素子Ｃ２および第４容量素子Ｃ４それぞれの一端は、スイッチＳＷ２を介してカレントミラー回路２４の出力端と接続されており、第２比較部２１２の反転入力端子とも接続されている。第２容量素子Ｃ２および第４容量素子Ｃ４それぞれは、電流の入力に応じて電荷を蓄積することができる。
【００４９】
スイッチＳＷ２１は、第２容量素子Ｃ２の一端と他端との間に設けられており、第２容量素子Ｃ２に蓄積された電荷を放電させる第２放電手段として作用する。スイッチＳＷ２２は、第２容量素子Ｃ２の他端と接地電位との間に設けられている。スイッチＳＷ２３は、第２容量素子Ｃ２の他端と第２比較部２１２の出力端子との間に設けられている。スイッチＳＷ２２およびＳＷ２３は、第２容量素子Ｃ２の他端を接地電位に接続した状態、第２容量素子Ｃ２の他端を第２比較部２１２の出力端子に接続した状態、および、第２容量素子Ｃ２の他端を開放した状態、の何れかに選択的に設定する第２接続手段として作用する。
【００５０】
スイッチＳＷ４１は、第４容量素子Ｃ４の一端と他端との間に設けられており、第４容量素子Ｃ４に蓄積された電荷を放電させる第４放電手段として作用する。スイッチＳＷ４２は、第４容量素子Ｃ４の他端と接地電位との間に設けられている。スイッチＳＷ４３は、第４容量素子Ｃ４の他端と第２比較部２１２の出力端子との間に設けられている。スイッチＳＷ４２およびＳＷ４３は、第４容量素子Ｃ４の他端を接地電位に接続した状態、第４容量素子Ｃ４の他端を第２比較部２１２の出力端子に接続した状態、および、第４容量素子Ｃ４の他端を開放した状態、の何れかに選択的に設定する第４接続手段として作用する。
【００５１】
第２比較部２１２は、第２容量素子Ｃ２および第４容量素子Ｃ４それぞれの一端の電圧Ｖ２を反転入力端子に入力するとともに、基準電圧源２５から出力される基準電圧Ｖｒｅｆを非反転入力端子に入力して、電圧Ｖ２と基準電圧Ｖｒｅｆとを大小比較して、その比較の結果を表す第２比較信号Ｓ２を出力端子から出力する。この第２比較信号Ｓ２は、電圧Ｖ２が基準電圧Ｖｒｅｆより小さいときにはハイレベルであり、電圧Ｖ２が基準電圧Ｖｒｅｆより大きいときにはローレベルである。
【００５２】
第１過電圧防止回路２２１は、第１比較部２１１の反転入力端子に接続されており、この反転入力端子の電位をリセットするものである。同様に、第２過電圧防止回路２２２は、第２比較部２１２の反転入力端子に接続されており、この反転入力端子の電位をリセットするものである。第１比較部２１１および第２比較部２１２それぞれは、反転入力端子の電圧が非反転転入力端子の電圧より高くなったまま安定してしまうと、正常に動作しなくなる。このような事態は電源投入時に起こる可能性がある。そこで、第１過電圧防止回路２２１および第２過電圧防止回路２２２それぞれは、第１比較部２１１および第２比較部２１２それぞれの反転入力端子の電位をリセットすることで、正常動作を可能とする。
【００５３】
第１ワンショット回路２３１は、第１比較部２１１の出力端子とＳＲ型フリップフロップ回路２６のＳ入力端子との間に設けられており、第１比較部２１１から出力される第１比較信号Ｓ１のレベル変化を安定化する。第２ワンショット回路２３２は、第２比較部２１２の出力端子とＳＲ型フリップフロップ回路２６のＲ入力端子との間に設けられており、第２比較部２１２から出力される第２比較信号Ｓ２のレベル変化を安定化する。そして、第１ワンショット回路２３１および第２ワンショット回路２３２それぞれは、ＳＲ型フリップフロップ回路２６の動作を安定化する。
【００５４】
基準電圧源２５は、一定の基準電圧Ｖｒｅｆを発生して、この基準電圧Ｖｒｅｆを第１比較部２１１および第２比較部２１２それぞれの非反転入力端子に供給する。ＳＲ型フリップフロップ回路２６は、第１比較部２１１から出力されて第１ワンショット回路２３１を経た第１比較信号Ｓ１をＳ入力端子に入力し、第２比較部２１２から出力されて第２ワンショット回路２３２を経た第２比較信号Ｓ２をＲ入力端子に入力して、第１比較信号Ｓ１および第２比較信号Ｓ２それぞれのレベル変化に応じて変化する出力信号をＱ出力端子およびＱＢ出力端子それぞれから出力する。バッファアンプ２８は、ＳＲ型フリップフロップ回路２６のＱ出力端子から出力される信号を増幅して計数部２９へ出力する。計数部２９は、このバッファアンプ２８から出力される信号における単位時間当たりのパルス数を計数して、その計数値をデジタル値として出力する。
【００５５】
ＳＲ型フリップフロップ回路２６およびタイミング制御部２７は、第１比較信号Ｓ１および第２比較信号Ｓ２に基づいて各スイッチの動作を制御するタイミング制御手段として作用する。すなわち、タイミング制御部２７は、ＳＲ型フリップフロップ回路２６のＱ出力端子およびＱＢ出力端子それぞれからの出力信号に基づいて、各スイッチの動作を制御する制御信号を生成して出力する。そして、各スイッチは、タイミング制御部２７から出力されて供給された制御信号の値がハイレベルであるときに閉じ、ローレベルであるときに開く。
【００５６】
図５は、第１比較部２１１および第２比較部２１２それぞれの回路の一例を示す図である。この図に示される比較部２１は、第１比較部２１１および第２比較部２１２を代表するものである。比較部２１は、ｐチャネルＣＭＯＳトランジスタＴ１１〜Ｔ１５、ｎチャネルＣＭＯＳトランジスタＴ２１〜Ｔ２５、位相補償容量素子Ｃおよび抵抗素子Ｒを備えており、これらが図示のとおり接続されている。反転入力端子ＰＭは、トランジスタＴ１４のゲート端子に接続されており、電圧Ｖ１またはＶ２を入力するものである。非反転入力端子ＰＰは、トランジスタＴ１５のゲート端子に接続されており、基準電圧Ｖｒｅｆを入力するものである。出力端子ＰＯは、トランジスタＴ１３，Ｔ２１およびＴ２４それぞれのドレイン端子に接続されており、第１比較信号Ｓ１または第２比較信号Ｓ２を出力するものである。バイアス入力端子ＰＢは、トランジスタＴ１１〜Ｔ１３それぞれのゲート端子に接続されており、比較部２１を動作させるためのバイアス電圧を設定する為のものである。制御端子ＰＣは、トランジスタＴ２１およびＴ２５それぞれのゲート端子に接続されており、位相補償容量素子Ｃを切り離したり接続したりすることで、比較部２１の動作モード（コンパレータモード／アンプモード）を切り替える為のものである。
図６は、第１過電圧防止回路２２１および第２過電圧防止回路２２２それぞれの回路の一例を示す図である。この図に示される過電圧防止回路２２は、第１過電圧防止回路２２１および第２過電圧防止回路２２２を代表するものである。過電圧防止回路２２は、ｐチャネルＣＭＯＳトランジスタＴ３１〜Ｔ３６、ｎチャネルＣＭＯＳトランジスタＴ４１〜Ｔ５０  およびシュミットトリガＵ１，Ｕ２  を備えており、これらが図示のとおり接続されている。バイアス入力端子ＰＢは、トランジスタＴ３１〜Ｔ３３それぞれのゲート端子およびトランジスタＴ３１のドレイン端子に接続されており、過電圧防止回路２２を動作させるためのバイアス電圧を設定する為のものである。端子ＰＯは、トランジスタＴ４３のゲート端子およびトランジスタＴ５０のドレイン端子それぞれに接続されており、第１比較部２１１または第２比較部２１２の出力端子に接続されている。
【００５７】
バイアス入力端子ＰＢは、回路のバイアスを与える端子である。端子ＰＯは、入力兼出力端子である。端子ＰＯが設定電圧に達するか或いは設定電圧以上になると、トランジスタＴ５０により強制的に端子ＰＯは瞬間的に接地電位になる。端子ＰＯが接地電位（或いは接地電圧以下）になると、図６の回路は安定する。安定しているときの端子ＰＯは、ハイインピーダンス状態であり、端子ＰＯが接続されている回路に影響を与えない。
【００５８】
次に、第２実施形態に係るＩ／Ｆ変換装置２０および光検出装置２の動作について説明する。図７は、第２実施形態に係るＩ／Ｆ変換装置２０の動作を説明するタイミングチャートである。この図において、φ１はスイッチＳＷ１の開閉動作を制御する制御信号であり、φｉｊはスイッチＳＷｉｊの開閉動作を制御する制御信号であり（ｉ＝１〜４，ｊ＝１〜３）、φＣ１は第１比較部２１１の制御端子ＰＣに入力して第１比較部２１１の動作モードを切り替える制御信号であり、また、φＣ２は第２比較部２１２の制御端子ＰＣに入力して第２比較部２１２の動作モードを切り替える制御信号である。なお、スイッチＳＷ２の開閉動作を制御する制御信号φ２は、図示されていないが、制御信号φ１のレベル反転信号である。これらの制御信号φ１，φ２，φｉｊ，φＣ１，φＣ２は、タイミング制御部２７から出力される。図８〜図１０は、第２実施形態に係るＩ／Ｆ変換装置２０の動作における各時刻での各スイッチの開閉状態および各容量素子の接続状態を説明する図である。
【００５９】
光が入射したフォトダイオードＰＤから出力された電流は、Ｉ／Ｆ変換装置２０の入力端２０ａに入力して、カレントミラー回路２４により増倍され、カレントミラー回路２４からスイッチＳＷ１，ＳＷ２へ出力される。
【００６０】
時刻ｔ０における各スイッチの開閉状態および各容量素子の接続状態は図８（ａ）に示されている。時刻ｔ０では、ＳＲ型フリップフロップ回路２６のＱ出力がローレベルであって、ＱＢ出力がハイレベルである。また、制御信号φ１はローレベルであって、スイッチＳＷ１は開いており、制御信号φ２はハイレベルであって、スイッチＳＷ２は閉じており、その結果、カレントミラー回路２４から出力された電流は、第１比較部２１１側には流入せず、第２比較部２１２側に流入している。
【００６１】
時刻ｔ０では、制御信号φ１１はローレベルであって、スイッチＳＷ１１は開いており、制御信号φ１２はローレベルであって、スイッチＳＷ１２は開いており、制御信号φ１３はハイレベルであって、スイッチＳＷ１３は閉じており、その結果、第１容量素子Ｃ１は、第１比較部２１１の反転入力端子と出力端子との間に帰還容量素子として接続されている。制御信号φ３１はローレベルであって、スイッチＳＷ３１は開いており、制御信号φ３２はハイレベルであって、スイッチＳＷ３２は閉じており、制御信号φ３３はローレベルであって、スイッチＳＷ３３は開いており、その結果、第３容量素子Ｃ３は、第１比較部２１１の反転入力端子と接地電位との間に接続されていて、基準電圧Ｖｒｅｆで充電されている。制御信号φＣ１はハイレベルであって、第１比較部２１１はアンプモードである。第１比較部２１１の出力端子から出力される第１比較信号Ｓ１はローレベルである。
【００６２】
時刻ｔ０では、制御信号φ２１はハイレベルであって、スイッチＳＷ２１は閉じており、制御信号φ２２はローレベルであって、スイッチＳＷ２２は開いており、制御信号φ２３はローレベルであって、スイッチＳＷ２３は開いており、その結果、第２容量素子Ｃ２は、両端が短絡した状態となっていて、第２比較部２１２の出力端子と切り離されている。制御信号φ４１はローレベルであって、スイッチＳＷ４１は開いており、制御信号φ４２はハイレベルであって、スイッチＳＷ４２は閉じており、制御信号φ４３はローレベルであって、スイッチＳＷ４３は開いており、その結果、第４容量素子Ｃ４は、第２比較部２１２の反転入力端子と接地電位との間に接続されていて、流入した電流に応じて電荷を蓄積している。ただし、第２比較部２１２の反転入力端子の電圧は基準電圧Ｖｒｅｆ未満である。制御信号φＣ２はローレベルであって、第２比較部２１２はコンパレータモードである。第２比較部２１２の出力端子から出力される第２比較信号Ｓ２はハイレベルである。
【００６３】
この時刻ｔ０以降、カレントミラー回路２４から出力された電流が第２比較部２１２側に流入していくと、第４容量素子Ｃ４における電荷蓄積量が次第に増加していき、第２比較部２１２の反転入力端子の電圧も次第に大きくなっていく。やがて、時刻ｔ１に、第２比較部２１２の反転入力端子の電圧が基準電圧Ｖｒｅｆに達すると、第２比較部２１２の出力端子から出力される第２比較信号Ｓ２はローレベルに転じ、ＳＲ型フリップフロップ回路２６のＱ出力がハイレベルに転じ、ＱＢ出力がローレベルに転じる。
【００６４】
時刻ｔ１後における各スイッチの開閉状態および各容量素子の接続状態は図８（ｂ）に示されている。時刻ｔ１に、制御信号φ１３はローレベルに転じて、スイッチＳＷ１３は開き、これ以降、第１容量素子Ｃ１は、それまでに蓄積した電荷を保持する。制御信号φ２１はローレベルに転じて、スイッチＳＷ２１は開き、これ以降、第２容量素子Ｃ２は、両端が短絡した状態から開放される。制御信号φＣ２はハイレベルに転じて、第２比較部２１２はアンプモードに転じる。
【００６５】
時刻ｔ１から一定時間が経過した後の時刻ｔ２後における各スイッチの開閉状態および各容量素子の接続状態は図８（ｃ）に示されている。時刻ｔ２に、制御信号φ３１はハイレベルに転じて、スイッチＳＷ３１は閉じ、これ以降、第３容量素子Ｃ３は、両端が短絡した状態となり、放電される。制御信号φＣ１はローレベルに転じて、第１比較部２１１はコンパレータモードに転じる。第１比較部２１１の出力端子から出力される第１比較信号Ｓ１はハイレベルに転じる。
【００６６】
時刻ｔ２から一定時間が経過した後の時刻ｔ３後における各スイッチの開閉状態および各容量素子の接続状態は図９（ａ）に示されている。時刻ｔ３に、制御信号φ３２はローレベルに転じて、スイッチＳＷ３２は開き、これ以降、第３容量素子Ｃ３は、両端が短絡した状態のまま、第１比較部２１１の出力端子と切り離される。
【００６７】
時刻ｔ３から一定時間が経過した後の時刻ｔ４後における各スイッチの開閉状態および各容量素子の接続状態は図９（ｂ）に示されている。時刻ｔ４に、制御信号φ１２はハイレベルに転じて、スイッチＳＷ１２は閉じ、これ以降、第１容量素子Ｃ１は、第１比較部２１１の反転入力端子と接地電位との間に接続され、また、第１比較部２１１の反転入力端子の電圧は、時刻ｔ１に第１容量素子Ｃ１により保持された電荷の量に応じた値となる。
【００６８】
時刻ｔ４から一定時間が経過した後の時刻ｔ５後における各スイッチの開閉状態および各容量素子の接続状態は図９（ｃ）に示されている。時刻ｔ５に、制御信号φ１はハイレベルに転じて、スイッチＳＷ１は閉じ、制御信号φ２はローレベルに転じて、スイッチＳＷ２は開き、これまで続けられていた第４容量素子Ｃ４への電荷蓄積が終了する。時刻ｔ５以降では、第２比較部２１２の反転入力端子の電圧は基準電圧Ｖｒｅｆを超えている。また、時刻ｔ５以降では、カレントミラー回路２４から出力された電流は、第１比較部２１１側に流入して、第１容量素子Ｃ１は、流入した電流に応じて電荷を蓄積していく。
【００６９】
時刻ｔ５から一定時間が経過した後の時刻ｔ６後における各スイッチの開閉状態および各容量素子の接続状態は図１０（ａ）に示されている。時刻ｔ６に、制御信号φ２３はハイレベルに転じて、スイッチＳＷ２３は閉じ、これ以降、第２容量素子Ｃ２は、第２比較部２１２の反転入力端子と出力端子との間に接続される。また、時刻ｔ６以降では、第２比較部２１２の反転入力端子の電圧は基準電圧Ｖｒｅｆとなり、時刻ｔ６前に第４容量素子Ｃ４に蓄積されていた電荷のうち基準電圧Ｖｒｅｆ分を超える電荷（以下「余剰電荷」という。）は、帰還容量素子としての第２容量素子Ｃ２に移動する。この電荷移動は、第２比較部２１２の応答速度に応じた時間を要する。
【００７０】
この時刻ｔ６以降、カレントミラー回路２４から出力された電流が第１比較部２１１側に流入していくと、第１容量素子Ｃ１における電荷蓄積量が次第に増加していき、第１比較部２１１の反転入力端子の電圧も次第に大きくなっていく。やがて、時刻ｔ７に、第１比較信号Ｓ１の反転入力端子の電圧が基準電圧Ｖｒｅｆに達すると、第１比較部２１１の出力端子から出力される第１比較信号Ｓ１はローレベルに転じ、ＳＲ型フリップフロップ回路２６のＱ出力がローレベルに転じ、ＱＢ出力がハイレベルに転じる。
【００７１】
時刻ｔ７後における各スイッチの開閉状態および各容量素子の接続状態は図１０（ｂ）に示されている。時刻ｔ７に、制御信号φ３１はローレベルに転じて、スイッチＳＷ３１は開き、これ以降、第３容量素子Ｃ３は、両端が短絡した状態から開放される。制御信号φ２３はローレベルに転じて、スイッチＳＷ２３は開き、これ以降、第２容量素子Ｃ２は、それまでに蓄積した電荷を保持する。制御信号φＣ１はハイレベルに転じて、第１比較部２１１はアンプモードに転じる。
【００７２】
時刻ｔ７から一定時間が経過した後の時刻ｔ８後における各スイッチの開閉状態および各容量素子の接続状態は図１０（ｃ）に示されている。時刻ｔ８に、制御信号φ４１はハイレベルに転じて、スイッチＳＷ４１は閉じ、これ以降、第４容量素子Ｃ４は、両端が短絡した状態となり、放電される。制御信号φＣ２はローレベルに転じて、第２比較部２１２はコンパレータモードに転じる。第２比較部２１２の出力端子から出力される第２比較信号Ｓ２はハイレベルに転じる。
【００７３】
以降も同様に動作する。ただし、時刻ｔ０から時刻ｔ５までは第４容量素子Ｃ４に電荷が蓄積され、その後、第１容量素子Ｃ１、第２容量素子Ｃ２、第３容量素子Ｃ３および第４容量素子Ｃ４の順に繰り返して電荷が蓄積されていく。以上のような動作が繰り返されて、ＳＲ型フリップフロップ回路２６のＱ出力信号は、パルス信号となり、バッファアンプ２８を経て計数部２９に入力する。そして、計数部２９により、ＳＲ型フリップフロップ回路２６のＱ出力端子から出力される信号における単位時間当たりのパルス数が計数されて、その計数値（すなわち、周波数）がデジタル値として出力される。各容量素子に蓄積される電荷の量の増加速度が速いほど、すなわち、カレントミラー回路２４から出力される電流が大きいほど、このようにして得られる周波数は高い。
【００７４】
また、例えば、電荷蓄積が第４容量素子Ｃ４から第１容量素子Ｃ１に切り替わる際には、第４容量素子Ｃ４に蓄積されていた電荷のうちの余剰電荷が第２容量素子Ｃ２に移動し、電荷蓄積が第１容量素子Ｃ１から第２容量素子Ｃ２に切り替わった後には、第２容量素子Ｃ２に既に蓄積されている余剰電荷に加えて新たに電荷が蓄積されていく。このように、電荷を蓄積する容量素子が切り替わる際に、余剰電荷は、捨てられること無く、他の容量素子へ移動して蓄積される。したがって、本実施形態に係るＩ／Ｆ変換装置２０および光検出装置２は、広いダイナミックレンジで入出力関係について高い直線性を高精度で実現することができる。
【００７５】
図１１は、第１実施形態に係るＩ／Ｆ変換装置１０の動作特性と、第２実施形態に係るＩ／Ｆ変換装置２０の動作特性とを、対比して示す図である。同図（ａ）は入力電流値と出力周波数との関係を示すグラフであり、同図（ｂ）は入力電流値と直線性との関係を示すグラフである。直線性については、入力電流値が１ｎＡから１０ｎＡまでの範囲における出力周波数の変化量を１として表した。この図に示されるように、第１実施形態および第２実施形態の何れの場合にも、広いダイナミックレンジで入出力関係について高い直線性が高精度で実現されている。また、第１実施形態と比べて、第２実施形態は、より広いダイナミックレンジで高い直線性が高精度で実現されている。
【００７６】
【発明の効果】
以上、詳細に説明したとおり、本発明に係るＩ／Ｆ変換装置および光検出装置は、広いダイナミックレンジで入出力関係について高い直線性を高精度で実現することができる。
【図面の簡単な説明】
【図１】第１実施形態に係るＩ／Ｆ変換装置１０および光検出装置１の構成図である。
【図２】第１実施形態に係るＩ／Ｆ変換装置１０の動作を説明するタイミングチャートである。
【図３】第１実施形態に係るＩ／Ｆ変換装置１０および光検出装置１の動作特性を示すグラフである。
【図４】第２実施形態に係るＩ／Ｆ変換装置２０および光検出装置２の構成図である。
【図５】第１比較部２１１および第２比較部２１２それぞれの回路の一例を示す図である。
【図６】第１過電圧防止回路２２１および第２過電圧防止回路２２２それぞれの回路の一例を示す図である。
【図７】第２実施形態に係るＩ／Ｆ変換装置２０の動作を説明するタイミングチャートである。
【図８】第２実施形態に係るＩ／Ｆ変換装置２０の動作における各時刻での各スイッチの開閉状態および各容量素子の接続状態を説明する第１の図である。
【図９】第２実施形態に係るＩ／Ｆ変換装置２０の動作における各時刻での各スイッチの開閉状態および各容量素子の接続状態を説明する第２の図である。
【図１０】第２実施形態に係るＩ／Ｆ変換装置２０の動作における各時刻での各スイッチの開閉状態および各容量素子の接続状態を説明する第３の図である。
【図１１】第１実施形態に係るＩ／Ｆ変換装置１０の動作特性と、第２実施形態に係るＩ／Ｆ変換装置２０の動作特性とを、対比して示す図である。
【図１２】従来のＩ／Ｆ変換装置の構成図である。
【符号の説明】
１，２…光検出装置、１０…Ｉ／Ｆ変換装置、１１１…第１比較部、１１２…第２比較部、１４…カレントミラー回路、１５…基準電圧源、１６…ＳＲ型フリップフロップ回路、１８…バッファアンプ、１９…計数部、２０…Ｉ／Ｆ変換装置、２１１…第１比較部、２１２…第２比較部、２２１…第１過電圧防止回路、２２２…第２過電圧防止回路、２３１…第１ワンショット回路、２３２…第２ワンショット回路、２４…カレントミラー回路、２５…基準電圧源、２６…ＳＲ型フリップフロップ回路、２７…タイミング制御部、２８…バッファアンプ、２９…計数部、Ｃ…容量素子、ＳＷ…スイッチ。
【図１】
2004325409.tif 000003
【図２】
2004325409.tif 000004
【図３】
2004325409.tif 000005
【図４】
2004325409.tif 000006
【図５】
2004325409.tif 000007
【図６】
2004325409.tif 000008
【図７】
2004325409.tif 000009
【図８】
2004325409.tif 000010
【図９】
2004325409.tif 000011
【図１０】
2004325409.tif 000012
【図１１】
2004325409.tif 000013
【図１２】
2004325409.tif 000014