(57)【要約】【課題】出力側の回路素子の破壊等を防止することが可能となるスイッチング電源装置を提供する。【解決手段】直流電源と、１次巻線、補助巻線および２次巻線を備えたトランスと、前記１次巻線と前記直流電源との間に接続され、スイッチングを行うスイッチング素子と、前記２次巻線に発生した交流電圧を整流・平滑する整流平滑部と、該整流平滑部からの直流出力に応じて前記スイッチング素子を制御する制御部であって、前記補助巻線との間に設けられたものとを有するスイッチング電源装置において、前記補助巻線に生じる逆極性の電圧の上昇を検知する負電圧検出回路と、前記制御部とは独立に前記補助巻線の正極性の電圧から定電圧を生成する定電圧生成回路と、前記負電圧検出回路と前記定電圧生成回路との電位差により動作する電圧上昇検知回路と、前記スイッチング素子の発振を停止させる発振停止回路とを有し、前記電圧上昇検知回路が動作すると、前記発振停止回路が動作し、前記スイッチング素子の発振が停止する。【選択図】    図１
2004208378.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、１次巻線、補助巻線および２次巻線を備えたトランスと、前記１次巻線と前記直流電源との間に接続され、スイッチングを行うスイッチング素子と、前記２次巻線に発生した交流電圧を整流・平滑する整流平滑部と、該整流平滑部からの直流出力に応じて前記スイッチング素子を制御する制御部であって、前記補助巻線との間に設けられたものとを有するスイッチング電源装置において、
前記補助巻線に生じる逆極性の電圧の上昇を検知する負電圧検出回路と、
前記制御部とは独立に前記補助巻線の正極性の電圧から定電圧を生成する定電圧生成回路と、
前記負電圧検出回路と前記定電圧生成回路との電位差により動作する電圧上昇検知回路と、
前記スイッチング素子の発振を停止させる発振停止回路と
を有し、
前記電圧上昇検知回路が動作すると、前記発振停止回路が動作し、前記スイッチング素子の発振が停止する
ことを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置に関し、特にディスクリート部品で構成したＲＣＣ（リンギングチョークコンバータ）方式を用いたスイッチング電源装置に関する。
【０００２】
【従来の技術】
（スイッチング電源装置の基本動作）
従来のスイッチング電源装置を、図４に示した自励型フライバックコンバータ（ＲＣＣ：リンギングチョークコンバータ）を基本回路として説明する。
【０００３】
同図において、絶縁トランス１は、入力側の１次巻線Ｎｐ、出力側の２次巻線Ｎｓ１および１次側の補助巻線Ｎｂによって構成されている。補助巻線Ｎｂは、スイッチング素子であるＭＯＳ−ＦＥＴ２のゲート電圧制御トランジスタ３の駆動用巻線である。
【０００４】
入力電圧Ｅは、ＡＣ（交流）入力電圧をブリッジダイオード（図示せず）で整流し、アルミ電界コンデンサ（図示せず）にて平滑された直流電圧である。入力電圧Ｅは、１次巻線Ｎｐの一端とＭＯＳ−ＦＥＴ２のソース端子の間に印加され、入力電圧Ｅの（＋）側は１次巻線Ｎｐの巻き始めに接続され、入力電圧Ｅの（−）側はＭＯＳ−ＦＥＴ２のソース端子に接続されている。また、補助巻き線Ｎｂは１次巻き線Ｎｐと同極に、２次巻線Ｎｓ１は異極に接続されている。
【０００５】
入力電圧Ｅの（＋）側とＭＯＳ−ＦＥＴ２のゲート間には、起動抵抗４，５が接続されている。また、ＭＯＳ−ＦＥＴ２のゲートと補助巻線Ｎｂの巻き始めとの間には、コンデンサ６とゲート抵抗７，８が接続されている。ゲート抵抗８の両端には、補助巻線Ｎｂ側をカソードの向きにしたダイオード９が接続されており、ＭＯＳ−ＦＥＴ２のターンオン／ターンオフのスピードを調整することで高効率化を実現している。
【０００６】
トランジスタ３のベースには、補助巻線Ｎｂと入力電圧Ｅの（−）側との間にコンデンサ１０が接続されている。補助巻線Ｎｂとトランジスタ３のベースとの間には、抵抗１１が接続され、コンデンサ１０との間で時定数回路を構成している。
【０００７】
フォトカプラ１２のコレクタとＭＯＳ−ＦＥＴ２のゲートとの間には、抵抗１３が接続され、フォトカプラ１２に流れる電流を制限している。フォトカプラ１２のエミッタはトランジスタ３のベースに接続されている。
【０００８】
絶縁トランス１の２次巻線Ｎｓ１の巻き終わりには、整流用のダイオード１４のアノード側が接続されている。ダイオード１４のカソード側と２次巻線Ｎｓ１の巻き始めとの間には、電界コンデンサ１５が接続され、平滑を行っている。
【０００９】
出力電圧２４Ｖは、抵抗１６，１７によって分圧され、分圧された電圧は、シャントレギュレータ１８のｒｅｆ端子に接続され、基準電圧と比較することでフォトカプラ１２のダイオードに流れる電流を制御している。
【００１０】
２４Ｖ出力（Ｖｏ）には、負荷として抵抗１９が接続されており、ＭＯＳ−ＦＥＴ２の発振状態が間欠となり、絶縁トランス１から可聴域（２０ｋＨｚ以下）の発振音が発生するのを防止するとともに、間欠発振になることで起動が繰り返されるため、ＭＯＳ−ＦＥＴ２にストレスがかかり、また、出力電圧のリップル成分が増加するのを防止している。通常、抵抗１９は数Ｗ程度の電力を消費している。
【００１１】
ＭＯＳ−ＦＥＴ２は、起動抵抗４，５によりゲートにバイアスが印加され導通状態となる。ＭＯＳ−ＦＥＴ２が導通状態になると,１次巻線Ｎｐに入力電圧Ｅが印加され、補助巻線Ｎｂに巻き始め側を（＋）とする電圧が誘起される。このとき、２次巻線Ｎｓ１にも電圧が誘起されるが、整流ダイオード１４のアノード側を（−）とする電圧であるため、２次側には電圧は伝達されない。
【００１２】
したがって、１次巻線Ｎｐを流れる電流は絶縁トランス１の励磁電流だけで、絶縁トランス１には励磁電流の２乗に比例したエネルギーが蓄積される。この励磁電流は、時間に比例して増大する。補助巻線Ｎｂに誘起された電圧により、コンデンサ６および抵抗７，８を介してＭＯＳ−ＦＥＴ２のゲートが充電され、さらに導通状態が継続される。
【００１３】
時定数回路を構成している抵抗１１およびコンデンサ１０には補助巻線Ｎｂから電荷が充電され、コンデンサ１０の両端の電圧がトランジスタ３のベース−エミッタ間電圧Ｖｂｅより高くなると、トランジスタ３が導通状態となり、ＭＯＳ−ＦＥＴ２のゲート電圧が低下することで、ＭＯＳ−ＦＥＴ２は非導通状態となる。このとき、絶縁トランスの各巻線には起動時と逆向きの電圧が発生し、２次巻線には整流ダイオード１４のアノード側を（＋）とする電圧が発生するため、絶縁トランス１に蓄積されたエネルギーが整流・平滑され、２次側に伝達される。
【００１４】
絶縁トランス１に蓄えられているエネルギーが２次側にすべて伝達されると、ＭＯＳ−ＦＥＴ２は再び導通状態となる。これは、ＭＯＳ−ＦＥＴ２のドレイン−ソース間の電圧に比例した電圧が補助巻線Ｎｂに発生し、ＭＯＳ−ＦＥＴ２が非導通状態になった直後はゲートが（−）にバイアスされているが、２次側にエネルギーの伝達が終わると（−）のバイアスが徐徐に低下するため、Ｃカップリングしているコンデンサ６から再びＭＯＳ−ＦＥＴ２のゲートが（＋）方向にバイアスされるからである。
【００１５】
フォトカプラ１２からの電流は、出力電圧２４Ｖ（Ｖｏ）が高いときに多く流れるので、それによってコンデンサ１０に電流が供給され、充電時間が短くなる。これは、ＭＯＳ−ＦＥＴ２の導通時間が短くなることを示しており、これによって絶縁トランス１に蓄積されるエネルギーが減少することで出力電圧２４Ｖが下がり、定電圧動作を行っている。出力電圧が低い場合は逆の動作となる。
【００１６】
図５は、ＲＣＣ方式における各部の波形を示している。
【００１７】
同図において、ＶＧはＭＯＳ−ＦＥＴ２のゲート電圧を、ＶＤＳはＭＯＳ−ＦＥＴ２のドレイン−ソース電圧を、ＩＤはドレイン電流を、ＶＮｓ１は２次巻線Ｎｓ１に発生する電圧を、ＩＳは２次側の整流ダイオード１４に流れる電流を、ＶＮｂは補助巻線Ｎｂに発生する電圧をそれぞれ示している。
【００１８】
まず、ＭＯＳ−ＦＥＴ２のオン期間について説明する。起動抵抗４，５によりゲートにバイアスが印加され、ＶＧの電位が上昇することによってＭＯＳ−ＦＥＴ２は導通状態となり、ＩＤは時間とともに正の傾きで直線的に増加し、絶縁トランス１にエネルギーが蓄積される。このとき、ＭＯＳ−ＦＥＴ２が導通状態であるため、ＶＤＳはほぼ零になっており、２次側の整流ダイオード１４にはＶＮｓ１が印加され、逆バイアスされているため、ＩＳは流れない。このとき、補助巻線Ｎｂの電圧を示したのがＶＮｂである。
【００１９】
コンデンサ１０が充電され、トランジスタ３が導通状態になると、ＭＯＳ−ＦＥＴ２のゲート電圧ＶＧは零になり、ＭＯＳ−ＦＥＴ２は非導通状態となるため、ＩＤは零になり、ＶＤＳは入力電圧Ｅと２次側の出力電圧の巻線比倍の電圧、およびサージ電圧を重畳したものとなる。このとき、２次側の整流ダイオード１４は導通状態となり、絶縁トランス１に蓄積されたエネルギーが２次側に伝達される。ＩＳは負の傾きで直線的に減少する。このとき、補助巻線には負電圧が発生する。
【００２０】
（過電圧検出回路の動作）
次に、ループオープン等が発生したときに過電圧の発生を防止するための回路素子の動作について説明する。
【００２１】
ダイオード２０は、カソード側が補助巻線の巻き始めに接続され、アノードにはアルミ電解コンデンサ２１の陰極が接続されている。アルミ電解コンデンサ２１の陽極は、補助巻線の巻き終わり、すなわちＧＮＤ側に接続されている。
【００２２】
図５に示したように、補助巻線には、巻き始めを正として、ＭＯＳ−ＦＥＴ２のオン期間にＥ×Ｎｂ／Ｎｐの正電圧が発生し、ＭＯＳ−ＦＥＴ２のオフ期間にＶｏ×Ｎｂ／Ｎｓ１の負電圧が発生する。ＭＯＳ−ＦＥＴ２のオン期間はダイオード２０が逆バイアスされるため、アルミ電解コンデンサ２１に電荷は充電されないが、ＭＯＳ−ＦＥＴ２のオフ期間はダイオード２０は導通状態となり、アルミ電解コンデンサ２１は陽極を正として充電される。この充電により、アルミ電解コンデンサ２１の陰極にはＶｏ×Ｎｂ／Ｎｓ１の負電圧が発生することになる。
【００２３】
補助巻線Ｎｂの巻き始めには、ＰＮＰトランジスタ２２のエミッタが接続され、ＰＮＰトランジスタ２２のエミッタとベースの間には、抵抗２４が接続され、ＰＮＰトランジスタ２２のベースには、抵抗２５を介してツェナーダイオード２３のカソードが接続されている。ツェナーダイオード２３のアノードは、アルミ電解コンデンサ２１の陰極に接続されている。また、ＰＮＰトランジスタ２３のコレクタには、ダイオード２６のアノードが接続され、ダイオード２６のカソードには、抵抗２７を介してサイリスタ２８のゲート端子が接続されている。サイリスタ２８のアノードは、ＭＯＳ−ＦＥＴ２のゲートに接続され、サイリスタ２８のカソードは、ＭＯＳ−ＦＥＴ２のソース端子、すなわち入力電圧Ｅの（−）側に接続されている。
【００２４】
ループオープン等が発生すると、出力電圧Ｖｏには過電圧（たとえば、３０Ｖ等）が発生する。過電圧が発生すると、前述の負電圧検出回路の電圧Ｖｏ×Ｎｂ／Ｎｓ１が負の方向に上昇する。この負電圧の上昇によって発生する電圧が、ツェナーダイオード２３の電圧より高くなると、ツェナーダイオード２３に電流が流れ、これにより、ＰＮＰトランジスタ２２のエミッタからベースに向かって電流が流れ、コレクタ電流が、ダイオード２６および抵抗２７を介してサイリスタ２８のゲートに流れる。サイリスタ２８のゲートに電流が供給されると、サイリスタ２８のアノードおよびカソード間が導通状態となり、ＭＯＳ−ＦＥＴ２のゲートがＧＮＤとほぼ同電位になることで、ＭＯＳ−ＦＥＴ２はオフ状態となる。ＭＯＳ−ＦＥＴ２がオフ状態になると、発振が停止し、出力への過電圧の発生を防止することができる。
【００２５】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、入力電圧Ｅが変動したときに出力電圧の過電圧検出レベルが変動するため、たとえば入力電圧Ｅが低いときに出力側の回路素子を破壊してしまう等の問題があった。以下にその理由を述べる。
【００２６】
図６は、上記従来の構成における過電圧検出レベルを示している。
【００２７】
同図（ａ）において、補助巻線の電圧ＶＮｂは、ＭＯＳ−ＦＥＴ２がオンしているときは、Ｅ×Ｎｂ／Ｎｐの正電圧が発生し、ＭＯＳ−ＦＥＴ２がオフしているときは、Ｖｏ×Ｎｂ／Ｎｓ１の負電圧が発生している。前記回路において、ツェナーダイオード２３の定電圧値（Ｖｚ１）は、負電圧がアルミ電解コンデンサ２１により保持されるため、
Ｖｚ１  ＞（Ｅ×Ｎｂ／Ｎｐ）  ＋（Ｖｏ×Ｎｂ／Ｎｓ１）
という関係を満足するように選択される。
【００２８】
上式では、入力電圧Ｅが変動しても満足するようにＶｚ１が選択される。しかし、上式の右辺内には入力電圧Ｅの項があるため、入力電圧Ｅが高い場合は、Ｖｚ１と右辺にて与えられる数値が近くなるが、入力電圧Ｅが低い場合はＶｚ１と右辺にて与えられる数値が近くはならない。そのため、入力電圧Ｅが低いときは、高いときに比べ、ループオープン等が発生したときにＶｚ１になるまでに発生する出力電圧Ｖｏが上昇してしまい、出力側の素子を破壊してしまう等の問題があった。
【００２９】
本発明は、この点に着目してなされたものであり、出力側の回路素子の破壊等を防止することが可能となるスイッチング電源装置を提供することを目的とする。
【００３０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、直流電源と、１次巻線、補助巻線および２次巻線を備えたトランスと、前記１次巻線と前記直流電源との間に接続され、スイッチングを行うスイッチング素子と、前記２次巻線に発生した交流電圧を整流・平滑する整流平滑部と、該整流平滑部からの直流出力に応じて前記スイッチング素子を制御する制御部であって、前記補助巻線との間に設けられたものとを有するスイッチング電源装置において、前記補助巻線に生じる逆極性の電圧の上昇を検知する負電圧検出回路と、前記制御部とは独立に前記補助巻線の正極性の電圧から定電圧を生成する定電圧生成回路と、前記負電圧検出回路と前記定電圧生成回路との電位差により動作する電圧上昇検知回路と、前記スイッチング素子の発振を停止させる発振停止回路とを有し、前記電圧上昇検知回路が動作すると、前記発振停止回路が動作し、前記スイッチング素子の発振が停止することを特徴とする。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００３２】
図１は、本発明の一実施の形態に係るスイッチング電源装置の構成を示す回路図である。同図中、前記図４と同様の機能を有する要素に関しては同一符号を付し、その説明を省略する。なお、前記従来のスイッチング電源装置との違いは、補助巻線ＮｂからＰＮＰトランジスタ２２との間に定電圧回路を追加したことである。以下、動作について説明する。
【００３３】
補助巻線Ｎｂの巻き始めとダイオード２９のアノードを接続し、ダイオード２９のカソードから、定電圧回路を構成するＮＰＮトランジスタ３０のコレクタが接続され、ＮＰＮトランジスタ３０のコレクタとベースの間には、抵抗３１が接続され、ＮＰＮトランジスタ３０のベースには、ツェナーダイオード３２のカソードが接続されている。ツェナーダイオード３２のアノードは、補助巻線Ｎｂの巻き終わり、すなわちＧＮＤ側に接続されている。このようなＮＰＮトランジスタ３０、抵抗３１およびツェナーダイオード３２によって構成された定電圧回路は、ダイオード２９によりＭＯＳ−ＦＥＴ２のゲート駆動回路と分離され、定電圧回路の影響がゲート駆動回路に及ばないように取り付けられている。
【００３４】
ツェナーダイオード３２の定電圧値（Ｖｚ２）は、（Ｅ×Ｎｂ／Ｎｐ）よりも小さい値に設定され、入力電圧Ｅが変動しても常に一定電圧になるようにしている。
【００３５】
図２（ａ）は、このようにして設定したＶｚ２を示しており、（Ｅ×Ｎｂ／Ｎｐ）よりもＶｚ２を低く設定することにより、入力電圧Ｅの高低に関わらず、一定電圧になるようにしている。
【００３６】
図２（ｂ）に示すように、この定電圧回路の存在により、ツェナーダイオード２３の定電圧値（Ｖｚ１）によって入力電圧Ｅの変動を受けることなく、過電圧発生時の検出点の変動を抑えることができる。
【００３７】
図３は、本発明の他の実施の形態に係るスイッチング電源装置の構成を示す回路図である。
【００３８】
図３において、前記図１との違いは、ＮＰＮトランジスタを用いず、ツェナーダイオード３４および抵抗３３によって構成される定電圧回路を使用したことにある。
【００３９】
これにより、安価な構成で定電圧回路を構成でき、負荷電流が少なくて済む場合には、回路コストの低減を図ることができる。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、直流電源と、１次巻線、補助巻線および２次巻線を備えたトランスと、前記１次巻線と前記直流電源との間に接続され、スイッチングを行うスイッチング素子と、前記２次巻線に発生した交流電圧を整流・平滑する整流平滑部と、該整流平滑部からの直流出力に応じて前記スイッチング素子を制御する制御部であって、前記補助巻線との間に設けられたものとを有するスイッチング電源装置において、前記補助巻線に生じる逆極性の電圧の上昇を検知する負電圧検出回路と、前記制御部とは独立に前記補助巻線の正極性の電圧から定電圧を生成する定電圧生成回路と、前記負電圧検出回路と前記定電圧生成回路との電位差により動作する電圧上昇検知回路と、前記スイッチング素子の発振を停止させる発振停止回路とを有し、前記電圧上昇検知回路が動作すると、前記発振停止回路が動作し、前記スイッチング素子の発振が停止するようにしたので、入力電圧による変動を受けることなく、一定の電圧にて過電圧の検出を行うことができ、出力側の回路素子の破壊等を防止することができる。
【００４１】
また、負荷電流が少なくて済む場合には、より安価な構成にて定電圧回路を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るスイッチング電源装置の構成を示す回路図である。
【図２】図１のスイッチング電源装置において、過電圧を検出するレベルを示す図である。
【図３】本発明の他の実施の形態に係るスイッチング電源装置の構成を示す回路図である。
【図４】従来のスイッチング電源装置の構成を示す回路図である。
【図５】図４のスイッチング電源装置の各部の動作波形を示す図である。
【図６】図４のスイッチング電源装置において、過電圧を検出するレベルを示す図である。
【符号の説明】
２３  ツェナーダイオード
２９  ダイオード
３０  定電圧回路を構成するＮＰＮトランジスタ
３１  定電圧回路を構成する抵抗
３２，３４  定電圧回路を構成するツェナーダイオード
【図１】
2004208378.tif 000003
【図２】
2004208378.tif 000004
【図３】
2004208378.tif 000005
【図４】
2004208378.tif 000006
【図５】
2004208378.tif 000007
【図６】
2004208378.tif 000008