(57)【要約】　　　（修正有）【課題】端面効果の緩和、および各チップとパッケージの間の電気的接合のためのボンディング方法の改善、およびより高機能のＳＯＣ型撮像素子を実現するために、高知能処理回路に、より多くの面積を割り当てるとともに、各チップの形状を正方形に近い形状とし、接合前の各チップのそりを最小限に抑える。【解決手段】複数のチップを少しずつずらしながら重ね、各チップの表面にあって、ずれていなければ上のチップで覆われていた部分で、ずれたために露出した表面の端部に位置する細長い面に画素配列１２２を備え、各チップの端面の一つであって下のチップの画素が露出する側の端面１１１と該チップ表面のなす角度が９０度未満であるとともに、該９０度未満の角度をなす端面から最速距離にある画素行上の各画素の受光面積が他の画素の受光面積より大きいことを特徴とする撮像素子。【選択図】　図９
2004119955.tif 000002
【特許請求の範囲】
【請求項１】
複数のチップを少しずつずらしながら重ね、各チップの表面にあって、ずれていなければ上のチップで覆われていた部分で、ずれたために露出した表面の端部に位置する細長い面に画素配列を備え、
各チップの端面の一つであって下のチップの画素が露出する側の端面と該チップ表面のなす角度が９０度未満であるとともに、該９０度未満の角度をなす端面から最遠距離にある画素行上の各画素の受光面積が他の画素の受光面積より大きいことを特徴とする撮像素子。
【請求項２】
複数のチップを少しずつずらしながら重ね、各チップの表面にあって、ずれていなければ上のチップで覆われていた部分で、ずれたために露出した表面の端部に位置する細長い面に画素配列を備え、
各チップの端面の一つであって下のチップの画素が露出する側の端面が鏡面となっていることを特徴とする撮像素子。
【請求項３】
複数のチップを少しずつずらしながら重ね、各チップの表面にあって、ずれていなければ上のチップで覆われていた部分で、ずれたために露出した表面の端部に位置する細長い面に画素配列を備える撮像素子と、レンズ系を備えるとともに、
撮像素子の画素中心とレンズ系の光軸とがずれていることを特徴とする撮影装置。
【請求項４】
複数のチップを少しずつずらしながら重ね、各チップの表面にあって、ずれていなければ上のチップで覆われていた部分で、ずれたために露出した表面の端部に位置する細長い面に画素配列を備える撮像素子を備えるとともに、
１枚撮影するごとに撮像素子への入射光の光軸を変化させる手段とを備える撮影装置。
【請求項５】
複数のチップを少しずつずらしながら重ね、各チップの表面にあって、ずれていなければ上のチップで覆われていた部分で、ずれたために露出した表面の端部に位置する細長い面に画素配列を備え、各チップに外部から接続する複数のボンディング・ワイヤが該チップ上の異なる点に接続するための、小さな面積を持つ複数のボンディング・パッドを備える撮像素子であって、
ボンディング・パッドの少なくとも１個が撮像素子の表面より、低い位置にあることを特徴とする撮像素子。
【請求項６】
複数のチップを少しずつずらしながら重ね、各チップの表面にあって、ずれていなければ上のチップで覆われていた部分で、ずれたために露出した表面の端部に位置する細長い面に画素配列を備え、各チップに外部から接続する複数のボンディング・ワイヤが該チップ上の異なる点に接続するための、小さな面積を持つ複数のボンディング・パッドを備える撮像素子であって、
ボンディング・パッドの少なくとも１個の位置に、上から覆いかぶさるチップの下面が他の部分よりも高い位置にあることを特徴とする撮像素子。
【請求項７】
複数のチップを少しずつずらしながら重ね、各チップの表面にあって、ずれていなければ上のチップで覆われていた部分で、ずれたために露出した表面の端部に位置する細長い面に画素配列と、
信号の記録回路もしくは処理回路の一部、もしくはその両方を備え、さらに上のチップで覆われている面に、信号の記録回路もしくは処理回路、もしくはその両方の大部分を備えることを特徴とする撮像素子。
【請求項８】
請求項１または請求項２または請求項５または請求項６または請求項７の少なくともいずれか一つの撮像素子を備える撮影装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高性能の高速ビデオカメラや、ロボット・ビジョンなどの高い知的機能を有する撮影装置を提供する。
【０００２】
【従来の技術】
本発明は、図１に示すような棚田型撮像素子１００に関するものである。
棚田型撮像素子は、複数の撮像機能を有するチップ１０１をずらしながら重ね、ずれて現れた細長い面１０２に画素配列を作ったものである。
【０００３】
棚田型撮像素子は、本発明の発明者が発明したもので、以前はシングル・センサーと呼んでいた（特願２０００−０１８７６６、出願００９０１９３２．４、公開番号ＥＰ１０９４５２２Ａ１、米国特許出願番号０９／６４７２１９）。シングル（Ｓｈｉｎｇｌｅ）とは、屋根瓦や壁のようにずらしながら重ねた構造を意味する。本発明にあたり、よりわかりやすい表現として、「棚田型撮像素子（英語ではＴｅｒｒａｃｅｄ　Ｉｍａｇｅ　Ｓｅｎｓｏｒ）」と呼ぶことにした。
【０００４】
このセンサーの各チップ１０１は、例えば図２のような要素で構成される。すなわち、ずれて現われる細長い面１０２に、２０ミクロン四方のフォトダイオード・アレイ１０３が１００行×４００列作られている。図では４行×２４列で示している。
【０００５】
フォトダイオード・アレイの下には広い領域１０４が残されており、ここにＡＤコンバータ・アレイ１０５、バッファ・メモリー１０６、高知能回路１０７、読み出し回路１０８、入出力端子部１０９が備えられている。
【０００６】
これまで非常に多くの高知能回路が試作されてきたが、ほとんどは１チップ上に、フォトダイオード等のセンサー面と、画像情報処理機能を組み入れたもので、少しでも複雑な機能を組み入れようとすると、画像情報処理機能が広い面積を占め、フォトダイオード配列の面積、すなわちフォトダイオードの数が減って、空間解像力が落ちるという競合関係が大きな問題となっていた。
【０００７】
この問題を解決する方法として、図３に示すように、複数のチップを積み重
ね、最上部のチップにフォトダイオード・アレイ１０３のみを作りこみ、その下のチップにＡＤコンバータ・アレイ１０５を作りこみ、さらにその下にバッファー・メモリーを乗せたチップ１０６や、高知能回路を乗せたチップ１０７を置いて、上下のチップの間で、情報伝達のためのコンタクトを取る技術が研究されてきた。しかし、最上面のチップ上の多数の微細な画素の各々から、ノイズをほとんど発生させないで、すぐＡＤコンバータの乗ったチップに情報を伝達するという技術は、いまだに実用化されていない。
【０００８】
個々のフォトダイオードで発生する画像信号は、電子の数にして数１０個からせいぜい数万個程度であり、この程度のレベルのノイズは、ほんの少しの原因があればただちに発生する。
【０００９】
ＡＤ変換でデジタル信号に変わればノイズには強い。図２に示す本発明の各チップ１０１上では、チップ外に画像信号を読み出す前に、ＡＤ変換し、かつ画像情報を十分圧縮してからチップ外に読み出すので、このような問題は生じない。
【００１０】
図１に示す棚田型撮像素子の表面は文字通り「棚田」のように段々になっており、平面ではない。このため２枚のチップの境界の段差の直下の画素（下のチップ上）と直上の画素（上のチップ上）に入射する光の条件が変わり、再生画像上で境目が見える。このような効果を総称して「段差効果」と呼ぶことにする。
【００１１】
段差効果の一つは、上のチップと下のチップの間に生じる焦点のずれである。これを「段差効果」のうちの「焦点効果」と呼ぶことにする。焦点効果を解決する方法として、本発明の発明者により、２つの方法が発明されている（特願２０００−０１８７６６、出願００９０１９３２．４、公開番号ＥＰ１０９４５２２Ａ１、米国特許出願番号０９／６４７２１９）。
【００１２】
一つは図４に示すように、各チップ１０１の厚さを十分薄くし、これらをずらしながら重ねて作った棚田型撮像素子１００を光軸に対して直角ではなく、少し斜めに置く方法である。受光面１４４は全表面の一部となっていて、各チップの受光面１０２の４倍の面積となっている。一番上のチップの大部分が露出しているが、受光面以外は遮光膜で覆われている。また図４では各チップの画素側の端面１１１が９０度より小さい角度に切り込まれているが、従来技術ではこの角度は９０度であった。図４をあとで本発明の説明においても使うので鋭角で切り込んだ構造を示している。
【００１３】
他の一つは図５に示すように、ガラス・ファイバーを束ねて作ったファイバー・ガラス１４１の上面１４２を平面に、下面１４３を階段状にして、その下に棚田型撮像素子の各チップを詰めて重ねれば、結像面はファイバー・ガラスの上面であるから平面となる。当然第一の方法の方が単純な構造となるので、以下ではこの方法に限って説明する。
【００１４】
図４でまず単純に各チップを５０ミクロン程度に薄くし、重ねたのち、各階段の中点を結ぶ線が結像面１１０になるようにやや斜めに置く。こうすると焦点のずれはチップの厚さの１／２の２５ミクロンとなる。焦点深度は（２ｘ画素サイズｘ光学系のＦ値）で表されるから、絞りを開放にしてＦ１．４にしたとしても、画素サイズが２０ミクロンであれば焦点深度は５６ミクロンとなり、段差による焦点のズレは無視できる。とくに絞りを少しでも絞ればこの問題は無視できる。
【００１５】
ずれて重なっていることによって生じる問題は焦点のズレの問題だけではない。図６に示す例では、図７の拡大図に示すように図上ではレンズ１１２の左側から端面１１１に入射する光１１３は端面で乱反射し下のチップの画素１２２、１２３に入射する。したがって、一番下の画素上の左端のチップ１２３から上方に伸ばした線と一番上の画素上の右端のチップ１２２から上方に伸ばした線を結ぶ矢印が結像範囲１４９を示している。図７上では右から入射する光１１４は、上のチップに入射するため端面直下の画素１２２には届かない。このような効果を「端面効果」と名付ける。このように端面効果には「端面反射効果」と「端面遮蔽効果」の二つがある。
【００１６】
次に各チップに電気信号を送ったり、各チップから圧縮後の画像情報を取り出すためのボンディング・ワイヤをどのように結合するかという問題が生じる。
【００１７】
すなわち、各チップの表面はほとんど上のチップで覆われており、ボンディング・ワイヤを差し入れる隙間がない。既存の発明では、高さのある線のかわりに、薄い金属膜を短冊状にして使う方法と、各チップの端部にチップの裏まで貫通する複数個の穴を開け、それを通して、チップ表面から裏面に配線をし、チップ裏面のコンタクト・ポイントと、パッケージ表面のコンタクト・ポイントを圧着により接合する方法や、各チップを横に張り出すようにしてボンディングのためのスペースを確保する方法が使われた（特願２０００−０１８７６６、出願００９０１９３２．４、公開番号ＥＰ１０９４５２２Ａ１、米国特許出願番号０９／６４７２１９）。より簡便な方法の開発が望まれていた。
【００１８】
さらに実際に棚田型撮像素子の設計において、チップをずらすことによって生じた面のほとんどを、画素だけで覆うと、他の回路との間の線の引き回しや、信号転送が難しくなる場合がある。
【００１９】
近年はチップ上に色々な機能を組み入れて、システム全体を簡素化するＳＯＣ（システム・オン・チップ）が大きな技術的課題となってきた。棚田型撮像素子はもともとＳＯＣを志向した撮像素子である。棚田型撮像素子においても、ずらして表面に現れた部分に、画素配列だけを作り込むことにすると、より高機能なＳＯＣ型棚田型撮像素子を実現しようとするとき、高知能処理回路の占める面積が大きくなり、チップ全体の長さが長くなる。
【００２０】
チップ長が長くなることは、棚田型撮像素子の実装上大きな問題となる。すなわち棚田型撮像素子では段差効果をできるだけ小さくするために、各チップの厚さをできるだけ薄くする必要がある。チップを薄くすると、たとえシリコン単結晶といえどもそりが生じる。厚さ５０ミクロン以下で長さ１ｃｍにもなると、ミリメートル単位のそりが生じる。これはノイズの増加や実装時のチップの破損の原因となる。
【００２１】
チップの面積が同じであれば、幅が小さいほどチップは長くなる。できるだけそりを小さくするには棚田型撮像素子の各チップは正方形に近い形状とし、チップの幅と長さの大きい方をできるだけ小さくすることが望まれる。
【００２２】
また各チップが長いと、複数枚重ねたときの撮像素子全体の長さがさらに長くなり、カメラへの装着に支障をきたす場合がある。
【発明が解決しようとする課題】
【００２３】
端面効果の緩和、および各チップとパッケージの間の電気的接合のためのボンディング方法の改善、およびより高機能のＳＯＣ型撮像素子を実現するために、高知能処理回路に、より多くの面積を割り当てるとともに、各チップの形状を正方形に近い形状とし、接合前の各チップのそりを最小限に抑える。
【本発明による課題解決の手段】
【００２４】
複数のチップを少しずつずらしながら重ね、各チップの表面にあって、ずれていなければ上のチップで覆われていた部分で、ずれたために露出した表面の端部に位置する細長い面に画素配列を備え、
各チップの端面の一つであって下のチップの画素が露出する側の端面と該チップ表面のなす角度が９０度未満であるとともに、該９０度未満の角度をなす端面から最遠距離にある画素行上の各画素の受光面積が他の画素の受光面積より大きいことを特徴とする撮像素子を提供することにより、
端面反射効果を無くし、遮蔽効果を軽減した棚田型撮像素子を提供する。
【００２５】
複数のチップを少しずつずらしながら重ね、各チップの表面にあって、ずれていなければ上のチップで覆われていた部分で、ずれたために露出した表面の端部に位置する細長い面に画素配列を備え、
各チップの端面の一つであって下のチップの画素が露出する側の端面が鏡面となっていることを特徴とする撮像素子により、
遮蔽効果によって段差直下の画素への入射光が減少する効果を補った、画素ごとの感度特性がより一様な棚田型撮像素子を提供する。
【００２６】
複数のチップを少しずつずらしながら重ね、各チップの表面にあって、ずれていなければ上のチップで覆われていた部分で、ずれたために露出した表面の端部に位置する細長い面に画素配列を備える撮像素子と、レンズ系を備えるとともに、
撮像素子の画素中心とレンズ系の光軸とがずれていることを特徴とする撮影装置によって、
遮蔽効果によって段差直下の画素への入射光が減少する効果を完全に補った棚田型撮像素子を提供する。
【００２７】
複数のチップを少しずつずらしながら重ね、各チップの表面にあって、ずれていなければ上のチップで覆われていた部分で、ずれたために露出した表面の端部に位置する細長い面に画素配列を備える撮像素子を備えるとともに、
１枚撮影するごとに撮像素子への入射光の光軸を変化させる手段とを備える撮影装置により、
端面効果をほぼ完全に無くした棚田型撮像素子を提供する。
【００２８】
複数のチップを少しずつずらしながら重ね、各チップの表面にあって、ずれていなければ上のチップで覆われていた部分で、ずれたために露出した表面の端部に位置する細長い面に画素配列を備え、各チップに外部から接続する複数のボンディング・ワイヤが該チップ上の異なる点に接続するための、小さな面積を持つ複数のボンディング・パッドを備える撮像素子であって、
ボンディング・パッドの少なくとも１個が撮像素子の表面より、低い位置にあることを特徴とする撮像素子により、
新しい技術や高度な技術を使うことなくボンディング・ワイヤをチップとチップの接合面からパッケージまで引き出す空間を確保することができる。
【００２９】
複数のチップを少しずつずらしながら重ね、各チップの表面にあって、ずれていなければ上のチップで覆われていた部分で、ずれたために露出した表面の端部に位置する細長い面に画素配列を備え、各チップに外部から接続する複数のボンディング・ワイヤが該チップ上の異なる点に接続するための、小さな面積を持つ複数のボンディング・パッドを備える撮像素子であって、
ボンディング・パッドの少なくとも１個の位置に、上から覆いかぶさるチップの下面が他の部分よりも高い位置にあることを特徴とする撮像素子により、
高度な技術を使うことなく、ボンディング・ワイヤをチップの表面を通って、チップとチップの接合面からパッケージまで引き出すことができる。
【００３０】
複数のチップを少しずつずらしながら重ね、各チップの表面にあって、ずれていなければ上のチップで覆われていた部分で、ずれたために露出した表面の端部に位置する細長い面に画素配列と、
信号の記録回路もしくは処理回路の一部、もしくはその両方を備え、さらに上のチップで覆われている面に、信号の記録回路もしくは処理回路、もしくはその両方の大部分を備えることを特徴とする撮像素子により、
組み込む高知能回路が多くなるとき、各チップの形状を著しく長くすることなく、正方形に近い形状にして、同一チップ面積であれば、薄膜化したときのチップのそりを最小限に押さえ、段差効果の小さい棚田型撮像素子を提供することができる。
【００３１】
以上の方法により、現在の撮像素子の製造技術により、極めて高機能の撮像素子を作ることができる。またこの撮像素子に適した光学系と制御系を組み合わせることにより、非常に高い機能の撮影装置を提供する。
【発明の実施の形態】
【００３２】
図８は本発明の第１実施形態、第２実施形態、第３実施形態の撮影装置全体の構成を示している。ただし、第１実施形態および第２実施形態では図８中の点線で示した斜めに置かれた電気光学効果の大きい透明材料１３７やその制御透明電極１４５、制御手段１４６は装着されていない。
【００３３】
レンズ１１２から入射した光は棚田型撮像素子１００の結像面１１０上に結像し、受光面１４４で電子に変換される。棚田型撮像素子上で画像情報が近接する数１０画素単位で局所処理され、よりコンパクトで有用な情報に圧縮された後、読み出し線１１５を通じてマイクロ・コンピュータ１１６に読み込まれる。実際には読み出し線は複数の線からなるが図では１本で表している。ここで局所情報は結合され視野全体をカバーする一組の情報にまとめられた後、メイン・コンピュータ１１７に転送される。撮像素子を制御するとともに、マイクロ・コンピュータ、メイン・コンピュータなどの間の同期や情報のやり取りを制御するために、制御部１１８が備えられている。制御部から撮像素子へは、撮像素子操作のための制御電圧などを送る複数の入力線１１９を通じて必要な電気信号が送られる。
【００３４】
メイン・コンピュータでは、取りまとめられた画像情報を記録・保存するとともに、映像として再構成し、モニター・ディスプレイ１２０上で再生したり、さらにコンパクトでわかりやすい情報に加工してモニター・ディスプレイ上で表示したり、キー・ボード１２１から入力された撮影条件、再生条件などに関する指示に応じて、制御部、マイクロ・コンピュータなどに指示を送る。
【００３５】
このセンサーの各チップ１０１は、図２に示す要素で構成されている。すなわち、ずれて現われる細長い面１０２に、２０ミクロン四方のフォトダイオード・アレイ１０３が１００行×４００列作られている。図には４行×２４列で示されている。すなわちこの部分の面積は２ｍｍ×８ｍｍである。このチップをずらして４枚重ね４００ｘ４００画素の撮像素子となっている。したがって受光面の面積は８ｍｍｘ８ｍｍである。
【００３６】
フォトダイオード・アレイの下には広い領域１０４が残されており、ここにＡＤコンバータ１０５、バッファ・メモリー１０６、高知能回路１０７、読み出し回路１０８、入出力端子部１０９が備えられている。
【００３７】
図９は本発明の第１実施形態になる棚田型撮像素子とレンズの位置関係を示している。また図１０は本発明の端面付近の拡大図を示している。図４はパッケージングを示している。パッケージの上面も段差になっている。パッケージ全体１３９はカバーガラスで覆われている。本発明の端面は直角から見て６０度傾斜している。また端面直下の画素１２２の長さは、他の一般の画素１２３の長さの２倍となっている。図１０で示されるように端面直下の画素１２２の半分は端面のひさし１２４の下まで入り込んでいる。
【００３８】
本撮像素子は４枚のチップを重ねて作られている。したがって図９に示すように段差は３箇所１２５、１２６、１２７となる。最も左側の段差１２５の位置がレンズの光軸１２８の少し左側に位置している。
【００３９】
これにより３箇所の段差のうち、最も左側の段差１２５の直下の画素１２２には、レンズの左半分を通過した光が入射する。すなわち６０度の切込みを入れ、画素の長さを２倍にしていないとすれば、この画素への入射光量は本来入射するはずの光量の約１／２になっている。
【００４０】
図９の棚田型撮像素子の結像面１１０の中心位置は４枚のチップの画素の中心、すなわち２断目の段差１２６の位置にあるので、レンズの光軸１２８と撮像素子の受光面の中心位置１２６とはずれている。
【００４１】
図７ではレンズを通って端面の左側から直角な端面に入射する光１１３は、端面で乱反射する。それに対して、本発明になる図１０では端面が切り込まれていることにより、端面の左側から入射する光１３１は端面で乱反射せず、端面直下の画素１２２のひさし１２４の下まで伸びている部分に入射する。これにより、端面直下の画素に入射する光量は２倍となる。
【００４２】
以上により、遮蔽効果により入射光量が１／２になる効果と、段差の切り込みと段差直下の画素の長さを２倍にする効果が相殺して、段差直下の画素に入射する光量は本来この画素の位置に入射する光量とほぼ等しくなる。
【００４３】
実際には図１０において、レンズの光軸の少し右から入射する光１３２も段差直下の画素１２２に入射するので、この段差の位置と光軸の位置が完全に一致していれば段差直下の画素１２２に入射する光量は、本来入射する光量の２倍以上になる。したがってこの段差の位置はレンズの光軸より少し左に位置している。
【００４４】
図９において、第２の段差１２６、第３の段差１２７に入射する光量は、段差直下の画素の長さが長く、かつこの位置では段差の遮蔽効果が小さいため、本来入射する光量より大きくなる。したがって、これらの段差直下の画素の一部は右側から伸びる遮光膜（図には描いていない）で遮光され、入射光量が本来入射する光量にちょうど一致するようになっている。
【第２実施形態】
【００４５】
図１１は、本発明の第２実施形態の段差部分の拡大図を示している。端面を切り込んで端面反射を防ぎ、段差直下の画素サイズを大きくして遮蔽効果を緩和するかわりに、端面を鏡面１３４として、端面での反射光が段差直下の画素１３５に入射するようにしている。
【００４６】
この場合、図９の第２段差１２６、第３段差１２７においては端面反射によりこれらの段差の直下の画素に本来入射する光量よりも多い光量が入射する。したがって端面の鏡面を完全反射でなく、部分反射としている。
【００４７】
このために、図１１に示すように、鏡面仕上げしたのち、端面の鏡面１３４の上部を遮光膜１３５で完全遮蔽している。
【００４８】
端面の鏡面全体に部分透過膜を乗せても良い。また端面は鏡面とし、段差直下の画素の上部に部分透過膜を乗せても良い。
【第３実施形態】
【００４９】
図８において第３実施形態が、第一実施形態および第２実施形態と異なる点は、レンズ１１２と棚田型撮像素子１００の間に、斜めに置かれた電気光学効果の大きい透明体１３７を備えている点である。電気光学効果の大きい透明体に加える電界を変えることにより、結像面が左右に動く。この場合左右とは、段差の方向と直角方向を意味する。１ＭＨｚで結像面を左右に振ることができる。
【００５０】
また電界を付加するための透明電極１４５および電界制御手段１４６を備えている。
【００５１】
この実施形態では段差直下には画素は作らない。したがって４枚のチップを並べたとき、３つの段差の部分では各１行づつ、画像信号が得られない。
【００５２】
撮影時に１枚撮影するごとに、画素への入射光の方向を１画素づつ左右に振る。撮影された画像に撮影された順に番号を付ける。そうすると、奇数番号の画像で画像が抜けていた画素列は、偶数番号では画像が映っている。偶数番号の画像で画像が抜けていた画素列は、奇数番号では画像が映っている。画像の再生時に、奇数番号の画像で抜けている画素列は、前後の偶数番号の画素の画像信号の平均値を入れて補う。偶数番号の画像で抜けている画素列は、前後の奇数番号の画素の画像信号の平均値を入れて補う。
【００５３】
また図１２に示した第３実施形態のチップでは、画素配列のとなりにＡＤコンバーター１０５とバッファ・メモリー１０６がある。この部分はずれて表面に現れているが、遮光されている。ＡＤコンバータとバッファ・メモリーの領域のサイズは２ｍｍｘ８ｍｍである。上のチップで覆われた部分には高知能信号処理部１０７、チップ外への読み出し回路１０８、入出力端子部１０９が組み込まれている。
【００５４】
ずれて表面に現れた部分に画素配列だけを作る場合は、高知能処理機能を大きくするほど、高知能処理部の面積が大きくなり、チップの幅に対する長さがより大きくなる。
【００５５】
図１２に示した本実施例では、各チップの形状が正方形に近い形状になり、チップのそりが小さくなる。また４枚重ねたときの棚田型撮像素子の長さも極端には長くならないので、カメラへの装着にも便利である。
【００５６】
蓄積部または処理回路の一部を画素中に組み入れても良い。
【００５７】
図１３は実施形態１の棚田型撮像素子とパッケージを電気的に結合するボンディング・ワイヤの引き出しの方法を示している。
【００５８】
図１３に示すように、チップ上のボンディング・パッド１５０の部分をあらかじめ低く凹地１５１にしておき、そこからチップの端に向けてボンディング・ワイヤ１５２の通る溝を作っておけば、上下のチップを隙間なく直接重ねることができる。これにより，チップ上のボンディング・パッド１５０とパッケージ上のボンディング１４８を容易に結線することができる。
【００５９】
図１４は、各チップの上面ではなく、下面に、下に置かれるチップのボンディングのための凹地を作ったものである。
【００６０】
効果はチップ表面に凹部を作った場合と同じである。
【００６０】
段差効果により画像上に現れる境界線を消すには、本発明によるハードな方法と、画像処理におるソフトな方法とを併用する。
【００６１】
また棚田型撮像素子は１個で使う必要はない。複数の棚田型撮像素子や、他のセンサーとネットワークで結び、多量の画像情報を得て、集中処理することにより、より高度な認識装置となる。
【００６２】
また棚田型撮像素子の信号処理は、アナログまたはデジタルまたはアナログ・デジタル混合型であっても良い
【００６３】
また各チップ上で、画素が先端まで作りこまれる端面の切り込み角度は６０度とは限らない。結晶のへき開方向に沿う角度にし、その性質を利用して切り離しても良い。
【発明の効果】
複数の撮像素子チップを、横に少しづつずらしながら重ね、ずれて現われた細長い表面にフォトダイオード配列を乗せる。上のチップで覆われた残りの広い面に、基本的な画像処理回路を乗せる。このような棚田型撮像素子の、各チップ上で基本処理された画像信号を各チップから出力し、外部のマイクロコンピュータで統合処理することにより、高速でコンパクトな高知能画像処理システムを作ることができる。ずれ重ね部の段差によって画像中に現われる境界線を、各チップの端部を９０度以下の角度で切り込む、あるいは鏡面仕上げするとともに、棚田型撮像素子の画像中心とレンズの光軸をずらすことにより、最少限に抑えることができる。また各チップからの線の引き出し部をチップ表面から下げることにより、上下に重なったチップ面からのボンディング・ワイヤの引き出しを容易にすることができる。
【図面の簡単な説明】
【図１】棚田型撮像素子の概念
【図２】棚田型撮像素子のチップの平面図
【図３】単純積層型撮像素子
【図４】少し斜めに置いた棚田型撮像素子
【図５】底面画階段状になったファイバーガラスを乗せた棚田型撮像素子
【図６】端面効果の説明図
【図７】端面反射効果の説明図
【図８】第１実施形態の構成図
【図９】レンズと第１実施形態の撮像素子の関係
【図１０】遮蔽効果の説明図
【図１１】第２実施形態の段差部分の拡大図
【図１２】第３実施形態の拡大図
【図１３】ボンディングワイヤの引き出し方法（チップ表面凹部を作る場合）
【図１４】ボンディングワイヤの引き出し方法（チップ表面凸部を作る場合）
【符号の説明】
１００　棚田型撮像素子
１０１　チップ
１０２　ずれて現われる面
１０３　フォトダイオードアレー
１０４　かぶっている面
１０５　ＡＤコンバータアレー
１０６　バッファメモリー
１０７　高知能回路
１０８　チップ外への読み出し回路
１０９　入出力端子部
１１０　斜めにした場合の結像面
１１１　端面
１１２　レンズ
１１３　端面にレンズの左側から入射して乱反射する光
１１４　端面にレンズの右側から入射して乱反射する光
１１５　棚田型撮像素子からの読み出し線
１１６　マイクロコンピュータ
１１７　メインコンピュータ
１１８　制御部
１１９　制御部から信号を送る複数の入力線
１２０　モニターディスプレー
１２１　キーボード
１２２　端面直下の画素
１２３　一般の画素
１２４　端面のひさし
１２５　段差１
１２６　段差２
１２７　段差３
１２８　レンズの光軸
１２９　棚田型撮像素子の受光面の中心位置
１３０　直角の端面
１３１　レンズから端面に向かって入射する光
１３２　レンズの光軸の少し右から入射する光
１３３　鏡面の遮光幕
１３４　鏡面の端面
１３５　鏡面の端面直下の画素
１３７　複屈折結晶
１３８　複屈折結晶を通った光の撮像素子への入射方向
１３９　パッケージ
１４０　カバーガラス
１４１　ファイバーガラス
１４２　ファイバーガラスの上面
１４３　ファイバーガラスの下面
１４４　受光面
１４５　複屈折結晶に電界を付加する電極
１４６　電界制御装置
１４７　偏光版
１４８　パッケージ上のボンディングパッド
１４９　結像範囲
１５０　チップ上のボンディングパッド
１５１　ボンディングパッド周辺の凹部
【図１】
2004119955.tif 000003
【図２】
2004119955.tif 000004
【図３】
2004119955.tif 000005
【図４】
2004119955.tif 000006
【図５】
2004119955.tif 000007
【図６】
2004119955.tif 000008
【図７】
2004119955.tif 000009
【図８】
2004119955.tif 000010
【図９】
2004119955.tif 000011
【図１０】
2004119955.tif 000012
【図１１】
2004119955.tif 000013
【図１２】
2004119955.tif 000014
【図１３】
2004119955.tif 000015
【図１４】
2004119955.tif 000016