(57)【要約】【課題】膜質のよい絶縁膜を形成することにより電気的特性の優れた半導体素子を製造可能な薄膜半導体装置の製造方法、半導体装置、この半導体装置をＴＦＴアレイ基板として用いた電気光学装置、およびこの電気光学装置を用いた電子機器を提供すること。【解決手段】能動層を構成する多結晶シリコン膜からなる半導体膜１の表面にプラズマＣＶＤ法により、非晶質のシリコン膜２ａ、およびシリコン酸化膜２ｃを連続的に形成した後、高圧ウエット酸化を行い、非晶質のシリコン膜２ａを全て酸化して得たシリコン酸化膜２ｂを、酸化処理が施されたシリコン酸化膜２ｃとともにゲート絶縁膜２として用いる。【選択図】　　　図８
2004119503.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面に形成した非晶質シリコン膜を結晶化してなる多結晶シリコン膜の表面側に非晶質シリコン膜およびシリコン酸化膜をこの順に形成した後、
ドライ熱酸化あるいは高圧ウエット酸化からなる酸化処理を行い、
当該酸化処理により前記非晶質シリコン膜が酸化されてなるシリコン酸化膜と、前記酸化処理が施された前記シリコン酸化膜とを絶縁膜として用いて半導体素子を形成することを特徴とする薄膜半導体装置の製造方法。
【請求項２】
請求項１において、前記多結晶シリコン膜の表面側に前記非晶質シリコン膜および前記シリコン酸化膜を形成する際には、すでに前記多結晶シリコン膜を島状にパターニングしておくことを特徴とする薄膜半導体装置の製造方法。
【請求項３】
請求項２において、前記酸化処理では、前記多結晶シリコン膜の表面側に形成した前記非晶質シリコン膜の全てをシリコン酸化膜とすることを特徴とする薄膜半導体装置の製造方法。
【請求項４】
請求項１ないし３のいずれかにおいて、前記多結晶シリコン膜の表面側への前記非晶質シリコン膜および前記シリコン酸化膜の成膜は、プラズマＣＶＤ法により連続して行うことを特徴とする薄膜半導体装置の製造方法。
【請求項５】
請求項１ないし４のいずれかにおいて、前記多結晶シリコン膜は、基板温度が６００℃以下の温度で成膜した非晶質シリコン膜を結晶化した膜であり、
前記多結晶シリコン膜の表面に形成した非晶質シリコン膜およびシリコン酸化膜に対する酸化処理は、６００℃以下の温度条件での高圧ウエット酸化であることを特徴とする薄膜半導体装置の製造方法。
【請求項６】
請求項５において、前記高圧ウエット酸化は、温度が約６００℃、圧力が約２ＭＰａの条件で行うことを特徴とする薄膜半導体装置の製造方法。
【請求項７】
請求項１ないし６のいずれかにおいて、前記非晶質シリコン膜に対する結晶化は、レーザアニール法により行うことを特徴とする薄膜半導体装置の製造方法。
【請求項８】
請求項１ないし７のいずれかにおいて、前記絶縁膜をゲート絶縁膜として用いて薄膜トランジスタを形成することを特徴とする薄膜半導体装置の製造方法。
【請求項９】
請求項１ないし８のいずれかに規定する方法で製造されたことを特徴とする薄膜半導体装置。
【請求項１０】
請求項９に規定する薄膜半導体装置が、電気光学物質を保持するＴＦＴアレイ基板として用いられ、
当該ＴＦＴアレイ基板では、画素スイッチング用薄膜トランジスタおよび画素電極を備えた画素がマトリクス状に形成されていることを特徴とする電気光学装置。
【請求項１１】
請求項１０において、前記電気光学物質は、前記ＴＦＴアレイ基板と対向基板との間に保持された液晶であることを特徴とする電気光学装置。
【請求項１２】
請求項１０において、前記電気光学物質は、前記ＴＦＴアレイ基板上で発光素子を構成する有機エレクトロルミネッセンス材料であることを特徴とする電気光学装置。
【請求項１３】
請求項１０ないし１２のいずれかに規定する電気光学装置を用いたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、半導体装置、この半導体装置をＴＦＴアレイ基板として用いた電気光学装置、およびこの電気光学装置を用いた電子機器に関するものである。
【０００２】
【従来の技術】
各種の電気光学装置のうち、例えば、画素スイッチング用の非線形素子として薄膜トランジスタ（以下、ＴＦＴと称す）を用いたアクティブマトリクス型の液晶装置は、直視型表示装置や投射型表示装置などの各種の電子機器に用いられている。この電気光学装置では、データ線および走査線が交差する位置に対応して画素スイッチング用のＴＦＴ、および画素電極がマトリクス状に形成されたＴＦＴアレイ基板と、対向電極が形成された対向基板との間に電気光学物質としての液晶が保持されている。また、ＴＦＴアレイ基板上では、相補型のＴＦＴによって各種駆動回路が形成されていることもある。
【０００３】
このようなＴＦＴアレイ基板上にＴＦＴを形成するにあたっては、多結晶シリコン膜をパターニングした後、プラズマＣＶＤ法によりゲート絶縁膜を形成し、それにより形成されたＭＯＳ界面を利用している。
【０００４】
しかしながら、このような方法で成膜したゲート絶縁膜を用いたＴＦＴは、ゲート絶縁膜中に固定電荷や欠陥が多いため、バルクのシリコン上に形成したＭＯＳ−ＦＥＴと比較してトランジスタ特性が劣るという問題点がある。例えば、Ｃ−Ｖ特性から界面欠陥準位密度を評価すると、プラズマＣＶＤで成膜したシリコン酸化膜の界面欠陥準位密度は、１×ｅ１３［１／ｃｍ２ｅｖ］であり、バルクのシリコン上にＭＯＳ−ＦＥＴを形成するのに用いられているドライ熱酸化で形成されるシリコン酸化膜の界面欠陥準位密度は、５×ｅ１０［１／ｃｍ２ｅｖ］であり、高圧ウエット酸化で形成されるシリコン酸化膜の界面欠陥準位密度は、１×ｅ１１［１／ｃｍ２ｅｖ］である。
【０００５】
従って、従来もプラズマＣＶＤでシリコン酸化膜を形成した後、アニール処理を行っているが、希望するレベルにまで到達していないのが現状である。
【０００６】
また、非晶質シリコン膜をレーザアニールにより結晶化した多結晶シリコン膜に高圧ウエット酸化を施す方法も考えられる（例えば、特許文献１参照）。
【０００７】
しかしながら、このような方法では、高圧ウエット酸化で酸化される分、非晶質シリコン膜を前もって厚く形成しておくことになるが、非晶質シリコン膜が厚すぎると、レーザアニールの際、レーザエネルギ密度を高くする必要があり、このような条件でのレーザアニールは、装置への負担が大きすぎるとともに、結晶性も低下してしまうという問題点がある。
【０００８】
【特許文献１】
特開平１１−９７４３８号公報
【０００９】
【発明が解決しようとする課題】
以上の問題点に鑑みて、本発明の課題は、非晶質シリコン膜を多結晶化してなるシリコン膜の表面に膜質のよい絶縁膜を形成することにより電気的特性の優れた半導体素子を製造可能な薄膜半導体装置の製造方法、半導体装置、この半導体装置をＴＦＴアレイ基板として用いた電気光学装置、およびこの電気光学装置を用いた電子機器を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る薄膜半導体装置の製造方法では、基板の表面に形成した非晶質シリコン膜を結晶化してなる多結晶シリコン膜の表面側に非晶質シリコン膜およびシリコン酸化膜をこの順に形成した後、ドライ熱酸化あるいは高圧ウエット酸化からなる酸化処理を行い、当該酸化処理により前記非晶質シリコン膜が酸化されてなるシリコン酸化膜と、前記酸化処理が施された前記シリコン酸化膜とを絶縁膜として用いて半導体素子を形成することを特徴とする。
【００１１】
本発明では、ＴＦＴの能動層などを構成する多結晶シリコン膜の表面に非晶質のシリコン膜、およびシリコン酸化膜を形成した後、高圧ウエット酸化などの酸化処理を行い、非晶質のシリコン膜を全て酸化して得たシリコン酸化膜を、酸化処理が施されたシリコン酸化膜とともにゲート絶縁膜などとして用いる。このため、プラズマＣＶＤ法により形成したシリコン酸化膜のみをゲート絶縁膜として使用する場合と比較して、ゲート絶縁膜が緻密である分、ＴＦＴの立ち上がり特性やしきい値電圧が向上する。また、ＴＦＴの信頼性も向上する。さらに、非晶質シリコン膜をレーザアニールにより結晶化した多結晶シリコン膜に高圧ウエット酸化を施す方法と違って、多結晶シリコン膜を厚く形成しておく必要がないので、レーザアニールなどによって非晶質シリコン膜を多結晶シリコン膜とする際、レーザエネルギ密度を高くする必要がないので、装置への負担が軽く、かつ、結晶性が低下することもない。
【００１２】
本発明において、前記多結晶シリコン膜の表面側に前記非晶質シリコン膜および前記シリコン酸化膜を形成する際には、すでに前記多結晶シリコン膜を島状にパターニングしておくことがあり、この場合、前記酸化処理では、前記多結晶シリコン膜の表面側に形成した前記非晶質シリコン膜の全てをシリコン酸化膜とすることが好ましい。このように構成すると、島状の多結晶シリコン膜は、非晶質のシリコン膜で繋がった状態となるが、非晶質のシリコン膜は、全て酸化されてシリコン酸化膜になるので、素子分離された状態となる。
【００１３】
本発明において、前記多結晶シリコン膜の表面側への前記非晶質シリコン膜および前記シリコン酸化膜の成膜は、プラズマＣＶＤ法により連続して行うことが好ましい。このように構成すると、非晶質シリコン膜とシリコン酸化膜との界面が汚染されないという利点がある。
【００１４】
本発明において、前記多結晶シリコン膜は、基板温度が６００℃以下の温度で成膜した非晶質シリコン膜を結晶化した膜であり、前記多結晶シリコン膜の表面に形成した非晶質シリコン膜およびシリコン酸化膜に対する酸化処理は、６００℃以下の温度条件での高圧ウエット酸化であることが好ましい。このように構成すると、基板に対する処理温度が６００℃以下の低温プロセスで行うことができるので、基板として安価なガラス基板を使用できるとともに、金属配線がすでに形成されている場合でも、金属配線が熱で損傷、劣化することがない。
【００１５】
本発明において、前記高圧ウエット酸化は、例えば、温度が約６００℃、圧力が約２ＭＰａの条件で行う。
【００１６】
本発明において、前記非晶質シリコン膜に対する結晶化は、レーザアニール法により行うことが好ましい。レーザアニール法であれば、基板として安価なガラス基板を使用できる。
【００１７】
本発明において、前記絶縁膜を、例えば、ゲート絶縁膜として用いて薄膜トランジスタを形成するのに用いることが好ましい。
【００１８】
本発明に係る薄膜半導体装置は、例えば、電気光学物質を保持するＴＦＴアレイ基板として用いられ、当該ＴＦＴアレイ基板では、画素スイッチング用薄膜トランジスタおよび画素電極を備えた画素がマトリクス状に形成されている。
【００１９】
ここで、前記電気光学物質は、前記ＴＦＴアレイ基板と対向基板との間に保持された液晶である。また、前記電気光学物質は、前記ＴＦＴアレイ基板上で発光素子を構成する有機エレクトロルミネッセンス材料であってもよい。
【００２０】
本発明に係る電気光学装置は、例えば、携帯電話機やモバイルコンピュータなどといった電子機器において表示部として用いられる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、以下の説明では、薄膜半導体装置として、電気光学装置に用いられるＴＦＴアレイ基板の製造に本発明を適用した例を説明する。
【００２２】
［電気光学装置の全体構成］
図１は、電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図２は、対向基板を含めて示す図１のＨ−Ｈ′断面図である。
【００２３】
図１において、本形態の電気光学装置１００は、アクティブマトリクス型の液晶装置であり、ＴＦＴアレイ基板１０の上には、シール材１０７が対向基板２０の縁に沿うように設けられている。シール材１０７の外側の領域には、データ線駆動回路１０１および実装端子１０２（信号入力端子）がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って形成されている。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、額縁１０８の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。
【００２４】
そして、図２に示すように、図１に示したシール材１０７とほぼ同じ輪郭をもつ対向基板２０がこのシール材１０７によりＴＦＴアレイ基板１０に固着されている。なお、シール材１０７は、ＴＦＴアレイ基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
【００２５】
詳しくは後述するが、ＴＦＴアレイ基板１０には、画素電極９ａがマトリクス状に形成されている。これに対して、対向基板２０には、シール材１０７の内側領域に遮光性材料からなる額縁１０８が形成され、その内側が画像表示領域１０ａとされている。さらに、ＴＦＴアレイ基板１０に形成されている画素電極（後述する）の縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。
【００２６】
このように形成した電気光学装置１００は、投射型表示装置（液晶プロジェクタ）に使用される場合、３枚の電気光学装置１００がＲＧＢ用のライトバルブとして各々使用され、各電気光学装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、前記した各形態の電気光学装置１００にはカラーフィルタが形成されていない。但し、対向基板２０において各画素電極９ａに対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成することにより、投射型表示装置以外にも、後述するモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
【００２７】
さらに、対向基板２０に対して、各画素に対応するようにマイクロレンズを形成することにより、入射光の画素電極９ａに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板２０に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【００２８】
（電気光学装置１００の構成および動作）
次に、アクティブマトリクス型の電気光学装置１００の構成および動作について、図３ないし図５を参照して説明する。
【００２９】
図３は、電気光学装置１００の画像表示領域１０ａを構成するためにマトリクス状に形成された複数の画素における各種素子、配線などの等価回路図である。図４は、データ線、走査線、画素電極などが形成されたＴＦＴアレイ基板において相隣接する画素の平面図である。図５は、図４のＡ−Ａ′線に相当する位置での断面、およびＴＦＴアレイ基板と対向基板との間に電気光学物質としての液晶を封入した状態の断面を示す説明図である。なお、これらの図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３０】
図３において、電気光学装置１００の画像表示領域１０ａにおいて、マトリクス状に形成された複数の画素の各々には、画素電極９ａ、および画素電極９ａを制御するための画素スイッチング用のＴＦＴ３０が形成されており、画素信号を供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給する。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、対向基板２０に形成された対向電極２１（図２参照）との間で一定期間保持される。
【００３１】
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０（キャパシタ）を付加することがある。この蓄積容量７０によって、画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００３２】
図４において、電気光学装置１００のＴＦＴアレイ基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線で囲まれた領域）が画素毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａ（一点鎖線で示す）、走査線３ａ（実線で示す）、および容量線３ｂ（実線で示す）が形成されている。
【００３３】
図５に示すように、ＴＦＴアレイ基板１０の基体は、石英基板や耐熱性ガラス板などの透明基板１０ｂからなり、対向基板２０の基体は、石英基板や耐熱性ガラス板などの透明基板２０ｂからなる。ＴＦＴアレイ基板１０には画素電極９ａが形成されており、その上側には、ラビング処理等の所定の配向処理が施されたポリイミド膜などからなる配向膜１６が形成されている。画素電極９ａは、たとえばＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜等の透明な導電性膜からなる。また、配向膜１６は、たとえばポリイミド膜などの有機膜に対してラビング処理を行うことにより形成される。なお、対向基板２０において、対向電極２１の上層側にも、ポリイミド膜からなる配向膜２２が形成され、この配向膜２２も、ポリイミド膜に対してラビング処理が施された膜である。
【００３４】
ＴＦＴアレイ基板１０には、透明基板１０ｂの表面に下地保護膜１２が形成されているとともに、その表面側において、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用のＴＦＴ３０が形成されている。
【００３５】
図４および図５に示すように、画素スイッチング用のＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造を有しており、半導体膜１ａには、走査線３ａからの電界によりチャネルが形成されるチャネル領域１ａ′、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ、並びに高濃度ドレイン領域１ｅが形成されている。また、半導体膜１ａの上層側には、この半導体膜１ａと走査線３ａとを絶縁するゲート絶縁膜２が形成されている。
【００３６】
このように構成したＴＦＴ３０の表面側には、シリコン酸化膜からなる層間絶縁膜４、７が形成されている。層間絶縁膜４の表面には、データ線６ａが形成され、このデータ線６ａは、層間絶縁膜４に形成されたコンタクトホール５を介して高濃度ソース領域１ｄに電気的に接続している。層間絶縁膜７の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁膜７に形成されたコンタクトホール７ａを介してドレイン電極６ｂに電気的に接続し、このドレイン電極６ｂは、層間絶縁膜４およびゲート絶縁膜２に形成されたコンタクトホール８を介して高濃度ドレイン領域１ｅに電気的に接続している。この画素電極９ａの表面側にはポリイミド膜からなる配向膜１６が形成されている。
【００３７】
また、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同時形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層の容量線３ｂが上電極として対向することにより、蓄積容量７０が構成されている。
【００３８】
なお、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、および低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの一部）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度のソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。また、本形態では、ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）、あるいはトリプルゲート以上でＴＦＴ３０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００３９】
このように構成したＴＦＴアレイ基板１０と対向基板２０とは、画素電極９ａと対向電極２１とが対面するように配置され、かつ、これらの基板間には、前記のシール材５３（図１および図２を参照）により囲まれた空間内に電気光学物質としての液晶５０が封入され、挟持されている。液晶５０は、画素電極９ａからの電界が印加されていない状態で配向膜により所定の配向状態をとる。液晶５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。
【００４０】
なお、対向基板２０およびＴＦＴアレイ基板１０の光入射側の面あるいは光出射側には、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【００４１】
（周辺回路の構成）
再び図１において、本形態の電気光学装置１００では、ＴＦＴアレイ基板１０の表面側のうち、画像表示領域１０ａの周辺領域を利用してデータ線駆動回路１０１および走査線駆動回路１０４が形成されている。このようなデータ線駆動回路１０１および走査線駆動回路１０４は、基本的には、図６および図７に示すＮチャネル型のＴＦＴとＰチャネル型のＴＦＴとによって構成されている。
【００４２】
図６は、走査線駆動回路１０４およびデータ線駆動回路１０１等の周辺回路を構成するＴＦＴの構成を示す平面図である。図７は、この周辺回路を構成するＴＦＴを図６のＢ−Ｂ′線で切断したときの断面図である。なお、図７にはＴＦＴアレイ基板１０の画像表示領域１０ａに形成した画素スイッチング用ＴＦＴ３０も示してある。
【００４３】
図６および図７において、周辺回路を構成するＴＦＴは、Ｐチャネル型のＴＦＴ８０とＮチャネル型のＴＦＴ９０とからなる相補型ＴＦＴとして構成されている。これらの駆動回路用のＴＦＴ８０、９０を構成する半導体膜６０（輪郭を点線で示す）は、基板１０ｂ上に形成された下地保護膜１２を介して島状に形成されている。
【００４４】
ＴＦＴ８０、９０には、高電位線７１と低電位線７２がコンタクトホール６３、６４を介して、半導体膜６０のソース領域に電気的にそれぞれ接続されている。また、入力配線６６は、共通のゲート電極６５にそれぞれ接続されており、出力配線６７は、コンタクトホール６８、６９を介して、半導体膜６０のドレイン領域に電気的にそれぞれ接続されている。
【００４５】
このような周辺回路領域も、画像表示領域１０ａと同様なプロセスを経て形成されるため、周辺回路領域にも、層間絶縁膜４、７およびゲート絶縁膜２が形成されている。また、駆動回路用のＴＦＴ８０、９０も、画素スイッチング用のＴＦＴ３０と同様、ＬＤＤ構造を有しており、チャネル形成領域８１、９１の両側には、高濃度ソース領域８２、９２および低濃度ソース領域８３、９３からなるソース領域と、高濃度ドレイン領域８４、９４および低濃度ドレイン領域８５、９５からなるドレイン領域とを備えている。
【００４６】
（ＴＦＴアレイ基板の製造方法）
図８（Ａ）〜（Ｅ）を参照して、本発明のＴＦＴアレイ基板１０の製造方法のうち、特徴的な部分を説明する。
【００４７】
図８（Ａ）〜（Ｅ）は、本発明のＴＦＴアレイ基板１０の製造方法のうち、特徴的な工程を示す工程断面図である。図９は、高圧ウエット酸化の処理時間と、シリコン膜の減少量、およびシリコン酸化膜の膜厚との関係を示すグラフである。
【００４８】
本形態では、まず、図８（Ａ）に示すように、超音波洗浄等により清浄化したガラス製等の透明基板１０ｂを準備した後、基板温度が１５０℃〜４５０℃の温度条件下で、透明基板１０ｂの全面に、下地保護膜１２を形成するためのシリコン酸化膜からなる絶縁膜をプラズマＣＶＤ法により３００ｎｍ〜５００ｎｍの厚さに形成する。このときの原料ガスとしては、たとえばモノシランと笑気ガスとの混合ガスやＴＥＯＳと酸素、あるいはジシランとアンモニアを用いることができる。
【００４９】
次に、基板温度が１５０℃〜４５０℃の温度条件下で、透明基板１０ｂの全面に、非晶質シリコン膜からなる半導体膜１をプラズマＣＶＤ法により３０ｎｍ〜１００ｎｍの厚さ、例えば、４０ｎｍの厚さに形成する。このときの原料ガスとしては、たとえばジシランやモノシランを用いることができる。
【００５０】
次に、半導体膜１に対してＸｅＣｌエキシマレーザ光（波長３０８ｎｍ）を照射してレーザアニールを施す。その結果、非晶質の半導体膜１は、一度溶融し、冷却固化過程を経て結晶化する。この際には、各領域へのレーザ光の照射時間が非常に短時間であり、かつ、照射領域も基板全体に対して局所的であるため、基板全体が同時に高温に熱せられることがない。それ故、透明基板１０ｂとしてガラス基板などを用いても熱による変形や割れ等が生じない。
【００５１】
次に、フォトリソグラフィ技術を用いて半導体膜１の表面にレジストマスクを形成した後、レジストマスクの開口部から半導体膜１をエッチングして、図８（Ｂ）に示すように、画素スイッチング用のＴＦＴ３０を構成する半導体膜１ａと、静電保護回路用のＴＦＴ８０、９０を形成するための半導体膜６０とを島状に形成した後、レジストマスクを除去する。
【００５２】
次に、図８（Ｃ）に示すように、基板温度が１５０℃〜４５０℃の温度条件下で、透明基板１０ｂの全面に、非晶質のシリコン膜２ａをプラズマＣＶＤ法により、例えば１０ｎｍの厚さに形成する。このときの原料ガスとしては、たとえばジシランやモノシランを用いることができる。
【００５３】
次に連続して、プラズマＣＶＤ法により、非晶質のシリコン膜２ａの表面にシリコン酸化膜２ｃを、例えば５０ｎｍの厚さに形成する。
【００５４】
次に、シリコン酸化膜２ｃおよびシリコン膜２ａに高圧ウエット酸化（酸化処理）を行う。ここで行う高圧ウエット酸化は、例えば、水蒸気を含む雰囲気温度が約６００℃、圧力が約２ＭＰａ、時間４５ｍｉｎの条件である。
【００５５】
その結果、非晶質のシリコン膜２ａは、図８（Ｄ）に示すように、全て酸化されてシリコン酸化膜２ｂとなる。従って、本形態では、非晶質のシリコン膜２ａが酸化されてなるシリコン酸化膜２ｂと、酸化処理が施されたシリコン酸化膜２ｃとからなる厚さが７０ｎｍのシリコン酸化膜をゲート絶縁膜２として用いてＴＦＴを製造する。また、このような絶縁膜を用いて蓄積容量７０を形成する。この際、すでに島状にパターニングされた半導体膜１ａ、６０は、非晶質のシリコン膜２ａで繋がった状態にあったが、非晶質のシリコン膜２ａは、全て酸化されてシリコン酸化膜２ｂになっているので、素子分離された状態にある。
【００５６】
ここで、高圧ウエット酸化の処理時間と、シリコン膜２ａの減少量、およびシリコン酸化膜２ｂの膜厚は、図９に示す関係がある。従って、非晶質のシリコン膜２ａの全てをシリコン酸化膜２ｂとするには、非晶質のシリコン膜２ａの膜厚に応じて最適な処理時間を設定すればよい。
【００５７】
次に、基板１０ｂの表面全体に、走査線３ａ、容量線３ｂ、およびゲート電極６５を形成するためのタングステンシリサイドやモリブデンシリサイドなどの導電膜を形成した後、フォトリソグラフィ技術を用いて導電膜の表面にレジストマスクを形成し、次に、レジストマスクの開口部から導電膜をエッチングして、図８（Ｅ）に示すように、走査線３ａ、容量線３ｂ、ゲート電極６５などを形成する。
【００５８】
それ以降、半導体膜１ａ、６０に不純物を導入して、図４〜図７を参照して説明したＴＦＴを製造するが、それらの工程については周知の方法を適用できるので、それらの説明を省略する。
【００５９】
以上説明したように、本形態のＴＦＴアレイ基板１０の製造方法では、能動層を構成する多結晶シリコン膜からなる半導体膜１の表面にプラズマＣＶＤ法により、非晶質のシリコン膜２ａ、およびシリコン酸化膜２ｃを連続的に形成した後、高圧ウエット酸化（酸化処理）を行い、非晶質のシリコン膜２ａを全て酸化して得たシリコン酸化膜２ｂを、酸化処理が施されたシリコン酸化膜２ｃとともにゲート絶縁膜２として用いる。このため、プラズマＣＶＤ法により形成したシリコン酸化膜２ｃのみをゲート絶縁膜として使用する場合と比較して、ゲート絶縁膜２が緻密である分、ＴＦＴの立ち上がり特性やしきい値電圧が向上する。また、ＴＦＴの信頼性も向上する。
【００６０】
しかも、非晶質のシリコン膜２ａ、およびシリコン酸化膜２ｃを連続的に形成したので、非晶質のシリコン膜２ａとシリコン酸化膜２ｃとの界面が汚染されない。
【００６１】
さらに、本形態では、透明基板１０ｂに対する処理温度が６００℃以下の低温プロセスを採用したので、透明基板１０ｂとして安価なガラス基板を使用できるとともに、たとえ金属配線がすでに形成されている場合でも、金属配線が熱で損傷、劣化することがない。
【００６２】
さらにまた、非晶質シリコン膜をレーザアニールにより結晶化した多結晶シリコン膜に高圧ウエット酸化を施す方法と違って、多結晶シリコン膜を厚く形成しておく必要がないので、レーザアニールなどによって非晶質シリコン膜を多結晶シリコン膜とする際、レーザエネルギ密度を高くする必要がないので、装置への負担が軽く、かつ、結晶性が低下することもない。
【００６３】
［別の実施の形態］
なお、上記形態では、透明基板１０ｂとしてガラス基板などを使用できるように、処理温度が６００℃以下の低温プロセスを採用したが、透明基板１０ｂとして石英基板を用いた場合には、上記の制限がない。従って、図８（Ｄ）に示す工程において、高圧ウエット酸化に代えて、例えば、温度が１１５０℃、時間が２０ｍｉｎのドライ熱酸化によって、シリコン膜２ａをシリコン酸化膜２ｂに酸化してもよい。
【００６４】
［その他の実施の形態］
上記形態では、薄膜半導体装置として、アクティブマトリクス型電気光学装置に用いるＴＦＴアレイ基板を例に説明したが、液晶以外の電気光学物質を用いた電気光学装置、例えば、図１０および図１１を参照して以下に説明する有機エレクトロルミネッセンス表示装置に用いるＴＦＴアレイ基板、あるいは電気光学装置以外の薄膜半導体装置の製造などに本発明を適用してもよい。
【００６５】
図１０は、電荷注入型の有機薄膜エレクトロルミネセンス素子を用いたアクティブマトリクス型電気光学装置のブロック図である。図１１（Ａ）、（Ｂ）はそれぞれ、図１０に示す電気光学装置に形成した画素領域を拡大して示す平面図、およびその断面図である。
【００６６】
図１０に示す電気光学装置１００ｐは、有機半導体膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子、またはＬＥＤ（発光ダイオード）素子などの発光素子をＴＦＴで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの電気光学装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。
【００６７】
ここに示す電気光学装置１００ｐでは、ＴＦＴアレイ基板１０ｐ上に、複数の走査線３ｐと、走査線３ｐの延設方向に対して交差する方向に延設された複数のデータ線６ｐと、これらのデータ線６ｐに並列する複数の共通給電線２３ｐと、データ線６ｐと走査線３ｐとの交差点に対応する画素領域１５ｐとが構成されている。データ線６ｐに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ側駆動回路１０１ｐが構成されている。走査線３ｐに対しては、シフトレジスタおよびレベルシフタを備える走査側駆動回路１０４ｐが構成されている。
【００６８】
また、画素領域１５ｐの各々には、走査線３ｐを介して走査信号がゲート電極に供給される第１のＴＦＴ３１ｐ（薄膜半導体素子）と、この第１のＴＦＴ３１ｐを介してデータ線６ｐから供給される画像信号を保持する保持容量３３ｐ（薄膜キャパシタ素子）と、この保持容量３３ｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ３２ｐ（薄膜半導体素子）と、第２のＴＦＴ３２ｐを介して共通給電線２３ｐに電気的に接続したときに共通給電線２３ｐから駆動電流が流れ込む発光素子４０ｐとが構成されている。
【００６９】
本形態では、図１１（Ａ）、（Ｂ）に示すように、いずれの画素領域１５ｐにおいても、ガラスなどからなる基板１０ｐ′の表面に下地保護膜１１ｐが形成されているとともに、この下地保護膜１１ｐの表面に島状に形成された２つの半導体膜を利用して第１のＴＦＴ３１ｐおよび第２のＴＦＴ３２ｐが形成されている。また、第２のＴＦＴ３２ｐのソース・ドレイン領域の一方には、中継電極３５ｐが電気的に接続し、この中継電極３５ｐには画素電極４１ｐが電気的に接続している。この画素電極４１ｐの上層側には、正孔注入層４２ｐ、有機エレクトロルミネッセンス材料層としての有機半導体膜４３ｐ、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極２０ｐが積層されている。ここで、対向電極２０ｐは、データ線６ｐなどを跨いで複数の画素領域１５ｐにわたって形成されている。
【００７０】
第２のＴＦＴ３２ｐのソース・ドレイン領域のもう一方には、コンタクトホールを介して共通給電線２３ｐが電気的に接続している。これに対して、第１のＴＦＴ３１ｐでは、そのソース・ドレイン領域の一方に電気的に接続する電位保持電極３５ｐは、第２のゲート電極７２ｐの延設部分７２０ｐに電気的に接続している。この延設部分７２０ｐに対しては、その下層側において第２のゲート絶縁膜５０ｐを介して半導体膜４００ｐが対向し、この半導体膜４００ｐは、それに導入された不純物によって導電化されているので、延設部分７２０ｐおよび第２のゲート絶縁膜５０ｐとともに保持容量３３ｐを構成している。ここで、半導体膜４００ｐに対しては層間絶縁膜５１ｐのコンタクトホールを介して共通給電線２３ｐが電気的に接続している。
【００７１】
従って、保持容量３３ｐは、第１のＴＦＴ３１ｐを介してデータ線６ｐから供給される画像信号を保持するので、第１のＴＦＴ３１ｐがオフになっても、第２のＴＦＴ３２ｐのゲート電極３１ｐは画像信号に相当する電位に保持される。それ故、発光素子４０ｐには共通給電線２３ｐから駆動電流が流れ続けるので、発光素子４０ｐは発光し続け、画像を表示する。
【００７２】
このようなＴＦＴアレイ基板１０ｐの製造工程においても、上記実施の形態で説明した方法を採用してＴＦＴやキャパシタを製造してもよい。
【００７３】
［電子機器への適用］
次に、本発明を適用した電気光学装置１００、１００ｐを備えた電子機器の一例を、図１２、図１３（Ａ）、（Ｂ）を参照して説明する。
【００７４】
図１２は、上記の電気光学装置と同様に構成された電気光学装置１００を備えた電子機器の構成をブロック図である。図１３（Ａ）、（Ｂ）はそれぞれ、本発明に係る電気光学装置を用いた電子機器の一例としてのモバイル型パーソナルコンピュータの説明図、および携帯電話機の説明図である。
【００７５】
図１２において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、電気光学装置１００、１００ｐ、クロック発生回路１００８、および電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄａｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２に出力する。この表示情報出力回路１００２は、たとえば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力する。駆動回路１００４は、電気光学装置１００、１００ｐを駆動する。電源回路１０１０は、上述の各回路に所定の電源を供給する。なお、電気光学装置１００、１００ｐを構成するＴＦＴアレイ基板の上に駆動回路１００４を形成してもよく、それに加えて、表示情報処理回路１００２もＴＦＴアレイ基板の上に形成してもよい。
【００７６】
このような構成の電子機器としては、投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。
【００７７】
すなわち、図１３（Ａ）に示すように、パーソナルコンピュータ１８０は、キーボード１８１を備えた本体部１８２と、表示ユニット１８３とを有する。表示ユニット１８３は、前述した電気光学装置１００、１００ｐを含んで構成される。
【００７８】
また、図１３（Ｂ）に示すように、携帯電話機１９０は、複数の操作ボタン１９１と、前述した電気光学装置１００、１００ｐからなる表示部とを有している。
【００７９】
【発明の効果】
以上説明したように、本発明では、ＴＦＴの能動層などを構成する多結晶シリコン膜の表面に非晶質のシリコン膜、およびシリコン酸化膜を形成した後、高圧ウエット酸化などの酸化処理を行い、非晶質のシリコン膜を全て酸化して得たシリコン酸化膜を、酸化処理が施されたシリコン酸化膜とともにゲート絶縁膜などとして用いる。このため、プラズマＣＶＤ法により形成したシリコン酸化膜のみをゲート絶縁膜として使用する場合と比較して、ゲート絶縁膜が緻密である分、ＴＦＴの立ち上がり特性やしきい値電圧が向上する。また、ＴＦＴの信頼性も向上する。さらに、非晶質シリコン膜をレーザアニールにより結晶化した多結晶シリコン膜に高圧ウエット酸化を施す方法と違って、多結晶シリコン膜を厚く形成しておく必要がないので、レーザアニールなどによって非晶質シリコン膜を多結晶シリコン膜とする際、レーザエネルギ密度を高くする必要がないので、装置への負担が軽く、かつ、結晶性が低下することもない。
【図面の簡単な説明】
【図１】本発明を適用した電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図２】図１のＨ−Ｈ′断面図である。
【図３】電気光学装置の画像表示領域において、マトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である
【図４】電気光学装置において、ＴＦＴアレイ基板に形成された各画素の構成を示す平面図である。
【図５】図１および図２に示す電気光学装置の画像表示領域の一部を図４のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【図６】図１および図２に示す電気光学装置の画像表示領域の周辺領域に形成した回路の平面図である。
【図７】図６に示す駆動回路用のＴＦＴの断面図である。
【図８】（Ａ）〜（Ｅ）は、本発明を適用したＴＦＴアレイ基板の製造方法のうち、特徴的な工程を示す工程断面図である。
【図９】高圧ウエット酸化の処理時間と、シリコン膜の減少量、およびシリコン酸化膜の膜厚との関係を示すグラフである。
【図１０】電荷注入型の有機薄膜エレクトロルミネセンス素子を用いたアクティブマトリクス型電気光学装置のブロック図である。
【図１１】（Ａ）、（Ｂ）はそれぞれ、図１０に示す電気光学装置に形成した画素領域を拡大して示す平面図、およびその断面図である。
【図１２】本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【図１３】（Ａ）、（Ｂ）はそれぞれ、本発明に係る電気光学装置を用いた電子機器の一実施形態としてのモバイル型のパーソナルコンピュータを示す説明図、および携帯電話機の説明図である。
【符号の説明】
１ａ　半導体膜（多結晶のシリコン膜）
２　ゲート絶縁膜
２ａ　非晶質のシリコン膜
２ｂ、２ｃ　シリコン酸化膜
３ａ　走査線
３ｂ　容量線
４、７　層間絶縁膜
６ａ　データ線
６ｂ　ドレイン電極
９ａ　画素電極
１０、１０ｐ　ＴＦＴアレイ基板（薄膜半導体装置）
３０、３１ｐ、３２ｐ、８０、９０　ＴＦＴ（薄膜半導体素子）
１００、１００ｐ　電気光学装置
【図１】
2004119503.tif 000003
【図２】
2004119503.tif 000004
【図３】
2004119503.tif 000005
【図４】
2004119503.tif 000006
【図５】
2004119503.tif 000007
【図６】
2004119503.tif 000008
【図７】
2004119503.tif 000009
【図８】
2004119503.tif 000010
【図９】
2004119503.tif 000011
【図１０】
2004119503.tif 000012
【図１１】
2004119503.tif 000013
【図１２】
2004119503.tif 000014
【図１３】
2004119503.tif 000015