(57)【要約】【課題】薄型の半導体装置の製造段階において、半導体基板の反りを、割れが生じない程度に抑えること。【解決手段】第１の半導体基板１１の裏面を研削し、その裏面側にｎ型不純物層１４を形成するために、イオン注入をおこなった後、裏面に支持基板１５を貼り付ける。その状態で、第１の半導体基板１１の表面に半導体素子の表面構造部１７を作製する。その後、支持基板１５を取り除き、第１の半導体基板１１の裏面側にｐ型不純物層１９を形成するために、イオン注入をおこなう。そして、注入されたｐ型不純物をレーザアニールにより拡散させる。【選択図】　　　　図１
2004119498.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の裏面を研削する工程と、
前記半導体基板の裏面側に第１導電型の不純物層を形成するために、イオン注入をおこなう工程と、
前記半導体基板の裏面に支持基板を貼り付ける工程と、
前記半導体基板の表面に半導体素子の表面構造を作製する工程と、
前記支持基板を取り除く工程と、
を順におこなうことを特徴とする半導体装置の製造方法。
【請求項２】
前記支持基板を取り除いた後に、前記半導体基板の裏面側に第２導電型の不純物層を形成するために、イオン注入をおこなう工程と、
注入された第２導電型の不純物をレーザアニールにより拡散させる工程と、
をさらに有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記支持基板は、前記半導体基板と同種の半導体でできていることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に薄型のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）やＦＷＤ（フリーホイールダイオード）などの電力用半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、電力用半導体装置では、より低いオン電圧や、より低い損失が望まれている。これらの要求を満たすには、半導体装置を小型化したり、薄型化すればよい。薄型の電力用半導体装置の従来の製造プロセスを、フィールドストップ型ＩＧＢＴ（たとえば、下記の非特許文献１参照。）を例にして説明する。図５および図６は、従来の製造プロセスを示す工程図である。
【０００３】
まず、図５に示すように、半導体基板１を用意し、その表面側にＩＧＢＴの表面構造部２を形成する（同図（ａ）の工程）。なお、表面構造部２の詳細な構造については、図示を省略するが、プレーナ型またはトレンチ型のいずれでもよく、ｐ型のベース層、ｎ型のエミッタ層、ゲート酸化膜およびゲート電極を備えている。そして、表面構造部２の上にレジスト３を塗布する（図５（ｂ）の工程）。ついで、半導体基板１の裏面を研削し（図５（ｃ）の工程）、その研削した面を研磨し、洗浄する（図５（ｄ）の工程）。
【０００４】
ついで、半導体基板１の裏面側にｎ型不純物層４とｐ型不純物層５を形成するため、ｎ型不純物およびｐ型不純物をイオン注入する（図５（ｅ）の工程）。ついで、図６に示すように、レジスト３を剥離し（同図（ｆ）の工程）、半導体基板１の裏面をアニールする（図６（ｇ）の工程）。ついで、半導体基板１の表面にポリイミド６を塗布し（図６（ｈ）の工程）、パターニングをおこなう（図６（ｉ）の工程）。そして、半導体基板１の裏面に金属蒸着層７を形成する（図６（ｊ）の工程）。
【０００５】
従来例として、６インチのｎ型ＦＺウェハよりなる厚さ５２５μｍの半導体基板１を、研削および研磨により７０μｍの厚さまで薄くし、これを用いて半導体装置を製造する際に、上述した図５（ａ）〜（ｅ）および図６（ｆ）〜（ｊ）の各工程において、応力による半導体基板の反り量を測定した結果を図４に示す。ここで、反り量とは、半導体基板の中央と周縁との高さの差である。本明細書では、半導体基板の表面側が凹状になるときに半導体基板に引っ張り応力が作用しており、凸状になるときに圧縮応力が作用しているとする。そして、半導体基板に引っ張り応力が作用している場合の反り量を正の値で表し、圧縮応力が作用している場合の反り量を負の値で表す。なお、図４において、横軸の（ａ）〜（ｊ）は、上述した図５および図６の（ａ）〜（ｊ）の各工程に対応している。
【０００６】
図４に示すように、図５（ａ）の表面形成工程から図５（ｅ）の裏面不純物層形成工程までは、引っ張り応力が作用する。裏面不純物層形成直後の反り量は＋１．６ｍｍである。図６（ｆ）の工程で、厚さ３μｍのレジスト３を剥離すると、圧縮応力が発生するが、図６（ｇ）の裏面アニール工程により再び引っ張り応力が作用し、反り量は＋２．２ｍｍとなる。図６（ｈ）の工程で、おおよそ１０μｍの厚さのポリイミド６を塗布することにより、反り量は＋２．７ｍｍとなる。さらに、図６（ｉ）のパターニング工程により引っ張り応力が大きくなり、反り量は＋３．７ｍｍとなる。そして図６（ｊ）の工程で、基板裏面にＡｌ、Ｔｉ、ＮｉおよびＡｕよりなる多層構造のおおよそ１．５μｍ厚の金属蒸着層７を形成すると、大きな圧縮応力が作用し、−１０．０ｍｍの反り量となる。
【０００７】
【非特許文献１】
Ｔ．Ｌａｓｋａ，外４名「Ｔｈｅ　Ｆｉｅｌｄ　Ｓｔｏｐ　ＩＧＢＴ（ＦＳＩＧＢＴ）　Ａ　Ｎｅｗ　Ｐｏｗｅｒ　Ｄｅｖｉｃｅ　Ｃｏｎｃｅｐｔ　ｗｉｔｈ　ａ　Ｇｒｅａｔ　Ｉｍｐｒｏｖｅｍｅｎｔ　Ｐｏｔｅｎｔｉａｌ」ＩＳＰＳＤ’２０００．ｍａｙ　２２〜２５，　Ｐ．３５５〜Ｐ．３５８
【０００８】
【発明が解決しようとする課題】
上述したように、従来の製造プロセスでは、基板裏面に金属蒸着層７を形成したときの反り量が、基板割れの発生確率が高くなる反り量の臨界値である±３ｍｍ（図４に実線で示す）を超えてしまうため、割れが発生しやすいという問題点がある。また、割れが発生しなくても、後にチップ化するためにダイシングする際に、ダイシングしにくいという問題点が生じる。
【０００９】
本発明は、上記問題点に鑑みてなされたものであって、薄型の半導体装置の製造段階において、半導体基板の反りを、割れが生じない程度に抑えることができる半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置の製造方法は、半導体基板の裏面を研削する工程と、前記半導体基板の裏面側に第１導電型の不純物層を形成するために、イオン注入をおこなう工程と、前記半導体基板の裏面に支持基板を貼り付ける工程と、前記半導体基板の表面に半導体素子の表面構造を作製する工程と、前記支持基板を取り除く工程と、を順におこなうことを特徴とする。また、前記支持基板を取り除いた後に、前記半導体基板の裏面側に第２導電型の不純物層を形成するために、イオン注入をおこなう工程と、注入された第２導電型の不純物をレーザアニールにより拡散させる工程と、をさらに有することを特徴とする。ここで、前記支持基板は、前記半導体基板と同種の半導体でできているとよい。この発明によれば、薄型化された半導体基板の裏面に支持基板が貼り付けられた状態で、半導体装置が製造される。
【００１１】
【発明の実施の形態】
以下に、本発明の実施の形態を、フィールドストップ型ＩＧＢＴを製造する場合を例にして、図面を参照しつつ詳細に説明する。図１〜図３は、本発明の実施の形態にかかる製造プロセスを示す工程図である。まず、図１に示すように、半導体基板１１を用意し、その表面側に酸化膜１２を形成する（同図（Ａ）の工程）。そして、酸化膜１２の上にレジスト１３を塗布する（図１（Ｂ）の工程）。ついで、半導体基板１１の裏面を研削し（図１（Ｃ）の工程）、その研削した面を研磨し、洗浄する（図１（Ｄ）の工程）。
【００１２】
ついで、半導体基板１１の裏面側にｎ型不純物層１４を形成するため、ｎ型不純物をイオン注入する（図１（Ｅ）の工程）。ついで、半導体基板１１（以下、第１の半導体基板１１とする）の裏面に、支持基板１５となる第２の半導体基板を加熱発泡テープまたはＵＶ硬化テープなどの粘着性物質１６を介して貼り付ける（図１（Ｆ）の工程）。ついで、図２に示すように、レジスト１３を剥離し（同図（Ｇ）の工程）、酸化膜１２を除去した後、第１の半導体基板１１の表面側にＩＧＢＴの表面構造部１７を形成する（同図（Ｈ）の工程）。なお、表面構造部１７の詳細な構造については、図５の表面構造部２と同じであるので、図示および説明を省略する。ついで、第１の半導体基板１１の表面にポリイミド１８を塗布し（図２（Ｉ）の工程）、パターニングをおこなう（図２（Ｊ）の工程）。
【００１３】
ついで、図３に示すように、第１の半導体基板１１から支持基板１５を、加熱することによってまたはＵＶ光を照射することによって取り除く（同図（Ｋ）の工程）。ついで、第１の半導体基板１１の裏面側にｐ型不純物層１９を形成するため、ｐ型不純物をイオン注入し（図３（Ｌ）の工程）、第１の半導体基板１１の裏面をアニールしてｐ型不純物層１９を形成する（図３（Ｍ）の工程）。ここで、基板裏面のアニールをレーザアニール法でおこなうことにより、表面構造部１７に影響を与えることなく、高濃度のｐ型不純物層１９を形成することができる。そして、第１の半導体基板１１の裏面に金属蒸着層２０を形成する（図３（Ｎ）の工程）。
【００１４】
つぎに、上述した図１（Ａ）〜（Ｆ）、図２（Ｇ）〜（Ｊ）および図３（Ｋ）〜（Ｎ）の各工程において、応力による半導体基板の反り量を測定した結果を実施例として図４に示す。実施例では、６インチのｎ型ＦＺウェハよりなる厚さ５２５μｍの第１の半導体基板１１を、研削および研磨工程で７０μｍの厚さまで薄くした。なお、図４において、横軸の（Ａ）〜（Ｎ）は、上述した図１〜図３の（Ａ）〜（Ｎ）の各工程に対応している。
【００１５】
図４に示すように、図１（Ａ）の酸化膜形成工程から図１（Ｅ）のｎ型不純物注入工程までは、引っ張り応力が作用する。ｎ型不純物注入直後の反り量は＋１．６ｍｍである。図１（Ｆ）の工程で、支持基板１５を貼り付けると、圧縮応力が発生し、反り量は−０．１ｍｍとなる。図２（Ｇ）の工程で、厚さ３μｍのレジスト１３を剥離すると、圧縮応力が発生するが、図２（Ｈ）の表面構造形成工程により再び引っ張り応力が発生し、反り量は＋０．０ｍｍとなる。図２（Ｉ）の工程で、おおよそ１０μｍの厚さのポリイミド１８を塗布することにより、反り量は＋０．２ｍｍとなる。さらに、図２（Ｊ）のパターニング工程では、引っ張り応力が作用し、反り量は＋０．３ｍｍとなる。
【００１６】
図３（Ｋ）の工程で、支持基板１５を取り除くと、引っ張り応力が大きくなり、反り量は＋２．０ｍｍとなる。図３（Ｌ）のｐ型不純物注入工程および図３（Ｍ）のレーザアニール工程では、引っ張り応力が作用し、反り量は＋２．５ｍｍとなる。そして図３（Ｎ）の工程で、基板裏面にＡｌ、Ｔｉ、ＮｉおよびＡｕよりなる多層構造のおおよそ１．５μｍ厚の金属蒸着層２０を形成すると、圧縮応力が作用し、−２．０ｍｍの反り量となる。
【００１７】
上述した実施の形態によれば、薄型化された第１の半導体基板１１の裏面に支持基板１５を貼り付けた状態で、半導体装置の製造をおこなうため、第１の半導体基板１１に作用する応力を小さく保ちながら工程を進めることができる。したがって、第１の半導体基板１１の反り量を基板割れの臨界値内に抑えることができるので、基板割れを減らすことができ、高い生産性で薄型の半導体装置を製造することができる。
【００１８】
以上において本発明は、フィールドストップ型ＩＧＢＴの製造に限らず、ノンパンチスルー型のＩＧＢＴや、ＭＯＳＦＥＴや、ＦＷＤなどの製造にも適用することができる。また、上述した厚さや反り量等の数値は一例であり、これに限定されるものではない。
【００１９】
【発明の効果】
本発明によれば、薄型化された半導体基板の裏面に支持基板が貼り付けられた状態で、半導体装置の製造がおこなわれるため、半導体基板に作用する応力を小さく保ちながら工程を進めることができるので、半導体基板の反り量を小さく抑えることができ、基板割れを減らすことができる。したがって、高い生産性で薄型の半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明方法による製造プロセスを示す工程図である。
【図２】図１の続きを示す図である。
【図３】図２の続きを示す図である。
【図４】実施例および従来例について、製造プロセスの各工程における半導体基板の反り量の測定結果を示す図である。
【図５】従来の製造プロセスを示す工程図である。
【図６】図５の続きを示す図である。
【符号の説明】
１１　半導体基板
１４　ｎ型不純物層
１５　支持基板
１６　粘着性物質
１７　表面構造部
１９　ｐ型不純物層
【図１】
2004119498.tif 000003
【図２】
2004119498.tif 000004
【図３】
2004119498.tif 000005
【図４】
2004119498.tif 000006
【図５】
2004119498.tif 000007
【図６】
2004119498.tif 000008