(57)【要約】【課題】低消費電力、低コストの半導体装置を提供する。【解決手段】半導体装置５０は、大きく分けて半導体基板１と、外部信号処理基板８で構成されている。半導体基板１は、メモリ３、データドライバ４、素子アレイ２、走査回路３５、及びクロックジェネレータ３６を備える。素子アレイ２に連続して複数回数同じデータ信号を出力する場合、メモリ３に保持されるデータ信号を利用する。【選択図】　図１
2004050650.tif 000002
【特許請求の範囲】
【請求項１】
複数のアドレスを有し、データ信号を一時的に保持する記憶手段と、
前記記憶手段にデータ信号を供給するデータ信号供給手段と、
前記記憶手段から読み出されたデータ信号から、機能素子を制御する制御信号を生成し、前記機能素子へ前記制御信号を供給する駆動手段と、
前記記憶手段の同じアドレスから複数回数、連続して同一データ信号を供給するデータ更新制御手段と、
を有することを特徴とする半導体装置。
【請求項２】
前記データ更新制御手段は、前記機能素子に同一の前記制御信号を連続して供給する際に、前記記憶手段に保持されているデータ信号が更新されないよう、前記データ信号供給手段に対して、前記データ信号の供給動作を停止させることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記データ更新制御手段は、前記機能素子に同一の前記制御信号を連続して供給する際に、前記記憶手段に保持されているデータ信号が更新されないよう、前記データ信号供給手段から前記記憶手段への前記データ信号の入力経路を遮断することを特徴とする請求項１に記載半導体装置。
【請求項４】
複数のアドレスを有し、データ信号を一時的に保持する記憶手段と、
前記記憶手段から読み出されたデータ信号から、外部から入力される機能素子を制御する制御信号を選択し、前記機能素子へ前記制御信号を供給する駆動手段と、
前記記憶手段の同じアドレスから複数回数、連続して同一データ信号を供給するデータ更新制御手段と、
を有することを特徴とする半導体装置。
【請求項５】
複数のアドレスを有し、データ信号を一時的に保持する記憶手段と、
前記記憶手段から読み出されたデータ信号から、外部から入力される機能素子を制御する制御信号を選択する信号を前記機能素子へ出力する第１の駆動手段と、
前記機能素子へ前記制御信号を供給する第２の駆動手段と、
前記記憶手段の同じアドレスから複数回数、連続して同一データ信号を供給するデータ更新制御手段と、
を有することを特徴とする半導体装置。
【請求項６】
前記駆動手段と、前記記憶手段が一体的に形成されることを特徴とする請求項１から５のいずれかに記載の半導体装置。
【請求項７】
前記駆動手段、前記機能素子、及び前記記憶手段が一体的に形成されることを特徴とする請求項１から５のいずれかに記載の半導体装置。
【請求項８】
当該半導体装置にデータ信号を供給する上位装置から、前記記憶手段に対してデータ信号を転送する第１の信号転送手段と、
前記記憶手段から前記駆動手段に対して、データ信号を転送する第２の信号転送手段とを有し、
前記第２の信号転送手段を、前記第１の信号転送手段よりも短くすることを特徴とする請求項１から７のいずれかに記載の半導体装置。
【請求項９】
前記記憶手段に入力されたデータ信号の信号振幅を所望の振幅に変換するレベル変換手段を更に有することを特徴とする請求項１から８のいずれかに記載の半導体装置。
【請求項１０】
当該装置に入力されるデータ信号はシリアル信号であって、
前記入力されたデータ信号をパラレル信号に変換するシリアル／パラレル変換手段を有することを特徴とする請求項１から９のいずれかに記載の半導体装置。
【請求項１１】
当該半導体装置は、Ｏ相のパラレル信号を転送する経路を有し、
前記Ｏ相のパラレル信号を、Ｐ相のパラレル信号に変換する相展開手段を更に有することを特徴とする請求項１から１０のいずれかに記載の半導体装置。
【請求項１２】
前記駆動手段、前記第１の信号転送手段、前記記憶手段、前記第２の信号転送手段のうち、少なくとも一つが、薄膜トランジスタにより形成されることを特徴とする請求項８から１１のいずれかに記載の半導体装置。
【請求項１３】
前記薄膜トランジスタの半導体層が多結晶シリコンからなることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
印字を行うために、液滴を飛翔させる吐出手段を有する画像出力装置であって、
前記吐出手段に供給するデータ信号を一時的に保持する記憶手段と、
前記記憶手段に保持される前記データ信号を読み出し、前記データ信号をもとに前記吐出手段を制御する制御信号を生成し、前記制御信号をもとに前記吐出手段を駆動する駆動手段と、
前記吐出手段に対して、同一の前記制御信号を複数回数連続して供給する際に、前記記憶手段に保持されている前記データ信号を更新しないよう、前記記憶手段に対する前記データ信号を出力するデータ信号供給手段に対して、該当データ信号の出力動作を停止させるデータ更新制御手段と、
を有することを特徴とする画像出力装置。
【請求項１５】
印字を行うために、液滴を飛翔させる吐出手段を有する画像出力装置であって、
前記吐出手段に供給する駆動波形を選択するためのデータ信号を一時的に保持する記憶手段と、
前記記憶手段に保持される前記データ信号を読み出し、前記データ信号をもとに外部から入力される前記駆動波形を選択し、前記選択された駆動波形をもとに前記吐出手段を駆動する駆動手段と、
前記吐出手段に対して、同一の前記駆動波形を複数回数連続して供給する際に、前記記憶手段に保持されている前記データ信号を更新しないよう、前記記憶手段に対する前記データ信号を出力するデータ信号供給手段に対して、該当データ信号の出力動作を停止させるデータ更新制御手段と、
を有することを特徴とする画像出力装置。
【請求項１６】
印字を行うために、液滴を飛翔させる吐出手段を有する画像出力装置であって、
前記吐出手段に供給する駆動波形を選択するためのデータ信号を一時的に保持する記憶手段と、
前記記憶手段に保持される前記データ信号を読み出し、前記データ信号をもとに外部から入力される前記駆動波形を選択するための信号を前記吐出手段へ出力する第１の駆動手段と、
前記吐出手段へ前記選択された駆動波形を供給する第２の駆動手段と、
前記吐出手段に対して、同一の前記駆動波形を複数回数連続して供給する際に、前記記憶手段に保持されている前記データ信号を更新しないよう、前記記憶手段に対する前記データ信号を出力するデータ信号供給手段に対して、該当データ信号の出力動作を停止させるデータ更新制御手段と、
を有することを特徴とする画像出力装置。
【請求項１７】
前記駆動手段と、前記記憶手段が一体的に形成されることを特徴とする請求項１４から１６のいずれかに記載の画像出力装置。
【請求項１８】
前記駆動手段、前記吐出手段、及び前記記憶手段が一体的に形成されることを特徴とする請求項１４から１６のいずれかに記載の画像出力装置。
【請求項１９】
当該画像出力装置にデータ信号を供給する上位装置から、前記記憶手段に対してデータ信号を転送する第１の信号転送手段と、
前記記憶手段から前記駆動手段に対して、データ信号を転送する第２の信号転送手段とを有し、
前記第２の信号転送手段を、前記第１の信号転送手段よりも短くすることを特徴とする請求項１４から１８のいずれかに記載の画像出力装置。
【請求項２０】
当該画像出力装置に入力されたデータ信号の信号振幅を所望の振幅に変換するレベル変換手段を更に有することを特徴とする請求項１４から１９のいずれかに記載の画像出力装置。
【請求項２１】
当該画像出力装置に入力されるデータ信号はシリアル信号であって、
前記入力されたデータ信号をパラレル信号に変換するシリアル／パラレル変換手段を有することを特徴とする請求項１４から２０のいずれかに記載の画像出力装置。
【請求項２２】
当該画像出力装置は、Ｏ相のパラレル信号を転送する経路を有し、
前記Ｏ相のパラレル信号を、Ｐ相のパラレル信号に変換する相展開手段を更に有することを特徴とする請求項２１に記載の画像出力装置。
【請求項２３】
前記駆動手段、前記第１の信号転送手段、前記記憶手段、前記第２の信号転送手段を構成する回路の内、少なくとも一つが、薄膜トランジスタにより形成されることを特徴とする請求項１９から２２のいずれかに記載の画像出力装置。
【請求項２４】
前記薄膜トランジスタの半導体層が多結晶シリコンからなることを特徴とする請求項２３に記載の画像出力装置。
【請求項２５】
機能素子を制御するデータ信号を記憶手段に一時的に保持するステップと、
前記データ信号を読み出し前記機能素子へ転送するステップと、
前記記憶手段に保持されているデータ信号と同一データが連続して使用されることがあらかじめ判明している場合、保持されているデータ信号を更新せずに、前記記憶手段の同一アドレスから、前記機能素子を制御するデータ信号を転送するステップと、
を有することを特徴とする機能素子の駆動方法。
【請求項２６】
絶縁基板上に、素子アレイを制御するための信号を一時的に保持する記憶手段と、素子アレイと、前記素子アレイを駆動する駆動手段とを含む薄膜トランジスタ回路が同一の絶縁基板上に、同一のプロセスにより形成されることを特徴とする半導体装置の製造方法。
【請求項２７】
前記絶縁基板は、ガラス基板であることを特徴とする請求項２６に記載の半導体装置の製造方法。
【請求項２８】
プリントヘッドを備える画像出力装置を製造する方法であって、
絶縁基板上に、プリントヘッドが備えるインクの吐出手段を制御するための信号を一時的に保持する記憶手段と、前記吐出手段と、前記吐出手段を駆動する駆動手段とを含む薄膜トランジスタ回路が同一の絶縁基板上に、同一のプロセスにより形成されることを特徴とする画像出力装置の製造方法。
【請求項２９】
前記絶縁基板は、ガラス基板であることを特徴とする請求項２８に記載の画像出力装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、記憶手段からデータ信号を読み出して機能素子を駆動させる技術に関する。
【０００２】
【従来の技術】
記憶手段に一時的に保持されたデータ信号を読み出し、機能素子を駆動する一般的な例として、プリンタ装置に関して説明する。図２６は、電気信号を一時的に保持して、その電気信号を読み出す動作を行う半導体装置を有する一般的なプリンタの構成を示す。
【０００３】
図２６は、特に微小なインク滴を吐出させて、紙面等の記録媒体に飛翔させ付着させることにより、文字や画像を記録する従来のインクジェットプリンタの機能ブロック図を示している。
【０００４】
インクジェットプリンタは、プリンタ本体側基板１０５とプリントヘッド１００を備える。プリントヘッド１００は、駆動回路１０１、インクタンク１０２、吐出手段１０３を備える、プリンタ本体側基板１０５には、データ信号供給手段１０４、記憶手段１０６が設置されている。
【０００５】
インク液は、インクタンク１０２より、流路を通過して、吐出手段１０３へ供給されている。また、吐出手段１０３を動作させる駆動信号は、データ信号供給手段１０４から出力されたデータ信号が、駆動回路１０１へ入力されることにより駆動回路１０１で生成され、吐出手段１０３へ入力される。この駆動信号を受けた吐出手段１０３は、インク滴を吐出する。インクジェットプリンタは従来、複数のノズルを用いてインク液を吐出しているが、製造プロセス等による、ノズル間の性能ばらつきが生じ、印字品質の低下を招いている。この課題を解決するために、従来のインクジェットプリンタは、「重ね打ち」と呼ばれる吐出動作を行っている。
【０００６】
この重ね打ちについて、図２７、及び図２８を使って説明する。図２７、及び図２８は、それぞれ重ね打ちの動作の例を表す図である。まず図２７に示す重ね打ちの例では、プリントヘッド１００は、開始点１１１より、右方向へ移動しながら吐出動作を繰り返す。ここで、右方向へ移動しながら吐出する場合と、左方向へ移動しながら吐出する場合とでは、重ね打ち領域１１０に示す分だけ、例えば重ねて印字される、あるいはある距離をおいてずらして印字される。そして、終了点１１２まで到達すると、移動点１１３まで下方向へ移動する。次にプリントヘッド１００は、左方向へ移動しながら、吐出動作を繰り返す。また、図２８に示す重ね打ちの例では、プリントヘッド１００は、重ね打ち領域１１０を何度も往復しながら吐出動作を繰り返し、移動点１１３まで移動して、また上記動作を繰り返す。このとき、両者の重ね打ち領域１１０では、同じインクの着弾点に対し、異なるノズルにより吐出されたインクを飛翔させて着弾させているため、仮に吐出手段１０３内で吐出ばらつきが起こっていたとしても、重ねて着弾させる、あるいはある距離をおいてずらして着弾させることにより、平均化されて補正出来る。
【０００７】
上記重ね打ち動作において、図２６に示す従来構成では、記憶手段１０６には、少なくとも重ね打ち領域１１０を印字するのに必要なデータ信号が保持されている。一般的に、記憶手段１０６上のデータの読み出しは、図示されていない上位装置より、記憶手段１０６へアドレス信号が入力されることにより行われる。ここでアドレス信号とは、記憶手段１０６内のマトリクス状に配列されたメモリセルを指定する信号であり、メモリセル１個を指定するアドレス信号であってもよいし、複数のメモリセルを指定するアドレス信号でもよいし、先頭のメモリセルのアドレス信号と、メモリセルの個数を表す信号の組合せであってもよいが、ここでは、記憶手段１０６を構成するシステムに応じたアドレス信号を総称してアドレス信号としている。そのデータ信号を読み出して、データ信号供給手段１０４を経由してプリントヘッド１００上の駆動回路１０１へ転送され、駆動回路１０１より吐出手段１０３へ転送され、吐出動作を行う。これは重ね打ち領域１１０の吐出動作が終了するまで繰り返される。
【０００８】
【発明が解決しようとする課題】
近年、インクジェットプリンタの分野において、印刷速度の高速化や高画質印刷に対する要求が大きくなっている。それらの要求を克服するためには、ノズル数を増加させる、又はプリントヘッドの動作周波数を上げる等の対策が必要となる。これはすなわち、印字用のデータ信号の増大を招くため、図２６でのプリンタ本体側基板１０５上の回路や、プリントヘッド１００上の駆動回路１０１等の性能向上が必要となってくる。また、ノズル数の増加によって、各ノズルから吐出される液滴径のばらつきが問題になる。したがって、インクジェット方式のプリンタ装置においては、高画質による印刷をする場合、重ね打ち動作による補正が行われる。この重ね打ち動作を図２６の従来例で動作させようとすると、毎回同じデータ信号を、記憶手段１０６より、データ信号供給手段１０４を介して駆動回路１０１へ転送する必要がある。これは印刷の高速化・高画質化に伴って、プリンタ機器の消費電力の増大、コスト高を引き起こす。
【０００９】
これはインクジェットプリンタに限ったことではなく、メモリ等の記憶手段からデータ信号を読み出して、そのデータ信号により、あるいはそのデータ信号から別の信号を生成して能動素子を駆動する半導体装置において、駆動周期毎に繰り返し同じデータ信号を必要とする場合にも同様の課題が生じている。この場合、半導体装置の高速化、あるいは高性能化に伴って上記インクジェットプリンタの課題と同様の課題が生じている。つまり、動作周波数を上げた際に、消費電力が増えてしまい、データ信号供給手段１０４等の高性能化によるコスト高を引き起こす。半導体装置の分野では、特に携帯機器に使用される場合、消費電力の低減は大きな課題となっている。
【００１０】
本発明は、こうした状況に鑑みなされたものであり、その目的は、半導体装置の消費電力の増大を抑えることにある。また更に別の目的は、半導体装置を高性能化した際に、コストの上昇を抑えることにある。また更に別の目的は、プリンタの高性能化に際し生じる、消費電力の増加を抑えることにある。また更に別の目的は、画像出力装置を高性能化した際に、コストの上昇を抑えることにある。
【００１１】
【課題を解決するための手段】
本発明のある態様は、半導体装置に関する。この半導体装置は、複数のアドレスを有し、データ信号を一時的に保持する記憶手段と、記憶手段にデータ信号を供給するデータ信号供給手段と、記憶手段から読み出されたデータ信号から、機能素子を制御する制御信号を生成し、機能素子へ制御信号を供給する駆動手段と、記憶手段の同じアドレスから複数回数、連続して同一データ信号を供給するデータ更新制御手段を有する。
【００１２】
また、データ更新制御手段は、機能素子に同一の制御信号を連続して供給する際に、記憶手段に保持されているデータ信号が更新されないよう、データ信号供給手段に対して、データ信号の供給動作を停止させてもよし、データ信号供給手段から記憶手段へのデータ信号の伝送経路を遮断してもよい。
【００１３】
ここで、「データ信号の出力動作を停止させる」とは、記憶手段に対してデータ信号を供給するデータ信号供給手段の出力を停止させる場合と、記憶手段にて更新されない領域に本来供給すべきデータ信号を生成させない場合とが挙げられる。また、「伝送経路を遮断する」とは、データ信号供給手段と記憶手段の間にスイッチ手段を設けて、それをオフすることが挙げられる。そのスイッチ手段はデータ信号供給手段側に設けられてもよいし、記憶手段を駆動するための駆動手段に設けられてもよく、その設置位置は任意である。一般にはデータ信号供給手段側に設けるほうが、消費電力の低減という観点で効果的である。
【００１４】
記憶手段の同じアドレスから複数回数連続してデータ信号を読み出すことにより、機能素子へ同じデータ信号を複数回数連続して供給するため、その間、上位装置から記憶手段へのデータ信号の転送が不要となり、半導体装置の低消費電力化が期待される。また、機能素子に対して常に同一のデータ信号を連続して利用する場合、上位装置からのデータ信号の転送周波数を低く抑えることができ、それによって低コスト化が期待される。また、連続して記憶手段から読み出されるデータ信号が保持される領域は、記憶手段の全領域であってもよいし、一部のみであってもよい。
【００１５】
ここで、機能素子とは、能動素子、光学素子、スイッチング素子など記憶手段に一時保持されるデータ信号を利用して制御される素子である。また、それら機能素子の数は任意である。複数の機能素子により構成される素子アレイの形態であってもよい。素子アレイを利用した装置として、例えばアクティブマトリックス型表示装置がある。また、データ信号は、一般には電気信号が想定されるがこれに限る趣旨ではなく、他に光などの電磁波がある。つまり、信号を伝送可能であれば、伝送媒体は問わない。また、記憶手段として、例えばＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）がある。
【００１６】
本発明の別の態様も、半導体装置に関する。この半導体装置は、複数のアドレスを有し、データ信号を一時的に保持する記憶手段と、記憶手段から読み出されたデータ信号から、外部から入力される機能素子を制御する制御信号を選択し、機能素子へ制御信号を供給する駆動手段と、記憶手段の同じアドレスから複数回数、連続して同一データ信号を供給するデータ更新制御手段と、を有する。
【００１７】
本発明の更に別の態様も、半導体装置に関する。この半導体装置は、複数のアドレスを有し、データ信号を一時的に保持する記憶手段と、記憶手段から読み出されたデータ信号から、外部から入力される機能素子を制御する制御信号を選択する信号を機能素子へ出力する第１の駆動手段と、機能素子へ制御信号を供給する第２の駆動手段と、記憶手段の同じアドレスから複数回数、連続して同一データ信号を供給するデータ更新制御手段と、を有する。
【００１８】
駆動手段と、記憶手段が一体的に形成されてもよい。記憶手段と、駆動手段とが、同一基板上に形成される場合、記憶手段と、駆動手段とを接続するケーブル等の接続手段が不要となるため、ケーブルなどで発生する伝送損出を抑えることができる。その結果、信号の出力レベルを抑えることができ、低消費電力化や低コスト化を図ることができる。また、駆動手段と、機能素子が一体的に形成されてもよい。この場合も同様に、駆動手段と機能素子が、同一基板上に形成されているため、駆動手段と機能素子を接続するケーブル等の接続手段が不要となり、ケーブルなどで発生する伝送損出を抑えることができる。その結果、信号の出力レベルを抑えることができ、低消費電力化や低コスト化を図ることができる。また更に、記憶手段、駆動手段及び機能素子が一体的に形成されてもよい。記憶手段、駆動手段及び機能素子が、同一基板上に形成されているため、上述した効果と同様の効果が得られる。また、データ更新制御手段も、上述の同一基板上に形成されてもよい。
【００１９】
また、当該半導体装置にデータ信号を供給する上位装置から、記憶手段に対してデータ信号を転送する第１の信号転送手段と、記憶手段から前記駆動手段に対して、データ信号を転送する第２の信号転送手段とを有し、第２の信号転送手段を、前記第１の信号転送手段よりも短くしてもよい。つまり、例えば、上位装置と記憶手段とを電気的に接続して電気信号を転送する第１の信号転送手段と、記憶手段と駆動手段とを電気的に接続して電気信号を転送する第２の信号転送手段とがある場合、第２の信号転送手段の長さが、第１の信号転送手段よりも短いため、記憶手段に保持された電気信号を機能素子へ繰り返し転送する際のロスが小さくなる。電気信号のロスを抑えることで、出力する際のデータ信号の振幅を低くすることが可能となり、その結果、消費電力の低減が実現される。
【００２０】
また、記憶手段に入力されたデータ信号の信号振幅を所望の振幅に変換するレベル変換手段を有してもよい。このレベル変換手段によると、例えば入力信号を低い電圧に設定して、アンプなどのレベル変換手段によって、より高い電圧に増幅して出力することも可能となり、低い電圧で駆動する信号経路が長くなるため低消費電力化を図ることができる。また、このレベル変換手段も、上述の同一基上に形成されてもよい。
【００２１】
また、当該装置に入力されるデータ信号はシリアル信号であって、入力されたデータ信号をパラレル信号に変換するシリアル／パラレル変換（以下、単に「Ｓ／Ｐ変換」と略す）手段を有してもよい。Ｓ／Ｐ変換手段により、例えば複数の機能素子に一度にデータを入力する場合においても、シリアル信号による入力が可能となるため、上位装置との外部接続端子数の低減を図ることができる。これにより、製造工程の歩留まりを向上させ、製造コストの低減を図ることができる。
【００２２】
また、Ｏ相のパラレル信号を、Ｐ相のパラレル信号に変換する相展開手段を有してもよい。ここでＯおよびＰは自然数であり、Ｏ＜Ｐの関係を有する。相展開手段を有するため、例えばＰ相よりも少ないＯ相のパラレル信号で入力でき、上位装置との外部接続端子の低減を図ることができる。
【００２３】
また、Ｓ／Ｐ変換手段のデータ信号の出力をラッチするラッチ手段を有してもよい。これにより、Ｓ／Ｐ変換回路で出力されたパラレル信号を一時的に保持し、任意のタイミングで出力することが可能となる。
【００２４】
また、相展開手段の出力をラッチするラッチ手段を有してもよい。これにより、相展開手段により出力されたＯ相のパラレル信号を一時的に保持し、任意のタイミングで出力することが可能となる。
【００２５】
また、駆動手段、第１の信号転送手段、記憶手段、第２の信号転送手段を構成する回路のうち、少なくとも一つが、薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ；　以下、単に「ＴＦＴ」と略す）により形成されてもよい。それら回路がＴＦＴにより形成される場合、例えば大面積のガラス基板が使用でき、大面積の装置作成が可能となる。一方、小面積の装置の場合では、大面積基板に複数の装置用の基板を同時に形成する場合の基板の取り数が多くなるため、低コスト化を図ることができる。
【００２６】
また、駆動手段、記憶手段、機能素子が一体的に、一般には同一基板上にＴＦＴで形成される場合、回路を構成する素子を集積化することで、記憶手段からの出力をパラレルとすることもできる。この場合、上述の相展開回路が不要となり、更に装置の小型化が可能となる。
【００２７】
また、ＴＦＴの半導体層が多結晶シリコンから構成されてもよい。ＴＦＴの半導体層が多結晶シリコンからなるため、例えば大面積のガラス基板上に様々な機能回路を形成することが可能となる。
【００２８】
機能素子は、能動素子でもよいし、光学素子でもよいし、その機能素子を制御する制御信号により、物理的に変形する素子であってもよいし、更に自身が発生する熱が制御信号により制御される素子であってもよい。また更に、機能素子は、液滴を飛翔させる吐出手段であってもよく、制御信号が、液滴の飛翔量を制御してもよい。
【００２９】
能動素子として、例えばピエゾ素子やセラミック素子などの圧電素子や、ヒータなどの抵抗素子がある。光学素子として、ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子や液晶素子がある。
【００３０】
本発明の更に別の態様は、画像出力装置に関する。この画像出力装置は、液滴を飛翔させる吐出手段に供給するデータ信号を一時的に保持する記憶手段と、記憶手段に保持されるデータ信号を読み出し、吐出手段を制御する制御信号を生成し、その制御信号をもとに吐出手段を駆動する駆動手段と、吐出手段に同一の制御信号を連続して供給する際に、記憶手段に保持されている信号を更新しないよう、記憶手段に対するデータ信号の入力経路を遮断するデータ更新制御手段と、を有する。
【００３１】
本発明の更に別の態様も画像出力装置に関する。この画像出力装置は、印字を行うために、液滴を飛翔させる吐出手段を有する画像出力装置であって、吐出手段に供給するデータ信号を一時的に保持する記憶手段と、記憶手段に保持されるデータ信号を読み出し、吐出手段を制御する制御信号を生成し、その制御信号をもとに吐出手段を駆動する駆動手段と、吐出手段に同一の制御信号を連続して供給する際に、記憶手段に保持されている信号を更新しないよう、記憶手段に対するデータ信号を出力するデータ信号供給手段に対して、該当データ信号の出力動作を停止させるデータ更新制御手段と、を有する。
【００３２】
本発明の更に別の態様も画像出力装置に関する。この画像出力装置は、印字を行うために、液滴を飛翔させる吐出手段を有する画像出力装置であって、吐出手段に供給する駆動波形を選択するためのデータ信号を一時的に保持する記憶手段と、記憶手段に保持されるデータ信号を読み出し、データ信号をもとに外部から入力される駆動波形を選択し、駆動波形をもとに吐出手段を駆動する駆動手段と、を有する。
【００３３】
また、駆動手段と、記憶手段が一体的に形成されてもよい。また、駆動手段と、機能素子が一体的に形成されてもよい。更に駆動手段、吐出手段、及び記憶手段が一体的に形成されてもよい。
【００３４】
また、当該画像出力装置にデータ信号を供給する上位装置と、駆動手段との間のデータ信号の伝送経路中に記憶手段が配置されてもよい。
【００３５】
また、当該画像出力装置にデータ信号を供給する上位装置から、記憶手段に対してデータ信号を転送する第１の信号転送手段と、記憶手段から駆動手段に対して、データ信号を転送する第２の信号転送手段とを有し、第２の信号転送手段を、第１の信号転送手段よりも短くしてもよい。
【００３６】
当該画像出力装置に入力されたデータ信号の信号振幅を所望の振幅に変換するレベル変換手段を更に有してもよい。レベル変換手段は、一般には、データ信号の振幅を増幅するアンプがある。また、このレベル変換手段も上述の同一基板に形成されてもよい。
【００３７】
また、当該画像出力装置に入力されるデータ信号はシリアル信号であってもよく、入力されたデータ信号をパラレル信号に変換するＳ／Ｐ変換手段を有してもよい。
【００３８】
また、Ｏ相のパラレル信号を、Ｐ相のパラレル信号に変換する相展開手段を更に有してもよい。また、Ｓ／Ｐ変換手段のデータ信号の出力をラッチするラッチ手段を有してもよい。また、相展開手段の出力をラッチするラッチ手段を有してもよい。
【００３９】
また、駆動手段、第１の信号転送手段、記憶手段、および第２の信号転送手段を構成する回路の内、少なくとも一つが、ＴＦＴにより形成されてもよい。また、ＴＦＴの半導体層が多結晶シリコンからなってもよい。
【００４０】
第１の信号転送手段と記憶手段、あるいは第２の信号転送手段と記憶手段とが同一基板上に、同一の作製プロセスで形成されるため、スループットの向上による低コスト化を図ることができる。
【００４１】
プリントヘッドの制御回路及び印字を行うインクの吐出手段の一部をガラス基板上に形成することで、プリントヘッドの小型化が実現できる。これにより、プリンタ装置本体の小型化の実現や、設計の自由度が向上する。
【００４２】
また、吐出手段は、制御信号により物理的に変形する圧電素子を有してもよい。ここで圧電素子として、例えばピエゾ素子やセラミック素子がある。また、吐出手段は、発生する熱が制御信号により制御される抵抗素子を有してもよい。吐出手段にピエゾ素子を利用する形態は、一般にはピエゾインクジェット方式と呼ばれ、抵抗素子を利用する形態は、サーマルインクジェット方式と呼ばれている。
【００４３】
上記の手段により、繰り返し同じデータ信号を利用して所望の出力を得ることが出来る半導体装置について、低消費電力化、あるいは低コスト化が可能となる。
【００４４】
本発明の更に別の態様は、機能素子の駆動方法に関する。この方法は、機能素子を制御するデータ信号を記憶手段に一時的に保持するステップと、データ信号を、読み出し機能素子へ転送するステップと、記憶手段に保持されているデータ信号と同一データが連続して使用されることがあらかじめ判明している場合、保持されているデータ信号を更新せずに、記憶手段の同一アドレスから、機能素子を制御するデータ信号を転送するステップと、を有する。
【００４５】
本発明の更に別の態様は、半導体装置の製造方法にある。この製造方法は、絶縁基板上に、素子アレイを制御するための信号を一時的に保持する記憶手段と、素子アレイと、前記素子アレイを駆動する駆動手段とを含む薄膜トランジスタ回路が同一の絶縁基板上に、同一のプロセスにより形成される。ここで、絶縁基板は、ガラス基板でもよい。
【００４６】
本発明の更に別の態様は、画像出力装置の製造方法にある。この製造方法は、画像出力装置が備えるプリントヘッドを製造する方法であって、絶縁基板上に、プリントヘッドが備えるインクの吐出手段を制御するための信号を一時的に保持する記憶手段と、吐出手段と、吐出手段を駆動する駆動手段とを含む薄膜トランジスタ回路を形成する工程と、薄膜トランジスタ回路が同一の絶縁基板上に、同一のプロセスにより形成される。ここで、絶縁基板は、ガラス基板でもよい。
【００４７】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体などの間で変換したものもまた、本発明の態様として有効である。
【００４８】
【発明の実施の形態】
以下、図面を参照して、本発明を実施の形態をもとに説明する。実施の形態Ａ１〜Ａ９では、本発明を半導体装置として実現する。この半導体装置は、機能素子がマトリックス状に配置された素子アレイとその素子アレイに入力すべきデータ信号を一時保持するメモリと能動素子を駆動する駆動回路を有する。ここで、同じ機能素子に対して連続して同一データ信号が入力される場合、素子アレイのデータ更新を停止し保持されているデータ信号を再度利用することで、消費電力の低減を図る。また、機能素子、メモリ、及び駆動回路を一体的に形成することで装置全体のサイズを小型化する。また、実施の形態Ｂ１では、画像出力装置に関して、実施の形態Ｂ２では表示装置に関して、実施の形態Ｂ３では光スイッチ装置に関して説明する。
【００４９】
（実施の形態Ａ１）
図１は、本実施の形態における半導体装置５０の構成を示すブロック図を示している。この半導体装置５０は、半導体基板１及び外部信号処理基板８を備える。
【００５０】
半導体基板１は、メモリ３、データドライバ４、素子アレイ２、走査回路３５、及びクロックジェネレータ３６を備える。走査回路３５は、素子アレイ２にデータ信号を入力する際の、水平方向の走査タイミングを制御する。クロックジェネレータ３６は、走査タイミングを決定する際の基準となるクロック信号を生成する。外部信号処理基板８は、データ信号供給手段６、及びコントローラ９を備える。
【００５１】
データドライバ４は、レベルシフト回路３１、データ用シフトレジスタ回路３２、ラッチ回路３３、及びデータ用バッファ回路３４を備える。
【００５２】
レベルシフト回路３１は、データ信号の振幅を変換する。これにより外部信号処理基板８から、メモリ３へ転送するデータ信号の振幅は、比較的小さい値とすることが出来る。したがって、外部信号処理基板８とメモリ３との間、あるいは、メモリ３とデータドライバ４との間でのデータ転送に適切なデータ振幅を設定できる。これにより不要な電力消費を抑えることが出来る。
【００５３】
データ用シフトレジスタ回路３２は、データドライバ４に入力されたシリアル信号をパラレル信号に変換する。ラッチ回路３３は、データ信号を一時的に保持して、任意のタイミングでデータ信号を出力する。データ用バッファ回路３４は、ラッチ回路３３から出力されたデータ信号を、波形整形し素子アレイへ転送する回路である。したがって、メモリ３から入力されたデータ信号は、レベルシフト回路３１、データ用シフトレジスタ回路３２、ラッチ回路３３、データ用バッファ回路３４の順で転送され、素子アレイ２に出力される。
【００５４】
ここで、データ信号とは、素子アレイ２を制御するデジタル信号である。また、データドライバ４は、メモリ３から出力されたデータ信号を、素子アレイ２へ転送する。
【００５５】
また、素子アレイ２は、データバスライン５を通過して入力されたデータ信号により制御される機能素子が、Ｍ行×Ｎ列のマトリクス状に２次元配列されているものと定義する。図１に示す構成では、素子アレイ２は１２行×８列の配列となっている。したがって、データバスライン５は、１２本となる。
【００５６】
機能素子は、例えばスイッチとして機能するトランジスタや、電界を加えることにより物理的な変形を及ぼす圧電素子、電気信号により温度変化を及ぼす熱源となりうる抵抗素子などの能動素子がある。更に機能素子として、ＥＬ素子や液晶素子などの光学素子や光スイッチなどがある。
【００５７】
コントローラ９は、少なくともメモリ３、データドライバ４及びデータ信号供給手段６を制御する。ここで、図１はあくまで構成の一例である。例えばコントローラ９は、本実施の形態では外部信号処理基板８に設置されているが、半導体基板１側に設置されてもよい。
【００５８】
データ信号供給手段６とメモリ３を接続する伝送経路を第１伝送手段ＤＢ１、メモリ３とデータドライバ４を結ぶ伝送経路を第２伝送手段ＤＢ２とする。本実施の形態では、第２伝送手段ＤＢ２が半導体装置５０に設けられているため、第２伝送手段ＤＢ２は第１伝送手段ＤＢ１と比べて短くなる。一般に伝送経路が長くなるにしたがって、データ信号の伝送損失が大きくなる傾向がある。したがって、メモリ３から複数回数連続してデータ信号が出力される本実施の形態では、第２伝送手段ＤＢ２の経路が短くなっているため、消費電力の低減を図ることができる。
【００５９】
データ信号供給手段６は、図示しないスイッチ回路を有しており、メモリ３に保持されているデータ信号を更新せず連続して素子アレイ２に対し転送する場合、スイッチ回路をオフにする。これにより、メモリ３のデータ信号の更新が停止される。このスイッチ回路は、メモリ３側に設けられてもよいが、消費電力低減の観点から、メモリ３とデータ信号供給手段６を結ぶ経路に信号が入力されない点で、データ信号供給手段６側にスイッチ回路を設けることが効果的である。
【００６０】
図２は、メモリ３の構成を示す。メモリ３は、複数のメモリセル２２がマトリクス状に配列されたメモリセルアレイ２１と、その周囲にメモリ用ドライバ３０を備える。メモリセル２２は、データ信号を一定期間保持する記憶素子である。
【００６１】
メモリ用ドライバ３０は、コントローラ９の指示を受けてデータ信号供給手段６からメモリ３へのデータ信号の書き込み動作、及びデータドライバ４へのデータ信号の転送動作を行う（図１参照）。以下の実施の形態で説明するメモリ３の構成は、このメモリ３の構成と同一である。
【００６２】
メモリ３におけるメモリセル２２を駆動するメモリ用ドライバ３０は、メモリセル２２に保持されているデータ信号を、シリアル信号としてデータドライバ４へ転送する。ただし、メモリ用ドライバ３０は、シリアル信号をＰ相のパラレル信号に変換してデータドライバ４へ転送してもよい。図３は、走査回路３５の構成を示す。走査回路３５は更に、素子アレイシフトレジスタ回路３７と素子アレイバッファ回路３８を有する。
【００６３】
図４は、データドライバ４の動作を示すタイミングチャートである。上から順に、スタート信号、クロック信号、データ信号が示されている。続いて、データ用シフトレジスタ回路３２で生成されたＭ本のデータバスライン５を制御する信号が示され、最後にラッチ信号が示されている。
【００６４】
スタート信号が、ハイになるとクロック信号に従って、データ用シフトレジスタ回路３２によってシリアル信号がＭ相のパラレル信号に展開される。このとき、Ｍ相に完全に展開されるまで、ラッチ回路にて一時的に転送が保留される。Ｍ相に展開が終了すると、任意のタイミングでラッチ信号がハイとなり、パラレル信号がデータ用バッファ回路３４に転送される。続いて、水平方向の走査タイミングが、所定のタイミングになると、データ信号が素子アレイ２に出力される。
【００６５】
図５は、走査回路３５の動作を示すタイミングチャートである。上から順に、スタート信号、クロック信号、及び素子アレイ２の１〜Ｎ列目の機能素子４６にデータ信号を入力するための走査信号が示されている。
【００６６】
スタート信号がハイになると、クロック信号に従って、素子アレイシフトレジスタ回路３７によって、左から順に走査回路３５から素子アレイ２へ延びるＮ列の走査線がハイとなる。ハイとなった列の素子に対し、データ用バッファ回路３４からデータ信号が出力される。
【００６７】
以下に、データ信号の流れについて図６に示すフローチャートをもとに説明する。データ信号供給手段６から出力されたデータ信号は、メモリ３へ入力される（Ｓ１０）。メモリ３で保持されたデータ信号は、データドライバ４へ転送される（Ｓ１２）。
【００６８】
このとき、例えば図２においてメモリセルアレイ２１上のある領域Ａにデータが存在する場合、メモリ用ドライバ３０にその領域を示すアドレス信号が入力されてその領域Ａのメモリセル２２から順次、データが読み出され、メモリ用ドライバ３０を通してデータドライバ４へ転送される。ここでアドレス信号とは、メモリセル２２を指定する信号であり、１個のメモリセル２２を指定するアドレス信号であってもよいし、複数のメモリセル２２を指定するアドレス信号でもよいし、先頭のメモリセル２２のアドレス信号と、メモリセル２２の個数を表す信号の組合せであってもよい。
【００６９】
データドライバ４に入力されたデータ信号は、まずレベルシフト回路３１においてデータ信号の振幅が増幅される（Ｓ１４）。続いて、データ用シフトレジスタ回路３２において、シリアル信号からパラレル信号へ変換される（Ｓ１６）。更に、ラッチ回路３３は、所定のタイミングになると、データ用バッファ回路３４を介して素子アレイ２にデータ信号を出力する（Ｓ１８）。
【００７０】
素子アレイ２では、データドライバ４から転送されたデータ信号により、機能素子が制御され、所望の動作を行う。繰り返し同じデータ信号を利用して素子アレイ２を動作させる場合（Ｓ２０のＹ）、データ信号供給手段６から、メモリ３へのデータ信号の転送を停止し（Ｓ２４）、上述のＳ１２以降の一連の処理が実行される。繰り返し同じデータ信号を使用しない場合（Ｓ２０のＮ）、データ転送を継続するなら（Ｓ２２のＮ）、上述のＳ１０以降の一連の処理が行われ、メモリ３のデータ信号が更新され、素子アレイ２に新たなデータ信号が転送される。データ信号の転送を終了する場合（Ｓ２２のＹ）、一連の処理が終了する。
【００７１】
以上、本実施の形態によると、データ信号の伝送経路が長いデータ信号供給手段６とメモリ３との間でのデータ信号の転送が行われないため、また、外部信号処理基板８側の動作周波数が抑えられるため、低コスト、低消費電力の半導体装置が提供される。また、メモリ３に入力されるデータ信号は、レベルシフト回路３１で増幅されるので、データ信号供給手段６とメモリ３との間のデータ信号の消費電力を抑えることができる。
【００７２】
本実施の形態では、素子アレイ２において、素子はＭ×Ｎのマトリックス状、つまり２次元に配置されたが、一列、つまり一次元に配置されてもよい。その場合、走査回路３５は不要となる。
【００７３】
また、データドライバ４は、レベルシフト回路３１でデータ信号の振幅がシフトされる前、あるいは、シフトされた後に、図７に示すような、データ信号を、例えばＯ相のパラレル信号をＰ相に多相化する多相化回路を備えてもよい（Ｏ＜Ｐとして）。例えば、素子アレイ２を２×２の領域に４相化することで、垂直及び水平方向の走査タイミングが１／２に緩くなる、つまり動作周波数が１／２となる。これにより、更に低コストの半導体装置が実現される。
【００７４】
図８は、メモリ３からデータ信号がパラレル信号として出力する場合の構成を示す。このとき、メモリ３は、図２に示したメモリ用ドライバ３０と同じ機能を有する第１メモリドライバ４１と、Ｓ／Ｐ変換機能を有する第２メモリドライバ４２を備える。また、この形態では、一般にはデータドライバ４において、データ用シフトレジスタ回路３２が不要となる。
【００７５】
また、本実施の形態では、素子アレイ２に入力される信号はデジタルであったが、これに限らず、例えば図９に示すように、時間ｔに対し、電圧Ｖが変動するようなアナログ信号であってもよい。この場合、データ用シフトレジスタ回路３２とラッチ回路３３の経路の途上に、データ信号を用いてアナログ信号を選択する選択回路を設ければよい。選択回路を設けることにより、素子アレイ２を構成する素子が、アナログ信号により制御される場合にも適用が可能となる。
【００７６】
（実施の形態Ａ２）
本実施の形態における半導体装置の構成は、実施の形態Ａ１と相違なく、図１及び図２に示す構成と同一である。したがって、ここでは、構成に関する説明は省略する。実施の形態Ａ１との違いは駆動方法にあり、以下に本実施の形態の駆動方法について説明する。
【００７７】
ここで、本実施の形態におけるメモリ３は、データ信号供給手段６から出力されたデータ信号を、あるメモリセル２２に記憶し保持させる書き込み動作と、上記メモリセル２２とは別のメモリセル２２に保持されているデータ信号を、データドライバ４へ転送する読み出し動作とを、同時に行う。
【００７８】
データ信号の素子アレイ２への書き込みは、メモリ３からデータ信号が読み出され、データドライバ４を経由して素子アレイ２へ転送する動作を繰り返すことにより行われる。このとき、データ信号供給手段６からデータ信号をメモリ３へ転送し、書き込み動作を行っている。これにより、動作終了後には、メモリ３上に次の動作に必要なデータ信号が保持されているため、直ちにデータ信号の読み出し動作、つまり素子アレイ２へのデータ信号の転送動作に移行することが出来る。
【００７９】
また、データ信号供給手段６は、素子アレイ２が動作中にデータ信号を転送することが出来るため、比較的データ転送時の駆動周波数を低く設定出来る。これにより、データ信号供給手段６は高速動作の必要がないことから低コストな半導体装置を実現出来る。また、データ信号供給手段６の駆動周波数が低いため装置本体の低消費電力化が可能となる。
【００８０】
（実施の形態Ａ３）
図１０は、本実施の形態に係る半導体装置５０の構成を示すブロック図を示している。実施の形態Ａ１及びＡ２に示した半導体装置５０と比較して特徴的な構成は、外部信号処理基板８のデータ信号供給手段６を第１データ信号供給手段１２と第２データ信号供給手段１３に置き換えた構成にある。ここで、実施の形態Ａ１のデータ信号供給手段６は、デジタル信号を出力する。一方、本実施の形態では、第１データ信号供給手段１２はデジタル信号を出力し、第２データ信号供給手段１３はアナログ信号を出力する。また、データドライバ４は、データ用シフトレジスタ回路３２、ラッチ回路３３、選択回路４３、及びデータ用バッファ回路３４を備える。
【００８１】
ここで、第１データ信号供給手段１２から出力される第１のデータ信号とは、素子アレイ２へ供給するアナログ信号を選択するためのデジタル信号である。また、第２データ信号供給手段１３から出力される第２のデータ信号は、素子アレイ２へ供給される複数の種類のアナログ信号である。これら第２のデータ信号は、素子アレイ２を構成している機能素子によって異なり、それぞれ異なる波形を有する信号であり、例えば液晶表示装置の階調電圧のようにある一定の電圧でも良いし、例えば図９に示すようなアナログ波形でも良い。選択回路４３は、第１のデータ信号により指定された１又は複数のアナログ信号を選択し、複数の場合は選択された信号の波形を合成し、データ用バッファ回路３４を経由して素子アレイ２に出力する。
【００８２】
また、メモリ３は、実施の形態Ａ１において図２に示した構成と同一である。また、データドライバ４は、メモリ３から出力された第１のデータ信号と、第２データ信号供給手段１３から出力された第２のデータ信号とから、素子アレイ２へ出力する電気信号を決定し、素子アレイ２へ転送する。また、素子アレイ２は、データバスライン５を通過して入力されたデータ信号により制御される機能素子が、例えばマトリクス状に配列されている。また、コントローラ９は、メモリ３、データドライバ４を制御する回路である。ここで、図１０はあくまで構成の一例であり、例えばコントローラ９は、図１０では外部信号処理基板８に設置されているが、半導体基板１側にあってもよい。
【００８３】
つまり、本実施の形態は、メモリ３から読み出したデータ信号を、素子アレイ２へ転送するものではなく、データドライバ４の選択回路４３において、複数のアナログ信号の中から、少なくとも一つのアナログ信号を第１のデータ信号に従って選択して、素子アレイ２へ転送している点が、実施の形態Ａ１、又は実施の形態Ａ２と異なる。
【００８４】
本実施の形態における半導体装置５０によると、実施の形態Ａ１及びＡ２と同様に、素子アレイ２に対して同一データ信号が複数回数連続して入力される場合、第１のデータ信号供給手段１２とメモリ３との間でのデータ信号の転送が停止するため、当該半導体装置５０の作動時において、消費電力の低減が見込める。また、素子アレイ２への入力信号をアナログ信号とすることが出来る。
【００８５】
（実施の形態Ａ４）
本実施の形態における半導体装置の構成は、実施の形態Ａ３と相違なく、図１０に示す構成である。本実施の形態と実施の形態Ａ３との違いは駆動方法にあるため、以下半導体装置の駆動方法についてのみ説明し、半導体装置の構成に関する説明は省略する。
【００８６】
ここで、本実施の形態におけるメモリ３は、第１のデータ信号供給手段１２から出力されたデータ信号を、ある記憶素子に記憶し保持させる書き込み動作と、上記記憶素子とは別の記憶素子に保持されているデータ信号を、データドライバ４へ転送する読み出し動作とを、同時に行うことが可能である。
【００８７】
本実施の形態の駆動方法は、メモリ３からデータ信号を読み出し、データドライバ４へ転送して、更に、素子アレイ２へ信号を転送する動作を繰り返すことにより行われる。このとき、第１のデータ信号供給手段１２からデータ信号をメモリ３へ転送し、書き込み動作を行っている。これにより、重ね打ち動作終了後には、メモリ３上に次の動作に必要なデータ信号が保持されているため、直ちにデータ信号の読み出し動作に移行することが出来る。
【００８８】
また、第１のデータ信号供給手段１２は、あるフレームでの動作中にデータ信号を転送することが出来るため、比較的データ転送時の駆動周波数を低く設定出来る。これにより、第１のデータ信号供給手段１２は高速動作の必要がないことから低コストで実現出来る。また、駆動周波数が低いため装置本体の低消費電力化が可能となる。
【００８９】
（実施の形態Ａ５）
図１１は、本実施の形態における半導体装置５０の構成を示すブロック図である。以下、本実施の形態に特徴的な構成について説明し、実施の形態Ａ１からＡ４に示した構成と同一機能を有するものに関しては適宜説明を省略する。実施の形態Ａ５では、実施の形態Ａ４におけるアナログ信号の選択回路である選択回路４３の機能を、第２データドライバ１５として素子アレイ２に設けた。それに伴い、実施の形態Ａ４におけるデータドライバ４から選択回路４３を取り除いた回路を、第１データドライバ１４とする。
【００９０】
図１２は、素子アレイ２及び第２データドライバ１５の構成を示す。第２データドライバ１５は、第２データ信号供給手段１３から延びる第２のデータ信号を供給するアナログ信号線を、素子アレイ２が備える機能素子４６に対し列ごとに設けられたセレクタ４４に分配する。ここでは、アナログ信号線は、４本とする。つまり、アナログ信号の波形は４種類とする。
【００９１】
図１３は、セレクタ４４の構成を示す。セレクタ４４は、各機能素子４６に対して４本のアナログ信号線から所望の信号を選択し合成し、合成した信号を機能素子４６に転送する合成部４５を備える。合成部４５は、第１データドライバ１４から入力される信号により制御されスイッチとして機能するトランジスタが、各アナログ信号線に設けられる。
【００９２】
ここで、第１のデータ信号とは、素子アレイ２へ供給するアナログ信号を選択するためのデジタル信号である。また、第２のデータ信号は、素子アレイ２へ供給する、複数種類の波形を有するアナログ信号である。また、メモリ３は、少なくとも、デジタルデータ信号を一定期間保持する記憶素子と、その記憶素子を駆動する駆動回路で構成されている。また、第１データドライバ１４は、メモリ３から出力された第１のデータ信号を素子アレイ２へ転送する。また、第２データドライバ１５は、第２データ信号供給手段１３から出力された第２のデータ信号を素子アレイ２へ転送する。
【００９３】
また、素子アレイ２には、第１のデータドライバ１４より出力された複数の電気信号から、少なくとも一つが、データバスライン５を通過して入力される。
【００９４】
また、コントローラ９は、メモリ３、第１データドライバ１４を制御する。ここで、図１１はあくまで半導体装置５０の構成の一例であり、例えばコントローラ９は、外部信号処理基板８に設置されているが、半導体基板１側に設置されてもよい。
【００９５】
以上の構成による半導体装置５０の動作を説明する。第１のデータ信号供給手段１２より出力された第１のデータ信号は、メモリ３へ入力される。メモリ３で保持されたデータ信号は、第１データドライバ１４へ転送される。
【００９６】
第１データドライバ１４へ転送されたデータ信号は、データ用シフトレジスタ回路３２でパラレル信号に変換され、ラッチ回路３３で任意のタイミングで、データ用バッファ回路３４を介して素子アレイ２に転送される。
【００９７】
一方、第２データ信号供給手段１３から出力された第２のデータ信号は、第２データドライバ１５へ転送される。また、第２のデータ信号は、第２データドライバ１５により、同じく素子アレイ２へ入力される。そして、素子アレイ２では、複数のアナログ信号の中から少なくとも一つのアナログ信号が、第１のデータ信号により選択され、選択されたアナログ信号により、素子アレイ２は所望の動作を行う。
【００９８】
つまり、本実施の形態では、メモリ３から読み出したデータ信号を、素子アレイ２へ転送するものではなく、素子アレイ２において、アナログ信号の中から、少なくとも一つのアナログ信号をデータ信号に従って選択して、選択されたアナログ信号により素子アレイは所望の動作を行う点が、実施の形態Ａ１〜実施の形態Ａ２と異なっている。
【００９９】
以上、本実施の形態によれば、実施の形態Ａ１〜Ａ４と同じ効果が得られる。また更に、素子アレイ２に対してアナログ信号を入力することができる。
【０１００】
（実施の形態Ａ６）
本実施の形態における半導体装置の構成は、実施の形態Ａ５と相違なく、図１１に示す構成と同一である。実施の形態Ａ５に示した半導体装置との違いは駆動方法にあるため、以下に本実施の形態の駆動方法について説明する。ただし、実施の形態Ａ５と本実施の形態の駆動方法の相違に関する関係は、実施の形態Ａ１と実施の形態Ａ２、及び実施の形態Ａ３と実施の形態Ａ４の関係と同一である。
【０１０１】
ここで、本実施の形態におけるメモリ３は、第１のデータ信号供給手段１２から出力されたデータ信号を、あるメモリセル２２に記憶し保持させる書き込み動作と、上記メモリセル２２とは別のメモリセル２２に保持されているデータ信号を、第２データドライバ１５へ転送する読み出し動作とを、同時に行うことが可能である。
【０１０２】
本実施の形態における駆動方法は、メモリ３からデータ信号を読み出し、第２データドライバ１５へ転送して、更に、素子アレイ２へデータ信号を転送する動作を繰り返すことにより行われる。このとき、第１のデータ信号供給手段１２からデータ信号をメモリ３へ転送し、書き込み動作を行っている。これにより、動作終了後には、メモリ３上に次の動作に必要なデータ信号が保持されているため、直ちにデータ信号の読み出し動作に移行することが出来る。
【０１０３】
また、第１のデータ信号供給手段１２は、動作中にデータ信号を転送することが出来るため、比較的データ転送時の駆動周波数が低く設定出来る。これにより、第１のデータ信号供給手段１２は高速動作の必要がないことから低コストで実現出来る。また、駆動周波数が低いため装置本体の低消費電力化が可能となる。
【０１０４】
（実施の形態Ａ７）
図１４は、本実施の形態における半導体装置５０の構成を示す。半導体装置５０は、大きく分けて半導体基板１と、外部信号処理基板８で構成されており、半導体基板１には、スイッチ回路２０、メモリ３、データドライバ４、素子アレイ２が形成されている。また、外部信号処理基板８には、データ信号供給手段６、コントローラ９が設置されている。つまり、本実施の形態の半導体装置５０は、実施の形態Ａ１、又は実施の形態Ａ２の半導体装置５０の構成に、スイッチ回路２０を付加した構成となっている。それ以外の構成は、図１に示した構成と同一なので説明を省略する。
【０１０５】
図１５にスイッチ回路２０の構成を示す。スイッチ回路２０は、第１スイッチＳＷ１と第２スイッチＳＷ２を有し、コントローラ９によって制御され、データ信号供給手段６から出力されたデータ信号を、メモリ３か、データドライバ４内のレベルシフト回路３１のどちらに転送するかを決定する。回路構成は、上記手段を実現出来るものであればどのような構成でもよい。データ信号供給手段６から出力される信号が、最終的に素子アレイ２において繰り返し使用される場合は、メモリ３へ転送され、繰り返し使用されないデータ信号の場合は、直接データドライバ４に転送される。
【０１０６】
また、コントローラ９は、メモリ３、データドライバ４、スイッチ回路２０を制御する。ここで、図１４はあくまで構成の一例であり、例えばコントローラ９は、図１４では外部信号処理基板８側に設置されているが、半導体基板１側にあってもよい。
【０１０７】
以上、本実施の形態の半導体装置５０によれば、メモリ３に保持されているデータ信号を繰り返し読み出す動作を行わない領域に対して、スイッチ回路２０の動作により、メモリ３を経由せず直接データドライバ４へ転送することが可能となる。このため、メモリ３の動作を停止することにより、半導体装置の低消費電力化が可能となる。
【０１０８】
（実施の形態Ａ８）
図１６は、本実施の形態における半導体装置５０の構成を示すブロック図を示している。本実施の形態の半導体装置５０に特徴的な構成は、実施の形態Ａ３、又は実施の形態Ａ４の半導体装置５０の構成に、スイッチ回路２０を付加した構成にある。
【０１０９】
本実施の形態における半導体装置５０は、半導体基板１と、外部信号処理基板８を備える。半導体基板１には、スイッチ回路２０、メモリ３、データドライバ４、素子アレイ２が形成されている。また、外部信号処理基板８には、コントローラ９、第１のデータ信号供給手段１２、第２データ信号供給手段１３が設置されている。
【０１１０】
スイッチ回路２０の構成を図１５で示した構成と同一である。ただし、実施の形態Ａ７では、第２スイッチＳＷ２はレベルシフト回路３１に接続されたが、本実施の形態では、データ用シフトレジスタ回路３２に接続される。第１スイッチＳＷ１と第２スイッチＳＷ２はコントローラ９によって制御され、第１スイッチＳＷ１がオンになると、メモリ３にデータ信号が供給され、第２スイッチＳＷ２がオンになると、データドライバ４にデータ信号が供給される。つまり、スイッチ回路２０は、第１のデータ信号供給手段１２から出力されたデータ信号を、メモリ３か、データドライバ４内のデータ用シフトレジスタ回路３２のどちらに転送するかを決定する。また、コントローラ９は、メモリ３、データドライバ４、スイッチ回路２０を制御する。ここで、図１６に示した構成は一例であり、例えばコントローラ９は、図１６では外部信号処理基板８に設置されているが、半導体基板１側にあっても構わない。
【０１１１】
本実施の形態の半導体装置５０によれば、スイッチ回路２０を具備していることにより、メモリ３に保持されているデータ信号を繰り返し読み出す動作を行わない期間に対して、スイッチ回路２０の動作により、素子アレイ２に対して入力すべきデータ信号をメモリ３を経由せず直接データドライバ４へ転送する。このため、メモリ３を高速に動作することなく、動作自体を停止することが可能となる。
【０１１２】
（実施の形態Ａ９）
図１７は、本実施の形態における半導体装置５０の構成を示すブロック図を示している。本実施の形態の半導体装置５０に特徴的な構成は、実施の形態Ａ５、又は実施の形態Ａ６の半導体装置５０に示した構成に、スイッチ回路２０を付加した構成にある。
【０１１３】
本実施の形態における半導体装置５０は、半導体基板１と、外部信号処理基板８を備える。半導体基板１には、スイッチ回路２０、メモリ３、第１データドライバ１４、第２データドライバ１５、素子アレイ２が形成されている。また、外部信号処理基板８には、コントローラ９、第１のデータ信号供給手段１２、第２データ信号供給手段１３が設置されている。
【０１１４】
ここで、スイッチ回路２０は、第１のデータ信号供給手段１２から出力されたデータ信号を、メモリ３か、第１データドライバ１４内のデータ用シフトレジスタ回路３２のいずれかに転送するかを決定する。また、コントローラ９は、メモリ３、データドライバ４を制御する。ここで、図１７に示した構成は一例であり、例えばコントローラ９は、図１７では外部信号処理基板８に設置されているが、半導体基板１側にあっても構わない。
【０１１５】
つまり、本実施の形態の半導体装置５０によれば、スイッチ回路２０を具備していることにより、メモリ３に保持されているデータ信号を繰り返し読み出す動作を行わない期間に対して、スイッチ回路２０の動作により、メモリ３を経由せず直接データドライバ４へ転送するこのため、メモリ３を高速に動作することなく、動作自体を停止することが可能となる。
【０１１６】
（実施の形態Ｂ１）
本実施の形態では、画像出力装置、特にプリンタ装置に関して説明する。このプリンタ装置は、実施の形態Ａ１〜Ａ９における半導体装置５０と構成が類似しており、特徴的な構成に関してのみ説明し、それ以外の説明は省略する。また、一般に、サーマルインクジェット方式と呼ばれる印字方式のプリンタ装置では、素子アレイ２に対応する熱抵抗素子にデジタル信号が入力される。一方、ピエゾインクジェット方式と呼ばれる印字方式のプリンタ装置では素子アレイ２に対応する圧電素子、具体的にはピエゾ素子にアナログ信号が入力される。
【０１１７】
したがって、実施の形態Ａ１とＡ２に示した半導体装置の構成をプリンタ装置に適応する一般的な例は、サーマルインクジェット方式のプリンタ装置であり、実施の形態Ａ３〜Ａ９に示した半導体装置の構成をプリンタ装置に適応する例は、ピエゾインクジェット方式のプリンタ装置である。ここでは、実施の形態Ａ３で示した半導体装置５０の構成をピエゾインクジェット方式のプリンタ装置に適応する。ただし、他の実施の形態Ａ１、Ａ２、Ａ４〜Ａ９に示した半導体装置５０をプリンタ装置に適応する構成も本発明として有効である。
【０１１８】
これまで、インクジェット方式のプリンタ装置では、前述したように印刷速度の高速化と印刷品位の向上が課題となっている。そのため、プリントヘッドの動作周波数を上げることが必要となる。これによって、消費電力が増加してしまうことがあり、上述の半導体装置と同様に消費電力の低減が克服すべき課題の一つとなっている。また、印字速度の高速化はすなわち、プリントヘッドの移動速度の高速化が必要となる。プリントヘッドを小型化することで、プリントヘッドを移動させる駆動機構を駆動の高速化に耐えうる構成に設計することが容易となる。更に、プリンタ装置の設計の自由度が向上する。
【０１１９】
図１８は、実施の形態Ａ３に示した半導体装置５０の構成をプリンタ装置６０として置き換えた構成を示す。半導体基板１をプリントヘッド７０とし、外部信号処理基板８を本体装置７２とする。また、素子アレイ２を吐出手段７４とする。このプリンタ装置６０は、上述の通り、吐出手段７４にアナログ信号が入力されるのでインクジェット方式により印字する。この場合、吐出手段７４はピエゾ素子などの圧電素子７５がマトリクス状に配置されているものとする。
【０１２０】
また、図１９は、プリントヘッド７０の構成を示す。また、図２０は、プリントヘッド７０におけるガラス基板２１０の構成を示す。また、図２１は、図１９のＡ−Ａ’断面図である。
【０１２１】
プリントヘッド７０は、吐出部８０と圧電素子７５及びガラス基板２１０を備える。ただし、圧電素子７５は、吐出部８０とガラス基板２１０に挟まれる構成となっており図１９では図示していない。また、吐出部８０は、ノズル穴となる小孔７８を穿設した板状体８１（以下、「ノズルプレート」という）と圧力室構成部材８２及び振動板８３によって構成され、振動板８３を振動させる圧電素子７５を実装したガラス基板２１０の表面には、図２１に示すとおり、圧電素子７５に駆動用の電気信号を伝えるためのＴＦＴ回路７７が一体的に形成されている。また、メモリ３、データドライバ４、走査回路３５、及びクロックジェネレータ３６がＴＦＴ回路７７内に構成されている。
【０１２２】
圧力室構成部材８２を形成する枠体の内側部分には所定の間隙を空けて複数の障壁が設けられ、隣接する二つの障壁と前述した板状体８１及び振動板８３で区画して形成される各々の空間によって複数の圧力室２５６が構成される。
【０１２３】
また、圧力室構成部材８２の内側には、インクプール２５７が形成され、インク供給口２６２を通って圧力室２５６へインクが供給される。
【０１２４】
圧電素子７５は、各々の圧力室２５６と対応して振動板８３上に、接続部７７Ａを介して複数配備され、また、ノズルを構成する小孔７８も、各々の圧力室２５６と対応して板状体８１上の複数箇所に穿設されている。
【０１２５】
ただし、プリンタ装置６０の印字方式がサーマルインクジェット方式の場合、素子アレイは熱抵抗素子により構成され、それらの熱により発生する気泡を利用してインクが吐出される。
【０１２６】
以上の構成によるプリンタ装置６０の動作を説明する。第１のデータ信号供給手段１２より出力された第１のデータ信号は、メモリ３へ入力される。メモリ３で保持されたデータ信号は、データドライバ４へ転送される。
【０１２７】
データドライバ４へ転送されたデータ信号は、データ用シフトレジスタ回路３２でパラレル信号に変換され、ラッチ回路３３で任意のタイミングで、選択回路４３へ転送される。
【０１２８】
一方、第２データ信号供給手段１３から出力された第２データ信号は、データドライバ４内の選択回路４３へ転送される。選択回路４３において、第１のデータ信号により指定された第２のデータ信号が、データ用バッファ回路３４を経由して、素子アレイ２へ転送される。素子アレイ２において、第２のデータ信号により、圧電素子７５は所望の動作を行う。
【０１２９】
重ね打ちが行われる場合、コントローラ９によって、第１データ信号供給手段１２からメモリ３へのデータ信号の転送が停止され、メモリ３に保持されているデータ信号が更新されない。メモリ３から第１のデータ信号が読み出されて、選択回路４３へ転送され、その第１のデータ信号により、第２データ信号供給手段１３から出力されている少なくとも一つの第２のデータ信号が選択されて、素子アレイ２へ転送される。上記の動作により、重ね打ち動作が行われる。
【０１３０】
（実施の形態Ｂ２）
実施の形態Ｂ２では、実施の形態Ａ１及び実施の形態Ａ２に示した半導体装置を、表示装置に適応する。ここでは、表示としてアクティブマトリックス型有機ＥＬ表示装置を想定する。この表示装置は、マトリックス状に配置された各ＴＦＴに有機ＥＬ素子を設けた装置である。ここでは、本実施の形態に特徴的な構成について説明し、それ以外の点の説明は、適宜省略する。また、同様に実施の形態Ａ３〜Ａ９に示した半導体装置を表示装置に適用した形態も、本発明として有効である。
【０１３１】
図２２は、有機ＥＬ表示装置２００の構成を示す機能ブロック図である。有機ＥＬ表示装置２００は、外部信号処理基板８とガラス基板２１０を備える。ガラス基板２１０は、実施の形態Ａ１〜Ａ９で示した半導体装置５０の半導体基板１に相当する。本実施の形態では、図１の半導体装置５０におけるデータドライバ４の構成において、データ用シフトレジスタ回路３２とラッチ回路３３の間に、ＤＡＣ回路１４３を設けてアナログ信号を有機ＥＬパネル２２０に出力する。つまり、素子アレイ２を有機ＥＬパネル２２０とした装置である。
【０１３２】
図２３に有機ＥＬパネル２２０の構成を示す。有機ＥＬパネル２２０は、走査回路３５から延びる第１走査線Ｇ１〜第Ｍ走査線ＧｎのＭ本の走査線と、データ用バッファ回路３４から延びる第１データ線ＤＬ１〜第Ｎデータ線ＤＬｍのＮ本のデータ線に囲まれた領域に、Ｍ×Ｎのマトリックス状に画素回路２３０が構成される。
【０１３３】
図２４は、第２走査線Ｇ２と第３走査線Ｇ３、及び第２データ線ＤＬ２と第３データ線ＤＬ３に囲まれた領域に設けられた一つの画素回路２３０の代表的な構成を示す。
【０１３４】
画素回路２３０は、ｎチャネルＴＦＴである選択トランジスタＴｒ１とｐチャネルＴＦＴである駆動トランジスタＴｒ２と有機ＥＬ素子ＯＬＥＤを備える。選択トランジスタＴｒ１はスイッチ回路として機能する。駆動トランジスタＴｒ２は、有機ＥＬ素子ＯＬＥＤの駆動回路として機能する。
【０１３５】
選択トランジスタＴｒ１は第２データ線ＤＬ２と駆動トランジスタＴｒ２のゲート電極の間に直列に接続される。また、選択トランジスタＴｒ１のゲート電極は、第２走査線Ｇ２に接続される。駆動トランジスタＴｒ２のソース電極は電源電位ＰＶｄｄに、ドレイン電極は接地電位に接続される。また、駆動トランジスタＴｒ２とゲート電極とソース電極の間に保持容量Ｃが設けられる。
【０１３６】
第２走査線Ｇ２が選択されハイになると、選択トランジスタＴｒ１がオンとなり、第２データ線ＤＬ２に入力されたデータ信号が、駆動トランジスタＴｒ２のゲート電極に入力される。駆動トランジスタＴｒ２は、ゲート電極と保持容量Ｃに保持されるデータ信号に応じて、電源電位ＰＶｄｄから供給される電流を流し、有機ＥＬ素子ＯＬＥＤは流れる電流に応じて所望の光を発する。
【０１３７】
（以下、製造工程の記述）
図２５をもとに有機ＥＬ表示装置２００のガラス基板２１０上のＴＦＴ製造工程について説明する。ここでは、プリントヘッド７０の主要構成要素をガラス基板上に形成する。図２５は、ガラス基板上にポリシリコンで駆動回路及び記憶手段を製造するプロセスである。
【０１３８】
まず、ガラス基板２１０上に、酸化シリコン膜２１１を形成した後、アモルファスシリコン２１２を成長させる。次に、エキシマレーザを用いてアニールし、アモルファスシリコンをポリシリコン化させる（図２５（ａ））。
【０１３９】
更に厚膜１０ｎｍの酸化シリコン膜２１３を成長させ、パターニングした後（図２５（ｂ））、フォトレジスト２１４を塗布してパターニングし（ｐチャネル領域をマスクする）、リン（Ｐ）イオンをドーピングすることにより、ｎチャネルのソースとドレイン領域を形成する（図２５（ｃ））。
【０１４０】
更に、ゲート絶縁膜となる厚膜９０ｎｍの酸化シリコン膜２１５を成長させた後、ゲート電極を構成するためのマイクロクリスタルシリコン（μ−ｃ−Ｓｉ）２１６と、タングステンシリサイド（ＷＳｉ）２１７を成長させ、ゲート形状にパターニングする（図２５（ｄ））。
【０１４１】
フォトレジスト２１８を塗布してパターニングし（ｎチャネル領域をマスクする）、ボロン（Ｂ）をドーピングし、ｎチャネルのソースとドレイン領域を形成する（図２５（ｅ））。
【０１４２】
酸化シリコン膜と窒化シリコン膜２１９を連続成長させた後、コンタクト用の穴をあけ（図２５（ｆ））、アルミニウムとチタン２２３をスパッタリング法で形成し、パターニングを行う（図２５（ｇ））。このパターニングで周辺回路のＣＭＯＳのソース・ドレインの電極と、圧電素子の駆動スイッチであるスイッチＴＦＴのドレインに接続するデータ線配線、画素電極へのコンタクトが形成される。
【０１４３】
続いて、絶縁膜のメモリセル２２１を形成し、コンタクト用の穴をあけ、画素電極用に、透明電極であるＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）２２２を形成し、パターニングする（図２５（ｈ））。
【０１４４】
このようにして、プレーナ構造のスイッチＴＦＴを作成し、ＴＦＴアレイを形成する。
【０１４５】
周辺回路部は、スイッチＴＦＴと同様のｎチャネルＴＦＴと共に、ｎチャネルＴＦＴとほぼ同様の工程であるが、ボロンのドーピングによって、ｐチャネルとしたＴＦＴとを作り込む。
【０１４６】
図２５（ｈ）において、図の左側から、周辺回路のｎチャネルＴＦＴ、周辺回路のｐチャネルＴＦＴ、スイッチＴＦＴ（ｎチャネルＴＦＴ）、保持容量、画素電極が示されている。
【０１４７】
本実施の形態では、ポリシリコン膜の形成に、エキシマレーザを用いるが、他のレーザ、例えば連続発振するＣＷレーザ等を用いてもよいし、熱処理による固層成長を用いても良い。
【０１４８】
このようにして、図２５に示した工程によりガラス基板２１０にポリシリコンによるＴＦＴ回路７７が形成される。
【０１４９】
（実施の形態Ｂ３）
本実施の形態では、実施の形態Ａ１〜Ａ９に示した半導体装置を光スイッチに適応する。したがって、本実施の形態で実施の形態Ａ１〜Ａ９で示した素子アレイ２、より具体的には素子アレイ２が備える機能素子４６が光スイッチを駆動する。
【０１５０】
光スイッチは、その駆動構成として可動部を有する機械式光スイッチと電気光学効果等を利用した電子式光スイッチとがある。電子式光スイッチの製造コストは、機械式と比べて高くなる傾向があり、一般には機械式光スイッチが広く流通している。機械式光スイッチは、低損出及び低クロストークといった長所があるものの、可動部の応答が機械的な信号のオン・オフによって制御されるために、応答速度は遅くなる短所がある。そこで、本発明を、光スイッチを駆動する装置に適応することで、光スイッチ自身はそのままで、光スイッチを備える装置全体のパフォーマンスを向上することができる。
【０１５１】
以上、本発明をいくつかの実施の形態をもとに説明した。これらの実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【０１５２】
上述の各実施の形態で示した構成は、ハードウエア的には、任意のコンピュータのＣＰＵ、メモリ、その他のＬＳＩで実現でき、ソフトウエア的にはメモリにロードされたプログラムなどによって実現されるが、上述の実施の形態ではそれらの連携によって実現される機能ブロックを描いている。したがって、これらの機能ブロックがハードウエアのみ、ソフトウエアのみ、又はそれらの組合せによっていろいろな形で実現できることは、当業者には理解されるところである。
【０１５３】
【発明の効果】
以上、本発明によれば、低消費電力の半導体装置が実現される。また、別の観点では低コストの高速の半導体装置が実現される。また、更に別の観点では、低消費電力の画像出力装置が実現される。また更に別の観点では、画像出力装置を高性能化した際にコストの上昇を抑えることが出来る。
【図面の簡単な説明】
【図１】実施の形態Ａ１及びＡ２に係る半導体装置の構成を示すブロック図である。
【図２】実施の形態Ａ１及びＡ２に係るメモリの構成を示すブロック図である。
【図３】実施の形態Ａ１及びＡ２に係る走査回路の構成を示すブロック図である。
【図４】実施の形態Ａ１及びＡ２に係るデータドライバの動作を示すタイミングチャートである。
【図５】実施の形態Ａ１及びＡ２に係る走査回路の動作を示すタイミングチャートである。
【図６】実施の形態Ａ１及びＡ２に係る、データ信号供給手段から素子アレイへのデータ信号の転送手順を示すフローチャートである。
【図７】多相化回路の一例を示すブロック図である。
【図８】メモリからデータドライバへの出力がパラレル信号である場合の、メモリの構成を示すブロック図である。
【図９】アナログ信号の一例を示すタイミングチャートである。
【図１０】実施の形態Ａ３及びＡ４に係る半導体装置の構成を示すブロック図である。
【図１１】実施の形態Ａ５及びＡ６に係る半導体装置の構成を示すブロック図である。
【図１２】実施の形態Ａ５及びＡ６に係る素子アレイ及び第２データドライバの構成を示すブロック図である。
【図１３】実施の形態Ａ５及びＡ６に係るセレクタの構成を示すブロック図である。
【図１４】実施の形態Ａ７に係る半導体装置の構成を示すブロック図である。
【図１５】実施の形態Ａ７に係るスイッチ回路の構成を示すブロック図である。
【図１６】実施の形態Ａ８に係る半導体装置の構成を示すブロック図である。
【図１７】実施の形態Ａ９に係る半導体装置の構成を示すブロック図である。
【図１８】実施の形態Ｂ１に係るプリンタ装置の構成を示すブロック図である。
【図１９】実施の形態Ｂ１に係るプリントヘッドの構成を示すブロック図である。
【図２０】実施の形態Ｂ１に係るプリントヘッドのガラス基板上の構成を示すブロック図である。
【図２１】図２０で示すプリントヘッドのＡ−Ａ’断面図である。
【図２２】実施の形態Ｂ２に係る有機ＥＬ表示装置の構成を示すブロック図である。
【図２３】実施の形態Ｂ２に係る有機ＥＬパネルの構成を示すブロック図である。
【図２４】実施の形態Ｂ２に係る有機ＥＬパネルを構成する画素一つの構成を示すブロック図である。
【図２５】実施の形態Ｂ１に係るプリントヘッドの製造工程における、ＴＦＴ回路の製造工程を示す工程図である。
【図２６】従来例で示すインクジェットプリンタの一般的な構成を示すブロック図である。
【図２７】プリンタ装置の重ね打ち動作の一例を示す図である。
【図２８】プリンタ装置の重ね打ち動作の一例を示す図である。
【符号の説明】
１　半導体基板
２　素子アレイ
３　メモリ
４　データドライバ
５　データバスライン
６　データ信号供給手段
８　外部信号処理基板
９　コントローラ
１２　第１データ信号供給手段
１３　第２データ信号供給手段
１４　第１データドライバ
１５　第２データドライバ
２０　スイッチ回路
２１　メモリセルアレイ
２２　メモリセル
３０　メモリ用ドライバ
３１　レベルシフト回路
３２　データ用シフトレジスタ回路
３３　ラッチ回路
３６　クロックジェネレータ
３７　素子アレイシフトレジスタ回路
４１　第１メモリドライバ
４２　第２メモリドライバ
４３　選択回路
４４　セレクタ
４６　機能素子
５０　半導体装置
６０　プリンタ装置
７０　プリントヘッド
７４　吐出手段
７５　圧電素子
１４３　ＤＡＣ回路
２００　有機ＥＬ表示装置
２１０　ガラス基板
【図１】
2004050650.tif 000003
【図２】
2004050650.tif 000004
【図３】
2004050650.tif 000005
【図４】
2004050650.tif 000006
【図５】
2004050650.tif 000007
【図６】
2004050650.tif 000008
【図７】
2004050650.tif 000009
【図８】
2004050650.tif 000010
【図９】
2004050650.tif 000011
【図１０】
2004050650.tif 000012
【図１１】
2004050650.tif 000013
【図１２】
2004050650.tif 000014
【図１３】
2004050650.tif 000015
【図１４】
2004050650.tif 000016
【図１５】
2004050650.tif 000017
【図１６】
2004050650.tif 000018
【図１７】
2004050650.tif 000019
【図１８】
2004050650.tif 000020
【図１９】
2004050650.tif 000021
【図２０】
2004050650.tif 000022
【図２１】
2004050650.tif 000023
【図２２】
2004050650.tif 000024
【図２３】
2004050650.tif 000025
【図２４】
2004050650.tif 000026
【図２５】
2004050650.tif 000027
【図２６】
2004050650.tif 000028
【図２７】
2004050650.tif 000029
【図２８】
2004050650.tif 000030