(57)【要約】【課題】表示装置などに組み込まれる双方向信号伝送回路において、隣接する配線の電位変化によるノイズの飛込みを抑制する。【解決手段】双方向信号伝送回路２３は、外部から入力された信号ＶＳＰを一端から他端に順次伝送する動作を行なうとともに、その動作を外部で確認する為に伝送された信号ＯＵＴを出力する機能を有し、外部から供給される切換信号に応じて信号の伝送方向を両端の間で切り換え可能であり、両端にそれぞれ設けた信号ＶＳＰの入力端子間に介在する配線及び両端にそれぞれ設けた信号ＯＵＴの出力端子間に介在する配線が互いに平行に配されており、出力端子間に介在する配線の少くとも片側終端に配線のインピーダンスを下げる為のバッファ素子２４を設ける。【選択図】      図８
2004178624.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力された信号を一端から他端に順次伝送する動作を行なうとともに、その動作を外部で確認する為に該伝送された信号を出力する機能を有し、
外部から供給される切換信号に応じて信号の伝送方向を両端の間で切り換え可能であり、
両端にそれぞれ設けた該信号の入力端子間に介在する配線及び両端にそれぞれ設けた該信号の出力端子間に介在する配線が互いに平行に配されており、
該出力端子間に介在する配線の少くとも片側終端に該配線のインピーダンスを下げる為のバッファ素子を設けたことを特徴とする双方向信号伝送回路。
【請求項２】
両端に配された各出力端子に接続し伝送方向に対応して選択側となる片方の出力端子側から出力された信号を通過させるゲート素子と、伝送方向に対応して非選択側となるもう片方の出力端子側の電位が浮遊状態とならない様に固定する電位固定手段とを備えたことを特徴とする請求項１記載の双方向信号伝送回路。
【請求項３】
前記電位固定手段は、非選択側となった出力端子側に配されたバッファ素子の出力電位を切換信号に応じて電源電位にプルアップするか接地電位にプルダウンするプルアップ／プルダウン素子からなることを特徴とする請求項２記載の双方向信号伝送回路。
【請求項４】
両側の出力端子から出ている配線が１つに繋がれており、前記バッファ素子が設けられている側に位置する出力端子が切換信号に応じて非選択となるときに、該バッファ素子の出力を該切換信号に連動してハイインピーダンスにするハイインピーダンス状態形成手段を備えることを特徴とする請求項１記載の双方向信号伝送回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像の反転表示機能を有するアクティブマトリクス型表示装置の駆動回路などに適用可能な、双方向信号伝送回路に関する。より詳しくは、双方向信号伝送回路内で生じる飛び込みノイズの低減化技術に関する。
【０００２】
【従来の技術】
多結晶シリコン薄膜トランジスタなどを用いた走査駆動回路内蔵型のアクティブマトリクス表示装置は、液晶表示装置や有機ＥＬ表示装置などで代表される。液晶表示装置の場合、例えばカメラ一体型ＶＴＲや情報携帯端末などで使われているディスプレイに関しては、モニタ部を自在に回転して画像を表示するアプリケーションに対応する為、走査駆動回路に左右反転機能や上下反転機能を備えた、いわゆる双方向走査駆動回路内蔵の表示装置が使われている。又、近年表示装置の大型化に伴い、複数のパネルをつなぎ合わせて大画面を構築するアプローチが知られている。例えば四枚のパネルで一つの大画面を構成し、対角線上に位置するパネルに同一構成のものを用いる場合は、片方を１８０度回転させて配置することになり、表示される画像の走査方向を統一する為、一つ一つの表示装置が双方向走査駆動回路を内蔵する必要がある。この双方向走査駆動回路の主要部を構成するのが双方向信号伝送回路であって、例えば特許文献１〜特許文献７に記載がある。
【０００３】
【特許文献１】特開平７−１３５１３号公報
【特許文献２】特開平７−１４６４６２号公報
【特許文献３】特開平８−５５４９３号公報
【特許文献４】特開平８−７９６６３号公報
【特許文献５】特開平８−１０６７９５号公報
【特許文献６】特開平１１−１７６１８６号公報
【特許文献７】特開平１１−３０５７４２号公報
【０００４】
【発明が解決しようとする課題】
従来の双方向信号伝送回路は、外部から入力された信号を一端から他端に順次伝送する動作を行うとともに、その動作を外部で確認する為に該伝送された信号を出力する機能を有する。双方向信号伝送回路は、外部から供給される切換信号に応じて信号の伝送方向を両端の間で切り換え可能である。その際、双方向信号伝送回路の外部接続端子数を可能な限り少なくするレイアウトが採用されている。具体的には、双方向信号伝送回路の両端にそれぞれ設けた信号の入力端子間に介在する配線及び両端にそれぞれ設けた信号の出力端子間に介在する配線が、互いに平行にレイアウトされている。この様に端子数削減の為、双方向信号伝送回路の両端を結ぶ配線は、寸法が長く高抵抗である。従って、互いに平行な隣接する配線からの急激な電位変化による飛び込みノイズが生じる。このノイズにより、双方向信号伝送回路の誤動作が発生するという課題がある。
【０００５】
【課題を解決するための手段】
上述した従来の技術の課題を解決する為に以下の手段を講じた。即ち、本発明にかかる双方向信号伝送回路は、外部から入力された信号を一端から他端に順次伝送する動作を行なうとともに、その動作を外部で確認する為に該伝送された信号を出力する機能を有し、外部から供給される切換信号に応じて信号の伝送方向を両端の間で切り換え可能であり、両端にそれぞれ設けた該信号の入力端子間に介在する配線及び両端にそれぞれ設けた該信号の出力端子間に介在する配線が互いに平行に配されており、該出力端子間に介在する配線の少くとも片側終端に該配線のインピーダンスを下げる為のバッファ素子を設けたことを特徴とする。
【０００６】
好ましくは、両端に配された各出力端子に接続し伝送方向に対応して選択側となる片方の出力端子側から出力された信号を通過させるゲート素子と、伝送方向に対応して非選択側となるもう片方の出力端子側の電位が浮遊状態とならない様に固定する電位固定手段とを備えている。例えば前記電位固定手段は、非選択側となった出力端子側に配されたバッファ素子の出力電位を切換信号に応じて電源電位にプルアップするか接地電位にプルダウンするプルアップ／プルダウン素子からなる。場合によっては、両側の出力端子から出ている配線が１つに繋がれており、前記バッファ素子が設けられている側に位置する出力端子が切換信号に応じて非選択となるときに、該バッファ素子の出力を該切換信号に連動してハイインピーダンスにするハイインピーダンス状態形成手段を備えている。
【０００７】
本発明によれば、双方向信号伝送回路において、動作確認用の信号を出力する比較的インピーダンスの高い配線に対してバッファを設け、これにより隣接する配線からの飛び込みノイズを低減している。更に、バッファの入力を電源ラインにプルアップ又は接地ラインにプルダウンすることで、配線のフローティング状態を論理的に無くし、双方向信号伝送回路の誤動作を回避している。
【０００８】
【発明の実施の形態】
以下図面を参照して本発明に係る双方向信号伝送回路の実施の形態を詳細に説明する。まず最初に、本発明の背景を明らかにする為、図１を参照して双方向信号伝送回路を内蔵したアクティブマトリクス型表示装置の一般的な構成を簡潔に説明する。このアクティブマトリクス型表示装置は、マトリクス状に配置した画素２と、各画素２にデータ線８を介して必要な駆動電流を供給する為の水平駆動回路３と、垂直方向の書き込みタイミングを走査する為の垂直書込走査駆動回路４と、消去タイミングを走査する為の垂直消去走査駆動回路５とから構成されている。マトリクス状に配された画素２が表示部を構成し、周辺の駆動回路３，４，５が駆動部を構成している。表示装置１は、表示部と駆動部が同一の基板に一体的に集積形成されたパネル構造となっている。水平駆動回路３には水平方向のスタートパルスＨＳＰとクロックパルスＨＣＫが入力されている。垂直書込走査駆動回路４には書込走査用垂直方向のスタートパルスＶＳＰ１とクロックパルスＶＣＫが入力されている。同じく消去走査駆動回路５には、消去走査用垂直方向のスタートパルスＶＳＰ２とクロックパルスＶＣＫが入力される。
【０００９】
図示する様に、書込走査線９が行状に配列され、データ線８が列状に配列されている。各書込走査線９とデータ線８の交差部に画素２が形成されている。又、書込走査線９と平行に、消去走査線１０が形成されている。書込走査線９は垂直書込走査駆動回路４に接続されている。垂直書込走査駆動回路４はシフトレジスタからなる信号伝送回路を含んでおり、垂直クロックＶＣＫに同期して垂直スタートパルスＶＳＰ１を順次転送することにより書込走査線９を一走査サイクル内で順次選択する。
【００１０】
一方、消去走査線１０は垂直消去走査駆動回路５に接続されている。この駆動回路５もシフトレジスタからなる信号伝送回路を含んでおり、ＶＣＫに同期して垂直スタートパルスＶＳＰ２を順次転送することにより、消去走査線１０に制御信号を出力する。データ線８は水平駆動回路３に接続されており、書込走査線９の線順次走査に同期して、各データ線８は輝度情報に対応した電気信号を出力する。例えば、水平駆動回路３はいわゆる線順次駆動を行ない、選択された画素２の行に対して一斉に電気信号を供給する。これにより、画素２の行に輝度情報が書き込まれる。各画素２は書き込まれた輝度情報に応じた強度で発光を開始する。垂直消去走査駆動回路５はＶＳＰ２を受けた後、垂直クロックＶＣＫに同期して消去走査線１０を順次選択し、画素２の発光が走査線単位で停止していく。
【００１１】
図２は画素２の具体的な構成例を示す回路図である。画素２は、有機ＥＬ素子６、電流供給線７、データ線８、書込走査線９、消去走査線１０、書込トランジスタ１１、駆動トランジスタ１２、書込走査トランジスタ１３、消去走査トランジスタ１４、保持容量１５などから構成される。書込走査トランジスタ１３のゲートには、図１に示した垂直書込走査駆動回路によりタイミングが形成される書込走査線９が接続されている。又、消去走査トランジスタ１４のゲートには、図１に示した垂直消去走査駆動回路５によりタイミングが形成される消去走査線１０が接続されている。
【００１２】
前述した様に、本表示装置は、書込走査線９を順次選択する書込走査線駆動回路４と、消去走査線１０を順次選択する消去走査駆動回路５と、輝度情報に応じた電流レベルを有する信号電流を生成して逐次データ線８に供給する水平駆動回路３と、各走査線９，１０及び各データ線８の交差部に配されているとともに、駆動電流の供給を受けて発光する電流駆動型のＥＬ素子６を含む複数の画素２とで構成されている。ここで図２に示した画素２は、書込走査線９が選択された時データ線８から信号電流を取り込む受入部と、取り込んだ信号電流の電流レベルを一旦電圧レベルに変換して保持する変換部と、保持された電圧レベルに応じた電流レベルを有する駆動電流をＥＬ素子６に流す駆動部とからなる。具体的には、受入部は書込走査トランジスタ１３からなる。変換部は、ゲート、ソース、ドレイン及びチャネルを備えた書込トランジスタ１１と、そのゲートに接続した保持容量１５とを含んでいる。書込トランジスタ１１は、受入部によって取り込まれた信号電流をチャネルに流して変換された電圧レベルをゲートに発生させ、保持容量１５はゲートに生じた電圧レベルを保持する。更に変換部は、書込トランジスタ１１のゲートと保持容量１５との間に挿入された消去走査トランジスタ１４を含んでいる。このトランジスタ１４は、信号電流の電流レベルを電圧レベルに変換する時には導通し、ソースを基準とする電圧レベルをトランジスタ１１のゲートに生ぜしめる。更にこのトランジスタ１４は、電圧レベルを保持容量１５に保持する時に遮断され、書込トランジスタ１１のゲートと保持容量１５を切り離す。加えて、この消去走査トランジスタ１４は、消去走査時に導通して、保持容量１５に保持された電圧レベルを消去し、ＥＬ素子６を消灯する。更に前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えた駆動トランジスタ１２を含んでいる。駆動トランジスタ１２は、保持容量１５に保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有する駆動電流をチャネルを介してＥＬ素子６に流す。書込トランジスタ１１のゲートと駆動トランジスタ１２のゲートはスイッチング用のトランジスタ１４を介して互いに接続されており、カレントミラー回路を構成する。これにより、信号電流の電流レベルと駆動電流の電流レベルとが比例関係となる様にしてある。駆動トランジスタ１２は飽和領域で動作し、そのゲートに印加された電圧レベルと閾電圧との差に応じた駆動電流をＥＬ素子６に流す。
【００１３】
図３は、図１及び図２に示した表示装置の動作説明に供するタイミングチャートである。垂直走査駆動回路に入力されるＶＳＰ１とＶＳＰ２はＶＣＫにより順次シフトされ、ある画素に繋がる書込走査線ＳＣ１Ｚと消去走査線ＳＣ２Ｚが図のようなタイミングで示される。ＳＣ１ＺとＳＣ２Ｚが同時にＨ（ハイレベル）になると画素回路の書込走査トランジスタと消去走査トランジスタが同時にオンし、この書込み期間１６内で書込トランジスタと駆動トランジスタの２つのカレントミラー比で決まるＥＬ駆動電流量が書き込み電流量により制御される。ＥＬ駆動電流量は駆動トランジスタのゲートとソースの電位差により決定される。書込み期間１６内で書込み電流が落ち着いたところで所望の輝度でＥＬ素子の発光が開始される。書込みが完了するとＳＣ１ＺとＳＣ２Ｚはほぼ同時にＬ（ローレベル）になり、書込走査トランジスタと消去走査トランジスタがオフすることにより、駆動トランジスタのゲート・ソース間電位が保持容量により保持され、所望の輝度でＥＬ素子の発光が維持される。図３のタイミングＡでＳＣ２Ｚが再びＨ（ハイレベル）となり、再び消去走査トランジスタがオンすることにより保持容量により保持されていた電位が消去走査トランジスタと書込トランジスタを介して電流供給線の電位付近まで上昇し、駆動トランジスタのゲート・ソース間電位が閾値電圧Ｖｔｈ以下となり、ＥＬ素子の発光は停止する。ＥＬ素子の発光期間は図３の点灯時間１７となり、タイミングＡを調整することにより、ＥＬのデューティ駆動が可能となり、Ｒ、Ｇ、ＢバランスやＥＬ素子の電気的特性の設計自由度を増すことができる。
【００１４】
ＣＲＴにおいては、表示画像はμｓｅｃオーダで輝度が減衰するのに対し、アクティブマトリクス型の表示装置では一フレームの間画像を表示し続ける保持型の表示原理となっている。この為、動画表示を行なう場合、動画の輪郭に沿った画素はフレームの切り換わる直前まで画像を表示しており、これが人間の目の残像効果と相まって、次のフレームでもそこに像が表示されているかの如く感知する。これが、アクティブマトリクス型表示装置における動画表示の画質がＣＲＴに比較し低くなる根本原因である。この対策として、上述したデューティ駆動方法が効果的であり、画素を強制的に消灯して人間の目で感ずる残像を断ち切る技術を導入することで、動画質の改善を図ることができる。具体的には、アクティブマトリクス型の表示装置において、一フレームの前半で画像を表示する一方、一フレームの後半はあたかもＣＲＴ輝度が減衰するかの如くに、画像を消灯する方法を採用できる。動画質改善の為には、フレーム当り、点灯と消灯のデューティを例えば５０％程度に設定する。更に高い動画質改善の為には、フレーム当り、点灯と消灯のデューティを２５％以下に設定するとよい。
【００１５】
次に、図１〜図３を用いて説明したアクティブマトリクス型の表示装置で、画像の反転表示を行なう為には、双方向信号伝送回路が必要であり、その一般的な構成を図４に示す。例えば、左右反転表示を行なう場合には、図１に示した水平駆動回路３に双方向信号伝送回路を使う。又上下反転表示を行なう場合には、図１に示した垂直走査駆動回路４，５にそれぞれ双方向信号伝送回路を使えばよい。
【００１６】
図４に示した双方向信号伝送回路１９は、複数のシフトレジスタ（ＳＲ）と複数の正転路ゲート素子Ｌと複数の反転路ゲート素子Ｒとからなる。双方向信号伝送回路１９には、例えば垂直方向のスタートパルスＶＳＰが両側から入力される。又、走査回路の動作確認を行なう為の検出信号ＯＵＴが両端から出力されている。一般にパネルへの入出力端子は極力少なくする為、ＶＳＰの信号配線とＯＵＴの信号配線はそれぞれ双方向信号伝送回路１９の片側に接続されている。
【００１７】
双方向信号伝送回路１９は、一対の入力端子ＩＮ及び出力端子ＯＴを各々備えた複数のシフトレジスタＳＲから構成されており、入出力端子間を順次接続した多段構造を有する。尚、本例では理解を容易にする為シフトレジスタＳＲは第１段から第５段まで５個の多段接続となっている。実際の応用を図る場合にはこの段数に特に制限はない。互いに隣り合う前後シフトレジスタＳＲの前段側出力端子と後段側入力端子間の接続路には逆路ゲート素子Ｒが介在しており、後段側出力端子と前段側入力端子間の接続路には順路ゲート素子Ｌが介在している。例えば、図示の多段接続において、前段側を第１ＳＲとし後段側を第２ＳＲとすると、第１ＳＲの出力端子ＯＴと第２ＳＲの入力端子ＩＮの接続路には逆路ゲート素子Ｒが介在している。又第２ＳＲの出力端子ＯＴと第１ＳＲの入力端子ＩＮ間の接続路には順路ゲート素子Ｌが介在している。これら逆路ゲート素子Ｒ及び順路ゲート素子Ｌを択一的に開閉制御することにより、前段側から後段側への逆方向信号転送（図では左側から右側への信号転送）と後段側から前段側への順方向信号転送（図では右側から左側への信号転送）を切換選択可能とする。
【００１８】
図５は、図４に示した双方向信号伝送回路の具体的な構成例を示す回路図である。図示を簡略化する為第１ＳＲ及び第２ＳＲとそれに付属する逆路ゲート素子Ｒ及び順路ゲート素子Ｌのみを示している。第１ＳＲ、第２ＳＲ共にＤ型フリップフロップから構成されており、クロック制御型の信号伝送ブロックである。Ｄ型フリップフロップは第１及び第２のクロックトインバータと第３のインバータからなり、互いに逆相のクロック信号ＣＫ１，ＣＫ２に応じて動作し、入力端子ＩＮから入力された信号をクロック信号の半周期分だけ遅延して出力端子ＯＴに出力する。逆路ゲート素子ＲはＣＭＯＳタイプのトランスミッションゲート素子からなり、順路ゲート素子Ｌも同じくトランスミッションゲート素子である。これらの逆路ゲート素子Ｒ及び順路ゲート素子Ｌは方向制御回路２０から供給される互いに逆相の制御信号ＣＴＲ，ＣＴＬにより制御されている。一方の制御信号ＣＴＲがハイレベルで他方の制御信号ＣＴＬがローレベルの時、逆路ゲート素子Ｒが開かれ、順路ゲート素子Ｌが閉じられる。従って、この時にはスタート信号ＶＳＰは最初の逆路ゲート素子Ｒを通過した後第１ＳＲの入力端子ＩＮに供給される。ここで、クロック信号の半周期分だけ遅延処理を施された後出力端子ＯＴから次の逆路ゲート素子Ｒを介して第２ＳＲの入力端子ＩＮに転送される。この様にして、スタートパルスＶＳＰは順次逆方向に向かって転送されていく。一方、制御信号ＣＴＲがローレベルで制御信号ＣＴＬがハイレベルに切り換わった時、逆路ゲート素子Ｒが閉じ順路ゲート素子Ｌが開く。この場合には順方向から転送されてきた信号が第２ＳＲの入力端子ＩＮに供給され所定の遅延処理を施された後、出力端子ＯＴから順路ゲート素子Ｌを介して第１ＳＲの入力端子ＩＮに転送される。再び所定の遅延処理を施された後出力端子ＯＴから出力された転送信号は次の順路ゲート素子Ｌに至る。
【００１９】
図６は、図１に示した表示装置において垂直書込走査駆動回路４として第一の双方向信号伝送回路２１を用い、垂直消去走査駆動回路５として第２の双方向信号伝送回路２２を用いた構成を表わしている。第１から第５のＳＲはシフトレジスタを示し、具体的にはＤ型フリップフロップで構成される。破線で示す書込用双方向信号伝送回路２１の両側にスタートパルスＶＳＰ１が入力され、検出信号ＯＵＴ１が両側から出力される。また破線に示す消去用双方向信号伝送回路２２の両側にスタートパルスＶＳＰ２が入力され、検出信号ＯＵＴ２が両側から出力される。ＶＳＰ１、ＯＵＴ１、ＶＳＰ２、ＯＵＴ２等双方向信号伝送回路の両端を結ぶ信号線をそれぞれｖｓｐ１、ｏｕｔ１、ｖｓｐ２、ｏｕｔ２で示すと、これらの信号線はできるだけ配線のクロスを避けるようにすると図に示すような配置になり、ｖｓｐ１にはｏｕｔ１とｏｕｔ２が隣接し、ｏｕｔ２にはｖｓｐ１とｖｓｐ２が隣接する。
【００２０】
図７は図６に示されるＶ双方向走査駆動回路の動作を示すタイミングチャート図である。書込用双方向信号伝送回路に入力されるｖｓｐ１と消去用双方向信号伝送回路に入力されるｖｓｐ２はＶＣＫにより順次シフトされ、それぞれＶＣＫの立ち上がりまたは立ち下がりのタイミングでｏｕｔ１、ｏｕｔ２として出力される。ｖｓｐ１、ｖｓｐ２、ｏｕｔ１、ｏｕｔ２は信号伝送回路の両端を結ぶため、配線が長く高抵抗であり、隣接する配線からの急激な電圧変化による飛込みが生じる。そのため図に示すようにそれぞれ隣接する配線の電圧変化が起きるタイミングでひげが発生する。図のＢのタイミングではｖｓｐ１とｖｓｐ２が同時に立ち下がり、ｖｓｐ１とｖｓｐ２の両方に隣接するｏｕｔ２は飛び込みが２倍になりＢのタイミングで大きなひげが発生する。同様にＣのタイミングではｏｕｔ１とｏｕｔ２が同時に立ち下がり、ｏｕｔ１とｏｕｔ２の両方に隣接するｖｓｐ１は飛び込みが２倍になりＣのタイミングで大きなひげが発生する。これらのひげが信号線の次段のゲートの閾値を越えて反転しひげが大きくなり、双方向信号伝送回路の誤動作を起したり、表示画素の書込走査トランジスタや消去走査トランジスタのゲート線に悪影響を与え、横筋を発生させる。
【００２１】
以上のような課題を解決するために本発明の双方向信号伝送回路は、方向切換信号により方向を切り換える。前記伝送回路の両側終端から回路の動作確認を行うための動作確認用端子を持つ。前記伝送回路の少なくとも一つの終端直後に配線のインピーダンスを下げるためのバッファ素子が設けられている。以下、本発明に係る伝送回路の実施形態を、図面に基づいて詳細に説明する。
【００２２】
図８は、本発明に係る双方向信号伝送回路の構成を示すブロック図である。第１から第５のＳＲはシフトレジスタを示し、具体的には図５に示すようなＤ型フリップフロップで構成される。破線に示す双方向信号伝送回路２３に対して、片側からスタートパルスＶＳＰが入力され、２つのインバータを介してｖｓｐとして双方向信号伝送回路２３の両側から入力される。また、確認用信号が双方向信号伝送回路の終端から出力され片側からＯＵＴ信号として出力される。ここで双方向信号伝送回路のＯＵＴ出力に遠い側の終端に、図に示すようにバッファ素子２４が設けられている。双方向信号伝送回路の終端から出力される確認用信号は、ＯＵＴ出力に近い側をｏｕｔｌとし、ＯＵＴ出力に遠い側をバッファ素子２４を介してｏｕｔｒとする。これらのｏｕｔｌとｏｕｔｒは図に示すゲート素子２５に入力され、ゲート素子２５の出力がＯＵＴ信号として出力される。バッファ素子２４を設けることによりｏｕｔｒはローインピーダンスとなり、隣接するｖｓｐ信号からの飛び込みの影響を受けにくい。
【００２３】
図９は、本発明に係る双方向信号伝送回路の第１の実施例を示す回路図であって、図８のブロック図の破線部分Ａの具体的な回路図を示したものである。双方向信号伝送回路の終端に図に示すように反転素子２６が設けられており、方向制御回路２７から出力されるｄｗｎとｘｄｗｎ信号により反転素子のオンとオフが制御される。反転素子２６ｄの出力とｏｕｔｒの間に図に示すようにバッファ素子２８が設けられ、これらのバッファ素子は絶縁ゲート型電界効果トランジスタより構成される。具体的には図に示すように、ＰＭＯＳトランジスタとＮＭＯＳトランジスタで構成されるインバータを２つ直列に接続して構成される。バッファ素子２８の出力をｏｕｔｒとし、一方双方向信号伝送回路の逆側の終端に設けられた反転素子２６ｃの出力をｏｕｔｌとする。ｏｕｔｒとｏｕｔｌは図に示すゲート素子３０に入力される。ゲート素子３０は、具体的には図に示すように２入力のＮＡＮＤ回路３０ａとインバータ３０ｂで構成される。ゲート素子３０の出力はＯＵＴ信号として出力される。反転素子２６ｄの出力とバッファ素子２８の入力の間に図に示すようにプルアップ素子２９ａを設ける。プルアップ素子２９ａは具体的にはＰＭＯＳトランジスタで構成し、ＰＭＯＳトランジスタのソースをｖｄｄに接続し、ドレインをバッファ素子２８の入力に接続し、ゲートを方向制御回路２７から出力されるｘｄｗｎ信号に接続する。一方反転素子２６ｃから出力されるｏｕｔｌとゲート素子３０の間に図に示すようにプルアップ素子２９ｂを設ける。プルアップ素子２９ｂは具体的にはＰＭＯＳトランジスタで構成し、ＰＭＯＳトランジスタのソースをｖｄｄに接続し、ドレインをｏｕｔｌに接続し、ゲートを方向制御回路２７から出力されるｄｗｎ信号に接続する。今、双方向の方向を矢印のように正転と反転とする。正転方向ではｄｗｎ信号がハイレベル、ｘｄｗｎ信号がローレベルとなり、反転素子２６ｂ、２６ｃがオン状態となり、２６ａ、２６ｄがオフ状態となる。双方向信号伝送回路のスタートパルスＶＳＰは２つのインバータを介してバッファリングされ反転素子２６ａがオフ状態であるから、反転素子２６ｂを通過し、複数段のシフトレジスタを通過して反転素子２６ｃを通過し動作確認用信号ｏｕｔｌとしてゲート素子３０に入力される。ｏｕｔｌに接続されているプルアップ素子２９ｂはゲートに繋がっているｄｗｎ信号がハイレベルであるため、オフ状態となる。また、反転素子２６ｄはオフ状態でプルアップ素子２９ａのゲートに繋がるｘｄｗｎ信号がローレベルであることからプルアップ素子２９ａはオン状態となり、バッファ素子２８の入力はハイレベルに固定される。したがってバッファ素子２８の出力ｏｕｔｒがハイレベルとなり、ｏｕｔｒが入力されるゲート素子３０はｏｕｔｌ信号の情報が出力ＯＵＴに反映される。一方反転方向ではｄｗｎ信号がローレベル、ｘｄｗｎ信号がハイレベルとなり、反転素子２６ａ、２６ｄがオン状態となり、２６ｂ、２６ｃがオフ状態となる。双方向信号伝送回路のスタートパルスＶＳＰは２つのインバータを介してバッファリングされ反転素子２６ｂがオフ状態であるから、反転素子２６ａを通過し、複数段のシフトレジスタを通過して反転素子２６ｄを通過し動作確認用信号ｏｕｔｒとしてゲート素子３０に入力される。バッファ素子２８の入力信号に接続されているプルアップ素子２９ａはゲートに繋がっているｘｄｗｎ信号がハイレベルであるため、オフ状態となる。また、反転素子２６ｃはオフ状態でプルアップ素子２９ｂのゲートに繋がるｄｗｎ信号がローレベルであることからプルアップ素子２９ｂはオン状態となり、ｏｕｔｌがハイレベルとなり、ゲート素子３０はｏｕｔｒ信号の情報が出力ＯＵＴに反映される。反転方向では、バッファ素子２８を設けることによりｏｕｔｒはローインピーダンスとなり、隣接するｖｓｐ信号からの飛び込みの影響を受けにくい。
【００２４】
図１０は、本発明に係る双方向信号伝送回路の第２の実施例を示す回路図であって、図８のブロック図の破線部分Ａの具体的な回路図を示したものである。双方向信号伝送回路の終端に図に示すように反転素子２６が設けられており、方向制御回路２７から出力されるｄｗｎとｘｄｗｎ信号により反転素子のオンとオフが制御される。反転素子２６ｄの出力とｏｕｔｒの間に図に示すようにバッファ素子２８が設けられ、これらのバッファ素子は絶縁ゲート型電界効果トランジスタより構成される。具体的には図に示すように、ＰＭＯＳトランジスタとＮＭＯＳトランジスタで構成されるインバータを２つ直列に接続して構成される。バッファ素子２８の出力をｏｕｔｒとし、一方双方向信号伝送回路の逆側の終端に設けられた反転素子２６ｃの出力をｏｕｔｌとする。ｏｕｔｒとｏｕｔｌは図に示すゲート素子３２に入力される。ゲート素子３２は、具体的には図に示すように２入力のＮＯＲ回路３２ａとインバータ３２ｂで構成される。ゲート素子３２の出力はＯＵＴ信号として出力される。反転素子２６ｄの出力とバッファ素子２８の入力の間に図に示すようにプルダウン素子３１ａを設ける。プルダウン素子３１ａは具体的にはＮＭＯＳトランジスタで構成し、ＮＭＯＳトランジスタのソースをｖｓｓに接続し、ドレインをバッファ素子２８の入力に接続し、ゲートを方向制御回路２７から出力されるｄｗｎ信号に接続する。一方反転素子２６ｃから出力されるｏｕｔｌとゲート素子３２の間に図に示すようにプルダウン素子３１ｂを設ける。プルダウン素子３１ｂは具体的にはＮＭＯＳトランジスタで構成し、ＮＭＯＳトランジスタのソースをｖｓｓに接続し、ドレインをｏｕｔｌに接続し、ゲートを方向制御回路２７から出力されるｘｄｗｎ信号に接続する。今、双方向の方向を矢印のように正転と反転とする。正転方向ではｄｗｎ信号がハイレベル、ｘｄｗｎ信号がローレベルとなり、反転素子２６ｂ、２６ｃがオン状態となり、２６ａ、２６ｄがオフ状態となる。双方向信号伝送回路のスタートパルスＶＳＰは２つのインバータを介してバッファリングされ反転素子２６ａがオフ状態であるから、反転素子２６ｂを通過し、複数段のシフトレジスタを通過して反転素子２６ｃを通過し動作確認用信号ｏｕｔｌとしてゲート素子３２に入力される。ｏｕｔｌに接続されているプルダウン素子３１ｂはゲートに繋がっているｘｄｗｎ信号がローレベルであるため、オフ状態となる。また、反転素子２６ｄはオフ状態でプルダウン素子３１ａのゲートに繋がるｄｗｎ信号がハイレベルであることからプルダウン素子３１ａはオン状態となり、バッファ素子２８の入力はローレベルに固定される。したがってバッファ素子２８の出力ｏｕｔｒがローレベルとなり、ｏｕｔｒが入力されるゲート素子３２はｏｕｔｌ信号の情報が出力ＯＵＴに反映される。一方反転方向ではｄｗｎ信号がローレベル、ｘｄｗｎ信号がハイレベルとなり、反転素子２６ａ、２６ｄがオン状態となり、２６ｂ、２６ｃがオフ状態となる。双方向信号伝送回路のスタートパルスＶＳＰは２つのインバータを介してバッファリングされ反転素子２６ｂがオフ状態であるから、反転素子２６ａを通過し、複数段のシフトレジスタを通過して反転素子２６ｄを通過し動作確認用信号ｏｕｔｒとしてゲート素子３２に入力される。バッファ素子２８の入力信号に接続されているプルダウン素子３１ａはゲートに繋がっているｄｗｎ信号がローレベルであるため、オフ状態となる。また、反転素子２６ｃはオフ状態でプルダウン素子３１ｂのゲートに繋がるｘｄｗｎ信号がハイレベルであることからプルダウン素子３１ｂはオン状態となり、ｏｕｔｌがローレベルとなり、ゲート素子３２はｏｕｔｒ信号の情報が出力ＯＵＴに反映される。反転方向では、バッファ素子２８を設けることによりｏｕｔｒはローインピーダンスとなり、隣接するｖｓｐ信号からの飛び込みの影響を受けにくい。
【００２５】
図１１は、本発明に係る双方向信号伝送回路の第３の実施例を示す回路図であって、図８のブロック図の破線部分Ａの具体的な回路図を示したものである。双方向信号伝送回路の終端に図に示すように反転素子２６が設けられており、方向制御回路２７から出力されるｄｗｎとｘｄｗｎ信号により反転素子のオンとオフが制御される。反転素子２６ｄの出力とｏｕｔｒの間に図に示すようにバッファ素子２８が設けられ、これらのバッファ素子は絶縁ゲート型電界効果トランジスタより構成される。具体的には図に示すように、ＰＭＯＳトランジスタとＮＭＯＳトランジスタで構成されるインバータを２つ直列に接続して構成される。バッファ素子２８の出力をｏｕｔｒとし、一方双方向信号伝送回路の逆側の終端に設けられた反転素子２６ｃの出力をｏｕｔｌとする。ｏｕｔｒとｏｕｔｌは図に示すゲート素子３４に入力される。ゲート素子３４は、具体的には図に示すように２入力のＮＡＮＤ回路３４ａとインバータ３４ｂで構成される。ゲート素子３４の出力はＯＵＴ信号として出力される。バッファ素子２８を構成するＮＭＯＳトランジスタのソースを方向制御回路から出力されるｄｗｎ信号に繋げる。一方反転素子２６ｃから出力されるｏｕｔｌとゲート素子３４の間に図に示すようにプルアップ素子３３を設ける。プルアップ素子３３は具体的にはＰＭＯＳトランジスタで構成し、ＰＭＯＳトランジスタのソースをｖｄｄに接続し、ドレインをｏｕｔｌに接続し、ゲートを方向制御回路２７から出力されるｄｗｎ信号に接続する。今、双方向の方向を矢印のように正転と反転とする。正転方向ではｄｗｎ信号がハイレベル、ｘｄｗｎ信号がローレベルとなり、反転素子２６ｂ、２６ｃがオン状態となり、２６ａ、２６ｄがオフ状態となる。双方向信号伝送回路のスタートパルスＶＳＰは２つのインバータを介してバッファリングされ反転素子２６ａがオフ状態であるから、反転素子２６ｂを通過し、複数段のシフトレジスタを通過して反転素子２６ｃを通過し動作確認用信号ｏｕｔｌとしてゲート素子３４に入力される。ｏｕｔｌに接続されているプルアップ素子３３はゲートに繋がっているｄｗｎ信号がハイレベルであるため、オフ状態となる。また、反転素子２６ｄはオフ状態でバッファ素子２８を構成するＮＭＯＳトランジスタのソースに繋がるｄｗｎ信号がハイレベルとなるため、バッファ素子２８の出力ｏｕｔｒがハイレベルとなり、ｏｕｔｒが入力されるゲート素子３４はｏｕｔｌ信号の情報が出力ＯＵＴに反映される。一方反転方向ではｄｗｎ信号がローレベル、ｘｄｗｎ信号がハイレベルとなり、反転素子２６ａ、２６ｄがオン状態となり、２６ｂ、２６ｃがオフ状態となる。双方向信号伝送回路のスタートパルスＶＳＰは２つのインバータを介してバッファリングされ反転素子２６ｂがオフ状態であるから、反転素子２６ａを通過し、複数段のシフトレジスタを通過して反転素子２６ｄを通過し動作確認用信号ｏｕｔｒとしてゲート素子３４に入力される。反転素子２６ｃはオフ状態でプルアップ素子３３のゲートに繋がるｄｗｎ信号がローレベルであることからプルアップ素子３３はオン状態となり、ｏｕｔｌがハイレベルとなり、ゲート素子３４はｏｕｔｒ信号の情報が出力ＯＵＴに反映される。反転方向では、バッファ素子２８を設けることによりｏｕｔｒはローインピーダンスとなり、隣接するｖｓｐ信号からの飛び込みの影響を受けにくい。
【００２６】
図１２は、本発明に係る双方向信号伝送回路の第４の実施例を示す回路図であって、図８のブロック図の破線部分Ａの具体的な回路図を示したものである。双方向信号伝送回路の終端に図に示すように反転素子２６が設けられており、方向制御回路２７から出力されるｄｗｎとｘｄｗｎ信号により反転素子のオンとオフが制御される。反転素子２６ｄの出力とｏｕｔｒの間に図に示すようにバッファ素子２８が設けられ、これらのバッファ素子は絶縁ゲート型電界効果トランジスタより構成される。具体的には図に示すように、ＰＭＯＳトランジスタとＮＭＯＳトランジスタで構成されるインバータを２つ直列に接続して構成される。バッファ素子２８の出力をｏｕｔｒとし、一方双方向信号伝送回路の逆側の終端に設けられた反転素子２６ｃの出力をｏｕｔｌとする。ｏｕｔｒとｏｕｔｌは図に示すゲート素子３６に入力される。ゲート素子３６は、具体的には図に示すように２入力のＮＯＲ回路３６ａとインバータ３６ｂで構成される。ゲート素子３６の出力はＯＵＴ信号として出力される。バッファ素子２８を構成するＰＭＯＳトランジスタのソースを方向制御回路から出力されるｘｄｗｎ信号に繋げる。一方反転素子２６ｃから出力されるｏｕｔｌとゲート素子３６の間に図に示すようにプルダウン素子３５を設ける。プルダウン素子３５は具体的にはＮＭＯＳトランジスタで構成し、ＮＭＯＳトランジスタのソースをｖｓｓに接続し、ドレインをｏｕｔｌに接続し、ゲートを方向制御回路２７から出力されるｘｄｗｎ信号に接続する。今、双方向の方向を矢印のように正転と反転とする。正転方向ではｄｗｎ信号がハイレベル、ｘｄｗｎ信号がローレベルとなり、反転素子２６ｂ、２６ｃがオン状態となり、２６ａ、２６ｄがオフ状態となる。双方向信号伝送回路のスタートパルスＶＳＰは２つのインバータを介してバッファリングされ反転素子２６ａがオフ状態であるから、反転素子２６ｂを通過し、複数段のシフトレジスタを通過して反転素子２６ｃを通過し動作確認用信号ｏｕｔｌとしてゲート素子３６に入力される。ｏｕｔｌに接続されているプルダウン素子３５はゲートに繋がっているｘｄｗｎ信号がローレベルであるため、オフ状態となる。また、反転素子２６ｄはオフ状態でバッファ素子２８を構成するＰＭＯＳトランジスタのソースに繋がるｘｄｗｎ信号がローレベルとなるため、バッファ素子２８の出力ｏｕｔｒがローレベルとなり、ｏｕｔｒが入力されるゲート素子３６はｏｕｔｌ信号の情報が出力ＯＵＴに反映される。一方反転方向ではｄｗｎ信号がローレベル、ｘｄｗｎ信号がハイレベルとなり、反転素子２６ａ、２６ｄがオン状態となり、２６ｂ、２６ｃがオフ状態となる。双方向信号伝送回路のスタートパルスＶＳＰは２つのインバータを介してバッファリングされ反転素子２６ｂがオフ状態であるから、反転素子２６ａを通過し、複数段のシフトレジスタを通過して反転素子２６ｄを通過し動作確認用信号ｏｕｔｒとしてゲート素子３６に入力される。反転素子２６ｃはオフ状態でプルダウン素子３５のゲートに繋がるｘｄｗｎ信号がハイレベルであることからプルダウン素子３５はオン状態となり、ｏｕｔｌがローレベルとなり、ゲート素子３６はｏｕｔｒ信号の情報が出力ＯＵＴに反映される。反転方向では、バッファ素子２８を設けることによりｏｕｔｒはローインピーダンスとなり、隣接するｖｓｐ信号からの飛び込みの影響を受けにくい。
【００２７】
この様に本発明では、両端に配された各出力端子に接続し伝送方向に対応して選択側となる片方の出力端子側から出力された信号を通過させるゲート素子と、伝送方向に対応して非選択側となるもう片方の出力端子側の電位が浮遊状態とならない様に固定する電位固定手段とを備えている。例えば前記電位固定手段は、非選択側となった出力端子側に配されたバッファ素子の出力電位を切換信号に応じて電源電位にプルアップするか接地電位にプルダウンするプルアップ／プルダウン素子からなる。本発明によれば、双方向信号伝送回路において、動作確認用の信号を出力する比較的インピーダンスの高い配線に対してバッファを設け、これにより隣接する配線からの飛び込みノイズを低減している。更に、バッファの入力を電源ラインにプルアップ又は接地ラインにプルダウンすることで、配線のフローティング状態を論理的に無くし、双方向信号伝送回路の誤動作を回避している。
【００２８】
図１３は、本発明に係る双方向信号伝送回路の第５の実施例を示すブロック図である。第１から第５のＳＲはシフトレジスタを示し、具体的には図５に示すようなＤ型フリップフロップで構成される。破線に示す双方向信号伝送回路２３に対して、片側からスタートパルスＶＳＰが入力され、２つのインバータを介してｖｓｐとして双方向信号伝送回路２３の両側から入力される。また、確認用信号が双方向信号伝送回路の終端から出力され片側からＯＵＴ信号として出力される。ここで双方向信号伝送回路のＯＵＴ出力に遠い側の終端に、図に示すようにバッファ素子２４が設けられている。バッファ素子は具体的にＰＭＯＳトランジスタとＮＭＯＳトランジスタで構成されるインバータを２つ直列に接続して構成される。  双方向信号伝送回路の終端から出力される確認用信号は、ＯＵＴ出力に近い側をｏｕｔｌとし、ＯＵＴ出力に遠い側をバッファ素子２４を介してｏｕｔｒとする。ｏｕｔｒの方には図に示すようにＯＵＴ出力に近い側に反転路ゲート素子３７を設ける。このｏｕｔｒは反転路ゲート素子３７を介してｏｕｔｌと繋がりＯＵＴ信号として出力される。双方向の方向を矢印のように正転と反転とすると、反転時にはバッファ素子２４を設けることによりｏｕｔｒはローインピーダンスとなり、隣接するｖｓｐ信号からの飛び込みの影響を受けにくい。また、正転時には反転路ゲート素子３７によりｏｕｔｒから反転路ゲート素子の出力はハイインピーダンスとなり、ｏｕｔｌの信号がＯＵＴ出力として取り出される。この様に本例では、両側の出力端子から出ている配線が１つに繋がれており、バッファ素子が設けられている側に位置する出力端子が切換信号に応じて非選択となるときに、該バッファ素子の出力を該切換信号に連動してハイインピーダンスにするハイインピーダンス状態形成手段を備えている。
【００２９】
図１４は、本発明に係る双方向信号伝送回路の第６の実施例を示す回路図である。双方向信号伝送回路の終端に図に示すように反転素子２６が設けられており、方向制御回路２７から出力されるｄｗｎとｘｄｗｎ信号により反転素子のオンとオフが制御される。反転素子２６ｄの出力とｏｕｔｒの間に図に示すようにバッファ回路３８が設けられ、これに含まれる各回路素子は絶縁ゲート型電界効果トランジスタより構成される。具体的には図に示すように、ＰＭＯＳトランジスタとＮＭＯＳトランジスタで構成されるインバータと２つのトランジスタのそれぞれのゲートにこれらのトランジスタを駆動するためのインバータを設けて構成される。バッファ回路３８の出力をｏｕｔｒとし、一方双方向信号伝送回路の逆側の終端に設けられた反転素子２６ｃの出力をｏｕｔｌとする。ｏｕｔｒとｏｕｔｌは図に示すように直接繋がっており２つのインバータを介してＯＵＴ信号として出力される。バッファ回路３８と反転素子２６ｄから出力される信号の間にハイインピーダンス状態形成回路３９を挿入する。この回路は具体的には図に示すように１つのＮＡＮＤ回路と１つのＮＯＲ回路と２つのインバータで構成される。またＮＡＮＤ回路とＮＯＲ回路の一方の入力はｄｗｎ信号と繋がっており、もう一方の入力は反転素子２６ｄの出力信号が繋がっている。今、双方向の方向を矢印のように正転と反転とする。正転方向ではｄｗｎ信号がハイレベル、ｘｄｗｎ信号がローレベルとなり、反転素子２６ｂ、２６ｃがオン状態となり、２６ａ、２６ｄがオフ状態となる。双方向信号伝送回路のスタートパルスＶＳＰは２つのインバータを介してバッファリングされ反転素子２６ａがオフ状態であるから、反転素子２６ｂを通過し、複数段のシフトレジスタを通過して反転素子２６ｃを通過し動作確認用信号ｏｕｔｌとして２つのインバータに入力される。ｏｕｔｌに接続されているバッファ回路３８は前段のハイインピーダンス状態形成回路３９のＮＡＮＤ回路とＮＯＲ回路に入力されるｄｗｎ信号により、バッファ回路３８の後段インバータを形成する２つのトランジスタが両方ともオフ状態となり出力がハイインピーダンスとなる。よって、ｏｕｔｒ信号がハイインピーダンスとなるため、ｏｕｔｌの信号がそのまま２つのインバータによりバッファリングされてＯＵＴ信号に反映される。一方反転方向ではｄｗｎ信号がローレベル、ｘｄｗｎ信号がハイレベルとなり、反転素子２６ａ、２６ｄがオン状態となり、２６ｂ、２６ｃがオフ状態となる。双方向信号伝送回路のスタートパルスＶＳＰは２つのインバータを介してバッファリングされ反転素子２６ｂがオフ状態であるから、反転素子２６ａを通過し、複数段のシフトレジスタを通過して反転素子２６ｄを通過する。ハイインピーダンス状態形成回路３９のＮＡＮＤ回路とＮＯＲ回路の入力であるｄｗｎ信号がローレベルであるため反転素子２６ｄの出力がそのままＮＡＮＤ回路とＮＯＲ回路に反映され、後段のバッファ回路３８によりローインピーダンスとなりｏｕｔｌと繋がる。また反転素子２６ｃはオフであるため、ｏｕｔｌ信号はハイインピーダンスとなり、ローインピーダンスであるｏｕｔｒが２つのインバータを介してバッファリングされてＯＵＴ信号に反映される。反転方向では、バッファ回路３８を設けることによりｏｕｔｒはローインピーダンスとなり、隣接するｖｓｐ信号からの飛び込みの影響を受けにくい。
【００３０】
【発明の効果】
以上説明したように本発明の双方向信号伝送回路によれば、双方向信号伝送回路の終端から出力される動作確認用信号にバッファ素子を設けローインピーダンスにし、さらに非選択時のバッファ素子の出力をプルアップ用またはプルダウン用の素子によりハイレベルまたはローレベルに固定する等で電位を固定することにより、隣接信号からの同時立ち上がり或いは立ち下りによる飛び込みノイズを低減することができ、シフトレジスタの誤動作を回避することができる。また、飛び込みにより発生する表示部への走査線に発生するひげを除去することにより、表示装置の横筋を除去することができる。
【図面の簡単な説明】
【図１】従来のアクティブマトリクス型有機ＥＬ表示装置の一例を示すブロック図である。
【図２】従来のアクティブマトリクス型有機ＥＬ表示装置を構成する画素回路の一例である。
【図３】従来のアクティブマトリクス型有機ＥＬ表示装置の動作を説明するタイミングチャート図である。
【図４】従来の双方向信号伝送回路の一例を示すブロック図である。
【図５】図４に示した双方向信号伝送回路の構成例を示す回路図である。
【図６】図４に示した従来の双方向信号伝送回路をアクティブマトリクス型有機ＥＬ表示装置に適用した場合の構成図である。
【図７】図６に示した構成図による動作タイミングチャート図である。
【図８】本発明に係る双方向信号伝送回路の構成を示すブロック図である。
【図９】本発明に係る双方向信号伝送回路の第一実施形態を示す具体的な回路図の一例である。
【図１０】本発明に係る双方向信号伝送回路の第二実施形態を示す具体的な回路図の一例である。
【図１１】本発明に係る双方向信号伝送回路の第三実施形態を示す具体的な回路図の一例である。
【図１２】本発明に係る双方向信号伝送回路の第四実施形態を示す具体的な回路図の一例である。
【図１３】本発明に係る双方向信号伝送回路の第五実施形態を示すブロック図の一例である。
【図１４】本発明に係る双方向信号伝送回路の第六実施形態を示す具体的な回路図の一例である。
【符号の説明】
１・・・表示装置、２・・・画素、３・・・水平駆動回路、４・・・垂直書込走査駆動回路、５・・・垂直消去走査駆動回路、８・・・データ線、９・・・書込走査線、１０・・・消去走査線、１９・・・双方向信号伝送回路、２０・・・方向制御回路回路、２１・・・双方向信号伝送回路、２２・・・双方向信号伝送回路、２３・・・双方向信号伝送回路、２４・・・バッファ素子、２５・・・ゲート素子、２６・・・反転素子、２７・・・方向制御回路回路、２８・・・バッファ素子、２９・・・プルアップ素子、３０・・・ゲート素子、３１・・・プルダウン素子、３２・・・ゲート素子、３３・・・プルアップ素子、３４・・・ゲート素子、３５・・・プルダウン素子、３６・・・ゲート素子、３９・・・ハイインピーダンス状態形成回路
【図１】
2004178624.tif 000003
【図２】
2004178624.tif 000004
【図３】
2004178624.tif 000005
【図４】
2004178624.tif 000006
【図５】
2004178624.tif 000007
【図６】
2004178624.tif 000008
【図７】
2004178624.tif 000009
【図８】
2004178624.tif 000010
【図９】
2004178624.tif 000011
【図１０】
2004178624.tif 000012
【図１１】
2004178624.tif 000013
【図１２】
2004178624.tif 000014
【図１３】
2004178624.tif 000015
【図１４】
2004178624.tif 000016