(57)【要約】  【課題】比較的単純にして変更可能なブートコードを提供する。  【解決手段】第１段階ブートコード（１２）を記憶するリードオンリーメモリと、第２段階ブートコード（１６）と、前記第１段階ブートコードの実行時に前記第２段階ブートコードを受信するブートランダムアクセスメモリ（１８）と、そして前記ブートランダムアクセスメモリに接続し、前記第２段階ブートコードを実行するシステムメモリ（２０）とを具備した電子デバイスを提供する。【選択図】図２
2004206715.tif 000002
【特許請求の範囲】
【請求項１】
第１段階ブートコードを記憶するリードオンリーメモリと、第２段階ブートコードと、前記第１段階ブートコードの実行時に前記第２段階ブートコードを受信するブートランダムアクセスメモリと、前記ブートランダムアクセスメモリに接続し、前記第２段階ブートコードを実行するシステムメモリとを具備した電子デバイス。
【請求項２】
前記第２段階ブートコードが不揮発性記憶装置に記憶されていることを特徴とする、請求項１に記載の電子デバイス。
【請求項３】
前記不揮発性記憶装置が、電気的に消去可能なプログラマブル・リードオンリーメモリ（ＥＥＰＲＯＭ）、シリアルＥＥＰＲＯＭ、ハードドライブ及びフラッシュメモリを含むグループから選択されたものであることを特徴とする、請求項２に記載の電子デバイス。
【請求項４】
前記第２段階ブートコードを受信するＩ／Ｏインターフェースを更に具備したことを特徴とする、請求項１に記載の電子デバイス。
【請求項５】
第1段階ブートコードをリードオンリーメモリ中に記憶するステップと、前記第１段階ブートコードを実行して第２段階ブートコードを検索するステップと、前記第２段階ブートコードをブートランダムアクセスメモリへとロードするステップと、前記第２段階ブートコードを実行するステップとを有することを特徴とする電子デバイスの初期化方法。
【請求項６】
前記第２段階ブートコードが不揮発性記憶装置中に記憶されていることを特徴とする、請求項５に記載の電子デバイスの初期化方法。
【請求項７】
前記不揮発性記憶装置が、電気的に消去可能なプログラマブル・リードオンリーメモリ（ＥＥＰＲＯＭ）、シリアルＥＥＰＲＯＭ、ハードドライブ及びフラッシュメモリを含むグループから選択されたものであることを特徴とする、請求項６に記載の電子デバイスの初期化方法。
【請求項８】
前記第２段階ブートコードを受信するＩ／Ｏインターフェースを更に具備したことを特徴とする、請求項５に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスの初期化の技術に関する。
【背景技術】
【０００２】
例えば携帯電話、ハンドヘルド型ゲーム機、測定デバイス及びコンピュータといった電子デバイスの全てにおいて、初期化、即ち「ブートコード」が必要とされる。ブートコードはハードウエアを試験し、デバイスの機能性を検証する為に使用される。ブートコードはリードオンリーメモリ（ＲＯＭ）又は他の恒久メモリ中に記憶されている。ブートコードはデバイスに電源が入ると実行される最初のコードである（図１参照）。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
システムがより複雑になるに伴い、初期化コードもより複雑化する。ブートコードは恒久メモリ中に記憶される為、変更することが可能できない。ブートコードは、バグを修正したり機能を追加したりする場合に修正しなければならない。従って、比較的単純にして変更可能なブートコードを提供することが望まれる。
【課題を解決するための手段】
【０００４】
電子デバイスの初期化は二段階で実施することが出来る。ブートコードの第１段階部分は通常のＲＯＭに記憶されており、その機能性は単純である。この第一のブートコードは、ブートコードの第２段階部分を探し、そのブートコードをロードし、第２段階ブートコードを実行するという役割を持っている。第２段階ブートコードが存在しない場合、第1段階は第２段階ブートコードがＩ／Ｏに無いかを調べる。第１段階ブートコードが認識するコマンドのみが、ダウンロードと第２段階ブートコードを実行する。
【発明を実施するための最良の形態】
【０００５】
図２は、本発明に基づくシステム図である。第１段階ブートコード１２はＲＯＭ中に記憶されている。ＲＯＭはＩ／Ｏインターフェース１４と、或いは不揮発性記憶装置１６中に記憶されるオプションの第２段階ブートコードと相互作用する。第２段階ブートコードの両ソース１４、１６は、ブートランダムアクセスメモリ（ブートＲＡＭ）１８に接続されている。ブートＲＡＭ１８は、システムの残りの部分２２を初期化するシステムＲＡＭ２０に接続している。
【０００６】
このシステム図が表しているものは、初期化、即ち「ブートコード」を要する、例えば携帯電話、ハンドヘルドゲーム機、測定デバイス及びコンピュータといったいずれの電子デバイスであっても良い。
【０００７】
電子デバイスの初期化は二段階で実施することが出来る。ブートコードの第１段階部分は通常のＲＯＭ中に記憶されており、その機能性は単純である。この第一のブートコードは、ブートコードの第２段階部分を探し、そのブートコードをロードし、そして第２段階ブートコードを実行するという役割を持っている。第２段階ブートコードが存在しない場合、第１段階は第２段階ブートコードがＩ／Ｏに無いかを調べる。第１段階ブートコードが認識するコマンドのみが、ダウンロードと第２段階ブートコードを実行する。
【０００８】
第１段階ブートコードはＣＲＣ又はコードの始まりにあるキーワードを用いて第２段階ブートコードを認証することが出来る。
【０００９】
第２段階ブートコードには、ブートコードのダウンロードも実行し、それを不揮発性記憶装置中に記憶するルーチンが組み込まれている。これによりブートコードのフィールドでのアップグレードが可能となるのである。
【００１０】
不揮発性記憶装置は小型で安価なものが理想的であり、例えば電気的に消去可能なプログラマブル・リードオンリーメモリ（ＥＥＰＲＯＭ）、シリアルＥＥＰＲＯＭ、ハードドライブ、フラッシュメモリ等である。
【００１１】
上述の実施形態に即して本発明を説明すると、本発明は、第１段階ブートコード（１２）を記憶するリードオンリーメモリと、第２段階ブートコード（１６）と、前記第１段階ブートコードの実行時に前記第２段階ブートコードを受信するブートランダムアクセスメモリ（１８）と、そして前記ブートランダムアクセスメモリに接続し、前記第２段階ブートコードを実行するシステムメモリ（２０）とを具備した電子デバイスを提供する。
【００１２】
好ましくは、前記第２段階ブートコード（１６）が不揮発性記憶装置に記憶される。
【００１３】
好ましくは、前記不揮発性記憶装置が、電気的に消去可能なプログラマブル・リードオンリーメモリ（ＥＥＰＲＯＭ）、シリアルＥＥＰＲＯＭ、ハードドライブ及びフラッシュメモリを含むグループから選択されたものである。
【００１４】
好ましくは、前記第２段階ブートコードを受信するＩ／Ｏインターフェース（１４）を更に具備する。
【００１５】
更に、本発明は、第１段階ブートコードをリードオンリーメモリ中に記憶するステップと、前記第1段階ブートコードを実行して第２段階ブートコードを検索するステップと、前記第２段階ブートコードをブートランダムアクセスメモリへとロードするステップと、そして前記第２段階ブートコードを実行するステップとを有する、電子デバイスの初期化方法を提供する。
【００１６】
好ましくは、前記第２段階ブートコードが不揮発性記憶装置中に記憶されている。
【００１７】
好ましくは、前記不揮発性記憶装置が、電気的に消去可能なプログラマブル・リードオンリーメモリ（ＥＥＰＲＯＭ）、シリアルＥＥＰＲＯＭ、ハードドライブ及びフラッシュメモリを含むグループから選択されたものである。
【００１８】
好ましくは、前記第２段階ブートコードを受信するＩ／Ｏインターフェース（１４）を更に具備する。
【図面の簡単な説明】
【００１９】
【図１】従来の電子デバイスのブロック図である。
【図２】本発明の電子デバイスのブロック図である。
【符号の説明】
【００２０】
１２  第１段階ブートコード
１４  Ｉ／Ｏインターフェイス
１６  第２段階ブートコード
１８  ブートランダムアクセスメモリ
２０  システムメモリ
【図１】
2004206715.tif 000003
【図２】
2004206715.tif 000004