(57)【要約】【課題】表示装置および当該表示装置の駆動方法に対し、寄生容量による遅延を抑制することである。【解決手段】有機ＥＬ表示パネル２の各画素Ｐ１，１〜Ｐｍ，ｎに対し、選択期間ＴＳＥ中に、従来と同様の比較的高レベルの電位ＶＨＩＧＨが電源走査線Ｚ１〜Ｚｎに印加され、非選択期間ＴＮＳＥ中に、トランジスタ２３のドレイン−ソース間電圧レベルＶＤＳが不飽和領域となるような比較的小レベルの電位ＶＬＯＷが電源走査線Ｚ１〜Ｚｎに印加される。この電位ＶＬＯＷにより、トランジスタ２３のドレイン−ソース間電流レベルＩＤＳは数十ｎＡ〜数μＡ程度の微小レベルとなる。【選択図】        図１
2004258172.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素回路を備え、当該画素回路毎に設けられた発光素子を所定の輝度階調電流で発光させることにより表示を行う表示装置において、
選択期間に、前記輝度階調電流より大きい第一電流を前記画素回路を介して信号線に流すことにより前記発光素子の輝度階調レベルを前記画素回路に記憶させるための輝度階調指定手段と、
前記選択期間に、前記輝度階調指定手段が前記画素回路を介して前記信号線に前記第一電流を流すために前記画素回路に第一電圧を出力し、非選択期間に、前記画素回路に前記第一電圧と異なる電位の第二電圧を出力することにより、前記画素回路に記憶された輝度階調レベルに基づいた前記画素回路の出力する電流を変調させることで前記画素回路に前記輝度階調電流を流す電流値切換電圧出力手段と、
を備えることを特徴とする表示装置。
【請求項２】
前記画素回路は、
制御端子及び電流路を有し、当該電流路の一端が前記電流値切換電圧出力手段に接続されており、当該電流路の他端が前記発光素子に接続されている第一スイッチング素子と、
制御端子及び電流路を有し、当該電流路の一端が前記電流値切換電圧出力手段に接続されており、当該電流路の他端が前記第一スイッチング素子の前記制御端子に接続されている第二スイッチング素子と、
制御端子及び電流路を有し、当該電流路の一端が前記第一スイッチング素子の前記電流路の他端に接続されている第三スイッチング素子と、
を備えることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記電流値切換電圧出力手段は、前記選択期間に、前記第一スイッチング素子の前記電流路を流れる前記第一電流が飽和電流となるように、前記第一スイッチング素子の前記電流路の一端に前記第一電圧を出力することを特徴とする請求項２に記載の表示装置。
【請求項４】
前記電流値切換電圧出力手段は、前記非選択期間に、前記第一スイッチング素子の前記電流路を流れる前記輝度階調電流が不飽和電流となるように、前記第一スイッチング素子の前記電流路の一端に前記第二電圧を出力することを特徴とする請求項２又は請求項３に記載の表示装置。
【請求項５】
前記輝度階調指定手段は、前記第三スイッチング素子の前記電流路の他端に接続されることを特徴とする請求項２〜４のいずれか一項に記載の表示装置。
【請求項６】
前記第二スイッチング素子の前記制御端子及び前記第三スイッチング素子の前記制御端子に選択信号を出力する選択走査手段を備えることを特徴とする請求項２〜５のいずれか一項に記載の表示装置。
【請求項７】
前記画素回路は、
制御端子及び電流路を有し、当該電流路の一端が前記電流値切換電圧出力手段に接続されており、当該電流路の他端が前記発光素子に接続されている第一スイッチング素子と、
制御端子及び電流路を有し、当該電流路の一端が前記選択走査手段に接続されており、当該電流路の他端が前記第一スイッチング素子の前記制御端子に接続されている第二スイッチング素子と、
制御端子及び電流路を有し、当該電流路の一端が前記第一スイッチング素子の前記電流路の他端に接続されている第三スイッチング素子と、
を備えることを特徴とする請求項６に記載の表示装置。
【請求項８】
複数の画素回路を備え、当該画素回路毎に設けられた発光素子を所定の輝度階調電流で発光させることにより表示を行う表示装置の駆動方法において、
選択期間に、前記画素回路に第一電圧を出力することにより前記輝度階調電流より大きい第一電流を前記画素回路を介して信号線に流すとともに前記第一電流の電流値にしたがった前記発光素子の輝度階調レベルを前記画素回路に記憶させるステップと、
非選択期間に、前記画素回路に前記第一電圧と異なる電位の第二電圧を出力することにより、前記画素回路に記憶された輝度階調レベルに基づいた前記画素回路の出力する電流を変調させることで前記画素回路に前記輝度階調電流を流すステップと、
を含むことを特徴とする表示装置の駆動方法。
【請求項９】
前記画素回路は、
制御端子及び電流路を有し、当該電流路の一端に前記第一電圧及び前記第二電圧が選択的に入力され、当該電流路の他端が前記発光素子に接続されている第一スイッチング素子と、
制御端子及び電流路を有し、前記選択期間に当該電流路の一端に前記第一電圧が出力され、当該電流路の他端が前記第一スイッチング素子の前記制御端子に接続されている第二スイッチング素子と、
制御端子及び電流路を有し、当該電流路の一端が前記第一スイッチング素子の前記電流路の他端に接続されている第三スイッチング素子と、
を備えることを特徴とする請求項８に記載の表示装置の駆動方法。
【請求項１０】
前記画素回路は、
制御端子及び電流路を有し、当該電流路の一端に前記第一電圧及び前記第二電圧が選択的に入力され、当該電流路の他端が前記発光素子に接続されている第一スイッチング素子と、
制御端子及び電流路を有し、前記選択期間に当該電流路の一端及び当該制御端子に選択走査信号が出力され、当該電流路の他端が前記第一スイッチング素子の前記制御端子に接続されている第二スイッチング素子と、
制御端子及び電流路を有し、当該電流路の一端が前記第一スイッチング素子の前記電流路の他端に接続されている第三スイッチング素子と、
を備えることを特徴とする請求項８に記載の表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発光素子が画素毎に形成された表示パネルを具備する表示装置と、当該表示装置の駆動方法に関する。
【０００２】
【従来の技術】
従来、有機ＥＬ（エレクトロルミネッセンス）、無機ＥＬ又はＬＥＤ（発光ダイオード）等といった発光素子がマトリクス状に配列されて、各発光素子が発光することによって表示を行う発光素子型表示装置が知られている。特に、アクティブマトリックス駆動方式の発光素子型表示装置は、高輝度、高コントラスト、高精細、低電力、薄型、視野角等の優位性を持っており、特に有機ＥＬ素子が注目されている。
【０００３】
このような表示装置では、互いに平行に配列された複数の走査線が、透光性を有する基板上に形成され、これら走査線に対して直行するように配列された複数の信号線も基板上に形成されている。
【０００４】
走査線及び信号線に囲まれる領域には、複数のトランジスタ（ＴＦＴなど。）が形成されており、更に、この領域に一つの発光素子（有機ＥＬ素子）が形成されている。
【０００５】
近年、有機ＥＬ素子の発光効率・色特性が著しく向上し、発光輝度が電流密度に対してほぼ比例した特性を示すため、所定の規格に基づいて高階調の有機ＥＬ表示装置の設計が可能である。この規格によると、有機ＥＬ素子が発光するのに必要な電流値は階調レベルあたりせいぜい数十ｎＡ（ナノアンペア）〜数μＡ（マイクロアンペア）程度である。有機ＥＬ素子は画素数の増大にしたがって駆動周波数を高くしなければならないが、有機ＥＬ素子に流れる階調電流がこのような微小電流の場合、表示装置パネル内の寄生容量により時定数が増大するので所望の発光輝度に見合った電流値を有機ＥＬ素子に流すのに時間がかかってしまうために高速動作ができず、特に動画のような表示においては画質が著しく悪くなってしまうといった問題があった。最近、このような困難が回避可能な有機ＥＬ表示装置が考案されている（例えば、特許文献１参照。）。
【０００６】
特許文献１に記載の有機ＥＬ表示装置は、一画素の等価回路として図７に示す電流ミラー付等価回路１０２を具備し、信号線７０４を流れる信号電流は、電流ミラーを構成するトランジスタ７０５、７０６のサイズ比に応じて設定されるため有機ＥＬ素子の発光に必要な電流値よりも大きく設定されてある。
【０００７】
詳細に説明すると、電流ミラー付等価回路１０２は、有機ＥＬ素子７０１とトランジスタ７０２、７０５、７０６、７０７、コンデンサ７０９などが、画素毎に設けられている。また、電流ミラー付等価回路１０２は、それぞれの行の第一走査線７０３を順次選択する第一走査ドライバ（図示略。）と、それぞれの行の第二走査線７０８を順次選択する第二走査ドライバ（図示略。）とを具備し、リセット信号が第二走査ドライバにより第二走査線７０８に入力され、リセット信号よりも遅延した選択信号が第一走査ドライバにより第一走査線７０３に入力される。
【０００８】
ここでは、リセット信号が第二走査ドライバにより第二走査線７０８に入力されてトランジスタ７０７がオン状態になり、トランジスタ７０６、７０５のゲート電圧が一旦リセットされる。そして、リセット信号の終了前に選択信号が第一走査ドライバにより第一走査線７０３に入力中に、階調電流がデータドライバにより信号線７０４に流れると、トランジスタ７０６にもこの階調電流が流れる。
【０００９】
この際、階調電流のレベルがトランジスタ７０６によりゲート電圧のレベルに変換され、当該変換されたゲート電圧レベルがトランジスタ７０５により駆動電流のレベルに変換される。これにより、有機ＥＬ素子７０１に駆動電流が流れ、有機ＥＬ素子７０１が駆動電流のレベルに応じた輝度で発光する。
【００１０】
そして、第二走査線７０８に入力中のリセット信号が終了すると、トランジスタ７０７がオフ状態になり、これにより、トランジスタ７０５及びトランジスタ７０７のゲート電極が保持され、次のリセット信号が第二走査線７０８に入力されるまでの間、有機ＥＬ素子７０１が発光し続ける。
【００１１】
【特許文献１】
特開２００１−１４７６５９号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に記載の電流ミラー付等価回路１０２には、以下にような問題点がある。
電流ミラー付等価回路１０２は二つの走査ドライバを必要とする。そのため、電流ミラー付等価回路１０２は、製造コストが高く、走査ドライバの実装面積も増える。
また、電流ミラー付等価回路１０２では、画素ごとに五つのトランジスタが設けられているため、電力消費や製造コストが高くなると共に、歩留りの低下が生じる可能性がある。
【００１３】
本発明が解決しようとする課題は、電力消費量が少なく、製造コストが安く、さらに、歩留りの高い表示装置及び当該表示装置の駆動方法を提供することである。
【００１４】
【課題を解決するための手段】
本発明は、このような課題を解決するために、次のような特徴を備えている。なお、次に示す手段の説明中、括弧書きにより実施の形態に対応する構成を一例として示す。符号等は、後述する図面参照符号等である。
【００１５】
請求項１に記載の発明は、複数の画素回路（例えば、画素回路Ｄ１，１〜Ｄｍ，ｎ。）を備え、当該画素回路毎に設けられた発光素子（例えば、有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎ。）を所定の輝度階調電流で発光させることにより表示を行う表示装置（例えば、有機ＥＬ表示装置１。）において、
選択期間に、前記輝度階調電流より大きい第一電流を前記画素回路を介して信号線に流すことにより前記発光素子の輝度階調レベルを前記画素回路に記憶させるための輝度階調指定手段（例えば、データドライバ３。）と、
前記選択期間に、前記輝度階調指定手段が前記画素回路を介して前記信号線に前記第一電流を流すために前記画素回路に第一電圧（例えば、電位ＶＨＩＧＨ。）を出力し、非選択期間に、前記画素回路に前記第一電圧と異なる電位の第二電圧（例えば、電位ＶＬＯＷ。）を出力することにより、前記画素回路に記憶された輝度階調レベルに基づいた前記画素回路の出力する電流を変調させることで前記画素回路に前記輝度階調電流を流す電流値切換電圧出力手段（例えば、電源走査ドライバ６）と、
を備えることを特徴とする。
【００１６】
また、請求項２に記載の発明は、複数の画素回路（例えば、画素回路Ｄ１，１〜Ｄｍ，ｎ。）を備え、当該画素回路毎に設けられた発光素子（例えば、有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎ。）を所定の輝度階調電流で発光させることにより表示を行う表示装置（例えば、有機ＥＬ表示装置１。）の駆動方法において、
選択期間に、前記画素回路に第一電圧（例えば、電位ＶＨＩＧＨ。）を出力することにより前記輝度階調電流より大きい第一電流を前記画素回路を介して信号線に流すとともに前記第一電流の電流値にしたがった前記発光素子の輝度階調レベルを前記画素回路に記憶させるステップと、
非選択期間に、前記画素回路に前記第一電圧と異なる電位の第二電圧（例えば、電位ＶＬＯＷ。）を出力することにより、前記画素回路に記憶された輝度階調レベルに基づいた前記画素回路の出力する電流を変調させることで前記画素回路に前記輝度階調電流を流すステップと、
を含むことを特徴とする。
【００１７】
従って、表示装置の構成を複雑化することなく、発光素子が発光するために十分なレベル（例えば、数十ｎＡ〜数μＡ程度の微小レベル。）の発光信号（電流）を発光素子に供給可能となるので、消費電力の削減が図られると共に、製造コストが安く、歩留りの高い表示装置および当該表示装置の駆動方法が提供できる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明を適用した一実施の形態について説明する。
【００１９】
図１に、本発明を適用した有機ＥＬ表示装置１の内部構成を示す。図１に示すように、有機ＥＬ表示装置１は、有機ＥＬ表示パネル２と、外部回路１１からクロック信号ＣＫ１や輝度階調信号ＳＣを含む制御信号群ＤＣＮＴが入力されるデータドライバ３と、外部回路１１からクロック信号ＣＫ２を含む制御信号群ＧＣＮＴが入力される選択走査ドライバ５と、電源走査ドライバ６とを基本構成として備える。
【００２０】
有機ＥＬ表示パネル２は、画像を実質的に表示する表示部４が透明基板８に設けられて構成される。表示部４の周囲に選択走査ドライバ５、データドライバ３および電源走査ドライバ６が形成されている。
【００２１】
ここで、有機ＥＬ表示パネル２は、表示部４内の有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎの特性にしたがった所定の規格に基づいて設計されたものとする。例えば、フルカラー有機ＥＬ表示パネル２の有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎにおいて、一画素の発光面積が０．００１〜０．０１ｍｍ２と設定し、Ｒ、Ｇ、Ｂの各最大輝度の平均を４００ｃｄ／ｃｍ２とし、この時の電流密度が１０〜１５０Ａ／ｃｍ２であるとすると、一階調当たりの電流変位はせいぜい数ｎＡ〜数μＡ程度の微小レベルの電流となる。
【００２２】
表示部４は、（ｍ×ｎ）個の画素Ｐ１，１〜Ｐｍ，ｎが透明基板８上にマトリクス状に設けられている。すなわち、縦方向（列方向）にｍ個の画素Ｐｉ，ｊが配列され、横方向（行方向）にｎ個の画素Ｐｉ，ｊが配列されている。ここで、ｍ、ｎは自然数であり、ｉは１以上ｍ以下の自然数であり、ｊは１以上ｎ以下の自然数であり、縦にｉ番目（つまり、ｉ行目）であって横にｊ番目（つまり、ｊ列目）の画素を画素Ｐｉ，ｊと記す。
【００２３】
表示部４は、ｍ本の選択走査線Ｘ１〜Ｘｍと、ｍ本の電源走査線Ｚ１〜Ｚｍと、ｎ本の信号線Ｙ１〜Ｙｎとが互いに絶縁されるように透明基板８上に形成されている。
【００２４】
選択走査線Ｘ１〜Ｘｍは、互いに平行に横方向に延在し、電源走査線Ｚ１〜Ｚｍは選択走査線Ｘ１〜Ｘｍに対し交互に配列されている。
【００２５】
信号線Ｙ１〜Ｙｎは、互いに平行に縦方向に延在し、選択走査線Ｘ１〜Ｘｍに対し垂直に交差している。選択走査線Ｘ１〜Ｘｍ、電源走査線Ｚ１〜Ｚｍおよび信号線Ｙ１〜Ｙｎは層間絶縁膜等により互いに絶縁されている。
【００２６】
また、データドライバ３、選択走査ドライバ５および電源走査ドライバ６は、透明基板８上に直接設けられていても良いし、透明基板８の周辺に配された基板（図示略）上に設けられても良いが、本実施形態では選択走査ドライバ５および電源走査ドライバ６が透明基板８上における表示部４の互いに対向する二辺の外側に配置されている。そして選択走査線Ｘ１〜Ｘｍは選択走査ドライバ５の各出力端子に接続されており、電源走査線Ｚ１〜Ｚｍは電源走査ドライバ６の各出力端子に接続されている。
【００２７】
また、選択走査線Ｘｉ（１≦ｉ≦ｍ）および電源走査線Ｚｉには横方向に配列されたｎ個の画素Ｐｉ，１〜Ｐｉ，ｎが接続され、信号線Ｙｊ（１≦ｊ≦ｎ）には縦方向に配列されたｍ個の画素Ｐ１，ｊ〜Ｐｍ，ｊが接続され、選択走査線Ｘｉと信号線Ｙｊとの交差部には画素Ｐｉ，ｊが配置されている。
【００２８】
次に、図２、図３を参照して画素Ｐｉ，ｊを説明する。図２は画素Ｐｉ，ｊを概略的に示す平面図であり、図３は画素Ｐｉ，ｊ、Ｐｉ＋１，ｊ、Ｐｉ，ｊ＋１、Ｐｉ＋１，ｊ＋１に対応する等価回路を示す図である。なお、後述するトランジスタ２１、２２、２３のゲート絶縁膜並びに有機ＥＬ素子の上側電極（本実施形態におけるカソード電極に相当）は図示を省略している。
【００２９】
画素Ｐｉ，ｊは、駆動電流のレベルに応じた輝度で発光する有機ＥＬ素子Ｅｉ，ｊと、有機ＥＬ素子Ｅｉ，ｊの周辺に設けられた画素回路Ｄｉ，ｊとにより構成される。
【００３０】
有機ＥＬ素子Ｅｉ，ｊは、透明基板８上にアノード５１、有機ＥＬ層５２、カソード（図示略）が順に積層された積層構造を有する。
【００３１】
アノード５１は画素Ｐ１，１〜Ｐｍ，ｎ毎にパターニングされており、信号線Ｙ１〜Ｙｎと選択走査線Ｘ１〜Ｘｍとにより囲繞された各囲繞領域に形成されている。信号線Ｙ１〜Ｙｎと選択走査線Ｘ１〜Ｘｍとの交差部には、トランジスタ２１、２２、２３のパターニングされた各半導体層２１ｃ、２２ｃ、２３ｃと同一の層がパターニングしてなる層と、トランジスタ２１、２２、２３のゲート絶縁膜と、が積層されている。そして、信号線Ｙ１〜Ｙｎと選択走査線Ｘ１〜Ｘｍとの各交差部には、後述するトランジスタ２１、２２、２３のパターニングされた各半導体層２１ｃ、２２ｃ、２３ｃと同一の層がパターニングしてなる層２８と、トランジスタ２１、２２、２３のゲート絶縁膜と、が積層されている。同様に、信号線Ｙ１〜Ｙｎと電源走査線Ｚ１〜Ｚｍとの各交差部には、トランジスタ２１、２２、２３のパターニングされた各半導体層２１ｃ、２２ｃ、２３ｃと同一の層２９がパターニングしてなる層と、トランジスタ２１、２２、２３のゲート絶縁膜と、が積層されている。
【００３２】
アノード５１は、導電性を有するとともに、可視光に対し透過性を有する。また、アノード５１は、比較的仕事関数の高く、正孔を有機ＥＬ層５２へ効率よく注入するものが好ましい。アノード５１としては、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム（ＩＺＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）または酸化亜鉛（ＺｎＯ）を主成分としたものがある。
【００３３】
各々のアノード５１上には有機化合物を含む有機ＥＬ層５２が成膜され、有機ＥＬ層５２も画素Ｐ１，１〜Ｐｍ，ｎ毎にパターニングされている。有機ＥＬ層５２は、例えば、アノード５１から順に正孔輸送層、狭義の発光層、電子輸送層が積層された三層構造であっても良いし、アノード５１から順に正孔輸送層、狭義の発光層が積層された二層構造であっても良いし、狭義の発光層のみによる一層構造であっても良いし、これらの層構造において適切な層間に電子あるいは正孔の注入層が介在した積層構造であっても良いし、その他の積層構造であっても良い。
【００３４】
有機ＥＬ層５２は、正孔および電子を注入する機能、正孔および電子を輸送する機能、正孔と電子との再結合により励起子を生成して赤色、緑色または青色の何れかに発光する機能を有する広義の発光層である。つまり、画素Ｐｉ，ｊが赤の場合、この画素Ｐｉ，ｊの有機ＥＬ層５２は赤色に発光し、画素Ｐｉ，ｊが緑の場合、この画素Ｐｉ，ｊの有機ＥＬ層５２は緑色に発光し、画素Ｐｉ，ｊが青の場合、この画素Ｐｉ，ｊの有機ＥＬ層５２は青色に発光する。
【００３５】
また、有機ＥＬ層５２は、電子的に中立な有機化合物であることが望ましく、これにより正孔および電子が有機ＥＬ層５２でバランス良く注入され、輸送される。また、電子輸送性の物質が狭義の発光層に適宜混合されていても良いし、正孔輸送性の物質が狭義の発光層に適宜混合されても良いし、電子輸送性の物質および正孔輸送性の物質の両方が狭義の発光層に適宜混合されていても良い。
【００３６】
有機ＥＬ層５２上にはカソードが形成されている。カソードは、全ての画素Ｐ１，１〜Ｐｍ，ｎに接続された導電層となる共通電極であっても良いし、画素Ｐ１，１〜Ｐｍ，ｎ毎にパターニングされていても良い。何れにしても、カソードは、選択走査線Ｘ１〜Ｘｍ、信号線Ｙ１〜Ｙｎおよび電源走査線Ｚ１〜Ｚｍに対し電気的に絶縁されている。
【００３７】
カソードは、仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム若しくはバリウムまたはこれらの少なくとも一種を含む合金若しくは混合物等で形成されている。また、カソードは、以上の各種材料の層が積層された積層構造となっていても良いし、以上の各種材料の層に加えて金属層が堆積した積層構造となっていても良く、具体的には、以上の各種材料の層上にアルミニウム、クロム等といった高仕事関数で且つ低抵抗の金属層が被覆された積層構造となっていても良い。また、カソードは、可視光に対して遮光性を有するとともに可視光に対して高い反射性を有することで、鏡面として作用するのが好ましい。
【００３８】
なお、アノード５１およびカソードのうちの少なくとも一方が透明であっても良いが、片方の電極が透明であり且つ他方の電極が高反射性であることがより好ましい。
【００３９】
以上のように、積層構造を有する有機ＥＬ素子Ｅｉ，ｊでは、アノード５１とカソードとの間に順バイアス電圧（アノード５１がカソードより高電位）が印加されると、正孔がアノード５１から有機ＥＬ層５２へ注入され、電子がカソードから有機ＥＬ層５２に注入される。
【００４０】
そして、有機ＥＬ層５２内で正孔および電子が輸送され、有機ＥＬ層５２内で正孔および電子が再結合することにより励起子が生成され、励起子により有機ＥＬ層５２内の蛍光体が励起されて有機ＥＬ層５２内で発光する。
【００４１】
有機ＥＬ素子Ｅｉ，ｊの発光輝度は、有機ＥＬ素子Ｅｉ，ｊに流れる駆動電流のレベルに依存し、電流レベルが増大するにつれて発光輝度も増大する。つまり、有機ＥＬ素子Ｅｉ，ｊに流れる駆動電流のレベルが定まると有機ＥＬ素子Ｅｉ，ｊの輝度が一義的に定まる。
【００４２】
画素回路Ｄｉ，ｊは、データドライバ３、選択走査ドライバ５および電源走査ドライバ６から出力された信号に基づいて有機ＥＬ素子Ｅｉ，ｊを駆動する。各画素回路Ｄｉ，ｊは、トランジスタ２１、２２、２３と、コンデンサ２４とを備える。
【００４３】
トランジスタ２１、２２、２３は、ゲート電極、ドレイン電極、ソース電極、半導体層、不純物半導体層、ゲート絶縁膜等から構成されたＭＯＳ型の電界効果トランジスタであり、特にアモルファスシリコンを半導体層（チャネル領域）としたトランジスタであるが、ポリシリコンを半導体層としたトランジスタであってもよい。また、トランジスタ２１、２２、２３の構造は逆スタガ型であっても良いし、コプラナ型であっても良い。
【００４４】
なお、ゲート電極、ドレイン電極、ソース電極、半導体層、不純物半導体層、ゲート絶縁膜等の組成はトランジスタ２１、２２、２３のそれぞれについて同一である。また、トランジスタ２１、２２、２３は、同一工程で同時に形成されるが、形状、大きさ、寸法、チャネル幅、チャネル長等はトランジスタ２１、２２、２３のそれぞれについて異なる。
【００４５】
本実施の形態では、トランジスタ２１、２２、２３をＮチャネル型のアモルファスシリコン電界効果トランジスタとして説明する。
【００４６】
トランジスタ２１のソース電極２１ｓとドレイン電極２１ｄとの間にはそれぞれ不純物半導体層を介して半導体層２１ｃが配置されている。トランジスタ２２のソース電極２２ｓとドレイン電極２２ｄとの間にはそれぞれ不純物半導体層を介して半導体層２２ｃが配置されている。トランジスタ２３のソース電極２３ｓとドレイン電極２３ｄとの間にはそれぞれ不純物半導体層を介して半導体層２３ｃが配置されている。コンデンサ２４は、一方の電極がトランジスタ２３のゲート電極２３ｇに接続され、他方の電極がトランジスタ２３のソース電極２３ｓに接続され、一方の電極と他方の電極との間に誘電体を介在させたものである。この誘電体は、トランジスタ２１、２２、２３のゲート絶縁膜であってもよく、トランジスタ２３の半導体層２３ｃや不純物半導体層であってもよく、これらのうちの少なくとも２つを含んでいてもよい。
【００４７】
各トランジスタ２２のゲート電極２２ｇは選択走査線Ｘ１〜Ｘｍのいずれかに接続され、ドレイン電極２２ｄは電源走査線Ｚ１〜Ｚｍのいずれか及びトランジスタ２３のドレイン電極２３ｄに接続されている。ソース電極２２ｓは、ゲート絶縁膜に設けられたコンタクトホール２５を介してトランジスタ２３のゲート電極２３およびコンデンサ２４の一方の電極に接続されている。
【００４８】
トランジスタ２３のソース電極２３ｓは、コンデンサ２４の他方の電極およびトランジスタ２１のドレイン電極２１ｄに接続されている。トランジスタ２３のドレイン電極２３ｄは、ゲート絶縁膜に設けられたコンタクトホール２６を介して電源走査線Ｚ１〜Ｚｍのいずれかに接続されている。
【００４９】
トランジスタ２１のゲート電極２１ｇは選択走査線Ｘｉに接続され、ソース電極２１ｓは信号線Ｙｊに接続されている。トランジスタ２３のソース電極２３ｓ、コンデンサ２４の他方の電極およびトランジスタ２１のドレイン電極２１ｄは、有機ＥＬ素子Ｅｉ，ｊのアノード５１に接続されている。
【００５０】
有機ＥＬ素子Ｅｉ，ｊのカソードの電位は、一定の基準電位ＶＳＳに保たれており、本実施の形態では、有機ＥＬ素子Ｅｉ，ｊのカソードが接地されることで基準電位ＶＳＳが０Ｖ（ボルト）となっている。
【００５１】
ここで、図４を参照してＮチャネル型のトランジスタ（例えばトランジスタ２３として説明するが、トランジスタ２１、トランジスタ２２であっても良い。）の電流−電圧特性を説明する。縦軸はトランジスタのドレイン−ソース間電流値で横軸はとドレイン−ソース間電圧値を示す。
【００５２】
図４に示すように、トランジスタ２３では、ゲート−ソース間電圧レベルＶＧＳ（例えば、ＶＧＳ１〜ＶＧＳ４。）毎にドレイン−ソース間電圧レベルＶＤＳとドレイン−ソース間電流レベルＩＤＳとの間の相関がただ一つ定まる。
【００５３】
ここで、ゲート−ソース間電圧レベルＶＧＳ１〜ＶＧＳ４は、有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎに対する異なった４つの階調レベル数に対応している。なお、階調レベル数は４つに限らず、それ以上でもそれ以下でも良い。
【００５４】
ドレイン−ソース間電圧レベルＶＤＳがドレイン飽和閾電圧レベルＶＴＨより大きな飽和領域では、ドレイン−ソース間電流レベルＩＤＳは飽和電流となり、ゲート−ソース間電圧レベルＶＧＳによって一義的に定まる。
【００５５】
また、ドレイン−ソース間電圧レベルＶＤＳがドレイン飽和閾電圧レベルＶＴＨより小さな値となっている不飽和領域では、ドレイン−ソース間電流レベルＩＤＳは不飽和電流となり、一定のゲート−ソース間電圧レベルＶＧＳのもとでドレイン−ソース間電圧レベルＶＤＳに略比例して（すなわち、略線形に）増減する。
【００５６】
従って、一定のゲート−ソース間電圧レベルＶＧＳのもとでドレイン−ソース間電流レベルＩＤＳを増減させようとする場合、ドレイン−ソース間電圧レベルＶＤＳをドレイン飽和閾電圧レベルＶＴＨより十分小さな値に設定すれば良い。つまり、トランジスタ２３のドレイン−ソース間に流れるドレイン−ソース間電流レベルＩＤＳを大きくした状態で、ゲート−ソース間電圧レベルＶＧＳが所定のレベルに保持させてからドレイン−ソース間電圧レベルＶＤＳを所定のレベルだけ一義的に下げることで、トランジスタ２３のソース−ドレイン間に流れるドレイン−ソース間電流レベルＩＤＳを一義的に小さくすることができる。
【００５７】
このように、有機ＥＬ表示装置１では、トランジスタ２３のドレイン−ソース間電圧レベルＶＤＳをドレイン飽和閾電圧レベルＶＴＨより十分小さな値に設定することにより、後述する選択期間ＴＳＥに、トランジスタ２３のドレイン−ソース間に流れるドレイン−ソース間電流レベルＩＤＳを大きくして、後述する非選択期間ＴＮＳＥに、トランジスタ２３のドレイン−ソース間に流れるドレイン−ソース間電流レベルＩＤＳを小さくすることができるので、信号線Ｙ１〜Ｙｎの寄生容量が大きくても選択期間ＴＳＥにトランジスタ２３のドレイン−ソース間電流レベルＩＤＳが定常状態になる時定数をより小さくすることができるとともに、非選択期間ＴＮＳＥに有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎの発光に適した微小な電流レベルのドレイン−ソース間電流レベルＩＤＳが得られるようになっている。
【００５８】
次に、データドライバ３、選択走査ドライバ５および電源走査ドライバ６について説明する。
【００５９】
選択走査ドライバ５は、いわゆるシフトレジスタであり、ｍ個のフリップフロップ回路等が直列に接続された構成となっている。さらに、選択走査ドライバ５は、図１、図３に示すように、選択信号をそれぞれの選択走査線Ｘ１〜選択走査線Ｘｍに所定期間・周期で印加する、つまり、外部回路１１から入力されたクロック信号ＣＫ２に基づいて選択走査線Ｘ１から選択走査線Ｘｍの順（特に、選択走査線Ｘｍの次は選択走査線Ｘ１。）にハイレベルの選択信号であるオン電位ＶＯＮを順次印加して選択走査線Ｘ１〜Ｘｍを順次選択する。非選択時には、選択走査ドライバ５は、ローレベルの非選択信号であるオフ電位を印加する（図５のタイミングチャート参照。）。
【００６０】
電源走査ドライバ６は、図１、図３に示すように、比較的高レベルの電位ＶＨＩＧＨと、比較的低レベルの電位ＶＬＯＷとを各々所定期間・周期で信号線Ｙ１〜Ｙｎに印加する（図５のタイミングチャート参照。）。電位ＶＨＩＧＨ並びに電位ＶＬＯＷは、いずれも基準電位ＶＳＳより高く設定されている。
【００６１】
ここで、電位ＶＨＩＧＨは、比較的高レベルであり、電位ＶＨＩＧＨと基準電位ＶＳＳとの電位差は十分大きい。ここで電源走査線Ｚｉに電位ＶＨＩＧＨが印加されたときのトランジスタ２３のドレイン−ソース間電圧レベルを電圧ＶＤＳＨとすると、
ＶＤＳＨ＝ＶＨＩＧＨ−ＶＥ−ＶＳＳ……（１）
となる。ＶＥは有機ＥＬ素子Ｅｉ，ｊに分圧される電圧である。このドレイン−ソース間電圧レベルをＶＤＳＨは、少なくとも無発光以外の最低輝度階調時のトランジスタ２３のゲート−ソース間電圧レベルＶＧＳ１のときのしきい値電圧ＶＴＨよりも高く設定されている。望ましくは、中間階調時のトランジスタ２３のゲート−ソース間電圧レベルＶＧＳＭよりも高く設定され、より望ましくは最高輝度階調時のトランジスタ２３のゲート−ソース間電圧レベルＶＧＳ４のときのしきい値電圧ＶＴＨよりも高く設定されている。このため、トランジスタ２３のドレイン−ソース間電流レベルＩＤＳは飽和電流またはそれに近い大電流となっている。
【００６２】
一方、電位ＶＬＯＷは、比較的低レベルであり、電位ＶＨＩＧＨと基準電位ＶＳＳとの電位差は小さい。ここで電源走査線Ｚｉに電位ＶＬＯＷが印加されたときのトランジスタ２３のドレイン−ソース間電圧レベルをＶＤＳＬとすると、
ＶＤＳＬ＝ＶＬＯＷ−ＶＥ−ＶＳＳ……（２）
となる。このドレイン−ソース間電圧レベルをＶＤＳＬは、図４に示すように、少なくとも最高輝度階調時のトランジスタ２３のゲート−ソース間電圧レベルＶＧＳ４のときのしきい値電圧ＶＴＨよりも低く設定されている。望ましくは、中間階調時のトランジスタ２３のゲート−ソース間電圧レベルＶＧＳＭよりも低く設定されている。
【００６３】
このため、少なくともある階調で有機ＥＬ素子Ｅｉ，ｊの発光する際に、電位ＶＨＩＧＨが印加されている選択期間ＴＳＥに信号線Ｙｊに流れる電流は十分大きいが、非選択期間ＴＮＳＥに有機ＥＬ素子Ｅｉ，ｊに流れる電流を小さくすることができる。すなわち、非選択期間ＴＮＳＥ中に有機ＥＬ素子Ｅｉ，ｊに流れる電流が有機ＥＬ素子Ｅｉ，ｊの素子特性に応じて微小電流を流す場合であっても、選択期間ＴＳＥに信号線Ｙｊに流れる電流はそれよりも大きいので、たとえ信号線Ｙｊの寄生容量が大きくても遅延しない。このように時定数を増大しなくて良いので高周波数で駆動しなくても良いため消費電力を抑えることができ、またアモルファスシリコン等の比較的低移動度のトランジスタをトランジスタ２１〜２３に用いることが可能となる。
【００６４】
データドライバ３の接続端子ＣＮＴ１〜ＣＮＴｎには、図１、図３に示すように、それぞれ信号線Ｙ１〜Ｙｎが接続されている。データドライバ３には外部回路１１からクロック信号ＣＫ１や輝度階調信号ＳＣを含む制御信号群ＤＣＮＴが入力され、データドライバ３は入力したクロック信号ＣＫ１のタイミングによって輝度階調信号ＳＣをラッチし、信号線Ｙ１〜Ｙｎからそれぞれの接続端子ＣＮＴ１〜ＣＮＴｎに対し輝度階調信号ＳＣに応じた階調指定電流を流す。具体的には、選択走査線Ｘ１〜Ｘｍが選択されている各々の選択期間ＴＳＥの時に、データドライバ３により階調指定電流が信号線Ｙ１〜Ｙｎから全ての接続端子ＣＮＴ１〜ＣＮＴｎに向かって同期して流れる。
【００６５】
ここで、階調指定電流とは、外部回路１１からの輝度階調信号ＳＣに応じた輝度で有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎを発光させるため、有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎに流れる電流レベル（比較的小さな電流値であり、例えば、数十ｎＡ〜数μＡ程度。）を流すための電流（比較的大きな電流であり、例えば、数百ｎＡ〜数ｍＡ程度。）であって、信号線Ｙ１〜Ｙｎからそれぞれの接続端子ＣＮＴ１〜ＣＮＴｎに向かって流れる電流である。
【００６６】
次に、動作を説明する。図５に、有機ＥＬ表示装置１における各信号のタイミングチャートを示す。
【００６７】
図５に示すように、ハイレベルの選択信号としてオン電位ＶＯＮ（例えば基準電位ＶＳＳより十分高い。）またはローレベルの選択信号としてオフ電位ＶＯＦＦ（例えば基準電位ＶＳＳ以下である。）の何れかのレベルの電位が、選択走査ドライバ５により、選択走査線Ｘ１〜Ｘｍに個別に印加され、所定間隔・周期で各選択走査線Ｘｉが順次選択される。
【００６８】
すなわち、選択走査線Ｘｉが選択されている第ｉ行目の選択期間ＴＳＥでは、選択走査ドライバ５によりオン電位ＶＯＮが選択走査線Ｘｉに印加され、電源走査線Ｚｉに電位ＶＨＩＧＨが印加されると、選択走査線Ｘｉに接続されたトランジスタ２１、２２（画素回路Ｄｉ，１〜Ｄｉ，ｎの各トランジスタ２１、２２である。）がオン状態になる。このとき、トランジスタ２３のソース電極２３ｓとドレイン電極２３ｄとの間には電圧ＶＤＳＨが印加され飽和電流又は飽和電流に近い相対的に大きい電流値の電流が流れるようになっているため、トランジスタ２１、２２がオン状態になるとトランジスタ２３を介して信号線Ｙｊに階調指定電流が流れ始める。階調指定電流が流れ始めると、トランジスタ２３のゲート電極２３ｇとソース電極２３ｓとの間のコンデンサ２４には、トランジスタ２３のソース電極２３ｓとドレイン電極２３ｄとの間に階調指定電流が定常状態で流れる程度にチャージアップされる。ここで、トランジスタ２３のソース電極２３ｓとドレイン電極２３ｄとの間に流れる電流は飽和電流又は飽和電流に近い相対的に大きい電流値の電流なので迅速にチャージアップすることができる。
【００６９】
一方、このとき選択走査線Ｘｉ以外の選択走査線Ｘ１〜Ｘｉ−１、Ｘｉ＋１〜Ｘｍに対応する行では、非選択期間ＴＮＳＥになっており、選択走査ドライバ５によりオフ電位ＶＯＦＦが印加されているので、画素回路Ｄｉ，１〜Ｄｉ，ｎ以外のトランジスタ２１、２２がオフ状態になり、階調指定電流が流れない。ここで、ＴＳＥ＋ＴＮＳＥ＝ＴＳＣで表される期間が一垂直期間であり、選択走査線Ｘ１〜Ｘｍの各選択期間ＴＳＥは互いに重ならない。なお、図５には、「ＴＳＥ」、「ＴＮＳＥ」および「ＴＳＣ」が記されているが、これらは１行目の選択走査線Ｘ１のみについてのものである。
【００７０】
ここで、選択走査ドライバ５がオン電位ＶＯＮを選択走査線Ｘｉに印加してから次の選択走査線Ｘｉ＋１にオン電位ＶＯＮを印加するまでには時間的間隔が設けられている。
【００７１】
そして画素回路Ｄｉ，１〜Ｄｉ，ｎが第ｉ行目の非選択期間ＴＮＳＥに移行すると、選択走査線Ｘｉには、選択走査ドライバ５によりオフ電位ＶＯＦＦが印加され、コンデンサ２４のチャージが保持される。また電源走査線Ｚｉには電位ＶＨＩＧＨからより低い電位ＶＬＯＷにシフトされるので、画素回路Ｄｉ，１〜Ｄｉ，ｎの各トランジスタ２３のドレイン−ソース間電圧レベルはＶＤＳＨからＶＤＳＬにシフトされる。このため、例えば図４に示すように、画素回路Ｄｉ，ｊのトランジスタ２３のゲート−ソース間電圧レベルＶＧＳ４に相当する電荷がコンデンサ２４にチャージアップされているとすると、各トランジスタ２３のドレイン−ソース間電圧レベルＶＤＳＨのとき、つまり選択期間ＴＳＥにトランジスタ２３のドレイン−ソース間に流れていた電流の電流レベルＩＤＳはＩＤＳ４であったが、非選択期間ＴＮＳＥにはトランジスタ２３のドレイン−ソース間電圧レベルが電圧ＶＤＳＬになるため、トランジスタ２３が流す電流は、より低い電流レベルＩＤＳ４’に降下する。したがって有機ＥＬ素子Ｅｉ、ｊには、この電流レベルＩＤＳ４’が流れて発光することになる。ＩＤＳｋと電流レベルＩＤＳｋ’は常に１対１に対応するように設定されているので、ＩＤＳ（ｋ−１）＜ＩＤＳｋであれば、ＩＤＳ（ｋ’−１）＜ＩＤＳｋ’となる。
【００７２】
このように、非選択期間ＴＮＳＥに有機ＥＬ素子Ｅｉ、ｊを所望の発光輝度で発光するために必要な有機ＥＬ素子Ｅｉ、ｊのアノード−カソード間の電流値がＩＤＳｋ’であるとすると、その直前の選択期間ＴＳＥにトランジスタ２３のソース−ドレイン間に飽和電流ＩＤＳｋが流れるようにすればよく、このために選択期間ＴＳＥのトランジスタ２３のソース−ドレイン間電圧がＶＤＳＨにして飽和電流ＩＤＳｋに達するように電源走査線Ｚｉに電圧ＶＨＩＧＨ（＞ＶＳＳ）を印加し且つトランジスタ２３のゲート−ソース間のコンデンサ２４に飽和電流ＩＤＳｋに相当する電荷がチャージされるようにデータドライバ３が信号線Ｙｊから適宜電流を流すように引き抜けばよい。
【００７３】
以上説明したように、本実施の形態によれば、有機ＥＬ表示パネル２の各画素Ｐ１，１〜Ｐｍ，ｎに対し、各選択期間ＴＳＥ中に、トランジスタ２３のドレイン−ソース間電流が飽和電流となるように比較的大きい電流を流すために、従来と同様の比較的大レベルの電位ＶＨＩＧＨを電源走査線Ｚ１〜Ｚｎに印加させるので寄生容量による信号線Ｙｊの電圧の定常化遅延を抑制でき、非選択期間ＴＮＳＥ中に、トランジスタ２３のドレイン−ソース間電圧レベルＶＤＳが不飽和領域となるような比較的小レベルの電位ＶＬＯＷが電源走査線Ｚ１〜Ｚｎに印加させるので、トランジスタ２３のドレイン−ソース間電流レベルＩＤＳを数十ｎＡ〜数μＡ程度の微小レベルとすることができる。
【００７４】
したがって、従来型とは異なる複雑な有機ＥＬ表示パネルを用いることなく、有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎが発光するために必要な数十ｎＡ〜数μＡ程度の微小レベルの電流を有機ＥＬ素子Ｅ１，１〜Ｅｍ，ｎに流すことができるので、アモルファスシリコンのトランジスタ２１、２２、２３の電流駆動能力不足が招く、寄生容量による信号書き込み率の低下を抑制できる。このため、製造コストが低く、歩留りの高い有機ＥＬ表示装置１が実現できる。
【００７５】
なお、本発明は、上記各実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
【００７６】
例えば、本実施の形態においては、有機ＥＬ表示パネル２は、一画素に対応するスイッチング素子として、三つのトランジスタで主要部分が構成されるものとして説明したが、これに限らず、あらゆる電流階調指定による有機ＥＬ表示装置に対し適用可能であり、例えば、図６（ａ）に示すように、有機ＥＬ表示装置１００の第ｋ行目（１≦ｋ≦ｍ）の画素回路Ｄｋ，１〜Ｄｋ，ｎのトランジスタ２２のドレイン電極２２ｄが選択走査線Ｘｋに接続されていてもよい。有機ＥＬ表示装置１００のその他の構成においては、図１に示す有機ＥＬ表示装置１と同様である。また、図６（ｂ）に示すようにスイッチング素子の主たる部分が４つのトランジスタで構成された有機ＥＬ表示装置１０１を適用しても良い。有機ＥＬ表示装置１０１は、第ｋ行目の選択期間に、選択走査線Ｘｋを介して出力された選択信号より所定の行の各トランジスタ１２０、１２１が選択され、且つ第ｋ行目の電源走査線Ｚｋが各トランジスタ１２２にオフ電圧を印加している間、信号線Ｙ１〜Ｙｎのそれぞれから各トランジスタ１２０を介して各トランジスタ１２３のゲートにオン電位が出力されるとともに、トランジスタ１２１を介してトランジスタ１２３にドレイン電流ＩＤＳが流れる。このとき、ドレイン電流ＩＤＳはトランジスタ１２３のドレイン−ソース間電圧が飽和領域に達するような電圧になっており、コンデンサ１２４にはドレイン電流ＩＤＳに応じた電荷がチャージされる。次いで第ｋ行目の非選択期間に、選択走査線Ｘｋを介して各トランジスタ１２０、１２１にオフ電圧が印加され、電源走査線Ｚｋが各トランジスタ１２２のドレインに、各トランジスタ１２２のドレイン−ソース間電圧が不飽和領域となるようなオン電圧を印加することで各トランジスタ１２３がコンデンサ１２４に保持された電荷によるゲート−ソース間電位にしたがい不飽和ドレイン電流Ｉ’ＤＳを流す。したがって選択期間に信号線Ｙ１〜Ｙｎのを流れる電流の電流値を大きくすることで寄生容量による遅延を抑制し、非選択期間に有機ＥＬ素子Ｅ２を流れる電流の電流値を所望の輝度に合わせて微小にすることができる。
【００７７】
すなわち、４トランジスタ等価回路１０１に対しても、選択期間ＴＳＥ中には、従来と同様の比較的低レベルの電位ＶＬＯＷが電源走査線Ｚに印加され、非選択機関ＴＮＳＥ中に、トランジスタ１２３のドレイン−ソース間電圧レベルＶＤＳが不飽和領域となるような比較的小レベルの電位ＶＬＯＷが電源走査線Ｚに印加される。この電位ＶＬＯＷにより、トランジスタ１２３のドレイン−ソース間電流レベルＩＤＳは、有機ＥＬ素子Ｅ２が発光するために必要な数十ｎＡ〜数μＡ程度の微小レベルとなる。
【００７８】
この場合、選択期間ＴＳＥ中に有機ＥＬ素子Ｅ２に電流が流れ、非選択期間ＴＮＳＥ中の発光強度よりも強く発光する。しかし、選択期間ＴＳＥは非選択期間ＴＮＳＥに比べて十分短期間であり、このため、当該発光強度の差異の影響は小さいものとなる。
【００７９】
また、ポリシリコンによるトランジスタを用いた有機ＥＬ表示パネルに対しても本発明は適用可能である。
ポリシリコンによるトランジスタは、十分な電流駆動能力を有するため、アモルファスシリコンによるトランジスタの駆動時に懸念された寄生容量の影響による信号書き込み率の低下率は小さい。しかし、ポリシリコンによるトランジスタは電流駆動能力が大きすぎるため、トランジスタの寸法が小さくなり、その結果、加工精度にバラツキが生じ、この加工精度のバラツキが輝度バラツキを増大させることとなる。このような場合、本発明をポリシリコンによる有機ＥＬ表示パネルに適用することにより、上記影響の低減化が可能となる。
【００８０】
【発明の効果】
本発明によれば、表示装置の構成を複雑化することなく、発光素子が発光するために十分なレベル（例えば、数十ｎＡ〜数μＡ程度の微小レベル。）の発光信号（電流）が発光素子に供給可能となるので、消費電力の削減が図られると共に、製造コストが安く、歩留りの高い表示装置および当該表示装置の駆動方法が提供できる。
【図面の簡単な説明】
【図１】本発明を適用した有機ＥＬ表示装置の内部構成を示すブロック図である。
【図２】図１の有機ＥＬ表示装置の一画素を概略的に示す平面図である。
【図３】図１の有機ＥＬ表示装置の画素に対応する等価回路を示す図である。
【図４】Ｎチャネル型のトランジスタの電流−電圧特性を示す図である。
【図５】図１の有機ＥＬ表示装置における信号レベルのタイミングチャートである。
【図６】（ａ）は、他の有機ＥＬ表示装置の一画素分に対応する等価回路を示す図である。（ｂ）は、一画素に４つのスイッチング素子を設けた等価回路を示す図である。
【図７】従来の有機ＥＬ表示装置の一画素分に対応した電流ミラー付等価回路を示す図である。
【符号の説明】
１  有機ＥＬ表示装置
１１  外部回路
２有機ＥＬ表示パネル
３  データドライバ
４  表示部
５  選択走査ドライバ
６  電源走査ドライバ
２１〜２３  トランジスタ
２４  コンデンサ
Ｄ１，１〜Ｄｍ，ｎ  画素回路
Ｐ１，１〜Ｐｍ，ｎ  画素
Ｘ１〜Ｘｎ  選択線
Ｙ１〜Ｙｎ  信号線
Ｚ１〜Ｚｎ  電源走査線
Ｅ１，１〜Ｅｍ，ｎ  有機ＥＬ素子
【図１】
2004258172.tif 000003
【図２】
2004258172.tif 000004
【図３】
2004258172.tif 000005
【図４】
2004258172.tif 000006
【図５】
2004258172.tif 000007
【図６】
2004258172.tif 000008
【図７】
2004258172.tif 000009