(57)【要約】【課題】半導体装置において、ボンディングワイヤの使用を省略または低減させて複数の半導体チップを高密度に実装する。【解決手段】実装基板１１に第１の半導体チップ１２をダイボンディングし、第２の半導体チップ１３に高さの高い複数のバンプ１４と高さの低い複数のバンプ１５とを設け、実装基板１１と第１の半導体チップ１２に第２の半導体チップ１３をフェースダウンボンディングする。【選択図】　　　　図１
2004039929.tif 000002
【特許請求の範囲】
【請求項１】
高さの異なる複数のバンプを有する半導体チップが実装基板と他の半導体チップのうちの少なくとも一方にフェースダウンボンディングされていることを特徴とする半導体装置。
【請求項２】
前記実装基板に第１の半導体チップがダイボンディングされ、第２の半導体チップに高さの異なる複数のバンプが設けられ、前記実装基板と前記第１の半導体チップに前記第２の半導体チップがフェースダウンボンディングされていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１の半導体チップの全部が前記第２の半導体チップの面積内に配置されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第１の半導体チップの一部が前記第２の半導体チップの面積外に配置されていることを特徴とする請求項２記載の半導体装置。
【請求項５】
前記実装基板に第３の半導体チップがダイボンディングされていることを特徴とする請求項２記載の半導体装置。
【請求項６】
前記第１の半導体チップと前記第３の半導体チップの全部が前記第２の半導体チップの面積内に配置されていることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記第１の半導体チップと前記第３の半導体チップの少なくとも一方の一部が前記第２の半導体チップの面積外に配置されていることを特徴とする請求項５記載の半導体装置。
【請求項８】
前記第１の半導体チップに高さの異なるバンプが設けられているとともに、前記第２の半導体チップに第３の半導体チップがダイボンディングされていることを特徴とする請求項２記載の半導体装置。
【請求項９】
前記第２の半導体チップに第４の半導体チップがダイボンディングされていることを特徴とする請求項８記載の半導体装置。
【請求項１０】
実装基板に第１の半導体チップがダイボンディングされ、該第１の半導体チップに第２の半導体チップがダイボンディングされ、前記実装基板と前記第１の半導体チップがボンディングワイヤによって接続され、第３の半導体チップに高さの異なる複数のバンプが設けられ、前記第３の半導体チップが前記第１の半導体チップと前記第２の半導体チップにフェースダウンボンディングされていることを特徴とする請求項１記載の半導体装置。
【請求項１１】
半導体チップのパッドの上に高さの異なる複数のバンプを製造するための半導体チップのバンプ製造方法であって、高さの高いバンプを形成しようとする前記パッドの上に開口を位置付けるように製造マスクを前記半導体チップの上に順次に設ける工程と、前記製造マスクを設ける度に前記開口に導電性材料を充填する工程と、前記製造マスクの全てを取り除く工程とを有することを特徴とする半導体チップのバンプ製造方法。
【請求項１２】
前記製造マスクが写真製版技術によって設けられることを特徴とする請求項１１記載の半導体チップのバンプ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、実装基板に半導体チップがフェースダウンボンディングされて成る半導体装置および半導体チップのバンプ製造方法に関するものである。
【０００２】
【従来の技術】
図１５は従来の半導体装置の正面図であり、図において、１は実装基板、２は実装基板１の上にダイボンディングされた第１の半導体チップ、３は実装基板１と第１の半導体チップ２を電気的に接続するボンディングワイヤ、４は第１の半導体チップ２にフリップチップボンディングされた第２の半導体チップ、５は第２の半導体チップ４に予め設けられている複数のバンプである。これらの全てのバンプ５は半田、金などの導電性材料から均一の高さに形成され、第１の半導体チップ２にバッドに接続されている。
【０００３】
図１６（ａ）〜（ｇ）は上記バンプ５の製造方法の説明図である。図１６（ａ）に示すように、ウエハの初期状態では、アルミニウムなどのパッド６の周囲がパッシベーション膜７によって保護されている。バンプ５の製造に際しては、先ず、図１６（ｂ）に示すようにパッド６とパッシベーション膜７の上にアンダーバンプメタル８がスパッタ法によって形成される。次に、図１６（ｃ）に示すようにアンダーバンプメタル８の上に製造マスク９が配置され、その開口９ａがパッド６の上方に位置付けられる。その後に、図１６（ｄ）に示すように開口９ａに半田１０が充填される。そして、図１６（ｅ）に示すように製造マスク９が取り外されるとともに、図１６（ｆ）に示すように半田１０の下部に位置する部分を除いてアンダーバンプメタル８がエッチングによって除去される。最後に、図１６（ｇ）に示すように半田１０がリフロー炉によって加熱溶融され、バンプ１０Ａが形成される。
【０００４】
【発明が解決しようとする課題】
従来の半導体装置は以上のように構成され、均一の高さのバンプ５を備えた単一の第２の半導体チップ４が第１の半導体チップ２に平面的にフリップチップボンディングされているだけであるので、配線の高密度化が困難であるなどの課題があった。また、第１の半導体チップ２が実装基板１にボンディングワイヤ３によって電気的に接続されているので、半導体チップ２、４が高周波数チップである場合には、ボンディングワイヤ３の引き回しによる配線容量の低減が極めて困難であるなどの課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、ボンディングワイヤの使用を省略または低減させて複数の半導体チップを高密度に実装できる半導体装置および半導体チップのバンプ製造方法を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る半導体装置は、高さの異なる複数のバンプを有する半導体チップが実装基板と他の半導体チップのうちの少なくとも一方にフェースダウンボンディングされていることを特徴とするものである。
【０００７】
実装基板に第１の半導体チップがダイボンディングされ、第２の半導体チップに高さの異なる複数のバンプが設けられ、実装基板と第１の半導体チップに第２の半導体チップがフェースダウンボンディングされていることを特徴とするものである。
【０００８】
この発明に係る半導体装置は、第１の半導体チップの全部が第２の半導体チップの面積内に配置されていることを特徴とするものである。
【０００９】
この発明に係る半導体装置は、第１の半導体チップの一部が第２の半導体チップの面積外に配置されていることを特徴とするものである。
【００１０】
この発明に係る半導体装置は、実装基板に第３の半導体チップがダイボンディングされていることを特徴とするものである。
【００１１】
この発明に係る半導体装置は、第１の半導体チップと第３の半導体チップの全部が第２の半導体チップの面積内に配置されていることを特徴とするものである。
【００１２】
この発明に係る半導体装置は、第１の半導体チップと第３の半導体チップの少なくとも一方の一部が第２の半導体チップの面積外に配置されていることを特徴とするものである。
【００１３】
この発明に係る半導体装置は、第１の半導体チップに高さの異なるバンプが設けられているとともに、第２の半導体チップに第３の半導体チップがダイボンディングされていることを特徴とするものである。
【００１４】
この発明に係る半導体装置は、第２の半導体チップに第４の半導体チップがダイボンディングされていることを特徴とするものである。
【００１５】
この発明に係る半導体装置は、第１の半導体チップの高さの高いバンプが第２の半導体チップの高さの低いバンプに接続され、第１の半導体チップの高さの低いバンプが第３の半導体チップと第４の半導体チップに接続されていることを特徴とするものである。
【００１６】
この発明に係る半導体装置は、実装基板に第１の半導体チップがダイボンディングされ、第１の半導体チップに第２の半導体チップがダイボンディングされ、実装基板と第１の半導体チップがボンディングワイヤによって接続され、第３の半導体チップに高さの異なる複数のバンプが設けられ、第３の半導体チップが第１の半導体チップと第２の半導体チップにフェースダウンボンディングされていることを特徴とするものである。
【００１７】
この発明に係る半導体チップのバンプ製造方法は、高さの高いバンプを形成しようとするパッドの上に開口を位置付けるように製造マスクを半導体チップの上に順次に設ける工程と、製造マスクを設ける度に開口に導電性材料を充填する工程と、製造マスクの全てを取り除く工程とを有することを特徴とするものである。
【００１８】
この発明に係る半導体チップのバンプ製造方法は、製造マスクが写真製版技術によって設けられることを特徴とするものである。
【００１９】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による半導体装置の正面図、図２はその平面図であり、図において、１１は実装基板、１２は実装基板１１の上面にダイボンディングされた第１の半導体チップ、１３は実装基板１１と第１の半導体チップ１２にフェースダウンボンディングされた第２の半導体チップ、１４は第２の半導体チップ１３に予め形成されている高さの高い複数のバンプ、１５は第２の半導体チップ１３に予め形成されている高さの低い複数のバンプである。なお、平面面積に関して、第２の半導体チップ１３は実装基板１１よりも小さくされ、第１の半導体チップ１２は第２の半導体チップ１３よりも小さくされている。
【００２０】
次に実施の形態１による半導体装置の製造方法について説明する。
高さの高いバンプ１４と高さの低いバンプ１５が形成されている第２の半導体チップ１３を予め用意する。そして、実装基板１１の表面のほぼ中央に第１の半導体チップ１２をダイボンディングする。次に、第１の半導体チップ１２を覆うようにして、第２の半導体チップ１３を実装基板１１と第１の半導体チップ１２にフェースダウンボンディングする。この際に、高さの高いバンプ１４は実装基板１１のランドに接続し、高さの低いバンプ１５は第１の半導体チップ１２のパッドに接続する。
【００２１】
以上のように、この実施の形態１によれば、第２の半導体チップ１３に高さの高いバンプ１４と高さの低いバンプ１５を形成し、これらのバンプ１４、１５のみによって実装基板１１と半導体チップ１２、１３を電気的に接続したので、ボンディングワイヤを全く使用することなく半導体チップ１２、１３を立体的かつ高密度に実装でき、配線容量を低減できるという効果が得られる。また、ボンディングワイヤを全く使用しないので、特に半導体チップ１２、１３が高周波数チップである場合に有効となるなどの効果が得られる。
【００２２】
実施の形態２．
図３はこの発明の実施の形態２による半導体装置の正面図、図４はその平面図であり、図において、２１は実装基板、２２は実装基板２１の上面にダイボンディングされた第１の半導体チップ、２３は実装基板２１と第１の半導体チップ２２にフェースダウンボンディングされた第２の半導体チップ、２４は第２の半導体チップ２３に予め形成されている高さの高い複数のバンプ、２５は第２の半導体チップ２３に予め形成されている高さの低い複数のバンプである。なお、平面面積において、第２の半導体チップ２３は実装基板２１よりも小さくされ、第１の半導体チップ２２は第２の半導体チップ２３よりも小さくされ、その一部が第２の半導体チップ２３の面積外に露出されている。
【００２３】
次に実施の形態２による半導体装置の製造方法について説明する。
高さの高いバンプ２４と高さの低いバンプ２５が形成されている第２の半導体チップ２３を予め用意する。そして、実装基板２１の表面の例えば角部寄りに第１の半導体チップ２２をダイボンディングする。次に、第１の半導体チップ２２の大部分を覆うようにして、第２の半導体チップ２３を実装基板２１と第１の半導体チップ２２にフェースダウンボンディングする。この際に、高さの高いバンプ２４は実装基板２１のランドに接続し、高さの低いバンプ２５は第１の半導体チップ２２のパッドに接続する。
【００２４】
以上のように、この実施の形態２によれば、第２の半導体チップ２３に高さの高いバンプ２４と高さの低いバンプ２５を形成し、これらのバンプ２４、２５のみによって実装基板２１と半導体チップ２２、２３を電気的に接続したので、実施の形態１と同様な効果が得られる。その上に、第１の半導体チップ２２の配置を変えることにより、実装基板２１と半導体チップ２２、２３の多様な組合せが可能になるなどの効果も得られる。
【００２５】
実施の形態３．
図５はこの発明の実施の形態３による半導体装置の正面図、図６はその平面図であり、図において、３１は実装基板、３２は実装基板３１の上面にダイボンディングされた第１の半導体チップ、３３は第１の半導体チップ３２の側方において実装基板３１の上面にダイボンディングされた第２の半導体チップ、３４は第１の半導体チップ３２と第２の半導体チップ３３にフェースダウンボンディングされた第３の半導体チップ、３５は第３の半導体チップ３４に予め形成されている高さの高い複数のバンプ、３６は第３の半導体チップ３４に予め形成されている高さの低い複数のバンプである。なお、第３の半導体チップ３４の平面面積は実装基板３１よりも小さくされている。また、第１の半導体チップ３２と第２の半導体チップ３３は同じ大きさとされ、第３の半導体チップ３４の面積内に配置されている。
【００２６】
次に実施の形態３による半導体装置の製造方法について説明する。
高さの高いバンプ３５と高さの低いバンプ３６が形成されている第２の半導体チップ３４を予め用意する。そして、実装基板３１の表面に第１の半導体チップ３２と第２の半導体チップ３３をダイボンディングする。次に、第１の半導体チップ３２と第２の半導体チップ３３を覆うようにして、第３の半導体チップ３４を実装基板３１、第１の半導体チップ３２および第２の半導体チップ３３にフェースダウンボンディングする。この際に、高さの高いバンプ３５は実装基板３１のランドに接続し、高さの低いバンプ３６は第１の半導体チップ３２と第２の半導体チップ３３のパッドに接続する。
【００２７】
以上のように、この実施の形態３によれば、第３の半導体チップ３４に高さの高いバンプ３５と高さの低いバンプ３６を予め形成し、これらのバンプ３５、３６のみによって実装基板３１と半導体チップ３２〜３４を電気的に接続したので、実施の形態１と同様な効果が得られる。
【００２８】
実施の形態４．
図７はこの発明の実施の形態４による半導体装置の正面図、図８はその平面図であり、図において、４１は実装基板、４２は実装基板４１の上面の例えば一方の隅部にダイボンディングされた第１の半導体チップ、４３は実装基板４１の上面の例えば他方の隅部にダイボンディングされた第２の半導体チップ、４４は実装基板４１、第１の半導体チップ４２および第２の半導体チップ４３にフェースダウンボンディングされた第３の半導体チップ、４５は第３の半導体チップ４４に予め形成されている高さの高い複数のバンプ、４６は第３の半導体チップ４４に予め形成されている高さの低い複数のバンプである。なお、平面面積に関し、第３の半導体チップ４４は実装基板４１よりも小さくされ、第１の半導体チップ４２と第２の半導体チップ４３は第３の半導体チップ４４よりも小さくされ、それらの一部が第３の半導体チップ４４の面積外に露出されている。
【００２９】
次に実施の形態４による半導体装置の製造方法について説明する。
高さの高いバンプ４５と高さの低いバンプ４６が形成されている第３の半導体チップ４４を予め用意する。そして、実装基板４１の表面に第１の半導体チップ４２と第２の半導体チップ４３をダイボンディングする。次に、第１の半導体チップ４２と第２の半導体チップ４３の一部を覆うようにして、第３の半導体チップ４４を実装基板４１、第１の半導体チップ４２および第２の半導体チップ４３にフェースダウンボンディングする。この際に、高さの高いバンプ４５は実装基板４１のランドに接続し、高さの低いバンプ４６は第１の半導体チップ４２と第２の半導体チップ４３のパッドに接続する。
【００３０】
以上のように、この実施の形態４によれば、第３の半導体チップ４４に高さの高いバンプ４５と高さの低いバンプ４６を形成し、これらのバンプ４５、４６のみによって実装基板４１と半導体チップ４２〜４４を電気的に接続したので、実施の形態３と同様な効果が得られる。その上に、第１の半導体チップ４２と第２の半導体チップ４３の配置を変えることにより、実装基板４１と半導体チップ４２〜４４の多様な組合せが可能になるなどの効果も得られる。
【００３１】
実施の形態５．
図９はこの発明の実施の形態５による半導体装置の正面図、図１０はその平面図であり、図において、５１は実装基板、５２は実装基板５１の上面にダイボンディングされた第１の半導体チップ、５３は実装基板５１と第１の半導体チップ５２にフェースダウンボンディングされた第２の半導体チップ、５４は第２の半導体チップ５３に予めダイボンディングされている第３の半導体チップ、５５は第１の半導体チップ５２に予め形成されている高さの高い複数のバンプ、５６は第１の半導体チップ５２に予め形成されている高さの低い複数のバンプ、５７は第２の半導体チップ５３に予め形成されている高さの高い複数のバンプ、５８は第２の半導体チップ５３に予め形成されている高さの低い複数のバンプである。なお、平面面積において、第２の半導体チップ５３は実装基板５１よりも小さくされ、第１の半導体チップ５２は第２の半導体チップ５３よりも小さくされ、第３の半導体チップ５４は第１の半導体チップ５２よりも小さくされている。
【００３２】
次に実施の形態５による半導体装置の製造方法について説明する。
高さの高いバンプ５５と高さの低いバンプ５６が形成されている第１の半導体チップ５２を予め用意する。また、第３の半導体チップ５４がダイボンディングされ、かつ高さの高いバンプ５７と高さの低いバンプ５８が形成されている第２の半導体チップ５３を予め用意する。そして、実装基板５１の表面のほぼ中央に第１の半導体チップ５２をダイボンディングする。次に、第１の半導体チップ５２を覆うようにして、第２の半導体チップ５３を実装基板５１と第１の半導体チップ５２にフェースダウンボンディングする。この際に、第１の半導体チップ５２の高さの高いバンプ５５と第２の半導体チップ５３の高さの低いバンプ５８とを接続し、第１の半導体チップ５２の高さの低いバンプ５６を第３の半導体チップ５４のパッドに接続し、第２の半導体チップ５３の高さの高いバンプ５７を実装基板５１のランドに接続する。
【００３３】
以上のように、この実施の形態５によれば、第１の半導体チップ５２に高さの高いバンプ５５と高さの低いバンプ５６を形成し、第２の半導体チップ５３に高さの高いバンプ５７と高さの低いバンプ５８を形成し、これらのバンプ５５〜５８のみによって実装基板５１と半導体チップ５２〜５４を電気的に接続したので、実施の形態１〜４よりもより高密度でより多様な実装が可能になるなどの効果が得られるうえに、その他は実施の形態３と同様な効果が得られる。
【００３４】
実施の形態６．
図１１はこの発明の実施の形態６による半導体装置の正面図、図１２はその平面図であり、図において、６１は実装基板、６２は実装基板６１の上面にダイボンディングされた第１の半導体チップ、６３は実装基板６１と第１の半導体チップ６２にフェースダウンボンディングされた第２の半導体チップ、６４は第２の半導体チップ６３に予めダイボンディングされている第３の半導体チップ、６５は第２の半導体チップ６３に予めダイボンディングされている第４の半導体チップ、６６は第１の半導体チップ６２に予め形成されている高さの高い複数のバンプ、６７は第１の半導体チップ６２に予め形成されている高さの低い複数のバンプ、６８は第２の半導体チップ６３に予め形成されている高さの高い複数のバンプ、６９は第２の半導体チップ６３に予め形成されている高さの低い複数のバンプである。なお、平面面積に関しては、実施の形態５の第３の半導体チップ５４が第３の半導体チップ６４と第４の半導体チップ６５とされていることを除いて、実施の形態５と同様とされている。
【００３５】
次に実施の形態６による半導体装置の製造方法について説明する。
高さの高いバンプ６６と高さの低いバンプ６７が形成されている第１の半導体チップ５２を予め用意する。また、第３の半導体チップ６４と第４の半導体チップ６５がダイボンディングされ、かつ高さの高いバンプ６８と高さの低いバンプ６９が形成されている第２の半導体チップ６３を予め用意する。そして、実装基板６１の表面のほぼ中央に第１の半導体チップ６２をダイボンディングする。次に、第１の半導体チップ６２を覆うようにして、第２の半導体チップ６３を実装基板６１と第１の半導体チップ６２にフェースダウンボンディングする。この際に、バンプ６６〜６９は実施の形態５のバンプ５５〜５８と同様に接続する。
【００３６】
以上のように、この実施の形態６によれば、第１の半導体チップ６２に高さの高い６６と高さの低いバンプ６７を形成し、第２の半導体チップ６３に高さの高いバンプ６８と高さの低いバンプ６９を形成、これらのバンプ６６〜６９のみによって実装基板６１と半導体チップ６２〜６５を電気的に接続したので、第５の実施の形態と同様な効果が得られる。
【００３７】
実施の形態７．
図１３はこの発明の実施の形態７による半導体装置の正面図であり、図において、７１は実装基板、７２は実装基板７１の上面にダイボンディングされた第１の半導体チップ、７３は第１の半導体チップ７２の上面にダイボンディングされた第２の半導体チップ、７４は第１の半導体チップ７２と第２の半導体チップ７３にフェースダウンボンディングされた第３の半導体チップ、７５は第３の半導体チップ７４に予め形成されている高さの高い複数のバンプ、７６は第３の半導体チップ７４に予め形成されている高さの低い複数のバンプ、７７は実装基板７１のランドと第１の半導体チップ７２のパッドとを接続したボンディングワイヤである。なお、平面面積に関し、第１の半導体チップ７２は実装基板７１よりも小さくされ、第３の半導体チップ７４は第１の半導体チップ７２よりも小さくされ、第２の半導体チップ７３は第３の半導体チップ７４よりも小さくされている。
【００３８】
次に実施の形態７による半導体装置の製造方法について説明する。
高さの高いバンプ７５と高さの低いバンプ７６が形成されている第３の半導体チップ７４を予め用意する。そして、実装基板７１の表面のほぼ中央に第１の半導体チップ７２をダイボンディングする。次に、第１の半導体チップ７２の表面のほぼ中央に第２の半導体チップ７３をダイボンディングする。さらに、第３の半導体チップ７４を第１の半導体チップ７２と第２の半導体チップ７３にフェースダウンボンディングする。この際に、高さの高いバンプ７５は第１の半導体チップ７２のパッドに接続し、高さの低いバンプ７６は第２の半導体チップ７３のパッドに接続する。そして、実装基板７１のランドと第１の半導体チップ７２のパッドをボンディングワイヤ７７によって接続する。
【００３９】
以上のように、この実施の形態７によれば、第３の半導体チップ７４に高さの高いバンプ７５と高さの低いバンプ７６を形成し、これらのバンプ７５、７６によって半導体チップ７２〜７４を電気的に接続したので、ボンディングワイヤ７７の数を従来よりも少なくすることができ、その他は実施の形態５とほぼ同様な効果が得られる。
【００４０】
実施の形態８．
図１４（ａ）〜（ｉ）はこの発明の実施の形態８による半導体チップのバンプ製造方法の説明図である。上述の実施の形態１〜７のバンプ１４、１５、２４、２５、３５、３６、４５、４６、５５〜５８、６６〜６９、７５、７６はこの製造方法によって製造されている。なお、図１４（ａ）に示すように、ウエハの初期状態では、アルミニウムなどのパッド８１の周囲がパッシベーション膜８２によって保護されている。
【００４１】
先ず、図１４（ｂ）に示すように、パッド８１とパッシベーション膜８２の上にアンダーバンプメタル層８３をスパッタ法によって形成する。続いて、図１４（ｃ）に示すように、パッド８１の上方に開口８４を有する第１の製造マスク８５をアンダーバンプメタル層８３の上に配置する。そして、図１４（ｄ）に示すように、バンプの形成が必要となる開口８４に半田８６を電解めっき法などによって充填する。なお、半田８６の代りにその他の導電性材料、例えば金などを使用することができる。
【００４２】
次に、図１４（ｅ）に示すように、高さを高くしたい半田８６の上方に開口８７を有する第２の製造マスク８８を第１の製造マスク８５の上に配置する。そして、図１４（ｆ）に示すように、第２の製造マスク８８の開口８７に半田８６を上述と同様に充填する。
【００４３】
そして、図１４（ｇ）に示すように、第１の製造マスク８５と第２の製造マスク８８を取り去る。さらに、図１４（ｈ）に示すように半田８６の下部に位置する部分を除いて、アンダーバンプメタル層８３をエッチングによって除去する。最後に、図１４（ｉ）に示すように、半田８６をリフロー炉によって加熱溶融し、高さの低いバンプ８６Ａと高さの高いバンプ８６Ｂとを形成する。
【００４４】
なお、開口８４を有する第１の製造マスク８５や開口８７を有する第２の製造マスク８８を使用する代りに、フォトレジスト塗り、フォトマスク合せ、露光、現像、エッチング、フォトレジスト除去などの工程を有する写真製版（リソグラフィ）技術によって開口８４、８７を設けることができる。また、これらの工程を繰り返すことにより、さらに高さの高いバンプを形成できることは云うまでもない。
【００４５】
以上のように、この実施の形態８によれば、最初に設けた半田８６の上に同様な半田８６を積層することによって、バンプの高さを複数種の高さに形成できるという効果が得られる。したがって、従来の半導体チップの均一な高さのバンプの上に製造マスク８５、８８を重ねる工程を回繰り返すことによって、従来の半導体チップのバンプの高さを複数種の高さに変更できるなどの効果が得られる。
【００４６】
なお、上述の実施の形態５では、第１の半導体チップ５２の高さの高いバンプ５５と第２の半導体チップ５３の高さの低いバンプ５８とを接続したが、第１の半導体チップ５２の高さの高いバンプ５５をより高くすることによって第２の半導体チップ５３の高さの低いバンプ５８を省略し、あるいは、第２の半導体チップ５３の高さの低いバンプ５８をより高くすることによって第１の半導体チップ５２の高さの高いバンプ５５を省略することができる。このことは実施の形態６にも適用できる。そして、上述の実施の形態１〜８では、２種類の高さのバンプについて説明したが、３種類以上の高さのバンプと厚さの異なる半導体チップとの組合せが可能であることは云うまでもない。
【００４７】
【発明の効果】
以上のように、この発明によれば、高さの異なる複数のバンプを有する半導体チップが実装基板と他の半導体チップのうちの少なくとも一方にフェースダウンボンディングされているように構成したので、半導体チップと実装基板の間や、半導体チップと他の半導体チップの間をバンプのみによって電気的に接続することができる。したがって、ボンディングワイヤを全く使用することなく半導体チップを立体的かつ高密度に実装できるとともに、配線容量を低減できるという効果が得られる。また、ボンディングワイヤを全く使用しないので、半導体チップが高周波数チップである場合に有効となるなどの効果も得られる。
【００４８】
この発明によれば、実装基板に第１の半導体チップがダイボンディングされ、第２の半導体チップに高さの異なる複数のバンプが設けられ、実装基板と第１の半導体チップに第２の半導体チップがフェースダウンボンディングされているように構成したので、実装基板と第２の半導体チップの間や、第１の半導体チップと第２の半導体チップの間をバンプのみによって電気的に接続することができる。したがって、ボンディングワイヤを全く使用することなく半導体チップを立体的かつ高密度に実装できるとともに、配線容量を低減できるという効果が得られる。また、ボンディングワイヤを全く使用しないので、第１の半導体チップや第２の半導体チップが高周波数チップである場合に有効となるなどの効果も得られる。
【００４９】
この発明によれば、第１の半導体チップの全部が第２の半導体チップの面積内に配置されているように構成したので、１チップ分の面積の中に全ての半導体チップを実装できるという効果が得られる。
【００５０】
この発明によれば、第１の半導体チップの一部が第２の半導体チップの面積外に配置されているように構成したので、半導体チップ同士の多様な組合せが可能になるという効果が得られる。
【００５１】
この発明によれば、実装基板に第３の半導体チップがダイボンディングされているように構成したので、さらなる高密化が可能になるという効果が得られる。
【００５２】
この発明によれば、第１の半導体チップと第３の半導体チップの全部が第２の半導体チップの面積内に配置されているように構成したので、１チップ分の面積の中に全ての半導体チップを実装できるという効果が得られる。
【００５３】
この発明によれば、第１の半導体チップと第３の半導体チップの少なくとも一方の一部が第２の半導体チップの面積外に配置されているように構成したので、半導体チップ同士の多様な組合せが可能になるという効果が得られる。
【００５４】
この発明によれば、第１の半導体チップに高さの異なるバンプが設けられているとともに、第２の半導体チップに第３の半導体チップがダイボンディングされているように構成したので、さらなる高密化が可能になるという効果が得られる。
【００５５】
この発明によれば、第２の半導体チップに第４の半導体チップがダイボンディングされているように構成したので、さらなる高密度化が可能になるという効果が得られる。
【００５６】
この発明によれば、実装基板に第１の半導体チップがダイボンディングされ、第１の半導体チップに第２の半導体チップがダイボンディングされ、実装基板と第１の半導体チップがボンディングワイヤによって接続され、第３の半導体チップに高さの異なる複数のバンプが設けられ、第３の半導体チップが第１の半導体チップと第２の半導体チップにフェースダウンボンディングされているように構成したので、ボンディングワイヤの数が従来よりも減少するという効果が得られる。
【００５７】
この発明によれば、高さの高いバンプを形成しようとするパッドの上に開口を位置付けるように製造マスクを半導体チップの上に順次に設ける工程と、製造マスクを設ける度に開口に導電性材料を充填する工程と、製造マスクの全てを除く工程とを有するように構成したので、高さの異なる複数種のバンプを容易に形成できるという効果が得られる。また、従来の均一な高さのバンプを異なる高さに形成できるという効果も得られる。
【００５８】
この発明によれば、製造マスクが写真製版技術によって設けられるように構成したので、いろいろな高さのバンプを形成できるという効果が得られる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による半導体装置を示す正面図である。
【図２】図１の平面図である。
【図３】この発明の実施の形態２による半導体装置を示す正面図である。
【図４】図３の平面図である。
【図５】この発明の実施の形態３による半導体装置を示す正面図である。
【図６】図５の平面図である。
【図７】この発明の実施の形態４による半導体装置を示す正面図である。
【図８】図７の平面図である。
【図９】この発明の実施の形態５による半導体装置を示す正面図である。
【図１０】図９の平面図である。
【図１１】この発明の実施の形態６による半導体装置を示す正面図である。
【図１２】図１１の平面図である。
【図１３】この発明の実施の形態７による半導体装置を示す正面図である。
【図１４】この発明の実施の形態８による半導体チップのバンプ製造方法を説明する断面図である。
【図１５】従来の技術による半導体装置を示す正面図である。
【図１６】従来の技術による半導体チップのバンプ製造方法を説明する断面図である。
【符号の説明】
１１，２１，３１，４１，５１，６１，７１　実装基板、１２，２２，３２，４２，５２，６２，７２　第１の半導体チップ、１３，２３，３３，４３，５３，６３，７３　第２の半導体チップ、１４，２４，３５，４５，５５，５７，６６，６８，７５　高さの高いバンプ、１５，２５，３６，４６，５６，５８，６７，６９，７６　高さの低いバンプ、３４，４４，５４，６４，７４　第３の半導体チップ、６５　第４の半導体チップ。
【図１】
2004039929.tif 000003
【図２】
2004039929.tif 000004
【図３】
2004039929.tif 000005
【図４】
2004039929.tif 000006
【図５】
2004039929.tif 000007
【図６】
2004039929.tif 000008
【図７】
2004039929.tif 000009
【図８】
2004039929.tif 000010
【図９】
2004039929.tif 000011
【図１０】
2004039929.tif 000012
【図１１】
2004039929.tif 000013
【図１２】
2004039929.tif 000014
【図１３】
2004039929.tif 000015
【図１４】
2004039929.tif 000016
【図１５】
2004039929.tif 000017
【図１６】
2004039929.tif 000018