(57)【要約】【課題】簡単にコントロールできるリファレンスセルを有する不揮発性メモリを提供することを目的とする。【解決方法】不揮発性メモリにあるリファレンスセルが分圧回路を利用して、バイアス電圧をコントロールゲートに加え、コントロールゲートと電圧Ｖｓｓとの間の電圧差が簡単に調整されられて、更にリファレンス電流を変更し、リファレンス電流がメモリセル電流の半分に調整され、判断増幅回路はリファレンス電流の伝送電流とビット線の伝送電流を比較し、メモリセルに蓄えられる二進数データを判別する。【選択図】        図４
2004178621.tif 000002
【特許請求の範囲】
【請求項１】
ビット線と、
前記ビット線に接続され、保存しているデータと対応するメモリセル電流を出す不揮発性メモリセルと、
リファレンスビット線と、
コントロールゲートと、前記コントロールゲートに電気的に接続されているフローティングゲートとを有し、前記フローティングゲートが前記コントロールゲートの電圧と前記フローティングゲートの電圧とを同じ電位に近づけ、前記リファレンスビット線に接続され、リファレンスセル電流を出す不揮発性リファレンスセルと、
前記ビット線および前記リファレンスビット線に接続され、前記メモリセル電流と前記リファレンスセル電流との間の電流差によって、前記不揮発性メモリセルに保存しているデータを判定する判断増幅回路とを含んでいることを特徴とする不揮発性メモリ。
【請求項２】
前記不揮発性リファレンスセルのコントロールゲートには、バイアス電圧が入力され、前記リファレンスセル電流を予定電流値に近づけるように調整し、
前記判断増幅回路は、前記メモリセル電流と前記リファレンスセル電流間の電流差を拡大し、前記不揮発性メモリセルに保存しているデータを判定することを特徴とする請求項１記載の不揮発性メモリ。
【請求項３】
前記不揮発性メモリは、更に分圧回路を含み、前記分圧回路が前記不揮発性リファレンスセルのコントロールゲートに電気的に接続され、前記バイアス電圧を前記不揮発性リファレンスセルのコントロールゲートに提供することを特徴とする請求項１記載の不揮発性メモリ。
【請求項４】
前記不揮発性メモリはフラッシュメモリであることを特徴とする請求項１記載不揮発性メモリ。
【請求項５】
前記不揮発性メモリセルと前記不揮発性リファレンスセルは同じ半導体工程で製造されることを特徴とする請求項１記載の不揮発性メモリ。
【請求項６】
前記不揮発性メモリセルは、第一閾値電圧を含み、電気を伝える時に、前記メモリセル電流を第一電流値に近づけ、前記不揮発性メモリセルは、第二閾値電圧を含み、電気を伝えない時に、前記メモリセル電流を第二電流値に近づけ、前記第一閾値電圧は前記第二閾値電圧より小さいことを特徴とする請求項１記載不揮発性メモリ。
【請求項７】
前記リファレンスセル電流は、前記不揮発性メモリに調整され、前記第一電流値と前記第二電流値との間に調整されることを特徴とする請求項６記載の不揮発性メモリ。
【請求項８】
前記リファレンスセル電流は、前記不揮発性メモリに調整され、前記第一電流値と前記第二電流値との平均値に近づけることを特徴とする請求項７記載の不揮発性メモリ。
【請求項９】
前記判断増幅回路は電流モードの判断増幅回路であることを特徴とする請求項１記載の不揮発性メモリ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は不揮発性メモリに係り、特に簡単な回路を備え、容易にコントロールできるリファレンスセルを含む不揮発性メモリに関する。
【０００２】
【従来の技術】
近年、モバイル電子商品が段々広がりつつある。モバイル電子商品に不揮発性メモリであるフラッシュメモリを応用させるために、フラッシュメモリに関する技術もモバイル電子商品の普及につれて、急速に発展しつつある。例えば、デジタルカメラ、携帯電話、テレビゲーム、パーソナルデジタルアシスタント（ＰＤＡ）などはすべてフラッシュメモリを使って、システムパラメータなどに関するデータを蓄えている。フラッシュメモリの原理はメモリセルのゲートチャネルの導通をコントロールする閾値電圧に対応する二進数データ“０”あるいは“１”を蓄える。フラッシュメモリは不揮発性メモリなので、フラッシュメモリに保存されているデータは電力中断によってデータが消去されることがない。
【０００３】
図１は、従来技術のフラッシュメモリのメモリセルの構造を示す図である。図１において、メモリセル１０は基板１２、ソース電極１４、ドレイン電極１６、フローティングゲート１８とコントロールゲート２０を含む。チャンネル２２とフローティングゲート１８との間には酸化膜２４が形成され、基板１２は参考電圧Ｖｂｂ（一般的には、接地電圧０ボルトになる。）に電気的に接続する。もし基板１２はＰ型領域なら、ソース電極１４とドレイン電極１６はＮ型領域になる。逆に、もし基板１２はＮ型領域なら、ソース電極１４とドレイン電極１６はＰ型領域になる。フローティングゲート１８に保存されている電子の数がメモリセル１０の閾値電圧に影響を及ぼすので、チャンネル２２を発生する或いは発生しないことが決められる。さらに、フローティングゲート１８に保存されている電子の数はメモリセル１０に保存されている二進数データを決めさせられることができる。それはメモリセル１０の通じる状態によって、対応する二進数の“０”あるいは“１”を表わす。
【０００４】
従来の方法によるファウラー・ノルトハイム・トンネルとホットエレクトロンの原理がよくフローティングゲート１８にある電子の数をコントロールするために使われる。メモリセル１０が比較的に低い閾値電圧を持つとき、フローティングゲート１８で電子の数が少ないことを表わし、メモリセル１０が二進数数値の“０”を蓄える。逆に、メモリセルが比較的に高い閾値電圧を持つとき、フローティングゲート１８で電子の数が多いことを表わし、メモリセル１０が二進数数値の“１”を蓄える。
【０００５】
もし、メモリセル１０の基板１２がＰ型領域であるなら、電圧Ｖｄと電圧Ｖｃｇがそれぞれ６ボルトと−８ボルトでドレイン電極１６とコントロールゲート２０に加えられる時に、ソース電極１４がフローティング状態を保ち、メモリセル１０にプログラム操作を行う。そして、フローティングゲート１８にある電子が追い出され、トンネルして、ドレイン電極１６に至る。従って、メモリセル１０の閾値電圧が対応して下がり、電位がほぼ２ボルトになり、対応する二進数数値“０”となる。電圧Ｖｓと電圧Ｖｃｇがそれぞれ−８ボルトと１０ボルトでソース電極１４とコントロールゲート２０に加えられる時に、ドレイン電極１６がフローティング状態を保ち、メモリセル１０に削除操作を行う。そして、ソース電極１４の中にある電子がフローティングゲート１８に引き付けられる。従って、メモリセル１０の閾値電圧がほぼ６ボルトの電位にあがり、対応する二進数数値“１”となる。
【０００６】
上に述べたように、フローティングゲート１８に保存されている電子の数によってメモリセル１０の対応する二進数数値が決められる。メモリセル１０に保存されているデータを取り出す時に、別の読み取り操作を実行しなければならない。読み取り操作を実行する時には、電位が１ボルトである電圧はドレイン電極１６に加えられ、電位が３．３ボルトである電圧はコントロールゲート２０に加えられ、接地電圧（０ボルト）はソース電極１４に加えられる。この運用環境のもとで、メモリセル１０が“０”を蓄える時に、メモリセル１０が自身の低閾値電圧の原因でチャンネル２２を発生する。すなわち、メモリセル１０が導通し、電流がメモリセル１０から出力される。逆に、メモリセル１０が“１”を蓄える時に、メモリセル１０が自身の高閾値電圧の原因で、チャンネル２２を発生しない。すなわち、メモリセル１０が不導通の状態を保ち、電流がメモリセル１０から出力されない。上に述べた操作と対応する電圧との関係を、下の表に示す。
【０００７】
【表１】
2004178621.tif 000003
図２は、従来技術のフラッシュメモリの回路を示す図である。図２において、フラッシュメモリ３０はメモリセル３１、リファレンスセル３２、コントロールトランジスタ３３、３４、および判断増幅回路３５を含む。図２の中にある符号ＶｃｃとＶｓｓは電圧ソース電位（一般的には５ボルト）と接地電位（一般的には０ボルト）を表わす。メモリセル３１がワード線に選ばれる時、電圧Ｖｗｌはワード線を経由して、メモリセル３１のコントロールゲートに入力される。前に述べたように、もし、メモリセル３１が“０”を蓄えるなら、電圧Ｖｗｌがメモリセル３１を導通させて、電流を出力する。すなわち、電圧Ｖｗｌと電圧Ｖｓｓとの間の電圧差によりメモリセル３１を導通させ、電流を流すことができる。もし、メモリセル３１が“１”を蓄えるなら、電圧Ｖｗｌがメモリセル３１を導通せず、電流が流れない。すなわち、電圧Ｖｗｌと電圧Ｖｓｓとの間の電圧差によりメモリセル３１が導通されず、電流を流すことができない。したがって、もしメモリセル３１がメモリセル電流Ｉｃｅｌｌを生じるなら、メモリセル３１が二進数数値“０”を蓄えることが判別される。逆に、メモリセル３１がメモリセル電流Ｉｃｅｌｌを生じないなら、二進数数値“１”に判別される。他には、コントロールトランジスタ３３がスイッチング装置として、メモリセル電流Ｉｃｅｌｌを判断増幅回路に供給するか否かをコントロールするために使われる。
【０００８】
リファレンスセル３２は判断増幅回路３５にリファレンス電流Ｉｒｅｆを供給することに使われる。判断増幅回路３５がビット線３６とリファレンスビット線３７に接続され、ビット線３６の通電される電流とリファレンスビット線３７の通電される電流の大きさを比較するために使われる。リファレンス電流Ｉｒｅｆの大きさは、０とメモリセル電流Ｉｃｅｌｌとの間に調整される。だから、判断増幅回路３５はビット線３６の通電される電流とリファレンスビット線３７の通電される電流を比較することによって、メモリセル３１に蓄えるデータを判別することができる。実際には、リファレンス電流Ｉｒｅｆの大きさがメモリセル電流Ｉｃｅｌｌの半分に調整される。それは、判断増幅回路３５がビット線３６でメモリセル電流Ｉｃｅｌｌを伝送する過程に混ぜられるノイズに耐えられるために使われ、ノイズによって、間違って判断してしまうのを避けるためである。しかし、リファレンス電流Ｉｒｅｆの大きさをメモリセル電流Ｉｃｅｌｌの半分に調整するのは簡単ではない。それは、リファレンスセル３２のフローティングゲートに蓄えられる電子の数を正確にコントロールしなければならない為である。調整される過程には、フローティングゲートに蓄えられる必要な電子に何回のプログラム操作と削除操作をしなければならない。その他、リファレンスセル３２が導通される時に、リファレンス電流Ｉｒｅｆを読み取った後、更にフローティングゲートに蓄えられる電子の数が影響されてしまう。すなわち、判断増幅回路３５は比較するためにリファレンスセル３２のリファレンス電流Ｉｒｅｆを読み取らなければならない時に、ホットエレクトロンがフローティングゲートに流し込まれる。リファレンスセル３２のもとの閾値電圧が、規定値以上の流し込まれるホットエレクトロンによって偏差され、リファレンス電流Ｉｒｅｆがこの影響により不安定になり、次回の判断増幅回路３５の判別にも影響を及ぼす。
【０００９】
図３は、従来技術のもう一つのフラッシュメモリの回路を示す図である。図３に示すフラッシュメモリ４０は、図２に示すフラッシュメモリ３０を改善したもので、唯一違う点は、フラッシュメモリ４０がリファレンス電流Ｉｒｅｆを導通させる複数のリファレンスセル３２を含むことによって形成される点である。図３において、五つのリファレンスセル３２が直列に接続され、一つのセットとして構成されている。そして、直列に接続されるリファレンスセル３２の２セットが並列に接続される。各々のリファレンスセル３２とメモリセル３１とは同様の構造と特性を持つ。従って、各々のリファレンスセル３２がプログラムなどの操作によって同様の低閾値電圧をもつことができる。（メモリセル３１との低閾値電圧が同じ）前に述べたリファレンスセル３２の接続配置で電圧Ｖｃｃを入力して、同時に各々のリファレンスセル３２が導通される時に、最終出力されるリファレンス電流Ｉｒｅｆが２／５をメモリセル電流Ｉｃｅｌｌに掛ける。図３に示すように、各々のリファレンスセル３２の閾値電圧はメモリセル３１の低閾値電圧と同じである。従って、フローティングゲートに蓄えられている電子の数を正確に調整することによって、リファレンス電流Ｉｒｅｆをコントロールする必要がなくなる。しかし、上に述べたリファレンスセル３２の特殊な接続方法が回路の複雑性を増す。言い換えると、フラッシュメモリのサイズもこの接続方法によって増大される。
【００１０】
【発明が解決しようとする課題】
従って、本発明は、上記の問題点を解決し、簡単にコントロールできるリファレンスセルを有する不揮発性メモリを提供することを目的とする。
【００１１】
【発明が解決するための手段】
そこで、本発明者は従来技術に見られる欠点に鑑み、鋭意研究を重ねた結果、ビット線、メモリセル、リファレンスビット線、リファレンスセル、コントロールトランジスタ、判断増幅回路、分圧回路とによって不揮発性メモリを構成して、前記課題を解決することに着目し、かかる見地に基づいて本発明の完成に至った。
【００１２】
即ち、分圧回路を使って、バイアス電圧をコントロールゲートに加えることにより、コントロールゲートと電圧Ｖｓｓとの間の電圧差が簡単に調整されて、更にリファレンス電流を変更することができる。
【００１３】
以下に本発明について詳述する。
【００１４】
本発明は、請求項１において、ビット線と、前記ビット線に接続され、保存しているデータと対応するメモリセル電流を出す不揮発性メモリセルと、リファレンスビット線と、コントロールゲートと、前記コントロールゲートに電気的に接続されているフローティングゲートとを有し、前記フローティングゲートが前記コントロールゲートの電圧と前記フローティングゲートの電圧とを同じ電位に近づけ、前記リファレンスビット線に接続され、リファレンスセル電流を出す不揮発性リファレンスセルと、前記ビット線および前記リファレンスビット線に接続され、前記メモリセル電流と前記リファレンスセル電流との間の電流差によって、前記不揮発性メモリセルに保存しているデータを判定する判断増幅回路とを含んでいる。
【００１５】
本発明は、請求項２において、前記不揮発性リファレンスセルのコントロールゲートには、バイアス電圧が入力され、前記リファレンスセル電流を予定電流値に近づけるように調整し、前記判断増幅回路は、前記メモリセル電流と前記リファレンスセル電流間の電流差を拡大し、前記不揮発性メモリセルに保存しているデータを判定する。
【００１６】
本発明は、請求項３において、前記不揮発性メモリは、更に分圧回路を含み、前記分圧回路が前記不揮発性リファレンスセルのコントロールゲートに電気的に接続され、前記バイアス電圧を前記不揮発性リファレンスセルのコントロールゲートに提供する。
【００１７】
本発明は、請求項４において、前記不揮発性メモリはフラッシュメモリである。
【００１８】
本発明は、請求項５において、前記不揮発性メモリセルと前記不揮発性リファレンスセルは同じ半導体工程で製造される。
【００１９】
本発明は、請求項６において、前記不揮発性メモリセルは、第一閾値電圧を含み、電気を伝える時に、前記メモリセル電流を第一電流値に近づけ、前記不揮発性メモリセルは、第二閾値電圧を含み、電気を伝えない時に、前記メモリセル電流を第二電流値に近づけ、前記第一閾値電圧は前記第二閾値電圧より小さい。
【００２０】
本発明は、請求項７において、前記リファレンスセル電流は、前記不揮発性メモリに調整され、前記第一電流値と前記第二電流値との間に調整される。
【００２１】
本発明は、請求項８において、前記リファレンスセル電流は、前記不揮発性メモリに調整され、前記第一電流値と前記第二電流値との平均値に近づける。
【００２２】
本発明は、請求項９において、前記判断増幅回路は電流モードの判断増幅回路である。
【００２３】
【発明の実施の形態】
この発明は、簡単にコントロールされられるリファレンスセルを含むフラッシュメモリにあるリファレンスセルが分圧回路を利用して、バイアス電圧をコントロールゲートに加える。コントロールゲートと電圧Ｖｓｓとの間の電圧差が簡単に調整されて、更にリファレンス電流を変更する。リファレンス電流は、メモリセル電流の半分に調整される。判断増幅回路は、リファレンス電流の伝送電流とビット線の伝送電流を比較し、メモリセルに蓄えられる二進数データを判別する。
【００２４】
かかるフラッシュメモリの構造と特徴を詳述するために、具体的な実施例を挙げ、図４に基づいて以下に説明する。
【００２５】
図４は、本発明におけるフラッシュメモリの回路を示す図である。図４において、フラッシュメモリ５０は、ビット線５２、メモリセル５４、リファレンスビット線５６、リファレンスセル５８、コントロールトランジスタ６０、６２、判断増幅回路６４および分圧回路６６を含む。実施例の中には、図４がただ一つメモリセル５４を表わしている。しかし、実際には、フラッシュメモリ５０が複数のメモリセル５４をマトリックス配列の形で含む。リファレンスセル５８はコントロールゲート６８とフローティングゲート７０とを含む。フローティングゲート７０がコントロールゲート６８に電気的に接続され、フローティングゲート７０とコントロールゲート６８に同様の電圧の電位を持たせる。すなわち、フローティングゲート７０が電子を蓄えない。リファレンスセル５８の操作が金属酸化半導体トランジスタ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｔｒａｎｓｉｓｔｏｒ）に類似しているが、リファレンスセル５８とメモリセル５４が同じ半導体工程でつくられるので、リファレンスセル５８は基本的にメモリセル５４と同様の構造を持つ。分圧回路６６はコントロールゲート６８が必要なバイアス電圧を提供するために使われる。コントロールトランジスタ６０、６２は、それぞれメモリセル５４とリファレンスセル５８からの出力電流が判断増幅回路６４に出力されるかをコントロールするために使われる。その他、判断増幅回路６４は電流モードの判断増幅回路であり、低操作電圧で働くことができる。フラッシュメモリ５０の詳しい操作について下に述べる。
【００２６】
もし、電圧Ｖｗｌと電圧Ｖｓｓとの間の電圧差がメモリセル５４自身に対応される閾値電圧より大きいなら、メモリセル５４が導通され、メモリセル電流Ｉｃｅｌｌを出力する。逆に、電圧Ｖｗｌと電圧Ｖｓｓとの間の電圧差がメモリセル５４自身に対応される閾値電圧より小さいなら、メモリセル５４から電流を出力しない。上に述べたように、判断増幅回路６４はビット線５２の伝送電流とリファレンスビット線５６に伝送されるリファレンス電流Ｉｒｅｆを比較し、更にメモリセル５４に蓄えられるデータを決める。実施例では、分圧回路６６を使って、バイアス電圧をコントロールゲート６８に加える。従って、コントロールゲート６８と電圧Ｖｓｓとの間の電圧差が簡単に調整されて、更にリファレンス電流Ｉｒｅｆを変更する。実施例の中では、リファレンス電流Ｉｒｅｆがメモリセル電流Ｉｃｅｌｌの半分（Ｉｒｅｆ＝０．５×Ｉｃｅｌｌ）に調整される。そして、判断増幅回路６４はリファレンス電流Ｉｒｅｆ（０．５×Ｉｃｅｌｌ）の伝送電流とビット線５２の伝送電流を比較し、メモリセル５４に蓄えられる二進数データを判別する。従って、電圧Ｖｓｓが低電圧の電位或いは高電圧の電位に調整することが可能である。
【００２７】
もし、電圧Ｖｓｓが低電圧の電位（０ボルト）であるなら、リファレンス電流Ｉｒｅｆとメモリセル電流Ｉｃｅｌｌの流れ方向が判断増幅回路６４から電圧Ｖｓｓに流れる。もし電圧Ｖｓｓが高電圧の電位（１．５ボルト）であるなら、リファレンス電流Ｉｒｅｆとメモリセル電流Ｉｃｅｌｌの流れ方向が電圧Ｖｓｓから判断増幅回路６４に流れる。判断増幅回路６４は、上の二つの状態で正確に働くことができ、リファレンス電流Ｉｒｅｆとメモリセル電流Ｉｃｅｌｌを比較させ、メモリセル５４に蓄えられるデータを判別する。上記実施例において二つ状況での操作原理は同様であり、一つの状態を例として説明している。
【００２８】
尚、上記フラッシュメモリ５０は、上記の構成に限定されることなく、当業者のなし得る修正、もしくは変更されたフラッシュメモリに対しても適応可能であり、また、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲の範囲に属するものとする。
【００２９】
【発明の効果】
上述の如く本発明によれば、一つ独特的なリファレンスセル構造を有し、フローティングゲートをコントロールゲートに電気的に接続させ、フローティングゲートとコントロールゲートが同じな電位を持たせ、リファレンス電流はリファレンスセルのコントロールゲートのバイアス電圧を入力することによって調整或いはコントロールし、リファレンスセルは安定的な閾値電圧を持ち、リファレンスセルの電子注入の影響で変動することなく、簡単なリファレンスセル回路を持ち、リファレンスセルのコントロールゲートのバイアス電圧を入力するのを簡単にコントロールすることによって必要とされるリファレンスセル電流を得ることができる。
【図面の簡単な説明】
【図１】従来技術のフラッシュメモリのメモリセルの構造を示す図である。
【図２】従来技術のフラッシュメモリの回路を示す図である。
【図３】従来技術のもう一つのフラッシュメモリの回路を示す図である。
【図４】本発明におけるフラッシュメモリの回路を示す図である。
【符号の説明】
１０          メモリセル
１２          基板
１４          ソース電極
１６          ドレイン電極
１８          フローティングゲート
２０          コントロールゲート
２２          チャネル
２４          酸化膜
３０          フラッシュメモリ
３１          メモリセル
３２          リファレンスセル
３３          コントロールトランジスタ
３４          コントロールトランジスタ
３５          判断増幅回路
３６          ビット線
３７          リファレンスビット線
４０          フラッシュメモリ
５０          フラッシュメモリ
５２          ビット線
５４          メモリセル
５６          リファレンスビット線
６０          コントロールトランジスタ
６２          コントロールトランジスタ
６４          判断増幅回路
６６          分圧回路
６８          コントロールゲート
７０          フローティングゲート
【図１】
2004178621.tif 000004
【図２】
2004178621.tif 000005
【図３】
2004178621.tif 000006
【図４】
2004178621.tif 000007