(57)【要約】【課題】パケット信号を収容するためにバーチャルコンカチネーション(VC)を用い、ＴＤＭ信号と、パケット信号を収容するＶＣ信号を同一装置内でスイッチングするＴＤＭパケット生成装置において、装置の構成規模を低減することを目的とする。【解決手段】ＴＤＭ信号とＶＣ信号を格納する共通メモリ部と、Ｈ４終端部と、ＴＤＭ信号とＶＣ信号をスイッチング制御するＴＳＷ制御部と、Ｈ４終端部とＴＳＷ制御部からの信号に基づいて共通メモリを制御する書込み／読出し制御部等を備え、ＴＤＭ信号と、パケット信号を収容したＶＣ信号を共通処理するように構成する。【選択図】          図１
2004208190.tif 000002
【特許請求の範囲】
【請求項１】
パケット信号を収容するためにバーチャルコンカチネーションを用い、ＴＤＭ(time division multiplex)信号とバーチャルコンカチネーション信号を同一装置内でスイッチングするＴＤＭパケット生成装置において、
該ＴＤＭ信号と該バーチャルコンカチネーション信号を格納する共通メモリ部と、
ＳＯＮＥＴ(synchronous optical network)もしくはＳＤＨ(synchronous digital hierarchy)フレーム中のＰＯＨ(path overhead)のＨ４バイトを終端するＨ４終端部と、
該共通メモリ部に格納された該ＴＤＭ信号と該バーチャルコンカチネーション信号をスイッチング制御するためのＴＳＷ(time switch)制御部と、
該共通メモリ部の書き込みと読み出しを制御する書込み／読出し制御部と、
スイッチング制御されて該共通メモリ部から読み出された信号を、該ＴＤＭ信号と該バーチャルコンカチネーション信号に分離する信号分離部と、
該分離されたバーチャルコンカチネーション信号を終端し、バッファリングするＶＣ(バーチャルコンカチネーション)処理部と、
該分離されたＴＤＭ信号をパケット化処理し、バッファリングするＴＤＭ処理部と、
該ＶＣ処理部でバッファリングされたパケットと該ＴＤＭ処理部でバッファリングされたＴＤＭパケットを多重化するパケット多重部と、
を備えることを特徴とするＴＤＭパケット生成装置。
【請求項２】
請求項１に記載のＴＤＭパケット生成装置において、
前記ＴＤＭ信号と前記バーチャルコンカチネーション信号を、前記共通メモリ部から読み出す際に、読み出し帯域をＴＤＭパケット長に区切ってスロット化し、該ＴＤＭ信号は１スロット内で１パケット分のデータ量を読み出し、残りの読み出しスロットをバーチャルコンカチネーショングループ間で分割して読み出すことを特徴とするＴＤＭパケット生成装置。
【請求項３】
請求項１に記載のＴＤＭパケット生成装置において、
前記ＴＤＭ信号と前記バーチャルコンカチネーション信号を、前記共通メモリ部から読み出す際に、読み出し帯域をＴＤＭパケット長に区切ってスロット化し、該ＴＤＭ信号は１スロット内で１パケット分のデータ量を読み出し、残りの読み出しスロットをバーチャルコンカチネーショングループ単位で読み出すことを特徴とするＴＤＭパケット生成装置。
【請求項４】
パケット信号を収容するためにバーチャルコンカチネーションを用い、ＴＤＭ信号とバーチャルコンカチネーション信号を同一装置内でスイッチングするＴＤＭパケット生成装置において、
該ＴＤＭ信号と該バーチャルコンカチネーション信号を格納する共通メモリ部と、
ＳＯＮＥＴもしくはＳＤＨフレーム中のＰＯＨのＨ４バイトを終端するＨ４終端部と、
該共通メモリ部の書き込みと読み出しを制御する書込み／読出し制御部と、
該共通メモリ部から読み出された信号を、該ＴＤＭ信号と該バーチャルコンカチネーション信号に分離する信号分離部と、
該分離されたバーチャルコンカチネーション信号を終端し、バッファリングするＶＣ処理部と、
該分離されたＴＤＭ信号をパケット化処理し、スイッチングするためにチャネル分離された信号をバッファリングするＴＤＭ処理部と、
該ＶＣ処理部でバッファリングされたパケットと該ＴＤＭ処理部でバッファリングされたＴＤＭパケットをスイッチング制御するためのＴＳＷ制御部と、
該ＶＣ処理部でバッファリングされたパケットと該ＴＤＭ処理部でバッファリングされたＴＤＭパケットを多重化するパケット多重部と、
を備えることを特徴とするＴＤＭパケット生成装置。
【請求項５】
請求項４に記載のＴＤＭパケット生成装置において、
前記ＴＤＭ信号と前記バーチャルコンカチネーション信号を、前記共通メモリ部から読み出す際に、該ＴＤＭ信号および該バーチャルコンカチネーション信号に係らずに読み出すことを特徴とするＴＤＭパケット生成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フレームフォーマットにＳＯＮＥＴ(synchronous optical network)もしくはＳＤＨ(synchronous digital hierarchy)を用いたＴＤＭ(time division multiplex)パケット生成装置に係り、特にＴＤＭ信号とパケット信号を同一装置内でスイッチングするＴＤＭパケット生成装置の構成に関する。
【０００２】
ＳＯＮＥＴ及びＳＤＨは、経済的なディジタルネットワークを構成するために、52Mbit/s,155Mbit/sの低速から2.4Gbit/s,10Gbit/s,40Gbit/sの高速の情報を有効に伝送するための標準的なフレームフォーマットを有し、現在基幹系ネットワークを中心に世界的に使用されている。
このＳＯＮＥＴもしくはＳＤＨのフレームフォーマットを用いて伝送する信号の種類は、従来、音声や画像等の信号を時分割多重したＴＤＭ信号が中心であったが、近年のインターネットやＶＰＮ(virtual private network)の普及により、音声や画像等の信号をＩＰ(internet protocol)パケットやＭＰＬＳ(multi protocol label switching)パケット等のパケット信号（以降、パケットと記載する。）にして伝送するパケット伝送の比率が高まっている。
【０００３】
従来、ＳＯＮＥＴ及びＳＤＨではその階梯構造のために 52Mbit/s, 155Mbit/s, 622Mbit/s, 2.4Gbit/s, 等の段階を持った帯域のＳＴＳ(synchronous transport signal)パス信号のみを扱うことが可能であったが、この段階を持ったパスを組み合わせて仮想的に１本のパスとして扱うバーチャルコンカチネーション（Virtual Concatenation：以降、ＶＣと記載する。）があり、ＰＯＳ(packet over SONET)と呼ばれる、パケットをＳＯＮＥＴもしくはＳＤＨフレームフォーマット上に収容する技術、等に用いられる。例えば、52Mbit/sの信号であるＳＴＳ−１のパスを２本束ねることで、100Mbit/sのパスを提供することが可能となり、100Mbit/sイーサネット信号を伝送することが可能となる。
【０００４】
ＶＣでは、ＳＯＮＥＴもしくはＳＤＨフレーム中のＰＯＨ(path overhead)のＨ４バイトをマルチフレーム化し、その中にシーケンス番号を設けることで、パスの組み合わせ方の順番を保証、つまり、転送するデータの連続性を保証することが可能となる。
ＳＴＳパス信号は52Mbit/sのパス信号を単位としており、ＳＴＳ−ｎと記載し、ＳＴＳ−１は52Mbit/sの信号、ＳＴＳ−３は155Mbit/sの信号、ＳＴＳ−４８は2.4Gbit/sの信号となる。
【０００５】
図１１は、ＳＯＮＥＴフレームフォーマットであり、ＳＴＳ−４８である2.4Gbit/sの帯域を有するフレームフォーマットを示している。該2.4Gbit/sフレームフォーマットでは、ＳＯＨとポインタが９バイト×１６を占め、ペイロードが２６１バイト×１６を占める。該ペイロードには、52Mbit/sの帯域を有するＳＴＳ−１ペイロードが４８チャネル（ＣＨ）バイト多重されている。該ＳＴＳ−１ペイロードにはパケットが収容されたチャネルとＴＤＭ信号が収容されたチャネルが存在する。
【０００６】
図１２は、ＶＣの概念説明であり、ＳＴＳ−４８である2.4Gbit/sフレームフォーマットに、52Mbit/sの信号であるＳＴＳ−１のパスを２本束ねて100Mbit/sのパス(STS-1-2v)を提供する場合と、52Mbit/sの信号であるＳＴＳ−１のパスを１０本束ねて500Mbit/sのパス(STS-1-10v)を提供する場合の概念を示している。
なお、前記のSTS-1-2v、STS-1-10vはＶＣされていることを示し、ＶＣグループと呼ばれ、ＶＣ＃ｎと記載される場合がある。
【０００７】
【従来の技術】
以降、ＳＯＮＥＴ及びＳＤＨの両方に関係するが、本発明の記載はＳＯＮＥＴを用いた記載にする。本発明の技術としてはＳＤＨを用いても可能である。
従来のパケット生成装置においては、ＴＤＭ信号とパケットを同一装置内で効率よくスイッチングするために、ＴＤＭ信号をパケット化してＴＤＭパケットを生成し、パケットスイッチにてＴＤＭパケットとパケットを多重化した多重化パケットをスイッチング処理している（例えば、特許文献１参照）。
【０００８】
図７は従来の装置構成図（その１）である。ＳＯＮＥＴフレームにパケットとＴＤＭ信号が混在されたＳＴＳ−ｎ信号をパケットとＴＤＭ信号に分離する信号分離部５ｅ、パケットを終端するパケット処理部９ｅ、ＴＤＭ信号をパケット化するＴＤＭ処理部７ｅ、該パケット処理部９ｅからのパケットと該ＴＤＭ処理部７ｅからのＴＤＭパケットをスイッチング制御するためのＴＳＷ制御部２ｅ、該ＴＳＷ制御部２ｅの制御に基づいてバッファリングされたパケット及びＴＤＭパケットを多重するパケット多重部８ｅから構成される。
【０００９】
ＳＯＮＥＴフレームにパケットとＴＤＭ信号が混在されたＳＴＳ−ｎ信号が入力され、信号分離部５ｅはパケットとＴＤＭ信号に分離する。分離されたパケットはパケット処理部９ｅに入力され、パケット終端部９１ｅでパケット毎にパケット終端を行い、ＦＩＦＯ(first-in first-out)等で構成されるバッファ９２ｅに格納される。また、分離されたＴＤＭ信号は、ＴＤＭ処理部７ｅに入力され、ＦＩＦＯ等で構成されるバッファ７１ｅに格納され、パケットとしてバースト的に該バッファ７１ｅから出力され、パケット処理部７２ｅにてヘッダ等の付加を行うパケット化処理を行い、ＦＩＦＯ等で構成されるバッファ７３ｅに格納される。パケット多重部８ｅは、ＴＳＷ制御部２ｅのＴＳＷ制御タイミングに応じて、該パケット処理部９ｅのバッファ９２ｅから出力されるパケット、該ＴＤＭ処理部７ｅのバッファ７３ｅから出力されるＴＤＭパケットを多重して出力する。
【００１０】
図８は従来の装置構成図（その２）である。パケット転送にＶＣを用いた場合であり、ＳＯＮＥＴフレームにパケットとＴＤＭ信号が混在されたＳＴＳ−ｎ信号をＶＣ信号とＴＤＭ信号に分離する信号分離部５ｆ、パケットを処理するパケット処理部９ｆ、ＴＤＭ信号をパケット化するＴＤＭ処理部７ｆ、該パケット処理部９ｆからのパケットと該ＴＤＭ処理部７ｆからのＴＤＭパケットをスイッチング制御するためのＴＳＷ制御部２ｆ、該ＴＳＷ制御部２ｆの制御に基づいてバッファリングされたパケット及びＴＤＭパケットを多重するパケット多重部８ｆから構成される。
【００１１】
図９はＳＴＳ−ｎとＶＣの説明であり、STS-1-10vと表せる一つのＶＣグループが１０組のＳＴＳ−１より構成され、ＳＴＳ−４８のペイロード部分に挿入される概念を示している。
図１０はＶＣ経路遅延差の説明であり、該ＳＴＳ−４８の中のＳＴＳ−１が異なる経路を通る場合があることを示している。ＶＣを生成するパケットＳＷ装置ＳＷ１はSTS-1-10vが挿入されたＳＴＳ−４８をＴＤＭ−ＳＷ装置ＳＷ２に出力している。ＴＤＭ−ＳＷ装置ＳＷ２はＳＴＳ−１を６組（STS-1-６v）挿入したＳＴＳ−４８をＴＤＭ−ＳＷ装置ＳＷ４へ、ＳＴＳ−１を４組（STS-1-4v）挿入したＳＴＳ−４８をＴＤＭ−ＳＷ装置ＳＷ３へ、それぞれ出力している。ＴＤＭ−ＳＷ装置ＳＷ４は、ＴＤＭ−ＳＷ装置ＳＷ２からのSTS-1-６vと、ＴＤＭ−ＳＷ装置ＳＷ３からのSTS-1-4vを、ＳＴＳ−１を１０組（STS-1-10v）挿入したＳＴＳ−４８としてパケットＳＷ装置ＳＷ５へ出力している。
【００１２】
そのため、ＴＤＭ−ＳＷ装置ＳＷ２〜ＴＤＭ−ＳＷ装置ＳＷ４を通ってきたSTS-1-６vと、ＴＤＭ−ＳＷ装置ＳＷ２〜ＴＤＭ−ＳＷ装置ＳＷ３〜ＴＤＭ−ＳＷ装置ＳＷ４を通ってきたSTS-1-4vでは、異なる経路を通ったことになる。そのため、該パケットＳＷ装置ＳＷ５では、ＳＴＳ−１単位に転送遅延が異なり、該ＳＴＳ−１単位の遅延差を吸収する制御が必要になる。
【００１３】
図８において、ＳＯＮＥＴフレームにＶＣ信号とＴＤＭ信号が混在されたＳＴＳ−ｎ信号が入力され、信号分離部５ｆはＶＣ信号とＴＤＭ信号に分離する。前に記載したＨ４バイト信号は、パケット処理部９ｆに入力され、Ｈ４終端部９１ｆにて終端される。そして、終端されたＨ４バイト中のシーケンス番号により、書込み／読出し制御部９２ｆは、図１０にて説明した遅延差を吸収するためのＶＣ用メモリ部９３ｆを制御するための書込み／読出し制御信号を生成し、該ＶＣ用メモリ部９３ｆに出力する。また、分離されたＶＣ信号は、該ＶＣ用メモリ部９３ｆに入力され、該書込み／読出し制御信号により制御され、ＶＣ信号中のＳＴＳ−１単位での遅延差が吸収される。該ＶＣ用メモリから読み出された該遅延差が吸収されたＶＣ信号は、ＶＣ終端部９４ｆにてＶＣ終端され、ＶＣの中のＳＴＳ−１に挿入されたパケットを、ＦＩＦＯ(first-in first-out)等で構成されるバッファ９５ｆに格納される。
【００１４】
また、前記の図７と同じであるが、分離されたＴＤＭ信号は、ＴＤＭ処理部７ｆにて、ＦＩＦＯ等で構成されるバッファ７１ｆに格納され、パケットとしてバースト的に該バッファ７１ｆから出力され、パケット処理部７２ｆにてヘッダ等の付加を行うパケット化処理を行い、ＦＩＦＯ等で構成されるバッファ７３ｆに格納される。パケット多重部８ｆは、ＴＳＷ制御部２ｆのＴＳＷ制御タイミングに応じて、該パケット処理部９ｆのバッファ９５ｆから出力されるパケット、該ＴＤＭ処理部７ｆのバッファ７３ｆから出力されるＴＤＭパケットを多重して出力する。
【００１５】
【特許文献１】
特願２００２−９０１８６号「通信装置」
【００１６】
【発明が解決しようとする課題】
以上記載したように、ＳＯＮＥＴフレームに混在されたパケットとＴＤＭ信号をスイッチングする装置においては、図７に示したようにＴＤＭ信号をパケット化するＳＴＳ−１を単位としたチャネル分だけパケット処理が必要になる。また、パケット転送にＶＣを用いた場合には、図１０で説明したように通信経路の違いで発生するＳＴＳ−１単位の遅延差を、図８で説明した構成にて該遅延差を吸収する制御が必要になる。そのため、装置構成が大規模化する問題があった。
【００１７】
本発明は、パケット信号を収容するためにＶＣを用い、ＴＤＭ信号とＶＣ信号を同一装置内でスイッチングするＴＤＭパケット生成装置において、装置構成規模を低減することを目的とする。
【００１８】
【課題を解決するための手段】
第一の発明は、パケット信号を収容するためにバーチャルコンカチネーションを用い、ＴＤＭ(time division multiplex)信号とバーチャルコンカチネーション信号を同一装置内でスイッチングするＴＤＭパケット生成装置において、該ＴＤＭ信号と該バーチャルコンカチネーション信号を格納する共通メモリ部と、ＳＯＮＥＴ(synchronous optical network)もしくはＳＤＨ(synchronous digital hierarchy)フレーム中のＰＯＨ(path overhead)のＨ４バイトを終端するＨ４終端部と、該共通メモリ部に格納された該ＴＤＭ信号と該バーチャルコンカチネーション信号をスイッチング制御するためのＴＳＷ(time switch)制御部と、該共通メモリ部の書き込みと読み出しを制御する書込み／読出し制御部と、スイッチング制御されて該共通メモリ部から読み出された信号を、該ＴＤＭ信号と該バーチャルコンカチネーション信号に分離する信号分離部と、該分離されたバーチャルコンカチネーション信号を終端し、バッファリングするＶＣ(バーチャルコンカチネーション)処理部と、該分離されたＴＤＭ信号をパケット化処理し、バッファリングするＴＤＭ処理部と、該ＶＣ処理部でバッファリングされたパケットと該ＴＤＭ処理部でバッファリングされたＴＤＭパケットを多重化するパケット多重部と、を備えることを特徴とするＴＤＭパケット生成装置である。
【００１９】
第一の発明によれば、前記ＴＤＭ信号と前記パケットを収容したＶＣ信号を格納する共通メモリ部を設け、該ＴＤＭ信号と該パケットを収容したＶＣ信号を共通処理することにより、同一装置内で該ＴＤＭ信号と該パケットを収容したＶＣ信号の両方をスイッチング処理するＴＤＭパケット生成装置の構成規模を低減することが可能となる。
【００２０】
第二の発明は、第一の発明に記載のＴＤＭパケット生成装置において、前記ＴＤＭ信号と前記バーチャルコンカチネーション信号を、前記共通メモリ部から読み出す際に、読み出し帯域をＴＤＭパケット長に区切ってスロット化し、該ＴＤＭ信号は１スロット内で１パケット分のデータ量を読み出し、残りの読み出しスロットをバーチャルコンカチネーショングループ間で分割して読み出すことを特徴とするＴＤＭパケット生成装置である。
【００２１】
第二の発明によれば、該共通メモリ部の書き込みおよび読み出しの管理が容易になり、該読み出しタイミングをＴＳＷ制御機能と連携させることが可能となる。
第三の発明は、第一の発明に記載のＴＤＭパケット生成装置において、前記ＴＤＭ信号と前記バーチャルコンカチネーション信号を、前記共通メモリ部から読み出す際に、読み出し帯域をＴＤＭパケット長に区切ってスロット化し、該ＴＤＭ信号は１スロット内で１パケット分のデータ量を読み出し、残りの読み出しスロットをバーチャルコンカチネーショングループ単位で読み出すことを特徴とするＴＤＭパケット生成装置である。
【００２２】
第三の発明によれば、該共通メモリ部の書き込みおよび読み出しの管理が容易になり、該読み出しタイミングをＴＳＷ制御機能と連携させることが可能となる。
第四の発明は、パケット信号を収容するためにバーチャルコンカチネーションを用い、ＴＤＭ信号とバーチャルコンカチネーション信号を同一装置内でスイッチングするＴＤＭパケット生成装置において、該ＴＤＭ信号と該バーチャルコンカチネーション信号を格納する共通メモリ部と、ＳＯＮＥＴもしくはＳＤＨフレーム中のＰＯＨのＨ４バイトを終端するＨ４終端部と、該共通メモリ部の書き込みと読み出しを制御する書込み／読出し制御部と、該共通メモリ部から読み出された信号を、該ＴＤＭ信号と該バーチャルコンカチネーション信号に分離する信号分離部と、該分離されたバーチャルコンカチネーション信号を終端し、バッファリングするＶＣ処理部と、該分離されたＴＤＭ信号をパケット化処理し、スイッチングするためにチャネル分離された信号をバッファリングするＴＤＭ処理部と、該ＶＣ処理部でバッファリングされたパケットと該ＴＤＭ処理部でバッファリングされたＴＤＭパケットをスイッチング制御するためのＴＳＷ制御部と、該ＶＣ処理部でバッファリングされたパケットと該ＴＤＭ処理部でバッファリングされたＴＤＭパケットを多重化するパケット多重部と、を備えることを特徴とするＴＤＭパケット生成装置である。
【００２３】
第四の発明によれば、前記ＴＤＭ信号と前記パケットを収容したＶＣ信号を格納する共通メモリ部を設け、該ＴＤＭ信号と該パケットを収容したＶＣ信号を共通処理することにより、同一装置内で該ＴＤＭ信号と該パケットを収容したＶＣ信号の両方をスイッチング処理するＴＤＭパケット生成装置の構成規模を低減することが可能となる。
【００２４】
第五の発明は、第四の発明に記載のＴＤＭパケット生成装置において、前記ＴＤＭ信号と前記バーチャルコンカチネーション信号を、前記共通メモリ部から読み出す際に、該ＴＤＭ信号および該バーチャルコンカチネーション信号に係らずに読み出すことを特徴とするＴＤＭパケット生成装置である。
第五の発明によれば、該共通メモリ部の書き込みおよび読み出しの管理が容易になり、該読み出しタイミングをＴＳＷ制御機能と連携させることが可能となる。
【００２５】
【発明の実施の形態】
以降、図面を併用して、本発明の技術を詳細に説明する。
図１は、第一の発明の装置構成図（その１）であり、パケット転送にＶＣを用い、該パケット転送に用いたＶＣ信号とＴＤＭ信号が混在した信号を同一装置内でスイッチングする場合の装置構成を示しており、Ｈ４終端部１ａ、ＴＳＷ制御部２ａ、書込み／読出し制御部３ａ、共通メモリ部４ａ、信号分離部５ａ、ＶＣ終端、バッファを行うＶＣ処理部６ａ、パケット処理、バッファを行うＴＤＭ処理部７ａ、パケット多重部８ａから構成される。
【００２６】
図１の構成には、前に記載した図１１に示す、ＳＴＳ−１単位にＴＤＭ信号とパケットが混在されたＳＯＮＥＴフレームフォーマットの信号が入力される。
図１において、前記ＳＯＮＥＴフレームフォーマットの信号であるＳＴＳ−ｎ信号が共通メモリ部４ａに入力され、該ＳＯＮＥＴフレームフォーマット中のＰＯＨの一部であるＨ４バイト信号がＨ４終端部１ａに入力される。
【００２７】
該Ｈ４終端部１ａは、Ｈ４バイトをマルチフレーム化しているタイミング信号、及びＶＣグループ内のＳＴＳ−１単位に割り振られるシーケンス信号を検出する。
ＴＳＷ制御部２ａは、装置制御部（図示せず）からの制御信号に基づいて、該ＴＤＭ信号とパケットを収容するＶＣ信号をスイッチング制御するためのタイミング信号を生成する。
【００２８】
書込み／読出し制御部３ａは、該Ｈ４終端部１ａで検出されたタイミング信号、シーケンス信号と、該ＴＳＷ制御部２ａで生成されたタイミング信号に基づいて、該ＳＴＳ−ｎ信号を該共通メモリ部４ａにシーケンシャルに書き込み、そしてスイッチング及び前に記載した遅延差を吸収するためにランダムに読み出すメモリ制御信号を生成する。また、ＶＣ信号とＴＤＭ信号が混在する共通メモリ部４ａから読み出される信号に対して、該ＴＳＷ制御部２ａの出力信号より知れる、ＶＣ信号とＴＤＭ信号を認識するための認識信号を生成する。
【００２９】
共通メモリ部４ａは、該メモリ制御信号に基づいて、入力されるＳＴＳ−ｎ信号を書き込み、スイッチングされたＶＣ信号およびＴＤＭ信号を読み出す。
信号分離部５ａは、該認識信号に基づいて該共通メモリ部４ａから読み出される信号を、ＶＣ信号とＴＤＭ信号に分離する。
ＶＣ処理部６ａは、該分離されたＶＣ信号をＶＣ終端部６１ａにてＶＣ単位に終端し、ＦＩＦＯ等で構成されるバッファ６２ａに格納する。
【００３０】
ＴＤＭ処理部７ａは、該分離されたＴＤＭ信号をパケット処理部７１ａにてヘッダ等の付加を行うパケット処理化を行い、ＦＩＦＯ等で構成されるバッファ７２ａに格納する。
パケット多重部８ａは、該ＶＣ処理部６ａのバッファ６２ａに格納されたパケットを、該ＴＤＭ処理部７ａのバッファ７２ａに格納されたＴＤＭパケットを多重化して出力する。
【００３１】
次に、第二の発明である、前に記載した図１の装置構成における共通メモリ部４ａの書込み／読出し処理について、図２を用いて説明する。
図２は、共通メモリ部書込み／読出し処理タイミング（その１）である。
ここでは、一例として、ＳＯＮＥＴフレームフォーマットの信号として、2.4Gbit/sの帯域を有するＳＴＳ−４８を用いる。そして、共通メモリの書き込み及び読み出しの最小単位を４バイトとし、ＴＤＭパケットはＳＯＮＥＴフレームフォーマットを３分割するものとする。よって、ＴＤＭパケット長は、ＳＴＳ−１の１フレーム、つまり90×9=８１０バイトは前記の４バイトで割り切れないため、ＳＯＨ中の不要な６バイト（２バイト×３）を削除し、３分割した２６８バイトとしている。
【００３２】
図２において、ＳＴＳ−４８信号（イ）は１フレームあたり８１０バイト×４８スロット（38880バイト）を有する。図１に示した共通メモリ部４ａには、ＳＴＳ−４８信号が入力され、ＳＴＳ−４８信号を４バイト毎に書き込むＳＴＳ−４８信号（４バイト信号）（ロ）は、共通メモリにシーケンシャルに書き込まれる（ハ）。
【００３３】
図２に示す一例では、ＳＴＳ−４８の４８スロットのうち、ＳＴＳ−４８信号（４バイト信号）（ロ）のＳＴＳ＃１〜ＳＴＳ＃５の５スロットを使用し、残りの４３スロットは空きとしている。該使用する５スロットは、ＶＣ＃１として100Mbit/sの帯域を有するSTS-1-2vである２スロット、ＶＣ＃２として52Mbit/sの帯域を有するSTS-1-1vである１スロット、そして、ＴＤＭ＃１としてＳＴＳ−１の１スロット、ＴＤＭ＃２としてＳＴＳ−１の１スロットとする。
【００３４】
なお、上記のスロットとは、ＳＴＳ−４８を構成している４８組のＳＴＳ−１帯域のことである。
さて、共通メモリからの読み出しは、前に説明した、１フレームを３分割した１ＴＤＭパケット長の時点、つまり時刻Ｔ２から行なわれ、ＴＤＭ信号は１パケット分の信号である２６８バイトを読み出し、残りの読み出しスロットをＶＣグループ間で分割して読み出しする（ニ）。
【００３５】
つまり、この場合では、共通メモリＲｅａｄタイミング（１Ｒｅａｄ区間拡大）（ホ）に示すように、先ず、ＴＤＭ＃１のデータを２６８バイト読み出す。次に、ＶＣ＃１のデータを４×２バイト読み出し、ＶＣ＃２のデータを４×１バイト読み出し、その後、ＶＣ信号はないので空きとする。次に、ＴＤＭ＃２のデータを２６８バイト読み出す。次に、同じように、ＶＣ＃１のデータを４×２バイト読み出し、ＶＣ＃２のデータを４×１バイト読み出し、この後、ＶＣ信号はないので空きとなる。次も同じように、ＶＣ＃１のデータを４×２バイト読み出し、ＶＣ＃２のデータを４×１バイト読み出し、この後、ＶＣ信号はないので空きとする。
【００３６】
前記、ＶＣ＃１、ＶＣ＃２の各ＶＣグループ内では、Ｈ４バイト内にあるシーケンス番号順にＳＴＳスロットを読み出す。
次に、第三の発明である、前に記載した図１の装置構成における共通メモリ部４ａの書込み／読出し処理について説明する。
図３は、共通メモリ部書込み／読出し処理タイミング（その２）である。
【００３７】
ここでは、前記の図２と同様に、一例として、ＳＯＮＥＴフレームフォーマットの信号として、2.4Gbit/sの帯域を有するＳＴＳ−４８を用いる。そして、共通メモリの書き込み及び読み出しの最小単位を４バイトとし、ＴＤＭパケットはＳＯＮＥＴフレームフォーマットを３分割するものとする。よって、ＴＤＭパケット長は、ＳＴＳ−１の１フレーム、つまり90×9=８１０バイトは前記の４バイトで割り切れないため、ＳＯＨ中の不要な６バイト（２バイト×３）を削除し、３分割した２６８バイトとしている。
【００３８】
図３において、ＳＴＳ−４８信号（イ）は１フレームあたり８１０バイト×４８スロット（38880バイト）を有する。図１に示した共通メモリ部４ａには、ＳＴＳ−４８信号が入力され、ＳＴＳ−４８信号を４バイト毎に書き込むＳＴＳ−４８信号（４バイト信号）（ロ）は、共通メモリにシーケンシャルに書き込まれる（ハ）。
【００３９】
図３に示す一例では、ＳＴＳ−４８の４８スロットのうち、ＳＴＳ−４８信号（４バイト信号）（ロ）のＳＴＳ＃１〜ＳＴＳ＃５の５スロットを使用し、残りの４３スロットは空きとしている。該使用する５スロットは、ＶＣ＃１として100Mbit/sの帯域を有するSTS-1-2vである２スロット、ＶＣ＃２として52Mbit/sの帯域を有するSTS-1-1vである１スロット、そして、ＴＤＭ＃１としてＳＴＳ−１の１スロット、ＴＤＭ＃２としてＳＴＳ−１の１スロットとする。
【００４０】
なお、上記のスロットとは、ＳＴＳ−４８を構成している４８組のＳＴＳ−１帯域のことである。
ここまでに記載した図３の説明は、図２と同様である。
さて、共通メモリからの読み出しは、前に説明した、１フレームを３分割した１ＴＤＭパケット長の時点、つまり時刻Ｔ２から行なわれ、ＴＤＭ信号は１パケット分の信号である２６８バイトを読み出し、残りの読み出しスロットをＶＣグループ単位で読み出しする（ニ）。
【００４１】
つまり、この場合では、共通メモリＲｅａｄタイミング（１Ｒｅａｄ区間拡大）（ホ）に示すように、先ず、ＴＤＭ＃１のデータを２６８バイト読み出す。次に、ＶＣ＃１のデータを２６８バイト読み出す。次に、ＴＤＭ＃２のデータを２６８バイト読み出す。次に、同じように、ＶＣ＃２のデータを２６８バイト読み出す。次に、ＶＣ＃１のデータを２６８バイト読み出す。
【００４２】
前記、一つの読み出しスロットに割り当てられるＶＣグループは一つであり、このスロット内で、Ｈ４バイト内にあるシーケンス番号順にＳＴＳスロットを読み出す。
図４は、第四の発明の装置構成図（その２）であり、パケット転送にＶＣを用い、該パケット転送に用いたＶＣ信号とＴＤＭ信号が混在した信号を同一装置内でスイッチングする場合の装置構成を示しており、Ｈ４終端部１ｂ、書込み／読出し制御部３ｂ、共通メモリ部４ｂ、信号分離部５ｂ、ＶＣ終端、バッファを行うＶＣ処理部６ｂ、パケット処理、バッファを行うＴＤＭ処理部７ｂ、パケット多重部８ｂ、ＴＳＷ制御部２ｂから構成される。
【００４３】
図４の構成には、前に記載した図１１に示す、ＳＴＳ−１単位にＴＤＭ信号とパケットが混在されたＳＯＮＥＴフレームフォーマットの信号が入力される。
図４において、前記ＳＯＮＥＴフレームフォーマットの信号であるＳＴＳ−ｎ信号が共通メモリ部４ｂに入力され、該ＳＯＮＥＴフレームフォーマット中のＰＯＨの一部であるＨ４バイト信号がＨ４終端部１ｂに入力される。
【００４４】
該Ｈ４終端部１ｂは、Ｈ４バイトをマルチフレーム化しているタイミング信号、及びＶＣグループ内のＳＴＳ−１単位に割り振られるシーケンス信号を検出する。
書込み／読出し制御部３ｂは、該Ｈ４終端部１ｂで検出されたタイミング信号、シーケンス信号に基づいて、該ＳＴＳ−ｎ信号を該共通メモリ部４ｂにシーケンシャルに書き込み、そして前に記載した遅延差を吸収するためにランダムに読み出すメモリ制御信号を生成する。また、ＶＣ信号とＴＤＭ信号が混在する共通メモリ部４ｂから読み出される信号に対して、ＶＣ信号とＴＤＭ信号を認識するための認識信号を生成する。
【００４５】
共通メモリ部４ｂは、該メモリ制御信号に基づいて、入力されるＳＴＳ−ｎ信号を書き込み、遅延差が吸収されたＶＣ信号およびＴＤＭ信号を読み出す。
信号分離部５ｂは、該認識信号に基づいて該共通メモリ部４ｂから読み出される信号を、ＶＣ信号とＴＤＭ信号に分離する。
ＶＣ処理部６ｂは、該分離されたＶＣ信号をＶＣ終端部６１ｂにてＶＣ単位に終端し、ＦＩＦＯ等で構成されるバッファ６２ｂに格納する。
【００４６】
ＴＤＭ処理部７ｂは、該分離されたＴＤＭ信号をパケット処理部７１ｂにてヘッダ等の付加を行うパケット処理化を行い、チャネル分離部７２ｂにてチャネル単位に分離し、チャネル単位にＦＩＦＯ等で構成されるバッファ７３ｂに格納する。
パケット多重部８ｂは、該ＶＣ処理部６ｂのバッファ６２ｂに格納されたパケット、該ＴＤＭ処理部７ｂのバッファ７３ｂに格納されたＴＤＭパケットを、後記のＴＳＷ制御部２ｂからの制御信号に基づいてスイッチングと共に多重化して出力する。
【００４７】
ＴＳＷ制御部２ｂは、該バッファ６２ｂに格納されたパケット、および該バッファ７３ｂに格納されたＴＤＭパケットを該パケット多重部８ｂにてスイッチングするための制御信号を、装置制御部（図示せず）からの制御信号に基づいて生成する。
次に、第五の発明である、前に記載した図４の装置構成における共通メモリ部４ｂの書込み／読出し処理について説明する。
【００４８】
図５は、共通メモリ部書込み／読出し処理タイミング（その３）である。
ここでは、前記の図２と同様に、一例として、ＳＯＮＥＴフレームフォーマットの信号として、2.4Gbit/sの帯域を有するＳＴＳ−４８を用いる。そして、共通メモリの書き込み及び読み出しの最小単位を４バイトとし、ＴＤＭパケットはＳＯＮＥＴフレームフォーマットを３分割するものとする。よって、ＴＤＭパケット長は、ＳＴＳ−１の１フレーム、つまり90×9=８１０バイトは前記の４バイトで割り切れないため、ＳＯＨ中の不要な６バイト（２バイト×３）を削除し、３分割した２６８バイトとしている。
【００４９】
図５において、ＳＴＳ−４８信号（イ）は１フレームあたり８１０バイト×４８スロット（38880バイト）を有する。図４に示した共通メモリ部４ｂには、ＳＴＳ−４８信号が入力され、ＳＴＳ−４８信号を４バイト毎に書き込むＳＴＳ−４８信号（４バイト信号）（ロ）は、共通メモリにシーケンシャルに書き込まれる（ハ）。
【００５０】
図５に示す一例では、ＳＴＳ−４８の４８スロットのうち、ＳＴＳ−４８信号（４バイト信号）（ロ）のＳＴＳ＃１〜ＳＴＳ＃５の５スロットを使用し、残りの４３スロットは空きとしている。該使用する５スロットは、ＶＣ＃１として100Mbit/sの帯域を有するSTS-1-2vである２スロット、ＶＣ＃２として52Mbit/sの帯域を有するSTS-1-1vである１スロット、そして、ＴＤＭ＃１としてＳＴＳ−１の１スロット、ＴＤＭ＃２としてＳＴＳ−１の１スロットとする。
【００５１】
なお、上記のスロットとは、ＳＴＳ−４８を構成している４８組のＳＴＳ−１帯域のことである。
ここまでに記載した図５の説明は、図２と同様である。
さて、共通メモリからの読み出しは、前に説明した、１フレームを３分割した１ＴＤＭパケット長の時点、つまり時刻Ｔ２から行なわれ、ＴＤＭ信号、ＶＣ信号に係らずに、それぞれ共通メモリの入出力の最小データ単位に読み出す（ニ）。ここでは、ＴＤＭ信号については、あるＴＤＭチャネルについて連続して読み出す。また、ＶＣ信号については、同一ＶＣグループ内でシーケンス番号順にＳＴＳスロットを読み出す。
【００５２】
つまり、この場合では、共通メモリＲｅａｄタイミング（１Ｒｅａｄ区間拡大）（ホ）に示すように、先ず、ＴＤＭ信号２チャネル、ＶＣ＃１−０、ＶＣ＃１−１、ＶＣ＃２、空き４３チャネルの順に４バイトずつ読み出す。つまり、ＴＤＭ信号はＴＤＭ＃１を２６８バイト読み出してから、ＴＤＭ＃２を２６８バイト読み出す。ＶＣ信号はＶＣグループ順に、ＶＣグループ内はシーケンス番号順に読み出す。
【００５３】
次に、前に記載した第一の発明における図１の共通メモリ部４ａにおいて、入力信号であるＳＴＳ−ｎ信号に混在されているＴＤＭ信号をパケットとして読み出す場合に使用される技術について、図６に示す装置構成図（その３）を用いて説明する。
図６は、ＴＤＭ信号をパケットとしてスイッチングする場合の装置構成を示しており、信号分離部５ｃ、ＴＤＭ処理部７ｃ、パケット処理部９ｃ、パケット多重部８ｃから構成される。
【００５４】
図６の構成には、前に記載した図１１に示す、ＳＴＳ−１単位にＴＤＭ信号とパケットが混在されたＳＯＮＥＴフレームフォーマットの信号が入力される。
図６において、前記ＳＯＮＥＴフレームフォーマットの信号であるＳＴＳ−ｎ信号が信号分離部５ｃに入力され、該信号分離部５ｃはパケットとＴＤＭ信号に分離し、該パケットはパケット処理部９ｃ、該ＴＤＭ信号はＴＤＭ処理部７ｃにそれぞれ出力する。
【００５５】
該ＴＤＭ処理部７ｃは、以下の処理を行う。
書込み／読出し制御部７３ｃは、装置制御部（図示せず）からの制御信号に基づいてＴＳＷ制御部７２ｃにて生成されるスイッチング制御信号を入力し、ＴＤＭ用メモリ部７１ｃへのメモリ制御信号を生成する。ＴＤＭ用メモリ部７１ｃは、該メモリ制御信号に基づいて該ＴＤＭ信号をシーケンシャルに書き込み、ランダムにパケットを読み出す。そして、パケット処理７４ｃは該読み出されたパケットにヘッダ等の付加を行うパケット化処理を行い、ＦＩＦＯ等で構成されるバッファ７５ｃに格納される。
【００５６】
該パケット処理部９ｃは、入力されるパケットをパケット終端部９１ｃにて終端し、ＦＩＦＯ等で構成されるバッファ９２ｃに格納する。
パケット多重部８ｃは、該パケット処理部９ｃのバッファ９２ｃに格納されたパケット、該ＴＤＭ処理部７ｃのバッファ７５ｃに格納されたＴＤＭパケットを多重化して出力する。
【００５７】
（付記１）  パケット信号を収容するためにバーチャルコンカチネーションを用い、ＴＤＭ(time division multiplex)信号とバーチャルコンカチネーション信号を同一装置内でスイッチングするＴＤＭパケット生成装置において、該ＴＤＭ信号と該バーチャルコンカチネーション信号を格納する共通メモリ部と、ＳＯＮＥＴ(synchronous optical network)もしくはＳＤＨ(synchronous digital hierarchy)フレーム中のＰＯＨ(path overhead)のＨ４バイトを終端するＨ４終端部と、該共通メモリ部に格納された該ＴＤＭ信号と該バーチャルコンカチネーション信号をスイッチング制御するためのＴＳＷ(time switch)制御部と、該共通メモリ部の書き込みと読み出しを制御する書込み／読出し制御部と、スイッチング制御されて該共通メモリ部から読み出された信号を、該ＴＤＭ信号と該バーチャルコンカチネーション信号に分離する信号分離部と、該分離されたバーチャルコンカチネーション信号を終端し、バッファリングするＶＣ(バーチャルコンカチネーション)処理部と、該分離されたＴＤＭ信号をパケット化処理し、バッファリングするＴＤＭ処理部と、該ＶＣ処理部でバッファリングされたパケットと該ＴＤＭ処理部でバッファリングされたＴＤＭパケットを多重化するパケット多重部と、を備えることを特徴とするＴＤＭパケット生成装置。
【００５８】
（付記２）  付記１に記載のＴＤＭパケット生成装置において、前記ＴＤＭ信号と前記バーチャルコンカチネーション信号を、前記共通メモリ部から読み出す際に、読み出し帯域をＴＤＭパケット長に区切ってスロット化し、該ＴＤＭ信号は１スロット内で１パケット分のデータ量を読み出し、残りの読み出しスロットをバーチャルコンカチネーショングループ間で分割して読み出すことを特徴とするＴＤＭパケット生成装置。
【００５９】
（付記３）  付記１に記載のＴＤＭパケット生成装置において、前記ＴＤＭ信号と前記バーチャルコンカチネーション信号を、前記共通メモリ部から読み出す際に、読み出し帯域をＴＤＭパケット長に区切ってスロット化し、該ＴＤＭ信号は１スロット内で１パケット分のデータ量を読み出し、残りの読み出しスロットをバーチャルコンカチネーショングループ単位で読み出すことを特徴とするＴＤＭパケット生成装置。
【００６０】
（付記４）  パケット信号を収容するためにバーチャルコンカチネーションを用い、ＴＤＭ信号とバーチャルコンカチネーション信号を同一装置内でスイッチングするＴＤＭパケット生成装置において、該ＴＤＭ信号と該バーチャルコンカチネーション信号を格納する共通メモリ部と、ＳＯＮＥＴもしくはＳＤＨフレーム中のＰＯＨのＨ４バイトを終端するＨ４終端部と、該共通メモリ部の書き込みと読み出しを制御する書込み／読出し制御部と、該共通メモリ部から読み出された信号を、該ＴＤＭ信号と該バーチャルコンカチネーション信号に分離する信号分離部と、該分離されたバーチャルコンカチネーション信号を終端し、バッファリングするＶＣ処理部と、該分離されたＴＤＭ信号をパケット化処理し、スイッチングするためにチャネル分離された信号をバッファリングするＴＤＭ処理部と、該ＶＣ処理部でバッファリングされたパケットと該ＴＤＭ処理部でバッファリングされたＴＤＭパケットをスイッチング制御するためのＴＳＷ制御部と、該ＶＣ処理部でバッファリングされたパケットと該ＴＤＭ処理部でバッファリングされたＴＤＭパケットを多重化するパケット多重部と、を備えることを特徴とするＴＤＭパケット生成装置。
【００６１】
（付記５）  付記４に記載のＴＤＭパケット生成装置において、前記ＴＤＭ信号と前記バーチャルコンカチネーション信号を、前記共通メモリ部から読み出す際に、該ＴＤＭ信号および該バーチャルコンカチネーション信号に係らずに読み出すことを特徴とするＴＤＭパケット生成装置。
（付記６）  ＴＤＭ信号をパケットとしてスイッチングするＴＤＭパケット生成装置において、該ＴＤＭ信号とパケットを分離する信号分離部と、該分離されたパケットの終端処理を行いバッファリングするパケット処理部と、該分離されたＴＤＭ信号をスイッチングし、パケット化し、バッファリングするＴＤＭ処理部と、該パケット処理部でバッファリングされたパケットと該ＴＤＭ処理部でバッファリングされたＴＤＭパケットを多重化するパケット多重部と、を備えることを特徴とするＴＤＭパケット生成装置。
【００６２】
【発明の効果】
以上記載したように、本発明のパケット信号を収容するためにバーチャルコンカチネーション（ＶＣ）を用い、ＴＤＭ信号とパケットを収容したＶＣ信号を同一装置内でスイッチングするＴＤＭパケット生成装置は、装置構成規模の低減を実現することができる。
【００６３】
第一、四の発明によれば、前記ＴＤＭ信号と前記パケットを収容したＶＣ信号を格納する共通メモリ部を設け、該ＴＤＭ信号と該パケットを収容したＶＣ信号を共通処理することにより、同一装置内で該ＴＤＭ信号と該パケットを収容したＶＣ信号の両方をスイッチング処理するＴＤＭパケット生成装置の構成規模を低減することが可能となる。
【００６４】
第二、三、五の発明によれば、該共通メモリ部の書き込みおよび読み出しの管理が容易になり、該読み出しタイミングをＴＳＷ制御機能と連携させることが可能となる。
【図面の簡単な説明】
【図１】装置構成図（その１）
【図２】共通メモリ部書込み／読出し処理タイミング（その１）
【図３】共通メモリ部書込み／読出し処理タイミング（その２）
【図４】装置構成図（その２）
【図５】共通メモリ部書込み／読出し処理タイミング（その３）
【図６】装置構成図（その３）
【図７】従来の装置構成図（その１）
【図８】従来の装置構成図（その２）
【図９】ＳＴＳ−ｎとＶＣの説明
【図１０】ＶＣ経路遅延差の説明
【図１１】ＳＯＮＥＴフレームフォーマット
【図１２】ＶＣの概念説明
【符号の説明】
１ａ、１ｂ、９１ｆ                                            Ｈ４終端部
２ａ、２ｂ、２ｅ、２ｆ、７２ｃ                              ＴＳＷ制御部
３ａ、３ｂ、７３ｃ、９２ｆ                          書込み／読出し制御部
４ａ、４ｂ                                                  共通メモリ部
５ａ、５ｂ、５ｃ、５ｅ、５ｆ                                  信号分離部
６ａ、６ｂ                                                    ＶＣ処理部
６１ａ、６１ｂ、９４ｆ                                        ＶＣ終端部
７ａ、７ｂ、７ｃ、７ｅ、７ｆ                                ＴＤＭ処理部
９ｃ、９ｅ、９ｆ、７１ａ、７１ｂ、７４ｃ、７２ｅ、７２ｆ  パケット処理部
７２ｂ                                                    チャネル分離部
７１ｃ                                                  ＴＤＭ用メモリ部
８ａ、８ｂ、８ｃ、８ｅ、８ｆ                              パケット多重部
９１ｃ、９１ｅ                                            パケット終端部
９３ｆ                                                    ＶＣ用メモリ部
６２ａ、７２ａ、６２ｂ、７３ｂ、７４ｂ、７５ｃ、９２ｃ、７１ｅ、７３ｅ、９２ｅ、７１ｆ、７３ｆ、７５ｆ                                  バッファ
ＳＷ１、ＳＷ５                                          パケットＳＷ装置
ＳＷ２、ＳＷ３、ＳＷ４                                  ＴＤＭ−ＳＷ装置
（イ）                                                  ＳＴＳ−４８信号
（ロ）                                  ＳＴＳ−４８信号（４バイト信号）
（ハ）                                        共通メモリ書込みタイミング
（ニ）                                        共通メモリ読出しタイミング
（ホ）                    共通メモリ読出しタイミング（１読出し区間拡大）
【図１】
2004208190.tif 000003
【図２】
2004208190.tif 000004
【図３】
2004208190.tif 000005
【図４】
2004208190.tif 000006
【図５】
2004208190.tif 000007
【図６】
2004208190.tif 000008
【図７】
2004208190.tif 000009
【図８】
2004208190.tif 000010
【図９】
2004208190.tif 000011
【図１０】
2004208190.tif 000012
【図１１】
2004208190.tif 000013
【図１２】
2004208190.tif 000014