(57)【要約】【課題】薄型かつ高集積の半導体装置を簡単な工程で製造することにある。【解決手段】集積回路１２及び電極１４が形成された半導体基板１０に第１の面２０から溝３０を形成する。少なくとも溝３０の内面に絶縁層４０を形成する。溝３０の内面で絶縁層４０上に導電層５０を形成する。半導体基板１０を第１の面２０とは反対側の第２の面２２から溝３０が露出する厚さまで研磨して、半導体基板１０を、導電層５０が側面に露出してなる複数の半導体チップ７０に分割する。複数の半導体チップ７０を積層する。複数の半導体チップ７０のうち、いずれかの半導体チップ７０の導電層５０と、他の半導体チップ７０の導電層５０と、を電気的に接続する。【選択図】　　　　図１３
2004119473.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）集積回路及び電極が形成された半導体基板に第１の面から溝を形成すること、
（ｂ）少なくとも前記溝の内面に絶縁層を形成すること、
（ｃ）前記溝の内面で前記絶縁層上に導電層を形成すること、
（ｄ）前記半導体基板を前記第１の面とは反対側の第２の面から前記溝が露出する厚さまで研磨して、前記半導体基板を、前記導電層が側面に露出してなる複数の前記半導体チップに分割すること、
（ｅ）複数の前記半導体チップを積層すること、及び、
（ｆ）複数の前記半導体チップのうち、いずれかの前記半導体チップの前記導電層と、他の前記半導体チップの前記導電層と、を電気的に接続することを含む半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程で、前記絶縁層を、前記溝の内面から前記第１の面にかけて連続的に形成する半導体装置の製造方法。
【請求項３】
請求項１又は請求項２に記載の半導体装置の製造方法において、
前記（ｃ）工程で、前記導電層を前記溝の内面から前記第１の面にかけて連続的に形成する半導体装置の製造方法。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記（ｃ）工程で、前記導電層を前記電極に電気的に接続させる半導体装置の製造方法。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記（ｅ）工程で、複数の前記半導体チップを、前記電極の形成された面が同一方向を向くように積層する半導体装置の製造方法。
【請求項６】
請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記（ｅ）工程で、複数の前記半導体チップを、いずれかの前記半導体チップの前記電極の形成された面が他の前記半導体チップの前記電極の形成された面とは反対方向を向くように積層する半導体装置の製造方法。
【請求項７】
請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記（ｅ）工程は、前記半導体チップ同士の間に絶縁部材を設けることを含む半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記（ｅ）工程で、前記絶縁部材を、前記半導体チップの側面よりも突出するように設ける半導体装置の製造方法。
【請求項９】
請求項１から請求項８のいずれかに記載の半導体装置の製造方法において、
前記（ｆ）工程は、前記導電層同士を電気的に接続する第２の導電層を、少なくとも１つの前記半導体チップの側面に形成することを含む半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記（ｆ）工程で、前記第２の導電層を、前記半導体チップの高さ方向に延びるように形成することで、前記半導体チップの幅方向に一致してなる前記導電層同士を電気的に接続する半導体装置の製造方法。
【請求項１１】
請求項９記載の半導体装置の製造方法において、
前記（ｆ）工程で、前記第２の導電層を、前記半導体チップの幅方向に延びる部分を有するように形成することで、前記半導体チップの幅方向にずれてなる前記導電層同士を電気的に接続する半導体装置の製造方法。
【請求項１２】
請求項８を引用する請求項１１記載の半導体装置の製造方法において、
前記（ｆ）工程で、前記第２の導電層の一部を前記絶縁部材の前記突出部に形成する半導体装置の製造方法。
【請求項１３】
請求項９から請求項１２のいずれかに記載の半導体装置の製造方法において、
前記（ｆ）工程で、前記第２の導電層を、ろう材によって形成する半導体装置の製造方法。
【請求項１４】
請求項９から請求項１２のいずれかに記載の半導体装置の製造方法において、
前記（ｆ）工程で、前記第２の導電層を、導電性材料の微粒子を含む溶媒を吐出することで形成する半導体装置の製造方法。
【請求項１５】
請求項１から請求項１４のいずれかに記載の半導体装置の製造方法において、
少なくとも前記（ｄ）工程後に、
（ｇ）複数の前記半導体チップを基板に搭載すること、及び、
（ｈ）前記半導体チップを前記基板の配線パターンに電気的に接続することをさらに含む半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法において、
前記（ｅ）及び（ｇ）工程を終了した後に、前記（ｆ）及び（ｈ）工程を行う半導体装置の製造方法。
【請求項１７】
請求項１５又は請求項１６記載の半導体装置の製造方法において、
前記（ｈ）工程で、前記導電層を、ろう材によって前記配線パターンに電気的に接続する半導体装置の製造方法。
【請求項１８】
請求項１５又は請求項１６記載の半導体装置の製造方法において、
前記（ｈ）工程で、前記導電層を、導電性材料の微粒子を含む溶媒を吐出することで前記配線パターンに電気的に接続する半導体装置の製造方法。
【請求項１９】
請求項１から請求項１８のいずれかに記載の方法によって製造されてなる半導体装置。
【請求項２０】
第１の面を有し、集積回路及び電極が形成されるとともに積層されてなる複数の半導体チップと、
前記半導体チップの前記第１の面からそれに連続する側面にかけて連続的に形成された絶縁層と、
前記半導体チップの側面で前記絶縁層上に形成された導電層と、
前記複数の半導体チップのうち、いずれかの半導体チップの前記導電層と、他の半導体チップの前記導電層と、を電気的に接続する第２の導電層と、
を含み、
前記半導体チップの側面の前記導電層から露出する部分は、前記絶縁層で覆われてなり、
前記第２の導電層は、少なくとも１つの半導体チップの側面に形成されてなる半導体装置。
【請求項２１】
請求項２０記載の半導体装置において、
前記導電層は、前記半導体チップの側面から前記第１の面にかけて連続的に形成されてなる半導体装置。
【請求項２２】
請求項２０又は請求項２１に記載の半導体装置において、
前記導電層は、前記電極に電気的に接続されてなる半導体装置。
【請求項２３】
請求項２０から請求項２２のいずれかに記載の半導体装置において、
前記複数の半導体チップは、前記電極の形成された面が同一方向を向くように積層されてなる半導体装置。
【請求項２４】
請求項２０から請求項２２のいずれかに記載の半導体装置において、
前記複数の半導体チップは、いずれかの前記半導体チップの前記電極の形成された面が他の前記半導体チップの前記電極の形成された面とは反対方向を向くように積層されてなる半導体装置。
【請求項２５】
請求項２０から請求項２４のいずれかに記載の半導体装置において、
前記半導体チップ同士の間に絶縁部材が設けられてなる半導体装置。
【請求項２６】
請求項２５記載の半導体装置において、
前記絶縁部材は、前記半導体チップの側面よりも突出してなる半導体装置。
【請求項２７】
請求項２０から請求項２６のいずれかに記載の半導体装置において、
前記第２の導電層は、前記半導体チップの高さ方向に延びてなり、前記半導体チップの幅方向に一致してなる前記導電層同士を電気的に接続する半導体装置。
【請求項２８】
請求項２０から請求項２６のいずれかに記載の半導体装置において、
前記第２の導電層は、前記半導体チップの幅方向に延びる部分を有し、前記半導体チップの幅方向にずれてなる前記導電層同士を電気的に接続する半導体装置。
【請求項２９】
請求項２６を引用する請求項２８記載の半導体装置において、
前記第２の導電層の一部は、前記絶縁部材の前記突出部に形成されてなる半導体装置。
【請求項３０】
請求項２０から請求項２９のいずれかに記載の半導体装置において、
前記第２の導電層は、ろう材によって形成されてなる半導体装置。
【請求項３１】
請求項２０から請求項２９のいずれかに記載の半導体装置において、
前記第２の導電層は、導電性材料の微粒子を含む溶媒によって形成されてなる半導体装置。
【請求項３２】
請求項２０から請求項３１のいずれかに記載の半導体装置において、
配線パターンが形成された基板をさらに含み、
前記複数の半導体チップは、前記基板に搭載されるとともに、前記導電層を介して前記配線パターンに電気的に接続されてなる半導体装置。
【請求項３３】
請求項２０から請求項３２のいずれかに記載の半導体装置において、
前記複数の半導体チップの外形の大きさは、ほぼ同じである半導体装置。
【請求項３４】
請求項２０から請求項３２のいずれかに記載の半導体装置において、
前記複数の半導体チップのうち、いずれかの前記半導体チップの外形の大きさは、他の前記半導体チップの外形の大きさとは異なっている半導体装置。
【請求項３５】
請求項１９から請求項３４のいずれかに記載の半導体装置が実装された回路基板。
【請求項３６】
請求項１９から請求項３４のいずれかに記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
３次元的実装形態の半導体装置が開発されている。例えば、ワイヤによって上下の電気的な接続を図ることが知られているが、各半導体チップの電極にワイヤをボンディングしなければならず、多数の半導体チップを積層すると工程が複雑になってしまう。さらに、ワイヤボンディングの領域を露出させる必要があるので、半導体チップの外形及び電極の位置などが制限されてしまう。
【０００３】
また、半導体チップに貫通穴を形成し、貫通穴の内面に絶縁層を形成し、その内側に貫通電極を形成することが知られている。その場合、小さな貫通穴の内面に絶縁層を形成することが難しく、その内側に導電電極を形成することも難しい。また、集積回路の設計を貫通穴を避けて行う必要があるので、設計上の制約が多くなってしまう。
【０００４】
本発明の目的は、薄型かつ高集積の半導体装置を簡単な工程で製造することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、（ａ）集積回路及び電極が形成された半導体基板に第１の面から溝を形成すること、
（ｂ）少なくとも前記溝の内面に絶縁層を形成すること、
（ｃ）前記溝の内面で前記絶縁層上に導電層を形成すること、
（ｄ）前記半導体基板を前記第１の面とは反対側の第２の面から前記溝が露出する厚さまで研磨して、前記半導体基板を、前記導電層が側面に露出してなる複数の前記半導体チップに分割すること、
（ｅ）複数の前記半導体チップを積層すること、及び、
（ｆ）複数の前記半導体チップのうち、いずれかの前記半導体チップの前記導電層と、他の前記半導体チップの前記導電層と、を電気的に接続することを含む。
【０００６】
本発明によれば、半導体チップの側面に形成された導電層によって、複数の積層された半導体チップを電気的に接続する。導電層は、半導体基板の状態で一括して形成することができるので、製造工程が簡単である。また、導電層は他の半導体チップによって覆われることがないので、半導体チップの外形及び電極の位置に制限されることなく、設計自由度の高い半導体装置を製造することができる。
【０００７】
（２）この半導体装置の製造方法において、
前記（ｂ）工程で、前記絶縁層を、前記溝の内面から前記第１の面にかけて連続的に形成してもよい。
【０００８】
これによって、絶縁層で半導体チップの角部を覆うことができる。したがって、半導体チップの角部を絶縁層で保護することができるので、チッピングの発生及び拡大を低減し、また、例えば第１の面に形成された集積回路の素子及び配線の剥離を防止することができる。
【０００９】
（３）この半導体装置の製造方法において、
前記（ｃ）工程で、前記導電層を前記溝の内面から前記第１の面にかけて連続的に形成してもよい。
【００１０】
これによれば、導電層を配線となるように形成してもよい。
【００１１】
（４）この半導体装置の製造方法において、
前記（ｃ）工程で、前記導電層を前記電極に電気的に接続させてもよい。
【００１２】
（５）この半導体装置の製造方法において、
前記（ｅ）工程で、複数の前記半導体チップを、前記電極の形成された面が同一方向を向くように積層してもよい。
【００１３】
（６）この半導体装置の製造方法において、
前記（ｅ）工程で、複数の前記半導体チップを、いずれかの前記半導体チップの前記電極の形成された面が他の前記半導体チップの前記電極の形成された面とは反対方向を向くように積層してもよい。
【００１４】
（７）この半導体装置の製造方法において、
前記（ｅ）工程は、前記半導体チップ同士の間に絶縁部材を設けることを含んでもよい。
【００１５】
これによって、半導体チップ同士が電気的にショートするのを防ぐことができる。
【００１６】
（８）この半導体装置の製造方法において、
前記（ｅ）工程で、前記絶縁部材を、前記半導体チップの側面よりも突出するように設けてもよい。
【００１７】
これによれば、絶縁部材の突出部によって、例えば絶縁部材の両側に配置される導電層同士が電気的にショートするのを防ぐことができる。
【００１８】
（９）この半導体装置の製造方法において、
前記（ｆ）工程は、前記導電層同士を電気的に接続する第２の導電層を、少なくとも１つの前記半導体チップの側面に形成することを含んでもよい。
【００１９】
これによれば、第２の導電層を半導体チップの側面に形成するので、半導体チップ同士の間を厚くすることなく、極めて薄い半導体装置を製造することができる。
【００２０】
（１０）この半導体装置の製造方法において、
前記（ｆ）工程で、前記第２の導電層を、前記半導体チップの高さ方向に延びるように形成することで、前記半導体チップの幅方向に一致してなる前記導電層同士を電気的に接続してもよい。
【００２１】
（１１）この半導体装置の製造方法において、
前記（ｆ）工程で、前記第２の導電層を、前記半導体チップの幅方向に延びる部分を有するように形成することで、前記半導体チップの幅方向にずれてなる前記導電層同士を電気的に接続してもよい。
【００２２】
これによれば、さらに設計自由度の高い半導体装置を製造することができる。
【００２３】
（１２）この半導体装置の製造方法において、
前記（ｆ）工程で、前記第２の導電層の一部を前記絶縁部材の前記突出部に形成してもよい。
【００２４】
これによれば、第２の導電層が他の部材と電気的にショートするのを防ぐことができる。
【００２５】
（１３）この半導体装置の製造方法において、
前記（ｆ）工程で、前記第２の導電層を、ろう材によって形成してもよい。
【００２６】
（１４）この半導体装置の製造方法において、
前記（ｆ）工程で、前記第２の導電層を、導電性材料の微粒子を含む溶媒を吐出することで形成してもよい。
【００２７】
これによれば、溶媒を吐出させることで、例えば複数の第２の導電層を一括して形成することができる。
【００２８】
（１５）この半導体装置の製造方法において、
少なくとも前記（ｄ）工程後に、
（ｇ）複数の前記半導体チップを基板に搭載すること、及び、
（ｈ）前記半導体チップを前記基板の配線パターンに電気的に接続することをさらに含んでもよい。
【００２９】
（１６）この半導体装置の製造方法において、
前記（ｅ）及び（ｇ）工程を終了した後に、前記（ｆ）及び（ｈ）工程を行ってもよい。
【００３０】
これによれば、複数の半導体チップを積層し、かつ、それらを基板に搭載した後に、電気的な接続工程を行う。すなわち、組み立て工程と、電気的な接続工程とを１回ずつ行うことで半導体装置を製造することができるので、製造工程が極めて簡単になる。
【００３１】
（１７）この半導体装置の製造方法において、
前記（ｈ）工程で、前記導電層を、ろう材によって前記配線パターンに電気的に接続してもよい。
【００３２】
（１８）この半導体装置の製造方法において、
前記（ｈ）工程で、前記導電層を、導電性材料の微粒子を含む溶媒を吐出することで前記配線パターンに電気的に接続してもよい。
【００３３】
これによれば、溶媒を吐出させることで、例えば複数の導電層を一括して配線パターンに電気的に接続することができる。
【００３４】
（１９）本発明に係る半導体装置は、上記方法によって製造されてなる。
【００３５】
（２０）本発明に係る半導体装置は、第１の面を有し、集積回路及び電極が形成されるとともに積層されてなる複数の半導体チップと、
前記半導体チップの前記第１の面からそれに連続する側面にかけて連続的に形成された絶縁層と、
前記半導体チップの側面で前記絶縁層上に形成された導電層と、
前記複数の半導体チップのうち、いずれかの半導体チップの前記導電層と、他の半導体チップの前記導電層と、を電気的に接続する第２の導電層と、
を含み、
前記半導体チップの側面の前記導電層から露出する部分は、前記絶縁層で覆われてなり、
前記第２の導電層は、少なくとも１つの半導体チップの側面に形成されてなる。
【００３６】
本発明によれば、半導体チップの側面の導電層から露出する部分が絶縁層で覆われているので、導電層以外の部分での、外部との電気的な導通を遮断することができる。また、導電層は他の半導体チップによって覆われることがないので、半導体チップの外形及び電極の位置に制限されることなく、設計自由度の高い半導体装置を提供することができる。さらに、第２の導電層は半導体チップの側面に形成されるので、半導体チップ同士の間を厚くすることなく、極めて薄い半導体装置を提供することができる。
【００３７】
（２１）この半導体装置において、
前記導電層は、前記半導体チップの側面から前記第１の面にかけて連続的に形成されてもよい。
【００３８】
これによれば、導電層は配線となるように形成されてもよい。
【００３９】
（２２）この半導体装置において、
前記導電層は、前記電極に電気的に接続されてもよい。
【００４０】
（２３）この半導体装置において、
前記複数の半導体チップは、前記電極の形成された面が同一方向を向くように積層されてもよい。
【００４１】
（２４）この半導体装置において、
前記複数の半導体チップは、いずれかの前記半導体チップの前記電極の形成された面が他の前記半導体チップの前記電極の形成された面とは反対方向を向くように積層されてもよい。
【００４２】
（２５）この半導体装置において、
前記半導体チップ同士の間に絶縁部材が設けられてもよい。
【００４３】
これによって、半導体チップ同士が電気的にショートするのを防ぐことができる。
【００４４】
（２６）この半導体装置において、
前記絶縁部材は、前記半導体チップの側面よりも突出してもよい。
【００４５】
これによれば、絶縁部材の突出部によって、例えば絶縁部材の両側に配置される導電層同士が電気的にショートするのを防ぐことができる。
【００４６】
（２７）この半導体装置において、
前記第２の導電層は、前記半導体チップの高さ方向に延びてなり、前記半導体チップの幅方向に一致してなる前記導電層同士を電気的に接続してもよい。
【００４７】
（２８）この半導体装置において、
前記第２の導電層は、前記半導体チップの幅方向に延びる部分を有し、前記半導体チップの幅方向にずれてなる前記導電層同士を電気的に接続してもよい。
【００４８】
これによれば、さらに設計自由度の高い半導体装置を提供することができる。
【００４９】
（２９）この半導体装置において、
前記第２の導電層の一部は、前記絶縁部材の前記突出部に形成されてもよい。
【００５０】
これによれば、第２の導電層が他の部材と電気的にショートするのを防ぐことができる。
【００５１】
（３０）この半導体装置において、
前記第２の導電層は、ろう材によって形成されてもよい。
【００５２】
（３１）この半導体装置において、
前記第２の導電層は、導電性材料の微粒子を含む溶媒によって形成されてもよい。
【００５３】
（３２）この半導体装置において、
配線パターンが形成された基板をさらに含み、
前記複数の半導体チップは、前記基板に搭載されるとともに、前記導電層を介して前記配線パターンに電気的に接続されてもよい。
【００５４】
（３３）この半導体装置において、
前記複数の半導体チップの外形の大きさは、ほぼ同じであってもよい。
【００５５】
（３４）この半導体装置において、
前記複数の半導体チップのうち、いずれかの前記半導体チップの外形の大きさは、他の前記半導体チップの外形の大きさとは異なっていてもよい。
【００５６】
（３５）本発明に係る回路基板には、上記半導体装置が実装されている。
【００５７】
（３６）本発明に係る電子機器は、上記半導体装置を有する。
【００５８】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。図１〜図１３は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板（例えばシリコン基板）１０を使用する。半導体基板１０は、半導体ウエハであってもよい。図１では、半導体ウエハの一部が示されている。半導体基板１０の平面形状は限定されないが、例えば半導体ウエハの場合には円形であることが一般的である。
【００５９】
半導体基板１０には、複数の集積回路（例えばトランジスタやメモリを有する回路）１２が形成されている。半導体基板１０には、複数の電極（例えばパッド）１４が形成されている。各電極１４は、集積回路１２に電気的に接続されている。各電極１４は、集積回路１２に重ならない領域（図１では集積回路の外側の領域）に形成されてもよい。各電極１４は、アルミニウム系又は銅系の金属で形成されてもよい。電極１４の表面の形状は特に限定されないが矩形であることが多い。半導体基板１０が半導体ウエハである場合、複数の半導体チップとなる各領域に、２つ以上（１グループ）の電極１４が形成される。図１に示す例では、電極１４は、半導体チップとなる領域の４辺に沿って配列されているが、２辺に沿って配列されてもよいし、中央部に配列されてもよい。
【００６０】
半導体基板１０は、集積回路１２が形成された側の第１の面２０と、それとは反対の第２の面２２と、を有する。複数の電極１４は、第１の面２０から外部に露出している。
【００６１】
半導体基板１０には、少なくとも１層の絶縁層（第２の絶縁層）１６が形成されている。図２に示す例では、絶縁層１６は、半導体基板１０の第１の面２０に形成されている。絶縁層１６は、パッシベーション膜と呼ばれ、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂などで形成することができる。絶縁層１６は、電極１４の少なくとも一部を露出する開口部１８を有する。絶縁層１６は、電極１４の表面を覆って形成した後、その一部をエッチングして電極１４の一部を露出させてもよい。図２に示すように、絶縁層１６は、電極１４の中央部を開口して、外周端部を覆うように形成してもよい。
【００６２】
図１及び図２に示される仮想ライン２４は、半導体基板１０を複数の領域（半導体チップとなる領域）に区画している。仮想ライン２４は、集積回路１２及び電極１４を避けて形成されてもよい。各領域（半導体チップ）の外形は、矩形、円形又はその他の多角形であってもよいし、限定されるものではない。
【００６３】
図３に示すように、半導体基板１０に第１の面２０から溝３０を形成する。本実施の形態では、溝３０は仮想ライン２４に沿って形成する。すなわち、溝３０は、半導体基板１０を複数の半導体チップとなる領域に区画するように形成する。図３に示す例では、溝３０は、集積回路１２及び電極１４を避けて形成している。溝３０は、半導体基板１０を、ブレードなどで切削することにより機械的に形成してもよいし、エッチングなどで化学的に形成してもよいし、レーザなどで光学的に形成してもよい。
【００６４】
溝３０は、第１の面２０から傾斜してなるテーパ（例えば溝の開口方向に広がるテーパ）が付された壁面を有してもよいし、第１の面２０から垂直に落ちる壁面を有してもよい。溝３０は、底面が形成されて凹状になっていてもよいし、底面が形成されずにＶ状になっていてもよい。
【００６５】
溝３０は、半導体基板１０を貫通しないように形成する。溝３０は、完成品としての半導体チップの厚さよりも深くなるように形成する。また、溝３０は、半導体基板１０の内部に形成される集積回路１２の素子及び配線よりも深くなるように形成する。なお、半導体基板１０の溝３０の内面には、半導体部分（例えばシリコン）が露出する。
【００６６】
図４に示すように、半導体基板１０に絶縁層４０を形成する。絶縁層４０の材料としては、酸化膜（例えばＳｉＯ２）、窒化膜（例えばＳｉＮ）又は樹脂（例えばポリイミド樹脂）などが挙げられる。
【００６７】
絶縁層４０は、少なくとも溝３０の内面に形成する。図４に示す例では、絶縁層４０は、溝３０の内壁面及び底面に形成しているが、溝３０の内壁面のみに形成しても構わない。ただし、絶縁層４０は、溝３０を埋め込まないように形成する。すなわち、絶縁層４０によって溝（又は凹部）を形成する。図４に示す例では、溝３０の内面（図４では内壁面及び底面）の全部は、絶縁層４０で覆われている。
【００６８】
絶縁層４０を溝３０の内面から第１の面２０にかけて連続的に形成してもよい。例えば、半導体基板１０の第１の面２０及び溝３０の内面を覆って絶縁層４０を形成し、必要な部分をエッチングして絶縁層４０から露出させてもよい。図４に示す例では、絶縁層４０の電極１４を覆う一部をエッチングして、電極１４を露出する開口部４２を形成する。
【００６９】
溝３０の内面（詳しくは内壁面）と第１の面２０との間の角部は、半導体チップの角部に相当するので、絶縁層４０によって半導体チップの角部を覆うことができる（図１２参照）。したがって、半導体チップの角部を絶縁層で保護することができるので、チッピングの発生及び拡大を低減し、また、第１の面２０に形成された集積回路１２の素子及び配線の剥離を防止することができる。
【００７０】
なお、第１の面２０に絶縁層（第２の絶縁層）１６が形成されている場合、絶縁層４０の一部（第１の面上の部分）を絶縁層（第２の絶縁層）１６上に形成する。
【００７１】
図５に示すように、半導体基板１０に導電層５０を形成する。導電層５０は、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成してもよい。導電層５０の形成工程としては、フォトリソグラフィを適用した後にエッチングすることで形成してもよいし、スパッタリングなど形成してもよいし、無電解メッキによるアディティブ法を適用することで形成してもよい。あるいは、インクジェット方式を使用して導電層５０を形成してもよい。これによれば、インクジェットプリンタ用に実用化された技術を応用することで、高速かつ導電層５０の材料を無駄なく経済的に設けることが可能である。
【００７２】
導電層５０は、溝３０の内面（詳しくは内壁面）で絶縁層４０上に形成する。図５に示す例では、導電層５０は、溝３０の内壁面及び底面に形成しているが、溝３０の内壁面のみに形成しても構わない。ただし、導電層５０は、溝３０を埋め込まないように形成する。すなわち、絶縁層５０によって溝（又は凹部）を形成する。溝３０の内面と導電層５０との間には、絶縁層４０が介在するので、両者の電気的な接続が遮断される。
【００７３】
導電層５０は、溝３０の内面に深さ方向に沿って延びるように形成してもよい。あるいは、導電層５０は、ランド状（円形又は矩形など）に形成してもよい。溝３０の内面のうち導電層５０から露出する部分は、絶縁層４０が露出する。
【００７４】
図６は、図５のＶＩ−ＶＩ線断面図である。図６に示す例では、導電層５０は、溝３０の内側の方向に、絶縁層４０の表面から突起するように形成されている。
【００７５】
変形例として、図７に示すように、導電層５４は、溝３２の内面において、絶縁層４４の表面と面一になるように形成されてもよい。その場合、導電層５４は絶縁層４４の内部に入り込む。他の変形例として、図８に示すように、導電層５６は、溝３４の内面において、絶縁層４６の表面よりも窪むように形成されていてもよい。その場合も、導電層５６は、絶縁層４６の内部に入り込む。ただし、導電層５６は、絶縁層４６で覆わずに露出させる。
【００７６】
これらの変形例によれば、導電層５４，５６と絶縁層４４，４６との密着力が大きくなるので、導電層５４，５６を絶縁層４４，４６から剥離しにくくすることができる。なお、必要に応じて、導電層の形成工程後に、再度、絶縁層の形成工程を行って、絶縁層における導電層の周囲の部分を厚く形成してもよい。
【００７７】
図５に示すように、導電層５０を溝３０の内面から第１の面２０にかけて連続的に形成してもよい。すなわち、導電層５０は、溝３０の内面から第１の面２０の方向に延びるように配線として形成してもよい。
【００７８】
図５に示すように、導電層５０を電極１４に電気的に接続させてもよい。導電層５０は、第１の面２０に延びてなり、複数の絶縁層１６，４０の開口部１８，４２内で電極１４と電気的に接続する接続部５２を有する。接続部５２は、電極１４を覆うように形成してもよい。
【００７９】
変形例として、導電層５０を電極１４に電気的に接続しなくてもよい。すなわち、導電層５０は、ダミー配線（集積回路と導通しない配線）として形成してもよい。
【００８０】
これによれば、半導体チップの側面に導電層５０を形成することができる。例えば、導電層５０を電極１４に電気的に接続させれば、半導体チップの側面に、集積回路１２と電気的に接続した外部端子を容易に形成することができる。したがって、半導体チップ上の配線構造の自由度を向上させることができる。
【００８１】
次に、半導体基板１０の研磨工程を行い、複数の半導体チップ７０に分割する。本実施の形態では、半導体基板１０を、シート６０によって保持した状態で研磨する。シート６０は半導体基板１０の保持部材である。
【００８２】
図９に示すように、半導体基板１０に、第１の面２０からシート６０を貼り付ける。シート６０は、半導体基板１０を第１の面２０から保持する。シート６０は、粘着材であってもよく、例えば、紫外線硬化型樹脂からなるＵＶテープであってもよい。ＵＶテープによれば、紫外線の照射の有無によって、シート６０の粘着力をコントロールできるので、半導体基板１０の保持及び半導体チップ７０の剥離に適している。
【００８３】
図９に示す例では、シート６０と半導体基板１０との間に、樹脂などの充填材６２が設けられ、シート６０は充填材６２を介して半導体基板１０を保持している。充填材６２は、少なくとも半導体基板１０の溝３０に充填され、図９に示すように、第１の面２０にも設けられてもよい。充填材６２は、シート６０を貼り付ける前に、半導体基板１０に第１の面２０から塗布してもよく、あるいは、あらかじめシート６０に設けておき、シート６０を貼り付けることで溝３０に設けてもよい。
【００８４】
変形例として、充填材６２なしで、半導体基板１０にシート６０を貼り付けてもよい。あるいは、シート６０の一部が充填材６２であってもよい。
【００８５】
こうして、図１０に示すように、半導体基板１０を、第２の面２２から研磨する。すなわち、半導体基板１０の裏面をポリシングする。例えば、シート６０が貼り付けられた半導体基板１０をステージ（図示しない）に固定し、研磨用治具（図示しない）に備えられた砥石によって、半導体基板１０を第２の面２２から機械的に研磨する。本工程では、半導体基板１０を溝３０が露出する厚さまで研磨する。これによって、半導体基板１０を複数の半導体チップ７０に分割するとともに、各半導体チップ７０を薄くすることができる。
【００８６】
これによれば、半導体基板１０に第１の面２０からシート６０を貼り付けているので、ばらばらに分割された複数の半導体チップ７０を一括して保持することができる。したがって、分割後の複数の半導体チップ７０の取り扱いを容易にすることができる。
【００８７】
また、研磨工程のときに、溝３０に充填材６２が設けられているため、研磨工程で生じる粉状の異物が溝３０に入り込むのを防ぐことができる。したがって、半導体チップ７０の損傷及び異物の付着を防止して、半導体装置の信頼性を向上させることができる。
【００８８】
図１１に示すように、必要に応じて、複数の半導体チップ７０の研磨面に絶縁層（第３の絶縁層）７２を形成してもよい。複数の半導体チップ７０がシート６０に保持されていれば、複数の半導体チップ７０の研磨面を一括して絶縁処理することができる。また、図１１に示すように、複数の半導体チップ７０の間に充填材６２が設けられていれば、例えば、複数の半導体チップ７０の研磨面を含む全面に絶縁層７２を形成した後、絶縁層７２における充填材６２の部分をエッチングして除去すればよい。絶縁層７２は、絶縁層４０と同一の材料で形成されてもよい。絶縁層７２を形成することで、半導体チップ７０の研磨面における外部との電気的な導通を遮断することができる。また、半導体チップ７０の半導体部分（例えばシリコン）の全面を、絶縁層１６，４０，７２によって覆うことができるので、半導体チップ７０の端子（例えば導電層５０）以外の部分での、外部との電気的な導通を遮断することができる。
【００８９】
その後、半導体チップ７０をシート６０から剥離する。半導体チップ７０とシート６０との間に充填材６２が設けられている場合には、半導体チップ７０を充填材６２から剥離する。例えば、それぞれの半導体チップ７０を、シート６０を介して、ツール（図示しない）によってピックアップする。こうして、個片の半導体チップ７０を取り出すことができる。
【００９０】
以上の工程によれば、絶縁層４０を半導体基板１０の溝３０の内面に形成する。半導体基板１０の溝３０の内面は、複数の半導体チップ７０の側面に相当する。したがって、半導体基板１０の状態で、複数の半導体チップ７０の側面を一括して絶縁処理することができる。また、半導体基板１０を研磨する前に絶縁層４０を形成するので、半導体基板１０の割れ及び損傷を回避しつつ、極めて薄い半導体装置を製造することが可能である。
【００９１】
上述の工程により、半導体装置１を製造することができる。半導体装置１は、集積回路１２及び電極１４が形成された半導体チップ７０と、絶縁層４０と、導電層５０と、を含む。絶縁層４０は、半導体チップ７０の第１の面（図１２では集積回路及び電極が形成された面）からそれに連続する側面にかけて連続的に形成されている。絶縁層４０は、半導体チップ７０の側面の全体を覆うことが好ましい。導電層５０は、半導体チップ７０の側面で絶縁層４０上に形成されている。そして、半導体チップ７０の側面の導電層５０から露出する部分は、絶縁層４０で覆われている。導電層５０は、電極１４との電気的な接続部５２を有する。なお、その他の構成は、上述した製造方法によって得られる内容である。
【００９２】
次に、図１３に示すように、複数（図１３では４つ）の半導体チップ７０（詳しくは半導体装置１）を積層する。半導体チップ７０は、他の半導体チップ７０の電極１４の形成された面又はそれとは反対の面に積層される。複数の半導体チップ７０を接着材料８４によって接着してもよい。上述の製造方法で得られた半導体チップ７０は、極めて薄いため、このように３次元的実装形態に使用すると効果的である。
【００９３】
複数の半導体チップ７０を、電極１４の形成された面が同一方向（図１３では基板とは反対方向）を向くように積層してもよい。変形例として、いずれかの半導体チップ７０の電極１４の形成された面は、他の半導体チップ７０の電極１４の形成された面とは反対方向を向いてもよい。
【００９４】
図１３に示すように、ほぼ同じ大きさの外形を有する複数の半導体チップ７０を積層してもよい。その場合、各半導体チップ７０の外周を一致させてもよい。言い換えれば、複数の半導体チップ７０を、その外形の全部が重複するように積層してもよい。あるいは、複数の半導体チップ７０を、その外形の一部が重複するように積層してもよい。
【００９５】
変形例として、異なる大きさの外形を有する複数の半導体チップ７０を積層してもよい。例えば、半導体チップ７０にそれよりも外形の小さい他の半導体チップ７０を順次積層し、全体がピラミッド形状になるようにしてもよい。
【００９６】
図１３に示すように、複数の半導体チップ７０を基板８０に搭載してもよい。基板８０には、配線パターン８２が形成されている。図１３に示す例では、基板８０は、回路基板（例えばマザーボード）である。回路基板には、他の電子部品（抵抗器、コンデンサ、コイルなど）も搭載される。あるいは、基板８０は、半導体装置のインターポーザであってもよい。その場合、基板８０には、電気的な接続部となる外部端子（例えばハンダボール）が形成されている。
【００９７】
複数の半導体チップ７０を基板８０上で積層してもよいし、積層した後に基板８０に搭載してもよい。図１３に示すように、複数の半導体チップ７０を、電極１４の形成された面が基板８０とは反対方向を向くように、基板８０に搭載してもよい。変形例として、電極１４の形成された面が基板８０の方向を向くようにしてもよい。
【００９８】
そして、複数の半導体チップ７０同士を電気的に接続する。詳しくは、いずれかの半導体チップ７０の導電層５０と、他の半導体チップ７０の導電層５０と、を電気的に接続する。これによれば、全部の半導体チップ７０を積層した後に、一括して複数の半導体チップ７０同士を電気的に接続するので、製造工程が簡単である。
【００９９】
複数の半導体チップ７０を基板８０に搭載した場合には、半導体チップ７０を配線パターン８２に電気的に接続する。半導体チップ７０を、導電層５０を介して、配線パターン８２に電気的に接続してもよい。
【０１００】
本実施の形態では、それらの電気的な接続工程を、複数の半導体チップ７０を積層し、かつ、複数の半導体チップ７０を基板８０に搭載した後に行う。こうすることで、組み立て工程と、電気的な接続工程とを１回ずつ行うことで半導体装置を製造することができるので、製造工程が極めて簡単になる。
【０１０１】
図１３に示すように、複数の半導体チップ７０の導電層５０同士を、第２の導電層９０によって電気的に接続してもよい。第２の導電層９０は、配線となるように細長く形成してもよい。第２の導電層９０は、少なくとも１つの半導体チップ７０の側面に形成する。第２の導電層９０は、半導体チップ７０同士の間を通るように形成する。その場合、第２の導電層９０は、半導体チップ７０同士の間において、少なくとも１つの半導体チップ７０の側面を通るように形成してもよい。これによれば、第２の導電層９０を半導体チップ７０の側面に形成するので、半導体チップ７０同士の間を厚くすることなく、極めて薄い半導体装置を製造することができる。
【０１０２】
第２の導電層９０を、導電性材料の微粒子を含む溶媒９２を吐出することで形成してもよい。詳しくは、溶媒９２の液滴を、液滴吐出装置８６のノズルから吐出する。これによれば、溶媒９２を吐出させることで、例えば複数の第２の導電層９０を一括して形成することができる。また、あらかじめ決定しておいたパターンに沿って溶媒９２を吐出させれば、無駄なく簡単に第２の導電層９０を形成することができる。
【０１０３】
導電性材料の微粒子を含む溶媒９２の材料として、例えば、真空冶金株式会社製「パーフェクトゴールド」「パーフェクトシルバー」を使用してもよい。
【０１０４】
例えば、インクジェット方式を適用して、溶媒９２の液滴を吐出させてもよい。その場合、液滴吐出装置８６は、インクジェットヘッドであってもよい。インクジェットヘッドは、静電アクチュエータの構造を有し、詳しくはマイクロマシニング技術による微細加工技術を用いて形成された微小構造のアクチュエータを有する。このような微小構造のアクチュエータとしては、その駆動源として静電気力を用いている。インクジェットヘッドは、静電気力を利用してノズルから溶媒９２の液滴を吐出させる。これによれば、インクジェットプリンタ用に実用化された技術を応用することで、高速かつ材料を無駄なく経済的に吐出することが可能である。
【０１０５】
あるいは、ディスペンサによって溶媒９２の液滴を吐出させてもよい。ディスペンサは取り扱いやすいので、簡単な工程で第２の導電層９０を形成することができる。
【０１０６】
第２の導電層９０をろう材（軟ろう及び硬ろうのいずれも含む）によって形成してもよい。ろう材は、ハンダペーストであってもよい。可能であれば、ろう材を液滴吐出装置８６で吐出させてもよい。
【０１０７】
半導体チップ７０の導電層５０は、上述の導電性材料の微粒子を含む溶媒９２によって配線パターン８２に電気的に接続してもよいし、ろう材によって配線パターン８２に電気的に接続してもよい。その場合、溶媒９２又はろう材の液滴を、インクジェット方式を適用して吐出させてもよい。図１３に示すように、半導体チップ７０同士の電気的な接続と、半導体チップ７０と配線パターン８２との電気的な接続とを同時に行えば、製造工程が簡単になる。
【０１０８】
図１４に示すように、必要があれば、外部に露出する導電部分（導電層５０及び第２の導電層９０など）を被覆部材８８で覆ってもよい。図１４に示す例では、被覆部材８８は、絶縁材料（例えば樹脂）からなるフィルムである。
【０１０９】
本実施の形態に係る半導体装置の製造方法によれば、半導体チップ７０の側面に形成された導電層５０によって、複数の積層された半導体チップ７０を電気的に接続する。導電層５０は、半導体基板１０の状態で一括して形成することができるので、製造工程が簡単である。導電層５０は、他の半導体チップ７０によって覆われることがないので、半導体チップ７０の外形及び電極１４の位置に制限されることなく、設計自由度の高い半導体装置（スタック型の半導体装置）を製造することができる。したがって、薄型かつ高集積の半導体装置を簡単な工程で製造することができる。
【０１１０】
こうして、スタック型の半導体装置を製造することができる。図１４では、半導体装置が回路基板に実装されている。この半導体装置は、複数の半導体チップ７０（詳しくは半導体装置１（図１２参照））と、第２の導電層９０と、を含む。第２の導電層９０は、少なくとも１つの半導体チップ７０の側面に形成されている。これによれば、バンプを介して上下の半導体チップ７０を電気的に接続するよりも、バンプ高さを省略することができるので、極めて薄い半導体装置を提供することができる。なお、基板８０がインターポーザである場合、この半導体装置は、基板８０をさらに含む。
【０１１１】
半導体チップ７０は、例えば、フラッシュメモリ、ＳＲＡＭ（Ｓｔａｔｉｃ　ＲＡＭ）又はＤＲＡＭ（Ｄｙｎａｍｉｃ　ＲＡＭ）などの各種メモリであってもよいし、ＭＰＵ（ＭｉｃｒｏＰｒｏｃｅｓｓｏｒ　Ｕｎｉｔ）又はＭＣＵ（Ｍｉｃｒｏ　Ｃｏｎｔｒｏｌｌｅｒ　Ｕｎｉｔ）などのマイクロプロセッサであってもよい。複数の半導体チップ７０の組み合わせとして、メモリ同士（例えばフラッシュメモリとＳＲＡＭ、ＳＲＡＭ同士、ＤＲＡＭ同士）又はメモリとマイクロプロセッサなどがある。
【０１１２】
例えば、複数の半導体チップ７０の少なくとも２つがメモリであるときに、同一配列の導電層５０を第２の導電層９０によって電気的に接続して、それぞれのメモリの同じアドレスのメモリセルに、情報の読み出し又は書き込みを行ってもよい。さらに、チップセレクト端子の接続においてのみ、第２の導電層９０を分離しておくことで、同一配列の導電層５０を用いて、少なくとも２つ（複数に可能である）の半導体チップ７０を別々にコントロールしてもよい。チップセレクト端子は、例えば、矩形をなす半導体チップ７０の４辺に、少なくとも１つずつ形成してもよい。チップセレクト端子を各辺ごとに配置を変更して形成すれば、設計上同一の半導体チップ７０を積層した場合でも、各半導体チップ７０を９０°ずつ回転させれば、４つの半導体チップ７０を別々にコントロールすることが可能である。
【０１１３】
その他の構成は、上述した製造方法によって得られる内容である。
【０１１４】
本実施の形態に係る半導体装置によれば、半導体チップ７０の側面の導電層５０から露出する部分が絶縁層で覆われているので、導電層５０以外の部分での、外部との電気的な導通を遮断することができる。また、導電層５０は他の半導体チップ７０によって覆われることがないので、半導体チップ７０の外形及び電極１４の位置に制限されることなく、設計自由度の高い半導体装置を提供することができる。
【０１１５】
また、本実施の形態に係る半導体装置は、上述の製造方法から選択したいずれかの特定事項から導かれる構成を含み、その効果は上述の効果を備える。本実施の形態に係る半導体装置は、上述の製造方法とは異なる方法によって製造されるものを含む。
【０１１６】
次に、本実施の形態に係る半導体装置（スタック型の半導体装置）の変形例を説明する。なお、以下の説明では、他の形態（上述及び他の変形例）の内容と重複する部分は省略する。
【０１１７】
図１５は、本実施の形態に係る半導体装置の第１の変形例を説明する図である。この半導体装置は、複数の半導体チップ７０（詳しくは半導体装置１（図１２参照））と、第２の導電層９０と、を含み、最上層の半導体チップ７０の電極１４（詳しくは電極上の導電層の接続部５２）にワイヤ１００の一方の端部がボンディングされ、他方の端部が配線パターン８２にボンディングされている。そして、複数の半導体チップ７０及びワイヤ１００は、樹脂などからなる封止部１０２によって封止されている。
【０１１８】
図１６は、本実施の形態に係る半導体装置の第２の変形例を説明する図である。この半導体装置は、複数の半導体チップ７０（詳しくは半導体装置１（図１２参照））と、第２の導電層９０と、を含み、最下層の半導体チップ７０が基板８０にフェースダウン実装されている。例えば、最下層の半導体チップ７０の電極１４にバンプ１０６が設けられ、ハンダなどのろう材１０８を介して、バンプ１０６と配線パターン８２とが電気的に接続されてもよい。あるいは、両者の電気的な接続を、金属接合又は異方性導電材料による接合などで達成してもよい。必要があれば、最下層の半導体チップ７０と基板８０との間に、アンダーフィル材（例えば樹脂）１０４を設けてもよい。
【０１１９】
図１６に示すように、少なくとも１つ（図１６では上側３つ）の半導体チップ７０の電極１４の形成された面は、最下層の半導体チップ７０の電極１４の形成された面とは反対方向を向いてもよい。そして、図１６に示す例では、最上層の半導体チップ７０の電極１４にワイヤ１００の一方の端部がボンディングされ、他方の端部が配線パターン８２にボンディングされている。これによれば、最上層及び最下層の両方の半導体チップ７０から配線パターン８２に電気的に接続させることができる。
【０１２０】
図１６に示すように、半導体チップ７０同士の間に絶縁部材１１０（例えば絶縁性の基板）が設けられてもよい。これによって、半導体チップ７０同士が電気的にショートするのを確実に防ぐことができる。絶縁部材１１０は、半導体チップ７０の外形の全部と重なってもよいし、一部と重なっていてもよい。図１６に示すように、絶縁部材１１０を、半導体チップ７０の側面よりも突出するように設けてもよい。これによれば、絶縁部材１１０の突出部１１２によって、例えば絶縁部材１１０の両側（上側と下側）に配置される導電層５０同士が電気的にショートするのを防ぐことができる。例えば、第２の導電層９０を導電性材料の微粒子を含む溶媒を吐出させて形成する場合に、突出部１１２によって溶媒の流動を規制することができるので、導電層５０同士が電気的にショートするのを確実に防ぐことができる。
【０１２１】
図１７は、本実施の形態に係る半導体装置の第３の変形例を説明する図であり、図１８のＸＶＩＩ−ＸＶＩＩ線断面図に相当する。図１８は、半導体装置の側面図である。この半導体装置は、絶縁部材１１０を有する。図１７に示す例では、最上層の半導体チップ７０とその下層の半導体チップ７０との間に、絶縁部材１１０が設けられている。そして、絶縁部材１１０は、半導体チップ７０の外形の一部と重なっている（図１８参照）。その他の構成は第１の変形例で説明した内容と同一である。
【０１２２】
図１８に示すように、複数の半導体チップ７０の側面には、複数の導電層５０が露出している。複数の導電層５０は、複数行複数列に配列されてもよい。複数の導電層５０は、電極１４と導通してなる第１の端子１２０と、電極１４と導通していない第２の端子（ダミー端子）１２２と、のいずれかである。
【０１２３】
第２の導電層９０は、半導体チップ７０の高さ方向（図１８では縦方向）に延びるように形成されてもよい。そして、第２の導電層９０は、半導体チップ７０の幅方向（図１８では横方向）に一致してなる導電層５０同士を電気的に接続する。言い換えれば、第２の導電層９０は、同一列に配置された複数の導電層５０を電気的に接続する。その場合、第２の導電層９０を、少なくとも２つの第１の端子１２０を結ぶように形成する。図１８の最も右側の列に示すように、第２の導電層９０は、少なくとも２つの第１の端子１２０の間で、少なくとも１つの第２の端子１２２を通ってもよい。これによれば、第２の導電層９０を第２の端子１２２を避けて引き回さずに済むので、製造工程が簡単である。
【０１２４】
第２の導電層９０は、半導体チップ７０の幅方向に延びる部分を有してもよい。そして、第２の導電層９０は、半導体チップ７０の幅方向にずれてなる導電層５０同士を電気的に接続する。言い換えれば、第２の導電層９０は、異なる列（図１８では隣の列同士であるが１列又は複数列を飛ばしてもよい）に配置された複数の導電層５０を電気的に接続する。その場合、第２の導電層９０の一部は、絶縁部材１１０の突出部１１２に形成されてもよい。こうすることで、第２の導電層９０が他の部材（例えば接続したくない導電層５０）と電気的にショートするのを防ぐことができる。なお、第２の導電層９０は、図１８に示す例とは別に同一行に配置された第２の端子１２２を通ってもよい。
【０１２５】
図１９は、本実施の形態に係る半導体装置の第４の変形例を説明する図であり、図２０のＸＩＸ−ＸＩＸ線断面図に相当する。図２０は、半導体装置の平面図である。この半導体装置は、半導体チップ７０（詳しくは半導体装置１（図１２参照））と、半導体チップ７０よりも小さい外形を有する半導体チップ７１（詳しくは半導体装置３）と、第２の導電層９０と、を含む。半導体装置３のその他の構成は、上述の半導体装置１の構成と同一である。図１９に示す例では、複数の半導体チップ７０が積層され、最上層に半導体チップ７１がさらに積層されている。そして、図２０に示すように、最上層の下層の半導体チップ７０には、電極１４の形成された面に、導電層５０の一部が配線となって引き回されている。その場合、導電層５０は、半導体チップ７０の端部に形成された電極１４から中央部に延びるように形成されてもよい。そして、半導体チップ７０の中央部に、半導体チップ７１が積層されてもよい。第２の導電層９０は、半導体チップ７０，７１の導電層５０同士を電気的に接続する。
【０１２６】
上述した半導体装置を有する電子機器として、図２１には、ノート型パーソナルコンピュータ１０００が示され、図２２には、携帯電話２０００が示されている。
【０１２７】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態で使用される半導体基板の一部を示す図である。
【図２】図２は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】図３は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】図４は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図５】図５は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図６】図６は、図５のＶＩ−ＶＩ線断面図である。
【図７】図７は、本発明の実施の形態に係る半導体装置の製造方法の変形例を示す図である。
【図８】図８は、本発明の実施の形態に係る半導体装置の製造方法の変形例を示す図である。
【図９】図９は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図１０】図１０は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図１１】図１１は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図１２】図１２は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図１３】図１３は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図１４】図１４は、本発明の実施の形態に係る半導体装置を示す図である。
【図１５】図１５は、本発明の実施の形態に係る半導体装置の第１の変形例を示す図である。
【図１６】図１６は、本発明の実施の形態に係る半導体装置の第２の変形例を示す図である。
【図１７】図１７は、本発明の実施の形態に係る半導体装置の第３の変形例を示す図である。
【図１８】図１８は、本発明の実施の形態に係る半導体装置の第３の変形例を示す図である。
【図１９】図１９は、本発明の実施の形態に係る半導体装置の第４の変形例を示す図である。
【図２０】図２０は、本発明の実施の形態に係る半導体装置の第４の変形例を示す図である。
【図２１】図２１は、本発明の実施の形態に係る電子機器を示す図である。
【図２２】図２２は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０　半導体基板、　１２　集積回路、　１４　電極、　２０　第１の面、
２２　第２の面、　３０，３２，３４　溝、　４０，４４，４６　絶縁層、
５０，５４，５６　導電層、　７０　半導体チップ、　８０　基板、
８２　配線パターン、　９０　第２の導電層、　９２　溶媒
【図１】
2004119473.tif 000003
【図２】
2004119473.tif 000004
【図３】
2004119473.tif 000005
【図４】
2004119473.tif 000006
【図５】
2004119473.tif 000007
【図６】
2004119473.tif 000008
【図７】
2004119473.tif 000009
【図８】
2004119473.tif 000010
【図９】
2004119473.tif 000011
【図１０】
2004119473.tif 000012
【図１１】
2004119473.tif 000013
【図１２】
2004119473.tif 000014
【図１３】
2004119473.tif 000015
【図１４】
2004119473.tif 000016
【図１５】
2004119473.tif 000017
【図１６】
2004119473.tif 000018
【図１７】
2004119473.tif 000019
【図１８】
2004119473.tif 000020
【図１９】
2004119473.tif 000021
【図２０】
2004119473.tif 000022
【図２１】
2004119473.tif 000023
【図２２】
2004119473.tif 000024