(57)【要約】【課題】ボンディング不良をボンディングと同時に検出することの可能なＦＢＧＡ基板及び半導体装置の検査方法、内在不良品の除去による組立工程の効率向上を図った半導体装置の製造方法を提供すること。【解決手段】基板１と、この基板１表面に形成され、半導体素子４と接続されるボンディングパッド６及びこれと接続するメッキリード線１２を含むパターンの形成された配線層２と、この配線層上に形成される絶縁層３を備え、絶縁層３は、ボンディングパッド６と、メッキリード線１２の少なくとも一部が露出するパターンが形成されているＦＢＧＡ基板１４を用いて、半導体素子４搭載後のワイヤボンディング時の不着検出を行い、接続の確認されたものについて、後の工程を経て半導体装置を形成する。【選択図】　図３
2004039716.tif 000002
【特許請求の範囲】
【請求項１】
基板と、この基板の一方の面に形成され、半導体素子と接続されるボンディングパッド及びこれと接続するメッキリード線を含むパターンの形成された配線層と、この配線層上に形成される絶縁層を備え、前記絶縁層は、前記ボンディングパッドと前記メッキリード線の少なくとも一部が露出するようにパターン形成されていることを特徴とするＦＢＧＡ基板。
【請求項２】
請求項１記載のＦＢＧＡ基板上に、複数の半導体素子を搭載し、前記半導体素子と前記ボンディングパッドをワイヤにより接続し、前記メッキリード線の前記絶縁層より露出した部分と、前記ワイヤとの間に電圧を印加することにより、前記ＦＢＧＡ基板と前記ワイヤとの電気的接続の有無を検出することを特徴とする半導体装置の検査方法。
【請求項３】
前記半導体素子と接続された前記ワイヤを前記ボンディングパッドと接続すると同時に、前記メッキリード線の前記絶縁層より露出した部分と、前記ワイヤとの間に電圧を印加することを特徴とする請求項２記載の半導体装置の検査方法。
【請求項４】
請求項２又は３記載の半導体装置の検査方法を用いて電気的接続があることが検出された前記半導体素子を、封止樹脂により被覆する工程と、前記メッキリード線を含むダイシングラインにより、各半導体装置に分離する工程を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＦＢＧＡ（Ｆｉｎｅ　ｐｉｔｃｈ　Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）基板を用いた半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の実装に、リードフレームに替わってＦＢＧＡ基板が用いられている。このＦＢＧＡ基板を用いた半導体装置（以下ＦＢＧＡパッケージ）は、面実装型のパッケージで、チップサイズと同等な大きさまで小形化が可能なことから、携帯電話やＰＣの無線カード等に用いられている。
【０００３】
このようなＦＢＧＡパッケージは、図１に示すように、基板１表面には、ボンディングパッド６のパターンを含む配線層２、これを被覆するソルダレジスト３が形成されており、搭載された半導体素子４と金線７により接続され、樹脂１０により封止されている。そして基板１裏面にはボールパッド８及び外部回路に接続する半田ボール９が形成され、ボンディングパッド６とボールパッド８はメタライズされたスルーホール（図示せず）により接続されている。
【０００４】
これまでＦＢＧＡパッケージは、基板加工工程において、図４（ａ）にＦＢＧＡ基板の上面図、（ｂ）に上面図の拡大図、（ｃ）に（ｂ）のＡ−Ａ’断面図の一部を示すように、まず、基板１にスルーホール（図示せず）を形成し、これに無電解Ｃｕメッキを施し、スルーホール内部及び基板１上に配線層２を形成する。次に、パターンエッチング用のドライフィルムをラミネートし、露光・現像、パターンエッチングを行い、メッキリード線１２を含むパターンを形成した後、ドライフィルムを剥離、ソルダレジストを印刷し、仮キュア（レジストの半硬化）、露光・現像、本キュア（レジストの完全硬化）することによりボンディングパッド部、ボールパッド部を除く全ての表面をソルダレジスト３で被覆した後、Ｎｉ、Ａｕメッキを施し、ボンディングパッド６とボールパッド８を形成後、外形加工してＦＢＧＡ基板１４’を形成する。
【０００５】
次に、組立工程において、先に加工された基板１に所定数の半導体素子４を搭載した後、ワイヤーボンディングを行い、半導体素子４とボンディングパッド６を金線７にて接続する。これを樹脂１０で封止し、基板１裏面に半田ボール９を搭載した後、ダイシングブレードと呼ばれる回転する刃でメッキリード線１２の一部を含むＦＢＧＡ基板１４’自体を切断し、図１に示すＦＢＧＡパッケージが単体化される。
【０００６】
【発明が解決しようとする課題】
このような半導体装置に用いられるＦＢＧＡ基板は、図４（ｂ）、（ｃ）に示すように、ボンデイングパッド６、ボールパッド８を形成する際、これらのパターンにメッキを施すためのメッキリード線１２が、通常隣接するパッケージを搭載する領域間（以下パッケージ間）又は周辺部の基板両面において設けられた多列多連仕様マップ基板となっており、これまでのリードフレームと同様に全てのパターンが接続されている。
【０００７】
しかしながら、これまでのＦＢＧＡ基板においては、ボンデイングパッド６、ボールパッド８を除く領域がソルダレジスト３により被覆されているため、従来のリードフレームのように、リードフレームの１カ所でアースを取って、各ワイヤーボンディング部の接続不良を検出する、ボンディングワイヤ不着検出（以下パスボンディング検出）を行うことができなかった。従って、最終的に個々の半導体装置に分離されるまで、各ボンディングパッドがワイヤと接続されているかどうか確認することができず、ボンディング不良のチップを含むものも同様に後の工程に流出していた。
【０００８】
そこで、本発明は、従来のＦＢＧＡパッケージにおける欠点を取り除き、ボンディング不良をボンディングと同時に検出することの可能なＦＢＧＡ基板及び半導体装置の検査方法、内在不良品の除去による組立工程の効率向上を図った半導体装置の製造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明のＦＢＧＡ基板は、基板と、この基板の一方の面に形成され、半導体素子と接続されるボンディングパッド及びこれと接続するメッキリード線を含むパターンの形成された配線層と、この配線層上に形成される絶縁層を備え、前記絶縁層は、前記ボンディングパッドと前記メッキリード線の少なくとも一部が露出するようにパターン形成されていることを特徴とするものである。
【００１０】
また、本発明の半導体装置の検査方法は、前記ＦＢＧＡ基板上に、複数の半導体素子を搭載し、前記半導体素子と前記ボンディングパッドをワイヤにより接続し、前記メッキリード線の前記絶縁層より露出した部分と、前記ワイヤとの間に電圧を印加することにより、前記ＦＢＧＡ基板と前記ワイヤとの電気的接続の有無を検出することを特徴とするものである。
【００１１】
さらに、本発明の半導体装置の検査方法においては、前記半導体素子と接続された前記ワイヤを前記ボンディングパッドと接続すると同時に、前記メッキリード線の前記絶縁層より露出した部分と、前記ワイヤとの間に電圧を印加することを特徴としている。
【００１２】
そして、半導体装置の製造方法は、前記半導体装置の検査方法を用いて電気的接続があることが検出された前記半導体素子を、封止樹脂により被覆する工程と、前記メッキリード線を含むダイシングラインにより、各半導体装置に分離する工程を備えることを特徴とするものである。
【００１３】
【発明の実施の形態】
以下本発明の実施形態について、図を参照して説明する。
【００１４】
本発明におけるＦＢＧＡパッケージの断面構造を図１に示す。図１に示すように、基板１の表面及び裏面には、それぞれパターニングされた配線層２、ソルダレジスト３が順次形成されている。表面には半導体素子４がエポキシ系絶縁体からなる接着剤５を介して搭載されており、配線層２と接続するボンディングパッド６と金線７により電気的に接続されている。裏面には配線層２と接続するボールパッド８と外部回路に接続する半田ボール９が形成され、ボンディングパッド６とボールパッド８はメタライズされたスルーホール（図示せず）により電気的に接続されている。そして、半導体素子４、ボンディングパッド６、金線７を被覆する樹脂１０により封止されている。
【００１５】
このようなＦＢＧＡパッケージは、まず、基板加工工程において、図２（ａ）にＦＢＧＡ基板の上面図、（ｂ）に上面図の拡大図、（ｃ）に（ｂ）のＡ−Ａ’断面図の一部を示すように、基板１にスルーホール１１を形成し、これに無電解Ｃｕメッキを施し、スルーホール１１内部及び基板１上に配線層２を形成する。次に、パターンエッチング用のドライフィルムをラミネートし、露光・現像、パターンエッチングを行い、ドライフィルムを剥離、メッキリード線１２を含むパターンを形成する。このとき、従来と同様にメッキリード線１２は、隣接するパッケージ間、周辺部の基板両面に設けられ、全てのパターンは接続されている。そしてソルダレジストを印刷し、仮キュア（レジストの半硬化）、露光・現像、本キュア（レジストの完全硬化）を行い、ボンディングパッド部、ボールパッド部、及び基板外周のリード線部が開口したソルダレジスト３のパターンを形成する。これにＮｉ、Ａｕメッキを施し、ソルダレジストの開口部をＣｕ＋Ｎｉ＋Ａｕ膜で被覆、ボンディングパッド６とボールパッド８、開口部１３を形成し、ＦＢＧＡ基板１４を得る。
【００１６】
次に、組立工程において、このようにして得られたＦＢＧＡ基板１４に、半導体素子４を搭載し、ボンディングパッド６と半導体素子４を金線７にて接続する。このとき、図３に示すように、パスボンディング検出器１５と接続された金線７と、アースされたフレーム押え１６と接続された開口部１３との間に負荷電圧を印加することにより、ワイヤボンディングと同時にパスボンディング検出が可能となる。
【００１７】
このようにして、パスボンディング検出を行い、ワイヤの接続が確認されたものについて樹脂１０で封止し、基板１４裏面のボールパッド８上に半田ボール９を搭載した後、従来と同様にダイシングを行い（同時にＦＢＧＡ基板外周のリード線１２（開口部１３）は除去される）、図１に示すようなＦＢＧＡパッケージが形成される。
【００１８】
これまでは、ボンディング不良については、ダイシング後の最終形状において初めて検出することができたが、本願発明により、ボンディング時のパスボンディング検出が可能となるため、内在不良品の除去による組立工程の効率向上を図ることが可能となる。
【００１９】
【発明の効果】
本発明によれば、ボンディング不良をボンディングと同時に検出することの可能なＦＢＧＡ基板及び半導体装置の検査方法、内在不良品の除去による組立工程の効率向上を図った半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明におけるＦＢＧＡパッケージの断面構造を示す図。
【図２】本発明におけるＦＢＧＡパッケージの製造工程を示す図。
【図３】本発明のパスボンディング検出方法を示す図。
【図４】従来のＦＢＧＡパッケージの製造工程を示す図。
【符号の説明】
１　基板
２　配線層
３　ソルダレジスト
４　半導体素子
５　接着剤
６　ボンディングパッド
７　金線
８　ボールパッド
９　半田ボール
１０　樹脂
１１　スルーホール
１２　メッキリード線
１３　開口部
１４、１４’　ＦＢＧＡ基板
１５　パスボンディング検出器
１６　フレーム押え
【図１】
2004039716.tif 000003
【図２】
2004039716.tif 000004
【図３】
2004039716.tif 000005
【図４】
2004039716.tif 000006