(57)【要約】【課題】波形データを記憶するＳＤＲＡＭを用いつつ、動作クロックを可変にして、出力波形の変更が行える任意波形発生装置を実現することを目的にする。【解決手段】本発明は、低速クロックで動作する第１のサイズカウンタと、高速クロックで動作し、アドレスを出力するアドレスカウンタと、アドレスカウンタの出力により、波形データを出力する波形メモリと、この波形メモリからの波形データを高速クロックで入力し、低速クロックで出力する一時記憶部と、高速クロックで動作する第２のサイズカウンタと、この第２のサイズカウンタのカウント値と第１のサイズカウンタのカウント値とを入力し、これらの差分値が閾値より大きいかを判定する判定部とを有し、判定部の判定結果が閾値より大きいとき、アドレスカウンタ、波形メモリ、第２のカウンタの動作を停止させると共に、一時記憶部の書き込み動作を停止させることを特徴とするものである。【選択図】        図１
2004206220.tif 000002
【特許請求の範囲】
【請求項１】
低速クロックでカウントを行う第１のサイズカウンタと、
高速クロックでカウントを行い、アドレスを出力するアドレスカウンタと、
少なくともＳＤＲＡＭからなり、前記アドレスカウンタの出力により、波形データを出力する波形メモリと、
この波形メモリからの波形データを前記高速クロックで入力し、前記低速クロックで出力する一時記憶部と、
前記高速クロックでカウントを行う第２のサイズカウンタと、
この第２のサイズカウンタのカウント値と前記第１のサイズカウンタのカウント値とを入力し、これらの差分値が閾値より大きいかを判定する判定部と
を有し、前記判定部の判定結果が閾値より大きいとき、前記アドレスカウンタ、前記波形メモリ、前記第２のサイズカウンタの動作を停止させると共に、前記一時記憶部の書き込み動作を停止させることを特徴とする任意波形発生装置。
【請求項２】
波形メモリのスタートアドレスと、第１のサイズカウンタのカウント値と、波形データ数と、この波形データ数を第１のサイズカウンタに切り替えさせる切替信号とを低速クロックで入力し、高速クロックで、スタートアドレスをアドレスカウンタに出力し、第１のサイズカウンタのカウント値を判定部に出力し、波形データ数を第２のサイズカウンタに出力し、切替信号を出力する第２の一時記憶部を設け、前記第２の一時記憶部の切替信号により、アドレスカウンタをスタートアドレスに切り替え、第２のサイズカウンタを波形データ数に切り替えたことを特徴とする請求項１記載の任意波形発生装置。
【請求項３】
波形メモリは、
アドレスカウンタからのアドレスにより、波形データを出力するＳＤＲＡＭと、
このＳＤＲＡＭの波形データを一時保持するＳＲＡＭと
を設けたことを特徴とする請求項１または２記載の任意波形発生装置。
【請求項４】
一時記憶部の波形データを波形信号に低速クロックで変換するＤ／Ａ変換器を設けたことを特徴とする請求項１〜３のいずれかに記載の任意波形発生装置。
【請求項５】
低速クロックを可変にしたことを特徴とする請求項１〜４のいずれかに記載の任意波形発生装置。
【請求項６】
一時記憶部はＦＩＦＯであることを特徴とする請求項１〜５のいずれかに記載の任意波形発生装置。
【請求項７】
ＩＣテスタに用いたことを特徴とする請求項１〜６のいずれかに記載の任意波形発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、ＩＣテスタに用いられ、任意波形を出力する任意波形発生装置に関し、波形データを記憶するＳＤＲＡＭを用いつつ、動作クロックを可変にして、出力波形の変更が行える任意波形発生装置に関するものである。
【０００２】
【従来の技術】
任意波形発生装置は、メモリに波形データを格納し、メモリに格納された波形データをＤ／Ａ変換器により変換して出力している。近年、ＷＣＤＭＡ（Wideband-Code Division Multiple Access）通信器の試験に用いられる任意波形発生装置は、一般的な波形データの数ｋワードに比較し、１Ｍワード以上の長大な波形データが必要とされるため、メモリにＳＲＡＭ（Static Random Access Memory）を用いると高価になってしまうが、安価なＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）を用いると速度が遅くなる。そこで、ＳＤＲＡＭに波形データを格納し、ＳＲＡＭを介して、Ｄ／Ａ変換器から出力することにより、高速化を図っている。このような装置は例えば特許文献１等に記載されている。以下図３を用いて説明する。
【０００３】
図３において、ＳＤＲＡＭ１は複数種類の波形データを記憶する。ＳＲＡＭ２は、デュアルポート（同時に任意のアドレスを読み書き可能）で、ＳＤＲＡＭ１の波形データを一時保持する。Ｄ／Ａ変換器３は、ＳＲＡＭ２からの波形データを波形信号（アナログ信号）に変換し、出力する。制御部４は、ＳＤＲＡＭ１、ＳＲＡＭ２、Ｄ／Ａ変換器３を制御する。
【０００４】
このような装置の動作を以下に説明する。制御部４は、アドレス、読出制御信号をＳＤＲＡＭ１に与え、ＳＤＲＡＭ１は波形データを出力する。また、制御部４は、ＳＲＡＭ２に、書き込みクロックを与えてＳＤＲＡＭ１の出力を書き込み、読み出しクロックを与え、波形データを出力させる。そして、制御部４は、ＤＡＣストローブをＤ／Ａ変換器３に与え、Ｄ／Ａ変換器３は波形データｃを波形信号ｅとして出力する。
【０００５】
【特許文献１】
特開２００２−１４０１２９号公報
【０００６】
【発明が解決しようとする課題】
このような装置を被試験対象（以下ＤＵＴと略す）、例えばＩＣ，ＬＳＩ等を試験するＩＣテスタに用いる場合、ＤＵＴのテスト項目に応じて、多種多様なテストを行う。そのため、任意波形発生器の動作クロックを可変にして、出力波形の変更を行う必要がある。
【０００７】
そのため、ＳＤＲＡＭ１、ＳＲＡＭ２の動作クロックとＤ／Ａ変換器３の動作クロックとの関係を固定することができない。また、ＳＤＲＡＭ１、ＳＲＡＭ２の動作クロックを、Ｄ／Ａ変換器３の動作クロックより速くしなければならない。その結果、ＳＲＡＭ２の出力がオーバーランして、Ｄ／Ａ変換器３が変換しきれず、波形の連続性が失われてしまうという問題点があった。
【０００８】
そこで、本発明の目的は、波形データを記憶するＳＤＲＡＭを用いつつ、動作クロックを可変にして、出力波形の変更が行える任意波形発生装置を実現することにある。
【０００９】
【課題を解決するための手段】
請求項１記載の発明は、
低速クロックでカウントを行う第１のサイズカウンタと、
高速クロックでカウントを行い、アドレスを出力するアドレスカウンタと、
少なくともＳＤＲＡＭからなり、前記アドレスカウンタの出力により、波形データを出力する波形メモリと、
この波形メモリからの波形データを前記高速クロックで入力し、前記低速クロックで出力する一時記憶部と、
前記高速クロックでカウントを行う第２のサイズカウンタと、
この第２のサイズカウンタのカウント値と前記第１のサイズカウンタのカウント値とを入力し、これらの差分値が閾値より大きいかを判定する判定部と
を有し、前記判定部の判定結果が閾値より大きいとき、前記アドレスカウンタ、前記波形メモリ、前記第２のサイズカウンタの動作を停止させると共に、前記一時記憶部の書き込み動作を停止させることを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
波形メモリのスタートアドレスと、第１のサイズカウンタのカウント値と、波形データ数と、この波形データ数を第１のサイズカウンタに切り替えさせる切替信号とを低速クロックで入力し、高速クロックで、スタートアドレスをアドレスカウンタに出力し、第１のサイズカウンタのカウント値を判定部に出力し、波形データ数を第２のサイズカウンタに出力し、切替信号を出力する第２の一時記憶部を設け、前記第２の一時記憶部の切替信号により、アドレスカウンタをスタートアドレスに切り替え、第２のサイズカウンタを波形データ数に切り替えたことを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明において、
波形メモリは、
アドレスカウンタからのアドレスにより、波形データを出力するＳＤＲＡＭと、
このＳＤＲＡＭの波形データを一時保持するＳＲＡＭと
を設けたことを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
一時記憶部の波形データを波形信号に低速クロックで変換するＤ／Ａ変換器を設けたことを特徴とするものである。
請求項５記載の発明は、請求項１〜４のいずれかに記載の発明において、
低速クロックを可変にしたことを特徴とするものである。
請求項６記載の発明は、請求項１〜５のいずれかに記載の発明において、
一時記憶部はＦＩＦＯであることを特徴とするものである。
請求項７記載の発明は、請求項１〜６のいずれかに記載の発明において、
ＩＣテスタに用いたことを特徴とするものである。
【００１０】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図１は本発明の一実施例を示した構成図である。ここで、破線外は低速クロックｆ１で動作し、破線内は高速クロックｆ２で動作している。
【００１１】
図１において、第１のサイズカウンタ１１は、切替信号により波形データ数を入力し、可変の低速クロックｆ１、例えば、２．５ｋＨｚ〜７５ＭＨｚでカウントを行う。ＦＩＦＯ１２は一時記憶部で、第１のサイズカウンタ１１のカウント値、スタートアドレス、波形データ数、切替信号を低速クロックｆ１で入力し、高速クロックｆ２、例えば、１３３ＭＨｚで出力する。アドレスカウンタ１３は、ＦＩＦＯ１２からのスタートアドレスを入力し、高速クロックｆ２でカウントを行いアドレスを出力する。波形メモリ１４は、複数種類の波形データが格納され、アドレスカウンタ１３の出力により、波形データを出力する。そして、波形メモリ１４は、図示しないＳＤＲＡＭ、ＳＲＡＭからなる。そして、ＳＤＲＡＭは、アドレスカウンタからのアドレスにより、波形データを出力する。ＳＲＡＭは、デュアルポート（同時に任意のアドレスを読み書き可能）で、ＳＤＲＡＭの波形データを一時保持し、出力する。ＦＩＦＯ１５は一時記憶部で、波形メモリ１４（ＳＲＡＭ）からの波形データを高速クロックｆ２で入力し、低速クロックｆ１で出力する。
【００１２】
第２のサイズカウンタ１６は、ＦＩＦＯ１２からの切替信号により、ＦＩＦＯ１２からの波形データ数を入力し、高速クロックｆ２でカウントを行う。判定部１７は、第２のサイズカウンタ１６のカウント値とＦＩＦＯ１２からのカウント値とを入力し、こららの差分値が閾値より大きいか判定する。ここで、閾値は、ＦＩＦＯ１５内に格納できるデータ数より小さい値とする。制御部１８は、判定部１７の判定結果により、アドレスカウンタ１３の動作、波形メモリ１４の動作、サイズカウンタ１６の動作、ＦＩＦＯ１５の読み込み動作を停止させると共に、ＦＩＦＯ１２からの切替信号を入力し、アドレスカウンタ１３にスタートアドレスを読み込ませる。Ｄ／Ａ変換器１９は、ＦＩＦＯ１５からの波形データを波形信号（アナログ信号）に低速クロックｆ１で変換し、図示しないＤＵＴに出力する。
【００１３】
このような装置の動作を以下で説明する。図２は図１に示す装置の動作を説明する図である。図２において、横軸は時間、縦軸はカウント値、ａはサイズカウンタ１１のカウント値、ｂはサイズカウンタ１６のカウント値である。
【００１４】
図示しない制御部が、波形メモリ１４の出力したい波形のスタートアドレス、出力したい波形の波形データ数、切替信号を出力する。この波形データ数を切替信号により入力し、サイズカウンタ１１は図示しないクロック発生器の低速クロックｆ１で、波形データ数からダウンカウントを行う。そして、ＦＩＦＯ１２は、低速クロックｆ１で、スタートアドレス、サイズカウンタ１１のカウント値、波形データ数、切替信号を入力し、図示しないクロック発生器の高速クロックｆ２で出力する。ＦＩＦＯ１２からの切替信号を入力した制御部１８は、アドレスカウンタ１３にＦＩＦＯ１２からのスタートアドレスを読み込ませる。これにより、アドレスカウンタ１３は、スタートアドレスから高速クロックでアップまたはダウンカウントを行い、波形メモリ１４にアドレスを出力する。
【００１５】
波形メモリ１４は、アドレスカウンタ１３からのアドレスに基づいて、波形データをＦＩＦＯ１５に出力する。すなわち、図示しないＳＤＲＡＭがアドレスカウンタ１３のアドレスで波形データを出力し、ＳＲＡＭで一時保持して、ＦＩＦＯ１５に出力する。
【００１６】
また、サイズカウンタ１６が、ＦＩＦＯ１２からの波形データ数をＦＩＦＯ１２からの切替信号により入力し、波形データ数から高速クロックｆ２でダウンカウントを行い、判定部１７に出力する。そして、判定部１７は、ＦＩＦＯ１２を介したサイズカウンタ１１のカウント値とサイズカウンタ１６のカウント値との差分値を求め、差分値が閾値より大きいかどうかを判定し、判定結果を制御部１８に出力する。
【００１７】
この判定結果が、閾値より大きいとき、制御部１８は、アドレスカウンタ１３、波形メモリ１４、サイズカウンタ１６の動作を停止させ、ＦＩＦＯ１５の書き込み動作を停止させる。再び、判定結果が、閾値より小さいくなれば、制御部１８は、アドレスカウンタ１３、波形メモリ１４、サイズカウンタ１６の動作を開始させ、ＦＩＦＯ１５の書き込み動作を再開させる。
【００１８】
すなわち、図２に示すように、サイズカウンタ１１のカウント値ａはダウンカウントを低速クロックｆ１で行う。そして、サイズカウンタ１６は、時刻ｔ１まで、ダウンカウントを高速クロックｆ２でダウンカウントを行い、時刻ｔ１のときから時刻ｔ２まで、サイズカウンタ１１との差分が閾値内になるように、停止、再開を繰り返しながらダウンカウントを行う。そして、時刻ｔ２のとき、サイズカウンタ１６はダウンカウントを終了する。続いて、時刻ｔ３のとき、サイズカウント１１がダウンカウントを終了する。
【００１９】
そして、ＦＩＦＯ１５が低速クロックｆ１ごとに波形データを出力し、この波形データを、Ｄ／Ａ変換器１９が低速クロックｆ１ごとに波形信号に変換し、図示しないＤＵＴに出力し、ＤＵＴの試験を行う。
【００２０】
このように、サイズカウンタ１１，１６により低速クロック、高速クロックでカウントを行い、これらのカウント値の差分の判定を、判定部１７で行い、この判定結果に基づいて、制御部１８が、アドレスカウンタ１３、波形メモリ１４の動作を停止させ、ＦＩＦＯ１５の書き込みを停止するので、ＦＩＦＯ１５のオーバーフローを防止できる。従って、低速クロックｆ１を可変にしても、波形の連続性が失われることを防止できる。
【００２１】
また、ＦＩＦＯ１２により、スタートアドレス、サイズカウンタ１１のカウント値、波形データ数、切替信号を低速クロックｆ１で入力し、高速クロックｆ２で、ＦＩＦＯ１２からの切替信号に基づいて、スタートアドレスをアドレスカウンタ１３に、波形データ数をサイズカウンタ１６に与え、カウント値を判定部１７に与えたので、波形の切替をリアルタイムに行い、波形を連続して出力することができる。
【００２２】
また、ＩＣテスタに用いることにより、すばやく出力波形の切替を行うことができるので、試験時間を短縮することができる。
【００２３】
なお、本発明はこれに限定されるものではなく、制御部１８が判定部１７の判定結果により、アドレスカウンタ１３、波形メモリ１４、第２のサイズカウンタ１６の動作を停止させると共に、ＦＩＦＯ１５の書き込み動作を停止させる構成を示したが、判定部１７の判定結果に基づいて、アドレスカウンタ１３、波形メモリ１４、第２のサイズカウンタ１６、ＦＩＦＯ１５に与えられる高速クロックｆ２を停止して動作を停止させる構成でもよい。
【００２４】
また、波形メモリ１４が、ＳＤＲＡＭ、ＳＲＡＭで構成される例を示したが、ＳＤＲＡＭだけで構成されてもよい。この場合、ＦＩＦＯ１５がＳＲＡＭとなる。
【００２５】
また、Ｄ／Ａ変換器１９を有する構成を示したが、ＤＵＴがＤ／Ａ変換器の場合、Ｄ／Ａ変換器１９を設けない構成でもよい。
【００２６】
また、サイズカウンタ１１，１６はダウンカウントを行う構成を示したが、アップカウントを行う構成でもよい。この場合、波形データ数によりサイズカウンタ１１，１６はカウントを終了する構成にすればよい。
【００２７】
また、低速クロックｆ１を可変にする構成を示したが、固定でもよい。この場合、低速クロックｆ１、高速クロックｆ２の関係を気にせず、回路を構成することができる。
【００２８】
また、一時記憶部としてＦＩＦＯ１５を示したが、デュアルポートメモリで構成してもよい。
【００２９】
【発明の効果】
本発明によれば、第１，第２のサイズカウンタにより低速クロック、高速クロックでカウントを行い、これらのカウント値の差分の判定を、判定部で行い、この判定結果に基づいて、アドレスカウンタ、波形メモリの動作を停止させ、一時記憶部の書き込みを停止するので、一時記憶部のオーバーフローを防止できる。従って、低速クロックを可変にしても、波形の連続性が失われることを防止できる。
【００３０】
請求項２〜７によれば、第２の一時記憶部により、スタートアドレス、第１のサイズカウンタのカウント値、波形データ数、切替信号を低速クロックで入力し、高速クロックで、第２の一時記憶部からの切替信号に基づいて、スタートアドレスをアドレスカウンタに、波形データ数を第２のサイズカウンタに与え、カウント値を判定部に与えたので、波形の切替をリアルタイムに行い、波形を連続して出力することができる。
【００３１】
請求項７によれば、ＩＣテスタに用いることにより、すばやく出力波形の切替を行うことができるので、試験時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示した構成図である。
【図２】図１に示す装置の動作を説明する図である。
【図３】従来の任意波形発生装置の構成を示した図である。
【符号の説明】
１１  第１のサイズカウンタ
１２，１５  ＦＩＦＯ
１３  アドレスカウンタ
１４  波形メモリ
１６  第２のサイズカウンタ
１７  判定部
１８  制御部
１９  Ｄ／Ａ変換器
【図１】
2004206220.tif 000003
【図２】
2004206220.tif 000004
【図３】
2004206220.tif 000005