(57)【要約】【課題】複数の表示パネルを備える表示装置において、ブロック分かれなどの表示不良の発生を防止する。【解決手段】本発明の表示装置１は、複数のソースバスライン４・５と、複数のゲートバスライン９とが格子状に配置され、上記複数のソースバスライン４・５と上記複数のゲートバスライン９との交差部近傍に複数のＴＦＴが配置され、このＴＦＴを介して上記ソースバスライン及びゲートバスラインのそれぞれに電気的に接続された画素電極を備えたアクティブマトリクス基板７・８をそれぞれ有する２つの表示パネル２・３を備える。そして、上記ソースバスライン４・５のうち、ソースバスライン５は、２つのアクティブマトリクス基板７・８によって共有されている。一方、アクティブマトリクス基板７のみに配置されているソースバスライン４には、容量６ａ・６ｂが付加されている。【選択図】  図１
2004177528.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１のバスラインと、複数の第２のバスラインとが格子状に配置され、上記複数の第１のバスラインと上記複数の第２のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第１のバスライン及び上記第２のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板において、
上記複数の第１のバスラインの少なくとも一つには、第１の容量が付加されており、
上記第１の容量の付加された上記第１のバスラインを除く第１のバスラインが、他のアクティブマトリクス基板の第１のバスラインと接続されることを特徴とするアクティブマトリクス基板。
【請求項２】
上記第１の容量の付加された上記第１のバスラインは、他のアクティブマトリクス基板内に備えられた配線と接続されることを特徴とする請求項１に記載のアクティブマトリクス基板。
【請求項３】
上記第１の容量が付加されていない第１のバスラインには、上記第１の容量よりも容量の小さい第２の容量が付加されていることを特徴とする請求項１又は２に記載のアクティブマトリクス基板。
【請求項４】
上記第１のバスラインは、ソースドライバに接続されており、上記第２のバスラインは、ゲートドライバに接続されていることを特徴とする請求項１ないし３の何れか１項に記載のアクティブマトリクス基板。
【請求項５】
上記第１のバスラインは、ゲートドライバに接続されており、上記第２のバスラインは、ソースドライバに接続されていることを特徴とする請求項１ないし３の何れか１項に記載のアクティブマトリクス基板。
【請求項６】
請求項１ないし５の何れか１項に記載のアクティブマトリクス基板を備えることを特徴とする表示装置。
【請求項７】
複数の第１のバスラインと、複数の第２のバスラインとが格子状に配置され、上記複数の第１のバスラインと上記複数の第２のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第１のバスライン及び上記第２のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板を有する表示パネルを複数個備えた表示装置において、
上記複数の第１のバスラインの少なくとも１つには、第１の容量が付加されており、
上記第１の容量を付加された上記第１のバスラインを除く上記第１のバスラインは、複数個の上記表示パネル内の各アクティブマトリクス基板によって共有されていることを特徴とする表示装置。
【請求項８】
複数個の上記表示パネルによって共有されている上記第１のバスラインには、上記第１の容量よりも容量の小さい第２の容量が付加されていることを特徴とする請求項７に記載の表示装置。
【請求項９】
複数の第１のバスラインと、複数の第２のバスラインとが格子状に配置され、上記複数の第１のバスラインと上記複数の第２のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第１のバスライン及び上記第２のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板を有する表示パネルを複数個備えた表示装置において、
上記複数の第１のバスラインは、上記複数個の表示パネルによって共有され、
上記表示パネルの少なくとも一つでは、上記複数の第１のバスラインの少なくとも一つが上記アクティブマトリクス基板内の上記画素電極と接続されておらず、
上記画素電極と接続されていない上記第１のバスラインには、第１の容量が付加されていることを特徴とする表示装置。
【請求項１０】
上記第１の容量が付加されていない上記第１のバスラインには、上記第１の容量よりも容量の小さい第２の容量が付加されていることを特徴とする請求項９に記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶、有機ＥＬ、無機ＥＬなどのような表示媒体を用いたアクティブマトリクス基板、及びアクティブマトリクス基板を備えた表示装置に関するものである。より詳細には、本発明は、複数の表示パネルを備えた表示装置に利用されるアクティブマトリクス基板、及び複数の表示パネルを備えた表示装置に関するものである。
【０００２】
【従来の技術】
近年、携帯電話などのような表示装置の中には、例えば２枚の表示パネルを備えたツインパネル式のものが普及し始めている。図２５には、その一例を示す。図２５に示すように、ツインパネル式の表示装置１８１は、メインパネル１８２とサブパネル１８３とからなる。
【０００３】
メインパネル１８２は、基板上に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）１９２が設けられたＴＦＴ基板１８４と、このＴＦＴ基板１８４に対向する対向基板１８５と、ＴＦＴ基板１８４と対向基板１８５との間に挟まれる表示媒体としての液晶層（ＬＣ）１９４とを含んでいる。
【０００４】
ＴＦＴ基板１８４上には、複数のゲートバスライン１８８と複数のソースバスライン１８９とが設けられている。このゲートバスライン１８８とソースバスライン１８９との交差部の近傍に、ＴＦＴ１９２が配置されている。このＴＦＴ１９２は、ゲートがゲートバスライン１８８に接続され、ソースがソースバスライン１８９に接続されるとともに、ドレインが画素電極に接続されている。そして、この画素電極と、対向基板１８５に設けられた対向電極（ＣＯＭ）１９３との間で、画素としてのＬＣ１９４に電圧を印加する。これを各ＴＦＴ１９２において行うことによって、画像を表示する。
【０００５】
また、メインパネル１８２には、さらにゲートドライバ１９０とソースドライバ１９１とが備えられている。ゲートドライバ１９０からの引き出し線がゲートバスライン１８８に接続され、ソースドライバ１９１からの引き出し線がソースバスライン１８９に接続されている。そして、ゲートドライバ１９０、ソースドライバ１９１から、それぞれのバスラインに、ゲート信号電圧、ソース信号電圧が印加される。
【０００６】
一方、サブパネル１８３は、基板上に薄膜トランジスタ１９２が設けられたＴＦＴ基板１８６と、このＴＦＴ基板１８６に対向する対向基板１８７と、ＴＦＴ基板１８６と対向基板１８７との間に挟まれる表示媒体としての液晶層（ＬＣ）１９４とを含んでいる。
【０００７】
このサブパネル１８３は、図示しないＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔｓ）などを介してメインパネル１８２と接続されている。これによって、メインパネル１８２のゲートドライバ１９０およびソースドライバ１９１から、メインパネル１８２内の配線とＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔｓ）などとを介して、サブパネル１８３の各バスラインに、ゲート信号電圧またはソース信号電圧が印加される。
【０００８】
ＴＦＴ基板１８６上には、複数のゲートバスライン１８８と複数のソースバスライン１８９とが設けられている。このゲートバスライン１８８とソースバスライン１８９との交差部の近傍に、ＴＦＴ１９２が配置されている。このＴＦＴ１９２は、ゲートがゲートバスライン１８８に接続され、ソースがソースバスライン１８９に接続されるとともに、ドレインが画素電極に接続されている。そして、この画素電極と、対向基板１８７に設けられた対向電極（ＣＯＭ）１９３との間で、画素としてのＬＣ１９４に電圧を印加する。これを各ＴＦＴ１９２において行うことによって、画像を表示する。
【０００９】
これによって、メインパネル１８２またはサブパネル１８３において、画像を表示することができる。なお、メインパネル１８２とサブパネル１８３とで共有するバスラインは、図２５に示すソースバスライン１８９に限るものではなく、ゲートバスラインであってもよい。
【００１０】
従来のアクティブマトリックス方式液晶表示体に関して、例えば特許文献１には、結合容量を介して駆動信号が供給される場合に、それぞれの結合容量の値をほぼ同じとした構成が開示されている。これによって、表示ムラのない表示を行うことができる。
【００１１】
【特許文献１】
特開平７−１６８２０８号公報（公開日：１９９５年７月４日）
【００１２】
【発明が解決しようとする課題】
しかしながら、上述のツインパネル式の表示装置１８１の構成においては、メインパネル１８２における表示を行う場合に、一部のソースバスラインにおいてソース信号の遅延が起こることによって、ブロック分かれなどの表示不良が発生してしまうという問題がある。
【００１３】
つまり、図２５に示すように、ツインパネル１８１は、メインパネル１８２とサブパネル１８３とで、それぞれソースバスライン１８９の本数が異なっている。この場合に、メインパネル１８２のソースバスライン１８９は、サブパネル１８３と共有される第１の配線群１９５と、サブパネル１８３と共有されない第２の配線群１９６とに分けられる。
【００１４】
上記第１の配線群１９５においては、メインパネル１８２を駆動させるとき、サブパネル１８３の容量も負荷となるので、例えば、メインパネル１８２の容量が２０ｐＦ、サブパネルの容量が１０ｐＦならば、ソースバスラインの容量は３０ｐＦとなる。一方、第２の配線群１９６においては、サブパネル１８３の容量は負荷とならないので、２０ｐＦのソースバスライン容量となる。
【００１５】
このような容量の差によって、メインパネル１８２の表示を行う場合には、ソース信号の遅延の差が、第１の配線群１９５と第２の配線群１９６との境界で顕著になってしまい、ブロック分かれなどの表示不良が発生してしまう。
【００１６】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、バスラインを共有する複数の表示パネルを有する表示装置に用いられるアクティブマトリクス基板であって、各表示パネルにおいてブロック分かれなどの表示不良を生じさせないアクティブマトリクス基板および表示装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記の課題を解決するために、本発明のアクティブマトリクス基板は、複数の第１のバスラインと、複数の第２のバスラインとが格子状に配置され、上記複数の第１のバスラインと上記複数の第２のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第１のバスライン及び上記第２のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板において、上記複数の第１のバスラインの少なくとも一つには、第１の容量が付加されており、上記第１の容量の付加された上記第１のバスラインを除く第１のバスラインが、他のアクティブマトリクス基板の第１のバスラインと接続されることを特徴としている。
【００１８】
上記アクティブマトリクス基板は、例えば表示装置などに備えられ、対向電極を備えた対向基板と画素電極の設けられた面とを向かい合わせて配置し、このアクティブマトリクス基板と対向基板との間に表示媒体を挟み込んだ表示パネルとして用いられる。そして、例えば第１のバスラインを駆動するソースドライバ、第２のバスラインを駆動するゲートドライバが、それぞれ第１のバスラインあるいは第２のバスラインに接続されている。そして、ゲートドライバ、ソースドライバからそれぞれのバスラインにゲート信号電圧、ソース信号電圧が印加される。これによって、画素電極から表示媒体に所望の電圧が印加されて表示がなされる。
【００１９】
このアクティブマトリクス基板には、少なくとも１つの第１のバスラインに、第１の容量が付加されている。そして、上記第１の容量が付加されている第１のバスラインを除く第１のバスラインが、他のアクティブマトリクス基板の第１のバスラインと接続されている。
【００２０】
即ち、上記アクティブマトリクス基板は、他のアクティブマトリクス基板と接続して、第１のバスラインを共有することができる。このように、上記アクティブマトリクス基板と他のアクティブマトリクスとで、第１のバスラインを共有すれば、上記アクティブマトリクス基板と他のアクティブマトリクスとを用いる表示装置において、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、第１のバスラインを駆動するドライバの数及び出力端子の数を削減して、低コストでコンパクトな表示モジュールを有する表示装置を実現できる。
【００２１】
さらに、上記アクティブマトリクス基板は、他のアクティブマトリクス基板と共有していない第１のバスラインに、第１の容量が付加されている。これによって、このアクティブマトリクス基板を用いて表示を行う場合に、第１のバスラインごとの容量の違いを小さく、あるいは、生じさせなくすることができる。そのため、第１のバスラインに入力される信号の遅延の差によるブロック分かれなどの表示不良を発生させることなく、上記アクティブマトリクス基板、他のアクティブマトリクス基板の両方において表示を良好に行うことができる。
【００２２】
上記のアクティブマトリクス基板において、上記第１の容量の付加された上記第１のバスラインは、他のアクティブマトリクス基板内に備えられた配線と接続されていてもよい。
【００２３】
上記の構成によれば、画素電極が接続された第１のバスライン本数の少ない他のアクティブマトリクス基板側に第１のバスラインを駆動するドライバを備えることができる。
【００２４】
上記のアクティブマトリクス基板において、上記第１の容量が付加されていない第１のバスラインには、上記第１の容量よりも容量の小さい第２の容量が付加されていてもよい。
【００２５】
即ち、上記のアクティブマトリクス基板においては、他のアクティブマトリクス基板と第１のバスラインを共有している第１のバスラインには、容量の小さな第２の容量が付加され、他のアクティブマトリクス基板と第１のバスラインを共有していない第１のバスラインには、容量の大きな第１の容量が付加されている。これによって、個々の第１のバスラインにおいて、適宜容量の調節を行うことができるため、より確実にバスライン毎の容量差を小さくすることができる。そして、より良好な画像表示を行うことができる。
【００２６】
上記のアクティブマトリクス基板において、上記第１のバスラインは、ソースドライバに接続されており、上記第２のバスラインは、ゲートドライバに接続されていてもよい。
【００２７】
上記の構成によれば、第１のバスラインに入力されるソース信号の遅延の差を縮めることができるため、ブロック分かれなどの表示不良を発生させずに、良好な表示を行うことができる。
【００２８】
上記のアクティブマトリクス基板において、上記第１のバスラインは、ゲートドライバに接続されており、上記第２のバスラインは、ソースドライバに接続されていてもよい。
【００２９】
上記の構成によれば、第１のバスラインに入力されるゲート信号の遅延の差を縮めることができるため、ブロック分かれなどの表示不良を発生させずに、良好な表示を行うことができる。
【００３０】
なお、上述のアクティブマトリクス基板を備えた表示装置も本発明に含まれる。このような表示装置は、第１のバスラインに入力されるソース信号あるいはゲート信号の遅延の差を縮めることができるため、ブロック分かれなどの表示不良を発生させずに良好な表示を行うことのできる表示装置を提供することができる。
【００３１】
また、本発明の表示装置は、複数の第１のバスラインと、複数の第２のバスラインとが格子状に配置され、上記複数の第１のバスラインと上記複数の第２のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第１のバスライン及び上記第２のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板を有する表示パネルを複数個備えた表示装置において、上記複数の第１のバスラインの少なくとも１つには、第１の容量が付加されており、上記第１の容量を付加された上記第１のバスラインを除く上記第１のバスラインは、複数個の上記表示パネル内の各アクティブマトリクス基板によって共有されていることを特徴とするものである。
【００３２】
上記表示装置は、液晶、有機ＥＬ、無機ＥＬなどのような表示媒体を用いて画像表示を行うことのできるアクティブマトリクス基板の有する表示パネルを複数個備えたものである。この表示装置は、例えばツインパネル式の携帯電話などとして実現される。
【００３３】
上記表示装置の表示パネルに備えられたアクティブマトリクス基板は、複数の第１のバスラインと、複数の第２のバスラインとが格子状に配置されている。そして、例えば第１のバスラインを駆動するソースドライバ、第２のバスラインを駆動するゲートドライバが、それぞれ第１のバスラインあるいは第２のバスラインに接続されている。そして、ゲートドライバ、ソースドライバからそれぞれのバスラインにゲート信号電圧、ソース信号電圧が印加される。これによって、画素電極から表示媒体に所望の電圧が印加されて表示がなされる。なお、上記表示装置においては、第１のバスラインを駆動するドライバがゲートドライバであり、第２のバスラインを駆動するドライバがソースドライバであってもよい。
【００３４】
上記の表示装置においては、上記複数の第１のバスラインの少なくとも１つに、第１の容量が付加されており、上記第１の容量が付加されている第１のバスラインを除く第１のバスラインは、複数個の表示パネル内の各アクティブマトリクス基板によって共有されている。
【００３５】
即ち、上記表示装置は、複数個の表示パネルにそれぞれ供えられているアクティブマトリクス基板間で、第１のバスラインを共有しているため、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、第１のバスラインを駆動するドライバの数及び出力端子の数を削減して、低コストでコンパクトな表示モジュールを有する表示装置を実現できる。
【００３６】
さらに、上記表示装置において、複数の表示パネルによって共有されていない第１のバスライン、即ち、一つの表示パネルのアクティブマトリクス基板上のみに配置されている第１のバスラインには、第１の容量が付加されている。これによって、大きさの異なる複数の表示パネルを有する表示装置において画像表示を行う場合に、第１のバスラインごとの容量の違いを小さく、あるいは、生じさせなくすることができる。そのため、第１のバスラインに入力される信号の遅延の差によるブロック分かれなどの表示不良を発生させることなく、複数の表示パネルの全てにおいて表示を良好に行うことができる。
【００３７】
上記の表示装置において、複数個の上記表示パネルによって共有されている上記第１のバスラインには、上記第１の容量よりも容量の小さい第２の容量が付加されていてもよい。
【００３８】
上記表示装置に備えられたアクティブマトリクス基板においては、複数個の表示パネルに共有されていない第１のバスラインには、容量が比較的大きい第１の容量が付加されており、上記以外の第１のバスラインには、容量が比較的小さい第２の容量が付加されている。
【００３９】
上記の構成によれば、個々の第１のバスラインにおいて、適宜容量の調節を行うことができるため、より確実にバスライン毎の容量差を小さくすることができる。そして、より良好な画像表示を行うことができる。
【００４０】
また、本発明の表示装置は、複数の第１のバスラインと、複数の第２のバスラインとが格子状に配置され、上記複数の第１のバスラインと上記複数の第２のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第１のバスライン及び上記第２のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板を有する表示パネルを複数個備えた表示装置において、上記複数の第１のバスラインは、上記複数個の表示パネルによって共有され、上記表示パネルの少なくとも一つでは、上記複数の第１のバスラインの少なくとも一つが上記アクティブマトリクス基板内の上記画素電極と接続されておらず、上記画素電極と接続されていない上記第１のバスラインには、第１の容量が付加されていることを特徴とするものである。
【００４１】
上記表示装置は、液晶、有機ＥＬ、無機ＥＬなどのような表示媒体を用いて画像表示を行うことのできるアクティブマトリクス基板の有する表示パネルを複数個備えたものである。この表示装置は、例えばツインパネル式の携帯電話などとして実現される。
【００４２】
上記表示装置の表示パネルに備えられたアクティブマトリクス基板は、複数の第１のバスラインと、複数の第２のバスラインとが格子状に配置されている。そして、例えば第１のバスラインを駆動するソースドライバ、第２のバスラインを駆動するゲートドライバが、それぞれ第１のバスラインあるいは第２のバスラインに接続されている。そして、ゲートドライバ、ソースドライバからそれぞれのバスラインにゲート信号電圧、ソース信号電圧が印加される。これによって、画素電極から表示媒体に所望の電圧が印加されて表示がなされる。なお、上記表示装置においては、第１のバスラインを駆動するドライバがゲートドライバであり、第２のバスラインを駆動するドライバがソースドライバであってもよい。
【００４３】
上記の表示装置においては、上記第１のバスラインが複数個の表示パネルによって共有されている。この構成によれば、複数個の表示パネルにそれぞれ供えられているアクティブマトリクス基板間で、第１のバスラインを共有しているため、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、第１のバスラインを駆動するドライバの数及び出力端子の数を削減して、低コストでコンパクトな表示モジュールを有する表示装置を実現できる。
【００４４】
さらに、上記表示装置は、複数の表示パネルの少なくとも一つにおいて画素電極と接続されない第１のバスラインには、第１の容量が付加されている。即ち、例えば大きさの異なる複数の表示パネルを備える表示パネルにおいて、より小さな表示パネルに関しては第１のバスラインが画素電極と接続されていないような場合にも、その第１のバスラインには、容量が付加されているため、第１のバスライン間の容量差を小さく、あるいは無くすことができる。これによって、第１のバスラインに入力される信号の遅延の差によるブロック分かれなどの表示不良を発生させることなく、複数の表示パネルの全てにおいて表示を良好に行うことができる。
【００４５】
上記の表示装置において、上記第１の容量が付加されていない上記第１のバスラインには、上記第１の容量よりも容量の小さい第２の容量が付加されていてもよい。
【００４６】
上記表示装置に備えられたアクティブマトリクス基板においては、複数個の表示パネルのうちの少なくとも一つで画素電極と接続されていない第１のバスラインには、容量が比較的大きい第１の容量が付加されており、上記以外の第１のバスラインには、容量が比較的小さい第２の容量が付加されている。
【００４７】
上記の構成によれば、個々の第１のバスラインにおいて、適宜容量の調節を行うことができるため、より確実にバスライン毎の容量差を小さくすることができる。そして、より良好な画像表示を行うことができる。
【００４８】
【発明の実施の形態】
以下に本発明の実施の種々の形態について説明するが、本発明はこの記載に限定されるものではない。
【００４９】
本発明の実施の各形態では、本発明のアクティブマトリクス基板の一例として、折り畳み式携帯電話の表面パネル（メインパネル）または裏面パネル（サブパネル）に用いられるアクティブ型［ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）、ＴＦＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｄｉｏｄｅ）等］のスイッチング素子で構成されているアクティブマトリクス基板について説明する。また、本実施の形態では、本発明の表示装置の一例として、上記アクティブマトリクス基板を備えた表面パネル（メインパネル）及び、上記アクティブマトリクス基板と、ソースバスラインを介して接続されているもう一つのアクティブマトリクス基板を備えた裏面パネル（サブパネル）とを有する折り畳み式携帯電話などの表示装置を例に挙げて説明する。
【００５０】
〔実施の形態１〕
まず、本発明の実施の形態１について以下に説明する。
本実施の形態１に係る表示装置１の構成を示す回路図を図１に示す。図１に示すように、表示装置１はメインパネル２（表示パネル）とサブパネル３（表示パネル）とから構成される。メインパネル２は、基板上に薄膜トランジスタ（ＴＦＴ）が設けられたＴＦＴ基板７（アクティブマトリクス基板）と、このＴＦＴ基板７に対向する対向基板７’と、ＴＦＴ基板７と対向基板７’との間に挟まれる表示媒体としての液晶層（ＬＣ）とを含んで形成されている。
【００５１】
また、ＴＦＴ基板７上には、複数のソースバスライン４・５（第１のバスライン）と複数のゲートバスライン９（第２のバスライン）とが格子状に配されている。このソースバスライン４・５とゲートバスライン９との交差部の近傍に、ＴＦＴ（スイッチング素子）が配置されている。このＴＦＴは、ゲートがゲートバスライン９に接続され、ソースがソースバスライン４・５に接続されるとともに、ドレインが図示しない画素電極に接続されている。そして、この画素電極と対向基板７’に設けられた対向電極（ＣＯＭ）との間で、画素としての液晶層（ＬＣ）に電圧を印加する。これを、各ＴＦＴにおいて行うことによって画像を表示することができる。
【００５２】
さらに、メインパネル２には、ソースドライバ２０１とゲートドライバ２０２とが備えられている。ソースドライバ２０１からの複数の引き出し線が各ソースバスライン４・５に接続され、ゲートドライバ２０２からの複数の引き出し線が各ゲートバスライン９に接続されている。そして、ソースドライバ２０１、ゲートドライバ２０２から、それぞれのバスラインにゲート信号電圧、ソース信号電圧が印加される。
【００５３】
一方、サブパネル３は基板上に薄膜トランジスタが設けられたＴＦＴ基板８（アクティブマトリクス基板）と、このＴＦＴ基板８に対向する対向基板８’と、ＴＦＴ基板８と対向基板８’との間に挟まれる表示媒体としての液晶層（ＬＣ）とを含んで形成されている。
【００５４】
このサブパネル３は、図示しないＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔｓ）などを介してメインパネルと接続されている。これによって、メインパネル２のソースドライバ２０１及びゲートドライバ２０２から、メインパネル２内の配線と上記ＦＰＣなどを介してサブパネル３の各バスラインにソース信号電圧またはゲート信号電圧が印加される。
【００５５】
サブパネル３のＴＦＴ基板８上には、メインパネル２と同様に複数のソースバスライン５と複数のゲートバスライン９とが格子状に配されている。このソースバスライン５とゲートバスライン９との交差部の近傍には、ＴＦＴが配置されている。このＴＦＴは、ゲートがゲートバスライン９に接続され、ソースがソースバスライン５に接続されるとともに、ドレインが図示しない画素電極に接続されている。そして、この画素電極と対向基板８’に設けられた対向電極（ＣＯＭ）との間で、画素としての液晶層（ＬＣ）に電圧を印加する。これを各ＴＦＴにおいて行うことによって、画像を表示することができる。
【００５６】
以上のようにして、メインパネル２またはサブパネル３において、画像を表示することができる。ところで、メインパネル２とサブパネル３とでは、ソースバスラインの数が異なっている。即ち、ソースバスライン５は、メインパネル２とサブパネル３とで共有されているが、ソースバスライン４はメインパネル２のみに配されている。そのため、ソースバスライン５においては、メインパネル２を駆動させるとき、サブパネル３の容量も負荷となる。一方、ソースバスライン４においては、メインパネル２を駆動させるとき、メインパネル２のみの容量が付加される。
【００５７】
この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、メインパネル２のＴＦＴ基板７上のみに配されている各ソースバスライン４には、容量６ａ、６ｂ（第１の容量）が付加されている。本実施の形態の表示装置１において、この容量の付加は、図１に示すように、ソースバスライン４と対向信号線９’とを絶縁膜などを挟んで交差させることで形成している。容量６ａ、６ｂの大きさは、ソースバスライン４とソースバスライン５との容量の差を小さくするか、あるいは容量の差を無くすような大きさとすることが好ましい。これによって、ソースバスライン４の信号遅延とソースバスライン５の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。なお、容量６ａ、６ｂの大きさは互いに同一であっても、表示に影響しない程度の差があってもよい。
【００５８】
続いて、容量の付加方法について説明する。付加容量の形成には大きく分けて２つの方法がある。一つ目の方法は、既存配線の交差部の面積を大きくするという方法であり、もう一つの方法は、新たな配線（付加容量用配線）を設けるという方法である。上記一つ目の方法として、より具体的には、バスラインの配線を太くしたり、バスラインに交差する配線を太くしたりするという方法が挙げられる。
【００５９】
ここで、容量の付加方法の一例を、図２及び図２４を用いてより具体的に説明する。なお、この付加方法は、上述の２つの方法を併用するものである。
【００６０】
図２は、本実施の形態に係る表示装置１におけるメインパネル２の付加容量用配線９’の配置状態を示す模式図である。図２に示すように、メインパネル２においては、Ｃｓ信号線と対向信号線とが共通の配線（Ｃｓ・対向信号線９’）として形成されている。
【００６１】
ここで、Ｃｓとは、画素容量だけでは保持動作が不安定であり、かつ他の寄生容量の影響を受けやすいため、表示品位の向上のために別途設けられた補助容量のことである。そして、Ｃｓ信号線とは、Ｃｓ  ｏｎ  ＣｏｍのときＣｓバスライン２０３に信号を入れる配線であり、対向信号線はコモン転移部２０４を介して対向電極に信号を入れる配線である。このＣｓ・対向信号線９’は、メインパネル２の外部より各信号を送信する配線である。
【００６２】
また、上記Ｃｓ  ｏｎ  Ｃｏｍとは、ＣｓをＣｓ専用配線（Ｃｓバスライン）上に形成する形態であり、Ｃｓバスラインとドレイン電極とを絶縁膜などを介して交差させることで容量を形成する。上記Ｃｓ専用配線は、対向信号線などと接続されている場合もある。これに対し、Ｃｓ  ｏｎ  Ｇａｔｅとは、Ｃｓをゲートバスライン上に形成する形態であり、ゲートバスラインとドレイン電極とを絶縁膜などを介して交差させることで容量を形成する。なお、Ｃｓ  ｏｎ  Ｇａｔｅの場合には、Ｃｓ信号線は存在しない。
【００６３】
また、メインパネル２には、上述のようにソースドライバ２０１が設けられ、このソースドライバ２０１からメインパネル２内の表示領域（図２中において点線で囲んだ部分）にソースバスライン４・５が配設されている。このソースバスラインのうち、ＦＰＣなどを介してサブパネル３へ接続されているものがソースバスライン５であり、サブパネルへの接続がされていないものがソースバスライン４である。そして、上記メインパネル２においては、容量６ａ・６ｂを付加するための付加容量用配線９’は対向信号線９’に接続されており、ソースバスライン４のみと交差している。
【００６４】
次に、上記メインパネル２における容量６ａ・６ｂのより詳細な構造について、図２４を用いて説明する。図２４（ａ）は、メインパネル２のゲート非入力側（即ち、ＦＰＣなどを介してサブパネル３と接続される側）部分の構造をより具体的に示す模式図である。また、図２４（ｂ）は、（ａ）においてＢで示す部分を拡大した図であり、図２４（ｃ）は、（ａ）においてＣで示す部分を拡大した図である。
【００６５】
図２４（ｂ）、（ｃ）において、図２４（ｂ）中のソースバスライン５はサブパネル３と接続されており、ソースバスライン４はサブパネル３と接続されていない。サブパネル３を接続した状態では、ソースバスライン５の容量はソースバスライン４の容量より大きくなるため、ソースバスライン４に容量を付加している。図２４（ｃ）中、Ｄで示す部分がゲート配線材料からなるＣｓ・対向信号線９’である。
【００６６】
このような構造を有するメインパネル２においては、容量６ａ・６ｂは、図２４（ｃ）中のＦで示すように、既存のＣｓ・対向信号線９’とソースバスライン４との交差部においてソースバスライン４を太らせることで付加されている。それとともに、容量６ａ・６ｂは、図２４（ｃ）中のＧで示すように、Ｃｓ・対向信号線９’から枝分かれさせた新たな付加容量用配線（図２４（ｃ）中、Ｈで示す部分）を、ソースバスライン４と交差させることで形成されている。図２４（ｃ）中、Ｅで示す部分はＣｓ・対向信号線９’（図２４（ｃ）中、Ｄで示す部分）と付加容量用配線Ｈとの接続部分である。
【００６７】
このメインパネル２においては、Ｃｓ・対向信号線９’をゲート配線材料で配線しているのに対し、Ｃｓ・対向信号線９’から枝分かれしている付加容量用配線９’をソース配線材料に切り替えている。これによって、付加容量の大きさの調整を行う場合、ゲート配線のパターンを変更することなく対処することができる。また、ソースバスライン４側をソース配線材料で配線し、付加容量用配線９’をＣｓ・対向信号線９’と同じゲート配線材料のまま配線するという方法で容量付加を行うことも可能である。
【００６８】
ところで、図１及び図２においては、便宜上ソースバスライン４・５及びゲートバスラインの数を省略して示しているが、実際の表示装置においては、図２４に示すように多数のソースバスライン及びゲートバスラインが備えられている。
【００６９】
なお、付加容量配線を設ける方法としては、図２に示すようなＣｓ・対向信号線９’に接続した付加容量用配線を設ける方法以外に以下のような方法が挙げられる。
【００７０】
１番目の方法は、図３に示すように、Ｃｓ信号線１０に接続した付加容量用配線Ａを設ける方法である。２番目の方法は、図４に示すように、対向信号線９’に接続した付加容量用配線Ａを設ける方法である。３番目の方法は、図５に示すように、Ｃｓ・対向信号線９’の一部を切断し、付加容量用配線Ａとする方法である。４番目の方法は、図６に示すように、Ｃｓ信号線１０の一部を切断し、付加容量用配線Ａとする方法である。５番目の方法は、図７に示すように、対向信号線９’の一部を切断し、付加容量用配線Ａとする方法である。６番目の方法は、図８に示すように、付加容量用配線専用の信号線Ａを別に設けるという方法である。また図示しない他の方法として、例えばダミー画素（表示領域以外の画素）の信号線や検査配線等のようなＣｓ信号線及び対向信号線以外の信号線と付加容量を形成させることも可能である。
【００７１】
上述の３番目の方法は、Ｃｓ信号線と対向信号線とが共通の場合に採用される方法であり、上述の１、２、４、５番目の方法は、Ｃｓ信号線と対向信号線とが独立している場合に採用される方法である。上述の６番目の方法はＣｓ信号線と対向信号線とが共通の場合でも独立している場合にも採用される方法である。また、静電気対策や信号遅延対策のために、Ｃｓ信号線及び対向信号線は表示領域を取り囲むように配置されていることが好ましいが、上述の３、４、５番目の方法のように一部切断されていてもよい。
【００７２】
以上に述べた各方法を用いて容量の付加を行えば、各ソースバスラインの容量の差を小さく、あるいは無くすことができるため、メインパネル及びサブパネルの両方において、良好な表示を行うことができる。
【００７３】
〔実施の形態２〕
続いて、本発明の実施の形態２について説明する。本実施の形態２に係る表示装置１１の構成を示す回路図を図９に示す。
【００７４】
図９に示すように、実施の形態２に係る表示装置１１はツインパネル式のものであり、メインパネル１２（表示パネル）とサブパネル１３（表示パネル）とから構成される。メインパネル１２及びサブパネル１３においては、ソースバスライン１４・１５（第１のバスライン）とゲートバスライン２０（第２のバスライン）とが格子状に配置されている。メインパネル１２の複数のソースバスライン１５（第１のバスライン）は、サブパネル１３のソースバスライン１５と図示しないＦＰＣなどを介して接続されている。また、もう一種のソースバスライン１４（第１のバスライン）は、メインパネル１２のみに配されている。各ソースバスライン１４には、対向信号線２０’との交差部近傍にそれぞれ容量１６ａ、１６ｂ（第１の容量）が付加され、各ソースバスライン１５には、対向信号線２０’との交差部近傍にそれぞれ容量１７ａ、１７ｂ、１７ｃ（第２の容量）が付加されている。なお、実施の形態２に係る表示装置１１は、上記容量の付加方法以外の点に関しては、実施の形態１の表示装置１と同様の構成である。
【００７５】
表示装置１１においては、表示装置１の場合と同様に、メインパネル１２のみに配されているソースバスライン１４と、メインパネル１２とサブパネル１３とで共有されているソースバスライン１５とでは、容量が異なる。そこで、この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、ソースバスライン１５の容量１７ａ、１７ｂ、１７ｃよりも、ソースバスライン１４の容量１６ａ、１６ｂの方が大きな容量となっている。より具体的には、容量１６ａ、１６ｂと容量１７ａ、１７ｂ、１７ｃとの大きさは、ソースバスライン１４とソースバスライン１５との容量差を小さく、あるいは無くすような大きさに設定されることが好ましい。これによって、ソースバスライン１４の信号遅延とソースバスライン１５の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。
【００７６】
なお、容量１６ａ、１６ｂの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよく、容量１７ａ、１７ｂ、１７ｃの大きさは、互いに全く同じであっても、表示に影響しない程度の差があってもよい。容量の付加には、例えば、ソースバスライン１４・１５と対向信号線１９’とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態１において説明した各方法を採用してもよい。
【００７７】
〔実施の形態３〕
続いて、本発明の実施の形態３について説明する。本実施の形態３に係る表示装置２１の構成を示す回路図を図１０に示す。
【００７８】
図１０に示すように、実施の形態３に係る表示装置２１はツインパネル式のものであり、メインパネル２２（表示パネル）とサブパネル２３（表示パネル）とから構成される。メインパネル２２及びサブパネル２３においては、ゲートバスライン２４・２５（第１のバスライン）とソースバスライン２９（第２のバスライン）とが格子状に配置されている。メインパネル２２の複数のゲートバスライン２５（第１のバスライン）は、サブパネル２３のゲートバスライン２５と図示しないＦＰＣなどを介して接続されている。また、もう一種のゲートバスライン２４（第１のバスライン）は、メインパネル２２のみに配されている。各ゲートバスライン２４には、対向信号線２９’との交差部近傍にそれぞれ容量２６ａ、２６ｂ（第１の容量）が付加されている。なお、実施の形態３に係る表示装置２１は、ゲートドライバ２２１とソースドライバ２２２との配置が実施の形態１の表示装置１と逆になっており、それに伴って、ゲートバスラインと２４・２５及びソースバスライン２９も表示装置１とは逆に配置されている。
【００７９】
表示装置２１においては、メインパネル２２のみに配されているゲートバスライン２４と、メインパネル２２及びサブパネル２３で共有されているゲートバスライン２５とでは、容量が異なる。つまり、ゲートバスライン２５においては、メインパネル２２を駆動させるとき、サブパネル２３の容量も負荷となる。一方、ゲートバスライン２４においては、メインパネル２２を駆動させるとき、メインパネル２２のみの容量が付加される。
【００８０】
この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、メインパネル２２のＴＦＴ基板２７上のみに配されている各ゲートバスライン２４に、容量２６ａ、２６ｂが付加されている。これによって、ゲートバスライン２４の信号遅延とゲートバスライン２５の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。
【００８１】
なお、容量２６ａ、２６ｂの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよい。この容量の付加には、例えば、ゲートバスライン２４・２５と対向信号線２９’とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態１において説明した各方法を採用してもよい。
【００８２】
〔実施の形態４〕
続いて、本発明の実施の形態４について説明する。本実施の形態４に係る表示装置３１の構成を示す回路図を図１１に示す。
【００８３】
図１１に示すように、実施の形態４に係る表示装置３１はツインパネル式のものであり、メインパネル３２（表示パネル）とサブパネル３３（表示パネル）とから構成される。メインパネル３２及びサブパネル３３においては、ゲートバスライン３４・３５（第１のバスライン）とソースバスライン４０（第２のバスライン）とが格子状に配置されている。メインパネル３２の複数のゲートバスライン３５（第１のバスライン）は、サブパネル３３のゲートバスライン３５と図示しないＦＰＣなどを介して接続されている。また、もう一種のゲートバスライン３４（第１のバスライン）は、メインパネル３２のみに配されている。各ゲートバスライン３４には、対向信号線４０’との交差部近傍にそれぞれ容量３６ａ、３６ｂ（第１の容量）が付加され、各ゲートバスライン３５には、対向信号線４０’との交差部近傍にそれぞれ容量３７ａ、３７ｂ、３７ｃ（第２の容量）が付加されている。なお、実施の形態３に係る表示装置３１は、上記容量の付加方法以外の点に関しては、実施の形態３の表示装置２１と同様の構成である。
【００８４】
表示装置３１においては、上述の実施の形態と同様に、メインパネル３２のみに配されているゲートバスライン３４と、メインパネル３２及びサブパネル３３で共有されているゲートバスライン３５とでは、容量が異なる。そこで、この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、ゲートバスライン３５の容量３７ａ、３７ｂ、３７ｃよりも、ゲートバスライン３４の容量３６ａ、３６ｂの方が大きな容量となっている。より具体的には、容量３６ａ、３６ｂと容量３７ａ、３７ｂ、３７ｃとの大きさは、ゲートバスライン３４とゲートバスライン３５との容量差を小さく、あるいは無くすような大きさに設定されることが好ましい。これによって、ゲートバスライン３４の信号遅延とゲートバスライン３５の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。
【００８５】
なお、容量３６ａ、３６ｂの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよく、容量３７ａ、３７ｂ、３７ｃの大きさは、互いに全く同じであっても、表示に影響しない程度の差があってもよい。容量の付加には、例えば、ゲートバスライン３４・３５と対向信号線４０’とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態１において説明した各方法を採用してもよい。
【００８６】
〔実施の形態５〕
続いて、本発明の実施の形態５について説明する。本実施の形態５に係る表示装置４１の構成を示す回路図を図１２に示す。
【００８７】
図１２に示すように、実施の形態５に係る表示装置４１はメインパネル４２（表示パネル）と２つのサブパネル４３・４４（表示パネル）とから構成される。メインパネル４２及びサブパネル４３・４４においては、ソースバスライン４５・４６（第１のバスライン）とゲートバスライン５０（第２のバスライン）とが格子状に配置されている。メインパネル４２の複数のソースバスライン４６（第１のバスライン）は、サブパネル４３・４４のソースバスライン４６と図示しないＦＰＣなどを介して接続されている。また、もう一種のソースバスライン４５（第１のバスライン）は、メインパネル４２のみに配されている。各ソースバスライン４５には、対向信号線５０’との交差部近傍にそれぞれ容量４７ａ、４７ｂ（第１の容量）が付加されている。なお、実施の形態５に係る表示装置４１は、サブパネルの数が２個であるという点を除いて、実施の形態１の表示装置１と同様の構成である。
【００８８】
表示装置４１においては、上述の実施の形態の場合と同様に、メインパネル４２のみに配されているソースバスライン４５と、メインパネル４２及びサブパネル４３・４４で共有されているソースバスライン４６とでは、容量が異なる。つまり、ソースバスライン４６においては、メインパネル４２を駆動させるとき、サブパネル４３・４４の容量も負荷となる。一方、ソースバスライン４５においては、メインパネル４２を駆動させるとき、メインパネル４２のみの容量が付加される。
【００８９】
この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、メインパネル４２のＴＦＴ基板４８上のみに配されている各ソースバスライン４５に、容量４７ａ、４７ｂが付加されている。これによって、ソースバスライン４５の信号遅延とソースバスライン４６の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。
【００９０】
なお、容量４７ａ、４７ｂの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよい。この容量の付加には、例えば、ソースバスライン４５と対向信号線５０’とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態１において説明した各方法を採用してもよい。
【００９１】
〔実施の形態６〕
続いて、本発明の実施の形態６について説明する。本実施の形態６に係る表示装置５１の構成を示す回路図を図１３に示す。
【００９２】
図１３に示すように、実施の形態６に係る表示装置５１はメインパネル５２（表示パネル）と２つのサブパネル５３・５４（表示パネル）とから構成される。メインパネル５２及びサブパネル５３・５４においては、ソースバスライン５５・５６（第１のバスライン）とゲートバスライン２５３（第２のバスライン）とが格子状に配置されている。メインパネル５２の複数のソースバスライン５６（第１のバスライン）は、サブパネル５３・５４のソースバスライン５６と図示しないＦＰＣなどを介して接続されている。また、もう一種のソースバスライン５５（第１のバスライン）は、メインパネル５２のみに配されている。各ソースバスライン５５には、対向信号線２５３’との交差部近傍にそれぞれ容量５７ａ、５７ｂ（第１の容量）が付加され、各ソースバスライン５６には、対向信号線２５３’との交差部近傍にそれぞれ容量５８ａ、５８ｂ、５８ｃ（第２の容量）が付加されている。なお、実施の形態６に係る表示装置５１は、上記容量の付加方法以外の点に関しては、実施の形態５の表示装置４１と同様の構成である。
【００９３】
表示装置５１においては、上述の実施の形態の場合と同様に、メインパネル５２のみに配されているソースバスライン５５と、メインパネル５２及びサブパネル５３・５４で共有されているソースバスライン５６とでは、容量が異なる。そこで、この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、ソースバスライン５６の容量５８ａ、５８ｂ、５８ｃよりも、ソースバスライン５５の容量５７ａ、５７ｂの方が大きな容量となっている。より具体的には、容量５７ａ、５７ｂと容量５８ａ、５８ｂ、５８ｃとの大きさは、ソースバスライン５５とソースバスライン５６との容量差を小さく、あるいは無くすような大きさに設定されることが好ましい。これによって、ソースバスライン５５の信号遅延とソースバスライン５６の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。
【００９４】
なお、容量５７ａ、５７ｂの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよく、容量５８ａ、５８ｂ、５８ｃの大きさは、互いに全く同じであっても、表示に影響しない程度の差があってもよい。容量の付加には、例えば、ソースバスライン５５・５６と対向信号線２５３’とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態１において説明した各方法を採用してもよい。
【００９５】
〔実施の形態７〕
続いて、本発明の実施の形態７について説明する。本実施の形態７に係る表示装置６１の構成を示す回路図を図１４に示す。
【００９６】
図１４に示すように、実施の形態７に係る表示装置６１はメインパネル６２（表示パネル）と２つのサブパネル６３・６４（表示パネル）とから構成される。メインパネル６２及びサブパネル６３・６４においては、ゲートバスライン６５・６６（第１のバスライン）とソースバスライン７０（第２のバスライン）とが格子状に配置されている。メインパネル６２の複数のゲートバスライン６６（第１のバスライン）は、サブパネル６３・６４のゲートバスライン６６と図示しないＦＰＣなどを介して接続されている。また、もう一種のゲートバスライン６５（第１のバスライン）は、メインパネル６２のみに配されている。各ゲートバスライン６５には、対向信号線７０’との交差部近傍にそれぞれ容量６７ａ、６７ｂ（第１の容量）が付加されている。なお、実施の形態７に係る表示装置６１は、ゲートドライバ２６１とソースドライバ２６２との配置が実施の形態５の表示装置４１と逆になっており、それに伴って、ゲートバスラインと６５・６６及びソースバスライン７０も表示装置４１とは逆に配置されている。
【００９７】
表示装置６１においては、上述の実施の形態の場合と同様に、メインパネル６２のみに配されているゲートバスライン６５と、メインパネル４２及びサブパネル４３・４４で共有されているゲートバスライン６６とでは、容量が異なる。つまり、ゲートバスライン６６においては、メインパネル６２を駆動させるとき、サブパネル６３・６４の容量も負荷となる。一方、ゲートバスライン６５においては、メインパネル６２を駆動させるとき、メインパネル６２のみの容量が付加される。
【００９８】
この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、メインパネル６２のＴＦＴ基板６８上のみに配されている各ゲートバスライン６５に、容量６７ａ、６７ｂが付加されている。これによって、ゲートバスライン６５の信号遅延とゲートバスライン６６の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。
【００９９】
なお、容量６７ａ、６７ｂの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよい。この容量の付加には、例えば、ゲートバスライン６５と対向信号線７０’とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態１において説明した各方法を採用してもよい。
【０１００】
〔実施の形態８〕
続いて、本発明の実施の形態８について説明する。本実施の形態８に係る表示装置７１の構成を示す回路図を図１５に示す。
【０１０１】
図１５に示すように、実施の形態８に係る表示装置７１はメインパネル７２（表示パネル）と２つのサブパネル７３・７４（表示パネル）とから構成される。メインパネル７２及びサブパネル７３・７４においては、ゲートバスライン７５・７６（第１のバスライン）とソースバスライン２７３（第２のバスライン）とが格子状に配置されている。メインパネル７２の複数のゲートバスライン７６（第１のバスライン）は、サブパネル７３・７４のゲートバスライン７６と図示しないＦＰＣなどを介して接続されている。また、もう一種のゲートバスライン７５（第１のバスライン）は、メインパネル７２のみに配されている。各ゲートバスライン７５には、対向信号線２７３’との交差部近傍にそれぞれ容量７７ａ、７７ｂ（第１の容量）が付加され、各ゲートバスライン７６には、対向信号線２７３’との交差部近傍にそれぞれ容量７８ａ、７８ｂ、７８ｃ（第２の容量）が付加されている。なお、実施の形態８に係る表示装置７１は、上記容量の付加方法以外の点に関しては、実施の形態７の表示装置６１と同様の構成である。
【０１０２】
表示装置７１においては、上述の実施の形態の場合と同様に、メインパネル７２のみに配されているゲートバスライン７５と、メインパネル７２及びサブパネル７３・７４で共有されているゲートバスライン７６とでは、容量が異なる。そこで、この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、ゲートバスライン７６の容量７８ａ、７８ｂ、７８ｃよりも、ゲートバスライン７５の容量７７ａ、７７ｂの方が大きな容量となっている。より具体的には、容量７７ａ、７７ｂと容量７８ａ、７８ｂ、７８ｃとの大きさは、ゲートバスライン７５とゲートバスライン７６との容量差を小さく、あるいは無くすような大きさに設定されることが好ましい。これによって、ゲートバスライン７５の信号遅延とゲートバスライン７６の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。
【０１０３】
なお、容量７７ａ、７７ｂの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよく、容量７８ａ、７８ｂ、７８ｃの大きさは、互いに全く同じであっても、表示に影響しない程度の差があってもよい。容量の付加には、例えば、ゲートバスライン７５・７６と対向信号線２７３’とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態１において説明した各方法を採用してもよい。
【０１０４】
〔実施の形態９〕
続いて、本発明の実施の形態９について以下に説明する。
本実施の形態９に係る表示装置８１の構成を示す回路図を図１６に示す。図１６に示すように、表示装置８１はメインパネル８２（表示パネル）とサブパネル８３（表示パネル）とから構成される。メインパネル８２は、基板上に薄膜トランジスタ（ＴＦＴ）が設けられたＴＦＴ基板８７（アクティブマトリクス基板）と、このＴＦＴ基板８７に対向する対向基板８７’と、ＴＦＴ基板８７と対向基板８７’との間に挟まれる表示媒体としての液晶層（ＬＣ）とを含んで形成されている。
【０１０５】
また、ＴＦＴ基板８７上には、複数のソースバスライン８４・８５（第１のバスライン）と複数のゲートバスライン８９（第２のバスライン）とが格子状に配されている。このソースバスライン８４・８５とゲートバスライン８９との交差部の近傍に、ＴＦＴ（スイッチング素子）が配置されている。このＴＦＴは、ゲートがゲートバスライン８９に接続され、ソースがソースバスライン８４・８５に接続されるとともに、ドレインが図示しない画素電極に接続されている。そして、この画素電極と対向基板８７’に設けられた対向電極（ＣＯＭ）との間で、画素としての液晶層（ＬＣ）に電圧を印加する。これを、各ＴＦＴにおいて行うことによって画像を表示することができる。
【０１０６】
このメインパネル８２は、図示しないＦＰＣなどを介してサブパネル８３と接続されている。これによって、サブパネル８３のソースドライバ２８１及びゲートドライバ２８２から、サブパネル８３内の配線と上記ＦＰＣなどを介してメインパネル８２の各バスラインにソース信号電圧またはゲート信号電圧が印加されるような構成となっている。
【０１０７】
一方、サブパネル８３は基板上に薄膜トランジスタが設けられたＴＦＴ基板８８（アクティブマトリクス基板）と、このＴＦＴ基板８８に対向する対向基板８８’と、ＴＦＴ基板８８と対向基板８８’との間に挟まれる表示媒体としての液晶層（ＬＣ）とを含んで形成されている。
【０１０８】
サブパネル８３のＴＦＴ基板８８上には、メインパネル８２と同様に複数のソースバスライン８５と複数のゲートバスライン８９とが格子状に配されている。このソースバスライン８５とゲートバスライン８９との交差部の近傍には、ＴＦＴが配置されている。このＴＦＴは、ゲートがゲートバスライン８９に接続され、ソースがソースバスライン８５に接続されるとともに、ドレインが図示しない画素電極に接続されている。そして、この画素電極と対向基板８８’に設けられた対向電極（ＣＯＭ）との間で、画素としての液晶層（ＬＣ）に電圧を印加する。これを各ＴＦＴにおいて行うことによって、画像を表示することができる。
【０１０９】
さらに、サブパネル８３には、ソースドライバ２８１とゲートドライバ２８２とが備えられている。ソースドライバ２８１からの複数の引き出し線が各ソースバスライン８４・８５に接続され、ゲートドライバ２８２からの複数の引き出し線が各ゲートバスライン８９に接続されている。そして、ソースドライバ２８１、ゲートドライバ２８２から、それぞれのバスラインにゲート信号電圧、ソース信号電圧が印加される。
【０１１０】
以上のように、本実施の形態９の表示装置８１においては、サブパネル８３側にソースドライバ２８１及びゲートドライバ２８２が設けられている。そして、ソースバスライン８５は、メインパネル８２とサブパネル８３との両方で画素電極と接続されているが、ソースバスライン８４に関しては、メインパネル８２のみにおいて画素電極と接続されている。即ち、各ソースバスライン８４は、メインパネル８２のＴＦＴ基板８７上のみで画素電極と接続され、サブパネル８３のＴＦＴ基板８８上では、ソースドライバ２８１の引き出し線とメインパネル８２のソースバスライン８４とを接続する配線として機能している。そのため、ソースバスライン８５においては、メインパネル８２を駆動させるとき、サブパネル８３の容量も負荷となる。一方、ソースバスライン８４においては、メインパネル８２を駆動させるとき、メインパネル８２のみの容量が付加される。
【０１１１】
この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、各ソースバスライン８４には、容量８６ａ、８６ｂ（第１の容量）が付加されている。容量８６ａ、８６ｂの大きさは、ソースバスライン８４とソースバスライン８５との容量の差を小さくするか、あるいは容量の差を無くすような大きさとすることが好ましい。これによって、ソースバスライン８４の信号遅延とソースバスライン８５の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。
【０１１２】
なお、容量８６ａ、８６ｂの大きさは互いに同一であっても、表示に影響しない程度の差があってもよい。この容量の付加には、例えば、ソースバスライン８４と対向信号線８９’とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態１において説明した各方法を採用してもよい。
【０１１３】
〔実施の形態１０〕
続いて、本発明の実施の形態１０について説明する。本実施の形態１０に係る表示装置９１の構成を示す回路図を図１７に示す。
【０１１４】
図１７に示すように、実施の形態１０に係る表示装置９１はツインパネル式のものであり、メインパネル９２（表示パネル）とサブパネル９３（表示パネル）とから構成される。メインパネル９２及びサブパネル９３においては、ソースバスライン９４・９５（第１のバスライン）とゲートバスライン１００（第２のバスライン）とが格子状に配置されている。なお、本実施の形態に係る表示装置９１は、上述の実施の形態９にて説明した表示装置と同様に、サブパネル９３側にソースドライバ２９１及びゲートドライバ２９２が設けられており、メインパネル９２は、図示しないＦＰＣなどを介してサブパネル９３と接続されている。
【０１１５】
そして、ソースバスライン９５は、メインパネル９２とサブパネル９３との両方で画素電極と接続されているが、ソースバスライン９４に関しては、メインパネル９２のみにおいて画素電極と接続されている。即ち、各ソースバスライン９４は、メインパネル９２のＴＦＴ基板９８上のみで画素電極と接続され、サブパネル９３のＴＦＴ基板９９上では、ソースドライバ２９１の引き出し線とメインパネル９２のソースバスライン９４とを接続する配線として機能している。
【０１１６】
各ソースバスライン９４には、対向信号線１００’との交差部近傍にそれぞれ容量９６ａ、９６ｂ（第１の容量）が付加され、各ソースバスライン９５には、対向信号線１００’との交差部近傍にそれぞれ容量９７ａ、９７ｂ、９７ｃ（第２の容量）が付加されている。
【０１１７】
表示装置９１においては、表示装置８１の場合と同様に、メインパネル９２のみで画素電極と接続されているソースバスライン９４と、メインパネル９２及びサブパネル９３の両方で画素電極と接続されているソースバスライン９５とでは、容量が異なる。そこで、この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、ソースバスライン９５の容量９７ａ、９７ｂ、９７ｃよりも、ソースバスライン９４の容量９６ａ、９６ｂの方が大きな容量となっている。より具体的には、容量９６ａ、９６ｂと容量９７ａ、９７ｂ、９７ｃとの大きさは、ソースバスライン９４とソースバスライン９５との容量差を小さく、あるいは無くすような大きさに設定されることが好ましい。これによって、ソースバスライン９４の信号遅延とソースバスライン９５の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。
【０１１８】
なお、容量９６ａ、９６ｂの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよく、容量９７ａ、９７ｂ、９７ｃの大きさは、互いに全く同じであっても、表示に影響しない程度の差があってもよい。容量の付加には、例えば、ソースバスライン９４・９５と対向信号線１００’とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態１において説明した各方法を採用してもよい。
【０１１９】
〔実施の形態１１〕
続いて、本発明の実施の形態１１について説明する。本実施の形態１１に係る表示装置１０１の構成を示す回路図を図１８に示す。
【０１２０】
図１８に示すように、実施の形態１１に係る表示装置１０１はツインパネル式のものであり、メインパネル１０２（表示パネル）とサブパネル１０３（表示パネル）とから構成される。メインパネル１０２及びサブパネル１０３においては、ゲートバスライン１０４・１０５（第１のバスライン）とソースバスライン１０９（第２のバスライン）とが格子状に配置されている。なお、本実施の形態に係る表示装置１０１は、上述の実施の形態９にて説明した表示装置と同様に、サブパネル１０３側にゲートドライバ３０１及びソースドライバ３０２が設けられており、メインパネル１０２は、図示しないＦＰＣなどを介してサブパネル１０３と接続されている。
【０１２１】
そして、ゲートバスライン１０５は、メインパネル１０２とサブパネル１０３との両方で画素電極と接続されているが、ゲートバスライン１０４に関しては、メインパネル１０２のみにおいて画素電極と接続されている。即ち、各ゲートバスライン１０４は、メインパネル１０２のＴＦＴ基板１０７上のみで画素電極と接続され、サブパネル１０３のＴＦＴ基板１０８上では、ゲートドライバ３０１の引き出し線とメインパネル１０２のゲートバスライン１０４とを接続する配線として機能している。
【０１２２】
各ゲートバスライン１０４には、対向信号線１０９’との交差部近傍にそれぞれ容量１０６ａ、１０６ｂ（第１の容量）が付加されている。なお、実施の形態１１に係る表示装置１０１は、ゲートドライバ３０１とソースドライバ３０２との配置が実施の形態９の表示装置８１と逆になっており、それに伴って、ゲートバスライン１０４・１０５及びソースバスライン１０９も表示装置１０１とは逆に配置されている。
【０１２３】
表示装置１０１においては、メインパネル１０２のみで画素電極と接続されているゲートバスライン１０４と、メインパネル１０２及びサブパネル１０３の両方で画素電極と接続されているゲートバスライン１０５とでは、容量が異なる。つまり、ゲートバスライン１０５においては、メインパネル１０２を駆動させるとき、サブパネル１０３の容量も負荷となる。一方、ゲートバスライン１０４においては、メインパネル１０２を駆動させるとき、メインパネル１０２のみの容量が付加される。
【０１２４】
この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、メインパネル１０２のＴＦＴ基板１０７上のみに配されている各ゲートバスライン１０４に、容量１０６ａ、１０６ｂが付加されている。これによって、ゲートバスライン１０４の信号遅延とゲートバスライン１０５の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。
【０１２５】
なお、容量１０６ａ、１０６ｂの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよい。この容量の付加には、例えば、ゲートバスライン１０４・１０５と対向信号線１０９’とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態１において説明した各方法を採用してもよい。
【０１２６】
〔実施の形態１２〕
続いて、本発明の実施の形態１２について説明する。本実施の形態１２に係る表示装置１１１の構成を示す回路図を図１９に示す。
【０１２７】
図１９に示すように、実施の形態１２に係る表示装置１１１はツインパネル式のものであり、メインパネル１１２（表示パネル）とサブパネル１１３（表示パネル）とから構成される。メインパネル１１２及びサブパネル１１３においては、ゲートバスライン１１４・１１５（第１のバスライン）とソースバスライン１２０（第２のバスライン）とが格子状に配置されている。なお、本実施の形態に係る表示装置１１１は、上述の実施の形態９にて説明した表示装置と同様に、サブパネル１１３側にゲートドライバ３１１及びソースドライバ３１２が設けられており、メインパネル１１２は、図示しないＦＰＣなどを介してサブパネル１１３と接続されている。
【０１２８】
そして、ゲートバスライン１１５は、メインパネル１１２とサブパネル１１３との両方で画素電極と接続されているが、ゲートバスライン１１４に関しては、メインパネル１１２のみにおいて画素電極と接続されている。即ち、各ゲートバスライン１１４は、メインパネル１１２のＴＦＴ基板１１８上のみで画素電極と接続され、サブパネル１１３のＴＦＴ基板１１９上では、ゲートドライバ３１１の引き出し線とメインパネル１１２のゲートバスライン１１４とを接続する配線として機能している。
【０１２９】
各ゲートバスライン１１４には、対向信号線１２０’との交差部近傍にそれぞれ容量１１６ａ、１１６ｂ（第１の容量）が付加され、各ゲートバスライン１１５には、対向信号線１２０’との交差部近傍にそれぞれ容量１１７ａ、１１７ｂ、１１７ｃ（第２の容量）が付加されている。なお、実施の形態１２に係る表示装置１１１は、上記容量の付加方法以外の点に関しては、実施の形態１１の表示装置１０１と同様の構成である。
【０１３０】
表示装置１１１においては、表示装置１０１の場合と同様に、メインパネル１１２のみで画素電極と接続されているゲートバスライン１１４と、メインパネル１１２及びサブパネル１１３の両方で画素電極と接続されているゲートバスライン１１５とでは、容量が異なる。そこで、この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、ゲートバスライン１１５の容量１１７ａ、１１７ｂ、１１７ｃよりも、ゲートバスライン１１４の容量１１６ａ、１１６ｂの方が大きな容量となっている。より具体的には、容量１１６ａ、１１６ｂと容量１１７ａ、１１７ｂ、１１７ｃとの大きさは、ゲートバスライン１１４とゲートバスライン１１５との容量差を小さく、あるいは無くすような大きさに設定されることが好ましい。これによって、ゲートバスライン１１４の信号遅延とゲートバスライン１１５の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。
【０１３１】
なお、容量１１６ａ、１１６ｂの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよく、容量１１７ａ、１１７ｂ、１１７ｃの大きさは、互いに全く同じであっても、表示に影響しない程度の差があってもよい。容量の付加には、例えば、ゲートバスライン１１４・１１５と対向信号線１２０’とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態１において説明した各方法を採用してもよい。
【０１３２】
〔実施の形態１３〕
続いて、本発明の実施の形態１３について説明する。本実施の形態１３に係る表示装置１２１の構成を示す回路図を図２０に示す。
【０１３３】
図２０に示すように、実施の形態１３に係る表示装置１２１はメインパネル１２２（表示パネル）と２つのサブパネル１２３・１２４（表示パネル）とから構成される。メインパネル１２２及びサブパネル１２３・１２４においては、ソースバスライン１２５・１２６（第１のバスライン）とゲートバスライン１３０（第２のバスライン）とが格子状に配置されている。なお、本実施の形態に係る表示装置１２１は、上述の実施の形態９にて説明した表示装置と同様に、サブパネル１２３側にソースドライバ３２１及びゲートドライバ３２２が設けられており、メインパネル１２２は、図示しないＦＰＣなどを介してサブパネル１２３と接続されている。さらに、もう一つのサブパネル１２４は、図示しないＦＰＣなどを介してメインパネル１２２と接続されている。
【０１３４】
そして、ソースバスライン１２６は、メインパネル１２２及び２つのサブパネル１２３・１２４の全てで画素電極と接続されているが、ソースバスライン１２５に関しては、メインパネル１２２及びサブパネル１２４のみにおいて画素電極と接続されている。即ち、各ソースバスライン１２５は、メインパネル１２２及びサブパネル１２４の各ＴＦＴ基板１２８、１２９ｂ上のみで画素電極と接続され、サブパネル１２３のＴＦＴ基板１２９ａ上では、ソースドライバ３２１の引き出し線とメインパネル１２２のソースバスライン１２５とを接続する配線として機能している。
【０１３５】
各ソースバスライン１２５には、対向信号線１３０’との交差部近傍にそれぞれ容量１２７ａ、１２７ｂ（第１の容量）が付加されている。なお、実施の形態１３に係る表示装置１２１は、サブパネルの数が２個であるという点を除いて、実施の形態９の表示装置８１と同様の構成である。
【０１３６】
表示装置１２１においては、メインパネル１２２及びサブパネル１２４のみで画素電極と接続されているソースバスライン１２５と、全てのパネルで画素電極と接続されているソースバスライン１２６とでは、容量が異なる。つまり、ソースバスライン１２５においては、メインパネル１２２を駆動させるとき、サブパネル１２３・１２４の容量も負荷となる。一方、ソースバスライン１２５においては、メインパネル１２２を駆動させるとき、サブパネル１２３の容量は付加されないため、容量に差が生ずる。
【０１３７】
この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、メインパネル１２２のＴＦＴ基板１２８上のみに配されている各ソースバスライン１２５に、容量１２７ａ、１２７ｂが付加されている。これによって、ソースバスライン１２５の信号遅延とソースバスライン１２６の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。
【０１３８】
なお、容量１２７ａ、１２７ｂの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよい。この容量の付加には、例えば、ソースバスライン１２５と対向信号線１３０’とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態１において説明した各方法を採用してもよい。
【０１３９】
〔実施の形態１４〕
続いて、本発明の実施の形態１４について説明する。本実施の形態１４に係る表示装置１３１の構成を示す回路図を図２１に示す。
【０１４０】
図２１に示すように、実施の形態１４に係る表示装置１３１はメインパネル１３２（表示パネル）と２つのサブパネル１３３・１３４（表示パネル）とから構成される。メインパネル１３２及びサブパネル１３３・１３４においては、ソースバスライン１３５・１３６（第１のバスライン）とゲートバスライン３３３（第２のバスライン）とが格子状に配置されている。なお、本実施の形態に係る表示装置１３１は、上述の実施の形態９にて説明した表示装置と同様に、サブパネル１３３側にソースドライバ３３１及びゲートドライバ３３２が設けられており、メインパネル１３２は、図示しないＦＰＣなどを介してサブパネル１３３と接続されている。さらに、もう一つのサブパネル１３４は、図示しないＦＰＣなどを介してメインパネル１３２と接続されている。
【０１４１】
そして、ソースバスライン１３６は、メインパネル１３２及び２つのサブパネル１３３・１３４の全てで画素電極と接続されているが、ソースバスライン１３５に関しては、メインパネル１３２及びサブパネル１３４のみにおいて画素電極と接続されている。即ち、各ソースバスライン１３５は、メインパネル１３２及びサブパネル１３４の各ＴＦＴ基板１３９、１４０ｂ上のみで画素電極と接続され、サブパネル１３３のＴＦＴ基板１４０ａ上では、ソースドライバ３３１の引き出し線とメインパネル１３２のソースバスライン１３５とを接続する配線として機能している。
【０１４２】
各ソースバスライン１３５には、対向信号線３３３’との交差部近傍にそれぞれ容量１３７ａ、１３７ｂ（第１の容量）が付加され、各ソースバスライン１３６には、対向信号線３３３’との交差部近傍にそれぞれ容量１３８ａ、１３８ｂ、１３８ｃ（第２の容量）が付加されている。なお、実施の形態１４に係る表示装置１３１は、上記容量の付加方法以外の点に関しては、実施の形態１３の表示装置１２１と同様の構成である。
【０１４３】
表示装置１３１においては、上述の実施の形態の場合と同様に、メインパネル１３２及びサブパネル１３４のみで画素電極と接続されているソースバスライン１３５と、全てのパネルで画素電極と接続されているソースバスライン１３６とでは、容量が異なる。そこで、この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、ソースバスライン１３６の容量１３８ａ、１３８ｂ、１３８ｃよりも、ソースバスライン１３５の容量１３７ａ、１３７ｂの方が大きな容量となっている。より具体的には、容量１３７ａ、１３７ｂと容量１３８ａ、１３８ｂ、１３８ｃとの大きさは、ソースバスライン１３５とソースバスライン１３６との容量差を小さく、あるいは無くすような大きさに設定されることが好ましい。これによって、ソースバスライン１３５の信号遅延とソースバスライン１３６の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。
【０１４４】
なお、容量１３７ａ、１３７ｂの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよく、容量１３８ａ、１３８ｂ、１３８ｃの大きさは、互いに全く同じであっても、表示に影響しない程度の差があってもよい。容量の付加には、例えば、ソースバスライン１３５・１３６と対向信号線３３３’とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態１において説明した各方法を採用してもよい。
【０１４５】
〔実施の形態１５〕
続いて、本発明の実施の形態１５について説明する。本実施の形態１５に係る表示装置１４１の構成を示す回路図を図２２に示す。
【０１４６】
図２２に示すように、実施の形態１５に係る表示装置１４１はメインパネル１４２（表示パネル）と２つのサブパネル１４３・１４４（表示パネル）とから構成される。メインパネル１４２及びサブパネル１４３・１４４においては、ゲートバスライン１４５・１４６（第１のバスライン）とソースバスライン１５０（第２のバスライン）とが格子状に配置されている。なお、本実施の形態に係る表示装置１４１は、上述の実施の形態９にて説明した表示装置と同様に、サブパネル１４３側にゲートドライバ３４１及びソースドライバ３４２が設けられており、メインパネル１４２は、図示しないＦＰＣなどを介してサブパネル１４３と接続されている。さらに、もう一つのサブパネル１４４は、図示しないＦＰＣなどを介してメインパネル１４２と接続されている。
【０１４７】
そして、ゲートバスライン１４６は、メインパネル１４２及び２つのサブパネル１４３・１４４の全てで画素電極と接続されているが、ゲートバスライン１４５に関しては、メインパネル１４２及びサブパネル１４４のみにおいて画素電極と接続されている。即ち、各ゲートバスライン１４５は、メインパネル１４２及びサブパネル１４４の各ＴＦＴ基板１４８、１４９ｂ上のみで画素電極と接続され、サブパネル１４３のＴＦＴ基板１４９ａ上では、ゲートドライバ３４１の引き出し線とメインパネル１４２のゲートバスライン１４５とを接続する配線として機能している。
【０１４８】
各ゲートバスライン１４５には、対向信号線１５０’との交差部近傍にそれぞれ容量１４７ａ、１４７ｂ（第１の容量）が付加されている。なお、実施の形態１５に係る表示装置１４１は、ゲートドライバ３４１とソースドライバ３４２との配置が実施の形態１３の表示装置１２１と逆になっており、それに伴って、ゲートバスラインと１４５・１４６及びソースバスライン１５０も表示装置１２１とは逆に配置されている。
【０１４９】
表示装置１４１においては、上述の実施の形態の場合と同様に、メインパネル１４２及びサブパネル１４４のみで画素電極と接続されているゲートバスライン１４５と、全てのパネルで画素電極と接続されているゲートバスライン１４６とでは、容量が異なる。つまり、ゲートバスライン１４６においては、メインパネル１４２を駆動させるとき、サブパネル１４３・１４４の容量も負荷となる。一方、ゲートバスライン１４５においては、メインパネル１４２を駆動させるとき、サブパネル１４３の容量は付加されないため、容量に差が生ずる。
【０１５０】
この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、メインパネル１４２のＴＦＴ基板１４８上のみに配されている各ゲートバスライン１４５に、容量１４７ａ、１４７ｂが付加されている。これによって、ゲートバスライン１４５の信号遅延とゲートバスライン１４６の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。
【０１５１】
なお、容量１４７ａ、１４７ｂの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよい。この容量の付加には、例えば、ゲートバスライン１４５と対向信号線１５０’とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態１において説明した各方法を採用してもよい。
【０１５２】
〔実施の形態１６〕
続いて、本発明の実施の形態１６について説明する。本実施の形態１６に係る表示装置１５１の構成を示す回路図を図２３に示す。
【０１５３】
図２３に示すように、実施の形態１６に係る表示装置１５１はメインパネル１５２（表示パネル）と２つのサブパネル１５３・１５４（表示パネル）とから構成される。メインパネル１５２及びサブパネル１５３・１５４においては、ゲートバスライン１５５・１５６（第１のバスライン）とソースバスライン３５３（第２のバスライン）とが格子状に配置されている。なお、本実施の形態に係る表示装置１５１は、上述の実施の形態９にて説明した表示装置と同様に、サブパネル１５３側にゲートドライバ３５１及びソースドライバ３５２が設けられており、メインパネル１５２は、図示しないＦＰＣなどを介してサブパネル１５３と接続されている。さらに、もう一つのサブパネル１５４は、図示しないＦＰＣなどを介してメインパネル１５２と接続されている。
【０１５４】
そして、ゲートバスライン１５６は、メインパネル１５２及び２つのサブパネル１５３・１５４の全てで画素電極と接続されているが、ゲートバスライン１５５に関しては、メインパネル１５２及びサブパネル１５４のみにおいて画素電極と接続されている。即ち、各ゲートバスライン１５５は、メインパネル１５２及びサブパネル１５４の各ＴＦＴ基板１５９、１６０ｂ上のみで画素電極と接続され、サブパネル１５３のＴＦＴ基板１６０ａ上では、ゲートドライバ３５１の引き出し線とメインパネル１５２のゲートバスライン１５５とを接続する配線として機能している。
【０１５５】
各ゲートバスライン１５５には、対向信号線３５３’との交差部近傍にそれぞれ容量１５７ａ、１５７ｂ（第１の容量）が付加され、各ゲートバスライン１５６には、対向信号線３５３’との交差部近傍にそれぞれ容量１５８ａ、１５８ｂ、１５８ｃ（第２の容量）が付加されている。なお、実施の形態１６に係る表示装置１５１は、上記容量の付加方法以外の点に関しては、実施の形態１５の表示装置１４１と同様の構成である。
【０１５６】
表示装置１５１においては、上述の実施の形態の場合と同様に、メインパネル１５２及びサブパネル１５４のみで画素電極と接続されているゲートバスライン１５５と、全てのパネルで画素電極と接続されているゲートバスライン１５６とでは、容量が異なる。そこで、この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、ゲートバスライン１５６の容量１５８ａ、１５８ｂ、１５８ｃよりも、ゲートバスライン１５５の容量１５７ａ、１５７ｂの方が大きな容量となっている。より具体的には、容量１５７ａ、１５７ｂと容量１５８ａ、１５８ｂ、１５８ｃとの大きさは、ゲートバスライン１５５とゲートバスライン１５６との容量差を小さく、あるいは無くすような大きさに設定されることが好ましい。これによって、ゲートバスライン１５５の信号遅延とゲートバスライン１５６の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。
【０１５７】
なお、容量１５７ａ、１５７ｂの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよく、容量１５８ａ、１５８ｂ、１５８ｃの大きさは、互いに全く同じであっても、表示に影響しない程度の差があってもよい。容量の付加には、例えば、ゲートバスライン１５５・１５６と対向信号線３５３’とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態１において説明した各方法を採用してもよい。
【０１５８】
なお、以上の各実施の形態においては、説明の便宜上、ソースバスライン及びゲートバスラインの数を適宜省略した構成としている。本発明においては、ソースバスライン及びゲートバスラインの数は、各表示パネルの大きさに合わせて適宜変更することができる。また、本発明の表示装置の表示パネルの数も、上述の実施の形態で説明した２個あるいは３個に限定されることなく、必要に応じて適宜決めることができる。
【０１５９】
【発明の効果】
以上のように、本発明のアクティブマトリクス基板は、複数の第１のバスラインと、複数の第２のバスラインとが格子状に配置され、上記複数の第１のバスラインと上記複数の第２のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第１のバスライン及び上記第２のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板において、上記複数の第１のバスラインの少なくとも一つには、第１の容量が付加されており、上記第１の容量の付加された上記第１のバスラインを除く第１のバスラインが、他のアクティブマトリクス基板の第１のバスラインと接続されることを特徴とするものである。
【０１６０】
上記の構成によれば、上記アクティブマトリクス基板と他のアクティブマトリクスとを用いる表示装置において、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、第１のバスラインを駆動するドライバの数及び出力端子の数を削減して、低コストでコンパクトな表示モジュールを有する表示装置を実現できる。
【０１６１】
さらに、上記アクティブマトリクス基板は、他のアクティブマトリクス基板と共有していない第１のバスラインに、第１の容量が付加されている。これによって、このアクティブマトリクス基板を用いて表示を行う場合に、第１のバスラインごとの容量の違いを小さく、あるいは、生じさせなくすることができる。そのため、第１のバスラインに入力される信号の遅延の差によるブロック分かれなどの表示不良を発生させることなく、上記アクティブマトリクス基板、他のアクティブマトリクス基板の両方において表示を良好に行うことができる。
【０１６２】
上記のアクティブマトリクス基板において、上記第１の容量の付加された上記第１のバスラインは、他のアクティブマトリクス基板内に備えられた配線と接続されていてもよい。
【０１６３】
上記の構成によれば、画素電極が接続された第１のバスライン本数の少ない他のアクティブマトリクス基板側に第１のバスラインを駆動するドライバを備えることができる。
【０１６４】
上記のアクティブマトリクス基板において、上記第１の容量が付加されていない第１のバスラインには、上記第１の容量よりも容量の小さい第２の容量が付加されていてもよい。
【０１６５】
これによって、個々の第１のバスラインにおいて、適宜容量の調節を行うことができるため、より確実にバスライン毎の容量差を小さくすることができる。そして、より良好な画像表示を行うことができる。
【０１６６】
上記のアクティブマトリクス基板において、上記第１のバスラインは、ソースドライバに接続されており、上記第２のバスラインは、ゲートドライバに接続されていてもよい。
【０１６７】
上記の構成によれば、第１のバスラインに入力されるソース信号の遅延の差を縮めることができるため、ブロック分かれなどの表示不良を発生させずに、良好な表示を行うことができる。
【０１６８】
上記のアクティブマトリクス基板において、上記第１のバスラインは、ゲートドライバに接続されており、上記第２のバスラインは、ソースドライバに接続されていてもよい。
【０１６９】
上記の構成によれば、第１のバスラインに入力されるゲート信号の遅延の差を縮めることができるため、ブロック分かれなどの表示不良を発生させずに、良好な表示を行うことができる。
【０１７０】
なお、上述のアクティブマトリクス基板を備えた表示装置も本発明に含まれる。このような表示装置は、第１のバスライン入力されるソース信号あるいはゲート信号の遅延の差を縮めることができるため、ブロック分かれなどの表示不良を発生させずに良好な表示を行うことのできる表示装置を提供することができる。
【０１７１】
また、本発明の表示装置は、複数の第１のバスラインと、複数の第２のバスラインとが格子状に配置され、上記複数の第１のバスラインと上記複数の第２のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第１のバスライン及び上記第２のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板を有する表示パネルを複数個備えた表示装置において、上記複数の第１のバスラインの少なくとも１つには、第１の容量が付加されており、上記第１の容量を付加された上記第１のバスラインを除く上記第１のバスラインは、複数個の上記表示パネル内の各アクティブマトリクス基板によって共有されていることを特徴とするものである。
【０１７２】
上記表示装置は、複数個の表示パネルにそれぞれ供えられているアクティブマトリクス基板間で、第１のバスラインを共有しているため、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、第１のバスラインを駆動するドライバの数及び出力端子の数を削減して、低コストでコンパクトな表示モジュールを有する表示装置を実現できる。
【０１７３】
さらに、上記の表示装置によれば、大きさの異なる複数の表示パネルを有する表示装置において画像表示を行う場合に、第１のバスラインごとの容量の違いを小さく、あるいは、生じさせなくすることができる。そのため、第１のバスラインに入力される信号の遅延の差によるブロック分かれなどの表示不良を発生させることなく、複数の表示パネルの全てにおいて表示を良好に行うことができる。
【０１７４】
上記の表示装置において、複数個の上記表示パネルによって共有されている上記第１のバスラインには、上記第１の容量よりも容量の小さい第２の容量が付加されていてもよい。
【０１７５】
上記の構成によれば、個々の第１のバスラインにおいて、適宜容量の調節を行うことができるため、より確実にバスライン毎の容量差を小さくすることができる。そして、より良好な画像表示を行うことができる。
【０１７６】
また、本発明の表示装置は、複数の第１のバスラインと、複数の第２のバスラインとが格子状に配置され、上記複数の第１のバスラインと上記複数の第２のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第１のバスライン及び上記第２のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板を有する表示パネルを複数個備えた表示装置において、上記複数の第１のバスラインは、上記複数個の表示パネルによって共有され、上記表示パネルの少なくとも一つでは、上記複数の第１のバスラインの少なくとも一つが上記アクティブマトリクス基板内の上記画素電極と接続されておらず、上記画素電極と接続されていない上記第１のバスラインには、第１の容量が付加されていることを特徴とするものである。
【０１７７】
上記の構成によれば、複数個の表示パネルにそれぞれ供えられているアクティブマトリクス基板間で、第１のバスラインを共有しているため、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、第１のバスラインを駆動するドライバの数及び出力端子の数を削減して、低コストでコンパクトな表示モジュールを有する表示装置を実現できる。
【０１７８】
さらに、上記表示装置は、例えば大きさの異なる複数の表示パネルを備える表示パネルにおいて、より小さな表示パネルに関しては第１のバスラインが画素電極と接続されていないような場合にも、その第１のバスラインには、容量が付加されているため、第１のバスライン間の容量差を小さく、あるいは無くすことができる。これによって、第１のバスラインに入力される信号の遅延の差によるブロック分かれなどの表示不良を発生させることなく、複数の表示パネルの全てにおいて表示を良好に行うことができる。
【０１７９】
上記の表示装置において、上記第１の容量が付加されていない上記第１のバスラインには、上記第１の容量よりも容量の小さい第２の容量が付加されていてもよい。
【０１８０】
上記の構成によれば、個々の第１のバスラインにおいて、適宜容量の調節を行うことができるため、より確実にバスライン毎の容量差を小さくすることができる。そして、より良好な画像表示を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る表示装置の構成を示す回路図である。
【図２】本発明の実施の形態１に係る表示装置のメインパネルにおいて、付加容量用配線の配置状態を示す模式図である。
【図３】本発明に係る表示装置の一例であり、図２に示す表示装置とは異なる方法で付加容量用配線が配置されている表示装置のメインパネルを示す模式図である。
【図４】本発明に係る表示装置の一例であり、図２に示す表示装置とは異なる方法で付加容量用配線が配置されている表示装置のメインパネルを示す模式図である。
【図５】本発明に係る表示装置の一例であり、図２に示す表示装置とは異なる方法で付加容量用配線が配置されている表示装置のメインパネルを示す模式図である。
【図６】本発明に係る表示装置の一例であり、図２に示す表示装置とは異なる方法で付加容量用配線が配置されている表示装置のメインパネルを示す模式図である。
【図７】本発明に係る表示装置の一例であり、図２に示す表示装置とは異なる方法で付加容量用配線が配置されている表示装置のメインパネルを示す模式図である。
【図８】本発明に係る表示装置の一例であり、図２に示す表示装置とは異なる方法で付加容量用配線が配置されている表示装置のメインパネルを示す模式図である。
【図９】本発明の実施の形態２に係る表示装置の構成を示す回路図である。
【図１０】本発明の実施の形態３に係る表示装置の構成を示す回路図である。
【図１１】本発明の実施の形態４に係る表示装置の構成を示す回路図である。
【図１２】本発明の実施の形態５に係る表示装置の構成を示す回路である。
【図１３】本発明の実施の形態６に係る表示装置の構成を示す回路図である。
【図１４】本発明の実施の形態７に係る表示装置の構成を示す回路図である。
【図１５】本発明の実施の形態８に係る表示装置の構成を示す回路図である。
【図１６】本発明の実施の形態９に係る表示装置の構成を示す回路図である。
【図１７】本発明の実施の形態１０に係る表示装置の構成を示す回路図である。
【図１８】本発明の実施の形態１１に係る表示装置の構成を示す回路図である。
【図１９】本発明の実施の形態１２に係る表示装置の構成を示す回路図である。
【図２０】本発明の実施の形態１３に係る表示装置の構成を示す回路図である。
【図２１】本発明の実施の形態１４に係る表示装置の構成を示す回路図である。
【図２２】本発明の実施の形態１５に係る表示装置の構成を示す回路図である。
【図２３】本発明の実施の形態１６に係る表示装置の構成を示す回路図である。
【図２４】（ａ）は、本発明の実施の形態１に係る表示装置のメインパネルの表示領域の構造をより具体的に示す模式図である。（ｂ）は、（ａ）においてＢで示す部分を拡大した図であり、（ｃ）は、（ａ）においてＣで示す部分を拡大した図である。
【図２５】従来の表示装置の構成を示す回路図である。
【符号の説明】
表示装置    １、１１、２１、３１、４１、５１、６１、７１、８１、９１、１０１、１１１、１２１、１３１、１４１、１５１、１８１
メインパネル（表示パネル）    ２、１２、２２、３２、４２、５２、６２、７２、８２、９２、１０２、１１２、１２２、１３２、１４２、１５２、１８２
サブパネル（表示パネル）      ３、１３、２３、３３、４３、４４、５３、５４、６３、６４、７３、７４、８３、９３、１０３、１１３、１２３、１２４、１３３、１３４、１４３、１４４、１５３、１５４、１８３
ソースバスライン（第１のバスライン）      ４、５、１４、１５、４５、４６、５５、５６、８４、８５、９４、９５、１２５、１２６、１３５、１３６、１９５、１９６
ゲートバスライン（第１のバスライン）      ２４、２５、３４、３５、６５、６６、７５、７６、１０４、１０５、１１４、１１５、１４５、１４６、１５５、１５６
ゲートバスライン（第２のバスライン）      ９、２０、５０、２５３、８９、１００、１３０、３３３、１８８
ソースバスライン（第２のバスライン）      ２９、４０、７０、２７３、１０９、１２０、１５０、３５３
付加容量（第１の付加容量）      ６ａ、６ｂ、１６ａ、１６ｂ、２６ａ、２６ｂ、３６ａ、３６ｂ、４７ａ、４７ｂ、５７ａ、５７ｂ、６７ａ、６７ｂ、７７ａ、７７ｂ、８６ａ、８６ｂ、９６ａ、９６ｂ、１０６ａ、１０６ｂ、１１６ａ、１１６ｂ、１２７ａ、１２７ｂ、１３７ａ、１３７ｂ、１４７ａ、１４７ｂ、１５７ａ、１５７ｂ
付加容量（第２の付加容量）      １７ａ、１７ｂ、１７ｃ、３７ａ、３７ｂ、３７ｃ、５８ａ、５８ｂ、５８ｃ、７８ａ、７８ｂ、７８ｃ、９７ａ、９７ｂ、９７ｃ、１１７ａ、１１７ｂ、１１７ｃ、１３８ａ、１３８ｂ、１３８ｃ、１５８ａ、１５８ｂ、１５８ｃ
ＴＦＴ基板（アクティブマトリクス基板）      ７、８、１８、１９、２７、２８、３８、３９、４８、４９ａ、４９ｂ、５９、６０ａ、６０ｂ、６８、６９ａ、６９ｂ、７９、８０ａ、８０ｂ、８７、８８、９８、９９、１０７、１０８、１１８、１１９、１２８、１２９ａ、１２９ｂ、１３９、１４０ａ、１４０ｂ、１４８、１４９ａ、１４９ｂ、１５９、１６０ａ、１６０ｂ、１８４、１８６
対向基板      ７’、８’、１８’、１９’、２７’、２８’、３８’、３９’、４８’、４９ａ’、４９ｂ’、５９’、６０ａ’、６０ｂ’、６８’、６９ａ’、６９ｂ’、７９’、８０ａ’、８０ｂ’、８７’、８８’、９８’、９９’、１０７’、１０８’、１１８’、１１９’、１２８’、１２９ａ’、１２９ｂ’、１３９’、１４０ａ’、１４０ｂ’、１４８’、１４９ａ’、１４９ｂ’、１５９’、１６０ａ’、１６０ｂ’、１８５、１８７
対向信号線      ９’、２０’、２９’、４０’、５０’、２５３’、７０’、２７３’、８９’、１００’、１０９’、１２０’、１３０’、３３３’、１５０’、３５３’
ソースドライバ      ２０１、２１１、２２２、２３２、２４１、２５１、２６２、２７２、２８１、２９１、３０２、３１２、３２１、３３１、３４２、３５２、１９１
ゲートドライバ      ２０２、２１２、２２１、２３１、２４２、２５２、２６１、２７１、２８２、２９２、３０１、３１１、３２２、３３２、３４１、３５１、１９０
スイッチング素子    ＴＦＴ
対向電極            ＣＯＭ
液晶層              ＬＣ
【図１】
2004177528.tif 000003
【図２】
2004177528.tif 000004
【図３】
2004177528.tif 000005
【図４】
2004177528.tif 000006
【図５】
2004177528.tif 000007
【図６】
2004177528.tif 000008
【図７】
2004177528.tif 000009
【図８】
2004177528.tif 000010
【図９】
2004177528.tif 000011
【図１０】
2004177528.tif 000012
【図１１】
2004177528.tif 000013
【図１２】
2004177528.tif 000014
【図１３】
2004177528.tif 000015
【図１４】
2004177528.tif 000016
【図１５】
2004177528.tif 000017
【図１６】
2004177528.tif 000018
【図１７】
2004177528.tif 000019
【図１８】
2004177528.tif 000020
【図１９】
2004177528.tif 000021
【図２０】
2004177528.tif 000022
【図２１】
2004177528.tif 000023
【図２２】
2004177528.tif 000024
【図２３】
2004177528.tif 000025
【図２４】
2004177528.tif 000026
【図２５】
2004177528.tif 000027