(57)【要約】【課題】寄生抵抗が小さく、且つ、可変できる容量の幅を比較的大きく取ることができる周波数特性の良い可変容量素子及び可変容量素子の製造方法並びに電圧制御発振装置を提供すること。【解決手段】第１拡散層２と第２拡散層７との接合領域５１であって可変容量を生じさせる可変容量部と、接合領域５１にほぼ平行となるように第２拡散層７を貫通して下地酸化膜１まで達する第１開口部４に、第２導電型の不純物の拡散された第１導電膜を埋め込むことで、第２拡散層７における第１開口部４の側壁に接続された第１取出し部１１と、接合領域にほぼ平行となるように第１拡散層を貫通して下地酸化膜１まで達する第２開口部９に、第２導電膜を埋め込むことで、第１拡散層における第２開口部の側壁に接続された第２取出し部２とを設ける。【選択図】　　　　図１
2004119470.tif 000002
【特許請求の範囲】
【請求項１】
下地酸化膜としてのＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板上に形成される可変容量素子であって、
前記下地酸化膜上に形成されており、第１導電型の不純物が拡散されたＳｉ基板により構成される第１拡散層と、
前記第１拡散層と前記下地酸化膜に沿って横方向に接合するように前記下地酸化膜上に形成されており、第２導電型の不純物が拡散された第２拡散層と、
前記第１拡散層と前記第２拡散層との接合領域であって可変容量を生じさせる可変容量部と、
前記接合領域にほぼ平行となるように前記第２拡散層を貫通して前記下地酸化膜まで達する第１開口部に、第２導電型の不純物の拡散された第１導電膜を埋め込むことで、前記第２拡散層における前記第１開口部の側壁に接続された第１取出し部と、
前記接合領域にほぼ平行となるように前記第１拡散層を貫通して前記下地酸化膜まで達する第２開口部に、第２導電膜を埋め込むことで、前記第１拡散層における前記第２開口部の側壁に接続された第２取出し部と
を備えることを特徴とした可変容量素子。
【請求項２】
下地層としてのＳｉ基板上に形成される可変容量素子であって、
前記Ｓｉ基板上に形成された絶縁膜と、
前記絶縁膜上に形成されており、第１導電型の不純物が拡散された第１拡散層と、
前記絶縁膜上で前記第１拡散層と前記絶縁膜に沿って横方向に接合するように形成されており、第２導電型の不純物が拡散された第２拡散層と、
前記第１拡散層と前記第２拡散層との接合領域であって可変容量を生じさせる可変容量部と、
前記接合領域にほぼ平行となるように前記第２拡散層を貫通して前記絶縁膜まで達する第１開口部に、第１導電膜を埋め込むことで、前記第２拡散層における前記第１開口部の側壁に接続された第１取出し部と、
前記接合領域にほぼ平行となるように前記第１拡散層を貫通して前記絶縁膜まで達する第２開口部に、第２導電膜を埋め込むことで、前記第１拡散層における前記第２開口部の側壁に接続された第２取出し部と
を備えることを特徴とする可変容量素子。
【請求項３】
前記第１導電膜がポリシリコンであることを特徴とする請求項２に記載の可変容量素子。
【請求項４】
下地酸化膜としてのＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板上に形成される可変容量素子の製造方法であって、
第１導電型の不純物が拡散されたＳｉ基板により構成される第１拡散層を、前記下地酸化膜上に形成する第１拡散層形成ステップと、
前記接合領域にほぼ平行となるように前記第２拡散層を貫通して前記下地酸化膜まで達する第１開口部を形成する第１開口部形成ステップと、
前記第１開口部に第２導電型の不純物の拡散された第１導電膜を埋め込むことで、前記第１導電膜から前記第１開口部の側壁に前記第２導電型の不純部を熱拡散させて第２拡散層を形成することで、前記第１拡散層と前記第２拡散層との接合領域であって可変容量を生じさせる可変容量部を形成すると共に、前記第１開口部に第２導電型の不純物の拡散された第１導電膜を埋め込むことで、前記第２拡散層における前記第１開口部の側壁に接続された第１取出し部を形成する第１取出し部形成ステップと、
前記接合領域にほぼ平行となるように前記第１拡散層を貫通して前記下地酸化膜まで達する第２の開口部を形成する第２開口部形成ステップと、
前記第２開口部に第２導電膜を埋め込むことで、前記第１拡散層における前記第２開口部の側壁に接続された第２取出し部を形成する第２取出し部形成ステップと
を有することを特徴とした可変容量素子の製造方法。
【請求項５】
下地層としてのＳｉ基板上に形成される可変容量素子の製造方法であって、
前記Ｓｉ基板上に絶縁膜を形成する絶縁膜形成ステップと、
前記絶縁膜上に導電膜を形成する導電膜形成ステップと、
前記導電膜に対して、第１導電型の不純物を拡散して第１拡散層を形成すると共に、第２導電型の不純物を拡散して第２拡散層を形成することで、前記導電膜内に前記第１拡散層と前記第２拡散層との接合領域により可変容量を生ずる可変容量部を前記絶縁膜上に形成する可変容量部形成ステップと、
前記接合領域にほぼ並行となるように前記第２拡散層を貫通して前記絶縁膜まで達する第２開口部に、第１導電膜を埋め込むことで、前記第２拡散層における前記第１開口部の側壁に接続された第１取出し部を形成する第１取出し部形成ステップと、
前記接合領域にほぼ平行となるように前記第１拡散層を貫通して前記絶縁膜まで達する第２開口部に、第２導電膜を埋め込むことで、前記第１拡散層における前記第２開口部の側壁に接続された第２取出し部を形成する第２取出し部形成ステップと
を有することを特徴とする可変容量素子の製造方法。
【請求項６】
前記第１導電膜がポリシリコンであることを特徴とする請求項５に記載の可変容量素子の製造方法。
【請求項７】
下地酸化膜としてのＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板上に形成される可変容量素子を備え、印加電圧に応じて発振する電圧制御発振装置であって、
前記下地酸化膜上に形成されており、第１導電型の不純物が拡散されたＳｉ基板により構成される第１拡散層と、
前記第１拡散層と前記下地酸化膜に沿って横方向に接合するように前記下地酸化膜上に形成されており、第２導電型の不純物が拡散された第２拡散層と、
前記第１拡散層と前記第２拡散層との接合領域であって可変容量を生じさせる可変容量部と、
前記接合領域にほぼ平行となるように前記第２拡散層を貫通して前記下地酸化膜まで達する第１開口部に、第２導電型の不純物の拡散された第１導電膜を埋め込むことで、前記第２拡散層における前記第１開口部の側壁に接続された第１取出し部と、
前記接合領域にほぼ平行となるように前記第１拡散層を貫通して前記下地酸化膜まで達する第２開口部に、第２導電膜を埋め込むことで、前記第１拡散層における前記第２開口部の側壁に接続された第２取出し部と
を備える可変容量素子が設けられたことを特徴とする電圧制御発振装置。
【請求項８】
下地層としてのＳｉ基板上に形成される可変容量素子を備え、印加電圧に応じて発振する電圧制御発振装置であって、
前記Ｓｉ基板上に形成された絶縁膜と、
前記絶縁膜上に形成されており、第１導電型の不純物が拡散された第１拡散層と、
前記絶縁膜上で前記第１拡散層と前記絶縁膜に沿って横方向に接合するように形成されており、第２導電型の不純物が拡散された第２拡散層と、
前記第１拡散層と前記第２拡散層との接合領域であって可変容量を生じさせる可変容量部と、
前記接合領域にほぼ平行となるように前記第２拡散層を貫通して前記絶縁膜まで達する第１開口部に、第１導電膜を埋め込むことで、前記第２拡散層における前記第１開口部の側壁に接続された第１取出し部と、
前記接合領域にほぼ平行となるように前記第１拡散層を貫通して前記絶縁膜まで達する第２開口部に、第２導電膜を埋め込むことで、前記第１拡散層における前記第２開口部の側壁に接続された第２取出し部と
を備える可変容量素子が設けられたことを特徴とする電圧制御発振装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、下地層としてのＳＯＩ基板やＳｉ基板上に形成される可変容量素子及び可変容量素子の製造方法並びに電圧制御発振装置に関するものである。
【０００２】
【従来の技術】
可変容量素子として用いられるバラクターは、インダクタとの組合せで、ＶＣＯ（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏｒ）などの回路を形成するのに用いられている。この際、発振周波数は、インダクタ素子のインダクタンスとバラクターのキャパシタンスによって主に決められる。ウェーハ製造工程でのばらつき等を考えると、所望の周波数を得るためには、一般にインダクタンスを可変にすることが難しいため、バラクターを用いキャパシタンスを可変とし、ばらつきに応じてキャパシタンスを変えることにより、所望の発振周波数を得る必要がある。
【０００３】
従って、バラクターに対しては、可変幅が大きいことが特性の一つとして望まれる。また、実際には、素子の特性の一つとして上げられるＱ値（Ｑｕａｒｉｔｙ　Ｆａｃｔｏｒ）も重要な成分となる。これを向上させるためには、素子につく寄生抵抗をできるだけ下げることが望ましい。
【０００４】
図１３及び図１４は、それぞれ従来のバラクターの構成例を示す断面図である。
Ｓｉ基板上にバラクターを形成する場合においては、一般的にはＰ／Ｎ接合で形成される図１３の構造や、図１４に示すようなＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅｄ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の構造を採用している。
【０００５】
図１３の構造の場合には、Ｐ／Ｎ接合部に形成される空乏層の幅を、印加する逆バイアスによりコントロールして可変の容量を実現している。一方、図１４の構造の場合には、ゲートにバイアスを印加することによりゲート酸化膜（Ｇａｔｅ　Ｐｏｌｙ）下に反転層を形成することにより、容量値をコントロールしている。一般に、容量の可変幅という点で考えれば、ＭＯＳ型である図１４に示す構造の方が大きくとることができる。
【０００６】
一方、Ｐ／Ｎ接合で形成される図１３の構造は、可変幅という点では大きくとることが難しいが、ＭＯＳ型に比べ印加バイアスに対する容量の変化量が小さいため、容量値のコントロールはしやすくなっている。
【０００７】
【発明が解決しようとする課題】
ところが、図１４に示すＭＯＳ型構造では、わずかなバイアスの差で容量が大きく変化するため、所望の容量値を得るためのコントロールが難しい。また、このＭＯＳ型構造では、ゲート酸化膜下は不純物濃度が低く（ＭＯＳ型トランジスタのｗｅｌｌ層に相当）、下部電極はゲート周辺の高濃度領域（ＭＯＳ型トランジスタのＳ／Ｄ部に相当）から取り出すことになる。
【０００８】
しかし、ゲート部分の面積が大きくなるとゲートの中心部から高濃度領域までの距離が大きくなり、必然的に寄生抵抗が大きくなってしまう。これは、周波数が高くなるに従い顕著になり、周波数が高くなると、下部電極から離れた領域の容量が寄生抵抗により徐々に寄与しなくなってくるために、容量の周波数特性を悪化することになる。
【０００９】
また、図１３に示されるＰ／Ｎ接合型構造は、領域ＡのＰ／Ｎ接合と上部電極直下（図１３における領域Ｂ）の領域では、形成されるＰ／Ｎ接合の濃度分布に差ができてしまうために、容量値のバイアス依存に差が生じてしまう。このため、素子形状により、容量の変化幅に差が生じることになってしまう。
【００１０】
一般に、この構造で容量変化幅を大きくとろうとすると、周辺部のＰ／Ｎ接合と上部電極直下の領域の寄与が大きくなるように、正方形でかつ面積を大きくすることになるが、前述のＭＯＳ型の構造と同様に、下部電極の取り出しからの距離が大きくなり、寄生抵抗の点で問題が生じる。このように、従来のバラクターに関しては、構造的に不利な点があり、高性能の集積回路を作る上では不利な要素も多かった。
【００１１】
そこで本発明は上記課題を解決し、寄生抵抗が小さく、且つ、可変できる容量の幅を比較的大きく取ることができる周波数特性の良い可変容量素子及び可変容量素子の製造方法並びに電圧制御発振装置を提供することを目的としている。
【００１２】
【課題を解決するための手段】
上記目的は、請求項１の発明にあっては、下地酸化膜としてのＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板上に形成される可変容量素子であって、前記下地酸化膜上に形成されており、第１導電型の不純物が拡散されたＳｉ基板により構成される第１拡散層と、前記第１拡散層と前記下地酸化膜に沿って横方向に接合するように前記下地酸化膜上に形成されており、第２導電型の不純物が拡散された第２拡散層と、前記第１拡散層と前記第２拡散層との接合領域であって可変容量を生じさせる可変容量部と、前記接合領域にほぼ平行となるように前記第２拡散層を貫通して前記下地酸化膜まで達する第１開口部に、第２導電型の不純物の拡散された第１導電膜を埋め込むことで、前記第２拡散層における前記第１開口部の側壁に接続された第１取出し部と、前記接合領域にほぼ平行となるように前記第１拡散層を貫通して前記下地酸化膜まで達する第２開口部に、第２導電膜を埋め込むことで、前記第１拡散層における前記第２開口部の側壁に接続された第２取出し部とを備えることを特徴とした可変容量素子により、達成される。
請求項１の構成によれば、第１取出し部が接続された第１拡散層と第２取出し部が接続された第２拡散層とにより可変容量部が構成されている。この可変容量部は、第１取出し部におけるどの部分からの距離がほぼ等しく、さらに第２取出し部におけるどの部分からの距離がほぼ距離が等しい。このため、可変容量素子は、第１取出し部や第２取出し部と可変容量部との間で生ずる寄生抵抗が小さくなり、周波数が高くなっても可変容量部の可変容量に関する周波数特性が良好となる。
【００１３】
上記目的は、請求項２の発明は、下地層としてのＳｉ基板上に形成される可変容量素子であって、前記Ｓｉ基板上に形成された絶縁膜と、前記絶縁膜上に形成されており、第１導電型の不純物が拡散された第１拡散層と、前記絶縁膜上で前記第１拡散層と前記絶縁膜に沿って横方向に接合するように形成されており、第２導電型の不純物が拡散された第２拡散層と、前記第１拡散層と前記第２拡散層との接合領域であって可変容量を生じさせる可変容量部と、前記接合領域にほぼ平行となるように前記第２拡散層を貫通して前記絶縁膜まで達する第１開口部に、第１導電膜を埋め込むことで、前記第２拡散層における前記第１開口部の側壁に接続された第１取出し部と、前記接合領域にほぼ平行となるように前記第１拡散層を貫通して前記絶縁膜まで達する第２開口部に、第２導電膜を埋め込むことで、前記第１拡散層における前記第２開口部の側壁に接続された第２取出し部とを備えることを特徴とする可変容量素子により、達成される。
請求項２の構成によれば、第１取出し部が接続された第１拡散層と第２取出し部が接続された第２拡散層とにより可変容量部が構成されている。この可変容量部は、第１取出し部におけるどの部分からの距離がほぼ等しく、さらに第２取出し部におけるどの部分からの距離がほぼ距離が等しい。このため、可変容量素子は、第１取出し部や第２取出し部と可変容量部との間で生ずる寄生抵抗が小さくなり、周波数が高くなっても可変容量部の可変容量に関する周波数特性が良好となる。
【００１４】
請求項３の発明は、請求項２の構成において、前記第１導電膜がポリシリコンであることを特徴とする。
【００１５】
上記目的は、請求項４の発明にあっては、下地酸化膜としてのＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板上に形成される可変容量素子の製造方法であって、第１導電型の不純物が拡散されたＳｉ基板により構成される第１拡散層を、前記下地酸化膜上に形成する第１拡散層形成ステップと、前記接合領域にほぼ平行となるように前記第２拡散層を貫通して前記下地酸化膜まで達する第１開口部を形成する第１開口部形成ステップと、前記第１開口部に第２導電型の不純物の拡散された第１導電膜を埋め込むことで、前記第１導電膜から前記第１開口部の側壁に前記第２導電型の不純部を熱拡散させて第２拡散層を形成することで、前記第１拡散層と前記第２拡散層との接合領域であって可変容量を生じさせる可変容量部を形成すると共に、前記第１開口部に第２導電型の不純物の拡散された第１導電膜を埋め込むことで、前記第２拡散層における前記第１開口部の側壁に接続された第１取出し部を形成する第１取出し部形成ステップと、前記接合領域にほぼ平行となるように前記第１拡散層を貫通して前記下地酸化膜まで達する第２の開口部を形成する第２開口部形成ステップと、前記第２開口部に第２導電膜を埋め込むことで、前記第１拡散層における前記第２開口部の側壁に接続された第２取出し部を形成する第２取出し部形成ステップとを有することを特徴とした可変容量素子の製造方法により、達成される。
請求項４の構成によれば、第１取出し部が接続された第１拡散層と第２取出し部が接続された第２拡散層とにより可変容量部が構成されている。この可変容量部は、第１取出し部におけるどの部分からの距離がほぼ等しく、さらに第２取出し部におけるどの部分からの距離がほぼ距離が等しい。このため、可変容量素子は、第１取出し部や第２取出し部と可変容量部との間で生ずる寄生抵抗が小さくなり、周波数が高くなっても可変容量部の可変容量に関する周波数特性が良好となる。
【００１６】
上記目的は、請求項５の発明は、下地層としてのＳｉ基板上に形成される可変容量素子の製造方法であって、前記Ｓｉ基板上に絶縁膜を形成する絶縁膜形成ステップと、前記絶縁膜上に導電膜を形成する導電膜形成ステップと、前記導電膜に対して、第１導電型の不純物を拡散して第１拡散層を形成すると共に、第２導電型の不純物を拡散して第２拡散層を形成することで、前記導電膜内に前記第１拡散層と前記第２拡散層との接合領域により可変容量を生ずる可変容量部を前記絶縁膜上に形成する可変容量部形成ステップと、前記接合領域にほぼ並行となるように前記第２拡散層を貫通して前記絶縁膜まで達する第２開口部に、第１導電膜を埋め込むことで、前記第２拡散層における前記第１開口部の側壁に接続された第１取出し部を形成する第１取出し部形成ステップと、前記接合領域にほぼ平行となるように前記第１拡散層を貫通して前記絶縁膜まで達する第２開口部に、第２導電膜を埋め込むことで、前記第１拡散層における前記第２開口部の側壁に接続された第２取出し部を形成する第２取出し部形成ステップとを有することを特徴とする可変容量素子の製造方法により、達成される。
請求項５の構成によれば、第１取出し部が接続された第１拡散層と第２取出し部が接続された第２拡散層とにより可変容量部が構成されている。この可変容量部は、第１取出し部におけるどの部分からの距離がほぼ等しく、さらに第２取出し部におけるどの部分からの距離がほぼ距離が等しい。このため、可変容量素子は、第１取出し部や第２取出し部と可変容量部との間で生ずる寄生抵抗が小さくなり、周波数が高くなっても可変容量部の可変容量に関する周波数特性が良好となる。
【００１７】
請求項６の発明は、請求項５の構成において、前記第１導電膜がポリシリコンであることを特徴とする。
【００１８】
上記目的は、請求項７の発明にあっては、下地酸化膜としてのＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板上に形成される可変容量素子を備え、印加電圧に応じて発振する電圧制御発振装置であって、前記下地酸化膜上に形成されており、第１導電型の不純物が拡散されたＳｉ基板により構成される第１拡散層と、前記第１拡散層と前記下地酸化膜に沿って横方向に接合するように前記下地酸化膜上に形成されており、第２導電型の不純物が拡散された第２拡散層と、前記第１拡散層と前記第２拡散層との接合領域であって可変容量を生じさせる可変容量部と、前記接合領域にほぼ平行となるように前記第２拡散層を貫通して前記下地酸化膜まで達する第１開口部に、第２導電型の不純物の拡散された第１導電膜を埋め込むことで、前記第２拡散層における前記第１開口部の側壁に接続された第１取出し部と、前記接合領域にほぼ平行となるように前記第１拡散層を貫通して前記下地酸化膜まで達する第２開口部に、第２導電膜を埋め込むことで、前記第１拡散層における前記第２開口部の側壁に接続された第２取出し部とを備える可変容量素子が設けられたことを特徴とする電圧制御発振装置により、達成される。
請求項７の構成によれば、可変容量素子の可変容量部は、第１取出し部におけるどの部分からの距離がほぼ等しく、さらに第２取出し部におけるどの部分からの距離がほぼ距離が等しい。このため、可変容量素子は、第１取出し部や第２取出し部と可変容量部との間で生ずる寄生抵抗が小さくなる。従って、この電圧制御発振装置は、周波数が高くなっても可変容量部の可変容量に関する周波数特性が良好となる。
【００１９】
上記目的は、請求項８の発明にあっては、下地層としてのＳｉ基板上に形成される可変容量素子を備え、印加電圧に応じて発振する電圧制御発振装置であって、前記Ｓｉ基板上に形成された絶縁膜と、前記絶縁膜上に形成されており、第１導電型の不純物が拡散された第１拡散層と、前記絶縁膜上で前記第１拡散層と前記絶縁膜に沿って横方向に接合するように形成されており、第２導電型の不純物が拡散された第２拡散層と、前記第１拡散層と前記第２拡散層との接合領域であって可変容量を生じさせる可変容量部と、前記接合領域にほぼ平行となるように前記第２拡散層を貫通して前記絶縁膜まで達する第１開口部に、第１導電膜を埋め込むことで、前記第２拡散層における前記第１開口部の側壁に接続された第１取出し部と、前記接合領域にほぼ平行となるように前記第１拡散層を貫通して前記絶縁膜まで達する第２開口部に、第２導電膜を埋め込むことで、前記第１拡散層における前記第２開口部の側壁に接続された第２取出し部とを備える可変容量素子が設けられたことを特徴とする電圧制御発振装置により、達成される。
請求項８の構成によれば、可変容量素子の可変容量部は、第１取出し部におけるどの部分からの距離がほぼ等しく、さらに第２取出し部におけるどの部分からの距離がほぼ距離が等しい。このため、可変容量素子は、第１取出し部や第２取出し部と可変容量部との間で生ずる寄生抵抗が小さくなる。従って、この電圧制御発振装置は、周波数が高くなっても可変容量部の可変容量に関する周波数特性が良好となる。
【００２０】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
なお、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【００２１】
＜第１実施形態＞
図１は、本発明の第１実施形態としての可変容量素子が適用されたバラクター１００の構成例を示す断面図である。
このバラクター１００は、下地酸化膜としてのＳＯＩ基板１上に形成される可変容量素子である。バラクター１００は、主として。第１拡散層としてのｎ型拡散層１０、第２拡散層としてのｐ型拡散層７、第１取出し部１１及び第２取出し部１２を備える。
【００２２】
第１拡散層としてのｎ型拡散層１０は、例えばＳｉＯ２下地酸化膜１上に形成されており、例えばｎ型不純物（第１導電型の不純物）の拡散されたＳｉ基板により構成されている。そして、第２拡散層としてのｐ型拡散層７は、下地酸化膜に沿ってｎ型拡散層１０と横方向に接合領域５１で接合するように下地酸化膜１上に形成されており、ｐ型不純物（第２導電型の不純物）が拡散されている。
【００２３】
第１取出し部１１は、接合領域５１にほぼ並行となるように第２拡散層としてのｐ型拡散層７を貫通して下地酸化膜１まで達する第１開口部４に、ｐ型不純物が拡散された第１導電膜を埋め込むことで、ｐ型拡散層７における第１開口部４の側壁４ａに接続されている。一方、第２取出し部１２は、接合領域５１にほぼ平行となるように第１拡散層としてのｎ型拡散層１０を貫通して下地酸化膜１まで達する第２開口部９に、第２電膜を埋め込むことで、ｎ型拡散層１０における第２開口部９の側壁９ａに接続されている。
【００２４】
より具体的に説明すると、バラクター１００は、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板上に形成されたｎ型拡散層１０（Ｎ型Ｓｉ層）中に下地の酸化膜（例えばＳｉＯ２）１まで達する第１開口部４が形成されている。そして、このバラクター１００は、その第１開口部４中に高濃度のｐ型不純物（第２導電型の不純物）がドープされた第２の拡散層としてのｐｏｌｙＳｉ層７（以下「ｐ型拡散層」という）が形成されている。そして、このバラクター１００は、そこからＮ型Ｓｉ層２中にｎ型不純物（第１導電型の不純物）を拡散させることにより、下地酸化膜１に沿って横方向に接合するようにＰ／Ｎ接合を形成している。また、Ｎ型Ｓｉ層の取り出しとしての第１取出し部１１は、例えば通常用いられているタングステンの埋め込み技術により形成している。
【００２５】
この構造では、均一なＰ／Ｎ接合が横方向に形成されるため、従来例の図１・１の構造で見られるような、周辺部と上部電極直下の領域での容量変化の差に起因する素子形状による容量変化幅の差も生じない。このため、このバラクター１００は、従来のような図１３の構造で見られる素子周辺部での容量変化幅が小さくなることに起因する、素子全体としての容量変化幅の減少が抑えられることになる。
【００２６】
またＮ型Ｓｉ層の取り出しとしての第１取出し部１１は、素子側面９ａから、例えばタングステンにより直接取り出しているため、第１取出し部１１から容量形成部（接合領域５１）までの距離はどの領域でも一定であり、図１３や図１４のような従来の構造で見られた取り出し部から容量形成部までの距離が場所により異なるために生ずる寄生抵抗を起因とする容量値の周波数特性の劣化もみられない。つまり、第１開口部４及び第２開口部９は、それぞれ接合領域５１までの距離がほぼ等しく、第１開口部４及び第２開口部９が接合領域５１にほぼ並行となっている。
【００２７】
以上より、本発明の実施形態によれば、寄生抵抗が小さくかつ、可変幅をある程度大きく取れる周波数特性の良いバラクター１００が形成可能になり、より高性能の集積回路を作成することが可能となる。このような構造のバラクター１００を、印加電圧に応じて発振する電圧制御発振回路（ＶＣＯ）や電圧制御発振装置等に適用すると、周波数の可変領域を広げることができるようになり、余分な補正回路等の必要がなくなるという効果を挙げることができる。
【００２８】
バラクター１００は以上のような構成であり、次に図１を参照しつつ可変容量素子としてのバラクター１００の製造方法の一例について説明する。
図２〜図６は、それぞれ可変容量素子としてのバラクター１００の製造方法の手順の一例を示す断面図である。
図２に示すように酸化膜１上に厚さが例えば０．１〜１μｍで１Ωｃｍ程度のｎ型Ｓｉ層２が形成されたＳＯＩ基板には、例えば１００ｎｍ程度のシリコン酸化膜３が形成される。その後、フォトレジストを用いたパターニング処理とＲＩＥにより、例えばＳｉＯ２であるシリコン酸化膜３とｎ型Ｓｉ層２を除去し、第１開口部４を形成する。
【００２９】
その後、シリコン酸化膜３の全面には、濃度が例えば１ｅ２０ｃｍ−３程度のＢｏｒｏｎがドーピングされた第２導電膜５ａを形成する。ここで、この第２導電膜５ａは、例えばポリシリコン（ｐｏｌｙＳｉ）で構成されている。続けて、フォトレジストを用いたパターニング処理とＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）により、図３に示すように第１開口部４の周辺以外の第２導電膜５ａが選択的に除去され、取出し部５が形成される。尚、ここでは、Ｂｏｒｏｎがドーピングされた第２導電膜５ａを成膜する方法を述べたが、Ｂｏｒｏｎのドーピングされていない第２導電膜５ａを成膜して不要な部分を除去し、その後にイオン注入により必要な領域である取出し部５ａにＢｏｒｏｎをドーピングして本構造を形成しても良いことはいうまでもない。
【００３０】
その後、図４に示すように例えばＳｉＯ２である層間膜６が形成され、不純物の活性化の熱処理が行われる。この際、第１開口部４にある取出し部５よりＢｏｒｏｎがＳｉｎ膜２０に拡散し、Ｓｉｎ膜２０にはｐ型拡散層７が形成される。
【００３１】
続けて、フォトレジストを用いたパターニング処理とＲＩＥにより、図５に示すように層間膜６が選択的に除去され、取出し部５上には第１開口部８が形成される。さらに、フォトレジストを用いたパターニング処理とＲＩＥにより、層間膜６とｎ型Ｓｉ層２が選択的に除去され、ｎ型層取り出しのための第２開口部９が形成される。
【００３２】
その後、フォトレジストを用いたパターニング処理を用い、第１開口部８の側面にはＰｈｏｓやＡｓ等の不純物が、斜めイオン注入技術等により、例えば１ｅ１５〜１ｅ１６ｃｍ−２程度のドーズ量でドーピングされ、その後の活性化の熱処理によりｎ型拡散層１０が形成される。その後、例えば通常のタングステン埋め込み技術を用い、第１開口部８，９をタングステンで埋め、通常のＡｌ配線加工工程により、図６に示すようにｎ型の第１取出し部１１とｐ型の第２取出し部１２が形成される。
【００３３】
以上の工程により形成されたバラクター１００は、第２取出し部１２と第１取出し部１１間に印加する逆バイアスにより、Ｐ／Ｎ接合の空乏層幅を変化させ、可変容量として機能することができる。
【００３４】
本発明の第１実施形態によれば、第１開口部４の側壁４ａに形成されるＰ／Ｎ接合で形成されるために、周辺部も含め均一な容量素子を形成することができるため、従来例にあげた構造と異なり、周辺部での特性劣化が抑えた、比較的可変幅の大きなバラクター１００を実現することができる。また、Ｐ／Ｎ接合部からの距離がほぼ均等になるように電極を形成することができるため、寄生抵抗の点でも有利であり、周波数特性も良くなる。また、このようなバラクター１００が設けられた電圧制御発振装置は、同様に周波数特性が良くなる。
【００３５】
＜第２実施形態＞
図７は、本発明の第２実施形態としての可変容量素子が適用されたバラクター１００ａの構成例を示す断面図である。
可変容量素子としてのバラクター１００ａは、下地層としてのＳｉ基板２１上に形成されている。このバラクター１００ａは、絶縁膜としてのフィールド酸化膜２２、可変容量部としてのバラクター素子領域２６、第１取出し部３０及び第２取出し部３１を備えている。
【００３６】
絶縁膜としてのフィールド酸化膜２２は、例えばＳｉＯ２であり、Ｓｉ基板２１上に形成されている。可変容量部としてのバラクター素子領域２６は、第１導電型の不純物としてのｎ型不純物の拡散された第１拡散層としてのｎ型拡散層２５が、第２導電型の不純物としてのｐ型不純物の拡散された第２拡散層としてのｐ型拡散層２４に対して平面状の接合面により横方向に接合するように、絶縁膜としてのフィールド酸化膜２２上に形成されている。
【００３７】
第２取出し部３１は、接合領域６１にほぼ平行となるように第１拡散層としてのｎ型拡散層２５を貫通してフィールド酸化膜２２まで達する第２開口部２９に、第２導電膜を埋め込むことで、第１拡散層としてのｎ型拡散層２５における第２開口部２９の側壁２９ａに接続されている。一方、第１取出し部３０は、接合領域６１にほぼ平行となるように第２拡散層としてのｐ型拡散層２４を貫通してフィールド酸化膜２２まで達する第１開口部２８に、第１導電膜を埋め込むことで、第２拡散層としてのｐ型拡散層２４における第１開口部２８の側壁２８ａに接続されている。
【００３８】
より具体的に説明すると、このバラクター１００ａは、Ｓｉ基板２１に形成されたフィールド酸化膜２２上にｐｏｌｙＳｉ層２３を形成し、そのｐｏｌｙＳｉ層２３にｎ型拡散層２５とｐ型拡散層２４との接合領域６１によりＰ／Ｎ接合を形成することによって構成されている。
【００３９】
バラクター１００ａは以上のような構成であり、次に図７を参照しつつ可変容量素子としてのバラクター１００ａの製造方法の一例について説明する。
図８〜図１２は、それぞれ可変容量素子としてのバラクター１００ａの製造方法の手順の一例を示す断面図である。
【００４０】
まず、図８に示すように濃度が例えば１ｅ１５ｃｍ−３程度のｐ型半導体基板としてのＳｉ基板２１上には、通常行われるＬＯＣＯＳ（ＬＯＣａｌ　Ｏｘｉｄｉｚａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）酸化法によって、例えば厚さ２００〜１５００ｎｍ程度のフィールド酸化膜２２を形成する。
【００４１】
次に、図９に示すように例えば１５０ｎｍ程度のｐｏｌｙＳｉ層２３が全面に形成される。その後、ｐｏｌｙＳｉ層２３の全面には、Ｐｈｏｓをイオン注入し、ｐｏｌｙＳｉ層２３中のｎ型不純物の濃度を、例えば１ｅ１６〜１ｅ１７ｃｍ−３程度にする。続けて、フォトレジストを用いたパターニング処理を用いてＢｏｒｏｎのイオン注入を行い、ｐ型不純物の濃度が例えば１ｅ１９〜１ｅ２０ｃｍ−３程度のｐ型拡散層２４（Ｐ＋領域）が形成される。また、同様にＡｓのイオン注入が行われ、ｎ型不純物の濃度が例えば１ｅ１９〜１ｅ２０ｃｍ−３程度のｎ型拡散層２５（Ｎ＋領域）を形成する。
【００４２】
そいて、フォトレジストを用いたパターニング処理とＲＩＥにより、図１０に示すように周辺のｐｏｌｙＳｉ層２３が除去され、バラクター素子領域２６が形成される。その後、図１１に示すように例えばＳｉＯ２である層間膜２７が形成され、不純物の活性化の熱処理を行った後、フォトレジストを用いたパターニング処理とＲＩＥにより、層間膜２７とｐ型拡散層２４（Ｐ＋領域）が除去され、ｐ型拡散層２４の取り出しのための第１開口部２８及び、層間膜２７とｎ型拡散層２５（Ｎ＋領域）を除去し、ｎ型拡散層２５の取り出しのための第２開口部２９（電極開口部）を形成する。
【００４３】
その後、通常のタングステン埋め込み技術を用い、第２電極開口部２８、第２開口部２９をタングステンで埋め、通常のＡｌ配線加工工程により、ｎ型の第１取出し部３０と、ｐ型の第１取り出し電極３１を形成する。
【００４４】
本発明の第２実施形態によれば、第１実施形態とほぼ同様の効果を発揮することができるとともに、これに加えて、ｐｏｌｙＳｉ層２３に形成したＮ型の領域、Ｐ型の領域をｐｏｌｙＳｉ抵抗として用いることもでき、より高性能の集積回路を作成することが可能となる。
【００４５】
ところで本発明は上述した実施形態に限定されるものではない。例えば上記実施形態の各構成は、その一部を省略したり、上記とは異なるように任意に組み合わせることができる。
【００４６】
【発明の効果】
以上説明したように、本発明によれば、寄生抵抗が小さく、且つ、可変できる容量の幅を比較的大きく取ることができる周波数特性の良い可変容量素子及び可変容量素子の製造方法並びに電圧制御発振装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態としての可変容量素子が適用されたバラクターの構成例を示す断面図。
【図２】可変容量素子としてのバラクターの製造方法の手順の一例を示す断面図。
【図３】可変容量素子としてのバラクターの製造方法の手順の一例を示す断面図。
【図４】可変容量素子としてのバラクターの製造方法の手順の一例を示す断面図。
【図５】可変容量素子としてのバラクターの製造方法の手順の一例を示す断面図。
【図６】可変容量素子としてのバラクターの製造方法の手順の一例を示す断面図。
【図７】本発明の第２実施形態としての可変容量素子が適用されたバラクターの構成例を示す断面図。
【図８】可変容量素子としてのバラクターの製造方法の手順の一例を示す断面図。
【図９】可変容量素子としてのバラクターの製造方法の手順の一例を示す断面図。
【図１０】可変容量素子としてのバラクターの製造方法の手順の一例を示す断面図。
【図１１】可変容量素子としてのバラクターの製造方法の手順の一例を示す断面図。
【図１２】可変容量素子としてのバラクターの製造方法の手順の一例を示す断面図。
【図１３】従来のバラクターの構成例を示す断面図。
【図１４】従来のバラクターの構成例を示す断面図。
【符号の説明】
１・・・下地酸化層（下地酸化膜）、２・・・ｎ型拡散層（第１拡散層）、４・・・第１開口部、４ａ・・・側壁（第２拡散層の側壁）、７・・・ｐ型拡散層（第２拡散層）、９・・・第２開口部、９ａ・・・側壁（第１拡散層の側壁）、１１・・・第１取出し部、１２・・・第２取出し部、２４・・・ｐ型拡散層（第２拡散層）、２５・・・ｎ型拡散層（第１拡散層）、２８・・・第１開口部、２８ａ・・・側壁（第２拡散層の側壁）、２９・・・第２開口部、２９ａ・・・側壁（第１拡散層の側壁）、３０・・・第１取出し部、３１・・・第２取出し部、５１，６１・・・接合領域、１００，１００ａ・・・バラクター（可変容量素子）
【図１】
2004119470.tif 000003
【図２】
2004119470.tif 000004
【図３】
2004119470.tif 000005
【図４】
2004119470.tif 000006
【図５】
2004119470.tif 000007
【図６】
2004119470.tif 000008
【図７】
2004119470.tif 000009
【図８】
2004119470.tif 000010
【図９】
2004119470.tif 000011
【図１０】
2004119470.tif 000012
【図１１】
2004119470.tif 000013
【図１２】
2004119470.tif 000014
【図１３】
2004119470.tif 000015
【図１４】
2004119470.tif 000016