(57)【要約】【課題】ＬＡＮ回線上に送受信データが流れている間のみ発生する動作中パルス信号ＡＣＴ＿Ｈが短時間で消滅、または変化を伴わないで連続したときに、視認可能な一定の点滅周期で表示器ＬＥＤを駆動する。【解決手段】点滅周期のクロック信号ＦＬＫ＿Ｈを発生するＦＰＣＧ１０２と、動作中パルス信号ＡＣＴ＿Ｈとクロック信号ＦＬＫ＿ＨとのＡＮＤ条件を取るＡＮＤ論理回路５０２と、動作中パルス信号ＡＣＴ＿Ｈでリトリガされ、該動作中パルス信号ＡＣＴ＿Ｈが短時間で消滅するときにこれを視認可能な範囲のパルス幅まで広げたパルス信号ＡＤＤＡＣＴ＿Ｈを出力するリトリガ可能な単安定マルチバイブレータ５０１と、ＡＮＤ論理回路の出力と単安定マルチバイブレータの出力のＮＯＲ条件を取ってドライブ信号ＡＣＴＦＬＫ＿Ｌを出力するＮＯＲ論理回路５０３とを備える。【選択図】  図１
2004357114.tif 000002
【特許請求の範囲】
【請求項１】
ＬＡＮ回線を通信インタフェース回路に持つ通信制御装置の回線状態を、オン・オフ表示器で視認可能に表示するＬＡＮ回線の動作状態表示回路であって、
ＬＡＮ回線上に送受信データが流れている間のみアサートされた動作中パルス信号ＡＣＴ＿Ｈを発生するＬＡＮＣデバイスと、
前記動作中パルス信号ＡＣＴ＿Ｈが視認を難しくする短時間で消滅したとき、または該動作中パルス信号ＡＣＴ＿Ｈが変化を伴わないで連続したとき、視認可能な一定の点滅周期で前記表示器をオン・オフ駆動するドライブ信号ＡＣＴＦＬＫ＿Ｌを発生する表示制御回路とを備えたことを特徴とするＬＡＮ回線の動作状態表示回路。
【請求項２】
前記表示制御回路は、
前記点滅周期のクロック信号ＦＬＫ＿Ｈを発生するフリッカ・ピリオド・クロック信号発生器と、
前記動作中パルス信号ＡＣＴ＿Ｈとクロック信号ＦＬＫ＿ＨとのＡＮＤ条件を取った出力信号ＰＲＥＡＣＴＦＬＫ＿Ｈを得るＡＮＤ論理回路と、
前記動作中パルス信号ＡＣＴ＿Ｈでリトリガされ、該動作中パルス信号ＡＣＴ＿Ｈが前記短時間で消滅するときにこれを視認可能な範囲のパルス幅まで広げたパルス信号ＡＤＤＡＣＴ＿Ｈを出力するリトリガ可能な単安定マルチバイブレータと、
前記出力信号ＰＲＥＡＣＴＦＬＫ＿Ｈと前記可視パルス信号ＡＤＤＡＣＴ＿ＨのＮＯＲ条件を取って前記ドライブ信号ＡＣＴＦＬＫ＿Ｌを出力するＮＯＲ論理回路とを備えたことを特徴とする請求項１に記載のＬＡＮ回線の動作状態表示回路。
【請求項３】
前記表示制御回路は、
前記点滅周期のクロック信号ＦＬＫ＿Ｈを発生するフリッカ・ピリオド・クロック信号発生器と、
前記動作中パルス信号ＡＣＴ＿Ｈでリトリガされ、該動作中パルス信号ＡＣＴ＿Ｈが前記短時間で消滅するときにこれを視認可能な範囲のパルス幅まで広げたパルス信号ＡＤＤＡＣＴ＿Ｈを出力するリトリガ可能な単安定マルチバイブレータと、
前記動作中パルス信号ＡＣＴ＿Ｈと前記パルス信号ＡＤＤＡＣＴ＿ＨのＯＲ条件を取って短い幅のパルスを含まないパルス信号ＥＸＴＡＣＴ＿Ｈを出力するＯＲ論理回路と、
前記パルス信号ＥＸＴＡＣＴ＿Ｈと前記クロック信号ＦＬＫ＿ＨのＮＡＮＤ条件を取って前記ドライブ信号ＡＣＴＦＬＫ＿Ｌを出力するＮＡＮＤ論理回路とを備えたことを特徴とする請求項１に記載のＬＡＮ回線の動作状態表示回路。
【請求項４】
前記表示制御回路は、
前記動作中パルス信号ＡＣＴ＿Ｈでリトリガされ、該動作中パルス信号ＡＣＴ＿Ｈが前記短時間で消滅するときにこれを視認可能な範囲のパルス幅まで広げたパルス信号ＡＤＤＡＣＴ＿Ｈを出力するリトリガ可能な単安定マルチバイブレータと、
前記動作中パルス信号ＡＣＴ＿Ｈと前記パルス信号ＡＤＤＡＣＴ＿ＨのＯＲ条件を取って短い幅のパルスを含まないパルス信号ＥＸＴＡＣＴ＿Ｈを出力するＯＲ論理回路と、
前記パルス信号ＥＸＴＡＣＴ＿Ｈのアサートでイネーブルにされ、クロック信号ＳＣＬＫ＿Ｈのカウントを開始することで、視認可能な幅のパルス信号ＦＬＫ＿Ｈを発生するリセット機能付きのフリッカ周期カウンタと、
前記パルス信号ＥＸＴＡＣＴ＿Ｈと前記パルス信号ＦＬＫ＿ＨのＮＡＮＤ条件を取って前記ドライブ信号ＡＣＴＦＬＫ＿Ｌを出力するＮＡＮＤ論理回路とを備えたことを特徴とする請求項１に記載のＬＡＮ回線の動作状態表示回路。
【請求項５】
前記表示制御回路は、
前記動作中パルス信号ＡＣＴ＿Ｈをサンプリングするのに十分に高い周波数のクロック信号ＳＣＬＫ＿Ｈを発生するクロック発生器と、
前記前記クロック信号ＳＣＬＫ＿Ｈから点滅周期のクロック信号ＦＬＫ＿Ｈを発生するフリッカ・ピリオド・クロック信号発生器と、
前記クロック信号ＦＬＫ＿Ｈの立ち上がりエッジ検出信号ＲＩＳＥ＿Ｌを出力するエッジ検出回路と、
前記動作中パルス信号ＡＣＴ＿Ｈをデータ入力とし、前記クロック信号ＳＣＬＫ＿Ｈをクロック入力として、前記クロック信号ＳＣＬＫ＿Ｈの１クロック前のサイクルの間に前記動作中パルス信号ＡＣＴ＿Ｈがアサートされたか否かの判定信号ＡＣＴＳＭＰ＿Ｈを出力し、前記エッジ検出信号ＲＩＳＥ＿Ｌでリセットされる第１のＲＳフリップ・フロップ回路と、
前記判定信号ＡＣＴＳＭＰ＿Ｈをデータ入力とし、前記クロック信号ＦＬＫ＿Ｈをクロック入力として、該クロック信号ＦＬＫ＿Ｈの１クロック前のサイクルの間に前記判定信号ＡＣＴＳＭＰ＿Ｈがアクティブにあったことの判定信号ＦＬＫＴＩＭ＿Ｈを出力する第２のＲＳフリップ・フロップ回路と、
前記判定信号ＦＬＫＴＩＭ＿Ｈと前記パルス信号ＦＬＫ＿ＨのＮＡＮＤ条件を取って前記ドライブ信号ＡＣＴＦＬＫ＿Ｌを出力するＮＡＮＤ論理回路とを備えたことを特徴とする請求項１に記載のＬＡＮ回線の動作状態表示回路。
【請求項６】
前記表示制御回路は、
点滅周期のクロック信号ＦＬＫ＿Ｈを発生するフリッカ・ピリオド・クロック信号発生器と、
データ入力が接地され、前記クロック信号ＦＬＫ＿Ｈをクロック入力とし、前記動作中パルス信号ＡＣＴ＿Ｈの反転信号でセツト状態にされることで該動作中パルスＡＣＴ＿Ｈ信号が、該クロック信号ＦＬＫ＿Ｈの１つ前のサイクルの間にアクティブになったことのラッチ信号ＡＣＴＬＡＴ＿Ｈを出力する第１のＲＳフリップ・フロップ回路と、
前記ラッチＡＣＴＬＡＴ＿Ｈをデータ入力とし、前記クロック信号ＦＬＫ＿Ｈをクロック入力とし、該クロック信号ＦＬＫ＿Ｈの１つ前のサイクルの間にＡＣＴ＿Ｈがアクティブになったことの判定信号ＦＬＫＴＩＭ＿Ｈを出力する第２のＲＳフリップ・フロップ回路と、
前記判定信号ＦＬＫＴＩＭ＿Ｈと前記パルス信号ＦＬＫ＿ＨのＮＡＮＤ条件を取って前記ドライブ信号ＡＣＴＦＬＫ＿Ｌを出力するＮＡＮＤ論理回路とを備えたことを特徴とする請求項１に記載のＬＡＮ回線の動作状態表示回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）回線を通信インタフェース回路にもつ通信制御装置（制御機器や通信機器）に係り、特に回線状態をＬＥＤ等の表示器で視認可能に表示するＬＡＮ回線の動作状態表示回路に関する。
【０００２】
【従来の技術】
現在、ハブや、ルータ装置といったＬＡＮ回線を通信インタフェース回路に持つ通信機器は極めて多く存在し、一般のパーソナル・コンピュータや、その産業向けコントローラなどにも、ＬＡＮ回線が搭載されることも極当たり前の時代になって来た。
【０００３】
このように、様々な制御装置にＬＡＮ回線が適用される中、ハードウェア面から見た場合、このＬＡＮ回線のインタフェース回路は、一般にレイヤ２コントロール・デバイス（ＭＡＣ）とトランシーバ・デバイス（ＰＨＹ）から構成され、それぞれ専用のＬＳＩに収められていることが多い。近年では、これら２つの機能が１つのデバイスに収められたデバイスも多数見られるようになった。これらＭＡＣやＰＨＹのデバイスを総称してＬＡＮＣ（ＬＡＮ  Ｃｏｎｔｒｏｌｌｅｒ）デバイスと呼ばれる。
【０００４】
通常、ＬＡＮ回線を持った制御機器や通信機器を設計して製造する場合には、このようなＬＡＮＣデバイスを利用して回路設計を行うが、本発明は、このようなＬＡＮＣを利用してＬＡＮ回線の制御回路を設計する場合の回線状態表示回路に関するものである。
【０００５】
ＬＡＮ回線インタフェースを制御するためのＬＡＮＣデバイスでは、近年、ＬＡＮ回線制御時（通信動作時）の動作状態を外部に信号として出力してＬＥＤ表示器などを点灯させて、これを人間に対して通知するための機能を持たせることが一般的になって来ている。これは、ＬＡＮ回線を使用した機器を操作する人間が、回線の接続状態を外部から確認したいという要求が強いことと、操作者が必要とする状態のモニタリングを外部に接続した回路で行うことが困難であるということから、この状態を感知できるＬＡＮＣデバイス内部（特にＰＨＹ部分）で状態監視を行うことによって、この状態を外部に出力することが妥当と判断されたためである。
【０００６】
現状のＬＡＮ回線インタフェースの制御回路をＬＡＮＣデバイスを用いて実現する場合には、回線状態表示機能として、ＬＡＮＣデバイスの出力してくれる状態表示出力信号を用いることが一般的である。
【０００７】
ＬＡＮＣコントローラの出力する状態表示出力信号には、通常、制御されるＬＡＮ回線がリンクアツプした速度（例えば１０Ｍｂｐｓ／１００Ｍｂｐｓ／１０００Ｍｂｐｓなど）や、送受信動作中（Ａｃｔｉｖｅ状態）が必ず設けられているが、その他にも衝突（コリジョン）の発生など、特殊な条件の通知信号が設けられていることもある。
【０００８】
さて、ここでは、幾つかの状態表示信号条件の内、ＬＡＮ回線上の送受信動作を示す「Ａｃｔｉｖｅ」条件に注目する。以下、「Ａｃｔｉｖｅ」条件を略して、単に「ＡＣＴ」と呼ぶことにする。
【０００９】
このＡＣＴ条件信号は、実際のＬＡＮ回線上に送受信データが流れている間に（送受信動作中）アサートされたパルス信号である。このため、ＡＣＴ条件信号は実際のＬＡＮ回線の状態に応じて、送受信が連続して行われている間には、ずっとアサートされたままになる。もし、この信号がアサートされている間、ＬＥＤを点灯（オン）するような表示回路にしておくと、送受信がアクティブである間はＬＥＤが点灯したままになるので、それを監視する人間にとっては、表示が単調で実際に動作を行ってデータが流れているという直感的なイメージが湧きにくい。
【００１０】
適度に送受信動作に間断が生じる場合には、この表示は点滅になるので、いかにも動作中であることが直感できることになる。そこで、ＡＣＴ条件の間は、表示を一定周期でフリッカ（点滅）させて、いかにも回線が動作していることを直感的に表示させる手立てが考えられている。この仕組みは、ＡＣＴ信号の他に、人間が見て丁度良いフリッカ速度（０．１〜０．５秒周期程度）でオン・オフを繰り返すフリッカ・ピリオド・クロック信号（ＦＬＫ信号）を用意し、ＡＣＴ信号とＦＬＫ信号のＡＮＤ条件を取ることによって、ＡＣＴ信号がアサートされている間、ＬＥＤ表示がフリッカ周期で点滅するようにするものである。このための回路構成を図１３に、その場合のＬＥＤ点滅状態を図１４に示す。
【００１１】
図１３に於いて、１０１は、ＬＡＮＣデバイス（ＬＡＮ  Ｃｏｎｔｒｏｌｌｅｒ）を示し、回線上の送受信が行われる間、ＡＣＴ＿Ｈ信号をアサートするＬＡＮＣ回路である。１０２は、フリッカ・ピリオド・クロック（ＦＬＫ）を生戌するＦＰＣＧ（Ｆｌｉｃｋｅｒ  Ｐｅｒｉｏｄ  Ｃｌｏｃｋ  Ｇｅｎｅｒａｔｏｒ）回路であって、ＬＥＤ点滅周期を示すＦＬＫ＿Ｈ信号を出力する。１０３はＡＣＴ＿Ｈ信号とＦＬＫ＿Ｈ信号のＮＡＮＤ条件を取る論理回路であって、ＡＣＴ＿Ｈ＝「Ｈ」かつ、ＦＬＫ＿Ｈ＝「Ｈ」の条件で出力信号「ＡＣＴＦＬＫ＿Ｌ」信号を「Ｌ」レベルにすることによって、表示器としてのＬＥＤ１０４を駆動して点灯させる。
【００１２】
今、図１４に示すように、ＡＣＬ＿Ｈ信号が変化し、ＦＬＫ＿Ｈ信号がクロッキングを繰り返しているとすると、１０３のＮＡＮＤ回路の出力ＡＣＴＦＬＫ＿Ｌ信号は図のようになり、３回「Ｌ」レベルに変化して、これが「Ｌ」レベルである間だけ、ＬＥＤを点灯させる。これによって、送受信動作が行われているＡＣＴ＿Ｈ信号がアクティブ（アサートされている）間だけ、ＬＥＤが点滅することになる。
【００１３】
この仕組みは，現在のＡＣＴ条件の表示法としては一般的なものであり、ＬＡＮＣテバイスによっては、このＦＬＫ信号もデバイス内部で生成していて、ＡＣＴ信号とのＡＮＤ条件で直接ＬＥＤを点灯させる信号を出力するものもある。
【００１４】
なお、ＬＥＤの点滅手法としては従来から種々の回路が提案されている（例えば、特許文献１参照）。
【００１５】
【特許文献１】
実開平５−５９４９２号公報
【００１６】
【発明が解決しようとする課題】
前記の従来のＡＣＴ条件表示ＬＥＤを、ＡＣＴ信号の間フリッカ条件で点滅させる方式の場合、次のような問題が残されている。
【００１７】
（問題点１）
送受信動作が、人間の目には見えないような短時間行われて、また停止してしまった場合、あるいは、そのような短時間だけアクティブになるようなパターンで回線上のデータ転送が行われるような場合、例えフリッカの点灯状態とＡＣＴの期間が重なって、一瞬ＬＥＤが点灯しても、また、直ぐ消えてしまうので、操作する人間の目には全くアクティブにならないように見える。（これはフリッカ条件とのＡＮＤ条件を採らずに、単にＡＣＴ信号だけで点灯させている場合も同じである。）この場合のタイミングの様子を図１５に示す。
【００１８】
（問題点２）
送受信勲作のＡＣＴ期間が、問題点１の場合よりは長く、ＡＣＴの期間だけなら人間の目に十分に判別できる時間であっても、その期間が、フリッカの点滅周期の半分より短く、丁度ＡＣＴの期間が、フリッカ信号の減灯期間とぶつかってしまった場合、または、これが丁度、同じ周期で繰り返されてしまった場合、実際はＡＣＴ条件が成立しているにも関わらず、ＬＥＤが全く点灯しないという状態が起こり得る。この様子を図１６に示す。
【００１９】
本発明の目的は、上記のような送受信状態にある場合にもＬＡＮ回線の動作中を人間が視覚的に的確に捉えられるようにしたＬＡＮ回線の動作状態表示回路を提供することにある。
【００２０】
【課題を解決するための手段】
本発明は、前述の問題点を解消し、ＬＡＮ回線の動作を人間が視覚的に的確に捉えられるようにするため、回線上のデータ量が少なく、ＡＣＴ条件が極めて短時間だけしかアサートされないような場合でも、ＡＣＴ状態表示器を１回は点滅させてやり、送受信状態があったことを人間が視認できるようにしたもので、以下の構成を特徴とする。
【００２１】
（１）ＬＡＮ回線を通信インタフェース回路に持つ通信制御装置の回線状態を、オン・オフ表示器で視認可能に表示するＬＡＮ回線の動作状態表示回路であって、
ＬＡＮ回線上に送受信データが流れている間のみアサートされた動作中パルス信号ＡＣＴ＿Ｈを発生するＬＡＮＣデバイスと、
前記動作中パルス信号ＡＣＴ＿Ｈが視認を難しくする短時間で消滅したとき、または該動作中パルス信号ＡＣＴ＿Ｈが変化を伴わないで連続したとき、視認可能な一定の点滅周期で前記表示器をオン・オフ駆動するドライブ信号ＡＣＴＦＬＫ＿Ｌを発生する表示制御回路とを備えたことを特徴とする。
【００２２】
（２）前記表示制御回路は、
前記点滅周期のクロック信号ＦＬＫ＿Ｈを発生するフリッカ・ピリオド・クロック信号発生器と、
前記動作中パルス信号ＡＣＴ＿Ｈとクロック信号ＦＬＫ＿ＨとのＡＮＤ条件を取った出力信号ＰＲＥＡＣＴＦＬＫ＿Ｈを得るＡＮＤ論理回路と、
前記動作中パルス信号ＡＣＴ＿Ｈでリトリガされ、該動作中パルス信号ＡＣＴ＿Ｈが前記短時間で消滅するときにこれを視認可能な範囲のパルス幅まで広げたパルス信号ＡＤＤＡＣＴ＿Ｈを出力するリトリガ可能な単安定マルチバイブレータと、
前記出力信号ＰＲＥＡＣＴＦＬＫ＿Ｈと前記可視パルス信号ＡＤＤＡＣＴ＿ＨのＮＯＲ条件を取って前記ドライブ信号ＡＣＴＦＬＫ＿Ｌを出力するＮＯＲ論理回路とを備えたことを特徴とする。
【００２３】
（３）前記表示制御回路は、
前記点滅周期のクロック信号ＦＬＫ＿Ｈを発生するフリッカ・ピリオド・クロック信号発生器と、
前記動作中パルス信号ＡＣＴ＿Ｈでリトリガされ、該動作中パルス信号ＡＣＴ＿Ｈが前記短時間で消滅するときにこれを視認可能な範囲のパルス幅まで広げたパルス信号ＡＤＤＡＣＴ＿Ｈを出力するリトリガ可能な単安定マルチバイブレータと、
前記動作中パルス信号ＡＣＴ＿Ｈと前記パルス信号ＡＤＤＡＣＴ＿ＨのＯＲ条件を取って短い幅のパルスを含まないパルス信号ＥＸＴＡＣＴ＿Ｈを出力するＯＲ論理回路と、
前記パルス信号ＥＸＴＡＣＴ＿Ｈと前記クロック信号ＦＬＫ＿ＨのＮＡＮＤ条件を取って前記ドライブ信号ＡＣＴＦＬＫ＿Ｌを出力するＮＡＮＤ論理回路とを備えたことを特徴とする。
【００２４】
（４）前記表示制御回路は、
前記動作中パルス信号ＡＣＴ＿Ｈでリトリガされ、該動作中パルス信号ＡＣＴ＿Ｈが前記短時間で消滅するときにこれを視認可能な範囲のパルス幅まで広げたパルス信号ＡＤＤＡＣＴ＿Ｈを出力するリトリガ可能な単安定マルチバイブレータと、
前記動作中パルス信号ＡＣＴ＿Ｈと前記パルス信号ＡＤＤＡＣＴ＿ＨのＯＲ条件を取って短い幅のパルスを含まないパルス信号ＥＸＴＡＣＴ＿Ｈを出力するＯＲ論理回路と、
前記パルス信号ＥＸＴＡＣＴ＿Ｈのアサートでイネーブルにされ、クロック信号ＳＣＬＫ＿Ｈのカウントを開始することで、視認可能な幅のパルス信号ＦＬＫ＿Ｈを発生するリセット機能付きのフリッカ周期カウンタと、
前記パルス信号ＥＸＴＡＣＴ＿Ｈと前記パルス信号ＦＬＫ＿ＨのＮＡＮＤ条件を取って前記ドライブ信号ＡＣＴＦＬＫ＿Ｌを出力するＮＡＮＤ論理回路とを備えたことを特徴とする。
【００２５】
（５）前記表示制御回路は、
前記動作中パルス信号ＡＣＴ＿Ｈをサンプリングするのに十分に高い周波数のクロック信号ＳＣＬＫ＿Ｈを発生するクロック発生器と、
前記前記クロック信号ＳＣＬＫ＿Ｈから点滅周期のクロック信号ＦＬＫ＿Ｈを発生するフリッカ・ピリオド・クロック信号発生器と、
前記クロック信号ＦＬＫ＿Ｈの立ち上がりエッジ検出信号ＲＩＳＥ＿Ｌを出力するエッジ検出回路と、
前記動作中パルス信号ＡＣＴ＿Ｈをデータ入力とし、前記クロック信号ＳＣＬＫ＿Ｈをクロック入力として、前記クロック信号ＳＣＬＫ＿Ｈの１クロック前のサイクルの間に前記動作中パルス信号ＡＣＴ＿Ｈがアサートされたか否かの判定信号ＡＣＴＳＭＰ＿Ｈを出力し、前記エッジ検出信号ＲＩＳＥ＿Ｌでリセットされる第１のＲＳフリップ・フロップ回路と、
前記判定信号ＡＣＴＳＭＰ＿Ｈをデータ入力とし、前記クロック信号ＦＬＫ＿Ｈをクロック入力として、該クロック信号ＦＬＫ＿Ｈの１クロック前のサイクルの間に前記判定信号ＡＣＴＳＭＰ＿Ｈがアクティブにあったことの判定信号ＦＬＫＴＩＭ＿Ｈを出力する第２のＲＳフリップ・フロップ回路と、
前記判定信号ＦＬＫＴＩＭ＿Ｈと前記パルス信号ＦＬＫ＿ＨのＮＡＮＤ条件を取って前記ドライブ信号ＡＣＴＦＬＫ＿Ｌを出力するＮＡＮＤ論理回路とを備えたことを特徴とする。
【００２６】
（６）前記表示制御回路は、
点滅周期のクロック信号ＦＬＫ＿Ｈを発生するフリッカ・ピリオド・クロック信号発生器と、
データ入力が接地され、前記クロック信号ＦＬＫ＿Ｈをクロック入力とし、前記動作中パルス信号ＡＣＴ＿Ｈの反転信号でセツト状態にされることで該動作中パルスＡＣＴ＿Ｈ信号が、該クロック信号ＦＬＫ＿Ｈの１つ前のサイクルの間にアクティブになったことのラッチ信号ＡＣＴＬＡＴ＿Ｈを出力する第１のＲＳフリップ・フロップ回路と、
前記ラッチＡＣＴＬＡＴ＿Ｈをデータ入力とし、前記クロック信号ＦＬＫ＿Ｈをクロック入力とし、該クロック信号ＦＬＫ＿Ｈの１つ前のサイクルの間にＡＣＴ＿Ｈがアクティブになったことの判定信号ＦＬＫＴＩＭ＿Ｈを出力する第２のＲＳフリップ・フロップ回路と、
前記判定信号ＦＬＫＴＩＭ＿Ｈと前記パルス信号ＦＬＫ＿ＨのＮＡＮＤ条件を取って前記ドライブ信号ＡＣＴＦＬＫ＿Ｌを出力するＮＡＮＤ論理回路とを備えたことを特徴とする。
【００２７】
【発明の実施の形態】
＜実施形態１＞
図１に本発明によるＡＣＴ状態のＬＥＤ表示回路構成例の１つを示す。図に於いて、１０１、１０２、１０４は、図１３と同じであり、それぞれ、ＬＡＮＣデバイス、ＦＰＣＧ回路、ＬＥＤである。
【００２８】
図１に於いて、５０１は、ＡＣＴ＿Ｈ信号の立ち上がりエッジでトリガおよびリトリガを受ける単安定マルチバイブレータ（Ｍｏｎｏ  Ｓｔａｂｌｅ  Ｍｕｌｔｉ  Ｖｉｂｒａｔｏｒ）回路であり、トリガおよびリトリガを受けると、出力を一定期間だけアサートするパルスを生成するためのタイマ回路である。この回路の出力信号を「ＡＤＤＡＣＴ＿Ｈ」信号とする。５０２は、ＡＣＴ＿Ｈ信号と、ＦＬＫ＿Ｈ信号のＡＮＤ条件を取る定めの「ＡＮＤ回路」であり、この回路の出力を「ＰＲＥＡＣＴＦＬＫ＿Ｈ」信号とする。５０３は、「ＰＴＥＡＣＴＦＬＫ＿Ｈ」信号と「ＡＤＤＡＣＴ＿Ｈ」信号のＮＯＲ条件をとるための「ＮＯＲ」回路であって、この出力をＬＥＤ駆動信号「ＡＣＴＦＬＫ＿Ｌ」信号とする。
【００２９】
この回路の実際の動作例を図２に示し、先に示した問題点１と問題点２が解消されることを説明する。
【００３０】
図２の例では、ＡＣＴ＿Ｈ信号上には、短時間のＡＣＴパルスが、ａ，ｂ，ｄの３箇所にあり、ＦＬＫ＿Ｈ信号の状態と合わせて考えると、従来の回路の場合には、ａとｂのパルスについては、ＬＥＤを点灯させるが、短すぎて見えないという問題点１に当てはまる。また、ｄのパルスについては発生時点が、ＦＬＫ＿Ｈ信号がネゲートされた期間なので、ＬＥＤを点灯させられないので、問題点２に当てはまる。
【００３１】
図１の回路の場合には、５０２の単安定マルチバイブレータの出力であるＡＤＤＡＣＴ＿Ｈ信号が図のように変化する。つまり、ａ，ｂ，ｃ，ｄのパルスの立ち上がりエッジでトリガを受けて、アサートされ、一定時間後に自動的にネゲートされるように動作する。
【００３２】
一方、５０１のＡＮＤ回路の出力は、図のＰＲＥＡＣＴＦＬＫ＿Ｈ信号の波形のように変化する。つまり、ａ，ｂのパルスは短いので、そのまま出力され、ｃの部分は、ＦＬＫ＿Ｈ信号の波形が伝達される（信号ａ’、ｂ’、ｃ’）。
【００３３】
５０３のＮＯＲ回路の出力であるＡＣＴＦＬＫ＿Ｌ信号は、ＡＤＤＡＣＴ＿Ｈ信号とＰＲＥＡＣＴＦＬＫ＿Ｈ信号のＯＲ条件を取って反転させたものなので、図のようになるが、ａ，ｂ，ｄの部分では、ＡＤＤＡＣＴ＿Ｈ信号側のパルスが伝達されて、ａ”、ｂ”、ｄ”となり、ｃの部分については、ＰＲＥＡＣＴＦＬＫ＿Ｈ信号側のパルスが伝達されて、ｃ”を出力する。
【００３４】
このため、ａ〜ｄのどのＡＣＴ＿Ｈ信号パルスについても一定の点灯時間幅を持つように調整することができるようになり、先述の問題点１と２が解消されたことが解る。
【００３５】
＜実施形態２＞
上述の、実施形態１では、従来回路の問題点１と２を解決し、十分に実用になる回路となるが、極めて特殊なパターンが発生した場合に不利が生じる場合がある。それについて説明したものが図３である。図に示したように、ここでは、ＡＣＴ＿Ｈ信号がａ，ｂ，ｃ，ｄ，ｅと５回に渡って連続して短時間だけアクティブになった特殊なパターンが発生する。この場合、ＡＣＴ＿Ｈ信号の立ち上がりリトリガを受ける５０２の単安定マルチバイブレータ回路の出力であるＡＤＤＡＣＴ＿Ｌ信号は、ネゲートされることなく、図のように連続した幅の広いパルスになってしまう。つまり、この間ＬＥＤは点灯することになってしまい、点滅状態（フリッカ）にならない。
【００３６】
本実施形態は、この特殊なケースでの問題も含めて解決するもので、図４に回路例を示す。
【００３７】
図４に於いて、１０１、１０２、１０４は、図１３と同じであり、それぞれＬＡＮＣデバイス、ＦＰＣＧ、ＬＥＤである。図４に於いて、８０１は、ＡＣＴ＿Ｈ信号の立ち上がりエッジでトリガおよびリトリガを受ける単安定マルチバイブレータであり、トリガおよびリトリガを受けると、出力を一定期間だけアサートするパルスを生成するためのタイマ回路である。この回路の出力信号を「ＡＤＤＡＣＴ＿Ｈ信号とする。
【００３８】
８０２は、ＡＣＴ＿Ｈ信号と、ＡＤＤＡＣＴ＿Ｈ信号のＯＲ条件を取るための「ＯＲ回路」であり、この回路の出力を「ＥＸＴＡＣＴ＿Ｈ」信号とする。８０３は、ＥＸＴＡＣＴ＿Ｈ信号とＦＬＫ＿Ｈ信号のＮＡＮＤ条件をとるための「ＮＡＮＤ」回路であって、この出力をＬＥＤ駆動信号「ＡＣＴＦＬＫ＿Ｌ」信号とする。
【００３９】
図４に示した回路の動作例を図５に示す。ここでは、入力されるＡＣＴ＿Ｈ信号のパターンは、図３の場合と同じである。この例では、ＡＣＴ＿Ｈ信号の立ち上がりエッジで、８０１の単安定マルチバイブレータにトリガをかけることによって、比較的幅の広いＡＤＤＡＣＴ＿Ｈ信号を生成する。このパルス幅は、フリッカ・ピリオド・クロック信号ＦＬＫ＿Ｈの一周期より長めにしておく。ＡＤＤＡＣＴ＿Ｈ信号とＡＣＴ＿Ｈ信号のＯＲ条件であるＥＸＴＡＣＴ＿Ｈ信号は図のようになり、ＡＣＴ＿Ｈ信号が短時間であるａ、ｂ，ｄ部のパルス時にも、一定の幅を持った、ａ’、ｂ’、ｄ’のパルスに整形される。ここで、ａ’、ｂ’、ｄ’のパルスはＦＬＫ＿Ｈ信号の１周期より長いので、この間に、必ず、ＦＬＫ＿Ｈ信号の「Ｈ」レベル期間が存在する。このため、ＥＸＴＡＣＴ＿Ｈ信号と、ＦＬＫ＿Ｈ信号のＮＡＮＤ条件であるＡＣＴＦＬＫ＿Ｌ信号は、各ＡＣＴ＿Ｈのパルスに対して、必ず一周期分の以上のフリッカ点灯を行うことになる。図のａ”・ｂ”・ｄ”部では、可視パルス幅のＬＥＤ点灯が行われる。
【００４０】
更に、この実施形態２の場合には、実施形態１の唯一の欠点であった、連続した短いＡＣＴ＿Ｈ信号の場合にも、図６に示したように上手く対応できる。図６のＡＣＴ信号の入力パターンは、図３と同じである。ここでは、ＡＣＴ＿Ｈ信号が連続して発生して、８０１の単安定マルチバイブレータがａ、ｂ，ｃ、…というように何回もリトリガされても、ＡＤＤＡＣＴ＿Ｈ信号のパルス幅が長くなるだけであり、この後の段にある８０３でＦＬＫ＿Ｈ信号とのＮＡＮＤ条件が取られるため、このＡＤＤＡＣＴ＿Ｈのパルスの間に変化するＦＬＫ＿Ｈ信号の周期の数だけ、ＬＥＤを点灯させることができる。
【００４１】
従って、実施形態１のように、連続したＡＣＴ＿Ｈパルスが発生した時に、点灯状態が連続してしまうのではなく、この間も点滅を行わせることができる。
【００４２】
＜実施形態３＞
上述の実施形態２は、従来回路の問題点１と２を解決し、また、実施形態１での不利な部分を解消した実用回路であるが、図６のＡＣＴＦＬＫ＿Ｈ信号の部分に記載したように、ＡＣＴ＿Ｈ信号が、ＥＸＴＡＣＴ＿Ｈ信号と非同期であるため、そのＮＡＮＤ条件を取ったＡＣＴＦＬＫ＿Ｌ信号では、そのパルスが割れて、長短が生じ、点滅幅が乱れる可能性がある。
【００４３】
本実施形態は、上述の点滅幅の乱れまで無くしたもので、図７に回路例を示す。図に於いて、１０１、１０４は、図１３と同じであり、それぞれ、ＬＡＮＣデバイスとＬＥＤである。また、同図に於いて、８０１、８０２、８０３は、図４と同じであり、それぞれ、ＡＣＴ＿Ｈ信号の立ち上がりでトリガされる単安定マルチバイブレータ、ＡＣＴ＿Ｈ信号とＡＤＤＡＣＴ＿Ｈ信号のＯＲ条件を取るための「ＯＲ回路」、ＥＸＴＡＣＴ＿Ｈ信号とＦＬＫ＿Ｈ信号のＮＡＮＤ条件をとるための「ＮＡＮＤ」回路である。
【００４４】
ここで、新たに設けられるのは、１１０１のクロック・ジェネレータと、１１０２のリセット付きカウンタ回路である。１１０１のクロックジェネレータは、フリッカ周期よりも高い周波数で発振し、ＳＣＬＫ＿Ｈ信号を生成する。この周波数は、フリッカ周期の１６〜６４倍程度が適度である。また、１１０２のカウンタは、ＥＸＴＡＣＴ＿Ｈ信号が「Ｌ」の間リセットされていて、これが「Ｈ」になるとＳＣＬＫ＿Ｈ信号の立ち上がりエッジをカウントするようなカウンタであるとする。またその出力は、反転していて「Ｈ」→「Ｌ」→「Ｈ」…の順序で変化するものとし、この出力信号をＦＬＫ＿Ｈ信号とする。
【００４５】
図８に示すＡＣＴ信号の入力パターンは、図６と同じである。ここでは、ＡＣＴ＿Ｈ信号が連続して発生して、８０１の単安定マルチバイブレータがａ，ｂ，ｃ、…というように何回もリトリガされても、ＡＤＤＡＣＴ＿Ｈ信号のパルス幅が長くなるというのは、実施形態２と同じである。
【００４６】
この例では、ＥＸＴＡＣＴ＿Ｈ信号が立ち上がった時点で、１１０２のカウンタ回路が、ＳＣＬＫ＿Ｈパルスをカウントしはじめ、一定周期でカウントを繰り返すことを利用する。これをフリッカ・パルスとして点灯させるので、必ず、点灯が要求されたＥＸＴＡＣＴ＿Ｈ信号の立ち上がり時点から点滅（点灯状態が先）が開始され、ＥＸＴＡＣＴ＿Ｈ信号がアクティブである間、点滅を続けることになる。
【００４７】
ＥＸＴＡＣＴ＿Ｈ信号は、ＡＣＴ＿Ｈ信号が長ければそれに追従し、短い場合や、連続して発生した場合には、一定以上の幅に拡幅されて、延長されるので、必ずその間には、カウンタによる安定した周期による点滅が行われるという理想的な点滅パターンを得ることができる。
【００４８】
これにより、従来回路による問題点１と２の解決はもちろん、実施形態１の欠点と、実施形態２の欠点を完全に解消した理想的なＡＣＴＬＥＤ表示パターンを生成できる。
【００４９】
＜実施形態４＞
図９に本実施形態によるＡＣＴ状態のＬＥＤ表示回路構成例を示す。図に於いて、１０１、１０２、１０４は、図１３と同じであり、それぞれ、ＬＡＮＣデバイス、フリッカ・ピリオド・クロック発生器回路、表示用ＬＥＤである。１０１のＬＡＮＣデバイスは、送受信を行っている期間だけ、アサートされるＡＣＴ＿Ｈ信号を生成する。１０２のフリッカ・ピリオド・クロック発生器は、人が認識できる周期の点滅クロックＦＬＫ＿Ｈ信号を生成する。
【００５０】
同図に於いて、１００１は、サンプリング用のクロック発生器であり、フリッカ・クロック信号ＦＬＫ＿ＨやＡＣＴ＿Ｈ信号をサンプリングすることから、少なくとも、ＡＣＴ信号の最小パルス幅の半分以下の周期を持った高い周波数のクロックであるとする。このクロックをＳＣＬＫ＿Ｈ信号とする。
【００５１】
この実施形態では、更に、１００２と１００３に２回路のＲＳフリップ・フロップ回路を設ける。また、１００４には、ＦＬＫ＿Ｈ信号の立ち上がりエッジを検出して微小なパルス信号「ＲＩＳＥ＿Ｌ信号」を生成するための立ち上がりエッジ検出回路を設ける。また、ＬＥＤの点灯条件をまとめる最終段には、１０３で示したＮＡＮＤゲートを設ける。
【００５２】
１００２のＲＳフリップ・フロップ回路では、Ｓ（セツト）端子はＶｃｃレベルにプルアップされている。また、Ｄ（データ）入力端子には、ＡＣＴ＿Ｈ信号が、Ｃ（クロック）入力端子には、ＳＣＬＫ＿Ｈ信号が入力されている。また、Ｒ（リセット）端子には、ＲＩＳＥ＿Ｌ信号が接続されている。この回路の出力信号Ｑ端子からは、ＡＣＴ＿Ｈ信号の発生をＳＣＬＫ＿Ｈ信号でサンプリングして保持しているＡＣＴＳＭＰ＿Ｈ信号が出力される。
【００５３】
１００３のＲＳフリップ・フロップ回路では、Ｓ（セツト）端子はＶｃｃレベルにプルアップされている。また、Ｄ（データ）入力端子には、１００２回路から出力されるＡＣＴＳＭＰ＿Ｈ信号が、Ｃ（クロック）入力端子には、ＦＬＫ＿Ｈ信号が入力されている。また、Ｒ（リセット）端子はＶｃｃレベルにプルアップされている。この回路の出力信号Ｑ端子からは、フリッカ・クロックによって実際に点滅を発生する期間を示すＦＬＫＴＩＭ＿Ｈ信号が出力される。
【００５４】
１０４は、表示用のＬＥＤであり、１０３のＮＡＮＤ回路の条件が成立して出力がアクティブになると点灯する。
【００５５】
図１０には、図９で示した本実施形態の動作例を示している。同図に於いて、ＦＬＫ＿Ｈ信号は人間が見て点滅が確実に捉えられる周波数の均一なクロックであり、ＲＩＳＥ＿ＬＨ信号は、１００４によって、ＦＬＫ＿Ｈ信号の立ち上がりエッジだけを検出してそのタイミングで微小な幅の「Ｌ」レベルのパルスを生成した信号である。ＡＣＴ＿Ｈは、１０１のＬＡＮＣが出力する信号で、実際にＬＡＮ回線上で送受信処理を実行している期間を示す。
【００５６】
ここで、（ア）部に発生したＡＣＴ＿Ｈ信号は、人間の目では認識できないようなパルス幅であったとするとする。本回路では、まず、このパルスがＳＣＬＫ＿Ｈ信号でサンプリングされて１００２のＲＳフリップ・フロップ回路にラッチされる。これによって、（イ）部でＡＣＴＳＭＰ＿Ｈ信号がアサートされる。この信号は、次のＦＬＫ＿Ｈ信号の立ち上がりエッジ部（ウ）の時点では、アサートされたままになっているので、１００３のＲＳフリップ・フロップは、（エ）部にてこれをサンプリングしてラッチし、ＦＬＫＴＩＭ＿Ｈ信号をアサートする。
【００５７】
次に、（ウ）部で発生したＦＬＫ＿Ｈ信号の立ち上がりエッジにより、（オ）部のＲＩＳＥ＿Ｌパルスが生成されているので、この信号の「Ｌ」レベルによって、１００２のＲＳフリップ・フロップがリセットされるので、ＡＣＴＳＭＰ＿Ｈ信号は（カ）のタイミングでネゲートされる。
【００５８】
このような動作を繰り返すが、（エ）部でアサートされたＦＬＫＴＩＭ＿Ｈ信号は、（ア）〜（カ）の動作が繰り返す限り（ＡＣＴ＿Ｈ信号が検出されつづける限り）はネゲートされることはない。一方、（キ）部のように、１つのフリッカ・クロック周期（ＦＬＫ＿Ｈ信号の１周期）に渡ってＡＣＴ＿Ｈ信号がアサートされなかった場合には、（ク）部でＡＣＴＳＭＰ＿Ｈ信号はアサートされず、したがって、（ケ）部では、ＦＬＫＴＩＭ＿Ｈ信号がネゲートされる。
【００５９】
このような動作によって、生成されたＦＬＫＴＩＭ＿Ｈ信号は、１０３のＮＡＮＤ回路によって、ＦＬＫ＿Ｈ信号とのＮＡＮＤ条件が取られるが、これら２つの信号は、同期しているため、最終的に生成されるＡＣＴＦＬＫ＿Ｌ信号が割れてしまって不均一な点滅をするような悪さはしない。すなわち、均一で安定な点滅パルスが得られる。
【００６０】
この手法によれば、（ａ）部に示すように、人間の目には見えないような（ア）のＡＣＴ＿Ｈパルスに対しても確実な点滅を起こすことによって、問題点１を解決し、また、（コ）部のように、ＦＬＫ＿Ｈ信号がインアクティブの状態の間に発生したＡＣＴ＿Ｈパルスに対しても、（ｂ）部にて確実な点滅を発生することによって、問題点２も解決をしている。
【００６１】
この動作（最終的な処理の結果）に関しては、＜実施形態３＞でも実現されているが、本回路は、実施形態３で用いたような、「再トリガ可能な単安定マルチバイブレータといったアナログ回路（ＩＣ）や、「リセット機能付きカウンタ」と言った、比較的複雑な集積回路（論理）を使う必要がなく、単純なＲＳフリップ・フロップ回路を２回路使用するだけで機能を実現できていることが特長である。
【００６２】
＜実施形態５＞
本実施形態は、実施形態４と同じ機能を更にシンプルに実現する例を示す。図１１にその回路例を示す。図に於いて、１０１、１０２、１０３、１０４は、図９と同じであり、それぞれ、ＬＡＮＣデバイス、フリッカ・ピリオド・クロック発生器、出力段ＮＡＮＤ回路、表示ＬＥＤである。１０１のＬＡＮＣは、送受信を行っている期間だけ、アサートされるＡＣＴ＿Ｈ信号を生成する。１０２のフリッカ・ピリオド・クロック発生器は、人が認識できる周期の点滅クロックＦＬＫ＿Ｈ信号を生成する。
【００６３】
この実施形態でも実施形態４と同様に、１００２と１００３に２回路のＲＳフリップ・フロップ回路を設ける。また、１００５には、ＡＣＴ＿Ｈ信号のレベルを反転するためのインバータ回路を設けている。
【００６４】
１００２のＲＳフリツプ・フロップ回路では、Ｓ（セツト）端子には１００５部のインバータ回路で反転されたＡＣＴ＿Ｌ信号が入力されている。また、Ｄ（データ）入力端子は、ＧＮＤにプルダウンされている。Ｃ（クロック）端子には、ＦＬＫ＿Ｈ信号が入力されている。また、Ｒ（リセット）端子は、Ｖｃｃレベルにプルアップされている。この回路の出力信号Ｑ端子からは、ＡＣＴ＿Ｈ信号の発生をＦＬＫ＿Ｈ信号でサンプリングして保持しているＡＣＴＬＡＴ＿Ｈ信号が出力される。
【００６５】
１００３のＲＳフリップ・フロップ回路では、Ｓ（セツト）端子はＶｃｃレベルにプルアップされている。また、Ｄ（データ）入力端子には１００２回路から出力されるＡＣＴＬＡＴ＿Ｈ信号が、Ｃ（クロック）入力端子には１００２回路と同様にＦＬＫ＿Ｈ信号が入力されている。また、Ｒ（リセット）端子はＶｃｃレベルにプルアップされている。この回路の出力信号Ｑ端子からは、フリッカ・クロックによって実際に点滅を発生する期間を示すＦＬＫＴＩＭ＿Ｈ信号が出力される。１０４は、表示用のＬＥＤであり、１０３のＮＡＮＤ回路の条件が成立して出力がアクティブになると点灯する。
【００６６】
図１２には、図１１で示した本実施形態の動作状態を示している。同図に於いて、ＦＬＫ＿Ｌ信号は人間が見て点滅が確実に捉えられる周波数の均一なクロックであり、ＡＣＴ＿Ｈは、１０１のＬＡＮＣが出力する信号で、実際にＬＡＮ回線上で送受信処理を実行している期間を示す。
【００６７】
ここで、（ア）部に発生したＡＣＴ＿Ｈ信号は、人間の目では認識できないようなパルス幅であったとするとする。本回路では、このＡＣＴ＿Ｈ信号がアサートされると、１００５のインバータ回路を介してレベルが反転されるため、１００２のＲＳフリップ・フロップ回路のＳ（セツト）端子がアクティブとなり、出力であるＡＣＴＬＡＴ＿Ｈ信号がアサートされる。これが（イ）の部分である。
【００６８】
ＡＣＴＬＡＴ＿Ｈ信号のレベル（エ）部は、引き続いたＦＬＫ＿Ｈ信号の立ち上がりエッジ（ウ部）で１００３のＲＳフリップ・フロップ回路にサンプリングされて、ＦＬＫＴＭＩ＿Ｈ信号出力がアサートされる（オ部）。
【００６９】
一方、１００２では同じく（ウ）のタイミングで、Ｄ（データ）端子のＧＮＤレベルがラッチされて、その出力であるＡＣＴＬＡＴ＿Ｈ信号は（カ）のタイミングでネゲートされる。（カ）の変化は、（エ）のタイミングより必ず遅いので、後段の１００３のＲＳフリップ・フロップ回路は確実に（オ）部のラッチを行える。
【００７０】
１００３の出力であるＦＬＫＴＩＭ＿Ｈ信号はＦＬＫ＿Ｈ信号の立ち上がりエッジ時にＡＣＴ＿Ｈ信号がアサートされている限り、アサートされ続けるが、（キ）のタイミングのように、ＡＣＴ＿Ｈ信号がインアクティブ状態にある（ク部）場合には、その出力をネゲートする（ケ部）。
【００７１】
このような動作によって、生成されたＦＬＫＴＩＭ＿Ｈ信号は、１０３のＮＡＮＤ回路によって、ＦＬＫ＿Ｈ信号とのＮＡＮＤ条件が取られるが、これら２つの信号は、同期しているため、最終的に生成されるＡＣＴＦＬＫ＿Ｌ信号が割れてしまって不均一な点滅をするような悪さはしない。すなわち、均一で安定な点滅パルスが得られる。
【００７２】
この手法によれば、（ａ）部に示すように、人間の目には見えないような（ア）のＡＣＴ＿Ｈパルスに対しても、確実な点滅を起こすことによって、問題点１を解決し、また、（コ）部のように、ＦＬＫ＿Ｈ信号がインアクティブの状態の間に発生したＡＣＴ＿Ｈパルスに対しても、（ｂ）部にて確実な点滅を発生することによって、問題点２も解決をしている。
【００７３】
この動作（最終的な処理の結果）に関しては、＜実施形態３＞でも実現されているが、本回路は、実施形態３で用いたような、「再トリガ型単安定マルチバイブレータ」といったアナログ回路（ＩＣ）や、「リセット機能付きカウンタ」と言った、比較的複雑な集積回路（論理）を使う必要がなく、単純なＲＳフリップ・フロップ回路を２回路使用するだけで機能を実現できる。
【００７４】
本実施形態の場合は、実施形態４に比し、１００１のクロック発生器や、１００４の立ち上がりエッジ検出回路などが無くても実現可能であり、よりハードウェア量を削減することが可能になっていることが特長である。
【００７５】
【発明の効果】
以上のとおり、本発明は、ＬＡＮ回線上に送受信データが流れている間のみアサートされた動作中パルス信号ＡＣＴ＿Ｈを発生するＬＡＮＣデバイスをもつ通信制御装置おいて、動作中パルス信号ＡＣＴ＿Ｈが視認を難しくする短時間で消滅したとき、または該動作中パルス信号ＡＣＴ＿Ｈが変化を伴わないで連続したとき、視認可能な一定の点滅周期で表示器をオン・オフ駆動するドライブ信号ＡＣＴＦＬＫ＿Ｌを発生するようにしたため、ＬＡＮ回線の動作中を人間が視覚的に的確に捉えることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１を示すＡＣＴ状態のＬＥＤ表示回路構成図。
【図２】図１によるＬＥＤ点灯例。
【図３】図１によるＬＥＤ点灯例（唯一の欠点）。
【図４】本発明の実施形態２を示すＡＣＴ状態のＬＥＤ表示回路構成図。
【図５】図４によるＬＥＤ点灯例。
【図６】図３での唯一の欠点を補う例。
【図７】本発明の実施形態３を示すＡＣＴ状態のＬＥＤ表示回路構成図。
【図８】図７によるＡＣＴ状態のＬＥＤ表示回路の動作例。
【図９】本発明の実施形態４を示すＡＣＴ状態のＬＥＤ表示回路構成図。
【図１０】図９による実施形態４の動作状態。
【図１１】本発明の実施形態５を示すＡＣＴ状態のＬＥＤ表示回路構成図。
【図１２】図１１による実施形態５の動作状態。
【図１３】基本的なＡＣＴ状態のＬＥＤ表示回路構成例。
【図１４】図１３に示すＬＥＤ表示回路の点滅動作例。
【図１５】従来のＬＥＤ点灯方式の問題点１の動作例。
【図１６】従来のＬＥＤ点灯方式の問題点２の動作例。
【符号の説明】
１０１…ＬＡＮＣ（ＬＡＮコントローラ）
１０２…ＦＰＣＧ（フリッカ・ピリオド・クロック発生器）
１０４…ＬＥＤ（表示器）
５０１、８０１…再トリガ方式の単安定マルチバイブレータ
１１０１…クロック・ジェネレータ
１１０２…リセット付きカウンタ回路
１００２、１００３…ＲＳフリップ・フロップ
１００４…立ち上がりエッジ検出回路
１００５…インバータ回路
【図１】
2004357114.tif 000003
【図２】
2004357114.tif 000004
【図３】
2004357114.tif 000005
【図４】
2004357114.tif 000006
【図５】
2004357114.tif 000007
【図６】
2004357114.tif 000008
【図７】
2004357114.tif 000009
【図８】
2004357114.tif 000010
【図９】
2004357114.tif 000011
【図１０】
2004357114.tif 000012
【図１１】
2004357114.tif 000013
【図１２】
2004357114.tif 000014
【図１３】
2004357114.tif 000015
【図１４】
2004357114.tif 000016
【図１５】
2004357114.tif 000017
【図１６】
2004357114.tif 000018