(57)【要約】【課題】半導体チップの端子を余分に使用せずに半導体外部の負荷容量による信号の遅延に対応したデータの取り込みタイミングを得る。【解決手段】クロック装置２１０、入出力Ｉ／Ｏ２２０、中央演算装置２５０、遅延装置２６０、フリップフロップ２９０と、出力バッファ２３０、入力バッファ２３５、Ｉ／Ｏパッド２２５を有した入力Ｉ／Ｏ２８０により構成される半導体装置を用いて、外部負荷容量２３８による遅延を受けた遅延クロック２４０を半導体装置内で生成する。これにより半導体外部の条件変化による信号遅延に応じて任意の時間に取り込みタイミングを変更する手段を得ることができ、精度の高いデータ取り込みタイミング調整を実現することができる。【選択図】  図２
2004206246.tif 000002
【特許請求の範囲】
【請求項１】
外部装置への入出力信号タイミングを通知するクロックを発生するクロック装置と、前記クロックを出力する入出力可能なＩ／Ｏパッドと、前記Ｉ／Ｏパッドから装置内部へ帰還入力される信号を遅延させる遅延装置と、前記遅延装置による遅延クロックを用いて外部装置から入力された入力データ信号を受信する受信手段とを備えていることを特徴とする半導体装置。
【請求項２】
請求項１の半導体装置において、前記遅延装置は任意に設定可能なレジスタ手段と、前記レジスタ値によって前記入出力信号タイミングの遅延量を選択できる選択手段とを備えていることを特徴とする半導体装置。
【請求項３】
請求項１の半導体装置において、前記レジスタ装置は設定する設定手段が中央演算装置であることを特徴とする半導体装置。
【請求項４】
請求項１の半導体装置において、前記受信手段は前記遅延クロックを用いて、前記外部入力データをラッチするフリップフロップであることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号を転送する信号線間に介在するインターフェイス回路に関し、さらに詳しくは、半導体チップ間に形成されたデータバスの情報の授受を円滑に実行することの出来る半導体装置に関する。
【０００２】
【従来の技術】
複数の半導体チップ間のデータの授受を行う際に、入力されている信号について特定のタイミングで情報を内部回路に取り込み、値を確定しなくてはならない場合、この情報の最適な取り込みタイミングは、半導体チップ内外の温度条件、電圧条件の変化、さらに半導体チップ間の付加容量の条件に依存した遅延により変化する。
【０００３】
この取り込みタイミングを決定するために、図１（ａ）のように、半導体装置１００内にクロック装置１１０、遅延装置１２５、受信回路１４０と、出力バッファ１１５と出力パッド１１７で構成される出力Ｉ／Ｏ１２０と、入力バッファ１３０と入力パッド１３３で構成される入力Ｉ／Ｏ１３５からなる構成により、情報の授受を行う相手の半導体チップへのクロック情報１１３を出力Ｉ／Ｏ１２０を介して出力させ、その結果として情報入力１３７が入力Ｉ／Ｏ１３５から入力される場合、チップ内外での信号の遅延に相当する時間を遅延装置１２５により調整して受信回路１４０で入力情報１３７を取り込むタイミングを決める取り込み信号１２７を発生させる。従来は前記遅延調整手段として遅延値を選択する手段（例えば特許文献１）等を用いていたが、外部負荷を広い範囲で保証するためには多数の遅延値の選択手段を必要とするため、回路素子が増加し面積的に問題になっていた。
【０００４】
また別の例として図１（ｂ）のように、半導体装置１５０内にクロック装置１６０、受信回路１９５と、出力バッファ１６５と出力パッド１６７で構成される出力Ｉ／Ｏ１７０と、入力バッファ１７５と入力パッド１７７で構成されるクロック入力Ｉ／Ｏ１８０およびデータ入力Ｉ／Ｏ１９０からなる構成により、情報の授受を行う相手の半導体チップへのクロック情報１６３を出力Ｉ／Ｏ１２０を介して出力させ、その結果として情報入力１９３が入力Ｉ／Ｏ１９０から入力される場合、その情報入力１９３を最適に取り込むタイミングを相手半導体チップから取り込み信号１８３として入力し、受信回路１９５で値を確定させる。
【０００５】
【特許文献１】
特開平５−１９０６７３号公報
【０００６】
【発明が解決しようとする課題】
半導体チップは特定の温度範囲、動作電圧範囲においては動作を保障しなければならないため信号の遅延ついて調整して設計を行うが、チップ外部の負荷容量は半導体チップの基板上の配置に依存するため、半導体チップ設計時には特定することが難しく、また配置する内容次第で異なる値になる。そのため図１（ａ）に示す半導体装置１００では、遅延装置１２５で半導体装置１００内の遅延を調整することは容易だが、チップ外部での負荷容量による遅延を正しく調整することが難しい。
【０００７】
また図２（ｂ）に示す半導体装置１５０では、情報入力１９３と取り込み信号１８３の両方がチップ外部での負荷容量による遅延を受けるため、最適な取り込みタイミングを調整することが容易になる。しかしながら、取り込み信号１８３を得るために半導体装置の端子を追加で使用してしまうため、半導体装置の面積が大きく増加し、価格的にも増加してしまうデメリットを有していた。
【０００８】
本発明はかかる欠点に鑑み、半導体チップの端子を追加仕様せずにチップ外部の負荷容量による信号の遅延を考慮した取り込みのタイミング手段を取得し、安価なタイミング生成装置を実現することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体装置は、
外部装置への入出力信号タイミングを通知するクロックを発生するクロック装置と、前記クロックを出力する入出力可能なＩ／Ｏパッドと、前記Ｉ／Ｏパッドから装置内部へ帰還入力される信号を遅延させる遅延装置と、前記遅延装置による遅延クロックを用いて外部装置から入力された入力データ信号を受信する受信手段とを備えているものである。これにより一つのＩ/Ｏパッドで外部負荷容量に依存した遅延情報と遅延量の調整手段を得る。
【００１０】
本発明に係る半導体装置は、請求項１の半導体装置において、前記遅延装置は任意に設定可能なレジスタ手段と、前記レジスタ値によって前記入出力信号タイミングの遅延量を選択できる選択手段とを備えているものである。これにより、半導体チップ外部の遅延に応じた取り込みタイミングの遅延調整手段を得る。
【００１１】
本発明に係る半導体装置は、請求項１の半導体装置において、前記レジスタ装置は設定する設定手段が中央演算装置であるものである。これにより任意の時間に取り込みタイミングを調整する手段を得る。
【００１２】
本発明に係る半導体装置は、請求項１の半導体装置において、前記受信手段は前記遅延クロックを用いて、前記外部入力データをラッチするフリップフロップであるものである。これにより、任意の取り込みタイミングで外部入力データを確保する手段を得る。
【００１３】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施形態を図面に基づいて説明する。図２は本発明の第１の実施形態を示すブロック図である。
【００１４】
図２に示すように本実施の形態１による半導体装置２００は、クロック装置２１０、入出力できるＩ／Ｏパッド２２０、中央演算装置２５０、遅延装置２６０、入力可能なＩ／Ｏパッド２８０、フリップフロップ２９０により構成される。
【００１５】
クロック装置２１０からのクロック出力２１５は、出力バッファ２３０、パッド２２５を経由して半導体装置外部の制御回路を制御する制御出力２３７として出力される。また、その制御出力２３７と同期した外部信号２７７は、パッド２７０、入力バッファ２７５を経由して入力情報２８５として半導体装置２００に入力される
クロック出力２１５は入出力Ｉ／Ｏ２２０内で入力バッファ２３５を経由することで、外部付加容量２３８による遅延を受けた遅延クロック２４０を生成する。この遅延クロック２４０は中央演算装置２５０からの遅延調整信号２５５によって制御される遅延装置２６０により遅延量を調整され、遅延調整クロック２６５としてフリップフロップ２９０に入力される。
【００１６】
フリップフロップ２９０はこの遅延調整クロック２６５により入力情報２８５を格納する。
【００１７】
図３には遅延装置の一例を示す。遅延装置２６０は遅延バッファ３１０、３１３、３１６、選択回路３３０、レジスタ３４０により構成されている。
【００１８】
遅延クロック２４０は任意の遅延値を備える遅延バッファ３１０、３１３、３１６を経由することで遅延付加信号３２０、３２３、３２６を生成し、それぞれの信号を選択回路３３０に入力する。また遅延調整信号２５５による入力はレジスタ３４０により保持され、その保持された情報をもとに選択信号３４５を選択回路に入力する。選択回路３３０は選択信号３４５により、任意の遅延付加信号３２０、３２３、３２６遅延調整信号を選択して遅延調整クロック２６５として出力することができる。
【００１９】
【発明の効果】
以上説明したように、本発明に係る半導体装置は、外部装置への入出力信号タイミングを通知するクロックを発生するクロック装置と、前記クロックを出力する入出力可能なＩ／Ｏパッドと、前記Ｉ／Ｏパッドから装置内部へ帰還入力される信号を遅延させる遅延装置と、前記遅延装置による遅延クロックを用いて外部装置から入力された入力データ信号を受信する受信手段とを備えているものである。これにより一つのＩ/Ｏパッドで外部負荷容量に依存した遅延情報と遅延量の調整手段を得ることができ、従来困難であった端子を用いずに外部負荷容量による遅延に対応した外部入力データの取り込みを自動調整を実現することが出来る。
【００２０】
また、本発明に係る半導体装置は、前記遅延装置は任意に設定可能なレジスタ手段と、前記レジスタ値によって前記入出力信号タイミングの遅延量を選択できる選択手段とを備えているものである。これにより、半導体チップ外部の遅延に応じた取り込みタイミングの遅延調整手段を得ることができ、従来より精度の高い取り込みタイミングの調整を実現することが出来る。
【００２１】
また、本発明に係る半導体装置は、前記レジスタ装置は設定する設定手段が中央演算装置であるものである。これにより任意の時間に取り込みタイミングを調整する手段を得ることができ、任意の時間で制度の高い取り込みタイミングの調整を実現することが出来る。
【００２２】
また、本発明に係る半導体装置は、前記受信手段は前記遅延クロックを用いて、前記外部入力データをラッチするフリップフロップであるものである。これにより、任意の取り込みタイミングで外部入力データを確保する手段を得ることができ、半導体チップ外部の負荷容量を考慮した外部入力を受け付けることが出来る。
【図面の簡単な説明】
【図１】従来の半導体装置間での信号の受け渡しを行う回路のブロック図
【図２】本発明の第１の実施の形態に係る半導体装置のブロック図
【図３】遅延装置の一例を示すブロック図
【符号の説明】
１００  半導体装置
１１０  クロック装置
１２５  遅延装置
１４０  受信回路
１２０  出力Ｉ／Ｏ
１３５  入力Ｉ／Ｏ
１８０  クロック入力Ｉ／Ｏ
２２０  入出力Ｉ／Ｏ
２５０  中央演算装置
３１０  遅延バッファ
３３０  選択回路
３４０  レジスタ
【図１】
2004206246.tif 000003
【図２】
2004206246.tif 000004
【図３】
2004206246.tif 000005