(57)【要約】【課題】半導体メモリの故障箇所を高速に推定することが可能な半導体メモリの故障診断技術を提供する。【解決手段】マップ関数が、単一縮退故障の場合には、定数又は単一の積項で表現することが可能であり、かつ、いくつかのマップ関数から故障箇所を一意的に検出することが可能である性質を利用して、半導体メモリの故障診断を行う。すなわち、フェイル・ビットマップのウォルシュ変換を行いウォルシュ・スペクトルを得て、その０次と１次の計数を用いて、単一縮退故障の診断を行うものである。【選択図】        図５
2004178675.tif 000002
【特許請求の範囲】
【請求項１】
半導体メモリの診断を行う総ての記憶セルのアドレスのうち、読み出された応答データがその期待値と一致しない記憶セルのアドレスの分布を示すフェイル・ビットマップに基づいて、前記半導体メモリに生じている故障の種別及び故障箇所を診断する半導体メモリの故障診断装置であって、
フェイル・ビットマップに対するウォルシュ・スペクトルの０次係数の値と故障の種別とを対応づけた故障テーブルが記憶されている故障テーブル記憶手段と、
前記フェイル・ビットマップに対するウォルシュ・スペクトルを求めるスペクトル計算手段と、
前記故障テーブルを参照することにより、前記ウォルシュ・スペクトルの０次係数の値から、故障の種別を判定する故障種別判定手段と、
を備えた半導体メモリの故障診断装置。
【請求項２】
前記ウォルシュ・スペクトルの１次係数の非零要素から、フェイル・ビットマップを生成するマップ関数の積項表現の要素変数を求めるとともに、前記１次係数の非零要素の正負から前記各要素変数のリテラルを求めることにより、故障の種別又は故障位置を特定する故障位置特定手段
を備えていることを特徴とする請求項１記載の半導体メモリの故障診断装置。
【請求項３】
前記フェイル・ビットマップは、ＭＡＴＳ＋アルゴリズムに従って得られる２つのフェイル・ビットマップであること
を特徴とする請求項１又は２記載の半導体メモリの故障診断装置。
【請求項４】
半導体メモリの診断を行う総ての記憶セルのアドレスのうち、読み出された応答データがその期待値と一致しない記憶セルのアドレスの分布を示すフェイル・ビットマップに対し、そのウォルシュ・スペクトルを出力するスペクトル計算装置であって、
アドレス値（ｘ１，ｘ２，・・・，ｘｎ）２で指定される前記半導体メモリの記憶セルから、読み出される応答データとその期待値とを比較し、両者が一致しないときには非零値、両者が一致するときには零値となるマップ関数ｆの値Ｆを出力するマップ出力手段と、
診断を行う総てのアドレスについて、前記マップ関数ｆの値Ｆとして非零値が出力される回数Ｃφを計数し、前記回数Ｃφをフェイル・ビットマップのウォルシュ・スペクトルの０次係数ｓφとして出力する第１の計数手段と、
診断を行う総てのアドレスについて、前記マップ関数ｆの値Ｆと前記アドレス値（ｘ１，ｘ２，・・・，ｘｎ）２を二進法展開した各桁の値ｘ１，ｘ２，・・・，ｘｎとの論理積ｘ１Ｆ，ｘ２Ｆ，・・・，ｘｎＦが非零値となる回数Ｃ１，Ｃ２，・・・，Ｃｎを計数する第２の計数手段と、
前記各回数Ｃ１，Ｃ２，・・・，Ｃｎを２倍した値２Ｃ１，２Ｃ２，・・・，２Ｃｎを、前記回数Ｃφから減算した値Ｃφ−２Ｃ１，Ｃφ−２Ｃ２，・・・，Ｃφ−２Ｃｎのそれぞれを、フェイル・ビットマップのウォルシュ・スペクトルの１次係数ｓ１，ｓ２，・・・，ｓｎとして出力する１次係数計算手段と、
を備えたことを特徴とするスペクトル計算装置。
【請求項５】
半導体メモリの診断を行う総ての記憶セルのアドレスのうち、読み出された応答データがその期待値と一致しない記憶セルのアドレスの分布を示すフェイル・ビットマップに基づいて、前記半導体メモリに生じている故障の種別及び故障箇所を診断する半導体メモリの故障診断方法であって、
前記フェイル・ビットマップに対するウォルシュ・スペクトルを求め、
故障テーブル記憶手段に予め記憶された故障テーブルを参照することにより、前記ウォルシュ・スペクトルの０次係数の値から、故障の種別を判定すること
を特徴とする半導体メモリの故障診断方法。
【請求項６】
更に、前記ウォルシュ・スペクトルの１次係数の非零要素から、フェイル・ビットマップを生成するマップ関数の積項表現の要素変数を求めるとともに、前記１次係数の非零要素の正負から前記各要素変数のリテラルを求めることにより、故障位置を特定すること
を特徴とする請求項５記載の半導体メモリの故障診断方法。
【請求項７】
半導体メモリの診断を行う総ての記憶セルのアドレスのうち、読み出された応答データがその期待値と一致しない記憶セルのアドレスの分布を示すフェイル・ビットマップに対し、そのウォルシュ・スペクトルを計算するスペクトル計算方法であって、
アドレス値（ｘ１，ｘ２，・・・，ｘｎ）２で指定される前記半導体メモリの記憶セルから、応答データを読み出し、前記応答データとその期待値とを比較し、両者が一致しないときには非零値、両者が一致するときには零値となるマップ関数ｆの値Ｆを出力するステップ、
前記マップ関数ｆの値Ｆとして非零値が出力されたときに計数値Ｃφを１だけ増加させるステップ、
前記マップ関数ｆの値Ｆと前記アドレス値（ｘ１，ｘ２，・・・，ｘｎ）２を二進法展開した各桁の値ｘ１，ｘ２，・・・，ｘｎとの論理積ｘ１Ｆ，ｘ２Ｆ，・・・，ｘｎＦのそれぞれについて、非零値である場合にはそれぞれ計数値Ｃ１，Ｃ２，・・・，Ｃｎを１だけ増加させるステップ、
を含む一連のステップを、前記半導体メモリの各アドレスの記憶セルに対して行うことにより、
前記マップ関数ｆの値Ｆとして非零値が出力される回数である前記計数値Ｃφを、フェイル・ビットマップのウォルシュ・スペクトルの０次係数ｓφとして出力するとともに、
前記各計数値Ｃ１，Ｃ２，・・・，Ｃｎを２倍した値２Ｃ１，２Ｃ２，・・・，２Ｃｎを、前記マップ関数ｆの値Ｆとして非零値が出力された計数値Ｃφから減算した値Ｃφ−２Ｃ１，Ｃφ−２Ｃ２，・・・，Ｃφ−２Ｃｎのそれぞれを、フェイル・ビットマップのウォルシュ・スペクトルの１次係数ｓ１，ｓ２，・・・，ｓｎとして出力すること
を特徴とするスペクトル計算方法。
【請求項８】
コンピュータに読み込ませて実行することにより、請求項５又は６の半導体メモリの故障診断方法を実現するプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スタティック・ランダムアクセス・メモリ（Ｓｔａｔｉｃ  ＲＡＭ；  ＳＲＡＭ）やダイナミック・ランダムアクセス・メモリ（Ｄｙｎａｍｉｃ  ＲＡＭ；  ＤＲＡＭ）等の半導体メモリのチップ上で生じる故障を検出するとともに、その故障箇所を高速に推定する半導体メモリの故障診断技術に関する。
【０００２】
【従来の技術】
半導体メモリの製造工程においては、プロセスの不具合、ウエハの結晶の欠陥、ウエハ上に付着する塵等の種々の原因に起因して、回路内の断線や短絡等の物理的欠陥が発生することがある。かかる物理的欠陥が発生した場合、特定の記憶セルに対しては、データを正常に書き込む又は読み出すことができなくなり、半導体メモリの電気的特性に故障が発生する。特に、初期ロットの半導体メモリでは、故障が頻発する可能性が高い。故障の発生は、製造コストの増大を招くため、故障の原因を早急に特定し、製造過程にその結果をフィードバックし、歩留まりを改善する必要がある。
【０００３】
半導体メモリの故障を検査・診断するためには、従来から、ＬＳＩテスタを使用して、半導体メモリ内の総ての記憶セルに対して電気的特性のテストを行い、半導体メモリの故障を診断することが行われている。
【０００４】
ＬＳＩテスタを使用した半導体メモリの故障診断では、まず、ＭＡＴＳ＋等の検査パターン生成アルゴリズムに従って、総ての記憶セルに対して検査パターンの書き込み及び読み出しを行う。これにより、半導体メモリからの応答データとその期待値とを比較して、フェイル・ビットマップを作成する。フェイル・ビットマップとは、検査パターンを半導体メモリに加えたときに、当該半導体メモリが期待値通りの値を出力したか否かを０／１で表したマップをいう。そして、このフェイル・ビットマップをｘｙ座標平面上に表示等して、計算機や人間がそれを解析し、故障箇所を推定することが行われていた。
【０００５】
フェイル・ビットマップから故障を自動的に判定する方法としては、フェイル・ビットマップのパターンを図形として分類することにより診断を行う方法が知られている（例えば、特許文献１，非特許文献１参照）。
【０００６】
また、検査パターンに対する応答を圧縮し、これによって診断を行う組込用ＲＡＭ向きの方法も知られている（例えば、特許文献３，非特許文献２参照）。フェイル・ビットマップが故障の位置と種類により、特徴的なパターンを出力することから、フェイル・ビットマップを論理関数（以下、「マップ関数」という。）として扱い、これを論理式簡単化ツール等により圧縮し、特有の論理式を得ることによって故障箇所の診断を行うというものである。
【０００７】
【特許文献１】
特開２０００−２６９２７６号公報
【特許文献２】
特開平６−２７５６９６号公報
【特許文献３】
特開２００１−２５０３９７号公報
【非特許文献１】
Ｍａｌｚｆｅｌｄｔ，  Ｗ．，  Ｍｏｈｒ，  Ｗ．，  ａｎｄ  Ｋｏｄａｌｌｅ，  Ｋ．，  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｓｔ  Ｃｏｎｆｅｒｅｎｃｅ，  ｐｐ．４３１−４３８，  １９８９
【非特許文献２】
Ｃｈｅｎ，  Ｊ．Ｔ．，  Ｒａｊｓｋｉ，Ｊ．，  Ｋｈａｒｅ，  Ｊ．，  Ｋｅｂｉｃｈｉ，  Ｏ．，  ａｎｄ  Ｍａｌｙ，  Ｗ．，  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｓｔ  Ｃｏｎｆｅｒｅｎｃｅ，  ｐｐ．２９２−２９８，  ２００２
【０００８】
【発明が解決しようとする課題】
近年の半導体設計・製造技術の進展により、半導体メモリの微細化・大容量化は急速に進展してきている。これに伴って、半導体メモリの検査や診断に要するコストも増大してきている。従って、故障診断に要する時間を短縮することは、半導体メモリの製造コストを低減する上で、重要な技術課題となってきている。
【０００９】
しかしながら、上記従来の半導体メモリの故障診断方法では、フェイル・ビットマップのパターンの特徴を抽出したり、応答データを圧縮したりする処理が伴うため、計算に時間がかかるという欠点がある。例えば、上述のような論理式簡単化ツールを用いてマップ関数を圧縮する方法では、論理式簡単化のための計算に時間がかかるという欠点がある。
【００１０】
そこで、本発明の解決すべき課題は、半導体メモリの故障箇所を高速に推定することが可能な半導体メモリの故障診断技術を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明においては、マップ関数が、単一縮退故障の場合には、定数又は単一の積項で表現することが可能であり、かつ、いくつかのマップ関数から故障箇所を一意的に検出することが可能である性質を利用して、半導体メモリの故障診断を行う。具体的には、フェイル・ビットマップのウォルシュ変換を行いウォルシュ・スペクトルを得て、その０次と１次の係数を用いて、単一縮退故障の診断を行うものである。以下では、まず、その原理について説明し、その後、本発明の構成及び作用について説明する。
【００１２】
〔１〕半導体メモリの構造と故障モデル
図１は半導体メモリの構造の一例を表す図、図２は図１の半導体メモリをモデル化した図である。
【００１３】
図１において、半導体メモリは、１ビットを記憶する記憶セルを２次元アレイ上に並べた構造を有する。但し、一つの大きなアレイとすると、動作速度や消費電力の点から不利なので、実際には幾つかの記憶セルをまとめてサブブロックを構成し、幾つかのサブブロックでブロックを構成し、更に幾つかのブロックで一つの半導体メモリを構成するというように、階層的な構造となっている。サブブロックに注目すると、ワード線と呼ばれる水平方向の線と、ビット線と呼ばれる垂直方向の線からなり、それらの交点に記憶セルが配置される。
【００１４】
半導体メモリのチップ上に物理的欠陥が生じた場合、その物理的欠陥が生じた場所及びその種類により、外部から電気的特性により観測した様子が異なる。表１に、半導体メモリの代表的な故障モデルを示す。
【表１】
2004178675.tif 000003
【００１５】
表１に示した半導体メモリの故障を取り扱うために、図１の構造の半導体メモリを図２に示すようにモデル化する。尚、実際には現実の半導体メモリの規模は図２のモデルよりも大きく、図２は、説明のために作った最小のモデルである。
【００１６】
図２において、半導体メモリは、サブブロック２個で一つのブロックを構成する。１個の行デコーダにより、このブロックのワード選択が行われる。各サブブロックには、それぞれ４本のビット線があり、Ｙスイッチにより、この４本のビット線の切り替えが行われる。Ｙスイッチには、１個のセンスアンプ（ＳＡ）が接続されている。
【００１７】
この半導体メモリでは、２個のサブブロックで構成されたブロックが４個あり、各ブロックは、ブロック・サブブロック選択用マルチプレクサによって切り替えられる。
【００１８】
〔２〕半導体メモリのテスト
半導体メモリが良品か不良品かを判定するために、半導体メモリに検査パターンを加える。検査パターンには、Ｎ系、Ｎ１．５系、Ｎ２系がある。尚、テスト時間の関係から、現在では多くの場合Ｎ系が使用されている。
【００１９】
Ｎ系の代表的な検査パターンとして、マーチ・アルゴリズム（Ｍａｒｃｈ  Ａｌｇｏｒｉｔｈｍｓ）により生成される検査パターン（Ｍａｒｃｈ  ｐａｔｔｅｒｎ）が知られている。マーチ・アルゴリズムにも多くの種類があり、具体的には、例えば、ＭＡＴＳ（Ｍｏｄｉｆｉｅｄ  Ａｌｇｏｒｉｔｈｍｉｃ  Ｔｅｓｔ  Ｓｅｑｕｅｎｃｅ）、ＭＡＴＳ＋、ＭＡＴＳ＋＋、ＭＡＲＣＨ  Ａ、ＭＡＲＣＨ  Ｂ、ＭＡＲＣＨ  Ｃ、ＭＡＲＣＨ  Ｘ、ＭＡＲＣＨ  Ｙ、Ｍａｒｃｈｉｎｇ  １／０等がある。尚、各アルゴリズムのシーケンスは、表２に示す通りである。
【表２】
2004178675.tif 000004
【００２０】
図３はＭＡＴＳ＋により生成された検査パターンを表す図である。
図３において、ＭＡＴＳ＋では、まずステップＭ０で、総てのアドレスに対して０を書き込む（０Ｗ：Ｚｅｒｏ  Ｗｒｉｔｅ）。次に、ステップＭ１で、０番地より１アドレスごとに記憶セルの内容を読む。期待値である０が読み出されたら正常を表す０（零値）を出力し、もし１が読み出されたら異常を表す１（非零値）を出力する。そして、当該アドレスの記憶セルの読み出しが終わったら、そのアドレスの記憶セルに１を書き込む。これを、最大アドレスまで行う（０Ｒ−１Ｗ：ＺｅｒｏＲｅａｄ−Ｏｎｅ  Ｗｒｉｔｅ）。次のステップＭ２では、これを逆に最大アドレスから０番地まで１を読み０を書くことを繰り返す（１Ｒ−０Ｗ）。ステップＭ１とＭ２で、それぞれ出力される正常か異常かを示すパターンを、それぞれフェイル・ビットマップ１及びフェイル・ビットマップ２と呼ぶ。これらのフェイル・ビットマップにより、表１に示した故障を総て検出することができる。
【００２１】
（例１）  表１に示した故障のうち、セル、行デコーダ、ビット線に単一故障を有する各メモリに対して、ＭＡＴＳ＋を加えたときのフェイル・ビットマップの例を図４（ａ）〜（ｄ）に示す。
【００２２】
（１）図４（ａ）は、ブロック０Ｒ内のサブブロックＳｕｂ＃２内のセルに０縮退故障が存在している例である。このとき、ＭＡＴＳ＋のステップＭ１では、異常セルに対しても０が読み出されるので、異常を示す１は、フェイル・ビットマップ１には出力されず、フェイル・ビットマップ２には異常が出力される。
【００２３】
（２）図４（ｂ）（ｃ）は、ブロック０Ｌ用の行デコーダの入力ｘ１が０縮退故障を起こしている例である。この場合、ブロック０Ｌ内のサブブロックＳｕｂ＃０及びＳｕｂ＃１内の半分のセルのみにアクセスされる。例えば、ステップＭ１で０番地から期待値０が読み出され１を書き込む。次に、１番地を読むと、行デコーダの選択線に故障が生じているので、再び０番地を記憶するセルの内容が読み出される。このとき、このセルには１が書き込まれているので、期待値０とは一致せず、異常を示す１がフェイル・ビットマップ１に出力される。つまり、Ｓｕｂ＃０とＳｕｂ＃１内の奇数番地のセルが異常を示す。一方、ステップＭ２では、アクセスがアドレスの降順に行われるので、今度は偶数番地のセルが異常を示すように見える。
【００２４】
（３）図４（ｄ）は、ブロック１Ｒ内のサブブロックＳｕｂ＃２のビット線１が０縮退故障を起こしている例である。このとき、フェイル・ビットマップ１には異常は出力されない。一方、フェイル・ビットマップ２には、図４（ｄ）に示したようなアドレスで異常を示す１が出力される。（例終り）
【００２５】
上記メモリモデルを解析することにより、以下のことが判る。
（１）単一故障でも複数セルが故障しているように見える。
（２）故障の種類によってフェイル・ビットマップが異なる。
（３）フェイル・ビットマップ１とフェイル・ビットマップ２は一般に異なる。（４）フェイル・ビットマップより故障診断が可能である。
以上より、次の定理が得られる。
【００２６】
（定理１）  表１の故障モデルの下で、図２のメモリの単一縮退故障は、図３のＭＡＴＳ＋により得られるフェイル・ビットマップより診断可能である。（定理終り）
【００２７】
〔３〕ウォルシュ変換とウォルシュ・スペクトル
次に、ウォルシュ変換の幾つかの重要な性質について説明する。
ウォルシュ変換関数をアダマール行列により表現したものをＷ（ｎ）と表し、これをウォルシュ変換行列と呼ぶ。このとき、Ｗ（ｎ）は以下のように表される。
【数１】
2004178675.tif 000005
ここで、
【数２】
2004178675.tif 000006
はクロネッカー積を表す。また、Ｗ（１）を、基本ウォルシュ変換行列という。特に、Ｗ（１）を記号で表現すると、次式のようになる。
【数３】
2004178675.tif 000007
尚、ここでの計算は、整数演算である。
【００２８】
（定義１）  真理値表ベクトルＦで与えられた関数ｆに対して、ウォルシュ・スペクトル
【数４】
2004178675.tif 000008
を次式により定義する。
【数５】
2004178675.tif 000009
（定義終り）
ウォルシュ変換行列は、定数２ｎを無視すれば、自分自身が逆行列である。即ち、Ｗ（ｎ）−１＝２−ｎＷ（ｎ）である。従って、ウォルシュ逆変換は、次式で表される。
【数６】
2004178675.tif 000010
【００２９】
（例２）  例えば、ｎ＝２の場合において、関数
【数７】
2004178675.tif 000011
を考える。この関数の真理値表ベクトルは、Ｆ＝［１，０，１，１］ｔなので、ウォルシュ・スペクトルは、次式のようになる。
【数８】
2004178675.tif 000012
従って、このウォルシュ・スペクトルを用いて、関数ｆの積項表現を次のように求めることができる。
【数９】
2004178675.tif 000013
（例終り）
【００３０】
上記（例２）のように、真理値表ベクトルＦをウォルシュ変換すると、ウォルシュ・スペクトルＷｆが得られる。そして、得られたウォルシュ・スペクトルＷｆにウォルシュ逆変換を施すことにより、もとの論理関数ｆを得ることができる。
【００３１】
〔４〕単一縮退故障時におけるフェイル・ビットマップの特徴
次に、単一縮退故障時のフェイル・ビットマップの特徴について説明する。
単一故障を仮定した場合、フェイル・ビットマップを用いて故障診断を行う最も簡単な方法は、フェイル・ビットマップ中の１の個数を数えることである。以下、フェイル・ビットマップ中の１の個数を「マップ関数の重み」という。例えば、セルの単一縮退故障では、上記（例１）で説明したように、フェイル・ビットマップ１か２の何れか一方に１が１個出現する。従って、マップ関数の重みが１の場合、故障の種類はセル故障であると特定できる。しかし、この方法では、マップ関数の重みが同じになる故障は識別することができない。
【００３２】
以下、図３のＭＡＴＳ＋において、真理値表ベクトルがフェイル・ビットマップ１により表現される関数を「マップ関数１」、真理値表ベクトルがフェイル・ビットマップ２により表現される関数を「マップ関数２」と呼ぶ。単一縮退故障の場合、マップ関数は、後述するように定数又は単一の積項で表現することが可能である。
【００３３】
例えば、表１の故障モデルのマップ関数を論理式で表すと、表３に例示するように、単一の積項又は定数により表現することができる。表３において、各故障種別の欄における表の上段はマップ関数１を表す積項及びマップ関数の重み、表の下段はマップ関数２を表す積項及びマップ関数の重みを示す。例えば、図４（ｂ）のように、ブロック０Ｌの行デコーダの選択信号線ｘ１に０縮退故障が起こると、マップ関数１は、積項
【数１０】
2004178675.tif 000014
で表現でき、その重みは３２となる。また、マップ関数２は、積項
【数１１】
2004178675.tif 000015
で表現でき、その重みは３２となる。その他の故障に対するマップ関数も、表３に例示すように、定数又は単一の積項で表現することが可能である。尚、表３においては、表１にあるブロック・サブブロック選択用マルチプレクサの選択入力の縮退故障について載せていないが、この故障は、アドレス線の故障に含まれる。
【表３】
2004178675.tif 000016
【００３４】
表３からわかるように、マップ関数１及びマップ関数２の重みは、故障ごとに異なる。従って、単一故障の場合は、マップ関数の重みを参照することにより、故障の種別を特定することが可能である。尚、半導体メモリの構成によっては、マップ関数の重みが同じ場合であっても故障の種別が異なる場合がある。このような場合には、リテラルを調べることにより故障種別を特定することができる。
【００３５】
以上のことから、マップ関数の論理式を用いれば故障診断を行うことが可能である。但し、論理式の処理時間が長いという欠点がある。
総ての単一縮退故障を検討することにより、次の定理が得られる。
【００３６】
（定理２）  表１の故障モデルの下で図２の半導体メモリの単一縮退故障のマップ関数は、定数又は単一の積項で表現することが可能である。また、この積項により故障診断が可能である。（定理終り）
【００３７】
〔５〕ウォルシュ・スペクトルを用いた単一縮退故障の診断法
次に、本発明に係るウォルシュ・スペクトルを用いた単一縮退故障の診断法の原理について説明する。
【００３８】
（定義２）  ウォルシュ・スペクトルの第ｊ成分をｗｊとする。ｊの２進法表現を（ｋｎ，ｋｎ−１，・・・，ｋ１）２とし、ｋｌ＝１となる要素からなる集合を
【数１２】
2004178675.tif 000017
とする。また、ｓＲ＝ｗｊとする。このとき、ｓφを「０次の係数」、ｓｉを「１次の係数」、ｓｉｊを２次の係数、ｓｉｊｋを「３次の係数」という。（定義終り）
【００３９】
（定義３）  ｜ｆ｜を論理関数ｆの重み、即ち、
【数１３】
2004178675.tif 000018
となる
【数１４】
2004178675.tif 000019
の個数とする。（定義終り）
ｓφは、マップ関数の重みを表す。ｓｉ（ｉ＝１，２，・・・，ｎ）は、ｆとｘｉとの相関を表す。ｓｉｊ（ｉ，ｊ＝１，・・・，ｎ，ｉ≠ｊ）は、ｆと関数
【数１５】
2004178675.tif 000020
との相関を表す。ｓｉｊｋ（ｉ，ｊ，ｋ＝１，・・・，ｎ，ｉ≠ｊ≠ｋ）は、ｆと関数
【数１６】
2004178675.tif 000021
との相関を表す。
【００４０】
以下では、簡単のため、ウォルシュ・スペクトルを考えるとき、係数２−ｎは無視することとする。
【００４１】
（補題１）  ｎ変数論理関数ｆ（ｘ１，ｘ２，・・・，ｘｎ）において、積項ｘ１ｘ２・・・ｘｎ−ｔに対するウォルシュ・スペクトルの係数の値の絶対値は、２ｔ又は０である。また、非零の係数は、ｘｎ−ｔ＋１＝ｘｎ−ｔ＋２＝・・・＝ｘｎ＝０に対応する部分である。（補題終り）
【００４２】
（補題２）  積項αを表現する論理関数のウォルシュ・スペクトルをＷαとする。積項αにおいて、或る変数の否定と変数の置換を行った積項をβとし、それに対するウォルシュ・スペクトルをＷβとする。このとき、ＷβはＷαの要素を置換し、符号を変換したものである。（補題終り）
【００４３】
（補題３）  論理関数のウォルシュ・スペクトルをＷｆとする。このとき、各係数についてｓｉ＝｜ｆ｜−２ｖｉ，ｖｉ＝｜ｘｉｆ｜が成立する。（補題終り）
【００４４】
（補題４）  積項を表す論理関数
【数１７】
2004178675.tif 000022
，０≦ｔ≦ｎ（但し、
【数１８】
2004178675.tif 000023
はリテラルｘｉ又はリテラル
【数１９】
2004178675.tif 000024
を示す。）のウォルシュ・スペクトルを考える。ｓｉ＝０ならばｆはｘｉに依存しない。ｓｉ＞０ならばｆの積項はリテラル
【数２０】
2004178675.tif 000025
を含む。ｓｉ＜０ならばｆの積項はリテラルｘｉを含む。（補題終り）
【００４５】
（定理３）  表１の故障モデルの下で、図２のメモリの単一縮退故障は、マップ関数の第０次、及び第１次の係数（ｓφ；ｓ１，ｓ２，・・・，ｓｎ）を用いて診断可能である。（定理終り）
尚、以上の補題についての証明は省略する。
【００４６】
〔６〕本発明の構成とその作用
本発明は、以上に説明した原理を用いて半導体メモリの故障を診断するものである。
【００４７】
本発明に係る半導体メモリの故障診断装置の第１の構成は、半導体メモリの診断を行う総ての記憶セルのアドレスのうち、読み出された応答データがその期待値と一致しない記憶セルのアドレスの分布を示すフェイル・ビットマップに基づいて、前記半導体メモリに生じている故障の種別及び故障箇所を診断する半導体メモリの故障診断装置であって、フェイル・ビットマップに対するウォルシュ・スペクトルの０次係数の値と故障の種別とを対応づけた故障テーブルが記憶されている故障テーブル記憶手段と、前記フェイル・ビットマップに対するウォルシュ・スペクトルを求めるスペクトル計算手段と、前記故障テーブルを参照することにより、前記ウォルシュ・スペクトルの０次係数の値から、故障の種別を判定する故障種別判定手段とを備えたことを特徴とする。
【００４８】
上記〔４〕で説明したとおり、ウォルシュ・スペクトルの０次係数の値は、単一縮退故障の種別と各一対一に対応する。従って、故障種別判定手段は、ウォルシュ・スペクトルの０次係数の値から、簡単に半導体メモリに生じた故障の種別を判定することができる。
【００４９】
また、後述のように、ウォルシュ・スペクトルの０次係数は、高速に計算することが可能であるため、半導体メモリの故障種別の診断を高速化することが可能となる。
【００５０】
故障テーブルは半導体メモリモデルより作成することができる。即ち、例えば図２のような半導体メモリモデルより、所定の検査アルゴリズムに対するフェイル・ビットマップを求め、これをウォルシュ変換することによりウォルシュ・スペクトルを求める。そして、このウォルシュ・スペクトルの０次及び１次の係数を故障テーブルに記載することにより作成される。
【００５１】
ここで、フェイル・ビットマップは、総てのアドレスについて所定のアルゴリズムに従って得られるフェイル・ビットマップでもよいし、検査が必要な一部のアドレスについてのみ所定のアルゴリズムに従って得られるフェイル・ビットマップでもよい。
【００５２】
また、フェイル・ビットマップの数は、一つに限られず、二以上のフェイル・ビットマップであってもよい。フェイル・ビットマップが二以上ある場合には、故障種別判定手段は、各フェイル・ビットマップのウォルシュ・スペクトルの０次係数の値に基づいて、多値決定木によって故障の種別を判定することができる。
【００５３】
また、フェイル・ビットマップを求めるためのアルゴリズムとしては、種々のアルゴリズムを使用することが可能であり、例えば、表２に示したような各種のマーチ・アルゴリズム（Ｍａｒｃｈ  Ａｌｇｏｒｉｔｈｍｓ）を使用することができる。
半導体メモリについては、特に限定されるものではなく、ＳＲＡＭ、ＤＲＡＭ、ＦｅＲＡＭ、システムＬＳＩ中のメモリ等である。
尚、上記〔１〕〜〔５〕では、説明の都合上、単一縮退故障の場合を例にとって説明したが、本発明は単一縮退故障の診断に限られず、多重故障の診断に対しても適用することができる。
【００５４】
本発明に係る半導体メモリの故障診断装置の第２の構成は、前記第１の構成において、前記ウォルシュ・スペクトルの１次係数の非零要素から、フェイル・ビットマップを生成するマップ関数の積項表現の要素変数を求めるとともに、前記１次係数の非零要素の正負から前記各要素変数のリテラルを求めることにより、故障の種別又は故障位置を特定する故障位置特定手段を備えていることを特徴とする。
【００５５】
上記（補題４）により、前記ウォルシュ・スペクトルの１次係数ｓｉ（ｉ＝１，２，・・・，ｎ）が０である要素ｉについては、マップ関数ｆはｘｉに依存しないため、ｆの積項中にｘｉは存在しないことが判る。また、ｓｉ＞０ならばｆの積項はリテラル
【数２１】
2004178675.tif 000026
を含む。ｓｉ＜０ならばｆの積項はリテラルｘｉを含む。このことから、故障位置特定手段は、１次係数の非零要素の正負からマップ関数ｆの積項表現を求めることが可能となる。そして、マップ関数ｆの積項表現から、故障の生じたブロック、サブブロック、又はセルを特定することができる。更に、故障種別判定手段が求めた故障の種別と併せることによって、半導体メモリモデルにおける物理的な故障位置を求めることが可能となる。
尚、本発明についても、単一縮退故障の診断に限られず、多重故障の診断に対しても適用することができる。但し、一部の多重縮退故障については、故障箇所を一意的に判別できない場合もある。
【００５６】
本発明に係る半導体メモリの故障診断装置の第３の構成は、前記第１又は２の構成において、前記フェイル・ビットマップは、ＭＡＴＳ＋アルゴリズムに従って得られる２つのフェイル・ビットマップであることを特徴とする。
【００５７】
このようにテスト長が最短のＭＡＴＳ＋アルゴリズムに従って得られる２つのフェイル・ビットマップを使用することで、半導体メモリの診断に要する時間を極力短縮することができる。
【００５８】
本発明に係るスペクトル計算装置は、半導体メモリの診断を行う総ての記憶セルのアドレスのうち、読み出された応答データがその期待値と一致しない記憶セルのアドレスの分布を示すフェイル・ビットマップに対し、そのウォルシュ・スペクトルを出力するスペクトル計算装置であって、アドレス値（ｘ１，ｘ２，・・・，ｘｎ）２で指定される前記半導体メモリの記憶セルから、読み出される応答データとその期待値とを比較し、両者が一致しないときには非零値、両者が一致するときには零値となるマップ関数ｆの値Ｆを出力するマップ出力手段と、診断を行う総てのアドレスについて、前記マップ関数ｆの値Ｆとして非零値が出力される回数Ｃφを計数し、前記回数Ｃφをフェイル・ビットマップのウォルシュ・スペクトルの０次係数ｓφとして出力する第１の計数手段と、診断を行う総てのアドレスについて、前記マップ関数ｆの値Ｆと前記アドレス値（ｘ１，ｘ２，・・・，ｘｎ）２を二進法展開した各桁の値ｘ１，ｘ２，・・・，ｘｎとの論理積ｘ１Ｆ，ｘ２Ｆ，・・・，ｘｎＦが非零値となる回数Ｃ１，Ｃ２，・・・，Ｃｎを計数する第２の計数手段と、前記各回数Ｃ１，Ｃ２，・・・，Ｃｎを２倍した値２Ｃ１，２Ｃ２，・・・，２Ｃｎを、前記回数Ｃφから減算した値Ｃφ−２Ｃ１，Ｃφ−２Ｃ２，・・・，Ｃφ−２Ｃｎのそれぞれを、フェイル・ビットマップのウォルシュ・スペクトルの１次係数ｓ１，ｓ２，・・・，ｓｎとして出力する１次係数計算手段とを備えたことを特徴とする。
【００５９】
この構成によれば、マップ出力手段はマップ関数ｆの値Ｆを出力することによって、フェイル・ビットマップを出力する。一方、第１の計数手段は、マップ関数ｆの値Ｆとして非零値が出力される回数Ｃφを計数する。この計数値Ｃφは、マップ関数ｆの重み｜ｆ｜であるため、上記〔５〕で説明したとおり、マップ関数ｆのウォルシュ・スペクトルの０次の係数ｓφに等しい。また、第２の係数手段は、アドレス値（ｘｉ）２を二進法展開した各桁の値ｘｉ（ｉ＝１，・・・，ｎ）との論理積ｘｉＦが非零値となる回数Ｃｉを計数するが、この計数値Ｃｉは｜ｘｉｆ｜に等しい。よって、１次係数計算手段が出力する値Ｃφ−２Ｃｉは｜ｆ｜−２｜ｘｉｆ｜に等しい。即ち、上記（補題３）により、１次係数計算手段は、マップ関数ｆのウォルシュ・スペクトルの１次の係数ｓｉを出力する。このように、本発明においては、簡単な計算によりマップ関数ｆのウォルシュ・スペクトルの０次及び１次の係数を計算することが可能となる。
【００６０】
ここで、前記マップ関数出力手段は、半導体メモリの出力及び期待値が入力されるとその排他論理和を出力するＸＯＲ回路により構成することができる。また、第１の計数手段は、前記ＸＯＲ回路の出力する値が１の場合をカウントするカウンタＲｅｇ＃φにより構成することができる。また、第２の計数手段は、前記ＸＯＲ回路の出力値とアドレス値（ｘｉ）２を二進法展開した各桁の値ｘｉとの論理積を出力するｎ個のＡＮＤ回路、及び、各ＡＮＤ回路の出力値が１の場合をカウントするｎ個のカウンタＲｅｇ＃ｉにより構成することができる。そして、１次係数計算手段は、カウンタＲｅｇ＃ｉの出力値を配線により１ビットシフトさせ（すなわち、２倍する。）、前記第１の計数手段のカウント値Ｃφから前記１ビットシフトさせた各カウンタＲｅｇ＃ｉの出力値を減算する減算回路により構成することができる。このように、本発明を実施するための回路構成は極めて簡単であり、また、フェイル・ビットマップを求めながらマップ関数ｆのウォルシュ・スペクトルの０次及び１次の係数を計算するため、計算速度を極めて高速化することが可能となる。
【００６１】
本発明に係る半導体メモリの故障診断方法は、半導体メモリの診断を行う総ての記憶セルのアドレスのうち、読み出された応答データがその期待値と一致しない記憶セルのアドレスの分布を示すフェイル・ビットマップに基づいて、前記半導体メモリに生じている故障の種別及び故障箇所を診断する半導体メモリの故障診断方法であって、前記フェイル・ビットマップに対するウォルシュ・スペクトルを求め、故障テーブル記憶手段に予め記憶された故障テーブルを参照することにより、前記ウォルシュ・スペクトルの０次係数の値から、故障の種別を判定することを特徴とする。
【００６２】
また、本発明に係る半導体メモリの故障診断方法においては、更に、前記ウォルシュ・スペクトルの１次係数の非零要素から、フェイル・ビットマップを生成するマップ関数の積項表現の要素変数を求めるとともに、前記１次係数の非零要素の正負から前記各要素変数のリテラルを求めることにより、故障位置を特定することができる。
【００６３】
本発明に係るスペクトル計算方法は、半導体メモリの診断を行う総ての記憶セルのアドレスのうち、読み出された応答データがその期待値と一致しない記憶セルのアドレスの分布を示すフェイル・ビットマップに対し、そのウォルシュ・スペクトルを計算するスペクトル計算方法であって、アドレス値（ｘ１，ｘ２，・・・，ｘｎ）２で指定される前記半導体メモリの記憶セルから、応答データを読み出し、前記応答データとその期待値とを比較し、両者が一致しないときには非零値、両者が一致するときには零値となるマップ関数ｆの値Ｆを出力するステップ、前記マップ関数ｆの値Ｆとして非零値が出力されたときに計数値Ｃφを１だけ増加させるステップ、前記マップ関数ｆの値Ｆと前記アドレス値（ｘ１，ｘ２，・・・，ｘｎ）２を二進法展開した各桁の値ｘ１，ｘ２，・・・，ｘｎとの論理積ｘ１Ｆ，ｘ２Ｆ，・・・，ｘｎＦのそれぞれについて、非零値である場合にはそれぞれ計数値Ｃ１，Ｃ２，・・・，Ｃｎを１だけ増加させるステップ、を含む一連のステップを、前記半導体メモリの各アドレスの記憶セルに対して行うことにより、前記マップ関数ｆの値Ｆとして非零値が出力される回数である前記計数値Ｃφを、フェイル・ビットマップのウォルシュ・スペクトルの０次係数ｓφとして出力するとともに、前記各計数値Ｃ１，Ｃ２，・・・，Ｃｎを２倍した値２Ｃ１，２Ｃ２，・・・，２Ｃｎを、前記マップ関数ｆの値Ｆとして非零値が出力された計数値Ｃφから減算した値Ｃφ−２Ｃ１，Ｃφ−２Ｃ２，・・・，Ｃφ−２Ｃｎのそれぞれを、フェイル・ビットマップのウォルシュ・スペクトルの１次係数ｓ１，ｓ２，・・・，ｓｎとして出力することを特徴とする。
【００６４】
【発明の実施の形態】
以下、本発明の一実施の形態について、図面を参照しながら説明する。
図５は本発明の実施の形態１に係る半導体メモリの故障診断装置のブロック図である。
【００６５】
図５において、半導体メモリの故障診断装置１は、マップ出力手段２、スペクトル計算手段３、故障テーブル記憶手段４、故障種別判定手段５、故障位置特定手段６、検査シーケンス記憶手段７、及び検査データ書込手段８を有する。また、スペクトル計算手段３は、第１の計数手段９、第２の計数手段１０、及び１次係数計算手段１１を有する。そして、故障診断装置１は、半導体メモリ２０の故障を診断した結果を出力装置２１に出力する。
【００６６】
尚、本発明の半導体メモリの故障診断装置１は、半導体メモリと別個とする必要はなく、半導体メモリ２０と同一のチップ上に診断回路として組み込んでもよい。また、プログラムとして構成して、コンピュータに読み込ませてプログラムを実行させることによって、上記各手段が実現されるような構成としてもよい。
【００６７】
図６は本実施形態に係る半導体メモリの故障診断装置１におけるスペクトル計算装置の部分の回路構成図である。
図６において、マップ出力手段２、検査データ書込手段８、第１の計数手段９、第２の計数手段１０、及び半導体メモリ２０は、図５と同様のものであるため、同符号を付す。
【００６８】
マップ出力手段２は、ＸＯＲ回路により構成されている。このＸＯＲ回路は、半導体メモリ２０から出力される読み出しデータ（応答データ）と、データ書き込み手段８から出力される当該応答データに対する期待値とが入力されると、両者の排他論理和を出力する。このＸＯＲ回路の出力値が、半導体メモリ２０のマップ関数ｆのフェイル・ビットマップ（真理値表ベクトル）の成分値Ｆである。
【００６９】
第１の計数手段９は、カウンタＲｅｇ＃φにより構成されている。このカウンタＲｅｇ＃φは、上記マップ出力手段２であるＸＯＲ回路から出力されるフェイル・ビットマップの成分値Ｆが入力され、当該成分値Ｆが１である回数を計数する。
【００７０】
第２の計数手段１０は、ｎ個のＡＮＤ回路１０ａと、当該ＡＮＤ回路１０ａの出力側に接続されたｎ個のカウンタＲｅｇ＃ｊ（ｊ＝１，・・・，ｎ）１０ｂにより構成される。各ＡＮＤ回路１０ａには、上記マップ出力手段２であるＸＯＲ回路から出力されるフェイル・ビットマップの成分値Ｆと、当該成分値Ｆに対応する読み出しアドレス値（ｘｎ，ｘｎ−１，・・・，ｘ１）２を２進法展開した各桁の値ｘｊとが入力される。そして、両者の論理積ｘｊＦを出力する。各カウンタ１０ｂは、各ＡＮＤ回路１０ａの出力値が１である回数を計数する。
【００７１】
以上のように構成された本実施形態の半導体メモリの故障診断装置において、以下その故障診断方法について説明する。
【００７２】
図７は本発明の実施形態に係る半導体メモリの故障診断方法を表すフローチャートである。本実施の形態においては、一例として、ＭＡＴＳ＋アルゴリズムにより生成されるフェイル・ビットマップを使用した半導体メモリの診断方法について説明する。
【００７３】
まず、検査データ書込手段８は、半導体メモリ２０の各アドレスに対して、０番地からｎ−１番地まで昇順にデータ０を書き込む（Ｓ１）。
【００７４】
次に、第１の計数手段９及び第２の計数手段１０は、内部カウンタの値を０にリセットする（Ｓ２）。
【００７５】
次に、検査データ書込手段８は、半導体メモリ２０の各アドレスに対して、０番地からｎ−１番地まで昇順にデータを読み出した後にデータ１を書き込む（Ｓ３）。
【００７６】
この際、まず、検査データ書込手段８は、半導体メモリ２０に対してアドレス（ｘｎ，・・・，ｘ１）２のデータ出力指示を出力する。半導体メモリ２０が、当該アドレスのデータを出力する。それとともに、検査データ書込手段８は、当該アドレスから読み出されるデータの期待値及び読み出しを行ったアドレス値（ｘｎ，・・・，ｘ１）２を出力する。マップ出力手段２は、半導体メモリ２０の出力値と、前記期待値との排他論理和であるフェイルデータＦを出力する。第１の計数手段９は、フェイルデータＦが１の場合にはカウンタ値をインクリメントし、０の場合には何もしない。一方、第２の計数手段は、アドレス値（ｘｎ，・・・，ｘ１）２を２進法展開した各桁の値ｘｎ，・・・，ｘ１とフェイルデータＦとの論理積の値が１の場合には、その桁のカウンタ値をインクリメントする。当該論理積の値が０の桁のカウンタについては何もしない。次に、検査データ書込手段８は、半導体メモリ２０のアドレス（ｘｎ，・・・，ｘ１）２に１を書き込む。
【００７７】
ステップＳ３においては、以上のような動作を、アドレスが０番地からｎ−１番地まで昇順に繰り返して実行する。このように、ステップ３では、フェイル・ビットマップを生成しながら、並行してウォルシュ・スペクトルの０次及び１次成分の計算も行うことができるため、ウォルシュ・スペクトルを計算するための時間は別途必要なく、高速化が実現される。
【００７８】
ステップＳ３の動作が終了すると、第１の計数手段９は、計数値Ｃφをウォルシュ・スペクトルの０次係数ｓφ、１として出力し、故障種別判定手段５は、この０次係数ｓφ，１を記憶する（Ｓ４）。一方、１次係数計算手段１１は、第２の計数手段が計数した各計数値Ｃ１，・・・，Ｃｎに対して１ビットシフトさせて２倍した後、第１の計数手段９が出力する計数値Ｃφから２Ｃ１，・・・，２Ｃｎを減算する。そして得られた減算値を、ウォルシュ・スペクトルの１次係数ｓｉ、１（ｉ＝１，・・・，ｎ）として出力する（Ｓ５）。故障位置特定手段６は、この１次係数ｓｉ，１を記憶する（Ｓ６）。
【００７９】
その後、第１の計数手段９及び第２の計数手段１０は、内部カウンタの値を０にリセットする（Ｓ７）。
【００８０】
次に、検査データ書込手段８は、半導体メモリ２０の各アドレスに対して、ｎ−１番地から０番地まで降順にデータを読み出した後にデータ０を書き込む（Ｓ８）。この動作も、ステップＳ３と同様である。
【００８１】
ステップＳ８の動作が終了すると、第１の計数手段９は、計数値Ｃφをウォルシュ・スペクトルの０次係数ｓφ，２として出力し、故障種別判定手段５は、この０次係数ｓφ，２を記憶する（Ｓ９）。一方、１次係数計算手段１１は、ステップＳ５と同様の動作によりウォルシュ・スペクトルの１次係数ｓｉ，２（ｉ＝１，・・・，ｎ）を求め、これを出力する（Ｓ１０）。故障位置特定手段６は、この１次係数ｓｉ，２を記憶する（Ｓ１１）。
【００８２】
この時点において、フェイル・ビットマップ１及びフェイル・ビットマップ２のウォルシュ・スペクトルの０次係数及び１次係数が揃う。そこで、故障種別判定手段５は、故障テーブル記憶手段４に記憶された故障テーブルを参照し、フェイル・ビットマップ１及びフェイル・ビットマップ２のウォルシュ・スペクトルの０次係数から、故障の種別を判定する（Ｓ１２）。
【００８３】
ここで、故障テーブルには、表４に示すような構造のデータが格納されている。尚、上述の（定理２）から明らかなように、単一縮退故障時には、マップ関数のウォルシュ・スペクトルの非零要素の絶対値は総て等しくなる。従って、例えば、（ｓφ；ｓ１，ｓ２，・・・，ｓ８）の値は（８；０，０，０，８，８，８，８，８）のようになるが、表４では、これを略記して８（１；０，０，０，１，１，１，１，１）のように記述している。
【表４】
2004178675.tif 000027
【００８４】
故障種別判定手段は、この故障テーブルのウォルシュ・スペクトルに従って、図８に示したような決定木を構成する。図８において、終端節点に故障種別（表４の最左列の項目）を記載する。この決定木は、終端節点は１４個、各節点は３本以上の分岐を有するので、多値決定木となる。
【００８５】
以上のようにして、故障の種別が決定されると、最後に、故障位置特定手段６は、１次係数ｓ１，１，ｓ２，１，・・・，ｓｎ，１及びｓ１，２，ｓ２，２，・・・，ｓｎ，２の非零成分の正負から、マップ関数１及びマップ関数２の積項表現の各要素のリテラルを求める。リテラルの求め方については、既に説明したため、ここでは説明は省略する。そして、故障位置特定手段６は、故障テーブルを参照して、最終的に故障位置を確定する（Ｓ１３）。
【００８６】
尚、上記本実施形態においては、１ビット出力のメモリの診断について説明したが、本発明はそれに限られるものではなく、多ビットの出力メモリにも対応させることが可能である。
【００８７】
また、本実施形態においては、第１の計数手段９、第２の計数手段１０として加算カウンタを使用した場合について説明したが、カウンタとしては、加算カウンタのほかに加減算カウンタを使用することも可能である。例えば、第１の計数手段９に加減算カウンタを使用する場合には、１が入力された場合には減算し、０が入力された場合には加算するようにすればよい。０次のウォルシュ・スペクトルｓφは、２ｎから、このようにして得られた計数値を減ずることにより得られる。また、このような減算を行わなくても、故障辞書の方に２ｎ−ｓφの値を登録しておいてもよい。
【００８８】
【発明の効果】
以上のように、本発明によれば、ウォルシュ・スペクトルの０次係数の値から、故障の種別を判定することで、簡単な計算により故障診断が実現されるため、高速化が可能となる。また、ウォルシュ・スペクトルの１次係数の非零要素から、フェイル・ビットマップを生成するマップ関数の積項表現の要素変数を求めるとともに、１次係数の非零要素の正負から各要素変数のリテラルを求めることにより、故障の種別又は故障位置を特定することが可能となる。さらに、ウォルシュ・スペクトルの０次係数及び１次係数の計算は、フェイル・ビットマップの生成と並行して逐次計算により行うことが可能であるため、半導体メモリの故障診断に要する時間を極めて短縮することが可能となる。
【図面の簡単な説明】
【図１】半導体メモリの構造の一例を表す図である。
【図２】図１の半導体メモリをモデル化した図である。
【図３】ＭＡＴＳ＋により生成された検査パターンを表す図である。
【図４】セル、行デコーダ、ビット線に単一故障を有する各メモリに対して、ＭＡＴＳ＋を加えたときのフェイル・ビットマップの例である。
【図５】本発明の実施の形態１に係る半導体メモリの故障診断装置のブロック図である。
【図６】本発明の実施形態に係る半導体メモリの故障診断装置におけるスペクトル計算装置の部分の回路構成図である。
【図７】本発明の実施形態に係る半導体メモリの故障診断方法を表すフローチャートである。
【図８】故障診断プログラム生成のための多値決定木である。
【符号の説明】
１  故障診断装置
２  マップ出力手段
３  スペクトル計算手段
４  故障テーブル記憶手段
５  故障種別判定手段
６  故障位置特定手段
７  検査シーケンス記憶手段
８  検査データ書込手段
９  第１の計数手段
１０  第２の計数手段
１０ａ  ＡＮＤ回路
１０ｂ  カウンタ
１１  １次係数計算手段
２０  半導体メモリ
２１  出力装置
【図１】
2004178675.tif 000028
【図２】
2004178675.tif 000029
【図３】
2004178675.tif 000030
【図４】
2004178675.tif 000031
【図５】
2004178675.tif 000032
【図６】
2004178675.tif 000033
【図７】
2004178675.tif 000034
【図８】
2004178675.tif 000035