(57)【要約】【課題】走査線数に１を加算した加算数を２ｎ値の比率に応じた数値群に正確に分割可能な走査線数から成る表示領域に対して表示する画像のサイズを、その走査線数に応じて正確に分割可能なサイズに変換することで、正確な非順次走査が可能な画像表示装置、画像処理装置、画像表示装置制御プログラム及び画像処理装置制御プログラムを提供する。【解決手段】画像表示装置１０を、パネル１０ａと、制御部１０ｂと、駆動部１０ｃと、フレームメモリ１０ｄと、画像解析部１０ｅと、画像変換部１０ｆと、を含んだ構成とし、外部装置からの入力画像を画像解析部１０ｅにおいて解析し、画像変換部１０ｆによってその解析結果に基づき、パネル１０ａにおける表示領域の走査線数に応じて入力画像のサイズを変換し、正確な非順次走査処理を行えるようにする。【選択図】      図１
2004258223.tif 000002
【特許請求の範囲】
【請求項１】
光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次１つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力するデータ線駆動回路と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、を備え、
所定数の前記走査線及び前記データ線より成る表示領域の走査線数と前記光学素子の発光階調を示す前記発光階調数に応じたビット長Ｎの階調データとに基づき生成される、前記表示領域の走査線の総数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された前記表示領域における各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように、前記走査線の選択順番を決定し且つこの選択順番による非順次走査によって前記表示領域に所定画像を階調表示可能な画像表示装置であって、
前記表示領域に所定画像を階調表示するときに、
当該表示領域の走査線数に基づき、前記非順次走査前の前記所定画像のサイズを当該走査線数に応じたサイズに拡大または縮小可能なサイズ変更手段を備えることを特徴とする画像表示装置。
【請求項２】
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第２の処理と、
前記第２の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第３の処理と、を行う処理部を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理及び前記第３の処理を繰り返し行うことにより前記非順次走査における走査線の選択順番を決定することを特徴とする請求項１記載の画像表示装置。
【請求項３】
前記表示領域の走査線数を検出する走査線数検出手段を備えることを特徴とする請求項１又は請求項２記載の画像表示装置。
【請求項４】
光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次１つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力するデータ線駆動回路と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、を備え、
所定数の前記走査線及び前記データ線より成る表示領域の走査線数と前記光学素子の発光階調を示す前記発光階調数に応じたビット長Ｎの階調データとに基づき生成される、前記表示領域の走査線の総数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された前記表示領域における各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように、前記走査線の選択順番を決定し且つこの選択順番による非順次走査によって前記表示領域に所定画像を階調表示可能な画像表示装置に入力する前記所定画像を適切なサイズの画像に変換する画像処理装置であって、
前記表示領域の走査線数を検出する走査線数検出手段と、当該検出された走査線数に基づき、必要に応じて、前記非順次走査処理前の前記所定画像のサイズを当該走査線数に応じたサイズに拡大または縮小可能なサイズ変更手段と、を備えることを特徴とする画像処理装置。
【請求項５】
前記画像表示装置は、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第２の処理と、
前記第２の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第３の処理と、を行う処理部を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理及び前記第３の処理を繰り返し行うことにより前記非順次走査における走査線の選択順番を決定することを特徴とする請求項４記載の画像処理装置。
【請求項６】
請求項１記載の画像表示装置を制御するためのプログラムであって、
前記表示領域の走査線数に基づき、前記非順次走査処理前の前記所定画像のサイズを当該走査線数に応じたサイズに拡大または縮小するサイズ変更ステップを備えることを特徴とする画像表示装置制御プログラム。
【請求項７】
前記表示領域の走査線数を検出する走査線数検出ステップを備えることを特徴とする請求項６記載の画像表示装置制御プログラム。
【請求項８】
請求項４記載の画像処理装置を制御するプログラムであって、
前記表示領域の走査線数を検出する走査線数検出ステップと、当該検出された走査線数に基づき、前記非順次走査ステップ実行前の前記所定画像のサイズを当該走査線数に応じたサイズに拡大または縮小するサイズ変更ステップと、を備えることを特徴とする画像処理装置制御プログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発光素子を含む画素から成る電気光学装置に係り、特に、階調表示による画像の表示ムラを抑えるのに好適な画像表示装置及び電気光学装置に入力する画像サイズをその表示領域の走査線数に応じたものに変換するのに好適な画像処理装置に関する。
【０００２】
【従来の技術】
従来、電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器や液晶テレビなどの表示部に広く用いられている。ここで、従来の電気光学装置は、例えば、マトリクス状に配列した画素電極や、この画素電極に接続されたスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板の間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、ある１本の走査線を選択すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介し画素電極に対して、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化する。このため、画素毎に濃度が変化するので、階調表示することが可能となる。
【０００３】
このとき、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、各走査線を順次選択するとともに、第２に、選択された走査線と交差する画素に、当該画素の階調に応じた電圧を有する画像信号を、対応するデータ線に印加する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００４】
ところが、データ線に印加される画像信号は、画素の階調に対応する電圧、すなわちアナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなどが必要となるので、装置全体のコスト高を招致してしまう。更に、これらのＤ／Ａ変換回路・オペアンプなどの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難となり、特に高精細な表示を行う場合に顕著となるという問題がある。また、Ｄ／Ａ変換回路やオペアンプ等による消費電力の増加等の問題もある。
【０００５】
そこで、電気光学素子の発光時間を制御して、階調を得る方式が開発されている。この方式においては、データ線に、電気光学素子を発光させるか否かの２値の信号（ディジタル信号）を供給すれば良く、画質に悪影響を与える上記したアナログ回路が不要になるといった利点があるが、この制御を行う上で走査線の選択時間がかかり過ぎるといった問題が浮上している。
【０００６】
そこで、上記した問題を解決するためのディジタル信号を利用した液晶ディスプレイの駆動方式として、非順次走査方式が開発されている。これは、光学素子の発光階調を示すビット長Ｎの階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））の比率に応じた数値群に基づき、走査線をある特定の順番（走査線の配列順では無く非順次となる順番）で選択することで、この光学素子の発光時間を制御することにより階調を得る方式である（例えば、特許文献１参照。）。
【０００７】
【特許文献１】
特開２００１−１６６７３０号公報。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記した非順次走査を行う電気光学装置においては、画像データ側が非順次走査を行うことに合わせて作成されているわけでは無いので、画像データによって決まる走査線数に１を加算した加算数を、上記した階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））の比率に応じた数値群に正確に分割することが不可能な場合がある。従って、特に動画等のように、表示内容がめまぐるしく変化するようなものを表示する場合に、正確に分割できないことによる画質劣化が顕著となる恐れがある。
【０００９】
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、走査線数に１を加算した加算数を２ｎ値の比率に応じた数値群に正確に分割可能な走査線数から成る表示領域に対して表示する画像のサイズを、その走査線数に応じて正確に分割可能なサイズに変換することで、正確な非順次走査が可能な画像表示装置、画像処理装置、画像表示装置制御プログラム及び画像処理装置制御プログラムを提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る画像表示装置は、光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次１つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力するデータ線駆動回路と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、を備え、
所定数の前記走査線及び前記データ線より成る表示領域の走査線数と前記光学素子の発光階調を示す前記発光階調数に応じたビット長Ｎの階調データとに基づき生成される、前記表示領域の走査線の総数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された前記表示領域における各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように、前記走査線の選択順番を決定し且つこの選択順番による非順次走査によって前記表示領域に所定画像を階調表示可能な画像表示装置であって、
前記表示領域に所定画像を階調表示するときに、
当該表示領域の走査線数に基づき、前記非順次走査前の前記所定画像のサイズを当該走査線数に応じたサイズに拡大または縮小可能なサイズ変更手段を備えることを特徴としている。
【００１１】
このような構成であれば、第１の発明は、非順次走査方式によって、所定数の走査線及びデータ線から成る表示領域に画像を表示するときに、サイズ変更手段によって、前記表示領域の走査線数に基づき、必要に応じて、非順次走査を行う前の前記所定画像のサイズを当該走査線数に応じたサイズに拡大または縮小することが可能である。従って、表示領域の走査線数及び表示する画像のサイズに基づき、必要に応じて画像のサイズを適切なものに変換できるので、非順次走査による画像の表示処理において、走査線数と画像の縦方向のピクセル数が一致するような適切なサイズの画像の表示処理が可能となり、画像表示時の表示ムラ等の画質劣化を抑えることが可能となる。
【００１２】
ここで、上記した光学素子は、例えば、液晶、エレクトロルミネッセンス素子、プラズマディスプレイ、発光ダイオード等である。
また、第２の発明は、第１の発明において、前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第２の処理と、
前記第２の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第３の処理と、を行う処理部を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理及び前記第３の処理を繰り返し行うことにより前記非順次走査における走査線の選択順番を決定することを特徴としている。
【００１３】
つまり、上記した手順により、走査線駆動回路によって選択された画像の表示領域における各走査線に対応した各光学素子が、当該走査線が選択される毎に２ｎ値から成る比率に応じた数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能な状態となる。
また、第３の発明は、第１又は第２の発明において、前記表示領域の走査線数を検出する走査線数検出手段を備えることを特徴としている。
【００１４】
つまり、走査線数検出手段によって、表示領域の走査線数を検出することが可能である。従って、例えば、表示領域が可変可能なウィンドウのようなときに、その可変に応じて走査線数を検出することが可能となる。
また、第４の発明は、光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次１つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力するデータ線駆動回路と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、を備え、
所定数の前記走査線及び前記データ線より成る表示領域の走査線数と前記光学素子の発光階調を示す前記発光階調数に応じたビット長Ｎの階調データとに基づき生成される、前記表示領域の走査線の総数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された前記表示領域における各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように、前記走査線の選択順番を決定し且つこの選択順番による非順次走査によって前記表示領域に所定画像を階調表示可能な画像表示装置に入力する前記所定画像を適切なサイズの画像に変換する画像処理装置であって、
前記表示領域の走査線数を検出する走査線数検出手段と、当該検出された走査線数に基づき、必要に応じて、前記非順次走査処理前の前記所定画像のサイズを当該走査線数に応じたサイズに拡大または縮小可能なサイズ変更手段と、を備えることを特徴としている。
【００１５】
このような構成であれば、非順次走査方式によって、所定数の走査線及びデータ線から成る表示領域に画像を表示するときに、走査線数検出手段によって、前記表示領域の走査線数を検出することが可能であり、サイズ変更手段によって、前記取得された走査線数に基づき、必要に応じて、非順次走査を行う前の前記所定画像のサイズを当該走査線数に応じたサイズに拡大または縮小することが可能である。従って、表示領域の走査線数及び表示する画像のサイズに基づき、必要に応じて画像のサイズを適切なものに変換できるので、非順次走査による画像の表示処理において、走査線数と画像の縦方向のピクセル数が一致するような適切なサイズの画像の表示処理が可能となり、画像表示時の表示ムラ等の画質劣化を抑えることが可能となる。
【００１６】
また、第５の発明は、第４の発明において、前記画像表示装置は、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第２の処理と、
前記第２の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第３の処理と、を行う処理部を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理及び前記第３の処理を繰り返し行うことにより前記非順次走査における走査線の選択順番を決定することを特徴としている。
【００１７】
つまり、上記した手順により、走査線駆動回路によって選択された画像の表示領域における各走査線に対応した各光学素子が、当該走査線が選択される毎に２ｎ値から成る比率に応じた数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能な状態となる。
また、第６の発明は、第１の発明を制御するためのプログラムであって、
前記表示領域の走査線数に基づき、前記非順次走査処理前の前記所定画像のサイズを当該走査線数に応じたサイズに拡大または縮小するサイズ変更ステップを備えることを特徴としている。
【００１８】
ここで、本発明は、第１の発明を制御するためのプログラムであり、その効果は重複するので記載を省略する。
また、第７の発明は、第６の発明において、前記表示領域の走査線数を検出する走査線数検出ステップを備えることを特徴としている。
ここで、本発明は、第３の発明を制御するためのプログラムであり、その効果は重複するので記載を省略する。
【００１９】
また、第８の発明は、第４の発明を制御するプログラムであって、
前記表示領域の走査線数を検出する走査線数検出ステップと、当該検出された走査線数に基づき、前記所定画像のサイズを当該走査線数に応じたサイズに拡大または縮小するサイズ変更ステップと、を備えることを特徴としている。
ここで、本発明は、第４の発明を制御するためのプログラムであり、その効果は重複するので記載を省略する。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図１乃至図７は、本発明に係る画像表示装置及び画像処理装置の実施の形態を示す図である。
まず、本発明に係る画像表示装置の構成を図１に基づいて説明する。図１は、本発明に係る画像表示装置の構成を示すブロック図である。
【００２１】
画像表示装置１０は、パネル１０ａと、制御部１０ｂと、駆動部１０ｃと、フレームメモリ１０ｄと、画像解析部１０ｅと、画像変換部１０ｆと、を含んだ構成となっている。
パネル１０ａは、図３に示す発光素子を含む画素回路をマトリクス状に配設して構成したもので、駆動部１０ｃからの電圧供給（あるいは電流供給）により選択された発光素子を所定時間発光させる。図３に示すように、画素回路３は、走査線３０と、データ線３１と、電流供給線３２と、スイッチングトランジスタ３３と、ドライビングトランジスタ３４と、光学素子３５と、保持容量コンデンサ３６と、を含んだ構成となっている。ここで、本実施の形態における画素回路３は、制御部１０ｂから駆動部１０ｃを介して供給されるｂｒｉｇｈｔ信号がｈｉｇｈ、又は、ｌｏｗと書き込まれることに応じてその動作が制御され、走査線３０が駆動されているいないに関わらず、データ線３１を介してｂｒｉｇｈｔ信号がｈｉｇｈと書き込まれたときは光学素子３５を発光させ、ｌｏｗと書き込まれたときは発光させないようになっている。また、本実施の形態において、光学素子３５は、エレクトロルミネッセンス素子とする。つまり、本実施の形態に係る画像表示装置１０は、データ線３１に印加する信号（ｂｒｉｇｈｔ信号）を２値的なビットデータとするとともに、このビットデータを用いて、１フレームの期間において光学素子３５の発光時間を制御する構成となっている。これにより、光学素子３５の発光時間を階調データを構成するビット列の各ビットに対応した時間にしたがって制御することで、階調表示を行う。
【００２２】
制御部１０ｂは、基本となる、垂直走査信号、水平走査信号、ドットクロック信号及び階調データにしたがって、駆動部１０ｃを制御するものである。つまり、駆動部１０ｃに、非順次走査によりパネル１０ａにおける画像表示領域の走査線を特定の順番で選択させ、且つ、表示画像データに基づき選択された走査線の画素に電圧を印加（あるいは電流を供給）させるものである。
【００２３】
駆動部１０ｃは、制御部１０ｂにより制御されるもので、非順次走査によりパネル１０ａにおける画像表示領域の走査線を特定の順番で選択し、且つ、表示する画像データに基づき選択された走査線の画素に電圧を印加（あるいは電流を供給）するものである。
フレームメモリ１０ｄは、画像表示領域に表示する画像を取り扱うためのメモリであり、このメモリ上の非順次走査に対応した画像データを取り出してパネル１０ａの対応する走査線の画素を駆動する。
【００２４】
画像解析部１０ｅは、外部装置から取得した画像データを解析し、その解析結果を画像変換部１０ｆに伝送するものである。ここでの解析内容は、画像データの色数、サイズなどであり、これにより画像データの必要走査線数等が解る。
画像変換部１０ｆは、画像解析部１０ｅからの解析結果と表示パネルにおける走査線数とに基づき、画像のサイズを走査線数に応じた適切なものに変換するものである。変換された画像データはフレームメモリ１０ｄに記憶される。ここで、本実施の形態において、画像の拡大処理又は縮小処理（これらは双方の処理をまとめて、一般にリサンプリングと呼ばれる）においては、公知の拡大縮小手法（実際は、拡大縮小処理における座標変換後のポストフィルタ部分の処理手法）である、ニアレストネイバー法、バイリニア法及びバイキュービック法の３つの手法を選択することができるようになっている。また、ニアレストネイバー法、バイリニア法、バイキュービック法の順で処理後の画質が向上する。
【００２５】
以下、上記３つの手法について簡単に説明する。
（１）ニアレストネイバー法（ｎｅａｒｅｓｔ  ｎｅｉｇｈｂｏｒ）
一般的に、拡大又は縮小後の画像のある画素に対応する、拡大又は縮小前の画像の画素の座標は、整数値を取らず実数値を取る。よって最近傍の画素を選択し、この濃度値を拡大又は縮小後の画像の対応画素に描き込む方法が、ニアレストネイバー法である。この手法は、その処理が非常にコンピュータ向きであり、高速に処理できるため、とりあえず、どのようなリサンプリングでも良いという場合に使われる。しかし、縮小処理においては、エイリアシングが頻繁に発生し、画質は悪くなる。一方、出力される画像は比較的コントラストが高く、入力画像の種類によっては、非常に素直に拡大処理できることがある。
【００２６】
（２）バイリニア法（ｂｉ−ｌｉｎｅａｒ  ｉｎｔｅｒｐｏｌａｔｉｏｎ）
上記ニアレストネイバー法では最近傍の画素を選択したが、バイリニア法では周囲の４つの画素の濃度値から、その座標（実数値）に応じて線形の濃度補間を行う。この手法は、ニアレストネイバー法のようにエイリアシングが発生することはないが、一方で、輝度変化が直線的になりすぎ、画像がぼやけてしまうという欠点がある。
【００２７】
（３）バイキュービック法（ｂｉ−ｃｕｂｉｃ  ｃｏｎｖｏｌｕｔｉｏｎ）
バイリニア法よりも高精度で補間を行うために、周囲の１６個の画素の濃度値から、３次関数を用いて補間する。補間に用いる式は、ｓｉｎ（πｘ）／πｘで、理論的には最も完全な濃度補間式であることが知られている。この手法の特徴として、バイリニア法のようにエイリアシングが発生しないこと、そして、バイリニア法ほど画像がぼやけないことがあげられる。しかし、計算量が多く処理速度が遅い、画像に若干の揺らぎが生じるなどの欠点も有する。
【００２８】
更に、図１及び図４に基づき、画像表示装置１０のより具体的な動作を説明する。ここで、図４は、パネル１０ａにおける表示領域の例を示す図である。
まず、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）等の外部装置から画像解析部１０ｅに動画等の画像データが伝送される。これにより、画像解析部１０ｅでは、画像データの解析処理が行われる。解析処理は、上記したように、入力画像の色数やサイズなどを調べるものである。これにより、画像のサイズ（例えば、６４０（横のピクセル数）×４８０（縦のピクセル数））が解ると、画像変換部１０ｆでは、パネル１０ａの画素マトリクスに配列された走査線の配列方向と同方向の入力画像のサイズとパネル１０ａの表示領域（例えば、３８１（信号線数）×２５４（走査線数））における走査線数とを比較する。ここで、本実施の形態では、走査線は、行方向に配列されている。従って、入力画像の縦サイズ（４８０ピクセル）とパネル１０ａの走査線数（２５４）とを比較する。また、入力画像の階調データのビット数は８ビットとする。
【００２９】
上記比較を行うと、「４８０＞２５４」となり、表示領域の走査線数より入力画像の縦のピクセル数の方が大きいので、上記した、ニアレストネイバー法、バイリニア法及びバイキュービック法のいずれか１を用いて入力画像の縮小処理を行うことになる。
ここで、本実施の形態においては、入力画像の横のサイズに関しては、縮小処理における縦のサイズが決まった後に、元画像の縦横比に応じて決定される。つまり、入力画像のサイズから「縦：横＝４８０：６４０＝３：４」となる。従って、縦のサイズが４８０ピクセルから２５４ピクセルへと縮小されるので、入力画像の横のサイズは６４０ピクセルから３３９ピクセルへと縮小される。最終的に、縮小処理後の入力画像のサイズは「３３９（横のピクセル数）×２５４（縦のピクセル数）」となる。
【００３０】
一方、上記した場合とは逆に、入力画像のサイズが２００（横のピクセル数）×１５０（縦のピクセル数）と、表示領域のサイズより小さい場合は、画像変換部１０ｆにおいて、表示領域のサイズに合わせて、上記した、ニアレストネイバー法、バイリニア法及びバイキュービック法のいずれか１を用いて入力画像の拡大処理が行われる。この場合は、入力画像の縦のサイズ１２０ピクセルを、表示領域の走査線数２５４（本）に応じて、２５４ピクセルへと拡大処理することになる。一方、元画像の縦横比「縦：横＝１５０：２００＝３：４」に基づき、入力画像の横のサイズ２００ピクセルは３３９ピクセルへと拡大処理される。つまり、入力画像のサイズは、「２００（横のピクセル数）×１５０（縦のピクセル数）」から拡大処理により、「３３９（横のピクセル数）×２５４（縦のピクセル数）」のサイズへと変換されることになる。
【００３１】
上記変換された画像は、フレームメモリ１０ｄに記憶され、制御部１０ｂ及び駆動部１０ｃによって、パネル１０ａにおける表示領域に、非順次走査によって表示される。ここで、本実施の形態においては、画像表示装置１０における表示領域は、図４（ａ）に示す表示領域１００ａのようにパネル１０ａの全体のみを表示領域としている。これは、図１の構成であると、画像解析部１０ｅ又は画像変換部１０ｆが、表示領域の走査線数を検出するような構成となっていないためである。従って、本実施の形態においては、画像変換部１０ｆが予め表示領域１００ａの走査線数を知っていることとする。なお、図１の画像表示装置１０において、後述する走査線検出部２１ｂと同様の機能部を設けることにより、表示領域の走査線数を検出できる構成としても良い。この構成であれば、パネル１０ａにおける表示領域を非順次走査に適切な任意のサイズに可変することが可能である。
【００３２】
更に、非順次走査方式による画像表示の原理を説明する。
ここで、説明の便宜上、走査線の総数を１４本、階調データのビット長を４ビットとした場合を例として説明する。
まず、走査線の総数１４に１を加算した１５を、ビット長Ｎの階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じて分割された数値群を生成する。つまり、階調データのビット長Ｎは４ビットであるので、２０：２１：２２：２３＝１：２：４：８の比率で走査線の総数に１を加算した値１５を分割する。この場合は、丁度、１：２：４：８に分割できる。従って、それぞれの比に応じて、１、２、４、８の４つの数値に分割されることになる。
【００３３】
次に、総数１４の走査線のそれぞれに０〜１３の通し番号を対応付ける。そして、階調データのＬＳＢ（０ビット目）に、最初に選択する走査線（以降、初期走査線と称す）の通し番号０を初期値として設定する。次に、階調データの３ビット目（ＭＳＢ）に対して、１つ前に選択された走査線の通し番号０に前記分割した数値のうち最も大きい８を加算し、この通し番号８を初期走査線の通し番号として設定する。更に、階調データの２ビット目に対して、１つ前に選択された走査線の通し番号８に前記分割した数値のうち２番目に大きい４を加算し、この１２を初期走査線の通し番号として設定する。なお更に、階調データの１ビット目に対して、１つ前に選択された通し番号１２に前記分割した数値のうち３番目に大きい２を加算するが、この場合は、加算後の数値が通し番号１３を超えるので、加算結果の１４を走査線の総数１４で割った時の余り（０）を初期走査線の通し番号として設定する。なお、１２に３を足した１５の場合は、１５／１４＝１（余り１）となるので、この場合の初期走査線の通し番号は１となる。
【００３４】
従って、階調データのビット長４ビットにおける、ＬＳＢに対しては通し番号０が初期値として設定され、ＭＳＢに対しては通し番号８が初期値として設定され、２ビット目に対しては通し番号１２が初期値として設定され、１ビット目に対しては通し番号０が初期値として設定されることになる。
このように、階調データのビット長に応じて、上記したように１つ前に選択された走査線の通し番号に前記分割した数値を大きいものから小さいものに向けて順番に加算した数値によって、階調データの各ビットに対応した初期走査線の通し番号を決定する。
【００３５】
更に、この決定された初期走査線を、階調データの、ＬＳＢ（０ビット目）に対応した初期走査線、ＭＳＢ（３ビット目）に対応した初期走査線、２ビット目に対応した初期走査線、１ビット目に対応した初期走査線の順でそれぞれ対応する通し番号の走査線を選択していき、且つ、選択された走査線の各画素を駆動していく。そして、各走査線の選択後は各ビットに対応した初期走査線の通し番号にそれぞれ１を加算する。この際、各ビットに対応した初期値に１を加算していった結果が走査線の総数から１を減算した値（ここでは１３）を超えたときは、その加算結果を０にする。つまり、１３番目の走査線が選択され、その通し番号１３に１を加算したときはその加算結果を走査線の通し番号１３を超える数値（１４）とせずに、走査線の通し番号の最小値である０とする。故に、次の処理では、０番目の走査線が選択されることになる。階調データの各ビットの選択順番は、ＬＳＢ→ＭＳＢ→「ＬＳＢ及びＭＳＢの間の上位ビット→下位ビット」→ＬＳＢ→ＭＳＢ→・・・の順番で行われる。すなわち、０ビット目→３ビット目→２ビット目→１ビット目→０ビット目→３ビット目→２ビット目→・・・の繰り返しとなる。つまり、階調データの各ビットに対応して、０番目の走査線、８番目の走査線、１２番目の走査線、０番目の走査線を選択すると、以降は、１番目の走査線、９番目の走査線、１３番目の走査線、１番目の走査線を選択するように、各ビットに対応した１つ前に選択した走査線の通し番号にそれぞれ１を加算した通し番号の走査線を順次選択し、各画素を駆動していく。
【００３６】
なお、上記画像表示装置１０においては、表示領域の走査線数が２５４本であるので、この数に１を加算した２５５を、８ビットの階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・（８−１））から成る比率に応じて分割することになる。つまり、２５５を、１：２：４：８：１６：３２：６４：１２８の比率に応じた数値群に分割することになり、各ビットに対応した数値は、１、２、４、８、１６、３２、６４及び１２８の８つとなる。
【００３７】
また、表示領域の走査線数によっては、走査線数に１を加算した加算数をＮビットの階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じて正確に分割することができない場合がある。例えば、表示領域の走査線数が２４０本で、階調データのビット長が６ビットであったときを考える。この場合は、走査線数に１を加算した加算数２４１を、１：２：４：８：１６：３２の比率で分割することになるが、２４１は、この比率に正確に分割できない。従って、４、７、１５、３０、６２、１２３といったように、正確な比率の数値に分割できない場合はその近傍値とすることで数値群を生成する。
【００３８】
更に、図５に基づき、画像表示装置１０の動作処理の流れを説明する。図５は、画像表示装置１０の動作処理を示すフローチャートである。
図５に示すように、まずステップＳ１００に移行し、画像解析部１０ｅにおいて、画像データを取得したか否かを判定し、取得したと判定された場合（Ｙｅｓ）はステップＳ１０２に移行し、そうでない場合（Ｎｏ）は取得するまで待機する。
【００３９】
ステップＳ１０２に移行した場合は、画像解析部１０ｅにおいて、取得した画像データの解析処理を行いステップＳ１０４に移行する。ここでは、上記したように、画像の色数や画像サイズを解析して調べる。
ステップＳ１０４では、画像解析部１０ｅにおいて、解析結果を画像変換部１０ｆに伝送してステップＳ１０６に移行する。
【００４０】
ステップＳ１０６では、画像変換部１０ｆにおいて、パネル１０ａにおける表示領域の走査線数及び解析結果に基づき、上記した、ニアレストネイバー法、バイリニア法及びバイキュービック法のいずれか１の手法を用いて取得した画像データを適切な画像サイズに変換してステップＳ１０８に移行する。
ステップＳ１０８では、画像変換部１０ｆにおいて、変換された画像データをフレームメモリ１０ｄに記憶してステップＳ１１０に移行する。
【００４１】
ステップＳ１１０では、制御部１０ｂ及び駆動部１０ｃによって、フレームメモリ１０ｄに記憶された画像データを非順次走査によって表示する処理を行いステップＳ１００に移行する。ここで、フレームメモリは所定容量の２つの領域が用意されており、これら２つの領域を切り替えて画像の表示を行う。つまり、一方の領域に変換後の画像が記憶される間に、他方の領域に記憶された画像を表示する。
【００４２】
更に、図６に基づき、画像表示装置１０におけるフレームメモリ１０ｄに記憶された画像データを非順次走査によって表示する処理の流れを説明する。図６は、画像データを非順次走査によって表示する処理を示すフローチャートである。図６に示すように、まずステップＳ２００に移行し、表示領域の走査線数及び表示画像の発光階調数が設定されステップＳ２０２に移行する。
【００４３】
ステップＳ２０２では、設定階調数に応じたビット長Ｎの階調データを生成してステップＳ２０４に移行する。ここで、階調数が初めから決められている場合は、予め階調データを生成しておけばこの処理を行う必要はない。また、階調データとは、入力された階調数に応じたビット長の変数であり、例えば１６階調なら４ビットのビット長を有する変数であり、６４階調であれば６ビットのビット長を有する変数となる。本実施の形態においては、８ビットの２５６階調である。
【００４４】
ステップＳ２０４では、走査線の総数に１を加算した加算数をビット長Ｎの階調データのビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率群の各比率に応じた数値に分割した数値群を生成してステップＳ２０６に移行する。
ステップＳ２０６では、生成された数値群に基づき、階調データの各ビットに対応した初期走査線の番号を算出して設定しステップＳ２０８に移行する。
【００４５】
ステップＳ２０８では、制御回路１０ｂは、駆動回路１０ｃに、階調データの各ビットに対応した初期走査線を、上記したＬＳＢ→ＭＳＢ→「ＬＳＢ及びＭＳＢの間の上位ビット〜下位ビット」の順番で駆動させステップＳ２１０に移行する。
ステップＳ２１０では、制御回路１０ｂは、駆動回路１０ｃによって駆動された初期走査線の番号にそれぞれ１を加算してステップＳ２１２に移行する。
【００４６】
ステップＳ２１２では、各ビットに対応した番号の加算結果に、走査線の総数を超えたものがあるか否かを判定し、超えたものがあると判定された場合（Ｙｅｓ）はステップＳ２１４に移行し、そうでない場合（Ｎｏ）はステップＳ２２０に移行する。
ステップＳ２１４に移行した場合は、加算結果の番号を、「０」に更新してステップＳ２１６に移行する。つまり、走査線に対応付けた通し番号の最小値（本実施の形態では「０」）に更新する。
【００４７】
ステップＳ２１６では、各ビットに対応した加算結果の番号の走査線の選択を上記した順番で行いステップＳ２１８に移行する。
ステップＳ２１８では、１つ前に選択された走査線の番号（ステップＳ２１６で選択された番号）にそれぞれ１を加算してステップＳ２１２に移行する。
一方、加算結果に走査線の総数を超えるものがなくステップＳ２２０に移行した場合は、加算結果をそのまま設定してステップＳ２１６に移行する。
【００４８】
ここで、上記図６のフローチャートでは、走査線の選択順番等を計算によって行うようになっているが、これに限らず、画像表示装置１０では、表示領域の走査線数が予め解っているので、走査線の選択順番を予め計算してメモリ等に用意しておくようにしても良い。
以上、画像変換部１０ｆにおいて、上記したように、パネル１０ａにおける表示領域の走査線数に応じて、入力画像側の縦方向のピクセル数を同じ数となるように変換するようにしたので、表示領域の走査線と入力画像を構成する１ライン（ピクセルの横の列）とが１対１で対応付けられることになり、正確に非順次走査を行うことが可能である。
【００４９】
更に、図２に基づき、本発明に係る画像表示システムの構成を説明する。図２は、本発明に係る画像表示システムの構成を示すブロック図である。
図２に示すように、画像表示システム２は、電気光学装置２０と、画像処理装置２１と、を含んだ構成となっている。
電気光学装置２０は、パネル１０ａと、制御部１０ｂと、駆動部１０ｃと、フレームメモリ１０ｄと、を含んだ構成となっている。
【００５０】
パネル１０ａ〜１０ｄは、上記図１に示すものと同様であるので、説明の記載を省略する。
画像処理装置２１は、画像解析部２１ａと、走査線検出部２１ｂと、画像変換部２１ｃと、を含んだ構成となっている。
画像解析部２１ａは、外部装置から取得した画像データを解析し、その解析結果を画像変換部２１ｃに伝送するものである。ここでの解析内容は、画像データの色数、サイズなどであり、これにより画像データの必要走査線数等が解る。
【００５１】
走査線数検出部２１ｂは、パネル１０ａにおける表示領域の走査線数及びデータ線数を検出するもので、検出した走査線数及びデータ線数は、画像変換部２１ｃに伝送される。
画像変換部２１ｃは、画像解析部２１ａからの解析結果及び走査線数検出部２１ｂの検出結果に基づき、画像のサイズを検出された走査線数に応じた適切なものに変換する機能を有するものである。変換された画像データはフレームメモリ１０ｄに記憶される。ここで、本実施の形態において、画像の拡大処理又は縮小処理においては、公知の拡大縮小手法である、ニアレストネイバー法、バイリニア法及びバイキュービック法の３つの手法を選択することができるようになっている。また、ニアレストネイバー法、バイリニア法、バイキュービック法の順で処理後の画質が向上する。
【００５２】
更に、図２及び図４に基づき、画像表示システム２のより具体的な動作を説明する。
まず、ＰＣ等の外部装置から、画像処理装置２１の画像解析部２１ａに画像データが伝送される。これにより、画像解析部２１ａでは、画像データの解析処理が行われる。解析処理は、上記したように、入力画像の色数やサイズなどを調べるものである。これにより、画像のサイズ（例えば、６４０（横のピクセル数）×４８０（縦のピクセル数））が解る。ここで、本実施の形態においては、入力画像の階調データのビット数は７ビットとする。
【００５３】
一方、走査線数検出部２１ｂでは、電気光学装置２０の制御部１０ｂを介してパネル１０ａにおける表示領域の走査線数及びデータ線数を検出して、検出結果を画像変換部２１ｃに伝送する。ここで、パネル１０ａにおける表示領域は、図４（ｂ）に示す１００ｂとなり、ここでは、１２７（走査線数）×１６９（信号線数）であるとする。
【００５４】
画像解析部２１ａの解析結果及び走査線数検出部２１ｂの検出結果を取得すると、画像変換部２１ｃは、入力画像の縦のサイズ（４８０ピクセル）とパネル１０ａにおける表示領域における走査線数（１２７本）とを比較する。ここでは「４８０＞１２７」となり、表示領域の走査線数より入力画像の縦のピクセル数の方が大きいので、上記した、ニアレストネイバー法、バイリニア法及びバイキュービック法のいずれか１を用いて入力画像の縮小処理を行うことになる。
【００５５】
ここで、本実施の形態においては、入力画像の横のサイズに関しては、縮小処理によって縦のサイズが決まった後に、元画像の縦横比に応じてサイズが決定される。つまり、入力画像のサイズから「縦：横＝４８０：６４０＝３：４」となる。従って、縦のサイズが４８０ピクセルから１２７ピクセルへと縮小されるので、入力画像の横のサイズは６４０ピクセルから１６９ピクセルへと縮小される。最終的に、縮小処理後の入力画像のサイズは「１６９（横のピクセル数）×１２７（縦のピクセル数）」となる。
【００５６】
一方、上記した場合とは逆に、入力画像のサイズが１２０（横のピクセル数）×９０（縦のピクセル数）と、表示領域のサイズより小さい場合（９０＞１２７）は、画像変換部２１ｃにおいて、表示領域のサイズに合わせて入力画像の拡大処理が行われる。この場合は、入力画像の縦のサイズ９０ピクセルを、表示領域の走査線数１２７（本）に応じて、１２７ピクセルへと拡大処理することになる。一方、元画像の縦横比「縦：横＝９０：１２０＝３：４」より、入力画像の横のサイズ１２０ピクセルを１６９ピクセルへと拡大処理する。つまり、入力画像のサイズは、「１２０（横のピクセル数）×９０（縦のピクセル数）」から拡大処理により、「１６９（横のピクセル数）×１２７（縦のピクセル数）」のサイズへと変換される。
【００５７】
上記変換された画像は、フレームメモリ１０ｄに記憶され、制御部１０ｂ及び駆動部１０ｃによって、パネル１０ａにおける表示領域に、非順次走査によって表示されることになる。ここで、非順次走査に関しては上記画像表示装置１０における処理と同様であるので説明の記載を省略する。
なお、上記画像表示システム２においては、表示領域の走査線数が１２７本であるので、この数に１を加算した１２８を、７ビットの階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・（７−１））から成る比率に応じて分割することになる。つまり、１２８を、１：２：４：８：１６：３２：６４の比率に応じた数値群に分割することになり、各ビットに対応した数値は、１、２、４、８、１６、３２及び６４の７つとなる。
【００５８】
更に、図７に基づき、画像処理装置２１の動作処理の流れを説明する。図７は、画像処理装置２１の動作処理を示すフローチャートである。
図７に示すように、まずステップＳ３００に移行し、画像解析部２１ａにおいて、画像データを取得したか否かを判定し、取得したと判定された場合（Ｙｅｓ）はステップＳ３０２に移行し、そうでない場合（Ｎｏ）は取得するまで待機する。
【００５９】
ステップＳ３０２に移行した場合は、画像解析部２１ａにおいて、取得した画像データの解析処理を行いステップＳ３０４に移行する。ここでは、上記したように、画像の色数や画像サイズを解析して調べる。
ステップＳ３０４では、画像解析部２１ａにおいて、解析結果を画像変換部２１ｃに伝送してステップＳ３０６に移行する。
【００６０】
ステップＳ３０６では、走査線数検出部２１ｂにおいて、パネル１０ａにおける表示領域の走査線数（ここでは、データ線数も）を検出してステップＳ３０８に移行する。
ステップＳ３０８では、走査線数検出部２１ｂにおいて、検出結果を画像変換部２１ｃに伝送してステップＳ３１０に移行する。
【００６１】
ステップＳ３１０では、画像変換部２１ｃにおいて、パネル１０ａにおける表示領域の走査線数及び画像解析部２１ａの解析結果に基づき、上記した、ニアレストネイバー法、バイリニア法及びバイキュービック法のいずれか１の手法を用いて取得した画像データを適切な画像サイズに変換してステップＳ３１２に移行する。
【００６２】
ステップＳ３１２では、画像変換部２１ｃにおいて、変換された画像データをフレームメモリ１０ｄに伝送してステップＳ３００に移行する。
以上、画像変換部２１ｃにおいて、上記したように、パネル１０ａにおける表示領域の走査線数に応じて、入力画像側の縦方向のピクセル数を同じ数となるように変換するようにしたので、表示領域の走査線と入力画像を構成するピクセルの１ライン（ピクセルの横の列）とが１対１で対応付けられることになり、正確に非順次走査を行うことが可能である。
【００６３】
ここで、図１及び図２に示す、制御部１０ｂは、第１及び第４の発明に記載の制御部に対応し、駆動部１０ｃは、第１及び第４の発明に記載の走査線駆動回路及びデータ線駆動回路に対応し、図１に示す、画像解析部１０ｅ及び画像変換部１０ｆによる画像サイズの変換処理は、第１の発明に記載のサイズ変更手段に対応し、図２に示す、画像解析部２１ａ及び画像変換部２１ｃによる画像サイズの変換処理は、第４の発明に記載のサイズ変更手段に対応し、走査線数検出部２１ｂは、第３及び第４の発明に記載の走査線数検出手段に対応する。
【００６４】
なお、上記実施の形態においては、拡大縮小処理に、ニアレストネイバー法、バイリニア法及びバイキュービック法のいずれか１を用いているが、これに限らず、別の手法を用いるようにしても良い。
【図面の簡単な説明】
【図１】本発明に係る画像表示装置の構成を示すブロック図である。
【図２】本発明に係る画像表示システムの構成を示すブロック図である。
【図３】発光素子を含む画素回路の構成を示す図である。
【図４】パネル１０ａにおける表示領域の例を示す図である。
【図５】画像表示装置１０の動作処理を示すフローチャートである。
【図６】画像データを非順次走査によって表示する処理を示すフローチャートである。
【図７】画像処理装置２１の動作処理を示すフローチャートである。
【符号の説明】
２…画像表示システム、３…画素回路、１０…画像表示装置、１０ａ…パネル、１０ｂ…制御部、１０ｃ…駆動部、１０ｄ…フレームメモリ、１０ｅ…画像解析部、１０ｆ…画像変換部、２０…電気光学装置、２１…画像処理装置、２１ａ…画像解析部、２１ｂ…走査線数検出部、２１ｃ…画像変換部、３０…走査線、３１…データ線、３２…電流供給線、３３…スイッチングトランジスタ、３４…ドライビングトランジスタ、３５…光学素子、３６…保持容量コンデンサ、１００ａ、１００ｂ…表示領域
【図１】
2004258223.tif 000003
【図２】
2004258223.tif 000004
【図３】
2004258223.tif 000005
【図４】
2004258223.tif 000006
【図５】
2004258223.tif 000007
【図６】
2004258223.tif 000008
【図７】
2004258223.tif 000009