(57)【要約】【課題】迷光の影響を低減した高性能の半導体光センサ装置を提供する。【解決手段】半導体光センサ装置は、半導体基板と、前記半導体基板上に絶縁膜により分離されて形成された半導体層と、前記半導体層の表面近傍に形成された第１のフォトダイオードと、前記半導体層の前記第１のフォトダイオードの下方に形成された第２のフォトダイオードと、前記半導体層に形成された、前記第１及び第２のフォトダイオードの出力信号を処理する信号処理回路とを有する。【選択図】　図１
2004119713.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に絶縁膜により分離されて形成された半導体層と、
前記半導体層の表面近傍に形成された第１のフォトダイオードと、
前記半導体層の前記第１のフォトダイオードの下方に形成された第２のフォトダイオードと、
前記半導体層に形成された、前記第１及び第２のフォトダイオードの出力信号を処理する信号処理回路と、
を有することを特徴とする半導体光センサ装置。
【請求項２】
前記半導体層は、前記絶縁膜に接する第１のｐ型層と、この第１のｐ型層上に形成されたｎ型層とを有し、
前記第１のフォトダイオードは、前記ｎ型層とその表面に拡散形成された第２のｐ型層との間のｐｎ接合を受光接合とし、
前記第２のフォトダイオードは、前記第１のｐ型層と前記ｎ型層との間のｐｎ接合を受光接合とする
ことを特徴とする請求項１記載の半導体光センサ装置。
【請求項３】
前記信号処理回路は、前記第１のフォトダイオードの出力電流から、第２のフォトダイオードの出力電流の所定倍を減算する電流演算回路を有する
ことを特徴とする請求項１又は２記載の半導体光センサ装置。
【請求項４】
前記電流演算回路は、
第２のフォトダイオードのアノード端子が接地端子に接続されている前記第１及び第２のフォトダイオードの共通カソード端子にコレクタとベースが接続され、エミッタが電源端子に接続された第１のｐｎｐトランジスタと、
前記第１のフォトダイオードのアノード端子にコレクタとベースが接続され、エミッタが前記接地端子に接続された第１のｎｐｎトランジスタと、
前記第１のｐｎｐトランジスタとカレントミラーを構成して、コレクタが出力端子に接続された第２のｐｎｐトランジスタと、
前記第１のｎｐｎトランジスタとカレントミラーを構成して、コレクタが前記出力端子に接続された第２のｎｐｎトランジスタとを有する
ことを特徴とする請求項３記載の半導体光センサ装置。
【請求項５】
前記出力端子に得られる出力電流が特定の波長領域のみに感度を持つように、前記第１及び第２のｐｎｐトランジスタのエミッタ面積比と、前記第１及び第２のｎｐｎトランジスタのエミッタ面積比が設定されている
ことを特徴とする請求項４記載の半導体光センサ装置。
【請求項６】
前記出力端子に得られる出力電流が可視光領域のみに感度を持つように、前記第１及び第２のｐｎｐトランジスタのエミッタ面積比と、前記第１及び第２のｎｐｎトランジスタのエミッタ面積比が設定されている
ことを特徴とする請求項５記載の半導体光センサ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体光センサ装置に関する。
【０００２】
【従来の技術】
半導体光センサ装置の一つに、視感度特性と同様の分光感度特性を持たせる照度センサがある。半導体照度センサは、例えば携帯電話等のディスプレイの調光制御に利用される。視感度特性は、図４に示すように、波長５００〜６００ｎｍの間にピークを持つ。一方、シリコンフォトダイオードの分光感度特性は、図５に示すように、９６０〜９８０ｎｍ付近にピーク感度を持つ。従って、シリコン基板を用いて照度センサを実現するには、例えばフォトダイオード上に赤外光成分を吸収して可視光成分を透過させる光学フィルタを形成する方法が用いられる。光学フィルタには、誘電体多層膜干渉フィルタや色素フィルタがある。
【０００３】
光学フィルタを用いることなく、所望の分光感度特性を実現することも可能である。シリコン基板では、表面近傍で短波長光成分が多く吸収され、長波長光成分は表面から深い部分で多く吸収される。この様なシリコンの光吸収特性を利用して、一つのシリコン基板に縦積み状態に形成した二つのフォトダイオードの光電流を演算することにより、所望の分光感度特性が得られることは知られている。また一つの半導体基板に、深さの異なる複数のフォトダイオードを互いに絶縁分離された状態で形成する技術も提案されている（例えば、特許文献１参照）。しかし、シリコン基板は表面近傍でも赤外光成分に対する感度がゼロになる訳ではないので、図４のように赤外光成分に感度を持たなければ、分光感度特性は得られない。
【０００４】
【特許文献１】
特開平１１−１６３３８６号公報
【０００５】
【発明が解決しようとする課題】
一つの半導体基板の異なる深さ位置に、互いに異なる分光感度特性を持つフォトダイオードを形成し、それらの光電流を演算する場合に、基板への迷光（ノイズ光）の侵入による影響が問題になる。即ち、照度センサチップに入射光が照射された場合、フォトダイオード部分のみならず、基板の側面からも光が入射する。基板のフォトダイオード部分以外に入射した迷光により基板内で生成される余分なキャリアは、光電流の演算により所望の分光感度特性を得ることを困難にする。フォトダイオードの出力を演算処理する信号処理回路をフォトダイオードと同じ半導体基板内に形成する場合には、信号処理回路への迷光の影響も問題になる。
【０００６】
具体的に、この種のセンサチップでは、フォトダイオードが形成された領域のみに光が入射するように、他の領域を遮光マスクで覆うことが行われる。しかし、スクライブラインが形成されているチップの最外周部やチップの側面を遮光マスクで覆うことは難しく、これらの部分からシリコン基板への光侵入が避けられない。特にチップの側面からは、チップをマウントしたベースからの反射光も多く侵入する。従って、フォトダイオードの出力電流に、余分な光電流により生成されたキャリア電流が重なり、これが正確な光電流演算を難しくする。
【０００７】
照度センサの場合、上述した迷光成分の基板への侵入は、具体的には、赤外光成分を含まない蛍光灯と、赤外光成分を多く含む白色電球とにより同じ照度で照射した時に、出力が大きく異なってしまうという不都合をもたらす。赤外光成分は、シリコン基板深くにまで到達して、フォトダイオードの出力電流演算や回路部に大きな影響を与えるためである。
【０００８】
この発明は、迷光の影響を低減した高性能の半導体光センサ装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】
この発明に係る半導体光センサ装置は、半導体基板と、前記半導体基板上に絶縁膜により分離されて形成された半導体層と、前記半導体層の表面近傍に形成された第１のフォトダイオードと、前記半導体層の前記第１のフォトダイオードの下方に形成された第２のフォトダイオードと、前記半導体層に形成された、前記第１及び第２のフォトダイオードの出力信号を処理する信号処理回路と、を有することを特徴とする。
【００１０】
この発明よると、二つのフォトダイオードを絶縁分離された半導体層の厚み方向に重なる状態で形成することにより、迷光の影響を低減した分光感度特性の出力を得ることができる。
【００１１】
この発明において具体的に、半導体層は、絶縁膜に接する第１のｐ型層と、この第１のｐ型層上に形成されたｎ型層とを有する。そして、第１のフォトダイオードは、ｎ型層とその表面に拡散形成された第２のｐ型層との間のｐｎ接合を受光接合とし、第２のフォトダイオードは、第１のｐ型層とｎ型層との間のｐｎ接合を受光接合として構成される。
【００１２】
また信号処理回路は、例えば第１のフォトダイオードの出力電流から、第２のフォトダイオードの出力電流の所定倍を減算する電流演算回路を有する。具体的に電流演算回路は、第２のフォトダイオードのアノード端子が接地端子に接続されている第１及び第２のフォトダイオードの共通カソード端子にコレクタとベースが接続され、エミッタが電源端子に接続された第１のｐｎｐトランジスタと、第１のフォトダイオードのアノード端子にコレクタとベースが接続され、エミッタが接地端子に接続された第１のｎｐｎトランジスタと、第１のｐｎｐトランジスタとカレントミラーを構成して、コレクタが出力端子に接続された第２のｐｎｐトランジスタと、第１のｎｐｎトランジスタとカレントミラーを構成して、コレクタが出力端子に接続された第２のｎｐｎトランジスタとを備えて構成される。
【００１３】
そして、第１及び第２のｐｎｐトランジスタのエミッタ面積比と、第１及び第２のｎｐｎトランジスタのエミッタ面積比を最適設定することによって、出力端子に得られる出力電流が特定の波長領域のみに感度を持つように、例えば可視領域のみに感度を持つようにすることができる。
【００１４】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態によるフォトセンサ装置を説明する。
図１は、実施の形態による照度センサチップ１の要部断面構造を示し、図２はそのセンサチップ１の概略レイアウトを示している。センサチップ１は、図２に破線で示すように、フォトダイオード部（受光部）２と、その出力光電流を演算処理する信号処理回路部３を有する。信号処理回路部３は遮光マスクにより覆われる。チップ１の周辺に端子パッド４が配置される。
【００１５】
センサチップ１は、図１に示すように、シリコン基板１０上に酸化膜等の絶縁膜１１により分離されたシリコン層１２が形成されたＳＯＩ基板を用いている。シリコン層１２は、絶縁膜１１に接するｐ型層１３とこの上に形成されたｎ型エピタキシャル層１４とからなる。ｐ型層１３は、好ましくはｎ型層１４より高濃度であり、１５μｍ或いはそれ以下の薄いものとする。
【００１６】
このＳＯＩ基板のフォトダイオード部２には、二つのフォトダイオードＰＤ１，ＰＤ２が重なる状態で形成されている。一方のフォトダイオードＰＤ１は、ｎ型層１４とその表面に拡散形成されたｐ型層２１との間のｐｎ接合を受光接合とする。他方のフォトダイオードＤ２は、ｐ型層１３とｎ型層１４の間のｐｎ接合を受光接合とする。この様に、シリコン層１２には、その表面近傍に受光接合を持つフォトダイオードＰＤ１とこれより深い位置に受光接合を持つフォトダイオードＰＤ２とが、ｎ型層１４を共通カソード層として形成されている。このｎ型層１４の不純物濃度と厚みは、フォトダイオードＰＤ１，ＰＤ２が逆バイアスされた時に完全空乏化しないように、選択されている。これにより、空乏化しないで残るｎ型層１４の上下に形成される空乏層がそれぞれ、フォトダイオードＰＤ１，ＰＤ２の光吸収層となる。フォトダイオード部２は、ｐ＋型埋め込み層２２と、ｐ＋型拡散層２３により囲まれて、他の領域から分離されている。
【００１７】
信号処理回路部３には、トランジスタ回路が形成されている。図１では、信号処理回路のなかの、二つのフォトダイオードＰＤ１，ＰＤ２の光電流の演算を行う電流演算回路における一つのｎｐｎトランジスタＮ１のみが示されている。トランジスタＮ１は、ｎ型層１４をコレクタとし、その中にｐ型ベース層３２、更にｎ＋型エミッタ層３３を形成して構成される。ｎ型層１４とｐ型層１３の間には、ｎ＋型コレクタ埋め込み層３１が形成されている。
【００１８】
素子が形成された基板は、シリコン酸化膜４１で覆われる。この酸化膜４１にコンタクト孔を開けて端子電極が形成される。フォトダイオードＰＤ１，ＰＤ２の共通カソード端子Ａとなる電極４２は、ｎ型層１４に形成されたｎ＋型拡散層２４にコンタクトする。フォトダイオードＰＤ１，ＰＤ２のアノード端子Ｂ，Ｃとなる電極４３，４４はそれぞれ、ｐ型層２１，ｐ＋型層２３にコンタクトする。これらのフォトダイオードの端子電極と同時に、トランジスタのコレクタ電極４５、ベース電極４６、エミッタ電極４７が形成される。
【００１９】
各端子電極が形成された面は更にシリコン酸化膜５０で覆われ、信号処理回路部２を覆う遮光マスク５１が形成される。遮光マスク５１は例えば、各端子電極を引き出す金属配線（図示せず）と同じ金属膜を用いて形成される。
【００２０】
この照度センサチップ１は、図１に矢印で示すように、入射光は上から酸化膜５０，４１を透過して、フォトダイオード部２に入射される。浅い受光接合を持つフォトダイオードＰＤ１は、主に短波長成分を吸収し、これより深い受光接合を持つフォトダイオードＰＤ２はより長波長成分を主に吸収する。即ち、これらのフォトダイオードＰＤ１，ＰＤ２は、図６に示すような分光感度特性を持つ。そこで、フォトダイオードＰＤ１，ＰＤ２の出力光電流の演算を行うことにより、所望の分光感度を持つ出力を得ることができる。具体的に可視光成分のみを検出するためには、フォトダイオードＰＤ１の光電流から、フォトダイオードＰＤ２の光電流の所定倍を減算すればよい。
【００２１】
図３は、この実施の形態での信号処理回路部３のなかの電流演算回路５の要部構成を示している。ｐｎｐトランジスタＰ１，Ｐ２は、２つのフォトダイオードＰＤ１，ＰＤ２の合計光電流を検出するためのカレントミラーを構成している。トランジスタＰ１は、ベースとコレクタが二つのフォトダイオードＰＤ１，ＰＤ２の共通カソード端子Ａに接続され、エミッタが電源端子Ｖｃｃに接続されている。出力用ｐｎｐトランジスタＰ２は、ベースがトランジスタＰ１のベースに、エミッタが電源端子Ｖｃｃに、コレクタが出力端子ＯＵＴに接続されている。
【００２２】
ｎｐｎトランジスタＮ１，Ｎ２は、フォトダイオードＰＤ１の光電流を検出するためのカレントミラーを構成しており、図１にはこれらのうちトランジスタＮ１が示されている。トランジスタＮ１は、ベースとコレクタがフォトダイオードＰＤ１のアノード端子Ｂに接続され、エミッタが接地端子ＧＮＤに接続されている。出力用ｎｐｎトランジスタＮ２は、ベースがトランジスタＮ１のベースに、エミッタが接地端子ＧＮＤに、コレクタが出力端子ＯＵＴに接続されている。フォトダイオードＰＤ２のアノード端子Ｃは接地されている。
【００２３】
トランジスタＰ１，Ｐ２のエミッタ面積比及び、トランジスタＮ１，Ｎ２のエミッタ面積比は、二つのフォトダイオードＰＤ１，ＰＤ２の分光感度特性に応じて所望の分光感度の出力が得られるように最適設定される。例えば、トランジスタＰ２のエミッタ面積を、トランジスタＰ１のそれのｎ倍（ｎは任意の正数）に設定し、トランジスタＮ２のエミッタ面積を、トランジスタＮ１のそれのｍ倍（ｍは任意の正数）に設定したとする。
【００２４】
受光部２に光が入射したとき、電流演算回路５の出力電流Ｉｏｕｔは、トランジスタＰ２のコレクタ電流をＩ１、トランジスタＮ２のコレクタ電流をＩ２として、Ｉｏｕｔ＝Ｉ２−Ｉ１となる。トランジスタＰ２のコレクタ電流Ｉ１は、二つのフォトダイオードＰＤ１，ＰＤ２の光電流Ｉｐ１，Ｉｐ２に対して、Ｉ１＝ｎ（Ｉｐ１＋Ｉｐ２）である。トランジスタＮ２のコレクタ電流Ｉ２は、Ｉ２＝ｍ・Ｉｐ１である。従って出力電流Ｉｏｕｔは、下記数１のようになる。
【００２５】
【数１】
2004119713.tif 000003
【００２６】
数１から、出力電流Ｉｏｕｔは、短波長感度の大きいフォトダイオードＰＤ１の光電流から、長波長感度の大きいフォトダイオードＰＤ２の光電流のｎ／（ｍ−ｎ）倍を引いた値になる。具体的に例えば、フォトダイオードＰＤ１，ＰＤ２の分光感度特性が図６に示すようなものであるとすると、トランジスタＰ１，Ｐ２のカレントミラーの倍率（エミッタ面積比）をｎ＝１とし、トランジスタＮ１，Ｎ２のカレントミラーの倍率（エミッタ面積比）をｍ＝４とする。このとき出力電流Ｉｏｕｔは、数２となる。
【００２７】
【数２】
Ｉｏｕｔ＝Ｉｐ１−０．３３３×Ｉｐ２
【００２８】
この条件では、フォトダイオードＰＤ１の長波長成分の出力は、フォトダイオードＰＤ２の出力により相殺される。従って、８００ｎｍ以上の波長域には感度を持たない、図４に示す視感度特性と対応する分光感度特性が得られることになる。
【００２９】
この実施の形態では、上述したように、フォトダイオードＰＤ１，ＰＤ２は、絶縁膜１１によってシリコン基板１０から分離されているため、シリコン基板１０に入射した迷光により基板１０内で発生したキャリアは、絶縁膜１１によりｐ型層１３への移動が遮られる。従ってフォトダイオードＰＤ１，ＰＤ２の光電流には、基板１０で生成したキャリアによるノイズ成分が重畳されることはなく、所望の分光感度特性を得ることが可能になる。信号処理回路部３も同様にシリコン基板１０に侵入する光の影響がなくなり、これも正確な電流演算を可能とする。
【００３０】
またこの実施の形態では、ＳＯＩ構造のシリコン層１２の共通のフォトダイオード部（受光部）２に、異なる深さの受光接合を持つ二つのフォトダイオードＰＤ１，ＰＤ２が重ねて形成されている。従って、二つのフォトダイオードＰＤ１，ＰＤ２は、これらを基板面内の異なる位置に形成する場合と異なり、共通の小さな受光面をもって形成される。しかも、二つのフォトダイオードを基板の異なる位置に異なる厚みの光吸収層を持って形成する場合に比べて、センサチップの構造、製造工程ともに簡単になる。
【００３１】
以上により、蛍光灯のもとでも白色電球のもとでも正しく照度を検出できる照度センサが得られる。特に、ｐ型層１３の厚みを１５μｍ以下にすることによって、蛍光灯照射の場合と白色電球照射の場合の出力電流差が実用上十分に小さくなることが、発明者等の実験により確認されている。
【００３２】
図１では、信号処理回路のトランジスタとしてバーティカルトランジスタを用いているが、図７に示すようにラテラルトランジスタを用いることもできる。図７では、電流演算回路５の構成素子である、端子Ａに接続される一つのｐｎｐトランジスタＰ１のみ示している。即ちｐｎｐトランジスタＰ１は、ｎ型層１４をベースとし、この中に形成されたｐ型コレクタ層６１と、ｐ型エミッタ層６２を備えて構成される。
【００３３】
通常のバーティカルトランジスタでは、ベース層がコレクタ層表面に形成されるから、ベース層より体積の大きいコレクタ層での余分なキャリア吸収が問題になる。これに対してラテラルトランジスタでは、ベース層内にコレクタ，エミッタが形成されるから、ベース層での余分なキャリア吸収が問題になる。ラテラルトランジスタでは、余分なキャリア吸収に起因するベース電流が流れると、これがｈＦＥ倍されてコレクタ電流となるから、バーティカルトランジスタよりも迷光の影響が大きい。従って、信号処理回路にラテラルトランジスタを用いた場合に、特に迷光の影響低減の措置が重要になる。
【００３４】
なお信号処理回路３は、図３に示した電流演算回路５に後続する回路を含むが、その回路素子には、トランジスタの他、抵抗やキャパシタが用いられる。
【００３５】
【発明の効果】
以上述べたようにこの発明によれば、迷光の影響を低減した高性能の半導体光センサ装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態によるフォトセンサチップの要部断面図である。
【図２】同フォトセンサチップの平面図である。
【図３】同フォトセンサチップに搭載された電流演算回路の構成を示す図である。
【図４】視感度特性を示す図である。
【図５】シリコンの分光感度特性を示す図である。
【図６】実施の形態による二つのフォトダイオードの分光感度特性を示す図である。
【図７】他の実施の形態によるフォトセンサチップの要部断面図である。
【符号の説明】
１…フォトセンサチップ、２…フォトダイオード部（受光部）、３…信号処理回路部、４…端子パッド、１０…シリコン基板、１１…絶縁膜、１２…シリコン層、１３…ｐ型層、１４…ｎ型層、２１…ｐ型層、２２，２３…ｐ＋型層、３１…ｎ＋型コレクタ埋め込み層、３２…ｐ型ベース層、３３…ｎ＋型エミッタ層、４１，５０…酸化膜、４２…カソード電極、４３，４４…アノード電極、４５…コレクタ電極、４６…ベース電極、４７…エミッタ電極、５１…遮光マスク、５２…スクライブライン。
【図１】
2004119713.tif 000004
【図２】
2004119713.tif 000005
【図３】
2004119713.tif 000006
【図４】
2004119713.tif 000007
【図５】
2004119713.tif 000008
【図６】
2004119713.tif 000009
【図７】
2004119713.tif 000010