(57)【要約】【課題】導電膜を形成する導電材料を弾く性質を有する撥液層を、リフトオフを利用することなくパターニングすることができる液晶用マトリクス基板の製造方法およびそれによって製造される液晶用マトリクス基板を提供する。【解決手段】電気絶縁性基板１１上に形成されたＴＦＴアクティブマトリクス回路１０を覆うように感光性電気絶縁膜２０を形成し、感光性電気絶縁膜２０の表面上に感光性撥水膜２１を形成し、感光性電気絶縁膜２０および感光性撥水膜２１にハーフトーン露光を施し、画素電極形成予定位置の感光性撥水膜２１を除去するとともに、感光性電気絶縁膜２０の表面からソース・ドレイン電極膜１７に達する貫通孔を形成し、感光性電気絶縁膜２０および前記貫通孔の表面に導電材料を塗布することによって塗布型透明導電膜２３を形成し画素電極２３ａとコンタクトホール２３ｂとを形成し、ＴＦＴアクティブマトリクス基板１を得る。【選択図】      図１
2004177429.tif 000002
【特許請求の範囲】
【請求項１】
電気絶縁性基板上に、液晶セルを形成するためのマトリクス回路を形成する工程と、
前記マトリクス回路を覆うように感光性を有する電気絶縁層を形成する工程と、
前記電気絶縁層の表面上に、感光性および導電膜を形成する導電材料を弾く性質を有する撥液層を形成する工程と、
前記電気絶縁層および前記撥液層に、露光量を調整することによってハーフトーン露光を施す工程と、
画素電極を形成するべく予め定められる位置の前記撥液層を除去するとともに、前記電気絶縁層の表面から前記マトリクス回路に達する貫通孔を形成する工程と、
前記電気絶縁層および前記貫通孔の表面に導電材料を塗布することによって導電膜を形成し、画素電極とコンタクトホールとを形成する工程とを含むことを特徴とする液晶用マトリクス基板の製造方法。
【請求項２】
電気絶縁性基板上に、液晶セルを形成するためのマトリクス回路を形成する工程と、
前記マトリクス回路を覆うように感光性を有する電気絶縁層を形成する工程と、
前記電気絶縁層を露光する工程と、
前記電気絶縁層の表面から前記マトリクス回路に達する貫通孔を形成する工程と、
前記電気絶縁層の表面上に、前記電気絶縁層と異なる感光性および導電膜を形成する導電材料を弾く性質を有する撥液層を形成する工程と、
前記撥液層を露光する工程と、
画素電極を形成するべく予め定められる位置の前記撥液層を除去する工程と、
前記電気絶縁層および前記貫通孔の表面に導電材料を塗布することによって導電膜を形成し、画素電極とコンタクトホールとを形成する工程とを含むことを特徴とする液晶用マトリクス基板の製造方法。
【請求項３】
電気絶縁性基板上に、液晶セルを形成するためのマトリクス回路を形成する工程と、
前記マトリクス回路を覆うように感光性を有する電気絶縁層を形成する工程と、
前記電気絶縁層の表面上に、導電膜を形成する導電材料を弾く性質を有する撥液層を形成する工程と、
前記撥液層の表面上に、レジスト層を形成する工程と、
前記電気絶縁層および前記レジスト層に、露光量を調整することによってハーフトーン露光を施す工程と、
画素電極を形成するべく予め定められる位置の前記レジスト層を除去する工程と、
画素電極を形成するべく予め定められる位置の前記撥液層を除去する工程と、
前記電気絶縁層の表面から前記マトリクス回路に達する貫通孔を形成する工程と、
前記電気絶縁層および前記貫通孔の表面に導電材料を塗布することによって導電膜を形成し、画素電極とコンタクトホールとを形成する工程とを含むことを特徴とする液晶用マトリクス基板の製造方法。
【請求項４】
前記導電膜が、着色されていることを特徴とする請求項１〜３のうちのいずれか１つに記載の液晶用マトリクス基板の製造方法。
【請求項５】
請求項１〜４のいずれかに記載の液晶用マトリクス基板の製造方法によって製造されることを特徴とする液晶用マトリクス基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に用いる液晶用マトリクス基板およびその製造方法に関する。
【０００２】
【従来の技術】
従来から、液晶表示装置としては、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；略称：ＴＦＴ）をスイッチング素子に用いるアクティブマトリクス型液晶表示装置が広く用いられている。ＴＦＴをスイッチング素子に用いるＴＦＴアクティブマトリクス型液晶表示装置では、透明なガラス基板の表面に、複数のＴＦＴ素子がマトリクス状に配置されて成るＴＦＴアクティブマトリクス回路が形成されたＴＦＴアクティブマトリクス基板を使用する。ＴＦＴアクティブマトリクス基板は、複数枚のフォトマスクを用い、フォトリソグラフィプロセスによる微細パターニングを繰返すことによって製造される。液晶表示装置の生産性および製造歩留を向上させるという観点、また原価を低く抑えるという観点から、ＴＦＴアクティブマトリクス基板の製造工程におけるフォトマスクの使用枚数の削減、すなわちフォトリソグラフィプロセスの回数の削減が検討されている。
【０００３】
また、ＴＦＴアクティブマトリクス型液晶表示装置の低消費電力化および高輝度化を図る観点から、液晶セルの光透過率を高めることが求められる。液晶セルの光透過率を高めるためには、ＴＦＴアクティブマトリクス基板の開口率を向上させることが必要である。開口率とは、液晶セルに電界を与えるための画素電極の全画素に対する面積比を百分率で表すものである。開口率を向上させる技術としては、ＴＦＴ素子部を覆う絶縁性の保護膜上に画素電極を形成し、保護膜を介することによってＴＦＴ素子部と画素電極とを立体的に分離して積み重ねて配置し、積み重ね方向から見た平面図上ではＴＦＴ素子部と画素電極とをオーバーラップさせて画素領域を広くする技術が知られている。このようにＴＦＴ素子部と画素電極とが立体的に分離して積み重ねられ平面的にはオーバーラップしている状態を、以後、立体的にオーバーラップしている状態と称する。この従来技術によって８０％を越える高開口率が実現されている。このような高開口率のＴＦＴアクティブマトリクス基板は、５〜６回のフォトリソグラフィプロセスを経て製造されており、製造工程におけるフォトリソグラフィプロセスの回数の削減、すなわちフォトマスクの使用枚数の削減が求められる。
【０００４】
高開口率のＴＦＴアクティブマトリクス基板の製造工程においてフォトマスクの使用枚数を削減することに関する先行技術がある。この先行技術では、ＴＦＴ素子部を覆う絶縁性の保護膜上に、画素電極と画素電極との境界部分となる撥水層を形成し、画素電極を形成するべく予め定められる位置（以下、このような位置を形成予定位置と表記する）のみに水性の導電材料を塗布することによって、フォトマスクを使用することなく画素電極を形成し、製造工程におけるフォトリソグラフィプロセスの回数を削減している。
【０００５】
この先行技術によって得られる高開口率のＴＦＴアクティブマトリクス基板として、ＴＦＴアクティブマトリクス基板５を例示する。図２８（ａ）は、ＴＦＴアクティブマトリクス基板５の構成を簡略化して示す平面図であり、図２８（ｂ）は、図２８（ａ）に示すＴＦＴアクティブマトリクス基板５の切断面線ＩＩＩ−ＩＩＩ′における断面構成を示す断面図である。なお、図２８（ｂ）では、Ｇ−Ｓ交差部７０、ＴＦＴ素子部７１、画素部７２およびゲート端子部７３の断面構成を、説明の便宜上連なって構成されるものと仮定し並べて示す。
【０００６】
図２８（ａ）に示すように、ＴＦＴアクティブマトリクス基板５には、ガラス基板５１上に、ゲート電極膜５２で形成される走査用のゲート電極配線７４とソース・ドレイン電極膜５７で形成されるデータ用のソース電極配線７５とが交差するＧ−Ｓ交差部７０、スイッチング素子であるＴＦＴ素子部７１、ゲート端子部７３および図示しないソース端子部を含むＴＦＴアクティブマトリクス回路５０と、表示領域である画素部７２とが形成される。画素部７２には、画素電極６３ａが形成される。画素電極６３ａと画素電極６３ａとは、撥水層である撥水性フッ素系樹脂膜６１によって分離されている。ゲート端子部７３および図示しないソース端子部は、ＴＦＴアクティブマトリクス回路５０と、液晶セルを駆動させ液晶表示動作を行わせるためにＴＦＴアクティブマトリクス回路５０の周辺に設けられる駆動用の電子回路（以下、単に「周辺回路」と称する）とを電気的に接続するための端子取出部である。
【０００７】
また図２８（ｂ）に示すように、ＴＦＴアクティブマトリクス基板５には、ガラス基板５１上に、ゲート電極膜５２と、ゲート絶縁膜５４と、チャネル部５５ａを有する第１半導体層５５と、第２半導体層５６と、ソース・ドレイン電極膜５７と、パッシベーション膜５９とが積層されてＴＦＴ素子部７１が形成され、ＴＦＴ素子部７１を覆う絶縁性の保護膜である感光性アクリル系樹脂膜６０の凹所６２ａの表面に画素電極６３ａが形成され、さらに感光性アクリル系樹脂膜６０の表面からＴＦＴアクティブマトリクス回路５０に達するコンタクトホール６３ｂおよび６３ｃが形成される。画素電極６３ａはコンタクトホール６３ｂによってＴＦＴ素子部７１と電気的に接続される。またＴＦＴアクティブマトリクス回路５０は、ゲート端子部７３のコンタクトホール６３ｃおよび図示しないソース端子部のコンタクトホールによって周辺回路と電気的に接続される。
【０００８】
図２８（ａ）および図２８（ｂ）に示すように、ＴＦＴアクティブマトリクス基板５では、感光性アクリル系樹脂膜６０を介することによって、ゲート電極膜５２と画素電極６３ａとを積み重ねて形成し、画素電極６３ａとＴＦＴアクティブマトリクス回路５０のＴＦＴ素子部７１とを立体的にオーバーラップさせることができるので、高い開口率を得ることができる。
【０００９】
図２８に示す高開口率のＴＦＴアクティブマトリクス基板５の製造方法を説明する。図２９〜図４３は、ＴＦＴアクティブマトリクス基板５の製造における各工程の状態を模式的に示す断面図である。図２９〜図４３では、図２８（ｂ）と同様に、図２８（ａ）に示すＴＦＴアクティブマトリクス基板５の切断面線ＩＩＩ−ＩＩＩ′における断面構成のうちのＧ−Ｓ交差部７０、ＴＦＴ素子部７１、画素部７２およびゲート端子部７３の断面構成を、説明の便宜上連なって構成されるものと仮定し並べて示す。
【００１０】
図２９は、ガラス基板５１の一方の表面５１ａ上にゲート電極膜５２を形成した状態を示す図である。まず、図２９に示すように、ガラス基板５１の一方の表面５１ａ上に、スパッタリング法などによって、クロム、アルミニウムおよびタンタルなどのうちから選ばれる少なくとも１つのゲート電極材料で成膜し、金属膜としてゲート電極膜５２を形成する。
【００１１】
図３０は、ゲート電極膜５２の表面上にレジストパターン５３を形成した状態を示す図である。ゲート電極膜５２の表面にフォトレジストを塗布しレジスト層を形成した後、１枚目のフォトマスクを用いてパターニングすることによって、図３０に示すレジストパターン５３を形成する。レジストパターン５３は、Ｇ−Ｓ交差部７０、ＴＦＴ素子部７１、ゲート端子部７３および前述の図２８（ａ）に示すゲート電極配線７４の位置に形成され、画素部７２には形成されない。すなわち、Ｇ−Ｓ交差部７０およびゲート電極配線７４の位置にはレジスト部５３ａが形成され、ＴＦＴ素子部７１にはレジスト部５３ｂが形成され、ゲート端子部７３にはレジスト部５３ｃが形成される。
【００１２】
図３１は、ゲート電極膜５２をパターニングした状態を示す図である。レジストパターン５３をマスクとしてエッチングを行うことによって、ゲート電極膜５２を図３１に示すようにパターニングする。
【００１３】
図３２は、ゲート絶縁膜５４、第１半導体層５５および第２半導体層５６の３層、ならびにソース・ドレイン電極膜５７を形成した状態を示す図である。前述の図３１に示すレジストパターン５３を除去した後、ゲート絶縁膜５４、第１半導体層５５および第２半導体層５６の３層、ならびにソース・ドレイン電極膜５７を、プラズマ化学気相成長（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ；  略称：ＣＶＤ）法またはスパッタリング法などによって順次積層する。ゲート絶縁膜５４、第１半導体層５５および第２半導体層５６の３層、ならびにソース・ドレイン電極膜５７は連続して形成される。ゲート絶縁膜５４は、たとえば窒化シリコン（化学式：ＳｉＮｘ）膜などで形成される。第１半導体層５５は、たとえばアモルファスシリコン（以下、「ａ−Ｓｉ」と略記する）膜で形成される。第２半導体層５６は、ｎ型不純物、たとえばリン、ヒ素およびアンチモンなどの５価の元素が高濃度に添加されたシリコン（以下、「ｎ＋−Ｓｉ」と略記する）膜で形成される。ソース・ドレイン電極膜５７は、クロム、アルミニウムおよびタンタルなどのうちから選ばれる少なくとも１つの金属材料で形成される。
【００１４】
図３３は、ソース・ドレイン電極膜５７の表面上に各部で異なる厚みを有するレジストパターン５８を形成した状態を示す図である。ソース・ドレイン電極膜５７の表面全体にフォトレジストを塗布しレジスト層を形成した後、２枚目のフォトマスクとしてスリットマスクなどを用いて露光量を調整することによってレジスト層にハーフトーン露光を施し、１回のフォトレジスト塗布で図３３に示す各部で異なる厚みを有するレジストパターン５８を形成する。レジストパターン５８は、Ｇ−Ｓ交差部７０、ＴＦＴ素子部７１、図示しないソース端子部および前述の図２８（ａ）に示すソース電極配線７５の位置に形成され、画素部７２およびゲート端子部７３には形成されない。また、ＴＦＴ素子部７１に形成されるレジストパターン５８は、前述の図２８（ｂ）に示すチャネル部５５ａの位置に相当する部分では厚みｄ１の薄肉部５８ａとして形成され、後述するソース電極およびドレイン電極の形成予定位置に相当する部分では薄肉部５８ａの厚みｄ１よりも厚い厚みｄ２（ｄ２＞ｄ１）のレジスト部５８ｂとして形成される。またＧ−Ｓ交差部７０およびソース電極配線７５の位置では、ソース電極およびドレイン電極の形成予定位置と同様に、厚みｄ２のレジスト部５８ｂとして形成される。
【００１５】
図３４は、レジストパターン５８をマスクとしてエッチングを施した状態を示す図である。レジストパターン５８をマスクとしてエッチングを行い、レジストパターン５８に覆われていない部分の第１半導体層５５および第２半導体層５６の２層と、ソース・ドレイン電極膜５７とを除去する。すなわち、Ｇ−Ｓ交差部７０、ＴＦＴ素子部７１、図示しないソース端子部およびソース電極配線７５の位置以外の部分の第１半導体層５５および第２半導体層５６の２層と、ソース・ドレイン電極膜５７とを除去する。
【００１６】
図３５は、アッシングによって薄肉部５８ａを除去し、ソース・ドレイン電極膜５７を露出させた状態を示す図である。図３５に示すように、アッシングによってレジストパターン５８の全体の厚みを減少させ、前述のチャネル部５５ａの位置に相当する部分の薄肉部５８ａを除去し、ソース・ドレイン電極膜５７を露出させる。
【００１７】
図３６は、残存するレジストパターン５８をマスクとしてエッチングを施した状態を示す図である。残存するレジストパターン５８をマスクとしてエッチングを行うと図３６に示す状態になる。薄肉部５８ａの除去された位置では、第２半導体層５６およびソース・ドレイン電極膜５７が除去され、ソース電極とドレイン電極との分離が行われる。また薄肉部５８ａの除去された位置の第１半導体層５５は部分的にエッチングされて厚みを調整され、第１半導体層５５にチャネル部５５ａが形成される。すなわち、薄肉部５８ａの除去された位置において、第１半導体層５５に対するチャネルエッチングが行われる。
【００１８】
図３７は、レジストパターン５８を除去した状態を示す図である。前述の図３６に示すレジストパターン５８を除去すると図３７に示す状態になる。
【００１９】
図３８は、パッシベーション膜５９を形成した状態を示す図である。レジストパターン５８を除去した後の基板の表面全体に、たとえばスパッタリング法などによって窒化シリコン（ＳｉＮｘ）膜などを成膜し、保護膜であるパッシベーション膜５９を形成する。
【００２０】
図３９は、パッシベーション膜５９の表面上に感光性アクリル系樹脂膜６０を形成した状態を示す図である。パッシベーション膜５９の表面上に、感光性を有するアクリル系樹脂を塗布し、表面が平坦な電気絶縁膜である感光性アクリル系樹脂膜６０を形成した後、８０〜１００℃の温度でプリベークする。
【００２１】
図４０は、感光性アクリル系樹脂膜６０の表面上に、撥水性フッ素系樹脂膜６１を形成した状態を示す図である。感光性アクリル系樹脂膜６０の表面上に、撥水性を有する透明樹脂である撥水性フッ素系樹脂を塗布し、撥水層である撥水性フッ素系樹脂膜６１を薄く形成した後、８０〜１００℃の温度でプリベークする。撥水性フッ素系樹脂膜６１は、紫外線透過率が９０％以上になるように形成される。
【００２２】
図４１は、感光性アクリル系樹脂膜６０にハーフトーン露光を施した状態を示す図である。３枚目のフォトマスクとしてスリットマスクなどを用いて露光量を調整することによって、撥水性フッ素系樹脂膜６１を透過させて感光性アクリル系樹脂膜６０にハーフトーン露光を施す。前述のように、撥水性フッ素系樹脂膜６１は透明であり紫外線透過率が９０％以上であるので、感光性アクリル系樹脂膜６０を露光するための紫外線が撥水性フッ素系樹脂膜６１の上側、すなわち矢符２００の方向から照射されると、照射された紫外線は撥水性フッ素系樹脂膜６１を透過し、感光性アクリル系樹脂膜６０に達する。したがって、撥水性フッ素系樹脂膜６１を透過させて感光性アクリル系樹脂膜６０を露光することができる。感光性アクリル系樹脂膜６０は、画素電極形成予定位置８０ａでは部分的に硬化し、コンタクトホール形成予定位置８０ｂおよび８０ｃ、ならびに図示しないソース端子部のコンタクトホール形成予定位置では硬化せず、その他の部分では硬化するようにハーフトーン露光される。このハーフトーン露光によって、感光性アクリル系樹脂膜６０には、画素電極形成予定位置８０ａで未硬化部６０ａが形成され、コンタクトホール形成予定位置８０ｂで未硬化部６０ｂが形成され、コンタクトホール形成予定位置８０ｃで未硬化部６０ｃが形成され、図示しないソース端子部のコンタクトホール形成予定位置で未硬化部が形成される。
【００２３】
図４２は、凹所６２ａ、ならびに貫通孔６２ｂおよび６２ｃを形成した状態を示す図である。ハーフトーン露光が施された感光性アクリル系樹脂膜６０に対してウェットエッチングなどの現像処理を施すことによって、画素電極形成予定位置８０ａ、ならびにコンタクトホール形成予定位置８０ｂおよび８０ｃの感光性アクリル系樹脂膜６０に形成された前述の図４１に示す未硬化部６０ａ，６０ｂおよび６０ｃを除去し、コンタクトホール形成予定位置８０ｂに感光性アクリル系樹脂膜６０の表面からソース・ドレイン電極膜５７に達する貫通孔６２ｂを形成し、画素電極形成予定位置８０ａに貫通孔６２ｂに連なる凹所６２ａを形成し、コンタクトホール形成予定位置８０ｃに撥水性フッ素系樹脂膜６１の表面からゲート電極膜５２に達する貫通孔６２ｃを形成する。感光性アクリル系樹脂膜６０の未硬化部６０ａ，６０ｂおよび６０ｃが除去されるとき、前述のように撥水性フッ素系樹脂膜６１の膜厚は薄いので、画素電極形成予定位置８０ａ、ならびにコンタクトホール形成予定位置８０ｂおよび８０ｃの撥水性フッ素系樹脂膜６１はリフトオフプロセスによって同時に除去される。画素電極形成予定位置８０ａ、ならびにコンタクトホール形成予定位置８０ｂおよび８０ｃ以外の位置では、感光性アクリル系樹脂膜６０が除去されないので、撥水性フッ素系樹脂膜６１も除去されずに残存する。このように、撥水性フッ素系樹脂膜６１は、下層の感光性アクリル系樹脂膜６０が除去されることに伴うリフトオフを利用してパターニングされる。また、感光性アクリル系樹脂膜６０の現像処理の際、コンタクトホール形成予定位置８０ｂではパッシベーション膜５９も同時に除去され、ソース・ドレイン電極膜５７が露出するので、別の工程を経ることなく感光性アクリル系樹脂膜６０の表面からソース・ドレイン電極膜５７に達する貫通孔６２ｂを形成することができる。またゲート端子部７３においても、パッシベーション膜５９およびゲート絶縁膜５４が同時に除去され、ゲート電極膜５２が露出するので、別の工程を経ることなく撥水性フッ素系樹脂膜６１の表面からゲート電極膜５２に達する貫通孔６２ｃを形成することができる。また、図示しないソース端子部のコンタクトホール形成予定位置においても、現像処理によって撥水性フッ素系樹脂膜６１、感光性アクリル樹脂膜６０の未硬化部およびパッシベーション膜５９が除去されてソース・ドレイン電極膜５７が露出し、撥水性フッ素系樹脂膜６１の表面からソース・ドレイン電極膜５７に達する貫通孔が形成される。
【００２４】
図４３は、画素電極６３ａ、ならびにコンタクトホール６３ｂおよび６３ｃを形成した状態を示す図である。前述の図４２に示す凹所６２ａ、ならびに貫通孔６２ｂ、貫通孔６２ｃおよび図示しないソース端子部の貫通孔が形成された基板に、たとえばスピンコート法などによって水性の塗布型透明導電材料を塗布し、塗布型透明導電膜６３を形成する。撥水性フッ素系樹脂膜６１は撥水性によって水性の塗布型透明導電材料を弾くので、撥水性フッ素系樹脂膜６１が残存する部分には塗布型透明導電材料は塗布されない。したがって、塗布型透明導電材料は前述の図４２に示す凹所６２ａの感光性アクリル系樹脂膜６０の表面、ならびに貫通孔６２ｂ、貫通孔６２ｃおよび図示しないソース端子部の貫通孔の表面のみに塗布されるので、塗布型透明導電膜６３は凹所６２ａの感光性アクリル系樹脂膜６０の表面、ならびに貫通孔６２ｂ、貫通孔６２ｃおよび図示しないソース端子部の貫通孔の表面のみに形成される。ここで、貫通孔６２ｂの表面とは、貫通孔６２ｂに臨む感光性アクリル系樹脂膜６０、パッシベーション膜５９およびソース・ドレイン電極膜５７の表面のことであり、貫通孔６２ｃの表面とは、貫通孔６２ｃに臨む撥水性フッ素系樹脂膜６１、感光性アクリル系樹脂膜６０、パッシベーション膜５９、ゲート絶縁膜５４およびゲート電極膜５２の表面のことであり、図示しないソース端子部の貫通孔の表面とは、図示しないソース端子部の貫通孔に臨む感光性アクリル系樹脂膜６０、パッシベーション膜５９およびソース・ドレイン電極膜５７の表面のことである。塗布型透明導電膜６３は、たとえばインジウム−錫合金酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ；略称：ＩＴＯ）などによって形成される。
【００２５】
次いで、２００〜２５０℃の温度で焼成することによって、凹所６２ａの感光性アクリル系樹脂膜６０の表面に形成された塗布型透明導電膜６３から画素電極６３ａを形成し、貫通孔６２ｂの表面に形成された塗布型透明導電膜６３から画素電極６３ａとＴＦＴ素子部７１とを電気的に接続するコンタクトホール６３ｂを形成し、貫通孔６２ｃの表面に形成された塗布型透明導電膜６３からＴＦＴアクティブマトリクス回路５０と周辺回路とを電気的に接続するコンタクトホール６３ｃを形成し、図示しないソース端子部の貫通孔の表面に形成された塗布型透明導電膜６３からＴＦＴアクティブマトリクス回路５０と周辺回路とを電気的に接続するコンタクトホールを形成する。以上のようにして、高開口率のＴＦＴアクティブマトリクス基板５を得る。
【００２６】
以上に述べたＴＦＴアクティブマトリクス基板５の製造方法では、図３０、図３３および図４１に示す３つの工程でそれぞれ１枚のフォトマスクを使用し、合計３枚のフォトマスクを使用するだけで、高開口率のＴＦＴアクティブマトリクス基板５を製造することができる。したがって、高開口率のＴＦＴアクティブマトリクス基板の製造工程におけるフォトリソグラフィプロセスの回数を３回に削減することができる（特許文献１参照）。
【００２７】
【特許文献１】
特開２００２−９８９９４号公報（第６−７頁、第１−６図）
【００２８】
【発明が解決しようとする課題】
しかしながら、以上に述べた特許文献１に記載のＴＦＴアクティブマトリクス基板の製造方法では、画素電極を形成するために設けられる撥水層は、下層の保護膜が除去されることに伴うリフトオフを利用してパターニングされるので、以下のような問題がある。
【００２９】
撥水層がリフトオフを利用してパターニングされる際、画素電極形成予定位置の撥水層は下層の保護膜が除去されるときに同時に除去されるけれども、画素電極形成予定位置の撥水層と画素電極形成予定位置に隣接する周辺部分の撥水層とは化学的には同一の性質を有しているので、画素電極形成予定位置の撥水層と画素電極形成予定位置に隣接する周辺部分の撥水層とを完全に分離することはできない。このため、画素電極形成予定位置の両端部では、下層の保護膜が除去されても撥水層が残存することがある。画素電極形成予定位置の両端部に残存する不要な撥水層は、離脱して画素電極形成予定位置の保護膜の凹所に落ち込み不要な部分を形成するので、画素電極形成予定位置の保護膜の表面の平坦性が損なわれる。画素電極形成予定位置の保護膜の表面の平坦性が損なわれると、表面が平坦な画素電極を形成することができないので、表面の平坦性の高いＴＦＴアクティブマトリクス基板を得ることはできない。
【００３０】
また逆に、画素電極と画素電極との境界部分となるべき撥水層が、下層の保護膜が除去されていないにも関わらず、画素電極形成予定位置の撥水層とともに剥離することがある。画素電極と画素電極との境界部分となるべき撥水層が剥離すると、画素電極と画素電極との境界部分となるべき部分にも導電材料が塗布されるので、隣接する画素電極間に不要な導通が生じる。
【００３１】
また、画素電極形成予定位置の撥水層は前述のように下層の保護膜が除去されるときに同時に除去される、すなわち画素電極形成予定位置の保護膜に依存して除去されるので、保護膜単独で除去される場合に比べると保護膜の除去は困難であり、画素電極形成予定位置の保護膜の一部が撥水層とともに残存し、保護膜および撥水層が所望の形状にパターニングされないことがある。保護膜および撥水層が所望の形状にパターニングされないと、撥水層が残存する部分には導電材料が塗布されず画素電極が形成されないので、画素電極が形成される領域が設計と異なり小さくなる。このため、カラーフィルタと貼り合わせて液晶表示装置を作製した際に、カラーフィルタと画素電極とが完全に対応せず、表示に色抜けが生じる。
【００３２】
以上のように、物理的な除去方法であるリフトオフを利用した撥水層のパターニングには問題がある。
【００３３】
本発明の目的は、高開口率の液晶用マトリクス基板の製造工程において画素電極を形成するために設けられる導電膜を形成する導電材料を弾く性質を有する撥液層を、リフトオフを利用することなくパターニングすることができる液晶用マトリクス基板の製造方法およびそれによって製造される液晶用マトリクス基板を提供することである。
【００３４】
【課題を解決するための手段】
本発明は、電気絶縁性基板上に、液晶セルを形成するためのマトリクス回路を形成する工程と、前記マトリクス回路を覆うように感光性を有する電気絶縁層を形成する工程と、前記電気絶縁層の表面上に、感光性および導電膜を形成する導電材料を弾く性質を有する撥液層を形成する工程と、前記電気絶縁層および前記撥液層に、露光量を調整することによってハーフトーン露光を施す工程と、画素電極を形成するべく予め定められる位置の前記撥液層を除去するとともに、前記電気絶縁層の表面から前記マトリクス回路に達する貫通孔を形成する工程と、前記電気絶縁層および前記貫通孔の表面に導電材料を塗布することによって導電膜を形成し、画素電極とコンタクトホールとを形成する工程とを含むことを特徴とする液晶用マトリクス基板の製造方法である。
【００３５】
本発明に従えば、液晶用マトリクス基板は、電気絶縁性基板上に、液晶セルを形成するためのマトリクス回路を形成する工程と、前記マトリクス回路を覆うように感光性を有する電気絶縁層を形成する工程と、前記電気絶縁層の表面上に、感光性および導電膜を形成する導電材料を弾く性質を有する撥液層を形成する工程と、前記電気絶縁層および前記撥液層に、露光量を調整することによってハーフトーン露光を施す工程と、画素電極を形成するべく予め定められる位置の前記撥液層を除去するとともに、前記電気絶縁層の表面から前記マトリクス回路に達する貫通孔を形成する工程と、前記電気絶縁層および前記貫通孔の表面に導電材料を塗布することによって導電膜を形成し、画素電極とコンタクトホールとを形成する工程とを経て製造される。ここで、貫通孔の表面とは、貫通孔に臨む前記電気絶縁層の表面のことである。貫通孔の表面となる貫通孔に臨む層は、前記電気絶縁層に限定されることなく、後述する図１５に示すように、ソース・ドレイン電極膜およびパッシベーション膜などの液晶用マトリクス基板を製造する際に前記電気絶縁性基板上に形成される層をも含む。またコンタクトホールとは、後述する図１に示すように、前記貫通孔の表面に導電材料を塗布することによって該貫通孔の表面に形成される導電膜のことである。このように、画素電極を形成するために前記電気絶縁層の表面上に設けられる前記撥液層は、感光性を有し、前記電気絶縁層とともにハーフトーン露光を施される。このハーフトーン露光によって、画素電極を形成するべく予め定められる位置の前記撥液層と前記予め定められる位置に隣接する周辺部分の前記撥液層とは化学的に異なる性質に変化させられるので、画素電極を形成するべく予め定められる位置の前記撥液層は、リフトオフを利用することなく除去される。すなわち、前記撥液層はリフトオフを利用することなくパターニングされる。このことによって、画素電極を形成するべく予め定められる位置の両端部に不要な前記撥液層が残存することを防ぐことができるので、画素電極を形成するべく予め定められる位置の前記電気絶縁層の表面に不要な部分が形成されることはない。また画素電極を形成するべく予め定められる位置に隣接する周辺部分の前記撥液層、すなわち画素電極と画素電極との境界部分となるべき前記撥液層の剥離を防ぐことができるので、画素電極と画素電極との境界部分となるべき部分に前記導電材料が塗布されることはなく、画素電極と画素電極とは互いに分離されて形成される。また画素電極を形成するべく予め定められる位置の前記撥液層は、前記電気絶縁層に依存することなく除去されるので、前記電気絶縁層および前記撥液層はそれぞれ所望の形状にパターニングされる。したがって、画素電極とマトリクス回路とが立体的にオーバーラップして高い開口率を示し高輝度を実現することのできる液晶用マトリクス基板において、表面の平坦性を向上させるとともに、隣接する画素電極間の不要な導通およびカラーフィルタと貼り合わせて液晶表示装置を作製した際の表示の色抜けを防止することができる。
【００３６】
また本発明は、電気絶縁性基板上に、液晶セルを形成するためのマトリクス回路を形成する工程と、前記マトリクス回路を覆うように感光性を有する電気絶縁層を形成する工程と、前記電気絶縁層を露光する工程と、前記電気絶縁層の表面から前記マトリクス回路に達する貫通孔を形成する工程と、前記電気絶縁層の表面上に、前記電気絶縁層と異なる感光性および導電膜を形成する導電材料を弾く性質を有する撥液層を形成する工程と、前記撥液層を露光する工程と、画素電極を形成するべく予め定められる位置の前記撥液層を除去する工程と、前記電気絶縁層および前記貫通孔の表面に導電材料を塗布することによって導電膜を形成し、画素電極とコンタクトホールとを形成する工程とを含むことを特徴とする液晶用マトリクス基板の製造方法である。
【００３７】
本発明に従えば、液晶用マトリクス基板は、電気絶縁性基板上に、液晶セルを形成するためのマトリクス回路を形成する工程と、前記マトリクス回路を覆うように感光性を有する電気絶縁層を形成する工程と、前記電気絶縁層を露光する工程と、前記電気絶縁層の表面から前記マトリクス回路に達する貫通孔を形成する工程と、前記電気絶縁層の表面上に、前記電気絶縁層と異なる感光性および導電膜を形成する導電材料を弾く性質を有する撥液層を形成する工程と、前記撥液層を露光する工程と、画素電極を形成するべく予め定められる位置の前記撥液層を除去する工程と、前記電気絶縁層および前記貫通孔の表面に導電材料を塗布することによって導電膜を形成し、画素電極とコンタクトホールとを形成する工程とを経て製造される。このように、画素電極を形成するために前記電気絶縁層の表面上に設けられる前記撥液層は、前記電気絶縁層と異なる感光性を有し、前記貫通孔の形成後に露光される。この露光によって、画素電極を形成するべく予め定められる位置の前記撥液層と前記予め定められる位置に隣接する周辺部分の前記撥液層とは化学的に異なる性質に変化させられるので、画素電極を形成するべく予め定められる位置の前記撥液層は、リフトオフを利用することなく除去される。すなわち、前記撥液層はリフトオフを利用することなくパターニングされる。このことによって、画素電極を形成するべく予め定められる位置の両端部に不要な前記撥液層が残存することを防ぐことができるので、画素電極を形成するべく予め定められる位置の前記電気絶縁層の表面に不要な部分が形成されることはない。また画素電極を形成するべく予め定められる位置に隣接する周辺部分の前記撥液層、すなわち画素電極と画素電極との境界部分となるべき前記撥液層の剥離を防ぐことができるので、画素電極と画素電極との境界部分となるべき部分に前記導電材料が塗布されることはなく、画素電極と画素電極とは互いに分離されて形成される。また、前記撥液層は前記電気絶縁層と異なる感光性を有するので、前記撥液層の露光後に画素電極を形成するべく予め定められる位置の前記撥液層が除去される際に、画素電極を形成するべく予め定められる位置の前記電気絶縁層が前記撥液層とともに除去されることはなく、前記電気絶縁層および前記撥液層はそれぞれ所望の形状にパターニングされる。したがって、画素電極とマトリクス回路とが立体的にオーバーラップして高い開口率を示し高輝度を実現することのできる液晶用マトリクス基板において、表面の平坦性を向上させるとともに、隣接する画素電極間の不要な導通およびカラーフィルタと貼り合わせて液晶表示装置を作製した際の表示の色抜けを防止することができる。
【００３８】
また本発明は、電気絶縁性基板上に、液晶セルを形成するためのマトリクス回路を形成する工程と、前記マトリクス回路を覆うように感光性を有する電気絶縁層を形成する工程と、前記電気絶縁層の表面上に、導電膜を形成する導電材料を弾く性質を有する撥液層を形成する工程と、前記撥液層の表面上に、レジスト層を形成する工程と、前記電気絶縁層および前記レジスト層に、露光量を調整することによってハーフトーン露光を施す工程と、画素電極を形成するべく予め定められる位置の前記レジスト層を除去する工程と、画素電極を形成するべく予め定められる位置の前記撥液層を除去する工程と、前記電気絶縁層の表面から前記マトリクス回路に達する貫通孔を形成する工程と、前記電気絶縁層および前記貫通孔の表面に導電材料を塗布することによって導電膜を形成し、画素電極とコンタクトホールとを形成する工程とを含むことを特徴とする液晶用マトリクス基板の製造方法である。
【００３９】
本発明に従えば、液晶用マトリクス基板は、電気絶縁性基板上に、液晶セルを形成するためのマトリクス回路を形成する工程と、前記マトリクス回路を覆うように感光性を有する電気絶縁層を形成する工程と、前記電気絶縁層の表面上に、導電膜を形成する導電材料を弾く性質を有する撥液層を形成する工程と、前記撥液層の表面上に、レジスト層を形成する工程と、前記電気絶縁層および前記レジスト層に、露光量を調整することによってハーフトーン露光を施す工程と、画素電極を形成するべく予め定められる位置の前記レジスト層を除去する工程と、画素電極を形成するべく予め定められる位置の前記撥液層を除去する工程と、前記電気絶縁層の表面から前記マトリクス回路に達する貫通孔を形成する工程と、前記電気絶縁層および前記貫通孔の表面に導電材料を塗布することによって導電膜を形成し、画素電極とコンタクトホールとを形成する工程とを経て製造される。このように、画素電極を形成するために前記電気絶縁層の表面上に設けられる前記撥液層は表面上にレジスト層を有し、前記レジスト層は前記電気絶縁層とともにハーフトーン露光を施され、画素電極を形成するべく予め定められる位置において除去される。画素電極を形成するべく予め定められる位置の前記レジスト層が除去されることによって、画素電極を形成するべく予め定められる位置の前記撥液層は露出し、前記レジスト層を利用して除去される。すなわち、前記撥液層はリフトオフを利用することなくパターニングされる。このことによって、画素電極を形成するべく予め定められる位置の両端部に不要な前記撥液層が残存することを防ぐことができるので、画素電極を形成するべく予め定められる位置の前記電気絶縁層の表面に不要な部分が形成されることはない。また画素電極を形成するべく予め定められる位置に隣接する周辺部分の前記撥液層、すなわち画素電極と画素電極との境界部分となるべき前記撥液層の剥離を防ぐことができるので、画素電極と画素電極との境界部分となるべき部分に前記導電材料が塗布されることはなく、画素電極と画素電極とは互いに分離されて形成される。また、画素電極を形成するべく予め定められる位置の前記撥液層は前記レジスト層を利用して除去され、前記電気絶縁層に依存することなく除去されるので、前記電気絶縁層および前記撥液層はそれぞれ所望の形状にパターニングされる。したがって、画素電極とマトリクス回路とが立体的にオーバーラップして高い開口率を示し高輝度を実現することのできる液晶用マトリクス基板において、表面の平坦性を向上させるとともに、隣接する画素電極間の不要な導通およびカラーフィルタと貼り合わせて液晶表示装置を作製した際の表示の色抜けを防止することができる。
【００４０】
また本発明は、前記導電膜が、着色されていることを特徴とする。
本発明に従えば、前記導電膜は着色されているので、前記導電膜で形成される画素電極は、カラーフィルタとして機能する。したがって、液晶表示装置を作製する際に新たにカラーフィルタを設ける必要がないので、液晶表示装置の製造工程を短縮するとともに、製造原価を低く抑えることができる。
【００４１】
また本発明は、前記液晶用マトリクス基板の製造方法によって製造されることを特徴とする液晶用マトリクス基板である。
【００４２】
本発明に従えば、液晶用マトリクス基板は、前記液晶用マトリクス基板の製造方法によって製造される。このことによって、前記撥液層はリフトオフを利用することなくパターニングされるので、画素電極とマトリクス回路とが立体的にオーバーラップして高い開口率を示し高輝度を実現することができるとともに、表面が平坦で、隣接する画素電極間の不要な導通および液晶表示装置を作製した際の表示の色抜けが防止された液晶用マトリクス基板を得ることができる。
【００４３】
【発明の実施の形態】
本発明の第１の実施形態である液晶用マトリクス基板として、以下ではＴＦＴアクティブマトリクス基板１を例示する。図１（ａ）は、ＴＦＴアクティブマトリクス基板１の構成を簡略化して示す平面図であり、図１（ｂ）は、図１（ａ）に示すＴＦＴアクティブマトリクス基板１の切断面線Ｉ−Ｉ′における断面構成を示す断面図である。なお、図１（ｂ）では、Ｇ−Ｓ交差部３０、ＴＦＴ素子部３１、画素部３２およびゲート端子部３３の断面構成を、説明の便宜上連なって構成されるものと仮定し並べて示す。
【００４４】
図１（ａ）に示すように、ＴＦＴアクティブマトリクス基板１には、電気絶縁性基板１１上に、ゲート電極膜１２で形成される走査用のゲート電極配線３４とソース・ドレイン電極膜１７で形成されるデータ用のソース電極配線３５とが交差するＧ−Ｓ交差部３０、スイッチング素子であるＴＦＴ素子部３１、ゲート端子部３３および図示しないソース端子部を含むＴＦＴアクティブマトリクス回路１０と、表示領域である画素部３２とが形成される。画素部３２には、塗布型透明導電膜２３から成る画素電極２３ａが形成される。画素電極２３ａと画素電極２３ａとは、感光性および塗布型透明導電膜２３を形成する塗布型透明導電材料を弾く性質を有する撥液層である感光性撥水膜２１によって分離されている。ゲート端子部３３および図示しないソース端子部は、ＴＦＴアクティブマトリクス回路１０と周辺回路とを電気的に接続するための端子取出部である。
【００４５】
また図１（ｂ）に示すように、ＴＦＴアクティブマトリクス基板１には、電気絶縁性基板１１上に、ゲート電極膜１２と、ゲート絶縁膜１４と、チャネル部１５ａを有する第１半導体層１５と、第２半導体層１６と、ソース・ドレイン電極膜１７と、パッシベーション膜１９とが積層されてＴＦＴ素子部３１が形成され、ＴＦＴ素子部３１を覆う感光性を有する電気絶縁層である感光性電気絶縁膜２０の平坦な表面に画素電極２３ａが形成され、さらに感光性電気絶縁膜２０の表面からＴＦＴアクティブマトリクス回路１０に達するコンタクトホール２３ｂおよび２３ｃが形成される。画素電極２３ａはコンタクトホール２３ｂによってＴＦＴ素子部３１と電気的に接続される。またＴＦＴアクティブマトリクス回路１０は、ゲート端子部３３のコンタクトホール２３ｃおよび図示しないソース端子部のコンタクトホールによって周辺回路と電気的に接続される。
【００４６】
図１（ａ）および図１（ｂ）に示すように、ＴＦＴアクティブマトリクス基板１では、感光性電気絶縁膜２０を介することによって、ゲート電極膜１２と画素電極２３ａとを積み重ねて形成し、画素電極２３ａとＴＦＴアクティブマトリクス回路１０のＴＦＴ素子部３１とを立体的にオーバーラップさせることができるので、高い開口率を得ることができる。このように高い開口率を有するＴＦＴアクティブマトリクス基板を用いれば、高輝度の液晶表示装置を実現することができる。
【００４７】
図１に示すＴＦＴアクティブマトリクス基板１の製造方法を説明する。図２〜図１６は、ＴＦＴアクティブマトリクス基板１の製造における各工程の状態を模式的に示す断面図である。図２〜図１６では、図１（ｂ）と同様に、図１（ａ）に示すＴＦＴアクティブマトリクス基板１の切断面線Ｉ−Ｉ′における断面構成のうちのＧ−Ｓ交差部３０、ＴＦＴ素子部３１、画素部３２およびゲート端子部３３の断面構成を、説明の便宜上連なって構成されるものと仮定し並べて示す。
【００４８】
図２は、電気絶縁性基板１１の一方の表面１１ａ上にゲート電極膜１２を形成した状態を示す図である。まず、図２に示すように、たとえば、ガラス基板などの電気絶縁性基板１１の一方の表面１１ａ上に、スパッタリング法などによって、クロム、アルミニウムおよびタンタルなどのうちから選ばれる少なくとも１つのゲート電極材料で成膜し、金属膜としてゲート電極膜１２を形成する。
【００４９】
図３は、ゲート電極膜１２の表面上にレジストパターン１３を形成した状態を示す図である。ゲート電極膜１２の表面にフォトレジストを塗布しレジスト層を形成した後、１枚目のフォトマスクを用いてパターニングすることによって、図３に示すレジストパターン１３を形成する。レジストパターン１３は、Ｇ−Ｓ交差部３０、ＴＦＴ素子部３１、ゲート端子部３３および前述の図１（ａ）に示すゲート電極配線３４の位置に形成され、画素部３２には形成されない。すなわち、Ｇ−Ｓ交差部３０およびゲート電極配線３４の位置にはレジスト部１３ａが形成され、ＴＦＴ素子部３１にはレジスト部１３ｂが形成され、ゲート端子部３３にはレジスト部１３ｃが形成される。
【００５０】
図４は、ゲート電極膜１２をパターニングした状態を示す図である。レジストパターン１３をマスクとしてエッチングを行うことによって、ゲート電極膜１２を図４に示すようにパターニングする。
【００５１】
図５は、ゲート絶縁膜１４、第１半導体層１５および第２半導体層１６の３層、ならびにソース・ドレイン電極膜１７を形成した状態を示す図である。前述の図４に示すレジストパターン１３を除去した後、ゲート絶縁膜１４、第１半導体層１５および第２半導体層１６の３層、ならびにソース・ドレイン電極膜１７を、プラズマＣＶＤ法またはスパッタリング法などによって順次積層する。ゲート絶縁膜１４、第１半導体層１５および第２半導体層１６の３層、ならびにソース・ドレイン電極膜１７は連続して形成される。ゲート絶縁膜１４は、たとえば窒化シリコン（ＳｉＮｘ）膜などで形成される。第１半導体層１５は、たとえばアモルファスシリコン（ａ−Ｓｉ）膜で形成される。第２半導体層１６は、ｎ型不純物、たとえばリン、ヒ素およびアンチモンなどの５価の元素が高濃度に添加されたシリコン（ｎ＋−Ｓｉ）膜で形成される。ソース・ドレイン電極膜１７は、クロム、アルミニウムおよびタンタルなどのうちから選ばれる少なくとも１つの金属材料で形成される。
【００５２】
図６は、ソース・ドレイン電極膜１７の表面上に各部で異なる厚みを有するレジストパターン１８を形成した状態を示す図である。ソース・ドレイン電極膜１７の表面全体にフォトレジストを塗布しレジスト層を形成した後、２枚目のフォトマスクとしてスリットマスクなどを用いて露光量を調整することによってレジスト層にハーフトーン露光を施し、１回のフォトレジスト塗布で図６に示す各部で異なる厚みを有するレジストパターン１８を形成する。レジストパターン１８は図６に示すように選択的に形成される。すなわち、レジストパターン１８は、Ｇ−Ｓ交差部３０、ＴＦＴ素子部３１、図示しないソース端子部および前述の図１（ａ）に示すソース電極配線３５の位置に形成され、画素部３２およびゲート端子部３３には形成されない。また、ＴＦＴ素子部３１に形成されるレジストパターン１８は、前述の図１（ｂ）に示すチャネル部１５ａの位置に相当する部分では厚みｔ１の薄肉部１８ａとして形成され、後述するソース電極およびドレイン電極を形成するべく予め定められる位置（以下、このような位置を形成予定位置と表記する）に相当する部分では薄肉部１８ａの厚みｔ１よりも厚い厚みｔ２（ｔ２＞ｔ１）のレジスト部１８ｂとして形成される。またＧ−Ｓ交差部３０およびソース電極配線３５の位置では、ソース電極およびドレイン電極の形成予定位置と同様に、厚みｔ２のレジスト部１８ｂとして形成される。
【００５３】
図７は、レジストパターン１８をマスクとしてエッチングを施した状態を示す図である。レジストパターン１８をマスクとしてエッチングを行い、レジストパターン１８に覆われていない部分の第１半導体層１５および第２半導体層１６の２層と、ソース・ドレイン電極膜１７とを除去する。すなわち、Ｇ−Ｓ交差部３０、ＴＦＴ素子部３１、図示しないソース端子部およびソース電極配線３５の位置以外の部分の第１半導体層１５および第２半導体層１６の２層と、ソース・ドレイン電極膜１７とを除去する。
【００５４】
図８は、アッシングによって薄肉部１８ａを除去し、ソース・ドレイン電極膜１７を露出させた状態を示す図である。図８に示すように、アッシングによってレジストパターン１８の全体の厚みを減少させ、前述のチャネル部１５ａの位置に相当する部分の薄肉部１８ａを除去し、ソース・ドレイン電極膜１７を露出させる。
【００５５】
図９は、残存するレジストパターン１８をマスクとしてエッチングを施した状態を示す図である。残存するレジストパターン１８をマスクとしてエッチングを行うと図９に示す状態になる。薄肉部１８ａの除去された位置では、第２半導体層１６およびソース・ドレイン電極膜１７が除去され、ソース電極とドレイン電極との分離が行われる。また薄肉部１８ａの除去された位置の第１半導体層１５は部分的にエッチングされて厚みを調整され、第１半導体層１５にチャネル部１５ａが形成される。すなわち、薄肉部１８ａの除去された位置において、第１半導体層１５に対するチャネルエッチングが行われる。
【００５６】
図１０は、レジストパターン１８を除去した状態を示す図である。前述の図９に示すレジストパターン１８を除去すると図１０に示す状態になる。
【００５７】
図１１は、パッシベーション膜１９を形成した状態を示す図である。レジストパターン１８を除去した後の基板の表面全体に、たとえばスパッタリング法などによって窒化シリコン（ＳｉＮｘ）膜などを成膜し、保護膜であるパッシベーション膜１９を形成する。以上のようにして、ＴＦＴアクティブマトリクス回路１０を形成する。
【００５８】
図１２は、パッシベーション膜１９の表面上に感光性電気絶縁膜２０を形成した状態を示す図である。パッシベーション膜１９の表面上に、たとえば感光性を有するアクリル系樹脂などを塗布することによって、ＴＦＴアクティブマトリクス回路１０を覆うように感光性を有する電気絶縁層である感光性電気絶縁膜２０を形成した後、８０〜１００℃の温度でプリベークする。感光性電気絶縁膜２０は表面が平坦になるように形成される。
【００５９】
図１３は、感光性電気絶縁膜２０の表面上に、感光性撥水膜２１を形成した状態を示す図である。感光性電気絶縁膜２０の表面上に、感光性および前述の図１に示す塗布型透明導電膜２３を形成する塗布型透明導電材料を弾く性質を有する撥液層である感光性撥水膜２１を形成した後、８０〜１００℃の温度でプリベークする。感光性撥水膜２１は、塗布型透明導電膜２３を形成する塗布型透明導電材料が水性である場合には、感光性および撥水性を有する材料、たとえば感光性および撥水性を有するフッ素系樹脂材料などを塗布することによって形成される。また塗布型透明導電膜２３を形成する塗布型透明導電材料が油性である場合には、感光性および油性の塗布型透明導電材料を弾く性質を有する材料を塗布することによって形成される。
【００６０】
図１４は、感光性電気絶縁膜２０および感光性撥水膜２１にハーフトーン露光を施した状態を示す図である。３枚目のフォトマスクとしてスリットマスクなどを用いて露光量を調整することによって、感光性電気絶縁膜２０および感光性撥水膜２１にハーフトーン露光を施す。感光性電気絶縁膜２０および感光性撥水膜２１は、画素電極形成予定位置４０ａでは感光性電気絶縁膜２０のみが硬化し、コンタクトホール形成予定位置４０ｂおよび４０ｃ、ならびに図示しないソース端子部のコンタクトホール形成予定位置では感光性電気絶縁膜２０および感光性撥水膜２１のいずれも硬化せず、画素電極２３ａと画素電極２３ａとの境界部分となるその他の部分では感光性電気絶縁膜２０および感光性撥水膜２１のいずれも硬化するようにハーフトーン露光される。このハーフトーン露光によって、図１４に示すように、画素電極形成予定位置４０ａおよびコンタクトホール形成予定位置４０ｂの感光性撥水膜２１に未硬化部２１ａが形成され、コンタクトホール形成予定位置４０ｂの感光性電気絶縁膜２０に未硬化部２０ｂが形成され、コンタクトホール形成予定位置４０ｃの感光性電気絶縁膜２０に未硬化部２０ｃが形成され、コンタクトホール形成予定位置４０ｃの感光性撥水膜２１に未硬化部２１ｃが形成される。このとき図示しないソース端子部のコンタクトホール形成予定位置においても感光性電気絶縁膜２０および感光性撥水膜２１に未硬化部が形成される。
【００６１】
図１５は、凹所２２ａ、ならびに貫通孔２２ｂおよび２２ｃを形成した状態を示す図である。ハーフトーン露光が施された感光性電気絶縁膜２０および感光性撥水膜２１に対して、たとえばウェットエッチングなどの現像処理を施すことによって、前述の図１４に示す画素電極形成予定位置４０ａの感光性撥水膜２１、ならびにコンタクトホール形成予定位置４０ｂおよび４０ｃの感光性撥水膜２１、すなわち未硬化部２１ａおよび２１ｃを除去するとともに、コンタクトホール形成予定位置４０ｂおよび４０ｃの感光性電気絶縁膜２０、すなわち未硬化部２０ｂおよび２０ｃを除去し、感光性電気絶縁膜２０の表面からＴＦＴアクティブマトリクス回路１０に達する貫通孔２２ｂと、貫通孔２２ｂに連なる凹所２２ａと、感光性撥水膜２１の表面からＴＦＴアクティブマトリクス回路１０に達する貫通孔２２ｃとを形成する。貫通孔２２ｂに連なる凹所２２ａは、未硬化部２１ａが除去されて露出する感光性撥水膜２１の表面と感光性電気絶縁膜２０の表面とによって画素電極形成予定位置４０ａに形成される。感光性電気絶縁膜２０および感光性撥水膜２１の現像処理の際、コンタクトホール形成予定位置４０ｂではパッシベーション膜１９も同時に除去され、ソース・ドレイン電極膜１７が露出するので、別の工程を経ることなく感光性電気絶縁膜２０の表面からソース・ドレイン電極膜１７に達する貫通孔２２ｂを形成することができる。またゲート端子部３３においても、パッシベーション膜１９およびゲート絶縁膜１４が同時に除去され、ゲート電極膜１２が露出するので、別の工程を経ることなく感光性撥水膜２１の表面からゲート電極膜１２に達する貫通孔２２ｃを形成することができる。また図示しないソース端子部のコンタクトホール形成予定位置においても、感光性電気絶縁膜２０および感光性撥水膜２１の未硬化部とパッシベーション膜１９とが同時に除去されてソース・ドレイン電極膜１７が露出し、感光性撥水膜２１の表面からソース・ドレイン電極膜１７に達する貫通孔が形成される。
【００６２】
図１６は、画素電極２３ａ、ならびにコンタクトホール２３ｂおよび２３ｃを形成した状態を示す図である。前述の図１５に示す凹所２２ａ、貫通孔２２ｂ、貫通孔２２ｃおよび図示しないソース端子部の貫通孔が形成された基板に、たとえばスピンコート法などによって塗布型透明導電材料を塗布し、塗布型透明導電膜２３を形成する。感光性撥水膜２１は前述のように塗布型透明導電膜２３を形成する塗布型透明導電材料を弾く性質を有するので、感光性撥水膜２１が残存する部分には塗布型透明導電材料は塗布されない。したがって、塗布型透明導電材料は前述の図１５に示す凹所２２ａの感光性電気絶縁膜２０の表面、ならびに貫通孔２２ｂ、貫通孔２２ｃおよび図示しないソース端子部の貫通孔の表面のみに塗布されるので、塗布型透明導電膜２３は凹所２２ａの感光性電気絶縁膜２０の表面、ならびに貫通孔２２ｂ、貫通孔２２ｃおよび図示しないソース端子部の貫通孔の表面のみに形成される。ここで、貫通孔２２ｂの表面とは、貫通孔２２ｂに臨む感光性電気絶縁膜２０、パッシベーション膜１９およびソース・ドレイン電極膜１７の表面のことであり、貫通孔２２ｃの表面とは、貫通孔２２ｃに臨む感光性撥水膜２１、感光性電気絶縁膜２０、パッシベーション膜１９、ゲート絶縁膜１４およびゲート電極膜１２の表面のことであり、図示しないソース端子部の貫通孔の表面とは、図示しないソース端子部の貫通孔に臨む感光性電気絶縁膜２０、パッシベーション膜１９およびソース・ドレイン電極膜１７の表面のことである。塗布型透明導電膜２３は、たとえばインジウム−錫合金酸化物（ＩＴＯ）などによって形成される。
【００６３】
次いで、２００〜２５０℃の温度で焼成することによって、凹所２２ａの感光性電気絶縁膜２０の表面に形成された塗布型透明導電膜２３から画素電極２３ａを形成し、貫通孔２２ｂの表面に形成された塗布型透明導電膜２３から画素電極２３ａとＴＦＴ素子部３１とを電気的に接続するコンタクトホール２３ｂを形成し、貫通孔２２ｃの表面に形成された塗布型透明導電膜２３からＴＦＴアクティブマトリクス回路１０と周辺回路とを電気的に接続するコンタクトホール２３ｃを形成し、図示しないソース端子部の貫通孔の表面に形成された塗布型透明導電膜２３からＴＦＴアクティブマトリクス回路１０と周辺回路とを電気的に接続するコンタクトホールを形成する。以上のようにして、高開口率のＴＦＴアクティブマトリクス基板１を得る。
【００６４】
以上のように、本実施形態によるＴＦＴアクティブマトリクス基板１の製造方法では、画素電極２３ａを形成するために感光性電気絶縁膜２０の表面上に設けられる感光性撥水膜２１は、感光性を有し、感光性電気絶縁膜２０とともにハーフトーン露光を施される。このハーフトーン露光によって、前述の図１４に示すように、画素電極形成予定位置４０ａの感光性撥水膜２１と画素電極形成予定位置４０ａに隣接する周辺部分の感光性撥水膜２１とは化学的に異なる性質に変化させられるので、画素電極形成予定位置４０ａの感光性撥水膜２１は、リフトオフを利用することなく除去される。すなわち、感光性撥水膜２１はリフトオフを利用することなくパターニングされる。
【００６５】
このことによって、画素電極形成予定位置４０ａの両端部に不要な感光性撥水膜２１が残存することを防ぐことができるので、画素電極形成予定位置４０ａの感光性電気絶縁膜２０の表面に不要な部分が形成されることはない。また画素電極形成予定位置４０ａに隣接する周辺部分の感光性撥水膜２１、すなわち画素電極２３ａと画素電極２３ａとの境界部分となるべき感光性撥水膜２１の剥離を防ぐことができるので、画素電極２３ａと画素電極２３ａとの境界部分となるべき部分に塗布型透明導電材料が塗布されることはなく、画素電極２３ａと画素電極２３ａとは互いに分離されて形成される。また画素電極形成予定位置４０ａの感光性撥水膜２１は、感光性電気絶縁膜２０に依存することなく除去されるので、感光性電気絶縁膜２０および感光性撥水膜２１はそれぞれ所望の形状にパターニングされる。
【００６６】
したがって、画素電極とマトリクス回路とが立体的にオーバーラップして高い開口率を示し高輝度を実現することのできる液晶用マトリクス基板において、表面の平坦性を向上させるとともに、隣接する画素電極間の不要な導通およびカラーフィルタと貼り合わせて液晶表示装置を作製した際の表示の色抜けを防止することができる。
【００６７】
本発明の第２の実施形態である液晶用マトリクス基板として、ＴＦＴアクティブマトリクス基板２を例示する。図１７は、ＴＦＴアクティブマトリクス基板２の構成を簡略化して示す概略断面図である。本実施の形態のＴＦＴアクティブマトリクス基板２は、実施の第１形態のＴＦＴアクティブマトリクス基板１と類似し、対応する部分については同一の参照符号を付して説明を省略する。なお、図１７では、図１（ｂ）と同様に、Ｇ−Ｓ交差部３０、ＴＦＴ素子部３１、画素部３２およびゲート端子部３３の断面構成を、説明の便宜上連なって構成されるものと仮定し並べて示す。
【００６８】
注目すべきは、感光性電気絶縁膜２０の表面上に、感光性電気絶縁膜２０と異なる感光性および塗布型透明導電膜２３を形成する塗布型透明導電材料を弾く性質を有する撥液層である感光性撥水膜２１０が形成されていることである。
【００６９】
図１７に示すＴＦＴアクティブマトリクス基板２の製造方法を説明する。本実施形態のＴＦＴアクティブマトリクス基板２の製造方法は、実施の第１形態のＴＦＴアクティブマトリクス基板１の製造方法と類似するので、同様の工程については説明を省略し、異なる工程について以下に説明する。
【００７０】
本実施の形態では、実施の第１形態のＴＦＴアクティブマトリクス基板１の製造における図１３〜図１５に示す工程、すなわち感光性電気絶縁膜２０の表面上に、感光性撥水膜２１を形成する工程と、感光性電気絶縁膜２０および感光性撥水膜２１にハーフトーン露光を施す工程と、画素電極形成予定位置４０ａの感光性撥水膜２１を除去するとともに、感光性電気絶縁膜２０の表面からＴＦＴアクティブマトリクス回路１０に達する貫通孔２２ｂを形成する工程とに代えて、感光性電気絶縁膜２０を露光する工程と、感光性電気絶縁膜２０の表面からＴＦＴアクティブマトリクス回路１０に達する貫通孔２２ｂおよび２２０ｃを形成する工程と、感光性電気絶縁膜２０の表面上に、感光性電気絶縁膜２０と異なる感光性および塗布型透明導電膜２３を形成する塗布型透明導電材料を弾く性質を有する撥液層である感光性撥水膜２１０を形成する工程と、感光性撥水膜２１０を露光する工程と、画素電極形成予定位置４０ａの感光性撥水膜２１０を除去する工程とを行う。
【００７１】
図１８〜図２０は、ＴＦＴアクティブマトリクス基板２の製造における各工程の状態を模式的に示す断面図である。図１８〜図２０では、図１（ｂ）と同様に、Ｇ−Ｓ交差部３０、ＴＦＴ素子部３１、画素部３２およびゲート端子部３３の断面構成を、説明の便宜上連なって構成されるものと仮定し並べて示す。
【００７２】
図１８は、貫通孔２２ｂおよび２２０ｃを形成した状態を示す図である。実施の第１形態と同様にして感光性電気絶縁膜２０を形成した後、感光性電気絶縁膜２０を露光する。感光性電気絶縁膜２０は、コンタクトホール形成予定位置４０ｂ、コンタクトホール形成予定位置４０ｃおよび図示しないソース端子部のコンタクトホール形成予定位置では硬化せず、その他の部分では硬化するように露光される。露光された感光性電気絶縁膜２０に対して、たとえばウェットエッチングなどの現像処理を施すことによって、感光性電気絶縁膜２０の表面からＴＦＴアクティブマトリクス回路１０に達する貫通孔２２ｂおよび２２０ｃを形成する。現像処理によって、コンタクトホール形成予定位置４０ｂでは感光性電気絶縁膜２０の表面からソース・ドレイン電極膜１７に達する貫通孔２２ｂが形成され、コンタクトホール形成予定位置４０ｃでは感光性電気絶縁膜２０の表面からゲート電極膜１２に達する貫通孔２２０ｃが形成される。また図示しないソース端子部のコンタクトホール形成予定位置では感光性電気絶縁膜２０の表面からソース・ドレイン電極膜１７に達する貫通孔が形成される。
【００７３】
図１９は、感光性撥水膜２１０を形成した状態を示す図である。現像処理が施された感光性電気絶縁膜２０の表面上に、感光性電気絶縁膜２０と異なる感光性および前述の図１７に示す塗布型透明導電膜２３を形成する塗布型透明導電材料を弾く性質を有する撥液層である感光性撥水膜２１０を形成する。感光性撥水膜２１０は、たとえば、感光性電気絶縁膜２０が、光が照射された部分が化学的に変化して現像剤に対して可溶となるポジ型の感光性を有し、塗布型透明導電膜２３を形成する塗布型透明導電材料が水性である場合には、光が照射された部分が化学的に変化して現像剤に対して不溶となるネガ型の感光性および撥水性を有する材料、たとえばネガ型の感光性および撥水性を有する撥水性フッ素系樹脂材料などを塗布することによって形成される。また感光性電気絶縁膜２０がポジ型の感光性を有し、塗布型透明導電膜２３を形成する塗布型透明導電材料が油性である場合には、ネガ型の感光性および油性の塗布型透明導電材料を弾く性質を有する材料を塗布することによって形成される。
【００７４】
図２０は、感光性撥水膜２１０を露光した状態を示す図である。形成された感光性撥水膜２１０に対して、画素電極形成予定位置４０ａ、ならびにコンタクトホール形成予定位置４０ｂ、コンタクトホール形成予定位置４０ｃおよび図示しないソース端子部のコンタクトホール形成予定位置では硬化せず、その他の部分では硬化するように露光を施す。この露光によって、図２０に示すように、画素電極形成予定位置４０ａおよびコンタクトホール形成予定位置４０ｂの感光性撥水膜２１０に未硬化部２１０ａが形成され、コンタクトホール形成予定位置４０ｃの感光性撥水膜２１０に未硬化部２１０ｃが形成される。このとき、図示しないソース端子部のコンタクトホール形成予定位置においても感光性撥水膜２１０に未硬化部が形成される。
【００７５】
露光された感光性撥水膜２１０に対して、たとえばウェットエッチングなどの現像処理を施すことによって、画素電極形成予定位置４０ａの感光性撥水膜２１０、ならびにコンタクトホール形成予定位置４０ｂおよび４０ｃの感光性撥水膜２１０、すなわち図２０に示す未硬化部２１０ａおよび２１０ｃと、図示しないソース端子部の未硬化部とを除去する。これによって、実施の第１形態における図１５に示す状態と同様の状態になる。すなわち、コンタクトホール形成予定位置４０ｂでは、先に形成した前述の図１８に示す貫通孔２２ｂが露出し、画素電極形成予定位置４０ａでは、未硬化部２１０ａが除去されて露出する感光性撥水膜２１０の表面と感光性電気絶縁膜２０の表面とによって貫通孔２２ｂに連なる凹所２２ａが形成され、コンタクトホール形成予定位置４０ｃでは、感光性撥水膜２１０の表面からゲート電極膜１２に達する貫通孔２２ｃが形成される。また図示しないソース端子部のコンタクトホール形成予定位置においても、感光性撥水膜２１０の表面からソース・ドレイン電極膜１７に達する貫通孔が形成される。
【００７６】
本実施形態では、感光性撥水膜２１０は前述のように感光性電気絶縁膜２０と異なる感光性を有するので、感光性撥水膜２１０の露光後に画素電極形成予定位置４０ａの感光性撥水膜２１０が除去される際に、画素電極形成予定位置４０ａの感光性電気絶縁膜２０が感光性撥水膜２１０とともに除去されることはなく、感光性電気絶縁膜２０および感光性撥水膜２１０はそれぞれ所望の形状にパターニングされる。
【００７７】
一方、感光性電気絶縁膜２０および感光性撥水膜２１０が同一の感光性、たとえばポジ型の感光性を有する場合、ポジ型の感光性を有する物質は前述のように光が照射された部分が化学的に変化して現像剤に対して可溶となるので、感光性電気絶縁膜２０および感光性撥水膜２１０の未硬化部は、ともに光が照射された部分に形成される。すなわち、図２０に示す工程において光が照射されて感光性撥水膜２１０に未硬化部２１０ａおよび２１０ｃが形成されるとき、未硬化部２１０ａが形成される画素電極形成予定位置４０ａでは下層の感光性電気絶縁膜２０にも未硬化部が形成される。画素電極形成予定位置４０ａの感光性電気絶縁膜２０に形成された未硬化部は、感光性撥水膜２１０の現像処理の際に同時に除去されるので、図１８に示す工程において所望の形状にパターニングされた感光性電気絶縁膜２０の形状が変化し、感光性電気絶縁膜２０の表面に凹凸が生じる。したがって、感光性電気絶縁膜２０の表面に、表面が平坦な画素電極２３ａを形成することはできない。
【００７８】
本実施形態のように、感光性電気絶縁膜２０と感光性撥水膜２１０とが異なる感光性を有する場合、たとえば、感光性電気絶縁膜２０がポジ型の感光性を有し、感光性撥水膜２１０がネガ型の感光性を有する場合、ネガ型の感光性を有する物質は前述のように光が照射された部分が化学的に変化して現像剤に不溶となるので、感光性電気絶縁膜２０の未硬化部は光が照射された部分に形成されるけれども、感光性撥水膜２１０の未硬化部は光が照射されない部分に形成される。すなわち、図２０に示す工程において光が照射されて感光性撥水膜２１０に未硬化部２１０ａおよび２１０ｃが形成されるとき、未硬化部２１０ａが形成される画素電極形成予定位置４０ａの感光性撥水膜２１０の下層に存在する感光性電気絶縁膜２０に未硬化部が形成されることはなく、感光性撥水層２１０の現像処理によって感光性電気絶縁膜２０の形状が変化することはない。したがって、前述のように、感光性撥水膜２１０の感光性を、感光性電気絶縁膜２０と異なる感光性とすることによって、感光性電気絶縁膜２０および感光性撥水膜２１０をそれぞれ所望の形状にパターニングすることができる。
【００７９】
以上に述べた工程以外は実施の第１形態と同様にして、ＴＦＴアクティブマトリクス基板２を得る。
【００８０】
以上のように、本実施形態によるＴＦＴアクティブマトリクス基板２の製造方法では、画素電極２３ａを形成するために感光性電気絶縁膜２０の表面上に設けられる感光性撥水膜２１０は、感光性電気絶縁膜２０と異なる感光性を有し、前述の図１８に示す貫通孔２２ｂおよび２２０ｃの形成後に露光される。この露光によって、画素電極形成予定位置４０ａの感光性撥水膜２１０と画素電極形成予定位置４０ａに隣接する周辺部分の感光性撥水膜２１０とは化学的に異なる性質に変化させられるので、画素電極形成予定位置４０ａの感光性撥水膜２１０は、リフトオフを利用することなく除去される。すなわち、感光性撥水膜２１０は、実施の第１形態のＴＦＴアクティブマトリクス基板１の感光性撥水膜２１と同様に、リフトオフを利用することなくパターニングされる。
【００８１】
したがって、実施の第１形態の液晶用マトリクス基板の製造方法と同様に、画素電極とマトリクス回路とが立体的にオーバーラップして高い開口率を示し高輝度を実現することのできる液晶用マトリクス基板において、表面の平坦性を向上させるとともに、隣接する画素電極間の不要な導通およびカラーフィルタと貼り合わせて液晶表示装置を作製した際の表示の色抜けを防止することができる。
【００８２】
本発明の第３の実施形態である液晶用マトリクス基板として、ＴＦＴアクティブマトリクス基板３を例示する。図２１は、ＴＦＴアクティブマトリクス基板３の構成を簡略化して示す概略断面図である。本実施の形態のＴＦＴアクティブマトリクス基板３は、実施の第１形態のＴＦＴアクティブマトリクス基板１と類似し、対応する部分については同一の参照符号を付して説明を省略する。なお、図２１では、図１（ｂ）と同様に、Ｇ−Ｓ交差部３０、ＴＦＴ素子部３１、画素部３２およびゲート端子部３３の断面構成を、説明の便宜上連なって構成されるものと仮定し並べて示す。
【００８３】
注目すべきは、感光性電気絶縁膜２０の表面上に、塗布型透明導電膜２３を形成する塗布型透明導電材料を弾く性質を有する撥液層２１１が形成されていることである。
【００８４】
図２１に示すＴＦＴアクティブマトリクス基板３の製造方法を説明する。本実施形態のＴＦＴアクティブマトリクス基板３の製造方法は、実施の第１形態のＴＦＴアクティブマトリクス基板１の製造方法と類似するので、同様の工程については説明を省略し、異なる工程について以下に説明する。
【００８５】
本実施の形態では、実施の第１形態のＴＦＴアクティブマトリクス基板１の製造における図１３〜図１５に示す工程、すなわち感光性電気絶縁膜２０の表面上に、感光性撥水膜２１を形成する工程と、感光性電気絶縁膜２０および感光性撥水膜２１にハーフトーン露光を施す工程と、画素電極形成予定位置４０ａの感光性撥水膜２１を除去するとともに、感光性電気絶縁膜２０の表面からＴＦＴアクティブマトリクス回路１０に達する貫通孔２２ｂを形成する工程とに代えて、感光性電気絶縁膜２０の表面上に、塗布型透明導電膜２３を形成する塗布型透明導電材料を弾く性質を有する撥液層２１１を形成する工程と、撥液層２１１の表面上に、レジスト層２４０を形成する工程と、感光性電気絶縁膜２０およびレジスト層２４０に、露光量を調整することによってハーフトーン露光を施す工程と、画素電極形成予定位置４０ａのレジスト層２４０を除去する工程と、画素電極形成予定位置４０ａの撥液層２１１を除去する工程と、感光性電気絶縁膜２０の表面からＴＦＴアクティブマトリクス回路１０に達する貫通孔２２ｂを形成する工程とを行う。
【００８６】
図２２〜図２５は、ＴＦＴアクティブマトリクス基板３の製造における各工程の状態を模式的に示す断面図である。図２２〜図２５では、図１（ｂ）と同様に、Ｇ−Ｓ交差部３０、ＴＦＴ素子部３１、画素部３２およびゲート端子部３３の断面構成を、説明の便宜上連なって構成されるものと仮定し並べて示す。
【００８７】
図２２は、撥液層２１１およびレジスト層２４０を形成した状態を示す図である。実施の第１形態と同様にして形成された感光性電気絶縁膜２０の表面上に、前述の図２１に示す塗布型透明導電膜２３を形成する塗布型透明導電材料を弾く性質を有する撥液層２１１を形成する。撥液層２１１は、たとえば、塗布型透明導電膜２３を形成する塗布型透明導電材料が水性である場合には、撥水性を有する材料、たとえば撥水性を有するハフニウム酸化物などを塗布することによって形成される。また塗布型透明導電膜２３を形成する塗布型透明導電材料が油性である場合には、油性の塗布型透明導電材料を弾く性質を有する材料を塗布することによって形成される。形成された撥液層２１１の表面上にフォトレジストを塗布することによって、レジスト層２４０を形成する。
【００８８】
図２３は、感光性電気絶縁膜２０およびレジスト層２４０にハーフトーン露光を施した状態を示す図である。スリットマスクなどを用いて露光量を調整することによって、感光性電気絶縁膜２０およびレジスト層２４０にハーフトーン露光を施す。感光性電気絶縁膜２０およびレジスト層２４０は、画素電極形成予定位置４０ａでは感光性電気絶縁膜２０のみが硬化し、コンタクトホール形成予定位置４０ｂおよび４０ｃ、ならびに図示しないソース端子部のコンタクトホール形成予定位置では感光性電気絶縁膜２０およびレジスト層２４０のいずれも硬化せず、画素電極２３ａと画素電極２３ａとの境界部分となるその他の部分では感光性電気絶縁膜２０およびレジスト層２４０のいずれも硬化するようにハーフトーン露光される。このハーフトーン露光によって、図２３に示すように、画素電極形成予定位置４０ａおよびコンタクトホール形成予定位置４０ｂのレジスト層２４０に未硬化部２４０ａが形成され、コンタクトホール形成予定位置４０ｂの感光性電気絶縁膜２０に未硬化部２０ｂが形成され、コンタクトホール形成予定位置４０ｃのレジスト層２４０に未硬化部２４０ｃが形成され、コンタクトホール形成予定位置４０ｃの感光性電気絶縁膜２０に未硬化部２０ｃが形成される。このとき図示しないソース端子部のコンタクトホール形成予定位置においても感光性電気絶縁膜２０およびレジスト層２４０に未硬化部が形成される。
【００８９】
図２４は、レジスト層２４０に現像処理を施した状態を示す図である。レジスト層２４０に対して現像処理を施すことによって、前述の図２３に示す画素電極形成予定位置４０ａのレジスト層２４０、ならびにコンタクトホール形成予定位置４０ｂおよび４０ｃのレジスト層２４０、すなわち未硬化部２４０ａおよび２４０ｃを除去し、画素電極形成予定位置４０ａ、ならびにコンタクトホール形成予定位置４０ｂおよび４０ｃの撥液層２１１を露出させる。このとき図示しないソース端子部のコンタクトホール形成予定位置においてもレジスト層２４０が除去され、撥液層２１１が露出する。
【００９０】
図２５は、撥液層２１１をパターニングした状態を示す図である。露出した撥液層２１１に対して、たとえばエッチング液を用いたウェットエッチングなどのエッチング処理を行うことによって、残存するレジスト層２４０を利用して撥液層２１１をパターニングする。前記エッチング液としては、感光性電気絶縁膜２０がエッチングされないものを用いることができる。たとえば、撥液層２１１が撥水性を有するハフニウム酸化物で形成され、感光性電気絶縁膜２０が感光性アクリル系樹脂で形成される場合には、エッチング液として、純水で希釈された硝酸または純水で希釈された塩酸が用いられる。このエッチング処理によって、図２５に示すように、画素電極形成予定位置４０ａ、コンタクトホール形成予定位置４０ｂ、コンタクトホール形成予定位置４０ｃおよび図示しないソース端子部のコンタクトホール形成予定位置の感光性電気絶縁膜２０が露出する。
【００９１】
露出した感光性電気絶縁膜２０に対して、たとえばウェットエッチングなどの現像処理を施すことによって、コンタクトホール形成予定位置４０ｂおよび４０ｃの感光性電気絶縁膜２０、すなわち未硬化部２０ｂおよび２０ｃを除去する。その後、レジスト層２４０を剥離する。これによって、実施の第１形態における図１５に示す状態と同様の状態になる。すなわち、コンタクトホール形成予定位置４０ｂでは、感光性電気絶縁膜２０の表面からソース・ドレイン電極膜１７に達する貫通孔２２ｂが形成され、画素電極形成予定位置４０ａでは、パターニングされて露出する撥液層２１１の表面と感光性電気絶縁膜２０の表面とによって貫通孔２２ｂに連なる凹所２２ａが形成され、コンタクトホール形成予定位置４０ｃでは、撥液層２１１の表面からゲート電極膜１２に達する貫通孔２２ｃが形成される。また図示しないソース端子部においても、撥液層２１１の表面からソース・ドレイン電極膜１７に達する貫通孔が形成される。
【００９２】
以上に述べた工程以外は実施の第１形態と同様にして、ＴＦＴアクティブマトリクス基板３を得る。
【００９３】
以上のように、本実施形態によるＴＦＴアクティブマトリクス基板３の製造方法では、画素電極２３ａを形成するために感光性電気絶縁膜２０の表面上に設けられる撥液層２１１は表面上にレジスト層２４０を有し、レジスト層２４０は感光性電気絶縁膜２０とともにハーフトーン露光を施され、画素電極形成予定位置４０ａにおいて除去される。画素電極形成予定位置４０ａのレジスト層２４０が除去されることによって、画素電極形成予定位置４０ａの撥液層２１１は露出し、レジスト層２４０を利用して除去される。すなわち、撥液層２１１は、実施の第１形態の感光性撥水膜２１と同様に、リフトオフを利用することなくパターニングされる。
【００９４】
また、画素電極形成予定位置４０ａの撥液層２１１はレジスト層２４０を利用して除去され、感光性電気絶縁膜２０に依存することなく除去されるので、感光性電気絶縁膜２０および撥液層２１１はそれぞれ所望の形状にパターニングされる。
【００９５】
したがって、実施の第１形態の液晶用マトリクス基板の製造方法と同様に、画素電極とマトリクス回路とが立体的にオーバーラップして高い開口率を示し高輝度を実現することのできる液晶用マトリクス基板において、表面の平坦性を向上させるとともに、隣接する画素電極間の不要な導通およびカラーフィルタと貼り合わせて液晶表示装置を作製した際の表示の色抜けを防止することができる。
【００９６】
本発明の第４の実施の形態である液晶用マトリクス基板として、ＴＦＴアクティブマトリクス基板４を例示する。図２６は、ＴＦＴアクティブマトリクス基板４の構成を簡略化して示す平面図であり、図２７は、図２６に示すＴＦＴアクティブマトリクス基板４の切断面線ＩＩ−ＩＩ′における断面構成を示す断面図である。本実施の形態のＴＦＴアクティブマトリクス基板４は、実施の第１形態のＴＦＴアクティブマトリクス基板１と類似し、対応する部分については同一の参照符号を付して説明を省略する。
【００９７】
注目すべきは、画素電極２３０ａが、赤色（Ｒｅｄ；略称：Ｒ）に着色された赤色導電膜２３０Ｒで形成される赤色画素電極２３１Ｒと、緑色（Ｇｒｅｅｎ；略称：Ｇ）に着色された緑色導電膜２３０Ｇで形成される緑色画素電極２３１Ｇと、青色（Ｂｌｕｅ；略称：Ｂ）に着色された青色導電膜２３０Ｂで形成される青色画素電極２３１Ｂとを含むことである。
【００９８】
図２６および図２７に示すＴＦＴアクティブマトリクス基板４の製造方法を説明する。本実施の形態のＴＦＴアクティブマトリクス基板４の製造方法は、実施の第１形態のＴＦＴアクティブマトリクス基板１の製造方法と類似するので、同様の工程については説明を省略し、異なる工程について以下に説明する。
【００９９】
本実施の形態では、実施の第１形態のＴＦＴアクティブマトリクス基板１の製造における図１６に示す工程において、塗布型透明導電膜２３を形成することに代えて、着色された導電膜である赤色導電膜２３０Ｒ、緑色導電膜２３０Ｇおよび青色導電膜２３０Ｂを形成する。
【０１００】
すなわち、実施の第１形態と同様にして前述の図１５に示す凹所２２ａ、貫通孔２２ｂ、貫通孔２２ｃおよび図示しないソース端子部の貫通孔が形成された基板に、たとえば印刷法またはインクジェット法などによって導電性を有するカラーフィルタ材料などの導電材料を塗布することによって、着色された導電膜である赤色導電膜２３０Ｒ、緑色導電膜２３０Ｇおよび青色導電膜２３０Ｂを所望のパターンになるように形成する。前記導電性を有するカラーフィルタ材料としては、たとえば、赤色、緑色または青色の着色剤を含有する樹脂に、導電性を有する材料を添加したものを用いることができる。
【０１０１】
次いで、実施の第１形態と同様にして焼成することによって、図２７に示すように、凹所２２ａの感光性電気絶縁膜２０の表面に形成された赤色導電膜２３０Ｒから赤色画素電極２３１Ｒを形成し、凹所２２ａの感光性電気絶縁膜２０の表面に形成された緑色導電膜２３０Ｇから緑色画素電極２３１Ｇを形成し、凹所２２ａの感光性電気絶縁膜２０の表面に形成された青色導電膜２３０Ｂから青色画素電極２３１Ｂを形成する。また貫通孔２２ｂの表面に形成された赤色導電膜２３０Ｒ、緑色導電膜２３０Ｇおよび青色導電膜２３０Ｂから画素電極２３０ａとＴＦＴ素子部３１とを電気的に接続するコンタクトホール２３０ｂを形成する。また図１５に示す貫通孔２２ｃの表面に形成された赤色導電膜２３０Ｒ、緑色導電膜２３０Ｇおよび青色導電膜２３０ＢからＴＦＴアクティブマトリクス回路１０と周辺回路とを電気的に接続する図示しないコンタクトホールを形成し、図示しないソース端子部の貫通孔の表面に形成された赤色導電膜２３０Ｒ、緑色導電膜２３０Ｇおよび青色導電膜２３０ＢからＴＦＴアクティブマトリクス回路１０と周辺回路とを電気的に接続する図示しないコンタクトホールを形成する。
【０１０２】
以上に述べた工程以外は実施の第１形態と同様にして、ＴＦＴアクティブマトリクス基板４を得る。
【０１０３】
以上のように、本実施形態によるＴＦＴアクティブマトリクス基板４の製造方法では、凹所２２ａの感光性電気絶縁膜２０の表面、ならびに貫通孔２２ｂ、図１５に示す貫通孔２２ｃおよび図示しないソース端子部の貫通孔の表面に導電材料を塗布することによって形成される導電膜である赤色導電膜２３０Ｒ、緑色導電膜２３０Ｇおよび青色導電膜２３０Ｂは着色されているので、赤色導電膜２３０Ｒ、緑色導電膜２３０Ｇおよび青色導電膜２３０Ｂで形成される画素電極２３０ａは、赤色画素電極２３１Ｒと緑色画素電極２３１Ｇと青色画素電極２３１Ｂとを含み、カラーフィルタとして機能する。したがって、液晶表示装置を作製する際に新たにカラーフィルタを設ける必要がないので、液晶表示装置の製造工程を短縮するとともに、製造原価を低く抑えることができる。
【０１０４】
以上に述べたように、本実施の形態では、実施の第１形態のＴＦＴアクティブマトリクス基板１の製造における図１６に示す工程において、塗布型透明導電膜２３を形成することに代えて、着色された導電膜である赤色導電膜２３０Ｒ、緑色導電膜２３０Ｇおよび青色導電膜２３０Ｂを形成すること以外は、実施の第１形態と同様にして、ＴＦＴアクティブマトリクス基板４を製造するけれども、これに限定されることなく、実施の第２形態または実施の第３形態と同様にしてＴＦＴアクティブマトリクス基板４を製造してもよい。
【０１０５】
また、以上に述べたように、本発明の第１〜第４の実施の形態では、画素電極の形成後に、残存する撥液層を除去しないけれども、これに限定されることなく、画素電極の形成後に、残存する撥液層を除去し、撥液層を有しない液晶用マトリクス基板を製造してもよい。この場合には、画素電極形成予定位置４０ａの感光性電気絶縁膜２０に一部は硬化せずその他の部分は硬化するようにハーフトーン露光を施すことによって、画素電極形成予定位置４０ａの感光性電気絶縁膜２０の一部に未硬化部を形成し、画素電極形成予定位置４０ａの感光性電気絶縁膜２０の一部を現像処理において除去することが好ましい。このとき、画素電極が形成される凹所は、未硬化部が除去されて露出する感光性電気絶縁膜２０の表面と画素電極形成予定位置４０ａの撥液層が除去されて露出する撥液層の表面とによって形成される。画素電極は、前記凹所の感光性電気絶縁膜２０の表面、すなわち未硬化部が除去されて露出する感光性電気絶縁膜２０の表面に形成されるので、画素電極の層厚みを、前記凹所の層厚方向の深さに等しく形成することによって、形成された画素電極の表面と撥液層が残存する部分の感光性電気絶縁膜２０の表面との段差を小さくすることができる。したがって、画素電極の形成後に撥液層を除去しても、表面が平坦な液晶用マトリクス基板を得ることができる。このような液晶用マトリクス基板を用いて液晶表示装置を製造すれば、製造時に行う液晶配向制御のための配向膜の形成において均一な配向膜を形成し、その後の配向処理を均一に行うことができるので、配向処理の信頼性を向上させることができる。
【０１０６】
【発明の効果】
以上のように本発明によれば、撥液層はリフトオフを利用することなくパターニングされるので、画素電極とマトリクス回路とが立体的にオーバーラップして高い開口率を示し高輝度を実現することのできる液晶用マトリクス基板において、表面の平坦性を向上させるとともに、隣接する画素電極間の不要な導通およびカラーフィルタと貼り合わせて液晶表示装置を作製した際の表示の色抜けを防止することができる。
【０１０７】
また本発明によれば、導電膜で形成される画素電極は、カラーフィルタとして機能するので、液晶表示装置を作製する際に新たにカラーフィルタを設ける必要はなく、液晶表示装置の製造工程を短縮するとともに、製造原価を低く抑えることができる。
【０１０８】
また本発明によれば、画素電極とマトリクス回路とが立体的にオーバーラップして高い開口率を示し高輝度を実現することができるとともに、表面が平坦で、隣接する画素電極間の不要な導通および液晶表示装置を作製した際の表示の色抜けが防止された液晶用マトリクス基板を得ることができる。
【図面の簡単な説明】
【図１】図１（ａ）は、ＴＦＴアクティブマトリクス基板１の構成を簡略化して示す平面図であり、図１（ｂ）は、図１（ａ）に示すＴＦＴアクティブマトリクス基板１の切断面線Ｉ−Ｉ′における断面構成を示す断面図である。
【図２】電気絶縁性基板１１の一方の表面１１ａ上にゲート電極膜１２を形成した状態を示す図である。
【図３】ゲート電極膜１２の表面上にレジストパターン１３を形成した状態を示す図である。
【図４】ゲート電極膜１２をパターニングした状態を示す図である。
【図５】ゲート絶縁膜１４、第１半導体層１５および第２半導体層１６の３層、ならびにソース・ドレイン電極膜１７を形成した状態を示す図である。
【図６】ソース・ドレイン電極膜１７の表面上に各部で異なる厚みを有するレジストパターン１８を形成した状態を示す図である。
【図７】レジストパターン１８をマスクとしてエッチングを施した状態を示す図である。
【図８】アッシングによって薄肉部１８ａを除去し、ソース・ドレイン電極膜１７を露出させた状態を示す図である。
【図９】残存するレジストパターン１８をマスクとしてエッチングを施した状態を示す図である。
【図１０】レジストパターン１８を除去した状態を示す図である。
【図１１】パッシベーション膜１９を形成した状態を示す図である。
【図１２】パッシベーション膜１９の表面上に感光性電気絶縁膜２０を形成した状態を示す図である。
【図１３】感光性電気絶縁膜２０の表面上に、感光性撥水膜２１を形成した状態を示す図である。
【図１４】感光性電気絶縁膜２０および感光性撥水膜２１にハーフトーン露光を施した状態を示す図である。
【図１５】凹所２２ａ、ならびに貫通孔２２ｂおよび２２ｃを形成した状態を示す図である。
【図１６】画素電極２３ａ、ならびにコンタクトホール２３ｂおよび２３ｃを形成した状態を示す図である。
【図１７】ＴＦＴアクティブマトリクス基板２の構成を簡略化して示す概略断面図である。
【図１８】貫通孔２２ｂおよび２２０ｃを形成した状態を示す図である。
【図１９】感光性撥水膜２１０を形成した状態を示す図である。
【図２０】感光性撥水膜２１０を露光した状態を示す図である。
【図２１】ＴＦＴアクティブマトリクス基板３の構成を簡略化して示す概略断面図である。
【図２２】撥液層２１１およびレジスト層２４０を形成した状態を示す図である。
【図２３】感光性電気絶縁膜２０およびレジスト層２４０にハーフトーン露光を施した状態を示す図である。
【図２４】レジスト層２４０に現像処理を施した状態を示す図である。
【図２５】撥液層２１１をパターニングした状態を示す図である。
【図２６】ＴＦＴアクティブマトリクス基板４の構成を簡略化して示す平面図である。
【図２７】図２６に示すＴＦＴアクティブマトリクス基板４の切断面線ＩＩ−ＩＩ′における断面構成を示す断面図である。
【図２８】図２８（ａ）は、ＴＦＴアクティブマトリクス基板５の構成を簡略化して示す平面図であり、図２８（ｂ）は、図２８（ａ）に示すＴＦＴアクティブマトリクス基板５の切断面線ＩＩＩ−ＩＩＩ′における断面構成を示す断面図である。
【図２９】ガラス基板５１の一方の表面５１ａ上にゲート電極膜５２を形成した状態を示す図である。
【図３０】ゲート電極膜５２の表面上にレジストパターン５３を形成した状態を示す図である。
【図３１】ゲート電極膜５２をパターニングした状態を示す図である。
【図３２】ゲート絶縁膜５４、第１半導体層５５および第２半導体層５６の３層、ならびにソース・ドレイン電極膜５７を形成した状態を示す図である。
【図３３】ソース・ドレイン電極膜５７の表面上に各部で異なる厚みを有するレジストパターン５８を形成した状態を示す図である。
【図３４】レジストパターン５８をマスクとしてエッチングを施した状態を示す図である。
【図３５】アッシングによって薄肉部５８ａを除去し、ソース・ドレイン電極膜５７を露出させた状態を示す図である。
【図３６】残存するレジストパターン５８をマスクとしてエッチングを施した状態を示す図である。
【図３７】レジストパターン５８を除去した状態を示す図である。
【図３８】パッシベーション膜５９を形成した状態を示す図である。
【図３９】パッシベーション膜５９の表面上に感光性アクリル系樹脂膜６０を形成した状態を示す図である。
【図４０】感光性アクリル系樹脂膜６０の表面上に、撥水性フッ素系樹脂膜６１を形成した状態を示す図である。
【図４１】感光性アクリル系樹脂膜６０にハーフトーン露光を施した状態を示す図である。
【図４２】凹所６２ａ、ならびに貫通孔６２ｂおよび６２ｃを形成した状態を示す図である。
【図４３】画素電極６３ａ、ならびにコンタクトホール６３ｂおよび６３ｃを形成した状態を示す図である。
【符号の説明】
１，２，３，４  ＴＦＴアクティブマトリクス基板
１０  ＴＦＴアクティブマトリクス回路
１１  電気絶縁性基板
１２  ゲート電極膜
１３，１８  レジストパターン
１３ａ，１３ｂ，１３ｃ，１８ｂ  レジスト部
１４  ゲート絶縁膜
１５  第１半導体層
１５ａ  チャネル部
１６  第２半導体層
１７  ソース・ドレイン電極膜
１８ａ  薄肉部
１９  パッシベーション膜
２０  感光性電気絶縁膜
２０ｂ，２０ｃ  未硬化部
２１  感光性撥水膜
２１ａ，２１ｃ  未硬化部
２２ａ  凹所
２２ｂ，２２ｃ  貫通孔
２３  塗布型透明導電膜
２３ａ  画素電極
２３ｂ，２３ｃ  コンタクトホール
３０  Ｇ−Ｓ交差部
３１  ＴＦＴ素子部
３２  画素部
３３  ゲート端子部
３４  ゲート電極配線
３５  ソース電極配線
４０ａ  画素電極形成予定位置
４０ｂ，４０ｃ  コンタクトホール形成予定位置
２１０  感光性撥水膜
２１０ａ，２１０ｃ  未硬化部
２１１  撥液層
２２０ｃ  貫通孔
２３０ａ  画素電極
２３０Ｒ  赤色導電膜
２３０Ｇ  緑色導電膜
２３０Ｂ  青色導電膜
２３１Ｒ  赤色画素電極
２３１Ｇ  緑色画素電極
２３１Ｂ  青色画素電極
２４０  レジスト層
２４０ａ，２４０ｃ  未硬化部
【図１】
2004177429.tif 000003
【図２】
2004177429.tif 000004
【図３】
2004177429.tif 000005
【図４】
2004177429.tif 000006
【図５】
2004177429.tif 000007
【図６】
2004177429.tif 000008
【図７】
2004177429.tif 000009
【図８】
2004177429.tif 000010
【図９】
2004177429.tif 000011
【図１０】
2004177429.tif 000012
【図１１】
2004177429.tif 000013
【図１２】
2004177429.tif 000014
【図１３】
2004177429.tif 000015
【図１４】
2004177429.tif 000016
【図１５】
2004177429.tif 000017
【図１６】
2004177429.tif 000018
【図１７】
2004177429.tif 000019
【図１８】
2004177429.tif 000020
【図１９】
2004177429.tif 000021
【図２０】
2004177429.tif 000022
【図２１】
2004177429.tif 000023
【図２２】
2004177429.tif 000024
【図２３】
2004177429.tif 000025
【図２４】
2004177429.tif 000026
【図２５】
2004177429.tif 000027
【図２６】
2004177429.tif 000028
【図２７】
2004177429.tif 000029
【図２８】
2004177429.tif 000030
【図２９】
2004177429.tif 000031
【図３０】
2004177429.tif 000032
【図３１】
2004177429.tif 000033
【図３２】
2004177429.tif 000034
【図３３】
2004177429.tif 000035
【図３４】
2004177429.tif 000036
【図３５】
2004177429.tif 000037
【図３６】
2004177429.tif 000038
【図３７】
2004177429.tif 000039
【図３８】
2004177429.tif 000040
【図３９】
2004177429.tif 000041
【図４０】
2004177429.tif 000042
【図４１】
2004177429.tif 000043
【図４２】
2004177429.tif 000044
【図４３】
2004177429.tif 000045