(57)【要約】【課題】電源配線の最適化を容易に図ることのできる半導体集積回路装置の設計方法を提供すること。【解決手段】それぞれ電気的に同じ特性を持つ複数のパワーユニット１３によりコア部１１を分割した等価回路モデルが作成され、各種の電源特性値に基づいて目標とするＩＲドロップ値に対応するパワーユニット抵抗Ｒｐｕが算出される。そして、パワーユニット抵抗Ｒｐｕと等価な電源配線量となる電源物量が、電源配線を割り当て可能とする配線層数に応じてあらかじめ作成された電源物量テーブルに従って見積もられる。【選択図】      図１
2004178501.tif 000002
【特許請求の範囲】
【請求項１】
単位面積当りの電源配線量が見積もられた電源物量に基づいて電源設計を行う半導体集積回路装置の設計方法であって、
それぞれ電気的に等価な特性を持つ複数の単位回路によってコア部を分割し、コア部領域内のＩＲドロップ値に対応する単位回路当りの抵抗値を算出するステップと、
前記単位回路当りに設定される抵抗値と等価な電源配線量となる電源物量を算出するステップと
を含むことを特徴とする半導体集積回路装置の設計方法。
【請求項２】
前記コア部領域内のＩＲドロップ値は、
前記コア部で消費される消費電力と、前記コア部に供給される電源電圧と、コア部領域外のＩＲドロップ値を決定する複数の電源特性値とに基づいて設定されることを特徴とする請求項１記載の半導体集積回路装置の設計方法。
【請求項３】
前記複数の単位回路は、略十字状に接続された複数の抵抗よりなる抵抗網と該抵抗網の中心に接続された電流源とを含み、各電流源にはコア部で消費される消費電流を均等分割した等価な電流源がそれぞれ設定されることを特徴とする請求項１又は２記載の半導体集積回路装置の設計方法。
【請求項４】
前記単位回路当りに設定される抵抗値と等価な電源配線量となる電源物量をあらかじめ算出し、電源配線を割り当て可能とする配線層数に応じてテーブル化した電源物量テーブルを作成し、該電源物量テーブルに基づいて電源物量を算出することを特徴とする請求項１乃至３の何れか一項記載の半導体集積回路装置の設計方法。
【請求項５】
前記電源配線を割り当て可能とする配線層数に応じて、各配線層毎に電源占有率を設定したことを特徴とする請求項４記載の半導体集積回路装置の設計方法。
【請求項６】
前記電源配線を割り当て可能とする配線層数に応じて、各配線層の信号配線性を確保するように前記電源占有率の上限値を設定することを特徴とする請求項５記載の半導体集積回路装置の設計方法。
【請求項７】
前記電源物量が前記電源占有率の上限値を上回る場合には、前記電源配線を割り当て可能とする配線層数を増加させる、或いは前記複数の電源特性値を調整して前記単位回路当りの抵抗値を高く設定することを特徴とする請求項６記載の半導体集積回路装置の設計方法。
【請求項８】
前記電源配線を割り当て可能とする配線層数に応じて、前記電源占有率の下限値をさらに設定することを特徴とする請求項５乃至７の何れか一項記載の半導体集積回路装置の設計方法。
【請求項９】
前記電源物量が前記電源占有率の下限値を下回る場合には、前記電源配線を割り当て可能とする配線層数を減少させる、或いは前記複数の電源特性値を調整して前記単位回路当りの抵抗値を低く設定することを特徴とする請求項８記載の半導体集積回路装置の設計方法。
【請求項１０】
単位面積当りの電源配線量が見積もられた電源物量に基づいて電源設計を行う半導体集積回路装置の設計装置であって、
それぞれ電気的に等価な特性を持つ複数の単位回路によってコア部を分割し、コア部領域内のＩＲドロップ値に対応する単位回路当りの抵抗値を算出する手段と、
前記単位回路当りに設定される抵抗値と等価な電源配線量となる電源物量を算出する手段と
を備えることを特徴とする半導体集積回路装置の設計装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置（ＬＳＩ）の設計方法及び設計装置に係り、詳しくは、ＬＳＩに最適な電源配線を設計するための設計方法ならびにその設計装置に関するものである。
【０００２】
一般に、ＬＳＩの設計ではレイアウト設計が完了した段階で、その動作を保証する最低動作電圧の検証やタイミング検証等の各種検証を行う電源網解析が行われ、この電源網解析を終えてＮＧとなるＬＳＩは再設計が行われる。こうした再設計はコストの上昇につながることから、設計の初期段階で最適な電源設計を行う必要がある。
【０００３】
【従来の技術】
ＬＳＩ設計では、電源配線に基づくＩＲドロップ値を許容値以下に抑える必要がある。一般に、ＬＳＩにて許容される最大ＩＲドロップ値は、ＬＳＩの動作やタイミングを保証する最小電圧によって決定され、次式で表される。
【０００４】
（最大ＩＲドロップ）＝（ＶＤＤ電源電圧）−（最小電圧）
ここで、ＶＤＤ電源電圧は、ＬＳＩに対してチップ内部（コア部）に供給される電源電圧であり、ＶＤＤ電源電圧及び最小電圧は、ＬＳＩ仕様上決定される値である。
【０００５】
電源設計では、この最大ＩＲドロップ値よりも、ＶＤＤ電源側とＶＳＳ電源側とで生じるＩＲドロップ値の合計値が小さくなるように電源配線量を設定する必要がある。すなわち、ＬＳＩ全体でのＩＲドロップ値ＩＲｄｒｏｐは、ＶＤＤ電源側で生じるＩＲドロップ値ＶＤＤ−ＩＲｄｒｏｐとＶＳＳ電源側で生じるＩＲドロップ値ＶＳＳ−ＩＲｄｒｏｐとによって、
（ＩＲｄｒｏｐ）＝（ＶＤＤ−ＩＲｄｒｏｐ）＋（ＶＳＳ−ＩＲｄｒｏｐ）
で表され、このＩＲドロップ値ＩＲｄｒｏｐが前述した最大ＩＲドロップ値を超えないようにする必要がある。
【０００６】
ＩＲドロップ値ＩＲｄｒｏｐが前記最大ＩＲドロップ値を超えてしまう場合は、ＩＲドロップ違反となり、ＬＳＩの誤動作の原因となる。このため、電源設計では、レイアウト設計が完了した段階で、電源網解析を実施してＩＲドロップ違反がないかどうかを確認し、違反個所がある場合には再度電源設計を行ってＩＲドロップ値ＩＲｄｒｏｐが最大ＩＲドロップ値を超えないようにしている。
【０００７】
以下、従来のＬＳＩ設計手法を図８のフローチャートに従って説明する。
先ず、設計対象とするＬＳＩの仕様に従って最大ＩＲドロップ値を決定し（ステップ５１）、次いで、電源本数（電源Ｉ／Ｏの数）ならびに配線層数を決定する（ステップ５２ａ，５２ｂ）。尚、電源Ｉ／Ｏの抵抗値が配線層数に依存する場合においては、配線層数の決定は電源本数の決定と同時に行うのが一般的である。
【０００８】
次に、ＬＳＩのチップサイズを決定し（ステップ５３）、セルの配置領域等を設定するフロアプランを行った後（ステップ５４）、コア部領域内における電源物量（単位面積当りの電源配線量）を決定する（ステップ５５）。
【０００９】
次に、決定した電源物量に基づきＬＳＩの電源設計を行い（ステップ５６）、セルの配置を行った後（ステップ５７）、配置した各セル間の配線を行う（ステップ５８）。ここで、各セル間の配線を行うことができない（ＮＧ）場合には、電源本数や配線層数、或いはチップサイズの変更等を行ってコア部領域内の電源物量を変更し、セルの配置／配線を再度やり直す。
【００１０】
セルの配置／配線が完了すると、そのレイアウトに対して電源網解析が行われる（ステップ５９）。この電源網解析では、タイミング検証やクロストーク検証等の各種検証とともに、ＩＲドロップ値が前記最大ＩＲドロップ値を超えていないかどうかが検証される（この検証手法として、例えば特許文献１参照）。
【００１１】
ここで、ＩＲドロップ違反がある場合には、前記と同様、コア部領域内の電源物量を変更（例えば配線幅を太くする等）して再度レイアウトを行い、その変更後のレイアウトに対して再度電源網解析を行うことにより、ＩＲドロップ違反がないか否かを確認する。従来では、このような一連の処理を、目標とするＩＲドロップ値が達成されるまで繰り返すといった手法がとられていた。
【００１２】
【特許文献１】
特開平１０−３２１７２９号公報
【００１３】
【発明が解決しようとする課題】
ところで、上記のような従来の設計手法では、チップサイズや電源物量が経験則によって決定されるため、電源配線量（電源パターン）が過剰に設定されることや逆に不足するといったことが頻繁に生じていた。
【００１４】
電源パターンが過剰に設定される原因としては、チップサイズが大きく見積もられていることなどが考えられるが、このような電源パターンの過剰な設定は、電源配線が冗長になり、最適な電源配線とすることができない。一方、電源パターンが不足する原因としては、電源物量の見積もり値が小さいことなどが考えられるが、このことは上述したＩＲドロップ違反を起こす原因となる。
【００１５】
従来では、このようにチップサイズや電源物量が適切に見積もられないままで電源設計が行われるため、電源配線の最適化を行うことが困難であり、レイアウト設計後に電源網解析を実施した結果、電源パターンの過剰設定や不足が生じる可能性が高くなるという問題があった。その結果、ＬＳＩの再設計の回数が多くなり、設計時間の増長、延いては設計コストの上昇を招くという問題を有していた。
【００１６】
本発明は上記問題点を解決するためになされたものであって、その目的は電源配線の最適化を容易に図ることのできる半導体集積回路装置の設計方法及び設計装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、請求項１，１０に記載の発明によれば、単位面積当りの電源配線量が見積もられた電源物量に基づいて電源設計を行う半導体集積回路装置の設計方法において、それぞれ電気的に等価な特性を持つ複数の単位回路によってコア部を分割し、コア部領域内のＩＲドロップ値に対応する単位回路当りの抵抗値を算出するステップと、前記単位回路当りに設定される抵抗値と等価な電源配線量となる電源物量を算出するステップとを含む。これにより、レイアウト設計前に電源物量を高精度に見積もることが可能となり、電源配線の最適化を容易に図ることができる。また、これによれば、電源物量の過剰な設定や不足は抑止されるため、再設計回数を少なくして、設計時間の短縮化を図り、延いては設計コストを削減することができる。
【００１８】
請求項２に記載の発明によれば、前記コア部領域内のＩＲドロップ値は、前記コア部で消費される消費電力と、前記コア部に供給される電源電圧と、コア部領域外のＩＲドロップ値を決定する複数の電源特性値とに基づいて設定される。これにより、目標とするコア部領域内のＩＲドロップ値を適宜調整しながら、電源物量を高精度に見積もることができる。
【００１９】
請求項３に記載の発明によれば、前記複数の単位回路は、略十字状に接続された複数の抵抗よりなる抵抗網と該抵抗網の中心に接続された電流源とを含み、各電流源にはコア部で消費される消費電流を均等分割した等価な電流源がそれぞれ設定される。これにより、前記単位回路当りの抵抗値に基づいて電源物量を容易に見積もることができる。
【００２０】
請求項４に記載の発明によれば、前記単位回路当りに設定される抵抗値と等価な電源配線量となる電源物量をあらかじめ算出し、電源配線を割り当て可能とする配線層数に応じてテーブル化した電源物量テーブルを作成し、該電源物量テーブルに基づいて電源物量を算出するようにした。これにより、前記単位回路当りの抵抗値に対応する電源物量を容易に見積もることが可能である。
【００２１】
請求項５に記載の発明によれば、前記電源配線を割り当て可能とする配線層数に応じて、各配線層毎に電源占有率を設定するようにした。これにより、利用する各配線層に応じた最適な電源配線とすることができる。
【００２２】
請求項６に記載の発明によれば、前記電源配線を割り当て可能とする配線層数に応じて、各配線層の信号配線性を確保するように前記電源占有率の上限値を設定するようにした。これにより、信号配線性を確保しながら、電源物量を算出することができる。
【００２３】
請求項７に記載の発明によれば、前記電源物量が前記電源占有率の上限値を上回る場合には、前記電源配線を割り当て可能とする配線層数を増加させる、或いは前記複数の電源特性値を調整して前記単位回路当りの抵抗値を高く設定するようにした。これにより、信号配線性が損なわれることを確実に防止して電源物量を算出することのできる設計手法とすることができる。
【００２４】
請求項８に記載の発明によれば、前記電源配線を割り当て可能とする配線層数に応じて、前記電源占有率の下限値をさらに設定するようにした。これにより、電源配線を割り当て可能な配線層を有効利用して、さらなる電源配線の最適化を図ることができる。
【００２５】
請求項９に記載の発明によれば、前記電源物量が前記電源占有率の下限値を下回る場合には、前記電源配線を割り当て可能とする配線層数を減少させる、或いは前記複数の電源特性値を調整して前記単位回路当りの抵抗値を低く設定するようにした。これにより、電源配線の最適化を容易に図ることのできる設計手法とすることができる。
【００２６】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を図１〜図７に従って説明する。
図１は、ＶＤＤ電源網の等価回路モデルを示す説明図である。尚、本実施形態では、ＶＤＤ電源側で生じるＩＲドロップ値ＶＤＤ−ＩＲｄｒｏｐに基づいてＶＤＤ電源配線の電源配線量を算出する方法について述べるが、ＶＳＳ電源側で生じるＩＲドロップ値ＶＳＳ−ＩＲｄｒｏｐに基づいて電源配線量を算出する場合についても同様な方法を適用することが可能である。
【００２７】
図１に示すように、半導体集積回路装置（ＬＳＩ）のチップ内部（以下、コア部という）１１には、その各辺に沿って配置される図示しない複数の電源Ｉ／Ｏを介してＶＤＤ電源電圧１２（図中、Ｖで示す）が供給される。コア部１１は、単位回路としての複数のパワーユニット１３により分割して構成される。
【００２８】
ここで、コア部１１にＶＤＤ電源電圧１２が供給される各経路において、電源Ｉ／Ｏの抵抗Ｒｉｏ、ボンディングワイヤ抵抗Ｒｂ、パッケージ抵抗Ｒｐとすると、これらの抵抗Ｒｉｏ，Ｒｂ，Ｒｐは、各電源Ｉ／Ｏの配置位置に対応してＶＤＤ電源電圧１２にそれぞれ直列接続されるものとして考えることができる。
【００２９】
このとき、ＶＤＤ電源側のＩＲドロップ値ＶＤＤ−ＩＲｄｒｏｐは次式で算出される。
（ＶＤＤ−ＩＲｄｒｏｐ）＝（ＰＯＷＥＲｃｏｒｅ／ＶＤＤ／＃ＩＯ）×（Ｒｐ＋Ｒｂ＋Ｒｉｏ）＋（ＣＯＲＥ−ＩＲｄｒｏｐ）
但し、ＰＯＷＥＲｃｏｒｅ  ：コア部消費電力
ＶＤＤ  ：コア部電源電圧（上記ＶＤＤ電源電圧１２）
＃ＩＯ  ：電源Ｉ／Ｏ数
Ｒｐ：パッケージ抵抗
Ｒｂ：ボンディングワイヤ抵抗
Ｒｉｏ  ：電源Ｉ／Ｏ抵抗
ＣＯＲＥ−ＩＲｄｒｏｐ  ：コア部ＩＲドロップ値
である。
【００３０】
ちなみに、コア部消費電力ＰＯＷＥＲｃｏｒｅ  及びコア部電源電圧ＶＤＤ  は、ＬＳＩの回路構成に応じて仕様上決定される値であり、電源Ｉ／Ｏ数＃ＩＯ  ，パッケージ抵抗Ｒｐ，ボンディングワイヤ抵抗Ｒｂ及び電源Ｉ／Ｏ抵抗Ｒｉｏは、それぞれコア部領域外のＩＲドロップ値を決定する電源特性値として与えられる。
【００３１】
従って、ＶＤＤ電源側のＩＲドロップ値ＶＤＤ−ＩＲｄｒｏｐは、以下の方法を用いて調整することが可能である。
（１）電源Ｉ／Ｏの数＃ＩＯ  、つまり電源数を調整する。
（２）パッケージ抵抗Ｒｐを調整する。
（３）ボンディングワイヤ抵抗Ｒｂを調整する。
（４）電源Ｉ／Ｏの抵抗Ｒｉｏを調整する。
（５）コア部ＩＲドロップ値ＣＯＲＥ−ＩＲｄｒｏｐ  を調整する。
【００３２】
以下、上記（５）のコア部ＩＲドロップ値ＣＯＲＥ−ＩＲｄｒｏｐ  の調整方法について詳述する。
図２（ａ）に示すように、コア部１１は、複数のパワーユニット１３で分割して構成され、これらの各パワーユニット１３は、図２（ｂ）に示すように、略十字状に接続された複数の抵抗よりなる抵抗網１３ａと、その抵抗網１３ａの中心に接続された電流源１３ｂとでモデル化される。
【００３３】
各パワーユニット１３の電流源１３ｂには、コア部１１で消費されるコア部消費電流（＝コア部消費電力ＰＯＷＥＲｃｏｒｅ  ／コア部電源電圧ＶＤＤ  ）をパワーユニット数で均等分割した電流値と等価な電流源がそれぞれ設定される。すなわち、各パワーユニット１３は、それぞれ電気的に同じ特性を持つ等価な領域として設定される。
【００３４】
前記コア部ＩＲドロップ値ＣＯＲＥ−ＩＲｄｒｏｐ  は、このような複数のパワーユニット１３により分割されたコア部１１領域内の電源物量（単位面積当りの電源配線量）を変更することによって調整される。詳しくは、各パワーユニット１３当りの合成抵抗値（以下、パワーユニット抵抗という）Ｒｐｕと等価な抵抗値を持つ電源物量を見積もることによって、目標とするＶＤＤ電源側のＩＲドロップ値ＶＤＤ−ＩＲｄｒｏｐが達成されるようにコア部ＩＲドロップ値ＣＯＲＥ−ＩＲｄｒｏｐ  を調整する。
【００３５】
ここで、パワーユニット抵抗ＲｐｕとＩＲドロップ値ＶＤＤ−ＩＲｄｒｏｐとの関係について説明する。
図３に示すように、ＩＲドロップ値ＶＤＤ−ＩＲｄｒｏｐは、パワーユニット抵抗Ｒｐｕの値に比例して変化し、その変化量はコア部１１の消費電力値（コア部消費電力ＰＯＷＥＲｃｏｒｅ  ）に応じて異なる。これにより、パワーユニット抵抗Ｒｐｕは、コア部消費電力ＰＯＷＥＲｃｏｒｅ  に応じて、目標とするＩＲドロップ値ＶＤＤ−ＩＲｄｒｏｐ（具体的にはコア部ＩＲドロップ値ＣＯＲＥ−ＩＲｄｒｏｐ  ）に対応する値として設定される。
【００３６】
例えば、「ＰＯＷＥＲ１」，「ＰＯＷＥＲ２」，「ＰＯＷＥＲ３」（ＰＯＷＥＲ３＞ＰＯＷＥＲ２＞ＰＯＷＥＲ１）の３種類のコア部消費電力ＰＯＷＥＲｃｏｒｅ  について考える。この場合、パワーユニット抵抗Ｒｐｕは、目標とする所定のＩＲドロップ値ＶＤＤ−ＩＲｄｒｏｐに対して、コア部消費電力ＰＯＷＥＲｃｏｒｅ  が小さいほど大きな値に設定する必要がある。従って、換言すれば、コア部消費電力ＰＯＷＥＲｃｏｒｅ  に応じて、パワーユニット抵抗Ｒｐｕの値を適宜設定することにより、目標とするＩＲドロップ値ＶＤＤ−ＩＲｄｒｏｐを実現することができる。
【００３７】
尚、図３に示すパワーユニット抵抗ＲｐｕとＩＲドロップ値ＶＤＤ−ＩＲｄｒｏｐの対応関係（以下、ＩＲドロップ特性という）はあらかじめ実験的に求められ、後述する自動設計装置の記憶装置内にデータファイルとして格納されている。
【００３８】
次に、パワーユニット抵抗Ｒｐｕと電源物量との関係について説明する。
パワーユニット抵抗Ｒｐｕと等価な抵抗値を持つ電源物量は、図４（ａ）に示す電源物量テーブルに従って算出される。
【００３９】
この電源物量テーブルには、あらかじめ電源配線を割り当て可能とする配線層数に応じて複数種類のパワーユニット抵抗Ｒｐｕの値にそれぞれ対応する電源物量が記録されている。具体的には、電源配線を割り当て可能とする配線層数に応じて設定した各配線層毎の電源占有率（各配線層にて単位面積当りに電源配線が占める割合）が記録され、それらの電源占有率にそれぞれ対応するパワーユニット１３内のＶＤＤ電源配線数が記録されている。この電源物量テーブルは、前記と同様、後述する自動設計装置の記憶装置内にデータファイルとして格納されている。
【００４０】
尚、図４（ａ）は、電源配線を割り当て可能とする配線層が７層である場合の５層〜７層（図においてＭ５〜Ｍ７）の配線層について、６種類のパワーユニット抵抗Ｒｐｕの値にそれぞれ対応する電源物量（各配線層における配線幅は固定）を例示するものである。
【００４１】
通常、ＬＳＩは、電源配線を利用可能（割り当て可能）となる配線層数に応じて電源構造が異なる。すなわち、各配線層で使用されるＶＤＤ電源配線やＶＳＳ電源配線の配線幅や配線間隔は異なる。このため、利用する配線層数に応じて、各種のパワーユニット抵抗Ｒｐｕの値にそれぞれ対応する電源物量を各配線層毎にあらかじめ算出しテーブル化した電源物量テーブルを用いることで、コア部１１領域内の電源物量を容易に算出することが可能である。
【００４２】
ちなみに、前記電源占有率は、図４（ｂ）に示すように、本実施形態ではパワーユニット１３内に占める電源配線量（ＶＤＤ電源配線及びＶＳＳ電源配線の配線量）の割合として表され、次式で算出される。
【００４３】
電源占有率＝ｎ×２×（電源配線幅×電源配線間隔）／（パワーユニット幅）
但し、ｎはパワーユニット１３内のＶＤＤ電源配線数とし、ＶＤＤ電源配線とＶＳＳ電源配線の配線数は同一とする。
【００４４】
ここで、電源物量と信号配線性との関係について述べる。
電源物量は、各配線層における信号配線性を考慮して見積もる必要がある。詳しくは、各配線層の信号配線性（信号配線を施す領域）が確保されるように電源占有率の上限値を設定し、この上限値を電源物量が上回る場合は、信号配線チャネルが不足すると判断する。
【００４５】
この場合には、例えば配線層数を増やして電源配線を割り当て可能な層を増加させることによって、各層あたりの電源物量を抑える。これにより、各配線層における信号配線性が損なわれることを抑止することができる。
【００４６】
ちなみに、このような電源占有率の上限値とは逆に、電源占有率の下限値を設定することによって、各配線層における電源物量の最適化を図ることができる。例えば、ある配線層における電源占有率の下限値を１０％に設定し、この下限値を電源物量が下回る場合は、電源配線を割り当てる配線層数を減らすことによって、電源配線の最適化を図ることができる。
【００４７】
次に、上記のようなＶＤＤ電源網の等価モデルを用いた電源設計処理を図５に示すフローチャートに従って説明する。
先ず、設計対象とするＬＳＩの仕様に従って決定される最大ＩＲドロップ値から、目標とするＶＤＤ電源側のＩＲドロップ値ＶＤＤ−ＩＲｄｒｏｐを決定する（ステップ２１）。
【００４８】
次に、チップを実装するパッケージを選択し（ステップ２２）、次いで、電源本数（電源Ｉ／Ｏ数＃ＩＯ  ）ならびに配線層数を決定する（ステップ２３ａ，２３ｂ）。尚、電源Ｉ／Ｏ抵抗Ｒｉｏが配線層数に依存する場合においては、配線層数の決定は電源本数の決定と同時に行うのが一般的であるが、後述するコア部１１領域内における電源物量の見積り時に行うようにしてもよい（図において二点鎖線で示すステップ２６）。
【００４９】
次に、各ステップ２１〜２３ａ，２３ｂでそれぞれ決定されたＩＲドロップ値ＶＤＤ−ＩＲｄｒｏｐ，コア部消費電力ＰＯＷＥＲｃｏｒｅ  ，コア部電源電圧ＶＤＤ  ，パッケージ抵抗Ｒｐ，ボンディングワイヤ抵抗Ｒｂ，電源Ｉ／Ｏ数＃ＩＯ  ，電源Ｉ／Ｏ抵抗Ｒｉｏからコア部ＩＲドロップ値ＣＯＲＥ−ＩＲｄｒｏｐ  の目標値を決定する（ステップ２４）。
【００５０】
次に、コア部１１をパワーユニット１３により分割した等価回路モデル（図２参照）を作成し、上述したＩＲドロップ特性（図３参照）に従ってパワーユニット抵抗Ｒｐｕを算出する（ステップ２５）。
【００５１】
次に、ステップ２５で算出したパワーユニット抵抗Ｒｐｕと等価な抵抗値を持つ電源物量を上述した電源物量テーブル（図４（ａ）参照）に従って見積もる（ステップ２７）。
【００５２】
そして、このステップ２７で見積もった電源物量があらかじめ設定した電源占有率の上限値を上回っていないかどうか、或いは下限値を下回っていないかどうかを判断する（ステップ２８）。
【００５３】
ここで、ステップ２８において、電源物量が所定の電源占有率の基準値（上限値或いは下限値）を満たしていない（ＮＧ）場合には配線層数を変更する（ステップ２９）。
【００５４】
具体的には、電源物量が電源占有率の上限値を上回っている場合には電源配線を割り当て可能とする配線層数を増加させ、逆に電源物量が電源占有率の下限値を下回っている場合には電源配線を割り当て可能とする配線層数を減少させる。そして、変更後の配線層数に対応する電源物量テーブルに従って再度電源物量を算出し、電源占有率の基準を満たしているか否かを再判断する。
【００５５】
また、このステップ２９において、配線層数の変更ができない（ＮＧ）場合にはステップ２２あるいはステップ２３ａに移行し、パッケージ抵抗Ｒｐ，ボンディングワイヤ抵抗Ｒｂ，電源Ｉ／Ｏ数＃ＩＯ  ，電源Ｉ／Ｏ抵抗Ｒｉｏ等の各種電源特性値の変更を行う。
【００５６】
具体的には、電源物量が電源占有率の上限値を上回っている場合には前記各種の電源特性値を調整してパワーユニット抵抗Ｒｐｕを高抵抗値に設定し、逆に電源物量が電源占有率の下限値を下回っている場合にはパワーユニット抵抗Ｒｐｕを低抵抗値に設定する。これにより、コア部ＩＲドロップ値ＣＯＲＥ−ＩＲｄｒｏｐ  の目標値を調整する。
【００５７】
以下、ステップ２７で決定した電源物量が所定の電源占有率の基準を満たすまで上記のような一連の処理を繰り返し行って電源設計を終了する。
このような電源設計処理が終了した後は、前記ステップ２７で決定した電源物量に従って、図８に示すステップ５６と同様にＬＳＩ電源設計を行い、さらに、ステップ５７〜ステップ５９と同様にセルの配置／配線を行った後、電源網解析を実施してＬＳＩ設計を終える。
【００５８】
上記した電源設計処理では、目標とするＩＲドロップ値ＶＤＤ−ＩＲｄｒｏｐが達成される電源物量がＬＳＩのレイアウト設計前にあらかじめ見積もられることにより、レイアウト設計後の電源網解析でＩＲドロップ違反が発生することはない。
【００５９】
図６は、本実施形態の電源設計処理に係る具体例を示す説明図である。
ここでは、例えばチップ３１内部におけるコア部３２の各辺に沿って電源Ｉ／Ｏ３３（電源Ｉ／Ｏ抵抗：Ｒｉｏ）がそれぞれ３つずつ配置される場合について説明する。上記したように、各電源Ｉ／Ｏ３３の外側には、ボンディングワイヤ抵抗Ｒｂ，パッケージ抵抗Ｒｐがそれぞれ直列に接続され、それらを介してコア部３２にはＶＤＤ電源電圧３４（図中、Ｖで示す）が供給される。
【００６０】
今、このＬＳＩにおいて、例えば、コア部消費電力ＰＯＷＥＲｃｏｒｅ  が１Ｗ、コア部電源電圧ＶＤＤ  が１．３Ｖ、ＬＳＩの動作を保証する最小電圧が１．２Ｖ、ＶＤＤ電源側のＩＲドロップ値ＶＤＤ−ＩＲｄｒｏｐがＬＳＩ全体のＩＲドロップ値ＩＲｄｒｏｐの５０％を占めるとすると、ＩＲドロップ値ＶＤＤ−ＩＲｄｒｏｐは、
（ＶＤＤ−ＩＲｄｒｏｐ）＝（１．３−１．２）×０．５＝０．０５（Ｖ）
となる。
【００６１】
従って、パッケージ抵抗Ｒｐ，ボンディングワイヤ抵抗Ｒｂ，電源Ｉ／Ｏ抵抗Ｒｉｏの各抵抗値を可変とする場合、コア部ＩＲドロップ値ＣＯＲＥ−ＩＲｄｒｏｐ  の目標値は、
（ＣＯＲＥ−ＩＲｄｒｏｐ  ）≦０．０５−１／１．３／（３×４）×（Ｒｐ＋Ｒｂ＋Ｒｉｏ）
となる。つまり、この条件式を満たすパワーユニット抵抗Ｒｐｕを算出して、その抵抗値から電源物量を見積もればよい。
【００６２】
尚、上記のような本実施形態の電源設計処理は、図７に示すように、一般的なＣＡＤ（Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）  装置からなるコンピュータシステム（自動設計装置）を用いて行われる。コンピュータシステム４１は、中央処理装置（以下、ＣＰＵ）４２、メモリ４３、記憶装置４４、表示装置４５、入力装置４６及びドライブ装置４７を備え、それらはバス４８を介して相互に接続されている。
【００６３】
ＣＰＵ４２は、メモリ４３を利用してプログラムを実行し、半導体記憶装置のレイアウト設計に必要な処理を実現する。このメモリ４３としては、通常、キャッシュ・メモリ，システム・メモリ及びディスプレイ・メモリ等を含む。表示装置４５は、レイアウト表示、パラメータ入力画面等の表示に用いられ、これには通常、ＣＲＴ，ＬＣＤ，ＰＤＰ等が用いられる。入力装置４６は、ユーザからの要求や指示、パラメータの入力に用いられ、これにはキーボード及びマウス装置等が用いられる。
【００６４】
記憶装置４４は、通常、磁気ディスク装置，光ディスク装置，光磁気ディスク装置等を含む。この記憶装置４４には、本実施形態の電源設計処理を実現するためのプログラムデータ（以下、プログラム）や上述したＩＲドロップ特性（図３参照）及び電源物量テーブル（図４（ａ）参照）等の各種のデータファイル（以下、ファイル）が格納される。ＣＰＵ４２は、入力装置４６による指示に応答してプログラムや各種ファイルに格納されるデータを適宜メモリ４３へ転送し、それを逐次実行する。尚、記憶装置４４は、データベースとしても使用される。
【００６５】
ＣＰＵ４２が実行するプログラムは、記録媒体４９にて提供される。ドライブ装置４７は、記録媒体４９を駆動し、その記憶内容にアクセスする。ＣＰＵ４２は、ドライブ装置４７を介して記録媒体４９からプログラムを読み出し、それを記憶装置４４にインストールする。
【００６６】
記録媒体４９としては、メモリカード，フレキシブルディスク，光ディスク（ＣＤ−ＲＯＭ，ＤＶＤ−ＲＯＭ，…  ），光磁気ディスク（ＭＯ，ＭＤ，…）等、任意の記録媒体を使用することができる。尚、記録媒体４９には、通信媒体を介してアップロード又はダウンロードされたプログラムを記録した媒体、ディスク装置を含む。
【００６７】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）それぞれ電気的に同じ特性を持つ複数のパワーユニット１３によりコア部１１を分割した等価回路モデルが作成され、各種の電源特性値に基づいて、目標とするＩＲドロップ値に対応するパワーユニット抵抗Ｒｐｕが算出される。そして、このパワーユニット抵抗Ｒｐｕと等価な電源配線量となる電源物量が、電源配線を割り当て可能とする配線層数に応じてあらかじめ作成された電源物量テーブルに従って見積もられる。これにより、レイアウト設計前に電源物量を高精度に見積もることが可能であり、電源パターンの過剰な設定や電源パターンの不足を防止して、電源配線の最適化を容易に図ることができる。
【００６８】
（２）ＬＳＩの動作を保証するＩＲドロップ値ＩＲｄｒｏｐの観点から電源物量を算出することによって、配線層数や電源Ｉ／Ｏ数等の電源設計で必要とされる各種電源量を高精度に見積もることが可能となる。さらには、チップサイズも一義的に決定されることから、ＬＳＩ設計の作業工数を従来に比べて削減することができる。これにより、電源配線の最適化を図りながら、ＬＳＩ設計時間の短縮化を図ることができる。
【００６９】
（３）配線層数に応じて電源占有率の上限値を設定し、この上限値を電源物量が上回っていないかどうかを判断することで、信号配線性を確保しながら電源物量を見積もることができる。
【００７０】
（４）配線層数に応じて電源占有率の下限値を設定し、この下限値を電源物量が下回っていないかどうかを判断することで、電源配線を割り当て可能とする各配線層を有効利用することのできる最適な電源物量を見積もることができる。
【００７１】
（５）本実施形態では、レイアウト設計前にあらかじめ電源物量を高精度に見積もることで、設計後の電源網解析でＩＲドロップ違反が生じることはない。これにより、ＬＳＩ再設計の回数を少なくして、設計コストの削減を図ることができる。
【００７２】
（６）本実施形態では、電源配線を割り当て可能とする配線層数に応じて複数種類のパワーユニット抵抗Ｒｐｕにそれぞれ対応する電源物量を算出しテーブル化した電源物量テーブルがあらかじめ作成されることにより、該テーブルに従って電源物量の見積もりを容易に行うことができる。
【００７３】
尚、上記実施形態は、以下の態様で実施してもよい。
・パワーユニット抵抗Ｒｐｕと電源物量との関係を定めた電源物量テーブルの態様は、図４（ａ）に示すものに限定されない。
【００７４】
・上記実施形態では、電源占有率の上限値及び下限値を、各配線層毎に必ずしも設定する必要はなく、電源配線を割り当て可能とする配線層数に応じて適宜設定すればよい。
【００７５】
上記実施形態の特徴をまとめると以下のようになる。
（付記１）  単位面積当りの電源配線量が見積もられた電源物量に基づいて電源設計を行う半導体集積回路装置の設計方法であって、
それぞれ電気的に等価な特性を持つ複数の単位回路によってコア部を分割し、コア部領域内のＩＲドロップ値に対応する単位回路当りの抵抗値を算出するステップと、
前記単位回路当りに設定される抵抗値と等価な電源配線量となる電源物量を算出するステップと
を含むことを特徴とする半導体集積回路装置の設計方法。
（付記２）  前記コア部領域内のＩＲドロップ値は、
前記コア部で消費される消費電力と、前記コア部に供給される電源電圧と、コア部領域外のＩＲドロップ値を決定する複数の電源特性値とに基づいて設定されることを特徴とする付記１記載の半導体集積回路装置の設計方法。
（付記３）  前記複数の単位回路は、略十字状に接続された複数の抵抗よりなる抵抗網と該抵抗網の中心に接続された電流源とを含み、各電流源にはコア部で消費される消費電流を均等分割した等価な電流源がそれぞれ設定されることを特徴とする付記１又は２記載の半導体集積回路装置の設計方法。
（付記４）  前記単位回路当りに設定される抵抗値と等価な電源配線量となる電源物量をあらかじめ算出し、電源配線を割り当て可能とする配線層数に応じてテーブル化した電源物量テーブルを作成し、該電源物量テーブルに基づいて電源物量を算出することを特徴とする付記１乃至３の何れか一記載の半導体集積回路装置の設計方法。
（付記５）  前記電源配線を割り当て可能とする配線層数に応じて、各配線層毎に電源占有率を設定したことを特徴とする付記４記載の半導体集積回路装置の設計方法。
（付記６）  前記電源占有率は、前記単位回路当りに占める電源配線量の割合であることを特徴とする付記５記載の半導体集積回路装置の設計方法。
（付記７）  前記電源配線を割り当て可能とする配線層数に応じて、各配線層の信号配線性を確保するように前記電源占有率の上限値を設定することを特徴とする付記５又は６記載の半導体集積回路装置の設計方法。
（付記８）  前記電源物量が前記電源占有率の上限値を上回る場合には、前記電源配線を割り当て可能とする配線層数を増加させる、或いは前記複数の電源特性値を調整して前記単位回路当りの抵抗値を高く設定することを特徴とする付記７記載の半導体集積回路装置の設計方法。
（付記９）  前記電源配線を割り当て可能とする配線層数に応じて、前記電源占有率の下限値をさらに設定することを特徴とする付記５乃至８の何れか一記載の半導体集積回路装置の設計方法。
（付記１０）  前記電源物量が前記電源占有率の下限値を下回る場合には、前記電源配線を割り当て可能とする配線層数を減少させる、或いは前記複数の電源特性値を調整して前記単位回路当りの抵抗値を低く設定することを特徴とする付記９記載の半導体集積回路装置の設計方法。
（付記１１）  単位面積当りの電源配線量が見積もられた電源物量に基づいて電源設計を行う半導体集積回路装置の設計装置であって、
それぞれ電気的に等価な特性を持つ複数の単位回路によってコア部を分割し、コア部領域内のＩＲドロップ値に対応する単位回路当りの抵抗値を算出する手段と、
前記単位回路当りに設定される抵抗値と等価な電源配線量となる電源物量を算出する手段と
を備えることを特徴とする半導体集積回路装置の設計装置。
【００７６】
【発明の効果】
以上詳述したように、本発明によれば、電源配線の最適化を容易に図ることのできる半導体集積回路装置の設計方法及び設計装置を提供することができる。
【図面の簡単な説明】
【図１】一実施形態のＶＤＤ電源網の等価回路モデルを示す説明図である。
【図２】コア部をパワーユニットで分割した等価回路モデルを示す説明図であり、（ａ）はコア部の説明図、（ｂ）はパワーユニットの説明図を示す。
【図３】パワーユニット抵抗−ＩＲドロップ特性を示す説明図である。
【図４】パワーユニット抵抗と電源物量との関係を示す説明図であり、（ａ）は電源物量テーブルの説明図、（ｂ）は電源占有率の説明図を示す。
【図５】電源設計処理を示すフローチャートである。
【図６】電源設計処理に係る具体例を示す説明図である。
【図７】コンピュータシステムの概略構成図である。
【図８】従来のＬＳＩ設計を示すフローチャートである。
【符号の説明】
１１  コア部
１３  単位回路としてのパワーユニット
Ｒｐｕ  単位回路当りの抵抗値としてのパワーユニット抵抗
ＣＯＲＥ−ＩＲｄｒｏｐ    コア部領域内のＩＲドロップ値としてのコア部ＩＲドロップ値
【図１】
2004178501.tif 000003
【図２】
2004178501.tif 000004
【図３】
2004178501.tif 000005
【図４】
2004178501.tif 000006
【図５】
2004178501.tif 000007
【図６】
2004178501.tif 000008
【図７】
2004178501.tif 000009
【図８】
2004178501.tif 000010