(57)【要約】【課題】メイン基板を装置から取り外した場合にも、第一の記憶手段に対するバックアップが容易かつ確実に出来、製造コストの抑制された、画像形成装置におけるデータバックアップ装置を提供する。【解決手段】一次電池を実装したサブ基板と、設定データを保存した第一の記憶手段、２次電池でバックアップされる画像データを保存した第二の記憶手段を実装し、主電源が供給されるメイン基板とをコネクタで着脱可能に接続して構成され、上記第一の記憶手段は、上記メイン基板と上記サブ基板とが上記コネクタによって接続されているときには、上記一次電池によってバックアップされ、かつ上記メイン基板は、主電源の遮断を検知したときに、上記第一の記憶手段に記憶されている設定データを上記第二の記憶手段に転送保持させるデータ転送手段を実装している。【選択図】図１
2004227027.tif 000002
【特許請求の範囲】
【請求項１】
一次電池を実装したサブ基板と、設定データを保存した第一の記憶手段、２次電池でバックアップされる画像データを保存した第二の記憶手段を実装し、主電源が供給されるメイン基板とをコネクタで着脱可能に接続して構成され、
上記第一の記憶手段は、上記メイン基板と上記サブ基板とが上記コネクタによって接続されているときには、上記一次電池によってバックアップされ、かつ
上記メイン基板は、主電源の遮断を検知したときに、上記第一の記憶手段に記憶されている設定データを上記第二の記憶手段に転送保持させるデータ転送手段を実装している、画像形成装置におけるデータバックアップ装置。
【請求項２】
請求項１において、
上記データ転送手段は、遮断された主電源の復電を検知したときには、上記第一の記憶手段から第二の記憶手段に転送され保持されている設定データを、上記第一の記憶手段に戻し転送することを特徴とする、画像形成装置におけるデータバックアップ装置。
【請求項３】
請求項１または２において、
上記サブ基板が、片面一層配線基板であることを特徴とする、画像形成装置におけるデータバックアップ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は画像形成装置に関するもので、特に一次電池でバックアップされている設定データなどを、メイン基板を取りはずしたときにも簡易にバックアップ出来るようにした装置に関するものである。
【従来の技術】
従来、ファクシミリ等に使用される画像形成装置の電源オフ時のデータバックアップは、電池による電力供給によって行われているが、これに関する公知の技術として、例えば次のものが存在する。
【特許文献】特開平０８−３２８９６５号公報
【０００２】
図３はこの文献で提案されている回路構成を示している。
この回路は、メイン制御基板１０１に設けたバックアップが必要な第１の記憶素子１０２を、拡張メモリ基板１０６がメイン制御基板１０１に接続された時に、拡張メモリ基板１０６に実装されたバックアップ電池１０８によって、拡張メモリ基板１０６に設けられた第２の記憶素子と共にバックアップする構成になっている。
【０００３】
したがって、この回路構成では、メイン制御基板１０１上に第１の記憶素子１０２として設けたＤＲＡＭと、拡張メモリ基板１０６上に第２の記憶素子１０７として設けたＤＲＡＭに保存されたデータを、電源オフ時に拡張メモリ基板１０６に実装したバックアップ電池１０８によって保持するが、メイン制御基板１０１と拡張メモリ基板１０６とは着脱自在なコネクタ１０４によって接続され、コネクタ１０４が接続された場合のみ、バックアップ回路が形成される仕組になっている。
【発明が解決しようとする課題】
しかしながら、この例では、第１、第２の記憶素子１０２，１０７がメイン制御基板１０１と拡張メモリ基板１０６上に実装されているので、どちらの基板１０１，１０６も配線パターンが煩雑で、多層配線基板となっており、製造コストを増大させている。
【０００４】
また、メンテナンスのためメイン制御基板１０６を装置から取り外す際に、データを保持するためには、メイン制御基板１０１と拡張メモリ基板１０６とはコネクタ１０４によって接続したまま扱う必要があり、作業性にも困難が生じている。
【０００５】
本発明は、このような事情を改善すべく、製造コストを抑えるとともに、主電源がオフされ、メイン制御基板が装置から取り外しされるときでも、一次記憶手段に記憶保持させたデータのバックアップが確実に行えるバックアップ装置を提供することにある。
【課題を解決するための手段】
本発明は、上記目的を達成するために提案され、請求項１では、一次電池を実装したサブ基板と、この一次電池でバックアップされる、設定データを保存した第一の記憶手段、２次電池でバックアップされる、画像データを保存した第二の記憶手段を実装し、主電源が供給されるメイン基板とをコネクタで着脱可能に接続して構成された基本構成をなしており、上記第一の記憶手段は、上記メイン基板と上記サブ基板とが上記コネクタによって接続されているときには、上記一次電池によってバックアップされ、上記メイン基板には、主電源の遮断を検知したときには、上記第一の記憶手段に記憶されているデータを上記第二の記憶手段に転送するデータ転送手段を実装している。
【０００６】
また、請求項２では、請求項１において、上記データ転送手段は、メイン基板の取り外しなどによって遮断された主電源が再投入されたことを検知したときには、上記第一の記憶手段から第二の記憶手段に転送されて保持されているデータを、上記第一の記憶手段に戻し転送することを特徴としている。
【０００７】
更に、請求項３では、請求項１または２において、上記サブ基板を、片面一層配線基板に構成した特徴としている。
【作用】
請求項１の画像形成装置によれば、メイン基板の取り外し作業などによって、主電源が遮断されたときには、データ転送手段は、第一の記憶手段に保存されている設定データを、画像データなどを記憶している第二の記憶手段に自動転送する。したがって、データの転送後に、メイン基板をサブ基板から取外すようにすれば、第一の記憶手段が保持していた設定データは、メイン基板上に実装された二次電池でバックアップされるので不要意に消失してしまうことはない。
【０００８】
請求項２の画像形成装置によれば、メイン基板をサブ基板に接続した後、遮断された主電源が再び投入されたときには、データ転送手段は、第一の記憶手段から第二の記憶手段に転送保持されている設定データを、再び第一の記憶手段に転送する。その結果、第一の記憶手段は、メイン基板の主電源と、サブ基板二次電池の双方でバックアップされ、使用者が設定データ保持のため特別な操作や処理を行なう必要がない。
【０００９】
請求項３の画像形成装置によれば、サブ基板を構造の簡易な片面一層配線基板で構成しているので、製造コストを抑制できる。
【発明の実施の形態】
図１は本発明の画像形成装置の実施例について、その構成を示すブロック図である。
【００１０】
ここで、１は四層配線のメイン基板、２は片面一層配線のサブ基板であり、サブ基板２上には、一次電池３が実装される。
メイン基板１上には、ダイオード４〜７、ＣＰＵ８、メモリバスインタフェース９、一次記憶手段を構成するＳＤＲＡＭ１０、二次記憶手段を構成するＳＲＡＭ１１、主電源Ｖｃｃで随時充電される二次電池１２が実装されている。また、メイン基板１とサブ基板２とはコネクタ１３によって互いに接続され、自由に着脱が可能である。このコネクタ１３は、メイン基板１側の接続部１３ａと、サブ基板２側の接続部１３ｂで構成されている。
【００１１】
なお、この実施例では、データ転送手段１４は、ＣＰＵ８、メモリバスインタフェース９とを組み合わせて構成されており、後述するようなデータ転送処理をなしているが、このような組み合わせ構成に限定されるものではない。
【００１２】
ダイオード４、６のそれぞれのアノードは主電源Ｖｃｃに接続され、ダイオード５のアノードは二次電池１２の正極と接続され、ダイオード７のアノードはコネクタ１３を介して、サブ基板２の一次電池３の正極と接続されている。一方、ダイオード４、５のカソードは互いに接続され、さらにＣＰＵ８、メモリバスインタフェース９、ＳＤＲＡＭ１１の電源端子と接続されている。
また、ダイオード６、７のカソードは互いに接続され、さらにＳＲＡＭ１０の電源端子と接続されている。ＣＰＵ８、メモリバスインタフェース９、ＳＤＲＡＭ１１の接地端子と二次電池１２の負極とは互いに接続され、更に一次電池３の負極ともコネクタ１３を介して接続されており、これらは同電位に保持されている。
【００１３】
ＣＰＵ８とメモリバスインタフェース９はシステムバスによって接続され、メモリバスインタフェース９とＳＤＲＡＭ１１、ＳＲＡＭ１０はメモリバスによって接続されている。メモリバスインタフェース９はＣＰＵ８の指令によって、ＳＤＲＡＭ１１あるいはＳＲＡＭ１０をアクセスし、ＳＤＲＡＭ１１に対してはＲＡＳ信号、ＣＡＳ信号、ＲＷ信号、ＯＥ信号等を送出し、更にアドレス信号をマルチプレクスして送出する。また、ＳＲＡＭ１０に対してはＲＷ信号、ＯＥ信号、アドレス信号などを送出する。
【００１４】
以上のような構成のバックアップ装置によれば、通常の電源オンの期間には主電源Ｖｃｃから電力を供給され、ＣＰＵ８はＳＲＡＭ１０に保持された発信元データやワンタッチ送信のためのデータなどの設定データを参照して、ＳＤＲＡＭ１１に画像データを蓄積したり、あるいはＳＤＲＡＭ１１に蓄積された画像データを読み出して処理する。このとき、ＣＰＵ８、メモリバスインタフェース９、ＳＤＲＡＭ１１の電源端子には、ダイオード４によって電圧降下した電源電圧が印加され、ＳＲＡＭ１０の電源端子にはダイオード６によって電圧降下した電源電圧が印加されている。
このダイオード４，６によって電圧降下した電源電圧は、一次電池３あるいは二次電池１２の発生電圧よりも電位が高いので、一次電池３あるいは二次電池１２から各部材８〜１１に対して電流が流れることはない。
一方、電源がオフの状態では、主電源Ｖｃｃはハイインピーダンスとなり、ＣＰＵ８、メモリバスインタフェース９、ＳＤＲＡＭ１１の電源端子には、二次電池１２の発生する電圧がダイオード５を通じて印加され、ＳＲＡＭ１０の電源端子には、一次電池３の発生する電圧がダイオード７を通じて印加されることになる。したがって、電源オフの状態でもＣＰＵ８、メモリバスインタフェース９、ＳＤＲＡＭ１１は二次電池１２によって動作が可能であり、またＳＲＡＭ１０は一次電池３によって動作が可能である。もっとも電池容量の観点から、電源オフの期間、ＣＰＵ８はクロックが停止した休止状態にあるのが望ましく、そのためにはＳＤＲＡＭ１１は消費電力が少ないセルフリフレッシュ状態であることが望まれる。
【００１５】
次に、このバックアップ装置の動作を図２のフローチャートについて説明する。
動作開始時点では、ＣＰＵ８は割り込み処理要求を待って待機している（ステップＳ１およびステップＳ２でＮｏ）。ここで割り込み要求とは、通常の処理要求や電源オフなどをＣＰＵ８に伝える。割り込みが入力されると（ステップＳ２でＹｅｓ）、ＣＰＵ８は多重の割り込みを防止するために割り込みをマスクして（ステップＳ３）、受け付けた割り込みが電源オフであるかどうかを判定する（ステップＳ４）。そして、割り込みが電源オフを通知するものであると判断すると（ステップＳ４でＹｅｓ）、ＣＰＵ８は図示しないパワー表示ＬＥＤを点灯状態から点滅状態に変化させる（ステップＳ５）。このような処理は、ＬＥＤをＣＰＵ８のプログラマプル・ポートに接続しておけば、容易に実現できる。
【００１６】
この後、ＣＰＵ８はメモリバスインタフェース９を通じて、ＳＲＡＭ１０に保持された設定データを読み出し、このデータをＳＤＲＡＭ１１の空き領域に書き込み転送を行う（ステップＳ６）。このデータ転送処理が終了すると、ＣＰＵ８は、メモリバスインタフェースに対して、ＳＤＲＡＭ１１をセルフリフレッシュモードに移行させる指示を行い（ステップＳ７）、パワー表示ＬＥＤを消灯して（ステップＳ８）、割り込みを受付可能な状態になり（ステップＳ９）、クロックが停止した休止状態に入る（ステップＳ１０）。この休止状態は、再び割り込みが入力されるまで継続するが、ＣＰＵ８のハードウェア機能により、割り込みを監視する（ステップＳ１１、ステップＳ１２でＮｏ）。休止状態中、使用者はメイン基板１の脱着や一次電池３を取り外しての充電や交換など、メンテナンスを自由に行うことができ、したがって、この間にＳＤＲＡＭ１１のデータが消える心配もない。
【００１７】
そして、このあと使用者が再び主電源Ｖｃｃがをオンになると、これは割り込みとしてＣＰＵ８に入力され、ＣＰＵ８のクロックが再開される（ステップＳ１２でＹｅｓ、ステップＳ１３）。ＣＰＵ８は、処理を再開すると、はじめに割り込みをマスクして多重割り込みを禁止する（ステップＳ１４）。このあとパワーＬＥＤを点滅させ（ステップＳ１５）、メモリバスインタフェース９を通じてＳＤＲＡＭ１１に退避された設定データを読み出して、ＳＲＡＭ１０に転送しその内容を復帰する（ステップＳ１６）。最後に、パワー表示ＬＥＤを点灯させ（ステップＳ１７）、割り込みをアンマスク処理して受付可能にし（ステップＳ１８）、処理を終了する。
しかしながら、最初の割り込みが通常の処理要求割り込みで合った場合は（ステップＳ２でＮｏ）、ＣＰＵ８は要求された処理を行い（ステップ１９）、割り込みをアンマスクして受付可能にして受付可能にし（ステップＳ２０）、処理を終了する。
【００１８】
なお、上記のフローチャートによる動作では、ＳＤＲＡＭ１１とＳＲＡＭ１０間のデータ転送をパワー表示ＬＥＤの点滅によって使用者に通知したが、これを省力して、例えば２分間などと時間を規定し、この時間が過ぎた後、メイン基板の取り外しなどのメンテナンスを許容することにしてもよい。
【発明の効果】
請求項１の画像形成装置にあっては、主電源オフになったときに、第一の記憶手段に保存されている設定データは第二の記憶手段に転送されてバックアップされるので、メイン基板を取り外したり、一次電池の充電などのメンテナンス時などにも、第一の記憶手段に記憶した設定データが確実に保持される。
【００１９】
請求項２の画像形成装置にあっては、第二の記憶手段でバックアップされた設定データは、主電源を再びオンにしたときに第一の記憶手段に自動転送されるので、使用者が特別な操作や処理を行なう必要がない。
【００２０】
請求項３の画像形成装置にあっては、二次電池が高コストの四層配線のメイン基板ではなく、メイン基板とコネクタによって接続される安価な単面一層配線のサブ基板に実装されるので、全体のコストが低減される。
【図面の簡単な説明】
【図１】本発明のデータバックアップ装置の概略構成を示すブロック図である。
【図２】データバックアップ装置の基本動作を示すフローチャートである。
【図３】従来回路の構成を示す図である。
【符号の説明】
１  四層配線のメイン基板
２  片面一層配線のサブ基板
３  二次電池
４〜７  ダイオード
８  ＣＰＵ
９  メモリバスインタフェース
１０  第一の記憶手段（ＳＲＡＭ）
１１  第二の記憶手段（ＳＤＲＡＭ）
１２  一次電池
１３  コネクタ
１４  データ転送手段
【図１】
2004227027.tif 000003
【図２】
2004227027.tif 000004
【図３】
2004227027.tif 000005