(57)【要約】【課題】映像信号を１つの表示装置に分割表示したとき、高速スクロール表示などにおいても、分割領域の隣接部分において不連続な表示が発生することを防止する。【解決手段】表示装置３０を上下にスクリーン１、２に分割して表示する場合、スクリーン２の表示処理を行なう複数の第２群のユニットプロセッサＵＰは、スクリーン１の表示処理を行なう複数の第１群のユニットプロセッサＵＰの動作の後、連続して動作しスクリーン１と２とにおける表示タイミングを連続させる。【選択図】　　　図３
2004117441.tif 000002
【特許請求の範囲】
【請求項１】
ｍ×ｎドットを１表示単位として、横方向にＭ個の表示単位、縦方向にＮ個の表示単位を有する表示装置と、
前記表示装置のＭ×Ｎ個の表示単位に対応して設けられ、各表示単位のｍ×ｎドットごとに表示素子の表示処理を行なうＭ×Ｎ個の単位表示処理手段と、
映像信号をｋ（ただし、ｋは２以上の整数）分割して所定の信号処理し、分割信号処理した映像信号を前記複数の単位表示処理手段の対応する単位表示処理手段に出力するｋ個の画像信号処理手段と
を具備し、
前記映像信号を前記表示装置をｋ個のスクリーンに分割表示する、映像表示装置であって、
前記ｋ個の分割スクリーンの境界において、隣接するドットの映像が連続して表示されるように、前記画像信号処理手段で処理した映像信号のタイミングを調整するタイミング調整手段を有する、
映像表示装置。
【請求項２】
前記タイミング調整手段は、
前に表示されるスクリーンの最終画素の次に、次に表示されるスクリーンの最初の画素以降が連続して表示されるように、次のスクリーンの表示部分の表示処理を行なう複数の単位表示処理手段における表示処理開始タイミングを調整する、
請求項１記載の映像表示装置。
【請求項３】
前記画像信号処理手段は、
前記映像信号を拡大または縮小処理する変換手段と、
該変換手段で変換した映像信号を記憶する記憶手段と、
該記憶手段から読みだされた映像信号に、前記表示装置の画素の表示素子を駆動する対応する単位表示処理手段のアドレスを付すアドレス付加手段と、
前記単位表示処理手段の動作タイミングを指定するタイミング指定手段と
を有し、
前記タイミング指定手段と前記単位表示処理手段とが協働して前記タイミング調整を行なう、
請求項２記載の映像表示装置。
【請求項４】
前記単位表示処理手段は、前記画像信号処理手段から指定された動作タイミングに応じて前記表示装置の対応する部分を表示処理する、
請求項３記載の映像表示装置。
【請求項５】
前記タイミング調整手段は、
前のスクリーンの最終部分の次に、次のスクリーンの最初部分以降が連続して表示されるように、タイミングを調整して前記画像信号処理手段から信号処理した映像信号を前記対応する単位表示処理手段に送出する、
請求項１記載の映像表示装置。
【請求項６】
前記画像信号処理手段は、
前記映像信号を拡大または縮小処理する変換手段と、
該変換手段で変換した映像信号を記憶する記憶手段と、
該記憶手段から読みだされた映像信号に、前記表示装置の画素の表示素子を駆動する対応する単位表示処理手段のアドレスを付すアドレス付加手段と、
前記記憶手段から読み出すデータの読み出しタイミングを調整する第１のタイミング調整手段と、
前記アドレスを付加するタイミングを調整する第２のタイミング調整手段と
を有する、
請求項５記載の映像表示装置。
【請求項７】
前記表示装置は、各画素がＲＧＢで階調を持ち、前記単位表示処理手段により各画素ごと表示可能な表示装置である、
請求項１〜６いずれか記載の映像表示装置。
【請求項８】
映像信号を信号処理して該信号処理した複数の分割映像信号を表示装置に複数のスクリーンに分割して表示する映像表示方法であって、
前記複数のスクリーンの境界において隣接する画素の映像が連続して表示されるように、前のスクリーンの最終画素の映像が次のスクリーンの最初の画素以降に連続して表示されるように、画素データをタイミング調整して表示させる、
映像表示方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は映像表示装置に関するものであり、特に、表示装置に映像信号を分割して表示させる映像表示装置に関する。
【０００２】
【従来の技術】
特開平８−３３５０５７号公報は、複数のＬＥＤランプを用いた１台のＬＥＤ表示装置に映像を表示する時、メモリ回路に記憶された１画面についてのＲＧＢ各色ごとの階調データを、表示時間を確保するため表示ブロックごとに複数の読出回路を設け、各読出回路から読みだした階調データを分割して対応する表示ブロックに表示したとき、特に、画面を左右方向にスクロールした場合に、メモリ回路への書き込み速度と読み出し速度との不一致に起因して、特に、書き込み速度が読み出し速度より速いことに起因して、縦線に不自然な段差が生ずるという問題を提示している（図５〜図８、段落０００２〜０００４）。
【０００３】
特開平８−３３５０５７号公報は、その解決方法として、（１）記憶部を２つ設けるか、（２）表示タイミングを調整する方法を提示している。
【０００４】
また、フルドット以上の大画面でカラー映像を表示するフルカラー大型映像表示装置が広く用いられている。そのようなフルカラー大型映像表示装置においては、特開平８−３３５０５７号公報に開示された表示時間の確保という課題およびその課題を克服するために複数の読出回路を設けることに起因する新たな課題とは異なる課題に遭遇する。
フルカラー大型映像表示装置においては１台の画像処理装置が行なう信号処理の制限から複数の画像処理装置を用いて映像信号を分割して各種処理を行うことが必要となり、分割処理した複数の映像信号を１台の大型表示装置に分割して表示するという方法がとられる。
１台の大型表示装置に映像信号を分割処理した映像信号を表示した場合、静止画像では問題は起きない。
【０００５】
【特許文献１】
特開平８−３３５０５７号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、動画像、特に、画像が分割領域をこえて高速でスクロール表示する場合に、図１に図解したように分割画像の間で不連続な映像が発生する。
また、表示装置の左右に２分割して表示してスクロール表示した場合には、左右のスクリーンの境界において不連続な映像が発生する。
【０００７】
他方、映像信号をたとえば、４個の画像プロセッサで信号処理して、処理結果を複数のスクリーンに分割表示した場合、複数の画像プロセッサにおける映像信号の処理の位相差に起因して、図２に図解したような不連続な映像が発生する。表示される線が、横線の場合は図２に図解したような縦線ではなく、上下のスクリーンの境界において上記同様の不自然な映像となる。
【０００８】
図１および図２の不自然または不連続な映像の発生の詳細については後述する。
【０００９】
第１および第２例として上述した分割スクリーンの境界における映像の不連続さは、表示装置１０が大型であるが故に目立つ。上述した線の表示ばかりでなく、特に、英数字のような文字がスクリーンの境界に渡って高速にスクロール表示されたときに、上述した不連続な映像となると、認識できないか認識が困難な場合も起こりうる。
【００１０】
本発明の目的は、表示装置を複数の分割して表示する映像表示装置において、高速なスクロール表示を行なっても各スクリーンの境界において不連続または不自然な表示が起きない映像表示装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を克服するため、本発明においては、スクリーンの境界においても不連続または不自然な映像とならないように、複数の画像処理手段または単位表示処理手段におけるタイミング調整を行なう。
このようなタイミング調整は、一般的には、特開平８−３３５０５７号公報に開示されているように広く行なわれている技術であるが、本発明においては、表示装置および分割表示に適した方法および手段をとる。
【００１２】
本発明の第１の観点によれば、ｍ×ｎドットを１表示単位として、横方向にＭ個の表示単位、縦方向にＮ個の表示単位を有する表示装置と、前記表示装置のＭ×Ｎ個の表示単位に対応して設けられ、各表示単位のｍ×ｎドットごとに表示処理を行なうＭ×Ｎ個の単位表示処理手段と、映像信号をｋ（ただし、ｋは２以上の整数）分割して所定の信号処理し、分割信号処理した映像信号を前記複数の単位表示処理手段の対応する単位表示処理手段に出力するｋ個の画像信号処理手段とを具備し、前記映像信号を前記表示装置をｋ個のスクリーンに分割表示する、映像表示装置であって、前記ｋ個の分割スクリーンの境界において、隣接するドットの映像が連続して表示されるように、前記画像信号処理手段で処理した映像信号のタイミングを調整するタイミング調整手段を有する、映像表示装置が提供される。
【００１３】
上記表示装置は、好ましくは、各画素がＲＧＢで階調を持ち、単位表示処理手段により各画素ごと表示可能な表示装置である。
【００１４】
本発明の第２の観点によれば、映像信号を信号処理して、該信号処理した複数の分割映像信号を表示装置に複数のスクリーンに分割して表示する映像表示方法であって、前記複数のスクリーンの境界において隣接する画素の映像が連続して表示されるように、前のスクリーンの最終画素の映像が次のスクリーンの最初の画素以降に連続して表示されるように、画素データをタイミング調整して表示させる、映像表示方法が提供される。
【００１５】
表示装置を複数のスクリーンに分割して映像信号を分割表示した場合、隣接するスクリーンにおける画素データが、映像信号の表示タイミングに応じて連続して表示されるように、分割処理した映像信号の表示タイミングまたは画素部分の駆動タイミングを調整する。
【００１６】
【発明の実施の形態】
本発明の映像表示装置およびその方法の好適な実施の形態について添付図面を参照して述べる。
【００１７】
第１実施の形態
図３〜図１０を参照して本発明の映像表示装置の第１実施の形態について述べる。
図３は本発明の映像表示装置の第１実施の形態としての映像表示装置の構成図てある。
図３に図解した映像表示装置１は、２個の画像信号処理装置（または、画像プロセッサ）１０、１２と、複数の単位表示処理装置（または、ユニットプロセッサ、ＵＰ）２０と、表示装置３０とを有する。
画像信号処理装置１０、１２が本発明の画像信号処理手段に対応し、ユニットプロセッサ群２０が本発明の単位表示処理手段に対応し、表示装置３０が本発明の表示装置に対応する。
【００１８】
表示装置
図４は図３に図解した表示装置３０の構成の概要を示す図である。表示装置３０は、ＬＥＤを用いた建築物の壁面などに設置される大型の表示装置であり、たとえば、横方向に６４０ドット（画素）、縦方向に４８０ドット（画素）の画素を有する。１画素は、３色ＲＧＢ、かつ、階調、たとえば、２５６階調のカラー表示可能な発光ダイオード（ＬＥＤ）で構成される。
【００１９】
画像信号処理装置
本発明の画像信号処理手段としての第１および第２の画像信号処理装置１０、１２の構成および２個用いる理由について述べる。
画像信号処理装置１０、１２はそれぞれ、図５に図解した構成を有している。以下、代表して画像信号処理装置１０について述べる。
【００２０】
図５に図解した画像信号処理装置１０は、映像信号ＶＩＤＥＯをＡ／Ｄ変換してディジタルの映像信号に変換するＡ／Ｄ変換部１０１と、Ａ／Ｄ変換した映像信号について、インターロック・プログレス変換およびレート変換するＩ−Ｐ変換部１０２と、Ｉ−Ｐ変換部１０２で変換した結果について指定に応じて拡大処理または縮小処理を行なう拡大／縮小処理部１０３と、拡大または縮小処理した結果について色変換および色温度変換を行なう色変換部１０４と、色変換処理した結果を記憶する画像メモリ１０５と、画像メモリ１０５に記憶された信号処理された映像信号を該当するユニットプロセッサＵＰに出力するときに対応するアドレスを付加するアドレス付加部１０６と、パラレル信号をシリアル信号にフォーマット変換するＰ／Ｓ変換部１０７とを有する。
画像信号処理装置１０はまた、画像メモリ１０５にデータの書き込むおよび画像メモリ１０５からデータの読み出しを制御するメモリ制御部１０８、および、アドレス付加部１０６に付加すべきラインアドレスを発生するラインアドレス発生部１０９を有する。
【００２１】
このように、画像信号処理装置１０、１２は、１秒間に３０フレーム入力されるＮＴＳＣ方式の映像信号ＶＩＤＥＯの合計６４０×４８０画素の各画素について、上記各種の処理を行なう。したがって、１台の画像信号処理装置では処理速度の制限に遭遇する。
このように、本実施の形態においては、２個の画像信号処理装置１０、１２を用いて、映像信号ＶＩＤＥＯの処理を分担する。
本実施の形態においては、第１画像信号処理装置１０が表示装置３０の上部半分のスクリーン１に表示される映像信号の処理を行い、第２画像信号処理装置１２が表示装置３０の下部半分のスクリーン２に表示される映像信号の処理を行なう。
【００２２】
ユニットプロセッサ
本発明の単位表示処理手段の１例としてのユニットプロセッサ群２０の各ユニットは、図４に図解した表示装置３０について、１表示単位（表示ユニット）１６ドット×１６ドットの画素を表示処理する。１表示単位は、ｍ×ｎドットの画素で規定されるが、本実施の形態においては、１表示単位は１６ドット×１６ドットである。したがって、本実施の形態においては、各ユニットプロセッサＵＰは、画像信号処理装置１０または１２から受信した信号処理された映像信号に基づいて、１６×１６＝２５６画素に対応するＬＥＤをカラー表示のための駆動処理を行なう。
図６はユニットプロセッサＵＰの構成図である。
【００２３】
図６に図解したユニットプロセッサＵＰは、画像信号処理装置１０、１２から信号を受信する受信部２０１と、通信ゲートアレー（ＣＧＡ）２０２と、フィルタ２０３と、可変制御型発振器（ＶＣＯ）２０４と、マイクロコンピュータの演算処理部（ＣＰＵ）２０５と、システムクロック発生器２０６と、ＭＥＭＯＲＹ２０７と、ＮＴＳＣ方式の映像信号用のクロックを発生する第１クロック発生器２１１と、ＰＡＬ方式の映像信号用のクロックを発生する第２クロック発生器２１２と、クロック選択器２１３と、表示装置３０の対応するＬＥＤに接続された点灯させる複数のドライバ回路２２０とを有する。
【００２４】
ＣＰＵ２０５と、通信ゲートアレー（ＣＧＡ）２０２と、ＭＥＭＯＲＹ２０７と、ドライバ回路２２０との間には、アドレスバスＡＤＲＥＳとデータバスＤＡＴＡとが設けられており、ユニットプロセッサＵＰ自体が通常のマイクロプロセッサと同様に動作する。
フィルタ２０３および可変制御型発振器（ＶＣＯ）２０４は通信ゲートアレー（ＣＧＡ）２０２に対するクロックとして動作する。
ＣＰＵ２０５はシステムクロック発生器２０６からのクロックに応じて動作する。
【００２５】
本実施の形態においては、ＮＴＳＣ方式の映像信号を使用するから、クロック選択器２１３はＮＴＳＣ方式の映像信号用のクロックを発生する第１クロック発生器２１１からのクロックを選択してドライバ回路２２０に印加する。なおＰＡＬ方式の映像信号を用いる場合は、クロック選択器２１３はＰＡＬ方式の映像信号用のクロックを発生する第２クロック発生器２１２のクロックを選択してドライバ回路２２０に印加する。
クロック選択器２１３で選択されたクロックがドライバ回路２２０に印加されて、表示装置３０内の各画素表示素子、すなわち、ＬＥＤの駆動タイミングを調整する。
【００２６】
図７は画像信号処理装置１０、１２からユニットプロセッサＵＰに送出されるデータの１パケットの構成図である。
１パケットは、同期コードＳＹＮＣ−ＣＯＤＥ、アドレスＡＤＲＥＳ、８ビット（階調）×３（ＲＧＢ）のディジタル画像データ、および、ＥＯＦ（Ｅｎｄ　Ｏｆ　Ｆｉｌｅ）で構成されている。１パケットに１６×１６画素分の映像データが含まれる。
【００２７】
受信部２０１は図７に図解したデータを対応する画像信号処理装置１０、１２から受信して通信ゲートアレー（ＣＧＡ）２０２に出力する。通信ゲートアレー（ＣＧＡ）２０２は受信したデータを演算処理部（ＣＰＵ）２０５に出力し、ＣＰＵ２０５は一旦、ＭＥＭＯＲＹ２０７に格納し、各表示素子、すなわち、ＬＥＤの表示タイミングに応じてＭＥＭＯＲＹ２０７に記憶されている映像処理データを読みだして、ドライバ回路２２０を介して対応するＬＥＤを点灯させて希望する映像を表示させる。
【００２８】
ユニットプロセッサＵＰはＣＰＵ２０５を有するので、ユニットプロセッサＵＰ内において各種の信号処理およびタイミング調整を行なうことができる。
他方、ユニットプロセッサＵＰは各種の信号処理を行なうので、その処理能力を考慮して、１６×１６画素を１台のユニットプロセッサＵＰで処理させており、本実施の形態においては、表示装置３０の横方向（列方向）に、６４０／１６＝４０個、縦方向（行方向）に４８０／１６＝３０個のユニットプロセッサＵＰを設けている。
【００２９】
図８は表示装置３０の上部スクリーン１に表示される映像信号の処理を行なう第１画像信号処理装置１０と、この画像信号処理装置１０に接続される複数のユニットプロセッサＵＰとの接続関係を示す図である。
上部スクリーン１の表示は横方向１〜４０個のユニットプロセッサＵＰと、縦方向１５個のユニットプロセッサＵＰが対応するＬＥＤを点灯させて行なう。
第１画像信号処理装置１０は、横方向の各縦方向のユニットプロセッサＵＰ、ＵＰ１〜ＵＰ１５をディジー・チエーン（ｄａｉｓｙ　ｃｈａｉｎ）状にサイクリックに駆動する。
【００３０】
上述したように、映像表示装置１は、画像信号処理装置１０、１２において第１段階の映像信号処理を行い、ユニットプロセッサ群２０の各ユニットプロセッサＵＰにおいて表示装置３０の各ＬＥＤを直接駆動するための処理を行なうという機能分担の処理体系を構成している。
このように、２個の画像信号処理装置１０、１２を用い、多数のユニットプロセッサ群２０を用いて、１個の表示装置３０にＮＴＳＣ方式の映像信号を毎フレームごと表示させている。
【００３１】
図９（ａ）〜（ｆ）は、図１に図解した、高速スクロール表示を行なったときにスクリーン１と２との間に不連続な表示が表れた場合の、従来の動作タイミングを示す図である。
図９（ａ）、（ｂ）、（ｄ）、（ｅ）に図解したように、画像信号処理装置１０、１２は、垂直同期信号Ｖ−ＳＹＮＣごとに映像信号ＶＩＤＥＯを受信し、受信した映像信号ＶＩＤＥＯの上下半分について図６に図解した各部において各種の信号処理を行う。画像信号処理装置１０、１２はそれぞれ信号処理結果をユニットプロセッサ群２０に出力する。
【００３２】
従来、ユニットプロセッサ群２０のスクリーン１を表示する半分のユニットプロセッサＵＰと、スクリーン２を表示する半分のユニットプロセッサＵＰは、図９（ｃ）、（ｆ）に示すように、同じタイミングで表示装置３０内の対応するＬＥＤを発光（点灯）させていた。図９（ｃ）、（ｆ）に図解した発光タイミングにおいて、順次、第１のユニットコントローラＵＣから第１５のユニットコントローラＵＣまで順次、該当する表示ユニットを点灯させていくことを示している。
このような発光タイミングでは、上のスクリーン１の最上部のユニット１と下のスクリーン２の最上部のユニット１６とが同じ発光タイミングであり、上のスクリーン１の最下部のユニット１５と下のスクリーン２の最下部のユニット３０とが同じ発光タイミングであるから、ユニット１５とユニット１６との発光タイミングがずれており、スクリーン１と２との境界付近の映像に不連続が発生する。その結果、図１に図解した円形の映像をスクリーンの上から下にスクロール表示した場合に、図１に図解のごとく、連続しているはずの円形映像が不連続になるという問題が発生した。
【００３３】
このような問題を解決する本発明の第１実施の形態について述べる。
図１０（ａ）〜（ｇ）は、高速なスクロール表示を行なった場合でも、図１に例示した不連続な表示が起きない、本実施の形態の動作タイミングを示す図である。
【００３４】
図１０（ａ）、（ｂ）、（ｄ）、（ｅ）に図解したように、画像信号処理装置１０、１２は、垂直同期信号Ｖ−ＳＹＮＣごとに映像信号ＶＩＤＥＯを受信し、受信した映像信号ＶＩＤＥＯの上下半分について図６に図解した各部において各種の信号処理を行う。
画像信号処理装置１０、１２の処理結果が、ユニットプロセッサ群２０に送出される。
第１画像信号処理装置１０は、表示装置３０の上半分のスクリーン１の点灯処理するユニットプロセッサ群２０の前半のユニットプロセッサＵＰに対して、時点ｔ３から、順次、縦方向に、１〜１５番目のユニットプロセッサＵＰが発光処理を行なうように発光タイミングを指定する。この発光処理のタイミングは、画像信号処理装置１０から垂直同期信号Ｖ−ＳＹＮＣを基準として、どれだけクロック時間経過後に点灯処理するかが各ユニットプロセッサＵＰに指定され、各ユニットプロセッサＵＰの演算処理部（ＣＰＵ）２０５がそのタイミングを調整して、該当するドライバ回路２２０を介して発光処理を行なう。
【００３５】
第２画像信号処理装置１２は、表示装置３０の下半分のスクリーン２の点灯処理するユニットプロセッサ群２０の後半のユニットプロセッサ１６〜３０に対して、時点ｔ３経過後、前半の１５番目のユニットプロセッサＵＰの発光処理後、時点ｔ４から連続してＬＥＤの発光動作を行なうように、順次、縦方向に、１６〜３０番目のユニットプロセッサＵＰに発光タイミングを指定する。
この発光処理のタイミングも、画像信号処理装置１２から垂直同期信号Ｖ−ＳＹＮＣを基準として、いくつクロック時間経過後に点灯処理するかが、各ユニットプロセッサＵＰに指定され、各ユニットプロセッサＵＰの演算処理部（ＣＰＵ）２０５がそのタイミングを調整して、該当するドライバ回路２２０を介して該当するＬＥＤの発光処理を行なう。
したがって、スクリーン２の発光処理を行なう１６〜３０番目のユニットプロセッサＵＰは信号を受信してもすぐにはＬＥＤの発光処理を行なわず、自己の発光処理タイミングが到達するまで待機する。
【００３６】
これにより、表示装置３０のスクリーン１の最下段の単位表示部分に引き続いてスクリーン２の最上段の単位表示部分から連続して表示が行なわれる。
このように、第２画像信号処理装置１２が該当するユニットプロセッサＵＰに発光タイミングを指定し、各ユニットプロセッサＵＰが自己の発光タイミングまで待機して発光処理することにより、スクリーン１からスクリーン２への表示が切れ目無く連続して行なわれ、図１を図解して述べたスクロールに起因する不連続な表示は起きない。
【００３７】
第１実施の形態において、本発明のタイミング調整手段は、第２画像信号処理装置１２および第２画像信号処理装置１２に接続されたユニットプロセッサＵＰが該当し、これらが協働してスクリーン１と２との間の不連続な表示を解消している。
以上のタイミング調整は、ユニットプロセッサＵＰが内蔵する処理機能と、第２画像信号処理装置１２によるタイミング指定のみによって実現されるから、非常に容易に実施できる。
【００３８】
第１実施の形態の変形態様
ＬＥＤを用いた表示装置３０は、ＣＲＴ装置のようにラスタ走査されておらず、個々のＬＥＤを発光表示させることができる。したがって、表示装置３０を左右に２分割して表示処理することもできる。
表示装置３０を左右に２分割して表示する場合は、左右のスクリーンにおいて連続して表示されるように、右半分のスクリーンの映像信号処理する第２画像信号処理装置１２で右半分のＬＥＤの発光処理を行なうユニットプロセッサＵＰの動作開始タイミングを指定する。
【００３９】
第２実施の形態
図１１〜図１５を参照して本発明の映像表示装置の第２実施の形態について述べる。
図１１は本発明の映像表示装置の第２実施の形態としての映像表示装置の構成図である。
図１１に図解した映像表示装置２は、たとえば、ビデオテープ記録再生装置１００から出力された１フレームの映像信号ＶＩＤＥＯを４分割する映像信号分配器４０と、４個の画像信号処理装置（または、画像プロセッサ）５１〜５４と、複数の単位表示処理装置（または、ユニットプロセッサ、ＵＰ）２０Ａと、表示装置３０とを有する。
画像信号処理装置５１〜５４が本発明の画像信号処理手段に相当し、ユニットプロセッサ群２０Ａが本発明の単位表示処理手段に相当し、表示装置３０が本発明の表示装置に相当する。
【００４０】
表示装置
表示装置３０は、図４を参照して述べたものと同様、たとえば、６４０ドット×４８０ドットで、ＬＥＤを用いた建築物の壁面などに設置される大型の表示装置であり、たとえば、横方向に６４０ドット（画素）、縦方向に４８０ドット（画素）の画素を有する。１画素は、３色ＲＧＢ、かつ、階調、たとえば、２５６階調のカラー表示可能な発光ダイオード（ＬＥＤ）で構成されているが、第２実施の形態においては、図２および図１２に図解したように、縦横方向に４分割表示されて表示される。
【００４１】
画像信号処理装置
本発明の画像信号処理手段としての第１〜第４画像信号処理装置５１〜５４の構成および４個用いる理由について述べる。
第１〜第４画像信号処理装置５１〜５４は同じ構成をしており、図１３に図解した構成を有している。以下、代表して第１画像信号処理装置５１について述べる。
図１３に図解した画像信号処理装置５１は、図５を参照して述べた第１実施の形態の画像信号処理装置１０の構成に類似している。すなわち、映像信号ＶＩＤＥＯをＡ／Ｄ変換してディジタルの映像信号に変換するＡ／Ｄ変換部１０１に相当するＡ／Ｄ変換部３０１と、Ｉ−Ｐ変換部１０２に相当するＩ−Ｐ変換部３０２と、拡大／縮小処理部１０３に相当する拡大／縮小処理部３０３と、色変換部１０４に相当する色変換部３０４と、画像メモリ１０５に相当する画像メモリ３０５と、アドレス付加部１０６に相当するアドレス付加部３０６と、Ｐ／Ｓ変換部１０７に相当するＰ／Ｓ変換部３０７と、メモリ制御部１０８に相当するメモリ制御部３０８と、ラインアドレス発生器１０９に該当するラインアドレス発生器３０９とを有する。
【００４２】
ただし、画像信号処理装置５１〜５４の各々は、第１実施の形態の画像信号処理装置１０、１２の各々が処理するデータの量は半分であるから、画像信号処理装置１０、１２の各々の半分の処理量となり、たとえば、画像メモリ３０５は画像メモリ１０５の半分のメモリ容量でよい。他方、画像信号処理装置５１〜５４は画像信号処理装置１０、１２の２倍の処理速度で高速な処理を行なうことができる。
【００４３】
第１画像信号処理装置５１は、さらに、データ遅延設定回路３１０と、ラインアドレス遅延設定回路３１１とを有する。
データ遅延設定回路３１０は後述するように、メモリ制御部３０８に遅延時間を設定して、画像信号処理装置５１〜５４からユニットプロセッサＵＰに出力されるデータの出力タイミングを調整する。
ラインアドレス遅延設定回路３１１も同様に、ラインアドレス発生器３０９に遅延時間を設定して、画像信号処理装置５１〜５４からユニットプロセッサＵＰに与えるラインアドレスの付加タイミングを調整する。
【００４４】
なお、第１画像信号処理装置５１は、遅延処理を行なう必要がないから、第１画像信号処理装置５１にはデータ遅延設定回路３１０およびラインアドレス遅延設定回路３１１は不要であるが、画像信号処理装置５１〜５４全て同じ回路構成をしている場合について述べる。
【００４５】
画像信号処理装置５１〜５４は、１秒間に３０フレーム入力される映像信号ＶＩＤＥＯの各画素について、合計６４０×４８０画素について、４分割した画像データを分担して処理する。
第２実施の形態において、第１の画像信号処理装置５１が表示装置３０の左上のスクリーン１に表示される映像信号の処理を行い、第２の画像信号処理装置５２が表示装置３０の左下のスクリーン２に表示される映像信号の処理を行い、第３の画像信号処理装置５３が表示装置３０の右上のスクリーン３に表示される映像信号の処理を行い、第４の画像信号処理装置５４が表示装置３０の右下のスクリーン４に表示される映像信号の処理を行う。
【００４６】
ユニットプロセッサ
ユニットプロセッサ群２０Ａの各ユニットは、図１２に図解した表示装置３０について、１表示単位（表示ユニット）１６ドット×１６ドットの画素を表示処理する。１表示単位は、ｍ×ｎドットの画素で規定されるが、第２実施の形態においては、第１実施の形態と同様、１表示単位は１６ドット×１６ドットである。
各ユニットプロセッサＵＰは、対応する画像信号処理装置５１〜５４から受信した信号処理された映像信号に基づいて、１６×１６＝２５６画素に対応するＬＥＤをカラー表示のための駆動処理を行なう。
各ユニットプロセッサＵＰの構成は図６を参照して述べたものと同様である。
【００４７】
画像信号処理装置５１〜５４から各ユニットプロセッサＵＰに出力されるデータの１パケットの構成、図７を参照して述べたものと同様である。すなわち、１パケットは、同期コードＳＹＮＣ−ＣＯＤＥ、アドレスＡＤＲＥＳ、８ビット（階調）×３（ＲＧＢ）のディジタル画像データ、および、ＥＯＦ（Ｅｎｄ　Ｏｆ　Ｆｉｌｅ）で構成されている。１パケットに１６×１６画素分の映像データが含まれる。
【００４８】
画像信号処理装置５１〜５４の各々と各ユニットプロセッサＵＰの接続関係は、図８を参照して述べたものと同様である。
【００４９】
映像表示装置２は、画像信号処理装置５１〜５４において第１段階の映像信号処理を行い、ユニットプロセッサ群２０Ａの各ユニットプロセッサＵＰにおいて表示装置３０の各ＬＥＤを直接駆動するための処理を行なうという機能分担の処理体系を構成している。
このように、４個の画像信号処理装置５１〜５４を用い、多数のユニットプロセッサ群２０Ａを用いて、１個の表示装置３０にＮＴＳＣ方式の映像信号を毎フレームごと表示させている。
【００５０】
図１４は、画像信号処理装置５１〜５４がそれぞれ図１３に図解したデータ遅延設定回路３１０およびラインアドレス遅延設定回路３１１を有さず、図５に図解したと同様の構成を有し、たとえば、図１２に図解した表示装置３０の左側の上下のスクリーン１、２への画像信号処理装置５１、５２を用いて表示処理を行い、スクリーン１、２の発光処理するユニットプロセッサＵＰを用いて表示装置３０を表示させて場合に図２に図解した不連続な表示が行なわれる場合の動作タイミングを示す図である。
ただし、この例示においては、表示装置３０は横方向に７×２＝１４表示単位（１４×１６ドット＝２２４ドット）、縦方向に２０×２＝４０表示単位（４０×１６ドット＝６４０ドット）の場合について示している。
スクリーン１の最上位の表示単位の表示処理を行なうユニットプロセッサＵＰと、スクリーン２の最上位の表示単位の表示処理を行なうユニットプロセッサＵＰとの動作タイミングが一致している。
【００５１】
図１３におけるデータ遅延設定回路３１０およびラインアドレス遅延設定回路３１１を有しない画像信号処理装置５１〜５４は、映像信号分配器４０において４個に分配された映像信号ＶＩＤＥＯを、図９（ａ）〜（ｆ）または図１０（ａ）〜（ｆ）に図解したタイミングと同様に受信し、各画像信号処理装置５１〜５４が映像信号ＶＩＤＥＯの１／４の信号について処理を行なう。
しかしながら、４分割された映像信号ＶＩＤＥＯのうち、第２〜第４の画像信号処理装置５２〜５４で受信した分割映像信号は、第１画像信号処理装置５１で受信した映像信号より遅延して受信され、画像信号処理装置５１〜５４内の信号処理により遅延が発生する。
そのため、図１４に図解したタイミングがユニットプロセッサＵＰを動作させると、画像信号処理装置５１〜５４における受信タイミングの位相ずれ、信号処理に起因する遅延などにより、画像信号処理装置５１〜５４およびユニットプロセッサＵＰで駆動される表示装置３０のＬＥＤの発光タイミングにずれが起こる。
【００５２】
このような位相ずれが存在するにも係わらず、ユニットプロセッサＵＰから表示装置３０を駆動すると、スクリーン１とスクリーン３とにおいて、図２に例示したような不自然な表示が起こる。図１４に図解した例示においては、横方向の直線が、スクリーン１とスクリーン２との境界で不自然になる。
図２（Ａ）において、映像の縦の直線がＡからＢ方向に動くとき図２（Ｂ）に図解したように位相ずれが生じて縦の直線の上部が、スクリーン１、２において右に曲がる。また、映像の縦の直線がＢからＡ方向に動くとき図２（Ｃ）に図解したように位相ずれが生じて縦の直線の上部が、スクリーン３、４において左に曲がる。
発光の順序は、▲１▼、▲２▼、▲３▼である。発光時間は▲１▼と▲３▼とでは１フィールドの時間差があるが、▲２▼と▲３▼とではスキャンしているため接近している。映像が動くと▲３▼が発光しているときに▲２▼も発光しているが、▲１▼はすでに発光が完了しており、曲がってみえる。時間差は、（▲１▼−▲２▼）＞（▲２▼−▲３▼）である。
【００５３】
図１５は、画像信号処理装置５１〜５４がそれぞれ、図１３に図解したデータ遅延設定回路３１０およびラインアドレス遅延設定回路３１１を有し、たとえば、図１２に図解した表示装置３０の左側の上下のスクリーン１、２への画像信号処理装置５１、５２を用いて表示処理を行い、スクリーン１、２の発光処理するユニットプロセッサＵＰを用いて表示装置３０を表示させた場合に図２に図解した不連続な表示を解消させる動作タイミングを示す図である。
この例示においても、表示装置３０は横方向に７×２＝１４表示単位（１４×１６ドット＝２２４ドット）、縦方向に２０×２＝４０表示単位（４０×１６ドット＝６４０ドット）の場合について示している。
【００５４】
図１５において、スクリーン２の１番目の表示ユニットの発光タイミングをスクリーン１の２０番目（最後）の表示ユニットの後、２０番目に続けて発光させるように、第２画像信号処理装置５２からスクリーン２部分を表示処理するユニットプロセッサＵＰの動作タイミングを調整している。
その方法は、第２画像信号処理装置５２における、データ遅延設定回路３１０において画像メモリ３０５から読み出しデータのタイミングを、図１５に図解したように、遅延させるように図１３に図解したメモリ制御部３０８に遅延時間を設定し、ラインアドレス遅延設定回路３１１もラインアドレス発生器３０９におけるラインアドレスの付加タイミングを、画像メモリ３０５からのデータ読み出しタイミングに合わせて遅延させるように遅延時間を設定する。
表示装置３０のスクリーン２の表示処理を行なうユニットプロセッサＵＰはこのように遅延されたデータを受信して、ドライバ回路２２０を駆動する。
その結果、スクリーン１とスクリーン２との境界において不連続な表示はなくなる。
【００５５】
スクリーン１とスクリーン３との間、スクリーン２とスクリーン４との間も上記同様のタイミング調整を行なう。
その結果、図２を参照して述べた位相ずれに起因する不自然な表示が解消される。
【００５６】
第２実施の形態において、本発明のタイミング調整手段は、図１３に図解したデータ遅延設定回路３１０およびラインアドレス遅延設定回路３１１が該当する。
【００５７】
表示装置３０として複数のＬＥＤを用いた表示装置について述べたが、本発明はＬＥＤ方式の表示装置に限らず、ＣＲＴ表示装置のようにラスタ走査を行なわず、１画素ごとに表示処理を行なう他の表示装置、たとえば、液晶表示装置において分割表示する場合にも適用できる。
また本発明の映像表示装置は表示装置の規模には依存せず、１個の表示装置に関連する１つの映像信号を分割表示処理した場合、特に、高速スクロール表示、分割映像信号に位相ずれが発生した場合などについて広く適用できる。
【００５８】
また本発明の対象とする映像信号はＮＴＳＣ方式の映像信号に限らず、ＰＡＬ方式の映像信号などその他の方式の映像信号の分割表示に適用できる。
【００５９】
【発明の効果】
本発明によれば、映像信号を分割処理して１個の表示装置に表示した場合でも、分割表示領域の境界に不自然または不連続な表示が発生することを防止できる。
【図面の簡単な説明】
【図１】図１はＬＥＤを用いた大型の表示装置に２個の画像処理装置（画像プロセッサ）を用いて１つの映像信号上下に分割して表示する場合を図解した図である。
【図２】図２は表示装置への映像信号の表示処理を４個の画像処理装置（画像プロセッサ）で４分割処理し、スクロール表示した場合の不連続な映像が発生することを例示した図である。
【図３】図３は本発明の第１実施の形態の映像表示装置の構成を示す図である。
【図４】図４は図３に図解した表示装置の構成の概要を示す図である。
【図５】図５は図３に図解した画像信号処理装置の構成図である。
【図６】図６はユニットプロセッサの構成図である。
【図７】図７は図５に図解した画像信号処理装置から図６に図解したユニットプロセッサに送出されるデータの１パケットの構成図である。
【図８】図８は図１に図解した表示装置の上部スクリーンに表示される映像信号の処理を行なう第１の画像信号処理装置と、この画像信号処理装置に接続される複数のユニットプロセッサとの接続関係を示す図である。
【図９】図９（ａ）〜（ｆ）は、図１に図解した、高速スクロール表示を行なったときにスクリーン１と２との間に不連続な表示が表れた場合の従来の動作タイミングを示す図である。
【図１０】図１０（ａ）〜（ｇ）は、図３に図解した本発明の第１実施の形態の映像表示装置の動作タイミングを示す図である。
【図１１】図１１は本発明の第２実施の形態の映像表示装置の構成を示す図である。
【図１２】図１２は図１１に図解した表示装置の構成の概要を示す図である。
【図１３】図１３は図１１に図解した画像信号処理装置の構成図である。
【図１４】図１４は、左右のスクリーンとの間に不連続な表示が表れた場合の従来の動作タイミングを示す図である。
【図１５】図１５は、図１１の映像表示装置の動作タイミングを示す図である。
【符号の説明】
１・・映像表示装置
１０、１２・・画像信号処理装置
５１〜５４・・画像信号処理装置
１０１、３０１・・Ａ／Ｄ変換部
１０２、３０２・・Ｉ−Ｐ変換部
１０３、３０３・・拡大／縮小処理部
１０４、３０４・・色変換部
１０５、３０５・・画像メモリ
１０６、３０６・・アドレス付加部
１０７、３０７・・Ｐ／Ｓ変換部
１０８、３０８・・メモリ制御部
１０９、３０９・・ラインアドレス発生器
３１０・・データ遅延設定回路
３１１・・ラインアドレス遅延設定回路
２０、２０Ａ・・ユニットプロセッサ（ＵＰ）
２０１・・受信部、２０２・・通信ゲートアレー（ＣＧＡ）
２０３・・フィルタ、２０４・・可変制御型発振器
２０５・・ＣＰＵ、２０６・・システムクロック発生器
２０７・・ＭＥＭＯＲＹ
２１１、２１２・・クロック発生器
２１３・・クロック選択器、２２０・・ドライバ回路
３０・・表示装置
【図１】
2004117441.tif 000003
【図２】
2004117441.tif 000004
【図３】
2004117441.tif 000005
【図４】
2004117441.tif 000006
【図５】
2004117441.tif 000007
【図６】
2004117441.tif 000008
【図７】
2004117441.tif 000009
【図８】
2004117441.tif 000010
【図９】
2004117441.tif 000011
【図１０】
2004117441.tif 000012
【図１１】
2004117441.tif 000013
【図１２】
2004117441.tif 000014
【図１３】
2004117441.tif 000015
【図１４】
2004117441.tif 000016
【図１５】
2004117441.tif 000017