(57)【要約】【課題】　液晶表示装置の残像を除去して画質を向上させることにある。【解決手段】　複数のゲート線及びデータ線が各々行及び列方向に形成されており、ゲート線とデータ線との交差によって定義される領域に、各々ゲート線及びデータ線に連結されているスイッチング素子を有する複数の画素が形成されている液晶パネル、スイッチング素子を駆動させるためのゲート駆動電圧をゲート線に供給するゲート駆動部、及び印加されるデータ信号によって該当する階調電圧をデータ線に供給するデータ駆動部を含み、ゲート駆動電圧は、Ｖｏｎ１からＶｏｎ２まで電圧降下し、【数１】2004110036.tif 000033を満たす。【選択図】　　 図８
2004110036.tif 000002
【特許請求の範囲】
【請求項１】
　複数のゲート線及びデータ線が各々行及び列方向に形成されており、前記ゲート線とデータ線との交差によって定義される領域に、各々前記ゲート線及びデータ線に連結されているスイッチング素子を有する複数の画素が形成されている液晶パネルと、
　前記スイッチング素子を駆動させるためのゲート駆動電圧を前記ゲート線に印加するゲート駆動部と、
　印加されるデータ信号によって該当する階調電圧を前記データ線に印加するデータ駆動部と、
を含み、前記ゲート駆動部は、互いに異なるレベルのゲート駆動電圧を選択的に印加する、液晶表示装置。
【請求項２】
　複数のゲート線及びデータ線が各々行と列方向に形成されており、前記ゲート線とデータ線との交差によって定義される領域に、各々前記ゲート線及びデータ線に連結されているスイッチング素子を有する複数の画素が形成されている液晶パネルと、
　前記スイッチング素子を駆動させるためのゲート駆動電圧を前記ゲート線に供給するゲート駆動部と、
　印加されるデータ信号によって該当する階調電圧を前記データ線に供給するデータ駆動部と、
を含み、前記ゲート駆動電圧は、Ｖｏｎ１からＶｏｎ２まで電圧降下し、
【数１】
2004110036.tif 000028
を満たす液晶表示装置。
【請求項３】
　前記階調電圧は、同一階調を示す正極性電圧（Ｖｎ+）及び負極性電圧（Ｖｎ-）からなり、
【数２】
2004110036.tif 000029
を満たす、請求項２に記載の液晶表示装置。
【請求項４】
　一定のレベルの電圧を発生する電圧源と、
　一定の周期のパルス信号を発生するスイッチ制御部と、
　前記発生した電圧を選択的に伝達する第１スイッチと、
　前記電圧源から出力された電圧を分圧する電圧分圧部と、
　前記スイッチ制御部のパルス信号によって前記電圧分圧部を通じて印加される電圧を充電して前記第１スイッチのターンオン電圧とターンオフ電圧を生成する第１キャパシタと、
　前記スイッチ制御部のパルス信号によってターンオン又はターンオフされる第２スイッチと、
　前記第１スイッチを通じて印加される電圧を充電し、前記第２スイッチのターンオン時に、充電された電圧を設定された時定数で前記第２スイッチを通じて放電する時定数決定部と、
を含み、前記第１スイッチと前記第２スイッチが交互に動作する駆動電圧生成部をさらに含む、請求項１又は２に記載の液晶表示装置。
【請求項５】
　前記第１スイッチは、ＰＮＰバイポーラトランジスタであり、前記第２スイッチは、ＮＰＮバイポーラトランジスタであることを特徴とする、請求項４に記載の液晶表示装置。
【請求項６】
　前記電圧分圧部は、前記電圧源と接地と間に直列連結された第１抵抗と第２抵抗とからなり、前記第１スイッチのベースに連結され、
【数３】
2004110036.tif 000030
（ただし、Ｖｂｅ２：前記ＰＮＰトランジスタのベースとエミッタとの間の電圧、Ｖｎ：前記電圧源から出力される電圧、Ｖｈｉｇｈ：前記スイッチ制御部から出力されるハイレベル電圧、Ｖｌｏｗ：前記スイッチ制御部から出力されるローレベル電圧）
を満たす、請求項５に記載の液晶表示装置。
【請求項７】
　複数のゲート線、前記複数のゲート線と絶縁して交差する複数のデータ線、及び前記複数のデータ線と前記ゲート線とが交差する領域に形成され、各々前記ゲート線及びデータ線に連結されているスイッチング素子を有する複数の画素を含む液晶表示装置の駆動方法において、
【数４】
2004110036.tif 000031
の条件を満たす正極性電圧（Ｖｎ+）及び負極性電圧（Ｖｎ-）を含む複数の階調電圧を生成する段階と、
　前記スイッチング素子をターンオンするゲート駆動電圧を生成する段階と、
　前記ゲート駆動電圧を前記ゲート線に供給する段階と、
　前記階調電圧を前記データ線に供給する段階と、
を含み、前記ゲート駆動電圧は、Ｖｏｎ１からＶｏｎ２まで電圧降下し、Ｖｏｎ２は、
【数５】
2004110036.tif 000032
の条件を満たす、液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は液晶表示装置に係り、より詳細には、残像を除去した液晶表示装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
　一般的な液晶表示装置（Liquid　crystal　display、LCD）は、二つの表示板と、その間に入っている誘電率異方性（dielectric　anisotropy）を有する液晶層とを含む。液晶層に電界を印加し、この電界の強さを調節して、液晶層を通過する光の透過率を調節することによって、所望の画像を得る。このような液晶表示装置は、携帯が簡便な平板表示装置（flat　panel　display、FPD）の代表的なものであって、この中でも、薄膜トランジスタ（thin　film　transistor、TFT）をスイッチング素子として用いたＴＦＴ−ＬＣＤが主に用いられている。
【０００３】
　薄膜トランジスタが形成される表示板には、複数のゲート線及びデータ線が各々行及び列方向に形成されており、薄膜トランジスタを通じてこれらゲート線及びデータ線に連結された画素電極が形成されている。薄膜トランジスタは、ゲート線を通じて伝達されるゲート信号によってデータ線を通じて伝達されるデータ信号を制御して、画素電極に伝達する。ゲート信号は、駆動電圧生成部で生成されたゲートオン電圧及びゲートオフ電圧の供給を受ける複数のゲート駆動ＩＣ（integrated　circuit）が、信号制御部からの制御信号によって、これらを組み合わせて形成する。データ信号は、信号制御部からの階調信号を複数のデータ駆動ＩＣがアナログ電圧に変換することによって形成される。
【０００４】
　このような液晶表示装置は、静画像の表示だけでなく動画像の表示にも用いられる。しかし、動画像を表示する場合や同一なパターンの画像を一定の時間表示する場合には、液晶の特性により残像が発生する。残像とは、１フレームの画像を表示した後に、次のフレームの画像を表示する場合に、直前のフレームの画面パターンが消えずにそのまま残って現在のフレームの画像に影響を与える現象を示す。
【０００５】
　残像は、既存の画面パターンが新たな画像に影響を与えるため、視認性に相当な悪影響を及ぼす不良のうちの一つである。残像の要因としては、液晶内のイオン不純物の濃度、配向力の強さ、キックバック電圧量などがある。
【０００６】
　例えば、イオン不純物の濃度が適切でないために液晶内に存在するイオン不純物が何らかの理由でポリイミド（ｐｏｌｙｉｍｉｄｅ）フィルムに吸着した場合、階調電圧が印加されていない状態でも残留ＤＣ電圧が存在するようになる。したがって、この残留ＤＣ電圧が液晶分子に作用する場合に、当該画像が液晶パネルにそのまま残って残像が発生する。
【０００７】
　このような理由により、液晶内のイオン不純物の濃度を最適に調節し、配向力をできるだけ増加させる方向で液晶表示装置の製造が行われており、液晶表示装置の駆動方法を改善してキックバック電圧量を減少させる方法などを用いて、液晶の応答速度を改善させる努力が行われている。
【０００８】
　しかし、キックバック電圧量を減少させることだけでは、残像を除去するのには限界があり、依然として残像が発生するという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
　したがって、本発明が目的とする技術的課題は、液晶表示装置の残像を除去して画質を向上させることにある。
【課題を解決するための手段】
【００１０】
　本発明の技術的課題を達成するための本発明の特徴による液晶表示装置は、複数のゲート線及びデータ線が各々行及び列方向に形成されており、前記ゲート線とデータ線との交差によって定義される領域に、各々前記ゲート線及びデータ線に連結されているスイッチング素子を有する複数の画素が形成されている液晶パネルと、前記スイッチング素子を駆動させるためのゲート駆動電圧を前記ゲート線に供給するゲート駆動部と、及び印加されるデータ信号によって該当する階調電圧を前記データ線に供給するデータ駆動部とを含み、前記ゲート駆動部は、互いに異なるレベルのゲート駆動電圧を選択的に供給する。
【００１１】
　本発明の他の特徴による液晶表示装置は、複数のゲート線及びデータ線が各々行及び列方向に形成されており、前記ゲート線とデータ線との交差によって定義される領域に、各々前記ゲート線及びデータ線に連結されているスイッチング素子を有する複数の画素が形成されている液晶パネルと、前記スイッチング素子を駆動させるためのゲート駆動電圧を前記ゲートラインに供給するゲート駆動部と、及び印加されるデータ信号によって該当する階調電圧を前記データ線に供給するデータ駆動部とを含み、前記ゲート駆動電圧は、Ｖｏｎ１からＶｏｎ２まで電圧降下し、
【００１２】
【数１】
2004110036.tif 000003
の条件を満たす。
【００１３】
　ここで、前記階調電圧は、同一階調を示す正極性電圧（Ｖｎ+）及び負極性電圧（Ｖｎ-）からなり、
【００１４】
【数２】
2004110036.tif 000004
の条件を満たす。
【００１５】
　その他にも、前記液晶表示装置は一定のレベルの電圧を発生する電圧源と、一定の周期のパルス信号を発生するスイッチ制御部と、前記発生した電圧を選択的に伝達する第１スイッチと、前記電圧源から出力された電圧を分圧する電圧分圧部と、前記スイッチ制御部のパルス信号によって前記電圧分圧部を通じて印加される電圧を充電して前記第１スイッチのターンオン電圧とターンオフ電圧を生成する第１キャパシタと、前記スイッチ制御部のパルス信号によってターンオン又はターンオフされる第２スイッチと、前記第１スイッチを通じて印加される電圧を充電し、前記第２スイッチのターンオン時に、充電された電圧を設定された時定数で前記第２スイッチを通じて放電する時定数決定部とを含み、前記第１スイッチと前記第２スイッチが交互に動作する駆動電圧生成部をさらに含む。
【００１６】
　ここで、前記第１スイッチは、ＰＮＰバイポーラトランジスタであり、前記第２スイッチは、ＮＰＮバイポーラトランジスタである。
【００１７】
　本発明の特徴による液晶表示装置の駆動方法は、複数のゲート線、前記複数のゲート線と絶縁して交差する複数のデータ線、及び前記複数のデータ線と前記ゲート線とが交差する領域に形成され、各々前記ゲート線及びデータ線に連結されているスイッチング素子を有する複数の画素を含む液晶表示装置の駆動方法において、
【００１８】
【数３】
2004110036.tif 000005
の条件を満たす正極性電圧（Ｖｎ+）及び負極性電圧（Ｖｎ-）を含む複数の階調電圧を生成する段階と、前記スイッチング素子をターンオンするゲート駆動電圧を生成する段階と、前記ゲート駆動電圧を前記ゲート線に供給する段階と、前記階調電圧を前記データ線に供給する段階とを含み、前記ゲート駆動電圧は、Ｖｏｎ１からＶｏｎ２まで電圧降下し、Ｖｏｎ２は、
【００１９】
【数４】
2004110036.tif 000006
の条件を満たす。
【発明の効果】
【００２０】
　このように本発明の実施例によれば、ＴＦＴ−ＬＣＤの駆動能力を低下させずに、ゲートオン電圧を低くすることによって、キックバック電圧量を減少させることができる。また、この場合にも、キックバック電圧を残像が発生しない低い電圧になるようにすることで、残像を除去することができる。
【００２１】
　また、同一階調を示す正極性電圧Ｖ+及び負極性電圧Ｖ-の印加時に発生するキックバック電圧間の差を減少させて、残像をより効果的に除去することができる。
【００２２】
　したがって、液晶表示装置の画質がより向上する。
【発明を実施するための最良の形態】
【００２３】
　添付した図面を参考にして、本発明の実施例について、本発明の属する技術分野で通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相違した形態で実現でき、ここで説明する実施例に限定されない。
【００２４】
　まず、本発明の実施例による残像除去方法について説明する。
【００２５】
　残像を除去するための一般的な方法としては、正極性電圧Ｖ+及び負極性電圧Ｖ-が各々画素電極に印加されて、ゲート駆動電圧がＶｏｎ→Ｖｏｆｆに変わる時に、キックバック電圧Ｖｋが減少する場合、液晶キャパシターの両端の電圧差が反対極性で大きさが同一になるように、共通電極に印加される電圧（以下、共通電圧とする）Ｖcomを次のように設定する方法がある。
【００２６】
【数５】
2004110036.tif 000007
　しかし、このような方法で共通電圧を設定しても、依然として残像が発生する。
【００２７】
　したがって、前記方法で駆動した時に残像が発生する原因を分析すると、次の通りである。
【００２８】
　一番目に、同一階調を示すためのＶ+及びＶ-であっても、Ｖｋが一定でないということである。これは、キックバック電圧Ｖｋを示す下記の数式２で寄生容量（Ｃｇｓ）が定数でないためである。
【００２９】
【数６】
2004110036.tif 000008
　キックバック電圧は、各画素のスイッチング素子であるＴＦＴがオン状態となった場合に、液晶容量（Ｃlc）及び保持容量（Ｃst）に印加された電圧がＴＦＴがオフ状態となった後にも持続され続けなければならないが、ＴＦＴのゲート電極とソース電極との間にある寄生容量（Ｃｇｓ）のために、画素電極に印加された電圧に生じる歪曲電圧を示す。
【００３０】
　ＴＦＴ液晶表示装置は、半導体上に絶縁膜がある構造なので、ＴＦＴのゲート電極とソース電極との間にかかるゲート電圧（Ｖｇｓ）に対して寄生容量（Ｃｇｓ）が敷居電圧を基準にゲート電圧（Ｖｇｓ）によって急激に変化する特性を有する。しかし、正極性電圧Ｖ+及び負極性電圧Ｖ-を印加した時、ゲート電圧（Ｖｇｓ）は各々次のような値を有する。
【００３１】
【数７】
2004110036.tif 000009
　したがって、常にＶｇｓ+ ＜Ｖｇｓ-の関係が成立する。したがって、Ｖｋ+ ＜Ｖｋ-の関係が成立する。
【００３２】
　図１に、同一階調を示す８Ｖ（Ｖ+）及び０Ｖ（Ｖ-）の階調電圧を印加し、Ｖｏｎ＝２０Ｖ、Ｖｏｆｆ＝−７Ｖを印加した時に発生するキックバック電圧の波形図が示されている。
【００３３】
　同一階調を示す正極性電圧（Ｖ+）及び負極性電圧（Ｖ-）として各々８Ｖ及び０Ｖを印加した時、キックバック電圧が発生した後の正極性電圧Ｖ+及び負極性電圧Ｖ-を確認してみると、図１に示されているように、８Ｖ→７．０４９５Ｖ、０Ｖ→−１．０８４０Ｖになることが分かる。したがって、Ｖｋ+＝０．９５０５Ｖであり、Ｖｋ-＝１．０８４Ｖであるので、Ｖｋ+＜Ｖｋ-の関係が成立することが分かる。
【００３４】
　したがって、同一階調を示すためのＶ+及びＶ-であっても、Ｖｋが一定でなく、寄生容量（Ｃｇｓ）が定数でない。
【００３５】
　二番目に、前記数式２で、液晶容量（Ｃlc）は階調表示ごとに異なり、これによりＶｋ+及びＶｋ-が変わって、数式１を等式にする共通電圧（Ｖcom）が階調表示ごとに異なるようになる。したがって、共通電圧（Ｖcom）が固定された場合には、Ｖ+及びＶ-を多様な階調ごとに同時に相殺することができないため、残像が発生するのである。
【００３６】
　図２に、液晶容量特性を示したグラフが示されている。図２に示されたグラフは、ノーマリーホワイト（normally　white）ＴＮ（twisted　nematic）液晶表示装置において、液晶の両端間の電位差による液晶容量（Ｃlc）の特性を示したものであって、液晶容量（Ｃlc）が左右対称な形態である。
【００３７】
　図２に示されたグラフで、液晶容量Ｃ１＜Ｃ２＜Ｃ３である正極性電圧Ｖ+が各々５Ｖ、６．５Ｖ、８Ｖであり、負極性電圧Ｖ-が各々３Ｖ、１．５Ｖ、０Ｖである階調電圧をＴＦＴ液晶パネルに印加した場合の結果が図３に示されている。図３に示された結果を数値的に示すと下の表１の通りである。
【００３８】
【表１】
2004110036.tif 000010
　上の表１で、△Ｖｋは、同一階調を示す正極性電圧Ｖ+及び負極性電圧Ｖ-を印加した時に、各々の電圧で発生するキックバック電圧間の差を示す。
【００３９】
　表１及び図３から分かるように、V+−V-−Vcom＝Vcom−（V-−V+）の方法で液晶表示装置を駆動した時、液晶容量Ｃ３の階調電圧では約１３４mVの残留ＤＣ電圧が発生することがあり、△Ｖｋによって、液晶容量Ｃ２では約９８mV、そして液晶容量Ｃ１では約４９mVの残留ＤＣ電圧が発生することがある。このような残留ＤＣ電圧は、５階調以上の画像表示時に異常を発生させる可能性のある液晶容量の残留電圧であって、少なくとも１０mV以下まで抑制しないと、残像の発生によって画質が著しく落ちる。
【００４０】
　したがって、本発明の実施例では、前記のように、V+−V-−Vcom＝Vcom−（V-−V+）の方法で液晶表示装置を駆動する場合に残像が発生する原因を考慮して、各階調の正極性電圧Ｖｎ+及び負極性電圧Ｖｎ-が次のような条件を満たすようにする。
【００４１】
【数８】
2004110036.tif 000011
　また、本発明の実施例では、Ｖｏｎ→Ｖｏｆｆ遷移時間付近でだけＶｏｎ電圧を低くすることによって、キックバック電圧の大きさを小さくするようにする。つまり、ゲートオン電圧Ｖｏｎを第１ゲートオン電圧Ｖｏｎ１及び第２ゲートオン電圧Ｖｏｎ２にして各々供給する。ここで、Ｖｏｎ１＞Ｖｏｎ２である場合、Ｖｏｎ→Ｖｏｆｆ遷移時間付近ではＶｏｎ２を液晶パネルに供給し、残りのゲート駆動区間の間にＶｏｎ１を液晶パネルに供給する。特に、本発明の実施例では、ゲートオン電圧ＶｏｎをＶｏｎ１及びＶｏｎ２で供給しても依然として発生する△Ｖｋを補償するために、次のような条件を満たすようにゲートオン電圧、つまりＶｏｎ２電圧を生成して供給する。
【００４２】
【数９】
2004110036.tif 000012
　本発明の実施例によって、残像を除去するための条件である数式５を考慮せずにゲートオン電圧ＶｏｎをＶｏｎ１及びＶｏｎ２で供給する場合には残像が発生し、図４にこの場合に該当する電圧の波形図が示されている。図４に示された波形は、図３と同様に、Ｃ１＜Ｃ２＜Ｃ３の正極性電圧Ｖ+が各々５Ｖ、６．５Ｖ、８Ｖであり、負極性電圧Ｖ-が各々３Ｖ、１．５Ｖ、０Ｖである階調電圧をＴＦＴ液晶パネルに印加し、ゲートオン電圧Ｖｏｎ１及びＶｏｎ２を各々２０Ｖ、１０Ｖで供給し、ゲートオフ電圧を−７Ｖで供給した時の波形図である。図４に示された結果を数値的に示すと下の表２の通りである。
【００４３】
【表２】
2004110036.tif 000013
　上記の表２及び図４から分かるように、キックバック電圧（Ｖｋ+、Ｖｋ-）は表１に比べて減少したが、同一階調を示す正極性電圧Ｖ+及び負極性電圧Ｖ-を印加した時、各々の電圧で発生するキックバック電圧間の差（△Ｖｋ）が依然として発生し、その差も大きいため、依然として残像が発生する。
【００４４】
　したがって、本発明の実施例では、ゲートオン電圧をＶｏｎ１及びＶｏｎ２で各々供給しながら、
【００４５】
【数１０】
2004110036.tif 000014
の条件を満たすようにして、残像が発生しないようにする。
【００４６】
　図５に、本発明の実施例によって、各階調の正極性電圧Ｖｎ+及び負極性電圧Ｖｎ-が数式４の条件を満たし、ゲートオン電圧のＶｏｎ１及びＶｏｎ２が数式５を満たすようにしながら液晶表示装置を駆動した場合の結果が示されている。
【００４７】
　図５は、数式４及び数式５を満たすように、正極性電圧Ｖｎ+及び負極性電圧Ｖｎ-の平均電圧であるＶｃｏｎｓｔを４Ｖとし、Ｖｏｎ２を１２Ｖとし、従来の方法でテストした時と同一にＣ１＜Ｃ２＜Ｃ３の正極性電圧Ｖ+が各々５Ｖ、６．５Ｖ、８Ｖであり、負極性電圧Ｖ-が各々３Ｖ、１．５Ｖ、０Ｖである階調電圧をＴＦＴ液晶パネルに印加した時の波形図である。ここでゲートオフ電圧は−７Ｖである。図５に示された結果を数値的に示すと下の表３の通りである。
【００４８】
【表３】
2004110036.tif 000015
　図５及び表３から分かるように、同一階調を示す正極性電圧Ｖ+及び負極性電圧Ｖ-を印加した時、各々の電圧で発生するキックバック電圧間の差（△Ｖｋ）が１０mV以下となることにより、残留ＤＣ電圧が残像が発生しない水準まで抑制されることが分かる。
【００４９】
　一方、Ｖｏｎ２が１２Ｖであるので、前記数式５によって、Ｖｏｎ２は１０．８Ｖ≦Ｖｏｎ２≦１３．２Ｖの範囲を満たさなければならないということが分かる。
【００５０】
　図６に、全ての条件を図５と同一にしながらＶｏｎ２を１０．８Ｖとした時の波形図が示されており、図６に示された結果を数値的に示すと下の表４の通りである。
【００５１】
【表４】
2004110036.tif 000016
　図７に、全ての条件を図５と同一にしながらＶｏｎ２を１３．２Ｖとした時の波形図が示されており、図７に示された結果を数値的に示すと下の表５の通りである。
【００５２】
【表５】
2004110036.tif 000017
　前記表４及び表５の結果を分析してみると、Ｖｏｎ２が１２Ｖの値を有する場合に比べてキックバック電圧差△Ｖｋの絶対値が大きくなるが、画面全体に残像が表示されないようにするキックバック電圧差間の差が最小化することが分かる。
【００５３】
　このような本発明の実施例による結果は、従来の駆動方法と比較すると次の通りである。
【００５４】
【表６】
2004110036.tif 000018
　ここで、Ｍａｘ△Ｖｋ及びＭｉｎ△Ｖｋの値は、液晶表示装置で表示される残像の水準と比例する値である。前記表６により、本発明の実施例によれば、従来の駆動方法に比べて、残像を除去し、残像の水準をより下げることができることが分かる。
【００５５】
　一方、本発明の実施例で、ゲートオン電圧Ｖｏｎ１を変換させた時、前記数式５によってＶｏｎ２電圧を算出し、各々Ｖｏｎ１及びＶｏｎ２で液晶表示装置を駆動させた時の残像の発生程度が分かる結果値が下の表７に記載されている。
【００５６】
【表７】
2004110036.tif 000019
　Ｖｏｎ１が２５Ｖである場合には、前記数式５によってＶｏｎ２は１４．５になり、Ｖｏｎ１が３５Ｖである場合には、前記数式５によってＶｏｎ２は１９．５になり、表７はこの場合に該当する結果値である。前記表７の結果を分析してみると、残像を除去し、残像の水準をより下げることができることが分かる。
【００５７】
　一方、前記表７のようにＶｏｎ１及びＶｏｎ２を供給した状態でゲートオフ電圧Ｖｏｆｆを変化させた時の結果値が表８に記載されている。
【００５８】
【表８】
2004110036.tif 000020
　前記表８により、本発明の実施例では、ゲートオフ電圧Ｖｏｆｆの影響力は弱いものであり、ゲートオフ電圧Ｖｏｆｆに関係なく著しい残像除去効果を得ることができる。
【００５９】
　次に、前述の本発明の概念に基き、本発明の実施例による液晶表示装置の具体的な構造及び動作について説明する。
【００６０】
　図８は、本発明の実施例による液晶表示装置のブロック図であり、図９は、本発明の一実施例による液晶表示装置の一つの画素に対する等価回路図である。
【００６１】
　図８に示したように、本発明による液晶表示装置は、液晶表示板組立体３００とこれに連結されたゲート駆動部４００及びデータ駆動部５００、ゲート駆動部４００に連結された駆動電圧生成部７００、データ駆動部５００に連結された階調電圧生成部８００、そしてこれらを制御する信号制御部６００を含む。
【００６２】
　液晶表示板組立体３００は、等価回路で見れば、複数の信号線（Ｇ1−Ｇn、Ｄ1−Ｄm）とこれに連結された複数の画素を含み、各画素は、信号線（Ｇ1−Ｇn、Ｄ1−Ｄm）に連結されたスイッチング素子（Ｑ）とこれに連結された液晶蓄電器（Ｃlc）及び維持蓄電器（Ｃst）を含む。信号線（Ｇ1−Ｇn、Ｄ1−Ｄm）は、走査信号又はゲート信号を伝達し、行方向に延びている複数の走査信号線又はゲート線（Ｇ1−Ｇn）と、画像信号又はデータ信号を伝達し、列方向に延びているデータ信号線又はデータ線（Ｄ1−Ｄm）とを含む。スイッチング素子（Ｑ）は、三端子素子であって、その制御端子はゲート線（Ｇ1−Ｇn）に連結され、入力端子はデータ線（Ｄ1−Ｄm）に連結され、出力端子は液晶蓄電器（Ｃlc）及び維持蓄電器（Ｃst）の一つの端子に連結されている。
【００６３】
　液晶蓄電器（Ｃlc）は、スイッチング素子（Ｑ）の出力端子と共通電圧（Ｖcom）又は基準電圧に連結されている。維持蓄電器（Ｃst）の他の端子は、他の電圧、例えば基準電圧に連結されている。しかし、維持蓄電器（Ｃst）の他の端子は、真上のゲート線（以下、“前端ゲート線”とする）に連結されることもある。前者の連結方式を独立配線方式といい、後者の連結方式を前端ゲート方式という。
【００６４】
　一方、液晶表示板組立体３００を構造的に見れば、図９のように概略的に示すことができる。便宜上、図９には一つの画素だけを示した。
【００６５】
　図９に示したように、液晶表示板組立体３００は、互いに対向する下部表示板１００及び上部表示板２００とその間の液晶層３とを含む。下部表示板１００には、ゲート線（Ｇi-1、Ｇi）及びデータ線（Ｄj）とスイッチング素子（Ｑ）及び維持蓄電器（Ｃst）とが備えられている。液晶蓄電器（Ｃlc）は、下部表示板１００の画素電極１９０及び上部表示板２００の基準電極２７０を二つの端子とし、二つの電極１９０、２７０間の液晶層３は誘電体として機能する。
【００６６】
　画素電極１９０はスイッチング素子（Ｑ）に連結され、基準電極２７０は上部表示板２００の全面に形成されて、共通電圧（Ｖcom）に連結される。
【００６７】
　ここで、液晶分子は、画素電極１９０及び基準電極２７０が生成する電場の変化によってその配列を変え、これにより液晶層３を通過する光の偏光が変化する。このような偏光の変化は、表示板１００、２００に付着された偏光子（図示せず）によって光の透過率変化として現れる。
【００６８】
　画素電極１９０は、また、基準電圧の印加を受ける別個の配線が下部表示板１００に備えられ、画素電極１９０と重なることによって、維持蓄電器（Ｃst）を構成する。前端ゲート方式の場合、画素電極１９０は、絶縁体を媒介として前端ゲート線（Ｇi-1）と重なることにより、前端ゲート線（Ｇi-1）と共に維持蓄電器（Ｃst）の二つの端子を構成する。
【００６９】
　図９は、スイッチング素子（Ｑ）の例としてモス（ＭＯＳ）トランジスタを示しており、このモストランジスタは、実際の工程で、非晶質シリコン又は多結晶シリコンをチャンネル層とする薄膜トランジスタで実現される。
【００７０】
　図８とは異なり、基準電極２７０が下部表示板１００に備えられる場合もあり、この場合には、二つの電極１９０、２７０が全て線状に形成される。
【００７１】
　一方、色表示を実現するためには、各画素が色相を表示することができるようにしなければならず、これは画素電極１９０に対応する領域に赤色、緑色又は青色の色フィルター２３０を備えることによって可能である。色フィルター２３０は、図８に示したように、主に上部表示板２００の該当領域に形成されるが、下部表示板１００の画素電極１９０の上又は下に形成されることもある。
【００７２】
　再び図８を参照すると、駆動電圧生成部７００は、スイッチング素子（Ｑ）をターンオンさせるゲートオン電圧（Ｖｏｎ）やスイッチング素子（Ｑ）をターンオフさせるゲートオフ電圧（Ｖｏｆｆ）などを生成する。ここで、ゲートオン電圧（Ｖｏｎ）は、一定の周期ごとに鋸の歯形態にΔＶだけ電圧降下する形態を示す。つまり、ゲートオン電圧（Ｖｏｎ）はＶｏｎ１からＶｏｎ２で出力され、ここでＶｏｎ１＞Ｖｏｎ２であり、前記Ｖｏｎ２は前述した数式５を満たす。
【００７３】
　ゲート駆動部４００は、スキャン駆動部ともいい、液晶表示板組立体３００のゲート線（Ｇ1−Ｇn）に連結されており、駆動電圧生成部７００からのゲートオン電圧（Ｖｏｎ）を補正し、補正されたゲートオン電圧（Ｖｏｎ’）とゲートオフ電圧（Ｖｏｆｆ）との組み合わせで形成されるゲート信号をゲート線（Ｇ1−Ｇn）に印加する。
【００７４】
　データ駆動部５００は、ソース駆動部ともいい、液晶表示板組立体３００のデータ線（Ｄ1−Ｄm）に連結されて階調電圧生成部８００からの階調電圧を選択し、データ信号としてデータ線（Ｄ1−Ｄm）に印加する。
【００７５】
　信号制御部６００は、ゲート駆動部４００、データ駆動部５００、及び駆動電圧生成部７００などの動作を制御する制御信号を生成して、各々該当する制御信号をゲート駆動部４００、データ駆動部５００及び駆動電圧生成部７００に供給する。
【００７６】
　このような構造からなる本発明の実施例による液晶表示装置において、前記駆動電圧生成部７００は、一定の周期ごとに鋸の歯形態にΔＶだけ電圧降下する形態のゲートオン電圧（Ｖｏｎ）を生成する。
【００７７】
　以下、図１０及び図１１を参照して、ゲートオン電圧を出力するための駆動電圧生成部７００の駆動回路及び動作について詳細に説明する。
【００７８】
　図１０に、本発明の実施例による駆動電圧生成部のゲートオン電圧を生成するための回路が示されている。図１０に示されているように、駆動電圧生成部７００は、一定のレベルのＤＣ電圧を発生する電圧源（Ｖｎ）、電圧源（Ｖｎ）と接地端との間に形成され、互いに直列連結された抵抗（Ｒ１、Ｒ２）、電圧源（Ｖｎ）と抵抗（Ｒ１）の一端との接点にエミッタが連結され、抵抗（Ｒ１、Ｒ２）の接点にベースが連結されたＰＮＰトランジスタ（Ｑ２）、トランジスタ（Ｑ２）のベースと抵抗（Ｒ１、Ｒ２）との接点に一端が連結されたキャパシタ（Ｃ１）、キャパシタ（Ｃ１）の他端と接地端との間に形成され、一定の周期の信号を発生するスイッチング制御部（Ｖｃ）、トランジスタ（Ｑ２）のコレクターに一端が連結された抵抗（Ｒ３）、抵抗（Ｒ３）の他端にコレクターが連結され、スイッチング制御部（Ｖｃ）にベースが連結され、エミッタが接地されたＮＰＮトランジスタ（Ｑ１）、及び抵抗（Ｒ３）とトランジスタ（Ｑ２）のコレクターとの接点に一端が連結され、他端が接地されたキャパシタ（Ｃ２）を含む。
【００７９】
　ここで、電圧源をＶｎと称し、その出力もまたＶｎと称する。そして、出力端をＶｎ１と称し、出力端を通じて出力される信号をＶｎ１（この電圧がゲートオン電圧（Ｖｏｎ）として用いられる）と称する。また、スイッチング制御部をＶｃと称し、その出力信号をＶｃと称する。そして、前記キャパシタ（Ｃ２）は、直接部品を実装したり、直接部品を実装しない場合には、出力（Ｖｎ１）経路上の寄生キャパシタを意味する。
【００８０】
　前記で、電圧源（Ｖｎ）は、図１１のａ）のように、一定のレベルのＤＣ電圧（Ｖｎ）を発生し、スイッチング制御部（Ｖｃ）は、図１１のｂ）のように、ｔ１の間ハイレベルの周期信号を発生する。そして、抵抗（Ｒ１）及び抵抗（Ｒ２）は電圧分圧の機能をし、ＤＣ電圧（Ｖｎ）を設計者の所望のレベルまで落とす。この時、抵抗（Ｒ１、Ｒ２）によって分圧された電圧は、トランジスタ（Ｑ２）の駆動電圧として作用するが、トランジスタ（Ｑ２）の臨界値以上のレベルであるのが好ましい。
【００８１】
　具体的な動作を説明すると、電圧源（Ｖｎ）でＤＣ電圧を発生し、スイッチング制御部（Ｖｃ）の出力がローレベルの状態である場合には、抵抗（Ｒ１）及び抵抗（Ｒ２）はＤＣ電圧を分圧し、この分圧電圧はキャパシタ（Ｃ１）電圧となってトランジスタ（Ｑ２）のベースに印加され、トランジスタ（Ｑ２）をターンオンさせる。
【００８２】
　したがって、キャパシタ（Ｃ２）に一定の電圧が形成され、出力端（Ｖｎ１）には、スイッチング制御部（Ｖｃ）の出力がローレベルの区間で、図１１のｃ）のように一定のレベルのＤＣ電圧（Ｖｏｎ１）が出力される。
【００８３】
　そして、スイッチング制御部（Ｖｃ）の出力がｔ１区間のようにハイレベルになれば、トランジスタ（Ｑ１）はターンオンし、キャパシタ（Ｃ２）に充電されている電荷を放電させる経路を提供するスイッチの役割として作用する。
【００８４】
　したがって、キャパシタ（Ｃ２）に充電された電荷は抵抗（Ｒ３）及びトランジスタ（Ｑ１）を通じて接地端に流れ、出力端（Ｖｎ１）の出力はキャパシタ（Ｃ２）の放電により電圧降下が現れる。
【００８５】
　この時に現れる電圧の波形は、図１１のｃ）において、スイッチング制御部の出力がハイレベル区間であるｔ１区間のように、Ｒ３×Ｃ２の時定数で一定の傾きで電圧が降下する形態（鋸の歯形態）（Ｖｏｎ２）を示す。
【００８６】
　ここで、電圧が降下する大きさ（ΔＶ：Ｖｏｎ１−Ｖｏｎ２）は、下の数式６で示される。
【００８７】
【数１１】
2004110036.tif 000021
　数式６で、ΔＶは、ｔ１及びＣ２が固定されている場合には、抵抗（Ｒ３）の抵抗値に決定される。
【００８８】
　一方、スイッチング制御部（Ｖｃ）の出力がハイレベルである場合、つまりトランジスタ（Ｑ１）がターンオン状態である時に、トランジスタ（Ｑ２）は、キャパシタ（Ｃ１）の電圧がレベルシフトされてトランジスタ（Ｑ２）の臨界電圧以下となり、したがってターンオフされる。
【００８９】
　ここで、トランジスタ（Ｑ２）は、トランジスタ（Ｑ１）がターンオンされる時にターンオフして、トランジスタ（Ｑ２）のエミッタに連結されているＶｎが抵抗（Ｒ３）経路に放電されないようにする。
【００９０】
　一方、トランジスタ（Ｑ２）をターンオンさせるためには、分割抵抗（Ｒ１、Ｒ２）の抵抗比が、抵抗（Ｒ１）による電圧降下分（Ｖｘ）がトランジスタ（Ｑ２）のＶｂｅより大きいか同一でなければならない。つまり、トランジスタ（Ｑ２）をターンオンさせるための電圧降下分（Ｖｘ）は下の数式７のように示すことができる。
【００９１】
【数１２】
2004110036.tif 000022
　ここで、Ｖｂｅ２はトランジスタ（Ｑ２）のエミッタとベースとの間の電圧である。
【００９２】
　したがって、スイッチング制御部（Ｖｃ）の出力信号がローレベル（Ｖｌｏｗ）である時、抵抗（Ｒ１、Ｒ２）によって決定されたＶｎ−Ｖｘ電圧はＣ１に充電され、スイッチング制御部（Ｖｃ）の出力信号がハイレベル（Ｖｈｉｇｈ）になれば、トランジスタ（Ｑ２）のベース端子には、（Ｖｎ−Ｖｘ）にスイッチング制御部（Ｖｃ）の電圧である（Ｖｈｉｇｈ−Ｖｌｏｗ）が足されて現れ、トランジスタ（Ｑ２）がターンオフする。
【００９３】
　つまり、スイッチング制御部（Ｖｃ）の出力がハイレベルである時のトランジスタ（Ｑ２）のベースにかかる電圧は、（Ｖｎ−Ｖｘ）＋（Ｖｈｉｇｈ−Ｖｌｏｗ）となり、この電圧（Ｖｎ−Ｖｘ）＋（Ｖｈｉｇｈ−Ｖｌｏｗ）は、Ｖｎ−Ｖｂｅ２より大きくなければならない。したがって、電圧降下分（Ｖｘ）は下の数式８のように示されることができる。
【００９４】
【数１３】
2004110036.tif 000023
　数式７及び数式８により、電圧降下分（Ｖｘ）を決定するためのＲ１及びＲ２の抵抗比は次の数式９の範囲に決定される。
【００９５】
【数１４】
2004110036.tif 000024
　そして、キャパシタ（Ｃ１）によってレベルシフトされて発生した電圧（Ｖｎ−Ｖｘ）＋（Ｖｈｉｇｈ−Ｖｌｏｗ）は、ｔ１区間の間でトランジスタ（Ｑ２）をターンオンさせる程に放電されてはならない。例えば、Ｖｘ＝Ｖｂｅとし、放電量をＱｄとした場合で、抵抗（Ｒ１、Ｒ２）による放電量を無視した場合、Ｑｄ＝Ｉｂ（Ｑ２のベース電流）×ｔ１≪Ｃ１×（Ｖｈｉｇｈ−Ｖｌｏｗ）とならなければならないので、下の数式１０の条件でキャパシタ（Ｃ１）値を設定しなければならない。
【００９６】
【数１５】
2004110036.tif 000025
　ここで、Ｉｂは、トランジスタ（Ｑ２）のベース電流である。
【００９７】
　そして、抵抗（Ｒ１）による放電を考慮する場合、下の数式１１に基づいて抵抗（Ｒ１）の大きさを決定する。
【００９８】
【数１６】
2004110036.tif 000026
　結局、 駆動電圧生成部７００の出力端（Ｖｎ１）を通じて出力される信号の波形は、図１１のｃ）のように、一定の周期ごとに鋸の歯形態に電圧が降下する形態を示す。
【００９９】
　図１１のｃ）のような信号の波形は、ゲート駆動部４００に入力され、ゲート駆動部４００は、液晶表示板組立体３００の駆動時に、ゲート線に図１１のｄ）のように一定の傾きでΔＶだけの電圧降下するゲートオン電圧を印加する。つまり、一定の周期の間Ｖｏｎ１を出力し、途中で△Ｖだけ電圧が降下したＶｏｎ２を出力する。この時のＶｏｎ２は、前記数式５のように、
【０１００】
【数１７】
2004110036.tif 000027
の条件を満たす。
【０１０１】
　前述した実施例により、一定の傾きでΔＶだけ電圧降下するゲートオン電圧がゲート駆動部４００に入力され、信号制御部６００で処理されたＲＧＢ画像データはデータ駆動部５００に印加される。
【０１０２】
　データ駆動部５００は、水平開始信号（Ｈｓｔａｒｔ）に同期して印加されるＲＧＢ画像データを、各々対応する階調電圧生成部８００から印加される階調電圧、つまりデータ電圧に変換させた後に印加されるロード信号によって、液晶表示板組立体３００のスイッチング素子、つまり薄膜トランジスタのソース電極に印加する。そして、ゲート駆動部４００は、信号制御部６００から出力されるゲートクロック信号に同期してゲートオン電圧を薄膜トランジスタのゲート電極に印加し、その結果、ソース電極に印加されたデータ電圧が画素電極に充電される。
【０１０３】
　したがって、各々の画素電極に供給されたデータ電圧と共通電極の電圧との電位差によって液晶の配向状態が変わり、それによって光の透過量が変わるので、所望の画像が表示される。
【０１０４】
　本発明は、特許請求の範囲内で様々な変更及び実施が可能である。例えば、データ駆動部が直接薄膜トランジスタ基板上に実装され、伝送用フィルムを通じてデータ駆動部が印刷回路基板に連結されるＣＯＧ（Chip　on　Glass）形態の液晶表示装置にも、前述した実施例によるゲート電圧が供給されることができる。また、データ駆動部が印刷回路基板と薄膜トランジスタ基板との間に設置される伝送用フィルム（ＦＰＣ：flexible　printed　circuit）上に実装される形態の液晶表示装置にも、前記実施例によるゲート電圧が供給されることができる。
【０１０５】
　以上で、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるわけではなく、特許請求の範囲で定義している本発明の基本概念を用いた当業者のいろいろな変形及び改良形態もまた本発明の権利範囲に属する。
【図面の簡単な説明】
【０１０６】
【図１】従来の残像除去方法によって発生するキックバック電圧の波形図である。
【図２】液晶容量特性を示した波形図である。
【図３】図２に示された液晶容量特性に基づいて階調電圧を印加した場合の画素電圧の波形図である。
【図４】従来のゲート電圧生成方法によってゲート電圧を印加した場合の画素電圧の波形図である。
【図５】本発明の実施例によって階調電圧を印加した場合の画素電圧の波形図である。
【図６】本発明の実施例によってゲート電圧を変更した場合の画素電圧の波形図である。
【図７】本発明の実施例によってゲート電圧を変更した場合の画素電圧の他の波形図である。
【図８】本発明の実施例による液晶表示装置のブロック図である。
【図９】本発明の実施例による液晶表示装置の一つの画素に対する等価回路図である。
【図１０】本発明の実施例による駆動電圧生成部のゲート電圧生成のための回路図である。
【図１１】図１０に示された回路の波形図である。
【符号の説明】
【０１０７】
　３　液晶層
　１００　下部表示板
　１９０　画素電極
　２００　上部表示板
　２３０　色フィルター
　２７０　基準電極
　３００　液晶表示板組立体
　４００　ゲート駆動部
　５００　データ駆動部
　６００　信号制御部
　７００　駆動電圧生成部
　８００　階調電圧生成部
【図１】
2004110036.tif 000034
【図２】
2004110036.tif 000035
【図３】
2004110036.tif 000036
【図４】
2004110036.tif 000037
【図５】
2004110036.tif 000038
【図６】
2004110036.tif 000039
【図７】
2004110036.tif 000040
【図８】
2004110036.tif 000041
【図９】
2004110036.tif 000042
【図１０】
2004110036.tif 000043
【図１１】
2004110036.tif 000044