(57)【要約】【解決手段】表示装置は、第一基板１と、第一基板１に対向配置される第二基板２と、第一基板１および第二基板２間に介在する表示媒体層３とを有する。第一基板１は、マトリクス状に配置された複数の三端子型スイッチング素子と、複数のスイッチング素子の第一端子にそれぞれ接続された複数の走査線と、複数のスイッチング素子の第二端子にそれぞれ接続された複数の基準信号線と、複数のスイッチング素子の第三端子にそれぞれ接続された複数の画素電極１５と、複数の第一階調信号線１７とを有する。第二基板２は、複数の第一階調信号線１７にそれぞれ接続された複数の第二階調信号線１９ａ，１９ｂ，１９ｃを有する。【効果】高抵抗になり易い第二階調信号線を結果的に両側入力と同等にすることが可能となる。第二階調信号線の断線に対しても、両側入力と同一の効果によって、冗長の構成をとることになり、製造歩留りの向上が図られる。【選択図】　　図２
2004102151.tif 000002
【特許請求の範囲】
【請求項１】
第一基板と、前記第一基板に対向配置される第二基板と、前記第一基板および前記第二基板間に介在する表示媒体層とを有する表示装置であって、
前記第一基板は、マトリクス状に配置された複数の三端子型スイッチング素子と、複数の前記スイッチング素子の第一端子にそれぞれ接続された複数の走査線と、複数の前記スイッチング素子の第二端子にそれぞれ接続された複数の基準信号線と、複数の前記スイッチング素子の第三端子にそれぞれ接続された複数の画素電極と、複数の第一階調信号線とを有し、
前記第二基板は、複数の前記第一階調信号線にそれぞれ接続された複数の第二階調信号線を有する、表示装置。
【請求項２】
前記第一基板と前記第二基板とは、導電性粒子が分散されたシール材を介して貼り合わせられ、
前記第一階調信号線と前記第二階調信号線とは、前記シール材中の前記導電性粒子により電気的に接続されている、請求項１に記載の表示装置。
【請求項３】
前記第一階調信号線と前記第二階調信号線とは、それぞれの外部信号入力側および非入力側において電気的に接続されている、請求項２に記載の表示装置。
【請求項４】
前記第一階調信号線は、絶縁膜を介して前記画素電極と補助容量を形成し、
前記補助容量は、前記第二階調信号線と前記画素電極とが前記表示媒体層を介して形成する容量に対して、並列に接続されている、請求項１に記載の表示装置。
【請求項５】
前記第一基板は、前記画素電極と電気的に接続された導電層と、前記導電層上に形成されたゲート絶縁膜とを有し、
前記第一階調信号線は、前記ゲート絶縁膜を介して前記画素電極と補助容量を形成している、請求項１に記載の表示装置。
【請求項６】
前記第一基板は、前記画素電極の一部を覆うパッシベーション膜を有し、
前記第一階調信号線は、前記パッシベーション膜を介して前記画素電極と補助容量を形成している、請求項１に記載の表示装置。
【請求項７】
前記第一基板は、前記画素電極と電気的に接続された導電層と、前記導電層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を覆うパッシベーション膜とを有し、
前記第一階調信号線は、前記ゲート絶縁膜および前記パッシベーション膜を介して前記画素電極と補助容量を形成している、請求項１に記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型の表示装置に関する。本発明の表示装置は、液晶表示装置、有機または無機ＥＬ（エレクトロルミネッセント）表示装置、プラズマ表示装置、エレクトロクロミック表示装置などに適用することができる。
【０００２】
【従来の技術】
液晶表示装置は、時計や電卓などのセグメント型の液晶表示装置への活用から始まり、最近においても、薄型、軽量、低消費電力等の特長を活かし、ワードプロセッサ、コンピュータおよびナビゲーションをはじめ、各種のディスプレイとして、より広く市場を拡大している。また、カラー表示にも十分対応できる、より表示品位の良い液晶表示装置へと発展してきている。特に薄膜トランジスタ（以下、ＴＦＴと称する）などの能動素子をスイッチング素子として用い、画素電極をマトリクス状に配したアクティブマトリクス型の液晶表示装置が主流となっている。一般的なアクティブマトリクス型の液晶表示装置では、走査線、階調信号線、スイッチング素子および画素電極を配置した第一のガラス基板と、ブラックマトリクス、カラーフィルタおよび共通電極を配置した第二のガラス基板とを対向させて、シール材によりある間隙をもって両ガラス基板間に液晶材料を狭持させ、画素電極および共通電極間の電位の制御により階調表示を行う。このように、アクティブマトリクス型の液晶表示装置では、階調信号線がアクティブ素子基板（第一のガラス基板）側に配置されている構造が一般的であった。しかし、アクティブ素子を配置しない基板側、すなわちカラーフィルタ側の基板（第二のガラス基板）に階調信号線を配置したパネル構造が、バスラインに負荷される容量の低減の観点から有効である。例えば、特許文献１には、データ入力用のバスラインとラインアドレス用のスキャンバスラインとを対向する二枚のガラス基板に別々に設けた構造をとるアクティブマトリクス型表示装置が開示されている。
【０００３】
【特許文献１】
特開昭６２−１３３４７８号公報（第１頁右下欄８−１１行、第１図および第３図）
【０００４】
【発明が解決しようとする課題】
しかしながら、カラーフィルタ側の基板に階調信号線を配置したパネル構造では、主に樹脂材料からなるカラーフィルタ（以下、ＣＦともいう。）上に階調信号線が形成される。したがって、ＣＦからのガスの影響により、無機膜上に階調信号線を形成する場合に比して、階調信号線が高抵抗となる。また、ＣＦ上に存在する異物により階調信号線の断線も発生し、歩留りの低下も見られる。
【０００５】
【課題を解決するための手段】
本発明の液晶表示装置は、第一基板と、前記第一基板に対向配置される第二基板と、前記第一基板および前記第二基板間に介在する表示媒体層とを有する表示装置であって、前記第一基板は、マトリクス状に配置された複数の三端子型スイッチング素子と、複数の前記スイッチング素子の第一端子にそれぞれ接続された複数の走査線と、複数の前記スイッチング素子の第二端子にそれぞれ接続された複数の基準信号線と、複数の前記スイッチング素子の第三端子にそれぞれ接続された複数の画素電極と、複数の第一階調信号線とを有し、前記第二基板は、複数の前記第一階調信号線にそれぞれ接続された複数の第二階調信号線を有する。
【０００６】
前記第一基板と前記第二基板とは、導電性粒子が分散されたシール材を介して貼り合わせられ、前記第一階調信号線と前記第二階調信号線とは、前記シール材中の前記導電性粒子により電気的に接続されていることが好ましい。
【０００７】
前記第一階調信号線と前記第二階調信号線とは、それぞれの外部信号入力側および非入力側において、電気的に接続されていることが好ましい。
【０００８】
前記第一階調信号線は、絶縁膜を介して前記画素電極と補助容量を形成し、前記補助容量は、前記第二階調信号線と前記画素電極とが前記表示媒体層を介して形成する容量に対して、並列に接続されていることが好ましい。
【０００９】
前記第一基板は、前記画素電極と電気的に接続された導電層と、前記導電層上に形成されたゲート絶縁膜とを有し、前記第一階調信号線は、前記ゲート絶縁膜を介して前記画素電極と補助容量を形成していても良い。
【００１０】
前記第一基板は、前記画素電極の一部を覆うパッシベーション膜を有し、前記第一階調信号線は、前記パッシベーション膜を介して前記画素電極と補助容量を形成していても良い。
【００１１】
前記第一基板は、前記画素電極と電気的に接続された導電層と、前記導電層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を覆うパッシベーション膜とを有し、前記第一階調信号線は、前記ゲート絶縁膜および前記パッシベーション膜を介して前記画素電極と補助容量を形成していても良い。
【００１２】
【発明の実施の形態】
以下、図面を参照しながら本発明による実施形態を説明する。なお、以下の実施形態では、透過型の液晶表示装置を例にして説明するが、本発明の表示装置は、反射型の液晶表示装置や反射透過両用型の液晶表示装置にも適用することができる。また、本発明の表示装置は、有機または無機ＥＬ（エレクトロルミネッセント）表示装置、プラズマ表示装置、エレクトロクロミック表示装置などにも適用することができる。
【００１３】
（実施形態１）
図１は、実施形態１の液晶表示装置を模式的に示す平面図であり、図２は、図１のＡ−Ｂ線断面図である。なお、図１では、記載を簡略化するために、カラーフィルタ基板の記載を省略している。また、同族的な構成要素を総括的に表すために、参照符号の英字を省略して、参照符号の数字のみを表記することがある。例えば、カラーフィルタ１８ａ，１８ｂ，１８ｃを総括的にカラーフィルタ１８と表記することがある。
【００１４】
本実施形態の液晶表示装置は、第一基板１と、第一基板１に対向配置される第二基板２と、第一基板１および第二基板間２に介在する液晶層３とを有する。
【００１５】
第一基板１上には、マトリクス状に複数のＴＦＴ１４が配置されている。第一基板１上には、それぞれが互いに平行で行方向に延びる複数の走査線（以下、ゲートともいう。）１１と、ゲート１１に対して平行に延びる複数の基準信号線（以下、ベースともいう。）１２と、ゲート１１およびベース１２に対して略直交して延びる複数の第一階調信号線（以下、第一ソースともいう。）１７と、ゲート１１および第一ソース１７に囲まれたそれぞれの領域内に複数の画素電極１５とが、それぞれ設けられている。複数のＴＦＴ１４のそれぞれは、第一端子にゲート１１が、第二端子にベース１２が、第三端子に画素電極１５が、それぞれ接続されている。
【００１６】
第一基板１に対向配置される第二基板２上には、赤（Ｒ）緑（Ｇ）青（Ｂ）の各色のカラーフィルタ（以下、ＣＦともいう。）１８ａ，１８ｂ，１８ｃと、カラーフィルタ１８ａ，１８ｂ，１８ｃを覆う樹脂膜２１と、第一基板１上に設けられた第一ソース１７に対して略平行に延び、かつ画素電極１５と重畳するように配置された複数の第二階調信号線（以下、第二ソースともいう。）１９ａ，１９ｂ，１９ｃとが、順次形成されている。
【００１７】
第一基板１および第二基板２は、周辺シール材（不図示）を介して、所定の間隔を空けて貼り合わされている。周辺シール材としては、シール材料中に導電性の粒子を分散させた異方導電性シール材、例えばＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ　）を用いることができる。
【００１８】
図３は、本実施形態の液晶表示装置における等価回路図である。図３に示すように、本実施形態の液晶表示装置は、全てのベース１２がパネル外周部において短絡しており、外部入力端子（不図示）から基準信号が入力される。また、第一ソース１７および第二ソース１９は、それぞれの外部信号入力側７と、外部信号入力側７に対して反対側（非入力側）９とにおいて、ＡＣＦを介して電気的に接続されている。これにより、第一ソース１７および第二ソース１９のそれぞれに、外部入力端子（不図示）から階調信号が入力される。
【００１９】
本実施形態の液晶表示装置の動作について説明する。複数のゲート１１のうち選択されたゲート１１に走査信号が入力されると、選択されたゲート１１に接続されたＴＦＴ１４のゲートがＯＮ状態となる。これにより、ＴＦＴ１４を介して、ベース１２から画素電極１５に電圧が印加される。画素電極１５と対向するように配置された第二ソース１９に階調信号が入力されると、画素電極１５と第二ソース１９との電位差により、液晶層３中の液晶分子の配向方向が変化する。これにより、画素電極１５と第二ソース１９とに挟まれた液晶層３の光透過率が変化して、画素ごとに階調表示が行われる。また、ゲート１１に走査信号が入力されていないとき、すなわちＴＦＴ１４のゲートがＯＦＦ状態のとき、画素電極１５と第二ソース１９とに挟まれた液晶層３を介して、液晶容量８が保持される。
【００２０】
第２基板（ＣＦ基板）２上のＣＦ１８および樹脂膜２１は、樹脂を用いて形成されるので、大きな異物等により、第二ソース１９が断線する可能性が高く、製造上の歩留りが低下するおそれがある。本実施形態の液晶表示装置では、第一ソース１７および第二ソース１９が短絡されているので、第二ソース１９が断線した場合、第一ソース１７が冗長配線として働く。したがって、製造上の歩留りを向上させることができる。
【００２１】
また、樹脂膜２１上にＩＴＯ膜を成膜し、このＩＴＯ膜から第二ソース１９を形成した場合、ＣＦ１８などからの脱ガスの影響により、第二ソース１９の抵抗が高くなる。したがって、液晶表示装置の大型化に伴って、第二ソース１９の信号遅延による表示品位への悪影響が懸念される。本実施形態では、第二ソース１９は、第一ソース１７に電気的に接続されており、第一ソース１７をタンタルなどの金属からなるメタル配線とすることにより、第二ソース１９の抵抗がアシストされる。したがって、階調信号線の信号遅延による表示品位の低下が防止され、液晶表示装置の大型化が容易になる。
【００２２】
次に、本実施形態の液晶表示装置の製造工程について説明する。第一のガラス基板１上に、スパッタ法を用いて、厚さ２６０ｎｍのＴａ膜の成膜を行う。フォトリソ、エッチング、レジスト剥離の各工程を経て、線幅６μｍのゲート１１および線幅６μｍのベース１２を互いに平行に７μｍの間隔で形成する。
【００２３】
引き続きＣＶＤ法により、厚さ３５０ｎｍのＳｉＮｘからなるゲート絶縁膜（以下、ＧＩ膜ともいう。）１３、厚さ１５０ｎｍのアモルファスＳｉ（以下、ａ−Ｓｉともいう。）、厚さ１００ｎｍのｎ＋　アモルファスＳｉ（以下、ｎ＋　ともいう。）の連続成膜を行い、フォトリソ、エッチング、レジスト剥離の各工程を経て、ＴＦＴ１４の構成要素であるａ−ＳＩ　およびｎ＋　を島状に形成する。
【００２４】
図示しないが、第一のガラス基板１の周辺部におけるＧＩ膜１３に穴あけ加工を行い、コンタクトホールを形成して、ゲート１１の周辺部を露出させる。同様のプロセスにより、ＴＦＴ１４の第二端子とベース１２とを接続するためのコンタクトホールを形成する。さらに、スパッタ法により１５０ｎｍのＩＴＯ膜を全面に成膜する。
【００２５】
フォトリソ、エッチング、レジスト剥離の各工程を経て、画素電極１５を形成する。この画素電極１５は、ＴＦＴ１４の第三の端子として配置する。同時に、第一のガラス基板１の周辺部において、ＧＩ膜１３のコンタクトホールを介して、ゲート１１と接続された入力端子（不図示）を形成する。また、コンタクトホールを介して、ＴＦＴ１４の第二端子とベース１２とが接続される。
【００２６】
エッチングによりＴＦＴ１４のチャネルを形成する。なお、図面の簡略化のために、詳細なＴＦＴ１４の構成の記載を省略する。ＣＶＤ法により、厚さ３３０ｎｍのＳｉＮｘ膜からなるパッシべーション膜（以下、Ｐａｓｓ膜ともいう。）６を形成した後、画素電極１５に窓状の穴１６を形成する。
【００２７】
スパッタ法を用いて、厚さ２６０ｎｍのＴａ膜を成膜した後に、フォトリソ、エッチング、レジスト剥離の各工程を経て、第一ソース１７を形成する。第一ソース１７は、ゲート１１およびベース１２が延びる方向に対して略直行する方向に配置する。また、第一ソース１７は、画素電極１５ａおよびこれに隣接する画素電極１５ｂの両者と、同時に重ならないように配置する。その理由は、第一ソース１７は、その電圧変動の影響により、Ｐａｓｓ膜６を介して両方の画素電極１５ａ，１５ｂと容量結合して、パネルの表示品位に著しい悪影響を与えることになるからである。以上の一連のプロセスにより、第一基板１（ＴＦＴ基板）の形成が完了する。
【００２８】
一方、第二のガラス基板２上に、印刷法などにより、ＲＧＢ３色のカラーフィルタ１８ａ，１８ｂ，１８ｃと、遮光膜としてのブラックマトリクス（不図示）とを形成する。カラーフィルタを形成した後に、熱硬化型のアクリル系樹脂膜２１をカラーフィルタ１８全面に塗布し、熱硬化を行う。スパッタ法により、樹脂膜２１上に１４０ｎｍの厚さでＩＴＯ膜を成膜する。通常のフォトリソグラフィの工程を経て、臭化水素（ＨＢｒ）液を用いてＩＴＯ膜をエッチングして、第二ソース１９を形成する。なお、樹脂膜２１は、一連のエッチング工程によるカラーフィルタ１９の褪色や膨潤から保護するために形成する。
【００２９】
第一の基板１上に、異方導電性の周辺シール材を配置する。第二の基板２上に形成された第二ソース１９が、第一の基板１上に形成されたゲート１１およびベース１２に対して略直交し、かつ画素電極１５に対向するように、両基板１，２の位置合わせを行う。周辺シール材を介して、両基板１，２を貼り合わせる。これにより、第一ソース１７および第二ソース１９は、シール材中に分散された粒子により電気的に接続される。
【００３０】
このように、両基板１，２を貼り合わせることにより、両ソース１７，１９が短絡されるので、工程数の増加を招くことがない。したがって、パネルコストの増加を最低限度に抑えることができる。また、本実施形態では、第一ソース１７と第二ソース１９とが、それぞれの信号入力側７および非入力側９において接続されているので、第二ソース１９へは両側から信号入力が可能となる。言い換えれば、第一ソース１７は、第二ソース１９の断線に対して冗長構造である。さらに、第二ソース１９の線長が１／２倍の場合と等価となるので、信号遅延に対し効果がある。
【００３１】
両基板１，２の間隙に液晶材料を注入する。例えば、周辺シール材に予め開口を設け、この開口から液晶材料を注入した後、開口を封止する。これにより、両基板１，２の間隙に液晶層３が形成される。以上の工程を経て、本実施形態の液晶表示装置が製造される。
【００３２】
（実施形態２）
図４は、実施形態２の液晶表示装置を模式的に示す平面図であり、図５は、図４のＣ−Ｄ線断面図であり、図６は、図４のＥ−Ｆ線断面図である。また、図７は、本実施形態の液晶表示装置における等価回路図である。なお、以下の図面においては、実施形態１の液晶表示装置の構成要素と実質的に同じ機能を有する構成要素を同じ参照符号で示し、その説明を省略する。
【００３３】
本実施形態の液晶表示装置は、第一ソース１７が絶縁膜を介して画素電極１５と補助容量２３を形成している。具体的には、第一ソース１７に重畳する第一基板１上の領域に、島状の導電層２２が形成され、第一ソース１７と島状の導電層２２との間には、Ｐａｓｓ膜（保護膜）６およびＧＩ膜１３が介在する。島状の導電層２２は、ＧＩ膜１３に形成されたコンタクトホール１１３を介して、画素電極１５と電気的に接続されている（図６参照）。
【００３４】
島状の導電層２２は、保護膜６およびＧＩ膜１３を介して第一ソース１７と容量結合している。これにより、画素電極１５とこれに対向配置された第二ソース１９との間で液晶材料を介して形成されている液晶容量８に対して、並列した補助容量２３が形成される。したがって、補助容量２３は、不純物による液晶層３の抵抗の低下、アクティブ素子（ＴＦＴ１４）のＯＦＦ時のリーク等による液晶容量８の容量低下の補助として働く。
【００３５】
また、保護膜６およびＧＩ膜１３の二層の絶縁膜を用いることにより、絶縁層が厚くなるので、画素電極１５と第一ソース１７との間のリークが生じ難くなる。具体的には、薄膜の絶縁膜を用いた場合、絶縁膜のピンホール等により画素電極１５と第一ソース１７との間にリークが生じることがある。本実施形態では、二層の絶縁膜を用いているので、画素電極１５と第一ソース１７との間が冗長となり、リークが生じ難い。
【００３６】
次に、本実施形態の液晶表示装置の製造工程について説明する。実施形態１と同様にして、第一のガラス基板１上に、ゲート１１およびベース１２を形成するとともに、ゲート１１およびベース１２に対して略直交する向きに、ゲート１１およびベース１２から独立した島状の導電層２２を形成する。実施形態１と同様の工程を経て、ＧＩ膜１３、ａ−Ｓｉおよびｎ＋　を連続成膜し、ａ−Ｓｉおよびｎ＋　を島状に加工する。ＧＩ膜１３を穴あけ加工する際、導電層２２上にコンタクトホール１１３を形成する。コンタクトホール１１３の形成により、導電層２２は、後に形成する画素電極２５と電気的に短絡し、導通をはかることができる。以下、実施形態１と同様の工程を経て、本実施形態の液晶表示装置が製造される。
【００３７】
（実施形態３）
図８は、実施形態３の液晶表示装置を模式的に示す平面図であり、図９は、図８のＧ−Ｈ線断面図であり、図１０は、図８のＪ−Ｋ線断面図である。また、図１１は、本実施形態の液晶表示装置における等価回路図である。
【００３８】
本実施形態の液晶表示装置は、第一ソース１７がＧＩ膜１３上に形成され、ＧＩ膜１３を介して画素電極１５との間に補助容量３３を形成している点で、第一ソース１７が保護膜６およびＧＩ膜１３を介して画素電極１５との間に補助容量２３を形成している実施形態２の液晶表示装置と異なる。
【００３９】
本実施形態の液晶表示装置は、実施形態２の液晶表示装置と同様の工程を経て、製造することができる。但し、第一ソース１７の形成工程のみが、実施形態２の場合と異なる。具体的には、画素電極１５を形成するのと同時に、第一ソース１７を形成する。
【００４０】
画素電極１５と第一ソース１７とは、同一階層に位置するので、両者が重ならないように配置する。本実施形態では、両者のギャップを３μｍとして、両者が重ならないように配置する。このギャップは開口率の低下につながる。しかし、補助容量３３はＧＩ膜１３のみを介して形成されるので、実施形態２で示した第一ソース１７と同一の面積であっても、実施形態２の補助容量２３よりも大きな容量を形成することが可能となる。図１１に示すように、補助容量３３は、液晶容量８と並列した補助容量である。
【００４１】
本実施形態では、画素電極１５の形成とともに、第一ソース１７が形成される。したがって、実施形態１で示した、第一ソース１７を形成するためのスパッタリング、フォトリソ、エッチング、レジスト剥離の各工程が不要となり、マスク枚数を増加させることなく、補助容量の形成が可能となる。
【００４２】
（実施形態４）
図１２は、実施形態４の液晶表示装置を模式的に示す平面図であり、図１３は、図１２のＬ−Ｍ線断面図である。
【００４３】
本実施形態の液晶表示装置は、第一ソース１７が画素電極１５とＰａｓｓ膜６を介して重畳するように配置されている点で、第一ソース１７が画素電極１５に重ならないように配置されている実施形態１の液晶表示装置と異なる。本実施形態の液晶表示装置では、第一ソース１７がＰａｓｓ膜６を介して画素電極１５と容量結合し、実施形態２および３で形成した補助容量２３，３３と同様に、液晶容量８と並列した補助容量が形成される。
【００４４】
本実施形態の液晶表示装置によれば、絶縁膜としてパッシベーション膜を用いることにより、画素電極１５と第一ソース１７とを別レイアに配置することができる。したがって、リークによる製造歩留りの低下を防止できる。
【００４５】
【発明の効果】
本発明の表示装置によれば、第二基板上に形成された第二階調信号線と、第一基板上に形成された第一階調信号線とが短絡されているので、高抵抗になり易い第二階調信号線を結果的に両側入力と同等にすることが可能となる。また、第二階調信号線の断線に対しても、両側入力と同一の効果によって、冗長の構成をとることになり、製造歩留りの向上が図られる。さらに、第一階調信号線は、一般に樹脂材料上に形成される第二階調信号線の抵抗の補助として働くので、階調信号線の信号遅延による表示品位の低下が防止され、表示装置の大型化が容易になる。
【図面の簡単な説明】
【図１】実施形態１の液晶表示装置を模式的に示す平面図である。
【図２】図１のＡ−Ｂ線断面図である。
【図３】実施形態１の液晶表示装置における等価回路図である。
【図４】実施形態２の液晶表示装置を模式的に示す平面図である。
【図５】図４のＣ−Ｄ線断面図である。
【図６】図４のＥ−Ｆ線断面図である。
【図７】実施形態２の液晶表示装置における等価回路図である。
【図８】実施形態３の液晶表示装置を模式的に示す平面図である。
【図９】図８のＧ−Ｈ線断面図である。
【図１０】図８のＪ−Ｋ線断面図である。
【図１１】実施形態３の液晶表示装置における等価回路図である。
【図１２】実施形態４の液晶表示装置を模式的に示す平面図である。
【図１３】図１２のＬ−Ｍ線断面図である。
【符号の説明】
１　第一基板
２　第二基板
３　液晶層（表示媒体層）
６　パッシべーション膜（Ｐａｓｓ膜）
７　　外部信号入力側
８　液晶容量
９　非入力側
１１　走査線（ゲート）
１２　基準信号線（ベース）
１３　ゲート絶縁膜（ＧＩ膜）
１４　ＴＦＴ（スイッチング素子）
１５　画素電極
１７　第一階調信号線（第一ソース）
１９　第二階調信号線（第二ソース）
２３　補助容量
３３　補助容量
【図１】
2004102151.tif 000003
【図２】
2004102151.tif 000004
【図３】
2004102151.tif 000005
【図４】
2004102151.tif 000006
【図５】
2004102151.tif 000007
【図６】
2004102151.tif 000008
【図７】
2004102151.tif 000009
【図８】
2004102151.tif 000010
【図９】
2004102151.tif 000011
【図１０】
2004102151.tif 000012
【図１１】
2004102151.tif 000013
【図１２】
2004102151.tif 000014
【図１３】
2004102151.tif 000015