(57)【要約】【課題】記憶手段を内蔵したマイクロコンピュータにおいて記憶手段に書き込まれたデータの秘匿性を高めた記憶手段読み出し回路を提供する。【解決手段】データ有り無し判定回路１０１では、アドレス４１０３、データ４１０４、書き込み信号４１０５、読み出し信号４１０６により制御される記憶手段４１０２からデータを取り出し、全てのデータが消去されているか否かを判定し、判定結果信号１０５を出力する。読み出し禁止フラグ手段１０２では、判定結果信号１０５を記憶し、全データ消去時には読み出し可能、それ以外の時には読み出し禁止とする読み出し禁止／有効信号１０６を出力する。読み出し信号制御回路１０３では、読み出し禁止／有効信号１０６を入力し、読み出し可能の時には読み出し信号４１０６を通過させ、読み出し禁止の時には読み出し信号４１０６を読み出し禁止とする。【選択図】        図１
2004227509.tif 000002
【特許請求の範囲】
【請求項１】
マイクロコンピュータに内蔵されて外部から与えられるアドレス、データ、書き込み信号、読み出し信号により制御される記憶手段からデータを読み出す記憶手段読み出し方法であって、
前記記憶手段中の全てのデータが消去されているときには読み出し可能とし、前記記憶手段に少なくとも一つのデータが書き込まれているときには読み出し禁止とする記憶手段読み出し方法。
【請求項２】
マイクロコンピュータに内蔵されて外部から与えられるアドレス、データ、書き込み信号、読み出し信号により制御される記憶手段からデータを読み出す記憶手段読み出し回路であって、
前記記憶手段に書き込まれた全てのデータを取り出し、前記全てのデータが消去されているか否かを判定し、前記全てのデータが消去されている場合にデータ無しを示す判定結果信号を出力し、少なくとも一つのデータが書き込まれておればデータ有りを示す判定結果信号を出力するデータ有り無し判定回路と、
前記判定結果信号を記憶することにより、前記判定結果信号がデータ無しを示す時には読み出し可能とし、データ有りを示す時には読み出し禁止とする読み出し禁止／有効信号を出力する読み出し禁止フラグ手段と、
前記読み出し禁止／有効信号を入力し、前記読み出し禁止／有効信号が読み出し可能を示す時には前記読み出し信号を通過させ、前記読み出し禁止を示す時には前記読み出し信号を通過させない読み出し信号制御回路とを備えた記憶手段読み出し回路。
【請求項３】
前記記憶手段が読み書き可能な不揮発性メモリである請求項２記載の記憶手段読み出し回路。
【請求項４】
前記読み出し禁止フラグ手段は、前記記憶手段と同一のアドレス空間領域に存在し、前記判定結果信号を入力とし、自己のアドレスが指定された時に読み出し禁止／有効信号の出力を更新することを特徴とする請求項２または３記載の記憶手段読み出し回路。
【請求項５】
前記読み出し禁止フラグ手段は、不揮発性メモリで構成されていることを特徴とする請求項４記載の記憶手段読み出し回路。
【請求項６】
前記読み出し禁止フラグ手段は、前記判定結果信号を入力し、外部から入力される読み出し禁止セット信号により読み出し禁止／有効信号の出力を更新することを特徴とする請求項２または３記載の記憶手段読み出し回路。
【請求項７】
前記読み出し禁止フラグ手段は、不揮発性メモリで構成されていることを特徴とする請求項６記載の記憶手段読み出し回路。
【請求項８】
マイクロコンピュータに内蔵されて外部から与えられるアドレス、データ、書き込み信号、読み出し信号により制御される記憶手段からデータを読み出す記憶手段読み出し回路であって、
前記記憶手段に書き込まれた全てのデータを取り出し、前記全てのデータが消去されているか否かを判定し、前記全てのデータが消去されている場合にデータ無しを示す判定結果信号を出力し、少なくとも一つのデータが書き込まれておればデータ有りを示す判定結果信号を出力するデータ有り無し判定回路と、
前記判定結果信号を入力し、前記判定結果信号がデータ無しを示した時にタイマ信号をセットし続け、前記判定結果信号がデータ有りを示しセットされなくなった前記タイマ信号が時間の経過とともにセットされた電荷を放電し一定の電圧まで降下するまでを読み出し可能、電荷を放電し前記一定の電圧以下に降下したときを読み出し禁止とする読み出し禁止／有効信号を出力する読み出し時間保証フラグ手段と、
前記読み出し禁止／有効信号を入力し、前記読み出し禁止／有効信号が読み出し可能を示す時には前記読み出し信号を通過させ、前記読み出し禁止を示す時には前記読み出し信号を通過させない読み出し信号制御回路とを備えた記憶手段読み出し回路。
【請求項９】
前記記憶手段が読み書き可能な不揮発性メモリである請求項８記載の記憶手段読み出し回路。
【請求項１０】
前記読み出し時間保証フラグ手段は、不揮発性メモリで構成されていることを特徴とする請求項８または９記載の記憶手段読み出し回路。
【請求項１１】
マイクロコンピュータに内蔵されて外部から与えられるアドレス、データ、書き込み信号、読み出し信号により制御される記憶手段からデータを読み出す記憶手段読み出し回路であって、
前記記憶手段に書き込まれた全てのデータを取り出し、前記全てのデータが消去されているか否かを判定し、前記全てのデータが消去されている場合にデータ無しを示す判定結果信号を出力し、少なくとも一つのデータが書き込まれておればデータ有りを示す判定結果信号を出力するデータ有り無し判定回路と、
前記判定結果信号がデータ無しを示す時にリセットされ、前記読み出し信号をカウントし、カウント値があらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えた時点でオーバーフロー信号を出力する読み出し回数カウンタと、
前記オーバーフロー信号を記憶することにより、前記読み出し回数カウンタのオーバーフロー前は読み出し可能とし、前記読み出し回数カウンタのオーバーフロー後は読み出し禁止とする読み出し禁止／有効信号を出力する読み出し禁止フラグ手段と、
前記読み出し禁止／有効信号を入力し、前記読み出し禁止／有効信号が読み出し可能を示す時には前記読み出し信号を通過させ、前記読み出し禁止を示す時には前記読み出し信号を通過させない読み出し信号制御回路とを備えた記憶手段読み出し回路。
【請求項１２】
前記記憶手段が読み書き可能な不揮発性メモリである請求項１１記載の記憶手段読み出し回路。
【請求項１３】
前記読み出し回数カウンタは、読み出し信号制御回路を通過した通過読み出し信号をカウントすることを特徴とする請求項１１または１２記載の記憶手段読み出し回路。
【請求項１４】
前記読み出し回数カウンタは、不揮発性メモリで構成されていることを特徴とする請求項１１、１２または１３記載の記憶手段読み出し回路。
【請求項１５】
前記記憶手段と同一のアドレス空間領域に存在し、前記アドレス、前記データ、前記書き込み信号により前記限界アクセス定数Ｎを指定できる読み出し回数レジスタを備え、前記読み出し回数カウンタは、カウント値が前記読み出し回数レジスタに設定された前記限界アクセス定数Ｎを超えた時点でオーバーフロー信号を出力することを特徴とする請求項１１、１２、１３または１４記載の記憶手段読み出し回路。
【請求項１６】
前記読み出し回数カウンタは、前記読み出し信号制御回路を通過した通過読み出し信号をカウントすることを特徴とする請求項１５記載の記憶手段読み出し回路。
【請求項１７】
前記読み出し禁止フラグ手段は、第１の読み出し禁止／有効信号を出力する第１の読み出し禁止フラグブロックと、第２の読み出し禁止／有効信号を出力する第２の読み出し禁止フラグブロックとからなり、前記第１の読み出し禁止フラグブロックは、前記記憶手段と同一のアドレス空間領域に存在し、前記判定結果信号を入力し、自己のアドレスが指定された時に第１の読み出し禁止／有効信号の出力を更新し、前記第２の読み出し禁止フラグブロックは、前記第１の読み出し禁止／有効信号を入力とし、外部から入力される読み出し禁止セット信号により第２の読み出し禁止／有効信号の出力を更新することを特徴とする請求項２または３記載の記憶手段読み出し回路。
【請求項１８】
前記第１および第２の読み出し禁止フラグブロックは、不揮発性メモリで構成されていることを特徴とする請求項１７記載の記憶手段読み出し回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不揮発性メモリ（フラッシュメモリ）等の記憶手段を内蔵したマイクロコンピュータにおいて、記憶手段からデータを読み出すための記憶手段読み出し方法および記憶手段読み出し回路に関するものである。
【０００２】
【従来の技術】
マイクロコンピュータは、パーソナルコンピュータ等の情報機器だけでなく、映像、音声を扱うＡＶ機器や冷蔵庫、洗濯機等の白物家電製品等の各種制御用とに採用され、組み込み機器向けマイクロコンピュータとして幅広い商品に搭載されてきている。
【０００３】
その中でマイクロコンピュータに実装するプログラムや各種データは市場での競争激化に伴い、年々膨大化し、かつ開発期間の短縮が求められてきている。
【０００４】
一方、マイクロコンピュータは、半導体の製造プロセスを用いて製造されるため、製造開始から完成までに長い時間がかり、プログラムもその製造プロセスの途中で使用される固定値として作成する必要があったため、プログラムに修正が発生した場合は製造した多数のマイクロコンピュータのチップが無駄になったり、変更に伴う作り直しで完成時期が大きく遅延したりするということが発生していた。
【０００５】
近年、プログラムやデータ等を製造プロセスの途中で使用される固定値として作成するのではなく、フラッシュメモリ等の不揮発性メモリを実装したマイクロコンピュータを製造して、完成後に不揮発性メモリにプログラムやデータ等を書き込むという手法をとることにより、上記リスクを回避する方法が提案されてきている。
【０００６】
先行技術としては、例えば、汎用ＰＲＯＭライター上でのデータコピーを防止し、専用ＲＯＭライターでの読み出しを禁止できるものがある（例えば、特許文献１参照）。
【０００７】
また、他の先行技術としては、例えば、不揮発性メモリにアクセス制限機能をもうけ、またパスワード方式で禁止許可を行うものがある（例えば、特許文献２参照）。
【０００８】
以下、従来の記憶手段読み出し回路について図１７および図１８を用いて説明する。
【０００９】
図１７は従来の記憶手段を内蔵したマイクロコンピュータにおける、記憶手段読み出し回路の構成を示すブロック図であり、標準的なフラッシュメモリをマイクロコンピュータ内に配置した例である。図１７において、４１０１はマイクロコンピュータであり、４１０２はマイクロコンピュータ４１０１に内蔵された不揮発性メモリ（フラッシュメモリ）からなる記憶手段である。この記憶手段４１０２は、アドレス４１０３、データ４１０４、書き込み信号４１０５、および読み出し信号４１０６により読み書きされる。
【００１０】
図１８は従来の記憶手段を内蔵したマイクロコンピュータにおける、もう一つの記憶手段読み出し回路の構成を示すブロック図であり、ＥＥＰＲＯＭなどで端子数が少ないときシリアル通信（３本）で通信した例である。図１８において、４２０３は記憶手段通信データ作成回路であり、マイクロコンピュータ４１０１外の通信手段（図示せず）からの通信データ４２０１を変換しアドレス４１０３、データ４１０４、書き込み信号４１０５、および読み出し信号４１０６に変換する。そして、記憶手段４１０２は、アドレス４１０３、データ４１０４、書き込み信号４１０５、および読み出し信号４１０６により読み書きされる。
【００１１】
【特許文献１】
特開平５−２４１９６７号公報（段落００１１〜００１２、図１）
【特許文献２】
特開平１１−２３２８８４号公報（段落００２５〜００３５、図１）
【００１２】
【発明が解決しようとする課題】
ところが、上記従来の記憶手段読み出し回路を搭載したマイクロコンピュータでは、書き込まれたプログラムやデータは本来の製造者だけでなく、マイクロコンピュータの仕様を入手すれば第三者が読み出しや書き込みを行うことが可能であった。
【００１３】
そのため、膨大な費用と期間をかけて開発したプログラムやデータをコピーして無断使用されたり、悪意を持ってプログラムやデータの一部を書き換えたりすることで製造者の意図と異なるプログラムやデータに変更される可能性があるという問題があった。
【００１４】
本発明は上記問題点を解決するためになされたものであり、その目的は、製造者以外の第三者による記憶手段における読み出しを制限し、プログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し方法および記憶手段読み出し回路を提供することである。
【００１５】
【課題を解決するための手段】
上記の目的を達成するため、本発明の請求項１記載の記憶手段読み出し方法は、マイクロコンピュータに内蔵されて外部から与えられるアドレス、データ、書き込み信号、読み出し信号により制御される記憶手段からデータを読み出す記憶手段読み出し方法であり、記憶手段中の全てのデータが消去されているときには読み出し可能とし、記憶手段に少なくとも一つのデータが書き込まれているときには読み出し禁止とする。
【００１６】
この方法によれば、記憶手段にデータが有るときは読み出せず、消去されているときは消去データを読み出すことが可能となる。その結果、プログラムやデータの秘匿性、安全性を確保することができる。
【００１７】
また、本発明の請求項２記載の記憶手段読み出し回路は、マイクロコンピュータに内蔵されて外部から与えられるアドレス、データ、書き込み信号、読み出し信号により制御される記憶手段からデータを読み出す記憶手段読み出し回路であり、記憶手段に書き込まれた全てのデータを取り出し、全てのデータが消去されているか否かを判定し、全てのデータが消去されている場合にデータ無しを示す判定結果信号を出力し、少なくとも一つのデータが書き込まれておればデータ有りを示す判定結果信号を出力するデータ有り無し判定回路と、判定結果信号を記憶することにより、判定結果信号がデータ無しを示す時には読み出し可能とし、データ有りを示す時には読み出し禁止とする読み出し禁止／有効信号を出力する読み出し禁止フラグ手段と、読み出し禁止／有効信号を入力し、読み出し禁止／有効信号が読み出し可能を示す時には読み出し信号を通過させ、読み出し禁止を示す時には読み出し信号を通過させない読み出し信号制御回路とを備えている。
【００１８】
この構成によれば、データ有り無し判定回路と、読み出し禁止フラグ手段と、読み出し信号制御回路とをもつことで、記憶手段にデータが有るときは読み出せず、消去されているときは消去データを読み出すことが可能となる。その結果、プログラムやデータの秘匿性、安全性を確保することができる。
【００１９】
また、本発明の請求項３記載の記憶手段読み出し回路は、請求項２記載の記憶手段読み出し回路において、記憶手段が読み書き可能な不揮発性メモリである。
【００２０】
この構成によれば、記憶手段を不揮発性メモリで構成しているので、電源が途絶えようと、記憶手段のデータを保持できる。
【００２１】
また、本発明の請求項４記載の記憶手段読み出し回路は、請求項２または３記載の記憶手段読み出し回路において、読み出し禁止フラグ手段は、記憶手段と同一のアドレス空間領域に存在し、判定結果信号を入力とし、自己のアドレスが指定された時に読み出し禁止／有効信号の出力を更新するようにしている。
【００２２】
この構成によれば、記憶手段と同一のアドレス空間上に読み出し禁止フラグ手段を配置し、判定結果信号をデータとしてアドレス指定時に記録する機能を持つことで、読み出し禁止フラグ手段のアドレスを指定してデータ有りを示す判定結果信号を読み出し禁止フラグ手段に書き込むまでは記憶手段からデータの読み出しが行える。また、読み出し禁止フラグ手段のアドレスを指定してデータ有りを示す判定結果信号を読み出し禁止フラグ手段に書き込むことにより第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００２３】
また、本発明の請求項５記載の記憶手段読み出し回路は、請求項４記載の記憶手段読み出し回路において、読み出し禁止フラグ手段は、不揮発性メモリで構成されている。
【００２４】
この構成によれば、読み出し禁止フラグ手段を不揮発性メモリで構成しているので、電源が途絶えようと、読み出し禁止フラグ手段の状態を保持できる。したがって電源が途絶えようと、記憶手段からのデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００２５】
また、本発明の請求項６記載の記憶手段読み出し回路は、請求項２または３記載の記憶手段読み出し回路において、読み出し禁止フラグ手段は、判定結果信号を入力し、外部から入力される読み出し禁止セット信号により読み出し禁止／有効信号の出力を更新するようにしている。
【００２６】
この構成によれば、読み出し禁止セット信号により読み出し禁止フラグ手段を更新する機能を持つことで、読み出し禁止セット信号によりデータ有りを示す判定結果信号を読み出し禁止フラグ手段に書き込むまでは記憶手段からデータの読み出しが行える。また、読み出し禁止セット信号によりデータ有りを示す判定結果信号を読み出し禁止フラグ手段に書き込むことにより、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。つまり、読み出し禁止セット信号という簡易な信号により、記憶手段からデータの読み出しと、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することを実現できる。
【００２７】
また、本発明の請求項７記載の記憶手段読み出し回路は、請求項６記載の記憶手段読み出し回路において、読み出し禁止フラグ手段は、不揮発性メモリで構成されている。
【００２８】
この構成によれば、読み出し禁止フラグ手段を不揮発性メモリで構成しているので、電源が途絶えようと読み出し禁止フラグ手段の状態を保持できる。したがって電源が途絶えようと、記憶手段からのデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００２９】
また、本発明の請求項８記載の記憶手段読み出し回路は、マイクロコンピュータに内蔵されて外部から与えられるアドレス、データ、書き込み信号、読み出し信号により制御される記憶手段からデータを読み出す記憶手段読み出し回路であり、記憶手段に書き込まれた全てのデータを取り出し、全てのデータが消去されているか否かを判定し、全てのデータが消去されている場合にデータ無しを示す判定結果信号を出力し、少なくとも一つのデータが書き込まれておればデータ有りを示す判定結果信号を出力するデータ有り無し判定回路と、判定結果信号を入力し、判定結果信号がデータ無しを示した時にタイマ信号をセットし続け、判定結果信号がデータ有りを示しセットされなくなったタイマ信号が時間の経過とともにセットされた電荷を放電し一定の電圧まで降下するまでを読み出し可能、電荷を放電し前記一定の電圧以下に降下したときを読み出し禁止とする読み出し禁止／有効信号を出力する読み出し時間保証フラグ手段と、読み出し禁止／有効信号を入力し、読み出し禁止／有効信号が読み出し可能を示す時には読み出し信号を通過させ、読み出し禁止を示す時には読み出し信号を通過させない読み出し信号制御回路とを備えている。
【００３０】
この構成によれば、データ有り無し判定回路と、読み出し時間保証フラグ手段と、読み出し信号制御回路とを持ち、特に読み出し時間保証フラグ手段で、判定結果信号がデータ無しを示した時にタイマ信号をセットし続け、判定結果信号がデータ有りを示しセットされなくなったタイマ信号が時間の経過とともにセットされた電荷を放電し一定の電圧まで降下するまでを読み出し可能、電荷を放電し一定の電圧以下に降下したときを読み出し禁止とする読み出し禁止／有効信号を出力し、読み出し時間を保証する機能を持つことで、記憶手段からデータの読み出しが行え、かつ、一定時間以後、記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００３１】
また、本発明の請求項９記載の記憶手段読み出し回路は、請求項８記載の記憶手段読み出し回路において、記憶手段が読み書き可能な不揮発性メモリである。
【００３２】
この構成によれば、記憶手段を不揮発性メモリで構成しているので、電源が途絶えようと、記憶手段のデータを保持できる。
【００３３】
また、本発明の請求項１０記載の記憶手段読み出し回路は、請求項８または９記載の記憶手段読み出し回路において、読み出し時間保証フラグ手段は、不揮発性メモリで構成されている。
【００３４】
この構成によれば、読み出し時間保証フラグ手段を不揮発性メモリで構成しているので、電源が途絶えようと、データの読み出しが行え、かつ、一定時間以後、記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００３５】
また、本発明の請求項１１記載の記憶手段読み出し回路は、マイクロコンピュータに内蔵されて外部から与えられるアドレス、データ、書き込み信号、読み出し信号により制御される記憶手段からデータを読み出す記憶手段読み出し回路であり、記憶手段に書き込まれた全てのデータを取り出し、全てのデータが消去されているか否かを判定し、全てのデータが消去されている場合にデータ無しを示す判定結果信号を出力し、少なくとも一つのデータが書き込まれておればデータ有りを示す判定結果信号を出力するデータ有り無し判定回路と、判定結果信号がデータ無しを示す時にリセットされ、読み出し信号をカウントし、カウント値があらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えた時点でオーバーフロー信号を出力する読み出し回数カウンタと、オーバーフロー信号を記憶することにより、読み出し回数カウンタのオーバーフロー前は読み出し可能とし、読み出し回数カウンタのオーバーフロー後は読み出し禁止とする読み出し禁止／有効信号を出力する読み出し禁止フラグ手段と、読み出し禁止／有効信号を入力し、読み出し禁止／有効信号が読み出し可能を示す時には読み出し信号を通過させ、読み出し禁止を示す時には読み出し信号を通過させない読み出し信号制御回路とを備えている。
【００３６】
この構成によれば、データ有り無し判定回路と、読み出し回数カウンタと、読み出し禁止フラグ手段と、読み出し信号制御回路とを持ち、特に読み出し回数カウンタを、判定結果信号がデータ無しを示す時にリセットされ、読み出し信号をカウントし、カウント値があらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えた時点でオーバーフロー信号を出力するように構成し、読み出し禁止フラグ手段を、オーバーフロー信号を記憶することにより、読み出し回数カウンタのオーバーフロー前は読み出し可能とし、読み出し回数カウンタのオーバーフロー後は読み出し禁止とする読み出し禁止／有効信号を出力するように構成したので、記憶手段からデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００３７】
また、本発明の請求項１２記載の記憶手段読み出し回路は、請求項１１記載の記憶手段読み出し回路において、記憶手段が読み書き可能な不揮発性メモリである。
【００３８】
この構成によれば、記憶手段を不揮発性メモリで構成しているので、電源が途絶えようと、記憶手段のデータを保持できる。
【００３９】
また、本発明の請求項１３記載の記憶手段読み出し回路は、請求項１１または１２記載の記憶手段読み出し回路において、読み出し回数カウンタは、読み出し信号制御回路を通過した通過読み出し信号をカウントするようにしている。
【００４０】
この構成によれば、読み出し回数カウンタが、読み出し信号制御回路を通過した通過読み出し信号をカウントするように構成したので、以下のような作用を有する。あらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えた時点でオーバーフロー信号を出力する読み出し回数カウンタは、オーバーフロー信号を出力している状態で、さらに読み出し信号が入力されると、カウンタは限界アクセス定数Ｎ（Ｎ≧１）を下回ってしまう。これを防ぐため、読み出し信号制御回路を通過した通過読み出し信号をカウントすることで、オーバーフロー信号を出力している状態では、読み出し信号をカウントしない結果、オーバーフロー信号はとぎれず、読み出し禁止を続けることができる。
【００４１】
また、本発明の請求項１４記載の記憶手段読み出し回路は、請求項１１、１２または１３記載の記憶手段読み出し回路において、読み出し回数カウンタは、不揮発性メモリで構成されている。
【００４２】
この構成によれば、読み出し回数カウンタが不揮発性メモリで構成されているので、電源が途絶えようと、読み出し回数カウンタがカウント値を保持することができる。したがって電源が途絶えようと、記憶手段からのデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００４３】
また、本発明の請求項１５記載の記憶手段読み出し回路は、請求項１１、１２、１３または１４記載の記憶手段読み出し回路において、記憶手段と同一のアドレス空間領域に存在し、アドレス、データ、書き込み信号により限界アクセス定数Ｎを指定できる読み出し回数レジスタを備え、読み出し回数カウンタは、カウント値が読み出し回数レジスタに設定された限界アクセス定数Ｎを超えた時点でオーバーフロー信号を出力するようにしている。
【００４４】
この構成によれば、記憶手段と同一のアドレス空間領域に存在し、記憶手段と同様にアドレス、データ、書き込み信号により限界アクセス定数Ｎを指定できる読み出し回数レジスタを設け、読み出し回数カウンタは、カウント値が読み出し回数レジスタに設定された限界アクセス定数Ｎを超えた時点でオーバーフロー信号を出力するようにしているので、オーバーフロー信号を出力される読み出し回数を任意に設定することができる。したがって、記憶手段からデータの読み出しが行え、かつ、例えば製造者が本当に読みたいデータ数を読み出し回数レジスタに設定することで、ダミーリードを大量に行う必要なく、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００４５】
また、本発明の請求項１６記載の記憶手段読み出し回路は、請求項１５記載の記憶手段読み出し回路において、読み出し回数カウンタは、読み出し信号制御回路を通過した通過読み出し信号をカウントするようにしている。
【００４６】
この構成によれば、読み出し回数カウンタが、読み出し信号制御回路を通過した通過読み出し信号をカウントするように構成したので、以下のような作用を有する。あらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えた時点でオーバーフロー信号を出力する読み出し回数カウンタは、オーバーフロー信号を出力している状態で、さらに読み出し信号が入力されると、カウンタは限界アクセス定数Ｎ（Ｎ≧１）を下回ってしまう。これを防ぐため、読み出し信号制御回路を通過した通過読み出し信号をカウントすることで、オーバーフロー信号を出力している状態では、読み出し信号をカウントしない結果、オーバーフロー信号はとぎれず、読み出し禁止を続けることができる。
【００４７】
また、本発明の請求項１７記載の記憶手段読み出し回路は、請求項２または３記載の記憶手段読み出し回路において、読み出し禁止フラグ手段は、第１の読み出し禁止／有効信号を出力する第１の読み出し禁止フラグブロックと、第２の読み出し禁止／有効信号を出力する第２の読み出し禁止フラグブロックとからなり、第１の読み出し禁止フラグブロックは、記憶手段と同一のアドレス空間領域に存在し、判定結果信号を入力し、自己のアドレスが指定された時に第１の読み出し禁止／有効信号の出力を更新し、第２の読み出し禁止フラグブロックは、第１の読み出し禁止／有効信号を入力とし、外部から入力される読み出し禁止セット信号により第２の読み出し禁止／有効信号の出力を更新するようにしている。
【００４８】
この構成によれば、読み出し禁止フラグ手段を、第１の読み出し禁止／有効信号を出力する第１の読み出し禁止フラグブロックと、第２の読み出し禁止／有効信号を出力する第２の読み出し禁止フラグブロックとで構成し、第１の読み出し禁止フラグブロックを、記憶手段と同一のアドレス空間領域に存在させ、判定結果信号を入力し、自己のアドレスが指定された時に第１の読み出し禁止／有効信号の出力を更新する構成とし、第２の読み出し禁止フラグブロックを、第１の読み出し禁止／有効信号を入力とし、外部から入力される読み出し禁止セット信号により第２の読み出し禁止／有効信号の出力を更新する構成としたので、第１の読み出し禁止フラグブロックのアドレスを指定してデータ有りを示す判定結果信号を第１の読み出し禁止フラグブロックに書き込み、さらに読み出し禁止を示す第１の読み出し禁止／有効信号を読み出し禁止セット信号により第２の読み出し禁止フラグブロックに書き込むまでは、記憶手段からデータの読み出しが行える。また、第１の読み出し禁止フラグブロックのアドレスを指定してデータ有りを示す判定結果信号を第１の読み出し禁止フラグブロックに書き込み、さらに読み出し禁止を示す第１の読み出し禁止／有効信号を読み出し禁止セット信号により第２の読み出し禁止フラグブロックに書き込むことにより、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。つまり、読み出し禁止セット信号という簡易な信号により、記憶手段からデータの読み出しと、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することを実現できる。
【００４９】
また、本発明の請求項１８記載の記憶手段読み出し回路は、請求項１７記載の記憶手段読み出し回路において、第１および第２の読み出し禁止フラグブロックは、不揮発性メモリで構成されている。
【００５０】
この構成によれば、第１および第２の読み出し禁止／有効ブロックを不揮発性メモリで構成したので、電源が途絶えようと第１および第２の読み出し禁止／有効ブロックの状態を保持できる。したがって電源が途絶えようと、記憶手段からのデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００５１】
【発明の実施の形態】
（第１の実施の形態）
図１および図２を用いて、本発明の第１の実施の形態の記憶手段読み出し方法および記憶手段読み出し回路について説明する。
【００５２】
図１は第１の実施の形態における記憶手段読み出し回路の構成を示すブロック図である。この記憶手段読み出し回路は、図１に示すように、例えばフラッシュメモリからなる記憶手段４１０２と、データ有り無し判定回路１０１と、不揮発性メモリからなる読み出し禁止フラグ手段１０２と、読み出し信号制御回路１０３とを備える。
【００５３】
記憶手段４１０２は、外部よりアドレス４１０３、データ４１０４、書き込み信号４１０５を受信することでデータ書き込みを実現し、またアドレス４１０３、読み出し信号４１０６を受信することで読み出しを実現する機能を有する。
【００５４】
データ有り無し判定回路１０１は、記憶手段４１０２に書き込まれた全てのデータを保持データ信号１０４として取り出し、全てのデータが消去されているか否かを判定し、データ有りまたはデータ無しを示す判定結果信号１０５を出力する。
【００５５】
上記の保持データ信号としては、記憶手段４１０２の全てのデータビットがそのまま出力される。そして、データ有り無し判定回路１０１でデータ有りもしく無しの判定の方向に合わせ、全てのデータについて論理積または論理和をとることによって、判定結果信号を得る。例えば、アドレスが１〜１０までの１０個あり、各データが８ビットである場合、１０×８本の論理積を判定結果信号とする。
【００５６】
読み出し禁止フラグ手段１０２は、判定結果信号１０５を記憶し、全データ消去時（データ無し時）には読み出し可能（読み出し有効）とし、それ以外の時（データ有り時）には読み出し禁止とする、読み出し禁止／有効信号１０６を出力する。
【００５７】
上記の読み出し禁止フラグ手段１０２は、この実施の形態においては、２つの構成が考えられる。第１の構成としては、常時、判定結果信号をバッファ的に保持するという場合で、ＤＲＡＭもしくはＳＲＡＭで構成することが可能である。また、第２の構成としては、判定結果信号のエッジを保持するという場合で、不揮発性メモリで構成する。後者の構成は、不揮発性メモリとすることで電源が切れることによる判定結果信号のエッジのロスト（見失うこと）を防いでいる。
【００５８】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６を入力し、読み出し可能の時には読み出し信号４１０６を通過させ、読み出し禁止の時には読み出し信号４１０６を読み出し禁止とするように、内部読み出し信号（通過読み出し信号）１０７を出力する。
【００５９】
図２は、記憶手段４１０２であるフラッシュメモリの状態と、読み出し禁止フラグ手段１０２より読み出し信号制御回路１０３へ出力される読み出し禁止／有効信号１０６の変化を示したものである。
【００６０】
つぎに、このように構成された記憶手段読み出し回路の動作について、まず記憶手段４１０２のデータが消去されている時を起点として以下に説明する。
【００６１】
なお、本実施の形態では、マイクロコンピュータ４１０１の内部にフラッシュメモリなどの記憶手段４１０２が配置されており、データが消去されている場合はこの記憶手段４１０２の全てのデータが消去されていることとする。
【００６２】
記憶手段４１０２はアドレスに対応したデータを持っている。
【００６３】
データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、全て消去されていることを判定し、判定結果信号１０５に全てのデータの消去が伝えられる。つまり、判定結果信号１０５がデータ無しを示すことになる。
【００６４】
読み出し禁止フラグ手段１０２は、判定結果信号１０５を入力し、読み出し禁止／有効信号１０６を読み出し有効として出力する。
【００６５】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し有効のため、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【００６６】
つぎに、外部からのアドレス４１０３、データ４１０４、書き込み信号４１０５により、記憶手段４１０２にデータが存在する時について説明する。データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、データが存在することを判定し、判定結果信号１０５へへデータ有りとして伝えられる。つまり、判定結果信号１０５がデータ有りを示すことになる。
【００６７】
読み出し禁止フラグ手段１０２は、判定結果信号１０５を入力し、読み出し禁止／有効信号１０６を読み出し禁止として出力する。
【００６８】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し禁止のため、常時内部読み出し信号１０７を読み出し禁止とする。
【００６９】
記憶手段４１０２のデータがすべて消去され、記憶手段４１０２内にデータが存在せず、読み出し有効のとき、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【００７０】
これにより、記憶手段４１０２にデータが有るときは読み出せず、消去されているときは消去データを読み出すことが可能となり、プログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【００７１】
（第２の実施の形態）
第１の実施の形態においては、記憶手段に記録されたデータの有無を判断し、データのない時にのみ読み出し可能とすることで、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保するという課題は解決することができた。しかしながら、データの読み出しがしたくてもできないという課題が存在する。
【００７２】
本発明の第２の実施の形態における記憶手段読み出し回路は、記憶手段のアドレス上に読み出し禁止フラグを配置し、判定結果信号をデータとしてアドレス指定時に読み出し禁止フラグに記録する機能を持つことにより、上記の課題を解決し、記憶手段のデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができるものである。
【００７３】
図３および図４を用いて、本発明の第２の実施の形態の記憶手段読み出し回路について説明する。
【００７４】
図３は第２の実施の形態における記憶手段読み出し回路の構成を示すブロック図である。この記憶手段読み出し回路は、図３に示すように、例えばフラッシュメモリからなる記憶手段４１０２と、データ有り無し判定回路１０１と、不揮発性メモリからなる読み出し禁止フラグ手段３０２と、読み出し信号制御回路１０３とを備える。
【００７５】
記憶手段４１０２は、外部よりアドレス４１０３、データ４１０４、書き込み信号４１０５を受信することでデータ書き込みを実現し、またアドレス４１０３、読み出し信号４１０６を受信することで読み出しを実現する機能を有する。
【００７６】
データ有り無し判定回路１０１は、記憶手段４１０２に書き込まれた全てのデータを保持データ信号１０４として取り出し、全てのデータが消去されているか否かを判定し、データ有りまたはデータ無しを示す判定結果信号１０５を出力する。
【００７７】
読み出し禁止フラグ手段３０２は、フラシッシュメモリからなり、記憶手段４１０２と同一アドレス空間領域に存在し、判定結果信号１０５を入力し、アドレス指定時に読み出し禁止／有効信号１０６の出力を更新記憶する。具体的には、データ無しのときに、読み出し可能（読み出し有効）とし、データ有りのときに読み出し禁止とする。
【００７８】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６を入力し、読み出し可能の時には読み出し信号４１０６を通過させ、読み出し禁止の時には読み出し信号４１０６を読み出し禁止とするように、内部読み出し信号１０７を出力する。
【００７９】
図４（ａ）は、記憶手段４１０２であるフラッシュメモリの状態と、読み出し禁止フラグ手段３０２より読み出し信号制御回路１０３へ出力される読み出し禁止／有効信号１０６の変化を示したものである。図４（ｂ）は読み出し禁止／有効信号１０６と書き込み信号および読み出し信号の関係を示したものである。
【００８０】
第１の読み出し禁止／有効信号１０６は、図４（ａ）に示すように動作して読み出し信号制御回路１０３を制御している。また、図４（ｂ）に示すように、読み出し禁止フラグ手段３０２への書き込み（アドレス指定）が行われるまでは、記憶手段４１０２の書き込みおよび読み出しが可能であるが、読み出し禁止フラグ手段３０２への書き込み（アドレス指定）が行われると、正しく読み出しできなくなる。
【００８１】
つぎに、このように構成された記憶手段読み出し回路の動作について、まず記憶手段４１０２のデータが消去されている時を起点として以下に説明する。
【００８２】
なお、本実施の形態ではマイクロコンピュータ４１０１の内部にフラッシュメモリなどの記憶手段４１０２が配置されており、データが消去されている場合はこの記憶手段４１０２の全てのデータが消去されていることとする。
【００８３】
読み出し禁止フラグ手段３０２は、記憶手段４１０２と同一アドレス空間領域３０１に配置されている。アドレスが読み出し禁止フラグ手段３０２を示したとき、判定結果信号１０５が読み出し禁止フラグ手段３０２に記憶される。
【００８４】
記憶手段４１０２はアドレスに対応したデータを持っている。
【００８５】
データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを第１の保持データ信号１０４として入力し、全て消去されていることを判定し、判定結果信号１０５へ全て消去が伝えられる。つまり、判定結果信号１０５がデータ無しを示すことになる。
【００８６】
読み出し禁止フラグ手段３０２は、判定結果信号１０５を記憶しており、アドレス４１０３が読み出し禁止フラグ手段３０２を示したとき、判定結果信号１０５を入力し、読み出し禁止／有効信号１０６を読み出し有効として出力する。
【００８７】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し有効のため、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【００８８】
つぎに、外部からのアドレス４１０３、データ４１０４、書き込み信号４１０５により、記憶手段４１０２にデータが存在する時について説明する。データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを第１の保持データ信号１０４として入力し、データが存在することを判定し、判定結果信号１０５へデータ有りとして伝えられる。つまり、判定結果信号１０５がデータ有りを示すことになる。
【００８９】
読み出し禁止フラグ手段３０２は、判定結果信号１０５を記憶しており、アドレス４１０３が読み出し禁止フラグ手段３０２を示したとき、判定結果信号１０５を入力し、第１の読み出し禁止／有効信号１０６を読み出し禁止として出力する。読み出し信号制御回路１０３は第１の読み出し禁止／有効信号１０６が読み出し禁止のため、常時内部読み出し信号１０７を読み出し禁止とする。
【００９０】
これにより、データが存在しないときにアドレス４１０３が読み出し禁止フラグ手段３０２を示すことで読み出し可能となり、データが書き込まれ、データが存在する場合でも読み出し可能となり、データが存在し、アドレス４１０３が読み出し禁止フラグ手段３０２を示すことで、読み出しを禁止させることができる。
【００９１】
よって、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【００９２】
（第３の実施の形態）
第１の実施の形態において、記憶手段に記録されたデータの有無を判断し、データのない時にのみ読みだし可能とすることで、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保するという課題は解決することができた。しかしながら、データの読み出しを生産現場で出荷直前までは行い、市場では禁止するとき、出荷直前ではセットが組み立てられており、アドレス、データ、読み出し信号等多数の制御線を書き込み装置と接続することは難しいという問題点が、存在する。
【００９３】
本発明の第３の実施の形態における記憶手段読み出し回路は、読み出し禁止セット信号により読み出し禁止フラグ手段を更新する機能を持つことで、上記の課題を解決し、記憶手段からデータの読み出しが行え、かつ、簡易な信号により、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができるものである。
【００９４】
図５および図６を用いて、本発明の第３の実施の形態の記憶手段読み出し回路について説明する。
【００９５】
図５は第３の実施の形態における記憶手段読み出し回路の構成を示すブロック図である。この記憶手段読み出し回路は、図５に示すように、フラッシュメモリからなる記憶手段４１０２と、データ有り無し判定回路１０１と、不揮発性メモリからなる読み出し禁止フラグ手段５０１と、読み出し信号制御回路１０３とを備える。
【００９６】
記憶手段４１０２は、アドレス４１０３、データ４１０４、書き込み信号４１０５、読み出し信号４１０６により制御される。
【００９７】
データ有り無し判定回路１０１は、記憶手段４１０２に書き込まれた全てのデータを保持データ信号１０４として取り出し、全てのデータが消去されているか否かを判定し、データ有りまたはデータ無しを示す判定結果信号１０５を出力する。
【００９８】
読み出し禁止フラグ手段５０１は、判定結果信号１０５を入力し、外部からの読み出し禁止セット信号５０２で読み出し禁止／有効信号１０６の出力を更新する。具体的には、データ無しのときに、読み出し可能（読み出し有効）とし、データ有りのときに読み出し禁止とする。
【００９９】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６を入力し、読み出し可能の時には読み出し信号４１０６を通過させ、読み出し禁止の時には読み出し信号４１０６を読み出し禁止とするように、内部読み出し信号１０７を出力する。
【０１００】
図６は、記憶手段４１０２であるフラッシュメモリの状態と、判定結果信号１０５の変化と、読み出し禁止フラグ手段５０１より読み出し信号制御回路１０３へ出力される読み出し禁止／有効信号１０６の変化を示したものである。
【０１０１】
つぎに、このように構成された記憶手段読み出し回路の動作について、まず記憶手段４１０２のデータが消去されている時を起点として以下に説明する。
【０１０２】
なお、本実施の形態ではマイクロコンピュータ４１０１の内部にフラッシュメモリなどの記憶手段４１０２が配置されており、データが消去されている場合はこの記憶手段４１０２の全てのデータが消去されていることとする。
【０１０３】
記憶手段４１０２はアドレスに対応したデータを持っている。
【０１０４】
データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、全て消去されていることを判定し、判定結果信号１０５へ全て消去が伝えられる。つまり、判定結果信号１０５がデータ無しを示すことになる。
【０１０５】
読み出し禁止フラグ手段５０１は、判定結果信号１０５を記憶しており、読み出し禁止セット信号５０２が読み出しセットを指示したとき、判定結果信号１０５を入力し、読み出し禁止／有効信号１０６を読み出し有効として出力する。
【０１０６】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し有効のため、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【０１０７】
つぎに、外部からのアドレス４１０３、データ４１０４、書き込み信号４１０５により、記憶手段４１０２にデータが存在する時について説明する。データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを第１の保持データ信号１０４として入力し、データが存在することを判定し、判定結果信号１０５へデータ有りとして伝えられる。つまり、判定結果信号１０５がデータ有りを示すことになる。
【０１０８】
読み出し禁止フラグ手段５０１は、判定結果信号１０５を記憶しており、読み出し禁止セット信号５０２が読み出しセットを指示したとき、判定結果信号１０５を入力し、読み出し禁止／有効信号１０６を読み出し禁止として出力する。
【０１０９】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し禁止のため、常時内部読み出し信号１０７を読み出し禁止とする。
【０１１０】
これにより、データが存在しないときに読み出し禁止セット信号５０２による読み出しセットによって読み出し可能となる。したがって、記憶手段４１０２にデータが書き込まれ、データが存在する場合でも読み出し可能となり、データが存在し、読み出し禁止セット信号５０２による読み出しセットによって、読み出しを禁止させることができる。
【０１１１】
よって、簡易な方法で製造者以外の第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０１１２】
（第４の実施の形態）
第１の実施の形態において、記憶手段に記録されたデータの有無を判断し、データのない時にのみ読みだし可能とすることで、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保するという課題は解決することができた。しかしながら、データの読み出しがしたくてもできないという問題点が存在する。
【０１１３】
本発明の第４の実施の形態における記憶手段読み出し回路は、第１の判定結果信号のデータ無しの時にタイマ信号をセットし続け、セットされなくなったタイマ信号が時間の経過とともにセットされた電荷を放電し一定の電圧まで降下するまでを読み出し可能、電荷を放電し一定の電圧以下に降下したときを読み出し禁止として読み出し禁止／有効信号を出力することにより、読み出し時間を保証する機能を持つことで、データの読み出しが行え、かつ、一定時間以後、記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができるものである。
【０１１４】
図７および図８を用いて、本発明第４の実施の形態の記憶手段読み出し回路について説明する。
【０１１５】
図７は第４の実施の形態における記憶手段読み出し回路の構成を示すブロック図である。この記憶手段読み出し回路は、図７に示すように、フラッシュメモリからなる記憶手段４１０２と、データ有り無し判定回路１０１と、不揮発性メモリからなる読み出し時間保証フラグ手段７０１と、読み出し信号制御回路１０３とを備える。
【０１１６】
記憶手段４１０２は、アドレス４１０３、データ４１０４、書き込み信号４１０５、読み出し信号４１０６により制御される。
【０１１７】
データ有り無し判定回路１０１は、記憶手段４１０２に書き込まれた全てのデータを保持データ信号１０４として取り出し、全てのデータが消去されているか否かを判定し、データ有りまたはデータ無しを示す判定結果信号１０５を出力する。
【０１１８】
読み出し時間保証フラグ手段７０１は、判定結果信号１０５を入力し、データ無しの時タイマ信号をセットし続け、セットされなくなったタイマ信号が時間の経過とともにセットされた電荷を放電し一定の電圧まで降下するまでを読み出し可能、電荷を放電し一定の電圧以下に降下したときを読み出し禁止として第１の読み出し禁止／有効信号１０６を出力する。
【０１１９】
上記の読み出し時間保証フラグ手段７０１は、上記したように不揮発性メモリで構成されるが、この不揮発性メモリは普通の不揮発性メモリではなく、言い換えれば、不揮発性メモリのデータの保証が例えば１時間というように、データが１時間程度で消えてしまうような、不良品的な動作をする不揮発性メモリを想定している。その動作としては、例えばコンデンサを充電した後に、充電停止すると自動的に放電して電圧が低下していくような動作と等価な動作をすると理解すればよい。
【０１２０】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６を入力し、読み出し可能の時には読み出し信号４１０６を通過させ、読み出し禁止の時には読み出し信号４１０６を読み出し禁止とするように、内部読み出し信号１０７を出力する。
【０１２１】
図８は、記憶手段４１０２であるフラッシュメモリの状態と、判定結果信号１０５の変化と、読み出し時間保証フラグ手段７０１の読み出し時間保証フラグの変化と、読み出し時間保証フラグ手段７０１より読み出し信号制御回路１０３へ出力される第１の読み出し禁止／有効信号の変化を示したものである。
【０１２２】
なお、読み出し時間保証フラグは、読み出し時間保証フラグ手段７０１の全体動作を表すのに用い、前述のタイマ信号は読み出し時間保証フラグ手段７０１の内部の動作を説明するのに用いている。
【０１２３】
つぎに、このように構成された記憶手段読み出し回路の動作について、まず記憶手段４１０２のデータが消去されている時を起点として以下に説明する。
【０１２４】
なお、本実施の形態ではマイクロコンピュータ４１０１の内部にフラッシュメモリなどの記憶手段４１０２が配置されており、データが消去されている場合はこの記憶手段４１０２の全てのデータが消去されていることとする。
【０１２５】
記憶手段４１０２はアドレスに対応したデータを持っている。
【０１２６】
データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、全て消去されていることを判定し、判定結果信号１０５へ全て消去が伝えられる。つまり、判定結果信号１０５がデータ無しを示すことになる。
【０１２７】
読み出し時間保証フラグ手段７０１は、判定結果信号１０５を入力し、データ無しのためタイマ信号をセットし、読み出し有効として第１の読み出し禁止／有効信号１０６を出力する。
【０１２８】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し有効のため、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【０１２９】
つぎに、外部からのアドレス４１０３、データ４１０４、書き込み信号４１０５により、記憶手段４１０２にデータが存在する時について説明する。データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、データが存在することを判定し、判定結果信号１０５へデータ有りとして伝えられる。つまり、判定結果信号１０５がデータ有りを示すことになる。
【０１３０】
読み出し時間保証フラグ手段７０１は、データ有りのため、データ無しの時タイマ信号をセットし続け、セットされなくなったタイマ信号は時間の経過とともにセットされた電荷を放電し一定の電圧まで降下するまでを読み出し可能、電荷を放電し一定の電圧以下に降下したときを読み出し禁止とするように、読み出し禁止／有効信号１０６を出力する。
【０１３１】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し禁止の時、常時内部読み出し信号１０７を読み出し禁止とし、読み出し禁止／有効信号１０６が有効の時、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【０１３２】
これにより、記憶手段４１０２にデータが存在しないときにセットされ続けたタイマ信号は記憶手段４１０２にデータが有ることにより、タイマ信号はセットされなくなる。その結果、セットされなくなったタイマ信号は時間の経過とともにセットされた電荷を放電し、一定の電圧まで降下するまでは読み出し可能とし、電荷を放電し一定の電圧以下に降下したときを読み出し禁止とすることができる。
【０１３３】
よって、製造者がデータを書き込んだ直後はタイマ信号が放電中であるため読み出しができ、所定の時間経過後は記憶手段４１０２への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０１３４】
（第５の実施の形態）
第１の実施の形態において、記憶手段に記録されたデータの有無を判断し、データのない時にのみ読みだし可能とすることで、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保するという課題は解決することができた。しかしながら、データの読み出しがしたくてもできないという問題点が、存在する。
【０１３５】
本発明の第５の実施の形態における記憶手段読み出し回路は、判定結果信号を入力し、データ無しの時にカウンタリセットされ、カウンタリセット後読み出し信号で所定数をカウントし、カウンタリセットから所定数をカウントするまではカウント中とし、それ以外の所定数以上のカウント時にはオーバーフローとしてオーバーフロー信号を出力する読み出し回数カウンタと、オーバーフロー信号を記憶し、カウント中には、読み出し可能、それ以外のオーバーフロー時には、読み出し禁止とするように、読み出し禁止／有効信号を出力する、読み出し禁止フラグ手段を備えたことで、データの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができるものである。なお、つぎの第６の実施の形態は、内部読み出し信号１０７をカウントするものである。
【０１３６】
図９および図１０を用いて、本発明第５の実施の形態の記憶手段読み出し回路について説明する。
【０１３７】
図９は第５の実施の形態における記憶手段読み出し回路の構成を示すブロック図である。この記憶手段読み出し回路は、図９に示すように、フラッシュメモリからなる記憶手段４１０２と、データ有り無し判定回路１０１と、不揮発性メモタからなる読み出し回数カウンタ９０１と、不揮発性メモリからなる読み出し禁止フラグ手段９０２と、読み出し信号制御回路１０３とを備える。
【０１３８】
記憶手段４１０２は、アドレス４１０３、データ４１０４、書き込み信号４１０５、読み出し信号４１０６により制御される。
【０１３９】
データ有り無し判定回路１０１は、記憶手段４１０２に書き込まれた全てのデータを保持データ信号１０４として取り出し、全てのデータが消去されているか否かを判定し、データ有りまたはデータ無しを示す判定結果信号１０５を出力する。
【０１４０】
読み出し回数カウンタ９０１は、判定結果信号１０５を入力し、データ無しの時カウンタリセットされ、カウンタリセット後読み出し信号４１０６をカウントし、カウンタリセットから読み出し信号４１０６を所定数カウントするまではカウント中とし、それ以外の所定数以上のカウント時にはオーバーフローとしてオーバーフロー信号９０３を出力し、上記記憶手段４１０２の全てのデータが消去されている場合にカウンタリセットが実施される。
【０１４１】
なお、読み出し回数カウンタ９０１は、例えば、縦続接続された多数のフリップフロップで構成される。これらのフリップは、フラッシュメモリからなり、判定結果信号によってクリアされ、読み出し信号がクロックとして入力され、最終段のフリップフロップからオーバーフロー信号が出力される。
【０１４２】
読み出し禁止フラグ手段９０２は、オーバーフロー信号９０３を記憶することで、カウント中には読み出し可能、それ以外のオーバーフロー時には読み出し禁止とするように、読み出し禁止／有効信号１０６を出力する。
【０１４３】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６を入力し、読み出し可能の時には読み出し信号４１０６を通過させ、読み出し禁止の時には読み出し信号４１０６を通過させない。
【０１４４】
図１０は、記憶手段４１０２であるフラッシュメモリの状態と、判定結果信号１０５の変化と、読み出し回数カウンタ９０１の状態と、読み出し禁止フラグ手段９０２より読み出し信号制御回路１０３へ出力される読み出し禁止／有効信号１０６の変化を示したものである。
【０１４５】
つぎに、このように構成された記憶手段読み出し回路の動作について、まず記憶手段のデータが消去されている時を起点として以下に説明する。
【０１４６】
なお、本実施の形態ではマイクロコンピュータ４１０１の内部にフラッシュメモリなどの記憶手段４１０２が配置されており、データが消去されている場合はこの記憶手段の全てのデータが消去されていることとする。
【０１４７】
記憶手段４１０２はアドレスに対応したデータを持っている。
【０１４８】
データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、全て消去されていることを判定し、判定結果信号１０５へ全て消去が伝えられる。つまり、判定結果信号１０５がデータ無しを示すことになる。
【０１４９】
読み出し回数カウンタ９０１は、記憶手段４１０２が消去されている時、カウンタリセットが行われる。この状態では、限界アクセス定数Ｎを超えていないためオーバーフロー信号９０３はオーバーフローではない。よって、読み出し禁止フラグ手段９０２は、オーバーフロー信号９０３を入力し、読み出し禁止／有効信号１０６を読み出し有効として出力する。
【０１５０】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し有効のため、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【０１５１】
つぎに、外部からのアドレス４１０３、データ４１０４、書き込み信号４１０５により、記憶手段４１０２にデータが存在する時について説明する。
【０１５２】
データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、データが存在することを判定し、判定結果信号１０５へデータ有りとして伝えられる。つまり、判定結果信号１０５がデータ有りを示すことになる。
【０１５３】
読み出し回数カウンタ９０１は判定結果信号１０５によりカウンタリセットがかからない状態である。このため、読み出し信号４１０６が読み出しを指示すると、読み出し信号制御回路１０３は読み出し信号４１０６を内部読み出し信号１０７へ通過させる。このため読み出しが行われる。また、読み出し信号４１０６は読み出し回数カウンタ９０１をカウントさせる。カウント値があらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えたとき、オーバーフロー信号９０３をオーバーフローとして伝達する。
【０１５４】
オーバーフロー信号９０３にてオーバーフローを受け取った読み出し禁止フラグ手段９０２は、読み出し禁止／有効信号１０６を読み出し禁止とする。
【０１５５】
このため、つぎの読み出し信号４１０６で読み出しを指示されても、読み出し禁止のため、読み出しが行われない。
【０１５６】
すなわち、データを書き込んだ後、限界アクセス定数Ｎ（Ｎ≧１）までの読み出しは可能であり、製造者以外に渡す前に限界アクセス定数Ｎ（Ｎ≧１）までの読み出しを行っておくことで、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０１５７】
（第６の実施の形態）
図１１は、本発明の第６の実施の形態に係る記憶手段読み出し回路の構成を示す回路ブロック図である。この記憶手段読み出し回路は、図１１に示すように、第５の実施の形態の場合と同様に、記憶手段４１０２と、データ有り無し判定回路１０１と、読み出し回数カウンタ９０１と、読み出し禁止フラグ手段９０２と、読み出し信号制御回路１０３とで構成される。
【０１５８】
本実施の形態が第５の実施の形態の場合と異なる点は、読み出し回数カウンタ９０１が、図１１に示されるように、内部読み出し信号１０７をカウントする点である。
【０１５９】
読み出し回数カウンタ９０１は、判定結果信号１０５を入力し、データ無しの時カウンタリセットされ、カウンタリセットされた後内部読み出し信号１０７をカウントし、カウンタリセットから所定数をカウントするまではカウント中とし、それ以外の所定数以上のカウント時にはオーバーフローとしてオーバーフロー信号９０３を出力し、上記記憶手段４１０２の全てのデータが消去されている場合にカウンタリセットが実施される。
【０１６０】
本実施の形態における記憶手段４１０２と、データ有り無し判定回路１０１と、読み出し禁止フラグ手段９０２と、読み出し信号制御回路１０３は、いずれも第５の実施の形態の場合と同様に実施されるので、詳しい説明は省略する。
【０１６１】
読み出し回数カウンタ９０１は、記憶手段４１０２にデータが存在する時、判定結果信号１０５によりカウンタリセットがかからない状態である。このため、読み出し信号４１０６が読み出しを指示すると、読み出し信号制御回路１０３は読み出し信号４１０６を内部読み出し信号１０７へ通過させる。このため読み出しが行われる。また、内部読み出し信号１０７は読み出し回数カウンタ９０１をカウントさせる。カウント値があらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えたとき、オーバーフロー信号９０３をオーバーフローとして伝達する。
【０１６２】
オーバーフロー信号９０３にてオーバーフローを受け取った読み出し禁止フラグ手段９０２は、読み出し禁止／有効信号１０６を読み出し禁止とする。
【０１６３】
このため、つぎの読み出し信号４１０６で読み出しを指示されても、読み出し禁止のため、読み出しが行われない。また、内部読み出し信号１０７が読み出し動作を行わないため、読み出し回数カウンタ９０１はカウントせず、カウンタビットのオーバーフローまたはアンダーフローによる、オーバーフロー信号９０３がオーバーフローを解除することがない。
【０１６４】
すなわち、データを書き込んだ後、限界アクセス定数Ｎ（Ｎ≧１）までの読み出しは可能であり、製造者以外に渡す前に限界アクセス定数Ｎ（Ｎ≧１）までの読み出しを行っておくことで、読み出しを繰り返しても、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０１６５】
しかも、内部読み出し信号１０７をカウントする構成のため、読み出し禁止となった後は、読み出し信号４１０６が入力されても、読み出し回数カウンタ９０１がカウントを行うことがなくなり、カウンタビットのオーバーフローまたはアンダーフローによる、オーバーフロー信号９０３がオーバーフローを解除することがないので、オーバーフロー信号を出力している状態では、読み出し信号をカウントしない結果、オーバーフロー信号はとぎれず、読み出し禁止を続けることができる。
【０１６６】
（第７の実施の形態）
第５の実施の形態において、データを書き込んだ後、限界アクセス定数Ｎ（Ｎ≧１）までの読み出しは可能であり、製造者以外に渡す前に限界アクセス定数Ｎ（Ｎ≧１）までの読み出しを行っておくことで、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができた。
【０１６７】
しかしながら、限界アクセス定数Ｎ（Ｎ≧１）は固定であり、製造者が本当に読みたいデータが少なく、限界アクセス定数Ｎ（Ｎ≧１）が膨大な値の場合、製造者以外に渡す前に限界アクセス定数Ｎ（Ｎ≧１）までの読み出しを行っておくことが必要なため、ダミーリードを大量に行う必要がある問題点が存在する。
【０１６８】
本発明の第７の実施の形態における記憶手段読み出し回路は、記憶手段と同一アドレス空間領域に存在し、記憶手段同様アドレス、データ、書き込み信号により限界アクセス定数Ｎを指定できる読み出し回数レジスタと、判定結果信号を入力し、データ無しの時読み出し回数レジスタより読み出し回数をロードし、読み出し回数レジスタより読み出し回数をロードした後読み出し信号４１０２を所定数をカウントし、ロードから所定数をカウントまではカウント中とし、それ以外の所定数以上のカウント時にはオーバーフローとしてオーバーフロー信号を出力する読み出し回数カウンタを備えることで、記憶手段からデータの読み出しが行え、かつ、製造者が本当に読みたいデータ数を指定することで、ダミーリードを大量に行う必要がなく、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができるものである。なお、第８の実施の形態では、内部読み出し信号をカウントすることになる。
【０１６９】
図１２および図１３を用いて、本発明の第５の実施の形態の記憶手段読み出し回路について説明する。
【０１７０】
図１２は第７の実施の形態における記憶手段読み出し回路の構成を示すブロック図である。この記憶手段読み出し回路は、図１３に示すように、フラッシュメモリからなる記憶手段４１０２と、データ有り無し判定回路１０１と、不揮発性メモリからなる読み出し回数レジスタ１１０１と、不揮発性メモリからなる読み出し回数カウンタ１１０２と、不揮発性メモリからなる読み出し禁止フラグ手段９０２と、読み出し信号制御回路１０３とを備える。
【０１７１】
記憶手段４１０２はアドレス４１０３、データ４１０４、書き込み信号４１０５、読み出し信号４１０６により制御される。
【０１７２】
データ有り無し判定回路１０１は、記憶手段４１０２に書き込まれた全てのデータを保持データ信号１０４として取り出し、全てのデータが消去されているか否かを判定し、データ有りまたはデータ無しを示す判定結果信号１０５を出力する。
【０１７３】
読み出し回数レジスタ１１０１は、記憶手段４１０２と同一アドレス空間領域に存在し、記憶手段４１０２と同様にアドレス４１０３、データ４１０４、書き込み信号４１０５により限界アクセス定数Ｎを指定（設定）できる。
【０１７４】
読み出し回数カウンタ１１０２は、判定結果信号１０５を入力し、データ無しの場合に、読み出し回数レジスタ１１０１より読み出し回数をロードし、読み出し信号４１０６を所定数カウントし、ロードから所定数をカウントまではカウント中とし、それ以外の所定数以上のカウント時にはオーバーフローとしてオーバーフロー信号９０３を出力する。
【０１７５】
読み出し禁止フラグ手段９０２は、オーバーフロー信号９０３を記憶することで、読み出し回数カウンタ１１０２のカウント中には読み出し可能、それ以外のオーバーフロー時には読み出し禁止とするように、読み出し禁止／有効信号１０６を出力する。
【０１７６】
読み出し信号制御回路１０３は、上記読み出し禁止／有効信号１０６を入力し、読み出し可能の時には読み出し信号４１０６を通過させ、読み出し禁止の時には読み出し信号４１０６を通過させない。
【０１７７】
図１３は、記憶手段４１０２であるフラッシュメモリの状態と、判定結果信号１０５の変化と、読み出し禁止回数カウンタの状態と、オーバーフロー信号９０３の変化と、読み出し禁止フラグ手段９０２より読み出し信号制御回路１０３へ出力される読み出し禁止／有効信号１０６の変化を示したものである。
【０１７８】
つぎに、このように構成された記憶手段読み出し回路の動作について、まず記憶手段４１０２のデータが消去されている時を起点として以下に説明する。
【０１７９】
なお、本実施の形態ではマイクロコンピュータ４１０１の内部にフラッシュメモリなどの記憶手段４１０２が配置されており、データが消去されている場合はこの記憶手段の全てのデータが消去されていることとする。
【０１８０】
記憶手段４１０２はアドレスに対応したデータを持っている。
【０１８１】
データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、全て消去されていることを判定し、判定結果信号１０５へ全て消去が伝えられる。つまり、判定結果信号１０５がデータ無しを示すことになる。
【０１８２】
読み出し回数カウンタ１１０２は、記憶手段４１０２のデータが消去されている時、読み出し回数レジスタ１１０１より読み出し回数１１０３をロードする。この状態では、限界アクセス定数Ｎを超えていないためオーバーフロー信号９０３はオーバーフローではない。よって、この状態では、読み出し信号４１０６が内部読み出し信号１０７へ伝達される。また、常時読み出し回数１１０３をロードするため、読み出し回数カウンタ１１０２はカウントしない。
【０１８３】
また、読み出し回数レジスタ１１０１は、アドレス４１０３により読み出し回数カウンタ１１０２自身がセレクトされると、データ４１０４を記憶する。
【０１８４】
この状態では、オーバーフローではない。よって、読み出し禁止フラグ手段９０２は、オーバーフロー信号９０３を入力し、読み出し禁止／有効信号１０６を読み出し有効として出力する。
【０１８５】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し有効のため、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【０１８６】
つぎに、外部からのアドレス４１０３、データ４１０４、書き込み信号４１０５により、記憶手段４１０２にデータが存在する時について説明する。データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、データが存在することを判定し、判定結果信号１０５へデータ有りとして伝えられる。つまり、判定結果信号１０５がデータ有りを示すことになる。
【０１８７】
読み出し回数カウンタ１１０２は、保持データ信号１０４により読み出し回数カウンタ１１０２のロードがかからない状態である。読み出し信号４１０６が読み出しを指示すると、読み出し信号制御回路１０３は読み出し信号４１０６を内部読み出し信号１０７へ通過させる。このため読み出しが行われる。また、読み出し信号４１０６は読み出し回数カウンタ１１０２をカウントさせる。カウント値があらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えたとき、オーバーフロー信号９０３をオーバーフローとして伝達する。
【０１８８】
オーバーフロー信号９０３にてオーバーフローを受け取った読み出し禁止フラグ手段９０２は、内部読み出し信号１０７を読み出し禁止とする。
【０１８９】
このため、つぎの読み出し信号４１０６で読み出しを指示されても、読み出し禁止のため、読み出しが行われない。
【０１９０】
すなわち、記憶手段４１０２のデータが消去されている時に、読み出し回数を規定することで、データを書き込んだ後、規定された読み出し回数までの読み出しは可能であり、製造者で使用する読み出し回数をしておくことで、余分な読み出しを行う必要が無く、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０１９１】
（第８の実施の形態）
図１４は、本発明の第８の実施の形態に係る記憶手段読み出し回路の一構成例を示す回路ブロック図である。
【０１９２】
この実施の形態は、第７の実施の形態の場合と同様に、記憶手段４１０２と、データ有り無し判定回路１０１と、読み出し回数レジスタ１１０１と、読み出し回数カウンタ１１０２と、読み出し禁止フラグ手段９０２と、読み出し信号制御回路１０３とで構成される。
【０１９３】
本実施の形態が第７の実施の形態の場合と異なる点は、読み出し回数カウンタ１１０２が、図１４に示されるように、内部読み出し信号１０７をカウントする構成になっている点である。
【０１９４】
読み出し回数カウンタ１１０２は、判定結果信号１０５を入力し、データ無しの時に、読み出し回数レジスタ１１０１より読み出し回数をロードし、内部読み出し信号１０７を所定数カウントし、ロードから所定数をカウントまではカウント中とし、それ以外の所定数以上のカウント時にはオーバーフローとしてオーバーフロー信号９０３を出力する。
【０１９５】
本実施の形態における記憶手段４１０２と、データ有り無し判定回路１０１と、読み出し回数レジスタ１１０１と、読み出し禁止フラグ手段９０２と、読み出し信号制御回路１０３は、いずれも第７の実施の形態の場合と同様に実施されるので、詳しい説明は省略する。
【０１９６】
読み出し回数カウンタ１１０２は、記憶手段４１０２にデータが存在する時、保持データ信号１０４により読み出し回数カウンタ１１０２のロードがかからない状態である。読み出し信号４１０７が読み出しを指示すると、読み出し信号制御回路１０３は読み出し信号４１０６を内部読み出し信号１０７へ通過させる。このため読み出しが行われる。また、内部読み出し信号１０７は読み出し回数カウンタ１１０２をカウントさせる。カウント値があらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えたとき、オーバーフロー信号９０３をオーバーフローとして伝達する。
【０１９７】
オーバーフロー信号９０３にてオーバーフローを受け取った読み出し禁止フラグ手段９０２は内部読み出し信号１０７を読み出し禁止とする。
【０１９８】
このため、つぎの読み出し信号４１０６で読み出しを指示されても、読み出し禁止のため、読み出しが行われない、また、内部読み出し信号１０７が読み出し動作を行わないため、読み出し回数カウンタ１１０２はカウントせず、カウンタビットのオーバーフローまたはアンダーフローによる、オーバーフロー信号９０３がオーバーフローを解除することがない。
【０１９９】
すなわち、記憶手段４１０２のデータが消去されている時に、読み出し回数を規定することで、データを書き込んだ後、規定された読み出し回数までの読み出しは可能であり、製造者で使用する読み出し回数をしておくことで、余分な読み出しを行う必要が無く、読み出しを繰り返しても、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０２００】
しかも、内部読み出し信号１０７をカウントする構成のため、読み出し禁止となった後は、読み出し信号４１０６が入力されても、読み出し回数カウンタ１１０２がカウントを行うことがなくなり、カウンタビットのオーバーフローまたはアンダーフローによる、オーバーフロー信号９０３がオーバーフローを解除することがないので、オーバーフロー信号を出力している状態では、読み出し信号をカウントしない結果、オーバーフロー信号はとぎれず、読み出し禁止を続けることができる。
【０２０１】
（第９の実施の形態）
第２の実施の形態において、記憶手段読み出し回路は記憶手段と同一のアドレス空間に配置された読み出し禁止フラグ手段に、判定結果信号をデータとしてアドレス指定時に記録する機能を持つことで、データの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供するという課題は解決することができた。しかしながら、データの読み出しを生産現場で出荷直前までは可能とし、市場では禁止するとき、出荷直前ではセットが組み立てられており、アドレス、データ、読み出し信号等多数の制御線を書き込み装置と接続することは難しいという問題点が、存在する。
【０２０２】
本発明の第９の実施の形態における記憶手段読み出し回路は、読み出し禁止フラグ手段を、第１および第２の読み出し禁止フラグブロックで構成し、第１の読み出し禁止フラグブロックは記憶手段と同一のアドレス領域に配置され、判定結果信号をデータとしてアドレス指定時に記録する機能を持ち、第２の読み出し禁止フラグブロックは読み出し禁止セット信号により出力を更新する機能を持つことで、記憶手段からデータの読み出しが行え、かつ、簡易な信号により、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができるものである。
【０２０３】
図１５および図１６を用いて、本発明の第９の実施の形態の記憶手段読み出し回路について説明する。
【０２０４】
図１５は第９の実施の形態における記憶手段読み出し回路の構成を示すブロック図である。この記憶手段読み出し回路は、図１５に示すように、フラッシュメモリからなる記憶手段４１０２と、データ有り無し判定回路１０１と、不揮発性メモリからなる読み出し禁止フラグ手段（第１の読み出し禁止フラグブロックに相当する）３０２と、不揮発性メモリからなる読み出し禁止フラグ手段（第２の読み出し禁止フラグブロックに相当する）２９０１と、読み出し信号制御回路１０３とを備える。
【０２０５】
記憶手段４１０２は外部よりアドレス４１０３、データ４１０４、書き込み信号４１０５を受信することでデータ書き込みを実現し、またアドレス４１０３、読み出し信号４１０６を受信することで読み出しを機能を有する。
【０２０６】
データ有り無し判定回路１０１は、記憶手段４１０２に書き込まれた全てのデータを保持データ信号１０４として取り出し、全てのデータが消去されているか否かを判定し、データ有りまたはデータ無しを示す判定結果信号１０５を出力する。
【０２０７】
読み出し禁止フラグ手段３０２は、記憶手段４１０２と同一アドレス空間領域に存在し、判定結果信号１０５を入力し、アドレス指定時に第１の読み出し禁止／有効信号２９０２の出力を更新する。
【０２０８】
読み出し禁止フラグ手段２９０１は、第１の読み出し禁止／有効信号２９０２を入力し、読み出し禁止セット信号５０２で、第２の読み出し禁止／有効信号１０６の出力を更新する。
【０２０９】
読み出し信号制御回路１０３は、第２の読み出し禁止／有効信号１０６を入力し、読み出し可能の時には読み出し信号４１０６を通過させ、読み出し禁止の時には読み出し信号４１０６を読み出し禁止とするように、内部読み出し信号１０７を出力する。
【０２１０】
図１６は、記憶手段４１０２であるフラッシュメモリの状態と、判定結果信号１０５の変化と、第１の読み出し禁止／有効信号２９０２の変化と、読み出し禁止セット信号５０２の変化と、読み出し禁止フラグ手段２９０１より読み出し信号制御回路１０３へ出力される第２の読み出し禁止／有効信号１０６の変化を示したものである。
【０２１１】
第２の読み出し禁止／有効信号１０６は、図１６に示すように変化して読み出し信号制御回路１０３を制御している。
【０２１２】
つぎに、このように構成された記憶手段読み出し回路の動作について、まず記憶手段４１０２のデータが消去されている時を起点として以下に説明する。
【０２１３】
なお、本実施の形態ではマイクロコンピュータ４１０１の内部にフラッシュメモリなどの記憶手段４１０２が配置されており、データが消去されている場合はこの記憶手段４１０２の全てのデータが消去されていることとする。
【０２１４】
読み出し禁止フラグ手段３０２は、記憶手段４１０２と同一アドレス空間領域３０１に配置されている。アドレス４１０３が読み出し禁止フラグ手段３０２を示したとき、判定結果信号１０５を読み出し禁止フラグ手段３０２に記憶する。
【０２１５】
記憶手段４１０２はアドレスに対応したデータを持っている。
【０２１６】
データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、全て消去されていることを判定し、判定結果信号１０５へ全て消去が伝えられる。つまり、判定結果信号１０５がデータ無しを示すことになる。
【０２１７】
読み出し禁止フラグ手段３０２は、判定結果信号１０５を記憶しており、アドレスが読み出し禁止フラグ手段３０２を示したとき、判定結果信号１０５を入力し、読み出し禁止フラグ手段２９０１へ読み出し禁止／有効信号２９０２を読み出し有効として出力する。
【０２１８】
読み出し禁止フラグ手段２９０１は、読み出し禁止セット信号５０２が読み出しセットを指示したとき、読み出し禁止／有効信号２９０２を記憶し、読み出し禁止／有効１０６を更新する。
【０２１９】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し有効のため、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【０２２０】
つぎに、外部からのアドレス４１０３、データ４１０４、書き込み信号４１０５により、記憶手段４１０２にデータが存在する時について説明する。データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、データが存在することを判定し、判定結果信号１０５へデータ有りとして伝えられる。つまり、判定結果信号１０５がデータ有りを示すことになる。
【０２２１】
読み出し禁止フラグ手段３０２は、判定結果信号１０５を記憶しており、アドレスが読み出し禁止フラグ手段３０２を示したとき、判定結果信号１０５を入力し、第１の読み出し禁止／有効信号２９０２を読み出し禁止として出力する。
【０２２２】
読み出し禁止フラグ手段２９０１は、読み出し禁止セット信号５０２が読み出しセットを指示したとき、第１の読み出し禁止／有効信号２９０２を読み出し禁止フラグ手段２９０１に記憶し、第２の読み出し禁止／有効信号１０６を更新する。
【０２２３】
読み出し信号制御回路１０３は、第２の読み出し禁止／有効信号１０６が読み出し禁止のため、常時内部読み出し信号１０７を読み出し禁止とする。
【０２２４】
これにより、記憶手段４１０２にデータが存在しないときにアドレスが読み出し禁止フラグ手段３０２を示すことで読み出し準備が可能となり、つぎに、読み出し禁止セット信号５０２による読み出しセットによって読み出し可能となる。記憶手段４１０２にデータが書き込まれ、データが存在する場合でも読み出しが可能となり、データが存在し、アドレスが読み出し禁止フラグ手段３０２を示し、その後読み出し禁止セット信号５０２による読み出しセットによって、読み出しを禁止させることができる。
【０２２５】
よって、読み出しを禁止する場合においても、データを変更し、確認の一連動作では読み出しが可能であり、かつ、簡易な方法で製造者以外の第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０２２６】
また、製造者が出荷時に電源を切る場合には、マイクロコンピュータの電源の立ち上がりを、読み出し禁止セット信号５０２の読み出しセットとすることで、読み出しを禁止する場合においても、データを変更し、確認の一連動作では読み出しが可能であり、出荷により、自動的に記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０２２７】
また、製造者が出荷時にマイクロコンピュータのリセットを行う場合には、マイクロコンピュータのリセットの立ち上がりを、読み出し禁止セット信号５０２の読み出しセットとすることで、読み出しを禁止する場合においても、データを変更し、確認の一連動作では読み出しが可能であり、出荷により、自動的に記憶手段４１０２への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０２２８】
これにより、記憶手段４１０２にデータが存在しないときに読み出し禁止セット信号５０２による読み出しセットによって読み出し可能となり、データが書き込まれ、データが存在する場合でも読み出し可能となり、データが存在し、読み出し禁止セット信号５０２による読み出しセットによって、読み出しを禁止させることができる。
【０２２９】
よって、簡易な方法で製造者以外の第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０２３０】
【発明の効果】
請求項１記載の発明によれば、記憶手段にデータが有るときは読み出せず、消去されているときは消去データを読み出すことが可能となり、プログラムやデータの秘匿性、安全性を確保することができる。
【０２３１】
請求項２記載の発明によれば、データ有り無し判定回路と、読み出し禁止フラグ手段と、読み出し信号制御回路とをもつことで、記憶手段にデータが有るときは読み出せず、消去されているときは消去データを読み出すことが可能となり、プログラムやデータの秘匿性、安全性を確保することができる。
【０２３２】
また、請求項３記載の発明によれば、記憶手段を不揮発性メモリで構成しているので、電源が途絶えようと、記憶手段のデータを保持できる。
【０２３３】
また、請求項４記載の発明によれば、記憶手段と同一のアドレス空間上に読み出し禁止フラグ手段を配置し、判定結果信号をデータとしてアドレス指定時に記録する機能を持つことで、読み出し禁止フラグ手段のアドレスを指定してデータ有りを示す判定結果信号を読み出し禁止フラグ手段に書き込むまでは記憶手段からデータの読み出しが行える。また、読み出し禁止フラグ手段のアドレスを指定してデータ有りを示す判定結果信号を読み出し禁止フラグ手段に書き込むことにより第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【０２３４】
また、請求項５記載の発明によれば、読み出し禁止フラグ手段を不揮発性メモリで構成しているので、電源が途絶えようと読み出し禁止フラグ手段の状態を保持できる。したがって電源が途絶えようと、記憶手段からのデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【０２３５】
また、請求項６記載の発明によれば、読み出し禁止セット信号により読み出し禁止フラグ手段を更新する機能を持つことで、読み出し禁止セット信号によりデータ有りを示す判定結果信号を読み出し禁止フラグ手段に書き込むまでは記憶手段からデータの読み出しが行える。また、読み出し禁止セット信号によりデータ有りを示す判定結果信号を読み出し禁止フラグ手段に書き込むことにより、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。つまり、読み出し禁止セット信号という簡易な信号により、記憶手段からデータの読み出しと、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することを実現できる。
【０２３６】
また、請求項７記載の発明によれば、読み出し禁止フラグ手段を不揮発性メモリで構成しているので、電源が途絶えようと読み出し禁止フラグ手段の状態を保持できる。したがって電源が途絶えようと、記憶手段からのデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【０２３７】
また、請求項８記載の発明によれば、データ有り無し判定回路と、読み出し時間保証フラグ手段と、読み出し信号制御回路とを持ち、特に読み出し時間保証フラグ手段で、判定結果信号がデータ無しを示した時にタイマ信号をセットし続け、判定結果信号がデータ有りを示しセットされなくなったタイマ信号が時間の経過とともにセットされた電荷を放電し一定の電圧まで降下するまでを読み出し可能、電荷を放電し一定の電圧以下まで降下したときを読み出し禁止とする読み出し禁止／有効信号を出力し、読み出し時間を保証する機能を持つことで、記憶手段からデータの読み出しが行え、かつ、一定時間以後、記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【０２３８】
また、請求項９記載の発明によれば、記憶手段を不揮発性メモリで構成しているので、電源が途絶えようと、記憶手段のデータを保持できる。
【０２３９】
また、請求項１０記載の発明によれば、読み出し時間保証フラグ手段を不揮発性メモリで構成しているので、電源が途絶えようと、データの読み出しが行え、かつ、一定時間以後、記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【０２４０】
また、請求項１１記載の発明によれば、データ有り無し判定回路と、読み出し回数カウンタと、読み出し禁止フラグ手段と、読み出し信号制御回路とを持ち、特に読み出し回数カウンタを、判定結果信号がデータ無しを示す時にリセットされ、読み出し信号をカウントし、カウント値があらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えた時点でオーバーフロー信号を出力するように構成し、読み出し禁止フラグ手段を、オーバーフロー信号を記憶することにより、読み出し回数カウンタのオーバーフロー前は読み出し可能とし、読み出し回数カウンタのオーバーフロー後は読み出し禁止とする読み出し禁止／有効信号を出力するように構成したので、記憶手段からデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを読み出し回数で制限しプログラムやデータの秘匿性、安全性を確保することができる。
【０２４１】
また、請求項１２記載の発明によれば、記憶手段を不揮発性メモリで構成しているので、電源が途絶えようと、記憶手段のデータを保持できる。
【０２４２】
また、請求項１３記載の発明によれば、読み出し回数カウンタが、読み出し信号制御回路を通過した通過読み出し信号をカウントするように構成したので、記憶手段からデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを読み出し回数で制限しプログラムやデータの秘匿性、安全性を確保しつづけることができる。
【０２４３】
また、請求項１４記載の発明によれば、読み出し回数カウンタが不揮発性メモリで構成されているので、電源が途絶えようと、読み出し回数カウンタがカウント値を保持することができる。したがって電源が途絶えようと、記憶手段からのデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【０２４４】
また、請求項１５記載の発明によれば、記憶手段と同一のアドレス空間領域に存在し、アドレス、データ、書き込み信号により限界アクセス定数Ｎを指定できる読み出し回数レジスタを備え、読み出し回数カウンタは、カウント値が読み出し回数レジスタに設定された限界アクセス定数Ｎを超えた時点でオーバーフロー信号を出力するようにしているので、オーバーフロー信号を出力される読み出し回数を任意に設定することができる。したがって、記憶手段からデータの読み出しが行え、かつ、例えば製造者が本当に読みたいデータ数を読み出し回数レジスタに設定することで、ダミーリードを大量に行う必要なく、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【０２４５】
また、請求項１６記載の発明によれば、読み出し回数カウンタが、読み出し信号制御回路を通過した通過読み出し信号をカウントするように構成したので、記憶手段からデータの読み出しが行え、かつ、例えば製造者が本当に読みたいデータ数を読み出し回数レジスタに設定することで、ダミーリードを大量に行う必要なく、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保しつづけることができる。
【０２４６】
また、請求項１７記載の発明によれば、読み出し禁止フラグ手段を、第１の読み出し禁止／有効信号を出力する第１の読み出し禁止フラグブロックと、第２の読み出し禁止／有効信号を出力する第２の読み出し禁止フラグブロックとで構成し、第１の読み出し禁止フラグブロックを、記憶手段と同一のアドレス空間領域に存在させ、判定結果信号を入力し、自己のアドレスが指定された時に第１の読み出し禁止／有効信号の出力を更新する構成とし、第２の読み出し禁止フラグブロックを、第１の読み出し禁止／有効信号を入力とし、外部から入力される読み出し禁止セット信号により第２の読み出し禁止／有効信号の出力を更新する構成としたので、第１の読み出し禁止フラグブロックのアドレスを指定してデータ有りを示す判定結果信号を第１の読み出し禁止フラグブロックに書き込み、さらに読み出し禁止を示す第１の読み出し禁止／有効信号を読み出し禁止セット信号により第２の読み出し禁止フラグブロックに書き込むまでは、記憶手段からデータの読み出しが行える。また、第１の読み出し禁止フラグブロックのアドレスを指定してデータ有りを示す判定結果信号を第１の読み出し禁止フラグブロックに書き込み、さらに読み出し禁止を示す第１の読み出し禁止／有効信号を読み出し禁止セット信号により第２の読み出し禁止フラグブロックに書き込むことにより、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。つまり、読み出し禁止セット信号という簡易な信号により、記憶手段からデータの読み出しと、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することを実現できる。
【０２４７】
また、請求項１８記載の発明によれば、第１および第２の読み出し禁止／有効ブロックを不揮発性メモリで構成したので、電源が途絶えようと第１および第２の読み出し禁止／有効ブロックの状態を保持できる。したがって電源が途絶えようと、記憶手段からのデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図２】本発明の第１の実施の形態の記憶手段読み出し回路のタイミングチャートである。
【図３】本発明の第２の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図４】本発明の第２の実施の形態の記憶手段読み出し回路のタイミングチャートである。
【図５】本発明の第３の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図６】本発明の第３の実施の形態の記憶手段読み出し回路のタイミングチャートである。
【図７】本発明の第４の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図８】本発明の第４の実施の形態の記憶手段読み出し回路のタイミングチャートである。
【図９】本発明の第５の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図１０】本発明の第５の実施の形態の記憶手段読み出し回路のタイミングチャートである。
【図１１】本発明の第６の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図１２】本発明の第７の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図１３】本発明の第７の実施の形態の記憶手段読み出し回路のタイミングチャートである。
【図１４】本発明の第８の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図１５】本発明の第９の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図１６】本発明の第９の実施の形態の記憶手段読み出し回路のタイミングチャートである。
【図１７】従来の記憶手段読み出し回路の構成を示すブロック図である。
【図１８】従来の記憶手段読み出し回路のタイミングチャートである。
【符号の説明】
１０１    データ有り無し判定回路
１０２    読み出し禁止フラグ手段
１０３    読み出し信号制御回路
１０４    保持データ信号
１０５    判定結果信号
１０６    読み出し禁止／有効信号
１０７    内部読み出し信号
３０１    同一アドレス領域
３０２    読み出し禁止フラグ手段
５０１    読み出し禁止フラグ手段
５０２    読み出し禁止セット信号
７０１    読み出し時間保証フラグ手段
９０１    読み出し回数カウンタ
９０２    読み出し禁止フラグ手段
９０３    オーバーフロー信号
１１０１    読み出し回数レジスタ
１１０２    読み出し回数カウンタ
１１０３    読み出し回数
２９０１    読み出し禁止フラグ手段
２９０２    読み出し禁止／有効信号
４１０１    マイクロコンピュータ
４１０２    記憶手段
４１０３    アドレス
４１０４    データ
４１０５    書き込み信号
４１０６    読み出し信号
４２０１    記憶手段通信データ作成回路
４２０２    通信データ
【図１】
2004227509.tif 000003
【図２】
2004227509.tif 000004
【図３】
2004227509.tif 000005
【図４】
2004227509.tif 000006
【図５】
2004227509.tif 000007
【図６】
2004227509.tif 000008
【図７】
2004227509.tif 000009
【図８】
2004227509.tif 000010
【図９】
2004227509.tif 000011
【図１０】
2004227509.tif 000012
【図１１】
2004227509.tif 000013
【図１２】
2004227509.tif 000014
【図１３】
2004227509.tif 000015
【図１４】
2004227509.tif 000016
【図１５】
2004227509.tif 000017
【図１６】
2004227509.tif 000018
【図１７】
2004227509.tif 000019
【図１８】
2004227509.tif 000020