(57)【要約】【課題】スタック構造を備えるものにあって、センサチップと回路チップとの間の電気的接続部における寄生容量による悪影響を防止して特性の向上を図り、しかも設計の自由度を高める。【解決手段】センサチップ１２を回路チップ１３に対しフェースダウン状態とし、各電極パッド１２ａと各電極パッドとの間をバンプ１５により接続する。このとき、４個のバンプ１５（各電極パッド１２ａ）を、センサチップ１２の各辺の中央部に配置する。そのマルチチップモジュールの状態で、回路チップ１３をパッケージ１４に対しフェースダウン状態として、各電極パッド１３ａと各電極リードとの間をバンプ１６により接続する。【選択図】  図１
2004271312.tif 000002
【特許請求の範囲】
【請求項１】
力学量検出部を有するセンサチップを、信号処理回路を有する回路チップに実装してなるスタック構造を備えると共に、それらをパッケージ内に収容してなる容量型半導体センサ装置であって、
前記センサチップは前記回路チップに対してバンプ接続により実装されていると共に、
前記回路チップは前記パッケージに対してバンプ接続により実装されていることを特徴とする容量型半導体センサ装置。
【請求項２】
前記センサチップと回路チップとを接続する複数のバンプは、前記センサチップの周縁部全体に渡って、ほぼ均等な間隔をもって配置されていることを特徴とする請求項１記載の容量型半導体センサ装置。
【請求項３】
前記センサチップは、前記パッケージからの応力に抗することが可能な厚みとされていることを特徴とする請求項１または２記載の容量型半導体センサ装置。
【請求項４】
前記センサチップと回路チップとを接続するバンプは、前記回路チップとパッケージとを接続するバンプよりも高さが大きく形成されていることを特徴とする請求項１または２記載の容量型半導体センサ装置。
【請求項５】
前記回路チップとパッケージとのバンプ接続には導電性接着剤が用いられていることを特徴とする請求項１または２記載の容量型半導体センサ装置。
【請求項６】
前記回路チップは、前記パッケージからの応力を吸収することが可能な薄さとされていることを特徴とする請求項１または２記載の容量型半導体センサ装置。
【請求項７】
前記回路チップは、その一部が前記パッケージからの応力を吸収することが可能な薄さに形成されていることを特徴とする請求項１または２記載の容量型半導体センサ装置。
【請求項８】
前記センサチップと回路チップとを接続する複数のバンプは、前記センサチップの中央部に配置されていることを特徴とする請求項１記載の容量型半導体センサ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば加速度センサやヨーレートセンサ等の、力学量を静電容量の変化として検出する容量型半導体センサ装置に関する。
【０００２】
【従来の技術】
この種の容量型半導体センサ装置、例えば自動車のエアバッグ用の半導体加速度センサとして、図１０及び図１１に示すような、半導体チップを積層したスタック構造を備えたものが知られている（例えば特許文献１参照）。このものでは、図１１に示すように、加速度検出部を有するセンサチップ１が、信号処理回路を有する回路チップ２上に接着により搭載され、さらに、前記回路チップ２が、セラミック基板からなるパッケージ３内に接着により取付けられるようになっている。
【０００３】
このとき、図１０に示すように、センサチップ１の一辺部に形成された例えば４個の電極パッド１ａと、それらに対応して形成された回路チップ２の電極パッド２ａとが、ボンディングワイヤ４により夫々電気的に接続されるようになっている。また、回路チップ２とパッケージ３の電極リードとの間も、ボンディングワイヤ５（図１１参照）により電気的に接続されるようになっている。
【０００４】
【特許文献１】
特開２０００−２２７４３９号公報
【０００５】
【発明が解決しようとする課題】
ところが、上記従来の構成では、センサチップ１と回路チップ２とを電気的に接続するボンディングワイヤ４同士の間隔が比較的狭くなっているため、隣り合うボンディングワイヤ４間に発生する寄生容量が比較的大きくなる事情がある。また、これと共に、ボンディングワイヤ４は変形しやすいものであるため、外部からの衝撃などによって容易に変形してしまい、寄生容量の変動を招いて特性（検出精度）向上の妨げとなる欠点があった。この場合、例えば電極パッド１ａをセンサチップ１の各辺部に配置してボンディングワイヤ４相互間を離すようにすることが考えられるが、それでは、ボンディングエリアを確保するために回路チップ２の面積ひいては全体が大型化してしまう不具合がある。
【０００６】
さらには、ボンディングワイヤ４，５をボンディングするために、ボンディングツールの軌跡などを考慮した実装設計としなければならず、各チップ１，２やパッケージの形状や大きさに制約を受け、設計自由度が低くなる不具合もあった。尚、上記のようなスタック構造を備えるセンサ装置では、全体の高さ方向の大型化を抑えて実装性を確保するため、センサチップ１を極力薄形とすることが行われるが、これでは、センサチップ１の剛性が低下して歪などが発生しやすく、検出部がその歪の影響を受けて誤差要因となる虞があった。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、センサチップを回路チップに実装したスタック構造を備えるものにあって、それらチップ間の電気的接続部における寄生容量による悪影響を防止して特性の向上を図ることができ、しかも設計の自由度を高めることができる容量型半導体センサ装置を提供するにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明の容量型半導体センサ装置は、センサチップを回路チップに実装したスタック構造を備えるものにあって、前記センサチップを回路チップに対してバンプ接続により実装すると共に、前記回路チップをパッケージに対してバンプ接続により実装するように構成したものである（請求項１の発明）。
【０００９】
これによれば、センサチップと回路チップとはバンプにより接続され、ボンディングエリアを確保するといった必要はないので、回路チップの面積が大きくなるなどの不都合を招くことなく、それらバンプ相互間の間隔を離すことができ、この結果、バンプ相互間に発生する寄生容量を小さくすることが可能となる。しかも、バンプはボンディングワイヤに比べてリジッドであるから、外部からの衝撃などによる変形を抑えることができ、寄生容量が変動してしまうことを未然に防止することができる。
【００１０】
そして、センサチップと回路チップとの間がバンプ接続されることに加えて、回路チップとパッケージとの間もバンプ接続されるので、実装作業性が向上し、これと共に、ボンディングツールの軌跡などを考慮する必要がなくなり、チップの設計自由度を高めることができる。
【００１１】
この場合、より具体的には、センサチップと回路チップとを接続する複数のバンプを、センサチップの周縁部全体に渡って、ほぼ均等な間隔をもって配置することができる（請求項２の発明）。これにより、バンプ相互間の間隔を広くとることができ、それらの間に発生する寄生容量を小さくすることができ、また、センサチップの回路チップに対する機械的な接合性もバランスの良いものとすることができる。
【００１２】
ところで、このようなスタック構造を備えるものにおいては、パッケージからの熱応力などがセンサチップに伝達され、センサチップ（力学量検出部）に歪などが生じ、誤差要因となることが懸念される。そこで、更に以下のような構成を採用することにより、パッケージからの応力に起因するセンサチップ（力学量検出部）の歪の発生を防止することができる。
【００１３】
即ち、まず、上述のようにセンサチップの設計自由度を高めることができることに伴い、センサチップを、パッケージからの応力に抗することが可能な厚みを備えるものとすることができる（請求項３の発明）。
【００１４】
また、センサチップと回路チップとを接続するバンプの高さを、回路チップとパッケージとを接続するバンプの高さよりも大きく構成することができ（請求項４の発明）、これにより、パッケージからの応力をセンサチップと回路チップとを接続するバンプ部分で吸収することができる。
【００１５】
回路チップとパッケージとを接続するバンプ部分に、導電性樹脂や導電性エラストマ等の導電性接着剤を用いる構成とすることもでき（請求項５の発明）、これにより、パッケージからの応力をその導電性接着剤の弾性により吸収することができる。
【００１６】
回路チップ全体を、パッケージからの応力を吸収することが可能な程度に薄く構成したり（請求項６の発明）、回路チップの一部を、パッケージからの応力を吸収することが可能な程度に薄く構成したり（請求項７の発明）することもできる。いずれも、パッケージからの応力を回路チップ部分で吸収してセンサチップに伝達されないようにすることができる。
【００１７】
センサチップと回路チップとを接続する複数のバンプを、センサチップの中央部に配置するように構成しても良い（請求項８の発明）。これによっても、パッケージからの応力を、回路チップからセンサチップに伝達しにくくすることができる。
【００１８】
【発明の実施の形態】
以下、本発明を具体化したいくつかの実施例について、図１ないし図９を参照しながら説明する。尚、以下に述べる各実施例では、本発明を、例えば自動車のエアバッグ（衝突検出）用の容量型の半導体加速度センサに本発明を適用したものである。
【００１９】
（１）第１の実施例
まず、図１及び図２を参照して、本発明の第１の実施例（請求項１、２に対応）について述べる。図１は、本実施例に係る容量型半導体センサ装置たる半導体加速度センサ１１の全体構成を概略的に示す平面図（蓋を取外した状態）であり、図２は、その半導体加速度センサ１１の概略的な縦断正面図である。ここで、この半導体加速度センサ１１は、センサチップ１２を回路チップ１３に実装したスタック構造を備え、それらをパッケージ１４内に収容して構成される。
【００２０】
前記センサチップ１２は、詳しい図示は省略するが、半導体（シリコン）基板に、マイクロマシニング技術によって、その表面の中央部に位置して力学量検出部としての加速度検出部を形成して構成されている。周知のように、前記加速度検出部は、いわゆる櫛歯状の固定電極と可動電極とを相互間に隙間をもって対向配置し、加速度を、それら固定電極と可動電極との間の静電容量の変化として検出するようになっている。
【００２１】
この場合、センサチップ１２の表面部（図で上面）には、回路チップ１３との間の電気的接続を行うための、例えば４個の電極パッド１２ａが形成されている。図１に示すように、本実施例では、これら４個の電極パッド１２ａは、センサチップ１２の各辺部の中央部に位置して設けられており、以て、電極パッド１２ａは、センサチップ１２の周縁部全体に渡って、ほぼ均等な間隔をもって設けられている。
【００２２】
前記回路チップ１３は、前記センサチップ１２よりも大きい矩形状に構成され、前記センサチップ１２からの信号を処理するための信号処理回路を有して構成されている。この回路チップ１３の表面（図で下面）の中央部が、前記センサチップ１２が搭載されるチップマウント領域とされており、このチップマウント領域に、前記センサチップ１２の４個の電極パッド１２ａに対応した４個の電極パッドが形成されている。また、この回路チップ１３の表面の左右の両辺部には、パッケージ１４との接続のための複数個（図１では左右各５個）の電極パッド１３ａが夫々形成されている。
【００２３】
前記パッケージ１４は、例えばセラミック基板から、薄型の矩形容器状に構成され、その底部中央部には、前記センサチップ１２を収容するための凹部１４ａが形成されている。そして、図示はしないが、このパッケージ１４内の底部には、前記回路チップ１３の電極パッド１３ａに対応した複数本の電極リードが設けられていると共に、外面部に位置して外部接続用の端子が設けられている。
【００２４】
さて、前記センサチップ１２は回路チップ１３に対し、フェースダウン状態（フリップチップ方式）で、各電極パッド１２ａと各電極パッドとの間がバンプ１５により接続されるようになっている。これにて、センサチップ１２は回路チップ１３に対しバンプ接続により実装（電気的及び機械的な接続）され、いわばマルチチップモジュールの状態となる。
【００２５】
そして、これと共に、そのマルチチップモジュールの状態で、回路チップ１３はパッケージ１４に対し、フェースダウン状態（フリップチップ方式）で、各電極パッド１３ａと各電極リードとの間がバンプ１６により接続され、電気的及び機械的な接続がなされるようになっている。尚、前記バンプ１５、１６としては、半田、金などを用いることができる。また、前記パッケージ１４の上面開口部は、蓋１７により気密に塞がれるようになっている。
【００２６】
このとき、上記バンプ１５、１６は、予め回路チップ１３の各電極パッド１３ａに、例えばメッキ法を用いて、或いはフリップチップボンダによるスタッドバンプとして同時に形成しておくことができる。この場合、ウエハ状態でバンプ１５、１６を形成しても良く、チップ状態でバンプ１５、１６を形成しても良いことは勿論である。回路チップ１３にセンサチップ１２を接合する方法としては、超音波圧着を用いることができ、その他、熱圧着やリフロー法も用いることができる。パッケージ１４に回路チップ１３を接合する場合も同様の方法を採用することができる。
【００２７】
上記構成においては、センサチップ１２と回路チップ１３とはバンプ１５により接続されているので、ボンディングワイヤにより接続を行う従来のものと異なり、ボンディングエリアを確保する必要がなくなり、回路チップ１３の面積が大きくなるなどの不都合を招くことなく、それらバンプ１５相互間の間隔を離すことが可能となった。これにより、バンプ１５相互間に発生する寄生容量を小さくすることができる。
【００２８】
しかも、バンプ１５はボンディングワイヤに比べてリジッドであるから、外部からの衝撃などによる変形を抑えることができ、寄生容量が変動してしまうことを未然に防止することができる。このとき、本実施例では、４個のバンプ１５を、センサチップ１２の各辺の中央部に配置したことにより、バンプ１５相互間の間隔を十分に広くとることができて寄生容量を小さくすることができることに加え、センサチップ１２の回路チップ１３に対する機械的な接合性もバランスの良いものとすることができる。
【００２９】
そして、バンプ接続を採用したことにより、回路チップ１３に対するセンサチップ１２の複数箇所の接続を一括して行うことができ、また、回路チップ１３とパッケージ１４との間もバンプ接続されるので、パッケージ１４に対する回路チップ１３の複数箇所の接続も一括して行うことができ、実装作業性を向上させることができる。これと共に、ボンディングワイヤを用いる場合のようにボンディングツールの軌跡などを考慮する必要がなくなり、チップの設計自由度を高めることができる。
【００３０】
このように本実施例によれば、センサチップ１２を回路チップ１３に実装したスタック構造を備えるものにあって、センサチップ１２と回路チップ１３との間、及び、回路チップ１３とパッケージ１４との間を夫々バンプ接続する構成としたので、センサチップ１２と回路チップ１３との間の電気的接続部における寄生容量による悪影響を防止して特性の向上を図ることができ、しかも設計の自由度を高めることができるという優れた効果を奏する。
【００３１】
（２）第２〜第７の実施例
次に、本発明の第２〜第７の実施例について、図３〜図９を参照しながら順に述べる。尚、以下に述べる各実施例においては、やはり、本発明を上記第１の実施例と同様の半導体加速度センサに適用したものであり、上記第１の実施例と同一部分には同一符号を付して詳しい説明を省略し、相違する点を中心に述べることとする。
【００３２】
図３は、本発明の第２の実施例（請求項３に対応）に係る半導体加速度センサ２１の構成を示しており、この第２の実施例では、センサチップ２２の厚みを、パッケージ２３からの応力に抗することができるように厚く構成している。また、上記第１の実施例と同様に、センサチップ２２と回路チップ１３との間、及び、回路チップ１３とパッケージ２３との間は、夫々バンプ１５及び１６により接続されている。尚、パッケージ２３の凹部２３ａは、前記センサチップ２２の厚みに応じて深く形成されている。
【００３３】
ここで、車両に組付けられる半導体加速度センサ２１においては、熱サイクルを受ける環境で使用され、また、パッケージ２３と、センサチップ２２及び回路チップ１３及びセンサチップ２２の熱膨張係数が相違する事情がある。このため、パッケージ２３からの熱応力などがセンサチップ２２に伝達され、センサチップ２２（加速度検出部）に歪などが生じ、誤差要因となることが懸念される。
【００３４】
そこで、この第２の実施例では、上述のようにセンサチップ２２の設計自由度を高めることができることに伴い、センサチップ２２の厚みを十分に確保する構成としたことにより、パッケージ２３からの応力に起因するセンサチップ２２の歪の発生を防止することができるものである。
【００３５】
図４は、本発明の第３の実施例（請求項４に対応）に係る半導体加速度センサ３１の構成を示しており、この第３の実施例では、センサチップ１２と回路チップ１３とを接続するバンプ３２の高さを、回路チップ１３とパッケージ１４とを接続するバンプ１６の高さよりも大きく構成している。これによれば、パッケージ１４からの応力をバンプ３２部分で吸収することができ、パッケージ１４からの応力に起因するセンサチップ２２の歪の発生を防止することができる。
【００３６】
図５は、本発明の第４の実施例（請求項５に対応）に係る半導体加速度センサ４１の構成を示しており、この第４の実施例では、回路チップ１３の電極パッドに設けられたバンプ１６と、パッケージ１４の電極リードとの間を、導電性エラストマからなる導電性接着剤４２により接続する構成としている。これにより、パッケージ１４からの応力をその導電性接着剤４２の弾性により吸収することができ、パッケージ１４からの応力に起因するセンサチップ１２の歪の発生を防止することができる。
【００３７】
図６は、本発明の第５の実施例（請求項６に対応）に係る半導体加速度センサ５１の構成を示しており、この第５の実施例では、回路チップ５２全体を、パッケージ１４からの応力を吸収することが可能な程度に薄く構成している。これにより、パッケージ１４からの応力を回路チップ５２部分で吸収してセンサチップ１２に伝達されないようにすることができ、パッケージ１４からの応力に起因するセンサチップ１２の歪の発生を防止することができる。
【００３８】
図７は、本発明の第６の実施例（請求項７に対応）に係る半導体加速度センサ６１の構成を示しており、この第６の実施例では、回路チップ６２の一部（中央部）に、パッケージ１４からの応力を吸収することが可能な程度に薄いダイアフラム部６２ａを形成するようにしている。これによっても、パッケージ１４からの応力を回路チップ６２のダイアフラム部６２ａで吸収してセンサチップ１２に伝達されないようにすることができ、パッケージ１４からの応力に起因するセンサチップ１２の歪の発生を防止することができる。
【００３９】
図８及び図９は、本発明の第７の実施例（請求項８に対応）に係る半導体加速度センサ７１の構成を示しており、この第７の実施例では、センサチップ７２と回路チップ７３とを接続する４個のバンプ７４（センサチップ７２の４個の電極パッド７２ａ）を、センサチップ７２の中央部に配置する構成としている。これにより、パッケージ１４からの応力を、回路チップ７３からセンサチップ７２に伝達しにくく（伝達される応力を小さく）することができ、パッケージ１４からの応力に起因するセンサチップ７２の歪の発生を防止することができる。
【００４０】
尚、上記実施例では、本発明を半導体加速度センサに適用するようにしたが、例えばヨーレートセンサなど、他の容量型の半導体センサ装置にも適用することができる。その他、本発明は上記し図面に示した各実施例に限定されるものではなく、例えば、１個の回路チップに複数個のセンサチップを実装したり、パッケージ内に複数個の回路チップを実装したりする構成とすることも可能であり、また、上記した複数の実施例を組合せた如き構成とすることもでき、更には、パッケージの形状や、バンプ（各電極）の位置や個数についても種々の変形が可能である等、要旨を逸脱しない範囲内で、適宜変更して実施し得るものである。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すもので、半導体加速度センサの概略的な平面図
【図２】半導体加速度センサの縦断正面図
【図３】本発明の第２の実施例を示す図２相当図
【図４】本発明の第３の実施例を示す図２相当図
【図５】本発明の第４の実施例を示す図２相当図
【図６】本発明の第５の実施例を示す図２相当図
【図７】本発明の第６の実施例を示す図２相当図
【図８】本発明の第７の実施例を示すもので、図１相当図
【図９】図２相当図
【図１０】従来例を示すもので、図１相当図
【図１１】図２相当図
【符号の説明】
図面中、１１，２１，３１，４１，５１，６１，７１は半導体加速度センサ（容量型半導体センサ装置）、１２，２２，７２はセンサチップ、１３，５２，６２，７３は回路チップ、１４，２３はパッケージ、１５，１６，３２，７４はバンプ、４２は導電性接着剤、６２はダイアフラム部を示す。
【図１】
2004271312.tif 000003
【図２】
2004271312.tif 000004
【図３】
2004271312.tif 000005
【図４】
2004271312.tif 000006
【図５】
2004271312.tif 000007
【図６】
2004271312.tif 000008
【図７】
2004271312.tif 000009
【図８】
2004271312.tif 000010
【図９】
2004271312.tif 000011
【図１０】
2004271312.tif 000012
【図１１】
2004271312.tif 000013