(57)【要約】【課題】基板における外付け回路素子の実装面積を低減すると共に、設計変更に容易に対応できる半導体装置を提供する。【解決手段】この半導体装置は、信号を入力又は出力する１つ又は複数の信号回路を含む半導体チップ１１と、半導体チップ内の少なくとも１つの信号回路に電気的に接続された外付け回路素子１２〜１７と、半導体チップ及び外付け回路素子を収納するパッケージ１８と、パッケージに取り付けられ、半導体チップ内の回路又は外付け回路素子に電気的に接続された複数の端子１９とを具備する。【選択図】  図１
2004235450.tif 000002
【特許請求の範囲】
【請求項１】
信号を入力又は出力する１つ又は複数の信号回路を含む半導体チップと、
前記半導体チップ内の少なくとも１つの信号回路に電気的に接続された外付け回路素子と、
前記半導体チップ及び前記外付け回路素子を収納するパッケージと、
前記パッケージに取り付けられ、前記半導体チップ内の回路又は前記外付け回路素子に電気的に接続された複数の端子と、
を具備する半導体装置。
【請求項２】
前記外付け回路素子が、抵抗、コンデンサ、コイル、又は、水晶振動子を含む、請求項１記載の半導体装置。
【請求項３】
前記外付け回路素子が、前記半導体チップ内の少なくとも１つの信号回路に電気的に接続され前記複数の端子のいずれにも電気的に接続されていない２つの端子を有する、請求項１又は２記載の半導体装置。
【請求項４】
前記外付け回路素子が、前記半導体チップ内の少なくとも１つの信号回路に電気的に接続されると共に前記複数の端子のいずれかに電気的に接続された少なくとも１つの端子を有する、請求項１又は２記載の半導体装置。
【請求項５】
前記外付け回路素子が、前記半導体チップ内の少なくとも１つの信号回路に電気的に接続された第１の端子と前記複数の端子のいずれかに電気的に接続された第２の端子とを有する、請求項１又は２記載の半導体装置。
【請求項６】
前記半導体チップ内の全ての信号回路の外付け回路素子が前記パッケージ内に収納されている、請求項１〜５のいずれか１項記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に半導体装置に関し、特に、半導体チップと該半導体チップを内蔵するパッケージとを含み、印刷配線基板（ＰＣ板）やフレキシブル基板に実装されて使用される半導体装置に関する。
【０００２】
【従来の技術】
一般に、半導体装置は、パッケージ内において、ＩＣチップやＬＳＩチップ等の半導体チップを複数の端子と電気的に接続することによって製造される。このようにして製造された半導体装置は、印刷配線基板やフレキシブル基板に実装されて使用される。特に、近年においては、半導体装置及び外付け回路素子を高密度に実装することによる回路の小型化が求められている。
【０００３】
例えば、下記の特許文献１には、従来のＩＣパッケージと同じ外形寸法でありながら、実装するプリント回路基板の電源電圧変動を抑え、かつ、電源電圧変動の影響を受け難くして誤動作を起き難くしたＩＣパッケージが開示されている。このＩＣパッケージは、集積回路チップと、前記集積回路チップの電源部及びグランド部の間に配置されたコンデンサとを内蔵し、前記集積回路チップの電源部に電気的に接続される外部端子と、前記外部端子に覆設されかつ前記外部端子のインダクタンスを前記コンデンサのインダクタンスよりも大とする被覆部材とを有する。
【０００４】
ところで、半導体チップ内の回路と外付け回路素子とが組み合わされて動作を行う場合がある。図３に、そのような従来の半導体装置と外付け回路素子とによって構成される回路例を示す。図３に示す回路においては、基板１４０に実装された半導体装置１１０に含まれている半導体チップ内の回路であるインバータ１０１及び抵抗１０２と、外付け回路素子である水晶振動子１０３及びコンデンサ１０４〜１０５とが組み合わされて、発振動作を行う。このような場合には、例えば、発振周波数を変更する等の設計変更を行う際に、基板に実装される半導体装置と外付け回路素子との両方を変更しなければならないことがある。また、半導体装置及び外付け回路素子の実装においては、さらなる高密度化が求められている。
【０００５】
【特許文献１】
特許第２８５０８７４号明細書（第１、３頁、図１）
【０００６】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、基板における外付け回路素子の実装面積を低減すると共に、設計変更に容易に対応できる半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体装置は、信号を入力又は出力する１つ又は複数の信号回路を含む半導体チップと、半導体チップ内の少なくとも１つの信号回路に電気的に接続された外付け回路素子と、半導体チップ及び外付け回路素子を収納するパッケージと、パッケージに取り付けられ、半導体チップ内の回路又は外付け回路素子に電気的に接続された複数の端子とを具備する。
【０００８】
外付け回路素子は、例えば、抵抗、コンデンサ、コイル、又は、水晶振動子を含む。ここで、外付け回路素子が、半導体チップ内の少なくとも１つの信号回路に電気的に接続され複数の端子のいずれにも電気的に接続されていない２つの端子を有していても良いし、半導体チップ内の少なくとも１つの信号回路に電気的に接続されると共に複数の端子のいずれかに電気的に接続された少なくとも１つの端子を有していても良いし、半導体チップ内の少なくとも１つの信号回路に電気的に接続された第１の端子と複数の端子のいずれかに電気的に接続された第２の端子とを有していても良い。また、半導体チップ内の全ての信号回路の外付け回路素子が、パッケージ内に収納されるようにしても良い。
【０００９】
本発明によれば、半導体チップ内の少なくとも１つの信号回路に電気的に接続された外付け回路素子をパッケージ内に収納するので、基板における外付け回路素子の実装面積を低減すると共に、設計変更に対応することが容易となる。特に、半導体チップ内の全ての信号回路の外付け回路素子をパッケージ内に収納する場合には、半導体装置のみを変更することで設計変更に対応できる。また、外付け回路素子のみに接続される端子をパッケージに設ける必要がなくなるので、パッケージにおける端子数を減少させることが可能である。
【００１０】
【発明の実施の形態】
以下、図面に基づいて、本発明の実施の形態について説明する。
図１は、本発明の一実施形態に係る半導体装置の内部構造を示す図である。図１に示すように、本実施形態に係る半導体装置１０は、信号を入力又は出力する１つ又は複数の信号回路を含む半導体チップ１１と、半導体チップ１１内の少なくとも１つの信号回路に電気的に接続された外付け回路素子１２〜１７と、半導体チップ１１及び外付け回路素子１２〜１７を収納するパッケージ１８と、パッケージ１８に取り付けられ、半導体チップ内の回路又は外付け回路素子に電気的に接続された複数の端子（ピン又はパッド）１９とを含んでいる。
【００１１】
外付け回路素子１２〜１７の各々は、例えば、抵抗、コンデンサ若しくはコイル等のチップ部品、又は、水晶振動子である。ここで、外付け回路素子１２及び１５の各々は、半導体チップ１１内の少なくとも１つの信号回路に電気的に接続され、かつ、複数の端子１９のいずれにも電気的に接続されていない２つの端子を有する。外付け回路素子１４及び１７の各々は、半導体チップ１１内の少なくとも１つの信号回路に電気的に接続され、かつ、複数の端子１９のいずれかに電気的に接続された少なくとも１つの端子を有する。外付け回路素子１３及び１６の各々は、半導体チップ１１内の少なくとも１つの信号回路に電気的に接続された第１の端子と、複数の端子１９のいずれかに電気的に接続された第２の端子とを有する。また、半導体チップ内の全ての信号回路の外付け回路素子がパッケージ１８内に収納されるようにすれば、半導体装置１０のみを変更することで設計変更に対応できる。
【００１２】
次に、本実施形態に係る半導体装置と外付け回路素子とによって構成される回路例について、具体的に説明する。
図２は、本実施形態に係る半導体装置と外付け回路素子とによって構成される回路例を示す図である。ここでは、説明を簡単にするために、シンプルな回路を例にとって説明する。なお、半導体装置が実装される基板は、印刷配線基板（ＰＣ板）でも良いし、フレキシブル基板でも良い。フレキシブル基板としては、例えば、ポリイミドの絶縁フィルムにエポキシ系接着剤によって銅箔が接着されたものを使用することができる。
【００１３】
図２に示すように、基板４０には、クロック信号を発生するための発振回路が内蔵された半導体装置１０と、半導体装置１０から出力されるクロック信号に同期して動作する２つのフリップフロップ２０及び３０とが実装されている。半導体装置１０は、高電位側の電源電位ＶＤＤと低電位側の電源電位ＶＳＳとが供給されて、クロック信号を発生する。フリップフロップ２０は、クロック信号に同期して入力信号Ａをラッチし、出力信号Ａとして出力する。また、フリップフロップ３０は、クロック信号に同期して入力信号Ｂをラッチし、出力信号Ｂとして出力する。
【００１４】
半導体装置１０に含まれている半導体チップ内１１には、インバータ１と、抵抗２とが内蔵されている。さらに、外付け回路素子として、半導体装置１０のパッケージ１８内には、水晶振動子３と、コンデンサ４及び５とが内蔵されている。この発振回路においては、インバータ１の入出力端子間に、水晶振動子３とバイアス及び帰還用の抵抗２とが並列に接続される。また、インバータ１の入力端子と低電位側の電源電位ＶＳＳとの間にはコンデンサ４が接続され、インバータ１の出力端子と低電位側の電源電位ＶＳＳとの間にはコンデンサ５が接続される。
【００１５】
インバータ１の出力信号は、水晶振動子３等により所定の位相回転を与えられてインバータ１の入力に帰還され、これにより発振動作が行われる。この発振回路の発振周波数は、主に水晶振動子３の等価回路によって決定されるが、コンデンサ４及び５の少なくとも一方、又は、抵抗２によって微調整が可能である。なお、発振周波数を大幅に変更する場合には、インバータ１において使用しているトランジスタの形状を、その周波数に適した形状に変更することも考えられる。
【００１６】
ここで、設計変更により発振回路の発振周波数を変更するために、抵抗及び水晶振動子を変更する場合について考える。図３に示すように、従来の半導体装置を用いた回路によれば、抵抗１０２及び水晶振動子１０３を変更するためには、抵抗１０２を内蔵する半導体装置１１０と、外付け回路素子である水晶振動子１０３との両方を変更しなければならない。一方、図２に示すように、本実施形態に係る半導体装置を用いた回路によれば、抵抗２及び水晶振動子３を変更するためには、抵抗２及び水晶振動子３を内蔵する半導体装置１０を変更するだけで良い。
【００１７】
また、図３に示すように、従来の半導体装置においては、半導体装置１１０に内蔵されている発振回路のために必要な端子数は４つである。一方、図２に示すように、本実施形態に係る半導体装置においては、インバータ１の入力端子に接続される端子を設ける必要がなくなるので、半導体装置１０に内蔵されている発振回路のために必要な端子数は３つとなる。
【００１８】
このように、本実施形態によれば、基板における外付け回路素子の実装面積を低減すると共に、設計変更に対応することが容易となる。また、外付け回路素子のみに接続される端子をパッケージに設ける必要がなくなるので、パッケージにおける端子数を減少させることが可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の内部構造を示す図である。
【図２】本実施形態に係る半導体装置と外付け回路素子とによって構成される回路例を示す図である。
【図３】従来の半導体装置と外付け回路素子とによって構成される回路例を示す図である。
【符号の説明】
１  インバータ、  ２  抵抗、  ３  水晶振動子、  ４、５コンデンサ、  １０  半導体装置、  １１  半導体チップ、  １２〜１７  チップ部品、  １８  パッケージ、  １９  端子
【図１】
2004235450.tif 000003
【図２】
2004235450.tif 000004
【図３】
2004235450.tif 000005