(57)【要約】【課題】気密性及び信頼性を向上させることが可能なセラミック多層回路基板を提供する。【解決手段】セラミックから成る複数の絶縁層を積層して略四角形状の積層体１を形成するとともに、該積層体１の側面に、内面に端子電極２を被着させた複数個の凹部３を形成し、前記積層体１の絶縁層間に、前記端子電極２に電気的に接続される内部導体膜５ａを介在させてなるセラミック多層回路基板において、前記内部導体膜５ａは、前記端子電極２との接続部に凹部内面に沿って配される凹状のランド部７を有しており、該凹状ランド部７の両端を前記積層体１の側面より離間させて配置させた上、この離間部より内側の領域で前記ランド部７と前記端子電極２とを接続する。【選択図】図２
2004235206.tif 000002
【特許請求の範囲】
【請求項１】
セラミックから成る複数の絶縁層を積層して略四角形状の積層体を形成するとともに、該積層体の側面に、内面に端子電極を被着させた複数個の凹部を形成し、前記積層体の絶縁層間に、前記端子電極に電気的に接続される内部導体膜を介在させてなるセラミック多層回路基板において、
前記内部導体膜は、前記端子電極との接続部に凹部内面に沿って配される凹状のランド部を有しており、該凹状ランド部の両端を前記積層体の側面より離間させて配置させた上、この離間部より内側の領域で前記ランド部と前記端子電極とを接続させたことを特徴とするセラミック多層回路基板。
【請求項２】
前記内部導体膜が金属を主成分とする導体材料から成ることを特徴とする請求項１に記載のセラミック多層回路基板。
【請求項３】
前記積層体の表面に、前記端子電極に前記内部導体膜を介して電気的に接続される表面導体膜が被着されており、該表面導体膜の表面にメッキ膜が被着されていることを特徴とする請求項１または請求項２に記載のセラミック多層回路基板。
【請求項４】
前記積層体上に電子部品素子が搭載され、該電子部品素子の接続端子と前記メッキ膜とが導電性接着剤を介して電気的に接続されることを特徴とする請求項３に記載のセラミック多層回路基板。
【請求項５】
前記メッキ膜がニッケルから成り、０．５μｍ以上の厚みを有していることを特徴とする請求項３に記載のセラミック多層回路基板。
【請求項６】
前記メッキ膜が金から成り、０．０５μｍ以上の厚みを有していることを特徴とする請求項３に記載のセラミック多層回路基板。
【請求項７】
請求項１乃至請求項６のいずれかに記載のセラミック多層回路基板であって、前記積層体が、前記凹部に対応した貫通孔を有し、メッキ膜が被着されている積層シートを、前記凹部を横断するようにして切り出して製作されることを特徴とするセラミック多層回路基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子や圧電素子等の電子部品素子が気密封止して搭載する電子装置に適したセラミック多層回路基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
セラミック多層回路基板は、従来より、半導体素子や圧電素子等の電子部品素子を搭載して気密封止するための電子装置に幅広く用いられている。
【０００３】
かかる従来のセラミック多層回路基板としては、例えば図４に示すように、セラミックから成る複数の絶縁層を積層して略四角形状の積層体４１を形成するとともに、該積層体４１の側面に、内面に端子電極が被着された複数個の凹部４３を形成し、前記積層体４１の表面及び内部にＡｇやＣｕ等の金属を主成分とする回路導体膜４５を配設した構造のものが知られており（例えば、特許文献１参照。）、その主面には半導体素子や圧電素子等の電子部品素子が搭載され気密封止される。
【０００４】
また、上述したセラミック多層回路基板の回路導体膜４５は、絶縁層間に介在されて前記端子電極と電気的に接続される内部導体膜と、積層体４１の表面に設けられ、外部の電子部品素子と接続される表面導体膜とで構成されており、表面導体膜の表面には電子部品素子との接続性を良好となすためにメッキ膜が被着されている。
【０００５】
尚、前記積層体４１を構成する各絶縁層の材質としては、低温での焼成が可能なガラス−セラミック等のセラミック材料が採用されている。
【０００６】
そして、上述した従来のセラミック多層回路基板を製造する場合は、通常、従来周知のグリーンシート積層法及び“多数個どり”の手法が採用される。具体的には、まず、表面に導体膜が被着されている複数のセラミックグリーンシートを積層して所定の積層シートを形成するとともに、該積層シートの所定箇所に凹部に対応した複数個の貫通孔を形成し、その後、貫通孔の内面に端子電極となる導体膜を被着させて積層シートを焼成し、最後に、積層シートを凹部を横断するように切断することによって製品としてのセラミック多層回路基板が得られる。
【０００７】
【特許文献１】
特開昭６２−２８１３５９号公報
【０００８】
【発明が解決しようとする課題】
ところで、上述した従来のセラミック多層回路基板によれば、端子電極に接続される内部導体膜の端部には凹部の内面に沿って配置された凹状のランド部が形成されており、該ランド部の両端部は積層体４１の側面にまで及んでいる。それ故、前記ランド部の両端は積層体４１の側面に露出する形となっており、該露出したランド部と絶縁層との界面等から大気中の酸素や水分等が侵入してセラミック多層回路基板の気密性を低下させてしまったり、或いは、積層体４１の側面に露出したランド部が大気中の酸素や水分等と接触することにより腐食されてしまうといった不都合があり、セラミック多層回路基板の信頼性低下を招く欠点を有していた。
【０００９】
特に、回路導体膜をＡｇやＣｕのような低融点材料により形成した場合、回路導体膜と絶縁層との収縮挙動を合わせることが極めて困難であることから、回路導体膜と絶縁層との界面において両者の物理的密着性が低下してしまい、セラミック多層回路基板の気密性が特に劣化し易くなる。
【００１０】
本発明は上記欠点に鑑み案出されたもので、その目的は、気密性及び信頼性を向上させることができるセラミック多層回路基板及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明のセラミック多層回路基板は、セラミックから成る複数の絶縁層を積層して略四角形状の積層体を形成するとともに、該積層体の側面に、内面に端子電極を被着させた複数個の凹部を形成し、前記積層体の絶縁層間に、前記端子電極に電気的に接続される内部導体膜を介在させてなるセラミック多層回路基板において、前記内部導体膜は、前記端子電極との接続部に凹部内面に沿って配される凹状のランド部を有しており、該凹状ランド部の両端を前記積層体の側面より離間させて配置させた上、この離間部より内側の領域で前記ランド部と前記端子電極とを接続させたことを特徴とするものである。
【００１２】
また、本発明のセラミック多層回路基板は、前記内部導体膜が金属を主成分とする導体材料から成ることを特徴とするものである。
【００１３】
更に、本発明のセラミック多層回路基板は、前記積層体の表面に、前記端子電極に前記内部導体膜を介して電気的に接続される表面導体膜が被着されており、該表面導体膜の表面にメッキ膜が被着されていることを特徴とするものである。
【００１４】
また更に、本発明のセラミック多層回路基板は、前記積層体上に電子部品素子が搭載され、該電子部品素子の接続端子と前記メッキ膜とが導電性接着剤を介して電気的に接続されることを特徴とするものである。
【００１５】
更にまた、本発明のセラミック多層回路基板は、前記メッキ膜がニッケルから成り、０．５μｍ以上の厚みを有していることを特徴とするものである。
【００１６】
また更に、本発明のセラミック多層回路基板は、前記メッキ膜が金から成り、０．０５μｍ以上の厚みを有していることを特徴とするものである。
【００１７】
そして、本発明のセラミック多層回路基板の製造方法は、上述のセラミック多層回路基板の積層体が、前記凹部に対応した貫通孔を有し、メッキ膜が被着されている積層シートを、前記凹部を横断するようにして切り出して製作されることを特徴とするものである。
【００１８】
【作用】
本発明によれば、端子電極に接続される内部導体膜の凹状ランド部を、その両端が積層体の側面より離間するようにして配置させるとともに、該離間部より内側の領域で前記端子電極と接続させるようにしたことから、前記ランド部が積層体の側面に露出することは一切なく、大気中に含まれている酸素や水分等が積層体の側面より内部に侵入したり、ランド部が大気中に含まれている酸素や水分等の接触により腐食するのが有効に防止される。従って、セラミック多層回路基板の気密性を高く維持することができ、その信頼性も向上される。
【００１９】
また、本発明によれば、積層体の表面に設けられる表面導体膜の表面に０．５μｍ以上の厚みを有するＮｉ、若しくは０．０５μｍ以上の厚みを有するＡｕから成るメッキ膜を被着させておくことにより、表面導体膜がメッキ膜によって良好に被覆されるようになり、この場合、表面導体膜と絶縁層との界面も外部に露出されなくなることから、セラミック多層回路基板の気密性をより高く維持することが可能となる。
【００２０】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
図１は、本発明の一実施形態に係るセラミック多層回路基板の外観斜視図、図２は図１のセラミック多層回路基板の要部拡大透視図であり、同図に示す電子装置は、複数の絶縁層を積層して略四角形状の積層体１を形成するとともに、該積層体１の側面に、内面に端子電極２が被着・形成された複数個の凹部を形成した構造を有しており、前記積層体１の表面及び内部には前記端子電極２と電気的に接続される回路導体膜が設けられている。
【００２１】
前記積層体１は、例えば８００℃〜１２００℃の比較的低い温度で焼成が可能なガラス−セラミック等のセラミック材料から成る複数の絶縁層を積層することによって構成されている。ガラス−セラミック材料のセラミック成分としては、例えば、クリストバライト、石英、コランダム（αアルミナ）、ムライト、コージェライト等の絶縁セラミック材料、ＭｇＴｉＯ３、ＣａＴｉＯ３、ＢａＴｉＯ３、ＴｉＯ２等の誘電体セラミック材料、Ｎｉ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト等の磁性体セラミック材料等が用いられ、例えば、平均粒径０．５〜６．０μｍ、好ましくは０．５〜２．０μｍに粉砕したものが使用される。尚、セラミック材料は２種以上を混合して用いても構わない。
一方、ガラス−セラミック材料のガラス成分としては、焼成処理することによってコージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶やスピネル構造の結晶相を析出するものであればどのようなガラスを用いてもよく、例えば、Ｂ２Ｏ３、ＳｉＯ２、Ａｌ２Ｏ３、ＺｎＯ、アルカリ土類酸化物を含むガラスフリット等が用いられる。これらのガラスフリットは、ガラス化範囲が広く、また屈伏点が例えば６００〜８００℃に設定されている。
【００２２】
尚、積層体１を形成する各絶縁層の厚みは、例えば２０μｍ〜３００μｍに設定される。
【００２３】
また、前記積層体１の側面４に設けられる凹部内面の端子電極２は、セラミック多層回路基板１０をマザーボード等の外部回路と接続するための外部接続用端子として機能するものであり、マザーボード等の配線等に対して半田等の導電性接着剤を介して電気的に接続される。
【００２４】
このような端子電極２が内面に被着される凹部３は、例えば、半円柱状をなすように形成され、セラミック多層回路基板１０を外部回路に接続させた際、その内部で端子電極２に接合される導電性接着剤を収容するようになっている。
【００２５】
そして、前記積層体１の表面や内部に設けられる回路導体膜５は、銀や銅等の金属を主成分とする導電材料から成り、かかる回路導体膜５は、積層体１の表面に設けられる表面導体膜と、絶縁層間に介在される内部導体膜５ａと、絶縁層の内部に埋設されたビアホール導体とで構成されている。
【００２６】
前記表面導体膜は、積層体１の主面に搭載される半導体素子や圧電素子等の電子部品素子の接続端子と半田や金バンプ等を介して電気的に接続されるようになっており、その一端側は後述する内部導体膜５ａやビアホール導体を介して凹部内面の端子電極２に電気的に接続される。
【００２７】
このような表面導体膜の表面には、表面導体膜を硬質化して耐半田くわれ性を高めたるためのニッケル（Ｎｉ）メッキ膜や、半田や金バンプ等との接合性を高めるための金（Ａｕ）メッキ膜等が被着され、これらのメッキ膜によって表面導体膜の表面を完全に被覆するようにしている。ここで、ニッケルメッキ膜の厚みは０．５μｍ以上、金メッキ膜の厚みは０．０５μｍ以上に設定しておくことが好ましい。
【００２８】
また一方、前記内部導体膜５ａは、端子電極２との接続部に凹部内面に沿って配される凹状のランド部７を有しており、該凹状ランド部７の両端を積層体１の側面より離間させて配置させるとともに、該離間部より内側の領域で前記ランド部７を端子電極２と接続させている。
【００２９】
かかる構造となすことにより、内部導体膜５ａのランド部７は積層体１の側面４に露出しなくなるため、大気中に含まれている酸素や水分等が積層体１の側面より内部に侵入したり、前記ランド部が大気中に含まれている酸素や水分等の接触により腐食するのが有効に防止され、セラミック多層回路基板１０の気密性及び信頼性を向上させることができる。
【００３０】
またこの場合、前記表面導体膜の表面には０．５μｍ以上の厚みを有するニッケルメッキ膜、若しくは０．０５μｍ以上の厚みを有する金メッキ膜が被着されており、表面導体膜をメッキ膜によって良好に被覆しているため、表面導体膜と絶縁層との界面も外部に露出されなくなり、これによってもセラミック多層回路基板１０の気密性が向上されるようになる。
【００３１】
尚、前記回路導体膜５の材質は絶縁層を形成する誘電体材料との相性を考慮して選定され、例えば回路導体膜５を銀もしくは銅を主成分とする導電材料により形成する場合、その厚みは例えば５〜２５μｍに設定される。また、前記ビアホール導体の直径は絶縁層の厚み等に応じて適宜設定され、ビアホール導体が埋設される絶縁層の厚みが２０μｍ〜３００μｍの場合、ビアホール導体の直径は例えば５０μｍ〜３００μｍに設定される。
【００３２】
かくして、上述したセラミック多層回路基板１０は、その主面上に電子部品素子を搭載して気密封止した上、マザーボード等の外部回路上に搭載・接続されることによって所定の電子装置を構成する。
【００３３】
次に上述したセラミック多層回路基板１０の積層体１を従来周知のグリーンシート積層法により製作するための製造方法について説明する。
【００３４】
まず、図３に示すように、積層体１に対応する複数の基板領域を有した積層シート２１を準備し、積層シート２１の各基板領域に、凹部２に対応する貫通孔２２を、隣接する基板領域間を跨ぐようにして連続的に形成する。
【００３５】
このとき積層シート２１は、積層体１の絶縁層を形成するセラミック原料粉末に適当な有機バインダー等を添加して得た複数のセラミックグリーンシートを所定の枚数だけ積層することによって形成され、これらのセラミックグリーンシートを積層する前に、その最上層もしくは最上層から下方に連続する数層のセラミックグリーンシートの所定部位をパンチ型等で打ち抜き、セラミックグリーンシートに貫通孔２２を穿設して形成される。このとき、貫通孔２２は隣接する２つの基板領域の側部同士が接する部位に形成するようにしている。
【００３６】
次に、基板領域間の境界２３に例えばカッター刃等によって切断用の溝が形成され、先の工程で得た積層シート２１を高温で焼成する。そして、積層シート２１の表面に配した回路導体膜にメッキを被膜した後、積層シート２１を基板領域間の境界２３に沿って切断することにより複数の略四角形状を成す積層体１を切り出す。
【００３７】
かかる積層シート２１の切断は、例えば、積層シート２１の上下両面から圧力を印加して、積層シート２１を基板領域間の境界２３に形成した溝を起点として分割する手法（いわゆるチョコレートブレイク）によって行なわれ、これによって複数の略四角形状を成す積層体１が同時に製作される。
【００３８】
以上のような製造方法において重要なことは、凹部内面の端子電極２に接続される内部導体膜５ａを、両端を積層体１の側面より離間させたランド部７を介して端子電極２に接続させたことである（図２参照）。
【００３９】
このように、端子電極２に接続する内部導体膜５を、積層体１の側面４から離間したランド部７を介して端子電極２に接続しているので、積層シート２１から切り出したときに、積層体１の側面４にランド部７のエッジや、ランド部７と絶縁層との界面が露出することはなく、大気中に含まれている酸素や水分等が侵入する経路を絶つことができる。
【００４０】
また、これにより、銀や銅を含む低融点の導電材料により回路導体膜５を形成し、積層体１を低温焼成可能なセラミック材料により形成するような場合であっても、回路導体膜と絶縁層の収縮挙動の相違に起因してセラミック多層回路基板の気密性が大きく低下することはなく、積層体１の主面に気密封止して搭載される電子部品素子の信頼性を高めることもできる。
【００４１】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良等が可能である。
【００４２】
例えば、上述の実施形態において、積層シート２１から積層体１を切り出すのに、いわゆる“チョコレートブレイク”により分割しているが、これに代えて、積層シート２１ダイシング等により切断するようにしても構わない。このような方法での切断は、略全域を樹脂モールドした積層シートを分割したりするのに有効である。
【００４３】
また、積層体１の主面に搭載される電子部品素子は、積層体１の主面に設けられる凹部（キャビティ）の内部に収容して気密封止するようにしても良く、このような搭載によれば、電子装置の低背化に寄与することができる。
【００４４】
更に、上述の実施形態では、凹部３の形状を半円柱状とし、ランド部７の形状を扇状になしたが、これに代えて、凹部３を四角柱状としたり、ランド部７の外形を角形になしても構わない。
【００４５】
【発明の効果】
本発明によれば、端子電極に接続される内部導体膜の凹状ランド部を、その両端が積層体の側面より離間するようにして配置させるとともに、該離間部より内側の領域で前記端子電極と接続させるようにしたことから、前記ランド部が積層体の側面に露出することは一切なく、大気中に含まれている酸素や水分等が積層体の側面より内部に侵入したり、ランド部が大気中に含まれている酸素や水分等の接触により腐食するのが有効に防止される。従って、セラミック多層回路基板の気密性を高く維持することができ、その信頼性も向上される。
【００４６】
また、本発明によれば、積層体の表面に設けられる表面導体膜の表面に０．５μｍ以上の厚みを有するＮｉ、若しくは０．０５μｍ以上の厚みを有するＡｕから成るメッキ膜を被着させておくことにより、表面導体膜がメッキ膜によって良好に被覆されるようになり、この場合、表面導体膜と絶縁層との界面も外部に露出されなくなることから、セラミック多層回路基板の気密性をより高く維持することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るセラミック多層回路基板の外観斜視図である。
【図２】図１のセラミック多層回路基板の要部拡大透視図である。
【図３】本発明の一実施形態に係るセラミック多層回路基板の製造方法を説明するための一工程における外観斜視図である。
【図４】従来のセラミック多層回路基板の要部拡大透視斜視図である。
【符号の説明】
１・・・積層体
２・・・凹部
３・・・端子電極
４・・・側面
５・・・回路導体膜
５ａ・・・内部導体膜
７・・・ランド部
１０・・・セラミック多層回路基板
【図１】
2004235206.tif 000003
【図２】
2004235206.tif 000004
【図３】
2004235206.tif 000005
【図４】
2004235206.tif 000006