(57)【要約】【課題】半絶縁性基板上に形成したマイクロ波半導体素子に対面する半絶縁性基板の領域にバイアホールを形成する際に、そのマイクロ波半導体素子を損傷することがないマイクロ波半導体装置の製造方法を得る。【解決手段】半絶縁性基板２上に、半絶縁性基板２とエッチングの性質が異なるエピタキシャル層３を形成し、更にその上にＰＩＮダイオード４を形成する。このＰＩＮダイオード４の直下の半絶縁性基板２の領域にバイアホールをエッチングにより形成する。エッチングの進行は、エピタキシャル層３で停止させることができ、ＰＩＮダイオード４を損傷しない。【選択図】　図１
2004134419.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性基板上に、この半絶縁性基板とはエッチングの性質が異なるエピタキシャル層を形成する工程と、
このエピタキシャル層上にマイクロ波半導体素子を形成する工程と、
このマイクロ波半導体素子に前記エピタキシャル層を挟んで対面する前記半絶縁性基板の領域を前記エピタキシャル層に対して選択的にエッチングすることにより、前記半絶縁性基板にバイアホールを形成する工程と、
前記バイアホールに、前記エピタキシャル層に接触する金属膜を形成する工程とを具備したことを特徴とするマイクロ波半導体装置の製造方法。
【請求項２】
前記マイクロ波半導体素子を形成する工程は、前記エピタキシャル層上に順次Ｎ層、Ｉ層及びＰ層を積層することによりＰＩＮダイオードを形成することを特徴とする請求項１に記載のマイクロ波半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＩＮダイオード等を含むマイクロ波半導体装置の製造方法に関する。
【０００２】
【従来の技術】
マイクロ波帯及びミリ波帯の活用に伴い、これら帯域を利用する通信機器等には、マイクロ波及びミリ波帯用のＰＩＮダイオード等の受動素子、能動素子、モノリシック集積回路、及び伝送線路等を一体化したマイクロ波半導体装置が普及している。
【０００３】
ここでＰＩＮダイオードは、Ｐ型半導体層とＮ型半導体層との間に真性半導体で形成された高比抵抗領域であるＩ層が配置された３層からなる。このダイオードは順バイアス時の直列抵抗が極めて小さく、また逆バイアス時の直列抵抗が極めて大きいことから、良好なオンオフ特性を持つスイッチング素子としてマイクロ波・ミリ波帯域において使用され、マイクロ波集積回路として他のマイクロ波素子と共に実装される。
【０００４】
図３は、従来のＰＩＮダイオードを含むマイクロ波半導体装置の製造方法の一例を説明するための断面図である。
【０００５】
図３において、半絶縁性基板２１は例えば砒化ガリウム（ＧａＡｓ）であり、この半絶縁性基板２１上にはＮ＋層２２、Ｉ層２３及びＰ＋層２４が順次積層されてＰＩＮダイオード２０が形成される。次に、ＰＩＮダイオード２０の直下の領域に半絶縁性基板２１の下側からドライエッチングによりバイアホール２５が形成される。このバイアホール２５に金蒸着膜２６を形成して、ＰＩＮダイオード２０のカソード側を半絶縁性基板２１の下側に直接接続する。マイクロ波帯あるいはミリ波帯においては、配線の持つインダクタンスの影響を避けるために短距離での配線が必須であることから、この例においても接続距離が最短になるよう、バイアホール２５はＰＩＮダイオード２０の直下の領域に形成している。
【０００６】
【発明が解決しようとする課題】
しかし、この方法においては半絶縁性基板２１の下側からドライエッチングしてバイアホール２５を形成する際、半絶縁性基板２１とＰＩＮダイオード２０のＮ＋層２２との境界面でエッチングを停止させるようにエッチング条件を設定することが困難であった。このため、多くの場合図４にモデル化して例示したように、バイアホール２５の形成のためのエッチングによりＰＩＮダイオード２０のＮ＋層２２まで浸食してしまい、ＰＩＮダイオード２０を損傷していた。
【０００７】
この問題を避けるため、バイアホール２５の位置をＰＩＮダイオード２０の直下ではなく、ＰＩＮダイオード２０から離れた半絶縁性基板２１の領域に形成する方法も考えられるが、この場合には接続距離が長くなることによるリードインダクタンスの増加等の影響を受ける。
【０００８】
本発明は上述した問題点を解決するためになされたものであり、半絶縁性基板上に形成したマイクロ波半導体素子に対面する半絶縁性基板の領域にバイアホールを形成する際に、そのマイクロ波半導体素子を損傷することがないマイクロ波半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明のマイクロ波半導体装置の製造方法は、半絶縁性基板上に、この半絶縁性基板とはエッチングの性質が異なるエピタキシャル層を形成する工程と、このエピタキシャル層上にマイクロ波半導体素子を形成する工程と、このマイクロ波半導体素子に前記エピタキシャル層を挟んで対面する前記半絶縁性基板の領域を前記エピタキシャル層に対して選択的にエッチングすることにより、前記半絶縁性基板にバイアホールを形成する工程と、前記バイアホールに、前記エピタキシャル層に接触する金属膜を形成する工程とを具備したことを特徴とする。
【００１０】
本発明のマイクロ波半導体装置の製造方法によれば、エピタキシャル層がエッチングに対するストッパーとなりマイクロ波半導体素子の損傷を防止することができる。
【００１１】
【発明の実施の形態】
以下に、本発明に係るマイクロ波半導体装置の製造方法の実施の形態について、図１及び図２を参照して説明する。
【００１２】
図１及び図２は、本発明の実施の形態として、ＰＩＮダイオードを含むマイクロ波半導体装置の製造方法のそれぞれ第１段階及び第２段階を工程順に示した断面図である。
【００１３】
先ず、図１（ａ）に示すように、半絶縁性基板２の上面に、半絶縁性基板２とエッチングの性質が異なるエピタキシャル層３を形成する。本実施の形態においては、半絶縁性基板２の材料は砒化ガリウム（ＧａＡｓ）としている。また、エピタキシャル層３の材料はアルミニウムガリウム砒素（ＡｌＧａＡｓ）とし、層の厚さは１０μｍ程度としている。
【００１４】
次に、図２（ｂ）に示すように、エピタキシャル層３上に、更にＮ＋層５ａ、Ｉ層６ａ、及びＰ＋層７ａを順次エピタキシャル成長により形成し積層する。本実施の形態においては、これらの層の厚さをそれぞれ、Ｎ＋層５ａが０．２μｍ、Ｉ層６ａが２μｍ、Ｐ＋層７ａが０．２μｍ程度としている。
【００１５】
更に、図２（ｃ）に示すように、Ｐ＋層７ａ上に、ＰＩＮダイオードを形成する部位のみマスク１１を施してウェットエッチングすることにより、図２（ｄ）に示すように、半絶縁性基板２上に形成したエピタキシャル層３上に、Ｐ＋層７、Ｉ層６、及びＮ＋層５の３層構造のＰＩＮダイオード４を形成する。その後、マスク１１を除去することにより、図２（ｅ）に示すように、Ｐ＋層７の上面を露出する。
【００１６】
次に、図２（ｆ）に示すように、半絶縁性基板２の下面のＰＩＮダイオード４直下の領域に開口したマスク１２を形成し、半絶縁性基板２の下面側から反応性イオンエッチング（ＲＩＥ）を行ない、マスク１２開口部の半絶縁性基板２をテーパ状に除去する。
【００１７】
この反応性イオンエッチングにおいては、例えばガス組成を四塩化シリコン（ＳｉＣｌ４）及び六フッ化硫黄（ＳＦ６）とし、圧力２〜５パスカルで３分程度エッチングすることにより、砒化ガリウム（ＧａＡｓ）から成る半絶縁性基板２がアルミニウムガリウム砒素（ＡｌＧａＡｓ）から成るエピタキシャル層３に対し選択的にエッチングされる。
【００１８】
このため、エピタキシャル層３が反応性イオンエッチングのストッパー層となり、図２（ｇ）に示すように、エピタキシャル層３は露出するものの、ＰＩＮダイオード４のカソード側であるＮ＋層５までエッチングを進行させない。従って、ＰＩＮダイオード４にエッチングによる損傷を与えることなく、半絶縁性基板２の、ＰＩＮダイオード４にエピタキシャル層３を挟んで対面する領域を選択的に除去している。この後、図２（ｈ）に示すように、マスク１２を除去する。
【００１９】
次に、バイアホール８の周縁及びバイアホール８の内面からエピタキシャル層３の露出面にかけて、金属膜９を形成する。本実施の形態においては、金属膜９は金を蒸着することにより形成している。そして、図２（ｉ）に示すように、ＰＩＮダイオード４の直下の領域に、バイアホール８を形成することができる。
【００２０】
以上説明したように、本発明の実施の形態のマイクロ波半導体装置の製造方法によれば、ＰＩＮダイオード４の直下の領域にバイアホール８を形成するため半絶縁性基板２の下面から反応性イオンエッチングする際に、選択エッチングがなされて砒化ガリウム（ＧａＡｓ）から成る半絶縁性基板２のみが除去され、アルミニウムガリウム砒素（ＡｌＧａＡｓ）から成るエピタキシャル層３にはエッチングが進行しない。このため、エピタキシャル層３がストッパー層となって、ＰＩＮダイオード４のＮ＋層５をエッチングから保護することができる。
【００２１】
しかも、このエピタキシャル層３は厚さが１０μｍ程度と十分薄くＮ＋層５との導通にはほとんど影響を与えないため、エピタキシャル層３を挟んで形成した金属膜９をＰＩＮダイオード４のカソード電極とすることができる。従って、ＰＩＮダイオード４を損傷することなく、ＰＩＮダイオード４の直下の領域にカソード電極としてのバイアホール８を形成することができる。
【００２２】
また、バイアホール８はＰＩＮダイオード４の直下の領域に形成されているため、例えばＰＩＮダイオード４のカソード側と半絶縁性基板２の下面に設けられた電極との接続距離を短くすることができ、マイクロ波あるいはミリ波帯において、配線によるインダクタンスの影響等を最小限に留めることができる。
【００２３】
【発明の効果】
本発明によれば、半絶縁性基板上に形成されたマイクロ波半導体素子に対面する半絶縁性基板の領域に、そのマイクロ波半導体素子を損傷することがなく、マイクロ波半導体素子をバイアホールに形成する金属膜と接続することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるマイクロ波半導体装置の製造方法の第１段階の工程を示す断面図。
【図２】本発明の実施の形態におけるマイクロ波半導体装置の製造方法の第２段階の工程を示す断面図。
【図３】従来の製造方法によるマイクロ波半導体装置の構造の一例を示す断面図。
【図４】従来の製造方法によるマイクロ波半導体装置のエッチング工程後の構造の一例をモデル化した断面図。
【符号の説明】
１…マイクロ波半導体装置
２…半絶縁性基板
３…エピタキシャル層
４…ＰＩＮダイオード
５、５ａ…Ｎ＋層
６、６ａ…Ｉ層
７、７ａ…Ｐ＋層
８…バイアホール
９…金蒸着層
１１、１２…マスク
【図１】
2004134419.tif 000003
【図２】
2004134419.tif 000004
【図３】
2004134419.tif 000005
【図４】
2004134419.tif 000006