(57)【要約】【課題】束配線を備える電気回路装置、特に半導体集積回路装置のバス配線のクロストークノイズを低減する配線レイアウトを提供すること。【解決手段】複数の機能ブロックで共通に使用されるバス信号を伝達するバス配線が束状に配置されるバス配線を備える電気回路装置において、前記バス配線を構成する各個別配線（Ａ０〜Ａ７）は３以上であって、互いに隣接する個別配線間で配線経路変更点３，４，…において各個別配線を入れ替えるようにした。【選択図】        図３
2004235542.tif 000002
【特許請求の範囲】
【請求項１】
複数の機能ブロックで共通に使用されるバス信号を伝達するバス配線が束状に配置されるバス配線を備える電気回路装置において、
前記バス配線を構成する各個別配線は、配線上の任意の位置で互いに配線位置が入れ替わる配線経路変更点を有することを特徴とするクロストークノイズを低減するバス配線を備える電気回路装置。
【請求項２】
前記バス配線を構成する個別配線数は３以上であることを特徴とする請求項１に記載のクロストークノイズを低減するバス配線を備える電気回路装置。
【請求項３】
前記個別配線は互いに隣接する個別配線間で前記配線経路変更点において各個別配線が入れ替わることを特徴とする請求項１又は請求項２に記載のクロストークノイズを低減するバス配線を備える電気回路装置。
【請求項４】
前記バス配線を構成する各個別配線は、配線位置の入れ替えに用いられるビア（貫通孔）を隣接して配置可能な最小間隔で配線されることを特徴とする請求項１乃至請求項３のいずれか１項に記載のクロストークノイズを低減するバス配線を備える電気回路装置。
【請求項５】
前記電気回路装置は、半導体集積回路装置であることを特徴とする請求項１乃至請求項４のいずれか１項に記載のクロストークノイズを低減するバス配線を備える電気回路装置。
【請求項６】
電気回路装置のバス配線を構成する各個別配線の配線方法であって、
バス配線（束配線）の初期経路を定める第１ステップと、
ビット幅ｎに対してｎ／２を越えない最大の自然数の変数ｍを定める第２ステップと、
配線経路の入れ換え地点として、束配線の始点から終点の方向に所定の距離進んだ地点に着目する第３ステップと、
上記の地点において、束配線の一方の端から２ｉ番目と（２ｉ−１）番目（ｉ＝１，２，…，ｍ）の配線を入れ換える第４ステップと、
配線経路の入れ換え地点としての次の着目地点を、束配線の終点方向に所定の距離だけ進め、各配線を所定の長さ延設する第５ステップと、
上記次の着目地点が終点を越えていないかを判定する第６ステップと、
越えていなければ上記次の着目地点において、束配線の一方の端から２ｉ番目と（２ｉ＋１）番目（ｉ＝１，２，…，ｍ）の配線を入れ換える第７ステップと、
着目地点を束配線の終点方向に所定距離だけ進め、各配線を所定の長さ延設する第８ステップと、
着目地点が終点を越えていないかを判定する第９ステップと、
越えていなければ、第４ステップへ戻る第１０ステップと、
越えていれば、前回の着目地点での配線入れ換えを、終点の配線順に応じて調製する第１１ステップと、
からなるアルゴリズムによることを特徴とするクロストークノイズを低減するための電気回路装置のバス配線の配線方法。
【請求項７】
電気回路装置のバス配線の配線を入れ換えるためのアルゴリズムを実施するための配線システムであって、
配置情報ファイルと回路接続情報ファイルと配線経路ファイルを格納する外部記憶装置と、上記の配置情報ファイルと回路接続情報ファイルを読込んで概略配線処理部、束配線初期経路決定部、束配線の個別配線経路入れ換え処理部、信号配線処理部の各処理部にデータを引き渡すデータ読み込み装置、束配線初期経路決定部および信号配線処理部の前処理として、束配線を含む全信号配線に対してその配線経路の大略を決定する概略配線処理部、束配線の初期経路を決定する束配線初期経路決定部、束配線の個別配線経路の入れ換え処理をする束配線の個別配線経路入れ換え処理部、束配線以外の残りの信号配線の配線経路の決定を実施する信号配線処理部、上記の各処理部で得られた配線結果を上記外部記憶装置に配線経路ファイルとして出力する配線結果出力装置を備える、請求項６に記載のアルゴリズムを処理するためのコンピュータとから構成されることを特徴とするクロストークノイズを低減するための電気回路装置のバス配線の配線を入れ換えるためのアルゴリズムを実施するための配線システム。
【請求項８】
始点と終点との間にｎ個（ｎ≧１）の分岐点を有する電気回路装置のバス配線において、
始点から分岐点までの間、分岐点から分岐点までの間、分岐点から終点までの間の配線経路に対して、請求項６に記載のアルゴリズムにより配線を入れ換えることを特徴とするクロストークノイズを低減するための電気回路装置のバス配線の配線方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、クロストークノイズを低減するバス配線（束配線）を備える電気回路装置（特に半導体回路装置）、電気回路装置のバス配線の配線方法、電気回路装置のバス配線の配線システムに関する。
【０００２】
【従来の技術】
一般に電気回路において複数の機能ブロックで共通に使用されるアドレスやデータ等の信号配線はバス配線（以下、束配線とも称する）と呼ばれ、通常同種信号のバスはその性質上、束状にまとめて配線される。
このように束配線を構成する各配線は、互いに平行するように配線されることが多いために、配線間にクロストークノイズ（主に容量のカップリングによって、相互に誘起される不要な電圧）を生じ易い。
特に半導体集積回路上においてはその微細化のために配線間隔が狭く、配線間の絶縁膜も薄層化するため配線の寄生容量が大きくなる傾向があるため、クロストークに起因する問題が生じやすい。
【０００３】
図５は、従来の束配線における代表的な配線経路の例を、束配線のビット幅が５である場合について示した図である。
このように、束配線を構成する各配線が互いに平行するように配線されている。
例えば、配線ｂ０は束配線を構成する配線のうちの一本であり、同図において始点１から終点２に至るまでの間、配線ｂ３と配線ｂ４の二本の配線が常に隣接している。
クロストークノイズは配線が有する寄生容量に起因するため、互いに隣接する配線が並走する距離が長くなればなるほど大きくなる。
また、クロストークノイズは隣接して並走する配線の間隔が狭いほど大きくなるため、同図の配線経路において、配線ｂ０は配線ｂ３や配線ｂ４からのクロストークノイズを受け易い。
【０００４】
配線を通じて伝達される電気信号はこのクロストークノイズの影響を受け、クロストークノイズが大きくなると、クロストークノイズがない場合に比べて電気信号の到達時刻が早くなる場合や、遅くなる場合があり、その結果として回路が誤動作する要因となり得る。
クロストークノイズが大きくなると、電気信号が持つ情報そのものに誤りが混入して、回路が誤動作することもある。
すなわち、クロストークノイズが大きくなると、半導体集積回路の機能的な信頼性が著しく低下する。
そこで、回路の誤動作を防止して半導体集積回路の信頼性を維持するためには、束配線に起因するクロストークノイズを低減する必要がある。
【０００５】
このようなクロストークノイズを低減する技術自身は従来より提案されてきている。
例えば特許文献１には、図６に示すように配線領域と素子配線領域における配線の主方向を配線層ごとに縦もしくは横に制約するとともに、電源バス配線を配することにより、配線層の異なる配線間のクロストークノイズを低減、すなわち、配線領域にある任意の配線と素子配線領域にある任意の配線との間のクロストークノイズを低減する技術が開示されている。
すなわち第１層目の配線ｄ３（ｄ１〜ｄ４）に対して、第２層目の配線ｅ１が交差するが、配線方向が直交しているために、互いに並走することはなく、第１層目の配線ｄ３と第２層目の配線ｅ１との間のクロストークノイズは小さい。
【０００６】
また第１層目の配線ｄ３（ｄ１〜ｄ４）に対して、第３層目の電源バスｃ３は長い距離にわたって並走する可能性がある。
しかしながら電源バスは通常、信号配線のような急峻で大きな電位変化はなく、また配線幅が大きく容量値も大きいため信号配線の電位変化により誘起された電流を十分吸収可能であることからクロストークノイズは問題とならない。
さらに素子配線領域ｃ２では、第１層目の配線層が主にトランジスタ素子および抵抗素子間を接続する短い配線に使用されており、長い配線を形成することができないことから、第３層目の配線ｆ３（ｆ１〜ｆ４）と同一方向に長い距離にわたって並走する第１層目の配線は存在せず、第３層目の配線ｆ３と第１層目の配線との間のクロストークノイズは小さい。
【０００７】
また、第３層目の配線ｆ３（ｆ１〜ｆ４）に対して交差する可能性のある第２層目の配線との間のクロストークノイズについては、前記第１層目の配線ｄ３（ｄ１〜ｄ４）と第２層目の配線ｅ１が直交する場合と同様にクロストークノイズは小さくなる。
このように、特許文献１に開示の技術は配線層の異なる配線間のクロストークノイズを低減することができる。
次に特許文献２には伝送する電気信号の振幅に着目して、小信号振幅の電気信号を伝送する配線を斜め方向に傾けて配線することにより、大信号振幅の電気信号を伝送する配線とのクロストークノイズを低減する技術が開示されている。
【０００８】
すなわち、図７の小信号振幅の配線ｇ１〜ｇ３のいずれも斜め方向に傾けて配線することにより、大信号振幅の配線ｈ１〜ｈ３と交差はするものの、同一方向に長い距離にわたって並走することはなく、結果として、小信号振幅の配線と大信号振幅の配線の間のクロストークノイズは低減される。
また、特許文献３には半導体集積回路のパッケージ配線をボンディングパッドの平面的な配置順に着目して、図８（ａ）の平面図に示すように、上層のボンディング配線と下層のボンディング配線を交互にボンディングすることによりクロストークノイズを低減する技術が開示されている。
【０００９】
例えば、図８（ａ）の平面図において下層のボンディング配線ｋ２とこの配線に隣接する上層のボンディング配線ｋ３は、同図（ｂ）の要部断面図においてｋ２とｋ３のようにパッケージの高さ方向に経路が異なるため、高さ方向に経路が同一の場合に比べて互いの距離が長くなり、その結果として、隣接するボンディング配線間のクロストークノイズは低減される。
【００１０】
また特許文献４には半導体集積回路に相補クロックを用いる際に、非反転クロック信号を印加する配線ＣＰ１及び反転クロック信号を印加する配線ＣＰ２に対してその直角方向にダミー配線を所定の間隔で周期的に配置結合させることにより、一般的な信号線が長距離にわたって相補クロック信号線ＣＰ１・ＣＰ２に近接配線することを防止してクロストークノイズを低減する技術が開示されている。
【００１１】
例えば、図９において非反転クロック信号線ＣＰ１に対してその直角方向にダミー配線ｍ３〜ｍ５を周期的に配置結合し、反転クロック信号線ＣＰ２に対してその直角方向にダミー配線ｍ６〜ｍ８を周期的に配置結合することにより、一般的な信号線ｍ１２が相補クロック信号線ＣＰ１・ＣＰ２に近接配線することを防止するとともに、一般的な信号線ｍ９のようにたとえ相補クロック信号線ＣＰ１・ＣＰ２に近接配線されるとしても、ダミー配線を配置結合する周期的な長さを越えて並走することがなく、その結果として、一般的な信号線と相補クロック信号線ＣＰ１・ＣＰ２との間のクロストークは低減される。
【００１２】
さらに、特許文献５には同期式の半導体集積回路に二相クロックを用いる際に、第一相クロック信号φ１を印加する配線と第二相クロック信号φ２を印加する配線を異なる配線チャネルに割り当てて配線することにより相互のクロストークノイズを低減する技術が開示されている。
【００１３】
【特許文献１】
特開平１−２８２８３８号公報
【特許文献２】
特開平３−１９２５７号公報
【特許文献３】
特開平３−２６１１５２号公報
【特許文献４】
特開平２−７８２４８号公報
【特許文献５】
特開平５−８２６４４号公報
【００１４】
【発明が解決しようとする課題】
しかし従来の技術は、配線層の異なる配線の間でクロストークノイズを削減する技術（特許文献１、特許文献２）であったり、ボンディングワイヤーのクロストークノイズ削減技術（特許文献３）、相補クロックや二相クロックのような特殊な構造に特化したクロストークノイズ削減技術（特許文献４、特許文献５）であり、いずれの技術も束配線に適用するのが極めて難しい。
【００１５】
より具体的には、特許文献１に開示の技術（図６）は、配線領域と素子配線領域における配線の主方向を配線層ごとに縦もしくは横に制約するとともに、電源バス配線を配することによりクロストークノイズを削減する方法である。
しかしこの技術は、同一平面上の配線、すなわち、図６の第１層目の束配線ｃ５を構成する配線間に生じるクロストークノイズや、第３層目の束配線ｃ６を構成する配線間に生じるクロストークノイズについては、これを低減するものではない。
例えば、第１層目の束配線ｃ５を構成する配線である第１層目の配線ｄ３と第１層目の配線ｄ４の間に生じるクロストークノイズや、第３層目の束配線ｃ６を構成する配線である第３層目の配線ｆ３と第３層目の配線ｆ４の間に生じるクロストークノイズを低減するものではない。
【００１６】
次に特許文献２に開示の技術（図７）は、伝送する電気信号の振幅に着目して、小信号振幅の電気信号を伝送する配線を斜め方向に傾けて配線することにより、大信号振幅の電気信号を伝送する配線とのクロストークノイズを削減する方法である。
しかしこの技術も、特許文献１の技術と同様に、配線層の異なる配線間のクロストークノイズを低減する発明であり、同一平面上の配線、すなわち、図７に示した小信号振幅の配線ｇ１と小信号振幅の配線ｇ２の間に生じるクロストークノイズや、大信号振幅の配線ｈ１と大信号振幅の配線ｈ２の間に生じるクロストークノイズについては、これを低減するものではない。
【００１７】
また特許文献３に開示の技術（図８）は、半導体集積回路のパッケージ配線をボンディングパッドの平面的な配置順に着目して、上層のボンディング配線と下層のボンディング配線を交互にボンディングすることによりクロストークノイズを削減する方法である。
しかしこの技術は、上層配線ｋ５と下層配線ｋ４のように複数層の信号配線を有するパッケージの配線と、単一平面上に形成するボンディングパッドとをボンディング配線で接続することを特徴としているため、この特徴を有していない束配線には本発明を適用することができない。
【００１８】
また特許文献４に開示の技術は、半導体集積回路に相補クロックを用いる際に、非反転クロック信号を印加する配線ＣＰ１及び反転クロック信号を印加する配線するＣＰ２に対してその直角方向にダミー配線を所定の間隔で周期的に配置結合させることにより、一般的な信号線が長距離にわたって相補クロック信号線ＣＰ１・ＣＰ２に近接配線することを防止してクロストークノイズを削減する方法である。
しかし、相補クロック信号線ＣＰ１・ＣＰ２の近傍に束配線が配線される場合に、その束配線を構成する信号線ｍ１０〜ｍ１２間のクロストークノイズを低減するものではない。
すなわち、信号線ｍ１１と信号線ｍ１２の間のクロストークノイズは低減できない。
【００１９】
さらに特許文献５に開示の技術は、同期式の半導体集積回路に二相クロックを用いる際に、第一相クロック信号φ１を印加する配線と第二相クロック信号φ２を印加する配線を異なる配線チャネルに割り当てて配線することにより相互のクロストークノイズを削減する方法である。
この技術も第一相クロック信号φ１の配線と第二相クロック信号φ２の配線相互のクロストークノイズを低減する技術であって、この二相クロック以外の一般的な信号線間のクロストークノイズを低減する技術ではない。
【００２０】
束配線があった場合にそれを構成する各配線間に生じるクロストークノイズを低減できないのは特許文献４と同様である。
また、二相クロックを２ビットのビット幅をもつ束配線であると考えて、これを１６ビットや６４ビットのビット幅をもつ束配線に拡張しようとすると、１６個の互いに独立な配線チャネルや６４個の互いに独立な配線チャネルを割り当てる必要があり、現実的ではない。
【００２１】
このように、クロストークノイズの低減に関する従来の技術は、いずれも束配線に対して適用できるものではなく、束配線に有効な新たなクロストークノイズ低減技術が望まれる。
本発明は、このような課題を鑑みてなされたものであり、面積の増大を抑制しながら簡略な方法で束配線を備える電気回路装置、特に半導体集積回路装置のバス配線のクロストークノイズを低減する配線レイアウトを提供することを目的とする。
【００２２】
本発明を要約すると、束配線を備える半導体集積回路装置は、複数ビットのビット幅を持つ束配線を含む論理回路により構成されており、束配線を構成する各配線の配線経路を、半導体集積回路のレイアウトパターン上において相互に入れ換えることにより、束配線を構成する配線のうちの任意の二本の配線が隣接して並走する距離を短く抑え、当該隣接配線間のカップリング容量を低減し、ひいては、配線間に生じるクロストークノイズを低減するよう構成されている。
【００２３】
【課題を解決するための手段】
上記の目的を達成するために、本発明のクロストークノイズを低減するバス配線を備える電気回路装置は、複数の機能ブロックで共通に使用されるバス信号を伝達するバス配線が束状に配置されるバス配線を備える電気回路装置において、前記バス配線を構成する各個別配線Ａ０〜Ａ７は、配線上の任意の位置で互いに配線位置が入れ替わる配線経路変更点を有する。
【００２４】
また、前記バス配線を構成する個別配線数は３以上である。
また、前記個別配線は互いに隣接する個別配線間で前記配線経路変更点において各個別配線が入れ替わる。
【００２５】
さらに、前記バス配線を構成する各個別配線は、配線位置の入れ替えに用いられるビア（貫通孔）ａ６を隣接して配置可能な最小間隔で配線される。
さらに、前記電気回路装置は、半導体集積回路装置である。
【００２６】
また本発明の電気回路装置のバス配線を構成する各個別配線の配線方法は、バス配線（束配線）の初期経路を定める第１ステップＳ２１と、ビット幅ｎに対してｎ／２を越えない最大の自然数の変数ｍを定める第２ステップＳ２２と、配線経路の入れ換え地点として、束配線の始点１から終点２の方向に所定の距離Ｌ進んだ地点３に着目する第３ステップＳ２３と、上記の地点３において、束配線の一方の端から２ｉ番目と（２ｉ−１）番目（ｉ＝１，２，…，ｍ）の配線を入れ換える第４ステップＳ２４と、配線経路の入れ換え地点としての次の着目地点４を、束配線の終点方向に所定の距離Ｌだけ進め、各配線を所定の長さＬ延設する第５ステップＳ２５と、上記次の着目地点４が終点２を越えていないかを判定する第６ステップＳ２６と、越えていなければ上記次の着目地点４において、束配線の一方の端から２ｉ番目と（２ｉ＋１）番目（ｉ＝１，２，…，ｍ）の配線を入れ換える第７ステップＳ２７と、着目地点を束配線の終点２方向に所定距離Ｌだけ進め、各配線を所定の長さＬ延設する第８ステップＳ２８と、着目地点が終点２を越えていないかを判定する第９ステップＳ２９と、越えていなければ、第４ステップＳ２４へ戻る第１０ステップと、越えていれば、前回の着目地点での配線入れ換えを、終点２の配線順に応じて調整する第１１ステップＳ３０と、からなるアルゴリズムにより行う。
【００２７】
また、始点１と終点２との間にｎ個（ｎ≧１）の分岐点を有する電気回路装置のバス配線においては、始点から分岐点までの間、分岐点から分岐点までの間、分岐点から終点までの間の配線経路に対して、上記のアルゴリズムにより配線を入れ換える。
【００２８】
さらに本発明の電気回路装置のバス配線の配線を入れ換えるためのアルゴリズムを実施するための配線システムは、配置情報ファイル４９と回路接続情報ファイル５０と配線経路ファイル５１を格納する外部記憶装置４２と、配置情報ファイル５０と回路接続情報ファイル５１を読込んで概略配線処理部４４、束配線初期経路決定部４５、束配線の個別配線経路入れ換え処理部４６、信号配線処理部４７の各処理部にデータを引き渡すデータ読み込み装置４３、概略配線処理部４４、束配線の初期経路を決定する束配線初期経路決定部４５、束配線の個別配線経路の入れ換え処理をする束配線の個別配線経路入れ換え処理部４６、束配線以外の残りの信号配線の配線経路の決定を実施する信号配線処理部４７、上記の各処理部で得られた配線結果を上記外部記憶装置４２に配線経路ファイル５１として出力する配線結果出力装置４８を備える、上記のアルゴリズムを処理するためのコンピュータとから構成される。
【００２９】
【発明の実施の形態】
本発明の実施の形態を実施例に基づき図面を参照して説明する。
【実施例１】
図１は、本発明による束配線の配線経路の例を、束配線のビット幅が５である場合について示した図である。
配線ａ０は束配線を構成する配線のうちの一本であり、同図において始点１から終点２に至るまでの間、各配線ａ１〜ａ５と隣接してはいるものの、束配線を構成する配線の経路を相互に入れ換えることにより、任意の二本の配線が隣接して長距離にわたって並走しないように構成している。
【００３０】
束配線をこのように構成することにより、ある一本の配線に着目した場合、カップリングの対象となる信号配線は配線の位置によってランダムに入れ替わることになるため、束配線を構成するすべての信号線が同じ動作をしない限り、同一の配線が隣接して並走する場合より、カップリングの影響は相殺されて小さくなる。
本発明により、束配線を構成するどの配線に関しても、束配線を構成する他の配線からのクロストークノイズを低減することができる。
【００３１】
【実施例２】
図１は束配線のビット幅が５である場合の図であるが、ビット幅が３以上であれば、束配線を構成する配線の経路を相互に入れ換える前記第１の実施例を踏襲できる。
例えば、或る０．１８μｍプロセスで製造される半導体集積回路を仮定し、二個のビア（貫通孔）ａ６を隣接配置できる最小の配置を考えたとき、そのビアの中心間距離をαと定める。
当該プロセスにおいて、ビット幅がｎの束配線を図５と同様の構成で、しかもその各配線に対して中心線の間隔がαとなるように配線すると、隣接する二本の配線間に、配線１ｍｍあたり９６．５ｆＦのカップリング容量が生じるものとする。
ただし、ｎは３以上の自然数であるとする。
【００３２】
またここで云う配線間のカップリング容量とは、半導体集積回路のマスクデータを考慮に入れない場合には存在せず、考慮に入れると存在する配線間の寄生的な容量であり、実際にＶＬＳＩチップとして製品になった半導体集積回路上においても観測される容量である。
配線間のカップリング容量はクロストークノイズの主因であり、カップリング容量が大きくなるほどクロストークノイズの及ぼす影響も大きくなるため、クロストークノイズの影響を表現する尺度の一つとなる。
【００３３】
配線間のカップリング容量とクロストークノイズの関係についての公知の文献としては、Ｔ．Ｓａｋｕｒａｉ、“Ｃｌｏｓｅｄ−ｆｏｒｍ  ｅｘｐｒｅｓｓｉｏｎｓ  ｆｏｒ  ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ  ｄｅｌａｙ、  ｃｏｕｐｌｉｎｇ、  ａｎｄ  ｃｒｏｓｓｔａｌｋ  ｉｎ  ＶＬＳＩ´ｓ、”ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  ｅｌｅｃｔｒｏｎ  ｄｅｖｉｃｅｓ、  ｖｏｌ．４０、  ｎｏ．１、  ｐｐ．１１８−１２４、  Ｊａｎｕａｒｙ  １９９３  における第４章“ＣＲＯＳＳＴＡＬＫ”などが詳しい。
【００３４】
先に挙げたビット幅がｎの束配線の例にこの発明を実施し、束配線の各配線を、ビット幅が５の場合の例を示した図１のように配線経路を互いに入れ換えて配線すると、任意の二本の配線が隣接して並走する距離が短くなる。
その際配線を均等に入れ換えると、任意に選んだ二本の配線の並走距離は図５の構成と比較すると理想的には２／ｎ倍となり、着目している二本の配線間に９６．５ｆＦ／ｍｍあったカップリング容量を（２／ｎ×９６．５）ｆＦ／ｍｍ程度にまで抑えることができる。
例えばｎ＝３２であれば、６．０ｆＦ／ｍｍ（≒２／３２×９６．５ｆＦ／ｍｍ）程度にまで抑えることができる。
【００３５】
よって隣接する二本の配線間のクロストークノイズを低減することができる。
なお配線の並走距離が理想的には２／ｎとなる理由は、ビット幅ｎの束配線の配線経路における任意の微小な配線区間に着目したとき、その配線区間で任意の二本の配線が隣接する確率が２／ｎとなる点にある。
この２／ｎは、以下の計算式により導かれる。
【００３６】
まずビット幅ｎの束配線の中の任意の二本の配線Ａと配線Ｂに着目し、ある微小な配線区間において配線Ａと配線Ｂが隣接する確率を考える。
配線Ａが束配線の中央部に配置されて、その両側に他の配線がくる確率は（ｎ−２）／ｎであり、逆に、配線Ａが束配線の端に配置されて、束配線の内側に、すなわち片側にだけ他の配線がくる確率は２／ｎである。
前者の場合、配線Ｂが配線Ａに隣接して配置される確率は２／（ｎ−１）であり、後者の場合、配線Ｂが配線Ａに隣接して配置される確率は１／（ｎ−１）である。
従って、配線Ａと配線Ｂが隣接する確率Ｐ（ｎ）は次式で与えられる。
【００３７】
【数１】
2004235542.tif 000003
【００３８】
本発明では、ビット幅が２の束配線においては配線経路を入れ換えても二本の配線が常に隣接することになるため、配線経路の入れ換えによる効果がない。
ビット幅が３以上の束配線であれば配線経路の入れ換えによる効果を期待できるが、ビット幅が３の束配線においては、先に述べた理由により任意に選んだ二本の配線の並走距離を２／３程度にしか低減できない。
束配線のビット幅が多ければ多いほど、配線経路の入れ換えによるクロストークノイズ低減の効果を期待できる。
【００３９】
現在の半導体集積回路装置は最低でも８ビットないしは、１６ビットのビット幅を持つ束配線を含む論理回路で構成されており、クロストークノイズ低減の効果を期待できる。
なお本発明では、任意の配線に関して、特定の配線からのクロストークノイズが低減できる一方で、束配線を構成する各配線からのクロストークノイズの影響を少しずつ受けることになる。
束配線を構成する各配線を通じて伝達される電気信号は、その値が同時に遷移することが多いため、各配線からのクロストークノイズの影響が重畳することになるが、全ての電気信号が同じ方向に同時に遷移、すなわち、０から１に、或は、１から０に、同時に遷移しない限り、両方向の遷移が平均されてクロストークノイズの影響が緩和される。
【００４０】
【実施例３】
図２は束配線を構成する各配線の経路を入れ換えるアルゴリズムを示し、図３はこのアルゴリズムに基づいて配線の経路を入れ換える例を模式図で示している。また、図４は図２のアルゴリズムを実施する配線システムのハードウェア構成の一例をブロック図で示している。
以下図面に従って実施例３について説明する。
外部記憶装置４２に格納される配置情報ファイル４９と回路接続情報ファイル５０は、図２のアルゴリズムで入力として使用される情報ファイルである。
アルゴリズムを処理するコンピュータ４１のデータ読み込み装置４３は、これらの情報ファイルを読み込んで、４４〜４７の各処理部にデータを引き渡す。
【００４１】
概略配線処理部４４及び束配線初期経路決定部４５は従来技術のアルゴリズムであり、概略配線処理部４４は束配線初期経路決定部４５および信号配線処理部４７の前処理として、束配線を含む全信号配線に対してその配線経路の大略を決定する処理部であり、束配線初期経路決定部４５は、図２の工程Ｓ２１を実施する処理部でもある。
束配線の個別配線経路入れ替え処理部４６は、工程Ｓ２２〜Ｓ３０を実施する処理部である。
信号配線処理部４７は束配線以外の残りの信号配線の配線経路の決定を実施する処理部であり、従来技術のアルゴリズムである。
配線結果出力装置４８は、各処理部４４〜４７で得られた配線結果を外部記憶装置４２に配線経路ファイル５１として出力する。
【００４２】
次にアルゴリズムについては、束配線の初期経路を定める工程Ｓ２１では、特に制限されないが、従来の一般的な配線アルゴリズムに従い、図５のような配線経路入れ換え前の配線経路を得る。
工程Ｓ２２では、束配線のビット幅ｎに対して（ｎ÷２）を越えない最大の自然数をｍと定める。
例えば、ビット幅が８の場合はｍ←４（以下、記号“←”は右辺から左辺への代入を示す。ｍ←４はｍに４を代入することを意味する）であり、ビット幅が６４の場合はｍ←３２となる。
【００４３】
工程Ｓ２３では、配線経路の入れ換え地点として、図３の始点１から所定の距離Ｌだけ終点２の方向に進んだ地点を最初の着目地点３とする。
所定の距離Ｌは特に制限されないが、例えば、２０μｍ程度とする。
工程Ｓ２４では、図３の最初の着目地点（配線経路変更点）３において、束配線の端から２ｉ番目と（２ｉ−１）番目の配線の経路を互いに入れ換える。
例えばビット幅が８の場合はｉ＝１，２，…，４に対してこの入れ換え操作を行う。
工程Ｓ２５では、着目地点を束配線の終点２方向に、所定の距離Ｌだけ進め、各配線を所定の長さＬ延設する。
【００４４】
最初の着目地点３に対して工程Ｓ２５を経ると、次の配線経路の入れ換え地点として着目地点（配線経路変更点）４に移動する。
工程Ｓ２６では、工程Ｓ２５の着目地点の移動により、着目地点が終点２に達したかどうかを判定する。
着目地点が終点２に達した場合は工程Ｓ３０に進み、達していない場合は工程Ｓ２７に進む。
例えば、図３において着目地点が４の地点である場合は終点２に達していないので、次は工程Ｓ２７に進む。
【００４５】
工程Ｓ２７では、図３の着目地点４において、束配線の端から２ｉ番目と（２ｉ＋１）番目の配線の経路を互いに入れ換える。
この入れ換え操作はｉ＝１，２，…，ｍに対して適用するが、これは束配線のビット幅ｎが奇数の場合であり、ｎが偶数の場合は厳密にはｉ＝１，２，…，ｍ−１に対する適用となる。
例えば、ビット幅が８の場合はｉ＝１，２，３に対してこの入れ換え操作を行う。
工程Ｓ２８とＳ２９は、前記工程Ｓ２５とＳ２６にそれぞれ対応しており、次の配線経路の入れ換え地点として着目地点を束配線の終点２方向に所定の距離Ｌだけ進め、着目地点が終点２に達したかどうかを判定する。
【００４６】
着目地点が終点２に達していない場合は工程Ｓ２４に戻る。
着目地点が終点２に達した場合は工程Ｓ３０に進む。
工程Ｓ３０では、配線経路を最後に入れ換えた地点に戻って、配線経路の並び順が、終点２に対して予め定められた配線の並び順５になるように、並び順を再調整した上で、Ｓ３１に進んで、アルゴリズムを完了する。
なお図２と図３は、束配線の始点と終点がそれぞれ１箇所、合計２箇所の端点を持つと仮定しているが、束配線が分岐して端点が３箇所以上ある場合は、分岐点に着目して、端点から分岐点までの間、或いは分岐点から分岐点までの配線経路を図２のアルゴリズムに基づいて入れ換えれば良い。
【００４７】
図３の模式図において、配線Ａ２に着目すると、配線Ａ３（始点１〜２Ｌ）、配線Ａ５（始点１＋Ｌ〜３Ｌ）、配線Ａ７（始点１＋２Ｌ〜４Ｌ）、配線Ａ６（始点１＋３Ｌ〜５Ｌ）とそれぞれ距離（２×Ｌ）の区間を隣接して並走し、配線Ａ１（始点１〜Ｌ）、配線Ａ４（始点１＋４Ｌ〜５Ｌ）と距離Ｌの区間だけ隣接して並走することになり、任意の配線が隣接して長距離にわたって並走しないように構成する前記第１の実施例の要件を満たしている。
ただし、終点２近傍の距離Ｌに満たない微小区間については省略して考察した。
【００４８】
このように図２のアルゴリズムに示す発明は、束配線を構成する各配線の配線経路を互いに入れ換えることにより、配線間に生じるクロストークノイズを低減することができる。
なお、上述のように互いに隣接する配線の配線経路を入れ替えるために、複数の配線を跨ぐことがないため、配線の入れ替えはすべて配線の始点から同一の距離でビアを介して行えるため、信号線上のいずれの位置においても、ビアの抵抗に起因する各信号線間で信号遅延のばらつきを抑制することができる。
【００４９】
【発明の効果】
以上記述したように、本発明により半導体集積回路装置上の束配線において、この束配線を構成する任意の配線間に生じるクロストークノイズを低減することができる。
本発明によらずに、クロストークノイズを考慮しない従来手法で配線した場合であっても、束配線を構成する各個別配線が互いに入れ替わって本発明による半導体集積回路装置と類似することがある。
しかしその場合は、クロストークとは別の要因で配線の入れ替わりを生じているため、束配線に着目すると、各個別配線が所定の長さを越えて隣接することがあり、束配線を構成する各個別配線間に生じるクロストーク低減を保証することはできない。
【００５０】
一方本発明では、束配線を構成する各個別配線が所定の長さを越えて隣接することはない。
また本発明では、束配線内にこの束配線以外の信号配線が入り込むことがないため、束配線を構成する各個別配線の配線長のばらつきが抑制され、配線長のばらつきに起因する各個別配線の信号遅延のばらつきを抑制することができる。
これにより、クロストークノイズが原因で引き起こされる半導体集積回路装置の誤動作に関し、誤動作の確率を低く抑えることができるために、半導体集積回路装置の信頼性維持に大きく貢献できる。
【図面の簡単な説明】
【図１】本発明の実施形態による束配線の配線経路例を示した図。
【図２】本発明を実現するためのアルゴリズムの一例を示した図。
【図３】図２のアルゴリズムを実施した場合の束配線の配線経路例を示す模式図。
【図４】図２のアルゴリズムを実施する配線システムのハードウェア構成の一例を示すブロック図。
【図５】本発明を実施しない場合の束配線の配線経路例を示した図。
【図６】従来技術、特許文献１の技術を説明する図。
【図７】従来技術、特許文献２の技術を説明する図。
【図８】従来技術、特許文献３の発明を説明する図。
【図９】従来技術、特許文献４の発明を説明する図。
【符号の説明】
ａ０  クロストークノイズの影響を受ける配線
１  配線ａ０の始点
２  配線ａ０の終点
ａ１〜ａ５  配線ａ０に隣接する各配線
３  最初の着目地点
４  次の着目地点
５  終点の配線並び順
４１  配線アルゴリズムを実施するコンピュータ
４２  入出力ファイルを格納する外部記憶装置
４３  データ読み込み装置
４４  概略配線処理部
４５  束配線初期経路決定部
４６  束配線の個別配線経路入れ替え処理部
４７  信号配線処理部
４８  配線結果出力装置
４９  配置情報ファイル
５０  回路接続情報ファイル
５１  配線経路ファイル
ｂ０  クロストークノイズの影響を受ける配線
ｂ１  束配線の第一層目の配線層
ｂ２  束配線の第二層目の配線層
ｂ３，ｂ４  配線ｂ０に隣接する各配線
ｂ５  第一層目と第二層目の配線層を接続するビア（貫通孔）
【図１】
2004235542.tif 000004
【図２】
2004235542.tif 000005
【図３】
2004235542.tif 000006
【図４】
2004235542.tif 000007
【図５】
2004235542.tif 000008
【図６】
2004235542.tif 000009
【図７】
2004235542.tif 000010
【図８】
2004235542.tif 000011
【図９】
2004235542.tif 000012