(57)【要約】【課題】強誘電体メモリの検査時間の短縮化を図り、データ読出不良の原因を容易に判別する。【解決手段】“Ｈ”レベル、“Ｌ”レベルの一方を第１の電位レベルとし、他方を第２の電位レベルとし、信号ピンの接触不良時の信号ピンの電位レベルを第１の電位レベルとし、強誘電体メモリには、信号ピンを構成するアドレスバス用ピンをすべて第２の電位レベルとした場合に指定されるアドレスバス検査用領域にすべてのビットが第１の電位レベルに相当する論理値を有するアドレスバス検査用データが予め書き込まれ、アドレス用ピンをすべて第２の電位レベルとすべくアドレス信号を設定し、信号ピンを構成するデータバス用ピンを介してアドレスバス検査用読出データを読み出し、アドレスバス検査用読出データがアドレスバス検査用データと等しい場合に、アドレスバス用ピンの接触不良がないと判別する。【選択図】　図４
2004110950.tif 000002
【特許請求の範囲】
【請求項１】
強誘電体メモリの検査装置において、
“Ｈ”レベルあるいは“Ｌ”レベルのいずれか一方を第１の電位レベルとし、いずれか他方を第２の電位レベルとし、信号ピンの接触不良時における当該信号ピンの電位レベルを前記第１の電位レベルとし、
前記強誘電体メモリには、前記信号ピンを構成するアドレスバス用ピンをすべて前記第２の電位レベルとした場合に指定されるアドレスバス検査用領域にすべてのビットが前記第１の電位レベルに相当する論理値を有するアドレスバス検査用データが予め書き込まれ、
前記アドレス用ピンをすべて前記第２の電位レベルとすべくアドレス信号を設定し、前記信号ピンを構成するデータバス用ピンを介してアドレスバス検査用読出データを読み出すデータ読出部と、
前記アドレスバス検査用読出データが前記アドレスバス検査用データと等しい場合に、アドレスバス用ピンの接触不良がないと判別するアドレスバス接触不良判別部とを備えたことを特徴とする強誘電体メモリの検査装置。
【請求項２】
前記強誘電体メモリのメモリ領域のうち、前記アドレスバス検査用領域以外の領域には、前記第２の電位レベルに対応する論理値を有するデータバス検査用データが予め書き込まれ、
前記データ読出部は、前記アドレス用ピンに前記アドレスバス検査用領域以外のいずれかの領域を指定するためのアドレス信号を設定し、前記データバス用ピンを介してデータバス検査用読出データを読み出し、
前記データバス検査用読出データを構成する各ビットが前記データバス検査用データと等しい場合に、データバス用ピンの接触不良がないと判別するデータバス接触不良判別部とを備えたことを特徴とする請求項１記載の強誘電体メモリ。
【請求項３】
前記強誘電体メモリのメモリ領域にデータを書き込む場合には、所定のメモリ領域にデータの書込を行ったことを示す識別子、データサイズ及びエラーチェック情報を書き込み、既データ書込領域については、前記識別子、前記データサイズ及び前記エラーチェック情報に基づいて書込領域の検査を行う書込領域検査部を備えたことを特徴とする請求項１または２記載の強誘電体メモリの検査装置。
【請求項４】
“Ｈ”レベルあるいは“Ｌ”レベルのいずれか一方を第１の電位レベルとし、いずれか他方を第２の電位レベルとし、信号ピンの接触不良時における当該信号ピンの電位レベルを前記第１の電位レベルとし、前記信号ピンを構成するアドレスバス用ピンをすべて前記第２の電位レベルとした場合に指定されるアドレスバス検査用領域にすべてのビットが前記第１の電位レベルに相当する論理値を有するアドレスバス検査用データが予め書き込まれた強誘電体メモリの検査方法おいて、
前記アドレス用ピンをすべて前記第２の電位レベルとすべくアドレス信号を設定し、前記信号ピンを構成するデータバス用ピンを介してアドレスバス検査用読出データを読み出すデータ読出過程と、
前記アドレスバス検査用読出データが前記アドレスバス検査用データと等しい場合に、アドレスバス用ピンの接触不良がないと判別するアドレスバス接触不良判別過程とを備えたことを特徴とする強誘電体メモリの検査方法。
【請求項５】
前記強誘電体メモリのメモリ領域のうち、前記アドレスバス検査用領域以外の領域には、前記第２の電位レベルに対応する論理値を有するデータバス検査用データが予め書き込まれ、
前記データ読出過程は、前記アドレス用ピンに前記アドレスバス検査用領域以外のいずれかの領域を指定するためのアドレス信号を設定し、前記データバス用ピンを介してデータバス検査用読出データを読み出し、
前記データバス検査用読出データを構成する各ビットが前記データバス検査用データと等しい場合に、データバス用ピンの接触不良がないと判別するデータバス接触不良判別過程を備えたことを特徴とする請求項４記載の強誘電体メモリの検査方法。
【請求項６】
“Ｈ”レベルあるいは“Ｌ”レベルのいずれか一方を第１の電位レベルとし、いずれか他方を第２の電位レベルとし、信号ピンの接触不良時における当該信号ピンの電位レベルを前記第１の電位レベルとし、前記信号ピンを構成するアドレスバス用ピンをすべて前記第２の電位レベルとした場合に、指定されるアドレスバス検査用領域にすべてのビットが前記第１の電位レベルに相当する論理値を有するアドレスバス検査用データが予め書き込まれた強誘電体メモリをコンピュータにより検査するための制御プログラムにおいて、
前記アドレス用ピンをすべて前記第２の電位レベルとすべくアドレス信号を設定し、前記信号ピンを構成するデータバス用ピンを介してアドレスバス検査用読出データを読み出させ、
前記アドレスバス検査用読出データが前記アドレスバス検査用データと等しい場合に、アドレスバス用ピンの接触不良がないと判別させることを特徴とする制御プログラム。
【請求項７】
前記強誘電体メモリのメモリ領域のうち、前記アドレスバス検査用領域以外の領域には、前記第２の電位レベルに対応する論理値を有するデータバス検査用データが予め書き込まれ、
前記アドレス用ピンに前記アドレスバス検査用領域以外のいずれかの領域を指定するためのアドレス信号を設定し、前記データバス用ピンを介してデータバス検査用読出データを読み出させ、
前記データバス検査用読出データを構成する各ビットが前記データバス検査用データと等しい場合に、データバス用ピンの接触不良がないと判別させることを特徴とする請求項６記載の制御プログラム。
【請求項８】
請求項６または７記載の制御プログラムを記録したことを特徴とするコンピュータ読取可能な記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強誘電体メモリ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）の検査装置、検査方法、制御プログラム及び記録媒体に関し、特に、強誘電体メモリパッケージにおける信号ピンの接触不良を検出する技術に関する。
【０００２】
【従来の技術】
従来、強誘電体メモリのすべてのアドレスに異なったパターンのデータを書き込み、読み出したデータが書き込んだデータと一致しているか否かを判別し、すべての読出データが書込データと一致している場合に、強誘電体メモリパッケージにおいて信号ピンの接触不良（信号ピン浮き）が発生していないと判断していた。
【０００３】
【発明が解決しようとする課題】
上記従来の方法では、すべてのアドレスにデータ書込みと読込みを行う必要があった。このため、検査時間が長くかかってしまうという問題があった。また、読み出したデータが予定していたデータと異なっていた場合には、強誘電体メモリの劣化により正常のデータ書込みができなかったことによるのか、強誘電体メモリパッケージの信号ピンの接触不良によるものかを判別することもできなかった。
【０００４】
そこで、本発明は、検査時間の短縮化を図るとともに、データ読出不良が発生した場合に、その原因を容易に判別することが可能な強誘電体メモリの検査装置、検査方法、制御プログラム及び記録媒体を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、強誘電体メモリの検査装置は、“Ｈ”レベルあるいは“Ｌ”レベルのいずれか一方を第１の電位レベルとし、いずれか他方を第２の電位レベルとし、信号ピンの接触不良時における当該信号ピンの電位レベルを前記第１の電位レベルとし、前記強誘電体メモリには、前記信号ピンを構成するアドレスバス用ピンをすべて前記第２の電位レベルとした場合に指定されるアドレスバス検査用領域にすべてのビットが前記第１の電位レベルに相当する論理値を有するアドレスバス検査用データが予め書き込まれ、
前記アドレス用ピンをすべて前記第２の電位レベルとすべくアドレス信号を設定し、前記信号ピンを構成するデータバス用ピンを介してアドレスバス検査用読出データを読み出すデータ読出部と、前記アドレスバス検査用読出データが前記アドレスバス検査用データと等しい場合に、アドレスバス用ピンの接触不良がないと判別するアドレスバス接触不良判別部とを備えたことを特徴としている。
【０００６】
上記構成によれば、データ読出部は、アドレス用ピンをすべて第２の電位レベルとすべくアドレス信号を設定し、信号ピンを構成するデータバス用ピンを介してアドレスバス検査用読出データを読み出す。アドレスバス接触不良判別部は、アドレスバス検査用読出データがアドレスバス検査用データと等しい場合に、アドレスバス用ピンの接触不良がないと判別する。
【０００７】
この場合、前記強誘電体メモリのメモリ領域のうち、前記アドレスバス検査用領域以外の領域には、前記第２の電位レベルに対応する論理値を有するデータバス検査用データが予め書き込まれ、前記データ読出部は、前記アドレス用ピンに前記アドレスバス検査用領域以外のいずれかの領域を指定するためのアドレス信号を設定し、前記データバス用ピンを介してデータバス検査用読出データを読み出し、前記データバス検査用読出データを構成する各ビットが前記データバス検査用データと等しい場合に、データバス用ピンの接触不良がないと判別するデータバス接触不良判別部とを備えるようにしてもよい。
【０００８】
上記構成によれば、データ読出部は、前記アドレス用ピンに前記アドレスバス検査用領域以外のいずれかの領域を指定するためのアドレス信号を設定して、データバス用ピンを介してデータバス検査用読出データを読み出し、データバス接触不良判別部は、データバス検査用読出データを構成する各ビットがデータバス検査用データと等しい場合に、データバス用ピンの接触不良がないと判別する。
【０００９】
また、前記強誘電体メモリのメモリ領域にデータを書き込む場合には、所定のメモリ領域にデータ書込を行ったことを示す識別子、データサイズ及びエラーチェック情報を書き込み、既データ書込領域については、前記識別子、前記データサイズ及び前記エラーチェック情報に基づいて書込領域の検査を行う書込領域検査部を備えるようにしてもよい。
【００１０】
また、“Ｈ”レベルあるいは“Ｌ”レベルのいずれか一方を第１の電位レベルとし、いずれか他方を第２の電位レベルとし、信号ピンの接触不良時における当該信号ピンの電位レベルを前記第１の電位レベルとし、前記信号ピンを構成するアドレスバス用ピンをすべて前記第２の電位レベルとした場合に指定されるアドレスバス検査用領域にすべてのビットが前記第１の電位レベルに相当する論理値を有するアドレスバス検査用データが予め書き込まれた強誘電体メモリの検査方法は、前記アドレス用ピンをすべて前記第２の電位レベルとすべくアドレス信号を設定し、前記信号ピンを構成するデータバス用ピンを介してアドレスバス検査用読出データを読み出すデータ読出過程と、前記アドレスバス検査用読出データが前記アドレスバス検査用データと等しい場合に、アドレスバス用ピンの接触不良がないと判別するアドレスバス接触不良判別過程とを備えたことを特徴としている。
【００１１】
この場合、前記強誘電体メモリのメモリ領域のうち、前記アドレスバス検査用領域以外の領域には、前記第２の電位レベルに対応する論理値を有するデータバス検査用データが予め書き込まれ、前記データ読出過程は、前記アドレス用ピンに前記アドレスバス検査用領域以外のいずれかの領域を指定するためのアドレス信号を設定し、前記データバス用ピンを介してデータバス検査用読出データを読み出し、前記データバス検査用読出データを構成する各ビットが前記データバス検査用データと等しい場合に、データバス用ピンの接触不良がないと判別するデータバス接触不良判別過程を備えるようにしてもよい。
【００１２】
また、“Ｈ”レベルあるいは“Ｌ”レベルのいずれか一方を第１の電位レベルとし、いずれか他方を第２の電位レベルとし、信号ピンの接触不良時における当該信号ピンの電位レベルを前記第１の電位レベルとし、前記信号ピンを構成するアドレスバス用ピンをすべて前記第２の電位レベルとした場合に指定されるアドレスバス検査用領域に、すべてのビットが前記第１の電位レベルに相当する論理値を有するアドレスバス検査用データが予め書き込まれた強誘電体メモリをコンピュータにより検査するための制御プログラムは、前記アドレス用ピンをすべて前記第２の電位レベルとすべくアドレス信号を設定し、前記信号ピンを構成するデータバス用ピンを介してアドレスバス検査用読出データを読み出させ、前記アドレスバス検査用読出データが前記アドレスバス検査用データと等しい場合に、アドレスバス用ピンの接触不良がないと判別させることを特徴としている。
【００１３】
この場合、前記強誘電体メモリのメモリ領域のうち、前記アドレスバス検査用領域以外の領域には、前記第２の電位レベルに対応する論理値を有するデータバス検査用データが予め書き込まれ、前記アドレス用ピンに前記アドレスバス検査用領域以外のいずれかの領域を指定するためのアドレス信号を設定し、前記データバス用ピンを介してデータバス検査用読出データを読み出させ、前記データバス検査用読出データを構成する各ビットが前記データバス検査用データと等しい場合に、データバス用ピンの接触不良がないと判別させるようにしてもよい。
【００１４】
また、上記各制御プログラムをコンピュータ読取可能な記録媒体に記録するようにしてもよい。
【００１５】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００１６】
図１は、本発明の第１実施形態にかかる強誘電体メモリの検査システムの概要構成ブロック図である。また、図２は、図１の要部詳細構成ブロック図である。
【００１７】
強誘電体メモリの検査システム１０は、大別すると、検査対象の強誘電体メモリチップが搭載されたメモリモジュール１１と、メモリモジュール１１にアドレスバス１２及びデータバス１３を介して電気的に接続された検査装置１４とを備えている。
【００１８】
メモリモジュール１１は、本実施形態では、４個の強誘電体メモリチップ１５−１〜１５−４を搭載している。
【００１９】
強誘電体メモリチップ１５−１〜１５−４は、同一構成を採っており、図２に示すように、各強誘電体メモリチップ１５−１〜１５−４は、ｍ本（ｍは、２以上の整数）の信号ピンで構成され、アドレス指定に用いられるアドレスバス用ピン２１と、ｎ本（ｎは、２以上の整数）の信号ピンで構成され、データ書込及びデータ読出に用いられるデータバス用ピン２２とを備えている。
【００２０】
検査装置１４は、アドレスバスに接続され、アドレス設定を行うアドレス設定部３１と、データバス１３を介してメモリモジュール１１からデータを読み出すデータ読出部３２と、アドレス設定部３１及びデータ読出部３２を制御して検査を行う制御部３３とを備えている。
【００２１】
この場合において、制御部３３は、実質的には、マイクロコンピュータであり、図示しないマイクロプロセッサユニットが、図示しないＲＯＭに格納された制御プログラムに基づいて、一時的にＲＡＭに各種データを保存しつつ各種制御を行う。
【００２２】
図３は、メモリモジュール１１のメモリ領域の説明図である。以下の説明においては、説明の簡略化のため、メモリ領域のアドレスが８ビット、すなわち、アドレス範囲が１６進数で“００”〜“ＦＦ”で表されるものとする。また、強誘電体メモリチップ１５−１〜１５−４のアドレスバス用ピン２１は、アドレスバス１２に非接続状態では電圧レベルで“Ｈ”レベル、論理値として“１”に安定化されるものとする。また、データバス１３を構成する各信号ラインは、強誘電体メモリチップ１５−１〜１５−４のデータバス用ピン２２が非接続状態では、電圧レベルで“Ｈ”レベル、論理値として“１”に安定化されるものとする。
【００２３】
強誘電体メモリチップ１５−１〜１５−４は、大別すると、アドレス＝“００”で表されるアドレスバス検査用領域４１と、アドレス＝“０１”〜“ＦＦ”で表される非アドレスバス検査用領域４２とを備えている。
【００２４】
ここで、アドレスバス検査用領域４１には、各強誘電体メモリチップ１５−１〜１５−４の製造時にすべてのビットが“１”であるアドレスバス検査用データが書き込まれている。また、非アドレスバス検査用領域４２には、各強誘電体メモリチップ１５−１〜１５−４の製造時にすべてのビットが“０”であるデータバス検査用データが書き込まれている。
【００２５】
次に、前記構成を有する検査システムの診断処理手順について図２乃至図４を参照しながら説明する。
【００２６】
まず、検査装置１４の制御部３３は、強誘電体メモリチップ１５−１のアドレスバス検査用領域４１の実アドレスを算出する（ステップＳ１）。
【００２７】
そして、制御部３３は、アドレス設定部３１を介して、算出した強誘電体メモリチップ１５−１のアドレスバス検査用領域４１の実アドレスに対応するアドレスデータをアドレスバス１２に出力させる。この結果、強誘電体メモリチップ１５−１には、アドレスバス１２にアドレス＝“００”が出力されることとなる。
【００２８】
このとき、強誘電体メモリチップ１５−１のアドレスバス用ピン２１の接触不良が発生していなければ、強誘電体メモリチップ１５−１には、アドレス＝“００”がそのまま入力され、強誘電体メモリチップ１５−１のアドレスバス検査用領域４１に格納されたすべてのビットが“１”であるアドレスバス検査用データがアドレスバス検査用読出データとして、データバス用ピン２２を介してデータバス１３に出力されることとなる。
【００２９】
これに対し、強誘電体メモリチップ１５−１のアドレスバス用ピン２１の接触不良が発生していれば、強誘電体メモリチップ１５−１には、アドレス＝“００”ではなく、当該接触不良が発生しているアドレスバス用ピン２１が“１”の値となる非アドレスバス検査用領域４２に格納されたすべてのビットが“０”であるアドレスバス検査用読出データが、データバス用ピン２２を介してデータバス１３に出力されることとなる。
【００３０】
これにより、検査装置１４のデータ読出部３２は、データバス１３に出力されたアドレスバス検査用読出データを読み出すこととなる（ステップＳ２）。
【００３１】
次に、制御部３３は、アドレスバス検査用読出データのすべてのビットが“１”であるか否か、すなわち、アドレスバス検査用読出データがアドレスバス検査用データと等しいか否かを判別する（ステップＳ３）。
【００３２】
ステップＳ３の判別において、アドレスバス検査用読出データのすべてのビットが“１”ではない場合、すなわち、アドレスバス検査用読出データがアドレスバス検査用データと等しくない場合には（ステップＳ３；Ｎｏ）、制御部３３は、強誘電体メモリチップ１５−１のアドレスバス用ピン２１の接触不良が発生しているものとして、その旨を告知するか、検査ログに記録する等のアドレスバス用信号ピン接触不良検出時処理を行って診断処理を終了することとなる（ステップＳ７）。
【００３３】
ステップＳ３の判別において、アドレスバス検査用読出データのすべてのビットが“１”である場合、すなわち、アドレスバス検査用読出データがアドレスバス検査用データと等しい場合には（ステップＳ３；Ｙｅｓ）、制御部３３は、アドレス設定部３１を介して、算出した強誘電体メモリチップ１５−１のアドレスバス検査用領域４２のいずれかの領域の実アドレスに対応するアドレスデータをアドレスバス１２に出力させ、データ読出部３２は、データバス１３に出力されたデータバス検査用読出データを読み出すこととなる（ステップＳ４）。
【００３４】
この場合には、ステップＳ３の判別において、アドレスバス用ピン２１の接触不良は発生していないことが判っているので、強誘電体メモリチップ１５−１のデータバス用ピン２２の接触不良が発生していなければ、強誘電体メモリチップ１５−１には、非アドレスバス検査用領域４２のいずれかのアドレス（“０１”〜“ＦＦ”）がそのまま入力され、強誘電体メモリチップ１５−１の非アドレスバス検査用領域４２に格納されたすべてのビットが“０”であるデータバス検査用データが、データバス検査用読出データとしてデータバス用ピン２２を介してデータバス１３に出力されることとなる。
【００３５】
これに対し、強誘電体メモリチップ１５−１のデータバス用ピン２２の接触不良が発生していれば、当該接触不良が発生しているデータバス用ピン２２が“１”の値となるデータバス検査用読出データが、データバス用ピン２２を介してデータバス１３に出力されることとなる。
【００３６】
そこで、制御部３３は、データバス検査用読出データのすべてのビットが“０”であるか否か、すなわち、データ検査用読出データがデータバス検査用データと等しいか否かを判別する（ステップＳ５）。
【００３７】
ステップＳ５の判別において、データバス検査用読出データのすべてのビットが“０”でない場合には、すなわち、データ検査用読出データがデータバス検査用データと等しくない場合には（ステップＳ５；Ｎｏ）、制御部３３は、強誘電体メモリチップ１５−１のデータバス用ピン２２の接触不良が発生しているものとして、その旨を告知するか、検査ログに記録する等のデータバス用信号ピン接触不良検出時処理を行って診断処理を終了することとなる（ステップＳ８）。
【００３８】
ステップＳ５の判別において、データバス検査用読出データのすべてのビットが“０”である場合、すなわち、データ検査用読出データがデータバス検査用データと等しい場合には（ステップＳ５；Ｙｅｓ）、当該強誘電体メモリチップ１５−１のデータバス用ピン２２の接触不良は発生していないものとして、制御部３３は、すべての強誘電体メモリチップ１５−１〜１５−４の診断が終了したか否かを判別する（ステップＳ６）。
【００３９】
この場合には、まだ、強誘電体メモリチップ１５−２　〜１５−４の診断が終了していないので（ステップＳ６；Ｎｏ）、諸理をステップＳ１に再び移行し、強誘電体メモリチップ１５−２　〜１５−４について同様の処理を行うこととなる。
【００４０】
以上の説明のように、本第１実施形態によれば、アドレスバスに接続されている強誘電体メモリチップのアドレスバス用信号ピンあるいはデータバス用信号ピンのいずれが接触不良を起こしているのかを容易に特定することができる。
【００４１】
以上の第１実施形態は、強誘電体メモリチップにデータを書き込む前に診断を行う場合であったが、本第２実施形態は、強誘電体メモリチップにデータを書き込んだ場合に診断を行う場合の実施形態である。尚、第１実施形態と同様の部分については、第１実施形態の説明を援用し、その詳細な説明を省略する。
【００４２】
図５は、強誘電体メモリチップにデータを書き込んだ後のメモリモジュール１１のメモリ領域の説明図である。
【００４３】
第１実施形態においては、上述のように、製品製造直後の状態においては、アドレスバス検査用領域４１には、各強誘電体メモリチップ１５−１〜１５−４の製造時にすべてのビットが“１”であるアドレスバス検査用データが書き込まれ、非アドレスバス検査用領域４２には、すべてのビットが“０”であるデータバス検査用データが書き込まれている。
【００４４】
しかしながら、実際に強誘電体メモリモジュール１１を使用する場合には、製品製造時に書き込んでおいたデータパターンを壊さなければならず、どの強誘電体メモリチップ１５−１〜１５−４までが保存データ領域であるか、どの強誘電体メモリチップ１５−１〜１５−４からが製品製造時に書き込んだデータパターンであるかを認識できる必要がある。
【００４５】
このため、各強誘電体メモリチップ１５−１〜１５−４の先頭アドレス領域５０にデータ保存識別子５１、データサイズ５２、エラーチェック情報５３（ＣＲＣ等）を付与する。
【００４６】
そして、図５に示すように、データが書き込まれた強誘電体メモリモジュール１１の診断を実施する場合には、制御部３３は、まず、強誘電体メモリチップ１５−１〜１５−４の先頭アドレス領域にデータ保存識別子が存在しているか判断する。
【００４７】
そして、データ保存識別子を検出した場合には、制御部３３は、そのデータサイズの書込（保存）データのエラーチェック計算を行い、データ保存時に付加したエラーチェック情報５３と比較してデータ書き込み後のデータ破壊が起きていないか診断を行う。
【００４８】
その後、制御部３３は、第１実施形態と同様の手法により、データが書き込まれていない強誘電体メモリチップについて診断を行うことができる。
【００４９】
以上の説明においては、アドレスバス検査用領域を各強誘電体メモリチップの先頭アドレス領域としていたが、信号ピンの接触不良時における当該信号ピンの電位レベルを第１の電位レベルとし、強誘電体メモリに、信号ピンを構成するアドレスバス用ピンをすべて第２の電位レベルとした場合に指定されるアドレスバス検査用領域にすべてのビットが第１の電位レベルに相当する論理値を有するアドレスバス検査用データが予め書き込まれるようにすれば、いずれにアドレスバス検査用領域を定めるようにすることも可能である。この場合には、強誘電体メモリのメモリ領域のうちアドレスバス検査用領域以外の領域には、第２の電位レベルに対応する論理値を有するデータバス検査用データが予め書き込まれているようにすればよい。
【００５０】
また、以上の説明においては、制御用プログラムが制御部の図示しないＲＯＭに予め格納されている場合について説明したが、ハードディスク、リムーバブル記録媒体、ＩＣカード等の各種コンピュータ読取可能な記録媒体に制御用プログラムを記録しておき、これらの記録媒体から制御用プログラムを読み出して実行するように構成することも可能である。同様にインターネット等のネットワークを介して制御用プログラムをダウンロードし、実行するように構成することも可能である。
【００５１】
【発明の効果】
本発明によれば、強誘電体メモリのアドレスバス検査用領域を読み出すことだけで、アドレスバス接続されるアドレスバス用信号ピンの接触不良を判断することができる。さらに、アドレスバス用信号ピンの接触不良が検出されない強誘電体メモリの非アドレスバス検査用領域を読み出すことでデータバスに接続されるデータバス用信号ピンの接触不良を検出できる。
【図面の簡単な説明】
【図１】本発明にかかる第１実施形態の強誘電体メモリの検査システムの概要構成ブロック図である。
【図２】図１の要部詳細構成ブロック図である。
【図３】本発明にかかる第１実施形態のメモリモジュールのメモリ領域の説明図である。
【図４】本発明にかかる第１実施形態の診断処理の概要処理フローチャートである。
【図５】本発明にかかる第２実施形態のメモリモジュールのメモリ領域の説明図である。
【符号の説明】
１０　　　　検査システム
１１　　　　メモリモジュール
１２　　　　アドレスバス
１３　　　　データバス
１４　　　　検査装置
１５−１〜１５−４　　　　強誘電体メモリチップ
２１　　　　アドレスバス用ピン
２２　　　　データバス用ピン
３１　　　　アドレス設定部
３２　　　　データ読出部
３３　　　　制御部
４１　　　　アドレスバス検査用領域
４２　　　　非アドレスバス検査用領域
５０　　　　先頭アドレス領域
５１　　　　データ保存識別子
５２　　　　データサイズ
５３　　　　エラーチェック情報５３
【図１】
2004110950.tif 000003
【図２】
2004110950.tif 000004
【図３】
2004110950.tif 000005
【図４】
2004110950.tif 000006
【図５】
2004110950.tif 000007