(57)【要約】【課題】配線を形成する際に微細化された接続孔内で断線の発生を抑制した配線、その製造方法、半導体装置及びその製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、下地膜１上に絶縁膜２を形成する工程と、前記絶縁膜２に、前記下地膜１上に位置する接続孔２ａを形成する工程と、前記接続孔内及び前記絶縁膜２上にＴｉ層３を形成し、Ｔｉ層３上にＴｉＮ層４を形成する工程と、前記ＴｉＮ層４の表面をプラズマエッチングすることにより、該ＴｉＮ層の表面に微細な凹凸を形成する工程と、前記ＴｉＮ層上及び前記接続孔内にＡｌ合金層５ａを形成する工程と、前記Ａｌ合金層５ａの表面をプラズマエッチングすることにより、該Ａｌ合金層５ａの表面に微細な凹凸を形成する工程と、前記Ａｌ合金層５ａ上及び前記接続孔内にＡｌ合金層５ｂを形成する工程と、を具備する。【選択図】　　　　図１
2004134616.tif 000002
【特許請求の範囲】
【請求項１】
下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にバリア層を形成する工程と、
前記バリア層の表面をプラズマエッチングすることにより、該バリア層の表面に微細な凹凸を形成する工程と、
前記バリア層上及び前記接続孔内に導電層を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にバリア層を形成する工程と、
前記バリア層の表面をプラズマエッチングすることにより、該バリア層の表面に微細な凹凸を形成する工程と、
前記バリア層上及び前記接続孔内に第１の導電層を形成する工程と、
前記第１の導電層の表面をプラズマエッチングすることにより、該第１の導電層の表面に微細な凹凸を形成する工程と、
前記第１の導電層上及び前記接続孔内に第２の導電層を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項３】
前記第２の導電層を形成する工程の後に、前記第１の導電層、第２の導電層及びバリア層をパターニングすることにより、前記絶縁膜上に配線を形成する工程をさらに具備することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１及び第２の導電層それぞれがＡｌ合金層又はＡｌ層であることを特徴とする請求項２又は３に記載の半導体装置の製造方法。
【請求項５】
前記バリア層を形成する工程は、前記接続孔内及び前記絶縁膜上にＴｉ層を形成する工程、又は、前記接続孔内及び前記絶縁膜上にＴｉ層を形成し、該Ｔｉ層上及び前記接続孔内にＴｉＮ層を形成する工程であることを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置の製造方法。
【請求項６】
下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にバリア層を形成する工程と、
前記バリア層上及び前記接続孔内にウエッティング層を形成する工程と、
前記ウエッティング層上及び前記接続孔内にＡｌ合金層又はＡｌ層を形成しながら該ウエッティング層と該Ａｌ合金層又はＡｌ層を反応させることにより、前記バリア層上に反応層を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項７】
下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にバリア層を形成する工程と、
前記バリア層上及び前記接続孔内に第１のウエッティング層を形成する工程と、
前記第１のウエッティング層上及び前記接続孔内に第１のＡｌ合金層又は第１のＡｌ層を形成しながら該第１のウエッティング層と該第１のＡｌ合金層又は第１のＡｌ層を反応させることにより、前記バリア層上に第１の反応層を形成する工程と、
前記第１の反応層上及び前記接続孔内に第２のウエッティング層を形成する工程と、
前記第２のウエッティング層上及び前記接続孔内に第２のＡｌ合金層又は第２のＡｌ層を形成しながら該第２のウエッティング層と該第２のＡｌ合金層又は第２のＡｌ層を反応させることにより、前記第１の反応層上に第２の反応層を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項８】
下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にバリア層を形成する工程と、
前記バリア層上及び前記接続孔内に第１のウエッティング層を形成する工程と、
前記第１のウエッティング層上及び前記接続孔内に第１のＡｌ合金層又は第１のＡｌ層を形成しながら該第１のウエッティング層と該第１のＡｌ合金層又は第１のＡｌ層を反応させることにより、前記バリア層上に第１の反応層を形成すると共に第１の反応層上に未反応の第１の未反応Ａｌ合金層又は第１の未反応Ａｌ層を形成する工程と、
前記第１の反応層上及び前記接続孔内に第２のウエッティング層を形成する工程と、
前記第２のウエッティング層上及び前記接続孔内に第２のＡｌ合金層又は第２のＡｌ層を形成しながら該第２のウエッティング層と該第２のＡｌ合金層又は第２のＡｌ層を反応させることにより、前記第１の反応層上に第２の反応層を形成すると共に第２の反応層上に未反応の第２の未反応Ａｌ合金層又は第２の未反応Ａｌ層を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項９】
前記第１及び第２のウエッティング層それぞれがＴｉ層又はＳｉ層であることを特徴とする請求項７又は８に記載の半導体装置の製造方法。
【請求項１０】
下地膜上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地膜上に位置する接続孔と、
前記接続孔内及び前記絶縁膜上に形成され、表面に微細な凹凸が形成されたバリア層と、
前記バリア層上及び前記接続孔内に形成された導電層と、
を具備することを特徴とする半導体装置。
【請求項１１】
下地膜上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地膜上に位置する接続孔と、
前記接続孔内及び前記絶縁膜上に形成され、表面に微細な凹凸が形成されたバリア層と、
前記バリア層上及び前記接続孔内に形成され、表面に微細な凹凸が形成されたた第１の導電層と、
前記第１の導電層上及び前記接続孔内に形成された第２の導電層と、
を具備することを特徴とする半導体装置。
【請求項１２】
下地膜上に形成された絶縁膜と、
前記絶縁膜上に形成され、前記下地膜上に位置する接続孔と、
前記接続孔内及び前記絶縁膜上に形成されたバリア層と、
前記バリア層上及び前記接続孔内に形成され、ウエッティング層とＡｌ合金層又はＡｌ層との反応によって形成された反応層と、
を具備することを特徴とする半導体装置。
【請求項１３】
下地膜上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地膜上に位置する接続孔と、
前記接続孔内及び前記絶縁膜上に形成されたバリア層と、
前記バリア層上及び前記接続孔内に形成され、第１のウエッティング層と第１のＡｌ合金層又は第１のＡｌ層との反応によって形成された第１の反応層と、
前記第１の反応層上及び前記接続孔内に形成され、第２のウエッティング層と第２のＡｌ合金層又は第２のＡｌ層との反応によって形成された第２の反応層と、
を具備することを特徴とする半導体装置。
【請求項１４】
下地膜上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地膜上に位置する接続孔と、
前記接続孔内及び前記絶縁膜上に形成されたバリア層と、
前記バリア層上及び前記接続孔内に形成され、第１のウエッティング層と第１のＡｌ合金層又は第１のＡｌ層との反応によって形成された第１の反応層と、
前記第１の反応層上に形成され、第１のウエッティング層と第１のＡｌ合金層又は第１のＡｌ層が反応しないことにより形成された第１の未反応Ａｌ合金層又は第１の未反応Ａｌ層と、
前記第１の未反応Ａｌ合金層又は第１の未反応Ａｌ層上及び前記接続孔内に形成され、第２のウエッティング層と第２のＡｌ合金層又は第２のＡｌ層との反応によって形成された第２の反応層と、
前記第２の反応層上に形成され、第２のウエッティング層と第２のＡｌ合金層又は第２のＡｌ層が反応しないことにより形成された第２の未反応Ａｌ合金層又は第２の未反応Ａｌ層と、
を具備することを特徴とする半導体装置。
【請求項１５】
絶縁膜上にバリア層を形成する工程と、
前記バリア層の表面をプラズマエッチングすることにより、該バリア層の表面に微細な凹凸を形成する工程と、
前記バリア層上に導電層を形成する工程と、
を具備することを特徴とする配線の製造方法。
【請求項１６】
絶縁膜上にバリア層を形成する工程と、
前記バリア層の表面をプラズマエッチングすることにより、該バリア層の表面に微細な凹凸を形成する工程と、
前記バリア層上に第１の導電層を形成する工程と、
前記第１の導電層の表面をプラズマエッチングすることにより、該第１の導電層の表面に微細な凹凸を形成する工程と、
前記第１の導電層上に第２の導電層を形成する工程と、
を具備することを特徴とする配線の製造方法。
【請求項１７】
絶縁膜上にバリア層を形成する工程と、
前記バリア層上にウエッティング層を形成する工程と、
前記ウエッティング層上にＡｌ合金層又はＡｌ層を形成しながら該ウエッティング層と該Ａｌ合金層又はＡｌ層を反応させることにより、前記バリア層上に反応層を形成する工程と、
を具備することを特徴とする配線の製造方法。
【請求項１８】
絶縁膜上にバリア層を形成する工程と、
前記バリア層上に第１のウエッティング層を形成する工程と、
前記第１のウエッティング層上に第１のＡｌ合金層又は第１のＡｌ層を形成しながら該第１のウエッティング層と該第１のＡｌ合金層又は第１のＡｌ層を反応させることにより、前記バリア層上に第１の反応層を形成する工程と、
前記第１の反応層上に第２のウエッティング層を形成する工程と、
前記第２のウエッティング層上に第２のＡｌ合金層又は第２のＡｌ層を形成しながら該第２のウエッティング層と該第２のＡｌ合金層又は第２のＡｌ層を反応させることにより、前記第１の反応層上に第２の反応層を形成する工程と、
を具備することを特徴とする配線の製造方法。
【請求項１９】
前記絶縁膜上にバリア層を形成する工程と、
前記バリア層上に第１のウエッティング層を形成する工程と、
前記第１のウエッティング層上に第１のＡｌ合金層又は第１のＡｌ層を形成しながら該第１のウエッティング層と該第１のＡｌ合金層又は第１のＡｌ層を反応させることにより、前記バリア層上に第１の反応層を形成すると共に第１の反応層上に未反応の第１の未反応Ａｌ合金層又は第１の未反応Ａｌ層を形成する工程と、
前記第１の未反応Ａｌ合金層又は第１の未反応Ａｌ層上に第２のウエッティング層を形成する工程と、
前記第２のウエッティング層上に第２のＡｌ合金層又は第２のＡｌ層を形成しながら該第２のウエッティング層と該第２のＡｌ合金層又は第２のＡｌ層を反応させることにより、前記第１の反応層上に第２の反応層を形成すると共に第２の反応層上に未反応の第２の未反応Ａｌ合金層又は第２の未反応Ａｌ層を形成する工程と、
を具備することを特徴とする配線の製造方法。
【請求項２０】
絶縁膜上に形成され、表面に微細な凹凸が形成されたバリア層と、
前記バリア層上に形成され、表面に微細な凹凸が形成されたた第１の導電層と、
前記第１の導電層上に形成された第２の導電層と、
を具備することを特徴とする配線。
【請求項２１】
絶縁膜上に形成されたバリア層と、
前記バリア層上に形成され、第１のウエッティング層と第１のＡｌ合金層又は第１のＡｌ層との反応によって形成された第１の反応層と、
前記第１の反応層上に形成され、第２のウエッティング層と第２のＡｌ合金層又は第２のＡｌ層との反応によって形成された第２の反応層と、
を具備することを特徴とする配線。
【請求項２２】
絶縁膜上に形成されたバリア層と、
前記バリア層上に形成され、第１のウエッティング層と第１のＡｌ合金層又は第１のＡｌ層との反応によって形成された第１の反応層と、
前記第１の反応層上に形成され、第１のウエッティング層と第１のＡｌ合金層又は第１のＡｌ層が反応しないことにより形成された第１の未反応Ａｌ合金層又は第１の未反応Ａｌ層と、
前記第１の未反応Ａｌ合金層又は第１の未反応Ａｌ層上に形成され、第２のウエッティング層と第２のＡｌ合金層又は第２のＡｌ層との反応によって形成された第２の反応層と、
前記第２の反応層上に形成され、第２のウエッティング層と第２のＡｌ合金層又は第２のＡｌ層が反応しないことにより形成された第２の未反応Ａｌ合金層又は第２の未反応Ａｌ層と、
を具備することを特徴とする配線。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配線、その製造方法、半導体装置及びその製造方法に関するものである。特には、配線を形成する際に微細化された接続孔内で断線の発生を抑制した配線、その製造方法、半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
図７は、従来の半導体装置の製造方法を説明するための断面図である。
まず、シリコン基板１０１の上にシリコン酸化膜などの絶縁膜１０２を形成する。次いで、この絶縁膜１０２の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、絶縁膜１０２の上にはレジストパターンが形成される。
【０００３】
次いで、このレジストパターンをマスクとして絶縁膜１０２をエッチングすることにより、絶縁膜１０２にはシリコン基板１０１上に位置するコンタクトホール１０２ａが形成される。次いで、このコンタクトホール１０２ａ内及び絶縁膜１０２上にＴｉ層１０３をスパッタリングにより形成する。次いで、このＴｉ層１０３の上にＴｉＮ層１０４をスパッタリングにより形成する。前記ＴｉＮ層１０４及びＴｉ層１０３はバリアとして作用する。
【０００４】
次いで、コンタクトホール１０２ａ内及びＴｉＮ層１０４上にＡｌ合金層１０５をスパッタリングにより堆積する。次いで、このＡｌ合金層１０５をパターニングすることにより、絶縁膜１０２上にはシリコン基板１０１に電気的に接続されたＡｌ合金配線が形成される。
【０００５】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置の製造方法では、Ａｌ合金配線を形成する際にＡｌ合金層１０５を１５０℃〜３５０℃程度の比較的に高い温度でスパッタリングにより形成している。この際、Ａｌの流動性のため、矢印で示す表面張力側にＡｌ原子が引っ張られることがある。これにより、コンタクトホール内でＡｌ合金配線に断線（図７に示す部分Ａ）が生じてしまい、配線不良が発生することがある。このような断線はコンタクトホールが微細化されるほど顕著に発生する問題である。
【０００６】
本発明は上記のような事情を考慮してなされたものであり、その目的は、配線を形成する際に微細化された接続孔内で断線の発生を抑制した配線、その製造方法、半導体装置及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にバリア層を形成する工程と、
前記バリア層の表面をプラズマエッチングすることにより、該バリア層の表面に微細な凹凸を形成する工程と、
前記バリア層上及び前記接続孔内に導電層を形成する工程と、
を具備することを特徴とする。
【０００８】
本発明に係る半導体装置の製造方法は、下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にバリア層を形成する工程と、
前記バリア層の表面をプラズマエッチングすることにより、該バリア層の表面に微細な凹凸を形成する工程と、
前記バリア層上及び前記接続孔内に第１の導電層を形成する工程と、
前記第１の導電層の表面をプラズマエッチングすることにより、該第１の導電層の表面に微細な凹凸を形成する工程と、
前記第１の導電層上及び前記接続孔内に第２の導電層を形成する工程と、
を具備することを特徴とする。
【０００９】
上記半導体装置の製造方法によれば、第１の導電層及び第２の導電層それぞれを成膜する前に、各々の導電層の下層の表面をプラズマエッチングしている。このため、第１及び第２の導電層を成膜した際、導電層の材料の流動性を抑制し、各々の導電層を均一に成膜することができる。このような表面をプラズマエッチングする工程と導電層を形成する工程を何回も繰り返しながら導電層を形成することにより、接続孔内での配線の断線の発生を抑制できる。したがって、接続孔が微細化されても配線不良の発生を抑制でき、信頼性の高い配線を形成することが可能となる。
【００１０】
また、本発明に係る半導体装置の製造方法においては、前記第２の導電層を形成する工程の後に、前記第１の導電層、第２の導電層及びバリア層をパターニングすることにより、前記絶縁膜上に配線を形成する工程をさらに具備することが好ましい。
【００１１】
また、本発明に係る半導体装置の製造方法においては、前記第１及び第２の導電層それぞれがＡｌ合金層又はＡｌ層であることが好ましい。
【００１２】
また、本発明に係る半導体装置の製造方法においては、前記バリア層を形成する工程は、前記接続孔内及び前記絶縁膜上にＴｉ層を形成する工程、又は、前記接続孔内及び前記絶縁膜上にＴｉ層を形成し、該Ｔｉ層上及び前記接続孔内にＴｉＮ層を形成する工程であることが好ましい。
【００１３】
本発明に係る半導体装置の製造方法は、下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にバリア層を形成する工程と、
前記バリア層上及び前記接続孔内にウエッティング層を形成する工程と、
前記ウエッティング層上及び前記接続孔内にＡｌ合金層又はＡｌ層を形成しながら該ウエッティング層と該Ａｌ合金層又はＡｌ層を反応させることにより、前記バリア層上に反応層を形成する工程と、
を具備することを特徴とする。
【００１４】
本発明に係る半導体装置の製造方法は、下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にバリア層を形成する工程と、
前記バリア層上及び前記接続孔内に第１のウエッティング層を形成する工程と、
前記第１のウエッティング層上及び前記接続孔内に第１のＡｌ合金層又は第１のＡｌ層を形成しながら該第１のウエッティング層と該第１のＡｌ合金層又は第１のＡｌ層を反応させることにより、前記バリア層上に第１の反応層を形成する工程と、
前記第１の反応層上及び前記接続孔内に第２のウエッティング層を形成する工程と、
前記第２のウエッティング層上及び前記接続孔内に第２のＡｌ合金層又は第２のＡｌ層を形成しながら該第２のウエッティング層と該第２のＡｌ合金層又は第２のＡｌ層を反応させることにより、前記第１の反応層上に第２の反応層を形成する工程と、
を具備することを特徴とする。
【００１５】
本発明に係る半導体装置の製造方法は、下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にバリア層を形成する工程と、
前記バリア層上及び前記接続孔内に第１のウエッティング層を形成する工程と、
前記第１のウエッティング層上及び前記接続孔内に第１のＡｌ合金層又は第１のＡｌ層を形成しながら該第１のウエッティング層と該第１のＡｌ合金層又は第１のＡｌ層を反応させることにより、前記バリア層上に第１の反応層を形成すると共に第１の反応層上に未反応の第１の未反応Ａｌ合金層又は第１の未反応Ａｌ層を形成する工程と、
前記第１の反応層上及び前記接続孔内に第２のウエッティング層を形成する工程と、
前記第２のウエッティング層上及び前記接続孔内に第２のＡｌ合金層又は第２のＡｌ層を形成しながら該第２のウエッティング層と該第２のＡｌ合金層又は第２のＡｌ層を反応させることにより、前記第１の反応層上に第２の反応層を形成すると共に第２の反応層上に未反応の第２の未反応Ａｌ合金層又は第２の未反応Ａｌ層を形成する工程と、
を具備することを特徴とする。
【００１６】
上記半導体装置の製造方法によれば、Ａｌ合金層又はＡｌ層の下にウエッティング層を形成しているため、Ａｌ合金層又はＡｌ層の流動性を向上させることができる。また、ウエッティング層上にＡｌ合金層又はＡｌ層を形成しながらウエッティング層とＡｌ合金層又はＡｌ層を反応させることにより反応層を形成するため、Ａｌ合金層又はＡｌ層を成膜した際、Ａｌの流動性を抑制し、各々の反応層及び未反応Ａｌ合金層又は未反応Ａｌ層を均一に成膜することができる。このようなウエッティング層を形成する工程とＡｌ合金層又はＡｌ層を形成する工程を繰り返しながら反応層及び未反応Ａｌ合金層又は未反応Ａｌ層を形成することにより、接続孔内での配線の断線の発生を抑制できる。したがって、接続孔が微細化されても配線不良の発生を抑制でき、信頼性の高い配線を形成することが可能となる。
【００１７】
また、本発明に係る半導体装置の製造方法においては、前記第１及び第２のウエッティング層それぞれがＴｉ層又はＳｉ層であることが好ましい。
【００１８】
本発明に係る半導体装置は、下地膜上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地膜上に位置する接続孔と、
前記接続孔内及び前記絶縁膜上に形成され、表面に微細な凹凸が形成されたバリア層と、
前記バリア層上及び前記接続孔内に形成された導電層と、
を具備することを特徴とする。
【００１９】
本発明に係る半導体装置は、下地膜上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地膜上に位置する接続孔と、
前記接続孔内及び前記絶縁膜上に形成され、表面に微細な凹凸が形成されたバリア層と、
前記バリア層上及び前記接続孔内に形成され、表面に微細な凹凸が形成されたた第１の導電層と、
前記第１の導電層上及び前記接続孔内に形成された第２の導電層と、
を具備することを特徴とする。
【００２０】
本発明に係る半導体装置は、下地膜上に形成された絶縁膜と、
前記絶縁膜上に形成され、前記下地膜上に位置する接続孔と、
前記接続孔内及び前記絶縁膜上に形成されたバリア層と、
前記バリア層上及び前記接続孔内に形成され、ウエッティング層とＡｌ合金層又はＡｌ層との反応によって形成された反応層と、
を具備することを特徴とする。
【００２１】
本発明に係る半導体装置は、下地膜上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地膜上に位置する接続孔と、
前記接続孔内及び前記絶縁膜上に形成されたバリア層と、
前記バリア層上及び前記接続孔内に形成され、第１のウエッティング層と第１のＡｌ合金層又は第１のＡｌ層との反応によって形成された第１の反応層と、
前記第１の反応層上及び前記接続孔内に形成され、第２のウエッティング層と第２のＡｌ合金層又は第２のＡｌ層との反応によって形成された第２の反応層と、
を具備することを特徴とする。
【００２２】
本発明に係る半導体装置は、下地膜上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地膜上に位置する接続孔と、
前記接続孔内及び前記絶縁膜上に形成されたバリア層と、
前記バリア層上及び前記接続孔内に形成され、第１のウエッティング層と第１のＡｌ合金層又は第１のＡｌ層との反応によって形成された第１の反応層と、
前記第１の反応層上に形成され、第１のウエッティング層と第１のＡｌ合金層又は第１のＡｌ層が反応しないことにより形成された第１の未反応Ａｌ合金層又は第１の未反応Ａｌ層と、
前記第１の未反応Ａｌ合金層又は第１の未反応Ａｌ層上及び前記接続孔内に形成され、第２のウエッティング層と第２のＡｌ合金層又は第２のＡｌ層との反応によって形成された第２の反応層と、
前記第２の反応層上に形成され、第２のウエッティング層と第２のＡｌ合金層又は第２のＡｌ層が反応しないことにより形成された第２の未反応Ａｌ合金層又は第２の未反応Ａｌ層と、
を具備することを特徴とする。
【００２３】
本発明に係る配線の製造方法は、絶縁膜上にバリア層を形成する工程と、
前記バリア層の表面をプラズマエッチングすることにより、該バリア層の表面に微細な凹凸を形成する工程と、
前記バリア層上に導電層を形成する工程と、
を具備することを特徴とする。
【００２４】
本発明に係る配線の製造方法は、絶縁膜上にバリア層を形成する工程と、
前記バリア層の表面をプラズマエッチングすることにより、該バリア層の表面に微細な凹凸を形成する工程と、
前記バリア層上に第１の導電層を形成する工程と、
前記第１の導電層の表面をプラズマエッチングすることにより、該第１の導電層の表面に微細な凹凸を形成する工程と、
前記第１の導電層上に第２の導電層を形成する工程と、
を具備することを特徴とする。
【００２５】
本発明に係る配線の製造方法は、絶縁膜上にバリア層を形成する工程と、
前記バリア層上にウエッティング層を形成する工程と、
前記ウエッティング層上にＡｌ合金層又はＡｌ層を形成しながら該ウエッティング層と該Ａｌ合金層又はＡｌ層を反応させることにより、前記バリア層上に反応層を形成する工程と、
を具備することを特徴とする。
【００２６】
本発明に係る配線の製造方法は、絶縁膜上にバリア層を形成する工程と、
前記バリア層上に第１のウエッティング層を形成する工程と、
前記第１のウエッティング層上に第１のＡｌ合金層又は第１のＡｌ層を形成しながら該第１のウエッティング層と該第１のＡｌ合金層又は第１のＡｌ層を反応させることにより、前記バリア層上に第１の反応層を形成する工程と、
前記第１の反応層上に第２のウエッティング層を形成する工程と、
前記第２のウエッティング層上に第２のＡｌ合金層又は第２のＡｌ層を形成しながら該第２のウエッティング層と該第２のＡｌ合金層又は第２のＡｌ層を反応させることにより、前記第１の反応層上に第２の反応層を形成する工程と、
を具備することを特徴とする。
【００２７】
本発明に係る配線の製造方法は、前記絶縁膜上にバリア層を形成する工程と、
前記バリア層上に第１のウエッティング層を形成する工程と、
前記第１のウエッティング層上に第１のＡｌ合金層又は第１のＡｌ層を形成しながら該第１のウエッティング層と該第１のＡｌ合金層又は第１のＡｌ層を反応させることにより、前記バリア層上に第１の反応層を形成すると共に第１の反応層上に未反応の第１の未反応Ａｌ合金層又は第１の未反応Ａｌ層を形成する工程と、
前記第１の未反応Ａｌ合金層又は第１の未反応Ａｌ層上に第２のウエッティング層を形成する工程と、
前記第２のウエッティング層上に第２のＡｌ合金層又は第２のＡｌ層を形成しながら該第２のウエッティング層と該第２のＡｌ合金層又は第２のＡｌ層を反応させることにより、前記第１の反応層上に第２の反応層を形成すると共に第２の反応層上に未反応の第２の未反応Ａｌ合金層又は第２の未反応Ａｌ層を形成する工程と、
を具備することを特徴とする。
【００２８】
本発明に係る配線は、絶縁膜上に形成され、表面に微細な凹凸が形成されたバリア層と、
前記バリア層上に形成され、表面に微細な凹凸が形成されたた第１の導電層と、
前記第１の導電層上に形成された第２の導電層と、
を具備することを特徴とする。
【００２９】
本発明に係る配線は、絶縁膜上に形成されたバリア層と、
前記バリア層上に形成され、第１のウエッティング層と第１のＡｌ合金層又は第１のＡｌ層との反応によって形成された第１の反応層と、
前記第１の反応層上に形成され、第２のウエッティング層と第２のＡｌ合金層又は第２のＡｌ層との反応によって形成された第２の反応層と、
を具備することを特徴とする。
【００３０】
本発明に係る配線は、絶縁膜上に形成されたバリア層と、
前記バリア層上に形成され、第１のウエッティング層と第１のＡｌ合金層又は第１のＡｌ層との反応によって形成された第１の反応層と、
前記第１の反応層上に形成され、第１のウエッティング層と第１のＡｌ合金層又は第１のＡｌ層が反応しないことにより形成された第１の未反応Ａｌ合金層又は第１の未反応Ａｌ層と、
前記第１の未反応Ａｌ合金層又は第１の未反応Ａｌ層上に形成され、第２のウエッティング層と第２のＡｌ合金層又は第２のＡｌ層との反応によって形成された第２の反応層と、
前記第２の反応層上に形成され、第２のウエッティング層と第２のＡｌ合金層又は第２のＡｌ層が反応しないことにより形成された第２の未反応Ａｌ合金層又は第２の未反応Ａｌ層と、
を具備することを特徴とする。
【００３１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１（Ａ）〜（Ｃ）及び図２は、本発明に係る第１の実施の形態による半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、配線の製造する工程を有するものである。
【００３２】
まず、図１（Ａ）に示すように、シリコン基板、配線などの下地膜１の上にシリコン酸化膜、ＢＰＳＧ（ｂｏｒｏ−ｐｈｏｓｐｈｏ　ｓｉｌｉｃａｔｅ　ｇｌａｓｓ　）膜などの絶縁膜２をＣＶＤ（ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ）法により形成する。次いで、この絶縁膜２の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、絶縁膜２の上にはレジストパターンが形成される。
【００３３】
次いで、このレジストパターンをマスクとして絶縁膜２をエッチングすることにより、絶縁膜２には下地膜１上に位置する接続孔（コンタクトホール又はビアホール）２ａが形成される。この際のエッチングはウエットエッチングでもドライエッチングでも良い。次いで、この接続孔２ａ内及び絶縁膜２上にＴｉ層３をスパッタリングにより形成する。次いで、Ｔｉ層３上にＴｉＮ層４をスパッタリングにより形成する。Ｔｉ層３とＴｉＮ層４はバリア層として作用する。
【００３４】
この後、図１（Ｂ）に示すように、質量数の大きい元素、例えばＸｅを用いてＴｉＮ層４の表面を粗くプラズマエッチングする。これにより、ＴｉＮ層４の表面に微細な凹凸が形成される。この際のプラズマエッチング条件は、Ｈ、Ｏ、Ｎの不純物を含まないためにも減圧下が望ましいので、圧力が１×１０−５Ｔｏｒｒ以下、Ｘｅガス流量が０．５ｃｃ〜１０ｃｃ程度、Ｘｅガス流入時のガス圧が０．５×１０−３Ｔｏｒｒ〜３×１０−３Ｔｏｒｒ中にて１０〜１００Ｖの加速電圧を印加し、ウエハ上のターゲットにＸｅエッチングするものである。但し、ガス流量はチャンバー容積によって適宜変更することが好ましい。次いで、接続孔２ａ内及びＴｉＮ層４上に導電層としてのＡｌ合金層５ａを１５０℃〜３５０℃程度の温度でＡｒガスを供給しながらスパッタリングにより薄く堆積する。
【００３５】
次に、図１（Ｃ）に示すように、質量数の大きい元素、例えばＸｅを用いてＡｌ合金層５ａの表面を粗くプラズマエッチングする。これにより、Ａｌ合金層５ａの表面に微細な凹凸が形成される。この際のプラズマエッチング条件はＴｉＮ層４のプラズマエッチング条件と同様である。次いで、接続孔２ａ内及びＡｌ合金層５ａ上に導電層としてのＡｌ合金層５ｂを１５０℃〜３５０℃程度の温度でＡｒガスを供給しながらスパッタリングにより薄く堆積する。
【００３６】
この後、図２に示すように、上記プラズマエッチング工程とＡｌ合金層のスパッタリング工程を繰り返すことにより、ＴｉＮ層４上にＡｌ合金層５ａ〜５ｄが形成される。
すなわち、質量数の大きい元素、例えばＸｅを用いてＡｌ合金層５ｂの表面を粗くプラズマエッチングすることにより、Ａｌ合金層５ｂの表面に微細な凹凸を形成した後、Ａｌ合金層５ｂ上に導電層としてのＡｌ合金層５ｃを１５０℃〜３５０℃程度の温度でＡｒガスを供給しながらスパッタリングにより薄く堆積する。次いで、質量数の大きい元素、例えばＸｅを用いてＡｌ合金層５ｃの表面を粗くプラズマエッチングすることにより、Ａｌ合金層５ｃの表面に微細な凹凸を形成した後、Ａｌ合金層５ｃ上に導電層としてのＡｌ合金層５ｄを１５０℃〜３５０℃程度の温度でＡｒガスを供給しながらスパッタリングにより薄く堆積する。
【００３７】
なお、ＴｉＮ層４、Ａｌ合金層５ａ〜５ｃの表面を粗くエッチングするのは、ＴｉＮ層４、Ａｌ合金層５ａ〜５ｃそれぞれの全表面でも良いが、接続孔２ａ内のＴｉＮ層、Ａｌ合金層５ａ〜５ｃそれぞれの表面だけでも良い。即ち、少なくとも接続孔内のＴｉＮ層、Ａｌ合金層５ａ〜５ｃそれぞれの表面を粗くエッチングすることが望ましい。また、上記プラズマエッチング工程とＡｌ合金層のスパッタリング工程を繰り返すプロセスは同一チャンバー内で行うことが望ましい。
【００３８】
次いで、このＡｌ合金層５ａ〜５ｄ、ＴｉＮ層４及びＴｉ層３をパターニングすることにより、絶縁膜２上には下地膜１に電気的に接続されたＡｌ合金配線が形成される。
【００３９】
上記第１の実施の形態によれば、Ａｌ合金層５ａ〜５ｄを成膜する前に、各々のＡｌ合金層５ａ〜５ｄの下層の表面を質量数の大きい元素を用いて粗くエッチングしている。このため、Ａｌ合金層５ａ〜５ｄを成膜した際、Ａｌの流動性を抑制し、各々のＡｌ合金層５ａ〜５ｄを均一に成膜することができる。このような表面を粗くエッチングする工程とＡｌ合金層を形成する工程を何回も繰り返しながらＡｌ合金層５ａ〜５ｄを形成することにより、接続孔内でのＡｌ合金配線の断線の発生を抑制でき、良好なカバレージのＡｌプラグ、Ａｌ合金配線を形成することができる。したがって、接続孔が微細化されても配線不良の発生を抑制でき、信頼性の高いＡｌ合金配線を形成することが可能となる。
【００４０】
尚、上記第１の実施の形態では、接続孔２ａ内及び絶縁膜２上にＴｉ層３を形成し、Ｔｉ層３上にＴｉＮ層４を形成し、ＴｉＮ層４上にＡｌ合金層５ａを形成しているが、接続孔２ａ内及び絶縁膜２上にＴｉ層３を形成し、Ｔｉ層３上にＡｌ合金層５ａを形成することも可能である。
【００４１】
図３（Ａ）〜（Ｃ）は、本発明に係る第２の実施の形態による半導体装置の製造方法を示す断面図であり、図１及び図２と同一部分には同一符号を付す。この半導体装置の製造方法は、配線の製造する工程を有するものである。
【００４２】
図３（Ａ）に示す工程は図１（Ａ）に示す工程と同様であるので説明を省略する。
次に、図３（Ｂ）に示すように、ＴｉＮ層４上及び接続孔２ａ内に例えばＴｉ層又はＳｉ層などのウエッティング層を形成する。このウエッティング層の成膜方法は、種々の方法を適用することが可能であり、例えばスパッタリングやＣＶＤ法を用いることも可能である。また、ウエッティング層はＡｌの流動性を向上させる機能を有するものである。
【００４３】
次いで、ウエッティング層上に導電層としてのＡｌ合金層を３５０℃〜４５０℃程度の高温でスパッタリングにより薄く堆積する。これにより、ウエッティング層とＡｌ合金層が反応して、ＴｉＮ層４上には反応層６ａが形成されると共に反応層６ａ上には未反応のＡｌ合金層７ａが形成される。反応層６ａはＡｌ３Ｔｉなどである。
【００４４】
この後、図３（Ｃ）に示すように、Ａｌ合金層７ａ上及び接続孔２ａ内に例えばＴｉ層又はＳｉ層などのウエッティング層を形成する。次いで、ウエッティング層上に導電層としてのＡｌ合金層を３５０℃〜４５０℃程度の高温でスパッタリングにより薄く堆積する。これにより、ウエッティング層とＡｌ合金層が反応して、Ａｌ合金層７ａ上には反応層６ｂが形成されると共に反応層６ｂ上には未反応のＡｌ合金層７ｂが形成される。
【００４５】
次いで、上記ウエッティング層の形成工程とＡｌ合金層のスパッタリング工程を繰り返すことにより、ＴｉＮ層４上に反応層とＡｌ合金層が交互に形成される。すなわち、Ａｌ合金層７ｂ上及び接続孔２ａ内にウエッティング層を形成し、ウエッティング層上に導電層としてのＡｌ合金層を高温でスパッタリングにより薄く堆積することにより、ウエッティング層とＡｌ合金層が反応して、Ａｌ合金層７ｂ上には反応層６ｃが形成されると共に反応層６ｃ上には未反応のＡｌ合金層７ｃが形成される。次いで、Ａｌ合金層７ｃ上にウエッティング層を形成し、ウエッティング層上に導電層としてのＡｌ合金層を高温でスパッタリングにより薄く堆積することにより、ウエッティング層とＡｌ合金層が反応して、Ａｌ合金層７ｃ上には反応層６ｄが形成されると共に反応層６ｄ上には未反応のＡｌ合金層７ｄが形成される。
【００４６】
次に、このＡｌ合金層７ａ〜７ｄ、反応層６ａ〜６ｄ、ＴｉＮ層４及びＴｉ層３をパターニングすることにより、絶縁膜２上には下地膜１に電気的に接続されたＡｌ合金配線が形成される。
【００４７】
上記第２の実施の形態によれば、Ａｌ合金層の下にウエッティング層を形成しているため、Ａｌ合金層の流動性を向上させることができる。また、ウエッティング層上にＡｌ合金層を高温でスパッタリングすることにより、ウエッティング層とＡｌ合金層の反応層を形成しているため、Ａｌ合金層を成膜した際、Ａｌの流動性を抑制し、各々の反応層６ａ〜６ｄ及びＡｌ合金層７ａ〜７ｄを均一に成膜することができる。このようなウエッティング層を形成する工程とＡｌ合金層を形成する工程を何回も繰り返しながら反応層６ａ〜６ｄ及びＡｌ合金層７ａ〜７ｄを形成することにより、接続孔内でのＡｌ合金配線の断線の発生を抑制でき、良好なカバレージのＡｌプラグ、Ａｌ合金配線を形成することができる。したがって、接続孔が微細化されても配線不良の発生を抑制でき、信頼性の高いＡｌ合金配線を形成することが可能となる。
【００４８】
尚、上記第１及び第２の実施の形態では、下地膜１としてシリコン基板、配線を用いているが、これに限定されるものではなく、他の下地膜として例えばポリシリコン膜又はアモルファスシリコン膜を用いることも可能である。
【００４９】
また、上記第１及び第２の実施の形態では、Ａｌ合金層５を用いているが、Ａｌ合金層に代えてＡｌ層を用いることも可能である。
【００５０】
また、上記第２の実施の形態では、未反応のＡｌ合金層が形成される程度にＡｌ合金層を厚く成膜しているが、未反応のＡｌ合金層が残ることがない程度にＡｌ合金層を薄く成膜することも可能である。この場合は、ＴｉＮ層４上には積層された反応層のみが形成されることになる。
【００５１】
また、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【００５２】
【実施例】
図４（Ａ）〜（Ｃ）及び図５（Ｄ）〜（Ｆ）は、本発明に係る第１の実施例による半導体装置の製造方法を示す断面図である。
まず、図４（Ａ）に示すように、シリコン基板１１の表面上に図示せぬ素子分離膜を形成し、素子分離膜の相互間のシリコン基板１１上にゲート絶縁膜であるゲート酸化膜１７を熱酸化法により形成する。
【００５３】
この後、ゲート酸化膜１７の上にＣＶＤ法により多結晶シリコン膜を堆積する。次に、この多結晶シリコン膜をパターニングすることにより、ゲート酸化膜１７の上には多結晶シリコンからなるゲート電極１０が形成される。次に、ゲート電極１０及び素子分離膜をマスクとしてシリコン基板１１に不純物イオンをイオン注入し、シリコン基板１１に熱処理を施す。これにより、シリコン基板１のソース／ドレイン領域には自己整合的にソース／ドレイン領域の拡散層１８，１９が形成される。
【００５４】
次に、図４（Ｂ）に示すように、次に、ゲート電極１０、ソース／ドレイン領域の拡散層１８，１９及び素子分離膜を含む全面上に層間絶縁膜２１をＣＶＤ法により堆積する。この後、この層間絶縁膜２１の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、層間絶縁膜２１上にはレジストパターン１２が形成される。
【００５５】
次いで、図４（Ｃ）に示すように、このレジストパターン１２をマスクとして層間絶縁膜２１及びゲート酸化膜１７をエッチングすることにより、該層間絶縁膜２１にはゲート電極１０及びソース／ドレイン領域の拡散層１８，１９の上に位置するコンタクトホール２１ａ〜２１ｃが形成される。
【００５６】
次に、図５（Ｄ）に示すように、レジストパターン１２を剥離した後、コンタクトホール２１ａ〜２１ｃ内及び層間絶縁膜２１上にＴｉ層１３をスパッタリングにより形成する。次いで、Ｔｉ層１３上にＴｉＮ層１４をスパッタリングにより形成する。
【００５７】
この後、図５（Ｅ）に示すように、例えばＸｅを用いてＴｉＮ層１４の表面を粗くプラズマエッチングする。これにより、ＴｉＮ層１４の表面に微細な凹凸が形成される。次いで、コンタクトホール２１ａ〜２１ｃ内及びＴｉＮ層１４上に導電層としてのＡｌ合金層１５ａを１５０℃〜３５０℃程度の温度でＡｒガスを供給しながらスパッタリングにより薄く堆積する。
【００５８】
次に、図５（Ｆ）に示すように、例えばＸｅを用いてＡｌ合金層１５ａの表面を粗くプラズマエッチングする。これにより、Ａｌ合金層１５ａの表面に微細な凹凸が形成される。この際のプラズマエッチング条件はＴｉＮ層１４のプラズマエッチング条件と同様である。次いで、コンタクトホール内及びＡｌ合金層１５ａ上に導電層としてのＡｌ合金層１５ｂを１５０℃〜３５０℃程度の温度でＡｒガスを供給しながらスパッタリングにより薄く堆積する。
【００５９】
次いで、例えばＸｅを用いてＡｌ合金層１５ｂの表面を粗くプラズマエッチングする。これにより、Ａｌ合金層１５ｂの表面に微細な凹凸が形成される。この際のプラズマエッチング条件はＴｉＮ層１４のプラズマエッチング条件と同様である。次いで、コンタクトホール内及びＡｌ合金層１５ｂ上に導電層としてのＡｌ合金層１５ｃを１５０℃〜３５０℃程度の温度でＡｒガスを供給しながらスパッタリングにより薄く堆積する。
【００６０】
次いで、このＡｌ合金層１５ａ〜１５ｃ、ＴｉＮ層１４及びＴｉ層１３をパターニングすることにより、絶縁膜２１上にはシリコン基板１に電気的に接続されたＡｌ合金配線が形成される。
【００６１】
上記第１の実施例によれば、Ａｌ合金層１５ａ〜１５ｃを成膜する前に、各々のＡｌ合金層１５ａ〜１５ｃの下層の表面を質量数の大きい元素を用いて粗くエッチングしている。このため、Ａｌ合金層１５ａ〜１５ｃを成膜した際、Ａｌの流動性を抑制し、各々のＡｌ合金層１５ａ〜１５ｃを均一に成膜することができる。このような表面を粗くエッチングする工程とＡｌ合金層を形成する工程を繰り返しながらＡｌ合金層を形成することにより、接続孔内でのＡｌ合金配線の断線の発生を抑制でき、良好なカバレージのＡｌプラグ、Ａｌ合金配線を形成することができる。
【００６２】
図６（Ａ）〜（Ｃ）は、本発明に係る第２の実施例による半導体装置の製造方法を示す断面図であり、図４及び図５と同一部分には同一符号を付す。この半導体装置の製造方法は、配線の製造する工程を有するものである。
まず、図４（Ａ）〜（Ｃ）に示す工程を行った後、図６（Ａ）に示すように、コンタクトホール内及び層間絶縁膜２１上にＴｉ層１３をスパッタリングにより形成する。次いで、Ｔｉ層１３上にＴｉＮ層１４をスパッタリングにより形成する。
【００６３】
次に、図６（Ｂ）に示すように、ＴｉＮ層１４上及びコンタクトホール内に例えばＴｉ層又はＳｉ層などのウエッティング層をＣＶＤ法により形成する。次いで、ウエッティング層上に導電層としてのＡｌ合金層を３５０℃〜４５０℃程度の高温でスパッタリングにより薄く堆積する。これにより、ウエッティング層とＡｌ合金層が反応して、ＴｉＮ層１４上には反応層２６ａが形成されると共に反応層２６ａ上には未反応のＡｌ合金層２７ａが形成される。反応層２６ａはＡｌ３Ｔｉなどである。
【００６４】
この後、図６（Ｃ）に示すように、Ａｌ合金層２７ａ上及びコンタクトホール内に例えばＴｉ層又はＳｉ層などのウエッティング層を形成する。次いで、ウエッティング層上に導電層としてのＡｌ合金層を３５０℃〜４５０℃程度の高温でスパッタリングにより薄く堆積する。これにより、ウエッティング層とＡｌ合金層が反応して、Ａｌ合金層２７ａ上には反応層２６ｂが形成されると共に反応層２６ｂ上には未反応のＡｌ合金層２７ｂが形成される。次に、このＡｌ合金層２７ａ〜２７ｃ、反応層２６ａ〜２６ｃ、ＴｉＮ層１４及びＴｉ層１３をパターニングすることにより、層間絶縁膜２１上にはシリコン基板１１に電気的に接続されたＡｌ合金配線が形成される。
【００６５】
上記第２の実施例によれば、Ａｌ合金層の下にウエッティング層を形成しているため、Ａｌ合金層の流動性を向上させることができる。また、ウエッティング層上にＡｌ合金層を高温でスパッタリングすることにより、ウエッティング層とＡｌ合金層の反応層を形成しているため、Ａｌ合金層を成膜した際、Ａｌの流動性を抑制し、各々の反応層２６ａ〜２６ｃ及びＡｌ合金層２７ａ〜２７ｃを均一に成膜することができる。このようなウエッティング層を形成する工程とＡｌ合金層を形成する工程を繰り返しながら反応層２６ａ〜２６ｃ及びＡｌ合金層２７ａ〜２７ｃを形成することにより、コンタクトホール内でのＡｌ合金配線の断線の発生を抑制でき、良好なカバレージのＡｌプラグ、Ａｌ合金配線を形成することができる。
【００６６】
尚、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【図１】第１の実施の形態による半導体装置の製造方法を示す断面図。
【図２】第１の実施の形態による半導体装置の製造方法を示す断面図。
【図３】第２の実施の形態による半導体装置の製造方法を示す断面図。
【図４】第１の実施例による半導体装置の製造方法を示す断面図。
【図５】第１の実施例による半導体装置の製造方法を示す断面図。
【図６】第２の実施例による半導体装置の製造方法を示す断面図。
【図７】従来の半導体装置の製造方法を説明するための断面図。
【符号の説明】
１…下地膜、２，１０２…絶縁膜、２ａ…接続孔、３，１３，１０３…Ｔｉ層、４，１４，１０４…ＴｉＮ層、５ａ〜５ｄ，１５ａ〜１５ｃ，１０５…Ａｌ合金層、６ａ〜６ｄ，２６ａ，２６ｂ…反応層、７ａ〜７ｄ，２７ａ，２７ｂ…未反応のＡｌ合金層、１０…ゲート電極、１１…シリコン基板、１２…レジストパターン、１７…ゲート酸化膜、１８，１９…ソース／ドレイン領域の拡散層、２１…層間絶縁膜、２１ａ〜２１ｃ，１０２ａ…コンタクトホール、１０１…シリコン基板
【図１】
2004134616.tif 000003
【図２】
2004134616.tif 000004
【図３】
2004134616.tif 000005
【図４】
2004134616.tif 000006
【図５】
2004134616.tif 000007
【図６】
2004134616.tif 000008
【図７】
2004134616.tif 000009