(57)【要約】【課題】長期間使用し続けても、電流増幅率の変化のより少ないラテラルトランジスタを提供することを目的とする。【解決手段】本発明に係るラテラルトランジスタは、ＬＯＣＯＳ酸化膜（フィールド絶縁膜）１２上に、コレクタ領域５からエミッタ領域６に向けて、コレクタ領域５とベース領域４とを覆うようにポリシリコン層１４を形成する。さらに、当該ポリシリコン層１２とエミッタ領域４とを電気的に接続するために、配線１５によりポリシリコン層１２とエミッタ領域４とを繋げる。【選択図】        図１
2004235198.tif 000002
【特許請求の範囲】
【請求項１】
エミッタ領域、コレクタ領域およびベース領域が基板の同一主面上に形成されるラテラルトランジスタにおいて、
前記コレクタ領域上と前記ベース領域上とにまたがって形成されるフィールド絶縁膜と、
前記コレクタ領域から前記エミッタ領域に向けて、前記フィールド絶縁膜を介して前記コレクタ領域と前記ベース領域とを覆うように、前記フィールド絶縁膜上に形成される導電体層とを、
備えており、
前記エミッタ領域と前記導電体層とは電気的に接続している、
ことを特徴とするラテラルトランジスタ。
【請求項２】
前記基板上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記層間絶縁膜に設けられたビアホールを介して前記エミッタ領域と前記導電体層とに接続された配線とを、
さらに備えていることを特徴とする請求項１に記載のラテラルトランジスタ。
【請求項３】
前記導電体層は、前記エミッタ領域に接触するまで延設されている、
ことを特徴とする請求項１に記載のラテラルトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ラテラルトランジスタに係る発明であって、特に、長期に渡って電流増幅率が安定するラテラルトランジスタの構造に関するものである。
【０００２】
【従来の技術】
従来より、自動車、モータ、蛍光表示またはオーディオ装置等の製品にラテラルトランジスタが用いられている。
【０００３】
ここで、ラテラルトランジスタとは、エミッタ、コレクタおよびベースが基板の同一表面内に形成され、エミッタから注入された少数キャリア流の表面に平行な成分が動作を支配するトランジスタのことである（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平５−３６７０１号公報（第２図）
【０００５】
【発明が解決しようとする課題】
しかし、従来のラテラルトランジスタには、時系列的に電流増幅率が増加するという問題があった。
【０００６】
そこで、この発明は、長期に渡って電流増幅率がほぼ安定することができるラテラルトランジスタを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る請求項１に記載のラテラルトランジスタは、エミッタ領域、コレクタ領域およびベース領域が基板の同一主面上に形成されるラテラルトランジスタにおいて、前記コレクタ領域上と前記ベース領域上とにまたがって形成されるフィールド絶縁膜と、前記コレクタ領域から前記エミッタ領域に向けて、前記フィールド絶縁膜を介して前記コレクタ領域と前記ベース領域とを覆うように、前記フィールド絶縁膜上に形成される導電体層とを、備えており、前記エミッタ領域と前記導電体層とは電気的に接続している。
【０００８】
【発明の実施の形態】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
【０００９】
＜実施の形態＞
図１は、本実施の形態に係るラテラルトランジスタの構造を示す断面図である。
【００１０】
図１において、Ｐ−型の半導体基板１の表面内の所定の箇所に、Ｎ＋型の埋め込み拡散層２とＰ＋型分離拡散層３とが形成されている。また、Ｐ−型の半導体基板１、Ｎ＋型の埋め込み拡散層２およびＰ＋型分離拡散層３を覆うように、Ｎ型エピタキシャル層よりなるベース領域４が形成されている。
【００１１】
ここで、Ｐ＋型分離拡散層３の上部には、Ｐ型分離拡散層９が形成されており、Ｐ＋型分離拡散層３とＰ型分離拡散層９とで分離領域が形成されている。
【００１２】
また、ベース領域４の表面内に対して数百ｎｍの酸化処理を施し、写真製版処理を行った後に、ボロン等を注入して１１００℃以上の熱処理を行うことにより、所定の領域にＰ型拡散層であるコレクタ領域５が、平面視で環状に形成されている。
【００１３】
また、環状のコレクタ領域５に囲まれるように、Ｐ＋型拡散層であるエミッタ領域６が形成されている。つまり、図１から分かるように、ベース領域４・コレクタ領域５・エミッタ領域６は、半導体基板１の同一主面上に形成されている。
【００１４】
また、ベース領域４の所定の箇所には、配線１０との接触抵抗を下げる目的で、Ｎ＋型拡散層７が形成されており、コレクタ領域５の所定の箇所には、配線１１との接触抵抗を下げる目的で、Ｐ＋型拡散層８が形成されている。
【００１５】
また、ベース領域４、コレクタ領域５およびＰ型分離拡散層９を覆うように、フィールド絶縁膜であるＬＯＣＯＳ酸化膜１２が形成されいる。さらに、コレクタ領域５からエミッタ領域６に向けて、ＬＯＣＯＳ酸化膜１２を介してコレクタ領域６とベース領域４とを覆うように、導電体層であるポリシリコン層１４が形成されている。
【００１６】
また、当該ポリシリコン層１４およびＬＯＣＯＳ酸化膜１２等を覆うように、層間絶縁膜である酸化膜１３が形成されている。
【００１７】
ここで、酸化膜１３の所定の箇所には、貫通した開口部（ビアホール）が形成されおり、当該開口部にアルミニウム等の導電体を充填することにより、Ｎ＋型拡散層７と接続するように配線１０が配設されており、Ｐ＋型拡散層８と接続するように配線１１が配設されており、さらに、エミッタ領域６に接続するように配線１５が配設されている。
【００１８】
また、本発明に係るラテラルトランジスタでは、配線１５はポリシリコン層１４にも接続されており、エミッタ領域６とポリシリコン層１４とは電気的に接続されいる。
【００１９】
なお、図２は、図１で示したラテラルトランジスタの平面図である。ここで、各拡散層４，５，６，７，８，９の形状は点線で示しており、ポリシリコン層１４の形状は実線にて示している。また、各酸化膜１２，１３および配線１０，１１，１５の図示は省略している。
【００２０】
以上の構成から分かるように、本発明では、ポリシリコン層１４をＬＯＣＯＳ酸化膜１２の所定の位置に設け、配線１５によりエミッタ領域６と電気的に接続している。
【００２１】
さて、上記のように構成されたラテラルトランジスタの効果を説明するために、まず従来の構造のラテラルトランジスタについて説明する。
【００２２】
図３は、従来のラテラルトランジスタの構造を示す断面図である。ここで、図３において、実施の形態で記した符号と同一符号のものは、同一または同等の部材（部分）を示している。
【００２３】
また、図４は、図３で示した従来構造のラテラルトランジスタを動作させたときのベース・コレクタ接合での空乏層２０，２３の様子、および電子の流れ２１，２２を示す図である。
【００２４】
図４から分かるように、従来構造のラテラルトランジスタでは、動作状態時においてコレクタ・ベース接合付近で熱的に励起された電子（以下、ホットキャリアと称す）がドリフトするために、コレクタ領域からベース領域に向けて当該ホットキャリアが流れる（符号２２）。このとき、「＋」電位である配線１５の影響を受けて、ホットキャリアの一部は、ベース・コレクタ接合面付近のＬＯＣＯＳ酸化膜１２中にトラップされる。
【００２５】
したがって、ベース領域４、コレクタ領域５の上面付近の見かけ上の電位が下がり、ベース・コレクタ接合でのベース領域４側の空乏層２０は、当該ベース領域４の上面付近において広がり、コレクタ領域５側の空乏層２３は、当該コレクタ領域５の上面付近において狭くなる。
【００２６】
つまり、ＬＯＣＯＳ酸化膜１２中にホットキャリアがトラップされるに連れて実効ベース領域が狭くなり、次第にベース電流（電子流２１）が減少していく（電流増幅率に関しては、増加していく）ことを意味し、時系列的な安定性を有するラテラルトランジスタを提供することが出来なかった。
【００２７】
なお、図５は、従来構造のラテラルトランジスタの電流増幅率の時系列的変化を示す実験データであり、図５が示すように１０年後には、電流増幅率は初期の値よりも１６％程度も増加する。
【００２８】
しかし、本発明においては、ＬＯＣＯＳ酸化膜１２を介してコレクタ領域５とベース領域４とを覆うように、所定の位置にポリシリコン層１４が形成されており、当該ポリシリコン層１４とエミッタ領域６とを配線１５を介して電気的に接続しているので、図６に示すように、ベース領域４の上面付近の空乏層２０の時間経過に伴う広がりを抑制することができる。
【００２９】
つまり、ベース領域４に非常に接近した状態で、ポリシリコン層１４がエミッタ電位である「＋」に帯電した電極として作用するので、例えホットキャリアがＬＯＣＯＳ酸化膜１２中にトラップされたとしても、これによるベース領域４の上面近辺の電位低下よりも、ポリシリコン層１４の影響の方がより強く、トラップされたホットキャリアによる空乏層２０の広がりを抑制することができる。
【００３０】
また、ポリシリコン層１４は、コレクタ領域５の上方にも形成されているので、コレクタ領域５側の空乏層２３は、当該コレクタ領域５の上面付近においてより広がる。これにより、ホットキャリアはコレクタ領域５上のＬＯＣＯＳ酸化膜１２でトラップされる確率が多くなり、ベース領域４上のＬＯＣＯＳ酸化膜１２には、従来構造のラテラルトランジスタほどトラップされなくなる。
【００３１】
したがって、ホットキャリアがベース領域４側のＬＯＣＯＳ酸化膜１２中に、あまりトラップされなくなり、ベース領域４の上面付近の電位の低下をより抑制することができるので、この点においても空乏層２０の広がりをより防止する結果となる。
【００３２】
このように、本発明に係るラテラルトランジスタは、ベース・コレクタ接合でのベース領域４側の上面付近の空乏層２０の広がりを抑制することができるので、ベース電流が時系列的に減少する（電流増幅率に関しては、時系列的に増加する）ことを防止することができ、より品質の良いラテラルトランジスタを提供することができる。
【００３３】
また、ラテラルトランジスタの製造面においても、ポリシリコン層１４をＬＯＣＯＳ酸化膜１２の所定の箇所に作成するだけで済み、しかも当該作成に際しポリシリコン層１４の位置ズレマージンも比較的大きく取れるので、容易に本発明のラテラルトランジスタを作成することができる。
【００３４】
なお、本発明に係るラテラルトランジスタの別の形態として、図７の構造のものも作成することができる。つまり、ポリシリコン層１４が完全にエミッタ領域６をも覆う、換言すればエミッタ領域６に接触するまで延設されるように作成されてもかまわない。
【００３５】
また、本発明では、空乏層２０，２３の形状を制御する電極としてポリシリコン層１４を用いて構成したが、他の導電体層により構成してもかまわない。
【００３６】
【発明の効果】
本発明の請求項１に記載のラテラルトランジスタは、エミッタ領域、コレクタ領域およびベース領域が基板の同一主面上に形成されるラテラルトランジスタにおいて、前記コレクタ領域上と前記ベース領域上とにまたがって形成されるフィールド絶縁膜と、前記コレクタ領域から前記エミッタ領域に向けて、前記フィールド絶縁膜を介して前記コレクタ領域と前記ベース領域とを覆うように、前記フィールド絶縁膜上に形成される導電体層とを、備えており、前記エミッタ領域と前記導電体層とは電気的に接続しているので、ベース領域上面付近の空乏層の広がりを抑制することができ、長期に当該ラテラルトランジスタを動作させたとしても、ほぼ安定した電流増幅率を得ることができる。
【図面の簡単な説明】
【図１】本発明に係るラテラルトランジスタの断面構造を示す図である。
【図２】本発明に係るラテラルトランジスタの構造を示す平面図である。
【図３】従来構造のラテラルトランジスタの断面構造を示す図である。
【図４】従来構造のラテラルトランジスタにおける空乏層の様子および電子の流れを示す図である。
【図５】従来構造のラテラルトランジスタの電流増幅率の時系列的変化を示す実験データ図である。
【図６】本発明のラテラルトランジスタにおける空乏層の様子を示す図である。
【図７】本発明のラテラルトランジスタの他の形態を示す拡大断面図である。
【符号の説明】
１  半導体基板、２  埋め込み拡散層、３  Ｐ＋型分離拡散層、４  ベース領域、５  コレクタ領域、６  エミッタ領域、７  Ｎ＋型拡散層、８  Ｐ＋型拡散層、９  Ｐ型分離拡散層、１０，１１，１５  配線、１２  ＬＯＣＯＳ酸化膜、１３  酸化膜、１４  ポリシリコン層、２０，２３  空乏層。
【図１】
2004235198.tif 000003
【図２】
2004235198.tif 000004
【図３】
2004235198.tif 000005
【図４】
2004235198.tif 000006
【図５】
2004235198.tif 000007
【図６】
2004235198.tif 000008
【図７】
2004235198.tif 000009