(57)【要約】【課題】有機発光ダイオードの寿命特性、動画の表示画質および発光効率のバランスを向上できる有機発光ダイオード駆動回路及びそれを用いたディスプレイ装置を提供することを目的とする。【解決手段】流れる直流電流値に応じた明るさで発光する表示素子と、第１電界効果トランジスタと、保持容量と、第２電界効果トランジスタと、第１電界効果トランジスタのドレインと表示素子のアノード間にソースとドレインを接続した第３電界効果トランジスタと、補償容量と、表示素子のアノードと負電源間にドレインとソースを接続した第４電界効果トランジスタと、第５電界効果トランジスタを有し、画像信号の垂直同期に同期し、画像信号の１フィールド期間内の所定期間に第３電界効果トランジスタをオフし、所定期間内の一定期間に第４電界効果トランジスタをオンして表示素子に逆バイアスを印加する。【選択図】        図３
2004361737.tif 000002
【特許請求の範囲】
【請求項１】
流れる直流電流値に応じた明るさで発光する表示素子と、
正電源にソースを接続した第１電界効果トランジスタと、
前記第１電界効果トランジスタのゲートとソース間に両端を接続した保持容量と、
前記第１電界効果トランジスタのゲートとドレイン間にソースとドレインを接続した第２電界効果トランジスタと、
前記第１電界効果トランジスタのドレインと前記表示素子のアノード間にソースとドレインを接続した第３電界効果トランジスタと、
前記第１電界効果トランジスタのゲートに一端を接続した補償容量と、
前記表示素子のアノードと負電源間にドレインとソースを接続した第４電界効果トランジスタと、
前記補償容量の他端と電圧形態のデータを与えられるデータ電極間にドレインとソースを接続した第５電界効果トランジスタを有し、
画像信号の垂直同期に同期し、画像信号の１フィールド期間内の所定期間に前記第３電界効果トランジスタをオフし、前記所定期間内の一定期間に前記第４電界効果トランジスタをオンして前記表示素子に逆バイアスを印加することを特徴とする有機発光ダイオード駆動回路。
【請求項２】
流れる直流電流値に応じた明るさで発光する表示素子と、
正電源にソースを接続した第１電界効果トランジスタと、
前記第１電界効果トランジスタのゲートとソース間に両端を接続した保持容量と、
前記第１電界効果トランジスタのゲートとドレイン間にソースとドレインを接続した第２電界効果トランジスタと、
前記第１電界効果トランジスタのドレインと前記表示素子のアノード間にソースとドレインを接続した第３電界効果トランジスタと、
前記表示素子のアノードと負電源間にドレインとソースを接続した第４電界効果トランジスタと、
前記第１電界効果トランジスタのドレインと電流形態のデータを与えられるデータ電極間にドレインとソースを接続した第５電界効果トランジスタを有し、
画像信号の垂直同期に同期し、画像信号の１フィールド期間内の所定期間に前記第３電界効果トランジスタをオフし、前記所定期間内の一定期間に前記第２、第５電界効果トランジスタをオンして、前記データ電極から電流形態のデータを前記保持容量に書き込み、
前記第３電界効果トランジスタをオフした所定期間内の他の一定期間に前記第４電界効果トランジスタをオンして前記表示素子に逆バイアスを印加することを特徴とする有機発光ダイオード駆動回路。
【請求項３】
流れる直流電流値に応じた明るさで発光する表示素子と、
正電源にソースを接続した第１電界効果トランジスタと、
前記第１電界効果トランジスタのゲートとソース間に両端を接続した保持容量と、
前記第１電界効果トランジスタのゲートとドレイン間にソースとドレインを接続した第２電界効果トランジスタと、
前記第１電界効果トランジスタのドレインと前記表示素子のアノード間にソースとドレインを接続した第３電界効果トランジスタと、
前記表示素子のアノードと負電源間にドレインとソースを接続した第４電界効果トランジスタと、
前記第１電界効果トランジスタのドレインと電流形態のデータを与えられる一対のデータ電極のうちの一方のデータ電極の間にドレインとソースを接続した第５電界効果トランジスタと、
前記第１電界効果トランジスタのドレインと電流形態のデータを与えられる一対のデータ電極のうちの他方のデータ電極の間にドレインとソースを接続した第６電界効果トランジスタを有し、
画像信号の垂直同期に同期し、画像信号の１フィールド期間内の所定期間に前記第３電界効果トランジスタをオフし、前記所定期間内の一定期間に前記第２、第５、第６電界効果トランジスタをオンして、前記一方のデータ電極から第１電流を流入させると共に前記他方のデータ電極から第２電流を流出させ、前記第１電流と前記第２電流の差分を画像データとして前記保持容量に書き込み、
前記第３電界効果トランジスタをオフした所定期間内の他の一定期間に前記第４電界効果トランジスタをオンして前記表示素子に逆バイアスを印加することを特徴とする有機発光ダイオード駆動回路。
【請求項４】
請求項１乃至３のいずれか記載の有機発光ダイオード駆動回路において、
前記第２電界効果トランジスタをｎチャネル電界効果トランジスタで構成し、
前記第４電界効果トランジスタのソースを前記第２電界効果トランジスタのゲートと共通接続し、前記第２電界効果トランジスタのオフ時に前記第４電界効果トランジスタのソースを負の電源電位とすることを特徴とする有機発光ダイオード駆動回路。
【請求項５】
請求項１乃至３のいずれか記載の有機発光ダイオード駆動回路において、
前記第３電界効果トランジスタをｎチャネル電界効果トランジスタで構成し、
前記第４電界効果トランジスタのソースを前記第３電界効果トランジスタのゲートと共通接続し、前記第３電界効果トランジスタのオフ時に前記第４電界効果トランジスタのソースを負の電源電位とすることを特徴とする有機発光ダイオード駆動回路。
【請求項６】
請求項１乃至５のいずれか記載の有機発光ダイオード駆動回路を用いて構成したことを特徴とするディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機発光ダイオード駆動回路及びそれを用いたディスプレイ装置に関し、有機発光ダイオードを駆動する有機発光ダイオード駆動回路及びそれを用いたディスプレイ装置に関する。
【０００２】
【従来の技術】
近年、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ（有機発光ダイオード））、すなわち、有機ＥＬ（ＥＩｃｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）のような流れる直流電流値に応じた明るさで発光する２端子の表示素子の開発が進んでいる。
【０００３】
ＯＬＥＤで高輝度、高コントラスト、長寿命な表示を行うにはＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）によりアクティブ駆動を行うことが必要である。ＯＬＥＤは流れる電流値に応じた輝度で発光するため、ＴＦＴ駆動では、表示する画像データに対応した電圧を駆動回路内のコンデンサに蓄積し、その電圧をＴＦＴであるＦＥＴ（電界効果型トランジスタ）により電流に変換してＯＬＥＤに流し、画像を表示する方法が一般的である。この電圧／電流変換を行うＦＥＴを駆動トランジスタと呼ぶ。また、上記の表示する画像データに対応した情報を駆動回路内に蓄積する動作はプログラミング、記憶または書き込みと呼ばれる（以下、「書き込み」という）。
【０００４】
しかし、この電圧／電流変換特性は、閾値電圧、移動度など駆動トランジスタの特性の影響を受ける。一般にこれらの特性にはばらつきがあるため、この駆動回路を用いたディスプレイでは、同じ画像データに対して画素間で表示される輝度にばらつきを生じ、表示輝度の不均一を生じる。これはディスプレイにおいて表示画質の劣化につながる。
【０００５】
上記の問題を改善するため、種々の駆動回路が提案されている。例えば、予め駆動トランジスタ固有の閾値電圧を駆動回路内のコンデンサに記憶させ、その記憶電圧に表示すべき輝度に対応するデータ電圧を重畳して書き込む電圧書き込み型または電圧プログラム型または電圧記憶型と呼ばれる駆動回路が知られている（例えば非特許文献１参照。）。
【０００６】
また、書き込み時に表示すべき輝度に対応する電流をデータ電極から駆動回路に流入させ、それに応じた電圧を駆動回路内のコンデンサに書き込む電流書き込み型または電流プログラム型または電流記憶型と呼ばれる駆動回路はばらつき改善特性が優れていることが知られている（例えば非特許文献２参照。）。
【０００７】
一方、ＯＬＥＤでは寿命、輝度効率、動画の表示画質も重要な特性である。ＯＬＥＤには逆バイアス電圧を印加することにより輝度の回復作用があることが知られている。
【０００８】
図１に示すように、ＯＬＥＤ１の一方の端子（共通電極）２ａを接地し、他方の端子２ｂに図２に示すアノード電圧Ｖａを印加すると、アノード電圧Ｖａに応じて図２に示す電流ｉがＯＬＥＤ１に流れ、電流ｉ応じた輝度Ｌの発光を生じる。なお、ＯＬＥＤ１にはダイオード成分３と並列に寄生容量４が存在する。
【０００９】
図２に示すようにアノード電圧Ｖａとして逆方向電圧Ｖｒ、つまり、逆バイアス電圧が印加されと、経時変化により劣化した発光輝度が回復する。すなわち、ＯＬＥＤ１の寿命特性が改善される。
【００１０】
【非特許文献１】
Ｄａｗｓｏｎ，ｅｔ  ａｌ．“Ｄｅｓｉｇｎ  ｏｆ  ａｎ  Ｉｍｐｒｏｖｅｄ  Ｐｉｘｅｌ  ｆｏｒ  ａ  Ｐｏｌｙｓｉｌｉｃｏｎ  Ａｃｔｉｖｅ−Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  ＬＥＤ  Ｄｉｓｐｌａｙ，”ＳＩＤ  ’９８  ＤＩＧＥＳＴ，４．２，ｐｐ．１１−１４（１９９８）．
【００１１】
【非特許文献２】
Ｄａｗｓｏｎ，ｅｔ  ａｌ．“Ｔｈｅ  Ｉｍｐａｃｔ  ｏｆ  ｔｈｅ  Ｔｒａｎｓｉｅｎｔ  Ｒｅｓｐｏｎｓｅ  ｏｆ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅｓ  ｏｎ  ｔｈｅ  Ｄｅｓｉｇｎ  ｏｆ  Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  ＯＬＥＤ  Ｄｉｓｐｌａｙｓ，”ＩＥＤＭ９８，３２．６，ｐｐ．８７５−８７８（１９９８）．
【００１２】
【発明が解決しようとする課題】
しかしながら、図２に示すような交流電圧をＯＬＥＤ１に印加すると、矩形波のアノード電圧Ｖａによって電流ｉが流れるものの、このとき、寄生容量４に蓄積された電荷が充放電されるため、電流ｉの立ち上がり時にオーバーシュートを生じ、立ち下がり時にアンダーシュートを生じる。そして、このオーバーシュート及びアンダーシュートで流れる電流はＯＬＥＤ１の発光輝度Ｌに寄与せず、この期間の電力は電力損失（無効電力）となる。すなわち、ＯＬＥＤ１に交流電圧を印加した場合、発光輝度の相対的な経時劣化は改善されるものの、発光効率の絶対値は低下するという問題があった。
【００１３】
本発明は、上記の点に鑑みなされたもので、有機発光ダイオードの寿命特性、動画の表示画質および発光効率のバランスを向上できる有機発光ダイオード駆動回路及びそれを用いたディスプレイ装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１に記載の発明は、流れる直流電流値に応じた明るさで発光する表示素子と、正電源にソースを接続した第１電界効果トランジスタと、前記第１電界効果トランジスタのゲートとソース間に両端を接続した保持容量と、前記第１電界効果トランジスタのゲートとドレイン間にソースとドレインを接続した第２電界効果トランジスタと、前記第１電界効果トランジスタのドレインと前記表示素子のアノード間にソースとドレインを接続した第３電界効果トランジスタと、前記第１電界効果トランジスタのゲートに一端を接続した補償容量と、前記表示素子のアノードと負電源間にドレインとソースを接続した第４電界効果トランジスタと、前記補償容量の他端と電圧形態のデータを与えられるデータ電極間にドレインとソースを接続した第５電界効果トランジスタを有し、画像信号の垂直同期に同期し、画像信号の１フィールド期間内の所定期間に前記第３電界効果トランジスタをオフし、前記所定期間内の一定期間に前記第４電界効果トランジスタをオンして前記表示素子に逆バイアスを印加することにより、
表示光のホールド時間が短縮され、動きボケが減少し、動画の表示画質が改善されるとともに、無効電力が減少し、発光効率が改善され、発光輝度の経時劣化が減少し、寿命特性が改善される。
【００１５】
請求項２に記載の発明は、流れる直流電流値に応じた明るさで発光する表示素子と、正電源にソースを接続した第１電界効果トランジスタと、前記第１電界効果トランジスタのゲートとソース間に両端を接続した保持容量と、前記第１電界効果トランジスタのゲートとドレイン間にソースとドレインを接続した第２電界効果トランジスタと、前記第１電界効果トランジスタのドレインと前記表示素子のアノード間にソースとドレインを接続した第３電界効果トランジスタと、前記表示素子のアノードと負電源間にドレインとソースを接続した第４電界効果トランジスタと、前記第１電界効果トランジスタのドレインと電流形態のデータを与えられるデータ電極間にドレインとソースを接続した第５電界効果トランジスタを有し、画像信号の垂直同期に同期し、画像信号の１フィールド期間内の所定期間に前記第３電界効果トランジスタをオフし、前記所定期間内の一定期間に前記第２、第５電界効果トランジスタをオンして、前記データ電極から電流形態のデータを前記保持容量に書き込み、前記第３電界効果トランジスタをオフした所定期間内の他の一定期間に前記第４電界効果トランジスタをオンして前記表示素子に逆バイアスを印加することにより、
表示光のホールド時間が短縮され、動きボケが減少し、動画の表示画質が改善されるとともに、無効電力が減少し、発光効率が改善され、発光輝度の経時劣化が減少し、寿命特性が改善される。
【００１６】
請求項３に記載の発明は、流れる直流電流値に応じた明るさで発光する表示素子と、正電源にソースを接続した第１電界効果トランジスタと、前記第１電界効果トランジスタのゲートとソース間に両端を接続した保持容量と、前記第１電界効果トランジスタのゲートとドレイン間にソースとドレインを接続した第２電界効果トランジスタと、前記第１電界効果トランジスタのドレインと前記表示素子のアノード間にソースとドレインを接続した第３電界効果トランジスタと、前記表示素子のアノードと負電源間にドレインとソースを接続した第４電界効果トランジスタと、前記第１電界効果トランジスタのドレインと電流形態のデータを与えられる一対のデータ電極のうちの一方のデータ電極の間にドレインとソースを接続した第５電界効果トランジスタと、前記第１電界効果トランジスタのドレインと電流形態のデータを与えられる一対のデータ電極のうちの他方のデータ電極の間にドレインとソースを接続した第６電界効果トランジスタを有し、画像信号の垂直同期に同期し、画像信号の１フィールド期間内の所定期間に前記第３電界効果トランジスタをオフし、前記所定期間内の一定期間に前記第２、第５、第６電界効果トランジスタをオンして、前記一方のデータ電極から第１電流を流入させると共に前記他方のデータ電極から第２電流を流出させ、前記第１電流と前記第２電流の差分を画像データとして前記保持容量に書き込み、前記第３電界効果トランジスタをオフした所定期間内の他の一定期間に前記第４電界効果トランジスタをオンして前記表示素子に逆バイアスを印加することにより、
表示光のホールド時間が短縮され、動きボケが減少し、動画の表示画質が改善されるとともに、無効電力が減少し、発光効率が改善され、発光輝度の経時劣化が減少し、寿命特性が改善され、更に、画像データの値が小さく表示輝度が低い場合にも第１、第２電流を適切な値に設定することができ、データ電極の寄生容量に起因する書き込み誤差を改善することができる。
【００１７】
請求項４に記載の発明は、前記第２電界効果トランジスタをｎチャネル電界効果トランジスタで構成し、前記第４電界効果トランジスタのソースを前記第２電界効果トランジスタのゲートと共通接続し、前記第２電界効果トランジスタのオフ時に前記第４電界効果トランジスタのソースを負の電源電位とすることにより、負の電源の配線電極を削減できる。
【００１８】
表示光のホールド時間が短縮され、動きボケが減少し、動画の表示画質が改善されるとともに、無効電力が減少し、発光効率が改善され、発光輝度の経時劣化が減少し、寿命特性が改善され、負の電源の配線電極を削減できる。
【００１９】
請求項５に記載の発明は、前記第３電界効果トランジスタをｎチャネル電界効果トランジスタで構成し、前記第４電界効果トランジスタのソースを前記第３電界効果トランジスタのゲートと共通接続し、前記第３電界効果トランジスタのオフ時に前記第４電界効果トランジスタのソースを負の電源電位とすることにより、負の電源の配線電極を削減できる。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
【００２１】
図３は、本発明の有機発光ダイオード駆動回路の第１実施例の回路構成図を示す。この回路は電圧書き込み型で１画素分の駆動回路を表している。同図中、ＯＬＥＤ１１のカソードは共通電極に接続され、図では接地されている。ＯＬＥＤ１１のアノードにはｐチャネルＦＥＴ１５のドレイン及びｐチャネルＦＥＴ１６のドレインが接続され、ＦＥＴ１５のソースはＴＦＴであるｐチャネルＦＥＴ１２のドレインに接続されており、ＦＥＴ１５のゲートは第２の走査電極Ｓ２に接続されている。
【００２２】
なお、一般にＴＦＴではドレイン（Ｄ）とソース（Ｓ）を構造上区別する必要がなく、ドレインとソースを互いに逆に接続しても同様に動作するため、以下では必要ない限りこれらを区別しないが、ｐチャネルＦＥＴ１２のようにドレイン・ソース間を流れる電流の向きが常に一定方向である場合には、キャリアを供給するプラス側をソース、キャリアを排出するマイナス側をドレインと呼ぶ。
【００２３】
ＦＥＴ１２のゲートとソースの間には、保持容量１３が形成されている。また、ＦＥＴ１２のゲートとドレインの間には、ｐチャネルＦＥＴ１４のドレインとソースが接続されている。ＦＥＴ１４のゲートは第１の走査電極Ｓ１に接続されている。ＦＥＴ１２のソースは正の電圧源＋Ｖｓｓに接続されている。
【００２４】
ＦＥＴ１２のゲートには補償容量１７の一端が接続され、補償容量１７の他端はｐチャネルＦＥＴ１８のドレインに接続されている。ＦＥＴ１８のソースは電圧形態のデータが印加されるデータ電極１９に接続されており、ＦＥＴのゲートは第４の走査電極Ｓ＃に接続されている。また、ＦＥＴ１６のソースは負の電圧源−Ｖｒに接続されており、ＦＥＴ１６のゲートは第３の走査電極Ｓ３に接続されている。
【００２５】
図４は、走査電極Ｓ１、Ｓ２、Ｓ３、Ｓ＃とＯＬＥＤ１１のアノードそれぞれの電圧波形を示す。ここで、横軸は時間ｔであり、縦軸は電圧を表しており、図の上方向ほど電圧がプラスで値が大きい。
【００２６】
図４において、表示する画像信号の１フィールド期間に１回、画像信号の垂直同期信号に同期して、走査電極Ｓ＃をマイナスまたは０電位にし、ＦＥＴ１８をオンにする。また、ＦＥＴ１８がオンの期間内で、走査電極Ｓ１を短時間だけマイナスまたは０電位にすると、その期間だけＦＥＴ１４がオンになる。更に、１フィールド期間の前半は走査電極Ｓ２をマイナスまたは０電位にしてＦＥＴ１５をオンにし、１フィールド期間の後半は走査電極Ｓ２をプラス電位にしてＦＥＴ１５をオフにする。なお、このとき、ＦＥＴ１５をオンからオフにするタイミングはＦＥＴ１４がオンになっている期間内とする。
【００２７】
ＦＥＴ１５がオンからオフになるとＦＥＴ１２の電流は遮断されるが、このとき、ＦＥＴ１４がオンになっているため、保持容量１３にはＦＥＴ１２の電流を零にするためのぎりぎりの電圧、すなわち、ＦＥＴ１２の閾値電圧が充電される。この後、ＦＥＴ１４がオフになると、保持容量１３には上記閾値電圧が保持されたままになる。
【００２８】
次に、その状態では補償容量１７にはデータ電圧が印加されているが、その後、ＦＥＴ１８がオフになると、その時点のデータ電圧が保持容量１３と補償容量１７にその容量比に応じて配分されて保持される。
【００２９】
その結果、保持容量１３には閾値電圧とデータ電圧の一部との和が保持され、閾値電圧を補正したデータ電圧の書き込みが行われる。以上が書き込み動作である。なお、データ電極にはデータ電圧が予め保持容量１３と補償容量１７に分配されることを予め考慮して必要な電圧を与える。
【００３０】
その後、ＦＥＴ１５がオンになると、ＦＥＴ１２は保持容量１３に書き込まれた電圧に応じた一定値の電流をソース・ドレイン間を通してＯＬＥＤ１１に流す。
【００３１】
さらにその後、走査電極Ｓ２がプラス電位になってＦＥＴ１５がオフになると、電圧源＋ＶｓｓからＯＬＥＤ１１への電流の供給が遮断され、ＯＬＥＤ１１に無効電力が供給されることがない。この時点では、ＯＬＥＤ１１に逆バイアスが印加されていないので、電流の立ち下がり時のアンダーシュートは発生せず、ＯＬＥＤ１１の寄生容量に蓄積された電荷はＯＬＥＤ１１のダイオード成分を通して緩やかに放電され、放電電流の一部は発光に寄与する。
【００３２】
上記寄生容量の蓄積電荷が十分に放電されたのち、走査電極Ｓ３がマイナスまたは０電位になりＦＥＴ１６がオンすると、ＯＬＥＤ１１のアノードに負の電圧源電位−Ｖｒが印加され、ＯＬＥＤ１１に逆バイアスが印加される。そして、走査電極Ｓ３をプラス電位に戻すとＦＥＴ１６がオフし、ＯＬＥＤ１１は負の電圧源−Ｖｒから遮断される。このとき、ＯＬＥＤ１１の寄生容量に蓄積された電荷はＯＬＥＤ１１のダイオード成分にとって逆バイアスとなるが、ダイオード成分の逆方向の抵抗値は無限大ではないため、上記蓄積電荷はダイオード成分を通して放電される。このため、次に、ＦＥＴ１５にオンしたときＯＬＥＤ１１を流れる電流の立ち上がり時のオーバーシュートは低く抑えられ、その分だけ無効電力が減少する。
【００３３】
次に、走査電極Ｓ２がマイナスまたは０電位になりＦＥＴ１５がオンになると、保持容量１３に充電された電圧により、ＦＥＴ１２には電圧源＋Ｖｓｓから電流が流れ、その電流はそのままＯＬＥＤ１１に流れ、保持容量１３の充電電圧に応じた輝度で発光する。
【００３４】
なお、上記実施例においてＦＥＴ１４、１５、１６、１８はｐチャネルＦＥＴに限らずｎチャネルＦＥＴでも差し支えなく、ｎチャネルＦＥＴの場合は走査電極Ｓ１、Ｓ２、Ｓ３、Ｓ＃の波形を正負反転すれば、上記と全く同様な動作を実現できる。
【００３５】
本実施例によれば、一定期間逆バイアス電圧を印加し、さらに、一定期間ＯＬＥＤ１１に流れる電流を遮断する。このため、表示光のホールド時間が短縮され、動きボケが減少し、動画の表示画質が改善されるとともに、無効電力が減少し、発光効率が改善される。また、発光輝度の経時劣化が減少し、寿命特性が改善される。
【００３６】
図５は、本発明の有機発光ダイオード駆動回路の第２実施例の回路構成図を示す。この回路は電流書き込み型で１画素分の駆動回路を表している。同図中、ＯＬＥＤ１１のカソードは共通電極に接続され、図では接地されている。ＯＬＥＤ１１のアノードにはｐチャネルＦＥＴ１５のドレイン及びｐチャネルＦＥＴ１６のドレインが接続され、ＦＥＴ１５のソースはＴＦＴであるｐチャネルＦＥＴ１２のドレインに接続されており、ＦＥＴ１５のゲートは第２の走査電極Ｓ２に接続されている。
【００３７】
なお、一般にＴＦＴではドレイン（Ｄ）とソース（Ｓ）を構造上区別する必要がなく、ドレインとソースを互いに逆に接続しても同様に動作するため、以下では必要ない限りこれらを区別しないが、ｐチャネルＦＥＴ１２のようにドレイン・ソース間を流れる電流の向きが常に一定方向である場合には、キャリアを供給するプラス側をソース、キャリアを排出するマイナス側をドレインと呼ぶ。
【００３８】
ＦＥＴ１２のゲートとソースの間には、保持容量１３が形成されている。また、ＦＥＴ１２のゲートとドレインの間には、ｐチャネルＦＥＴ１４のドレインとソースが接続されている。ＦＥＴ１４のゲートは第１の走査電極Ｓ１に接続されている。ＦＥＴ１２のソースは正の電圧源＋Ｖｓｓに接続されている。
【００３９】
また、ＦＥＴ１５のソースにはｐチャネルＦＥＴ２０のドレインが接続されている。ＦＥＴ２０のゲートは第１の走査電極Ｓ１に接続され、ＦＥＴ２０のソースはデータ電極２１に接続されている。データ電極２１には外部の電流源１００から電流形態のデータとして電流Ｉｄａｔａが供給される。供給される電流の向きは、Ｉｄａｔａ＞０のとき、シンボルに記されている向きである。
【００４０】
また、ＦＥＴ１６のソースは負の電圧源−Ｖｒに接続されており、ＦＥＴ１６のゲートは第３の走査電極Ｓ３に接続されている。
【００４１】
図６は、走査電極Ｓ１、Ｓ２とＯＬＥＤ１１のアノードそれぞれの電圧波形を示す。ここで、横軸は時間ｔであり、縦軸は電圧を表しており、図の上方向ほど電圧がプラスで値が大きい。
【００４２】
図６において、表示する画像信号の１フィールド期間に１回、画像信号の垂直同期信号に同期して、走査電極Ｓ１を短時間だけマイナスまたは０電位にすると、その期間だけＦＥＴ１４、２０がオンになる。また、少なくともその期間は走査電極Ｓ２をプラス電位にしてＦＥＴ１５をオフにし、走査電極Ｓ３をプラス電位にしてＦＥＴ１６をオフにする。
【００４３】
すると、その期間はＦＥＴ２０、１４を通して、その時点のデータ電流ＩｄａｔａがＦＥＴ１２のゲートに流入する。このとき、ＦＥＴ１４によりＦＥＴ１２のドレイン・ゲート間が短絡されており、ＦＥＴ１２のソースは正の電圧源の電位＋Ｖｓｓとされているので、保持容量１３が充電される。ＦＥＴ１２はゲート・ソース間電圧、すなわち保持容量１３の両端間の電圧に応じた一定値の電流をソース・ドレイン間に流す性質があるため、逆に保持容量１３は、ＦＥＴ１２においてデータ電流Ｉｄａｔａを流すのに必要な適切な電圧で充電される。以上が書き込み動作である。
【００４４】
こののち、走査電極Ｓ３がマイナスまたは０電位になりＦＥＴ１６がオンすると、ＯＬＥＤ１１のアノードに負の電圧源電位−Ｖｒが印加され、ＯＬＥＤ１１に逆バイアスが印加される。そして、走査電極Ｓ３をプラス電位に戻すとＦＥＴ１６がオフし、ＯＬＥＤ１１は負の電圧源−Ｖｒから遮断される。このとき、ＯＬＥＤ１１の寄生容量に蓄積された電荷はＯＬＥＤ１１のダイオード成分にとって逆バイアスとなるが、ダイオード成分の逆方向の抵抗値は無限大ではないため、上記蓄積電荷はダイオード成分を通して放電される。
【００４５】
次に、走査電極Ｓ２がマイナスまたは０電位になりＦＥＴ１５がオンすると、保持容量１３に充電された電圧により、ＦＥＴ１２には電圧源＋ＶｓｓからＦＥＴ１５を通して電流ＩｄａｔａがＯＬＥＤ１１に流れ、ＯＬＥＤ１１はデータ電流Ｉｄａｔａに応じた輝度で発光する。
【００４６】
こののち、走査電極Ｓ２がプラス電位になってＦＥＴ１５がオフになると、電圧源＋ＶｓｓからＯＬＥＤ１１への電流の供給が遮断され、ＯＬＥＤ１１に無効電力が供給されることがない。この時点では、ＯＬＥＤ１１に逆バイアスが印加されていないので、電流の立ち下がり時のアンダーシュートは発生せず、ＯＬＥＤ１１の寄生容量に蓄積された電荷はＯＬＥＤ１１のダイオード成分を通して緩やかに放電され、放電電流の一部は発光に寄与する。
【００４７】
なお、上記実施例においてＦＥＴ１４、１５、１６、２０はｐチャネルＦＥＴに限らずｎチャネルＦＥＴでも差し支えなく、ｎチャネルＦＥＴの場合は走査電極Ｓ１、Ｓ２、Ｓ３の波形を正負反転すれば、上記と全く同様な動作を実現できる。
【００４８】
本実施例においても、先の実施例と同様に、動画の表示画質、発光効率および寿命特性のバランスが向上する。
【００４９】
ところで、一般にある程度以上の大きさや画素数を持つディスプレイではデータ電極２０の配線も長くなるため、データ電極２０と他の電極間には寄生容量Ｃｐが生じる。また、各画素の書き込みに割り当てられる時間は画素数に反比例し、一般のディスプレイでは短時間に書き込みを終了する必要がある。書き込みを正しく行うためには、データ電流ＩｄａｔａをＦＥＴ１２に正しく流す必要があるが、電流源１００から流入する電流の一部は寄生容量Ｃｐの充電に費やされるため、寄生容量Ｃｐの充電が完了するまでは正しい書き込み動作は行われない。
【００５０】
一般にコンデンサの充電時間は充電電流が大きいほど速い。このため、Ｉｄａｔａが大きい、すなわち画像の明るい部分では比較的早く正しい書き込み動作が行われるが、Ｉｄａｔａが小さい、すなわち画像の暗い部分では短時間で正しい書き込み動作が行われず、書き込み誤差を生じるという問題がある。この問題を解決する実施例について説明する。
【００５１】
図７は、本発明の有機発光ダイオード駆動回路の第３実施例の回路構成図を示す。この回路は電流書き込み型で１画素分の駆動回路を表している。同図中、図５と同一部分には同一符号を付す。図７において、ＯＬＥＤ１１のカソードは共通電極に接続され、図では接地されている。ＯＬＥＤ１１のアノードにはｐチャネルＦＥＴ１５のドレイン及びｐチャネルＦＥＴ１６のドレインが接続され、ＦＥＴ１５のソースはＴＦＴであるｐチャネルＦＥＴ１２のドレインに接続されており、ＦＥＴ１５のゲートは第２の走査電極Ｓ２に接続されている。
【００５２】
ＦＥＴ１２のゲートとソースの間には、保持容量１３が形成されている。また、ＦＥＴ１２のゲートとドレインの間には、ｐチャネルＦＥＴ１４のドレインとソースが接続されている。ＦＥＴ１４のゲートは第１の走査電極Ｓ１に接続されている。ＦＥＴ１２のソースは正の電圧源＋Ｖｓｓに接続されている。
【００５３】
また、ＦＥＴ１５のソースにはｐチャネルＦＥＴ２２のドレイン及びｐチャネルＦＥＴ２３のドレインが接続されている。ＦＥＴ２２のソースはデータ電極２４に接続され、ＦＥＴ２３のソースはデータ電極２４に接続されており、ＦＥＴ２２，２３それぞれのゲートは第１の走査電極Ｓ１に接続されている。
【００５４】
また、データ電極２４には外部の電流源１０１から電流Ｉ１が供給され、データ電極２０には外部の電流源１０２から電流Ｉ２が供給される。供給される電流の向きは、Ｉ１＞０、Ｉ２＞０のとき、シンボルに記されている向きである。そして、表示すべき画像データに対応する電流値をＩｄａｔａとすると、Ｉ１−Ｉ２＝Ｉｄａｔａとなるよう電流Ｉ１、Ｉ２を設定する。このとき、電流Ｉ１、Ｉ２の値は正負いずれでも良い。なお、負の場合は電流源１０１、１０２のシンボルの矢印と逆向きに電流が流れる。
【００５５】
また、ＦＥＴ１６のソースは負の電圧源−Ｖｒに接続されており、ＦＥＴ１６のゲートは第３の走査電極Ｓ３に接続されている。
【００５６】
図６に示すように、表示する画像信号の１フィールド期間に１回、画像信号の垂直同期信号に同期して、走査電極Ｓ１を短時間だけマイナスまたは０電位にすると、その期間だけＦＥＴ１４、２２、２３がオンになる。また、少なくともその期間は走査電極Ｓ２をプラス電位にしてＦＥＴ１５をオフにし、走査電極Ｓ３をプラス電位にしてＦＥＴ１６をオフにする。
【００５７】
すると、その期間はＦＥＴ２２、２３を通して、その時点のデータ電流（Ｉ１−Ｉ２＝Ｉｄａｔａ）がＦＥＴ１２のゲートに流入する。このとき、ＦＥＴ１４によりＦＥＴ１２のドレイン・ゲート間が短絡されており、ＦＥＴ１２のソースは正の電圧源の電位＋Ｖｓｓとされているので、保持容量１３が充電される。ＦＥＴ１２はゲート・ソース間電圧、すなわち保持容量１３の両端間の電圧に応じた一定値の電流をソース・ドレイン間に流す性質があるため、逆に保持容量１３は、ＦＥＴ１２においてデータ電流Ｉｄａｔａを流すのに必要な適切な電圧で充電される。以上が書き込み動作である。
【００５８】
こののち、走査電極Ｓ３がマイナスまたは０電位になりＦＥＴ１６がオンすると、ＯＬＥＤ１１のアノードに負の電圧源電位−Ｖｒが印加され、ＯＬＥＤ１１に逆バイアスが印加される。そして、走査電極Ｓ３をプラス電位に戻すとＦＥＴ１６がオフし、ＯＬＥＤ１１は負の電圧源−Ｖｒから遮断される。このとき、ＯＬＥＤ１１の寄生容量に蓄積された電荷はＯＬＥＤ１１のダイオード成分にとって逆バイアスとなるが、ダイオード成分の逆方向の抵抗値は無限大ではないため、上記蓄積電荷はダイオード成分を通して放電される。
【００５９】
次に、走査電極Ｓ２がマイナスまたは０電位になりＦＥＴ１５がオンすると、保持容量１３に充電された電圧により、ＦＥＴ１２には電圧源＋ＶｓｓからＦＥＴ１５を通して電流ＩｄａｔａがＯＬＥＤ１１に流れ、ＯＬＥＤ１１はデータ電流Ｉｄａｔａに応じた輝度で発光する。
【００６０】
こののち、走査電極Ｓ２がプラス電位になってＦＥＴ１５がオフになると、電圧源＋ＶｓｓからＯＬＥＤ１１への電流の供給が遮断され、ＯＬＥＤ１１に無効電力が供給されることがない。この時点では、ＯＬＥＤ１１に逆バイアスが印加されていないので、電流の立ち下がり時のアンダーシュートは発生せず、ＯＬＥＤ１１の寄生容量に蓄積された電荷はＯＬＥＤ１１のダイオード成分を通して緩やかに放電され、放電電流の一部は発光に寄与する。
【００６１】
本実施例においても、先の実施例と同様に、動画の表示画質、発光効率および寿命特性のバランスが向上する。
【００６２】
また、本実施例では、Ｉ１−Ｉ２＝Ｉｄａｔａである限り、書き込み時にはＦＥＴ１２にデータ電流Ｉｄａｔａが流れ、正しい書き込みが行われる。しかも電流Ｉ１、Ｉ２それぞれの値は表示すべき画像の輝度に関わらず、Ｉ１−Ｉ２＝Ｉｄａｔａである限り電流Ｉ１、Ｉ２を任意に、即ち、ある程度大きな値に設定でき、データ電極２４、２４の寄生容量を高速に充電するのに適切な電流値に設定できる。このため、表示すべき輝度が低い場合でも高速かつ正確な書き込み動作が可能となり、これを用いたディスプレイ装置の表示画質を改善できる。
【００６３】
正確かつ高速な書き込み動作に最適な電流値は、回路の状況によって異なる場合もあるため、電流Ｉ１、Ｉ２の正負の極性や値を画像のフレーム毎、フィールド毎、またはライン（走査線）毎、もしくは画素毎に変化させることも場合により有効である。
【００６４】
図８は、本発明の有機発光ダイオード駆動回路の第４実施例の回路構成図を示す。この回路は電流書き込み型で１画素分の駆動回路を表している。同図中、図７と同一部分には同一符号を付す。図８において、ＯＬＥＤ１１のカソードは共通電極に接続され、図では接地されている。ＯＬＥＤ１１のアノードにはｐチャネルＦＥＴ１５のドレイン及びｐチャネルＦＥＴ１６のドレインが接続され、ＦＥＴ１５のソースはＴＦＴであるｐチャネルＦＥＴ１２のドレインに接続されており、ＦＥＴ１５のゲートは第２の走査電極Ｓ２に接続されている。
【００６５】
ＦＥＴ１２のゲートとソースの間には、保持容量１３が形成されている。また、ＦＥＴ１２のゲートとドレインの間には、ｎチャネルＦＥＴ３０のドレインとソースが接続されている。ＦＥＴ３０のゲートは第１の走査電極Ｓ１に接続されている。ＦＥＴ１２のソースは正の電圧源＋Ｖｓｓに接続されている。
【００６６】
また、ＦＥＴ１５のソースにはｎチャネルＦＥＴ３１のドレイン及びｎチャネルＦＥＴ３２のドレインが接続されている。ＦＥＴ３１のソースはデータ電極２４に接続され、ＦＥＴ３２のソースはデータ電極２４に接続されており、ＦＥＴ３１，３２それぞれのゲートは第１の走査電極Ｓ１に接続されている。
【００６７】
また、データ電極２４には外部の電流源１０１から電流Ｉ１が供給され、データ電極２０には外部の電流源１０２から電流Ｉ２が供給される。供給される電流の向きは、Ｉ１＞０、Ｉ２＞０のとき、シンボルに記されている向きである。そして、表示すべき画像データに対応する電流値をＩｄａｔａとすると、Ｉ１−Ｉ２＝Ｉｄａｔａとなるよう電流Ｉ１、Ｉ２を設定する。このとき、電流Ｉ１、Ｉ２の値は正負いずれでも良い。なお、負の場合は電流源１０１、１０２のシンボルの矢印と逆向きに電流が流れる。
【００６８】
また、ＦＥＴ１６のソースは第１の走査電極Ｓ１に接続されており、ＦＥＴ１６のゲートは第３の走査電極Ｓ３に接続されている。
【００６９】
図９に示すように、表示する画像信号の１フィールド期間に１回、画像信号の垂直同期信号に同期して、走査電極Ｓ１を短時間だけプラス電位にすると、その期間だけＦＥＴ３０、３１、３２がオンになる。また、少なくともその期間は走査電極Ｓ２をプラス電位にしてＦＥＴ１５をオフにし、走査電極Ｓ３をプラス電位にしてＦＥＴ１６をオフにする。
【００７０】
すると、その期間はＦＥＴ３１、２３を通して、その時点のデータ電流（Ｉ１−Ｉ２＝Ｉｄａｔａ）がＦＥＴ１２のゲートに流入する。このとき、ＦＥＴ３０によりＦＥＴ１２のドレイン・ゲート間が短絡されており、ＦＥＴ１２のソースは正の電圧源の電位＋Ｖｓｓとされているので、保持容量１３が充電される。ＦＥＴ１２はゲート・ソース間電圧、すなわち保持容量１３の両端間の電圧に応じた一定値の電流をソース・ドレイン間に流す性質があるため、逆に保持容量１３は、ＦＥＴ１２においてデータ電流Ｉｄａｔａを流すのに必要な適切な電圧で充電される。以上が書き込み動作である。
【００７１】
こののち、走査電極Ｓ３がマイナスまたは０電位になりＦＥＴ１６がオンすると、ＯＬＥＤ１１のアノードに走査電極Ｓ１からマイナス電位−Ｖｒが印加され、ＯＬＥＤ１１に逆バイアスが印加される。そして、走査電極Ｓ３をプラス電位に戻すとＦＥＴ１６がオフし、ＯＬＥＤ１１は走査電極Ｓ１のマイナス電位−Ｖｒから遮断される。このとき、ＯＬＥＤ１１の寄生容量に蓄積された電荷はＯＬＥＤ１１のダイオード成分にとって逆バイアスとなるが、ダイオード成分の逆方向の抵抗値は無限大ではないため、上記蓄積電荷はダイオード成分を通して放電される。
【００７２】
次に、走査電極Ｓ２がマイナスまたは０電位になりＦＥＴ１５がオンすると、保持容量１３に充電された電圧により、ＦＥＴ１２には電圧源＋ＶｓｓからＦＥＴ１５を通して電流ＩｄａｔａがＯＬＥＤ１１に流れ、ＯＬＥＤ１１はデータ電流Ｉｄａｔａに応じた輝度で発光する。
【００７３】
こののち、走査電極Ｓ２がプラス電位になってＦＥＴ１５がオフになると、電圧源＋ＶｓｓからＯＬＥＤ１１への電流の供給が遮断され、ＯＬＥＤ１１に無効電力が供給されることがない。この時点では、ＯＬＥＤ１１に逆バイアスが印加されていないので、電流の立ち下がり時のアンダーシュートは発生せず、ＯＬＥＤ１１の寄生容量に蓄積された電荷はＯＬＥＤ１１のダイオード成分を通して緩やかに放電され、放電電流の一部は発光に寄与する。
【００７４】
本実施例においても、先の実施例と同様に、動画の表示画質、発光効率および寿命特性のバランスが向上する。
【００７５】
また、この実施例も、第３実施例と同様に、Ｉ１−Ｉ２＝Ｉｄａｔａである限り、書き込み時にはＦＥＴ１２にデータ電流Ｉｄａｔａが流れ、正しい書き込みが行われる。しかも電流Ｉ１、Ｉ２それぞれの値は表示すべき画像の輝度に関わらず、Ｉ１−Ｉ２＝Ｉｄａｔａである限り電流Ｉ１、Ｉ２を任意に、即ち、ある程度大きな値に設定でき、データ電極２４、２４の寄生容量を高速に充電するのに適切な電流値に設定できる。このため、表示すべき輝度が低い場合でも高速かつ正確な書き込み動作が可能となり、これを用いたディスプレイ装置の表示画質を改善できる。
【００７６】
また、走査電極Ｓ１のマイナス電位を−Ｖｒとすることで、逆バイアス印加用の負の電圧源−Ｖｒに接続する配線電極を削除できる。なお、図３または図５に示す実施例においても、図８と同様にＦＥＴ１４、２０をｎチャネルとし、ＦＥＴ１６のソースを走査電極Ｓ１に接続して、図９に示す走査電極Ｓ１の波形で駆動しても良い。
【００７７】
図１０は、本発明の有機発光ダイオード駆動回路の第５実施例の回路構成図を示す。この回路は電流書き込み型で１画素分の駆動回路を表している。同図中、図７と同一部分には同一符号を付す。図１０において、ＯＬＥＤ１１のカソードは共通電極に接続され、図では接地されている。ＯＬＥＤ１１のアノードにはｎチャネルＦＥＴ３５のドレイン及びｐチャネルＦＥＴ１６のドレインが接続され、ＦＥＴ３５のソースはＴＦＴであるｐチャネルＦＥＴ１２のドレインに接続されており、ＦＥＴ３５のゲートは第２の走査電極Ｓ２に接続されている。
【００７８】
ＦＥＴ１２のゲートとソースの間には、保持容量１３が形成されている。また、ＦＥＴ１２のゲートとドレインの間には、ｐチャネルＦＥＴ１４のドレインとソースが接続されている。ＦＥＴ１４のゲートは第１の走査電極Ｓ１に接続されている。ＦＥＴ１２のソースは正の電圧源＋Ｖｓｓに接続されている。
【００７９】
また、ＦＥＴ３５のソースにはｐチャネルＦＥＴ２２のドレイン及びｐチャネルＦＥＴ２３のドレインが接続されている。ＦＥＴ２２のソースはデータ電極２４に接続され、ＦＥＴ２３のソースはデータ電極２５に接続されており、ＦＥＴ２２，２３それぞれのゲートは第１の走査電極Ｓ１に接続されている。
【００８０】
また、データ電極２４には外部の電流源１０１から電流Ｉ１が供給され、データ電極２０には外部の電流源１０２から電流Ｉ２が供給される。供給される電流の向きは、Ｉ１＞０、Ｉ２＞０のとき、シンボルに記されている向きである。そして、表示すべき画像データに対応する電流値をＩｄａｔａとすると、Ｉ１−Ｉ２＝Ｉｄａｔａとなるよう電流Ｉ１、Ｉ２を設定する。このとき、電流Ｉ１、Ｉ２の値は正負いずれでも良い。なお、負の場合は電流源１０１、１０２のシンボルの矢印と逆向きに電流が流れる。
【００８１】
また、ＦＥＴ１６のソースは第２の走査電極Ｓ２に接続されており、ＦＥＴ１６のゲートは第３の走査電極Ｓ３に接続されている。
【００８２】
図１１に示すように、表示する画像信号の１フィールド期間に１回、画像信号の垂直同期信号に同期して、走査電極Ｓ１を短時間だけマイナスまたは０電位にすると、その期間だけＦＥＴ１４、２２、２３がオンになる。また、少なくともその期間は走査電極Ｓ２をマイナス電位−ＶｒにしてＦＥＴ３５をオフにし、走査電極Ｓ３をプラス電位にしてＦＥＴ１６をオフにする。
【００８３】
すると、その期間はＦＥＴ２２、２３を通して、その時点のデータ電流（Ｉ１−Ｉ２＝Ｉｄａｔａ）がＦＥＴ１２のゲートに流入する。このとき、ＦＥＴ１４によりＦＥＴ１２のドレイン・ゲート間が短絡されており、ＦＥＴ１２のソースは正の電圧源の電位＋Ｖｓｓとされているので、保持容量１３が充電される。ＦＥＴ１２はゲート・ソース間電圧、すなわち保持容量１３の両端間の電圧に応じた一定値の電流をソース・ドレイン間に流す性質があるため、逆に保持容量１３は、ＦＥＴ１２においてデータ電流Ｉｄａｔａを流すのに必要な適切な電圧で充電される。以上が書き込み動作である。
【００８４】
こののち、走査電極Ｓ３がマイナスまたは０電位になりＦＥＴ１６がオンすると、ＯＬＥＤ１１のアノードに走査電極Ｓ２からマイナス電位−Ｖｒが印加され、ＯＬＥＤ１１に逆バイアスが印加される。そして、走査電極Ｓ３をプラス電位に戻すとＦＥＴ１６がオフし、ＯＬＥＤ１１は走査電極Ｓ２のマイナス電位−Ｖｒから遮断される。このとき、ＯＬＥＤ１１の寄生容量に蓄積された電荷はＯＬＥＤ１１のダイオード成分にとって逆バイアスとなるが、ダイオード成分の逆方向の抵抗値は無限大ではないため、上記蓄積電荷はダイオード成分を通して放電される。
【００８５】
次に、走査電極Ｓ２がプラス電位になりＦＥＴ３５がオンすると、保持容量１３に充電された電圧により、ＦＥＴ１２には電圧源＋ＶｓｓからＦＥＴ３５を通して電流ＩｄａｔａがＯＬＥＤ１１に流れ、ＯＬＥＤ１１はデータ電流Ｉｄａｔａに応じた輝度で発光する。
【００８６】
こののち、走査電極Ｓ２がマイナス電位−ＶｒになってＦＥＴ３５がオフになると、電圧源＋ＶｓｓからＯＬＥＤ１１への電流の供給が遮断され、ＯＬＥＤ１１に無効電力が供給されることがない。この時点では、ＯＬＥＤ１１に逆バイアスが印加されていないので、電流の立ち下がり時のアンダーシュートは発生せず、ＯＬＥＤ１１の寄生容量に蓄積された電荷はＯＬＥＤ１１のダイオード成分を通して緩やかに放電され、放電電流の一部は発光に寄与する。
【００８７】
本実施例においても、表示光のホールド時間が短縮され、動きボケが減少し、動画の表示画質が改善されるとともに、無効電力が減少し、発光効率が改善される。また、発光輝度の経時劣化が減少し、寿命特性が改善される。このため、動画の表示画質、発光効率および寿命特性のバランスが向上する。
【００８８】
また、この実施例も、第３実施例と同様に、Ｉ１−Ｉ２＝Ｉｄａｔａである限り、書き込み時にはＦＥＴ１２にデータ電流Ｉｄａｔａが流れ、正しい書き込みが行われる。しかも電流Ｉ１、Ｉ２それぞれの値は表示すべき画像の輝度に関わらず、Ｉ１−Ｉ２＝Ｉｄａｔａである限り電流Ｉ１、Ｉ２を任意に、即ち、ある程度大きな値に設定でき、データ電極２４、２５の寄生容量を高速に充電するのに適切な電流値に設定できる。このため、表示すべき輝度が低い場合でも高速かつ正確な書き込み動作が可能となり、これを用いたディスプレイ装置の表示画質を改善できる。
【００８９】
また、走査電極Ｓ２のマイナス電位を−Ｖｒとすることで、逆バイアス印加用の負の電圧源−Ｖｒに接続する配線電極を削除できる。なお、図３または図５に示す実施例においても、図１０と同様にＦＥＴ１５をｎチャネルとし、ＦＥＴ１６のソースを走査電極Ｓ２に接続して、図１１に示す走査電極Ｓ２の波形で駆動しても良い。
【００９０】
次に、本実施例に係るディスプレイ装置は、上記第１〜第５実施例の表示駆動回路のいずれかを有し、さらに、ＯＬＥＤに応じた部材を備える。これらの部材は、ＯＬＥＤにおいて周知のものを適宜用いることができるため、具体的な説明を省略する。
【００９１】
このディスプレイ装置は、上記第１〜第５実施例の表示駆動回路の作用効果を好適に得ることができる。
【００９２】
なお、ＦＥＴ１２が請求項記載の第１電界効果トランジスタに対応し、ＦＥＴ１４、３０が第２電界効果トランジスタに対応し、ＦＥＴ１５、３５が第３界効果トランジスタに対応し、ＦＥＴ１６が第４界効果トランジスタに対応し、ＦＥＴ１８、２０、２２、３１が第５界効果トランジスタに対応し、ＦＥＴ２３、３２が第６界効果トランジスタに対応する。
【００９３】
【発明の効果】
上述の如く、請求項１に記載の発明によれば、表示光のホールド時間が短縮され、動きボケが減少し、動画の表示画質が改善されるとともに、無効電力が減少し、発光効率が改善され、発光輝度の経時劣化が減少し、寿命特性が改善される。
【００９４】
また、請求項２に記載の発明によれば、表示光のホールド時間が短縮され、動きボケが減少し、動画の表示画質が改善されるとともに、無効電力が減少し、発光効率が改善され、発光輝度の経時劣化が減少し、寿命特性が改善される。
【００９５】
また、請求項３に記載の発明によれば、表示光のホールド時間が短縮され、動きボケが減少し、動画の表示画質が改善されるとともに、無効電力が減少し、発光効率が改善され、発光輝度の経時劣化が減少し、寿命特性が改善され、更に、画像データの値が小さく表示輝度が低い場合にも第１、第２電流を適切な値に設定することができ、データ電極の寄生容量に起因する書き込み誤差を改善することができる。
【００９６】
また、請求項４、５に記載の発明によれば、負の電源の配線電極を削減できる。
【図面の簡単な説明】
【図１】有機発光ダイオードの等価回路図である。
【図２】有機発光ダイオードの駆動電圧、電流、輝度の波形図である。
【図３】本発明の有機発光ダイオード駆動回路の第１実施例の回路構成図である。
【図４】図３の各部の電圧波形図である。
【図５】本発明の有機発光ダイオード駆動回路の第２実施例の回路構成図である。
【図６】図５、図７の各部の電圧波形図である。
【図７】本発明の有機発光ダイオード駆動回路の第３実施例の回路構成図である。
【図８】本発明の有機発光ダイオード駆動回路の第４実施例の回路構成図である。
【図９】図８の各部の電圧波形図である。
【図１０】本発明の有機発光ダイオード駆動回路の第５実施例の回路構成図である。
【図１１】図１０の各部の電圧波形図である。
【符号の説明】
１１  ＯＬＥＤ
１２，１４〜１６，１８，２０，２２２，２３，３０〜３２  ＦＥＴ
１３  保持容量
１７  補償容量
１９，２１，２４，２５  データ電極
１００〜１０２  電流源
【図１】
2004361737.tif 000003
【図２】
2004361737.tif 000004
【図３】
2004361737.tif 000005
【図４】
2004361737.tif 000006
【図５】
2004361737.tif 000007
【図６】
2004361737.tif 000008
【図７】
2004361737.tif 000009
【図８】
2004361737.tif 000010
【図９】
2004361737.tif 000011
【図１０】
2004361737.tif 000012
【図１１】
2004361737.tif 000013