(57)【要約】【課題】良好なオーミック接触を形成することができ、デバイス特性を安定させることができるヘテロ接合電界効果トランジスタを提供する。【解決手段】ＧａＡｓからなる半導体基板上に、少なくともＩｎＧａＡｓから形成される第１の半導体領域（チャネル層）と、第１の半導体領域と異なる材料にて形成され、第１の半導体領域より伝導帯のポテンシャルエネルギーが高い材料で形成された第２の半導体領域（スペーサ層）と、ドナー不純物が添加された第３の半導体領域（キャリア供給層）と、ＧａＡｓ又はＡｌＧａＡｓにより形成された第４の半導体領域（バリア層）と、ノンドープＧａＩｎＰ又はノンドープＡｌＧａＩｎＰで形成された第５の半導体領域（選択エッチング層）と、Ｐ型ＧａＡｓ又はＰ型ＡｌＧａＡｓにより形成された第６の半導体領域より構成された半導体層を備えている。【選択図】　　　　図１
2004134619.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓからなる半導体基板上に、少なくともＩｎＧａＡｓから形成された第１の半導体領域（チャネル層）と、前記第１の半導体領域と異なる材料にて形成され、かつ第１の半導体領域より伝導帯のポテンシャルエネルギーが高い材料で形成された第２の半導体領域（スペーサ層）と、さらにドナー不純物が添加された第３の半導体領域（キャリア供給層）と、ＧａＡｓ又はＡｌＧａＡｓにより形成された第４の半導体領域（バリア層）と、ノンドープＧａＩｎＰ又はノンドープＡｌＧａＩｎＰで形成された第５の半導体領域（選択エッチング層）と、Ｐ型ＧａＡｓ又はＰ型ＡｌＧａＡｓにより形成された第６の半導体領域より構成された半導体層を備え、
前記半導体領域のヘテロ接合により形成される２次元電子ガスを能動層とし、該２次元電子ガスへ前記第２、第３、第４及び第５の半導体領域を介してソース電極・ドレイン電極よりキャリアを供給し、前記２次元電子ガスの走行をゲート電極に印加される電界によって制御することを特徴とするヘテロ接合電界効果トランジスタ。
【請求項２】
前記第６の半導体領域が、Ｐ型ＡｌＧａＡｓ上にＰ型ＧａＡｓが積層形成されていることを特徴とする請求項１に記載のヘテロ接合電界効果トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合を利用した電界効果トランジスタに関し、特に携帯電話等において単一正電源にて使用する際有利であるとされているエンハンスメントタイプの電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
従来のヘテロ接合型電界効果トランジスタでは、エンハンスメント動作をさせるためにＰ型層にショットキーゲートを形成する方法がある（非特許文献１参照）。図２に示す構造の特徴として、ゲート形成層に通常のノンドープまたはｎ型のＧａＡｓではなく、Ｐ型ＧａＡｓを用いているため、ショットキ障壁（φＢ）を高くできる。上記非特許文献１では、１．１２ｅＶとなっている。通常は０．６〜０．７ｅＶである。そのためショットキ特性においてＶｆが大きくなるため、ゲートバイアスを従来以上に正に振り込むことが可能である。
【０００３】
以下、従来のヘテロ接合電界効果トランジスタの作製プロセスについて説明する。
（１）工程：ＷＳｉゲート形成
ＤＣスパッタと反応性イオンエッチング（ＲＩＥ）によりＷＳｉゲート電極１０を形成する。
（２）工程：Ｐ型ＧａＡｓ層除去
ＷＳｉゲート電極１０をマスクとしてＰ型ＧａＡｓ層９をエッチングする。
（３）工程：オーミック電極形成
ＷＳｉゲート電極１０にセルフアラインでイオン注入を行い、引き続き７５０℃３０分ホットプレートでアニールし、イオン注入領域１３を作る。その後、Ａｕ／Ｇｅ／Ｎｉ系オーミック電極を形成し、シンタを行い、オーミック接触のソース電極８およびドレイン電極１２を得る。
（４）工程：アイソレーション
ボロン注入により、アイソレーションを行う。
（５）工程：Ｔｉ／Ａｕゲート形成
Ｔｉ／Ａｕゲート電極１１をＷＳｉゲート電極１０上に追加形成を行い、ゲート抵抗を低減する。
【０００４】
【非特許文献１】
Ｋ．Ｎｉｓｈｉｉ、他４名、「Ｈｉｇｈ　Ｃｕｒｒｅｎｔ／Ｇｍ　Ｓｅｌｆ−Ａｌｉｇｎｅｄ　ＰＪ−ＨＦＥＴ　ｏｆ　Ｃｏｍｐｌｅｔｅｌｙ　Ｅｎｈａｎｃｅｍｅｎｔ−Ｍｏｄｅ　Ｏｐｅｒａｔｉｏｎ」、Ｅｘｔｅｎｄｅｄ　Ａｂｓｔｒａｃｔｓ　ｏｆ　ｔｈｅ　１９９８　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｅｖｉｃｅｓ　ａｎｄ　Ｍａｔｅｒｉａｌｓ、Ｈｉｒｏｓｈｉｍａ、１９９８、ｐｐ．３９６−３９７
【０００５】
【発明が解決しようとする課題】
しかしながら従来のヘテロ接合電界効果トランジスタでは、上記プロセス工程の中で（２）工程のＰ型ＧａＡｓ層９のエッチング工程の中で、通常Ｐ型ＧａＡｓ層９は５００オングストローム程度であるが、その下のｉ−ＧａＡｓ層（ＧａＡｓバリア層１４）の厚さは５０オングストロームしかない。通常このようなエッチングの場合Ｐ型ＧａＡｓ層９エッチング後、Ｐ型層が確実に除去されている必要があるため、オーバーエッチングにより、その下の層もエッチングする。この場合Ｐ型層の下のＧａＡｓ層もすべてエッチングしてしまい、更にその下のｉ−ＡｌＧａＡｓ（ＡｌＧａＡｓバリア層６）が露出してしまうとこの層は酸化しやすいため、その後のオーミック形成の際うまく接触がとれない可能性がある。そのため上記オーバーエッチングは確実にｉ−ＧａＡｓ層内で止まっている必要がある。しかし５０オングストローム以内でのエッチングコントロールは大変困難であり、ウエハ面内で制御するのは更に困難であった。
【０００６】
本発明の目的は、ゲート電極をマスクとしてＰ型ＧａＡｓ層をエッチングする際、ＡｌＧａＡｓ層からなるバリア層を表面に露出させないことにより、良好なオーミック接触を形成することにある。また従来のＧａＡｓに比べて安定なＩｎＧａＰが表面となるためデバイス特性が安定する、といった２重の利点を含んだエンハンスメント型ヘテロ接合電界効果トランジスタを提供することである。
【０００７】
【課題を解決するための手段】
上記目的は達成するために、本願請求項１に係る発明は、ＧａＡｓからなる半導体基板上に、少なくともＩｎＧａＡｓから形成される第１の半導体領域（チャネル層）と、前記第１の半導体領域と異なる材料にて形成され、かつ第１の半導体領域より伝導帯のポテンシャルエネルギーが高い材料で形成された第２の半導体領域（スペーサ層）と、さらにドナー不純物が添加された第３の半導体領域（キャリア供給層）と、ＧａＡｓ又はＡｌＧａＡｓにより形成された第４の半導体領域（バリア層）と、ノンドープＧａＩｎＰ又はノンドープＡｌＧａＩｎＰで形成された第５の半導体領域（選択エッチング層）と、Ｐ型ＧａＡｓ又はＰ型ＡｌＧａＡｓにより形成される第６の半導体領域より構成され、前記半導体領域のヘテロ接合により形成される２次元電子ガスを能動層とし、該２次元電子ガスへ前記第２、第３、第４及び第５の半導体領域を介してソース電極・ドレイン電極よりキャリアを供給し、前記２次元電子ガスの走行をゲート電極に印加される電界によって制御するよう構成した。
【０００８】
また請求項２に係る発明は、前記第６の半導体領域が、Ｐ型ＡｌＧａＡｓ上にＰ型ＧａＡｓが積層形成されるように構成した。
【０００９】
【発明の実施の形態】
以下、本発明の実施形態について説明する。図１は本発明によるヘテロ接合電界効果トランジスタの構造断面図の一例を示す。図１において、半絶縁性ＧａＡｓからなる半導体基板１上に、ＡｌＧａＡｓバッファ層２、ＩｎＧａＡｓチャネル層３、ＡｌＧａＡｓスペーサ層４、ＡｌＧａＡｓキャリア供給層５、ＡｌＧａＡｓバリア層６、ノンドープＩｎＧａＰあるいはノンドープＡｌＧａＩｎＰからなる選択エッチング層７、Ｐ型ＧａＡｓ層９、Ｔｉ／Ａｕゲート電極１１が形成されている。ここで、符号１〜７及び９の半導体層はＭＢＥ法あるいはＭＯＣＶＤ法で順次形成された後、Ｐ型ＧａＡｓ層９上にＷＳｉゲート電極１０を形成し、ＷＳｉゲート電極１０をエッチングマスクとしてＰ型ＧａＡｓ層９をエッチングし、その後引き続きイオン注入、アニールを行い、オーミック接触するためのＮ型層であるイオン注入領域１３を形成する。その後、オーム性電極であるソース電極８、ドレイン電極１２がそれぞれ形成され、ヘテロ接合電界効果トランジスタを完成する。なお、Ｐ型ＧａＡｓ層９は、Ｐ型ＡｌＧａＡｓ層、あるいはＰ型ＡｌＧａＡｓ層上に薄いＰ型ＧａＡｓ層を積層した構造とすることもできる。また、ＡｌＧａＡｓバリア層６は、ＧａＡｓ層とすることもできる。
【００１０】
［第１の実施例］
以下、具体的に第１の実施例について説明する。第１の実施例では、図１に示すＡｌＧａＡｓバリア層６と格子整合するＧａ組成が０．５であるＧａ０．５Ｉｎ０．５Ｐを選択エッチング層７としている。選択エッチング層とバリア層を格子整合する組成とするのは格子不整合の場合は、結晶成長時に結晶欠陥が生じやすいため結晶成長時に気を遣わなければならない又臨界膜厚以下となる膜厚になるようなデバイス設計をしなければいけないといった制約が発生するためである。
【００１１】
まず、第１の実施例の製造工程を説明する。半絶縁性のＧａＡｓからなる半導体基板１上にＭＢＥ法またはＭＯＣＶＤ法により、ノンドープで厚さ５００ｎｍのＡｌ０．３Ｇａ０．７ＡｓからなるＡｌＧａＡｓバッファ層２、ノンドープで厚さ１５ｎｍのＩｎ０．２Ｇａ０．８ＡｓからなるＩｎＧａＡｓチャネル層３、ノンドープで厚さ２ｎｍのＡｌ０．３Ｇａ０．７ＡｓからなるＡｌＧａＡｓスペーサ層４、２×１０１８ａｔｏｍ／ｃｍ３のＳｉドープの厚さ１５ｎｍのＡｌ０．３Ｇａ０．７ＡｓからなるＡｌＧａＡｓキャリア供給層５、ノンドープで厚さ５ｎｍのＡｌＧａＡｓバリア層６、ノンドープで厚さ５ｎｍのＧａ０．５Ｉｎ０．５Ｐからなる選択エッチング層７、２×１０１９ａｔｏｍ／ｃｍ３のＺｎドープの厚さ５０ｎｍのＰ型ＧａＡｓ層９を順次積層した半導体基板を用意する。
【００１２】
まず、Ｐ型ＧａＡｓ層９上にＷＳｉをスパッタにより形成する。その後、フォトレジストを塗布してゲート電極形成予定領域をパターニングし、Ｒｅａｃｔｉｖｅ　ＩｏｎＥｔｃｈｉｎｇによりゲートパターニングを行い、ＷＳｉゲート電極１０を形成する。ＷＳｉゲート電極１０をエッチングマスクとして、Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ（３：１：５０）からなるエッチャントにてＰ型ＧａＡｓ層９を選択ウエットエッチングする。ＧａＡｓとＩｎＧａＰのエッチング選択比は６０００以上にも及ぶため、ほとんどＰ型ＧａＡｓ層９のみエッチングすることが可能である。
【００１３】
引き続きＷＳｉゲート電極１０をマスクとしてＳｉのイオン注入、ＲＴＡ（急速ランプアニール法）を行い、Ｎ型のイオン注入領域１３を形成する。注入条件は加速電圧３０ＫｅＶ、ドーズ量は５×１０１３ｃｍ−２で、ＲＴＡ条件は７５０℃、３０秒間である。ＲＴＡ前に加熱によるヒ素抜けを防止するため、表面にＳｉＯ２膜を形成する。ＳｉＯ２膜除去後に、フォトレジストを塗布してソース電極およびドレイン電極形成予定領域をパターニングする。Ｎｉ／Ｇｅ／Ａｕ／Ｎｉ／Ａｕからなるオーミック金属を蒸着し、リフトオフによりソース電極８およびドレイン電極１２をそれぞれ形成し、４００℃、１０秒での熱処理によりオーミック接触が得られる。
【００１４】
その後、フォトレジストを塗布してＷＳｉゲート電極１０上にパターニングし、Ｔｉ／Ａｕからなる金属薄膜を順次蒸着し、リフトオフによりＴｉ／Ａｕゲート電極１１を形成し、ヘテロ接合電界効果トランジスタが完成する。
【００１５】
上記のヘテロ接合電界効果トランジスタによる発明の効果について説明する。
（１）ＩｎＧａＰ層による選択エッチングが有利である。
Ｐ型ＧａＡｓ層９とＩｎＧａＰ選択エッチング層７とのエッチングの選択比が高いため、ＷＳｉゲート電極１０をエッチングマスクとしてＰ型ＧａＡｓ層９をエッチングする際のエッチング量の面内制御性に優れている。上述したようにＨ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ（３：１：５０）からなるエッチャントによるＧａ０．５Ｉｎ０．５Ｐ：ＧａＡｓのエッチングの選択比は１：６０００以上あるため、従来のエッチングレートからの換算またはエッチング量をモニタしながらのエッチングと比較して、加工制御が容易になり、素子特性のバラツキが抑えられ、信頼性も改善される。
（２）ＧａＡｓに比べ安定したＩｎＧａＰが表面なので、表面が安定している。
ＩｎＧａＰ表面はＡｌＧａＡｓ表面と比較して酸化しづらい、アバランシ電圧が高い、低ノイズであるといった利点がある。
（３）表面がＩｎＧａＰなので、ＡｌＧａＡｓに比べ伝導帯ポテンシャルが低いためゲート−ソース間、ゲート−ドレイン間抵抗が小さくなる。
以上のように本発明は従来例と比べて、電気的にも信頼性上においても有利な特性となることがわかる。
【００１６】
［第２の実施例］
次に第２の実施例について説明する。この第２の実施例では第１の実施例のＰ型ＧａＡｓ層をＰ型ＡｌＧａＡｓ層上に薄膜Ｐ型ＧａＡｓを積層した二重膜としたものである。ショットキ層をＧａＡｓからＡｌＧａＡｓ上に形成した薄膜ＧａＡｓ（通常数１０オングストローム程度）とすることにより、ショットキ層のバンドギャップが大きくなるため、ショットキバリアが第１の実施例に比べて大きくなり、Ｖｆが大きくとれ、エンハンスメント動作に有利である。通常ショットキ層としてこのようなＡｌＧａＡｓを用いる場合、特にアルミニウムの組成比が大きいものは表面が酸化される等問題があり、使用不可能であったが、ショットキ層が表面にでないため使用可能となる。
【００１７】
更に別の実施例として、第１の実施例のＰ型ＧａＡｓをＰ型ＡｌＧａＡｓとすることも可能である。
【００１８】
なお上記実施例において、バリア層をＡｌＧａＡｓに代えてＧａＡｓに、選択エッチング層をノンドープＩｎＧａＰに代えてノンドープＡｌＧａＩｎＰとすることもできる。この場合それぞれ、上記実施例に説明した場合と比較して、次のような利点がある。即ち、バリア層をＡｌＧａＡｓからＧａＡｓとした場合、正に振り込まれてゲート電流が流れた場合、深い順位であるＤＸセンタに由来するノイズまたは非線形性が軽減される。ＡｌＧａＩｎＰとすると伝導帯オフセットが大きくなるためエンハンスメント動作に有利となる。
【００１９】
【発明の効果】
以上説明したように本発明のヘテロ接合電界効果トランジスタは、選択エッチング層としてＧａＡｓ格子整合組成からのＧａＰ組成を増したＩｎＧａＰを用いており、従来のバリア層であるＧａＡｓに比べ、選択的にショットキ層を除去できるという効果がある。
【００２０】
また選択エッチング層がＩｎＧａＰ層で構成されているので、深い不純物準位に起因するＷａｌｋｏｕｔ現象、電流コラプスの発生などのデバイスの不安定動作を抑制できる。
【図面の簡単な説明】
【図１】本発明のヘテロ接合電界効果トレンジスタの第１の実施例を示す断面構造図である。
【図２】従来のヘテロ接合電界効果トランジスタの断面構造図である。
【符号の説明】
１：半導体基板、２：ＡｌＧａＡｓバッファ層、３：ＩｎＧａＡｓチャネル層、４：ＡｌＧａＡｓスペーサ層、５：ＡｌＧａＡｓキャリア供給層、６：ＡｌＧａＡｓバリア層、７：選択エッチング層、８：ソース電極、９：Ｐ型ＧａＡｓ層、１０：ＷＳｉゲート電極、１１：Ｔｉ／Ａｕゲート電極、１２：ドレイン電極、１３：イオン注入領域、１４：ＧａＡｓバリア層
【図１】
2004134619.tif 000003
【図２】
2004134619.tif 000004