(57)【要約】【課題】配線が断線する危険性や出力波形が劣化するという不都合を招くことなくインピーダンス整合を図ることができる超伝導素子及び超伝導機器を提供すること。【解決手段】基板１１と、基板１１の上又は上方に形成された超伝導回路１７と、上記超伝導回路１７と電気的に接続され、外部から該超伝導回路１７への信号の入力、若しくは外部への信号の出力が行われるコプレーナ型線路１２ｃ〜１２ｄと、を有することを特徴とする超伝導素子による。【選択図】  図４
2004235252.tif 000002
【特許請求の範囲】
【請求項１】
超伝導材料から構成されるコプレーナ型線路を有することを特徴とする超伝導素子。
【請求項２】
基板と、
前記基板の上又は上方に形成された超伝導回路と、
前記超伝導回路と電気的に接続され、外部から該超伝導回路への信号の入力、若しくは外部への信号の出力が行われるコプレーナ型線路と、
を有することを特徴とする超伝導素子。
【請求項３】
前記超伝導回路は、前記コプレーナ型線路に対して信号を出力する超伝導増幅回路を含むことを特徴とする請求項２に記載の超伝導素子。
【請求項４】
前記超伝導増幅回路の出力抵抗は、前記コプレーナ型線路の特性インピーダンスに等しいことを特徴とする請求項３に記載の超伝導素子
【請求項５】
請求項１乃至請求項４のいずれか一項に記載の超伝導素子を使用した超伝導機器
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、超伝導素子及び超伝導機器に関する。
【０００２】
【従来の技術】
ジョセフソン素子を用いた超伝導単一磁束量子回路は、超高速、低エネルギーという特徴を持っており、将来の高速情報処理システムの構成要素として期待されている。
【０００３】
図１は、従来例に係る超伝導素子の平面図である。この超伝導素子においては、基板１上にグランドプレーン２が形成され、更にその上に層間絶縁層（不図示）を介して単一磁束量子回路３、超伝導ドライバ回路４、第１伝送線路６、第２伝送線路５、及びマッチング抵抗Ｒｍが形成される。そして、第２伝送線路５の終端には出力パッド８が設けられ、室温機器１０がケーブル９を介してこの出力パッド８と電気的に接続される。
【０００４】
単一磁束量子回路３からの出力信号は、室温機器１０で種々の処理をするにはその電圧振幅があまりに小さすぎ、Ｓ／Ｎ比も小さいため、第１伝送線路６を介して超伝導ドライバ回路４に入力され、そこで十分大きな電圧振幅に増幅される。増幅された信号は、第２伝送線路５を通って出力パッド８へと導かれ、そこから外部の室温機器１０へ出力される。
【０００５】
この超伝導素子では、ベタ状のグランドプレーン２と線状の第１、２伝送線路９、５とによりマイクロストリップラインが形成されるが、そのマイクロストリップラインとケーブル９とのインピーダンス整合を図るべく、第２伝送線路５にはマッチング抵抗Ｒｍが接続される。このマッチング抵抗Ｒｍは、層間絶縁層に形成されたビアホール７を介して下層のグランドプレーン２と電気的に接続される。
【０００６】
図１の等価回路は図２のようになる。
【０００７】
図２において、第２伝送線路５とケーブル９のインピーダンスをそれぞれ３０Ω、５０Ωとすると、Ｒｍの抵抗値を７５Ωとすることにより、第２伝送線路５から見たケーブル９のインピーダンスが３０Ω（＝５０×７５／（５０＋７５）Ω）となり、第２伝送線路とケーブル９とのインピーダンス整合を図ることができる。
【０００８】
なお、特許文献１には、金属薄膜と酸化物超伝導体との接触抵抗をマッチング抵抗として利用することが開示されている。
【０００９】
【特許文献１】
特開平８−２８８５６２号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、このようにマッチング抵抗Ｒｍを設けてインピーダンス整合を行うとしても、図２の矢印のように、マッチング抵抗Ｒｍにおいて信号の反射が起きてしまい、出力パッド８から出力される出力信号の波形が劣化してしまう。これは、広い周波数帯域にわたって理想的な抵抗を形成することが現実的に困難なためである。
【００１１】
この点に鑑み、第２伝送線路５の線幅を調節して、第２伝送線路５自身のインピーダンスをケーブル９と同じ５０Ωに合わせ、マッチング抵抗Ｒｍを設けずにケーブル９とインピーダンス整合を図ることも考えられる。この場合、第２伝送線路５の線幅とそのインピーダンスとの関係を求めると、図３のようになる。但し、図３においては、グランドプレーン２と第２伝送線路５との間の層間絶縁層の誘電率を４．２、その膜厚を０．７μｍ、ロンドンの侵入長を０．１２５μｍと仮定している。
【００１２】
図３を参照すると、インピーダンスを５０Ωとするには、第２伝送線路３の線幅を１．１μｍにしなければいけないことが理解される。
【００１３】
しかしながら、このように細い配線を用いると、配線が断線する危険性が増大したり、加工精度によって線幅にゆらぎが生じたりするので好ましくない。そのため、従来においては、第２伝送線路５の線幅を２．４μｍ程度とし、その特性インピーダンスをやむなく３０Ωにしている。
【００１４】
本発明は係る従来の問題点に鑑みて創作されたものであり、配線が断線する危険性や、出力波形が劣化するという不都合を招くことなくインピーダンス整合を図ることができる超伝導素子及び超伝導機器を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記した課題は、基板と、前記基板の上又は上方に形成された超伝導回路と、前記超伝導回路と電気的に接続され、外部から該超伝導回路への信号の入力、若しくは外部への信号の出力が行われるコプレーナ型線路と、を有することを特徴とする超伝導素子によって解決する。
【００１６】
次に、本発明の作用について説明する。
【００１７】
本発明によれば、外部と信号の入出力が行われる部分の配線をコプレーナ型線路にし、コプレーナ型線路を構成するグランド層と伝送線路との間隔を調節することにより配線の特性インピーダンスを外部の室温機器や内部の超伝導回路のインピーダンスに整合させる。そのため、マッチング抵抗を使用する必要も無ければ、配線幅を細くする必要も無く、配線が断線する危険性を回避しながら信号の波形劣化を防止することが可能となる。
【００１８】
特に、超伝導回路に超伝導増幅回路が含まれ、その超伝導増幅回路から上記コプレーナ型線路に信号が出力される場合は、超伝導増幅回路の出力抵抗を上記コプレーナ型線路の特性インピーダンスに等しくすることにより、コプレーナ型線路と増幅回路とのインピーダンス整合が図られる。
【００１９】
しかも、この場合は、コプレーナ型線路の特性インピーダンスが従来よりも大きくなるので、超伝導増幅回路の動作点電圧が従来よりも高くなり、超伝導増幅回路から大きな出力電圧が得られる。
【００２０】
なお、超伝導回路内において、外部と直接信号の入出力が行われない部分の配線は、配線レイアウトが複雑になることや、ベタ状のグランド層により素子の集積度が低下してしまうことを鑑みて、マイクロストリップ型の線路とするのが好ましい。
【００２１】
【発明の実施の形態】
次に、本発明の実施の形態について、添付図面を参照しながら詳細に説明する。
【００２２】
図４は、本実施形態に係る超伝導素子の平面図である。なお、図４においては、配線のレイアウトを見やすくするために、層間絶縁層等の絶縁層は省略してある。
【００２３】
図４に示すように、この超伝導素子においては、高抵抗シリコンやサファイア等の半絶縁性材料からなる基板１１の上にＮｂ等の超伝導材料から構成されるグランドプレーン１５ａが形成される。
【００２４】
グランドプレーン１５ａ上には、ＳｉＯ２よりなる層間絶縁層（不図示）が形成され、その層間絶縁層上に単一磁束量子回路１６と超伝導ドライバ回路１７が形成されて、それらが層間絶縁層上の第１伝送線路１４により電気的に接続される。単一磁束量子回路１６や超伝導ドライバ１７等のように、超伝導素子の内部に作りこまれる部分においては、第１伝送線路１４はその下のグランドプレーンと協同してマイクロストリップ型の伝送線路を構成する。
【００２５】
特に明示はしないが、単一磁束量子回路１６は、ジョセフソン接合を含んだ超伝導ループを複数連ねた構造を有しており、その回路構成は限定されない。
【００２６】
一方、超伝導ドライバ回路１７は、単一磁束量子回路１６からの信号を増幅すべく設けられ、例えば図５に示す回路構成を有する。この回路では、ラッチ型ジョセフソン接合Ｊ１〜Ｊ８が直列接続され、各接合Ｊ１〜Ｊ８と並列にシャント抵抗Ｒｓ１〜Ｒｓ８が接続される。ラッチ型ジョセフソン接合Ｊ９〜Ｊ１６及びシャント抵抗Ｒｓ９〜Ｒｓ１６も同様の構成となっており、接合Ｊ１〜Ｊ８と接合Ｊ９〜Ｊ１６とが並列に接続されて、その接続点にバイアス電圧ＶＢが印加される。
【００２７】
単一磁束量子回路１６からの出力信号は、第１抵抗Ｒ１を介してジョセフソン接合Ｊ１、Ｊ２の接続点に入力されるが、バイアス電圧ＶＢを印加してあるため、各ラッチ型ジョセフソン接合Ｊ１〜Ｊ１６は電圧状態に遷移する。その結果、上記出力信号はその電圧振幅が所望に増幅され、接合Ｊ１６と第４抵抗Ｒ４との接続点から後述の第２伝送線路１２ｂへと出力される。
【００２８】
なお、単一磁束量子回路１６は直流的には常に零電位なので、超伝導ドライバ回路１７が電圧状態になった際に回路１６、１７間の電位差を与える目的で、超伝導ドライバ回路１７の入力線には接合Ｊと第１抵抗Ｒ１とが設けられる。また、超伝導ドライバ回路１７が電圧状態に遷移する時の過渡的な電圧振動を抑制するために、第１抵抗Ｒ１の出力端と接地電位との間に第２抵抗Ｒ２が設けられる。更に、接合Ｊ１〜Ｊ８の枝と接合Ｊ９〜Ｊ１６の枝に所定値の電流を分配するために第３抵抗Ｒ３と第４抵抗Ｒ４が設けられ、これらの接続点にバイアス電圧ＶＢが印加される構成としている。
【００２９】
このような構成の超伝導ドライバはラッチ型ドライバと称されるが、本発明はこれに限定されず、ＳＱＵＩＤ（Ｓｕｐｅｒｃｏｎｄｕｃｔｉｎｇ  Ｑｕａｎｔｕｍ  Ｉｎｔｅｒｆｅｒｅｎｃｅ  Ｄｅｖｉｃｅ）を直列に接続したＳＱＵＩＤ型ドライバを採用してもよい。
【００３０】
再び図４を参照する。超伝導ドライバ回路１７は、既述の層間絶縁層上に形成された第２伝送線路１２ｂに電気的に接続されるが、その第２伝送線路１２ｂの終端には出力パッド（端子）１２ａが設けられ、そこに外部の室温機器２０に繋がるケーブル１９がワイヤボンディング等により電気的に接続される。
【００３１】
第２伝送線路１２ｂの側方における層間絶縁層上には、ベタ状のグランド層１２ｃ、１２ｄが第２伝送線路１２ｂと近接して延在し、第２伝送線路１２ｂと協同してコプレーナ型の伝送線路を構成する。そのグランド層１２ｃ、１２ｄは、グランドプレーン１５ａの端縁上の層間絶縁層に形成されたビアホール２７ａ、２７ｂを介してグランドプレーン１５ａと電気的に接続される。グランドプレーン１５ａは、従来のように第２伝導線路１２ｂと協同してマイクロストリップラインを構成する必要が無いので、単一磁束回路１６や超伝導ドライバ回路１７等が形成される回路形成領域の上方のみに延在し、第２伝送線路１２ｂの下方には延在しない。
【００３２】
なお、第１伝送線路１４、第２伝送線路１２ｂ、及びグランド層１２ｃ、１２ｄは、例えばＮｂ等の超伝導材料により構成される。
【００３３】
次に、上記の超伝導素子と室温機器２０とのインピーダンス整合について図６を参照して説明する。図６は、第２伝送線路１２ｂのライン（線）幅と特性インピーダンスとの関係を示すグラフであり、第２伝送線路１２ｂとグランド層１２ｃ、１２ｄとの間隔が５μｍの場合がプロットされている。
【００３４】
なお、本明細書においては、第２伝送線路１２ｂの特性インピーダンスのことを、第２伝送線路１２ｂとグランド層１２ｃ、１２ｄとで構成されるコプレーナ型線路の特性インピーダンスとも言うことにする。
【００３５】
室温機器２０に接続されるケーブル１９としては種々のものを使用し得るが、市販されている大部分のケーブルはその特性インピーダンスが５０Ωであるので、以下ではケーブル１９の特性インピーダンスが５０Ωである場合を考える。
【００３６】
その場合、図６に示すように、第２伝送線路１２ｂの線幅を７μｍとすることで、ケーブル１９と同じインピーダンスの５０Ωを得ることができ、第２伝送線路１２ｂとケーブル１９とのインピーダンス整合を図ることが可能となる。
【００３７】
このように、コプレーナ型の線路を採用することで、マッチング抵抗を使用しなくとも、第２伝送線路１２ｂとグランド層１２ｃ、１２ｄとの線幅を調節することによりケーブル１９と第２伝送線路１２ｂとのインピーダンス整合が図れるので、伝送線路の途中で信号が反射して信号波形が劣化することがなく、しかも、第２伝送線路１２ｂの断線の危険性や、加工精度によってその線幅にゆらぎが生じたりするといった不都合を回避することができる。
【００３８】
ところで、第２伝送線路１２ｂだけでなく、第１伝送線路１４のような回路間を接続する配線や、回路内の配線も上記のようなコプレーナ型の配線にすることも考えられる。
【００３９】
しかしながら、これらの配線をコプレーナ型とすると、配線のレイアウトが複雑化したり、素子の表面側にベタのグランド層を形成するために素子の集積度が高められないといった不都合が生じるので、好ましくない。よって、素子の内部におていはマイクロストリップ型の配線を使用し、外部と信号の入出力が行われる部分の配線に対してのみ上記のようなコプレーナ型の配線を採用するのが好ましい。
【００４０】
次に、図７を参照しながら、超伝導ドライバ回路１７の出力電圧値について説明する。
【００４１】
図７において、右上がりの二つの曲線は、超伝導ドライバ回路１７の出力抵抗が３０Ω、５０Ωである場合の超伝導ドライバ回路１７の特性曲線であって、横軸がその出力電圧値であり、縦軸が電流値を示す。具体的には、出力電圧値とは、図５中の接合Ｊ１６と第４抵抗Ｒ４との接続点の電圧値であり、電流値とは、バイアス電圧ＶＢを印加することによって第３抵抗Ｒ３と第４抵抗Ｒ４との間に流れ込む電流の値を言う。
【００４２】
一方、図７中の右下がりの二つの直線は、超伝導ドライバ回路１７へのバイアス電流を０．５ｍＡとしたときの第２伝送線路１２ｂの負荷直線であり、その特性インピーダンスが３０Ω、５０Ωの場合がプロットされている。
【００４３】
通常の半導体増幅回路と同様に、超伝導ドライバ１７の動作点は、その特性曲線と第２伝送線路１２ｂの負荷直線との交点となる。
【００４４】
既述のように、従来においては、図１に示した第２伝送線路５の特性インピーダンスを３０Ωとしていたので、第２伝送線路５と超伝導ドライバ回路４とのインピーダンス整合を図るべく、超伝導ドライバ回路４の出力抵抗も３０Ωにする必要があり、その結果、超伝導ドライバ回路４の動作点電圧は約７．５ｍＶとなる。信号の速度が例えば１０ＧＨｚの場合、超伝導ドライバ回路４の出力電圧は１０ｍＶ程度以上あることが望ましいが、上記の従来例ではそれを満たすことができない。
【００４５】
これに対し、本実施形態では、第２伝送線路１２ｂの特性インピーダンスを５０Ωにしたので、第２伝送線路１２ｂとのインピーダンス整合を図るために超伝導ドライバ回路１７の出力抵抗を５０Ωとする。出力抵抗は、図５中の各シャント抵抗Ｒｓ１〜Ｒｓ１６の合成抵抗値に等しく、各シャント抵抗Ｒｓ１〜Ｒｓ１６の抵抗値を１２．５Ωとすることにより、出力抵抗値を（１２．５×８）／２で５０Ωとすることができる。なお、この式の中で、分母の２は、シャント抵抗Ｒｓ１〜Ｒｓ８とＲｓ９〜Ｒｓ１６とを並列接続したことに起因し、分子の８は、直列接続されたシャント抵抗の数を表す。
【００４６】
また、上記では第１〜第４抵抗Ｒ１〜Ｒ４を考慮していないが、超伝導ドライバ回路１７の出力抵抗を算出するに際してはこれらの抵抗を次のような理由により無視し得る。まず、超伝導ドライバ１７が電圧状態になると同時に接合Ｊも数百Ωと高抵抗の電圧状態となるので、第１、第２抵抗Ｒ１、Ｒ２の影響は無視し得る。一方、第３、第４抵抗Ｒ３、Ｒ４は共に１Ω程度なので、出力点から見ると、右の枝（Ｒｓ９〜Ｒｓ１６）の抵抗は１００Ω（＝１２．５Ω×８）となり、左の枝（Ｒｓ１〜Ｒｓ８、Ｒ３、Ｒ４）の抵抗は１０２Ω（＝１２．５Ω×８＋１Ω＋１Ω）となるから、これらを合成すると約５０．５Ωとなる。このように、第３、第４抵抗Ｒ３、Ｒ４を考慮しても５０Ωの１％の誤差しか出ないので、これらの抵抗の影響も無視し得る。
【００４７】
なお、超伝導ドライバ回路１７としてＳＱＵＩＤ型ドライバを使用する場合でも、上記と同様に各接合のシャント抵抗を調節することにより出力抵抗を５０Ωに設定することができる。
【００４８】
その結果、図７に示すように、超伝導ドライバ回路１７の動作点電圧が約１２．５ｍＶとなって従来よりも大きくなり、信号速度が１０ＧＨｚの場合に要求される出力電圧１０ｍＶを満足することができるようになる。
【００４９】
本実施形態に係る超伝導素子は、様々な超伝導機器に使用することができるし、それに接続される室温機器２０も限定されない。室温機器２０の例としては、半導体アンプ、半導体メモリ、半導体ＣＰＵ等が挙げられる。
【００５０】
次に、上記した本実施形態に係る超伝導素子の製造方法について説明する。図８〜図１１は、本実施形態に係る超伝導素子の製造方法について示す断面図であって、図４のＩ−Ｉ線断面、ＩＩ−ＩＩ断面、及び超伝導ドライバ回路１７の一部の断面が併記されている。
【００５１】
まず、図８（ａ）に示すように、高抵抗シリコン等の半絶縁性材料からなる基板１１上に、Ｎｂをスパッタリングにより厚さ約３００ｎｍ程度に形成し、それを超伝導材料層１５とする。なお、必要に応じ、基板１１上にＳｉＯ２層等の絶縁層を形成し、その絶縁層上に超伝導材料層１５を形成してもよい。更に、基板１１はシリコン基板に限定されず、絶縁性の基板を使用してもよい。
【００５２】
次いで、図８（ｂ）に示すように、フォトリソグラフィにより超伝導材料層１５をパターニングしてグランドプレーン１５ａとした後、そのグランドプレーン１５ａ上と基板１１上とに第１層間絶縁層２２としてＳｉＯ２層をスパッタ法により厚さ約３００ｎｍに形成する。
【００５３】
次に、図９（ａ）に示す断面構造を得るまでの工程について説明する。
【００５４】
まず、第１層間絶縁層２２上に、厚さ２００ｎｍのＮｂ層、厚さ５ｎｍのＡｌ層をスパッタ法によりこの順に形成した後、Ａｌ層の表面を自然酸化させる。そして、厚さ２００ｎｍのＮｂ層をスパッタ法によりＡｌ層上に形成した後、フォトリソグラフィ法、及びＣＦ４をエッチングガスに使用するリアクティブイオンエッチング法によりこれらの積層膜をパターニングする。これにより、最下層のＮｂ層よりなる下部電極２３、Ａｌ層とその酸化層よりなる障壁層２４、及び最上層のＮｂ層よりなる上部電極用超伝導材料層２５の積層膜が第１層間絶縁層２２上に形成されたことになる。
【００５５】
その後に、図９（ｂ）に示すように、上部電極用超伝導材料層２５をフォトリソグラフィ法及びリアクティブイオンエッチング法によりパターニングして上部電極２５ａとする。
【００５６】
続いて、図１０（ａ）に示すように、第１層間絶縁層２２上、障壁層２４上、及び上部電極２５ａ上にＳｉＯ２層をスパッタ法により厚さ約３００ｎｍ程度に形成し、それを第２層間絶縁層２６とする。
【００５７】
次いで、図１０（ｂ）に示すように、第１、第２層間絶縁層２２、２６をパターニングすることにより、上部電極２５ａが露出するビアホール２７ｃを形成すると共に、グランドプレーン１５ａが露出するビアホール２７ａ、２７ｂを形成する。
【００５８】
次に、図１１に示すように、ビアホール２７ａ〜２７ｃ内を完全に埋め込む厚さのＮｂ層を第２層間絶縁層２６上にスパッタ法により形成し、そのＮｂ層をフォトリソグラフィ法及びリアクティブイオンエッチング法によりパターニングする。その結果、ビアホール２７ｃを介して上部電極２５ａと電気的に接続される配線１２ｅが超伝導ドライバ回路１７に形成される。また、ビアホール２７ａ、２７ｂを介してグランドプレーン１５ａと電気的に接続されるグランド層１２ｃ、１２ｄと、そのグランド層１２ｃ、１２ｄに挟まれた第２伝送線路１２ｂが第２層間絶縁層２６上に形成される。
【００５９】
以上により、本実施形態に係る超伝導素子が完成する。
【００６０】
以下に、本発明の特徴を付記する。
【００６１】
（付記１）  超伝導材料から構成されるコプレーナ型線路を有することを特徴とする超伝導素子。（１）
（付記２）  基板と、
前記基板の上又は上方に形成された超伝導回路と、
前記超伝導回路と電気的に接続され、外部から該超伝導回路への信号の入力、若しくは外部への信号の出力が行われるコプレーナ型線路と、
を有することを特徴とする超伝導素子。（２）
（付記３）  前記コプレーナ型線路は、前記回路と電気的に接続される線路と、該線路の側方に離れて形成されたベタ状のグランド層とにより構成されることを特徴とする付記２に記載の超伝導素子。
【００６２】
（付記４）  前記超伝導回路は、前記コプレーナ型線路に対して信号を出力する超伝導増幅回路を含むことを特徴とする付記２又は付記３に記載の超伝導素子。（３）
（付記５）  前記超伝導増幅回路の出力抵抗は、前記コプレーナ型線路の特性インピーダンスに等しいことを特徴とする付記４に記載の超伝導素子。（４）
（付記６）  前記コプレーナ型線路の特性インピーダンスは５０Ωであることを特徴とする付記２乃至付記５のいずれかに記載の超伝導素子。
【００６３】
（付記７）  前記超伝導回路内の配線はマイクロストリップ型線路であることを特徴とする付記２乃至付記６のいずれかに記載の超伝導素子。
【００６４】
（付記８）  前記基板は、半絶縁性基板又は絶縁性基板であることを特徴とする付記２乃至付記７のいずれかに記載の超伝導素子。
【００６５】
（付記９）  付記１乃至付記８のいずれかに記載の超伝導素子を使用した超伝導機器。（５）
【００６６】
【発明の効果】
以上説明したように、本発明に係る超伝導素子によれば、外部と信号の入出力が行われる部分の配線をコプレーナ型線路にして、該コプレーナ型線路の特性インピーダンスを外部の室温機器や内部の超伝導回路のインピーダンスに整合させるので、マッチング抵抗を使用したり配線幅を狭くする必要がなく、配線が断線する危険性を回避しながら信号の波形劣化を防止することができる。
【００６７】
また、超伝導増幅回路の入力抵抗若しくは出力抵抗を上記コプレーナ型線路の特性インピーダンスに等しくすることにより、コプレーナ型線路と増幅回路とのインピーダンス整合を図ることができる。
【００６８】
この場合は、コプレーナ型線路の特性インピーダンスが従来よりも大きくなるので、超伝導増幅回路の動作点電圧が従来よりも高くなり、超伝導増幅回路から大きな出力電圧が得られる。
【図面の簡単な説明】
【図１】図１は、従来例に係る超伝導素子の平面図である。
【図２】図２は、図１の等価回路である。
【図３】図３は、従来例における第２伝送線路の線幅と特性インピーダンスとの関係を示すグラフである。
【図４】図４は、本発明の実施の形態に係る超伝導素子の平面図である。
【図５】図５は、本発明の実施の形態で使用される超伝導ドライバ回路の回路図である。
【図６】図６は、本発明の実施の形態に係る超伝導素子の第２伝送線路の線幅と特性インピーダンスとの関係を示すグラフである。
【図７】図７は、本発明の実施の形態における超伝導ドライバ回路の動作点電圧について示すグラフである。
【図８】図８（ａ）、（ｂ）は、本発明の実施の形態に係る超伝導素子の製造方法について示す断面図（その１）である。
【図９】図９（ａ）、（ｂ）は、本発明の実施の形態に係る超伝導素子の製造方法について示す断面図（その２）である。
【図１０】図１０（ａ）、（ｂ）は、本発明の実施の形態に係る超伝導素子の製造方法について示す断面図（その３）である。
【図１１】図１１は、本発明の実施の形態に係る超伝導素子の製造方法について示す断面図（その４）である。
【符号の説明】
１、１１…基板、２、１５ａ…グランドプレーン、３、１６…単一磁束量子回路、４、１７…超伝導ドライバ回路、５…第２伝送線路、６、…第１伝送線路、７…ビアホール、８、１２ａ…出力パッド、９…ケーブル、１０、２０…室温機器、１２ｂ…第２伝送線路、１２ｃ、１２ｄ…グランド層、１２ｅ…配線、１４…第１伝送線路、１５…超伝導材料層、２２…第１層間絶縁層、２３…下部電極、２４…障壁層、２５…上部電極用超伝導材料層、２５ａ…上部電極、２６…第２層間絶縁層、２７ａ〜２７ｃ…ビアホール。
【図１】
2004235252.tif 000003
【図２】
2004235252.tif 000004
【図３】
2004235252.tif 000005
【図４】
2004235252.tif 000006
【図５】
2004235252.tif 000007
【図６】
2004235252.tif 000008
【図７】
2004235252.tif 000009
【図８】
2004235252.tif 000010
【図９】
2004235252.tif 000011
【図１０】
2004235252.tif 000012
【図１１】
2004235252.tif 000013