(57)【要約】【課題】膜厚均一性が高い厚膜の活性層を有する貼り合わせＳＯＩ基板およびその製造方法を提供する。【解決手段】活性層１０Ａの表面を研磨した後、活性層１０Ａの全域の厚さを決定する。次に、その厚さデータを活性層１０Ａの部分的なエッチング量にフィードバックし、活性層１０Ａをプラズマエッチングする。これにより、活性層１０Ａ表面の平坦度が高まり、例えば１μｍ以上の厚膜の活性層１０Ａであっても厚さ公差は±０．３μｍ以下となる。その結果、膜厚均一性が高い厚膜の活性層１０Ａを有する貼り合わせＳＯＩ基板を作製することができる。【選択図】        図１
2004235478.tif 000002
【特許請求の範囲】
【請求項１】
活性層と支持基板用ウェーハとを、埋め込みシリコン酸化膜を介して貼り合わせた貼り合わせＳＯＩ基板において、
表面が研磨された活性層の全域の厚さを測定し、得られた厚さデータに基づき、上記活性層をプラズマエッチングした貼り合わせＳＯＩ基板。
【請求項２】
上記プラズマエッチングによるエッチング量は０．０１〜２μｍである請求項１に記載の貼り合わせＳＯＩ基板。
【請求項３】
活性層と支持基板用ウェーハとを、埋め込みシリコン酸化膜を介して貼り合わせた貼り合わせＳＯＩ基板の製造方法において、
上記活性層の表面を研磨する研磨工程と、
上記活性層の全域の厚さを測定するウェーハ厚さ測定工程と、
得られた厚さデータに基づき、上記活性層をプラズマエッチングするプラズマエッチング工程とを備えた貼り合わせＳＯＩ基板の製造方法。
【請求項４】
上記プラズマエッチングによるエッチング量は０．０１〜２μｍである請求項３に記載の貼り合わせＳＯＩ基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は貼り合わせＳＯＩ基板およびその製造方法、特に厚膜の活性層を有する貼り合わせＳＯＩ基板およびその製造方法に関する。
【０００２】
【従来の技術】
シリコン基板上に構成されるＬＳＩの高集積化、多機能化の要請がきびしくなるにつれ、配線での信号遅延が重要な課題となっている。従前のＬＳＩは、厚さ５００〜８００μｍのシリコンウェーハの表層（表面から十数μｍの部分）に、電気回路素子が集積されている。
このような配線での信号遅延の問題を解決するため、ＳＯＩ（ＳｉｌｉｃｏｎＯｎ  Ｉｎｓｕｌａｔｏｒ）基板が知られている。ＳＯＩ基板は、デバイスが形成される活性層と、これを支持する支持基板との間に、厚さ数十ｎｍ〜数μｍの埋め込みシリコン酸化膜が介在された構成を有している。
このＳＯＩ基板にあっては、埋め込みシリコン酸化膜によって各デバイス間が完全に分離されている。そのため、３次元構造による多機能化を含むデバイスの高集積化が容易となり、高速動作が可能となり、ソフトエラーの低減および高信頼性が図れて、消費電力も抑えることができる。
【０００３】
ＳＯＩ基板は、通常、数十Ａ（オングストローム）〜１μｍ程度の薄い活性層を有するものを薄膜ＳＯＩ基板、１μｍ以上の厚い活性層を有するものを厚膜ＳＯＩ基板とする。特に、薄膜ＳＯＩ基板を作製する方法の一つとして、スマートカット法（特許文献１，特許文献２）が知られている。これは、活性層用ウェーハに水素などの軽元素をイオン注入し、その注入部分から活性層用ウェーハの不要部分を割って剥離するものである。より具体的には、シリコン酸化膜の一部分を埋め込みシリコン酸化膜として、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、続く熱処理時に、活性層をその水素イオンの注入部分から分割して剥離することで、薄膜の活性層を有するＳＯＩ基板が作製される。
【特許文献１】米国特許第５３７４５６４号明細書
【特許文献２】米国特許第６０２０２５２号明細書
その他、厚膜ＳＯＩ基板を作製するために好適な貼り合わせ法が知られている。これは、活性層用ウェーハと支持基板用ウェーハとを、その間に埋め込みシリコン酸化膜を介して貼り合わせ、続く貼り合わせ熱処理後、活性層用ウェーハを貼り合わせ面とは反対側の面から研削、研磨することで、厚膜の活性層を有する貼り合わせＳＯＩ基板が得られる。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来のＳＯＩ基板の製造方法によれば、以下の欠点があった。
すなわち、スマートカット法では、活性層の厚さの公差が±０．１μｍ程度と高い平坦度が得られるものの、活性層の厚さは最大で１．５μｍ程度であった。そのため、膜厚均一性は高いが厚膜ＳＯＩ基板を作製することができなかった。一方、貼り合わせ法によれば、厚さ２μｍ以上（例えば１００μｍ）の活性層が得られるものの、活性層の厚さの公差は±０．５μｍ程度と大きかった。そのため、膜厚均一性が劣った厚膜ＳＯＩ基板の作製にとどまり、高い膜厚均一性を有する厚膜ＳＯＩ基板を作製することはできなかった。
【０００５】
そこで、発明者は、鋭意研究の結果、貼り合わせＳＯＩ基板に対して、活性層の全域の厚さを測定し、その厚さデータに基づき、活性層をプラズマエッチングすれば、活性層が厚膜であるにも拘らず、その膜厚の均一性が高い貼り合わせＳＯＩ基板を作製可能なことを知見し、この発明を完成させた。
【０００６】
【発明の目的】
この発明は、膜厚均一性が高い厚膜の活性層が得られる貼り合わせＳＯＩ基板およびその製造方法を提供することを、その目的としている。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、活性層と支持基板用ウェーハとを、埋め込みシリコン酸化膜を介して貼り合わせた貼り合わせＳＯＩ基板において、表面が研磨された活性層の全域の厚さを測定し、得られた厚さデータに基づき、上記活性層をプラズマエッチングした貼り合わせＳＯＩ基板である。
【０００８】
活性層用ウェーハおよび支持基板用ウェーハとしては、例えば単結晶シリコンウェーハなどを採用することができる。
活性層の厚さは、例えば１〜１００μｍである。特に、この発明は厚さ１μｍ以上の厚膜の活性層を有する貼り合わせＳＯＩ基板において、大きな効果を発揮する。また、埋め込みシリコン酸化膜の厚さは、例えば数十ｎｍ〜数μｍである。
プラスマエッチング後の活性層は、２μｍ未満の薄膜でもよいし、２μｍを超える厚膜でもよい。
【０００９】
請求項２に記載の発明は、上記プラズマエッチングによるエッチング量は０．０１〜２μｍである請求項１に記載の貼り合わせＳＯＩ基板である。このとき、プラズマエッチング後の活性層の厚さは、１μｍ以上または１μｍ未満であって、その厚さ公差は±０．３μｍ以下である。
【００１０】
請求項３に記載の発明は、活性層と支持基板用ウェーハとを、埋め込みシリコン酸化膜を介して貼り合わせた貼り合わせＳＯＩ基板の製造方法において、上記活性層の表面を研磨する研磨工程と、上記活性層の全域の厚さを測定するウェーハ厚さ測定工程と、得られた厚さデータに基づき、上記活性層をプラズマエッチングするプラズマエッチング工程とを備えた貼り合わせＳＯＩ基板の製造方法である。
活性層用ウェーハと支持基板用ウェーハとの貼り合わせは、例えば常温により両ウェーハを貼り合わせて貼り合わせウェーハを作製し、その後、貼り合わせウェーハを熱酸化炉に挿入して貼り合わせ熱処理を施し、貼り合わせ強度を増強する。貼り合わせ熱処理の加熱温度は８００℃以上、例えば１１００℃である。貼り合わせ熱処理時間は、例えば２時間である。熱酸化炉内の雰囲気ガスには酸素などを用いる。
【００１１】
貼り合わせ熱処理後、活性層用ウェーハを減厚する。例えば、貼り合わせウェーハの活性層用ウェーハ側に研削と研磨とを順次施し、活性層用ウェーハを所定厚さまで減厚する。研削には、例えば研削砥石を用いる。研削の条件は公知の条件でよい。例えば、＃３６０〜＃２０００のレジノイド研削砥石により、活性層残厚が目標活性層厚±５μｍ以上になるまで研削する。
研磨工程では、研削により減厚された活性層の表面を研磨する。研磨装置は限定されない。枚葉式でも、バッチ式でもよい。また、半導体ウェーハの片面だけを研磨する片面研磨装置でも、半導体ウェーハの表裏両面を同時に研磨する両面研磨装置でもよい。
さらに、研磨定盤と、これに対向配置される研磨ヘッドとを備え、この研磨ヘッドの研磨定盤との対向面に、バックパッドを介して、半導体ウェーハを水張りするワックスレスタイプの片面研磨装置でもよい。
研磨布としては、例えばポリエステルフェルトにポリウレタンを含浸させた多孔性の不織布タイプの研磨布、または発泡したウレタンブロックをスライスした発泡性ウレタンタイプなどを採用することができる。
研磨剤としては、例えばコロイダルシリカ（シリカゾル）やヒュームドシリカなどの遊離砥粒を含むスラリーを採用することができる。また、酸化セリウムを使用したセリア系スラリーも採用することができる。
【００１２】
活性層の厚さの測定は、例えばウェーハごとに行われる。活性層の厚さを測定する装置としては、例えば活性層の表面に偏光を入射させ、反射光の偏光状態の変化を測定することで、活性層の厚さを測定する分光エリプソメータを採用することができる。その他、光源として赤外線を使用するフーリエ変換赤外分光（ＦＴＩＲ：Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ  Ｉｎｆｒａｒｅｄ）法を利用したフーリエ変換赤外分光装置などを採用することができる。
プラズマエッチングのエッチングレートは、０．０１〜１．０μｍ／分程度である。プラズマエッチング後の半導体ウェーハの活性層公差は、±０．３μｍ以下の高平坦度となる。
エッチングガスは、半導体ウェーハがシリコンウェーハの場合、ハロゲンを含むガスが用いられる。例えばＣＦ４とＯ２との混合ガスの他、ＳＦ６、ＳｉＦ４、ＳｉＣｌ４、ＳｉＢｒ４などを採用することができる。
【００１３】
プラズマエッチング装置は限定されない。例えば、エッチング反応炉内にエッチングガスを流しながら、この反応炉内に配置されたプラズマ発生電極と、半導体ウェーハの真空チャックを兼用するチャック兼用電極との間に、高周波電源から高周波電圧を連続的に印加してプラズマ発生電極内でプラズマを発生させる。次に、このプラズマ発生電極を、あらかじめ活性層の厚さ測定装置により得られた活性層の全域の厚さデータに基づいて高周波の大きさまたは移動速度を制御しながら移動し、プラズマにより励起されたラジカル種を、供給管からウェーハ所定位置へと順次供給してエッチングするプラズマエッチング装置などを採用することができる。すなわち、このプラズマエッチング装置は、エッチング前のウェーハ形状情報を部分的なエッチング量にフィードバックする装置である。具体的には、スピードファム社製のプラズマエッチング装置、商品名「ＤＣＰ−２００Ｘ」などを採用することができる。
エッチング後、活性層の表面を仕上げ研磨してもよい。仕上げ研磨として、化学的作用と機械的作用を同時に利用する化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を採用することができる。ＣＭＰ用の研磨装置は限定されない。
【００１４】
請求項４に記載の発明は、上記プラズマエッチングによるエッチング量は０．０１〜２μｍである請求項３に記載の貼り合わせＳＯＩ基板の製造方法である。また、プラズマエッチング後の活性層は、厚さが１μｍ以上または１μｍ未満で、厚さ公差が±０．３μｍ以下である。
【００１５】
【作用】
この発明の貼り合わせＳＯＩ基板およびその製造方法によれば、活性層の表面を研磨した後、活性層の全域の厚さを測定し、得られた厚さデータを活性層の部分的なエッチング量にフィードバックして、活性層をプラズマエッチングする。すなわち、半導体ウェーハの表面形状に合わせて部分的にプラズマエッチングによるエッチング量を変更し、ウェーハ表面を加工する。加工量は例えば０．０１〜２μｍである。これにより、活性層の表面の平坦度が高まり、例えば２０μｍ以上の厚膜の活性層であっても厚さ公差は±０．３μｍ以下となる。その結果、膜厚均一性が高い厚膜の活性層を有する貼り合わせＳＯＩ基板が得られる。
【００１６】
【発明の実施の形態】
以下、この発明の実施例に係る貼り合わせＳＯＩ基板の製造方法を説明する。図１のフローシートに示すように、まずＣＺ法などにより単結晶シリコンインゴット引き上げ、その後、この得られた単結晶シリコンインゴットに、ブロック切断、スライス、面取り、鏡面研磨などを施すことで、鏡面仕上げの活性層用ウェーハ１０を用意する。一方、この活性層用ウェーハ１０と同じ製法により、同一口径の鏡面仕上げの支持基板用ウェーハ２０を用意する（図１（ａ））。このうち、活性層用ウェーハ１０もしくは支持基板用ウェーハ２０は、熱酸化炉に挿入して熱酸化処理し、その露出面の全体が絶縁性のシリコン酸化膜１０ａにより覆われる（図１（ｂ））。
【００１７】
次いで、両ウェーハ１０，２０を洗浄後、鏡面同士をクリーンルームの室温下で重ね合わせる（図１（ｃ））。これにより、貼り合わせウェーハ３０が形成される。この貼り合わせにより、活性層用ウェーハ１０と支持基板用ウェーハ２０との間に介在されたシリコン酸化膜１０ａの部分が埋め込みシリコン酸化膜１０ｂとなる。
その後、貼り合わせウェーハ３０を、貼り合わせ用の熱酸化炉に挿入し、酸化雰囲気で貼り合わせ熱処理する。その結果、貼り合わせウェーハ３０の露出面全体がシリコン酸化膜３０ａにより覆われる。よって、活性層用ウェーハ１０の酸化膜厚は厚くなる。このときの貼り合わせ温度は１１００℃程度、熱処理時間は２時間程度である（同じく図１（ｃ））。
【００１８】
次いで、超音波照射によるボイド検査を行う。それから、良品の貼り合わせウェーハ３０については、活性層用ウェーハ１０がそのデバイス形成面側から＃３６０〜＃１５００のレジノイド研削砥石により５００〜６５０μｍだけ表面研削される（図１（ｄ））。加工後、活性層用ウェーハ１０の残厚は数μｍ〜数百μｍ程度となる。表面研削後、この活性層用ウェーハ１０の研削面を鏡面研磨して活性層１０Ａを作製する（同じく図１（ｄ））。
【００１９】
具体的には、図示しない枚葉式またはバッチ式の研磨装置に装着されたキャリアプレートに、表面研削された貼り合わせウェーハ３０を装着し、コロイダルシリカを含むスラリーを供給しながら、この活性層用ウェーハ１０の研削面を研磨定盤上に貼着された発泡性ウレタン製の研磨布に押しつけ、鏡面研磨する。
次に、活性層の全域にわたって厚さを測定する（図１（ｅ））。具体的には、分光方式の薄膜測定装置を用いる。これは、数種類のフィルタを透過した光をウェーハ全面に照射し、その反射光を解析し、活性層の厚さを測定する。
【００２０】
その後、得られた活性層の厚さデータに基づき、活性層の表面付近（表層部分）をプラズマエッチングする（図１（ｆ））。具体的には、図２の模式図に示すスピードファム社製のプラズマエッチング装置５０、商品名「ＤＣＰ−２００Ｘ」を使用してプラズマアシスト化学エッチングされる。
すなわち、このプラズマエッチング装置５０は、マイクロ波発生機５１を用いて、エッチングガスＣＦ４とＯ３との混合ガスを１０〜５００ｃｃ／分で放電室に流しながら、周波数２．４５ＧＨｚ、電力１００〜１０００ワットのマイクロ波を連続的に印加する。これにより、プラズマを発生させ、そのプラズマを活性層１０Ａの表面上に照射し、部分的に活性層１０Ａをエッチングする。
【００２１】
その後、このプラズマ発生電極５２を、活性層１０Ａの表面に沿って、この活性層１０Ａの表面のうねり部の厚さに合わせて移動速度を変更しながら動かす。これにより、プラズマ５４により励起されたラジカル種５５が、供給管５６からこの活性層１０Ａの所定位置へと順次供給される。その結果、プラズマ領域下のシリコンが、０．０１ｎｍ〜２μｍ／分のエッチングレート、エッチング量０．０１〜２μｍで、うねり部の厚さ（例えば０．１μｍ）に合わせてエッチングされる。これにより、研磨直後は厚さ３０μｍ以下、厚さ公差±０．５μｍの活性層１０Ａ（図３（ａ））が、プラズマエッチング後は活性層１０Ａの表面の平坦度が高まり、厚さ公差が±０．３μｍ以下まで小さくなる（図３（ｂ））。その結果、厚膜であるにも拘らず、膜厚の均一性が高い活性層１０Ａを有する貼り合わせＳＯＩ基板の作製が可能になる。
【００２２】
次に、この活性層１０Ａの表面に仕上げ研磨を施す（図１（ｇ））。使用する研磨布は、仕上げ研磨用の不織布の基布の上にウレタン樹脂を発泡させたスェードタイプである。研磨量は０．５μｍ以下である。
その後、貼り合わせウェーハ３０の仕上げ洗浄を行う（図１（ｈ））。この洗浄は、ＳＣ−１とＳＣ−２の２種類の洗浄液をベースとしたＲＣＡ洗浄などである。
こうして、膜厚均一性が高い厚膜の活性層１０Ａを有する貼り合わせＳＯＩ基板が作製される。
【００２３】
ここで、図４を参照して、実際に本発明の貼り合わせＳＯＩ基板および従来の貼り合わせＳＯＩ基板について、活性層の厚さ公差とその収率の関係を比較調査した結果を報告する。
図４（ａ）に示すように、本発明の貼り合わせＳＯＩ基板では、１０枚の貼り合わせＳＯＩ基板について活性層の厚さを９点測定し、その最大値と最小値との差を調査した。その差は０．３μｍ以下（厚さ公差±０．１５μｍ以下に該当）の収率が１００％と良好な結果が得られた。
これに対して、図４（ｂ）に示す従来の貼り合わせＳＯＩ基板では、その差が０．６μｍ以下（厚さ公差±０．３μｍ以下に該当）の収率が８０％と低下した。これは、同様に１０枚の貼り合わせＳＯＩ基板に対して測定した結果である。
【００２４】
【発明の効果】
この発明によれば、活性層の表面を研磨後、活性層の全域の厚さを測定し、得られた厚さデータに基づき、部分的にプラズマエッチングによるエッチング量を変更して活性層をプラズマエッチングするので、膜厚均一性が高い厚膜の活性層を有した貼り合わせＳＯＩ基板を作製することができる。
【図面の簡単な説明】
【図１】この発明の一実施例に係る貼り合わせＳＯＩ基板の製造方法を示すフローチャートである。
【図２】この発明の一実施例に係る貼り合わせＳＯＩ基板の製造方法に用いられるプラズマエッチング装置の模式図である。
【図３】（ａ）は、研磨直後の貼り合わせＳＯＩ基板の拡大断面図である。
（ｂ）は、プラズマエッチング直後の貼り合わせＳＯＩ基板の拡大断面図である。
【図４】（ａ）は、この発明に係る貼り合わせＳＯＩ基板の活性層の厚さ公差とその収率の関係を示すグラフである。
（ｂ）は、従来手段に係る貼り合わせＳＯＩ基板の活性層の厚さ公差とその収率の関係を示すグラフである。
【符号の説明】
１０Ａ  活性層、
１０ｂ  埋め込みシリコン酸化膜、
２０  支持基板用ウェーハ。
【図１】
2004235478.tif 000003
【図２】
2004235478.tif 000004
【図３】
2004235478.tif 000005
【図４】
2004235478.tif 000006