(57)【要約】【課題】性能維持と安全性の保持が、コスト上昇の抑制のもとで容易に得られるようにしたデジタル音声出力装置を提供すること。【解決手段】入力アナログ信号を２値のデジタル信号に変換するＡＤＣ回路２の出力をフォトカプラ１６によりドライバー回路３に伝達させるようにし、Ｈ型ブリッジ回路４を、電源トランス９と整流回路８、コンデンサ７、それに抵抗Ｒ１、Ｒ２からなる単電源方式の電源で動作させるようにしたもの。【効果】Ｈブリッジ型のＤ級電力増幅方式において、負荷となるスピーカー６の端子に現れる直流電位を筺体と同電位に保持して地絡による破壊防止を図りながら、高性能維持とコストアップ抑制が得られる。【選択図】　図１
2004135066.tif 000002
【特許請求の範囲】
【請求項１】
入力アナログ信号を２値のデジタル信号に変換する２値信号生成手段と、前記デジタル信号で駆動され、当該デジタル信号に対応して平衡出力を発生するＨ型ブリッジ回路とを備え、Ｄ級増幅方式で動作するデジタル音声出力装置において、
前記２値信号生成手段の出力から前記Ｈ型ブリッジ回路の入力までの間の前記デジタル信号の伝達経路に光結合素子を設け、
前記Ｈ型ブリッジ回路を単電源方式で動作させるように構成したことを特徴とするデジタル音声出力装置。
【請求項２】
請求項１に記載のデジタル音声出力装置において、
前記光結合素子は、前記２値信号生成手段の出力と、前記Ｈ型ブリッジ回路の入力側にあるドライバー回路の入力の間に設けられていることを特徴とするデジタル音声出力装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｄ級電力増幅方式による音声信号の増幅回路に係り、特にデジタルアナログ変換したデジタル信号によりＨ型ブリッジ回路をスィッチングする方式のＤ級電力増幅方式のデジタル音声出力装置に関する。
【０００２】
【従来の技術】
電力増幅方式には、増幅素子の駆動範囲に応じて従来からＡ級、Ｂ級、Ｃ級、Ｄ級にクラス分けされているが、近年オーディオ用（可聴周波数帯用）にもＤ級電力増幅方式が使用されるようになっている（例えば、特許文献１参照。）。
【０００３】
ここで、このＤ級電力増幅方式の一種にＨ型ブリッジ回路方式があり、これはＨブリッジ回路と呼ばれる一種のスイッチング回路をデジタル信号でオンオフ制御し、増幅機能を得るようになっているもので、このため、２値信号生成手段とＨ型ブリッジ回路を用い、２値信号生成手段で入力アナログ信号を２値のデジタル信号に変換し、このデジタル信号に対応して平衡出力を発生するようになっているものである。
【０００４】
ところで、このＤ級増幅方式では、Ｈ型ブリッジ回路からなるＤ級増幅部の出力は、そこに、直流電源から供給されている電源電圧の最大値から最小値まで、制御入力であるデジタル信号に応じてフルスィングされる。
【０００５】
そして、このＤ級増幅器の後段で、フルスィングされた出力電力をＤＡＣ回路（デジタルアナログ変換回路）によりアナログ信号に変換することにより、効率よくアナログ電力に変換するものである。
【０００６】
従って、このＤ級電力増幅回路から出力されるアナログ信号の基準電位、つまり入力が無信号のときの出力電位は、供給されている電源電圧の１／２の電圧になり、この結果、Ｄ級電力増幅回路から出力されたアナログ信号は、電源電圧の１／２の基準電位のもとで、負荷であるスピーカーを駆動することになる。
【０００７】
ここで、図３は、従来技術によるＤ級増幅回路の一例で、入力端子１に供給されたアナログ入力信号（オーディオ信号）は、まず２値信号生成手段として機能するＡＤＣ回路（デジタルアナログ変換回路）２によりデジタル信号（２値信号）に変換され、この後、ドライバー回路３に供給される。
【０００８】
このとき、ドライバー回路３では、入力されたデジタル信号を、最終段の電力スィッチング回路となるＨ型ブリッジ回路４のＦＥＴ（スイッチング素子）のゲートをドライブするのに必要な信号に変換する働きをする。
【０００９】
ここで、このＨ型ブリッジ回路４は、直流電源の両端（＋端と−端）の間にＨ型に配置され、接続された４個のＭＯＳ型ＦＥＴからなり、それらのドレイン端子間に、加えられたデジタル信号が電源電圧とほぼ同じ電位差をもつデジタル信号が平衡出力として発生するようになっているものである。
【００１０】
そして、この電源電圧とほぼ同じ電位差をもつデジタル信号を、ＤＡＣ回路として働くＬＰＦ回路（ローパスフィルタ）５で処理してから、負荷、すなわちスピーカー６に供給するのである。
【００１１】
ここで、ＡＣ（交流）電源供給路に接続された電源トランス９と整流回路８、それにコンデンサ７が上記した直流電源で、電源トランス９により、商用電源などＡＣ（交流）電源供給路側から直流的に絶縁されるようになっている。
【００１２】
そして、この電源トランス９の２次巻線から出力される所定の電圧の交流を整流回路８により整流し、コンデンサ７で平滑化した上でＨ型ブリッジ回路４とドライバ回路３に、電圧Ｖ１の直流電圧が供給されるようになっている。
【００１３】
このとき、電源回路の正極側が電源ライン＋Ｌに、負極側は接地ライン、つまり導電性の筐体に接続され共通電位に保たれているラインに接続されており、従って、無信号時に負荷となるスピーカー６の両端に現れる直流電位の平均値は電源ライン＋Ｌの電圧の１／２の電圧に固定され、筺体に対して電圧Ｖ１／２の直流電位を持つことになる。
【００１４】
なお、この図３の従来技術における電源回路は、筺体に対してプラス電圧を発生する電源だけで構成されていて、マイナス電圧を発生する電源を備えていないことから、ここでは単電源方式と呼ぶことにする。
【００１５】
ところで、オーディオ用のアンプ（電力増幅器）の場合、その負荷は、一般的にはスピーカーであり、しかもアンプに対するスピーカーの接続は、通常はユーザーが行なうのが一般的であり、このため何らかの理由、例えば不注意により、スピーカーに接続されている電線を筺体に接触させてしまう虞れがある。
【００１６】
しかして、この図３の従来技術の場合、これは、電圧Ｖ１／２の電源が短絡され一般に地絡と呼ばれる状態となってしまうので、増幅器やスピーカーに異常や破壊の虞れが生じ、安全性の維持に問題が生じてしまう。
【００１７】
そこで、このような地絡による破壊を抑えるため、図４に示すＤ級電力増幅回路が従来から提案されている。ここで、この図では、図３の従来技術と同機能のブロックには同じ番号が付してある。
【００１８】
そして、この図４の従来技術では、図示のように、２次巻線にセンタータップＴを備えた電源トランス９を用い、このセンタータップＴを接地ラインに接続した上で、電源ライン＋Ｌと電源ライン−Ｌの間に２個の平滑用コンデンサ７、８を直列に接続し、これらの間の接続点も、同じく接地ラインに接続したものである。
【００１９】
そうすると、この図４の回路では、電位０の共通電位にある接地ラインに対して、＋Ｖ１／２の電圧と−Ｖ／２の電圧の２系統でプラスとマイナスの絶対値が等しい電源が対になって形成された状態になり、この結果、一方の電源ライン＋Ｌと他方の電源ライン−Ｌに夫々＋Ｖ１／２の電圧と−Ｖ／２の電圧が、電位０の接地ラインを中性点として対称的に供給されることになる。
【００２０】
この結果、無信号時のＨ型ブリッジ回路８の出力における直流電位は、前述の場合と同じく、印加された電圧の半分になるから、この場合は０Ｖ、つまりスピーカー６の端子での電位は筺体の電位と同じになり、地絡による増幅器やスピーカーの破壊が、少なくとも無信号時においては確実に防止できることになる。
【００２１】
しかし、この図４の従来技術の場合、電源回路にセンタータップＴを備えた電源トランス９が必要で、プラス側とマイナス側にそれぞれ平滑用コンデンサ７、１３が必要になる上、Ｈ型ブリッジ回路８の中でプラス側とマイナス側に接続されたＭＯＳ型ＦＥＴのゲートを駆動するため、図３の従来技術におけるドライバー回路３とは異なって、回路構成が複雑なドライバー回路１１が必要になり、このため、コストの面で不利になる。
【００２２】
また、このドライバー回路１１を正常に駆動するためにレベルシフト回路１０が必要になる上、プラス側とマイナス側での電源の電圧の立上り時と立下り時にタイミングのばらつきがあると大きな貫通電流が生じる虞れがあるため、その保護対策を必要とするなど、更にコストアップの要因が多くなってしまう。
【００２３】
そこで、更に図５に示すＤ級電力増幅回路も従来から提案されている。なお、ここでも図３と図４の従来技術と同機能のブロックには同じ番号が付してあり、それらについての詳しい説明は割愛する。
【００２４】
ここで、ＡＤＣ回路２によりデジタルに変換された信号がドライバー回路３に供給され、Ｈ型ブリッジ回路４でスイッチングされた出力がＬＰＦ回路５を介してスピーカー６に供給される点は、上記した図３と図４の場合と同じであるが、この図５の従来技術では、ＡＤＣ回路２によりデジタルに変換された信号がコンデンサ１５を介してドライバー３に供給されるようになっている点が、まず異なっている。
【００２５】
次に、この図５の場合は、電源トランス９と整流回路８が１個の平滑コンデンサ７による単電源回路として動作する点では、図３の場合と同じであるが、そのマイナス側は接地ラインに接続されずに浮いた状態とし、他方の電源ライン−Ｌに接続されている。
【００２６】
そして、これに対応して、ここでは、一方の電源ライン＋Ｌと他方の電源ライン−Ｌの間に等しい抵抗値の２個の抵抗器Ｒ１、Ｒ２を直列に接続した上で、それらの間の接続点を接地ラインに接続し、この接続点の電位が筺体の電位、つまり共通電位（アース電位ともいう）に固定された状態になるようにしてある。
【００２７】
従って、この図５の従来技術でも、その負荷であるスピーカー６の両端に現れる直流電位は筺体と同じくアース電位となり、この結果、図４の従来技術と同じく、地絡による増幅器やスピーカーの破壊が、少なくとも無信号時には確実に防止でき、これ以外の場合でも破壊の虞れは大きく低減できることになる。
【００２８】
【特許文献１】
特開平６−３３５０８２号公報
【００２９】
【発明が解決しようとする課題】
上記従来技術は、コスト上昇の抑制と性能維持に配慮がされておらず、安全性に問題があった。
【００３０】
まず、図５に示した従来技術では、ＡＤＣ回路２の出力がコンデンサ１５を介してドライバー回路３に入力された後、このドライバー回路３の共通ラインが共通電位点に至るまでに、抵抗Ｒ２を通ってからＡＤＣ回路２の共通ラインであるアース電位点に戻ってくるという、かなり複雑な電流経路を辿っている。
【００３１】
そして、この過程において、比較的小さい電流しか流れないＡＤＣ回路２の電流経路と、かなり大電流が流れているＨ型ブリッジ回路４の電流経路が接地ライン内で同一の経路を辿ることになる。
【００３２】
この結果、この図５の従来技術では、雑音や不要輻射の増加、音質の悪化など電力増幅器としての性能を害するさまざまな現象が発生してしまうので、性能維持が難しい。
【００３３】
一方、図４に示した従来技術では、上記したように、コストの上昇を抑えるのが難しく、更に図３に示した従来技術では、これも上記したように、安全性の維持が難しい。
【００３４】
従って、従来技術では、コスト上昇の抑制と性能維持の両立が困難で、安全性に問題が生じてしまうのである。
【００３５】
本発明の目的は、性能維持と安全性の保持が、コスト上昇の抑制のもとで容易に得られるようにしたデジタル音声出力装置を提供することにある。
【００３６】
【課題を解決するための手段】
上記目的は、入力アナログ信号を２値のデジタル信号に変換する２値信号生成手段と、前記デジタル信号で駆動され、当該デジタル信号に対応して平衡出力を発生するＨ型ブリッジ回路とを備え、Ｄ級増幅方式で動作するデジタル音声出力装置において、前記２値信号生成手段の出力から前記Ｈ型ブリッジ回路の入力までの間の前記デジタル信号の伝達経路に光結合素子を設け、前記Ｈ型ブリッジ回路を単電源方式で動作させるようにして達成される。
【００３７】
このとき、前記光結合素子は、前記２値信号生成手段の出力と、前記Ｈ型ブリッジ回路の入力側にあるドライバー回路の入力の間に設けられているようにしても良い。
【００３８】
Ｄ級増幅方式のデジタル電力増幅回路において、大電力を扱う回路と小電力により所定の信号処理を行う回路を備えたシステムでは、大電力回路に流れる電流が小電力回路の機能に少なからず影響を与え、性能の劣化、不要輻射の増大等問題を発生させる。
【００３９】
本発明によれば、オーディオ信号をデジタル処理により高効率で電力増幅を行う場合に必ず発生するこれらの問題点を解決する手段と、ユーザーが直接使用するスピーカー端子の直流電位を筺体の直流電位を同一にする手段が提供され、この結果、地絡事故を最小の確率に抑えることができるオーディオ用デジタル電力増幅器が実現できる。
【００４０】
【発明の実施の形態】
以下、本発明によるデジタル音声出力装置について、図示の実施の形態により詳細に説明する。ここで、まず始めに、本発明にかかるデジタル音声出力装置の基本原理について、図１により説明する。
【００４１】
この図１において、まず、１６はフォトカプラ（ＰＣ）で、これは光結合素子とも呼ばれているものである。そして、他の回路ブロックと接続構成は、図５に示した従来技術と同じであり、従って、この図１の実施形態は、図５の従来技術におけるコンデンサ１５をＰＣ１６で置き換えたものに相当する。
【００４２】
そして、この図１において、ＡＤＣ回路２の出力はＰＣフォトカプラ１６の入力側にあるＬＥＤを流れ、これを駆動（発光）した後、ＡＤＣ回路２の共通端子からアース電位に流れ込む。
【００４３】
一方、このときＬＥＤで発生された光は、当該フォトカプラ１６の出力側にあるフォトトランジスタで検出され、検出された電流がドライバー回路３に入力され、このドライバー回路３とＨ型ブリッジ４の共通ラインを介して流れることになる。
【００４４】
この接続方法によれば、ＡＤＣ回路２及びその前段の共通ライン、すなわちアースラインと、Ｈ型ブリッジ４からなるＤ級増幅器の共通ラインが電気的に完全に分離でき、この結果、ＡＤＣ回路２及びその前段に、性能確保の障害になるＤ級増幅器の中での共通ライン電流が影響を及ぼす虞れを無くすことができる。
【００４５】
また、この図１から明らかなように、この実施形態では、図５の従来技術と同様、抵抗Ｒ１、Ｒ２を備えた単電源方式になっているので、スピーカー６の端子が共通電位に保てることになり、安全性も確保されていることになる。
【００４６】
次に、本発明の一実施形態について、図２により更に具体的に説明する。ここで、この図２においても、図１及び図５と同じ機能のブロックには同一番号が付してある。
【００４７】
この図２において、入力端子１に加えられたアナログ信号は、まずＡＤＣ回路２によりデジタル信号に変換され、ここからデジタル出力Ｑと、これと論理が反対のデジタル出力Ｑ￣として、出力される。
【００４８】
そして、これらのデジタル出力Ｑ、Ｑ￣は、フォトカプラー１６Ａ、１６Ｂ内のＬＥＤを駆動し、駆動した電流はＡＤＣ回路２の共通ライン、すなわちアースラインに戻ってくる。
【００４９】
このときＡＤＣ回路２は、電源トランス９に設けられている専用の２次巻線に接続されたダイオードＤ２と平滑コンデンサＣ３、それに安定化電源回路１７により構成されている電源から電源供給を受けて動作する。
【００５０】
フォトカプラー１６Ａ、１６Ｂ内のフォトトランジスタで検出されたデジタル信号はドライバー回路３に供給され、当該ドライバー回路３内で入力信号となって循環する。
【００５１】
そこで、ドライバー回路３は、この入力信号を処理し、後段のＨ型ブリッジ回路４を構成する４個のＦＥＴ（ＭＯＳ−ＦＥＴ）Ｑ１、Ｑ２、Ｑ３、Ｑ４の各々のゲートをドライブするのに必要な信号、すなわちデジタル出力Ｑ、Ｑ￣に変換する。
【００５２】
そして、まず、一方のデジタル出力Ｑは、Ｈ型ブリッジ回路４のＦＥＴＱ１とＦＥＴＱ３のゲートに供給され、他方のデジタル出力Ｑ￣は、ＦＥＴＱ２とＦＥＴＱ４のゲートに供給される。
【００５３】
この結果、まず、一方のデジタル出力Ｑがイネーブルされたときは、Ｈ型ブリッジ回路４のＦＥＴＱ１とＦＥＴＱ３が同時にオンし、これにより、負荷となるスピーカー６の一方の端子６Ａには、電源電圧Ｖとほぼ同じ電圧が現れ、他方の端子６Ｂは、ほぼ０Ｖ電位に維持される。
【００５４】
次に、他方のデジタル出力Ｑ￣がイネーブルされたときは、ＦＥＴＱ４とＦＥＴＱ２が同時にオンし、今度はスピーカー６の他方の端子６Ｂがほぼ電源電圧Ｖとなり、一方の端子６Ａはほぼ０Ｖとなる。
【００５５】
このとき、Ｈ型ブリッジ回路４とスピーカー６の間には、デジタルアナログ変換回路として機能するＬＰＦ回路５が設けてあり、Ｈ型ブリッジ回路４により高速度でスィッチングされたデジタル信号は、このＬＰＦ回路５を通過することによりアナログ信号に変換される。
【００５６】
ここで、このＬＰＦ回路５は、コイルＬ１、Ｌ２と、コンデンサＣ１、Ｃ２で構成された簡単なものであるが、これでデジタルアナログ変換回路としての機能を充分に得ることができる。
【００５７】
ここで、電源トランス９の２次巻線にダイオードＤ１と平滑コンデンサ７が接続してあり、これにより直流電源が形成され、これからドライバー回路３とＨ型ブリッジ回路４からなるＤ級増幅部に対して直流電圧が供給されるようになっているが、このとき、電源ライン＋Ｌと電源ライン−Ｌの間に、抵抗値が等しい抵抗Ｒ１、Ｒ２が直列に接続してあり、それらの接続点がアースラインに接続されている。
【００５８】
そうすると、アースラインは筺体の電位と同電位、つまり共通電位になっているため、たとき、抵抗Ｒ１の一方の電位は、アースラインから見て＋Ｖ１／２となり、抵抗Ｒ２の一方の電位は−Ｖ１／２となる。
【００５９】
この結果、スピーカー６の両方の端子６Ａ、６Ｂのアースに対する無信号時の電位は０Ｖとなり、地絡事故による破壊の発生確率を下げることができる。
【００６０】
また、この図２の実施形態では、Ｄ級増幅部内を流れる比較的大きな電流は、Ｄ級増幅部の内だけに留まるので、フォトカプラ１６を介して接続された前段に影響を与えることは無い。
【００６１】
従って、この実施形態によれば、図５で説明した従来技術の場合とは異なり、性能の悪化や不要輻射の増大などの問題が発生する虞れがない。
【００６２】
ここで、この実施形態の場合、これらの効果は、フォトカプラ１６により回路の共通ラインが分離されていることにより得られるが、このとき、フォトカプラ１６の位置が重要な意味をもつ。すなわち、図示のように、ＡＤＣ回路２とＤ級増幅部の間に接続されることが要件となる。
【００６３】
例えばＡＤＣ回路２の入力段に同様な光結合素子を接続した場合でも、不要輻射やＤ級増幅器の性能には影響を与えないと考えられるが、この場合、光結合素子を通過する信号がアナログ信号であり、このアナログ信号通過時、信号のＳ／Ｎやダイナミックレンジに制限を受けることになる。
【００６４】
従って、本発明によれば、図示のように、フォトカプラ１６をＡＤＣ回路２とＤ級増幅部の間に接続したことにより、これらの問題点の解決も得られるものである。
【００６５】
また、直流電位を分離する手段としては、１次側と２次側が直流的に絶縁されているパルストランスの使用が考えられるが、この場合は、１次と２次の間の電磁誘導や静電誘導による性能悪化、不要輻射増大の問題が確認できており、従って、本発明のように、デジタル信号の結合素子として光結合素子の使用が重要である。
【００６６】
【発明の効果】
本発明によれば、Ｄ級増幅方式の利点を簡単な構成により充分に活かすことができ、この結果、高性能で安全性に富んだデジタル音声出力装置をローコストで容易に提供することができる。
【図面の簡単な説明】
【図１】本発明によるデジタル音声出力装置の一実施形態を示すブロック図である。
【図２】本発明によるデジタル音声出力装置の一実施形態を示す詳細なブロック図である。
【図３】従来技術によるデジタル音声出力装置の第１の例を示すブロック図である。
【図４】従来技術によるデジタル音声出力装置の第２の例を示すブロック図である。
【図５】従来技術によるデジタル音声出力装置の第３の例を示すブロック図である。
【符号の説明】
１　入力端子（アナログ入力信号入力用）
２　ＡＤＣ回路（２値信号生成手段として機能するデジタルアナログ変換回路）
３　ドライバー回路
４　Ｈ型ブリッジ回路（Ｄ級増幅部の主要部）
５　ＬＰＦ回路（デジタルアナログ変換器として機能するローパスフィルタ）
６　スピーカー（Ｄ級増幅部の負荷）
７　コンデンサ（平滑用のコンデンサ）
８　整流回路
９　電源トランス
１６　フォトカプラ（光結合素子）
【図１】
2004135066.tif 000003
【図２】
2004135066.tif 000004
【図３】
2004135066.tif 000005
【図４】
2004135066.tif 000006
【図５】
2004135066.tif 000007