(57)【要約】【課題】本体に装着されるカード型電子機器のプログラマブルロジック回路に回路構成用プログラムを供給する。【解決手段】本体１０のカードスロット１０ａにオプションカード１２を装着する。オプションカード１２は、複数のＦＰＧＡ（フィールドプログラマブルゲートアレイ）１〜３及びＲＯＭ１２ａを備える。ＲＯＭ１２ａには、各ＦＰＧＡ用の回路構成用プログラムが記憶される。本体１０のＣＰＵ１０ｂは、オプションカード１２が装着されると、ＲＯＭ１２ａに記憶されている回路構成用プログラムを読み出し、各ＦＰＧＡ１〜３にそれぞれ回路構成用プログラムを書き込む。【選択図】        図１
2004235946.tif 000002
【特許請求の範囲】
【請求項１】
電子機器本体に装着され、起動時に転送されたプログラムにより所望の回路に構成されるプログラマブルロジック回路を備えるカード型電子機器であって、
前記プログラマブルロジック回路の前記プログラムを予め記憶する不揮発性メモリを備え、前記プログラムは前記電子機器本体装着時に前記電子機器側に読み出され、さらに前記電子機器本体から前記プログラマブルロジック回路に転送されることを特徴とするカード型電子機器。
【請求項２】
請求項１記載の機器において、
前記プログラマブルロジック回路は複数設けられ、
前記不揮発性メモリは、複数の前記プログラマブルロジック回路毎に前記プログラムを記憶することを特徴とするカード型電子機器。
【請求項３】
電子機器及び前記電子機器に装着されるカード型電子機器を含み、前記カード型電子機器のプログラマブルロジック回路に回路構成用プログラムを書き込むデータ伝送システムであって、
前記カード型電子機器は、
前記回路構成用プログラムを予め記憶する不揮発性メモリ
を有し、前記電子機器は、
前記カード型電子機器装着時に、前記不揮発性メモリに記憶された前記回路構成用プログラムを読み出して前記プログラマブルロジック回路に書き込む処理手段
を有することを特徴とするデータ伝送システム。
【請求項４】
請求項３記載のシステムにおいて、
前記プログラマブルロジック回路は複数設けられ、
前記不揮発性メモリは、複数の前記プログラマブルロジック回路毎に前記回路構成用プログラムを記憶し、
前記処理手段は、前記回路構成用プログラムを読み出して対応する前記プログラマブルロジック回路に書き込む
ことを特徴とするデータ伝送システム。
【請求項５】
請求項１〜４のいずれかに記載の機器又はシステムにおいて、
前記プログラマブルロジック回路は、ＦＰＧＡであることを特徴とするカード型電子機器又はデータ伝送システム。
【請求項６】
請求項１〜４のいずれかに記載の機器又はシステムにおいて、  前記プログラマブルロジック回路は、ＤＳＰであることを特徴とするカード型電子機器又はデータ伝送システム。
【請求項７】
デジタルオーディオ装置及びこれに装着されるオプションカードを有し、前記オプションカードはプログラムにより所望の回路に構成されるプログラマブルロジック回路を備えるデジタルオーディオシステムであって、
前記オプションカードは、
前記プログラマブルロジック回路を構成するための前記プログラムを予め記憶するＲＯＭと、
前記ＲＯＭ及び前記プログラマブルロジック回路に接続されたバスラインと、
を有し、前記デジタルオーディオ装置は、
前記オプションカードが装着されるカードスロットと、
前記カードスロットに前記オプションカードが装着された場合に、前記ＲＯＭに記憶された前記プログラムを前記バスラインを介してロードし、前記プログラマブルロジック回路のＲＡＭに前記バスラインを介してストアするプロセッサと、
を有することを特徴とするデジタルオーディオシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はカード型電子機器及びデータ伝送システム並びにデジタルオーディオシステムに関し、特にプログラマブルロジック回路を構成するためのプログラムを提供する技術に関する。
【０００２】
【従来の技術】
ＦＰＧＡ（フィールド・プログラマブル・ゲートアレイ）等のプログラマブルロジック回路は、プログラムにより所望の回路構成を実現できるロジックデバイスである。ＦＰＧＡでは、起動時に回路構成用プログラムを内部ＲＡＭにロードする必要があり、ロードの方法としてＦＰＧＡ自身がプログラムを記憶する外付けＲＯＭから読み込む方法と、外部のＣＰＵから内部ＲＡＭにプログラムを書き込む方法とがある。
【０００３】
前者の場合、外付けＲＯＭとして汎用ＲＯＭを用いる場合とＦＰＧＡメーカが提供する専用のシリアルＲＯＭを用いる場合がある。汎用ＲＯＭを用いる場合、ＦＰＧＡはアドレスバスとデータバスを用いてＲＯＭのデータを読み込み、自身の内部ＲＡＭに格納する。シリアルＲＯＭを用いる場合、複数のＦＰＧＡをシリアル端子でカスケードに接続し、シリアルＲＯＭを先頭のＦＰＧＡのシリアル端子に接続する。ＲＯＭに記憶されているプログラムデータはシリアルに送出され、各ＦＰＧＡは自身のプログラムデータを取り込んで内部ＲＡＭに記憶する。
【０００４】
一方、デジタルミキサ等のデジタルオーディオ装置においても近年はＦＰＧＡ等が用いられるようになっており、本体のデジタルミキサにデジタルオーディオ入出力カードやエフェクタ増設カード等のＦＰＧＡを有するオプションカードを装着して機能を付加する方式が採用される場合も多くなっている。デジタルミキサ本体にはＣＰＵが搭載されているため、オプションカード内のＦＰＧＡを回路構成するプログラムは本体のＣＰＵから書き込む方法がコスト的にも有利である。
【０００５】
より汎用的なコンピュータ機器においても、カード型電子機器が装着された場合に、本体のＣＰＵがカードの種類を判別し、その判別結果に基づいて本体のＲＯＭに記憶されているプログラムを読み出し、カード型電子機器とのインタフェースを構成するＰＬＤ（プログラマブルロジックデバイス）にダウンロードしてインタフェース部の論理回路構成を変更する技術が提案されている。
【０００６】
【特許文献１】
特開平１０−１７１７４４号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、本体のＣＰＵが本体のＲＯＭに記憶されているプログラムを読み出してオプションカード等のカード型電子機器に伝送する構成では、本体のＲＯＭに、予め装着され得る全てのカード型電子機器の回路構成用プログラムを格納しておく必要がある。本体と各種のカード型電子機器とがほぼ同時期に市場に提供される場合にはそれも可能であるが、本体の後に種々のカード型電子機器が開発され市場に提供される場合、ユーザはカード型電子機器を用いる際に同時に本体ＲＯＭのバージョンアップを行う必要が生じる。
【０００８】
一方、ＦＰＧＡ自身が外付けのＲＯＭに記憶された回路構成用プログラムを読み込む方法ではこのような問題は避けられるが、回路構成すべきＦＰＧＡが複数存在する場合にはＦＰＧＡ毎のＲＯＭを用意する、あるいは高価なシリアルＲＯＭを用意しなければならず、コスト増加を招く。
【０００９】
本発明の目的は、簡易で低コストにＦＰＧＡ等のプログラマブルロジック回路の回路構成を実行することができる装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、電子機器本体に装着され、起動時に転送されたプログラムにより所望の回路に構成されるプログラマブルロジック回路を備えるカード型電子機器であって、前記プログラマブルロジック回路の前記プログラムを予め記憶する不揮発性メモリを備え、前記プログラムは前記電子機器本体装着時に前記電子機器側に読み出され、さらに前記電子機器本体から前記プログラマブルロジック回路に転送される。カード型電子機器に不揮発性メモリを備え、このメモリにプログラマブルロジック回路を構成するためのプログラム（回路構成用プログラム）を記憶させておくことで、カード型電子機器と同時に回路構成用プログラムを提供することができ、カード型電子機器が装着される本体のバージョンアップ等が不要となる。
【００１１】
本発明において、前記プログラマブルロジック回路は複数設けられ、前記不揮発性メモリは、複数の前記プログラマブルロジック回路毎に前記プログラムを記憶することが好適である。複数のプログラマブルロジック回路が存在する場合でも、カード型電子機器の不揮発性メモリにそれぞれの回路構成用プログラムを記憶させることで、それぞれのプログラマブルロジック回路を回路構成できる。複数の回路構成用プログラムは、本体に装着された後に本体のＣＰＵに読み出され、その後、それぞれのプログラマブルロジック回路に転送され書き込まれる。
【００１２】
また、本発明は、電子機器及び前記電子機器に装着されるカード型電子機器を含み、前記カード型電子機器のプログラマブルロジック回路に回路構成用プログラムを書き込むデータ伝送システムであって、前記カード型電子機器は、前記回路構成用プログラムを予め記憶する不揮発性メモリを有し、前記電子機器は、前記カード型電子機器装着時に、前記不揮発性メモリに記憶された前記回路構成用プログラムを読み出して前記プログラマブルロジック回路に書き込む処理手段を有する。カード型電子機器の不揮発性メモリに記憶された回路構成用プログラムは、本体のＣＰＵにより読み出され、その後カード型電子機器のプログラマブルロジック回路に転送され書き込まれる。本体とは異なる時期にカード型電子機器を市場に提供する場合でも、必要な回路構成用プログラムをカード型電子機器の不揮発性メモリに記憶させることで対応できる。また、本体のＣＰＵがカード型電子機器のプログラマブルロジック回路に回路構成用プログラムを書き込む方式であるため、プログラマブルロジック回路が複数存在しても高価なシリアルＲＯＭ等が不要である。
【００１３】
また、本発明は、デジタルオーディオ装置及びこれに装着されるオプションカードを有し、前記オプションカードはプログラムにより所望の回路に構成されるプログラマブルロジック回路を備えるデジタルオーディオシステムであって、前記オプションカードは、前記プログラマブルロジック回路を構成するための前記プログラムを予め記憶するＲＯＭと、前記ＲＯＭ及び前記プログラマブルロジック回路に接続されたバスラインとを有し、前記デジタルオーディオ装置は、前記オプションカードが装着されるカードスロットと、前記カードスロットに前記オプションカードが装着された場合に、前記ＲＯＭに記憶された前記プログラムを前記バスラインを介してロードし、前記プログラマブルロジック回路のＲＡＭに前記バスラインを介してストアするプロセッサとを有する。
【００１４】
本発明において、プログラマブルロジック回路としては、例えばＦＰＧＡやＤＰＳ（デジタルシグナルプロセッサ）等を用いることができる。
【００１５】
【発明の実施の形態】
以下、図面に基づき本発明の実施形態について説明する。
【００１６】
図１には、本実施形態の構成ブロック図が示されている。本実施形態のシステムは、デジタルミキサ等のデジタルオーディオ装置本体１０と、本体１０に装着されるオプションカード１２から構成される。
【００１７】
本体１０は、カードスロット１０ａ、ＣＰＵ１０ｂ、ＲＯＭ１０ｃ及びＲＡＭ１０ｄを備える。カードスロット１０ａにはオプションカード１２が装着され、これにより本体１０側のバスラインとオプションカード１２側のバスラインとが接続される。
【００１８】
オプションカード１２は、本体１０のデジタルオーディオ装置に機能を付加するカード型電子機器であって、例えばデジタルオーディオ入出力カードである。本体１０との接続規格は、パラレル転送接続である。オプションカード１２は、アドレスバス１００やデータバス２００等のバスラインの他、ＲＯＭ１２ａ及び複数のＦＰＧＡを備える。複数のＦＰＧＡは、ＦＰＧＡ１、ＦＰＧＡ２及びＦＰＧＡ３の３個が示されているが、２個あるいは４個以上でもよい。ＦＰＧＡは、チップ上に形成された論理ブロックや配線領域をプログラム素子で接続して所望の論理回路を構成できるＬＳＩであり、プログラム素子はＳＲＡＭ等のセルが用いられる。プログラム素子を回路構成用プログラムでプログラミングして所望の論理回路が構成される。
【００１９】
ＲＯＭ１２ａは、オプションカード１２が備える複数のＦＰＧＡ毎にその回路構成用プログラムを記憶する。すなわち、オプションカード１２にＦＰＧＡ１、ＦＰＧＡ２、ＦＰＧＡ３の３個のＦＰＧＡが存在する場合、ＲＯＭ１２ａはＦＰＧＡ１用の回路構成用プログラム＃１、ＦＰＧＡ２用の回路構成用プログラム＃２、ＦＰＧＡ３用の回路構成用プログラム＃３を記憶する。これらのプログラムは、オプションカード１２を市場に供給する際にＦＰＧＡに対応させて記憶させる。ＲＯＭ１２ａ及びＦＰＧＡ１、ＦＰＧＡ２、ＦＰＧＡ３はアドレスバス１００及びデータバス２００に接続される。
【００２０】
図２には、本実施形態の処理フローチャートが示されている。まず、本体１０のカードスロット１０ａにオプションカード１２を装着する（Ｓ１０１）。本体１０のＣＰＵ１０ｂは、オプションカード１２の装着を検出すると（Ｓ１０２）、オプションカード１２の種類を判別した上で、オプションカード１２のＲＯＭ１２ａにアクセスし、データバス２００を介してＲＯＭ１２ａに記憶されているＦＰＧＡ用の回路構成用プログラムを読み出す（Ｓ１０３）。本実施形態の場合、ＲＯＭ１２ａには３個のＦＰＧＡそれぞれに対応して３個の回路構成用プログラムが記憶されているので、ＣＰＵ１０ｂはこれらを全て読み出す。読み出した回路構成用プログラムは本体１０のＲＡＭ１０ｄに一旦記憶する。
【００２１】
その後、ＣＰＵ１０ｂは、ＲＡＭ１０ｄから回路構成用プログラムを読み出し、その中に含まれる書込プログラムを実行して、本体１０のデータバス及びオプションカード１２のデータバス２００を介してＦＰＧＡ１、ＦＰＧＡ２及びＦＰＧＡ３にそれぞれ回路構成用プログラムを書き込む（Ｓ１０４）。すなわち、回路構成用プログラム＃１はＦＰＧＡ１に書き込み、回路構成用プログラム＃２はＦＰＧＡ２に書き込み、回路構成用プログラム＃３はＦＰＧＡ３に書き込む（Ｓ１０４）。ＦＰＧＡへの書込自体は公知であり、アドレス、データ及び書込信号（ライト信号）を与えることにより回路データを書き込む。
【００２２】
なお、ＣＰＵ１０ｂが回路構成用プログラムを読み出してＲＡＭ１０ｄに一旦記憶し、その後読み出してＦＰＧＡ１〜３に書き込む上記の処理は、基本的にはカードスロット１０ａのピン数を削減してオプションカード１２上のＲＯＭ１２ａに必要な全てのアドレスバスを配線せず、バス切替方式を用いてＲＯＭ１２ａを読み出す場合であり、アドレスバスをフルに配線する構成とすればオプションカード１２上のＲＯＭ１２ａもＣＰＵ１０ｂ内蔵のＲＯＭと同等となり、直接読み出して書込むことが可能である。
【００２３】
図３には、オプションカード１２のＲＯＭ１２ａに記憶される回路構成用プログラムの一例が示されている。ＲＯＭ１２ａに記憶されるプログラムは、回路構成用プログラム＃１、回路構成用プログラム＃２、回路構成用プログラム＃３を含み、回路構成用プログラム＃１は書込プログラム＃１と回路データ＃１を含む。書込プログラム＃１は本体１０のＣＰＵ１０ｂが回路データ＃１をオプションカード１２のＦＰＧＡ１に書込むためのプログラムである。すなわち、ＣＰＵ１０はまず書込プログラム＃１をロードし、この書込プログラム＃１に含まれるＦＧＰＡ１のアドレスデータを用いて回路データ＃１をＦＰＧＡ１に書き込む。回路構成用プログラム＃２についても同様であり、ＣＰＵ１０ｂはまず書込プログラム＃２をロードし、この書込プログラム＃２に含まれるＦＰＧＡ２のアドレスデータを用いて回路データ＃２をＦＰＧＡ２に書き込む。以上のようにして、ＦＰＧＡ１、ＦＰＧＡ２、ＦＰＧＡ３それぞれに回路構成用プログラム（回路データ）が書き込まれ、所望の論理回路が構成される。
【００２４】
このように、本実施形態では、オプションカード１２が装着される本体１０のＲＯＭに回路構成用プログラムを予め記憶させておくのではなく、オプションカード１２内にＲＯＭ１２ａを用意し、このＲＯＭ１２ａ内にオプションカード１２の有する全てのＦＰＧＡの回路構成用プログラムを記憶させておく。これにより、オプションカード１２を提供する際にＦＰＧＡの回路構成用プログラムを同時に提供することができ、本体１０側のＲＯＭ１０ｃの内容をバージョンアップする必要がなくなる。
【００２５】
また、オプションカード１２が複数のＦＰＧＡを備える場合でも、本体１０側のＣＰＵ１０ｂがオプションカード１２のＲＯＭ１２ａから回路構成用プログラムを読み出し（ロード）、これを各ＦＰＧＡに振り分けて書き込む（ストア）ため、高価なシリアルＲＯＭを用いる必要もない。
【００２６】
以上本発明の実施形態について説明したが、本発明はこれに限定されるものではなく種々の変更が可能である。
【００２７】
例えば、本実施形態では、オプションカード１２はＲＯＭ１２ａ及び複数のＦＰＧＡを備えているが、ＦＰＧＡが単一であってもよく、また、オプションカード１２がＣＰＵを備えていてもよい。
【００２８】
また、本実施形態では、起動時にプログラムが供給され、このプログラムにより所望の論理回路が構成されるプログラマブルロジック回路としてＦＰＧＡを例示しているが、他のプログラマブルロジック回路、例えばＤＳＰにも同様に適用することができる。ＦＰＧＡとＤＳＰが混在するプログラマブルロジック回路にも適用できる。
【００２９】
また、本実施形態では、回路構成用プログラムに含まれるデータとして書込プログラムデータと回路データを示したが、この他に本体１０のＣＰＵ１０ｂがオプションカード１２を制御するためのアプリケーションプログラムを含んでいてもよい。ＣＰＵ１０は、書込プログラム及び回路データを用いてＦＰＧＡ１〜３を回路構成した後、アプリケーションプログラムを実行してオプションカード１２を制御し、オプションカード１２の機能を利用できる。
【００３０】
さらに、本実施形態では、カード型電子機器が装着される本体としてデジタルミキサ等のデジタルオーディオ装置を例示しているが、プログラマブルロジック回路を備えるカード型電子機器が装着される任意の電子機器に適用することができる。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、簡易かつ低コストにＦＰＧＡ等のプログラマブルロジック回路の回路構成を実行できる。
【図面の簡単な説明】
【図１】実施形態に係るシステムの構成ブロック図である。
【図２】処理フローチャートである。
【図３】回路構成用プログラムの説明図である。
【符号の説明】
１０  本体、１２  オプションカード、１２ａ  ＲＯＭ。
【図１】
2004235946.tif 000003
【図２】
2004235946.tif 000004
【図３】
2004235946.tif 000005