(57)【要約】【課題】被加工物表面の仕上がり品質を保ちながら、加工速度を向上する。【解決手段】被加工物１、及び該被加工物に対して間隙を保って配置した放電電極５の間に放電パルスを発生せしめて、該被加工物の表面を加工する放電加工機の放電パルス電源装置において、トランジスタＴＮは、放電パルスの印加時の少なくとも一部の期間は、オフ状態になるスイッチング素子である。トランジスタＴＮを介して、コンデンサＣに放電パルス用の電荷を蓄える。該スイッチング素子がオフ状態になるので、放電時間延長や放電電極５の電流増大のおそれがなく、このため充電電流を増加してコンデンサＣの充電時間を短縮することができ、よって、加工時間を短縮することができる。【選択図】      図８
2004276174.tif 000002
【特許請求の範囲】
【請求項１】
被加工物、及び該被加工物に対して間隙を保って配置した放電電極の間に放電パルスを発生せしめて、該被加工物の表面を加工する放電加工機の放電パルス電源装置において、
前記放電パルスの印加時の少なくとも一部の期間は、オフ状態になるスイッチング素子を介して、コンデンサに電荷を蓄える急速充電回路を備え、
該充電によるコンデンサ両端の電圧上昇時に、該充電によって蓄えられた電荷を被加工物に放電せしめ、これによって前記放電パルスを被加工物に印加するようにしたことを特徴とする放電パルス電源装置。
【請求項２】
請求項１に記載の放電パルス電源装置において、前記急速充電回路が、
入力する開閉制御信号に応じてオン状態になる前記スイッチング素子と、
前記放電パルスの印加時に電流が流れる経路に設けたダイオードを有して、該ダイオードの該放電パルス印加に応じたオン・オフ変化による、該ダイオードの両端の電圧変化により、前記開閉制御信号を発生する充電制御回路と、
を備えるようにしたことを特徴とする放電パルス電源装置。
【請求項３】
請求項１又は請求項２に記載の放電パルス電源装置において、前記急速充電回路が、充電に用いる電流領域の少なくとも一部では、充電電流が定電流特性になる回路構成であることを特徴とする放電パルス電源装置。
【請求項４】
請求項１〜請求項３のいずれか１つに記載の放電パルス電源装置において、前記スイッチング素子に、ＭＯＳ型ＦＥＴを用いるようにしたことを特徴とする放電パルス電源装置。
【請求項５】
請求項１〜請求項４のいずれか１つに記載の放電パルス電源装置において、前記充電の電流のピーク値が、放電パルス発生時の放電電流のピーク値より、大になるようにしたことを特徴とする放電パルス電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、被加工物、及び該被加工物に対して間隙を保って配置した放電電極の間に放電パルスを発生せしめて、該被加工物の表面を加工する放電加工機の放電パルス電源装置に係り、特に、被加工物表面の仕上がり品質を保ちながら、加工速度を向上することができる放電パルス電源装置に関する。
【０００２】
【従来の技術】
放電加工の初期においては、放電加工機の放電パルス電源装置に抵抗及びコンデンサを用いた、極めて簡便なもの（以下ＲＣ放電回路方式と呼ぶ）が用いられている。該ＲＣ放電回路方式に関しては、例えば非特許文献１の６６ページや特許文献１〜４などに開示されている。又、このＲＣ放電回路方式において加工速度が遅いという問題の対処については、特許文献１などで開示されている。
【０００３】
そして現在では、粗加工や中仕上げ加工においては、放電加工機の放電パルス電源装置においてトランジスタを用い、加工速度を向上させたトランジスタ方式のものにとってかわられている。トランジスタ方式は、放電パルスで大電流が流せる、そのパルス時間を長くすることができるなどの特徴があり、加工速度が速いという利点がある。該トランジスタ方式については、例えば特許文献５で開示されている。
【０００４】
しかしながら、トランジスタ方式は、短いパルス時間の放電パルスが得難く、加工面が荒れ易い。このため、仕上げ加工においては、トランジスタ方式では得られない短パルス領域において比較的きれいな加工面が得られることから、前述のＲＣ放電回路方式が今なお用いられている。
【０００５】
上述のトランジスタ方式の１つとして、放電パルスを発生させる時に入力するパルス信号に応じて制御されるトランジスタによって、短い放電パルスを発生させるというもの（以下トランジスタ制御式放電回路方式と呼ぶ）がある。つまり該放電回路方式は、トランジスタによって放電をスイッチングするという比較的単純なものである。該放電回路方式に関しては、例えば非特許文献１の６７ページにおいて開示されている。
【０００６】
トランジスタ方式で、該トランジスタ制御式放電回路方式とは別のものとして、同様のパルス信号入力に応じて制御されるトランジスタによって、コンデンサの充電及び放電パルスを制御するというもの（以下トランジスタ制御式コンデンサ放電回路方式と呼ぶ）がある。該放電回路方式についても、トランジスタによって充電をスイッチングするという比較的単純なものである。該放電回路方式に関しては、例えば非特許文献１の６８ページにおいて開示されている。
【０００７】
以下に順に説明するように、これらＲＣ放電回路方式やトランジスタ方式にはそれぞれ一長一短がある。
【０００８】
まず、ＲＣ放電回路方式について説明すると、図１は、従来のＲＣ放電回路方式の回路図である。又、図２は、該ＲＣ放電回路方式の動作を示すタイムチャートである。
【０００９】
ＲＣ放電回路方式では、端子Ｅ＋及び端子０Ｖから入力される直流電源Ｅによって、抵抗Ｒを介してコンデンサＣには電荷が蓄えられる。該直流電源Ｅの端子Ｅ＋及び端子０Ｖ間の電圧は、例えば８０ボルトである。充電に伴ってコンデンサＣの端子間電圧（以下コンデンサ電圧Ｖｃと呼ぶ）が上昇すると、被加工物１、及び該被加工物１に対して間隙を保って配置した放電電極５の間に放電パルスが発生する。被加工物１の加工は該放電パルスによる。
【００１０】
なお、放電加工に際して、一般的に被加工物１がプラス側に、放電電極５がマイナス側に接続される。一方、放電電極５の消耗を抑えるなど特別な場合は、逆に、一般的に被加工物１がマイナス側に、放電電極５がプラス側に接続されることもある。本願発明は、このような被加工物１及び放電電極５の極性について、特に限定するものではない。
【００１１】
該ＲＣ放電回路方式の作用について説明すると、例えば図２の時刻ｔ１１において直流電源Ｅが接続される。すると、コンデンサＣには充電電流Ｉｃｈが流れ込み、コンデンサＣの端子の電圧Ｖｃが上昇していく。なお、該電圧Ｖｃの上昇に伴って、コンデンサＣの充電電流Ｉｃｈは漸次減少していく。
【００１２】
このように該電圧Ｖｃが上昇すると、いずれ被加工物１及び放電電極５間で放電が発生する。例えば時刻ｔ１２では、被加工物１及び放電電極５の間において放電パルスが発生し、放電電流Ｉｐが瞬時に流れ、放電加工がなされる。すると、コンデンサＣに蓄えられた電荷は減少し、コンデンサ電圧Ｖｃは急速に低下する。該端子間電圧が低くなると、時刻ｔ１３において放電は消沈し、再び直流電源ＥによるコンデンサＣの充電が開始される。
【００１３】
ここで、ｔｃｈは充電時間であり、ｔｄｃｈは放電時間である。
【００１４】
このようなＲＣ放電回路方式においては、コンデンサＣに充電された電荷が放電加工のエネルギ源である。又、コンデンサＣの容量、電圧、コンデンサＣから被加工物１や放電電極５に至るまでのリード線を含む回路の寄生インダクタンスなどによって、放電パルスの電流波形が決定付けられる。そして、コンデンサＣの容量を小さくし、寄生インダクタンスを小さくすれば、放電パルスのパルス幅を極めて小さくすることができる。又、コンデンサＣの充電時の電圧を高くし、コンデンサＣの容量を大きくすることで、放電電流のピーク値を増加することができる。
【００１５】
又、ＲＣ放電回路方式においては、抵抗Ｒが小さすぎて充電電流Ｉｃｈが大きいと、放電パルス発生時に直流電源Ｅからの電流Ｉｃｈが放電電流Ｉｐに回り込んで、コンデンサＣから流れ出す電流が少なくなって該コンデンサＣに蓄えられている電荷が減少し難くなり、コンデンサ電圧Ｖｃの低下が遅延されて、放電電極５における放電消沈が遅延され、放電時間ｔｄｃｈが延長されることになる。又、放電電流Ｉｐは、コンデンサＣからの電流に直流電源Ｅからの電流が重畳され、放電電極５における電流が多くなる。
【００１６】
このように放電が継続したり、強大放電が一箇所で集中したりすると、被加工物１の仕上がり品質が低下するという問題がある。従って通常は、Ｉｃｈ＜＜Ｉｐとされ、これは同時に、ｔｃｈ＞＞ｔｄｃｈとなるようにされている。つまり、コンデンサの充電電流は、放電電流に比べてかなり小さくされていた。このため、コンデンサの充電時間が放電時間に比べて、非常に長くなっており、加工時間延長の原因になっていた。
【００１７】
次に、従来のトランジスタ方式の前述した２つの方式について、図を用いて説明する。
【００１８】
トランジスタ方式の内、まず、トランジスタ制御式放電回路方式について説明すると、図３は、従来のトランジスタ制御式放電回路方式の回路図である。又、図４は、該放電回路方式の動作を示すタイムチャートである。
【００１９】
この従来例では、ＮチャネルのＦＥＴ（ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）のトランジスタＴＮを用いている。トランジスタＴＮは、ゲート信号ＶｇがＨ状態になるとオン状態になる。オン状態になると、被加工物１及び放電電極５の間においてギャップ電圧Ｖｇａｐが印加されて放電が発生し、放電電流Ｉｐが流れる。つまり該放電回路方式は、トランジスタによって放電をスイッチングするという比較的単純なものである。
【００２０】
このトランジスタ制御式放電回路方式では、既に前述したように、短いパルス時間幅ｔｗの放電パルスが得難く、加工面が荒れ易く、従って該方式は、粗加工や中仕上げ加工には向いているが、仕上げ加工には不適である。ＦＥＴの型番にもよるが、１マイクロ秒程度のパルス時間幅ｔｗについては、ギャップ電圧Ｖｇａｐも放電電流Ｉｐも、良好にゲート信号Ｖｇに追従する。しかしながら、パルス時間幅ｔｗが０．１マイクロ秒ともなると、ギャップ電圧Ｖｇａｐも放電電流Ｉｐも、波形がかなり丸まってしまい、又電圧や電流のレベルも低下してしまうので、加工速度は急激に低下してしまう。更に短いパルス時間幅ｔｗでは加工不能となる。
【００２１】
図４では、時刻ｔ２１、ｔ２２、ｔ２３、ｔ２４……のそれぞれの時点において、オン時間がｔｗのパルス信号がゲート信号Ｖｇとして入力され、トランジスタＴＮが時間ｔｗだけオン状態になる。又該オン状態によって、被加工物１及び放電電極５の間においてギャップ電圧Ｖｇａｐが印加されて放電が発生し、放電電流Ｉｐが流れて放電加工がなされる。
【００２２】
続いて、トランジスタ方式として別の、トランジスタ制御式コンデンサ放電回路方式について説明すると、図５は、従来のトランジスタ制御式コンデンサ放電回路方式の回路図である。又、図６はコンデンサＣの容量が小の場合の、図７は該コンデンサＣの容量が大の場合の、それぞれ該放電回路方式の動作を示すタイムチャートである。
【００２３】
該放電回路方式は、ＲＣ放電回路方式及びトランジスタ制御式放電回路方式を組み合わせたものと考えることができる。又、コンデンサによる放電電流を加工の主体として考え、図１の抵抗ＲがトランジスタＴＮに置き換わったものと見なすことができる。充電電流Ｉｃｈはドレイン電流Ｉｄｓとなる。
【００２４】
図５において、パルス信号がゲート信号Ｖｇとして入力される毎に、ＦＥＴのトランジスタＴＮがオン状態になり、ドレイン電流Ｉｄｓが流れ、又充電電流Ｉｃｈが流れてコンデンサＣに電荷が蓄えられる。又、電荷が蓄えられると、被加工物１及び放電電極５の間におけるギャップ電圧Ｖｇａｐが直流電源Ｅの電圧程度まで上昇する。そして放電パルスが発生すると、放電電流Ｉｐが瞬時に流れ放電加工がなされる。
【００２５】
まず、コンデンサＣの容量が小の場合について、タイムチャートにより説明する。
【００２６】
図６では、時刻ｔ２１、ｔ２２、ｔ２３、ｔ２４……のそれぞれの時点において、オン時間がｔｗのパルス信号がゲート信号Ｖｇとして入力される。
【００２７】
まず時刻ｔ２１において、該パルス信号が入力されトランジスタＴＮが時間ｔｗだけオン状態になると、充電電流Ｉｃｈが流れてコンデンサＣに電荷が蓄えられる。又コンデンサＣの容量が小であるので該時刻ｔ２１の後に比較的短時間で該電荷が蓄積されていき、ギャップ電圧Ｖｇａｐが直流電源Ｅの電圧程度まで上昇する。この後、時刻ｔ３１において放電が発生すると、放電電流Ｉｐが瞬時に流れ、放電加工がなされる。該時刻ｔ３１においてはトランジスタＴＮが既にオフ状態になっているので、放電が発生すると、容量が小のコンデンサＣの電荷は短時間でなくなり、ギャップ電圧Ｖｇａｐが急激に低下し、放電パルスも速やかに消沈する。
【００２８】
あるいは、時刻ｔ２２においては、パルス信号が入力されトランジスタＴＮが時間ｔｗだけオン状態になり、コンデンサＣに比較的短時間で電荷が蓄積されていき、ギャップ電圧Ｖｇａｐが直流電源Ｅの電圧程度まで上昇する。そして、この場合は該時刻ｔ２２から比較的短時間の後に放電が発生しており、放電電流Ｉｐが流れて放電加工がなされている。この時点ではコンデンサＣには電荷が完全に蓄えられておらず、又その容量も小であるので、放電電流Ｉｐは主に直流電源Ｅからの電流Ｉｃｈによるものとなる。この後は、時刻ｔ３３でゲート信号ＶｇがＬ状態になり充電電流Ｉｃｈが遮断され、かつ、コンデンサＣの電荷が放出されると、ギャップ電圧Ｖｇａｐが低下し、放電パルスも消沈する。
【００２９】
次に、コンデンサＣの容量が大の場合について説明すると、図７において、前述の容量小の場合と同様、時刻ｔ２１、ｔ２２、ｔ２３、ｔ２４……のそれぞれの時点において、オン時間がｔｗのパルス信号がゲート信号Ｖｇとして入力される。なお、図７において一点鎖線は、比較の便宜のために前述の図６の波形を転記したものである。
【００３０】
まず時刻ｔ２１において、該パルス信号が入力されトランジスタＴＮが時間ｔｗだけオン状態になると、充電電流Ｉｃｈが流れてコンデンサＣに電荷が蓄えられる。又コンデンサＣの容量が大であるので該時刻ｔ２１の後に、前述の容量小の場合よりは緩やかに、ギャップ電圧Ｖｇａｐが直流電源Ｅの電圧程度まで上昇する。この後、時刻ｔ３１において放電パルスが発生すると、放電電流Ｉｐが瞬時に流れ、放電加工がなされる。該時刻ｔ３１ではトランジスタＴＮが既にオフ状態になっているので、放電パルスが発生した後、コンデンサＣの電荷が消失してギャップ電圧Ｖｇａｐが低下すると、放電パルスも消沈する。なお、コンデンサＣの容量が大であるので、前述の容量小の場合に比較して、電荷消失までの時間が長くなり、これに応じて放電パルス消沈までの時間も長くなっている。
【００３１】
あるいは、時刻ｔ２２においては、パルス信号が入力されトランジスタＴＮが時間ｔｗだけオン状態になり、ギャップ電圧Ｖｇａｐが上昇する過程で、該時刻ｔ２２から比較的短時間の後に放電パルスが発生しており、放電電流Ｉｐが流れて放電加工がなされている。この時点ではコンデンサＣには電荷が完全に蓄えられてはいなくても、その容量が大であるので、放電電流Ｉｐは、直流電源Ｅからの電流Ｉｃｈに、コンデンサＣに蓄積されていた電荷による放電電流も加算されたものとなり、前述の容量小の場合よりは放電電流Ｉｐは大になる。この後は、時刻ｔ３３でゲート信号ＶｇがＬ状態になり、コンデンサＣの電荷が放出されると、ギャップ電圧Ｖｇａｐが低下し、放電パルスも消沈する。
【００３２】
以上に説明したトランジスタ制御式コンデンサ放電回路方式において、仮にトランジスタＴＮの駆動パルス時間幅ｔｗを１マイクロ秒とし、又コンデンサＣ利用の特長を生かして放電パルスの時間幅を０．１マイクロ秒とした場合を考える。コンデンサＣの充電電荷及び放電電荷が等しいので、（Ｉｐ×０．１マイクロ秒）及び（Ｉｄｓ×１マイクロ秒）が等しくなり、つまりＩｄｓは（１／１０）×Ｉｐの比となる。つまり、充電時間はトランジスタＴＮの駆動パルス時間幅ｔｗで定まってしまうので、放電頻度を向上させることはできない。コンデンサＣの容量を小さくして放電パルスの時間幅を短くしようとすれば、この比は更にかけ離れていく。
【００３３】
このトランジスタ制御式コンデンサ放電回路方式では、ゲート信号ＶｇがＬ状態ではトランジスタＴＮが確実にオフ状態になる。このため、ＲＣ放電回路方式のように、被加工物１及び放電電極５の間の放電が、直流電源Ｅからの電流で連続放電になるおそれがないので、直流電源Ｅからの充電電流を大きく設定できる。
【００３４】
従って見方を変えて、このトランジスタ制御式コンデンサ放電回路方式では、逆に大きな値のコンデンサＣを用いて、コンデンサＣの放電時間とトランジスタの駆動パルス時間幅ｔｗを同じくらいに設計するのがよい。このような設計では、被加工物１及び放電電極５の間における放電電流は、コンデンサＣからの電流及び直流電源Ｅからの電流の合計になるので、トランジスタＴＮの電力損失は軽減されるという特長がある。
【００３５】
【特許文献１】
特願平１１−１０１８３３号公報
【特許文献２】
特願２０００−３１０１０６号公報
【特許文献３】
特願平５−２６１２１８号公報
【特許文献４】
特願平４−３２２７２０号公報
【特許文献５】
特願平５−１９０９４４号公報
【非特許文献１】
斉藤監修「放電加工のしくみと１００％活用法」技術評論社、昭和５４年（１９７９年）１０月２０日
【非特許文献２】
増沢著「やさしいマイクロ加工技術」日刊工業新聞社、２０００年７月２５日
【００３６】
【発明が解決しようとする課題】
トランジスタ制御式放電回路方式でも、トランジスタ制御式コンデンサ放電回路方式でも、トランジスタ方式では、放電パルスのパルス幅を短くする改良アプローチがある。現在では加工速度に応じて、１００マイクロ秒〜１マイクロ秒の範囲で可変できるようになっている。
【００３７】
しかしながら、１マイクロ秒というパルス幅は、仕上げ加工には長すぎるので、更なる短パルス幅の改良アプローチがなされている。現在では０．１マイクロ秒まで短縮することができているものの、更なる短縮が望まれている。
【００３８】
１マイクロ秒というパルス幅では、パルス電流を下げても加工面は梨地状であり、いわゆる擦りガラス状であって、光沢はない。このような加工面を磨き上げるのには、かなり多大な時間がかかるという問題がある。又、０．１マイクロ秒というパルス幅では、光沢のある梨地状の加工面を得ることができ、大きな文字なら鏡のように反射虚像を映し出すことができる。とはいっても、更なる平坦な仕上げ面も望まれるものである。
【００３９】
前述のＲＣ放電回路方式については、０．１マイクロ秒以下の短パルス幅の発生は容易であり、０．０１マイクロ秒の短パルス幅も十分可能である。仕上げ加工では、かなり光沢のある梨地状の加工面を得ることができ、前述のトランジスタ方式による最良の加工面に比較しても優れており、磨き工程に要する時間も短い。
【００４０】
該ＲＣ放電回路方式については、前述のように加工速度が遅いという問題がある。
【００４１】
本発明は、前記従来の問題点を解決するべくなされたもので、被加工物表面の仕上がり品質を保ちながら、加工速度を向上することができる放電パルス電源装置を提供することを目的とする。
【００４２】
【課題を解決するための手段】
本願発明は、被加工物、及び該被加工物に対して間隙を保って配置した放電電極の間に放電パルスを発生せしめて、該被加工物の表面を加工する放電加工機の放電パルス電源装置において、前記放電パルスの印加時の少なくとも一部の期間は、オフ状態になるスイッチング素子を介して、コンデンサに電荷を蓄える急速充電回路を備え、該充電によるコンデンサ両端の電圧上昇時に、該充電によって蓄えられた電荷を被加工物に放電せしめ、これによって前記放電パルスを被加工物に印加するようにしたことにより、前記課題を解決したものである。
【００４３】
又、前記放電パルス電源装置において、前記急速充電回路が、入力する開閉制御信号に応じてオン状態になる前記スイッチング素子と、前記放電パルスの印加時に電流が流れる経路に設けたダイオードを有して、該ダイオードの該放電パルス印加に応じたオン・オフ変化による、該ダイオードの両端の電圧変化により、前記開閉制御信号を発生する充電制御回路と、を備えるようにしたことにより、放電パルス電流が流れる状態か、流れていない状態かに応じた開閉制御信号を比較的簡単な回路構成で実現することができ、又放電パルス電流が流れている時には前記スイッチング素子をオフ状態にし、更に放電パルス電流の終了時期にはオン状態にすることができる。このように、前記コンデンサに充電された電荷が被加工物に放電せしめられ、この放電パルス電流が流れている期間のみ、前記スイッチング素子を、前記ダイオードの電圧の変化を利用（該期間の検出用）してオフ状態にする。この期間以外には、前記スイッチング素子はオン状態に保たれ、前記コンデンサは急速に充電され、又急速に短い時間で充電が完了し、前記コンデンサの両端電圧は高いままに保持される。よって、被加工物表面の仕上がり品質を保ちながら、一層加工速度を効果的に向上することができる。
【００４４】
更に、前記放電パルス電源装置において、前記急速充電回路が、充電に用いる電流領域の少なくとも一部では、充電電流が定電流特性になる回路構成であることにより、前記コンデンサの充電や本放電パルス電源装置の動作を、より安定に確実に動作させることができる。
【００４５】
又、前記放電パルス電源装置において、前記スイッチング素子に、ＭＯＳ型ＦＥＴを用いるようにしたことにより、耐圧が得易いスイッチング素子を利用することができる。
【００４６】
更に、前記放電パルス電源装置において、前記充電の電流のピーク値が、放電パルス発生時の放電電流のピーク値より、大になるようにしたことにより、前記コンデンサは放電時間よりも短い時間で充電が完了するので、被加工物表面の仕上がり品質を保ちながら、一層加工速度を効果的に向上することができる。
【００４７】
以下、本発明の作用について、簡単に説明する。
【００４８】
本願発明の放電加工機の放電パルス電源装置は、被加工物、及び該被加工物に対して間隙を保って配置した放電電極の間に、コンデンサに蓄えられた電荷による放電パルスを発生せしめて、該被加工物の表面を加工するものである。該コンデンサの充電は、本願発明特有の急速充電回路による。
【００４９】
該急速充電回路は、該放電パルスの印加時の少なくとも一部の期間は、オフ状態になるスイッチング素子を介して、上述のコンデンサに電荷を蓄える。そうして、該充電によるコンデンサ両端の電圧上昇時に、該充電によって蓄えられた電荷を被加工物に放電せしめ、これによって前記放電パルスを被加工物に印加する。
【００５０】
スイッチング素子がオフ状態になるので、ＲＣ放電回路方式で抵抗Ｒが小さすぎた場合に生じ得る、前述したような問題が本願発明では生じない。
【００５１】
即ち、本願発明ではスイッチング素子がオフ状態になるので、ＲＣ放電回路方式のように放電パルス発生時に、直流電源Ｅからの電流Ｉｃｈが放電電流Ｉｐに回り込むことはない。従って、該回り込みによって、前述のように放電電極５における放電消沈が遅延され、放電時間ｔｄｃｈが延長されて、被加工物の仕上がり品質が低下するという問題が生じない。又、同時に、放電電極５における電流が多くなって、被加工物の仕上がり品質が低下するという問題が生じない。
【００５２】
又、このように直流電源Ｅからの電流Ｉｃｈによる、放電時間ｔｄｃｈ延長や放電電極５の電流増大についてのおそれがないため、前述のようにＩｃｈ＜＜ｔｄｃｈとする必要がない。このため本願発明では、コンデンサＣの充電電流Ｉｃｈを増加させることができ、又充電電流Ｉｃｈを増加することで該コンデンサＣの充電時間を短縮することができ、よって、加工時間を短縮することができる。例えば、Ｉｃｈ＞Ｉｐとすることもでき、充電電流のピーク値が、放電パルス発生時の放電電流のピーク値より大になるようにすることもでき、能率よく加工時間を短縮することができる。
【００５３】
以上のように、本願発明によれば、被加工物表面の仕上がり品質を保ちながら、加工速度を向上することができる。
【００５４】
なお、前述した従来のトランジスタ方式については、いずれも、直流電源Ｅからの電流経路においてスイッチング素子を有している。しかしながら、これら従来のものは、図を用いて作用を前述したように、本願発明とは動作が全く異なる。トランジスタ制御式放電回路方式も、トランジスタ制御式コンデンサ放電回路方式も従来のものは、そのスイッチング素子は、放電パルスの印加時の少なくとも一部の期間がオフ状態になるものではない。この点で、本願発明のスイッチング素子と動作が異なり、従って従来のトランジスタ方式は、本願発明のような作用効果を得ることはできない。
【００５５】
【発明の実施の形態】
以下、図を用いて本発明の実施の形態を詳細に説明する。
【００５６】
図８は、本願発明が適用された第１実施形態の放電パルス電源装置部分を中心とした放電加工機の回路図である。
【００５７】
本実施形態の放電パルス電源装置は、コンデンサＣに加えて、スイッチング素子のトランジスタＴＮ及び充電制御回路を含む急速充電回路によって構成されている。トランジスタＴＮは、ＮチャネルのＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ＦＥＴである。
【００５８】
該急速充電回路は、充電制御回路によって制御されるトランジスタＴＮを経由し、直流電源Ｅから流れる電流により、コンデンサＣに電荷を蓄え充電する。該充電制御回路は、バイアス電圧ｅを供給するバイアス電源回路Ｅｖと、回路保護のための抵抗Ｒｖと、ダイオードＤとによって構成されている。該充電制御回路は、ダイオードＤの両端の電圧の変化により、本願発明の開閉制御信号に相当する信号を生成し、該信号をトランジスタＴＮのゲートに与えることで、該トランジスタＴＮのオン・オフ制御を行う。
【００５９】
充電制御回路において、ダイオードＤには、該ダイオードＤの逆方向電圧となる電圧方向で、抵抗Ｒｖを介してバイアス電源回路Ｅｖによりバイアス電圧ｅが印加されている。又、被加工物１及び放電電極５の間における放電発生時には、該ダイオードＤには、該ダイオードＤの順方向電圧となる電圧方向で、コンデンサＣに蓄えられた電荷による電圧が印加される。
【００６０】
従って、該ダイオードＤは、被加工物１及び放電電極５の間における放電発生時にはオン状態になり、一方、該放電が発生していない時にはオフ状態になる。このように該ダイオードＤは、放電パルス印加に応じてオン・オフ状態が変化する。
【００６１】
又、該ダイオードＤは、これがオフ状態になると、このアノード及びカソード間はバイアス電圧ｅの電圧になり、一方、該ダイオードＤがオン状態になると、該アノード−カソード間電圧は順方向電圧（通常０．６ボルト程度）になり、このように放電パルス印加に応じて該アノード−カソード間電圧は変化する。本実施形態においては、該アノード−カソード間電圧を本願発明の開閉制御信号に相当する信号としている。
【００６２】
そうして、トランジスタＴＮのゲートには、このようなアノード−カソード間電圧が加えられ、従って、放電パルスが発生していない時にのみ、バイアス電圧ｅが印加される。バイアス電圧ｅが印加されると、該トランジスタＴＮがオン状態になって電流Ｉｄｓが流れ、直流電源Ｅから充電電流が流れてコンデンサＣに電荷が蓄えられていく。一方、放電パルスが発生している時は、前述の順方向電圧がゲートに印加されるので該トランジスタＴＮがオフ状態になって、電流Ｉｄｓは遮断され、直流電源Ｅからの充電電流は遮断される。
【００６３】
図９は、本実施形態の動作を示すタイムチャートである。
【００６４】
まず、時刻ｔ５１において、８０ボルトの直流電源Ｅの電圧が、端子Ｅ＋及び端子０Ｖから印加される。この時点では、コンデンサＣには電荷が蓄えられておらず、コンデンサ電圧Ｖｃはゼロである。バイアス電圧ｅは約４ボルトであるとする。
【００６５】
この時刻ｔ５１では、ダイオードＤがオフ状態であるので、従って、トランジスタＴＮのゲートには約４ボルトのバイアス電圧ｅが印加され、該トランジスタＴＮがオン状態になって、この後は、直流電源Ｅから充電電流Ｉｄｓが流れて、後述するような定電流特性で、コンデンサＣに電荷が蓄えられていく。又、該充電に伴って、コンデンサ電圧Ｖｃが図９に示すように漸次上昇していく。なお、コンデンサ電圧Ｖｃが上昇すると、被加工物１及び放電電極５の間のギャップ電圧Ｖｇａｐも上昇する。
【００６６】
この後、ギャップ電圧Ｖｇａｐが上昇することで、時刻ｔ５２において放電パルスが発生すると、放電電流Ｉｐが流れ、放電加工がなされていく。
【００６７】
又、該時刻ｔ５２において放電電流Ｉｐが流れると、前述のように、ダイオードＤがオン状態になり、このため、そのアノード及びカソード間の電圧は０．６ボルト程度の順方向電圧になる。するとトランジスタＴＮのゲートの電位は、０．６ボルト程度になり、該トランジスタＴＮはオフ状態になって充電電流Ｉｄｓが遮断され、図９に示すように充電電流Ｉｃｈがゼロになり、直流電源ＥからコンデンサＣへの充電が停止する。又、該トランジスタＴＮはオフ状態になっているので、放電電流Ｉｐには、直流電源Ｅからの電流は重畳されることはない。
【００６８】
このように該トランジスタＴＮがオフ状態になっているので、放電電流Ｉｐやギャップ電圧Ｖｇａｐは、すべてコンデンサＣに蓄えられていた電荷によるものである。時刻ｔ５２の後、このように放電電流Ｉｐが流れていくと、コンデンサＣに蓄えられていた電荷が減少していき、該電荷減少に伴って放電電流Ｉｐも減少していく。又、ギャップ電圧Ｖｇａｐも低下する。
【００６９】
コンデンサＣの電荷が減少してギャップ電圧Ｖｇａｐが低下すると、時刻ｔ５３において、被加工物１及び放電電極５の間における放電が停止する。
【００７０】
なお、該放電中は、トランジスタＴＮはオフ状態であるので、放電電流Ｉｐには直流電源Ｅからの電流は重畳されていない。このため、ＲＣ放電回路方式で抵抗Ｒが小さすぎた場合に生じ得る、前述したような放電時間ｔｄｃｈの延長や、放電パルスに係る放電電流増加による、被加工物の仕上がり品質が低下するという問題が生じない。又、このような問題が生じないので、本実施形態においては、コンデンサＣの充電電流を増加させて該コンデンサＣの充電時間を短縮し、これによって加工時間を短縮している。
【００７１】
時刻ｔ５３で放電が停止すると、放電電流Ｉｐがゼロになり、前述のように、これによってダイオードＤがオフ状態になり、その結果アノード及びカソード間の電圧は約４ボルトのバイアス電圧ｅになる。するとトランジスタＴＮのゲートの電位は、約４ボルトになり、該トランジスタＴＮは再びオン状態になって充電電流Ｉｄｓが流れ、図９に示すように充電電流Ｉｃｈが流れるようになり、後述するような定電流特性で、直流電源ＥからコンデンサＣへ電荷が充電されていく。又、該充電に伴って、コンデンサ電圧Ｖｃが図９に示すように漸次上昇していく。又、ギャップ電圧Ｖｇａｐも漸次上昇していく。
【００７２】
この後時刻ｔ５４においては、前述の時刻ｔ５２と同様に、放電パルスが発生し、放電電流Ｉｐが流れ、放電加工がなされる。又、以後は、時刻ｔ５５や時刻ｔ５６など、以上に説明したような本実施形態の動作が繰り返されていく。
【００７３】
なお、抵抗Ｒｖは、放電パルス発生時において、コンデンサＣからの放電電流がバイアス電源回路Ｅｖ側を通過しないようにする、回路保護のためのものである。この回路保護の面では、抵抗Ｒｖは、抵抗値が高い方が好ましい。一方、ダイオードＤのオン・オフに応じて、前述のように、０．６ボルト程度の順方向電圧又は約４ボルトのバイアス電圧ｅが、ノイズなどの影響を受けることなく正しくトランジスタＴＮのゲートに印加されるようにするという面では、抵抗Ｒｖは、抵抗値が低い方が好ましい。これら相反する条件に基づき、抵抗Ｒｖの抵抗値は、本実施形態においては１キロ・オーム〜１０キロ・オーム程度としている。
【００７４】
以上に説明したように、本実施形態においては、本願発明を効果的に適用することができる。
【００７５】
図１０は、本願発明が適用された第２実施形態の放電パルス電源装置部分を中心とした放電加工機の回路図である。
【００７６】
本第２実施形態は、基本的には前述した第１実施形態と同様の回路構成になっている。本第２実施形態は、第１実施形態のスイッチング素子のトランジスタＴＮが、ＰチャネルのＭＯＳ型ＦＥＴであるトランジスタＴＰに置換されており、該置換に整合させて他の回路部分が変更された構成になっている。従って、回路動作の作用も同様になっている。
【００７７】
本実施形態において、急速充電回路は、スイッチング素子のトランジスタＴＰに加えて、充電制御回路によって構成されている。該充電制御回路は、バイアス電圧ｅを供給するバイアス電源回路Ｅｖと、回路保護のための抵抗Ｒｖと、ダイオードＤとによって構成されている。
【００７８】
次に、図１１は本願発明が適用された第３実施形態の、図１２は本願発明が適用された第４実施形態の、それぞれ放電パルス電源装置部分を中心とした放電加工機の回路図である。
【００７９】
これら第３及び第４実施形態は、スイッチング素子として、いずれもバイポーラトランジスタを用いたものである。具体的には、第３実施形態は前述の第１実施形態のＮチャネルのＭＯＳ型ＦＥＴであるトランジスタＴＮに代えて、ＮＰＮ型バイポーラトランジスタのトランジスタＴ１を用いている。第４実施形態は前述の第４実施形態のＰチャネルのＭＯＳ型ＦＥＴであるトランジスタＴＰに代えて、ＰＮＰ型バイポーラトランジスタのトランジスタＴ２を用いている。又、これら第３実施形態や第４実施形態では、上述のような置換に整合させて、他の回路部分が変更された構成になっている。
【００８０】
これら第２〜第４実施形態についても、前述した第１実施形態と同様に本願発明を効果的に適用することができる。
【００８１】
なお、以上に説明した第１及び第２実施形態における、本願発明のスイッチング素子として用いられるＭＯＳ型ＦＥＴにおいて、ある程度以上にソース−ドレイン電流を流す領域においては、ソース−ドレイン電流は、ゲートに加えられる電圧に応じた大きさになる（ゲート電圧に応じた定電流特性）。又、第３及び第４実施形態についても、本願発明のスイッチング素子として用いられるバイポーラトランジスタにおいて、ある程度以上にエミッタ−コレクタ電流を流す領域においては、エミッタ−コレクタ電流は、ベース電流に応じた大きさになる（ベース電流に応じた定電流特性）。このような定電流特性によれば、コンデンサＣに対して安定した充電が可能であり、特に充電電流を大にした場合には有効である。
【００８２】
なお、以上の説明から明らかであるが、本願発明のスイッチング素子は、以上のようなＦＥＴやバイポーラトランジスタに限定されるものではない。例えばサイリスタなどであってもよい。
【００８３】
【発明の効果】
本発明によれば、被加工物表面の仕上がり品質を保ちながら、加工速度を向上することができる。
【図面の簡単な説明】
【図１】従来のＲＣ放電回路方式の回路図
【図２】該ＲＣ放電回路方式の動作を示すタイムチャート
【図３】従来のトランジスタ制御式放電回路方式の回路図
【図４】該放電回路方式の動作を示すタイムチャート
【図５】従来のトランジスタ制御式コンデンサ放電回路方式の回路図
【図６】コンデンサの容量が小の場合の、該放電回路方式の動作を示すタイムチャート
【図７】コンデンサの容量が大の場合の、該放電回路方式の動作を示すタイムチャート
【図８】本願発明が適用された第１実施形態の放電パルス電源装置部分を中心とした放電加工機の回路図
【図９】上記実施形態の動作を示すタイムチャート
【図１０】本願発明が適用された第２実施形態の放電パルス電源装置部分を中心とした放電加工機の回路図
【図１１】本願発明が適用された第３実施形態の放電パルス電源装置部分を中心とした放電加工機の回路図
【図１２】本願発明が適用された第４実施形態の放電パルス電源装置部分を中心とした放電加工機の回路図
【符号の説明】
Ｃ…コンデンサ
ＴＮ…トランジスタ
Ｅｖ…バイアス電源回路
Ｒｖ…回路保護用抵抗
Ｄ…ダイオード
１…被加工物
５…放電電極
【図１】
2004276174.tif 000003
【図２】
2004276174.tif 000004
【図３】
2004276174.tif 000005
【図４】
2004276174.tif 000006
【図５】
2004276174.tif 000007
【図６】
2004276174.tif 000008
【図７】
2004276174.tif 000009
【図８】
2004276174.tif 000010
【図９】
2004276174.tif 000011
【図１０】
2004276174.tif 000012
【図１１】
2004276174.tif 000013
【図１２】
2004276174.tif 000014