(57)【要約】【課題】タンタル酸化膜を含む被加工膜をドライエッチングした後のポリマー残渣を除去することは困難であった。【解決手段】シリコン基板１上に、ＨＤＰ−ＮＳＧ膜２、タンタル酸化膜３、チタン窒化膜４、犠牲膜としてＣＶＤ法によるＮＳＧ膜５を順次積層する。ＮＳＧ膜５上にレジスト６をパターニングし、それをマスクとしてＮＳＧ膜５、チタン窒化膜４、タンタル酸化膜３をドライエッチングし、レジスト６を酸素プラズマアッシングにより除去する。その後、例えば０．１％ＨＦと０．７％ＨＣＬの混合溶液を用いてＮＳＧ膜５をエッチング除去することで、ＮＳＧ膜５上のポリマー残渣７をＮＳＧ膜５とともに除去できる。【選択図】        図１
2004349531.tif 000002
【特許請求の範囲】
【請求項１】
基板上に被加工膜を形成する第１の工程と、前記被加工膜上に犠牲膜を形成する第２の工程と、前記犠牲膜上にレジストパターンを形成する第３の工程と、前記レジストパターンをマスクとして前記犠牲膜及び前記被加工膜をドライエッチングする第４の工程と、前記レジストパターンを酸素プラズマ処理により除去する第５の工程と、前記第５の工程の後に前記犠牲膜を選択的に除去する第６の工程とを含む半導体装置の製造方法。
【請求項２】
前記犠牲膜は、ＣＶＤ酸化膜であり、
前記第６の工程は、ウエットエッチングにより前記ＣＶＤ酸化膜を除去し、
前記ウエットエッチングは、熱酸化膜に対する前記ＣＶＤ酸化膜のエッチング選択比が１０より大きいエッチング液を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第６の工程のウエットエッチングに用いる前記エッチング液は、Ｆイオンと有機酸または無機酸とを含むことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記有機酸は、プロピオン酸であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記無機酸は、塩酸であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項６】
前記第６の工程のウエットエッチングに用いる前記エッチング液は、希フッ酸であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項７】
前記ＣＶＤ酸化膜は、ＴＥＯＳ膜、ＮＳＧ膜、ＢＰＳＧ膜、ＰＳＧ膜またはＦＳＧ膜であることを特徴とする請求項２〜６の何れか１項に記載の半導体装置の製造方法。
【請求項８】
基板上に被加工膜を形成する第１の工程と、前記被加工膜上に犠牲膜を形成する第２の工程と、前記犠牲膜上にレジストパターンを形成する第３の工程と、前記レジストパターンをマスクとして前記犠牲膜及び前記被加工膜をドライエッチングする第４の工程と、酸素プラズマ処理を行い、かつその後に希フッ酸洗浄処理を行うことにより、前記レジストパターンおよび前記犠牲膜を除去する第５の工程とを含む半導体装置の製造方法。
【請求項９】
基板上に被加工膜を形成する第１の工程と、前記被加工膜上に犠牲膜を形成する第２の工程と、前記犠牲膜上にレジストパターンを形成する第３の工程と、前記レジストパターンをマスクとして前記犠牲膜及び前記被加工膜をドライエッチングする第４の工程と、オゾン水洗浄処理を行うことにより前記レジストパターンおよび前記犠牲膜を除去する第５の工程とを含む半導体装置の製造方法。
【請求項１０】
前記犠牲膜は、ＳｉＯＣまたはＳｉＣからなる低誘電率膜であることを特徴とする請求項８または９に記載の半導体装置の製造方法。
【請求項１１】
前記被加工膜は、タンタル酸化膜と、前記タンタル酸化膜上に形成されたチタン膜、チタン窒化膜、タングステン膜、タングステン窒化膜、ルテニウム膜またはルテニウム酸化膜とからなることを特徴とする請求項２〜１０の何れか１項に記載の半導体装置の製造方法。
【請求項１２】
前記犠牲膜は、タングステン膜であり、
前記第６の工程は、ウエット洗浄により前記タングステン膜を除去し、
前記ウエット洗浄は、オゾン水または過酸化水素水を含む洗浄液を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１３】
前記被加工膜は、タンタル酸化膜と、前記タンタル酸化膜上に形成されたチタン膜、チタン窒化膜、ルテニウム膜またはルテニウム酸化膜とからなることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
基板上に導電体層からなる下部電極を形成する第１の工程と、前記下部電極上に誘電体膜としてタンタル酸化膜を形成する第２の工程と、前記タンタル酸化膜上に上部電極となる金属膜を形成する第３の工程と、前記金属膜上に犠牲膜を形成する第４の工程と、前記犠牲膜上にレジストパターンを形成する第５の工程と、前記レジストパターンをマスクとして前記犠牲膜、前記金属膜及び前記タンタル酸化膜をドライエッチングする第６の工程と、前記レジストパターンを酸素プラズマ処理により除去する第７の工程と、前記第７の工程の後に前記犠牲膜を選択的に除去する第８の工程とを含む半導体装置の製造方法。
【請求項１５】
前記犠牲膜は、ＴＥＯＳ膜、ＮＳＧ膜、ＢＰＳＧ膜、ＰＳＧ膜またはＦＳＧ膜からなるＣＶＤ酸化膜であり、
前記第７の工程は、ウエットエッチングにより前記ＣＶＤ酸化膜を除去し、
前記ウエットエッチングは、熱酸化膜に対する前記ＣＶＤ酸化膜のエッチング選択比が１０より大きいエッチング液を用いることを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記第７の工程のウエットエッチングに用いる前記エッチング液は、Ｆイオンと有機酸または無機酸とを含むことを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記第７の工程のウエットエッチングに用いる前記エッチング液は、希フッ酸であることを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１８】
基板上に導電体層からなる下部電極を形成する第１の工程と、前記下部電極上に誘電体膜としてタンタル酸化膜を形成する第２の工程と、前記タンタル酸化膜上に上部電極となる金属膜を形成する第３の工程と、前記金属膜上にＳｉＯＣまたはＳｉＣからなる犠牲膜を形成する第４の工程と、前記犠牲膜上にレジストパターンを形成する第５の工程と、前記レジストパターンをマスクとして前記犠牲膜、前記金属膜及び前記タンタル酸化膜をドライエッチングする第６の工程と、酸素プラズマ処理を行い、かつその後に希フッ酸洗浄処理を行うことにより、前記レジストパターンおよび前記犠牲膜を除去する第７の工程とを含む半導体装置の製造方法。
【請求項１９】
基板上に導電体層からなる下部電極を形成する第１の工程と、前記下部電極上に誘電体膜としてタンタル酸化膜を形成する第２の工程と、前記タンタル酸化膜上に上部電極となる金属膜を形成する第３の工程と、前記金属膜上にＳｉＯＣまたはＳｉＣからなる犠牲膜を形成する第４の工程と、前記犠牲膜上にレジストパターンを形成する第５の工程と、前記レジストパターンをマスクとして前記犠牲膜、前記金属膜及び前記タンタル酸化膜をドライエッチングする第６の工程と、オゾン水洗浄処理を行うことにより前記レジストパターンおよび前記犠牲膜を除去する第７の工程とを含む半導体装置の製造方法。
【請求項２０】
前記金属膜は、チタン膜、チタン窒化膜、タングステン膜、タングステン窒化膜、ルテニウム膜またはルテニウム酸化膜であることを特徴とする請求項１４〜１９の何れか１項に記載の半導体装置の製造方法。
【請求項２１】
前記犠牲膜は、タングステン膜であり、
前記第７の工程は、ウエット洗浄により前記タングステン膜を除去し、
前記ウエット洗浄は、オゾン水または過酸化水素水を含む洗浄液を用いることを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項２２】
前記金属膜は、チタン膜またはチタン窒化膜であることを特徴とする請求項２１に記載の半導体装置の製造方法。
【請求項２３】
前記導電体層は、シリコン層、表面が粗く形成されたシリコン層または金属層であることを特徴とする請求項１４〜２２の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、タンタル酸化膜（Ｔａ２Ｏ５膜）を含む膜を加工する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体メモリ素子は急速に、高集積化が進められている。高集積化を図るために、キャパシタの微細化が不可欠である。しかしながら、キャパシタの微細化に伴い、キャパシタの静電容量が小さくなり、所望の電気的特性を有するメモリ素子を提供することができなくなる。そこで、従来から用いられてきた比誘電率３．８のシリコン酸化膜や、比誘電率７のシリコン窒化膜等に代わる誘電体膜として、高い比誘電率２５を有するタンタル酸化膜（Ｔａ２Ｏ５膜）が使用されている。上部電極の形成方法としてタンタル酸化膜上に上部電極となるチタン窒化膜を成膜し、レジストパターニング、ドライエッチング、アッシング、洗浄を行い形成してきた。
【０００３】
【特許文献１】
特開２００１−３１３２８２号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、洗浄工程において、従来から使用しているフッ化アンモニウムやヒドロシアミンを含むポリマー洗浄液では、チタン窒化膜の溶解を防止しつつチタン窒化膜上のポリマー残渣が除去できず課題となっている。ポリマー残渣が除去しにくいのは残渣中にＴａ成分が含まれ洗浄液に非常に溶けにくいためである。
【０００５】
このように従来、タンタル酸化膜と、タンタル酸化膜上に形成されたチタン窒化膜等の電極膜とを含む被加工膜をドライエッチングし、アッシング、洗浄した場合には、チタン窒化膜等の電極の溶解を防止し、かつポリマー残渣を除去するのは困難であった。
【０００６】
本発明は、タンタル酸化膜を含む被加工膜上のポリマー残渣を除去することができ、さらには被加工膜に含まれるチタン窒化膜等の電極膜の溶解も防止することができる半導体装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の請求項１に記載の半導体装置の製造方法は、基板上に被加工膜を形成する第１の工程と、被加工膜上に犠牲膜を形成する第２の工程と、犠牲膜上にレジストパターンを形成する第３の工程と、レジストパターンをマスクとして犠牲膜及び被加工膜をドライエッチングする第４の工程と、レジストパターンを酸素プラズマ処理により除去する第５の工程と、第５の工程の後に犠牲膜を選択的に除去する第６の工程とを含むものである。
【０００８】
この請求項１の製造方法によれば、レジストパターンをマスクとして犠牲膜及び被加工膜をドライエッチングし、レジストパターンを酸素プラズマ処理により除去した後、被加工膜上の犠牲膜を除去することにより、犠牲膜とともにその上のポリマー残渣も除去することができるため、被加工膜がタンタル酸化膜を含む膜で、ポリマー残渣中にＴａ成分が含まれてあってもポリマー残渣を除去し、被加工膜表面を清浄化できる。
【０００９】
この場合、請求項２に記載のように、犠牲膜は、ＣＶＤ酸化膜であり、第６の工程は、ウエットエッチングによりＣＶＤ酸化膜を除去し、ウエットエッチングは、熱酸化膜に対するＣＶＤ酸化膜のエッチング選択比が１０より大きいエッチング液を用いることが好ましい。例えば請求項３に記載のように、Ｆイオンと有機酸または無機酸とを含むエッチング液を用いることが好ましく、この場合、請求項４、５に記載のように、有機酸はプロピオン酸であり、無機酸は塩酸であることが好ましい。また、請求項６に記載のように、エッチング液として希フッ酸を用いることが好ましい。
【００１０】
また、請求項７に記載のように、請求項２〜６において、ＣＶＤ酸化膜は、ＴＥＯＳ膜、ＮＳＧ膜、ＢＰＳＧ膜、ＰＳＧ膜またはＦＳＧ膜であることが好ましい。
【００１１】
本発明の請求項８に記載の半導体装置の製造方法は、基板上に被加工膜を形成する第１の工程と、被加工膜上に犠牲膜を形成する第２の工程と、犠牲膜上にレジストパターンを形成する第３の工程と、レジストパターンをマスクとして犠牲膜及び被加工膜をドライエッチングする第４の工程と、酸素プラズマ処理を行い、かつその後に希フッ酸洗浄処理を行うことにより、レジストパターンおよび犠牲膜を除去する第５の工程とを含むものである。
【００１２】
この請求項８の製造方法によれば、レジストパターンをマスクとして犠牲膜及び被加工膜をドライエッチングした後、酸素プラズマ処理と希フッ酸洗浄処理によってレジストパターンおよび犠牲膜を除去することにより、レジストパターンおよび犠牲膜とともに犠牲膜上のポリマー残渣も除去することができるため、被加工膜がタンタル酸化膜を含む膜で、ポリマー残渣中にＴａ成分が含まれてあってもポリマー残渣を除去し、被加工膜表面を清浄化できる。
【００１３】
本発明の請求項９に記載の半導体装置の製造方法は、基板上に被加工膜を形成する第１の工程と、被加工膜上に犠牲膜を形成する第２の工程と、犠牲膜上にレジストパターンを形成する第３の工程と、レジストパターンをマスクとして犠牲膜及び被加工膜をドライエッチングする第４の工程と、オゾン水洗浄処理を行うことによりレジストパターンおよび犠牲膜を除去する第５の工程とを含むものである。
【００１４】
この請求項９の製造方法によれば、レジストパターンをマスクとして犠牲膜及び被加工膜をドライエッチングした後、オゾン水洗浄処理によってレジストパターンおよび犠牲膜を除去することにより、レジストパターンおよび犠牲膜とともに犠牲膜上のポリマー残渣も除去することができるため、被加工膜がタンタル酸化膜を含む膜で、ポリマー残渣中にＴａ成分が含まれてあってもポリマー残渣を除去し、被加工膜表面を清浄化できる。
【００１５】
請求項１０に記載のように、請求項８または９において、犠牲膜は、ＳｉＯＣまたはＳｉＣからなる低誘電率膜であることが好ましい。
【００１６】
また、請求項１１に記載のように、請求項２〜１０において、被加工膜は、タンタル酸化膜と、タンタル酸化膜上に形成されたチタン膜、チタン窒化膜、タングステン膜、タングステン窒化膜、ルテニウム膜またはルテニウム酸化膜とからなることが好ましく、これらのタンタル酸化膜上に形成された膜の溶解を防止しながらポリマー残渣の除去が可能となる。
【００１７】
また、請求項１２に記載のように、請求項１において、犠牲膜は、タングステン膜であり、第６の工程は、ウエット洗浄によりタングステン膜を除去し、ウエット洗浄は、オゾン水または過酸化水素水を含む洗浄液を用いることが好ましい。
【００１８】
この場合、請求項１３に記載のように、被加工膜は、タンタル酸化膜と、タンタル酸化膜上に形成されたチタン膜、チタン窒化膜、ルテニウム膜またはルテニウム酸化膜とからなることが好ましく、これらのタンタル酸化膜上に形成された膜の溶解を防止しながらポリマー残渣の除去が可能となる。
【００１９】
本発明の請求項１４に記載の半導体装置の製造方法は、基板上に導電体層からなる下部電極を形成する第１の工程と、下部電極上に誘電体膜としてタンタル酸化膜を形成する第２の工程と、タンタル酸化膜上に上部電極となる金属膜を形成する第３の工程と、金属膜上に犠牲膜を形成する第４の工程と、犠牲膜上にレジストパターンを形成する第５の工程と、レジストパターンをマスクとして犠牲膜、金属膜及びタンタル酸化膜をドライエッチングする第６の工程と、レジストパターンを酸素プラズマ処理により除去する第７の工程と、第７の工程の後に犠牲膜を選択的に除去する第８の工程とを含むものである。
【００２０】
この請求項１４の製造方法によれば、レジストパターンをマスクとして犠牲膜、金属膜及びタンタル酸化膜をドライエッチングし、レジストパターンを酸素プラズマ処理により除去した後、金属膜上の犠牲膜を除去することにより、犠牲膜とともにその上のポリマー残渣も除去することができるため、タンタル酸化膜を誘電体膜とするキャパシタの形成状態が良好で高い歩留りを実現できる。
【００２１】
この場合、請求項１５に記載のように、犠牲膜は、ＴＥＯＳ膜、ＮＳＧ膜、ＢＰＳＧ膜、ＰＳＧ膜またはＦＳＧ膜からなるＣＶＤ酸化膜であり、第７の工程は、ウエットエッチングによりＣＶＤ酸化膜を除去し、ウエットエッチングは、熱酸化膜に対するＣＶＤ酸化膜のエッチング選択比が１０より大きいエッチング液を用いることが好ましい。例えば請求項１６に記載のように、Ｆイオンと有機酸または無機酸とを含むエッチング液を用いることが好ましい。また、請求項１７に記載のように、エッチング液として希フッ酸を用いることが好ましい。
【００２２】
本発明の請求項１８に記載の半導体装置の製造方法は、基板上に導電体層からなる下部電極を形成する第１の工程と、下部電極上に誘電体膜としてタンタル酸化膜を形成する第２の工程と、タンタル酸化膜上に上部電極となる金属膜を形成する第３の工程と、金属膜上にＳｉＯＣまたはＳｉＣからなる犠牲膜を形成する第４の工程と、犠牲膜上にレジストパターンを形成する第５の工程と、レジストパターンをマスクとして犠牲膜、金属膜及びタンタル酸化膜をドライエッチングする第６の工程と、酸素プラズマ処理を行い、かつその後に希フッ酸洗浄処理を行うことにより、レジストパターンおよび犠牲膜を除去する第７の工程とを含むものである。
【００２３】
この請求項１８の製造方法によれば、レジストパターンをマスクとしてＳｉＯＣまたはＳｉＣからなる犠牲膜、金属膜及びタンタル酸化膜をドライエッチングした後、酸素プラズマ処理と希フッ酸洗浄処理によってレジストパターンおよび犠牲膜を除去することにより、レジストパターンおよび犠牲膜とともに犠牲膜上のポリマー残渣も除去することができるため、タンタル酸化膜を誘電体膜とするキャパシタの形成状態が良好で高い歩留りを実現できる。
【００２４】
本発明の請求項１９に記載の半導体装置の製造方法は、基板上に導電体層からなる下部電極を形成する第１の工程と、下部電極上に誘電体膜としてタンタル酸化膜を形成する第２の工程と、タンタル酸化膜上に上部電極となる金属膜を形成する第３の工程と、金属膜上にＳｉＯＣまたはＳｉＣからなる犠牲膜を形成する第４の工程と、犠牲膜上にレジストパターンを形成する第５の工程と、レジストパターンをマスクとして犠牲膜、金属膜及びタンタル酸化膜をドライエッチングする第６の工程と、オゾン水洗浄処理を行うことによりレジストパターンおよび犠牲膜を除去する第７の工程とを含むものである。
【００２５】
この請求項１９の製造方法によれば、レジストパターンをマスクとしてＳｉＯＣまたはＳｉＣからなる犠牲膜、金属膜及びタンタル酸化膜をドライエッチングした後、オゾン水洗浄処理によってレジストパターンおよび犠牲膜を除去することにより、レジストパターンおよび犠牲膜とともに犠牲膜上のポリマー残渣も除去することができるため、タンタル酸化膜を誘電体膜とするキャパシタの形成状態が良好で高い歩留りを実現できる。
【００２６】
また、請求項２０に記載のように、請求項１４〜１９において、金属膜は、チタン膜、チタン窒化膜、タングステン膜、タングステン窒化膜、ルテニウム膜またはルテニウム酸化膜であることが好ましく、これら上部電極となる金属膜の溶解を防止しながらポリマー残渣の除去が可能となる。
【００２７】
また、請求項２１に記載のように、請求項１４において、犠牲膜は、タングステン膜であり、第７の工程は、ウエット洗浄によりタングステン膜を除去し、ウエット洗浄は、オゾン水または過酸化水素水を含む洗浄液を用いることが好ましい。
【００２８】
この場合、請求項２２に記載のように、金属膜は、チタン膜またはチタン窒化膜であることが好ましく、これら上部電極となる金属膜の溶解を防止しながらポリマー残渣の除去が可能となる。
【００２９】
また、請求項２３に記載のように、請求項１４〜２２において、導電体層は、シリコン層、表面が粗く形成されたシリコン層または金属層であることが好ましい。
【００３０】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００３１】
（第１の実施形態）
図１は本発明の第１の実施の形態における半導体装置の製造方法を示す工程断面図である。また、図４は比較例の半導体装置の製造方法を示す工程断面図である。
【００３２】
本実施の形態の場合は、図１（ａ）に示すように、シリコン基板（Ｓｉ基板）１上に、ＨＤＰ（ｈｉｇｈ  ｄｅｎｓｉｔｙ    ｐｌａｓｍａ；高密度プラズマ）−ＮＳＧ膜２、タンタル酸化膜（Ｔａ２Ｏ５膜）３、チタン窒化膜４、犠牲膜としてＣＶＤ法による膜厚５ｎｍのＮＳＧ膜（ＣＶＤ酸化膜）５を順次積層する（ウエハＢ）。この後、ＮＳＧ膜５上にレジスト６をパターニングし、それをマスクとしてＮＳＧ膜５、チタン窒化膜４、タンタル酸化膜３をドライエッチングする（図１（ｂ））。次に、レジスト６を酸素プラズマアッシングにより除去する（図１（ｃ））。その後、アッシング後のポリマー残渣７およびＮＳＧ膜５を洗浄液を用いて除去する（図１（ｄ））。このときの洗浄液に、後述の表１に示す各種洗浄液を用いてポリマー残渣の除去性評価を行った。
【００３３】
また、比較例の場合、図４（ａ）に示すように、シリコン基板（Ｓｉ基板）１上に、ＨＤＰ−ＮＳＧ膜２、タンタル酸化膜（Ｔａ２Ｏ５膜）３、チタン窒化膜４を順次積層する（ウエハＡ）。この後、チタン窒化膜４上にレジスト６をパターニングし、それをマスクとしてチタン窒化膜４、タンタル酸化膜３をドライエッチングする（図４（ｂ））。次に、レジスト６を酸素プラズマアッシングにより除去する（図４（ｃ））。その後、アッシング後のポリマー残渣７を洗浄液を用いて除去する（図４（ｄ））。比較例でも、このときの洗浄液に、表１に示す各種洗浄液を用いてポリマー残渣の除去性評価を行った。
【００３４】
【表１】
2004349531.tif 000003
【００３５】
洗浄条件は表１に示すように、処理番号１、２、３は、ワンバス式洗浄装置で０．１％ＨＦ溶液，２３℃で、１５０ｓ、３００ｓ、６００ｓ処理を行った場合であり、処理番号４は、ワンバス式洗浄装置で０．１％ＨＦと０．７％ＨＣＬの混合溶液で２３℃、６００ｓ処理を行った場合であり、処理番号５は、枚葉式洗浄装置でＢＨＦ（ＨＦ／ＮＨ４Ｆ＝２．０／３８．０％）２３℃、８ｓ処理を行った場合であり、処理番号６は、スプレー式洗浄装置で１０．０％ＮＨ４ＦとＤＭＦ（ジメチルホルムアミド）と水の混合溶液で２３℃、６０ｓ処理を行った場合であり、処理番号７は、０．５％ＨＦとプロピオン酸と水の混合溶液で２３℃、１８０ｓ処理を行った場合である。
【００３６】
洗浄後、光学式欠陥装置で０．３９μｍ以上の大きさのエッチング残渣を観察し、欠陥密度を算出した。また、本洗浄による加工形状の許容規格として、熱酸化膜（ＳｉＯ２膜）に対するＣＶＤ酸化膜（ＮＳＧ膜５）のエッチング選択比（ＮＳＧ／ｔｈ−ＳｉＯ２）を１０以上、清浄規格は欠陥密度が０．１０（／ｃｍ２）以下とし、これらの結果を表２に記す。
【００３７】
【表２】
2004349531.tif 000004
【００３８】
なお、表２において、エッチング量およびエッチング選択比（ＮＳＧ／ｔｈ−ＳｉＯ２）は、Ａ，Ｂ以外の別のウエハを用いて測定、算出したものである。
【００３９】
なお、酸化膜のエッチングレートはＣＶＤ酸化膜＞ＨＤＰ−ＮＳＧ＞ｔｈ−ＳｉＯ２の順で小さくなり、本プロセスでは、ＨＤＰ−ＮＳＧ膜２に対するＮＳＧ膜５（ＣＶＤ酸化膜）のエッチング選択比を大きくすることが重要であり、このエッチング選択比が小さいと洗浄時にＨＤＰ−ＮＳＧ膜２の後退量が多く、不良の原因となる。しかしながら、プラズマ酸化膜やＣＶＤ酸化膜は条件によりウエットエッチングレートの依存が大きく定量化しにくいため、本実施の形態では、一つの尺度として、万国共通なウエットエッチングレートであるｔｈ−ＳｉＯ２を基準として評価を行っている。このことは、後述の第２、第３の実施形態においても同様である。
【００４０】
表１および表２からわかるように、処理番号１、２、３の０．１％ＨＦで洗浄した場合には、比較例のウエハＡを用いると、エッチング量が増加するにつれ残渣が減少するが、あるレベル以下にはならず、欠陥密度の規格を満足できない。しかしながら、本実施の形態のウエハＢを用いると、ＮＳＧ膜上の残渣がＮＳＧ膜を選択除去する際に一緒にリフトでき、欠陥密度の規格を全ての条件で満足できる。加工形状から求められる規格も満足できる条件として、０．１％ＨＦ以外にも、処理番号４の０．１％ＨＦと０．７％ＨＣＬの混合溶液や、処理番号７の０．５％ＨＦとプロピオン酸の混合溶液のような、Ｆイオンと無機酸または有機酸の高選択比ウエットエッチング液で達成できる。処理番号５や処理番号６のようなＮＳＧ／ｔｈ−ＳｉＯ２のエッチング選択比の低い洗浄液は、下地の酸化膜（ＨＤＰ−ＮＳＧ膜２）を過剰にエッチングしてしまうため本プロセスには適さない。
【００４１】
したがって、本実施の形態では、図１のように、被加工膜（タンタル酸化膜３、チタン窒化膜４）上に、犠牲膜としてＮＳＧ膜（ＣＶＤ酸化膜）５を形成したウエハＢを、レジストパターンをマスクとしてドライエッチングし、アッシング後に、表１の処理番号１〜４、７のいずれかの条件で洗浄する。この洗浄工程によって犠牲膜のＮＳＧ膜５を選択除去するとともにポリマー残渣７も一緒に除去することで、チタン窒化膜上にレジストをパターニングしドライエッチング、アッシング、洗浄する従来方法に比べ、洗浄後のポリマー残渣を大幅に低減できるとともにチタン窒化膜４の溶解も防止でき、高い歩留まりを実現できる。
【００４２】
なお、犠牲膜として、ＮＳＧ膜５に代えて、ＴＥＯＳ膜、ＢＰＳＧ膜、ＰＳＧ膜またはＦＳＧ膜等のＣＶＤ酸化膜を用いても同様の効果が得られる。
【００４３】
また、チタン窒化膜４に代えて、チタン膜、タングステン膜、タングステン窒化膜、ルテニウム膜またはルテニウム酸化膜を用いても同様の効果が得られる。
【００４４】
（第２の実施形態）
図２は本発明の第２の実施の形態における半導体装置の製造方法を示す工程断面図である。
【００４５】
本実施の形態の場合は、図２（ａ）に示すように、シリコン基板（Ｓｉ基板）１上に、ＨＤＰ−ＮＳＧ膜２、タンタル酸化膜（Ｔａ２Ｏ５膜）３、チタン窒化膜４、犠牲膜としてＣＶＤ法による膜厚５ｎｍのタングステン（Ｗ）膜８を順次積層する（ウエハＣ）。この後、タングステン膜８上にレジスト６をパターニングし、それをマスクとしてタングステン膜８、チタン窒化膜４、タンタル酸化膜３をドライエッチングする（図２（ｂ））。次に、レジスト６を酸素プラズマアッシングにより除去する（図２（ｃ））。その後、アッシング後のポリマー残渣７およびタングステン膜８を洗浄液を用いて除去する（図２（ｄ））。このときの洗浄液に、後述の表３に示す各種洗浄液を用いてポリマー残渣の除去性評価を行った。
【００４６】
ここでも、比較例の場合、図４（ａ）に示すように、シリコン基板（Ｓｉ基板）１上に、ＨＤＰ−ＮＳＧ膜２、タンタル酸化膜（Ｔａ２Ｏ５膜）３、チタン窒化膜４を順次積層する（ウエハＡ）。この後、チタン窒化膜４上にレジスト６をパターニングし、それをマスクとしてチタン窒化膜４、タンタル酸化膜３をドライエッチングする（図４（ｂ））。次に、レジスト６を酸素プラズマアッシングにより除去する（図４（ｃ））。その後、アッシング後のポリマー残渣７を洗浄液を用いて除去する（図４（ｄ））。比較例でも、このときの洗浄液に、表３に示す各種洗浄液を用いてポリマー残渣の除去性評価を行った。
【００４７】
【表３】
2004349531.tif 000005
【００４８】
洗浄条件は表３に示すように、処理番号１１、１２、１３は、枚葉式洗浄装置でオゾン水，２３℃，２０ｐｐｍを用い、６０ｓ、１２０ｓ、１８０ｓ処理を行った場合であり、処理番号１４は、枚葉式洗浄装置でオゾン水，２３℃，２０ｐｐｍを用いて１２０ｓ処理を行い、さらに０．１％ＨＦ溶液，２３℃で３０ｓ処理を行った場合である。
【００４９】
洗浄後、第１の実施の形態と同様な方法で欠陥検査や除去性能見極め判定評価を行った。その結果を表４に記す。
【００５０】
【表４】
2004349531.tif 000006
【００５１】
なお、表４において、エッチング量および、熱酸化膜（ＳｉＯ２膜）に対するタングステン（Ｗ）膜８のエッチング選択比（Ｗ／ｔｈ−ＳｉＯ２）は、Ａ，Ｃ以外の別のウエハを用いて測定、算出したものであり、このエッチング選択比が１０以上を本洗浄による加工形状の許容規格とする。清浄規格は欠陥密度が０．１０（／ｃｍ２）以下である。
【００５２】
表３および表４からわかるように、処理番号１１〜１４のいずれの場合でも、比較例のウエハＡを用いると、オゾン水ではチタン窒化膜をほとんどエッチングしない為、ポリマー残渣除去性能が低いが、本実施の形態のウエハＣを用いると、オゾン水で犠牲膜のタングステン膜を選択除去する際に、タングステン膜上の残渣もともにリフトオフでき、欠陥密度の規格を全ての条件で満足できる。またオゾン水はチタン窒化膜やタンタル酸化膜、ＨＤＰ−ＮＳＧ膜をエッチングしないため加工形状から求められる規格も満足できる。また、処理番号１４のようにオゾン水の後に０．１％ＨＦでライトエッチした条件では、欠陥密度がより低く且つエッチング形状も満足でき、更に良い。
【００５３】
したがって、本実施の形態では、図２のように、被加工膜（タンタル酸化膜３、チタン窒化膜４）上に、犠牲膜としてタングステン膜８を形成したウエハＣを、レジストパターンをマスクとしてドライエッチングし、アッシング後に、表３の処理番号１１〜１４のいずれかの条件で洗浄する。この洗浄工程によって犠牲膜のタングステン膜８を選択除去するとともにポリマー残渣７も一緒に除去することで、チタン窒化膜上にレジストをパターニングしドライエッチング、アッシング、洗浄する従来方法に比べ、洗浄後のポリマー残渣を大幅に低減できるとともに、チタン窒化膜４やタンタル酸化膜３、ＨＤＰ−ＮＳＧ膜２の溶解も防止でき、高い歩留まりを実現できる。
【００５４】
なお、洗浄工程で用いるオゾン水に代えて、過酸化水素水を用いても同様の効果が得られる。この場合も過酸化水素水による洗浄後に０．１％ＨＦでライトエッチしてもよい。
【００５５】
また、チタン窒化膜４に代えて、チタン膜を用いても同様の効果が得られる。あるいは、ルテニウム膜またはルテニウム酸化膜を用いても同様の効果が得られる。
【００５６】
（第３の実施形態）
図３は本発明の第３の実施の形態における半導体装置の製造方法を示す工程断面図である。
【００５７】
本実施の形態の場合は、図３（ａ）に示すように、シリコン基板（Ｓｉ基板）１上に、ＨＤＰ−ＮＳＧ膜２、タンタル酸化膜（Ｔａ２Ｏ５膜）３、チタン窒化膜４、犠牲膜としてＣＶＤ法による膜厚５ｎｍのＳｉＯＣから成る低誘電率膜９を順次積層する（ウエハＤ）。この後、低誘電率膜９上にレジスト６をパターニングし、それをマスクとして低誘電率膜９、チタン窒化膜４、タンタル酸化膜３をドライエッチングする（図３（ｂ））。この後、レジスト６および低誘電率膜９を除去する（図３（ｃ））。このときの処理として、後述の表５に示す処理を行い、その後、ポリマー残渣の除去性評価を行った。
【００５８】
ここでも、比較例の場合、図４（ａ）に示すように、シリコン基板（Ｓｉ基板）１上に、ＨＤＰ−ＮＳＧ膜２、タンタル酸化膜（Ｔａ２Ｏ５膜）３、チタン窒化膜４を順次積層する（ウエハＡ）。この後、チタン窒化膜４上にレジスト６をパターニングし、それをマスクとしてチタン窒化膜４、タンタル酸化膜３をドライエッチングする（図４（ｂ））。この後、レジスト６を除去する（図４（ｃ）または図４（ｄ））。このときの処理として、比較例でも表５に示す処理を行い、その後、ポリマー残渣の除去性評価を行った。
【００５９】
【表５】
2004349531.tif 000007
【００６０】
表５に示すように、処理番号２１、２２、２３は、２００℃で酸素プラズマ処理を３０ｓ、６０ｓ、１２０ｓ行った場合であり、処理番号２４、２５、２６は、処理番号２１、２２、２３の酸素プラズマ処理後にそれぞれ０．１％ＨＦ溶液，２３℃で３０ｓ処理を追加した場合である。処理番号２７、２８、２９は、ワンバス式洗浄装置でオゾン水，２３℃，２０ｐｐｍを用い、６００ｓ、１２００ｓ、１８００ｓ処理を行った場合である。
【００６１】
各処理後に、第１の実施の形態と同様な方法で欠陥検査や除去性能見極め判定評価を行った。その結果を表６に記す。
【００６２】
【表６】
2004349531.tif 000008
【００６３】
表６中の不等号（＜）を用いた表示、例えば、処理番号２１での低誘電率膜のエッチング量は「１０＜」と示されているが、これはそのエッチング量が１０（ｎｍ）より大きいことを示している。同じ不等号（＜）を用いて表示した他のものについても同様である。
【００６４】
なお、表６において、エッチング量および、熱酸化膜（ＳｉＯ２膜）に対する低誘電率膜９のエッチング選択比（低誘電率膜／ｔｈ−ＳｉＯ２）は、Ａ，Ｄ以外の別のウエハを用いて測定、算出したものであり、このエッチング選択比が１０以上を加工形状の許容規格とする。清浄規格は欠陥密度が０．１０（／ｃｍ２）以下である。
【００６５】
表５および表６からわかるように、比較例のウエハＡを用いると、酸素プラズマ処理ではチタン窒化膜４をエッチングしない為、処理番号２１〜２３の酸素プラズマ処理のみの場合や、さらに処理番号２４〜２６のように０．１％ＨＦ洗浄を追加してもポリマー残渣除去性能が低い。また、比較例のウエハＡを用いると、処理番号２７〜２９のオゾン水ではチタン窒化膜をほとんどエッチングしない為、ポリマー残渣除去性能が低い。したがって、比較例のウエハＡを用いた場合には処理番号２１〜２９のいずれの処理によってもポリマー残渣が除去できない。
【００６６】
これに対し、本実施の形態のウエハＤを用いると、酸素プラズマ処理やオゾン水で、レジスト６とともに低誘電率膜９を除去する際に低誘電率膜９上のポリマー残渣を除去でき、比較例のウエハＡの場合に比べ低欠陥になる。酸素プラズマ処理時間の増加とともに残渣は低減するものの、処理番号２１〜２３の酸素プラズマ処理だけでは、加工形状は満足できるもののパーティクルの除去性能が不十分で欠陥密度の要求を満足できない。そこで、０．１％ＨＦ，２３℃、３０ｓの洗浄を追加することで欠陥密度を低くでき、処理番号２４のように酸素プラズマ処理が３０ｓの場合には欠陥密度の要求をまだ満足できないが、処理番号２５、２６のように、酸素プラズマ処理が６０ｓ以上の場合には欠陥密度と加工形状から要求される洗浄性能を満足できる。また、処理番号２７、２８のオゾン水洗浄だけでは、加工形状は満足できるもののパーティクルの除去性能が不十分で欠陥密度の要求を満足できない。しかしオゾン水の洗浄時間を１８００ｓ以上に長くした処理番号２９の場合には、オゾン水洗浄だけで加工形状と欠陥密度の要求をともに満足できる。
【００６７】
したがって、本実施の形態では、図３のように、被加工膜（タンタル酸化膜３、チタン窒化膜４）上に、犠牲膜として低誘電率膜９を形成したウエハＤを、レジストパターンをマスクとしてドライエッチングした後に、表５の処理番号２５、２６、２９のいずれかの条件で処理する。この処理工程によってレジスト６と犠牲膜の低誘電率膜９を選択除去するとともにポリマー残渣も一緒に除去することで、チタン窒化膜上にレジストをパターニングしドライエッチング、アッシング、洗浄する従来方法に比べ、ポリマー残渣を大幅に低減できるとともに、チタン窒化膜４の溶解も防止でき、高い歩留まりを実現できる。さらに、処理番号２９のオゾン水洗浄の場合には、タンタル酸化膜３、ＨＤＰ−ＮＳＧ膜２の溶解を防止するうえでより効果がある。
【００６８】
なお、犠牲膜としての低誘電率膜９は、ＳｉＯＣ膜に代えて、ＳｉＣ膜を用いても同様の効果が得られる。
【００６９】
また、チタン窒化膜４に代えて、チタン膜、タングステン膜、タングステン窒化膜、ルテニウム膜またはルテニウム酸化膜を用いても同様の効果が得られる。
【００７０】
（第４の実施形態）
図５は本発明の第４の実施の形態における半導体装置の製造方法を示す工程断面図である。
【００７１】
本実施の形態の半導体装置の製造方法は、キャパシタを有する半導体装置に広く適用することができるものであるが、ここではＤＲＡＭを製造する場合を例として説明する。
【００７２】
まず、図５（ａ）に示すように、ＳＴＩ（Ｓｈａｌｌｏｗ    Ｔｒｅｎｃｈ    Ｉｓｏｌａｔｉｏｎ  ）法により、シリコン基板１０の表面に素子領域を画定する素子分離領域１１を形成する。次に、素子領域に、側面にサイドウォール絶縁膜１３が形成されたゲート電極１２と、ソース／ドレイン拡散層１４とを有するトランジスタを形成する。次に、ＣＶＤ法により、膜厚８００ｎｍのシリコン酸化膜より成る層間絶縁膜１５を形成する。その後、層間絶縁膜１５に、レジストをパターニングしドライエッチング、洗浄工程を経て、ソース／ドレイン拡散層１４に達するコンタクトホール１６を形成する。
【００７３】
次に、全面に、ＣＶＤ法により、リンを導入したポリシリコン膜を成膜する。次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ、化学的機械的研磨）法により、層間絶縁膜１５の表面が露出するまでポリシリコン膜を研磨する。これにより、コンタクトホール１６内にポリシリコン層より成る導体プラグ１７が形成されることとなる（図５（ｂ））。
【００７４】
次に、ＣＶＤ法により、ボロンやリン等の不純物が導入されたＣＶＤ酸化膜１８を成膜し、その上にフォトリソグラフィ技術により所定の形状にレジスト１９をパターニングする（図５（ｃ））。
【００７５】
次に、ドライエッチング、アッシング、洗浄を経てトレンチ２０を形成する。次に、ＬＰ−ＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ−Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、減圧化学気相堆積）法により、下部電極として、α−Ｓｉ（アモルファスシリコン）膜２１を成膜、その表面を０．５％ＨＦ，５分処理で自然酸化膜を除去した後、ＨＳＧ処理（Ｈｅｍｉｓｐｈｅｒｉｃａｌ  Ｇｒａｉｎ：半球状グレイン）化を行い粗くすることにより表面積を大きくした膜厚５０ｎｍのポリシリコン層２２を形成する（図５（ｄ））。
【００７６】
次に、レジストをパターニング後、ドライエッチングにより、トレンチ２０内を除く領域のシリコン層２１、２２をエッチングすることで、トレンチ２０内にシリコン層２１、２２から成る下部電極を形成する（図５（ｅ））。なお、ここでのレジストのパターニングは、レジストを塗布後、全面露光する。これにより、トレンチ２０内のレジストは露光されないので、トレンチ２０内にのみレジストが残るようにパターニングされる。
【００７７】
次に、ＲＴＮ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｎｉｔｒｉｄａｔｉｏｎ、高速窒化）処理により、下部電極の表面を窒化する。次に、図５（ｆ）に示すように、全面に、ＭＯＣＶＤ法により、タンタル酸化膜２３を１０ｎｍ形成する。次に、ＣＶＤ法にてチタン窒化膜２４（上部電極）を５０ｎｍ成膜、ＮＳＧ膜２５（犠牲膜）を５ｎｍ成膜し、最後にレジスト２６のパターニングを行う。
【００７８】
次に、レジスト２６をマスクとして、塩素と酸素の混合ガスでＮＳＧ膜２５、チタン窒化膜２４、タンタル酸化膜２３をドライエッチングし、レジスト２６を酸素プラズマでアッシングを行う（図５（ｇ））。この際、ＮＳＧ膜２５上にタンタルを含むポリマー残渣２８が残る。そこで、表面上のＮＳＧ膜２５とポリマー残渣２８を全て除去する為に、ワンバス式洗浄装置で０．１％ＨＦと０．７％ＨＣＬの混合溶液で２３℃、１０ｍｉｎ処理を行う（図５（ｈ））。
【００７９】
以上のように本実施の形態によれば、誘電体膜としてタンタル酸化膜２３を用い、上部電極となるチタン窒化膜２４上に、犠牲膜としてＮＳＧ膜（ＣＶＤ酸化膜）２５を形成し、レジストパターンをマスクとしてドライエッチングし、アッシング後に、第１の実施の形態で説明した表１の処理番号４に該当する条件で洗浄することによって、犠牲膜のＮＳＧ膜２５を選択除去するとともにポリマー残渣２８も一緒に除去することができ、チタン窒化膜上にレジストをパターニングしドライエッチング、アッシング、洗浄する従来方法に比べ、洗浄後のポリマー残渣を大幅に低減できるとともに上部電極となるチタン窒化膜２４の溶解も防止でき、高い歩留まりを実現できる。
【００８０】
なお、本実施の形態では、ＮＳＧ膜２５とポリマー残渣２８を除去するために、表１の処理番号４に該当する条件で処理したが、これに限られず第１の実施の形態における条件、たとえば表１の処理番号１、２、３、７のいずれかの条件等で処理しても良い。
【００８１】
なお、下部電極のシリコン層２１、２２に代えて、金属層を用いても良い。
【００８２】
また、上部電極のチタン窒化膜２４に代えて、チタン膜、タングステン膜、タングステン窒化膜、ルテニウム膜またはルテニウム酸化膜を用いても良い。
【００８３】
また、犠牲膜として、ＮＳＧ膜２５に代えて、ＴＥＯＳ膜、ＢＰＳＧ膜、ＰＳＧ膜またはＦＳＧ膜等のＣＶＤ酸化膜を用いても良い。
【００８４】
（第５の実施形態）
図６は本発明の第５の実施の形態における半導体装置の製造方法を示す工程断面図である。
【００８５】
本実施の形態の半導体装置の製造方法は、キャパシタを有する半導体装置に広く適用することができるものであるが、ここではＤＲＡＭを製造する場合を例として説明する。
【００８６】
本実施の形態でも、第４の実施の形態における図５（ａ）〜図５（ｅ）と同じ工程を行う。したがって、トレンチ２０内にシリコン層２１、２２から成る下部電極を形成し、ＲＴＮ処理により、下部電極の表面を窒化するまでは、第４の実施の形態と同様である。
【００８７】
次に、図６（ａ）に示すように、全面に、ＭＯＣＶＤ法により、タンタル酸化膜２３を１０ｎｍ形成する。次に、ＣＶＤ法にてチタン窒化膜２４（上部電極）を５０ｎｍ成膜、タングステン膜２９（犠牲膜）を５ｎｍ成膜し、最後にレジスト２６のパターニングを行う。
【００８８】
次に、レジスト２６をマスクとして、塩素と酸素の混合ガスでタングステン膜２９、チタン窒化膜２４、タンタル酸化膜２３をドライエッチングし、レジスト２６を酸素プラズマでアッシングを行う（図６（ｂ））。この際、タングステン膜２９上にタンタルを含むポリマー残渣３０が残る。
【００８９】
次に、表面上のポリマー残渣３０を枚葉式洗浄装置でオゾン水，２３℃，２０ｐｐｍ，１２０ｓ処理を行い、更に０．１％ＨＦ，２３℃，３０ｓ処理を行い、でタングステン膜２９を選択的に除去するとともにリフトオフでウエハ表面のポリマー残渣３０を除去する。
【００９０】
以上のように本実施の形態によれば、誘電体膜としてタンタル酸化膜２３を用い、上部電極となるチタン窒化膜２４上に、犠牲膜としてタングステン膜２９を形成し、レジストパターンをマスクとしてドライエッチングし、アッシング後に、第２の実施の形態で説明した表３の処理番号１４に該当する条件で洗浄することによって、犠牲膜のタングステン膜２９を選択除去するとともにポリマー残渣２８も一緒に除去することができ、チタン窒化膜上にレジストをパターニングしドライエッチング、アッシング、洗浄する従来方法に比べ、洗浄後のポリマー残渣を大幅に低減できるとともにチタン窒化膜２４やタンタル酸化膜２３の溶解も防止でき、高い歩留まりを実現できる。
【００９１】
なお、本実施の形態では、タングステン膜２９とポリマー残渣３０を除去するために、表３の処理番号１４に該当する条件で処理したが、これに限られず第２の実施の形態における条件、たとえば表３の処理番号１１、１２、１３のいずれかの条件等やオゾン水に代えて過酸化水素水で処理しても良い。
【００９２】
なお、下部電極のシリコン層２１、２２に代えて、金属層を用いても良い。
【００９３】
なお、上部電極のチタン窒化膜２４に代えて、チタン膜を用いても良い。
【００９４】
（第６の実施形態）
図７は本発明の第６の実施の形態における半導体装置の製造方法を示す工程断面図である。
【００９５】
本実施の形態の半導体装置の製造方法は、キャパシタを有する半導体装置に広く適用することができるものであるが、ここではＤＲＡＭを製造する場合を例として説明する。
【００９６】
本実施の形態でも、第４の実施の形態における図５（ａ）〜図５（ｅ）と同じ工程を行う。したがって、トレンチ２０内にシリコン層２１、２２から成る下部電極を形成し、ＲＴＮ処理により、下部電極の表面を窒化するまでは、第４の実施の形態と同様である。
【００９７】
次に、  図７（ａ）に示すように、全面に、ＭＯＣＶＤ法により、タンタル酸化膜２３を１０ｎｍ形成する。次に、ＣＶＤ法にてチタン窒化膜２４（上部電極）を５０ｎｍ成膜、ＳｉＯＣ膜３１（犠牲膜）を５ｎｍ成膜し、最後にレジスト２６のパターニングを行う。
【００９８】
次に、レジスト２６をマスクとして、フルオロカーボン、塩素と酸素の混合ガスでＳｉＯＣ膜３１、チタン窒化膜２４、タンタル酸化膜２３をドライエッチングし、レジスト２６とＳｉＯＣ膜３１を２００℃，６０ｓの酸素プラズマ処理により除去し、更に０．１％ＨＦ溶液，２３℃，３０ｓ処理を行うとポリマー残渣３２（図７（ｂ））も除去できる（図７（ｃ））。なお、図７（ｂ）は、酸素プラズマ処理途中の段階でレジスト２６のみが除去されたところを図示したものである。
【００９９】
以上のように本実施の形態によれば、誘電体膜としてタンタル酸化膜２３を用い、上部電極となるチタン窒化膜２４上に、犠牲膜としてＳｉＯＣ膜３１を形成し、レジスト２６をマスクとしてドライエッチングした後に、第３の実施の形態で説明した表５の処理番号２５に該当する条件で処理することによって、レジスト２６と犠牲膜のＳｉＯＣ膜３１を選択除去するとともにポリマー残渣３２も一緒に除去することができ、チタン窒化膜上にレジストをパターニングしドライエッチング、アッシング、洗浄する従来方法に比べ、洗浄後のポリマー残渣を大幅に低減できるとともにチタン窒化膜２４の溶解も防止でき、高い歩留まりを実現できる。
【０１００】
なお、本実施の形態では、レジスト２６とＳｉＯＣ膜３１とポリマー残渣３２を除去するために、表５の処理番号２５に該当する条件で処理したが、これに限られず第３の実施の形態における条件、たとえば表５の処理番号２６、２９のいずれかの条件等で処理しても良い。
【０１０１】
なお、犠牲膜として、ＳｉＯＣ膜３１に代えて、ＳｉＣ膜を用いても良い。
【０１０２】
なお、下部電極のシリコン層２１、２２に代えて、金属層を用いても良い。
【０１０３】
また、上部電極のチタン窒化膜２４に代えて、チタン膜、タングステン膜、タングステン窒化膜、ルテニウム膜またはルテニウム酸化膜を用いても良い。
【０１０４】
なお、上記の第４〜第６の実施の形態では、下部電極（シリコン層２１、２２）がトレンチ２０内壁に沿って形成されたキャパシタを用いて説明したが、平面状に形成されたキャパシタであっても同様に適用できる。
【０１０５】
また、上記の第４〜第６の実施の形態では、第１〜第３の実施の形態の製造方法を、キャパシタの形成プロセスに適用したが、その他、次世代（６５ｎｍプロセス）で検討されているゲート絶縁膜（Ｈｉｇｈ−Ｋ（Ｔａ２Ｏ５）膜）上のゲート電極のエッチングプロセスにも適用することができる。
【０１０６】
【発明の効果】
本発明によれば、タンタル酸化膜を含む被加工膜の加工において、被加工膜上に犠牲膜を形成し、被加工膜及び犠牲膜を所望形状にドライエッチング後に、犠牲膜とともにポリマー残渣を除去することで、従来に比べ、低欠陥プロセスを実現でき、高歩留まりで、信頼性の高い半導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における半導体装置の製造方法の各工程を示す断面図である。
【図２】本発明の第２の実施形態における半導体装置の製造方法の各工程を示す断面図である。
【図３】本発明の第３の実施形態における半導体装置の製造方法の各工程を示す断面図である。
【図４】比較例における半導体装置の製造方法の各工程を示す断面図である。
【図５】本発明の第４の実施形態における半導体装置の製造方法の各工程を示す断面図である。
【図６】本発明の第５の実施形態における半導体装置の製造方法の各工程を示す断面図である。
【図７】本発明の第６の実施形態における半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１  Ｓｉ基板
２  ＨＤＰ−ＮＳＧ膜
３  タンタル酸化膜（Ｔａ２Ｏ５膜）
４  チタン窒化膜
５  ＮＳＧ膜
６  ＫｒＦレジスト
７  ポリマー残渣
８  タングステン膜
９  低誘電率膜
１０  Ｓｉ基板
１１  素子分離領域
１２  ゲート電極
１３  サイドウォール絶縁膜
１４  ソース／ドレイン拡散層
１５  層間絶縁膜
１６  コンタクトホール
１７  導体プラグ
１８  ＣＶＤ酸化膜
１９  レジスト
２０  トレンチ
２１  アモルファスシリコン膜
２２  ポリシリコン層
２３  タンタル酸化膜（Ｔａ２Ｏ５膜）
２４  チタン窒化膜
２５  ＮＳＧ膜
２６  レジスト
２８  ポリマー残渣
２９  タングステン膜
３０  ポリマー残渣
３１  ＳｉＯＣ膜
３２  ポリマー残渣
【図１】
2004349531.tif 000009
【図２】
2004349531.tif 000010
【図３】
2004349531.tif 000011
【図４】
2004349531.tif 000012
【図５】
2004349531.tif 000013
【図６】
2004349531.tif 000014
【図７】
2004349531.tif 000015