(57)【要約】【課題】電源投入後からＲＥＳＥＴ信号を入力するまでの電気的に不安定な状態においても動作が安定し、常に１つのドライバのみを選択することができる半導体集積回路を提供する。【解決手段】この半導体集積回路は、クロック信号のパルス数をカウントするカウンタ３０と、カウンタ３０から出力されるカウント信号に基づいて、複数のドライバの内のいずれか１つを選択するデコーダ１１とを具備する。【選択図】　図１
2004114489.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号のパルス数をカウントするカウンタと、
前記カウンタから出力されるカウント信号に基づいて、複数のドライバの内のいずれか１つを選択するデコーダと、
を具備する半導体集積回路。
【請求項２】
前記カウンタが、複数のビットを有するカウント信号を出力し、
前記デコーダが、（ａ）カウント信号の１つのビットと、カウント信号の他のビットが入力されるＮＯＲ回路の出力信号との論理積を求めるＡＮＤ回路、及び、（ｂ）カウント信号の第１群のビットが入力されるＡＮＤ回路の出力信号と、カウント信号の第２群のビットが入力されるＮＯＲ回路の出力信号との論理積を求めるＡＮＤ回路を含む、
請求項１記載の半導体集積回路。
【請求項３】
前記カウンタが、複数のビットを有するカウント信号と、複数のビットを有する反転カウント信号とを出力し、
前記デコーダが、カウント信号及び反転カウント信号の所定のビットの論理積を求めるＡＮＤ回路を含む、
請求項１記載の半導体集積回路。
【請求項４】
前記複数のドライバをさらに具備する請求項１〜３のいずれか１項記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に半導体集積回路に関し、特に、複数のドライバを選択的に動作させることによりプリンタヘッド等を駆動するための大電流を出力する半導体集積回路（ドライバＩＣ）に関する。
【０００２】
【従来の技術】
ＬＥＤヘッドやサーマルヘッド等のプリンタヘッド等を駆動する半導体集積回路（ドライバＩＣ）においては、セレクタ回路が、複数のドライバの内から１つのドライバを順次選択し、選択されたドライバが大電流を出力する。図５に、従来の半導体集積回路に含まれているセレクタ回路の構成を示す。図５に示すように、セレクタ回路１００は、フリップフロップＦＦ（０）と、ドライバ選択信号ＯＵＴ（１）〜ＯＵＴ（Ｎ）を順次出力する複数のフリップフロップＦＦ（１）〜ＦＦ（Ｎ）とによって構成される。
【０００３】
図７に、図６に示すセレクタ回路の動作を示す。ＲＥＳＥＴバー信号としてローレベルのパルスをフリップフロップＦＦ（０）に入力すると、フリップフロップＦＦ（０）は、このパルスに同期して、出力端子からローレベルの信号Ｑ０を出力する。次に、フリップフロップＦＦ（０）は、反転入力端子がローレベルに固定されているので、クロック信号ＣＬＫに同期して、出力端子からハイレベルの信号Ｑ０を出力し続ける。
【０００４】
フリップフロップＦＦ（１）は、ローレベルのＱ０信号が反転入力端子に印加されているときに、この信号をクロック信号ＣＬＫに同期してラッチし、反転出力端子からローレベルのＱ１バー信号を出力すると共に、出力端子からハイレベルのドライバ選択信号ＯＵＴ（１）を出力する。次に、フリップフロップＦＦ（１）は、ハイレベルとなったＱ０信号をクロック信号ＣＬＫに同期してラッチし、反転出力端子からハイレベルのＱ１バー信号を出力すると共に、出力端子からローレベルのドライバ選択信号ＯＵＴ（１）を出力する。以下、同様の動作がフリップフロップＦＦ（Ｎ）まで繰り返される。従って、フリップフロップＦＦ（１）〜ＦＦ（Ｎ）から、ハイレベルのドライバ選択信号ＯＵＴ（１）〜ＯＵＴ（Ｎ）が順次出力されて、複数のドライバが順次選択される。
【０００５】
しかしながら、電源投入後からＲＥＳＥＴ信号を入力するまでの電気的に不安定な状態においては、各フリップフロップの出力が不定となって誤動作を起こすおそれがある。また、誤動作により複数のドライバが同時に選択されると、ドライバ段における駆動電流が許容値を越えて、ＩＣの破壊やボンディングワイヤの溶断が起こる可能性がある。
【０００６】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、電源投入後からＲＥＳＥＴ信号を入力するまでの電気的に不安定な状態においても動作が安定し、常に１つのドライバのみを選択することができる半導体集積回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体集積回路は、クロック信号のパルス数をカウントするカウンタと、カウンタから出力されるカウント信号に基づいて、複数のドライバの内のいずれか１つを選択するデコーダとを具備する。
【０００８】
ここで、カウンタが、複数のビットを有するカウント信号を出力し、デコーダが、（ａ）カウント信号の１つのビットと、カウント信号の他のビットが入力されるＮＯＲ回路の出力信号との論理積を求めるＡＮＤ回路、及び、（ｂ）カウント信号の第１群のビットが入力されるＡＮＤ回路の出力信号と、カウント信号の第２群のビットが入力されるＮＯＲ回路の出力信号との論理積を求めるＡＮＤ回路を含むようにしても良い。
【０００９】
あるいは、カウンタが、複数のビットを有するカウント信号と、複数のビットを有する反転カウント信号とを出力し、デコーダが、カウント信号及び反転カウント信号の所定のビットの論理積を求めるＡＮＤ回路を含むようにしても良い。
また、本発明に係る半導体集積回路は、複数のドライバをさらに具備するようにしても良い。
【００１０】
このように構成した本発明によれば、フリップフロップによって構成されるカウンタから出力されるカウント信号がどのような状態をとったとしても、論理回路によって構成されるデコ−ダが、カウント信号によって一義的に定まる１つのドライバのみを選択するので、電源投入後からＲＥＳＥＴ信号を入力するまでの電気的に不安定な状態においても動作が安定し、ＩＣの破壊やボンディングワイヤーの溶断を防止することができる。
【００１１】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。
図１に、本発明の第１の実施形態に係る半導体集積回路に含まれているセレクタ回路の構成を示す。図１に示すように、セレクタ回路１０は、フリップフロップを用いて構成されるカウンタ３０と、ストローブ信号（ＳＴＲＯＢＥ）及びカウンタ３０から出力される５ビットのカウント信号Ｓ（１）〜Ｓ（５）に基づいて３１ビットのドライバ選択信号ＯＵＴ（１）〜ＯＵＴ（３１）を出力するデコーダ１１とを有している。デコーダ１１は、複数のデコーダブロック１２〜１６によって構成され、各デコーダブロック１２〜１６は、ＡＮＤ回路、及び、ＮＯＲ回路またはインバータによって構成される。ここで、ドライバ選択信号を出力する回路を、３入力ＡＮＤ回路に統一することにより、回路レイアウトを簡略化し、特性のバラツキを抑えている。
【００１２】
図２に、図１に示すセレクタ回路の動作を示す。図２に示すように、カウンタ３０は、ＲＥＳＥＴ信号入力後のクロック信号ＣＬＫのパルス数をカウントし、カウント数に対応するカウント信号Ｓ（１）〜Ｓ（５）を出力する。
【００１３】
デコーダブロック１２において、ＡＮＤ回路１７は、ストローブ信号（ＳＴＲＯＢＥ）と、カウント信号Ｓ（１）と、カウント信号Ｓ（２）〜Ｓ（５）が入力されるＮＯＲ回路２６の出力信号とに基づいて、ドライバ選択信号ＯＵＴ（１）を生成する。即ち、ＡＮＤ回路１７は、ストローブ信号（ＳＴＲＯＢＥ）がハイレベルかつカウント信号Ｓ（１）がハイレベルかつカウント信号Ｓ（２）〜Ｓ（５）がローレベルである場合のみ、ドライバ選択信号ＯＵＴ（１）をハイレベルとする。
【００１４】
デコーダブロック１３において、ＡＮＤ回路１８は、ストローブ信号（ＳＴＲＯＢＥ）と、カウント信号Ｓ（２）と、カウント信号Ｓ（１）及びＳ（３）〜Ｓ（５）が入力されるＮＯＲ回路２７の出力信号とに基づいて、ドライバ選択信号ＯＵＴ（２）を生成する。即ち、ＡＮＤ回路１８は、ストローブ信号（ＳＴＲＯＢＥ）がハイレベルかつカウント信号Ｓ（２）がハイレベルかつカウント信号Ｓ（１）及びＳ（３）〜Ｓ（５）がローレベルである場合のみ、ドライバ選択信号ＯＵＴ（２）をハイレベルとする。
【００１５】
デコーダブロック１４において、ＡＮＤ回路１９は、ストローブ信号（ＳＴＲＯＢＥ）と、カウント信号Ｓ（１）及びＳ（２）が入力されるＡＮＤ回路２０の出力信号と、カウント信号Ｓ（３）〜Ｓ（５）が入力されるＮＯＲ回路２８の出力信号とに基づいて、ドライバ選択信号ＯＵＴ（３）を生成する。即ち、ＡＮＤ回路１９は、ストローブ信号（ＳＴＲＯＢＥ）がハイレベルかつカウント信号Ｓ（１）及びＳ（２）がハイレベルかつカウント信号Ｓ（３）〜Ｓ（５）がローレベルである場合のみ、ドライバ選択信号ＯＵＴ（３）をハイレベルとする。以下同様に、各デコーダブロックは、ストローブ信号（ＳＴＲＯＢＥ）及びカウント信号Ｓ（１）〜Ｓ（５）に基づいて、ドライバ選択信号ＯＵＴ（４）〜ＯＵＴ（３１）を順次出力する。
【００１６】
ここで、カウンタ３０から出力されるカウント信号Ｓ（１）〜Ｓ（５）が切り替わる時に発生するノイズによる誤動作を防ぐために、カウンタ３０の出力が切り替わるクロック信号ＣＬＫの立ち上がり時は、ストローブ信号（ＳＴＲＯＢＥ）をローレベルとしている。また、ストローブ信号によって、ドライバの出力トランジスタをオンさせる時間をコントロールすることができる。
【００１７】
本実施形態において、電源投入後からＲＥＳＥＴ信号を入力するまでの間は、カウンタ３０内のフリップフロップは不安定な状態になるが、カウンタ３０から出力されるカウント信号Ｓ（１）〜Ｓ（５）がハイレベル又はローレベルのいずれの状態をとったとしても、デコ−ダ１１は、カウント信号Ｓ（１）〜Ｓ（５）の組み合わせによって一義的に定まる１つのドライバのみを選択する。従って、本実施形態によれば、誤動作によって複数のドライバが選択されることによるＩＣの破壊や、ボンディングワイヤーの溶断を防止することができる。
【００１８】
次に、本発明の第２の実施形態について説明する。
図３に、本発明の第２の実施形態に係る半導体集積回路に含まれているセレクタ回路の構成を示す。図３に示すように、セレクタ回路４０は、フリップフロップを用いて構成されるカウンタ３０と、ストローブ信号（ＳＴＲＯＢＥ）及びカウンタ３０から出力される５ビットのカウント信号Ｓ（１）〜Ｓ（５）に基づいて３１ビットのドライバ選択信号ＯＵＴ（１）〜ＯＵＴ（３１）を出力するデコーダ４１とを有している。デコーダ４１は、複数のデコーダブロック４２〜４６によって構成され、各デコーダブロック４２〜４６は、ＡＮＤ回路４７、及び、インバータ４８〜５２によって構成される。ここで、複数のデコーダブロックにおいて回路レイアウトを共通化し、それぞれのインバータを使用するかしないかによって配線のみを変更することにより、回路レイアウトを簡略化している。
【００１９】
デコーダブロック４２において、ＡＮＤ回路４７は、ストローブ信号（ＳＴＲＯＢＥ）と、カウント信号Ｓ（１）と、カウント信号Ｓ（２）〜Ｓ（５）を反転するインバータ４９〜５２の出力信号とに基づいて、ドライバ選択信号ＯＵＴ（１）を生成する。即ち、ＡＮＤ回路４７は、ストローブ信号（ＳＴＲＯＢＥ）がハイレベルかつカウント信号Ｓ（１）がハイレベルかつカウント信号Ｓ（２）〜Ｓ（５）がローレベルである場合のみ、ドライバ選択信号ＯＵＴ（１）をハイレベルとする。
【００２０】
デコーダブロック４３において、ＡＮＤ回路４７は、ストローブ信号（ＳＴＲＯＢＥ）と、カウント信号Ｓ（２）と、カウント信号Ｓ（１）及びＳ（３）〜Ｓ（５）を反転するインバータ４８及び５０〜５２の出力信号とに基づいて、ドライバ選択信号ＯＵＴ（２）を生成する。即ち、ＡＮＤ回路４７は、ストローブ信号（ＳＴＲＯＢＥ）がハイレベルかつカウント信号Ｓ（２）がハイレベルかつカウント信号Ｓ（１）及びＳ（３）〜Ｓ（５）がローレベルである場合のみ、ドライバ選択信号ＯＵＴ（２）をハイレベルとする。
【００２１】
デコーダブロック４４において、ＡＮＤ回路４７は、ストローブ信号（ＳＴＲＯＢＥ）と、カウント信号Ｓ（１）及びＳ（２）と、カウント信号Ｓ（３）〜Ｓ（５）を反転するインバータ５０〜５２の出力信号とに基づいて、ドライバ選択信号ＯＵＴ（３）を生成する。即ち、ＡＮＤ回路４７は、ストローブ信号（ＳＴＲＯＢＥ）がハイレベルかつカウント信号Ｓ（１）及びＳ（２）がハイレベルかつカウント信号Ｓ（３）〜Ｓ（５）がローレベルである場合のみ、ドライバ選択信号ＯＵＴ（３）をハイレベルとする。以下同様に、各デコーダブロックは、ストローブ信号（ＳＴＲＯＢＥ）及びカウント信号Ｓ（１）〜Ｓ（５）に基づいて、ドライバ選択信号ＯＵＴ（４）〜ＯＵＴ（３１）を順次出力する。
【００２２】
次に、本発明の第３の実施形態について説明する。
図４に、本発明の第３の実施形態に係る半導体集積回路に含まれているセレクタ回路の構成を示す。図４に示すように、セレクタ回路６０は、フリップフロップを用いて構成されるカウンタ６６と、ストローブ信号（ＳＴＲＯＢＥ）及びカウンタ６６から出力される５ビットのカウント信号Ｓ（１）〜Ｓ（５）及び反転カウント信号Ｓ（１）バー〜Ｓ（５）バーに基づいて３１ビットのドライバ選択信号ＯＵＴ（１）〜ＯＵＴ（３１）を出力するデコーダ６１とを有している。デコーダ６１は、複数のデコーダブロック６２〜６４によって構成され、各デコーダブロック６２〜６４は、ＡＮＤ回路６５によって構成される。
【００２３】
図５に、図４に示すセレクタ回路の動作を示す。図５に示すように、カウンタ６６は、ＲＥＳＥＴ信号入力後のクロック信号ＣＬＫのパルス数をカウントし、カウント数に対応するカウント信号Ｓ（１）〜Ｓ（５）と、これらのカウント信号をそれぞれ反転した反転カウント信号Ｓ（１）バー〜Ｓ（５）バーを出力する。
【００２４】
デコーダブロック６２〜６４の各々において、ＡＮＤ回路６５は、ストローブ信号（ＳＴＲＯＢＥ）と、カウント信号Ｓ（１）〜Ｓ（５）と反転カウント信号Ｓ（１）バー〜Ｓ（５）バーとの内の所定のものに基づいて、１つのドライバ選択信号を生成する。
【００２５】
例えば、デコーダブロック６２において、ＡＮＤ回路６５は、ストローブ信号（ＳＴＲＯＢＥ）と、カウント信号Ｓ（１）と、反転カウント信号Ｓ（２）バー〜Ｓ（５）バーとに基づいて、ドライバ選択信号ＯＵＴ（１）を生成する。即ち、ＡＮＤ回路６５は、ストローブ信号（ＳＴＲＯＢＥ）がハイレベルかつカウント信号Ｓ（１）と反転カウント信号Ｓ（２）〜Ｓ（５）とがハイレベルである場合のみ、ドライバ選択信号ＯＵＴ（１）をハイレベルとする。
【００２６】
また、デコーダブロック６３において、ＡＮＤ回路６５は、ストローブ信号（ＳＴＲＯＢＥ）と、カウント信号Ｓ（２）と反転カウント信号Ｓ（１）バー、Ｓ（３）バー〜Ｓ（５）バーとに基づいて、ドライバ選択信号ＯＵＴ（２）を生成する。即ち、ＡＮＤ回路６５は、カウント信号Ｓ（２）と反転カウント信号Ｓ（１）バー、Ｓ（３）バー〜Ｓ（５）バーとがハイレベルの場合のみ、ドライバ選択信号ＯＵＴ（２）をハイレベルとする。以下同様に、各デコーダブロックは、ストローブ信号（ＳＴＲＯＢＥ）と、カウント信号Ｓ（１）〜Ｓ（５）と反転カウント信号Ｓ（１）バー〜Ｓ（５）バーとの内の所定のものに基づいて、ドライバ選択信号ＯＵＴ（３）〜ＯＵＴ（３１）を順次出力する。
【００２７】
本実施形態において、電源投入後からＲＥＳＥＴ信号を入力するまでの間は、カウンタ６６内の各フリップフロップは不安定な状態になるが、カウンタ６６から出力されるカウント信号Ｓ（１）〜Ｓ（５）又は反転カウント信号Ｓ（１）バー〜Ｓ（５）バーがハイレベル又はローレベルのいずれの状態をとったとしても、デコーダ６１は、カウント信号Ｓ（１）〜Ｓ（５）又は反転カウント信号Ｓ（１）バー〜Ｓ（５）バーの組み合わせによって一義的に定まる１つのドライバのみを選択する。従って、本実施形態によれば、誤動作によって複数のドライバが選択されることによるＩＣの破壊や、ボンディングワイヤーの溶断を防止することができる。さらに、本実施形態によれば、デコーダブロックを小さくできると共に、複数のデコーダブロック内の回路構成を同一にすることができるので、回路のレイアウトが容易であり、特性のバラツキも低減される。
【００２８】
【発明の効果】
以上述べたように、本発明によれば、フリップフロップによって構成されるカウンタから出力されるカウント信号がどのような状態をとったとしても、論理回路によって構成されるデコ−ダが、カウント信号によって一義的に定まる１つのドライバのみを選択するので、電源投入後からＲＥＳＥＴ信号を入力するまでの電気的に不安定な状態においても動作が安定し、ＩＣの破壊やボンディングワイヤーの溶断を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体集積回路に含まれているセレクタ回路の構成を示す図である。
【図２】図１に示すセレクタ回路の動作を示すタイミングチャートである。
【図３】本発明の第２の実施形態に係る半導体集積回路に含まれているセレクタ回路の構成を示す図である。
【図４】本発明の第３の実施形態に係る半導体集積回路に含まれているセレクタ回路の構成を示す図である。
【図５】図４に示すセレクタ回路の動作を示すタイミングチャートである。
【図６】従来の半導体集積回路に含まれているセレクタ回路の構成を示す図である。
【図７】図６に示すセレクタ回路の動作を示すタイミングチャートである。
【符号の説明】
１０、４０、６０　セレクタ回路
１１、４１、６１　デコーダ
１２〜１６、４２〜４６、６２〜６４　デコーダブロック
１７〜２５、４７、６５　ＡＮＤ回路
２６〜２８　ＮＯＲ回路
２９、４８〜５２　インバータ
３０、６６　カウンタ
【図１】
2004114489.tif 000003
【図２】
2004114489.tif 000004
【図３】
2004114489.tif 000005
【図４】
2004114489.tif 000006
【図５】
2004114489.tif 000007
【図６】
2004114489.tif 000008
【図７】
2004114489.tif 000009