(57)【要約】【課題】アスペクト比の大きなホール底部の微細構造を的確に解析することを可能とする半導体デバイス解析装置を提供すること。【解決手段】基板電流測定装置１００により、移動ステージ１０２に載置された半導体基板上に形成されたホールに電子ビームを照射し、この時に発生する基板電流を測定する。この基板電流の測定データは照射位置のデータと共に記憶部１０７に記憶される。補正処理部１０８は、アスペクト比に依存する基板電流の変動分を補正する。演算部１０９は、参照データベース１１０を参照し、補正された上述のホール底部における微細構造の境界位置や残膜の膜厚を演算する。この演算結果に基づき表示制御部１１１が、ホール底部の画像を表示部１１２に表示させる。【選択図】      図１
2004235464.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された凹部に対して電子ビームを走査し、該電子ビームの走査に伴って前記半導体基板内に発生する基板電流を測定する電流測定手段と、
前記電流測定手段により測定された基板電流に基づき前記凹部の底部側に位置する微細構造の境界を演算する境界演算手段と、
前記境界演算手段の演算結果として得られた前記境界を表示する表示手段と、
を具備する半導体デバイス解析装置。
【請求項２】
前記境界演算手段が、
前記基板電流の微分量を演算することにより前記微細構造の境界を与える位置情報を得ることを特徴とする請求項１に記載された半導体デバイス解析装置。
【請求項３】
前記微細構造の境界で区分される各領域について、前記電流測定手段により測定された基板電流値に基づき前記各領域に存在する残膜の膜厚を推定する膜厚推定手段をさらに備えたことを特徴とする請求項１または２の何れかに記載された半導体デバイス解析装置。
【請求項４】
前記膜厚推定手段が、
前記電子ビームの複数の照射エネルギー値に対し、前記凹部の底部をなす残膜がとり得る膜厚値と、前記複数の照射エネルギー値に対して測定されるべき基板電流値との対応関係を表す参照データを記憶する参照データ記憶手段と、
前記複数の照射エネルギー値に対して前記電流測定手段により測定された基板電流値に基づき、前記参照データを参照して前記残膜の膜厚を特定する膜厚特定手段と、
を備えたことを特徴とする請求項３に記載された半導体デバイス解析装置。
【請求項５】
前記凹部の内径を測定する内径測定手段と、
前記内径測定手段により測定された前記凹部の内径を反映させて前記電流測定手段により測定された基板電流値を補正する電流補正手段と、
をさらに備えたことを特徴とする請求項１ないし４の何れか１項に記載された半導体デバイス解析装置。
【請求項６】
前記内径測定手段が、
前記電子ビームの照射位置と前記基板電流値との関係から前記凹部の内径を得ることを特徴とする請求項５に記載された半導体デバイス解析装置。
【請求項７】
前記電流補正手段が、
前記電子ビームの照射に伴って前記凹部の内壁が帯電することに起因する基板電流の変動分を打ち消すように、前記電流測定手段により測定された基板電流値を補正することを特徴とする請求項５または６の何れか１項に記載された半導体デバイス解析装置。
【請求項８】
前記電流補正手段が、
前記半導体基板の基板電流をＩとし、前記凹部の内径をｘとし、定数をαとし、正の定数をβおよびγとしたときに、
Ｉ＝α＋β・ｘ・ｅｘｐ（−γ・ｘ）
なる数式を用いて、前記電流測定手段により測定された基板電流値の補正量を算出することを特徴とする請求項７に記載された半導体デバイス解析装置。
【請求項９】
前記凹部の内径に代えて該凹部のアスペクト比を用いたことを特徴とする請求項５ないし８の何れか１項に記載された半導体デバイス解析装置。
【請求項１０】
前記電流補正手段が、
基準となる半導体基板に形成された凹部の内径と該凹部に対する電子ビームの走査に伴って発生する基板電流との関係を近似する近似式を用いて、前記電流測定手段により測定された基板電流を補正することを特徴とする請求項５ないし７の何れかに記載された半導体デバイス解析装置。
【請求項１１】
前記近似式が、前記内径について前記特性を分割して得られる区間毎に設定されたことを特徴とする請求項１０に記載された半導体デバイス解析装置。
【請求項１２】
前記近似式が、前記内径を変数とする一次関数であることを特徴とする請求項１０または１１の何れか１項に記載された半導体デバイス解析装置。
【請求項１３】
前記近似式が、前記内径を変数とする二次関数であることを特徴とする請求項１０または１１の何れか１項に記載された半導体デバイス解析装置。
【請求項１４】
半導体基板に形成された凹部に対して電子ビームを走査し、該電子ビームの走査に伴って前記半導体基板内に発生する基板電流値を測定するステップと、
前記測定された基板電流値に基づき前記凹部の底部側に位置する微細構造の境界を演算するステップと、
前記演算の結果として得られた前記境界を表示するステップと、
を含む半導体デバイス解析方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に形成された微細構造を解析するために使用される半導体デバイス解析装置に関し、特に上層配線と下層配線とを電気的に接続するためのホールの位置を解析するための技術に関する。
【０００２】
【従来の技術】
半導体デバイスでは、一般に多層配線構造が採られている。この種のデバイス構造では、下層側の配線（下層配線）と上層側の配線（上層配線）とを電気的に接続するために、下層配線と上層配線との間の中間絶縁層にホールを形成し、このホールに導電部材を埋め込んでいる。図２４に、ホールの周辺構造の一例を示す。同図は、半導体基板８００上に形成されたＭＯＳトランジスタをゲート幅方向に切断した縦断面を示し、８２０は素子分離用の絶縁体、８１０はポリシリコンからなるゲート電極、８３０は層間絶縁用の絶縁体、８４０はホールである。同図では、省略しているが、ホール８４０の内部には導電部材が埋め込まれ、絶縁体８３０の上に上層配線が形成される。これにより、ホール内の導電部材を介して上層配線と下層配線であるゲート電極８１０とが電気的に接続される。
【０００３】
ここで、ホール８４０を絶縁体８３０に形成する際、ゲート電極８１０に対してホール８４０の位置がずれると、ゲート電極８１０とホール８４０内の導電部材との間の電気的な接続が確保できなくなる。このため、図２４に示すように、ホール８４０に対しゲート電極８１０に余裕分ｍを設け、ホール径よりもゲート電極８１０を大きく形成することにより、これらの間のずれ分を余裕分ｍで吸収し、ホール８４０に埋め込まれた導電部材とゲート電極８１０との間の電気的な接続を安定的に確保するようにしていた。
【０００４】
しかしながら、近年、デバイス構造の微細化が推し進められ、下層配線であるゲート電極が小さく形成されるようになり、上述のような手法ではホールのずれ分を吸収することが困難になってきた。そこで、このように微細化されたデバイス構造の場合、図２５に示すように、ゲート電極に対して逆にホール９４０を大きく形成する手法が採られている。ここで、同図において、９００は半導体基板、９１０はゲート電極、９２０は素子分離用の絶縁体、９３０は層間絶縁用の絶縁体、９４０はホールである。
図２５（ａ）に示す例では、ゲート電極９１０の中心軸Ｊ１とホール９４０の中心軸Ｊ２とが一致しており、ホールとゲート電極との間にずれが存在しない理想的な状態にある。これに対し、図２５（ｂ）に示す例では、ゲート電極９１０とホール９４０との間にずれ分ｄが存在している。
【０００５】
この手法によれば、ホール９４０とゲート電極９１０との間にずれ分ｄが存在していても、ホール９４０の底部にゲート電極９１０の一部が現れていれば、電気的な接続を確保することができる。しかし、ずれ分ｄが大きくなると、ホール９４０の底部に現れるゲート電極９１０の面積が減少し、このゲート電極９１０とホール９４０内の導電部材（図示なし）との間の電気抵抗が高くなる。このため、ホール９４０とゲート電極９１０との間のずれ分ｄを厳格に管理する必要がある。このずれ分ｄは、一般には電子顕微鏡（ＳＥＭ）を用いてホール９４０の底部を観察することにより、ゲート電極９１０と絶縁体９２０との間の境界９５０の位置から把握される。
また、上述の電子顕微鏡の他に、ゲートやホールの形状等のデバイス構造を解析するための装置として、基板電流を利用した装置が知られている（特許文献１参照）。この装置は、ウエハの表面を電子ビームで走査し、この電子ビームの照射によって半導体基板に発生する基板電流の強弱から、ウエハに形成されたホールの形状や、ホール底部の残膜などのデバイス構造を測定するものである。この装置によれば、ホール底部の残膜の厚さ等、縦構造を把握することができる。
【０００６】
【特許文献１】
特開２００２−８３８４９号公報
【０００７】
【発明が解決しようとする課題】
ところで、近年のデバイス構造の微細化に伴い、ホール径が小さくなり、ホールのアスペクト比が大きくなる傾向にある。上述の電子顕微鏡を用いた手法によれば、ホール９４０の径が小さくなってアスペクト比が大きくなると、ホール９４０から外部に放出される二次電子の数が減少し、この二次電子から得られる検出信号のＳ／Ｎ比が低下する。このため、上述の電子顕微鏡によってはホール底部を観測することが困難になり、上述のずれ分ｄを把握できなくなる。また、図２６に示すように、ホール９４０の底部に残膜９６０が存在すると、仮にホールから外部に放出される二次電子の数が観測に充分なものであったとしても、その画像からゲート電極と絶縁体との境界９５０を認識することはできず、従ってずれ分ｄを把握することもできない。
これに対し、上述の基板電流を測定する従来技術によれば、基板電流を測定しているため、アスペクト比が大きくなったとしても二次電子のように検出信号のＳ／Ｎ比が低下することがない。しかし、アスペクト比の変化に対し基板電流が必ずしも一定とはならないため、ホール底部の残膜の厚さを精度良く把握することができないという問題がある。
【０００８】
本発明は、上記事情に鑑みてなされたものであって、アスペクト比の大きなホール底部の微細構造を的確に解析することを可能とする半導体デバイス解析装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、この発明は以下の構成を有する。
即ち、本発明に係る半導体デバイス解析装置は、半導体基板に形成された凹部に対して電子ビームを走査し、該電子ビームの走査に伴って前記半導体基板内に発生する基板電流を測定する電流測定手段と、前記電流測定手段により測定された基板電流に基づき前記凹部の底部側に位置する複数の微細構造の境界を演算する境界演算手段と、前記境界演算手段の演算結果として得られた前記境界を表示する表示手段と、を具備する。
上記半導体デバイス解析装置において、前記境界演算手段が、前記基板電流の微分量を演算することにより前記微細構造の境界を与える位置情報を得ることを特徴とする。
【００１０】
上記半導体デバイス解析装置において、前記微細構造の境界で区分される各領域について、前記電流測定手段により測定された基板電流値に基づき前記各領域に存在する残膜の膜厚を推定する膜厚推定手段をさらに備えたことを特徴とする。
上記半導体デバイス解析装置において、前記膜厚推定手段が、前記電子ビームの複数の照射エネルギー値に対し、前記凹部の底部をなす残膜がとり得る膜厚値と、前記複数の照射エネルギー値に対して測定されるべき基板電流値との対応関係を表す参照データを記憶する参照データ記憶手段と、前記複数の照射エネルギー値に対して前記電流測定手段により測定された基板電流値に基づき、前記参照データを参照して前記残膜の膜厚を特定する膜厚特定手段と、を備えたことを特徴とする。
【００１１】
上記半導体デバイス解析装置において、前記凹部の内径を測定する内径測定手段と、前記内径測定手段により測定された前記凹部の内径を反映させて前記電流測定手段により測定された基板電流値を補正する電流補正手段と、をさらに備えたことを特徴とする。
上記半導体デバイス解析装置において、前記内径測定手段が、前記電子ビームの照射位置と前記基板電流値との関係から前記凹部の内径を得ることを特徴とする。
【００１２】
上記半導体デバイス解析装置において、前記電流補正手段が、前記電子ビームの照射に伴って前記凹部の内壁が帯電することに起因する基板電流の変動分を打ち消すように、前記電流測定手段により測定された基板電流値を補正することを特徴とする。
上記半導体デバイス解析装置において、前記電流補正手段が、前記半導体基板の基板電流をＩとし、前記凹部の内径をｘとし、定数をαとし、正の定数をβおよびγとしたときに、Ｉ＝α＋β・ｘ・ｅｘｐ（−γ・ｘ）なる数式を用いて、前記電流測定手段により測定された基板電流値の補正量を算出することを特徴とする。
上記半導体デバイス解析装置において、前記凹部の内径に代えて該凹部のアスペクト比を用いたことを特徴とする。
【００１３】
上記半導体デバイス解析装置において、前記電流補正手段が、基準となる半導体基板に形成された凹部の内径と該凹部に対する電子ビームの走査に伴って発生する基板電流との関係を近似する近似式を用いて、前記電流測定手段により測定された基板電流を補正することを特徴とする。
上記半導体デバイス解析装置において、前記近似式が、前記内径について前記特性を分割して得られる区間毎に設定されたことを特徴とする。
上記半導体デバイス解析装置において、前記近似式が、前記内径を変数とする一次関数であることを特徴とする。
上記半導体デバイス解析装置において、前記近似式が、前記内径を変数とする二次関数であることを特徴とする。
【００１４】
また、本発明に係る半導体デバイス解析方法は、半導体基板に形成された凹部に対して電子ビームを走査し、該電子ビームの走査に伴って前記半導体基板内に発生する基板電流値を測定するステップと、前記測定された基板電流値に基づき前記凹部の底部側に位置する微細構造の境界を演算するステップと、前記演算の結果として得られた前記境界を表示するステップと、を含む。
【００１５】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照して詳細に説明する。
（第１の実施形態）
図１に、本発明の第１の実施形態に係る半導体デバイス解析装置の構成を示す。この半導体デバイス解析装置は、半導体基板の主面に形成されたホール等の凹部の微細構造を解析するものであり、同図に示すように、電子ビーム発生部１０１、移動ステージ１０２、電子ビーム制御部１０３、電極１０４、基板電流検出部１０５、位置検出部１０６、記憶部１０７、補正処理部１０８、演算処理部１０９、参照データベース１１０、表示制御部１１１、表示部１１２とを含んで構成される。このうち、電子ビーム発生部１０１、移動ステージ１０２、電子ビーム制御部１０３、電極１０４、基板電流検出部１０５、位置検出部１０６は、基板電流測定装置１００構成する。
【００１６】
ここで、上述の基板電流測定装置１００は、特開２ＯＯ２−８３８４９号公報に開示されたものと同様の原理に基づくものであって、電子ビームの照射により半導体基板内に発生する基板電流を測定するものである。即ち、電子ビーム発生部１０１は、移動ステージ１０２に載置される被解析対象の半導体基板の上面に対し所定の照射角度をなすように固定される。移動ステージ１０２は略水平状の２次元平面を移動可能に構成され、この移動ステージ１０２を水平方向に移動させることにより、電子ビーム発生部１０１から出力された電子ビームで被解析対象の半導体基板の上面を走査するようになっている。電子ビーム制御部１０３は、電子ビーム発生部１０１および移動ステージ１０２を制御するものであり、走査時の電子ビームの照射エネルギー、照射電流量、走査速度、走査位置等を管理する。
【００１７】
移動ステージ１１の上面には、被解析対象の半導体基板の裏面に接触するように電極１０４が取り付けられ、この電極１０４は基板電流検出部１０５の入力部に接続される。基板電流検出部１０５は、電極１０４を介して入力する基板電流Ｉｋを検出して増幅し、これをデジタル信号にＡ／Ｄ変換して出力するものである。この基板電流検出部１０５の後段には、ノイズ除去手段として、基板電流Ｉｋの信号に対してフーリエ変換処理を実施する手段と、この処理結果と任意関数との数値演算を実施する手段と、この数値演算の処理結果に対して逆フーリエ変換処理を実施する手段が設けられている。位置検出部１０６は、移動ステージ１０２の位置から電子ビームの照射位置Ｐを検出するものである。
【００１８】
基板電流測定装置１００の後段に接続された記憶部１０７、補正処理部１０８、演算処理部１０９、参照データベース１１０、表示制御部１１１、表示部１１２は、ワークステーション等の情報処理装置上に構築される。ここで、記憶部１０７は、上述の基板電流測定装置１００をなす基板電流検出部１０５および位置検出部１０６でそれぞれ検出された基板電流Ｉｋおよび電子ビームの照射位置Ｐを記憶するものである。補正処理部１０８は、アスペクト比に起因した測定誤差を補正するものである。演算処理部１０９は、ホール底部の微細構造の境界や残膜の膜厚等を解析するための演算処理を実行するものである。表示制御部１０９は、処理結果を表示部１１０に表示するための制御を行うものである。参照データベース１１０は、膜厚を解析する上で参照されるデータが格納されている。なお、上述の「微細構造の境界」は、微細構造の段差部も含む概念を表すものとする。
【００１９】
図２に、補正処理部１０８の構成例を示す。補正処理部１０８は、膜厚記憶部１０８Ａ、ホール径算出部１０８Ｂ、アスペクト比算出部１０８Ｃ、補正演算部１０８Ｄから構成される。ここで、膜厚記憶部１０８Ａには、予め測定対象の半導体基板上に形成される各層の膜厚値が格納されている。この膜厚値は、使用される製造プロセスで決定される設計値や、公知の膜厚測定装置を使用して測定された測定値などである。この膜厚記憶部１０８Ａに記憶される膜厚値の取得方法については特に限定されない。ホール径算出部１０８Ｂは、記憶部１０７に記憶された基板電流Ｉｋと電子ビームの照射位置Ｐから基板電流波形を再現し、この基板電流波形からホール径（即ち、ホールの内径）を算出するものである。アスペクト比算出部１０８Ｃは、膜厚値とホール径からホールのアスペクト比を算出するものである。補正演算部１０８Ｄは、ホールのアスペクト比を反映させて基板電流Ｉｋを補正するための演算処理を実行するものである。基板電流Ｉｋを補正して得られた基板電流Ｉｈは、電子ビームの照射位置Ｐと共に図１の演算処理部１０９に出力される。
【００２０】
以下、本実施形態の動作について、半導体基板の主面に形成されたホール（凹部）の位置検出動作とホール底部の残膜検出動作とを順に説明する。
（１）ホールの位置検出動作
被解析対象の半導体基板の主面には、図３に示す微細構造が形成されているものとする。同図において、２１０はゲート電極、２２０は素子分離用の絶縁体、２３０は層間絶縁用の絶縁体、２４０はホールであり、それぞれ上述の図２４に示すゲート電極９１０、絶縁体９２０、絶縁体９３０、ホール９４０に対応する。この例では、ホール２４０の底部には残膜が存在せず、絶縁体２２０およびゲート電極２１０の一部が露出している。
【００２１】
上述の微細構造が形成された半導体基板は、解析に先だって、裏面が電極１０４に接触するようにして移動ステージ１０２に載置され、電子ビームが半導体基板の所定領域に照射されるように半導体基板の位置決めが行われる。この位置決めが終了すると、移動ステージ１０２を移動させ、ホール２４０が形成された半導体基板の表面を所定の照射エネルギーの電子ビームで走査する。この電子ビームの照射に伴って半導体基板の内部に発生する基板電流Ｉｋは、基板電流測定装置１００により測定され、デジタルデータにＡ／Ｄ変換される。
【００２２】
このとき、電子ビームは、絶縁体２２０，２３０により遮られるが、ゲート電極２１０を突き抜けるので、走査線上の各位置での基板電流Ｉｋの波形は、図３の下段に示すように、ホール内のゲート電極２１０に対応する位置で増加するものとなり、後述するように、この波形の立ち上がりのエッジからホール底部の絶縁体２２０とゲート電極２１０との間の境界（段差）の位置が把握される。なお、この例では、ホール底部の絶縁体２２０での基板電流Ｉｋをゼロとしているが、電子ビームの照射エネルギーを調節すれば、後述する図４に示すように、ホール底部全体にわたって基板電流Ｉｋが観測され、このときの波形からホール径を把握することができる。
【００２３】
上述の基板電流Ｉｋの測定と並行して、位置検出部１０６が移動ステージ１０２の位置から電子ビームの照射位置Ｐを検出する。これら基板電流検出部１０５によりデジタルデータに変換された基板電流Ｉｋと、位置検出部１０６で検出された電子ビームの照射位置Ｐは、互いに対応付けられて記憶部１０７に記憶される。補正処理部１０８は、記憶部１０７に記憶されたデータを読み取り、基板電流に補正処理を施す。この補正処理部１０８での補正処理は、アスペクト比による基板電流の変動分を補正するためのものであるが、ホールの位置を検出する上では必ずしも必要な機能ではないので、ここではアスペクト比による基板電流の変動はないものとし、補正処理に関する説明を省略する。
【００２４】
上述の補正処理により基板電流Ｉｈが得られると、この基板電流Ｉｈの波形から演算処理部１０９がホール底部に現れている絶縁体２２０と電極２１０との間の境界３００を求める。図４を参照して、境界３００を求めるための原理を説明する。図４の上段に示す波形は、上述の図３に示す微細構造を電子ビームで走査したときに得られる基板電流Ｉｈを表し、同図３の下段に示す基板電流Ｉｋの波形に対応している。ただし、図４に示す例では、図３に示す場合に比較して電子ビームの照射エネルギーが高めに設定されており、このため、ホール底部の絶縁体２２０に対応する区間においても基板電流Ｉｋが観測されている。
【００２５】
図４に示すように、基板電流Ｉｈは、電子ビームが照射される微細構造の境界で大きく変化する。即ち、図３において、電位ビームを紙面の左側から右側に走査すると、絶縁体２２０と絶縁体２３０とが積層された区間では、電子ビームが基板に到達しないため、基板電流Ｉｈはゼロを示す。また、ホール２４０の底部に絶縁体２２０が現れている区間では、電子ビームがわずかながら基板に到達するため、微弱な基板電流Ｉｈ（Ｉｋ）が発生する。さらに、ホール２４０の底部にゲート電極２１０が現れている区間では、電子ビームの多くが基板に到達するため、より大きな基板電流Ｉｈ（Ｉｋ）が発生する。このように、縦構造が変化する位置（微細構造の境界）で基板電流Ｉｈに大きな変化が生じ、この変化が生じる位置から境界３００の位置を特定することができる。この実施形態では、図４の上段に示す基板電流Ｉｈの波形を微分することにより、同図下段に示す微分値Ｉｂを生成し、この微分値Ｉｂの絶対値が一定値を超えるときの照射位置Ｐを表す値Ｐａを位置情報として各走査線ごとに出力する。
【００２６】
表示制御部１１１は、図５に示すように、上述の演算処理部１０９から出力された値Ｐａを各走査線ごとにプロットし、これらの点を結ぶ線を表示部１１２に表示させる。図５では、黒丸がホール２４０の底部内周の段差部の位置に対応し、白丸がホール２４０の底部に現れている絶縁物２２０とゲート電極２１０との間の境界位置に対応する。従って、この例では、白丸を結ぶ点線の右側がゲート電極２１０を表し、黒丸を結ぶ線がホール２４０の底部の形状を表し、これらからホール２４０とゲート電極２１０との間のずれ分を把握し、ホール２４０の位置を検出することができる。
上述のように、本半導体デバイス解析装置では、電子ビームの照射に伴って発生する基板電流を測定し、この基板電流から微細構造の境界（段差）を特定するので、ホール径が小さくなっても、検出信号である基板電流Ｉｋが弱まることがなく、従って二次電子を検出する場合に比較して的確にホール内部の微細構造を把握することが可能になる。
【００２７】
（２）ホール底部の残膜検出動作
次に、図６に示すように、ホール２４０の底部に残膜２５０が存在する場合の動作を説明する。図６に示す例では、残膜２５０がホールの底部に存在するため、上述の図３に示す場合に比較して、基板電流Ｉｋが小さくなっている。この残膜検出動作では、ホール位置の検出動作（即ち境界３００を求めるための動作）に加え、残膜２５０の膜厚を検出する動作が行われるが、残膜２５０の膜厚が均一であれば、ホール位置の検出動作については上述した動作と同様であるので、ここでは、残膜２５０の膜厚を検出する場合の動作を説明する。
まず、上述と同様に移動ステージ上の半導体基板の位置決めが行われると、基板電流測定装置１００が、ホール２４０を含む一定の測定領域に対し所定の照射角度を保ちながら複数の照射エネルギーの電子ビームで順次走査して基板電流Ｉｋを測定する。
【００２８】
具体的には、電子ビーム発生部１０１の照射エネルギーをＶ１に設定し、電子ビームで測定領域上を走査する。この時に発生する基板電流Ｉｋは、基板電流検出部１０５により検出され、その照射位置Ｐと共に記憶部１０７へ出力される。続いて、電子ビーム発生部１０１の照射エネルギーをＶ２に設定し、同一領域を走査して検出された基板電流Ｉｋが照射位置Ｐと共に記憶部１０７に出力される。電子ビームで測定領域を走査する際、電子ビーム照射位置Ｐは照射エネルギーの水準（Ｖ１、Ｖ２）の全てについて同一に設定される。即ち同一の照射位置について照射エネルギーＶ１，Ｖ２の電子ビームが順次照射される。このようにして電子ビームで順次走査したときに発生する基板電流Ｉｋが基板電流検出部１０５で検出され、デジタルデータに変換され、ノイズ成分を除去するための処理が施される。ノイズ成分が除去された測定データは、記憶部１０７に記憶される。
【００２９】
ここで、ホール径が一定であっても、ホールの深さが変わり、アスペクト比が大きくなると、基板側に到達する電子の数が増え、基板電流が増加する傾向を示す現象が知られている。本願発明者は、この現象がホール内壁の帯電に起因したものであることを解明した。以下に説明する補正処理部１０８は、この解明されたメカニズムに基づく補正処理を行うもので、アスペクト比を反映させることにより、電子ビームの照射に伴ってホール２４０の内壁が帯電することに起因する基板電流の変動分を打ち消すように基板電流Ｉｋを補正する。
【００３０】
補正処理部１０８による補正処理を具体的に説明する。補正処理部１０８を構成するホール径算出部１０８Ｂ（図２）は、上述の記憶部１０７に記憶された測定データからホール２４０の内径を算出する。即ち、例えば図３において、ホール２４０に照射する電子ビームの照射エネルギーを適切に選択することにより、ホール底部の絶縁体２２０とゲート電極２１０の両領域を電子ビームが突き抜けて基板電流が発生する。このときの基板電流Ｉｋの波形からホール２４０の内径を算出する。なお、図３では、ホール２４０の底部に位置する絶縁体２２０の領域では基板電流をゼロとしているが、電子ビームの照射エネルギーを適切に設定することにより、ホール径の全域にわたって基板電流を発生させる。
【００３１】
アスペクト比算出部１０８Ｃは、ホール径算出部１０８Ｂで算出されたホール２４０の内径ｘと、膜厚記憶部１０８Ａから読み出した絶縁膜２３０の膜厚ｄとから、ホール２４０のアスペクト比ｓ（＝ｄ／ｘ）を算出し、補正演算部１０８Ｄに出力する。
補正演算部１０８Ｄは、上述の記憶部１０７から基板電流Ｉｋのデータを読み取り、下式（１）により基板電流Ｉｋを基板電流Ｉｈに補正する。式（１）において、Ｉｄは、補正項であって、ホール２４０の内壁が二次電子で帯電したときの基板電流の測定値を表し、上述のアスペクト比算出部１０８Ｃにより算出されたアスペクト比ｓを用いて式（２）から得られる量である。ただし、式（２）において、α、β、γは定数、ｄは絶縁膜２３０の膜厚、ｓはホール２４０のアスペクト比である。
Ｉｈ＝Ｉｋ−Ｉｄ                                ・・・（１）
Ｉｄ＝α−βｓｄ２・ｅｘｐ（−γ・ｓ・ｄ）            ・・・（２）
【００３２】
ここで、上述の補正項Ｉｄの導出過程を説明する。
図３に示すデバイス構造において、電子ビームをホール２４０の内部に照射したときに放出される二次電子の放出エネルギーＥは、二次電子の放出源（ホールの底部）の仕事関数をφ、電子ビームの入射エネルギーをＥ０、ホール２４０の内壁に帯電した二次電子が形成する電位をＶ’とすると、下式（１１）により表される。
Ｅ＝Ｅ０−（φ＋Ｖ’）                        ・・・（１１）
【００３３】
上式（１１）の電位Ｖ’は次のように求められる。
或る電子が距離ｐの点に及ぼす電位Ｖは、Ａ，Ｂを正の常数とすると、式（１２）により表される。
Ｖ＝Ａ・ｅｘｐ（−Ｂ・ｐ）                                        ・・・（１２）
ホール２４０の内壁に帯電する電子数は、内壁の面積に比例し、この場合の内壁の面積は「ｓ・ｄ２」となるから、ホール２４０の内壁に帯電する単位面積あたりの電子数ｎを考慮すれば、電位Ｖ’は上式（１２）を用いて下式（１３）のように表される。
Ｖ’＝ｎｓｄ２・Ａ・ｅｘｐ（−Ｂ・ｓ・ｄ）                  ・・・（１３）
よって、上式（１１）は、上式（１３）を用いて下式（１４）のように表される。
Ｅ＝Ｅ０−φ−ｎｓｄ２・Ａ・ｅｘｐ（−Ｂ・ｓ・ｄ）          ・・・（１４）
【００３４】
一方、ホール２４０の内壁が二次電子で帯電していない場合の二次電子の放出エネルギーＥは、下式（１５）のように表される。
Ｅ＝Ｅ０−φ                                        ・・・（１５）
ここで、内壁が帯電している場合に発生する二次電子数をｍとし、内壁が帯電していない場合に発生する二次電子数をｍ２とすると、これら二次電子数ｍ，ｍ２は、その放出エネルギーに比例するので、式（１４）と式（１５）から次式（１６）を得る。但し、式（１６）において、Ａ’＝Ａ／（Ｅ０−φ）である。
2004235464.tif 000003
【００３５】
電子ビームの照射により発生する基板電流Ｉは、入射電子数ｍ１から二次電子数ｍ２を差し引いた量に比例することから、上式（１６）を用いて下式（１７）が得られる。
Ｉ∝ｍ１−ｍ２＝ｍ１−｛１−ｎｓｄ２・Ａ’・ｅｘｐ（−Ｂ・ｓ・ｄ）｝・・・（１７）
上式（１７）を一般化すると、下式（１８）が得られ、この式（１８）は、ホール２４０の内壁が二次電子で帯電した場合の基板電流Ｉを表し、上式（２）で表される補正項Ｉｄを与える。
Ｉ＝α−βｓｄ２・ｅｘｐ（−γ・ｓ・ｄ）＝Ｉｄ              ・・・（１８）
以上で、上式（２）の補正項Ｉｄが導出された。
【００３６】
上式（２）または上式（１８）において、定数α、β、γは、いわゆるフィッティングパラメータであって、補正項Ｉｄで与えられる基板電流が実測値と合うように適切に設定される。図７に、定数α、β、γがフィッティングされた補正項Ｉｄの特性の一例を示す。同図において、縦軸は補正項Ｉｄであり、横軸はホール径ｘであり、点線が補正項Ｉｄを示し、プロット点が実測値を示す。この例では、横軸をホール径ｘとしているが、ホールの深さｄが一定と考えれば、ホール径ｘはアスペクト比ｓに置き換えられ、Ｉ＝α＋β・ｘ・ｅｘｐ（−γ・ｘ）を得る。同図から理解されるように、上式（２）を採用することにより、アスペクト比ｓに対する基板電流の変動が適切に表現され、上式（１）に示すように、式（２）で与えられる補正項Ｉｄを基板電流Ｉｋから減じれば、アスペクト比ｓの影響が排除された基板電流Ｉｈを得ることができる。従って、上式（１）により得られる基板電流Ｉｈから膜厚を的確に評価することが可能になる。
【００３７】
なお、ホールを形成する際にエッチングを十分行ったとしても、実際には自然酸化膜が形成されるため、ホール底部の残膜の膜厚をゼロにすることは困難である。従って、上述の補正項Ｉｄは残膜の影響を含んだものになり、ホール側壁部の帯電現象による変動分を正確に把握することはできない。従って、膜厚測定結果からべた膜を形成したときの基板電流を算出し、上述の近似の結果とべた膜を形成したときに期待される基板電流との差から、補正量（補正項Ｉｄ）を求める必要がある。しかし、アスペクト比ｓをゼロ（ホール径ｘを無限大）とおいた場合の膜厚は、ウエハに均質に形成されたべた膜の膜厚を表すことから、式（２）においてｓをゼロとすることにより、αの値から自然酸化膜の膜厚の影響を逆に推定することができる。
【００３８】
次に、図８および図９を参照して、補正処理部１０８による他の補正処理を説明する。上述の例では、補正項Ｉｄとして、ホール側壁部の帯電効果を反映させて導出した式（２）を採用したが、これに代えて、ホール径ｘを変数とする一次関数を用いる。具体的に説明する。まず、補正の基準となる半導体基板の基板電流を測定する。即ち、ホール底部に残膜が存在しないように充分なエッチングを行い、半導体基板にホール（凹部）を形成する。実際には、十分なエッチングを行ったとしても、ホール底部に自然酸化膜が形成されるが、その膜厚が一定（既知）であって均一であればよい。続いて、このホールを電子ビームで走査し、このホール径ｘと基板電流Ｉを実測する。このホール径ｘと基板電流Ｉの実測値とから、これらの関係を表す特性を近似する近似式を求める。
【００３９】
図８に、実測値のプロット点を外挿する特性線を示す。この特性線を近似する近似式として、「Ｉ＝１．６７０１−７．３０９５ｘ」なるホール径ｘの一次関数を得る。この近似式における各項の係数は、実測値と整合するように適切に選ばれる。そして、この近似式を用いて、上述の基板電流測定装置により測定された基板電流Ｉｋを同様に補正する。
なお、この例では、補正項Ｉｄとして一次関数を用いたが、これに限らず、ホール径ｘを変数とする二次関数や三角関数など、公知の任意の関数を用いることができる。また、近似式については、ホール径について図８の特性線を複数の区間に分割し、各区間毎に設定してもよい。
【００４０】
図９に、上述の補正項Ｉｄとして、ホール径ｘを変数とする二次関数を採用した例を示す。この例では、ホール径ｘについて４つの区間に分割し、各区間特性を二次関数により近似している。この例における各区間での近似式は次のとおりである。
ホール径ｘが０．１６〜０．２の区間；
Ｉ＝５．４３４２−３７．１６９ｘ＋４９．８０２ｘ２
ホール径ｘが０．２〜０．３の区間；
Ｉ＝２．１３５−１０．８７７ｘ−６．９９６５ｘ２
ホール径ｘが０．３〜０．３８の区間；
Ｉ＝−８１．７８４＋４９３．４３ｘ−７４９．８９ｘ２
ホール径ｘが０．３８以上の区間；
Ｉ＝２２．２１６−１０８．５９ｘ＋１２５．６１ｘ２
この例では、近似式として一次関数よりも二次関数を用いることにより、各区間での実測値に対して高い相関度が得られ、実測値に則した近似が可能となる。
以上で補正処理部１０８による補正処理を説明した。
【００４１】
ここで、説明を図１に戻す。同図に示す演算処理部１０９は、参照データベース１１０を参照し、以下に説明するように、補正処理部１０８により得られた基板電流Ｉｈに基づき残膜２０５の膜厚を求める。この場合、上述の位置検出動作で得られた微細構造の境界で区分される各領域について、基板電流Ｉｈに基づき、各領域に存在する残膜の膜厚を推定する。
なお、この例では、補正された基板電流Ｉｈを用いて膜厚を推定するが、ホールのアスペクト比による基板電流の変動分が無視できる場合には、補正前の基板電流Ｉｋ（基板電流測定装置１００で測定された値）を用いてもよい。
まず、膜厚の導出原理を説明する。図１０に示すように、電子ビームの照射に伴って発生する基板電流は、膜厚の増減に対してピーク値を有する特性を示す。このため、基板電流の測定値から膜厚を一義的に特定することはできない。そこで、この実施形態では、電子ビームの照射エネルギーを変えると、ピーク値を示す膜厚の値が移動する傾向があることに着目し、基板電流を測定する際の電子ビームの照射エネルギーを少なくとも２種類の値に設定し、各照射エネルギーに対して得られる基板電流特性から膜厚を特定する。
【００４２】
ここで、図６に示す残膜２５０の膜厚を検出する場合を例に、膜厚の導出方法を具体的に説明する。なお、説明を簡略化するために、残膜の下層側には絶縁体２２０やゲート電極２１０が存在せず、残膜２５０は基板（図示なし）上に直接的に形成されているものとする。
まず、図１０に示すように、測定対象の残膜の種類に応じて、少なくとも２種類の照射エネルギーに対する基板電流と膜厚との特性を予め測定しておく。同図に示す例では、実線が照射エネルギーをＶ１（例えば５００Ｖ）とした場合の特性を示し、点線が照射エネルギーをＶ２（例えば１５００Ｖ）とした場合の特性を示す。これらの特性は参照データとして参照データベース１１０に格納される。
この例では、基板の上に直接的に残膜が形成されている場合の参照データが参照データベース１１０に格納されるが、この参照データベース１１０には、残膜の下層側の実際のデバイス構造が反映された参照データが記憶される。この参照データには、電子ビームの複数の所定の照射エネルギー値に対し、特定対象のホール２４０の底部をなす残膜がとり得る膜厚値と、上記複数の照射エネルギー値に対して測定されるべき基板電流値との対応関係が記述されている。
【００４３】
続いて、参照データベース１１０の各特性が得られた照射エネルギーで電子ビームを残膜２５０に照射し、そのときの基板電流Ｉｋを測定する。ここでは、照射エネルギーをＶ１としたときの基板電流をＩｋ（Ｖ１）とし、照射エネルギーをＶ２としたときの基板電流をＩｋ（Ｖ２）とする。続いて、図１０において、照射エネルギーをＶ１としたときの特性から、基板電流がＩｋ（Ｖ１）のときの膜厚Ｔ１およびＴ２を取得し、また照射エネルギーをＶ２としたときの特性から、上述の膜厚Ｔ１，Ｔ２に対する基板電流の値Ｉ１，Ｉ２を取得する。これら値Ｉ１，Ｉ２のうち、上述の測定により得られた基板電流Ｉｋ（Ｖ２）に近似する方を判別し、この判別された基板電流の値に対応する膜厚Ｔ１またはＴ２の一方を残膜２５０の膜厚として採用する。即ち、各照射エネルギーに対して測定される基板電流が図１０に示す両特性を共に満足する膜厚が残膜の２５０膜厚として採用される。以上で、残膜２５０の膜厚の導出方法が説明された。
【００４４】
次に、演算処理部１０９は、ホール底部の残膜の膜厚を視覚的に表示するための画像処理を行う。即ち、演算処理部１０９は、上述の膜厚の導出処理に加え、前述のホール位置の検出処理を行い、図１１に示すように、各走査線上の値Ｐａを求める。この例では、ホール底部に複数の断片化した残膜が散在しているために、１本の走査線上に多数の値Ｐａで表される点が存在している。そして、同図に点線で示すように、各走査線上の対応する点を結ぶ線分を表す画像データを生成する。また、同図では、各走査線上の点と点との間の区間Ａ，Ｂ，Ｃ等は、同一の縦構造を有する領域を表しており、上述の画像データには、各領域の膜厚を表すデータとして、上述の処理で求められた膜厚の値が付加される。
【００４５】
表示制御部１１１は、演算処理部１０９が生成した画像データに基づき、図１２に示すように、ホール底部の微細構造の境界と膜厚を表す画像を表示部１１２に表示させる。このように、２次元的にホールの底部を表示し、残膜の膜厚に応じた各領域を例えば色彩を変えて表示する。これにより、ホール底部の構造を立体的に把握できるようにしている。また、ＳＴＩ構造でのホール底部における絶縁膜の回転方向のずれや、絶縁膜のえぐれ（過剰なエッチング）を把握することができる。また、演算処理部１０９で得られた膜厚の値から、縦断面を生成し、ホール底部での膜厚の分布を立体的に表示するようにしてもよい。
上述の説明から理解されるように、本半導体デバイス解析装置によれば、ホールの小径化に伴ってアスペクト比が大きくなっても、ホール底部の微細構造の境界や段差、あるいは膜厚を的確に把握することが可能になる。
【００４６】
以下では、図１３〜図２６を参照して、本半導体デバイス解析装置で解析可能な他のデバイス構造の例を説明する。
図１３に示す例は、前述の図３に示すホール２４０の底部に階段状の残膜２５１が存在したものである。この場合、基板電流Ｉｋは、残膜２５１の厚さに応じた値をとる。この例では、ゲート電極２１０に相当する区間で、基板電流Ｉｋの波形が階段状となっており、基板電流Ｉｋに残膜２４０の膜厚が反映されている。従って、このような微細構造においても本半導体デバイス解析装置を用いて境界の位置や膜厚を解析することができる。
【００４７】
図１４に示す例は、前述の図３において、絶縁体２２０よりも膜厚が薄い絶縁体２２１が存在するものである。この例では、ホール底部に現れている絶縁体２２１を突き抜ける電子の数が増えるので、図３に示す構造と比較して、この絶縁体２２１に相当する区間での基板電流Ｉｋが増えるが、ゲート電極２１０に相当する区間での基板電流Ｉｋとは値が異なるので、このような微細構造においても本半導体デバイス解析装置を用いて境界を解析することができる。なお、同図に点線で示す基板電流波形は、膜厚を解析するために電子ビームの照射エネルギーを変えた場合を示している。
【００４８】
図１５に示す例は、上述の図１４において、ホール底部に現れている絶縁体２２１に対応する位置に合わせて、残膜２５２がゲート電極２１０の上に存在するものである。この場合に測定される基板電流Ｉｋの波形は、上述の図１４に示す場合と同様になるため、このままでは境界の位置について把握できても縦構造を区別することはできない。そこで、電子ビームの照射エネルギーを変えて基板電流（図１５の点線で示す波形）を測定し、このときの基板電流特性から縦構造の違いを把握する。図１６に、材質の違う部材の組み合わせによる基板電流特性の一例を示す。同図（ａ）に示す例は、シリコン（Ｓｉ）の基板上にシリコン酸化物（ＳｉＯ２）を積層した場合の特性であり、同図（ｂ）に示す例は、シリコンの基板上にＣｏＳｉを積層した場合の特性であり、各図において、点線が照射エネルギーを１５００Ｖとしたときのものであり、実線が照射エネルギーを５００Ｖとしたときのものである。
【００４９】
同図から理解されるように、同一の膜厚であっても、各照射エネルギーに対する基板電流が異なる。この特性の違いを利用することにより、図１４及び図１５に示す構造を判別することができる。具体的には、電子ビームの照射エネルギーを５００Ｖおよび１５００Ｖとして測定された基板電流をａおよびｂとすると、図１６（ａ）に示す特性では、基板電流ａ，ｂを与える同一の膜厚Ｔが存在するが、図１６（ｂ）に示す特性では存在しない。従って、この例では、測定された値から、材質の組み合わせがＳｉとＳｉＯ２との組み合わせであることが把握できる。このように、照射エネルギーを変えて測定された基板電流を必要な材質の組み合わせ分だけ用意し、これを参照データとして利用することにより、測定された基板電流の値から残膜の材質の組み合わせや膜厚を知ることができ、図１４及び図１５に示す構造を判別することができる。
【００５０】
次に、図１７に示す例は、上述の図１５において、残膜２５２に代えて、ホール底面の全体にわたって残膜２５１が均一に存在するものである。この場合、図１５に示す構造に比較して、ゲート電極２１０に相当する区間での基板電流が減少するが、基板電流の変化（段差）から絶縁体２２１とゲート電極２１０との境界の位置を把握することができる。
図１８に示す例は、ホール底部に４種の膜厚を有する残膜２５３が存在するもので、絶縁体２２１とゲート電極２１０のそれぞれに対し、残膜２５３の膜厚が２種の値をとっている。この場合も、電子ビームの照射エネルギーを変えることにより絶縁体２２１の上かゲート電極２１０の上かを切り分けられる。これにより、絶縁体２２１とゲート電極との境界位置に加え、残膜２５３の膜厚も把握することができる。
【００５１】
図１９に示す例は、ホール２４０の底部に残膜が存在せず、ホール底部の全体にわたってゲート電極２１０が現れているものである。この場合、ホール２４０に照射された電子ビームの多くがゲート電極２１０を突き抜け、ホール径に相当する区間でほぼ一定の比較的大きな基板電流Ｉｋが測定される。これにより、ホール２４０の底部に残膜が存在しないことが把握される。
図２０に示す例は、上述の図１９において、ホール２４０の底部に残膜２５１が均一に存在するもので、図１９の構造に比較して、測定される基板電流が小さくなる。従ってこの基板電流から、残膜２５１の存在を把握することができる。
図２１に示す例は、ホール２４０の底部の全体に絶縁体２２０が位置し、ホール底部に残膜２５３が存在するものである。この場合、絶縁体２２０により電子ビームが基板に到達できず、従って基板電流Ｉｋが測定されない。このことから、ゲート電極２１０がホール２４０の底部に位置していないことが把握できる。なお、この場合、基板電流が測定されないので、残膜の膜厚が変化しても把握できない。
【００５２】
図２２に示す例は、ホール２４０の底部の全体に比較的薄い絶縁体２２１が位置し、ホール底部に残膜２５１が均一に存在するものである。この場合、電子ビームが基板に到達し、基板電流Ｉｋが測定される。従って、電子ビームの照射エネルギーを変えて基板電流Ｉｋを測定することにより、残膜がゲート電極上に存在する上述の図２１に示す構造と区別することができる。
図２３に示す例は、ホール２４０の底部の全体に絶縁体２２１が位置し、ホール底部に比較的厚めの残膜２５３が不均一に存在するものである。この場合、電子ビームが残膜２５３と絶縁体２２１により基板に到達せず、基板電流Ｉｋが測定さない。従って、図２１に示す場合と同様に、ゲート電極２１０がホール２４０の底部に位置していないことが把握される。
【００５３】
図２４に示す例は、ホール２４０の底部に、アルミ（ＡＬ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）の３層構造からなる配線の一部が突出しているものである。この場合、ホール２４０の底部の一部が３層構造の配線によって狭められて狭領域２４０Ａが形成され、この狭領域２４０Ａにおいて前述したアスペクト比の影響が顕著になる。このため、ホール２４０の底部側に絶縁体２２２が存在していても、基板電流Ｉｋが測定され、この基板電流から３層構造の配線の脇のエッチング量（狭領域２４０Ａの深さ）を把握できる。なお、この場合、前述の補正処理部１０８による補正処理は行わず、記憶部１０７に記憶された基板電流のデータがそのまま演算処理部１０９に供給される。なお、図２４では、ホール底部の３層構造の配線（ＴｉＮ／Ｔｉ／ＡＬ）に相当する区間での基板電流が顕著になっているが、これは、この配線が図示しない拡散層等を介して基板に接続されているからである。
【００５４】
図２５に示す例は、上述の図２４において、狭領域２０４Ａに残膜２５４が存在するものである。この場合、図２４の構造に比較して、狭領域２０４Ａに相当する区間での基板電流は減少するが、アスペクト比の影響により基板電流が発生する。従って、電子ビームの照射エネルギーを変えて基板電流を測定することにより、残膜２５４が、ホール内のＴｉＮ上に存在するものであるか、あるいは配線脇の狭領域（２４０Ａ）に存在するものであるかを把握することができる。
【００５５】
【発明の効果】
以上説明したように、本発明によれば以下の効果を得ることができる。
即ち、半導体基板の主面に形成された凹部に対して電子ビームを走査して基板電流値を測定し、この測定された基板電流値に基づき前記凹部の底部側に位置する微細構造の境界を演算して表示するようにしたので、検出信号である基板電流がアスペクト比によって弱まることがなく、従ってアスペクト比の大きなホールであっても、その底部の微細構造を的確に解析することが可能になる。
また、前記基板電流の微分量を演算することにより前記境界を与える位置情報を得るようにしたので、基板電流から微細構造の境界を特定することが可能になる。
【００５６】
また、前記境界で区分される各領域について、基板電流値に基づき膜厚を推定するようにしたので、ホールの構造を立体的に把握することが可能になる。
また、前記電子ビームの複数の照射エネルギー値に対し、前記凹部の底部をなす残膜がとり得る膜厚値と基板電流値との対応関係を表す参照データを備えたので、基板電流から膜厚を特定することが可能になる。
また、凹部の内径を測定し、前記凹部の内径を反映させて前記基板電流値を補正するようにしたので、凹部の内径に依存した基板電流の変動分を除去することが可能になる。
また、前記電子ビームの照射位置と基板電流値との関係から前記内径を得るようにしたので、凹部が小径化しても、正確にその内径を把握することが可能になる。
【００５７】
また、Ｉ＝α＋β・ｘ・ｅｘｐ（−γ・ｘ）なる数式を用いて、前記基板電流値の補正量を算出するようにしたので、凹部の内径に依存した基板電流の変動を的確に表現することが可能になる。
さらに、前記凹部の内径に代えて該凹部のアスペクト比を用いたので、アスペクト比に依存した基板電流の変動分を考慮して凹部の構造を解析することが可能になる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体デバイス解析装置の構成図である。
【図２】本発明の実施形態に係る補正処理部の構成図である。
【図３】本発明の実施形態に係る微細構造の第１の例を示す断面図である。
【図４】本発明の実施形態に係るホール位置検出の原理を説明するための図である。
【図５】本発明の実施形態に係る微細構造の境界を検出する方法を説明するための図である。
【図６】本発明の実施形態に係る微細構造の第２の例を示す図である。
【図７】本発明の実施形態に係る補正処理部での補正処理に使用される補正項を説明するための特性図である。
【図８】本発明の実施形態に係る補正処理部での他の補正処理（一次関数による近似）に使用される補正項を説明するための特性図である。
【図９】本発明の実施形態に係る補正処理部での他の補正処理（二次関数による近似）に使用される補正項を説明するための特性図である。
【図１０】本発明の実施形態に係る演算処理部での膜厚の導出方法を説明するための特性図である。
【図１１】本発明の実施形態に係る表示処理を説明するための図である。
【図１２】本発明の実施形態に係るホール底部の表示例を示す図である。
【図１３】本発明の実施形態に係る被解析対象である微細構造の第３の例を示す図である。
【図１４】本発明の実施形態に係る被解析対象である微細構造の第４の例を示す図である。
【図１５】本発明の実施形態に係る被解析対象である微細構造の第５の例を示す図である。
【図１６】本発明の実施形態に係る被解析対象である微細構造の第５の例における膜厚解析原理を説明するための図である。
【図１７】本発明の実施形態に係る被解析対象である微細構造の第６の例を示す図である。
【図１８】本発明の実施形態に係る被解析対象である微細構造の第７の例を示す図である。
【図１９】本発明の実施形態に係る被解析対象である微細構造の第８の例を示す図である。
【図２０】本発明の実施形態に係る被解析対象である微細構造の第９の例を示す図である。
【図２１】本発明の実施形態に係る被解析対象である微細構造の第１０の例を示す図である。
【図２２】本発明の実施形態に係る被解析対象である微細構造の第１１の例を示す図である。
【図２３】本発明の実施形態に係る被解析対象である微細構造の第１２の例を示す図である。
【図２４】本発明の実施形態に係る被解析対象である微細構造の第１３の例を示す図である。
【図２５】本発明の実施形態に係る被解析対象である微細構造の第１４の例を示す図である。
【図２６】従来技術に係る微細構造の第１の例を示す図である。
【図２７】従来技術に係る微細構造の第２の例を示す図である。
【図２８】従来技術に係る微細構造の第３の例を示す図である。
【符号の説明】
１００；基板電流測定装置、１０１；電子ビーム発生部、１０２；移動ステージ、１０３；電子ビーム制御部、１０４；電極、１０５；基板電流検出部、１０６；位置検出部、１０７；記憶部、１０８；補正処理部、１０８Ａ；膜厚記憶部、１０８Ｂ；ホール径算出部、１０８Ｃ；アスペクト比算出部、１０８Ｄ；補正演算部、１０９；演算処理部、１１０；参照データベース、１１１；表示制御部、１１２；表示部。
【図１】
2004235464.tif 000004
【図２】
2004235464.tif 000005
【図３】
2004235464.tif 000006
【図４】
2004235464.tif 000007
【図５】
2004235464.tif 000008
【図６】
2004235464.tif 000009
【図７】
2004235464.tif 000010
【図８】
2004235464.tif 000011
【図９】
2004235464.tif 000012
【図１０】
2004235464.tif 000013
【図１１】
2004235464.tif 000014
【図１２】
2004235464.tif 000015
【図１３】
2004235464.tif 000016
【図１４】
2004235464.tif 000017
【図１５】
2004235464.tif 000018
【図１６】
2004235464.tif 000019
【図１７】
2004235464.tif 000020
【図１８】
2004235464.tif 000021
【図１９】
2004235464.tif 000022
【図２０】
2004235464.tif 000023
【図２１】
2004235464.tif 000024
【図２２】
2004235464.tif 000025
【図２３】
2004235464.tif 000026
【図２４】
2004235464.tif 000027
【図２５】
2004235464.tif 000028
【図２６】
2004235464.tif 000029
【図２７】
2004235464.tif 000030
【図２８】
2004235464.tif 000031