(57)【要約】【課題】半導体チップ／該チップ搭載基板間、該基板／マザーボード間の各接続信頼性を向上させる。【解決手段】コア基板と１層以上のビルドアップ層とを含む半導体チップ搭載基板であって、前記コア基板の一方の面に形成された半導体チップ接続端子及び第１層間接続端子を含む第１の配線と、前記コア基板の他方の面に形成された第２層間接続端子を含む第２の配線と、前記第１及び第２層間接続端子を電気的に接続する第１バイアホールと、前記第２の配線上に形成されたビルドアップ層と、前記ビルドアップ層上に形成された第３層間接続端子を含む第３の配線と、前記第２及び第３層間接続端子を電気的に接続する第２バイアホールと、最外層のビルドアップ層上に形成されたマザーボードと接続する外部接続端子とを有し、好ましくは、前記コア基板及びビルドアップ層の熱膨張係数がそれぞれ７〜１３ｐｐｍ／℃、１０〜４０ｐｐｍ／℃である。【選択図】      なし【特許請求の範囲】
【請求項１】
コア基板と少なくとも１層のビルドアップ層とを含む半導体チップ搭載基板であって、前記コア基板の半導体チップ搭載面と逆の面にのみビルドアップ層が形成されていることを特徴とする半導体チップ搭載基板。
【請求項２】
コア基板と少なくとも１層のビルドアップ層とを含む半導体チップ搭載基板であって、前記コア基板の一方の面に形成された半導体チップ接続端子及び第１の層間接続端子を含む第１の配線と、前記コア基板の他方の面に形成された第２の層間接続端子を含む第２の配線と、前記第１の層間接続端子及び前記第２の層間接続端子を電気的に接続する第１のバイアホールと、前記コア基板の前記第２の配線上に形成されたビルドアップ層と、前記ビルドアップ層上に形成された第３の層間接続端子を含む第３の配線と、前記第２の層間接続端子及び前記第３の層間接続端子を電気的に接続する第２のバイアホールと、さらにその上の最外層のビルドアップ層上に形成されたマザーボードと接続するための外部接続端子とを有することを特徴とする半導体チップ搭載基板。
【請求項３】
半導体チップ、前記コア基板、前記ビルドアップ層の各々の熱膨張係数をα１、α２、α３（ｐｐｍ／℃）としたとき、α１≦α２≦α３である請求項１または２に記載の半導体チップ搭載基板。
【請求項４】
前記コア基板の熱膨張係数が７〜１３ｐｐｍ／℃である請求項１〜３のいずれかに記載の半導体チップ搭載基板。
【請求項５】
前記ビルドアップ層の熱膨張係数が１０〜４０ｐｐｍ／℃である請求項１〜４のいずれかに記載の半導体チップ搭載基板。
【請求項６】
前記コア基板の厚さが１００〜８００μｍである請求項１〜５のいずれかに記載の半導体チップ搭載基板。
【請求項７】
前記コア基板が感光性又は非感光性のガラスである請求項１〜６のいずれかに記載の半導体チップ搭載基板。
【請求項８】
前記ビルドアップ層のヤング率が１〜５ＧＰａである請求項１〜７のいずれかに記載の半導体チップ搭載基板。
【請求項９】
前記ビルドアップ層が熱硬化性の有機絶縁材料を含んでいる請求項１〜８のいずれかに記載の半導体チップ搭載基板。
【請求項１０】
前記コア基板と前記第１の配線との界面、前記コア基板と前記第２の配線との界面、前記第２の配線と前記ビルドアップ層の界面、前記ビルドアップ層と前記第３の配線との界面は、少なくともいずれか１つの界面の凹凸が、Ｒａで１．０μｍ以下である請求項２〜９のいずれかに記載の半導体チップ搭載基板。
【請求項１１】
前記第２の配線と、前記ビルドアップ層との間に、カップリング剤を含む皮膜を有する請求項２〜１０のいずれかに記載の半導体チップ搭載基板。
【請求項１２】
コア基板と少なくとも１層のビルドアップ層とを含む半導体チップ搭載基板を製造する製造方法であって、前記コア基板の半導体チップ搭載面と逆の面にのみビルドアップ層を形成することを特徴とする半導体チップ搭載基板の製造方法。
【請求項１３】
コア基板と少なくとも１層のビルドアップ層とを含む半導体チップ搭載基板の製造方法であって、
前記コア基板の一方の面に半導体チップ接続端子及び第１の層間接続端子を含む第１の配線を形成する工程と、
前記コア基板の他方の面に第２の層間接続端子を含む第２の配線を形成する工程と、
前記第１の層間接続端子及び前記第２の層間接続端子を電気的に接続する第１のバイアホールを形成する工程と、
前記コア基板の前記第２の配線上にビルドアップ層を形成する工程と、
前記ビルドアップ層上に第３の層間接続端子を含む第３の配線を形成する工程と、
前記第２の層間接続端子及び前記第３の層間接続端子を電気的に接続する第２のバイアホールを形成する工程と、
さらにその上の最外層のビルドアップ層上にマザーボードと接続するための外部接続端子形成する工程とを有することを特徴とする半導体チップ搭載基板の製造方法。
【請求項１４】
半導体チップ、前記コア基板、前記ビルドアップ層の各々の熱膨張係数をα１、α２、α３（ｐｐｍ／℃）としたとき、α１≦α２≦α３である請求項１２または１３に記載の半導体チップ搭載基板の製造方法。
【請求項１５】
前記コア基板の熱膨張係数が７〜１３ｐｐｍ／℃である請求項１２〜１４のいずれかに記載の半導体チップ搭載基板の製造方法。
【請求項１６】
前記ビルドアップ層の熱膨張係数が１０〜４０ｐｐｍ／℃である請求項１２〜１５のいずれかに記載の半導体チップ搭載基板の製造方法。
【請求項１７】
前記コア基板の厚さが１００〜８００μｍである請求項１２〜１６のいずれかに記載の半導体チップ搭載基板の製造方法。
【請求項１８】
前記コア基板が感光性又は非感光性のガラスである請求項１２〜１７のいずれかに記載の半導体チップ搭載基板の製造方法。
【請求項１９】
前記ビルドアップ層のヤング率が１〜５ＧＰａである請求項１２〜１８のいずれかに記載の半導体チップ搭載基板の製造方法。
【請求項２０】
前記ビルドアップ層が熱硬化性の有機絶縁材料を含んでいる請求項１２〜１９のいずれかに記載の半導体チップ搭載基板の製造方法。
【請求項２１】
前記コア基板と前記第１の配線との界面、前記コア基板と前記第２の配線との界面、前記第２の配線と前記ビルドアップ層の界面、前記ビルドアップ層と前記第３の配線との界面は、少なくともいずれか１つの界面の凹凸が、Ｒａで１．０μｍ以下である請求項１３〜２０のいずれかに記載の半導体チップ搭載基板の製造方法。
【請求項２２】
前記第２の配線と、前記ビルドアップ層との間に、カップリング剤を含む皮膜を形成する工程をさらに有する請求項１３〜２１のいずれかに記載の半導体チップ搭載基板の製造方法。
【請求項２３】
請求項１〜１１のいずれかに記載の半導体チップ搭載基板または請求項１２〜２２のいずれかに記載の製造方法で製造された半導体チップ搭載基板と、前記半導体チップ搭載基板に搭載された半導体チップと、前記半導体チップの少なくともフェース面を封止する樹脂とを含んで構成されることを特徴とする半導体パッケージ。
【請求項２４】
請求項１〜１１のいずれかに記載の半導体チップ搭載基板を製造する工程または請求項１２〜２２のいずれかに記載の製造方法で半導体チップ搭載基板を製造する工程と、前記半導体チップ搭載基板に半導体チップを搭載する工程と、前記半導体チップの少なくともフェース面を樹脂で封止する工程とを有することを特徴とする半導体パッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法に関する。
【０００２】
【従来の技術】
半導体パッケージングの分野では、近年一層の高集積化及び高速対応化の要求が高まっている。これらに対応した半導体パッケージとして、半導体チップを、ガラスエポキシのコア基板上にビルドアップ層を多層形成した半導体チップ搭載基板上に搭載したものが提案されている。このような半導体パッケージは、半導体チップ搭載基板の外部接続端子でさらにマザーボードと呼ばれるより大きな基板に搭載され、マザーボード内の配線によって相互に接続される。このような実装形態をとることによって、半導体チップの電極間隔である０．１〜０．２５ｍｍを、０．５〜１．０ｍｍに広げてボード上に実装することができる。
【０００３】
従来の半導体チップ搭載基板の半導体チップを搭載する面には、ビルドアップ層が形成されていた。ビルドアップ層には近年ガラス繊維などの補強材の入ったプリプレグや補強材のないビルドアップ材が用いられている。ガラス繊維入りのプリプレグを用いたビルドアップ層の平面方向の熱膨張係数は約２０ｐｐｍ／℃であり、厚さ方向の熱膨張係数は約５０ｐｐｍ／℃である。補強材のないビルドアップ材の場合、熱膨張係数は平面方向及び厚さ方向共に６０ｐｐｍ／℃以上である。半導体チップの熱膨張係数は３．５ｐｐｍ／℃であり、ガラス繊維入りのプリプレグ或いは補強材無しのビルドアップ層の約５．７〜１７倍の熱膨張差があるため、半導体チップが搭載された半導体チップ搭載基板が、加熱あるいは冷却されたときにチップと搭載基板との間で熱膨張ミスマッチを起こして半導体チップと搭載基板の電気的な接続が断線するなどの問題がある。
【０００４】
このような問題を解決するために、主としてエポキシ樹脂と非晶質シリカとよりなり熱膨張係数が等方的である絶縁材に、ビアとして所定ピッチで金属が埋設されてなるベース基板と、該ベース基板上にそれぞれ少なくとも一層が交互に積層された絶縁層及び導体層とから形成された回路基板が提案されている（特許文献１参照。）。
また、微細配線の形成においても、エッチングにより配線を形成するサブトラクト法で、歩留り良く形成できる配線は、回路導体幅／回路導体間隔（以下、Ｌ／Ｓという。）＝５０μｍ／５０μｍ程度である。更に微細なＬ／Ｓ＝３５μｍ／３５μｍ程度の配線では、基材表面に比較的薄いめっき層を形成しておき、その上にめっきレジストを形成して、電気めっきで導体を必要な厚さに形成し、その後比較的薄いめっきをソフトエッチングで除去するというセミアディティブ法が使用され始めている。
【０００５】
【特許文献１】
特開２００１−１０２７４９号公報
【０００６】
【発明が解決しようとする課題】
更に微細なＬ／Ｓ＝２５μｍ／２５μｍ未満の配線になると、銅箔の粗化めっきや基材表面を化学的に粗化した形状が１〜３μｍ程度あるため、その粗化の窪み部のめっきをエッチングするために過剰にエッチングする必要があり、配線が細くなったり、配線幅のばらつきが大きくなったりするという問題がある。
更に、このように表面が凹凸形状の配線に高速の電気信号を流すと、表皮効果により電気信号は配線の表面付近に集中して流れるようになるため、伝送損失が大きくなるという問題がある。
【０００７】
本発明の目的は、上記従来技術の問題点を改善するためになされたものであり、その目的は、半導体チップと半導体チップ搭載基板間の熱膨張ミスマッチをそれぞれの材料の熱膨張係数の差を小さくすることで低減し、加熱や冷却時の接続信頼性を高めた半導体チップ搭載基板およびそれを用いた半導体パッケージを提供することである。
また、本発明の他の目的は、微細配線を精度良く形成し、更に高速電気信号を効率よく伝送可能な半導体チップ搭載基板、半導体パッケージ及びそれらの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明は、マザーボードと接続する側の絶縁層から、半導体チップを搭載する側の絶縁層に向けて、順次熱膨張係数の低下する材料を用いることによって、マザーボードから半導体チップまでの熱ストレスを緩和し、熱衝撃に対して接続信頼性の高い半導体チップ搭載基板を提供する。本発明は次のように構成される。
【０００９】
（１）  コア基板と少なくとも１層のビルドアップ層とを含む半導体チップ搭載基板であって、前記コア基板の半導体チップ搭載面と逆の面にのみビルドアップ層が形成されていることを特徴とする半導体チップ搭載基板。
【００１０】
（２）  コア基板と少なくとも１層のビルドアップ層とを含む半導体チップ搭載基板であって、前記コア基板の一方の面に形成された半導体チップ接続端子及び第１の層間接続端子を含む第１の配線と、前記コア基板の他方の面に形成された第２の層間接続端子を含む第２の配線と、前記第１の層間接続端子及び前記第２の層間接続端子を電気的に接続する第１のバイアホールと、前記コア基板の前記第２の配線上に形成されたビルドアップ層と、前記ビルドアップ層上に形成された第３の層間接続端子を含む第３の配線と、前記第２の層間接続端子及び前記第３の層間接続端子を電気的に接続する第２のバイアホールと、さらにその上の最外層のビルドアップ層上に形成されたマザーボードと接続するための外部接続端子とを有することを特徴とする半導体チップ搭載基板。
【００１１】
（３）  半導体チップ、前記コア基板、前記ビルドアップ層の各々の熱膨張係数をα１、α２、α３（ｐｐｍ／℃）としたとき、α１≦α２≦α３である前記（１）または（２）に記載の半導体チップ搭載基板。
（４）  前記コア基板の熱膨張係数が７〜１３ｐｐｍ／℃である前記（１）〜（３）のいずれかに記載の半導体チップ搭載基板。
（５）  前記ビルドアップ層の熱膨張係数が１０〜４０ｐｐｍ／℃である前記（１）〜（４）のいずれかに記載の半導体チップ搭載基板。
【００１２】
（６）  前記コア基板の厚さが１００〜８００μｍである前記（１）〜（５）のいずれかに記載の半導体チップ搭載基板。
（７）  前記コア基板が感光性又は非感光性のガラスである前記（１）〜（６）のいずれかに記載の半導体チップ搭載基板。
（８）  前記ビルドアップ層のヤング率が１〜５ＧＰａである前記（１）〜（７）のいずれかに記載の半導体チップ搭載基板。
（９）  前記ビルドアップ層が熱硬化性の有機絶縁材料を含んでいる前記（１）〜（８）のいずれかに記載の半導体チップ搭載基板。
【００１３】
（１０）  前記コア基板と前記第１の配線との界面、前記コア基板と前記第２の配線との界面、前記第２の配線と前記ビルドアップ層の界面、前記ビルドアップ層と前記第３の配線との界面は、少なくともいずれか１つの界面の凹凸が、Ｒａで１．０μｍ以下である前記（２）〜（９）のいずれかに記載の半導体チップ搭載基板。
（１１）  前記第２の配線と、前記ビルドアップ層との間に、カップリング剤を含む皮膜を有する前記（２）〜（１０）のいずれかに記載の半導体チップ搭載基板。
【００１４】
（１２）  コア基板と少なくとも１層のビルドアップ層とを含む半導体チップ搭載基板を製造する製造方法であって、前記コア基板の半導体チップ搭載面と逆の面にのみビルドアップ層を形成することを特徴とする半導体チップ搭載基板の製造方法。
【００１５】
（１３）  コア基板と少なくとも１層のビルドアップ層とを含む半導体チップ搭載基板の製造方法であって、
前記コア基板の一方の面に半導体チップ接続端子及び第１の層間接続端子を含む第１の配線を形成する工程と、
前記コア基板の他方の面に第２の層間接続端子を含む第２の配線を形成する工程と、
前記第１の層間接続端子及び前記第２の層間接続端子を電気的に接続する第１のバイアホールを形成する工程と、
前記コア基板の前記第２の配線上にビルドアップ層を形成する工程と、
前記ビルドアップ層上に第３の層間接続端子を含む第３の配線を形成する工程と、
前記第２の層間接続端子及び前記第３の層間接続端子を電気的に接続する第２のバイアホールを形成する工程と、
さらにその上の最外層のビルドアップ層上にマザーボードと接続するための外部接続端子形成する工程とを有することを特徴とする半導体チップ搭載基板の製造方法。
【００１６】
（１４）  半導体チップ、前記コア基板、前記ビルドアップ層の各々の熱膨張係数をα１、α２、α３（ｐｐｍ／℃）としたとき、α１≦α２≦α３である前記（１２）または（１３）に記載の半導体チップ搭載基板の製造方法。
（１５）  前記コア基板の熱膨張係数が７〜１３ｐｐｍ／℃である前記（１２）〜（１４）のいずれかに記載の半導体チップ搭載基板の製造方法。
（１６）  前記ビルドアップ層の熱膨張係数が１０〜４０ｐｐｍ／℃である前記（１２）〜（１５）のいずれかに記載の半導体チップ搭載基板の製造方法。
【００１７】
（１７）  前記コア基板の厚さが１００〜８００μｍである前記（１２）〜（１６）のいずれかに記載の半導体チップ搭載基板の製造方法。
（１８）  前記コア基板が感光性又は非感光性のガラスである前記（１２）〜（１７）のいずれかに記載の半導体チップ搭載基板の製造方法。
（１９）  前記ビルドアップ層のヤング率が１〜５ＧＰａである前記（１２）〜（１８）のいずれかに記載の半導体チップ搭載基板の製造方法。
（２０）  前記ビルドアップ層が熱硬化性の有機絶縁材料を含んでいる前記（１２）〜（１９）のいずれかに記載の半導体チップ搭載基板の製造方法。
【００１８】
（２１）  前記コア基板と前記第１の配線との界面、前記コア基板と前記第２の配線との界面、前記第２の配線と前記ビルドアップ層の界面、前記ビルドアップ層と前記第３の配線との界面は、少なくともいずれか１つの界面の凹凸が、Ｒａで１．０μｍ以下である前記（１３）〜（２０）のいずれかに記載の半導体チップ搭載基板の製造方法。
（２２）  前記第２の配線と、前記ビルドアップ層との間に、カップリング剤を含む皮膜を形成する工程をさらに有する前記（１３）〜（２１）のいずれかに記載の半導体チップ搭載基板の製造方法。
【００１９】
（２３）  前記（１）〜（１１）のいずれかに記載の半導体チップ搭載基板または前記（１２）〜（２２）のいずれかに記載の製造方法で製造された半導体チップ搭載基板と、前記半導体チップ搭載基板に搭載された半導体チップと、前記半導体チップの少なくともフェース面を封止する樹脂とを含んで構成されることを特徴とする半導体パッケージ。
【００２０】
（２４）  前記（１）〜（１１）のいずれかに記載の半導体チップ搭載基板を製造する工程または前記（１２）〜（２２）のいずれかに記載の製造方法で半導体チップ搭載基板を製造する工程と、前記半導体チップ搭載基板に半導体チップを搭載する工程と、前記半導体チップの少なくともフェース面を樹脂で封止する工程とを有することを特徴とする半導体パッケージの製造方法。
【００２１】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態を説明する。
（半導体チップ搭載基板）
図１に、本発明の半導体チップ搭載基板の一実施形態（ビルドアップ層２層）の断面模式図を示す。本発明の半導体チップ搭載基板は、図１に示すように、半導体チップが搭載される側の絶縁層であるコア基板１００上に、半導体チップ接続端子（不図示）及び第１の層間接続端子１０１を含む第１の配線１０６ａが形成される。コア基板の反対側には、第２の層間接続端子１０３を含む第２の配線１０６ｂが形成され、第１の層間接続端子と第２の層間接続端子は、コア基板の第１の層間接続用ＩＶＨ（インタースティシャルバイアホール）（以下、第１のバイアホールという。）１０２を介して電気的に接続される。コア基板の第２の配線上には、ビルドアップ層１０４が形成され、ビルドアップ層上には第３の層間接続端子を含む第３の配線１０６ｃが形成され、第２の層間接続端子と第３の層間接続端子は、第２の層間接続用ＩＶＨ（以下、第２のバイアホールという。
）１０８を介して電気的に接続される。ビルドアップ層が複数形成される場合は、同様の構造を積層し、例えば、第３の配線１０６ｃ中、第３の層間接続端子は次のビルドアップ層の層間接続端子と、第３の層間接続用ＩＶＨ（以下、第３のバイアホールという。）１０５を介して電気的に接続される。最外層のビルドアップ層上には、マザーボードと接続される外部接続端子１０７が形成される。
【００２２】
配線の形状や各々の接続端子の配置等は特に制限されず、搭載する半導体チップや目的とする半導体パッケージを製造するために、適宜設計可能である。また、半導体チップ接続端子と第１の層間接続端子等を共用することも可能である。
更に、最外層のビルドアップ層上には、必要に応じてソルダレジスト等の絶縁被覆１０９を設けることもできる。
【００２３】
（コア基板）
半導体チップ搭載基板の、半導体チップが搭載される側に用いられるコア基板の材質は特に問わないが、有機基材、セラミック基材、シリコン基材、ガラス基材などが使用できる。熱膨張係数や絶縁性を考慮すると、セラミックや、ガラスを用いることが好ましい。ガラスのうち非感光性ガラスとしては、ソーダ石灰ガラス（成分例：ＳｉＯ２ ６５〜７５％、Ａｌ２Ｏ３ ０．５〜４％、ＣａＯ  ５〜１５％、ＭｇＯ  ０．５〜４％、Ｎａ２Ｏ  １０〜２０％）、ホウ珪酸ガラス（成分例：ＳｉＯ２ ６５〜８０％、Ｂ２Ｏ３ ５〜２５％、Ａｌ２Ｏ３ １〜５％、ＣａＯ  ５〜８％、ＭｇＯ  ０．５〜２％、Ｎａ２Ｏ  ６〜１４％、Ｋ２Ｏ  １〜６％）等が挙げられる。また、感光性ガラスとしてはＬｉ２Ｏ−ＳｉＯ２系結晶化ガラスに感光剤として金イオン及び銀イオンを含むものが挙げられる。
コア基板の厚さは１００〜８００μｍの範囲であるのが、ＩＶＨ形成性の点で好ましく、更に１５０〜５００μｍの範囲であるのがより好ましい。
【００２４】
（ビルドアップ層）
本発明におけるビルドアップ層１０４は、前記コア基板の半導体チップ搭載面と逆の面にのみ形成されることを特徴とする。ビルドアップ層１０４は、絶縁材料からなるのが好ましい。より好ましくは熱硬化性の有機絶縁材料を含み、さらに好ましくは、これを主成分とする。絶縁材料としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できる。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。
絶縁材料には充填材を添加しても良い。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。
【００２５】
（熱膨張係数）
半導体チップの熱膨張係数とコア基板の熱膨張係数とが近似していて、かつコア基板の熱膨張係数とビルドアップ層の熱膨張係数とが近似していることが好ましい。さらに、半導体チップ、コア基板、ビルドアップ層の各々の熱膨張係数をα１、α２、α３（ｐｐｍ／℃）としたとき、α１≦α２≦α３であることがより好ましい。
具体的には、コア基板の熱膨張係数α２は、７〜１３ｐｐｍ／℃が好ましく、更に好ましくは９〜１１ｐｐ／℃である。ビルドアップ層の熱膨張係数α３は１０〜４０ｐｐｍ／℃であるのが好ましく、更に好ましくは１０〜２０ｐｐｍ／℃である。
【００２６】
（ヤング率）
ビルドアップ層のヤング率は、１〜５ＧＰａであるのが熱ストレスに対する応力緩和の点で好ましい。ビルドアップ層中の充填材は、ビルドアップ層の熱膨張係数が１０〜４０ｐｐｍ／℃、ヤング率が１〜５ＧＰａになるように添加量を適宜調整して添加するのが好ましい。
【００２７】
（平坦性）
コア基板及びビルドアップ層の表面の平坦性は、Ｒａで１．０μｍ以下、特に０．０１〜１．０μｍが高速電気信号の伝達特性の面から好ましく、更に０．０１〜０．４μｍであることがより好ましい。１．０μｍを超えると形成する配線の幅変動が大きく、また、高速電気信号の減衰が大きくなる傾向がある。０．０１μｍ未満では、ピール強度が十分に得られなくなるという傾向がある。
同様に配線表面の平坦性も、Ｒａで１．０μｍ以下であることが好ましい。
すなわち、前記コア基板と前記第１の配線との界面、前記コア基板と前記第２の配線との界面、前記第２の配線と前記ビルドアップ層の界面、前記ビルドアップ層と前記第３の配線との界面は、少なくともいずれか１つの界面の凹凸が、Ｒａで１．０μｍ以下であるのが好ましい。特に０．０１〜１．０μｍが好ましく、更に０．０１〜０．４μｍであることがより好ましい。
【００２８】
（半導体チップ搭載基板の製造方法）
半導体チップ搭載基板は、以下の製造方法の組み合わせで製造することができる。製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。
【００２９】
（配線形成方法）
配線の形成方法としては、コア基板表面またはビルドアップ層上に金属箔を形成し、金属箔の不要な箇所をエッチング除去する方法（サブトラクト法）、コア基板表面またはビルドアップ層上の必要な箇所にのみめっきにより配線を形成する方法（アディティブ法）、コア基板表面またはビルドアップ層上に薄い金属層（シード層）を形成し、その後電解めっきで必要な配線を形成した後、薄い金属層をエッチングで除去する方法（セミアディティブ法）がある。
【００３０】
（エッチングによる配線形成）
金属箔の配線となる箇所にエッチングレジストを形成し、エッチングレジストから露出した箇所に、化学エッチング液をスプレー噴霧して、不要な金属箔をエッチング除去し、配線を形成することができる。例えば、金属箔として銅箔を用いる場合、エッチングレジストは、通常の配線板に用いることのできるエッチングレジスト材料を用いることができ、レジストインクをシルクスクリーン印刷して形成したり、エッチングレジスト用感光性ドライフィルムを銅箔の上にラミネートして、その上に配線形状に光を透過するフォトマスクを重ね、紫外線で露光し、露光しなかった箇所を現像液で除去して形成する。化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常の配線板に用いる化学エッチング液を用いることができる。
【００３１】
（めっきによる配線形成）
また、配線は、コア基板またはビルドアップ層上の必要な箇所にのみめっきを行うことで形成することもでき、通常のめっきによる配線形成技術を用いることができる。
例えば、コア基板に無電解めっき用触媒を付着させた後、めっきが行われない表面部分にめっきレジストを形成して、無電解めっき液に浸漬し、めっきレジストに覆われていない箇所にのみ無電解めっきを行う。その後、必要があればめっきレジストを除去することもできる。さらに、電解めっきにより、高さ５〜５０μｍの配線を形成することもできる。
【００３２】
（セミアディティブ法によるシード層形成）
セミアディティブ法のシード層の形成方法は、蒸着またはめっきによる方法と、金属箔を貼り合わせる方法がある。同様の方法で、サブトラクト法の金属箔を形成することもできる。
【００３３】
（蒸着またはめっきによるシード層の形成）
コア基板表面またはビルドアップ層上に蒸着またはめっきによってシード層を形成することができる。例えば、シード層として、スパッタリングにより下地金属と薄膜銅層を形成する場合、薄膜銅層を形成するために使用されるスパッタリング装置は、２極スパッタ、３極スパッタ、４極スパッタ、マグネトロンスパッタ、ミラートロンスパッタ等を用いることができる。スパッタに用いるターゲットは、密着を確保するために、例えばＣｒ、Ｎｉ、Ｃｏ、Ｐｄ、Ｚｒ、Ｎｉ／Ｃｒ、Ｎｉ／Ｃｕ等の金属を下地金属として用い、５〜５０ｎｍスパッタリングする。その後、銅をターゲットにして２００〜５００ｎｍスパッタリングして薄膜銅層を形成できる。
また、コア基板表面またはビルドアップ層上に銅を０．５〜３μｍ無電解めっきし、形成することもできる。
【００３４】
（金属箔を貼り合わせる方法）
コア基板またはビルドアップ層に接着機能がある場合は、金属箔をプレスやラミネートによって貼り合わせることによりシード層を形成することもできる。しかし、薄いシード層を直接貼り合わせるのは非常に困難であるため、厚い金属箔を張り合わせた後にエッチング等により薄くする方法や、キャリア付金属箔を貼り合わせた後にキャリア層を剥離する方法などがある。前者としては銅／ニッケル／銅の三層銅箔、後者としてはピーラブル銅箔などが使用でき、５μｍ以下のシード層を形成できる。
【００３５】
（セミアディティブによる配線形成）
前述の方法で形成されたシード層上に、めっきレジストを必要なパターンに形成し、シード層を介して電解めっきにより配線を形成する。その後、めっきレジストを剥離し、最後にシード層をエッチング等により除去し、配線が形成できる。
【００３６】
（配線の形状）
配線の形状は特に問わないが、少なくとも半導体チップが搭載される側には半導体チップ接続端子（ワイヤボンド端子等）、その反対面にはマザーボードと電気的に接続される外部接続続端子（はんだボール等が搭載される箇所）及びそれらを繋ぐ展開配線、層間接続端子等から構成される。また、配線の配置も特に問わないが、図２に示すように（内層配線、層間接続端子等は省略。）、半導体チップ接続端子より内側に外部接続端子を形成したファン−インタイプや、図３に示すような半導体チップ接続端子の外側に外部接続端子を形成したファン−アウトタイプ、またはこれらを組み合わせたタイプでもよい。
【００３７】
図２は本発明の一実施形態であるファン−インタイプ半導体チップ搭載基板の平面図である。また、図３は、本発明の別の実施形態であるファン−アウトタイプ半導体チップ搭載基板の平面図である。
図中、１３は、半導体パッケージ領域である。
フリップチップタイプの場合、１４はダイボンドフィルム接着領域、１５は半導体チップ搭載領域である。１６は半導体チップ接続端子である。
ワイヤボンドタイプの場合、１７はダイボンドフィルム接着領域、１８は半導体チップ搭載領域である。
また、１９は外部接続端子、２０は展開配線である。
さらに必要に応じて、半導体チップと電気的に接続されないダミーパターン２１を形成することもできる。ダミーパターンの形状や配置も特には問わないが、半導体搭載領域に均一に配置するのが好ましい。これによって、ダイボンド接着剤で半導体チップを搭載する際に、ボイドが発生しにくくなり、信頼性を向上できる。
【００３８】
（バイアホール）
本発明の半導体チップ搭載基板は、複数の配線層を有するため、各層の配線を電気的に接続するためのバイアホールすなわち層間接続用ＩＶＨ（インタースティシャルバイアホール）を設けることができる。バイアホールは、コア基板またはビルドアップ層に接続用の穴（ＩＶＨ穴）を設け、この穴を導電性ペーストやめっき等で充填し形成できる。穴の加工方法としては、パンチやドリルなどの機械加工、レーザ加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などがある。
また、ビルドアップ層のバイアホールとしては、予めビルドアップ層にバイアホールとなるバンプ等と配線を形成したものを用意し、これをコア基板にプレス等で積層する方法などもある。
【００３９】
（絶縁被覆の形成）
半導体チップ搭載基板の外部接続端子側には絶縁被覆を形成することができる。パターン形成は、ワニス状の材料であれば印刷で行うことも可能であるが、より精度を確保するためには、感光性のソルダレジスト、カバーレイフィルム、フィルム状レジストを用いるのが好ましい。材質としては、エポキシ系、ポリイミド系、エポキシアクリレート系、フルオレン系の材料を用いることができる。
このような絶縁被覆は硬化時の収縮があるため、片面だけに形成すると基板に大きな反りを生じやすい。そこで、必要に応じて半導体チップ搭載基板の両面に絶縁被覆を形成することもできる。さらに、反りは絶縁被覆の厚みによって変化するため、両面の絶縁被覆の厚みは実験的に反りが発生しないように調整することがより好ましい。また、薄型の半導体パッケージとするには、絶縁被覆の厚みが５０μｍ以下であることが好ましく、３０μｍ以下がより好ましい。
【００４０】
（配線のめっき）
配線の必要な部分にニッケル、金めっきを順次施すことができる。さらに必要に応じてニッケル、パラジウム、金めっきとしても良い。これらのめっきは、配線の半導体チップ接続端子と、マザーボードまたは他の半導体パッケージと電気的に接続するための外部接続端子に施されるのが一般的である。このめっきは、無電解めっき、または電解めっきのどちらを用いてもよい。
【００４１】
（半導体チップ搭載基板の製造工程）
本発明の半導体チップ搭載基板は、以下のような工程で製造することができる。図４の（ａ）〜（ｇ）に、本発明の半導体チップ搭載基板の製造方法の実施形態の一例を断面模式図で示す。ただし、製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。
【００４２】
（工程ａ）
（工程ａ）は、図４（ａ）に示すようにコア基板１００上に第１の配線１０６ａを作製する工程である。
例えば片面に銅箔が形成されたコア基板に第１の配線形状にエッチングレジストを形成し、塩化銅や塩化鉄などのエッチング液を用いて作製することができる。ガラス基板上に銅箔を作製するには、スパッタリング、蒸着、めっき等により薄膜を形成した後電気銅めっきで膜厚を所望の厚みまでめっきすることにより得ることができる。
なお、第１の配線１０６ａは、第１の層間接続端子１０１及び半導体チップ接続端子（半導体チップと電気的に接続される部分、不図示）を含んでおり、微細配線の形成方法としてはセミアディティブ法を用いることもできる。
【００４３】
（工程ｂ）
（工程ｂ）は、図４（ｂ）に示すように、前記第１の層間接続端子と、後述する第２の配線とを接続するための第１のバイアホール１０２を形成する工程である。
バイアホールの形成は、コア基板が非感光性基材の場合レーザ光を用いることができる。使用するレーザ光は限定されるものではなく、ＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等を用いることができる。コア基板が感光性基材の場合、バイアホール以外の領域をマスクし、バイアホール部に紫外光を照射する。その後熱処理とエッチングによりバイアホールを形成する。また、コア基板が直接エッチング可能な基材の場合は、エッチングによって形成することもできる。形成されたバイアホールは層間を電気的に接続するために導電性のペーストやめっきなどで充填して層間接続のための導電層を形成することができる。
【００４４】
（工程ｃ）
（工程ｃ）は、図４（ｃ）に示すように、コア基板の第１の配線１０６ａと反対側の面に第２の配線１０６ｂを形成する工程である。コア基板の第１の配線と反対の面に（工程ａ）と同様に銅箔を形成し、その銅箔を必要な配線形状にエッチングレジストを形成し、塩化銅や塩化鉄等のエッチング液を用いて第２の配線を形成する。銅箔の形成方法としては、（工程ａ）と同様にスパッタリング、蒸着、無電解めっきなどで銅薄膜を形成した後、電気めっきを用いて所望の厚みまで銅めっきすることにより得られる。
なお、第２の配線は第２の層間接続端子１０３を含んでおり、微細配線の形成方法としてはセミアディティブ法を用いることもできる。
【００４５】
（工程ｄ）
（工程ｄ）は、図４（ｄ）に示すように前記第２の配線を形成した面にビルドアップ層１０４を形成する工程である。コア基板１００表面及び第２の配線１０６ｂ表面に、上述したようなワニス状の絶縁材料の印刷、スピンコート、またはフィルム状の絶縁材料のラミネートやプレスなどの手法を用いて積層形成してビルドアップ層を得ることができる。絶縁材料が熱硬化性材料を含む場合は、さらに加熱硬化させる。
【００４６】
ビルドアップ層を形成する前に、第２の配線１０６ｂ表面およびコア基板１００表面に、シランカップリング剤等のカップリング剤を含む皮膜（不図示）を形成することが好ましい。このカップリング剤を含む皮膜により、第２の配線１０６ｂ表面とビルドアップ層１０４、さらにはコア基板１００表面とビルドアップ層１０４との接着信頼性を向上させることが可能である。
使用するカップリング剤はシランカップリング剤が好ましく、例えば、シランカップリング剤は、エポキシ基、アミノ基、メルカプト基、イミダゾール基、ビニル基、またはメタクリル基等の官能基を分子中に有し、これらのシランカップリング剤の１種もしくは２種以上の混合物を含有する溶液を使用することができる。シランカップリング剤溶液の調整に使用される溶媒は、水或いはアルコール、ケトン類等を用いることが可能である。また、カップリング剤の加水分解を促進するために、少量の酢酸や塩酸等の酸を添加することもできる。前記カップリング剤の含有量は、溶液全体に対して、０．０１重量％〜５重量％、好ましくは、０．１重量％〜０．５重量％である。カップリング剤による皮膜形成処理は、前記のように調整したカップリング剤溶液に浸漬する、前記溶液をスプレー噴霧する、塗布する等の方法により行うことができる。
前記のシランカップリング剤で処理したコア基板は、自然乾燥、加熱乾燥、または真空乾燥により乾燥を行うが、使用するカップリング剤の種類によって、乾燥前に水洗または超音波洗浄を行うことも可能である。さらに、シランカップリング剤処理前のコア基板表面を、脱脂処理、アルカリ処理、酸処理、水洗などを必要に応じて適宜組合わせて行い、表面を清浄することが好ましい。
【００４７】
（工程ｅ）
（工程ｅ）は、図４（ｅ）に示すように、前記ビルドアップ層に第２のバイアホール１０８を形成する工程であり、バイアホールの形成手段としては、一般的なレーザ穴あけ装置を使用することができる。レーザ穴あけ機で用いられるレーザの種類はＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等を用いることができるが、ＣＯ２レーザが生産性及び穴品質の点で好ましい。また、バイアホール径が３０μｍ未満の場合は、レーザ光を絞ることが可能なＹＡＧレーザが適している。また、ビルドアップ層がエッチング可能な材料である場合は、エッチングによって形成することもできる。
【００４８】
（工程ｆ）
（工程ｆ）は、図４（ｆ）に示すように、前記第２のバイアホールが形成されたビルドアップ層上に、第３の配線１０６ｃを形成する工程である。このような微細配線を形成するプロセスとしてはセミアディティブ法が好ましい。
（工程ｄ）から（工程ｆ）までを繰り返して、図１に示すようにビルドアップ層１０４を２層以上作製してもよい。この場合、最外のビルドアップ層上に形成された層間接続端子が、外部接続端子１０７となる。
【００４９】
（工程ｇ）
（工程ｇ）は、図４（ｇ）に示すように、前記第３の配線１０６ｃを形成した面に次のビルドアップ層１０４を形成し、前記ビルドアップ層に第３のバイアホール１０５を形成し、さらに外部接続端子１０７以外の配線等を保護するための絶縁被覆１０９を形成する工程である。絶縁被覆材としては、ソルダレジストが一般的に用いられ、熱硬化型や光硬化型のもが使用できるが、レジスト形状を精度良く仕上げることができる光硬化型のものが好ましい。
【００５０】
（半導体チップ搭載基板の形状）
半導体チップ搭載基板の形状は、特に問わないが、図５に示すようなフレーム形状にすることが好ましい。半導体チップ搭載基板の形状をこのようにすることで、半導体パッケージの組立てを効率よく行うことができる。以下、好ましいフレーム形状について詳細に説明する。
図５の（ａ）は本発明の半導体チップ搭載基板のフレーム形状の一例を表す全体の平面図であり、（ｂ）は（ａ）の破線部分の拡大図である。図５のように、半導体パッケージ領域１３（１個の半導体パッケージとなる部分）を行及び列に各々複数個等間隔で格子状に配置したブロック２３を形成する。さらに、このようなブロックを複数個行及び列に形成する。図５では、２個のブロックしか記載していないが、必要に応じて、ブロックも格子状に配置してもよい。
【００５１】
ここで、半導体パッケージ領域間のスペース部の幅は、５０〜５００μｍが好ましく、１００〜３００μｍがより好ましい。さらに、後に半導体パッケージを切断するときに使用するダイサーのブレード幅と同じにするのが最も好ましい。
このように半導体パッケージ領域を配置することで、半導体チップ搭載基板２２の有効利用が可能になる。
また、半導体チップ搭載基板２２の端部には、位置合わせ用ガイド穴１１のような位置決めのマーク等を形成することが好ましく、貫通穴によるピン穴であることがより好ましい。ピン穴の形状や配置は、形成方法や半導体パッケージの組立て装置に合うように選択すればよい。
さらに、前記半導体パッケージ領域間のスペース部や前記ブロックの外側には補強パターン２４を形成することが好ましい。補強パターンは、別途作製し半導体チップ搭載基板と貼り合わせてもよいが、半導体パッケージ領域に形成される配線と同時に形成された金属パターンであることが好ましく、さらに、その表面には、配線と同様のニッケル、金などのめっきが施すか、絶縁被覆をすることがより好ましい。補強パターンが、このような金属の場合は、電解めっきの際のめっきリードとして利用することも可能である。また、ブロックの外側には、ダイサーで切断する際の切断位置合わせマーク２５を形成することが好ましい。
このようにして、半導体チップ搭載基板を作製することができる。
【００５２】
（半導体パッケージ）
半導体パッケージは、前記半導体チップ搭載基板と、前記半導体チップ搭載基板に搭載された半導体チップと、前記半導体チップの少なくともフェース面を封止する樹脂とを含んで構成される。
図６に、本発明のフリップチップタイプ半導体パッケージの実施形態の一例を断面模式図で示す。図６に示すように本発明の半導体パッケージは、上記本発明の半導体チップ搭載基板に、さらに半導体チップ１１１が搭載されているもので、半導体チップと半導体チップ接続端子とを接続バンプ１１２を用いてフリップチップ接続することによって電気的に接続して得ることができる。さらに、これらの半導体パッケージには、図示するように、半導体チップと半導体チップ搭載基板の間を熱硬化性樹脂等のアンダーフィル材１１３で封止することが好ましい。アンダーフィル材の熱膨張係数は、半導体チップ及びコア基板１００の熱膨張係数と近似していることが好ましい。さらに好ましくは（半導体チップの熱膨張係数）≦（アンダーフィル材の熱膨張係数）≦（コア基板の熱膨張係数）である。さらに、半導体チップの搭載には異方導電性フィルム（ＡＣＦ）や導電性粒子を含まない接着フィルム（ＮＣＦ）を用いて行うこともできる。この場合は、アンダーフィル材で封止する工程の必要がないため、効率的である。さらに、半導体チップを搭載する際に超音波を併用すれば、電気的な接続が低温でしかも短時間で行えるためより好ましい。
また、マザーボードとの電気的な接続を行うために、外部接続端子には、例えばはんだボール１１４を用いることができる。はんだボールには共晶はんだやＰｂフリーはんだが用いられる。はんだボールを外部接続端子に固着する方法としては、Ｎ２リフロー装置を用いるのが一般的である。
【００５３】
また、図７には、ワイヤボンドタイプ半導体パッケージの実施形態の断面図を示す。半導体チップの搭載には、一般のダイボンドペーストも使用できるが、図７に示すようにダイボンドフィルム１１７を用いるのがより好ましい。半導体チップと半導体チップ接続端子との電気的な接続は金ワイヤ１１５を用いたワイヤボンドで行うのが一般的である。半導体チップの封止は、半導体用封止樹脂１１６をトランスファモールドで行うことができる。封止領域は、半導体チップの必要な部分だけを封止しても良いが、図７のように半導体パッケージ領域全体を封止してもよい。これは、半導体パッケージ領域を行及び列に複数個配列した半導体チップ搭載基板において、基板と封止樹脂を同時にダイサー等で切断する場合、特に有効な方法である。
最後に、ダイサー等を用いて個々の半導体パッケージに切断する。
【００５４】
【実施例】
次に、実施例を挙げて本発明をさらに説明するが、本発明はこれら実施例に限定されるものではない。
実施例１
（工程ａ）
図４に示すように、コア基板１００として０．４ｍｍ厚のソーダガラス基板（熱膨張係数１１ｐｐｍ／℃）を用意し、片面にスパッタリングにより２００ｎｍの銅薄膜を形成した後、電気銅めっきで１０μｍの厚さまでめっきを行った。スパッタリングは、日本真空技術株式会社製装置型番ＭＬＨ−６３１５を用いて以下に示した条件で行った。その後、第１の配線１０６ａとなる部分にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングして第１の配線１０６ａ（第１の層間接続端子１０１及び半導体チップ接続端子（不図示）を含む。）を形成した。
〔条件〕
電流：３．５Ａ
電圧：５００Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：５ｎｍ／秒
【００５５】
（工程ｂ）
第１の配線が形成されたガラス基板の第１の配線と反対面から第１の層間接続端子に到達するまで、レーザで５０μｍのＩＶＨ穴を形成した。レーザにはＹＡＧレーザＬＡＶＩＡ−ＵＶ２０００（住友重機械工業株式会社製、商品名）を使用し、周波数４ｋＨｚ、ショット数５０、マスク径０．４ｍｍの条件で行った。
得られたＩＶＨの穴に導電性ペーストＭＰ−２００Ｖ（日立化成工業株式会社製、商品名）を充填してガラス基板の第１の層間接続端子と電気的に接続し、第１のバイアホール１０２を形成した。
【００５６】
（工程ｃ）
（工程ｂ）で形成された第１のバイアホールと電気的に接続するために、ガラス基板の、第１の配線と反対側の面にスパッタリングにより２００ｎｍの銅薄膜を形成した後電気銅めっきで１０μｍの厚さまでめっきを行った。スパッタリングは、（工程ａ）と同様に行った。さらに、（工程ａ）と同様に第２の配線の形状にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングして第２の配線１０６ｂ（第２の層間接続端子１０３を含む。）を形成した。
【００５７】
（工程ｄ）
（工程ｃ）で形成した第２の配線側の面に、シランカップリング剤処理をした後、ビルドアップ層１０４を次のように形成した。すなわち、絶縁樹脂材料であるＦＴＦ（日立化成工業株式会社製、商品名）を用いて、スピンコート法で、２０００ｒｐｍで１０μｍ厚の絶縁層を形成し、５０℃１５分、１００℃１５分、１５０℃１５分、２００℃６０分間順次加熱硬化してビルドアップ層を得た。このビルドアップ層の、熱膨張係数は２０ｐｐｍ／℃、ヤング率は１．５ＧＰａであった。
【００５８】
（工程ｅ）
ビルドアップ層１０４の表面から第２の層間接続用端子１０３に到達するまで、レーザで５０μｍのＩＶＨ穴を形成した。レーザにはＹＡＧレーザＬＡＶＩＡ−ＵＶ２０００（住友重機械工業株式会社製、商品名）を使用し、周波数４ｋＨｚ、ショット数２０、マスク径０．４ｍｍの条件で行った。
【００５９】
（工程ｆ）
第３の配線１０６ｃ形成及び第２のバイアホール１０８形成のために、スパッタリングにより給電層となる下地金属Ｎｉ層２０ｎｍと薄膜銅層２００ｎｍとを形成した。スパッタリングは、日本真空技術株式会社製ＭＬＨ−６３１５を用いて以下に示した条件で行った。
〔条件〕
（ニッケル）
電流：５．０Ａ
電流：３５０Ｖ
電圧アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：０．３ｎｍ／秒
（銅）
電流：３．５Ａ
電圧：５００Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：５ｎｍ／秒
【００６０】
次に、めっきレジストＰＭＥＲ  Ｐ−ＬＡ９００ＰＭ（東京応化工業株式会社製、商品名）をスピンコート法で膜厚２０μｍのレジスト層を形成した。１０００ｍＪ／ｃｍ２の条件で露光し、ＰＭＥＲ現像液Ｐ−７Ｇを用いて２３℃で６分間浸漬揺動し、Ｌ／Ｓ＝１０μｍ／１０μｍのレジストパターンを形成した。その後、硫酸銅めっき液を用いてパターン銅めっきを約５μｍ行った。めっきレジストの剥離は、メチルエチルケトンを用いて室温で１分間浸漬し除去した。銅スパッタ膜のクイックエッチングには、ＣＰＥ−７００（三菱瓦斯化学株式会社製、商品名）の５倍希釈液を用いて、３０℃で３０秒間浸漬揺動することによりエッチング除去し配線を形成した。
【００６１】
（工程ｇ）
この後、（工程ｄ）〜（工程ｆ）までを再度繰り返し、ビルドアップ層及び外部接続端子１０７を含む最外層の配線をさらに一層形成し、最後にソルダレジスト１０９を形成して、図１（１パッケージ分の断面図）、図２（１パッケージ分の平面図）、及び図５（半導体チップ搭載基板全体図）に示すようなファン−インタイプＢＧＡ用半導体チップ搭載基板を作製した。
【００６２】
（工程ｈ）
前記（工程ａ）〜（工程ｇ）により作製された半導体チップ搭載基板の半導体チップ搭載領域に、接続バンプ１１２の形成された半導体チップ１１１を、フリップチップボンダを用いて超音波を印加しながら必要な数だけ搭載した。さらに、半導体チップ搭載基板と半導体チップの隙間に、半導体チップ端部からアンダーフィル材１１３を注入し、オーブンを用いて８０℃で１時間の１次硬化及び１５０℃で４時間の２次硬化を行った。次に、外部接続端子に直径０．４５ｍｍの鉛・錫共晶はんだボール１１４をＮ２リフロー装置で融着した。最後に、幅２００μｍのブレードを装着したダイサーで半導体チップ搭載基板を切断し、図６に示す半導体パッケージを作製した。
【００６３】
実施例２
（工程ａ）〜（工程ｇ）
ガラス基板を板厚０．６ｍｍ、熱膨張係数８．５ｐｐｍ／℃の感光性のガラスＰＳＧ−１（株式会社住田光学ガラス製、商品名）を用い、エッチングによって第１のバイアホールを形成した以外は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板を作製した。
【００６４】
（工程ｈ）
前記（工程ａ）〜（工程ｇ）により作製された半導体チップ搭載基板の半導体チップ搭載領域に、ダイボンドフィルムＤＦ−１００（日立化成工業株式会社製、商品名）１１７を用いて、半導体チップ１１１を必要な数だけ搭載した。次に、ワイヤボンダＵＴＣ２３０（株式会社新川製、商品名）で、半導体チップ上の端子と半導体チップ搭載基板の半導体チップ接続端子とを、直径２５μｍの金ワイヤ１１５で電気的に接続した。さらに、半導体チップを封止樹脂１１６であるＣＥＬ９２００（日立化成工業株式会社製、商品名）を用いて、圧力１０ＭＰａ、温度１８０℃、時間９０秒で、図５に示す１つのブロック２３を一体にトランスファモールドした。次に、温度１８０℃のオーブンで５時間の熱処理を行い、封止樹脂及びダイボンドフィルムを完全硬化して、外部接続端子に直径０．４５ｍｍの鉛・錫共晶はんだボール１１４をＮ２リフロー装置で融着した。最後に、幅２００μｍのブレードを装着したダイサーで封止樹脂と半導体チップ搭載基板を同時に切断し、図７に示す半導体パッケージを作製した。
【００６５】
比較例
（工程ａ）〜（工程ｇ）
コア基板として、ガラス基板の代わりに０．４ｍｍ厚のガラス布エポキシ樹脂基板（熱膨張係数１５ｐｐｍ／℃）を用い、このガラス布エポキシ樹脂基板の両側にビルドアップ層を設けた以外は、実施例１と同様にファン−インタイプＢＧＡ用半導体チップ搭載基板を作製した。
【００６６】
（工程ｈ）
実施例１と同様の方法で半導体パッケージを作製した。
【００６７】
以上のように作製した各半導体チップ搭載基板及び半導体パッケージのサンプルに、以下の試験を行った。
〔試験〕
平坦性：
工程ｄで形成したビルドアップ層１０４の表面粗さ（Ｒａ）を、触針式表面粗さ計  サーフテストＳＶ−４００（株式会社ミツトヨ製商品名）を用いて測定した。結果を表１に示す。
【００６８】
配線形成性：
回路導体幅／回路導体間隔（Ｌ／Ｓ）＝１０μｍ／１０μｍ導体回路の形成性として、導体の幅が設計値の２／３以下に細くなっている個所が導体幅の長さ以上にあるもの、または導体間隔が設計値の２／３以下に細くなっている個所が導体幅の長さ以上にあるもの、を「形成不可」とした。結果を表１に示す。
【００６９】
半導体パッケージの信頼性試験：
各々の半導体パッケージサンプルを、吸湿処理を行った後、サンプル数２２個を到達温度２４０℃、長さ２ｍのリフロー炉に０．５ｍ／分の条件で流してリフローし、クラックの発生を調べた。結果を表２に示す。また、同様に半導体パッケージサンプル数２２個を厚さ０．８ｍｍのマザーボードに実装し、−５５〜１２５℃  各３０分の条件で温度サイクル試験を行い、はんだボールの接続信頼性を調べた。結果を表３に示す。
【００７０】
【表１】
2004235601.tif 000002
【００７１】
【表２】
2004235601.tif 000003
【表３】
2004235601.tif 000004
【００７２】
【発明の効果】
本発明によれば、半導体チップ搭載基板の、マザーボードに接続する側のビルドアップ層と、前記搭載用の半導体チップを搭載する側のコア基板との熱膨張ミスマッチを低減して半導体チップからマザーボードまでの間の熱ストレスを緩和できる。また、平坦なコア基板を用いることにより微細な薄膜配線の形成が可能になる。さらに低誘電率のビルドアップ層により熱サイクル試験での接続信頼性をより確保することができる。これらにより、実装信頼性に優れた半導体パッケージを作製することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態が適用される半導体チップ搭載基板の断面図である。
【図２】本発明の一実施形態であるファン−インタイプ半導体チップ搭載基板の平面図である。
【図３】本発明の別の実施形態であるファン−アウトタイプ半導体チップ搭載基板の平面図である。
【図４】（ａ）〜（ｇ）は本発明の半導体チップ搭載基板の製造方法の一実施形態を示す工程図である。
【図５】（ａ）本発明の半導体チップ搭載基板のフレーム形状の一例を表す全体の平面図である。
（ｂ）（ａ）の破線部分の拡大図である。
【図６】本発明の一実施形態が適用されるフリップチップタイプ半導体パッケージの断面図である。
【図７】本発明の一実施形態が適用されるワイヤボンドタイプ半導体パッケージの断面図である。
【符号の説明】
１１  位置合わせ用ガイド穴
１３  半導体パッケージ領域
１４  ダイボンドフィルム接着領域（フリップチップタイプ）
１５  半導体チップ搭載領域（フリップチップタイプ）
１６  半導体チップ接続端子
１７  ダイボンドフィルム接着領域（ワイヤボンドタイプ）
１８  半導体チップ搭載領域（ワイヤボンドタイプ）
１９  外部接続端子
２０  展開配線
２１  ダミーパターン
２２  半導体チップ搭載基板
２３  ブロック
２４  補強パターン
２５  切断位置合わせマーク
１００    コア基板
１０１    第１の層間接続端子
１０２    第１のバイアホール
１０３    第２の層間接続端子
１０４    ビルドアップ層
１０５    第３のバイアホール
１０６ａ  第１の配線
１０６ｂ  第２の配線
１０６ｃ  第３の配線
１０７    外部接続端子
１０８    第２のバイアホール
１０９    絶縁被覆（ソルダレジスト）
１１１    半導体チップ
１１２    接続バンプ
１１３    アンダーフィル材
１１４    はんだボール
１１５    金ワイヤ
１１６    封止樹脂
１１７    ダイボンドフィルム
【図１】
2004235601.tif 000005
【図２】
2004235601.tif 000006
【図３】
2004235601.tif 000007
【図４】
2004235601.tif 000008
【図５】
2004235601.tif 000009
【図６】
2004235601.tif 000010
【図７】
2004235601.tif 000011