(57)【要約】【課題】固体撮像素子において、製造プロセスのばらつきや周囲温度の変化による特性変動により、飽和信号が劣化することを抑制する。【解決手段】信号読出時に、受光ダイオード１ａと信号検出用トランジスタ２ａを有する高照度特性用セル１０ａと、受光ダイオード１ｂと信号検出用トランジスタ２ｂを有する暗時特性用セル１０ｂと、これらの両出力が両入力とされたオペアンプである差動増幅回路４とを有する電圧発生回路１０により、画素セル２０に印加される制御電圧（制御電圧）を生成する。電圧発生回路１０は、画素セル２０と同じ素子構造で同時に作製された受光ダイオード１ａ、１ｂと信号検出用トランジスタ２ａ、２ｂとを含むため、画素セル２０が特性変動すると、電圧発生回路１０でも同様の特性変動が生じ、画素セル２０の特性変動に追従した最適な制御電圧を発生させる。【選択図】    図１
2004349985.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により発生した信号電荷量に応じた信号を読み出し可能とする画素セルが一または複数配列された固体撮像装置において、
該画素セルから該信号を読み出し制御する制御電圧を生成する電圧発生回路が設けられ、該電圧発生回路は、該画素セルと同じ素子構造で同時に作製された素子を有する固体撮像装置。
【請求項２】
前記画素セルは、光照射により信号電荷を発生する受光ダイオードと、該受光ダイオードからの信号電荷を蓄積可能とする電荷蓄積領域が設けられ、該電荷蓄積領域に蓄積された電荷量に応じた信号を読み出し可能とする信号検出用トランジスタとを有する請求項１に記載の固体撮像装置。
【請求項３】
前記電圧発生回路は、前記信号の読み出し時に、前記信号検出用トランジスタを制御する制御電圧を生成するものであり、前記画素セルと同じ素子構造で同時に作製された受光ダイオードおよび信号検出用トランジスタを有する請求項２に記載の固体撮像装置。
【請求項４】
前記電圧発生回路は、前記画素セルと同じ素子構造で同時に作製された受光ダイオードおよび信号検出用トランジスタがそれぞれに設けられた第１セルおよび第２セルと、該第１セルおよび第２セルからの各出力端を両入力端とし、前記制御電圧を出力可能とする差動増幅回路とを有する請求項３に記載の固体撮像装置。
【請求項５】
前記信号の読み出し時において、
前記第１セルを構成する信号検出用トランジスタは、ソースが前記差動増幅回路の一方入力端と第１定電流源に接続され、ゲートが接地電圧端に接続され、ドレインが電源電圧供給端に接続され、
前記第２セルを構成する信号検出用トランジスタは、ソースが該差動増幅回路の他方入力端と第２定電流源に接続され、ゲートが該差動増幅回路の出力端に接続され、ドレインが電源電圧供給端に接続された請求項４に記載の固体撮像装置。
【請求項６】
前記第１セルは、前記電荷蓄積領域から信号電荷が溢れている飽和状態またはこれと同等の飽和状態とされ、前記第２セルは、該電荷蓄積領域に信号電荷がない状態またはこれと同等の状態とされている請求項４または５に記載の固体撮像装置。
【請求項７】
前記差動増幅回路には、入力電圧にオフセット値を加える構成が設けられている請求項４に記載の固体撮像装置。
【請求項８】
前記第１定電流源と第２定電流源には互いに異なる電流量が設定されている請求項４に記載の固体撮像装置。
【請求項９】
前記信号検出用トランジスタは、前記信号の読み出し時にソースフォロワ回路として動作する請求項５に記載の固体撮像装置。
【請求項１０】
請求項４または５に記載の固体撮像装置を駆動する固体撮像装置の駆動方法であって、
前記信号の読み出し時に、前記第１セルを構成する信号検出用トランジスタのゲートに非選択電圧を印加する固体撮像装置の駆動方法。
【請求項１１】
前記信号の読み出し時に、
前記第１セルは、前記電荷蓄積領域からの信号電荷の掃き出し動作を行わずに前記電荷蓄積領域に信号電荷を蓄積させて、該電荷蓄積領域から信号電荷が溢れている飽和状態またはこれと同等の飽和状態とし、
前記第２セルは、前記電荷蓄積領域からの信号電荷の掃き出し動作を行って、当該電荷蓄積領域に信号電荷がない状態またはこれと同等の状態とする請求項１０に記載の固体撮像装置の駆動方法。
【請求項１２】
前記信号の読み出し時に、
前記第１セルは、前記電荷蓄積領域からの信号電荷の掃き出し動作を行わずに前記電荷蓄積領域に信号電荷を蓄積させた後に、信号電荷の注入動作を行って、該電荷蓄積領域から信号電荷が溢れている飽和状態またはこれと同等の飽和状態とし、
前記第２セルは、前記電荷蓄積領域からの信号電荷の掃き出し動作を行って、当該電荷蓄積領域に信号電荷がない状態またはこれと同等の状態とする請求項１０に記載の固体撮像装置の駆動方法。
【請求項１３】
前記信号の読み出し時に、前記差動増幅回路から出力される制御電圧を、各画素セルを構成する信号検出用トランジスタのゲートに印加する請求項１０〜１２の何れかに記載の固体撮像装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばビデオカメラ、電子カメラ、画像入力カメラ、スキャナおよびファクシミリなどの画像入力デバイス装置に用いられ、例えば閾値電圧変調方式のＭＯＳ型イメージセンサなどを用いた固体撮像装置およびその駆動方法に関する。
【０００２】
【従来の技術】
現在、例えばＣＣＤ型イメージセンサやＭＯＳ型イメージセンサなどの半導体イメージセンサは、ほとんどの画像入力デバイス装置に適用されている。特に、近年では、消費電力が小さく、かつ、周辺回路と同じＣＭＯＳ技術で作製することができる利点を活かして、ＭＯＳ型イメージセンサが見直されている。
【０００３】
このような世の中の動向に対して、例えば特許文献１には、ＭＯＳ型イメージセンサの改良を行い、光信号検出用ＭＯＳトランジスタのチャンネル領域下に電荷蓄積領域としてのキャリアポケット領域（高濃度埋め込み層）を設けた固体撮像素子が開示されている。
【０００４】
図７は、この特許文献１に開示されている従来のＭＯＳ型イメージセンサの１画素分の構成を示す上面図であり、図８は図７のＡ−Ａ線断面図である。なお、このＭＯＳ型イメージセンサでは、複数の画素セル（単位画素）が縦方向および横方向に２次元的（例えばマトリクス状）に配置されている。
【０００５】
図７において、各画素セル２０はそれぞれ、光を受光して電荷を発生する受光ダイオード２１と、その受光ダイオード２１に隣接して設けられ、受光ダイオード２１で発生した電荷を信号として検出する信号検出用ＭＯＳトランジスタ２２とによって構成されており、これらの受光ダイオード２１と信号検出用ＭＯＳトランジスタ２２とは電位的にフローテイング状態のＰ型ウェル領域３４によって接続されている。
【０００６】
受光ダイオード２１は、Ｎ型ウェル領域３２によって囲まれ、光を受光して電荷を発生するＰ型ウェル領域３４と、そのＰ型ウェル領域３４の表層に形成されたＮ型領域（信号検出用ＭＯＳトランジスタのドレイン領域３３に対応）とにより構成されている。
【０００７】
Ｎ型ウェル領域３２はＰ型ウェル領域３４を囲むように設けられドレイン領域３３と接続されている。Ｎ型ウェル領域３２の下部領域および隣接画素セル間の領域にはＰ（Ｐ＋）型チャネルストップ領域３１が設けられている。このＰ（Ｐ＋）型チャネルストップ領域３１およびＰ型基板３０によってＮ型ウェル領域３２が分離され、かつ各画素セル間が分離されている。
【０００８】
信号検出用ＭＯＳトランジスタ２２は、Ｎ型（Ｎ＋）ドレイン領域３３と、Ｐ型ウェル領域３４と、Ｎ型（Ｎ＋）ソース領域３５と、Ｐ型（Ｐ＋）ホールポケット領域（電荷蓄積領域）３６と、ゲート電極３７とを有している。
【０００９】
Ｎ型ドレイン領域３３は、ゲート電極３７の外周を囲むようにＰ型ウェル領域３４の表面側に形成されている。
【００１０】
Ｎ型ソース領域３５は、ゲート電極３７の内側にあってＰ型ウェル領域３４の表面側に形成されている。
【００１１】
Ｐ型ホールポケット領域３６は、ゲート電極３７の下方位置にあって、ソース領域３５の近傍のＰ型ウェル領域３４内に、ソース領域３５を囲むように平面視リング状（環状）に形成されている。
【００１２】
ゲート電極３７は、Ｐ型ウェル領域３４上にゲート絶縁膜（図示せず）を介して平面視リング状（環状）に設けられている。
【００１３】
上記構成により、以下に、このＭＯＳ型イメージセンサ２０の基本動作について、図９の信号波形図をその一例として説明する。
【００１４】
図９（ａ）は選択ラインの動作波形図であり、図９（ｂ）は非選択ラインの動作波形図である。
【００１５】
（蓄積期間）
この蓄積期間には、選択ラインであるか、非選択ラインであるかに拘わらず、信号検出用ＭＯＳトランジスタ２２のドレイン電圧およびソース電圧が１Ｖに設定され、ゲート電圧が３Ｖ程度に設定される。
【００１６】
また、この蓄積期間には、受光ダイオード２１のフローテイングＰ型ウェル領域３４内に光発生信号（電荷）が生成される。生成された光発生信号（電荷）は、ホールポケット領域３６が高濃度不純物領域であるために、Ｐ型濃度勾配による電界により、Ｐ型ウェル領域３４から転送されてホールポケット領域３６に集められる。
【００１７】
信号検出用ＭＯＳトランジスタ２２がＯＮ状態であり、信号検出用ＭＯＳトランジスタ２２のドレイン領域３３とソース領域３５との間が完全に導通状態となっているため、ゲート電極３７直下は電子層で埋められている。したがって、ドレイン領域３３、ソース領域３５およびゲート電極３７直下は全て電子層になり、これによって界面付近で発生する暗電流成分が抑えられる。
【００１８】
（Ｓ読出期間）
このＳ（信号）読み出し期間に、選択ラインでは、信号検出用ＭＯＳトランジスタ２２のソース領域３５が各列に共通な定電流源に接続され、ドレイン領域３３、ソース領域３５およびゲート電極３７によってソースフォロワ回路が構成される。図９（ａ）に示すように、ドレイン電圧が３Ｖに設定され、ゲート電圧が２Ｖ程度に設定されることによって、信号検出用ＭＯＳトランジスタ２２を飽和領域で動作させる。これによって、ホールポケット領域３６（電荷蓄積領域）に蓄積された電荷量（信号量）に応じてソース電位が変調されて、信号として読み出されている。
【００１９】
一方、非選択ラインでは、信号検出用ＭＯＳトランジスタ２２のソース領域３５が垂直方向の各画素セル２０で共通であるため、図９（ｂ）に示すように、全てのゲート電圧が０Ｖに設定されて、非選択ラインのＳ読み出し動作がカットオフ（遮断）状態にされている。
【００２０】
（掃出期間）
この掃き出し期間に、選択ラインでは、信号検出用ＭＯＳトランジスタ２２のドレイン領域３３、ソース領域３５およびゲート電極３７に５Ｖ〜７Ｖ程度の高電圧が印加される。この例では、図９（ａ）に示すように、ドレイン電圧およびソース電圧が５Ｖに設定され、ゲート電圧が７Ｖに設定されている。これによって、ホールポケット領域３６に蓄積されている信号電荷が全てＰ型基板３０側に排出される。
【００２１】
一方、非選択ラインでは、ソース領域３５が垂直方向の各画素セル２０で共通であるため、図９（ｂ）に示すように、ソース領域３５に５Ｖという高電圧が印加されるが、Ｓ信号読み出し期間と同様に、全てのゲート電圧が０Ｖに設定されて、非選択ラインの掃き出し動作もカットオフ（遮断）状態にされている。
【００２２】
（Ｎ読出期間）
このＮ（ノイズ）読み出し期間に、選択ラインでは、Ｓ信号読み出し期間と同様に、ソース領域３５が各列に共通な定電流源に接続され、ドレイン領域３３、ソース領域３５およびゲート電極３７によってソースフォロワ回路が構成される。図９（ａ）に示すように、ドレイン電圧が３Ｖに設定され、ゲート電圧が２Ｖ程度に設定されることによって、信号検出用ＭＯＳトランジスタ２２を飽和領域で動作させる。これによって、ホールポケット領域３６（電荷蓄積領域）に電荷（信号）が存在しない状態の信号レベルが読み出される。
【００２３】
一方、非選択ラインでは、ソース領域３５が垂直方向の各画素セル２０で共通であるため、Ｓ読み出し期間と同様に、図９（ｂ）に示すように、全てのゲート電圧が０Ｖに設定されて、非選択ラインのＮ読み出し動作もカットオフ（遮断）状態にされている。
【００２４】
最終的には、Ｓ読み出し期間で読み出された信号（Ｓ出力）とＮ読み出し期間で読み出された信号（Ｎ出力）との差分を、差動増幅回路やクランプ回路などを介して出力させることによって、各画素セル２０毎の信号検出用ＭＯＳトランジスタ２２のオフセットのばらつきによる影響を低減している。
【００２５】
上記従来のＭＯＳ型イメージセンサの基本動作において、読み出し期間（Ｓ読出期間およびＮ読出期間）では、信号検出用ＭＯＳ型トランジスタ２２はソースフォロワ回路として動作する。この場合の１画素セル分の回路構成を図１０に示している。
【００２６】
図１０は、上記従来のＭＯＳ型イメージセンサの１画素分を定電流源と共に示す回路図であり、図１１は、このときにゲート電極に印加される読み出し電圧とソース電圧との関係を示す図である。なお、図１１では、縦軸がソース電圧、横軸が読み出し電圧（ゲート電圧）を示している。
【００２７】
図１０および図１１において、信号検出用ＭＯＳ型トランジスタ２２は、受光ダイオード２１に照射される光が多くなって、生成される電荷量が多くなると、その閾値が低くなる。したがって、照射光量が多くなるほど、同一のゲート電圧ＶＧを印加しても、ソース電圧ＶＳが上昇する。
【００２８】
このソース電圧ＶＳの変化量は、信号電荷量に比例するため、図１１に示すような明時信号：ＶＳ（１）−ＶＳ（０）が信号成分として読み出される。ここで、ＶＳ（１）およびＶＳ（０）はそれぞれ、所定のゲート電圧印加時における明時のソース電圧と暗時のソース電圧を表している。
【００２９】
一方、図１２のポテンシャル図に示すように、信号検出用ＭＯＳ型トランジスタ２２が飽和状態になるほどの高照度時には、信号検出用ＭＯＳ型トランジスタ２２のホールポケット領域３６に過剰な光発生信号（図中の斜線部分）が信号電荷として蓄積され、Ｎ型ウェル領域３２によるポテンシャルバリアを越えてＰ型基板３０側に信号電荷が溢れ出して、それ以上、ホールポケット領域３６内に信号電荷を蓄積させることができない飽和状態となる。
【００３０】
また、図１３のポテンシャル図に示すように、ゲート電圧が高くなるほど、Ｎ型ウェル領域３２によるポテンシャルの障壁（バリア）が相対的に低くなって、Ｐ型基板３０に信号電荷が溢れ出し易くなるため、ホールポケット領域３６に蓄積させることができる最大の信号電荷量は減少する（図１３の斜線部分）。
【００３１】
図１１において、ホールポケット領域３６に蓄積される信号電荷が飽和するほどの高照度時に、ソース電圧ＶＳに対するゲート電圧ＶＧの傾きが、明時特性や暗時特性の傾きよりも小さくなっているのは、このような理由からである。
【００３２】
ところで、上記ＭＯＳ型イメージセンサにおいて、信号読み出し時（Ｓ読出期間およびＮ読出期間）に、信号検出用ＭＯＳトランジスタ２２のゲート電極３７に印加されるゲート電圧は、以下のようにして決定される。
【００３３】
まず、各信号検出用ＭＯＳトランジスタ２２のソース領域３５が垂直方向の各画素セル２０で共通して設けられており、ソース電圧ＶＳが光の照射量に応じて正電位方向に変化する（光の照射量が多くなるとソース電圧ＶＳが上昇する）ため、選択ラインのソース電圧ＶＳは、非選択ラインのソース電圧ＶＳよりも高くなっていることが必要である。選択ラインのソース電圧ＶＳが非選択ラインのソース電圧ＶＳよりも低い場合には、非選択ラインの画素セル２０のソース電圧ＶＳが読み出されることになるからである。
【００３４】
したがって、図１１に示すＶＳ０（２）＜ＶＳ（０）という条件が満たされるゲート電圧ＶＧとする必要がある。ここで、ＶＳ０（２）は、非選択ライン（対応ラインのゲート電圧は０Ｖに設定）の最大（高照度時）ソース電圧、ＶＳ（０）は、選択ラインの最小（暗時）ソース電圧を示している。
【００３５】
しかしながら、この条件を満足させるために、読み出し時のゲート電圧ＶＧが非常に高い電圧に設定されると、飽和信号ＶＳ（２）−ＶＳ（０）が小さくなってしまう。
【００３６】
また、画素セル２０を構成する信号検出用ＭＯＳトランジスタ２２の特性は、製造プロセスのばらつきや周囲温度の変化によっても変動することが知られている。
【００３７】
このため、製造プロセスのばらつきや周囲温度の変化による特性変動分を考慮すると共に、上記ＶＳ０（２）＜ＶＳ（０）の条件を満足させることができる最小のゲート電圧ＶＧを、信号読み出し電圧として設定する。通常、この読み出し時のゲート電圧ＶＧは、〜２Ｖ程度に設定される。
【００３８】
【特許文献１】
特許第２９３５４９２号公報
【００３９】
【発明が解決しようとする課題】
上述したように、従来のＭＯＳ型イメージセンサにおいて、読み出し期間に信号検出用ＭＯＳトランジスタ２２に印加されるゲート電圧ＶＳは、製造プロセスや周囲温度の変化による特性変動が発生しても、常に、ＶＳ０（２）＜ＶＳ（０）の条件が満足されるような最小のゲート電圧ＶＧに設定される。
【００４０】
製造プロセスのばらつきや周囲温度の変化により、例えば図１４に示すように、高照度特性時においてホールポケット領域３６に蓄積できる光発生信号量（信号電荷量）が３種類（ＶＳ０（２）ｍａｘ、ＶＳ０（２）ｔｙｐおよびＶＳ０（２）ｍｉｎ）に変動した場合、つまり、最大ソース電圧ＶＳ０（２）が変動した場合、ゲート電圧ＶＧの設定条件として、ＶＳ０（２）ｍａｘ＜ＶＳ（０）を満たすゲート電圧ＶＧを設定することが必要である。
【００４１】
ここで、ＶＳ０（２）のプロセス変動分がティピカル値ＶＳ０（２）ｔｙｐに対して±０．２Ｖであったとすると、この変動分が飽和信号を最大で０．４Ｖ低下させることになり、ひいては、映像信号のＳＮ比の劣化を引き起こすことになる。
【００４２】
本発明は、上記従来の問題を解決するもので、製造プロセスのばらつきや周囲温度の変化などによる特性変動により、飽和信号が劣化することを抑制することができる固体撮像装置およびその駆動方法を提供することを目的とする。
【００４３】
【課題を解決するための手段】
本発明の固体撮像装置は、光電変換により発生した信号電荷量に応じた信号を読み出し可能とする画素セルが一または複数配列された固体撮像装置において、該画素セルから該信号を読み出し制御する制御電圧を生成する電圧発生回路が設けられ、該電圧発生回路は、該画素セルと同じ素子構造で同時に作製された素子を有しており、そのことにより上記目的が達成される。
【００４４】
また、好ましくは、本発明の固体撮像装置における画素セルは、光照射により信号電荷を発生する受光ダイオードと、該受光ダイオードからの信号電荷を蓄積可能とする電荷蓄積領域が設けられ、該電荷蓄積領域に蓄積された電荷量に応じた信号を読み出し可能とする信号検出用トランジスタとを有する。
【００４５】
さらに、好ましくは、本発明の固体撮像装置における電圧発生回路は、前記信号の読み出し時に、前記信号検出用トランジスタを制御する制御電圧を生成するものであり、前記画素セルと同じ素子構造で同時に作製された受光ダイオードおよび信号検出用トランジスタを有する。
【００４６】
さらに、好ましくは、本発明の固体撮像装置における電圧発生回路は、前記画素セルと同じ素子構造で同時に作製された受光ダイオードおよび信号検出用トランジスタがそれぞれに設けられた第１セルおよび第２セルと、該第１セルおよび第２セルからの各出力端を両入力端とし、前記制御電圧を出力可能とする差動増幅回路とを有する。
【００４７】
さらに、好ましくは、本発明の固体撮像装置における信号の読み出し時において、前記第１セルを構成する信号検出用トランジスタは、ソースが前記差動増幅回路の一方入力端と第１定電流源に接続され、ゲートが接地電圧端に接続され、ドレインが電源電圧供給端に接続され、前記第２セルを構成する信号検出用トランジスタは、ソースが該差動増幅回路の他方入力端と第２定電流源に接続され、ゲートが該差動増幅回路の出力端に接続され、ドレインが電源電圧供給端に接続されている。
【００４８】
さらに、好ましくは、本発明の固体撮像装置における第１セルは、前記電荷蓄積領域から信号電荷が溢れている飽和状態またはこれと同等の飽和状態とされ、前記第２セルは、該電荷蓄積領域に信号電荷がない状態またはこれと同等の状態とされている。
【００４９】
さらに、好ましくは、本発明の固体撮像装置における差動増幅回路には、入力電圧にオフセット値を加える構成が設けられている。
【００５０】
さらに、好ましくは、本発明の固体撮像装置における第１定電流源と第２定電流源には互いに異なる電流量が設定されている。
【００５１】
さらに、好ましくは、本発明の固体撮像装置における信号検出用トランジスタは、前記信号の読み出し時にソースフォロワ回路として動作する。
【００５２】
次に、本発明の固体撮像装置の駆動方法は、請求項４または５に記載の固体撮像装置を駆動する固体撮像装置の駆動方法であって、前記信号の読み出し時に、前記第１セルを構成する信号検出用トランジスタのゲートに非選択電圧を印加するものであり、そのことにより上記目的が達成される。
【００５３】
また、好ましくは、本発明の固体撮像装置の駆動方法における信号の読み出し時に、前記第１セルは、前記電荷蓄積領域からの信号電荷の掃き出し動作を行わずに前記電荷蓄積領域に信号電荷を蓄積させて、該電荷蓄積領域から信号電荷が溢れている飽和状態またはこれと同等の飽和状態とし、前記第２セルは、前記電荷蓄積領域からの信号電荷の掃き出し動作を行って、当該電荷蓄積領域に信号電荷がない状態またはこれと同等の状態とする。
【００５４】
さらに、好ましくは、本発明の固体撮像装置の駆動方法における信号の読み出し時に、前記第１セルは、前記電荷蓄積領域からの信号電荷の掃き出し動作を行わずに前記電荷蓄積領域に信号電荷を蓄積させた後に、信号電荷の注入動作を行って、該電荷蓄積領域から信号電荷が溢れている飽和状態またはこれと同等の飽和状態とし、前記第２セルは、前記電荷蓄積領域からの信号電荷の掃き出し動作を行って、当該電荷蓄積領域に信号電荷がない状態またはこれと同等の状態とする。
【００５５】
さらに、好ましくは、本発明の固体撮像装置の駆動方法における信号の読み出し時に、前記差動増幅回路から出力される制御電圧を、各画素セルを構成する信号検出用トランジスタのゲートに印加する。
【００５６】
上記構成により、以下に、本発明の作用について説明する。
【００５７】
本発明にあっては、電圧発生回路が、画素セルと同じ素子構造で同時に作製された素子の受光ダイオードおよび信号検出用トランジスタを含んでいるため、製造プロセスのばらつきや周囲温度の変化により画素セルの特性が変動した場合に、電圧発生回路においても同様の特性変動が生じる。これによって、画素セルの特性変動に追従した最適な駆動電圧を電圧発生回路によって発生させて、画素セルに供給することが可能となる。
【００５８】
この電圧発生回路は、例えば画素セルと同じ素子構造の受光ダイオードおよび信号検出用トランジスタからなる第１セルおよび第２セルと、これらの両出力が両入力となる差動増幅回路とからなり、第１セルを構成する信号検出用トランジスタは、ソースが二つに分岐されてその一方が差動増幅回路の例えばプラス入力端子に、その他方が定電流源に接続され、ゲートが接地電圧に接続され、そのドレインが電源電圧に接続されている。また、第２セルを構成する信号検出用トランジスタは、ソースが二つに分岐されてその一方が差動増幅回路の例えばマイナス入力端子に、その他方が定電流源に接続され、ゲートが差動増幅回路の出力端子に接続され、ドレインが電源電圧に接続されている。
【００５９】
信号の読み出し時に、第１セルは、信号電荷の掃き出し動作を行わずに電荷蓄積領域に信号電荷を蓄積させることによって、電荷蓄積領域から信号電荷が溢れている飽和状態またはそれと同等の飽和状態（高照射時特性）とされている。電荷蓄積領域に電荷の注入を行うことによって、電荷蓄積領域に充分電荷を蓄積させることもできる。また、第２セルは、電荷蓄積領域からの信号電荷の掃き出し動作を行うことによって、電荷蓄積領域に信号電荷が全くない状態またはそれと同等の状態（暗時特性）とされている。
【００６０】
各画素セルから信号を読み出す際に、電圧発生回路において、電荷蓄積領域から信号電荷が溢れている飽和状態またはそれと同等の飽和状態とされた第１セルを構成する信号検出用トランジスタのゲート（ゲート電極）に非選択電圧（０Ｖまたは接地電圧）を印加することによって、差動増幅回路から、非選択ラインの最大（高照度時）ソース電圧ＶＳ０（２）＝選択ラインの最小（暗時）ソース電圧ＶＳ（０）という条件を満たす電圧が制御電圧として出力する。
【００６１】
さらに、差動増幅回路の入力電圧にオフセット値を加えるかまたは、第１セルに接続される定電流源と第２セルに接続される定電流源とで互いに異なる電流量を設定することによって、差動増幅回路から、非選択ラインの最大（高照度時）ソース電圧ＶＳ０（２）＜選択ラインの最小（暗時）ソース電圧ＶＳ（０）という条件を満たす電圧を制御電圧として出力させることが可能となる。
【００６２】
各画素セルからの信号読み出し時に、この差動増幅回路からの出力制御電圧を、各画素セルを構成する信号検出用トランジスタのゲート電極に印加することによって、製造プロセスのばらつきや周囲温度の変化による特性変動があっても、その特性変動に追従したゲート電圧がそのゲート電極に印加されることになり、よって、映像信号のＳＮ比の劣化も抑制される。
【００６３】
【発明の実施の形態】
以下に、本発明の固体撮像装置の実施形態１〜３を、図７および図８に示すような受光ダイオード２１と信号検出用トランジスタ２２とを有する複数の画素セル２０が２次元的に（マトリクス状に）配置されたＭＯＳ型イメージセンサに適用した場合について、図面を参照しながら説明する。
【００６４】
（実施形態１）
図１は、本発明の固体撮像素子の実施形態１における電圧発生回路の要部構成を示す回路図である。
【００６５】
図１において、この電圧発生回路１０は、受光ダイオード１ａおよび信号検出用トランジスタ２ａ、定電流源３ａからなる第１セル１０ａと、受光ダイオード１ｂおよび信号検出用トランジスタ２ｂ、定電流源３ｂからなる第２セル１０ｂと、差動増幅回路４（オペアンプ）とを有し、画素セル２０の信号検出用トランジスタ２２にて信号を読み出す際に、その信号検出用トランジスタ２２のゲート電極に印加される制御電圧（読み出し電圧）を生成するために用いられる。
【００６６】
第１セル１０ａおよび第２セル１０ｂを構成する受光ダイオード１ａ、１ｂおよび信号検出用トランジスタ２ａ、２ｂは、図７および図８に示した画素セル２０を構成する受光ダイオード２１および信号検出用トランジスタ２２と同じ素子構造で同時に作製された素子であり、この画素セル２０と同様、プロセスのばらつきや周囲温度の変化による特性変動が生じる。
【００６７】
第１セル１０ａを構成するトランジスタ２ａは、ソース領域（ソース１）が二つに分岐されており、そのうちの一方が差動増幅回路４のプラス入力端子に、その他方が定電流源３ａの入力端に接続され、ゲート電極（ゲート１）が接地電圧端に接続（信号読み出し時の電圧発生期間に接続、図２（ａ）の蓄積期間にはゲート電極に３Ｖが印加される）され、ドレイン領域（ドレイン１）が電源電圧の出力端に接続されている。また、受光ダイオード１ａのＮ＋領域がトランジスタ２ａのドレイン領域と接続されており、受光ダイオード１ａのＰ型ウェル領域がトランジスタ２ａのＰ型ウェル領域と接続（一体化）されている。
【００６８】
第２セル１０ｂを構成するトランジスタ２ｂは、ソース領域（ソース２）が二つに分岐されてそのうちの一方が差動増幅回路４のマイナス入力端子に、その他方が定電流源３ｂの入力端に接続され、ゲート電極（ゲート２）が差動増幅回路４の出力端子に接続され、ドレイン領域（ドレイン２）が電源電圧の出力端に接続されている。また、受光ダイオード１ｂのＮ＋領域がトランジスタ２ｂのドレイン領域と接続され、受光ダイオード１ｂのＰ型ウェル領域がトランジスタ２ｂのＰ型ウェル領域と接続（一体化）されている。
【００６９】
第１セル１０ａは、高照度特性を示すように、電荷蓄積領域（ホールポケット領域）に最大限に信号電荷が蓄積されて、ホールポケット領域から信号電荷が溢れている飽和状態またはそれと同等の飽和状態として動作（高照度時特性用）させるようになっている。
【００７０】
第２セル１０ｂは、暗時特性を示すように、ホールポケット領域に信号電荷が全く無い状態またはそれと同等の状態として動作（暗時特性用）させるようになっている。
【００７１】
各画素セル１０ａおよび１０ｂは、トランジスタ１ａおよび１ｂの各ドレイン領域にそれぞれ電源電圧の出力端がそれぞれ接続され、各ソース領域が定電流源３ａおよび３ｂにそれぞれ接続されることによってソースフォロワ回路として動作する。その定電流源３ａおよび３ｂは、同一寸法／同一プロセスで作製されたトランジスタまたはその回路部（図示せず）からなり、同一の電流量が設定されている。
【００７２】
この電圧発生回路１０において、第１セル１０ａを構成するトランジスタ２ａのゲート電圧を非選択ラインと同様に０Ｖとすることによってネガティブフィードバックループが構成される。これによって、製造プロセスのばらつきや周囲温度の変化に関わらず、固体撮像装置の非選択ラインにおける最大（高照度時）ソース電圧ＶＳ０（２）＝選択ラインの最小（暗時）ソース電圧ＶＳ（０）の関係を満たす制御電圧としてのゲート電圧を、差動増幅回路４の出力端子から出力させることができる。
【００７３】
また、ソース２と接地電位の間に従来技術である抵抗分割手段などを用いて、ソース２から低電位側へオフセット値を加えた電位を差動増幅回路の入力に加えることにより、あるいは、ソース１と電源電位の間に従来技術である抵抗分割手段などを用いて、ソース１から高電位側へオフセット値を加えた電位を差動増幅回路の入力に加えることにより、簡単に差動増幅器４から出力される電圧を若干高く設定することができ、ＶＳ０（２）＜ＶＳ（０）の条件を満たすゲート電圧を、差動増幅回路４の出力端子から出力させることが出来る。
【００７４】
上記構成により、以下に、本実施形態１の電圧発生回路１０の駆動方法について、図２の信号波形図を用いて説明する。
【００７５】
図２（ａ）は、図１の高照度特性用の第１セル１０ａの動作を示し、図２（ｂ）は、図１の暗時特性用の第２セル１０ｂの動作を示している。
【００７６】
（蓄積期間）
この蓄積期間には、第１セル１０ａおよび第２セル１０ｂ共に、図７および図８に示す画素セル２０の場合と同様に、図２（ａ）および図２（ｂ）に示すようにドレイン電圧およびソース電圧が１Ｖに設定され、ゲート電圧が３Ｖ程度に設定される。
【００７７】
この蓄積期間には、受光ダイオード１ａ，１ｂのフローテイングＰ型ウェル領域内に光発生信号電荷が生成される。生成された光発生信号電荷は、ホールポケット領域が高濃度不純物領域であるために、Ｐ型濃度勾配による電界により、Ｐ型ウェル領域から転送されてホールポケット領域内に集められる。
【００７８】
このとき、信号検出用ＭＯＳトランジスタ２ａ，２ｂはＯＮ状態であり、ドレイン領域とソース領域との間が完全に導通状態になっているため、ゲート電極直下は電子層で埋められている。したがって、ドレイン領域、ソース領域およびゲート電極直下は全て電子層になり、これによって界面付近で発生する暗電流成分が抑えられる。
【００７９】
（掃出期間）
この掃き出し期間に、第２セル１０ｂでは、図９（ａ）に示す選択ラインの画素セルと同様に、信号検出用ＭＯＳトランジスタ２ｂのドレイン領域およびソース領域に５Ｖ、ゲート電極に７Ｖの高電圧が印加される。これによって、ホールポケット領域に蓄積されている信号（電荷）が全て、Ｐ型基板側に排出される。これによって、ホールポケット領域に信号電荷が全く無い状態またはそれと同等の状態となり、第２セル１０ｂは暗時特性を示す。
【００８０】
一方、第１セル１０ａでは、掃き出し期間が設けられておらず、信号検出用ＭＯＳトランジスタ２ａのホールポケット領域３６内に暗電流成分が蓄積されていく。これによって、ホールポケット領域に最大限に信号電荷が蓄積されてホールポケット領域から信号電荷が溢れている飽和状態またはそれと同等の飽和状態となっており、第１セル１０ａは高照度特性を示す。
【００８１】
（電圧発生期間）
この電圧発生期間に、第１セル１０ａの信号検出用ＭＯＳトランジスタ２ａのゲート電極に０Ｖが印加（第１セルを構成する信号検出用トランジスタのゲートに非選択電圧を印加）されることによって、ネガティブフィードバックループが構成される。これによって、製造プロセスのばらつきや周囲温度の変化に関わらず、ＶＳ０（２）＝ＶＳ（０）の関係を満たすゲート電圧を、差動増幅回路４から制御電圧として出力させることができる。
【００８２】
また、差動増幅回路４の入力端子にオフセットを設けて、差動増幅回路４から出力される電圧を若干高く設定することによって、ＶＳＯ（２）＜ＶＳ（０）の条件を満たすゲート電圧を、差動増幅回路４から出力させることができる。
【００８３】
この電圧発生回路１０において、図２（ａ）および図２（ｂ）に示す蓄積期間および掃き出し期間の動作は、ＭＯＳ型イメージセンサの起動時に一度行うだけで、製造プロセスのばらつきによる画素セル２０の特性変動に追従させたゲート電圧を発生させることができる。また、これを毎フレームの垂直ブランキング期間などに行うことによって、ＭＯＳ型イメージセンサの動作中に周囲温度変化により信号検出用ＭＯＳトランジスタ２２の特性変動が生じても、その特性変動に追従したゲート電圧を発生させることができる。
【００８４】
図３は、図１の電圧発生回路１０によって発生したゲート電圧（読み出し電圧）とソース電圧との関係を示す図である。なお、図３では、縦軸はソース電圧、横軸は信号読み出し時に画素セル２０に印加される読み出し電圧（ゲート電圧）を示している。
【００８５】
図３に示すように、非選択ライン（このとき０Ｖ）の最大（高照度時）ソース電圧ＶＳ０（２）がｍｉｎ、ｔｙｐ、ｍａｘと変動するにつれて、読み出し電圧もｍｉｎ、ｔｙｐ、ｍａｘと変化する。このように、本実施形態１の電圧発生回路１０において、ＶＳ０（２）＝ＶＳ（０）またはＶＳＯ（２）＜ＶＳ（０）の条件を満たすゲート電圧を発生させることにより、図３では、図１４の場合と比べて、飽和信号（ｍａｘ）は同じレベルであるが、飽和信号（ｔｙｐ）および（ｍｉｎ）の低下量は少なくなっている。
【００８６】
例えばＶＳ０（２）の変動が±０．２Ｖ、図３および図１４の暗時特性のソース電圧とゲート電圧の傾きが０．９、高照度時特性のソース電圧とゲート電圧の傾きが０．５である場合、図１４では飽和信号の低下が０．４Ｖであったのに対して、図３では飽和信号の低下が０．４×（０．５／０．９）＝０．２２Ｖとなり、製造プロセスのばらつきや周囲温度変化による飽和信号の低下を大幅に抑制することができる。
【００８７】
（実施形態２）
図４は、本実施形態２の固体撮像素子における電圧発生回路の構成を示す回路図である。
【００８８】
図４において、この電圧発生回路１５は、受光ダイオード１ａおよび信号検出用トランジスタ２ａ、定電流発生用トランジスタ５ａからなる第１セル１５ａと、受光ダイオード１ｂおよび信号検出用トランジスタ２ｂ、定電流発生用トランジスタ５ｂからなる第２セル１５ｂと、これらの両出力を両入力とする差動増幅回路（オペアンプ）４とを有している。
【００８９】
ここで、以下に、本実施形態２の電圧発生回路１５の特徴構成について説明する。
【００９０】
図１に示す実施形態１の電圧発生回路１０では、ソースフォロワ回路を構成する定電流源３ａ，３ｂは、同一寸法／同一プロセスで作製されたトランジスタまたはトランジスタ回路部（図示せず）からなり、同一の電流量が設定されていた。
【００９１】
これに対して、本実施形態２の電圧発生回路１５では、第２セル１５ｂのトランジスタ２ｂに接続される定電流発生用トランジスタ５ｂのゲート電極に、第１セル１５ａのトランジスタ２ａに接続される定電流発生用トランジスタ５ａのゲート電極と比べて、所定電圧Δだけ高い電圧（コントロール１＋Δ）を印加することによって、トランジスタ５ａに比べてトランジスタ５ｂに若干多くの定電流が流れるようにしている。または、これとは逆に、トランジスタ５ａに若干少ない定電流が流れるようにしてもよい。
【００９２】
これによって、第２セル１５ｂのソース２のソース電圧が所望の値だけ低下し、その分、差動増幅回路４の出力端子から高い電圧（ゲート電圧）が出力されることになる。
【００９３】
この差動増幅回路４から出力される読み出し電圧を、画素セル２０からの信号読み出し時に信号検出用トランジスタ２２のゲート電極３７に印加されるゲート電圧として用いることによって、ＶＳＯ（２）＜ＶＳ（０）の条件を満たすことができる。
【００９４】
このように、所定電圧ΔのΔ値を正方向に調整することによって、ＶＳ（０）がＶＳ０（２）よりも大きくなる値を、所望の値に制御することが可能となる。
【００９５】
（実施形態３）
図５は、本実施形態３の電圧発生回路の駆動方法について説明するための図であって、（ａ）は高照度特性用の第１セル１５ａの動作を示し、（ｂ）は暗時特性用の第２セル１５ｂの動作を示している。
【００９６】
図２に示す実施形態１の電圧発生回路１０において、第１セル１０ａが高照度時特性を示すためには、ホールポケット領域に信号電荷を十分に蓄積させる必要があり、これを実現するために掃き出し動作を一切行わずに暗電流を蓄積させていた。
【００９７】
これに対して、本実施形態３では、第１セル１５ａのホールポケット領域に信号電荷を注入するための注入期間を設けている。これが本実施形態３の特徴構成である。
【００９８】
電圧発生期間に先立って、第２セル１５ｂでは、図２の場合と同様に、掃き出し動作が行われるのに対して、この掃き出し期間に、第１セル１５ａでは、ドレイン領域とソース領域とに一時的に負電圧である−１Ｖが印加され、電荷の注入動作が行われる。このことによって、第１セル１５ａではＮ型ウェル領域の障壁が小さくなり、Ｐ型基板からフローティングＰ型ウェル領域内のホールポケット領域にホールが十分に注入され、あたかも高照度特性を示すこととなる。
【００９９】
このとき、ソース領域およびドレイン領域に印加される負電圧は、図６に示すようなクランプ回路を用いて簡単に発生させることができる。
【０１００】
このクランプ回路は、図６（ａ）に示すように容量Ｃで構成されており、入力端子ＶＩＮが容量Ｃを介してＰ＋領域１７と接続されている。
【０１０１】
この場合の基板断面構成について説明すると、Ｐ型基板１１上に、Ｐ型ウェル領域１２に両側から挟まれたＮ型ウェル領域１３が設けられている。Ｐ型ウェル領域１２内にはそれぞれ、Ｐ＋領域およびＮ＋領域（図示せず）、Ｐ＋領域１４がＰ型ウェル領域１２で隔てられて設けられ、Ｎ型ウェル領域１３内には、Ｎ＋領域１６、Ｐ＋領域１７およびＮ＋領域１６がＮ型ウェル領域１３で隔てられて設けられている。Ｐ＋領域１４とＮ＋領域１６とは互いに電気的に接続されて接地されている。
【０１０２】
図６（ｂ）に示すように、本実施形態３の特徴構成として、電荷の注入期間に入力端子ＶＩＮに電圧０Ｖが印加されることによって、出力端子ＶＯＵＴから電圧−１Ｖが出力される。また、それ以外の期間には、入力端子ＶＩＮに電圧１．５Ｖが印加されることによって、出力端子ＶＯＵＴから電圧０．５Ｖが出力されるようになっている。なお、この図６（ｂ）の例では、ダイオードのドロップ電圧を０．５Ｖとしている。
【０１０３】
以上により、上記実施形態１〜３によれば、受光ダイオード２１と信号検出用トランジスタ２２からなる画素セル２０が２次元的に配置された固体撮像装置において、信号読出時に、受光ダイオード１ａと信号検出用トランジスタ２ａを有する高照度特性用セル１０ａ（または１５ａ）と、受光ダイオード１ｂと信号検出用トランジスタ２ｂを有する暗時特性用セル１０ｂ（または１５ｂ）と、これらの両出力が両入力とされたオペアンプである差動増幅回路４とを有する電圧発生回路１０（または１５）により、画素セル２０に印加される制御電圧（制御電圧）を生成する。電圧発生回路１０（または１５）は、画素セル２０と同じ素子構造で同時に作製された受光ダイオード１ａ、１ｂと信号検出用トランジスタ２ａ、２ｂとを含むため、画素セル２０が特性変動すると、電圧発生回路１０（または１５）でも同様の特性変動が生じ、画素セル２０の特性変動に追従した最適な制御電圧を発生させることができる。これによって、固体撮像素子において、製造プロセスのばらつきや周囲温度の変化による特性変動により、従来のように飽和信号が劣化することを抑制することができる。
【０１０４】
【発明の効果】
以上により、本発明によれば、製造プロセスのばらつきや周囲温度の変化による画素セルの特性変動に追従した最適な読み出し電圧を発生し、読み出し電圧として信号検出用トランジスタのゲート電極に印加することができるため、製造プロセスのばらつきや周囲温度の変化による飽和信号の劣化を抑えることができ、画像状態が良好な固体撮像装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の固体撮像素子の実施形態１における電圧発生回路の要部構成を示す回路図である。
【図２】（ａ）は、図１の高照度特性用の第１セルの動作を示す信号波形図、（ｂ）は、図１の暗時特性用の第２セルの動作を示す信号波形図である。
【図３】図１の電圧発生回路によって発生したゲート電圧（読み出し電圧）とソース電圧との関係を示す図である。
【図４】本実施形態２の固体撮像素子における電圧発生回路の構成を示す回路図である。
【図５】本発明の実施形態３として電圧発生回路の駆動方法の一例を説明するための図であって、（ａ）は高照度特性用の第１セルの動作を示す信号波形図、（ｂ）は暗時特性用の第２セルの動作を示す信号波形図である。
【図６】本発明の電圧発生回路の駆動方法における実施形態３で用いられるクランプ回路の構成を示す回路図である。
【図７】従来のＭＯＳ型イメージセンサの１画素分の構成を示す平面図である。
【図８】図７の画素セルのＡ−Ａ線断面図である。
【図９】図７のＭＯＳ型イメージセンサの基本動作を説明するための信号波形図であり、（ａ）は選択ラインの動作タイミング図、（ｂ）は非選択ラインの動作タイミング図である。
【図１０】従来のＭＯＳ型イメージセンサの画素セルにおいて、信号読み出し時に構成されるソースフォロワ回路の構成を示す回路図である。
【図１１】図１０の画素セルのゲート電圧に対するソース電圧特性を示す図である。
【図１２】従来の電荷蓄積領域飽和時のポテンシャルプロファイルを示す図である。
【図１３】図１２においてゲート電圧を高くした場合のポテンシャルプロファイルを示す図である。
【図１４】従来の固体撮像素子における飽和信号量を説明するための図である。
【符号の説明】
１ａ、１ｂ    受光ダイオード
２ａ、２ｂ    信号検出用トランジスタ
３ａ、３ｂ    定電流源
４    差動増幅回路
５ａ、５ｂ    定電流発生用トランジスタ
１０、１５  電圧発生回路
１０ａ、１５ａ    第１セル
１０ｂ、１５ｂ    第２セル
１１    Ｐ型基板
１２    Ｐ型ウェル領域
１３    Ｎ型ウェル領域
１４、１７    Ｐ＋領域
１６    Ｎ＋領域
３０    Ｐ型基板
３２    Ｎ型ウェル領域
３３    ドレイン領域
３４    Ｐ型ウェル領域
３５    ソース領域
３６    ホールポケット領域
３７    ゲート電極
Ｃ    容量
【図１】
2004349985.tif 000003
【図２】
2004349985.tif 000004
【図３】
2004349985.tif 000005
【図４】
2004349985.tif 000006
【図５】
2004349985.tif 000007
【図６】
2004349985.tif 000008
【図７】
2004349985.tif 000009
【図８】
2004349985.tif 000010
【図９】
2004349985.tif 000011
【図１０】
2004349985.tif 000012
【図１１】
2004349985.tif 000013
【図１２】
2004349985.tif 000014
【図１３】
2004349985.tif 000015
【図１４】
2004349985.tif 000016