(57)【要約】【課題】欠陥の有無を確実に検査することができるアクティブマトリクス基板およびその欠陥検査方法を提供する。【解決手段】ゲートバスライン２６は、一方向Ａに整列した各絵素電極２４に隣接して各列毎に設けられ、ソースバスライン２７は、前記一方向Ａに交差する他方向Ｂに整列した各絵素電極２４に隣接して各列毎に設けられる。各表示用スイッチング素子２５は、各絵素電極２４と各ソースバスライン２７とを導通および遮断する。複数の予備配線２８，２９は、前記各ソースバスライン２７の一端部寄りと他端部寄りとに設けられる。各予備配線２８，２９は、各ソースバスライン２７に絶縁状態で交差する。前記一端部寄りで相互に隣接する各予備配線２８は、検査用スイッチング素子３６によって接続され、導通および遮断される。前記他端部寄りで相互に隣接する各予備配線２８は、検査用スイッチング素子３７によって接続され、導通および遮断される。【選択図】      図１
2004271994.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、マトリクス状に形成される複数の絵素電極と、
一方向に整列した各絵素電極に隣接して各列毎に設けられる複数の走査線と、
前記一方向に交差する他方向に整列した各絵素電極に隣接して各列毎に設けられる複数の信号線と、
各絵素電極と各信号線とに接続され、導通および遮断のいずれかの状態に変化する複数の表示用スイッチング素子と、
前記複数の走査線に関して前記他方向の一方および他方にそれぞれ複数、設けられ、各信号線に絶縁状態で交差する予備配線と、
相互に隣接する各予備配線に接続され、導通および遮断のいずれかの状態に変化する複数の検査用スイッチング素子とを含むことを特徴とするアクティブマトリクス基板。
【請求項２】
前記複数の検査用スイッチング素子は、制御信号によって導通および遮断のいずれかの状態に変化することを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項３】
基板上に、マトリクス状に形成される複数の絵素電極と、一方向に整列した各絵素電極に隣接して各列毎に設けられる複数の走査線と、前記一方向に交差する他方向に整列した各絵素電極に隣接して各列毎に設けられる複数の信号線と、各絵素電極と各信号線とに接続され、導通および遮断のいずれかの状態に変化する複数の表示用スイッチング素子とを有し、各信号線に絶縁状態で交差する複数の予備配線が、前記複数の走査線に関して前記他方向の一方および他方にそれぞれ設けられるアクティブマトリクス基板において、
導通および遮断のいずれかの状態に変化する検査用スイッチング素子によって、相互に隣接する各予備配線を接続し、
各検査用スイッチング素子が遮断状態であるとき、相互に隣接する各予備配線の間の電気抵抗値を測定し、
各検査用スイッチング素子が導通状態であるとき、相互に隣接する各予備配線から成る各組の間の電気抵抗値を測定することを特徴とするアクティブマトリクス基板の欠陥検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示素子などに用いられるアクティブマトリクス基板およびその欠陥検査方法に関する。
【０００２】
【従来の技術】
絶縁基板上に複数の絵素電極がマトリクス状に形成され、各絵素電極毎に能動素子が設けられ、各能動素子によって各絵素電極に対応する各絵素の液晶が独立して駆動されるアクティブマトリクス液晶パネルは、液晶テレビおよびコンピュータなどの表示素子として、ブラウン管に代わり実用されている。
【０００３】
図７は、第１の先行技術のアクティブマトリクス基板を含む液晶表示素子の全体の構成を簡略化して示す図である。図８は、液晶表示素子の一部を拡大して示す図である。図９は、ゲートバスライン１とソースバスライン２との間でリークを生じるような欠陥が存在している状態を示す図である。図１０は、ゲートバスライン１とソースバスライン２との間でリークを生じるような欠陥による作動不良が解消された状態を示す図である。液晶表示素子は、アクティブマトリクス基板と、このアクティブマトリクス基板に対向する対向基板と、アクティブマトリクス基板および対向基板の間に介在される液晶層とを含んで構成される。
【０００４】
アクティブマトリクス基板は、基板上に、マトリクス状に形成される複数の絵素電極４と、一方向に整列した各絵素電極４に隣接して各列毎に設けられる複数の走査線であるゲートバスライン１と、前記一方向に交差する他方向に整列した各絵素電極４に隣接して各列毎に設けられる複数の信号線であるソースバスライン２と、各絵素電極４と各ソースバスライン２とに接続され、導通および遮断のいずれかの状態に変化する複数の表示用スイッチング素子５と、各ソースバスライン２に絶縁状態で交差して設けられる予備配線３とを有する。
【０００５】
各表示用スイッチング素子５は、ゲート電極、ソース電極およびドレイン電極を有し、ゲート電極はゲートバスライン１に接続され、ソース電極はソースバスライン２に接続され、ドレイン電極は絵素電極４に接続される。各表示用スイッチング素子５は、各ゲートバスライン１を介してゲート電極に与えられるゲート信号に基づいて、導通および遮断のいずれかの状態に変化し、これによって各絵素電極４と各ソースバスライン２とを導通および遮断する。
【０００６】
各表示用スイッチング素子５のドレイン電極と、各表示用スイッチング素子５のゲート電極が接続された各ゲートバスライン１に対して１列ずれた各ゲートバスライン１との間には、補助容量（Ｃｓ）がそれぞれ形成される。つまりアクティブマトリクス基板は、所謂Ｃｓ−ｏｎ−Ｇａｔｅ構造となっている。対向基板には、対向電極が予め形成されている。この対向基板の対向電極とアクティブマトリクス基板の各絵素電極４とが液晶層を介して対向することによって、各絵素容量（Ｃｌｃ）が形成される。
【０００７】
前記予備配線３は、各ソースバスライン２の一端部寄りおよび他端部寄りに１本ずつ設けられる。アクティブマトリクス基板は、ゲートバスライン１とソースバスライン２との間でリークを生じるような欠陥が存在する場合には、リーク箇所６が存在するソースバスライン２が、前記リーク箇所６の両側で切断され、この切断によって分割された３つの部分のうち前記リーク箇所６の部分を除く各信号線部分である各ソースバスライン部分には、各予備配線３がそれぞれ接続され、これによって各ソースバスライン部分に各予備配線３を介してソース信号を与えることができるように構成されている。
【０００８】
アクティブマトリクス基板では、複数のゲートバスライン１、複数のソースバスライン２および複数の予備配線３が、基板上に立体的に形成されており、したがってアクティブマトリクス基板には、各ゲートバスライン１と各ソースバスライン２とが交差する交差部および各予備配線３と各ソースバスライン２とが交差する交差部がそれぞれ多数存在する。このようなアクティブマトリクス基板は、半導体素子と同様にフォトリソグラフィ工程などによって微細なパターンが形成されるので、ダストなどが原因でパターン異常などの欠陥が生じやすい。たとえば前記交差部で絶縁膜のピンホールなどによってリークが生じると、そのリークは表示不良の原因となる。
【０００９】
表示装置では、表示不良の部分は、小さくても目立ちやすいので、表示不良の部分が小さくても、その表示不良の部分が存在する表示装置は、不良品とされる。アクティブマトリクス基板を用いた液晶表示素子を含む液晶表示装置の不良品の発生を少なくし、生産の歩留まりを向上させるためには、アクティブマトリクス基板の欠陥の有無を確実に検査し、欠陥を有するアクティブマトリクス基板を次の工程に供給する前に不良品として排除することが重要となる。
【００１０】
ゲートバスライン１とソースバスライン２との間でリークを生じるような欠陥の有無は、次のようにして検査される。ゲートバスライン１にはゲート信号を供給し、ソースバスライン２にはソース信号を供給し、予備配線３にはソース信号を供給し、対向電極には対向電極信号を供給する。ゲートバスライン１とソースバスライン２との間でリークが生じているときは、ソースバスライン２のソース信号の影響で、リークがないときに比べて、ゲートバスライン１を介して表示用スイッチング素子５のゲート電極に与えられるゲート信号の振幅が小さくなってしまうので、表示用スイッチング素子５のオフ抵抗もオン抵抗も十分に維持することができなくなる。これによってリーク箇所６が存在するゲートバスライン１に接続されている表示用スイッチング素子５は、見掛け上、オフ特性不良の表示用スイッチング素子と同じような挙動を示すので、前記リーク箇所６が存在するゲートバスライン１に接続された各絵素電極４が並ぶ線が明瞭に目視観察される。また前記リーク箇所６が存在するソースバスライン２に接続された各絵素電極４が並ぶ線も明瞭に目視観察される。したがって明瞭に現れた十字状のクロス部分に基づいて、リーク箇所６を判別することができる。
【００１１】
ゲートバスライン１とソースバスライン２との間でリークを生じるような欠陥が存在する場合は、図１０に示すように、リーク箇所６が存在するソースバスライン２は、前記リーク箇所６の両側で切断され、この切断によって分割された３つの部分のうち前記リーク箇所６の部分を除く各ソースバスライン部分には、各予備配線３がそれぞれ接続される。このようにしてゲートバスライン１とソースバスライン２との間でリークを生じるような欠陥による作動不良が解消される。
【００１２】
ゲートバスライン１とソースバスライン２との間でリークを生じるような欠陥がなく、前述のような修復の必要がない場合は、予備配線３とソースバスライン２との間でリークを生じるような欠陥の有無が検査される。
【００１３】
予備配線３とソースバスライン２との間でリークを生じるような欠陥の有無は、次のようにして検査される。予備配線３とソースバスライン２との間でリークが生じているときに、予備配線３にソース信号を供給しても、ソースバスライン２のソース信号に変化が生じないので、予備配線３とソースバスライン２との間でリークを生じるような欠陥の有無を検査することができない。そこで、予備配線３には対向電極信号を供給する。ゲートバスライン１にはゲート信号を供給し、ソースバスライン２にはソース信号を供給し、対向電極には対向電極信号を供給する。予備配線３とソースバスライン２との間でリークが生じているときは、予備配線３の対向電極信号の影響で、リークがないときに比べて、ソースバスライン２を介して表示用スイッチング素子５に与えられるソース信号の振幅が小さくなってしまうので、その表示用スイッチング素子５に接続される絵素電極４と対向電極との間の液晶にかかる電圧が小さくなる。これによってリーク箇所が存在するソースバスライン２に接続された各絵素電極４が並ぶ線は、ノーマリィーホワイトモードの場合、輝線となる。したがって前記輝線に基づいて、リーク箇所を判別することができる。なお、予備配線３とソースバスライン２との間でリークがあるときとないときとでは、ソース信号の波形が異なるので、ソース信号の電位を電気的に測定することによって、目視検査に代えて検査することができる（たとえば、特許文献１，２参照）。
【００１４】
図１１は、第２の先行技術のアクティブマトリクス基板を簡略化して示す図である。第２の先行技術では、ゲートバスライン１とソースバスライン２との間でリークを生じるような欠陥を前述のように修復したときに、各予備配線３と各ソースバスライン部分の接続状態の良・不良を検査するために、前記第１の先行技術に類似するアクティブマトリクス基板において、予備配線３が、各ソースバスライン２の一端部寄りおよび他端部寄りに２本ずつ設けられる。
【００１５】
ゲートバスライン１とソースバスライン２との間でリークを生じるような欠陥が存在する場合、リーク箇所が存在するソースバスライン２の前記各ソースバスライン部分には、前記一端部寄りで２本の予備配線３が接続されるとともに、前記他端部寄りで２本の予備配線３が接続される。各２本の予備配線３のうち、前記一端部寄りおよび他端部寄りで各組を成す各２本の予備配線３の間の電気抵抗値を測定することによって、各予備配線３と各ソースバスライン部分との間の接続状態の良・不良を検査することができるように構成されている。
【００１６】
図１２は、第３の先行技術のアクティブマトリクス基板の一例を簡略化して示す図である。図１３は、第３の先行技術のアクティブマトリクス基板の他の例を簡略化して示す図である。第３の先行技術は、ゲートバスライン１とソースバスライン２との間でリークを生じるような欠陥が１つのアクティブマトリクス基板に複数あってもそれらによる作動不良を解消することを可能にして、前記第２の先行技術よりも歩留まりを向上することを目的とした技術である。
【００１７】
図１２に示されるアクティブマトリクス基板では、前記第２の先行技術に類似するアクティブマトリクス基板において、基板上の領域が前記一方向に関して複数のブロックに分割され、予備配線３が、各ブロックに対して各ソースバスライン２の一端部寄りおよび他端部寄りに４本ずつ設けられる。各ブロックの予備配線３は、相互に隣接する２本が組を成し、したがって前記一端部寄りおよび他端部寄りには、各ブロックに対して、２本の予備配線３から成る組がそれぞれ２つある。リーク箇所が存在する各ソースバスライン２の各ソースバスライン部分には、各組を成す各予備配線３がそれぞれ接続されて、ゲートバスライン１とソースバスライン２との間でリークを生じるような欠陥による作動不良が解消される。
【００１８】
図１３に示されるアクティブマトリクス基板では、前記第２の先行技術に類似するアクティブマトリクス基板において、基板上の領域が前記一方向に関して複数のブロックに分割され、各ソースバスラインの一端部寄りには、４つのブロックに対して６本の予備配線３が設けられ、各ソースバスラインの他端部寄りには、各ブロックに対して４本の予備配線３が設けられる。前記一端部寄りに設けられる４つのブロックに対する６本の予備配線３は、相互に隣接する２本が組を成し、したがって前記一端部寄りには、４つのブロックに対して、２本の予備配線３から成る組が３つある。前記他端部寄りに設けられる各ブロックに対する４本の予備配線３は、相互に隣接する２本が組を成し、したがって前記他端部寄りには、各ブロックに対して、２本の予備配線３から成る組が２つある。リーク箇所が存在する各ソースバスライン部分には、各組を成す各予備配線３がそれぞれ接続されて、ゲートバスライン１とソースバスライン２との間でリークを生じるような欠陥による作動不良が解消される。
【００１９】
【特許文献１】
特開２００１−２０９０７２号公報
【特許文献２】
特開２００１−２９６５６０号公報
【００２０】
【発明が解決しようとする課題】
前記第１の先行技術では、予備配線３は、各ソースバスライン２の一端部寄りおよび他端部寄りに、それぞれ１本ずつ設けられる。また前記第２の先行技術では、２本の予備配線３から成る組は、各ソースバスライン３の一端部寄りおよび他端部寄りに、それぞれ１つずつ設けられる。このような前記第１および第２の先行技術では、異なるソースバスライン部分に接続される予備配線３が隣接して存在することがないので、予備配線３の間のリークを考慮する必要はない。
【００２１】
しかしながら前記第３の先行技術のように、各ソースバスライン２の一端部寄りおよび他端部寄りに、２本の予備配線３から成る各組が複数、それぞれ設けられる場合は、２本の予備配線３から成る各組の間のリークを考慮する必要がある。なぜなら、前記第３の先行技術では、予備配線３の本数が多いので、アクティブマトリクス基板が大形化されずに各予備配線３が設けられると、相互に隣接する各予備配線３の間の間隔が小さく、相互に隣接する各予備配線３の間でリークが生じやすい。異なるソースバスライン部分に接続される各予備配線３の間でリークが生じると、異なるソース信号が供給されるべき、異なるソースバスライン部分に同一のソース信号が供給されてしまうという電気的不具合が生じる。このような電気的不具合が生じるアクティブマトリクス基板を用いて液晶表示素子を製造すると、その液晶表示素子には表示不良が発生するからである。このような前記第３の先行技術では、２本の予備配線３から成る各組の間でリークを生じるような欠陥の有無をも検査することによって、アクティブマトリクス基板の欠陥の有無を確実に検査することが望まれる。
【００２２】
本発明の目的は、欠陥の有無を確実に検査することができるアクティブマトリクス基板およびその欠陥検査方法を提供することである。
【００２３】
【課題を解決するための手段】
本発明は、基板上に、マトリクス状に形成される複数の絵素電極と、
一方向に整列した各絵素電極に隣接して各列毎に設けられる複数の走査線と、
前記一方向に交差する他方向に整列した各絵素電極に隣接して各列毎に設けられる複数の信号線と、
各絵素電極と各信号線とに接続され、導通および遮断のいずれかの状態に変化する複数の表示用スイッチング素子と、
前記複数の走査線に関して前記他方向の一方および他方にそれぞれ複数、設けられ、各信号線に絶縁状態で交差する予備配線と、
相互に隣接する各予備配線に接続され、導通および遮断のいずれかの状態に変化する複数の検査用スイッチング素子とを含むことを特徴とするアクティブマトリクス基板である。
【００２４】
本発明に従えば、複数の絵素電極は、基板上に、マトリクス状に形成され、各走査線は、一方向に整列した各絵素電極に隣接して各列毎に設けられ、各信号線は、前記一方向に交差する他方向に整列した各絵素電極に隣接して各列毎に設けられる。各表示用スイッチング素子は、各絵素電極と各信号線とに接続される。各表示用スイッチング素子は、導通および遮断のいずれかの状態に変化し、これによって各絵素電極と各信号線とを導通および遮断する。複数の予備配線は、各信号線に絶縁状態で交差して、複数の走査線に関して前記他方向の一方および他方にそれぞれ設けられる。各検査用スイッチング素子は、相互に隣接する各予備配線に接続され、相互に隣接する各予備配線は組を成す。各検査用スイッチング素子は、導通および遮断のいずれかの状態に変化し、これによって各組を成す各予備配線を導通および遮断することができる。
【００２５】
本発明に従うアクティブマトリクス基板は、走査線と信号線との間でリークを生じるような欠陥がある場合には、リーク箇所が存在する信号線が、前記リーク箇所の両側で切断され、この切断によって分割された３つの部分のうち前記リーク箇所の部分を除く残余の各信号線部分には、各組を成す各予備配線がそれぞれ接続され、これによって前記各信号線部分に、各予備配線を介して、供給すべき信号を供給することができるように構成されている。前記リーク箇所が存在する信号線が複数存在する場合には、前記リーク箇所が存在する各信号線の前記各信号線部分には、相互に異なる各組を成す各予備配線がそれぞれ接続される。このようにして、本発明に従うアクティブマトリクス基板は、走査線と信号線との間でリークを生じるような欠陥による作動不良を解消することができるように構成されている。
【００２６】
各検査用スイッチング素子が遮断状態であるときは、各組を成す各予備配線は、各検査用スイッチング素子を介しては導通しない。このときは、各組を成す各予備配線は、走査線と信号線との間でリークを生じるような欠陥による作動不良を解消するために各組を成す各予備配線が接続された各信号線部分だけを介して導通し、各組を成す各予備配線の間の電気抵抗値は、各予備配線と信号線部分との間の接続状態に主に依存する。したがって各検査用スイッチング素子が遮断状態であるときに、各組を成す各予備配線の間の電気抵抗値を測定することによって、測定された電気抵抗値に基づいて、各予備配線と信号線部分との間の接続状態の良・不良を判断することができる。
【００２７】
各検査用スイッチング素子が導通状態であるときは、各組を成す各予備配線は、各検査用スイッチング素子を介して導通するので、相互に隣接する各予備配線から成る各組のうちの２組の、一方の組の一方の予備配線と他方の組の一方の予備配線との間、一方の組の一方の予備配線と他方の組の他方の予備配線との間、一方の組の他方の予備配線と他方の組の一方の予備配線との間、および一方の組の他方の予備配線と他方の組の他方の予備配線との間の各電気抵抗値を個別に測定するのではなく、相互に隣接する各予備配線から成る各組のうちの２組の間の電気抵抗値を直接、測定することが可能である。相互に隣接する各予備配線から成る各組の間でリークを生じるような欠陥の有無は、相互に隣接する各予備配線から成る各組の間の電気抵抗値に依存する。したがって各検査用スイッチング素子が導通状態であるときに、相互に隣接する各予備配線から成る各組の間の電気抵抗値を測定することによって、測定された電気抵抗値に基づいて、相互に隣接する各予備配線から成る各組の間でリークを生じるような欠陥の有無を判断することができる。
【００２８】
このように各組を成す各予備配線を導通および遮断するための検査用スイッチング素子を設けることによって、前述の各予備配線と信号線部分との間の接続状態の良・不良を確認する第１の検査と、相互に隣接する各予備配線から成る各組の間でリークを生じるような欠陥の有無を確認する第２の検査との２つの検査を行うことができる。したがって本発明に従うアクティブマトリクス基板の欠陥の有無を確実に検査することができ、高精度で信頼性の高い欠陥検査を行うことができる。
【００２９】
また本発明は、前記複数の検査用スイッチング素子は、制御信号によって導通および遮断のいずれかの状態に変化することを特徴とする。
【００３０】
本発明に従えば、制御信号によって、検査用スイッチング素子を、導通および遮断のいずれかの状態に変化させることができるので、各検査用スイッチング素子が高密度に隣接して複数存在しても、これらの検査用スイッチング素子を、導通および遮断のいずれかの状態に容易に変化させることができる。また制御信号によって、検査用スイッチング素子を、導通および遮断のいずれかの状態に変化させることができるので、検査用スイッチング素子によって、各組を成す各予備配線を導通状態または遮断状態にすばやく変化させることができ、前述の２つの検査を短時間で行うことができる。また、たとえば各検査用スイッチング素子に、各検査用スイッチング素子を導通および遮断のいずれか一方の状態に変化させるための同一の制御信号を与え、すべての検査用スイッチング素子の状態を共通にすることによって、すべての予備配線に対して、前述の２つの検査をそれぞれ短時間で行うことができ、これによっても前述の２つの検査に要する時間を短縮することができる。
【００３１】
また本発明は、基板上に、マトリクス状に形成される複数の絵素電極と、一方向に整列した各絵素電極に隣接して各列毎に設けられる複数の走査線と、前記一方向に交差する他方向に整列した各絵素電極に隣接して各列毎に設けられる複数の信号線と、各絵素電極と各信号線とに接続され、導通および遮断のいずれかの状態に変化する複数の表示用スイッチング素子とを有し、各信号線に絶縁状態で交差する複数の予備配線が、前記複数の走査線に関して前記他方向の一方および他方にそれぞれ設けられるアクティブマトリクス基板において、
導通および遮断のいずれかの状態に変化する検査用スイッチング素子によって、相互に隣接する各予備配線を接続し、
各検査用スイッチング素子が遮断状態であるとき、相互に隣接する各予備配線の間の電気抵抗値を測定し、
各検査用スイッチング素子が導通状態であるとき、相互に隣接する各予備配線から成る各組の間の電気抵抗値を測定することを特徴とするアクティブマトリクス基板の欠陥検査方法である。
【００３２】
本発明に従えば、複数の絵素電極は、基板上に、マトリクス状に形成され、各走査線は、一方向に整列した各絵素電極に隣接して各列毎に設けられ、各信号線は、前記一方向に交差する他方向に整列した各絵素電極に隣接して各列毎に設けられる。各表示用スイッチング素子は、各絵素電極と各信号線とに接続される。各表示用スイッチング素子は、導通および遮断のいずれかの状態に変化し、これによって各絵素電極と各信号線とを導通および遮断する。複数の予備配線は、各信号線に絶縁状態で交差して、複数の走査線に関して前記他方向の一方および他方にそれぞれ設けられる。
【００３３】
このようなアクティブマトリクス基板の相互に隣接する各予備配線を、検査用スイッチング素子によって接続する。相互に隣接する各予備配線は組を成す。各検査用スイッチング素子は、導通および遮断のいずれかの状態に変化し、これによって各組を成す各予備配線を導通および遮断することができる。
【００３４】
本発明に従うアクティブマトリクス基板は、走査線と信号線との間でリークを生じるような欠陥がある場合には、リーク箇所が存在する信号線が、前記リーク箇所の両側で切断され、この切断によって分割された３つの部分のうち前記リーク箇所の部分を除く残余の各信号線部分には、各組を成す各予備配線がそれぞれ接続され、これによって前記各信号線部分に、各予備配線を介して、供給すべき信号を供給することができるように構成されている。前記リーク箇所が存在する信号線が複数存在する場合には、前記リーク箇所が存在する各信号線の前記各信号線部分には、相互に異なる各組を成す各予備配線がそれぞれ接続される。このようにして、本発明に従うアクティブマトリクス基板は、走査線と信号線との間でリークを生じるような欠陥による作動不良を解消することができるように構成されている。
【００３５】
各検査用スイッチング素子が遮断状態であるときは、各組を成す各予備配線は、各検査用スイッチング素子を介しては導通しない。このときは、各組を成す各予備配線は、走査線と信号線との間でリークを生じるような欠陥による作動不良を解消するために各組を成す各予備配線が接続された各信号線部分だけを介して導通し、各組を成す各予備配線の間の電気抵抗値は、各予備配線と信号線部分との間の接続状態に主に依存する。したがって各検査用スイッチング素子が遮断状態であるときに、各組を成す各予備配線の間の電気抵抗値を測定することによって、測定された電気抵抗値に基づいて、各予備配線と信号線部分との間の接続状態の良・不良を判断することができる。
【００３６】
各検査用スイッチング素子が導通状態であるときは、各組を成す各予備配線は、各検査用スイッチング素子を介して導通するので、相互に隣接する各予備配線から成る各組のうちの２組の、一方の組の一方の予備配線と他方の組の一方の予備配線との間、一方の組の一方の予備配線と他方の組の他方の予備配線との間、一方の組の他方の予備配線と他方の組の一方の予備配線との間、および一方の組の他方の予備配線と他方の組の他方の予備配線との間の各電気抵抗値を個別に測定するのではなく、相互に隣接する各予備配線から成る各組のうちの２組の間の電気抵抗値を直接、測定することが可能である。相互に隣接する各予備配線から成る各組の間でリークを生じるような欠陥の有無は、相互に隣接する各予備配線から成る各組の間の電気抵抗値に依存する。したがって各検査用スイッチング素子が導通状態であるときに、相互に隣接する各予備配線から成る各組の間の電気抵抗値を測定することによって、測定された電気抵抗値に基づいて、相互に隣接する各予備配線から成る各組の間でリークを生じるような欠陥の有無を判断することができる。
【００３７】
このように前述の各予備配線と信号線部分との間の接続状態の良・不良を確認する第１の検査と、相互に隣接する各予備配線から成る各組の間でリークを生じるような欠陥の有無を確認する第２の検査との２つの検査を行うことができる。したがって本発明に従うアクティブマトリクス基板の欠陥の有無を確実に検査することができ、高精度で信頼性の高い欠陥検査を行うことができる。
【００３８】
【発明の実施の形態】
図１は、本発明の実施の第１の形態のアクティブマトリクス基板２１を簡略化して示す図である。図２は、アクティブマトリクス基板２１を含む液晶表示素子２２の全体の構成を簡略化して示す図である。図３は、液晶表示素子２２の一部を拡大して示す図である。アクティブマトリクス基板２１は、基板２３、絵素電極２４、表示用スイッチング素子２５、ゲートバスライン２６、ソースバスライン２７、予備配線２８，２９および検査用スイッチング素子３６，３７を含む。
【００３９】
基板２３は、絶縁性を有し、たとえば窒化シリコンから成る。この基板２３上には、絵素電極２４、表示用スイッチング素子２５、ゲートバスライン２６、ソースバスライン２７および予備配線２８，２９が形成される。検査用スイッチング素子３６，３７は、基板２３上ではなく、基板２３以外の他の基板上に形成される。本発明の実施の他の形態では、検査用スイッチング素子３６，３７は、基板２３上に形成されてもよい。
【００４０】
複数の絵素電極２４は、マトリクス状に形成される。走査線であるゲートバスライン２６は、一方向Ａに整列した各絵素電極２４に隣接して各列毎に設けられる。信号線であるソースバスライン２７は、前記一方向Ａに交差する他方向Ｂに整列した各絵素電極２４に隣接して各列毎に設けられる。各ソースバスライン２７は、各ゲートバスライン２６に絶縁状態で交差する。本実施の形態においては、絶縁とは、電気的な絶縁を意味する。各絵素電極２４は、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ  Ｏｘｉｄｅ）から成る。各ゲートバスライン２６は、ＴｉＮ、ＡｌおよびＴｉから成り、これらの３層構造を有する。各ソースバスライン２７は、ＡｌおよびＴｉから成り、これらの２層構造を有する。
【００４１】
複数の表示用スイッチング素子２５は、各絵素電極２４毎に設けられる。各表示用スイッチング素子２５は、たとえば薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、略称ＴＦＴ）によって実現される。各表示用スイッチング素子２５は、ゲート電極、ソース電極およびドレイン電極を有する。各絵素電極２４には、表示用スイッチング素子２５のドレイン電極が接続される。前記一方向Ａに整列した各絵素電極２４に対する各表示用スイッチング素子２５のゲート電極には、前記一方向Ａに整列した各絵素電極２４の一方側に隣接するゲートバスライン２６が接続される。前記他方向Ｂに整列した各絵素電極２４に対する各表示用スイッチング素子２５のソース電極には、前記他方向Ｂに整列した各絵素電極２４の一方側に隣接するソースバスライン２７が接続される。本実施の形態においては、接続とは、電気的な接続を意味する。各表示用スイッチング素子２５は、各ゲートバスライン２６を介してゲート電極に与えられるゲート信号に基づいて、導通および遮断のいずれかの状態に変化し、これによって各絵素電極２４と各ソースバスライン２７とを導通および遮断する。
【００４２】
各表示用スイッチング素子２５のドレイン電極と、各表示用スイッチング素子２５のゲート電極が接続された各ゲートバスライン２６に対して前記一方向Ａに１列ずれた各ゲートバスライン２６との間には、補助容量（Ｃｓ）３１がそれぞれ形成される。つまりアクティブマトリクス基板２１は、所謂Ｃｓ−ｏｎ−Ｇａｔｅ構造となっている。アクティブマトリクス基板２１と、アクティブマトリクス基板２１に対向する対向基板と、アクティブマトリクス基板２１および対向基板の間に介在される液晶層とを含んで液晶表示素子２２が構成される。前記対向基板は、対向電極を有する。液晶表示素子２２では、アクティブマトリクス基板２１の各絵素電極２４と対向基板の対向電極とが液晶層を介して対向することによって、各絵素容量（Ｃｌｃ）３２が形成される。
【００４３】
複数の予備配線２８，２９は、前記各ソースバスライン２７の一端部寄りと他端部寄りとに設けられる。各予備配線２８，２９は、各ソースバスライン２７に絶縁状態で交差する。前記一端部寄りの各予備配線２８は、各ゲートバスライン２６よりも他方向Ｂの一方に設けられる。前記他端部寄りの各予備配線２９は、各ゲートバスライン２６よりも他方向Ｂの他方に設けられる。各予備配線２８，２９は、ＴｉＮ、ＡｌおよびＴｉから成り、これらの３層構造を有する。
【００４４】
基板２３上の領域は、前記一方向Ａに関して複数のブロックに分割される。本実施の形態においては、最も前記一方向Ａの一方のブロックから最も前記一方向Ａの他方のブロックに向かって順に、各ブロックを、第１ブロック、第２ブロック、…、第Ｘブロック（ここに、Ｘは正の整数）と表記する。
【００４５】
前記一端部寄りの各予備配線２８は、相互に隣接する。前記一端部寄りの各予備配線２８は、各ブロックに対して４本、設けられる。前記一端部寄りの各予備配線２８のうち、第Ｎブロック（ここに、Ｎは正の整数、かつ、１≦Ｎ≦Ｘ）に対する各予備配線２８は、接続用部分４１と延在部分４２とを有する。接続用部分４１は、一方向Ａに沿って延び、第Ｎブロックの各ソースバスライン２７に絶縁状態で交差する。延在部分４２は、接続用部分４１の一方向Ａの一方の端部に連なり、一方向Ａの一方に向かって延び、第１〜第（Ｎ−１）ブロックの各ソースバスライン２７に絶縁状態で交差する。ただし、第１ブロックに対する各予備配線２８の延在部分４２は、ソースバスライン２７に交差しない。延在部分４２の一方向Ａの一方の端部は、最も一方向Ａの一方のソースバスライン２７よりも一方向Ａの一方に突出する。
【００４６】
前記他端部寄りの各予備配線２９は、相互に隣接する。前記他端部寄りの各予備配線２９は、各ブロックに対して４本、設けられる。前記他端部寄りの各予備配線２９のうち、第Ｎブロックに対する各予備配線２９は、接続用部分４３と延在部分４４とを有する。接続用部分４３は、一方向Ａに沿って延び、第Ｎブロックの各ソースバスライン２７に絶縁状態で交差する。第Ｎブロックに対する各予備配線２９の接続用部分４３のうち、前記他方向Ｂの一方の２つの接続用部分４３には、これらの接続用部分４３の一方向Ａの他方の端部に、延在部分４４が屈曲してそれぞれ連なり、これらの延在部分４４は、他方向Ｂの他方に向かって延びる。第Ｎブロックに対する各予備配線２９の接続用部分４３のうち、前記他方向Ｂの他方の２つの接続用部分４３には、これらの接続用部分４３の一方向Ａの一方の端部に、延在部分４４が屈曲してそれぞれ連なり、これらの延在部分４４は、他方向Ｂの他方に向かって延びる。
【００４７】
複数の検査用スイッチング素子３６，３７は、薄膜トランジスタによって実現される。各検査用スイッチング素子３６，３７は、相互に隣接する２本の予備配線２８，２９から成る組毎に設けられる。前記一端部寄りの各組の各予備配線２８には、延在部分４２の一方向Ａの一方の端部に、検査用スイッチング素子３６が接続される。前記他端部寄りの各組の各予備配線２９には、延在部分４４の他方向Ｂの他方の端部に、検査用スイッチング素子３７が接続される。
【００４８】
各検査用スイッチング素子３６，３７は、ゲート電極、ソース電極およびドレイン電極を有する。前記一端部寄りの各検査用スイッチング素子３６のソース電極は、前記一端部寄りの各組の各予備配線２８の一方に接続され、前記一端部寄りの各検査用スイッチング素子３６のドレイン電極は、前記一端部寄りの各組の各予備配線２８の他方に接続される。また前記他端部寄りの各検査用スイッチング素子３７のソース電極は、前記他端部寄りの各組の各予備配線２９の一方に接続され、前記他端部寄りの各検査用スイッチング素子３７のドレイン電極は、前記他端部寄りの各組の各予備配線２９の他方に接続される。
【００４９】
本実施の形態においては、各検査用スイッチング素子３６，３７は、各表示用スイッチング素子２５と同じ構成であり、同じ電気的特性を有する。各検査用スイッチング素子３６，３７のゲート電極は、相互に接続され、各検査用スイッチング素子３６，３７のゲート電極には、共通の制御信号が与えられる。各検査用スイッチング素子３６，３７に与えられる制御信号は、本実施の形態のアクティブマトリクス基板２１を用いて製造された液晶表示素子２２の液晶駆動時に、表示用スイッチング素子２５に与えられるゲート信号と同等の信号である。各検査用スイッチング素子３６，３７は、ゲート電極に与えられる制御信号に基づいて、導通および遮断のいずれかの状態に変化し、これによって前記一端部寄りの各組を成す各予備配線２８を導通および遮断するとともに、前記他端部寄りの各組を成す各予備配線２９を導通および遮断することができる。
【００５０】
図１において個別的な参照符で示された検査用スイッチング素子３６ａ，３６ｂおよび予備配線２８ａ〜２８ｄを用いて、具体的に説明すると、検査用スイッチング素子３６ａのソース電極は、予備配線２８ａに接続され、検査用スイッチング素子３６ａのドレイン電極は、予備配線２８ｂに接続される。また検査用スイッチング素子３６ｂのソース電極は、予備配線２８ｃに接続され、検査用スイッチング素子３６ｂのドレイン電極は、予備配線２８ｄに接続される。検査用スイッチング素子３６ａ，３６ｂは、ゲート電極に与えられる制御信号に基づいて、導通および遮断のいずれかの状態に変化し、これによって検査用スイッチング素子３６ａは、予備配線２８ａと予備配線２８ｂとを導通および遮断し、検査用スイッチング素子３６ｂは、予備配線２８ｃと予備配線２８ｄとを導通および遮断する。
【００５１】
図４は、ゲートバスライン２６とソースバスライン２７との間でリークを生じるような欠陥が存在している状態を示す図である。図５は、ゲートバスライン２６とソースバスライン２７との間でリークを生じるような欠陥による作動不良が解消された状態を示す図である。
【００５２】
ゲートバスライン２６とソースバスライン２７との間でリークを生じるような欠陥が存在する場合、リーク箇所４６が存在するソースバスライン２７は、前記リーク箇所４６の両側で切断される。この切断によって、ソースバスライン２７は、前記リーク箇所４６の部分と、前記リーク箇所４６の部分に関して他方向Ｂの一方のソースバスライン部分４７と、前記リーク箇所４６の部分に関して他方向Ｂの他方のソースバスライン部分４８とに分割される。
【００５３】
前記リーク箇所４６の部分に関して他方向Ｂの一方のソースバスライン部分４７には、前記一端部寄りで、このソースバスライン部分４７を含むブロックの、組を成す各予備配線２８が接続される。前記リーク箇所４６の部分に関して他方向Ｂの他方のソースバスライン部分４８には、前記他端部寄りで、このソースバスライン部分４８を含むブロックの、組を成す各予備配線２９が接続される。これによって各ソースバスライン部分４７，４８に、前記一端部寄りで組を成す各予備配線２８および前記他端部寄りで組を成す各予備配線２９を介して、各ソースバスライン部分４７，４８に供給すべきソース信号を供給することが可能となる。
【００５４】
図５において個別的な参照符で示された前記一端部寄りの予備配線２８ａ，２８ｂおよび前記他端部寄りの予備配線２９ａ，２９ｂを用いて、具体的に説明すると、前記リーク箇所４６の部分に関して他方向Ｂの一方のソースバスライン部分４７には、予備配線２８ａ，２８ｂが接続され、前記リーク箇所４６の部分に関して他方向Ｂの他方のソースバスライン部分４８には、予備配線２９ａ，２９ｂが接続される。ソースバスライン部分４７と予備配線２８ａとを接続するとともに、ソースバスライン部分４７と予備配線２８ｂとを接続するために、ソースバスライン部分４７と予備配線２８ａとが交差する交差部およびソースバスライン部分４７と予備配線２８ｂとが交差する交差部に、たとえばレーザが照射される。またソースバスライン部分４８と予備配線２９ａとを接続するとともに、ソースバスライン部分４８と予備配線２９ｂとを接続するために、ソースバスライン部分４８と予備配線２９ａとが交差する交差部およびソースバスライン部分４８と予備配線２９ｂとが交差する交差部に、たとえばレーザが照射される。
【００５５】
本実施の形態においては、各ブロックに対して、前記一端部寄りには、相互に隣接する２本の予備配線２８から成る組が２つ存在し、前記他端部寄りには、相互に隣接する２本の予備配線２９から成る組が２つ存在する。各ソースバスライン部分４７，４８には、一端部寄りで組を成す各予備配線２８および他端部寄りで組を成す各予備配線２９が接続されて、ゲートバスライン１とソースバスライン２との間でリークを生じるような欠陥が修復される。したがって各ブロックに対して、前記リーク箇所４６が存在する２本のソースバスライン２７の各ソースバスライン部分４７，４８へのソース信号の供給を許容することができる。
【００５６】
再び図１を参照して、アクティブマトリクス基板２１の欠陥検査方法を説明する。本実施の形態においては、電気抵抗値を測定し、電気抵抗値に基づいて欠陥の有無を検査する。電気抵抗値を測定するための測定装置のプローブは、前記一端部寄りの各予備配線２８につながる各コンタクト接続箇所（図示せず）と、前記他端部寄りの各予備配線２９につながる各コンタクト接続箇所（図示せず）とに、接触される。
【００５７】
まず、各検査用スイッチング素子３６，３７のゲート電極に、ゲート電圧を与えず、各検査用スイッチング素子３６，３７を遮断状態とする。各検査用スイッチング素子３６，３７が遮断状態であるときに、前記一端部寄りで各組を成す各予備配線２８の間の電気抵抗値Ｒ１を測定するとともに、前記他端部寄りで各組を成す各予備配線２９の間の電気抵抗値Ｒ１を測定する。
【００５８】
ゲートバスライン２６とソースバスライン２７との間でリークを生じるような欠陥による作動不良を解消するためにソースバスライン部分４７，４８が接続された予備配線２８，２９の組に関して、測定された電気抵抗値Ｒ１が所定の第１電気抵抗値Ｒ２よりも大きいとき（Ｒ１＞Ｒ２）、その電気抵抗値Ｒ１を有する組の各予備配線２８，２９とソースバスライン部分４７，４８との間の接続状態が不良であると判断する。測定された電気抵抗値Ｒ１が所定の第１電気抵抗値Ｒ２以下のとき（Ｒ１≦Ｒ２）、その電気抵抗値Ｒ１を有する組の各予備配線２８，２９とソースバスライン部分４７，４８との間の接続状態が良好であると判断する。
【００５９】
図１において個別的な参照符で示された検査用スイッチング素子３６ａ，３６ｂおよび予備配線２８ａ〜２８ｄを用いて、具体的に説明すると、検査用スイッチング素子３６ａ，３６ｂが遮断状態であるときに、各予備配線２８ａ，２８ｂの間の電気抵抗値Ｒ１および各予備配線２８ｃ，２８ｄの間の電気抵抗値Ｒ１をそれぞれ測定する。ここで、各予備配線２８ａ，２８ｂの間の電気抵抗値Ｒ１とは、予備配線２８ａにつながるコンタクト接続箇所と予備配線２８ｂにつながるコンタクト接続箇所との間の電気抵抗値であり、各予備配線２８ｃ，２８ｂの間の電気抵抗値Ｒ１は、予備配線２８ｃにつながるコンタクト接続箇所と予備配線２８ｄにつながるコンタクト接続箇所との間の電気抵抗値である。たとえば、各予備配線２８ａ，２８ｂの間の電気抵抗値Ｒ１が所定の第１電気抵抗値Ｒ２よりも大きいとき、予備配線２８ａとソースバスライン部分４７との間の接続状態および予備配線２８ｂとソースバスライン部分４７との間の接続状態の少なくともいずれか一方が不良であると判断する。各予備配線２８ａ，２８ｂの間の電気抵抗値Ｒ１が所定の第１電気抵抗値Ｒ２以下のとき、予備配線２８ａとソースバスライン部分４７との間の接続状態および予備配線２８ｂとソースバスライン部分４７との間の接続状態のいずれも良好であると判断する。
【００６０】
前記第１電気抵抗値Ｒ２は、各組を成す各予備配線２８，２９のうち、一方の予備配線２８，２９からこの予備配線２８，２９につながるコンタクト接続箇所までの電気抵抗値Ｒ２ａと、他方の予備配線２８，２９からこの予備配線２８，２９につながるコンタクト接続箇所までの電気抵抗値Ｒ２ｂと、メルト抵抗Ｒ２ｃとの和（Ｒ２＝Ｒ２ａ＋Ｒ２ｂ＋Ｒ２ｃ）である。メルト抵抗Ｒ２ｃとは、予備配線２８，２９とソースバスライン部分４７，４８とが交差する交差部のレーザ照射による溶着抵抗である。前記メルト抵抗Ｒ２ｃは、たとえば１ｋΩに選ばれ、第１電気抵抗値Ｒ２は、たとえば５ｋΩに選ばれる。
【００６１】
次に、各検査用スイッチング素子３６，３７のゲート電極に、ゲート電圧を与え、各検査用スイッチング素子３６，３７を導通状態とする。各検査用スイッチング素子３６，３７が導通状態であるときに、前記一端部寄りの相互に隣接する各組の間の電気抵抗値Ｒ３を測定するとともに、前記他端部寄りの相互に隣接する各組の間の電気抵抗値Ｒ３を測定する。
【００６２】
測定された電気抵抗値Ｒ３が所定の第２電気抵抗値Ｒ４よりも小さいとき（Ｒ３＜Ｒ４）、その電気抵抗値Ｒ３を有する各組の間にリーク箇所５０が存在し、リークを生じるような欠陥があると判断する。測定された電気抵抗値Ｒ３が所定の第２電気抵抗値Ｒ４以上のとき（Ｒ３≧Ｒ４）、その電気抵抗値Ｒ３を有する各組の間でリークを生じるような欠陥がないと判断する。前記第２電気抵抗値Ｒ４は、たとえば、１０ＭΩに選ばれる。
【００６３】
図１において個別的な参照符で示された検査用スイッチング素子３６ａ，３６ｂおよび予備配線２８ａ〜２８ｄを用いて、具体的に説明すると、検査用スイッチング素子３６ａ，３６ｂが導通状態であるときに、各予備配線２８ａ，２８ｂから成る組と各予備配線２８ｃ，２８ｄから成る組との間の電気抵抗値Ｒ３を測定する。ここでは、前記各組の間の電気抵抗値Ｒ３を測定するために、予備配線２８ａにつながるコンタクト接続箇所と予備配線２８ｃにつながるコンタクト接続箇所との間の電気抵抗値を測定する。たとえば、図１に示されるように予備配線２８ｂと予備配線２８ｃとの間にリーク箇所５０が存在する場合、測定された各組の間の電気抵抗値Ｒ３は、所定の第２電気抵抗値Ｒ４よりも小さくなる。
【００６４】
本実施の形態では、各検査用スイッチング素子３６，３７が遮断状態であるときは、各組を成す各予備配線２８，２９は、各検査用スイッチング素子３６，３７を介しては導通しない。このときは、各組を成す各予備配線２８，２９は、ゲートバスライン２６とソースバスライン２７との間でリークを生じるような欠陥による作動不良を解消するために各組を成す各予備配線２８，２９に接続された各ソースバスライン部分４７，４８だけを介して導通し、各組を成す各予備配線２８，２９の間の電気抵抗値Ｒ１は、各予備配線２８，２９とソースバスライン部分４７，４８との間の接続状態に主に依存する。したがって各検査用スイッチング素子３６，３７が遮断状態であるときに、前記各組を成す各予備配線２８，２９の間の電気抵抗値Ｒ１を測定することによって、測定された電気抵抗値Ｒ１に基づいて、予備配線２８，２９とソースバスライン部分４７，４８との間の接続状態の良・不良を判断することができる。
【００６５】
また本実施の形態では、各検査用スイッチング素子３６，３７が導通状態であるときは、各組を成す各予備配線２８，２９は、各検査用スイッチング素子３６，３７を介して導通するので、各予備配線２８，２９から成る相互に隣接する各組のうちの、一方の組の一方の予備配線２８，２９と他方の組の一方の予備配線２８，２９との間、一方の組の一方の予備配線２８，２９と他方の組の他方の予備配線２８，２９との間、一方の組の他方の予備配線２８，２９と他方の組の一方の予備配線２８，２９との間、および一方の組の他方の予備配線２８，２９と他方の組の他方の予備配線２８，２９との間の各電気抵抗値を個別に測定するのではなく、各予備配線２８，２９から成る相互に隣接する各組の間の電気抵抗値Ｒ３を直接、測定することが可能である。前記相互に隣接する各組の間でリークを生じるような欠陥の有無は、前記相互に隣接する各組の間の電気抵抗値Ｒ３に依存する。したがって各検査用スイッチング素子３６，３７が導通状態であるときに、前記相互に隣接する各組の間の電気抵抗値Ｒ３を測定することによって、測定された電気抵抗値Ｒ３に基づいて、前記相互に隣接する各組の間でリークを生じるような欠陥の有無を判断することができる。
【００６６】
このように本実施の形態では、前述の各予備配線２８，２９とソースバスライン部分４７，４８との間の接続状態の良・不良を確認する第１の検査と、各予備配線２８，２９から成る相互に隣接する各組の間でリークを生じるような欠陥の有無を確認する第２の検査との２つの検査が実施される。したがってアクティブマトリクス基板２１の欠陥の有無を確実に検査することができ、高精度で信頼性の高い欠陥検査を行うことができる。本実施の形態においては、第２の検査を第１の検査の後に行うが、本発明の実施の他の形態では、第２の検査を第１の検査の前に行ってもよい。
【００６７】
前記第１および第２の検査では、ゲートバスライン２６およびソースバスライン２７に液晶を駆動するための信号を供給する必要ないので、これらの検査は、アクティブマトリクス基板２１に駆動回路を実装する実装工程よりも前に実施される。このように実装工程よりも前に前記第１および第２の検査を実施することによって、実装工程に供給される前に、欠陥を有するアクティブマトリクス基板２１を不良品として正常なアクティブマトリクス基板２１の製造ラインから排除することができる。これによって欠陥を有する不良品のアクティブマトリクス基板２１であるにも拘らず、そのアクティブマトリクス基板２１に駆動回路を実装してしまうという無駄が省かれる。また欠陥を有する不良品のアクティブマトリクス基板２１に、実装工程において駆動回路を実装してしまうということが防がれるので、実装工程において排除されるべき、前記駆動回路が実装された欠陥を有するアクティブマトリクス基板２１の不良品の発生を、格段に低減することができ、これによって歩留まりおよび生産性を向上して、量産時の製造コストを低減することができる。
【００６８】
前記第１および第２の検査の結果、アクティブマトリクス基板２１に欠陥があると判断された場合は、その欠陥の部分をレーザなどによって修復し、アクティブマトリクス基板２１を正常な製品にして、そのアクティブマトリクス基板２１を用いて液晶表示素子２２を製造することによって、材料が無駄にならず、歩留まりの向上および生産性の向上を図り、製造コストを低減することができる。
【００６９】
また各検査用スイッチング素子３６，３７が各組を成す各予備配線２８，２９とに接続されるので、各組を成す各予備配線２８，２９が、ゲートバスライン２６とソースバスライン２７との間でリークを生じるような欠陥による作動不良を解消するために、ソースバスライン部分４７，４８に接続されたか否かに拘わらず、各検査用スイッチング素子３６，３７を導通状態に変化させることによって、各組を成す各予備配線２８，２９を導通することができる。したがって各予備配線２８，２９から成る相互に隣接する各組の間でリークを生じるような欠陥の有無を、前記相互に隣接する各組の間の電気抵抗値Ｒ３に基づいて確認する第２の検査は、ゲートバスライン２６とソースバスライン２７との間でリークを生じるような欠陥の修復よりも前に実施することができる。前記第２の検査をゲートバスライン２６とソースバスライン２７との間でリークを生じるような欠陥の修復よりも前に実施することによって、前記相互に隣接する各組の間でリークを生じるような欠陥を有するアクティブマトリクス基板２１に、ゲートバスライン２６とソースバスライン２７との間でリークを生じるような欠陥の修復を施してしまうという無駄を省くことができる。
【００７０】
また本実施の形態では、制御信号によって、検査用スイッチング素子３６，３７を、導通および遮断のいずれかの状態に変化させることができるので、各検査用スイッチング素子３６，３７が高密度に隣接して複数存在しても、これらの検査用スイッチング素子３６，３７を、導通および遮断のいずれかの状態に容易に変化させることができる。また制御信号によって、検査用スイッチング素子３６，３７を、導通および遮断のいずれかの状態に変化させることができるので、検査用スイッチング素子３６，３７によって、各組を成す各予備配線２８，２９を導通状態または遮断状態にすばやく変化させることができ、前記第１および第２の検査を短時間で行うことができる。また各検査用スイッチング素子３６，３７に、各検査用スイッチング素子３６，３７を導通および遮断のいずれか一方の状態に変化させるための同一の制御信号を与え、すべての検査用スイッチング素子の状態を共通にするので、すべての予備配線２８，２９に対して、前記第１および第２の検査をそれぞれ短時間で行うことができ、これによっても前記第１および第２の検査に要する時間を短縮することができる。
【００７１】
図６は、本発明の実施の第２の形態のアクティブマトリクス基板６１を簡略化して示す図である。本実施の形態のアクティブマトリクス基板６１は、前述の実施の形態のアクティブマトリクス基板２１と類似するため、対応する部分には同一の参照符を付し、重複を避けて説明を省略する。
【００７２】
本実施の形態では、前述の実施の形態に類似するアクティブマトリクス基板２１において、各ソースバスライン２７の一端部寄りには、４つのブロックに対して６本の予備配線２８が設けられ、各ソースバスライン２７の他端部寄りには、各ブロックに対して４本の予備配線２９が設けられる。前記リーク箇所４６が存在するソースバスライン２７は、各ブロックに必ず２本あるということはなく、各ブロックに１本だけの場合およびない場合もある。リーク箇所４６が存在するソースバスライン２７が各ブロックに１本だけの場合およびない場合は、ソース信号の供給に用いられない予備配線２８，２９があり、これらの予備配線２８，２９は無駄となる。本実施の形態では、前記一端部寄りの予備配線２８を、１つのブロックに対して２本ずつ設けるのではなく、４つのブロックに対して３本ずつ設けることによって、リーク箇所４６が存在する複数のソースバスライン２７の各ソースバスライン部分４７，４８への各予備配線２８，２９を介するソース信号の供給を許容したまま、無駄な予備配線２８，２９を可及的に少なくする。
【００７３】
このような本実施の形態でも、各組を成す各予備配線２８，２９とを導通および遮断するための検査用スイッチング素子３６，３７を設けることによって、前述の実施の形態と同様にして、前記第１および第２の検査を行うことができ、同様の効果を達成することができる。
【００７４】
【発明の効果】
以上のように本発明によれば、各組を成す各予備配線を導通および遮断するための検査用スイッチング素子を設けることによって、各予備配線と信号線部分との間の接続状態の良・不良を確認する第１の検査と、相互に隣接する各予備配線から成る各組の間でリークを生じるような欠陥の有無を確認する第２の検査との２つの検査を行うことができる。したがって本発明に従うアクティブマトリクス基板の欠陥の有無を確実に検査することができ、高精度で信頼性の高い欠陥検査を行うことができる。
【００７５】
また本発明によれば、制御信号によって、検査用スイッチング素子を、導通および遮断のいずれかの状態に変化させることができるので、各検査用スイッチング素子が高密度に隣接して複数存在しても、これらの検査用スイッチング素子を、導通および遮断のいずれかの状態に容易に変化させることができる。また制御信号によって、検査用スイッチング素子を、導通および遮断のいずれかの状態に変化させることができるので、検査用スイッチング素子によって、各組を成す各予備配線を導通状態または遮断状態にすばやく変化させることができ、前述の２つの検査を短時間で行うことができる。
【００７６】
また本発明によれば、各検査用スイッチング素子が遮断状態であるときに、各組を成す各予備配線の間の電気抵抗値を測定することによって、測定された電気抵抗値に基づいて、各予備配線と信号線部分との間の接続状態の良・不良を確認する第１の検査を行うことができる。また各検査用スイッチング素子が導通状態であるときに、相互に隣接する各予備配線から成る各組の間の電気抵抗値を測定することによって、測定された電気抵抗値に基づいて、相互に隣接する各組の間でリークを生じるような欠陥の有無を確認する第２の検査を行うことができる。このように第１および第２の検査を行うことができるので、アクティブマトリクス基板の欠陥の有無を確実に検査することができ、高精度で信頼性の高い欠陥検査を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態のアクティブマトリクス基板２１を簡略化して示す図である。
【図２】アクティブマトリクス基板２１を含む液晶表示素子２２の全体の構成を簡略化して示す図である。
【図３】液晶表示素子２２の一部を拡大して示す図である。
【図４】ゲートバスライン２６とソースバスライン２７との間でリークを生じるような欠陥が存在している状態を示す図である。
【図５】ゲートバスライン２６とソースバスライン２７との間でリークを生じるような欠陥による作動不良が解消された状態を示す図である。
【図６】本発明の実施の第２の形態のアクティブマトリクス基板６１を簡略化して示す図である。
【図７】第１の先行技術のアクティブマトリクス基板を含む液晶表示素子の全体の構成を簡略化して示す図である。
【図８】液晶表示素子の一部を拡大して示す図である。
【図９】ゲートバスライン１とソースバスライン２との間でリークを生じるような欠陥が存在している状態を示す図である。
【図１０】ゲートバスライン１とソースバスライン２との間でリークを生じるような欠陥による作動不良が解消された状態を示す図である。
【図１１】第２の先行技術のアクティブマトリクス基板を簡略化して示す図である。
【図１２】第３の先行技術のアクティブマトリクス基板の一例を簡略化して示す図である。
【図１３】第３の先行技術のアクティブマトリクス基板の他の例を簡略化して示す図である。
【符号の説明】
２１，６１  アクティブマトリクス基板
２２  液晶表示素子
２３  基板
２４  絵素電極
２５  表示用スイッチング素子
２６  ゲートバスライン
２７  ソースバスライン
２８，２９  予備配線
３６，３７  検査用スイッチング素子
【図１】
2004271994.tif 000003
【図２】
2004271994.tif 000004
【図３】
2004271994.tif 000005
【図４】
2004271994.tif 000006
【図５】
2004271994.tif 000007
【図６】
2004271994.tif 000008
【図７】
2004271994.tif 000009
【図８】
2004271994.tif 000010
【図９】
2004271994.tif 000011
【図１０】
2004271994.tif 000012
【図１１】
2004271994.tif 000013
【図１２】
2004271994.tif 000014
【図１３】
2004271994.tif 000015