(57)【要約】【課題】新たな層を追加することなく、基板上に形成されるキャパシタの電気的特性および信頼性を高めることができ、さらには、光散乱用の凹凸パターンを効率よく形成可能な半導体装置、この半導体装置を電気光学物質を保持するための基板として用いた電気光学装置、それを用いた電子機器、半導体装置の製造方法、および電気光学装置の製造方法を提供すること。【解決手段】半透過・反射型電気光学装置のＴＦＴアレイ基板１０に凹凸形成層７ａを形成する際、ハーフ露光領域と完全露光領域を設定し、完全露光領域を利用してコンタクトホール９ｇ内の表面保護膜５を除去し、キャパシタ形成用穴７ｃの底部に表面保護膜７を残し、蓄積容量６０の誘電体膜として用いる。【選択図】　　　図８
2004117695.tif 000002
【特許請求の範囲】
【請求項１】
所定のパターンで形成された下層側導電膜と、該下層側導電膜の上層に形成された無機絶縁膜と、該無機絶縁膜の上層に形成された感光性樹脂層と、該感光性樹脂層の上層側に所定のパターンで形成された上層側導電膜とを基板上に有する半導体装置において、
前記感光性樹脂には、底部で前記無機絶縁膜が除去された第１の穴と、底部に前記無機絶縁膜が残ってる第２の穴とが形成されていることを特徴とする半導体装置。
【請求項２】
請求項１において、前記第１の穴はコンタクトホールであり、当該第１の穴の底部では、前記無機絶縁膜が除去されて露出した前記下層側導電膜からなる中継電極の表面に前記上電極が直接、あるいは他の導電膜を介して積層されて、前記中継電極と前記上電極とが電気的に接続され、
前記第２の穴はキャパシタ形成用穴であり、当該第２の穴の底部に前記上層側導電膜からなる上電極が直接、あるいは他の導電膜を介して積層されて、前記上電極、前記無機絶縁膜、および前記下層側導電膜からなる下電極を備えたキャパシタが形成されていることを特徴とする半導体装置。
【請求項３】
請求項２において、前記キャパシタ形成用穴の底部には、前記感光性樹脂が残っていることにより、前記キャパシタは、当該感光性樹脂層および前記無機絶縁膜を誘電体層として有していることを特徴とする半導体装置。
【請求項４】
請求項２において、前記キャパシタ形成用穴の底部には、前記感光性樹脂が完全に除去されていることにより、前記キャパシタは、前記無機絶縁膜を誘電体層として有していることを特徴とする半導体装置。
【請求項５】
請求項２ないし４のいずれかにおいて、前記キャパシタ形成用穴の底部には、他の領域に残っている前記該無機絶縁膜と同一の膜厚で前記無機絶縁膜が残っていることを特徴とする半導体装置。
【請求項６】
請求項２ないし４のいずれかにおいて、前記キャパシタ形成用穴の底部には、他の領域に残っている前記該無機絶縁膜よりも薄い膜厚で前記無機絶縁膜が残っていることを特徴とする半導体装置。
【請求項７】
請求項２ないし４のいずれかにおいて、前記感光性樹脂層は、表面がなだらかな凹凸形成層として所定のパターンに形成されて、当該感光性樹脂層の上層側に前記他の導電膜として形成された光反射膜の表面になだらかな凹凸を付与していることを特徴とする半導体装置。
【請求項８】
請求項７において、前記光反射膜には、光透過穴が形成されていることを特徴とする半導体装置。
【請求項９】
請求項８において、前記光透過穴が形成されている領域では、前記感光性樹脂が残っていることを特徴とする半導体装置。
【請求項１０】
請求項８において、前記光透過穴が形成されている領域では、前記感光性樹脂が完全に除去されていることを特徴とする半導体装置。
【請求項１１】
請求項１０において、前記光透過穴が形成されている領域では、他の領域に残っている前記無機絶縁膜と比較して同一の膜厚で前記無機絶縁膜が残っていることを特徴とする半導体装置。
【請求項１２】
請求項１０において、前記光透過穴が形成されている領域では、他の領域に残っている前記無機絶縁膜と比較して薄い膜厚で前記無機絶縁膜が残っていることを特徴とする半導体装置。
【請求項１３】
請求項２ないし１２のいずれかにおいて、前記基板上では、前記下層側導電膜からなる配線が少なくとも側面を前記無機絶縁膜で覆われ、かつ、当該無機絶縁膜に形成された開口の底部で露出した前記配線に前記上層導電膜からなるパッドが前記配線に電気的に接続していることを特徴とする半導体装置。
【請求項１４】
請求項２ないし１３のいずれかにおいて、前記中継電極は、下層側に形成されたトランジスタのドレイン領域に電気的に接続するドレイン電極であることを特徴とする半導体装置。
【請求項１５】
請求項２ないし１３のいずれかに規定する半導体装置を、電気光学物質を保持するための電気光学装置用基板として用いた電気光学装置であって、当該電気光学装置用基板上では、前記上電極からなる画素電極、および前記トランジスタからなる画素スイッチング用薄膜トランジスタを備えた画素がマトリクス状に形成されていることを特徴とする電気光学装置。
【請求項１６】
請求項１５に規定する電気光学装置を備えていることを特徴とする電子機器。
【請求項１７】
所定のパターンで形成された下層側導電膜と、該下層側導電膜の上層に形成された無機絶縁膜と、該無機絶縁膜の上層に形成された感光性樹脂層と、該感光性樹脂層の上層側に所定のパターンで形成された上層側導電膜とを基板上に有する半導体装置の製造方法において、
前記感光性樹脂を未硬化の状態で塗布した後、当該未硬化の感光性樹脂の一部の領域をハーフ露光する一方、他の一部の領域を完全露光し、さらに他の領域については非露光としてから前記感光性樹脂を現像するフォトリソグラフィ工程と、
次に、当該感光性樹脂が完全に除去されてなる第１の穴からエッチングを施して当該コンタクトホールの底部から前記無機絶縁膜を除去する一方、前記ハーフ露光により前記感光性樹脂に形成された第２の穴の底部には前記無機絶縁膜を残す無機絶縁膜エッチング工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１７において、前記第１の穴はコンタクトホールであり、前記第２の穴はキャパシタ形成用穴であり、
前記無機絶縁膜エッチング工程を行った以降、前記上層側導電膜を形成して、前記コンタクトホールの底部では、前記下層側導電膜からなる中継電極の表面に前記上層導電膜からなる上電極を直接、あるいは他の導電膜を介して前記中継電極に電気的に接続する一方、前記キャパシタ形成用穴の底部に前記上電極を直接、あるいは他の導電膜を介して形成することにより、当該キャパシタ形成用穴の底部に、前記下層側導電膜からなる下電極、および前記上電極を備えたキャパシタを形成する上層側導電膜形成工程を行うことを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１８において、前記コンタクトホールの底部から前記無機絶縁膜を除去した後、前記感光性樹脂に対するアッシング工程を行い、しかる後に前記上層側導電膜形成工程を行うことを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１９において、前記キャパシタ形成用穴の底部に前記感光性樹脂が薄く残るように前記アッシング工程を行うことを特徴とすることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項２０において、前記キャパシタ形成用穴の底部から前記感光性樹脂を完全に除去するように前記アッシング工程を行うことを特徴とすることを特徴とする半導体装置の製造方法。
【請求項２２】
請求項２１において、前記アッシング工程の後、前記上層側導電膜形成工程を行う前に、前記キャパシタ形成用穴の底部で前記無機絶縁膜の表層をエッチング除去する表層エッチング工程を行うことを特徴とする半導体装置の製造方法。
【請求項２３】
請求項１８ないし２２のいずれかにおいて、前記感光性樹脂層は、前記フォトリソグラフィ工程後の加熱工程によって表面がなだらかな形状に整形された凹凸形成層として所定のパターンに形成されており、
前記凹凸形成層の上層側に対して、当該凹凸形成層によって表面になだらかな凹凸が付与された光反射膜を前記他の導電膜として形成する光反射膜形成工程を行うことを特徴とする半導体装置の製造方法。
【請求項２４】
請求項２３において、前記光反射膜形成工程では、前記反射膜に光透過穴を形成することを特徴とする半導体装置の製造方法。
【請求項２５】
請求項１８ないし２４のいずれかにおいて、前記基板上のパッド形成予定領域に前記下層側導電膜からなる配線を形成した後、該配線の表面側を覆うように前記無機絶縁膜を形成し、
次に、前記フォトリソグラフィ工程では、前記パッド形成予定領域上に形成された前記感光性樹脂層については前記現像により完全に除去し、かつ、前記パッド形成予定領域の周りについてはハーフ露光とし、
前記無機絶縁膜エッチング工程では、前記パッド形成予定領域上の前記感光性樹脂層の除去部分から前記無機絶縁膜を除去した後、
前記アッシング工程では、前記パッド形成予定領域の周りのハーフ露光領域に残る前記感光性樹脂を完全に除去し、
前記上層導線膜形成工程では、前記パッド形成予定領域上に前記上層絶縁膜からなるパッドを形成することを特徴とする半導体装置の製造方法。
【請求項２６】
請求項１８ないし２５のいずれかにおいて、前記基板上にトランジスタを形成した後、該トランジスタのドレイン領域に電気的に接続するドレイン電極として前記中継電極を形成することを特徴とする半導体装置の製造方法。
【請求項２７】
請求項１８ないし２６のいずれかに規定する半導体装置の製造方法により、前記半導体装置を、電気光学物質を保持するための電気光学装置用基板として形成する電気光学装置の製造方法であって、
当該電気光学装置用基板上では、前記上電極からなる画素電極、前記トランジスタからなる画素スイッチング用薄膜トランジスタ、および前記キャパシタからなる蓄積容量を備えた画素をマトリクス状に形成することを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、この半導体装置を電気光学物質を保持するための基板として用いた電気光学装置、それを用いた電子機器、半導体装置の製造方法、および電気光学装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体素子、多層に形成した配線や電極のコンタクトホールを介しての電気的な接続部分、および基板上に形成した絶縁膜を誘電体膜として用いたキャパシタを基板上に有し、かつ、基板上に感光性樹脂層が形成された半導体装置としては、例えば、反射型、あるいは半透過・反射型のＴＦＴ（薄膜トランジスタ／Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）アクティブマトリクス型液晶装置（電気光学装置）に用いられているＴＦＴアレイ基板がある。
【０００３】
このＴＦＴアレイ基板では、ＴＦＴアレイ基板１０の基体たる透明な基板１０′の表面に画素スイッチング用のＴＦＴ３０が形成され、このＴＦＴ３０の上層には、シリコン酸化膜などからなる層間絶縁膜４、およびシリコン窒化膜などからなる表面保護膜５が形成されている。層間絶縁膜４の表面には、データ線６ａと同時形成されたドレイン電極６ｂが形成され、このドレイン電極６ｂは、層間絶縁膜４に形成されたコンタクトホールを介してＴＦＴ３０の高濃度ドレイン領域１ｅに電気的に接続している。各画素にはアルミニウム膜などからなる光反射膜８ａが形成され、この光反射膜８ａの上層にＩＴＯ膜などからなる透光性の画素電極９ａが形成されている。ここで、光反射膜８ａには光透過窓８ｄが形成され、この光透過窓８ｄに相当する部分には、ＩＴＯからなる画素電極９ａは存在するが、光反射膜８ａが存在しない。また、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２と同時形成された絶縁膜（誘電体膜）を介して容量線３ｂが上電極として対向することにより、蓄積容量６０Ａが構成されている。
【０００４】
このように構成したＴＦＴアレイ基板１０を用いた液晶装置では、図１１に矢印ＬＡで示すように、対向基板２０側から入射した光をＴＦＴアレイ基板１０側で反射し、対向基板２０側から出射された光によって画像を表示する（反射モード）。また、ＴＦＴアレイ基板１０の側に配置されたバックライト装置（図示せず）から出射された光は、図１１に矢印ＬＢ０で示すように、光反射膜８ａが形成されていない光透過窓８ｄを介して液晶層５０に入射してから対向基板２０を透過していき、表示に寄与する（透過モード）。
【０００５】
ここで、光反射膜８ａで反射された光の方向性が強いと、画像をみる角度で明るさが異なるなどの視野角依存性が顕著に出てしまう。そこで、液晶装置を製造する際、表面保護膜５の表面に、アクリル樹脂などといった感光性樹脂を８００ｎｍ〜１５００ｎｍの厚さに塗布した後、フォトリソグラフィ技術を用いて、光反射膜８ａの下層側に、感光性樹脂層からなる凹凸形成層１３ａを所定のパターンで選択的に残すことにより、光反射膜８ａの表面に光散乱用の凹凸パターン８ｇを付与している。また、このままでは、凹凸パターン８ｇに凹凸形成層１３ａのエッジがそのまま出てしまうので、凹凸形成層１３ａの上層にもう１層、流動性の高い感光性樹脂層からなる上層絶縁膜１３ｂを塗布、形成することにより、光反射膜８ａの表面にエッジのない、なだらかな形状の凹凸パターン８ｇを付与している。
【０００６】
従って、画素電極９ａとドレイン電極６ｂとの間には、上層絶縁膜１３ｂ、凹凸形成層１３ａ、表面保護膜５、および層間絶縁膜４が介在するので、これらの膜に形成したコンタクトホールを介して画素電極９ａとドレイン電極６ｂとを電気的に接続している（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開２０００−１７１７９３号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、高濃度ドレイン領域１ｅからの延設部分１ｆを下電極として用いた蓄積容量６０Ａでは、延設部分１ｆを構成する半導体膜の表面に存在する凹凸によって耐電圧が低いという問題点がある。また、蓄積容量６０Ａの耐電圧を上げようと、ゲート絶縁膜２の膜厚を厚くすると、ＴＦＴ３０のトランジスタ特性が変わってしまうという問題点がある。
【０００９】
また、従来のＴＦＴアレイ基板１０では、光反射膜８ａの表面になだらかな表面形状を備えた光散乱用の凹凸パターン８ｇを付与するのに、感光性樹脂に対する露光、現像を２回、行って、凹凸形成層１３ａおよび上層絶縁膜１３ｂを形成する必要があるため、生産効率が低い。それ故、液晶装置のコストダウンを図ることができないという問題点がある。
【００１０】
以上の問題点に鑑みて、本発明の課題は、新たな層を追加することなく、基板上に形成されるキャパシタの電気的特性および信頼性を高めることができる半導体装置、この半導体装置を電気光学物質を保持するための基板として用いた電気光学装置、それを用いた電子機器、半導体装置の製造方法、および電気光学装置の製造方法を提供することにある。
【００１１】
また、本発明の課題は、感光性樹脂に対する露光、現像を１回、行うだけで光反射膜の表面になだらかな表面形状を備えた光散乱用の凹凸パターンを付与することにより、生産効率を向上することのできる半導体装置、この半導体装置を電気光学物質を保持するための基板として用いた電気光学装置、それを用いた電子機器、半導体装置の製造方法、および電気光学装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本発明では、所定のパターンで形成された下層側導電膜と、該下層側導電膜の上層に形成された無機絶縁膜と、該無機絶縁膜の上層に形成された感光性樹脂層と、該感光性樹脂層の上層側に所定のパターンで形成された上層側導電膜とを基板上に有する半導体装置において、前記感光性樹脂には、底部で前記無機絶縁膜が除去された第１の穴と、底部に前記無機絶縁膜が残ってる第２の穴とが形成されていることを特徴とする。
【００１３】
本発明において、前記第１の穴は、例えば、コンタクトホールであり、当該第１の穴の底部では、前記無機絶縁膜が除去されて露出した前記下層側導電膜からなる中継電極の表面に前記上電極が直接、あるいは他の導電膜を介して積層されて、前記中継電極と前記上電極とが電気的に接続され、前記第２の穴は、例えば、キャパシタ形成用穴であり、当該第２の穴の底部に前記上層側導電膜からなる上電極が直接、あるいは他の導電膜を介して積層されて、前記上電極、前記無機絶縁膜、および前記下層側導電膜からなる下電極を備えたキャパシタが形成されている。
【００１４】
本発明では、下層側導電膜、無機絶縁膜、感光性樹脂層、および上層側導電膜がこの順に形成された基板上において、下層側導電膜と上層側導電膜との間に介在する無機絶縁膜、あるいはこの無機絶縁膜と感光性樹脂層を誘電体膜としてキャパシタを構成する。ここで、無機絶縁膜は層間絶縁膜あるいは表面保護膜として形成されたものであるため、ゲート絶縁膜と違って、膜厚などを変えても、トランジスタ特性に影響を及ぼさない。但し、感光性樹脂層は、凹凸形成層などを構成するもので分厚く形成されることから、このような分厚い感光性樹脂層を誘電体膜として用いると、キャパシタの静電容量が小さなものとなってしまうが、本発明では、感光性樹脂のキャパシタ形成用穴を形成し、この穴の底部でキャパシタを構成するため、大きな静電容量を得ることができる。また、感光性樹脂層に形成したコンタクトホールを介して、下層側導電膜からなる中継電極と、上層絶縁膜からなる上電極とを電気的に接続を図る部分では、このコンタクトホールの底部では無機絶縁膜を除去してあるので、中継電極と上電極との電気的な接続に支障はない。
【００１５】
本発明において、前記キャパシタ形成用穴の底部に前記感光性樹脂が残っている場合には、前記キャパシタは、当該感光性樹脂層および前記無機絶縁膜を誘電体層として用いることになる。
【００１６】
これに対して、前記キャパシタ形成用穴の底部で前記感光性樹脂が完全に除去されている場合には、前記キャパシタは、前記無機絶縁膜を誘電体層として用いることになる。この場合、前記キャパシタ形成用穴の底部には、他の領域に残っている前記該無機絶縁膜と同一の膜厚で前記無機絶縁膜が残っている場合もあるが、キャパシタ形成用穴の底部で感光性樹脂が完全に除去されているので、前記キャパシタ形成用穴の底部では、他の領域に残っている前記該無機絶縁膜よりも薄い膜厚で前記無機絶縁膜を残してもよい。このように構成すると、キャパシタにおいて誘電体膜が薄いので、大きな静電容量を得ることができる。
【００１７】
本発明において、前記感光性樹脂層は、表面がなだらかな凹凸形成層として所定のパターンに形成されて、当該感光性樹脂層の上層側に前記他の導電膜として形成された光反射膜の表面になだらかな凹凸を付与していることが好ましい。この場合、前記光反射膜には、光透過穴が形成されている場合がある。
【００１８】
本発明において、前記光透過穴が形成されている領域では、前記感光性樹脂が残っている構成であってもよいが、前記光透過穴が形成されている領域では、前記感光性樹脂を完全に除去することが好ましい。このように構成すると、前記光透過穴が形成されている部分での光の透過効率を高めることができる。
【００１９】
また、光透過穴が形成されている領域で感光性樹脂が完全に除去されている場合には、他の領域に残っている前記無機絶縁膜と比較して同一の膜厚で前記無機絶縁膜が残っている構成であってもよいが、光透過穴が形成されている領域では、他の領域に残っている前記無機絶縁膜と比較して薄い膜厚で前記無機絶縁膜が残っていることが好ましい。このように構成すると、光透過穴が形成されている領域で無機絶縁膜が薄い分、この部分での光の透過効率を高めることができる。
【００２０】
本発明において、前記基板上では、前記下層側導電膜からなる配線が少なくとも側面を前記無機絶縁膜で覆われ、かつ、当該無機絶縁膜に形成された開口の底部で露出した前記配線に前記上層導電膜からなるパッドが前記配線に電気的に接続している構成としてもよい。
【００２１】
本発明において、前記中継電極は、例えば、下層側に形成されたトランジスタのドレイン領域に電気的に接続するドレイン電極である。
【００２２】
このように構成した半導体装置については、電気光学物質を保持するための電気光学装置用基板として用いて電気光学装置を構成してもよい。この場合、当該電気光学装置用基板上では、前記上電極からなる画素電極、および前記トランジスタからなる画素スイッチング用薄膜トランジスタを備えた画素がマトリクス状に形成されることになる。
【００２３】
このような電気光学装置は、例えば、携帯電話機やモバイルコンピュータなどの電子機器に用いられる。
【００２４】
本発明では、半導体装置の製造方法としては、以下の構成を有する。すなわち、所定のパターンで形成された下層側導電膜と、該下層側導電膜の上層に形成された無機絶縁膜と、該無機絶縁膜の上層に形成された感光性樹脂層と、該感光性樹脂層の上層側に所定のパターンで形成された上層側導電膜とを基板上に有する半導体装置の製造方法において、前記感光性樹脂を未硬化の状態で塗布した後、当該未硬化の感光性樹脂の一部の領域をハーフ露光する一方、他の一部の領域を完全露光し、さらに他の領域については非露光としてから前記感光性樹脂を現像するフォトリソグラフィ工程と、次に、当該感光性樹脂が完全に除去されてなる第１の穴からエッチングを施して当該コンタクトホールの底部から前記無機絶縁膜を除去する一方、前記ハーフ露光により前記感光性樹脂に形成された第２の穴の底部には前記無機絶縁膜を残す無機絶縁膜エッチング工程とを有することを特徴とする。
【００２５】
本発明において、前記第１の穴は、例えば、コンタクトホールであり、前記第２の穴はキャパシタ形成用穴である。この場合、前記無機絶縁膜エッチング工程を行った以降、前記上層側導電膜を形成して、前記コンタクトホールの底部では、前記下層側導電膜からなる中継電極の表面に前記上層導電膜からなる上電極を直接、あるいは他の導電膜を介して前記中継電極に電気的に接続する一方、前記キャパシタ形成用穴の底部に前記上電極を直接、あるいは他の導電膜を介して形成することにより、当該キャパシタ形成用穴の底部に、前記下層側導電膜からなる下電極、および前記上電極を備えたキャパシタを形成する上層側導電膜形成工程を行う。
【００２６】
本発明では、下層側導電膜、無機絶縁膜、感光性樹脂層、および上層側導電膜がこの順に形成された基板上において、下層側導電膜と上層側導電膜との間に介在する無機絶縁膜、あるいはこの無機絶縁膜と感光性樹脂層を誘電体膜としてキャパシタを構成する。ここで、無機絶縁膜は層間絶縁膜あるいは表面保護膜として形成されたものであるため、ゲート絶縁膜と違って、膜厚などを変えても、トランジスタ特性に影響を及ぼさない。但し、感光性樹脂層は、凹凸形成層などを構成するもので分厚く形成されることから、このような分厚い感光性樹脂層を誘電体膜として用いると、キャパシタの静電容量が小さなものとなってしまうが、本発明では、ハーフ露光により感光性樹脂にキャパシタ形成用穴を形成し、この穴の底部でキャパシタを構成するため、大きな静電容量を得ることができる。また、感光性樹脂層に形成したコンタクトホールを介して、下層側導電膜からなる中継電極と、上層絶縁膜からなる上電極とを電気的に接続を図る部分では、感光性樹脂に形成したコンタクトホールを介して、その底部に位置する無機絶縁膜をエッチング除去するので、中継電極と上電極との電気的な接続に支障はない。また、このエッチングの際、ハーフ露光により形成されたキャパシタ形成用穴には感光性樹脂が残っているので、キャパシタの誘電体を構成する無機絶縁膜についてはエッチングで除去されない。
【００２７】
本発明において、前記コンタクトホールの底部から前記無機絶縁膜を除去した後、前記感光性樹脂に対するアッシング工程を行い、しかる後に前記上層側導電膜形成工程を行うことが好ましい。
【００２８】
このように構成すると、前記キャパシタ形成用穴の底部に感光性樹脂が残る場合でも、アッシング工程により、キャパシタ形成用穴の底部に残る感光性樹脂を薄くすることができる。
【００２９】
また、アッシング工程により、前記キャパシタ形成用穴の底部から前記感光性樹脂を完全に除去することもできる。
【００３０】
本発明において、前記アッシング工程の後、前記上層側導電膜形成工程を行う前に、前記キャパシタ形成用穴の底部で前記無機絶縁膜の表層をエッチング除去する表層エッチング工程を行うことが好ましい。このように構成すると、キャパシタにおいて、誘電体膜を構成する無機絶縁膜の膜厚を薄くすることができるので、キャパシタの静電容量を高めることができる。
【００３１】
本発明において、前記感光性樹脂層は、前記フォトリソグラフィ工程後の加熱工程によって表面がなだらかな形状に整形された凹凸形成層として所定のパターンに形成される場合があり、この場合、前記凹凸形成層の上層側に対して、当該凹凸形成層によって表面になだらかな凹凸が付与された光反射膜を前記他の導電膜として形成する光反射膜形成工程を行う。このように構成すると、１回のフォトリソグラフィ工程によって光反射膜に光散乱用のなだらかな凹凸パターンを付与することができる。
【００３２】
ここで、前記光反射膜形成工程では、前記反射膜に光透過穴を形成することもある。
【００３３】
本発明において、前記基板上のパッド形成予定領域に前記下層側導電膜からなる配線を形成した後、該配線の表面側を覆うように前記無機絶縁膜を形成し、次に、前記フォトリソグラフィ工程では、前記パッド形成予定領域上に形成された前記感光性樹脂層については前記現像により完全に除去し、かつ、前記パッド形成予定領域の周りについてはハーフ露光とし、前記無機絶縁膜エッチング工程では、前記パッド形成予定領域上の前記感光性樹脂層の除去部分から前記無機絶縁膜を除去した後、前記アッシング工程では、前記パッド形成予定領域の周りのハーフ露光領域に残る前記感光性樹脂を完全に除去し、前記上層導線膜形成工程では、前記パッド形成予定領域上に前記上層絶縁膜からなるパッドを形成することが好ましい。このように構成すると、配線の側面などを無機絶縁膜で保護した構成を採用する場合でも、配線とパッドとの電気的な接続部分では、感光性樹脂の除去部分からエッチングして無機絶縁膜を除去でき、かつ、パッドを形成する際には、アッシング工程により感光性樹脂を除去できる。従って、配線とパッドとの電気的な接続部分から無機絶縁膜を除去する際にはマスクが不要であり、かつ、このエッチングが終了した後は、アッシングにより感光性樹脂を除去できる。それ故、感光性樹脂を工程の途中までパッド周りに残したとしても、パッドの下層に感光性樹脂が残らないので、パッドの下層で感光性樹脂が吸湿してパッドが剥がれてしまうなどの不具合を回避できる。
【００３４】
本発明において、前記基板上にトランジスタを形成した後、該トランジスタのドレイン領域に電気的に接続するドレイン電極として前記中継電極を形成することがある。
【００３５】
本発明に係る半導体装置の製造方法は、電気光学装置を製造する際、電気光学物質を保持するための電気光学装置用基板を製造するのに適用できる。この場合、当該電気光学装置用基板上では、前記上電極からなる画素電極、および前記トランジスタからなる画素スイッチング用薄膜トランジスタを備えた画素がマトリクス状に形成されることになる。
【００３６】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明においては、本発明を適用した半導体装置として、半透過・反射型のＴＦＴアクティブマトリクス型液晶装置のＴＦＴアレイ基板を中心に説明する。
【００３７】
（電気光学装置の基本的な構成）
図１は、本発明を適用した電気光学装置を各構成要素とともに対向基板の側から見た平面図であり、図２は、図１のＨ−Ｈ′断面図である。図３は、電気光学装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。なお、本形態の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３８】
図１および図２において、本形態の電気光学装置１００は、シール材５２によいて貼り合わされたＴＦＴアレイ基板１０と対向基板２０との間に、電気光学物質としての液晶５０が挟持されており、シール材５２の形成領域の内側領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路１０１、および実装用のパッド９ｂがＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路１０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４の間をつなぐための複数の配線１０５が設けられており、更に、周辺見切り５３の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。
【００３９】
なお、データ線駆動回路１０１および走査線駆動回路１０４をＴＦＴアレイ基板１０の上に形成する代わりに、たとえば、駆動用ＬＳＩが実装されたＴＡＢ（テープ　オートメイテッド、ボンディング）基板をＴＦＴアレイ基板１０の周辺部に形成されたパッド群に対して異方性導電膜を介して電気的および機械的に接続するようにしてもよい。なお、電気光学装置１００では、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置されるが、ここでは図示を省略してある。また、電気光学装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の各画素電極（後述する。）に対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成する。
【００４０】
このような構造を有する電気光学装置１００の画面表示領域においては、図３に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素電極９ａを駆動するための画素スイッチング用のＴＦＴ３０が形成されており、画素信号Ｓ１、Ｓ２・・・Ｓｎを供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍをこの順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、図２に示す対向基板２０の対向電極２１との間で一定期間保持される。
【００４１】
ここで、液晶５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が低下し、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が増大していく。その結果、全体として電気光学装置１００からは画素信号Ｓ１、Ｓ２、・・・Ｓｎに応じたコントラストを持つ光が出射される。
【００４２】
なお、保持された画素信号Ｓ１、Ｓ２、・・・Ｓｎがリークするのを防ぐために、画素電極９ａと対向電極２１との間に形成される液晶容量と並列に蓄積容量６０を付加することがある。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い電気光学装置１００が実現できる。なお、蓄積容量６０を形成する方法としては、図３に例示するように、蓄積容量６０を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００４３】
（ＴＦＴアレイ基板の構成）
図４は、本形態の電気光学装置に用いたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図５は、電気光学装置の画素の一部を図４のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【００４４】
図４において、ＴＦＴアレイ基板１０上には、複数の透明なＩＴＯ膜からなる画素電極９ａがマトリクス状に形成されており、これら各画素電極９ａに対して画素スイッチング用のＴＦＴ３０がそれぞれ接続している。また、画素電極９ａの縦横の境界に沿って、データ線６ａ、走査線３ａ、および容量線３ｂが形成され、ＴＦＴ３０は、データ線６ａおよび走査線３ａに対して接続している。すなわち、データ線６ａは、コンタクトホールを介してＴＦＴ３０の高濃度ソース領域１ｄに電気的に接続し、走査線３ａは、その突出部分がＴＦＴ３０のゲート電極を構成している。
【００４５】
本形態において、蓄積容量６０は、後述するように、データ線６ａおよびドレイン電極６ｂと同層の導電膜を下電極６ｃとし、この下電極６ｃに画素電極９ａを上電極として重ねた構造になっており、下電極６ｃは、容量線３ｂにコンタクトホールを介して電気的に接続している。
【００４６】
このように構成した画素領域のＡ−Ａ′線における断面は、図５に示すように、ＴＦＴアレイ基板１０の基体たる透明な基板１０′の表面に、厚さが３００ｎｍ〜５００ｎｍのシリコン酸化膜（絶縁膜）からなる下地保護膜１１が形成され、この下地保護膜１１の表面には、厚さが３０ｎｍ〜１００ｎｍの島状の半導体膜１ａが形成されている。半導体膜１ａの表面には、厚さが約５０〜１５０ｎｍのシリコン酸化膜からなるゲート絶縁膜２が形成され、このゲート絶縁膜２の表面に、厚さが３００ｎｍ〜８００ｎｍの走査線３ａが形成されている。半導体膜１ａのうち、走査線３ａに対してゲート絶縁膜２を介して対峙する領域がチャネル領域１ａ′になっている。このチャネル領域１ａ′に対して一方側には、低濃度ソース領域１ｂおよび高濃度ソース領域１ｄを備えるソース領域が形成され、他方側には低濃度ドレイン領域１ｃおよび高濃度ドレイン領域１ｅを備えるドレイン領域が形成されている。
【００４７】
画素スイッチング用のＴＦＴ３０の表面側には、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化膜からなる層間絶縁膜４が形成され、この層間絶縁膜４の表面には、厚さが１００ｎｍ〜３００ｎｍのシリコン窒化膜からなる表面保護膜５（無機絶縁膜）が形成されている。
【００４８】
層間絶縁膜４の表面には、厚さが３００ｎｍ〜８００ｎｍのデータ線６ａが形成され、このデータ線６ａは、層間絶縁膜４に形成されたコンタクトホールを介して高濃度ソース領域１ｄに電気的に接続している。層間絶縁膜４の表面にはデータ線６ａと同時形成されたドレイン電極６ｂ（中継電極）が形成され、このドレイン電極６ｂは、層間絶縁膜４に形成されたコンタクトホール４ａ（第１の穴）を介して高濃度ドレイン領域１ｅに電気的に接続している。
【００４９】
本形態では、層間絶縁膜４の表面に、データ線６ａおよびドレイン電極６ｂと同層の下電極６ｃが形成されている。この下電極６ｃは、蓄積容量６０を構成するためのものであり、層間絶縁膜４に形成されたコンタクトホール４ｂを介して容量線３ｂに電気的に接続している。
【００５０】
表面保護膜５の上層には、透光性の感光性樹脂からなる凹凸形成層７ａが所定のパターンで形成されている、
凹凸形成層７ａの表面には、アルミニウム膜などからなる光反射膜８ａが形成されている。従って、光反射膜８ａの表面には、凹凸形成層７ａの凹凸が反映されて凹凸パターン８ｇが形成されている。
【００５１】
光反射膜８ａの上層にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、光反射膜８ａの表面に直接、積層され、画素電極９ａと光反射膜８ａとは電気的に接続されている。
【００５２】
画素電極９ａは、感光性樹脂層７ａ、および表面保護膜５に形成されたコンタクトホール９ｇを介してドレイン電極６ｂに電気的に接続している。
【００５３】
ここで、光反射膜８ａには、画素電極９ａと平面的に重なる領域の一部に矩形の光透過窓８ｄが形成され（図４を参照）、この光透過窓８ｄに相当する部分には、ＩＴＯからなる画素電極９ａは存在するが、光反射膜８ａが存在しない。
【００５４】
画素電極９ａの表面側にはポリイミド膜からなる配向膜１２が形成されている。この配向膜１２は、ポリイミド膜に対してラビング処理が施された膜である。
【００５５】
このように構成したＴＦＴアレイ基板１０において、凹凸形成膜７ａには、下電極６ｃと重なる領域に大きなキャパシタ形成用穴７ｃ（第２の穴）が形成されており、このキャパシタ形成用穴７ｃの底部では、凹凸形成膜７ａが完全に除去され、表面保護膜５が露出している。また、キャパシタ形成用穴７ｃの底部には、画素電極９ａが上電極として形成されている。従って、画素電極（上電極）は、表面保護膜５を誘電体膜として下電極６ｃと蓄積容量６０を構成している。
【００５６】
ここで、キャパシタ形成用穴７ｃの底部において、画素電極９ａの下層側には光反射膜８ａを構成するアルミニウム膜（他の導電膜）が残っているが、このアルミニウム膜は、キャパシタ形成用穴７ｃの底部から除去してもよい。
【００５７】
また、本形態では、ＴＦＴアレイ基板１０の端部には、データ線６ａおよびドレイン電極６ｂと同層の配線６ｄが延びており、この配線６ｄの側面などは表面保護膜５で覆われている。但し、配線６ｄの上面において、表面保護膜５には開口５ｄが形成されており、開口５ｄを介して、画素電極９ａと同層のＩＴＯ膜からなるパッド９ｂが配線６ｄに電気的に接続している。
【００５８】
なお、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、および低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの一部）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度のソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。また、本形態では、ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）、あるいはトリプルゲート以上でＴＦＴ３０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００５９】
（凹凸パターンの詳細構成）
このように構成したＴＦＴアレイ基板１０において、光反射膜８ａの表面には、凸部８ｂおよび凹部８ｃを備えた凹凸パターン８ｇが形成されており、本形態では、図４に示すように、凸部８ｂ、およびそれを構成する凹凸形成層７ａが正六角形の平面形状を有するものとして表してある。但し、凸部８ｂおよび凹凸形成層７ａの平面形状については、六角形に限らず、円形や八角形など、種々の形状のものを採用することができる。
【００６０】
このような凹凸パターン８ｇを構成するにあたって、本形態のＴＦＴアレイ基板１０では、光反射膜８ａの下層側のうち、凹凸パターン８ｇの凸部８ｂに相当する領域に、透光性の感光性樹脂からなる凹凸形成層７ａが厚く形成され、凹部８ｃに相当する領域に凹凸形成層７ａが薄くされており、その上層側に形成される光反射膜８ａの表面に光散乱用の凹凸パターン８ｇを付与している。ここで、凹凸形成層７ａは、表面はエッジのない、なだらかな形状になっている。このため、光反射膜８ａの表面において、凹凸パターン８ｇもエッジのない、なだらかな形状になっている。
【００６１】
このような凹凸形成層７ａは、後述するように、ポジタイプの感光性樹脂を塗布した後、この感光性樹脂に対して、露光マスクを介してのハーフ露光、現像、および加熱を行ったものである。従って、凹凸パターン８ｇの凹部８ｃに相当する領域では、凹凸形成層７ａを構成する感光性樹脂が厚さ方向の途中位置まで露光、現像されているだけであるので、感光性樹脂が完全に除去されず、薄く残っている。これに対して、凹凸パターン８ｇの凸部８ｂに相当する領域では、凹凸形成層７ａを構成する感光性樹脂が露光されず、厚いまま残っている。また、ハーフ露光、現像した後の感光性樹脂に対しては加熱処理が施されているため、この加熱処理によって、感光性樹脂が溶融する結果、凹凸形成層７ａは、角張った部分がなく、エッジのない、なだらかな形状になっている。
【００６２】
しかも、本形態では、後述するように、凹凸形成層７ａを形成する際、露光マスクを介してのハーフ露光、現像を行った後、アッシング処理を行ったので、凹部８ｃに相当する領域では、凹凸形成層７ａが極めて薄く、かつ、光透過穴８ｄに相当する領域でも、凹凸形成層７ａが極めて薄い。
【００６３】
（対向基板の構成）
対向基板２０では、ＴＦＴアレイ基板１０に形成されている画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。また、対向電極２１の上層側には、ポリイミド膜からなる配向膜２２が形成され、この配向膜２２は、ポリイミド膜に対してラビング処理が施された膜である。
【００６４】
（表示動作）
このように構成した半透過・反射型の電気光学装置１００では、画素電極９ａの下層側に光反射膜８ａが形成されているため、図５に矢印ＬＡで示すように、対向基板２０側から入射した光をＴＦＴアレイ基板１０側で反射し、対向基板１０側から出射された光によって画像を表示する（反射モード）。
【００６５】
また、ＴＦＴアレイ基板１０の裏面側に配置されたバックライト装置（図示せず）から出射された光のうち、光反射膜８ａが形成されていない光透過窓８ｄに向かう光は、矢印ＬＢで示すように、光透過窓８ｄを介して対向基板２０側に透過し、表示に寄与する（透過モード）。
【００６６】
（ＴＦＴの製造方法）
このような構成の電気光学装置１００の製造工程のうち、ＴＦＴアレイ基板１０の製造工程を、図６ないし図８を参照して説明する。図６〜図８はいずれも、本形態のＴＦＴアレイ基板１０の製造方法を示す工程断面図であり、いずれの図においても、図４のＡ−Ａ′線における断面などに対応する。
【００６７】
まず、図６（Ａ）に示すように、周知の半導体プロセスを用いて、ガラス製等の基板１０′の表面に、厚さが５０ｎｍ〜１５０ｎｍのシシリコン酸化膜などからなる下地保護膜１１、ＬＤＤ構造のＴＦＴ３０、アルミニウム膜、タンタル膜、モリブデン膜、またはこれらの金属のいずれかを主成分とする合金膜からなる３００ｎｍ〜８００ｎｍの厚さの走査線３ａ、容量線３ｂなどを形成する。ここで、ＴＦＴ３０の能動層を構成する半導体膜１ａは、基板温度が１５０℃〜４５０℃の温度条件下で、アモルファスのシリコン膜からなる半導体膜をプラズマＣＶＤ法により３０ｎｍ〜１００ｎｍの厚さに形成した後、半導体膜に対してレーザ光を照射してレーザアニールを施し、アモルファスの半導体膜を一度溶融させた後、冷却固化過程を経て結晶化させ、しかる後に、島状にパターニングしたものである。
【００６８】
次に、図６（Ｂ）に示すように、走査線３ａの表面側にＣＶＤ法などにより、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化からなる層間絶縁膜４を形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して層間絶縁膜４をエッチングしてコンタクトホール４ａ、４ｃなどを形成する。
【００６９】
次に、下層側導電膜形成工程として、層間絶縁膜４の表面側にデータ線６ａ、ドレイン電極６ｂ、下電極６ｃ、および配線６ｄを形成する。それには、アルミニウム膜、タンタル膜、モリブデン膜、またはこれらの金属のいずれかを主成分とする合金膜からなる導電膜をスパッタ法などで３００ｎｍ〜８００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して導電膜にドライエッチングを行う。
【００７０】
次に、無機絶縁膜形成工程として、図６（Ｃ）に示すように、データ線６ａおよびドレイン電極６ｂの表面側、あるいはその表面にシリコン窒化膜からなる表面保護膜５を形成する。
【００７１】
次に、フォトリソグラフィ工程を行う。このフォトリソグラフ工程では、まず、図７（Ａ）に示すように、スピンコート法などを用いて、アクリル樹脂などのポジタイプの感光性樹脂７を塗布した後、露光マスク２００を介して感光性樹脂７をハーフ露光する。ここで、露光マスク２００では、図４および図５を参照して説明した凹凸パターン８ｇの凹部８ｃ、光透過穴８ｄ、キャパシタ形成用穴７ｃ、コンタクトホール９ｇ、配線６ｄ周辺に相当する領域が透光部２１０になっており、感光性樹脂７は選択的に露光される。但し、ここで行う露光は、一般的な露光条件と比較して露光時間が短いハーフ露光である。このため、感光性樹脂７のうち、透光部２１０に対応する部分は、厚さ方向の途中位置まで露光されるだけである。
【００７２】
次に、図７（Ｂ）に示すように、露光マスク２５０を介して感光性樹脂７を露光する。ここでの露光は完全露光であり、露光マスク２５０では、コンタクトホール９ｇ、配線６ｄの上面に相当する領域が透光部２６０になっている。従って、感光性樹脂７のうち、透光部２６０に対応する部分は、厚さ方向全体に露光される。
【００７３】
次に、図７（Ｃ）に示すように、感光性樹脂７に現像を施して、感光性樹脂７のうち、露光された部分を除去する。その結果、感光性樹脂７は、凹凸パターン８ｇの凹部８ｃに相当する領域（露光された部分）では薄く、凹凸パターン８ｇの凸部８ｂに相当する領域（露光されなかった部分）は厚いままである。また、光透過穴８ｄ、キャパシタ形成用穴７ｃ、配線６ｄ周辺と対応する領域にも、感光性樹脂７が薄く残る。
【００７４】
これに対して、コンタクトホール９ｇ、配線６ｄの上面に相当する領域では、感光性樹脂７が完全に除去される。
【００７５】
このようにして凹凸形成層７ａを形成した後、無機絶縁膜エッチング工程として、凹凸形成層７ａにおいて、感光性樹脂７が完全に除去された部分からエッチングを施し、図８（Ａ）に示すように、この部分の表面保護膜５を除去する。その結果、コンタクトホール９ｇの底面から表面保護膜５が除去され、ドレイン電極６ｂが露出する。また、配線６ｄの表面では、表面保護膜５に開口５ｄが形成され、配線６ｄが露出する。但し、凹凸形成層７ａで覆われていた領域では、表面保護膜５はエッチングされず、全て同一の膜厚のまま残っている。
【００７６】
次に、図８（Ｂ）に示すように、アッシング工程において、酸素を含むガスを用いたプラズマにより、凹凸形成層７ａに対してアッシングを行う。
【００７７】
その結果、凹凸形成層７ａは表面側からアッシングされる結果、キャパシタ形成用穴７ｃの底部から完全に除去され、表面保護膜５が露出する。また、配線６ｄの周辺からも凹凸形成層７ａが完全に除去される。
【００７８】
これに対して、凹凸パターン８ｇの凹部８ｃに相当する領域、および光透過穴８ｄに相当する領域では、凹凸形成層７ａが厚かったため、凹凸形成層７ａが極めて薄くなる。但し、凹凸パターン８ｇの凹部８ｃに相当する領域、および光透過穴８ｄに相当する領域では、アッシング前の凹凸形成層７ａの膜厚によっては、凹凸形成層７ａが完全に除去される。
【００７９】
次に、加熱工程において、凹凸形成層７ａに対して加熱処理を行って、図８（Ｃ）に示すように、凹凸形成層７ａを構成する感光性樹脂７を溶融させる。その結果、凹凸形成層７ａが形成する凹凸は、なだらかな形状となる。
【００８０】
次に、凹凸形成層７ａの表面にアルミニウムなどの金属膜を形成した後、その表面に、フォトリソグラフィ技術を用いて金属膜をパターングし、図８（Ｄ）に示すように、光反射膜８ａを形成する。このようにして形成した光反射膜８ａでは、凹凸形成層７ａの表面形状が反映されるので、光反射膜８ａの表面には、エッジのない、なだらかな凹凸パターン８ａが形成される。この際、凹凸形成層７ａの平坦領域と平面的に重なる領域に光透過窓８ｄを形成する。
【００８１】
次に、上層側導電膜形成工程として、光反射膜８ａの表面側に厚さが４０ｎｍ〜２００ｎｍのＩＴＯ膜をスパッタ法などで形成した後、フォトリソグラフィ技術を用いてＩＴＯ膜をパターニングし、画素電極９ａおよびパッド９ｂを形成する。その結果、画素電極９ａは、コンタクトホール９ｇを介してドレイン電極６ｂに電気的に接続する。また、キャパシタ形成用穴７ｃの底部では、画素電極９ａ（上電極）、表面保護膜５、および下電極６ｃによって蓄積容量６０が形成される。また、パッド９ｂは、表面保護膜５の開口５ｄを介して配線６ｄに電気的に接続する。
【００８２】
しかる後には、図５に示すように、画素電極９ａの表面側にポリイミド膜（配向膜１２）を形成する。それには、ブチルセロソルブやｎ−メチルピロリドンなどの溶媒に５〜１０重量％のポリイミドやポリアミド酸を溶解させたポリイミド・ワニスをフレキソ印刷した後、加熱・硬化（焼成）する。そして、ポリイミド膜を形成した基板をレーヨン系繊維からなるパフ布で一定方向に擦り、ポリイミド分子を表面近傍で一定方向に配列させる。その結果、後で充填した液晶分子とポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００８３】
（本形態の主な効果）
以上、説明したように、本形態では、ドレイン電極６ｂや下電極６ｃを構成する下層側導電膜、表面保護膜５を構成する無機絶縁膜、凹凸形成層７ａを構成する感光性樹脂層、および画素電極９ａを構成する上層側導電膜がこの順に形成された基板１０′上において、下電極６ｃ（下層側導電膜）と画素電極９ａ（上層側導電膜）との間に介在する表面保護膜５（無機絶縁膜）を用いて蓄積容量６０を構成する。ここで、表面保護膜５は、ゲート絶縁膜２と違って、膜厚などを変えても、トランジスタ特性に影響を及ぼさない。但し、凹凸形成層７ａは、分厚く形成されることから、このような分厚い感光性樹脂層を誘電体膜として用いると、蓄積容量６０の静電容量が小さなものとなってしまうが、本形態では、ハーフ露光により凹凸形成層７ａにキャパシタ形成用穴７ｃを形成し、この穴の底部で蓄積容量６０を構成するため、大きな静電容量を得ることができる。
【００８４】
しかも、本形態では、アッシング工程により、キャパシタ形成用穴７ｃ内の感光性樹脂を完全に除去するため、蓄積容量６０において大きな静電容量を得ることができる。
【００８５】
また、ドレイン電極６ｂと画素電極９ａとを電気的に接続を図る部分では、凹凸形成層７ａに形成したコンタクトホール９ｇを介してその底部に位置する表面保護膜５をエッチング除去するので、ドレイン電極６ｂと画素電極９ａとの電気的な接続に支障はない。また、このエッチングの際、ハーフ露光により形成されたキャパシタ形成用穴７ｃには感光性樹脂が残っているので、蓄積容量６０の誘電体を構成する表面保護膜５についてはエッチングで除去されず、誘電体膜として残すことができる。
【００８６】
さらに本形態では、パッド９ｂの形成予定領域に形成された感光性樹脂層については完全露光、現像により完全に除去し、かつ、パッド９ｂの形成予定領域の周りについてはハーフ露光とし、凹凸形成層７ａで感光性樹脂が除去された部分から表面保護膜５に開口を形成する。このため、配線５ｄとパッド９ｂとの電気的な接続部分から無機絶縁膜を除去する際にはマスクが不要であり、それに用いた感光性樹脂は、アッシングにより完全に除去できる。それ故、感光性樹脂を工程の途中までパッド９ｂの周りに残したとしても、パッド９ｂの下層に感光性樹脂が残らないので、パッド９ｂの下層で感光性樹脂が吸湿してパッドが剥がれてしまうなどの不具合を回避できる。
【００８７】
さらに本形態では、感光性樹脂７の塗布、この感光性樹脂７に対する露光マスクを介してのハーフ露光、現像、および加熱を行うことにより、なだらかな膜厚変化に対応する凹凸を表面に備えた凹凸形成層７ａを形成し、この凹凸形成層７ａの上層側に形成された光反射膜８ａの表面に、凹凸形成層７ａの凹凸に対応する光散乱用の凹凸パターン８ｇを付与する。従って、感光性樹脂７に対する露光、現像を１回、行って凹凸形成層７ａを形成するだけで、光反射膜８ａの表面になだらかな表面形状を備えた光散乱用の凹凸パターンを付与することができるので、電気光学装置１００の生産効率を向上することができる。
【００８８】
［その他の実施の形態］
上記形態では、アッシング工程によりキャパシタ形成用穴７ｃの底部から感光性樹脂を完全に除去したが、ハーフ露光によって、キャパシタ形成用穴７ｃの底部に残る感光性樹脂が薄い場合には、感光性樹脂も含めて蓄積容量６０の誘電体膜として用いてもよい。また、アッシング工程により、キャパシタ形成用穴７ｃの底部に残る感光性樹脂を薄してもよい。
【００８９】
また、上記形態では、アッシング工程によりキャパシタ形成用穴７ｃの底部から感光性樹脂を完全に除去したので、このアッシング工程の後、上層側導電膜形成工程を行う前に、キャパシタ形成用穴７ｃの底部で表面保護膜５の表層をエッチング除去する表層エッチング工程を行ってもよい。このように構成すると、誘電体膜を構成する表面保護膜５の膜厚を薄くすることができるので、蓄積容量６０の静電容量を高めることができる。
【００９０】
さらに上記形態では光透過穴８ｄが形成される領域をハーフ露光領域としたが、完全露光領域とすることにより、光透過穴８ｄが形成される領域から感光性樹脂を完全に除去してもよい。この場合には、光透過穴８ｄが形成されている部分での光の透過効率を高めることができる。また、光透過穴８ｄが形成されている領域で感光性樹脂を完全に除去する場合には、そこから表面保護膜５にエッチングを施して表面保護膜５を薄くしてもよい。このように構成すると、光透過穴８ｄが形成されている領域の光の透過効率を高めることができる。
【００９１】
なお、上記形態では、画素電極９ａを光反射膜８ａの上層側に積層したが、液晶５０の分極配向が問題とならない場合には、画素電極９ａを光反射膜８ａの下層側に積層してもよい。
【００９２】
また、上記形態では、電気光学装置１００として半透過・反射型の液晶装置を説明したが、光透過窓８ｄを形成せずに、電気光学装置１００を全反射型の液晶装置として構成してもよい。
【００９３】
また、全反射型の電気光学装置１００の場合には、画素電極９ａを形成せずに、光反射膜８ａのみを画素電極として用いてもよく、この場合は、光反射膜８ａが蓄積容量６０の上電極なる。
【００９４】
さらに、上記形態では、半導体装置としてＴＦＴアレイ基板を例に説明したが、その他の半導体装置に本発明を適用してもよい。
【００９５】
［電気光学装置の電子機器への適用］
このように構成した半透過・反射型の電気光学装置１００は、各種の電子機器の表示部として用いることができるが、その一例を、図９、および図１０（Ａ）、（Ｂ）を参照して説明する。
【００９６】
図９は、本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【００９７】
図９において、電子機器は、表示情報出力源７０、表示情報処理回路７１、電源回路７２、タイミングジェネレータ７３、そして液晶装置７４を有する。また、液晶装置７４は、液晶表示パネル７５および駆動回路７６を有する。液晶装置７４としては、前述した電気光学装置１００を用いることができる。
【００９８】
表示情報出力源７０は、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ７３によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路７１に供給する。
【００９９】
表示情報処理回路７１は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号ＣＬＫと共に駆動回路７６へ供給する。電源回路７２は、各構成要素に所定の電圧を供給する。
【０１００】
図１０（Ａ）は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータ８０は、キーボード８１を備えた本体部８２と、液晶表示ユニット８３とを有する。液晶表示ユニット８３は、前述した電気光学装置１００を含んで構成される。
【０１０１】
図１０（Ｂ）は、本発明に係る電子機器の他の実施形態である携帯電話機を示している。ここに示す携帯電話機９０は、複数の操作ボタン９１と、前述した電気光学装置１００からなる表示部とを有している。
【０１０２】
【発明の効果】
以上説明したとおり、本発明では、下層側導電膜、無機絶縁膜、感光性樹脂層、および上層側導電膜がこの順に形成された基板上において、下層側導電膜と上層側導電膜との間に介在する無機絶縁膜、あるいはこの無機絶縁膜と感光性樹脂層を誘電体膜としてキャパシタを構成する。ここで、無機絶縁膜は層間絶縁膜あるいは表面保護膜として形成されたものであるため、ゲート絶縁膜と違って、膜厚などを変えても、トランジスタ特性に影響を及ぼさない。但し、感光性樹脂層は、凹凸形成層などを構成するもので分厚く形成されることから、このような分厚い感光性樹脂層を誘電体膜として用いると、キャパシタの静電容量が小さなものとなってしまうが、本発明では、感光性樹脂のキャパシタ形成用穴を形成し、この穴の底部でキャパシタを構成するため、大きな静電容量を得ることができる。また、感光性樹脂層に形成したコンタクトホールを介して、下層側導電膜からなる中継電極と、上層絶縁膜からなる上電極とを電気的に接続を図る部分では、このコンタクトホールの底部では無機絶縁膜を除去してあるので、中継電極と上電極との電気的な接続に支障はない。
【０１０３】
また、本発明では、下層側導電膜、無機絶縁膜、感光性樹脂層、および上層側導電膜がこの順に形成された基板上において、下層側導電膜と上層側導電膜との間に介在する無機絶縁膜、あるいはこの無機絶縁膜と感光性樹脂層を誘電体膜としてキャパシタを構成する。ここで、無機絶縁膜は層間絶縁膜あるいは表面保護膜として形成されたものであるため、ゲート絶縁膜と違って、膜厚などを変えても、トランジスタ特性に影響を及ぼさない。但し、感光性樹脂層は、凹凸形成層などを構成するもので分厚く形成されることから、このような分厚い感光性樹脂層を誘電体膜として用いると、キャパシタの静電容量が小さなものとなってしまうが、本発明では、ハーフ露光により感光性樹脂にキャパシタ形成用穴を形成し、この穴の底部でキャパシタを構成するため、大きな静電容量を得ることができる。また、感光性樹脂層に形成したコンタクトホールを介して、下層側導電膜からなる中継電極と、上層絶縁膜からなる上電極とを電気的に接続を図る部分では、感光性樹脂に形成したコンタクトホールを介して、その底部に位置する無機絶縁膜をエッチング除去するので、中継電極と上電極との電気的な接続に支障はない。また、このエッチングの際、ハーフ露光により形成されたキャパシタ形成用穴には感光性樹脂が残っているので、キャパシタの誘電体を構成する無機絶縁膜についてはエッチングで除去されない。
【図面の簡単な説明】
【図１】本発明が適用される電気光学装置を対向基板の側からみたときの平面図である。
【図２】図１のＨ−Ｈ′線における断面図である。
【図３】電気光学装置において、マトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である。
【図４】本発明を適用した電気光学装置において、ＴＦＴアレイ基板に形成された各画素の構成を示す平面図である。
【図５】本発明を適用した電気光学装置を、図４のＡ−Ａ′線に相当する位置での切断したときの断面図である。
【図６】（Ａ）〜（Ｃ）は、本発明を適用した電気光学装置のＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図７】（Ａ）〜（Ｃ）は、本発明を適用した電気光学装置のＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図８】（Ａ）〜（Ｄ）は、本発明を適用した電気光学装置のＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図９】本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【図１０】（Ａ）、（Ｂ）はそれぞれ、本発明に係る電気光学装置を用いた電子機器の一実施形態としてのモバイル型のパーソナルコンピュータを示す説明図、および携帯電話機の説明図である。
【図１１】従来の電気光学装置の断面図である。
【符号の説明】
１ａ　半導体膜
２　ゲート絶縁膜
３ａ　走査線
３ｂ　容量線
４　層間絶縁膜
５　表面保護膜（無機絶縁膜）
５ｄ　開口
６ａ　データ線
６ｂ　ドレイン電極
６ｃ　下電極
６ｄ　配線
８ａ　光反射膜
８ｂ　凹凸パターンの凸部
８ｃ　凹凸パターンの凹部
８ｄ　光透過窓
８ｇ　光反射膜表面の凹凸パターン
９ａ　画素電極
４ｃ、９ｇ　コンタクトホール
１０　ＴＦＴアレイ基板
１１　下地保護膜
７　感光性樹脂
７ａ　凹凸形成層
７ｃ　キャパシタ形成用穴
２０　対向基板
２１　対向電極
３０　画素スイッチング用のＴＦＴ
５０　液晶
６０　蓄積容量
１００　電気光学装置
１００ａ　画素
【図１】
2004117695.tif 000003
【図２】
2004117695.tif 000004
【図３】
2004117695.tif 000005
【図４】
2004117695.tif 000006
【図５】
2004117695.tif 000007
【図６】
2004117695.tif 000008
【図７】
2004117695.tif 000009
【図８】
2004117695.tif 000010
【図９】
2004117695.tif 000011
【図１０】
2004117695.tif 000012
【図１１】
2004117695.tif 000013