(57)【要約】　　　（修正有）【課題】　ドライバＩＣが接続される前の液晶セルの画質検査を、効率的に行うことができる、液晶セル及びその検査方法を得る。【解決手段】　液晶セルは検査用回路４、５を有する。検査用回路は、各走査信号配線１１、もしくは、各データ信号配線１２に接続された検査用ＴＦＴ２２と、走査信号配線１１に接続される検査用端子３１〜３５と、データ信号配線１２に接続される検査用端子４１〜５３を有する。各検査用端子には複数の検査用ＴＦＴ２２が接続されている。表示領域は複数のブロックに分けられ、各ブロック毎に１セットの走査側検査用端子と、１セットのデータ信号側検査用端子が接続されている。各ブロック毎に、特定の領域の走査信号配線とデータ信号配線が割り当てられている。複数の信号線を検査用ＴＦＴと検査用端子で適宜にまとめているので、多ピンプローブを用いることなく、必要な画質検査を行うことができる。【選択図】　　　　図２
2004102260.tif 000002
【特許請求の範囲】
【請求項１】
　スイッチング素子を有する副画素部がマトリックス状に配置されたアレイ基板と、前記アレイ基板と対向する対向基板と、を有する表示装置であって、
　前記アレイ基板は、
　　前記副画素部に信号を送る、複数のデータ信号線及び複数の走査信号線と、
　　前記複数のデータ信号線のそれぞれに接続された、検査トランジスタと、
　　検査信号を入力する複数の入力端子と、
を有し、
　前記検査トランジスタのドレインもしくはソースは、前記データ信号線に接続され、
　複数の前記検査トランジスタのゲートは、前記複数の入力端子の内の第１の入力端子に接続され、
　複数の前記検査トランジスタのソースもしくはドレインは、前記複数の入力端子の内の第２の入力端子に接続され、
　前記検査トランジスタは、前記副画素部への検査信号の入力を制御する、
　アクティブ・マトリックス表示装置。
【請求項２】
　スイッチング素子を有する副画素部がマトリックス状に配置されたアレイ基板と、前記アレイ基板と対向する対向基板と、を有する表示装置であって、
　前記アレイ基板は、
　　前記副画素部に信号を送る、複数のデータ信号線及び複数の走査信号線と、
　　前記複数の走査信号線のそれぞれに接続された、検査トランジスタと、
　　検査信号を入力する複数の入力端子と、
を有し、
　前記検査トランジスタのドレインもしくはソースは、前記走査信号線に接続され、
　複数の前記検査トランジスタのゲートは、前記複数の入力端子の内の第１の入力端子に接続され、
　複数の前記検査トランジスタのソースもしくはドレインは、前記複数の入力端子の内の第２の入力端子に接続され、
　前記検査トランジスタは、前記副画素部への検査信号の入力を制御する、
　アクティブ・マトリックス表示装置。
【請求項３】
　前記副画素部のスイッチング素子と前記検査トランジスタとは、アモルファス・シリコンによって形成されたＴＦＴである、請求項１又は２に記載のアクティブ・マトリックス表示装置。
【請求項４】
　前記副画素部のそれぞれは、１つの色を表示することが可能であり、
　前記第２の入力端子に接続された前記複数の検査トランジスタの全ては、同一色の副画素部に接続されている、請求項１又は２に記載のアクティブ・マトリックス表示装置。
【請求項５】
　スイッチング素子を有する副画素部がマトリックス状に配置されたアレイ基板と、前記アレイ基板と対向する対向基板と、を有するアクティブ・マトリックス表示装置の、画質検査方法であって、
　第１の入力端子から検査信号を入力する、第１のステップと、
　第２の入力端子から検査信号を入力する、第２のステップと、
　前記入力された検査信号を、前記第１入力端子に接続された第１の複数の検査トランジスタのソース電極へ送る、第３のステップと、
　前記入力された検査信号を、前記第２入力端子に接続された前記第１の複数の検査トランジスタのゲート電極へ送る、第４のステップと、
　前記検査信号を、前記複数の検査トランジスタから、前記複数の検査トランジスタのそれぞれに接続されたデータ信号線を介して、前記副画素部に送る第５のステップと、
　を有し、
　前記複数の検査用トランジスタにより、前記検査信号の副画素への入力を制御することにより、所望の表示画面を表示する、画質検査方法。
【請求項６】
　スイッチング素子を有する副画素部がマトリックス状に配置されたアレイ基板と、前記アレイ基板と対向する対向基板と、を有するアクティブ・マトリックス表示装置の、画質検査方法であって、
　入力端子から検査信号を入力する、第１のステップと、
　前記入力された検査信号を、前記入力端子に接続された複数の検査トランジスタへ送る、第２のステップと、
　前記検査信号を、前記複数の検査ＴＦＴから、前記複数の検査トランジスタのそれぞれに接続された走査信号線を介して、前記副画素部に送る第３のステップと、
　を有し、
　前記検査トランジスタにより、前記検査信号の副画素への入力を制御することにより、所望の表示画面を表示する、画質検査方法。
【請求項７】
　前記第５のステップは、同一色を表示する副画素部に検査信号が送られる、請求項１４に記載の、画質検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　この発明は、アクティブ・マトリックス表示装置及びその検査方法に関するものであり、特に、表示装置の検査用回路を有する、アクティブ・マトリックス表示装置及びその検査方法に関する。
【背景技術】
【０００２】
　現在広く普及しているＴＦＴカラー液晶表示装置の製造工程は、大きく分けて、液晶セルの製造工程、液晶モジュールの製造工程、そして、液晶モニターの製造工程に分けることができる。液晶モジュールは、液晶セルにドライバＩＣと、それに入力する制御信号を生成する駆動回路とを接続し、バックライトと機構部品を装着することにより完成される。又、この液晶モジュールに、さらに、入力する画像情報を含む信号を生成するグラフィックアダプタを接続し、機構部品を装着することで、液晶モニターが完成する。
【０００３】
　液晶表示装置の製造においては、製造効率を上げるために、製造工程におけるごみの混入や寸法誤差から生ずる欠陥を早期に発見することが必要とされる。このことから、液晶表示装置の製造工程の各段階において、ギャップ検査や点灯検査等の各種検査が行われる。
【０００４】
　例えば、特開昭６０−２９８９号公報は、ＴＦＴアレイのデータ／走査線の断線・短絡検出を行う方法が開示している。Ｘ駆動回路が１系統しかない液晶表示装置において、データ／走査線の断線検出を可能としたものであり、Ｘ駆動回路の反対側に検査用トランジスタ群を設けることにより、データ／走査線の断線・短絡を検出している。具体的には、駆動回路から入力された特定の検査信号を、検査用トランジスタから出力させることにより、検査を行っている。
【０００５】
　このほかにも、特開平３−１８８９１、３−２０７２１、５−５８９７、５−１１０００号公報において、駆動回路の反対側で、検査用の信号線、もしくはスイッチング回路をアクティブ・マトリックス・アレイに接続して、アレイの検査を行うことが開示されている。又、駆動ＩＣを接続する前に、アクティブ・マトリックス・アレイの断線検査を、アナログ・スイッチ機能をもつ選択回路を利用して行うことが、特開平２−１５４２９２号公報に記載されている。
【０００６】
　これらの検査の一つとして、ＴＦＴ液晶セルが完成した後に行われる画質検査がある。ＴＦＴ液晶セルの画質検査方法は種々のものが知られているが、主に行われているのは、多ピンプローブ方式と呼ばれる検査方法である。
【０００７】
　これは、液晶セル製造の最終工程において、液晶セルの全ての信号入力端子の各端子にそれぞれ独立にプローブで接触し、液晶モジュールにおけるドライバＩＣからの入力信号と等価な電気信号を入力することにより行われる。これにより、最終製品における液晶セルの駆動を完全に再現することができるので、最終製品の表示画面を視覚的にチェックすることにより、検査を行うことができる。この場合、入力信号を準備することで、あらゆる種類の画面を表示することが可能となる。しかし、この多ピンプローブ方式による検査には、次に述べるいくつかの問題点がある。
【０００８】
　まず、多ピンプローブは高コストであり、その製造に多くの時間が必要とされる。例えば画素数１０２４画素（×３副画素）×７６８行を有する液晶セルにおいては、少なくても３８４０本の信号を入力すべき配線を持つため、画質検査を行うためには４０００箇所近い信号入力端子に接触できるプローブを準備しなければならない。
【０００９】
　また、検査の安定性にも問題がある。近年の液晶セルの大型高精細化にともなって、プローブ箇所が増大、高密度化してきているため、プローブの電気的接触の不安定性が問題になってきている。電気的接触が不安定になると、入力すべき信号が与えられない配線に沿って検査画面が表示されず、そのため検査効率が著しく低下してしまう。これは、画像処理などによる自動検査を行う場合は致命的となる。さらに、液晶セルの高精細化にともなって、互いに隣接するプローブ間の間隔が小さくなるため、検査安定性の低下のみならず、プローブの作成そのものが限界にきている。
【００１０】
　加えて、多ピンプローブは多品種に対応できないために、コスト増大と検査効率の低下を招いている。これは、液晶セルを多品種製造する場合、各品種の仕様の違いによりプローブ配置についての品種間の共通化が困難なため、品種毎にプローブセットを用意し、検査装置に付け替える必要があるためである。
【００１１】
　以上のことから、表示できる検査用画面の種類が限られたとしても、多ピンプローブを使わずにすむような検査方法が求められている。
【特許文献１】特開昭６０−２９８９号公報
【特許文献２】特開平３−１８８９１号公報
【特許文献３】特開平３−２０７２１号公報
【特許文献４】特開平５−５８９７号公報
【特許文献５】特開平５−１１０００号公報
【特許文献６】特開平２−１５４２９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
　本発明の１つの目的は、画質検査を効率的に行うことができる、表示装置及びそのの検査方法を提供することである。
　本発明の他の目的は、多くの画質検査に対応出来る検査回路を備えた表示装置、及び、その検査方法を提供することである。
　本発明の他の目的は、表示装置を確実に検査することを可能とする、表示装置及びその検査方法を提供することである。
　本発明の他の目的は、大型高精細化された表示装置の検査を、安定的に行うことができる、装置及びその検査方法を提供することである。
　本発明の他の目的は、ドライバＩＣが接続される前の表示装置の画質検査を、効率的に行うことができる、表示装置及びその検査方法を提供することである。
【課題を解決するための手段】
【００１３】
　本発明に係るアクティブ・マトリックス表示装置は、画質検査を行うための検査回路を有する。この検査回路は、検査信号を入力するための複数の入力端子と、各入力端子に接続された複数の検査用トランジスタとを備える。入力端子から副画素部へ送られる入力検査信号を、検査トランジスタで入力制御することにより、所望の検査画面表示を行う。検査トランジスタは、好ましくは、アモルファス・シリコンＴＦＴである。
【００１４】
　一つの入力端子には、複数の検査トランジスタが接続されている。好ましくは、検査トランジスタの全てのゲート電極は、一つの入力端子に接続される。他の入力端子は、検査トランジスタのソース電極に接続される。好ましくは、隣接する副画素部列へ接続される検査トランジスタは、異なる入力端子に接続される。又、異なる色の副画素部列に接続される検査トランジスタは、異なる入力端子に接続される。
【００１５】
　検査回路は、データ信号配線側と走査信号配線側の双方に形成されていることが好ましい。さらに好ましくは、一方側の検査回路は、少なくとも入力端子を３つ備える。その一つには全ての検査トランジスタのゲート電極が接続され、他の２つの端子には、隣接する副画素部列に接続された検査ＴＦＴが、交互に別の端子に接続されるように接続される。もう一方の検査回路は、少なくとも７つの入力端子を備える。全ての検査ＴＦＴのゲートが一つの端子に接続されている。他の端子については、ＲＧＢの異なる色を有する副画素列に接続された検査ＴＦＴは、異なる端子に接続される。又、隣り合う副画素部列に接続された検査ＴＦＴを異なる端子に接続する。つまり、奇数番面の副画素列であって、さらに、ＲＧＢの各色用の３端子と、偶数番目の副画素列であって、さらに、ＲＧＢの各色用の３端子との計６端子である。
【発明を実施するための最良の形態】
【００１６】
　スイッチング素子を有する副画素部がマトリックス状に配置されたアレイ基板と、前記アレイ基板と対向する対向基板と、を有する表示装置であって、
　前記アレイ基板は、
　　前記副画素部に信号を送る、複数のデータ信号線及び複数の走査信号線と、
　　前記複数のデータ信号線のそれぞれに接続された、検査トランジスタと、
　　検査信号を入力する複数の入力端子と、
を有し、
　前記検査トランジスタのドレインもしくはソースは、前記データ信号線に接続され、
　複数の前記検査トランジスタのゲートは、前記複数の入力端子の内の第１の入力端子に接続され、
　複数の前記検査トランジスタのソースもしくはドレインは、前記複数の入力端子の内の第２の入力端子に接続され、
　前記検査トランジスタは、前記副画素部への検査信号の入力を制御する。
【実施例１】
【００１７】
液晶セル．
　図１は、本実施形態における液晶セルの全体構造を示した概略図である。図において、１は液晶セル、２はＴＦＴアレイ基板、３はＴＦＴアレイ基板２と互いに平行に配置された対向基板である。ここには図示しないが、ＴＦＴアレイ基板２と対向基板３との間には、シール材と封止樹脂とで液晶が封入されている。又、液晶セルには、配向膜、トランスファ、偏光フィルムなどが形成され、両基板の距離は、その間に設けられたスペーサボールによって保たれている。本形態において、対向基板３は、ＲＧＢのカラーフィルタが形成されたカラーフィルタ基板である。
【００１８】
　配向膜は、液晶の初期配向を決めるために、２つの基板のそれぞれの向かい合う面に形成される。シール材は、２つの基板を接着し、液晶を基板間に閉じ込めておくために、表示画素領域７の外側に形成される。又、封止樹脂は、注入口と呼ばれるあらかじめ設けたシール材の非形成領域から、２つの基板の間に液晶を注入した後に、そこを密閉するために形成される。スペーサボールは、２つの基板間の間隙を決めるための球状の絶縁物で、基板の一方に散布される。表示画素領域７の外側に形成されるトランスファは、ＴＦＴアレイ基板２上の端子から入力された共通電極電位を、対向基板３上の共通電極に与えるための電導性物質である。偏光フィルムは、貼り合わされた２つの基板の外側各面に形成され、液晶セルに入る光の偏光を制御する。
【００１９】
　図１において、４、５は液晶セルの画質検査を行うための検査用回路である。これらはＴＦＴアレイ基板２上に形成されている。７は液晶セルにおいて実際に表示を行う表示領域である。６は表示領域の外周領域であり、表示領域に画面表示信号を入力するドライバＩＣが接続される、表示信号入力端子１６が形成される。
【００２０】
ＴＦＴアレイ回路．
　図２は、ＴＦＴアレイ基板２の回路構造を示す概略図である。図において、１１は一方向に互いに平行に延在し、走査信号が供給される複数の走査信号配線、１２は走査信号配線１１と交差する方向に互いに平行に延在し、映像信号が供給される複数のデータ信号配線１２である。ＴＦＴアレイ基板２は、表示画素領域７内に、マトリクス状に配列された複数の副画素１３を備え、各副画素１３は、走査信号配線１１とデータ信号配線１２とによって囲まれている。各副画素１３は、液晶に電界を加える加える画素電極１５（ＩＴＯ膜）、画素電極の保持能力を補完する付加容量（Ｃｓ）１８、さらに、走査信号配線１１および信号配線１２と画素電極１５とを接続し、スイッチング機能を有する薄膜トランジスタ（ＴＦＴ）１４とを有している。表示領域７の外側には、液晶セルの画質検査用回路４、５や、配線１１、１２に電気信号を入力するための表示信号入力端子１６、などが形成されている。尚、画質検査用回路４、５の構造は後に詳細する。
【００２１】
　カラーフィルタ基板３（不図示）上には、ＲＧＢ三原色を分離するためのカラーフィルタと、ＴＦＴアレイ基板２上の画素電極１５との間の電界により液晶の配向を制御するための共通電極１７などが形成されている。各副画素は、ＲＧＢいづれか１色のカラーフィルタを有する。液晶セルの表示は、各画素電極１５と共通電極１７との電位差により封入された液晶の配向を制御することで行うことができ、この電位差制御は、ＴＦＴ１４によって入力される信号を操作されることで行われる。液晶の配向により、液晶セルを透過する光の量が制御される。尚、ＲＧＢ３つの副画素が、１つの画素を形成する。
【００２２】
　本実施の形態において、ＴＦＴ１４はアモルファス・シリコンにより形成され、検査用回路４、５も同様にアモルファス・シリコンＴＦＴを備える。従って、フォトマスク上にパターンを追加することにより、検査用回路４、５は、ＴＦＴ１４と同時に形成することができる。又、検査用回路４、５の配線、及び検査用端子も、液晶表示回路の配線や表示信号入力端子１６と同時に形成することが可能である。この結果、この検査用回路４、５の形成のために、付加的な製造工程を必要としない。尚、ＴＦＴアレイ基板の製造工程は、フォトレジストを用いた、堆積、エッチング・プロセスを用いて行われるが、これらは広く知られた技術であり、ここでは詳細な説明を行わない。
【００２３】
検査用回路．
　検査用回路４、５について説明する。図２は、本実施形態におけるＴＦＴアレイ基板２上に形成する回路の概略を示す回路図である。尚、図は説明の便宜上、回路の部分的構造のみを示し、全体構造は記載されていない。図において、２２は各走査信号配線、もしくは、各信号配線に接続された検査用ＴＦＴであり、ソース電極２３、ドレイン電極２４、及び、ゲート電極２５を有している。３１〜３５は走査信号配線１１に接続される検査用端子であり、４１〜５３は信号配線１２に接続される検査用端子である。この回路に加える検査用入力信号は、走査信号配線側に５種、信号配線側に１３種の、計１８種類である。
【００２４】
　表示領域は複数のブロックに分けられ、各ブロック毎に１セットの走査側検査用端子と、１セットの信号側検査用端子が接続されている。各ブロック毎に、特定の領域の走査信号配線と信号配線が割り当てられている。検査用端子３１と３２、３３と３４とで、それぞれ１つのセットを構成し、検査用ＴＦＴのソース２３に接続されている。検査用端子３５は、全ての走査側検査用ＴＦＴのゲート２５に接続されている。又、検査用端子４１〜４６と４７〜５２とが、それぞれ、１つのセットを構成し、検査用ＴＦＴのソース２３に、共通ソース配線を介して接続されている。検査用端子５３は、全ての信号側検査用ＴＦＴのゲート２５に、共通ゲート配線に接続されている。尚、このソースとドレインは反対にすることもできることは、言うまでもない。
【００２５】
　走査信号配線側の検査用端子３１〜３５は次のように接続されている。検査用端子３１および３２は、それぞれ、あるブロックに対応する領域６１の走査信号配線１１に、検査用ＴＦＴ２２を介して、交互に接続されている。つまり、検査用端子３１は領域６１の（２ｍ＋１）本目に接続され、検査用端子３２は領域６１の（２ｍ＋２）本目（ｍは整数）に接続されている。
【００２６】
　同様に、検査用端子３３および３４は、上の領域６１とは別の領域６２の走査信号配線１１に、検査用ＴＦＴ２２を介して、交互に接続されている。つまり、検査用端子３３は領域６２の（２ｎ＋１）本目に接続され、検査用端子３４は領域６１の（２ｎ＋２）本目（ｎは整数）に接続されている。尚、図において、各領域には４行の副画素列しか含まれていないが、実際は、もっと多くの副画素行が一つの領域に含まれている。
【００２７】
　走査線側検査回路５を、上記のように構成することにより、各ブロックの走査信号配線の奇数本目と偶数本目を別のタイミングで選択して、検査用信号を入力することができる。この結果、信号配線に入力する電位によって、液晶に印加される電圧をフレーム毎に極性反転して交流駆動する方法の一種である、行反転（ロウ反転）駆動や、画素反転（ドット反転）駆動にも対応可能となる。なお、走査信号配線の奇数本目と偶数本目を同時に選択しても、信号配線に入力する電位をフレーム毎に反転することによって、フレーム反転駆動は可能である。
【００２８】
　また、このような接続方法により、領域６１と領域６２の走査信号配線を異なるタイミングで選択することができる。この結果、信号配線に入力する電位によって、表示画面に領域６１と領域６２とで、異なるパターンを表示することが可能となる。
【００２９】
　信号配線側の１セットの検査用端子４１〜５３は、次のように接続されている。検査用端子４１および４２は、それぞれ、ある領域６３の信号配線１２の（６ｐ＋１）本目と（６ｐ＋４）本目（ｐは整数）に、検査用ＴＦＴ２２を介して接続されている。このとき検査用端子４１および４２は、検査用ＴＦＴ２２のソース電極２３と接続され、信号配線１２は、ドレイン電極２４に接続されている。尚、このソースとドレインは反対にすることもできることは、言うまでもない。
【００３０】
　検査用端子４３および４４は、それぞれ、領域６３の信号配線１２の（６ｐ＋５）本目と（６ｐ＋２）本目（ｐは整数）に、検査用ＴＦＴ２２を介して接続されている。このとき検査用端子４３および４４とは検査用ＴＦＴ２２のソース電極２３に接続され、信号配線１２は、ドレイン電極２４に接続されている。又、検査用端子４５および４６は、それぞれ、領域６３の信号配線１２の（６ｐ＋３）本目と（６ｐ＋６）本目（ｐは整数）に、検査用ＴＦＴ２２を介して接続されている。このとき検査用端子４５および４６とは、検査用ＴＦＴ２２のソース電極２３に接続され、信号配線１２は、ドレイン電極２４に接続されている。
【００３１】
　信号配線側の別の１セットの検査用端子４７〜５２は、上の領域６３とは異なる領域６４の信号配線１２に接続されている。検査用端子４７および４８は、それぞれ、領域６４の信号配線１２の（６ｑ＋４）本目と（６ｑ＋１）本目（ｑは整数）に、検査用ＴＦＴ２２を介して接続されている。このとき検査用端子４７と４８とは、検査用ＴＦＴ２２のソース電極２３に接続され、信号配線１２は、ドレイン電極２４に接続されている。
【００３２】
　検査用端子４９および５０は、それぞれ、領域６４の信号配線１２の（６ｑ＋２）本目と（６ｑ＋５）本目（ｑは整数）に、検査用ＴＦＴ２２を介して接続されている。このとき検査用端子４９および５０とは、検査用ＴＦＴ２２のソース電極２３に接続され、信号配線１２は、ドレイン電極２４に接続されている。又、検査用端子５１および５２は、それぞれ、領域６４の信号配線１２の（６ｑ＋６）本目と（６ｑ＋３）本目（ｑは整数）にに、検査用ＴＦＴ２２を介して接続されている。このとき検査用端子５１および５２とは、検査用ＴＦＴ２２のソース電極２３に接続され、信号配線１２は、ドレイン電極２４に接続されている。尚、図において、各領域は４つの副画素列しか有していないが、実際は、もっと多くの連続する副画素列を有している。
【００３３】
　本実施形態の液晶セル１は、縦ストライプ状に配列されたＲＧＢの副画素を持っている。すなわち、信号線によって画定される副画素列（図２における縦方向の列）が、順番に、ＲＧＢのカラーフィルタを有している。上記のように信号線側検査回路４を構成することによって、隣接する副画素列の間で、互いに逆極性になる電圧を液晶に印加することが可能となる。また、ＲＧＢの各副画素列に、Ｒ、Ｇ、Ｂ独立に電圧を与えることができるため、表示領域全体で、任意の色を表示することができる。さらに、領域６３と領域６４の信号配線に印加する電位を変えることで、表示画面上の領域６３と領域６４とに、異なるパターンを表示することが可能となる。
【００３４】
画質検査．
　本形態における、液晶セル１の画質検査方法を説明する。この画質検査は、走査信号および映像データ信号（映像信号）を与えるプローブを、液晶セル１の電極端子１６に接触することで出画検査を行う従来の方法にかえて、検査用信号を与えるプローブを、検査用端子３１〜３５および４１〜５３に接触することで出画検査を行う。検査用端子から副画素部へ送られる信号を、検査ＴＦＴを操作することにより、制御することができる。
【００３５】
　この本実施形態における検査用回路４、５に加える検査用駆動波形の例を図３にあげる。本例は画素反転（ドット反転）駆動により、検査用のウィンドウ表示を出画するときの例である。このウィンドウ表示は、図４に示されている。図３は、加えられる検査駆動信号の一部を示したものにすぎない。実際は、この信号と同形の信号が連続して液晶セル１に入力される。図３において、横軸は時間軸をあらわす。期間T(1)とT(2)とで１フレームの期間をあらわし、期間T(1)およびT(2)と、期間T(3)およびT(4)との違いは、信号S(k)およびS(k+1)がそれぞれ逆位相になっている点である。これらの期間T(1)からT(4)を１周期として、１つの検査画面を表示している間、これらの信号が繰り返し連続して液晶セル１に入力される。
【００３６】
　この他の駆動例は、行反転（ロウ反転）駆動、列反転（カラム反転）駆動等がある。入力信号波形の変更によって、これらの必要な駆動方法を容易に実現できる。さらに、入力信号電圧を可変とすることで、任意の階調表示が可能となる。 また、本例では、R、G、Bの信号を独立に入力できるので、任意の色表示が可能である。
【００３７】
　図４は、検査用表示画面の一例としての、検査用のウィンドウ表示を示す図である。表示画面は、複数のブロックによって構成されている。ここで、図４の検査用画面表示得るために、図２の回路に図３の信号をどのように入力するかを説明する。尚、この液晶セルは１は、ノーマリ・ホワイト・モードである。
【００３８】
　まず、本例における、図２と図４の各領域の対応を説明する。図２の領域６１は、図４の領域７２に対応し、また、領域６２は、領域７１および領域７３に対応する。同様に図２の領域６３は、図４の領域７４および領域７６に対応し、領域６４は、領域７５に対応する。これらの領域によって、表示画面におけるブロックが特定される。
【００３９】
　図３の信号G(i)、G(i+1)を、端子３４、３３にそれぞれ入力する。同様に、信号G(j)、G(j+1)を、端子３２、３１にそれぞれ入力する。また、信号S(k) を、端子４７、４９、５１に入力し、同様に、信号S(k+1) を、端子４８，５０、５２に入力する。端子４１、４３、４５には、期間T(1)およびT(3)の間は図３の信号S(k)の信号を入力し、期間T(2)およびT(4)の間にも、それぞれ期間T(1)およびT(3)と同じ電圧振幅になるような波形を入力する。同様に、端子４２、４４、４６ には、期間T(1)およびT(3)の間は図３の信号S(k+1)の信号を入力し、期間T(2)およびT(4)にもそれぞれ、期間T(1)およびT(3)と同じ電圧振幅になるように、信号波形を入力する。
【００４０】
　液晶セルの表示検査を行う際に、検査用ＴＦＴが常にオンとされるように、端子３５と５３には、十分に高い電位を連続して入力しておく。すると、表示画面は図４のように、領域７２と領域７５とによって特定されるブロックでは、ノーマリーホワイトモードの液晶セルにおいては黒表示になり、その他のブロックでは灰色表示となるような、ウインドウ表示が実現される。
【００４１】
　他の検査表示画面例として、例えば全面青色（Ｂ）表示を行うことが考えられる。図２において、左から、Ｒ、Ｇ、Ｂの順序で副画素列が続いている。従って、（３ｒ）本目（ｒは整数）の信号配線１２に明表示をあらわす駆動信号を印加し、その他の信号配線１２に黒表示をあらわす駆動信号を印加することによって、全面青色（Ｂ）表示を行うことができる。具体的には、端子４５、４６、５１、５２ に、図３のS(k)、S(k+1) の期間T(1)およびT(3)よりもさらに小さい振幅の電圧（振幅０でもよい）を印加し、端子４１〜４４と４７〜５０ には、S(k)、S(k+1) の期間T(2)およびT(4) と同じ振幅の電圧を印加することで実現できる。同様に、赤（Ｒ）、緑（Ｇ）の単色表示もできるし、印加電圧振幅によっては、ＲＧＢの組み合わせにより、あらゆる中間色を表示することができる。
【００４２】
　液晶セルの表示画面検査に際しては、上のような方法をとれば、非常に少ない信号入力端子数で、検査に必要な表示パターンを表示することができ、安定して低コストな検査を実現することができる。
【００４３】
　上記の画質検査が行われたあと、この液晶セルにドライバＩＣと、それに入力する制御信号を生成する駆動回路とを接続し、バックライトと機構部品を装着することにより、液晶モジュールが完成される。検査用ＴＦＴは、最終製品の駆動時はオフになるようされる。これは、検査時に束ねた入力を安定的に切り離すことを目的とする。
【００４４】
　以上のように、本実施の形態は、上記のような構成の検査回路を有するので、画質検査に必要な信号を多ピンプローブを用いることなく、液晶セルに入力することができるので、液晶セルの画質検査を効率的に行うことが可能となる。
【００４５】
　尚、本実施の形態においては、走査信号配線と信号配線との双方に検査回路を形成したが、その一方のみに検査回路を設け、他方には従来の多ピンプローブを検査信号を入力することも可能である。例えば、走査信号配線側の検査回路の代わりに、多ピンプローブを接続する。
【００４６】
　又、表示画面種類や駆動条件の必要に応じて、入力端子数を増減させることも可能である。具体的には、本実施形態においては、信号配線１２に接続された接続端子は２セットであるが、これをさらに増加させることにより、より細かいブロック表示を行うことが可能となる。尚、本形態においては、全ての検査用ＴＦＴのゲートを一つの共通ゲート配線に接続したが、これを複数に分けることももちろん可能である。
【００４７】
　反対に入力端子数を減少させることも考えられる。例えば、画質検査として、全画面の色表示検査のみを行う場合は、走査信号配線側の検査回路には、１つの共通ゲート端子と１つの共通ソース端子のみを設ける。信号配線側の検査回路には、Ｒ、Ｇ、Ｂのそれぞれの副画素用のそれぞれ一つずつの共通ソース端子と、全ての検査用ＴＦＴに共通の１つのゲート端子のみを形成する。この検査回路により、印加電圧を制御することにより、少なくとも、全色の全画面表示を行うことができる。
【００４８】
　又、本形態では、表示領域を９つのブロックに分割したが、各領域に含まれる副画素を少なくし、各領域を接続端子の本実施形態における各セットに交互に接続することにより、さらに多くのブロックに分割することができる。ブロック数を多くすることで、より詳細な検査が可能となる。また、上の実施例では、検査用ＴＦＴ２２のソース電極２３が、複数種類の検査用端子（端子３１〜３４または端子４１〜５２）のうちの一つと接続され、ゲート電極は、共通の検査用端子（端子３５または５３）に接続されている。しかし、これと反対に、検査用ＴＦＴのゲート電極を、表示パターンから決まる複数種類の検査用端子のうちの一つに接続し、ソース電極を一の共通な検査用端子に接続するような構成にしてもよい。又、一部の信号配線のみに検査ＴＦＴを接続してもよい。
【００４９】
　さらに、本発明の検査回路は、液晶セルのみならず、他のアクティブ素子を用いた表示装置や、カラーフィルタを使用しない液晶表示装置にも適用可能である。他の表示装置の例としては、有機高分子膜に印加する電圧をアクティブ素子で操作ことにより、その発光を制御するＡＭ−ＰＬＥＤ（アクティブマトリクス−ポリマー発光ダイオード）、または、ＡＭ−ＯＬＥＤ（アクティブマトリクス−有機発光ダイオード）を用いた、自発光型ディスプレイ等がある。
【００５０】
　尚、本発明のまとめとして、以下に開示する。
（１）　スイッチング素子を有する副画素部がマトリックス状に配置されたアレイ基板と、前記アレイ基板と対向する対向基板と、を有する表示装置であって、
　前記アレイ基板は、
　　前記副画素部に信号を送る、複数のデータ信号線及び複数の走査信号線と、
　　前記複数のデータ信号線のそれぞれに接続された、検査トランジスタと、
　　検査信号を入力する複数の入力端子と、
を有し、
　前記検査トランジスタのドレインもしくはソースは、前記データ信号線に接続され、
　複数の前記検査トランジスタのゲートは、前記複数の入力端子の内の第１の入力端子に接続され、
　複数の前記検査トランジスタのソースもしくはドレインは、前記複数の入力端子の内の第２の入力端子に接続され、
　前記検査トランジスタは、前記副画素部への検査信号の入力を制御する、
　アクティブ・マトリックス表示装置。
（２）　スイッチング素子を有する副画素部がマトリックス状に配置されたアレイ基板と、前記アレイ基板と対向する対向基板と、を有する表示装置であって、
　前記アレイ基板は、
　　前記副画素部に信号を送る、複数のデータ信号線及び複数の走査信号線と、
　　前記複数の走査信号線のそれぞれに接続された、検査トランジスタと、
　　検査信号を入力する複数の入力端子と、
を有し、
　前記検査トランジスタのドレインもしくはソースは、前記走査信号線に接続され、
　複数の前記検査トランジスタのゲートは、前記複数の入力端子の内の第１の入力端子に接続され、
　複数の前記検査トランジスタのソースもしくはドレインは、前記複数の入力端子の内の第２の入力端子に接続され、
　前記検査トランジスタは、前記副画素部への検査信号の入力を制御する、
　アクティブ・マトリックス表示装置。
（３）　前記副画素部のスイッチング素子と前記検査トランジスタとは、アモルファス・シリコンによって形成されたＴＦＴである、（１）又は（２）に記載のアクティブ・マトリックス表示装置。
（４）　前記副画素部のそれぞれは、１つの色を表示することが可能であり、
　前記第２の入力端子に接続された前記複数の検査トランジスタの全ては、同一色の副画素部に接続されている、（１）又は（２）に記載のアクティブ・マトリックス表示装置。
（５）　前記副画素部のそれぞれは、１つの色を表示することが可能であり、
　前記第１の入力端子に接続された前記複数の検査トランジスタの全ては、同一色の副画素部に接続されている、（１）又は（２）に記載のアクティブ・マトリックス表示装置。
（６）　隣接する前記データ信号線に接続された前記検査トランジスタのソース又はドレインは、前記複数の入力端子の内の異なる入力端子に接続される、（１）又は（４）に記載のアクティブ・マトリックス表示装置。
（７）　隣接する前記走査信号線に接続された前記検査トランジスタのソース又はドレインは、前記複数の入力端子の内の異なる入力端子に接続される、（２）又は（４）に記載のアクティブ・マトリックス表示装置。
（８）　前記アレイ基板上の前記データ信号線に接続された全ての前記検査トランジスタのゲートは、前記第１の入力端子に接続されている、（１）に記載のアクティブ・マトリックス表示装置。
（９）　前記アレイ基板上の前記走査信号線に接続された全ての前記検査トランジスタのゲートは、前記第１の入力端子に接続されている、（２）に記載のアクティブ・マトリックス表示装置。
（１０）　前記副画素部のそれぞれは、１つの色を表示することが可能であり、
　前記第２の入力端子に接続された前記複数の検査トランジスタの全ては、同一色の副画素部に接続され、
　前記アレイ基板上の前記データ信号線に接続された全ての前記検査トランジスタのゲートは、前記第１の入力端子に接続され、
　隣接する前記データ信号線に接続された前記検査トランジスタのソース又はドレインは、前記複数の入力端子の内の異なる入力端子に接続される、（１）に記載のアクティブ・マトリックス表示装置。
（１１）　前記アレイ基板は、さらに、
　前記複数の走査信号線のそれぞれに接続された、走査線検査トランジスタと、
　前記走査線へ検査信号を入力するための複数の走査線入力端子と、
を有し、
　前記走査線検査トランジスタのドレイン又はソースは、前記走査信号線に接続され、
　複数の前記走査線検査トランジスタのゲートは、前記複数の走査線入力端子の内の第１の走査線入力端子に接続され、
　複数の前記走査線検査トランジスタのソース又はドレインは、前記複数の走査線入力端子の内の第２の走査線入力端子に接続され、
　前記走査線検査トランジスタは、前記副画素部への検査信号の入力を制御する、（１）に記載のアクティブ・マトリックス表示装置。
（１２）　隣接する前記走査信号線に接続された前記走査線検査トランジスタのソース又はドレインは、前記複数の走査線入力端子の内の異なる走査線入力端子に接続される、（１０）に記載のアクティブ・マトリックス表示装置。
（１３）　前記アクティブ・マトリックス表示装置は、さらに、前記複数のデータ信号線と前記複数の走査信号線とに接続された、駆動回路とを有し、
　前記駆動回路が画面表示信号の入力を制御するとき、全ての前記検査トランジスタはＯＦＦ状態に維持されている、（１）又は（２）に記載のアクティブ・マトリックス表示装置。
（１４）スイッチング素子を有する副画素部がマトリックス状に配置されたアレイ基板と、前記アレイ基板と対向する対向基板と、を有するアクティブ・マトリックス表示装置の、画質検査方法であって、
　第１の入力端子から検査信号を入力する、第１のステップと、
　第２の入力端子から検査信号を入力する、第２のステップと、
　前記入力された検査信号を、前記第１入力端子に接続された第１の複数の検査トランジスタのソース電極へ送る、第３のステップと、
　前記入力された検査信号を、前記第２入力端子に接続された前記第１の複数の検査トランジスタのゲート電極へ送る、第４のステップと、
　前記検査信号を、前記複数の検査トランジスタから、前記複数の検査トランジスタのそれぞれに接続されたデータ信号線を介して、前記副画素部に送る第５のステップと、
　を有し、
　前記複数の検査用トランジスタにより、前記検査信号の副画素への入力を制御することにより、所望の表示画面を表示する、画質検査方法。
（１５）スイッチング素子を有する副画素部がマトリックス状に配置されたアレイ基板と、前記アレイ基板と対向する対向基板と、を有するアクティブ・マトリックス表示装置の、画質検査方法であって、
　入力端子から検査信号を入力する、第１のステップと、
　前記入力された検査信号を、前記入力端子に接続された複数の検査トランジスタへ送る、第２のステップと、
　前記検査信号を、前記複数の検査ＴＦＴから、前記複数の検査トランジスタのそれぞれに接続された走査信号線を介して、前記副画素部に送る第３のステップと、
　を有し、
　前記検査トランジスタにより、前記検査信号の副画素への入力を制御することにより、所望の表示画面を表示する、画質検査方法。
【図面の簡単な説明】
【００５１】
【図１】本実施の形態における液晶セルの構成を示す、概略図である。
【図２】本実施の形態における液晶セルの回路構造を示す、該略図である。
【図３】本実施の形態における、画質検査信号を示す概略図である。
【図４】本実施の形態における、検査画面を示す概略図である。
【符号の説明】
【００５２】
　１　液晶セル
　２　ＴＦＴアレイ基板
　３　カラーフィルタ基板
　４　、５　検査回路
　６　外周領域
　７　表示領域
　１１　走査信号配線
　１２　データ信号配線
　１３　副画素
　１５　画素電極（ＩＴＯ膜）
　１８　付加容量（Ｃｓ）
　２２　検査用ＴＦＴ
　２３　ソース電極
　２４ドレイン電極
　２５ゲート電極
　３１〜３５　検査用端子
　４１〜５３　検査用端子
【図１】
2004102260.tif 000003
【図２】
2004102260.tif 000004
【図３】
2004102260.tif 000005
【図４】
2004102260.tif 000006
【手続補正書】
【提出日】平成15年8月7日(2003.8.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
　（イ）列方向に延びる複数のデータ信号線及び該データ信号線に直交するように行方向に延びる複数の走査信号線を有し、前記データ信号線と前記走査信号線との交点に、スイッチング素子を有する副画素が設けられており、前記走査信号線に沿った複数の副画素は、Ｒ画素、Ｇ画素及びＢ画素の順番を繰り返すように並べられており、前記走査信号線及び前記データ信号線に沿った互いに隣接する副画素は反転駆動される表示領域と、
　前記表示領域外に設けられた走査線側検査回路であって、
　前記複数の走査信号線のうち奇数番目の走査信号線のそれぞれが検査用トランジスタを介して奇数番目走査信号線用端子に接続されており、
　前記複数の走査信号線のうち偶数番目の走査信号線のそれぞれが検査用トランジスタを介して偶数番目走査信号線用端子に接続されている前記走査線側検査回路と、
　前記表示領域外に設けられた信号線側検査回路であって、
　前記複数のデータ信号線のうち６ｐ＋１番目の（ｐは整数）データ信号線のそれぞれに検査用トランジスタを介して接続されている第１端子と、
　前記複数のデータ信号線のうち６ｐ＋４番目のデータ信号線のそれぞれに検査用トランジスタを介して接続されている第２端子と、
　前記複数のデータ信号線のうち６ｐ＋５番目のデータ信号線のそれぞれに検査用トランジスタを介して接続されている第３端子と、
　前記複数のデータ信号線のうち６ｐ＋２番目のデータ信号線のそれぞれに検査用トランジスタを介して接続されている第４端子と、
　前記複数のデータ信号線のうち６ｐ＋３番目のデータ信号線のそれぞれに検査用トランジスタを介して接続されている第５端子と、
　前記複数のデータ信号線のうち６ｐ＋６番目のデータ信号線のそれぞれに検査用トランジスタを介して接続されている第６端子とを有する前記信号線側検査回路とを有するアレイ基板と、
　（ロ）該アレイ基板と対向する対向基板と
　を有するアクティブ・マトリックス表示装置をテストする方法であって、
　（ハ）第１時刻に、前記奇数番目走査信号線用端子及び該奇数番目走査信号線用端子に接続された前記検査用トランジスタを介して、前記奇数番目の走査信号線に信号Ｇ（ｉ）を印加して、前記奇数番目の走査信号線に沿った前記副画素のスイッチング素子を導通させ、前記信号Ｇ（ｉ）の印加時に、前記第１端子、前記第３端子及び前記第５端子に一方の極性のデータ信号Ｓ（ｋ）を印加し、前記第２端子、前記第４端子及び前記第６端子に前記一方の極性のデータ信号Ｓ（ｋ）の極性を反転した他方の極性のデータ信号Ｓ（ｋ＋１）を印加するステップと、
　（ニ）第２時刻に、前記偶数番目走査信号線用端子及び該偶数番目走査信号線用端子に接続された前記検査用トランジスタを介して、前記偶数番目の走査信号線に信号Ｇ（ｉ＋１）を印加して、前記偶数番目の走査信号線に沿った前記副画素のスイッチング素子を導通させ、前記信号Ｇ（ｉ＋１）の印加時に、前記第１端子、前記第３端子及び前記第５端子に他方の極性のデータ信号Ｓ（ｋ）を印加し、前記第２端子、前記第４端子及び前記第６端子に前記他方の極性のデータ信号Ｓ（ｋ）の極性を反転した一方の極性のデータ信号Ｓ（ｋ＋１）を印加するステップとを含むアクティブ・マトリックス表示装置の検査方法。
【請求項２】
　前記走査線側検査回路の前記検査用トランジスタは薄膜トランジスタであり、前記走査線側検査回路は前記薄膜トランジスタのゲートにゲート電圧を印加するように接続された第１ゲート電圧印加用端子を有し、
　前記奇数番目の走査信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記奇数番目走査信号線用端子に接続されており、
　前記偶数番目の走査信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記偶数番目走査信号線用端子に接続されていることを特徴とする、請求項１に記載のアクティブ・マトリックス表示装置の検査方法。
【請求項３】
　前記信号線側検査回路の前記検査用トランジスタは薄膜トランジスタであり、前記信号線側検査回路は前記薄膜トランジスタのゲートにゲート電圧を印加するように接続された第２ゲート電圧印加用端子を有し、
　前記６ｐ＋１番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第１端子に接続され、
　前記６ｐ＋４番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第２端子に接続され、
　前記６ｐ＋５番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第３端子に接続され、
　前記６ｐ＋２番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第４端子に接続され、
　前記６ｐ＋３番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第５端子に接続され、
　前記６ｐ＋６番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第６端子に接続されていることを特徴とする、請求項１又は請求項２に記載のアクティブ・マトリックス表示装置の検査方法。
【請求項４】
　（イ）列方向に延びる複数のデータ信号線及び該データ信号線に直交するように行方向に延びる複数の走査信号線を有し、前記データ信号線と前記走査信号線との交点に、スイッチング素子を有する副画素が設けられており、前記走査信号線に沿った複数の副画素は、Ｒ画素、Ｇ画素及びＢ画素の順番を繰り返すように並べられており、前記走査信号線及び前記データ信号線に沿った互いに隣接する副画素は反転駆動され、前記複数のデータ信号線は、第１群のデータ信号線及び第２群のデータ信号線に分けられている表示領域と、
　前記表示領域外に設けられた走査線側検査回路であって、
　前記複数の走査信号線のうち奇数番目の走査信号線のそれぞれが検査用トランジスタを介して奇数番目走査信号線用端子に接続されており、
　前記複数の走査信号線のうち偶数番目の走査信号線のそれぞれが検査用トランジスタを介して偶数番目走査信号線用端子に接続されている前記走査線側検査回路と、
　前記表示領域外に設けられた信号線側検査回路であって、
　前記第１群のデータ信号線のうち６ｐ＋１番目の（ｐは整数）データ信号線のそれぞれに検査用トランジスタを介して接続されている第１端子と、
　前記第１群のデータ信号線のうち６ｐ＋４番目のデータ信号線のそれぞれに検査用トランジスタを介して接続されている第２端子と、
　前記第１群のデータ信号線のうち６ｐ＋５番目のデータ信号線のそれぞれに検査用トランジスタを介して接続されている第３端子と、
　前記第１群のデータ信号線のうち６ｐ＋２番目のデータ信号線のそれぞれに検査用トランジスタを介して接続されている第４端子と、
　前記第１群のデータ信号線のうち６ｐ＋３番目のデータ信号線のそれぞれに検査用トランジスタを介して接続されている第５端子と、
　前記第１群のデータ信号線のうち６ｐ＋６番目のデータ信号線のそれぞれに検査用トランジスタを介して接続されている第６端子と、
　前記第２群のデータ信号線のうち６ｑ＋４番目の（ｑは整数）データ信号線のそれぞれに検査用トランジスタを介して接続されている第７端子と、
　前記第２群のデータ信号線のうち６ｑ＋１番目のデータ信号線のそれぞれに検査用トランジスタを介して接続されている第８端子と、
　前記第２群のデータ信号線のうち６ｑ＋２番目のデータ信号線のそれぞれに検査用トランジスタを介して接続されている第９端子と、
　前記第２群のデータ信号線のうち６ｑ＋５番目のデータ信号線のそれぞれに検査用トランジスタを介して接続されている第１０端子と、
　前記第２群のデータ信号線のうち６ｑ＋６番目のデータ信号線のそれぞれに検査用トランジスタを介して接続されている第１１端子と、
　前記第２群のデータ信号線のうち６ｑ＋３番目のデータ信号線のそれぞれに検査用トランジスタを介して接続されている第１２端子とを有する前記信号線側検査回路とを有するアレイ基板と、
　（ロ）該アレイ基板と対向する対向基板と
　を有するアクティブ・マトリックス表示装置をテストする方法であって、
　（ハ）第１時刻に、前記奇数番目走査信号線用端子及び該奇数番目走査信号線用端子に接続された前記検査用トランジスタを介して、前記奇数番目の走査信号線に信号Ｇ（ｉ）を印加して、前記奇数番目の走査信号線に沿った前記副画素のスイッチング素子を導通させ、前記信号Ｇ（ｉ）の印加時に、前記第１端子、前記第３端子、前記第５端子、前記第７端子、前記第９端子及び前記第１１端子に一方の極性のデータ信号Ｓ（ｋ）を印加し、前記第２端子、前記第４端子、前記第６端子、前記第８端子、前記第１０端子及び前記第１２端子に前記一方の極性のデータ信号Ｓ（ｋ）の極性を反転した他方の極性のデータ信号Ｓ（ｋ＋１）を印加するステップと、
　（ニ）第２時刻に、前記偶数番目走査信号線用端子及び該偶数番目走査信号線用端子に接続された前記検査用トランジスタを介して、前記偶数番目の走査信号線に信号Ｇ（ｉ＋１）を印加して、前記偶数番目の走査信号線に沿った前記副画素のスイッチング素子を導通させ、前記信号Ｇ（ｉ＋１）の印加時に、前記第１端子、前記第３端子、前記第５端子、前記第７端子、前記第９端子及び前記第１１端子に他方の極性のデータ信号Ｓ（ｋ）を印加し、前記第２端子、前記第４端子、前記第６端子、前記第８端子、前記第１０端子及び前記第１２端子に前記他方の極性のデータ信号Ｓ（ｋ）の極性を反転した一方の極性のデータ信号Ｓ（ｋ＋１）を印加するステップとを含むアクティブ・マトリックス表示装置の検査方法。
【請求項５】
　前記走査線側検査回路の前記検査用トランジスタは薄膜トランジスタであり、前記走査線側検査回路は前記薄膜トランジスタのゲートにゲート電圧を印加するように接続された第１ゲート電圧印加用端子を有し、
　前記奇数番目の走査信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記奇数番目走査信号線用端子に接続されており、
　前記偶数番目の走査信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記偶数番目走査信号線用端子に接続されていることを特徴とする、請求項４に記載のアクティブ・マトリックス表示装置の検査方法。
【請求項６】
　前記信号線側検査回路の前記検査用トランジスタは薄膜トランジスタであり、前記信号線側検査回路は前記薄膜トランジスタのゲートにゲート電圧を印加するように接続された第２ゲート電圧印加用端子を有し、
　前記６ｐ＋１番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第１端子に接続され、
　前記６ｐ＋４番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第２端子に接続され、
　前記６ｐ＋５番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第３端子に接続され、
　前記６ｐ＋２番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第４端子に接続され、
　前記６ｐ＋３番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第５端子に接続され、
　前記６ｐ＋６番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第６端子に接続され、
　前記６ｑ＋４番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第７端子に接続され、
　前記６ｑ＋１番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第８端子に接続され、
　前記６ｑ＋２番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第９端子に接続され、
　前記６ｑ＋５番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第１０端子に接続され、
　前記６ｑ＋６番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第１１端子に接続され、
　前記６ｑ＋３番目のデータ信号線のそれぞれが前記薄膜トランジスタのドレイン若しくはソースに接続され、前記薄膜トランジスタのソース若しくはドレインが前記第１２端子に接続されていることを特徴とする、請求項４又は請求項５に記載のアクティブ・マトリックス表示装置の検査方法。
【請求項７】
　前記第１端子乃至第６端子に印加されるデータ信号Ｓ（ｋ）及びＳ（ｋ＋１）が、前記第７端子乃至第１２端子に印加されるデータ信号Ｓ（ｋ）及びＳ（ｋ＋１）と異なることを特徴とする、請求項４、請求項５又は請求項６に記載のアクティブ・マトリックス表示装置の検査方法。