(57)【要約】【課題】情報記録媒体に記録されている情報を電荷蓄積型のイメージセンサによって読み取った際に、このイメージデータの積算値に基づいてそのセンサの最適なシャッター時間を測定した後、このシャッター時間に応じて記録情報の読み取りを再開する場合に、この再開後の読み取りで得られるイメージデータのデータ量を効果的に削減できるようにする。【解決手段】ＣＰＵ５０は、プリキャプチャ時に読み取られる１面分のイメージデータを複数のエリアに分割し、各分割エリア毎にそのデータ積算値を測定し、このエリア別データ積算値と基準値とを比較し、データ積算値が基準値以上のエリアを読取対象エリアとして特定する。そして、イメージセンサの中から読取対象エリアを指定して実キャプチャ命令を行ってコード情報の読み取りを再開させることによりデーコード対象のイメージデータを取得する。【選択図】　図１
2004102762.tif 000002
【特許請求の範囲】
【請求項１】
情報記録媒体に記録されている情報を電荷蓄積型のイメージセンサによって読み取った際に、このイメージデータのデータ積算値に基づいて当該センサの最適なシャッター時間を測定した後、このシャッター時間に応じて前記記録情報の読み取りを再開することによって、デーコード対象のイメージデータを取得する情報読取装置において、
イメージセンサによって読み取られる１面分のイメージデータを複数のエリアに分割する分割手段と、
この分割手段によって分割された各エリア毎に、そのデータ積算値を測定する測定手段と、
この測定手段によって測定されたエリア別データ積算値と予め決められている基準値とを比較し、その比較結果に応じて読取対象エリアを特定する特定手段と、
イメージセンサの中から前記特定された読取対象エリアを指定して前記記録情報の読み取りを再開させる読取制御手段と、
を具備したことを特徴とする情報読取装置。
【請求項２】
前記分割手段は、イメージセンサによって読み取られる１面分のイメージデータをマトリックス状に複数の矩形エリアに分割する、
ようにしたことを特徴とする請求項１記載の情報読取装置。
【請求項３】
前記分割手段は、イメージセンサによって読み取られる１面分のイメージデータを所定ライン数毎に分割する、
ようにしたことを特徴とする請求項１記載の情報読取装置。
【請求項４】
前記分割手段は、イメージセンサによって読み取られる１面分のイメージデータを所定のライン毎に分割すると共に、分割されたラインを複数のブロック毎に分割する、
ようにしたことを特徴とする請求項１記載の情報読取装置。
【請求項５】
イメージセンサの動作を制御するコントローラ内において、前記分割手段によって分割された各エリア毎に、そのデータ積算値を測定するデータ積算回路と、このデータ積算回路によって測定された分割エリア別データ積算値と予め決められている基準値とを比較し、その比較結果に応じて読取対象エリアを決定する読取対象エリア決定回路を設けた、
ことを特徴とする請求項１〜３何れか記載の情報読取装置。
【請求項６】
前記１面分のイメージデータを分割する分割数を任意に設定する設定手段を設けた、
ことを特徴とする請求項１〜４何れか記載の情報読取装置。
【請求項７】
前記測定手段によって測定されたエリア別データ積算値のうち、最大積算値に定数を乗じた値を前記基準値として算出する基準値算出手段を設けた、
ことを特徴とする請求項１〜４何れか記載の情報読取装置。
【請求項８】
コンピュータに対して、
情報記録媒体に記録されている情報を電荷蓄積型のイメージセンサによって読み取る際に、このイメージセンサによって読み取られる１面分のイメージデータを複数のエリアに分割する機能と、
分割された各エリア毎に、そのデータ積算値を測定する機能と、
測定されたエリア別データ積算値と予め決められている基準値とを比較し、その比較結果に応じて読取対象エリアを特定する機能と、
イメージセンサの中から前記特定された読取対象エリアを指定して前記記録情報の読み取りを再開することによって、デーコード対象のイメージデータを取得する機能と、
を実現させるためのプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、情報記録媒体に記録されている情報を電荷蓄積型のイメージセンサによって読み取った際に、このイメージデータのデータ積算量に基づいてセンサの最適なシャッター時間を測定した後、このシャッター時間に応じて記録情報の読み取りを再開する情報読取装置およびプログラムに関する。
【０００２】
【従来の技術】
従来、印刷媒体上に印刷された２次元コードをイメージとして読取り、この読取った２次元コードイメージを解析して、２次元コードデータを出力する２次元コードリーダにおいて、イメージセンサとしてＣＣＤ型等の固体撮像素子を使用し、このイメージセンサによって読取られた２次元コードを評価するようにしたハンディ型の２次元コードリーダおよび２次元コードシステムが知られている（特許文献１参照）。
【０００３】
【特許文献１】
特開平１０−３３４１７３号公報
【０００４】
【発明が解決しようとする課題】
すなわち、上述のコードリーダは、イメージセンサによって読取られた２次元コード内のエラービット数を確認することによって２次元コードの印刷品質を数量的に評価するものであるが、２次元コードを数量的に評価する技術を発展させるものとして、次のものが考えられる。
すなわち、電荷蓄積型のイメージセンサ（ＣＭＯＳセンサ）を使用してバーコード、２次元コード等のコード情報を読み取るコード情報読取装置において、ラベル等に記録されているコード情報を光学的に取り込み（以下、キャプチャと称する）、この１面分のイメージデータを２値化したり、歪補正等の加工を施したり、必要部分の切り出しを行った後に、それをデコードする場合に、ＣＭＯＳセンサのシャッター時間、つまり、露光時間を現時点の環境に応じて最適化する為に、最初のキャプチャ（以下、プリキャプチャと称する）時に得られたイメージデータに基づいてシャッター時間の最適値を算出し、この最適値をパラメータとして設定した後に、読取動作を再開させることによってイメージデータをキャプチャ（以下、実キャプチャと称する）し、これによってデーコード対象のイメージデータを得るようにしたものが考えられる。
【０００５】
以下、図２２〜図２５を参照して、このコード情報読取装置の構成およびその動作について詳述する。
図２２は、このコード情報読取装置の全体構成を示したブロック図である。
このコード情報読取装置は、その基本構成要素として、汎用ＣＭＯＳセンサ部１０、照明用ＬＥＤ２０、照射用ＬＥＤ３０、コントローラ４０、ＣＰＵ５０、メモリ６０を有している。
【０００６】
汎用ＣＭＯＳセンサ部１０は、読取対象のコード情報が記録されているラベル等を照明用ＬＥＤ２０、照射用ＬＥＤ３０によって光走査することによって、その反射光を受光する受光素子アレイ（エリアセンサ）１１と、このエリアセンサ１１を駆動するドライバ１２と、エリアセンサ１１中から読取対象エリアを指定するエリア指定用のアドレスバッファ１３と、汎用ＣＭＯＳセンサ部１０の全体を制御するコントロール＆ロジック部１４と、受信量（電荷量）をアナログ／デジタル変換するＡＤコンバータ１５とを有する。
【０００７】
また、コントローラ４０は、ＣＰＵ５０の制御下で汎用ＣＭＯＳセンサ部１０を制御するコントローラ部４１と、ＡＤコンバータ１５からの出力データを取り込むデータバッファ４２と、ＡＥ用積算回路４３とを有する。
このＡＥ用積算回路４３は、プリキャプチャ時に得られたイメージデータ（ＡＤコンバータ１５からの出力データ）に基づいて１面分のデータ積算値を求めることによってシャッター時間の最適値を算出する。
【０００８】
図２３は、コード情報を読取ってデコードするまでのデコードシーケンスを示したフローチャートである。図２４は、このデコードシーケンスフローの過程で得られたイメージデータを示した図であり、図２５は、データ出力タイミングを示した図である。なお、図２２中に付した丸付き数字と、図２３および図２５中に付した丸付き数字とは、処理の流れを示したシーケンス番号であり、この丸付き数字にしたがって各処理が順次実行される（以下、他の図面においても同様）。
先ず、ＣＰＵ５０は、コントローラ４０を介して汎用ＣＭＯＳセンサ部１０に対して初期化を要求した後（ステップＳ１）、更に、１面分のプリキャプチャ命令を行う（ステップＳ２）。
【０００９】
ここで、各コマンドデータは、図２５（Ａ）に示すシステムクＣＬＫ（クロック）信号に同期して出力される（図２５（Ｂ）参照）。
これによって、汎用ＣＭＯＳセンサ部１０から得られたイメージデータをキャプチャし（ステップＳ３）、コントローラ４０内のデータバッファ４２を介してメモリ６０へ転送される（ステップＳ４）。
図２４（Ａ）は、プリキャプチャ後のイメージデータを示し、図２５（Ｃ）に示すマスタＣＬＫ信号に同期してＡＤコンバータ１５から出力されるデータは、図２５（Ｄ）に示す如くとなる。この場合、プリキャプチャ時に得られたイメージデータに基づいてＡＥ用積算回路４３は、１面分のデータ積算値を求めて、シャッター時間の最適値を算出すると（ステップＳ５）、コントローラ４０は、汎用ＣＭＯＳセンサ部１０へこの最適値をパラメータ設定する（ステップＳ６）。
【００１０】
この状態において、ＣＰＵ５０は、コントローラ４０を介して汎用ＣＭＯＳセンサ部１０に対して１面分の実キャプチャ命令を行う（ステップＳ７）。
これによって、汎用ＣＭＯＳセンサ部１０から再度得られたイメージデータをキャプチャし（ステップＳ８）、コントローラ４０内のデータバッファ４２を介してメモリ６０へ転送される（ステップＳ９）。
図２４（Ｂ）は、実キャプチャ後のイメージデータを示し、この場合、図２４（Ａ）で示したプリキャプチャ後のイメージデータよりも、シャッター時間の調整量に応じてその濃度が高まっている。
【００１１】
この場合、読取動作の精度を高める為に、複数回分の実キャプチャを繰り返すようにしているが（ステップＳ７〜Ｓ１０）、この実キャプチャ毎に得られた各イメージデータに基づいてそれらの一致を検出するデータコンペア処理を実行し（ステップＳ１０）、その一致を検出したことを条件にデータ加工処理を行う（ステップＳ１１）。すなわち、イメージデータを２値化すると共に、歪補正等を行った後に、更に、コード情報の切り出しを行う。図２５（Ｃ）は、データ加工後のイメージデータを示し、このイメージデータがデーコード処理される（ステップＳ１２）。
【００１２】
このようなコード情報読取装置においては、ＣＭＯＳセンサのシャッター時間を現時点の環境に応じて調整することが可能となるが、シャッター時間の調整用としてプリキャプチャと、データコンペア用として複数回分の実キャプチャを行う必要がある為、少なくとも、３回分のキャプチャを条件とし、キャプチャ毎に、１面分のイメージデータを取得してメモリ６０へ転送しなければならない。しかしながら、１面分のイメージデータの中にはコード情報以外の不要データが多数含まれており、このような不要データまでもメモリ６０へ転送することは転送効率が悪くなり、それだけデコードを開始するまでの処理時間が長くなる等の問題が残る。
【００１３】
この発明の課題は、情報記録媒体に記録されている情報を電荷蓄積型のイメージセンサによって読み取った際に、このイメージデータの積算値に基づいてそのセンサの最適なシャッター時間を測定した後、このシャッター時間に応じて記録情報の読み取りを再開する場合に、この再開後の読み取りで得られるイメージデータのデータ量を効果的に削減できるようにすることである。
【００１４】
【課題を解決するための手段】
請求項１記載の発明は、情報記録媒体に記録されている情報を電荷蓄積型のイメージセンサによって読み取った際に、このイメージデータのデータ積算値に基づいて当該センサの最適なシャッター時間を測定した後、このシャッター時間に応じて前記記録情報の読み取りを再開することによって、デーコード対象のイメージデータを取得する情報読取装置において、イメージセンサによって読み取られる１面分のイメージデータを複数のエリアに分割する分割手段と、この分割手段によって分割された各エリア毎に、そのデータ積算値を測定する測定手段と、この測定手段によって測定されたエリア別データ積算値と予め決められている基準値とを比較し、その比較結果に応じて読取対象エリアを特定する特定手段と、イメージセンサの中から前記特定された読取対象エリアを指定して前記記録情報の読み取りを再開させる読取制御手段とを具備するものである。
更に、コンピュータに対して、上述した請求項１記載の発明に示した主要機能を実現させるためのプログラムを提供する（請求項８記載の発明）
【００１５】
したがって、請求項１、８記載の発明は、情報記録媒体に記録されている情報を電荷蓄積型のイメージセンサによって読み取る際に、このイメージセンサによって読み取られる１面分のイメージデータを複数のエリアに分割すると共に、分割された各エリア毎にそのデータ積算値を測定し、このエリア別データ積算値と予め決められている基準値とを比較し、その比較結果に応じて読取対象エリアを特定し、イメージセンサの中から読取対象エリアを指定して記録情報の読み取りを再開することによってデーコード対象のイメージデータを取得するようにしたから、再開後の読み取りで得られるデータ量を効果的に削減することができ、データ量の削減によってデータ転送を効率良く行うことができ、デコードを開始するまでの処理時間を大幅に短縮することが可能となり、同一情報を何回も繰り返して読取を行う場合には、特に有効なものとなる。
【００１６】
なお、請求項１記載の発明は次のようなものであってもよい。
前記分割手段は、イメージセンサによって読み取られる１面分のイメージデータをマトリックス状に複数の矩形エリアに分割する（請求項２記載の発明）。
したがって、請求項２記載の発明によれば、請求項１記載の発明と同様の効果を有する他に、１面分のイメージデータをマトリックス状に複数の矩形エリアに分割するようにしたから、例えば、４×４に分割した場合には、１６個の矩形エリア毎に測定されたエリア別データ積算値と基準値とを比較するだけで良い為、つまり、１６個分の測定と比較で足りる為、読取対象エリアの特定を効率良く行うことが可能となる。
【００１７】
前記分割手段は、イメージセンサによって読み取られる１面分のイメージデータを所定ライン数毎に分割する（請求項３記載の発明）。
したがって、請求項３記載の発明によれば、請求項１記載の発明と同様の効果を有する他に、１面分のイメージデータを所定ライン数毎に分割するようにしたから、１面分のイメージデータを例えば、１ライン毎あるいは２ライン毎に分割するようにすれば、記録情報の読取状態に合わせて読取対象エリアの特定を精度良く行うことが可能となる。
【００１８】
前記分割手段は、イメージセンサによって読み取られる１面分のイメージデータを所定のライン数毎に分割すると共に、分割されたラインを複数のブロック毎に分割する（請求項４記載の発明）。
したがって、請求項４記載の発明によれば、請求項１記載の発明と同様の効果を有する他に、１面分のイメージデータを所定のライン数毎に分割すると共に、分割されたラインを複数のブロック毎に分割するようにしたから、記録情報の読取状態に合わせて読取対象エリアの特定を更に精度良く行うことが可能となり、読取対象エリアを情報記録領域のみに絞り込むことが可能となる。
【００１９】
イメージセンサの動作を制御するコントローラ内において、前記分割手段によって分割された各エリア毎に、そのデータ積算値を測定するデータ積算回路と、このデータ積算回路によって測定された分割エリア別データ積算値と予め決められている基準値とを比較し、その比較結果に応じて読取対象エリアを決定する読取対象エリア決定回路を設けた（請求項５記載の発明）。
したがって、請求項５記載の発明によれば、請求項１記載の発明と同様の効果を有する他に、分割された各エリア毎に、そのデータ積算値を測定するデータ積算回路と、このデータ積算回路によって測定された分割エリア別データ積算値と予め決められている基準値とを比較し、その比較結果に応じて読取対象エリアを決定する読取対象エリア決定回路をコントローラ内に設けたから、ハードウエアによって読取対象エリアを決定することができ、ＣＰＵの負担を軽減できる他に、処理効率の向上が可能となる。
【００２０】
前記１面分のイメージデータを分割する分割数を任意に設定する設定手段を設けた（請求項６記載の発明）。
したがって、請求項６記載の発明によれば、請求項１記載の発明と同様の効果を有する他に、１面分のイメージデータを分割する分割数を任意に設定するようにしたから、分割数を固定とせずに、ユーザ設定によって任意に変えることができ、実情に即したものとなる。
【００２１】
前記測定手段によって測定されたエリア別データ積算値のうち、最大積算値に定数を乗じた値を前記基準値として算出する基準値算出手段を設けた（請求項７記載の発明）。
したがって、請求項７記載の発明によれば、請求項１記載の発明と同様の効果を有する他に、エリア別データ積算値のうち、最大積算値に定数を乗じた値を基準値として算出するようにしたから、基準値を固定とせずに、動的に可変することができ、実情に即したものとなる。
【００２２】
【発明の実施の形態】
（第１実施形態）
以下、図１〜図８を参照してこの発明の第１実施形態を説明する。
図１は、この実施形態におけるコード情報読取装置の全体構成を示したブロック図である。
このコード情報読取装置は、電荷蓄積型のイメージセンサ（ＣＭＯＳセンサ）のシャッター時間（露光時間）を環境に応じて最適化する為に、プリキャプチャ時に得られたイメージデータに基づいてシャッター時間の最適値を算出し、この最適値をパラメータとして設定した後に、読取動作を再開させることによってイメージデータを実キャプチャし、この実キャプチャ後のイメージデータを２値化したり、歪補正等の加工を施した後にデーコードするようにしたもので、基本的には、上述した図２２のコード情報読取装置と同様の構成となっている。
【００２３】
なお、この第１実施形態において、図２２で示したコード情報読取装置で示した構成要素のうち、基本機能および名称的に同一のものは、同一符号を付して示す。
また、第１実施形態および他の実施形態において、図中、丸付き数字は、処理の流れを示したシーケンス番号であり、この丸付き数字にしたがって各処理が順次実行されることも、上述した図２２〜図２５と場合と同様である。
【００２４】
この第１実施形態のコード情報読取装置は、図２２で示したコード情報読取装置と同様に、汎用ＣＭＯＳセンサ部１０、照明用ＬＥＤ２０、照射用（ビームスポット用）のＬＥＤ３０、コントローラ４０、ＣＰＵ５０、メモリ６０を有する構成となっている。
汎用ＣＭＯＳセンサ部１０は、読取対象の２次元コードを照明用ＬＥＤ２０、照射用ＬＥＤ３０によって光走査することによって、その反射光を受光するエリアセンサ１１と、このエリアセンサ１１を駆動するドライバ１２と、エリアセンサ１１中から読取対象エリアを指定するエリア指定用アドレスバッファ１３と、汎用ＣＭＯＳセンサ部１０の全体を制御するコントロール＆ロジック部１４と、アナログ／デジタル変換するＡＤコンバータ１５とを有し、また、コントローラ４０は、コントローラ部４１、データバッファ４２を有している。
なお、この実施形態のコントローラ４０内には、図２２で示したＡＥ用積算回路４３を設けず、その機能をＣＰＵ５０がプログラム制御によって行うようにしている。
【００２５】
この場合、図２２で示したＡＥ用積算回路４３は、プリキャプチャ時に得られたイメージデータに基づいて１面分のデータ積算値を求めるようにしたが、この実施形態においては、ＣＰＵ５０は、プリキャプチャ時の１面分のイメージデータを複数のエリアに分割し、各エリア毎にそのデータ積算値を測定するようにしている。そして、エリア別データ積算値と予め決められている基準値とを比較し、データ積算値が基準値以上のエリアを読取対象エリアとして特定した後、エリアセンサ１１中から読取対象エリアを指定して実キャプチャ命令を与え、２次元コードの読み取りを再開させるようにしている。
【００２６】
図２は、プリキャプチャ時の１面分のイメージデータを複数のエリアに分割した場合の状態を示した図である。
ここで、エリアセンサ１１からＡＤコンバータ１５を介して１ライン（１行）毎にシリアルデータとして出力されて、データバッファ４２内に保持される１面分のイメージデータは、ｎ行ｍ列の構成となっており、この１面分のイメージデータは、予め決められている複数の矩形エリアに分割される。なお、図示の例では、４×４の１６個の矩形エリアに分割した場合を示している。すなわち、図中、Ａ１〜Ａ４、Ｂ１〜Ｂ４、Ｃ１〜Ｃ４、Ｄ１〜Ｄ４は、各分割エリアを示し、その分割数はユーザ設定によって任意に変更可能となっている。
【００２７】
一方、上述のメモリ６０は、ＲＡＭ（例えば、スタティックＲＡＭ）等であり、プログラム実行領域と作業領域とを有し、この作業領域には、エリア分割数メモリ６１、基準値定数メモリ６２、エリア別積算値格納ワークメモリ６３、データコンペア・データ加工用ワークメモリ６４がそれぞれ設けられている。
エリア分割数メモリ６１は、プリキャプチャ時の１面分のイメージデータを複数のエリアに分割する為の分割数を記憶するメモリであり、ユーザ操作によって任意に設定されたもので、ＣＰＵ５０は、プリキャプチャ時の１面分のイメージデータをエリア分割数メモリ６１内の分割数に基づいて分割した後、各エリア毎にそのデータ積算値を測定する。
【００２８】
基準値定数メモリ６２は、エリア別データ積算値と比較される基準値を算出する為に予め設定された定数（％）を記憶するもので、ＣＰＵ５０は、エリア別データ積算値のうち、その最大積算値に定数（％）を乗じた値を基準値として算出する。
エリア別積算値格納ワークメモリ６３は、上述の分割エリアＡ１〜Ａ４、Ｂ１〜Ｂ４、Ｃ１〜Ｃ４、Ｄ１〜Ｄ４毎に、そのエリア別データ積算値を算出記憶する為の作業領域であり、ＣＰＵ５０は、データ積算値が基準値以上のエリアを読取対象エリアとして特定した後、エリアセンサ１１中から読取対象エリアを指定して実キャプチャ命令を与え、２次元コードの読み取りを再開させる。
なお、データコンペア・データ加工用ワークメモリ６４は、実キャプチャ時に得られた各イメージデータを比較検討したり、加工する際に使用される作業用の領域である。
【００２９】
次に、この第１実施形態におけるコード情報読取装置の動作アルゴリズムを図３〜図５に示すフローチャートを参照して説明する。ここで、これらのフローチャートに記述されている各機能は、読み取り可能なプログラムコードの形態で格納されており、このプログラムコードにしたがった動作を逐次実行する。また、伝送媒体を介して伝送されてきた上述のプログラムコードにしたがった動作を逐次実行することもできる。このことは後述する他の実施形態においても同様であり、記録媒体の他、伝送媒体を介して外部供給されたプログラム／データを利用してこの実施形態特有の動作を実行することもできる。
【００３０】
図３は、コード情報を読取ってデコードするまでのデコードシーケンスを示したフローチャートである。
先ず、ＣＰＵ５０は、コントローラ４０を介して汎用ＣＭＯＳセンサ部１０に対して初期化を要求した後（ステップＡ１）、エリア分割数メモリ６１をアクセスして設定分割数を読み出し、メモリ６０内に分割数分のエリア別積算値格納ワークメモリ６３を確保する（ステップＡ２）。そして、１面分のプリキャプチャ命令を行う（ステップＡ３）。
これによって、汎用ＣＭＯＳセンサ部１０から得られたイメージデータをキャプチャし（ステップＡ４）、コントローラ４０内のデータバッファ４２を介してメモリ６０へ転送する動作を開始すると共に（ステップＡ５）、分割エリア別にデータ積算値を算出する処理を行う（ステップＡ６）。
【００３１】
図４は、この分割エリア別データ積算値算出処理を詳述したフローチャートであり、ＣＰＵ５０は、エリアセンサ１１からＡＤコンバータ１５を介して１ライン毎にシリアルデータとしてデータバッファ４２から転送されて来るラインデータを受取る毎に、分割エリア別のデータ積算値を算出する。
すなわち、先ず、ＣＰＵ５０は、１行目のラインデータ転送時に、ｍ／４列単位でデータを加算し（ステップＢ１）、その値を対応するＡ１〜Ａ４用のエリア別積算値格納ワークメモリ６３に積算する（ステップＢ２）。以下、２行目〜ｎ／４行目のラインデータが転送されて来る毎に、ｍ／４列単位でデータを加算し、その値を対応するＡ１〜Ａ４用のエリア別積算値格納ワークメモリ６３に積算する処理を繰り返す（ステップＢ１〜Ｂ３）。
【００３２】
そして、ｎ／４＋１行目のラインデータが転送されて来た場合には、ステップＢ３において、ｎ／４行目を越えたことが判別される為、以下、ｎ／４＋１行目〜ｎ／８行目までのラインデータが転送されて来る毎に、ｍ／４列単位でデータを加算し（ステップＢ４）、その値を対応するＢ１〜Ｂ４用のエリア別積算値格納ワークメモリ６３に積算する処理を繰り返す（ステップＢ４〜Ｂ６）。
そして、ｎ／８＋１行目を越えると（ステップＢ６）、以下、同様に、ラインデータが転送されて来る毎に、ｍ／４列単位でデータを加算し、その値を対応するＣ１〜Ｃ４用のエリア別積算値格納ワークメモリ６３に積算する処理を行った後（ステップＢ７）、Ｄ１〜Ｄ４用のエリア別積算値格納ワークメモリ６３に対する積算処理を行う（ステップＢ８）。
【００３３】
このような分割エリア別積算値算出処理（図３のステップＡ６）が終了すると、読取対象エリアを決定する為の基準値を算出する処理に移る（ステップＡ７）。
図５は、この基準値算出処理を詳述したフローチャートである。
先ず、ＣＰＵ５０は、各エリア別積算値格納ワークメモリ６３の内容を読み出し（ステップＣ１）、その各エリア別積算値の中から最大値を特定する（ステップＣ２）。ここで、図６（Ａ）は、各エリア別積算値を棒グラフ化して示したもので、その横軸は分割エリア、縦軸は積算値を表し、この例では、分割エリアＤ３の積算値が最大積算値として特定される。
そして、ＣＰＵ５０は、基準値定数メモリ６２から定数（％）を読み出し（ステップＣ３）、この定数（％）を最大積算値に乗算し、その結果を基準値として算出する（ステップＣ４）。この場合、定数が「５０％」であれば、基準値は、最大積算値の１／２となる。
【００３４】
次に、上述のようにして算出した基準値と各エリア別積算値とを順次比較してゆき、積算値が基準値以上のエリアを実キャプチャ時の読取対象エリアとして選定する処理に移る（図３のステップＡ８）。
図６（Ｂ）は、基準値が最大積算値の「５０％」に設定されている場合において、データ積算値が基準値以上のエリアＢ２、Ｂ３、‥‥Ｄ３が読取対象エリアとして選定された場合を示している。なお、図７（Ａ）の例では、読取対象エリアとしてエリアＢ２、Ｂ３、Ｃ２、Ｃ３、Ｄ２、Ｄ３が選定された場合を示している。
【００３５】
そして、ＣＰＵ５０は、読取対象エリアとして選定される各エリアに対応してそのプリキャプチャ時に得られたデータ積算値から実キャプチャ時のパラメータとして、シャッター時間の最適値（露出時間）を算出する（図３のステップＡ９）。この場合、コントローラ４０は、汎用ＣＭＯＳセンサ部１０に対してこのパラメータ値を設定する（ステップＡ１０）。
この状態において、ＣＰＵ５０は、コントローラ４０を介して汎用ＣＭＯＳセンサ部１０内のエリア指定用アドレスバッファ１３に対して、読取対象エリアとして選定した各エリアを指定した後（ステップＡ１１）、１面分の実キャプチャ命令を行い、これによって、汎用ＣＭＯＳセンサ部１０から再度得られたイメージデータをキャプチャし（ステップＡ１２）、コントローラ４０内のデータバッファ４２を介してメモリ６０へ指定エリアのデータを転送する（ステップＡ１３）。
【００３６】
図７（Ｂ）は、実キャプチャ後におけるイメージデータを示している。
すなわち、図７（Ｂ）は、図７（Ａ）に示すように読取対象エリアとしてＢ２、Ｂ３、Ｃ２、Ｃ３、Ｄ２、Ｄ３が選定された場合における実キャプチャ時のイメージデータを示したもので、図７（Ａ）に示すプリキャプチャ時のイメージデータに比べ、そのデータ量は大幅に削減されたものとなる。つまり、この例では、プリキャプチャ時に対して実キャプチャ時のイメージデータは、３／８のデータ量となる。
【００３７】
ここで、複数回分の実キャプチャを繰り返し、実キャプチャ毎に得られた各イメージデータに基づいてそれらの一致を検出するデータコンペア処理を実行し（ステップＡ１４）、その一致を検出したことを条件にデータ加工処理を行う（ステップＡ１５）。ここでは、イメージデータを２値化すると共に、歪補正等を行った後に、更に、コード情報の切り出しが行われる。
図７（Ｃ）は、データ加工後のイメージデータを示し、このイメージデータに基づいてデーコード処理が行われる（ステップＡ１６）。
【００３８】
図８は、この第１実施形態における出力タイミングを示した図である。
この場合、各コマンドデータは、図８（Ａ）に示すシステムクＣＬＫ（クロック）信号に同期して出力され（図８（Ｂ）参照）、これによって、汎用ＣＭＯＳセンサ部１０から得られたイメージデータをキャプチャし、コントローラ４０内のデータバッファ４２を介してメモリ６０へ転送されるが、実キャブチャ時には、指定指定によって読取対象エリアのみに絞り込まれる為、図８（Ｃ）に示すマスタＣＬＫ信号に同期してＡＤコンバータ１５から出力されるデータは、図８（Ｄ）に示す如くとなり、図２５で示した場合における実キャプチャ時のイメージデータに比べ、この実施形態においては、実キャプチャ毎に、図中、二重矢印で示した時間だけ処理時間が短縮されることになる。
【００３９】
以上のように、この第１実施形態においてＣＰＵ５０は、プリキャプチャ時に読み取られる１面分のイメージデータを複数のエリアに分割すると共に、分割された各エリア毎にそのデータ積算値を測定し、このエリア別データ積算値と予め決められている基準値とを比較し、データ積算値が基準値以上のエリアを読取対象エリアとして特定し、イメージセンサの中から読取対象エリアを指定して実キャプチャ命令を行ってコード情報の読み取りを再開させることによってデーコード対象のイメージデータを取得するようにしたから、実キャプチャ時の読み取りで得られるデータ量を効果的に削減することができ、データ量の削減によってデータ転送を効率良く行うことができ、デコードを開始するまでの処理時間を大幅に短縮することが可能となり、同一情報を何回も繰り返して読取を行う場合には、特に有効なものとなる。
【００４０】
この場合、１面分のイメージデータをマトリックス状に複数の矩形エリアに分割するようにしたから、例えば、４×４に分割した場合には、１６個の矩形エリア毎に測定されたエリア別データ積算値と基準値とを比較するだけで良い為、つまり、１６個分の測定と比較で足りる為、読取対象エリアの特定を効率良く行うことが可能となる。
【００４１】
また、１面分のイメージデータを分割する分割数を任意に設定するようにしたから、分割数を固定とせずに、ユーザ設定によって任意に変えることができ、実情に即したものとなる。
更に、エリア別データ積算値のうち、最大積算値に定数を乗じた値を基準値として算出するようにしたから、基準値を固定とせずに、動的に可変することができ、実情に即したものとなる。
【００４２】
なお、上述した第１実施形態においては、１面分のイメージデータを４×４の１６個の矩形エリアに分割した場合を例示したが、その分割数は任意であり、例えば、８×８の３２個の矩形エリアに分割するようにしてもよい。
また、読取対象エリアを特定する為の基準値も任意に設定することができ、例えば、最大積算値の４０％あるいは６０％等であってもよく、更に、分割エリア別のデータ積算値を平均化した値を基準値として設定するようにしてもよい。
【００４３】
（第２実施形態）
以下、この発明の第２実施形態について図９〜図１１を参照して説明する。なお、上述した第１実施形態は、ＣＰＵ５０が分割エリア別にデータ積算値を算出して読取対象エリアを決定するまでの一連の処理をソフトウエア的に実行するようにしたが、この第２実施形態においては、分割エリア別のデータ積算値をハードウエア的に求める他、読取対象エリアを決定もハードウエア的に行うようにしたものである。つまり、読取対象エリアを決定するまでの一連の動作を全てハードウエア的に行うようにしたものである。
ここで、両実施形態において基本的に同一のものは、同一符号を付して示し、その説明を省略する他、以下、第２実施形態の特徴部分を中心に説明するものとする。
【００４４】
図９は、この第２実施形態におけるコード情報読取装置の全体構成を示したブロック図である。
この第２実施形態におけるコントローラ４０は、コントローラ部４１、データバッファ４２の他に、エリア別積算回路４４、基準値設定回路４５、読取対象エリア決定回路４６を有する構成となっている。
エリア別積算回路４４は、分割エリア別のデータ積算値をハードウエア的に求める回路であり、基準値設定回路４５は、読取対象エリアを選定する為の基準値を求める回路であり、読取対象エリア決定回路４６は、エリア別積算回路４４によって得られた分割エリア別データ積算値と基準値設定回路４５によって得られた基準値とを比較して読取対象エリアを決定する回路である。
なお、メモリ６０には、エリア分割数メモリ６１、基準値定数メモリ６２、データコンペア・データ加工用ワークメモリ６４を有している。
【００４５】
図１０は、第２実施形態において、コード情報を読取ってデコードするまでのデコードシーケンスを示したフローチャートである。
先ず、ＣＰＵ５０は、コントローラ４０を介して汎用ＣＭＯＳセンサ部１０に対して初期化を要求した後に（ステップＤ１）、エリア分割数メモリ６１をアクセスして設定分割数を読み出し、エリア別積算回路４４内のカウンタ値として設定しておく（ステップＤ２）。更に、基準値定数メモリ６２から定数を読み出して基準値設定回路４５に設定しておく（ステップＤ３）。
この状態において、１面分のプリキャプチャ命令を行う（ステップＤ４）。これによって、汎用ＣＭＯＳセンサ部１０から得られたイメージデータをキャプチャし（ステップＤ５）、コントローラ４０内のデータバッファ４２を介してメモリ６０へ転送する動作を開始する（ステップＤ６）。
【００４６】
すると、コントローラ４０内のエリア別積算回路４４、基準値設定回路４５、読取対象エリア決定回路４６が順次起動するようになる。これによって、エリア別積算回路４４は、分割エリア別のデータ積算値を求め（ステップＤ７）、基準値設定回路４５は、読取対象エリアを選定する為の基準値を求める（ステップＤ８）。つまり、上述した第１実施形態と同様に、各エリア別積算値の中から最大値を特定した後、定数（％）を最大積算値に乗算し、その結果を基準値として求める。
そして、読取対象エリア決定回路４６は、エリア別積算回路４４によって得られた分割エリア別データ積算値と基準値設定回路４５によって得られた基準値とを比較して読取対象エリアを決定する（ステップＤ９）。この場合においても、上述した第１実施形態と同様に、基準値と各エリア別積算値とを順次比較してゆき、積算値が基準値以上のエリアを読取対象エリアとして選定する。
【００４７】
以下、上述した第１実施形態と同様に、ＣＰＵ５０は、シャッター時間の最適値（露出時間）を決定すると（ステップＤ１０）、コントローラ４０は、汎用ＣＭＯＳセンサ部１０に対してこのパラメータ値を設定する（ステップＤ１１）。そして、ＣＰＵ５０は、読取対象エリアを指定した後（ステップＤ１２）、１面分の実キャプチャ命令を行い、汎用ＣＭＯＳセンサ部１０から再度得られたイメージデータをキャプチャし（ステップＤ１３）、指定エリアのデータ転送を行う（ステップＤ１４）。そして、データコンペア処理を実行し（ステップＤ１５）、その一致を検出したことを条件にデータ加工処理を行った後（ステップＤ１６）、データ加工後のデータに基づいてデーコード処理を行う（ステップＤ１７）。
【００４８】
図１１は、この第２実施形態における出力タイミングを示した図である。
この場合、すマスタＣＬＫ信号に同期してＡＤコンバータ１５から出力される出力データは、上述した第１実施形態と同様に、図２５で示した場合における実キャプチャ時のイメージデータに比べ、実キャプチャ毎に、図中、二重矢印で示した時間だけ処理時間が短縮されたものとなる。
更に、第２実施形態においては、分割エリア別のデータ積算値を求めて読取対象エリアを決定する一連の動作をエリア別積算回路４４、基準値設定回路４５、読取対象エリア決定回路４６がハードウエア的に順次行うようにしている為、この一連の動作をソフト処理で行う第１実施形態に比べ、図中、破線を付して示した時間だけ処理の短縮化が可能となる。
【００４９】
（第３実施形態）
以下、この発明の第３実施形態について図１２〜図１５を参照して説明する。なお、上述した第１実施形態は、１面分のイメージデータをマトリックス状に４×４の１６個の矩形エリアに分割した場合を示したが、この第３実施形態は、１面分のイメージデータを所定行毎（この例では１行毎）のラインに分割するようにしたものである。
ここで、両実施形態において基本的に同一のものは、同一符号を付して示し、その説明は省略するものとする。
【００５０】
図１２は、１面分のイメージデータを１行毎のラインに分割した場合の状態を示した図で、ｎ行ｍ列からなる１面分のイメージデータは、ｎ行分に分割されることを示している。
なお、この第３実施形態におけるコード情報読取装置は、上述した第１実施形態におけるコード情報読取装置（図１参照）と基本的に同様の構成となっているが、この第３実施形態のメモリ６０には、図１で示したエリア別積算値格納ワークメモリ６３に相当するライン別積算値格納ワークメモリ（図示せず）が設けられている。
【００５１】
図１３は、第３実施形態において、コード情報を読取ってデコードするまでのデコードシーケンスを示したフローチャートである。
先ず、ＣＰＵ５０は、コントローラ４０を介して汎用ＣＭＯＳセンサ部１０に対して初期化を要求した後に（ステップＥ１）、エリア分割数メモリ６１をアクセスして設定分割数（ｎ行）を読み出し、メモリ６０内に分割数分のライン別積算値格納ワークメモリを設定する（ステップＥ２）。
そして、１面分のプリキャプチャ命令を行い（ステップＥ３）、イメージデータをキャプチャした後（ステップＥ４）、データ転送開始すると共に（ステップＥ５）、ライン別にデータ積算値を算出する処理を行う（ステップＥ６）。この場合、ｎ行分の積算値算出処理が行われ、各ライン別積算値格納ワークメモリにセットされる。図１４（Ａ）は、ライン別データ積算値を棒グラフ化したものである。
【００５２】
次に、各ライン別積算値格納ワークメモリの内容を読み出し、その中から最大値を特定し、基準値定数メモリ６２から読み出した定数（％）を最大積算値に乗算し、その結果を基準値として算出する（ステップＥ７）。この場合、定数が「５０％」であれば、基準値は、最大積算値の１／２となる。次に、上述のようにして算出した基準値と各ライン別積算値とを順次比較してゆき、積算値が基準値以上のラインを読取対象ラインとして選定する（ステップＥ８）。
【００５３】
図１４（Ｂ）は、基準値が最大積算値の「５０％」に設定されている場合において、ｎ／２行付近のラインのデータ積算値が最大となる場合を示した図である。
図１５（Ａ）は、選定された読取対象ラインの範囲を示した図で、コード情報が集中している範囲として、ｎ／２行付近からｎ行付近までの範囲が読取対象ラインとして選定された場合を示している。
【００５４】
以下、上述した第１実施形態と同様に、読取対象ラインのデータ積算値から実キャプチャ時のパラメータ（露出時間）を決定し（ステップＥ９）、そのパラメータ値の設定を行った後（ステップＥ１０）、ＣＰＵ５０は、読取対象ラインを指定した後（ステップＥ１１）、１面分の実キャプチャ命令を行い、これによって、汎用ＣＭＯＳセンサ部１０から再度得られたイメージデータをキャプチャして（ステップＥ１２）、指定ラインのデータ転送を行う（ステップＥ１３）。図１５（Ｂ）は、実キャプチャ時のイメージデータを示し、ｎ／２行付近からｎ行付近までの範囲のデータが実キャプチャされる。
そして、データコンペア処理を実行し（ステップＥ１４）、その一致を検出したことを条件にデータ加工処理を行った後（ステップＥ１５）、データ加工後のデータに基づいてデーコード処理を行う（ステップＥ１６）。図１５（Ｃ）は、加工後のイメージデータを示している。
【００５５】
以上のように、この第３実施形態においては、上述した第１実施形態と同様の効果を有する他、１面分のイメージデータを所定のライン毎に分割するようにしたから、コード情報の読取状態に合わせて読取対象の選定を更に精度良く行うことが可能となる。
なお、上述した第３実施形態においては、１面分のイメージデータを１行ライン毎に分割するようにしたが、２行ライン毎に分割するようにしてもよい。この場合、ｎ／２行分のライン別データ積算値を算出すればよい。
【００５６】
また、上述した第３実施形態においては、ＣＰＵ５０によるソフト処理によってライン別データ積算値を算出して読取対象ラインを決定するようにしたが、この第２実施形態と同様、その処理をハードウエア的に行うようにしてもよい。
図１６は、ハードウエアによって分割ライン別のデータ積算値を求めると共に、読取対象ラインを決定するようにしたコード情報読取装置のブロック構成図を示している。
この場合、図９で示したエリア別積算回路４４に相当する回路として、図１６に示すように分割ライン数に応じてライン分割積算回路４７を設ければよく、更に、基準値設定回路４５の他、読取対象エリア決定回路４６に相当する読取対象ライン決定回路４８を設ければ実現可能となる。
【００５７】
（第４実施形態）
以下、この発明の第４実施形態について図１７〜図２１を参照して説明する。なお、上述した第１実施形態は、１面分のイメージデータをマトリックス状に４×４の１６個の矩形エリアに分割した場合を示し、また、上述した第３実施形態は、１面分のイメージデータを１行毎にライン分割した場合を示したが、この第４実施形態は、１面分のイメージデータを１行毎にライン分割すると共に、各ラインを更に複数のブロックに分割するようにしたものである。
ここで、第１および第４実施形態において基本的に同一のものは、同一符号を付して示し、その説明は省略するものとする。
【００５８】
図１７は、１面分のイメージデータの分割状態を示した図で、ｎ行ｍ列からなる１面分のイメージデータは、ｎ行分に分割されると共に、各ラインは、５ブロック分に分割されることを示している。
なお、この第４実施形態におけるコード情報読取装置は、上述した第１実施形態におけるコード情報読取装置（図１参照）と基本的に同様の構成となっているが、この第４実施形態のメモリ６０には、図１で示したエリア別積算値格納ワークメモリ６３に相当するライン別・ブロック別積算値格納ワークメモリ（図示せず）が設けられている。
【００５９】
図１８は、第４実施形態において、コード情報を読取ってデコードするまでのデコードシーケンスを示したフローチャートである。
先ず、ＣＰＵ５０は、コントローラ４０を介して汎用ＣＭＯＳセンサ部１０に対して初期化を要求した後に（ステップＦ１）、エリア分割数メモリ６１をアクセスして設定分割数（ｎ行５ブロック）を読み出し、メモリ６０内に分割数分のライン別・ブロック別積算値格納ワークメモリを設定する（ステップＦ２）。
そして、１面分のプリキャプチャ命令を行い（ステップＦ３）、イメージデータをキャプチャした後（ステップＦ４）、データ転送開始すると共に（ステップＦ５）、ライン別・ブロック別にデータ積算値を算出する処理を行う（ステップＦ６）。この場合、ｎ行５ブロック分の積算値算出処理が行われ、これによって得られたデータ積算値は、対応する各ライン別・ブロック別の積算値格納ワークメモリにセットされる。
【００６０】
図１９は、各ライン別・ブロック別積算値算出処理を示したフローチャートである。
先ず、ＣＰＵ５０は、１行目のラインデータ転送時に、ｍ／５列単位の１ブロック目を指定してそのデータを加算し（ステップＧ１）、その値を対応するライン別・ブロック別積算値格納ワークメモリに積算する（ステップＧ２）。以下、次のブロックを指定し（ステップＧ３）、以下、ｎ行の最終ブロックである５ブロック目まで１ブロック毎に上述の動作を繰り返す（ステップＧ１〜Ｇ４）。
【００６１】
ここで、図１７において、ａ行目のイメージデータ（ＡＤコンバータ１５の出力）をブロック毎に積算することによって「ａ−１」、「ａ−２」、「ａ−３」、「ａ−４」のブロック別積算値が得られる。
図２０（Ａ）は、ライン別・ブロック別のデータ積算値を棒グラフ化したもので、図中、「１−１」、「１−２」、‥‥は、１行目のイメージデータの１ブロック目、２ブロック目‥‥を示し、「ｎ−５」は、ｎ行目の最終ブロックを示している。
【００６２】
次に、各ライン別・ブロック別積算値格納ワークメモリの内容を読み出し、その中から最大値を特定し、基準値定数メモリ６２から読み出した定数（％）を最大積算値に乗算し、その結果を基準値として算出する（図１８のステップＦ７）。この場合、定数が「５０％」であれば、基準値は、最大積算値の１／２となる。次に、上述のようにして算出した基準値と各ライン別・ブロック別のデータ積算値とを順次比較してゆき、積算値が基準値以上のラインブロックを読取対象ラインブロックとして選定する（ステップＦ８）。
【００６３】
図２０（Ｂ）は、基準値が最大積算値の「５０％」に設定されている場合において、ａ−２およびａ−３ラインブロック付近のデータ積算値が最大となる場合を示し、図２１（Ａ）は、選定された読取対象ライン・ブロックの範囲を示し、ａ−２行付近からｎ行付近までの範囲で、かつ、その２ブロック目から４ブロック目の範囲内において、コード情報が集中しているラインブロックが読取対象のラインブロックとして選定された場合を示している。
【００６４】
以下、上述した第１実施形態と同様に、読取対象ラインブロックのデータ積算値から実キャプチャ時のパラメータ（露出時間）を決定し（ステップＦ９）、そのパラメータ値の設定を行った後（ステップＦ１０）、ＣＰＵ５０は、読取対象ラインブロックを指定した後（ステップＦ１１）、１面分の実キャプチャ命令を行い、これによって、汎用ＣＭＯＳセンサ部１０から再度得られたイメージデータをキャプチャして（ステップＦ１２）、指定ラインブロックのデータ転送を行う（ステップＦ１３）。図２１（Ｂ）は、実キャプチャ時のイメージデータを示している。そして、データコンペア処理を実行し（ステップＦ１４）、その一致を検出したことを条件にデータ加工処理を行った後（ステップＦ１５）、データ加工後のデータに基づいてデーコード処理を行う（ステップＦ１６）。図２１（Ｃ）は、加工後のイメージデータを示している。
【００６５】
以上のように、この第４実施形態においては、上述した第１実施形態と同様の効果を有する他、１面分のイメージデータを１行毎にライン分割すると共に、各ラインを更に複数のブロックに分割するようにしたから、コード情報の読取状態に合わせて読取対象ラインの選定を第３実施形態よりも更に精度良く行うことが可能となり、読取対象エリアをコード情報の記録領域のみに絞り込むことが可能となる。
なお、上述した第４実施形態においては、１面分のイメージデータを１行ライン毎に分割するようにしたが、２行ライン毎に分割するようにしてもよい。また、１ラインの分割数も５ブロックに限らない。
更に、上述した第４実施形態においては、ＣＰＵ５０によるソフト処理によってライン別・ブロック別のデータ積算値を算出して読取対象ライン・ブロックを決定するようにしたが、上述の第２実施形態と同様、その処理をハードウエア的に行うようにしてもよい。この場合、コントローラ４０内において、コントローラ部４１、データバッファ４２の他に、ライン・ブロック別の積算回路、基準値設定回路４５、読取対象ライン・ブロック決定回路を設ければ、上述の第２実施形態と同様、その処理をハードウエア的に実行することが可能となる。
【００６６】
その他、上述した各実施形態のコード情報読取装置においては、２次元コードを読取るようにしたが、バーコード（１次元コード）等のコード情報あるいはコード情報以外の文字列、図形、記号等の情報を読取る場合であっても同様に適用可能であり、読取対象となる情報は問わない。
また、エリアセンサ１１は、撮像素子を１次元配列してライン走査する走査型のリニアセンサに限らず、撮像素子をマトリック状に２次元配列して面読取を行う面読取型のエリアセンサであってもよい。
【００６７】
また、各実施形態のコード情報読取装置は、スタンド・アローン・タイプに限らず、その各構成要素が２以上の筐体に物理的に分離され、通信回線やケーブル等の有線伝送路あるいは電波、マイクロウエーブ、赤外線等の無線伝送路を介してデータを送受信する分散型のコンピュータシステムを構成するものであってもよい。
【００６８】
一方、コンピュータに対して、上述した各手段を実行させるためのプログラムコードをそれぞれ記録した記録媒体（例えば、ＣＤ−ＲＯＭ、フロッピィデスク、ＲＡＭカード等）を提供するようにしてもよい。
すなわち、コンピュータが読み取り可能なプログラムコードを有する記録媒体であって、情報記録媒体に記録されている情報を電荷蓄積型のイメージセンサによって読み取る際に、このイメージセンサによって読み取られる１面分のイメージデータを複数のエリアに分割する機能と、分割された各エリア毎に、そのデータ積算値を測定する機能と、測定されたエリア別データ積算値と予め決められている基準値とを比較し、その比較結果に応じて読取対象エリアを特定する機能と、イメージセンサの中から前記特定された読取対象エリアを指定して記録情報の読み取りを再開することによって、デーコード対象のイメージデータを取得する機能とを実現させるためのプログラムを記録したコンピュータが読み取り可能な記録媒体を提供するようにしてもよい。
【００６９】
【発明の効果】
この発明（請求項１記載の発明）によれば、情報記録媒体に記録されている情報を電荷蓄積型のイメージセンサによって読み取る際に、このイメージセンサによって読み取られる１面分のイメージデータを複数のエリアに分割すると共に、分割された各エリア毎にそのデータ積算値を測定し、このエリア別データ積算値と予め決められている基準値とを比較し、その比較結果に応じて読取対象エリアを特定し、イメージセンサの中から読取対象エリアを指定して記録情報の読み取りを再開することによってデーコード対象のイメージデータを取得するようにしたから、再開後の読み取りで得られるデータ量を効果的に削減することができ、データ量の削減によってデータ転送を効率良く行うことができ、デコードを開始するまでの処理時間を大幅に短縮することが可能となり、同一情報を何回も繰り返して読取を行う場合には、特に有効なものとなる。
【図面の簡単な説明】
【図１】第１実施形態におけるコード情報読取装置の全体構成を示したブロック図。
【図２】プリキャプチャ時の１面分のイメージデータを複数のエリアに分割した場合の分割状態を示した図。
【図３】コード情報を読取ってデコードするまでのデコードシーケンスを示したフローチャート。
【図４】図３で示した分割エリア別データ積算値算出処理を詳述したフローチャート。
【図５】図３で示した基準値算出処理を詳述したフローチャート。
【図６】（Ａ）は、各エリア別積算値を棒グラフ化して示した図、（Ｂ）は、基準値が最大積算値の「５０％」に設定されている場合において、データ積算値が基準値以上のエリアＢ２、Ｂ３、‥‥Ｄ３が読取対象エリアとして選定された場合を示した図。
【図７】（Ａ）の例では、読取対象エリアとしてエリアＢ２、Ｂ３、Ｃ２、Ｃ３、Ｄ２、Ｄ３が選定された場合を示した図、実キャプチャ後におけるイメージデータを示した図、データ加工後のイメージデータを示した図。
【図８】第１実施形態における出力タイミングを示した図。
【図９】第２実施形態におけるコード情報読取装置の全体構成を示したブロック図。
【図１０】第２実施形態において、コード情報を読取ってデコードするまでのデコードシーケンスを示したフローチャート。
【図１１】第２実施形態における出力タイミングを示した図。
【図１２】第３実施形態において、１面分のイメージデータを１行毎のラインに分割した場合の分割状態を示した図。
【図１３】第３実施形態において、コード情報を読取ってデコードするまでのデコードシーケンスを示したフローチャート。
【図１４】（Ａ）は、第３実施形態において、ライン別データ積算値を棒グラフ化した図、（Ｂ）は、基準値が最大積算値の「５０％」に設定されている場合において、ｎ／２行付近のラインのデータ積算値が最大となる場合を示した図。
【図１５】（Ａ）は、第３実施形態において、選定された読取対象ラインの範囲を示した図、（Ｂ）は、実キャプチャ時のイメージデータを示した図、（Ｃ）は、加工後のイメージデータを示した図。
【図１６】第３実施形態における変形応用例を説明する為の図で、ハードウエアによって分割ライン別のデータ積算値を求めると共に、読取対象ラインを決定するようにしたコード情報読取装置のブロック構成図。
【図１７】第３実施形態において、１面分のイメージデータを分割した分割状態を示した図。
【図１８】第４実施形態において、コード情報を読取ってデコードするまでのデコードシーケンスを示したフローチャート。
【図１９】図１８で示した各ライン別・ブロック別積算値算出処理を詳述したフローチャート。
【図２０】第４実施形態において、（Ａ）は、ライン別・ブロック別のデータ積算値を棒グラフ化した図、（Ｂ）は、基準値が最大積算値の「５０％」に設定されている場合において、ａ−２およびａ−３ラインブロック付近のデータ積算値が最大となる場合を示した図。
【図２１】（Ａ）は、選定された読取対象ライン・ブロックの範囲を示した図、（Ｂ）は、実キャプチャ時のイメージデータを示した図、（Ｃ）は、加工後のイメージデータを示した図。
【図２２】この発明の前提となる基本的な概念を説明する為のコード情報読取装置の全体構成を示したブロック図。
【図２３】図２２で示したコード情報読取装置において、コード情報を読取ってデコードするまでのデコードシーケンスを示したフローチャート。
【図２４】図２３で示したデコードシーケンスフローの過程で得られたイメージデータを示した図。
【図２５】図２３で示したデコードシーケンスフローの過程でのデータ出力タイミングを示した図。
【符号の説明】
１０　汎用ＣＭＯＳセンサ部
１１　エリアセンサ
１２　ドライバ
１３　エリア指定用アドレスバッファ
１４　コントロール＆ロジック部
１５　ＡＤコンバータ
２０　照明用ＬＥＤ
３０　照射用ＬＥＤ
４０　コントローラ
４１　コントローラ部
４２　データバッファ
４４　エリア別積算回路
４５　基準値設定回路
４６　読取対象エリア決定回路
４７　ライン分割積算回路
４８　読取対象ライン決定回路
５０　ＣＰＵ
６０　メモリ
６１　エリア分割数メモリ
６２　基準値定数メモリ
６３　エリア別積算値格納ワークメモリ
６４　データコンペア・データ加工用ワークメモリ
【図１】
2004102762.tif 000003
【図２】
2004102762.tif 000004
【図３】
2004102762.tif 000005
【図４】
2004102762.tif 000006
【図５】
2004102762.tif 000007
【図６】
2004102762.tif 000008
【図７】
2004102762.tif 000009
【図８】
2004102762.tif 000010
【図９】
2004102762.tif 000011
【図１０】
2004102762.tif 000012
【図１１】
2004102762.tif 000013
【図１２】
2004102762.tif 000014
【図１３】
2004102762.tif 000015
【図１４】
2004102762.tif 000016
【図１５】
2004102762.tif 000017
【図１６】
2004102762.tif 000018
【図１７】
2004102762.tif 000019
【図１８】
2004102762.tif 000020
【図１９】
2004102762.tif 000021
【図２０】
2004102762.tif 000022
【図２１】
2004102762.tif 000023
【図２２】
2004102762.tif 000024
【図２３】
2004102762.tif 000025
【図２４】
2004102762.tif 000026
【図２５】
2004102762.tif 000027