(57)【要約】【課題】制御半導体素子の低電位側主電極の電位が浮遊した場合でも、半導体素子−回路系の制御半導体素子の動特性を安定且つ正確に解くことができる半導体装置の動特性のシミュレーション方法を提供すること【解決手段】制御半導体素子の制御電極と低電位主電極に接続する格子点（ｉ、ｊ）と格子点（ｉ＋１、ｊ）の間に容量値Ｃのコンデンサ１を接続し、その両側に抵抗値ｒｏ  の抵抗２を接続して、外部からこれらの格子点に符号が異なる電荷量（＋Ｑｏｕｔ  、−Ｑｏｕｔ  ）を同時に注入もしくは排出することで、制御半導体素子の低電位側主電極の電位が浮遊した場合でも、半導体素子−回路系の制御半導体素子の動特性を安定且つ正確に解くことができる。【選択図】        図１
2004227458.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体素子と外部回路とが接続された半導体素子−回路系で、複数の半導体素子が互いに独立に分割された直交差分格子と、不規則な四辺形から成る回路格子とがマトリックスの五対角性を維持して全体格子中に配置され、該全体格子から導かれる単一の全体マトリックスから前記半導体素子−回路系の動特性を一括して解く半導体装置の動特性のシミュレーション方法において、
前記半導体素子に制御電極を有する制御半導体素子が含まれ、該制御半導体素子を制御する制御電源の一方の端子に当たる第１格子点と該制御電源の他方の端子に当たる第２格子点の間にコンデンサを配置し、前記第１、第２格子点に大きさが等しく符号の異なる電荷を同時に注入することで該制御半導体素子の動特性を解くことを特徴とする半導体装置の動特性のシミュレーション方法。
【請求項２】
複数の半導体素子と外部回路とが接続された半導体素子−回路系で、複数の半導体素子が互いに独立に分割された直交差分格子と、格子番号の二次元配列によって定義された仮想的な回路格子とがマトリックスの五対角性を維持して全体格子中に配置され、該全体格子から導かれる単一の全体マトリックスから前記半導体素子−回路系の動特性を一括して解く半導体装置の動特性のシミュレーション方法において、
前記半導体素子に制御電極を有する制御半導体素子が含まれ、該制御半導体素子を制御する制御電源の一方の端子に当たる第１格子点と該制御電源の他方の端子に当たる第２格子点の間にコンデンサを配置し、前記第１、第２格子点に大きさが等しく符号の異なる電荷を同時に注入することで該制御半導体素子の動特性を解くことを特徴とする半導体装置の動特性のシミュレーション方法。
【請求項３】
外部回路の動作方程式を積分形に変換し、この変換した外部回路の動作方程式と半導体素子内部の状態方程式とを連立させて、半導体素子−回路系の動特性を一括して解くことを特徴とする請求項１又は２に記載の半導体装置の動特性のシミュレーション方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの制御半導体素子を含む複数の半導体素子の内部状態を、種々の外部回路が接続されている状態で解くことにより、半導体素子の動特性を高速且つ正確に予測するシミュレーション方法に関し、特に、制御半導体素子を制御する制御電源が浮遊しているときにも適用可能なシミュレーション方法に関する。
【０００２】
【従来の技術】
半導体装置はその内部に種々の導電形や不純物濃度を持つ半導体領域を備え、その設計や性能向上を図るに際し、これら半導体領域内の電子と正孔の分布や移動の様子を詳しく知る必要がある。しかし、かかる内部の様子を実際に測定するのは不可能なので、計算機技術を利用したシミュレーションによって計算する方法が利用される。
制御半導体素子（例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＭＯＳＦＥＴなど）を含む複数の半導体素子の状態方程式と外部回路方程式を単一マトリックス上で一括して解く方法は既に開示されている（例えば、特許文献１）。この特許文献１で示される具体的なシミュレーションの対象回路としては、本文献の図５に示すような、制御半導体素子（ＩＧＢＴ）を制御する制御電源が接地されている場合である。この接地されている場合で他の例として本明細書の図５のような実回路があり、３個のＩＧＢＴ２１を並列接続し、各制御電源は接地されている。尚、図中の２２はダイオード、２３は抵抗、２４はコンデンサ、２５はインダクタンス、２６はゲート電源、２７はドレイン電源である。
【０００３】
【特許文献１】
特開平１０−２２３８７９号公報
【０００４】
【発明が解決しようとする課題】
しかし、一般的な回路としては、前記の制御電源は必ずしも接地されていない。例えば、図６で示すような制御半導体素子であるＩＧＢＴ３１から３３を直列接続した高電圧回路（回路ではＩＧＢＴ部のみ示す）や、図７に示すような上アームのＩＧＢＴ４３、４４と下アームのＩＧＢＴ４１、４２で構成されるインバータ回路の場合には、高電位側に配置された上アームのＩＧＢＴ４３、４４を駆動する制御電源の電位（基準位側端子５７、５８の電位）は浮遊電位となる。このように制御電源が浮遊電位にある場合には、前記の図５や特許文献１の図５で示すように制御電源が接地された場合のシミュレーション方法では解を得ることはできない。尚、図６の３４〜３６はゲート電源（制御電源）、ＨＶは高電圧電源の高電位側電位、３７〜３９は配線インダクタンスである。また、図７の４５〜４８はフリーホイール用のダイオード、４９〜５２はゲート電源（制御電源）、５３〜５６は配線インダクタンス、５７、５８はゲート電源の基準電位側端子である。
【０００５】
この発明の目的は、前記の課題を解決して、制御半導体素子を制御する制御電源の電位が浮遊した場合でも、半導体素子−回路系において制御半導体素子の動特性を正確に、且つ、安定に解くことができる半導体装置の動特性のシミュレーション方法を提供することにある。
【０００６】
【課題を解決するための手段】
前記の目的を達成するために、複数の半導体素子と外部回路とが接続された半導体素子−回路系で、複数の半導体素子が互いに独立に分割された直交差分格子と、不規則な四辺形から成る回路格子とがマトリックスの五対角性を維持して全体格子中に配置され、該全体格子から導かれる単一の全体マトリックスから前記半導体素子−回路系の動特性を一括して解く半導体装置の動特性のシミュレーション方法において、前記半導体素子に制御電極を有する制御半導体素子が含まれ、該制御半導体素子を制御する制御電源の一方の端子に当たる第１格子点と該制御電源の他方の端子に当たる第２格子点の間にコンデンサを配置し、前記第１、第２格子点に大きさが等しく符号の異なる電荷を同時に注入することで該制御半導体素子の動特性を解くことができるシミュレーション方法とする。
【０００７】
また、複数の半導体素子と外部回路とが接続された半導体素子−回路系で、複数の半導体素子が互いに独立に分割された直交差分格子と、格子番号の二次元配列（ｉ、ｊ）によって定義された仮想的な回路格子とがマトリックスの五対角性を維持して全体格子中に配置され、該全体格子から導かれる単一の全体マトリックスから前記半導体素子−回路系の動特性を一括して解く半導体装置の動特性のシミュレーション方法において、前記半導体素子に制御電極を有する制御半導体素子が含まれ、該制御半導体素子を制御する制御電源の一方の端子に当たる第１格子点と該制御電源の他方の端子に当たる第２格子点の間にコンデンサを配置し、前記第１、第２格子点に大きさが等しく符号の異なる電荷を同時に注入することで該制御半導体素子の動特性を解くシミュレーション方法とする。
【０００８】
また、外部回路の動作方程式を積分形に変換し、この変換した外部回路の動作方程式と半導体素子内部の状態方程式とを連立させて、半導体素子−回路系の動特性を一括して解くとよい。
前記したように、外部回路中にコンデンサを配置し、その両端の格子点に大きさが等しく符号の異なる電荷を注入もしくは排出することにより、制御半導体素子の制御電源の電位が浮遊した場合でも、制御電源端子間に所定の制御電圧を印加することができる。
【０００９】
【発明の実施の形態】
図１は、この発明の一実施例の半導体装置の動特性のシミュレーション方法を説明するための図。尚、同図（ａ）は±Ｑｏｕｔ  が無い一般的な場合の図、同図（ａ）は±Ｑｏｕｔ  が有る場合の図である。
この制御半導体素子は、図２のダイアグラムに従って変化する制御電源電圧（ゲート電圧）によって制御されるものとする。尚、図２の縦軸は制御電源（ゲート電源）の電圧Ｖｇ（Ｖ）を示し、横軸は時間ｔを示す。
前記の特許文献１において、制御半導体素子を制御する制御電源の一方の端子（高電位側端子）と他方の端子（低電位側端子：基準電位側端子）に接続する格子点を図１（ａ）に示すようにそれぞれ格子点（ｉ、ｊ）、格子点（ｉ＋１、ｊ）とし、格子点（ｉ、ｊ）と格子点（ｉ＋１、ｊ）の間に容量値Ｃのコンデンサ１を接続し、その両側には抵抗値ｒｏ  の抵抗２のリード線を接続する。図示しない格子点に制御半導体素子の制御電極と低電位側電極に相当する格子点がある。以下に説明する内容は特許文献１に開示されていない内容である。
【００１０】
説明を単純にするために、二次元格子点（ｉ、ｊ）を一次元格子点（ｉ）で表す。格子点（ｉ）に流入または流出する電流を各々Ｊ（ｉ−１）  、Ｊ（ｉ）  とすれば
【００１１】
【数１】
Ｊ（ｉ）  ＝−（Ｃ／Δｔ）×〔（φ（ｉ＋１）−φ（ｉ）  ）−（φ０（ｉ  ＋１）−φ０  （ｉ）  ）〕・・・（１）
【００１２】
【数２】
Ｊ（ｉ−１）  ＝−ｒ０  ×（φ（ｉ）  −φ（ｉ−１）  ）・・・（２）
ここでΔｔは微小時間、φは時刻ｔ＋Δｔにおける格子点の電位、φ０  は時刻ｔにおける格子点の電位である。Ｊ（ｉ）  はコンデンサ中を流れる変位電流を表している。これを電荷量で表せば、
【００１３】
【数３】
Ｑ（ｉ）  ＝−Ｃ×〔（φ（ｉ＋１）−φ（ｉ）  ）−（φ０（ｉ  ＋１）−φ０  （ｉ）  ）〕・・・・（３）
【００１４】
【数４】
Ｑ（ｉ−１）  ＝−ｒ０  ×（φ（ｉ）  −φ（ｉ−１）  ）×Δｔ・・・（４）
キルヒホッフの法則により
【００１５】
【数５】
Ｑ（ｉ）  −Ｑ（ｉ−１）  ＝０・・・（５）
となる。
ここでＱ（ｉ）  、Ｑ（ｉ−１）  を試行値＜Ｑ（ｉ）  ＞、＜Ｑ（ｉ−１）  ＞と修正値δＱ（ｉ）  、δＱ（ｉ  −１）  で表せば、
【００１６】
【数６】
（＜Ｑ（ｉ）  ＞＋δＱ（ｉ）  ）−（＜Ｑ（ｉ−１）  ＞＋δＱ（ｉ−１）  ）＝０・・・（６）
【００１７】
【数７】
δＱ（ｉ）  −δＱ（ｉ−１）  ＝−（＜Ｑ（ｉ）  ＞−＜Ｑ（ｉ−１）  ＞）・・・（７）
これを偏微分で表わせば
【００１８】
【数８】
〔（∂Ｑ（ｉ）  ／∂φ（ｉ）  ）∂φ（ｉ）  ＋（∂Ｑ（ｉ）  ／∂φ（ｉ＋１））∂φ（ｉ＋１）〕−〔（∂Ｑ（ｉ−１）  ／∂φ（ｉ）  ）∂φ（ｉ）  ＋（∂Ｑ（ｉ−１）  ／∂φ（ｉ−１）  ）∂φ（ｉ−１）  〕＝−（＜Ｑ（ｉ）  ＞−＜Ｑ（ｉ−１）  ＞）・・・（８）
（８）式を整理して
【００１９】
【数９】
Ａ（ｉ）  δφ（ｉ−１）  ＋Ｂ（ｉ）  δφ（ｉ）  ＋Ｃ（ｉ）  δφ（ｉ＋１）＝Ｆ（ｉ）  ・・・（９）
これがコンデンサの格子点（ｉ）に関する行列方程式でる。
ヤコビアンは各々
【００２０】
【数１０】
Ａ（ｉ）  ＝−（∂Ｑ（ｉ−１）  ／∂φ（ｉ−１）  ）＝−ｒ０  ×Δｔ・・・（１０）
【００２１】
【数１１】
Ｂ（ｉ）  ＝（∂Ｑ（ｉ）  ／∂φ（ｉ）  ）−（∂Ｑ（ｉ−１）  ／∂φ（ｉ）  ）＝Ｃ＋ｒ０  ×Δｔ・・・（１１）
【００２２】
【数１２】
Ｃ（ｉ）  ＝∂Ｑｉ  ／∂φ（ｉ＋１）＝Ｃ・・・（１２）
【００２３】
【数１３】
Ｆ（ｉ）  ＝−（＜Ｑ（ｉ）  ＞−＜Ｑ（ｉ−１）  ＞）・・・（１３）
同様にして格子点（ｉ＋１）に関するヤコビアンＡ（ｉ＋１）、Ｂ（ｉ＋１）、Ｃ（ｉ＋１）、Ｆ（ｉ＋１）が求められる。
ここで図２のダイヤグラムに沿ってコンデンサの端子間の電圧を変化させることを考える。図（ｂ）に示すように、外部から格子点（ｉ）、（ｉ＋１）に各々電荷＋Ｑｏｕｔ  、−Ｑｏｕｔ  を同時に注入することによりΔｔの間にΔＶだけ電圧が変化したとすると、
【００２４】
【数１４】
Ｑｏｕｔ  ＝Ｃ×ΔＶ・・・（１４）
Ｑｏｕｔ  が格子点（ｉ）に注入されると、キルヒホッフの法則に従って、（５）式に相当する式は、格子点（ｉ）に流入する場合を−符号、格子点（ｉ）から流出する場合を＋符号とすると、
【００２５】
【数１５】
Ｑ（ｉ）  −Ｑ（ｉ−１）  −Ｑｏｕｔ  ＝０・・・（１５）
となる。Ｑｏｕｔ  （＋Ｑｏｕｔ  のこと）は、複数の半導体素子と外部回路と接続された半導体素子−回路系の電位φに依存しない定数と見做されるから行列方程式である（９）式の右辺のみが変わって
【００２６】
【数１６】
Ｆ（ｉ）  ＝−（＜Ｑ（ｉ）  ＞−＜Ｑ（ｉ−１）  ＞）＋Ｑｏｕｔ  ・・・（１６）
となる。
同様に格子点（ｉ＋１）に関しては
【００２７】
【数１７】
Ｆ（ｉ＋１）＝−（＜Ｑ（ｉ＋１）  ＞−＜Ｑ（ｉ）  ＞）−Ｑｏｕｔ  ・・・（１７）
となる。
このようにして行列方程式の右辺に外部からの注入電荷の項を付加するだけで格子点（ｉ）、（ｉ＋１）間の電圧を自由に制御できる。このとき、ヤコビアンＡ、Ｂ、Ｃは不変であるから解の収束性には何ら問題は生じない。
このように、コンデンサに注入する電荷量もしくは排出する電荷量を変化させることで、制御半導体素子を制御する制御電源の電位が浮遊している場合でも、所定の制御電圧波形を制御半導体素子に印加できる。
【００２８】
また、変換装置が動作することで、制御電源の浮遊電位が激しく変動した場合でも、正確に所定の制御電圧波形を制御半導体素子に印加できる。
尚、制御電源の電位が接地されている場合も浮遊電位が０Ｖと見做されるからこのシミュレーション方法で解を得ることができる。
図３は、本発明を適用した例で、２個のＭＯＳＦＥＴを直列に接続した場合の図である。
高電位側（上側）のＭＯＳＦＥＴ１０２のドレイン電極１３ｂはドレイン電源１４によってＶＤ  が印加される。静的な状態ではＶＤ  は２個のＭＯＳＦＥＴ１０１、１０２によってほぼ均等に分担されるから上側のＭＯＳＦＥＴ１０２のゲート電源ＥＧ２の基準電位側端子１５ｂの電位はＶＤ  ／２となる。２個のＭＯＳＦＥＴのゲート・ソースの電極間（１１ａと１２ａの間、１１ｂと１２ｂの間）には配線インダクタンスＬ１、Ｌ２や図示しない配線抵抗を介してそれぞれゲート電源ＥＧ１、ＥＧ２が接続しており、このゲート電源ＥＧ１、ＥＧ２は図２で示すような共通のダイヤグラムで変化する制御電圧（ゲート電圧）によってＭＯＳＦＥＴ１０１、１０２は制御される。
【００２９】
図４は、図３の２個のＭＯＳＦＥＴのゲート電源の電圧波形とドレイン電流波形の一例を示す図である。ドレイン電圧としてＶＤ  ＝５７Ｖ、ゲート電源ＥＧ１、ＥＧ２の働きをするコンデンサの容量値Ｃ（図１の格子点（ｉ）  、格子点（ｉ＋１）  に接続するコンデンサ１の容量値Ｃ）を１．２Ｆとする（この容量値は任意に定めて構わない）。上側のＭＯＳＦＥＴ１０２を制御するゲート電源ＥＧ２の基準電位側端子１５ｂの電位は浮遊変動しているにも係わらず２個のＭＯＳＦＥＴ１０１、１０２を制御するゲート電源の電圧Ｖｇ１、Ｖｇ２の波形はほぼ重なっており正確にゲート制御が行われている。点線で示すＩＤ  はドレイン電流である。また、このシミュレーション方法は３次元に対しても適用可能である。
【００３０】
【発明の効果】
この発明によれば、制御半導体素子を含む多数の半導体素子と回路を自由に組み合わせた半導体素子−回路系において、制御半導体素子を制御する制御電源の基準電位側端子と高電位側端子に相当する格子点間にコンデンサを配置し、この格子点に異なる符号の電荷量を注入することで、制御電源の電位が浮遊変動する場合でも半導体装置の動特性を収束性を損なうことなく正確、且つ、安定に解くことができる。
【図面の簡単な説明】
【図１】この発明の一実施例の半導体装置の動特性のシミュレーション方法を説明するための図で同図（ａ）は±Ｑｏｕｔ  が無い一般的な場合の図、同図（ａ）は±Ｑｏｕｔ  が有る場合の図
【図２】この制御半導体素子を制御する制御電源のダイヤグラム図（ゲート電源の電圧波形図）
【図３】本発明を適用した例で、２個のＭＯＳＦＥＴを直列に接続した場合の図
【図４】図３の２個のＭＯＳＦＥＴのゲート電圧波形とドレイン電流波形の一例を示す図
【図５】制御半導体素子（ＩＧＢＴ）の低電位主電極（エミッタ電極）が全て接地している場合の実回路の図
【図６】制御半導体素子を直列接続した高電圧回路図
【図７】インバータ回路図
【符号の説明】
１    コンデンサ
２    抵抗
１１ａ、１１ｂ  ソース電極
１２ａ、１２ｂ  ゲート電極
１３ａ、１３ｂ  ドレイン電極
１４    ドレイン電圧
１０１、１０２  ＭＯＳＦＥＴ
ＥＧ１、ＥＧ２  ゲート電源
Ｖｇ１、Ｖｇ２  ゲート電源電圧（ゲート電圧）
ＶＤ      ドレイン電圧
【図１】
2004227458.tif 000003
【図２】
2004227458.tif 000004
【図３】
2004227458.tif 000005
【図４】
2004227458.tif 000006
【図５】
2004227458.tif 000007
【図６】
2004227458.tif 000008
【図７】
2004227458.tif 000009