(57)【要約】【課題】本発明では、意図せず突然電源が遮断された場合であってもメモリに記憶された情報を保持することが可能なメモリバックアップ装置及びその方法を提供する。【解決手段】通常電源からメモリコントローラへの電力供給が切断されると、まず、ＤＲＡＭなどのメモリバックアップ用の電源から電力を供給を受ける。そして、このバッテリから供給される電源により、通常電源からの電力供給が遮断されたメモリコントローラを引き続き稼動させると共に、メモリにセルフリフレッシュコマンドを送信する。また、コマンド送信後、バッテリからの電力供給を切断し、メモリコントローラを停止させる。【選択図】　図１
2004110372.tif 000002
【特許請求の範囲】
【請求項１】
バッテリから電力の供給を受けて情報を保持するメモリと、
前記メモリに情報のバックアップを指示するコマンドを送信するメモリコントローラと、
前記メモリコントローラへの通常電源からの電力供給が切断されたことを検出する検出手段と、
前記通常電源から前記メモリコントローラへの電力供給が切断されると、前記バッテリから該メモリコントローラへ電力を供給する回路と
を具備することを特徴とするメモリバックアップ装置。
【請求項２】
前記メモリコントローラは、
通常電源からの電力供給が切断されたことを前記検出手段で検出すると前記コマンドを前記メモリに送信する
ことを特徴とする請求項１記載のメモリバックアップ装置。
【請求項３】
前記検出手段は、
リセットＩＣの信号を用いて通常電源からの電力切断を検知する
ことを特徴とする請求項２記載のメモリバックアップ装置。
【請求項４】
前記メモリコントローラは、
前記メモリに前記コマンドを送信すると前記バッテリからの電力供給を切断する
ことを特徴とする請求項２記載のメモリバックアップ装置。
【請求項５】
前記コマンドは、セルフリフレッシュコマンドであり、
前記メモリは、セルフリフレッシュモードを用いて情報を保持する
ことを特徴とする請求項１乃至４記載のメモリバックアップ装置。
【請求項６】
メモリコントローラからコマンドをメモリに送信し、該メモリに保持されている情報をバックアップするメモリバックアップ方法において、
前記メモリは、バッテリから電力の供給を受けて情報を保持し、
前記メモリコントローラは、通常電源からの電力の供給が切断されると前記バッテリから電力の供給を受けると共に、前記コマンドを前記メモリに送信する
ことを特徴とするメモリバックアップ方法。
【請求項７】
前記メモリコントローラは、
リセットＩＣの信号を用いて通常電源から電力供給の切断を検知して、前記コマンドを前記メモリに送信する
ことを特徴とする請求項６記載のメモリバックアップ方法。
【請求項８】
前記メモリコントローラは、
前記メモリに前記コマンドを送信すると前記バッテリからの電力供給を切断する
ことを特徴とする請求項６記載のメモリバックアップ方法。
【請求項９】
前記コマンドは、セルフリフレッシュコマンドであり、
前記メモリは、セルフリフレッシュモードを用いて情報を保持する
ことを特徴とする請求項６乃至８記載のメモリバックアップ方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリバックアップ装置及びその方法に関し、特に、急な電源の切断に対応することが可能なメモリバックアップ装置及びその方法に関する。
【０００２】
【従来の技術】
情報を記憶・維持する方法としては、ＲＡＭやＲＯＭなどのメモリやＣＤやハードディスクなどの記録メディアを用いる方法が挙げられる。
【０００３】
そして、例えば、ＤＲＡＭを用いて情報を記憶する方法としては、ＣＡＳ　ｂｅｆｏｒｅ　ＲＡＳ　ｒｅｆｒｅｓｈなどが挙げられ、また、メモリに記憶された情報に長時間アクセスしない場合は、セルフリフレッシュモードなどが挙げられる。
【０００４】
ところで、セルフリフレッシュモードを利用する場合には、メモリを制御するメモリコントローラからメモリにセルフリフレッシュコマンドを送信する必要がある。
【０００５】
【発明が解決しようとする課題】
しかし、停電や電源プラグがコンセントから抜けるなど、意図しない状態で電源が突然断絶されると、コマンドを送信する前にメモリコントローラ自体の電源が切断され、メモリにセルフリフレッシュコマンドを送信することができない。
このため、メモリ内部の情報を補償することができず、場合によっては、情報が破損することもある。
【０００６】
また、メモリコントローラ用バックアップ電源を用意し、メモリコントローラ自体に電力を供給し続ける設ける方法も挙げれられるが、メモリコントローラの消費電力が大きく、バックアップ電源の大型化やバックアップ回路の複雑化などが生じていた。
【０００７】
そこで本発明では、意図せず突然電源が遮断された場合であってもメモリに記憶された情報を保持することが可能なメモリバックアップ装置及びその方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明におけるメモリバックアップ装置は、バッテリから電力の供給を受けて情報を保持するメモリと、メモリに情報のバックアップを指示するコマンドを送信するメモリコントローラと、メモリコントローラへの通常電源からの電力供給が切断されたことを検出する検出手段と、通常電源からメモリコントローラへの電力供給が切断されると、バッテリから該メモリコントローラへ電力を供給する回路とを具備する。
【０００９】
また、メモリコントローラは、通常電源からの電力供給が切断されたことを検出手段で検出するとコマンドをメモリに送信する。
【００１０】
そして、検出手段は、リセットＩＣの信号を用いて通常電源からの電力切断を検知する。
【００１１】
なお、メモリコントローラは、メモリにコマンドを送信するとバッテリからの電力供給を切断する。
【００１２】
ここで、コマンドは、セルフリフレッシュコマンドであり、メモリは、セルフリフレッシュモードを用いて情報を保持する。
【００１３】
次に、本発明に係るメモリバックアップ方法は、メモリコントローラからコマンドをメモリに送信し、該メモリに保持されている情報をバックアップするメモリバックアップ方法において、メモリは、バッテリから電力の供給を受けて情報を保持し、メモリコントローラは、通常電源からの電力の供給が切断されるとバッテリから電力の供給を受けると共に、コマンドをメモリに送信する。
【００１４】
また、メモリコントローラは、リセットＩＣの信号を用いて通常電源から電力供給の切断を検知して、コマンドをメモリに送信する。
【００１５】
そして、メモリコントローラは、メモリにコマンドを送信するとバッテリからの電力供給を切断する。
【００１６】
なお、コマンドは、セルフリフレッシュコマンドであり、メモリは、セルフリフレッシュモードを用いて情報を保持する。
【００１７】
【発明の実施の形態】
以下、本発明に係るメモリバックアップ装置及びその方法を添付図面を参照して詳細に説明する。
【００１８】
図１は、本発明に係るメモリバックアップ装置の回路の構成の一例を示す概略図であり、ＤＲＡＭなどのメモリのバックアップ用電源であるバッテリ１、バッテリの充放電用回路である充放電回路２、Ｆａｓｔ　Ｐａｇｅ　ＤＲＡＭ、ＥＤＯ　ＤＲＡＭ、ＳＤＲ　ＳＤＲＡＭ、ＤＤＲ　ＳＤＲＡＭなど、供給される電力を用いて情報を記憶・保持するメモリ３、メモリ３を制御するメモリコントローラ４、充放電回路２からメモリコントローラ４への電力供給を制御するＦＥＴ（Ｆｉｅｌｄ　ｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒ）５、メモリコントローラ４を動作させる電源を選択するＯＲ回路を構成するダイオード６、二入力ゲートＯＲ（７４３２など）であるＯＲ回路７が設けられている。
【００１９】
また、図示しないレギュレータが適宜設置されており、回路を流れる電圧の値をメモリコントローラやメモリなどのデバイスに応じて適正に変換・制御している。
【００２０】
ここで、メモリコントローラ４には、シャットダウントリガ８、メモリコントローラ４のリセットを行うＲｅｓｅｔ９、電力の供給を受ける電源１０、Ｏｕｔポート１１が設けられている。
【００２１】
シャットダウントリガ８は、ロウレベル（以下、「Ｌｏｗ」という）のリセット信号を検出すると、セルフリフレッシュコマンドをメモリ３に送信する。
【００２２】
Ｏｕｔポート１１は、メモリ３に保持すべき情報が記憶されると、ＦＥＴ５への出力をハイレベル（以下、「Ｈｉｇｈ」という）にし、ＦＥＴ５をＯＮにする。
【００２３】
次に、図面を用いて本実施の形態におけるメモリバックアップ装置の動作について説明する。なお、信号が流れている回路を太線で示す。
【００２４】
まず、電源が投入されると、図２に示すように、メモリコントローラ４、及び充放電回路２へ電力が供給されると共に、各々の経路を経て各デバイスに電力が供給される。
【００２５】
ここで、図３に示すように、電源（ＬＶＰＳ：ｌｏｗ　ｖｏｌｔａｇｅ　ｐｏｗｅｒ　ｓｕｐｐｌｙ）の投入後、電圧が一定値に達するまでの一定時間、リセットＩＣからの信号がＬｏｗとなる。また、ＦＥＴ５は、ＯＦＦであり、ＯＲ回路７への入力信号は、２入力ともＬｏｗであるため、ＯＲ回路７からＬｏｗが出力される。
【００２６】
このとき、シャットダウントリガ８にもリセット信号が伝わるが、メモリコントローラ８自体がリセット中のため、セルフリフレッシュコマンドをメモリに送信することはない。
【００２７】
つまり、メモリコントローラ４には、ハードウェアリセットがかかり、イニシャライズ処理が通常どおり行われる。
【００２８】
そして、メモリ３に情報が記憶され、メモリバックアップが必要となると、図４に示すように、メモリコントローラ４のＯｕｔポート１１から出力される信号をＨｉｇｈにする。デジタルトランジスタ１２からＦＥＴ５に入力される信号がＬｏｗになることにより、ＦＥＴ５がＯＮになり、常時、バッテリ側の回路からもメモリコントローラ４へ電源が給電される。
【００２９】
ここで、電源が切断されると、図３に示すように、電源から供給される電力の降下に伴い、リセットＩＣからの信号がＬｏｗになる。
【００３０】
また、図５に示すように、メモリコントローラ４は、リセットＩＣ出力の降下（ＨｉｇｈからＬｏｗへの切り替わり）を検出すると、セルフリフレッシュコマンドをメモリ３に送信する処理を行う。
【００３１】
このとき、電源が切断されたことにより、電源から供給される電圧は低下するが、バッテリ１から電力が供給されるため、メモリコントローラ４は作動し、メモリ３に対してコマンドを送信することができる。
【００３２】
そして、図６に示すように、メモリコントローラ４は、メモリ３に対してセルフリフレッシュコマンドを送信後、Ｏｕｔポート１１から出力する信号をＬｏｗにする。
【００３３】
Ｏｕｔポート１１から出力される信号がＬｏｗになることにより、ＦＥＴ５はＯＦＦとなり、バックアップ用のバッテリ１からメモリコントローラ４へ供給される電力が遮断され、バッテリ１からの給電はメモリ３のみとなる。
【００３４】
なお、通常電源電圧、及びバッテリ電圧は、適宜選択することが可能で、例えば、メモリコントローラ、及びメモリの電源電圧が３．３Ｖの場合、通常電源電圧を５Ｖ、バッテリ電圧を３．６Ｖとする事で電圧差が生じ、通常動作状態の場合は通常電源からメモリコントローラに電源は供給される。
【００３５】
また、この際、メモリコントローラ、及びメモリへは、レギュレータ等を利用して電圧を下げて供給する事により、デバイスの電源電圧と合わせる。
【００３６】
このように本実施の形態では、電源からの電力が突然遮断された場合であっても、メモリバックアップ用のバッテリから電力の供給を受けることにより、セルフリフレッシュコマンドを送信することができる。
【００３７】
また、コマンド送信後、バッテリからの電力供給を切断することにより、バッテリの消費電力を抑え、バッテリバックアップ時間を確保することができる。
【００３８】
さらに、メモリコントローラへの電源切断をハードウェアリセットの信号を用いて検出し、電源投入と同時にリセットが入り、電源断時には一定時間リセットが入らない回路とすることにより、セルフリフレッシュモードによるメモリバックアップを行うと共に、電源投入時には、通常どおりイニシャライズ処理を行うことができる。
【００３９】
【発明の効果】
このように本発明では、通常電源から供給される電力が突然遮断された場合であっても、メモリに記憶された情報を保持することができる。
【図面の簡単な説明】
【図１】本発明に係るメモリバックアップ装置の回路の構成の一例を示す概略図
【図２】本実施の形態における信号の流れを示す平面図
【図３】ＬＶＰＳとリセットＩＣの信号の変化を示すグラフ
【図４】本実施の形態における信号の流れを示す平面図
【図５】本実施の形態における信号の流れを示す平面図
【図６】本実施の形態における信号の流れを示す平面図
【符号の説明】
１…バッテリ
２…充放電回路
３…メモリ
４…メモリコントローラ
５…ＦＥＴ
６…ダイオード
７…ＯＲ回路
８…シャットダウントリガ
９…Ｒｅｓｅｔ
１０…電源
１１…Ｏｕｔポート
１２…デジタルトランジスタ
【図１】
2004110372.tif 000003
【図２】
2004110372.tif 000004
【図３】
2004110372.tif 000005
【図４】
2004110372.tif 000006
【図５】
2004110372.tif 000007
【図６】
2004110372.tif 000008