(57)【要約】【課題】製造工程の工数を低減し、低コストで製造できるようにする。【解決手段】シリコン単結晶基板３０の一方の主面にゲージ部３２を形成し、ゲージ部３２に電極３８を設ける。シリコン単結晶基板の他方の主面に、シリコン単結晶基板の厚み方向に電流経路が形成されるように電極３８と対向させて電極４０を形成する。力が作用したときにゲージ部３２を電流経路の方向に押圧する力伝達ブロックが設けられている。【選択図】　　　　図４
2004117043.tif 000002
【特許請求の範囲】
【請求項１】
（１００）面を主面とするｎ型半導体基板、（１１０）面を主面とするｐ型半導体基板、または（１１１）面を主面とするｐ型半導体基板で形成されると共に、力が作用したときに前記半導体基板の厚み方向に押圧されるゲージ部と、
前記半導体基板の厚み方向に対応する方向の電流経路が前記ゲージ部に形成されるように、前記ゲージ部と電気的に接続された複数の電極と、
を含む力検知素子。
【請求項２】
前記電流経路が前記ゲージ部の一部分に形成されるように制限した請求項１記載の力検知素子。
【請求項３】
半導体基板と、
前記半導体基板の一方の主面に形成されると共に、力が作用したときに押圧されるゲージ部と、
前記半導体基板の厚み方向に対応する方向の電流経路が前記ゲージ部に形成されるように、前記ゲージ部と電気的に接続された複数の電極と、
を含み、前記ゲージ部において前記電流経路の方向に力が作用するようにした力検知素子。
【請求項４】
半導体基板と、
前記半導体基板の一方の主面に形成されると共に、力が作用したときに押圧されるゲージ部と、
前記半導体基板の厚み方向に対応する方向の電流経路が前記ゲージ部に形成されるように、前記ゲージ部と電気的に接続された複数の電極と、
力が作用したときに前記ゲージ部を前記電流経路の方向に押圧する力伝達ブロックと、
を含む力検知素子。
【請求項５】
前記複数の電極は、前記ゲージ部に電気的に接続された第１の電極と、前記半導体基板の他方の主面に、前記第１の電極と対向するように形成された第２の電極と、を含む請求項３または請求項４記載の力検知素子。
【請求項６】
第１の半導体基板と、
前記第１の半導体基板の一方の主面に形成されると共に、力が作用したときに押圧されるゲージ部と、
一方の主面側が前記第１の半導体基板の前記ゲージ部に接合された第２の半導体基板と、
前記第１の半導体基板に形成された第１の電極、及び前記第２の半導体基板に形成された第２の電極とを備え、前記ゲージ部に力が作用する方向と同じ方向の電流経路を形成する複数の電極と、
を含む力検知素子。
【請求項７】
前記第１の電極を、前記第１の半導体基板の他方の主面または側面に形成すると共に、前記第２の電極を、前記第２の半導体基板の他方の主面または側面に形成した請求項６記載の力検知素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、力検知素子に係り、特に、エンジンのシリンダ内燃焼圧力等を検知するために使用される力検知素子に関する。
【０００２】
【従来の技術】
従来より、エンジンのシリンダ内燃焼圧力等を検知するために使用される力検知素子として、ピエゾ抵抗素子を利用した小型の力検知素子が知られている。ピエゾ抵抗素子は、歪み（応力変形）に応じて歪みが生じた部分の抵抗率が変化する素子である。このピエゾ抵抗素子は、一般に、半導体製造技術により単結晶Ｓｉ基板の主面上に形成されたゲージ抵抗によって構成されている。
【０００３】
ピエゾ抵抗素子を用いた歪みゲージとしては、応力作用面に対向する面または側面に電極を取り付けると共に、伸縮する被測定物にゲージの応力作用面を貼り付け、被測定物の伸縮に応じて変化する電流の変化から応力を検出する歪みゲージが知られている。この歪みゲージでは、応力が作用する方向と電流が流れる方向とが同一であるため、ピエゾ抵抗係数π１１を利用している。
【０００４】
また、力検知素子としては、（１１０）面を主面とするＳｉ基板上に、ピエゾ抵抗効果を持つ４つのゲージ抵抗を＜１００＞方向及び＜１１０＞方向に形成してホイートストンブリッジを構成し、このホイートストンブリッジの上に力伝達ブロックを配置した力検知素子が知られている（例えば、特許文献１参照）。この力検知素子では、力伝達ブロックに力が作用すると、力伝達ブロックからＳｉ基板の厚み方向に応力が伝達されるので、この応力の方向に対して垂直方向に電流が流れるように電圧を印加する。そして、応力に応じて発生するゲージ抵抗のピエゾ抵抗効果が＜１００＞方向と＜１１０＞方向とで異なることから、抵抗値に差が生じ、この抵抗値の差を電圧差として検知することで力伝達ブロックに作用した力を検知している。
【０００５】
この力検知素子では、電圧検知方向と電流経路方向とが同じで、かつ電流経路に対して垂直方向に力（一軸応力）が作用するので、ピエゾ抵抗係数π１３を利用することになる。
【０００６】
また、この力検知素子を燃焼圧センサとして使用する場合には、力検知素子はセンサハウジングの中央に配置されてパッケージングされ、力検知素子の各電極と、この各電極と同一平面上に形成された取り出し端子とが、ワイヤボンディングによって接続される。そして、力検知素子上部に、力検知素子の力伝達ブロックに接触するように力伝達ロッド及びダイヤフラムが設けられ、ダイヤフラムに作用した力が力伝達ロッドを介して力検知素子に伝達されることで、上記のようにして燃焼圧力を電位差で検知するように構成されている。
【０００７】
【特許文献１】
特開平８−２７１３６３号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の歪みゲージでは、ゲージを被測定物に接着剤等により貼り付ける必要があるため、接着剤の厚みむら、ばらつき等の影響によって高精度な測定結果を得ることができない、という問題がある。また、４００℃を越えるような高温下で測定する場合には、接着剤が充分に機能せず、測定不能になる。
【０００９】
また、従来の力検知素子では、同一平面状に電極を形成していることから、ワイヤボンディングによるゲージ電圧出力用の配線が必要となるため、製造工程の工数が多くなり、低コストで力検知素子を製造することが困難になる、という問題がある。
【００１０】
本発明は、上記問題を解決すべく成されたもので、高精度に力を測定することができる力検出素子を提供することを第１の目的とする。
【００１１】
また、ワイヤボンディングによるゲージ電圧出力用の配線を不用とすることにより、製造工程の工数を低減し、低コストで製造することができるようにした力検知素子を提供することを第２の目的とする。
【００１２】
【課題を解決するための手段】
上記第１の目的を達成するために、第１の発明の力検知素子は、（１００）面を主面とするｎ型半導体基板、（１１０）面を主面とするｐ型半導体基板、または（１１１）面を主面とするｐ型半導体基板で形成されると共に、力が作用したときに前記半導体基板の厚み方向に押圧されるゲージ部と、前記半導体基板の厚み方向に対応する方向の電流経路が前記ゲージ部に形成されるように、前記ゲージ部と電気的に接続された複数の電極と、を含んで構成したものである。
【００１３】
ピエゾ抵抗係数π１１は、（１００）面を主面とするｎ型シリコン単結晶の場合には、＜１００＞方向に、（１１０）面を主面とするｐ型シリコン単結晶の場合には、＜１１０＞方向に、（１１１）面を主面とするｐ型シリコン単結晶の場合には、＜１１１＞方向に、各々最大の感度を持っているので、第１の発明では、これらの半導体基板で、力が作用したときにこの半導体基板の厚み方向に押圧されるゲージ部を形成する。
【００１４】
また、ピエゾ抵抗係数π１１を利用して力を検出するために、半導体基板の厚み方向に対応する方向の電流経路がゲージ部に形成されるように、複数の電極がゲージ部に電気的に接続されている。
【００１５】
第１の発明によれば、力が作用したときにゲージ部が厚み方向に押圧されるので、歪みゲージのように被測定物に貼り付けなくても力を検出することができる。
【００１６】
第１の発明では、電流経路がゲージ部の一部分に形成されるように制限するのが好ましい。このように、電流経路（主として電流が流れる領域）を制限することにより、制限しない場合よりもゲージ抵抗を高抵抗にでき、扱い易い抵抗値を得ることができる。
【００１７】
第１の発明の複数の電極は、半導体基板の一方の主面に形成された第１の電極と、半導体基板の他方の主面に第１の電極と対向するように形成された第２の電極とで構成することができる。この場合、第１の電極及び第２の電極の少なくとも一方をコンタクトホールが穿設された絶縁膜を介して主面に形成し、絶縁膜を介して主面に形成した電極をコンタクトホールを介してゲージ部と電気的に接続するようにしてもよい。このコンタクトホールを穿設する位置は、電極の中心に対応する部位が好ましい。
【００１８】
上記第２の目的を達成するために第２の発明は、半導体基板と、前記半導体基板の一方の主面に形成されると共に、力が作用したときに押圧されるゲージ部と、前記半導体基板の厚み方向に対応する方向の電流経路が前記ゲージ部に形成されるように、前記ゲージ部と電気的に接続された複数の電極と、を含んで構成し、前記ゲージ部において前記電流経路の方向に力が作用するようにしたものである。
【００１９】
第２の発明では、半導体基板の厚み方向に対応する方向の電流経路がゲージ部に形成されるように、複数の電極を形成している。また、力が作用したときにゲージ部が電流経路の方向に押圧される。
【００２０】
このように第２の発明では、電流経路の方向と電圧の検知方向とが同一で、かつ電流経路の方向に力（一軸応力）が作用するので、ピエゾ抵抗係数π１１を利用することになる。
【００２１】
第２の発明の力検出素子は、ゲージ部を押圧する力伝達ブロックを用いて陽極接合することなく構成することができる（接合レス型力検出素子）。この接合レス型力検出素子は、半導体基板と、前記半導体基板の一方の主面に形成されると共に、力が作用したときに押圧されるゲージ部と、前記半導体基板の厚み方向に対応する方向の電流経路が前記ゲージ部に形成されるように、前記ゲージ部と電気的に接続された複数の電極と、力が作用したときに前記ゲージ部を前記電流経路の方向に押圧する力伝達ブロックと、を含んで構成することができる。
【００２２】
この接合レス型力検出素子では、力伝達ブロックがゲージ部を電流経路の方向に押圧するので、上記で説明したのと同様にピエゾ抵抗係数π１１を利用することになる。また、接合レス型力検出素子では、陽極接合等の接合技術を必要としないので、低コストで製造することができる。
【００２３】
また、前記複数の電極は、前記ゲージ部に形成された第１の電極と、前記半導体基板の他方の主面に、前記第１の電極と対向して形成された第２の電極と、を含んで構成することができる。
【００２４】
また、第２の発明の力検出素子は、力伝達ブロックを用いることなく、２つの半導体基板をダイレクトボンディング法等によって接合して構成することもできる（接合型力検出素子）。この接合型力検出素子は、第１の半導体基板と、前記第１の半導体基板の一方の主面に形成されると共に、力が作用したときに押圧されるゲージ部と、一方の主面側が前記第１の半導体基板の前記ゲージ部に接合された第２の半導体基板と、前記第１の半導体基板に形成された第１の電極、及び前記第２の半導体基板に形成された第２の電極とを備え、前記ゲージ部に力が作用する方向と同じ方向の電流経路を形成する複数の電極と、を含んで構成することができる。
【００２５】
この接合型力検出素子では、一方の主面に第１のゲージ部が形成され、かつ他方の主面に第１の電極が形成された第１の半導体基板と、一方の主面の前記第１のゲージ部に対応する位置に第２のゲージ部が形成され、かつ他方の主面に第２の電極が形成された第２の半導体基板とを用い、前記第１のゲージ部と前記第２のゲージ部とを接合することで構成することができる。また、一方の主面に第１のゲージ部が形成され、かつ他方の主面に第１の電極が形成された第１の半導体基板と、一方の主面に第２の電極が形成され、かつ他方の主面に該第２の電極に電気的に接続された引出し線が形成された第２の半導体基板とを用い、第１の電極のゲージ部と第２の電極の一方の主面側とを接合し、ゲージ部と引出し線とを接合することで構成することもできる。
【００２６】
この接合型力検出素子においても、ゲージ部に力が作用すると、電流経路の方向と電圧の検知方向とが同一で、かつ電流経路の方向に力が作用するので、上記で説明したのと同様にピエゾ抵抗係数π１１を利用することになる。接合型力検出素子では、ゲージ部が強固に接合されているので、ゲージ部での滑りが発生せず、結果としてヒステリシスが発生しなくなる。
【００２７】
なお、接合型力検出素子においては、前記第１の電極を、前記第１の半導体基板の他方の主面または側面に形成すると共に、前記第２の電極を、前記第２の半導体基板の他方の主面または側面に形成することができる。
【００２８】
本発明では、複数の電極を用いているため、電極の各々に端子を接続すればよく、従来必要であったワイヤボンディングによるゲージ電圧出力用の配線が不用になるので、製造工程の工数を低減し、低コストで製造することができる。
【００２９】
上記で説明したように、ピエゾ抵抗係数π１１は、（１１０）面を主面とするｐ型シリコン単結晶の場合には、＜１１０＞方向に、（１１１）面を主面とするｐ型シリコン単結晶の場合には、＜１１１＞方向に、各々最大の感度を持っている。また、（１００）面を主面とするｎ型シリコン単結晶の場合には、＜１００＞方向に最大の感度を持っている。
【００３０】
従って、第２の発明の半導体基板は、第１の発明と同様に、（１１０）面を主面とし、かつ＜１１０＞方向を前記電流経路の方向とするｐ型シリコン単結晶基板、（１１１）面を主面とし、かつ＜１１１＞方向を前記電流経路の方向とするｐ型シリコン単結晶基板、または、（１００）面を主面とし、かつ＜１００＞方向を前記電流経路の方向とするｎ型シリコン単結晶基板を用いることができる。
【００３１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の力検知素子を燃焼圧センサに適用した場合について詳細に説明する。
【００３２】
図１に示すように、筒状のハウジング１０の一端には、抵抗溶接によって、金属製のダイアフラム１２が固定されている。ハウジング１０の内部には、筒状端子１４の一部が挿入され、抵抗溶接によってハウジング１０の内壁に固定されている。
【００３３】
筒状端子１４の内部には、ハーメチック端子１６が挿入され、ハウジング１０内部が気密に封止されている。ハーメチック端子１６は、筒状端子１４の内部に気密に封止された絶縁体１６Ａと、この絶縁体１６Ａを貫通して外部に一端が突出され、かつ他端に径が太い素子固定部１６Ｃが形成された棒状端子１６Ｂとによって構成されている。棒状端子１６Ｂの素子固定部１６Ｃは、気密封止された室の内部に配置されている。
【００３４】
棒状端子１６Ｂの素子固定部１６Ｃには、力検知素子２４の検知素子部２０が下側に位置する電極側で固定されている。力検知素子２４は、図２（１）にも示すように、検知素子部２０と、検知素子部２０の上面に載置された半球状の力伝達体２２とによって構成されている。
【００３５】
力伝達体２２は、高電気導電性材料で構成するのが好ましく、また電気導電性を有しない材料や、低電気導電性材料で構成した場合には、力伝達体２２の表面に、Ｎｉ無電解メッキ等の電気導電性処理を施し、電気導電性が良好になるように構成すればよい。筒状端子１４の気密封止された室の内部に位置する端部には、筒状端子１４の端部と力伝達体２２の頂部とを電気的に接続する板状の接続端子２６が設けられている。接続端子２６の上面には、ガイド筒２８が固定されており、このガイド筒２８にはダイヤフラム１２の裏面と接触し、かつガイド筒の軸方向に移動可能にロッド３０が挿入されている。
【００３６】
次に、力検知素子の検知素子部の詳細について説明する。この力検知素子としては、接合レス型力検知素子または接合型力検知素子を適用することができる。
【００３７】
最初に、接合レス型力検知素子について説明する。図３〜図４は、接合レス型力検知素子の検知素子部を示すものである。
【００３８】
検知素子部を構成する半導体基板としては、（１１０）面を主面とするｐ型シリコン単結晶基板、または（１００）面を主面とするｎ型シリコン単結晶基板を用いることができる。これらの基板は、主面に形成される電極とオーミック接触が得られるように、例えば、０．０１Ω・ｃｍレベルの濃度を有する基板が使用される。
【００３９】
このシリコン単結晶基板の一方の主面には、円柱状のゲージ部３２及びゲージ部３２を中心としてゲージ部３２の周辺に設けられたリング状力伝達体支持部３４が形成され、他方の主面には第２の電極４０が形成されている。ゲージ部３２には、シリコン単結晶基板の厚み方向に電流が流れるように、第２の電極４０と対向させて第１の電極３８が形成されて、ゲージ部３２と電気的に接続されている。本実施の形態の第１の電極及び第２の電極は、一対の対向電極を構成している。なお、電流経路に電流を流す方向は、第１の電極から第２の電極の方向でもよく、逆に、第２の電極から第１の電極の方向でもよい。
【００４０】
この検知素子部は、以下のようにして製造される。まず、シリコン単結晶基板上に、エピタキシャル成長により、例えば抵抗値０．１〜１Ω・ｃｍ、厚さ１〜３μｍのエピタキシャル層を成長させる。
【００４１】
次に、図３及び図４に示すように、一方の主面の中心に円柱状ゲージ部３２が形成されると共に、円柱状ゲージ部３２を中心とするリング状力伝達体支持部３４が形成されるように、エピタキシャル層の不用部分をエッチングにより除去する。その後、シリコン単結晶基板上面の全面に、ＳｉＯ２膜３６を形成する。エピタキシャル層の厚さが１〜３μｍであるので、円柱状ゲージ部３２及びリング状力伝達体支持部３４の高さは、１〜３μｍ程度である。
【００４２】
円柱状ゲージ部３２の上面に形成されたＳｉＯ２膜は、ウエットエッチングによりコンタクトホールが形成され、Ａｌスパッタと反応性イオンエッチングによりこのコンタクトホールを介してゲージ部３２とオーミック接触した第１の電極３８が形成されている。
【００４３】
また、シリコン単結晶基板の下面には、全面にわたって第２の電極４０が形成されている。
【００４４】
これによって、第１の電極３８と第２の電極４０とは対向して形成され、第１の電極３８と第２の電極４０との間に電圧を印加したときに、電流が第１の電極３８から第２の電極４０へ流れるか、または第２の電極４０から第１の電極３８へ流れる電流経路が形成される。この電流経路は、シリコン単結晶基板の厚み方向を向いており、例えば、ｐ型シリコン単結晶基板の場合で、電流が第１の電極３８から第２の電極４０へ流れる電流経路の場合には、図４に示すように＜１１０＞方向、ｎ型シリコン単結晶基板の場合には図５に示すように＜１００＞方向に形成される。
【００４５】
第１の電極及び第２の電極の材料としては、オーミック接触が得られる材料であれば良く、上記で説明したＡｌ、またはＡｌ合金を使用することができるが、材料強度の面からはＷ，Ｎｉ，Ｔｉ，Ｃｒ等のいずれかが望ましく、電極の最表面は、酸化され難い金属材料、例えばＡｕでコーティングするのが好ましい。
【００４６】
ゲージ部３２の形状は、ゲージ部の目的とする抵抗値により決定される。ゲージ部の抵抗値は、下記の式で表されるので、例えば、汎用的に使用されている歪ゲージのゲージ抵抗（１２０Ω〜１ｋΩ）を用いると、例えば、円柱状ゲージ部の比抵抗を０．１Ω・ｃｍ、ゲージ高さを３μｍ、円柱状ゲージ部の直径を５μｍとすれば、ゲージ抵抗値として約１６０Ωが得られる。
【００４７】
ゲージ部の抵抗が比較的高いエピタキシャル層（例えば、１Ωレベル）を用いる場合は、第１の電極とのオーミック接触が得られ難いため、この場合には、例えばイオン注入技術によりゲージ部表面に浅い高濃度層を形成すればよい。
【００４８】
ゲージ部の抵抗値＝ゲージ部の比抵抗（エピタキシャル層濃度）×ゲージ厚さ÷ゲージ部の表面積
なお、円柱状ゲージ部の直径及び高さの上下限値は、圧力作用下でのゲージ部の破壊耐久性及び出力感度により決定される。
【００４９】
また、上記ではリング状の力伝達体支持部について説明したが、ゲージ部の周変に配置する力伝達支持部は、ゲージの出力感度及び破壊耐久性に影響を与えないような形状であればよく、形状については特に限定されず、四角形や五角形等の多角形状に形成してもよい。
【００５０】
次に、接合レス型力検知素子の検知素子部の変形例を図６〜図８を参照して説明する。この変形例は、リング状力伝達体支持部に代えて、複数の円柱状力伝達体支持部を円周上に等間隔に配置したものである。このため、図６〜図８において、図３〜図５と対応する部分には同一符号を付して説明を省略する。
【００５１】
この変形例では、図６、図７に示すように、一方の主面の中心に形成された円柱状ゲージ部３２を中心とする円周上に等間隔に複数（例えば、４個）の円柱状力伝達体支持部３５が形成されるように、エピタキシャル層の不用部分がエッチングにより除去されている。この力伝達体支持部３４の高さは、円柱状ゲージ部３２と同様に１〜３μｍ程度である。
【００５２】
なお、図８は、ｎ型シリコン単結晶基板を用い、電流経路を＜１００＞方向に形成した例を示すものである。また、複数の力伝達体支持部の配置位置及び各力伝達体支持部の形状は、ゲージの出力感度及び破壊耐久性に影響を与えないような配置及び形状であればよく、特に限定されない。この変形例においても、電流経路における電流を流す方向は、第１の電極から第２の電極の方向でもよく、逆に、第２の電極から第１の電極の方向でもよい。
【００５３】
上記では、ゲージ部３２形成側に、力伝達体２２を配置する例について説明したが、図２（２）に示すように検知素子部の上下を反転させて、第２の電極側に力伝達体２２を配置するようにしてもよい。この場合においても、電流経路における電流を流す方向は、第１の電極から第２の電極の方向でもよく、逆に、第２の電極から第１の電極の方向でもよい。
【００５４】
次に、図９、図１０を参照して、接合型力検知素子の検知素子部の第１の実施の形態を説明する。この検知素子部には、第１の半導体基板である第１のシリコン単結晶基板５０と第２の半導体基板である第２のシリコン単結晶基板６０とが設けられている。
【００５５】
第１のシリコン単結晶基板５０の一方の主面には、主面全面を覆うように第１の電極５６が形成されている。なお、この第１のシリコン単結晶基板５０には、ゲージ部は設けられていない。
【００５６】
第２のシリコン単結晶基板６０の一方の主面の中心には、円柱状のゲージ部６２と、ゲージ部６２を中心とするリング状ゲージ部６４とが形成されている。これらのゲージ部は、上記で説明したようにエピタキシャル成長とエッチングにより形成することができる。また、第２のシリコン単結晶基板６０の他方の主面には、主面全面を覆うように第２の電極６６が形成されている。第１の電極及び第２の電極の材料としては、上記で説明した材料を使用することができる。
【００５７】
なお、第１のシリコン単結晶基板の他方の主面側及び第２のシリコン単結晶基板のゲージ部形成側は、接合レス型力検知素子のシリコン単結晶基板と異なり、ＳｉＯ２膜は形成されていないので、円柱状のゲージ部及びリング状ゲージ部はＳｉ単結晶で形成されている。
【００５８】
第１のシリコン単結晶基板５０と第２のシリコン単結晶基板６０とは、Ｓｉ単結晶のゲージ部同士を接触させた状態で加熱及び加圧して接合するダイレクトボンディング法によって接合され、図１０に示す検知素子部が構成される。
【００５９】
この検知素子部の第１の電極と第２の電極間との間に電圧を印加すると、図１０に示すように、接合されたシリコン単結晶基板の中心部のゲージ部と周辺部のゲージ部とに、これらのゲージ部を基板の厚み方向に流れる電流経路が形成される。図では、電流経路に第１の電極から第２の電極方向に電流が流れるように電圧を印加したが、電流経路に第２の電極から第１の電極方向に電流が流れるように電圧を印加してもよい。
【００６０】
また、図１０では、ゲージ部が形成されたシリコン単結晶基板の上にゲージ部が形成されていないシリコン単結晶基板を配置する例について説明したが、図１１に示すように、ゲージ部が形成されていないシリコン単結晶基板の上にゲージ部が形成されたシリコン単結晶基板を配置するようにしてもよい。この場合においても、電流経路における電流を流す方向は、第１の電極から第２の電極の方向でもよく、逆に、第２の電極から第１の電極の方向でもよい。
【００６１】
また、半導体基板としては、上記で説明したように、（１１０）面を主面とするｐ型シリコン単結晶基板、または（１００）面を主面とするｎ型シリコン単結晶基板を用いることができる。
【００６２】
この接合型力検知素子の検知素子部の第１の実施の形態によれば、一対のシリコン単結晶基板の一方にのみゲージ部を形成し、このゲージ部に対向する他方のシリコン単結晶基板の主面には何も形成していないので、一対のシリコン単結晶基板をダイレクトボンディング法によって接合する際の位置決めを容易に行なうことができる。
【００６３】
次に、図１２、及び図１３を参照して、接合型力検知素子の検知素子部の第２の実施の形態を説明する。この検知素子部の第２の実施の形態は、第１の半導体基板である第１のシリコン単結晶基板５０と第２の半導体基板である第２のシリコン単結晶基板６０との両方に円柱状のゲージ部及びリング状ゲージ部を設けたものである。
【００６４】
図に示すように、第１のシリコン単結晶基板５０の一方の主面の中心には、円柱状のゲージ部５２と、ゲージ部５２を中心とするリング状ゲージ部５４とが形成されている。これらのゲージ部は、上記で説明したようにエピタキシャル成長とエッチングにより形成することができる。また、第１の半導体基板５０の他方の主面には、主面全面を覆うように第１の電極５６が形成されている。
【００６５】
第２のシリコン単結晶基板６０の一方の主面の中心には、円柱状のゲージ部６２と、ゲージ部６２を中心とするリング状ゲージ部６４とが形成されている。また、第２のシリコン単結晶基板６０の他方の主面には、主面全面を覆うように第２の電極６６が形成されている。第１の電極及び第２の電極の材料としては、上記で説明した材料を使用することができる。第１の電極及び第２の電極の材料は、以下で説明する実施の形態及び変形例においても同様である。
【００６６】
なお、第１のシリコン単結晶基板及び第２のシリコン単結晶基板のゲージ部形成側は、上記で説明したように、接合レス型力検知素子のシリコン単結晶基板と異なり、ＳｉＯ２膜は形成されていないので、円柱状のゲージ部及びリング状ゲージ部はＳｉ単結晶で形成されている。
【００６７】
第１のシリコン単結晶基板５０と第２のシリコン単結晶基板６０とは、Ｓｉ単結晶のゲージ部同士を接触させた状態で加熱及び加圧して接合するダイレクトボンディング法によって接合され、図１３に示す検知素子部が構成される。
【００６８】
この検知素子部の第１の電極と第２の電極間との間に電圧を印加すると、図１３に示すように、接合されたシリコン単結晶基板の中心部のゲージ部と周辺部のゲージ部とに、これらのゲージ部を基板の厚み方向に流れる電流経路が形成される。図では、電流経路に第１の電極から第２の電極方向に電流が流れるように電圧を印加したが、電流経路に第２の電極から第１の電極方向に電流が流れるように電圧を印加してもよい。
【００６９】
また、半導体基板としては、上記で説明したように、（１１０）面を主面とするｐ型シリコン単結晶基板、または（１００）面を主面とするｎ型シリコン単結晶基板を用いることができる。
【００７０】
この接合型力検知素子の検知素子部の第２の実施の形態によれば、一対のシリコン単結晶基板の両方にゲージ部を形成し、このゲージ部同士を接合し、ゲージ部を直列接続したので、ゲージ部の抵抗が高くなり、これによって精度良く力を検出することができる。
【００７１】
次に、図１４、及び図１５を参照して、接合型力検知素子の検知素子部の第３の実施の形態を説明する。この検知素子部の第３の実施の形態は、上記の実施の形態で説明した一対の対向電極の一方の電極をシリコン単結晶基板の側面に形成した側面電極に変更したものである。
【００７２】
第２のシリコン単結晶基板６０の上に配置された第１のシリコン単結晶基板５０の対向する側面の各々には、一対の第１の電極（側面電極）５６が形成されている。なお、この第１の電極５６は、第１のシリコン単結晶基板５０の全周にわたって形成してもよい。第２のシリコン単結晶基板６０は、上記の図１０で説明したのと同様の構成であるので対応する部分に同一符号を付して説明を省略する。
【００７３】
この検知素子部は、図１５に示すように、素子固定部１６Ｃに載置され、力検知素子の検知素子部２０が第２の電極側で素子固定部１６Ｃに固定されている。
【００７４】
図１５に示すように、素子固定部１６Ｃの外周を被覆するように、ハーメチック端子の絶縁体１６Ａが形成されており、この絶縁体１６Ａには、この絶縁体１６Ａを中央部に設けられた棒状端子１６Ｂの長さ方向に貫通する一対の周辺端子８２が支持されている。周辺端子８２の先端部は、相互に接近する方向に屈曲されている。
【００７５】
周辺端子８２の先端部を屈曲させて周辺端子８２の先端部の間隔を検知素子部の外形寸法より短くすることにより、検知素子部を素子固定部１６Ｃに載置したときに、検知素子部は、周辺端子８２の屈曲部によって挟持されて固定される。なお、周辺端子が絶縁体を貫通しているので、周辺端子と中央の棒状端子とは電気的に絶縁されている。
【００７６】
上記のように構成された力検知素子の周辺電極８２と棒状電極１６Ｂとの間に電圧を印加すると、図１５に示すように、接合されたシリコン単結晶基板の中心部のゲージ部と周辺部のゲージ部とに、これらのゲージ部を基板の厚み方向に流れる電流経路が形成される。図では、電流経路に第１の電極から第２の電極方向に電流が流れるように電圧を印加したが、電流経路に第２の電極から第１の電極方向に電流が流れるように電圧を印加してもよい。
【００７７】
本実施の形態では、検知素子部を挟持するために、周辺電極としては対向配置された一対の電極が最低必要になるが、電圧を印加する周辺電極は、最低１本でよい。
【００７８】
上記では、ゲージ部が形成されたシリコン単結晶基板の上にゲージ部が形成されていないシリコン単結晶基板を配置する例について説明したが、図１６に示すように、ゲージ部が形成されていないシリコン単結晶基板５０の上にゲージ部が形成されたシリコン単結晶基板６０を配置するようにしてもよい。
【００７９】
このように構成した場合には、第１の電極（側面電極）は、ゲージ部が形成されたシリコン単結晶基板の対向する側面、または側面全周にわたって形成され、第２の電極は、ゲージ部が形成されていないシリコン単結晶基板５０の素子固定部１６Ｃ側主面に形成される。この場合においても、電流経路における電流を流す方向は、第１の電極から第２の電極の方向でもよく、逆に、第２の電極から第１の電極の方向でもよい。
【００８０】
なお、側面電極を側面全周にわたって形成した場合には、検知素子部の向きによらず側面電極が周辺電極の屈曲部に当接するので、検知素子部の組付が容易になる。
【００８１】
次に、接合型力検知素子の検知素子部の第１の変形例を図１７を参照して説明する。この変形例は、荷重印加時の応力バランスを考慮すると、ゲージ部（検出部）は中心部のみに設けるのが望ましいことから、ｐｎ分離の原理を利用して図１０の電流経路が中心部にのみに形成されるようにしたものである（ｐｎ分離構造）。なお、図１７において図１０と対応する部分には同一符号を付して説明を省略する。
【００８２】
この変形例は、（１００）面を主面とするｎ型シリコン単結晶基板を用い、リング状ゲージ部の所定深さまでの領域にｐ型の不純物層６５を形成したものである。このようにｐ型の不純物層を形成することにより、リング状ゲージ部はゲージとして機能しなくなり、上側に位置するシリコン単結晶基板を支持する支持部としてのみ機能する。従って、この場合には、接合レス型力検出素子の力伝達体と力検知素子部とを接合したのと同様の構成になる。
【００８３】
なお、この変形例において（１１０）面を主面とするｐ型シリコン単結晶基板を用る場合には、リング状ゲージ部の所定深さまでの領域にｎ型の不純物層を形成すればよい。
【００８４】
次に、接合型力検知素子の検知素子部の第２の変形例を図１８に示す。この変形例は、図１３に示した検知素子部のリング状ゲージ部に、図１７に示した第１の変形例と同様に、（１００）面を主面とするｎ型シリコン単結晶基板に形成されたリング状ゲージ部の一方に、ｐ型の不純物層６５を形成したものである。この変形例においても（１１０）面を主面とするｐ型シリコン単結晶基板を用い、リング状ゲージ部の所定深さまでの領域にｎ型の不純物層を形成してもよい。
【００８５】
次に、電流経路を中心部にのみに形成した検知素子部の第３の変形例について図１９を参照して説明する。この変形例は、２つの半導体基板（シリコン単結晶基板）のいずれか一方（本変形例では下側）をＳＯＩ（Ｓｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）で構成するることにより、電流経路を中心部にのみ制限したものである。
【００８６】
図１９に示すように、この変形例において上側に位置するシリコン単結晶基板は、図１１と同一の構成である。下側に位置するＳＯＩ８０は、ＳｉＯ２膜で形成された酸化層７０の上に薄いシリコン薄膜７２を形成した基板であるので、シリコン薄膜７２の上側の半導体基板に形成された円柱状ゲージ部５２及びリング状ゲージ部５４に対応する領域以外の部分をエッチング等によって除去し、中心部領域７２Ａ及び周辺部領域７２Ｂを残存させる。
【００８７】
また、酸化層７０における中心部領域７２Ａの近傍の領域に孔を穿設し、導電性の引出し線７４によって中心部領域７２ＡとＳＯＩの酸化層の下側領域とをオーミック接触させる。そして、下側に位置するＳＯＩ８０と上側に位置するシリコン単結晶基板５０とを上記で説明したのと同様にダイレクトボンディング法によって接合する。
【００８８】
これによって、電流経路は、上側シリコン単結晶基板に形成された円柱状ゲージ部、ＳＯＩの中心部領域７２Ａ、及び引出し線７４を含む中心部にのみ制限される。
【００８９】
次に、電流経路を中心部にのみに形成した検知素子部の第４の変形例について図２０を参照して説明する。この変形例は、図１７に示した第１の変形例のｐ型領域に代えて、リング状ゲージ部にＳｉＯ２膜等の絶縁膜６７を形成し、電流経路を中心部にのみ制限するようにしたものである（絶縁膜分離構造）。図２０では、図１０の検知素子部に絶縁膜６７を形成した例について説明したが、図１３に示す検知素子部に絶縁膜６７を形成するようにしてもよい。
【００９０】
上記で説明した電流経路を中央部に制限するｐｎ分離構造及び絶縁膜分離構造の場合、ウエハ状態からチップ状態にダイシングカットする際、カットした面にマイクロクラックが発生する場合がある。このマイクロクラックが発生すると、不純物形成部（上記で説明したｐ型領域、またはｎ型領域）や絶縁膜形成部でリーク電流が発生し易くなる。この問題を解消するたあめに、図２１の第５の変形例では不純物形成部６５の外周６５Ｓをダイシングカット部Ｃより内側に配置している。また、図２２の第６の変形例では絶縁膜形成部６７の外周６７Ｓをダイシングカット部Ｃより内側に配置している。これによって、不純物形成部や絶縁膜形成部がダイシングカットされることがないので、これらの部分にマイクロクラックが発生することがない。
【００９１】
また、不純物形成部や絶縁膜形成部の側面部は、大気中の可動イオン等の付着により延面リークが発生し易い。この対策として、図２３に示す第７の変形例では、ｐｎ分離構造の場合において、不純物形成部の側面に絶縁ワニス等を塗布することにより絶縁ワニス等で形成された外気遮断層８４を形成している。
【００９２】
また、図２４に示す第８の変形例では、絶縁膜分離構造の場合において、絶縁膜形成部６７に対面する領域で、かつシリコン単結晶基板表面のゲージ部と接触する領域を除いた領域にもＳｉＯ２膜等の絶縁膜８６を形成したものである。このように、絶縁膜８６を形成することにより、延面距離を長くすることができ、リーク低減を図ることができる。
【００９３】
なお、上記で説明した第１の変形例から第８の変形例では、検知素子部を上下反転して使用することができ、また、一対の対向電極の一方を側面電極に変更してもよく、更に電流経路に第１の電極から第２の電極方向に電流が流れるように電圧を印加してもよく、第２の電極から第１の電極方向に電流が流れるように電圧を印加してもよい。
【００９４】
上記の実施の形態及び変形例では、シリコン単結晶基板表面にゲージ部を形成する例について説明したが、以下では、シリコン単結晶基板自体でゲージ部を形成することにより、より構造を簡単にし実施の形態について説明する。
【００９５】
図２５は、本発明の第４の実施の形態を示すものであり、矩形状に切り出されたシリコン単結晶基板自体で形成されたゲージ部９０と、ゲージ部９０の一方の主面に形成された第１の電極９２と、ゲージ部９０の他方の主面に第１の電極と対向するように形成された第２の電極９４とで構成されている。
【００９６】
シリコン単結晶基板としては、（１００）面を主面とするｎ型シリコン単結晶基板、（１１０）面を主面とするｐ型シリコン単結晶基板、または（１１１）面を主面とするｐ型シリコン単結晶基板を用いることができる。
【００９７】
本実施の形態では、電極が形成された主面が応力作用面になり、ゲージ部９０は、力が作用したときにゲージ部９０の厚み方向、すなわちシリコン単結晶基板の厚み方向に押圧される。本実施の形態において、第１の電極及び第２の電極間に電圧を印加すると、ゲージ部の厚み方向に電流経路が形成される。この状態で、ゲージ部に力が作用するとゲージ部の抵抗が変化し、流れる電流が変化するのでこれによって力を検出することができる。
【００９８】
第４の実施の形態では、主面の略全面に亘って電極が形成されているので、ゲージ抵抗が小さくて出力感度が低くなる可能性がある。次に、第４の実施の形態の電流経路の領域を制限することにより、ゲージ抵抗の高抵抗化を図った第１の変形例を図２６（１）、（２）を参照して説明する。この第１の変形例は、第１の電極９２及び第２の電極９４の各々をコンタクトホール９８が穿設されたＳｉＯ２膜等の絶縁膜９６を介して主面に形成し、第１の電極９２及び第２の電極９４の各々をコンタクトホール９８を介してゲージ部９０と電気的に接続したものである。このコンタクトホール９８は、図２６（２）に示すように、電極９２、９４の中心に対応する部位に穿設されている。
【００９９】
第１の変形例では、ゲージ部のコンタクトホールに挟まれた部分に電流経路（主として電流が流れる領域）１００が形成されるので、電流経路はゲージ部の一部分に形成されるように制限される。このように、電流経路が制限されることにより、ゲージ抵抗を高抵抗にでき、扱い易い抵抗値を得ることができる。
【０１００】
なお、第１の変形例では、第１の電極及び第２の電極の各々をコンタクトホールを介してゲージ部と電気的に接続したが、第１の電極及び第２の電極のいずれか一方をコンタクトホールを介してゲージ部と電気的に接続しても、電流経路を制限することができるので、第１の電極及び第２の電極の少なくとも一方をコンタクトホールを介してゲージ部と電気的に接続するようにすればよい。
【０１０１】
以下、電流経路がゲージ部の一部分に形成されるように制限する第２〜４の変形例について説明する。
【０１０２】
第２の変形例は、図２７（１）、（２）に示すように、ゲージ部９０の第１の電極９２が形成された側に平行な複数（図では２本）の溝１０２を形成することにより、第１の電極９２を複数（図では３個）の領域に分割したものである。第２の変形例では、第１の電極９２の分割された複数の領域と第２の電極９４におけるこの領域の各々に対応する部位とで挟まれた複数（図では３つ）の領域に電流経路が形成される。したがって、第２の変形例の電流経路が形成される領域は第４の実施の形態と比較して狭い領域（図では第４の実施の形態の３／５程度の領域）に制限される。
【０１０３】
なお、第２の変形例では、第１の電極を複数に分割した例について説明したが、以下で説明するように、ゲージ部の溝で挟まれた中央の部分の上面にのみに第１の電極を形成し、ゲージ部の主面の他の部分にはＳｉＯ２膜等の絶縁膜を形成するようにしてもよい。この場合には、第４の実施の形態と比較して電流経路が形成される領域を更に狭い領域（図では第４の実施の形態の１／５程度の領域）に制限することができる。
【０１０４】
第３の変形例では、ゲージ部９０の一方の主面に複数の溝１０２を形成し、溝１０２で挟まれた中央の部分の上面にのみ第１の電極９２を形成し、ゲージ部の主面の他の部分にはＳｉＯ２膜等の絶縁膜１０４を形成している。また、ゲージ部９０の他方の主面に溝１０２と直交する方向に複数の溝１０６を形成し、溝１０６で挟まれた中央の部分の上面にのみ第２の電極９４を形成し、ゲージ部の主面の他の部分にはＳｉＯ２膜等の絶縁膜１０４を形成している。
【０１０５】
第３の変形例では、第１の電極９２と第２の電極９４とで挟まれた領域に電流経路が形成されるので、第４の実施の形態と比較して電流経路が形成される領域を更に狭い領域（図では第４の実施の形態の１／９程度の領域）に制限することができる。
【０１０６】
上記ではゲージ部の一方の主面に形成する溝とゲージ部の他方の主面に形成する溝が直交するようにしたが、溝を形成する方向は直交させる必要はなく、交差する方向に形成すればよい。
【０１０７】
第４の変形例は、図２９に示すように、ゲージ部の両方の主面に格子状の溝を形成して、ゲージ部の両方の主面に複数の四角柱を形成し、一方の主面の中央の四角柱の上面に第１の電極９２を形成し、他方の主面の中央の四角柱の上面に第２の電極９４を形成したものである。他の四角柱の上面にはＳｉＯ２膜等の絶縁膜１０４が形成されている。第４の変形例では、第３の変形例と同様に電流経路が形成される領域を狭い領域に制限することができるが、第４の変形例では、更に第１の電極及び第２の電極を小さくすることができる。
【０１０８】
なお、第４の実施の形態における各変形例の絶縁膜が形成されている部分は、力伝達ブロックの支持部としての機能も有するものである。また、電極が形成されている部分の幅や高さを調整することにより所定の抵抗値を得ることができる。さらに、上記では、側壁が鉛直面で形成されかつ底面が平面で形成され、長さ方向と直交する面で切断した断面が矩形の直角溝を形成する例について説明したが、長さ方向と直交する面で切断した断面がＶ字形のＶ字溝を形成してもよい。また、溝の幅や間隔は不等ピッチでもよい。
【０１０９】
上記のように構成された燃焼圧センサは、金属製ダイアフラム１２にシリンダ内圧力が作用するよう図示しないエンジンのシリンダヘッドの壁面に装着される。
【０１１０】
シリンダ内の圧力は、金属製ダイアフラム１２、ロッド３０、及び接続端子２６を介して、例えば、力伝達体２２または上側シリコン単結晶基板５０等に伝達され、ゲージ部３２（または、ゲージ部５２及び５４等）を電流経路の方向に押圧する。この押圧力は、シリコン単結晶基板のピエゾ抵抗係数π１１によるピエゾ抵抗効果に基づく出力電圧の変化に変換される。従って、電圧の変化からシリンダ内圧力を正確に測定することができる。
【０１１１】
なお、上記では、（１１０）面を主面とするｐ型シリコン単結晶基板、（１００）面を主面とするｎ型シリコン単結晶基板等を用いる例について説明したが、これらと等価な結晶面を有するシリコン単結晶基板であれば、いずれも使用することができる。
【０１１２】
通常、半導体回路は、（１００）面またはこの面と等価な結晶面に形成される。従って、ｎ型シリコン単結晶（１００）基板を使用すれば、半導体圧力センサに増幅器や駆動回路を容易に組合せることができるため、これまで困難であった制御回路一体型センサが実現可能となる。
【０１１３】
上記では、ゲージ部や支持部をメサエッチング加工により形成する例について説明したが、ダイシング加工によっても形成することができる。
【０１１４】
メサエッチングで形成する場合は、ゲージ部や支持部の形状及び配置を任意に決定することができるので、素子の高性能化（構造の最適化）を図ることができる。ダイシング加工の場合には、エッチングマスク等を必要とせずに容易にゲージ部、支持部、または溝を形成することができるので、製造工程を簡素化（低コスト化）することができる。
【０１１５】
【発明の効果】
以上説明したように第１の発明によれば、ゲージ部を半導体基板自体で形成し、半導体基板の厚み方向に対応する方向の電流経路がゲージ部に形成されるように複数の電極を設けたので、接着剤等で貼り付ける必要が無く、このため、高精度に力を検知することができる、という効果が得られる。
【０１１６】
また、第２の発明によれば、ゲージ部において電流経路の方向と力が作用する方向とを同じにすることによりワイヤボンディングによるゲージ出力用の配線を不用としたので、製造工程の工数を低減し、低コストで製造することができる、という効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態の燃焼圧センサの断面図である。
【図２】（１）は図１の力検知素子の拡大図であり、（２）は検知素子部を上下反転して使用する場合の力検知素子の拡大図である。
【図３】燃焼圧センサに使用可能な接合レス型力検知素子の検知素子部の斜視図である。
【図４】図３の検知素子部のｐ型シリコン単結晶基板を用いた場合の断面図である。
【図５】図３の検知素子部のｎ型シリコン単結晶基板を用いた場合の断面図である。
【図６】力検知素子の検知素子部の変形例を示す斜視図である。
【図７】図６の検知素子部のｐ型シリコン単結晶基板を用いた場合の断面図である。
【図８】図６の検知素子部のｎ型シリコン単結晶基板を用いた場合の断面図である。
【図９】燃焼圧センサに使用可能なゲージ無し基板とゲージ有り基板とを用いた接合型力検知素子の第１の実施の形態の半導体基板の斜視図である。
【図１０】図９の接合型力検知素子の断面図である。
【図１１】図１０の接合型力検知素子の上下を反転した接合型力検知素子の断面図である。
【図１２】燃焼圧センサに使用可能な一対のゲージ有り基板を用いた接合型力検知素子の第２の実施の形態の半導体基板の斜視図である。
【図１３】図１２の接合型力検知素子の断面図である。
【図１４】接合型力検知素子の検知素子部の第３の実施の形態を示す断面図である。
【図１５】検知素子部の第３の実施の形態を組み込んだ力検知素子の断面図である。
【図１６】第３の実施の形態の検知素子部の上下を反転させて組み込んだ力検知素子の断面図である。
【図１７】接合型力検知素子の検知素子部の第１の変形例を示す断面図である。
【図１８】接合型力検知素子の検知素子部の第２の変形例を示す断面図である。
【図１９】接合型力検知素子の検知素子部の第３の変形例を示す断面図である。
【図２０】接合型力検知素子の検知素子部の第４の変形例を示す断面図である。
【図２１】接合型力検知素子の検知素子部の第５の変形例を示す断面図である。
【図２２】接合型力検知素子の検知素子部の第６の変形例を示す断面図である。
【図２３】接合型力検知素子の検知素子部の第７の変形例を示す断面図である。
【図２４】接合型力検知素子の検知素子部の第８の変形例を示す断面図である。
【図２５】力検知素子の検知素子部の第４の実施の形態の断面図である。
【図２６】（１）は第４の実施の形態の第１の変形例を示す断面図であり、（２）は平面図である。
【図２７】（１）は第４の実施の形態の第２の変形例を示す断面図であり、（２）は斜視図である。
【図２８】は第４の実施の形態の第３の変形例を示す斜視図である。
【図２９】は第４の実施の形態の第４の変形例を示す斜視図である。
【符号の説明】
２０　検知素子部
２２　力伝達体
３２　ゲージ部
３４　力伝達体支持部
【図１】
2004117043.tif 000003
【図２】
2004117043.tif 000004
【図３】
2004117043.tif 000005
【図４】
2004117043.tif 000006
【図５】
2004117043.tif 000007
【図６】
2004117043.tif 000008
【図７】
2004117043.tif 000009
【図８】
2004117043.tif 000010
【図９】
2004117043.tif 000011
【図１０】
2004117043.tif 000012
【図１１】
2004117043.tif 000013
【図１２】
2004117043.tif 000014
【図１３】
2004117043.tif 000015
【図１４】
2004117043.tif 000016
【図１５】
2004117043.tif 000017
【図１６】
2004117043.tif 000018
【図１７】
2004117043.tif 000019
【図１８】
2004117043.tif 000020
【図１９】
2004117043.tif 000021
【図２０】
2004117043.tif 000022
【図２１】
2004117043.tif 000023
【図２２】
2004117043.tif 000024
【図２３】
2004117043.tif 000025
【図２４】
2004117043.tif 000026
【図２５】
2004117043.tif 000027
【図２６】
2004117043.tif 000028
【図２７】
2004117043.tif 000029
【図２８】
2004117043.tif 000030
【図２９】
2004117043.tif 000031