(57)【要約】【課題】ＦＰＣ等の基板に対して、ＢＧＡやＣＳＰ等のバンプ付き半導体素子を、半田リフロー実装する場合に、半田材料を基板に対して印刷する際の位置決め工程が不要となるばかりか、バンプ付き半導体素子の位置ずれや、実装不良の発生が少ないバンプ付き半導体素子の実装方法、バンプ付き半導体素子の実装構造、及びそれを用いた電気光学装置、並びに電子機器を提供する。【解決手段】ＢＧＡやＣＳＰ等のバンプ付き半導体素子の実装方法等において、下記工程（Ａ）および（Ｂ）を含むことを特徴とする。（Ａ）半田材料を、バンプ付き半導体素子のバンプに対して付着させる工程（Ｂ）半田材料が付着したバンプ付き半導体素子を、リフロー処理によって、基板に対して実装する工程【選択図】　図１
2004134645.tif 000002
【特許請求の範囲】
【請求項１】
下記工程（Ａ）および（Ｂ）を含むことを特徴とするバンプ付き半導体素子の実装方法。
（Ａ）半田材料をバンプ付き半導体素子のバンプに対して付着させる工程
（Ｂ）半田材料が付着したバンプ付き半導体素子を、リフロー処理によって、基板に対して実装する工程
【請求項２】
前記工程（Ａ）において、前記半田材料を、前記バンプ付き半導体素子のバンプ以外の箇所をマスキングした状態で、前記バンプに対して付着させることを特徴とする請求項１に記載のバンプ付き半導体素子の実装方法。
【請求項３】
前記工程（Ａ）において、前記バンプ付き半導体素子を、水平状態に保持された半田材料に対して押し付けることにより、前記バンプに対して当該半田材料を付着させることを特徴とする請求項１または２に記載のバンプ付き半導体素子の実装方法。
【請求項４】
前記工程（Ａ）において、前記半田材料の付着量を調整するための突起物またはスペーサを介して、前記バンプに対して前記半田材料を付着させることを特徴とする請求項１〜３のいずれか一項に記載のバンプ付き半導体素子の実装方法。
【請求項５】
前記工程（Ａ）において、前記半田材料を付着させる前に、当該半田材料の厚さを調整することを特徴とする請求項１〜４のいずれか一項に記載のバンプ付き半導体素子の実装方法。
【請求項６】
前記工程（Ａ）において、前記バンプの高さをＢ１（ｍｍ）とし、前記半田材料の付着厚さをＢ２（ｍｍ）としたときに、Ｂ２／Ｂ１の比率を０．９以下の値とすることを特徴とする請求項１〜５のいずれか一項に記載のバンプ付き半導体素子の実装方法。
【請求項７】
前記工程（Ａ）において、前記バンプの表面積をＡ１（ｍｍ２）とし、前記半田材料の付着面積をＡ２（ｍｍ２）としたときに、Ａ２／Ａ１の比率を１．０以下の値とすることを特徴とする請求項１〜６のいずれか一項に記載のバンプ付き半導体素子の実装方法。
【請求項８】
前記工程（Ａ）において、前記半田材料の温度を１０〜１５０℃の範囲内の値に制御することを特徴とする請求項１〜７のいずれか一項に記載のバンプ付き半導体素子の実装方法。
【請求項９】
前記工程（Ａ）の前に、前記バンプ付き半導体素子のバンプの表面を平坦化する工程、あるいは粗面化する工程を含むことを特徴とする請求項１〜８のいずれか一項に記載のバンプ付き半導体素子の実装方法。
【請求項１０】
前記工程（Ａ）の前に、前記バンプ付き半導体素子のバンプの表面に、前記半田材料に対する密着材料を付着させる工程を含むことを特徴とする請求項１〜９のいずれか一項に記載のバンプ付き半導体素子の実装方法。
【請求項１１】
前記基板がフレキシブル配線基板であって、前記バンプ付き半導体素子がボール・グリッド・アレイであることを特徴とする請求項１〜１０のいずれか一項に記載のバンプ付き半導体素子の実装方法。
【請求項１２】
前記工程（Ｂ）において、バンプ付き半導体素子以外の他の素子とともに、前記半田材料が付着したバンプ付き半導体素子を前記基板に実装することを特徴とする請求項１〜１１のいずれか一項に記載のバンプ付き半導体素子の実装方法。
【請求項１３】
下記工程（Ａ）および（Ｂ）により、バンプ付き半導体素子を基板上に実装してなるバンプ付き半導体素子の実装構造。
（Ａ）半田材料をバンプ付き半導体素子のバンプに対して付着させる工程
（Ｂ）半田材料が付着したバンプ付き半導体素子を、リフロー処理によって、基板に対して実装する工程
【請求項１４】
駆動素子または電源素子として、下記工程（Ａ）および（Ｂ）により実装されたバンプ付き半導体素子を含むことを特徴とする電気光学装置。
（Ａ）半田材料をバンプ付き半導体素子のバンプに対して付着させる工程
（Ｂ）半田材料が付着したバンプ付き半導体素子を、リフロー処理によって、基板に対して実装する工程
【請求項１５】
請求項１４に記載された電気光学装置と、当該電気光学装置を制御するための制御手段と、を備えることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バンプ付き半導体素子の実装方法、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器に関する。
特に、ボール・グリッド・アレイ（以下、ＢＧＡ）やチップサイズパッケージ（ＣＳＰ）等の微細なバンプ付き半導体素子を、フレキシブル配線基板（以下、ＦＰＣ）等の変形しやすい基板に対して、リフロー処理によって実装した場合であっても、バンプ付き半導体素子の位置ずれが少ないバンプ付き半導体素子の実装方法、バンプ付き半導体素子の実装構造、及びそれを用いた電気光学装置、並びに電子機器に関する。
【０００２】
【従来の技術】
従来、半導体素子のリード端子のファインピッチ化や多ピン化に対応した実装方法として、プリント配線基板（ＰＣＢ）上に、ＱＦＰ（クアッド・フラット・パッケージ）を搭載する方法が広く実施されている。これは、パッケージの４辺に多数のガルウィング型のリード端子を持つフラットパッケージであるＱＦＰを、通常、樹脂等からなるＰＣＢに実装するとともに、ＰＣＢの導体部との電気的接続が図られた状態で使用されるものである。
しかしながら、ＱＦＰは、さらなるファインピッチ化や多ピン化に伴い、実装時における半田ブリッジによる短絡や、半田不足などによって、接続信頼性が低いという問題が指摘されている。また、ＱＦＰは、リード端子がパッケージより外側に突出している分、ＰＣＢ上における実装面積が増大するという問題も見られた。
【０００３】
そこで、半導体素子のさらなるファインピッチ化や多ピン化に対応するために、ＢＧＡや、ＣＳＰを用いた実装方法が提案されたり、実施されたりしている。そして、ＢＧＡ等の交換修理が困難な電子部品を、半田付け不良等が生じないように実装する実装方法がある。（例えば、特許文献１参照）。
より具体的には、図２２に示すように、ＢＧＡ型のパッケージ４００の外周のボール４０５をガイドすることで、あるいは、ＢＧＡ型パッケージ４００のそれぞれのボール４０２をガイドすることで、ＢＧＡ型パッケージ４００の位置決めを行うことを特徴とする実装方法である。かかる実装方法によれば、ＢＧＡ型パッケージ４００を正確に位置決めすることができ、自動ハンドリング装置４１７にてＢＧＡ型パッケージ４００をソケットやプリント基板４１６等に装着する際、ＢＧＡ型パッケージ４００とプリント基板４１６等の間で位置ズレすることなく、コンタクトミスを無くすることができる。
【０００４】
また、図２３にそのフロー図を概略的に示すように、ＰＣＢ上の所定箇所にクリーム半田を印刷する工程２９１と、ＢＧＡ等のバンプ付き半導体素子を、クリーム半田が印刷されたＰＣＢ上の所定箇所にマウンターにより搭載する工程２９２と、Ｘ線検査を実施して、半導体素子における良品と、不良品とを選別する工程２９３と、Ｘ線検査に合格した半導体素子における良品のみをリフロー加熱して実装する工程２９４と、を含む実装方法２９０がある。
【０００５】
また、図２４（ａ）〜（ｃ）に示すのは、クリ−ム半田３０２を外側に向かって過剰量になるように基板３０５上に塗布する方法を用いたＢＧＡ等に適した実装方法である。より具体的には、図２４（ａ）に示すように、基板３０５のフットランド３０３上にクリ−ム半田３０２を外側に向かって過剰量になるように局部印刷し、次いで、図２４（ｂ）に示すように、クリ−ム半田３０６を溶融させ、さらに図２４（ｃ）に示すように加熱して、クリ−ム半田３０７、３０８をフットランド３０３上に凝集分離させることを特徴としている。
【０００６】
また、図２５（ａ）〜（ｄ）に示すのは、基板３１０上に設けた凹部３１１にクリ−ム半田３１２を塗布する方法を用いたＢＧＡの実装方法である。より具体的には、図２５（ａ）に示すように、表面に複数の凹部３１１を備えた基板３１０を準備し、図２５（ｂ）に示すように、複数の凹部３１１に対してクリ−ム半田３１２を塗布し、図２５（ｃ）に示すように、ＢＧＡ３１５のバンプ３１７を、複数の凹部３１１に対して位置合わせし、さらに、図２５（ｄ）に示すようにリフロー実装して、圧着することを特徴としている。
【０００７】
また、図２６（ａ）〜（ｄ）に示すのは、ＰＣＢ基板３２３のパッド３２１上から、クリ−ム半田３２４を用いて実装されたＢＧＡ（図示せず）を一旦剥離した後、ＰＣＢ基板３２３のパッド３２１上に残留したクリ−ム半田３２４を除去することなく再実装する方法である。より具体的には、図２６（ａ）に示すように、ＰＣＢ基板３２３のパッド３２１上から、クリ−ム半田３２４を用いて実装されたＢＧＡを一旦剥離し、図２６（ｂ）に示すように、穴あきプレート３２５を介して、ＰＣＢ基板３２３のパッド３２１上のみに、さらにクリ−ム半田３１２を適当量塗布し、図２６（ｃ）に示すように、ＢＧＡ３２６のバンプ３２９と、ＰＣＢ基板３２３のパッド３２１とを位置合わせし、さらに、図２６（ｄ）に示すようにリフロー実装して、圧着することを特徴としている。
【０００８】
一方、図２７（ａ）〜（ｃ）に示すように、異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ，以下、ＡＣＦ）３４７を介して、バンプ付き半導体素子３４６と、基板３４３のパッド３４１とを熱圧着する実装方法も提案されている。
かかるＡＣＦ３４７による実装方法によれば、ＣＳＰのようにバンプ３４７のピッチが０．１〜０．５ｍｍ程度と狭い場合であっても、隣接するバンプ間でのショートの発生を効率的に防止できるとともに、多くのバンプ３４７を一括して電気接続できるという利点を得ることができる。
【０００９】
【特許文献１】
特開平１１−３３０７９７号公報　（第２−３頁、図１）
【００１０】
【発明が解決しようとする課題】
しかしながら、図２２に示した実装方法は、プリント基板等に対するＢＧＡ型パッケージのボール全体の位置についてのズレを防止することはできるが、それぞれのボール位置がズレている場合には、対応することができないという問題があった。したがって、ＢＧＡ型パッケージをプリント基板等に実装した際に、ボールの位置ズレに起因して、コンタクトミスが発生する場合が見られた。
【００１１】
また、図２３に示した実装方法は、リフロー加熱前にＸ線検査を実施しなければならず、工程数が増大するとともに、製造管理が複雑化したり、製造時間が長くなったりするなどの問題が見られた。
また、クリーム半田を、ＰＣＢの微細なパッド上に正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかる一方、印刷したクリーム半田の位置と、パッドとが容易にずれるという問題が見られた。
特に、バンプ付き半導体素子としてＣＳＰを使用した場合には、ＢＧＡよりもさらにファインピッチ化されている場合が多いため、クリーム半田をＰＣＢのパッド上に、精度良く印刷した後、変形しやすいＦＰＣに対して実装することは事実上、困難であった。
【００１２】
また、図２４に示した実装方法によれば、クリーム半田を、微細なパッド上に正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかる一方、特にＢＧＡを実装する場合に用いると、印刷したクリーム半田の位置と、パッドとが容易にずれるという問題が見られた。
また、図２５に示した実装方法によれば、凹部を有するパッドを形成することが困難であるばかりか、微細な凹部を有するパッドに正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかるという問題が未だ見られた。
【００１３】
さらに、図２６に示した実装方法についても、クリーム半田を、微細なパッド上に正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかる一方、印刷したクリーム半田の位置と、パッドとが容易にずれるという問題が見られた。また、ＢＧＡの剥離後においても、メタルマスクを用いて、クリーム半田を、ＰＣＢの微細なパッド上に、再び、正確かつ厚く印刷しなければならないため、印刷のための位置合わせや印刷自体にさらに時間がかかる一方、印刷したクリーム半田の位置と、パッドとがさらに容易にずれたり、流動した半田によってブリッジが形成されやすいという問題が見られた。
【００１４】
一方、ＡＣＦを用いた実装方法は、当該ＡＣＦのコストが高いばかりか、他の電気素子との同時実装が困難であるという問題が見られた。
すなわち、ＡＣＦを介して、熱圧着により実装するバンプ付き半導体素子と、半田リフロー処理により実装する他の電気素子とは、それぞれの実装プロセスの順序を考慮しつつ、別時に、異なる実装装置を用いて実装しなければならなかった。
【００１５】
そこで、上記問題点を鋭意検討した結果、バンプ付き半導体素子のバンプに対して半田材料を付着させることにより、半田材料を印刷する際の位置決め工程を省略できるとともに、フレキシブル配線基板（以下、ＦＰＣ）等の比較的変形しやすい基板に対しても、微細なバンプ付き半導体素子を精度よくリフロー実装できることを見出した。
すなわち、本発明は、バンプ付き半導体素子、特にＢＧＡやＣＳＰ等の微細なバンプ付き半導体素子を、基板、特にＦＰＣに対しても、迅速かつ安価なリフロー実装によって容易に実施することができ、しかも微細なバンプ付き半導体素子と、基板とをリフロー実装した場合であっても、実装不良の発生が少ないバンプ付き半導体素子の実装方法等を提供することを目的としている。
【００１６】
【課題を解決するための手段】
本発明によれば、下記工程（Ａ）および（Ｂ）を含むバンプ付き半導体素子の実装方法が提供され、上述した問題点を解決することができる。
（Ａ）半田材料を、バンプ付き半導体素子のバンプに対して付着させる工程
（Ｂ）半田材料が付着したバンプ付き半導体素子を、リフロー処理によって、基板に対して実装する工程
すなわち、クリーム半田およびフラックス等の半田材料を、バンプ付き半導体素子のバンプに対して付着させることにより、当該半田材料を基板に対して印刷する際の位置決め工程が不要となるばかりか、半田材料を介して、微細なバンプ付き半導体素子と、基板とを精度良くリフロー実装することができる。
したがって、バンプ付き半導体素子を、基板に対して、迅速かつ安価なリフロー法によって容易に実装することができるとともに、微細なバンプ付き半導体素子における実装不良の発生を少なくすることができる。
【００１７】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）において、半田材料を、バンプ付き半導体素子のバンプ以外の箇所をマスキングした状態で、バンプに対して付着させることが好ましい。
このように実施することにより、半田材料が所望箇所以外に付着することを効率的に防止することができるため、バンプ付き半導体素子を基板にリフロー実装した際に生じる半田ブリッジ等に起因した実装不良を少なくすることができる。
【００１８】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）において、バンプ付き半導体素子を、水平状態に保持された半田材料に対して押し付けることにより、当該半田材料を付着させることが好ましい。
このように実施することにより、バンプ付き半導体素子の各バンプに対して、半田材料を均一に付着させることができるとともに、付着される半田材料の量を容易に制御することができる。
【００１９】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）において、半田材料の付着量を調整するための突起物またはスペーサを介して、半田材料を付着させることが好ましい。
このように実施することにより、バンプ付き半導体素子の各バンプのみに対して、半田材料を均一に付着させることができるとともに、付着される半田材料の量を容易に制御することができる。
【００２０】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）において、半田材料を付着させる前に、当該半田材料の厚さを調整することが好ましい。
このように実施することにより、バンプ付き半導体素子の各バンプに対して、半田材料を均一に付着させることができるとともに、付着される半田材料の量を容易に制御することができる。
【００２１】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）において、バンプの高さをＢ１（ｍｍ）とし、半田材料の付着厚さをＢ２（ｍｍ）としたときに、Ｂ２／Ｂ１の比率を０．９以下の値とすることが好ましい。
このように実施することにより、半田材料が所望箇所以外に付着することを効果的に防止することができるとともに、バンプ付き半導体素子を基板に実装した際に、半田ブリッジ等による実装不良をなくすことができる。
【００２２】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）において、バンプの底面積をＡ１（ｍｍ２）とし、半田材料の付着面積をＡ２（ｍｍ２）としたときに、Ａ２／Ａ１の比率を１．５以下の値とすることが好ましい。
このように実施することにより、半田材料が所望箇所以外に付着することを効果的に防止することができるとともに、バンプ付き半導体素子を基板に実装した際に、半田ブリッジ等による実装不良をなくすことができる。
【００２３】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）において、半田材料の温度を１０〜１５０℃の範囲内の値に制御することが好ましい。
このように実施することにより、バンプ付き半導体素子におけるバンプが溶融し、変形したり、脱落したりすることを防止することができるとともに、半田材料の粘度が均一化されるため、バンプ付き半導体素子の各バンプに対して、半田材料を均一に付着させることができる。
【００２４】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）の前に、バンプ付き半導体素子のバンプの表面を平坦化する工程、あるいは粗面化する工程を含むことが好ましい。
このように実施することにより、バンプ付き半導体素子の各バンプに対して、容易に半田材料を付着させることができるとともに、半田材料を均一に付着させることができる。
【００２５】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）の前に、バンプ付き半導体素子のバンプの表面に、半田材料に対する密着材料を付着させる工程を含むことが好ましい。
このように実施することにより、バンプ付き半導体素子の各バンプに対して、容易に半田材料を付着させることができるとともに、半田材料を均一に付着させることができる。
【００２６】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、基板が、フレキシブル配線基板（ＦＰＣ）であって、バンプ付き半導体素子が、ボール・グリッド・アレイ（ＢＧＡ）であることが好ましい。
このように実施することにより、高精細ピッチや多ピン化の実装要求に答えることができるとともに、安価なバンプ付き半導体素子の実装方法を提供することができる。
【００２７】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ｂ）において、バンプ付き半導体素子以外の他の素子とともに、半田材料が付着したバンプ付き半導体素子を同時に実装することが好ましい。
このように実施することにより、リフロー処理以外のＡＣＦ等による実装工程を削減することができ、バンプ付き半導体素子の実装工程を、全体として、簡素化および迅速化することができる。
【００２８】
なお、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）の後に、バンプに付着した半田材料量を検査し、所定量よりも多い場合には、一部を除去する調整工程を含むことが好ましい。
このように実施することにより、バンプ付き半導体素子の各バンプに対して、半田材料が過度に付着した場合や、不均一に付着した場合であっても、当該半田材料量を適性範囲内の値に容易に調整することができる。
【００２９】
また、本発明の別な態様は、下記工程（Ａ）および（Ｂ）により、バンプ付き半導体素子を基板上に実装してなるバンプ付き半導体素子の実装構造である。
（Ａ）半田材料を、バンプ付き半導体素子のバンプに対して付着させる工程
（Ｂ）半田材料が付着したバンプ付き半導体素子を、リフロー処理によって、基板に対して実装する工程
すなわち、半田材料をバンプに対して付着させたバンプ付き半導体素子を、基板に対してリフロー処理によって実装することにより、半田材料を基板に対して印刷する際の位置決め工程が不要となるばかりか、微細なバンプ付き半導体素子と、基板とをリフロー実装した場合であっても、実装不良の発生を少なくすることができる。
【００３０】
また、本発明の別な態様は、駆動素子または電源素子として、下記工程（Ａ）および（Ｂ）により実装されたバンプ付き半導体素子を含む電気光学装置である。
（Ａ）半田材料を、バンプ付き半導体素子のバンプに対して付着させる工程
（Ｂ）半田材料が付着したバンプ付き半導体素子を、リフロー処理によって、基板に対して実装する工程
すなわち、半田材料を、バンプ付き半導体素子のバンプに対して付着させたバンプ付き半導体素子を、基板に対してリフロー処理によって実装することにより、半田材料とバンプが位置ずれすることなくバンプ付き半導体素子を実装した電気光学装置を得ることができる。
【００３１】
また、本発明の別な態様は、上述した電気光学装置と、当該電気光学装置を制御するための制御手段と、を備えることを特徴とする電子機器である。
すなわち、かかる電子機器によれば、環境安定性に優れ、誤動作が少ない動作を提供することができる。
【００３２】
【発明の実施の形態】
以下、図面を参照して、本発明のバンプ付き半導体素子の実装方法、及びそれを用いた電気光学装置、並びに電子機器に関する実施形態について具体的に説明する。
ただし、かかる実施形態の説明は、本発明の一態様を例示するものであり、言うまでも無く本発明を限定するものではなく、本発明の目的の範囲内で任意に変更することが可能である。
【００３３】
［第１実施形態］
第１実施形態は、図１（ａ）〜（ｃ）に例示するように、基板１９（パッド１７）に対するバンプ付き半導体素子１１の実装方法であって、下記工程（Ａ）および（Ｂ）を含むことを特徴とするバンプ付き半導体素子の実装方法である。
（Ａ）半田材料１５を、バンプ付き半導体素子１１のバンプ１３に対して付着させる工程
（Ｂ）半田材料１５が付着したバンプ付き半導体素子１１を、リフロー処理によって、基板１９（パッド１７）に対して実装する工程
なお、図１（ａ）および（ｂ）に示す態様が、工程（Ａ）に実質的に対応しており、図１（ｃ）に示す態様が、工程（Ｂ）に実質的に対応している。
【００３４】
１．工程（Ａ）
（１）バンプ付き半導体素子
第１実施形態で使用するバンプ付き半導体素子については、後述する第２の実施形態と、同様の内容とすることができる。したがって、バンプ付き半導体素子の詳細については、第２の実施形態における実装構造との関係で説明する。
【００３５】
（２）半田材料
▲１▼種類
バンプに付着させる半田材料の種類としては、特に制限されるものではないが、例えば、ＳｎやＰｂ／Ｓｎ等からなる従来から汎用されている半田や、ロジンや松脂等のフラックス材料を使用することができるが、環境問題に配慮して、Ｐｂを含まないＣｕ／Ｓｎ／Ａｇからなる半田と、フラックス材料との組み合わせからなるクリーム半田を用いることがより好ましい。
また、バンプに付着させる半田材料としては、半田を含まずに、フラックス材料のみを使用することも好ましい。このようにフラックス材料のみを使用することにより、バンプへの均一付着がさらに容易となるとともに、隣接するバンプ間でのショート発生の問題を回避することができる。
【００３６】
▲２▼粘度
また、半田材料をバンプに対して付着させる際に、半田材料の粘度を、１〜１、０００Ｐａ・ｓｅｃ．（測定温度：２５℃）の範囲内の値とすることが好ましい。
この理由は、かかる粘度が１Ｐａ・ｓｅｃ未満となると、半田材料がバンプに均一に付着しにくくなる場合があるためである。一方、かかる粘度が１、０００Ｐａ・ｓｅｃを越えると、流動性が低下して、やはりバンプに付着しにくくなる場合があるためである。
したがって、半田材料を付着させる際の半田材料の粘度を１０〜８００Ｐａ・ｓｅｃの範囲内の値とすることがより好ましく、２０〜５００Ｐａ・ｓｅｃの範囲内の値とすることがさらに好ましい。
なお、半田材料の粘度を適切範囲に調整するために、半田材料の温度を調整したり、あるいは有機溶剤を適量添加したりすることが好ましい。
【００３７】
▲３▼温度
また、半田材料をバンプに対して付着させる際に、半田材料の温度を１０℃〜１５０℃の範囲内の値とすることが好ましい。
この理由は、かかる半田材料の温度が１０℃より低い温度となると、半田材料の粘度が高くなったり、気泡を巻き込みやすくなったりして、半田材料を均一に付着させることが困難となる場合があるためである。一方、かかる半田材料の温度が１５０℃を越えると、バンプ付き半導体素子のバンプ自体が一部溶融する場合があるためである。
したがって、バンプに付着させる際の半田材料の温度を、１５〜１２５℃の範囲内の値とすることがより好ましく、２０〜１００℃の範囲内の値とすることがさらに好ましい。
なお、半田材料の温度を制御するためのヒーターや冷却装置などの温度制御手段を、半田材料を収容した容器等に設けることが好ましい。
【００３８】
▲４▼付着量
また、バンプに対する半田材料の付着量に関して、バンプの高さをＢ１（ｍｍ）とし、半田材料の付着厚さをＢ２（ｍｍ）としたときに、Ｂ２／Ｂ１の比率を０．９以下の値とすることが好ましい。
この理由は、かかるＢ２／Ｂ１の比率が０．９を超えると、半田材料が所望箇所以外に付着したり、バンプ付き半導体素子を基板に実装した際に、半田ブリッジ等による実装不良が生じ易くなったりする場合があるためである。ただし、かかるＢ２／Ｂ１の比率が低くなりすぎると、バンプ付き半導体素子のバンプと、基板のパッドとの電気接続が不安定になる場合がある。
したがって、かかるＢ２／Ｂ１の比率を０．０５〜０．８の範囲内の値とすることがより好ましく、０．１〜０．７の範囲内の値とすることがさらに好ましい。
【００３９】
また、バンプに対する半田材料の付着量に関して、バンプの表面積をＡ１（ｍｍ２）とし、半田材料の付着面積をＡ２（ｍｍ２）としたときに、Ａ２／Ａ１の比率を１．０以下の値とすることが好ましい。
この理由は、かかるＡ２／Ａ１の比率が１．０を超えると、半田材料が所望箇所以外に付着したり、バンプ付き半導体素子を基板に実装した際に、半田ブリッジ等による実装不良が生じ易くなったりする場合があるためである。ただし、かかるＡ２／Ａ１の比率が低くなりすぎると、バンプ付き半導体素子のバンプと、基板のパッドとの電気接続が不安定になる場合がある。
したがって、かかるＡ２／Ａ１の比率を０．０５〜０．８の範囲内の値とすることがより好ましく、０．１〜０．５の範囲内の値とすることがさらに好ましい。
なお、バンプの表面積Ａ１とは、バンプの表面積のうち、外面に露出している面積の合計をいう。
【００４０】
（３）付着方法１（押し付け法）
本発明において、バンプに対して半田材料を付着させる方法としては、図１（ａ）に示すように、容器１４内に収容された半田材料１５に対して、バンプ１３が下方側に向いた状態のバンプ付き半導体素子１１を、治具１２を用いて下方（矢印方向）に押し付け、当該押し付け力を調整しながら、バンプ１３の先端部に半田材料１５を付着させることが好ましい。
この理由は、このように実施すると、簡易な装置を用いて、バンプ付き半導体素子１１のバンプ１３の先端部あるいはその周辺部に半田材料１５を付着させることができるためである。
したがって、図１（ｂ）に示すように、バンプ付き半導体素子１１と、基板１９のパッドとの位置合わせも容易になるばかりか、図１（ｃ）に示すように、バンプ付き半導体素子１１と、基板１９のパッドとを強固かつ位置ずれすることなく、電気接続することが可能となる。
また、半田材料１５の付着量の調整をさらに容易かつ比較的正確に実施することができることから、図１（ａ）に示すように、治具１２を用いて容器１４内に水平状態に保持された半田材料１５に対して押し付けることが好ましい。
さらにまた、半田材料１５の付着量のより正確な調整のためには、バンプ付き半導体素子１１の位置センサを設け、当該バンプ付き半導体素子の位置から判断して、治具１２による押し付け力を制御することが好ましい。
【００４１】
（４）付着方法２（半田材料定量化手段使用）
また、図２（ａ）および（ｂ）に示すように、半田材料定量化手段として、例えば、スキージ２１やナイフコータを用いて、容器１４内に収容された半田材料１５の量を均一化するとともに、半田材料１５の表面を平坦化した後、バンプ１３が下方側に向いた状態のバンプ付き半導体素子１１を治具１２によって、矢印方向に押し付け、バンプ１３に対して、半田材料１５を定量的に付着させることが好ましい。
この理由は、このように実施すると、半田材料１５を付着させる前に、当該半田材料１５の厚さ（ｔ１）を、バンプ１３の高さを考慮して調整することができるので、バンプ付き半導体素子１１の各バンプ１３に対して、半田材料１５を均一に付着させることができるためである。また、半田材料１５の厚さ（ｔ１）が、バンプ１３の高さよりも低く、かつ均一化されていれば、当該半田材料１５の厚さ（ｔ１）を制御するだけで、付着させる半田材料１５の量を容易に制御することができるためである。
【００４２】
また、図３（ａ）および（ｂ）に示すように、半田材料定量化手段として、例えば、印刷装置２３を用いて、容器１４内において、バンプ付き半導体素子１１のバンプ１３が設けられている位置に対応させて、半田材料１５を均一かつ部分的に塗布した後、バンプ１３が下方側に向いた状態のバンプ付き半導体素子１１を治具１２によって、矢印方向に押し付け、バンプ１３に対して、半田材料１５を付着させることも好ましい。
この理由は、このように実施すると、半田材料１５を付着させる前に、バンプ位置に対応させて半田材料１５の量や厚さを個々に調整することができるので、バンプ付き半導体素子１１の各バンプ１３に対して、半田材料１５を均一に付着させることができるとともに、付着させる半田材料の量を容易に制御することができるためである。
なお、印刷装置２３の種類としては特に制限されることなく、インクジェット装置、スクリーン印刷装置、グラビア印刷装置等の一般的に公知の印刷装置を使用することができる。
【００４３】
（５）付着方法３（レジスト使用）
また、図４に示すように、バンプ１３以外の箇所にレジスト材料３１を塗布した状態で、バンプ１３が下方側に向いた状態のバンプ付き半導体素子１１を治具１２により押し付けて、容器１１内の半田材料１５を付着させることが好ましい。すなわち、半田材料１５を、バンプ付き半導体素子１１のバンプ１３以外の箇所をマスキングした状態で、バンプ１３に対して付着させることが好ましい。
この理由は、このように実施すると、半田材料１５が所望箇所以外に付着することを効率的に防止することができるため、バンプ付き半導体素子１１を基板に実装した際に、半田ブリッジ等に起因した実装不良を少なくすることができるためである。
また、レジスト材料３１の厚さや面積を制御することによって、付着させる半田材料の量を容易に制御することができるためである。
【００４４】
（６）付着方法４（突起使用）
また、図５（ａ）および（ｂ）に示すように、突起状のストッパー３２を介して、バンプ付き半導体素子１１を押し付け、バンプ付き半導体素子１１のバンプ１３に対して半田材料１５を付着させることも好ましい。なお、図５（ａ）は、突起状のストッパー３２がバンプ付き半導体素子１１の側に設けてある例であり、図５（ｂ）は、突起状のストッパー３２が容器１４の側に設けてある例である。
このように実施すると、突起状のストッパー３２によって、バンプ付き半導体素子１１の各バンプ１３に対して、半田材料１５を均一かつ定量的に付着させることができるとともに、バンプ付き半導体素子１１を押し付け力が変化したような場合であっても、付着させる半田材料１５の量を容易に制御することができる。
なお、突起状のストッパー３２の形態は特に制限されるものでなく、例えば、棒状、針状、三角錘状、円錐状、玉状、柱状等の任意の形状とすることができ、また、突起状のストッパー３２の数や配置についても特に制限されるものでない。
【００４５】
（７）付着方法５（スペーサ使用）
また、図６（ａ）〜（ｃ）に示すように、種々のスペーサ２５、２６、３９を介して、バンプ付き半導体素子１１のバンプ１３に対して半田材料１５を付着させることが好ましい。ここで、図６（ａ）は、バンプ１３の箇所に対応した穴３７が設けられた平板タイプのスペーサ２５を用いた例であり、図６（ｂ）は、バンプ１３の箇所に対応した穴３７が設けられるとともに、穴３７の周囲に突起部３８が設けられたスペーサ２６を用いた例であり、図６（ｃ）は、バンプ付き半導体素子１１のエッジ部以外の箇所に、比較的大きな穴３７が設けられたタイプのスペーサ３９を用いた例である。
このように実施すると、スペーサ２５、２６、３９によって、バンプ付き半導体素子１１の各バンプ１３のみに対して、半田材料１５を均一に付着させることができるとともに、所定のスペーサ２５、２６、３９の厚さや穴の大きさを変えるだけで、付着させる半田材料１５の量を容易に制御することができる。
なお、スペーサ２５、２６、３９の形態は、使用状況に応じて種々の変更が可能であって、例えば、金属製や樹脂製のスペーサとして構成することができる。また、スペーサの一部にスプリング等の弾性部材を備えて、スペーサを常に所定位置に保持できるように構成したり、あるいは、周囲を耐熱性材料で被覆して、スペーサ２５、２６、３９の寸法精度や耐久性を向上させたりすることも好ましい。
【００４６】
（８）付着方法６（逆向）
また、バンプ付き半導体素子の向きを図１〜図６において示す方向とは異ならせて、すなわち、バンプ１３を上方や側方等に向けた状態で、半田材料４５を付着させることも好ましい。
例えば、図７（ａ）に示すように、バンプ付き半導体素子１１のバンプ１３を上方に向けた状態で、穴あきプレート４３を介して、バンプ１３に対して半田材料４５を塗布し、部分付着させることが好ましい。
この理由は、このように実施することにより、公知の印刷方法や付着方法を用いて、精度良く半田材料を付着させることができるためである。また、半田材料が付着したバンプ付き半導体素子を移動する際にも、落下等の危険を回避することができるためである。
【００４７】
（９）付着した半田材料量の調整工程
また、バンプに付着した半田材料量を検査し、所定量よりも多い場合には、一部を除去する調整工程を含むことが好ましい。
この理由は、このような調整工程を含むことにより、バンプ付き半導体素子の各バンプに対して、半田材料が過度に付着した場合や、不均一に付着した場合であっても、当該半田材料量を適性範囲内の値に容易に調整することができるためである。
ここで、バンプに付着した半田材料量を検査する方法としては、バンプ側から写真観察を実施する方法や、バンプ側の画像処理を実施する方法や、バンプの断面高さを測定する方法や、バンプ付き半導体素子の重量測定等を採用することが好ましい。
また、半田材料の調整方法としては、バンプ表面に対して、半田材料についての転写材（粘着テープ、不織布、布、紙等）を押圧する方法や、グラインダー等でバンプ表面の半田材料を除去する方法や、バンプ付き半導体素子に振動を与えてバンプ表面の半田材料を落下させる方法等を採用することが好ましい。
【００４８】
２．工程（Ｂ）
（１）位置合わせ工程
図８（ａ）に示すように、半田材料５５が付着したバンプ付き半導体素子５１を基板５９のパッド５７と位置合わせした後、基板５９上に載置することが好ましい。
また、図８（ａ）に示すように、バンプ付き半導体素子１１の位置合わせに際して、バンプ付き半導体素子１１に位置合わせマーク５０を設けておき、それを目印にバンプ付き半導体素子５１を基板５９上に載置することが好ましい。
【００４９】
（２）リフロー処理工程
工程（Ｂ）におけるリフロー処理条件は、特に制限されるものではないが、例えば、赤外線や加熱不活性ガスを用いて、ピーク温度が２００〜３００℃であるとともに、処理時間が５秒〜１０分の条件で加熱することが好ましい。
なお、リフロー処理中に、半田材料が酸化しないように、不活性状態でリフロー処理を実施することが好ましい。
【００５０】
（３）他の素子との同時実装
また、工程（Ｂ）において、図９に例示するように、バンプ付き半導体素子以外の他の電気素子３９とともに、半田材料１５が付着したバンプ付き半導体素子１１を実装することが好ましい。
この理由は、バンプ付き半導体素子以外の他の素子とともに、半田材料が付着したバンプ付き半導体素子を同時に実装することにより、リフロー処理以外のＡＣＦ等による実装工程を削減することができ、バンプ付き半導体素子の実装工程を、全体として、簡素化および迅速化することができるためである。
なお、通常、バンプ付き半導体素子以外の電気素子、例えば、コンデンサや抵抗素子は、リフロー処理によって実装されているが、バンプ付き半導体素子は、ＡＣＦ等によって実装されていたため、別個の実装方法によって実装しなければならないという問題が見られた。
【００５１】
［第２実施形態］
第２実施形態は、図１（ａ）〜（ｃ）に例示するように、第１実施形態で説明した下記工程（Ａ）および（Ｂ）により、バンプ付き半導体素子１１を基板１９上に実装してなるバンプ付き半導体素子の実装構造である。
（Ａ）半田材料１５を、バンプ付き半導体素子１１のバンプ１３に対して付着させる工程
（Ｂ）半田材料１５が付着したバンプ付き半導体素子１１を、リフロー処理によって、基板１９に対して実装する工程
【００５２】
１．工程（Ａ）および（Ｂ）
第１の実施形態で説明したのと同様の内容とすることができるため、ここでの説明は省略する。
【００５３】
２．バンプ付き半導体素子
（１）種類
本発明におけるバンプ付き半導体素子の種類は特に制限されるものではないが、配線のファインピッチ化や多ピン化に容易に対応できるように、例えば、図１０〜図１２に示すようなＢＧＡ６０、７０、８０や、図１３に示すようなウェファレベルチップサイズパッケージ（ＷＣＳＰ）９０を使用することが好ましい。ここで、図１０に示すＢＧＡ６０は、ベアチップ６１と、ワイヤーボンディング６８によってベアチップ６１を搭載するためのインターポーザー６３と、インターポーザー６３の裏面に、ピッチが０．６〜２．５４ｍｍ程度のエリアアレイ状に配置されたバンプ（半田ボール）６５と、から構成されたバンプ付き半導体素子である。
また、図１１は、ベアチップ６１のボンディングパッド７５上に、あらかじめバンプ７１を形成し、基板６３上のインナーリード（図示せず）に対して、熱による半田リフローや、加圧した状態で超音波振動を用いて接続する、いわゆるフリップチップ方式によって得られるＢＧＡ７０を示している。
また、図１２は、ベアチップ６１上またはテープ上のインナーリードにバンプを形成しておき、お互いをインナーリード・ボンディングによって接続する、いわゆるＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）方式によって得られるＢＧＡ８０を示している。
【００５４】
一方、ＷＣＳＰは、図１３に示すように、インターポーザーを介することなく、ウェファ段階で、配線１０３と、電気絶縁膜９７、１０７と、ピッチが０．１〜０．６５ｍｍ程度のエリアアレイ状に配置されたバンプ（半田ボール）９３とを形成したＣＳＰである。特に、薄型、軽量であって、コンパクトな実装構造を所望の場合に最適なバンプ付き半導体素子である。
【００５５】
（２）バンプ
また、バンプ付き半導体素子に設けてあるバンプの形態は、特に制限されるものでないが、例えば、図１４（ａ）に示すように、バンプ１１３の先端部を平坦とすることが好ましい。
この理由は、図１４（ｂ）に示すように、バンプ付き半導体素子１１０を基板１１９のパッド１１７上に位置合わせして搭載した場合に、パッド１１７の周囲に均一に流動させて、バンプ付き半導体素子１１１のバンプ１１３と、パッド１１７とを強固に固定することができるためである。
【００５６】
また、図１５（ａ）に示すように、バンプ１１３の先端部の表面に微細な凹凸１２７を設けることが好ましい。
この理由は、概ね平坦な先端部によって、均一量の半田材料を容易に付着させることができるとともに、図１５（ｂ）に示すように、先端部の表面に設けた微細な凹凸１２７によって、バンプ付き半導体素子１２０を基板１１９のパッド１１７上に位置合わせのために移動する際に、バンプ１１３から半田材料１２３が落下するのを有効に防止することができるためである。
【００５７】
また、図１６（ａ）に示すように、バンプ１１３の先端部の表面に窪み１３５を設けることが好ましい。
この理由は、図１６（ｂ）に示すように、先端部の窪み１３５に半田材料１３７が一部入り込むことができるため、半田材料１３７を容易に付着させることができるとともに、バンプ付き半導体素子１３０を基板１１９のパッド１１７上に位置合わせのために移動する際に、半田材料１３７が落下するのを有効に防止することができるためである。
また、このように構成することにより、図１６（ｃ）に示すように、バンプ付き半導体素子１３０のバンプ１１３と、パッド１１７との間に、窪みを介して確実に半田材料が存在し、これらの部材を強固に固定することができるためである。
【００５８】
（３）バンプの表面処理
また、図１７に示すように、バンプ付き半導体素子１１のバンプ１３の表面に、半田材料１５に対して優れた密着性を示す材料層１８を設けることが好ましい。
この理由は、密着性を示す材料層の働きにより、バンプ付き半導体素子の各バンプに対して、容易に半田材料を付着させることができるとともに、半田材料を均一に付着させることができるためである。
ここで、密着性を示す材料層を構成する材料の種類としては特に制限されるものではないが、シランカップリング剤、チタンカップリング剤、アルミニウムカップリング剤、導電性接着剤、界面活性剤等が挙げられる。
【００５９】
３．基板
基板の種類は特に制限されるものではないが、例えば、ポリイミド樹脂、ポリエステル樹脂、エポキシ樹脂等からなるフレキシブル基材を含むＦＰＣを使用することが好ましい。
すなわち、図１８に示すように、フレキシブル基材１４１上に、複数のパッド１４７を備えるとともに、両端にスプロケットを備えたＦＰＣ１４０を使用することにより、連続的にバンプ付き半導体素子を実装することができるためである。
【００６０】
４．封止剤
また、バンプ付き半導体素子をリフロー実装した後、その周囲を封止剤で封止することが好ましい。
例えば、エポキシ樹脂、ポリエステル樹脂、シリコ−ン樹脂、あるいはアクリル樹脂等を用いて封止することにより、より優れた防湿効果や耐熱効果を発揮させることができる。
また、バンプ付き半導体素子と、基板との間の空間に、アンダーフィルとして、以下の特性を有する熱硬化性樹脂または光硬化性樹脂が充填してあることが好ましい。
（１）体積抵抗が１×１０６〜１×１０２０Ω・ｃｍの範囲内の値である。
（２）引張強さが１〜５００ＭＰａの範囲内の値である。
【００６１】
［第３実施形態］
第３実施形態は、駆動素子または電源素子として、第１実施形態および第２実施形態で説明した工程（Ａ）および（Ｂ）により得られたバンプ付き半導体素子の実装構造を含む電気光学装置である。
以下、図１９に示す電気光学装置を構成する液晶パネルを例に採って説明する。
【００６２】
まず、図２０を参照して、図１９に示す液晶パネル２００の概略構造について説明する。図２０は、図１９に示す液晶パネル２００におけるバンプ付き半導体素子２２７の基板張出部２１０Ｔへの実装状態を断面方向から模式的に図示するものであり、図面上、寸法は図示の都合上適宜に調整し、構成要素も適宜に省略してある。
【００６３】
また、液晶パネル２００は、第１の基板２１１上に、反射層２１２、複数の着色層２１４、表面保護層２１５の積層構造の上に透明電極２１６が形成されたカラーフィルタ基板２１０と、これに対向する対向基板２２０とがシール材２３０にて貼り合わされ、内部に液晶材料２３２が配置されたものである。この透明電極２１６は上述したように配線２１８Ａに接続され、この配線２１８Ａがシール材２３０と第１の基板２１１との間を通過して基板張出部２１０Ｔの表面上に引き出されている。また、基板張出部２１０Ｔ上には入力端子部２１９もまた形成されている。
【００６４】
そして、基板張出部２１０Ｔは、駆動素子または電源素子として、下記工程（Ａ）および（Ｂ）により実装されたバンプ付き半導体素子（ＢＧＡ、ＣＳＰ）を含むことを特徴としている。
（Ａ）半田材料を、バンプ付き半導体素子のバンプに対して付着させる工程
（Ｂ）半田材料が付着したバンプ付き半導体素子を、リフロー処理によって、基板に対して実装する工程
したがって、クリーム半田等の半田材料を、バンプ付き半導体素子のバンプに対して付着させることにより、基板張出部２１０Ｔ上に半田材料を印刷する際の位置決め工程が不要となるばかりか、バンプ付き半導体素子に付着した半田材料を介して、微細なバンプ付き半導体素子と、基板張出部２１０Ｔのような小さく、フレキシブル基板とを精度良くリフロー実装することができる。
よって、バンプ付き半導体素子による液晶駆動が安定するとともに、液晶パネルにおいて、優れた耐久性等を得ることができる。
【００６５】
［第４実施形態］
第４実施形態として、本発明のバンプ付き半導体素子（ＢＧＡ、ＣＳＰ）の実装構造を含む電気光学装置を、電子機器における表示装置として用いた場合について具体的に説明する。
なお、かかるバンプ付き半導体素子の電気光学装置および電子機器によれば、バンプ付き半導体素子と、基板におけるパッドの間の位置ずれが少なくなり、それに対応して実装不良の発生が少なくなるとともに、あらゆる環境下において電気光学装置および電子機器の誤動作を少なくすることができるようになった。
【００６６】
（１）電子機器の概要
図２１は、本実施形態のＢＧＡまたはＣＳＰの実装構造を含む電子機器の全体構成を示す概略構成図である。この電子機器は、液晶パネル１８０と、これを制御するための制御手段１９０とを有している。また、図２１中では、液晶パネル１８０を、パネル構造体１８０Ａと、ＢＧＡまたはＣＳＰの実装構造から構成される駆動回路１８０Ｂと、に概念的に分けて描いてある。また、制御手段１９０は、表示情報出力源１９１と、表示処理回路１９２と、電源回路１９３と、タイミングジェネレータ１９４とを有することが好ましい。
また、表示情報出力源１９１は、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ１９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路１９２に供給するように構成されていることが好ましい。
【００６７】
また、表示情報処理回路１９２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路１８０Ｂへ供給することが好ましい。そして、駆動回路１８０Ｂは、走査線駆動回路、データ線駆動回路および検査回路を含むことが好ましい。また、電源回路１９３は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
【００６８】
（２）電子機器
本発明に係る電気光学装置としての液晶表示装置、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、ＦＥＤ（フィールドエミッションディスプレイ）装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた装置等を適用することが可能な電子機器としては、パーソナルコンピュータや、携帯電話機のほかにも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、およびタッチパネル等を備えた電子機器などが挙げられる。
【００６９】
さらに、本発明の電気光学装置および電子機器は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記各実施形態に示す液晶パネルは単純マトリクス型の構造を備えているが、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の電気光学装置にも適用することができる。
また、上記実施形態の液晶パネルは、ＢＧＡやＣＳＰの実装構造を有しているが、例えば液晶パネルにフレキシブル配線基板やＴＡＢ基板を接続するように構成したものであっても構わない。
【００７０】
【発明の効果】
以上説明したように、本発明のバンプ付き半導体素子の実装方法によれば、半田材料を、バンプ付き半導体素子のバンプに対して主として付着させることにより、半田材料を基板に対して印刷する際の位置決め工程が不要となるばかりか、ＦＰＣ等の変形しやすい基板に対して、微細なバンプ付き半導体素子をリフロー実装した場合であっても、バンプ付き半導体素子と、基板におけるパッドの間の位置ずれが少なくなり、実装不良の発生を少なくできるようになった。
【００７１】
また、本発明のバンプ付き半導体素子の実装構造によれば、ＦＰＣ等の変形しやすい基板に対して、微細なバンプ付き半導体素子をリフロー実装した構造であっても、バンプ付き半導体素子と、基板におけるパッドの間の位置ずれが少なくなり、実装不良の発生を少なくすることができるようになった。
したがって、実装不良の発生が少ない実装構造を提供できるため、あらゆる環境下において、バンプ付き半導体素子の誤動作を少なくすることができるとともに、バンプ付き半導体素子の実装構造の製造における歩留まりを著しく向上させることができるようになった。
【００７２】
また、本発明のバンプ付き半導体素子の電気光学装置および電子機器によれば、バンプ付き半導体素子と、基板におけるパッドの間の位置ずれが少なくなった。したがって、実装不良の発生が少ない実装構造を採用することができるため、あらゆる環境下において、電気光学装置や電子機器の誤動作を少なくすることができるとともに、電気光学装置や電子機器の製造における歩留まりを著しく向上させることができるようになった。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、バンプ付き半導体素子の基板に対する第１実施形態の実装方法を説明するために供する図である。
【図２】（ａ）〜（ｂ）は、半田材料の付着方法を説明するために供する図である（その１）。
【図３】（ａ）〜（ｂ）は、別な半田材料の付着方法を説明するために供する図である（その２）。
【図４】別な半田材料の付着方法を説明するために供する図である（その３）。
【図５】（ａ）〜（ｂ）は、別な半田材料の付着方法を説明するために供する図である（その４）。
【図６】（ａ）〜（ｃ）は、別な半田材料の付着方法を説明するために供する図である（その５）。
【図７】（ａ）〜（ｂ）は、別な半田材料の付着方法を説明するために供する図である（その６）。
【図８】第１実施形態におけるバンプ付き半導体素子と、基板のパッドとの位置合わせを説明するために供する図である。
【図９】バンプ付き半導体素子と、別の電気素子とを同時実装する方法を説明するために供する図である。
【図１０】ＢＧＡの構成を説明するために供する断面図である（その１）。
【図１１】別なＢＧＡの構成を説明するために供する断面図である（その２）。
【図１２】別なＢＧＡの構成を説明するために供する断面図である（その３）。
【図１３】ＷＣＳＰの構成を説明するために供する断面図である。
【図１４】バンプ付き半導体素子におけるバンプの変形例を説明するために供する図である（その１）。
【図１５】バンプ付き半導体素子におけるバンプの別な変形例を説明するために供する図である（その２）。
【図１６】バンプ付き半導体素子におけるバンプの別な変形例を説明するために供する図である（その３）。
【図１７】バンプ付き半導体素子のバンプの表面処理について説明するために供する図である。
【図１８】ＦＰＣを説明するために供する図である。
【図１９】本発明に係る第３実施形態の液晶パネルの外観を示す概略斜視図である。
【図２０】第３実施形態のパネル構造を模式的に示す概略断面図である。
【図２１】本発明に係る電子機器の実施形態のブロック構成を示す概略構成図である。
【図２２】（ａ）〜（ｃ）は、従来の電子部品の実装方法を示す工程図である（その１）。
【図２３】従来の別な電子部品の実装方法を示す工程図である（その２）。
【図２４】（ａ）〜（ｃ）は、フィルム状接着剤を用いた従来の半導体素子の実装方法を示す工程図である（その３）。
【図２５】（ａ）〜（ｄ）は、従来の別な半導体素子の実装方法を示す工程図である（その４）。
【図２６】（ａ）〜（ｄ）は、従来の別な半導体素子の実装方法を示す工程図である（その５）。
【図２７】（ａ）〜（ｃ）は、従来の別な半導体素子の実装方法を示す工程図である（その６）。
【符号の説明】
１１　バンプ付き半導体素子（ＢＧＡやＣＳＰ）
１２　治具
１３　バンプ
１５　半田材料
１７　パッド
１９　基板（ＦＰＣ）
２１　スキージ
２３　印刷装置
２４　穴あきプレート
２５・２６・３９　スペーサ
３１　レジスト材料
３２・３３　突起状スペーサ
３９　バンプ付き半導体素子以外の電気素子
４３　穴あきプレート
５０・５４　位置合わせ用マーク
６０・７０・８０　ＢＧＡ
９０　ＷＣＳＰ
１４０　ＦＰＣ
１６０　パーソナルコンピュータ
１７０　携帯電話
２００　液晶パネル
２１１　第１の基板
２２１　第２の基板
２２２　透明電極
２２７　バンプ付き半導体素子
【図１】
2004134645.tif 000003
【図２】
2004134645.tif 000004
【図３】
2004134645.tif 000005
【図４】
2004134645.tif 000006
【図５】
2004134645.tif 000007
【図６】
2004134645.tif 000008
【図７】
2004134645.tif 000009
【図８】
2004134645.tif 000010
【図９】
2004134645.tif 000011
【図１０】
2004134645.tif 000012
【図１１】
2004134645.tif 000013
【図１２】
2004134645.tif 000014
【図１３】
2004134645.tif 000015
【図１４】
2004134645.tif 000016
【図１５】
2004134645.tif 000017
【図１６】
2004134645.tif 000018
【図１７】
2004134645.tif 000019
【図１８】
2004134645.tif 000020
【図１９】
2004134645.tif 000021
【図２０】
2004134645.tif 000022
【図２１】
2004134645.tif 000023
【図２２】
2004134645.tif 000024
【図２３】
2004134645.tif 000025
【図２４】
2004134645.tif 000026
【図２５】
2004134645.tif 000027
【図２６】
2004134645.tif 000028
【図２７】
2004134645.tif 000029