(57)【要約】【課題】プリスケーラの入力側から電圧制御発振器の出力側への高調波及びノイズの漏れを抑制するとともに、小型化したＰＬＬシンセサイザ及び携帯通信端末用ＰＬＬシンセサイザを提供する。【解決手段】このＰＬＬシンセサイザ２は、基準信号を増幅する基準信号増幅器１３と、増幅信号を分周する基準信号分周器１４と、ＰＬＬ回路を備える。ＰＬＬ回路は、位相比較器１５と、発振信号を生成する電圧制御発振器１８と、発振信号を分周するプリスケーラ１９と、プリスケーラ１９からの信号を分周するプログラムカウンタ２０と、信号を一方向に伝達するファラデー効果型アイソレータ２３からなる。位相比較器１５は、基準信号分周器１４及びプログラムカウンタ２０からの分周信号の位相を比較する。アイソレータ２３は、電圧制御発振器１８及びプリスケーラ１９間の信号伝送路に設けられ、プリスケーラ１９から電圧制御発振器１８への信号を遮断する。【選択図】          図２
2004349974.tif 000002
【特許請求の範囲】
【請求項１】
基準信号を増幅する増幅器と、
増幅信号を分周する第１の分周器と、
位相比較器、電圧制御発振器及び電圧制御発振器により生成された発振信号を分周する第２の分周器からなるＰＬＬ回路と、
電圧制御発振器及び第２の分周器間の信号伝送路に設けられた単方向信号伝達手段とを備え、
上記ＰＬＬ回路における位相比較器は、第１の分周器からの分周信号及び第２の分周器からの分周信号の位相を比較し、
上記単方向信号伝達手段は、第２の分周器から電圧制御発振器への信号を遮断し、電圧制御発振器から第２の分周器への信号を通過させることを特徴とするＰＬＬシンセサイザ。
【請求項２】
電圧制御発振器と、
基準信号を増幅する増幅器、増幅信号を分周する第１の分周器、電圧制御発振器により生成された発振信号を分周する第２の分周器及び位相比較器からなるＰＬＬ集積回路と、
電圧制御発振器及び第２の分周器間の信号伝送路に設けられた単方向信号伝達手段とを備え、
上記位相比較器は、第１の分周器からの分周信号及び第２の分周器からの分周信号の位相を比較し、
上記単方向信号伝達手段は、第２の分周器から電圧制御発振器への信号を遮断し、電圧制御発振器から第２の分周器への信号を通過させることを特徴とするＰＬＬシンセサイザ。
【請求項３】
上記単方向信号伝達手段は、第２の分周器から電圧制御発振器への信号を全周波数域において遮断することを特徴とする請求項１または２に記載のＰＬＬシンセサイザ。
【請求項４】
上記単方向信号伝達手段が、増幅回路であることを特徴とする請求項１または２に記載のＰＬＬシンセサイザ。
【請求項５】
電圧制御発振器と、
基準信号を増幅する増幅器、増幅信号を分周する第１の分周器、電圧制御発振器により生成された発振信号を分周する第２の分周器及び位相比較器からなるＰＬＬ集積回路と、
電圧制御発振器及び第２の分周器間の信号伝送路に設けられ、信号を一方向に伝達するファラデー効果型アイソレータとを備え、
上記ＰＬＬ集積回路における位相比較器は、第１の分周器からの分周信号及び第２の分周器からの分周信号の位相を比較し、
上記ファラデー効果型アイソレータは、第２の分周器から電圧制御発振器への信号を遮断し、電圧制御発振器から第２の分周器への信号を通過させることを特徴とする携帯通信端末用ＰＬＬシンセサイザ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＬＬシンセサイザ及び携帯通信端末用ＰＬＬシンセサイザに係り、より詳しくは、携帯電話機などに用いられるＰＬＬシンセサイザの改良に関する。
【０００２】
【従来の技術】
一般に、携帯電話機などの無線通信装置においては、電子回路にてデジタル処理を行うために受信信号の周波数変換が行われる。この受信信号の周波数変換は、局部発振回路からの発振信号に基づいて行われる。その様な局部発振回路としては、ＰＬＬシンセサイザが用いられる。
【０００３】
図５は、従来のＰＬＬシンセサイザの構成例を示したブロック図である。このＰＬＬシンセサイザ５１は、位相同期ループ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ：ＰＬＬ）による周波数シンセサイザであり、基準信号発生器１２と、ＰＬＬ集積回路（ＰＬＬ−ＩＣ）１１と、ループフィルタ１７と、電圧制御発振器（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ）１８により構成される。ＰＬＬ集積回路１１は、基準信号増幅器１３、基準信号分周器１４、位相比較器１５、チャージポンプ１６、プリスケーラ１９及びカウンタ５２からなる。
【０００４】
基準信号発生器１２は、基準信号の生成を行っている。基準信号は、ＰＬＬシンセサイザ５１の発振周波数を安定させるために用いられる高周波信号である。生成された基準信号は、基準信号増幅器１３により電力増幅される。基準信号分周器１４は、この増幅信号を一定の分周比で分周し、分周信号が、位相比較器１５へ出力される。
【０００５】
位相比較器１５は、基準信号分周器１４及びカウンタ５２からの分周信号について位相比較を行っている。この信号位相の比較結果に基づいて、位相差に対応するパルス信号が位相差信号として出力される。チャージポンプ１６は、位相比較器１５からの位相差信号を増幅し、増幅後の信号がループフィルタ１７へ出力される。ループフィルタ１７は、この信号を平滑化し、電圧制御発振器１８へ出力する。
【０００６】
電圧制御発振器１８は、ループフィルタ１７により平滑化された信号に基づいて、発振信号を生成する。この発振信号の周波数は、入力信号の電圧に基づいて制御される。発振信号の出力の一部は、プリスケーラ１９へ出力される。プリスケーラ１９は、電圧制御発振器１８からの発振信号を所定の分周比で分周し、この分周信号は、カウンタ５２を介して位相比較器１５へ出力される。
【０００７】
この様にして、位相比較器１５、チャージポンプ１６、ループフィルタ１７、電圧制御発振器１８、プリスケーラ１９及びカウンタ５２からなるＰＬＬ回路が構成される。発振信号を分周し、位相比較器１５に帰還させることにより、発振信号を基準信号と同期させ、発振周波数を安定化させることができる。
【０００８】
上述した従来のＰＬＬシンセサイザ５１では、基準信号発生器１２により生成される基準信号が高周波信号であるため、基準信号増幅器１３による増幅時などに高調波及びノイズが発生する。基準信号増幅器１３などで発生した高調波及びノイズは、信号伝送路、グラウンド（ＧＮＤ）などを介してプリスケーラ１９に伝わり、プリスケーラ１９の入力側から電圧制御発振器１８の出力側に信号伝送路を介して漏れてしまうという問題があった。
【０００９】
また、ＰＬＬ集積回路１１では、共通の基板上に基準信号増幅器１３、基準信号分周器１４及びプリスケーラ１９などが密に設けられている。このため、ＰＬＬ集積回路１１は、端子数が制限され、ＰＬＬ集積回路１１内のＧＮＤライン及び電源ラインは共通化される場合が多い。従って、この様なＰＬＬシンセサイザ５１では、基準信号増幅器１３などで発生した高調波及びノイズがプリスケーラ１９へ伝わりやすいという問題があった。高調波及びノイズが電圧制御発振器１８の出力側に漏れると、スプリアスとなって後段の電子回路に様々な悪影響を及ぼす。
【００１０】
従来のＰＬＬシンセサイザの他の例としては、例えば、特許文献１または２に記載のものがある。特許文献１に記載のシンセサイザ受信機は、基準信号発生器と、ＰＬＬ集積回路の入力端との間に高調波を遮断域とするフィルタを設けたものである。従って、ＰＬＬ集積回路内の基準信号増幅器などにおいて発生した高調波及びノイズがプリスケーラを介して電圧制御発振器の出力側に漏れるのを阻止するものではない。
【００１１】
また、特許文献２に記載の周波数シンセサイザ装置は、プリスケーラの入力側に一定の通過帯域を有するフィルタ、すなわち、バンドパスフィルタまたはハイパスフィルタなどを設けたものである。従って、プリスケーラの入力側から電圧制御発振器の出力側に漏れる高調波及びノイズのうち、通過帯域内にある発振周波数近傍のノイズを除去できるものではない。
【００１２】
【特許文献１】
特開平５−２２７０５２号公報
【特許文献２】
特開平５−４８４５１号公報
【００１３】
【発明が解決しようとする課題】
本発明は、上記事情に鑑みてなされたものであり、プリスケーラの入力側から電圧制御発振器の出力側への高調波及びノイズの漏れを抑制したＰＬＬシンセサイザ及び携帯通信端末用ＰＬＬシンセサイザを提供することを目的としている。また、本発明の他の目的は、プリスケーラの入力側から電圧制御発振器の出力側への高調波及びノイズの漏れを抑制するとともに、装置を小型化することができる携帯通信端末用ＰＬＬシンセサイザを提供することにある。
【００１４】
【課題を解決するための手段】
本発明によるＰＬＬシンセサイザは、基準信号を増幅する増幅器と、増幅信号を分周する第１の分周器と、ＰＬＬ回路と、単方向信号伝達手段を備える。このＰＬＬ回路は、位相比較器と、電圧制御発振器と、電圧制御発振器により生成された発振信号を分周する第２の分周器からなる。上記位相比較器は、第１の分周器からの分周信号及び第２の分周器からの分周信号の位相を比較する。上記単方向信号伝達手段は、電圧制御発振器及び第２の分周器間の信号伝送路に設けられ、第２の分周器から電圧制御発振器への信号を遮断し、電圧制御発振器から第２の分周器への信号を通過させる。
【００１５】
つまり、単方向信号伝達手段が、第２の分周器から電圧制御発振器への信号を遮断するように、電圧制御発振器と、第２の分周器との間に設けられる。このため、本発明によるＰＬＬシンセサイザによれば、増幅器などで発生した高調波及びノイズが第２の分周器の入力側から電圧制御発振器の出力側に漏れるのを抑制することができる。特に、単方向信号伝達手段として、磁性体の磁気特性を利用する小型化可能なファラデー効果型アイソレータを用いれば、装置を小型化することができるので、携帯通信端末用ＰＬＬシンセサイザに好適である。
【００１６】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１によるＰＬＬシンセサイザを用いた受信装置の一構成例を示したブロック図である。本実施の形態の受信装置１は、携帯電話機などに搭載され、受信信号の周波数変換を行っている。この受信装置１は、ＰＬＬシンセサイザ２、受信アンテナ３、低雑音増幅器４、バンドパスフィルタ５、ミキサ６及びデジタル処理回路７により構成される。
【００１７】
受信アンテナ３を介して受信された高周波信号は、低雑音増幅器４により電力増幅される。増幅後の受信信号は、バンドパスフィルタ５により、通過する帯域が所定の帯域に制限される。このバンドパスフィルタ５は、所定の周波数を中心周波数とする通過帯域を有する。
【００１８】
ミキサ６は、ＰＬＬシンセサイザ２からの発振信号に基づいて、帯域制限後の受信信号の周波数変換を行っている。この周波数変換により、受信信号は、高周波信号から中間周波信号に変換され、デジタル処理回路７においてデジタル処理される。
【００１９】
図２は、図１の受信装置におけるＰＬＬシンセサイザの構成例を示したブロック図である。このＰＬＬシンセサイザ２は、パルススワロウ方法により周波数変換用の発振信号を生成する局部発振回路であり、基準信号発生器１２と、ＰＬＬ集積回路（ＰＬＬ−ＩＣ）１１と、ループフィルタ１７と、電圧制御発振器（ＶＣＯ）１８と、ファラデー効果型アイソレータ２３により構成される。
【００２０】
ＰＬＬ集積回路１１は、基準信号増幅器１３、基準信号分周器（第１の分周器）１４、位相比較器１５、チャージポンプ１６、プリスケーラ１９、プログラムカウンタ２０、スワロウカウンタ２１及び分周比制御回路２２からなる。プリスケーラ１９は、電圧制御発振器１８からの発振信号を２つの分周比（１／（Ｍ＋１）及び１／Ｍ）のいずれかで分周し、プログラムカウンタ２０及びスワロウカウンタ２１へ同時に出力する。分周比の選択は、分周比制御回路２２からの制御信号に基づいて行われる。
【００２１】
プログラムカウンタ２０及びスワロウカウンタ２１は、プリスケーラ１９からの信号について、同時にカウントを開始する。スワロウカウンタ２１は、所定のカウント数Ａをカウントすると、カウント終了時に終了信号を分周比制御回路２２へ出力し、プログラムカウンタ２０のカウントが終了するまでカウントを停止する。
【００２２】
プログラムカウンタ２０は、プリスケーラ１９からの信号を所定の分周比１／Ｎで分周し、分周信号を位相比較器１５へ出力する。つまり、プリスケーラ１９及びプログラムカウンタ２０が、第２の分周器に相当する。また、プログラムカウンタ２０は、カウント数Ｎをカウントすると、カウント終了時に終了信号を分周比制御回路２２へ出力する。分周比制御回路２２は、スワロウカウンタ２１がカウントを終了するまでは分周比１／（Ｍ＋１）で分周させ、スワロウカウンタ２１のカウント終了後、プログラムカウンタ２０がカウントを終了するまでは分周比１／Ｍで分周させる制御信号を出力する。
【００２３】
ファラデー効果型アイソレータ２３は、信号を一方向に伝達する単方向信号伝達手段であり、電圧制御発振器１８と、プリスケーラ１９との間の信号伝送路に設けられる。このファラデー効果型アイソレータ２３は、プリスケーラ１９の入力側から電圧制御発振器１８の出力側への信号を全周波数域において遮断し、電圧制御発振器１８の出力側からプリスケーラ１９の入力側への信号を通過させる。
【００２４】
ここで、ファラデー効果型アイソレータ２３とは、磁性体の磁気特性を利用したアイソレータのことであり、磁化されたフェライトなどの磁性体中において、マイクロ波の偏波面（光の偏光面に相当）が進行方向に対し回転するファラデー回転と呼ばれている磁気光学効果に基づくものである。なお、プリスケーラ１９の入力側から電圧制御発振器１８の出力側への信号を全周波数域において遮断するものであり、小型化可能なものであれば、他のアイソレータ、例えば、フォトカプラによるアイソレータであっても良い。その他の構成は、従来のＰＬＬシンセサイザ５１と同様である。
【００２５】
図３は、図２のＰＬＬシンセサイザにおける発振信号の分周動作の一例を示した説明図である。基準信号増幅器１３により増幅された基準信号（周波数をＦｒｅｆとする）は、基準信号分周器１４により分周比１／Ｒで分周される。この分周信号の周波数をＦｒとすると、Ｆｒ＝Ｆｒｅｆ／Ｒである。
【００２６】
一方、電圧制御発振器１８からの出力信号（周波数をＦｖｃｏとする）は、プリスケーラ１９により分周比１／（Ｍ＋１）または１／Ｍのいずれかで分周される。いずれの分周比で分周するかは、分周比制御回路２２からの制御信号に基づいて決められる。
【００２７】
プリスケーラ１９により分周された信号は、プログラムカウンタ２０及びスワロウカウンタ２１に出力される。これらのカウンタは、同時にカウント３１及び３２を開始し、スワロウカウンタ２１のカウント数がＡとなるまでの間は、プリスケーラ１９の分周比を１／（Ｍ＋１）とし、スワロウカウンタ２１のカウント数がＡとなると、プリスケーラ１９の分周比を１／Ｍとする制御が分周比制御回路２２により行われる。プログラムカウンタ２０のカウント数がＮとなると、これらのカウンタはリセットされ、同様の分周動作が繰り返される。
【００２８】
つまり、出力信号（Ｆｖｃｏ）は、分周比１／｛（Ｍ＋１）×Ｎ｝でＡ回分周された後、分周比１／｛Ｍ×Ｎ｝で（Ｎ−Ａ）回分周される。このため、プログラムカウンタ２０から位相比較器１５に出力される分周信号の周波数Ｆｐは、Ｆｐ＝Ｆｖｃｏ／｛（Ｍ＋１）Ｎ×（Ａ／Ｎ）＋ＭＮ×（Ｎ−Ａ）／Ｎ｝となる。この式から、Ｆｖｃｏ＝Ｆｐ×（Ａ＋Ｍ×Ｎ）が得られ、Ａを１だけ変化させることにより、ＦｖｃｏはＦｐだけ変化することがわかる。携帯電話機などの無線通信では、多数の信号回線（チャンネル）を使用するため、装置間で混信が起きないように一定の周波数間隔をおいて通信を行っている。このチャンネル間の一定の周波数間隔がＦｒ＝Ｆｐである。
【００２９】
本実施の形態によれば、プリスケーラ１９から電圧制御発振器１８への信号を遮断するように、ファラデー効果型アイソレータ２３を設けたので、基準信号増幅器１３などで発生した高調波及びノイズがプリスケーラ１９の入力側から電圧制御発振器１８の出力側に漏れるのを阻止することができる。特に、ファラデー効果型アイソレータ２３は小型化可能であるので、ＰＬＬシンセサイザ２を小型化することができ、ＰＬＬシンセサイザ２は、携帯通信端末用に好適である。また、本実施の形態では、高調波及びノイズを全周波数域で遮断するので、発振信号の周波数近傍のノイズも除去することができる。
【００３０】
実施の形態２．
図４は、本発明の実施の形態２によるＰＬＬシンセサイザの構成例を示したブロック図である。このＰＬＬシンセサイザ４１は、図２のＰＬＬシンセサイザ２（実施の形態１）におけるファラデー効果型アイソレータ２３の代わりに、単方向信号伝達手段としての増幅回路４２を用いるものである。
【００３１】
増幅回路４２は、電圧制御発振器１８からの発振信号を電力増幅し、増幅信号をプリスケーラ１９へ出力する。この様な増幅回路４２としては、例えば、エミッタ接地型のトランジスタ回路がある。
【００３２】
電圧制御発振器１８の出力側からプリスケーラ１９の入力側への信号は増幅されるが、逆方向の信号は減衰する。このため、プリスケーラ１９の入力側から電圧制御発振器１８の出力側への高調波及びノイズの漏れを抑制することができる。なお、その他の構成は、図２のＰＬＬシンセサイザ２と同様である。
【００３３】
本実施の形態によっても、基準信号増幅器１３などで発生した高調波及びノイズがプリスケーラ１９の入力側から電圧制御発振器１８の出力側に漏れるのを阻止することができる。また、半導体からなる増幅回路４２は小型及び軽量であるので、ＰＬＬシンセサイザ４１を小型化、軽量化することができ、ＰＬＬシンセサイザ４１は、小型化、軽量化が要求される携帯電話機などの無線通信装置に好適である。
【００３４】
【発明の効果】
以上、説明したように本発明によるＰＬＬシンセサイザ及び携帯通信端末用ＰＬＬシンセサイザによれば、プリスケーラから電圧制御発振器への信号を遮断するように、単方向信号伝達手段が設けられるので、増幅器などで発生した高調波及びノイズがプリスケーラの入力側から電圧制御発振器の出力側に漏れるのを抑制することができる。特に、単方向信号伝達手段として、磁性体の磁気特性を利用する小型化可能なファラデー効果型アイソレータを用いることにより、装置を小型化することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるＰＬＬシンセサイザを用いた受信装置の一構成例を示したブロック図である。
【図２】図１の受信装置におけるＰＬＬシンセサイザの構成例を示したブロック図である。
【図３】図２のＰＬＬシンセサイザにおける発振信号の分周動作の一例を示した説明図である。
【図４】本発明の実施の形態２によるＰＬＬシンセサイザの構成例を示したブロック図である。
【図５】従来のＰＬＬシンセサイザの構成例を示したブロック図である。
【符号の説明】
１  受信装置、２，４１  ＰＬＬシンセサイザ、３  受信アンテナ、
４  低雑音増幅器、５  バンドパスフィルタ、６  ミキサ、
７  デジタル処理回路、１１  ＰＬＬ集積回路、１２  基準信号発生器、
１３  基準信号増幅器、１４  基準信号分周器、１５  位相比較器、
１６  チャージポンプ、１７  ループフィルタ、１８  電圧制御発振器、
１９  プリスケーラ、２０  プログラムカウンタ、２１  スワロウカウンタ、
２２  分周比制御回路、２３  ファラデー効果型アイソレータ、４２  増幅回路
【図１】
2004349974.tif 000003
【図２】
2004349974.tif 000004
【図３】
2004349974.tif 000005
【図４】
2004349974.tif 000006
【図５】
2004349974.tif 000007