(57)【要約】【課題】スループットの劣化を抑制しつつ、酸化膜によりヒューズを保護する。【解決手段】高密度プラズマＣＶＤのバイアスがない状態で、配線層２２ａおよびヒューズ２２ｂが形成された絶縁層２１上に酸化膜２３を形成した後、高密度プラズマＣＶＤのバイアスがある状態で、酸化層２３上に酸化膜２４を形成する。【選択図】      図２
2004235457.tif 000002
【特許請求の範囲】
【請求項１】
ヒューズ上に形成され、前記ヒューズよりも膜厚の薄い第１酸化膜と、
前記第１酸化膜上に形成され、前記第１酸化膜よりも緻密性の低い第２酸化膜とで覆われていることを特徴とするヒューズ。
【請求項２】
ヒューズ上に形成され、前記ヒューズよりも膜厚の薄い第１酸化膜と、
前記第１酸化膜上に形成され、前記第１酸化膜よりも緻密性の高い第２酸化膜とで覆われていることを特徴とするヒューズ。
【請求項３】
絶縁層上に形成された配線層と、
前記絶縁層上に形成されたヒューズと、
前記配線層および前記ヒューズ上に形成され、前記配線層およびヒューズよりも膜厚の薄い第１酸化膜と、
前記第１酸化膜上に形成され、前記第１酸化膜よりも緻密性の低い第２酸化膜と、
前記第２酸化膜上に形成された保護膜と、
前記保護膜に形成され、前記ヒューズ上の第２酸化膜を露出させる開口部とを備えることを特徴とする半導体装置。
【請求項４】
絶縁層上に形成された配線層と、
前記絶縁層上に形成されたヒューズと、
前記配線層および前記ヒューズ上に形成され、前記配線層およびヒューズよりも膜厚の薄い第１酸化膜と、
前記第１酸化膜上に形成され、前記第１酸化膜よりも緻密性の高い第２酸化膜と、
前記第２酸化膜上に形成された保護膜と、
前記保護膜に形成され、前記ヒューズ上の第２酸化膜を露出させる開口部とを備えることを特徴とする半導体装置。
【請求項５】
絶縁層上にヒューズを形成する工程と、
プラズマＣＶＤのバイアスがない状態で、前記ヒューズ上に第１酸化膜を形成する工程と、
前記プラズマＣＶＤのバイアスがある状態で、前記第１酸化膜上に第２酸化膜を形成する工程とを備えることを特徴とするヒューズの製造方法。
【請求項６】
絶縁層上にヒューズを形成する工程と、
プラズマＣＶＤのバイアスがある状態で、前記ヒューズ上に第１酸化膜を形成する工程と、
前記プラズマＣＶＤのバイアスがない状態で、前記第１酸化膜上に第２酸化膜を形成する工程とを備えることを特徴とするヒューズの製造方法。
【請求項７】
配線層およびヒューズを絶縁層上に形成する工程と、
プラズマＣＶＤのバイアスがない状態で、前記配線層およびヒューズ上に第１酸化膜を形成する工程と、
前記プラズマＣＶＤのバイアスがある状態で、前記第１酸化膜上に第２酸化膜を形成する工程と、
前記第２酸化膜上に保護膜を形成する工程と、
前記保護膜に開口部を形成することにより、前記ヒューズ上の第２酸化膜を露出させる工程とを備えることを特徴とする半導体装置の製造方法。
【請求項８】
配線層およびヒューズを絶縁層上に形成する工程と、
プラズマＣＶＤのバイアスがある状態で、前記配線層およびヒューズ上に第１酸化膜を形成する工程と、
前記プラズマＣＶＤのバイアスがない状態で、前記第１酸化膜上に第２酸化膜を形成する工程と、
前記第２酸化膜上に保護膜を形成する工程と、
前記保護膜に開口部を形成することにより、前記ヒューズ上の第２酸化膜を露出させる工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ヒューズ、半導体装置、ヒューズの製造方法および半導体装置の製造方法に関し、特に、ヒューズの保護膜形成方法に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、ヒューズのレーザトリミングを可能とするために、ヒューズ上の窒化珪素膜を除去し、薄い酸化膜のみでヒューズを保護する方法がある。
図４は、従来のヒューズの製造方法を示す断面図である。
【０００３】
図４（ａ）において、絶縁層４１上に成膜されたＡｌなどの金属膜をパターニングすることにより、絶縁層４１上の配線形成領域Ｒ２１に配線層４２ａを形成するとともに、絶縁層４１上のヒューズ形成領域Ｒ２２にヒューズ４２ｂを形成する。なお、配線層４２ａおよびヒューズ４２ｂの厚みＨ２１は、例えば、３０００〜１００００Å程度とすることができる。
【０００４】
次に、図４（ｂ）に示すように、高密度プラズマ（ＨＤＰ：Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）ＣＶＤにより、配線層４２ａおよびヒューズ４２ｂが形成された絶縁層４１上に酸化膜４３を形成する。なお、酸化膜４３の厚みＨ２２は、例えば、６０００Å程度とすることができる。
ここで、絶縁層４１上に酸化膜４３を形成する場合、高密度プラズマ（ＨＤＰ：Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）ＣＶＤのバイアスをオンすることにより、ギャップフィル特性を向上させることができ、配線層４２ａのアスペクト比が高く、間隔が狭い場合においても、配線層４２ａ間にボイドを発生させることなく、配線層４２ａ間を酸化膜４３で埋め込むことができる。
【０００５】
次に、図４（ｃ）に示すように、プラズマＣＶＤにより、窒化珪素膜などの保護４４を酸化膜４３上に形成する。
次に、図４（ｄ）に示すように、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、保護膜４４に開口部４５を形成し、ヒューズ形成領域Ｒ２２の酸化膜４３を露出させる。
【０００６】
また、例えば、特許文献１には、ＨＤＰ−ＣＶＤにより、配線層上に第１層間絶縁膜を形成し、ＴＥＯＳのＰＥ−ＣＶＤにより、第１層間絶縁膜上に第２層間絶縁膜を形成する方法が開示されている。
【０００７】
【特許文献１】
特開２０００−５８５４１号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、図４の方法では、ヒューズ４２ｂのレーザトリミングを可能とするために、ヒューズ４２ｂ上の保護膜４４が除去される。このため、酸化膜４３のみでヒューズ４２ｂの保護が行われ、酸化膜４３が薄いと、ヒューズ４２ｂに腐食４６が発生するという問題があった。
【０００９】
一方、ヒューズ４２ｂの腐食４６を防止するため、酸化膜４３を厚くすると、スループットが劣化するという問題があった。すなわち、酸化膜４３を形成する場合、配線層４２ａ間のギャップフィル特性を満足させるため、高密度プラズマＣＶＤのバイアスがオンされることから、酸化膜４３形成時のデポレートが低下し、スループットの劣化が激しくなる。
【００１０】
一方、特許文献１に開示された方法では、第１層間絶縁膜の形成はＨＤＰ−ＣＶＤにより行われ、第２層間絶縁膜の形成はＴＥＯＳのＰＥ−ＣＶＤにより行われるため、第１層間絶縁膜および第２層間絶縁膜を形成するには、装置を交換する必要があり、スループットが劣化するという問題があった。
そこで、本発明の目的は、スループットの劣化を抑制しつつ、酸化膜により保護することが可能なヒューズ、半導体装置、ヒューズの製造方法および半導体装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係るヒューズによれば、ヒューズ上に形成され、前記ヒューズよりも膜厚の薄い第１酸化膜と、前記第１酸化膜上に形成され、前記第１酸化膜よりも緻密性の低い第２酸化膜とで覆われていることを特徴とする。
【００１２】
これにより、ギャップフィル特性の良好な条件で狭い隙間の底を埋め込むことを可能としつつ、デポレートの高い条件でヒューズ上の酸化膜の膜厚を増加させることが可能となる。
このため、アスペクト比が高く、間隔が狭い配線層にヒューズが設けられた場合においても、スループットの劣化を抑制しつつ、ヒューズを酸化膜で保護することが可能となる。
【００１３】
また、本発明の一態様に係るヒューズによれば、ヒューズ上に形成され、前記ヒューズよりも膜厚の薄い第１酸化膜と、前記第１酸化膜上に形成され、前記第１酸化膜よりも緻密性の高い第２酸化膜とで覆われていることを特徴とする。
これにより、デポレートの高い条件でヒューズ上に酸化膜を形成した後に、ギャップフィル特性の良好な条件で狭い隙間を埋め込むことを可能となる。
【００１４】
このため、アスペクト比が高く、間隔が狭い配線層にヒューズが設けられた場合においても、スループットの劣化を抑制しつつ、ヒューズ上の酸化膜の厚みを増加させることが可能となり、ヒューズを酸化膜で保護することが可能となる。
また、本発明の一態様に係る半導体装置によれば、絶縁層上に形成された配線層と、前記絶縁層上に形成されたヒューズと、前記配線層および前記ヒューズ上に形成され、前記配線層およびヒューズよりも膜厚の薄い第１酸化膜と、前記第１酸化膜上に形成され、前記第１酸化膜よりも緻密性の低い第２酸化膜と、前記第２酸化膜上に形成された保護膜と、前記保護膜に形成され、前記ヒューズ上の第２酸化膜を露出させる開口部とを備えることを特徴とする。
【００１５】
これにより、ギャップフィル特性の良好な条件で配線層間の底を埋め込むことを可能としつつ、デポレートの高い条件でヒューズ上の酸化膜の膜厚を増加させることが可能となる。
このため、アスペクト比が高く、間隔が狭い配線層とともにヒューズが絶縁層上に設けられた場合においても、配線層間の酸化膜にボイドが形成されることを防止しつつ、スループットの劣化を抑制することが可能となるとともに、ヒューズを酸化膜で保護することが可能となる。
【００１６】
また、本発明の一態様に係る半導体装置によれば、絶縁層上に形成された配線層と、前記絶縁層上に形成されたヒューズと、前記配線層および前記ヒューズ上に形成され、前記配線層およびヒューズよりも膜厚の薄い第１酸化膜と、前記第１酸化膜上に形成され、前記第１酸化膜よりも緻密性の高い第２酸化膜と、前記第２酸化膜上に形成された保護膜と、前記保護膜に形成され、前記ヒューズ上の第２酸化膜を露出させる開口部とを備えることを特徴とする。
【００１７】
これにより、デポレートの高い条件でヒューズ上に酸化膜を形成した後に、ギャップフィル特性の良好な条件で狭い隙間を埋め込むことを可能となる。
このため、アスペクト比が高く、間隔が狭い配線層にヒューズが設けられた場合においても、配線層間の酸化膜にボイドが形成されることを防止しつつ、スループットの劣化を抑制することが可能となるとともに、ヒューズ上の酸化膜の厚みを増加させて、ヒューズを酸化膜で保護することが可能となる。
【００１８】
また、本発明の一態様に係るヒューズの製造方法によれば、絶縁層上にヒューズを形成する工程と、プラズマＣＶＤのバイアスがない状態で、前記ヒューズ上に第１酸化膜を形成する工程と、前記プラズマＣＶＤのバイアスがある状態で、前記第１酸化膜上に第２酸化膜を形成する工程とを備えることを特徴とする。
これにより、プラズマＣＶＤのバイアスをオン／オフすることで、ギャップフィル特性の良好な条件で狭い隙間の底を埋め込むことを可能としつつ、デポレートの高い条件でヒューズ上の酸化膜の膜厚を増加させることが可能となる。
【００１９】
このため、アスペクト比が高く、間隔が狭い配線層にヒューズが設けられた場合においても、装置を交換することなく、配線層間の隙間を酸化膜で埋め込むことが可能となるととともに、スループットの劣化を抑制しつつ、ヒューズを酸化膜で保護することが可能となる。
また、本発明の一態様に係るヒューズの製造方法によれば、絶縁層上にヒューズを形成する工程と、プラズマＣＶＤのバイアスがある状態で、前記ヒューズ上に第１酸化膜を形成する工程と、前記プラズマＣＶＤのバイアスがない状態で、前記第１酸化膜上に第２酸化膜を形成する工程とを備えることを特徴とする。
【００２０】
これにより、プラズマＣＶＤのバイアスをオン／オフすることで、デポレートの高い条件でヒューズ上に酸化膜を形成した後に、ギャップフィル特性の良好な条件で狭い隙間を埋め込むことを可能となる。
このため、アスペクト比が高く、間隔が狭い配線層にヒューズが設けられた場合においても、装置を交換することなく、配線層間の隙間を酸化膜で埋め込むことが可能となるととともに、スループットの劣化を抑制しつつ、ヒューズ上の酸化膜の厚みを増加させることが可能となり、ヒューズを酸化膜で保護することが可能となる。
【００２１】
また、本発明の一態様に係る半導体装置の製造方法によれば、配線層およびヒューズを絶縁層上に形成する工程と、プラズマＣＶＤのバイアスがない状態で、前記配線層およびヒューズ上に第１酸化膜を形成する工程と、前記プラズマＣＶＤのバイアスがある状態で、前記第１酸化膜上に第２酸化膜を形成する工程と、前記第２酸化膜上に保護膜を形成する工程と、前記保護膜に開口部を形成することにより、前記ヒューズ上の第２酸化膜を露出させる工程とを備えることを特徴とする。
【００２２】
これにより、プラズマＣＶＤのバイアスをオン／オフすることで、ギャップフィル特性の良好な条件で配線層間の底を埋め込むことを可能としつつ、デポレートの高い条件でヒューズ上の酸化膜の膜厚を増加させることが可能となる。
このため、アスペクト比が高く、間隔が狭い配線層とともにヒューズが絶縁層上に設けられた場合においても、装置を交換することなく、配線層間の酸化膜にボイドが形成されることを防止することが可能となるとともに、スループットの劣化を抑制しつつ、ヒューズを酸化膜で保護することが可能となる。
【００２３】
また、本発明の一態様に係る半導体装置の製造方法によれば、配線層およびヒューズを絶縁層上に形成する工程と、プラズマＣＶＤのバイアスがある状態で、前記配線層およびヒューズ上に第１酸化膜を形成する工程と、前記プラズマＣＶＤのバイアスがない状態で、前記第１酸化膜上に第２酸化膜を形成する工程と、前記第２酸化膜上に保護膜を形成する工程と、前記保護膜に開口部を形成することにより、前記ヒューズ上の第２酸化膜を露出させる工程とを備えることを特徴とする。
【００２４】
これにより、プラズマＣＶＤのバイアスをオン／オフすることで、デポレートの高い条件でヒューズ上に酸化膜を形成した後に、ギャップフィル特性の良好な条件で狭い隙間を埋め込むことを可能となる。
このため、アスペクト比が高く、間隔が狭い配線層にヒューズが設けられた場合においても、装置を交換することなく、配線層間の酸化膜にボイドが形成されることを防止することが可能となるとともに、スループットの劣化を抑制しつつ、ヒューズ上の酸化膜の厚みを増加させて、ヒューズを酸化膜で保護することが可能となる。
【００２５】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
図１は、本発明の一実施形態に係る薄膜形成に使用される反応炉の概略構成を示す断面図である。
【００２６】
図１において、導電性チャンバ１には、ウェハＷを出し入れする出し入れ口２が設けられるとともに、導電性チャンバ１上にはセラミックドーム３が設けられている。また、セラミックドーム３の周囲には、半球状誘導コイル７が巻き付けられ、半球状誘導コイル７は低周波電力発生装置１２に接続されている。また、導電性チャンバ１内には、ウェハＷを載置するアルミベース４が設けられ、アルミベース４上には、ウェハＷを吸着する静電チャック５が設けられている。また、導電性チャンバ１内には、アルミベース４を上下させるシリンダ６が設けられるとともに、導電性チャンバ１内の側方には、反応ガスを噴射するガス噴射部１０が設けられている。また、導電性チャンバ１は、排気ゲート８を介してターボポンプ９に接続され、アルミベース４は高周波電力発生装置１１に接続されている。また、導電性チャンバ１には、ウェハＷの裏面に冷却ガスを供給する冷却ガス供給部が設けられ、冷却ガスの流量を制御するコントロールバルブ１３が設けられている。
【００２７】
そして、ウェハＷ上に成膜を行う場合、シリンダ６を駆動してアルミベース４を下降させ、出し入れ口２を介してウェハＷを静電チャック５上に搬送する。そして、ウェハＷが静電チャック５上に搬送されると、シリンダ６を駆動してアルミベース４を上昇させ、ウェハＷをセラミックドーム３の中心付近に移動させる。そして、静電チャック５をオンして、ウェハＷを吸着させた後、排気ゲート８を開いて導電性チャンバ１内を排気する。そして、導電性チャンバ１内が所定の真空度に達したら、ガス噴射部１０を介して反応ガスを導電性チャンバ１内に噴出させる。なお、ウェハＷ上に酸化膜を成膜させる場合、反応ガスとして、例えば、ＳｉＨ４とＯ２とＡｒの混合ガスを用いることができる。そして、導電性チャンバ１内が反応ガスで満たされると、ウェハＷの裏面に冷却ガスを供給しながら、低周波電力発生装置１２をオンし、高密度プラズマを発生させる。なお、ウェハＷの裏面に供給される冷却ガスとしては、例えば、Ｈｅガスを用いることができる。そして、高密度プラズマが発生した状態で、高周波電力発生装置１１のオン／オフ制御を行うことにより、プラズマＣＶＤのバイアスがある状態でウェハＷ上に酸化膜を形成したり、プラズマＣＶＤのバイアスがない状態でウェハＷ上に酸化膜を形成したりすることができる。
【００２８】
ここで、プラズマＣＶＤのバイアスがある状態でウェハＷ上に酸化膜を形成することにより、プラズマをアルミベース４側に引き込みつつ、ウェハＷ上に成膜を行なうことができ、スパッタリングを伴いながら、デポジションを行なうことが可能となる。
このため、酸化膜を狭い隙間に埋め込みながら、ウェハＷ上に成膜を行なうことができ、ギャップフィル特性を向上させることが可能となることから、配線層のアスペクト比が高く、間隔が狭い場合においても、ボイドを発生させることなく、配線層間の隙間を酸化膜で埋め込むことができる。
【００２９】
一方、プラズマＣＶＤのバイアスがない状態でウェハＷ上に酸化膜を形成することにより、スパッタリングを抑制しながら、デポジションを行なうことができ、デポ／スパッタ比を上昇させて、成膜時のスループットを向上させることができる。
なお、高周波電力発生装置１１から出力されるＲＦパワーは１４００Ｗ、周波数は１３．５６ＭＨｚ、低周波電力発生装置１２から出力されるＲＦパワーは３２００Ｗ、周波数は４００ＫＨｚとすることができる。
【００３０】
図２は、本発明の第１実施形態に係るヒューズの製造方法を示す断面図である。
図２（ａ）において、絶縁層２１上に成膜されたＡｌなどの金属膜をパターニングすることにより、絶縁層２１上の配線形成領域Ｒ１に配線層２２ａを形成するとともに、絶縁層２１上のヒューズ形成領域Ｒ２にヒューズ２２ｂを形成する。なお、配線層２２ａおよびヒューズ２２ｂの厚みＨ１は、例えば、３０００〜１００００Å程度とすることができる。
【００３１】
次に、図２（ｂ）に示すように、絶縁層２１上に配線層２２ａおよびヒューズ２２ｂが形成された半導体ウェハＷを図１の反応炉に搬入する。そして、ＳｉＨ４とＯ２とＡｒの混合ガスを導電性チャンバ１内に導入し、高周波電力発生装置１１をオフしたまま、低周波電力発生装置１２をオンすることにより、高密度プラズマＣＶＤのバイアスがない状態で、配線層２２ａおよびヒューズ２２ｂが形成された絶縁層２１上に酸化膜２３を形成する。なお、高密度プラズマとは、反応空間に導入されるプラズマの電子密度が１０１１ｃｍ−３以上のものを言う。また、酸化膜２３の厚みＨ２は、例えば、３０００Å程度とすることができる。
【００３２】
ここで、高密度プラズマＣＶＤのバイアスがない状態では、酸化膜２３形成時のスパッタリングが抑制され、デポ／スパッタ比が上昇するので、酸化膜２３形成時のスループットを向上させることができる。
一方、酸化膜２３形成時には、配線層２２ａおよびヒューズ２２ｂの膜厚に比べて、酸化膜２３を薄く形成される。このため、配線層２２ａの間の隙間にボイドが発生する前に酸化膜２３の形成を終了することができ、酸化膜２３形成時のギャップフィル特性が低下した場合においても、配線層２２ａの間の隙間にボイドが発生することを防止することができる。
【００３３】
次に、図２（ｃ）に示すように、低周波電力発生装置１２をオンしたまま、高周波電力発生装置１１をオンすることにより、高密度プラズマＣＶＤのバイアスがある状態で、酸化層２３上に酸化膜２４を形成する。なお、酸化膜２４の厚みＨ３は、例えば、６０００Å程度とすることができる。また、高密度プラズマＣＶＤのバイアスがあると、スパッタリングされながら酸化膜２４のデポジションが行われるので、酸化層２３に比べて酸化膜２４の緻密性を高くすることができる。
【００３４】
ここで、高密度プラズマＣＶＤのバイアスをオンすることにより、ギャップフィル特性を向上させることができ、配線層２２ａの間の隙間にボイドが発生することを防止しつつ、配線層２２ａおよびヒューズ２２ｂ上の酸化膜２４の膜厚を増加させることができる。
一方、酸化膜２４の下層には酸化層２３が既に形成されているので、酸化膜２４を薄く形成することができ、高密度プラズマＣＶＤのバイアスをオンしたことにより、酸化膜２４形成時のデポ／スパッタ比が低下した場合においても、酸化膜２４形成時のスループットの低下を抑制することができる。
【００３５】
次に、図２（ｄ）に示すように、プラズマＣＶＤにより、窒化珪素膜などの保護２５を酸化膜２４上に形成する。
次に、図２（ｅ）に示すように、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、保護膜２５に開口部２６を形成し、ヒューズ形成領域Ｒ２の酸化膜２４を露出させる。
【００３６】
このように、プラズマＣＶＤのバイアスをオン／オフしながら、酸化膜２３、２４の成膜を行なうことにより、ギャップフィル特性の良好な条件で配線層２２ａ間の底を埋め込むことを可能としつつ、デポレートの高い条件でヒューズ２２ｂ上の酸化膜２３、２４の膜厚を増加させることが可能となる。
このため、アスペクト比が高く、間隔が狭い配線層２２ａとともにヒューズ２２ｂが絶縁層２１上に設けられた場合においても、装置を交換することなく、配線層２２ａ間の酸化膜２３、２４にボイドが形成されることを防止することが可能となるとともに、スループットの劣化を抑制しつつ、ヒューズ２２ｂを酸化膜２３、２４で保護することが可能となる。
【００３７】
図３は、本発明の第２実施形態に係るヒューズの製造方法を示す断面図である。
図３（ａ）において、絶縁層３１上に成膜されたＡｌなどの金属膜をパターニングすることにより、絶縁層３１上の配線形成領域Ｒ１１に配線層３２ａを形成するとともに、絶縁層３１上のヒューズ形成領域Ｒ１２にヒューズ３２ｂを形成する。なお、配線層３２ａおよびヒューズ３２ｂの厚みＨ１１は、例えば、３０００〜１００００Å程度とすることができる。
【００３８】
次に、図３（ｂ）に示すように、絶縁層３１上に配線層３２ａおよびヒューズ３２ｂが形成された半導体ウェハＷを図１の反応炉に搬入する。そして、ＳｉＨ４とＯ２とＡｒの混合ガスを導電性チャンバ１内に導入し、高周波電力発生装置１１および低周波電力発生装置１２をオンすることにより、高密度プラズマＣＶＤのバイアスがある状態で、配線層３２ａおよびヒューズ３２ｂが形成された絶縁層３１上に酸化膜３３を形成する。なお、酸化膜３３の厚みＨ１２は、例えば、６０００Å程度とすることができる。
【００３９】
ここで、高密度プラズマＣＶＤのバイアスがある状態では、酸化膜３３のスパッタリングを伴いつつ、デポジションを進めることができるので、ギャップフィル特性を向上させることができ、配線層３２ａの間の隙間にボイドが発生することを防止しつつ、配線層３２ａおよびヒューズ３２ｂ上に酸化膜３３を形成することができる。
【００４０】
次に、図３（ｃ）に示すように、低周波電力発生装置１２をオンしたまま、高周波電力発生装置１１をオフすることにより、高密度プラズマＣＶＤのバイアスがない状態で、酸化層３３上に酸化膜３４を形成する。なお、酸化膜３４の厚みＨ１３は、例えば、３０００Å程度とすることができる。また、高密度プラズマＣＶＤのバイアスがないと、スパッタリングが抑制されながら酸化膜３４のデポジションが行われるので、酸化層３３に比べて酸化膜３４の緻密性を低くすることができる。
【００４１】
ここで、高密度プラズマＣＶＤのバイアスをオフすることにより、酸化膜３４形成時のスパッタリングが抑制され、デポ／スパッタ比が上昇するので、酸化膜３４形成時のスループットを向上させることができる。
また、酸化膜３４の下層には酸化層３３が既に形成され、配線層３２ａの間の隙間は酸化膜３３でほぼ埋め込まれているので、高密度プラズマＣＶＤのバイアスをオフしたことにより、酸化膜３４形成時のギャップフィル特性が低下した場合においても、配線層３２ａの間の隙間にボイドが発生することを防止することができる。
【００４２】
次に、図３（ｄ）に示すように、プラズマＣＶＤにより、窒化珪素膜などの保護３５を酸化膜３４上に形成する。
次に、図３（ｅ）に示すように、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、保護膜３５に開口部３６を形成し、ヒューズ形成領域Ｒ１２の酸化膜３４を露出させる。
【００４３】
このように、プラズマＣＶＤのバイアスをオン／オフしながら、酸化膜３３、３４の成膜を行なうことにより、デポレートの高い条件でヒューズ３２ｂ上に酸化膜３３、３４を形成した後に、ギャップフィル特性の良好な条件で狭い配線層３２ａの間の隙間を埋め込むことを可能となる。
このため、アスペクト比が高く、間隔が狭い配線層３２ａにヒューズ３２ｂが設けられた場合においても、装置を交換することなく、配線層３２ａ間の酸化膜３３、３４にボイドが形成されることを防止することが可能となるとともに、スループットの劣化を抑制しつつ、ヒューズ３２ｂ上の酸化膜３３、３４の厚みを増加させて、ヒューズ３２ｂを酸化膜３３、３４で保護することが可能となる。
【００４４】
なお、上述した実施形態では、高密度プラズマの例として、ＩＣＰ（ｉｎｄｕｃｔｉｖｅｌｙ  ｃｏｕｐｌｅｄ  ｐｌａｓｍａ：誘導結合型プラズマ）を例にとって説明したが、ＴＣＰ（ｔｒａｎｓｆｅｒ  ｃｏｕｐｌｅｄ  ｐｌａｓｍａ：誘導結合型プラズマ）、ＨＥＰ（ｈｅｌｉｃｏｎ−ｗａｖｅ  ｅｘｃｉｔｅｄｐｌａｓｍａ：ヘリコン波励起プラズマ）、ＳＷＰ（ｓｕｒｆａｃｅ  ｗａｖｅ  ｐｌａｓｍａ：サーフェスウェイブプラズマ）、ＥＣＲ（ｅｌｅｃｔｒｏｎｃｙｃｌｏｔｒｏｎ  ｒｅｓｏｎａｎｃｅ：電子サイクロトロン共鳴）プラズマなどを用いるようにしてもよい。
【００４５】
また、上述した実施形態では、ヒューズを半導体装置に形成する場合について説明したが、本発明は半導体装置に限定されることなく、例えば、液晶表示装置、有機ＥＬ素子、ビルドアップ多層配線板などに適用するようにしてもよい。
さらに、スループットの劣化を抑制しつつ、ヒューズを酸化膜で保護するために、バイアスのオン／オフ制御を行ないながら、ヒューズ上に酸化膜を成膜する方法について説明したが、バイアスのパワーを連続的に増減させながら、ヒューズ上に酸化膜を成膜するようにしてもよい。
【図面の簡単な説明】
【図１】一実施形態の薄膜形成に使用される反応炉の構成を示す断面図。
【図２】第１実施形態に係るヒューズの製造方法を示す断面図。
【図３】第２実施形態に係るヒューズの製造方法を示す断面図。
【図４】従来のヒューズの製造方法を示す断面図。
【符号の説明】
１  導電性チャンバ、２  出し入れ口、３  セラミックドーム、４  アルミベース、５  静電チャック、６  シリンダ、７  半球状誘導コイル、８  排気ゲート９  、ターボポンプ、１０  ガス噴射部、１１  高周波電力発生装置、１２  低周波電力発生装置、１３  コントロールバルブ、２１、３１  絶縁層、２２ａ、３２ａ  配線層、２２ｂ、３２ｂ  ヒューズ、２３、２４、３３、３４  酸化膜  ２５、３５  保護膜、２６、３６  開口部、Ｒ１、Ｒ１１  配線形成領域、Ｒ２、Ｒ１２  ヒューズ形成領域
【図１】
2004235457.tif 000003
【図２】
2004235457.tif 000004
【図３】
2004235457.tif 000005
【図４】
2004235457.tif 000006