(57)【要約】【課題】入力信号をＶＳＳ基準で増幅する際に、所望の出力電圧を出力可能な演算増幅器の提供。【解決手段】入力信号をＶＳＳ基準で増幅する際に、演算増幅器１００の持つオフセット電圧が入力信号を減衰させることのないように、演算増幅器１００に正の極性のオフセット電圧を持たせるように調整することにより、微小入力信号の増幅が行えるようになった。【選択図】    図８
2004235868.tif 000002
【特許請求の範囲】
【請求項１】
同相入力電圧が入力される入力電圧端子と、
出力電圧を出力する出力電圧端子と、
前記出力電圧を分圧する分圧回路と、
前記同相入力電圧に基づいた信号が非反転入力端子に入力されており、前記分圧回路の出力に基づいた信号が反転増幅端子に入力されている前記演算増幅器と、
前記入力電圧端子に正の極性のオフセット電圧を印加する第１のオフセット調整回路と、を有し、前記演算増幅器の出力に基づいた信号が前記出力電圧として出力されることを特徴とする演算増幅回路。
【請求項２】
前記分圧回路の出力に負の極性のオフセット電圧を印加する第２のオフセット調整回路を有することを特徴とする請求項１に記載の演算増幅回路。
【請求項３】
前記同相入力電圧がＶＳＳであることを特徴とする請求項１または２に記載の演算増幅回路。
【請求項４】
請求項１ないし３に記載の演算増幅回路を有することを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負の電源電圧（ＶＳＳ）基準で増幅する非反転増幅回路で用いる演算増幅回路に関する。
【０００２】
【従来の技術】
従来の演算増幅器は、演算増幅器のもつオフセット電圧がゼロ（０Ｖ）を中心にばらつきを持つ。最も理想的な演算増幅器はオフセット電圧がゼロであるが、集積回路で用いるデバイスのプロセスばらつきのために、オフセット電圧を完全にゼロにすることは不可能である。通常はトリミングをすることによって、オフセット電圧をゼロに近づけている（例えば、非特許文献１参照。）。そのため、オフセット電圧がゼロ（０Ｖ）を中心にばらつきを持つことになる。
【０００３】
従来の演算増幅器におけるオフセット電圧のトリミングの例を図５に示す。この回路では、演算増幅器の入力段である差動増幅回路の負荷抵抗をフューズで切ることにより、オフセット電圧のトリミングを行っている（例えば、非特許文献１参照。）。このように構成された演算増幅器のオフセット電圧は、図２に示すように、０Ｖを中心にして正規分布するようになる。
【０００４】
このような演算増幅器を用いた従来の非反転増幅回路の回路構成の例を図１０に示す（例えば、特許文献１参照。）。単電源動作の演算増幅器を用いて図１０の回路を構成する場合、正の電源電圧ＶＤＤと負の電源電圧０Ｖ（すなわちＶＳＳ）の中間電圧であるＶＤＤ／２を中心にして振幅をもつ信号を入力し、ＶＤＤ／２を基準にして増幅した電圧を出力するのが一般的である。このときは図２に示すように演算増幅器のオフセット電圧がゼロを中心にして正側負側の両方にばらつきを持っても、大きな問題は生じない。オフセット電圧の分が増幅されて出力に現れる程度である。
【０００５】
【非特許文献１】
Ｐ．Ｒ．  Ｇｒａｙ  ａｎｄ  Ｒ．Ｇ．  Ｍｅｙｅｒ，  Ａｎａｌｙｓｉｓ  ａｎｄ  Ｄｅｓｉｇｎ  ｏｆ  Ａｎａｌｏｇ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ，  ２ｎｄ  Ｅｄ．  ｐｐ．３９１，  Ｎｅｗ  Ｙｏｒｋ：  Ｗｉｌｅｙ，  １９８４．
【０００６】
【特許文献１】
特開平７−２４５５３７号公報  （第３−９貢、図５）
【０００７】
【発明が解決しようとする課題】
しかしながらアプリケーションによっては、負の電源電圧ＶＳＳ（すなわち０Ｖ）を基準にして振幅をもつ信号を入力し、ＶＳＳを基準にして増幅した電圧を出力する図１１に示す回路を用いる場合がある。アプリケーションの一例として、イメージセンサの出力電圧をＶＳＳ基準で非反転増幅する場合が挙げられる。
【０００８】
従来の演算増幅器では、図２に示すようにトリミング後のオフセット電圧がゼロを中心にして正側と負側の両方にばらつきを持つ。このため、ＶＳＳ基準の信号を非反転増幅する回路において用いられる演算増幅器が負の極性のオフセット電圧を持っている場合が生じる。このとき、負の極性のオフセット電圧が信号の振幅を減衰する方向に働く。
【０００９】
もし信号がＶＳＳ＋３ｍＶ程度の微小電圧で、一方演算増幅器のオフセット電圧が−５ｍＶあるとすると、信号はオフセット電圧によって減衰されてしまい、出力が得られなくなってしまう（図４（ａ））。信号がＶＳＳ  ＋  １０ｍＶ程度であっても、演算増幅器のオフセット電圧が−５ｍＶあるとすると、信号がＶＳＳ  ＋  ５ｍＶに達するまでの間は、出力が得られないため、出力電圧の立ち上がりが遅れてしまう（図４（ｂ））。
【００１０】
このように従来の演算増幅器では、オフセット電圧がゼロを中心にして正側負側の両方にばらつきを持つため、プロセスばらつきによっては信号電圧がオフセット電圧より大きくなるまで出力電圧が得られない、又は、出力電圧の立ち上がりが遅れてしまうという欠点を有していた。
【００１１】
【課題を解決するための手段】
上記問題点を解決するために、この発明は、演算増幅器に正の極性のオフセット電圧を持たせる構成とした。上記のように構成された演算増幅器では、ＶＳＳ基準の非反転増幅回路を構成したときに、入力電圧がオフセット電圧の分だけ減衰することがないため、信号電圧がオフセット電圧より大きくなるまで出力電圧が得られない不具合や、出力電圧の立ち上がりが遅れてしまうという不具合が生じない。
【００１２】
また、オフセット電圧のトリミングを行うときの演算増幅器の同相入力電圧はＶＳＳとして行うようにする。このようにすることで、ＶＳＳ基準で非反転増幅を行う際のオフセット電圧を確実に正の極性にすることができる。
【００１３】
【発明の実施の形態】
本願発明にかかる演算増幅回路は、同相入力電圧が入力される入力電圧端子と、出力電圧を出力する出力電圧端子と、出力電圧を分圧する分圧回路と、を有する。さらに、同相入力電圧に基づいた信号が非反転入力端子に入力されており、分圧回路の出力に基づいた信号が反転増幅端子に入力されている演算増幅器と、を有する。このような構成において、入力電圧端子に正の極性のオフセット電圧を印加するオフセット調整回路と、を有し、前記演算増幅器の出力に基づいた信号が出力電圧として出力される。
【００１４】
これにより、微小信号電圧に対して、演算増幅器の出力が正の方向に増加するように、正の極性のオフセット電圧もたせることで、微小信号の立ち上がりが遅れることなく得られるようになる。また微小入力信号に対して、出力が出ないというような不具合を生じなくなる。
【００１５】
【実施例】
以下に、この発明の実施例を図面に基づいて説明する。図８は、この発明による演算増幅器を用いた非反転増幅回路の構成図の一例である。演算増幅器１００は単電源動作で、正の電源電圧ＶＤＤを与え、負の電源電圧ＶＳＳには０Ｖを与えるものとする。また入力信号は０Ｖ基準で入力し、増幅は０Ｖ基準で増幅するものとする。
非反転増幅回路の入力端子１３０と演算増幅器１００の非反転入力端子の間にオフセット電圧調整回路１２０を接続する。オフセット電圧調整回路１２０が、入力端子１３０に対して演算増幅器１００の非反転入力端子に正の電圧がかかる向きの電圧（図８に示す向きの極性の電圧）を発生するようにオフセット電圧調整回路１２０を調整する。入力端子１３０の電圧はこのオフセット電圧の分だけ上乗せされて演算増幅器１００の非反転入力端子に加えられる。
【００１６】
このときの入力電圧と出力電圧の関係を図３に示す。入力電圧の立ち上がりから遅れることなく、出力電圧が立ち上がる。
【００１７】
演算増幅器に正の極性のオフセット電圧をもたせる方法としては、オフセット電圧トリミングのねらい値を正の値とし、トリミング後のオフセット電圧が０Ｖ以上になるようにする。トリミング後のオフセット電圧の分布の例を図１に示す。オフセット電圧トリミングの合わせこみにおいては、合わせこみの精度のために、合わせこんだオフセット電圧にばらつきが生じる。ばらつきを含んだ範囲で、トリミング後のオフセット電圧が０Ｖ以上になるようにする。電圧の極性については、図８において入力端子１３０に対して演算増幅器１００の非反転入力端子に正の電圧がかかる向きのオフセット電圧を正の極性と定義する。
【００１８】
一例として、オフセット電圧トリミングの合わせこみの精度が±２．５ｍＶであるならば、オフセット電圧トリミングの合わせこみのねらい値を＋３．５ｍＶにする。こうすることによって、オフセット電圧トリミング後のオフセット電圧は、＋１ｍＶから＋６ｍＶの範囲に分布する。
【００１９】
演算増幅器に正の極性のオフセット電圧をもたせる方法としては、図８のほかに、図９のように反転入力端子側にオフセット電圧を与えることもできる。また、図７のように反転入力端子と非反転入力端子の両方にオフセット電圧を与える方法もある。
【００２０】
オフセット電圧の合わせこみ回路の一例を図６の回路を用いて説明する。この回路では入力電圧をソースフォロワ回路で受ける。このソースフォロワに流れる定電流源をＮＭＯＳトランジスタ２１０−２１５で構成し、フューズ２０１〜２０４を任意に切ることでソースフォロワに流れる電流を変化させる。こうすることによって、入力のＮＭＯＳトランジスタ２２０、２２１のゲート・ソース間電圧が変化し、オフセット電圧が変化する。
【００２１】
従来のオフセット電圧の合わせこみでは、オフセット電圧がゼロになるようにフューズ２０１〜２０４を切るが、本発明ではオフセット電圧が正の極性を持つようにフューズ２０１〜２０４を切る。
【００２２】
この例ではフューズ２０１、２０２のどちらか一方又は両方を切ることにより、ＮＭＯＳトランジスタ２２０のドレイン電流が減少し、ＮＭＯＳトランジスタ２２０のゲート・ソース間電圧が減少する。その結果、ＮＭＯＳトランジスタ２２０のソース電位は上昇する。演算増幅器には、負帰還がかかるのでＮＭＯＳトランジスタ２２０のソース電位とＮＭＯＳトランジスタ２２１のソース電位は等しくなる。ＮＭＯＳトランジスタ２２１のゲート・ソース間電圧はＮＭＯＳトランジスタ２２０のゲート・ソース間電圧よりも大きいため、ＮＭＯＳトランジスタ２２１のゲート電位は、ＮＭＯＳトランジスタ２２０のゲート電位よりも上がる。これは図８に示すように入力端子１３０の入力電圧に対して正のオフセット電圧を演算増幅器１００の非反転入力端子に与えることに相当する。
【００２３】
オフセット電圧の合わせこみを行う際は、演算増幅器の同相入力電圧をＶＳＳとしてトリミングを行う。なぜならば入力電圧はＶＳＳ基準で入力され、非反転増幅回路においてＶＳＳ基準で増幅されるからである。
【００２４】
トリミング前の演算増幅器におけるオフセット電圧の分布は図１に示すようにかなり広い電圧範囲に分布している。このオフセット電圧をトリミングした後に、図１に示すような正の極性のオフセット電圧を持たせるには、図７に示すようにオフセット電圧調整回路を演算増幅器１００の非反転入力端子と反転入力端子の両方に入れる必要がある。図６の回路はその一例である。
【００２５】
また図９に示すように反転入力端子に出力電圧を抵抗分割した電圧に対して負の極性の電圧がかかるようにオフセット電圧を与えることによっても、演算増幅器に正の極性のオフセット電圧を持たせることができる。
【００２６】
さらに、以上のような演算増幅回路を有する電子機器は、より正確な動作が可能となるという効果を奏する。
【００２７】
【発明の効果】
微小信号電圧に対して、演算増幅器の出力が正の方向に増加するように、正の極性のオフセット電圧もたせることで、微小信号の立ち上がりが遅れることなく得られるようになる。また微小入力信号に対して、出力が出ないというような不具合を生じなくなる。
【図面の簡単な説明】
【図１】本発明の演算増幅器のオフセット電圧の分布図である。
【図２】従来の演算増幅器のオフセット電圧の分布図である。
【図３】本発明の演算増幅器によるオフセット電圧の極性が正のときの、非反転増幅回路の入力電圧と出力電圧の関係図である。
【図４】従来の演算増幅器におけるオフセット電圧の極性が負のときの、非反転増幅回路の入力電圧と出力電圧の関係図である。
【図５】従来のオフセット電圧調整回路を利用した演算増幅器の構成図である。
【図６】オフセット電圧調整回路を利用した演算増幅器の構成図である。
【図７】本発明のオフセット電圧調整回路つき演算増幅器の構成図である。
【図８】本発明のオフセット電圧調整回路つき演算増幅器の構成図である。
【図９】本発明のオフセット電圧調整回路つき演算増幅器の構成図である。
【図１０】従来の非反転増幅回路の構成図である。
【図１１】オフセット電圧調整回路を利用した演算増幅器の構成図である。
【符号の説明】
１００  演算増幅器
１１０、１１１  抵抗
１２０、１２１  オフセット電圧調整回路
１３０  非反転増幅回路入力端子
１３１  非反転増幅回路出力端子
２００、２０１、２０２、２０３、２０４、２０５  フューズ
２１０、２１１、２１２、２１３、２１４、２１５、２２０、２２１  ＮＭＯＳトランジスタ
【図１】
2004235868.tif 000003
【図２】
2004235868.tif 000004
【図３】
2004235868.tif 000005
【図４】
2004235868.tif 000006
【図５】
2004235868.tif 000007
【図６】
2004235868.tif 000008
【図７】
2004235868.tif 000009
【図８】
2004235868.tif 000010
【図９】
2004235868.tif 000011
【図１０】
2004235868.tif 000012
【図１１】
2004235868.tif 000013