(57)【要約】【課題】高いスループットで極めて不純物の少ない高品質な半導体能動層、ＭＯＳ界面を得る。【解決手段】半導体層形成、レーザー結晶化、酸素プラズマ処理、ゲート絶縁膜堆積を真空一括で行う。その際、酸素プラズマ処理によって形成される半導体層上の酸化膜をエッチングガスによってプラズマドライエッチングする。【選択図】    図１
2004349581.tif 000002
【特許請求の範囲】
【請求項１】
基板上にチャンネル部となる半導体層を形成する第１工程と、前記半導体層を結晶化する第２工程と、前記半導体層に酸素プラズマ処理を行う第３工程と、前記酸素プラズマ処理によって形成されたシリコン酸化層を除去する第４工程と、前記半導体層上にゲート絶縁膜を形成する第５工程と、を具備し、前記第２工程乃至前記第５工程を真空連続で行うことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
請求項１に記載の薄膜トランジスタの製造方法において、前記第１工程及び前記第２工程を真空連続で行うことを特徴とする薄膜トランジスタの製造方法。
【請求項３】
請求項１に記載の薄膜トランジスタの製造方法において、前記第３工程及び前記第４工程を同一のチャンバー内で行うことを特徴とする薄膜トランジスタの製造方法。
【請求項４】
請求項１に記載の薄膜トランジスタの製造方法において、前記シリコン酸化膜を、希ガスにて希釈したエッチングガスによって除去することを特徴とする薄膜トランジスタの製造方法。
【請求項５】
請求項１に記載の薄膜トランジスタの製造方法において、前記第４工程ではエッチングガスとしてＮＦ３を用いて前記シリコン酸化膜を、除去することを特徴とする薄膜トランジスタの製造方法。
【請求項６】
請求項１乃至請求項５に記載の方法により製造された薄膜トランジスタを表示画素の駆動素子として備える、電気光学装置。
【請求項７】
請求項６に記載の電気光学装置を備える、電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタの製造方法、及びその薄膜トランジスタを表示画素のスイッチング素子として備える電気光学装置、及び電子機器に関し、特に、単結晶半導体基板上あるいは絶縁体上薄膜トランジスタを形成するのに好適な薄膜トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
従来、多結晶シリコン（ｐｏｌｙ−Ｓｉ）等の半導体薄膜は薄膜トランジスタ（ＴＦＴ）や太陽電池に広く利用されている。とりわけｐｏｌｙ−ＳｉＴＦＴは、キャリア移動度が高い上、ガラス基板のような透明の絶縁基板上に作製できるという特徴を生かして、液晶表示装置、液晶プロジェクターや有機ＥＬ表示装置などのスイッチング素子、或いは液晶駆動用ドライバの回路素子として広く用いられている。
【０００３】
ガラス基板上に高性能なＴＦＴを作製する方法としては高温プロセスと呼ばれている製造方法がすでに実用化されている。ＴＦＴの製造プロセスの中でも、最高温度が１０００℃程度の高温を用いるプロセスを一般的に高温プロセスと呼んでいる。高温プロセスの特徴は、シリコンの固相成長により比較的良質の多結晶シリコンを成膜する事ができる点、シリコンの熱酸化により良質のゲート絶縁層を得ることができる点、及び清浄な多結晶シリコンとゲート絶縁層との界面を形成できる点である。高温プロセスではこれらの特徴により、高移動度でしかも信頼性の高い高性能ＴＦＴを安定的に製造することができる。しかし、高温プロセスでは固相成長によりＳｉ膜の結晶化をおこなうために、６００℃程度の温度で４８時間程度の長時間の熱処理を必要とする。これは大変長時間の工程であり、工程のスループットを上げるためには必然的に熱処理炉を多数必要とし、低コスト化が難しいという点が課題である。加えて、耐熱性の高い絶縁性基板として石英ガラスを使わざるを得ないため基板価格が高く、大面積化には向かないとされている。
【０００４】
一方、工程温度を下げ、安価な大面積ガラス基板上にｐｏｌｙ−ＳｉＴＦＴを作製するための技術が低温プロセスと呼ばれる技術である。ＴＦＴの製造プロセスの中でも、最高温度が概ね６００℃以下の温度環境下において比較的安価な耐熱性ガラス基板上にｐｏｌｙ−ＳｉＴＦＴを製造するプロセスは一般に低温プロセスと呼ばれている。低温プロセスでは発振時間が極短時間のパルスレーザーを用いてシリコン膜の結晶化をおこなうレーザー結晶化技術が広く使われている。レーザー結晶化とは、基板上のシリコン薄膜に高出力のパルスレーザー光を照射することによって瞬時に溶融させ、これが凝固する過程で結晶化する性質を利用する技術である。最近ではガラス基板上のアモルファスシリコン膜にエキシマレーザービームを繰り返し照射しながらスキャンすることによって大面積のｐｏｌｙ−Ｓｉ膜を作製する技術が広く使われるようになった。また、ゲート絶縁層としてはプラズマＣＶＤを用いた成膜方法により二酸化珪素（ＳｉＯ２）膜が大面積基板上に成膜可能となった。これらの技術によって、現在では一辺が数十センチほどもある大型のガラス基板上にｐｏｌｙ−ＳｉＴＦＴが作製可能となっている。
【０００５】
しかし、この低温プロセスで問題となるのが、能動層となる半導体層（ｐｏｌｙ−Ｓｉ）内部および、半導体層とゲート絶縁膜界面に局在する捕獲準位である。この捕獲準位によって、電圧の印加によって本来能動層を移動するはずのキャリアが捕獲され、伝導に寄与できず、ＴＦＴの移動度の低下、閾値電圧の増大といった悪影響を及ぼす。この問題を解決すべく、現状ではｐｏｌｙ−Ｓｉ膜を水素プラズマ処理する技術が広く知られている。水素プラズマにより発生された活性な水素原子、イオンやラジカルは捕獲準位の原因であるダングリングボンドと容易に結合する。これによりダングリングボンドは電気的に不活性化し、実効的に捕獲準位を低減することが可能である。しかし、水素プラズマ処理は捕獲準位を不活性化すると同時に、シリコン結合を切断しダングリングボンド（すなわち捕獲準位）を発生するという性質を持っていることが分かっている。このことは、水素プラズマ処理ではｐｏｌｙ−Ｓｉ膜中の捕獲準位を完全に低減しきれないことを意味し、これが水素プラズマによりｐｏｌｙ−Ｓｉ膜中の捕獲準位を終端するプロセスの問題点である。
【０００６】
以上の水素プラズマ処理の問題点を解決する手段として、ｐｏｌｙ−Ｓｉ膜中の欠陥を終端するために酸素プラズマ処理を用いる方法がある。図２にリンを７×１０１７（ｃｍ−３）ドープしたアモルファスシリコン膜にレーザー結晶化した後、水素プラズマまたは酸素プラズマ処理を行ったｐｏｌｙ−ｓｉ膜の電気伝導度を示す。酸素プラズマ処理は水素プラズマ処理に比べ電気伝導度が高いことが分かる。これは、酸素プラズマ処理のほうがｐｏｌｙ−ｓｉ膜内に存在している捕獲準位をより多く終端し、不活性化していることを示す。これは、上述した水素プラズマによるダングリングボンドの発生が酸素プラズマでは起こらないためである。また、酸素により終端された捕獲準位は水素により終端された捕獲準位より熱的に安定である。これはＳｉ−Ｏ結合エネルギーがＳｉ−Ｈ結合エネルギーより高く、一旦結合が形成されると容易には切れないことを意味する。この性質はデバイスの信頼性として極めて重要である。すなわち、ピンチオフ領域でＴＦＴを駆動する場合、ドレイン近傍で大量のホットキャリアが発生し、これがプラズマ処理により終端されていた捕獲準位を再び発生させる原因となる。特にシリコンと結合した水素は４００℃程度の温度で脱離してしまうため、ホットキャリアにより容易に脱離し、捕獲準位を発生されるのでデバイスの劣化を招く。一方、酸素により終端されたＳｉ−Ｏ結合は結合エネルギーが高く容易には切れないため、ホットキャリア耐性に優れており、結果的には信頼性を高めるという特徴を有する。
【０００７】
以上のように酸素プラズマには多くの長所がある反面、ｐｏｌｙ−ｓｉ膜に直接、同処理を行うと表面に高い界面準位を持った酸化膜を形成してしまうという欠点を有する。
【０００８】
この欠点を解消するため、従来の技術では、酸素プラズマ処理を行った後、一旦大気に曝し、ウェットエッチングにて、酸素プラズマによって形成された酸化膜を除去し、その後良好なゲート絶縁膜を形成している（例えば、非特許文献１参照。）。この技術は、高いスループットを得るためには大きな障害となる。なぜならば、自然酸化膜を除去する際に一般的に用いられている弗酸溶液中でのウェットエッチングは、エッチング、純水洗浄、乾燥の工程でおよそ３０分を要するからである。
【０００９】
また、量産する際のバッチ処理を考慮した場合、ゲート絶縁膜形成時の真空チャンバー内に入る時間がバッチの最初と最後で大きく異なる。これは、バッチの最後では自然酸化膜が形成されてしまうことを意味し、これによってｐｏｌｙ−ｓｉ膜とゲート絶縁膜の界面に、より高いの捕獲準位が形成され、特性を大きく低下させるとともに、基板ごとのＴＦＴ特性のバラツキを発生させる原因となる。
【００１０】
また、大気中に曝すことにより、半導体膜上にハイドロカーボン等の不純物が付着する問題がある。これは、その不純物がポリシリコンと絶縁膜の界面における捕獲準位となり、ＴＦＴ特性を大きく低下させる原因となる。
【００１１】
上記問題を解決するため、第１層ゲート絶縁膜を形成した後にマイクロ波励起プラズマによって酸素プラズマ処理を行う方法もある（例えば、特許文献１参照。）。これにより、半導体層とゲート絶縁膜界面への不純物の混入、界面準位形成を阻止することが可能となるとともに、スループットの向上やバッチ間でのバラツキの改善ができる。しかしながら、マイクロ波励起プラズマは、効果的に欠陥を低減できる反面、基板全体に均一なプラズマを発生させることが非常に困難である、これは、大面積基板への適応を考慮した場合、特に問題となる。つまり、欠陥終端効果のバラツキが、ＴＦＴ素子間のバラツキとなるからである。また、マイクロ波プラズマ以外のプラズマ源の場合には、ゲート絶縁膜上からのプラズマ処理は、半導体層に直接プラズマ処理を行うプロセスと同程度の効果を得ることが難しく、処理時間としても長時間を要する。
【００１２】
【非特許文献１】
ＩＥＥＥ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥ  ＬＥＴＴＥＲＳ，  ＶＯＬ．２３，  ＮＯ．７  ＪＵＬＹ  ２００２  （第４０７項−第４０９項）
【特許文献１】
特開２００２−２３７５９９号公報
【００１３】
【発明が解決しようとする課題】
そこで本発明は上述の諸課題を鑑み、ｐｏｌｙ−Ｓｉ膜中およびゲート絶縁膜界面との捕獲準位の低減と不純物の混入を阻止することによって、ｐｏｌｙ−ＳｉＴＦＴの特性向上を実現する薄膜トランジスタの製造方法であり、尚且つ素子間のバラツキを低減し、スループットを大幅に改善することを可能とする製造方法であり、更にはこれを用いた高性能な電気光学装置及び電子機器を提供する技術を与えるものである。
【００１４】
【課題を解決するための手段】
上記課題を解決するために本発明の薄膜トランジスタの製造方法は、基板上にチャンネル部となる半導体層を形成する第１工程と、前記半導体層を結晶化する第２工程と、前記半導体層に酸素プラズマ処理を行う第３工程と、前記酸素プラズマ処理によって形成されたシリコン酸化層を除去する第４工程と、前記半導体層上にゲート絶縁膜を形成する第５工程と、を具備し、前記第２工程乃至前記第５工程を真空連続で行うことを特徴とする。
【００１５】
また、前記第１工程及び前記第２工程を真空連続で行うことを特徴とする。
【００１６】
また、前記第３工程及び前記第４工程を同一のチャンバー内で行うことを特徴とする。
【００１７】
また、前記シリコン酸化膜を、希ガスにて希釈したエッチングガスによって除去することを特徴とする。
【００１８】
また、前記第４工程ではエッチングガスとしてＮＦ３を用いて前記シリコン酸化膜を、除去することを特徴とする。
【００１９】
また、本発明の電機光学装置は、上記のうちいずれかに記載された方法により製造された薄膜トランジスタを表示画素の駆動素として備えることを特徴とする。これによりＬＣＤや有機ＥＬ表示装置にメモリーや指紋センサー、更には演算機能を有する回路郡を備えることが可能となり、より高機能な表示装置を提供することができる。
【００２０】
また、本発明の電子機器は上記の電気光学装置を備える。このような電子機器として、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、プロジェクタ、ファックス装置、デジタルカメラ、携帯型テレビ、携帯情報端末、電子手帳、多機能カードなどが好適である。
【００２１】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。図１に本発明の半導体薄膜製造工程断面図を示す。
【００２２】
（１．半導体層の形成）
本願発明の実施のためには通常、基板（１００）の上に下地保護膜（１０１）を形成しその上に半導体薄膜（１０２）を形成するので、この一連の形成方法について説明する。
【００２３】
本発明を適応し得る基板（１００）としては金属等の導電性物質、シリコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ２Ｏ３）や窒化アルミニウム（ＡｌＮ）等のセラミック材料、溶融石英やガラス等の透明または非透明絶縁性物質、シリコン、ゲルマニウムウェーハー等の半導体物質、並びにそれを加工したＬＳＩ基板等が可能である。半導体膜は基板上に直接、又は下地保護膜や下部電極等を介して堆積する。
【００２４】
下地保護膜（１０１）としては酸化硅素膜（ＳｉＯＸ：０＜ｘ≦２）や窒化硅素膜（Ｓｉ３ＮＸ：０＜ｘ≦４）等の絶縁性物質が挙げられる。ＴＦＴなどの薄膜半導体装置を通常のガラス基板上に作成する場合の様な半導体膜への不純物制御が重要である時、ガラス基板中に含まれているナトリウム（Ｎａ）、カリウム（Ｋ）等の可動イオンが半導体膜中に混入しない様に下地保護膜を形成した後に半導体膜を堆積する事が好ましい。金属材料などの導電性材料を基板として用い、且つ半導体膜が金属基板と電気的に絶縁されていなければならない場合には、絶縁性を確保する為に当然下地保護膜は必要不可欠である。更に半導体基板やＬＳＩ素子上に半導体膜を形成する時にはトランジスタ間や配線間の層間絶縁膜が同時に下地保護膜でもある。
【００２５】
下地保護膜はまず基板を純水やアルコールなどの有機溶剤で洗浄した後、基板上に常圧化学気相堆積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等のＣＶＤ法或いはスパッター法等で形成する。  下地保護膜として酸化硅素膜を用いる場合、常圧化学気相堆積法では基板温度を２５０℃程度から４５０℃程度としてモノシラン（ＳｉＨ４）や酸素を原料として堆積し得る。プラズマ化学気相堆積法やスパッター法では基板温度は室温から４００℃程度である。下地保護膜の膜厚は基板からの不純物元素の拡散と混入を防ぐのに十分な厚さが必要で、その値は最小で１００ｎｍ程度以上である。ロット間や基板間のばらつきを考慮すると２００ｎｍ程度以上が好ましく、３００ｎｍ程度あれば保護膜としての機能を十分に果たし得る。下地保護膜がＩＣ素子間やこれらを結ぶ配線等の層間絶縁膜を兼ねる場合には、通常４００ｎｍから６００ｎｍ程度の膜厚となる。絶縁膜が余りにも厚くなると絶縁膜のストレスに起因するクラックが生ずる。その為最大膜厚は２μｍ程度が好ましい。生産性を考慮する必要が強い場合、絶縁膜厚は１μｍ程度が上限である。
【００２６】
次に半導体薄膜（１０２）について説明する。本発明が適用される半導体膜としてはシリコン（Ｓｉ）やゲルマニウム（Ｇｅ）等の四族単体の半導体膜の他に、シリコン・ゲルマニウム（ＳｉＸＧｅ１−Ｘ：０＜ｘ＜１）やシリコン・カーバイド（ＳｉＸＣ１−Ｘ：０＜ｘ＜１）やゲルマニウム・カーバイド（ＧｅＸＣ１−Ｘ  ：０＜ｘ＜１）等の四族元素複合体の半導体膜、ガリウム・ヒ素（ＧａＡｓ）やインジウム・アンチモン（ＩｎＳｂ）等の三族元素と五族元素との複合体化合物半導体膜、またはカドミウム・セレン（ＣｄＳｅ）等の二族元素と六族元素との複合体化合物半導体膜等がある。或いはシリコン・ゲルマニウム・ガリウム・ヒ素（ＳｉＸ  Ｇｅｙ  ＧａＺ  ＡｓＺ：ｘ＋ｙ＋ｚ＝１）と云った更なる複合化合物半導体膜やこれらの半導体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などのドナー元素を添加したＮ型半導体膜、或いはホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のアクセプター元素を添加したＰ型半導体膜に対しても本発明は適応可能である。これら半導体薄膜はＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、或いはスパッター法等や蒸着法等のＰＶＤ法で形成する。半導体膜としてシリコン膜を用いる場合、ＬＰＣＶＤ法では基板温度を４００℃程度から７００℃程度としてジシラン（Ｓｉ２Ｈ６）などを原料として堆積し得る。ＰＥＣＶＤ法ではモノシラン（ＳｉＨ４）などを原料として基板温度が１００℃程度から５００℃程度で堆積可能である。スパッター法を用いる時には基板温度は室温から４００℃程度である。この様に堆積された半導体膜の初期状態（ａｓ−ｄｅｐｏｓｉｔｅｄ状態）は非晶質や混晶質、微結晶質、或いは多結晶質等様々な状態があるが、本願発明において初期状態はいずれの状態であっても構わない。尚本願明細書中では非晶質の結晶化のみならず、多結晶質や微結晶質の再結晶化をも含めて総て結晶化と呼ぶ。半導体膜の膜厚はそれをＴＦＴに用いる時には２０ｎｍ程度から１００ｎｍ程度が適している。
【００２７】
（２．半導体薄膜のレーザー結晶化）
半導体薄膜形成後、基板を、真空を破ることなくレーザー照射チャンバーに搬送する。これによって、ハイドロカーボン等の不純物が半導体薄膜上に付着し、レーザー結晶化時に半導体層中に拡散してしまうことを阻止することが可能となる。また、大気に曝さないことにより半導体薄膜上に自然酸化膜が形成されることがなく、エッチングの工程を省くことができ、大幅なスループットの向上が可能となる。
【００２８】
ここでレーザー光について説明する。レーザー光は半導体薄膜（１０２）表面で強く吸収され、その直下の絶縁膜（１０１）や基板（１００）にはほとんど吸収されないことが望まれる。従ってこのレーザー光としては紫外域またはその近傍の波長を持つエキシマレーザー、アルゴンイオンレーザー、ＹＡＧレーザー高調波等が好ましい。また、半導体薄膜を高温に加熱すると同時に基板へのダメージを防ぐためには大出力でしかも極短時間のパルス発振であることが必要となる。従って、上記レーザー光の中でも特にキセノン・クロライド（ＸｅＣｌ）レーザー（波長３０８ｎｍ）やクリプトンフロライド（ＫｒＦ）レーザー（波長２４８ｎｍ）等のエキシマレーザーが最も適している。  次にこれらのレーザー光の照射方法について図３にそって述べる。レーザーパルスの強度半値幅は１０ｎｓ程度から５００ｎｓ程度の極短時間である。レーザー照射は基板（３００）を室温（２５℃）程度から４００℃程度の間とし、背景真空度が１０−４Ｔｏｒｒ程度から１０−９Ｔｏｒｒ程度の真空中にて行う。レーザー照射の一回の照射面積は対角５ｍｍ□程度から６０ｍｍ□程度の正方形または長方形状である。レーザー照射の一回の照射で例えば８ｍｍ□の正方形面積が結晶化できるビームを用いた場合について説明する。１カ所に１発のレーザー照射（３０１）をおこなった後、基板とレーザーとの位置を相対的に水平方向にわずかにずらす（３０３）。この後再び１発のレーザー照射（３０２）をおこなう。このショットアンドスキャンを連続的に繰り返していく事によって大面積の基板にも対応できる。更に具体的には、各照射毎に照射領域を１％程度から９９％程度ずらして行く（例えば５０％：先の例では４ｍｍ）。最初に水平方向（Ｘ方向）に走査した後、次に垂直方向（Ｙ方向）に適当量（３０４）ずらせて、再び水平方向に所定量（３０３）ずつずらせて走査し、以後この走査を繰り返して基板全面に第一回目のレーザー照射を行う。この第一回目のレーザー照射エネルギー密度は５０ｍＪ／ｃｍ２程度から６００ｍＪ／ｃｍ２程度の間が好ましい。第一回目のレーザー照射が終了した後、必要に応じて第二回目のレーザー照射を全面に施す。第二回目のレーザー照射を行う場合、そのエネルギー密度は一回目より高い値が好ましく、１００ｍＪ／ｃｍ２程度から１０００ｍＪ／ｃｍ２程度の間としても良い。走査方法は第一回目のレーザー照射と同じで正方形状の照射領域をＹ方向とＸ方向に適当量ずらせて走査する。更に必要に応じてエネルギー密度をより高くした第三回目或いは第四回目のレーザー照射を行う事も可能で有る。こうした多段階レーザー照射法を用いるとレーザー照射領域端部に起因するばらつきを完全に消失させる事が可能になる。多段階レーザー照射の各回目の照射に限らず通常の一段階照射でも、レーザー照射は総て半導体膜に損傷が入らぬエネルギー密度で行う。これ以外にも図４に示すように、照射領域形状を幅１００μｍ程度以上で長さが数１０ｃｍ以上のライン状（４０１）とし、このライン状レーザー光を走査して結晶化を進めても良い。この場合各照射毎のビームの幅方向の重なりはビーム幅の５％程度から９５％程度とする。ビーム幅が１００μｍでビーム毎の重なり量が９０％で有れば、一回の照射毎にビームは１０μｍ進むので同一点は１０回のレーザー照射を受ける事となる。通常半導体膜を基板全体で均一に結晶化させるには少なくとも５回程度以上のレーザー照射が望まれるので、照射毎のビームの重なり量は８０％程度以上が求められる。高い結晶性の多結晶膜を確実に得るには同一点が１０回程度から３０回程度の照射が行われる様に重なり量を９０％程度から９７％程度へと調整するのが好ましい。ラインビームを用いることによって１方向のスキャニングで広い面積の結晶化ができるので、前述の正方形ビームに比べてスループットを高められるというメリットがえられる。
【００２９】
ここで、レーザー照射による半導体薄膜に捕獲準位が形成されることについて説明する。レーザー照射により半導体薄膜は溶融・結晶化するので、シリコン膜の温度は１４００℃以上に上昇し、その後基板への熱拡散により１０１０（Ｋ／ｓ）程度のレートで急冷される。すなわち、レーザーを照射してからせいぜい１００ｎｓで溶融および結晶成長が完了するのである。これから容易に推察できるように、結晶粒界の形成時間が極端に短時間であるためシリコン原子同士が良好な結合を形成できず、結晶粒界ではダングリングボンドが大量に発生するという結果になる。これらダングリングボンドが捕獲準位を形成する。結果として、レーザー結晶化のような高速の結晶成長では結晶粒界に１０１８（ｃｍ−３）以上の捕獲準位が発生する。
【００３０】
（３．半導体薄膜のプラズマ処理）
本発明は、これらのダングリングボンドによる捕獲準位を低減する手段として、レーザー結晶化後、真空を破らずに酸素プラズマ処理（１０４）を行うことを特徴とする。これは、先に述べたように水素プラズマ処理に比べ、酸素プラズマ処理のほうがｐｏｌｙ−ｓｉ膜内に存在している捕獲準位をより多く終端し、不活性することができるからである（図２参照）。また、レーザー照射後真空一括でプラズマ処理を行うことによって、自然酸化膜の除去工程を省き高いスループットが得られるためである。
【００３１】
プラズマ処理チャンバー内にマスフローコントローラを経て酸素を導入し、平行平板ＲＦ電極により基板前面にプラズマ放電を行う。これによって、基板上に均一にプラズマ放電を行うことが可能となる。プラズマ処理時の基板温度は２００℃から４００℃が望ましい。プラズマ処理時間は５分から２０分程度が適している。また、プラズマ処理チャンバーはゲート絶縁膜形成時に使用するチャンバーと併用することが可能である。これによって、装置コストを低減させることができる反面、スループットの低下を招く。そのため、高いスループットを得るためには、プラズマ処理チャンバーは別に設けることが望ましい。
【００３２】
（４．酸化膜のエッチング）
次に、ＮＦ３を希ガスによって希釈したガスを使用し、酸素プラズマ処理時に形成された酸化膜（１０６）をプラズマエッチング（１０５）する。酸素プラズマによって形成された酸化膜は１０１２ｃｍ−２ｅＶ−１程度の非常に高い界面準位を有しており、高品質なｐｏｌｙ−ｓｉ膜と絶縁膜の界面を形成するためには、この酸化膜を除去することが必要不可欠である。
【００３３】
ＮＦ３は、エッチングガスとして一般的に使用されているＣＦ系のガスとは異なり、Ｓｉ上にＣＦＸ系ポリマーを形成することなくエッチングを行えるため、ｐｏｌｙ−Ｓｉ膜に不純物を付着させることがなく、後工程のゲート絶縁膜形成を真空連続にて行うことにより、ｐｏｌｙ−ｓｉ膜とゲート絶縁膜との界面に発生する不純物に起因した捕獲準位を大幅に低減することができる。
【００３４】
また、先に述べたとおり、ウェットエッチングを使用しないことから、高いスループットが得られるという大きな特徴を有している。
【００３５】
上記エッチングは非常に短時間のプロセスであるため、前工程のチャンバーと異なるチャンバーを使用した場合、搬送にかかる時間のほうが大きくなる。つまり、前工程である酸素プラズマ処理のチャンバーと同一にすることが、装置の価格面およびスループットの両面で有効である。
【００３６】
（５．第１段階ゲート絶縁膜形成）
次にゲート絶縁膜成膜（１０７）を行う。酸化膜のエッチング後、真空を破ることなくゲート絶縁膜形成チャンバーに搬送する。これによって、先述した、バッチ処理の最後においても自然酸化膜が形成されることがなく、基板間のバラツキおよび高い捕獲準位の形成を抑えることができる。
【００３７】
本発明の製造方法は、ゲート絶縁膜が２層となることが特徴であるため、本工程におけるゲート絶縁膜は、膜厚は５０ｎｍ以下が有効である。
【００３８】
本工程のゲート絶縁膜は、ｐｏｌｙ−ｓｉ膜との界面を形成するものであり、捕獲準位が１０１１ｃｍ−２ｅＶ−１以下であることが必要とされる。
【００３９】
ゲート絶縁膜の成膜方法としては、ＥＣＲプラズマＣＶＤ法、平行平板プラズマＣＶＤ法、ＩＣＰプラズマＣＶＤ法などがある。
【００４０】
（６．素子分離工程）
次にＴＦＴ素子同士を電気的に絶縁するために素子分離工程をおこなう。ここでは図１に示すように絶縁膜とｐｏｌｙ−Ｓｉ膜を連続でエッチングする。絶縁膜（１０７）上にフォトリソグラフィーによりパターンを形成した後、ウエットまたはドライエッチングによりＳｉＯ２をエッチングする。引き続きｐｏｌｙ−Ｓｉ膜をドライエッチングによりエッチングする。ここではＳｉＯ２とｐｏｌｙ−Ｓｉ膜の２層をエッチングするので、エッチング後のエッジの形状が庇状にならないよう注意する必要がある。
【００４１】
（７．第２段階ゲート絶縁膜形成）
アイランド状のＳｉＯ２、ｐｏｌｙ−Ｓｉ膜を形成した後、基板全面に更にゲート絶縁膜（１０８）を形成する。ゲート絶縁膜の成膜方法としては、ＥＣＲプラズマＣＶＤ法、平行平板ＲＦ放電プラズマＣＶＤ法などがある。または再度酸素ラジカル中でＳｉＯ蒸着することによって絶縁膜を形成してもよい。しかし、この第２段階の絶縁膜は段差被覆性がよくないと、段差部分での電気的ショートを引き起こしたり、耐圧低下の原因となる。このため段差被覆性に優れたＴＥＯＳと酸素を原料ガスとしたプラズマＣＶＤが有効である。
【００４２】
（８．以降の工程）
引き続いてゲート電極（１０９）となる薄膜をＰＶＤ法或いはＣＶＤ法などで堆積する。この材質は電気抵抗が低く、３５０℃程度の熱工程に対して安定である事が望まれ、例えばタンタル、タングステン、クロム等の高融点金属がふさわしい。また、イオン・ドーピングによってソース、ドレインを形成する場合、水素のチャネリングを防止するためにこのゲート電極の膜厚がおよそ７００ｎｍ程度必要になる。前記高融点金属の中で７００ｎｍもの膜厚で成膜しても膜ストレスによるクラックが生じない材料となると、タンタルが最もふさわしい。ゲート電極となる薄膜に対して堆積後パターニングを行い、引き続いて半導体膜に不純物イオン注入を行ってソース・ドレイン領域（１１０）を形成する。この時ゲート電極がイオン注入のマスクとなっているので、チャンネルはゲート電極下のみに形成される自己整合構造となる。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元素のみを注入するイオン打ち込み法の二種類が適応され得る。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度０．１％程度から１０％程度のホスフィン（ＰＨ３）やジボラン（Ｂ２Ｈ６）等の注入不純物元素の水素化物を用いる。イオン打ち込み法では所望の不純物元素のみを注入した後に引き続いて水素イオン（プロトンや水素分子イオン）を注入する。ＣＭＯＳ  ＴＦＴを作成する時はポリイミド樹脂等の適当なマスク材を用いてＮＭＯＳ又はＰＭＯＳの一方を交互にマスクで覆い、上述の方法にてそれぞれのイオン注入を行う。
【００４３】
また、不純物の効率的な活性化法としてエキシマレーザーなどを照射するレーザー活性化がある。これは絶縁膜を通してレーザー照射することによりソース、ドレイン部のドープｐｏｌｙ−Ｓｉを溶融・固化させ、不純物を活性化させる方法である。
【００４４】
次に層間絶縁膜（１１１）を形成し、ソース・ドレイン上にコンタクトホールを開孔し、ソース・ドレイン取り出し電極（１１２）と配線をＰＶＤ法やＣＶＤ法などで形成して薄膜トランジスタが完成する。
【００４５】
［実施例］
本発明の実施例を図１にそって説明する。本発明で用いられる基板及び下地保護膜に関しては前述の説明に準ずるが、ここでは基板の一例として３００ｍｍ×３００ｍｍの正方形状汎用無アルカリガラス（１００）を用いる。まず基板１０１上に絶縁性物質である下地保護膜（１０１）を形成する。本例では基板温度を４３０℃として平行平板プラズマＣＶＤ法にて、窒化珪素膜および酸化珪素膜の順にそれぞれ、５０ｎｍ、２００ｎｍ程度堆積する。次に後に薄膜トランジスタの能動層となる真性シリコン膜等の半導体膜（１０２）を堆積する。半導体膜の厚みは５０ｎｍ程度で有る。本例では下地保護膜（１０１）堆積と連続して平行平板プラズマＣＶＤ法にて同一チャンバー内で成膜した。まず真空引きとＡｒ封入を二回繰り返し、チャンバー内をＡｒにて置換し、下地膜で使用したＯ２等のガスをチャンバー内より除去する。次に原料ガスで有るシラン（ＳｉＨ４）を１００ｓｃｃｍ流し、４３０℃の堆積温度で６０秒間、非晶質シリコン膜（１０２）を堆積する。このように堆積したシリコン膜（１０２）は基板の周辺部約１０ｍｍを除いた２８０ｍｍ角の領域内に於いて、その膜厚変動は±３％以内で有る。次に加熱チャンバーに基板を真空中にて搬送し、４９０℃で１０分間基板加熱を行う。これによって半導体膜中の水素含有量が１ａｔｍ．％程度となり、レーザー結晶化が可能となる。
【００４６】
次に加熱チャンバー内より基板を取り出し、真空中にてレーザー処理チャンバーに搬送し、レーザー光の照射をおこなう。本例ではキセノン・クロライド（ＸｅＣｌ）のエキシマレーザー（波長：３０８ｎｍ）を照射する。レーザーパルスの強度半値幅（時間に対する半値幅）は２５ｎｓである。レーザー照射面積は長さ１５０ｍｍ×幅０．４ｍｍのライン状で、照射面でのエネルギー密度は３５０ｍＪ／ｃｍ２である。このレーザー光を９６．２５％ずつ重ねつつ（つまり照射するごとに１５μｍづつ）相対的にずらしながら照射を繰り返す（図４参照）。こうして一辺３００ｍｍの基板全体のアモルファスシリコンを結晶化する。
【００４７】
次に真空を保ったままで基板をプラズマ処理チャンバーにセットし、このチャンバー内に酸素ガスを導入する。本例では９９．９９９％酸素ガスをマスフローコントローラから導入し、ガス流量は１０００ｓｃｃｍとした。チャンバー内圧力は１ｔｏｒｒになるように調整した。チャンバー内のガス圧力が安定したらＲＦ放電を開始し、レーザー結晶化ｐｏｌｙ−Ｓｉ膜中の捕獲準位終端をおこなった。基板温度は３５０℃とし、投入したＲＦパワーは０．１６Ｗ／ｃｍ２とした。発生させた活性種により、６００秒の処理でｐｏｌｙ−Ｓｉ膜の捕獲準位を十分低い密度にまで不活性化した。
【００４８】
つぎに前工程と同一チャンバー内にて、酸素プラズマによって形成したｐｏｌｙ−ｓｉ膜上の酸化膜をプラズマエッチング（１０５）する。本例では、まず真空引きとＡｒ封入を二回繰り返し、チャンバー内をＡｒにて置換し、Ｏ２ガスをチャンバー内より除去する。その後、ＡｒガスとＮＦ３を流量比１：４０で導入し、チャンバー圧力を１ｔｏｒｒに調整する。ＲＦパワーを０．２４Ｗ／ｃｍ２とし、およそ１０秒間で酸化膜の除去が終了する。
【００４９】
次に真空を保ったままで基板（１００）を絶縁膜形成チャンバーへと搬送する。チャンバー内にシランガスと酸素ガスを流量比１：６で導入し、チャンバー圧力を２×１０−３（Ｔｏｒｒ）に調節する。チャンバー内のガス圧力が安定したらＥＣＲ放電を開始し、絶縁膜の成膜を開始する。投入したマイクロ波パワーは１ｋＷで、マイクロ波は磁力線に平行に導入窓から導入した。導入窓から１４ｃｍの位置にＥＣＲポイントがある。成膜は１００（ｎｍ／ｍｉｎ．）の成膜速度でおこなった。これにより、第１層目のゲート絶縁膜（１０７）を３０ｎｍ形成した。
【００５０】
次にｐｏｌｙ−Ｓｉ膜と第１層絶縁膜の連続エッチングを行った。引き続き、第２層絶縁膜（１０８）を本例ではＰＥＣＶＤ法で３５０℃として８０ｎｍ堆積した。原料ガスとしてはＴＥＯＳとＯ２の混合ガスを用いた。引き続いてゲート電極（１０９）となる薄膜をＰＶＤ法やＣＶＤ法などで堆積する。通常はゲート電極とゲート配線は同一材料にて同一工程で作られるため、この材質は電気抵抗が低く、３５０℃程度の熱工程に対して安定であることが望まれる。本例では膜厚が６００ｎｍのタンタル薄膜をスパッタ法により形成する。タンタル薄膜を形成する際の基板温度は１８０℃であり、スパッタガスとして窒素ガスを６．７％含むアルゴンガスを用いる。このように形成したタンタル薄膜は結晶構造がα構造となっており、その比抵抗はおよそ４０μΩｃｍである。ゲート電極となる薄膜に対し堆積後パターニングを行い、引き続いて半導体膜に不純物イオン注入を行ってソース・ドレイン領域（１１０）およびチャンネル領域を形成する。この時ゲート電極がイオン注入のマスクとなっているため、チャンネルはゲート電極下のみに形成される自己整合構造となる。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度０．１％程度から１０％程度のホスフィン（ＰＨ３）やジボラン（Ｂ２Ｈ６）等の注入不純物元素の水素化物を用いる。本例ではＮＭＯＳ形成を目指し、イオン・ドーピング装置を用いて、水素中に希釈された濃度５％のホスフィン（ＰＨ３）を加速電圧１００ｋｅＶで注入する。ＰＨ３＋やＨ２＋イオンを含む全イオン注入量は１×１０１６ｃｍ−２である。
【００５１】
次に層間絶縁膜（１１１）を堆積し、ソース・ドレイン上にコンタクトホールを開孔し、ソース・ドレイン取り出し電極（１１２）をと配線をＰＶＤ法やスパッタ法などで形成して薄膜トランジスタが完成する。
【００５２】
本発明の製造方法により得られた薄膜トランジスタは電気光学装置を備える各種の電子機器に適用可能である。図５に電気光学装置を適用可能な電子機器の例を挙げる。同図（ａ）は携帯電話への適用例であり、携帯電話（５００）は、アンテナ部（５０１）、音声出力部（５０２）、音声入力部（５０３）、操作部（５０４）、及び本発明の電気光学装置（１０）を備えている。このように本発明の電気光学装置（１０）を携帯電話（５００）の表示部として利用可能である。同図（ｂ）はビデオカメラへの適用例であり、ビデオカメラ（６００）は、受像部（６０１）、操作部（６０２）、及び本発明の電気光学装置（１０）を備えている。このように本発明の電気光学装置は、ファインダや表示部として利用可能である。このほかにも携帯型パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型プロジェクター、フロント型プロジェクタへの適用が可能である。このように本発明の電気光学装置は画像表示源として利用可能である。
【００５３】
上記例に限らず本発明の電気光学装置（１０）は、アクティブマトリクス型の電気光学装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００５４】
本発明の薄膜トランジスタの製造方法を用いることによって極めて低い不純物量で、高品質なｐｏｌｙ−ＳｉおよびＭＯＳ界面形成が可能となるとともに、高いスループットが得られる。これにより、極めて特性の高く、バラツキの少ないＴＦＴがより多量に製造可能となる。結果として、多機能な電気光学装置及び電子機器を安価に提供できる。
【図面の簡単な説明】
【図１】本発明の薄膜トランジスタの製造方法を示した工程断面図。
【図２】酸素プラズマ処理のほうが水素プラズマ処理に比べ、ｐｏｌｙ−ｓｉ膜中の捕獲準位をより終端することができることを示す線図。
【図３】レーザー結晶化時のレーザービーム照射方法を模式的に示す図。
【図４】レーザー結晶化時のレーザービーム照射方法を模式的に示す図。
【図５】本発明の電気光学装置を備える電子機器の例を示す図。
【符号の説明】
１００  基板
１０１  下地保護膜
１０２  半導体膜
１０３  レーザー光
１０４  酸素プラズマ
１０５  プラズマエッチング
１０６  酸素プラズマ処理により形成された酸化膜
１０７  第１ゲート絶縁膜
１０８  第２ゲート絶縁膜
１０９  ゲート電極
１１０  ソースおよびドレイン領域
１１１  層間絶縁膜
１１２  ソースおよびドレイン電極
３００  基板
３０１  レーザー照射領域
３０３  Ｘ方向
３０４  Ｙ方向
４００  基板
４０１  ライン状ビーム
５００  携帯電話
５０１  アンテナ
５０２  音声出力部
５０３  音声入力部
５０４  操作部
６００  ビデオカメラ
６０１  受像部
６０２  操作部
１０  本発明に半導体薄膜を用いて作製したＴＦＴを利用した電気光学装置
【図１】
2004349581.tif 000003
【図２】
2004349581.tif 000004
【図３】
2004349581.tif 000005
【図４】
2004349581.tif 000006
【図５】
2004349581.tif 000007