(57)【要約】【課題】書込み放電の失敗を防ぐことができ、表示品質の低下を防ぐことができるプラズマ表示装置を提供する。【解決手段】複数の走査電極と複数のデータ電極との交差部分に表示セルを配置し、前記データ電極に印加されるデータパルスにより前記表示セルの発光を制御し、画面表示を行うプラズマ表示装置であって、複数のデータ電極毎に又は複数のデータ電極を複数のデータ電極群に分割した場合の複数のデータ電極群毎に書き込み放電の形成遅れ時間が異なるようにする機能を有している。【選択図】なし【特許請求の範囲】
【請求項１】
複数の走査電極と複数のデータ電極との交差部分に表示セルを配置し、前記データ電極に印加されるデータパルスにより前記表示セルの発光を制御し、画面表示を行うプラズマ表示装置において、
前記複数のデータ電極毎に、又は前記複数のデータ電極を複数のデータ電極群に分割した前記複数のデータ電極群毎に書き込み放電の形成遅れ時間が異なるようにする機能を有することを特徴とするプラズマ表示装置。
【請求項２】
互いに平行に伸張する複数の走査電極及び維持電極からなる複数の電極対が配列して設けられた第１の絶縁基板と、前記走査電極及び前記維持電極と直交する方向に伸張する複数のデータ電極が設けられた第２の絶縁基板とが、間隙を保持するための隔壁を挟んで対向配置され、前記第１及び第２の絶縁基板の間の間隙により形成された放電空間内に放電ガスが充填されるとともに、前記電極対と前記データ電極との交点において表示セルが規定されるプラズマ表示装置において、
前記複数のデータ電極毎に、又は前記複数のデータ電極を複数のデータ電極群に分割した前記複数のデータ電極群毎に書き込み放電の形成遅れ時間が異なるようにする機能を有することを特徴とするプラズマ表示装置。
【請求項３】
前記複数のデータ電極又はデータ電極群に与えられるデータパルスのタイミング及び電圧は実質的に同じであることを特徴とする請求項１又は２に記載のプラズマ表示装置。
【請求項４】
蛍光体が形成される前記表示セルにおける形成遅れ時間の最短値と最長値の差は色毎の蛍光体の相違による放電開始電圧の差に起因する形成遅れ時間の差より大きいことを特徴とする請求項１乃至３の何れか一項に記載のプラズマ表示装置。
【請求項５】
前記データパルスの開始タイミングにおける各放電セルの壁電荷の状態が各放電セルを駆動する前記データ電極群毎に異なるようにする機能を有することを特徴とする請求項１乃至４の何れか一項に記載のプラズマ表示装置。
【請求項６】
前記走査電極又はデータ電極と放電空間とで挟まれた誘電体層により形成される容量成分の静電容量の分布が前記データ電極毎に、又は前記データ電極毎に異なることを特徴とする請求項１乃至４の何れか一項に記載のプラズマ表示装置。
【請求項７】
前記走査電極又はデータ電極と放電空間とで挟まれた誘電体層により形成される容量成分の静電容量が前記走査電極又はデータ電極上において相対的に高い部分の位置が前記データ電極毎に、又は前記データ電極群毎に異なることを特徴とする請求項１乃至４の何れか一項に記載のプラズマ表示装置。
【請求項８】
前記走査電極又はデータ電極上の一部に高容量領域が形成されることを特徴とする請求項１乃至７の何れか一項に記載のプラズマ表示装置。
【請求項９】
前記走査電極及びデータ電極は誘電体層に覆われており、前記高容量領域は、当該高容量領域に対応する前記誘電体層の膜厚を他の部分よりも薄くすることにより形成されることを特徴とする請求項８に記載のプラズマ表示装置。
【請求項１０】
前記誘電体層の膜厚を他の部分よりも薄くする部分は、前記誘電体層が覆う前記走査電極又はデータ電極の一部の膜厚を他の部分より厚くすることにより形成されることを特徴とする請求項９に記載のプラズマ表示装置。
【請求項１１】
前記走査電極の一部の膜厚を他の部分より厚くする部分には前記走査電極のバス電極が形成されることを特徴とする請求項１０に記載のプラズマ表示装置。
【請求項１２】
前記走査電極のバス電極と実質的に平行に前記走査電極に対向する維持電極のバス電極が形成されることを特徴とする請求項１１に記載のプラズマ表示装置。
【請求項１３】
前記高容量領域は高誘電率材料の誘電体層を用いることによって形成されることを特徴とする請求項８に記載のプラズマ表示装置。
【請求項１４】
前記高容量領域の分布形状が２種類あり、これら２種類の分布形状は主走査方向にＮ（Ｎは１以上の整数）表示セル毎に異なることを特徴とする請求項８乃至１３の何れか一項に記載のプラズマ表示装置。
【請求項１５】
複数の種類の蛍光体が前記単位発光画素毎に区分して形成されており、前記高容量領域の分布形状が少なくとも２種類あり、同種の前記蛍光体が形成された前記表示セルにおいては、前記高容量領域の分布形状は同一であることを特徴とする請求項８乃至１３の何れか一項に記載のプラズマ表示装置。
【請求項１６】
前記高容量領域の分布形状が主走査方向に連続的に変化していることを特徴とする請求項８乃至１５の何れか一項に記載のプラズマ表示装置。
【請求項１７】
アドレス期間より以前で、走査電極に印加される放電を伴うパルス開始後アドレス期間開始までの期間において、前記データ電極群の１群以上に対して補助パルスを印加する機能を有することを特徴とする請求項５に記載のプラズマ表示装置。
【請求項１８】
前記補助パルスを前記データ電極群のうち２群以上に印加し、前記補助パルスは、電圧値、パルス幅、印加開始タイミング、パルス数及びパルス形状のうち少なくとも１つがそれぞれ異なることを特徴とする請求項１７に記載のプラズマ表示装置。
【請求項１９】
前記補助パルスは前記データパルスと同極性であることを特徴とする請求項１７又は１８に記載のプラズマ表示装置。
【請求項２０】
前記補助パルスは前記データパルスと同じ電圧値であることを特徴とする請求項１７乃至１９の何れか一項に記載のプラズマ表示装置。
【請求項２１】
前記データ電極群を赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の各色に対応する群に分けることを特徴とする請求項１７乃至２０の何れか一項に記載のプラズマ表示装置。
【請求項２２】
前記補助パルスの印加開始タイミングは、プライミング放電によって形成された壁電荷を消去するためのプライミング消去パルス印加中あるいは印加後１０マイクロ秒以内、又は発光表示するための維持放電によって形成された壁電荷を消去するための維持消去パルス印加中あるいは印加後１０マイクロ秒以内であることを特徴とする請求項１７乃至２１の何れか一項に記載のプラズマ表示装置。
【請求項２３】
同じ前記走査電極に印加される同じ走査パルスにより書き込み放電が行われる前記表示セルの数に応じて、前記走査電極に配置される前記表示セルの前記書き込み放電のデータパルス開始タイミングにおける壁電荷の状態が前記表示セルを駆動する前記データ電極群毎に異なることを特徴とする請求項１乃至５の何れか一項に記載のプラズマ表示装置。
【請求項２４】
アドレス期間より以前で、走査電極に印加される放電を伴うパルス開始後アドレス期間開始までの期間において、前記データ電極に補助パルスを印加するとともに、前記補助パルス印加時の走査電極の設定電圧を、前記書き込み放電が行われる表示セルの数に応じて異ならせることを特徴とする請求項２３に記載のプラズマ表示装置。
【請求項２５】
前記書き込み放電が行われる放電セルの数が所定値以上のとき、所定値未満のときに比べて前記書き込み放電のデータパルス開始タイミングにおける壁電荷量を減らすことを特徴とする請求項２３又は２４に記載のプラズマ表示装置。
【請求項２６】
現サブフィールド、又は現サブフィールド及びそれ以前の所定の複数のサブフィールドの発光表示セル数の延べ数が所定値以上とき、前記走査電極に配置される発光表示セルの前記書き込み放電のデータパルス開始タイミングにおける壁電荷の状態が前記発光表示セルを駆動する前記データ電極群毎に異なることを特徴とする請求項１乃至２５のいずれか一項に記載のプラズマ表示装置。
【請求項２７】
現画面又は前画面の発光表示セル数の延べ数が所定値以上とき、前記走査電極に配置される発光表示セルの前記書き込み放電のデータパルス開始タイミングにおける壁電荷の状態が前記発光表示セルを駆動する前記データ電極群毎に異なることを特徴とする請求項１乃至２５の何れか一項に記載のプラズマ表示装置。
【請求項２８】
互いに平行に伸張する複数の走査電極及び維持電極からなる複数の電極対が配列して設けられた第１の絶縁基板と、前記走査電極及び前記維持電極と直交する方向に伸張する複数のデータ電極が設けられた第２の絶縁基板とが、間隙を保持するための隔壁を挟んで対向配置され、前記第１及び第２の絶縁基板の間の間隙により形成された放電空間内に放電ガスが充填されるとともに、前記電極対と前記データ電極との交点において単位発光画素が規定され、前記第１の絶縁基板に形成される前記走査電極及び維持電極が誘電体層により覆われているプラズマディスプレイパネルの駆動方法において、
アドレス期間より以前で、走査電極に印加される放電を伴うパルス開始後アドレス期間開始までの期間において、前記データ電極を２群以上に分割したデータ電極群の１群以上に対して補助パルスを印加する過程を備えることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２９】
書き込み放電が行われる前記表示セルの数が所定値以上の前記走査電極による書き込み放電の形成遅れ時間がデータ電極毎に、又はデータ電極群毎に異なるように制御することを特徴とする請求項２８に記載のプラズマディスプレイパネルの駆動方法。
【請求項３０】
現画面又は前画面の発光表示セル数の延べ数が所定値以上とき、前記書き込み放電のデータパルス開始タイミングにおける壁電荷の状態が前記発光表示セルを駆動する前記データ電極群毎に異なるように制御することを特徴とする請求項２８に記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コスト低減及び駆動特性の安定化を図ったプラズマ表示装置及びプラズマディスプレイパネル並びにプラズマディスプレイパネルの駆動方法に関する。
【０００２】
【従来の技術】
プラズマ表示装置の一構成要素であるプラズマディスプレイパネルには、その動作方式により、電極が誘電体層で被覆されて間接的に交流放電の状態で動作させるＡＣ（Ａｌｔｅｒｎａｔｅ  Ｃｕｒｒｅｎｔ）型と、電極が放電空間に露出して直流放電の状態で動作させるＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）型とがある。
【０００３】
さらに、ＡＣ型のプラズマディスプレイパネルには、駆動方式として表示セルのメモリ機能を利用するメモリ動作型と、表示セルのメモリ機能を利用しないリフレッシュ動作型とがある。
【０００４】
なお、プラズマディスプレイパネルの輝度は放電回数に比例する。前述のリフレッシュ動作型は、表示容量が大きくなると輝度が低下するため、表示容量が小さいプラズマディスプレイパネルに対して主として使用されている。
【０００５】
図２７はＡＣ型プラズマディスプレイパネルにおける一つの表示セルの構成を例示する斜視図である。
【０００６】
表示セルは、ガラスからなる絶縁基板をベースとする前面基板１０１とガラスからなる絶縁基板をベースとする背面基板１０２とから形成されている。絶縁基板は、例えば、０．５乃至５ｍｍ程度の厚さを有している。
【０００７】
前面基板１０１が背面基板１０２と対向している面上には透明電極１０３及び１０４が設けられている。透明電極１０３及び１０４は本プラズマディスプレイパネルの水平方向（横方向）に並んで配置されている。透明電極１０３及び１０４は、例えば、酸化スズまたはインジウムティンオキサイド（Ｉｎｄｉｕｍ−Ｔｉｎ  Ｏｘｉｄｅ：ＩＴＯ）を主成分とし、約１００乃至５００ｎｍの膜厚を有している。
【０００８】
また、透明電極１０３及び１０４に重なるようにバス電極１０５及び１０６が形成されている。バス電極１０５及び１０６は、例えば、銀などの金属厚膜、クロム／銅／クロムなどの多層薄膜またはアルミニウム薄膜からなり、厚さが約１乃至１０μｍ、幅が約３０乃至８０μｍの電極であり、透明電極１０３及び１０４と外部の駆動装置（図示せず）との間の電極抵抗値を小さくするために設けられている。
【０００９】
動作上の役割の違いに応じて、透明電極１０３及びバス電極１０５で構成される電極を走査電極１１５（図２８参照）と呼び、透明電極１０４及びバス電極１０６で構成される電極を維持電極１１６（図２８参照）と呼ぶ。
【００１０】
さらに、前面基板１０１には、透明電極１０３及１０４、バス電極１０５及１０６を覆う誘電体層１１０が形成されている。誘電体層１１０は、例えば、低融点鉛ガラスペーストからなり、約１０乃至４０μｍの膜厚を有している。
【００１１】
さらに、誘電体層１１０上には、誘電体層１１０を放電から保護する酸化マグネシウム等からなる保護層１１２が蒸着やスパッタなどにより約０．５乃至２μｍの膜厚で形成されている。
【００１２】
背面基板１０２が前面基板１０１と対向している面上には、走査電極１１５及び維持電極１１６と直交する複数個のデータ電極１０７が設けられている。データ電極１０７は、例えば、銀からなり、約２乃至４μｍの膜厚を有している。
【００１３】
データ電極１０７は低融点鉛ガラスに白色顔料を混ぜ合わせた厚膜ペーストからなる誘電体層１１３で覆われている。白色顔料としては、酸化チタン粉末またはアルミナ粉末が用いられる。誘電体層１１３の膜厚は約５乃至４０μｍである。
【００１４】
さらに、誘電体層１１３上において、データ電極１０７と平行に延び、表示セルを区切る隔壁１０９が設けられている。
【００１５】
隔壁１０９の側面及び誘電体層１１３の表面上には、放電ガスの放電により発生する紫外線を可視光に変換する蛍光体層１１１が形成されている。蛍光体層１１１は、表示セル毎に、例えば、光の３原色である赤（Ｒ）、緑（Ｇ）及び青（Ｂ）に塗り分けられている。
【００１６】
そして、前面基板１０１及び背面基板１０２により形成される空間は放電ガス空間１０８を規定しており、この放電ガス空間１０８内に、ヘリウム、ネオンもしくはキセノンまたはこれらの混合ガスからなる放電ガスが充填されている。具体的には、前面基板１０１及び背面基板１０２を相互に貼り合わせて摂氏３５０乃至５００度でベーキングした後、放電ガス空間１０８は排気され、上記の放電ガスが約２００乃至７００Ｔｏｒｒの圧力で封入される。
【００１７】
図２８は、従来のプラズマディスプレイパネルにおける各電極の形状をより詳細に示す平面図であって、前面基板１０１のみを表示面側から見た場合の平面図である。
【００１８】
図２８に示されるように、走査電極１１５を構成する透明電極１０３と維持電極１１６を構成する透明電極１０４との間に形成される隙間を面放電ギャップ１１９と呼び、面放電ギャップ１１９と逆側の隙間を非放電ギャップ１１４と呼ぶ。さらに、面放電ギャップ１１９の中心線を面放電ギャップ中心線１１８、非放電ギャップ１１４の中心線を非放電ギャップ中心線１１７と呼ぶこととする。
【００１９】
なお、面放電ギャップ中心線１１８と非放電ギャップ中心線１１７と隔壁１０９の中心線とで囲まれた放電空間を表示セル１２０とする。
【００２０】
以上のように構成されるプラズマディスプレイパネルにおいて、バス電極１０５及び１０６は、通常、透明電極１０３及び１０４の面放電ギャップ１１９から最も離れた位置に設けられている。
【００２１】
このとき、面放電ギャップ１１９を挟む走査電極１１５及び維持電極１１６との間の電位差が所定値を超えると放電が発生し、紫外線が放射される。これによって、蛍光体層１１１が励起され、発光が行われる。
【００２２】
次に、前述のように構成された従来のプラズマディスプレイパネルのメモリ動作型の基本動作を説明する。
【００２３】
プラズマディスプレイパネルは、放電回数を制御することにより、明るさの調整すなわち階調表現を行っている。そのために、１画面を表示するための期間である１フィールド（例えば、１／６０秒）をそれぞれ放電回数の異なる複数のサブフィールドに分割する。
【００２４】
階調表示の一例を図２９に示す。
【００２５】
この例においては、１つのフィールドＦＬが８つのサブフィールドＳＦ１−ＳＦ８から構成されている。前述のように、これらのサブフィールドＳＦ１−ＳＦ８は相互に独立に発光または非発光を選択することができる。このサブフィールドＳＦ１−ＳＦ８においては、維持パルスの数（あるいは、維持期間の長さ）がそれぞれ異なり、１：２：４：８：１６：３２：６４：１２８となるように設定されている。この場合、これらの８個のサブフィールドＳＦ１−ＳＦ８の発光または非発光を選択することにより、全サブフィールドが非発光となる階調０から全サブフィールドが発光する階調２５５までの２５６階調表示を行うことができる。
【００２６】
例えば、輝度比が１００階調であれば、第３サブフィールドＳＦ３（維持パルス数は４）、第６サブフィールドＳＦ６（維持パルス数は３２）及び第７サブフィールドＳＦ７（維持パルス数は６４）のサブフィールドを発光させればよい。
【００２７】
この例においては、２５６階調を出すために８個のサブフィールド使っているが、冗長性を持たせて９個以上のサブフィールドを組み合わせることも可能である。
【００２８】
図３０は、上述のプラズマディスプレイパネルにおける電極構造の平面図である。
【００２９】
上述のプラズマディスプレイパネルにおいては、ｍ本の独立な入力を持つ走査電極（１１５）Ｓｉ（ｉ＝１、２、・・、ｍ）が行方向に形成され、ｎ本の独立な入力を持つデータ電極（１０７）Ｄｊ（ｊ＝１、２、・・・、ｎ）が列方向に形成されている。各走査電極Ｓｉと各データ電極Ｄｊとの交点に各表示セル１２０が形成されている。維持電極（１１６）Ｃは走査電極Ｓｉと対であり、両者は平行に配置されている。走査電極Ｓｉと維持電極Ｃの配置方法としては、図３０に示すように交互に配置する方法と、図３１に示すように走査電極Ｓｉと維持電極Ｃとを２本ずつ交互に配置する方法と、がある。どちらの方法であっても、ｍ本の走査電極Ｓｉとｎ本のデータ電極Ｄｊで成り立つ表示セル１２０の数はｎ×ｍとなる。
【００３０】
図３２は従来のプラズマディスプレイパネルにおける１サブフィールドの駆動動作を示すタイミングチャートである。
【００３１】
各サブフィールドは、順次設定されるプライミング期間、アドレス期間、維持期間及び維持消去期間の４つの期間から構成されている。
【００３２】
先ず、プライミング期間において、走査電極１１５に鋸歯状波のプライミングパルスＰｐｒ−ｓが印加され、維持電極１１６に矩形波のプライミングパルスＰｐｒ−ｃが印加される。プライミングパルスＰｐｒ−ｓは正極性のパルスであり、プライミングパルスＰｐｒ−ｃは負極性のパルスである。
【００３３】
プライミングパルスＰｐｒ−ｓ及びＰｐｒ−ｃの印加により、走査電極１１５及び維持電極１１６の間のギャップの近傍の放電空間においてプライミング放電が発生し、その後のセルの書き込み放電を発生させやすくする活性粒子の生成が行われるとともに、走査電極１１５上に負極性の壁電荷が、維持電極１１６上に正極性の壁電荷がそれぞれ付着する。
【００３４】
ここで、「電子情報通信学会技術研究報告ＥＩＤ９８−９５（１９９１年１月）、ｐ．９１」によると、７．５Ｖ／μ秒以下の傾斜電圧波形を用いることにより、プライミング輝度を低下させることができるとされている。
【００３５】
このプライミング放電は、表示の有無に関わらず全ての表示セル１２０において発生するので、プライミング放電による発光は、背景輝度すなわち黒輝度に相当する。プライミングパルスＰｐｒ−ｓの電圧勾配は小さければ小さいほど黒輝度が低下するが、電圧勾配が小さくなり過ぎると、プライミング放電に必要な電圧に到達するまでの時間が長くなり、ひいては、プライミング期間が長くなってしまう。プライミング期間が長くなると、維持期間を短縮せざるを得なくなり、その結果として、維持放電回数が減少し、白表示の輝度が低下し、コントラストが低下してしまう。このため、これらのバランスをとるため、通常、４Ｖ／μ秒前後の電圧勾配が使用されている。
【００３６】
続いて、電荷調整パルスＰｐｅ−ｓが走査電極１１５に印加される。
【００３７】
この結果、走査電極１１５と維持電極１１６との間において弱放電が発生し、走査電極１１５上の負極性の壁電荷及び維持電極１１６上の正極性の壁電荷が減少し、その後の書き込み放電が良好に行えるように調整される。
【００３８】
プライミング期間に続いて行われるアドレス期間は、発光させる表示セル１２０を選択する期間である。このアドレス期間においては、走査電極１１５は、走査パルスＰｓｃ−ｓが印加される期間以外は、電圧Ｖｂｗに保持され、維持電極１１６は常に電圧Ｖｓｗ−ｃに保持されている。
【００３９】
線順次走査を行うため、通常、走査パルスＰｓｃ−ｓが画面の上方から１ライン毎に異なったタイミングで走査電極１１５に線順次的に印加される。表示発光する表示セル１２０においては、走査電極１１５に印加される負極性の走査パルスＰｓｃ−ｓに同期してデータ電極１０７に正極性のデータパルスＰｄが印加される。この結果、先ず、走査電極１１５とデータ電極１０７との間において対向放電が発生する。次いで、この対向放電がトリガになり、走査電極１１５と維持電極１１６との間において面放電が発生する。この一連の放電を書き込み放電と呼び、この書き込み放電によって、走査電極１１５に正極性の壁電荷が、維持電極１１６に正極性の壁電荷がそれぞれ付着する。
【００４０】
これに対して、書き込み放電が発生しなかった表示セル１２０においては、走査電極１１５及び維持電極１１６には、電荷調整パルスＰｐｅ−ｓ印加終了後における壁電荷と同じ状態の壁電荷がそのまま配置される。
【００４１】
この書き込み放電が発生するためには、ある程度の時間が必要であり、この時間は書き込み放電遅れ時間（Ｔｗ）と呼ばれる。
【００４２】
気体放電は、放電空間中に存在している電子及びイオン等の空間電荷が、印加された外部電圧によって電極間ギャップ中を移動し、イオンが電極に衝突することによって２次電子が発生し、それがさらに放電ガス中のガス原子及び分子等に次々と衝突して、衝突したガス原子を電離または励起させることによって、空間電荷が指数関数的に増加することにより、発生する。従って、放電が発生するまでの時間は、放電空間中に存在している電子及びイオン等の空間電荷が、印加された外部電圧によって電極間ギャップ中を移動し、イオンが電極に衝突するまでの時間Ｔｓと、イオンが電極上に衝突してから放電空間のガス原子及び分子等に次々と衝突して２次電子を指数関数的に増加させるとともに、衝突したガス原子を励起させるまでの時間Ｔｆとに分けられる。
【００４３】
このうち、後者の時間Ｔｆは形成遅れ時間と呼ばれ、ガスの種類及び圧力、印加する電圧並びにセル構造等によって決定され、条件が一定であれば、ある程度決まった値を示す。一方、前者の時間Ｔｓは統計遅れ時間とよばれ、その空間に存在する励起された分子及び原子の数等によって、ばらつきを持った値となる。すなわち、書き込み放電遅れ時間Ｔｗは、
Ｔｗ＝Ｔｆ＋Ｔｓ
で表され、書き込み放電を確実に発生させて壁電荷を形成するために必要な走査パルスＰｓｃ−ｓのパルス幅ＷＰｓｃ−ｓ及びデータパルスＰｄのパルス幅ＷＰｄは、
ＷＰｓｃ−ｓ≧Ｔｓ＋Ｔｆ    かつ  ＷＰｄ≧Ｔｓ＋Ｔｆ
を満たす必要がある。
【００４４】
なお、この書き込み放電遅れ時間Ｔｗは、データパルス電圧Ｖｄに依存し、印加電圧が高くなるほど短くなる。
【００４５】
アドレス期間の後の維持期間は表示発光のための期間であり、維持電極１１６側からパルスの印加が開始され、以降、負極性の維持パルスＰｓｕｓ−ｓ及びＰｓｕｓ−ｃがそれぞれ走査電極１１５及び維持電極１１６に交互に印加される。この際、アドレス期間で書き込み放電が行われなかった表示セル１２０の壁電荷量は極めて少ないので、その表示セル１２０に維持パルスＰｓｕｓ−ｓ及びＰｓｕｓ−ｃが印加されても維持放電は発生しない。
【００４６】
一方、アドレス期間において書き込み放電が発生した表示セル１２０においては、走査電極１１５に正電荷が、維持電極１１６に負電荷がそれぞれ付着しているので、維持電極１１６に印加される負極性の維持パルスＰｓｕｓ−ｃの電圧と壁電荷電圧とが互いに重畳し、放電空間内の電圧が放電開始電圧を超え、放電が発生する。
【００４７】
一旦放電が発生すると、各電極に印加されている電圧を打ち消すように壁電荷が配置される。従って、維持電極１１６には負電荷が付着し、走査電極１１５には正電荷がそれぞれ付着し、その結果、放電が停止する。
【００４８】
そして、次の維持パルスＰｓｕｓ−ｓ及びＰｓｕｓ−ｃの印加に際しては、走査電極１１５及び維持電極１１６の電位が前の維持パルスと逆の電位となるように印加されるため、壁電荷との重畳によって、放電空間に印加される実効的電圧が放電開始電圧を超え、再び放電が発生する。
【００４９】
以下、同様の工程を繰り返すことにより、放電が維持される。輝度はこの放電の繰り返し回数すなわち維持パルス数により決定される。
【００５０】
維持期間の後の維持消去期間においては、走査電極１１５に負極性の維持消去パルスＰｓｅ−ｓが印加される。負極性の維持消去パルスＰｓｅ−ｓは鋸歯状波のパルスであり、これによって、発光していた表示セル１２０の各電極に付着した壁電荷が減少し、プラズマディスプレイパネル内の全表示セルが壁電荷の少ない状態に均一化される。
【００５１】
図３３は、従来のプラズマディスプレイパネルにおいて、ある表示セル１２０において走査パルスＰｓｃ−ｓの印加からの経過時間に対する書き込み放電の発生頻度を示したグラフであり、横軸に走査パルスＰｓｃ−ｓの印加開始からの経過時間、縦軸に書き込み放電の発生頻度を示している。
【００５２】
また、図３４（Ａ）は、従来のプラズマディスプレイパネルにおいて、１水平ラインの全表示セルが選択されたときに、走査パルスＰｓｃ−ｓの印加中に走査電極１１５に流れる書き込み放電電流波形を示し、図３４（Ｂ）はその走査パルスＰｓｃ−ｓの電圧波形を示す。
【００５３】
図３３及び図３４における時刻ｔｆ、ｔｐはそれぞれ同じ時刻である。なお、図３３（Ａ）においては、走査パルスＰｓｃ−ｓがプラズマディスプレイパネルの容量成分を充放電する際の充放電電流は除いてある。
【００５４】
図３３のように、書き込み放電の発生頻度は、時刻ｔｐにおいてピークをもつ分布となる。表示セル１２０によっては多少のばらつきはあるが、全ての表示セル１２０は、時刻ｔｐの近傍にピークをもった分布を示す。従って、１水平表示ラインに属する多数の表示セル１２０に同時に走査パルスＰｓｃ−ｓとデータパルスＰｄが印加された場合に、当該水平表示ライン上における書き込み放電の発生頻度の分布も図３３に示すものと同様に、時刻ｔｐにピークをもつ形状になる。従って、このとき走査電極１１５に流れる書き込み放電電流も図３４（Ａ）のように、時刻ｔｐにピークをもつ。この書き込み放電電流のピーク値は、１表示セルあたりの放電電流が大きくなるセルサイズが大きいパネルほど、あるいは、１度に選択される水平方向のセル数が多いほど、大きくなる。
【００５５】
走査パルスＰｓｃ−ｓは書き込み放電電流のピーク値が大きくなるとその電圧を維持することができなくなり、図３４（Ｂ）の時刻ｔｐにおいて、電圧ドロップＶｄｒｏｐが発生する。走査パルスＰｓｃ−ｓに電圧ドロップＶｄｒｏｐが発生すると、走査電極１１５とデータ電極１０７との間の実効電圧が低下するため、書き込み放電が発生しにくくなる。
【００５６】
書き込み放電を安定して発生させるためには、データパルス電圧Ｖｄを増加させる必要があるが、データパルス電圧Ｖｄを増加させることは、高耐圧のデータドライバを用いることになり、コストアップとなる。さらに、データドライバが消費する電力が増大するという新たな問題点を生じる。また、データパルス電圧Ｖｄを大きくすると、各表示セルに対する書き込み放電はさらに集中しやすくなるので、データパルス電圧Ｖｄを大きくすることによる効果を打ち消してしまうことになる。
【００５７】
特許第２９５３３４２号公報は、この書き込み放電電流のピーク値を抑制する方法を提案している。
【００５８】
この方法においては、データ電極１０９は２つの群に分けられ、データパルスＰｄをデータ電極１０９に印加するタイミングはデータ電極群ごとに異なるように設定される。この方法によれば、書き込み放電の発生頻度を２つのピークに分散させることができ、書き込み放電電流のピーク値を従来駆動比の半分に低減できるとしている。
【００５９】
【特許文献１】
特許第２９５３３４２号公報
【００６０】
【発明が解決しようとする課題】
プラズマディスプレイパネルは容量性負荷であるので、パルスの印加時には、充放電電流が流れる。この充放電電流により消費される電力は、発光には直接関係しない無駄な電力である。
【００６１】
従来の駆動方法においては、同一のデータ電極１０７上において連続する表示セル１２０がともに選択される場合、データパルスＰｄが連続して印加されるため、充放電電流による無駄な電力が増加することはない。
【００６２】
一方、特許第２９５３３４２号公報に記載された駆動方法によれば、表示ライン毎に一旦データパルスＰｄの印加を停止し、再度印加し直す必要がある。そのため、充放電電流による無駄な電力が増加する。
【００６３】
本発明は、このような問題点に鑑みてなされたものであって、無駄な電力を増加させることなく、書き込み放電時に走査電極に流れる書き込み放電電流のピーク値を低減し、低コストで安定した駆動が行えるプラズマ表示装置、プラズマディスプレイパネル及びプラズマディスプレイの駆動方法を提供することを目的とする。
【００６４】
【課題を解決するための手段】
一般に表示セルに形成される蛍光体材料により放電開始電圧が異なる。放電開始電圧が異なると、書き込み放電における形成遅れ時間も異なる。従って、赤緑青の３色の蛍光体を塗り分けるプラズマディスプレイパネルにおいて、色毎に蛍光体の相違による放電開始電圧の差に起因する形成遅れ時間が生じることになる。しかし、実際には放電開始電圧は異なっても、それに起因する書き込み放電の形成遅れ時間はわずかである。しかも、色毎の蛍光体の相違による放電開始電圧の差がほとんど生じないように蛍光体材料を選択するのが通常であり、色毎の蛍光体の相違による書き込み放電遅れ時間の相違は実質的には発生しない。また、たとえ、色毎に蛍光体の相違による放電開始電圧の差に起因する形成遅れ時間が発生しても、本発明の目的である書き込み放電電流のピーク値を半分に低減することには全く不充分である。本発明は、同じ色の蛍光体が形成される前記表示セルにおける形成遅れ時間の最短値と最長値の差は色毎の蛍光体の相違による放電開始電圧の差に起因する形成遅れ時間の差より大きいことを特徴とする。
【００６５】
具体的には、本発明は、複数の走査電極と複数のデータ電極との交差部分に表示セルを配置し、前記データ電極に印加されるデータパルスにより前記表示セルの発光を制御し、画面表示を行うプラズマ表示装置において、前記複数のデータ電極毎に、又は前記複数のデータ電極を複数のデータ電極群に分割した前記複数のデータ電極群毎に書き込み放電の形成遅れ時間が異なるようにする機能を有することを特徴とするプラズマ表示装置を提供する。
【００６６】
また、本発明は、互いに平行に伸張する複数の走査電極及び維持電極からなる複数の電極対が配列して設けられた第１の絶縁基板と、前記走査電極及び前記維持電極と直交する方向に伸張する複数のデータ電極が設けられた第２の絶縁基板とが、間隙を保持するための隔壁を挟んで対向配置され、前記第１及び第２の絶縁基板の間の間隙により形成された放電空間内に放電ガスが充填されるとともに、前記電極対と前記データ電極との交点において表示セルが規定されるプラズマ表示装置において、前記複数のデータ電極毎に、又は前記複数のデータ電極を複数のデータ電極群に分割した前記複数のデータ電極群毎に書き込み放電の形成遅れ時間が異なるようにする機能を有することを特徴とするプラズマ表示装置を提供する。
【００６７】
互いに平行に伸張する複数の走査電極及び維持電極からなる複数の電極対が配列して設けられた第１の絶縁基板と、前記走査電極及び前記維持電極と直交する方向に伸張する複数のデータ電極が設けられた第２の絶縁基板とが、間隙を保持するための隔壁を挟んで対向配置され、前記第１及び第２の絶縁基板の間の間隙により形成された放電空間内に放電ガスが充填されるとともに、前記電極対と前記データ電極との交点において単位発光画素が規定され、前記第１の絶縁基板に形成される前記走査電極及び維持電極が誘電体層により覆われているプラズマディスプレイパネルの駆動方法において、アドレス期間より以前で、走査電極に印加される放電を伴うパルス開始後アドレス期間開始までの期間において、前記データ電極を２群以上に分割したデータ電極群の１群以上に対して補助パルスを印加する過程を備えることを特徴とするプラズマディスプレイパネルの駆動方法を提供する。
【００６８】
【発明の実施の形態】
図１は、本発明の一実施形態に係るプラズマ表示装置１０の構造を示すブロック図である。
【００６９】
図１に示すように、本実施形態に係るプラズマ表示装置１０は、アナログインターフェース２０とプラズマディスプレイモジュール３０とからなる。
【００７０】
アナログインターフェース２０は、クロマ・デコーダを備えるＹ／Ｃ分離回路２１と、Ａ／Ｄ変換回路２２と、ＰＬＬ回路を備える同期信号制御回路２３と、画像フォーマット変換回路２４と、逆γ変換回路２５と、システム・コントロール回路２６と、ＰＬＥ制御回路２７と、から構成されている。
【００７１】
概略的には、アナログインターフェース２０は、受信したアナログ映像信号をディジタル映像信号に変換した後、そのディジタル映像信号をプラズマディスプレイモジュール３０に供給する。
【００７２】
例えば、テレビチューナーから発信されたアナログ映像信号はＹ／Ｃ分離回路２１においてＲＧＢの各色の輝度信号に分解された後、Ａ／Ｄ変換回路２２においてディジタル信号に変換される。
【００７３】
その後、プラズマディスプレイモジュール３０の画素構成と映像信号の画素構成が異なる場合には、画像フォーマット変換回路２４で必要な変換が行われる。
【００７４】
プラズマディスプレイパネルの入力信号に対する表示輝度の特性は線形的に比例するが、通常の映像信号はＣＲＴの特性に合わせて、予め補正（γ変換）されている。このため、Ａ／Ｄ変換回路２２において映像信号のＡ／Ｄ変換を行った後、逆γ変換回路２５において、映像信号に対して逆γ変換を施し、線形特性に復元されたディジタル映像信号を生成する。このディジタル映像信号はＲＧＢ映像信号としてプラズマディスプレイモジュール３０に出力される。
【００７５】
アナログ映像信号には、Ａ／Ｄ変換用のサンプリングクロック及びデータクロック信号が含まれていないため、同期信号制御回路２３に内蔵されているＰＬＬ回路が、アナログ映像信号と同時に供給される水平同期信号を基準として、サンプリングクロック及びデータクロック信号を生成し、プラズマディスプレイモジュール３０に出力する。
【００７６】
ＰＬＥ制御回路２７は輝度制御を行う。具体的には、平均輝度レベルが所定値以下である場合には表示輝度を上昇させ、平均輝度レベルが所定値を超える場合には表示輝度を制限する。
【００７７】
システム・コントロール回路２６は、各種制御信号をプラズマディスプレイモジュール３０に対して出力する。
【００７８】
プラズマディスプレイモジュール３０は、さらに、ディジタル信号処理・制御回路３１と、パネル部３２と、ＤＣ／ＤＣコンバータを内蔵するモジュール内電源回路３３と、から構成されている。
【００７９】
ディジタル信号処理・制御回路３１は、入力インターフェース信号処理回路３４と、フレームメモリ３５と、メモリ制御回路３６と、ドライバ制御回路３７と、から構成されている。
【００８０】
入力インターフェース信号処理回路３４は、システム・コントロール回路２６から発信される各種制御信号、逆γ変換回路２５から発信されるＲＧＢ映像信号、同期信号制御回路２３から発信される同期信号、ＰＬＬ回路から発信されるデータクロック信号を受信する。
【００８１】
例えば、入力インターフェース信号処理回路３４に入力された映像信号の平均輝度レベルは入力インターフェース信号処理回路３４内の入力信号平均輝度レベル演算回路（図示せず）により計算され、例えば、５ビットデータとして出力される。また、ＰＬＥ制御回路２７は、平均輝度レベルに応じてＰＬＥ制御データを設定し、入力インターフェース信号処理回路３４内の輝度レベル制御回路（図示せず）に入力する。
【００８２】
ディジタル信号処理・制御回路３１は、入力インターフェース信号処理回路３４において、これらの各種信号を処理した後、制御信号をパネル部３２に送信する。
【００８３】
パネル部３２は、プラズマディスプレイパネル５０と、走査電極を駆動する走査ドライバ３８と、データ電極を駆動するデータドライバ３９と、プラズマディスプレイパネル５０及び走査ドライバ３８にパルス電圧を供給する高圧パルス回路４０と、高圧パルス回路４０からの余剰電力を回収する電力回収回路４１と、から構成されている。
【００８４】
プラズマディスプレイパネル５０においては、走査ドライバ３８が走査電極を制御し、データドライバ３９がデータ電極を制御することにより、所定の表示セルの点灯または非点灯が制御され、所望の表示が行われる。
【００８５】
なお、ロジック用電源がディジタル信号処理・制御回路３１及びパネル部３２にロジック用電力を供給している。さらに、モジュール内電源回路３３は、表示用電源から直流電力を供給され、この直流電力の電圧を所定の電圧に変換した後、パネル部３２に供給している。
【００８６】
以下、本発明の一実施形態に係るプラズマ表示装置１０の一構成要素であるプラズマディスプレイパネル５０の構造及び駆動方法について説明する。
（第一の実施形態）
図２は、本発明の第一の実施形態に係るプラズマディスプレイパネル５１の全体を示した概略図である。図３及び図４は、プラズマディスプレイパネル５１における走査電極１１５ａ及び維持電極１１６の形状をより詳細に示す図であって、図３は、図２における部分１２２を拡大し、前面基板１０１のみを表示面から見た平面図であり、図４（Ａ）は、図３におけるパネル中央ライン１２１より左側のＡ−Ａ’線における断面図であり、図４（Ｂ）は、パネル中央ライン１２１より右側のＢ−Ｂ’線における断面図である。なお、本発明の第一の実施形態に係るプラズマディスプレイパネル５１において、図２７及び図２８に示した従来のプラズマディスプレイパネルにおける構成要素と同一の構成要素は図２７及び図２８と共通の参照符号を用いる。
【００８７】
図３に示すように、本実施形態に係るプラズマディスプレイパネル５１においては、パネル中央ライン１２１を境界にして、バス電極１０５ａの配置場所を異ならせている。
【００８８】
例えば、セルピッチが１．０８×０．３６［ｍｍ］、バス電極１０５ａ及び１０６の幅が７０［μｍ］の場合、図２のパネル中央ライン１２１の左側においては、走査電極１１５ａのバス電極１０５ａは、その中心線が、放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かって３４０［μｍ］の距離に位置するように配置され、パネル中央ライン１２１の右側においては、走査電極１１５ａのバス電極１０５ａは、その中心線が、面放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かって１７０［μｍ］の距離に位置するように配置される。
【００８９】
維持電極１１６は、図２８に示した従来のプラズマディスプレイパネルと同様に、パネル中央ライン１２１に関らず、放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かって３４０［μｍ］の距離に維持電極１１６のバス電極１０６の中心が位置するように形成されている。
【００９０】
このような構成のバス電極１０５ａ及び１０６、透明電極１０３及び１０４は誘電体層１１０で覆われ、さらに、その上に誘電体層１１０を放電から保護する酸化マグネシウム等からなる保護層１１２が形成されている。
【００９１】
パネル中央ライン１２１より右側の領域においては、バス電極１０５ａは、走査電極１１５ａのほぼ中央の位置に設けられているのに対して、左側の領域においては、非放電ギャップ１１４の近傍にバス電極１０６が設けられることになる。
【００９２】
また、誘電体層１１０は、印刷により形成されるので、前面基板１０１の面を基準として一定の膜厚となるように形成される。このため、バス電極１０５ａ上の誘電体層１１０の膜厚は他の部分の膜厚よりも薄くなる。図４（Ａ）及び（Ｂ）に示すように、バス電極１０５ａ上の誘電体層１１０の膜厚が薄くなる部分Ｃは、プラズマディスプレイパネル５１の右側の領域と左側の領域とで異なることになる。バス電極１０５ａ上の誘電体層１１２の膜厚が薄くなる部分Ｃは、他の誘電体層１１２の部分よりも、放電空間１０８に対して、静電容量が大きくなる。
【００９３】
書き込み放電は、走査電極１１５ａのほぼ中央で発生する場合が多い。このため、走査電極１１５ａのほぼ中央の領域における静電容量を高くすることにより、この領域において、強い電界を発生することができるので、書き込み放電が発生しやすくなる。すなわち、書き込み放電遅れ時間Ｔｗを短くすることができる。書き込み放電遅れ時間Ｔｗが短くなると、発生頻度のピークとなる時刻も走査パルスＰｓｃ−ｓの印加を開始する時間に近づく。
【００９４】
図５は、本実施形態に係るプラズマディスプレイパネル５１において、一水平表示ラインが選択されたときの書き込み放電の発生頻度を示した図であり、横軸に走査パルスＰｓｃ−ｓ印加開始からの経過時間、縦軸は書き込み放電の発生頻度を示している。
【００９５】
図５において、プラズマディスプレイパネル５１の右側の領域における表示セル１２０の書き込み放電の発生頻度を実線Ｆ１で、プラズマディスプレイパネル５１の左側の領域における表示セル１２０の書き込み放電の発生頻度を実線Ｆ２でそれぞれ示す。
【００９６】
プラズマディスプレイパネル５１の右側の領域に位置する表示セル１２０においては、バス電極１０５ａは走査電極１１５ａのほぼ中央に形成されており、プラズマディスプレイパネル５１の左側の領域に位置する表示セル１２０と比較して、書き込み放電の発生が時間的に早い方へシフトしている。このとき、一水平表示ラインの全ての表示セル１２０を選択した時における書き込み放電の発生頻度Ｆ３は、発生頻度Ｆ１及びＦ２の合計に等しくなり、図５に点線で示した分布となる。
【００９７】
また、図５には、従来のプラズマディスプレイパネル、すなわち、全ての表示セル１２０の電極が本実施形態に係るプラズマディスプレイパネル５１の左側の領域における電極と同様に配置されている場合の一水平表示ラインにおける書き込み放電の発生頻度を一点鎖線Ｆ４で示している。
【００９８】
図２７に示した従来のプラズマディスプレイパネルは、本実施形態に係るプラズマディスプレイパネル５１の左側の領域とバス電極１０５ａの配置位置が同じであるので、時刻ｔｐにピークをもつ。これに対して、本実施形態に係るプラズマディスプレイパネル５１においては、一水平表示ラインにおける書き込み放電の発生頻度は、図５に示すように、時刻ｔｐ１及びｔｐに２つのピークをもつ。このように、本実施形態に係るプラズマディスプレイパネル５１においては、右側の領域の書き込み放電の発生頻度のピークが時刻ｔｐ１に早まっているので、時刻ｔｐにおける発生頻度は、従来の書き込み放電の発生頻度のピークの約半分に低減していることがわかる。
【００９９】
図６は、本実施形態に係るプラズマディスプレイパネル５１において、一水平表示ラインの全ての表示セル１２０が選択されたときに走査電極１１５ａに流れる書き込み放電電流の波形を実線Ｉｗ１で示し、従来のプラズマディスプレイパネルにおいて、同様な条件の下における書き込み放電電流の波形を破線Ｉｗ２で示したグラフである。
【０１００】
図５に示したように、本実施形態に係るプラズマディスプレイパネル５１においては、書き込み放電の発生頻度が時刻ｔｐ１及びｔｐにおいてピークを有するので、図６における書き込み放電電流も時刻ｔｐ１及びｔｐにおいて２つのピークを有する。ここで、ピークの高いほうをＩｗｐ１とする。
【０１０１】
これに対して、従来のプラズマディスプレイパネルにおいては、書き込み放電の発生頻度は一つのピークしか有しないため、書き込み放電電流も時刻ｔｐにおけるピークしか有しない。このピークをＩｗｐとする。
【０１０２】
本実施形態に係るプラズマディスプレイパネル５１における書き込み放電の発生頻度のピークは、従来のプラズマディスプレイパネルの約半分となるので、書き込み放電電流のピーク値も小さくなる。この結果、電圧ドロップＶｄｒｏｐが小さくなり、比較的低いデータパルス電圧Ｖｄで安定した書き込み動作を行うことができる。
【０１０３】
発明者が実施した実験によると、面放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かって１５０［μｍ］以上、かつ、３００［μｍ］以内の距離にバス電極１０５ａの中心が位置するようにバス電極１０５ａを配置すると、それ以外の位置にバス電極１０５ａが配置された場合よりも、書き込み放電遅れ時間Ｔｗが短くなり、最大で約５００ｎｓ程度の差が現れるという実験結果が得られた。従って、上記の範囲の位置と上記の範囲以外の位置の２種類にバス電極１０５ａの形成位置を分けることにより、書き込み放電電流のピーク値を低減することが可能である。
【０１０４】
このように各走査電極１１５ａにおいてバス電極１０５ａが形成される位置をプラズマディスプレイパネル５１の主走査方向の左右で異なるようにすることにより、プラズマディスプレイパネル５１の主走査方向の左右の領域で書き込み放電の形成遅れ時間を異なるようにすることができる。
【０１０５】
ただし、面放電ギャップ１１９の付近は、表示セル１２０内において一番明るい部分である。このため、バス電極１０５ａを放電ギャップ１１９の近傍に形成した場合、この明るい部分がバス電極１０５ａによって遮られ、輝度の低下が大きくなり、表示品質が低下するおそれが生じる。これを避けるため、面放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かって１５０［μｍ］以上、かつ、３００［μｍ］以内の範囲内の位置と、この範囲内の位置よりも非放電ギャップ１１４に近い位置の２種類にバス電極１０５ａの形成位置を分離することが望ましい。
【０１０６】
さらに、書き込み放電の発生頻度が明確に２つのピークを持ち、十分な書き込み放電電流のピーク値低減効果を得るためには、プラズマディスプレイパネル５１の中心線１１２よりも右側の領域においては、面放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かって１５０［μｍ］以上、かつ、２００［μｍ］以内の位置にバス電極１０５ａの中心線が配置されるようにバス電極１０５ａを形成し、プラズマディスプレイパネル５１の中心線１１２よりも左側の領域においては、面放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かって、２９０［μｍ］以上、かつ、３４０［μｍ］以内の位置にバス電極１０５ａの中心線が配置されるようにバス電極１０５ａを形成することが望ましい。
（第二の実施形態）
次に、本発明の第二の実施形態に係るプラズマディスプレイパネル５２を図７を参照して説明する。図７は、図３と同様に、図２における部分１２２を拡大し、前面基板１０１のみを表示面から見た平面図である。
【０１０７】
本実施形態におけるセルサイズは、一例として、１．０８×０．３６［ｍｍ］の場合を述べている。
【０１０８】
図７に示すように、本実施形態に係るプラズマディスプレイパネル５２においては、放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かって、３４０［μｍ］の位置に走査電極１１５のバス電極１０５Ａの中心線が配置するようにバス電極１０５Ａが形成された表示セル１２０と、面放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かって１７０［μｍ］の位置にバス電極１０５Ａの中心線が配置するようにバス電極１０５Ａが形成された表示セル１２０とが交互に配置されている。
【０１０９】
走査電極１１５のバス電極１０５Ａをこのように形成することにより、静電容量が大きい部分の位置が隣り合う表示セル１２０で入れ替わることになる。このため、書き込み放電の発生頻度のピーク発生時間が早い表示セル１２０と遅い表示セル１２０とが半数ずつに分かれるので、第一の実施形態に係るプラズマディスプレイパネル５１と同様な効果を得ることができる。
【０１１０】
本実施形態に係るプラズマディスプレイパネル５２の特徴は、バス電極１０５Ａの位置が交互に入れ替わる点である。第一の実施形態に係るプラズマディスプレイパネル５１においては、バス電極１０５の位置がプラズマディスプレイパネル５１の左右の領域で異なるので、バス電極１０５で遮光される位置が異なっていた。この結果、プラズマディスプレイパネル５１の左側の領域と右側の領域とで輝度に差が生じていた。この差に起因して、プラズマディスプレイパネル５１の左右の領域の境界線が見えてしまうことがあったが、本実施形態に係るプラズマディスプレイパネル５２においては、バス電極１０５Ａの位置が交互に入れ替わるように形成されているので、全体的にみれば、プラズマディスプレイパネル５２左右の領域の境界線が見えることがなくなり、第一の実施形態に係るプラズマディスプレイパネル５１よりも、輝度の面内均一性を図れる利点がある。
（第三の実施形態）
次に、本発明の第三の実施形態に係るプラズマディスプレイパネル５３を図８を参照して説明する。図８は、図３と同様に、図２における部分１２２を拡大し、前面基板１０１のみを表示面から見た平面図である。
【０１１１】
本実施形態におけるセルサイズは、一例として、１．０８×０．３６［ｍｍ］の場合を述べている。
【０１１２】
図８に示すように、本実施形態に係るプラズマディスプレイパネル５３においては、走査電極１１５Ｂのバス電極１０５Ｂの中心線が、プラズマディスプレイパネル５３の最も左側に位置する表示セル１２０の放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かう３４０［μｍ］の位置と、プラズマディスプレイパネル５３の最も右側に位置する表示セル１２０の面放電ギャップ中心線１１８から上方の非放電ギャップに向かう１７０［μｍ］の位置とを結ぶ直線となっている。すなわち、走査電極１１５Ｂのバス電極１０５Ｂは維持電極１０６に対して傾斜する中心線を有するものとして形成されている。
【０１１３】
バス電極１０５Ｂをこのように形成することにより、全ての水平方向の表示セル１２０において、バス電極１０５Ｂが形成される位置が異なることとなり、静電容量が大きい部分が、プラズマディスプレイパネル５３の左側から右側に向かって、徐々に放電ギャップ中心線１１８方向に近づき、静電容量が大きい部分の位置が表示セル１２０毎に異なることになる。
【０１１４】
図９は、本実施形態に係るプラズマディスプレイパネル５３において、一水平表示ラインの全ての表示セル１２０が選択されたときに走査電極１１５Ｂに流れる書き込み放電電流の波形を実線Ｉｗ３で、従来のプラズマディスプレイパネルにおいて、同様な条件の下における書き込み放電電流の波形を破線Ｉｗ２でそれぞれ示したグラフである。
【０１１５】
本実施形態に係るプラズマディスプレイパネル５３においては、第一及び第二の実施形態とは異なり、静電容量が大きい部分が、プラズマディスプレイパネル５３の左側から右側に向かって、徐々に放電ギャップ中心線１１８に近づいているので、各表示セル１２０が示す書き込み放電の発生頻度のピークは、プラズマディスプレイパネル５３の左側から右側に向かって、徐々に走査パルスＰｓｃ−ｓの印加を開始する時間に近づいていく。従って、一水平表示ラインにおける発生頻度のピークとなる時間も分散し、本実施形態に係るプラズマディスプレイパネル５３における書き込み放電電流のピーク値を、従来のプラズマディスプレイパネルの書き込み放電電流のピーク値よりも小さくすることができる。
【０１１６】
さらに、本実施形態に係るプラズマディスプレイパネル５３においては、バス電極１０５Ｂは、階段状の変化をせず、連続的な変化をするように形成されている。これによって、第二の実施形態に係るプラズマディスプレイパネル５２よりも、走査電極１１５Ｂのバス電極１０５Ｂの配線長を短くすることができ、走査電極１１５Ｂの抵抗値を下げることができる。この結果として、配線抵抗による電圧波形のなまり等を小さくすることができる。
（第四の実施形態）
次に、本発明の第四の実施形態に係るプラズマディスプレイパネル５４を図１０を参照して説明する。図１０は、図３と同様に、図２における部分１２２を拡大し、前面基板１０１のみを表示面から見た平面図である。
【０１１７】
本実施形態におけるセルサイズは、一例として、１．０８×０．３６［ｍｍ］の場合を述べている。
【０１１８】
本実施形態に係るプラズマディスプレイパネル５４においては、維持電極１１６Ａのバス電極１０６Ａの中心線が、プラズマディスプレイパネル５４の最も右側に位置する表示セル１２０の放電ギャップ中心線１１８から下方の非放電ギャップ１１４に向かう３４０［μｍ］の位置と、プラズマディスプレイパネル５４の最も左側に位置する面放電ギャップ中心線１１８から下方の非放電ギャップ１１４に向かう１７０［μｍ］の位置とを結ぶ直線となっている。走査電極１１５Ｂのバス電極１０５Ｂが形成される位置は第三の実施形態と同じである。このような構成により、走査電極１１５Ｂのバス電極１０５Ｂと維持電極１１６Ａのバス電極１０６Ａとは互いに平行になる。
【０１１９】
本実施形態に係るプラズマディスプレイパネル５４においては、維持電極１１６Ａ上における静電容量が大きい部分も表示セル１２０毎に異なる。書き込み放電はデータ電極１０７と走査電極１１５Ｂとの間において発生した対向放電がトリガとなり、走査電極１１５Ｂと維持電極１１６Ａとの間において面放電が発生する。すなわち、書き込み放電の発生頻度は、データ電極１０７と走査電極１１５Ｂとの間の対向放電の発生頻度の分布に依存する。従って、本実施形態に係るプラズマディスプレイパネル５４においても、維持電極１１６Ａのバス電極１０６Ａが形成される位置によらず、書き込み放電の発生頻度の分布は、前述した第三の実施形態の場合と同様になり、書き込み放電電流のピーク値の低減効果も同様になる。
【０１２０】
前述の第三の実施形態においては、バス電極１０５Ｂによって遮光される部分がプラズマディスプレイパネル５３の右側の領域に位置する表示セル１２０ほど放電ギャップ１１９に近づくので、輝度がプラズマディスプレイパネル５３の左側から右側へ向かうにつれて暗くなる分布となる。
【０１２１】
これに対して、本実施形態に係るプラズマディスプレイパネル５４においては、維持電極１１６Ａのバス電極１０６Ａによって遮光される部分が、走査電極１１５Ｂのバス電極１０５Ｂとは反対に、プラズマディスプレイパネル５４の左側の領域ほど放電ギャップ１１９に近づく。従って、遮光される部分が左右対称になり、第三の実施形態に係るプラズマディスプレイパネル５３よりも輝度分布の均一化が図れる利点がある。すなわち、走査電極１１５Ｂのバス電極１０５Ｂと、走査電極１１５Ｂとは放電ギャップ１１９を挟んで対向する維持電極１１６Ａのバス電極１０６Ａとは実質的に平行に形成されるため、バス電極１０５Ｂと１０６Ａの間隔は等間隔となり、開口部つまりバス電極により遮光されない部分の副走査方向の幅は実質的に均一にすることができる。
（第五の実施形態）
次に、本発明の第五の実施形態に係るプラズマディスプレイパネル５５を図１１を参照して説明する。図１１は、図３と同様に、図２における部分１２２を拡大し、前面基板１０１のみを表示面から見た平面図である。
【０１２２】
本実施形態に係るプラズマディスプレイパネル５５においては、第二の実施形態における走査電極１１５Ａのバス電極１０５Ａの上下の配置を逆にしたバス電極１０５Ｃを形成するとともに、維持電極１１６Ｂのバス電極１０６Ｂもバス電極１０５Ｃと同様の配置になるように形成されている。
【０１２３】
本実施形態に係るプラズマディスプレイパネル５５においても、バス電極１０５Ｃとバス電極１０６Ｂとの間の間隔が常に一定となるので、表示セル１２０毎のバス電極によって遮光されない部分の面積の均一性を向上させることができ、プラズマディスプレイパネル５５の輝度分布を均一化することができる。
（第六の実施形態）
次に、本発明の第六の実施形態に係るプラズマディスプレイパネル５６を図１２を参照して説明する。図１２は、図３と同様に、図２における部分１２２を拡大し、前面基板１０１のみを表示面から見た平面図である。
【０１２４】
本実施形態におけるセルサイズは、一例として、１．０８×０．３６［ｍｍ］の場合を述べている。
【０１２５】
本実施形態に係るプラズマディスプレイパネル５６においては、赤色蛍光体が塗布される表示セルを１２１−Ｒ、緑色蛍光体が塗布される表示セルを１２１−Ｇ、青色蛍光体が塗布される表示セルを１２１−Ｂとしている。
【０１２６】
本実施形態に係るプラズマディスプレイパネル５６においては、図１２に示すように、走査電極１１５Ｄのバス電極１０５Ｄの中心線が、表示セル１２０−Ｂ上の表示セルについては、放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かって３４０［μｍ］の距離に、表示セル１２０−Ｇ上の表示セルについては、放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かって２５５［μｍ］の距離に、表示セル１２０−Ｒ上の表示セルについては、放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かって１７０［μｍ］の距離にそれぞれ位置するように、走査電極１１５Ｄのバス電極１０５Ｄを形成する。
【０１２７】
このように、本実施形態に係るプラズマディスプレイパネル５６は、第一及至第五の実施形態に係るプラズマディスプレイパネル１１５５と比較して、色毎に走査電極１１５Ｄのバス電極１０５Ｄが形成される位置を異ならせている点において異なっている。これによって、静電容量が他の部分よりも高い部分が色毎に異なることになる。
【０１２８】
図１３は本実施形態に係るプラズマディスプレイパネル５６において、一水平表示ラインの全ての表示セル１２０が選択されたときに走査電極１１５Ｄに流れる書き込み放電電流の波形を実線Ｉｗ４で、また、従来のプラズマディスプレイパネルにおいて、同様な条件の下における書き込み放電電流の波形を点線Ｉｗ２で示したグラフである。
【０１２９】
本実施形態に係るプラズマディスプレイパネル５６においては、前述の理由により、書き込み放電の発生頻度のピークは赤が最も早く発生し、青が最も遅く発生する。緑は赤と青の中間である。すなわち、書き込み放電の発生頻度のピークは赤＜緑＜青の順で遅くなる。ここで、赤、緑及び青それぞれのピークとなる時刻をｔｐｒ、ｔｐｇ、ｔｐｂとする。
【０１３０】
図１３に示すように、書き込み放電電流のピークとなる時刻は、ｔｐｒ＜ｔｐｇ＜ｔｐｂ＝ｔｐの順となり、３箇所のピークをもつ。
【０１３１】
ｔｐｂ＝ｔｐとなるのは、表示セル１２０−Ｂに形成されるバス電極１０５Ｄの位置が従来のプラズマディスプレイパネルと同じであるからである。
【０１３２】
本実施形態に係るプラズマディスプレイパネル５６においても、書き込み放電の発生頻度が３つに分散されるので、従来のプラズマディスプレイパネルよりも、書き込み放電電流のピーク値を小さくすることができる。
【０１３３】
前述の第三の実施形態（図８）及び第四の実施形態（図１０）においては、同色においても、バス電極１０５Ｂが形成される場所が異なる表示セル１２０が存在する。従って、絵素単位（赤、緑及び青の一組で表示する単位）で見れば、２種類の構成要素が存在することになる。これに対して、本実施形態に係るプラズマディスプレイパネル５６においては、同色の表示セル１２０においては、バス電極１０５Ｄの形成位置は同じになるので、全ての絵素単位が同じ構成となり、面内における表示の均一化が可能になるという利点がある。
（第七の実施形態）
次に、本発明の第七の実施形態に係るプラズマディスプレイパネル５７を図１４及び図１５を参照して説明する。図１４は、図３と同様に、図２における部分１２２を拡大し、前面基板１０１のみを表示面から見た平面図であり、図１５（Ａ）は、図１４のＡ−Ａ’線における前面基板１０１の断面図、図１５（Ｂ）は、図１４のＢ−Ｂ’線における前面基板１０１の断面図である。
【０１３４】
本実施形態におけるセルサイズは、一例として、１．０８×０．３６［ｍｍ］の場合を述べている。
【０１３５】
本実施形態に係るプラズマディスプレイパネル５７においては、走査電極１１５Ｅのバス電極１０５Ｅ及び維持電極１１６Ｃのバス電極１０６Ｃは、膜厚が１［μｍ］の薄膜電極で形成されている。さらに、誘電体層１１０の一部に高誘電率の誘電体層１１０ａが設けられており、誘電体層１１０は全体的に一様な膜厚となるように形成されている。
【０１３６】
例えば、高誘電率誘電体層１１０ａは、第一の実施形態に係るプラズマディスプレイパネル５１においてバス電極１０５を形成した領域に形成される。すなわち、高誘電率誘電体層１１０ａは、図２のパネル中央ライン１２１の左側の領域においては、走査電極１１５Ｅの透明電極１０３上に面放電ギャップ中心線５８から上方の非放電ギャップ１１４に向かって３４０［μｍ］の位置に（従って、走査電極１１５Ｅのバス電極１０５Ｅと重なり合う）（図１５（Ａ）参照）、パネル中央ライン１２１の右側の領域においては、面放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かって１７０［μｍ］の位置にそれぞれ形成する（図１５（Ｂ）参照）。維持電極１１６Ｃの側は、従来のプラズマディスプレイパネルと同様に、誘電体層１１０のみで形成する。
【０１３７】
このような構造を有するプラズマディスプレイパネル５７は、バス電極１０５Ｅ及び１０６Ｃの膜厚は、誘電体層１１０に対して十分薄くなり、さらに、バス電極１０５Ｅ及び１０６Ｃ上における誘電体層１１０の膜厚の変化による静電容量の変化はほとんどなくなる。これに対して、高誘電率誘電体層１１０ａが形成された領域は、放電ガス空間１０８に対して、静電容量が大きくなり、放電ガス空間１０８内に印加される実効的な電圧を高くすることができる。
【０１３８】
従って、前述の第一の実施形態の場合と同様に、本実施形態に係るプラズマディスプレイパネル５７においても、書き込み放電電流のピーク値は従来のプラズマディスプレイパネルにおけるピーク値よりも小さくなる。
【０１３９】
なお、第二乃至第六の実施形態に係るプラズマディスプレイパネル５２−５６において、バス電極１０５Ａ−１０５Ｅの形成位置に応じて、誘電体層１１０が薄くなる部分を、本実施形態と同様に、誘電体層１１０の一部に高誘電率誘電体層１１０ａを用いる構成に変えても、同様の効果を得ることができる。
【０１４０】
また、誘電体層１１０の厚み方向の全てを高誘電率誘電体層１１０ａとして形成することは必ずしも必要ではない。
【０１４１】
さらに、本実施形態に係るプラズマディスプレイパネル５７においては、高誘電率誘電体層１１０ａを用いるので、バス電極１０５Ｅ及び１０６Ｃとは異なり、遮光されることはない。従って、放電ギャップ１１９の近傍に高誘電率誘電体層１１０ａを形成しても、遮光による輝度の低下を生じることはなく、ひいては、表示品質が低下することはない。これにより、書き込み放電の発生頻度を分散させるための手段の組み合せが多くなり、特にセルサイズが大きい場合、種々の手段により、書き込み放電電流のピーク値を低減させることができる。
（第八の実施形態）
次に、本発明の第八の実施形態に係るプラズマディスプレイパネル５８を図１４及び図１６を参照して説明する。図１６（Ａ）は、図１４のＡ−Ａ’線における本実施形態の前面基板１０１の断面図、図１６（Ｂ）は、図１４のＢ−Ｂ’線における本実施形態の前面基板１０１の断面図である。
【０１４２】
本実施形態に係るプラズマディスプレイパネル５８においては、第七の実施形態に係るプラズマディスプレイパネル５７における高誘電率誘電体層１１０ａの形成に代えて、以下に述べるように、誘電体層１１０を部分的に薄くする構成を用いている。
【０１４３】
本実施形態に係るプラズマディスプレイパネル５８においては、バス電極１０５Ｅ及び１０６Ｃは膜厚が１［μｍ］の薄膜電極からなり、さらに、図１６に示すように、走査電極１１５Ｅ上において、誘電体層１１０を部分的に薄く形成し、静電容量を大きくしている。このような構造においても、第七の実施形態に係るプラズマディスプレイパネル５７と同様に、書き込み放電電流のピーク値を低減することができる。すなわち、走査電極と放電空間とで挟まれた誘電体層により形成される容量成分の静電容量が走査電極１１５Ｅ上において相対的に高い部分の位置をデータ電極毎に、又はデータ電極群毎に異なるように構成することにより、書き込み放電電流のピーク値を低減することができる。
【０１４４】
なお、第二乃至第六の実施形態に係るプラズマディスプレイパネル５２−５６において、バス電極１０５Ａ−１０５Ｅの形成位置に応じて、本実施形態と同様に、誘電体層１１０の一部の膜厚を薄くする構成に変えても、同様の効果を得ることができる。
【０１４５】
また、本実施形態においても、第一乃至第六の実施形態とは異なり、遮光による輝度低下は発生しない。
（第九の実施形態）
次に、本発明の第九の実施形態に係るプラズマディスプレイパネル５９を図１４及び図１７を参照して説明する。図１７（Ａ）は、図１４のＡ−Ａ’線における本実施形態の前面基板１０１の断面図、図１７（Ｂ）は、図１４のＢ−Ｂ’線における本実施形態の前面基板１０１の断面図である。
【０１４６】
本実施形態に係るプラズマディスプレイパネル５９においては、前面基板１０１のバス電極１０５Ｅ及び１０６Ｃは、膜厚が１［μｍ］の薄膜電極からなり、全ての表示セル１２０が同一の構造となっている。
【０１４７】
一方、背面基板１０２においては、例えば、セルピッチが１．０８×０．３６［ｍｍ］の場合、次のように高誘電率誘電体層１１３ａが形成される。パネル中央ライン１２１の左側の領域においては、面放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かって３４０［μｍ］の距離においてデータ電極１０７上に高誘電率誘電体層１１３ａが形成され（図１７（Ａ）参照）、パネル中央ライン１２１の右側の領域においては、面放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かって１７０［μｍ］の距離において背面基板４０２上のデータ電極１０７上に高誘電率誘電体層１１３ａが形成される（図１７（Ｂ）参照）。他の部分は誘電体層１１０が形成される。
【０１４８】
前述の第一乃至第八の実施形態においては、走査電極側の一部に静電容量が大きい領域を形成することによって、放電ガス空間１０８を挟んだ走査電極１１５Ａ−Ｅとデータ電極１０７との間に形成される静電容量の一部を他の部分と異なるものとした。本実施形態のように、データ電極１０７上の一部に静電容量が大きい部分を形成しても、前述の第一乃至第八の実施形態と同様に、静電容量の一部が異なることになり、放電ガス空間１０８内に印加される実効的な電圧を部分的に高めることができる。従って、前述のように、本実施形態に係るプラズマディスプレイパネル５９においても、書き込み放電電流のピーク値は従来のプラズマディスプレイパネルのピーク値よりも小さくなる。
（第十の実施形態）
次に、本発明の第十の実施形態に係るプラズマディスプレイパネル６０を図１４及び図１８を参照して説明する。図１８（Ａ）は、図１４のＡ−Ａ’線における本実施形態の前面基板１０１の断面図、図１８（Ｂ）は、図１４のＢ−Ｂ’線における本実施形態の前面基板１０１の断面図である。
【０１４９】
本実施形態に係るプラズマディスプレイパネル６０においては、前面基板１０１のバス電極１０５Ｅ及び１０６Ｃは膜厚が１［μｍ］の薄膜電極からなり、全ての表示セル１２０が同一の構造となっている。
【０１５０】
一方、背面基板１０２においては、例えば、セルピッチが１．０８×０．３６［ｍｍ］の場合、次のように誘電体層１１３が形成される。
【０１５１】
パネル中央ライン１２１の左側の領域においては、面放電ギャップ中心線１１８から上方の非放電ギャップ１１４に向かって３４０［μｍ］の距離においてデータ電極１０７上に誘電体層１１３を他の部分よりも薄く形成し（図１８（Ａ）参照）、パネル中央ライン１２１の右側の領域においては、面放電ギャップ中心線１１８から非放電ギャップ１１４に向かって１７０［μｍ］の距離においてデータ電極１０７上に誘電体層１１３を他の部分よりも薄く形成する。
【０１５２】
このように、本実施形態に係るプラズマディスプレイパネル６０においては、データ電極１０７上の誘電体層１１３の一部を薄く形成することにより、静電容量の大きい部分を形成している。これによって、本実施形態に係るプラズマディスプレイパネル６０においても、書き込み放電電流のピーク値は従来のプラズマディスプレイパネルのピーク値よりも小さくなる。
【０１５３】
なお、前述の第八及び第九の実施形態においても、データ電極１０７上に形成した静電容量が大きい部分を、第一乃至第七の実施形態において、走査電極１１５Ａ−Ｅ上における静電容量が大きい部分に対応する位置に形成することにより、同様な効果を得ることができる。すなわち、データ電極と放電空間とで挟まれ誘電体層により形成される容量成分の静電容量がデータ電極上において相対的に高い部分の位置をデータ電極毎に、又はデータ電極群毎に異なるように構成することにより、書き込み放電電流のピーク値を低減することができる。
【０１５４】
なお、上述の第一乃至第十の実施形態においては、ストライプ状の隔壁１０９及び矩形形状の透明電極を用いた例を説明したが、各実施形態はこれらに限定されるものではなく、他の形状の透明電極や井桁状の隔壁構造を用いることも可能である。
【０１５５】
以上のように、第一乃至第十の実施形態に係るプラズマディスプレイパネルによれば、走査電極又はデータ電極と放電空間とで挟まれた誘電体層により形成される容量成分の静電容量の分布をデータ電極毎に、又はデータ電極群毎に異なるものとすることができ、ひいては、データ電極毎に、又はデータ電極群毎に書き込み放電の形成遅れ時間を異なるものとすることができる。これにより、書き込み放電時に走査電極に流れる書き込み放電電流のピーク値を低減させることが可能である。
【０１５６】
以下、データパルスの開始タイミングにおける各放電セルの壁電荷の状態をデータ電極群毎に異なるものとすることにより、データ電極群毎に書き込み放電の形成遅れ時間を異なるものとする実施形態を説明する。以下の実施形態はプラズマディスプレイパネルの駆動方法としての例である。なお、以下の実施形態におけるプラズマディスプレイパネルは図２７に示した従来のプラズマディスプレイパネルと同一の構造を有しているものとする。ただし、以下の実施形態が適用されるプラズマディスプレイパネルは維持電極を有するものであることは必ずしも必要ではなく、少なくとも走査電極及びデータ電極を有するプラズマディスプレイパネルであればよい。
（第十一の実施形態）
図１９は、本発明の第十一の実施形態に係るプラズマディスプレイパネルの駆動方法における駆動波形を示す信号波形図である。
【０１５７】
図３２に示した従来の駆動波形との相違点は、複数個のデータ電極１０７を奇数列のデータ電極１０７Ａと偶数列のデータ電極１０７Ｂとに分け、電荷調整パルスＰｐｅ−ｓの印加中において、奇数列のデータ電極１０７Ａに対して補助パルス２０１を印加している点である。その他の点に関しては図３２に示した従来の駆動方法と同じである。
【０１５８】
以下、本実施形態にプラズマディスプレイパネルの駆動方法によって駆動されるプラズマディスプレイパネルの動作について説明する。
【０１５９】
電荷調整パルスＰｐｅ−ｓを印加している時点において、奇数列のデータ電極１０７Ａには補助パルス２０１が印加されているため、奇数列の表示セル１２０と偶数列の表示セル１２０とではプライミング消去放電の発生の仕方が異なる。このため、補助パルス２０１の印加の終了時において、奇数列の表示セルと偶数列の表示セルとでは、壁電荷の配置が異なっているので、壁電荷によって生じる内部電界も異なることになる。
【０１６０】
この場合、補助パルス２０１は正極性のパルスであるから、奇数列に含まれる表示セルの走査電極１１５とデータ電極１０７との間のアドレス期間における内部電界は、偶数列の表示セルにおける内部電界よりも小さくなる傾向にある。その結果、印加電圧が同じであるにもかかわらず、アドレス期間における書き込み放電時に作用する内部電界は、偶数列に含まれる表示セルと奇数列に含まれる表示セルとでは異なることになる。すなわち、内部電界が２種類になるため、書き込み放電遅れ時間もばらつくことになる。
【０１６１】
前述のように、書き込み放電遅れ時間（Ｔｗ）は、放電ガス空間１０８に電圧が印加されてから放電が発光（あるいは電流）として観測されるまでの時間を指し、表示セル構造、ガス種、電圧設定によって決まる形成遅れ時間Ｔｆと、確率的に決まる統計遅れ時間Ｔｓとの和に等しい。
【０１６２】
統計遅れ時間Ｔｓが確率現象であるとは、同一表示セルにおいて同一駆動条件で多数回放電を観測すると、その放電開始時刻はばらつくことを意味する。このばらつきの度合いは、初期電子が放電空間に出現する確率と、その初期電子が「放電失敗」しない確率とに依存する。ここで、「放電失敗」とは、初期電子が放電発生に寄与できずに消えてしまうことを指す。
【０１６３】
まず、放電ガス空間１０８に初期電子が出現する確率はそれまでの放電履歴に大きく依存する。すなわち、種火として放電を起こしておけば、次の放電において初期電子が現れる確率は大きくなる（これを「プライミング効果」と呼ぶ）。この確率が大きくなれば、放電開始タイミングのばらつきが小さくなるので、走査パルスは短くても済むが、確率が小さくなると、放電開始タイミングのばらつきが大きくなるので、走査パルスを長く取る必要がある。これが、定期的にプライミング放電を起こさなければならない理由である。すなわち、プライミング放電がなければ、走査パルス及びデータパルスを長く取らなければならず、維持期間に利用できる時間が足りなくなってしまうので、維持期間を十分に取るために、プライミング放電を起こす必要がある。
【０１６４】
なお、この初期電子が現れる確率は、プライミング放電だけでなく、維持放電によっても増大する。これはプラズマディスプレイパネル内における点灯画素数が多くなればなるほど、書き込み放電のばらつきは小さくなることを意味している。また、初期電子が「放電失敗」しない確率は、放電ガス空間１０８に印加される電圧が大きいほど大きくなる。つまり、印加電圧が大きくなるほど、書き込み放電のばらつきは小さくなる。
【０１６５】
形成遅れ時間Ｔｆとは、放電ガス空間１０８内に（放電失敗しないことを前提として）初期電子が出現してから、放電ガス空間１０８内で発光（あるいは電流）として観測され得る程度まで放電が成長するまでの時間である。
【０１６６】
形成遅れ時間Ｔｆは、初期電子が表示セルの内部電界により加速されて陽極に届くまでの時間に依存する。すなわち、表示セルの内部電界が強いほど形成遅れ時間Ｔｆは短くなる。この内部電界とは、書き込み放電に関して言えば、走査パルス電圧、データパルス電圧及び壁電荷によってそれぞれ誘起される各内部電界の和となる。従って、この形成遅れ時間Ｔｆによって書き込み放電開始タイミングのばらつきを実現させるためには、印加電圧を表示セル毎にばらつかせるか、書き込み前の壁電荷を表示セル毎にばらつかせるか、の何れかを実施すればよいことになる。
【０１６７】
次に、書き込み放電遅れ時間（Ｔｗ）のばらつきと電流との関係を図２０の模式図を用いて説明する。
【０１６８】
電流波形は放電発生の頻度分布に相当しており、複数の表示セルが同時に放電を開始する場合、書き込み放電遅れ時間（Ｔｗ）のばらつきが大きいと放電に伴う電流波形はブロードになるが、書き込み放電遅れ時間（Ｔｗ）のばらつきが小さいと波形は急峻となり、電流のピークが大きくなってしまう。よって、放電開始タイミングのばらつきが小さければピーク電流は大きくなり、その分だけ電圧ドロップも大きくなる傾向にある。
【０１６９】
このため、本実施形態に係るプラズマディスプレイパネルの駆動方法において採用するように、電荷調整パルスＰｐｅ−ｓの印加時に補助パルス２０１を印加することにより、２種類の強度の内部電界を発生させ、それに伴って、書き込み放電のばらつきの分布を２つにすることにより、ピーク電流の低減を図ることができる。その状況を図２１に示す。
【０１７０】
なお、本実施形態に係るプラズマディスプレイパネルの駆動方法において、補助パルス２０１の電圧の大きさはデータパルス電圧Ｖｄと同じ電圧値としたが、同じ効果が期待できる電圧パルスであれば、どのような電圧値でも選択することができる。
【０１７１】
また、本実施形態に係るプラズマディスプレイパネルの駆動方法において、偶数列のデータ電極１０７Ｂには補助パルス２０１は印加されていないが、奇数列のデータ電極１０７Ａに印加する補助パルス２０１とは異なる電圧値の補助パルスを偶数列のデータ電極１０７Ｂに印加しても同じような効果を期待することができる。
【０１７２】
例えば、奇数列のデータ電極１０７Ａに電圧６０Ｖの補助パルス２０１を印加したとき、偶数列のデータ電極１０７Ｂには電圧−２０Ｖの補助パルスを印加することができる。
【０１７３】
また、本実施形態に係るプラズマディスプレイパネルの駆動方法においては、奇数列のデータ電極１０７Ａにのみ補助パルス２０１を印加したが、偶数列のデータ電極１０７Ｂにのみ補助パルス２０１を印加しても、同様な効果を得ることができる。
【０１７４】
また、本実施形態に係るプラズマディスプレイパネルの駆動方法においては、データ電極１０７を偶数列と奇数列とに分割したが、同様な効果を得られるのであれば、他の分類の仕方も可能である。例えば、画面の中心線を境界として画面の左半分と右半分とでデータ電極１０７を２つのデータ電極群に分割したり、Ｎ本ごと（Ｎは２以上の正の整数）のデータ電極１０７に補助パルス２０１を印加することも可能である。
【０１７５】
また、図２２に示すように、電荷調整パルスＰｐｅ−ｓの波形を変化させることも可能である。本実施形態における補助パルス２０１はデータ電極パルスＰｄと同じ電圧値Ｖｄであるから、図１９に示すような波形では、電荷調整パルスＰｐｅ−ｓと補助パルス２０１との間で強い放電が起き、書き込み放電が起きないようになる可能性がある。そこで、図２２に示した電荷調整パルスＰｐｅ−ｓのように、補助パルス２０１が印加される期間、電荷調整パルスＰｐｅ−ｓの値をアドレス期間の走査電極のベース設定電圧Ｖｂｗとし、補助パルス２０１との間における放電を弱めるような波形を用いることが有効となる場合もある。
【０１７６】
なお、電荷調整パルスＰｐｅ−ｓの値は、補助パルス２０１との間における放電を弱めることができるような波形であれば、ベース設定電圧Ｖｂｗにする必要は必ずしもない。
【０１７７】
以上説明したように、本実施形態に係るプラズマディスプレイパネルの駆動方法を採用することにより、書き込み放電の失敗を抑えることができ、良好な表示品質のプラズマディスプレイパネルを提供することができる。
（第十二の実施形態）
図２３は、本発明の第十二の実施形態に係るプラズマディスプレイパネルの駆動方法における駆動波形を示す信号波形図である。
【０１７８】
前述の第十一の実施形態においては、電荷調整パルスＰｐｅ−ｓの印加中に奇数列のデータ電極１０７Ａに補助パルス２０１を印加していたのに対して、本実施形態に係るプラズマディスプレイパネルの駆動方法においては、電荷調整パルスＰｐｅ−ｓの印加後に奇数列のデータ電極１０７Ａに補助パルス２０２を印加する。この点以外は前述の第十一の実施形態と同様である。
【０１７９】
プライミング消去放電が終了した直後は、表示セル内の放電ガス空間１０８にはある程度の空間電荷が残留している。このため、電荷調整パルスＰｐｅ−ｓの印加の直後に奇数列のデータ電極１０７Ａに補助パルス２０２を印加することにより、残留した空間電荷を再配置させることができる。この結果、奇数列の表示セルと偶数列の表示セルとで放電ガス空間１０８の内部電界が異なることになり、書き込み放電の放電開始タイミングをばらつかせることが可能となる。
【０１８０】
この補助パルス２０２はプライミング消去放電が終わった直後から１０マイクロ秒以内に印加することが望ましい。その理由は、１０マイクロ秒を超えると、残留した空間電荷がほとんどなくなってしまい、補助パルス２０２を印加する効果が小さくなってしまうからである。
【０１８１】
なお、本実施形態において、補助パルス電圧２０２の大きさはデータパルス電圧Ｖｄと同じ電圧値であったが、同じ効果が期待できる電圧パルスであればどのような電圧値でも選択することが可能である。
【０１８２】
また、本実施形態において、偶数列のデータ電極１０７Ｂには補助パルス２０２は印加されていないが、奇数列のデータ電極１０７Ａに印加する補助パルス２０２とは異なる電圧値の補助パルスを偶数列のデータ電極１０７Ｂに印加しても同じような効果を期待することができる。
【０１８３】
例えば、奇数列のデータ電極１０７Ａにパルス電圧６０Ｖの補助パルス２０２を印加し、偶数列のデータ電極１０７Ｂにパルス電圧−２０Ｖの補助パルスを印加してもよい。
【０１８４】
また、本実施形態においては、奇数列のデータ電極１０７Ａにのみ補助パルス２０２を印加したが、偶数列のデータ電極１０７Ｂにのみ補助パルス２０２を印加しても同様な効果を得ることができる。
【０１８５】
さらに、本実施形態においては、データ電極１０７を奇数列のデータ電極１０７Ａと偶数列のデータ電極１０７Ｂとに分割したが、同様な効果を得られるのであれば、他の分類の仕方も可能である。例えば、画面の中心線を境界として画面の左半分と右半分とでデータ電極１０７を２つのデータ電極群に分割したり、Ｎ本ごと（Ｎは２以上の正の整数）のデータ電極１０７に補助パルス２０２を印加することも可能である。
【０１８６】
また、本実施形態においては、電荷調整パルスＰｐｅ−ｓの印加後に補助パルス２０２を印加し、第十一の実施形態においては、電荷調整パルスＰｐｅ−ｓの印加中に補助パルス２０１を印加している。この２つの実施形態を組み合わせることも可能である。すなわち、補助パルス２０１の印加を電荷調整パルスＰｐｅ−ｓの印加中から開始し、電荷調整パルスＰｐｅ−ｓが立ち下がった後も補助パルス２０２を印加し続けてもよい。また、補助パルス２０１を電荷調整パルスＰｐｅ−ｓの印加中に一度印加し、電荷調整パルスＰｐｅ−ｓの印加終了後にもう一度補助パルス２０２を印加する方法も有効である。
【０１８７】
以上説明したように、本実施形態に係るプラズマディスプレイパネルの駆動方法を採用することにより、書き込み放電の失敗を抑えることができ、良好な表示品質のプラズマディスプレイパネルを提供することができる。
（第十三の実施形態）
図２４は、本発明の第十三の実施形態に係るプラズマディスプレイパネルの駆動方法における駆動波形を示す信号波形図である。
【０１８８】
実施形態に係るプラズマディスプレイパネルの駆動方法においては、赤（Ｒ）に対応するデータ電極１２１Ｒ、緑（Ｇ）に対応するデータ電極１２１Ｇ、青（Ｂ）に対応するデータ電極１２１Ｂの各々に対してそれぞれ異なる補助パルスが印加される。
【０１８９】
図２４に示すように、データ電極１２１Ｒには補助パルスは印加されない。データ電極１２１Ｇには、電荷調整パルスＰｐｅ−ｓの印加中において、１マイクロ秒の補助パルス２０３Ａが印加される。データ電極１２１Ｂには、電荷調整パルスＰｐｅ−ｓの印加中において、５マイクロ秒の補助パルス２０３Ｂが印加される。このように、ＲＧＢの各色に対応するデータ電極の各々に異なるパルス幅の補助パルスを印加することにより、プライミング放電消去後の壁電荷の配置を異ならせ、その結果として、表示セルの内部電界を異ならせることができる。
【０１９０】
なお、本実施形態においては、電荷調整パルスＰｐｅ−ｓの印加中に補助パルス２０３Ａ、２０３Ｂを印加しているが、第十二の実施形態のように、補助パルス２０３Ａ、２０３Ｂを電荷調整パルスＰｐｅ−ｓの印加終了直後に印加することも可能である。
【０１９１】
また、本実施形態においては、補助パルス２０３Ａ、２０３Ｂのパルス幅を１マイクロ秒と５マイクロ秒の２種類としたが、同様な効果が得られるのであれば、他のパルス幅を選択することも可能である。
【０１９２】
また、パルス幅の数も２に限定されるものではなく、例えば、データ電極群のデータパルス電圧がそれぞれ異なる場合には、異なるパルス幅の補助パルスをデータ電極群毎に印加することも可能である。
【０１９３】
あるいは、異なるパルス幅及び異なる電圧値の補助パルスをデータ電極群毎に印加することも可能である。
【０１９４】
以上説明したように、本実施形態に係るプラズマディスプレイパネルの駆動方法を採用することにより、書き込み放電の失敗を抑えることができ、良好な表示品質のプラズマディスプレイパネルを提供することができる。
（第十四の実施形態）
図２５は、本発明の第十四の実施形態に係るプラズマディスプレイパネルの駆動方法における駆動波形を示す信号波形図である。
【０１９５】
前述の第十三の実施形態においては、ＲＧＢ各色に対応するデータ電極１２１Ｒ、１２１Ｇ、１２１Ｂに対して、異なるパルス幅の補助パルス２０３Ａ、２０３Ｂを印加した。第十三の実施形態においては、ＲＧＢ各色に対応する表示セルの放電開始電圧がすべて等しいと仮定したためである。
【０１９６】
しかしながら、実際には、ＲＧＢの蛍光体の材質の違いにより、ＲＧＢ各色に対応する表示セルの放電開始電圧が異なることがある。極端な例を挙げると、従来の駆動方法を採用した場合に、Ｒ表示セル及びＢ表示セルはデータパルス電圧が５０Ｖで正常に書き込み放電が起きるが、Ｇ表示セルは８０Ｖ以上のデータパルス電圧を印加しないと正常に書き込み放電が起きない、ということがあり得る。このような場合、全ての表示セルに対して８０Ｖ以上のデータパルス電圧を印加しなければならないので、Ｒ表示セル及びＢ表示セルに対しては、相対的に強い書き込み電圧が印加されることとになり、放電が集中してしまう。
【０１９７】
このような場合には、図２５に示すように、Ｂ表示セルに対応するデータ電極１２１Ｂには正の補助パルス２０４Ｂを印加し、Ｇ表示セルに対応するデータ電極１２１Ｇには負の補助パルス２０４Ａを印加することが好適である。
【０１９８】
これは、Ｒ表示セルとＢ表示セルとで放電開始タイミングをばらつかせ、Ｇ表示セルに対応するデータ電極１２１Ｇに対しては負の補助パルス２０４Ａを印加することにより、データ電極１２１Ｇ上に正の壁電荷を蓄積するためである。データ電極１２１Ｇ上に正の壁電荷を蓄積させると、壁電荷がデータパルス電圧と重畳して書き込み放電を起こすことになるので、従来例と比較して、データパルス電圧を引き下げることができる。データパルスを引き下げることにより、Ｒ表示セルとＢ表示セル内部の書き込み時の電圧を引き下げることになり、書き込み放電における放電集中をさらにばらつかせることができるようになる。
【０１９９】
なお、本実施形態においては、Ｂ表示セルに対応するデータ電極１２１Ｂには正の補助パルス２０４Ｂを、Ｇ表示セルに対応するデータ電極１２１Ｇには負の補助パルス２０４Ａを印加しているが、表示セル特性に応じて、各表示セルに印加する補助パルスの極性の正負を入れ替えることができる。
（第十五の実施形態）
本実施形態においては、駆動波形として、図３２に示した従来の駆動波形と第十一の実施形態における駆動波形とを併用する。本実施形態においては、プラズマディスプレイパネルの一サブフィールドにおいて発光する面積を感知し、その発光面積がある一定面積以下である場合には、従来の駆動方法を用い、その発光面積がその一定面積を超えた場合には、第十一の実施形態に係るプラズマディスプレイパネルの駆動方法を用いる。
【０２００】
発光面積が一定面積以上になると、１個の走査電極当たりの点灯表示セル数の平均値が大きくなるので、補助パルス２０１が必要になるときにのみ印加することが可能となる。
【０２０１】
このような構成にする理由を以下に説明する。
【０２０２】
第十一の実施形態において述べたように、１フィールド当たりの発光表示セルの延べ数が増えると、書き込み放電開始タイミングのばらつきは減少する。逆に、１フィールド当たりの発光表示セルの延べ数が少ないと、書き込み放電開始タイミングのばらつきは増加する。従って、走査パルス幅は、１フィールド当たりの発光表示セルの延べ数が少ないときのパルス幅で決まる。ここで、１フィールド当たりの発光表示セルの延べ数が少ないときに第十一の実施形態で挙げたような補助パルス２０１を印加すると、補助パルス２０１が印加された表示セルでは書き込み放電開始タイミングが遅くなってしまう。放電開始タイミングのばらつきはそれほど変化がない場合でも、必要な操作パルス幅は大きくなってしまうおそれがある。一方、１フィールド当たりの発光表示セルの延べ数が多くなると、書き込み放電のばらつきは小さくなるので、補助パルス２０１を印加して少々形成遅れが大きくなっても問題がない。
【０２０３】
言いかえると、現画面の発光表示セル数の延べ数又は前画面の発光表示セル数の延べ数が所定値以上であるとき、書き込み放電の形成遅れ時間は相対的に短くなるので、走査電極に配置される発光表示セルの書き込み放電のデータパルス開始タイミングにおける壁電荷の状態が発光表示セルを駆動するデータ電極群毎に異なるように制御することにより、書き込み放電の形成遅れ時間を全体として長くすることにより、書き込み放電のピーク電流を低減させることができる。一方、現画面の発光表示セル数の述べ数又は前画面の発光表示セル数の延べ数が所定値未満のときは、書き込み放電の形成遅れ時間は相対的に長くなるので、走査電極に配置される発光表示セルの書き込み放電のデータパルス開始タイミングにおける壁電荷の状態が各発光表示セルにおいて実質的に同じになるように制御することにより、書き込み放電の形成遅れ時間を短くすることにより、書き込み不良を防止することができる。ここでは、現画面又は前画面の発光表示セル数の延べ数で考えたが、微視的に見れば、現サブフィールド又は前サブフィールドの発光表示セル数や現サブフィールドの近傍の複数のサブフィールドの発光表示セル数の延べ数が所定値以上又は未満か否かに応じて同様に制御することもできる。
【０２０４】
なお、本実施形態における駆動波形は第十一の実施形態に示した駆動波形を用いたが、同様な効果を与える駆動方法であれば、どの駆動方法における駆動波形をも用いることが可能である。例えば、前述の第十二、第十三または第十四の実施形態に示した駆動波形を用いることができる。
（第十六の実施形態）
図２６は、本発明の第十六の実施形態に係るプラズマディスプレイパネルの駆動方法における駆動波形を示す信号波形図である。なお、図２６においては、ｍ個の走査電極Ｓ１−Ｓｍの駆動電圧波形、奇数列のデータ電極１０７Ａの駆動電圧波形及び偶数列のデータ電極１０７Ｂの駆動電圧波形のみを示し、維持電極の駆動電圧波形は省略する。本実施形態における維持電極の駆動電圧波形は、例えば、図１９に示した維持電極１１６の駆動電圧波形と同一である。
【０２０５】
本実施形態に係るプラズマディスプレイパネルの駆動方法においては、走査電極１個当たりに点灯させる表示セル数を検出し、点灯表示セル数が予め定めたある一定数以下である場合には、データ電極１０７Ａに印加する補助パルス２０１に合わせて放電が起きないような電圧を走査電極に設定する（図２６の走査電極Ｓ２）。これに対して、点灯表示セル数が予め定めたある一定数を超える場合には、データ電極１０７Ａに印加する補助パルス２０１に合わせて放電が起きるような電圧を走査電極に設定する（図２６の走査電極Ｓ１、Ｓｍ）。
【０２０６】
このように、走査電極毎に設定する電圧を変えることにより、書き込み放電時に流れる電流が大きい行の表示セルのみで補助パルスによる電荷移動が起きるようにすることができる。
【０２０７】
なお、本実施形態における駆動波形は第十一の実施形態に示した駆動波形を用いたが、同様な効果を与える駆動方法であれば、どの駆動方法における駆動波形をも用いることが可能である。例えば、前述の第十二、第十三または第十四の実施形態に示した駆動波形を用いることができる。
【０２０８】
なお、第十一乃至第十五の実施形態においては、電荷調整パルスＰｐｅ−ｓの印加中あるいは印加後に補助パルス２０１、２０２、２０３Ａ、２０３Ｂ、２０４Ａ、２０４Ｂは印加されている。しかしながら、書き込み放電前に印加されるパルスのうち、放電を伴い、かつ、書き込み放電に最も近いパルスの印加中あるいは印加直後に補助パルスを印加すれば同様の効果を得ることができる。すなわち、例えば、プライミング放電のないサブフィールドであれば、維持消去パルスＰｓｅ−ｓの印加中あるいは印加後に補助パルスを印加する必要がある。このように、印加するパルスの波形に応じて、補助パルスを印加するタイミングは変わってくる。
【０２０９】
また、第十一乃至第十五の実施形態においては、データ電極に印加される補助パルスの数は１つのみであったが、同様な効果を与えるパルスであれば、２つ以上のパルスを組み合わせて構成した補助パルスを印加することもできる。
【０２１０】
また、補助パルスとしては、矩形波の例を挙げたが、上記の実施形態と同様な効果を与えるパルスであれば、矩形波以外の補助パルス、例えば、傾斜したパルスをデータ電極に印加することも可能である。
【０２１１】
なお、第１乃至第１０の実施形態と第１１乃至第１６の実施形態を組み合わせることにより、よりきめこまかい制御が可能になる。例えば、上記２種類の方法を組み合わせることにより、データ電極毎に書き込み放電の形成遅れ時間を制御することが比較的容易に実現できる。
【０２１２】
【発明の効果】
以上のように、本発明によれば、書き込み放電電流のピーク値を従来のプラズマディスプレイパネルにおけるピーク値よりも小さくすることが可能である。このため、走査パルスＰｓｃ−ｓに発生する電圧ドロップＶｄｒｏｐが従来のプラズマディスプレイパネルにおける電圧ドロップＶｄｒｏｐよりも小さくなる。この結果、走査電極とデータ電極との間の実効電圧の低下が抑制されるので、データ電圧を増加させることなく、プラズマディスプレイパネルの安定な動作が可能となり、さらに、低コスト化を図ることができる。
【０２１３】
さらに、連続する走査ラインに、連続してデータパルスが印加される画像であっても、データパルスを印加し直す必要がないので、無駄な電力の増加を抑制することができる。
【０２１４】
また、表示セル毎に書き込み放電タイミングをばらつかせることができるので、走査ドライバに流れる書き込み放電に伴う電流は集中しなくなり、電圧ドロップを抑えることができる。従って、電圧ドロップによる書き込み放電の失敗を防ぐことができ、表示品質の低下を防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るプラズマ表示装置の構造を示すブロック図である。
【図２】本発明の第一の実施形態に係るプラズマディスプレイパネルの全体を示した概略図である。
【図３】第一の実施形態に係るプラズマディスプレイパネルの部分的な拡大平面図である。
【図４】図４（Ａ）は、図３のＡ−Ａ’線における断面図であり、図４（Ｂ）は、図３のＢ−Ｂ’線における断面図である。
【図５】第一の実施形態に係るプラズマディスプレイパネルにおいて、一水平表示ラインが選択されたときの書き込み放電の発生頻度を示したグラフである。
【図６】第一の実施形態に係るプラズマディスプレイパネルにおいて、一水平表示ラインの全ての表示セルが選択されたときに走査電極に流れる書き込み放電電流の波形と、従来のプラズマディスプレイパネルにおいて、同様な条件の下における書き込み放電電流の波形とを示したグラフである。
【図７】第二の実施形態に係るプラズマディスプレイパネルの部分的な拡大平面図である。
【図８】第三の実施形態に係るプラズマディスプレイパネルの部分的な拡大平面図である。
【図９】第三の実施形態に係るプラズマディスプレイパネルにおいて、一水平表示ラインの全ての表示セルが選択されたときに走査電極に流れる書き込み放電電流の波形と、従来のプラズマディスプレイパネルにおいて、同様な条件の下における書き込み放電電流の波形とを示したグラフである。
【図１０】第四の実施形態に係るプラズマディスプレイパネルの部分的な拡大平面図である。
【図１１】第五の実施形態に係るプラズマディスプレイパネルの部分的な拡大平面図である。
【図１２】第六の実施形態に係るプラズマディスプレイパネルの部分的な拡大平面図である。
【図１３】第六の実施形態に係るプラズマディスプレイパネルにおいて、一水平表示ラインの全ての表示セルが選択されたときに走査電極に流れる書き込み放電電流の波形と、従来のプラズマディスプレイパネルにおいて、同様な条件の下における書き込み放電電流の波形とを示したグラフである。
【図１４】第七の実施形態に係るプラズマディスプレイパネルの部分的な拡大平面図である。
【図１５】図１５（Ａ）は、図１４のＡ−Ａ’線における断面図、図１５（Ｂ）は、図１４のＢ−Ｂ’線における断面図である。
【図１６】図１６（Ａ）は、図１４のＡ−Ａ’線における第八の実施形態の断面図、図１６（Ｂ）は、図１４のＢ−Ｂ’線における第八の実施形態の断面図である。
【図１７】図１７（Ａ）は、図１４のＡ−Ａ’線における第九の実施形態の断面図、図１７（Ｂ）は、図１４のＢ−Ｂ’線における第九の実施形態の断面図である。
【図１８】図１８（Ａ）は、図１４のＡ−Ａ’線における第十の実施形態の断面図、図１８（Ｂ）は、図１４のＢ−Ｂ’線における第十の実施形態の断面図である。
【図１９】本発明の第十一の実施形態に係るプラズマディスプレイパネルの駆動方法における駆動波形を示す信号波形図である。
【図２０】放電開始タイミングのばらつきと電流波形との関係を表した模式図である。
【図２１】本発明の第十一の実施形態における放電開始タイミングのばらつきと電流波形との関係を表した模式図である。
【図２２】本発明の第十一の実施形態に係るプラズマディスプレイパネルの駆動方法の変形例における駆動波形を示す信号波形図である。
【図２３】本発明の第十二の実施形態に係るプラズマディスプレイパネルの駆動方法における駆動波形を示す信号波形図である。
【図２４】本発明の第十三の実施形態に係るプラズマディスプレイパネルの駆動方法における駆動波形を示す信号波形図である。
【図２５】本発明の第十四の実施形態に係るプラズマディスプレイパネルの駆動方法における駆動波形を示す信号波形図である。
【図２６】本発明の第十六の実施形態に係るプラズマディスプレイパネルの駆動方法における駆動波形を示す信号波形図である。
【図２７】従来のプラズマディスプレイパネルにおける一つの表示セルの構成を例示する斜視図である。
【図２８】図２７に示した従来のプラズマディスプレイパネルにおける各電極の形状をより詳細に示す平面図である。
【図２９】階調表示の一例を示す概略図である。
【図３０】図２７に示した従来のプラズマディスプレイパネルにおける電極構造の平面図である。
【図３１】図２７に示した従来のプラズマディスプレイパネルにおける電極構造の他の例を示す平面図である。
【図３２】図２７に示した従来のプラズマディスプレイパネルにおける１サブフィールドの駆動動作を示すタイミングチャートである。
【図３３】図２７に示した従来のプラズマディスプレイパネルにおいて、ある表示セルにおいて走査パルスの印加からの経過時間に対する書き込み放電の発生頻度を示したグラフである。
【図３４】図３４（Ａ）は、従来のプラズマディスプレイパネルにおいて、１水平ラインの全表示セルが選択されたときに、走査パルスの印加中に走査電極に流れる書き込み放電電流波形を示し、図３４（Ｂ）はその走査パルスの電圧波形を示す。
【符号の説明】
１０  本発明の一実施形態に係るプラズマ表示装置
２０  アナログインターフェース
３０  プラズマディスプレイモジュール３０
２１  Ｙ／Ｃ分離回路
２２  Ａ／Ｄ変換回路２２
２３  同期信号制御回路
２４  画像フォーマット変換回路
２５  逆γ変換回路
２６  システム・コントロール回路
２７  ＰＬＥ制御回路
３１  ディジタル信号処理・制御回路
３２  パネル部
３３  モジュール内電源回路
３４  入力インターフェース信号処理回路
３５  フレームメモリ
３６  メモリ制御回路
３７  ドライバ制御回路
５０  プラズマディスプレイパネル
３８  走査ドライバ
３９  データドライバ
４０  高圧パルス回路
４１  電力回収回路
５１  第一の実施形態に係るプラズマディスプレイパネル
１０５ａ  第一の実施形態における走査電極のバス電極
１１５ａ  第一の実施形態における走査電極
５２  第二の実施形態に係るプラズマディスプレイパネル
１０５Ａ  第二の実施形態における走査電極のバス電極
１１５Ａ  第二の実施形態における走査電極
５３  第三の実施形態に係るプラズマディスプレイパネル
１０５Ｂ  第三の実施形態における走査電極のバス電極
１１５Ｂ  第三の実施形態における走査電極
５４  第四の実施形態に係るプラズマディスプレイパネル
１０６Ａ  第四の実施形態における維持電極のバス電極
１１６Ａ  第四の実施形態における維持電極
５５  第五の実施形態に係るプラズマディスプレイパネル
１０５Ｃ  第五の実施形態における走査電極のバス電極
１１５Ｃ  第五の実施形態における走査電極
１０６Ｂ  第五の実施形態における維持電極のバス電極
１１６Ｂ  第五の実施形態における維持電極
５６  第六の実施形態に係るプラズマディスプレイパネル
１０５Ｄ  第六の実施形態における走査電極のバス電極
１１５Ｄ  第六の実施形態における走査電極
５７  第七の実施形態に係るプラズマディスプレイパネル
１０５Ｅ  第七の実施形態における走査電極のバス電極
１１５Ｅ  第七の実施形態における走査電極
１０６Ｃ  第七の実施形態における維持電極のバス電極
１１６Ｃ  第七の実施形態における維持電極
５８  第八の実施形態に係るプラズマディスプレイパネル
５９  第九の実施形態に係るプラズマディスプレイパネル
６０  第十の実施形態に係るプラズマディスプレイパネル
２０１、２０２、２０３Ａ、２０３Ｂ、２０４Ａ、２０４Ｂ  補助パルス
【図１】
2004271875.tif 000002
【図２】
2004271875.tif 000003
【図３】
2004271875.tif 000004
【図４】
2004271875.tif 000005
【図５】
2004271875.tif 000006
【図６】
2004271875.tif 000007
【図７】
2004271875.tif 000008
【図８】
2004271875.tif 000009
【図９】
2004271875.tif 000010
【図１０】
2004271875.tif 000011
【図１１】
2004271875.tif 000012
【図１２】
2004271875.tif 000013
【図１３】
2004271875.tif 000014
【図１４】
2004271875.tif 000015
【図１５】
2004271875.tif 000016
【図１６】
2004271875.tif 000017
【図１７】
2004271875.tif 000018
【図１８】
2004271875.tif 000019
【図１９】
2004271875.tif 000020
【図２０】
2004271875.tif 000021
【図２１】
2004271875.tif 000022
【図２２】
2004271875.tif 000023
【図２３】
2004271875.tif 000024
【図２４】
2004271875.tif 000025
【図２５】
2004271875.tif 000026
【図２６】
2004271875.tif 000027
【図２７】
2004271875.tif 000028
【図２８】
2004271875.tif 000029
【図２９】
2004271875.tif 000030
【図３０】
2004271875.tif 000031
【図３１】
2004271875.tif 000032
【図３２】
2004271875.tif 000033
【図３３】
2004271875.tif 000034
【図３４】
2004271875.tif 000035