(57)【要約】【課題】ＭＩＦＭＩＳ構造について正電位を印加した場合と負電位を印加した場合とで第２の絶縁膜挿入によるリーク電流の減少の仕方に非対称性があり、負電位側のリーク抑制が不充分になりかねない。【解決手段】制御電極３５のフェルミ準位に対して真空準位側に充分離れた伝導帯下端を持つ絶縁膜と、制御電極３５のフェルミ準位に対して真空準位とは反対側に充分離れた荷電子帯上端を持つ絶縁膜との二つの積層による絶縁膜３３・３４を制御電極３５と強誘電体層３２との間に設けることによって、制御電極３５から強誘電体層３２に流れるリーク電流を正電圧側でも負電圧側でも同等に抑制できるような積層ゲート構造を実現することで上記の問題を解決した。【選択図】　図７
2004134507.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に、その半導体基板に接する第１の絶縁膜、浮遊電極、強誘電体層、第２の絶縁膜、第３の絶縁膜、制御電極を順に積層してなる電界効果型トランジスタにおいて、第２の絶縁膜と第３の絶縁膜のいずれか一方が制御電極に用いられる金属のフェルミ準位に対してそのフェルミ準位が真空準位側にずれたバンド構造を持ち、また別の一方が制御電極に用いられる金属のフェルミ準位に対してそのフェルミ準位が真空準位とは反対の方向にずれたバンド構造を持つことを特徴とする不揮発電界効果型トランジスタ。
【請求項２】
請求項１記載の不揮発電界効果型トランジスタにおいて、第２の絶縁膜、第３の絶縁膜のバンドギャップがそれぞれ６ｅＶ以下であることを特徴とする不揮発電界効果型トランジスタ。
【請求項３】
請求項２記載の不揮発電界効果型トランジスタにおいて、第２の絶縁膜、第３の絶縁膜の比誘電率がそれぞれ７以上であることを特徴とする不揮発電界効果型トランジスタ。
【請求項４】
請求項３記載の不揮発電界効果型トランジスタにおいて、第２の絶縁膜あるいは第３の絶縁膜のいずれか一方のバンド構造の荷電子帯上端と制御電極のフェルミ準位との差が１ｅＶ以上あり、かつ他の一方の伝導帯下端と制御電極のフェルミ準位との差が１ｅＶ以上あることを特徴とする不揮発電界効果型トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の絶縁膜、強誘電体層、浮遊電極、制御電極からなる積層ゲート構造を持つ不揮発電界効果型トランジスタの構造に関する。
【０００２】
【従来の技術】
従来磁気テープやハードディスク装置、光ディスク装置、あるいは光磁気ディスク装置などによって実現されていた、電力の供給を遮断しても情報を保持する能力すなわち情報記録の不揮発性に関して、近年半導体による固体素子を用いようとする試みが盛んである。例えば既に実用化されているフラッシュメモリやＦｅＲＡＭなどと呼ばれているものがこれに相当する。これらは
前記磁気テープ装置やハードディスク装置、光ディスクあるいは光磁気ディスク装置で必要とされていた可動機械部分が無く、且つ外形寸法が小さく消費電力が少なくなるとして期待されている。
【０００３】
フラッシュメモリについては非特許文献１にその概要がまとめられてある。しかしながら現状のフラッシュメモリやＦｅＲＡＭでは以下のような問題点がある。
【０００４】
これによると現状のフラッシュメモリは高い動作電圧を必要とし、例えば非特許文献１で示した例では内部最大電圧が１２Ｖである。これは通常のＤＲＡＭやＬＳＩが３〜４Ｖで動作するのに比べて非常に高い。また書き換え時間に１ミリ秒〜１秒を必要とし頻繁なデータの書き換えを考えた時、使用者には大きなストレスを与える。
【０００５】
ＦｅＲＡＭについては非特許文献２にその概要がまとめられている。これによるとフラッシュメモリが１２Ｖ以上の高い内部電圧であるのに比べてＦｅＲＡＭでは５Ｖ以下と低いことが開示されている。またアクセス時間に関しても２５０ナノ秒と非常に短い。
【０００６】
しかしながら現状のＦｅＲＡＭでは以下のような問題点がある。非特許文献２によるとＦｅＲＡＭの場合は強誘電体キャパシタのスイッチング特性が温度の影響を受けやすく、また高温アニールが必要にも関わらず強誘電体層の構成元素としてＰｂやＢｉなどの低融点金属を含んでいるために、それらの元素の基板への拡散の問題があるなどの課題も開示されている。
【０００７】
これらフラッシュメモリ、ＦｅＲＡＭ以外に最近精力的に開発検討がなされている不揮発性記憶素子に、「ＭＦＳトランジスタ」と総称されるものがある。例えば非特許文献３にその概要がまとめられている。このデバイスは通常のＭＯＳトランジスタ構造のゲート部分に強誘電体を置き、強誘電体の分極の向きによってトランジスタのチャネルのコンダクタンスを変えて不揮発性のメモリを実現しようとするものである。通常、強誘電体を直接Ｓｉ基板上に置くことは元素の拡散などの問題から難しいので、拡散抑止層を兼ねた絶縁体膜（Ｉｎｓｕｌａｔｏｒ）を基板−強誘電体層間に挿入したＭＦＩＳ構造、あるいは更に浮遊電極を挿入したＭＦＭＩＳ構造を取ることが多い。本発明においてはそれらの中でも特に浮遊電極を挿入したタイプのＭＦＭＩＳ型のトランジスタに関する。
【０００８】
このＭＦＭＩＳトランジスタにおいても実際にはいくつかの問題が存在する。ゲートに電圧をかけ、強誘電体をスイッチングさせた後、電圧をとりさっても強誘電体の分極による反電界が存在することになるので、常に記憶された分極の向きが解消される方向に力を受ける。またこの反電界により半導体基板あるいは上部電極金属から浮遊電極金属と強誘電体層に電流が徐々に流れ込む。流れ込んだ電流は強誘電体の分極により発生した浮遊電極金属上の電荷を徐々に補償することになり、最終的には記憶情報を失ってしまう。つまり情報は揮発してしまうことになり、不揮発性記憶素子としての機能を発揮できないことになる。不揮発性記憶素子としての情報を保っている時間のことを保持時間（リテンションタイム）と呼ぶが、この保持時間が充分にとれないことになるのである。なお現在不揮発性記憶素子として用いられているフラッシュメモリについて保証されている標準的な保持時間は３ｘ１０８秒であり、これはほぼ１０年間に相当する。
【０００９】
ＭＦＭＩＳトランジスタ構造においてそのリーク電流を抑制して保持時間を伸ばそうとする試みはいくつかなされている。例えば非特許文献４で、　ＴａｋａｈａｓｈｉらはＭＦＭＩＳトランジスタ構造の上部電極金属と強誘電体層との間にリーク電流の小さな絶縁膜（Ｉ層）を挿入し、ＭＩＦＭＩＳトランジスタ構造とすることで、その保持時間を１０倍以上に伸ばすことが可能であることを計算によって報告している。すなわち上部電極と強誘電体の間に挿入した絶縁膜によりそのリーク電流を遮断し揮発しないようにすることができるのである。
【００１０】
しかしながらこのＭＩＦＭＩＳトランジスタにおいて、強誘電体を充分に分極させ、かつ素子を低い動作電圧で動作させるためには上部電極金属と強誘電体層との間に挿入されている絶縁膜のキャパシタンスをできるだけ大きくする必要がある。ＳｉＯ２など従来の絶縁膜を用いた場合、膜厚をかなり薄くしなければキャパシタンスを大きくすることができず、膜厚を薄くした結果、結局リーク電流を充分抑制することができなくなる。すなわちリーク電流と動作電圧がトレードオフの関係になってしまう。これはＳｉＯ２の比誘電率が３．９と低いことに原因がある。一般的に性質の良く似た物質で比較した場合、より大きなバンドギャップを持つ物質ほどその比誘電率がより小さいという傾向を持つ。
【００１１】
これを解決するためにＳｉＯ２に換えてより比誘電率の高い絶縁膜材料を用いることで絶縁膜の物理的な厚さを増やし、リーク電流量を抑制するという方法が考えられる。この比誘電率の高い絶縁膜（通常、「高誘電率膜」あるいは「ｈｉｇｈ−ｋ膜」と呼ばれる）にはＺｒＯ２、Ａｌ２Ｏ３などの材料が有望視され検討が行われている。酸化ハフニウム（ＨｆＯ２）に代表されるＨｆの酸化物や珪酸化物（ＨｆＳｉＯｘ）、珪化アルミン酸化物（ＨｆＳｉＡｌＯｘ）、窒化酸化物（ＨｆＯＮ）なども同様である。
【００１２】
【非特許文献１】
応用物理　第６５巻　第１１号　（１９９６年）　　１１１４頁〜１１２４頁：フラッシュメモリ技術、久米　均
【非特許文献２】
電子情報通信学会誌　Ｖｏｌ．８０，　　Ｎｏ．２　　（１９９７年）　　１６９頁〜１７５頁：理想的なメモリとしての強誘電体メモリ、　Ｅｌｌｉｏｔｔ　Ｍ．　Ｐｈｉｌｏｆｓｋｙ
【非特許文献３】
電子情報通信学会誌　Ｖｏｌ．７７、Ｎｏ．９　９７６頁〜９７９頁：強誘電体メモリの開発動向と将来、垂井康夫
【非特許文献４】
Ｍ．　Ｔａｋａｈａｓｈｉ　ｅｔ　ａｌ．，　Ｊｐｎ．　Ｊ．　Ａｐｐｌ．　Ｐｈｙｓ．　４０．　２９２３　（２００１）
【非特許文献５】
Ｊ．　Ｒｏｂｅｒｔｓｏｎ，　Ｊ．　Ｖａｃ．　Ｓｃｉ．　Ｔｅｃｈｎｏｌ．，　Ｂ１８，　１７８５　（２０００）
【００１３】
【発明が解決しようとする課題】
その絶縁膜にｈｉｇｈ−ｋ膜を導入したＭＩＦＭＩＳトランジスタ構造においても以下の様な問題が存在する。
【００１４】
すなわちＭＩＦＭＩＳ構造について正電位を印加した場合と負電位を印加した場合とで第２の絶縁膜挿入によるリーク電流の減少の仕方に非対称性があり、負電位側のリーク抑制が不充分になりかねないということがある。
【００１５】
本発明の目的は、かかる点に鑑み制御電極のフェルミ準位に対して真空準位側に充分離れた伝導帯下端を持つ絶縁膜と、制御電極のフェルミ準位に対して真空準位とは反対側に充分離れた荷電子帯上端を持つ絶縁膜との二つの積層による絶縁膜を制御電極と強誘電体層との間に設けることによって、制御電極から強誘電体層に流れるリーク電流を正電圧側でも負電圧側でも同等に抑制できるような積層ゲート構造を実現することで上記の問題を解決し、ＭＩＦＭＩＳトランジスタにおける記憶の保持時間を１０年以上とする構造を提供することである。
【００１６】
【課題を解決するための手段】
図１に本発明を想到するに至った過程において行った検討で用いたＭＩＦＩＳ構造を示す。半導体（シリコン：Ｓｉ）層１、第１の絶縁膜（酸化ジルコニウム／二酸化珪素積層：ＺｒＯ２／ＳｉＯ２）層２、強誘電体（チタン酸鉛ランタン：ＰＬＴ）層３、第２の絶縁膜（酸化ハフニウム：ＨｆＯ２）層４、制御電極（白金：Ｐｔ）５が順次積層されたＭＩＦＩＳ構造である。図２に同じく検討に用いたＭＦＩＳ構造を示す。半導体（シリコン：Ｓｉ）層６、絶縁膜（酸化ジルコニウム／二酸化珪素積層：ＺｒＯ２／ＳｉＯ２）層７、強誘電体（チタン酸鉛ランタン：ＰＬＴ）層８、制御電極（白金：Ｐｔ）９が順次積層されたＭＦＩＳ構造である。
【００１７】
それらのリーク電流と印加電圧との関係を図３に示す。線１０が図１に示したＭＩＦＩＳ構造における電流−電圧の関係を示す曲線（Ｉ−Ｖカーブ）であり、線１１が図２に示したＭＦＩＳ構造におけるＩ−Ｖカーブである。
【００１８】
これらの構造では制御電極５から強誘電体層３を通って流れる電流を評価するため浮遊電極を形成していない。両者を比較すると＋１ＶにおけるＭＩＦＩＳ構造のリーク電流がＭＦＩＳ構造のリーク電流よりも５０％以上減少していることがわかる。すなわち第２の絶縁膜４を挿入することにより、制御電極５から強誘電体層３に向かって流れ込む電流が制限されたためである。
【００１９】
しかしながらこの系には正電位側と負電位側とで第２の絶縁膜４の挿入によるリーク電流の減少の仕方に非対称性が存在して、−１Ｖにおける電流の減少幅は＋１Ｖにおけるそれよりも小さい。この原因は第２の絶縁膜４として挿入した酸化ハフニウムのバンド位置と制御電極であるＰｔの仕事関数との関係にあると推測される。
【００２０】
図４は非特許文献５におけるＲｏｂｅｒｔｓｏｎによる各種絶縁体のＳｉに対するバンド位置の関係を示したものに本発明者がＰｔのフェルミ準位位置（仕事関数の値）１２を書き加えたものである。これによるとＰｔのフェルミ準位位置と酸化ハフニウムの荷電子帯の上端との間には約６ｅＶの大きな差があることがわかる。一方Ｐｔのフェルミ準位位置と酸化ハフニウムの伝導帯の下端との間の差はそれに比べて１ｅＶ以下と非常に小さいことがわかる。
【００２１】
この関係を本検討におけるＭＩＦＩＳ構造に関して描いたものが図５および図６である。制御電極に正の電圧を印加した場合を図５に示した。第２の絶縁膜４の価電子帯の上端１９と制御電極５のフェルミ準位１８との間の差が価電子帯側のバンドオフセットΔＥＶである。その図に明らかな様に、ホール２０をキャリアとする電流成分は制御電極５と第２の絶縁膜４との間に非常に大きな障壁があることになり、簡単に制御電極５から第２の絶縁膜４に流入することができない。
【００２２】
一方図６に示した様に、Ｓｉ基板１側に正の電界を印加した場合には、第２の絶縁膜４の伝導帯の下端と制御電極５のフェルミ準位２６との間の差である伝導帯側のバンドオフセットΔＥＣがあまり大きくない。すなわち電子２８をキャリアとする電流成分に対しては制御電極５と第２の絶縁膜４との間にはごく小さな障壁しかないことになり、ほとんどその絶縁膜の厚さの効果によってしか電流は制限されないこととなる。
【００２３】
このため図３において、制御電極５に正電圧を印加した場合はリーク電流量が大きく減少するが、負電圧を印加した場合はその減少の度合いがあまり大きく無いという非対称な電流と電圧の関係になるもの考えられる。これはＨｆＯ２がＳｉＯ２などに対して大きな比誘電率を持ち、膜厚を大きくしてリーク電流抑制の効果を大きくできる一方、そのバンド構造における荷電子帯下端と電極金属との差がたまたま小さいためであるが、例えばＨｆＯ２などの様に大きな比誘電率を持つとともに、荷電子帯側にバンド位置が配置された絶縁膜を積層して用いることにより、負電圧を印加した場合のリーク電流も抑制できる様になると考えられる。
【００２４】
以上の考察から導かれた本発明について説明する。
【００２５】
本発明の不揮発電界効果型トランジスタは、半導体基板の上方に、その半導体基板に接する第１の絶縁膜、浮遊電極、強誘電体層、第２の絶縁膜、第３の絶縁膜、制御電極を順に積層してなる電界効果型トランジスタにおいて、第２の絶縁膜と第３の絶縁膜のいずれか一方が制御電極に用いられる金属の仕事関数に対してそのフェルミ準位が真空準位側にずれたバンド構造を持ち、また別の一方が制御電極に用いられる金属の仕事関数に対してそのフェルミ準位が真空準位とは反対の方向にずれたバンド構造を持つことを特徴とする不揮発電界効果型トランジスタである。
【００２６】
また本発明の不揮発電界効果型トランジスタは、上記不揮発電界効果型トランジスタにおいて、第２の絶縁膜、第３の絶縁膜のバンドギャップがそれぞれ６ｅＶ以下であることを特徴とする不揮発電界効果型トランジスタである。
【００２７】
また本発明の不揮発電界効果型トランジスタは、上記不揮発電界効果型トランジスタにおいて、第２の絶縁膜、第３の絶縁膜の比誘電率がそれぞれ９以上であることを特徴とする不揮発電界効果型トランジスタである。
【００２８】
また本発明の不揮発電界効果型トランジスタは、上記不揮発電界効果型トランジスタにおいて、制御電極のフェルミ準位と第２の絶縁膜あるいは第３の絶縁膜のいずれか一方の荷電子帯上端との差が１ｅＶ以上あり、かつ制御電極のフェルミ準位と第２の絶縁膜と第３の絶縁膜のうちの他の一方の伝導帯下端との差が１ｅＶ以上あることを特徴とする不揮発電界効果型トランジスタである。
【００２９】
【発明の実施の形態】
（第１の実施形態）
次に、本発明における不揮発電界効果型トランジスタの構造に関して図面を参照しながら説明する。
【００３０】
図７は、本発明の第１の実施形態に係る不揮発電界効果型トランジスタについて、複数の層が積層されてなるゲート電極の構造に絞ってその構成を概略的に示した図面である。本発明の素子の構造は電界効果型トランジスタとしては、ゲート電極積層構造部分を除いて通常のそれに等しい。従ってここではソースやドレイン、ゲート電極側壁保護絶縁膜（サイドウォール）などの通常の電界効果形トランジスタの構成要素を簡単のために省略している。実際には基板のゲート電極を挟む領域にソース、ドレインが存在し、ゲート電極の側壁にも保護絶縁膜が被覆していたりする。この不揮発電界効果型トランジスタは半導体基板２９、第１の絶縁膜層３０、浮遊電極３１、強誘電体層３２、第２の絶縁膜層３３、第３の絶縁膜層３４、制御電極（白金：Ｐｔ）３５が順次積層されたＭＩＦＩＳ構造である。
【００３１】
半導体基板２９には化合物を含むいろいろな半導体材料を使用することができる。最も一般的に使用されるのは珪素（Ｓｉ：シリコン）であるが例えばシリコンゲルマニウム（ＳｉＧｅ）やシリコンゲルマニウムカーボン（ＳｉＧｅＣ）などであってもよい。
【００３２】
第１の絶縁膜３０には絶縁性が高く、誘電率が高い絶縁膜材料を適用することが望ましいが、例えば従来から用いられていて高い絶縁性を示すＳｉＯ２やＳｉ３Ｎ４、ＳｉＯＮなどでもよい。また例えば絶縁性がある程度確保され、かつ比誘電率が大きなＡｌ２Ｏ３やＨｆＯ２、ＺｒＯ２、やＧｄ２Ｏ３またはそれらの珪化物や珪酸化物、窒化物や酸窒化物や混合されたものなどでもよい。
【００３３】
浮遊電極３１はその上部側に形成する強誘電体層３２の形成のしやすさや、半導体基板３４と組み合わせた時のフラットバンド位置、また構成元素が拡散しない、あるいは酸素を透過させないなど下部側にある第１の絶縁膜３０や半導体基板２９への影響などによって決定される。金属でもよいし、導電性のある酸化物などの化合物や半金属などでもよい。例えば白金（Ｐｔ）やルテニウム（Ｒｕ）などがよく用いられるがアルミニウム（Ａｌ）やイリジウム（Ｉｒ）、酸化ルテニウム（ＲｕＯ）や酸化イリジウム（ＩｒＯ）などでもよい。
【００３４】
強誘電体層３２は電圧の印加によって分極する強誘電体が用いられる。その比誘電率は大きい方がよく、だいたい４０以上が望ましい。またその分極密度はより小さい方がよく、だいたい２０μＣ／ｃｍ２以下が望ましい。またその抗電界は小さい方が望ましい。電圧を掃引していった時の分極と電圧の関係をプロットしたときに現れるヒステリシス形状においていわゆる角型比がより大きなものが望ましい。その材料にはビスマス層状化合物と呼ばれるものなどがあり、例えばＢｉＴｉＯｘやＢｉＬａＴｉＯｘなどである。またペロブスカイト構造やタングステンブロンズ構造と呼ばれる鉛（Ｐｂ）やタングステン（Ｗ）の化合物などでもよく例えばＰｂＺｒＴｉＯｘやＰｂＬａＴｉＯｘ、ＢａＬａＴｉＯｘ、ＢａＴｉＷＯｘなどがある。
【００３５】
第２の絶縁膜３３と第３の絶縁膜３４にはやはり絶縁性が高く、比誘電率が高い絶縁体薄膜が適用される。その際２つの絶縁膜３３・３４の順序はどちらが上になってもよいが、次の様な制約がある。すなわち図８に示す様に第２の絶縁膜３３と第３の絶縁膜３４のいずれか一方は、上部に配置される制御電極３５のフェルミ準位４３に対してその荷電子帯の上端４４が真空準位とは反対の方向に大きな差を持っている必要がある。例えばそれらの差（荷電子帯側バンドオフセット：ΔＥＶ）が１ｅＶ以上あることが望ましい。しかしながらそれらのバンドギャップ自体は大きい必要は無く、１ｅＶ以下でもよい。
【００３６】
つまりバンドギャップ自体は大きくなくても、そのバンドの配置が制御電極３５に対して真空準位とは反対方向にずれた形で存在すればよいのである。このことにより、図８に示された様に、制御電極に正の電圧が印加された時に制御電極から流入するキャリアであるホール４５は第２の絶縁膜３３あるいは第３の絶縁膜３４との間に大きな障壁を持つ事になり、電流がより流れにくくなる。
【００３７】
また第２の絶縁膜３３と第３の絶縁膜３４の残りの一方は、図９に示すように上部に配置される制御電極３５のフェルミ準位５３に対してその伝導帯の下端５４が真空準位の方向に大きな差を持っている必要がある。例えばそれらの差（伝導帯側バンドオフセット：ΔＥＣ）が１ｅＶ以上あることが望ましい。しかしながらそれらのバンドギャップ自体は大きい必要は無く、１ｅＶ以下でもよい。
【００３８】
つまりバンドギャップ自体は大きくなくても、そのバンドの配置が制御電極３５に対して真空準位の方向にずれた形で存在すればよいのである。このことにより、図９に示された様に、制御電極３５に負の電圧が印加された時に制御電極３５から流入するキャリアである電子５５は第２の絶縁膜３３あるいは第３の絶縁膜３４との間に大きな障壁を持つ事になり、電流がより流れにくくなる。また第２の絶縁膜３３あるいは第３の絶縁膜３４のいずれかにそれぞれ伝導帯側、荷電子帯側のオフセットを大きくとりながら、かつそれぞれの絶縁膜３３・３４のバンドギャップを小さく抑えることによって、各絶縁膜３３・３４の比誘電率が高いものを利用することができる。
【００３９】
すなわちＳｉＯ２などはバンドギャップが８．９ｅＶと大きく、これ１層で伝導帯側にも荷電子帯側にも大きなオフセットをとることができるが、一方その比誘電率が３．９と小さく、その層のキャパシタンスが小さくなって強誘電体に充分な電圧をかけることができなくなってしまう。
【００４０】
一般的に比誘電率とバンドギャップはトレードオフの関係にあり、同じ系列の絶縁体種ではバンドギャップが小さいほど、比誘電率が高いという傾向にある。すなわちバンドギャップの狭い絶縁体を利用することによって、その絶縁層のキャパシタンスを上げ、強誘電体に充分な電圧をかけることができるようになり、素子の動作電圧を下げることができるのである。第２の絶縁膜と第３の絶縁膜との組み合わせとして例えば、Ｔａ２Ｏ３とＳｉ３Ｎ４、ＢａＺｒＯ３とＳｉ３Ｎ４などが考えられるが、上記の条件を満たすものであればなんでもよい。
【００４１】
【実施例】
次に、実施例として、本発明における不揮発電界効果型トランジスタのゲート構造の作製方法を説明する。先ず半導体基板２９としてシリコン（Ｓｉ）基板を用意した。不純物としてホウ素（Ｂ）が添加されているため、このシリコン基板２９はｐ型の導電性を示し、そのため基板低効率が１Ωｃｍから５０Ωｃｍの間にあった。この時シリコン基板２０は燐（Ｐ）や砒素（Ａｓ）を添加されたｎ型の導電性を示すものでもよい。
【００４２】
このシリコン基板２９上に絶縁膜層３０として二酸化珪素（ＳｉＯ２）膜を熱酸化法で形成した。膜厚は６ｎｍであった。熱酸化法は酸素ガスあるいは酸素と水素の燃焼により生成したＨ２Ｏを酸化剤として用い、加熱することでシリコン基板２０の表面を酸化して二酸化珪素による絶縁膜層３０を形成する技術である。なお絶縁膜３０として二酸化珪素以外を用いてもよいし、その場合は、その絶縁膜材料を堆積法によって成膜することになる。
【００４３】
次に浮遊電極３１を形成した。浮遊電極３１は白金（Ｐｔ）でできており、ＲＦマグネトロンスパッタ装置を用いて白金ターゲットのスパッタリングによって形成した。浮遊電極３１はイリジウム（Ｉｒ）やルテニウム（Ｒｕ）あるいはそれらの酸化物である酸化イリジウム（ＩｒＯ２）や酸化ルテニウム（ＲｕＯ２）を用いて形成してもよく、また多結晶シリコン（ｐｏｌｙ−Ｓｉ）と窒化チタン（ＴｉＮ）などとの積層膜によって成っていてもよい。その成膜方法にはスパッタ法以外を用いてもよく、例えば化学的気相堆積法（ＣＶＤ法）や蒸着法を用いてもよい。
【００４４】
次に浮遊電極３１の上方に強誘電体層３２を形成した。強誘電体材料にはビスマス（Ｂｉ）層状化合物の一つであるタンタル酸ビスマスストロンチウムＳｒＢｉ２Ｔａ２Ｏ９を用いた。強誘電体層３２の形成方法にはＳｒＢｉ２Ｔａ２Ｏ９の液体材料をスピンコートにより基板上に塗布して焼成するゾルゲル法を用いた。なおこのＳｒＢｉ２Ｔａ２Ｏ９の形成方法は化学的気相成長法であってもよいし、スパッタ法であってもよい。
【００４５】
次に強誘電体層３２の上方に第２の絶縁膜層３３を形成した。第２の絶縁膜層３３の材料には酸化ハフニウム（ＨｆＯ２）を用いた。酸化ハフニウムによる絶縁層３３の形成にはスパッタ法を用いた。金属ハフニウム（Ｈｆ）をターゲットとして用い、ＲＦマグネトロンスパッタ装置によってスパッタリングを行い、成膜した。なお酸化ハフニウムの成膜にはターゲットとして酸化ハフニウムを用いてもよいし、あるいはスパッタ法を用いずに、化学的気相堆積法を用いてもよいし、ゾルゲル法、原子層堆積法（ＡＬＤ法）などを用いてもよい。
【００４６】
次に第２の絶縁膜層３３の上方に第３の絶縁膜層３４を形成した。この時第３の絶縁膜層３４の材料には窒化珪素（Ｓｉ３Ｎ４）を用いた。窒化珪素による第３の絶縁膜層３４の形成にはプラズマ化学的気相堆積法（プラズマＣＶＤ法）を用いた。次に第３の絶縁膜層３４の上方に上部電極３５を形成した。
【００４７】
上部電極３５の材料にはアルミニウム（Ａｌ）を用いた。またその成膜にはスパッタ法を用いた。なおアルミニウムの成膜には化学的気相堆積法を用いてもよいし、蒸着法を用いても良い。これらの工程を行った結果、本発明における不揮発電界効果型トランジスタのゲート構造を作製することができた。
【００４８】
なお、上記はゲート構造の形成のみに絞ってその工程を説明したが、実際にはトランジスタ形成工程の中に組み込まれているので必ずしも上記の様に一貫して形成されるわけでは無い。実際にはトランジスタの他の構成要素の形成過程が上記ゲート構造の作製と組み合わされて行われる。
【００４９】
【発明の効果】
本発明の不揮発電界効果型トランジスタの構造を用いると、制御電極と強誘電体層との間に配置された２層の絶縁膜のいずれか一方が制御電極に対して荷電子帯側に大きなバンドオフセットを持ち、また一方が伝導帯側に大きなバンドオフセットを持ち、かつそれぞれのバンドギャップが小さいために大きな比誘電率を持つということにより、制御電極から強誘電体層を通るリーク電流を抑制し、そのリテンション特性を向上させることができる低電圧動作の不揮発電界効果型トランジスタを実現することができる。
【図面の簡単な説明】
【図１】本発明を創出するための検討に要したＭＩＦＩＳ積層構造の模式図
【図２】本発明を創出するための検討に要したＭＦＩＳ積層構造の模式図
【図３】本発明を創出するための検討に要したＭＩＦＩＳ積層構造、ＭＦＩＳ積層構造についての電流−電圧曲線を示す図
【図４】本発明を創出するための検討に要したいろいろな絶縁膜のバンド位置を示した模式図
【図５】本発明を創出するための検討に要したＭＩＦＩＳ積層構造のバンド配置を示した模式図
【図６】本発明を創出するための検討に要したＭＩＦＩＳ積層構造のバンド配置を示した模式図
【図７】本発明における制御電極と強誘電体の間に２層の異なる絶縁膜を有する不揮発性電界効果型トランジスタの構造を示した模式図
【図８】本発明における制御電極と強誘電体の間に２層の異なる絶縁膜を有する不揮発性電界効果型トランジスタについて制御電極に正の電界を印加したときのバンド配置を示した模式図
【図９】本発明における制御電極と強誘電体の間に２層の異なる絶縁膜を有する不揮発性電界効果型トランジスタについて制御電極に負の電界を印加したときのバンド配置を示した模式図
【符号の説明】
１：半導体基板
２：第１の絶縁膜
３：強誘電体層層
４：第２の絶縁膜
５：制御電極
６：半導体基板
７：絶縁膜
８：強誘電体層層
９：制御電極
２９：半導体基板
３０：第１の絶縁膜
３１：浮遊電極
３２：強誘電体層
３３：第２の絶縁膜
３４：第３の絶縁膜
３５：制御電極
２０、４５：ホール
２８、５５：電子
【図１】
2004134507.tif 000003
【図２】
2004134507.tif 000004
【図３】
2004134507.tif 000005
【図４】
2004134507.tif 000006
【図５】
2004134507.tif 000007
【図６】
2004134507.tif 000008
【図７】
2004134507.tif 000009
【図８】
2004134507.tif 000010
【図９】
2004134507.tif 000011