(57)【要約】【課題】簡略な構成により抵抗値のばらつきを補償し、アクティブフィルタの特性を一定に保つことができる定電流源回路及びこの定電流源回路を使用するアクティブフィルタを提供する。【解決手段】半導体基板上に形成された１次Ｇｍ−Ｃローパスフィルタであるフィルタ１に定電流源回路２及びフィルタ回路３を設け、定電流源回路２には、電流源４及び５、並びに電流源４及び５を駆動する駆動部６を設ける。電流源４は半導体基板上に形成された抵抗の抵抗値が変動しても出力電流の大きさが変動しない電流源とする。電流源５はＶＢＥ依存型電源であり、抵抗の抵抗値が変動して高くなると出力電流が小さくなり、抵抗値が低くなると出力電流が大きくなる。そして、出力端子Ｔｏｕｔから、電流源４の出力電流から電流源５の出力電流を減じた差電流Ｉｏｕｔを出力する。この電流Ｉｏｕｔをフィルタ回路３に基準電流として入力する。【選択図】　図１
2004110593.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された抵抗を含む定電流源回路において、出力電流の大きさが前記抵抗の抵抗値に依存しない第１の電流源と、前記抵抗の抵抗値が高くなると出力電流が小さくなり前記抵抗値が低くなると出力抵抗が大きくなる第２の電流源と、を有し、前記第１の電流源の出力電流から前記第２の電流源の出力電流を減じた差電流を出力することを特徴とする定電流源回路。
【請求項２】
前記第２の電流源がＶＢＥ依存型定電流源であることを特徴とする請求項１に記載の定電流源回路。
【請求項３】
前記第２の電流源がＶｃｃ依存型定電流源であることを特徴とする請求項１に記載の定電流源回路。
【請求項４】
前記第２の電流源がバンドギャップ型定電流源であることを特徴とする請求項１に記載の定電流源回路。
【請求項５】
前記定電流源回路が、前記第１及び第２の電流源を駆動する駆動部を有し、この駆動部と前記第１の電流源との接続部分にカレントミラーが形成されていることを特徴とする請求項１乃至４のいずれか１項に記載の定電流源回路。
【請求項６】
半導体基板上に形成された抵抗を含み、出力電流の大きさが前記抵抗の抵抗値に依存しない第１の電流源及び前記抵抗の抵抗値が高くなると出力電流が小さくなり前記抵抗値が低くなると出力抵抗が大きくなる第２の電流源を備え、前記第１の電流源の出力電流から前記第２の電流源の出力電流を減じた差電流を出力する定電流源回路と、前記半導体基板上に形成され前記定電流源回路の出力電流が基準電流として入力されるアクティブフィルタ回路と、を有することを特徴とするアクティブフィルタ。
【請求項７】
前記第２の電流源がＶＢＥ依存型定電流源であることを特徴とする請求項６に記載のアクティブフィルタ。
【請求項８】
前記第２の電流源がＶｃｃ依存型定電流源であることを特徴とする請求項６に記載のアクティブフィルタ。
【請求項９】
前記第２の電流源がバンドギャップ型定電流源であることを特徴とする請求項６に記載のアクティブフィルタ。
【請求項１０】
前記定電流源回路が、前記第１及び第２の電流源を駆動する駆動部を有し、この駆動部と前記第１の電流源との接続部分にカレントミラーが形成されていることを特徴とする請求項６乃至９のいずれか１項に記載の定電流源回路。
【請求項１１】
前記アクティブフィルタ回路がローパスフィルタ回路であることを特徴とする請求項６乃至１０のいずれか１項に記載のアクティブフィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブフィルタに組み込むのに好適な定電流源回路及びこれを使用するアクティブフィルタに関し、特に、抵抗のばらつきによりアクティブフィルタの特性が変動することを抑制できる定電流源回路及びアクティブフィルタに関する。
【０００２】
【従来の技術】
図５は従来のアクティブフィルタを示すブロック図である。図５に示すように、従来のアクティブフィルタ１０１においては、定電流源回路１０２及びアクティブフィルタ回路１０３が設けられている。定電流源回路１０２は、電源電位Ｖｃｃが供給され、アクティブフィルタ回路１０３に基準電流Ｉｏｕｔを供給するものである。アクティブフィルタ回路１０３は定電流源回路１０２から基準電流Ｉｏｕｔが供給されて駆動するフィルタ回路である。なお、定電流源回路１０２は、Ｖｃｃ依存型定電流源回路、ＶＢＥ依存型定電流源回路又はバンドギャップ型定電流源回路である。
【０００３】
図５に示すアクティブフィルタにおいては、定電流源回路１０２に電源電位Ｖｃｃが印加されて、基準電流Ｉｏｕｔを出力する。この基準電流Ｉｏｕｔはカレントミラー回路（図示せず）で折り返してアクティブフィルタ回路１０２に供給される。そして、アクティブフィルタ回路１０３が駆動する。
【０００４】
しかしながら、この従来のアクティブフィルタ１０１においては、以下に示すような問題点がある。製造プロセスのばらつき又は温度ドリフト等により、アクティブフィルタ１０１内の抵抗の抵抗値が変動すると、アクティブフィルタ１０１の特性が変動するという問題点がある。即ち、抵抗の抵抗値が高くなる方向に変動すると、定電流源回路１０２内の抵抗値が高くなり、定電流源回路１０２が出力する基準電流Ｉｏｕｔが小さくなる。このとき、アクティブフィルタ回路１０３内の抵抗の抵抗値も高くなる。これにより、例えば、アクティブフィルタ１０１がローパスフィルタである場合、基準電流Ｉｏｕｔが小さくなることと、アクティブフィルタ回路１０３内の抵抗値が高くなることにより、カットオフ周波数が低周波数側に変動してしまう。逆に、抵抗値が低くなる方向に変動すると、基準電流Ｉｏｕｔが大きくなり、カットオフ周波数が高くなる。
【０００５】
従来、Ｃｍ−Ｇフィルタにおいて温度ドリフトによる特性の変動を抑えることを目的として、ＤＣ電流源の他に温度補正用電流源を設け、ＤＣ電流源の出力と温度補正用電流源の出力とを加算した電流をＧｍ−Ｃフィルタ回路の入力電流とする技術が開示されている（例えば、特許文献１参照。）。そして、温度ドリフトによるカットオフ周波数の変動を、Ｇｍ−Ｃフィルタ回路の入力電流を変化させることにより打ち消している。
【０００６】
しかしながら、特許文献１に記載の技術においては、温度補正用電流源からの出力電流の値を調整するために、温度ドリフト量を予測し、この予測に基づいて検量データを作成して、予め書き込んでおく必要がある。このため、この技術では、温度ドリフト量を精度よく予測できれば、特定のフィルタ回路の温度ドリフトを補正することはできるものの、他のフィルタ回路には使用することができず、汎用性がない。また、この特許文献１に記載の技術では、製造プロセスのばらつきによるアクティブフィルタの特性の変動を補償することができない。
【０００７】
また、従来より、時定数自動調整回路において、ＩＣの製造プロセスのばらつきによる誤差を検出して、このばらつきを打ち消すような制御電圧を出力するばらつき量検出回路を設ける技術が開示されている（例えば、特許文献２参照。）。このようなばらつき量検出回路をアクティブフィルタに設けることにより、抵抗値のばらつきを補正し、アクティブフィルタの特性を一定に保つことも考えられる。
【０００８】
【特許文献１】
特開平１０−２８４９８９号公報
【特許文献２】
特開平７−３２１６０２号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上述の従来の技術には、以下に示すような問題点がある。特許文献２に記載された技術においては、ばらつき量検出回路をギルバート乗算回路等により構成する必要があり、回路の構成が大規模化し、回路面積が増大すると共にコストが増加する。
【００１０】
本発明はかかる問題点に鑑みてなされたものであって、簡略な構成により抵抗値のばらつきを補償し、アクティブフィルタの特性を一定に保つことができる定電流源回路及びこの定電流源回路を使用するアクティブフィルタを提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係る定電流源回路は、半導体基板上に形成された抵抗を含む定電流源回路において、出力電流の大きさが前記抵抗の抵抗値に依存しない第１の電流源と、前記抵抗の抵抗値が高くなると出力電流が小さくなり前記抵抗値が低くなると出力抵抗が大きくなる第２の電流源と、を有し、前記第１の電流源の出力電流から前記第２の電流源の出力電流を減じた差電流を出力することを特徴とする。
【００１２】
本発明においては、第１の電流源の出力電流から第２の電流源の出力電流を減じた差電流を出力することにより、半導体基板上に形成された抵抗の抵抗値が高くなったときに出力電流が大きくなり、この抵抗の抵抗値が低くなったときに出力電流が小さくなる定電流源回路を実現することができる。この定電流源回路をアクティブフィルタの基準電流源回路として使用すると、製造プロセスのばらつき又は温度ドリフト等により半導体基板上に形成された抵抗の抵抗値が変動しても、アクティブフィルタの特性の変動を抑制することができる。また、抵抗値の変動を補償するための特別な回路を設ける必要がないため、定電流源回路の構成が簡略であり、回路面積及びコストが増大することを抑制できる。
【００１３】
本発明に係るアクティブフィルタは、半導体基板上に形成された抵抗を含み、出力電流の大きさが前記抵抗の抵抗値に依存しない第１の電流源及び前記抵抗の抵抗値が高くなると出力電流が小さくなり前記抵抗値が低くなると出力抵抗が大きくなる第２の電流源を備え、前記第１の電流源の出力電流から前記第２の電流源の出力電流を減じた差電流を出力する定電流源回路と、前記半導体基板上に形成され前記定電流源回路の出力電流が基準電流として入力されるアクティブフィルタ回路と、を有することを特徴とする。
【００１４】
また、前記アクティブフィルタ回路はローパスフィルタ回路であってもよい。これにより、抵抗の抵抗値が変動しても、ローパスフィルタ回路のカットオフ値が変動することを抑制できる。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態について説明する。図１は本実施形態に係るアクティブフィルタを示すブロック図であり、図２は図１に示す定電流源回路を示す回路図である。本実施形態に係るアクティブフィルタは、半導体基板（図示せず）上に形成された１次Ｇｍ−Ｃローパスフィルタである。図１に示すように、本実施形態の１次Ｇｍ−Ｃローパスフィルタ（以下、フィルタ１という）においては、定電流源回路２及びフィルタ回路３が設けられている。定電流源回路２には、電流源４及び５が設けられており、電流源４及び５を駆動する駆動部６が設けられている。電流源５はＶＢＥ依存型電源である。そして、電流源４と電流源５とは直列に接続されており、電流源４及び５の接続部分に接続された出力端子Ｔｏｕｔから基準電流Ｉｏｕｔが出力されるようになっている。
【００１６】
図２に示すように、定電流源回路２は、電源電位配線Ｖｃｃ及び接地電位配線ＧＮＤに接続されている。そして、定電流源回路２の電流源４においては、電源電位配線Ｖｃｃに２個の抵抗Ｒ１及びＲ２が相互に並列に接続されている。抵抗Ｒ１及びＲ２における電源電位配線Ｖｃｃに接続されていない側の端部には、夫々ｐｎｐトランジスタＰＴｒ１及びＰＴｒ２のエミッタが接続されている。ｐｎｐトランジスタＰＴｒ１及びＰＴｒ２のコレクタは定電流回路２の出力端子Ｔｏｕｔ１に接続されている。
【００１７】
また、電流源５においては、電源電位配線Ｖｃｃから接地電位配線ＧＮＤまでの間に、抵抗Ｒ３、ｐｎｐトランジスタＰＴｒ３、ｎｐｎトランジスタＮＴｒ１及び抵抗Ｒ４が、電源電位配線Ｖｃｃからこの順に直列に接続されている。そして、ｐｎｐトランジスタＰＴｒ３のエミッタは抵抗Ｒ３に接続されており、コレクタはｎｐｎトランジスタＮＴｒ１のコレクタに接続されており、ｎｐｎトランジスタＮＴｒ１のエミッタは抵抗Ｒ４に接続されている。一方、出力端子Ｔｏｕｔ１から接地電位配線ＧＮＤまでの間に、ｎｐｎトランジスタＮＴｒ２及び抵抗Ｒ５が、電源電位配線Ｖｃｃからこの順に直列に接続されている。そして、ｎｐｎトランジスタＮＴｒ２のコレクタは出力端子Ｔｏｕｔ１に接続されており、エミッタは抵抗Ｒ５に接続されている。そして、ｐｎｐトランジスタＰＴｒ３とｎｐｎトランジスタＮＴｒ１との間のノードＮ１がｎｐｎトランジスタＮＴｒ２のベースに接続されており、ｎｐｎトランジスタＮＴｒ２と抵抗Ｒ５との間のノードＮ２がｎｐｎトランジスタＮＴｒ１のベースに接続されている。
【００１８】
更に、駆動部６においては、電源電位配線Ｖｃｃに２個の抵抗Ｒ６及びＲ７が相互に並列に接続されている。抵抗Ｒ６及びＲ７における電源電位配線Ｖｃｃに接続されていない側の端部には、夫々ｐｎｐトランジスタＰＴｒ４及びＰｔｒ５のエミッタが接続されている。ｐｎｐトランジスタＰＴｒ４及びＰｔｒ５のベースは相互に接続され、電流源４のｐｎｐトランジスタＰＴｒ１及びＰＴｒ２のベース、及び電流源５のｐｎｐトランジスタＰＴｒ３のベースに接続されている。また、駆動部６には、ｐｎｐトランジスタＰＴｒ６、電源Ｐ１及び抵抗Ｒ８が設けられており、ｐｎｐトランジスタＰＴｒ４及びＰＴｒ５のコレクタはｐｎｐトランジスタＰＴｒ６のベース及び電源Ｐ１の負端子に接続されており、ｐｎｐトランジスタＰＴｒ６のエミッタはｐｎｐトランジスタＰＴｒ４及びＰＴｒ５のベースに接続されており、ｐｎｐトランジスタＰＴｒ６のコレクタは抵抗Ｒ８に接続されており、抵抗Ｒ８におけるｐｎｐトランジスタＰＴｒ６のコレクタに接続されていない側の端部及び電源Ｐ１の正端子は接地電位配線ＧＮＤに接続されている。
【００１９】
なお、電源Ｐ１は出力電流が抵抗のばらつきの影響を受けない電源であり、定電流Ｉを出力するものである。電源Ｐ１は例えば、フィルタ１の内部に形成された抵抗を含まずに、外付けの抵抗を使用した電源である。また、ｐｎｐトランジスタＰＴｒ１乃至ＰＴｒ５により、カレントミラーが形成されている。
【００２０】
図１に示すように、フィルタ回路３には、電源Ｐ２及びＰ３が設けられている。電源Ｐ２及びＰ３の負端子は電源電位配線Ｖｃｃに接続されており、電源Ｐ２及びＰ３の正端子は夫々ノードＮ３及びＮ４となっており、ノードＮ３とノードＮ４との間には容量Ｃが接続されている。また、ノードＮ３及びＮ４には夫々フィルタ回路３の出力端子Ｔｏｕｔ２及びＴｏｕｔ３が接続されている。更に、ｎｐｎトランジスタＮＴｒ３及びＮＴｒ４が設けられており、ｎｐｎトランジスタＮＴｒ３及びＮＴｒ４のコレクタは夫々ノードＮ３及びＮ４に接続されており、ベースは夫々フィルタ回路３の入力端子Ｔｉｎ２及びＴｉｎ３に接続されており、エミッタは夫々ノードＮ５及びＮ６に接続されている。ノードＮ５とノードＮ６との間には抵抗Ｒ９が接続されている。
【００２１】
また、フィルタ回路３には、ｎｐｎトランジスタＮＴｒ５及びＮＴｒ６が設けられており、ｎｐｎトランジスタＮＴｒ５及びＮＴｒ６のコレクタは夫々ノードＮ５及びＮ６に接続されており、ベースはノードＮ７において相互に接続されており、この接続点であるノードＮ７に定電流源回路２から出力された基準電流Ｉｏｕｔが入力されるようになっている。また、ｎｐｎトランジスタＮＴｒ５及びＮＴｒ６のエミッタには夫々抵抗Ｒ１０及びＲ１１が接続されており、抵抗Ｒ１０及びＲ１１におけるｎｐｎトランジスタＮＴｒ５及びＮＴｒ６のエミッタに接続されていない側の端部は接地電位配線ＧＮＤに接続されている。
【００２２】
次に、本実施形態に係るフィルタ１の動作について説明する。図１及び図２に示すように、電源電位配線Ｖｃｃに電源電位が印加され、接地電位配線ＧＮＤに接地電位が印加されると、定電流源回路２の電源Ｐ１が一定電流Ｉを流す。これにより、ｐｎｐトランジスタＰＴｒ１乃至ＰＴｒ５からなるカレントミラーにより、（電源電位配線Ｖｃｃ−抵抗Ｒ１及びＲ２−ｐｎｐトランジスタＰＴｒ１及びＰＴｒ２−出力端子Ｔｏｕｔ１）からなる経路に電流Ｉが流れる。また、（電源電位配線Ｖｃｃ−抵抗Ｒ３−ｐｎｐトランジスタＰＴｒ３−ノードＮ１−ｎｐｎトランジスタＮＴｒ１−抵抗Ｒ４−接地電位配線ＧＮＤ）からなる経路に電流（Ｉ／２）が流れる。このとき、（出力端子Ｔｏｕｔ１−ｎｐｎトランジスタＮＴｒ２−ノードＮ２−抵抗Ｒ５−接地電位配線ＧＮＤ）からなる経路を流れる電流Ｉ１は、ノードＮ２における電位をＶＮ２、抵抗Ｒ５の抵抗値をＲ５とすると、下記数式１により与えられる。また、電位ＶＮ２は、ｎｐｎトランジスタＮＴｒ１におけるベース・エミッタ間の電圧をＶＢＥ、抵抗Ｒ４の抵抗値をＲ４とすると、下記数式２により与えられる。そして、下記数式１及び２により、下記数式３が導かれる。
【００２３】
【数１】
2004110593.tif 000003
【００２４】
【数２】
2004110593.tif 000004
【００２５】
【数３】
2004110593.tif 000005
【００２６】
出力端子Ｔｏｕｔから出力される基準電流Ｉｏｕｔは、電流Ｉと電流Ｉ１との差になるため、下記数式４により与えられる。
【００２７】
【数４】
2004110593.tif 000006
【００２８】
そして、基準電流Ｉｏｕｔがフィルタ回路３のノードＮ７に入力されると、ｎｐｎトランジスタＮＴｒ５及びＮＴｒ６がオンとなる。この状態で、入力端子Ｔｉｎ２及びＴｉｎ３に相補の信号が入力されると、ｎｐｎトランジスタＮＴｒ３又はＮＴｒ４がオンとなり、（電源電位配線Ｖｃｃ−電源Ｐ２−ノードＮ３−ｎｐｎトランジスタＮＴｒ３−ノードＮ５−ｎｐｎトランジスタＮＴｒ５−抵抗Ｒ１０）からなる電流経路、又は（電源電位配線Ｖｃｃ−電源Ｐ３−ノードＮ４−ｎｐｎトランジスタＮＴｒ４−ノードＮ６−ｎｐｎトランジスタＮＴｒ６−抵抗Ｒ１１）からなる電流経路に電流が流れ、出力端子Ｔｏｕｔ２及びＴｏｕｔ３から相補の信号が出力される。
【００２９】
このとき、入力される信号が低周波信号であると、容量Ｃは高インピーダンスとなり、その存在を無視することができる。即ち、容量Ｃはオープン状態と等価となり、出力端子Ｔｏｕｔ２及びＴｏｕｔ３から信号が出力される。一方、入力される信号が高周波信号であると、容量Ｃは導通状態と等価になり、出力端子Ｔｏｕｔ２及びＴｏｕｔ３から信号が出力されなくなる。この結果、フィルタ１はローパスフィルタとして機能する。このとき、容量Ｃの容量をＣ、抵抗Ｒ９の抵抗値をＲ、電源電位配線Ｖｃｃと接地電位配線ＧＮＤとの間の電位差をＶｃｃ、フィルタ回路３のカットオフ周波数をｆｃとすると、カットオフ周波数ｆｃは下記数式５及び６により与えられる。
【００３０】
【数５】
2004110593.tif 000007
【００３１】
【数６】
2004110593.tif 000008
【００３２】
次に、フィルタ１における各抵抗の抵抗値が、製造プロセスのばらつき又は温度ドリフト等の原因により変動した場合について説明する。フィルタ１が形成されている半導体基板上に形成された各抵抗の抵抗値が一様に高くなる方向に変動すると、上記数式３に示すように、電流源５を流れる電流Ｉ１は小さくなる。このとき、電源Ｐ１はフィルタ１内に形成された抵抗を持たないため、電流Ｉはほぼ不変である。このため、上記数式４より、定電流源回路２から出力される基準電流Ｉｏｕｔは大きくなる。一方、フィルタ回路３内の抵抗Ｒ９の抵抗値Ｒも、他の抵抗と同様に高くなる方向に変動する。そうすると、上記数式６より、値ｇｍに及ぼす基準電流Ｉｏｕｔの影響とＲの影響とが相殺され、値ｇｍはほぼ一定に保たれる。この結果、抵抗値Ｒ及び基準電流Ｉｏｕｔの値を適当に設定すれば、上記数式５より、カットオフ周波数ｆｃが一定に保たれる。なお、各抵抗の抵抗値が一様に低くなる方向に変動すると、電流Ｉ１は大きくなり、基準電流Ｉｏｕｔは小さくなる。このとき、抵抗９の抵抗値Ｒは小さくなるため、値ｇｍ及びカットオフ周波数ｆｃが一定に保たれる。このように、抵抗値が高低いずれの方向に変動しても、フィルタ１のカットオフ周波数ｆｃは一定に保たれる。
【００３３】
このように本実施形態においては、定電流源回路２が、抵抗値の変動によらない一定電流Ｉと、抵抗値が高く変動すると小さくなり抵抗値が低く変動すると大きくなる電流Ｉ１との差を基準電流Ｉｏｕｔとして出力する。これにより、定電流源回路２は、製造プロセスのばらつきにより抵抗値が高くなる方向に変動したときに基準電流Ｉｏｕｔを大きくし、抵抗値が低くなる方向に変動したときに基準電流Ｉｏｕｔを小さくすることができる。このため、この定電流源回路２をフィルタ１の電源として使用すると、製造プロセスのばらつき又は温度ドリフト等により抵抗値が変動しても、カットオフ周波数ｆｃの変動を抑制することができる。
【００３４】
また、本実施形態においては、定電流源回路において抵抗値のばらつきを補償するための特別な回路を設ける必要がなく、定電流源回路の回路面積及びコストが増大することを抑制できる。これにより、抵抗値のばらつきを補償できるフィルタを簡略な構成により実現できる。
【００３５】
更に、抵抗値Ｒ及び基準電流Ｉｏｕｔの値を適当に設定することにより、自動的にカットオフ周波数ｆｃの変動が抑制できるため、予め検量データを作成する必要がない。このため、本実施形態の定電流源回路２は、種々のフィルタ回路に対して使用することができ、汎用性が高い。
【００３６】
なお、本実施形態においては、上述の如く、電流源４において、２個のｐｎｐトランジスタＰＴｒ１及びＰＴｒ２を相互に並列に接続し、電流源５において１個のｐｎｐトランジスタＰＴｒ３を設け、駆動部６において２個のｐｎｐトランジスタＰＴｒ４及びＰＴｒ５を相互に並列に接続しているため、（電源電位配線Ｖｃｃ−抵抗Ｒ１及びＲ２−ｐｎｐトランジスタＰＴｒ１及びＰＴｒ２−出力端子Ｔｏｕｔ１）からなる経路を流れる電流と、（電源電位配線Ｖｃｃ−抵抗Ｒ３−ｐｎｐトランジスタＰＴｒ３−ノードＮ１−ｎｐｎトランジスタＮＴｒ１−抵抗Ｒ４−接地電位配線ＧＮＤ）からなる経路を流れる電流との比は、（２：１）になる。しかしながら、本発明はこれに限定されず、Ｍ及びＮを任意の整数値とするとき、電流源４及び駆動部６において夫々Ｍ個のトランジスタを並列に接続し、電流源５においてＮ個のトランジスタを並列に接続してもよい。この場合、前記比は（Ｍ：Ｎ）になる。このとき、基準電流Ｉｏｕｔは下記数式７により与えられる。
【００３７】
【数７】
2004110593.tif 000009
【００３８】
次に、本発明の第２の実施形態について説明する。図３は本実施形態における定電流源回路を示す回路図である。図３に示すように、本実施形態においては、定電流源回路において、前述の第１の実施形態における電流源５の代わりに、Ｖｃｃ依存型定電流源である電流源７が設けられている。本実施形態における上記以外の構成は前述の第１の実施形態と同様である。
【００３９】
電流源７においては、電源電位配線Ｖｃｃと接地電位配線ＧＮＤとの間に、抵抗Ｒ１２及び抵抗Ｒ１３が電源電位配線Ｖｃｃからこの順に直列に設けられている。また、ｎｐｎトランジスタＮＴｒ７が設けられており、ｎｐｎトランジスタＮＴｒ７のコレクタは出力端子Ｔｏｕｔ１に接続されており、ベースは抵抗Ｒ１２とＲ１３との接続点であるノードＮ７に接続されており、エミッタと接地電位配線ＧＮＤとの間には抵抗Ｒ１４が設けられている。
【００４０】
次に、本実施形態における定電流源回路の動作について説明する。電源電位配線Ｖｃｃに電源電位が印加され、接地電位配線ＧＮＤに接地電位が印加されると、ノードＮ７の電位ＶＮ７が下記数式８に示す値となる。なお、下記数式８乃至１０において、抵抗Ｒ１２乃至Ｒ１４の抵抗値を夫々Ｒ１２乃至Ｒ１４、電源電位をＶｃｃ、ｎｐｎトランジスタＮＴｒ７のベース・エミッタ間の電圧をＶＢＥとする。また、（出力端子Ｔｏｕｔ１−ｎｐｎトランジスタＮＴｒ７−抵抗Ｒ１４−接地電位配線ＧＮＤ）からなる経路を流れる電流Ｉ２は、下記数式９により与えられる。この結果、出力端子Ｔｏｕｔ１から出力される基準電流Ｉｏｕｔは、下記数式１０で表される。
【００４１】
【数８】
2004110593.tif 000010
【００４２】
【数９】
2004110593.tif 000011
【００４３】
【数１０】
2004110593.tif 000012
【００４４】
上記数式９及び１０より、各抵抗の抵抗値が高くなる方向に変動すると、電流Ｉ２は小さくなり、基準電流Ｉｏｕｔは大きくなる。また、各抵抗の抵抗値が低くなる方向に変動すると、電流Ｉ２は大きくなり、基準電流Ｉｏｕｔは小さくなる。この結果、前述の第１の実施形態と同様の原理により、抵抗の抵抗値が変動しても、フィルタ回路３のカットオフ周波数ｆｃは一定に維持される。本実施形態における上記以外の動作及び効果は、前述の第１の実施形態と同様である。
【００４５】
次に、本発明の第３の実施形態について説明する。図４は本実施形態における定電流源回路を示す回路図である。図４に示すように、本実施形態においては、定電流源回路において、前述の第１の実施形態における電流源５の代わりに、バンドギャップ型定電流源である電流源８が設けられている。本実施形態における上記以外の構成は前述の第１の実施形態と同様である。
【００４６】
電流源８においては、電源電位配線Ｖｃｃと接地電位配線ＧＮＤとの間に、抵抗Ｒ１５、ｐｎｐトランジスタＰＴｒ７、５個のｎｐｎトランジスタが並列に接続されたトランジスタ群Ｇ、抵抗Ｒ１６及び抵抗Ｒ１７が電源電位配線Ｖｃｃからこの順に直列に接続されている。そして、ｐｎｐトランジスタＰＴｒ７のエミッタは抵抗Ｒ１５に接続されており、ベースは駆動部６のｐｎｐトランジスタＰＴｒ４及びＰＴｒ５のベースに接続されており、コレクタはトランジスタ群Ｇを構成する各トランジスタのコレクタに接続されている。また、トランジスタ群Ｇを構成する各トランジスタのベースはノードＮ９に接続されており、エミッタは抵抗Ｒ１６に接続されている。更に、抵抗Ｒ１６と抵抗Ｒ１７との間がノードＮ８となっている。
【００４７】
また、電源電位配線ＶｃｃとノードＮ８との間には、抵抗Ｒ１８、ｐｎｐトランジスタＰＴｒ８、ｎｐｎトランジスタＮＴｒ８が電源電位配線Ｖｃｃからこの順に直列に接続されている。ｐｎｐトランジスタＰＴｒ８のエミッタは抵抗Ｒ１８に接続されており、ベースは駆動部６のｐｎｐトランジスタＰＴｒ４及びＰＴｒ５のベースに接続されており、コレクタはｎｐｎトランジスタＮＴｒ８のコレクタ及びノードＮ９に接続されている。ｎｐｎトランジスタＮＴｒ８のベースはノードＮ９に接続されており、エミッタはノードＮ８に接続されている。
【００４８】
また、出力端子Ｔｏｕｔ１と接地電位配線ＧＮＤとの間には、ｎｐｎトランジスタＮＴｒ９及び抵抗Ｒ１９が直列に接続されている。ｎｐｎトランジスタＮＴｒ９のコレクタは出力端子Ｔｏｕｔ１に接続されており、ベースはｎｐｎトランジスタＮＴｒ８のベースに接続されており、エミッタは抵抗Ｒ１９の一端に接続されており、抵抗Ｒ１９の他端は接地電位配線ＧＮＤに接続されている。そして、ｐｎｐトランジスタＰＴｒ１、ＰＴｒ２、ＰＴｒ４、ＰＴｒ５、ＰＴｒ７及びＰＴｒ８により、カレントミラーが形成されている。
【００４９】
次に、本実施形態における定電流源回路の動作について説明する。電源電位配線Ｖｃｃに電源電位が印加され、接地電位配線ＧＮＤに接地電位が印加されると、駆動部６において、（電源電位配線Ｖｃｃ−抵抗Ｒ６及びＲ７−ｐｎｐトランジスタＰＴｒ４及びＰＴｒ５−電源Ｐ１−接地電位配線ＧＮＤ）からなる電流経路に、電源Ｐ１により電流Ｉが流れる。そして、カレントミラーの効果により、（電源電位配線Ｖｃｃ−抵抗Ｒ１５−ｐｎｐトランジスタＰＴｒ７−トランジスタ群Ｇ−抵抗Ｒ１６−ノードＮ８）からなる経路には（Ｉ／２）の電流が流れ、（電源電位配線Ｖｃｃ−抵抗Ｒ１８−ｐｎｐトランジスタＰＴｒ８−ｎｐｎトランジスタＮＴｒ８−ノードＮ８）からなる経路には（Ｉ／２）の電流が流れ、（ノードＮ８−抵抗Ｒ１７−接地電位配線ＧＮＤ）からなる経路には電流Ｉが流れる。
【００５０】
抵抗Ｒ１６及びＲ１７の抵抗値を夫々Ｒ１６及びＲ１７、ノードＮ８の電位をＶＮ８、ノードＮ９の電位をＶＮ９、ｎｐｎトランジスタＮＴｒ８のベース・エミッタ間電位をＶＢＥ、トランジスタ群Ｇのベース・エミッタ間電位をＶＧＢＥとすると、電位ＶＮ８及びＶＮ９は夫々下記数式１１及び１２により与えられる。また、電位ＶＧＢＥは下記数式１３及び１４により与えられる。なお、数式１４において、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷である。
【００５１】
【数１１】
2004110593.tif 000013
【００５２】
【数１２】
2004110593.tif 000014
【００５３】
【数１３】
2004110593.tif 000015
【００５４】
【数１４】
2004110593.tif 000016
【００５５】
前記数式１１乃至１４より、下記数式１５及び１６が成立する。
【００５６】
【数１５】
2004110593.tif 000017
【００５７】
【数１６】
2004110593.tif 000018
【００５８】
上記数式１６において、右辺の第１項、即ちＶＢＥは負の温度依存性を示し、右辺の第２項、即ち｛２×ＶＴ×ｌｎ（５）｝は正の温度依存性を示す。このため、右辺の第１項の温度依存性と第２項の温度依存性とが相殺し、電位ＶＮ９は温度によらず一定となる。この結果、抵抗Ｒ１９の抵抗値をＲ１９、ｎｐｎトランジスタＮＴｒ９のベース・エミッタ間電圧をＶＢＥとすると、（出力端子Ｔｏｕｔ−ｎｐｎトランジスタＮＴｒ９−抵抗Ｒ１９−接地電位配線ＧＮＤ）からなる経路を流れる電流Ｉ３は下記数式１７により与えられ、出力端子Ｔｏｕｔから出力される基準電流Ｉｏｕｔは下記数式１８により与えられる。
【００５９】
【数１７】
2004110593.tif 000019
【００６０】
【数１８】
2004110593.tif 000020
【００６１】
上記数式１７及び１８より、半導体基板上に形成された各抵抗の抵抗値が高くなる方向に変動すると、電流Ｉ３は小さくなり、基準電流Ｉｏｕｔは大きくなる。また、各抵抗の抵抗値が低くなる方向に変動すると、電流Ｉ３は大きくなり、基準電流Ｉｏｕｔは小さくなる。この結果、前述の第１の実施形態と同様の原理により、抵抗の抵抗値が変動しても、フィルタ回路３のカットオフ周波数ｆｃは一定に維持される。本実施形態における上記以外の動作及び効果は、前述の第１の実施形態と同様である。
【００６２】
なお、本実施形態においては、トランジスタ群Ｇが５個のｎｐｎトランジスタにより構成されている例を示したが、トランジスタ群Ｇは４個以下又は６個以上のトランジスタにより構成されていてもよい。トランジスタ群がｎ個のトランジスタが並列に接続されて構成されている場合、トランジスタ群Ｇのベース・エミッタ間電圧ＶＧＢＥ、ノードＮ８の電位ＶＮ８及びノードＮ９の電位ＶＮ９は、夫々下記数式１９乃至２１により与えられる。
【００６３】
【数１９】
2004110593.tif 000021
【００６４】
【数２０】
2004110593.tif 000022
【００６５】
【数２１】
2004110593.tif 000023
【００６６】
また、上述の第１乃至第３の実施形態においては、アクティブフィルタとして１次Ｇｍ−Ｃローパスフィルタの例を示したが、本発明はこれに限定されず、抵抗値の変動によって特性が変動するアクティブフィルタであればよく、例えば、ハイパスフィルタであってもよく、バンドイリミネーションフィルタ又はバンドパスフィルタであってもよい。
【００６７】
【発明の効果】
以上詳述したように、本発明によれば、定電流源回路に、出力電流の大きさが半導体基板上に形成された抵抗の抵抗値に依存しない第１の電流源と、抵抗の抵抗値が高くなると出力電流が小さくなり抵抗値が低くなると出力電流が大きくなる第２の電流源とを設け、第１の電流源の出力電流から第２の電流源の出力電流を減じた差電流を出力させることにより、抵抗の抵抗値が高くなったときに出力電流が大きくなり、この抵抗の抵抗値が低くなったときに出力電流が小さくなる定電流源回路を得ることができる。この定電流源回路をアクティブフィルタの基準電流源回路として使用すると、製造プロセスのばらつき又は温度ドリフト等により抵抗値が変動しても、アクティブフィルタの特性の変動を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るアクティブフィルタを示すブロック図である。
【図２】図１に示す定電流源回路を示す回路図である。
【図３】本発明の第２の実施形態における定電流源回路を示す回路図である。
【図４】本発明の第３の実施形態における定電流源回路を示す回路図である。
【図５】従来のアクティブフィルタを示すブロック図である。
【符号の説明】
１；フィルタ
２；定電流源回路
３；フィルタ回路
４、５、７、８；電流源
６；駆動部
１０１；アクティブフィルタ
１０２；定電流源回路
１０３；アクティブフィルタ回路
Ｃ；容量
Ｇ；トランジスタ群
ＧＮＤ：接地電位配線
Ｖｃｃ；電源電位配線
Ｉｏｕｔ；基準電流
Ｎ１〜Ｎ９；ノード
ＮＴｒ１〜ＮＴｒ９；ｎｐｎトランジスタ
ＰＴｒ１〜ＰＴｒ８；ｐｎｐトランジスタ
Ｐ１、Ｐ２、Ｐ３；電源
Ｒ１乃至Ｒ１９；抵抗
Ｔｉｎ２、Ｔｉｎ３；入力端子
Ｔｏｕｔ１〜Ｔｏｕｔ３；出力端子
【図１】
2004110593.tif 000024
【図２】
2004110593.tif 000025
【図３】
2004110593.tif 000026
【図４】
2004110593.tif 000027
【図５】
2004110593.tif 000028