(57)【要約】【課題】  微細加工素子の熱伝導性を制御すること。【解決手段】  開口部が形成された支持構造(140,240,340,440,540)と、該開口部の中に配置された素子基板(130,230,330,430,530)とを有する微細加工素子(100,300,400,500)。この微細加工素子は、素子基板と支持構造とを熱結合する熱分離構造(120,220,320,420,520)を更に有する。熱分離構造は、該熱分離構造内に、又は該熱分離構造上に、少なくとも１つのｎ形ドープ領域(152,252,352,452,452')および少なくとも１つのｐ形ドープ領域(154,254,354,454,454')を含み、それらが互いに離して配置される。さらに、熱分離構造は前記少なくとも１つのｎ形ドープ領域と前記少なくとも１つのｐ形ドープ領域とを接続することにより集積形熱電素子を形成するための電気配線をさらに含む。【選択図】  図１ａ
2004235639.tif 000002
【特許請求の範囲】
【請求項１】
開口部が形成された支持構造(140,240,340,440,540)と、
前記開口部の中に配置された素子基板(130,230,330,430,530)と、
前記素子基板と前記支持構造とを熱結合する熱分離構造(120,220,320,420,520)と、
からなり、前記熱分離構造が、
前記熱分離構造内に、又は前記熱分離構造上に配置された少なくとも１つのｎ形ドープ領域(152,252,352,452,452')と、
前記熱分離構造内に、又は前記熱分離構造上に、前記少なくとも１つのｎ形ドープ領域から離して配置された少なくとも１つのｐ形ドープ領域と、
前記少なくとも１つのｎ形ドープ領域と前記少なくとも１つのｐ形ドープ領域とを接続することにより集積形熱電素子を形成する電気配線(156,256,356,456)と、
からなる、微細加工素子(100,300,400,500)。
【請求項２】
前記素子基板が前記支持構造から距離Ｇに配置され、前記熱分離構造が前記距離Ｇよりも長い特性長(318)を更に有する、請求項１の微細加工素子。
【請求項３】
前記少なくとも１つのｎ形ドープ領域および前記少なくとも１つのｐ形ドープ領域が少なくとも１つの熱電セグメントを更に含み、前記素子基板が外縁(232,432)を更に有し、前記支持構造が内縁(244,444)を更に有し、前記熱分離構造が前記外縁から前記内縁へ向かう方向で増加してゆく数の前記熱電セグメントを含む、請求項１の微細加工素子。
【請求項４】
前記特性長は前記素子基板と前記支持面との間で熱エネルギーが移動する熱伝導経路長であり、前記熱分離構造が少なくとも１つの折り曲げ部を備えた折り曲げ構造を更に含む、請求項１の微細加工素子。
【請求項５】
前記熱分離構造が前記素子基板の厚さ未満の厚さを更に有する、請求項１の微細加工素子。
【請求項６】
前記素子基板上に配置された少なくとも１つの能動素子(134,334,434)を更に含む、請求項１の微細加工素子。
【請求項７】
前記微細加工素子が電子放出器を更に含む、少なくとも１つの請求項１に記載の微細加工素子と、
前記少なくとも１つの微細加工素子に近接配置された記憶媒体であって、記憶領域を有し、該記憶領域が該記憶領域に記憶された情報を表す複数の状態のうちの１つをとる、記憶媒体と、
からなる記憶装置。
【請求項８】
マイクロプロセッサ(670)と、
前記マイクロプロセッサに接続された、少なくとも１つの請求項１に記載の微細加工素子を含む電気素子と、
前記マクロプロセッサに接続されたメモリ(668)であって、前記マイクロプロセッサが該メモリから得た実行命令を実行し、該メモリと前記電気素子との間でデータを転送するように動作する、メモリと、
からなるコンピュータシステム。
【請求項９】
前記マイクロプロセッサが微細加工素子を更に含み、該微細加工素子が、
開口部(142,242,342,442,542)が形成された支持構造(140,240,340,440,540)と、
前記開口部の中に配置された素子基板(130,230,330,430,530)と、
前記素子基板と前記支持構造とを熱結合する熱分離構造(120,220,320,420,520)と、
を有し、前記熱分離構造が、
前記熱分離構造上に配置された少なくとも１つのｎ形ドープ領域(152,252,352,452,452')と、
前記熱分離構造上に、前記少なくとも１つのｎ形ドープ領域から離して配置された少なくとも１つのｐ形ドープ領域と、
前記少なくとも１つのｎ形ドープ領域と前記少なくとも１つのｐ形ドープ領域とを接続することにより集積形熱電素子を形成する電気配線(156,256,356,456)と、
を含む、請求項８のコンピュータシステム。
【請求項１０】
前記熱分離構造が第１の主表面(422)および第２の主表面(424)を更に有し、該第１および第２の主表面が、
前記第１および第２の主表面それぞれの上に配置された少なくとも１つのｎ形ドープ領域(452,452')と、
前記第１および第２の主表面それぞれの上に、前記少なくとも１つのｎ形ドープ領域から離して配置された少なくとも１つのｐ形ドープ領域(454,454')と、
前記第１および第２の主表面それぞれの上にある前記少なくとも１つのｎ形ドープ領域と前記少なくとも１つのｐ形ドープ領域とを接続する電気配線(456)と、
を含む、請求項１の微細加工素子。
【請求項１１】
素子基板と、
前記素子基板を支持する手段と、
前記素子基板と前記支持する手段とを熱的に分離する手段と、
前記素子基板を過熱または冷却する手段と、
からなる熱分離微細加工素子。
【請求項１２】
微細加工素子の製造方法であって、
開口部を有する支持構造を形成するステップと、
前記開口部内に素子基板を確定するステップと、
前記素子基板と前記支持構造とを結合する熱分離構造を作成するステップと、
からなり、該熱分離構造が、
前記熱分離構造上に、又は前記熱分離構造内に少なくとも１つのｎ形ドープ領域を作成するステップと、
前記熱分離構造上に、又は前記熱分離構造内に、前記少なくとも１つのｎ形ドープ領域から離して少なくとも１つのｐ形ドープ領域を作成するステップと、
前記少なくとも１つのｎ形ドープ領域および前記少なくとも１つのｐ形ドープ領域を互い違いの配列で接続することにより集積形熱電素子を形成するステップと、
を含む方法。
【請求項１３】
前記熱分離構造を作成するステップが、少なくとも１つの折り曲げ部を備えた折り曲げ構造を形成するステップを更に含む、請求項１２の方法。
【請求項１４】
前記熱分離構造を作成するステップが、第１の主表面および第２の主表面を形成するステップを更に含み、該第１および第２の主表面が、
前記第１および第２の主表面それぞれの上に少なくとも１つのｎ形ドープ領域を作成するステップと、
前記第１および第２の主表面それぞれの上に、前記少なくとも１つのｎ形ドープ領域から離して少なくとも１つのｐ形ドープ領域を作成するステップと、
前記第１および第２の主表面それぞれに対し、前記少なくとも１つのｎ形ドープ領域と前記少なくとも１つのｐ形ドープ領域との間の電気接続(786)を形成するステップと、
を含む、請求項１２の方法。
【請求項１５】
請求項１４の方法に従って製造された微細加工素子。
【請求項１６】
請求項１２の方法に従って製造された微細加工素子。
【請求項１７】
開口部(142,242,342,442,542)が形成された支持構造(140,240,340,440,540)と、
前記開口部の中に、前記支持構造から距離Ｇに配置された素子基板(130,230,330,430,530)と、
前記素子基板と前記支持構造とを接続し、前記距離Ｇよりも長い特性長(318)を有する熱分離構造(120,220,320,420,520)と、
からなり、前記熱分離構造が、
前記熱分離構造に形成された少なくとも１つのｎ形ドープ領域(152,252,352,452,452')と、
前記熱分離構造に、前記少なくとも１つのｎ形ドープ領域から離して形成された少なくとも１つのｐ形ドープ領域(154,254,354,454,454')と、
前記少なくとも１つのｎ形ドープ領域および前記少なくとも１つのｐ形ドープ領域を互い違いの配列で接続することにより集積形熱電素子を形成する電気配線(156,256,356,456)と、
を含む、微細加工素子(100,300,400,500)。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して微細加工素子に関し、詳しくは微細加工素子においてその素子基板と支持構造との間の熱伝導性を調節するための熱電素子による熱分離構造を備えた微細加工素子、およびその製造方法に関する。
【背景技術】
【０００２】
過去１０年にわたり、より安価でより高性能な電気素子を求める需要は、電力消費が少なく熱効率に優れた電気素子を製造することの必要性を増大させてきた。マイクロプロセッサは、絶えず増加し続ける電力消費の需要、つまり、電力損失をうまく扱うことの必要性に関する良い例である。多くの場合、それらの進歩はパッケージ密度を高めることにより可能になったが、その結果、電力損失が大幅に増加し、チップの熱流束を実質的に増大させることになった。現在の高性能な計算装置において、仮に何も変更が施されないままであったなら、その最大温度はマイクロプロセッサを形成する土台となるシリコンベースの素子を破壊したり、損傷させたりすることになるであろう。
【０００３】
熱効率を向上させるという需要は、新たな出現分野であるＭＥＭＳ（微細加工技術：Micro Electro Mechanical System）の分野でも増大している。ＭＥＭＳは、リレー、アクチュエータ、センサー、バルブおよびその他トランスデューサなどの従来の電気機械素子に対する小型の代替システムとして開発が進められている。また、ＭＥＭＳ素子に組み込まれたそれらの電気機械素子は、集積回路と更に一体化させることができ、従来のシステムに比べて高い性能を得ることができる。真空センサ、ガス・フローセンサ、赤外線検出器およびＡＣ電源コンバータなど、ＭＥＭＳ素子に組み込まれるのトランスデューサの多くは、集積回路（ＩＣ）の他の部分から隔離され、温度差の検出に用いられる。すなわち、温度差を利用して動作する。
【０００４】
電子機器において半導体素子の熱を発散させるのに用いられる１つの方法は、パッケージ化された半導体素子とその周囲を取り巻く外部環境との間に良好な熱伝導性を与えることである。多くの場合、パッケージ取り付け式のヒートシンクを使用し、ヒートシンクの上からファンによって空気流を供給し、対流による冷却でパッケージから熱を発散させるように構成される。しかしながら、場合によっては、電気的絶縁を施したいという相反する要求により、良好な熱伝導性が制限される場合がある。すなわち、多くの場合、良好な熱伝導体である物質は一般に良好な電気導体でもあるため、それら２つの要件は一般に両立しない。
【０００５】
ＭＥＭＳ素子のような集積度の高いシステムでは、同一素子の種々の部分が、周囲条件よりも著しく高い温度または低い温度で比較的効率的に動作する場合がある。例えば、真空センサは１００℃以上の温度において最大効率で動作する一方、真空センサの出力を処理したり、何らかの他の機能を制御したりするＣＭＯＳ回路は、室温や、−２５℃等の周囲温度よりも低い温度であっても、効率的に動作する場合がある。一般にそのような問題解決方法では、素子全体にわたる適度な熱伝導性を用いて、真空センサを加熱するため真空センサに加える電力を増大させる一方、同時にＣＭＯＳ回路を低温に、通常は室温以下に維持しようと試みるため、トレードオフが生じる。その結果、電気素子の性能は妥協せざるを得ないものとなる。熱損失を制御できない結果、消費電力が著しく増加するだけでなく、最適性能に達しないということにもなりうる。また、例えば高性能メインフレームコンピュータシステム等の電子装置は一般に、周囲温度未満に冷却するために冷却システムを使用しているため、冷却システムによって複雑性とコストが著しく増大する。
【０００６】
これらの問題が存続すれば、過去数十年間にわたって続いた種々の電気製品における電気素子、特にＭＥＭＳ素子の利用の拡大およびその利点は、縮小することになるであろう。消費者向け電子機器等の分野では、より安価で、より小型で、より信頼性が高く、より高性能な機器を求める需要が、複雑化し集積度の向上した素子の性能を改善し、最適化することに、常に拍車をかけている。熱性能を最適化する能力は、現時点では実際的でなかったり、費用対効果が悪かったりする様々な応用分野を開拓するであろう。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、本発明の目的の１つは、素子基板と外部に面した支持構造との間の熱伝導性を増大または減少させるための熱分離構造を備えた微細加工素子を提供することである。
【課題を解決するための手段】
【０００８】
本発明は、一実施形態において熱電素子による熱分離構造を備えた微細加工素子を提供する。この微細加工素子は、開口部を有する支持構造と、その開口部の中に支持構造から距離Ｇに配置された素子基板と、素子基板と支持構造とを熱結合する熱分離構造とを含む。熱分離構造は、熱分離構造上に配置された少なくとも１つのｎ形ドープ領域と、熱分離構造上に前記ｎ形ドープ領域から離して配置された少なくとも１つのｐ形ドープ領域と、前記少なくとも１つのｎ形ドープ領域と前記少なくとも１つのｐ形ドープ領域とを接続することにより集積形熱電素子を形成するための電気配線とを含む。また、本発明は一実施形態において、上記微細加工素子の製造方法も提供する。
【発明を実施するための最良の形態】
【０００９】
図１ａは、本発明の一実施形態による微細加工素子１００を示す平面図である。この実施形態において、熱分離構造１２０は、素子基板１３０を選択的に加熱または冷却するための熱電素子１５０を含む。さらに、熱分離構造１２０は、機械的な支持を与えるとともに、素子基板１３０と支持構造１４０との間の熱伝導を低減する働きを持つ。素子基板１３０は、支持構造１４０に形成された開口部１４２の中に配置される。
【００１０】
この実施形態では、素子基板１３０上に能動素子１３４が配置される。能動素子１３４には、例えばトランジスタ（ガラス基板上にポリシリコンを用いる薄膜トランジスタ（ＴＦＴ）技術を含む）、ダイオード、ロジックセル、並びに、センサ、トランスデューサ、電子放出器、ボロメータ、超伝導高ＱＲＦフィルタなどが含まれる。しかしながら、それらは本発明で使用可能な多数の能動素子のうちの数例を挙げたものにすぎず、それらは個別に使用される場合も、組み合わせて使用される場合もある。分かりやすくするため、図１ａ〜図１ｃでは能動素子１３４を単一の層としてしか図示していないが、能動素子が一般に薄膜層のスタックとして実現できることは明らかであろう。
【００１１】
図面は縮尺が実際の寸法通りでないことに注意して欲しい。また、種々の構成要素も実際の寸法通りに描かれてはいない。本発明を分かりやすく例示し、理解を容易にするため、一部の寸法は他の寸法に対して強調して描かれている場合がある。
【００１２】
さらに、本明細書に例示する実施形態の中には、２次元で図示され、種々の部位が幅と深さを持つように描かれているものもあるが、それらの部位は素子の一部だけを図示したものであり、実際には３次元構造であるものとして間違いなく理解しなければならない。したがって、それらの部位が実際の素子上に形成された場合、その部位は長さ、幅および深さを含む３つの次元を有することになる。さらに、本発明は種々の実施形態を用いて例示されているが、それらの例示に本発明の範囲または適用範囲を限定する意図はない。また、本発明の実施形態は、図示した物理的構造に限定されることを意図していない。それらの構造は、本発明の有用性および応用形態を例示するために記載している。
【００１３】
熱電素子１５０は、熱分離構造１２０に形成された複数のｎ形ドープ領域１５２およびｐ形ドープ領域１５４を用いて形成される。ｎ形ドープ領域１５２およびｐ形ドープ領域１５４は、図１ｂおよび図１ｃの断面図に示すように、所望の領域に所望のドーパントを選択的に注入することによって形成される。この実施形態では、ｎ形ドープ領域およびｐ形ドープ領域の形状が正方形になっている。しかしながら、他の実施形態では長方形等の他の形状を用いる場合もある。使用される具体的な形状は、例えば熱電素子１５０の所望の加熱特性または冷却特性、熱分離構造１２０の形状、および熱分離構造１２０の形成に用いられる特定の材料などに応じて異なる場合がある。また、ドーパントのレベルや深さも変更することができる。ドープ領域は従来のフォトリソグラフィ装置および注入装置を用いて形成され、例えば誘電体層の開口部またはフォトリソグラフィによって生成されたマスク層を通して行われるイオンビーム注入等によって形成される。ドープ領域は、電子キャリア、すなわちｐ形ドープ領域１５４とｎ形ドープ領域１５２のそれぞれ正孔および電子が協動して素子基板１３０を加熱または冷却するように配置され、互いに電気接続される。
【００１４】
ｎ形ドープ領域およびｐ形ドープ領域は、ｎ形ドープ領域１５２およびｐ形ドープ領域１５４上にある結合導体１５６およびセグメント導体１５８の端部１５８’によって電気接続され、図１ｃの断面図に示すような交互の配列が生成される。結合導体１５６およびセグメント導体１５８は、例えばフォトリソグラフィ処理およびエッチング処理を用いて生成された所望のパターン開口部を通して、スパッタ堆積によって堆積された薄膜である。この実施形態では結合導体１５６とセグメント導体１５８がアルミニウム導体になっているが、他の実施形態では、例えば数例を挙げると、金、タングステン、銅およびプラチナなど、所望の電流容量を有する任意の電気導体を用いる場合がある。動作中は、電源導体１６０または１６１を通して、熱電素子１５０に電流を加える。例えば、ｎ形ドープ領域に接続された電源導体１６１に加えられ、ｐ形ドープ領域に接続された電源導体１６０を通って戻ってくる電流は、多数キャリアを同じ方向に移動させ、熱エネルギー（すなわち、多数キャリアは多数熱キャリアでもある）を素子基板１３０から熱分離構造１２０を通して支持構造１４０へ移動させることによって、素子基板１３０を冷却する。電流を逆にした場合、多数キャリアの移動方向が逆になり、熱移動の方向も逆転し、熱エネルギーが支持構造１４０から素子基板１３０へ移動され、素子基板１３０は加熱される。
【００１５】
図１ｂおよび図１ｃの断面図に示すように、素子基板１３０、熱分離構造１２０および支持構造１４０は、実質的に平坦な構造を形成する。この実施形態では、素子基板１３０、支持構造１４０および熱分離構造１２０が真性シリコンウェーハから形成される。他の実施形態では、シリコン・オン・インシュレータ、低濃度にドープされた半導体ウェーハ、酸化物上に成長させたエピタキシャルシリコンなどを用いることもできる。さらに他の実施形態において、微細加工素子１００は、数例を挙げると、ガラス、サファイア、セラミック、ガリウムヒ素、ゲルマニウム、インジウムリンおよび種々のポリマーなどの材料から形成されたウェーハすなわち基板を用いて形成することもできる。微細加工素子１００に用いられる具体的な材料は、その素子が使用される特定の応用形態、処理温度および動作温度、能動電気素子があるか否か、素子の熱特性および機械特性など、種々の要因に応じて異なる場合がある。さらに、熱分離構造１２０の厚さを変更することにより、熱分離構造１２０の断面積１１５を変化させ、熱分離構造１２０の熱伝導性をさらに調節することができる。例えば図１ａ〜図１ｃに示すように、熱分離構造１２０の断面１１５は均一な厚さになっている。しかしながら、他の実施形態では、図１ｄに示すように、熱分離構造１２０の断面積をその長さ方向にわたって変化させ、素子基板１３０付近の断面積１１５’が基板１４０付近の断面積１１５’’よりも小さくなるようにする場合がある。
【００１６】
図２は、熱電素子２５０の他の実施形態を示す平面図である。熱分離構造２２０の形状は台形であり、熱伝素子２５０に設けられるｐｎ対すなわち熱電セグメントの数が増加してゆくようになっている。ｐｎ対すなわち熱電セグメントの具体的な数は、微細加工素子が用いられる特定の応用形態によって異なるであろう。この実施形態の場合、熱分離構造２２０は、素子基板２３０の外縁２３２で一対のｐｎ対を有し、だんだんと増加してゆき、支持構造２４０の内縁２４４で４つのｐｎ対を有する。そのような構造は、熱電素子の数がだんだんと増加してゆくことにより、素子基板２３０から出てゆく熱の伝導を低減するとともに、支持構造２４０に伝達される熱エネルギーを増大させる働きを持つ。例示のため、熱分離構造２２０は１つしか図示していないが、この実施形態では、複数の熱分離構造を用いて素子基板２３０と支持構造２４０との間の熱エネルギーの移動を最適化する場合もある。例えば、４つの側面を有する素子基板周囲の各側面について、熱電素子を有する４つの熱分離構造を１つづつ取り付けて使用することもできるし、各側面について、複数（例えば２、３、４またはそれ以上）の熱分離構造を取り付けて使用することもできる。円形の素子基板に適した他の例では、素子基板周囲の外縁から半径方向に延びる複数の熱分離構造を有する場合もある。さらに、上で説明したように、素子基板２３０は種々の能動素子（図示せず）を用いることもできる。
【００１７】
図３ａは、本発明の他の実施形態による微細加工素子３００を示す平面図である。この実施形態では、熱分離構造３２０が熱電素子３５０を含むことで、素子基板３３０と支持構造３４０との間の熱伝導を低減している。熱分離構造３２０は、点３２１間で測定したときに、開口部３４２によって形成された支持構造３４０と素子基板３３０の間隙の距離Ｇよりも、長い特性長すなわち熱伝導経路３１８を有する。熱分離構造３２０の熱伝導経路を長くすることにより、熱分離構造３２０と同等の断面積を有する長さＧの直線構造に比べて、素子基板３３０と支持構造３４０との間の熱伝導が低減される。この実施形態では、熱分離構造３２０は、少なくとも１つの折り曲げ部を有する折り曲げ構造を含む。熱分離構造３２０は、第１の部分３６４と、第２の部分３６６と、折り曲げ部分３６８とを含む。第１の部分３６４と第２の部分３６６は互いに実質的に平行であり、３つの部分３６４、３６６、３６８によってＵ字構造が形成される。さらに、熱分離構造３２０は素子基板３３０を機械的に支持する働きも持つ。素子基板３３０は、支持構造３４０に形成された開口部３４２の中に配置される。
【００１８】
熱電素子３５０は、熱分離構造３２０内に形成された複数のｎ形ドープ領域３５２およびｐ形ドープ領域３５４を用いて形成される。この実施形態では、ｎ形ドープ領域とｐ形ドープ領域とをわずかにずらし、セグメント導体３５８のための空間を設けている。しかしながら、他の実施形態では、セグメント導体をドープ領域上に配線することで、熱分離構造３２０の幅、つまり断面積３１５をさらに低減することもできる。その場合、ドープ領域とセグメント導体３５８との間に、シリコン酸化物または窒化物、あるいはポリマー誘電体等の誘電体層を配置することによって電気的絶縁を施す。この実施形態の場合、結合導体３５６およびセグメント導体３５８には、上で説明したような所望の電流容量を有する任意の電気導体を用いることができる。基板３３０を加熱するか冷却するかに応じて、電源導体３６０または３６１のどちらか一方に電流が供給される。さらに、熱分離構造３２０の厚さを変更し、熱分離構造３２０の断面積３１５を変化させることにより、熱分離構造３２０の熱伝導性をさらに調整することもできる。
【００１９】
図４ａは、本発明の他の実施形態による微細加工素子４００を示す平面図である。この実施形態において、ペルチェ素子または熱電素子４５０は、熱分離構造４２０の第１の主表面すなわち上面４２２と第２の主表面すなわち底面との両方に形成されたセグメントを含む（図４ｂ〜図４ｄを参照）。熱分離構造４２０は、素子基板４３０の外縁と支持構造４４０の内縁に取り付けられる。さらに、熱分離構造４２０は、点４２１間で測定したときに、開口部４４２によって形成された支持構造４４０と素子基板４３０との間の間隙の距離Ｇよりも、長い特性長すなわち熱伝導経路４１８を有する。この実施形態において、特性長４１８は、素子基板４３０と支持構造４４０との間で熱エネルギーが移動する熱経路を表している。
【００２０】
素子基板４３０は、支持構造４４０に形成された開口部４４２の中に配置される。能動素子４３４は素子基板４３０上に配置される。能動素子４３４は、先の実施形態で説明した種々の能動素子のうちのいずれを含む場合もある。この実施形態では、素子基板４３０、熱分離構造４２０および支持構造は、その上に能動素子４３４を形成することができる材料であれば任意の材料から形成することができる。
【００２１】
図４ｃ〜図４ｄの断面図に示すように、ペルチェ素子４５０は、主面４２２上に形成されたｎ形ドープ領域４５２およびｐ形ドープ領域４５４と、第２の主面４２４上に形成されたｎ形ドープ領域４５２’およびｐ形ドープ領域４５４’とを含む。この実施形態では、素子基板４３０および熱分離構造４２０に、ガラス基板またはポリマー基板等の電気絶縁基板を用いる。ｎ形ドープ領域およびｐ形ドープ領域は、数例を挙げると、ＳｂＴｅ、ＢｉＴｅ、ＰｂＴｅ等のゼーベック係数の高い物質や、三元系の方コバルト鉱（スクテルド鉱）を含む種々のスクッテルド鉱を、熱分離構造４２０上に堆積させることによって形成することができる。ゼーベック係数の高い物質の堆積は、スパッタ堆積、プラズマ化学気相成長、蒸着またはその他の適当な堆積処理によって行なうことができる。半導体ウェーハを用いて素子基板４３０および熱分離構造４２０を形成するそれらの実施形態の場合、ｎ形ドープ領域およびｐ形ドープ領域の形成は、ゼーベック係数の高い物質を堆積させることにより行なうこともできるし、先の実施形態で説明したようなイオン注入によって行なうこともでき、あるいはそれらの組み合わせによって行なうこともでき、適当な電気配線手段および絶縁手段を用いて行われる。この実施形態では、熱分離構造４２０の各脚部がｎ形ドープ領域またはｐ形ドープ領域の一方を形成しているが、他の実施形態では、複数のｎ形ドープ領域およびｐ形ドープ領域を用いることもできる。図４ａおよび図４ｂに示すように、結合導体４５６，４５６’は、ｎ形ドープ領域とｐ形ドープ領域とを電気的に接続する。ペルチェ素子４５０に電流を供給するための電源導体４６０，４６１は、ｐ形ドープ領域およびｎ形ドープ領域の一端に電気接続される。図４ａに示すように、この実施形態では、電源導体４６０および４６１を介して、両方のセグメントに電流が供給される。図４ｄの断面図に示すように、バイア導体４２６が電源導体４６０と４６０’との間の電気経路として働き、バイア導体４２８が導体４６１と４６１’との間の電気経路として働くため、それによって底部すなわち下側のセグメントに電力が供給される。他の実施形態では、例えば支持構造４４０の底面すなわち下側表面上に形成され配線された電気トレースを用いて、電源導体４６０’と電源導体４６１’に別々に電流を供給する場合もある。
【００２２】
図５は、集積真空素子５０２を備えた微細加工素子５００の例示的実施形態を示す。微細加工素子５００は、電子５６２が集束ビーム５６４に形成されるときにその作用を受けるディスプレイ画面または大容量記憶素子のような陽極表面５６８を含む。熱分離構造５２０は、最適化したい特定の性能パラメータに応じて素子基板５３０を加熱または冷却する働きを持つ熱電素子５５０を含む。さらに、熱分離構造５２０は、機械的な支持を与えるとともに、素子基板５３０と支持構造５４０との間の熱伝導を低減させる働きを持つ。素子基板５３０は、支持構造５４０に形成された開口部５４２の中に配置される。陽極表面５６８は、第２の電子レンズ素子５５２から所定の距離に固定される。微細加工素子５００は真空パッケージ（図示せず）に収容される。
【００２３】
この実施形態では集積真空素子５０２が簡略化されたブロックの形で図示されているが、集積真空素子５０２は、スピント（Spindt）型先端部の放出器構造や、フラット放出器構造など、当該技術分野でよく知られている電子放出器構造から任意のものを用いることができる。第２のレンズ素子５５２はグランドシールドとしての働きを持つ。真空素子５０２は素子基板５３０の少なくとも一部の上に配置される。第１の絶縁体層すなわち誘電体層５５４により、第２のレンズ素子５５２を第１のレンズ素子５５６から電気的に絶縁する。第２の絶縁層５５８により、第１のレンズ素子５５６を真空素子５０２および基板５３０から電気的に絶縁する。他の実施形態では、例えば放出電子５６２の強度を強めたり、電子ビーム５６４の集束能力を向上させたり、あるいはそれら両方を行なうため、３以上のレンズ素子を用いる場合もある。レンズ素子および誘電体層は、いずれも従来の半導体処理装置を用いて形成される。
【００２４】
ディスプレイ画面として陽極表面５６８上に形成される画素アレイ（図示せず）は、赤色、青色、緑色の順で配置されるのが一般的だが、画素アレイは単色にしてもよい。素子基板５３０上に放出器アレイ（図示せず）を形成し、放出器アレイの各素子が電子放出器として機能する１以上の集積真空素子を有するようにする。第１および第２の電子レンズ素子５５２，５５６を含む電子レンズ構造に適当な信号を加えることにより、真空素子５０２から放出された電子５６２を集束させるのに必要な電界の勾配が形成され、陽極表面５６８上に集束ビーム５６４が生成される。
【００２５】
陽極表面５６８は一般に大容量記憶素子として相変化材料または記憶媒体を含み、それらは集束ビーム５６４のエネルギーの作用を受ける。相変化材料を結晶状態から非結晶状態（図示せず）へ変化させるためには、通常、高電力レベルの集束ビーム５６４を使用して、該集束ビーム５６４の電力レベルを急激に減少させる。相変化材料を非結晶状態（図示せず）から結晶状態へ変化させるためには、通常、高電力レベルの集束ビーム５６４を使用して、該電力レベルを媒体表面が結晶状態にアニールされるだけの時間をかけて徐々に減少させてゆく。この相変化を用いて陽極表面５６８上に記憶領域が形成され、該記憶領域は、使用される集束ビーム５６４の電力レベルに応じて、複数の状態のうちの１つをとる。それらの種々の状態は、その記憶領域に記憶された情報を表す。
【００２６】
相変化媒体の材料の例としては、テルル化ゲルマニウム（ＧｅＴｅ）およびＧｅＴｅを基にした三元合金がある。また、大容量記憶素子は陽極表面５６８を集束ビーム５６４に対して第１の方向および好ましくは第２の方向に移動させるための電子回路（図示せず）をさらに含み、陽極表面５６８上の複数の場所に対する単一の集積真空素子５０２による読み出しおよび書き込みが可能になっている。陽極表面すなわち媒体表面５６８上に記憶されたデータを読み出すためには、低エネルギーの集束ビーム５６４を媒体表面５６８に照射し、媒体基板５６０から電子を放出させ、それらの電子を読み出し回路（図示せず）で検出する。検出される電子の量は、集束ビーム５６４が照射された媒体表面の状態に応じて、すなわち非晶質状態であるか結晶状態によって異なる。
【００２７】
図６は、コンピュータシステム、ビデオゲーム、インターネット機器、端末、ＭＰ３プレーヤ、携帯電話、または携帯情報端末等（例として幾つか挙げているだけである）の電子装置６０８の例示的なブロック図を示す。電子装置６０８は、「ペンティアム（Ｒ）プロセッサ」という名前で販売されているインテル（Ｒ）製プロセッサやその互換プロセッサなどのマイクロプロセッサ６７０を含む。他にも多数のプロセッサが存在し、それらが用いられる場合もある。マイクロプロセッサ６７０は、プロセッサで読み出し可能なメモリを含むメモリ装置６６８に電気接続される。メモリ装置６６８は、マイクロプロセッサ６７０でデータまたは入出力機能を、あるいはそれら両方を処理するのに使用されるコンピュータ実行可能コマンドすなわち命令を格納する。また、メモリ装置６６８は、マイクロプロセッサ６７０で処理されるデータをさらに格納することができる。さらに、マイクロプロセッサ６７０は、記憶装置６０４または表示装置６０６に、あるいはそれら両方に電気接続される。マイクロプロセッサ６７０、メモリ装置６６８、記憶装置６０４および表示装置６０６はそれぞれ、熱分離構造を有する素子基板を示す先に説明した図面や文章に例示されたような本発明の一実施形態を含む場合がある。
【００２８】
図７は、本発明の一実施形態による微細加工素子の製造方法を示すフロー図である。基板作成工程７８０を用いて、素子基板および支持構造を作成するための基板を作成すなわち形成する。この基板は、約２００〜８００μｍの厚さの単結晶真性シリコンウェーハである。しかしながら、他の実施形態では、他の材料を用いることも、他の厚さを用いる場合もある。使用可能な半導体ウェーハ技術を数例挙げると、例えば、シリコン・オン・インシュレータ、低濃度にｎ型またはｐ型にドープされたシリコンウェーハ、ガリウムヒ素およびインジウムリンなどがある。さらに本発明で使用可能な代替材料を数例挙げると、他の実施形態では、例えばガラス、セラミックおよびポリマーなどの基板が用いられる場合がある。したがって、基板作成工程７８０が通常のウェーハサイズの処理に限定されることはなく、この工程はポリマー薄板または薄膜、あるいはガラス薄板の処理を含む場合もあり、さらには単結晶薄板または基板の処理を含む場合もあり、それらは従来のシリコンウェーハとは異なる形状およびサイズに処理される場合がある。
【００２９】
ドーパント領域作成工程７８２を用いて、本発明の熱分離構造上に形成される熱電素子の熱移動セグメントを形成するのに用いられるｎ形ドープ領域およびｐ形ドープ領域を作成する。また、ドーパント領域生成工程７８２を用いて、上で説明した他の能動電気素子のためのｎ形ドープ領域およびｐ形ドープ領域を生成することもでき、この工程は、用いられる特定の素子や、微細加工素子が使用される特定の応用形態に応じて異なるものとなる。ドープ領域は通常、順番に形成される。基板上に、シリコン酸化物または窒化物あるいはその他適当な材料を堆積させ、それをパターニングしてドープ領域の所望の形状の開口部を有するマスクを形成する。次に、従来のイオン注入装置を用いて、マスクの開口部領域に特定のドーパントを一般的には所望のドーズ量まで注入する。しかしながら、他の注入処理を用いることもできる。ドーパント注入処理の後、通常はアニーリング処理を行う。具体的なアニーリング処理は、イオンの注入量やイオンの種類に応じて異なる場合がある。次に、一般的には化学エッチングによってマスクを除去するが、この処理は適当なエッチング処理、または層を除去可能な処理であれば、いかなる処理を用いてもよい。その後、相補型のドーパントについても処理を繰り返し、ｎ形ドープ領域とｐ形ドープ領域を形成する。
【００３０】
素子構造形成工程７８４を用いて、微細加工素子上にＭＥＭＳ構造または能動素子、あるいはそれら両方の組み合わせを形成する。ＭＥＭＳ構造は、微細加工素子が使用される特定の応用形態に応じて任意の構造に形成することができる。ＭＥＭＳ構造としては、例えば数例を挙げると、トランスデューサ、アクチュエータ、センサおよびバルブなどが含まれる。さらに、素子構造形成工程７８４は、例えばトランジスタ、論理回路、メモリセル等の種々の電子回路、およびキャパシタ、抵抗、インダクタ等の受動素子を形成する処理も含む。分かりやすくするため、種々の実施形態において、それらの素子は単一の層で表現されている。作成される具体的な素子および回路は、微細加工素子が使用される特定の応用形態に応じて異なる場合がある。通常、それらの電子回路は、従来のＩＣ処理装置を用いて製造され、堆積処理、パターニング処理、およびエッチング処理を大抵含む従来の処理工程を用いて製造される。ＭＥＭＳ構造は、バルク・マイクロマシーニングまたはサーフェイス・マイクロマシーニング、あるいはそれら両方を用いて形成することもできる。例えば、集積圧力センサは通常、ＩＣ処理を用いて駆動回路および分析回路を形成した後、微細加工によってウェーハの背面から振動板を形成することによって製造される。他の例としては、ＩＣ処理を用いてサーモパイルその他の回路を形成した後、微細加工によってセンシングアレイを形成することによって製造される赤外線センシングアレイや、ＣＭＯＳ技術を用いてＩＣ増幅器を作成し、微細加工によって適当な共振周波数を持つインダクタを作成することによって製造される、無線周波数領域で動作する増幅器などが挙げられる。他の実施形態において、素子構造形成工程７８４は、３次元構造を高アスペクト比で製造するための、リソグラフィ、電気鋳造（電鋳）およびマイクロ鋳造を含む技術である「ＬＩＧＡ」（ドイツ語の接頭語、LIthographe, Galvanoformung, Abformung）を用いる場合もある。素子構造形成工程７８４は、微細加工素子の種々の部分に信号や電源を供給するための電気トレースや配線パッドに関する堆積およびパターン生成の処理も含む。
【００３１】
導体生成工程７８６を用いて、熱電素子用の結合導体、セグメント導体および電源導体を形成する。この導体は導電性であり、金属または合金の薄膜を用いることができる。しかしながら、所望の電流容量を有する電気導体であれば任意の導体を用いることができる。この導体の形成には、スパッタ堆積、化学気相成長、蒸着、電気めっき等、様々な堆積技術を用いることができ、その他の気相成長技術を用いることもできる。使用される具体的な堆積技術は、電気導体に選択される特定の材料に応じて異なるものとなる。使用される典型的な金属の例としては、数例にすぎないが、アルミニウム、金、タングステン、銅、タンタルおよびプラチナなどが挙げられる。結合導体、セグメント導体、および電源導体の作成には、フォトリソグラフィとエッチング処理が用いられる。
【００３２】
熱分離構造作成工程７８８を用いて、熱分離構造を作成する。シリコン基板、ＭＥＭＳ素子および電気素子の上に、誘電体パッシベーション層を堆積させる。この誘電体層の堆積には、プラズマ化学気相成長（ＰＥＣＶＤ）、大気圧以下での化学気相成長、スパッタ堆積等の他、適当な堆積技術を用いることもでき、数例を挙げると、シリコン酸化物、シリコン窒化物またはシリコン炭化物等の耐火性誘電体を堆積させることができる。他の実施形態では、スピンコーティング、カーテンコーティングまたはスクリーン印刷を用いて、２例にすぎないが、ポリイミドやベンゾシクロブテンなどのポリマー誘電体パッシベーション層を形成する場合もある。平坦化された誘電体層が望ましい応用形態の場合、堆積後に化学機械処理（ＣＭＰ）などの種々の平坦化工程を用いることができる。エッチング画定層はシリコン基板の背面すなわち反対側に堆積される。エッチング画定層は通常、シリコン窒化物層または酸化物層であるが、他の実施形態では、シリコン炭化物やオキシナイトライド薄膜等の他の耐火性材料を用いる場合もある。さらに他の実施形態では、使用される特定の基板材料や、熱分離構造を形成するのに用いられる特定のエッチャントなどの種々の要因に応じて、フォトレジストやポリイミド等の高分子材料が用いられる場合もある。次に、従来のフォトリソグラフィ技術および処理を用いて、エッチング画定層を熱分離構造、素子基板および支持構造の領域を残すようにして所望の形状にパターニングし、素子基板と支持構造との間にできた開口部すなわち間隙のような部分をエッチングして開拓する。それらの開口部のサイズや形状も、使用される特定のエッチャントや基板材料などの種々の要因に応じて異なる場合がある。例えば、水酸化カリウム（ＫＯＨ）や水酸化テトラメチルアンモニウム（ＴＭＡＨ）等の異方性ウエットエッチングを用いて（１００）方位のシリコンウェーハをエッチングした場合、（１１１）結晶面のエッチングレートがより遅いことによって生じる傾斜付き側壁を有する種々の構造が形成される。あるいは、垂直の側壁が望ましい場合、ドライエッチングを用いることもできる。また、もっと複雑な構造が望ましい場合、ウエットエッチングとドライエッチングを組み合わせて用いることもできる。さらに、レーザアブレーション、反応性イオンエッチング、集束イオンビームによるパターニングを含むイオンミリングなど、他の処理を用いて、熱分離構造、素子基板および支持構造を形成することもできる。熱分離構造を形成した後、誘電体パッシベーション層およびエッチング画定層は、微細加工素子の種々の部分の所望の熱分離特性や電気絶縁特性、および使用されるパッケージの特定の種類など、種々の要因に応じて、完全に除去する場合もあれば、選択領域に残しておく場合もある。
【００３３】
パッケージ形成工程７９０を用いて微細加工素子をパッケージに収容し、微細加工素子を物理的損傷、汚れ、および環境作用から保護する。使用される具体的なパッケージは、コスト、素子の性能、および信頼性など、種々の要因に応じて異なるものとなる。例えば、真空パッケージを用いた微細加工素子の場合、支持構造上に対し、電気的絶縁の働きをもつ誘電体パッシベーション層およびエッチング画定層の上にパッケージ結合構造を形成する場合がある。例えば、パッケージ結合構造の材料として使用可能な材料の例を２つだけ示すとすれば、シリコンダイをセラミックパッケージまたは金属缶に結合するための金−シリコン共融混合物、および比較的軟質で低融点のはんだが挙げられる。
【００３４】
通常、パッケージは、蓋すなわちカバーとベースとから成る。結合構造は蓋およびベース上にも形成される。パッケージ結合構造や、蓋結合構造およびベース結合構造に用いられる材料は、素子基板、支持構造に用いられる材料や、ベースや蓋に用いられる材料によって異なる場合がある。ベースおよび蓋は、様々なセラミック、ガラスまたは金属材料から形成することができる。具体的な材料は、例えば維持すべき所望の圧力、微細加工素子がさらされる温度、湿度、およびその他環境的要因、パッケージング処理によって微細加工素子に加わる場合がある応力の大きさ、並びに、使用される特定の封止技術などに応じて、異なるものとなる。結合構造として使用する材料を決定する際にも、それらと同じ要因が考慮される。シールは、熱圧着、ブレージング、陽極結合など、種々の技術によって形成することができ、他の技術で形成することもできる。
【図面の簡単な説明】
【００３５】
【図１ａ】本発明の一実施形態による微細加工素子の平面図である。
【図１ｂ】本発明の一実施形態による図１ａに示した微細加工素子の断面図である。
【図１ｃ】本発明の他の実施形態による図１ａに示した微細加工素子の断面図である。
【図１ｄ】本発明の他の実施形態による図１ａに示した微細加工素子の断面図である。
【図２】本発明の他の実施形態による微細加工素子の平面図である。
【図３ａ】本発明の他の実施形態による微細加工素子の平面図である。
【図３ｂ】本発明の一実施形態による図３ａに示した微細加工素子の断面図である。
【図４ａ】本発明の他の実施形態による微細加工素子の平面図である。
【図４ｂ】本発明の他の実施形態による図４ａに示した微細加工素子の断面図である。
【図４ｃ】本発明の他の実施形態による図４ａに示した微細加工素子の断面図である。
【図４ｄ】本発明の他の実施形態による図４ａに示した微細加工素子の断面図である。
【図５】本発明の他の実施形態による集積真空素子を有する微細加工素子の断面図である。
【図６】本発明の一実施形態による電気素子のブロック図である。
【図７】本発明の一実施形態による微細加工素子を形成する方法のフロー図である。
【図１ａ】
2004235639.tif 000003
【図１ｂ】
2004235639.tif 000004
【図１ｃ】
2004235639.tif 000005
【図１ｄ】
2004235639.tif 000006
【図２】
2004235639.tif 000007
【図３ａ】
2004235639.tif 000008
【図３ｂ】
2004235639.tif 000009
【図４ａ】
2004235639.tif 000010
【図４ｂ】
2004235639.tif 000011
【図４ｃ】
2004235639.tif 000012
【図４ｄ】
2004235639.tif 000013
【図５】
2004235639.tif 000014
【図６】
2004235639.tif 000015
【図７】
2004235639.tif 000016