(57)【要約】【課題】本発明は、集積回路を同一品とし、管理する集積回路の品種増加を防止すること、購入ロット増大による集積回路の単価を低減して安価なカラーレーザビームプリンタを提供すること、及び全アドレスを検出可能としない場合に集積回路への入力信号数を削減することを課題とする。【解決手段】本発明は、複数の集積回路を、集積回路選択用のアドレス信号、及び値が固定された擬似アドレス信号とを入力する手段と、前記アドレス信号と前記擬似アドレス信号の前記入力手段への配列と前記擬似アドレスの値とを変更することで異なるアドレスを検出可能とするアドレス・デコード回路とを具備する同一集積回路とし、夫々の集積回路に異なるアドレスを割り当て使用することを特徴とする。【選択図】図１
2004286897.tif 000002
【特許請求の範囲】
【請求項１】
感光体、該感光体を帯電する帯電器、帯電された前記感光体を画像データに応じて変調させたレーザ光で走査露光する露光光学部、走査露光により形成された静電潜像にトナーを付着させる現像機、及び前記感光体に付着したトナーを記録部材に転写する転写器からなる複数の印写部と、該印写部と同数の印写部制御用の集積回路とを具備する電子写真装置において、前記複数の集積回路を、集積回路選択用のアドレス信号、及び値が固定された擬似アドレス信号とを入力する手段と、前記アドレス信号と前記擬似アドレス信号の前記入力手段への配列と前記擬似アドレスの値とを変更することで異なるアドレスを検出可能とするアドレス・デコード回路とを具備する同一集積回路とし、夫々の集積回路に異なるアドレスを割り当て使用することを特徴とする電子写真装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はカラーレーザビームプリンタ、カラー複写機などの電子写真装置に関するものである。
【０００２】
【従来の技術】
レーザプリンタ等の電子写真装置は、帯電器にて帯電させた回転する感光体ドラムに、露光光学部より電気的に表現された画像データに応じて変調したレーザ光を照射して走査させることにより、感光体ドラム上に静電潜像を形成させる。そして、現像機にて静電潜像にトナーを付着させて現像を行い、次いで転写器にて感光体ドラム上のトナーを用紙上に転写させることにより紙への印刷を実現している。さらに２色以上を印刷するレーザビームプリンタには、高速印刷を実現するために、使用するトナーの色と同数の印写部（ここで印写部とは感光体、帯電器、露光光学部、現像機、及び転写器のことを指す。以降同意。）を配置するタンデム方式が採用されている。図３はタンデム方式３色レーザビームプリンタのＣＰＵ−印写部間の回路構成を示すブロック図である。印写部２２、２３、２４とＦＰＧＡ、ＣＰＬＤ、ＡＳＩＣなどの集積回路１３、１４、１５間には印写部制御信号２６、２７、２８が接続され、印写部２２、２３、２４は集積回路１３、１４、１５により制御されている。集積回路１３、１４、１５は一つの集積回路に統一することも可能であるが、近年のレーザビームプリンタにおいては、年々印写部の制御仕様が複雑化しており、集積回路はより巨大に、より多数の出入力信号を持つようになっている。よって、集積回路パッケージの制約（入出力ピン数の制約）、及びコスト面（大容量の集積回路よりも、比較的小容量の集積回路へ必要とする回路を分割して入れる方が安価となる場合ある。）から、一つの集積回路とするよりも、印写部夫々に対し集積回路を配した場合の方が有利なことが多い。
【０００３】
ＣＰＵ１２、集積回路１３、１４、１５間にはアドレス信号ａ０、ａ１、データバス２５が接続され、バス方式の通信が行われている。アドレス信号ａ０、ａ１はＣＰＵ１２が通信する集積回路を選択するための信号である。各集積回路にはアドレスが予め割り当てられており、例えばＣＰＵ１２が集積回路１３に割り当てられたアドレスを発行した場合、発行されたアドレスは集積回路１３の内部に設けられたアドレス・デコード回路１６で検出され、ＣＰＵ１２と集積回路１３との通信が可能となる。ＣＵＰ１２は前記手段を用いて、印写部制御タイミングの決定やデータの送受信を行っている。
【０００４】
集積回路１３、１４、１５はアドレス・デコード回路１６、１７、１８及び印写部制御回路１９、２０、２１から構成されている。印写部２２、２３、２４は同じ構成であるため、これらを制御する印写部制御回路１９、２０、２１も同じ回路であり、集積回路１３、１４、１５の違いは割り当てられたアドレスを検出するためのアドレス・デコード回路１６、１７、１８のみである。従って、アドレス・デコード回路１６、１７、１８を同じ回路とすることが出来れば、集積回路１３、１４、１５は全て同一品となる。
【０００５】
従来のアドレス・デコード回路の一例を図４に示す。比較信号３２、３３は集積回路の外部より入力され、値を固定された信号である。比較回路２９はアドレス信号ａ０、ａ１と比較信号ｂ０、ｂ１とを比較し、比較結果信号３２、３３をＡＮＤ回路３０に入力する。アドレス信号ａ０、ａ１と比較信号ｂ０、ｂ１とが全て一致した場合、ＡＮＤ回路３０は集積回路が選択されたことを示す選択信号３１を出力する。比較信号３２、３３の変更で任意のアドレスを検出することができるため、各集積回路内のアドレス・デコード回路を同じ回路とすることができる（例えば、特許文献１参照。）。
【特許文献１】
特開平６−１２０９５８号公報  （第２頁、図４）
【０００６】
【発明が解決しようとする課題】
印写部制御用の集積回路においては、制御方法の複雑化で多数の入出力信号が必要であり、集積回路パッケージの制約から、従来の入出力信号数を削減することが要求されている。しかしながら、従来のアドレス・デコード回路は全アドレスを検出可能としているため、全アドレスの検出を必要としない場合でも、アドレス・デコード回路への入力信号数は常にアドレス信号の二倍となっており、集積回路への入力信号数が多いという問題があった。
【０００７】
本発明の目的は、印写部制御用のアドレス・デコード回路を内蔵する集積回路において、集積回路を同一品として、管理する集積回路の品種増加を防止すること、購入ロット増大による集積回路の単価を低減して安価なカラーレーザビームプリンタを提供すること、及び全アドレスを検出可能としない場合に集積回路への入力信号数を削減することである。
【０００８】
【課題を解決する為の手段】
上記目的は、複数の集積回路を、集積回路選択用のアドレス信号、及び値が固定された擬似アドレス信号とを入力する手段と、前記アドレス信号と前記擬似アドレス信号の前記入力手段への配列と前記擬似アドレスの値とを変更することで異なるアドレスを検出可能とするアドレス・デコード回路とを具備する同一集積回路とし、夫々の集積回路に異なるアドレスを割り当て使用することによって達成される。
【０００９】
【発明の実施の形態】
一実施例を図１に示す。アドレス信号（ａ１、ａ０）は２ビットで構成され、集積回路１、２、３へ割り当てられるアドレスは夫々２進数でＡ＝（００）、Ｂ＝（０１）、Ｃ＝（１０）である。
【００１０】
アドレス・デコード回路４、５、６について説明する。アドレス信号がｎビットであり、各集積回路に割り当てられたアドレスの内、２進数で表したときの“１”が最も多いアドレスの“１”の数をｐ、“１”が最も少ないアドレスの“１”の数をｑとした場合（“０”最もが多いアドレスの“０”の数をｐ、“０”が最も少ないアドレスの“０”の数をｑとしても同意。）、ｍ＝ｎ＋（ｐ−ｑ）ビットの入力を持ち、ｐ個の“１”とｍ−ｐ個の“０”の入力で選択信号をオンにするアドレス・デコード回路を構成する。よって、集積回路１３、１４、１５の場合、割り当てられたアドレスの内、最も“１”の多いアドレスはＢ又Ｃ、最も少ないアドレスはＡであり、前記に照らし合わせるとｐ＝１、ｑ＝０で、ｍ＝２＋（１−０）＝３となる。従ってアドレス・デコード回路は、入力部がｘ０、ｘ１、ｘ２の３ビット、“１”がｐ＝１個、“０”がｍ−ｐ＝２個の組み合せのアドレスを入力した場合に出力ｙがオンとなる回路構成となっている。図２に上記条件に適合し、図１に適用されているアドレス・デコード回路４、５、６の真理値表を示す。図２中の出力ｙは“０”＝“非選択”、“１”＝“選択”を示す。
【００１１】
集積回路１、２、３夫々に対し設定されている擬似アドレス信号について説明する。擬似アドレス信号は（ｍ−ｎ）ビットの構成とする。集積回路１、２、３に対応する擬似アドレス信号は夫々Ａ’、Ｂ’、Ｃ’である。前記より、各擬似アドレス信号Ａ’、Ｂ’、Ｃ’はｍ−ｎ＝１ビット構成とし、アドレスＡ、Ｂ、Ｃと夫々に対応する擬似アドレス信号Ａ’、Ｂ’、Ｃ’の“０”、“１”の数を合わせ、“０”の数が２個、“１”の数が１個となるように、各擬似アドレス信号はＡ’＝“１”、Ｂ’＝“０”、Ｃ’＝“０”となっている。
【００１２】
アドレス信号ａ０、ａ１及び擬似アドレス信号Ａ’、Ｂ’、Ｃ’の集積回路１、２、３への接続について説明する。アドレス信号及ａ０、ａ１及び擬似アドレス信号Ａ’、Ｂ’、Ｃ’は集積回路１、２、３に割り当てられたアドレスをデコードするように、集積回路１、２、３に接続されている。集積回路１を例に説明する。回路上での擬似アドレス信号は“０”＝ＧＮＤ接続、“１”＝ＶＣＣ接続で表現される。集積回路１の擬似アドレス信号Ａ’は“１”であるので、図２の真理値表より、アドレス・デコード回路４の入力端ｘ０をＶｃｃへ接続している。（図１では過電流保護のためｘ０とＶｃｃの間に抵抗１０を挿入している。）また、アドレス信号の各信号ａ０、ａ１は集積回路１へ割り当てられたアドレスＡ＝（００）がデコードされるように、同じく図２の真理値表より、ａ０をｘ１（またはｘ２）へ、ａ１をｘ２（またはｘ１）へ夫々接続している。同様に、集積回路２については、アドレス・デコード回路５の入力端ｘ０にはアドレス信号ａ０、ｘ１にはアドレス信号ａ１、ｘ２にはＧＮＤが接続されている。集積回路３については、アドレス・デコード回路６の入力端ｘ０にはアドレス信号ａ１、ｘ１にはアドレス信号ａ０、ｘ２には  ＧＮＤが接続されている。
【００１３】
ここで、アドレス信号が（ａ１、ａ０）＝（００）のときにはアドレス・デコード回路４により出力される選択信号７がオンになることで集積回路１が選択される。同様に、アドレス信号が（ａ１、ａ０）＝（０１）のときには集積回路２、アドレス信号が（ａ１、ａ０）＝（１０）のときには集積回路３が選択される。
【００１４】
以上により、印写部制御用の集積回路を全て同一品とすることが可能となる。また、アドレス・デコード回路が全アドレスに対応する場合は除かれるが（（００）、（０１）、（１０）、（１１）全てのアドレスに対応する場合、アドレス・デコード回路への入力信号数は４本必要となる。）、全アドレスを検出することを要求されない上記実施例の場合、従来のアドレス・デコード回路であれば４本の入力信号が必要であるところ、実施例のアドレス・デコード回路では３本の入力信号となるため、従来と比較し、集積回路への入力信号が１本削減されている。
【００１５】
【発明の効果】
本発明によれば、集積回路選択用のアドレス信号と値が固定された擬似アドレス信号とを入力する手段と、アドレス信号と擬似アドレス信号の前記入力手段への配列、及び擬似アドレスの値を変更することとで、異なるアドレスを検出可能とするアドレス・デコード回路を印写部制御用の集積回路に内蔵することにより、集積回路が同一品となる。同一品とすることで、管理する集積回路の品種の増加防止及び購入ロット増大による集積回路の単価低減で、安価なカラーレーザビームプリンタを提供することができ、さらには全アドレスを検出可能としない場合、集積回路への入力信号数を削減することができる。
【図面の簡単な説明】
【図１】本発明の実施例におけるアドレス・デコード回路を含む集積回路と入力信号を示す図。
【図２】本発明の実施例における実施例のアドレス・デコード回路の真理値表。
【図３】従来のタンデム方式３色レーザビームプリンタのＣＰＵ−印写部間回路構成を示すブロック図。
【図４】従来のアドレス・デコード回路図。
【符号の説明】
１、２、３、１３、１４、１５は集積回路、４、５、６、１６、１７、１８はアドレス・デコード回路、７、８、９、３１は選択信号、１０は抵抗、１２はＣＵＰ、１９、２０、２１は印写部制御回路、２２、２３、２４は印写部、２５はデータバス２６、２７、２８は印写部制御信号、２９は比較回路、３０はＡＮＤ回路、３２、３３は比較結果信号、ａ０、ａ１はアドレス信号、ｂ０、ｂ１は比較信号、ｘ０、ｘ１、ｘ２はアドレス・デコード回路入力端、ｙはアドレス・デコード回路出力端、Ａ’、Ｂ’、Ｃ’は擬似アドレス信号である。
【図１】
2004286897.tif 000003
【図２】
2004286897.tif 000004
【図３】
2004286897.tif 000005
【図４】
2004286897.tif 000006