(57)【要約】【課題】多層配線の配線抵抗の上昇を抑えながらビアマイグレーションの信頼性の向上を図る。【解決手段】半導体装置は，少なくとも２層の配線層と、前記少なくとも２層の配線層間に形成され、前記少なくとも２層の配線層と同一のメタル配線材料から成るビアコンタクトとを具備し、前記ビアコンタクトのメタル配線材料には前記少なくとも２層の配線層のメタル配線材料に含まれていない添加物が含まれている。【選択図】    図６
2004235620.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２層の配線層と、
前記少なくとも２層の配線層間に形成され、前記少なくとも２層の配線層と同一のメタル配線材料から成るビアコンタクトとを具備し、
前記ビアコンタクトのメタル配線材料には前記少なくとも２層の配線層のメタル配線材料に含まれていない添加物が含まれていることを特徴とする半導体装置。
【請求項２】
少なくとも２層の配線層と、
前記少なくとも２層の配線層間に形成され、前記少なくとも２層の配線層と同一のメタル配線材料から成るビアコンタクトとを具備し、
前記少なくとも２層の配線層のメタル配線材料には少なくとも１種類の添加物が含まれており、前記ビアコンタクトのメタル配線材料には前記少なくとも２層の配線層のメタル配線材料の添加物と同一のものを含む少なくとも２種類の添加物が含まれていることを特徴とする半導体装置。
【請求項３】
少なくとも２層の配線層と、
前記少なくとも２層の配線層間に形成され、前記少なくとも２層の配線層と同一のメタル配線材料から成るビアコンタクトとを具備し、
前記配線層および前記ビアコンタクトのメタル配線材料には前記配線層の添加物と同一の添加物が含まれており、前記ビアコンタクトのメタル配線材料の前記添加物の濃度が前記配線層のメタル配線材料の前記添加物の濃度よりも高いことから成ることを特徴とする半導体装置。
【請求項４】
少なくとも２層の配線層と、
前記少なくとも２層の配線層間に形成され、前記少なくとも２層の配線層と同一のメタル配線材料から成るビアコンタクトとを具備し、
前記配線層のメタル配線材料には少なくとも１種類の添加物が含まれており、前記ビアコンタクトのメタル配線材料には前記配線層のメタル配線材料の添加物と同一のものを含む少なくとも２種類の添加物が含まれており、前記少なくとも２層の配線層およびビアコンタクトのメタル配線材料に共通に含まれる前記少なくとも１種類の添加物の濃度は前記配線層のメタル配線材料よりも前記ビアコンタクトのメタル配線材料のほうが高濃度であることを特徴とする半導体装置。
【請求項５】
半導体基板上の第１の絶縁膜層に形成された第１の配線溝内に埋め込まれた、メタル配線材料から成る第１のメタル配線と、
前記メタル配線が埋め込まれた第１の絶縁膜層上に形成された第２の絶縁膜層と、
前記第２の絶縁膜層に形成されたビアホール内に埋め込まれ、前記第１のメタル配線の前記メタル配線材料には含まれていない添加物が添加されている前記メタル配線材料から成るビアコンタクトと、
前記ビアコンタクトが埋め込まれた第２の絶縁膜層上に形成された第３の絶縁膜層と、
前記第３の絶縁膜層に形成された第２の配線溝内に埋め込まれ、前記第１のメタル配線の前記メタル配線材料と同じメタル配線材料から成る第２のメタル配線とを具備することを特徴とする半導体装置。
【請求項６】
半導体基板上の第１の絶縁膜層に形成された第１の配線溝内に形成された、添加物が添加されたメタル配線材料から成る第１のメタル配線と、
前記メタル配線が埋め込まれた第１の絶縁膜層上に形成された第２の絶縁膜層と、
前記第２の絶縁膜層に形成されたビアホール内に埋め込まれ、前記添加物が添加された前記メタル配線材料から成るビアコンタクトと、
前記ビアコンタクトが埋め込まれた第２の絶縁膜層上に形成された第３の絶縁膜層と、
前記第３の絶縁膜層に形成された第２の配線溝内に埋め込まれ、前記添加物が添加された前記メタル配線材料から成る第２のメタル配線とを具備し、
前記添加物の濃度は、前記第１の配線層のメタル配線材料および前記第２のメタル配線のメタル配線材料よりも前記ビアコンタクトの前記メタル配線材料のほうが高濃度であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に少なくとも２層の配線層とその層間に形成されたビアコンタクト部とに同一のメタル配線材料が用いられて成る多層配線構造を有する半導体装置の配線構造に関するもので、例えばダマシンプロセスで形成される低抵抗メタル配線に適用されるものである。
【背景技術】
【０００２】
２層以上の配線層を積層し、配線層相互をビアコンタクトにより接続する形態の多層配線を有するＬＳＩの製造に際して、溝への配線（埋め込み配線）およびビアコンタクトとして、低抵抗性および高信頼性の観点から、例えばダマシンプロセスを用いて低抵抗メタル層（例えばＣｕ配線層）を形成することが実用化され始めている。
【０００３】
図２３乃至２５は、従来の多層メタル配線を有する半導体装置の製造プロセスにおける主要な工程での半導体装置の断面を示している。ここでは、デュアルダマシーン(Dual-Damascene)プロセスを用いて埋め込み型のメタル配線を形成する例について説明を行う。素子分離構造の形成工程並びにＭＯＳＦＥＴの形成工程については省略し、埋め込み型の第１のＣｕ配線層の形成工程から、同一のメタル配線材料を用いてビアコンタクトと第２のＣｕ配線層を形成する工程までを開示している。
【０００４】
まず、図２３に示すように、半導体基板６0上に堆積された第１の層間絶縁膜（例えばＴＥＯＳ膜）61に第１の配線溝を形成し、第１のＣｕ配線層62を埋め込む。図示はしないが、第１の配線溝の側壁と埋め込みＣｕ配線層62との間にはバリアメタルを設けている。
【０００５】
次に、図２３に示すように、このように形成された半導体基板９の全面に、拡散防止膜（例えばＳｉＮ膜）63および第２の層間絶縁膜64を順に堆積させる。拡散防止膜63は、エッチングストッパー機能とＣｕの拡散防止機能とＣｕの酸化防止機能を有する。
【０００６】
次に、第２の配線溝７１およびビアホール６５を開口し、ついで、ビアホール６５の底面部の拡散防止膜63をエッチング除去する。その後、図２４に示すように、このように形成された半導体基板９の全面に、バリアメタル66を堆積させさらにＣｕ膜67を第２の配線溝およびビアホールを埋め込む厚さまで堆積させる。この際、Ｃｕ膜67の埋め込みおよび堆積は、例えばスパッタ法によるシードＣｕの形成およびメッキによるＣｕの埋め込み堆積により行う。
【０００７】
次に、熱処理を行った後、ＣＭＰ（Chemical Mechanical Polishing）法等を用いて、Ｃｕ膜67の平坦化を行うとともにビアホール内および第２の配線溝内にのみＣｕ膜を残置させる。
【０００８】
しかしながら、従来のＣｕダマシン配線の製造工程においては、ビアの径が例えば0.18μｍ程度以下に小さくなると、前記Ｃｕ膜67の埋め込み堆積後に熱処理を行った時、図２５に示すように、ビアコンタクトの底部にストレスによってボイド68が発生するなどの信頼性上の問題があることが判明している。
【０００９】
また、ダマシンプロセスにおいて、例えばＲＩＥ（Reactive Ion Etching）を用いてビアホールを形成する際にビアホール底面部の下層Ｃｕ配線層にダメージが生じると、ビアコンタクト形成時のＣｕ埋め込み工程における熱処理に際して下層Ｃｕ配線層内のボイドがホール底面に集結され、ビアホール底面におけるコンタクト抵抗が増大し、配線抵抗の増大をまねく。
【００１０】
なお、ビアコンタクト形成時のＣｕ埋め込み工程における上記熱処理は、Ｃｕのグレイン成長を行わせてエレクトロマイグレーションに対する耐性を高めるために、かつ、後工程でのＣＭＰを行い易くするために行う。
【００１１】
前記したようなボイドの発生や配線抵抗の増大を抑制するために、従来、ビア形成時のＣｕ埋め込み工程における熱処理の条件（温度、時間等）の最適化を図ることが行われているが、実際上は最適値の設定は困難である。
【００１２】
一方、Ｃｕ配線層内にＣｕとは異なるメタルを添加することにより、Ｃｕ配線層中の原子が動き難くなり、エレクトロマイグレーションに対する耐性が向上することが知られている。しかしながら、添加物を加えることによりＣｕ配線層の比抵抗が上昇してしまう。
【００１３】
なお、特許文献１には、銅を配線層主材料として用いる多層配線構造を有する半導体装置およびその製造方法における従来の問題と解決策が開示されている。
【００１４】
即ち、銅合金の抵抗率とエレクトロに対する耐性がトレードオフの関係にあるので、長距離配線に要求される低抵抗性と、高密度配線におけるマイグレーションに対する耐性を同時に満足することは難しいという問題がある。
【００１５】
この低抵抗性とエレクトロマイグレーションに対する耐性を同時に満足させるために、下層配線層や中間配線層は銅合金から構成し、上層配線層や長距離配線層は純銅から構成することを開示している。また、下層に位置する第１の配線層は銅合金から構成し、上層に位置する第２の配線層は、第１の配線層より添加物の組成比が低い銅合金から構成することを開示している。さらに、前記第１もしくは第２の配線層と他の配線層を接続する接続部は、その添加物の組成比が、接続部に接続される上層の配線層における添加物の組成比以上の銅合金から構成することを開示している。
【００１６】
但し、ここでは、下層に位置する第１の配線層と上層に位置する第２の配線層とを同一の純銅あるいは同一の銅合金で構成する場合に両者間の接続部における銅への添加物の種類や添加量については詳細に言及していない。
【特許文献１】特開平９−２８９２１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上記したように従来のＣｕ埋め込み配線を用いた多層配線の製造に際して、ビアの径が小さくなるとビアの吸い上げによる信頼性の低下および配線抵抗の増大をまねくという問題があった。
【００１８】
本発明は上記の問題点を解決すべくなされたもので、配線抵抗の上昇を抑えながらビアマイグレーションの信頼性の向上を図り得る半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
この発明の第１の視点に係る半導体装置は、少なくとも２層の配線層と、前記少なくとも２層の配線層間に形成され、前記少なくとも２層の配線層と同一のメタル配線材料から成るビアコンタクトとを具備し、前記ビアコンタクトのメタル配線材料には前記少なくとも２層の配線層のメタル配線材料に含まれていない添加物が含まれていることを特徴とする。
【００２０】
この発明の第２の視点に係る半導体装置は、少なくとも２層の配線層と、前記少なくとも２層の配線層間に形成され、前記少なくとも２層の配線層と同一のメタル配線材料から成るビアコンタクトとを具備し、前記少なくとも２層の配線層のメタル配線材料には少なくとも１種類の添加物が含まれており、前記ビアコンタクトのメタル配線材料には前記少なくとも２層の配線層のメタル配線材料の添加物と同一のものを含む少なくとも２種類の添加物が含まれていることを特徴とする。
【００２１】
この発明の第３の視点に係る半導体装置は、少なくとも２層の配線層と、前記少なくとも２層の配線層間に形成され、前記少なくとも２層の配線層と同一のメタル配線材料から成るビアコンタクトとを具備し、前記配線層および前記ビアコンタクトのメタル配線材料には前記配線層の添加物と同一の添加物が含まれており、前記ビアコンタクトのメタル配線材料の前記添加物の濃度が前記配線層のメタル配線材料の前記添加物の濃度よりも高いことから成ることを特徴とする。
【００２２】
この発明の第４の視点に係る半導体装置は、少なくとも２層の配線層と、前記少なくとも２層の配線層間に形成され、前記少なくとも２層の配線層と同一のメタル配線材料から成るビアコンタクトとを具備し、前記配線層のメタル配線材料には少なくとも１種類の添加物が含まれており、前記ビアコンタクトのメタル配線材料には前記配線層のメタル配線材料の添加物と同一のものを含む少なくとも２種類の添加物が含まれており、前記少なくとも２層の配線層およびビアコンタクトのメタル配線材料に共通に含まれる前記少なくとも１種類の添加物の濃度は前記配線層のメタル配線材料よりも前記ビアコンタクトのメタル配線材料のほうが高濃度であることを特徴とする。
【００２３】
この発明の第５の視点に係る半導体装置は、半導体基板上の第１の絶縁膜層に形成された第１の配線溝内に埋め込まれ、メタル配線材料から成る第１のメタル配線と、前記メタル配線が埋め込まれた第１の絶縁膜層上に形成された第２の絶縁膜層と、前記第２の絶縁膜層に形成されたビアホール内に埋め込まれ、前記第１のメタル配線の前記メタル配線材料には含まれていない添加物が添加されている前記メタル配線材料から成るビアコンタクトと、前記ビアコンタクトが埋め込まれた第２の絶縁膜層上に形成された第３の絶縁膜層と、前記第３の絶縁膜層に形成された第２の配線溝内に埋め込まれ、前記第１のメタル配線の前記メタル配線材料と同じメタル配線材料から成る第２のメタル配線とを具備することを特徴とする。
【００２４】
この発明の第６の視点に係る半導体装置は、半導体基板上の第１の絶縁膜層に形成された第１の配線溝内に形成された、添加物が添加されたメタル配線材料から成る第１のメタル配線と、前記メタル配線が埋め込まれた第１の絶縁膜層上に形成された第２の絶縁膜層と、前記第２の絶縁膜層に形成されたビアホール内に埋め込まれ、前記添加物が添加された前記メタル配線材料から成るビアコンタクトと、前記ビアコンタクトが埋め込まれた第２の絶縁膜層上に形成された第３の絶縁膜層と、前記第３の絶縁膜層に形成された第２の配線溝内に埋め込まれ、前記添加物が添加された前記メタル配線材料から成る第２のメタル配線とを具備し、前記添加物の濃度は、前記第１の配線層のメタル配線材料および前記第２のメタル配線のメタル配線材料よりも前記ビアコンタクトの前記メタル配線材料のほうが高濃度であることを特徴とする。
【発明の効果】
【００２５】
本発明の半導体装置によれば、配線抵抗の上昇を抑えながらビアマイグレーションの信頼性の向上を図ることができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２７】
＜第１の実施の形態＞
図１乃至図６は、本発明の第１の実施の形態に係る多層メタル配線を有する半導体装置の製造プロセスにおける主要な工程での半導体装置の断面を示している。
【００２８】
本例は、シングルダマシン(Single-Damascene)プロセスを用いて埋め込み型のメタル配線を形成する例に言及している。素子分離構造の形成工程並びにＭＯＳＦＥＴの形成工程については省略し、埋め込み型の第１のＣｕ配線層の形成工程から、同一のメタル配線材料を用いてビアコンタクトと第２のＣｕ配線層を形成する工程までを開示している。
【００２９】
この実施の形態では、ビアコンタクト１７には、その上側配線層（第２のＣｕ配線２２）および下側配線層（第１のＣｕ配線12）に含まれていない添加物が含まれている。前記添加物としてＳｎを用いている。
【００３０】
まず、図１に示すように、半導体基板９の上に堆積された第１の層間絶縁膜（例えばＴＥＯＳ膜）１０に第１の配線溝を形成し、第１のＣｕ配線12を埋め込む。図示はしないが、第１の配線溝の側壁と埋め込みＣｕ配線層12との間にはバリアメタル１１を設けている。そして、このように形成された半導体基板９の全面に、第１の拡散防止膜（例えばＳｉＮ膜、ＳｉＣ膜など）13およびビ第２の層間絶縁膜（例えばＴＥＯＳ膜）14を順に堆積させる。第１の拡散防止膜は、エッチングストッパー機能とＣｕの拡散防止機能とＣｕの酸化防止機能も有する。
【００３１】
次に、第２の層間絶縁膜14上に、レジストを塗布、パターニングして、レジストパターン（図示せず）を形成し、形成したレジストパターンをマスクとするＲＩＥを用いて、第２の層間絶縁膜14にビアホール15を形成する。その後、前記レジストパターンを除去する。次に、ビアホール15の底面部の第１の拡散防止膜13部分をエッチング除去する。
【００３２】
ついで、図２に示すように、このように形成された半導体基板９の全面に、第１のバリアメタル16（ビアコンタクト部のバリアメタル）として、高融点金属（例えばＴａ膜、ＴａＮ膜あるいはＴｉＮ）をスパッタ法により全面に20nm程度堆積させ、さらに、ビアコンタクト部のシードメタル（seed-ｍetal）として、Ｃｕ中にSnを例えば１％添加させたCuSn(1%)17aをスパッタ法により100nm程度堆積させる。この場合、Ｃｕ中にSnを添加するためには、スパッタ法で使用されるターゲットメタル中にSnを添加することにより容易に実現することができる。なお、上記Snの添加量は、添加による配線抵抗の増加分の許容範囲内に収めるものとする。
【００３３】
ついで、第２の層間絶縁膜14上の高融点金属膜１６およびCuSn(1%)膜17aはＣＭＰ法等を用いて除去し、高融点金属膜１６およびCuSn(1%)膜17aはコンタクトホールの１５の内壁上にのみ、ビアコンタクト部の第１のバリアメタル16として、ビアコンタクト部のシードメタル17aとしてそれぞれ残存させる。
【００３４】
次に、図３に示すように、このように形成された半導体基板９の全面に、すなわちビアホール1５内部を含む第２の層間絶縁膜14上に、約400nm のＣｕ膜を電解メッキ法によって堆積させ、ついで、ＣＭＰ法等を用いて、Ｃｕ膜全体の平坦化を行うとともに、第２の層間絶縁膜14上のＣｕ膜を除去してビアホール15内にのみＣｕ膜をビアコンタクト17として残置させる。このＣｕ膜堆積時、配線溝内に形成されたビアコンタクト17には、CuSn(1%)膜１７a内のSnが拡散されるので、実質的には、Snが添加されたのと等価となる。Ｃｕ膜堆積後、必要に応じ、加熱処理を行なってSnの更なる拡散を図っても良い。
【００３５】
その後、このように形成された半導体基板９の全面に、すなわちビアコンタクト1７上および第２の層間絶縁膜14上に、エッチングストッパー機能とＣｕの拡散防止機能とＣｕの酸化防止機能を有する第２の拡散防止膜（例えばＳｉＮ膜、ＳｉＣ膜）18を堆積させる。
【００３６】
次に、図４に示すように、拡散防止膜18上に、第２のメタル配線用配線間絶縁膜に加工される比誘電率の低い第３の層間絶縁膜19を堆積する。次に、層間絶縁膜19上に、レジストを塗布、パターニングして、レジストパターンを形成し、形成したレジストパターン（図示せず）をマスクとするＲＩＥを用いて、第３の層間絶縁膜19に、第２のＣｕ配線層を埋め込むための第２の配線溝20を形成する。
【００３７】
次に、第２の配線溝20の底面部の拡散防止膜18をエッチング除去する。ついで、図５に示すように、第２のバリアメタル21（配線溝部のバリアメタル）として、このように形成された半導体基板９の全面に、高融点金属（例えばＴａ膜、ＴａＮ膜あるいはＴｉＮ膜）をスパッタ法により堆積させ、さらに、第２のバリアメタル21上に配線溝部のシードメタル22aとしてseed-Cu をスパッタ法により堆積させる。このSeed-Cu 中には、Snの添加は行わない。
【００３８】
次に、電解メッキ法によって配線溝20内部を含む第３の層間絶縁膜19の全面に約400nm のＣｕ膜を堆積させる。その後、ＣＭＰ法等を用いて、Ｃｕ膜全体の平坦化を行うとともに、図６に示すように、配線溝内にのみＣｕ膜を第２のＣｕ配線層22として残置させる。
【００３９】
その後、必要に応じて、拡散防止膜（図示せず）を堆積し、図４乃至６を参照して前述した工程を繰り返すことにより、二層以上の多層配線を形成することが可能である。
【００４０】
図７は、Ｃｕに異種メタルの添加を行うことにより比抵抗が上昇する特性を異種メタル(Element) 別に示している。
【００４１】
図７から分かるように、Ｃｕ（比抵抗は約２μΩ）に添加する異種メタルの種類により比抵抗の上昇度が異なり、比抵抗の大きさおよび実際の製造プロセスへの導入の容易さなどを総合的に勘案して使用する異種メタルを選択する。
【００４２】
具体的には、メタル配線材料がＣｕの場合には添加物として、図７に示されているＳｎ、Ｒｈ、Ｚｎ、Ａｌ、Ｒｕ、Ｃｒ、Ｐｄ、Ｉｎ、Ｍｇ、Ｃｏ、Ｚｒ、Ｔｉ、Ａｇ、Ｉｒ、Ｎｉ、Ｇｅ、Ｎｂ、Ｂ、Ｈｆのなかのいずれかを用いるものとし、これらの中では、実施の容易性など総合的に勘案してＳｎ、Ｒｈ、Ｚｎのいずれかを用いることが望ましい。
【００４３】
すなわち、第１の実施の形態によれば、少なくとも二層の配線層１２、２２およびその層間に形成されたビアコンタクトのビアコンタクト１７に同一のメタル配線材料Ｃｕが用いられて成る多層配線構造の半導体装置において、ビアコンタクト17のメタル配線材料には、配線層12,22 のメタル配線材料には含まれていない添加物Snが含まれている。これにより、配線層12,22 の配線抵抗の上昇を抑えながらビアコンタクト17におけるマイグレーションに対する耐性の向上を図ることができる。ビアコンタクト17のメタル配線材料に含まれる添加物としては、Sn に代えて、Ｒｈ、Ｚｎ、Ａｌ、Ｒｕ、Ｃｒ、Ｐｄ、Ｉｎ、Ｍｇ、Ｃｏ、Ｚｒ、Ｔｉ、Ａｇ、Ｉｒ、Ｎｉ、Ｇｅ、Ｎｂ、Ｂ、Ｈｆのなかのいずれかを用いることができる。
【００４４】
なお、メタル配線材料としてＡｌを用いる場合には、比抵抗の大きさおよび実際の製造プロセスへの導入の容易さなどを総合的に勘案して添加物はＣｕ、Ｓｉのいずれかを用いることが望ましい。
【００４５】
また、メタル配線材料としてＡｇを用いる場合には、比抵抗の大きさおよび実際の製造プロセスへの導入の容易さなどを総合的に勘案して添加物はＣｕを用いることが望ましい。
【００４６】
また、前記配線層22を形成する際に、前記したダマシン法による埋め込み配線法に限らず、公知の選択ドライエッチング法など他の方法を用いて形成することも可能である。また、前記ビアコンタクト17や配線層22を形成する際に、前記したスパッタ法と電解メッキ法の組み合わせに限らず、段差被覆性が良い化学気相成長法（ＣＶＤ）法、ＰＶＤ法、電解メッキ法、無電解メッキ法を適切に組み合わせて用いることができる。
【００４７】
＜第２の実施の形態＞
図８乃至図１４は、本発明の第２の実施の形態に係る多層メタル配線を有する半導体装置の製造プロセスにおける主要な工程での半導体装置の断面を示している。
【００４８】
本実施の形態も、第１の実施の形態と同様に、シングルダマシン(Single-Damascene)プロセスを用いて埋め込み型のメタル配線を形成する例に言及している。素子分離構造の形成工程並びにＭＯＳＦＥＴの形成工程については省略し、埋め込み型の第１のＣｕ配線層の形成工程から、同一のメタル配線材料を用いてビアコンタクトと第２のＣｕ配線層を形成する工程までを開示している。
【００４９】
この実施の形態では、上側配線層（第２のＣｕ配線層２2）および下側配線層（第１のＣｕ配線層１２）のメタル配線材料には少なくとも１種類の添加物が含まれており、ビアコンタクトのメタル配線材料には上側配線層および下側配線層の添加物と同一のものを含む少なくとも２種類の添加物が含まれている。この実施の形態では、前記少なくとも１種類の添加物は例えばＳｎであり、前記少なくとも２種類の添加物は例えばＳｎおよびＲｈであるとする。
【００５０】
製造方法については、まず、図８に示すように、半導体基板９の上に堆積された第１の層間絶縁膜（例えばＴＥＯＳ膜）1０に第１の配線溝を形成し、ついで、バリアメタル１１として、高融点金属（例えばＴａ膜、ＴａＮ膜あるいはＴｉＮ）をスパッタ法により全面に20nm程度堆積させ、さらに、第１の配線部のシードメタル（seed-ｍetal）１２ａとして、Ｃｕ中にSnを例えば１％添加させたCuSn(1%)をスパッタ法により100nm程度堆積させる。この場合、Ｃｕ中にSnを添加するためには、スパッタ法で使用されるターゲットメタル中にSnを添加することにより容易に実現することができる。なお、上記Snの添加量は、添加による配線抵抗の増加分の許容範囲内に収めるものとする。
【００５１】
ついで、第１の層間絶縁膜１０上の高融点金属膜１１およびCuSn(1%)膜１２ａはＣＭＰ法等を用いて除去し、高融点金属膜およびCuSn(1%)膜を，第１の配線溝の内壁上にのみ、第１の配線部のバリアメタルとして、第１の配線部のシードメタルとしてそれぞれ残存させる。
【００５２】
次に、このように形成された半導体基板９の全面に、すなわち第１の配線溝内部を含む第１の層間絶縁膜１０上に、約400nm のＣｕ膜を電解メッキ法によって堆積させ、ついで、ＣＭＰ法等を用いて、Ｃｕ膜全体の平坦化を行うとともに、第１の層間絶縁膜１０上のＣｕ膜を除去して、図９に示すように、第１の配線溝内にのみＣｕ膜を第１の配線層１２として残置させる。このＣｕ膜堆積時、第１の配線溝内に残置された第１のＣｕ配線層１2には、CuSn(1%)膜１２a内のSnが拡散されるので、実質的には、Sn(1%)が添加されたのと等価となる。
【００５３】
その後、このように形成された半導体基板９の全面に、すなわち第１の配線溝上および第１の層間絶縁膜１０上に、エッチングストッパー機能とＣｕの拡散防止機能とＣｕの酸化防止機能を有する第１の拡散防止膜（例えばＳｉＮ膜、ＳｉＣ膜）1３を堆積させる。ついで、第１の拡散防止膜（例えばＳｉＮ膜、ＳｉＣ膜など）13上に第２の層間絶縁膜（例えばＴＥＯＳ膜）14を堆積させる。
【００５４】
次に、第２の層間絶縁膜14上に、レジストを塗布、パターニングして、レジストパターン（図示せず）を形成し、形成したレジストパターンをマスクとするＲＩＥを用いて、第２の層間絶縁膜14にビアホール15を形成する。その後、前記レジストパターンを除去する。次に、ビアホール15の底面部の第１の拡散防止膜13部分をエッチング除去する。
【００５５】
ついで、図１０に示すように、このように形成された半導体基板９の全面に、第１のバリアメタル16（ビアコンタクト部のバリアメタル）として、高融点金属（例えばＴａ膜、ＴａＮ膜あるいはＴｉＮ）をスパッタ法により全面に20nm程度堆積させ、さらに、ビアコンタクト部のシードメタル（seed-ｍetal）として、Ｃｕ中にSnおよびＲｈをそれぞれ例えば１％添加させたCuSn(1%)Ｒｈ(1%)17aをスパッタ法により１００nm程度堆積させる。この場合、Ｃｕ中にSnおよびＲｈを添加するためには、スパッタ法で使用されるターゲットメタル中にSnおよびＲｈを添加することにより容易に実現することができる。なお、上記SnおよびＲｈの添加量は、添加による配線抵抗の増加分の許容範囲内に収めるものとする。なお、第２の層間絶縁膜14上の高融点金属膜１６およびCuSn(1%)Ｒｈ(1%)膜17aはＣＭＰ法等を用いて除去し、高融点金属膜１６およびCuSn(1%)Ｒｈ(1%)膜17aはコンタクトホールの１５の内壁上にのみ、ビアコンタクト部の第１のバリアメタル16として、ビアコンタクト部のシードメタル17aとしてそれぞれ残存させる。
【００５６】
次に、図１１に示すように、このように形成された半導体基板９の全面に、すなわちビアホール1５内部を含む第２の層間絶縁膜14上に、約400nm のＣｕ膜を電解メッキ法によって堆積させ、ついで、ＣＭＰ法等を用いて、Ｃｕ膜全体の平坦化を行うとともに、第２の層間絶縁膜14上のＣｕ膜を除去してビアホール15内にのみＣｕ膜をビアコンタクト17として残置させる。このＣｕ膜堆積時、配線溝内に残置されたビアコンタクト17には、CuSn(1%)Ｒｈ(1%)膜１７a内のSn(1%)およびＲｈ(1%)が拡散されるので、実質的には、Sn(1%)およびＲｈ(1%)が添加されたのと等価となる。
【００５７】
その後、このように形成された半導体基板９の全面に、すなわちビアコンタクト1７上および第２の層間絶縁膜14上に、エッチングストッパー機能とＣｕの拡散防止機能とＣｕの酸化防止機能を有する第２の拡散防止膜（例えばＳｉＮ膜、ＳｉＣ膜）18を堆積させる。
【００５８】
次に、図１２に示すように、拡散防止膜18上に、第２のメタル配線用配線間絶縁膜に加工される比誘電率の低い第３の層間絶縁膜19を堆積する。次に、層間絶縁膜19上に、レジストを塗布、パターニングして、レジストパターンを形成し、形成したレジストパターン（図示せず）をマスクとするＲＩＥを用いて、第３の層間絶縁膜19に、第２のＣｕ配線層を埋め込むための第２の配線溝20を形成する。
【００５９】
次に、第２の配線溝20の底面部の拡散防止膜18をエッチング除去する。ついで、図１３に示すように、第２のバリアメタル21（配線溝部のバリアメタル）として、このように形成された半導体基板９の全面に、高融点金属（例えばＴａ膜、ＴａＮ膜あるいはＴｉＮ膜）をスパッタ法により堆積させ、さらに、第２のバリアメタル21上に第２の配線溝部のシードメタル22aとして、Ｃｕ中にSnを例えば１％添加させたCuSn(1%)をスパッタ法により１００nm程度堆積させる。この場合、Ｃｕ中にSnを添加するためには、スパッタ法で使用されるターゲットメタル中にSnを添加することにより容易に実現することができる。なお、上記Snの添加量は、添加による配線抵抗の増加分の許容範囲内に収めるものとする。
【００６０】
次に、電解メッキ法によって配線溝20内部を含む第３の層間絶縁膜19の全面に約400nm のＣｕ膜を堆積させる。その後、ＣＭＰ法等を用いて、Ｃｕ膜全体の平坦化を行うとともに、図１４に示すように、第２の配線溝内にのみ、Ｃｕ膜を第２のＣｕ配線層22として残置させる。このＣｕ膜堆積時、第２の配線溝内に残置された第２のＣｕ配線層22には、CuSn(1%)膜２２a内のSnが拡散されるので、実質的には、Sn(1%)が添加されたのと等価となる。
【００６１】
その後、必要に応じて、拡散防止膜（図示せず）を堆積し、図１２乃至１４を参照して前述した工程を繰り返すことにより、幾層もの多層配線を形成することが可能である。
【００６２】
この実施の形態では、上側配線層（第２のＣｕ配線層２2）および下側配線層（第１のＣｕ配線層１２）のメタル配線材料に含まれる少なくとも１種類の添加物はＳｎであり、ビアコンタクトのメタル配線材料に含まれる少なくとも２種類の添加物はＳｎおよびＲｈである。
【００６３】
前記少なくとも１種類の添加物としては、他の適当な添加物を用いることができる。具体的には、配線材料がＣｕの場合には、他の適当な添加物として、図７に示されている、Ｒｈ、Ｚｎ、Ａｌ、Ｒｕ、Ｃｒ、Ｐｄ、Ｉｎ、Ｍｇ、Ｃｏ、Ｚｒ、Ｔｉ、Ａｇ、Ｉｒ、Ｎｉ、Ｇｅ、Ｎｂ、Ｂ、Ｈｆの中から選択することができる。実施の容易性など総合的に勘案してＳｎ、Ｒｈ、Ｚｎの中から選択することが望ましい。
【００６４】
なお、メタル配線材料としてＡｌを用いる場合には、前記少なくとも１種類の添加物としては、比抵抗の大きさおよび実際の製造プロセスへの導入の容易さなどを総合的に勘案してＣｕまたはＳｉを用いることが望ましい。
【００６５】
また、メタル配線材料としてＡｇを用いる場合には、前記少なくとも１種類の添加物としては、比抵抗の大きさおよび実際の製造プロセスへの導入の容易さなどを総合的に勘案してＣｕを用いることが望ましい。
【００６６】
＜第３の実施の形態＞
この実施の形態も、第１および第2の実施の形態と同様に、シングルダマシン(Single-Damascene)プロセスを用いて埋め込み型のＣｕ配線を形成する例に言及している。そして、この実施の形態では、ビアコンタクト１７およびその上側配線層（第２の配線層２２）および下側配線層（第１の配線層１２）に同一の添加物がそれぞれ含まれており、ビアコンタクトでの添加物の濃度が配線層での添加物の濃度よりも高い。前記同一の添加物としては例えばＳｎでよい。
【００６７】
前記同一の添加物としてＳｎを用いた場合には、その第１の配線層１２および第２の配線層２２の形成工程は第２の実施の形態と同様であるので省略する。また、第１の配線層１２および第２の配線層２２の形成工程それぞれにおけるシードメタル（seed-ｍetal）としてのＣｕ中に添加されるSnは第２の実施の形態と同様に例えば１％添加するものとする。そして、第２の実施の形態と同様に、例えば、CuSn(1%)をスパッタ法により１００nm程度堆積させるものとする。
【００６８】
ビアコンタクト１７の形成工程について、図９ないし１１を参照して説明する。  第１の配線層１２の形成後、図９に示されるように、半導体基板９の全面に、すなわち第１の配線溝上および第１の層間絶縁膜１０上に、エッチングストッパー機能とＣｕの拡散防止機能とＣｕの酸化防止機能を有する第１の拡散防止膜（例えばＳｉＮ膜、ＳｉＣ膜）1３を堆積させる。ついで、第１の拡散防止膜（例えばＳｉＮ膜、ＳｉＣ膜など）13上に第２の層間絶縁膜（例えばＴＥＯＳ膜）14を堆積させる。
【００６９】
次に、第２の層間絶縁膜14上に、レジストを塗布、パターニングして、レジストパターン（図示せず）を形成し、形成したレジストパターンをマスクとするＲＩＥを用いて、第２の層間絶縁膜14にビアホール15を形成する。その後、前記レジストパターンを除去する。次に、ビアホール15の底面部の第１の拡散防止膜13部分をエッチング除去する。
【００７０】
ついで、図１０に示すように、このように形成された半導体基板９の全面に、第１のバリアメタル16（ビアコンタクト部のバリアメタル）として、高融点金属（例えばＴａ膜、ＴａＮ膜あるいはＴｉＮ）をスパッタ法により全面に20nm程度堆積させ、さらに、ビアコンタクト部のシードメタル（seed-ｍetal）として、Ｃｕ中にSnを例えば２％添加させたCuSn(２%)をスパッタ法により１００nm程度堆積させる。この場合、Ｃｕ中にSnを添加するためには、スパッタ法で使用されるターゲットメタル中にSnを添加することにより容易に実現することができる。なお、上記Snの添加量は、添加による配線抵抗の増加分の許容範囲内に収めるものとする。なお、第２の層間絶縁膜14上の高融点金属膜１６およびCuSn(２%)膜17aはＣＭＰ法等を用いて除去し、高融点金属膜１６およびCuSn(２%)膜17aはコンタクトホールの１５の内壁上にのみ、ビアコンタクト部の第１のバリアメタル16として、ビアコンタクト部のシードメタル17aとしてそれぞれ残存させる。
【００７１】
次に、図１１に示すように、このように形成された半導体基板９の全面に、すなわちビアホール1５内部を含む第２の層間絶縁膜14上に、約400nm のＣｕ膜を電解メッキ法によって堆積させ、ついで、ＣＭＰ法等を用いて、Ｃｕ膜全体の平坦化を行うとともに、第２の層間絶縁膜14上のＣｕ膜を除去してビアホール15内にのみＣｕ膜をビアコンタクト17として残置させる。このＣｕ膜堆積時、配線溝内に残置されたビアコンタクト17には、CuSn(2%)膜１７a内のSn(2%)が拡散されるので、実質的には、Sn(2%)が添加されたのと等価となる。
【００７２】
その後、このように形成された半導体基板９の全面に、すなわちビアコンタクト1７上および第２の層間絶縁膜14上に、エッチングストッパー機能とＣｕの拡散防止機能とＣｕの酸化防止機能を有する第２の拡散防止膜（例えばＳｉＮ膜、ＳｉＣ膜）18を堆積させる。
【００７３】
その後、必要に応じて、拡散防止膜（図示せず）を堆積し、図１２乃至１４を参照して前述した工程を繰り返すことにより、幾層もの多層配線を形成することが可能である。
【００７４】
この実施の形態では、上述したように、第１の配線層１２および第２の配線層２２の形成工程それぞれにおけるシードメタル（seed-ｍetal）としてのＣｕ中に添加されるSnは第２の実施の形態と同様に例えば１％添加としたのに対し、ビアコンタクト1７の形成工程におけるシードメタル（seed-ｍetal）としてのＣｕ中に添加されるSnは２％添加とした。第１配線層の形成工程および第２の配線層の形成工程それぞれにおけるシードメタル（seed-ｍetal）に添加されたSn(1％)は第１の配線層および第２の配線層それそれの形成時に第１の配線層および第２の配線層に拡散され、また、ビアコンタクト1７の形成工程におけるシードメタル（seed-ｍetal）に添加されたSn(2％)はビアコンタクト1７の形成時にビアコンタクト1７に拡散される。それにより、ビアコンタクト1７のSnの添加濃度が第１の配線層および第２の配線層のSnの添加濃度よりも高くなる。
【００７５】
第１の配線層および第２の配線層のメタル配線材料およびビアコンタクト1７のメタル配線材料に含まれる添加物として、Snに代えて、他の適当な添加物を用いることができる。具体的には、配線材料がＣｕの場合には添加物として、図７に示されているＲｈ、Ｚｎ、Ａｌ、Ｒｕ、Ｃｒ、Ｐｄ、Ｉｎ、Ｍｇ、Ｃｏ、Ｚｒ、Ｔｉ、Ａｇ、Ｉｒ、Ｎｉ、Ｇｅ、Ｎｂ、Ｂ、Ｈｆのなかのいずれかを用いることができる。実施の容易性など総合的に勘案してＳｎ、Ｒｈ、Ｚｎのいずれかを用いることが望ましい。
【００７６】
なお、メタル配線材料としてＡｌを用いる場合には、比抵抗の大きさおよび実際の製造プロセスへの導入の容易さなどを総合的に勘案して添加物はＣｕ、Ｓｉのいずれかを用いることが望ましい。
【００７７】
また、メタル配線材料としてＡｇを用いる場合には、比抵抗の大きさおよび実際の製造プロセスへの導入の容易さなどを総合的に勘案して添加物はＣｕを用いることが望ましい。
【００７８】
＜第４の実施の形態＞
この実施の形態も、シングルダマシン(Single-Damascene)プロセスを用いて埋め込み型のＣｕ配線を形成する例に言及している。この実施の形態では、上側配線層（第２の配線層２２）および下側配線層（第1の配線層1２）には少なくとも１種類の添加物が含まれており、ビアコンタクトには上側配線層および下側配線層の添加物と同一のものを含む少なくとも２種類の添加物が含まれており、上側配線層および下側配線層およびビアコンタクトに共通に含まれる１種類の添加物に関してはビアコンタクトでの濃度が前記上側配線層および下側配線層での濃度よりも高い。
【００７９】
前記少なくとも１種類の添加物としてＳｎを用いた場合には、その第１の配線層１２および第２の配線層２２の形成工程は第2,3の実施の形態と同様であるので省略する。また、第１の配線層１２および第２の配線層２２の形成工程それぞれにおけるシードメタル（seed-ｍetal）としてのＣｕ中に添加されるSnは第2の実施の形態と同様に例えば１％添加させるものとする。また、第１の配線層１２および第２の配線層２２の形成工程では第2,3の実施の形態と同様に、例えば、CuSn(1%)をスパッタ法により１００nm程度堆積させるものとする。
【００８０】
ビアコンタクト１７の形成工程について、図９ないし１１を参照して説明する。  第１の配線層１２の形成後、図９に示されるように、半導体基板９の全面に、すなわち第１の配線溝上および第１の層間絶縁膜１０上に、エッチングストッパー機能とＣｕの拡散防止機能とＣｕの酸化防止機能を有する第１の拡散防止膜（例えばＳｉＮ膜、ＳｉＣ膜）1３を堆積させる。ついで、第１の拡散防止膜（例えばＳｉＮ膜、ＳｉＣ膜など）13上に第２の層間絶縁膜（例えばＴＥＯＳ膜）14を堆積させる。
【００８１】
次に、第２の層間絶縁膜14上に、レジストを塗布、パターニングして、レジストパターン（図示せず）を形成し、形成したレジストパターンをマスクとするＲＩＥを用いて、第２の層間絶縁膜14にビアホール15を形成する。その後、前記レジストパターンを除去する。次に、ビアホール15の底面部の第１の拡散防止膜13部分をエッチング除去する。
【００８２】
ついで、図１０に示すように、このように形成された半導体基板９の全面に、第１のバリアメタル16（ビアコンタクト部のバリアメタル）として、高融点金属（例えばＴａ膜、ＴａＮ膜あるいはＴｉＮ）をスパッタ法により全面に20nm程度堆積させ、さらに、ビアコンタクト部のシードメタル（seed-ｍetal）として、Ｃｕ中にSnおよびＲｈをそれぞれ例えば２％添加させたCuSn(２%)Ｒｈ(２%)17aをスパッタ法により１００nm程度堆積させる。この場合、Ｃｕ中にSnおよびＲｈを添加するためには、スパッタ法で使用されるターゲットメタル中にSnおよびＲｈを添加することにより容易に実現することができる。なお、上記SnおよびＲｈの添加量は、添加による配線抵抗の増加分の許容範囲内に収めるものとする。なお、第２の層間絶縁膜14上の高融点金属膜１６およびCuSn(２%)Ｒｈ(２%)膜17aはＣＭＰ法等を用いて除去し、高融点金属膜１６およびCuSn(２%)Ｒｈ(２%)膜17aはコンタクトホールの１５の内壁上にのみ、ビアコンタクト部の第１のバリアメタル16として、ビアコンタクト部のシードメタル17aとしてそれぞれ残存させる。
【００８３】
次に、図１１に示すように、このように形成された半導体基板９の全面に、すなわちビアホール1５内部を含む第２の層間絶縁膜14上に、約400nm のＣｕ膜を電解メッキ法によって堆積させ、ついで、ＣＭＰ法等を用いて、Ｃｕ膜全体の平坦化を行うとともに、第２の層間絶縁膜14上のＣｕ膜を除去してビアホール15内にのみＣｕ膜をビアコンタクト17として残置させる。このＣｕ膜堆積時、配線溝内に残置されたビアコンタクト17には、CuSn(2%)Ｒｈ(2%)膜１７a内のSn(2%)およびＲｈ(2%)が拡散されるので、実質的には、Sn(2%)およびＲｈ(2%)が添加されたのと等価となる。
【００８４】
その後、このように形成された半導体基板９の全面に、すなわちビアコンタクト1７上および第２の層間絶縁膜14上に、エッチングストッパー機能とＣｕの拡散防止機能とＣｕの酸化防止機能を有する第２の拡散防止膜（例えばＳｉＮ膜、ＳｉＣ膜）18を堆積させる。
【００８５】
その後、必要に応じて、拡散防止膜（図示せず）を堆積し、図１２乃至１４を参照して前述した工程を繰り返すことにより、幾層もの多層配線を形成することが可能である。
【００８６】
この実施の形態では、上述したように、ビアコンタクト1７の形成工程におけるシードメタル（seed-ｍetal）としてのＣｕには，第１の配線層１２および第２の配線層２２の形成工程それぞれにおけるシードメタル（seed-ｍetal）としてのＣｕ中に添加されるのと同じ添加物すなわちSnが添加されているのに加えて、さらにそれらＣｕ中には添加されていないＲｈも添加されている
さらにこの施例では、上述したように、第１の配線層１２および第２の配線層２２の形成工程それぞれにおけるシードメタル（seed-ｍetal）としてのＣｕ中に添加されるSnは第2,３の実施の形態と同様に例えば１％添加としたのに対し、ビアコンタクト1７の形成工程におけるシードメタル（seed-ｍetal）としてのＣｕ中に添加されるSnは２％添加とされている。第１配線層の形成工程および第２の配線層の形成工程それぞれにおけるシードメタル（seed-ｍetal）に添加されたSn(1％)は第１の配線層および第２の配線層それそれの形成時に第１の配線層および第２の配線層に拡散され、また、ビアコンタクト1７の形成工程におけるシードメタル（seed-ｍetal）に添加された添加されたSn(2％)はビアコンタクト1７の形成時にビアコンタクト1７に拡散される。それにより、ビアコンタクト1７のSnの添加濃度が第１の配線層および第２の配線層のSnの添加濃度よりも高く設定されている。
【００８７】
この実施の形態では、上側配線層（第２のＣｕ配線層２2）および下側配線層（第１のＣｕ配線層１２）のメタル配線材料に含まれる少なくとも１種類の添加物はＳｎであり、ビアコンタクトのメタル配線材料に含まれる少なくとも２種類の添加物はＳｎおよびＲｈである。さらに、この少なくとも１種類の添加物Ｓｎの濃度は、ビアコンタクトのメタル配線材料のほうが上側配線層（第２のＣｕ配線層２2）および下側配線層（第１のＣｕ配線層１２）のメタル配線材料よりも高い。
【００８８】
前記少なくとも１種類の添加物としては、他の適当な添加物を用いることができる。具体的には、配線材料がＣｕの場合には、他の適当な添加物として、図７に示されている、Ｒｈ，Ｚｎ、Ａｌ、Ｒｕ、Ｃｒ、Ｐｄ、Ｉｎ、Ｍｇ、Ｃｏ、Ｚｒ、Ｔｉ、Ａｇ、Ｉｒ、Ｎｉ、Ｇｅ、Ｎｂ、Ｂ、Ｈｆの中から選択することができる。実施の容易性など総合的に勘案してＳｎ、Ｒｈ、Ｚｎの中から選択することが望ましい。
【００８９】
なお、メタル配線材料としてＡｌを用いる場合には、前記少なくとも１種類の添加物としては、比抵抗の大きさおよび実際の製造プロセスへの導入の容易さなどを総合的に勘案してＣｕおよびＳｉを用いることが望ましい。
【００９０】
また、メタル配線材料としてＡｇを用いる場合には、前記少なくとも１種類の添加物としては、比抵抗の大きさおよび実際の製造プロセスへの導入の容易さなどを総合的に勘案してＣｕを用いることが望ましい。
【００９１】
＜第５の実施の形態＞
この実施の形態も、シングルダマシン(Single-Damascene)プロセスを用いて埋め込み型のＣｕ配線を形成する例に言及している。この実施の形態では、形成工程において、ビアコンタクト形成膜上に添加金属膜２０１を形成する。
【００９２】
第１の配線層１２の形成については、第１の実施の形態において述べたのと同様であるので省略する。
【００９３】
ビアコンタクト１７の形成工程について、図１ないし３図および図１および１６図を参照して説明する。
【００９４】
第１の配線層１２の形成後、図１に示されるように、半導体基板９の全面に、すなわち第１の配線層１２および第１の層間絶縁膜１０上に、エッチングストッパー機能とＣｕの拡散防止機能とＣｕの酸化防止機能を有する第１の拡散防止膜（例えばＳｉＮ膜、ＳｉＣ膜）1３を堆積させる。ついで、この膜（例えばＳｉＮ膜、ＳｉＣ膜など）13上に第２の層間絶縁膜（例えばＴＥＯＳ膜）14を堆積させる。
【００９５】
次に、第２の層間絶縁膜14上にレジストパターン（図示せず）を形成し、形成したレジストパターンをマスクとするＲＩＥを用いて、図１に示されるように、第２の層間絶縁膜14にビアホール15を形成する。その後、前記レジストパターンを除去する。次に、ビアホール15の底面部の第１の拡散防止膜13部分をエッチング除去する。
【００９６】
ついで、図２に示すように、このように形成された半導体基板９の全面に、第１のバリアメタル16（ビアコンタクト部のバリアメタル）として、高融点金属（例えばＴａ膜、ＴａＮ膜あるいはＴｉＮ）をスパッタ法により全面に20nm程度堆積させ、さらに、ビアコンタクト部のシードメタル（seed-ｍetal）として、Ｃｕ中にSnを例えば１％添加させたCuSn(1%)17aをスパッタ法により100nm程度堆積させる。この場合、Ｃｕ中にSnを添加するためには、スパッタ法で使用されるターゲットメタル中にSnを添加することにより容易に実現することができる。なお、上記Snの添加量は、添加による配線抵抗の増加分の許容範囲内に収めるものとする。
【００９７】
次に、図１５に示すように、このように形成された半導体基板９の全面に、すなわちビアホール1５内部を含むCu膜17a上に、約400nm のＣｕ膜１７ｂを電解メッキ法によって堆積させる。
【００９８】
ついで、Ｃｕ膜１７ｂ上に、添加金属Sn(１%)を含む添加金属膜２０１をスパッタ法により堆積させる。
【００９９】
ついで、熱処理を行なう。この熱処理により、添加金属膜２０１に含まれている添加金属SnがＣｕ膜１７ｂのビアコンタクト部17まで拡散される。それにより、Ｃｕ膜１７ｂのビアコンタクト17は、Snが添加されたのと等価となる。また、この拡散時、第２の層間絶縁膜14上のＣｕ膜１７ｂにも添加金属膜２０１に含まれている添加金属Snが拡散添加される。第２の層間絶縁膜14上のＣｕ膜１７ｂを上側配線層として用いることもできるが、この実施の形態では、第2の実施の形態の工程で、上側配線層を形成するものとする。
【０１００】
次に、ＣＭＰ法等を用いて、添加金属膜２０１およびＣｕ膜１７ｂを研磨して添加金属膜２０１および第２の層間絶縁膜14上のＣｕ膜１７ｂを除去して、図１６に示すように、ビアホール15内にのみＣｕ膜１７０ｂをビアコンタクト17として残置させる。なお、第２の層間絶縁膜14上のＣｕ膜１７ｂを上側配線層として用いない場合には、Ｃｕ膜１７ｂの堆積に続いて、Ｃｕ膜１７ｂの研磨を行ない、第２の層間絶縁膜14上のＣｕ膜１７ｂを除去し、ビアホール15内にのみＣｕ膜１７ｂをビアコンタクト17として残置させてもよい。
【０１０１】
その後、このように形成された半導体基板９の全面に、すなわちビアコンタクト1７上および第２の層間絶縁膜14上に、図３に示すように、エッチングストッパー機能とＣｕの拡散防止機能とＣｕの酸化防止機能を有する第２の拡散防止膜（例えばＳｉＮ膜、ＳｉＣ膜）18を堆積させる。
【０１０２】
その後、必要に応じて、拡散防止膜（図示せず）を堆積し、図４乃至６を参照して前述した工程を繰り返すことにより、少なくとも２僧の多層配線を形成することが可能である。
【０１０３】
この実施の形態においても、少なくとも二層の配線層１２、２２およびその層間に形成されたビアコンタクトのビアコンタクト１７に同一のメタル配線材料Ｃｕが用いられて成る多層配線構造の半導体装置において、ビアコンタクト17のメタル配線材料には、配線層12,22 のメタル配線材料には含まれていない添加物Snが含まれている。これにより、配線層12,22 の配線抵抗の上昇を抑えながらビアコンタクト17におけるマイグレーションに対する耐性の向上を図ることができる。ビアコンタクト17のメタル配線材料に含まれる添加物としては、Sn に代えて、Ｒｈ、Ｚｎ、Ａｌ、Ｒｕ、Ｃｒ、Ｐｄ、Ｉｎ、Ｍｇ、Ｃｏ、Ｚｒ、Ｔｉ、Ａｇ、Ｉｒ、Ｎｉ、Ｇｅ、Ｎｂ、Ｂ、Ｈｆのなかのいずれかを用いることができる。
【０１０４】
なお、メタル配線材料としてＡｌを用いる場合には、比抵抗の大きさおよび実際の製造プロセスへの導入の容易さなどを総合的に勘案して添加物はＣｕ、Ｓｉのいずれかを用いることが望ましい。
【０１０５】
また、メタル配線材料としてＡｇを用いる場合には、比抵抗の大きさおよび実際の製造プロセスへの導入の容易さなどを総合的に勘案して添加物はＣｕを用いることが望ましい。
【０１０６】
この実施の形態の形成工程における、ビアコンタクト形成膜上に添加金属膜２０１を形成する技術は、前述および後述の他の実施の形態においても同様に適用できるものである。
【０１０７】
＜第６の実施の形態＞
前述した第１乃至第５の実施の形態では、配線層22を形成する際にダマシン法による埋め込み配線法を用いたが、この第６の実施の形態では、配線層22を形成する際に選択ドライエッチング法を用いる。また、第1および第2の配線層への添加物の濃度に比べてビアコンタクトへの添加物の濃度を高くする。
【０１０８】
図１７乃至図１９は、本発明の第６の実施の形態に係る多層メタル配線を有する半導体装置の製造プロセスにおける主要な工程での半導体装置の断面を示している。
【０１０９】
本例は、素子分離構造の形成工程並びにＭＯＳＦＥＴの形成工程については省略し、埋め込み型の第１のＣｕ配線層の形成工程から、同一のメタル配線材料を用いてビアコンタクトと第２のＣｕ配線層を形成する工程までを開示している。
【０１１０】
まず、前述した第１の実施の形態と同様に、図１ないし３の工程を実施する。
【０１１１】
次に、図１７に示すように、第２の拡散防止膜18の所定の部分に、後工程で形成される配線層との導通をとるための開口部４１を形成する。
【０１１２】
この後、このように形成された半導体基板９の全面に、図１８に示すように、第２のバリアメタル21として例えばＴａ膜、ＴａＮ膜あるいはＴｉＮ膜をスパッタ法により堆積させ、さらに、Ｃｕ膜22a をスパッタ法により堆積させる。このＣｕ膜22a 中には、Snの添加は行わない。さらに、第３のバリアメタル23を堆積させた後、通常のリソグラフィ技術とＲＩＥ技術を用いて第３のバリアメタル23、Ｃｕ膜22a 、第２のバリアメタル21をパターニングして、図１９に示すように、第２のＣｕ配線層22を形成する。さらに、このように形成された半導体基板９の全面に、第３の層間絶縁膜19を堆積し、堆積した第３の層間絶縁膜19に対しＣＭＰを行い、第２のＣｕ配線層22の上面を露呈させる。
【０１１３】
その後、必要に応じて、拡散防止膜（図示せず）を堆積し、図１７乃至１９を参照して前述した工程を繰り返すことにより、二層以上の多層配線を形成することが可能である。
【０１１４】
＜第７の実施の形態＞
前述した第１の実施の形態ないし第６の実施の形態では、シングルダマシン法による配線埋め込みを用いたが、この第７の実施の形態では、デュアルダマシーン(Dual-Damascene)プロセスを用いた配線埋め込みの例を示す。また、第1および第2の配線層での添加物の濃度に比べてビアコンタクトでの添加物の濃度を高くする。
【０１１５】
図２０乃至図２２は、本発明の第７の実施の形態に係る多層メタル配線を有する半導体装置の製造プロセスにおける主要な工程での断面を示している。
【０１１６】
本例は、素子分離構造の形成工程並びにＭＯＳＦＥＴの形成工程については省略し、埋め込み型の第１のＣｕ配線層の形成工程から、同一のメタル配線材料を用いてビアコンタクトと第２のＣｕ配線層を形成する工程までを開示している。
【０１１７】
まず、図２０に示されるように、第１の配線層１２を形成する。第１の配線層１２の形成については図１を参照して第１の実施の形態において述べたのと同様である。
【０１１８】
第１の配線層１２の形成後、半導体基板９の全面に、すなわち第１の配線層１２および第１の層間絶縁膜１０上に、エッチングストッパー機能とＣｕの拡散防止機能とＣｕの酸化防止機能を有する第１の拡散防止膜（例えばＳｉＮ膜、ＳｉＣ膜）1３を堆積させ、ついで、この膜（例えばＳｉＮ膜、ＳｉＣ膜など）13上に、コンタクトホールおよび第２のＣｕ配線層溝が形成される第２の層間絶縁膜（例えばＴＥＯＳ膜）14ａを堆積させる。
【０１１９】
この後、デュアルダマシンプロセスを用いて、図２０に示されるように、第２の層間絶縁膜14a に配線溝51を形成すると共に配線溝51の底面の所定の部分（前記第１のＣｕ配線層１２の上部）にビアホール15を形成する。
【０１２０】
次に、ビアホール15の底面部の第１の拡散防止膜13をエッチング除去する。ついで、このように形成された半導体基板９の全面に、図２１に示すように、バリアメタル52として例えばＴａ膜あるいはＴａＮ膜をスパッタ法により20nm程度堆積させ、さらに、シードメタル53として、Cu膜をスパッタ法により100nm程度堆積させる。Cu膜53 中には、Snの添加は行わない。
【０１２１】
その後、Ｃｕとは異なる金属を含んだＣｕの無電解メッキ法を用いてビアホール15内に中間高さ位置までＣｕ54を堆積させる。この際、いわゆるボトムアップによる条件を用い、異なる金属の添加は行わない。
【０１２２】
次に、図２２に示すように、バリアメタル52およびシードメタル53が形成された、ビアホール15内部および配線溝51内部を含む第２の層間絶縁膜14a の全面に、電解メッキ法によって、約400nm のＣｕ膜55を堆積させる。その後、ＣＭＰ法等を用いて、Ｃｕ膜55の平坦化を行うとともにビアホール15内および配線溝51内にのみＣｕ膜を第２のＣｕ配線層として残置させる。
【０１２３】
その後、必要に応じて、拡散防止膜（図示せず）を堆積し、図２０乃至２２を参照して前述した工程を繰り返すことにより、二層以上の多層配線を形成することが可能である。
【０１２４】
なお、本発明は上述の実施の形態に限定されることなく、少なくとも上側配線層および下側配線層の２層の配線層と上側配線層と下側配線層との間に形成されたビアコンタクトとに同一のメタル配線材料が用いられて成る多層配線を備えた半導体装置について、さらに他の実施の形態が実現できる。
【０１２５】
たとえば、第1ないし第５の実施の形態における半導体装置の製造方法では、上側配線層および下側配線層とビアコンタクトとを別工程で形成するダマシン法を用いた例を示したが、配線層は公知の選択ドライエッチング法など他の方法を用いて形成することも可能である。また、前記第７の実施の形態における製造方法においては、ビアコンタクトの添加物とその上側配線層とを同一工程（例えばデュアルダマシンプロセス）で形成することも可能である。
【０１２６】
これらの各製造方法において、上側配線層および下側配線層を形成する工程とビアコンタクトを形成する工程は、それぞれＣＶＤ法、ＰＶＤ法、電解めっき法、無電解めっき法のうちの少なくとも１つを用いることができ、配線層を形成する工程とビアコンタクトを形成する工程は互いに異なる方法を用いることも可能である。
【０１２７】
以上の説明に関して更に以下の項を開示する。
【０１２８】
（１）半導体基板上の第１の絶縁膜に形成された第１の配線溝内にメタル配線材料から成る第１の配線層を形成し、前記第１の配線層が形成された第１の絶縁膜層上に第２の絶縁膜層を形成し、前記第２の絶縁膜にビアホールを形成し、前記ビアホールを含む第２の絶縁膜の全面に第１のバリアメタルを形成し、前記第１のバリアメタルの全面に、前記メタル配線材料からなる第１のメタル膜を前記ビアホールに埋め込んで形成し、前記ビアホールの内部以外の部分における前記第１のメタル膜および第１のバリアメタルを除去して前記ビアホールに前記第１のメタル膜から成るビアコンタクトを形成し、前記ビアコンタクトが形成された第２の絶縁膜の全面に第３の絶縁膜を形成し、前記第３の絶縁膜に第２の配線溝を形成し、前記第２の配線溝を含む第３の絶縁膜の全面に第２のバリアメタルを形成し、前記第２のバリアメタルの全面に、前記メタル配線材料からなる第２のメタル膜を前記第２の配線溝に埋め込んで形成し、前記第３の絶縁膜上の前記第２のメタル膜および第２のバリアメタルの部分を除去して前記第２の配線溝内に前記第２のメタル膜から成る第２の配線層を形成し、前記第１のメタル膜の前記メタル配線材料は、前記第１の配線層の前記メタル配線材料および前記第２のメタル膜の前記メタル配線材料には含まれていない添加物を含んでいることを特徴とする半導体装置の製造方法。
【０１２９】
（２）半導体基板上の第１の絶縁膜に形成された第１の配線溝内に添加物を含むメタル配線材料から成る第１の配線層を形成し、前記第１の配線層が形成された第１の絶縁膜層上に第２の絶縁膜層を形成し、前記第２の絶縁膜にビアホールを形成し、前記ビアホールを含む第２の絶縁膜の全面に第１のバリアメタルを形成し、前記第１のバリアメタルの全面に、前記添加物を含む前記メタル配線材料からなる第１のメタル膜を前記ビアホールに埋め込んで形成し、前記ビアホールの内部以外の部分における前記第１のメタル膜および第１のバリアメタルを除去して前記ビアホールに前記添加物を含む前記第１のメタル膜から成るビアコンタクトを形成し、前記ビアコンタクトが形成された第２の絶縁膜の全面に第３の絶縁膜を形成し、前記第３の絶縁膜に第２の配線溝を形成し、前記第２の配線溝を含む第３の絶縁膜の全面に第２のバリアメタルを形成し、前記第２のバリアメタルの全面に、前記添加物を含む前記メタル配線材料からなる第２のメタル膜を前記第２の配線溝に埋め込んで形成し、前記第３の絶縁膜上の前記第２のメタル膜および第２のバリアメタルの部分を除去して前記第２の配線溝内に前記添加物を含む前記第２のメタル膜から成る第２の配線層を形成し、前記ビアコンタクトの前記第１のメタル膜の前記メタル配線材料は、前記前記添加物を前記第１の配線層の前記メタル配線材料および前記第２のメタル膜の前記メタル配線材料それぞれよりも高濃度に含んでいることを特徴とする半導体装置の製造方法。
【０１３０】
（３）半導体基板上の第１の絶縁膜に形成された第１の配線溝内にメタル配線材料から成る第１の配線層を形成し、前記第１の配線層が形成された第１の絶縁膜層上に第２の絶縁膜層を形成し、前記第２の絶縁膜にビアホールを形成し、前記ビアホールを含む第２の絶縁膜の全面に第１のバリアメタルを形成し、前記第１のバリアメタルの全面に、前記メタル配線材料からなる第１のメタル膜を前記ビアホールに埋め込んで形成し、前記ビアホールの内部以外の部分における前記第１のメタル膜および第１のバリアメタルを除去して前記ビアホールに前記第１のメタル膜から成るビアコンタクトを形成し、前記ビアコンタクトが形成された第２の絶縁膜の全面に第３の絶縁膜を形成し、前記第３の絶縁膜に第２の配線溝を形成し、前記第２の配線溝を含む第３の絶縁膜の全面に第２のバリアメタルを形成し、前記第２のバリアメタルの全面に、前記メタル配線材料からなる第２のメタル膜を前記第２の配線溝に埋め込んで形成し、前記第３の絶縁膜上の前記第２のメタル膜および第２のバリアメタルの部分を除去して前記第２の配線溝内に前記メタル配線材料から成る第２の配線層を形成し、前記第１の配線層および前記第２のメタル膜の前記メタル配線材料は、少なくとも１種類の添加物を含んでおり、前記第１のメタル膜の前記メタル配線材料は、前記少なくとも１種類の添加物を含む少なくとも２種類の前記添加物を含んでいることを特徴とする半導体装置の製造方法。
【０１３１】
（４）半導体基板上の第１の絶縁膜に形成された第１の配線溝内にメタル配線材料から成る第１の配線層を形成し、前記第１の配線層が形成された第１の絶縁膜層上に第２の絶縁膜層を形成し、前記第２の絶縁膜にビアホールを形成し、前記ビアホールを含む第２の絶縁膜の全面に第１のバリアメタルを形成し、前記第１のバリアメタルの全面に、前記メタル配線材料からなる第１のメタル膜を前記ビアホールに埋め込んで形成し、前記ビアホールの内部以外の部分における前記第１のメタル膜および第１のバリアメタルを除去して前記ビアホールに前記第１のメタル膜から成るビアコンタクトを形成し、前記ビアコンタクトが形成された第２の絶縁膜の全面に第３の絶縁膜を形成し、前記第３の絶縁膜に第２の配線溝を形成し、前記第２の配線溝を含む第３の絶縁膜の全面に第２のバリアメタルを形成し、前記第２のバリアメタルの全面に、前記メタル配線材料からなる第２のメタル膜を前記第２の配線溝に埋め込んで形成し、前記第３の絶縁膜上の前記第２のメタル膜および第２のバリアメタルの部分を除去して前記第２の配線溝内に前記メタル配線材料から成る第２の配線層を形成し、前記第１の配線層および前記第２のメタル膜の前記メタル配線材料は少なくとも１種類の添加物を含んでおり、前記第１のメタル膜の前記メタル配線材料は前記少なくとも１種類の添加物を含む少なくとも２種類の前記添加物を含んでおり、前記第１のメタル膜の前記メタル配線材料は、前記少なくとも前記１種類の添加物を、前記第１の配線層および前記第２のメタル膜の前記メタル配線材料それぞれよりも高濃度に含んでいることを特徴とする半導体装置の製造方法。
【０１３２】
（５）半導体基板上の第１の絶縁膜に形成された第１の配線溝内にメタル配線材料から成る第１の配線層を形成し、前記第１の配線層が形成された第１の絶縁膜層上に第２の絶縁膜層を形成し、前記第２の絶縁膜にビアホールを形成し、前記ビアホールを含む第２の絶縁膜の全面に第１のバリアメタルを形成し、前記第１のバリアメタルの全面に、前記メタル配線材料からなる第1のメタル膜を前記ビアホールに埋め込んで形成し、前記第1のメタル膜の全面に、前記第１の配線層を形成する前記メタル配線材料には含まれていない添加物が含まれている添加物膜を形成し、 熱処理をして前記添加物膜に含まれている前記添加物を前記第1のメタル膜に拡散させて添加し、前記添加物膜、および前記ビアホールの内部以外の部分における前記メタル膜および第１のバリアメタルを除去して前記ビアホールに前記添加物を含む前記第1のメタル膜から成るビアコンタクトを形成し、前記ビアコンタクトが形成された第２の絶縁膜の全面に第３の絶縁膜を形成し、前記第３の絶縁膜に第２の配線溝を形成し、前記第２の配線溝を含む第３の絶縁膜の全面に第２のバリアメタルを形成し、前記第２のバリアメタルの全面に、前記メタル配線材料からなる第２のメタル膜を形成し、前記第３の絶縁膜上に堆積されている前記第２のメタル膜および第２のバリアメタルの部分を除去して前記第２の配線溝内に前記第２のメタル膜から成る第２の配線層を形成することを特徴とする半導体装置の製造方法。
【図面の簡単な説明】
【０１３３】
【図１】本発明の第１の実施の形態に係る半導体装置の一製造工程における半導体装置の一部の断面図。
【図２】図１の製造工程に続く、本発明の第１の実施の形態に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図３】図２の製造工程に続く、本発明の第１の実施の形態に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図４】図３の製造工程に続く、本発明の第１の実施の形態に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図５】図４の製造工程に続く、本発明の第１の実施の形態に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図６】図５の製造工程に続く、本発明の第１の実施の形態に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図７】添加されるメタルとＣｕの比抵抗との特性を示す図。
【図８】本発明の第２乃至第４の実施の形態に係る半導体装置の一製造工程における半導体装置の一部を示す断面図。
【図９】図８の製造工程に続く、本発明の第２乃至第４の実施の形態に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図１０】図９の製造工程に続く、本発明の第２乃至第４の実施の形態に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図１１】図の１０の製造工程に続く、本発明の第２乃至第４の実施の形態に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図１２】図の１１の製造工程に続く、本発明の第２乃至第４の実施の形態に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図１３】図の１２の製造工程に続く、本発明の第２乃至第４の実施の形態に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図１４】図の１３の製造工程に続く、本発明の第２乃至第４の実施の形態に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図１５】本発明の第５の実施の形態に係る半導体装置の一製造工程における半導体装置の一部を示す断面図。
【図１６】図１５の製造工程に続く、本発明の第５の実施の形態に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図１７】本発明の第６の実施の形態に係る半導体装置の一製造工程における半導体装置の一部を示す断面図。
【図１８】図１７の製造工程に続く、本発明の第６の実施の形態に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図１９】図１８の製造工程に続く、本発明の第６の実施の形態に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図２０】本発明の第７の実施の形態に係る半導体装置の一製造工程における半導体装置の一部を示す断面図。
【図２１】図２０の製造工程に続く、本発明の第７の実施の形態に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図２２】図２１の製造工程に続く、本発明の第７の実施の形態に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図２３】従来例に係る半導体装置の一製造工程における半導体装置の一部を示す断面図。
【図２４】図２３の製造工程に続く、従来例に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【図２５】図２４の製造工程に続く、従来例に係る半導体装置の製造工程おける半導体装置の一部の断面図。
【符号の説明】
【０１３４】
11…第１の層間絶縁膜、12…第１のＣｕ配線、13…第１の拡散防止膜、14…第２の層間絶縁膜、16…第１のバリアメタル、17…ビアコンタクト、17a, 17b…Ｃｕ膜、18…第２の拡散防止膜、19…第３の層間絶縁膜、20…第２の配線溝、21…第２のバリアメタル、22…第２のＣｕ配線、201…添加金属膜。
【図１】
2004235620.tif 000003
【図２】
2004235620.tif 000004
【図３】
2004235620.tif 000005
【図４】
2004235620.tif 000006
【図５】
2004235620.tif 000007
【図６】
2004235620.tif 000008
【図７】
2004235620.tif 000009
【図８】
2004235620.tif 000010
【図９】
2004235620.tif 000011
【図１０】
2004235620.tif 000012
【図１１】
2004235620.tif 000013
【図１２】
2004235620.tif 000014
【図１３】
2004235620.tif 000015
【図１４】
2004235620.tif 000016
【図１５】
2004235620.tif 000017
【図１６】
2004235620.tif 000018
【図１７】
2004235620.tif 000019
【図１８】
2004235620.tif 000020
【図１９】
2004235620.tif 000021
【図２０】
2004235620.tif 000022
【図２１】
2004235620.tif 000023
【図２２】
2004235620.tif 000024
【図２３】
2004235620.tif 000025
【図２４】
2004235620.tif 000026
【図２５】
2004235620.tif 000027