(57)【要約】【課題】より優れた放熱性が得られるＣＳＰ（チップサイズパッケージ）の形態を有する高信頼性の半導体装置及びその製造方法を提供する。【解決手段】ＣＳＰ１０は、半導体チップ１１の図示しない電極パッド部がバンプＢＭＰ及びインターポーザ１２のパターンを介して所定の外部端子１３に導かれる構成である。半導体チップ１１の主表面とインターポーザ１２との対向領域には固着作用、保護作用等を兼ねた部材１４が設けられている。外部に晒される半導体チップ１１の裏面１１Ｂに凹凸形状１５が直に形成されている。凹凸形状１５は放熱フィンを呈する。凹凸形状１５は例えば半導体チップ１１の裏面１１Ｂに対し、ブレード等による切削工程、または選択的に化学的にエッチングすることにより実現する。【選択図】　　図１
2004134480.tif 000002
【特許請求の範囲】
【請求項１】
内部の集積回路に関係する接続端子を配し回路配線の作り込まれた変換基材と一体化された半導体チップの主表面と、
前記変換基材表面に設けられた前記半導体チップの外部接続部と、
少なくとも凹凸形状が直に形成された前記半導体チップの裏面と、
を具備したことを特徴とする半導体装置。
【請求項２】
前記半導体チップの側面に凹凸形状が直に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記凹凸形状は、放熱フィンを兼ねていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記凹凸形状は、金属膜が被覆されていることを特徴とする請求項１〜３いずれか一つに記載の半導体装置。
【請求項５】
前記凹凸形状は、それ自体が金属部材で構成されていることを特徴とする請求項１〜３いずれか一つに記載の半導体装置。
【請求項６】
半導体チップの配列領域を有する半導体ウェハにおいてその主表面側を保護し、裏面側を処理対象とする準備工程と、
前記半導体ウェハの裏面に凹凸形状を形成する工程と、
前記半導体ウェハを半導体チップに分離する工程と、
を具備したことを特徴とする半導体装置の製造方法。
【請求項７】
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を直に切削する加工を含むことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を選択的に化学的にエッチングする工程を含むことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項９】
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を直に切削する加工と、この加工によってできた凹凸表面に金属を被覆する工程と、を含むことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項１０】
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を選択的に化学的にエッチングする工程と、このエッチングによってできた凹凸表面に金属膜を被覆する工程と、を含むことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項１１】
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面に対しメッキ用のシード層を被覆する工程と、前記シード層上に選択的にメッキ成長させる工程と、を含むことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項１２】
前記半導体チップの側面に凹凸形状を形成する工程をさらに具備したことを特徴とする請求項６〜１１いずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、特にチップサイズパッケージ（ＣＳＰ）製品に適用される。放熱効率の改善を要する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路の高集積化、コンパクト化に伴ない、半導体パッケージも小型化が要求される。その中でチップサイズパッケージ（ＣＳＰ）、ウェハレベルＣＳＰと呼ばれるものは、実装面積が小さくて上記要求を満足させる有用な構造である。このようなＣＳＰも、高機能化に伴い内部素子回路からの発熱量が増大する傾向にある。回路動作の信頼性を高めるためにも発熱を効率良く除去することが重要である。
【０００３】
従来から半導体チップを封止するパッケージには、放熱フィンを有する構成があった。例えば放熱フィンが金属、さらには樹脂材のものも開示されている（例えば、特許文献１参照）。また、ＣＳＰやＢＧＡ（ボールグリッドアレイ）パッケージの所定の外面に、熱放射率を向上させる皮膜を形成する構成が開示されている（例えば、特許文献２参照）。このような皮膜は、各種印刷手段やインクジェット等により形成され、μｍ級（μｍ〜２０μｍ）程度の凹凸を有することが示されている。
【０００４】
【特許文献１】
特開平６−２７５６６８号公報（図１、図２）
【特許文献２】
特開平１１−６７９９８号公報（第６頁〜８頁、図１〜図４）
【０００５】
【発明が解決しようとする課題】
従来、ＣＳＰ製品に関し、そのチップ自体に放熱性を高める構造があまりとられていなかった。上述の［特許文献２］におけるＣＳＰへの皮膜に関しては放熱対策の一助にはなると考えられる。しかし、さらなる小型化、薄型化への要求、かつ高い駆動電流や動作の高周波化がさらに増した場合、放熱問題が深刻化する。従って、より優れた放熱構造が必要になる。
【０００６】
本発明は上記のような事情を考慮してなされたもので、より優れた放熱性が得られるＣＳＰの形態を有する高信頼性の半導体装置及びその製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明の［請求項１］に係る半導体装置は、
内部の集積回路に関係する接続端子を配し回路配線の作り込まれた変換基材と一体化された半導体チップの主表面と、
前記変換基材表面に設けられた前記半導体チップの外部接続部と、
少なくとも凹凸形状が直に形成された前記半導体チップの裏面と、
を具備したことを特徴とする。
【０００８】
上記本発明に係る半導体装置によれば、半導体チップの裏面に凹凸形状が直に形成され、表面積が増大する。これにより、優れた放熱効率を得る。
【０００９】
本発明の［請求項２］に係る半導体装置は、［請求項１］に従属し、
前記半導体チップの側面に凹凸形状が直に形成されていることを特徴とする。表面積をさらに増大させるための形態である。これにより、優れた放熱効率を得る。
【００１０】
本発明の［請求項３］に係る半導体装置は、［請求項１］または［請求項２］に従属し、
前記凹凸形状は、放熱フィンを兼ねていることを特徴とする。
すなわち、放熱作用を得るために放熱フィン形状として外部に呈する。
【００１１】
本発明の［請求項４］に係る半導体装置は、［請求項１］〜［請求項３］いずれか一つに従属し、
前記凹凸形状は、金属膜が被覆されていることを特徴とする。
上記金属は放熱作用の優れた熱良導体を選べばよい。
また、本発明の［請求項５］に係る半導体装置は、［請求項１］〜［請求項３］いずれか一つに従属し、
前記凹凸形状は、それ自体が金属部材で構成されていることを特徴とする。
上記金属は放熱作用の優れた熱良導体を選べばよい。
【００１２】
本発明の［請求項６］に係る半導体装置の製造方法は、
半導体チップの配列領域を有する半導体ウェハにおいてその主表面側を保護し、裏面側を処理対象とする準備工程と、
前記半導体ウェハの裏面に凹凸形状を形成する工程と、
前記半導体ウェハを半導体チップに分離する工程と、
を具備したことを特徴とする。
【００１３】
上記本発明に係る半導体装置の製造方法によれば、半導体チップに分離する前の段階で、半導体ウェハ裏面への凹凸形状形成、すなわち、表面積が増大するよう加工される。半導体チップに分離された後でも、チップサイズパッケージとして有利な構成が保てる。
【００１４】
また、上記［請求項６］に係る発明方法に関し、半導体ウェハ裏面への凹凸形状形成のバリエーションとして、各々［請求項６］に従属して次のような特徴を有する。
［請求項７］として、
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を直に切削する加工を含むことを特徴とする。
［請求項８］として、
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を選択的に化学的にエッチングする工程を含むことを特徴とする。
［請求項９］として、
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を直に切削する加工と、この加工によってできた凹凸表面に金属膜を被覆する工程と、を含むことを特徴とする。
［請求項１０］として、
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を選択的に化学的にエッチングする工程と、このエッチングによってできた凹凸表面に金属膜を被覆する工程と、を含むことを特徴とする。
［請求項１１］として、
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面に対しメッキ用のシード層を被覆する工程と、前記シード層上に選択的にメッキ成長させる工程と、を含むことを特徴とする。
【００１５】
また、本発明の［請求項１２］に係る半導体装置の製造方法は、［請求項６］〜［請求項１１］いずれか一つに従属し、
前記半導体チップの側面に凹凸形状を形成する工程をさらに具備したことを特徴とする。表面積をさらに増大させるための加工をして、より優れた放熱効率を得ようとする手法である。
【００１６】
【発明の実施の形態】
図１は、本発明の第１実施形態に係る半導体装置の構成であり、ＣＳＰ（チップサイズパッケージ）を示す投影図である。ＣＳＰ１０は、一般に半導体チップ１１をフェイスダウン構造とする。すなわち、内部の集積回路に関係する接続端子を配した主表面１１Ｓが、インターポーザ１２と対向、要所が電気的に接続している。インターポーザ１２は回路配線の作り込まれた変換基材であり、外部端子１３が設けられている。すなわち、半導体チップ１１の図示しない電極パッド部がバンプＢＭＰ及びインターポーザ１２のパターンを介して所定の外部端子１３に導かれる構成である。外部端子１３はボールグリッドの他、ピングリッド、ランド等様々あり別段限定されない。
【００１７】
半導体チップ１１の主表面とインターポーザ１２との対向領域には固着作用、保護作用等を兼ねた部材１４が設けられている。部材１４は様々あり別段限定されない。例えばアンダーフィルと呼ばれる絶縁性の保護部材（例えば樹脂系）の充填や、半導体チップ１１の主表面とインターポーザ１２との直接装着が可能なＡＣＦ（異方性導電膜）、圧接ペースト（ＡＣＰ（異方性導電ペースト）やＮＣＰ（絶縁樹脂ペースト））が考えられる。
【００１８】
上記のようなＣＳＰ１０において、外部に晒される半導体チップ１１の裏面１１Ｂに凹凸形状１５が直に形成されている。凹凸形状１５は放熱フィンを呈し、その高低差は、ＣＳＰ１０自体のサイズ、実装部の高さ余裕にもよるが、だいたい数十μｍ、好ましくは５０μｍ程度、あるいはそれ以上の大きさを有する。高低差が大きい方が放熱性は向上する。
【００１９】
上記構成によれば、ＣＳＰ１０は、少なくとも半導体チップ１１の裏面１１Ｂに凹凸形状が直に形成され、表面積が増大する。ここでは、半導体チップ本体がシリコンであって、シリコン表面が凹凸形状１５、すなわち放熱フィンを呈している。これにより、優れた放熱効率が得られる。なお、ＣＳＰ１０の実装面積に支障なければ、半導体チップ１１の裏面１１Ｂのみならず、側面にも凹凸形状を設ける形態であってもよい。
【００２０】
図２は、本発明の第２実施形態に係る半導体装置、ＣＳＰを示す投影図である。前記第１実施形態に比べて異なる点は、半導体チップ１１の裏面１１Ｂのみならず、側面にも凹凸形状を設ける形態となっていることである。その他の構成は第１実施形態と同様であるので、同一の符号を付して説明する。
【００２１】
ＣＳＰ２０は、外部に晒される半導体チップ１１の裏面１１Ｂに凹凸形状１５が直に形成されていると共に、側面にも凹凸形状１６が形成されている。凹凸形状１６は例えばセラミックの枠体であって、半導体チップ１１側面に嵌め込まれ固定されている。凹凸形状１６の高低差は実装面積の余裕度を考慮して設定される。また、図示しないが、凹凸形状１６はその他の形態としては、直に凹凸を掘り込んだ形態も考えられる。このような構成により、第１実施形態と同様、またはそれ以上の優れた放熱効率を得ることができる。
【００２２】
図３は、本発明の第３実施形態に係る半導体装置、ＣＳＰを示す投影図である。前記第１実施形態に比べて異なる点は、半導体チップ１１の裏面１１Ｂの凹凸形状１５表面に金属膜が被覆されていることである。その他の構成は第１実施形態と同様であるので、同一の符号を付して説明する。
【００２３】
ＣＳＰ３０は、外部に晒される半導体チップ１１の裏面１１Ｂに凹凸形状１５が直に形成され、凹凸形状１５表面に例えば銅薄膜１９が被覆されている。このような構成により、第１実施形態と同様、またはそれ以上の優れた放熱効率を得ることができる。この実施形態では被覆する金属膜を銅としたが、その他にも放熱作用の優れた熱良導体を選ぶことができる。銀やアルミニウムなども熱良導体と考えられる。また、金属を含有する塗料で被覆することも考えられる。なお、図示しないが、前記第２実施形態のＣＳＰ２０の構成に適用してもよい。すなわち、凹凸形状１５表面に加え、側面の凹凸形状１６表面にも適当な金属膜の被覆がなされていることも考えられる。
【００２４】
図４は、本発明の第４実施形態に係る半導体装置、ＣＳＰを示す投影図である。前記第１実施形態に比べて異なる点は、半導体チップ１１の裏面１１Ｂに金属部材でなる凹凸形状が形成されていることである。その他の構成は第１実施形態と同様であるので、同一の符号を付して説明する。
【００２５】
ＣＳＰ４０は、外部に晒される半導体チップ１１の裏面１１Ｂに例えば銅部材でなる凹凸形状１８が直に形成されている。このような構成により、第１実施形態と同様、またはそれ以上の優れた放熱効率を得ることができる。なお、凹凸形状１８は銅部材に限らず、他の熱良導体でもよい。また、図示しないが、前記第２実施形態のＣＳＰ２０のような、側面の凹凸形状１６の構成、さらに凹凸形状１６への金属膜の被覆加工を組み合わせてもよい。
【００２６】
図５は、本発明の第５実施形態に係る半導体装置の製造方法を示す流れ図であり、上述の各実施形態の構成を実現するための製法を示している。そして、図６〜図１３は、それぞれ上記各実施形態の構成を実現するための一具体例を示す概観図である。各実施形態の構成と同様の箇所には同一の符号を付して説明する。まず、図５を参照する。半導体チップの配列領域を有する半導体ウェハにおいてその主表面側を保護し、裏面側を処理対象とする準備工程を行う（処理Ｓ１）。次に、半導体ウェハの裏面に凹凸形状を形成する工程を経る（処理Ｓ２）。その後、半導体ウェハを半導体チップに分離する工程を経る（処理Ｓ３）。
【００２７】
上記処理Ｓ１については、例えば図６に示すように、半導体チップの配列領域を有する半導体ウェハＷａｆの主表面側に保護テープ材を貼る。保護テープ材はその後の処理に応じた材質、密着性等の性能が要求される。保護テープ材に限らず、例えば図７に示すように、レジスト材による保護形態を利用してもよい。場合によっては、半導体ウェハＷａｆは既にインターポーザ１２が装着されているものも考えられる。このときはインターポーザ１２を覆う上記保護テープ材やレジスト材による保護を要する（図８）。
【００２８】
上記処理Ｓ２については、例えば図９に示すような、半導体ウェハＷａｆ裏面の半導体面を直に切削するブレード９１による切削加工である。ブレード９１はダイシングブレードを用いることも考えられる。このとき、上記処理Ｓ１では例えば保護テープ材が利用される（図６）。これにより、前記第１実施形態を実現する。その他、例えば図１０（ａ）〜（ｄ）に示す一連の工程による、ドライエッチングやウェットエッチングを利用することができる。すなわち、半導体ウェハＷａｆ裏面の半導体面を選択的に化学的にエッチング処理するようにしてもよい。このとき、上記処理Ｓ１ではレジスト材による保護形態が適用される（図７）。これにより、前記第１実施形態を実現する。
【００２９】
なお、上記処理Ｓ２における凹凸形状加工は、半導体ウェハＷａｆ裏面の半導体面を予め研削し、半導体ウェハＷａｆをある程度薄くする工程を経てから行う場合が多い。このときは、最終的な上記凹凸形状の高低差をどれほどにするかを考慮して、凹凸形状加工に関する適当な厚み余裕を残すようにしておく必要がある。
【００３０】
さらに、上記処理Ｓ２について、前記第３実施形態（図３）を実現するなら、図９や図１０に示した加工形態に加え、銅薄膜１９を被覆するため例えば図１１に示すようなスパッタ工程が必要になる。あるいは金属材含有塗料を塗布するようにしてもよい。スパッタ工程を経る場合、上記処理Ｓ１における半導体ウェハの主表面側の保護に、導電性の保護材または保護テープ材、絶縁性の保護材または保護テープ材いずれを用いるかは、使用されるスパッタ装置に従う。
【００３１】
一方、上記処理Ｓ２について、前記第４実施形態（図４）を実現するなら、例えば図１２に示すような処理が必要になる。すなわち、上記処理Ｓ１における半導体ウェハＷａｆの主表面側の保護処理後に、ウェハ裏面の半導体面への銅薄膜のスパッタ形成（図１２（ａ））、レジストパターンの形成を経て、例えば銅の電解メッキあるいは無電解メッキによる成長（図１２（ｂ），（ｃ））、レジストパターン除去により、銅の凹凸形状１８を実現する（図１２（ｃ））。なお、銅に限らず、放熱作用に優れた他の熱良導体金属の形成も考えられる。
【００３２】
次に、上記処理Ｓ３、つまり、半導体ウェハＷａｆを半導体チップに分離する工程を経る。これは図１３に示すように、周知のダイシング工程により実現する。半導体ウェハＷａｆの所定面にダイシング保護テープを貼り、ダイシングし、それぞれの半導体チップ１１に切り離す。ここで、半導体ウェハＷａｆに既にインターポーザ１２が装着されているものであれば、ＣＳＰが切り出される形態となる。
【００３３】
また、インターポーザ１２が装着されていないものであれば、各半導体チップ１１はそれぞれインターポーザ１２と接続する工程を経る（図示せず）。すなわち、半導体チップ１１の主表面とインターポーザ１２の各接続部とを対向させ、固着作用、保護作用等を兼ねた部材１４を伴い接続する。部材１４は様々ある。例えば熱圧着やボンディング後にアンダーフィルと呼ばれる絶縁性の保護部材（例えば樹脂系）を充填する。また、半導体チップ１１の主表面とインターポーザ１２との直接装着が可能なＡＣＦ（異方性導電膜）、圧接ペースト（ＡＣＰ（異方性導電ペースト）やＮＣＰ（絶縁樹脂ペースト））を利用する。
【００３４】
上記実施形態の方法によれば、半導体チップ１１に分離する前の段階で、半導体ウェハＷａｆ裏面への凹凸形状形成、すなわち、表面積が増大するよう加工される。半導体チップ１１に分離された後でも、ＣＳＰとして有利な構成が保てる利点がある。なお、凹凸形状加工におけるパターンはストライプ状の他にもマトリクス状等他のパターンも形成可能である。
【００３５】
図１４は、本発明の第６実施形態に係る半導体装置の製造方法を示す流れ図である。上述の各実施形態のような構成に、特に第２実施形態で示したような、チップ側面にも凹凸形状を設ける製法を示している。図１５、図１６は、それぞれチップ側面へ凹凸形状を設けるための一具体例を示す概観図である。
図１４において、第５実施形態と異なる点は、処理Ｓ４が示されていることであり、その他は同様である。すなわち、処理Ｓ１〜処理Ｓ３については、必要な構成に応じて適宜、前記図６〜図１３いずれかに示すような実施方法が利用される。処理Ｓ３以降において、半導体チップ側面に凹凸形状を設ける（処理Ｓ４）。これにつき、次に説明する。
【００３６】
処理Ｓ３を経た後、半導体チップ１１は、図１５に示すように、予め焼成しておいた外周が凹凸形状のセラミックの枠体１６１が嵌め込まれる。半導体チップ１１側面と枠体１６１の固定面には適当な接着部材が介在していてもよい。枠体１６１の大きさは実装面積の余裕度を考慮して設定される。枠体１６１はセラミックの他、熱良導体を選ぶこともできる。また、図１６に示すように、チップの信頼性を損なわずに直に凹凸を掘り込んで、凹凸形状１７を形成するようにしてもよい。
【００３７】
上述のような処理Ｓ４の後、半導体ウェハＷａｆに既にインターポーザ１２が装着されているものであれば、ＣＳＰ２０のように側面にも凹凸形状１６が形成された製品となる。また、インターポーザ１２が装着されていないものであれば、各半導体チップ１１はそれぞれインターポーザ１２と接続する工程を経る（図示せず）。すなわち、半導体チップ１１の主表面とインターポーザ１２の各接続部とを対向させ、固着作用、保護作用等を兼ねた部材１４を伴い接続する。部材１４は様々ある。例えば熱圧着やボンディング後にアンダーフィルと呼ばれる絶縁性の保護部材（例えば樹脂系）を充填する。また、半導体チップ１１の主表面とインターポーザ１２との直接装着が可能なＡＣＦ（異方性導電膜）、圧接ペースト（ＡＣＰ（異方性導電ペースト）やＮＣＰ（絶縁樹脂ペースト））を利用する。
【００３８】
上記各実施形態の方法によれば、半導体チップにする前の段階で、半導体ウェハ裏面への凹凸形状形成、すなわち、表面積が増大するよう加工される。半導体チップに分離された後にも、半導体チップ側面を利用し、実装面積に支障ない程度にさらなる表面積の増大を図ることができる。
【００３９】
【発明の効果】
以上説明したように本発明によれば、少なくとも半導体チップの裏面に凹凸形状（放熱フィン形状）が直に形成され、表面積が増大する。これにより、優れた放熱効率を得る。また、半導体チップに分離する前の段階で、半導体ウェハ裏面への凹凸形状形成、すなわち、表面積が増大するよう加工される。半導体チップに分離された後でも、チップサイズパッケージとして有利な構成が保てる。この結果、より優れた放熱性が得られるＣＳＰの形態を有する高信頼性の半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置の構成であり、ＣＳＰ（チップサイズパッケージ）を示す投影図である。
【図２】本発明の第２実施形態に係る半導体装置、ＣＳＰを示す投影図である。
【図３】本発明の第３実施形態に係る半導体装置、ＣＳＰを示す投影図である。
【図４】本発明の第４実施形態に係る半導体装置、ＣＳＰを示す投影図である。
【図５】本発明の第５実施形態に係る半導体装置の製造方法を示す流れ図である。
【図６】図５中のある処理を実現するための一具体例を示す概観図。
【図７】図５中のある処理を実現するための一具体例を示す概観図。
【図８】図５中のある処理を実現するための一具体例を示す概観図。
【図９】図５中のある処理を実現するための一具体例を示す概観図。
【図１０】図５中のある処理を実現するための一具体例を示す概観図。
【図１１】図５中のある処理を実現するための一具体例を示す概観図。
【図１２】図５中のある処理を実現するための一具体例を示す概観図。
【図１３】図５中のある処理を実現するための一具体例を示す概観図。
【図１４】本発明の第６実施形態に係る半導体装置の製造方法を示す流れ図である。
【図１５】図１４中のある処理を実現するための一具体例を示す概観図。
【図１６】図１４中のある処理を実現するための一具体例を示す概観図。
【符号の説明】
１０，２０，３０，４０…ＣＳＰ（チップサイズパッケージ）、１１…半導体チップ、１２…インターポーザ、１３…外部端子、１４…部材、１５，１６，１７，１８…凹凸形状、１６１…枠体、１９…銅薄膜、ＢＭＰ…バンプ、Ｓ１〜Ｓ４…処理ステップ。
【図１】
2004134480.tif 000003
【図２】
2004134480.tif 000004
【図３】
2004134480.tif 000005
【図４】
2004134480.tif 000006
【図５】
2004134480.tif 000007
【図６】
2004134480.tif 000008
【図７】
2004134480.tif 000009
【図８】
2004134480.tif 000010
【図９】
2004134480.tif 000011
【図１０】
2004134480.tif 000012
【図１１】
2004134480.tif 000013
【図１２】
2004134480.tif 000014
【図１３】
2004134480.tif 000015
【図１４】
2004134480.tif 000016
【図１５】
2004134480.tif 000017
【図１６】
2004134480.tif 000018