(57)【要約】【課題】　本発明は、配線抵抗に起因する電圧降下の影響を抑え、表示装置の画質を均質なものとすることを目的とする。また、駆動回路部と入出力端子とを電気的に接続する配線の遅延を抑え、駆動回路部の動作速度を向上させることを目的とする。【解決手段】　本発明では、半導体装置に用いる配線として、配線抵抗の低抵抗化を実現する銅を含む配線を微細化して用いるとともに、銅の拡散を防ぐバリア性の導電膜（以下、バリア性導電膜）を薄膜トランジスタ（以下、ＴＦＴと表記する）との間に設けることによりＴＦＴの半導体層に銅が拡散することなく銅を含む配線を形成することを特徴とする。なお、銅を含む配線は、銅を主成分とする導電膜と、銅の拡散に対するバリア性を有するバリア性導電膜との積層膜からなる配線であり、銅を主成分とする導電膜の線幅を細くするための微細加工することを特徴とする。【選択図】　図１
2004134788.tif 000002
【特許請求の範囲】
【請求項１】
　導電膜を積層してなる配線を有する半導体装置の作製方法であって、
　絶縁表面上にバリア性を有する第１の導電膜を形成し、
　前記第１の導電膜をエッチング法により所望の形状とし、
　前記第１の導電膜上に銅を主成分とする第２の導電膜をマスクの開口部を介して形成し、さらにドライエッチング法により前記第２の導電膜の幅を細くすることを特徴とする半導体装置の作製方法。
【請求項２】
　導電膜を積層してなる配線を有する半導体装置の作製方法であって、
　絶縁表面上に半導体層を形成し、
　前記半導体層上に第１の絶縁膜を形成し、
　前記第１の絶縁膜上にバリア性を有する第１の導電膜を形成し、
　前記第１の導電膜をエッチング法により所望の形状とし、
　前記第１の導電膜上に銅を主成分とする第２の導電膜をマスクの開口部を介して形成し、さらにドライエッチング法により前記第２の導電膜の幅を細くし、
　前記第１および前記第２の導電膜からなる第１の配線をマスクとして前記半導体層に不純物元素を添加して不純物領域を形成し、
　前記第１の配線を覆って第２の絶縁膜を形成し、
　前記第２の絶縁膜の一部に前記不純物領域に達するコンタクトホールを形成し、
　前記第２の絶縁膜上に前記不純物領域と電気的に接続された第２の配線を形成することを特徴とする半導体装置の作製方法。
【請求項３】
　請求項２において、
　前記第２の絶縁膜上にバリア性を有する第３の導電膜をエッチング法により所望の形状とし、
　前記第３の導電膜上に銅を主成分とする第４の導電膜をマスクの開口部を介して形成し、さらにドライエッチング法により前記第４の導電膜の幅を細くすることにより、
　前記第２の配線を形成することを特徴とする半導体装置の作製方法。
【請求項４】
　導電膜を積層してなる配線を有する半導体装置の作製方法であって、
　不純物領域を一部に含む半導体層、および前記半導体層上に第１の絶縁膜を介して形成されたゲート電極上に第２の絶縁膜を形成し、
　前記第２の絶縁膜の一部に前記不純物領域に達するコンタクトホールを形成し、
　前記第２の絶縁膜上にバリア性を有する第１の導電膜をエッチング法によりパターン形成し、
　前記第１の導電膜上に銅を主成分とする第２の導電膜をマスクの開口部を介して形成し、さらにドライエッチング法により前記第２の導電膜の幅を細くすることにより、
　前記第２の絶縁膜上に前記不純物領域と電気的に接続された配線を形成することを特徴とする半導体装置の作製方法。
【請求項５】
　請求項１乃至請求項４のいずれか一において、
　前記第１の導電膜は、ＴｉＮを主成分とする材料からなることを特徴とする半導体装置の作製方法。
【請求項６】
　請求項１乃至請求項４のいずれか一において、
　前記第１の導電膜は、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＣ、ＴａＣ、または珪素を含む導電膜のいずれか一種とＴｉを主成分とする材料との積層膜を用いることを特徴とする半導体装置の作製方法。
【請求項７】
　請求項１乃至請求項４のいずれか一において、
　前記第１の導電膜は、Ｔｉ、Ａｌ、Ｔａ、Ｗのいずれか一種又は複数種で形成された導電膜上に、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＣ、ＴａＣ、または珪素を含む導電膜のいずれか一種からなる導電膜が形成された積層膜を用いることを特徴とする半導体装置の作製方法。
【請求項８】
　請求項１乃至請求項７のいずれか一において、
　前記第２の導電膜を覆って、窒化珪素、窒化酸化珪素、窒化アルミニウム、または窒化酸化アルミニウムのいずれか一からなるバリア性を有する絶縁膜をスパッタリング法により形成することを特徴とする半導体装置の作製方法。
【請求項９】
　請求項３において、
　前記第３または前記第４の導電膜を覆って、窒化珪素、または窒化酸化珪素からなるバリア性を有する絶縁膜をスパッタリング法により形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、半導体素子（代表的にはトランジスタ）をデバイスとして用いた半導体装置の分野における配線形成に関し、配線の低抵抗化に係る技術分野及びその微細化に係る技術分野に属する。
【背景技術】
【０００２】
　近年、絶縁表面上に形成された半導体薄膜（厚さ数百〜数千ｎｍ程度）を用いてＴＦＴを作製する技術が開発されている。ＴＦＴは集積回路（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ；ＩＣ）や電気光学装置のような半導体装置に広く応用され、特に液晶表示装置や発光装置等を含む表示装置のスイッチング素子として開発が急がれている。
【０００３】
　中でも、モニターやテレビ等の表示装置は、用途が拡大し、量産化が進んでいることから、更に、画面サイズの大面積化、高精細化、高開口率化、高信頼性の要求が高まっている。
【０００４】
　ところが、表示装置を駆動させる上で問題となる現象に配線抵抗による電圧降下（ＩＲドロップともいう）がある。これは同一配線であっても電源からの距離が遠くなるに従って電圧が低下してしまうという現象である。この問題は特に配線長が長くなった場合に顕著であり、表示装置の大画面化にとって大きな障害となっている。
【０００５】
　すなわち、配線抵抗に起因する電圧降下によって所望の電圧を伝達することが不可能となり、その結果として画素部において画質の均質性を著しく損ねるといった不具合を生じる。こういった問題を配線の両端から電圧を加えるなどの工夫により改善しようとする試みがなされている。しかしながら、配線を長く引きまわすことになるため結局は電圧降下の影響を無視できない。
【０００６】
　また、同一基板上に駆動回路部（典型的にはゲート駆動回路及びソース駆動回路を含む）を一体形成したモノリシック型の表示装置を形成する場合、駆動回路部と電気信号の入力端子との間を引きまわす配線の配線抵抗が問題となる。配線抵抗は電気信号の遅延を招き、ゲート駆動回路やソース駆動回路の動作速度を低下させてしまう恐れがある。
【０００７】
　以上のように、配線抵抗に起因する電圧降下や信号の遅延によって画質の均質性を著しく損ねたり、駆動回路部の動作速度が極端に低下したりするといった不具合を生じる。こういった問題は、対角数十インチといった大画面の表示装置においては特に顕著な問題となる。
【０００８】
　これに対して、低抵抗な材料を用いることで配線抵抗の低抵抗化を図るという報告がされている（例えば、特許文献１参照。）。しかし、このような場合には、低抵抗な材料として銅を用い、銅配線をダマシン技術により形成するために微細加工が困難であり、また、ＣＭＰ技術を用いた際におけるパーティクル汚染といった問題を有している。
【０００９】
　その他、配線抵抗に起因する電圧降下の影響を抑えるために、素子の形成された基板と硬度の大きいプリント配線板（ＰＷＢ：Printed wiring board）とを導電体（異方導電性フィルムまたはバンプ）により電気的に接続し、素子形成基板に形成された各種配線（第１の配線群）の抵抗を低減させるといった技術が知られている（例えば、特許文献２参照。）。
【００１０】
【特許文献１】特開２０００−５８６５０号公報
【特許文献２】特開２００１−２３６０２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
　本発明は、上述のような配線抵抗に起因する電圧降下の影響を抑え、表示装置の画質を均質なものとすることを目的とする。また、駆動回路部と入出力端子とを電気的に接続する配線の遅延を抑え、駆動回路部の動作速度を向上させることを目的とする。
【課題を解決するための手段】
【００１２】
　本発明では、上記課題を解決するために半導体装置に用いる配線として、配線抵抗の低抵抗化を実現する銅を含む配線を微細化して用いるとともに、銅の拡散を防ぐバリア性の導電膜（以下、バリア性導電膜）を薄膜トランジスタ（以下、ＴＦＴと表記する）との間に設けることによりＴＦＴの半導体層に銅が拡散することなく銅を含む配線を形成することを特徴とする。
【００１３】
　なお、本発明における銅を含む配線とは、少なくとも銅を主成分とする導電膜と、銅の拡散に対するバリア性を有するバリア性導電膜との積層膜からなる配線である。また、三層以上の積層構造を形成する場合には、その間の層に銅を主成分とする導電膜を設けてもよい。但し、銅を主成分とする導電膜とＴＦＴの活性層との間にはバリア性導電膜を有している必要がある。ここで、銅を主成分とする導電膜とは、銅もしくは銅含有率が５０重量％、好ましくは９０重量パーセント以上の膜をいう。
【００１４】
　また、銅を主成分とする導電膜は、マスクを用いたＤＣスパッタリング法もしくは、蒸着法により形成し、さらにドライエッチング法を用いて銅を主成分とする導電膜の線幅を細くするための微細加工することを特徴とする。なお、ここで用いるマスクとは、ステンレス、ニッケル、ガラス、または石英を材料として形成されており、その開口部におけるピッチは５μｍ以上のものを用いる。また、本発明において、銅を主成分とする導電膜は、０．１〜１μｍの膜厚で形成するのが好ましい。
【００１５】
　なお、本発明において銅を含む配線は、ソース線（信号線）、ゲート線（走査線）、電流供給線、および引き回し配線を形成することを特徴とする。
【００１６】
　また、本発明に用いる銅は、上述したようにＴＦＴの電気的特性にとって好ましくない材料であることから、本発明では、ＴＦＴの活性層に銅が侵入しないように少なくとも活性層と銅を主成分とする導電膜との間に銅に対するバリア性を有するバリア性導電膜を設けることを特徴とする。このバリア性導電膜は、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）又は窒化タングステン（ＷＮ）から選ばれた一種或いは複数種の積層膜を用いることができる。
【００１７】
　以上より、本発明の構成は、導電膜を積層してなる配線を有する半導体装置の作製方法であって、絶縁表面上にバリア性を有する第１の導電膜を形成し、前記第１の導電膜をエッチング法により所望の形状とし、前記第１の導電膜上に銅を主成分とする第２の導電膜をマスクの開口部を介して形成し、さらにドライエッチング法により前記第２の導電膜の幅を細くすることを特徴とする半導体装置の作製方法である。
【００１８】
　また、本発明の配線の作製方法により走査線を作製する場合についても本発明に含めるものとする。
【００１９】
　なお、本発明の別の構成は、導電膜を積層してなる配線を有する半導体装置の作製方法であって、絶縁表面上に半導体層を形成し、前記半導体層上に第１の絶縁膜を形成し、前記第１の絶縁膜上にバリア性を有する第１の導電膜を形成し、前記第１の導電膜をエッチング法により所望の形状とし、前記第１の導電膜上に銅を主成分とする第２の導電膜をマスクの開口部を介して形成し、さらにドライエッチング法により前記第２の導電膜の幅を細くし、前記第１および前記第２の導電膜からなる第１の配線をマスクとして前記半導体層に不純物元素を添加して不純物領域を形成し、前記第１の配線を覆って第２の絶縁膜を形成し、前記第２の絶縁膜の一部に前記不純物領域に達するコンタクトホールを形成し、前記第２の絶縁膜上に前記不純物領域と電気的に接続された第２の配線を形成することを特徴とする半導体装置の作製方法である。
【００２０】
　なお、上記構成において、前記第２の絶縁膜上にバリア性を有する第３の導電膜をエッチング法により所望の形状とし、前記第３の導電膜上に銅を主成分とする第４の導電膜をマスクの開口部を介して形成し、さらにドライエッチング法により前記第４の導電膜の幅を細くすることにより、前記第２の配線を形成することを特徴とする半導体装置の作製方法である。
【００２１】
　また、本発明の別の構成は、導電膜を積層してなる配線を有する半導体装置の作製方法であって、不純物領域を一部に含む半導体層、および前記半導体層上に第１の絶縁膜を介して形成されたゲート電極上に第２の絶縁膜を形成し、前記第２の絶縁膜の一部に前記不純物領域に達するコンタクトホールを形成し、前記第２の絶縁膜上にバリア性を有する第１の導電膜をエッチング法によりパターン形成し、前記第１の導電膜上に銅を主成分とする第２の導電膜をマスクの開口部を介して形成し、さらにドライエッチング法により前記第２の導電膜の幅を細くすることにより、前記第２の絶縁膜上に前記不純物領域と電気的に接続された配線を形成することを特徴とする半導体装置の作製方法である。
【００２２】
　さらに上記各構成において、前記第２の導電膜を覆って、窒化珪素、窒化酸化珪素、窒化アルミニウム、または窒化酸化アルミニウムのいずれか一からなるバリア性を有する絶縁膜をスパッタリング法により形成することを特徴とする半導体装置の作製方法である。
【００２３】
　本発明において、銅を含む配線を形成することにより配線抵抗を低減すると共に大電流を流すことができる。そのため、電圧降下や信号波形のなまりを低減することができる。
【００２４】
　また、本発明においては、銅を含む配線の微細化が可能であることから配線や電極の面積を小さくすることができる。なお、本発明により形成された銅を含む配線を用いる場合には、５インチ以上の中型、大型のパネルを作製し、配線に大電流が流れる場合には特に効果的である。
【発明の効果】
【００２５】
　本発明を実施することにより、発光装置や液晶表示装置などの半導体装置において、大画面化を実現する際に問題となる配線抵抗により生じる電圧降下や信号遅延を低減し、駆動回路部の動作速度の向上及び画素部における画像の均質性を向上させることができる。
【発明を実施するための最良の形態】
【００２６】
　本発明の実施形態について以下に説明する。
【００２７】
（実施の形態１）
　本発明における銅を含む配線の作製方法について、図１を用いて説明する。
【００２８】
　図１（Ａ）において、基板１０１上に第１の導電膜１０２がパターン形成されている。なお、ここで形成される第１の導電膜１０２の材料としては、後で形成される銅を主成分とする導電膜からの銅の侵入を防ぐためのバリア性を有するＴｉＮ、ＴａＮ、ＷＮ、ＴｉＣ、ＴａＣ、または珪素を含む導電膜などを用いることができる。さらにこれらの材料と組み合わせてＴｉ、Ａｌ、Ｔａ、またはＷ等の材料を用いることができる。
【００２９】
　なお、第１の導電膜は、スパッタリング法により形成され、ドライエッチング法によりパターニングされる。また、このときの第１の導電膜は、３０〜４０μｍの線幅で形成する。
【００３０】
　次に、図１（Ｂ）に示すようにマスク１０３を用いたスパッタリング法により、第２の導電膜１０４をパターン形成する（図１（Ｃ））。なお、ここではマスク１０３としてメタルマスクを用いる。
【００３１】
　また、ここで形成される第２の導電膜１０４は、銅を主成分とする材料により形成され、０．１〜１μｍの膜厚で形成される。
【００３２】
　次に、第２の導電膜１０４上にレジスト１０５が形成され、レジスト１０５をマスクとして、ドライエッチング法により微細加工され、１０６に示す形状を得る（図１（Ｅ））。なお、この場合における第２の導電膜１０４の線幅は、５〜２０μｍとなる。なお、エッチングの方法としては、塩素を含むガスを用いてドライエッチングを行うものとし、エッチング処理室内部を減圧（真空も含む）させ、基板表面を加熱、もしくは光照射することにより行う。
【００３３】
　なお、ここでは、図示しないが図１（Ｅ）の配線を形成した後で、第２の導電膜に含まれる銅の拡散を防ぐためにバリア性を有する絶縁膜（バリア性絶縁膜）を形成するのが好ましい。バリア性絶縁膜に用いる材料としては、窒化珪素、酸化窒化珪素、窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（ダイヤモンドライクカーボン）膜、窒化炭素（ＣＮ）等を用いることができる。
【００３４】
（実施の形態２）
　本実施の形態２では、表示装置の画素部に形成され、ソース側駆動回路からの信号を各画素に入力するための信号線（本実施の形態においては、電流供給線も含む）に銅を含む配線を用いる場合について説明する。なお、本実施の形態に示す表示装置には、一対の電極間に電界発光層をはさんで形成された発光素子を有する発光装置の場合について説明する。
【００３５】
　発光装置は、画素部に図２（Ａ）で示す画素を複数マトリクス状に有している。
なお、各画素は、信号線２０１、電流供給線２０２、走査線２０３、複数のＴＦＴ（２０４、２０５）、容量素子２０６、および発光素子２０７をそれぞれ有する。なお各ＴＦＴ（２０４、２０５）は、シングルゲート構造に限らず、ダブルゲート構造やトリプルゲート構造といったマルチゲート構造を有していてもよい。
【００３６】
　次に、図２（Ｂ）に図２（Ａ）の上面図を示す。なお、ここでは、信号線２０１、電流供給線２０２、走査線２０３、複数のＴＦＴ（２０４、２０５）、容量素子２０６が形成されており、発光素子の第１の電極となる画素電極形成前の状態を示す。なお、画素電極は、図２（Ｂ）の破線部２０９に後に形成される。
【００３７】
　また、信号線２０１、および電流供給線２０２は、それぞれバリア性導電膜２０１ａ、２０２ａ）、および銅を主成分とする導電膜（２０１ｂ、２０２ｂ）の積層膜により形成されている。
【００３８】
　なお、図２（Ｂ）における接続関係については、ＴＦＴ２０４のソース領域またはドレイン領域のいずれか一方が信号線２０１と接続され、他方が容量素子２０６およびＴＦＴ２０５のゲート電極と接続されている。また、走査線２０３の一部はＴＦＴ２０４のゲート電極となっている。さらに、ＴＦＴ２０５のソース領域またはドレイン領域のいずれか一方は、後に形成される画素電極２０９と接続され、他方は電流供給線２０２と接続されている。また、容量素子２０６は電流供給線２０２と活性層とが積層された領域に形成されている。
【００３９】
　次に、図２（Ｂ）に示すＡ−Ａ’の断面図として構造の異なるものについて、図２（Ｃ）〜（Ｅ）により詳細に説明する。
【００４０】
　まず、図２（Ｃ）において、２１１は、絶縁表面を有する基板であり、ガラス基板、セラミック基板、石英基板、シリコン基板又はプラスチック基板（プラスチックフィルムを含む。）を用いることができる。
【００４１】
　次に、基板２１１上に、下地膜として酸化窒化シリコン膜２１２ａと、酸化窒化シリコン膜２１２ｂとを積層する。勿論、これらの材料に限定する必要はない。
【００４２】
　次に、酸化窒化シリコン膜２１２ｂ上にはＴＦＴ２０５の半導体層及び容量素子２０６領域に設けられる半導体層（合わせて半導体層２１３という）が設けられ、前記半導体層はソース領域、ドレイン領域、チャネル形成領域が設けられ、適宜ＬＤＤ領域やゲート電極と重なるＧＯＬＤ構造を形成することもできる。
【００４３】
　またＴＦＴの半導体層２１３はゲート絶縁膜２１４に覆われ、その上に窒化タンタル（ＴａＮ）２１５とタングステン（Ｗ）２１６とが積層されたゲート電極が設けられている。なお、ゲート絶縁膜２１４は本実施の形態では酸化窒化シリコン膜を用いる。また、ゲート電極の金属膜は相互に選択比が高いため、エッチング条件を選択することにより、このような構造とすることが可能である。このエッチング条件については、本出願人による特開２００１−３１３３９７号公報を参照すれば良い。
【００４４】
　ゲート電極を覆う絶縁膜２１７として窒化シリコン膜もしくは窒化酸化シリコン膜が設けられている。本実施の形態では、プラズマＣＶＤ法を用いて、窒化酸化シリコン膜を形成する。さらに、絶縁膜２１７上には平坦化を目的として、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、スパッタ法やＣＶＤ法や塗布法による無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、またはこれらの積層など用いて層間絶縁膜２１８ａを形成する。また、層間絶縁膜として他に、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料（代表的にはシロキサン系ポリマー）を用いて形成してもよい。
【００４５】
　次いで、層間絶縁膜２１８ａ上に、窒化絶縁膜（代表的には、窒化珪素膜又は窒化酸化珪素膜）からなる第１のバリア性絶縁膜２１９を形成する。本実施の形態ではバリア性絶縁膜２１９に窒化珪素膜を用いる。その後、ウェットエッチング法又はドライエッチング法を用いてバリア性絶縁膜２１９、層間絶縁膜２１８ａ、絶縁膜２１７及びゲート絶縁膜２１４にコンタクトホール（開口部）を形成する。
【００４６】
　なお、図２（Ｃ）に示す層間絶縁膜２１８ａに設けられたコンタクトホールは、下に向かうにつれ直径が小さくなるテーパ形状を有し、層間絶縁膜２１８ａの上面とコンタクトホールの斜面と（コンタクトホールの角部）のなす角度（図２（Ｃ）に２２１ａで示す部分）は９５〜１３５度程度である。
【００４７】
　次に、バリア性を有する導電性材料を用いてバリア性導電膜２０１ａ、２０２ａを形成し、エッチング法（ドライエッチング法、またはウェットエッチング法）によりパターニングを行う。
【００４８】
　次に、バリア性導電膜２０１ａ、２０２ａ上にそれぞれ銅を主成分とする導電膜２０１ｂ、２０２ｂをメタルマスクを用いたスパッタリング法によりパターン形成し、さらに、ドライエッチング法を用いて微細加工をする。なお、導電膜２０１ｂ、２０２ｂの作製方法については、実施の形態１を参照すればよい。
【００４９】
　なお、以上により、バリア性導電膜２０１ａ、２０２ａと銅を主成分とする導電膜２０１ｂ、２０２ｂとの積層膜により形成された信号線２０１及び電流供給線２０２が形成される。
【００５０】
　次に、図２（Ｄ）により、コンタクトホールの角部（図２（Ｄ）に２２１ｂで示す部分）が丸みを帯び、下に向かうにつれ直径が小さくなる形状を有する構造について示す。なお、層間絶縁膜２１８ｂの材料は、２１８ａと同様の材料を用いればよい。また、この場合の層間絶縁膜２１８ｂの材料として、感光性または非感光性の有機材料を用い、ウェットエッチング法又はドライエッチング法を使用してコンタクトホールを形成すればよい。
【００５１】
　さらに、図２（Ｅ）により、図２（Ｄ）よりもコンタクトのテーパの形状が異なっており、コンタクトホールの角部（図２（Ｅ）に２２１ｃで示す部分）が丸みを帯び、かつコンタクトホールが、異なる２つ以上の曲率半径を有する斜面を有する構造について示す。このとき層間絶縁膜２１８ｃの材料として、層間絶縁膜２１８ａ、２１８ｂと同様の材料を用い、ウェットエッチング法又はドライエッチング法を使用してコンタクトホールを形成すればよい。
【００５２】
　このように層間絶縁膜に形成されるコンタクトホールの形状により、ＴＦＴ２０５に設けられる配線２２０の段切れを防止することができる。
【００５３】
　なお、図２（Ｃ）〜（Ｅ）に示すように銅を主成分とする導電膜（２０１ｂ、２０２ｂ）形成後、好ましくは、図３に示すように、銅を主成分とする導電膜（２０１ｂ、２０２ｂ）を覆う絶縁膜３０４を形成する。絶縁膜３０４は窒化シリコン（ＳｉＮ）、窒化酸化シリコン（ＳｉＮＯ）を用いて形成すればよい。なお、本実施の形態では窒化シリコンを高周波スパッタ法により形成する。このように銅を主成分とする導電膜（２０１ｂ、２０２ｂ）を絶縁膜３０４で覆うことにより、膜中に含まれる銅がＴＦＴの活性層へ拡散するのを防ぐことができる。
【００５４】
　次に、フォトリソグラフィーにより絶縁膜３０４の一部であって、配線２２０と重なる位置に開口部を形成し、画素電極２２２を形成する。このとき、開口部を介して画素電極２２２と配線２２０とが電気的に接続される（図３（Ａ））。
【００５５】
　なお、図３（Ｂ）〜（Ｄ）は、配線２２０、絶縁膜３０４、または画素電極２２２の作製順序、その他、絶縁膜３０４の開口部の作製方法が異なる場合の構成である。
【００５６】
　例えば、図３（Ｂ）は、図２（Ｃ）に示す構成と異なり、画素電極２２２を形成した後、バリア性導電膜からなる配線２２０、バリア性導電膜、および銅を主成分とする導電膜との積層膜からなる信号線２０１、および電流供給線２０２を形成し、最後に、絶縁膜３０４を形成する構成である。
【００５７】
　また、図３（Ｃ）に示す構成は、図３（Ａ）と同様に、配線２２０、信号線２０１及び電流供給線２０２を形成した後、絶縁膜３０４を形成する。しかし、この場合には、絶縁膜３０５を形成し、絶縁膜３０５上に第２のバリア性絶縁膜３０６を形成する。そして絶縁膜３０５及び第２のバリア性絶縁膜３０６に開口部を形成し、前記開口部において、配線２２０と電気的に接続される画素電極２２２を形成する構成である。なお、絶縁膜３０５は層間絶縁膜２１８ａと同様の材料や方法で形成し、第２のバリア性絶縁膜３０６は第１のバリア性絶縁膜２１９と同様の材料や方法で形成すればよい。
【００５８】
　また、図３（Ｄ）に示す構成は、絶縁膜３０４の作製方法が図３（Ａ）〜（Ｃ）と異なり、マスクを用いて銅を含む配線上のみに絶縁膜３０４を形成する構成である。そのため、この場合には、フォトリソグラフィーを用いて絶縁膜３０４に開口部を形成する必要がない。なお、図３（Ｄ）に示す構成は、図３（Ａ）〜（Ｃ）に示す構成の絶縁膜３０４の作製方法に適応させることが可能である。
【００５９】
　なお、図３（Ｄ）に示すように銅を含む配線上にのみ絶縁膜３０４を形成する場合には、バリア性導電膜２０１ａ、２０２ａと同じ材料で形成することもできる。
【００６０】
　さらに、図４では、図３で画素電極２２２まで形成した後、画素電極の端部や、配線、信号線および走査線を覆ってバンク（隔壁、障壁、土手などとも呼ばれる）を形成し、画素電極上に発光素子の発光層、および第２の電極を作製する方法について説明する。
【００６１】
　図４（Ａ）は、図３（Ａ）に示した構成に加えて、全面に絶縁膜３０５を形成した後、画素電極２２２上に開口部を形成して得られる。絶縁膜３０５は、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、ＣＶＤ法やスパッタ法や塗布法による無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、またはこれらの積層などを用いて形成する。また、他に、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料（代表的にはシロキサン系ポリマー）を用いて形成してもよい。なお、絶縁膜３０５に感光性の有機材料を用いる場合、感光性の有機材料は大きく分けて２種類、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型があるが、本発明においてはどちらを用いることもできる。
【００６２】
　次に、開口部に有機化合物を含む発光層３１０を形成し、発光層３１０の上に第２の電極３０７を形成する。また、発光層３１０の形成前、または形成後において、真空加熱を行って脱気を行うことが好ましい。なお、有機化合物を含む層３１０は、極めて薄いため、第１の電極の表面は平坦であることが好ましく、例えば、画素電極２２２のパターニング前、またはパターニング後に化学的及び機械的に研磨する処理（ＣＭＰ技術等）により平坦化を行ってもよい。さらに、画素電極２２２の表面における清浄度を向上させるため、異物（ゴミなど）をクリーニングするための洗浄（ブラシ洗浄やベルクリン洗浄）を行ってもよい。
【００６３】
　なお、図４（Ａ）に示す絶縁膜３０５の開口部は、下に向かうにつれ直径が小さくなるテーパ形状を有し、絶縁膜３０５の上面と開口部の斜面と（開口部の角部）のなす角度は９５〜１３５度程度である。
【００６４】
　そして図４（Ｂ）は、開口部の角部が角度を有するテーパの形状となっている図４（Ａ）と異なり、開口部の角部が丸みを帯び、下に向かうにつれ直径が小さくなっている。このとき絶縁膜３０５の材料として、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）を用い、ウェットエッチング法又はドライエッチング法を使用して開口部を形成すればよい。
【００６５】
　また図４（Ｃ）は、更に開口部のテーパの形状が異なっており、開口部の角部は丸みを帯び、且つ開口部は、異なる２つ以上の曲率半径を有する斜面を有している。このとき絶縁膜３０５の材料として、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）を用い、ウェットエッチング法又はドライエッチング法を使用して開口部を形成すればよい。
【００６６】
　なお、図４（Ｃ）における絶縁膜３０５の開口部の形状について、３０８で示す部分の拡大図を図４（Ｄ）に示す。すなわち、絶縁膜３０５の下端部は、画素電極２２２の上面に接し、画素電極２２２と前記下端部との接線の上方の曲率中心（Ｏ1）及び第１の曲率半径（Ｒ1）により決まる曲面状の側面を有する。そして、絶縁膜３０５の上端部は、絶縁膜３０５の上面に接し、上端部と上面との接線の下方の曲率中心（Ｏ2）及び第２の曲率半径（Ｒ2）により決まる曲面状の側面を有する。
【００６７】
　なお、図４（Ａ）〜（Ｃ）は、図３（Ａ）に示す構成を用いて説明したが、図３（Ｂ）〜（Ｄ）、更に図２（Ａ）〜（Ｅ）に示した構成のいずれとも組み合わせて用いることが可能である。
【００６８】
　次に、本発明において形成される配線の具体的な積層構造について図５により説明する。なお、図５は、図４において領域ｂ（３０９）で示す部分の構造を示している。
【００６９】
　図５（Ａ）は、絶縁膜５０１上にバリア性導電膜５０２として、Ｔｉ膜とＴｉＮ膜とが積層形成されている。すなわち、絶縁膜５０１上に初めに形成されるのはＴｉ膜であり、Ｔｉ膜上にＣｕに対するバリア性を有するＴｉＮ膜が形成されている。また、バリア性導電膜５０２上に銅を主成分とする導電膜５０３として、Ｃｕ膜が形成されている。なお、ここでは、銅膜の上にＳｉＮ膜からなるバリア性絶縁膜５０４が形成されている。
【００７０】
　また、図５（Ｂ）には、バリア性導電膜５０２がさらに積層されている構造を示す。すなわち、Ｔｉ膜、Ａｌ膜、およびＴｉＮ膜との積層膜である。
【００７１】
　また、図５（Ｃ）には、バリア性導電膜５０２の構造が、Ｔｉ膜とＴａＮ膜との積層構造を有する場合を示し、図５（Ｄ）には、Ｔｉ膜とＷＮ膜との積層構造を有する場合について示す。なお、これらは、いずれも図５（Ａ）と同様にして、バリア性絶縁膜５０４が形成されている。
【００７２】
　なお、ここで示したのは、本発明の導電膜の積層により形成された配線構造の組み合わせの一例であり、上述した材料の組み合わせであれば図５に示す構造に限られることなく用いることができる。
【００７３】
（実施の形態３）
　本実施の形態では図６を参照して、ゲート電極に銅を含む配線を適応した例を説明する。
【００７４】
　図６（Ａ）は発光装置の一画素の等価回路を示している。図６（Ａ）に示すように、表示装置の一画素は、少なくとも信号線６０１、電流供給線６０２、走査線６０３、複数のＴＦＴ６０４、６０５、容量素子６０６、発光素子６０７を有する。なお各ＴＦＴは、シングルゲート構造でなく、ダブルゲート構造やトリプルゲート構造といったマルチゲート構造を有していてもよい。
【００７５】
　また図６（Ｂ）は、画素電極（発光素子の第１電極）６２２が形成された状態の図６（Ａ）の上面図を示し、信号線６０１、電流供給線６０２、走査線６０３、ＴＦＴ６０４、６０５、容量素子６０６、発光素子の画素電極６２２を有し、走査線６０３上及びＴＦＴ６０４のゲート電極として、バリア性導電膜６０３ａ上に銅を主成分とする導電膜６０３ｂを設ける。
【００７６】
　そして図６（Ｃ）は、図６（Ｂ）のＢ−Ｂ’における断面図を示す。まず図２と同様に、絶縁表面を有する基板６１１と、下地膜として酸化窒化シリコン膜６１２ａと、酸化窒化シリコン膜６１２ｂと、ＴＦＴ６０４及びＴＦＴ６０５の半導体膜６１３と、が設けられている。そして半導体膜６１３を覆うようにゲート絶縁膜６１４が設けられ、半導体膜上にバリア性導電膜６０３ａ及び銅を主成分とする導電膜６０３ｂを設ける。つまり本実施の形態では、ゲート電極に銅を含む配線を用いることを特徴とする。なお、銅を含む配線の形成方法は、実施の形態１を参照すればよい。またバリア性導電膜６０３ａは、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）又は窒化タングステン（ＷＮ）から選ばれた一種或いは複数種の積層膜を用いて形成する。このバリア性導電膜６０３ａは、拡散により銅が半導体膜６１３へ侵入しないための保護膜としての機能とを有している。
【００７７】
　ゲート電極と同じレイア（同一層）をパターニングすることにより、ゲート電極と同時に走査線６０３が形成されている。すなわち、走査線６０３はバリア性導電膜６０３ａと銅を主成分とする導電膜６０３ｂとの積層構造を有している。
【００７８】
　その後、ゲート電極又はレジストをマスクとして、該半導体膜はソース領域、ドレイン領域、チャネル形成領域を形成し、更に適宜ＬＤＤ領域やゲート電極と重なるＧＯＬＤ構造を形成する。なお、不純物が添加されているソース領域、ドレイン領域、ＬＤＤ領域又はＧＯＬＤ構造を不純物領域と呼ぶ。そして、ゲート電極を覆う絶縁膜６１７として窒化シリコン膜又は窒化酸化シリコン膜を設ける。
【００７９】
　次いで、加熱炉又はレーザを用いて不純物領域の活性化を行う。このとき活性化における加熱により、銅が拡散し半導体膜に侵入することを防ぐため、好ましくは、基板の裏面（半導体膜が形成されている面と反対の面）からレーザ（例えばエキシマレーザ）を照射して活性化を行う。なお更に好ましくは、バリア性導電膜６０３ａを形成した後、不純物領域を形成し、その後加熱炉又はレーザを用いて不純物領域を活性化し、銅を主成分とする導電膜６０３ｂを形成するとよい。
【００８０】
　更に、絶縁膜６１７上には平坦化を目的として、感光性又は非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン）、スパッタリング法やＣＶＤ法や塗布法による無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、シロキサン系ポリマー、又はこれらの積層など用いて層間絶縁膜６１８を形成する。
【００８１】
　次いで、層間絶縁膜６１８上に、窒化絶縁膜（代表的には、窒化珪素膜又は窒化酸化珪素膜）からなるバリア性絶縁膜６１９を形成する。なお、ここでいうバリア性絶縁膜とは、銅の拡散を防止する機能を有する絶縁膜をいう。本実施の形態ではバリア性絶縁膜６１９に窒化珪素膜を用いる。その後、ウェットエッチング法又はドライエッチング法を用いてバリア性絶縁膜６１９、層間絶縁膜６１８、絶縁膜６１７及びゲート絶縁膜６１４にコンタクト（開口部）を形成する。なお、コンタクトホールの形状、すなわち層間絶縁膜の形状は図２（Ｃ）〜（Ｅ）のいずれの構造を用いてもよい。
【００８２】
　そして、コンタクトホールに配線を形成し、ソース領域又はドレイン領域と接続される。このとき、同じレイヤ（同一層）をパターニングすることにより、同時に信号線６０１及び電流供給線６０２が形成される。その後、図３、図４に示すように発光層等を形成する。なお形成される画素電極においては、図３（Ａ）〜（Ｄ）のいずれの構成を用いてもよく、発光層を形成するときの絶縁膜等の構成は、図４（Ａ）〜（Ｃ）のいずれの構成を用いてもよい。
【００８３】
　このように、ゲート電極、走査線に銅を含む配線を適応することも可能である。
【００８４】
　以上のように、ゲート電極や走査線に銅を含む配線を適応することにより、電圧降下や波形のなまりを低減することができ、更には発光装置の狭額縁化を達成することができる。
【００８５】
（実施の形態４）
　本発明の作製方法により得られる配線は、表示装置の引き回し配線に用いることもできる。
【００８６】
　図７（Ａ）に示す基板７３１上には、駆動回路部であるソース側駆動回路７３２、ゲート側駆動回路７３３、および画素部７３４が形成されており、ソース側駆動回路７３２、ゲート側駆動回路７３３は、引き回し配線７３５により外部と接続されている。すなわち、ここで示す引き回し配線７３５に本発明の配線を用いることができる。ここでは、図示しないが、発光装置の場合には、電流供給線や、画素部７３４の各画素に形成された発光素子の第２の電極も同様に引き回し配線により外部と接続される。なお、本実施の形態において引き回し配線として形成される銅を含む配線の線幅は、９００〜１５００μｍとするのが好ましい。また、引き回し配線のＦＰＣとの接続部は、１００〜２００μｍ程度とするのが好ましい。
【００８７】
　なお、引き回し配線７３５は、接続部７３６において、ＦＰＣ７３７と接続される。
【００８８】
　ここで、図７（Ａ）に示す領域ａ（７３８）の構造について、図７（Ｂ）に詳細に示す。図７（Ｂ）において、７０１は、バリア性導電膜であり、７０２は、バリア性導電膜７０１上に積層して形成された銅を主成分とする導電膜である。そして、これらの積層により形成される配線７０３は第２の絶縁膜７１１により覆われている。また、第１の絶縁膜７０７に設けられたコンタクトホール７１６において、バリア性導電膜７０１は、走査線７１５と電気的に接続される。また、画素部７３４の画素電極と同時に形成される透明導電膜７０４は、その上に形成されている第２の絶縁膜７１１が除去されているので、図７（Ｂ）の上面図において、表面が露出している。
【００８９】
　また、図７（Ｃ）には、図７（Ｂ）のＡ−Ａ’における断面図を示す。まず、走査線と同時に形成された配線７０６上に、層間絶縁膜と同時に形成された第１の絶縁膜７０７が形成される。その後、第１の絶縁膜７０７にコンタクトホール（開口部）を形成し、引き回し配線となるバリア性導電膜７０１を形成し、コンタクトを介して配線７０６と接続される。次に、バリア性導電膜７０１上に銅を主成分とする導電膜７０２を形成するが、銅を主成分とする導電膜７０２はコンタクトホールの手前まで延在するようにパターニングする。そして、バリア性導電膜７０１と接するように透明導電膜７０４を形成する。このとき、透明導電膜７０４は第１の絶縁膜７０７上から延在して形成される。
【００９０】
　次に、第１の絶縁膜上にバリア性導電膜７０１及び銅を主成分とする導電膜７０２を覆うように第２の絶縁膜７１１を形成し、導電膜７０４の周囲（端、縁ともいう）を覆うように第２の絶縁膜７１１に開口部を形成する。すると、透明導電膜７０４が露出した状態となる（図７（Ｂ）の上面図参照）。なお、第１の絶縁膜７０７と第２の絶縁膜７１１とのマージンｄは、数μｍ、例えば３μｍとする。
【００９１】
　次に、図７（Ｄ）に保護回路７２０周辺の拡大図を示す。ＦＰＣとの接続領域付近（以下、接続領域）において、ＴＦＴの半導体層と同時に形成される半導体層が、矩形を有し階段状（ジグザグ）に設けられている。そして、半導体層７１２はバリア性導電膜７０１と、配線７０６とにコンタクトホールを介して接続され、保護回路として機能している。このような保護回路を設けることにより、半導体膜が抵抗として機能し、駆動回路部や画素部へ静電気等による過大な電流が流れることを防止することができる。また半導体層以外にＴＦＴを設けてもよい。さらに、半導体層と、ＴＦＴとを組み合わせて設けても良い。
【００９２】
　またＦＰＣの端子と、引き回し配線との接続は、引き回し配線の接続先が発光素子の電極や駆動回路部の配線とにより異なる。すなわち、引き回し配線の接続先が発光素子の電極の場合、極力低抵抗としたいため、配線の幅が広く設計されており、引き回し配線に対して２つのＦＰＣ端子が接続される。一方、引き回し配線の接続先が駆動回路の配線の場合、配線の幅が上記と比較すると狭く設計されており、引き回し配線に対して１つの端子が接続される。このように引き回し配線の接続先を考慮して、接続されるＦＰＣ端子の数を設定する。また保護回路は、発光素子の電極や駆動回路部の配線毎に設ければよい。
【００９３】
　そして図７（Ａ）の上面図には記載されないが、第２の絶縁膜７１１の開口部に導電体７０８を含む樹脂７１８を形成し、ＦＰＣ側に設けられた配線７０９を介してＦＰＣ７１０を接続する。
【００９４】
　以上のように本実例では、引き回し配線の必要箇所に銅を主成分とする導電膜７０２を設けることにより、配線抵抗が低減され、配線からの発熱を防止することができる。特に、 中型、大型のパネルになってくると配線に大電流を流すことが必要になり、本発明のように電気抵抗値が低い銅を主成分とする導電膜７０２を用いることは大電流を流すことができるという利点あり、有用である。
【００９５】
（実施の形態５）
　本実の形態５では、本発明の半導体装置のうちアクティブマトリクス型の発光装置の外観図について、図８により説明する。なお、図８（Ａ）は、発光装置を示す上面図、図８（Ｂ）は図８（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された８０１は駆動回路部（ソース側駆動回路）、８０２は画素部、８０３は駆動回路部（ゲート側駆動回路）である。また、８０４は封止基板、８０５はシール剤であり、シール剤８０５で囲まれた内側８０７は、空間になっている。
【００９６】
　なお、８０８はソース側駆動回路８０１及びゲート側駆動回路８０３に入力される信号を伝送するための引き回し配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）８０９からビデオ信号、クロック信号、スタート信号、リセット信号等を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【００９７】
　次に、断面構造について図８（Ｂ）を用いて説明する。素子基板８１０上には駆動回路部及び画素部が形成されているが、ここでは、駆動回路部であるソース側駆動回路８０１と、画素部８０２が示されている。
【００９８】
　なお、ソース側駆動回路８０１はｎチャネル型ＴＦＴ８２３とｐチャネル型ＴＦＴ８２４とを組み合わせたＣＭＯＳ回路が形成される。また、駆動回路を形成するＴＦＴは、公知のＣＭＯＳ回路、ＰＭＯＳ回路もしくはＮＭＯＳ回路で形成しても良い。また、本実施の形態では、基板上に駆動回路を形成したドライバー一体型を示すが、必ずしもその必要はなく、基板上ではなく外部に形成することもできる。
【００９９】
　また、画素部８０２はスイッチング用ＴＦＴ８１１と、電流制御用ＴＦＴ８１２とそのドレイン領域に電気的に接続された画素電極である第１の電極８１３とを含む複数の画素により形成される。なお、第１の電極８１３の端部を覆ってバンク８１４が形成されている。バンクは、図２（Ｃ）で示した層間絶縁膜２１８ａと同様の材料を用いて形成することができる。なお、層間絶縁膜８５０とバンク８１４との組み合わせは、無機材料−無機材料、有機材料−無機材料、無機材料−有機材料、有機材料−有機材料等の組み合わせを適宜適応することができる。ここでは、バンク８１４として、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。
【０１００】
　また、カバレッジを良好なものとするため、バンク８１４の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物８１４の材料としてポジ型の感光性アクリルを用いた場合、バンク８１４の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、バンク８１４として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
【０１０１】
　第１の電極８１３上には、電界発光層８１６、および第２の電極８１７がそれぞれ形成されている。ここで、第１の電極８１３に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。
【０１０２】
　また、電界発光層８１６は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。
【０１０３】
　さらに、電界発光層８１６上に形成される第２の電極（陰極）８１７に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ2、またはＣａＮ）を用いればよい。ここでは、発光が透過するように、第２の電極（陰極）８１７として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いる。
【０１０４】
　また、第２の電極８１７は全画素に共通の配線としても機能し、引き回し配線８０８を経由してＦＰＣ８０９に電気的に接続されている。
【０１０５】
　さらにシール剤８０５により封止基板８０４を素子基板８１０と貼り合わせることで、より上記効果を高めることができる。
【０１０６】
　すなわち、素子基板８０１、封止基板８０４、およびシール剤８０５で囲まれた空間８０７に発光素子８１８が備えられた構造になっている。
【０１０７】
　なお、シール剤８０５にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０１０８】
　また、本実施の形態では封止基板８０４を構成する材料としてガラス基板や石英基板の他、ＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
【０１０９】
　なお、本実施の形態５は実施の形態１乃至４と自由に組み合わせることができる。
【０１１０】
（実施の形態６）
　本発明の配線を用いて作製された半導体装置を用いて様々な電気器具を完成させることができる。その具体例について図９を用いて説明する。
【０１１１】
　図９（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の配線構造を有する半導体装置をその表示部２００３に用いることにより作製される。なお、本発明の配線構造を有する半導体装置は、配線抵抗の低減を可能とするものであるため大型の表示装置に適している。なお、表示装置には、液晶表示装置、発光装置などがあり、具体的には、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１１２】
　図９（Ｂ）は、ノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の配線構造を有する半導体装置をその表示部２２０３に用いることにより作製される。
【０１１３】
　図９（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の配線構造を有する半導体装置をこれら表示部Ａ、Ｂ２４０３、２４０４に用いることにより作製される。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１１４】
　以上の様に、本発明により作製された半導体装置の適用範囲は極めて広く、本発明の半導体装置をあらゆる分野の電気器具に適用することが可能である。また、本実の形態６の電気器具は実施の形態１乃至５を実施して作製された半導体装置を用いることにより完成させることができる。
【図面の簡単な説明】
【０１１５】
【図１】本発明の配線の作製工程を説明する図。
【図２】本発明の配線を信号線に用いた場合について説明する断面図。
【図３】本発明の配線を信号線に用いた場合について説明する断面図。
【図４】本発明の配線を信号線に用いた場合について説明する断面図。
【図５】本発明の配線構造の具体例について説明する図。
【図６】本発明の配線を走査線に用いた場合について説明する断面図。
【図７】本発明の配線を引き回し配線に用いた場合について説明する図。
【図８】発光装置について説明する図。
【図９】電気器具について説明する図。
【符号の説明】
【０１１６】
１０１　基板
１０２　第１の導電膜
１０３　マスク
１０４　第２の導電膜
１０５　レジスト
１０６　配線
【図１】
2004134788.tif 000003
【図２】
2004134788.tif 000004
【図３】
2004134788.tif 000005
【図４】
2004134788.tif 000006
【図５】
2004134788.tif 000007
【図６】
2004134788.tif 000008
【図７】
2004134788.tif 000009
【図８】
2004134788.tif 000010
【図９】
2004134788.tif 000011