(57)【要約】【課題】  ディプレッション型動作モードとベルセ（verse）型動作モードを有するヘテロ接合型電界効果トランジスタを提供する。【解決手段】  チャネル領域と、チャネル領域を介して対向して配置されたソース電極とドレイン電極と、少なくともチャネル領域を覆う絶縁層と、チャネル上の絶縁層上に形成されたゲート電極とからなるヘテロ接合型電界効果型トランジスタにおいて、  ソース電極とドレイン電極とは１導電型の第２半導体層上に形成され、逆導電型の第１半導体層は、第２半導体層とソース電極とドレイン電極上に形成され、ゲート電極は、第１半導体層上に絶縁膜を介して形成されていることを特徴とするヘテロ接合型電界効果型トランジスタ。【選択図】  図１
2004235624.tif 000002
【特許請求の範囲】
【請求項１】
チャネル領域と、前記チャネル領域を介して対向して配置されたソース電極とドレイン電極と、少なくとも前記チャネル領域を覆う絶縁層と、前記チャネル上の前記絶縁層上に形成されたゲート電極とからなる電界効果型トランジスタにおいて、
前記ソース電極とドレイン電極とは１導電型の第２半導体層上に形成され、逆導電型の第１半導体層は、前記第２半導体層と前記ソース電極と前記ドレイン電極上に形成され、
前記ゲート電極は、前記第１半導体層上に前記絶縁膜を介して形成されていることを特徴とする電界効果型トランジスタ。
【請求項２】
前記第１半導体層と前記第２半導体層とが、有機半導体材料又は有機／無機ハイブリッド化半導体材料からなる半導体材料であることを特徴とする請求項１に記載のヘテロ接合型電界効果トランジスタ。
【請求項３】
前記第１半導体層又は前記第２半導体層が単一半導体材料であることを特徴とする請求項２に記載のヘテロ接合型電界効果トランジスタ。
【請求項４】
前記第１半導体層又は前記第２半導体層の半導体材料は、二種類又はそれ以上の前記半導体材料を含み、これらの前記半導体材料を、混合し、共晶反応を起させ又は層状に複合することにより形成された半導体層であることを特徴とする請求項３に記載のヘテロ接合型電界効果トランジスタ。
【請求項５】
正孔移動度が１０-3ｃｍ2／Ｖ・ｓ以上であることを特徴とする請求項２に記載のヘテロ接合型電界効果トランジスタ。
【請求項６】
前記半導体材料が、銅フタロシアニン、ニッケルフタロシアニン、亜鉛フタロシアニン、コバルトフタロシアニン、白金フタロシアニン、遊離フタロシアニン、酸化チタンフタロシアニン、酸化バナジウムフタロシアニン、チオフェンオリゴマー、ポリチオフェン、ナフタセン、ペンタセン、ペリレン、ペリレンー３，４，９，１０−テトラカルボキシルク−３，４，９，１０−ジアンヒドライド（perylene−３，４，９，１０−teracarboxylic−３，４，９，１０−dianhydride）（以下、ＰＴＣＤＡと略記する）、及びフラーレンからなる群から選択された少なくとも一種以上のＰ型の半導体材料であることを特徴とする請求項２に記載のヘテロ接合型電界効果トランジスタ。
【請求項７】
前記半導体材料が、フッ化銅フタロシアニン、フッ化亜鉛フタロシアニン、フッ化第二鉄フタロシアニンおよびフッ化コバルトフタロシアニンからなる群から選択された少なくとも一種以上のＮ型の半導体材料であることを特徴とする請求項２に記載のヘテロ接合型電界効果トランジスタ。
【請求項８】
絶縁性基体上にゲート電極を形成する工程と、前記絶縁性基体と前記ゲート電極の上に絶縁層を形成する工程と、前記絶縁層の上に１導電型の第１半導体層を形成する工程と、前記第１半導体層の上にソース・ドレイン電極を形成する工程と、前記ソース・ドレイン電極と前記第１半導体層との上に逆導電型の第２半導体層を形成する工程とを有することを特徴するヘテロ接合型電界効果トランジスタの製造方法。
【請求項９】
絶縁性基体上に１導電型の第１半導体層を形成する工程と、前記第１半導体層の上にソース・ドレイン電極を形成する工程と、前記第１半導体層と前記ソース・ドレイン電極との上に逆導電型の第２半導体層を形成する工程と、前記第２半導体層の上にゲート絶縁層を形成する工程と、前記ゲート絶縁層の上にゲート電極を形成する工程とを有することを特徴するヘテロ接合電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合型半導体電界効果トランジスタ及びその製造方法に関する。特に、ゲート絶縁層を含むヘテロ接合型半導体電界効果トランジスタ（Heterojunction FET）及びその製造方法に関する。
【背景技術】
【０００２】
近年、有機半導体材料に関する研究は非常に活発になっている。有機電界効果トランジスタの特性は既に水素化アモルファスシリコン薄膜トランジスタ−（a-Si：HTFT）の水準を越えている。特に一部分の有機低分子の重合体（例えば、ペンタセン（Pentacene）、テトラセン（Tetracene）等）の室温でのキャリア移動度は既に１（ｃｍ2／Ｖ・ｓ）を超えている。従って、有機電界効果トランジスタはフレキシブル集積回路とアクティブマトリクス表示装置等において特に実際的な潜在応用能力を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一般的に従来の有機半導体材料は、高抵抗性の材料であり、有機半導体材料を用いた従来の電界効果トランジスタは、蓄積型動作モードである。電界効果トランジスタは、その動作モードにおいて、ゲート電圧が低い場合は、電界効果トランジスタの出力電流が小さくてオフ状態になる一方、ゲート電圧が高い場合は、電界効果トランジスタの出力電流が大きくてオン状態になる。そのために、このような素子は、ノーマリーオフ状態での動作モードに適用するものである。しかしながら、実際の応用には、ノーマリーオン状態でのディプレッション型動作モードに適用する電界効果トランジスタは必要で、且つそれにより低損、特性安定及び構造簡単な論理回路を実現できる。
【０００４】
本発明は、中国特許第０２１２９４５８.５（出願番号）では、サンドイッチ型有機半導体電界効果トランジスタが提出され、且つ二種類又はそれ以上の有機半導体材料で新規な半導体を形成する方法も提供されている。そのような方法により効率良く有機半導体電界効果トランジスタの総合特性の向上を図ることができ、特に効率良く閾値電圧の低下もできる。本発明は、二種類又はそれ以上の有機半導体材料でヘテロ接合型有機半導体を形成する方法を提供し、中国特許第０２１２９４５８.５に公開したディバイス配置によりディプレッション型動作モードのディバイスを実現できると共に、スーパベルセ（super verse）型動作モードも実現できる。
【課題を解決するための手段】
【０００５】
上述の目的を達成するために、本発明のヘテロ接合型電界効果トランジスタは、チャネル領域と、チャネル領域を介して対向して配置されたソース電極とドレイン電極と、少なくともチャネル領域を覆う絶縁層と、チャネル上の絶縁層上に形成されたゲート電極とからなる電界効果型トランジスタにおいて、
ソース電極とドレイン電極とは１導電型の第２半導体層上に形成され、逆導電型の第１半導体層は、第２半導体層とソース電極とドレイン電極上に形成され、
ゲート電極は、第１半導体層上に絶縁膜を介して形成されていることを特徴とするヘテロ接合型電界効果型トランジスタである。
【０００６】
更に本発明のヘテロ接合型電界効果トランジスタは、第１半導体層と第２半導体層とが、有機半導体材料からなり、有機半導体材料は、有機半導体材料又は有機／無機ハイブリッド化半導体材料である。
【０００７】
この場合、第１半導体層又は第２半導体層は、単一半導体材料であっても、同一導電型の二種類又はそれ以上の有機半導体材料から形成され、これらの有機半導体材料を、混合しもしくは、共晶反応を起させ又は層状に複合することができる。
【０００８】
また、本発明の有機半導体の正孔の移動度は１０-3ｃｍ2／Ｖ・ｓ以上であることが好ましい。
【０００９】
本発明のヘテロ接合型電界効果型トランジスタの第１半導体層と第２半導体層とは、それぞれ銅フタロシアニン、ニッケルフタロシアニン、亜鉛フタロシアニン、コバルトフタロシアニン、白金フタロシアニン、遊離フタロシアニン、酸化チタンフタロシアニン、酸化バナジウムフタロシアニン、チオフェンオリゴマー、ポリチオフェン、ナフタセン、ペンタセン、ペリレン、ＰＴＣＤＡ及びフラーレンからなる群から選択された少なくとも一種以上のＰ型の有機半導体材料及びフッ化銅フタロシアニン、フッ化亜鉛フタロシアニン、フッ化第二鉄フタロシアニン、フッ化コバルトフタロシアニンからなる群から選択された少なくとも一種以上のＮ型の有機半導体材料から形成されることが好ましい。
【００１０】
本発明のヘテロ接合型電界効果型トランジスタは、絶縁性基体上にゲート電極を形成する工程と、絶縁性基体とゲート電極の上に絶縁層を形成する工程と、絶縁層の上に１導電型の第１半導体層を形成する工程と、第１半導体層の上にソース・ドレイン電極を形成する工程と、ソース・ドレイン電極と第１半導体層との上に逆導電型の第２半導体層を形成する工程とを有する、または、絶縁性基体上に１導電型の第１半導体層を形成する工程と、第１半導体層の上にソース・ドレイン電極を形成する工程と、第１半導体層とソース・ドレイン電極との上に逆導電型の第２半導体層を形成する工程と、第２半導体層の上にゲート絶縁層を形成する工程と、ゲート絶縁層の上にゲート電極を形成する工程とを有することで製造できる。
【発明を実施するための最良の形態】
【００１１】
図面を参照して本発明を説明する。図１は本発明のディプレッション型ヘテロ接合型電界効果トランジスタの構造を示す。
【００１２】
図１（ａ）では、まず、導電材料層を絶縁性の基板１の上に形成してゲート電極２を形成する。次に、絶縁材料を基板とゲート電極２との上に形成してゲート絶縁層３を形成する。次に、１導電型の半導体材料をゲート絶縁層３の上に形成して第１半導体層４を形成する。次に、導電材料を第１半導体層４の上に形成してソース・ドレイン電極５を形成する。そして、逆導電型の半導体材料が、第１半導体層４とソース・ドレイン電極５との上に形成されて、第１半導体層４と共に第２半導体層６を形成する。
【００１３】
図１（ｂ）では、１導電型の第２半導体層６を絶縁性の基板１の上に形成し、次に、導電材料を第２半導体層６の上に形成してソース・ドレイン電極５を形成する。そして、逆導電型の半導体材料が、第２半導体層６とソース・ドレイン電極５との上に形成されて、第２半導体層６と共に第１半導体層４を形成する。次に、絶縁材料を第１半導体層４の上に形成してゲート絶縁層３を形成し、その後、導電材料層をゲート絶縁層３の上に形成してゲート電極２を形成する。
【００１４】
ここで、絶縁性の基板１は、導電型の基板上にシリコン酸化膜等の絶縁性の材料を形成した絶縁性基体であっても良い。また、図１（ａ）、（ｂ）では、ゲート電極は、ソース電極とドレイン電極との間隙を覆うように形成されているが、図１（ｃ）のようにソース電極とドレイン電極との間隙の間に配置されていても問題なく、絶縁膜を介してゲート電極の下の半導体層にチャネルが形成され電界効果トランジスタ動作を行うものである。
【００１５】
尚、図１（ａ）、（ｂ）ではソース・ドレイン電極は一方の半導体層上に形成されているが、ソース・ドレイン電極は第１半導体層と第２半導体層との両方の半導体層に接触していれば良く位置関係は図１（ａ）、（ｂ）、（ｃ）に限定されるものではない。
【実施例】
【００１６】
本発明の第１実施例では、第１半導体層４は既存のＰ型半導体材料である銅フタロシアニン（ＣｕＰｃ）、白金フタロシアニン（ＰｔＰｃ）、亜鉛フタロシアニン（ＺｎＰｃ）、ニッケルフタロシアニン（ＮｉＰｃ）、コバルトフタロシアニン（ＣｏＰｃ）、遊離フタロシアニン（Ｈ2Ｐｃ）、酸化チタンフタロシアニン（ＴｉＯＰｃ）、酸化バナジウムフタロシアニン（ＶＯＰｃ）、チオフェンオリゴマー、ポリチオフェン、ナフタセン、ペンタセン、ペリレン、ＰＴＣＤＡまたはフラーレンで、第２半導体層６は、既存のＮ型半導体材料であるフッ化銅フタロシアニン（Ｆ16ＣｕＰｃ）で形成する。この素子では、第１半導体層４が第２半導体層６と接触してヘテロ接合を形成し、ヘテロ接合の内部電界が半導体層の平面における電気伝導率を顕著に向上させ、電界効果トランジスタは、ゲート電圧がゼロになる場合、単位ゲート幅（１μｍ）あたりのドレイン電流はマイクロアンペア程度に達する。プラスゲート電圧を印加すると、ヘテロ接合の内部電界が低下し、ドレイン電流が小さくなり、さらにプラスのゲート電圧を印加すると、チャネルがオフになり、ドレイン電流がオフ状態になって、この電界効果トランジスタは、伝統的な正孔ディプレッション型動作モードを示す。それに対して、マイナスのゲート電圧を印加すると、ヘテロ接合の内部電界が増強され、ドレイン電流が大きくなり、さらにマイナスのゲート電圧を印加すると、ドレイン電流が飽和的なオン状態になって、この電界効果トランジスタは、正孔エンファンスメント型動作モードを示して大きな電流出力特性を有する。
【００１７】
本発明の第２実施例では、第１半導体層４は既存のＰ型半導体材料であるＨ2Ｐｃ、ＺｎＰｃ、ＣｏＰｃまたはＮｉＰｃをＣｕＰｃと複合して形成し、第２半導体層は既存のＮ型半導体材料F16ＣｕＰｃで形成する。この素子は、正孔ディプレッション型動作モードを持っている。
【００１８】
更に、本発明の第３実施例では、第１半導体層４は既存のＰ型半導体材料ＣｕＰｃ層と、ＣｕＰｃとＺｎＰｃとの共晶層との２層構造で形成し、第２半導体層は既存のＮ型半導体材料F16ＣｕＰｃで形成する。この素子は、正孔ディプレッション型動作モードを持っている。
【００１９】
本発明の第４実施例では、第１半導体層４は既存のＮ型半導体材料F16ＣｕＰｃで、第２半導体層は既存のＰ型半導体材料ＣｕＰｃで形成する。この素子では、第１半導体層が第２半導体層と接触してヘテロ接合を形成し、ヘテロ接合の内部電界が半導体層の平面における電気伝導率を顕著に向上させ、電界効果トランジスタの単位ゲート幅（１μｍ）あたりのドレイン電流は、ゲート電圧がゼロになる場合はマイクロアンペア程度に達する。マイナスのゲート電圧を印加すると、ヘテロ接合の内部電界が低下され、ソース・ドレイン電極の電流が小さくなり、更にマイナスのゲート電圧を印加すると、チャネルがオフになり、ドレイン電流がオフ状態になって、この電界効果トランジスタは、伝統的な電子ディプレッション型動作モードを示す。更にマイナスのゲート電圧を印加して−８０Ｖになると、ドレイン電流が急に大きくなり、この電界効果トランジスタは、スーパベルセ（super verse）型動作モードを示す。プラスのゲート電圧を印加すると、ヘテロ接合の内部電界が増強され、ドレイン電流が大きくなり、更にプラスゲート電圧を印加すると、ドレイン電流が飽和的なオン状態になって、この電界効果トランジスタは、電子エンハンスメント型動作モードを示して大きな電流出力特性を有する。
【００２０】
以下、実施例によって本発明の製造方法を説明する。
（第１実施例）
実施例に用いる銅フタロシアニン（ＣｕＰｃ）、亜鉛フタロシアニン（ＺｎＰｃ）、ニッケルフタロシアニン（ＮｉＰｃ）、コバルトフタロシアニン（ＣｏＰｃ）、遊離フタロシアニン（Ｈ2Ｐｃ）、酸化チタンフタロシアニン（ＴｉＯＰｃ）、酸化バナジウムフタロシアニン（ＶＯＰｃ）及びフッ化銅フタロシアニン（Ｆ16ＣｕＰｃ）は市販品で、それらを昇華し精製してから利用する。
【００２１】
コーニング社製の７０５９ガラス基板又は軟質プラスチック基板１に、ＲＦ磁気制御スパッタ法でＴａの膜を成膜する。その厚さは約２００ナノメートル（ｎｍ）である。次に、フォトレジスト膜をマスクにドライエッチングによりソース電極とドレイン電極との間隙と平行なストライプ状のゲート電極２を形成する。ゲート電極２上に直流磁気制御スパッタ法でＴａ2Ｏ5をスパッタしてゲート絶縁層３を形成する。その厚さは約１００ナノメートル（ｎｍ）である。その後分子気相蒸着法により、約３０ナノメートル（ｎｍ）の第１半導体層４を形成する。この第１半導体層４には、銅フタロシアニン、亜鉛フタロシアニン、ニッケルフタロシアニン、コバルトフタロシアニン、遊離フタロシアニン、酸化チタンフタロシアニン、及び酸化バナジウムフタロシアニンの何れかを用いることができる。それから膜厚約３０ナノメートル（ｎｍ）のＡｕを通常の蒸着法により形成し、フォトレジスト膜をマスクにシアン系の溶剤を用いてウエットエッチングにより、長さ方向に１０μｍの間隙を介し幅１００μｍ、長さ２５０μｍの形状のソース・ドレイン電極５を形成する。ゲート電極は、少なくともソース電極とドレイン電極との間隙を覆うように形成されている。最後に分子気相蒸着法で約６０ナノメートル（ｎｍ）の第２半導体層６を蒸着する。この第２半導体層６には、フッ化銅フタロシアニン（Ｆ16ＣｕＰｃ）を用いる。
【００２２】
銅フタロシアニンとフッ化銅フタロシアニンとの電界効果トランジスタにおける正孔ディプレッション型動作モードの出力特性曲線を図２に示す。その飽和領域の正孔キャリアの移動度は０.０２２ｃｍ2/Ｖ・ｓで、閾値電圧は２４Vで、オンオフ電流比は２×１０2である。銅フタロシアニンとフッ化銅フタロシアニンとの電界効果トランジスタにおける正孔蓄積型動作モードの出力特性曲線を図３に示す。表１は有機半導体の正孔ディプレッション型電界効果トランジスタの特性をしめす。表１で移動度と閾値電圧とは、ＶＧが０Ｖの場合の特性である。
【００２３】
【表１】
2004235624.tif 000003
（第２実施例）
本実施例に用いる銅フタロシアニン（ＣｕＰｃ）、亜鉛フタロシアニン（ＺｎＰｃ）、ニッケルフタロシアニン（ＮｉＰｃ）、コバルトフタロシアニン（ＣｏＰｃ）、遊離フタロシアニン（Ｈ2Ｐｃ）、酸化チタンフタロシアニン（ＴｉＯＰｃ）、酸化バナジウムフタロシアニン（ＶＯＰｃ）、及びフッ化銅フタロシアニン（F16ＣｕＰｃ）は市販品で、それらを昇華し精製してから利用する。
【００２４】
コーニング社製の７０５９ガラス基板又は軟質プラスチック基板１に、ＲＦ磁気制御スパッタ法で金属Ｔａの膜を成膜する。その厚さは約２００ナノメートル（ｎｍ）である。次に、フォトレジスト膜をマスクにドライエッチングによりソース電極とドレイン電極との間隙と平行なストライプ状のゲート電極２を形成する。ゲート電極２に直流磁気制御スパッタ法でＴａ2Ｏ5をスパッタしてゲート絶縁層３を形成する。その厚さは約１００ナノメートル（ｎｍ）である。その後分子気相蒸着法により、約３０ナノメートル（ｎｍ）の第１半導体層４を形成する。この半導体層４には、銅フタロシアニン、亜鉛フタロシアニン、ニッケルフタロシアニン、コバルトフタロシアニン、遊離フタロシアニン、酸化チタンフタロシアニン、及び酸化バナジウムフタロシアニンから選択された二種類を用いる。それから膜厚約３０ナノメートル（ｎｍ）のＡｕを通常の蒸着法により形成し、フォトレジスト膜をマスクにシアン系の溶剤を用いてウエットエッチングにより、長さ方向に１０μｍの間隙を介し幅１００μｍ、長さ２５０μｍの形状のソース・ドレイン電極５を形成する。ゲート電極は、少なくともソース電極とドレイン電極との間隙を覆うように形成されている。最後に分子気相蒸着法で約６０ナノメートル（ｎｍ）の第２半導体層６を蒸着する。この第２半導体層６には、フッ化銅フタロシアニン（F16ＣｕＰｃ）を用いる。
【００２５】
第１半導体層４は、銅フタロシアニンと亜鉛フタロシアニンで、第２半導体層６は、フッ化銅フタロシアニンで形成する。その電界効果トランジスタは、正孔ディプレッション型動作モードと正孔蓄積型動作モードとを示す。その飽和領域の正孔キャリアの移動度は０.０２ｃｍ2/Ｖ・ｓで、閾値電圧は２３Vで、オンオフ電流比は３×１０2である。表２は有機半導体の正孔ディプレッション型電界効果トランジスタの特性を示す。表２で移動度と閾値電圧とは、ＶＧが０Vの場合の特性である。
【００２６】
【表２】
2004235624.tif 000004
（第３実施例）
実施例に用いる銅フタロシアニン（ＣｕＰｃ）、亜鉛フタロシアニン（ZnＰｃ）及びフッ化銅フタロシアニン（F16ＣｕＰｃ）は市販品で、それらを昇華し精製してから利用する。
【００２７】
コーニング社製の７０５９ガラス基板又は軟質プラスチック基板１に、ＲＦ磁気制御スパッタ法で金属Taの膜を成膜する。その厚さは約２００ナノメートル（ｎｍ）である。次に、フォトレジスト膜をマスクにドライエッチングによりソース電極とドレイン電極との間隙と平行なストライプ状のゲート電極２を形成する。ゲート電極２に直流磁気制御スパッタ法でTa2O5をスパッタしてゲート絶縁層３を形成する。その厚さは約１００ナノメートル（ｎｍ）である。その後分子気相蒸着法により、約２５ナノメートル（ｎｍ）の銅フタロシアニンを蒸着してから、５ナノメートル（ｎｍ）の銅フタロシアニンと亜鉛フタロシアニンとを蒸着して第１半導体層４を形成する。それから膜厚約３０ナノメートル（ｎｍ）のＡｕを通常の蒸着法により形成し、フォトレジスト膜をマスクにシアン系の溶剤を用いてウエットエッチングにより、長さ方向に１０μｍの間隙を介し幅１００μｍ、長さ２５０μｍの形状のソース・ドレイン電極５を形成する。ゲート電極は、少なくともソース電極とドレイン電極との間隙を覆うように形成されている。最後に分子気相法で約６０ナノメートル（ｎｍ）の第２半導体層６を蒸着する。この第２半導体層６には、フッ化銅フタロシアニン（Ｆ16ＣｕＰｃ）を用いる。
【００２８】
得られた電界効果トランジスタは、正孔ディプレッション型動作モードと正孔蓄積型動作モードとを示す。その飽和領域の正孔キャリアの移動度は０.０２ｃｍ2／Ｖ・ｓで、閾値電圧は３２Ｖで、オンオフ電流比は３×１０2である。
（第４実施例）
実施例に用いる銅フタロシアニン（ＣｕＰｃ）、フッ化銅フタロシアニン（F16ＣｕＰｃ）、フッ化亜鉛フタロシアニン（Ｆ16ＺnＰｃ）、及びフッ化第二鉄フタロシアニン（Ｆ16ＦｅＰｃ）、及びフッ化コバルトフタロシアニン（Ｆ16ＣｏＰｃ）は市販品で、それらを昇華し精製してから利用する。
【００２９】
コーニング社製の７０５９ガラス基板又は軟質プラスチック基板１に、ＲＦ磁気制御スパッタ法で金属Ｔａの膜を成膜する。その厚さは約２００ナノメートル（ｎｍ）である。次に、フォトレジスト膜をマスクにドライエッチングによりソース電極とドレイン電極との間隙と平行なストライプ状のゲート電極２を形成する。ゲート電極２に直流磁気制御スパッタ法でＴａ2Ｏ5をスパッタしてゲート絶縁層３を形成する。その厚さは約１００ナノメートル（ｎｍ）である。その後分子気相蒸着法により、約３０ナノメートル（ｎｍ）の第１半導体層４を形成する。この半導体層４には、フッ化銅フタロシアニンを用いる。それから膜厚約３０ナノメートル（ｎｍ）のＡｕを通常の蒸着法により形成し、フォトレジスト膜をマスクにシアン系の溶剤を用いてウエットエッチングにより、長さ方向に１０μｍの間隙を介し幅１００μｍ、長さ２５０μｍの形状のソース・ドレイン電極５を形成する。ゲート電極は、少なくともソース電極とドレイン電極との間隙を覆うように形成されている。最後に分子気相蒸着法で約６０ナノメートル（ｎｍ）の第２半導体層６を蒸着する。この第２半導体層６には、銅フタロシアニンを用いる。
【００３０】
銅フタロシアニンとフッ化銅フタロシアニンとの電界効果トランジスタは、図４に示すように、電子ディプレッション型動作モードを示すと、その飽和領域の電子キャリアの移動度は０.０１５ｃｍ2/Ｖ・ｓで、閾値電圧は−２５Vで、オンオフ電流比は３５０である。銅フタロシアニンとフッ化銅フタロシアニンとの電界効果トランジスタは、図５に示すように、正孔蓄積型動作モードを示す。ゲート電圧が−８０Ｖになる場合は、スーパベルセ型正孔層が出てくる。
【００３１】
表３は有機半導体の電子ディプレッション型電界効果トランジスタの特性を示す。表３で移動度と閾値電圧とは、ＶＧが０Ｖの場合の特性である。
【００３２】
【表３】
2004235624.tif 000005
本発明は上述した各実施例に限定されるものではない。一般的に言えば、本明細書に開示した電界効果トランジスタは、二次元又は三次元集積素子の部品に加工されることができる。これらの集積素子は、フレキシブル集積回路、アクティブマトリクス表示などの方面に応用することができる。本発明による電界効果トランジスタ部品を用いて低温加工することができる。本発明の電界効果トランジスタを加工する方法は、伝統的なフォトエッチング方法に限らず、プリント、印刷などの加工方法を採用することもできる。
【図面の簡単な説明】
【００３３】
【図１】本発明の電界効果トランジスタの実施例の構造を示す図である。
【図２】本発明の電界効果トランジスタの第１実施例における正孔ディプレッション型動作モードの出力特性曲線のグラフである。
【図３】本発明の電界効果トランジスタの第１実施例における正孔蓄積型動作モードの出力特性曲線のグラフである。
【図４】本発明の電界効果トランジスタの第４実施例における電子ディプレッション型動作モードの出力特性曲線のグラフである。
【図５】本発明の電界効果トランジスタの第４実施例における正孔蓄積型動作モードの出力特性曲線のグラフである。
【符号の説明】
【００３４】
１  絶縁性の基板
２  ゲート電極
３  ゲート絶縁層
４  第１半導体層
５  ソース・ドレイン電極
６  第２半導体層
【図１】
2004235624.tif 000006
【図２】
2004235624.tif 000007
【図３】
2004235624.tif 000008
【図４】
2004235624.tif 000009
【図５】
2004235624.tif 000010