(57)【要約】【課題】ＳｉＧｅ層を有する半導体基板の製造方法において、ＳｉＧｅ層の薄層化を図り、しかも、歪みが緩和され、かつ、貫通転位密度の低減化を図ることができる半導体基板の製造方法を提供する。【解決手段】シリコン基板を純水中に浸漬させて超音波を印加した後、熱処理することにより、シリコン基板表面にＯＳＦ核を形成し、前記シリコン基板上に、ＳｉＧｅ層、または、ＳｉＧｅ層とＳｉ層を形成することを特徴とする半導体基板の製造方法を用いる。【選択図】      なし【特許請求の範囲】
【請求項１】
表面にＯＳＦ核が形成されたシリコン基板上に、ＳｉＧｅ層、または、ＳｉＧｅ層とＳｉ層を形成することを特徴とする半導体基板の製造方法。
【請求項２】
前記ＯＳＦ核は、前記シリコン基板を純水中に浸漬させて超音波を印加した後、熱処理することにより形成されることを特徴とする請求項１記載の半導体基板の製造方法。
【請求項３】
前記ＯＳＦ核は、密度が１×１０８／ｃｍ３以下で形成されることを特徴とする請求項１または請求項２記載の半導体基板の製造方法。
【請求項４】
前記シリコン基板は、水素またはＡｒアニール処理されたシリコン基板であることを特徴とする請求項１から請求項３までのいずれかに記載の半導体基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板の製造方法、より詳細には、ＳｉＧｅ層を有する半導体基板の製造方法に関するものである。
【０００２】
【従来の技術】
Ｓｉ／ＳｉＧｅヘテロ構造を用いたＭＯＳデバイスは、チャネル移動度の向上が図られることから、高駆動力かつ低消費電力のトランジスタ等における有力な技術として注目されている。
ＳｉＧｅチャネルは、主に、ｐチャネルの電流駆動力を増加させるものであるが、さらに、ＳｉＧｅ層上にＳｉ層をエピタキシャル成長させて形成された歪みＳｉチャネルは、ｎおよびｐチャネルともに、高い電流駆動力が得られる。このため、ＳｉＧｅ層上に歪みＳｉ層を形成させた半導体基板は、歪みＳｉＭＯＳＦＥＴ技術として期待されている。
【０００３】
しかしながら、シリコン基板上に直接、Ｇｅ組成３０％のＳｉＧｅ層を形成すると、ＳｉとＧｅとの格子不整合が約４％存在することから、歪みエネルギーによりミスフィット転位が形成される。このため、多くの貫通転位がＳｉチャネル層にまで伝播し、結晶品質を低下させ、前記貫通転位がキャリア移動度を低減させていることが判明している。
したがって、Ｓｉチャネル層に伝播する貫通転位密度を低減させることが求められる。
【０００４】
従来は、上記のような貫通転位を低減させるために、シリコン基板上に、Ｇｅ組成を成長膜厚とともに増加させる傾斜型ＳｉＧｅ層を形成し、該組成傾斜層中に転位を発生させて格子緩和を図り、該ＳｉＧｅ組成傾斜層上に、Ｇｅ組成が一定であるＳｉＧｅバッファ層、さらにその上に、歪みＳｉ層を形成する方法が採用されていた（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平６−２５２０４６号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、ＳｉＧｅ組成傾斜層および組成を一定としたＳｉＧｅバッファ層の合計厚さは数μｍ必要となる。このような厚いＳｉＧｅ層の形成には、時間を要し、生産効率、コストの面からも、工業的なプロセスとして活用するには適当な方法であるとは言い難かった。
そこで、ＳｉＧｅ層が薄い状態で転位を効果的に発生させて、歪みを緩和する技術が求められていた。
【０００７】
本発明は、上記技術的課題を解決するためになされたものであり、ＳｉＧｅ層を有する半導体基板の製造方法において、ＳｉＧｅ層の薄層化を図り、しかも、歪みが緩和され、かつ、貫通転位密度の低減化を図ることができる半導体基板の製造方法を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
本発明に係る半導体基板の製造方法は、表面にＯＳＦ（酸化誘起積層欠陥：ｏｘｉｄａｔｉｏｎ  ｉｎｄｕｃｅｄ  ｓｔａｃｋｉｎｇ  ｆａｕｌｔ）核が形成されたアニールシリコン基板上に、ＳｉＧｅ層、または、ＳｉＧｅ層とＳｉ層を形成することを特徴とする。
シリコン基板表面にＯＳＦ核を形成しておくことにより、ミスフィット転位をシリコン基板とＳｉＧｅ層との界面に捕捉することができ、ＳｉＧｅ層が薄い状態であっても、歪みを緩和することが可能となる。
【０００９】
前記ＯＳＦ核は、前記シリコン基板を純水中に浸漬させて超音波を印加した後、熱処理することにより形成されることが好ましい。
上記のような超音波を利用した方法によれば、超音波によるダメージが、シリコン基板表面に面内均一に与えられ、面内均一にＯＳＦ核を形成させることができるため好ましい。
【００１０】
また、前記ＯＳＦ核は、密度が１×１０８／ｃｍ３以下で形成されることが好ましい。
ＳｉＧｅ層の歪みの緩和を図る観点から、前記ＯＳＦ核は、密度が１×１０８／ｃｍ３以下であることが好ましい。
【００１１】
また、前記シリコン基板は、水素またはＡｒアニール処理されたシリコン基板であることことが好ましい。
アニール処理されたシリコン基板表面は、ＯＳＦ核が消滅しているため、その後のＯＳＦ核の形成処理工程において、ＯＳＦ核の形成密度を容易に制御することができる。
【００１２】
【発明の実施の形態】
以下、本発明をより詳細に説明する。
本発明に係る半導体基板の製造方法は、表面にＯＳＦ核が形成されたアニールシリコン基板上に、ＳｉＧｅ層、または、ＳｉＧｅ層とＳｉ層を形成することを特徴とするものである。
すなわち、本発明においては、シリコン基板上にＳｉＧｅ層を形成する技術に関して、シリコン基板表面に形成したＯＳＦ核を利用するものである。
これにより、ＳｉとＳｉＧｅとの格子不整合により発生する転位は、シリコン基板とＳｉＧｅ層との界面において移動するため、ＳｉＧｅ層におけるＧｅ組成を高くし、ＳｉＧｅ層を薄層化した状態で、歪みを緩和することが可能となる。
【００１３】
上記のような歪みの緩和は、シリコン基板の面内において均一になされることが好ましく、このような観点から、前記ＯＳＦ核は、シリコン基板表面に、面内均一に形成されるように制御されることが好ましい。
このため、本発明において、表面にＯＳＦ核を形成するために用いられるシリコン基板としては、ＯＳＦが表面に存在していない状態であるシリコン基板であることが好ましい。
ＯＳＦ核が存在しない状態にあるシリコン基板表面に、後の工程でＯＳＦ核を新たに形成することにより、ＯＳＦ核の形成密度を容易に制御することが可能となる。
【００１４】
ＯＳＦが表面に存在していない状態にあるシリコン基板としては、例えば、高品質のＣＺシリコン単結晶から製造されたシリコン基板やアニール処理されたシリコン基板等を用いることができる。特に、シリコン基板を水素またはＡｒ雰囲気下でアニール処理することにより、表面のＯＳＦ核を容易に消滅させることができるため、このようなシリコン基板を用いることが好ましい。
【００１５】
前記ＯＳＦ核は、前記シリコン基板を純水中に浸漬させて超音波を印加した後、熱処理することにより形成することができる。
シリコン基板表面に、平行に超音波を印可することにより、シリコン基板に、面内均一にダメージが与えられ、さらに、熱処理することにより、ＯＳＦ核が形成される。
前記シリコン基板の熱処理は、ＯＳＦ核の形成を目的とすることから、通常、７５０〜１０００℃で２時間程度で行われる。
【００１６】
なお、前記ＯＳＦ核は、シリコン基板表面の酸化膜を、ＨＦ洗浄処理等通常用いられる方法で除去することにより、シリコン基板表面に顕在化する。
【００１７】
前記シリコン基板の超音波による処理の際、超音波の印加出力を調整することにより、前記シリコン基板表面におけるＯＳＦ核の形成密度を０〜１×１０９／ｃｍ３程度の範囲で任意に調整することが可能である。
本発明においては、前記ＯＳＦ核は、ＳｉＧｅ層の歪みの緩和を図る観点から、密度が１×１０８／ｃｍ３以下で形成されることが好ましい。
前記ＯＳＦ核の密度が１×１０８／ｃｍ３を超えると、シリコン基板の表面粗さが大きくなりすぎ、該シリコン基板上に形成するＳｉＧｅ層表面の平坦性等にまで影響を及ぼすこととなり、好ましくない。
【００１８】
本発明においては、上記のようにして、表面にＯＳＦ核を形成したアニールシリコン基板上にＳｉＧｅ層をエピタキシャル成長させる。
このとき、ＳｉＧｅ層が臨界膜厚を超えると、歪みを緩和させる作用により、Ｓｉ／ＳｉＧｅ界面に転位が発生する。
本発明においては、このような転位は、シリコン基板表面に、予め形成されたＯＳＦ核により捕捉されるため、転位をＳｉＧｅ層表面にまで伝播させることなく、格子歪みを緩和させることができる。
【００１９】
さらに、上記のようにして形成されたＳｉＧｅ層上に、Ｓｉ層を積層させることにより、転位密度の低い歪Ｓｉ層を形成することができる。
このような転位密度の低い歪Ｓｉ層は、キャリア移動の高速化が図られ、高速デバイスを形成する上で好適なチャネル領域として利用することができる。
【００２０】
【実施例】
以下、本発明を実施例に基づきさらに具体的に説明するが、本発明は下記の実施例により制限されるものではない。
［実施例１］
水素アニールシリコンウエハを、２０ｐｐｍオゾン水で３０秒間洗浄後、１％ＨＦで６０秒間洗浄した後、純水中に浸漬させて、超音波を１ＭＨｚで５秒間印加し、ウエハ表面にダメージを与えた。
前記ウエハを２０ｐｐｍオゾン水で３０秒間洗浄し、表面に酸化膜を形成した。
次いで、１０００℃で２時間、熱酸化処理した。
このシリコン基板表面に形成されたＯＳＦ核の密度をＬＳＴＤ（光散乱断層撮影装置）により測定したところ、１×１０３／ｃｍ３であった。
【００２１】
次いで、前記ウエハ表面の自然酸化膜を除去するために、水素雰囲気下、７５０℃でプリベーク処理した。
前記ウエハ表面に、減圧ＣＶＤ装置で、ＳｉＨ４およびＧｅＨ４の混合ガスを用いて、５００℃で、ＳｉＧｅ（Ｇｅ組成２０％）を厚さ１０００ｎｍでエピタキシャル成長させた。
さらに、前記ＳｉＧｅ層上に、５０ｎｍのＳｉ層をエピタキシャル成長させ、歪みＳｉ層を形成した。
前記ウエハをＳｅｃｃｏエッチングし、前記歪みＳｉ層表面（１００μｍ×１００μｍ）の貫通転位密度を評価した。
この結果を図１に示す。
【００２２】
［実施例２］
超音波処理時間を１０秒間とし、それ以外については、実施例１と同様にして、シリコン基板を処理し、表面に形成されたＯＳＦ核の密度を測定したところ、１×１０５／ｃｍ３であった。
このウエハに、実施例１と同様にして、ＳｉＧｅ層、歪みＳｉ層を形成し、貫通転位密度を評価した。
この結果を図１に示す。
【００２３】
［実施例３］
超音波処理時間を３０秒間とし、それ以外については、実施例１と同様にして、シリコン基板を処理し、表面に形成されたＯＳＦ核の密度を測定したところ、１×１０９／ｃｍ３であった。
このウエハに、実施例１と同様にして、ＳｉＧｅ層、歪みＳｉ層を形成し、貫通転位密度を評価した。
この結果を図１に示す。
【００２４】
［比較例］
超音波処理を行わず、それ以外については、実施例１と同様にして、シリコン基板を処理したところ、表面に形成されたＯＳＦ核の密度を測定したところ、０／ｃｍ３であった。
このウエハに、実施例１と同様にして、ＳｉＧｅ層、歪みＳｉ層を形成し、貫通転位密度を評価した。
この結果を図１に示す。
【００２５】
図１に示したように、シリコン基板表面にＯＳＦ核を形成することにより（実施例１〜３）、貫通転位密度を低減させることができることが認められた。
なお、ＯＳＦ密度が１×１０９／ｃｍ３の場合（実施例３）には、シリコン基板表面が荒れて、粗くなりすぎ、ＳｉＧｅ層、歪みＳｉ層表面形状にまで影響が見られた。
【００２６】
【発明の効果】
本発明に係る製造方法によれば、ＳｉＧｅ層の薄層化を図り、しかも、歪みが緩和され、かつ、貫通転位密度が低減された半導体基板が得られる。これにより、ＳｉＧｅ層を有する半導体基板の生産コストの削減、生産効率の向上を図ることも可能となる。
また、本発明に係る製造方法により得られたＳｉ層を有する半導体基板を用いれば、転位密度の低い高品質の歪みＳｉ層が形成されているため、これをチャネル領域として用いることにより、キャリア移動度の高速化が図られることとなり、半導体素子のより一層の微細化、高性能化等に寄与することができる。
【図面の簡単な説明】
【図１】実施例および比較例における測定結果について、ＯＳＦ密度と貫通転位密度との関係をグラフに示したものである。
【図１】
2004349521.tif 000002