(57)【要約】　　　（修正有）【課題】平面ディスプレイのアクティブマトリクスにおいて、透光領域の面積を減少せずに容量値を増加させる、メモリキャパシタ構造とその形成方法を提供する。【解決手段】当該メモリキャパシタ構造には、上表面に凹凸構造を有する下電極層と、当該下電極層の上表面を被覆している誘電層と、当該誘電層の上を被覆している上電極層とが含まれ、当該形成方法には、基板を提供する工程と、上表面に凹凸構造を有する当該下電極層を当該基板の上方に形成する工程と、当該下電極層の上表面を当該誘電層により被覆させる工程と、当該誘電層の上表面上を当該上電極層により被覆させる工程とを行う行うことを特徴とする。【選択図】図２
2004117556.tif 000002
【特許請求の範囲】
【請求項１】
平面ディスプレイのアクティブマトリクス内に応用されるメモリキャパシタ構造であり、
上表面に凹凸構造を有する下電極層と、
当該下電極層の上表面を被覆している誘電層と、
当該誘電層の上を被覆している上電極層と
を備えていることを特徴とするメモリキャパシタ構造。
【請求項２】
当該下電極層の材質は多結晶シリコンであり、当該上電極層の材質は金属であることを特徴とする請求項１記載のメモリキャパシタ構造。
【請求項３】
平面ディスプレイのアクティブマトリクス内に応用されるメモリキャパシタ構造の形成方法であり、
基板を提供する工程と、
上表面に凹凸構造を有する当該下電極層を当該基板の上方に形成する工程と、
当該下電極層の上表面を当該誘電層により被覆させる工程と、
当該誘電層の上表面上を上電極層により被覆させる工程と
を備えていることを特徴とするメモリキャパシタ構造の形成方法。
【請求項４】
当該下電極層の材質は多結晶シリコンであり、当該上電極層の材質は金属であることを特徴とする請求項３記載のメモリキャパシタ構造の形成方法。
【請求項５】
当該下電極層の形成方法には、
基板の上方に原形下電極層を形成する工程と、
当該原形下電極層に対してフォトマスクリソグラフィエッチングを施し、当該原形下電極層の一部表面をエッチング除去することにより、凹凸構造を有する当該下電極層を形成する工程と
が備わっていることを特徴とする請求項３記載のメモリキャパシタ構造の形成方法。
【請求項６】
平面ディスプレイのアクティブマトリクス内に応用されるメモリキャパシタ構造であり、下電極層と、当該下電極層上を被覆しており、上表面に凹凸構造を有する誘電層と、当該誘電層の上表面上を被覆している上電極層とを備えていることを特徴とするメモリキャパシタ構造。
【請求項７】
当該下電極層の材質は多結晶シリコンであり、当該上電極層の材質は金属であることを特徴とする請求項６記載のメモリキャパシタ構造。
【請求項８】
平面ディスプレイのアクティブマトリクス内に応用されるメモリキャパシタ構造の形成方法であり、
基板を提供する工程と、
当該基板の上方に下電極層を形成する工程と、
上表面に凹凸構造を有する誘電層により当該下電極層上を被覆させる工程と、
当該誘電層の上表面上を上電極層により被覆させる工程と
を備えていることを特徴とするメモリキャパシタ構造の形成方法。
【請求項９】
当該下電極層の材質は多結晶シリコンであり、当該上電極層の材質は金属であることを特徴とする請求項８記載のメモリキャパシタ構造形成方法。
【請求項１０】
当該誘電層の形成方法には、
当該下電極層の上方に原形誘電層を形成する工程と、
当該原形誘電層に対してフォトマスクリソグラフィエッチングを施し、当該原形誘電層の一部表面をエッチング除去することにより、凹凸構造を有する当該誘電層を形成する工程と
が備わっていることを特徴とする請求項８記載のメモリキャパシタ構造形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はメモリキャパシタ構造とその形成方法に関するものであり、特に平面ディスプレイのアクティブマトリクス内に応用されるメモリキャパシタ構造とその形成方法に関するものである。
【０００２】
【従来の技術】
第一図（ａ）に示されているのは、薄膜トランジスタ液晶ディスプレイ（ＴＦＴＬＣＤ）の素子回路ブロック見取図であり、そのうち薄膜トランジスタ１１は走査線電圧Ｖｓの制御を受けて導通状態と遮断状態との間で切換り、データ線電圧Ｖｄは薄膜トランジスタ１１が導通状態にある際に各当該液晶１２両側の画素電極１３１と、共同電極１３２との間に印加され、当該液晶１２の配列状態が改変されることにより、当該液晶１２の透光程度は制御され、背面光源１４が発生した光線が利用者の眼中に到達する強度に変化が生じる結果となり、明暗変化の表示効果は達成され、メモリキャパシタ１５はエレメントの特性を強化することになる。
【０００３】
メモリキャパシタ１５の電気容量値は画面品質の良否に影響を及ぼす。例えば、電気容量値が小さすぎると画面には容易にちらつき（ｆｌｉｃｋｅｒ）や漏話（ｃｒｏｓｓ−ｔａｌｋ）などの現象が発生するため、どのようにして十分な電気容量値を維持するかは設計時に十分に考慮しなければならない点である。次に第一図（ｂ）に示されているのは、公知の薄膜トランジスタ液晶ディスプレイパネルの部分構造見取図であり、図中の基板２０の左半分は薄膜トランジスタ構造２１の断面見取図である。右半分はキャパシタ構造２２の断面見取図であり、それは主に下電極層２２１と、誘電層２２２と、上電極層２２３とで構成されている。現在の低温多結晶シリコン薄膜トランジスタ（ＬＴＰＳ−ＴＦＴ）の製造技術下においては、キャパシタ構造２２の下電極層２２１の材質は多結晶シリコンであり、上電極層２２３は金属である。
【０００４】
但し、公知手段の多くは下電極層２２１と上電極層２２３の面積（例えば図中におけるＡ線部分の長さの増大）を増大させることにより電気容量値増加という目的を達成している。しかし図中から明確に確認できるように、電気容量値を増加させるために下電極層２２１と上電極層２２３の面積を増大させた場合には、液晶が制御される透光領域２３の面積がそれに伴い減少し、ディスプレイの輝度が不良となるため、背面光源の強度を増加させ電源電力を増大させなければならなくなり、ディスプレイ全体としてのエネルギ消費は増加し、現今の電子製品に対する低電力消費という要求には合致しなくなる。従って、前記公知手段の欠点をどのようにして改善するかが、本発明発展の主な目的である。
【０００５】
【発明が解決しようとする課題】
本発明は平面ディスプレイのアクティブマトリクス内に応用されるメモリキャパシタ構造に関するものであり、当該メモリキャパシタ構造には、上表面に凹凸構造を有する下電極層と、当該下電極層の上表面を被覆している誘電層と、当該誘電層の上を被覆している上電極層とが備わっている。
【０００６】
【課題を解決するための手段】
前記構想に基づき、本発明で言及されているメモリキャパシタ構造において、当該下電極層の材質は多結晶シリコンであり、当該上電極層の材質は金属である。
【０００７】
本発明のもう一つの面は平面ディスプレイのアクティブマトリクスの製造工程に応用されるメモリキャパシタ構造の形成方法に関するものであり、当該方法には、基板を提供する工程と、上表面に凹凸構造を有する下電極層を基板の上方に形成する工程と、当該下電極層の上表面を誘電層により被覆する工程と、当該誘電層の上表面上を上電極層により被覆する工程とが備わっている。
【０００８】
前記構想に基づき、本発明で言及されているメモリキャパシタ構造の形成方法において、当該下電極層の材質は多結晶シリコンであり、当該上電極層の材質は金属である。
【０００９】
前記構想に基づき、本発明で言及されているメモリキャパシタ構造において、当該下電極層の形成方法には、基板の上方に原形下電極層を形成する工程と、当該原形下電極層に対してフォトマスクリソグラフィエッチングを施し、当該原形下電極層の一部表面をエッチング除去することにより、凹凸構造を有する当該下電極層を形成する工程とが備わっている。
【００１０】
本発明の更にもう一つの面は平面ディスプレイのアクティブマトリクス内に応用されるメモリキャパシタ構造に関するものであり、当該メモリキャパシタ構造には、下電極層と、上表面上に凹凸構造を有し、当該下電極層上を被覆している誘電層と、当該誘電層の上表面上を被覆している上電極層とが備わっている。
【００１１】
前記構想に基づき、本発明で言及されているメモリキャパシタ構造において、当該下電極層の材質は多結晶シリコンであり、当該上電極層の材質は金属である。
【００１２】
本発明のまたもう一つの面は平面ディスプレイのアクティブマトリクスの製造工程に応用されるメモリキャパシタ構造の形成方法に関するものであり、当該方法には、基板を提供する工程と、当該基板の上方に下電極層を形成する工程と、上表面に凹凸構造を有する誘電層により当該下電極層上を被覆する工程と、当該誘電層の上表面上を上電極層により被覆する工程とが備わっている。
【００１３】
前記構想に基づき、本発明で言及されているメモリキャパシタ構造の形成方法において、当該下電極層の材質は多結晶シリコンであり、当該上電極層の材質は金属である。
【００１４】
前記構想に基づき、本発明で言及されているメモリキャパシタ構造において、当該誘電層の形成方法には、下電極層の上方に原形誘電層を形成する工程と、当該原形誘電層に対してフォトマスクリソグラフィエッチングを施し、当該原形誘電層の一部表面をエッチング除去することにより、凹凸構造を有する当該誘電層を形成する工程とが備わっている。
【００１５】
本発明は下記図面と詳細説明により、より深く理解することが可能となる。
【００１６】
本発明図面中に含まれる各エレメントは以下の通り例示されている。
薄膜トランジスタ１１　液晶１２
画素電極１３１　　　　共同電極１３２
背面光源１４　　　　　メモリキャパシタ１５
基板２０　　　　　　　薄膜トランジスタ構造２１
キャパシタ構造２２　　下電極層２２１
誘電層２２２　　　　　上電極層２２３
透光領域２３　　　　　透光基板３０
原形下電極層３１　　　凹凸構造を有する下電極層３２
誘電層３３　　　　　　上電極層３４
透光基板４０　　　　　下電極層４１
原形誘電層４２　　　　凹凸構造を有する誘電層４３
【００１７】
【発明の実施の形態】
平行板キャパシタの電気容量値と電極面積とは正の相関関係を呈するため（Ｃ＝ε×Ａ／ｄ、εは誘電層の誘電定数、Ａは電極面積、ｄは電極間隔）、本発明では第２図（ａ）（ｂ）（ｃ）と第３図（ａ）（ｂ）（ｃ）で示された適正実施例として発展させた製造方法によりメモリキャパシタの電気容量値を増加させている。
【００１８】
第２図（ａ）（ｂ）（ｃ）に示されている通り、本発明者は先ず透光基板３０上に原形下電極層３１を形成し（第２図（ａ）に示されている通り）、その後さらに原形下電極層３１にフォトマスクリソグラフィエッチングを施し、原形下電極層３１の一部表面を一定の深さまでエッチング除去することにより、凹凸構造を備えた下電極層３２を形成している（第２図（ｂ）に示されている通り）。次にさらに順に誘電層３３と上電極層３４とを被覆させ、最後に第２図（ｃ）に示されているメモリキャパシタ構造を形成している。このようにして、凹凸構造を有する当該下電極層３２が効果的に電極面積を増加させることにより、保存される電気容量値は増大するが液晶が制御される透光領域の面積は減少しないという目的は達成されている。
【００１９】
同様の考え方により、本発明者は先ず透光基板４０上に順に下電極層４１と原形誘電層４２とを形成し（第３図（ａ）に示されている通り）、その後さらに当該原形誘電層４２に対してフォトマスクリソグラフィエッチングを施し、原形誘電層４２の一部表面を一定の深さまでエッチング除去することにより、凹凸構造を備えた誘電層４３を形成している（第３図（ｂ）に示されている通り）。次にさらに上電極層４４を被覆させ、最後に第３図（ｃ）に示されているメモリキャパシタ構造を形成している。このようにして、凹凸構造を有する当該誘電層４３も効果的に電極面積を増加させることにより、保存される電気容量値は増大するが液晶が制御される透光領域の面積は減少しないという目的は達成されている。
【００２０】
第４図（ａ）（ｂ）に示されているのは、前記下電極層または誘電層表面の凹凸構造実施例の上面見取図であり、そのうち斜線領域は凸起部分を示している。
【００２１】
次に第５図（ａ）（ｂ）（ｃ）に示されているのは本発明の構想に対して実施された定量分析の実施見取図であり、計算の便宜を図るため、本発明者は凸起部分の側壁を４５度と仮定した。その結果、第５図（ａ）中に示されている凹凸構造について下記計算式に基づき推算したところ、約０．８５％の電気容量値を増加させることができることが判明した。
【００２２】
凹凸構造を備えていない一次電気容量値＝単位面積当りの電気容量×原形面積
＝単位面積当りの電気容量×１００μｍ×１００μｍ
凹凸構造を備えた改良電気容量値＝平板電気容量＋周縁電気容量＝単位面積当りの電気容量×等価面積＝単位面積当りの電気容量×（平板電気容量面積＋周縁電気容量面積）、そのうち平板電気容量面積＝（１００μｍ×１００μｍ）−（５２μｍ×２＋５０μｍ×２）＝９７９６μｍ２、周縁電気容量面積＝（５２μｍ×２＋５０μｍ×２）×１．４１４＝２８８．５μｍ２であり、改良された電気容量の等価面積＝１００８４．５μｍ２となり、約０．８５％の電気容量値が増加する結果となる。
【００２３】
【発明の効果】
類似した計算式を運用して推算したところ、第５図（ｂ）（ｃ）で示されている凹凸構造については、それぞれ電気容量値が約１．２７％と８．２８％増加することが判明した。前記の通り、本発明では投影面積が増加しないという状況下において、電極層と誘電層との間の界面面積を増加させることにより、当該メモリキャパシタの電気容量値を効果的に増加させて前記公知手段の欠点を改善し、確実に本発明発展の主な目的を達成している。エッチング方式により有効面積を増加させる以外に、電極層と誘電層との間の界面の粗さ程度を増加させることができる方式はいずれも活用可能であるため、本発明の技術手段は効果的に薄膜トランジスタ液晶ディスプレイなど平面ディスプレイ中に応用することが可能である。現在の低温多結晶シリコン薄膜トランジスタ液晶ディスプレイの製造技術下において、当該下電極層の材質には多結晶シリコンを採用することができ、上電極層には金属（例えばスズ）を採用し、誘電層は酸化シリコンまたは窒化シリコンとすることができる。従って本発明は当該技術に通暁している者であれば種々の装飾を施すことが可能であるが、すべて特許請求範囲を逸脱するものではなく保護範囲であることは言うまでもない。
【図面の簡単な説明】
【第１図】（ａ）は薄膜トランジスタ液晶ディスプレイ（ＴＦＴＬＣＤ）の素子回路ブロック見取図。（ｂ）は公知の薄膜トランジスタ液晶ディスプレイパネルの部分構造見取図。
【第２図】（ａ）（ｂ）（ｃ）は本発明により発展した平面ディスプレイ内のメモリキャパシタ製造方法に関する第１適正実施例の手順見取図。
【第３図】（ａ）（ｂ）（ｃ）は本発明により発展した平面ディスプレイ内のメモリキャパシタ製造方法に関する第２適正実施例の手順見取図。
【第４図】（ａ）（ｂ）は前記実施例における下電極層または誘電層表面の凹凸構造実施例の上面見取図。
【第５図】（ａ）（ｂ）（ｃ）は本発明実施例に対して実施された定量分析の実例見取図。
【図１】
2004117556.tif 000003
【図２】
2004117556.tif 000004
【図３】
2004117556.tif 000005
【図４】
2004117556.tif 000006
【図５】
2004117556.tif 000007