(57)【要約】【課題】待機モードで保護回路に電源が供給されてしまう場合の表示ムラを防止する。【解決手段】保護回路５を同一チャネルのトランジスタで構成することにより、各トランジスタのリーク電流の特性バラツキを抑える。また、各トランジスタのチャネル幅比を調節することにより信号線Ｓの電位を表示ムラが視認されない電位に調節する。【選択図】      図２
2004361614.tif 000002
【特許請求の範囲】
【請求項１】
走査線と信号線の各交差部に画素が形成される表示装置用基板において前記信号線に接続される保護回路であって、
同一チャネルのトランジスタで構成され、各トランジスタのチャネル幅比により前記信号線の電位を表示ムラが視認されない電位となるように調節したことを特徴とする表示装置用基板の保護回路。
【請求項２】
前記信号線を駆動する信号線駆動回路の出力段に設けられたことを特徴とする請求項１記載の表示装置用基板の保護回路。
【請求項３】
正極性端子に電源が接続された第１のトランジスタと、
前記第１のトランジスタの負極性端子に正極性端子が接続され、負極性端子が接地された第２のトランジスタとを備え、
前記第１のトランジスタと前記第２のトランジスタの接続点に前記信号線が接続されたことを特徴とする請求項１又は２記載の表示装置用基板の保護回路。
【請求項４】
正極性端子に電源が接続された第３のトランジスタと、
前記第３のトランジスタの負極性端子に正極性端子が接続され、負極性端子が接地された第４のトランジスタと、
前記第３のトランジスタの負極性端子に正極性端子が接続され、負極性端子が接地された第５のトランジスタとを備え、
前記第３のトランジスタと前記第４のトランジスタと前記第５のトランジスタの接続点に前記信号線が接続されたことを特徴とする請求項１又は２記載の表示装置用基板の保護回路。
【請求項５】
正極性端子に電源が接続された第６のトランジスタと、
前記第６のトランジスタの負極性端子に正極性端子が接続された第７のトランジスタと、
前記第７のトランジスタの負極性端子に正極性端子が接続され、負極性端子が接地された第８のトランジスタとを備え、
前記第７のトランジスタと前記第８のトランジスタの接続点に前記信号線が接続されたことを特徴とする請求項１又は２記載の表示装置用基板の保護回路。
【請求項６】
前記各トランジスタは、前記信号線に接続されたアナログスイッチと同一チャネルであることを特徴とする請求項１乃至５のいずれかに記載の表示装置用基板の保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トランジスタやダイオード等の回路素子や配線パターンを静電気放電から保護する表示装置用基板の保護回路に関する。
【０００２】
【従来の技術】
表示装置として、マトリクス状に配線された信号線と走査線の各交差部に画素トランジスタや画素電極等からなる画素を備えた表示領域と、この画素トランジスタと同一の製造工程で製造されたトランジスタ等でなる信号線駆動回路と、走査線駆動回路とが透明の絶縁基板上に一体的に形成された液晶表示装置が知られている。
【０００３】
近年は、携帯電話機やノートパソコン等の持ち運び可能なモバイル機器における表示領域の大型化に伴い、表示領域内における信号線や走査線といった配線が長くなる傾向にある。これらの配線が長くなると、配線の始端部と終端部とで静電気による電位差が大きくなるため、これらの配線に接続されている信号線駆動回路や走査線駆動回路におけるトランジスタ等の動作に不具合を発生させる原因となる。このような不具合を防止するため、絶縁基板上に保護回路を形成することが一般的である（特許文献１参照）。
【０００４】
【特許文献１】
特開２００３−２９６６５号公報
【０００５】
【発明が解決しようとする課題】
ところで、モバイル機器用の液晶表示装置には、省電力化を図るために絶縁基板上の各回路への電源供給を停止するいわゆる待機モードが設けられている。
【０００６】
しかしながら、信号線駆動回路や走査線駆動回路におけるラッチアップを防ぐため、一部の電源については供給状態が維持されることがあり、この電源と配線を共通にする保護回路に対しても電源が供給されてしまう場合がある。このとき、保護回路を通じて信号線の電位が高くなり、この電位が画素トランジスタを介して画素電極に書き込まれ、液晶に電圧が印加されることとなる。このため、一定時間の経過後に表示画面上に信号線に沿ったスジ状の表示ムラが視認されるという問題があった。
【０００７】
本発明は、上記に鑑みてなされたものであり、その目的とするところは、待機モードにおいて保護回路に電源が供給されてしまう場合の表示ムラを防止し得る表示装置用基板の保護回路を提供することにある。
【０００８】
【課題を解決するための手段】
本発明に係る表示装置用基板の保護回路は、走査線と信号線の各交差部に画素が形成される表示装置用基板において前記信号線に接続される保護回路であって、同一チャネルのトランジスタで構成され、各トランジスタのチャネル幅比により信号線の電位を表示ムラが視認されない電位となるように調節したことを特徴とする。
【０００９】
本発明にあっては、保護回路を同一チャネルのトランジスタで構成することにより、各トランジスタのリーク電流の特性バラツキを抑えるとともに、各トランジスタのチャネル幅比の調節により信号線の電位を表示ムラが視認されない電位に制限することで、待機モードでの表示ムラを防止するようにしている。
【００１０】
上記表示装置用基板の保護回路は、信号線を駆動する信号線駆動回路の出力段に設けられたことを特徴とする。
【００１１】
上記表示装置用基板の保護回路は、正極性端子に電源が接続された第１のトランジスタと、前記第１のトランジスタの負極性端子に正極性端子が接続され、負極性端子が接地された第２のトランジスタとを備え、前記第１のトランジスタと前記第２のトランジスタの接続点に前記信号線が接続されたことを特徴とする。
【００１２】
上記表示装置用基板の保護回路は、正極性端子に電源が接続された第３のトランジスタと、前記第３のトランジスタの負極性端子に正極性端子が接続され、負極性端子が接地された第４のトランジスタと、前記第３のトランジスタの負極性端子に正極性端子が接続され、負極性端子が接地された第５のトランジスタとを備え、前記第３のトランジスタと前記第４のトランジスタと前記第５のトランジスタの接続点に前記信号線が接続されたことを特徴とする。
【００１３】
本発明にあっては、第４のトランジスタ及び第５のトランジスタを並列に接続することで、各トランジスタによるリーク電流を調節するようにしている。
【００１４】
上記表示装置用基板の保護回路は、正極性端子に電源が接続された第６のトランジスタと、前記第６のトランジスタの負極性端子に正極性端子が接続された第７のトランジスタと、前記第７のトランジスタの負極性端子に正極性端子が接続され、負極性端子が接地された第８のトランジスタとを備え、前記第７のトランジスタと前記第８のトランジスタの接続点に前記信号線が接続されたことを特徴とする。
【００１５】
本発明にあっては、第６乃至第８トランジスタを直列に接続することで、各トランジスタによるリーク電流を調節するようにしている。
【００１６】
上記表示装置用基板の保護回路において、前記各トランジスタは、前記信号線に接続されたアナログスイッチと同一チャネルであることを特徴とする。
【００１７】
本発明にあっては、保護回路を構成する各トランジスタを信号線に接続されたアナログスイッチと同一チャネルとしたことで、各トランジスタ、アナログスイッチによるリーク電流の特性バラツキを抑えるようにしている。
【００１８】
【発明の実施の形態】
以下、本発明の表示装置用基板の保護回路を液晶表示装置に適用した場合の実施の形態について図面を用いて説明する。
【００１９】
図１の回路ブロック図に示すように、本実施の形態における表示装置用基板１は、マトリクス状に配線された複数の走査線Ｙと複数の信号線Ｓの各交差部に画素６が形成された表示領域２と、走査線Ｙを駆動する走査線駆動回路３と、信号線Ｓを駆動する信号線駆動回路４と、保護回路５（５ａ乃至５ｄ）を備えた構成である。ここでは、表示装置用基板１は、ガラス製の透明絶縁基板とする。
【００２０】
各画素６は、画素トランジスタ７と画素電極８を備える。画素トランジスタ７は、一例としてｎチャネルのＣＭＯＳトランジスタで構成され、そのドレインは信号線Ｓに、ゲートは走査線Ｙに、ソースは画素電極８にそれぞれ接続される。各画素６では、信号線Ｓを介して供給されてきた映像信号を画素トランジスタ７を通じて画素電極８に書き込む。そして、画素電極８とこれに液晶を挟んで対向配置された対向電極との電位差を液晶に印加することで、液晶を駆動するようになっている。
【００２１】
保護回路５ａは信号線駆動回路４の出力段、すなわち信号線Ｓの始端部に設けられ、保護回路５ｂは信号線Ｓの終端部に設けられる。同様に、保護回路５ｃは走査線Ｙの始端部に設けられ、保護回路５ｄは走査線Ｙの終端部に設けられる。
【００２２】
表示領域２、走査線駆動回路３、信号線駆動回路４、保護回路５ａ乃至５ｄは、同一の製造プロセスによって表示装置用基板１に形成される。
【００２３】
保護回路５は、同一チャネルのトランジスタで構成され、各トランジスタのチャネル幅比により信号線Ｓの電位を表示ムラが視認されない電位となるように調節するようになっている。
【００２４】
より具体的には、図２の回路図に示すように、第１実施例の表示装置用基板では、保護回路５は、信号線Ｓ毎に、正極性端子が電源ＶＤＤに接続された第１トランジスタ１１と、第１トランジスタ１１の負極性端子に正極性端子が接続され、負極性端子が接地された第２トランジスタ１２を備え、第１トランジスタ１１と第２トランジスタ１２の接続点に信号線Ｓが接続された構成である。
【００２５】
同図では、一例として第１トランジスタ１１及び第２トランジスタ１２は、ｐチャネルのＣＭＯＳトランジスタであり、各ＣＭＯＳトランジスタのソースが正極性端子、ドレインが負極性端子にそれぞれ相当する。各ＣＭＯＳトランジスタのゲートは、それぞれのトランジスタのソースに接続される。
【００２６】
図３の回路図に示すように、比較例の表示装置用基板では、保護回路６５は、異なるチャネルのトランジスタ、すなわちｐチャネルのトランジスタ３０とｎチャネルのトランジスタ３１で構成される。このように、２つのトランジスタのチャネルが異なる場合には特性バラツキが大きいため、待機モードで電源が供給された場合の各トランジスタからのリーク電流量が異なることとなる。映像を表示する通常の駆動においては表示に影響を与えることはなくとも、映像保持が長時間に渡る待機モードでは、信号線における電位は２つのトランジスタのリーク電流がつり合ったところの電位となる。この電位は、画素トランジスタ７を介して画素電極８に書き込まれ、液晶に印加されてしまう。液晶への印加電圧が表示ムラが視認されやすい電圧だと、一定時間の経過後に信号線に沿ったスジ状のムラが視認されることとなる。
【００２７】
これに対し、第１実施例のように同一チャネルのトランジスタを用いた場合には、各トランジスタのチャネル幅が同じなら特性バラツキはかなり抑えられ、リーク電流量はほぼ等しくなる。これによって、各トランジスタのチャネル幅比を調節することにより、信号線の電位を定めることが可能となる。本実施の形態では、この点に着目し、信号線の電位が表示ムラの視認されない電位となるように、各トランジスタのチャネル幅比を調節することとしたものである。
【００２８】
例えば液晶表示装置においては、いわゆる白表示又は黒表示の電圧近辺では表示ムラが視認されにくく、中間調を表示する電圧近辺では僅かな電圧変動でも表示ムラとして視認されやすい。そこで、信号線の電位が白表示又は黒表示における電位に近づくように各トランジスタのチャネル幅比を調節するようにする。具体的には、信号線の電位を接地電位ＧＮＤに近づけたい場合には、ＧＮＤに接地された方の第２トランジスタ１２のチャネル幅を第１トランジスタ１１のものよりも長く設定する。
【００２９】
次に、保護回路の様々な変形例について説明する。
【００３０】
図４の回路図に示すように、第２実施例の表示装置用基板では、保護回路１５は、ｎチャネルの第１トランジスタ２１と第２トランジスタ２２で構成される。具体的には、第１トランジスタ２１の正極性端子は電源ＶＤＤに接続され、負極性端子は第２トランジスタ２２の正極性端子に接続され、第２トランジスタ２２の負極性端子は接地される。第１トランジスタ２１と第２トランジスタ２２の接続点に信号線Ｓが接続される。第１トランジスタ２１の制御端子はそのトランジスタ２１の負極性端子に接続され、第２トランジスタ２２の制御端子はそのトランジスタ２２の負極性端子に接続される。
【００３１】
第１トランジスタ２１及び第２トランジスタ２２では、ドレインが正極性端子、ゲートが制御端子、ソースが負極性端子にそれぞれ相当する。各トランジスタのチャネル幅の調節については、第１実施例と同様に行うものとする。
【００３２】
このように、保護回路をｎチャネルのトランジスタだけを用いて構成するようにしてもよい。
【００３３】
図５の回路図に示すように、第３実施例の表示装置用基板では、保護回路３５は、正極性端子に電源ＶＤＤが接続された第３トランジスタ２３と、第３トランジスタ２３の負極性端子に正極性端子が接続され、負極性端子が接地された第４トランジスタ２４と、同じく第３トランジスタ２３の負極性端子に正極性端子が接続され、負極性端子が接地された第５トランジスタ２５とを備え、各トランジスタ２３，２４，２５の接続点に信号線Ｓが接続された構成である。このように、第４トランジスタ２４と第５トランジスタ２５は並列に接続されている。
【００３４】
第３トランジスタ２３、第４トランジスタ２４、第５トランジスタ２５は、全てｐチャネルのＣＭＯＳトランジスタであり、各トランジスタ２３乃至２５の制御端子（ゲート）は、それぞれのトランジスタの正極性端子（ソース）に接続される。
【００３５】
このように、複数のトランジスタを並列に接続することにより、各トランジスタによるリーク電流を調節することができる。また、各トランジスタのチャネル幅の調節については、第１実施例と同様に行うものとする。
【００３６】
なお、第３実施例では全てのトランジスタにｐチャネルを用いることとしたが、ｎチャネルのトランジスタだけを用いるようにしてもよい。この場合には、各トランジスタの制御端子をそれぞれのトランジスタの負極性端子に接続するようにする。
【００３７】
図６の回路図に示すように、第４実施例の表示装置用基板では、保護回路４５は、正極性端子が電源ＶＤＤに接続された第６トランジスタ２６と、第６トランジスタ２６の負極性端子に正極性端子が接続された第７トランジスタ２７と、第７トランジスタ２７の負極性端子に正極性端子が接続され、負極性端子が接地された第８トランジスタ２８を備え、第７トランジスタ２７と第８トランジスタ２８の接続点に信号線Ｓが接続された構成である。このように、複数のトランジスタ２６乃至２８が直列に接続されている。
【００３８】
各トランジスタ２６乃至２８は、全てｐチャネルのＣＭＯＳトランジスタであり、各トランジスタ２６乃至２８の制御端子は、それぞれのトランジスタの正極性端子に接続される。
【００３９】
このように、複数のトランジスタを直列に接続することにより、各トランジスタによるリーク電流を調節することができる。また、各トランジスタ２６乃至２８のチャネル幅の調節については、第１実施例と同様に行うものとする。
【００４０】
なお、第４実施例では全てのトランジスタにｐチャネルを用いることとしたが、ｎチャネルを用いてもよい。この場合には、各トランジスタの制御端子をそれぞれのトランジスタの負極性端子に接続するようにする。
【００４１】
図７の回路図に示すように、第５実施例の表示装置用基板では、保護回路５５は、第１実施例の保護回路５と同一構成であるが、信号線Ｓにアナログスイッチ３２が接続されており、第１トランジスタ１１及び第２トランジスタ１２は、アナログスイッチ３２と同一チャネルのトランジスタとなっている。同図では一例として、アナログスイッチ３２、第１トランジスタ１１、第２トランジスタ１２は、いずれもｐチャネルのＣＭＯＳトランジスタとなっている。
【００４２】
アナログスイッチ３２は、供給されてきた映像信号の信号線Ｓへの出力を制御するものであり、製造プロセスにおいて各駆動回路３，４のトランジスタと同時に形成される。第５実施例では、第１トランジスタ１１及び第２トランジスタ１２をアナログスイッチ３２と同一のチャネルで構成することにより、待機モードにおいて映像信号が一定の電位を維持している場合に、第１トランジスタ１１、第２トランジスタ１２、アナログスイッチ３２のリーク電流の特性バラツキを抑え、各トランジスタのチャネル幅比の調節により信号線Ｓの電位を定められるようにしている。
【００４３】
なお、第５実施例では、アナログスイッチ３２にｐチャネルを用いることとしたが、ｎチャネルを用いてもよい。この場合には、保護回路における全てのトランジスタをｎチャネルとする。また、第５実施例では、第１実施例において信号線Ｓにアナログスイッチ３２を設けた場合について説明したが、第２実施例乃至第４実施例において信号線Ｓにアナログスイッチ３２を設けるようにしてもよく、これらの場合には、それぞれの保護回路におけるトランジスタをアナログスイッチ３２と同一のチャネルで構成するようにする。
【００４４】
したがって、本実施の形態によれば、第１実施例乃至第５実施例のように、保護回路を同一チャネルのトランジスタで構成することで、各トランジスタのリーク電流の特性バラツキが抑えられるので、特性バラツキに起因する表示ムラを低減することができる。また、各トランジスタのチャネル幅比の調節により信号線の電位を表示ムラが視認されない電位に制限したことで、待機モードにおける表示ムラを防止することができる。これによって、表示装置用基板の歩留まりを向上させることができる。
【００４５】
本実施の形態によれば、第３実施例のように複数のトランジスタを並列に接続し、あるいは第４実施例のように直列に接続することで、各トランジスタによるリーク電流を調節することができる。
【００４６】
本実施の形態によれば、第５実施例のように保護回路を構成する各トランジスタを信号線Ｓに接続されたアナログスイッチと同一チャネルとしたことで、各トランジスタ、アナログスイッチによるリーク電流の特性バラツキを抑え、各トランジスタのチャネル幅比の調節により信号線の電位を定めることができる。
【００４７】
【発明の効果】
以上、説明したように、本発明に係る表示装置用基板の保護回路によれば、待機モードで保護回路に電源が供給されてしまう場合の表示ムラを防止することができる。
【図面の簡単な説明】
【図１】一実施の形態における表示装置用基板の構成を示す回路ブロック図である。
【図２】第１実施例の表示装置用基板における保護回路及び表示領域の部分的な構成を示す回路図である。
【図３】比較例の表示装置用基板における保護回路及び表示領域の部分的な構成を示す回路図である。
【図４】第２実施例の表示装置用基板における保護回路及び表示領域の部分的な構成を示す回路図である。
【図５】第３実施例の表示装置用基板における保護回路及び表示領域の部分的な構成を示す回路図である。
【図６】第４実施例の表示装置用基板における保護回路及び表示領域の部分的な構成を示す回路図である。
【図７】第５実施例の表示装置用基板における保護回路及び表示領域の部分的な構成を示す回路図である。
【符号の説明】
１…表示装置用基板、２…表示領域、３…走査線駆動回路、４…信号線駆動回路、５ａ〜５ｄ…保護回路、６…画素、７…画素トランジスタ、８…画素電極、１１，２１…第１トランジスタ、１２，２２…第２トランジスタ、２３…第３トランジスタ、２４…第４トランジスタ、２５…第５トランジスタ、２６…第６トランジスタ、２７…第７トランジスタ、２８…第８トランジスタ、３２…アナログスイッチ、５，１５，３５，４５，５５，６５…保護回路
【図１】
2004361614.tif 000003
【図２】
2004361614.tif 000004
【図３】
2004361614.tif 000005
【図４】
2004361614.tif 000006
【図５】
2004361614.tif 000007
【図６】
2004361614.tif 000008
【図７】
2004361614.tif 000009