(57)【要約】【課題】デザインルールに定義されている複数の制約条件のうち１階層で満たす必要がある制約条件だけを適用してコンパクションを実行し、適用しなかった制約条件は上位階層でその条件を満たし半導体集積回路の面積を縮小すること。【解決手段】階層的レイアウトデータの下位のレイアウト情報から順に、配線幅ルールと配線間隔ルールを適用して階層毎にレイアウト情報をコンパクションしたレイアウト結果と、配線幅ルールと配線間隔ルールと最小面積ルールを適用して階層毎にレイアウト情報をコンパクションしたレイアウト結果とを比較してレイアウト形状が変化した場合、下位のレイアウト情報のパタンが１つ上位のレイアウト情報のパタンと接続の状態によって下位のレイアウト情報のコンパクション条件を決定する。【選択図】　　　図１
2004127067.tif 000002
【特許請求の範囲】
【請求項１】
各配線層の配線幅ルール、配線間隔ルールおよび最小面積ルールが定義されているデザインルールに基づいて、セルのレイアウト情報と各配線層のレイアウト情報とを階層的に有する半導体集積回路のレイアウトデータを異なる製造技術のレイアウトデータに移植するテクノロジ・マイグレーション方法において、
前記デザインルールに定義されている配線幅ルールおよび配線間隔ルールを適用して前記レイアウトデータの最下位のレイアウト情報から最上位のレイアウト情報まで順に、階層毎にレイアウト情報をコンパクションする第１ステップと、前記デザインルールに定義されている配線幅ルール、配線間隔ルールおよび最小面積ルールを適用して前記レイアウトデータの最下位のレイアウト情報から最上位のレイアウト情報まで順に、階層毎にレイアウト情報をコンパクションする第２ステップと、
前記第１ステップの階層毎のコンパクション結果をマージしたレイアウト結果と前記第２ステップの階層毎のコンパクション結果をマージしたレイアウト結果とのレイアウト形状を比較してレイアウト形状が変化している場合、下位のレイアウト情報のパタンが１つ上位のレイアウト情報のパタンと接続しているか否かを判定する第３ステップと、
前記第３ステップの判定結果に基づいて前記下位のレイアウト情報をコンパクションする条件を決定し、その条件に基づいて前記下位のレイアウト情報をコンパクションする第４ステップと、
を備えることを特徴とするテクノロジ・マイグレーション方法。
【請求項２】
前記第４ステップは、
前記第３ステップが前記下位のレイアウト情報のパタンがすべて前記１つ上位のレイアウト情報のパタンと接続していると判定した場合、
前記デザインルールに定義されている配線幅ルールと配線間隔ルールのみを適用してコンパクションすることを特徴とする請求項１に記載のテクノロジ・マイグレーション方法。
【請求項３】
前記第４ステップは、
前記第３ステップが前記下位のレイアウト情報のパタンが前記１つ上位のレイアウト情報のパタンと接続しているものと接続していないものとがあると判定した場合、
前記下位のレイアウト情報のパタンと同一形状のパタンを前記上位のレイアウト情報に生成した後、前記デザインルールに定義されている配線幅ルールと配線間隔ルールのみを適用してコンパクションすることを特徴とする請求項１に記載のテクノロジ・マイグレーション方法。
【請求項４】
前記第４ステップは、
前記下位のレイアウト情報のパタンと同一形状のパタンを前記上位のレイアウト情報に生成した場合、前記生成したパタンと同一形状のパタンを前記下位のレイアウト情報から削除することを特徴とする請求項３に記載のテクノロジ・マイグレーション方法。
【請求項５】
前記第４ステップは、
前記第３ステップが前記下位のレイアウト情報のパタンが前記１つ上位のレイアウト情報のパタンと接続しているものと接続していないものとがあると判定した場合、
前記１つ上位のレイアウト情報のパタンと接続しているものについては前記デザインルールに定義されている配線幅ルールと配線間隔ルールのみを適用してコンパクションし、前記１つ上位のレイアウト情報のパタンと接続していないものについては前記デザインルールに定義されている配線幅ルール、配線間隔ルールおよび最小面積ルールを適用してコンパクションすることを特徴とする請求項１に記載のテクノロジ・マイグレーション方法。
【請求項６】
各配線層の配線幅ルール、配線間隔ルールおよび終端処理ルールが定義されているデザインルールに基づいて、セルのレイアウト情報と各配線層のレイアウト情報を階層的に有する半導体集積回路のレイアウトデータを異なる製造技術のレイアウトデータに移植するテクノロジ・マイグレーション方法において、
前記デザインルールの配線幅ルールおよび配線間隔ルールを適用して前記レイアウトデータの最下位のレイアウト情報から最上位のレイアウト情報まで順に、階層毎にレイアウト情報をコンパクションする第１ステップと、
前記デザインルールの配線幅ルール、配線間隔ルールおよび終端処理ルールを適用して前記レイアウトデータの最下位のレイアウト情報から最上位のレイアウト情報まで順に、階層毎にレイアウト情報をコンパクションする第２ステップと、
前記第１ステップの階層毎のコンパクション結果をマージしたレイアウト結果と前記第２ステップの階層毎のコンパクション結果をマージしたレイアウト結果とのレイアウト形状を比較してレイアウト形状が変化している場合、下位のレイアウト情報のパタンが１つ上位のレイアウト情報のパタンと接続しているか否かを判定する第３ステップと、
前記第３ステップの判定結果に基づいて前記下位のレイアウト情報をコンパクションする条件を決定し、その条件に基づいてコンパクションする第４ステップと、
を備えることを特徴とするテクノロジ・マイグレーション方法。
【請求項７】
前記第４ステップは、
前記第３ステップが前記下位のレイアウト情報のパタンがすべて前記１つ上位のレイアウト情報のパタンと接続していると判定した場合、
前記デザインルールに定義されている配線幅ルールと配線間隔ルールのみを適用してコンパクションすることを特徴とする請求項６に記載のテクノロジ・マイグレーション方法。
【請求項８】
前記第４ステップは、
前記第３ステップが前記下位のレイアウト情報のパタンが前記１つ上位のレイアウト情報のパタンと接続しているものと接続していないものとがあると判定した場合、
前記下位のレイアウト情報のパタンと同一形状のパタンおよび前記下位のレイアウト情報のパタンと前記上位のレイアウト情報のパタンを接続するためのパタンと同一形状のパタンとを前記上位のレイアウト情報に生成した後、前記デザインルールに定義されている配線幅ルールと配線間隔ルールのみを適用してコンパクションすることを特徴とする請求項６に記載のテクノロジ・マイグレーション方法。
【請求項９】
前記第４ステップは、
前記下位のレイアウト情報のパタンと同一形状のパタンおよび前記下位のレイアウト情報のパタンと前記上位のレイアウト情報のパタンを接続するためのパタンと同一形状のパタンとを前記上位のレイアウト情報に生成した場合、前記生成したパタンと同一形状のパタンを前記下位のレイアウト情報から削除することを特徴とする請求項８に記載のテクノロジ・マイグレーション方法。
【請求項１０】
前記第４ステップは、
前記第３ステップが前記下位のレイアウト情報のパタンが前記１つ上位のレイアウト情報のパタンと接続しているものと接続していないものとがあると判定した場合、
前記１つ上位のレイアウト情報のパタンと接続しているものについては前記デザインルールに定義されている配線幅ルールと配線間隔ルールのみを適用してコンパクションし、前記１つ上位のレイアウト情報のパタンと接続していないものについては前記デザインルールに定義されている配線幅ルール、配線間隔ルールおよび終端処理ルールを適用してコンパクションすることを特徴とする請求項６に記載のテクノロジ・マイグレーション方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路のレイアウトに関するものであり、特に、半導体集積回路のレイアウト情報を階層的に有するレイアウトデータを異なるデザインルールのレイアウトデータに移植するテクノロジ・マイグレーション方法に関するものである。
【０００２】
【従来の技術】
半導体集積回路の開発期間を短縮するために、過去の設計資産を再利用することがある。この場合、ＶＨＤＬ（Ｖｈｓｉｃ　ｈａｒｄｗａｒｅ　Ｄｅｓｃｒｉｐｔｉｏｎ　Ｌａｎｇｕａｇｅ）やＶｅｒｉｌｏｇ−ＨＤＬ（Ｖｅｒｉｌｏｇ　Ｈａｒｄｗａｒｅ　Ｄｅｓｃｒｉｐｔｉｏｎ　Ｌａｎｇｕａｇｅ）などのハードウエア記述言語で記述された回路モデルを新たなデザインルールを用いて論理合成を行い、合成されたネットリストに基づきレイアウトを行うことが考える。しかし、この場合、論理合成により生成されたネットリストに対してシミュレーションを実行した後、レイアウトを行わなければならない。そのため、新たに設計を行うよりは開発期間を短縮することができるが、大幅な短縮を期待することはできない。
【０００３】
このような問題を改善するために、すでにレイアウトされた設計資産をもとに、別のデザインルールに変換するテクノロジ・マイグレーションの技術が考えられている。すなわち、一度設計した半導体集積回路のレイアウトデータを異なる製造技術のレイアウトデータに移植することで、設計工程からシミュレーションやレイアウトを省き開発期間の短縮を実現する。
【０００４】
従来のテクノロジ・マイグレーション方法では、階層的レイアウトにおいて、すでにコンパクションが実行された下位階層セルを１つ上の階層ではコンパクション前のセル外形と端子のみから成る抽象化セルに置き換え、抽象化セルに接続する現階層セルの配線に対して端子の接続を保つような圧縮制約を与えコンパクションを実行した後抽象化セルをコンパクション後の下位階層セルに置き換えることを最上位階層まで繰返し、２つの階層を考慮してレイアウトデータをコンパクションするようにしている。（たとえば、特許文献１参照）
【０００５】
【特許文献１】
特開平７−２７３２０４号公報（第３−５頁、第１図）
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のテクノロジ・マイグレーション方法は、階層毎の端子接続を保持するようにしているが、各配線層に対する最小面積ルールや終端処理ルールを考慮していない。そのため、階層毎に最小面積ルールや終端処理ルールを適用してコンパクションが実行される。例えば、論理ゲートを実現するセルの入出力端子には、上位階層の配線パタンと接続するためのビアホールと上位階層の配線パタンで構成されている。このセルのレイアウト情報を有する階層において最小面積ルールや終端処理ルールを適用してコンパクションを実行すると、一般的に上位階層の配線パタンが大きくなり、半導体集積回路のレイアウト全体の面積が大きくなってしまうという問題があった。
【０００７】
この発明は上記に鑑みてなされたもので、複数の制約条件が定義されているデザインルールの中で１つの階層だけで満たす必要のあるデザインルールだけを適用してコンパクションを実行し、適用しなかったデザインルールについては上位階層でその条件を満たすことで半導体集積回路の面積を縮小するテクノロジ・マイグレーション方法を得ることを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、この発明にかかるテクノロジ・マイグレーション方法は、各配線層の配線幅ルール、配線間隔ルールおよび最小面積ルールが定義されているデザインルールに基づいて、セルのレイアウト情報と各配線層のレイアウト情報とを階層的に有する半導体集積回路のレイアウトデータを異なる製造技術のレイアウトデータに移植するテクノロジ・マイグレーション方法において、前記デザインルールに定義されている配線幅ルールおよび配線間隔ルールを適用して前記レイアウトデータの最下位のレイアウト情報から最上位のレイアウト情報まで順に、階層毎にレイアウト情報をコンパクションする第１ステップと、前記デザインルールに定義されている配線幅ルール、配線間隔ルールおよび最小面積ルールを適用して前記レイアウトデータの最下位のレイアウト情報から最上位のレイアウト情報まで順に、階層毎にレイアウト情報をコンパクションする第２ステップと、前記第１ステップの階層毎のコンパクション結果をマージしたレイアウト結果と前記第２ステップの階層毎のコンパクション結果をマージしたレイアウト結果とのレイアウト形状を比較してレイアウト形状が変化している場合、下位のレイアウト情報のパタンが１つ上位のレイアウト情報のパタンと接続しているか否かを判定する第３ステップと、前記第３ステップの判定結果に基づいて前記下位のレイアウト情報をコンパクションする条件を決定し、その条件に基づいて前記下位のレイアウト情報をコンパクションする第４ステップとを備えることを特徴とする。
【０００９】
この発明によれば、テクノロジ・マイグレーション方法は、階層的に構成されているレイアウトデータの下位のレイアウト情報から順に、デザインルールの配線幅ルールと配線間隔ルールを適用して階層毎にレイアウト情報をコンパクションした結果をマージしたレイアウト結果と、デザインルールの配線幅ルール、配線間隔ルールおよび最小面積ルールを適用して階層毎にレイアウト情報をコンパクションした結果をマージしたレイアウト結果とを比較してレイアウト形状が変化している場合には、下位のレイアウト情報のパタンが１つ上位のレイアウト情報のパタンと接続の状態によって下位のレイアウト情報のコンパクション条件を決定するようにしている。
【００１０】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる階層的レイアウトのテクノロジ・マイグレーション方法の好適な実施の形態を詳細に説明する。
【００１１】
実施の形態１．
図１〜図８を用いてこの発明の実施の形態１を説明する。図１のフローチャートを参照して、この実施の形態１のテクノロジ・マイグレーション方法の手順を説明する。
【００１２】
まず、過去の設計資産のレイアウト結果である入力レイアウトデータを読み込む（ステップＳ１００）。図２は、入力レイアウトデータの概念図である。図２に示した入力レイアウトデータは、図３に示す下位セル１０がＹ方向に４個隣接して並んでおり、各下位セル１０上に第２層メタル配線２０〜２２が配線されている。この入力レイアウトデータは、階層的にレイアウト情報を有している。すなわち、入力レイアウトデータは、図３に示す第１層メタル配線１１、第２層メタル配線１３および第１層メタル配線と第２層メタル配線を接続するビアホール１２とで構成される下位セル１０の下位レイアウト情報と、図４に示す第２層メタル配線２０〜２２の上位レイアウト情報とで構成される。
【００１３】
つぎに、デザインルールを読み込む（ステップＳ１１０）。デザインルールには、各メタル配線の配線幅ルール、配線間隔ルール、最小面積ルールと異なるメタル配線を接続するためのビアホールの大きさなどが定義される。この場合は、第１層メタルと第２層メタルの２層配線であるので、第１層メタルの配線幅ルール、配線間隔ルール、最小面積ルールと、第２層メタルの配線幅ルール、配線間隔ルール、最小面積ルールと、第１層メタルと第２層メタルを接続するためのビアホールの大きさが定義される。
【００１４】
入力レイアウトデータとデザインルールを読み込むと、セルのコンパクションを実行する（ステップＳ１２０）。具体的には、図３に示した下位セル１０の第１層メタル配線１１、第２層メタル配線１３および第１層メタル配線１１と第２層メタル配線１３を接続するためのビアホール１２に対して、デザインルールに定義されている配線幅ルール、配線間隔ルール、大きさを満たすようにコンパクションを実行する。
【００１５】
下位セルのコンパクションが終了すると、各配線層のコンパクションを実行する（ステップＳ１３０）。具体的には、図４に示した第２層メタル配線２０〜２２の配線幅および配線間隔をデザインルールに定義されている第２層メタルの配線幅ルールおよび配線間隔ルールを満たすようにコンパクションを実行する。なお、図２に示した入力レイアウトデータは２層配線であるが、入力レイアウトデータが３層、４層…の配線であれば最上位の配線層まで順にコンパクションを実行する。
【００１６】
配線幅ルールおよび配線間隔ルールを適用して各階層のコンパクションが終了すると、最小面積ルールを適用したコンパクションを実行する（ステップＳ１４０）。具体的には、配線幅ルールおよび配線間隔ルールを適用してコンパクションを実行した第１層メタル配線１１と第２層メタル配線１３のそれぞれの面積が、デザインルールに定義されている最小面積ルールを満たしているか否かを判定する。そして、判定の結果が最小面積ルールを満たしていない場合には、最小面積ルールを満たすように面積を大きくする。たとえば、図３に示した下位セル１０に対して配線幅ルールと配線間隔ルールを適用してコンパクションを実行し最小面積ルールを満たしているか判定した結果、第２層メタル配線１３が最小面積ルールを満たしていなかったとする。この場合、図５に示すように、最小面積ルールを満たすように第２層メタル配線１３の面積を大きくする。
【００１７】
つぎに、最小面積ルールを適用したことによりレイアウト形状に影響があるか否かを判定する（ステップＳ１５０）。すなわち、最小面積ルールを適用してコンパクションを実行した階層のレイアウト情報とその１つ上の階層のレイアウト情報とをマージし、マージしたレイアウトデータに対して配線間隔ルールを満足するようにした場合、レイアウト形状が変化するか否かを判定する。たとえば、図６に、最小面積ルールを適用してコンパクションを実行した下位セル１０（図５参照）と１つ上の階層のコンパクション結果をマージした結果を示す。第２層メタル配線１３と第２層メタル配線２１との間隔３０および第２層メタル配線２２と第２層メタル配線１３の間隔３１がデザインルールの配線間隔ルールを満たすようにするために、４個の下位セル１０は隣接する下位セル１０と間隔３２をとって配置されている。すなわち、最小面積ルールを適用してコンパクションを実行したことにより、図２に示した入力レイアウトデータでは隣接していた下位セル１０が間隔３２をとって配置され、レイアウト形状が変化している。
【００１８】
最小面積ルールを適用したことによりレイアウト形状に影響がある場合、最小面積ルールを適用して面積を大きくした層がすべて上位階層に接続しているか否かを判定する（ステップＳ１６０）。図６の場合、最小面積ルールを適用して面積が大きくなった下位セル１０の第２層メタル配線１３が上位階層の第２層メタル配線２０に接続している。
【００１９】
最小面積ルールを適用して面積が大きくなったパタンがすべて上位階層に接続している場合、最小面積ルール以外のデザインルールを満たすようにコンパクションを実行する（ステップＳ１７０）。すなわち、上位階層に接続しているパタン（この場合、第２層メタル配線１３）については、最小面積ルールを適用せずにコンパクションを実行する。これは、第２層メタル配線１３と第２層メタル配線２０は同一の配線パタンであり、第２層メタル配線１３と第２層メタル配線２０をあわせた面積が第２層メタル配線の最小面積ルールを満たせばレイアウト全体でみた場合、最小面積ルール違反とならないためである。具体的には、図５に示した第２層メタル配線１３を図７に示した第２層メタル配線１３のように小さくする。
【００２０】
一方、最小面積ルールを適用してもレイアウト形状に影響がなかった場合、または、レイアウト形状に影響があるが上位階層に接続されていなかった場合は、最小面積ルールを適用したコンパクション結果をその階層のコンパクション結果とする。
【００２１】
このような処理を入力レイアウトデータの下位の階層から順に最上位の階層まで繰返し実行する（ステップＳ１４０〜Ｓ１８０）。
【００２２】
最上位階層まで処理が終了すると、階層構造を保持してコンパクションを実行した出力レイアウトデータを出力する（ステップＳ１９０）。
【００２３】
図８は、この実施の形態１におけるテクノロジ・マイグレーション方法を用いた出力レイアウトデータの概念図である。図８に示すように、下位セル１０の第２層メタル配線１３が接続している上位階層の第２層メタル配線２０が第２層メタル配線の最小面積ルールを満たしているため、第２層メタル配線１３と第２層メタル配線２１の間隔３０および第２層メタル配線２２と第２層メタル配線１３の間隔３１が、デザインルールに定義されている第２層メタル配線の配線間隔ルールを満たすようにしても、４個の下位セル１０は隣接配置されている。すなわち、図６に示した入力レイアウトデータの階層毎に最小面積ルールを適用した場合と比較して、間隔３２の分だけレイアウト面積が小さくなっている。
【００２４】
このように、この実施の形態１では、階層的に構成されている入力レイアウトデータの階層に上位階層に接続しているパタンがあることに着目し、上位階層を含めて最小面積ルールを満たすようにしているため、階層毎に最小面積ルールを適用するよりもテクノロジ・マイグレーション実行後のレイアウト面積を小さくすることができる。
【００２５】
実施の形態２．
図９〜図１４を用いてこの発明の実施の形態２を説明する。実施の形態１では、下位セルが複数個配置され、下位セルにおいて最小面積ルールを適用してコンパクションを実行した際にレイアウト形状に影響がある場合、すべての下位セルが上位階層に接続されているパタンについては最小面積ルールを適用せずにコンパクションを実行した。しかし、すべての下位セルが上位階層に接続されているとは限らない。
【００２６】
実施の形態２では、下位セル内の第２層メタル配線が上位階層の第２層メタル配線に接続していないものが存在する場合でも、上位階層にそのレイアウト情報を生成して上位階層と接続しているものとして最小面積ルールを適用せずにコンパクションを実行するものである。
【００２７】
図９は、この実施の形態２の入力レイアウトデータの概念図である。図１０に示す下位セル１０がＹ方向に４個（下位セル１０ａ〜１０ｄ）隣接して並んでおり、下位セル１０ａ〜１０ｃ上に第２層メタル配線２０〜２２が、下位セル１０ｄ上に第２層メタル配線２１，２２が配線されている。すなわち、下位セル１０ｄの第２層メタル配線１３は、上位レイアウト情報の第２層メタル配線に接続されていない。
【００２８】
図１２のフローチャートを参照して、この実施の形態２のテクノロジ・マイグレーション方法の手順を説明する。入力レイアウトデータとデザインルールを読み込み、下位セルおよび各配線層に対して配線幅ルール、配線間隔ルール、大きさを満たすようにコンパクションを実行した後、下位セル１０に対して最小面積ルールを適用してコンパクションを実行し、レイアウト形状に影響があるか否かの判定するステップＳ１００〜Ｓ１５０については、実施の形態１と同じ動作であるので、詳細な説明は省略する。
【００２９】
図９に示した入力レイアウトデータとデザインルールを読み込む（ステップＳ１００，Ｓ１１０）。読み込んだデザインルールの配線幅ルールおよび配線間隔ルールを適用して下位セルのコンパクションを実行する（ステップＳ１２０）。そして、各配線層に対して配線幅ルールおよび配線間隔ルールを適用してコンパクションを実行する（ステップＳ１３０）。さらに、最小面積ルールを適用したコンパクションを実行し、最小面積ルールを適用したことによりレイアウト形状に影響があるか否かを判定する（ステップＳ１４０，Ｓ１５０）。
【００３０】
最小面積ルールを適用したことによりレイアウト形状に影響がある場合、上位レイアウト情報にパタンを生成する（ステップＳ２００）。具体的には、図１３に示す下位レイアウト情報に含まれる下位セル１０の第２層メタル配線１３と同一のパタンである第２層メタル配線２３を上位レイアウト情報に生成する。これにより、下位セル１０ｄの第２層メタル配線１３も上位階層に接続していることになる。
【００３１】
上位階層のレイアウト情報にパタンを生成した後、再度、配線幅ルールと配線間隔ルールのみを適用してコンパクションを実行する（ステップＳ２１０）。そして、コンパクション結果をその階層のコンパクション結果とする。
【００３２】
一方、最小面積ルールを適用してもレイアウト形状に影響がなかった場合は、最小面積ルールを適用したコンパクション結果をその階層のコンパクション結果とする。
【００３３】
このような処理を入力レイアウトデータの下位の階層から順に最上位の階層まで繰返し実行する（ステップＳ１４０，Ｓ１５０，Ｓ２００，Ｓ２１０，Ｓ１８０）。
【００３４】
最上位階層まで処理が終了すると、階層構造を保持してコンパクションを実行した出力レイアウトデータを出力する（ステップＳ１９０）。
【００３５】
図１４は、この実施の形態２におけるテクノロジ・マイグレーション方法を用いた出力レイアウトデータの概念図である。図１４に示すように、第２層メタル配線層に接続されていない下位セル１０ｄの第２層メタル配線１３のレイアウト情報を移行した第２層メタル配線２３だけが、最小面積ルールを適用したコンパクションの実行により、第２層メタル配線２４となっている。入力レイアウトデータにおいて、上位層と接続していた下位セル１０ａ〜１０ｃの第２層メタル配線１３を移行した第２層メタル配線２３については、上位層の第２層メタル配線２０に含まれている。そのため、第２層メタル配線２０が最小面積ルールを満たしているので、そのレイアウト形状は変更されない。
【００３６】
このように、この実施の形態２では、下位セル内の第２層メタル配線が上位階層の第２層メタル配線に接続していないものが存在する場合でも、上位階層のそのレイアウト情報を生成して上位階層と接続しているようにしているため、階層毎に最小面積ルールを適用するよりもテクノロジ・マイグレーション実行後のレイアウト面積を小さくすることができる。
【００３７】
なお、上位レイアウト情報にパタンを生成する場合は、下位セルと第２層メタル配線が接続されていない下位セルについてだけ生成するようにしてもよい。
【００３８】
また、この実施の形態２では、最小面積ルールを例に挙げて説明したが、上位レイアウト情報に下位レイアウト情報と同一形状のパタンを生成する際に、ビアホールのレイアウト情報も生成することで後述する終端処理ルールに適用することもできる。これにより、階層毎に終端処理ルールを適用するよりもテクノロジ・マイグレーション実行後のレイアウト面積を小さくすることができる。
【００３９】
実施の形態３．
図１５〜図１８を用いてこの発明の実施の形態３を説明する。実施の形態２では、下位セル内の第２層メタル配線が上位階層の第２層メタル配線に接続していないものが存在する場合でも、上位階層にそのレイアウト情報を生成して上位階層と接続しているものとした。そのため、入力レイアウトデータの上位レイアウト情報に新たなパタン情報を追加しなければならない。
【００４０】
実施の形態３では、入力レイアウトデータのレイアウト情報に新たなパタン情報を追加するのではなく、下位セル内の第２層メタル配線が上位階層の第２層メタル配線に接続している下位セルと、接続していない下位セルとを別の下位セルとしてコンパクションを行うものである。
【００４１】
この実施の形態３の入力レイアウトデータは、図９〜図１１で示した実施の形態２の入力レイアウトデータと同様となるので、その説明を省略する。
【００４２】
図１５のフローチャートを参照して、この実施の形態３のテクノロジ・マイグレーション方法の手順を説明する。入力レイアウトデータとデザインルールを読み込み、下位セルおよび各配線層に対して配線幅ルール、配線間隔ルール、大きさを満たすようにコンパクションを実行した後、下位セル１０に対して最小面積ルールを適用してコンパクションを実行し、レイアウト形状に影響があるかの判定し、さらに、すべての下位セルが上位階層に接続しているかを判定するステップＳ１００〜Ｓ１６０については、実施の形態１と同じ動作であるので、詳細な説明は省略する。
【００４３】
図９に示した入力レイアウトデータとデザインルールを読み込む（ステップＳ１００，Ｓ１１０）。読み込んだデザインルールの配線幅ルールおよび配線間隔ルールを適用して下位セルのコンパクションを実行する（ステップＳ１２０）。そして、各配線層に対して配線幅ルールおよび配線間隔ルールを適用してコンパクションを実行する（ステップＳ１３０）。さらに、最小面積ルールを適用したコンパクションを実行し、最小面積ルールを適用したことによりレイアウト形状に影響があるか否かを判定する（ステップＳ１４０，Ｓ１５０）。レイアウト形状に影響がある場合には、そのすべての下位セルが、上位レイアウト情報に接続しているかを判定する（ステップＳ１６０）。
【００４４】
すべての下位セルが上位レイアウト情報に接続していない場合には、上位階層で接続している下位セルと、接続していない下位セルとを分類する（ステップＳ３００）。図９の入力レイアウトデータの場合、下位セル１０ａ〜１０ｃの第２層メタル配線１３は、第２層メタル配線２０に接続されている。したがって、この下位セル１０ａ〜１０ｃと、下位セル１０ｄを分類する。すなわち、下位セル１０ａ〜１０ｄは、同一の下位セル１０であるが、第２層メタル配線１３が上位階層の第２層メタル配線と接続されているか否かにより、異なる下位セルとする。
【００４５】
上位階層の第２層メタル配線と接続されているセルと分類された下位セルについては（ステップＳ３１０，Ｙｅｓ）、最小面積ルールを適用せずにコンパクションを実行する（ステップＳ１７０）。具体的には、入力レイアウトデータの下位セル１０ａ〜１０ｃについては、最小面積ルールを適用せずにコンパクションを実行する。図１６に下位セル１０ａ〜１０ｃに対応する下位セル１０のコンパクション結果を示す。最小面積ルールを適用していないため、第２層メタル配線１３の面積は変化していない。
【００４６】
一方、上位階層の第２層メタル配線と接続されていないセルと分類された下位セルについては（ステップＳ３１０，Ｎｏ）、最小面積ルールを適用したコンパクション結果をその階層のコンパクション結果とする。具体的には、入力レイアウトデータの下位セル１０ｄは、最小面積ルールを適用してコンパクションを実行した図１７に示す下位セル１０となる。最小面積ルールを適用しているため、コンパクション実行前の第２層メタル配線１３（図１０）の面積が大きくなり、第２層メタル配線１４に変更されている。
【００４７】
最小面積ルールを適用してもレイアウト形状に影響がなかった場合は、最小面積ルールを適用したコンパクション結果をその階層のコンパクション結果とする。
【００４８】
このような処理を入力レイアウトデータの下位の階層から順に最上位の階層まで繰返し実行する（ステップＳ１４０〜Ｓ１８０，Ｓ３００，Ｓ３１０）。
【００４９】
最上位階層まで処理が終了すると、階層構造を保持してコンパクションを実行した出力レイアウトデータを出力する（ステップＳ１９０）。
【００５０】
図１８は、この実施の形態３におけるテクノロジ・マイグレーション方法を用いた出力レイアウトデータの概念図である。図１８に示すように、第２層メタル配線２０に接続されている下位セル１０ａ〜１０ｃは、隣接して配置されている。第２層メタル配線に接続されていない下位セル１０ｄだけは、第２層メタル配線２５と第２層メタル配線２１の間隔３３と、下位セル１０ｄ上の第２層メタル配線２２と下位セル１０ｃ上の第２層メタル配線２０の間隔３４がデザインルールの配線間隔ルールを満たすために、下位セル１０ｃと下位セル１０ｄとの間隔３５をとって配置されている。
【００５１】
このように、この実施の形態３では、下位セル内の第２層メタル配線が上位階層の第２層メタル配線に接続していないものが存在する場合、下位セル内の第２層メタル配線が上位階層の第２層メタル配線に接続している下位セルと、接続していない下位セルとを分類する。そして、第２層メタル配線に接続している下位セルについては、最小面積ルールを適用せずにコンパクションを実行し、上位階層を含んで最小面積ルールを適用するようにしている。一方、第２層メタル配線に接続していない下位セルについては、下位セルにおいて最小面積ルールを適用してコンパクションを実行するようにしている。これにより、入力レイアウトデータの階層構造に新たなパタンを生成することなく、階層毎に最小面積ルールを適用するよりもテクノロジ・マイグレーション実行後のレイアウト面積を小さくすることができる。
【００５２】
なお、この実施の形態３では、最小面積ルールを例に挙げて説明したが、上位階層の第２層メタル配線と接続されているセルと分類された下位セルのビアホールと同一形状のパタンを上位階層に生成することで、後述する終端処理ルールに適用することもできる。これにより、入力レイアウトデータの階層構造に新たなパタンを生成することなく、階層毎に終端処理ルールを適用するよりもテクノロジ・マイグレーション実行後のレイアウト面積を小さくすることができる。
【００５３】
実施の形態４．
図１９〜図２１を用いてこの発明の実施の形態４を説明する。実施の形態２では、下位セル内の第２層メタル配線が上位階層の第２層メタル配線に接続していないものが存在する場合でも、上位階層にそのレイアウト情報を生成して上位階層と接続しているものとした。そのため、入力レイアウトデータの上位レイアウト情報に新たなパタン情報を追加しなければならず、データ量が増えてしまう。
【００５４】
また、実施の形態３では、入力レイアウトデータのレイアウト情報に新たなパタン情報を追加するのではなく、下位セル内の第２層メタル配線が上位階層の第２層メタル配線に接続している下位セルと、接続していない下位セルとを別の下位セルとしてコンパクションを行った。そのため、データ量は抑えられたが、セルの分類をしなければならないため、処理時間が増加する。
【００５５】
実施の形態４では、上位レイアウト情報に新たなパタン情報を生成する際に、下位レイアウト情報のパタン情報を削除するものである。
【００５６】
この実施の形態４の入力レイアウトデータは、図９〜図１１で示した実施の形態２の入力レイアウトデータと同様となるので、その説明を省略する。
【００５７】
図１９のフローチャートを参照して、この実施の形態４のテクノロジ・マイグレーション方法の手順を説明する。入力レイアウトデータとデザインルールを読み込み、下位セルおよび各配線層に対して配線幅ルール、配線間隔ルール、大きさを満たすようにコンパクションを実行した後、下位セル１０に対して最小面積ルールを適用してコンパクションを実行し、レイアウト形状に影響があるかの判定をするステップＳ１００〜Ｓ１５０については、実施の形態１と同じ動作であるので、詳細な説明は省略する。
【００５８】
図９に示した入力レイアウトデータとデザインルールを読み込む（ステップＳ１００，Ｓ１１０）。読み込んだデザインルールの配線幅ルールおよび配線間隔ルールを適用して下位セルのコンパクションを実行する（ステップＳ１２０）。そして、各配線層に対して配線幅ルールおよび配線間隔ルールを適用してコンパクションを実行する（ステップＳ１３０）。さらに、最小面積ルールを適用したコンパクションを実行し、最小面積ルールを適用したことによりレイアウト形状に影響があるか否かを判定する（ステップＳ１４０，Ｓ１５０）。
【００５９】
最小面積ルールを適用したことによりレイアウト形状に影響がある場合、上位レイアウト情報にパタンを移動する（ステップＳ４００）。具体的には、下位レイアウト情報（図１０参照）に含まれる下位セル１０の第２層メタル配線１３と同一のパタンである第２層メタル配線２３を上位レイアウト情報（図１３参照）に生成した後、下位レイアウト情報から第２層メタル配線１３を削除する。これにより、図２０に示すように、下位レイアウト情報に含まれる下位セル１０は、第１層メタル配線１１とビアホール１２で構成されるものとなる。
【００６０】
上位レイアウト情報にパタンを移動した後、再度、新たな下位レイアウト情報に対して最小面積ルールを適用したコンパクションを実行する（ステップＳ４１０）。そして、コンパクション結果をその階層のコンパクション結果とする。
【００６１】
一方、最小面積ルールを適用してもレイアウト形状に影響がなかった場合は、最小面積ルールを適用したコンパクション結果をその階層のコンパクション結果とする。
【００６２】
このような処理を入力レイアウトデータの下位の階層から順に最上位の階層まで繰返し実行する（ステップＳ１４０，Ｓ１５０，Ｓ４００，Ｓ４１０，Ｓ１８０）。
【００６３】
最上位階層まで処理が終了すると、階層構造を保持してコンパクションを実行した出力レイアウトデータを出力する（ステップＳ１９０）。
【００６４】
図２１は、この実施の形態４におけるテクノロジ・マイグレーション方法を用いた出力レイアウトデータの概念図である。図２１に示すように、下位セル１０ａ〜１０ｄは、隣接して配置されている。そして、上位レイアウト情報に移動した第２層メタル配線２３に対してのみ最小面積ルールの適用によりその面積が大きくなり、第２層メタル配線２６となっている。
【００６５】
このように、この実施の形態４では、下位セル内の第２層メタル配線が上位階層の第２層メタル配線に接続していないものが存在する場合でも、そのレイアウト情報をして第２層メタル配線に移動して最小面積ルールを適用したコンパクションを実行するようにしている。これにより、データ量と処理時間を抑えながら階層毎に最小面積ルールを適用するよりもテクノロジ・マイグレーション実行後のレイアウト面積を小さくすることができる。
【００６６】
なお、この実施の形態４では、最小面積ルールを例に挙げて説明したが、上位レイアウト情報に下位レイアウト情報と同一形状のパタンを移動する際に、ビアホールのレイアウト情報も移動することで後述する終端処理ルールに適用することもできる。これにより、データ量と処理時間を抑えながら階層毎に終端処理ルールを適用するよりもテクノロジ・マイグレーション実行後のレイアウト面積を小さくすることができる。
【００６７】
実施の形態５．
図２２〜図２７を用いてこの発明の実施の形態５を説明する。実施の形態１〜４では、デザインルールの中で最小面積ルールについて説明した。この実施の形態５は、ビアホール周辺のメタルの終端処理ルールについて説明する。
【００６８】
まず、この実施の形態５のデザインルールに定義する終端処理ルールについて、第１層メタル配線と第２層メタル配線を接続するためのビアホールと第２層メタル配線を例にあげて説明する。図２２に示すように、第２層メタル配線２７上にビアホール１２が配置されている場合、間隔４０，４１を終端処理ルールとして定義する。この間隔４０，４１は、製造条件により決まるが、一般的に第２層メタル配線２７の終端部分となる間隔４１が間隔４０より長めになる。デザインルールには、配線層毎の終端処理ルールを定義する。
【００６９】
この実施の形態５の入力レイアウトデータは、図２〜図４で示した実施の形態１の入力レイアウトデータと同様となるので、その説明を省略する。
【００７０】
図２３のフローチャートを参照して、この実施の形態５のテクノロジ・マイグレーション方法の手順を説明する。入力レイアウトデータとデザインルールを読み込み、下位セルおよび各配線層に対して配線幅ルール、配線間隔ルール、大きさを満たすようにコンパクションを実行するステップＳ１００〜Ｓ１３０については、実施の形態１と同じ動作であるので、詳細な説明は省略する。
【００７１】
図２に示した入力レイアウトデータとデザインルールを読み込む（ステップＳ１００，Ｓ１１０）。読み込んだデザインルールの配線幅ルールおよび配線間隔ルールを適用して下位セルのコンパクションを実行する（ステップＳ１２０）。そして、各配線層に対して配線幅ルールおよび配線間隔ルールを適用してコンパクションを実行する（ステップＳ１３０）。
【００７２】
配線幅ルールおよび配線間隔ルールを適用して各階層のコンパクションが終了すると、終端処理ルールを適用したコンパクションを実行する（ステップＳ５００）。具体的には、例えば、下位セル１０の第２層メタル配線１３とビアホール１２に対して終端処理ルールを適用してコンパクションを実行する。下位セル１０の第２層メタル配線１３はビアホール１２によって、上位階層の第２層メタル配線２０に接続されるが、下位セル１０のレイアウト情報を有する下位レイアウト情報だけでは、その判断ができない。そのため、Ｘ方向に対して終端処理ルールの間隔４１を適用するべきところを、図２４に示すようにＹ方向に対して終端処理ルールの間隔４１を適用してコンパクションを行い、第２層メタル配線１３のパタン形状を第２層メタル配線２７に変更することがある。
【００７３】
つぎに、配線処理ルールを適用したことによりレイアウト形状に影響があるか否かを判定する（ステップＳ５１０）。すなわち、終端処理ルールを適用してコンパクションを実行した階層のレイアウト情報とその１つ上の階層のレイアウト情報とをマージし、マージレイアウトデータに対して配線間隔ルールを満足するようにした場合、レイアウト形状が変化するか否かを判定する。たとえば、図２５に、図２４の終端処理ルールを適用してコンパクションを実行した下位セル１０と１つ上の階層のコンパクション結果をマージしたレイアウトデータを示す。第２層メタル配線２７と第２層メタル配線２１との間隔３６および第２層メタル配線２２と第２層メタル配線２０の間隔３７がデザインルールの配線間隔ルールを満たすために、４個の下位セル１０は隣接する下位セル１０と間隔３８をとって配置されている。すなわち、終端処理ルールを適用してコンパクションを実行したことにより、図２に示した入力レイアウトデータでは隣接していた下位セル１０が間隔３８をとって配置され、レイアウト形状が変化している。
【００７４】
終端処理ルールを適用したことによりレイアウト形状に影響がある場合、終端処理ルールを適用して形状が変化した層がすべて上位階層に接続しているか否かを判定する（ステップＳ１６０）。図２５の場合、終端処理ルールを適用して面積が大きくなった下位セル１０の第２層メタル配線２７が上位階層の第２層メタル配線２０と重なり合っている。すなわち、終端処理ルールを適用して形状が変化した下位セル１０の第２層メタル配線２７は第２層メタル配線２０に接続している。
【００７５】
終端処理ルールを適用して形状が変化した層がすべて上位階層に接続している場合、上位階層の形状を考慮して終端処理ルールを満たすようにコンパクションを実行する（ステップＳ５３０）。すなわち、下位レイアウト情報では得られない下位セル１０の第２層メタル配線１３がビアホール１２によって接続される第２層メタル配線の形状を上位レイアウト情報から得ることで、終端処理ルールの間隔４０，４１をＸ方向とＹ方向のどちらに適用するかを決定してコンパクションを実行する。図２５の場合、ビアホール１２により接続されている第２層メタル配線２０は、Ｘ方向にのびている。したがって、下位セル１０の第２層メタル配線１３は、図２６に示すように、Ｘ方向に対して終端処理ルールの間隔４１が、Ｙ方向に対して終端処理ルールの間隔４０が適用される。すなわち、コンパクションの結果、第２層メタル配線１３は、第２層メタル配線２８となる。
【００７６】
一方、終端処理ルールを適用してもレイアウト形状に影響がなかった場合、または、レイアウト形状に影響があるが上位階層に接続されていなかった場合は、終端処理ルールを適用したコンパクション結果をその階層のコンパクション結果とする。
【００７７】
このような処理を入力レイアウトデータの下位の階層から順に最上位の階層まで繰返し実行する（ステップＳ５００，Ｓ１６０、Ｓ５３０，Ｓ１８０）。
【００７８】
最上位階層まで処理が終了すると、階層構造を保持してコンパクションを実行した出力レイアウトデータを出力する（ステップＳ１９０）。
【００７９】
図２７は、この実施の形態５におけるテクノロジ・マイグレーション方法を用いた出力レイアウトデータの概念図である。図２７に示すように、第２層メタル配線２０の形状を考慮して終端処理ルールを適用したため、図２５に示した１つの階層だけで終端処理ルールを適用したレイアウト結果と比較して、間隔３８の分だけレイアウト面積が小さくなっている。
【００８０】
このように、この実施の形態５では、上位レイアウト情報からビアホールにより接続される配線の形状の情報を得て、適切な方向に終端処理ルールを適用してコンパクションを行うようにしているため、階層毎に終端処理ルールを適用するよりもテクノロジ・マイグレーション実行後のレイアウト面積を小さくすることができる。
【００８１】
【発明の効果】
以上説明したように、この発明にかかるテクノロジ・マイグレーション方法によれば、階層的に構成されているレイアウトデータの下位のレイアウト情報から順に、デザインルールの配線幅ルールと配線間隔ルールを適用して階層毎にレイアウト情報をコンパクションした結果をマージしたレイアウト結果と、デザインルールの配線幅ルール、配線間隔ルールおよび最小面積ルールを適用して階層毎にレイアウト情報をコンパクションした結果をマージしたレイアウト結果とを比較してレイアウト形状が変化している場合には、下位のレイアウト情報のパタンが１つ上位のレイアウト情報のパタンと接続の状態によって下位のレイアウト情報のコンパクション条件を決定するようにしているため、１階層毎にデザインルールに定義される条件すべてを適用してコンパクションした場合よりもテクノロジ・マイグレーション実行後のレイアウト面積を小さくすることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１のテクノロジ・マイグレーション方法の手順を説明するためのフローチャートである。
【図２】この発明の実施の形態１の入力レイアウトデータの概念図である。
【図３】入力レイアウトデータの下位セルを示す図である。
【図４】入力レイアウトデータの第２層メタル配線層を示す図である。
【図５】最小面積ルールを適用してコンパクションを実行した下位セルを示す図である。
【図６】最小面積ルールを適用してコンパクションを実行した下位セルと第２層メタル配線層をマージした結果を示す図である。
【図７】最小面積ルールを適用外としてコンパクションを実行した下位セルを示す図である。
【図８】この発明の実施の形態１の出力レイアウトデータの概念図である。
【図９】この発明の実施の形態２の入力レイアウトデータの概念図である。
【図１０】入力レイアウトデータの下位セルを示す図である。
【図１１】入力レイアウトデータの第２層メタル配線層を示す図である。
【図１２】この発明の実施の形態２のテクノロジ・マイグレーション方法の手順を説明するためのフローチャートである。
【図１３】下位セルの第２層メタル配線と同一のパタンを第２層メタル配線層に生成した図である。
【図１４】この発明の実施の形態２の出力レイアウトデータの概念図である。
【図１５】この発明の実施の形態３のテクノロジ・マイグレーション方法の手順を説明するためのフローチャートである。
【図１６】上位階層の第２層メタル配線と接続されているセルと分類された下位セルのコンパクション結果を示す図である。
【図１７】上位階層の第２層メタル配線と接続されていないセルと分類された下位セルのコンパクション結果を示す図である。
【図１８】この発明の実施の形態３の出力レイアウトデータの概念図である。
【図１９】この発明の実施の形態４のテクノロジ・マイグレーション方法の手順を説明するためのフローチャートである。
【図２０】上位レイアウト情報にパタンを移動した下位セルを示す図である。
【図２１】この発明の実施の形態４の出力レイアウトデータの概念図である。
【図２２】終端処理ルールを説明するための図である。
【図２３】この発明の実施の形態５のテクノロジ・マイグレーション方法の手順を説明するためのフローチャートである。
【図２４】終端処理ルールを適用してコンパクションを実行した下位セルを示す図である。
【図２５】終端処理ルールを適用してコンパクションを実行した下位セルと第２層メタル配線層をマージした結果を示す図である。
【図２６】上位レイアウト情報を考慮して終端処理ルールを適用してコンパクションを実行した下位セルを示す図である。
【図２７】この発明の実施の形態５の出力レイアウトデータの概念図である。
【符号の説明】
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ　下位セル、１１　第１層メタル配線、１２　ビアホール、１３，２０，２１，２２，２３，２４，２５，２６，２７，２８　第２層メタル配線、３１，３２，３３，３４，３５，３６，３７，３８，４０，４１　間隔。
【図１】
2004127067.tif 000003
【図２】
2004127067.tif 000004
【図３】
2004127067.tif 000005
【図４】
2004127067.tif 000006
【図５】
2004127067.tif 000007
【図６】
2004127067.tif 000008
【図７】
2004127067.tif 000009
【図８】
2004127067.tif 000010
【図９】
2004127067.tif 000011
【図１０】
2004127067.tif 000012
【図１１】
2004127067.tif 000013
【図１２】
2004127067.tif 000014
【図１３】
2004127067.tif 000015
【図１４】
2004127067.tif 000016
【図１５】
2004127067.tif 000017
【図１６】
2004127067.tif 000018
【図１７】
2004127067.tif 000019
【図１８】
2004127067.tif 000020
【図１９】
2004127067.tif 000021
【図２０】
2004127067.tif 000022
【図２１】
2004127067.tif 000023
【図２２】
2004127067.tif 000024
【図２３】
2004127067.tif 000025
【図２４】
2004127067.tif 000026
【図２５】
2004127067.tif 000027
【図２６】
2004127067.tif 000028
【図２７】
2004127067.tif 000029