(57)【要約】【課題】パイロットを使用したアライメント補正を行わずとも、正確なアライメントを補正を簡易に行うことができる半導体装置の製造方法及び製造装置を提供する。【解決手段】予め、１０乃至２０枚程度のウェハについて、アライメントマークと感光性レジストに転写されたアライメントパターンとの位置ずれ量を測定し、層間絶縁膜の厚さとウェハスケーリングの値との相関関係を求めておく。実際に、露光を行う際には、ロット単位で、アライメントマーク上に層間絶縁膜を形成し、その平坦化を行う。次いで、平坦化後の層間絶縁膜の厚さを測定する。続いて、ロット内の層間絶縁膜の厚さの平均値と上記相関関係からウェハスケーリングの値を見積もり、ロット単位で、感光性レジストを層間絶縁膜上に塗布した後、ウェハスケーリングの値を補償する補正を施しながら、感光性レジストの露光を行う。【選択図】　図８
2004134629.tif 000002
【特許請求の範囲】
【請求項１】
アライメントマークを備えた層上に形成された膜の厚さを測定する膜厚測定工程と、
前記膜上に形成された感光性レジストの露光を行う露光工程と、
を有する半導体装置の製造方法において、
前記露光工程は、前記膜厚測定工程において測定された前記膜の厚さに基づいて、露光の際のアライメントのずれの補正の制御を行うアライメント制御工程を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記膜の厚さと前記露光により前記感光性レジストに転写されるパターンの前記アライメントマークに対する位置ずれ量との相関関係を予め求めておき、
前記アライメント制御工程において、前記相関関係に基づいてアライメントのずれを補正することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
アライメントマークを備えた層上に膜を形成する工程と、
前記膜上に感光性レジストを塗布する工程と、
前記感光性レジストの露光を行う工程と、
前記感光性レジストの現像を行うことにより、前記感光性レジストをパターニングする工程と、
前記感光性レジストをマスクとして前記膜の加工を行う工程と、
を有する半導体装置の製造方法において、
前記感光性レジストの露光を行う工程は、前記膜の厚さに基づいてアライメントのずれを補正する工程を有することを特徴とする半導体装置の製造方法。
【請求項４】
前記膜の厚さと前記露光により前記感光性レジストに転写されるパターンの前記アライメントマークに対する位置ずれ量との相関関係を予め求めておき、
前記膜を形成する工程と前記感光性レジストを塗布する工程との間に、前記膜の厚さを測定する工程を有し、
前記感光性レジストの露光を行う工程は、前記相関関係に基づいてアライメントのずれを補正する工程を有することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記膜は、光透過膜であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記膜は、シリコン酸化膜又はシリコン窒化膜であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記アライメントのずれの補正として、ウェハスケーリングのずれを補正することを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
アライメントマークを備えた層上に形成された膜の厚さを測定する膜厚測定手段と、
前記膜上に形成された感光性レジストの露光を行う露光装置と、
前記感光性レジストの露光に際して、前記膜厚測定手段により測定された厚さに基づいて、前記露光装置におけるアライメントのずれの補正の制御を行うアライメント制御手段と、
を有することを特徴とする半導体装置の製造装置。
【請求項９】
前記アライメント制御手段は、予め求められた、前記膜の厚さと前記露光により前記感光性レジストに転写されるパターンの前記アライメントマークに対する位置ずれ量との相関関係を記憶する記憶手段を有し、前記相関関係に基づいてアライメントのずれを補正することを特徴とする請求項８に記載の半導体装置の製造装置。
【請求項１０】
前記アライメント制御手段は、前記アライメントのずれの補正として、ウェハスケーリングのずれを補正することを特徴とする請求項８又は９に記載の半導体装置の製造装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、露光装置を使用した半導体装置の製造方法及び製造装置に関する。
【０００２】
【従来の技術】
従来、半導体装置を製造するに当たっては、フォトリソグラフィ技術が不可欠となっている。このフォトリソグラフィ技術では、感光性レジストに対する露光が行われる。そして、この露光に際しては、露光装置にて複数枚のウェハを１ロットとして、ロット毎に露光装置のアライメント補正値を求め、その補正値によるアライメントの補正を行ないながら露光を行う。
【０００３】
図１２は、従来のアライメント補正値を求める方法を示すフローチャートである。従来の方法では、先ず、１ロットの中からパイロットとして１枚のウェハを任意に選択し、このウェハの露光を実行する（ステップＳ１）。次に、このパイロットにおける位置ずれ量を求め、その量が許容範囲内にあるか否かの判断を行う（ステップＳ２）。この判断の結果、許容範囲内にあれば、特にアライメントの補正を行うことなく、そのまま、そのロット内の他のウェハの露光を実行する（ステップＳ３）。一方、位置ずれ量が許容範囲内にない場合には、位置ずれ量に基づくアライメントの補正及びパイロットとして使用したウェハの再生を行った後（ステップＳ４）、再度パイロットの露光を実行する（ステップＳ１）。
【０００４】
また、他の方法として、これから露光を行おうとするロットの前に露光を行ったロットにおける位置ずれの傾向を求めておき、この傾向に基づいてアライメントの補正を行って、露光を実行する方法もある。
【０００５】
また、更に他の方法として、露光装置のアライメント補正値を固定して露光を行う方法もある。
【０００６】
【特許文献１】
特開平７−１６７６１４号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、位置ずれの傾向に基づいて補正を行う方法及びアライメント補正値を固定しておく方法では、正確な補正を行うことが困難であり、特に、近時の微細化に対して、その補正の誤差が許容できない程度のものとなってきている。一方、パイロットを抽出してアライメントの補正値を求める方法では、十分にアライメントの補正を行うことは可能であるが、この一連の工程に要する時間が長く、また、コストが高いという問題点がある。
【０００８】
本発明は、かかる問題点に鑑みてなされたものであって、パイロットを使用したアライメント補正を行わずとも、正確なアライメントの補正を簡易に行うことができる半導体装置の製造方法及び製造装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本願発明者は、鋭意検討の結果、感光性レジストの下に形成されている層間絶縁膜の厚さに着目し、この厚さとウェハスケーリングとの間に相関関係があることを見出し、この相関関係に基づいて感光性レジストの露光を行うことにより、パイロットを使用しなくても、正確なアライメント補正を行うことができることを見出した。そして、本願発明者は、以下に示す発明の諸態様に想到した。
【００１０】
本願の第１の発明に係る半導体装置の製造方法は、アライメントマークを備えた層上に形成された膜の厚さを測定する膜厚測定工程と、前記膜上に形成された感光性レジストの露光を行う露光工程と、を有する半導体装置の製造方法を対象とする。そして、本発明では、前記露光工程は、前記膜厚測定工程において測定された前記膜の厚さに基づいて、露光の際のアライメントのずれの補正の制御を行うアライメント制御工程を有する。
【００１１】
本願の第２の発明に係る半導体装置の製造方法は、アライメントマークを備えた層上に膜を形成する工程と、前記膜上に感光性レジストを塗布する工程と、前記感光性レジストの露光を行う工程と、前記感光性レジストの現像を行うことにより、前記感光性レジストをパターニングする工程と、前記感光性レジストをマスクとして前記膜の加工を行う工程と、を有する半導体装置の製造方法を対象とする。そして、本発明では、前記感光性レジストの露光を行う工程は、前記膜の厚さに基づいてアライメントのずれを補正する工程を有する。
【００１２】
本願の第３の発明に係る半導体装置の製造装置は、アライメントマークを備えた層上に形成された膜の厚さを測定する膜厚測定手段と、前記膜上に形成された感光性レジストの露光を行う露光装置と、を有する。本発明は、更に、前記感光性レジストの露光に際して、前記膜厚測定手段により測定された厚さに基づいて、前記露光装置におけるアライメントのずれの補正の制御を行うアライメント制御手段を有する。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態に係る半導体装置の製造方法及び製造装置、露光装置の制御プログラム並びに記録媒体について添付の図面を参照して具体的に説明する。図１乃至図５は、アライメントの補正項目を示す模式図である。
【００１４】
露光装置では、上述のように、アライメントの補正が行われている。このときのアライメントの補正項目としては、例えば、図１に示すウェハスケーリング（Ｗａｆｅｒ　Ｓｃａｌｉｎｇ）、図２に示すウェハオフセット（Ｗａｆｅｒ　Ｏｆｆｓｅｔ　（Ａｖｅｒａｇｅ））、図３に示すウェハローテーション（Ｗａｆｅｒ　Ｒｏｔａｔｉｏｎ）、図４に示すチップローテーション（Ｃｈｉｐ　Ｒｏｔａｔｉｏｎ）、図５に示すチップマグニフィケーション（Ｃｈｉｐ　Ｍａｇｎｉｆｉｃａｔｉｏｎ）が挙げられる。
【００１５】
ウェハスケーリングは、ウェハの中心を基準としてウェハの半径方向にどれだけのずれがあるか、即ちウェハ全体に対する拡大率がどれだけずれているかを示す項目である。ウェハオフセットは、ウェハ全体に対する露光領域がどれだけ平行的にずれているかを示す項目である。ウェハローテーションは、ウェハの中心を回転の中心としてウェハ全体に対する露光領域がどれだけ回転してずれているかを示す項目である。
【００１６】
また、チップローテーションは、各チップの中心を回転の中心として露光領域がどれだけ回転してずれているかを示す項目である。チップマグニフィケーションは、各チップの中心を基準としてチップの半径方向にどれだけのずれがあるかを示す項目である。
【００１７】
これらの補正項目のうち、本発明は、特にウェハスケーリングに有効である。
【００１８】
図６は、アライメントマークの一例を示す断面図である。この例では、半導体基板、例えばＳｉ基板１上に、ＳｉＯ２からなる層間絶縁膜２が形成されている。層間絶縁膜２上には、配線層（図示せず）が形成され、また、この配線層と同層にアライメントマーク（残しマーク）３が形成されている。配線層及びアライメントマークは、例えばＡｌ又はＣｕから構成される。配線層及びアライメントマーク３上には、ＳｉＯ２からなる層間絶縁膜４が形成されており、この層間絶縁膜４には、層間絶縁膜４に配線層まで達する孔又は溝を形成する際にマスクとして使用される感光性レジスト５が形成されている。層間絶縁膜２及び４は光透過膜である。
【００１９】
ここで、本実施形態の具体的な内容について説明する。本実施形態においては、先ず、例えば１０枚乃至２０枚以上のウェハについて、アライメントマーク３上に層間絶縁膜４を形成し、化学的機械研磨（ＣＭＰ）により平坦化した後、層間絶縁膜４の厚さを測定する。層間絶縁膜４の厚さは、例えば層間絶縁膜４の平坦化の際に使用するＣＭＰツールに具備された膜厚計で測定することができる。
【００２０】
次に、これらの層間絶縁膜４を形成したウェハに対し、感光性レジスト５を塗布し、これに露光を施す。そして、感光性レジストの現像を行った後、これらのウェハにおけるアライメントマーク３と感光性レジストに転写されたアライメントパターンとの位置ずれ量を測定し、層間絶縁膜４の厚さとウェハスケーリングの値との関係を求める。ここで、ウェハスケーリングの値は、ウェハ上の任意の点の位置ずれ量を、その点とウェハの中心との距離で除算して得た値である。従って、ウェハスケーリングの値は、中心からの距離で規格化されている。図７は、上述のようにして得られた層間絶縁膜４の厚さとウェハスケーリングの値との関係を示すグラフである。なお、ウェハスケーリングの正の値は、ウェハの中心に向かってずれていることを示し、負の値は、中心から離間する方向に向かってずれていることを示している。
【００２１】
図７に示すように、層間絶縁膜４の厚さとウェハスケーリングの値との関係は、例えば一次関数として表される。図７では、ｔを層間絶縁膜４の厚さ、ｓをウェハスケーリングの値、Ｒを相関係数としている。
【００２２】
層間絶縁膜４の厚さとウェハスケーリングの値との関係を求めた後、ロット単位で、アライメントマーク３上に層間絶縁膜４を形成し、その平坦化を行う。そして、平坦化後の層間絶縁膜４の厚さを測定する。続いて、ロット内の層間絶縁膜４の厚さの代表値、例えば平均値を、図７から求められた一次関数のｔに代入し、ウェハスケーリングの値ｓを算出する。
【００２３】
次いで、ロット単位で、感光性レジスト５を層間絶縁膜４上に塗布し、算出されたウェハスケーリングの値ｓを補償する補正を施しながら、感光性レジスト５の露光を行う。
【００２４】
その後、他のロットについても、その中の層間絶縁膜４の厚さを測定し、その代表値、例えば平均値と、図７から求められる関係とから、ウェハスケーリングの値ｓを補償する補正を施しながら、感光性レジスト５の露光を行う。
【００２５】
このようにして、全てのロットに対してアライメントの補正を行う。
【００２６】
本実施形態によれば、ロット毎にパイロットを選択して位置ずれ量を求めなくても、全てのロットにおいて、正確なアライメントの補正を行うことが可能である。これは、前述のように、本願発明者が、感光性レジストの下層の膜、本実施形態では層間絶縁膜４の厚さとウェハスケーリングの値との間に相関関係があることを見出し、この相関関係を予め求めておくことにより、下地膜の厚さを測定することのみで実際に生じ得るウェハスケーリングの値を見積もることができるからである。
【００２７】
そして、実際に半導体装置を製造する場合には、例えば、半導体基板上にトランジスタ等を形成した後、これらを覆う層間絶縁膜を形成し、この層間絶縁膜にコンタクトホールを形成する。その後、更に層間絶縁膜を形成して、ダマシン法等により、溝等の形成を行う。本実施形態は、これらの一連の工程のうち、コンタクトホールの形成及び溝の形成に好適である。
【００２８】
次に、上述のような実施形態に係る半導体装置の製造方法を実行するための半導体装置の製造装置について説明する。図８は、本発明の実施形態に係る半導体装置の製造装置を示す模式図である。
【００２９】
この半導体装置の製造装置には、ＣＭＰツール１１、スピンコータ１２、ステッパ１３及びコントローラ１４が設けられている。ＣＭＰツール１１は、感光性レジスト５の下層の膜である層間絶縁膜４の平坦化処理を行うと共に、平坦化処理後の層間絶縁膜４の厚さを測定し、その値のロット毎の代表値、例えば平均値をコントローラ１４に出力する。スピンコータ１２は、層間絶縁膜４上に感光性レジストを回転塗布する。コントローラ１４には、メモリ等の記憶装置が設けられており、この記憶装置に、予め求められた図７に示すような層間絶縁膜４の厚さとウェハスケーリングの値との関係が記憶されている。コントローラ１４は、ＣＭＰツール１１により測定されたロット毎の層間絶縁膜４の厚さが入力されると、記憶装置から上記相関関係を読み出し、この相関関係に基づいて、位置ずれ量を補償するためのアライメントの補正値をステッパ１３に出力する。ステッパ１３は、コントローラ１４から入力された補正値を含む露光条件の下で、感光性レジスト５の露光を行う。なお、コントローラ１４の記憶装置は、コントローラ１４に内蔵されている必要はなく、相関関係が記録されたフレキシブルディスク又はＣＤ−ＲＯＭ等のような記録媒体から相関関係を読み出すためのドライブ等であってもよい。
【００３０】
なお、図７に示す相関関係では、各測定点に対し、１次式に近似を行っているが、例えば三角関数に近似してもよい。
【００３１】
また、層間絶縁膜の種類は特に限定されるものではなく、例えばシリコン窒化膜を使用してもよい。
【００３２】
本発明の実施形態は、コンピュータがプログラムを実行することによって実現することができる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したＣＤ−ＲＯＭ等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びプログラムプロダクトは、本発明の範疇に含まれる。
【００３３】
【実施例】
次に、ウェハスケーリングに本発明を適用し、実際に半導体装置を製造した結果について説明する。
【００３４】
図９は、予め取得した層間絶縁膜の厚さとウェハスケーリングの値との関係を示すグラフである。ここでは、ウェハの任意の一方向をＸ方向と定義すると共に、これに直交する方向をＹ方向と定義し、実際に半導体装置を製造する前に、これらの各方向における相関関係を求めた。図９（ａ）は、Ｘ方向における相関関係を示し、図９（ｂ）は、Ｙ方向における相関関係を示している。
【００３５】
そして、本発明を適用した実施例では、図８に示す製造装置を使用し、１ロットのウェハに層間絶縁膜を形成した後、これを平坦化し、その膜厚の平均値をＸ方向及びＹ方向について測定した。次いで、層間絶縁膜上に感光性レジストを塗布した。そして、図９（ａ）及び（ｂ）に基づいて、ウェハスケーリングの値を求め、これを補償するようにして、感光性レジストの露光及び現像を行った。このとき、感光性レジストとしては、住友化学株式会社製ＰＦＩ３２Ａ８を使用し、露光装置としては、キヤノン株式会社製ＦＰＡ３０００Ｉ５を使用した。
【００３６】
これらの工程を総計２７ロットについて行った。図１０は、本発明の実施例により得られた半導体装置におけるウェハスケーリングの変動を示すグラフである。
【００３７】
また、上記実施例との比較のために、アライメント補正値を固定して、感光性レジストの露光及び現像を行った。この結果を図１１に示す。
【００３８】
図１１に示すように、ウェハスケーリングの補正を行わない場合には、ウェハスケーリングのばらつきは１．２ｐｐｍとなったのに対し、本発明の実施例によれば、図１０に示すように、現像後のウェハにおけるウェハスケーリングのばらつきは０．４ｐｐｍまで抑制された。即ち、本実施例によれば、ウェハスケーリングのばらつきを１／３程度まで抑制することができた。
【００３９】
以下、本発明の諸態様を付記としてまとめて記載する。
【００４０】
（付記１）　アライメントマークを備えた層上に形成された膜の厚さを測定する膜厚測定工程と、
前記膜上に形成された感光性レジストの露光を行う露光工程と、
を有する半導体装置の製造方法において、
前記露光工程は、前記膜厚測定工程において測定された前記膜の厚さに基づいて、露光の際のアライメントのずれの補正の制御を行うアライメント制御工程を有することを特徴とする半導体装置の製造方法。
【００４１】
（付記２）　前記膜の厚さと前記露光により前記感光性レジストに転写されるパターンの前記アライメントマークに対する位置ずれ量との相関関係を予め求めておき、
前記アライメント制御工程において、前記相関関係に基づいてアライメントのずれを補正することを特徴とする付記１に記載の半導体装置の製造方法。
【００４２】
（付記３）　アライメントマークを備えた層上に膜を形成する工程と、
前記膜上に感光性レジストを塗布する工程と、
前記感光性レジストの露光を行う工程と、
前記感光性レジストの現像を行うことにより、前記感光性レジストをパターニングする工程と、
前記感光性レジストをマスクとして前記膜の加工を行う工程と、
を有する半導体装置の製造方法において、
前記感光性レジストの露光を行う工程は、前記膜の厚さに基づいてアライメントのずれを補正する工程を有することを特徴とする半導体装置の製造方法。
【００４３】
（付記４）　前記膜の厚さと前記露光により前記感光性レジストに転写されるパターンの前記アライメントマークに対する位置ずれ量との相関関係を予め求めておき、
前記膜を形成する工程と前記感光性レジストを塗布する工程との間に、前記膜の厚さを測定する工程を有し、
前記感光性レジストの露光を行う工程は、前記相関関係に基づいてアライメントのずれを補正する工程を有することを特徴とする付記３に記載の半導体装置の製造方法。
【００４４】
（付記５）　前記膜は、光透過膜であることを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。
【００４５】
（付記６）　前記膜は、シリコン酸化膜又はシリコン窒化膜であることを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
【００４６】
（付記７）　前記アライメントのずれの補正として、ウェハスケーリングのずれを補正することを特徴とする付記１乃至６のいずれか１項に記載の半導体装置の製造方法。
【００４７】
（付記８）　前記アライメントのずれの補正として、ウェハオフセット、ウェハローテーション、チップローテーション及びチップマグニフィケーションからなる群から選択された少なくとも１種のずれを補正することを特徴とする付記１乃至７のいずれか１項に記載の半導体装置の製造方法。
【００４８】
（付記９）　アライメントマークを備えた層上に形成された膜の厚さを測定する膜厚測定手段と、
前記膜上に形成された感光性レジストの露光を行う露光装置と、
前記感光性レジストの露光に際して、前記膜厚測定手段により測定された厚さに基づいて、前記露光装置におけるアライメントのずれの補正の制御を行うアライメント制御手段と、
を有することを特徴とする半導体装置の製造装置。
【００４９】
（付記１０）　前記アライメント制御手段は、予め求められた、前記膜の厚さと前記露光により前記感光性レジストに転写されるパターンの前記アライメントマークに対する位置ずれ量との相関関係を記憶する記憶手段を有し、前記相関関係に基づいてアライメントのずれを補正することを特徴とする付記９に記載の半導体装置の製造装置。
【００５０】
（付記１１）　前記アライメント制御手段は、前記アライメントのずれの補正として、ウェハスケーリングのずれを補正することを特徴とする付記９又は１０に記載の半導体装置の製造装置。
【００５１】
（付記１２）　前記アライメント制御手段は、前記アライメントのずれの補正として、ウェハオフセット、ウェハローテーション、チップローテーション及びチップマグニフィケーションからなる群から選択された少なくとも１種のずれを補正することを特徴とする付記９乃至１１のいずれか１項に記載の半導体装置の製造装置。
【００５２】
（付記１３）　コンピュータに、感光性レジストの露光を行う露光装置の動作を制御させる露光装置の制御プログラムであって、
前記コンピュータに、
その上に前記感光性レジストが形成される膜の厚さが入力されると、予め求められた、前記膜の厚さと前記露光により前記感光性レジストに転写されるパターンの前記アライメントマークに対する位置ずれ量との相関関係を記憶している記憶手段から、前記相関関係を読み出させる読出手順と、
前記膜の厚さに基づいて、前記露光装置におけるアライメントのずれの補正の制御を行うアライメント制御手順と、
を実行させることを特徴とする露光装置の制御プログラム。
【００５３】
（付記１４）　前記コンピュータに、前記アライメント制御手順において、前記アライメントのずれの補正として、ウェハスケーリングのずれを補正させることを特徴とする付記１３に記載の露光装置の制御プログラム。
【００５４】
（付記１５）　前記コンピュータに、前記アライメント制御手順において、前記アライメントのずれの補正として、ウェハオフセット、ウェハローテーション、チップローテーション及びチップマグニフィケーションからなる群から選択された少なくとも１種のずれを補正させることを特徴とする付記１３又は１４に記載の露光装置の制御プログラム。
【００５５】
（付記１６）　コンピュータに、感光性レジストの露光を行う露光装置の動作を制御させる露光装置の制御プログラムを記録したコンピュータ読み取り可能な記録媒体であって、
前記露光装置の制御プログラムは、前記コンピュータに、
その上に前記感光性レジストが形成される膜の厚さが入力されると、予め求められた、前記膜の厚さと前記露光により前記感光性レジストに転写されるパターンの前記アライメントマークに対する位置ずれ量との相関関係を記憶している記憶手段から、前記相関関係を読み出させる読出手順と、
前記膜の厚さに基づいて、前記露光装置におけるアライメントのずれの補正の制御を行うアライメント制御手順と、
を実行させることを特徴とするコンピュータ読み取り可能な記録媒体。
【００５６】
（付記１７）　前記露光装置の制御プログラムは、前記コンピュータに、前記アライメント制御手順において、前記アライメントのずれの補正として、ウェハスケーリングのずれを補正させることを特徴とする付記１６に記載のコンピュータ読み取り可能な記録媒体。
【００５７】
（付記１８）　前記露光装置の制御プログラムは、前記コンピュータに、前記アライメント制御手順において、前記アライメントのずれの補正として、ウェハオフセット、ウェハローテーション、チップローテーション及びチップマグニフィケーションからなる群から選択された少なくとも１種のずれを補正させることを特徴とする付記１６又は１７に記載のコンピュータ読み取り可能な記録媒体。
【００５８】
【発明の効果】
以上詳述したように、本発明によれば、パイロットを抽出してのアライメント補正を行わずとも、正確なアライメント補正を行うことができる。従って、露光処理の再生回数を低減すると共に、少ない工程数、かつ低いコストで高い歩留を得ることができる。
【図面の簡単な説明】
【図１】アライメントの補正項目（ウェハスケーリング）を示す模式図である。
【図２】アライメントの補正項目（ウェハオフセット）を示す模式図である。
【図３】アライメントの補正項目（ウェハローテーション）を示す模式図である。
【図４】アライメントの補正項目（チップローテーション）を示す模式図である。
【図５】アライメントの補正項目（チップマグニフィケーション）を示す模式図である。
【図６】アライメントマークの一例を示す断面図である。
【図７】層間絶縁膜の厚さとウェハスケーリングの値との関係を示すグラフである。
【図８】本発明の実施形態に係る半導体装置の製造装置を示す模式図である。
【図９】予め取得した層間絶縁膜の厚さとウェハスケーリングの値との関係を示すグラフである。
【図１０】本発明の実施例により得られた半導体装置におけるウェハスケーリングの変動を示すグラフである。
【図１１】比較例により得られた半導体装置におけるウェハスケーリングの変動を示すグラフである。
【図１２】従来のアライメント補正値を求める方法を示すフローチャートである。
【符号の説明】
１；Ｓｉ基板
２、４；層間絶縁膜
３；アライメントマーク
５；感光性レジスト
１１；ＣＭＰツール
１２；スピンコータ
１３；ステッパ
１４；コントローラ
【図１】
2004134629.tif 000003
【図２】
2004134629.tif 000004
【図３】
2004134629.tif 000005
【図４】
2004134629.tif 000006
【図５】
2004134629.tif 000007
【図６】
2004134629.tif 000008
【図７】
2004134629.tif 000009
【図８】
2004134629.tif 000010
【図９】
2004134629.tif 000011
【図１０】
2004134629.tif 000012
【図１１】
2004134629.tif 000013
【図１２】
2004134629.tif 000014