(57)【要約】【課題】本発明は、動作電圧を小さくしても静電容量を大きくせず、エネルギー耐量を確保できる静電気放電対策として用いられるチップ型電子部品を提供することを目的とする。【解決手段】分離された一方の内部導体７の両端が基体５の相対向する端面おいて各々露出し、分離されたもう一方の内部導体８の両端が基体５の相対向する端面おいて各々露出して形成され、内部導体７の両端と接続される外部電極と内部導体８の両端と接続される外部電極が接触しないように分離して基体５の表面において形成した。【選択図】  図４
2004235300.tif 000002
【特許請求の範囲】
【請求項１】
略直方体形状の基体内部に少なくとも２つ以上に分離された内部導体を埋設し、前記基体の少なくとも前記分離された第１の連続した内部導体と第２の連続した内部導体の両方に接触する基材を電圧非直線抵抗体とした構成において、前記第１の連続した内部導体の両端が前記基体の相対向する端面に露出して外部電極と各々接続し、前記第２の連続した内部導体の両端が前記基体の相対向する端面に露出して外部電極と各々接続し、前記第１の連続した内部導体の両端と接続された外部電極と前記第２の連続した内部導体の両端と接続された外部電極とが接触しないことを特徴とするチップ型電子部品。
【請求項２】
基体の構成において、第１の連続した内部導体の両端と接続された外部電極と第２の連続した内部導体の両端と接続された外部電極とを接触させずに隔てる基材を低誘電率の絶縁体としたことを特徴とする請求項１記載のチップ型電子部品。
【請求項３】
少なくとも２つ以上に分離された内部導体の内、少なくとも一つの内部導体の両端に接続した外部電極が、基体表面において連続的に形成されたことを特徴とする請求項１記載のチップ型電子部品。
【請求項４】
第１の連続した内部導体と第２の連続した内部導体の少なくとも一方の内部導体をスパイラル形状としたことを特徴とするチップ型電子部品。
【請求項５】
第１の基体部と、第２の基体部と、電圧非直線抵抗体で構成された第３の基体部とを備え、前記第３の基体部を前記第１及び第２の基体部で挟み込んで基体を構成し、前記第１の内部導体は前記第１の基体部内に埋設されるか前記第１の基体部と前記第３の基体部の間に配設され、第２の内部電極は前記第２の基体部内に埋設されるか前記第２の基体部と前記第３の基体部の間に配設されており、前記基体上に前記第１及び第２の内部電極と接続した外部電極を有し、前記第３の基体部中には導電体を非埋設としたことを特徴とするチップ型電子部品。
【請求項６】
第１及び第２の基体部はそれぞれ電圧非直線抵抗性を全く有しないか、わずかに電圧非直線抵抗性を有する材料で構成したことを特徴とする請求項５記載のチップ型電子部品。
【請求項７】
第１及び第２の基体部を絶縁材料，誘電体材料，磁性材料の内、少なくとも一つで構成したことを特徴とする請求項５記載のチップ型電子部品。
【請求項８】
第１及び第２の内部電極の内、少なくとも一方の内部電極に、スパイラル部を設けたことを特徴とする請求項５記載のチップ型電子部品。
【請求項９】
スパイラル部は、複数に分割されて積層され、互いにするホールを用いて電気的に接合していることを特徴とする請求項８記載のチップ型電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、移動体通信などの電子機器などに好適に用いられるチップ型電子部品に関するものである。特に、電気回路における過電圧に対する保護のために用いられるチップ型電子部品に関するものである。
【０００２】
【従来の技術】
最近の電子機器の超小型化、省電力化の推進などにより機器の低電圧化が進むなか、高電圧からの保護だけでなく、静電気による機器搭載ＩＣなどの誤動作や破壊の防止が重要な課題となっている。
【０００３】
携帯電話やノートパソコンあるいは携帯型情報端末機器といった電子機器は、外部からの信号を受けるための様々な入出力端子を持つため、インターフェイスケーブルの接続などの静電気放電が、直接、内部回路に損傷を与える。さらに携帯電話の場合、入出力端子だけでなく、アンテナ部やプッシュボタン部、液晶画面部などからの静電気放電も問題となってきている。
【０００４】
このような信号回路、またはアンテナ回路などの静電気放電対策部品であるチップ型電子部品は、低電圧駆動回路に対応できるとともに、その信号ラインへの影響をできるだけ小さくするために静電容量が数ｐＦからせいぜい十数ｐＦといった小さなものであることが望ましい。
【０００５】
図２７は従来の静電気放電対策部品として用いられる一般的なチップ型積層バリスタの構造を示す内部導体を透視した斜視図である。
【０００６】
図２７において、１００は基体で、基体１００はセラミック層で形成され、基体１００中には長方形状の内部導体１０２，１０３が所定の間隔を隔てて対向し、かつ内部導体１０２，１０３の一方の端１０２ｆ，１０３ｅが相対向する基体１００の端面１００ｆ，１００ｅにそれぞれ露出するように形成され、基体１００の表面において内部導体１０２，１０３の一方の端１０２ｆ，１０３ｅと外部電極１０７，１０６が各々接続されて構成される。また図２７に示すように、内部導体１０４，１０５のように所定の間隔を隔てて対向し、かつ内部導体１０４，１０５の一方の端１０４ｆ，１０５ｅが相対向する基体１００の端面１００ｆ，１００ｅにそれぞれ露出して外部電極１０７，１０６と各々接続された構成の内部導体を更に複数配置することもある。
【０００７】
また、図２８は図２７において示されるような従来の静電気放電対策部品として用いられる一般的なチップ型積層バリスタの等価回路を示す。
【０００８】
図２８においてＲＺは電圧非直線抵抗（バリスタ）で、一般的に静電容量Ｃを同時に有する。静電容量Ｃは次式で表される。
【０００９】
Ｃ＝ε０εｒＳ／ｔ    ・・・・（式１）
ここで、ε０は真空の誘電率、εｒは対向する内部導体間基材の誘電率、Ｓは対向する内部導体の重なり部分の面積（内部導体の対が２以上の場合はそれらの重なり部分の面積の総和）、ｔは対向する内部導体の間隙寸法である。
【００１０】
図２７において示したような構造のチップ型積層バリスタは、基体１００のセラミック層の材料として比較的比誘電率の小さい酸化亜鉛バリスタを使ったものでも、その静電容量Ｃは数十〜数百ｐＦになる。
【００１１】
上述したように、最近の電子機器に搭載される回路の低電圧化に伴って、こうした静電気放電対策部品であるチップ型電子部品については、更に静電容量Ｃを小さくすることが課題となっているが、前記従来の構造であれば、内部導体１０２，１０３のような対の数を減らすか、内部導体の重なり部分の面積Ｓを小さくするか、もしくは対向する内部導体の間隙寸法ｔを大きくするしかない。
【００１２】
しかし、内部導体１０２，１０３のような対の数を減らすと、信頼性において不利を生じ、内部導体の重なり部分の面積Ｓを小さくすると、内部導体の位置ずれなどにより重なり部分の面積Ｓのばらつきの影響が大きくなり、より高い加工精度の必要を迫られることとなる。また、対向する内部導体の間隙寸法ｔを大きくすると、バリスタ電圧が大きくなってしまい低電圧駆動回路に対応することが困難になってしまう。
【００１３】
このような問題を解消するため、先行例として、特開平１１−２９７５０８号公報（特許文献１）には、第１の内部導体と第２の内部導体とが非対称型でセラミック層を介して一ヶ所で対向させた積層型セラミック電子部品が開示されている。
【００１４】
このような構成とすることにより、低容量で静電容量のばらつきの少ない積層型セラミック電子部品が得られる。
【００１５】
また、特開平１１−２０４３０９号公報（特許文献２）には、第１の内部導体と第２の内部導体とがバリスタ層を介して互いに所定の距離だけ離間させて対向面を持たない内部導体として形成した積層型バリスタが開示されている。
【００１６】
このような構成とすることにより、従来と同等なバリスタ電圧を保ちながら静電容量を小さく設定した積層型バリスタが得られる。
【００１７】
【特許文献１】
特開平１１−２９７５０８号公報
【特許文献２】
特開平１１−２０４３０９号公報
【００１８】
【発明が解決しようとする課題】
しかしながら、（特許文献１）に記載された積層型セラミック型電子部品においては、第１の内部導体と第２の内部導体とが非対称型でセラミック層を介して一ヶ所で対向させた構成であるため、内部導体間の静電容量は小さくなるが、外部電極間の容量の影響が大きくなり、例えばバリスタの場合はバリスタ電圧に影響を与えるという問題がある。
【００１９】
また、（特許文献２）に記載された積層型バリスタにおいては、第１の内部導体と第２の内部導体とがバリスタ層を介して互いに所定の距離だけ離間させて対向面を持たないように内部導体を同一平面上に形成した構成であるため、エネルギー耐量が小さくなるという問題がある。
【００２０】
ここで、エネルギー耐量とは、２ｍｓの方形波の衝撃電流を１回印加したとき、初期値に対しバリスタ電圧の変化率が±１０％に留まるときの最大エネルギーであり、その大きさは第１の内部導体と第２の内部導体との間でバリスタ部を通して電流が流れる最短距離部分の総長に関係すると考えられる。
【００２１】
本発明は、低電圧駆動回路に対応するため、バリスタ電圧などの動作電圧を小さくしても、静電容量などによる挿入損失が小さく、かつ信頼性の高いチップ型電子部品を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明のチップ型電子部品は、第１の連続した内部導体の両端が基体の相対向する端面に露出して外部電極と各々接続し、第２の連続した内部導体の両端が基体の相対向する端面に露出して外部電極と各々接続し、第１の連続した内部導体の両端と接続された外部電極と第２の連続した内部導体の両端と接続された外部電極とが接触しない構成としたものである。
【００２３】
この発明によれば、動作電圧を小さくしても静電容量を大きくせず、エネルギー耐量を確保できる構造のチップ型電子部品が得られる。
【００２４】
【発明の実施の形態】
請求項１記載の発明は、略直方体形状の基体内部に少なくとも２つ以上に分離された内部導体を埋設し、前記基体の少なくとも前記分離された第１の連続した内部導体と第２の連続した内部導体の両方に接触する基材を電圧非直線抵抗体とした構成において、前記第１の連続した内部導体の両端が前記基体の相対向する端面に露出して外部電極と各々接続し、前記第２の連続した内部導体の両端が前記基体の相対向する端面に露出して外部電極と各々接続し、前記第１の連続した内部導体の両端と接続された外部電極と前記第２の連続した内部導体の両端と接続された外部電極とが接触しないことを特徴とするチップ型電子部品としたことで、分離された内部導体の各々が基体の一端面から相対向する端面まで貫通しているため、内部導体を簡単な長方形平板状としても分離された内部導体の重なり長さを長くすることができ、単層当りのエネルギー耐量を大きくすることができるだけでなく、第１の連続した内部導体の両端が接続する外部電極と第２の連続した内部導体の両端が接続する外部電極とが接触しないように配置したので、第１の連続した内部導体と第２の連続した内部導体の両端が接続する外部電極との対向距離が長くなるように配置することが可能であり、第１の連続した内部導体と第２の連続した内部導体の両端が接続する外部電極との間に生じる静電容量を小さくすることができる。また、第２の連続した内部導体と第１の連続した内部導体の両端が接続する外部電極との関係においても同様である。
【００２５】
請求項２記載の発明は、基体の構成において、第１の連続した内部導体の両端と接続された外部電極と第２の連続した内部導体の両端と接続された外部電極とを接触させずに隔てる基材を低誘電率の絶縁体としたことを特徴とする請求項１記載のチップ型電子部品とすることで、第１の連続した内部導体の両端と接続された外部電極と第２の連続した内部導体の両端と接続された外部電極との間において生じる静電容量を小さくできるだけでなく、同部の絶縁性も高めることができるため、動作電圧以下の電圧において動作を防止して信頼性を高めることができる。
【００２６】
請求項３記載の発明は、少なくとも２つ以上に分離された内部導体の内、少なくとも一つの内部導体の両端に接続した外部電極が、基体表面において連続的に形成されたことを特徴とする請求項１記載のチップ型電子部品とすることで、電気回路基板に実装する際にランドパターンを複雑にすることなく、用途に応じた外部端子構造とすることができる。
【００２７】
請求項４記載の発明は、第１の連続した内部導体と第２の連続した内部導体の少なくとも一方の内部導体をスパイラル形状としたことを特徴とするチップ型電子部品とすることで、分離された内部導体の重なり長さを更に長くすることができ、単層当りのエネルギー耐量を大きくすることができるだけでなく、重なり面積は小さくすることができるため静電容量は小さくできる。
【００２８】
また、連続した内部導体の少なくとも一方の内部導体をスパイラル形状としたことで、一対の外部端子に接続した内部導体においてインダクタンス成分を任意に備えることができ、例えばこれを電気回路の信号ラインに備えることにより、信号ラインに生じる電磁波ノイズや過電流を抑制して、かつ、もう一方の内部導体間に動作電圧を超える電圧が生じた場合は、これによって生じた電流をもう一方の内部導体側に逃がして信号ライン回路を保護することができる。
【００２９】
請求項５記載の発明は、第１の基体部と、第２の基体部と、電圧非直線抵抗体で構成された第３の基体部とを備え、前記第３の基体部を前記第１及び第２の基体部で挟み込んで基体を構成し、前記第１の内部導体は前記第１の基体部内に埋設されるか前記第１の基体部と前記第３の基体部の間に配設され、第２の内部電極は前記第２の基体部内に埋設されるか前記第２の基体部と前記第３の基体部の間に配設されており、前記基体上に前記第１及び第２の内部電極と接続した外部電極を有し、前記第３の基体部中には導電体を非埋設としたことを特徴とするチップ型電子部品とすることで、第１及び第２の内部電極間を広げることができて、低静電容量とすることができ、エネルギー耐量も大きくできる。
【００３０】
請求項６記載の発明は、第１及び第２の基体部はそれぞれ電圧非直線抵抗性を全く有しないか、わずかに電圧非直線抵抗性を有する材料で構成したことを特徴とする請求項５記載のチップ型電子部品とすることで、電圧非直線性抵抗材料の使用量を少なくでき、コスト面で有利になる。
【００３１】
請求項７記載の発明は、第１及び第２の基体部を絶縁材料，誘電体材料，磁性材料の内、少なくとも一つで構成したことを特徴とする請求項５記載のチップ型電子部品とすることで、他の特性の向上などを行うことができる。
【００３２】
請求項８記載の発明は、第１及び第２の内部電極の内、少なくとも一方の内部電極に、スパイラル部を設けたことを特徴とする請求項５記載のチップ型電子部品とすることで、分離された内部導体の重なり長さを更に長くすることができ、単層当りのエネルギー耐量を大きくすることができるだけでなく、重なり面積は小さくすることができるため静電容量は小さくできる。
【００３３】
請求項９記載の発明は、スパイラル部は、複数に分割されて積層され、互いにするホールを用いて電気的に接合していることを特徴とする請求項８記載のチップ型電子部品とすることで、分離された内部導体の重なり長さを更に長くすることができ、単層当りのエネルギー耐量を大きくすることができるだけでなく、重なり面積は小さくすることができるため静電容量は小さくできる。
【００３４】
以下、本発明におけるチップ型電子部品の実施の形態について説明する。
【００３５】
図１は本発明の一実施の形態における積層工法によるチップ型電子部品の積層前の構成を示す分解斜視図である。
【００３６】
図１において、１は基体を構成するグリーンシートで、グリーンシート１は誘電体材料，磁性材料，絶縁材料、もしくはバリスタセラミックの少なくとも一つを構成する粉末をバインダーや溶剤などと混合し、シート状に成形して乾燥して得られる。
【００３７】
グリーンシート１上には、印刷や転写などの方法によりＡｕ，Ａｇ，Ｐｄなどを主成分とした内部導体７を形成し接合する。
【００３８】
次にグリーンシート３を積層し接合するが、グリーンシート３は電圧非直線抵抗体であるバリスタセラミックを構成する粉末をバインダーや溶剤などと混合し、シート状に成形して乾燥して得られる。そのバリスタセラミックとしては、ＺｎＯ−Ｐｒ６Ｏ１１−ＣｏＯ、ＺｎＯ−Ｂｉ２Ｏ３−ＣｏＯなどの単体あるいはそれらを主成分とする材料を使用することができる。
【００３９】
さらにグリーンシート３上に、印刷や転写などの方法によりＡｕ，Ａｇ，Ｐｄなどを主成分とした内部導体８を形成し接合する。
【００４０】
これに、グリーンシート１をさらに積層し接合することにより、図２で示すような積層体４を得る。
【００４１】
図１においては、説明を簡単にするため内部導体７，８をチップ型電子部品の１つ分を示す単一構成で示したが、一般的には工数を低減するなどの目的のため、内部導体７と同じ構成を同一面内に複数用意し、また内部導体８も同じ構成を同一面内に複数用意し積層し接合した積層体４を図３に示す個片の基体５に切断して図１に示すようなチップ型電子部品の１つ分を示す単一構成を得る。
【００４２】
図４はその基体５を透過した斜視図を示した。
【００４３】
図４のように内部導体７は一方の端７ａが基体５の一端面５ａにおいて露出し、内部導体７のもう一方の端７ｂが基体５の端面５ａに相対向する端面５ｂにおいて露出するように図３に示す基体５の切断により形成した。
【００４４】
内部導体８は一方の端８ａが基体５の一端面５ａにおいて露出し、内部導体８のもう一方の端８ｂが基体５の端面５ａに相対向する端面５ｂにおいて露出するように同様に図３に示す基体５の切断により形成した。
【００４５】
次に、一般的には図３、図４に示す基体５を焼成、面取りなどの工程を経た後、図５に示すように基体５の表面において内部導体７の一方の端７ａが外部電極２２と、内部導体７のもう一方の端７ｂが外部電極２１と各々接続し、内部導体８の一方の端８ａが外部電極２４と、内部導体８のもう一方の端８ｂが外部電極２３と各々接続し、外部電極２１，２２と外部電極２３，２４がそれぞれ接触しないようにして外部電極２１，２２，２３，２４を形成した。
【００４６】
このような構成にすることにより、図２７おいて示したような従来のチップ型積層バリスタの対向する内部導体１０２，１０３の重なり長さＬｅ１に比較して、基体１００と図４に示す基体５が同一サイズとする場合、本発明の一実施の形態における構造を示す図４の内部導体７，８の重なり長さＬｅ２はより長くすることができ、エネルギー耐量を大きくすることができる。
【００４７】
ただしこの場合、図４の基体５の面５ａと図２７の基体１００の面１００ｅとが同一面で、図４の基体５の面５ｂと図２７の基体１００の面１００ｆとが同一面とする。
【００４８】
また、図２７おいて示したような従来のチップ型積層バリスタの内部導体１０２と対向する外部電極１０６の間や内部導体１０３と対向する外部電極１０７の間に生じる静電容量に対して、本発明の一実施の形態における構造を示す図４の内部導体７と電位差を生じる外部電極２４，２３は対向する面積が小さく、対向距離も長くなるため静電容量は小さくすることができる。
【００４９】
さらに図６においては、基体５の構成において、内部導体７の両端７ａ，７ｂと接続された外部電極２２，２１と内部導体８の両端８ａ，８ｂと接続された外部電極２４，２３とを接触させずに隔てる基材６ａを低誘電率の絶縁体とした本発明の一実施の形態を示す。このような構成により内部導体７と外部電極間２４，２３や内部導体８と外部電極間２２，２１に生じる静電容量は基材６ａをＡｌ２Ｏ３などの低誘電率の絶縁体とすることにより、さらに小さくすることができ、また、外部電極２２と外部電極２４間の絶縁性も同時に高めることができる。
【００５０】
図６においては図示していないが図７に示すように基材６ａと同様に基材６ｂを設けており、外部電極２１と外部電極２３間の絶縁性も高めている。
【００５１】
図８において、低誘電率の絶縁体を用いた基材６ａ，６ｂの形成方法の一例を示す。
【００５２】
図８のグリーンシート３に打ち抜きなどの方法で基材６ａ，６ｂなどを形成するための貫通孔を開け、この貫通孔に低誘電率の絶縁体を構成する基材６ａ，６ｂなどを充填して、図７に示すような構成で積層し接合した後、図３のように個片の基体５を切断する際に図８の破線部で切断するようにして形成できる。
【００５３】
また、図９に示すように低誘電率の絶縁体を構成する基材６によってグリーンシートを形成し、打ち抜きなどの方法でグリーンシート３に貫通孔を開け、この貫通孔にバリスタセラミックなどの電圧非直線抵抗体を構成する基材６を充填して、同様に積層し接合した後、図３のように個片の基体５を切断する際に図９の破線部で切断するようにすれば、バリスタセラミックなどの電圧非直線抵抗体を構成する基材６を基体５の内部に低誘電率の絶縁体を構成する基材６によって閉じ込めて、さらに外部電極の内部導体に与える影響を削除して、より静電容量が小さく信頼性の高いチップ型電子部品とすることができる。
【００５４】
図１０は、図１〜図９で示すチップ型電子部品の等価回路を示す。
【００５５】
図１０において、２１，２２，２３，２４は図１〜図９で示すチップ型電子部品の外部電極で図５の外部電極２１，２２，２３，２４と対応する。
【００５６】
これについては図１０において示すように、導体ループ３０をもつことが特徴である。
【００５７】
ＲＺは電圧非直線抵抗（バリスタ）で、静電容量Ｃ１を同時に有するが、前述したように特に外部電極と内部電極の間に生じる静電容量を相殺して、より小さな静電容量とすることができる。
【００５８】
また、図１１に示すように内部導体７の両端７ａ，７ｂを各々外部電極２５と接続し、内部導体８の両端８ａ，８ｂを各々外部電極２６と接続した構成も可能であり、これにより図１２の等価回路で示すように、より外部電極構造の簡単なチップ型電子部品とすることができる。
【００５９】
これについても図１２において示すように、導体ループ３１，３２をもつことが特徴である。
【００６０】
さらに、図１３に示す内部導体の構成においては、内部導体８の一方の端８ｅが基体５の端面５ｅにおいて露出し、内部導体８のもう一方の端８ｆが基体５の端面５ｆにおいて露出して、内部導体７の両端７ａ，７ｂが露出する基体５の端面５ａ，５ｂとは異なる端面において露出するように形成し、内部導体８の一方の端８ｅと外部電極２７とが接続し、内部導体８のもう一方の端８ｆと外部電極２８とが接続し、内部導体７の両端面７ａ，７ｂが各々外部電極２９と接続した図１４、及び図１５に示すようなチップ型電子部品とすることができる。
【００６１】
また、これについても図１５において示すように、導体ループ３３をもっている。
【００６２】
図１６はさらに本発明の一実施の形態における積層工法によるチップ型電子部品の積層前の構成を示す分解斜視図である。
【００６３】
図１６に示すように内部導体９，１０，１１，１２をスパイラル状とした。
【００６４】
前述の構成と同様に、誘電体材料，磁性材料，絶縁材料、もしくはバリスタセラミックの少なくとも一つを構成する粉末をバインダーや溶剤などと混合し、シート状に成形して乾燥して得られたグリーンシート１上に、印刷や転写などの方法によりＡｕ，Ａｇ，Ｐｄなどを主成分としたスパイラル状内部導体９を形成し接合する。
【００６５】
次にグリーンシート１と同様の構成に打ち抜きなどの方法により貫通孔を施し、Ａｕ，Ａｇ，Ｐｄなどを主成分とした導体２０を充填した図１７に示すようなグリーンシート２をその上に積層して接合し、その上に同様にスパイラル状内部導体１０を形成し接合することにより、内部導体９の一方の端９ｇが内部導体１０の一方の端１０ｇと導体２０を介して接続された連続した内部導体を形成することができる。
【００６６】
次に前述の構成と同様に、グリーンシート３を積層し接合するが、グリーンシート３は電圧非直線抵抗体であるバリスタセラミックを構成する粉末をバインダーや溶剤などと混合し、シート状に成形して乾燥して得られる。そのバリスタセラミックとしては、ＺｎＯ−Ｐｒ６Ｏ１１−ＣｏＯ、ＺｎＯ−Ｂｉ２Ｏ３−ＣｏＯなどの単体あるいはそれらを主成分とする材料を使用することができる。
【００６７】
さらにグリーンシート３上に、印刷や転写などの方法によりＡｕ，Ａｇ，Ｐｄなどを主成分としたスパイラル状内部導体１１を形成し接合する。
【００６８】
次にグリーンシート１と同様の構成に打ち抜きなどの方法により貫通孔を施し、Ａｕ，Ａｇ，Ｐｄなどを主成分とした導体２０を充填したのグリーンシート２をその上に積層して接合し、その上に同様にスパイラル状内部導体１２を形成し接合することにより、内部導体１１の一方の端１１ｇが内部導体１２の一方の端１２ｇと導体２０を介して接続された連続した内部導体をもう一つ形成することができる。
【００６９】
これに、グリーンシート１をさらに積層し接合することにより、図２で示すような積層体４を得る。
【００７０】
図１６においては、説明を簡単にするため内部導体９，１０，１１，１２と導体２０をチップ型電子部品の１つ分を示す単一構成で示したが、一般的には工数を低減するなどの目的のため、同じ構成を同一面内に複数用意し、積層し接合した積層体４を図３に示す個片の基体５に切断して図１６に示すようなチップ型電子部品の１つ分を示す単一構成を得る。
【００７１】
図１８はその基体５を透過した斜視図を示した。
【００７２】
図１８のように導体２０を介して連続した内部導体９〜内部導体１０の一方の端９ａが基体５の一端面５ａにおいて露出し、もう一方の端１０ｂが基体５の端面５ａに相対向する端面５ｂにおいて露出するように図３に示す基体５の切断により形成した。
【００７３】
もう一方の導体２０を介して連続した内部導体１１〜内部導体１２の一方の端１１ａが基体５の一端面５ａにおいて露出し、もう一方の端１２ｂが基体５の端面５ａに相対向する端面５ｂにおいて露出するように図３に示す基体５の切断により形成した。
【００７４】
次に、一般的には図３、図１８に示す基体５を焼成、面取りなどの工程を経た後、図５に示すように基体５の表面において導体２０を介して連続した内部導体９〜内部導体１０の一方の端９ａが外部電極２２と、もう一方の端１０ｂが外部電極２１と各々接続し、もう一方の導体２０を介して連続した内部導体１１〜内部導体１２の一方の端１１ａが外部電極２４と、もう一方の端１２ｂが外部電極２３と各々接続し、外部電極２１，２２と外部電極２３，２４がそれぞれ接触しないようにして外部電極２１，２２，２３，２４を形成した。
【００７５】
また図１９においては、前述した図１３の構成と同様に導体２０を介して連続した内部導体１５〜内部導体１６の一方の端１５ｅが基体５の端面５ｅにおいて露出し、もう一方の端１６ｆが基体５の端面５ｆにおいて露出して、もう一方の導体２０を介して連続した内部導体１１〜内部導体１２の両端１３ａ，１４ｂが露出する基体５の端面５ａ，５ｂとは異なる端面において露出するように形成し、導体２０を介して連続した内部導体１５〜内部導体１６の一方の端１５ｅと外部電極２７とが接続し、導体２０を介して連続した内部導体１５〜内部導体１６の一方の端１６ｆと外部電極２８とが接続し、もう一方の導体２０を介して連続した内部導体１１〜内部導体１２の両端１３ａ，１４ｂが各々外部電極２９と接続した図１４に示すようなチップ型電子部品とすることができる。
【００７６】
図２３は図１８のような内部導体構成で図５のような外部電極構成の場合の等価回路例であり、図２４は図１９のような内部導体構成で図１４のような外部電極構成の場合の等価回路例である。
【００７７】
いずれにおいても、導体ループ３４，３５をもつことが特徴である。
【００７８】
図２６は、チップ型電子部品の減衰特性を示すグラフである。
【００７９】
図２６において３６は図２３の等価回路で示される本発明の一実施の形態におけるチップ型電子部品の減衰特性を示す曲線である。
【００８０】
また、図２６において３７は図２５の等価回路で示されるように、図２８の等価回路で示される従来の静電気放電対策部品として用いられる一般的なチップ型積層バリスタにインダクタンスＬ３を付加した従来のチップ型電子部品の減衰特性を示す曲線である。
【００８１】
図２５で示される等価回路は、図２３の等価回路で示される本発明の一実施の形態におけるチップ型電子部品の外部電極２３，２４のどちらか一方の接続をアースライン３８からはずしたものと同等とみなすことができる。
【００８２】
従って、図２６のグラフにおいて示すように、図２３の導体ループ３４をもつことで、特性曲線３６のように特性曲線３７に比べてより高周波側の減衰量が大きくなり、例えば、より高周波側の通過帯域をもつローパスフィルターとして有効に作用することができる。
【００８３】
また、図２３、図２４において示すようにインダクタンス要素ＬＭ，Ｌ１，Ｌ２を機能として付加することにより、動作電圧以上においても静電気放電対策部品を通じてアース側端子に電流を逃がすことができずに信号ラインに流れ込むか電流を抑制することができるだけでなく、内部導体をスパイラル状とすることにより、連続する内部導体ともう一つ分離された連続内部導体とが対向する長さを非常に長くすることができるので、エネルギー耐量を大きくすることができ、なお、対向する面積はさらに小さくすることが可能なため、低電圧駆動回路に対応できるようにバリスタ電圧などを小さくしても、より静電容量も小さくすることができる。
【００８４】
また図２０〜図２２に示すような内部導体構成により、インダクタンス要素のバリエーションも任意に設計できる。図２０〜図２２は、図１９の内部導体構成を示したものではなく、内部導体構成のバリエーションの一例をしめしたもので、図１８の内部導体構成においても適合するもので、図４や図１３の内部導体構成にも通じる本発明の構成の一実施の形態として示した。
【００８５】
【発明の効果】
以上のように本発明によっては、第１の連続した内部導体の両端が前記基体の相対向する端面に露出して外部電極と各々接続し、第２の連続した内部導体の両端が基体の相対向する端面に露出して外部電極と各々接続し、第１の連続した内部導体の両端と接続された外部電極と第２の連続した内部導体の両端と接続された外部電極とが接触しないことを特徴とするチップ型電子部品としたことで、分離された内部導体の重なり面積を小さくして静電容量を小さくしても対向する内部導体の長さを長くしてエネルギー耐量を大きくすることができる。また、外部電極と内部導体間の静電容量を小さくすることができる。更に内部導体と接続する外部電極構成をかえることにより、電子機器回路の多様性に対応することができる。また、内部導体をスパイラル形状としたことで、さらに分離された内部導体の重なり面積を小さくして静電容量を小さくして、対向する内部導体の長さをさらに長くしてエネルギー耐量を大きくすることができるとともに、余剰な電流ノイズを除去することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態におけるチップ型電子部品の製造方法を示す斜視図
【図２】本発明の一実施の形態におけるチップ型電子部品の製造方法を示す斜視図
【図３】本発明の一実施の形態におけるチップ型電子部品の製造方法を示す斜視図
【図４】本発明の一実施の形態におけるチップ型電子部品の構成を示す斜視図
【図５】本発明の一実施の形態におけるチップ型電子部品の構成を示す斜視図
【図６】本発明の一実施の形態におけるチップ型電子部品の構成を示す斜視図
【図７】本発明の一実施の形態におけるチップ型電子部品の製造方法を示す斜視図
【図８】本発明の一実施の形態におけるチップ型電子部品の製造方法を示す断面図
【図９】本発明の一実施の形態におけるチップ型電子部品の製造方法を示す斜視図
【図１０】本発明の一実施の形態におけるチップ型電子部品の等価回路を示す図
【図１１】本発明の一実施の形態におけるチップ型電子部品の構成を示す斜視図
【図１２】本発明の一実施の形態におけるチップ型電子部品の等価回路を示す図
【図１３】本発明の一実施の形態におけるチップ型電子部品の構成を示す斜視図
【図１４】本発明の一実施の形態におけるチップ型電子部品の構成を示す斜視図
【図１５】本発明の一実施の形態におけるチップ型電子部品の等価回路を示す図
【図１６】本発明の一実施の形態におけるチップ型電子部品の製造方法を示す斜視図
【図１７】本発明の一実施の形態におけるチップ型電子部品の製造方法を示す斜視図
【図１８】本発明の一実施の形態におけるチップ型電子部品の構成を示す斜視図
【図１９】本発明の一実施の形態におけるチップ型電子部品の構成を示す斜視図
【図２０】本発明の一実施の形態におけるチップ型電子部品の構成を示す斜視図
【図２１】本発明の一実施の形態におけるチップ型電子部品の構成を示す斜視図
【図２２】本発明の一実施の形態におけるチップ型電子部品の構成を示す斜視図
【図２３】本発明の一実施の形態におけるチップ型電子部品の等価回路を示す図
【図２４】本発明の一実施の形態におけるチップ型電子部品の等価回路を示す図
【図２５】従来のチップ型電子部品の等価回路を示す図
【図２６】本発明の一実施の形態におけるチップ型電子部品の減衰特性を示すグラフ
【図２７】従来のチップ型電子部品の構造を示す斜視図
【図２８】従来のチップ型電子部品の等価回路を示す図
【符号の説明】
１，２，３  グリーンシート
４  積層体
５，１００  基体
５ａ，５ｂ，５ｃ，５ｄ，５ｅ，５ｆ，１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，１００ｆ  基体の面
６，６ａ，６ｂ  基材
７，８，９，１０，１１，１２，１３，１４，１５，１６，１７，１８，１９，１０２，１０３，１０４，１０５  内部導体
７ａ，７ｂ，８ａ，８ｂ，８ｅ，８ｆ，９ａ，９ｇ，１０ｇ，１０ｂ，１１ａ，１１ｇ，１２ｇ，１２ｂ、１３ａ，１３ｇ，１４ｇ，１４ｂ，１５ｅ，１５ｇ，１６ｇ，１６ｆ，１７ａ，１７ｇ，１８ａ，１８ｂ，１９ｇ，１９ｆ  内部導体の端
２０  導体
３０，３１，３２，３３，３４  導体ループ
２１，２２，２３，２４，２５，２６，２７，２８，２９，１０６，１０７  外部電極
３６，３７  特性曲線
３８  アースライン
ＲＺ  電圧非線形抵抗
Ｃ，Ｃ１，Ｃ２，Ｃ３  静電容量
ＬＭ，Ｌ１，Ｌ２，Ｌ３  インダクタンス
【図１】
2004235300.tif 000003
【図２】
2004235300.tif 000004
【図３】
2004235300.tif 000005
【図４】
2004235300.tif 000006
【図５】
2004235300.tif 000007
【図６】
2004235300.tif 000008
【図７】
2004235300.tif 000009
【図８】
2004235300.tif 000010
【図９】
2004235300.tif 000011
【図１０】
2004235300.tif 000012
【図１１】
2004235300.tif 000013
【図１２】
2004235300.tif 000014
【図１３】
2004235300.tif 000015
【図１４】
2004235300.tif 000016
【図１５】
2004235300.tif 000017
【図１６】
2004235300.tif 000018
【図１７】
2004235300.tif 000019
【図１８】
2004235300.tif 000020
【図１９】
2004235300.tif 000021
【図２０】
2004235300.tif 000022
【図２１】
2004235300.tif 000023
【図２２】
2004235300.tif 000024
【図２３】
2004235300.tif 000025
【図２４】
2004235300.tif 000026
【図２５】
2004235300.tif 000027
【図２６】
2004235300.tif 000028
【図２７】
2004235300.tif 000029
【図２８】
2004235300.tif 000030