(57)【要約】【課題】高開口率化のために、画素電極の縁部をデータラインの縁部と平面的に一致させたアクティブマトリクス型の液晶表示装置において、画素電極とデータラインとの間に結合容量が発生するのを防止する。【解決手段】画素電極５とデータライン３との間に補助容量電極６を配置することにより、画素電極５とデータライン３との間に結合容量が発生するのを防止する。この場合、製造工程数が増加しないようにするために、ゲート電極１５、ソース電極１７およびドレイン電極１８は島状となっている。そして、例えば、ドレイン電極１８の一端部はコンタクトホール２０を介してポリシリコン薄膜１３の一方のｎ型不純物高濃度領域１３ｄに接続され、他端部はコンタクトホール２１を介してデータライン３に接続されている。【選択図】        図２
2004271824.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に設けられた走査ラインおよびデータラインと、前記両ラインの各交点近傍に前記両ラインに接続されて設けられた薄膜トランジスタと、前記薄膜トランジスタに接続されて設けられた画素電極と、前記画素電極と重ね合わされて設けられ、前記画素電極と重ね合わされた部分により補助容量部を形成する補助容量電極とを備えた表示装置において、前記補助容量電極の一部は前記画素電極と前記データラインとの間にそれぞれ絶縁膜を介して設けられ、前記薄膜トランジスタのゲート電極、ソース電極およびドレイン電極は島状であり、前記ゲート電極は絶縁膜を介して前記走査ラインに接続され、前記ソース電極は絶縁膜を介して前記画素電極に接続され、前記ドレイン電極は絶縁膜を介して前記データラインに接続されていることを特徴とする表示装置。
【請求項２】
請求項１に記載の発明において、前記補助容量電極の前記データラインと重ね合わされた部分の幅は前記データラインの幅よりも広くなっていることを特徴とする表示装置。
【請求項３】
請求項１に記載の発明において、前記データラインおよび前記ゲート電極は同一の平面上に設けられ、その上に第１の絶縁膜を介して前記走査ライン、前記ソース電極、前記ドレイン電極および前記補助容量電極が設けられ、その上に第２の絶縁膜を介して前記画素電極が設けられていることを特徴とする表示装置。
【請求項４】
請求項３に記載の発明において、前記ゲート電極は前記走査ライン下に設けられていることを特徴とする表示装置。
【請求項５】
請求項４に記載の発明において、前記ゲート電極の幅はその上に設けられた前記走査ラインの幅よりも広くなっていることを特徴とする表示装置。
【請求項６】
請求項３に記載の発明において、前記薄膜トランジスタは前記ゲート電極下に第３の絶縁膜を介して設けられたポリシリコン薄膜を有し、前記ソース電極および前記ドレイン電極は前記第１および第３の絶縁膜に設けられたコンタクトホールを介して前記ポリシリコン薄膜の不純物高濃度領域に接続されていることを特徴とする表示装置。
【請求項７】
請求項３に記載の発明において、前記薄膜トランジスタは前記第２の絶縁膜上に設けられたアモルファスシリコン薄膜を有し、前記ソース電極および前記ドレイン電極は前記アモルファスシリコン薄膜上にコンタクト層を介して設けられていることを特徴とする表示装置。
【請求項８】
請求項６または７に記載の発明において、前記データラインおよび前記ゲート電極が設けられた平面上に別の補助容量電極が前記画素電極と重ね合わされて設けられていることを特徴とする表示装置。
【請求項９】
請求項６または７に記載の発明において、前記データラインおよび前記ゲート電極が設けられた平面上に別の補助容量電極が前記ソース電極と重ね合わされて設けられていることを特徴とする表示装置。
【請求項１０】
請求項６に記載の発明において、前記データラインおよび前記ゲート電極が設けられた平面上に別の補助容量電極が前記ポリシリコン薄膜の一方の不純物高濃度領域と重ね合わされて設けられていることを特徴とする表示装置。
【請求項１１】
請求項８〜１０のいずれかに記載の発明において、前記第２の絶縁膜は平坦化膜であることを特徴とする表示装置。
【請求項１２】
マトリクス状に設けられた走査ラインおよびデータラインと、前記両ラインの各交点近傍に前記両ラインに接続されて設けられた薄膜トランジスタと、前記薄膜トランジスタに接続されて設けられた画素電極と、前記画素電極と重ね合わされて設けられ、前記画素電極と重ね合わされた部分により補助容量部を形成する補助容量電極とを備えた表示装置の製造方法において、同一の平面上に同一の材料によって前記データラインを形成するとともに前記薄膜トランジスタのゲート電極を島状に形成し、その上に第１の絶縁膜を介して同一の材料によって前記走査ラインおよび前記補助容量電極を形成するとともに、前記薄膜トランジスタのソース電極およびドレイン電極を島状に形成し、且つ、前記走査ラインを前記第１の絶縁膜に形成されたコンタクトホールを介して前記ゲート電極に接続し、前記ドレイン電極を前記第１の絶縁膜に形成されたコンタクトホールを介して前記データラインに接続し、前記補助容量電極の前記画素電極と重ね合わされる部分の一部を前記データライン上に配置し、その上に第２の絶縁膜を介して前記画素電極を前記第２の絶縁膜に形成されたコンタクトホールを介して前記ソース電極に接続させて形成することを特徴とする表示装置の製造方法。
【請求項１３】
請求項１２に記載の発明において、前記薄膜トランジスタは前記ゲート電極下に第３の絶縁膜を介して設けられたポリシリコン薄膜を有し、前記ソース電極および前記ドレイン電極を前記第１および第３の絶縁膜に形成されたコンタクトホールを介して前記ポリシリコン薄膜の不純物高濃度領域に接続することを特徴とする表示装置の製造方法。
【請求項１４】
請求項１２に記載の発明において、前記薄膜トランジスタは前記第２の絶縁膜上に設けられたアモルファスシリコン薄膜を有し、前記ソース電極および前記ドレイン電極を前記アモルファスシリコン薄膜上にコンタクト層を介して形成することを特徴とする表示装置の製造方法。
【請求項１５】
請求項１３または１４に記載の発明において、前記データラインおよび前記ゲート電極を形成する平面上の前記画素電極と重ね合わされる領域に別の補助容量電極をそれらと同一の材料によって同時に形成することを特徴とする表示装置の製造方法。
【請求項１６】
請求項１３または１４に記載の発明において、前記データラインおよび前記ゲート電極を形成する平面上の前記ソース電極と重ね合わされる領域に別の補助容量電極をそれらと同一の材料によって同時に形成することを特徴とする表示装置の製造方法。
【請求項１７】
請求項１３に記載の発明において、前記データラインおよび前記ゲート電極を形成する平面上の前記ポリシリコン薄膜の一方の不純物高濃度領域と重ね合わされる領域に別の補助容量電極をそれらと同一の材料によって同時に形成することを特徴とする表示装置の製造方法。
【請求項１８】
請求項１５〜１７のいずれかに記載の発明において、前記第２の絶縁膜は平坦化膜であることを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は液晶表示装置等の表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
例えばアクティブマトリクス型の液晶表示装置には、ガラス基板上に走査ラインおよびデータラインがマトリクス状に設けられ、その各交点近傍にスイッチング素子としての薄膜トランジスタが両ラインに接続されて設けられ、それらの上に絶縁膜が設けられ、その上に画素電極が絶縁膜に設けられたコンタクトホールを介して薄膜トランジスタに接続されて設けられたものがある（例えば、特許文献１参照）。この場合、高開口率化を図るために、画素電極の縁部は両ラインと重ね合わされている。
【０００３】
【特許文献１】
特開平１−１５６７２５号公報（第１図、第４図）
【０００４】
【発明が解決しようとする課題】
しかしながら、上記構成の液晶表示装置では、画素電極の縁部をデータラインに重ね合わせているので、この重合部分に結合容量が発生し、この結合容量に起因して垂直クロストークが発生し、表示特性が劣化してしまうという問題があった。すなわち、例えば、図２２（Ａ）に示すように、１画素８１の背景が灰色でその中に正方形の黒表示８２を行うとき、上記結合容量に起因して、画素の電位がドレイン電圧に引きずられるため、図２２（Ｂ）において符号８３で示すように、黒表示８２の上下の背景の色がやや濃くなり、黒表示１７が上下方向に尾引き、表示特性が劣化してしまう。
そこで、この発明は、垂直クロストークが発生しないようにすることができる表示装置およびその製造方法を提供することを目的とする。
また、この発明は、製造工程数が増加しないようにすることができる表示装置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、マトリクス状に設けられた走査ラインおよびデータラインと、前記両ラインの各交点近傍に前記両ラインに接続されて設けられた薄膜トランジスタと、前記薄膜トランジスタに接続されて設けられた画素電極と、前記画素電極と重ね合わされて設けられ、前記画素電極と重ね合わされた部分により補助容量部を形成する補助容量電極とを備えた表示装置において、前記補助容量電極の一部は前記画素電極と前記データラインとの間にそれぞれ絶縁膜を介して設けられ、前記薄膜トランジスタのゲート電極、ソース電極およびドレイン電極は島状であり、前記ゲート電極は絶縁膜を介して前記走査ラインに接続され、前記ソース電極は絶縁膜を介して前記画素電極に接続され、前記ドレイン電極は絶縁膜を介して前記データラインに接続されていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記補助容量電極の前記データラインと重ね合わされた部分の幅は前記データラインの幅よりも広くなっていることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記データラインおよび前記ゲート電極は同一の平面上に設けられ、その上に第１の絶縁膜を介して前記走査ライン、前記ソース電極、前記ドレイン電極および前記補助容量電極が設けられ、その上に第２の絶縁膜を介して前記画素電極が設けられていることを特徴とするものである。
請求項４に記載の発明は、請求項３に記載の発明において、前記ゲート電極は前記走査ライン下に設けられていることを特徴とするものである。
請求項５に記載の発明は、請求項４に記載の発明において、前記ゲート電極の幅はその上に設けられた前記走査ラインの幅よりも広くなっていることを特徴とするものである。
請求項６に記載の発明は、請求項３に記載の発明において、前記薄膜トランジスタは前記ゲート電極下に第３の絶縁膜を介して設けられたポリシリコン薄膜を有し、前記ソース電極および前記ドレイン電極は前記第１および第３の絶縁膜に設けられたコンタクトホールを介して前記ポリシリコン薄膜の不純物高濃度領域領域に接続されていることを特徴とするものである。
請求項７に記載の発明は、請求項３に記載の発明において、前記薄膜トランジスタは前記第２の絶縁膜上に設けられたアモルファスシリコン薄膜を有し、前記ソース電極および前記ドレイン電極は前記アモルファスシリコン薄膜上にコンタクト層を介して設けられていることを特徴とするものである。
請求項８に記載の発明は、請求項６または７に記載の発明において、前記データラインおよび前記ゲート電極が設けられた平面上に別の補助容量電極が前記画素電極と重ね合わされて設けられていることを特徴とするものである。
請求項９に記載の発明は、請求項６または７に記載の発明において、前記データラインおよび前記ゲート電極が設けられた平面上に別の補助容量電極が前記ソース電極と重ね合わされて設けられていることを特徴とするものである。
請求項１０に記載の発明は、請求項６に記載の発明において、前記データラインおよび前記ゲート電極が設けられた平面上に別の補助容量電極が前記ポリシリコン薄膜の一方の不純物高濃度領域と重ね合わされて設けられていることを特徴とするものである。
請求項１１に記載の発明は、請求項８〜１０のいずれかに記載の発明において、前記第２の絶縁膜は平坦化膜であることを特徴とするものである。
請求項１２に記載の発明は、マトリクス状に設けられた走査ラインおよびデータラインと、前記両ラインの各交点近傍に前記両ラインに接続されて設けられた薄膜トランジスタと、前記薄膜トランジスタに接続されて設けられた画素電極と、前記画素電極と重ね合わされて設けられ、前記画素電極と重ね合わされた部分により補助容量部を形成する補助容量電極とを備えた表示装置の製造方法において、同一の平面上に同一の材料によって前記データラインを形成するとともに前記薄膜トランジスタのゲート電極を島状に形成し、その上に第１の絶縁膜を介して同一の材料によって前記走査ラインおよび前記補助容量電極を形成するとともに、前記薄膜トランジスタのソース電極およびドレイン電極を島状に形成し、且つ、前記走査ラインを前記第１の絶縁膜に形成されたコンタクトホールを介して前記ゲート電極に接続し、前記ドレイン電極を前記第１の絶縁膜に形成されたコンタクトホールを介して前記データラインに接続し、前記補助容量電極の前記画素電極と重ね合わされる部分の一部を前記データライン上に配置し、その上に第２の絶縁膜を介して前記画素電極を前記第２の絶縁膜に形成されたコンタクトホールを介して前記ソース電極に接続させて形成することを特徴とするものである。
請求項１３に記載の発明は、請求項１２に記載の発明において、前記薄膜トランジスタは前記ゲート電極下に第３の絶縁膜を介して設けられたポリシリコン薄膜を有し、前記ソース電極および前記ドレイン電極を前記第１および第３の絶縁膜に形成されたコンタクトホールを介して前記ポリシリコン薄膜の不純物高濃度領域に接続することを特徴とするものである。
請求項１４に記載の発明は、請求項１２に記載の発明において、前記薄膜トランジスタは前記第２の絶縁膜上に設けられたアモルファスシリコン薄膜を有し、前記ソース電極および前記ドレイン電極を前記アモルファスシリコン薄膜上にコンタクト層を介して形成することを特徴とするものである。
請求項１５に記載の発明は、請求項１３または１４に記載の発明において、前記データラインおよび前記ゲート電極を形成する平面上の前記画素電極と重ね合わされる領域に別の補助容量電極をそれらと同一の材料によって同時に形成することを特徴とするものである。
請求項１６に記載の発明は、請求項１３または１４に記載の発明において、前記データラインおよび前記ゲート電極を形成する平面上の前記ソース電極と重ね合わされる領域に別の補助容量電極をそれらと同一の材料によって同時に形成することを特徴とするものである。
請求項１７に記載の発明は、請求項１３に記載の発明において、前記データラインおよび前記ゲート電極を形成する平面上の前記ポリシリコン薄膜の一方の不純物高濃度領域と重ね合わされる領域に別の補助容量電極をそれらと同一の材料によって同時に形成することを特徴とするものである。
請求項１９に記載の発明は、請求項１５〜１７のいずれかに記載の発明において、前記第２の絶縁膜は平坦化膜であることを特徴とするものである。
そして、この発明によれば、補助容量電極の一部を画素電極とデータラインとの間にそれぞれ絶縁膜を介して設けているので、この補助容量電極の一部により、画素電極とデータラインとの間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができる。
また、この発明によれば、薄膜トランジスタのゲート電極、ソース電極およびドレイン電極を島状としても、ゲート電極をデータラインと同一の材料によって同時に形成し、ソース電極およびドレイン電極を走査ラインおよび補助容量電極と同一の材料によって同時に形成しているので、製造工程数が増加しないようにすることができる。
【０００６】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図を示したものである。この薄膜トランジスタパネルはガラス基板１を備えている。ガラス基板１の上面側には走査ライン２およびデータライン３がマトリクス状に設けられ、その各交点近傍にはダブルゲート構造の薄膜トランジスタ４、画素電極５および補助容量電極６が設けられている。ここで、図１を明確にする目的で、各画素電極５の縁部に斜めの短い実線のハッチングが記入されている。
【０００７】
この場合、画素電極５の左右両側の縁部は、その左右両側に配置されたデータライン３の縁部と平面的に見て同じ位置に配置されているが、データライン３に重ね合わせるようにしてもよい。これにより、画素電極５のうち、その左右両側のデータライン３形成領域および薄膜トランジスタ４形成領域を除く領域が実質的な画素領域となり、開口率を大きくすることができる。
【０００８】
ただし、この場合、薄膜トランジスタパネル上に対向配置される対向パネル（図示せず）には、薄膜トランジスタ４への外光の入射を防止するために、少なくとも薄膜トランジスタ４に対応する部分にブラックマスクが設けられている。
【０００９】
補助容量電極６は、図１において、走査ライン２と平行に配置された直線状の電極部６ａと、左側のデータライン３と平行に配置された短冊形状の電極部６ｂと、右側のデータライン３と平行に配置された短冊形状の電極部６ｃとを備えている。この場合、電極部６ａは、画素電極５の下辺部と重ね合わされている。電極部６ｂ、６ｃは、左右方向に隣接する画素電極５の相対向する辺部およびその間に配置されたデータライン３と重ね合わされている。
【００１０】
また、後で説明するが、電極部６ｂ、６ｃは、厚さ方向において、すなわち、図１における紙面垂直方向において、画素電極５とデータライン３との間に配置されている。そして、電極部６ｂ、６ｃの幅（走査ライン２と平行な方向の長さ）はデータライン３の幅よりもある程度大きくなっており、これにより、走査ライン２と平行方向の位置ずれがあっても、データライン３が直接画素電極５と対向しないようにデータライン３を確実に覆っている。
【００１１】
次に、この薄膜トランジスタパネルの具体的な構造について説明する。図２は図１のＩＩ−ＩＩ線に沿う断面図を示したものである。ガラス基板１の上面には第１および第２の下地絶縁膜１１、１２が設けられている。第２の下地絶縁膜１２の上面の所定の箇所にはポリシリコン薄膜１３が設けられている。ポリシリコン薄膜１３は、図３（Ａ）にも示すように、ほぼ直線状であり、ほぼ中央部をｎ型不純物低濃度領域１３ａとされ、その両側を真性領域からなるチャネル領域１３ｂとされ、その両側をｎ型不純物低濃度領域１３ｃとされ、その両側をｎ型不純物高濃度領域１３ｄとされている。
【００１２】
ポリシリコン薄膜１３を含む第２の下地絶縁膜１２の上面にはゲート絶縁膜１４が設けられている。ポリシリコン薄膜１３の２つのチャネル領域１３ｂ上におけるゲート絶縁膜１４の上面の各所定の箇所には、図３（Ｂ）にも示すように、ゲート電極１５が設けられている。この場合、ゲート電極１５は２つに分岐された部分とこれらを接続する共通接続部１５ａとを有するほぼコ字型の島状に形成されている。ここで、島状とは他の要素とは物理的および電気的に分離されているという意味合いであり、以下において、同様の定義で用いられる。ゲート絶縁膜１４の上面の所定の箇所には、図３（Ｂ）にも示すように、データライン３が設けられている。データライン３の所定の箇所には幅広の接続部３ａが設けられている。
【００１３】
ゲート電極１５およびデータライン３を含むゲート絶縁膜１４の上面には層間絶縁膜１６が設けられている。層間絶縁膜１６の上面の各所定の箇所には、図３（Ｃ）にも示すように、ソース電極１７およびドレイン電極１８が島状に設けられている。ソース電極１７は、層間絶縁膜１６およびゲート絶縁膜１４に設けられたコンタクトホール１９を介してポリシリコン薄膜１３の一方のｎ型不純物高濃度領域１３ｄに接続されている。
【００１４】
ドレイン電極１８の一端部は、層間絶縁膜１６およびゲート絶縁膜１４に設けられたコンタクトホール２０を介してポリシリコン薄膜１３の他方のｎ型不純物高濃度領域１３ｄに接続されている。ドレイン電極１８の他端部は、層間絶縁膜１６に設けられたコンタクトホール２１を介してデータライン３の接続部３ａに接続されている。
【００１５】
図３（Ｃ）に示すように、層間絶縁膜１６の上面の所定の箇所には走査ライン２が設けられている。走査ライン２の所定の箇所に設けられた接続部２ａは、層間絶縁膜１６に設けられたコンタクトホール２２を介してゲート電極１５の共通接続部１５ａに接続されている。図２および図３（Ｃ）に示すように、層間絶縁膜１６の上面の所定の箇所には補助容量電極６が設けられている。この場合、補助容量電極６の電極部６ｂ、６ｃは、データライン３上における層間絶縁膜１６上に設けられている。
【００１６】
ソース電極１７等を含む層間絶縁膜１６の上面にはオーバーコート膜２３が設けられている。オーバーコート膜２３の上面の所定の箇所には画素電極５が設けられている。画素電極５は、オーバーコート膜２３に設けられたコンタクトホール２４を介してソース電極１７に接続されている。
【００１７】
ゲート絶縁膜１４上に形成されたゲート電極の分岐された部分は、それぞれ、ポリシリコン薄膜１３上を覆い、２つのチャネル領域１３ｂに対応して配置される。このように、ポリシリコン薄膜１３、ゲート絶縁膜１４、ゲート電極１５、ソース電極１７およびドレイン電極１８により、ダブルゲート構造の薄膜トランジスタ４が構成されている。
【００１８】
次に、上記構成の薄膜トランジスタパネルの製造方法の一例について説明する。まず、図４に示すように、ガラス基板１の上面にプラズマＣＶＤ法により窒化シリコンからなる第１の下地絶縁膜１１、酸化シリコンからなる第２の下地絶縁膜１２およびアモルファスシリコン薄膜３１を連続して成膜する。次に、エキシマレーザを照射することにより、アモルファスシリコン薄膜３１を多結晶化し、ポリシリコン薄膜３２とする。
【００１９】
次に、図５に示すように、ポリシリコン薄膜３２の上面に、図２に示すポリシリコン薄膜１３のｎ型不純物高濃度領域１３ｄ形成領域に対応する部分に開口部３３ａを有するレジストパターン３３を形成する。次に、レジストパターン３３をマスクとしてｎ型不純物を高濃度で注入する。この後、レジストパターン３４を剥離する。
【００２０】
次に、ポリシリコン薄膜３２をパターニングすることにより、図６に示すように、第２の下地絶縁膜１２の上面の所定の箇所にポリシリコン薄膜１３を形成する。次に、ポリシリコン薄膜１３を含む第２の下地絶縁膜１２の上面にプラズマＣＶＤ法により酸化シリコンからなるゲート絶縁膜１４を成膜する。次に、ゲート絶縁膜１４の上面の各所定の箇所に、スパッタ法により成膜されたＡｌ等からなる金属膜をパターニングすることにより、図３（Ｂ）に示す共通接続部１５ａを有するゲート電極１５および接続部３ａを有するデータライン３を形成する。
【００２１】
次に、図７に示すように、２つのゲート電極１５をマスクとしてｎ型不純物を低濃度で注入する。すると、ポリシリコン薄膜１３の２つのゲート電極１５間の領域はｎ型不純物低濃度領域１３ａとなり、２つのゲート電極１１、１２下の領域は真性領域からなるチャネル領域１３ｂとなり、その両側はｎ型不純物低濃度領域１３ｃとなり、その両側はｎ型不純物高濃度領域１３ｄとなる。次に、窒素ガス雰囲気中において５００℃程度の温度で１時間程度のアニール処理を行ない、注入不純物の活性化を行なう。
【００２２】
次に、図８に示すように、ゲート電極１５およびデータライン３を含むゲート絶縁膜１４の上面にプラズマＣＶＤ法により窒化シリコンからなる層間絶縁膜１６を成膜する。次に、ポリシリコン薄膜１３のｎ型不純物高濃度領域１３ｄ上における層間絶縁膜１６およびゲート絶縁膜１４に開口部１９、２０を形成する。また、データライン３の接続部３ａ上における層間絶縁膜１６に開口部２１を形成する。さらに、図３（Ｂ）および（Ｃ）に示すように、２つのゲート電極１５の共通接続部１５ａ上における層間絶縁膜１６に開口部２２を形成する。次に、各開口部１９、２０、２１、２２内を含む層間絶縁膜１６の上面に、スパッタ法によりＡｌ膜およびＩＴＯコンタクト用のＣｒ膜（またはＭｏ膜）を連続して成膜することにより、金属膜３４を形成する。
【００２３】
次に、金属膜３４をパターニングすることにより、図２および図３に示すように、層間絶縁膜１６の上面の各所定の箇所にソース電極１７、ドレイン電極１８、接続部２ａを有する走査ライン２および補助容量電極６を形成する。この状態では、ソース電極１７は、コンタクトホール１９を介してポリシリコン薄膜１３の一方のｎ型不純物高濃度領域１３ｄに接続されている。ドレイン電極１８の一端部は、コンタクトホール２０を介してポリシリコン薄膜１３の他方のｎ型不純物高濃度領域１３ｄに接続されている。ドレイン電極１８の他端部は、コンタクトホール２１を介してデータライン３の接続部３ａに接続されている。走査ライン２の接続部２ａは、コンタクトホール２２を介して２つのゲート電極１５の共通接続部１５ａに接続されている。
【００２４】
次に、ソース電極１７等を含む層間絶縁膜１６の上面にプラズマＣＶＤ法により窒化シリコンからなるオーバーコート膜２３を成膜する。次に、ソース電極１７上におけるオーバーコート膜２３の所定の箇所にコンタクトホール２４を形成する。次に、オーバーコート膜２３の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯ膜をパターニングすることにより、画素電極２をコンタクトホール２４を介してソース電極１７に接続させて形成する。かくして、図１〜図３に示す薄膜トランジスタパネルが得られる。
【００２５】
このようにして得られた薄膜トランジスタパネルを備えた液晶表示装置では、画素電極５の縁部とデータライン３との間に、データライン３の幅よりも広い補助容量電極６の電極部６ｂ、６ｃを設けているので、この電極部６ｂ、６ｃにより、画素電極５の縁部とデータライン３との間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。
【００２６】
また、上記製造方法では、ゲート絶縁膜１４上にデータライン３および島状のゲート電極１５を形成する第１の工程、層間絶縁膜１６およびゲート絶縁膜１４を貫通するコンタクトホール１９、２０を形成する第２の工程、層間絶縁膜１６上に走査ライン２、補助容量電極６、島状のソース電極１７およびドレイン電極１８を形成する第３の工程、オーバーコート膜２３にコンタクトホール２４を形成する第４の工程、オーバーコート膜２３上に画素電極５を形成する第５の工程を含んでいる。。一方、例えば、上記特許文献１の第１図および第４図に示された表示装置の場合も、ゲート絶縁膜上にゲート電極を含む走査ラインを形成する第１の工程、層間絶縁膜およびゲート絶縁膜に一方のソース・ドレイン領域まで貫通するコンタクトホールを形成する第２の工程、層間絶縁膜上にデータラインを形成する第３の工程、オーバーコート膜、層間絶縁膜およびゲート絶縁膜に他方のソース・ドレイン領域まで貫通するコンタクトホールを形成する第４の工程、オーバーコート膜上に画素電極を形成する第５の工程を含んでいる。したがって、上記製造方法では、ゲート電極１５、ソース電極１７およびドレイン電極１８を島状に形成しても、製造工程数が増加することはない。
【００２７】
（第２実施形態）
図９はこの発明の第２実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図を示したものである。この場合も、図９を明確にする目的で、各画素電極５の縁部に斜めの短い実線のハッチングが記入されている。この薄膜トランジスタパネルにおいて、図１〜図３に示す場合と大きく異なる点は、ダブルゲート構造の薄膜トランジスタの構造に関する点であり詳細は、以下に説明するが、概念として、ポリシリコン薄膜の平面形状をコ字状にし、このコ字状のポリシリコン薄膜の相対向する部分を橋渡しするようにゲート電極を直線状となしたものである。第１実施形態と同様、ゲート電極と走査ラインとは層間絶縁膜に形成したコンタクトホールを介して接続されるが、この場合、走査ラインの幅をゲート電極の幅と同一若しくはそれ以下にすることが可能であり、ゲート電極のコ字状に分岐された部分が走査ラインから突き出されるダブルゲート構造に比して開口率を向上することができる。
【００２８】
次に、この薄膜トランジスタパネルの具体的な構造について説明する。図１０は図９のＸ−Ｘ線に沿う断面図を示し、図１１は図９のＸＩ−ＸＩ線に沿う断面図を示し、図１２は図９のＸＩＩ−ＸＩＩ線に沿う断面図を示したものである。ガラス基板１の上面には第１および第２の下地絶縁膜１１、１２が設けられている。第２の下地絶縁膜１２の上面の所定の箇所にはポリシリコン薄膜１３が設けられている。ポリシリコン薄膜１３は、図１３（Ａ）にも示すように、ほぼコ字状で左右対称であり、両ほぼ中央部を真性領域からなるチャネル領域１３ｂとされ、その両側をｎ型不純物低濃度領域１３ｃとされ、その両側をｎ型不純物高濃度領域１３ｄとされている。
【００２９】
ポリシリコン薄膜１３を含む第２の下地絶縁膜１２の上面にはゲート絶縁膜１４が設けられている。ポリシリコン薄膜１３の２つのチャネル領域１３ｂ上におけるゲート絶縁膜１４の上面の所定の箇所には、図１３（Ｂ）にも示すように、直線状の１つのゲート電極１５が島状に設けられている。この場合、１つのゲート電極１５の両端部は接続部１５ｂとなっている。ゲート絶縁膜１４の上面の所定の箇所には、図１３（Ｂ）にも示すように、データライン３が設けられている。データライン３の所定の箇所には幅広の接続部３ａが設けられている。
【００３０】
ゲート電極１５およびデータライン３を含むゲート絶縁膜１４の上面には層間絶縁膜１６が設けられている。層間絶縁膜１６の上面の各所定の箇所には、図１３（Ｃ）にも示すように、ソース電極１７およびドレイン電極１８が島状に設けられている。ソース電極１７は、層間絶縁膜１６およびゲート絶縁膜１４に設けられたコンタクトホール１９を介してポリシリコン薄膜１３の一方のｎ型不純物高濃度領域１３ｄに接続されている。
【００３１】
ドレイン電極１８の一端部は、層間絶縁膜１６およびゲート絶縁膜１４に設けられたコンタクトホール２０を介してポリシリコン薄膜１３の他方のｎ型不純物高濃度領域１３ｄに接続されている。ドレイン電極１８の他端部は、層間絶縁膜１６に設けられたコンタクトホール２１を介してデータライン３の接続部３ａに接続されている。
【００３２】
層間絶縁膜１６の上面の所定の箇所には、図１３（Ｃ）にも示すように、走査ライン２が設けられている。この場合、接続部１５ｂを除くゲート電極１５に対応する部分における走査ライン２は、ゲート電極１５の幅よりも狭い幅狭部２ｂとなっている。これは、走査ライン２が下層のゲート電極１５から幅方向にはみ出してチャネル領域に電界が作用するのを確実に防止するためである。走査ライン２の幅狭部２ｂの両側における部分は、層間絶縁膜１６に設けられたコンタクトホール２２を介してゲート電極１５の両端部の接続部１５ｂに接続されている。したがって、上述したゲート電極１５の幅狭部２ｂは無くてもよい。層間絶縁膜１６の上面の所定の箇所には、上記第１実施形態の場合とほぼ同様の補助容量電極６が設けられている。
【００３３】
ソース電極１７等を含む層間絶縁膜１６の上面にはオーバーコート膜２３が設けられている。オーバーコート膜２３の上面の所定の箇所には画素電極５が設けられている。画素電極５は、オーバーコート膜２３に設けられたコンタクトホール２４を介してソース電極１７に接続されている。
【００３４】
そして、２つのチャネル領域１３ｂを有するポリシリコン薄膜１３、ゲート絶縁膜１４、ゲート電極１５、ソース電極１７およびドレイン電極１８により、ダブルゲート構造の薄膜トランジスタ４が構成されている。
【００３５】
なお、この第２実施形態の薄膜トランジスタパネルの製造方法は、上記第１実施形態の場合とほぼ同じであるので、その説明を省略する。上述した如く、この第２実施形態の薄膜トランジスタパネルでは、ゲート絶縁膜１４上に設けられた直線状で島状のゲート電極１５と層間絶縁膜１６上に設けられた走査ライン２とを重ね合わせているので、ゲート電極１５の走査ライン２と直交する方向の平面的な配置スペースを小さくすることができる。この結果、開口率のさらなる向上を図ることが可能となる。
【００３６】
（第３実施形態）
図１４はこの発明の第３実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図を示し、図１５は図１４のＸＶ−ＸＶ線に沿う断面図を示したものである。この薄膜トランジスタパネルにおいて、図１および図２に示す場合と異なる点は、画素電極５の下辺部の所定の箇所の下側における層間絶縁膜１６の上面に補助容量電極６の電極部６ａの所定の箇所から電極部６ｂ、６ｃの引き出し方向とは反対側に引き出された電極部６ｄを設け、この電極部６ｄとソース電極１７との下側におけるゲート絶縁膜１４の上面に島状の電極部６ｅを設け、電極部６ｄを層間絶縁膜１６の所定の箇所に設けられたコンタクトホール２５を介して電極部６ｅに接続した点である。
【００３７】
このようにした場合には、補助容量として、電極部６ｄとその上側の画素電極５との間の補助容量Ｃｓ１、電極部６ｅとその上側の画素電極５との間の補助容量Ｃｓ２、電極部６ｄとその上側のソース電極１７との間の補助容量Ｃｓ３、電極部６ｅとその下側のｎ型不純物高濃度領域１３ｄとの間の補助容量Ｃｓ４がさらに形成されることになる。したがって、より多くの補助容量を確保することができる。
【００３８】
（第４実施形態）
図１６はこの発明の第４実施形態液晶表示装置における薄膜トランジスタパネルの図１５同様の断面図を示したものである。この薄膜トランジスタパネルにおいて、図１５に示す場合と異なる点は、窒化シリコンからなるオーバーコート膜２３の代わりに、ポリイミド系樹脂やエポキシ系樹脂等からなる比較的厚めの平坦化膜２６を用いた点である。このようにした場合には、平坦化膜２６が比較的厚めであるため、図１に示す補助容量電極６と画素電極５との間の通常の補助容量Ｃｓ０が小さくなるが、上述の如く、そのほかに、補助容量Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４を確保することができるため、必要な補助容量を十分に確保することができる。
【００３９】
（第５実施形態）
上記各実施形態では、この発明をポリシリコン薄膜トランジスタを備えた薄膜トランジスタパネルに適用した場合について説明したが、これに限らず、アモルファスシリコン薄膜トランジスタを備えた薄膜トランジスタパネルにも適用することができる。
【００４０】
すなわち、図１７はこの発明の第５実施形態としての液晶表示装置におけるアモルファスシリコン薄膜トランジスタを備えた薄膜トランジスタパネルの要部の透過平面図を示したものである。この薄膜トランジスタパネルはガラス基板４１を備えている。ガラス基板４１の上面側には走査ライン４２およびデータライン４３がマトリクス状に設けられ、その各交点近傍には薄膜トランジスタ４４、画素電極４５および補助容量電極４６が設けられている。ここで、図１７を明確にする目的で、各画素電極４５の縁部に斜めの短い実線のハッチングが記入されている。
【００４１】
この場合も、画素電極４５の左右両側の縁部は、その左右両側に配置されたデータライン４３の縁部と平面的に見て同じ位置に配置されているが、データライン４３に重ね合わせるようにしてもよい。これにより、画素電極４５のうち、その左右両側のデータライン４３形成領域および薄膜トランジスタ４４形成領域を除く領域が実質的な画素領域となり、開口率を大きくすることができる。
【００４２】
ただし、この場合も、薄膜トランジスタパネル上に対向配置される対向パネル（図示せず）には、薄膜トランジスタ４４への外光の入射を防止するために、少なくとも薄膜トランジスタ４４に対応する部分にブラックマスクが設けられている。
【００４３】
補助容量電極４６は、図１７において、走査ライン４２と平行に配置された直線状の電極部４６ａと、左側のデータライン４３と平行に配置された短冊形状の電極部４６ｂと、右側のデータライン４３と平行に配置された短冊形状の電極部４６ｃとを備えている。この場合、電極部４６ａは、画素電極４５の上辺部と重ね合わされている。電極部４６ｂ、４６ｃは、左右方向に隣接する画素電極４５の相対向する辺部およびその間に配置されたデータライン４３と重ね合わされている。
【００４４】
また、後で説明するが、電極部４６ｂ、４６ｃは、図１７において紙面垂直方向に見て、画素電極４５とデータライン４３との間に配置されている。そして、電極部４６ｂ、４６ｃの幅（走査ライン４２と平行な方向の長さ）はデータライン４３の幅よりもある程度大きくなっており、これにより、走査ライン４２と平行方向の位置ずれがあっても、データライン４３が直接画素電極４５と対向しないようにデータライン４３を確実に覆っている。
【００４５】
次に、この薄膜トランジスタパネルの具体的な構造について説明する。図１８は図１７のＸＶＩＩＩ−ＸＶＩＩＩに沿う断面図を示し、図１９は図１７のＸＩＸ−ＸＩＸに沿う断面図を示したものである。ガラス基板４１の上面の所定の箇所には島状のゲート電極５１が設けられている。ゲート電極５１は接続部５１ａに接続されている。ガラス基板４１の上面の所定の箇所にはデータライン４３が設けられている。データライン４３の所定の箇所には接続部４３ａが設けられている。
【００４６】
ゲート電極５１およびデータライン４３を含むガラス基板４１の上面にはゲート絶縁膜５２が設けられている。ゲート電極５１上におけるゲート絶縁膜５２の上面の所定の箇所には真性アモルファスシリコン薄膜５３が設けられている。ゲート電極５１上における真性アモルファスシリコン薄膜５３の上面の所定の箇所にはチャネル保護膜５４が設けられている。
【００４７】
チャネル保護膜５４の上面両側およびその両側における真性アモルファスシリコン薄膜５３の上面にはｎ型アモルファスシリコンからなるコンタクト層５５、５６が設けられている。コンタクト層５５、５６の上面にはソース電極５７およびドレイン電極５８が設けられている。この場合、ドレイン電極５８は、コンタクト層５６、真性アモルファスシリコン薄膜５３およびゲート絶縁膜５２に設けられたコンタクトホール５９を介してデータライン４３の接続部４３ａに接続されている。
【００４８】
そして、ゲート電極５１、ゲート絶縁膜５２、真性アモルファスシリコン薄膜５３、チャネル保護膜５４、コンタクト層５５、５６、ソース電極５７およびドレイン電極５８により、アモルファスシリコン薄膜トランジス４４が構成されている。
【００４９】
ゲート絶縁膜５２の上面の所定の箇所には走査ライン４２が設けられている。この場合、走査ライン４２は、真性アモルファスシリコン層４２ａ、ｎアモルファスシリコン層４２ｂおよび金属層４３ｃの３層構造となっている。このうちの金属層４２ｃの所定の部分は、ｎアモルファスシリコン層４２ｂ、真性アモルファスシリコン層４２ａおよびゲート絶縁膜５２に設けられたコンタクトホール６０を介してゲート電極５１の接続部５１ａに接続されている。ゲート絶縁膜５２の上面の所定の箇所には補助容量電極４６が設けられている。この場合、補助容量電極４６は、真性アモルファスシリコン層４６ｄ、ｎアモルファスシリコン層４６ｅおよび金属層４６ｆの３層構造となっている。
【００５０】
薄膜トランジスタ５４、走査ライン４２および補助容量電極４６を含むゲート絶縁膜５２の上面には層間絶縁膜６１が設けられている。層間絶縁膜６１の上面の所定の箇所には画素電極５５が設けられている。画素電極５５は、層間絶縁膜６１に設けられたコンタクトホール６２を介してソース電極５７に接続されている。
【００５１】
次に、上記構成の薄膜トランジスタパネルの製造方法一例について説明する。まず、図２０に示すように、ガラス基板４１の上面の各所定の箇所に、スパッタ法により成膜されたＣｒ等からなる金属膜をパターニングすることにより、接続部５１ａを有するゲート電極５１および接続部４３ａを有するデータライン４３を形成する。
【００５２】
次に、ゲート電極５１およびデータライン４３を含むガラス基板４１の上面にプラズマＣＶＤ法により窒化シリコンからなるゲート絶縁膜５２、真性アモルファスシリコン膜７１および窒化シリコン膜を連続して成膜し、窒化シリコン膜をパターニングすることにより、チャネル保護膜５４を形成する。次に、その上面にプラズマＣＶＤ法によりｎ型アモルファスシリコン膜７２を成膜する。
【００５３】
次に、図２１に示すように、データライン４３の接続部４３ａ上におけるｎ型アモルファスシリコン膜７２、真性アモルファスシリコン膜７１およびゲート絶縁膜５２にコンタクトホール５９を形成する。また、図１９を参照して説明すると、ゲート電極５１の接続部５１ａ上におけるｎ型アモルファスシリコン膜７２、真性アモルファスシリコン膜７１およびゲート絶縁膜５２にコンタクトホール６０を形成する。次に、その上面にスパッタ法によりＣｒ等からなる金属膜７３を成膜する。
【００５４】
次に、金属膜７３、ｎ型アモルファスシリコン膜７２および真性アモルファスシリコン膜７１を連続してパターニングすることにより、図１８に示すように、薄膜トランジスタ４４形成領域に、ソース電極５７、ドレイン電極５８、コンタクト層５５、５６および真性アモルファスシリコン薄膜５３を形成する。この状態では、ドレイン電極５９は、コンタクトホール５９を介してデータライン４３の接続部４３ａに接続されている。また、データライン４６形成領域に、下から順に、真性アモルファスシリコン層４６ｄ、ｎアモルファスシリコン層４６ｅおよび金属膜４６ｆからなる３層構造の補助容量電極４６を形成する。
【００５５】
さらに、図１９に示すように、走査ライン４２形成領域に、下から順に、真性アモルファスシリコン層４２ａ、ｎアモルファスシリコン層４２ｂおよび金属膜４２ｃからなる３層構造の走査ライン４２を形成する。この状態では、金属膜４２ｃの所定の部分は、コンタクトホール６０を介してゲート電極５１の接続部５１ａに接続されている。
【００５６】
次に、図１８に示すように、その上面にプラズマＣＶＤ法により窒化シリコンからなる層間絶縁膜６１を成膜する。次に、ソース電極５７上における層間絶縁膜６１の所定の箇所にコンタクトホール６２を形成する。次に、次に、層間絶縁膜６１の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯ膜をパターニングすることにより、画素電極４５をコンタクトホール６２を介してソース電極５７に接続させて形成する。かくして、図１７〜図１９に示す薄膜トランジスタパネルが得られる。
【００５７】
【発明の効果】
以上説明したように、この発明によれば、補助容量電極の一部を画素電極とデータラインとの間にそれぞれ絶縁膜を介して設けているので、この補助容量電極の一部により、画素電極とデータラインとの間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができる。
また、この発明によれば、薄膜トランジスタのゲート電極、ソース電極およびドレイン電極を島状としても、ゲート電極をデータラインと同一の材料によって同時に形成し、ソース電極およびドレイン電極を走査ラインおよび補助容量電極と同一の材料によって同時に形成しているので、製造工程数が増加しないようにすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図。
【図２】図１のＩＩ−ＩＩ線に沿う断面図。
【図３】（Ａ）〜（Ｃ）は図１に示す薄膜トランジスタの部分を説明するために示す平面図。
【図４】図１および図２に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】この発明の第２実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図。
【図１０】図９のＸ−Ｘ線に沿う断面図。
【図１１】図９のＸＩ−ＸＩ線に沿う断面図。
【図１２】図９のＸＩＩ−ＸＩＩ線に沿う断面図。
【図１３】（Ａ）〜（Ｃ）は図９に示す薄膜トランジスタの部分を説明するために示す平面図。
【図１４】この発明の第３実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図。
【図１５】図９のＸＶ−ＸＶ線に沿う断面図。
【図１６】この発明の第４実施形態としての液晶表示装置における薄膜トランジスタパネルの図１５同様の断面図。
【図１７】この発明の第５実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図。
【図１８】図１７のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図。
【図１９】図１７のＸＩＸ−ＸＩＸ線に沿う断面図。
【図２０】図１７〜図１９に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。
【図２１】図に続く工程の断面図。
【図２２】（Ａ）および（Ｂ）は従来の液晶表示装置の問題点を説明するために示す図。
【符号の説明】
１  ガラス基板
２  走査ライン
３  データライン
４  薄膜トランジスタ
５  画素電極
６  補助容量電極
１１  第１の下地絶縁膜
１２  第２の下地絶縁膜
１７  ポリシリコン薄膜
１４  ゲート絶縁膜
１５  ゲート電極
１６  層間絶縁膜
１７  ソース電極
１８  ドレイン電極
２３  オーバーコート膜
【図１】
2004271824.tif 000003
【図２】
2004271824.tif 000004
【図３】
2004271824.tif 000005
【図４】
2004271824.tif 000006
【図５】
2004271824.tif 000007
【図６】
2004271824.tif 000008
【図７】
2004271824.tif 000009
【図８】
2004271824.tif 000010
【図９】
2004271824.tif 000011
【図１０】
2004271824.tif 000012
【図１１】
2004271824.tif 000013
【図１２】
2004271824.tif 000014
【図１３】
2004271824.tif 000015
【図１４】
2004271824.tif 000016
【図１５】
2004271824.tif 000017
【図１６】
2004271824.tif 000018
【図１７】
2004271824.tif 000019
【図１８】
2004271824.tif 000020
【図１９】
2004271824.tif 000021
【図２０】
2004271824.tif 000022
【図２１】
2004271824.tif 000023
【図２２】
2004271824.tif 000024