(57)【要約】【課題】広い波長可変範囲を有するとともに高い光出力を得ることができる光半導体装置を提供する。【解決手段】電流注入により光を発生する活性層２０と、活性層２０との間に中間層２２を介して形成され、電流注入により発振波長を変化するチューニング層２４と、活性層２０及びチューニング層２４の近傍に形成された回折格子２８とを有する光発振部と、電流注入により光を増幅する活性層２０を有し、光発振部により発生した光を増幅する光増幅部とが半導体基板１０上に形成されている。波長可変範囲の広い光発振素子と光増幅器とを半導体基板上に集積することにより、広い波長可変範囲が得られるとともに、出力光を大幅に増加することができる。【選択図】      図１
2004235600.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の第１の領域上に形成され、電流注入により光を発生する第１の活性層と、前記第１の活性層との間に第２導電型の中間層を介して形成され、電流注入により発振波長を変化するチューニング層と、前記第１の活性層及び前記チューニング層の近傍に形成された回折格子とを有する光発振部と、
前記半導体基板の第２の領域上に形成され、電流注入により光を増幅する第２の活性層を有し、前記光発振部により発生した光を増幅する光増幅部と
を有することを特徴とする光半導体装置。
【請求項２】
請求項１記載の光半導体装置において、
前記半導体基板と前記第２の活性層との間に、前記第２導電型のクラッド層が設けられている
ことを特徴とする光半導体装置。
【請求項３】
第１導電型の半導体基板の第１の領域上に形成され、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して形成され、電流注入により前記活性層の発振波長を変化する波長制御層とを有する光発振部と、
前記半導体基板の第２の領域上に形成された絶縁層と、前記絶縁層上に形成され、前記光発振部から出力される光を導波する光導波路層とを有する光導波路部と
を有することを特徴とする光半導体装置。
【請求項４】
請求項３記載の光半導体装置において、
前記絶縁層は、導電型が互いに異なる２つの半導体層を有する
ことを特徴とする光半導体装置。
【請求項５】
請求項３記載の光半導体装置において、
前記絶縁層は、半絶縁性半導体層よりなる
ことを特徴とする光半導体装置。
【請求項６】
第１導電型の半導体基板の第１の領域上に、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して電流注入により前記活性層の発振波長を変化する波長制御層とを形成する工程と、
前記半導体基板の第２の領域上に、絶縁層を形成する工程と、
前記絶縁膜上に、光導波路層を形成する工程と、
前記活性層と、前記中間層と、前記波長制御層とをパターニングし、前記第１の領域に、第１のメサストライプを形成し、前記絶縁層と、前記光導波路層とをパターニングし、前記第２の領域に、第２のメサストライプを形成する工程と、前記中間層に電気的に接続され、前記第１のメサストライプの側面と、前記第２のメサストライプの側面とを覆う埋め込み層を形成する工程と
を有することを特徴とする光半導体装置の製造方法。
【請求項７】
第１導電型の半導体基板上に形成され、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して形成され、電流注入により発振波長を変化するチューニング層と、前記活性層及び前記チューニング層の近傍に形成された回折格子とを有する複数の光発振素子を備えた光発振部と、
前記活性層又は前記チューニング層に注入された電流を任意の前記光発振素子の前記中間層から選択的に引き出す電流引き出し手段と
を有することを特徴とする光半導体装置。
【請求項８】
第１導電型の半導体基板上に形成され、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して形成され、電流注入により発振波長を変化するチューニング層と、前記活性層及び前記チューニング層の近傍に形成された回折格子とを有する複数の光発振素子を有する光半導体装置の駆動方法であって、
前記複数の光発振素子のうちから選択した一の前記光発振素子の前記中間層を基準電位に接続し、他の前記光発振素子の前記中間層をフローティングにした状態で、前記複数の光発振素子の前記活性層及び前記チューニング層に電流を注入する
ことを特徴とする光半導体装置の駆動方法。
【請求項９】
第１導電型の半導体基板上に形成され、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して形成され、電流注入により発振波長を変化するチューニング層と、前記活性層及び前記チューニング層の近傍に形成された回折格子とを有する複数の光発振素子を有する光発振部と、
前記半導体基板の上面側に形成された電極を介して、前記複数の光発振素子の前記活性層又は前記チューニング層に電流を注入する第１の電流注入手段と、
前記半導体基板の下面側に形成された電極を介して、前記複数の光発振素子の前記チューニング層又は前記活性層に電流を注入する第２の電流注入手段と、
前記複数の光発振素子の前記中間層のそれぞれを基準電位に接続する複数の配線と、前記複数の配線のそれぞれに設けられた複数のスイッチとを有する電流引き出し手段と
を有する光半導体装置の駆動方法であって、
前記複数のスイッチのうちのいずれか一の前記スイッチを閉じ、他の前記スイッチを開いた状態で、前記第１の電流注入手段及び前記第２の電流注入手段により電流を注入する
ことを特徴とする光半導体装置の駆動方法。
【請求項１０】
第１導電型の半導体基板上に形成され、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して形成され、電流注入により発振波長を変化するチューニング層と、前記活性層及び前記チューニング層の近傍に形成された回折格子とを有する複数の光発振素子を有する光発振部と、
第１の電源と、前記複数の光発振素子の前記活性層又は前記チューニング層を前記第１の電源に並列に接続する複数の第１の配線と、前記複数の第１の配線にそれぞれ設けられた複数の第１のスイッチとを有し、前記半導体基板の上面側に形成された電極を介して任意の前記光発振素子の前記活性層又は前記チューニング層に電流を注入する第１の電流注入手段と、
第２の電源を有し、前記半導体基板の下面側に形成された電極を介して、前記複数の光発振素子の前記チューニング層又は前記活性層に電流を注入する第２の電流注入手段と、
前記複数の光発振素子の前記中間層のそれぞれを基準電位に接続する複数の第２の配線と、前記複数の第２の配線のそれぞれに設けられた複数の第２のスイッチとを有する電流引き出し手段と
を有する光半導体装置の駆動方法であって、
前記複数の光発振素子のうちのいずれか一の前記光発振素子に接続する前記第１の配線及び前記第２の配線に設けられた前記第１のスイッチ及び前記第２のスイッチを閉じ、他の前記光発振素子に接続する前記第１の配線及び前記第２の配線に設けられた前記第１のスイッチ及び前記第２のスイッチを開いた状態で、前記第１の電源及び前記第２の電源を駆動して、前記複数の光発振素子のうちの一の前記光発振素子を駆動する
ことを特徴とする光半導体装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光半導体装置、その製造方法及びその駆動方法に係り、特に、広い波長可変範囲を有するとともに高い光出力を得ることができる光半導体装置及びその駆動方法、並びにチューナブルツインガイドレーザと光導波路とが同一基板上に集積化された光半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
現在、大容量光通信ネットワークの基幹伝送系では、光信号を波長軸上で多重化することにより伝送容量の向上を図る波長分割多重（ＷＤＭ：Ｗａｖｅｌｅｎｇｔｈ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式が用いられている。ＷＤＭ方式では、多重数を増大するためには光源となる半導体レーザの個数を増加する必要がある。同時に、バックアップ用光源も同数以上必要となり、品種数の増加から在庫管理が煩雑になる。
【０００３】
このような背景から、発振波長を可変しうる波長選択光源を用いて管理を簡素化することが望まれている。ＷＤＭ方式に用いる波長選択光源としては、連続的な波長可変幅が広いことが要求されている。
【０００４】
波長選択光源としては、これまでに様々な波長選択レーザが提案されている。例えば、ＤＦＢレーザやＤＢＲレーザを用い温度を制御することにより発振波長を変化するタイプや、ＤＢＲレーザのチューニング領域に流す電流値を制御することにより発振波長を変化するタイプが知られている。また、ＤＢＲタイプでフィルタ機能を持ったＧＣＳＲ−ＤＢＲレーザや、部分回折格子パターンの変調によるＳＧ／ＳＳＧ−ＤＢＲレーザが知られている。しかしながら、これらレーザ光源は、波長可変時に大きな光出力を得ることができない、連続的に波長を可変できる範囲が数ｎｍと狭く波長制御が複雑である、モードホッピングにより不連続な波長可変になる、等の欠点があった。
【０００５】
このような中で、チューナブル−ツインガイドＤＦＢレーザ（以下、ＴＴＧ−ＤＦＢレーザという）は、連続的な波長の可変幅が８ｎｍ程度と比較的広く、波長可変方法が単純であるという特徴を有している。ＴＴＧ−ＤＦＢレーザ等のチューナブルツインガイドレーザ（以下、ＴＴＧ−ＬＤという）は、例えば特許文献１乃至３に記載されている。
【０００６】
上記の発振波長を制御することが可能なレーザの一つとして知られるＴＴＧ−ＬＤは、単一のモードで連続的に発振波長を制御することが可能であり、かつ、高速な波長制御が可能であるという利点を有している（例えば特許文献３を参照）。さらには、その波長制御機構が簡易であるという利点も有している。このため、ＴＴＧ−ＤＦＢレーザをはじめとするＴＴＧ−ＬＤは、ＷＤＭ方式による光通信用の光源等への適用可能性を有するものとして期待されている。
【０００７】
特許文献３に開示された従来のＴＴＧ−ＬＤについて図４１を用いて説明する。図４１は従来のＴＴＧ−ＬＤの構造を示す断面図である。
【０００８】
ｐ型ＩｎＰよりなる半導体基板５００上に、ｐ型ＩｎＰよりなるバッファ層５０２が形成されている。半導体基板５００の下面には、波長制御用のｐ型電極５０４が形成されている。
【０００９】
バッファ層５０２上には、ＩｎＧａＡｓＰよりなる波長制御層５０６と、ｎ型ＩｎＰよりなる中間層５０８と、ＩｎＧａＡｓＰよりなるＭＱＷ活性層５１０と、ｐ型ＩｎＰよりなるクラッド層５１２とが順次積層され、これらがエッチングされてなるメサストライプが形成されている。バッファ層５０２と波長制御層５０６との間には、回折格子が形成された４元回折格子層５１４が形成されている。
【００１０】
メサストライプ両側のバッファ層５０２上には、ｎ型ＩｎＰよりなる埋め込み層５１６が形成されており、埋め込み層５１６によりメサストライプが埋め込まれている。
【００１１】
埋め込み層５１６及びメサストライプのクラッド層５１２上には、ｐ型ＩｎＰよりなるキャップ層５１８が形成されている。キャップ層５１８には、キャップ層５１８及びクラッド層５１２を介してＭＱＷ活性層５１０に電気的に接続するｐ型電極５２０が形成されている。
【００１２】
埋め込み層５１６上には、埋め込み層５１６を介して中間層５０８に電気的に接続するｎ型電極５２２が形成されている。
【００１３】
上記の構造を有するＴＴＧ−ＬＤでは、中間層５０８の下側に形成された波長制御層５０６に、半導体基板５００の下面に形成されたｐ型電極５０４により、半導体基板５００及びバッファ層５０２を介して電流が注入される。一方、中間層５０８の上側に形成されたＭＱＷ活性層５１０には、キャップ層５１８上に形成されたｐ型電極５２０により、キャップ層５１８及びクラッド層５１２を介して電流が注入される。
【００１４】
中間層５０８は、上記の波長制御層５０６とＭＱＷ活性層５１０との間に挟まれて形成されており、さらにｎ型電極５２２により外部の接地電位に接続される。すなわち、中間層５０８が素子の共通接地電位としての役割を果たすこととなる。このように、外部の接地電位に接続された中間層５０８により、二つの機能層、すなわちＭＱＷ活性層５１０と波長制御層５０６とが互いに電気的に独立したものとなる。したがって、かかる構造を有するＴＴＧ−ＬＤでは、各機能層に注入する電流量を制御することにより、レーザ発振の制御と、発振波長の制御とを独立して行うことが可能となる。
【００１５】
【特許文献１】
特開平７−１３１１２１号公報
【００１６】
【特許文献２】
特開平７−３２６８２０号公報
【００１７】
【特許文献３】
米国特許第５０４８０４９号明細書
【００１８】
【発明が解決しようとする課題】
上述の通り、ＴＴＧ−ＤＦＢレーザは、連続的で比較的広い波長可変範囲を有するとともに、波長可変制御方法が容易であるという特徴を備えており、他のレーザに比べて魅力的である。しかしながら、ＴＴＧ−ＤＦＢレーザも他のレーザと同様、波長を短波長側へ可変するために波長チューニング層に電流を注入することにより、レーザの内部損失が増加し、光出力が大きく減少するという欠点を有している。
【００１９】
これについては、活性層に更に電流を注入して減少した光出力を補償する手段もある。しかしながら、これは同時に活性層温度、つまりは素子温度の上昇を招き発信波長は長波長側へシフトする逆の効果が働くため、結果的に波長可変幅を減少させることになる。また、この温度上昇による波長のずれを波長チューニング電流で再度制御する必要があり、波長可変方法が複雑になってしまう。
【００２０】
特許文献２には、ＴＴＧ−ＤＦＢレーザ、光位相調整器、光強度調整器、反射ミラーを集積した光半導体装置が開示されている。特許文献２では、光位相調整器及び光強度調整器からの戻り光を調節することにより、ＴＴＧ−ＤＦＢレーザ内部における吸収損失を補っている。しかしながら、特許文献２に記載の方法は、制御が容易であるとはいえない。また、利得を持つ光素子の集積構造ではないため、光出力に関する大幅な増加は期待できなかった。
【００２１】
このように、上記従来の光半導体装置では、広い波長可変範囲を持ちながら高い光出力を実現することは困難であり、両者を同時に達成しうる光半導体装置が望まれていた。
【００２２】
一方、ＴＴＧ−ＬＤは、上述のように、基板上面に形成された電極により電流が注入されるＭＱＷ活性層と、基板下面に形成された電極により電流が注入される波長制御層との２つの層を有している。このため、ＴＴＧ−ＬＤを光導波路等の他の素子と同一の基板上に集積化すると、特性が劣化する等の不具合が生じることも想定される。
【００２３】
特性劣化を伴うことなく、ＴＴＧ−ＬＤを光導波路等の他の素子とともに同一基板上に集積化することを可能にする技術は、ＴＴＧ−ＬＤの応用可能性を拡大する上で必要不可欠なものであると考えられる。
【００２４】
本発明の目的は、広い波長可変範囲を有するとともに高い光出力を得ることができる光半導体装置を提供することにある。
【００２５】
また、本発明の他の目的は、特性劣化を伴うことなく、ＴＴＧ−ＬＤを光導波路とともに同一基板上に集積化しうる光半導体装置及びその製造方法を提供することにある。
【００２６】
また、本発明のさらに他の目的は、安定動作が可能で、広い波長可変範囲を有するとともに高い光出力を得ることができる光半導体装置及びその駆動方法を提供することにある。
【００２７】
【課題を解決するための手段】
上記目的は、第１導電型の半導体基板の第１の領域上に形成され、電流注入により光を発生する第１の活性層と、前記第１の活性層との間に第２導電型の中間層を介して形成され、電流注入により発振波長を変化するチューニング層と、前記第１の活性層及び前記チューニング層の近傍に形成された回折格子とを有する光発振部と、前記半導体基板の第２の領域上に形成され、電流注入により光を増幅する第２の活性層を有し、前記光発振部により発生した光を増幅する光増幅部とを有することを特徴とする光半導体装置により達成される。
【００２８】
また、上記目的は、第１導電型の半導体基板の第１の領域上に形成され、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して形成され、電流注入により前記活性層の発振波長を変化する波長制御層とを有する光発振部と、前記半導体基板の第２の領域上に形成された絶縁層と、前記絶縁層上に形成され、前記光発振部から出力される光を導波する光導波路層とを有する光導波路部とを有することを特徴とする光半導体装置により達成される。
【００２９】
また、上記目的は、第１導電型の半導体基板の第１の領域上に、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して電流注入により前記活性層の発振波長を変化する波長制御層とを形成する工程と、前記半導体基板の第２の領域上に、絶縁層を形成する工程と、前記絶縁膜上に、光導波路層を形成する工程と、前記活性層と、前記中間層と、前記波長制御層とをパターニングし、前記第１の領域に、第１のメサストライプを形成し、前記絶縁層と、前記光導波路層とをパターニングし、前記第２の領域に、第２のメサストライプを形成する工程と、前記中間層に電気的に接続され、前記第１のメサストライプの側面と、前記第２のメサストライプの側面とを覆う埋め込み層を形成する工程とを有することを特徴とする光半導体装置の製造方法により達成される。
【００３０】
また、上記目的は、第１導電型の半導体基板上に形成され、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して形成され、電流注入により発振波長を変化するチューニング層と、前記活性層及び前記チューニング層の近傍に形成された回折格子とを有する複数の光発振素子を備えた光発振部と、前記活性層又は前記チューニング層に注入された電流を任意の前記光発振素子の前記中間層から選択的に引き出す電流引き出し手段とを有することを特徴とする光半導体装置により達成される。
【００３１】
また、上記目的は、第１導電型の半導体基板上に形成され、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して形成され、電流注入により発振波長を変化するチューニング層と、前記活性層及び前記チューニング層の近傍に形成された回折格子とを有する複数の光発振素子を有する光半導体装置の駆動方法であって、前記複数の光発振素子のうちから選択した一の前記光発振素子の前記中間層を基準電位に接続し、他の前記光発振素子の前記中間層をフローティングにした状態で、前記複数の光発振素子の前記活性層及び前記チューニング層に電流を注入することを特徴とする光半導体装置の駆動方法により達成される。
【００３２】
また、上記目的は、第１導電型の半導体基板上に形成され、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して形成され、電流注入により発振波長を変化するチューニング層と、前記活性層及び前記チューニング層の近傍に形成された回折格子とを有する複数の光発振素子を有する光発振部と、前記半導体基板の上面側に形成された電極を介して、前記複数の光発振素子の前記活性層又は前記チューニング層に電流を注入する第１の電流注入手段と、前記半導体基板の下面側に形成された電極を介して、前記複数の光発振素子の前記チューニング層又は前記活性層に電流を注入する第２の電流注入手段と、前記複数の光発振素子の前記中間層のそれぞれを基準電位に接続する複数の配線と、前記複数の配線のそれぞれに設けられた複数のスイッチとを有する電流引き出し手段とを有する光半導体装置の駆動方法であって、前記複数のスイッチのうちのいずれか一の前記スイッチを閉じ、他の前記スイッチを開いた状態で、前記第１の電流注入手段及び前記第２の電流注入手段により電流を注入することを特徴とする光半導体装置の駆動方法により達成される。
【００３３】
また、上記目的は、第１導電型の半導体基板上に形成され、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して形成され、電流注入により発振波長を変化するチューニング層と、前記活性層及び前記チューニング層の近傍に形成された回折格子とを有する複数の光発振素子を有する光発振部と、第１の電源と、前記複数の光発振素子の前記活性層又は前記チューニング層を前記第１の電源に並列に接続する複数の第１の配線と、前記複数の第１の配線にそれぞれ設けられた複数の第１のスイッチとを有し、前記半導体基板の上面側に形成された電極を介して任意の前記光発振素子の前記活性層又は前記チューニング層に電流を注入する第１の電流注入手段と、第２の電源を有し、前記半導体基板の下面側に形成された電極を介して、前記複数の光発振素子の前記チューニング層又は前記活性層に電流を注入する第２の電流注入手段と、前記複数の光発振素子の前記中間層のそれぞれを基準電位に接続する複数の第２の配線と、前記複数の第２の配線のそれぞれに設けられた複数の第２のスイッチとを有する電流引き出し手段とを有する光半導体装置の駆動方法であって、前記複数の光発振素子のうちのいずれか一の前記光発振素子に接続する前記第１の配線及び前記第２の配線に設けられた前記第１のスイッチ及び前記第２のスイッチを閉じ、他の前記光発振素子に接続する前記第１の配線及び前記第２の配線に設けられた前記第１のスイッチ及び前記第２のスイッチを開いた状態で、前記第１の電源及び前記第２の電源を駆動して、前記複数の光発振素子のうちの一の前記光発振素子を駆動することを特徴とする光半導体装置の駆動方法により達成される。
【００３４】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による光半導体装置及びその製造方法について図１乃至図３を用いて説明する。
【００３５】
図１は本実施形態による光半導体装置の構造を示す概略断面図、図２及び図３は本実施形態による光半導体装置の製造方法を示す工程断面図である。
【００３６】
はじめに、本実施形態による光半導体装置の構造について図１を用いて説明する。なお、図１（ａ）はメサストライプの延在方向に沿った概略断面図、図１（ｂ）は図１（ａ）のＡ−Ａ′線断面に沿ったＴＴＧレーザ部の概略断面図、図１（ｃ）は図１（ａ）のＢ−Ｂ′線断面に沿ったＳＯＡ部の概略断面図である。
【００３７】
半導体基板１０上には、ＴＴＧレーザ部とＳＯＡ部とが設けられている。
【００３８】
ＴＴＧレーザ部は、図１（ｂ）に示すような断面構造を有している。ｐ−ＩｎＰよりなる半導体基板１０上には、ｐ−ＩｎＰ層１２と、ｐ−ＩｎＰよりなる下部クラッド層１４と、ＭＱＷ（Ｍｕｌｔｉｐｕｌｅ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ：多重量子井戸）活性層２０と、ｎ−ＩｎＰ層よりなる中間層２２と、ＩｎＧａＡｓＰ層よりなるチューニング層２４と、ｐ−ＩｎＰ層よりなるクラッド層２５と、回折格子２８が形成されたＩｎＧａＡｓＰ層２６と、ＩｎＰ層よりなる埋め込み層３０とが形成されている。埋め込み層３０、ＩｎＧａＡｓＰ層２６、チューニング層２４、中間層２２、ＭＱＷ活性層２０及び下部クラッド層１４は、メサ形状にパターニングされ、メサストライプが形成されている。メサストライプの両側には、ｎ−ＩｎＰ層よりなる埋め込み層３８が形成されている。埋め込み層３０、３８上には、ｐ−ＩｎＰ層４０が形成されている。ｐ−ＩｎＰ層４０上には、ｐ−ＩｎＧａＡｓ層よりなるコンタクト層４２を介してＡｕ／Ｚｎよりなる電極４６が形成されている。埋め込み層３８上には、Ａｕ／Ｇｅよりなる電極５０が形成されている。半導体基板１０の下面には、Ａｕ／Ｚｎよりなる電極５４が形成されている。ｐ−ＩｎＰ層１２、４０、埋め込み層３８の露出面上には、シリコン酸化膜よりなる保護膜４４が形成されている。
【００３９】
ＳＯＡ部は、図１（ｃ）に示すような断面構造を有している。半導体基板１０上には、ｐ−ＩｎＰ層１２と、ｎ−ＩｎＰ層よりなる下部クラッド層１８と、ＭＱＷ活性層２０と、ｐ−ＩｎＰ層よりなる上部クラッド層３４が形成されている。上部クラッド層３４、ＭＱＷ活性層２０及び下部クラッド層１８は、メサ形状にパターニングされ、メサストライプが形成されている。メサストライプの両側には、ｎ−ＩｎＰ層よりなる埋め込み層３８が形成されている。上部クラッド層３４及び埋め込み層３８上には、ｐ−ＩｎＰ層４０が形成されている。ｐ−ＩｎＰ層４０上には、ｐ−ＩｎＧａＡｓ層よりなるコンタクト層４２を介してＡｕ／Ｚｎよりなる電極４８が形成されている。埋め込み層３８上には、Ａｕ／Ｇｅよりなる電極５２が形成されている。電極５２は、ＴＴＧレーザ部の電極５０に接続する一つのパターンで形成するようにしてもよい。ｐ−ＩｎＰ層１２、４０、埋め込み層３８の露出面上には、シリコン酸化膜よりなる保護膜４４が形成されている。
【００４０】
また、ＴＴＧレーザ部のメサストライプとＳＯＡ部のメサストライプとは、図１（ａ）に示すように、双方のメサストライプが連なるように配置されている。また、ＴＴＧレーザ部のＭＱＷ活性層とＳＯＡ部のＭＱＷ活性層とは、共通の半導体層により構成されている。また、メサストライプの端面には、反射防止膜５６が形成されている。
【００４１】
次に、本実施形態による光半導体装置の動作について説明する。
【００４２】
ＴＴＧレーザ部では、電極５４と電極５０との間に所定の電圧を印加し、電極５４から電流を注入する。電極５４から注入された電流は、ＩｎＰ層１２及び下部クラッド層１４を介してＭＱＷ活性層２０に注入され、中間層２２及び埋め込み層３８を介して電極５０から引き出される。ＭＱＷ活性層２０に発振閾値以上の電流を注入することにより、ＭＱＷ活性層２０で発光した光が回折格子２８によりＤＦＢモードで発振する。
【００４３】
同時に、電極４６と電極５０との間に所定の電圧を印加し、電極４６から電流を注入する。電極４６から注入された電流は、ｐ−ＩｎＰ層４０、埋め込み層３０及びＩｎＧａＡｓＰ層２６を介してチューニング層２４に注入され、中間層２２及び埋め込み層３８を介して電極５０から引き出される。チューニング層２４に電流を注入することにより、プラズマ効果で屈折率が減少し、光導波路層の実効的な屈折率が減少する。これにより、ＤＦＢ発振波長は短波長化する。したがって、ＤＦＢ発振波長は、チューニング層２４に注入する電流により制御することができる。
【００４４】
また、ＳＯＡ部では、電極４８と電極５２との間に所定の電圧を印加し、電極４８から電流を注入する。電極４８から注入された電流は、ｐ−ＩｎＰ層４０及び上部クラッド層３４を介してＭＱＷ活性層２０に注入され、下部クラッド層１８及び埋め込み層３８を介して電極５２から引き出される。ＭＱＷ活性層２０に所定の電流を注入することにより、ＭＱＷ活性層２０内を伝搬する光を増幅することができる。このとき、下部クラッド層１８はある程度の厚さを持っているため、電気抵抗を低く保ちながら活性層に電流を注入することができる。
【００４５】
したがって、ＴＴＧレーザ部における波長可変の制御とＳＯＡ部における光増幅の制御とを独立して行うにあたり、ＳＯＡ部での発熱は抑制され、利得波長の大きな長波化シフトと利得の低下が抑えられ、連続的に広い波長可変幅を持ちながら同時に程度の高い光出力を実現することができる。
【００４６】
次に、本実施形態による光半導体装置の製造方法について図２及び図３を用いて説明する。
【００４７】
まず、例えば不純物濃度が１×１０１８ｃｍ−３のｐ−ＩｎＰよりなる半導体基板１０上に、例えばＭＯＣＶＤ法により、例えば膜厚が２０００ｎｍ、不純物濃度が１×１０１８ｃｍ−３のｐ−ＩｎＰ層１２を堆積する。
【００４８】
次いで、ＩｎＰ層１２上に、例えばＭＯＣＶＤ法により、例えば不純物濃度が１×１０１８ｃｍ−３のｐ−ＩｎＰ層を形成する。
【００４９】
次いで、ｐ−ＩｎＰ層上に、例えばＣＶＤ法により、例えば膜厚３００ｎｍのシリコン酸化膜１６を堆積する。
【００５０】
次いで、フォトリソグラフィー及びドライエッチングにより、シリコン酸化膜１６をパターニングし、ＳＯＡ部のシリコン酸化膜１６を選択的に除去する。
【００５１】
次いで、シリコン酸化膜１６をマスクとしてｐ−ＩｎＰ層を異方性エッチングし、ＳＯＡ部のｐ−ＩｎＰ層を選択的に除去する。こうして、ＴＴＧレーザ部に、ｐ−ＩｎＰ層よりなる下部クラッド層１４を形成する（図２（ａ））。
【００５２】
次いで、ＳＯＡ部の半導体基板１０上に、例えばＭＯＣＶＤ法により、例えば膜厚が５０００ｎｍ、不純物濃度が１×１０１８ｃｍ−３のｎ−ＩｎＰ層を選択的に成長する。ｎ−ＩｎＰ層は、下部クラッド層１４とほぼ等しい厚さになるように成長する。こうして、ＳＯＡ部に、ｎ−ＩｎＰ層よりなる下部クラッド層１８を形成する。
【００５３】
次いで、下部クラッド層１４上のシリコン酸化膜１６を除去する（図２（ｂ））。
【００５４】
次いで、下部クラッド層１４、１８上に、例えばＭＯＣＶＤ法により、１．１５μｍ組成のＩｎＧａＡｓＰよりなる膜厚１００ｎｍのＳＣＨ層と、１．２５μｍ組成のＩｎＧａＡｓＰよりなる膜厚４０ｎｍのＳＣＨ層とを堆積する。
【００５５】
次いで、ＳＣＨ層上に、例えばＭＯＣＶＤ法により、１．２５μｍ組成のＩｎＧａＡｓＰよりなる膜厚９ｎｍのバリア層と、０．８％の圧縮歪が導入されたＩｎＧａＡｓＰよりなる膜厚７ｎｍの井戸層とを繰り返し堆積し、７層の井戸層を有し、ＭＱＷのＰＬ波長が１．５５μｍである多重量子井戸層を形成する。
【００５６】
次いで、多重量子井戸層上に、例えばＭＯＣＶＤ法により、１．２５μｍ組成のＩｎＧａＡｓＰよりなる膜厚４０ｎｍのＳＣＨ層とを堆積する。
【００５７】
こうして、多重量子井戸層がＳＣＨ層により挟まれてなるＭＱＷ活性層２０を形成する。なお、活性層の構造は、上述した構造に限定されるものではない。
【００５８】
次いで、ＭＱＷ活性層２０上に、例えばＭＯＣＶＤ法により、例えば膜厚が１６０ｎｍ、不純物濃度が１×１０１８ｃｍ−３のｎ−ＩｎＰ層と、膜厚２９０ｎｍの１．３μｍ組成のＩｎＧａＡｓＰ層とを形成する。こうして、ＭＱＷ活性層２０上に、ｎ−ＩｎＰ層よりなる中間層２２と、ＩｎＧａＡｓＰ層よりなるチューニング層２４とを形成する（図２（ｃ））。
【００５９】
次いで、チューニング層２４上に、例えばＭＯＣＶＤ法により、例えば膜厚が１０ｎｍ、不純物濃度が１×１０１８ｃｍ−３のｐ−ＩｎＰ層よりなるクラッド層２５と、膜厚２００ｎｍの１．１５μｍ組成のＩｎＧａＡｓＰ層２６とを形成する。
【００６０】
次いで、干渉露光法を用いたフォトリソグラフィー及びドライエッチングによりＩｎＧａＡｓＰ層２６をエッチングし、ＩｎＧａＡｓＰ層２６の表面に回折格子２８を形成する。回折格子２８のピッチ間隔は、例えば２４０ｎｍとする。
【００６１】
次いで、回折格子２８が形成されたＩｎＧａＡｓＰ層２６上に、例えばＭＯＣＶＤ法により、膜厚１００ｎｍのｐ−ＩｎＰ層よりなる埋め込み層３０を形成する（図２（ｄ））。
【００６２】
次いで、埋め込み層３０上に、例えばＣＶＤ法により、シリコン酸化膜３２を堆積する。
【００６３】
次いで、フォトリソグラフィー及びドライエッチングにより、ＳＯＡ部のシリコン酸化膜３２を選択的に除去する。
【００６４】
次いで、シリコン酸化膜３２をマスクとして、埋め込み層３０、ＩｎＧａＡｓＰ層２６、チューニング層２４、中間層２２をエッチングし、ＳＯＡ部の埋め込み層３０、ＩｎＧａＡｓＰ層２６、チューニング層２４及び中間層２２を除去する（図３（ａ））。
【００６５】
なお、ＳＯＡ部のチューニング層２４及び中間層２２は、必ずしも除去する必要はない。チューニング層２４は、クラッド層に比較すると活性層に近い組成を有するため、若干の光吸収がある。このため、ＳＯＡ部にチューニング層２４を残存すると光損失が大きくなる。しかしながら、チューニング層２４は、活性層と同様に光を閉じ込めるように作用するため、ＳＯＡ部で光導波路を曲げる場合にあっては、曲げ損失を低減する効果がある。チューニング層２４を残存するか否かは、光吸収と曲げ損失との兼ね合いから適宜選択することが望ましい。
【００６６】
次いで、例えばＭＯＣＶＤ法により、例えば不純物濃度が１×１０１８ｃｍ−３、膜厚が８００ｎｍのｐ−ＩｎＰ層を形成する。このｐ−ＩｎＰ層は、埋め込み層３０とほぼ等しい厚さになるように成長する。こうして、ＳＯＡ部に、ｐ−ＩｎＰ層よりなる上部クラッド層３４を形成する。
【００６７】
次いで、埋め込み層３０上のシリコン酸化膜３２を除去する。
【００６８】
次いで、埋め込み層３０及びｐ−ＩｎＰ層３４上に、例えばＣＶＤ法により、シリコン酸化膜３６を堆積する。
【００６９】
次いで、フォトリソグラフィー及びドライエッチングにより、シリコン酸化膜３６をパターニングし、メサストライプの形成予定領域に選択的にシリコン酸化膜３６を残存させる（図３（ｂ））。
【００７０】
次いで、シリコン酸化膜３６をマスクとして、ＴＴＧレーザ部の埋め込み層３０、ＩｎＧａＡｓＰ層２６、チューニング層２４、中間層２２、ＭＱＷ活性層２０、下部クラッド層１４ａを、及びＳＯＡ部の上部クラッド層３４、ＭＱＷ活性層２０、下部クラッド層１８を、異方性エッチングし、例えば幅が１．０μｍのメサストライプを形成する（図１（ｂ）、（ｃ）を参照）。
【００７１】
次いで、メサストライプの両側に露出したＩｎＰ層１２上に、例えばＭＯＣＶＤ法により、例えば不純物濃度が２×１０１８ｃｍ−３、膜厚が１５００ｎｍのｎ−ＩｎＰ層を選択的に成長する。こうして、メサストライプの両側に、ｎ−ＩｎＰ層よりなる埋め込み層３８を形成する（図１（ｂ）、（ｃ）を参照）。
【００７２】
次いで、メサストライプ上のシリコン酸化膜３６を除去した後、全面に、例えばＭＯＣＶＤ法により、例えば不純物濃度が１×１０１８ｃｍ−３、膜厚が５０００ｎｍのｐ−ＩｎＰ層４０を堆積する（図３（ｃ））。
【００７３】
次いで、ｐ−ＩｎＰ層４０上に、例えばＭＯＣＶＤ法により、例えば不純物濃度が１×１０１９ｃｍ−３、膜厚が５０ｎｍのｐ−ＩｎＧａＡｓ層を形成する。こうして、ｐ−ＩｎＧａＡｓ層よりなるコンタクト層４２を形成する（図１（ｂ）、（ｃ）を参照）。
【００７４】
次いで、フォトリソグラフィー及びドライエッチングにより、ｐ−ＩｎＰ層４０をエッチングし、埋め込み層３８へのコンタクトを形成するために埋め込み層３８の上面を一部露出する。
【００７５】
次いで、全面に、例えばＣＶＤ法により、例えば膜厚３００ｎｍのシリコン酸化膜を形成する。こうして、表面に、シリコン酸化膜よりなる保護膜４４を形成する（図１（ｂ）、（ｃ）を参照）。
【００７６】
次いで、通常の電極形成プロセスにより、ＴＴＧレーザ部のコンタクト層４２上に形成された膜厚１μｍのＡｕ／Ｚｎよりなる電極４６と、ＳＯＡ部のコンタクト層４２上に形成された膜厚１μｍのＡｕ／Ｚｎよりなる電極４８と、ＴＴＧレーザ部の埋め込み層３８上に形成された膜厚１μｍのＡｕ／Ｇｅよりなる電極５０と、ＳＯＡ部の埋め込み層３８上に形成された膜厚１μｍのＡｕ／Ｇｅよりなる電極５２と、半導体基板１０の裏面に形成された膜厚１μｍのＡｕ／Ｚｎよりなる電極５４とを形成する（図１（ｂ）、（ｃ）を参照）。
【００７７】
次いで、ＴＴＧレーザ部の長さが例えば４００μｍ、ＳＯＡ部の長さが例えば６００μｍとなるように、半導体基板１０を劈開した後、端面に反射防止膜５６を形成する（図３（ｄ））。
【００７８】
こうして、ｐ−ＩｎＰよりなる半導体基板１０上に、ＴＴＧ−ＤＦＢレーザとＳＯＡとを集積した図１に示す光半導体装置を製造することができる。
【００７９】
このように、本実施形態によれば、半導体基板上に、ＴＴＧ−ＤＦＢレーザとＳＯＡとを集積するので、ＴＴＧ−ＤＦＢレーザの特徴である連続且つ広い波長可変範囲を得ることができるとともに、ＳＯＡにより出力光を大幅に増加することができる。
【００８０】
なお、上記実施形態では、半導体基板１０に接続する電極５４を半導体基板１０の裏面に形成したが、半導体基板１０の表面側に形成するようにしてもよい。例えば図１Ｂに示す構造において、埋め込み層３８の左側のｐ−ＩｎＰ層１２上面に電極５４を形成することができる。
【００８１】
［第２実施形態］
本発明の第２実施形態による光半導体装置及びその製造方法について図４及び図５を用いて説明する。なお、図１乃至図３に示す第１実施形態による光半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。
【００８２】
図４は本実施形態による光半導体装置の構造を示す概略断面図、図５は本実施形態による光半導体装置の製造方法を示す工程断面図である。
【００８３】
はじめに、本実施形態による光半導体装置の構造について図４を用いて説明する。なお、図４（ａ）はメサストライプの延在方向に沿った概略断面図、図４（ｂ）は図４（ａ）のＡ−Ａ′線断面に沿ったＴＴＧレーザ部の概略断面図、図４（ｃ）は図４（ａ）のＢ−Ｂ′線断面に沿ったＳＯＡ部の概略断面図である。
【００８４】
本実施形態による光半導体装置は、ＴＴＧレーザ部におけるＭＱＷ活性層２０から埋め込み層３０に至る積層構造が逆向きになっている点を除き、第１実施形態による光半導体装置と同様である。
【００８５】
すなわち、ＴＴＧレーザ部は、図４（ｂ）に示すような断面構造を有している。ｐ−ＩｎＰよりなる半導体基板１０上には、ｐ−ＩｎＰ層１２と、回折格子２８が形成されたＩｎＧａＡｓＰ層２６と、ＩｎＧａＡｓＰ層よりなる埋め込み層３０と、ＩｎＧａＡｓＰ層よりなるチューニング層２４と、ｎ−ＩｎＰ層よりなる中間層２２と、ＭＱＷ活性層２０とが形成されている。ＭＱＷ活性層２０、中間層２２、チューニング層２４、埋め込み層３０及びＩｎＧａＡｓＰ層２６は、メサ形状にパターニングされ、メサストライプが形成されている。メサストライプの両側には、ｎ−ＩｎＰ層よりなる埋め込み層３８が形成されている。ＭＱＷ活性層２０及び埋め込み層３８上には、ｐ−ＩｎＰ層４０が形成されている。ｐ−ＩｎＰ層４０上には、ｐ−ＩｎＧａＡｓ層よりなるコンタクト層４２を介してＡｕ／Ｚｎよりなる電極４６が形成されている。埋め込み層３８上には、Ａｕ／Ｇｅよりなる電極５０が形成されている。半導体基板１０の下面には、Ａｕ／Ｚｎよりなる電極５４が形成されている。ｐ−ＩｎＰ層１２、４０、埋め込み層３８の露出面上には、シリコン酸化膜よりなる保護膜４４が形成されている。
【００８６】
ＳＯＡ部は、図４（ｃ）に示すように、基本的には図１（ｃ）に示す第１実施形態による光半導体装置と同様である。本実施形態による光半導体装置が異なる点は、下部クラッド層１８の上面が、中間層２２の上面とほぼ等しくなっていることにある。
【００８７】
本実施形態による光半導体装置では、電極５４と電極５０との間に所定の電圧を印加し、電極５４から電流を注入する。電極５４から注入された電流は、ｐ−ＩｎＰ層４０を介してＭＱＷ活性層２０に注入され、中間層２２及び埋め込み層３８を介して電極５０から引き出される。ＭＱＷ活性層２０に発振閾値以上の電流を注入することにより、ＭＱＷ活性層２０で発光した光が回折格子２８によりＤＦＢモードで発振する。
【００８８】
同時に、電極４６と電極５０との間に所定の電圧を印加し、電極４６から電流を注入する。電極４６から注入された電流は、ｐ−ＩｎＰ層１２、埋め込み層３０及びＩｎＧａＡｓＰ層２６を介してチューニング層２４に注入され、中間層２２及び埋め込み層３８を介して電極５０から引き出される。チューニング層２４に電流を注入することにより、プラズマ効果で屈折率が減少し、光導波路層の実効的な屈折率が減少する。これにより、ＤＦＢ発振波長は短波長化する。したがって、ＤＦＢ発振波長は、チューニング層２４に注入する電流により制御することができる。
【００８９】
次に、本実施形態による光半導体装置の製造方法について図５を用いて説明する。
【００９０】
まず、例えば不純物濃度が１×１０１８ｃｍ−３のｐ−ＩｎＰよりなる半導体基板１０上に、例えばＭＯＣＶＤ法により、例えば膜厚が２０００ｎｍ、不純物濃度が１×１０１８ｃｍ−３のｐ−ＩｎＰ層１２を堆積する。
【００９１】
次いで、ｐ−ＩｎＰ層１２上に、膜厚２００ｎｍの１．１５μｍ組成のＩｎＧａＡｓＰ層２６を形成する。
【００９２】
次いで、干渉露光法を用いたフォトリソグラフィー及びドライエッチングによりＩｎＧａＡｓＰ層２６をエッチングし、ＩｎＧａＡｓＰ層２６の表面に回折格子２８を形成する。回折格子２８のピッチ間隔は、例えば２４０ｎｍとする。
【００９３】
次いで、回折格子２８が形成されたＩｎＧａＡｓＰ層２６上に、例えばＭＯＣＶＤ法により、膜厚１００ｎｍのｐ−ＩｎＰ層よりなる埋め込み層３０を形成する（図５（ａ））。
【００９４】
次いで、埋め込み層３０上に、例えばＭＯＣＶＤ法により、例えば膜厚が２９０ｎｍ、１．３μｍ組成のＩｎＧａＡｓＰ層と、例えば膜厚が１６０ｎｍ、不純物濃度が１×１０１８ｃｍ−３のｎ−ＩｎＰ層とを形成する。こうして、埋め込み層３０上に、ＩｎＧａＡｓＰ層よりなるチューニング層２４と、ｎ−ＩｎＰ層よりなる中間層２２とを形成する（図５（ｂ））。
【００９５】
次いで、中間層２２上に、例えばＣＶＤ法により、シリコン酸化膜３２を堆積する。
【００９６】
次いで、フォトリソグラフィー及びドライエッチングにより、ＳＯＡ部のシリコン酸化膜３２を選択的に除去する。
【００９７】
次いで、シリコン酸化膜３２をマスクとして、中間層２２、チューニング層、埋め込み層３０及びＩｎＧａＡｓＰ層２６をエッチングし、ＳＯＡ部の中間層２２、チューニング層、埋め込み層３０及びＩｎＧａＡｓＰ層２６を除去する（図５（ｃ））。
【００９８】
次いで、例えばＭＯＣＶＤ法により、例えば不純物濃度が１×１０１８ｃｍ−３、膜厚が約５５０ｎｍのｎ−ＩｎＰ層をｐ−ＩｎＰ層１２上に選択成長する。このｎ−ＩｎＰ層は、中間層２２の上面の高さとほぼ等しい厚さになるように成長する。こうして、ＳＯＡ部に、ｎ−ＩｎＰ層よりなる下部クラッド層１８を形成する。
【００９９】
次いで、埋め込み層３０上のシリコン酸化膜３２を除去する。
【０１００】
次いで、中間層２２及び下部クラッド層１８上に、例えばＭＯＣＶＤ法により、例えば第１実施形態による光半導体装置と同様のＭＱＷ活性層２０と、例えば不純物濃度が１×１０１８ｃｍ−３、膜厚が約２００ｎｍのｐ−ＩｎＰ層２１を形成する。
【０１０１】
次いで、ｐ−ＩｎＰ層２１上に、例えばＣＶＤ法により、シリコン酸化膜３６を堆積する。
【０１０２】
次いで、フォトリソグラフィー及びドライエッチングにより、シリコン酸化膜３６をパターニングし、メサストライプの形成予定領域に選択的にシリコン酸化膜３６を残存させる（図５（ｄ））。
【０１０３】
次いで、シリコン酸化膜３６をマスクとして、ＴＴＧレーザ部のｐ−ＩｎＰ層２１、ＭＱＷ活性層２０、中間層２２、チューニング層２４、埋め込み層３０、ＩｎＧａＡｓＰ層２６を、及びＳＯＡ部のｐ−ＩｎＰ層２１、ＭＱＷ活性層２０及び下部クラッド層１８を、異方性エッチングし、例えば幅が１．０μｍのメサストライプを形成する（図４（ｂ）、（ｃ）を参照）。
【０１０４】
次いで、例えば図３Ｃ及び図３Ｄに示す第１実施形態による光半導体装置の製造方法と同様にして、埋め込み層３８、ｐ−ＩｎＰ層４０、保護膜４４、電極４６、４８、５０、５２、５４、反射防止膜５６等を形成することにより、図４に示す光半導体装置を製造することができる。
【０１０５】
このように、本実施形態によれば、半導体基板上に、ＴＴＧ−ＤＦＢレーザとＳＯＡとを集積するので、ＴＴＧ−ＤＦＢレーザの特徴である連続且つ広い波長可変範囲を得ることができるとともに、ＳＯＡにより出力光を大幅に増加することができる。
【０１０６】
［第３実施形態］
本発明の第３実施形態による光半導体装置及びその製造方法について図６を用いて説明する。なお、図１乃至図５に示す第１及び第２実施形態による光半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。
【０１０７】
図６は本実施形態による光半導体装置の構造を示す概略断面図である。
【０１０８】
本実施形態による光半導体装置は、基本的な構造は図１に示す第１実施形態による光半導体装置と同様である。本実施形態による光半導体装置が第１実施形態による光半導体装置と異なる点は、ＳＯＡ部において、ｐ−ＩｎＰ層１２と下部クラッド層１８との間に、例えば膜厚が３００ｎｍ、不純物濃度が１×１０１８ｃｍ−３のｎ−ＩｎＰ層６０と、例えば膜厚が５００ｎｍ、不純物濃度が５×１０１７ｃｍ−３のｐ−ＩｎＰ層６２とが形成されていることに特徴がある。
【０１０９】
下部クラッド層１８の下層に、ｎ−ＩｎＰ層６０及びｐ−ＩｎＰ層６２を形成することにより、半導体基板１０と下部クラッド層１８との間には、ｐ型半導体層とｎ型半導体層とが繰り返し積層されたｐｎｐｎ接合が形成され、半導体基板１０と下部クラッド層１８とがより効果的に電気的に絶縁される。したがって、本実施形態による光半導体装置によれば、ＳＯＡのＭＱＷ活性層２０に注入する電流によるＴＴＧ−ＤＦＢレーザのＭＱＷ活性層２０に注入する電流への影響を更に抑制することができる。
【０１１０】
なお、本実施形態による光半導体装置は、第１実施形態による光半導体装置の製造方法における図２Ｂに示す工程において、下部クラッド層１８となるｎ−ＩｎＰ層の成長に先立ち、ｎ−ＩｎＰ層６０とｐ−ＩｎＰ層６２とを成長することにより、製造することができる。
【０１１１】
このように、本実施形態によれば、半導体基板とＳＯＡとの間の電気的な絶縁性を向上するので、ＳＯＡの活性層に注入する電流によるＴＴＧ−ＤＦＢレーザの活性層に注入する電流への影響を更に抑制することができる。
【０１１２】
なお、上記実施形態では、ｎ−ＩｎＰ層６０及びｐ−ＩｎＰ層６２とを設けてｐｎ接合分離により半導体基板１０と下部クラッド層１８との間の電気的な絶縁性を向上したが、ｎ−ＩｎＰ層６０及びｐ−ＩｎＰ層６２の代わりに、例えば膜厚が８００ｎｍの半絶縁性ＩｎＰ層を設けるようにしてもよい。半絶縁性ＩｎＰ層としては、例えば１×１０１７ｃｍ−３の濃度でＦｅをドープしたＩｎＰ層を適用することができる。
【０１１３】
また、上記実施形態では、半導体基板１０と下部クラッド層１８との間に、ｎ−ＩｎＰ層６０及びｐ−ＩｎＰ層６２の２つの半導体層を設けたが、３層以上の半導体層を設けるようにしてもよい。
【０１１４】
また、上記実施形態では、第１実施形態による光半導体装置において半導体基板とＳＯＡとの間の電気的な絶縁性を向上したが、第２実施形態による光半導体装置の場合も同様に適用することができる。
【０１１５】
［第４実施形態］
本発明の第４実施形態による光半導体装置及びその製造方法について図７を用いて説明する。なお、図１乃至図６に示す第１乃至第３実施形態による光半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。
【０１１６】
図７は本実施形態による光半導体装置の構造を示す概略断面図である。なお、図７Ａはメサストライプの延在方向に沿った概略断面図、図７（ｂ）は図７（ａ）のＡ−Ａ′線断面に沿ったＴＴＧレーザ部の概略断面図、図７（ｃ）は図７（ａ）のＢ−Ｂ′線断面に沿ったＳＯＡ部の概略断面図である。
【０１１７】
本実施形態による光半導体装置は、図７（ａ）、（ｂ）に示すように、ＴＴＧレーザ部の構造は図１に示す第１実施形態による光半導体装置と同様である。一方、ＳＯＡ部は、ＭＱＷ活性層２０とｎ−ＩｎＰ層との上下関係が逆である点、中間層２０がＳＯＡ部に延在している点において、第１実施形態による光半導体装置と異なっている。すなわち、図７（ａ）、（ｃ）に示すように、ＳＯＡ部のＭＱＷ活性層２０上には、中間層２２と、ｎ−ＩｎＰ層よりなる上部クラッド層３４ａが形成されている。また、ＳＯＡ部の層構造をこのように変更したことに伴い、ＳＯＡ部の半導体基板１０下面側に、ＳＯＡに電流を注入するための電極４８が設けられている。
【０１１８】
本実施形態による光半導体装置では、電極４８と電極５２との間に所定の電圧を印加し、電極４８からＳＯＡへ電流を注入する。電極４８から注入された電流は、半導体基板１０及びｐ−ＩｎＰ層１２を介してＭＱＷ活性層２０に注入され、中間層２２、上部クラッド層３４ａ及び埋め込み層３８を介して電極５２から引き出される。ＭＱＷ活性層２０に所定の電流を注入することにより、ＭＱＷ活性層２０内を伝搬する光を増幅することができる。このとき、ＭＱＷ活性層２０上には、中間層２２及び上部クラッド層３４ａよりなりある程度の厚さを持ったｎ−ＩｎＰ層が形成されているため、電気抵抗を低く保ちながら活性層に電流を注入することができる。
【０１１９】
したがって、ＴＴＧレーザ部における波長可変の制御とＳＯＡ部における光増幅の制御とを独立して行うにあたり、ＳＯＡ部での発熱は抑制され、利得波長の大きな長波化シフトと利得の低下が抑えられ、連続的に広い波長可変幅を持ちながら同時に程度の高い光出力を実現することができる。
【０１２０】
なお、本実施形態による光半導体装置は、第１実施形態による光半導体装置の製造方法における図２（ａ）〜（ｂ）の工程を省略するとともに、図３（ａ）の工程において中間層２２を残存し、中間層２２上にｎ−ＩｎＰ層よりなる上部クラッド層３４ａを成長することにより、製造することができる。
【０１２１】
このように、本実施形態によれば、半導体基板上に、ＴＴＧ−ＤＦＢレーザとＳＯＡとを集積するので、ＴＴＧ−ＤＦＢレーザの特徴である連続且つ広い波長可変範囲を得ることができるとともに、ＳＯＡにより出力光を大幅に増加することができる。
【０１２２】
なお、上記実施形態では、ＳＯＡ部に中間層２２を残存したが、中間層２２を除去するようにしてもよい。
【０１２３】
また、例えば図１（ｂ）に示す構造において、埋め込み層３８の左側のｐ−ＩｎＰ層１２上面に電極４８を形成することもできる。
【０１２４】
また、上記実施形態では、第１実施形態による光半導体装置においてＳＯＡ部の構造を変更したが、第２実施形態による光半導体装置の場合も同様に適用することができる。
【０１２５】
［第５実施形態］
本発明の第５実施形態による光半導体装置及びその製造方法について図８を用いて説明する。なお、図１乃至図７に示す第１乃至第４実施形態による光半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。
【０１２６】
図８は本実施形態による光半導体装置の構造を示す概略断面図である。
【０１２７】
本実施形態による光半導体装置は、基本的な構造は図１に示す第１実施形態による光半導体装置と同様である。本実施形態による光半導体装置は、ＴＴＧレーザ部とＳＯＡ部とにおいて、活性層の構造が異なることを特徴としている。
【０１２８】
本実施形態による光半導体装置は、ＴＴＧレーザ部のＭＱＷ活性層２０の構造は、第１実施形態による光半導体装置と同様である。一方、ＳＯＡ部のＭＱＷ活性層２０ａは、ＴＴＧレーザ部のＭＱＷ活性層２０とは異なり、以下の構造により構成されている。
【０１２９】
すなわち、下部クラッド層１８上には、１．２５μｍ組成のＩｎＧａＡｓＰよりなる膜厚４０ｎｍのＳＣＨ層が形成されている。ＳＣＨ層上には、１．２５μｍ組成のＩｎＧａＡｓＰよりなる膜厚１０ｎｍのバリア層と、０．８％の圧縮歪が導入されたＩｎＧａＡｓＰよりなる膜厚５．１ｎｍの井戸層とが繰り返し積層されてなり、６層の井戸層を有し、ＭＱＷのＰＬ波長が１．５４μｍである多重量子井戸層が形成されている。多重量子井戸層上には、１．２５μｍ組成のＩｎＧａＡｓＰよりなる膜厚４０ｎｍのＳＣＨ層が形成されている。
【０１３０】
次いで、下部クラッド層１４、１８上に、例えばＭＯＣＶＤ法により、１．１５μｍ組成のＩｎＧａＡｓＰよりなる膜厚１００ｎｍのＳＣＨ層と、１．２５μｍ組成のＩｎＧａＡｓＰよりなる膜厚４０ｎｍのＳＣＨ層とを堆積する。
【０１３１】
このようにして光半導体装置を構成することにより、ＴＴＧ−ＤＦＢレーザとＳＯＡとの要求に応じて活性層の構造をそれぞれ最適化することができる。
【０１３２】
このように、本実施形態によれば、ＴＴＧ−ＤＦＢレーザとＳＯＡとに異なる活性層構造を採用するので、ＴＴＧ−ＤＦＢレーザとＳＯＡの構造をそれぞれ最適化することができる。
【０１３３】
なお、上記実施形態では第１実施形態による光半導体装置においてＳＯＡ部の活性層構造を変更したが、第２乃至第４実施形態による光半導体装置の場合も同様に適用することができる。
【０１３４】
また、ＳＯＡ部の活性層の構造は、本実施形態に記載の構造に限定されるものではない。
【０１３５】
［第６実施形態］
本発明の第６実施形態による光半導体装置及びその製造方法について図９を用いて説明する。なお、図１乃至図８に示す第１乃至第５実施形態による光半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。
【０１３６】
図９は本実施形態による光半導体装置の構造を示す概略断面図である。
【０１３７】
本実施形態による光半導体装置は、図７に示す第４実施形態による光半導体装置において、ＴＴＧレーザ部とＳＯＡ部との間に、光発振や光増幅に寄与しない光導波路部が設けられていることに特徴がある。光導波路部の長さは、例えば１００〜１０００μｍ程度である。
【０１３８】
第４実施形態による光半導体装置では、ＴＴＧ−ＤＦＢレーザの活性層に注入する電流と、ＳＯＡの活性層に注入する電流とを、ともに半導体基板１０側から注入する。このため、第１乃至第３実施形態による光半導体装置と比較すると、ＴＴＧレーザ部とＳＯＡ部とが電気的に干渉しやすい。
【０１３９】
本実施形態による光半導体装置のようにＴＴＧレーザ部とＳＯＡ部との間に光導波路部を設けると、電極５４と電極４６との間の抵抗を高めることができ、ＴＴＧレーザ部とＳＯＡ部との間の電気的な干渉を抑制することができる。
【０１４０】
このように、本実施形態によれば、ＴＴＧレーザ部とＳＯＡ部との間に光導波路部を設けるので、ＴＴＧレーザ部とＳＯＡ部との間の電気的な干渉を抑制することができる。
【０１４１】
［第７実施形態］
本発明の第７実施形態による光半導体装置及びその製造方法について図１０を用いて説明する。なお、図１乃至図９に示す第１乃至第６実施形態による光半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。
【０１４２】
図１０は本実施形態による光半導体装置の構造を示す平面図である。
【０１４３】
本実施形態による光半導体装置は、図１０に示すように、ＴＴＧレーザ部におけるメサストライプ６４の幅とＳＯＡ部のメサストライプ６６との幅が異なっており、ＴＴＧレーザ部とＳＯＡ部との間の領域に、幅が連続的に変化する形状を有するテーパ光導波路６８が設けられていることに特徴がある。
【０１４４】
ＴＴＧ−ＤＦＢレーザ及びＳＯＡのそれぞれの要求からデバイス構造を最適化した場合、ＴＴＧ−ＤＦＢレーザの活性層の幅（メサストライプ６４の幅）と、ＳＯＡの活性層の幅（メサストライプ６６の幅）とが異なることがある。このような場合、本実施形態による光半導体装置のようにＴＴＧレーザ部とＳＯＡ部との間の領域にテーパ光導波路６８を設けることにより、ＴＴＧ−ＤＦＢレーザとＳＯＡとの間における光損失を低減することができる。
【０１４５】
例えば、ＴＴＧ−ＤＦＢレーザの活性層の幅が１．０μｍで、ＳＯＡの活性層の幅が１．６μｍである場合、ＴＴＧレーザ部とＳＯＡ部との間に、長さ１００μｍ以上のテーパ光導波路６８を設けることにより、ＴＴＧ−ＤＦＢレーザとＳＯＡとの間における光損失を効果的に低減することができる。
【０１４６】
なお、ＴＴＧレーザ部及びＳＯＡ部との間に、第６実施形態のように光発振や光増幅に寄与しない光導波路部を有する場合にあっては、この光導波路部の形状をテーパ形状にしてもよい。
【０１４７】
このように、本実施形態によれば、ＴＴＧレーザ部とＳＯＡ部との間に、テーパ光導波路を設けるので、ＴＴＧ−ＤＦＢレーザとＳＯＡとの間における光損失を低減することができる。
【０１４８】
［第８実施形態］
本発明の第７実施形態による光半導体装置及びその製造方法について図１１を用いて説明する。なお、図１乃至図１０に示す第１乃至第７実施形態による光半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。
【０１４９】
図１１は本実施形態による光半導体装置の構造を示す平面図である。
【０１５０】
半導体基板１０上には、複数のＴＴＧ―ＤＦＢレーザ７０と、ＴＴＧ―ＤＦＢレーザ７０の一端にそれぞれ接続された複数の光導波路７２と、複数の光導波路７２内を伝搬する光を合波する光合波器７４と、光合波器７４から出力された光を増幅するＳＯＡ７６とが形成されている。
【０１５１】
各ＴＴＧ−ＤＦＢレーザ７０は、互いに異なる発振中心波長を有している。ＴＴＧ−ＤＦＢレーザ７０としては、第１乃至第６実施形態による光半導体装置のＴＴＧ−ＤＦＢレーザを適用することができる。ＳＯＡには、第１乃至第６実施形態による光半導体装置のＳＯＡを適用することができる。
【０１５２】
光導波路７２としては、ＩｎＧａＡｓＰ層をコア層とし、ＩｎＰ層をクラッド層とした光導波路を用いることができる。下部クラッド層としては、例えば、膜厚が７５０ｎｍ、不純物濃度が２×１０１７ｃｍ−３のｐ−ＩｎＰ層を用いることができる。コア層としては、例えば、膜厚が２００ｎｍ、１．３μｍ組成のノンドープＩｎＧａＡｓＰ層を用いることができる。上部クラッド層としては、例えば、膜厚が３５０ｎｍ、不純物濃度が２×１０１７ｃｍ−３のｐ−ＩｎＰ層を用いることができる。
【０１５３】
光合波器７４には、例えば多モード干渉導波路型（ＭＭＩ）光合波器を用いることができる。ＭＭＩ光合波器を用いた場合、寸法は４０×３００μｍ程度である。
【０１５４】
このように、本実施形態による光半導体装置は、半導体基板上に、複数のＴＴＧ−ＤＦＢレーザと一つのＳＯＡとを集積したことに主たる特徴がある。このようにして光半導体装置を構成することにより、複数のＴＴＧ―ＤＦＢレーザによってより広い波長可変範囲を得ることができるとともに、ＳＯＡにより出力光を大幅に増加することができる。
【０１５５】
このように、本実施形態によれば、複数のＴＴＧ−ＤＦＢレーザと一つのＳＯＡとを集積するので、より広い波長可変範囲を得ることができるとともに、ＳＯＡにより出力光を大幅に増加することができる。
【０１５６】
［第９実施形態］
（ＴＴＧ−ＬＤと光導波路との同一基板上への集積化）
ＴＴＧ−ＬＤを用いてより広い波長可変範囲を得ることができる光半導体装置を作製する手法の一つとして、第８実施形態による光半導体装置のように、分布帰還型レーザ（Ｄｉｓｔｒｉｂｕｔｅｄ  ＦｅｅｄＢａｃｋ  Ｌａｓｅｒ  Ｄｉｏｄｅ：ＤＦＢ）等のレーザで用いられているレーザのアレイ化と同様の手法が考えられる（例えばＯＦＣ２０００，  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ  Ｓｅｒｉｅｓ，  ｐ．１７８  等を参照）。このレーザのアレイ化は、異なる発振波長を有する複数のレーザと、それぞれのレーザに接続された光導波路と、光導波路からのレーザ光を合波する光カプラと、光カプラから出力されるレーザ光を増幅する半導体光増幅器（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｐｔｉｃａｌ  Ａｍｐｌｉｆｉｅｒ：ＳＯＡ）とを同一基板上に集積化する手法である。
【０１５７】
図１２は、上述のアレイ化の手法により、４つのＴＴＧ−ＬＤが同一基板上に集積化された光半導体装置の構成を示す平面図である。図示するように、半導体基板１１０上には、ＴＴＧ−ＬＤアレイ部１１２と、光導波路部１１４と、ＳＯＡ部１１６とが設けられている。ＴＴＧ−ＬＤアレイ部１１２には、中心発振波長が互いに異なる複数のＴＴＧ−ＬＤ１１８が形成されている。光導波路部１１４には、ＴＴＧ−ＬＤ１１８の一端にそれぞれ接続された複数の光導波路１２０と、複数の光導波路１２０内を伝搬する光を合波する光カプラ１２２が形成されている。ＳＯＡ部１１６には、光カプラ１２２から出力されたレーザ光を増幅するＳＯＡ１２４が形成されている。
【０１５８】
図１２に示す光半導体装置を駆動する際には、まず、アレイ化された複数のＴＴＧ−ＬＤ１１８のうち動作させるＴＴＧ−ＬＤ１１８を選択し、大まかな発振波長を決定する。次いで、選択したＴＴＧ−ＬＤ１１８の発振波長を制御することにより、より細かくレーザ光の波長を制御する。
【０１５９】
選択したＴＴＧ−ＬＤ１１８から出力されたレーザ光は、その一端に接続された光導波路１２０を伝搬した後、光カプラ１２２を介してＳＯＡ１２４に入力される。レーザ光が入力されたＳＯＡ１２４は、光導波路１２０及び光カプラ１２２を伝搬することにより減衰したレーザ光の出力を増幅し、出射端面よりレーザ光を出力する。
【０１６０】
こうして複数のＴＴＧ−ＬＤ１１８と、ＳＯＡ１２４と、ＴＴＧ−ＬＤ１１８とＳＯＡ１２４とを接続する光導波路１２０及び光カプラ１２２とを半導体基板１１０上に集積化することにより、光出力の低下を伴うことなく、広い波長可変範囲を得ることができる。
【０１６１】
かかるＴＴＧ−ＬＤがアレイ化された光半導体装置の製造工程としては、以下のようなものが考えられる。
【０１６２】
まず、半導体基板上に、ＴＴＧ−ＬＤの波長制御層、中間層、及び活性層を含む層構造を形成する。
【０１６３】
次いで、光導波路及び光カプラの形成予定領域以外の領域にマスクを形成した後、光導波路及び光カプラの形成予定領域における波長制御層、中間層、及び活性層を含む層構造をエッチングにより除去する。
【０１６４】
次いで、光導波路及び光カプラの形成予定領域に、ＴＴＧ−ＬＤ内部の光導波路と光学的に結合するように設計されたクラッド層及びコア層を含む層構造を形成する。
【０１６５】
次いで、光導波路及び光カプラの形成予定領域以外の領域に形成されているマスクを除去した後、ＴＴＧ−ＬＤアレイ部のストライプ構造及び光導波路部のストライプ構造を形成するためのマスクを形成する。
【０１６６】
次いで、エッチングにより、ＴＴＧ−ＬＤアレイ部のストライプ構造及び光導波路部のストライプ構造を形成する。
【０１６７】
次いで、ＴＴＧ−ＬＤアレイ部のストライプ構造と、光導波路部のストライプ構造との側面を覆う埋め込み層を形成し、ＴＴＧ−ＬＤアレイ部のストライプ構造と、光導波路部のストライプ構造とを同一の埋め込み層で埋め込む。
【０１６８】
ここで、ＴＴＧ−ＬＤアレイ部と光導波路部とで別個独立に埋め込み層を形成することも考えられる。しかしながら、製造工程の簡略化等の観点より、通常は、ＴＴＧ−ＬＤアレイ部のストライプ構造と、光導波路部のストライプ構造とを同一の埋め込み層で埋め込むことになると考えられる。
【０１６９】
このように、上記の方法によりＴＴＧ−ＬＤと光導波路を同一基板上に集積化した場合、ＴＴＧ−ＬＤアレイ部のストライプ構造と光導波路部のストライプ構造とが同一の埋め込み層により埋め込まれることとなる。このため、ＴＴＧ−ＬＤを動作させた場合、以下のような不具合が生じうると考えられる。この不具合について図１３を用いて説明する。図１３は上記の方法によりＴＴＧ−ＬＤと光導波路とが同一基板上に集積化された光半導体装置における光導波路部の構造を示す断面図である。
【０１７０】
上記の方法により光半導体装置を製造した場合、ＴＴＧ−ＬＤアレイ部におけるストライプ構造を埋め込む埋め込み層は、各ＴＴＧ−ＬＤの中間層と接地電位とに電気的に接続され、光半導体装置の共通接地電位となる。
【０１７１】
一方、光導波路部におけるストライプ構造も、ＴＴＧ−ＬＤを埋め込む埋め込み層と同一の埋め込み層により埋め込まれることとなる。ＴＴＧ−ＬＤのストライプ構造を例えばｎ型ＩｎＰよりなる埋め込み層で埋め込んだ場合、光導波路部におけるストライプ構造も、同じｎ型ＩｎＰよりなる埋め込み層により埋め込まれることとなる。光導波路部は、例えば図１３に示すような構造となっている。図示するように、ｐ型ＩｎＰよりなる半導体基板１２６上に、ｐ型ＩｎＰよりなるバッファ層１２８、下部クラッド層１３０と、コア層１３２と、上部クラッド層１３４とが形成されている。バッファ層１２８、下部クラッド層１３０、コア層１３２、及び上部クラッド層１３４は、メサ形状にパターニングされており、メサストライプが形成されている。メサストライプの両側には、ｎ型ＩｎＰ埋め込み層１３６、ｐ型ＩｎＰ埋め込み層１３８、ｎ型ＩｎＰ埋め込み層１４０が形成されている。上部クラッド層１３４及びｎ型ＩｎＰ埋め込み層１４０上には、ｐ型ＩｎＰよりなるキャップ層１４２が形成されている。
【０１７２】
図１３に示すような光導波路部の構造を有する場合に、ＴＴＧ−ＬＤアレイ部の基板裏面に形成された下部電極から、ＴＴＧ−ＬＤの波長制御層に波長制御用の電流を注入すると、ｎ型ＩｎＰ埋め込み層１４０が接地電位に接続されているため、波長制御用の電流は、次のようにも流れることとなる。すなわち、波長制御用の電流は、光導波路部の下部クラッド層１３０及びコア層１３２を抜け、コア層１３２両側のｎ型ＩｎＰ埋め込み層１４０を通り、外部接地電位に流れることとなる。このことは、波長制御層への電流注入の効率が低下することを意味している。
【０１７３】
上述のようにＴＴＧ−ＬＤをアレイ化する場合等、ＴＴＧ−ＬＤと光導波路とを同一の基板上に集積化し、両ストライプ構造を同じ埋め込み層により埋め込んだ場合には、ＴＴＧ−ＬＤの波長制御層への電流注入効率が低下し、ひいては、注入電流に対する波長の変換効率が低下するという不具合が発生してしまうことが考えられる。
【０１７４】
以下に第９乃至第１１実施形態を用いて詳述する本発明による光半導体装置及びその製造方法は、ＴＴＧ−ＬＤと光導波路とを同一基板上に集積化した場合に、ＴＴＧ−ＬＤの波長制御層への電流注入効率の低下を抑制し、注入電流に対する波長変換の効率向上を実現しうるものである。
【０１７５】
（第９実施形態による光半導体装置及びその製造方法）
本発明の第９実施形態による光半導体装置及びその製造方法について図１４乃至図２３を用いて説明する。図１４は本実施形態による光半導体装置のメサストライプの延在方向に沿った断面図、図１５は本実施形態による光半導体装置におけるＴＴＧ−ＬＤ部の構造を示す断面図、図１６は本実施形態による光半導体装置における光導波路部の構造を示す断面図、図１７乃至図２３は本実施形態による光半導体装置の製造方法を示す工程図である。
【０１７６】
まず、本実施形態による光半導体装置について図１４乃至図１６を用いて説明する。なお、図１５は図１４のＡ−Ａ′線断面図、図１６は図１４のＢ−Ｂ′線断面図である。
【０１７７】
ｐ型ＩｎＰよりなる半導体基板１４４には、図１４に示すように、ＴＴＧ−ＬＤ部１４６と光導波路部１４８とが設けられている。
【０１７８】
ＴＴＧ−ＬＤ部１４６は、図１５に示すような断面構造を有している。
【０１７９】
半導体基板１４４上に、ｐ型ＩｎＰよりなるバッファ層１５０が形成されている。半導体基板１４４の下面には、波長制御用のｐ型電極１５２が形成されている。
【０１８０】
バッファ層１５０上には、回折格子が形成されている４元回折格子層１５４と、ｐ型ＩｎＰよりなるスペーサ層１５６と、ノンドープのＩｎＧａＡｓＰよりなるチューニング層すなわち波長制御層１５８と、ｎ型ＩｎＰよりなる中間層１６０と、ＩｎＧａＡｓＰよりなるＭＱＷ活性層１６２と、ｐ型ＩｎＰよりなるクラッド層１６４とが順次積層され、これらと半導体基板１４４の上層部がエッチングされてなるメサストライプが形成されている。なお、メサストライプは、バッファ層１５０の厚さを厚くすることにより、半導体基板１４４までエッチングが達していないものであってもよい。
【０１８１】
メサメサストライプ両側の半導体基板１４４上には、ｎ型ＩｎＰ埋め込み層１６６と、ｐ型ＩｎＰ埋め込み層１６８と、ｎ型ＩｎＰ埋め込み層１７０とが順次形成されており、これらによりメサストライプがその側部を覆われるようにして埋め込まれている。これら埋め込み層により、電流狭窄構造が構成されている。また、ｎ型ＩｎＰ埋め込み層１７０は、中間層１６０に電気的に接続されている。
【０１８２】
ｎ型ＩｎＰ埋め込み層１７０及びメサストライプのクラッド層１６４上には、ｐ型ＩｎＰよりなるキャップ層１７２が形成されている。
【０１８３】
キャップ層１７２上には、キャップ層１７２及びクラッド層１６４を介してＭＱＷ活性層１６２に電気的に接続され、ＭＱＷ活性層１６２に電流を注入するためのｐ型電極１７４が形成されている。
【０１８４】
また、ｎ型ＩｎＰ埋め込み層１７０上には、ｎ型ＩｎＰ埋め込み層１７０を介して中間層１６０に電気的に接続され、接地電位とされるｎ型電極（図示せず）が形成されている。
【０１８５】
こうして、半導体基板１４４のＴＴＧ−ＬＤ部１４６に、ＴＴＧ−ＬＤ１７５が形成されている。
【０１８６】
光導波路部１４８は、図１６に示すような断面構造を有している。
【０１８７】
半導体基板１４４上には、ｎ型ＩｎＰ層１７６とｐ型ＩｎＰ層１７８とが積層されてなる整流層１８０と、ノンドープのＩｎＰよりなる下部クラッド層１８２と、ノンドープのＩｎＧａＡｓＰよりなるコア層１８４と、ノンドープのＩｎＰよりなる上部クラッド層１８６とが順次積層され、これらがエッチングされてなるメサストライプが形成されている。
【０１８８】
メサメサストライプ両側の半導体基板１４４上には、ｎ型ＩｎＰ埋め込み層１６６と、ｐ型ＩｎＰ埋め込み層１６８と、ｎ型ＩｎＰ埋め込み層１７０とが順次形成されており、これらによりメサストライプがその側部を覆われるようにして埋め込まれている。ｎ型ＩｎＰ埋め込み層１６６はメサストライプのｎ型ＩｎＰ層１７６とほぼ同じ膜厚で形成され、ｐ型ＩｎＰ埋め込み層１６８はメサストライプのｐ型ＩｎＰ層１７８とほぼ同じ厚さで形成されている。これにより、光導波路層、すなわち下部クラッド層１８２、コア層１８４、及び上部クラッド層１８６は、ｎ型ＩｎＰ埋め込み層１７０により埋め込まれている。また、中間層１６０に電気的に接続されているｎ型ＩｎＰ埋め込み層１７０は、半導体基板１４４とｎ型ＩｎＰ埋め込み層１７０との間に形成され、互いに導電型の異なるｎ型ＩｎＰ埋め込み層１６６とｐ型ＩｎＰ埋め込み層１６８とが積層された整流構造により絶縁されている。このように、光導波路部１４８におけるメサストライプは、ＴＴＧ−ＬＤ部１４６におけるメサストライプを埋め込む埋め込み層と同一の埋め込み層により埋め込まれている。
【０１８９】
こうして、半導体基板１４４の光導波路部１４８に、ＩｎＧａＡｓＰ層をコア層とし、ＩｎＰ層をクラッド層とする光導波路１８７が形成されている。
【０１９０】
ｎ型ＩｎＰ埋め込み層１７０及び上部クラッド層１８６上には、ｐ型ＩｎＰよりなるキャップ層１７２が形成されている。
【０１９１】
また、ＴＴＧ−ＬＤ部１４６のメサストライプと光導波路部１４８のメサストライプとは、図１４に示すように、双方のメサストライプが連なるように配置されている。こうして、ＴＴＧ−ＬＤ部１４６と光導波路部１４８とが光学的な損失が少なくなるように接続されている。
【０１９２】
こうして、本実施形態による光半導体装置が構成されている。
【０１９３】
本実施形態による光半導体装置は、下部クラッド層１８２、コア層１８４、及び上部クラッド層１８６を有する光導波路１８７の下に、ｎ型ＩｎＰ層１７６とｐ型ＩｎＰ層１７８とが積層されてなる整流層１８０を有することに主たる特徴がある。
【０１９４】
以下、本実施形態による光半導体装置の動作を説明するとともに、光導波路１８７の下に整流層１８０を有することによる効果について図１４乃至図１６を用いて説明する。
【０１９５】
ＴＴＧ−ＬＤ部１４６では、ｐ型電極１７４と、ｎ型ＩｎＰ埋め込み層１７０に電気的に接続するｎ型電極（図示せず）との間に所定の電圧を印加し、ｐ型電極１７４から電流を注入する。ｐ型電極１７４から注入された電流は、キャップ層１７２及びクラッド層１６４を介してＭＱＷ活性層１６２に注入され、中間層１６０及びｎ型ＩｎＰ埋め込み層１７０を介してｎ型電極から引き出される。ＭＱＷ活性層１６２に発振閾値以上の電流を注入することにより、ＭＱＷ活性層１６２で発光した光が、４元回折格子層１５４に形成された回折格子により発振する。
【０１９６】
同時に、半導体基板１４４下面のｐ型電極１５２と、ｎ型ＩｎＰ埋め込み層１７０に電気的に接続するｎ型電極（図示せず）との間に所定の電圧を印加し、ｐ型電極１５２から電球を注入する。ｐ型電極１５２から注入された電流は、半導体基板１４４、バッファ層１５０、４元回折格子層１５４、及びスペーサ層１５６を介して波長制御層１５８に注入され、中間層１６０及びｎ型ＩｎＰ埋め込み層１７０を介してｎ型電極から引き出される。波長制御層１５８に電流を注入することにより、プラズマ効果で屈折率が減少し、光導波路層の実効的な屈折率が減少する。これにより発振波長は短波長化する。したがって、ＴＴＧ−ＬＤの発振波長は、波長制御層１５８に注入する電流により制御することができる。
【０１９７】
上述のように、光導波路部１４８においては、半導体基板１４４と光導波路１８７との間にｎ型ＩｎＰ層１７６、ｐ型ＩｎＰ層１７８が積層されてなる整流層１８０が形成されている。また、光導波路部１４８のメサストライプを埋め込む埋め込み層は、ｎ型ＩｎＰ埋め込み層１６６とｐ型ＩｎＰ埋め込み層１６８とｎ型ＩｎＰ埋め込み層１７０とが積層された整流構造となっている。したがって、整流層１８０及び整流構造を有する埋め込み層により、半導体基板１４４と光導波路１８７との間は絶縁されている。このため、波長制御層１５８に電流を注入する際、半導体基板１４４から光導波路１８７に抜け、その両側のｎ型ＩｎＰ埋め込み層１７０を通って接地電位へ流れるリーク電流の発生を抑制することができる。これにより、ＴＴＧ−ＬＤの発振波長制御時に、波長制御層１５８に高い効率で電流を注入することができ、注入電流に対する波長の変換効率を向上することができる。
【０１９８】
こうして所定の発振波長に制御されたＴＴＧ−ＬＤから出力されたレーザ光は、光導波路１８７に入力され、光導波路１８７のコア層１８４内を伝搬していく。
【０１９９】
次に、本実施形態による光半導体装置の製造方法について図１７乃至図２３を用いて説明する。図１７乃至図１９は本実施形態による光半導体装置の製造方法を示す工程斜視図、図２０乃至図２３は本実施形態による光半導体装置の製造方法を示すＴＴＧ−ＬＤ部の工程断面図である。
【０２００】
まず、ｐ型ＩｎＰよりなる半導体基板１４４上に、例えばＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、例えば膜厚１μｍのｐ型ＩｎＰよりなるバッファ層１５０を形成する。
【０２０１】
次いで、バッファ層１５０上に、例えばＭＯＣＶＤ法により、例えば膜厚０．０７μｍ、λＰＬ（ＰＬ（ＰｈｏｔｏＬｕｍｉｎｅｓｃｅｎｃｅ）ピーク波長）＝１．２μｍのｐ型ＩｎＧａＡｓＰ層を形成する。次いで、例えばＥＢ（Ｅｌｅｃｔｒｏｎ  Ｂｅａｍ）露光法等を用いて、例えば２４０ｎｍ周期の回折格子を、ＴＴＧ−ＬＤ形成予定領域のｐ型ＩｎＧａＡｓＰ層に形成する。こうして、４元回折格子層１５４が形成される。
【０２０２】
次いで、４元回折格子層１５４上に、例えばＭＯＣＶＤ法により、例えば膜厚０．１μｍのｐ型ＩｎＰよりなるスペーサ層１５６を形成する。
【０２０３】
次いで、スペーサ層１５６上に、例えばＭＯＣＶＤにより、例えば膜厚０．３μｍ、λＰＬ＝１．３μｍ、ノンドープのＩｎＧａＡｓＰよりなる波長制御層１５８を形成する。
【０２０４】
次いで、波長制御層１５８上に、例えばＭＯＣＶＤ法により、例えば膜厚０．１５μｍのｎ型ＩｎＰよりなる中間層１６０を形成する。
【０２０５】
次いで、中間層１６０上に、例えばＭＯＣＶＤ法により、多重量子井戸構造を有するＭＱＷ活性層１６２を形成する。ＭＱＷ活性層１６２は、例えば膜厚０．０１μｍ、λＰＬ＝１．３μｍ、ノンドープのＩｎＧａＡｓＰバリア層及び例えば膜厚０．００５μｍ、λＰＬ＝１．５５μｍ、ノンドープのＩｎＧａＡｓＰ井戸層を交互に例えば７回積層した多重量子井戸層と、例えば膜厚０．０２μｍ、λＰＬ＝１．１５μｍ、ノンドープのＩｎＧａＡｓＰ  ＳＣＨ（Ｓｅｐａｒａｔｅ  Ｃｏｎｆｉｎｅｍｅｎｔ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）層とを順次積層することにより形成することができる。
【０２０６】
次いで、ＭＱＷ活性層１６２上に、例えばＭＯＣＶＤ法により、例えば厚さ０．２μｍのｐ型ＩｎＰよりなるクラッド層１６４を形成する。
【０２０７】
こうして、半導体基板１４４上に、ＴＴＧ−ＬＤを形成するための積層構造が形成される（図１７（ａ）を参照）。
【０２０８】
次いで、クラッド層１６４上に、例えばＣＶＤ法により、シリコン酸化膜１８８を堆積する。
【０２０９】
次いで、フォトリソグラフィー、及びウェット又はドライエッチングにより、光導波路部１４８のシリコン酸化膜１８８を選択的に除去する。
【０２１０】
次いで、シリコン酸化膜１８８をマスクとして、クラッド層１６４、ＭＱＷ活性層１６２、中間層１６０、波長制御層１５８、スペーサ層１５６、４元回折格子層１５４、バッファ層１５０、及び半導体基板１４４の上層部を２．５μｍの深さでエッチングする（図１７（ｂ）を参照）。
【０２１１】
次いで、ＴＴＧ−ＬＤ部１４６に形成されているシリコン酸化膜１８８を選択成長マスクとして、例えばＭＯＣＶＤ法により、例えば膜厚０．４μｍのｎ型ＩｎＰ層１７６と、例えば膜厚０．９μｍのｐ型ＩｎＰ層１７８と、例えば膜厚０．５μｍ、ノンドープのＩｎＰよりなる下部クラッド層１８２と、例えば膜厚０．２μｍ、λＰＬ＝１．３μｍ、ノンドープのＩｎＧａＡｓＰよりなるコア層１８４と、例えば膜厚０．５μｍ、ノンドープのＩｎＰよりなる上部クラッド層１８６とを順次積層する（図１８（ａ）を参照）。
【０２１２】
次いで、選択成長マスクとして用いたシリコン酸化膜１８８を除去する。
【０２１３】
次いで、ＴＴＧ−ＬＤ部１４６のクラッド層１６４及び光導波路部１４８の上部クラッド層１８６上に、例えばＣＶＤ法により、シリコン酸化膜１９０を堆積する。
【０２１４】
次いで、フォトリソグラフィー、及びウェット又はドライエッチングにより、ＴＴＧ−ＬＤ１７５及び光導波路１８７のメサストライプの形成予定領域に選択的にシリコン酸化膜１９０を残存させる（図１８（ｂ）を参照）。
【０２１５】
次いで、シリコン酸化膜１９０をマスクとして、ＴＴＧ−ＬＤ部１４６のクラッド層１６４、ＭＱＷ活性層１６２、中間層１６０、波長制御層１５８、スペーサ層１５６、４元回折格子層１５４、バッファ層１５０、及び半導体基板１４４の上層部を、及び光導波路部１４８の上部クラッド層１８６、コア層１８４、下部クラッド層１８２、ｐ型ＩｎＰ層１７８、及びｎ型ＩｎＰ層１７６を、それぞれ２．５μｍの深さで異方性エッチングし、例えば幅１．０μｍのメサストライプを形成する。こうして、ＴＴＧ−ＬＤ部１４６におけるメサストライプと、光導波路部１４８におけるメサストライプとが互いに連続的に接続するように形成される（図１９（ａ）を参照）。
【０２１６】
次いで、ＴＴＧ−ＬＤ部１４６におけるメサストライプ及び光導波路部１４８におけるメサストライプの両側に露出した半導体基板１４４上に、シリコン酸化膜１９０を選択成長マスクとして、例えばＭＯＣＶＤ法により、例えば膜厚０．４μｍのｎ型ＩｎＰ埋め込み層１６６と、例えば膜厚０．９μｍのｐ型ＩｎＰ埋め込み層１６８と、膜厚１．２μｍのｎ型ＩｎＰ埋め込み層１７０とを選択的に積層成長する（図１９（ｂ）を参照）。こうして、ＴＴＧ−ＬＤ部１４６におけるメサストライプ及び光導波路部１４８におけるメサストライプが、ｎ型ＩｎＰ埋め込み層１６６、ｐ型ＩｎＰ埋め込み層１６８、及びｎ型ＩｎＰ埋め込み層１７０により同時に埋め込まれる。
【０２１７】
ｎ型ＩｎＰ埋め込み層１６６、ｐ型ＩｎＰ埋め込み層１６８、及びｎ型ＩｎＰ埋め込み層１７０の成長後、選択成長マスクとして用いたシリコン酸化膜１９０を除去する。
【０２１８】
次いで、メサストライプ及びｎ型ＩｎＰ埋め込み層１７０上に、例えばＭＯＣＶＤ法により、例えば膜厚２．５μｍのｐ型ＩｎＰよりなるキャップ層１７２を形成する。これにより、半導体基板１４４上に形成された積層構造を平坦化する（図２０（ａ）を参照）。なお、図２０以後、ＴＴＧ−ＬＤ部１４６における断面図を用いて本実施形態による光半導体装置の製造方法を説明する。
【０２１９】
次いで、例えばＲＩＥ法により、メサストライプの位置を中心としてキャップ層１７２を所定の幅にエッチングし、ｎ型ＩｎＰ埋め込み層１７０を露出する（図２０（ｂ）を参照）。
【０２２０】
次いで、上述のようにして形成された素子構造の全面に、例えばＣＶＤ法により、例えば膜厚０．５５μｍのシリコン酸化膜よりなる保護膜１９２を形成する（図２０（ｃ）を参照）。
【０２２１】
次いで、ＴＴＧ−ＬＤ１７５の各電極を以下に述べるような電極形成プロセスにより形成する。光導波路部１４８は、電極形成プロセスによる影響を受けないように、保護膜１９２により保護しておく。
【０２２２】
まず、エッチングにより、キャップ層１７２上の保護膜１９２に、キャップ層１７２に達する電極窓１９４を形成する（図２１（ａ）を参照）。
【０２２３】
次いで、全面に、例えば蒸着法により、例えば膜厚０．２μｍ／０．２５μｍのＴｉ／Ｐｔ膜１９６を形成する（図２１（ｂ）を参照）。
【０２２４】
次いで、電極窓１９４を含むｐ型電極形成予定領域と、ｎ型電極形成予定領域とを露出し、他の領域を覆うレジスト膜１９８を全面に形成する（図２１（ｃ）を参照）。
【０２２５】
次いで、めっき法により、Ｔｉ／Ｐｔ膜１９６を電極として、例えば膜厚３．０μｍのＡｕ膜２００を形成する。このとき、レジスト膜１９８が形成されている領域にＡｕはめっきされず、電極窓１９４を含むｐ型電極形成予定領域と、ｎ型電極形成予定領域とに選択的にＡｕ膜２００が形成される。めっき終了後、レジスト膜１９８を除去する（図２２（ａ）を参照）。
【０２２６】
次いで、Ａｕ膜２００をマスクとして、Ｔｉ／Ｐｔ膜１９６をエッチングする。こうして、保護膜１９２上に、電極窓１９４を介してキャップ層１７２に接続され、Ｔｉ／Ｐｔ膜１９６とＡｕ膜２００とが積層されてなるｐ型電極１７４が形成される。また、Ｔｉ／Ｐｔ膜１９６とＡｕ膜２００とが積層されてなるｎ型電極２０２が形成される。このときｎ型電極２０２は、まだｎ型ＩｎＰ埋め込み層１７０とは接続されていない（図２２（ｂ）を参照）。
【０２２７】
次いで、エッチングにより、ｎ型ＩｎＰ埋め込み層１７０上の保護膜１９２に、ｎ型ＩｎＰ埋め込み層１７０に達する電極窓２０４を形成する（図２２（ｃ）を参照）。
【０２２８】
次いで、例えばマスクを用いた蒸着法により、例えば膜厚０．０５μｍ／０．２５μｍのＡｕＧｅ／Ａｕ膜２０６を形成する。これにより、ｎ型電極２０２と、電極窓２０４に露出したｎ型ＩｎＰ埋め込み層１７０とを接続するＡｕＧｅ／Ａｕ膜２０６を形成する（図２３（ａ）を参照）。
【０２２９】
次いで、半導体基板１４４の下面を研磨することにより、例えば半導体基板１４４の厚さを１５０μｍとする。
【０２３０】
次いで、半導体基板１４４の下面に、例えば蒸着法により、例えば膜厚０．０１５μｍ／０．０１８μｍ／０．１７μｍのＡｕ／Ｚｎ／Ａｕ膜２０８を形成する。
【０２３１】
次いで、光導波路部１４８のＡｕ／Ｚｎ／Ａｕ膜２０８を覆うレジスト膜（図示せず）を形成する。
【０２３２】
次いで、めっき法により、Ａｕ／Ｚｎ／Ａｕ膜２０８を電極として、例えば膜厚３．０μｍのＡｕ膜２１０を形成する。このとき、レジスト膜が形成されている領域にＡｕはめっきされず、ＴＴＧ−ＬＤ部１４６のＡｕ／Ｚｎ／Ａｕ膜２０８上に選択的にＡｕ膜２１０が形成される。めっき終了後、レジスト膜を除去する。
【０２３３】
次いで、Ａｕ膜２１０をマスクとして、Ａｕ／Ｚｎ／Ａｕ膜２０８をエッチングする。こうして、ＴＴＧ−ＬＤ部１４６の半導体基板１４４の下面に、Ａｕ／Ｚｎ／Ａｕ膜２０８とＡｕ膜２１０とが積層されてなるｐ型電極１５２が形成される（図２３（ｂ）を参照）。
【０２３４】
こうして、本実施形態による光半導体装置が製造される。
【０２３５】
このように、本実施形態によれば、ＴＴＧ−ＬＤ１７５と光導波路１８７とを同一の半導体基板１４４上に集積化する場合に、下部クラッド層１８２、コア層１８４、及び上部クラッド層１８６を有する光導波路１８７の下に、ｎ型ＩｎＰ層１７６とｐ型ＩｎＰ層１７８とが積層されてなる整流層１８０を形成するので、半導体基板１４４と光導波路１８７との間が絶縁され、この間を流れるリーク電流の発生を抑制することができる。これにより、ＴＴＧ−ＬＤの発振波長制御時に、波長制御層１５８に高い効率で電流を注入することができ、注入電流に対する波長の変換効率を向上することができる。したがって、特性劣化を伴うことなくＴＴＧ−ＬＤ１７５と光導波路１８７とを同一基板上に集積化することができる。
【０２３６】
［第１０実施形態］
本発明の第１０実施形態による光半導体装置及びその製造方法について図２４を用いて説明する。図２４は本実施形態による光半導体装置における光導波路部の構造を示す断面図である。なお、図１４乃至図２３に示す第９実施形態による光半導体装置及びその製造方法と同様の構成要素については同一の符号を付し、説明を省略し或いは簡略にする。
【０２３７】
本実施形態による光半導体装置の基本的な構成は、第９実施形態による光半導体装置とほぼ同様である。本実施形態による光半導体装置は、ｎ型ＩｎＰ層１７６とｐ型ＩｎＰ層１７８とが積層されてなる整流層１８０に代えて、半絶縁性半導体層２１２が形成されていることに主たる特徴がある。
【０２３８】
図２４に示すように、本実施形態による光半導体装置における光導波路部１４８では、半導体基板１４４上に、半絶縁性ＩｎＰよりなる半絶縁性半導体層２１２と、ノンドープのＩｎＰよりなる下部クラッド層１８２と、ノンドープのＩｎＧａＡｓＰよりなるコア層１８４と、ノンドープのＩｎＰよりなる上部クラッド層１８６とが順次積層され、これらがエッチングされてなるメサストライプが形成されている。
【０２３９】
メサメサストライプ両側の半導体基板１４４上には、ｎ型ＩｎＰ埋め込み層１６６と、ｐ型ＩｎＰ埋め込み層１６８と、ｎ型ＩｎＰ埋め込み層１７０とが順次形成されており、これらによりメサストライプが埋め込まれている。
【０２４０】
このように、本実施形態による光半導体装置における光導波路部１４８においては、半導体基板１４４とコア層１８４との間に半絶縁性ＩｎＰよりなる半絶縁性半導体層２１２が形成されているため、光導波路部１４８のメサストライプを埋め込む埋め込み層の整流構造とともに、半導体基板１４４と光導波路１８７との間は絶縁されている。このため、第９実施形態による光半導体装置の場合と同様に、ＴＴＧ−ＬＤ１７５の発振波長を制御するためにｐ型電極１５２から電流を注入する際に、半導体基板１４４から光導波路１８７に抜け、その両側のｎ型ＩｎＰ埋め込み層１７０を通って接地電位へ流れるリーク電流を低減することができる。これにより、ＴＴＧ−ＬＤ１７５の発振波長制御時に、波長制御層１５８に高い効率で電流を注入することができ、注入電流に対する波長の変換効率を向上することができる。
【０２４１】
［第１１実施形態］
本発明の第１１実施形態による光半導体装置及びその製造方法について図２５及び図２６を用いて説明する。図２５は本実施形態による光半導体装置の構造を示す平面図、図２６は本実施形態による光半導体装置のメサストライプの延在方向に沿った図２５のＡ−Ａ′線断面図である。なお、図１４乃至図２３に示す第９実施形態による光半導体装置及びその製造方法と同様の構成要素については同一の符号を付し、説明を省略し或いは簡略にする。
【０２４２】
本実施形態による光半導体装置は、同一の半導体基板上に、複数のＴＴＧ−ＬＤがアレイ化されているとともに、ＴＴＧ−ＬＤの光出力を増幅する半導体光増幅器が形成されており、光出力の低下を伴うことなく広い可変波長範囲を実現するものである。
【０２４３】
図２５に示すように、半導体基板１４４上に、ＴＴＧ−ＬＤアレイ部２１４と、光導波路部１４８と、ＳＯＡ部２１６とが設けられている。ＴＴＧ−ＬＤアレイ部２１４には、中心発振波長が互いに異なる複数のＴＴＧ−ＬＤ１７５が形成されている。光導波路部１４８には、ＴＴＧ−ＬＤ１７５の一端にそれぞれ接続された複数の光導波路１８７と、複数の光導波路１８７内を伝搬する光を合波する光カプラ２１８が形成されている。ＳＯＡ部２１６には、光カプラ２１８から出力されたレーザ光を増幅するＳＯＡ２２０が形成されている。
【０２４４】
ＴＴＧ−ＬＤアレイ部２１４の各ＴＴＧ−ＬＤ１７５は、図２６に示すように、第９実施形態による光半導体装置と同様の断面構造を有している。
【０２４５】
光導波路部１４８は、図２６に示すように、第９実施形態による光半導体装置と同様の構造を有している。すなわち、半導体基板１４４上に、ｎ型ＩｎＰ層１７６とｐ型ＩｎＰ層１７８とが積層されてなる整流層１８０と、ノンドープのＩｎＰよりなる下部クラッド層１８２と、ノンドープのＩｎＧａＡｓＰよりなるコア層１８４と、ノンドープのＩｎＰよりなる上部クラッド層１８６とが順次積層され、これらがメサストライプ及び光カプラ状にパターニングされ、複数の光導波路１８７と、光カプラ２１８が形成されている。パターニングされた積層構造の両側の半導体基板１４４上には、ｎ型ＩｎＰ埋め込み層１６６と、ｐ型ＩｎＰ埋め込み層１６８と、ｎ型ＩｎＰ埋め込み層１７０とが順次形成されており、これらにより積層構造が埋め込まれている。
【０２４６】
ＳＯＡ部２１６は、図２６に示すように、ＴＴＧ−ＬＤ１７５とほぼ同様の断面構造を有している。すなわち、半導体基板１４４上に、ｐ型ＩｎＰよりなるバッファ層１５０と、ノンドープのＩｎＧａＡｓＰよりなる波長制御層１５８と、ｎ型ＩｎＰよりなる中間層１６０と、ＩｎＧａＡｓＰよりなるＭＱＷ活性層１６２と、ｐ型ＩｎＰよりなるクラッド層１６４とが順次積層され、これらと半導体基板１４４の上層部がエッチングされてなるメサストライプが形成されている。メサメサストライプ両側の半導体基板１４４上には、ｎ型ＩｎＰ埋め込み層１６６と、ｐ型ＩｎＰ埋め込み層１６８と、ｎ型ＩｎＰ埋め込み層１７０とが順次形成されており、これらによりメサストライプが埋め込まれている。ｎ型ＩｎＰ埋め込み層１７０及びメサストライプのクラッド層１６４上には、ｐ型ＩｎＰよりなるキャップ層１７２が形成されている。キャップ層１７２上には、キャップ層１７２及びクラッド層１６４を介してＭＱＷ活性層１６２に電気的に接続され、ＭＱＷ活性層１６２に電流を注入するためのｐ型電極２２２が形成されている。また、ｎ型ＩｎＰ埋め込み層１７０上には、ｎ型ＩｎＰ埋め込み層１７０を介して中間層１６０に電気的に接続されたｎ型電極（図示せず）が形成されている。こうして、ＳＯＡ部２１６にＳＯＡ２２０が形成されている。ＴＴＧ−ＬＤアレイ部２１４とほぼ同様のＳＯＡ部２１６の積層構造は、ＴＴＧ−ＬＤアレイ部２１４の積層構造を形成する際に併せて形成することができる。なお、ＳＯＡ部２１６には、ＴＴＧ−ＬＤ１７５の４元回折格子層に相当するＩｎＧａＡｓＰ層（図示せず）が形成されているが、このＩｎＧａＡｓ層には、回折格子は形成されていない。光半導体装置の動作時には、ｐ型電極２２２とｎ型ＩｎＰ埋め込み層１７０上に形成されたｎ型電極との間に電圧を印加し、ＭＱＷ活性層１６２に電流を注入することにより、光増幅が行われる。
【０２４７】
このように、本実施形態による光半導体装置は、半導体基板１４４上に、複数のＴＴＧ−ＬＤ１７５とＳＯＡ２２０とが集積されていることに主たる特徴がある。このようにして光半導体装置を構成することにより、複数のＴＴＧ−ＬＤ１７５によってより広い波長可変範囲を得ることができるとともに、ＳＯＡ２２０により、光導波路１８７及び光カプラ２１８を伝搬することにより減衰したレーザ光を増幅することができ、光出力の低下を伴うこともない。
【０２４８】
さらに、本実施形態による光半導体装置は、第９実施形態による光半導体装置と同様に、光導波路部１４８の下部クラッド層１８２、コア層１８４、及び上部クラッド層１８６の下に、ｎ型ＩｎＰ層１７６とｐ型ＩｎＰ層１７８とが積層されてなる整流層１８０を有することにも主たる特徴がある。このため、半導体基板１４４下面のｐ型電極１５２からアレイ化されたＴＴＧ−ＬＤ１７５の波長制御層１５８に電流を注入する際に、半導体基板１４４から光導波路１８７に抜け、その両側のｎ型ＩｎＰ埋め込み層１７０を通って接地電位へ流れるリーク電流の発生を抑制することができる。したがって、ＴＴＧ−ＬＤ１７５の波長制御層１５８への電流注入効率の低下を抑制することができ、さらには注入電流に対する波長変換効率の向上を実現することができる。
【０２４９】
このように、本実施形態によれば、中心発振波長が互いに異なる複数のＴＴＧ−ＬＤ１７５をＳＯＡ２２０とともに半導体基板１４４上に集積化するので、光出力の低下を伴うことなく広い可変波長範囲を実現することができる。また、光導波路部１４８において半導体基板１４４と光導波路１８７との間に整流層１８０が形成されているので、ＴＴＧ−ＬＤ１７５の波長制御層１５８への電流注入効率の低下を抑制することができ、さらには注入電流に対する波長変換効率の向上を実現することができる。
【０２５０】
なお、本実施形態では、第９実施形態による光半導体装置と同様の断面構造を有する光導波路部を適用したが、第１０実施形態による光半導体装置と同様の断面構造を有する光導波路部を適用してもよい。
【０２５１】
また、本実施形態では、図２５に示すように４つのＴＴＧ−ＬＤ１７５を集積する場合を例に説明したが、集積する複数のＴＴＧ−ＬＤ１７５の数はこれに限定されるものではない。
【０２５２】
また、本実施形態のように、複数のＴＴＧ−ＬＤをアレイ化する場合のみならず、半導体基板上に形成された１つのＴＴＧ−ＬＤとＳＯＡとを光導波路を介して接続する場合にも本発明を適用することができる。
【０２５３】
また、本実施形態では、ＴＴＧ−ＬＤ１７５とほぼ同様の積層構造をＳＯＡ２２０に採用している場合について説明したが、ＴＴＧ−ＬＤ１７５と異なる積層構造をＳＯＡ２２０に採用してもよい。
【０２５４】
［第１２実施形態］
（ＴＴＧ−ＤＦＢレーザのアレイ化）
本願発明者等は、既に、広い波長可変範囲を有するとともに高い光出力を得ることができる光半導体装置として、ＴＴＧ−ＤＦＢレーザとＳＯＡとを一体的に集積したものを提案している。
【０２５５】
図２７は、ＴＴＧ−ＤＦＢレーザとＳＯＡとを一体的に集積した光半導体装置の構造を示す概略断面図である。なお、図２７（ａ）はメサストライプの延在方向に沿った概略断面図、図２７（ｂ）は図２７（ａ）のＡ−Ａ′線断面に沿ったＴＴＧレーザ部の概略断面図、図２７（ｃ）は図２７（ａ）のＢ−Ｂ′線断面に沿ったＳＯＡ部の概略断面図である。
【０２５６】
半導体基板３１０上には、ＴＴＧレーザ部とＳＯＡ部とが設けられている。
【０２５７】
ＴＴＧレーザ部は、図２７（ｂ）に示すような断面構造を有している。ｐ−ＩｎＰよりなる半導体基板３１０上には、ｐ−ＩｎＰ層３１２と、ｐ−ＩｎＰよりなる下部クラッド層３１４と、ＭＱＷ（Ｍｕｌｔｉｐｌｅ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ：多重量子井戸）活性層３２０と、ｎ−ＩｎＰ層よりなる中間層３２２と、ＩｎＧａＡｓＰ層よりなるチューニング層３２４と、ｐ−ＩｎＰ層よりなるクラッド層３２５と、回折格子３２８が形成されたＩｎＧａＡｓＰ層３２６と、ＩｎＰ層よりなる埋め込み層３３０とが形成されている。埋め込み層３３０、ＩｎＧａＡｓＰ層３２６、チューニング層３２４、中間層３２２、ＭＱＷ活性層３２０及び下部クラッド層３１４は、メサ形状にパターニングされ、メサストライプが形成されている。メサストライプの両側には、ｎ−ＩｎＰ層よりなる埋め込み層３３８が形成されている。埋め込み層３３０、３３８上には、ｐ−ＩｎＰ層３４０が形成されている。ｐ−ＩｎＰ層３４０上には、ｐ−ＩｎＧａＡｓ層よりなるコンタクト層３４２を介して電極３４６が形成されている。埋め込み層３３８上には、電極３５０が形成されている。半導体基板３１０の下面には、電極３５４が形成されている。ｐ−ＩｎＰ層３１２、３４０、埋め込み層３３８の露出面上には、シリコン酸化膜よりなる保護膜３４４が形成されている。
【０２５８】
ＳＯＡ部は、図２７（ｃ）に示すような断面構造を有している。半導体基板３１０上には、ｐ−ＩｎＰ層３１２と、ｎ−ＩｎＰ層よりなる下部クラッド層３１８と、ＭＱＷ活性層３２０と、ｐ−ＩｎＰ層よりなる上部クラッド層３３４が形成されている。上部クラッド層３３４、ＭＱＷ活性層３２０及び下部クラッド層３１８は、メサ形状にパターニングされ、メサストライプが形成されている。メサストライプの両側には、ｎ−ＩｎＰ層よりなる埋め込み層３３８が形成されている。上部クラッド層３３４及び埋め込み層３３８上には、ｐ−ＩｎＰ層３４０が形成されている。ｐ−ＩｎＰ層３４０上には、ｐ−ＩｎＧａＡｓ層よりなるコンタクト層３４２を介して電極３４８が形成されている。埋め込み層３３８上には、電極３５２が形成されている。ｐ−ＩｎＰ層３１２、３４０、埋め込み層３３８の露出面上には、シリコン酸化膜よりなる保護膜３４４が形成されている。
【０２５９】
また、ＴＴＧレーザ部のメサストライプとＳＯＡ部のメサストライプとは、図２７（ａ）に示すように、双方のメサストライプが連なるように配置されている。また、ＴＴＧレーザ部のＭＱＷ活性層とＳＯＡ部のＭＱＷ活性層とは、共通の半導体層により構成されている。また、メサストライプの少なくともＳＯＡ側の端面には、反射防止膜３５６が形成されている。
【０２６０】
次に、上記ＴＴＧ−ＤＦＢレーザとＳＯＡとを一体的に集積した光半導体装置におけるＴＴＧ−ＤＦＢレーザの動作について図２７及び図２８を用いて説明する。図２８は上記光半導体装置におけるＴＴＧレーザの駆動回路を示す概略図である。
【０２６１】
図２８に示すように、電極３４６には、配線３５８を介して波長制御用電源３６０が接続され、配線３５８には第１のスイッチ３６２が設けられている。電極３５４には、配線３６４を介してレーザ駆動用電源３６６が接続され、配線３５４には第２のスイッチ３６８が設けられている。電極３５０は配線３７０を介して接地されている。
【０２６２】
ＴＴＧレーザ部では、第２のスイッチ３６８を閉じた状態とし、レーザ駆動用電源３６６により、電極３５４と電極３５０との間に所定の電圧を印加し、電極３５４から電流を注入する。電極３５４から注入された電流は、ｐ−ＩｎＰ層３１２及び下部クラッド層３１４を介してＭＱＷ活性層３２０に注入され、中間層３２２及び埋め込み層３３８を介して電極３５０から引き出される。ＭＱＷ活性層３２０に発振閾値以上の電流を注入することにより、ＭＱＷ活性層３２０で発光した光が回折格子３２８によりＤＦＢモードで発振する。
【０２６３】
同時に、第１のスイッチ３６２を閉じた状態とし、波長制御用電源３６０により、電極３４６と電極３５０との間に所定の電圧を印加し、電極３４６から電流を注入する。電極３４６から注入された電流は、ｐ−ＩｎＰ層３４０、埋め込み層３３０及びＩｎＧａＡｓＰ層３２６を介してチューニング層３２４に注入され、中間層３２２及び埋め込み層３３８を介して電極３５０から引き出される。チューニング層３２４に電流を注入することにより、プラズマ効果で屈折率が減少し、光導波路層の実効的な屈折率が減少する。これにより、ＤＦＢ発振波長は短波長化する。したがって、ＤＦＢ発振波長は、チューニング層３２４に注入する電流により制御することができる。
【０２６４】
また、ＳＯＡ部では、電極３４８と電極３５２との間に所定の電圧を印加し、電極３４８から電流を注入する。電極３４８から注入された電流は、ｐ−ＩｎＰ層３４０及び上部クラッド層３３４を介してＭＱＷ活性層３２０に注入され、下部クラッド層３１８及び埋め込み層３３８を介して電極３５２から引き出される。ＭＱＷ活性層３２０に所定の電流を注入することにより、ＭＱＷ活性層３２０内を伝搬する光を増幅することができる。このとき、下部クラッド層３１８はある程度の厚さを持っているため、電気抵抗を低く保ちながら活性層に電流を注入することができる。
【０２６５】
したがって、ＴＴＧレーザ部における波長可変の制御とＳＯＡ部における光増幅の制御とを独立して行うにあたり、ＳＯＡ部での発熱は抑制され、利得波長の大きな長波化シフトと利得の低下が抑えられ、連続的に広い波長可変幅を持ちながら同時に程度の高い光出力を実現することができる。
【０２６６】
かかる光半導体装置において、異なる波長可変範囲を有する複数のＴＴＧ−ＤＦＢレーザをアレイ化することにより、さらに波長可変範囲を拡大することが可能となる。この場合、アレイ化した複数のＴＴＧ−ＤＦＢレーザは、第８実施形態による光半導体装置のように、それぞれ光導波路及び光合波器によりＳＯＡに光学的に接続すればよい。
【０２６７】
しかしながら、同一の半導体基板に複数のＴＴＧ−ＤＦＢレーザを単にアレイ化した場合、各ＴＴＧ−ＤＦＢレーザの半導体基板の下面に設けられた電極が半導体基板の下面全域で導通することとなる。このため、アレイ化された複数のＴＴＧ−ＤＦＢレーザの各々を独立に駆動することが困難となる。したがって、隣接する各ＴＴＧ−ＤＦＢレーザを独立に駆動するためには、隣接するレーザ間を電気的に分離することが必要となる。
【０２６８】
同一の半導体基板上にアレイ化した複数のＴＴＧ−ＤＦＢレーザを電気的に分離する方法としては、例えば、各ＴＴＧ−ＤＦＢレーザ間を、イオン注入法により半導体基板等に形成した高抵抗領域で分離することが考えられる。
【０２６９】
図２９は、各ＴＴＧ−ＤＦＢレーザ間をイオン注入法による高抵抗領域で分離した場合のアレイ化されたＴＴＧ−ＤＦＢレーザの構造及びその駆動回路を示す断面図である。図示するように、同一の半導体基板３１０上に、可変波長範囲の異なるＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃが並列に設けられている。各ＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃの埋め込み層３３８は、溝３７４により電気的に分離されている。また、各ＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃが形成された領域は、イオン注入法により半導体基板３１０及びｐ−ＩｎＰ層３１２内に形成された高抵抗領域３７６により電気的に分離されている。
【０２７０】
また、各ＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃの電極３４６は、配線３７８、３７８ａ、３７８ｂ、３７８ｃにより波長制御用電源３６０に並列に接続されており、各配線３７８ａ、３７８ｂ、３７８ｃにはスイッチ３８０ａ、３８０ｂ、３８０ｃが設けられている。電極３５４は、配線３８２、３８２ａ、３８２ｂ、３８２ｃによりレーザ駆動用電源３６６に並列に接続されており、各配線３８２ａ、３８２ｂ、３８２ｃにはスイッチ３８４ａ、３８４ｂ、３８４ｃが設けられている。電極３５０は、配線３８６、３８６ａ、３８６ｂ、３８６ｃにより電気的に並列に接続された後に接地されている。
【０２７１】
図２９に示すように高抵抗領域３７６を用いて電気的に分離しつつＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃをアレイ化することにより、半導体基板３１０の下面に設けられた各ＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃの電極３５４は互いに導通することはない。したがって、原理的には、スイッチ３８０ａ、３８０ｂ、３８０ｃ及びスイッチ３８４ａ、３８４ｂ、３８４ｃの開閉により、各ＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃを独立に駆動することが可能となるといえる。
【０２７２】
しかしながら、ＴＴＧ−ＤＦＢレーザが形成される半導体基板には、一般的に、１００μｍ程度の厚さのものが用いられている。半導体基板の厚さである１００μｍの深さで、イオン注入法により高抵抗領域を形成することは、非常に手間を要する作業となる。さらには、イオン注入法による高抵抗領域の形成が不十分な場合には、アレイ化されたＴＴＧ−ＤＦＢレーザ間の電気的な分離が不十分となる。この結果、光半導体装置の信頼性の低下を招くことになる。したがって、イオン注入法により高抵抗領域を形成することによってアレイ化されたＴＴＧ−ＤＦＢレーザ間を電気的に分離することは、事実上困難である。
【０２７３】
また、アレイ化されたＴＴＧ−ＤＦＢレーザ間を電気的に分離しうる他の方法として、半絶縁性半導体基板にＴＴＧ−ＤＦＢレーザをアレイ化することも考えられる。しかしながら、半絶縁性半導体基板を用いた場合には、活性層に電気的に接続する電極と、チューニング層に電気的に接続する電極と、中間層に電気的に接続する電極とを、いずれも基板表面に配置された構造とする必要がある。このため、配線パターンを多層配線化する必要があり、電極形成工程数が増大し、さらには、電極パッド数が増加し、素子寸法の拡大を招く可能性もある。
【０２７４】
（第１２乃至第１４実施形態による光半導体装置の原理）
本発明による光半導体装置は、上述した不都合を伴うことなく、アレイ化した各ＴＴＧ−ＤＦＢレーザを独立に駆動することを可能とするものである。これにより、一つのＴＴＧ−ＤＦＢレーザとＳＯＡとを一体的に集積した光半導体装置と比較して、より広い波長可変範囲での高い光出力を実現することができる。以下、本発明による半導体装置の原理について図３０及び図３１を用いて説明する。
【０２７５】
本発明による光半導体装置では、図３０に示すように、同一の半導体基板３１０上に、異なる可変波長範囲を有する複数のＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃが並列に設けられている。各ＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃの埋め込み層３８間には、溝３７４が設けられており電気的に分離されている。
【０２７６】
また、半導体基板３１０の下面には、各ＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃについて半導体基板３１０の下面に電極３５４を設ける代わりに、共通の電極３８８が設けられている。
【０２７７】
半導体基板３１０の下面に設けられた電極３８８は、配線３８２によりレーザ駆動用電源３６６に接続されている。各ＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃの電極３４６は、配線３７８、３７８ａ、３７８ｂ、３７８ｃにより波長制御用電源３６０に並列に接続されている。各ＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃの電極３５０には、配線３８６、３８６ａ、３８６ｂ、３８６ｃにより電気的に並列に接続された後に基準電位、例えば接地電位に接続されている。各配線３８６ａ、３８６ｂ、３８６ｃには駆動切替スイッチ３９０ａ、３９０ｂ、３９０ｃが設けられている。
【０２７８】
本発明による光半導体装置は、各ＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃの電極３５０に接続する配線３８６ａ、３８６ｂ、３８６ｃのそれぞれに駆動切替スイッチ３９０ａ、３９０ｂ、３９０ｃを設けることに主たる特徴の一つがある。すなわち、中間層３２２を接地するための電極３５０に接続する配線３８６ａ、３８６ｂ、３８６ｃに設けられた駆動切替スイッチ３９０ａ、３９０ｂ、３９０ｃの開閉により、アレイ化された複数のＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃのうちの所望のＴＴＧ−ＤＦＢレーザの中間層３２２の電位のみを接地電位とすることができる。すなわち、中間層３２２から電流を引き出すことができるＴＴＧ−ＤＦＢレーザを任意に切り替えることが可能となる。これにより、アレイ化されたＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃのうちの所望のＴＴＧ−ＤＦＢレーザのみを駆動可能な状態とすることができる。したがって、アレイ化された複数のＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃのそれぞれを独立に駆動することができる。
【０２７９】
また、本発明による光半導体装置では、アレイ化されたＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃを電気的に分離するために、図２９に示す場合と異なり、イオン注入法により高抵抗領域を半導体基板等に形成する必要がない。また、ＭＱＷ活性層３２０に電流を注入するための電極をアレイ化されたＴＴＧ−ＤＦＢレーザ毎に形成する必要がなく、半導体基板の下面に形成した電極を共通電極として用いることができる。このように、本発明による光半導体装置におけるレーザアレイの構造は、非常に簡単な構造となっており、通常の半導体プロセスを用いて容易に製造することもできる。
【０２８０】
さらに、図３１に示すように、図３０に示す本発明による光半導体装置において、各ＴＴＧ−ＤＦＢレーザ３７２ａ、３７２ｂ、３７２ｃの電極３４６と波長制御用電極３６０とを接続する各配線３７８ａ、３７８ｂ、３７８ｃに電流注入スイッチ３９２ａ、３９２ｂ、３９２ｃを設けてもよい。この電流注入スイッチ３９２ａ、３９２ｂ、３９２ｃの開閉により、ＴＴＧ−ＤＦＢレーザへの電流供給が突然遮断又は突然開始されることがなく動作させることが可能となり、ＴＴＧ−ＤＦＢレーザの破壊を防止することが可能となる。また、駆動していないＴＴＧ−ＤＦＢレーザにおける漏れ電流等による無効電力の発生を抑制しつつ動作させることが可能となり、単一波長での安定したレーザ発振を実現することができる。
【０２８１】
以下、本発明による光半導体装置の構造及び駆動方法について第１２乃至第１１４実施形態において詳述する。
【０２８２】
（第１２実施形態による光半導体装置）
本発明の第１２実施形態による光半導体装置について図３２乃至図３６を用いて説明する。図３２は本実施形態による光半導体装置の構造を示す平面図、図３３及び図３４は本実施形態による光半導体装置の構造を示す断面図、図３５及び図３６は本実施形態による光半導体装置の駆動方法を説明する図である。
【０２８３】
まず、本実施形態による光半導体装置の構造について図３２乃至図３４を用いて説明する。図３３（ａ）は図３２におけるＡ−Ａ′線断面図、図３３（ｂ）は図３３（ａ）中破線で示す円で囲まれた部分の拡大図、図３４（ａ）は図３２におけるＢ−Ｂ′線断面図、図３４（ｂ）は図３２におけるＣ−Ｃ′線断面図である。
【０２８４】
例えば不純物濃度が１×１０１８ｃｍ−３のｐ−ＩｎＰよりなる半導体基板４００上に、図３２に示すように、レーザアレイ部４０２と、光導波路部４０４と、ＳＯＡ部４０６とが設けられている。
【０２８５】
レーザアレイ部４０２では、半導体基板４００上に、複数のＴＴＧ―ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃ、４０８ｄが並列にアレイ化されている。光導波路部４０４では、半導体基板４００上に、ＴＴＧ―ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃ、４０８ｄの一端にそれぞれ接続された複数の光導波路４１０ａ、４１０ｂ、４１０ｃ、４１０ｄと、光導波路４１０ａ、４１０ｂ、４１０ｃ、４１０ｄ内を伝搬する光を合波する光合波器４１２とが形成されている。ＳＯＡ部４０６では、半導体基板４００上に、光合波器４１２から出力された光を増幅するＳＯＡ４１４が形成されている。アレイ化された各ＴＴＧ―ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃ、４０８ｄの長さは、例えば４００μｍである。各光導波路４１０ａ、４１０ｂ、４１０ｃ、４１０ｄの長さは、例えば１０００μｍである。ＳＯＡ４１４の長さは、例えば６００μｍである。
【０２８６】
複数のＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃがアレイ化されたレーザアレイ部４０２は、図３３（ａ）及び図３３（ｂ）に示すような断面構造を有している。
【０２８７】
各ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃが形成された領域では、半導体基板４００上に、例えば膜厚が２０００ｎｍ、不純物濃度が１×１０１８ｃｍ−３のｐ−ＩｎＰ層４１６と、例えば不純物濃度が１×１０１８ｃｍ−３のｐ−ＩｎＰよりなる下部クラッド層４１８と、ＭＱＷ活性層４２０と、例えば膜厚が１６０ｎｍ、不純物濃度が１×１０１８ｃｍ−３のｎ−ＩｎＰ層よりなる中間層４２２と、例えば膜厚２９０ｎｍの１．３μｍ組成のＩｎＧａＡｓＰ層よりなるチューニング層４２４と、回折格子が形成された例えば膜厚２９０ｎｍの１．３μｍ組成のＩｎＧａＡｓＰ層４２６と、例えば膜厚１００ｎｍのＩｎＰ層よりなる埋め込み層４２８とが形成されている。
【０２８８】
ＭＱＷ活性層４２０は、例えば１．１５μｍ組成のＩｎＧａＡｓＰよりなる膜厚１００ｎｍのＳＣＨ層と、１．２５μｍ組成のＩｎＧａＡｓＰよりなる膜厚４０ｎｍのＳＣＨ層と、ＭＱＷのＰＬ波長が１．５５μｍである多重量子井戸層と、１．２５μｍ組成のＩｎＧａＡｓＰよりなる膜厚４０ｎｍのＳＣＨ層とが積層され、多重量子井戸層がＳＣＨ層により挟まれてなるものである。多重量子井戸層は、例えば１．２５μｍ組成のＩｎＧａＡｓＰよりなる膜厚９ｎｍのバリア層と、０．８％の圧縮歪が導入された膜厚７ｎｍのＩｎＧａＡｓＰ井戸層とが７層繰り返し積層されてなるものである。
【０２８９】
埋め込み層４２８、ＩｎＧａＡｓＰ層４２６、チューニング層４２４、中間層４２２、ＭＱＷ活性層４２０及び下部クラッド層４１８は、メサ形状にパターニングされ、例えば活性層幅が１．０μｍのメサストライプが形成されている。
【０２９０】
メサストライプの両側には、例えば不純物濃度が２×１０１８ｃｍ−３、膜厚が１５００ｎｍのｎ−ＩｎＰ層よりなる埋め込み層４３０が形成されている。埋め込み層４２８、４３０上には、例えば不純物濃度が１×１０１８ｃｍ−３、膜厚が５０００ｎｍのｐ−ＩｎＰ層４３２が形成されている。ｐ−ＩｎＰ層４３２上には、例えば不純物濃度が１×１０１８ｃｍ−３、膜厚が５００ｎｍのｐ−ＩｎＧａＡｓ層よりなるコンタクト層４３４を介して、Ａｕ／Ｚｎよりなる電極４３６が形成されている。ｐ−ＩｎＰ層４３２には、埋め込み層４３０に達する溝４３７が設けられており、埋め込み層４３０上には、Ａｕ／Ｇｅよりなる電極４３８が形成されている。溝４３７の深さは、例えば６．０μｍである。
【０２９１】
上述した構造を有する複数のＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃが、溝４４０を介して並列にアレイ化されている。すなわち、隣接するＴＴＧ−ＤＦＢレーザのｐ−ＩｎＰ層４３２、埋め込み層４３０、及びｐ−ＩｎＰ層４１６には、溝４４０が設けられており、電気的に分離されている。溝４４０は、例えば８μｍの深さを有し、各メサストライプの両側に１５μｍ離れた位置に設けられている。
【０２９２】
アレイ化された各ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃ（、４０８ｄ）は、それぞれのＩｎＧａＡｓＰ層４２６に形成された回折格子の周期が異なっており、互いに異なる発振中心波長を有している。ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃ（、４０８ｄ）の回折格子の周期は、例えば、２４０ｎｍ、２４１．２ｎｍ、２４２．４ｎｍ、２４３．６ｎｍとなっている。
【０２９３】
ｐ−ＩｎＰ層４１６、４３２、埋め込み層４３０の露出面上には、例えば膜厚３００ｎｍのシリコン酸化膜よりなる保護膜４４２が形成されている。
【０２９４】
半導体基板４００の下面には、各ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃ（、４０８ｄ）に共通に用いられるＡｕ／Ｚｎよりなる電極４４４が形成されている。
【０２９５】
光導波路部４０４の各光導波路４１０ａ、４１０ｂ、４１０ｃ、４１０ｄは、それぞれ図３４（ａ）に示すような断面構造を有している。
【０２９６】
半導体基板４００上には、例えば不純物濃度が２×１０１８ｃｍ−３、膜厚が２０００ｎｍのｐ−ＩｎＰ層４４５が形成されている。ｐ−ＩｎＰ層４４５上には、例えば不純物濃度が１×１０１８ｃｍ−３、膜厚が２００ｎｍのｐ−ＩｎＰよりなる下部クラッド層４４６と、例えば膜厚が２００ｎｍ、１．３μｍ組成のノンドープＩｎＧａＡｓＰよりなるコア層４４８と、例えば不純物濃度が１×１０１８ｃｍ−３、膜厚が３５０ｎｍのｐ−ＩｎＰよりなる上部クラッド層４５０が順次積層されている。
【０２９７】
上部クラッド層４５０、コア層４４８、及び下部クラッド層４４６は、メサ形状にパターニングされ、例えばコア層幅が１．０μｍのメサストライプが形成されている。
【０２９８】
メサストライプの両側には、ｎ−ＩｎＰ層よりなる埋め込み層４３０が形成されている。埋め込み層４３０及び上部クラッド層４５０上には、例えば不純物濃度が２×１０１８ｃｍ−３、膜厚が５０００ｎｍのｐ−ＩｎＰ層４５２が形成されている。ｐ−ＩｎＰ層４５２上には、シリコン酸化膜よりなる保護膜４４２が形成されている。
【０２９９】
各光導波路４１０ａ、４１０ｂ、４１０ｃ、４１０ｄの一端では、アレイ化された各ＴＴＧ―ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃ、４０８ｄのメサストライプと各光導波路４１０ａ、４１０ｂ、４１０ｃ、４１０ｄのメサストライプとが、それぞれ連なるように配置されている。また、ＴＴＧ−ＤＦＢレーザのＭＱＷ活性層４２０と光導波路のコア層４４８とは光学的に接続されている。
【０３００】
各光導波路４１０ａ、４１０ｂ、４１０ｃ、４１０ｄの他端は、半導体基板４００上の光導波路と同様の積層構造を有する光合波器４１２の入力端にそれぞれ光学的に接続されている。光合波器４１２の出力端には、半導体基板４００上に形成された同様の積層構造を有する光導波路４５３を介して、ＳＯＡ４１４が光学的に接続されている。光合波器４１２には、例えば多モード干渉導波路型（ＭＭＩ）光合波器を用いることができる。ＭＭＩ光合波器を用いた場合、寸法は４０×３００μｍ程度である。
【０３０１】
ＳＯＡ部４０６は、図３４（ｂ）に示すような断面構造を有している。
【０３０２】
半導体基板４００上には、ｐ−ＩｎＰ層４１６と、例えば不純物濃度が１×１０１８ｃｍ−３、膜厚が５００ｎｍのｎ−ＩｎＰ層よりなる下部クラッド層４５４と、ＭＱＷ活性層４２０と、例えば不純物濃度が１×１０１８ｃｍ−３、膜厚が８００ｎｍのｐ−ＩｎＰ層よりなる上部クラッド層４５６が形成されている。
【０３０３】
ＳＯＡ部４０６におけるＭＱＷ活性層４２０は、例えば１．２５μｍ組成のＩｎＧａＡｓＰよりなる膜厚４０ｎｍのＳＣＨ層と、ＭＱＷのＰＬ波長が１．５４μｍである多重量子井戸層と、１．２５μｍ組成のＩｎＧａＡｓＰよりなる膜厚４０ｎｍのＳＣＨ層とが積層され、多重量子井戸層がＳＣＨ層により挟まれてなるものである。多重量子井戸層は、例えば、１．２５μｍ組成のＩｎＧａＡｓＰよりなる膜厚１０ｎｍのバリア層と、０．８％の圧縮歪が導入された膜厚５．１ｎｍのＩｎＧａＡｓＰ井戸層とが６層繰り返し積層されてなるものである。
【０３０４】
上部クラッド層４５６、ＭＱＷ活性層４２０及び下部クラッド層４５４は、メサ形状にパターニングされ、例えば１．０μｍの活性層幅のメサストライプが形成されている。メサストライプの両側には、ｎ−ＩｎＰ層よりなる埋め込み層４３０が形成されている。上部クラッド層４５６及び埋め込み層４３０上には、ｐ−ＩｎＰ層４３２が形成されている。ｐ−ＩｎＰ層４３２上には、ｐ−ＩｎＧａＡｓ層よりなるコンタクト層４３４を介してＡｕ／Ｚｎよりなる電極４５８が形成されている。埋め込み層４３０上には、Ａｕ／Ｇｅよりなる電極４６０が形成されている。ｐ−ＩｎＰ層４１６、４３２、埋め込み層４３０の露出面上には、シリコン酸化膜よりなる保護膜４４２が形成されている。
【０３０５】
次に、アレイ化されたＴＴＧ−ＤＦＢレーザの駆動回路、及びＳＯＡの駆動回路について説明する。なお、図３２では４つのＴＴＧ―ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃ、４０８ｄを示しているが、説明の便宜上、ここでは３つのＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃの駆動回路について説明する。後述する光半導体装置の駆動方法においても、同様に、３つのＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃの場合について説明することとする。
【０３０６】
レーザアレイ部４０２では、図３２及び図３３（ａ）に示すように、各ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃの電極４３６は、配線４６２、４６２ａ、４６２ｂ、４６２ｃにより波長制御用電源４６４に並列に接続されている。半導体基板４００の下面に設けられた電極４４４は、配線４６６によりレーザ駆動用電源４６８に接続されている。各ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃの電極４３８は、配線４７０、４７０ａ、４７０ｂ、４７０ｃにより並列に接続されてから基準電位に接続されており、例えば接地されている。各配線４７０ａ、４７０ｂ、４７０ｃには駆動切替スイッチ４７２ａ、４７２ｂ、４７２ｃが設けられている。これら駆動切替スイッチ４７２ａ、４７２ｂ、４７２ｃを閉じることにより、各ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃの電極４３８が基準電位に接続される。また、これら駆動切替スイッチ４７２ａ、４７２ｂ、４７２ｃを開くことにより、各ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃの電極４３８の基準電位への接続が遮断される。
【０３０７】
ＳＯＡ部４０６では、図３２及び図３４（ｂ）に示すように、ＳＯＡ４１４の電極４５８に、配線により光増幅用電源４７４が接続されている。また、ＳＯＡ４１４の電極４６０は、配線により基準電位に接続され、例えば、接地されている。
【０３０８】
次に、本実施形態による光半導体装置の駆動方法について図３３乃至図３６を用いて説明する。なお、図３３（ａ）中の左側、中央、右側のＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃが、それぞれＣＨ１、ＣＨ２、ＣＨ３の信号光を発振するものとする。また、図３５及び図３６の回路図では、ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃのＭＱＷ活性層４２０及びチューニング層４２４を、ダイオードを示す記号により表している。
【０３０９】
図３５（ａ）は、ＣＨ１のＴＴＧ−ＤＦＢレーザ４０８ａのみが駆動され、所定の発振波長で定常状態となっている場合の駆動回路の状態を示している。このとき、配線４７０ａ、４７０ｂ、４７０ｃに設けられたスイッチの状態は、駆動切替スイッチ４７２ａが閉じており、駆動切替スイッチ４７２ｂ、４７２ｃが開いた状態となっている。このスイッチの状態で、波長制御用電源４６４及びレーザ駆動用電源４６８が駆動されており、波長制御用電源４６４及びレーザ駆動用電源４６８のそれぞれにおいて、所定の電源電圧が発生している。
【０３１０】
ＣＨ１のＴＴＧ−ＤＦＢレーザ４０８ａでは、駆動切替スイッチ４７２ａが閉じた状態となっている。このため、ＴＴＧ−ＤＦＢレーザ４０８ａの中間層１２０は接地されており、ＭＱＷ活性層４２０、チューニング層４２４に電流が注入されている。こうして、ＣＨ１のＴＴＧ−ＤＦＢレーザ４０８ａが駆動された状態となっている。
【０３１１】
一方、ＣＨ２及びＣＨ３のＴＴＧ−ＤＦＢレーザ４０８ｂ、４０８ｃでは、駆動切替スイッチ４７２ｂ、４７２ｃが開いた状態となっている。このため、ＴＴＧ−ＤＦＢレーザ４０８ｂ、４０８ｃの中間層１２０は接地されておらずフローティング状態にあり、ＭＱＷ活性層４２０、チューニング層４２４には電流が注入されない。こうして、ＣＨ２及びＣＨ３のＴＴＧ−ＤＦＢレーザ４０８ｂ、４０８ｃは駆動されていない。
【０３１２】
このようにして、図３５（ａ）では、アレイ化されたＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃのうちＴＴＧ−ＤＦＢレーザ４０８ａのみが独立して駆動された状態となっている。以下、ＣＨ１のＴＴＧ−ＤＦＢレーザ４０８ａの駆動を終了し、引き続きＣＨ２のＴＴＧ−ＤＦＢレーザ４０８ｂを駆動する場合について説明する。
【０３１３】
まず、図３５（ａ）に示す状態から、波長制御用電源４６４及びレーザ駆動用電源４６８の駆動を停止し、波長制御用電源４６４及びレーザ駆動用電源４６８における電源電圧の発生を停止する（図３５（ｂ）を参照）。これにより、ＣＨ１のＴＴＧ−ＤＦＢレーザ４０８ａのチューニング層４２４及びＭＱＷ活性層４２０への電流の注入が停止される。
【０３１４】
次いで、ＣＨ１のＴＴＧ−ＤＦＢレーザ４０８ａの駆動切替スイッチ４７２ａを開き、ＣＨ１〜ＣＨ３のすべての駆動切替スイッチ４７２ａ、４７２ｂ、４７２ｃを開いた状態とする（図３５（ｃ）を参照）。
【０３１５】
次いで、ＣＨ２のＴＴＧ−ＤＦＢレーザ４０８ｂの駆動切替スイッチ４７２ｂを閉じる。ＣＨ１及びＣＨ３のＴＴＧ−ＤＦＢレーザの駆動切替スイッチ４７２ａ、４７２ｃは、開いた状態のままとする（図３６（ａ）を参照）。
【０３１６】
次いで、波長制御用電源４６４及びレーザ駆動用電源４６８の駆動を再開し、波長制御用電源４６４及びレーザ駆動用電源４６８において所定の電源電圧を発生する（図３６（ｂ）を参照）。ＣＨ２のＴＴＧ−ＤＦＢレーザ４０８ｂのチューニング層４２４及びＭＱＷ活性層４２０には電流が注入され、中間層４２２から電流が引き出される。こうして、ＣＨ２のＴＴＧ−ＤＦＢレーザ４０８ｂが駆動され、所定の発振波長での定常状態となる。このとき、波長制御用電源４６４によりチューニング層４２４に注入する電流量を調整することにより、ＣＨ２のＴＴＧ−ＤＦＢレーザ４０８ｂの発振波長を制御することができる。
一方、ＣＨ１及びＣＨ３のＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｃでは、駆動切替スイッチ４７２ａ、４７２ｃが開いた状態となっている。このため、ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｃの中間層１２０は接地されておらずフローティング状態にあり、ＭＱＷ活性層４２０、チューニング層４２４には電流が注入されない。こうして、ＣＨ１及びＣＨ３のＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｃは駆動されない。
【０３１７】
以上のようにして、ＣＨ１のＴＴＧ−ＤＦＢレーザ４０８ａの駆動からＣＨ２のＴＴＧ−ＤＦＢレーザ４０８ｂの駆動へと切り替えられる。
【０３１８】
なお、ＣＨ２のＴＴＧ−ＤＦＢレーザ４０８ｂの駆動からＣＨ３のＴＴＧ−ＤＦＢレーザ４０８ｃの駆動への切り替え等の上記以外のＴＴＧ−ＤＦＢレーザ間の切り替えについても同様にして行うことができる。
【０３１９】
上述のようにして、可変波長範囲の異なる複数のＴＴＧ−ＤＦＢレーザの駆動の切り替えを行い、また、駆動するＴＴＧ−ＤＦＢレーザにおいて発振波長の制御を行うことにより、より広い可変波長範囲において所望の波長の信号光を得ることができる。
【０３２０】
レーザアレイ部４０２において得られた信号光は、駆動しているＴＴＧ−ＤＦＢレーザに接続する光導波路４１０ａ、４１０ｂ、４１０ｃのいずれかを伝搬した後、光合波器４１２を介してＳＯＡ４１４のＭＱＷ活性層４２０に入射する。
【０３２１】
ＳＯＡ４１４では、電極４５８と電極４６０との間に所定の電圧を印加し、電極４５８から電流を注入する。電極４５８から注入された電流は、ｐ−ＩｎＰ層４３２及び上部クラッド層４５６を介してＭＱＷ活性層４２０に注入され、下部クラッド層４５４及び埋め込み層４３０を介して電極４６０から引き出される。ＭＱＷ活性層４２０に所定の電流を注入することにより、駆動しているＴＴＧ−ＤＦＢレーザから出射されＭＱＷ活性層４２０内を伝搬する光を増幅することができる。
【０３２２】
このように、本実施形態では、アレイ化された複数のＴＴＧ−ＤＦＢレーザの中間層４２２に電気的に接続する配線４７０ａ、４７０ｂ、４７０ｃに設けられた駆動切替スイッチ４７２ａ、４７２ｂ、４７２ｃの開閉により、駆動すべきＴＴＧ−ＤＦＢレーザの中間層４２２のみを接地して電流の引き出しが可能な状態とするので、各ＴＴＧ−ＤＦＢレーザを独立に駆動することができる。これにより、一つのＴＴＧ−ＤＦＢレーザを用いる場合と比較して、より広い可変波長範囲での高い光出力を実現することができる。
【０３２３】
［第１３実施形態］
本発明の第１３実施形態による光半導体装置について図３７乃至図３９を用いて説明する。図３７は本発明の第１３実施形態による光半導体装置のレーザアレイ部の構造及び駆動回路を示す断面図、図３８及び図３９は本実施形態による光半導体装置の駆動方法を説明する図である。なお、図３２乃至図３６に示す第１２実施形態による光半導体装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。
【０３２４】
第１２実施形態による光半導体装置では、波長制御用電源４６４とアレイ化された各ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃの電極４３６とを接続する配線４６２、４６２ａ、４６２ｂ、４６２ｃにスイッチは設けられていなかった。このため、光半導体装置の動作時に、駆動していないＴＴＧ−ＤＦＢレーザのチューニング層４２４等にも電流が注入されてしまっていた。この結果、駆動していないＴＴＧ−ＤＦＢレーザにおいても漏れ電流等による無効電力が発生し、単一波長での安定したレーザ発振を得ることが困難となる場合も想定されうる。
【０３２５】
本実施形態による光半導体装置の基本的な構造は、図３２乃至図３４に示す第１２実施形態による光半導体装置と同様である。図３７（ａ）は本実施形態による光半導体装置のレーザアレイ部の構造及び駆動回路を示す断面図であり、図３７（ｂ）は図３７（ａ）中破線で示す円で囲まれた部分の拡大図である。本実施形態による光半導体装置では、第１２実施形態による光半導体装置において、さらに、図３７（ａ）に示すように、配線４６２ａ、４６２ｂ、４６２ｃのそれぞれに電流注入スイッチ４７６ａ、４７６ｂ、４７６ｃが設けられている。これら電流注入スイッチ４７６ａ、４７６ｂ、４７６ｃを閉じることにより、各ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃの電極４３６と波長制御用電源４６４とが接続される。また、これら電流注入スイッチ４７６ａ、４７６ｂ、４７６ｃを開くことにより、各ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃの電極４３６と波長制御用電源４６４との接続が遮断される。このような電流注入スイッチ４７６ａ、４７６ｂ、４７６ｃの開閉により、駆動していないＴＴＧ−ＤＦＢレーザにおける漏れ電流等による無効電力の発生を防止し、単一波長での安定したレーザ発振を得ることが可能となる。
【０３２６】
以下、本実施形態による光半導体装置の駆動方法について図３７乃至図３９を用いて説明する。
【０３２７】
図３８（ａ）は、ＣＨ１のＴＴＧ−ＤＦＢレーザ４０８ａが駆動され、所定の発振波長で定常状態となっている場合の駆動回路の状態を示している。このとき、駆動切替スイッチの状態は、駆動切替スイッチ４７２ａが閉じており、駆動切替スイッチ４７２ｂ、４７２ｃが開いた状態となっている。また、電流注入スイッチの状態は、電流注入スイッチ４７６ａが閉じており、電流注入スイッチ４７６ｂ、４７６ｃが開いた状態となっている。そして、波長制御用電源４６４及びレーザ駆動用電源４６８が駆動しており、第１２実施形態による場合と同様に、ＣＨ１のＴＴＧ−ＤＦＢレーザ４０８ａのＭＱＷ活性層４２０、チューニング層４２４にのみ電流が注入されている。
【０３２８】
以下、ＣＨ１のＴＴＧ−ＤＦＢレーザ４０８ａの駆動を終了し、引き続きＣＨ２のＴＴＧ−ＤＦＢレーザ４０８ｂを駆動する場合について説明する。
【０３２９】
まず、図３８（ａ）に示す状態から、波長制御用電源４６４及びレーザ駆動用電源４６８の駆動を停止する（図３８（ｂ）を参照）。
【０３３０】
次いで、ＣＨ１のＴＴＧ−ＤＦＢレーザ４０８ａの駆動切替スイッチ４７２ａ及び電流注入スイッチ４７６ａを開き、ＣＨ１〜ＣＨ３のすべての駆動切替スイッチ４７２ａ、４７２ｂ、４７２ｃ、及び電流注入スイッチ４７６ａ、４７６ｂ、４７６ｃを開いた状態とする（図３８（ｃ）を参照）。ここで、駆動切替スイッチ４７２ａ及び電流注入スイッチ４７６ａを開くのを、波長制御用電源４６４の駆動停止後に行っているのは、チューニング層４２４への電流注入の突然の停止に起因するＴＴＧ−ＤＦＢレーザの破壊を防止するためである。
【０３３１】
次いで、ＣＨ２のＴＴＧ−ＤＦＢレーザ４０８ｂの駆動切替スイッチ４７２ｂ及び電流注入スイッチ４７６ｂを閉じる。ＣＨ１及びＣＨ３のＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂの駆動切替スイッチ４７２ａ、４７２ｃ、及び電流注入スイッチ４７６ａ、４７６ｃは、開いた状態のままとする（図３９（ａ）を参照）。
【０３３２】
次いで、波長制御用電源４６４及びレーザ駆動用電源４６８の駆動を再開する（図３９（ｂ）を参照）。こうして、第１２実施形態による場合と同様に、ＣＨ２のＴＴＧ−ＤＦＢレーザ４０８ｂのチューニング層４２４及びＭＱＷ活性層４２０へのみ電流が注入され、ＣＨ２のＴＴＧ−ＤＦＢレーザ４０８ｂのみが駆動される。ここで、駆動切替スイッチ４７２ｂ及び電流注入スイッチ４７６ｂを閉めるのを、波長制御用電源４６４の駆動開始前に行っているのは、チューニング層４２４への電流注入の突然の開始に起因するＴＴＧ−ＤＦＢレーザの破壊を防止するためである。
【０３３３】
こうして、駆動するＴＴＧ−ＤＦＢレーザの切り替えが行われる。
【０３３４】
このように、本実施形態による光半導体装置の駆動方法では、波長制御用電源４６４及びレーザ駆動用電源４６８の駆動を停止し、駆動していたＴＴＧ−ＤＦＢレーザの閉じていた駆動切替スイッチ及び電流注入スイッチを開き、次いで、駆動すべきＴＴＧ−ＤＦＢレーザの駆動切替スイッチ及び電流注入スイッチを閉じてから波長制御用電源４６４及びレーザ駆動用電源４６８の駆動を再開することに主たる特徴がある。これにより、ＴＴＧ−ＤＦＢレーザへの電流供給が突然遮断又は突然開始されることがなく、ＴＴＧ−ＤＦＢレーザの破壊を防止することができる。
【０３３５】
また、駆動中のＴＴＧ−ＤＦＢレーザ以外のＴＴＧ−ＤＦＢレーザの電流注入スイッチについては、開いた状態とすることにも主たる特徴がある。これにより、駆動していないＴＴＧ−ＤＦＢレーザにおける漏れ電流等による無効電力の発生を抑制し、単一波長での安定したレーザ発振を実現することができる。
【０３３６】
なお、本実施形態において、各ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃの駆動切替スイッチ４７２ａ、４７２ｂ、４７２ｃと電流注入スイッチ４７６ａ、４７６ｂ、４７６ｃとが連動して同時にスイッチング動作するようにしてもよい。すなわち、駆動切替スイッチ４７２ａが開くと同時に電流注入スイッチ４７６ａが開き、また、駆動切替スイッチ４７２ａスイッチが閉じると同時に電流注入スイッチ４７６ａが閉じるようにする。また、駆動切替スイッチ４７２ｂと電流注入スイッチ４７６ｂ、駆動切替スイッチ４７２ｃと電流注入スイッチ４７６ｃについても同様にする。このような連動したスイッチング動作により、駆動するＴＴＧ−ＤＦＢレーザをより速い応答速度で切り替えることができる。
【０３３７】
［第１４実施形態］
本発明の第１４実施形態による光半導体装置について図４０を用いて説明する。図４０（ａ）は本実施形態による光半導体装置のレーザアレイ部の構造及び駆動回路を示す断面図であり、図４０（ｂ）は図４０（ａ）中破線で示す円で囲まれた部分の拡大図である。なお、図３７に示す第１３実施形態による光半導体装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。
【０３３８】
本実施形態による光半導体装置は、図４０（ｂ）に示すように、ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃにおけるＭＱＷ活性層４２０から埋め込み層４２８に至る積層構造が逆向きになっている点を除き、第１３実施形態による光半導体装置とほぼ同様である。
【０３３９】
すなわち、レーザアレイ部４０２は、図４０（ａ）及び図４０（ｂ）に示すような断面構造を有している。ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃが形成された領域では、ｐ−ＩｎＰよりなる半導体基板４００上に、ｐ−ＩｎＰ層４１６と、回折格子が形成されたＩｎＧａＡｓＰ層４２６と、ＩｎＧａＡｓＰ層よりなる埋め込み層４２８と、ＩｎＧａＡｓＰ層よりなるチューニング層４２４と、ｎ−ＩｎＰ層よりなる中間層４２２と、ＭＱＷ活性層４２０とが形成されている。ＭＱＷ活性層４２０、中間層４２２、チューニング層４２４、埋め込み層４２８及びＩｎＧａＡｓＰ層４２６は、メサ形状にパターニングされ、メサストライプが形成されている。メサストライプの両側には、ｎ−ＩｎＰ層よりなる埋め込み層４３０が形成されている。ＭＱＷ活性層４２０及び埋め込み層４３０上には、ｐ−ＩｎＰ層４３２が形成されている。ｐ−ＩｎＰ層４３２上には、ｐ−ＩｎＧａＡｓ層よりなるコンタクト層４３４を介してＡｕ／Ｚｎよりなる電極４３６が形成されている。埋め込み層４３０上には、Ａｕ／Ｇｅよりなる電極４３８が形成されている。半導体基板４００の下面には、Ａｕ／Ｚｎよりなる電極４４４が形成されている。ｐ−ＩｎＰ層４１６、４３２、埋め込み層４３０の露出面上には、シリコン酸化膜よりなる保護膜４４２が形成されている。
【０３４０】
ＳＯＡ部４０６は、基本的には図３４（ｂ）に示す第１２実施形態による光半導体装置と同様である。本実施形態による光半導体装置が異なる点は、下部クラッド層４５４の上面が、中間層４２２の上面とほぼ等しくなっていることにある。
【０３４１】
ＴＴＧ−ＤＦＢレーザの駆動回路については、第１３実施形態による場合と電極４３６、４４４に接続する電源が異なっている。すなわち、図３７に示すように、各ＴＴＧ−ＤＦＢレーザ４０８ａ、４０８ｂ、４０８ｃの電極４３６は、配線４６２、４６２ａ、４６２ｂ、４６２ｃによりレーザ駆動用電源４６８に並列に接続されている。半導体基板４００の下面に設けられた電極４４４は、配線４６６により波長制御用電源４６４に接続されている。
【０３４２】
本実施形態による光半導体装置は、第１３実施形態による光半導体装置の駆動方法とほぼ同様の駆動方法により動作させることができる。
【０３４３】
すなわち、駆動すべきＴＴＧ−ＤＦＢレーザのみの駆動切替スイッチ及び電流注入スイッチを閉じた状態で波長制御用電源４６４及びレーザ駆動用電源４６８を駆動することにより、所望のＴＴＧ−ＤＦＢレーザを独立に駆動することができる。
【０３４４】
本実施形態による光半導体装置では、駆動していないＴＴＧ−ＤＦＢレーザの電流注入スイッチを開いた状態とすることにより、駆動していないＴＴＧ−ＤＦＢレーザのＭＱＷ活性層４２０への電流注入が防止される。これにより、第１３実施形態による場合と同様に、駆動していないＴＴＧ−ＤＦＢレーザにおける漏れ電流等による無効電力の発生を抑制することができ、単一波長での安定したレーザ発振を実現することができる。
【０３４５】
なお、本実施形態では、第１３実施形態による光半導体装置のＭＱＷ活性層４２０から埋め込み層４２８に至る積層構造が逆向きの場合を示したが、第１２実施形態による光半導体装置のＭＱＷ活性層４２０から埋め込み層４２８に至る積層構造を逆向きとしてもよい。
【０３４６】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０３４７】
例えば、上記実施形態では、ｐ型の半導体基板を用いた光半導体装置の場合について示したが、ｎ型の半導体基板を用いた光半導体装置においても同様に本発明を適用することができる。この場合、上記実施形態において各層の導電型を入れ替えるようにすればよい。また、上記実施形態では、ＩｎＰ基板を用いた光半導体装置について示したが、ＧａＡｓ基板その他の化合物半導体基板を用いた光半導体装置においても同様に適用することができる。
【０３４８】
また、上記実施形態に示した材料系に限らず、他の材料系を用いて光半導体装置を構成してもよい。また、各層の膜厚等のサイズや、不純物濃度等についても必要に応じて適宜設計変更することができる。
【０３４９】
また、第９乃至第１１実施形態では、半導体基板１４４と、下部クラッド層１８２、コア層１８４、及び上部クラッド層１８６により構成される光導波路構造との間に、整流層１８０又は半絶縁性半導体層２１２を形成する場合について説明したが、半導体基板１４４と、光導波路１８７及び光カプラ２１８等の光導波路構造との間を絶縁することができる層であれば、これらに限定されるものではない。整流層１８０又は半絶縁性半導体層２１２に代えて、例えば酸化層や、十分な厚さを有するノンドープの半導体層等の絶縁層を形成することができる。また、これら複数種の絶縁層を積層して、半導体基板１４４と光導波路構造との間を絶縁してもよい。
【０３５０】
また、第９乃至第１１実施形態では、波長制御層１５８上に中間層１６０を介してＭＱＷ活性層１６２を形成する場合について説明したが、波長制御層１５８の位置とＭＱＷ活性層１６２の位置とを入れ替えてもよい。すなわち、ＭＱＷ活性層１６２上に、中間層１６０を介して波長制御層１５８を形成してもよい。このような構成では、半導体基板１４４の下面に形成されたｐ型電極１５２によりＭＱＷ活性層１６２に電流が注入される。この場合においては、ＭＱＷ活性層１６２に電流を注入する際に、整流層１８０又は半絶縁性半導体層２１２により、半導体基板１４４から光導波路１８７のコア層１８４に抜け、その両側のｎ型ＩｎＰ埋め込み層１７０を通って接地電位へ流れるリーク電流の発生を抑制することができる。したがって、ＴＴＧ−ＬＤ１７５のＭＱＷ活性層１６２への電流注入効率の低下を抑制することができ、特性劣化を伴うことなくＴＴＧ−ＬＤ１７５と光導波路１８７とを同一基板上に集積化することができる。
【０３５１】
また、第９乃至第１１実施形態では、ＴＴＧ−ＬＤ１７５とともに集積化される光導波路１８７がＴＴＧ−ＬＤ１７５と光学的に接続されている場合について説明したが、ＴＴＧ−ＬＤ１７５とともに同一基板上に集積化される光導波路は、必ずしもＴＴＧ−ＬＤ１７５と光学的に接続されていなくてもよい。
【０３５２】
また、第９乃至第１１実施形態では、ＴＴＧ−ＬＤ部１４６のメサストライプと光導波路部１４８のメサストライプとを同時に形成する場合について説明したが、両者を別個独立に形成してもよい。
【０３５３】
また、第８、第１１、及び第１２乃至第１４実施形態では、異なる可変波長範囲を有する複数のＴＴＧ−ＤＦＢレーザをアレイ化したが、アレイ化するＴＴＧ−ＤＦＢレーザは異なる可変波長範囲のものに限定されるものではない。例えば、アレイ化した複数のＴＴＧ−ＤＦＢレーザのなかに、バックアップ用として同一の可変波長範囲を有するものを含ませてもよい。また、アレイ化するＴＴＧ−ＤＦＢレーザの数も上記実施形態に示したものに限定されるものではない。
【０３５４】
また、第１２乃至第１４実施形態では、アレイ化された複数のＴＴＧ−ＤＦＢレーザとともにＳＯＡを同一の半導体基板上に設けたが、ＳＯＡを設けない構成としてもよい。
【０３５５】
（付記１）  第１導電型の半導体基板の第１の領域上に形成され、電流注入により光を発生する第１の活性層と、前記第１の活性層との間に第２導電型の中間層を介して形成され、電流注入により発振波長を変化するチューニング層と、前記第１の活性層及び前記チューニング層の近傍に形成された回折格子とを有する光発振部と、前記半導体基板の第２の領域上に形成され、電流注入により光を増幅する第２の活性層を有し、前記光発振部により発生した光を増幅する光増幅部とを有することを特徴とする光半導体装置。
【０３５６】
（付記２）  付記１記載の光半導体装置において、前記半導体基板と前記第２の活性層との間に、前記第２導電型のクラッド層が設けられていることを特徴とする光半導体装置。
【０３５７】
（付記３）  付記２記載の光半導体装置において、前記半導体基板と前記クラッド層との間に、導電型が互いに異なる２つの半導体層が形成されていることを特徴とする光半導体装置。
【０３５８】
（付記４）  付記２記載の光半導体装置において、前記半導体基板と前記クラッド層との間に、半絶縁性半導体層が形成されていることを特徴とする光半導体装置。
【０３５９】
（付記５）  付記２乃至４のいずれかに記載の光半導体装置において、前記光増幅部に電流を注入するための第１の電極及び電流を引き出すための第２の電極は、前記半導体基板の表面側に形成されていることを特徴とする光半導体装置。
【０３６０】
（付記６）  付記５記載の光半導体装置において、前記光増幅部は、メサストライプに加工されており、前記第２の電極は、前記メサストライプの側面部において前記クラッド層に接続された前記第２導電型の半導体層の上に形成されていることを特徴とする光半導体装置。
【０３６１】
（付記７）  付記１記載の光半導体装置において、前記第２の活性層上に、前記第２導電型のクラッド層が設けられていることを特徴とする光半導体装置。
【０３６２】
（付記８）  付記７記載の光半導体装置において、前記中間層は、前記半導体基板の前記第２の領域に延在して形成されていることを特徴とする光半導体装置。
【０３６３】
（付記９）  付記７又８記載の光半導体装置において、前記光増幅部に電流を注入するための第１の電極は前記半導体基板の裏面側に形成されており、前記光増幅部から電流を引き出すための第２の電極は前記半導体基板の表面側に形成されていることを特徴とする光半導体装置。
【０３６４】
（付記１０）  付記９記載の光半導体装置において、前記光増幅部は、メサストライプに加工されており、前記第２の電極は、前記メサストライプの側面部において前記クラッド層に接続された前記第２導電型の半導体層の上に形成されていることを特徴とする光半導体装置。
【０３６５】
（付記１１）  付記１乃至１０のいずれかに記載の光半導体装置において、前記光発振部と前記光増幅部との間に、光発振及び光増幅に寄与しない光導波路部を更に有することを特徴とする光半導体装置。
【０３６６】
（付記１２）  付記１乃至１１のいずれかに記載の光半導体装置において、前記第１の活性層と前記第２の活性層は、同一構造の半導体層により構成されていることを特徴とする光半導体装置。
【０３６７】
（付記１３）  付記１乃至１２のいずれかに記載の光半導体装置において、前記光発振部は第１の幅を有するメサストライプ形状を有し、前記光増幅部は第２の幅を有するメサストライプ形状を有し、前記光発振部と前記光増幅部との間において、前記第１の幅から前記第２の幅に連続的に変化していることを特徴とする光半導体装置。
【０３６８】
（付記１４）  付記１乃至１３のいずれかに記載の光半導体装置において、前記光増幅部の端面に設けられた反射防止膜を更に有することを特徴とする光半導体装置。
【０３６９】
（付記１５）  付記１乃至１４のいずれかに記載の光半導体装置において、前記光発振部は、中心発振波長が互いに異なる複数の光発振素子を有し、前記光発振部と前記光増幅部との間に、前記複数の光発振素子から出力される光を導波する複数の光導波路と、前記複数の光導波路と前記光増幅部とを接続する光合波部とを更に有することを特徴とする光半導体装置。
【０３７０】
（付記１６）  第１導電型の半導体基板の第１の領域上に形成され、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して形成され、電流注入により前記活性層の発振波長を変化する波長制御層とを有する光発振部と、前記半導体基板の第２の領域上に形成された絶縁層と、前記絶縁層上に形成され、前記光発振部から出力される光を導波する光導波路層とを有する光導波路部とを有することを特徴とする光半導体装置。
【０３７１】
（付記１７）  付記１６記載の光半導体装置において、前記絶縁層は、導電型が互いに異なる２つの半導体層を有することを特徴とする光半導体装置。
【０３７２】
（付記１８）  付記１６記載の光半導体装置において、前記絶縁層は、半絶縁性半導体層よりなることを特徴とする光半導体装置。
【０３７３】
（付記１９）  付記１６乃至１８のいずれかに記載の光半導体装置において、前記半導体基板上に形成され、前記活性層、前記中間層、及び前記波長制御層がパターニングされてなる第１のメサストライプの側部と、前記絶縁層及び前記光導波路層がパターニングされてなる第２のメサストライプの側部とを覆う埋め込み層を更に有することを特徴とする光半導体装置。
【０３７４】
（付記２０）  付記１９記載の光半導体装置において、前記埋め込み層は、前記中間層に電気的に接続された前記第２導電型の第１の埋め込み層と、前記半導体基板と前記第１の埋め込み層との間に形成され、前記半導体基板と前記第１の埋め込み層との間を絶縁する第２の埋め込み層とを有することを特徴とする光半導体装置。
【０３７５】
（付記２１）  付記２０記載の光半導体装置において、前記第２の埋め込み層は、導電型が互いに異なる２つの半導体層を有することを特徴とする光半導体装置。
【０３７６】
（付記２２）  付記１９乃至２１のいずれかに記載の光半導体装置において、前記第１のメサストライプと前記第２のメサストライプとは連続していることを特徴とする光半導体装置。
【０３７７】
（付記２３）  付記１６乃至２２のいずれかに記載の光半導体装置において、前記半導体基板の第３の領域上に形成され、前記光発振部により発生し、前記光導波路を伝搬した光を増幅する光増幅部を更に有することを特徴とする光半導体装置。
【０３７８】
（付記２４）  付記２３記載の光半導体装置において、前記光発振部は、中心発振波長が互いに異なる複数の光発振素子を有し、前記光導波路部は、前記複数の光発振素子から出力される光を導波する複数の光導波路と、前記複数の光導波路と前記光増幅部とを接続する光合波部とを有することを特徴とする光半導体装置。
【０３７９】
（付記２５）  付記１６乃至２４のいずれかに記載の光半導体装置において、前記第１導電型はｐ型であり、前記第２導電型はｎ型であることを特徴とする光半導体装置。
【０３８０】
（付記２６）  第１導電型の半導体基板の第１の領域上に、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して電流注入により前記活性層の発振波長を変化する波長制御層とを形成する工程と、前記半導体基板の第２の領域上に、絶縁層を形成する工程と、前記絶縁膜上に、光導波路層を形成する工程と、前記活性層と、前記中間層と、前記波長制御層とをパターニングし、前記第１の領域に、第１のメサストライプを形成し、前記絶縁層と、前記光導波路層とをパターニングし、前記第２の領域に、第２のメサストライプを形成する工程と、前記中間層に電気的に接続され、前記第１のメサストライプの側面と、前記第２のメサストライプの側面とを覆う埋め込み層を形成する工程とを有することを特徴とする光半導体装置の製造方法。
【０３８１】
（付記２７）  付記２６記載の光半導体装置の製造方法において、前記絶縁層を形成する工程では、導電型が互いに異なる２つの半導体層を有する前記絶縁層を形成することを特徴とする光半導体装置の製造方法。
【０３８２】
（付記２８）  付記２６記載の光半導体装置の製造方法において、前記絶縁層を形成する工程では、半絶縁性半導体層よりなる前記絶縁層を形成することを特徴とする光半導体装置の製造方法。
【０３８３】
（付記２９）  付記２６乃至２８のいずれかに記載の光半導体装置の製造方法において、前記埋め込み層を形成する工程は、前記半導体基板と前記埋め込み層との間に、前記半導体基板と前記埋め込み層との間を絶縁する他の埋め込み層を形成する工程とを有することを特徴とする光半導体装置の製造方法。
【０３８４】
（付記３０）  付記２９記載の光半導体装置の製造方法において、前記他の埋め込み層を形成する工程では、導電型が互いに異なる２つの半導体層を有する前記他の埋め込み層を形成することを特徴とする光半導体装置の製造方法。
【０３８５】
（付記３１）  第１導電型の半導体基板上に形成され、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して形成され、電流注入により発振波長を変化するチューニング層と、前記活性層及び前記チューニング層の近傍に形成された回折格子とを有する複数の光発振素子を備えた光発振部と、前記活性層又は前記チューニング層に注入された電流を任意の前記光発振素子の前記中間層から選択的に引き出す電流引き出し手段とを有することを特徴とする光半導体装置。
【０３８６】
（付記３２）  付記３１記載の光半導体装置において、前記電流引き出し手段は、前記複数の光発振素子の前記中間層の基準電位への接続をそれぞれ切り替える複数のスイッチを有することを特徴とする光半導体装置。
【０３８７】
（付記３３）  付記３１又は３２記載の光半導体装置において、前記半導体基板の上面側に形成された電極を介して、前記複数の光発振素子の前記活性層又は前記チューニング層に電流を注入する第１の電流注入手段を更に有することを特徴とする光半導体装置。
【０３８８】
（付記３４）  付記３３記載の光半導体装置において、前記第１の電流注入手段は、電源と、前記複数の光発振素子の前記活性層又は前記チューニング層を前記電源に並列に接続する配線とを有することを特徴とする光半導体装置。
【０３８９】
（付記３５）  付記３４記載の光半導体装置において、前記第１の電源注入手段は、前記複数の配線のそれぞれに設けられた複数のスイッチを更に有することを特徴とする光半導体装置。
【０３９０】
（付記３６）  付記３２記載の光半導体装置において、電源と、前記複数の光発振素子の前記活性層又は前記チューニング層を電源に並列に接続する複数の配線と、前記複数の配線にそれぞれ設けられ、前記電流引き出し手段の前記複数のスイッチと連動して動作する複数のスイッチとを有し、前記半導体基板の上面側に形成された電極を介して任意の前記光発振素子の前記活性層又は前記チューニング層に電流を注入する第１の電流注入手段を更に有することを特徴とする光半導体装置。
【０３９１】
（付記３７）  付記３１乃至３６のいずれかに記載の光半導体装置において、前記半導体基板の下面側に形成された電極を介して、前記複数の光発振素子の前記チューニング層又は前記活性層に電流を注入する第２の電流注入手段を更に有することを特徴とする光半導体装置。
【０３９２】
（付記３８）  付記３１乃至３７のいずれかに記載の光半導体装置において、前記半導体基板上に形成され、電流注入により光を増幅する活性層を有し、前記光発振部により発生した光を増幅する光増幅部を更に有することを特徴とする光半導体装置。
【０３９３】
（付記３９）  付記３８記載の光半導体装置において、前記光発振部と前記光増幅部との間に、前記複数の光発振素子から出力される光を導波する複数の光導波路と、前記複数の光導波路と前記光増幅部とを光学的に接続する光合波部とを更に有することを特徴とする光半導体装置。
【０３９４】
（付記４０）  付記３１乃至３９のいずれか１項に記載の光半導体装置において、前記複数の光発振素子は、互いに異なる中心発振波長を有することを特徴とする光半導体装置。
【０３９５】
（付記４１）  第１導電型の半導体基板上に形成され、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して形成され、電流注入により発振波長を変化するチューニング層と、前記活性層及び前記チューニング層の近傍に形成された回折格子とを有する複数の光発振素子を有する光半導体装置の駆動方法であって、前記複数の光発振素子のうちから選択した一の前記光発振素子の前記中間層を基準電位に接続し、他の前記光発振素子の前記中間層をフローティングにした状態で、前記複数の光発振素子の前記活性層及び前記チューニング層に電流を注入することを特徴とする光半導体装置の駆動方法。
【０３９６】
（付記４２）  第１導電型の半導体基板上に形成され、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して形成され、電流注入により発振波長を変化するチューニング層と、前記活性層及び前記チューニング層の近傍に形成された回折格子とを有する複数の光発振素子を有する光発振部と、前記半導体基板の上面側に形成された電極を介して、前記複数の光発振素子の前記活性層又は前記チューニング層に電流を注入する第１の電流注入手段と、前記半導体基板の下面側に形成された電極を介して、前記複数の光発振素子の前記チューニング層又は前記活性層に電流を注入する第２の電流注入手段と、前記複数の光発振素子の前記中間層のそれぞれを基準電位に接続する複数の配線と、前記複数の配線のそれぞれに設けられた複数のスイッチとを有する電流引き出し手段とを有する光半導体装置の駆動方法であって、前記複数のスイッチのうちのいずれか一の前記スイッチを閉じ、他の前記スイッチを開いた状態で、前記第１の電流注入手段及び前記第２の電流注入手段により電流を注入することを特徴とする光半導体装置の駆動方法。
【０３９７】
（付記４３）  第１導電型の半導体基板上に形成され、電流注入により光を発生する活性層と、前記活性層との間に第２導電型の中間層を介して形成され、電流注入により発振波長を変化するチューニング層と、前記活性層及び前記チューニング層の近傍に形成された回折格子とを有する複数の光発振素子を有する光発振部と、第１の電源と、前記複数の光発振素子の前記活性層又は前記チューニング層を前記第１の電源に並列に接続する複数の第１の配線と、前記複数の第１の配線にそれぞれ設けられた複数の第１のスイッチとを有し、前記半導体基板の上面側に形成された電極を介して任意の前記光発振素子の前記活性層又は前記チューニング層に電流を注入する第１の電流注入手段と、第２の電源を有し、前記半導体基板の下面側に形成された電極を介して、前記複数の光発振素子の前記チューニング層又は前記活性層に電流を注入する第２の電流注入手段と、前記複数の光発振素子の前記中間層のそれぞれを基準電位に接続する複数の第２の配線と、前記複数の第２の配線のそれぞれに設けられた複数の第２のスイッチとを有する電流引き出し手段とを有する光半導体装置の駆動方法であって、前記複数の光発振素子のうちのいずれか一の前記光発振素子に接続する前記第１の配線及び前記第２の配線に設けられた前記第１のスイッチ及び前記第２のスイッチを閉じ、他の前記光発振素子に接続する前記第１の配線及び前記第２の配線に設けられた前記第１のスイッチ及び前記第２のスイッチを開いた状態で、前記第１の電源及び前記第２の電源を駆動して、前記複数の光発振素子のうちの一の前記光発振素子を駆動することを特徴とする光半導体装置の駆動方法。
【０３９８】
（付記４４）  付記４３記載の光半導体装置の駆動方法において、前記第１のスイッチ及び前記第２のスイッチを閉じた後に、前記第１の電源及び前記第２の電源の駆動を開始することにより、前記複数の光発振素子のうちの一の前記光発振素子を駆動することを特徴とする光半導体装置の駆動方法。
【０３９９】
（付記４５）  付記４３又は４４記載の光半導体装置において、前記複数の光発振素子のうちの一の前記光発振素子の駆動を停止するときには、前記第１の電源及び前記第２の電源の駆動を停止してから閉じられた状態の前記第１のスイッチ及び前記第２のスイッチを開くことを特徴とする光半導体装置の駆動方法。
【０４００】
（付記４６）  付記４３又は４４記載の光半導体装置の駆動方法において、前記複数の光発振素子のうちの一の前記光発振素子の駆動を停止して別の前記光発振素子を駆動するときには、前記第１の電源及び前記第２の電源の駆動を停止してから閉じられた状態の前記第１のスイッチ及び前記第２のスイッチを開き、前記複数の光発振素子のうちの別の前記光発振素子に接続する前記第１の配線及び前記第２の配線に設けられた前記第１のスイッチ及び前記第２のスイッチを閉じ、他の前記光発振素子に接続する前記第１の配線及び前記第２の配線に設けられた前記第１のスイッチ及び前記第２のスイッチを開いた状態としてから、前記第１の電源及び前記第２の電源の駆動を再開することにより、前記複数の光発振素子のうちの別の前記光発振素子を駆動することを特徴とする光半導体装置の駆動方法。
【０４０１】
（付記４７）  付記４３乃至４６のいずれかに記載の光半導体装置の駆動方法において、前記複数の光発振素子のうちの同一の前記光発振素子に接続する前記第１の配線及び前記第２の配線に設けられた前記第１のスイッチ及び前記第２のスイッチのスイッチング動作をほぼ同時に行うことを特徴とする光半導体装置の駆動方法。
【０４０２】
（付記４８）  付記４２乃至４７のいずれかに記載の光半導体装置の駆動方法において、前記光半導体装置は、前記半導体基板上に形成され、電流注入により光を増幅する前記光発振部により発生した光を増幅する光増幅部を更に有し、前記光発振部により発生した光を前記光増幅部に導き、前記光増幅部により増幅することを特徴とする光半導体装置の駆動方法。
【０４０３】
【発明の効果】
以上の通り、本発明によれば、半導体基板上に、ＴＴＧ−ＤＦＢレーザとＳＯＡとを集積するので、ＴＴＧ−ＤＦＢレーザの特徴である連続且つ広い波長可変範囲を得ることができるとともに、ＳＯＡにより出力光を大幅に増加することができる。
【０４０４】
また、本発明によれば、第１導電型の半導体基板の第１の領域上に形成され、電流注入により光を発生する活性層と、活性層との間に第２導電型の中間層を介して形成され、電流注入により活性層の発振波長を変化する波長制御層とを有する光発振部と、半導体基板の第２の領域上に形成された絶縁層と、絶縁層上に形成され、光発振部から出力される光を導波する光導波路層とを有する光導波路部とを有するので、特性劣化を伴うことなく、ＴＴＧ−ＬＤを光導波路とともに同一基板上に集積化することができる。
【０４０５】
また、本発明によれば、第１導電型の半導体基板上に形成され、電流注入により光を発生する活性層と、活性層との間に第２導電型の中間層を介して形成され、電流注入により発振波長を変化するチューニング層と、活性層及びチューニング層の近傍に形成された回折格子とを有する複数の光発振素子を備えた光発振部と、活性層又は前記チューニング層に注入された電流を任意の光発振素子の中間層から選択的に引き出す電流引き出し手段とを有するので、各光発振素子を独立に駆動することができ、一つの光発振素子を用いる場合と比較して、より広い可変波長範囲での光出力を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による光半導体装置の構造を示す概略断面図である。
【図２】本発明の第１実施形態による光半導体装置の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による光半導体装置の製造方法を示す工程断面図（その２）である。
【図４】本発明の第２実施形態による光半導体装置の構造を示す概略断面図である。
【図５】本発明の第２実施形態による光半導体装置の製造方法を示す工程断面図である。
【図６】本発明の第３実施形態による光半導体装置の構造を示す概略断面図である。
【図７】本発明の第４実施形態による光半導体装置の構造を示す概略断面図である。
【図８】本発明の第５実施形態による光半導体装置の構造を示す概略断面図である。
【図９】本発明の第６実施形態による光半導体装置の構造を示す概略断面図である。
【図１０】本発明の第７実施形態による光半導体装置の構造を示す平面図である。
【図１１】本発明の第８実施形態による光半導体装置の構造を示す平面図である。
【図１２】複数のＴＴＧ−ＬＤを同一基板上にアレイ化した光半導体装置の構造を示す平面図である。
【図１３】ＴＴＧ−ＬＤと光導波路とを同一基板上に形成した場合の光導波路部の構造を示す断面図である。
【図１４】本発明の第９実施形態による光半導体装置のメサストライプの延在方向に沿った断面図である。
【図１５】本発明の第９実施形態による光半導体装置におけるＴＴＧ−ＬＤ部の構造を示す断面図である。
【図１６】本発明の第９実施形態による光半導体装置における光導波路部の構造を示す断面図である。
【図１７】本発明の第９実施形態による光半導体装置の製造方法を示す工程図（その１）である。
【図１８】本発明の第９実施形態による光半導体装置の製造方法を示す工程図（その２）である。
【図１９】本発明の第９実施形態による光半導体装置の製造方法を示す工程図（その３）である。
【図２０】本発明の第９実施形態による光半導体装置の製造方法を示す工程図（その４）である。
【図２１】本発明の第９実施形態による光半導体装置の製造方法を示す工程図（その５）である。
【図２２】本発明の第９実施形態による光半導体装置の製造方法を示す工程図（その６）である。
【図２３】本発明の第９実施形態による光半導体装置の製造方法を示す工程図（その７）である。
【図２４】本発明の第１０実施形態による光半導体装置における光導波路部の構造を示す断面図である。
【図２５】本発明の第１１実施形態による光半導体装置の構造を示す平面図である。
【図２６】本発明の第１１実施形態による光半導体装置のメサストライプの延在方向に沿った断面図である。
【図２７】ＴＴＧ−ＤＦＢレーザとＳＯＡとを一体的に集積した光半導体装置の構造を示す概略図である。
【図２８】ＴＴＧ−ＤＦＢレーザとＳＯＡとを一体的に集積した光半導体装置の駆動回路を示す図である。
【図２９】アレイ化した複数のＴＴＧ−ＤＦＢレーザを電気的に分離した場合の構造の一例を示す断面図である。
【図３０】本発明による光半導体装置の原理を説明する図（その１）である。
【図３１】本発明による光半導体装置の原理を説明する図（その２）である。
【図３２】本発明の第１２実施形態による光半導体装置の構造を示す平面図である。
【図３３】本発明の第１２実施形態による光半導体装置のレーザアレイ部の構造及び駆動回路を示す断面図である。
【図３４】本発明の第１２実施形態による光半導体装置の光導波路及びＳＯＡの構造を示す断面図である。
【図３５】本発明の第１２実施形態による光半導体装置の駆動方法を説明する図（その１）である。
【図３６】本発明の第１２実施形態による光半導体装置の駆動方法を説明する図（その２）である。
【図３７】本発明の第１３実施形態による光半導体装置のレーザアレイ部の構造及び駆動回路を示す断面図である。
【図３８】本発明の第１３実施形態による光半導体装置の駆動方法を説明する図（その１）である。
【図３９】本発明の第１３実施形態による光半導体装置の駆動方法を説明する図（その２）である。
【図４０】本発明の第１４実施形態による光半導体装置のレーザアレイ部の構造及び駆動回路を示す断面図である。
【図４１】ＴＴＧ−ＬＤの構造を示す断面図である。
【符号の説明】
１０…半導体基板
１２…ｐ−ＩｎＰ層
１４、１８…下部クラッド層
１６、３２、３６…シリコン酸化膜
２０…ＭＱＷ活性層
２１…ｐ−ＩｎＰ層
２２…中間層
２４…チューニング層
２６…ＩｎＧａＡｓＰ層
２８…回折格子
３０、３８…埋め込み層
３４、５８…上部クラッド層
４０…ｐ−ＩｎＰ層
４２…コンタクト層
４４…保護膜
４６、４８、５０、５２、５４…電極
５６…反射防止膜
６０…ｎ−ＩｎＰ層
６２…ｐ−ＩｎＰ層
６４、６６…メサストライプ
６８…テーパ光導波路
７０…ＴＴＧ−ＤＦＢレーザ
７２…光導波路
７４…光合波器
７６…ＳＯＡ
１１０…半導体基板
１１２…ＴＴＧ−ＬＤアレイ部
１１４…光導波路部
１１６…ＳＯＡ部
１１８…ＴＴＧ−ＬＤ
１２０…光導波路
１２２…光カプラ
１２４…ＳＯＡ
１２６…半導体基板
１２８…バッファ層
１３０…下部クラッド層
１３２…コア層
１３４…上部クラッド層
１３６…ｎ型ＩｎＰ埋め込み層
１３８…ｐ型ＩｎＰ埋め込み層
１４０…ｎ型ＩｎＰ埋め込み層
１４２…キャップ層
１４４…半導体基板
１４６…ＴＴＧ−ＬＤ部
１４８…光導波路部
１５０…バッファ層
１５２…ｐ型電極
１５４…４元回折格子層
１５６…スペーサ層
１５８…波長制御層
１６０…中間層
１６２…ＭＱＷ活性層
１６４…クラッド層
１６６…ｎ型ＩｎＰ埋め込み層
１６８…ｐ型ＩｎＰ埋め込み層
１７０…ｎ型ＩｎＰ埋め込み層
１７２…キャップ層
１７４…ｐ型電極
１７５…ＴＴＧ−ＬＤ
１７６…ｎ型ＩｎＰ層
１７８…ｐ型ＩｎＰ層
１８０…整流層
１８２…下部クラッド層
１８４…コア層
１８７…光導波路
１８６…上部クラッド層
１８８…シリコン酸化膜
１９０…シリコン酸化膜
１９２…保護膜
１９４…電極窓
１９６…Ｔｉ／Ｐｔ膜
１９８…レジスト膜
２００…Ａｕ膜
２０２…ｎ型電極
２０４…電極窓
２０６…ＡｕＧｅ／Ａｕ膜
２０８…Ａｕ／Ｚｎ／Ａｕ膜
２１０…Ａｕ膜
２１２…半絶縁性半導体層
２１４…ＴＴＧ−ＬＤアレイ部
２１６…ＳＯＡ部
２１８…光カプラ
２２０…ＳＯＡ
２２２…ｐ型電極
３１０…半導体基板
３１２…ｐ−ＩｎＰ層
３１４、３１８…下部クラッド層
３２０…ＭＱＷ活性層
３２２…中間層
３２４…チューニング層
３２５…クラッド層
３２６…ＩｎＧａＡｓＰ層
３２８…回折格子
３３０、３３８…埋め込み層
３３４…上部クラッド層
３４０…ｐ−ＩｎＰ層
３４２…コンタクト層
３４４…保護膜
３４６、３４８、３５０、３５２、３５４…電極
３５６…反射防止膜
３５８…配線
３６０…波長制御用電源
３６２…第１のスイッチ
３６４…配線
３６６…レーザ駆動用電源
３６８…第２のスイッチ
３７０…配線
３７２ａ、３７２ｂ、３７２ｃ…ＴＴＧ−ＤＦＢレーザ
３７４…溝
３７６…高抵抗領域
３７８、３７８ａ、３７８ｂ、３７８ｃ…配線
３８０ａ、３８０ｂ、３８０ｃ…スイッチ
３８２、３８２ａ、３８２ｂ、３８２ｃ…配線
３８４ａ、３８４ｂ、３８４ｃ…スイッチ
３８６、３８６ａ、３８６ｂ、３８６ｃ…配線
３８８…電極
３９０ａ、３９０ｂ、３９０ｃ…駆動切替スイッチ
３９２ａ、３９２ｂ、３９２ｃ…電流注入スイッチ
４００…半導体基板
４０２…レーザアレイ部
４０４…光導波路部
４０６…ＳＯＡ部
４０８ａ、４０８ｂ、４０８ｃ、４０８ｄ…ＴＴＧ−ＤＦＢレーザ
４１０ａ、４１０ｂ、４１０ｃ、４１０ｄ…光導波路
４１２…光合波器
４１４…ＳＯＡ
４１６…ｐ−ＩｎＰ層
４１８…下部クラッド層
４２０…ＭＱＷ活性層
４２２…中間層
４２４…チューニング層
４２６…ＩｎＧａＡｓＰ層
４２８、４３０…埋め込み層
４３２…ｐ−ＩｎＰ層
４３４…コンタクト層
４３６…電極
４３７…溝
４３８…電極
４４０…溝
４４２…保護膜
４４４…電極
４４５…ｐ−ＩｎＰ層
４４６…下部クラッド層
４４８…コア層
４５０…上部クラッド層
４５２…ｐ−ＩｎＰ層
４５３…光導波路
４５４…下部クラッド層
４５６…上部クラッド層
４５８…電極
４６０…電極
４６２、４６２ａ、４６２ｂ、４６２ｃ…配線
４６４…波長制御用電源
４６６…配線
４６８…レーザ駆動用電源
４７０、４７０ａ、４７０ｂ、４７０ｃ…配線
４７２ａ、４７２ｂ、４７２ｃ…駆動切替スイッチ
４７４…光増幅用電源
４７６ａ、４７６ｂ、４７６ｃ…電流注入スイッチ
５００…半導体基板
５０２…バッファ層
５０４…ｐ型電極
５０６…波長制御層
５０８…中間層
５１０…ＭＱＷ活性層
５１２…クラッド層
５１４…４元回折格子層
５１６…埋め込み層
５１８…キャップ層
５２０…ｐ型電極
５２２…ｎ型電極
【図１】
2004235600.tif 000003
【図２】
2004235600.tif 000004
【図３】
2004235600.tif 000005
【図４】
2004235600.tif 000006
【図５】
2004235600.tif 000007
【図６】
2004235600.tif 000008
【図７】
2004235600.tif 000009
【図８】
2004235600.tif 000010
【図９】
2004235600.tif 000011
【図１０】
2004235600.tif 000012
【図１１】
2004235600.tif 000013
【図１２】
2004235600.tif 000014
【図１３】
2004235600.tif 000015
【図１４】
2004235600.tif 000016
【図１５】
2004235600.tif 000017
【図１６】
2004235600.tif 000018
【図１７】
2004235600.tif 000019
【図１８】
2004235600.tif 000020
【図１９】
2004235600.tif 000021
【図２０】
2004235600.tif 000022
【図２１】
2004235600.tif 000023
【図２２】
2004235600.tif 000024
【図２３】
2004235600.tif 000025
【図２４】
2004235600.tif 000026
【図２５】
2004235600.tif 000027
【図２６】
2004235600.tif 000028
【図２７】
2004235600.tif 000029
【図２８】
2004235600.tif 000030
【図２９】
2004235600.tif 000031
【図３０】
2004235600.tif 000032
【図３１】
2004235600.tif 000033
【図３２】
2004235600.tif 000034
【図３３】
2004235600.tif 000035
【図３４】
2004235600.tif 000036
【図３５】
2004235600.tif 000037
【図３６】
2004235600.tif 000038
【図３７】
2004235600.tif 000039
【図３８】
2004235600.tif 000040
【図３９】
2004235600.tif 000041
【図４０】
2004235600.tif 000042
【図４１】
2004235600.tif 000043