(57)【要約】【課題】より高い遮断周波数を有し、高周波において高利得を得ることができるようにした電界効果トランジスタを提供する。【解決手段】ゲートと二次元電子によるチャネル層２３とを備える電界効果トランジスタ３０であって、二次元電子によるチャネル層２３を流れる電子の移動方向に対して、垂直方向に磁場Ｂが印加されている。ゲートに形成されるゲート電極２１が、強磁性体材料から形成される強磁性ゲート層３１を含み、強磁性ゲート層３１の磁場が二次元電子によるチャネル層２３を流れる電子の移動方向に対して、垂直方向に印加されていてもよい。磁場により、ゲート直下の２次元電子チャネル層２３を電子が走行する時間が大幅に短縮されることにより、遮断周波数が大幅に高くなる。【選択図】        図３
2004235568.tif 000002
【特許請求の範囲】
【請求項１】
ゲートと二次元電子によるチャネル層とを備える電界効果トランジスタであって、
上記二次元電子によるチャネル層を流れる電子の移動方向に対して、垂直方向に磁場が印加されていることを特徴とする、電界効果トランジスタ。
【請求項２】
前記ゲートがショットキーゲートであることを特徴とする、請求項１に記載の電界効果トランジスタ。
【請求項３】
前記ゲートがＭＯＳゲートであることを特徴とする、請求項１に記載の電界効果トランジスタ。
【請求項４】
前記電界効果トランジスタが化合物半導体からなり、前記二次元電子によるチャネル層が化合物半導体のヘテロ接合により形成されていることを特徴とする、請求項１または２に記載の電界効果トランジスタ。
【請求項５】
前記磁場が、前記二次元電子によるチャネル層のゲート電極直下の領域に印加されていることを特徴とする、請求項１〜４の何れかに記載の電界効果トランジスタ。
【請求項６】
ゲートと二次元電子によるチャネル層とを備える電界効果トランジスタであって、
上記ゲートに形成されるゲート電極が、強磁性体材料から形成された強磁性ゲート層を含み、
上記強磁性ゲート層の磁場が二次元電子によるチャネル層を流れる電子の移動方向に対して、垂直方向に印加されていることを特徴とする、電界効果トランジスタ。
【請求項７】
前記ゲートがショットキーゲートであることを特徴とする、請求項６に記載の電界効果トランジスタ。
【請求項８】
前記ゲートがＭＯＳゲートであることを特徴とする、請求項６に記載の電界効果トランジスタ。
【請求項９】
前記電界効果トランジスタが化合物半導体からなり、前記二次元電子によるチャネル層が化合物半導体のヘテロ接合により形成されていることを特徴とする、請求項６に記載の電界効果トランジスタ。
【請求項１０】
前記強磁性ゲート層の強磁性材料が、少なくともＮｄ（ネオジウム）、Ｓｍ（サリウム）、Ｃｅ（セリウム）の何れかを含むことを特徴とする、請求項６〜８の何れかに記載の電界効果トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電界効果トランジスタに関し、特に高周波帯域にて高利得を得るようにした電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
近年、インターネット等の通信インフラの急激な普及に伴って、情報通信の大容量化，高速化の要求が高まり、ミリ波帯通信システムの実用化研究が盛んに行われている。
このため、通信回路に使用されるスイッチング素子として、ＧａＡｓやＩｎＰを基本とした化合物半導体によるショットキーゲート電極を有する電界効果トランジスタ（ＭＥＳＦＥＴ）や高電子移動度トランジスタ（ＨＥＭＴ）等の電界効果トランジスタの高周波化への対応が強く望まれている。
【０００３】
このような電界効果トランジスタにおける高速性の評価は、遮断周波数によって行なわれる。この遮断周波数は、電流利得が１になる周波数として定義されており、高いほど高周波特性が良好であるとされている。
ところで、遮断周波数は、電子のソース電極からドレイン電極までの走行時間の逆数で与えられ、この走行時間のうち最も長い時間は、ゲート電極直下のチャネルである真性領域を走行する時間である。
【０００４】
このため、ゲート電極をできるだけ短くして、真性領域の長さをできるだけ短くすることにより遮断周波数を高くして、高周波特性、特に高周波における高利得を得ることが試みられている。
【０００５】
しかしながら、上述したようなゲート長の短縮により、高い遮断周波数を得る方法では、パターンの極微細化技術の限界から、例えば、０．０５μｍ程度以下の２０ｎｍ程度までの短縮に限定されてしまい、これ以上高い遮断周波数を達成することは実質的に困難である（非特許文献１参照）。
【０００６】
さらに、電子の真性領域における移動時間を短縮するために、電子がより速く移動できる材料、例えば、ＧａＡｓよりもＩｎｙ  Ｇａ１−ｙ  Ａｓを真性領域の材料として用いることが注目されている。
このようにして、現在では、Ｉｎｙ  Ｇａ１−ｙ  Ａｓ（ここで、０＜ｙ＜１）として、例えば、Ｉｎ０．７  Ｇａ０．３  Ａｓにより電界効果トランジスタのチャネルとなる真性領域を形成し、ゲート長を２５ｎｍまで短縮することにより、５６２ＧＨｚの遮断周波数を有する電界効果トランジスタが報告されている（非特許文献２参照）。
【０００７】
他方、ソース電極及びドレイン電極直下の領域にて、チャネル層に対して電子が流れる方向に沿って磁界を印加することにより、チャネル層を流れる電子に磁場エネルギーを付加して、チャネル層を流れる電子を加速するようにした電界効果トランジスタが知られている（特許文献１参照）。この特許文献１では、電子の進行方向に沿って平行に磁界を印加することにより、ソース電極及びドレイン電極の直下のチャネル層に磁気鏡が形成され、チャネル層を流れる電子が、この磁気鏡により磁場エネルギーを受け取る。これにより、電子はこの磁場エネルギーを運動エネルギーに変換して加速されることが開示されている。
【０００８】
【非特許文献１】
Ｌｏｉ  Ｄ．  Ｎｇｕｙｅｎ，  Ａｐｒｉｌ  Ｓ．  Ｂｒｏｗｎ，  Ｍａｒｋ  Ａ．  Ｔｈｏｍｐｓｏｎ，  ａｎｄ  Ｌｉｎｄａ  Ｍ．Ｊｅｌｌｏｉａｎ，”５０ｎｍ  Ｓｅｌｆ−Ａｌｉｇｎｅｄ−Ｇａｔｅ  Ｐｓｕｄｏｍｏｒｆｉｃ  ＡｌＩｎＡｓ／ＧａＩｎＡｓ  Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  ＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒｓ”，  Ｓｅｐｔｅｍｂｅｒ  １９９２，  ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，  Ｖｏｌ．  ３９，  Ｎｏ．９，  ｐｐ．  ２００７−２０１４
【非特許文献２】
山下良美、遠藤聡、篠原啓介、彦坂康巳、松井敏明、冷水佐壽、三村高志、「超高速ｆＴ  ＝５６２ＧＨｚ  ＩｎＰ−ＨＥＭＴ」、２００２年３月２８日、第４９回応用物理学関係連合講演会講演予稿集、３０ａ−ＹＫ−５、ｐ．１２４０
【特許文献１】
特開２００１−２８４６０２号（第２−３頁，第１図）
【０００９】
【発明が解決しようとする課題】
非特許文献１と２の技術にあっては、移動度が大きく電子の飽和速度が大きい材料の選択やチャネル寸法の短縮により高周波化を行っているが、電子のエネルギー散逸を伴う散乱を抑制できないという課題がある。
【００１０】
また、特許文献１の技術では、磁場エネルギーから運動エネルギーへの変換が効率よくできたとしても、高いエネルギーを有する電子は直ちに結晶中の光学フォノン散乱などのエネルギー散逸を伴う散乱過程によってエネルギーを失ってしまうので、電子の速度の向上を効率的に行うことができないという課題がある。以上のように、現状においては、電子のエネルギー散逸を伴う散乱を抑制できる電界効果トランジスタが知られていない。
【００１１】
本発明は、上記課題に鑑み、高周波においてより高い遮断周波数と高利得を得ることができるようにした電界効果トランジスタを提供することを目的としている。
【００１２】
【課題を解決するための手段】
上記目的は、本発明の第一の構成によれば、ゲートと二次元電子によるチャネル層とを備える電界効果トランジスタであって、二次元電子によるチャネル層を流れる電子の移動方向に対して、垂直方向に磁場を印加することにより、達成される。
前記構成において、ゲートはショットキーゲート、または、ＭＯＳゲートであってよい。
前記構成において、電界効果トランジスタは、好ましくは、化合物半導体からなり、二次元電子によるチャネル層が化合物半導体のヘテロ接合により形成されている。
前記構成において、磁場は、二次元電子によるチャネル層のゲート電極直下の領域に印加されていればよい。
【００１３】
また、上記目的は、本発明の第二の構成によれば、ゲートと二次元電子によるチャネル層とを備える電界効果トランジスタであって、ゲートに形成されるゲート電極が、強磁性体材料から形成された強磁性ゲート層を含み、強磁性ゲート層の磁場を、二次元電子によるチャネル層を流れる電子の移動方向に対して、垂直方向に印加していることにより、達成される。
前記構成において、ゲートはショットキーゲート、または、ＭＯＳゲートであってよい。
また、前記構成において、電界効果トランジスタは、好ましくは、化合物半導体からなり、二次元電子によるチャネル層が化合物半導体のヘテロ接合により形成されてる。
さらに、強磁性ゲート層の強磁性材料が、少なくともＮｄ（ネオジウム）、Ｓｍ（サリウム）、Ｃｅ（セリウム）の何れかを含んでいればよい。
【００１４】
上記第一及び第二の構成によれば、ゲートと二次元電子によるチャネル層とを備える電界効果トランジスタにおいて、電子の移動方向に対して垂直方向に磁場が印加されることにより、電子は、その移動方向及び磁場の方向に垂直な方向にローレンツ力を受けて、この方向に移動して、所謂量子ホール効果を生ずる。
【００１５】
これにより、電子の移動方向に関して抵抗率が大幅に減少し、電子の散逸のない伝導が生ずる。これは、磁場が印加されない場合には光学フォノンによるエネルギー散逸が発生するが、磁場が印加されるとこのような光学フォノンによるエネルギー散逸が発生せず、電子が超高速で移動できることになるからである。
【００１６】
従って、ソース電極とドレイン電極間にてチャネル層を流れる電子は、光学フォノンによるエネルギー散逸を伴わない電流となるので、ゲート電極直下のチャネル層を電子が走行する時間が大幅に短縮されるので、遮断周波数が大幅に高くなる。これにより、ゲート長を短縮することなく、高周波特性、特に高周波における利得が大幅に向上することができる。
【００１７】
磁場が、チャネル層のゲート電極直下の領域に印加されている場合には、電子の高速化が最も重要であるゲート電極直下の領域にて、チャネル層を移動する電子が磁場の印加に基づく量子ホール効果によって、より効果的に加速されることになり、ゲート下部のチャネル層を走行する時間がより一層短縮される。
【００１８】
ゲート電極が、少なくとも強磁性体材料、好ましくはネオジウム磁石などの磁石から形成されている場合には、ゲート電極自体が発生する磁界が、チャネル層のゲート電極直下の領域を移動する電子に対して、垂直方向に印加される。
【００１９】
このようにして、本発明によれば、ゲートと二次元電子によるチャネル層とを備える電界効果トランジスタにおいて、電子の移動方向に対して垂直方向に磁場が印加されることによって、所謂量子ホール効果により、電子が効果的に加速されることになり、ゲート電極直下のチャネル層領域を走行する時間が大幅に短縮される。従って、ゲート長を短縮することなく、遮断周波数を大幅に高くすることができるので、電界効果トランジスタの高周波特性が大幅に向上し、特に高周波における高利得を得ることが可能になる。
【００２０】
【発明の実施の形態】
以下、図面に示した実施形態に基づいて、本発明を詳細に説明する。
図１及び図２は、本発明による電界効果トランジスタの第一の実施形態の構成を示している。
図１において、電界効果トランジスタ１０は、通常のＩｎＰ基板上に作製される、所謂高電子移動度トランジスタ（ＨＥＭＴ）と同様の構成であり、ＩｎＰ基板１１上にバッファ層となるＩｎｘ  Ａｌ１−ｘ  Ａｓ層１２、アンドープＩｎｙ  Ｇａ１−ｙ  Ａｓ層１３、アンドープＩｎｘ  Ａｌ１−ｘ  Ａｓ層１４、ｎ型Ｉｎｘ  Ａｌ１−ｘ  Ａｓ層１５、アンドープＩｎｘ  Ａｌ１−ｘ  Ａｓ層１６、ｎ＋  型Ｉｎｙ  Ｇａ１−ｙ  Ａｓ層１７が順次積層された構造を有している。
【００２１】
ｎ＋  型Ｉｎｙ  Ｇａ１−ｙ  Ａｓ層１７には、ソース電極１９と、ドレイン電極２０が設けられている。最上層のｎ＋  型Ｉｎｙ  Ｇａ１−ｙ  Ａｓ層１７には、ショットキー接合がアンドープＩｎｘ  Ａｌ１−ｘ  Ａｓ層１６に形成される領域を露出させる所謂ゲートリセスが形成され、アンドープＩｎｘ  Ａｌ１−ｘ  Ａｓ層１６上にゲート電極２１が形成されている。
【００２２】
最上層のｎ＋  型Ｉｎｙ  Ｇａ１−ｙ  Ａｓ層１７には、保護膜となるＳｉＯ２  層１８が堆積されて、電極部だけが開口されている。なお、ゲート電極２１は、ゲート抵抗を極力低下させるように、Ｔ型ゲート電極の構造を示している。
【００２３】
ここで、電界効果トランジスタ１０のチャネル２２は、アンドープＩｎｙ  Ｇａ１−ｙ  Ａｓ層１３、アンドープＩｎｘ  Ａｌ１−ｘ  Ａｓ層１４、ｎ型Ｉｎｘ  Ａｌ１−ｘ  Ａｓ層１５からなり、アンドープＩｎｙ  Ｇａ１−ｙ  Ａｓ層１３中のアンドープＩｎｘ  Ａｌ１−ｘ  Ａｓ層１４とのヘテロ接合界面に２次元電子ガスが形成されて、２次元電子チャネル層２３となっている。
【００２４】
なお、上記ヘテロ接合として、Ｉｎｙ  Ｇａ１−ｙ  Ａｓ層１３はＩｎ０．５３Ｇａ０．４３Ａｓ、Ｉｎｘ  Ａｌ１−ｘ  Ａｓ層１４はＩｎ０．５２Ａｌ０．４８Ａｓなどとすればよい。ヘテロ接合の組成は、上記組成に限らない。Ｉｎ０．５３Ｇａ０．４３Ａｓ／ＩｎＡｓ／Ｉｎ０．５３Ｇａ０．４３Ａｓのような積層構造でもよい。
チャネル構造によっては、形成される２次元電子ガスが擬似２次元電子ガスとも呼ばれているが、そのような構造も含めて本発明においては、２次元電子チャネル層と呼ぶことにする。
また、ゲートはショットキー接合で説明したが、ｐｎ接合ゲート、ＭＩＳゲート、ＭＯＳゲートでもよい。
【００２５】
ここで、このような電界効果トランジスタ１０は、以下のようにして製造される。即ち、先ず通常のＩｎＰ基板上に作製される所謂高電子移動度トランジスタ（ＨＥＭＴ）と同様にして、ＭＢＥ（分子線エピタキシー）装置により、基板温度４５０℃の条件において、半絶縁性ＩｎＰ基板１１上に、バッファ層となるアンドープＩｎ０．５２Ａｌ０．４８Ａｓ層１２（厚さ３００ｎｍ）、アンドープＩｎ０．５３Ｇａ０．４７Ａｓ層１３（厚さ２０ｎｍ）、アンドープＩｎ０．７０Ａｌ０．３１Ａｓ層１４（厚さ２ｎｍ）、ｎ型Ｉｎ０．５３Ａｌ０．４７Ａｓ層１５（ドーピング濃度５×１０１８ｃｍ３  ，厚さ１２ｎｍ）、アンドープＩｎ０．５２Ａｌ０．４８Ａｓ層１６（厚さ１０ｎｍ）、ｎ＋  型Ｉｎ０．５３Ｇａ０．４７Ａｓ層１７（ドーピング濃度３×１０１９ｃｍ３  ，厚さ５０ｎｍ）を順次にエピタキシャル成長させる。
【００２６】
次に、メサエッチングにより、所謂、素子分離を行なった後、ＣＶＤ法によりＳｉＯ２  層１８（厚さ４００ｎｍ）を形成する。続いて、通常のフォトリソグラフィ法により、ＳｉＯ２  層１８のソース電極及びドレイン電極の領域に開口パターンを形成し、この領域にてＳｉＯ２  層１８のドライエッチング及びウェットエッチングにより孔を開ける。
そして、ＳｉＯ２  層１８の上から表面全体にＡｕ（厚さ２００ｎｍ）／Ｔｉ（厚さ５０ｎｍ）を蒸着して、リフトオフにより、ソース電極１９及びドレイン電極２０を形成する。
【００２７】
その後、電子線描画装置を使用して、上記ソース電極１９及びドレイン電極２０の間において、ＳｉＯ２  層１８のゲート電極の領域に開口パターンを形成し、この領域にてＳｉＯ２  層１８のドライエッチング及びウェットエッチングにより孔を開ける。そして、この孔内にて、ｎ＋  型Ｉｎ０．５３Ｇａ０．４７Ａｓ層１７をクエン酸系のエッチャントによりウェットエッチングして、アンドープＩｎ０．５２Ａｌ０．４８Ａｓ層１６を露出させる。
最後に、その上からＴｉ（厚さ２０ｎｍ）及びＡｌ（厚さ５００ｎｍ）を順次に蒸着し、リフトオフにより、ゲート電極２１を形成する。
このようにして、電界効果トランジスタ１０が完成する。
【００２８】
本発明による電界効果トランジスタ１０は以上のように構成されており、以下のように動作する。即ち、ソース電極１９及びドレイン電極２０間に電圧を印加すると共に、ゲート電極２１の領域にて、２次元電子チャネル層２３が形成されるアンドープＩｎｙ  Ｇａ１−ｙ  Ａｓ層１３内の電子移動方向に対して垂直な方向、即ち図１にて下方に向かう磁場Ｂを印加する。
ここで、磁場Ｂは、電界効果トランジスタ１０の外部磁場であり、電界効果トランジスタのパッケージ内に設けた磁石などにより印加すればよい。
【００２９】
そして、ゲート電極２１に電圧を印加すると、ゲート電極２１に印加されるゲート電圧に基づいて、ソース電極１９からｎ＋  型Ｉｎｙ  Ｇａ１−ｙ  Ａｓ層１７とアンドープＩｎｘ  Ａｌ１−ｘ  Ａｓ層１６を介して、アンドープＩｎｙ  Ｇａ１−ｙ  Ａｓ層１３を通り、さらに、アンドープＩｎｘ  Ａｌ１−ｘ  Ａｓ層１６とｎ＋  型Ｉｎｙ  Ｇａ１−ｙ  Ａｓ層１７を介してドレイン電極２０に向かって電子が流れることになる。
ここで、ｎ＋  型Ｉｎｙ  Ｇａ１−ｙ  Ａｓ層１７とアンドープＩｎｘ  Ａｌ１−ｘ  Ａｓ層１６の厚さの和はチャネルよりも十分に短いものであるので、チャネルは、２次元電子チャネル層２３が形成されるアンドープＩｎｙ  Ｇａ１−ｙ  Ａｓ層１３の長さとしてよい。
【００３０】
図２は、量子ホール効果によるｘ方向及びｙ方向の抵抗率の変化を模式的に示す図である。図２において、横軸は二次元的に分布した電子密度Ｎｓ  であり、縦軸はｘ及びｙ方向の抵抗率ρｘｘ，ρｘｙを示す。ここで、ｘ−ｙ平面は、２次元電子チャネル層２３が形成される面であり、ソース電極１９からドレイン電極２０の方向がｘ方向である。
図示するように、量子ホール効果によって、ｙ方向の抵抗率ρｘｙが階段状に変化することが分かる。これは、上述した電場Ｅｙの離散的な値に対応している。他方、ｘ方向の抵抗率ρｘｘはある領域でゼロになっており、この領域では、全く光学フォノンによるエネルギー散逸のない伝導が生ずることになる。
磁場Ｂのない場合には、光学フォノンによるエネルギー散逸のために、電子の速度は、最大でも、例えば２×１０７  ｃｍ／ｓ程度の速度である。
本発明のように、磁場Ｂが印加され、上記の光学フォノンによるエネルギー散逸のない伝導が生ずる場合には、散逸のない伝導のために電子は飽和速度（２×１０７  ｃｍ／ｓ程度）を越えてドレイン電圧による電界により加速され続ける。これにより、これまで限界とされてきた電子の飽和速度を越える速度での移動が可能となり、より高い高周波の入力信号に追従できることになる。
【００３１】
従って、ソース電極１９とドレイン電極２０間において、２次元電子チャネル層２３が形成されるアンドープＩｎｙ  Ｇａ１−ｙ  Ａｓ層１３を流れる電子は、光学フォノンによるエネルギー散逸を伴わない電流となるので、ゲート直下の２次元電子チャネル層２３が形成されるアンドープＩｎｙ  Ｇａ１−ｙ  Ａｓ層１３を電子が走行する時間が大幅に短縮されることにより、遮断周波数が大幅に高くなる。このようにして、ゲート長を短縮することなく、高周波特性の特に高周波における利得が大幅に向上し、高周波特性が良好な電界効果トランジスタが得られることになる。
【００３２】
次に、本発明による電界効果トランジスタの第二の実施の形態について説明する。図３は、本発明による電界効果トランジスタの第二の実施形態の構成を示す断面図である。
第二の実施形態の電界効果トランジスタ３０が、図１に示した電界効果トランジスタ１０と異なるのは、ゲート電極２１の上部に強磁性材料からなる強磁性ゲート層３１を配設している点である。ここで、強磁性ゲート層３１の上部に電極抵抗を減少させることと保護のために、さらに金属層を設け、多層のゲート電極構造としてもよい。
強磁性ゲート層３１の強磁性材料としては、ネオジウム系磁石（Ｎｄ−Ｆｅ−Ｂ）、サマリウム系磁石（Ｓｍ−Ｃｏ）、セリウム系磁石（Ｃｅ）、フェライト系磁石などが使用できる。
この電界効果トランジスタ３０によれば、ゲート電極２１の上部に強磁性材料からなる強磁性ゲート層３１が配設され、図示するようにチャネル２２へ磁場Ｂが印加されるので、電界効果トランジスタ１０で用いた外部から印加する磁場は不要となる以外は、同様に動作する。
【００３３】
図４は、本発明による電界効果トランジスタの第二の実施形態の変形例の構成を示す断面図である。
第二の実施形態の電界効果トランジスタ３５が、図３に示した電界効果トランジスタ３０と異なるのは、強磁性ゲート層３１の代わりに、チャネル２２へ磁場を印加するための強磁性層３２を基板１１の下部に配設している点である。
この電界効果トランジスタ３５によれば、強磁性材料からなる強磁性層３２を基板１１の下部に配設することにより、図示するようにチャネル２２へ磁場Ｂが印加されるので、電界効果トランジスタ１０で用いた外部から印加する磁場は不要となる以外は、同様に動作する。
【００３４】
ここで、上述した第一の実施形態の電界効果トランジスタ１０と、第二の実施形態の電界効果トランジスタ３０のシミュレーション実験を示す。
図１に示す第一の実施形態の電界効果トランジスタ１０をサンプルＡとすると共に、同様にして、図３に示すように、ゲート電極２１上にさらに強磁性体材料であるネオジウム磁石（Ｎｄ−Ｆｅ−Ｂ）により形成した強磁性ゲート層３１を配設した第二の実施形態による電界効果トランジスタ３０（サンプルＢ）を作製する。
【００３５】
これらのサンプルＡ，Ｂについて、それぞれシミュレーションを行なった。
図５は、図１及び図３の電界効果トランジスタによるゲート長に対する遮断周波数のシミュレーション結果を示す図である。
図５からわかるように、ゲート長（μｍ）に対する遮断周波数の変化を示すと、サンプルＡについては、白四角で示すように、外部磁界を印加しない状態においては、ゲート長の短縮に伴って遮断周波数が高くなるものの、ゲート長０．１５μｍにおいて、たかだか０．２ＴＨｚの遮断周波数となっている。従って、サンプルＡは、外部磁界を印加しない場合においては、図５にて黒四角で併せて示した従来のＨＥＭＴにおける遮断周波数とほぼ同じである。
【００３６】
これに対して、図５において白丸で示すサンプルＢについては、ゲート電極２１をネオジウム磁石から形成することによって、ゲート電極２１により図３にて矢印で示すように磁界が印加されて、電子の移動速度が高くなるので、ゲート長０．１５μｍにて、１．０８ＴＨｚと非常に高い遮断周波数が得られることが分かる。
また、サンプルＡについては、１．０Ｔ（テスラ）の外部磁界を印加した状態では、ゲート長０．１５μｍにて、１．０ＴＨｚの遮断周波数が得られた。
従って、外部磁界を印加しない場合と比較して、本発明による磁界印加の効果による遮断周波数の大幅な向上を確認することができる。
【００３７】
上述した実施形態においては、ＩｎＰ基板１１上にエピタキシャル成長させた各層１２乃至１８の膜厚が固定されているが、これに限らず、他の膜厚に変更してもよい。
また、上述した実施形態においては、電界効果トランジスタとして、所謂ＨＥＭＴに本発明を適用した場合について説明したが、これに限らず、ＭＯＳＦＥＴやショットキーゲート型の電界効果トランジスタ等の他の構成の二次元電子や擬似的二次元電子を使用した電界効果トランジスタに本発明を適用し得ることは明らかである。
【００３８】
【発明の効果】
以上述べたように、本発明によれば、ゲートと二次元電子によるチャネル層とを備える電界効果トランジスタにおいて、電子の移動方向に対して垂直方向に磁場が印加されることによって、所謂量子ホール効果により、電子が効果的に加速されることになり、ゲート電極直下のチャネル層を走行する時間が大幅に短縮される。従って、ゲート長を短縮することなく遮断周波数を大幅に高くすることができるので、電界効果トランジスタの高周波特性が大幅に向上し、特に高周波における高利得を得ることが可能になる。
このようにして、本発明によれば、より高い遮断周波数を有し、高周波において高利得を得ることができるようにした、極めて優れた電界効果トランジスタが提供される。
【図面の簡単な説明】
【図１】本発明による電界効果トランジスタの一実施形態の構成を示す断面図である。
【図２】量子ホール効果によるｘ方向及びｙ方向の抵抗率の変化を示す図である。
【図３】本発明による電界効果トランジスタの第二の実施形態の構成を示す断面図である。
【図４】本発明による電界効果トランジスタの第二の実施形態の変形例の構成を示す断面図である。
【図５】図１及び図３の電界効果トランジスタによるゲート長に対する遮断周波数のシミュレーション結果を示す図である。
【符号の説明】
１０，３０，３５    電界効果トランジスタ
１１    ＩｎＰ基板
１２    アンドープＩｎｘ  Ａｌ１−ｘ  Ａｓ層
１３    アンドープＩｎｙ  Ｇａ１−ｙ  Ａｓ層
１４    アンドープＩｎｘ  Ａｌ１−ｘ  Ａｓ層
１５    ｎ型Ｉｎｘ  Ａｌ１−ｘ  Ａｓ層
１６    アンドープＩｎｘ  Ａｌ１−ｘ  Ａｓ層
１７    ｎ＋  型Ｉｎｙ  Ｇａ１−ｙ  Ａｓ層
１８    ＳｉＯ２  層
１９    ソース電極
２０    ドレイン電極
２１    ゲート電極
２２    チャネル
２３    ２次元電子チャネル層
３１    強磁性ゲート層
３２    強磁性層
【図１】
2004235568.tif 000003
【図２】
2004235568.tif 000004
【図３】
2004235568.tif 000005
【図４】
2004235568.tif 000006
【図５】
2004235568.tif 000007