(57)【要約】【課題】周波数に依存する性質をもつインダクタンスの寄生素子抽出において、個々の回路の動作周波数を正確に反映させてインダクタンスを抽出する方法を提供する。また、タイミング検証を正確にできる遅延計算方法を提供することを目的とする。【解決手段】抵抗・容量ネットワークとトランジスタ情報を基にして配線の周波数成分を求め（ステップＳ１，Ｓ２）、その後にインダクタンスや抵抗を求める（ステップＳ３，Ｓ４）ので、正確な抵抗・インダクタンス・容量ネットワークを求めることができる。さらに、それをもとに（ステップＳ５）〜（ステップＳ８）においてスクリーニングや遅延計算を行うと、結果として、半導体集積回路のタイミング検証が正確に行え、ＬＳＩ設計が容易になる。【選択図】　　　図１
2004102739.tif 000002
【特許請求の範囲】
【請求項１】
基本論理セルあるいは機能マクロブロック（以下、セルと呼ぶ）をセル間配線で接続し構成される半導体集積回路におけるタイミング検証の寄生素子抽出方法であって、
抵抗と容量を抽出した後に配線入力側の電気的信号波形の傾きを算出し、その値を基に配線の実効周波数を求め、その後、前記実効周波数を基にインダクタンスを算出して、抵抗とインダクタンスと容量の電気パラメータを求める
寄生素子抽出方法。
【請求項２】
請求項１記載の寄生素子抽出方法であって、
配線のレイアウト情報から電気的な情報として抵抗と容量を求める配線ＲＣ寄生素子抽出ステップと、
前記配線ＲＣ寄生素子抽出ステップから求めた抵抗・容量情報およびそれにつながるトランジスタの駆動能力情報からトランジスタ直下の電気的信号波形の傾きを求める各配線の入力側波形の傾きの算出ステップと、
前記各配線の入力側波形の傾きの算出ステップから求めた波形の傾き値から実効周波数を算出する各配線の実効周波数の算出ステップと、
前記各配線の実効周波数の算出ステップによって求めた各配線に流れる電気信号の実効周波数を基に、配線のレイアウト情報から電気的な情報として抵抗とインダクタンスと容量を求める配線ＲＬＣ寄生素子抽出ステップと
を備えたことを特徴とする寄生素子抽出方法。
【請求項３】
基本論理セルあるいは機能マクロブロック（以下、セルと呼ぶ）をセル間配線で接続し構成される半導体集積回路におけるタイミング検証の遅延計算方法であって、
請求項２記載の寄生素子抽出方法によって求めた抵抗とインダクタンスと容量の値を基に、インダクタンスを含んで遅延計算を行うべきかどうかを配線毎に判定するＲＬＣスクリーニングチェックステップと、
前記ＲＬＣスクリーニングチェックステップによって、インダクタンスの考慮が必要と判断された配線ネットワークはＲＬＣ回路による遅延ステップで遅延計算し、またインダクタンスの考慮が不要と判断された場合はＲＣ回路による遅延計算ステップで遅延計算し、前記ＲＣ回路による遅延ステップと前記ＲＬＣ回路による遅延ステップの結果を１つ合成する遅延結果の合成ステップと
を備えたことを特徴とする遅延計算方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
半導体集積回路のタイミング設計、特に寄生素子抽出と遅延計算に関するものである。
【０００２】
【従来の技術】
基本論理セルあるいは機能マクロブロック（以下、セルと呼ぶ）をセル間配線で接続し構成されるＬＳＩでは、銅配線プロセスの採用による抵抗の低減と、チップの動作周波数がギガヘルツ（ＧＨｚ）レベルに達するクロック周波数の高速化による信号遷移時間の短縮化により、インダクタンスの影響がＬＳＩ内の配線でも顕著となってきている。
【０００３】
そのため、回路の動作を検証する際の回路解析は、配線負荷を抵抗と容量によりモデル化したＲＣ回路モデルではなく、インダクタンスを含んだＲＬＣ回路モデルで扱う必要が出てきた。
【０００４】
しかし、ＬＳＩ内の全ての配線に対して寄生インダクタンスを抽出し、ＲＬＣ回路モデルで遅延算出することは現状困難である。その理由は、電流経路を配線構造から予測する必要があるために、インダクタンスの正確な抽出が難しいことや、インダクタンスは容量と異なり近傍の導体によるシールド効果が期待できないため、抽出されるＲＬＣ回路モデルはＲＣ回路モデルと比較して大規模になること、等である。
【０００５】
インダクタンスは周波数に依存する。そのために、インダクタンスを含むＲＬＣ回路モデルで遅延評価を行う場合は、寄生素子抽出時にある条件下の周波数を仮定することが多い。その周波数を実効周波数（ｓｉｇｎｉｆｉｃａｎｔ　ｆｒｅｑｕｅｎｃｙ）Ｆｓに代表させる。これは、配線への入力信号として使用される波形が台形パルスのとき、そのパルスを構成する複数の周波数成分の内、８５％を含む周波数であり、台形パルスの立ち上がり時間：ｔｒを用いて（式１）で表わす（図２参照）。
【０００６】
Ｆｓ　＝　０．３４　／　ｔｒ　　　　（式１）
従来は、例えば最も高速に動作する回路、クロックやバス等特定の信号ネットの動作周波数を基に実効周波数を決めていた。即ち、回路中で最も高速な信号に代表させ、最悪ケースを考慮する設計方法であった。配線の遅延計算は例えば、非特許文献１を参照。
【０００７】
【非特許文献１】
ＬＡＷＲＥＮＣＥ　Ｔ．ＰＩＬＬＡＧＥ，他１名，“Ａｓｙｍｐｔｏｔｉｃ　Ｗａｖｅｆｏｒｍ　Ｅｖａｌｕａｔｉｏｎ　ｆｏｒ　Ｔｉｍｉｎｇ　Ａｎａｌｙｓｉｓ”，ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｃｏｍｐｕｔｅｒ　Ａｉｄｅｄ　Ｄｅｓｉｇｎ，ｖｏｌ．９　Ｎｏ．４，Ａｐｒｉｌ　１９９０，　ｐｐ．３５２−３６６
【０００８】
【発明が解決しようとする課題】
上記の方法では次の課題が生じる。
１）　実際のＬＳＩでは様々な回路の種類によって当然動作は異なる。最悪ケースはそれを全て包含することになるが、設計マージンを大きくとることになるため、悲観的になりすぎる。
【０００９】
２）　そもそも特定周波数下でしか寄生素子抽出を行わないので、正確なＲＬＣネットワークが構成できない。
３）　インダクタンスを含んで寄生素子抽出する場合、含まないより時間が多くかかる。
【００１０】
４）　寄生素子抽出されたＲＣＬネットワークは正確でないため、遅延計算結果にも大きな誤差を含むことになる。
本発明は、半導体集積回路の正確な抵抗・インダクタンス・容量ネットワークを従来よりも短時間に求められる寄生素子抽出方法を提供することを目的とする。
【００１１】
また、半導体集積回路の正確な遅延計算結果から、タイミング検証を正確にできる遅延計算方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記問題点を解決するために第１の発明は、正確なＲＣＬネットワークを抽出する寄生素子抽出方法である。その方法は、正確に配線ネット毎の周波数を求めた後でＲＣＬネットワークを生成するものである。即ち、まず一旦従来のＲＣネットワークの結果を元に遅延計算を行い、各配線ネットの入力波形の傾き、立ち上がり時間を求め、（式１）に基づいて実効周波数を求める。それらの情報を元にＲＬＣネットワークを抽出する。
【００１３】
つまり、基本論理セルあるいは機能マクロブロック（以下、セルと呼ぶ）をセル間配線で接続し構成される半導体集積回路におけるタイミング検証の寄生素子抽出方法であって、一旦抵抗と容量を抽出した後に配線入力側の電気的信号波形の傾きを算出し、その値を基に配線の実効周波数を求め、その後、前記実効周波数を基にインダクタンスを算出して、抵抗とインダクタンスと容量の電気パラメータを求める。
【００１４】
具体的には、配線のレイアウト情報から電気的な情報として抵抗と容量を求める配線ＲＣ寄生素子抽出ステップと、前記配線ＲＣ寄生素子抽出ステップから求めた抵抗・容量情報およびそれにつながるトランジスタの駆動能力情報からトランジスタ直下の電気的信号波形の傾きを求める各配線の入力側波形の傾きの算出ステップと、前記各配線の入力側波形の傾きの算出ステップから求めた波形の傾き値から実効周波数を算出する各配線の実効周波数の算出ステップと、前記各配線の実効周波数の算出ステップによって求めた各配線に流れる電気信号の実効周波数を基に、配線のレイアウト情報から電気的な情報として抵抗とインダクタンスと容量を求める配線ＲＬＣ寄生素子抽出ステップとを備えている。
【００１５】
上記問題点を解決するために第２の発明は、処理時間短縮化を実現するために、第１の発明を含んだ上でインダクタンスを含んだ回路解析が必要なところのみＲＣＬネットワークで寄生素子抽出して遅延計算する遅延計算方法である。
【００１６】
通常、インダクタンスが考慮必要かどうかは、スクリーニングと呼ばれる手続きを踏むことで特定できる。本発明は、スクリーニング条件に合致したところのみをＲＬＣ回路、それ以外をＲＣ回路で遅延計算を行う。具体的には、第１の発明の寄生素子抽出方法によって求めた抵抗とインダクタンスと容量の値を基に、インダクタンスを含んで遅延計算を行うべきかどうかを配線毎に判定するＲＬＣスクリーニングチェックステップと、前記ＲＬＣスクリーニングチェックステップによって、インダクタンスの考慮が必要と判断された配線ネットワークはＲＬＣ回路による遅延ステップで遅延計算し、またインダクタンスの考慮が不要と判断された場合ＲＣ回路による遅延計算ステップで遅延計算し、前記ＲＣ回路による遅延ステップと前記ＲＬＣ回路による遅延ステップの結果を１つ合成する遅延結果の合成ステップを備えたことを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の寄生素子抽出方法とこれを用いた遅延計算方法を具体例に基づいて説明する。
【００１８】
（実施の形態１）
図１は本発明の寄生素子抽出フローを表す図、図２は実効周波数を説明する図、図３はバッファが両端につながる抵抗・容量成分で構成した配線ネットワーク図、図４はバッファが両端につながる抵抗・インダクタンス・容量成分で構成した配線ネットワーク図である。
【００１９】
図１において、Ｓ１は配線ＲＣ寄生素子抽出ステップ、Ｓ２は各配線の入力側波形の傾きの算出ステップ、Ｓ３は各配線の実効周波数の算出ステップ、Ｓ４は配線ＲＬＣ寄生素子抽出ステップである。
【００２０】
ステップＳ１では、半導体集積回路の配線レイアウトから電気的な情報として寄生抵抗と容量を求める。ここで用いる方法は従来の方法で良い。
このステップＳ１で求めた抵抗・容量ネットワークに加えて、半導体集積回路のトランジスタ回路部分と合成することによって、例えば、図３のような回路が生成できる。この図３は、バッファＢＵ１とバッファＢＵ２との間の線路３の抵抗・容量ネットワークを表わしている。
【００２１】
次にステップＳ２では、図３のネットワーク情報から配線３の入力側の「　波形の傾き：ｔｒ　」を求める。これは、通常の遅延計算を行う際に同時に求めることができ、例えば公知例「　ＡＷＥ法（アイ　イー　イー　イー　トランザクション　コンピュータ−エイディッド　デザイン、１９９０、ページ３５２〜３６６（ＬＡＷＲＥＮＣＥ　Ｔ．ＰＩＬＬＡＧＥ，他１名，“Ａｓｙｍｐｔｏｔｉｃ　Ｗａｖｅｆｏｒｍ　Ｅｖａｌｕａｔｉｏｎ　ｆｏｒ　Ｔｉｍｉｎｇ　Ａｎａｌｙｓｉｓ”，ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｃｏｍｐｕｔｅｒ　Ａｉｄｅｄ　Ｄｅｓｉｇｎ，ｖｏｌ．９　Ｎｏ．４，Ａｐｒｉｌ１９９０，　ｐｐ．３５２−３６６））」で可能である。本ステップもその方法を用いる。
【００２２】
半導体集積回路の各配線３の入力側の波形の傾き：ｔｒが求まると、ステップＳ３では、（式１）に従って、実効周波数：Ｆｓを求める。図２は実効周波数の概念を示した図である。一般的に、周波数以下に台形波のスペクトルの約８５％が集中する周波数を使うことが多いので、本実施例でもそれを用いる。定義は任意であり、どんな式でも良いが、波形の傾き：ｔｒで実効周波数を求めることがポイントである。
【００２３】
最後に、ステップＳ３で各配線の流れる電気信号の周波数が求まったのでそれらの値を基に、インダクタンスを求める。インダクタンスは周波数に依存するのでステップＳ３によって求めた値は非常に有効であり、抵抗・容量とトランジスタの駆動能力を基に算出されているので正確である。
【００２４】
ステップＳ４では、この配線毎に求めた正確な周波数情報を基に、抵抗・インダクタンス・容量成分を求める。方法は従来手法で良い。また、抵抗成分も高周波になるとスキン効果によって周波数に依存して値が変化する。抵抗も同時に周波数に依存して正確な値を算出できる。
【００２５】
図４は、図３に対してインダクタンス成分を考慮して寄生素子抽出した結果を表わしている。ここで書いたインダクタンス成分Ｌは自己インダクタンスだけであるが、相互インダクタンスも同じ方法で求めることは可能である。さらに、容量についてもカップリング容量を考慮することは容易である。
【００２６】
この構成によると、抵抗・容量ネットワークとトランジスタ情報を基にして配線の周波数成分を求め、その後にインダクタンスや抵抗を求めているので正確な抵抗・インダクタンス・容量ネットワークを求めることができる。結果として、半導体集積回路のタイミング検証が正確になるため、ＬＳＩ設計が容易になる。
【００２７】
（実施の形態２）
図１は本発明の（実施の形態２）の寄生素子抽出および遅延計算フローを表す。ステップＳ１〜ステップＳ４は（実施の形態１）と同じである。
【００２８】
５はＲＬＣスクリーニングチェックステップ、６はＲＣ回路による遅延ステップ、７はＲＬＣ回路による遅延計算ステップ、８は遅延結果の合成ステップである。
【００２９】
（実施の形態１）の結果を用いて遅延計算を行う（実施の形態２）は、ステップＳ１〜ステップＳ４を経てステップＳ５では、遅延計算を行う際に、抵抗・インダクタンス・容量ネットワークを基に計算すべきか、抵抗・容量ネットワークを基に計算すべきかを判断する。
【００３０】
インダクタンス成分の有る無しで遅延差は回路にも依るが数ピコ秒（ｐｓ）から十数ｐｓ位と小さい。また、インダクタンスを求める際、周波数を決めるだけでなく、リターンパスを特定する必要がある。そのために、インダクタンスをむやみに考慮した遅延計算を行うと逆に誤差を生む可能性が生じる。そこでスクリーニングを行ってインダクタンスの考慮が必要かどうかを判断する。判断する式として、代表例として下記（式２）がある。しかし、任意に決めることが可能である。
【００３１】
２πＦｓ・Ｌ　＞　（　Ｒｗｉｒｅ　　＋　Ｒｄｒｉｖｅｒ　　）　／　４　　　　（式２）
ここで、Ｒｗｉｒｅは配線抵抗、Ｒｄｒｉｖｅｒはトランジスタの駆動抵抗、Ｌはインダクタンス、Ｆｓは実効周波数である。
【００３２】
スクリーニングでインダクタンスの考慮が必要な配線に対しては、ステップＳ７においてＲＬＣ回路による遅延計算ステップ７を実行し、不要な配線に対してはステップＳ６においてＲＣ回路による遅延計算ステップ６を適用する。
【００３３】
最後に、ステップＳ８では、これらで求まった遅延計算結果を１つにまとめる。
この構成によると、抵抗・容量ネットワークとトランジスタ情報を基にして配線の周波数成分を求め、その後にインダクタンスや抵抗を求めた結果を用いているので正確なスクリーニングが可能になる。さらに、正確な抵抗・インダクタンス・容量ネットワークを基に、遅延計算が可能になるために、結果として、半導体集積回路のタイミング検証が正確になるため、ＬＳＩ設計が容易になる。
【００３４】
【発明の効果】
以上のように本発明によると、抵抗・容量ネットワークとトランジスタ情報を基にして配線の周波数成分を求め、その後にインダクタンスや抵抗を求めているので、正確な抵抗・インダクタンス・容量ネットワークを求めることができる。さらに、それをもとにスクリーニングや遅延計算を行うために、結果として、半導体集積回路のタイミング検証が正確に行え、ＬＳＩ設計が容易になる。
【図面の簡単な説明】
【図１】本発明の（実施の形態１）の寄生素子抽出フローを表す図
【図２】実効周波数を説明する図
【図３】バッファが両端につながる抵抗・容量成分で構成した配線ネットワーク図
【図４】バッファが両端につながる抵抗・インダクタンス・容量成分で構成した配線ネットワーク図
【図５】本発明の（実施の形態２）の寄生素子抽出および遅延計算フローを表す図
【符号の説明】
Ｓ１　　配線ＲＣ寄生素子抽出ステップ
Ｓ２　　各配線の入力側波形の傾きの算出ステップ
Ｓ３　　各配線の実効周波数の算出ステップ
Ｓ４　　配線ＲＬＣ寄生素子抽出ステップ
Ｓ５　　ＲＬＣスクリーニングチェックステップ
Ｓ６　　ＲＣ回路による遅延ステップ
Ｓ７　　ＲＬＣ回路による遅延計算ステップ
Ｓ８　　遅延結果の合成ステップ
【図１】
2004102739.tif 000003
【図２】
2004102739.tif 000004
【図３】
2004102739.tif 000005
【図４】
2004102739.tif 000006
【図５】
2004102739.tif 000007