(57)【要約】【課題】へき開線の曲がりが防止され、歩留りが向上した半導体素子の製造方法を得る。【解決手段】半導体ウエハ上にｎ型層、活性層およびｐ型層を順次結晶成長させて積層し、この上に絶縁膜３を設ける。次に、絶縁膜３をレジスト膜でマスクして、絶縁膜３の少なくとも一部を除去処理するが、上記除去処理領域は、半導体ウエハをへき開して半導体素子に分割する時に、へき開部となる領域の絶縁膜である。次に、半導体ウエハの結晶方向にへき開して、複数の半導体素子２に分割する。【選択図】　　　　図３
2004134701.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハに半導体層を積層し、この半導体層に絶縁膜を介して電極層を設け、上記半導体ウエハの結晶方向にへき開して、複数の半導体素子に分割する半導体素子の製造方法において、上記電極層を設ける前に、上記へき開部となる領域の上記絶縁膜の少なくとも一部を除去処理する工程を施すことを特徴とする半導体素子の製造方法。
【請求項２】
絶縁膜を設ける前に、少なくとも、除去処理する工程が施される絶縁膜下の半導体層にプロトン注入する工程を施すことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
半導体ウエハに半導体層を積層し、この半導体層に絶縁膜を介して電極層を設け、上記半導体ウエハの結晶方向にへき開して、複数の半導体素子に分割する半導体素子の製造方法において、上記へき開部となる領域の絶縁膜に、上記領域以外の絶縁膜の膜厚より薄い領域を設けるように、上記絶縁膜を成膜することを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体ウエハからへき開により半導体素子を分割する半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】
従来の半導体ウエハからチップを分割する方法は、最初にウエハ上面の縁にダイヤモンドスクライビング装置で結晶のへき開面に沿うような傷を設けた後、このウエハ下面を保持テープに貼り付けるとともにウエハ上面を弾力性を有する支持テープに押付け、その後、前記ウエハの傷に対応するウエハの縁をカッターの刃で突き、前記傷部分からウエハのへき開を行う方法である（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平７−２０１７８３号公報（第１頁、第１図）
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の化合物半導体の分割方法においては、へき開線が曲がり、チップが破損して歩留りが低下するという課題があった。
【０００５】
本発明は、かかる課題を解決するためになされたものであり、へき開線の曲がりが防止され、歩留りが向上した半導体素子の製造方法を得ることを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係る第１の半導体素子の製造方法は、半導体ウエハに半導体層を積層し、この半導体層に絶縁膜を介して電極層を設け、上記半導体ウエハの結晶方向にへき開して、複数の半導体素子に分割する半導体素子の製造方法において、上記電極層を設ける前に、上記へき開部となる領域の上記絶縁膜の少なくとも一部を除去処理する工程を施す方法である。
【０００７】
【発明の実施の形態】
実施の形態１．
図１は本発明の第１の実施の形態の半導体素子の製造方法を工程順に示すフローチャートで、特に、実装時ワイヤボンド接合される半導体素子を製造する場合に適用される方法であり、図２は、図１において、絶縁膜の少なくとも一部を除去処理する工程において、絶縁膜をエッチング処理した状態の半導体ウエハを模式的に示す平面図である。
即ち、本発明は、半導体ウエハの、へき開部となる領域の絶縁膜に、その膜厚が上記領域以外の絶縁膜より薄い領域を設けることにより、へき開の進展に対して抵抗力を低下させるものであるが、本実施の形態においては、半導体ウエハ全面に均一に成膜した絶縁膜の、上記へき開領域となる絶縁膜の少なくとも一部を除去処理することにより、上記薄い絶縁膜領域を得る方法について説明する。
【０００８】
即ち、例えば厚さ６００μｍ、大きさφ３インチのＧａＡｓウエハ上にｎ型層、活性層およびｐ型層を順次結晶成長させて半導体層を積層する。
上記半導体層に絶縁膜３を設け、次にこの絶縁膜の少なくとも一部をドライエッチングまたはウエットエッチングして除去する｛図１の（ｄ）工程｝が、この絶縁膜除去処理は、ＧａＡｓの結晶方向を考慮して、フォトリソグラフィー技術により、レジスト膜でマスクして、ＧａＡｓウエハをへき開して半導体素子２に分割する工程｛図１の（ｈ）工程｝において、へき開部となる領域に施し、図２に示す絶縁膜除去処理領域１を形成する。
なお、絶縁膜３の種類としては、ＳｉＯ２やＳｉＯＮでは耐湿性の面で問題があるので、均一性が良好でかつ緻密な膜質の例えばＳｉＮ等を熱ＣＶＤ装置で成膜するのが好ましい。
また、ＳｉＮの除去方法としては、ＳＦ６を使用したドライエッチングまたはＢＨＦを使用したウエットエッチングがある。
次に、絶縁膜３上に金属を蒸着し、さらに金めっきして電極層を設け、研磨器により１００μｍの厚さに研磨して、裏面の電極を形成した後、上記半導体ウエハをＧａＡｓの結晶方向にへき開して、複数の半導体素子２に分割する。
【０００９】
以下、へき開工程を具体的に説明する。
予めディスコリングに粘着シートを貼り付けたものを用意し、上記半導体ウエハの、半導体層を結晶成長させた面の反対面を粘着面に固定し、ダイヤモンドカッターを備えたスクライバー装置の吸着テーブルにセットする。
次に、パターニングされた半導体素子２列に対して、ダイヤモンドカッターの移動方向が平行となるように回転ずれを補正し、２０ｍｍ角程度になるようにＧａＡｓの結晶方向にウエハの全長に渡って絶縁膜除去処理領域１内にスクライブラインを入れる。
スクライブラインを入れた後、テーブルより着脱し、スクライブラインを入れた面に保護シートを貼りつけ、スクライブラインに対して片側を全面支持して、スクライブライン側から力を加えるように折り曲げてへき開する。
この作業により、２０ｍｍ角程度の図３に示す半導体ウエハに分割する。
【００１０】
図３は、本実施の形態の半導体素子の製造方法に係わる、上記のようにして２０ｍｍ角程度に分割された半導体ウエハを、一次へき開線５と二次へき開線５１により半導体素子２に分割する工程における、へき開状態を模式的に示す半導体ウエハの平面図で、図は半導体素子が半導体レーザ素子である場合を示す。
【００１１】
つまり、２０ｍｍ角程度に分割したウエハをそれぞれ粘着シートに貼り替え、半導体ウエハの端において、半導体素子間の絶縁膜除去処理領域１のセンター位置に０．５ｍｍ〜１ｍｍのスクライブラインを入れて、ウエハ端方向に向かって一次へき開線５を形成する。また、同様に二次へき開線５１を形成する。
次に、スクライブラインを入れた面に保護シートを貼りつけ、三点曲げ等によりスクライブラインの反対面から力を加えてスクライブラインに応力集中させ、へき開を進展させる。
なお、本実施の形態においては、特に膜質が緻密である絶縁膜３のＳｉＮ膜の一部が除去されているので、へき開の進展に対して抵抗力が減少しておりへき開の曲りを抑制できる。
この結果、ウエハ長２０ｍｍに対してへき開曲り量が、絶縁膜を除去していない場合±２０μｍであったのを、±３μｍに改善するという効果が得られた。
上記のようにして、図中、一次へき開線５と二次へき開線５１で挟まれた領域として示される半導体素子２が製造されるが、本実施の形態の半導体素子の製造工程においては、へき開線が曲り半導体素子が破損することを防止でき、歩留りが向上した。
【００１２】
なお、半導体素子が例えば半導体レーザ素子である場合は、図に示すように、図中α領域内の電極層１２の下の絶縁層は、全て除去せず一部残存させておく必要がある。なぜなら、上記一次へき開５した面はレーザが発光する面であるので、発光面の電極１２が半導体層と絶縁されている必要があるからである。
さらに、レーザが発光する面は鏡面である必要があるので、上記のように絶縁膜の一部を除去して薄くした領域１をへき開線とすることにより、へき開曲がりを防止するだけでなく、ミクロ的に見ればへき開面のずれも防止でき、へき開面に段差（筋）が発生するのを防止できる。
なお、本実施の形態においては、二次へき開線５１上には、絶縁除去処理領域を設けていないが、上記二次へき開線５１は、半導体素子２の側面に相当するので、上記へき開線の曲がりの特性へ影響は少なく、またへき開距離も短く曲がることが少ない。
【００１３】
図４は、本実施の形態における、絶縁膜除去処理工程を施された後の残存絶縁膜厚と、上記へき開工程におけるへき開の曲り量のばらつきの変化を示す特性図である。
図からわかるように、絶縁膜の残存厚みが６００Å以下であると、スクライブラインからのずれ量のばらつきが抑制されることが示される。
なお、除去処理領域以外の絶縁膜の厚みは１０００Åあれば絶縁性に問題はない。
【００１４】
実施の形態２．
図５は本発明の第２の実施の形態の半導体素子の製造方法を工程順に示すフローチャートで、特に、実装時はんだ接合される半導体素子を製造する場合に適用される方法である。
本実施の形態においては、半導体素子の実装方法として、半導体素子の電極をはんだ等により直接ダイボンドする場合、はんだの濡れ広がり過ぎによる非絶縁部の短絡を防止するために、図５において、絶縁膜形成工程｛（ｄ）工程｝の前に、少なくとも、（ｆ）工程において、絶縁膜を除去処理する領域の下の半導体層に、プロトン注入｛（ｃ）工程｝し、電気抵抗を大きくする他は上記実施の形態１と同様にして半導体素子を製造する。
【００１５】
図６は、上記のようにプロトン注入された半導体ウエハを、上記実施の形態１のように２０ｍｍ角程度に分割したものを半導体素子に分割する工程における、へき開状態を模式的に示す半導体ウエハの平面図で、図７および図８は、図６のＡ−Ａ線断面図およびＢ−Ｂ線断面図で、図中点線は一次へき開位置を示している。なお、図６も半導体素子２が半導体レーザ素子である場合を示している。
つまり、半導体ウエハは、ＧａＡｓウエハ１１上にｎ型層１０、活性層９およびｐ型層８からなる半導体層の、絶縁膜除去処理領域１に相当する領域にはプロトン注入領域４が形成され、その上に絶縁膜３を介して電極層１２と裏面電極１３が設けられているものである。
【００１６】
なお、上記プロトン注入は、絶縁膜３と一部重なるように（図７中のβで示される領域を示す）施されることが望ましい。つまり、プロトン注入領域４は絶縁膜３の端面から少なくともプロトン注入領域４の拡散厚み分は絶縁膜３の下に拡散させると、プロトン注入領域４の中央部と同程度の電気抵抗値となり、はんだが濡れ広がり過ぎた場合でも漏電が防止できる。
以上のように、本実施の形態においても、へき開部となる領域の絶縁膜が除去処理されているので、実施の形態１と同様、へき開の進展に対して抵抗力が減少しておりへき開の曲りを抑制でき、歩留りが向上した。
なお、実施の形態１と同様に、一次へき開と二次へき開により得られる半導体素子の断面図は、図７中で、点線に挟まれた部分に相当するが、図に示す様に、両端部に絶縁膜が薄い箇所（図は全て除去）を有する形状のものである。
【００１７】
実施の形態３．
本発明の第３の実施の形態の半導体素子の製造方法は、実施の形態２におけるように、絶縁膜の少なくとも一部を除去する工程において、へき開部となる領域の絶縁膜を全て除去処理の対象とする代わりに、図９に示すように、絶縁膜のへき開部となる領域に、上記除去処理を行う領域と、上記除去処理を行わずに絶縁膜を全て残す領域とを設ける他は実施の形態２と同様にして半導体素子を製造する。なお、少なくとも、上記除去処理を行った領域に相当する領域の半導体層にはプロトンが注入されているのは実施の形態２と同様である。
図９は、本実施の形態において、上記のように絶縁膜をエッチング処理した状態の半導体ウエハを模式的に示す平面図である。
【００１８】
図１０は、上記のようにへき開部となる領域の絶縁膜を、部分的に除去処理の対象とした半導体ウエハを、実施の形態１のように２０ｍｍ角程度に分割したものを半導体素子に分割する状態において、半導体ウエハのへき開状態を模式的に示す半導体ウエハの平面図で、図１１および図１２は、図１０のＡ−Ａ線断面図およびＢ−Ｂ線断面図で、図中点線は一次へき開位置を示している。なお、図１０も半導体素子が半導体レーザ素子である場合を示している。
本実施の形態においても、へき開部となる領域の絶縁膜を部分的に除去しているので、へき開の進展に対して抵抗力が低下し、実施の形態１と同様のへき開線の曲り防止の改善効果が得られた。
【００１９】
なお、本実施の形態において、半導体素子が光出力の大きいレーザーである場合、電流の漏れが特性に影響するため、一次へき開面５がレーザ発光面になることから、図中α領域内の電極層の下の絶縁膜は、本実施の形態において、絶縁膜除去処理を行わない領域として、絶縁膜を全て残すようにすることが望ましい。
【００２０】
実施の形態４．
本実施の形態の半導体素子の製造方法は、半導体ウエハの、へき開部となる領域の絶縁膜に、その膜厚が上記領域以外の絶縁膜より薄い領域を設けることにより、へき開の進展に対する抵抗を低下させるために、実施の形態１の絶縁膜の除去処理工程の代わりに、予め上記のように絶縁膜を成膜する他は実施の形態１と同様にして半導体素子を製造する。
即ち、実施の形態１における半導体素子の製造方法において、絶縁膜の成膜工程において、まず上記薄い絶縁膜となる領域にレジスト膜でマスクした後、適当な厚みの絶縁膜を形成し、次に上記レジスト膜を除去して全面に絶縁膜を積み足すことにより、本実施の形態に係わる上記絶縁膜を成膜する。
次に、実施の形態１における、絶縁膜の一部除去処理の工程を施さず、実施の形態１と同様に電極層を形成し、へき開して半導体素子を製造する。
なお、本実施の形態の半導体素子の製造方法においては、実施の形態１と同様、へき開線が曲り半導体素子が破損することを防止でき、歩留りが向上した。
【００２１】
【発明の効果】
本発明の第１の半導体素子の製造方法は、半導体ウエハに半導体層を積層し、この半導体層に絶縁膜を介して電極層を設け、上記半導体ウエハの結晶方向にへき開して、複数の半導体素子に分割する半導体素子の製造方法において、上記電極層を設ける前に、上記へき開部となる領域の上記絶縁膜の少なくとも一部を除去処理する工程を施す方法で、へき開線の曲がりが防止され、歩留りが向上するという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体素子の製造方法を工程順に示すフローチャートである。
【図２】図１において、絶縁膜をエッチング処理した状態の半導体ウエハを模式的に示す平面図である。
【図３】本発明の第１の実施の形態に係わる、半導体ウエハを半導体素子に分割する工程における、へき開状態を模式的に示す半導体ウエハの平面図である。
【図４】本発明の第１の実施の形態に係わる、絶縁膜除去処理工程を施された後の残存絶縁膜厚と、へき開工程におけるへき開の曲り量のばらつきの変化を示す特性図である。
【図５】本発明の第２の実施の形態の半導体素子の製造方法を工程順に示すフローチャートである。
【図６】本発明の第２の実施の形態に係わる、半導体ウエハを半導体素子に分割する工程における、へき開状態を模式的に示す半導体ウエハの平面図である。
【図７】図６のＡ−Ａ線断面図である。およびＢ−Ｂ線断面図。
【図８】図６のＢ−Ｂ線断面図である。
【図９】本発明の第３の実施の形態において、絶縁膜をエッチング処理した状態の半導体ウエハを模式的に示す平面図である。
【図１０】本発明の第３の実施の形態に係わる、半導体ウエハを半導体素子に分割する工程において、へき開状態を模式的に示す半導体ウエハの平面図である。
【図１１】図１０のＡ−Ａ線断面図である。およびＢ−Ｂ線断面図。
【図１２】図１０のＢ−Ｂ線断面図である。
【符号の説明】
１　絶縁膜除去処理領域、２　半導体素子、３　絶縁膜、４　プロトン注入領域、５　へき開線、８　ｐ型層、９　活性層、１０　ｎ型層、１１　半導体ウエハ、１２　電極。
【図１】
2004134701.tif 000003
【図２】
2004134701.tif 000004
【図３】
2004134701.tif 000005
【図４】
2004134701.tif 000006
【図５】
2004134701.tif 000007
【図６】
2004134701.tif 000008
【図７】
2004134701.tif 000009
【図８】
2004134701.tif 000010
【図９】
2004134701.tif 000011
【図１０】
2004134701.tif 000012
【図１１】
2004134701.tif 000013
【図１２】
2004134701.tif 000014