(57)【要約】【課題】ライン毎、又は、ドット毎に縮小率ａが変化しても確実に対応できる補間係数生成回路を提供すること。【解決手段】着目座標ＴＰから近傍画素までの距離を入力する距離入力端子と、距離入力端子からの距離を用いて着目座標ＴＰの周囲に存在する入力画像の各画素の着目座標ＴＰまでの距離を演算する距離演算部と、距離演算部で求めた各距離の値に対して縮小率ａを乗算する乗算器と、この乗算器に縮小率ａを入力する縮小率ａ入力端子と、係数メモリからフィルタ係数を選択するためのアドレスを前記乗算器の各出力を用いて生成する係数メモリアドレス生成部と、生成したアドレスを用いてフィルタ係数を選択する係数メモリ選択部と、選択したフィルタ係数を正規化して出力する正規化部とを具備してなる。【選択図】    図１
2004227485.tif 000002
【特許請求の範囲】
【請求項１】
着目座標ＴＰから近傍画素までの距離を入力する距離入力端子と、距離入力端子からの距離を用いて着目座標ＴＰの周囲に存在する入力画像の各画素の着目座標ＴＰまでの距離を演算する距離演算部と、距離演算部で求めた各距離の値に対して縮小率ａを乗算する乗算器と、この乗算器に縮小率ａを入力する縮小率ａ入力端子と、係数メモリからフィルタ係数を選択するためのアドレスを前記乗算器の各出力を用いて生成する係数メモリアドレス生成部と、生成したアドレスを用いてフィルタ係数を選択する係数メモリ選択部と、選択したフィルタ係数を正規化して出力する正規化部とを具備してなることを特徴とする補間係数生成回路。
【請求項２】
着目座標ＴＰから近傍画素までの水平方向の距離ｘを入力する距離ｘ入力端子と、距離ｘ入力端子からの距離ｘを用いて着目座標ＴＰの水平方向の周囲４点に存在する入力画像の各画素の着目座標ＴＰまでの距離Ｘ０、Ｘ１、Ｘ２、Ｘ３を演算する距離演算部と、距離演算部で求めた各距離Ｘ０、Ｘ１、Ｘ２、Ｘ３の値に対して縮小率ａを乗算する乗算器と、この乗算器に縮小率ａを入力する縮小率ａ入力端子と、係数メモリからフィルタ係数を選択するためのアドレスを前記乗算器の各出力を用いて生成する係数メモリアドレス生成部と、生成したアドレスを用いてフィルタ係数を選択する係数メモリ選択部と、選択したフィルタ係数を正規化して出力する正規化部とを具備してなることを特徴とする補間係数生成回路。
【請求項３】
着目座標ＴＰから近傍画素までの垂直方向の距離ｙを入力する距離ｙ入力端子と、距離ｙ入力端子からの距離ｙを用いて着目座標ＴＰの垂直方向の周囲４点に存在する入力画像の各画素の着目座標ＴＰまでの距離Ｙ０、Ｙ１、Ｙ２、Ｙ３を演算する距離演算部と、距離演算部で求めた各距離Ｙ０、Ｙ１、Ｙ２、Ｙ３の値に対して縮小率ａを乗算する乗算器と、この乗算器に縮小率ａを入力する縮小率ａ入力端子と、係数メモリからフィルタ係数を選択するためのアドレスを前記乗算器の各出力を用いて生成する係数メモリアドレス生成部と、生成したアドレスを用いてフィルタ係数を選択する係数メモリ選択部と、選択したフィルタ係数を正規化して出力する正規化部とを具備してなることを特徴とする補間係数生成回路。
【請求項４】
係数メモリ選択部は、外部メモリインタフェースによって書き換え可能なルックアップテーブル構造とし、外部メモリインタフェースは、入力される画像情報を基に外部メモリから最適なフィルタ係数のデータを選択して、係数メモリ選択部に対して出力して上書きすることを特徴とする請求項１、２又は３記載の補間係数生成回路。
【請求項５】
正規化部は、入力された各フィルタ係数を加算する加算器と、前記加算器の出力に対応したアドレスを生成するアドレス生成部と、前記アドレスに対応した加算結果の逆数を出力する正規化用逆数メモリと、前記正規化用逆数メモリの出力と前記入力された各フィルタ係数とを乗算する乗算器とからなることを特徴とする請求項１、２、３又は４記載の補間係数生成回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像を拡大・縮小する際に用いる画像補間法の補間係数を生成する回路に関し、詳しくは、３次元畳み込み内挿法を用いた補間方法において、縮小率を反映させて回路内部でフィルタ係数を生成する補間係数生成回路に関するものである。
【０００２】
【従来の技術】
従来より、画像の水平方向と垂直方向の画素数を変換して、画像を拡大・縮小する技術として、最近傍補間法、線形補間法などがある。最近傍補間法は、原画像の画素のうち解像度変換後の画素位置に一番近い画素をそのまま適用する補間方法である。線形補間法は、解像度変換後の画素位置に対して、原画像の画素位置の近いものは強く、遠いものは弱く補間し、その強弱を線形的に変化させた補間方法である。線形補間法は、回路構成が簡単で、最近傍補間法に比べて画質はかなり改善されるが、周波数特性はまだ十分といえない。
【０００３】
上記２つの補間方法よりも精度の高い補間方法として、３次畳み込み内挿法があり、画質を向上させるための解像度変換方法として一般的に用いられている。この３次畳み込み内挿法は、図６に示すように、着目座標ＴＰの周囲１６画素を用いて補間する方法である。この図６において、着目座標ＴＰに対する各画素のＸ方向の距離を左方から順にＸ０、Ｘ１、Ｘ２、Ｘ３とし、Ｙ方向の距離を上方から順にＹ０、Ｙ１、Ｙ２、Ｙ３として、水平方向と垂直方向でそれぞれ以下の数式（１）を用いて、距離に対するフィルタ係数を求める。
【０００４】
【数１】
2004227485.tif 000003
【０００５】
この数式（１）を用いることで、着目座標ＴＰからの距離に対するフィルタ係数を求めることができる。着目座標ＴＰからの距離ｔとフィルタ係数との関係を図７に示す。この図７からも分かるように、フィルタ係数は、着目座標ＴＰ上において最大値１をとり、０≦ｔ＜１の間は距離が遠くなる毎に小さくなっていき、１≦ｔ＜２の間は負の値をとる。
この数式（１）による３次畳み込み内挿法を用いて画像の拡大縮小を行うと、拡大は所望の特性が得られるが、縮小は所望の特性が得られなかった。そこで、実際には数式（１）をそのまま用いるのではなく、複数のフィルタ係数の中から縮小率によって最適なものを選択して縮小を行っていた。
【０００６】
図８に示すのは、従来の補間係数生成回路のＸ方向の係数生成回路を示したブロック図である。この図８において、１１は、距離ｘ入力端子であり、着目座標ＴＰの手前側で最も近い原画像の画素からの距離ｘを入力する。この距離ｘは、縮小率をａとしたとき、次式で求めることができる。
【０００７】
【数２】
2004227485.tif 000004
【０００８】
この数式（２）によって求めた距離ｘが、距離ｘ入力端子１１から距離演算部１２に入力される。距離演算部１２は、補間に用いるＸ方向の４画素について着目座標ＴＰまでの距離を、距離ｘによって演算して求める。各画素までの距離は、図６に示すように、Ｘ０＝１＋ｘ、Ｘ１＝ｘ、Ｘ２＝１−ｘ、Ｘ３＝２−ｘ、の各式によって求められ、これらはそれぞれ図７に示す領域０〜３に対応しており、以下、領域毎に補間係数を演算する。
求めた距離Ｘ０、Ｘ１、Ｘ２、Ｘ３は、それぞれ、係数メモリ０アドレス生成部１３、係数メモリ１アドレス生成部１４、係数メモリ２アドレス生成部１５、係数メモリ３アドレス生成部１６に入力される。係数メモリ０アドレス生成部１３、係数メモリ１アドレス生成部１４、係数メモリ２アドレス生成部１５、係数メモリ３アドレス生成部１６のそれぞれでは、入力された距離Ｘ０、Ｘ１、Ｘ２、Ｘ３に対応したアドレスを生成して、それぞれ係数メモリ０選択部１７、係数メモリ１選択部１８、係数メモリ２選択部１９、係数メモリ３選択部２０に出力する。
【０００９】
係数メモリ０選択部１７、係数メモリ１選択部１８、係数メモリ２選択部１９、係数メモリ３選択部２０では、それぞれ入力されたアドレスに基づいてフィルタ係数を選択して、フィルタ係数０出力端子２４、フィルタ係数１出力端子２５、フィルタ係数２出力端子２６、フィルタ係数３出力端子２７にそれぞれ出力する。これらの係数メモリは、フィルタ係数のデータが書き込まれたＬＵＴとなっており、このデータは、縮小率の変化に合わせて書き換えられるようになっている。具体的には、縮小率ａ入力端子２１からの縮小率ａが外部メモリインタフェース２２に入力されると、外部メモリインタフェース２２は外部メモリ２３に縮小率ａに基づくアドレスを出力し、外部メモリ２３では、そのアドレスによって指定されたフィルタ係数のデータを外部メモリインタフェース２２に出力する。外部メモリインタフェース２２は、この縮小率ａに基づくフィルタ係数のデータを係数メモリ０選択部１７、係数メモリ１選択部１８、係数メモリ２選択部１９、係数メモリ３選択部２０のそれぞれに出力して上書きする。
【００１０】
このように、図８の補間係数生成回路によれば、画像を縮小するときに縮小率ａの変化に応じて外部メモリ２３からフィルタ係数のデータを読み出して、縮小率毎に最適なフィルタ係数を使用できるようにしたので、数式（１）のみを用いて画像を縮小する場合の不具合を解消することができる。
【００１１】
また、３次畳み込み内挿法を用いた従来例として、特許文献１に示すものがあり、この特許文献１では、３次畳み込み内挿法（キュービックフィルタ方式）を用いた基本的な画素数変換方法を説明するとともに、文字等の離散的な情報を含む画像に対して３次畳み込み内挿法を適用する場合に、その画質を向上させる方法を提案している。
【００１２】
【特許文献１】
特開２０００−２０９４３９号公報
【００１３】
【発明が解決しようとする課題】
前記図８の補間係数生成回路は、縮小率ａの変化に応じて外部メモリ２３からフィルタ係数のデータを読み出して、縮小率毎に最適なフィルタ係数を使用できるようにしたもので、画像を縮小する場合の不具合を解消することができるが、縮小率ａがライン毎、又は、ドット毎に変化した場合、その都度外部メモリ２３から読み出さなければならず、フィルタ係数のアクセスと転送に時間がかかってしまい処理できない場合が生じるという問題があった。
また、特許文献１記載の発明も、文字等の離散的な情報を含む画像に対して３次畳み込み内挿法を適用して画質を向上させるためのもので、縮小率ａがライン毎、又は、ドット毎に変化した場合に対応する具体的な方法は記載していない。
【００１４】
本発明は、上記問題点に鑑みなされたもので、縮小率ａを反映させたフィルタ係数を回路内部で生成することで、縮小率ａがライン毎、又は、ドット毎に変化しても対応できる補間係数生成回路を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】
本発明は、着目座標ＴＰから近傍画素までの距離を入力する距離入力端子と、距離入力端子からの距離を用いて着目座標ＴＰの周囲に存在する入力画像の各画素の着目座標ＴＰまでの距離を演算する距離演算部と、距離演算部で求めた各距離の値に対して縮小率ａを乗算する乗算器と、この乗算器に縮小率ａを入力する縮小率ａ入力端子と、係数メモリからフィルタ係数を選択するためのアドレスを前記乗算器の各出力を用いて生成する係数メモリアドレス生成部と、生成したアドレスを用いてフィルタ係数を選択する係数メモリ選択部と、選択したフィルタ係数を正規化して出力する正規化部とを具備してなることを特徴とする補間係数生成回路である。
【００１６】
このような構成とすることで、従来回路において問題点であった、外部メモリに対してのフィルタ係数のアクセスと外部メモリからのデータの転送に時間がかかってしまい縮小処理ができないというようなことはなく、縮小率ａがライン毎、又は、ドット毎に変化しても問題なく対応することができる。
【００１７】
【発明の実施の形態】
本発明の実施の形態を図面に基づいて説明する。
図１に示すのは、本発明による補間係数生成回路のＸ方向の係数生成回路を示したブロック図である。この図１において、１１は、距離ｘ入力端子であり、着目座標ＴＰの手前側で最も近い原画像の画素からの距離ｘを入力する。この距離ｘは、縮小率をａとしたとき、前記数式（２）で求めることができる。この数式（２）によって求めた距離ｘが、距離ｘ入力端子１１から距離演算部１２に入力される。距離演算部１２は、補間に用いるＸ方向の４画素について着目座標ＴＰまでの距離を、距離ｘによって演算して求める。各画素までの距離は、図６に示すように、Ｘ０＝１＋ｘ、Ｘ１＝ｘ、Ｘ２＝１−ｘ、Ｘ３＝２−ｘ、の各式によって求められ、これらはそれぞれ図７に示す領域０〜３に対応しており、以下、領域毎に補間係数を演算する。求めた距離Ｘ０、Ｘ１、Ｘ２、Ｘ３は、後段の乗算器２８に入力される。
【００１８】
乗算器２８では、入力された距離Ｘ０、Ｘ１、Ｘ２、Ｘ３に対してそれぞれ縮小率ａを乗算して、そのそれぞれの乗算結果は、係数メモリ０アドレス生成部２９、係数メモリ１アドレス生成部３０、係数メモリ２アドレス生成部３１、係数メモリ３アドレス生成部３２に入力される。この乗算器２８には、縮小率ａ入力端子２１からの縮小率ａが入力されており、縮小率ａの変化は即座に乗算器２８に反映され、その変化後の縮小率ａは、直後の距離Ｘ０、Ｘ１、Ｘ２、Ｘ３の演算結果に乗算される。この様な構成をとっているため、ライン毎、又は、ドット毎に縮小率ａが変化しても、その変化を反映させたフィルタ係数を選択することができる。
【００１９】
係数メモリ０アドレス生成部２９、係数メモリ１アドレス生成部３０、係数メモリ２アドレス生成部３１、係数メモリ３アドレス生成部３２のそれぞれでは、入力された距離Ｘ０、Ｘ１、Ｘ２、Ｘ３に対応したアドレスを生成して、それぞれ係数メモリ０選択部３３、係数メモリ１選択部３４、係数メモリ２選択部３５、係数メモリ３選択部３６に出力する。
【００２０】
係数メモリ０選択部３３、係数メモリ１選択部３４、係数メモリ２選択部３５、係数メモリ３選択部３６では、予めアドレスに対応したフィルタ係数を書き込んでおき、それぞれ入力されたアドレスに基づいてフィルタ係数の候補としてＫ０〜Ｋ３を選択して出力する。ここで選択されたフィルタ係数の候補は、正規化部３７に入力されて正規化された後、フィルタ係数０出力端子２４、フィルタ係数１出力端子２５、フィルタ係数２出力端子２６、フィルタ係数３出力端子２７からそれぞれ出力される。
【００２１】
前記正規化部３７は、それぞれ独立して選択されたフィルタ係数の候補であるＫ０〜Ｋ３の合計が１になるように正規化処理を行うためのもので、正規化部３７の構成は、図２に示すようなものである。この図２において、係数メモリ０選択部３３、係数メモリ１選択部３４、係数メモリ２選択部３５、係数メモリ３選択部３６から入力されたＫ０〜Ｋ３は、それぞれ乗算器３８に入力されるとともに、加算器３９に入力される。加算器３９では、Ｋ０〜Ｋ３の合計を演算して求め、その合計値を後段のアドレス生成部４０に出力する。アドレス生成部４０では、入力されたＫ０〜Ｋ３の合計値に対応したアドレスを生成して後段の正規化用逆数メモリ４１に出力する。正規化用逆数メモリ４１には、予めＫ０〜Ｋ３の合計値の逆数となりそうな候補が複数記憶されていて、アドレス生成部４０からのアドレスによって、入力されたＫ０〜Ｋ３合計値の逆数を選択して、前記乗算器３８に出力する。乗算器３８では、正規化用逆数メモリ４１から入力されたＫ０〜Ｋ３の合計値の逆数をＫ０〜Ｋ３のそれぞれに乗算して、フィルタ係数０出力端子２４、フィルタ係数１出力端子２５、フィルタ係数２出力端子２６、フィルタ係数３出力端子２７からそれぞれ出力する。これにより、フィルタ係数０〜３の合計は１となる。
【００２２】
上記図１の回路は、Ｘ方向の補間係数生成回路の構成を示したものであるが、Ｙ方向についても同様の構成によって補間係数を生成して、Ｘ方向とＹ方向の両者の補間係数を用いて画像補間を行う。
【００２３】
このような構成において、フィルタ係数を生成して画像を縮小する場合について、具体例として、縮小率ａ＝０．６２５を用いた場合について説明する。
先ず、距離ｘ入力端子１１から入力される距離ｘは、前記数式（２）を用いて演算されるが、ここで、縮小率ａ＝０．６２５とし、ｎ＝０、１、２、３、・・・として距離ｘを求めると、ｘ＝０、ｘ＝０．６、ｘ＝０．２、ｘ＝０．８、ｘ＝０．４、ｘ＝０、ｘ＝０．６、・・・・というように、周期的に変化している。これらの距離ｘを用いてそれぞれ距離演算部１２で距離Ｘ０、Ｘ１、Ｘ２、Ｘ３を求めて、それぞれの距離に応じたフィルタ係数を生成する。
【００２４】
ここで、本発明による補間係数生成回路においては、図１を用いて説明したように、距離演算部１２の後段に乗算器２８を設け、求めた距離Ｘ０、Ｘ１、Ｘ２、Ｘ３に対して縮小率ａを乗算したものを用いてフィルタ係数を選択している。つまり、上記数式（１）において、変数ｔの換わりにｔ×ａを変数として以下の式を用いて演算を行う。
【００２５】
【数３】
2004227485.tif 000005
【００２６】
求めた距離Ｘ０、Ｘ１、Ｘ２、Ｘ３を従来回路のように数式（１）を用いてフィルタ係数を生成した場合のデータを図９（ａ）に、本発明の数式（３）を用いてフィルタ係数を生成した場合のデータを図９（ｂ）に示す。
また、この図９（ａ）と図９（ｂ）のデータを同一のグラフにプロットしたものを図３に示す。横軸はフィルタ係数の個数であり、縦軸はフィルタ係数の大きさである。この図３のグラフを見てみると、従来の方法で求めたフィルタ係数の分布に比べて、本発明の方法で求めたフィルタ係数の分布の方が、数値が高い位置に分布していることが分かる。
【００２７】
この図３で示した従来のフィルタ係数と本発明のフィルタ係数について、それぞれ離散フーリエ変換して、縦軸にゲイン、横軸に正規化周波数としてフィルタ特性をとったグラフを図４に示す。この図４のフィルタ特性を見てみると、遮断周波数０．０６２５における減衰量は、従来例では略０ｄＢの減衰で、本発明では約６ｄＢの減衰となっており、本発明の方が理想的なフィルタ特性になっていることが分かる。
上記は縮小率ａ＝０．６２５の場合を例として説明したが、このフィルタ特性については、縮小率ａの値に拘わらず、本発明回路の方が理想的特性となる。
【００２８】
このように、図１に示す本発明の補間係数生成回路を用いて生成したフィルタ係数は、従来の方法で生成したフィルタ係数に比べて理想的な特性となるため、従来回路に比べて、図１に示した回路で生成したフィルタ係数を用いて画像補間を行った方が画質は向上する。
また、縮小率ａがライン毎、又は、ドット毎に変化した場合でも、図１に示す回路では、距離演算部１２からの距離Ｘ０、Ｘ１、Ｘ２、Ｘ３に対して乗算器２８で縮小率ａを乗算するのみであるため、従来回路のように、フィルタ係数のアクセスと転送に時間がかかってしまい処理できないというようなことは、本発明の回路においては発生することはなく、縮小率ａがライン毎、又は、ドット毎に変化しても問題なく対応することができる。
【００２９】
前記実施例においては、図１に示す補間係数生成回路を用いて補間係数を生成する方法について説明したが、さらに、外部メモリにアクセスして画像の種類によってフィルタ係数を変えるような構成にしてもよい。詳しくは、図５を用いて説明する。
【００３０】
図５において、距離ｘ入力端子１１、距離演算部１２、乗算器２８、縮小率ａ入力端子２１、係数メモリ０アドレス生成部２９、係数メモリ１アドレス生成部３０、係数メモリ２アドレス生成部３１、係数メモリ３アドレス生成部３２の構成は、前記実施例と同様であり、距離ｘ入力端子１１から入力された距離ｘを用いて距離演算部１２で距離Ｘ０、Ｘ１、Ｘ２、Ｘ３を演算し、この距離Ｘ０、Ｘ１、Ｘ２、Ｘ３に対して乗算器２８で縮小率ａを乗算した後、それぞれ係数メモリ０アドレス生成部２９、係数メモリ１アドレス生成部３０、係数メモリ２アドレス生成部３１、係数メモリ３アドレス生成部３２で距離に応じたアドレスを生成する。ここで生成した各アドレスは、それぞれ後段の係数メモリ０選択部４２、係数メモリ１選択部４３、係数メモリ２選択部４４、係数メモリ３選択部４５に入力される。
係数メモリ０選択部４２、係数メモリ１選択部４３、係数メモリ２選択部４４、係数メモリ３選択部４５では、それぞれ入力されたアドレスに基づいてフィルタ係数を選択して、後段の正規化部３７に出力する。
【００３１】
この図５の特徴的なところは、選択されるフィルタ係数が外部メモリインタフェース４６に入力される画像の種類の情報に基づいて、外部メモリ４７から適宜選択して各係数メモリ選択部に上書きされるようになっていることである。
【００３２】
外部メモリ４７には、予め複数のフィルタ係数のデータが記憶されており、そのデータは、動画用フィルタ係数、静止画用フィルタ係数、自然画用フィルタ係数、テキスト画用フィルタ係数などのように、画像の種類毎に記憶されている。これらのフィルタ係数のデータには、それぞれアドレスが割り振られており、外部メモリインタフェース４６からアドレス指定があった場合には、そのアドレスに対応したフィルタ係数のデータを外部メモリインタフェース４６に出力する。
【００３３】
外部メモリインタフェース４６には、画像情報入力端子４８から画像の種類の情報が入力され、ここで入力される画像情報は、例えば、動画、静止画、自然画、テキスト画などの情報であり、入力された画像情報が各係数メモリ選択部に書き込まれたものと異なるときは、非映像期間に外部メモリ４７にアクセスしてその画像に適したフィルタ係数のデータを読み込み、各係数メモリ選択部に上書きする。
【００３４】
上記図５の回路は、Ｘ方向の補間係数生成回路の構成を示したものであるが、Ｙ方向についても同様の構成によって補間係数を生成して、Ｘ方向とＹ方向の両者の補間係数を用いて画像補間を行う。
【００３５】
このような構成とすることで、例えば、テキスト画が入力された場合には、テキスト画用フィルタ係数を用いて画像の補間を行えるため、輪郭を強調した画像を得ることができ、逆に、自然画が入力された場合には、滑らかな変化の画像補間を行うことができる。
また、外部メモリインタフェース４６が外部メモリ４７にアクセスするのは、非映像期間の１回のみで、映像期間中はアクセスしない構成となっているので、図８に示す従来回路での問題点であった外部メモリへのアクセスとデータの転送に時間がかかってしまい処理できないというようなことは、本発明においては発生せず、課題に対しての影響はない。
【００３６】
【発明の効果】
請求項１記載の発明によれば、着目座標ＴＰから近傍画素までの距離を入力する距離入力端子と、距離入力端子からの距離を用いて着目座標ＴＰの周囲に存在する入力画像の各画素の着目座標ＴＰまでの距離を演算する距離演算部と、距離演算部で求めた各距離の値に対して縮小率ａを乗算する乗算器と、この乗算器に縮小率ａを入力する縮小率ａ入力端子と、係数メモリからフィルタ係数を選択するためのアドレスを前記乗算器の各出力を用いて生成する係数メモリアドレス生成部と、生成したアドレスを用いてフィルタ係数を選択する係数メモリ選択部と、選択したフィルタ係数を正規化して出力する正規化部とを具備してなるようにしたので、従来回路において問題点であった、外部メモリに対してのフィルタ係数のアクセスと外部メモリからのデータの転送に時間がかかってしまい縮小処理ができないというようなことはなく、確実に縮小処理ができ、また、縮小率ａがライン毎、又は、ドット毎に変化しても問題なく対応することができる。
【００３７】
請求項２記載の発明によれば、着目座標ＴＰから近傍画素までの水平方向の距離ｘを入力する距離ｘ入力端子と、距離ｘ入力端子からの距離ｘを用いて着目座標ＴＰの水平方向の周囲４点に存在する入力画像の各画素の着目座標ＴＰまでの距離Ｘ０、Ｘ１、Ｘ２、Ｘ３を演算する距離演算部と、距離演算部で求めた各距離Ｘ０、Ｘ１、Ｘ２、Ｘ３の値に対して縮小率ａを乗算する乗算器と、この乗算器に縮小率ａを入力する縮小率ａ入力端子と、係数メモリからフィルタ係数を選択するためのアドレスを前記乗算器の各出力を用いて生成する係数メモリアドレス生成部と、生成したアドレスを用いてフィルタ係数を選択する係数メモリ選択部と、選択したフィルタ係数を正規化して出力する正規化部とを具備してなるようにしたので、従来回路において問題点であった、外部メモリに対してのフィルタ係数のアクセスと外部メモリからのデータの転送に時間がかかってしまい縮小処理ができないというようなことはなく、縮小率ａがライン毎、又は、ドット毎に変化しても水平方向のフィルタ係数を生成できる。
【００３８】
請求項３記載の発明によれば、着目座標ＴＰから近傍画素までの垂直方向の距離ｙを入力する距離ｙ入力端子と、距離ｙ入力端子からの距離ｙを用いて着目座標ＴＰの垂直方向の周囲４点に存在する入力画像の各画素の着目座標ＴＰまでの距離Ｙ０、Ｙ１、Ｙ２、Ｙ３を演算する距離演算部と、距離演算部で求めた各距離Ｙ０、Ｙ１、Ｙ２、Ｙ３の値に対して縮小率ａを乗算する乗算器と、この乗算器に縮小率ａを入力する縮小率ａ入力端子と、係数メモリからフィルタ係数を選択するためのアドレスを前記乗算器の各出力を用いて生成する係数メモリアドレス生成部と、生成したアドレスを用いてフィルタ係数を選択する係数メモリ選択部と、選択したフィルタ係数を正規化して出力する正規化部とを具備してなるようにしたので、従来回路において問題点であった、外部メモリに対してのフィルタ係数のアクセスと外部メモリからのデータの転送に時間がかかってしまい縮小処理ができないというようなことはなく、縮小率ａがライン毎、又は、ドット毎に変化しても垂直方向のフィルタ係数を生成できる。
【００３９】
請求項４記載の発明によれば、係数メモリ選択部は、外部メモリインタフェースによって書き換え可能なルックアップテーブル構造とし、外部メモリインタフェースは、入力される画像情報を基に外部メモリから最適なフィルタ係数のデータを選択して、係数メモリ選択部に対して出力して上書きするようにしたので、画像の種類に合わせて最適なフィルタ係数のデータを選択することができる。
【００４０】
請求項５記載の発明によれば、正規化部は、入力された各フィルタ係数を加算する加算器と、前期加算器の出力に対応したアドレスを生成するアドレス生成部と、前記アドレスに対応した加算結果の逆数を出力する正規化用逆数メモリと、前記正規化用逆数メモリの出力と前記入力された各フィルタ係数とを乗算する乗算器とからなるようにしたので、正規化されたフィルタ係数を得ることができる。
【図面の簡単な説明】
【図１】本発明による補間係数生成回路のうち、水平方向の補間係数生成回路の構成の一実施例を示したブロック図である。
【図２】図１の回路における正規化部３７の構成を示したブロック図である。
【図３】図９（ａ）に示す従来回路で生成したフィルタ係数と、図９（ｂ）に示す本発明回路で生成したフィルタ係数のデータを、同一グラフ上にそれぞれプロットした特性曲線図である。
【図４】図３及び図９に示す従来回路によるフィルタ係数と本発明回路によるフィルタ係数とについて、それぞれ離散フーリエ変換を行ってフィルタ特性としてグラフにした特性曲線図である。
【図５】本発明の他の実施例としての補間係数生成回路のうち、水平方向の補間係数生成回路の構成の一実施例を示したブロック図である。
【図６】３次畳み込み内挿法において、着目座標ＴＰの周囲１６画素を用いて画像補間を行う場合の距離の演算方法を示した概念図である。
【図７】従来回路における着目座標ＴＰからの距離ｔとフィルタ係数との関係を示した特性曲線図である。
【図８】従来の補間係数生成回路のうち、水平方向の補間係数生成回路の構成を示したブロック図である。
【図９】（ａ）は、従来回路に基づき数式（１）を用いて生成したフィルタ係数のデータを示した図であり、図９（ｂ）は、本発明回路で縮小率ａ＝０．６２５として生成したフィルタ係数のデータを示した図である。
【符号の説明】
１１…距離ｘ入力端子、１２…距離演算部、１３…係数メモリ０アドレス生成部、１４…係数メモリ１アドレス生成部、１５…係数メモリ２アドレス生成部、１６…係数メモリ３アドレス生成部、１７…係数メモリ０選択部、１８…係数メモリ１選択部、１９…係数メモリ２選択部、２０…係数メモリ３選択部、２１…縮小率ａ入力端子、２２…外部メモリインタフェース、２３…外部メモリ、２４…係数０出力端子、２５…係数１出力端子、２６…係数２出力端子、２７…係数３出力端子、２８…乗算器、２９…係数メモリ０アドレス生成部、３０…係数メモリ１アドレス生成部、３１…係数メモリ２アドレス生成部、３２…係数メモリ３アドレス生成部、３３…係数メモリ０選択部、３４…係数メモリ１選択部、３５…係数メモリ２選択部、３６…係数メモリ３選択部、３７…正規化部、３８…乗算器、３９…加算器、４０…アドレス生成部、４１…正規化用逆数メモリ、４２…係数メモリ０選択部、４３…係数メモリ１選択部、４４…係数メモリ２選択部、４５…係数メモリ３選択部、４６…外部メモリインタフェース、４７…外部メモリ、４８…画像情報入力端子。
【図１】
2004227485.tif 000006
【図２】
2004227485.tif 000007
【図３】
2004227485.tif 000008
【図４】
2004227485.tif 000009
【図５】
2004227485.tif 000010
【図６】
2004227485.tif 000011
【図７】
2004227485.tif 000012
【図８】
2004227485.tif 000013
【図９】
2004227485.tif 000014