(57)【要約】【課題】マルチチップモジュールのパッケージ封止後の不良は、良品ベアチップの歩留ロスを発生させる。【解決手段】ベアチップ１０３、１０４間で接続されるべきパッド間の結線をあらかじめプローブカード１０２上で電気的に接続し、擬似的にマルチチップモジュールとして検査し、ワイヤリング及びパッケージ封止前に、消費電流、ファンクションテスト、ＡＣテストなどのマルチチップモジュール不良を事前にリジェクトすることで、歩留ロスを低減できる。【選択図】  図１
2004271428.tif 000002
【特許請求の範囲】
【請求項１】
複数のベアチップで構成されるマルチチップモジュールのテストシステムにおいて、
前記複数のベアチップのボンディングパッドとコンタクトするプローブからの入出力信号を前記複数のベアチップで構成される前記マルチチップモジュールと等価に接続するプローブカードと、
前記プローブカードを経由して、前記マルチチップモジュールに検査情報を入力し、前記マルチチップモジュールから出力される検査情報と期待値動作情報との比較判定を行うテスト装置とを備えた、
ワイヤリング及びパッケージ封止前に前記マルチチップモジュールの検査を行うテストシステム。
【請求項２】
前記複数のベアチップが互いに重ならずに平面上に最近接配置されるよう固定するベアチップソケットもしくはベアチップステージをさらに備えた、
請求項１に記載のテストシステム。
【請求項３】
前記複数のベアチップが再剥離可能に積層された状態に固定するベアチップステージをさらに備え、
前記プローブカードは、積層された前記複数のベアチップのボンディングパッド毎に前記プローブのＺ軸方向の高さを調整できる、
請求項１に記載のテストシステム。
【請求項４】
前記ベアチップソケットもしくはベアチップステージは、前記テスト装置の比較判定結果に従って移動され、前記複数のベアチップのうち、１つもしくは複数のベアチップを交換し、
前記テスト装置は前記マルチチップモジュールの再検査を行う、
請求項２に記載のテストシステム。
【請求項５】
交換される前記１つもしくは複数のベアチップは不良品である、
請求項４に記載のテストシステム。
【請求項６】
交換される前記１つもしくは複数のベアチップは良品である  、請求項４に記載のテストシステム。
【請求項７】
前記マルチチップモジュールの再検査を複数回実行する、
請求項４に記載のテストシステム。
【請求項８】
前記プローブカードは、前記複数のベアチップ単体の接続と前記マルチチップモジュールと等価の接続とを切り換えるリレー装置を備えた、
請求項４に記載のテストシステム。
【請求項９】
前記リレー装置はメカニカルリレーである、
請求項８に記載のテストシステム。
【請求項１０】
前記リレー装置は半導体リレーである、
請求項８に記載のテストシステム。
【請求項１１】
前記リレー装置は前記テスト装置により制御される、
請求項８に記載のテストシステム。
【請求項１２】
前記テスト装置は、前記プローブカードを適用することで、前記複数のベアチップ個別の検査と前記マルチチップモジュールの検査を独立に実施できる、
請求項８に記載のテストシステム。
【請求項１３】
前記テスト装置は、前記プローブカードを適用することで、前記複数のベアチップの検査を個別に実施できる、
請求項８に記載のテストシステム。
【請求項１４】
前記テスト装置は、前記プローブカードを適用することで、前記複数のベアチップの検査を同時に実行できる、
請求項１３に記載のテストシステム。
【請求項１５】
前記テスト装置は、前記プローブカードを適用することで、前記複数のベアチップ個別の検査と前記マルチチップモジュールの検査を連続して実行できる、
請求項１２に記載のテストシステム。
【請求項１６】
前記ベアチップソケットまたはベアチップステージの位置制御及び雰囲気温度制御を行うプローバ装置をさらに備える、
請求項８に記載のテストシステム。
【請求項１７】
前記テスト装置は、前記プローバ装置をＧＰＩＢ制御することで、ベアチップソケットまたはベアチップステージの位置及び雰囲気温度を変更し、前記比較判定結果の不良情報を格納するメモリをさらに備える、
請求項１６に記載のテストシステム。
【請求項１８】
前記ベアチップソケットは、行方向及び列方向に複数個配置され、Ｘ軸及びＹ軸及びＺ軸方向の位置調整を行える、
請求項１７に記載のテストシステム。
【請求項１９】
前記ベアチップステージは、前記複数のベアチップを行方向もしくは列方向にカットされたベアチップ群として、接地面の微孔を通じて真空吸着にて固定し、Ｘ軸及びＹ軸及びＺ軸方向の調整に加えて、角度を示すΘ方向の調整も行える、
請求項１７に記載のテストシステム。
【請求項２０】
前記ベアチップステージは、前記テスト装置の前記比較判定結果に同期して個別にスキャン制御されることで、前記マルチチップモジュールの第一の検査を実施する、
請求項１７に記載のテストシステム。
【請求項２１】
前記ベアチップステージは、前記テスト装置に格納された前記不良情報に従って非同期に制御されることで、前記マルチチップモジュールの再検査を前記第一の検査に続いて実施する、
請求項２０に記載のテストシステム。
【請求項２２】
前記プローブカードは、前記ベアチップソケットまたはベアチップステージの配列に従って２次元に構成され、複数の前記マルチチップモジュールを同時に検査できる、
請求項１に記載のテストシステム。
【請求項２３】
複数のベアチップのボンディングパッドと接触するプローブからの入出力信号を前記複数のベアチップで構成されるマルチチップモジュールと等価の接続か前記複数のベアチップ単体の接続かを切り換えるリレー装置を有するプローブカードと、前記プローブカードを経由して、前記マルチチップモジュールに検査情報を入力し、前記マルチチップモジュールから出力される検査情報と期待値動作情報との比較判定を行うテスト装置と、前記テスト装置の比較判定結果によりベアチップソケットまたはベアチップステージの位置の自動制御を実施するプローバ装置とを備えるテストシステムにより、前記複数のベアチップ単体の第一の検査と前記マルチチップモジュールの第二の検査を連続して実施する第一の工程と、
前記第一の検査または前記第二の検査のいずれかにおいて、前記比較判定結果に従い、前記ベアチップソケットまたはベアチップステージの位置を自動制御することで、前記複数のベアチップのうち、１つもしくは複数のベアチップを交換し、前記マルチチップモジュールの前記複数のベアチップの組み合わせを変更した後に、前記マルチチップモジュールの再検査をする第二の工程と、
前記第一の工程または前記第二の工程において、良品判定されたマルチチップモジュールのみをパッケージ封止する第三の工程とを備えた、マルチチップモジュールの製造方法。
【請求項２４】
前記第一の工程の前記第二の検査及び前記第二の工程の再検査の前に、バーンインスクリーニング用のストレス印加を行う工程をさらに備えた、
請求項２３に記載のマルチチップモジュールの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マルチチップモジュールの歩留ロスを低減し、効率的に製造するためのテストシステム及びその製造方法に関する。
【０００２】
【従来の技術】
近年のデジタルネットワーク情報社会の進化を受け、デジタル家電や携帯情報端末を中心とした電子機器における半導体のシステム化（いわゆるシステム・オン・チップ）がますます進展してきている。電子機器の多機能化や高性能化を支えるＳｏＣ（システム・オン・チップ）ではあるが、高機能化ゆえの開発期間の長期化や、様々なシステム機能を一つのチップに統合するための開発リスクが問題となってきている。そこで、ＳｏＣと同等の機能を短期間、低コストで実現できる可能性を秘めるマルチチップモジュールが注目されている。マルチチップモジュールは、複数のＬＳＩを単一のパッケージに封止してシステム化を実現する技術であり、最終的にはＳｏＣと同等の機能を低コストで供給することを目的とする。マルチチップモジュールの技術開発は、構造・実装技術が主であり、特に検査関連技術についてはまだ過渡期といえる状況である。
【０００３】
マルチチップモジュールのパッケージの構造については、チップレベル型、パッケージレベル型、ウエハーレベル型、プレーンマルチチップパッケージ型とあるが、代表的なチップレベル型の積層タイプのマルチチップモジュールについて、図面を参照しながら説明する。
【０００４】
図２２は、従来の積層型マルチチップモジュールのテストシステム２２３０の側面図である。ここで、マルチチップモジュールの中でも、複数のベアチップ２２００、２２０１を１つのパッケージに搭載する形態を、特にシステム・イン・パッケージ（以降、ＳｉＰ）と呼ぶ。
【０００５】
ＳｉＰは、リードフレーム２２０３上にダイスボンドされたベアチップＢ２２０１に別のベアチップＡ２２００が積層され、さらにベアチップ間の接続されるべきボンディングパッド間をワイヤー２２０２でボンディングした状態でマルチチップモジュール２２１０にパッケージ封止された構造を特徴とする。
【０００６】
図２３は、ＳｉＰを含む従来のマルチチップモジュールに係るテストフローである（例えば、特許文献１または特許文献２参照。）。図２３に記載のテストフローは、ベアチップＡを検査するフローＦ２３００、ベアチップＢを検査するフローＦ２３１０、マルチチップモジュールを検査するフローＦ２３２０から構成されており、マルチチップモジュールが２つのベアチップから構成されている場合についての説明である。
【０００７】
まず、ベアチップＡ２２００を検査するフローＦ２３００は、ステップＳ２３０１においてベアチップＡとしての検査を実施され、ステップＳ２３０２において期待値動作と比較判定して、不良となったものはステップＳ２３０３にて廃棄される。一方、ステップＳ２３０２において良品になったもののみがステップＳ２３０４において良品判定される。
【０００８】
同じく、ベアチップＢ２２０１を検査するフローＦ２３１０は、ステップＳ２３１１においてベアチップＢとしての検査を実施され、ステップＳ２３１２において期待値動作と比較判定して、不良となったものはステップＳ２３１３にて廃棄される。一方、ステップＳ２３１２において良品になったもののみがステップＳ２３１４において良品判定される。
【０００９】
次に、マルチチップモジュール２２１０として検査するフローＦ２３２０は、ステップＳ２３０４において良品判定されたベアチップＡと、ステップＳ２３１４において良品判定されたベアチップＢとを、ステップＳ２３２１において、マルチチップモジュールとして積層するよう配置し、ワイヤリング及びパッケージ封止をすることで、マルチチップモジュール２２１０に成型される。次に、ステップＳ２３２２において、マルチチップモジュールとして検査される。これは、テスト装置２２２０からの検査情報２２２１をリードフレーム２２０３を通じて、ベアチップＢのみならず、ワイヤー２２０２を経由してベアチップＡにも入出力することで実施される。また、ステップＳ２３２３において、期待値動作と比較判定して、不良となったものはステップＳ２３２５にて出荷されずに、ステップＳ２３２３において良品になったもののみがステップＳ２３２４において出荷されて、マルチチップモジュール２２１０の検査は終了する。
【００１０】
【特許文献１】
特開平０８−２３６６９３号公報（第２−３頁、第一図）
【特許文献２】
特開平０６−１８８２９９号公報（第５−７頁、第一図）
【００１１】
【発明が解決しようとする課題】
しかしながら、もともと良品である複数のベアチップ（ＫＧＤ：Ｋｎｏｗ  Ｇｏｏｄ  Ｄｉｅ）をワイヤリング及びパッケージ封止後に、マルチチップモジュールとしてのテストを実施し、不良が発生した場合、特性上問題のないベアチップも不良として廃棄することとなり、ベアチップの不要な製造ロスというコスト的な課題を有している。
【００１２】
【課題を解決するための手段】
上記の課題を解決するために、本発明に係るテストシステムは、複数のベアチップで構成されるマルチチップモジュールのテストシステムにおいて、複数のベアチップのボンディングパッドとコンタクトするプローブからの入出力信号を複数のベアチップで構成されるマルチチップモジュールと等価に接続するプローブカードと、プローブカードを経由して、マルチチップモジュールに検査情報を入力し、マルチチップモジュールから出力される検査情報と期待値動作情報との比較判定を行うテスト装置とを備えている。
【００１３】
上記のテストシステムによれば、実際のワイヤリング及びパッケージ封止をする前に、消費電流、ファンクションテスト、ＡＣテストなどのマルチチップモジュール不良を事前にリジェクトすることで、歩留ロスを低減できる。
【００１４】
また、本発明に係るテストシステムにおいて、複数のベアチップが互いに重ならずに平面上に最近接配置されるよう固定するベアチップソケットもしくはベアチップステージを備えていることが望ましい。
【００１５】
この構成によれば、異なるベアチップの一括コンタクトが可能であり、安価な検査装置にて、擬似マルチチップモジュールとしてテストを行える。
【００１６】
また、本発明に係るテストシステムにおいて、複数のベアチップが再剥離可能に積層された状態に固定するベアチップステージを備え、プローブカードは積層された複数のベアチップのボンディングパッド毎にプローブのＺ軸方向の高さを調整できることが望ましい。
【００１７】
この構成によれば、マルチチップモジュールの一実施例である積層型ＳｉＰに、本発明に係るテストシステムの適用が可能となり、マルチチップモジュール良品となれば、製造工程を継続し、高温下におくことで、剥離不可のマウント状態となり、ＳｉＰのパッケージ封止を完了できる。
【００１８】
また、本発明に係るテストシステムにおいて、ベアチップソケットもしくはベアチップステージは、テスト装置の比較判定結果に従って移動され、複数のベアチップのうち、１つもしくは複数のベアチップを交換し、テスト装置がマルチチップモジュールの再検査ができることが望ましい。
【００１９】
この構成によれば、本来不良チップとして処理されるベアチップを救済し、ベアチップを交換して再検査することで、マルチチップモジュールの歩留ロスを防止することができる。
【００２０】
また、本発明に係るテストシステムにおいて、検査結果に従って交換される１つもしくは複数のベアチップは不良品であることが望ましい。
【００２１】
この構成によれば、微妙なインピーダンス不整合などによりノイズ不良となり、不良処理されるベアチップを救済できる。
【００２２】
また、本発明に係るテストシステムにおいて、検査結果に従って交換される１つもしくは複数のベアチップは良品であることが望ましい。
【００２３】
この構成によれば、ベアチップの組み合わせなどにより、不良チップとして判定されていたベアチップを救済できる。
【００２４】
また、本発明に係るテストシステムにおいて、再検査は複数回実行できるように構成することが望ましい。
【００２５】
この構成によれば、ベアチップの微妙な組み合わせなどに起因するようなマルチチップモジュールの歩留ロスをさらに低減できる。
【００２６】
また、本発明に係るテストシステムにおいて、プローブカードは、複数のベアチップ単体の接続とマルチチップモジュールと等価の接続とを切り換えるリレー装置を含むことが望ましい。
【００２７】
この構成によれば、ベアチップ個別の検査とマルチチップモジュールとしての検査を同じテストシステムにて実行でき、検査コストの低減が図れる。
【００２８】
また、本発明に係るテストシステムにおいて、リレー装置はテスト装置により制御されることが望ましい。
【００２９】
この構成によれば、ベアチップ個別の検査とマルチチップモジュールの検査を外部のプログラムなどで簡便に切り換えて実施することができる。
【００３０】
また、本発明に係るテストシステムにおいて、各ベアチップ個別の検査とマルチチップモジュールの検査は独立に実施できることが望ましい。
【００３１】
この構成によれば、ベアチップ毎に最適なテスタを選択することが可能となり、マルチチップモジュールトータルでの検査コストの低減が図れる。
【００３２】
また、本発明に係るテストシステムにおいて、ベアチップ個別の検査は、複数のベアチップの検査を同時に実行できることが望ましい。
【００３３】
この構成によれば、ベアチップあたりの検査時間が低減でき、検査コストの削減が図れる。
【００３４】
また、本発明に係るテストシステムにおいて、ベアチップ個別の検査とマルチチップモジュールの検査を連続して実行できることが望ましい。
【００３５】
この構成によれば、マルチチップモジュールの検査工程を削減でき、検査時間を大幅に削減できる。
【００３６】
また、本発明に係るテストシステムにおいて、ベアチップソケットまたはベアチップステージの位置制御及び雰囲気温度制御を行うプローバ装置をさらに備えていることが望ましい。
【００３７】
この構成によれば、プローバ装置を制御することで、信頼性の高いマルチチップモジュールの検査が実施できる。
【００３８】
また、本発明に係るテストシステムにおいて、テスト装置は、プローバ装置をＧＰＩＢ制御することで、複数のベアチップの位置制御及び雰囲気温度制御を自動で調整し、比較判定結果の不良情報を格納するメモリを備えることが望ましい。
【００３９】
この構成によれば、温度の変更も含めたテスタなどによる自動制御での信頼性の高いマルチチップモジュールの検査システムを構築できる。
【００４０】
また、本発明に係るテストシステムにおいて、ベアチップソケットは行方向及び列方向に複数個配置されるよう構成され、Ｘ軸及びＹ軸及びＺ軸方向の位置調整を行えることが望ましい。
【００４１】
この構成によれば、ベアチップを交換できる組み合わせが多数となり、マルチチップモジュールにおけるさらなる歩留ロスの低減が図れる。
【００４２】
また、本発明に係るテストシステムにおいて、ベアチップステージは、複数のベアチップを行方向もしくは列方向にカットされたベアチップ群として、接地面の微孔を通じて真空吸着にて固定し、Ｘ軸及びＹ軸及びＺ軸方向の調整に加えて、角度を示すΘ方向の調整も行えることが望ましい。
【００４３】
この構成によれば、ベアチップ群を安定に固定してマルチチップモジュールの検査を実施できる。
【００４４】
また、本発明に係るテストシステムにおいて、ベアチップステージは、テスト装置の前記比較判定結果に同期して個別にスキャン制御されることで、マルチチップモジュールの第一の検査を実施されることが望ましい。
【００４５】
この構成によれば、マルチチップモジュールの検査を自動で実施できる。
【００４６】
また、本発明に係るテストシステムにおいて、ベアチップステージは、テスト装置に格納された不良情報に従って非同期に制御されることで、マルチチップモジュールの再検査を最初のマルチチップモジュールの検査に続いて実施されることが望ましい。
【００４７】
この構成によれば、マルチチップモジュールのテストの終了後に自動で再テストを行える。
【００４８】
また、本発明に係るテストシステムにおいて、プローブカードは、ベアチップソケットまたはベアチップステージの配列に従って２次元に構成され、複数のマルチチップモジュールを同時に検査できることが望ましい。
【００４９】
この構成によれば、一枚のプローブカードで複数のマルチチップモジュールの検査を行え、検査コストの低減が図れる。
【００５０】
また、本発明に係るマルチチップモジュールの製造方法は、複数のベアチップのボンディングパッドと接触するプローブからの入出力信号を複数のベアチップで構成されるマルチチップモジュールと等価の接続か複数のベアチップ単体の接続かを切り換えるリレー装置を有するプローブカードと、プローブカードを経由して、マルチチップモジュールに検査情報を入力し、マルチチップモジュールから出力される検査情報と期待値動作情報との比較判定を行うテスト装置と、テスト装置の比較判定結果によりベアチップソケットまたはベアチップステージの位置自動制御を可能とするプローバ装置とを備えるテストシステムにより、複数のベアチップ単体の第一の検査とマルチチップモジュールの第二の検査を連続して実施する第一の工程と、第一の検査または第二の検査のいずれかにおいて、比較判定結果に従い、ベアチップソケットまたはベアチップステージの位置を自動制御することで、複数のベアチップのうち、１つもしくは複数のベアチップを交換することで、マルチチップモジュールとしてのベアチップの組み合わせを変更し、複数のベアチップまたはマルチチップモジュールの再検査をする第二の工程と、第一の工程または第二の工程において、良品判定されたマルチチップモジュールのみをパッケージ封止する第三の工程とを備えている。
【００５１】
この製造方法によれば、マルチチップモジュールの歩留ロスを低減し、かつマルチチップモジュールを構成するベアチップの組み立てロスをも低減することが可能となる。
【００５２】
また、本発明に係るマルチチップモジュールの製造方法において、第一の工程の第二の検査または第二の工程の再検査の前に、バーンインスクリーニング用のストレス印加を行う工程を備えることが望ましい。
【００５３】
この製造方法によれば、微細プロセスに必須であるバーンインストレス印加まで行い、効率的に信頼性の高いマルチチップモジュールの提供が可能となる。
【００５４】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面を参照しながら説明する。
【００５５】
（実施の形態１）
図１は、実施の形態１における複数のベアチップ間で接続されるべきボンディングパッド間の接続をプローブカード上で行うテストシステムの側面図である。図１において、テストシステム１３０は、プローブカード１０２と、ベアチップＡ１０３、ベアチップＢ１０４、ベアチップソケット１０５、１０６、１０７と、テスト装置２２２０とで構成されている。テスト装置２２２０からの検査情報２２２１が、リードフレームではなく、プローブカード１０２を経由して入出力されるという以外は、従来例と同じである。また、プローブカード１０２上で、各ベアチップのボンディングバッドとコンタクトするプローブ１１０からの入出力信号はプリント配線１００、１０１にて、ベアチップＡ及びベアチップＢから構成されるマルチチップモジュールと等価に接続されている。また、ベアチップソケットは、複数のベアチップＡ１０３、Ｂ１０４に適したそれぞれのベアチップソケット１０５、１０６から構成されているが、ベアチップＡ１０３、Ｂ１０４のチップ厚などが異なる場合などのために、高さ方向を調整するための補助的なベアチップソケット１０７が設けられる場合もある。
【００５６】
図２は、実施の形態１に係る別の実施例であるテストシステムの側面図である。図２において、テストシステム２３０は、プローブカード１０２と、テスト装置２２２０と、ベアチップＡ１０３、ベアチップＢ１０４、ベアチップステージ２０５とで構成されているが、テスト装置２２２０、プローブカード１０２は図１の場合と共通である。ベアチップＡ１０３、ベアチップＢ１０４は、ベアチップステージ２０５上に最近接配置されるので、ベアチップＡ１０３、ベアチップＢ１０４のチップ厚などが異なる場合などのために、プローブ２１０のＺ軸方向の高さが調整可能である。
【００５７】
図３（ａ）は、実施の形態１に係るベアチップを積層した場合の側面図である。ここで、プローブカード３０２を経由して検査情報２２２１が入出力されることは図１の場合と同様である。また、マルチチップモジュール３１２において、ベアチップＡ３１０とベアチップＢ３１１は再剥離可能なテープ３１３によって仮止めされた状態でベアチップステージ３３０の上に固定される。また、プローブカード３０２は、ベアチップＡ３１０とベアチップＢ３１１の個別のボンディングパッド座標にあわせてプローブ３２０を接合し、その入出力信号をプリント配線３００、３０１にて、ベアチップＡ及びベアチップＢから構成されるマルチチップモジュールと等価に接続する。ここで、図３（ｂ）に示したように、ベアチップＡ３１０とベアチップＢ３１１のボンディングパッド面のＺ軸差３４０、３３９をプローブの接続時の角度３３４、３３７と長さ３３５、３３８により微調整することで、プローブを成型している。尚、再剥離可能なテープ３１３は、マルチチップモジュール３１２が良品判定された後に、高温下におくことで剥離不可のマウント状態にできるようしておく。
【００５８】
図４（ａ）は、実施の形態１に係るベアチップを積層した場合の別の側面図である。ここで、ベアチップＡ３１０とベアチップＢ３１１が再剥離可能なテープ３１３によって仮止めされた状態でベアチップステージ３３０の上に固定されることは図３（ａ）と同様である。図４（ａ）においては、ベアチップＡ３１０のボンディングパッドの座標に合わせてプローブ３２０を接合したプローブカードＡ４０７と、ベアチップＢ３１１のボンディングパッドの座標に合わせてプローブ３２０を接合したプローブカードＢ４０６から構成され、両プローブカードとも平行となるよう、支台４０５により固定かつ吊るされた構造となっている。また、図４（ｂ）にあるようにベアチップ間の接続されるべきボンディングパッド間をプローブカード上で電気的にジャンパー線４０１、４００で、ベアチップＡ及びベアチップＢから構成されるマルチチップモジュールと等価に接続している。さらに、支台４０５自身は、Ｘ、Ｙ、Ｚ、Θが調整可能としてある。プローブ３２０の形状は、ベアチップＡ３１０とベアチップＢ３１１のボンディングパッド面のＺ軸差とプローブの接続時の角度と長さによって微調整されることは図３（ｂ）での説明と同様である。
【００５９】
以上の実施の形態１における各テストシステムに共通であるマルチチップモジュールのテストフローについて、図５を用いて説明する。
【００６０】
図５に記載のテストフローは、ベアチップＡを検査するフローＦ２３００、ベアチップＢを検査するフローＦ２３１０、マルチチップモジュールを検査するフローＦ５２０から構成されている。ここで、ベアチップＡを検査するフローＦ２３００とベアチップＢを検査するフローＦ２３１０については、従来例と同じである。
【００６１】
マルチチップモジュールとして検査するフローＦ５２０は、ステップＳ２３０４において良品判定されたベアチップＡと、ステップＳ２３１４において良品判定されたベアチップＢとを、ステップＳ５２１において、擬似的にマルチチップモジュールと検査できるよう最近接配置する。ここで、ステップＳ５２２において、擬似マルチチップモジュールとして検査する。これは、例えば図１において、テスト装置２２２０からの検査情報２２２１をプローブカード１０２を通じて、入出力することで実施される。ここで、プローブカード１０２上で、ベアチップＡ１０３とベアチップＢ１０４がマルチチップモジュールとして構成される場合の接続と等価にプリント配線１００、１０１により接続されていることはいうまでもない。
【００６２】
次に、ステップＳ５２３において、期待値動作と比較判定して、不良となったものはステップＳ５２４にてワイヤリング及びパッケージ封止をしない。これにより、ワイヤリング及びパッケージ封止をする前に、マルチチップモジュールの不良を検知することが可能となり、不良を検知したときはワイヤリング及びパッケージ封止をしないので、余分な製造ロスを防止することが可能となる。
【００６３】
一方で、ステップＳ５２３にて良品になったもののみがステップＳ５２５において、ワイヤリング及びパッケージ封止される。また、ステップＳ５２６において、ワイヤリング及びパッケージ封止されたマルチチップモジュールの接続検査を実行する。良品判定となったものは、ステップＳ５２８において出荷され、マルチチップモジュールの検査は終了する。一方で、ステップＳ５２６において、不良となったものは、ステップＳ５２７にて出荷されずに不良品として扱われる。しかし、一度ステップＳ５２３にて、マルチチップモジュールとしての良品判定をしたものであるので、その発生頻度はステップＳ５２３と比較して圧倒的に低いものとなり、製造ロスを低下させる効果は無視できる程度である。
【００６４】
以上説明したように、実施の形態１におけるテストシステムによれば、ワイヤリング及びパッケージ封止をする前に、消費電流、ファンクションテスト、ＡＣテストなどのマルチチップモジュール不良を事前に検知し、良品のベアチップをも廃棄するという余分な製造ロスを防止することが可能である。本実施の形態においては、マルチチップモジュールを構成するベアチップが２個の場合に限定して説明したが、３個以上の複数個のベアチップで構成される場合にも、適用可能である。また、プローブカード上でベアチップを接続する手段としてプリント配線をあげていたが、ジャンバー線などによる接続やベアチップソケットを固定するテストボードを通じての電気的接続などでも、同様の効果が得られることは明らかである。
【００６５】
（実施の形態２）
図６は、実施の形態２におけるテストシステムの側面図である。図６において、テストシステム６３０は、プローブカード１０２と、ベアチップＡ１０３、ベアチップＢ１０４、ベアチップソケット１０５、１０６、１０７と、テスト装置２２２０と、ベアチップＢ１０４と交換して再検査を実施する目的として配置される別のベアチップＢ６０４とそのべアチップソケット６０６、６０７とで構成されている。ここで、プローブカード１０２と、ベアチップＡ１０３、ベアチップＢ１０４、ベアチップソケット１０５、１０６、１０７と、テスト装置２２２０については、実施の形態１で説明した図１の場合と同じである。また、テスト装置からの比較判定結果６２２に従って、ベアチップＢ１０４、ベアチップソケット１０６、１０７と別のベアチップＢ６０４、べアチップソケット６０６、６０７の交換６２３が行われる。図６においては、ベアチップＢが交換対象となる場合について記載しているが、ベアチップＡが交換される場合についてもまったく同様である。
【００６６】
以上の実施の形態２におけるマルチチップモジュールのテストフローについて、図７を用いて説明する。
【００６７】
図７に記載のテストフローは、ベアチップＡを検査するフローＦ２３００、ベアチップＢを検査するフローＦ２３１０、マルチチップモジュールを検査するフローＦ７２０から構成されている。ここで、ベアチップＡを検査するフローＦ２３００とベアチップＢを検査するフローＦ２３１０については、これまでの説明と同様である。
【００６８】
また、マルチチップモジュールとして検査するフローＦ７２０においても、ステップＳ５２１→ステップＳ５２２→ステップＳ５２３→ステップＳ５２５→ステップＳ５２６→ステップＳ５２８と続いて、ステップＳ５２８において、ステップＳ５２６において良品判定されたマルチチップモジュールを出荷して、検査を終了するまでのフローは図５における実施の形態１の場合と同様である。
【００６９】
一方で、ステップＳ５２３において、マルチチップモジュールが不良と判定された場合、ステップＳ５２４においてワイヤリング及びパッケージ封止しないで、比較判定結果６２２に従って、ステップＳ７２１においてベアチップＢをステップＳ２３１４にて良品判定された別のベアチップＢに交換する。ここで、比較判定結果６２２について、例えばステップＳ５２３における検査内容における不良内容を参照することで、ベアチップＡ、ベアチップＢのどちらに不良となる原因があるのか判別することが可能である。仮に、ベアチップＢ側に不良の原因がある場合、不良であるベアチップＢをステップＳ７２１にて交換することが可能である。この場合、ベアチップＡ側には不良となる原因がないので、別の良品ベアチップＢと交換してフローＦ７２０を再度実行することにより、ベアチップＡの救済が可能となる。また仮に、ベアチップＡ側に不良の原因がある場合でも、良品であるベアチップＢをステップＳ７２１にて交換することが可能である。この場合、ステップＳ５２３においてベアチップＡは不良と判定されたけれども、ベアチップＢとの微妙なタイミング等の組み合わせにより不良となっている可能性があり、また別の良品ベアチップＢと交換してフローＦ７２０を再度実行することにより、同じくベアチップＡを救済できる可能性がある。
【００７０】
図８に記載のテストフローは、実施の形態２のテストシステムにおけるテストフローのまた別の実施例である。図８に記載のテストフローは、ベアチップＡを検査するフローＦ２３００、ベアチップＢを検査するフローＦ２３１０、マルチチップモジュールを検査するフローＦ８２０から構成されている。ここで、ベアチップＡを検査するフローＦ２３００とベアチップＢを検査するフローＦ２３１０については、これまでの説明とまったく同様である。
【００７１】
また、マルチチップモジュールとして検査するフローＦ８２０においても、ステップＳ５２１→ステップＳ５２２→ステップＳ５２３→ステップＳ５２５→ステップＳ５２６→ステップＳ５２８と続いて、ステップＳ５２８において、ステップＳ５２６において良品判定されたマルチチップモジュールを出荷して、検査を終了するまでのフローもこれまでの説明と同様である。
【００７２】
また、ステップＳ５２３において、マルチチップモジュールが不良と判定された場合、ステップＳ５２４においてワイヤリング及びパッケージ封止しないで、比較判定結果６２２に従って、ステップＳ７２１においてベアチップＢをステップＳ２３１４にて良品判定された別のベアチップＢに交換することも図７と同様である。但し、図８における場合は、ステップＳ８２１において、交換の回数を判定することとしている。ステップＳ８２１において、交換の回数が上限を超えていると判定された場合は、ステップＳ８２２にてベアチップを廃棄し、ステップＳ８２１において、交換の回数が上限以内である場合のみに、ステップＳ７２１において、ベアチップＢを交換する。これは、ベアチップＡ側に不良の原因があった場合、良品であるベアチップＢをステップＳ７２１にて交換し、再検査を実施するが、ベアチップＢとの微妙なタイミング等の組み合わせによるベアチップＡの不良を救済しきれない場合に、ベアチップＢを交換する回数に上限を設けるためである。
【００７３】
以上説明したように、実施の形態２のテストシステムによれば、事前に検知したマルチチップモジュール不良に関して、ベアチップの組み合わせを交換してマルチチップモジュールの再検査を実施することで、ベアチップの余分な製造ロスをさらに低減することが可能である。本実施の形態においては、マルチチップモジュールを構成するベアチップが２個の場合に限定して説明したが、３個以上の複数個のベアチップで構成される場合にも、適用可能であることは明らかである。
【００７４】
（実施の形態３）
図９は、実施の形態３におけるテストシステムの側面図である。図９において、テストシステム９３０は、プローブカード９０１と、ベアチップＡ９１０、ベアチップＢ９１１、ベアチップソケット９１２、９１３と、テスト装置９００とで構成されている。ここで、テスト装置９００からの検査情報９２０は、プローブカード９０１上に設置されたリレー装置９０２、９０３、９０４、９０５、９０６、９０７を経由して、プローブ９１４からベアチップＡ９１０、ベアチップＢ９１１のボンディングパッドへと入出力される。ここで、リレー装置９０２、９０３、９０４、９０５、９０６、９０７は、テスト装置９００からのリレー制御信号９２１により、オン・オフが制御される。ここで、ベアチップＡ９１０個別の接続とするためには、リレー装置Ａ９０２とリレー装置Ｃ９０４をオンさせ、リレー装置Ｂ９０３とリレー装置Ｅ９０６をオフさせる。また、ベアチップＢ９１１個別の接続とするためには、リレー装置Ｄ９０５とリレー装置Ｆ９０７をオンさせ、リレー装置Ｅ９０６とリレー装置Ｂ９０３をオフさせる。さらに、マルチチップモジュールの接続として切り換えるには、リレー装置Ａ９０２、リレー装置Ｃ９０４をオフさせ、リレー装置Ｂ９０３、リレー装置Ｄ９０５、リレー装置Ｅ９０６、リレー装置Ｆ９０７はオンさせる。これらのリレー制御により、ベアチップＡ９１０、ベアチップＢ９１１とベアチップで構成されるマルチチップモジュールと等価の接続とを切り換えることが可能となる。ここで、リレー装置の配置、数量やリレー装置の制御の極性に自由度があることは、言うまでもない。
【００７５】
図１０は、実施の形態２におけるリレー装置の構造図であり、メカニカルリレーの基本構造を表している。メカニカルリレー本体１０００の内部は、コイル１００６とスイッチ素子１００４で構成され、コイル１００６の両端は一端がテスト装置９００からのリレー制御信号９２１につながれ、もう一端はＶＳＳが印加される。リレー制御信号９２１による印加電圧により、コイル１００６に磁界が発生し、リレー装置１０００の開閉が制御される仕組みである。リレー装置１０００の電気信号の経路は、両端がテスト装置９００の検査情報９２０と、プローブ９１４に接続しており、テスト装置９００からのリレー制御信号９２１により、電気信号をオンもしくはオフさせる。
【００７６】
図１１は、実施の形態３におけるベアチップ個別に検査を実行する場合のテストシステムの側面図である。図１１において、テストシステム１１３０は、プローブカード９０１と、ベアチップＡ９１０、ベアチップＢ９１１、ベアチップソケット９１２、９１３と、テスト装置１１００とで構成されており、テスト装置１１００以外については、図９と同様である。ここで、一般にテスト装置１１００はベアチップＡ９１０用のメモリプログラム１１０１と、ベアチップＢ用のマイコンプログラム１１０２のように複数の検査プログラムが実行可能である。検査情報９２０及びリレー制御信号９２１は、メモリプログラム１１０１、マイコンプログラム１１０２を通じて、入出力されるという以外は、図９の場合と全く同様であり、検査情報はプローブカード上に設置されたリレー装置を経由して、プローブからベアチップＡ、ベアチップＢのボンディングパッドへと入出力され、リレー制御信号９２１により、リレー装置はオン・オフが制御される。ここで、リレー装置Ａ９０２、リレー装置Ｃ９０４、リレー装置Ｄ９０５、リレー装置Ｆ９０７をオンさせ、リレー装置Ｂ９０３とリレー装置Ｅ９０６をオフさせると、図１１にあるように、ベアチップＡ９１０の検査はプローブ１１２０を通じて、ベアチップＢ９１１の検査はプローブ１１２１を通じて、それぞれ独立にコンタクトし、検査を実行することが可能である。
【００７７】
図１２は、実施の形態３におけるマルチチップモジュールの検査を実行する場合のテストシステムの側面図である。図１２において、テストシステム１２３０は、プローブカード９０１と、ベアチップＡ９１０、ベアチップＢ９１１、ベアチップソケット９１２、９１３と、テスト装置１１００とで構成されており、図１１と全く同様である。ここで、テスト装置１１００はマルチチップモジュール用プログラム１２０２の実行が可能である。また、検査情報１２２２及びリレー制御信号９２１は、マルチチップモジュール用プログラム１２０２を通じて、入出力されるという以外は、図９の場合と全く同様であり、検査情報はプローブカード上に設置されたリレー装置を経由して、プローブからベアチップＡ、ベアチップＢのボンディングパッドへと入出力され、リレー制御信号により、リレー装置のオン・オフが制御される。ここで、リレー装置Ｂ９０３、リレー装置Ｄ９０５、リレー装置Ｅ９０６、リレー装置Ｆ９０７をオンさせ、リレー装置Ａ９０２とリレー装置Ｃ９０４をオフさせると、図１２にあるように、ベアチップＡ９１０とベアチップＢ９１１はマルチチップモジュールを構成した場合と等価に、プローブ１２２０、１２２１により接続され、マルチチップモジュールの検査を実行することが可能となる。ここで、一般にテスト装置１１００がパーサイトシステムである場合、サイトごとにＣＰＵを具備しており、電源、ドライバやＩＯのリソース（以降、リソース）を各ＣＰＵに再配分または再統合することが可能であり、図１１におけるベアチップ個別の検査において、各ベアチップの検査を独立に実施することはもちろん、各ベアチップの検査を並行に実施することが可能である。また、図１１におけるベアチップ個別の検査と図１２におけるマルチチップモジュールとしての検査を独立して連続に実行することもまた可能である。
【００７８】
以上の実施の形態３におけるマルチチップモジュールのテストフローについて、図１３を用いて説明する。
【００７９】
図１３に記載のテストフローは、ベアチップＡ、ベアチップＢを個別に検査するフローＦ１３１０、マルチチップモジュールを検査するフローＦ１３２０から構成されている。ここで、ベアチップＡはメモリベアチップ、ベアチップＢはマイコンベアチップである場合について、以下で説明する。
【００８０】
ベアチップを個別に検査するフローＦ１３１０はまず、ステップＳ１３０１において、リレー装置９０２〜９０７の極性をセットする。これにより、図１１のようにメモリベアチップ９１０とマイコンベアチップ９１１の検査を独立して実行することが可能となる。以降、メモリベアチップ９１０の検査フローでは、ステップＳ１３０２において、メモリベアチップとして検査を行い、ステップＳ１３０３において、期待値動作と比較判定を行う。ステップＳ１３０３にて良品となったものは、ステップＳ１３０５において良品判定され、ステップＳ１３０３にて不良と判定されたものは、ステップＳ１３０４において第一の不良情報として記憶され、以降のマルチチップモジュールとして検査するフローＦ１３２０に移る。また、マイコンベアチップ９１１の検査フローでは、ステップＳ１３０６において、マイコンベアチップとして検査を行い、ステップＳ１３０７において、期待値動作と比較判定を行う。ステップＳ１３０７にて良品となったものは、ステップＳ１３０９において良品判定され、ステップＳ１３０７にて不良と判定されたものは、ステップＳ１３０８において第二の不良情報として記憶され、以降のマルチチップモジュールとして検査するフローＦ１３２０に移る。尚、ステップＳ１３０２以降のメモリベアチップとしての検査フローと、ステップＳ１３０６以降のマイコンベアチップとしての検査フローとは、図１１におけるテスト装置１１００がパーサイトシステムである場合は、メモリプログラム１１０１とマイコンプログラム１１０２の並列動作により、並列して実行することも可能である。
【００８１】
マルチチップモジュールとして検査するフローＦ１３２０は、ステップＳ１３２１において、リレーの極性を変更することで、図１２のようにマルチチップモジュールと等価の接続に切り換えて、マルチチップモジュールとしての検査の実施が可能となる。次に、ステップＳ１３２２において、擬似マルチチップモジュールとして検査する。これは、例えば図１２において、テスト装置１１００からの検査情報１２２２をプローブカード９０１、リレー装置９０３、９０５、９０６、９０７を通じて、プローブ１２２０、１２２１に入出力することで実施される。
【００８２】
次に、ステップＳ１３２３において、期待値動作と比較判定して、ステップＳ１３２３にて良品になったもののみがステップＳ１３２５において、ワイヤリング及びパッケージ封止される。また、ステップＳ１３２６において、ワイヤリング及びパッケージ封止されたマルチチップモジュールの接続検査を実行する。Ｓ１３２６において良品判定となったものは、ステップＳ１３２８において出荷され、ステップＳ１３２６において不良判定となったものは、ステップＳ１３２７にて出荷されずに、マルチチップモジュールの検査は終了する。一方で、ステップＳ１３２３において不良となったものは、ステップＳ１３２４にてワイヤリング及びパッケージ封止をせずに再検査をする。ここで、実際の再検査に向かうフローとしては、まずステップＳ１３３０において、ベアチップの交換の回数を判定する。ステップＳ１３３０において、交換の回数が上限を超えたものについては、ステップＳ１３３１において、ベアチップを廃棄して、検査を終了する。また、ステップＳ１３３０において、交換の回数が上限以下である場合は、ステップＳ１３３２において、ベアチップを交換し、マルチチップモジュールの検査を行うフローＦ１３２０により再検査を実施する。
【００８３】
ここで、ステップＳ１３２２における擬似マルチチップモジュールとしての検査は、マルチチップモジュール用プログラム１２０２を用いて行われるため、ステップＳ１３２３における期待値動作との比較判定も、マルチチップモジュールとしての動作についてのみ判定される。従って、ステップＳ１３２３において、ベアチップを交換する場合に、どちらのベアチップを交換すべきなのかステップＳ１３２３における判定結果だけでは判別がつかない場合がある。そこで、ステップＳ１３０４において記憶している第一の不良情報または、ステップＳ１３０８において記憶している第二の不良情報を使用する。すなわち、第一の不良情報がセットされていない（すなわち、良品）場合で、第二の不良情報がセットされている（すなわち、不良）場合は、マイコンベアチップ９１１が不良として、ステップＳ１３３２にて別のマイコンベアチップに交換して、フローＦ１３２０を行う。もしくは、第一の不良情報がセットされている（すなわち、不良）場合で、第二の不良情報がセットされていない（すなわち、良品）場合に、メモリベアチップ９１０が不良であるのだが、良品であるマイコンベアチップ９１１との微妙なタイミングの相違に起因する不良である可能性を救済するために、ステップＳ１３３２において、別のマイコンベアチップと交換することもありえることは、図８における説明と同様である。
【００８４】
以上説明したように、実施の形態３におけるテストシステムによれば、ベアチップ個別の検査とマルチチップモジュールの検査を、共通の検査治具を用いる共通のテストシステムによって、ベアチップ個別の検査について個別もしくは並列に、またベアチップ個別の検査とマルチチップモジュールの検査とを連続して実施することが可能となり、非常にコスト効率の高いマルチチップモジュールのテストシステムが実現できる。尚、本実施の形態においても、ベアチップが２個から構成されているマルチチップモジュールについて説明したが、これまでと同様に３個以上の複数から構成されていても適用可能である。
【００８５】
（実施の形態４）
図１４は、実施の形態４におけるテストシステムの側面図である。図１４において、テストシステム１４３０は、プローバ装置１４００とテスト装置１４１０で構成されている。また、プローバ装置１４００は、プローブカード１４０１と、それぞれが複数のベアチップを搭載している複数のベアチップソケットまたはベアチップステージ１４０２、１４０３、１４０４を内蔵している。また、テスト装置１４１０は、テスト結果である比較判定結果の不良情報を格納するメモリ１４１１を搭載している。ここで、テスト装置１４１０は、ＧＰＩＢ１４２０による制御にて、プローバ装置１４００を制御し、プローブカード１４０１と複数のベアチップステージ１４０２、１４０３、１４０４が独立に稼動制御できるようになっている。また、ＧＰＩＢ１４２０による制御にて、プローバ装置１４００内の雰囲気温度制御も行うことが出来る。
【００８６】
図１５（ａ）は、プローバ装置１４００に内蔵されたそれぞれが複数のベアチップを搭載したベアチップソケットの平面図である。ここで、ベアチップソケット１５００は、ベアチップＡを一列に並べたベアチップ群Ａ１５０３を、ベアチップソケット１５０１は、ベアチップＢを一列に並べたベアチップ群Ｂ１５０４を、ベアチップソケット１５０２は、ベアチップＣを一列に並べたベアチップ群Ｃ１５０５をそれぞれ搭載している。また、図１５（ｂ）は、各ベアチップソケットの側面図である。各ベアチップソケットは、例えばベアチップソケットＣ１５０２は、ベアチップ群Ｃ１５０５を内部に搭載できるように構成されており、また稼動輪１５１０を備えることにより、Ｘ軸、Ｙ軸、Ｚ軸が調整できるようになっている。
【００８７】
図１６（ａ）は、プローバ装置１４００に内蔵されたそれぞれが複数のベアチップを搭載したベアチップステージ１４０２、１４０３、１４０４の平面図である。ここで、ベアチップステージ１６００は、ベアチップＡを一列に並べたベアチップ群Ａ１５０３を、ベアチップステージ１６０１は、ベアチップＢを一列に並べたベアチップ群Ｂ１５０４を、ベアチップステージ１６０２は、ベアチップＣを一列に並べたベアチップ群Ｃ１５０５をそれぞれ搭載しており、安定して各ベアチップ群を固定するために、真空吸着可能な微孔を各ベアチップステージ上に具備している。また、図１６（ｂ）は、各ベアチップステージの側面図である。ここで、各ベアチップステージは、支持棒１６２１と稼動部１６２０により、Ｘ軸、Ｙ軸、Ｚ軸及び角度方向Θ１６１０が調整できるようになっている。
【００８８】
図１７は、プローブカードの同期スキャン動作の平面図である。このスキャン動作について、図１７及び図１４を用いて説明する。ここで、プローブカード１４０１が、プローバ装置１４００内にベアチップ群Ａ１５０３、ベアチップ群Ｂ１５０４、ベアチップ群Ｃ１５０５を搭載するベアチップソケットまたはべアチップステージ１４０２、１４０３、１４０４を横断する形で固定設置されている。ここで、テスト装置１４１０のＧＰＩＢ１４２０による制御に従って、ベアチップソケットまたはべアチップステージ１４０２、１４０３、１４０４が一斉にＤＵＴ１を測定対象とするよう移動し、テスト装置１４１０において比較判定結果が得られるに従って順番にＤＵＴ（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔｉｎｇ）をスキャンしていく。また、ＤＵＴごとの比較判定結果をテスト装置１４１０内の不良情報格納用メモリ１４１１に蓄える。
【００８９】
図１８（ａ）は、プローブカードの非同期スキャン動作の平面図である。この非同期スキャン動作について、図１８（ａ）及び図１４を用いて説明する。マルチチップモジュールとして不良と判断されたベアチップを集め、再検査を実施する場合において、テスト装置１４１０内の不良情報格納用メモリ１４１１の内容を呼び出し、ベアチップ群Ａ１５０３、ベアチップ群Ｂ１５０４、ベアチップ群Ｃ１５０５を搭載するベアチップソケットまたはべアチップステージ１４０２、１４０３、１４０４を、各ベアチップ群１５０３、１５０４、１５０５における不良ＤＵＴの座標１８００、１８０１、１８０２とプローブカード１４０１との相関位置により、ＧＰＩＢ１４２０による制御にて移動させる。図１８（ｂ）は、図１８（ａ）におけるベアチップソケットまたはべアチップステージ１４０２、１４０３、１４０４の移動後におけるプローブカードの非同期スキャン動作の平面図である。ここで、不良ＤＵＴの座標１８００、１８０１、１８０２とプローブカード１４０１との相関位置に差がなくなるように非同期に制御することが可能である。すなわち、テスト装置１４１０による自動制御で一連のマルチチップモジュールの検査実行後に、別のベアチップと組み合わせを変更して、再検査を行うことが可能となる。
【００９０】
図１９（ａ）は、複数のベアチップの同時検査が可能であるプローブカードの平面図である。プローブカード１９００は、ベアチップＡ１９０１とベアチップＢ１９０２が最近接で配置されている状態において、各ベアチップの座標に最適化された構造となっており、これまでに説明してきたものである。一方で、図１９（ｂ）は、複数のマルチチップモジュールの同時検査が可能であるプローブカードの平面図である。ここで、プローブカード１９１０は、複数のベアチップの同時検査が可能であるプローブカード１９００及び、プローブカード１９００と全く同じ構成をとる別のプローブカード１９０１、１９０２を行または列方向に繰り返した構造をとっている。図１９には、３つのマルチチップモジュールを同時に検査が可能となるプローブカードの実施例について記載したが、さらに複数のベアチップの同時検査が可能であるプローブカードを同じ基板上に作りこむことで、マルチチップモジュールの同時検査数を増加できることは言うまでもない。
【００９１】
図２０は、実施の形態４におけるバーンイン装置を追加適用した場合のテストシステムの側面図である。図２０において、テストシステム２０４０は、プローバ装置２０００と、バーンイン装置２０２０と、テスト装置２０３０とで構成されている。また、プローバ装置２０００は、プローブカード２００１と、ベアチップＡ２０１０、ベアチップＢ２０１１、移動可能なベアチップステージ２０１２を備えている。さらに、テスト装置２０３０からの検査情報２０３１またはバーンイン装置２０２０からのバーンインストレス情報２０２１は検査モードにあわせてどちらかが配線２３０２を経由して、プローブカード２００１のプリント配線２００２、２００３で接続されて、ベアチップＡ２０１０とベアチップＢ２０１１から構成されるマルチチップモジュールの検査及びバーンインストレス印加が可能となっている。また、プローバ装置２０００は、テスト装置２０３０によって、ＧＰＩＢ２０３２により制御されており、ベアチップステージ２０１２の位置制御や、プローバ装置２０００内の雰囲気温度制御が行われる。
【００９２】
以上の実施の形態４におけるマルチチップモジュールのテストフローについて、図２１を用いて説明する。
【００９３】
図２１に記載のテストフローは、ベアチップＡ、ベアチップＢを個別に検査するフローＦ１３１０、マルチチップモジュールを検査するフローＦ２１２０から構成されている。ここで、ベアチップＡ、ベアチップＢを個別に検査するフローＦ１３１０については、実施の形態３における図１３と同様である。
【００９４】
マルチチップモジュールとして検査するフローＦ２１２０は、まず、ステップＳ２１３０において、ステップＳ１３０４において記憶された第一の不良情報または、ステップＳ１３０８において記憶された第二の不良情報に従って、図１４におけるベアチップソケットまたはベアチップステージ１４０２、１４０３、１４０４をスキャン制御させる。これは、例えば、図１７および図１８において説明したベアチップソケットまたはベアチップステージの同期・非同期制御のような手法を用いて実施される。次に、ステップＳ１３２１において、リレーの極性を変更することで、図１２のようにマルチチップモジュールと等価の接続に切り換えて、マルチチップモジュールとしての検査実施を可能とする。次に、ステップＳ２１２１において、バーンインストレスの印加を行う。これは、図２０におけるバーンイン装置２０２０からバーンインストレス情報２０２１を、配線２３０２、プリント配線２００２、２００３を経由して、ベアチップＡ２０１０、ベアチップＢ２０１１にストレス印加することで実施する。次に、ステップＳ１３２２において、擬似マルチチップモジュールとして検査する。以降、ステップＳ１３２３からステップＳ１３２８、ステップＳ１３２７を経由して、マルチチップモジュールの検査終了までのフロー及び、ステップＳ１３２３において不良となった場合の、ステップＳ１３２４からステップＳ１３３２における交換までのフローは実施の形態３における図１３の場合と全く同様である。
【００９５】
以上説明したように、実施の形態４におけるテストシステムによれば、プローバ装置により、ベアチップソケットまたはベアチップステージを自動で制御し、不良情報に従ってマルチチップモジュールを構成するベアチップの組み合わせを変更し、さらにマルチチップモジュールの検査を実施する前にバーンインストレス印加を行うことで、さらに信頼性の高いマルチチップモジュールのテストシステムが実現できる。
【００９６】
【発明の効果】
本発明のテストシステムによれば、第１に、複数のベアチップの入力信号をマルチチップモジュールと等価に接続するプローブカードを経由して、擬似マルチチップモジュールとして検査を行うことで、１つのベアチップに起因する消費電流、ファンクションテスト、ＡＣテストなどのマルチチップモジュール不良を事前にリジェクトし、歩留ロスを低減する効果がある。
【００９７】
第２に、テスト装置の比較判定結果に従って、複数のベアチップのうち、１つもしくは複数のベアチップを交換し、マルチチップモジュールの再検査を行うように構成したことで、従来、不良チップとして処理されていたベアチップを救済し、マルチチップモジュールトータルでの歩留ロスをさらに低減する効果がある。
【００９８】
第３に、プローブカードを複数のベアチップ単体の接続と、マルチチップモジュールと等価の接続とを切り換えるよう構成したことで、ベアチップ単体とマルチチップモジュールの検査を個別に、もしくは連続して実施することが可能となり、検査の治具の共通化やベアチップに適したテスト装置の選択による検査コストの低減や、ベアチップ個別の検査とマルチチップモジュールの検査間のタイムラグ圧縮による検査工程の効率化を図る効果がある。
【００９９】
第４に、ベアチップソケットまたはベアチップステージの位置制御を行うプローバ装置により、複数のベアチップの位置制御を自動で調整するよう構成したことで、検査プログラムなどによる自動制御でマルチチップモジュールの検査工程をさらに効率化する効果がある。
【０１００】
第５に、プローブカードをベアチップソケットまたはベアチップステージの配列に従って構成することで、複数のベアチップからなるマルチチップモジュールの複数個を同時に検査し、検査コストを大幅に低下する効果がある。
【０１０１】
また、本発明の製造方法によれば、ベアチップ単体の検査とマルチチップモジュールの検査を連続して実施する工程と、比較判定結果に従い、ベアチップソケットまたはベアチップステージの位置を自動制御することで、複数のベアチップのうち、１つもしくは複数のベアチップを交換し、マルチチップモジュールを構成するベアチップの組み合わせを変更した後に、複数のベアチップまたはマルチチップモジュールの再検査をする工程と、マルチチップモジュールとして良品判定されたもののみをパッケージ封止する工程とを備えたことにより、ベアチップに起因する製造歩留ロスを低減し、効率的にマルチチップモジュールを製造することが可能となる。
【０１０２】
さらに、マルチチップモジュールを検査または再検査する前に、バーンインストレスを印加するという製造方法により、微細プロセスなどで問題となるバーンイン不良率を低減した信頼性の高いマルチチップモジュールを製造することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるベアチップソケットを用いたテストシステムの側面図
【図２】本発明の実施の形態１におけるベアチップステージを用いたテストシステムの側面図
【図３】ベアチップをベアチップステージ上に３次元配置した場合のプローブカードとのコンタクトを表す側面図
【図４】ベアチップをベアチップステージ上に３次元配置した場合の２枚構成のプローブカードとのコンタクトを表す側面図
【図５】本発明の実施の形態１におけるテストシステムのテストフロー図
【図６】本発明の実施の形態２におけるテストシステムの側面図
【図７】本発明の実施の形態２におけるテストシステムのベアチップの交換の回数を制限しない場合のテストフロー図
【図８】本発明の実施の形態２におけるテストシステムのベアチップの交換の回数を制限する場合のテストフロー図
【図９】本発明の実施の形態３におけるテストシステムの側面図
【図１０】図９におけるリレー装置の構造図
【図１１】本発明の実施の形態３におけるテストシステムのベアチップ個別の検査に適用した場合の側面図
【図１２】本発明の実施の形態３におけるテストシステムをマルチチップモジュールの検査に適用した場合の側面図
【図１３】本発明の実施の形態３におけるテストシステムのテストフロー図
【図１４】本発明の実施の形態４におけるテストシステムの側面図
【図１５】図１４のベアチップソケットの構成を示す平面図と側面図
【図１６】図１４のベアチップステージの構成を示す平面図と側面図
【図１７】図１４のベアチップソケットまたはベアチップステージの同期スキャン動作を示す平面図
【図１８】図１４のベアチップソケットまたはベアチップステージの非同期スキャン動作を示す平面図
【図１９】図１４の複数のマルチチップモジュールの同時測定を行うプローブカードの構成を示す平面図
【図２０】本発明の実施の形態４におけるテストシステムにバーンイン装置を追加適用した場合の側面図
【図２１】本発明の実施の形態４におけるテストシステムのテストフロー図
【図２２】従来の積層型マルチチップモジュールの側面図
【図２３】従来のマルチチップモジュールのテストフロー図
【符号の説明】
１０２  プローブカード
１０３  ベアチップ
１０５  ベアチップソケット
２０５  ベアチップステージ
３１２、２２１０  マルチチップモジュール
９０２  リレー装置
９２１  リレー制御信号
１４００  プローバ装置
２２２０  テスト装置
２２２１  検査情報
２０２０  バーンイン装置
２０２１  バーンインストレス情報
１４２０、２０３２  ＧＰＩＢ
【図１】
2004271428.tif 000003
【図２】
2004271428.tif 000004
【図３】
2004271428.tif 000005
【図４】
2004271428.tif 000006
【図５】
2004271428.tif 000007
【図６】
2004271428.tif 000008
【図７】
2004271428.tif 000009
【図８】
2004271428.tif 000010
【図９】
2004271428.tif 000011
【図１０】
2004271428.tif 000012
【図１１】
2004271428.tif 000013
【図１２】
2004271428.tif 000014
【図１３】
2004271428.tif 000015
【図１４】
2004271428.tif 000016
【図１５】
2004271428.tif 000017
【図１６】
2004271428.tif 000018
【図１７】
2004271428.tif 000019
【図１８】
2004271428.tif 000020
【図１９】
2004271428.tif 000021
【図２０】
2004271428.tif 000022
【図２１】
2004271428.tif 000023
【図２２】
2004271428.tif 000024
【図２３】
2004271428.tif 000025