(57)【要約】【課題】本発明は放電効率を向上させることができるようにしたプラズマディスプレーパネルを提供する。【解決手段】本発明によるプラズマディスプレーパネルは、上部基板の電極及び誘電体の形状を変えたもので、一態様ではトリガ電極とサスティン電極とを一部重畳させたものであり、他の態様では上部誘電体に遮断壁を形成させたものであり、さらに他の態様ではトリガ電極の間にプローティング電極を形成させたものである。【選択図】  図６
2004235163.tif 000002
【特許請求の範囲】
【請求項１】
上部基板に形成される第１と第２サステイン電極と、前記第１と第２サステイン電極の間に形成される第１と第２トリガ電極と、前記第１サステイン電極、第２サステイン電極、第１トリガ電極及び第２トリガ電極を覆うように形成される誘電体層と、前記誘電体層から突出されて形成される少なくとも一つ以上の遮断壁とを具備することを特徴とするプラズマディスプレーパネル。
【請求項２】
前記誘電体層から突出される二つの遮断壁とを具備することを特徴とする請求項１記載のプラズマディスプレーパネル。
【請求項３】
前記第１サステイン電極と前記第１トリガ電極の間に位置される第１遮断壁と、前記第２サステイン電極と前記第２トリガ電極の間に位置される第２遮断壁とを具備することを特徴とする請求項２記載のプラズマディスプレーパネル。
【請求項４】
前記遮断壁は前記誘電体層から１０μｍ以上突出されることを特徴とする請求項１記載のプラズマディスプレーパネル。
【請求項５】
前記遮断壁は前記誘電体層と同一の材質で形成されることを特徴とする請求項１記載のプラズマディスプレーパネル。
【請求項６】
前記誘電体層と前記遮断壁を覆うように形成される保護膜とを具備することを特徴とする請求項１記載のプラズマディスプレーパネル。
【請求項７】
前記第１と第２トリガ電極の間に形成されるプローティング電極とを具備することを特徴とする請求項１記載のプラズマディスプレーパネル。
【請求項８】
上部基板に形成される第１と第２サステイン電極と前記第１と第２サステイン電極の間に形成される第１と第２トリガ電極と、前記第１と第２トリガ電極の間に形成されるプローティング電極とを具備することを特徴とするプラズマディスプレーパネル。
【請求項９】
前記プローティング電極は前記第１と第２トリガ電極の幅より狭い幅で形成されることを特徴とする請求項８記載のプラズマディスプレーパネル。
【請求項１０】
前記プローティング電極は前記第１と第２トリガ電極の２／３以下の幅で形成されることを特徴とする請求項９記載のプラズマディスプレーパネル。
【請求項１１】
前記プローティング電極に誘導される電圧は前記第１と第２トリガ電極に供給される電圧によって決定されることを特徴とする請求項８記載のプラズマディスプレーパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレーパネルに関し、特に放電効率を向上させることができるようにしたプラズマディスプレーパネルに関する。
【背景技術】
【０００２】
プラズマディスプレーパネル（ＰＤＰ）は、ガスの放電によって発生する紫外線が蛍光体を励起させる時、蛍光体から可視光線が発生することを利用した表示装置である。ＰＤＰは従来の主な表示手段であった陰極線管（ＣＲＴ）に比べて厚さが浅くて軽くて、高鮮明な大型画面を実現可能であるという長所がある。ＰＤＰはマトリックス形態で配列された多数の放電セルで構成され、１つの放電セルが画面の一画素を構成している。
【０００３】
図１は従来の３電極の交流面放電ＰＤＰの放電セルの構造を示した斜視図である。
【０００４】
図１を参照すると、従来の３電極の交流面放電型のＰＤＰの放電セルは、上部基板（１０）に形成された走査／サステイン電極（１２Ｙ）及び共通サステイン電極（１２Ｚ）と、下部基板（１８）に形成されたアドレス電極（２０Ｘ）とを備えている。
【０００５】
走査／サステイン電極（１２Ｙ）と共通サステイン電極（１２Ｚ）が並置された上部基板（１０）にはそれらを覆うように上部誘電体層（１４）と保護膜（１６）が積層される。上部誘電体層（１４）にはプラズマ放電時に発生した壁電荷が蓄積される。保護膜（１６）はプラズマ放電時に発生したスパッタリングによる上部誘電体層（１４）の損傷を防止することと、二次電子の放出の効率を高める。保護膜（１６）としては通常酸化マグネシウム（ＭｇＯ）が利用される。
【０００６】
アドレス電極（２０Ｘ）が形成された下部基板（１８）には下部誘電体層（２２）、隔壁（２４）が形成され、下部誘電体層（２２）と隔壁（２４）表面には蛍光体層（２６）が塗布される。アドレス電極（２０Ｘ）は走査／サステイン電極（１２Ｙ）や共通サステイン電極（１２Ｚ）と直交する方向に形成される。
【０００７】
隔壁（２４）はアドレス電極（２０Ｘ）と並列に形成されて、放電によって生成した紫外線及び可視光が隣接した放電セルにリークすることを防止する。蛍光体層（２６）はプラズマ放電時に発生した紫外線によって励起されて赤色、緑色または青色の中のいずれか１つの可視光線を発生させる。上部基板（１０）、下部基板（１８）と隔壁（２４）の間に設けられた放電空間にはガス放電のための不活性ガスが注入される。
【０００８】
このような面放電型ＰＤＰは画像のグレーレベルを表現するために１つのフレームを放電回数がそれぞれ異なる複数のサブフィールドに分けて駆動している。各サブフィールドは放電を均一にするためのリセット期間、放電セルを選択するためのアドレス期間及び放電回数によってグレーレベルを表現する放電維持期間すなわちサステイン期間に分けられる。
【０００９】
例えば、２５６のグレーレベルで画像を表示しようとする場合に１／６０秒に当たるフレーム期間（１６．６７ｍｓ）は８つのサブフィールドで分けられる。８つのサブフィールドそれぞれはさらにリセット期間とアドレス期間とサステイン期間に分けられる。
【００１０】
ここで、各サブフィールドのリセット期間とアドレス期間は各サブフィールドごとに同一であるが、サステイン期間は各サブフィールドは短いものから長いものへ２n （ｎ＝０，１，２，３，４，５，６，７）の比率で増加するように変化する。このように各サブフィールドでサステイン期間を変えることで画像のグレーレベルを表現することができる。
【００１１】
リセット期間には走査／サステイン電極（１２Ｙ）にリセットパルスが供給されてリセット放電が起きる。アドレス期間には走査／サステイン電極（１２Ｙ）に走査パルスが供給されるとともにアドレス電極（２０ｘ）にデータパルスが供給されて双方の電極（１２ｙ、２０ｘ）の間でアドレス放電が起きる。アドレス放電時に上／下部誘電体層（１４、２２）に壁電荷が形成される。サステイン期間には走査／サステイン電極（１２Ｙ）と共通サステイン電極（１２Ｚ）に交互に極性を変えて供給される交流信号によって双方の電極（１２Ｙ、１２Ｚ）間にサステイン放電が起きる。
【００１２】
しかし、このような従来の交流面放電ＰＤＰはサステイン放電のための双方の電極（１２Ｙ、１２Ｚ）がセルのほぼ中央部付近に設けられているので、放電空間がセルの中央付近に集中して放電空間の活用度が落ちる。これに伴って放電面積が縮小して発光効率が低下するという問題点がある。このような問題点を解決するために図２に図示したように、上部基板にさらに２電極を追加した５電極交流の面放電型のＰＤＰが提案された。
【００１３】
図２は従来の５電極の交流面放電型のＰＤＰの放電セルの構造を示した斜視図である。
【００１４】
図２を参照すると、従来の５電極の交流面放電型ＰＤＰは、上部基板（３０）上に、第１サステイン電極（３２Ｙ）及び第２サステイン電極（３２Ｚ）を放電セルの両縁側に広い間隔（Ｗｉ）で配置するようにして、放電セルの中央部に第１と第２トリガ電極（３４Ｙ、３４Ｚ）を狭い間隔（Ｎｉ）で配置した。これらの４電極はいずれも平行に配置されている。一方下部基板（４０）は３電極構造のものと同じであり、上部基板の電極と直交される方向に形成されたアドレス電極（４２Ｘ）を具備している。
【００１５】
第１サステイン電極（３２Ｙ）、第１トリガ電極（３４Ｙ）、第２トリガ電極（３４Ｚ）及び第２サステイン電極（３２Ｚ）が並んで形成された上部基板（３０）には上部誘電体層（３６）と保護膜（３８）が積層される。アドレス電極（４２Ｘ）が形成された下部基板（４０）には下部誘電体層（４４）及び隔壁（４６）が形成され、下部誘電体層（４４）と隔壁（４６）の表面には蛍光体層（４８）が塗布される。
【００１６】
放電セルの中央部に狭い間隔（Ｎｉ）で形成されたトリガ電極（３４Ｙ、３４Ｚ）はサステイン期間に交流パルスの供給を受けてサステイン放電を開始するために使用される。放電セルの縁側に広い間隔（Ｗｉ）で形成された第１サステイン電極（３２Ｙ）及び第２サステイン電極（３２Ｚ）はサステイン期間の中にサステインパルスの供給を受けてトリガ電極（３４Ｙ、３４Ｚ）の間で放電が発生した後、プラズマ放電を維持させるために使用される。
【００１７】
図３は１つの放電セルの断面図であるが、内部の構造をよく理解できるように下部基板を上部基板に対して９０°回転させて図示してる。
【００１８】
図３及び図４を参照して動作過程を詳細に説明する。
従来の５電極の交流の面放電型ＰＤＰは画像のグレーレベルを表現するために１フレームを放電回数が異なるサブフィールドに分けて駆動し、各サブフィールドは放電を均一にするためのリセット期間、放電セルを選択するためのアドレス期間、放電回数によってグレーレベルを表現するサステイン期間に分けられる。
【００１９】
リセット期間には放電セルの第２トリガ電極（Ｔｚ）にリセットパルスが供給されて放電セルの初期化のためのリセット放電が起きる。この時、アドレス電極（Ｘ）には誤放電を防止するために直流電圧が供給される。
【００２０】
アドレス期間には第１トリガ電極（Ｔｙ）に走査パルス（Ｃ）を順次に供給するとともに走査パルス（Ｃ）に同期したデータパルス（Ｖａ）をアドレス電極（Ｘ）に供給する。この時、データパルス（Ｖａ）が供給された放電セルでアドレス放電が起きる。
【００２１】
サステイン期間には第１トリガ電極（Ｔｙ）と第１サステイン電極（Ｓｙ）にパルス（Ｖｔ）と（Ｖｓ）が加えられ、次に第２トリガ電極（Ｔｚ）と第２サステイン電極（Ｓｚ）にパルスの間にパルス（Ｖｔ）と（Ｖｓ）が加えられるというように交番的にサステインパルスが印加される。この時、トリガ電極（Ｔｙ、Ｔｚ）に印加される電圧（Ｖｔ）は第１サステイン電極（Ｓｙ）及び第２サステイン電極（Ｓｚ）に印加される電圧（Ｖｓ）より低いレベルである。
【００２２】
このようなサステインパルスが印加されると第１と第２トリガ電極（Ｔｙ、Ｔｚ）の間に１次放電が起きる。すなわち、第１と第２トリガ電極（Ｔｙ、Ｔｚ）の間に１次放電が起きて、この１次放電による荷電粒子のプライミング効果によって第１サステイン電極（Ｓｙ）及び第２サステイン電極（Ｓｚ）間に２次放電が誘導される。
【００２３】
サステイン期間に印加されるサステインパルスは、図４の例と異なり、図５のように第１トリガ電極（Ｔｙ）及び第２サステイン電極（Ｓｚ）と第２トリガ電極（Ｔｚ）及び第１サステイン電極（Ｓｙ）間に交番的に印加することもできる。このようにトリガ電極（Ｔｙ、Ｔｚ）の間に１次放電が起きると第１サステイン電極（Ｓｙ）及び第２サステイン電極（Ｓｚ）間の間隔（Ｗｉ）が大きくてもトリガ電極（Ｔｙ、Ｔｚ）間のプライミング放電によってサステイン放電を起こさせることができる。
【００２４】
すなわち、第１サステイン電極（Ｓｙ）と第２サステイン電極（Ｓｚ）の間で放出された電子はその間の距離が長い、すなわちロングパスを有する。このように電子がロングパスを有すると電子と不活性ガスの衝突によって発生する紫外線の量が増加して、その増加された紫外線が蛍光体（４８）を励起させるので、蛍光体（４８）からのより多い可視光を発生させる。  
【００２５】
このような従来の５電極ＰＤＰはアドレス期間に第１トリガ電極（Ｔｙ）にだけ走査パルス（Ｃ）が供給される。従って、アドレス放電によって生成された壁電荷は第１トリガ電極（Ｔｙ）の付近にだけ形成される。このように、第１トリガ電極（Ｔｙ）にだけ壁電荷が形成されるために第１と第２サステイン電極（Ｓｙ、Ｓｚ）間に起きるサステイン放電ではアドレス放電期間に発生された壁電荷を十分に利用することができない。
【００２６】
従って、効率の良いサステイン放電とするためには第１と第２サステイン電極（Ｓｙ、Ｓｚ）に高い電圧レベルを有するサステインパルスが印加されるなければならない。しかし、第１と第２サステイン電極（Ｓｙ、Ｓｚ）に高い電圧レベルを有するサステインパルスが供給されるとアドレス電極（Ｘ）との間で誤放電が発生することになる。
【００２７】
一方、サステイン放電を開始するためのトリガ電極（Ｔｙ、Ｔｚ）の間の１次放電は小さな放電であるべきであるが、それらの間隔（Ｎｉ）が狭いためトリガ電極（Ｔｙ、Ｔｚ）の間に強い放電が起きる。このようにトリガ電極（Ｔｙ、Ｔｚ）の間に強い放電が起きると第１サステイン電極（Ｓｙ）及び第２サステイン電極（Ｓｚ）の間のサステイン放電が弱くなる。
【００２８】
第１サステイン電極（Ｓｙ）と第２サステイン電極（Ｓｚ）の間に弱い放電が起きると蛍光体を励起させる紫外線の量が減少して放電効率が低下する。
【００２９】
さらに、第１サステイン電極（Ｓｙ）と第２サステイン電極（Ｓｚ）の間のサステイン放電によって、トリガ電極（Ｔｙ、Ｔｚ）の間の１次放電によって形成された壁電荷が流失される。このようにトリガ電極（Ｔｙ、Ｔｚ）の背面に形成された壁電荷が流失すると、トリガ電極（Ｔｙ、Ｔｚ）の間に１次放電を起こさせるために高い電圧レベルを印加しなければならない。
【発明の開示】
【発明が解決しようとする課題】
【００３０】
従って、本発明の目的は放電効率を向上させることができるようにしたプラズマディスプレーパネルを提供することにある。
【課題を解決するための手段】
【００３１】
前記目的を達成するために、本発明によるプラズマディスプレーパネルは上部基板の中央部に形成されるトリガ電極とサステイン電極とそれらの一定部分が重なるように、しかも互いに接触しないようにそれぞれ間に絶縁層を介在させて形成させたことを特徴とする。
【００３２】
本発明は、前記トリガ電極と前記サステイン電極の間に前記トリガ電極を覆うように形成される第１誘電体層と、その第１誘電体層上のサステイン電極を覆うように形成される第２誘電体層と、前記第２誘電体層を覆うように形成される保護膜とを具備する。
【００３３】
トリガ電極の間にはプローティング電極を形成することが望ましい。
【００３４】
本発明によるプラズマディスプレーパネルは上部基板に形成される第１と第２サステイン電極と、前記第１と第２サステイン電極の間に形成される第１と第２トリガ電極と、前記第１サステイン電極、第２サステイン電極、第１トリガ電極及び第２トリガ電極を覆うように形成される誘電体層と、前記誘電体層から突出されて形成される少なくとも一つ以上の遮断壁とを具備する。
【００３５】
前記誘電体層から突出される遮断壁は２カ所に形成させることが望ましい。
その１つは第１サステイン電極と第１トリガ電極の間の第１遮断壁と、他は第２サステイン電極と第２トリガ電極の間の第２遮断壁である。
【００３６】
前記遮断壁は前記誘電体層から１０μｍ以上突出させる。
前記遮断壁は前記誘電体層と同一の材質で形成させる。
前記誘電体層と前記遮断壁を覆うようにさらに保護膜を形成させる。
前記第１と第２トリガ電極の間にプローティング電極を具備する。
【００３７】
本発明によるプラズマディスプレーパネルは上部基板に形成される第１と第２サステイン電極と前記第１と第２サステイン電極の間に形成される第１と第２トリガ電極と、前記第１と第２トリガ電極の間に形成されるプローティング電極とを具備する。
【００３８】
前記プローティング電極は前記第１と第２トリガ電極の幅より狭い幅で形成される。
【００３９】
前記プローティング電極は前記第１と第２トリガ電極の２／３以下の幅で形成される。
【００４０】
前記プローティング電極に誘導される電圧は前記第１と第２トリガ電極に供給される電圧によって決定される。
【００４１】
本発明によるプラズマディスプレーパネルによると、サステイン電極とトリガ電極の所定部分が重畳されているので、アドレス放電によって形成された壁電荷をサステイン放電に利用することができる。従って、低いレベルのサステインパルスでサスティン放電を起こさせることができる。すなわち、放電効率を向上させることができる。
【００４２】
また、本発明のプラズマディスプレーパネルによるとトリガ電極とサステイン電極の間に遮断壁を設けたので、トリガ電極の背面に形成された壁電荷の流失を防止することができる。従って、トリガ電極には壁電荷の電圧だけ低い電圧レベルを有するサステインパルスを供給することができる。
【００４３】
トリガ電極の間にプローティング電極を形成すると、トリガ電極間に発生する放電の強さを小さくすることができる。従って、サステイン電極間に強い放電を起こさせることができる。
【００４４】
前記目的以外日本発明の異なる目的及び特徴などは添付した図面などを参照した実施形態に対する説明を通して明らかになるだろう。
【発明の効果】
【００４５】
本発明によるプラズマディスプレーパネルによると、サステイン電極とトリガ電極を部分的に重畳させることで、アドレス放電によって形成された壁電荷をサステイン放電に利用することができ、低いレベルのサステインパルスを供給しても十分に放電させることができ放電効率を向上させることができる。
【００４６】
また、本発明のプラズマディスプレーパネルによると、トリガ電極とサステイン電極の間に誘電体による遮断壁を形成したのでトリガ電極の背面に形成される壁電荷の流失を防止することができる。従って、トリガ電極には壁電荷の電圧ほど低い電圧レベルを有するサステインパルスが供給される。
【００４７】
トリガ電極の間にプローティング電極を形成するとトリガ電極間に発生する放電の強さを小さくすることができる。従って、サステイン電極間に強い放電を起こせることができる。
【発明を実施するための最良の形態】
【００４８】
以下、図６〜図１１を参照して本発明の好ましい実施形態に対して説明する。
【００４９】
図６は本発明の第１実施形態によるプラズマディスプレーパネルを表す断面図である。
【００５０】
図６を参照すると、本発明の第１実施形態によるＰＤＰは放電セルの中央部に位置されるように上部基板（５０）に形成された第１と第２トリガ電極（５４Ｙ、５４Ｚ）と、放電セルの縁側に位置されるように上部基板（５０）に形成された第１サステイン電極（５２Ｙ）及び第２サステイン電極（５２Ｚ）と、これらの電極と直交する方向に下部基板（６０）に放電セルの中央部に形成されたアドレス電極（５８Ｘ）とを具備する。
【００５１】
第１トリガ電極（５４Ｙ）、第２トリガ電極（５４Ｚ）を覆うように第１上部誘電体層（６４）が形成されて、その第１上部誘電体層（６４）上に第１と第２サステイン電極（５２Ｙ、５２Ｚ）が形成される。第１と第２サステイン電極（５２Ｙ、５２Ｚ）が形成された第１上部誘電体層（６４）上に第２上部誘電体層（５６）と保護膜（６２）が積層される。すなわち、トリガ電極とサスティン電極とは間に誘電体層を挟んで別々の層に配置されている。第１と第２トリガ電極（５４Ｙ、５４Ｚ）と第１と第２サステイン電極（５２Ｙ、５２Ｚ）は所定部分（Ｌ）が重なるようにそれぞれ異なる層に形成されている。
【００５２】
アドレス電極（５８Ｘ）が形成された下部基板（６０）には下部誘電体層（５６）及び図示されない隔壁が形成されて、下部誘電体層（５６）と隔壁の表面には図示されない蛍光体層が塗布される。
【００５３】
このような本発明の第１実施形態でも従来同様画像のグレーレベルを表現するために１つのフレームを放電回数が異なる複数のサブフィールドで分けて駆動している。各サブフィールドは放電を均一に起こさせるためのリセット期間、放電セルを選択するためのアドレス期間及び放電回数によってグレーレベルを表現するサステイン期間に分けられる。
【００５４】
リセット期間には放電セルの第１トリガ電極（５４Ｙ）にリセットパルスが供給されて放電セルの初期化のためのリセット放電を起こさせる。アドレス放電時には第１トリガ電極（５４Ｙ）に走査パルスが順次に供給され、その走査パルスに同期したデータパルスがアドレス電極（５８Ｘ）に供給される。
【００５５】
このようにしてトリガ放電が起きると荷電粒子が生成されて、この生成された荷電粒子のプライミング効果によって第１と第２サステイン電極（５２Ｙ、５２Ｚ）の間に２次放電が誘導される。この時、第１サステイン電極（５２Ｙ）及び第１トリガ電極（５４Ｙ）が重畳された部分（Ｌ）に壁電荷が形成されるために低い電圧レベルを有するサステインパルスを供給することができる。
【００５６】
すなわち、壁電荷の電圧の程度の低い電圧レベルを有するサステインパルスを第１サステイン電極（５２Ｙ）及び第２サステイン電極（５２Ｚ）に供給することができる。また、第１サステイン電極（５２Ｙ）と第１トリガ電極（５４Ｙ）が重畳されるように形成され、第２サステイン電極（５２Ｚ）と第２トリガ電極（５４Ｚ）が重畳されるように形成されているためにトリガパルス及びサステインパルスの電圧値が重畳される。従って、本発明の第１実施形態によるとより低い電圧のレベルを有するサステインパルスを印加することができるので放電効率を向上させることができる。
【００５７】
図７及び図８は本発明の第２実施形態によるプラズマディスプレーパネルを表す図である。
【００５８】
図７及び図８を参照すると、本発明の第２実施形態によるＰＤＰは電極の構造それ自体は従来の５電極構造と同様であり、放電セルの中央部に第１と第２トリガ電極（７４Ｙ、７４Ｚ）と、放電セルの縁側に第１サステイン電極（７２Ｙ）及び第２サステイン電極（７２Ｚ）とを上部基板（７０）に形成させ、上部基板（７０）の電極に直交する方向にアドレス電極（８６Ｘ）を下部基板（８８）に形成している。
【００５９】
第１サステイン電極（７２Ｙ）、第１トリガ電極（７４Ｙ）、第２トリガ電極（７４Ｚ）及び第２サステイン電極（７２Ｚ）が並んで形成された上部基板（７０）には上部誘電体層（７６）と保護膜（７８）が積層される。
【００６０】
本実施形態は、この上部誘電体層（７６）の形状に特徴があり、部分的に下部基板（８８）の方に突出した遮断壁を形成させてある。すなわち、第１サステイン電極（７２Ｙ）と第１トリガ電極（７４Ｙ）の間に所定高さ突出した第１遮断壁（８０）を形成し、第２サステイン電極（７２Ｚ）と第１トリガ電極（７４Ｙ）の間にも所定高さ突出した第２遮断壁（８２）を形成する。このような第１遮断壁（８０）及び第２遮断壁（８２）は誘電体層（７６）から１０μｍ以上の高さに突出させる。
【００６１】
アドレス電極（８６Ｘ）が形成された下部基板（８８）には下部誘電体層（８４ ）及び隔壁（図示されない）が形成されて、下部誘電体層（８４）と隔壁の表面には蛍光体層（図示されない）が塗布される。
【００６２】
このような本発明の第２実施形態では画像のグレーレベルを表現するために１つのフレームを放電回数が異なるサブフィールドに分け、それぞれのサブフィールドをさらにリセット期間、アドレス期間、サステイン期間に分けて放電させるのは従来同様である。
【００６３】
リセット期間には放電セルの第２トリガ電極（７４Ｚ）にリセットパルスが供給されて放電セルの初期化のためのリセット放電を起こさせる。この時、アドレス電極（８６Ｘ）には誤放電を防止するための直流電圧が供給される。
【００６４】
アドレス期間に第１トリガ電極（７４Ｙ）に走査パルスが順次的に供給されるとともに走査パルスに同期したデータパルスがアドレス電極（８６Ｘ）に供給される。サステイン期間には第１トリガ電極（７４Ｙ）及び第１サステイン電極（７２Ｙ）と第２トリガ電極（７４Ｚ）及び第２サステイン電極（７２Ｚ）との間に交番的にサステインパルスを印加する。
【００６５】
このようなサステインパルスが印加されると、先に第１と第２トリガ電極（７４Ｙ、７４Ｚ）の間に放電が開始される。第１と第２トリガ電極（７４Ｙ、７４Ｚ）の間に放電が起きると壁電荷及び荷電粒子が生成されて放電セル内へ供給される。この時、第１と第２トリガ電極（７４Ｙ、７４Ｚ）の間の放電によって生成された壁電荷は第１と第２トリガ電極（７４Ｙ、７４Ｚ）の背面、すなわち第１と第２遮断壁（８０、８２）の間に形成される。また、第１と第２トリガ電極（７４Ｙ、７４Ｚ）の間の放電によって生成された荷電粒子は第１サステイン電極（７２Ｙ）及び第２サステイン電極（７２Ｚ）へ供給される。第１と第２トリガ電極（７４Ｙ、７４Ｚ）の間に放電が開始された後、第１サステイン電極（７２Ｙ）と第２サステイン電極（７２Ｚ）の間の２次放電が誘導される。
【００６６】
この時、第１と第２トリガ電極（７４Ｙ、７４Ｚ）の背面に形成された壁電荷は第１と第２遮断壁（８０、８２）によって保護されるために第１サステイン電極（７２Ｙ）と第２サステイン電極（７２Ｚ）の間の二次放電によって流失されない。従って、次の第１と第２トリガ電極（７４Ｙ、７４Ｚ）の放電の時に低い電圧を印加することができる。また、第１サステイン電極（７２Ｙ）と第２サステイン電極（７２Ｚ）の間の二次放電によって放出された電子は第１と第２遮断壁（８０、８２）によって図８のようにロングパスを有することになる。
【００６７】
このように電子がロングパスを有するようになると電子と不活性ガスの衝突によって発生される紫外線の量が増加し、その増加した紫外線が蛍光体を励起させて蛍光体からのより多くの可視光を発生させる。すなわち、本発明の第２実施形態によるとサスティン電極間にロングパス放電をさせるとともに第１と第２トリガ電極（７４Ｙ、７４Ｚ）に低い電圧レベルのサステインパルスを印加させることができるので放電効率が向上する。この第２実施形態は第１実施形態においても実施することができる。
【００６８】
図９に第３実施形態のＰＤＰの断面図を示す。１つの放電セルでその内部構造が分かるように下部基板に対して上部基板を９０°回転させて図示している。
【００６９】
図９を参照すると、本発明の第３実施形態によるＰＤＰは、上部基板の電極構造に特徴があり、放電セルの中央部に第１と第２トリガ電極（９４Ｙ、９４Ｚ）、放電セルの縁側に第１サステイン電極（９２Ｙ）と第２サステイン電極（９２Ｚ）を形成させるとともに、第１と第２トリガ電極（９４Ｙ、９４Ｚ）の間にプローティング電極（９６）を形成させてある。図示の（９０）は上部誘電体である。下部基板の構造は特に先の例などと異なるところはなく、基板上にアドレス電極（１００Ｘ）と下部誘電体層（９８）が形成され、上部誘電体層（９０）と下部誘電体層（９８）の間に所定の高さに隔壁（１０４）を形成させている。蛍光体層（１０２）が内面に形成されている。
【００７０】
第１と第２トリガ電極（９４Ｙ、９４Ｚ）の間に形成されるプローティング電極（９６）は第１と第２トリガ電極（９４Ｙ、９４Ｚ）の幅の２／３以下の幅で形成される。すなわち、プローティング電極（９６）は第１と第２トリガ電極（９４Ｙ、９４Ｚ）より狭い幅で形成されて第１と第２トリガ電極（９４Ｙ、９４Ｚ）の間の間隔が広くなるのを防止している。このようなプローティング電極（９６）は第１と第２トリガ電極（９４Ｙ、９４Ｚ）の間の放電の強さを減少させる役割を果たしている。
【００７１】
これを詳細に説明する。先にサステイン期間に第１と第２トリガ電極（９４Ｙ、９４Ｚ）に交番的にサステインパルスを印加する。サステインパルスが交番的に印加されるために第１トリガ電極（９４Ｙ）にサステインパルスが供給される時に第２トリガ電極（９４Ｚ）を基底電位に維持する。同じく、第２トリガ電極（９４Ｚ）にサステインパルスが供給される時に第１トリガ電極（９４Ｙ）を基底電位に維持する。
【００７２】
この時、第１と第２トリガ電極（９４Ｙ、９４Ｚ）の間のプローティング電極（９６）には第１と第２トリガ電極（９４Ｙ、９４Ｚ）の中間程度の電圧が誘導される。すなわち、プローティング電極（９６）の電位は第１と第２トリガ電極（９４Ｙ、９４Ｚ）に印加される電圧によって決定される。
【００７３】
例えば、図１０のように第１トリガ電極（９４Ｙ）にサステインパルスを印加して第２トリガ電極（９４Ｚ）を基底電位に維持するとプローティング電極（９６）には第１トリガ電極（９４Ｙ）と第２トリガ電極（９４Ｚ）の中間程度の電圧が誘導される。
【００７４】
第１トリガ電極（９４Ｙ）はプローティング電極（９６）より高い電圧値を有する。従って、図１１のように、プローティング電極（９６）の第１トリガ電極（９４Ｙ）の側には正（＋）の壁電荷が形成される。
【００７５】
同時に、第２トリガ電極（９４Ｚ）はプローティング電極（９６）より低い電圧値であるので、第２トリガ電極（９４Ｚ）には正（＋）の壁電荷が形成される。従って、プローティング電極（９６）の第２トリガ電極（９４Ｚ）側には負（−）の壁電荷が形成される。
【００７６】
その結果として、プローティング電極（９６）に誘導される壁電荷は第１トリガ電極（９４Ｙ）及び第２トリガ電極（９４Ｚ）の間の放電の強さを減少させる方向に形成される。従って、第１トリガ電極（９４Ｙ）と第２トリガ電極（９４Ｚ）の間の放電は弱くなり、第１サステイン電極（９２Ｙ）と第２サステイン電極（９２Ｚ）間には強い放電が起きる。
【００７７】
従って、第１サステイン電極（９２Ｙ）と第２サステイン電極（９２Ｚ）間の強い放電によって多くの量の紫外線が励起させられる。したがって、多い量の紫外線によって蛍光体から多くの可視光が発生し、放電効率が向上する。この本発明の第３実施形態は本発明の第１と第２実施形態に対しても適用することができる。
【００７８】
以上説明した内容を通して当業者であれば本発明の技術思想を一脱しない範囲で多様な変更及び修正が可能であることが分かる。従って、本発明の技術的な範囲は明細書の詳細な説明に記載された内容に限らず特許請求の範囲によって定めなければならない。      
【図面の簡単な説明】
【００７９】
【図１】従来の３電極の交流面放電のプラズマディスプレーパネルの放電セル構造を表す斜視図である。
【図２】従来の５電極の交流面放電のプラズマディスプレーパネルの放電セル構造を表す斜視図である。
【図３】図２に図示された５電極のプラズマディスプレーパネルの放電セルの構造を表す断面図である。
【図４】プラズマディスプレーパネルに印加される駆動波形を表す図面である。
【図５】プラズマディスプレーパネルに印加される駆動波形を表す図面である。
【図６】本発明の第１実施形態によるプラズマディスプレーパネルを表す断面図である。
【図７】本発明の第２実施形態によるプラズマディスプレーパネルを表す断面図である。
【図８】本発明の第２実施形態によるプラズマディスプレーパネルを表す断面図である。
【図９】本発明の第３実施形態によるプラズマディスプレーパネルを表す断面図である。
【図１０】図９に図示されたプローティング電極に誘導される電圧を表す図面である。
【図１１】図９に図示されたプローティング電極に形成される壁電荷を表す図面である。
【符号の説明】
【００８０】
１０，５０，７０…上部基板、１２Ｙ…走査／サステイン電極、１２Ｚ…共通サステイン電極、１３ＹＢ，１３ＹＺ…バス電極、１４，２２，５６…誘電体層、６４…第１上部誘電体層、６６…第２上部誘電体層、１６…保護膜、１８，６０…下部基板、２０Ｘ，５８Ｘ，８６Ｘ…アドレス電極、２４，１０４…隔壁、２６，１０２…蛍光体、５２Ｙ，５２Ｚ，７２Ｙ，７２Ｚ，９２Ｙ，９２Ｚ…第１と第２サステイン電極、５４Ｙ，５４Ｚ，７４Ｙ，７４Ｚ，９４Ｙ，９４Ｚ…第１と第２トリガ電極、８０…第１遮断壁、８２…第２遮断壁、９６…プローティング電極。
【図１】
2004235163.tif 000003
【図２】
2004235163.tif 000004
【図３】
2004235163.tif 000005
【図４】
2004235163.tif 000006
【図５】
2004235163.tif 000007
【図６】
2004235163.tif 000008
【図７】
2004235163.tif 000009
【図８】
2004235163.tif 000010
【図９】
2004235163.tif 000011
【図１０】
2004235163.tif 000012
【図１１】
2004235163.tif 000013