(57)【要約】【課題】半導体メモリーと外部Ｉ／Ｏデバイスとのデータの送受信を高速に処理し、高速なデータ検索を可能とする。【解決手段】システムバス直結型メモリーコントローラ１のコントローラＣＰＵ１２は、実行プログラムに基づいてシステムバス直結型メモリーコントローラチップ２に、半導体メモリー７を制御する機能を付与せしめ、システムバス直結型メモリーコントローラチップ２は、メインＣＰＵ８のデータハンドリングプロセスを介することなく、半導体メモリー７と上記外部Ｉ／Ｏデバイス６の間のデータ交換を直接行えるようにする。【選択図】　　　図１
2004110376.tif 000002
【特許請求の範囲】
【請求項１】
システムバスと情報記憶のためのデータエリアとして機能する半導体メモリーとの間に接続されて設けられ、該半導体メモリーを制御するシステムバス直結型メモリーコントローラであって、
上記システムバスには、外部Ｉ／Ｏデバイスが接続されており、
上記システムバス直結型メモリーコントローラは、上記システムバス及び上記半導体メモリーに夫々接続されたシステムバス直結型メモリーコントローラチップと、該システムバス直結型メモリーコントローラチップに接続されたコントローラＣＰＵとを有し、
上記コントローラＣＰＵは、実行プログラムに基づいて上記システムバス直結型メモリーコントローラチップに、半導体メモリーの制御する機能を付与し、
上記システムバス直結型メモリーコントローラチップは、メインＣＰＵのデータハンドリングプロセスを介することなく、上記半導体メモリーと上記外部Ｉ／Ｏデバイスの間の直接のデータ交換を実現できるようにしたことを特徴とするシステムバス直結型メモリーコントローラ。
【請求項２】
上記コントローラＣＰＵは、実行プログラムに基づいて上記システムバス直結型メモリーコントローラチップが、半導体メモリーのアドレス拡張を擬似的に行うように制御する機能を付与し、データメモリエリアとコントロールプログラムエリアのメモリ空間を、上記コントローラＣＰＵの自己所有のメモリエリアとして使用可能とすることを特徴とする請求項１記載のシステムバス直結型メモリーコントローラ。
【請求項３】
上記コントローラＣＰＵは、実行プログラムに基づいて上記システムバス直結型メモリーコントローラチップが、半導体メモリーに一時的なキャッシュエリアを設定できるように制御する機能を付与することを特徴とする請求項１又は２記載のシステムバス直結型メモリーコントローラ。
【請求項４】
システムバスと情報記憶のためのデータエリアとして機能する半導体メモリーとの間に接続されて設けられたシステムバス直結型メモリーコントローラチップであって、
上記システムバスには、メインＣＰＵ及び外部Ｉ／Ｏデバイスが接続されており、
システムバス直結型メモリーコントローラチップは、コントローラＣＰＵに接続されており、実行プログラムに基づいた上記コントローラＣＰＵの制御により、上記半導体メモリーを制御する機能が付与され、上記メインＣＰＵのデータハンドリングプロセスを介することなく、上記半導体メモリーと上記外部Ｉ／Ｏデバイスの間の直接のデータ交換を制御することを特徴とするシステムバス直結型メモリーコントローラチップ。
【請求項５】
上記メモリーコントローラチップは、大容量メモリーを直接制御できるメモリーコントローラ部と、汎用的なコンピュータのシステムバスに直接データのやり取りを行うためのバスコントローラ部と、コントローラＣＰＵ用ＰＣＩバスコントローラ部とから成っていることを特徴とする請求項４記載のシステムバス直結型メモリーコントローラチップ。
【請求項６】
上記コントローラＣＰＵは、実行プログラムに基づいて上記システムバス直結型メモリーコントローラチップが、半導体メモリーのアドレス拡張を擬似的に行うように制御する機能を付与することを特徴とする請求項４又は５記載のシステムバス直結型メモリーコントローラチップ。
【請求項７】
上記コントローラＣＰＵは、実行プログラムに基づいて上記システムバス直結型メモリーコントローラチップが、半導体メモリーを、自己学習機能を持ったインテリジェントキャッシュとして設定できるように制御する機能を付与することを特徴とする請求項４、５又は６記載のシステムバス直結型メモリーコントローラチップ。
【請求項８】
上記半導体メモリーは、該半導体メモリーと同じ記憶容量の不揮発性ディスクを組み合わせることによって、上記半導体メモリーの書き込みにリアルタイムに更新されたデータの保護を行うことができるリアルタイムバックアップ機能が付与されている特徴とする請求項４〜７のいずれか１項に記載のシステムバス直結型メモリーコントローラチップ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、システムバスを介して直結された外部Ｉ／Ｏデバイスとデータメモリーの制御を行うシステムバス直結型メモリーコントローラ及びその構成要素であるシステムバス直結型メモリーコントローラチップ（本明細書では、これを「システムバス直結型メモリーコントローラ及びチップ」と言う。）に関し、システムバスに直結されたデータメモリー（情報記憶のためのデータエリアとして機能する半導体メモリー）を、外部Ｉ／Ｏデバイスと直接的に通信可能とするように制御するものである。
【０００２】
【従来の技術】
近年、インターネット、イントラネット等の通信回線システムの急速な発展と共に、これらの通信回線システムに接続されるコンピュータが激増し、データファイルを検索する場合、（例えば、インターネットに接続されたコンピュータシステムに於いて、複数のクライアントコンピュータからアクセスされるサーバーコンピュータ上のデータファイルを検索する場合等。例えば、特許文献１、特許文献２等参照。）、一度に複数のアクセスが集中してしまうので一般的には多くの待ち時間が発生し、レスポンス（応答速度）の低下を招いている。
【０００３】
【特許文献１】
特開２００１−１４３２２号公報（図２参照。）
【特許文献２】
特開２００２−２３６７３０号公報（図１参照。）
【０００４】
このレスポンス低下は、インターネット、イントラネット等を利用するのネットワーク型システムにおいては致命的な問題点となってしまう。メトカーフの法則にあるようにネットワーク上に存在するコンピュータの数に２乗して運用頻度が、アップされるが、現状のコンピュータシステムのレスポンスでは、完全に対応不可能である事を示す。
【０００５】
これは、昨今開始されているインターネットの高帯域ブロードバンドの出現によって、今後、更に大きな問題となり、益々増え続けるデータ検索件数の増大における解決策発掘が急務になると同時に高いレスポンス性能が要求されている。更に、今後増大するＰ（Ｐｅｒｓｏｎ）ｔｏ　Ｐ（Ｐｅｒｓｏｎ）システム構成でも、各人が持つ個別データを交換する際に必要な外部Ｉ／Ｏデバイスの検索処理（トランザクション処理）においても、コンピュータのデータへのアクセスのスピードアップが求められている。
【０００６】
例えば、インターネットに接続されたコンピュータシステムに於いて、複数のクライアントコンピュータからアクセスされるサーバーコンピュータ上のデータファイルを検索する構成の一例として場合等）
【０００７】
図４は、インターネット等のネットワークと外部Ｉ／Ｏデバイス６を介して接続するコンピュータの従来例を示すものである。この従来例では、システムバスにメインＣＰＵ８が接続されており、このメインＣＰＵ８にノースブリッジ（Ｎｏｒｔｈ　Ｂｒｉｄｇｅ）９というメモリーコントローラチップを介してローカルメモリー１０と接続されている。そして、システムバス４にデータメモリーとして機能する半導体メモリー７が接続されている。又、ＦＣ／ＳＣＳＩインターフェースを介してハードディスク１５や半導体ディスク１１が接続されている。
【０００８】
このような構成の従来例では、外部Ｉ／Ｏデバイス６と半導体ディスク１１との通信は、ＯＳに当たるソフトをハードディスクからローカルメモリー１０にダウンロードして、メインＣＰＵ８を介して制御されるものである。
【０００９】
さらに、外部Ｉ／Ｏデバイス６を介してデータ通信を行う別の従来技術としては、ＰＣＩバスコントローラチップがある。このＰＣＩバスコントローラチップは、外部Ｉ／Ｏデバイスである汎用的なＰＣＩインターフェースに接続するためのコントローラチップであり、ＰＣＩブリッジ（ＰＣＩ　Ｂｒｉｄｇｅ。図４中では「バスブリッジ」として示す。）と言われるものであり、その機能は、夫々の外部Ｉ／ＯデバイスをＰＣＩバス等のシステムバスに接続するように制御するものである。
【００１０】
【発明が解決しようとする課題】
図４に示す従来例では、ＯＳに当たるソフトウエアをハードディスクからローカルメモリー１０にダウンロードしてメインＣＰＵ８を介して制御されるものであるため、初期動作の立ち上げ処理に時間を費やしてしまい、しかも、万一、システムがダウンした場合、システムダウンタイムが、大幅に生じてしまい対応が遅れることとなる。
【００１１】
又、立ち上げ後の、外部Ｉ／Ｏデバイス６と半導体ディスク１１との通常の通信動作は、メインＣＰＵ８及びノースブリッジ（Ｎｏｒｔｈ　Ｂｒｉｄｇｅ）９を介してローカルメモリー１０がメモリーコントローラとして機能し制御が行われるから、その制御動作が遅い。
【００１２】
特に、ノースブリッジ９というメモリーコントローラチップは、最大４枚のメモリーカードまでしか対応できないという制限があるので、実質上４ＧＢ空間までしか使用できない。また、ローカルメモリー１０は、あくまでもＣＰＵのインストラクションエリアであるため、インターネットから外部Ｉ／Ｏデバイスに入力があると、そのために多くの中間処理が行われる為、ローカルメモリーでのデータ検索の機能は、大幅な性能低下を招いてしまう。
【００１３】
又、従来のＰＣＩバスコントローラチップは、外部Ｉ／Ｏデバイスをバスに接続するように制御するが、それぞれの外部Ｉ／Ｏデバイスから、必ずメインＣＰＵを介してデータの通信を行われるのでやはり多くの待ち時間を生じさせてしまう。
【００１４】
本発明に係るシステムバス直結型メモリーコントローラ及びチップは、このような従来の問題を解決することを目的とするものであり、実データの常駐している半導体メモリーと外部Ｉ／Ｏデバイスとを直接システムバスで接続することで、半導体メモリーと外部Ｉ／Ｏデバイス間の制御動作の処理をＣＰＵを関与することなく行い、半導体メモリーと外部Ｉ／Ｏデバイスとのデータの交換、配信を可能とし、高速なデータ転送能力及び高速なデータ検索能力を実現するものである。
【００１５】
【課題を解決するための手段】
本発明は上記課題を解決するために、システムバスと情報記憶のためのデータエリアとして機能する半導体メモリーとの間に接続されて設けられ、該半導体メモリーを制御するシステムバス直結型メモリーコントローラであって、上記システムバスには、メインＣＰＵ及び外部Ｉ／Ｏデバイスが接続されており、上記システムバス直結型メモリーコントローラは、上記システムバス及び上記半導体メモリーに夫々接続されたシステムバス直結型メモリーコントローラチップと、該システムバス直結型メモリーコントローラチップに接続されたコントローラＣＰＵとを有し、上記コントローラＣＰＵは、実行プログラムに基づいて上記システムバス直結型メモリーコントローラチップに、半導体メモリーの制御する機能を付与し、上記システムバス直結型メモリーコントローラチップは、メインＣＰＵの作業を介することなく、上記半導体メモリーと上記外部Ｉ／Ｏデバイスの間の直接のデータ交換を実現できるようにしたことを特徴とするシステムバス直結型メモリーコントローラを提供する。
【００１６】
上記コントローラＣＰＵは、実行プログラムに基づいて上記システムバス直結型メモリーコントローラチップが、半導体メモリーのアドレス拡張を擬似的に行うように制御する機能を付与し、データメモリエリアとコントロールプログラムエリアのメモリ空間を、上記コントローラＣＰＵの自己所有のメモリエリアとして使用可能とすることを特徴とする。
【００１７】
上記コントローラＣＰＵは、実行プログラムに基づいて上記システムバス直結型メモリーコントローラチップが、半導体メモリーに一時的なキャッシュエリアを設定できるように制御する機能を付与することを特徴とする。
【００１８】
本発明は上記課題を解決するために、システムバスと情報記憶のためのデータエリアとして機能する半導体メモリーとの間に接続されて設けられたシステムバス直結型メモリーコントローラチップであって、上記システムバスには、メインＣＰＵ及び外部Ｉ／Ｏデバイスが接続されており、システムバス直結型メモリーコントローラチップは、コントローラＣＰＵに接続されており、実行プログラムに基づいた上記コントローラＣＰＵの制御により、上記半導体メモリーを制御する機能が付与され、上記メインＣＰＵの作業を介することなく、上記半導体メモリーと上記外部Ｉ／Ｏデバイスの間の直接のデータ交換を制御することを特徴とするシステムバス直結型メモリーコントローラチップを提供する。
【００１９】
上記メモリーコントローラチップは、大容量メモリーを直接制御できるメモリーコントローラ部と、汎用的なコンピュータのシステムバスに直接データのやり取りを行うためのバスコントローラ部と、コントローラＣＰＵ用ＰＣＩバスコントローラ部とから成っていることを特徴とする。
【００２０】
上記コントローラＣＰＵは、実行プログラムに基づいて上記システムバス直結型メモリーコントローラチップが、半導体メモリーのアドレス拡張を擬似的に行うように制御する機能を付与することを特徴とする。
【００２１】
上記コントローラＣＰＵは、実行プログラムに基づいて上記システムバス直結型メモリーコントローラチップが、半導体メモリーに自己学習機能を持ったキャッシュメモリとして設定できるように制御する機能を付与することを特徴とする。
【００２２】
【発明の実施の形態】
本発明に係るシステムバス直結型メモリーコントローラ及びチップの実施の形態を実施例に基づいて図面を参照して、以下説明する。図１は、本発明に係るシステムバス直結型メモリーコントローラ１及びチップ２が適用される、コンピュータ３の全体構成を示す図である。
【００２３】
このコンピュータ３は、メインＣＰＵ８が接続され、このメインＣＰＵ８にノースブリッジ９及びローカルメモリー１０が順次接続されており、通常のコンピュータとしての機能を有するものである。
【００２４】
このコンピュータ３では、ＰＣＩバス等のシステムバス４に、バスブリッジ５を介して外部Ｉ／Ｏデバイス６（インターネット等のネットワークと接続する（ＬＡＮインターフェースであり、図中では「ネットワークボード」を例示している。）が接続されている。
【００２５】
このような構成において、本発明の特徴は、図２に概念図を示すように、システムバス４（直結型システムバス）に、システムバス直結型メモリーコントローラ１（及びチップ２）を介して、実データの情報記憶のためのデータエリアとして機能する半導体メモリー７を接続することにより、半導体メモリー７のデータメモリーエリアと、外部Ｉ／Ｏデバイス６との間で、従来例のように、メインＣＰＵ（主ＣＰＵ）８の作業を介さずに直接データ交換を実現できるような構成とした点である。
【００２６】
これにより、本発明のシステムバス直結型メモリーコントローラ１（及びチップ２）は、システムバス４に直結された半導体メモリー７のデータメモリエリアを、外部Ｉ／Ｏデバイス６とダイレクトに通信可能とするとともに、半導体メモリー７と外部Ｉ／Ｏデバイス６とを制御可能とするものである。
【００２７】
システムバス直結型メモリーコントローラ１は、システムバス直結型メモリーコントローラチップ２と、コントローラＣＰＵ１２を有する。
【００２８】
メモリーコントローラチップ２は、メモリーチップをメモリーコントローラチップの用途で専用チップとして利用するものであり、大容量メモリーを直接制御できるメモリコントロール部１６と、汎用的なコンピュータのシステムバスに直接データのやり取りを行うためのバスコントローラ部１７と、コントローラＣＰＵ用ＰＣＩバスコントローラ部１８とから成る。
【００２９】
実際は、次に説明するように、コントロールプログラム１３（実際はＲＯＭ化したプログラムであって、実行プログラムを有し、この実行プログラムに従ってＣＰＵ１２は制御動作を行う。）、コントローラＣＰＵ１２により、メモリーコントローラチップ２により、上記メモリーコントロール部１６、バスコントローラ部１７及びコントローラＣＰＵ用ＰＣＩバスコントローラ部１８として夫々の機能がダウンロードされ、しかもその機能を変更、追加、拡張可能とすることができる。
【００３０】
コントローラＣＰＵ１２は、メモリーコントローラチップ２のバスコントローラ部及びメモリーコントローラ部をプログラマブルに制御するものである。即ち、コントローラＣＰＵ１２は、コントロールプログラム１３の実行プログラムに基づいて、システムバス直結型メモリーコントローラチップ２に、メモリーコントローラ部、バスコントローラ部及びコントローラＣＰＵ用ＰＣＩバスコントローラ部としての夫々の機能が付与され、半導体メモリー７と外部Ｉ／Ｏデバイス６とを夫々制御可能とする制御機能を付与する。
【００３１】
さらに、コントローラＣＰＵ１２は、メモリーコントローラチップ２の動作、機能を変更、追加、拡張可能とする。即ち、コントローラＣＰＵ１２で、メモリーコントローラチップ２に様々なメモリーアルゴリズムを搭載し、制御することによって、効率的なデータ配信機能を組み込めることができ、従来のＣＰＵが持つノースブリッジでは実現できない大容量メモリーと外部Ｉ／Ｏとのデータの交換、配信を待ち時間のロスを最小限に止めるコンピュータメモリー配信構造が実現できる。
【００３２】
このシステムバス直結型メモリーコントローラチップ２が、インターフェースボード（例．一般市場に出回っているＰＣＩバススペックのコネクタ等）を介してシステムバス４に接続されている。そして、上述のように、ＲＯＭ化された実行プログラムに基づいてコントローラＣＰＵ１２が動作し、システムバス直結型メモリーコントローラチップ２（専用チップ２）のバスコントローラ部を制御するとともに、メモリーコントローラ部を制御して半導体メモリーのメモリー管理、データ検索の制御を行う。
【００３３】
これにより、システムバス直結型メモリーコントローラチップ２は、半導体メモリー７が外部Ｉ／Ｏデバイス６とダイレクトに通信可能とする。しかも、システムバス直結型メモリーコントローラチップ２は、電源投入後から瞬時に、いわばＯＳとしての機能を実行できるため、高い信頼性を要求されるサーバーシステムやインターネットを介してＩ／Ｏアクセス要求が多いＤＣＳ（ディストリビューション・コンテンツ・サーバー）等で、最小限のシステムロスタイムを維持できることとなる。
【００３４】
この構成は、一般のコンピュータにおいて、ＣＰＵマザーボード上のＰＣＩバスにＩ／Ｏインターフェースボードを乗せる考え方とは全く逆で、半導体メモリーがその中心に存在し、それにダイレクトにＩ／Ｏインターフェースボードが、ＰＣＩバス経由で搭載される形態をとる。
【００３５】
このような構成により、半導体メモリー７を、大きな一つの共有データエリアとして確立させ、これに、外部Ｉ／Ｏデバイス６、システムバス直結型メモリーコントローラ１、メインＣＰＵ８、ＦＣ／ＳＣＳＩインターフェース１４とディスク１５等を追加するハードウエア構造を持っているものである。
【００３６】
この発明で重要な点は、実データを、システムバス４に直結した半導体メモリー７のデータメモリーエリアに常駐させ、コンピュータ３を効率的なデータのオンライン検索などに対応出来るような構成とし、メインＣＰＵ８とノースブリッジ９を介して接続しているローカルメモリー１０には、実データを記憶させることなく、本来の機能であるインストラクションエリアとして独立させ、効率的に使用することができるようにしている。
【００３７】
従来のＣＰＵは、指定されたメモリー空間にアクセス出来るメモリー容量は４ＧＢ（３２ｂｉｔＣＰＵの場合）が限界である。しかしながら、本発明では、半導体メモリー７の大量のメモリー（６４ＧＢ以上）をバスに直結している為、従来のメインＣＰＵ８の動作では対応ができない。そこで、本発明では、メモリーアドレスの拡張を擬似的に行い、実際の領域を６４ＧＢとして、メモリーアドレス拡張管理の運用ができるように変更されている。この機能は、大量のメモリーデータを記憶する半導体メモリー７と外部Ｉ／Ｏデバイス６とを直接接続するために考えられた１対１の任意アクセスの手段である。
【００３８】
上述のとおり、本発明のシステムバス直結型メモリーコントローラチップ２は、その制御が、実行プログラムに基づきコントローラＣＰＵ１２で実行されるが、その具体的な構成としては、システムバス直結型メモリーコントローラチップ２と、コントローラＣＰＵ１２、コントロールプログラム１３との３つを組み合わせて一つの基板上に配備される。これは、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ａｒｒａｙ）又はＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｃｉｒｃｕｉｔ）の形状で形成される。
【００３９】
コントロールプログラム１３の実行プログラムによってシステムバス直結型メモリーコントローラチップ２の動作、機能を変更、追加、拡張が可能である。これによりシステムバス直結型メモリーコントローラチップ２にプログラマブルメモリー管理機能を付与可能とする。
【００４０】
例えば、本発明に係るコンピュータ３が大量なデータ容量を必要とする場合には、システムバス直結型メモリーコントローラチップ２は、コントロールプログラム１３の実行プログラムの下で、様々なデータのタイプに対応する自己学習機能を有したデータキャッシュとして設定できるように機能する。
【００４１】
具体的には、半導体メモリー７に拡張ディスク（拡張データエリアとしてのディスクドライブ等のアクセスの遅いディスクデバイス、例えば、図１中のディスク１５で示されるもの。）接続されているという構成を前提として説明すると、コントロールプログラム１３の実行プログラムで制御されるコントローラチップ２のメモリーコントロール部は、一定のサンプリング時間を設定して、そのサンプリング時間内にＩ／Ｏデバイス６を通過したデータによって、このデータが格納されている拡張ディスクのブロックアドレスにアクセスした検索回数をカウントし、アクセス頻度の高い順から優先順位をつけてメモリー内に常駐させることで、高い検索スピードを実現する。
【００４２】
それらのデータ保持時間は、その検索回数の多かった（検索頻度の高い）ブロックアドレスのデータを認識してから、次のサンプリングタイムが終了するまでの間、半導体メモリー７のデータメモリーエリアで固定メモリーとして常駐させ、データ呼び出しの高速化を図るものである。この場合のリード・ライトのメモリー領域配分は任意に決定できる。このことによって実行データメモリーに記憶されるデータベースへのアクセスの効率アップとそのチューニングが可能となる。
【００４３】
なお、図３に示すように、半導体メモリーと同じ記憶容量程度の不揮発性ディスク１５を組み合わせることによって、半導体メモリー７の読み書きにリアルタイム（実時間）で更新されたデータをディスクに保存することが可能となり、万一の停電、システムクラッシュの際にも安全にシステムを復旧できる機能を実現できる。
【００４４】
以上、本発明に係るシステムバス直結型メモリーコントローラ及びチップの実施形態を実施例に基づいて説明したが、本発明は特にこのような実施例に限定されることなく、特許請求の範囲記載の技術的事項の範囲内でいろいろな実施例があることはいうまでもない。
【００４５】
【発明の効果】
以上の構成から成る本発明に係るシステムバス直結型メモリーコントローラ及びチップによると、次のような効果を奏する。実データの常駐している半導体メモリーと、外部Ｉ／Ｏデバイスを直接専用バスで接続し、半導体メモリーと外部Ｉ／Ｏデバイス間の制御動作の処理を、従来技術のようにメインＣＰＵを関与するという動作を介することなく直接行うので、半導体メモリーと外部Ｉ／Ｏデバイスとのデータの送受信を高速に処理し、高速なデータ検索を可能とする。
【００４６】
本発明によるコンピュータは、外部とのネットワークを。汎用的なイーサネット（Ｅｔｈｅｒｎｅｔ）の１０／１００ｂａｓｅ、又はＧｉｇａｂｉｔ／１０　Ｇｉｇａｂｉｔ　Ｅｔｈｅｒｎｅｔｎに対応し、汎用的なネットワークに接続できるとともに、高速ＬＡＮであるＤＡＦＳ等にも対応可能である。
【００４７】
本発明のコントローラＣＰＵは、メモリーアドレス拡張を擬似的に行い、メモリーアドレス拡張管理の運用をできる機能を有するから、大量のメモリーデータと外部Ｉ／Ｏデバイスとを直接接続することができる。
【００４８】
本発明のシステムバス直結型メモリーコントローラチップは、コントローラＣＰＵと実行プログラムで制御され、システムバス直結型メモリーコントローラチップの動作、機能を変更、追加、拡張が可能となり、例えばプログラマブルメモリー管理機能を備えることができ、半導体メモリーの実データのキャッシュ処理等を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の全体構成を説明する図である。
【図２】本発明の基本的な概念を説明する図である。
【図３】本発明に関する半導体メモリーに同じ記憶容量程度の不揮発性ディスクを組み合わせた構成を説明する図である。即ち、同じ容量の不揮発性ディスク（従来のハードディスク）を組み合わせる事により高速データ配信とバックアップを同時に行う事ができる構成を示す図である。
【図４】従来例を説明する図である。
【符号の説明】
１　　システムバス直結型メモリーコントローラ
２　　システムバス直結型メモリーコントローラチップ
３　　コンピュータ
４　　システムバス
５　　バスブリッジ
６　　外部Ｉ／Ｏデバイス
７　　半導体メモリー
８　　メインＣＰＵ
９　　ノースブリッジ
１０　　ローカルメモリー
１１　　半導体ディスク
１２　　コントローラＣＰＵ
１３　　コントロールプログラム（実行プログラムをＲＯＭ化したもの）
１４　　ＦＣ／ＳＣＳＩインターフェース
１５　　ディスク（ハードディスク等の不揮発性ディスク）
１６　　メモリコントロール部
１７　　外部Ｉ／Ｏ用システムバスコントローラ部
１８　　ＣＰＵ用ＰＣＩバスコントローラ部
【図１】
2004110376.tif 000003
【図２】
2004110376.tif 000004
【図３】
2004110376.tif 000005
【図４】
2004110376.tif 000006