(57)【要約】【課題】対数値を線形値に変換するための変換テーブルの記憶領域を縮小しながら、電力値のレンジ、ステップ数を高めた場合にも変換テーブルのアドレス形成回路の回路規模、消費電力を抑える。【解決手段】２の補数表示の整数部および絶対値表示の小数部で表現した対数値の整数部から符号ビットを除いたビット列を前記小数部のビット列の下位に結合して形成したアドレスビット列を出力する配線組替え回路１０１と、配線組替え回路１０１で形成されたアドレスビット列を、対応する線形値に変換して出力する変換テーブル１０２とを備える。【選択図】　図１
2004127021.tif 000002
【特許請求の範囲】
【請求項１】
対数値を線形値に変換する対数変換方法において、前記対数値を２の補数表示の整数部および絶対値表示の小数部で表現し、前記整数部から符号ビットを除いたビット列を前記小数部のビット列の下位に結合したアドレスビット列を形成し、前記アドレスビット列に対応する線形値に変換することを特徴とする対数変換方法。
【請求項２】
２の補数表示の整数部および絶対値表示の小数部で表現した対数値の整数部から符号ビットを除いたビット列を前記小数部のビット列の下位に結合して形成したアドレスビット列を出力するアドレス組替え手段と、
前記前記アドレス組替え手段で形成されたアドレスビット列を、対応する線形値に変換して出力する変換テーブルと、
を備える対数変換装置。
【請求項３】
前記変換テーブルに対して任意の値を設定するテーブル値設定手段を備えることを特徴とする請求項２記載の対数変換装置。
【請求項４】
２の補数表示の整数部および絶対値表示の小数部で表現された２つの対数値の加算値を２の補数表示の整数部および絶対値表示の小数部で表現された対数値を前記アドレス組替え手段へ出力する対数値演算手段を備える請求項２または３記載の対数変換装置。
【請求項５】
２の補数表示の整数部および絶対値表示の小数部で表現した対数値の整数部から符号ビットを除いたビット列を前記対数値の小数部のビット列の下位に結合して形成したアドレスビット列を出力する複数のアドレス組替え手段と、
前記複数のアドレス組替え手段から１つの出力を選択する選択手段と、
前記選択手段が選択した出力のアドレスビット列に対応する線形値に変換して出力する変換テーブルと、
を備える対数変換装置。
【請求項６】
請求項２から５のいずれか一項記載の対数変換装置と、前記線形電力値の所定時間内の累積加算値を得る換算手段と、前記所定時間の経過後に前記累積加算値を前記所定時間で除して単位時間の平均電力値を求める平均電力算出手段と、を備える平均電力計算装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、対数値を変換テーブルを用いて線形値に変換する対数変換方法および装置に係り、特に、変換テーブルの記憶領域を縮小し、かつ、変換テーブルのアドレス形成回路の回路規模を削減する技術に関する。
【０００２】
【従来の技術】
無線通信においては、受信電力強度に応じて送信電力を制御する方式を採用するものがある。このような方式の無線通信として、ＣＤＭＡ通信においては受信側の距離に応じた電力値を乗算する送信電力制御が行われ、その際に送信電力値の指定にはｄＢｍで表した対数値が使用される。
【０００３】
図１０はＣＤＭＡ無線装置における電力制御部の構成を示すブロック図である。図１０において、ＣＤＭＡ無線装置は、複数の送信ユニット１００１、１００２、各送信ユニットが出力する送信信号を加算する加算器１００３、帯域制限フィルタ１００４、加算された送信信号をディジタル変換した上でＱＰＳＫ変調などにより多値変調するＡ／Ｄ変換・変調器１００５、変調信号を所定のレベルまで増幅する増幅器１００６、増幅器１００６で増幅された変調信号を無線信号として送信するアンテナ１００７を備えて構成される。
【０００４】
複数の送信ユニット１００１、１００２は、送信信号に対して指定された電力値を乗算して出力するものであり、対数変換装置１０１１と、対数変換装置１０１１からの線形出力値と送信信号を乗算する乗算器１０１２とを備えている。例えば、送信ユニット１００１では、送信信号Ｓ１に対して送信電力Ｐ１を乗算して出力し、送信ユニット１００２では、送信信号Ｓ２に対して送信電力Ｐ２を乗算して出力する。
【０００５】
ＣＤＭＡ通信では、各ユーザの送信信号に独自の符号系列を乗算し、さらに受信側の距離に応じた電力値を乗算する。送信電力値の指定にはｄＢｍで表した対数値が使用されるため、例えば、送信信号Ｓ１に送信電力Ｐ１を乗算する場合は、送信電力Ｐ１を線形値に変換する必要がある。この変換は対数変換装置１０１１にて行われる。
【０００６】
対数値で表された電力値を線形の電力値に変換するには、従来一般に、対数値と線形値の変換テーブルを記憶装置に格納しておき、これを参照する方法が採られている。対数値で表された電力値が符号および小数部を有する実数の場合、そのビット構成は符号ビットと度数の絶対値で表現され、変換テーブルの記憶領域の使用効率を向上させるためにアドレスデコーダが用いられる。
【０００７】
図１１は、アドレスデコーダと変換テーブルを用いた従来の対数変換装置の構成を示すブロック図である。図１１において、アドレスデコーダ１１０１は、対数値で表された電力値を変換テーブル１１０２のアドレスに変換する。変換テーブル１１０２は、対数値で表された電力値を線形の電力値に変換するもので、アドレスデコーダ１１０１より入力されたアドレスに対応する線形の電力値を出力する。
【０００８】
次に、図１２から図１５を参照して、図１１の対数変換装置の動作を具体的な数値を用いて説明する。図１２は、アドレスデコーダ１１０１に入力される対数値で表された電力値のビット構成を示しており、レンジは−２０．０ｄＢｍから０．１ｄＢｍステップで４３．０ｄＢｍまでの６３１個の対数値からなる。電力値は符号ビットと度数の絶対値で表すため、例えば、−０．３ｄＢｍは、符号ビットが１、度数の絶対値は３であり、”１０００００００１１”となる。
【０００９】
図１３は、６３１個の対数値で表された電力値のビット構成を、アドレスデコーダ１１０１を介さず、直接アドレスとして使用した場合の変換テーブル１１０２の記憶領域を示している。記憶領域のアドレス４３１〜５１２に空き領域が生まれ、アドレス０〜７１２までの記憶領域が必要となることが分かる。
【００１０】
図１４は、６３１個の対数値で表された電力値がアドレスデコーダ１１０１によって最適なアドレスに変換された後のビット構成を示している。直接アドレスとして使用した場合にアドレス５１３〜７１２となる対数値で表された電力値−０．１ｄＢｍ〜−２０．０ｄＢｍが、アドレスデコーダ１１０１によりアドレス４３１〜６３０に変換される。
【００１１】
図１５は、変換後の最適なアドレスを使用した場合の変換テーブル１１０２の記憶領域を示している。アドレス４３１〜５１２の記憶領域の空きは無くなり、記憶領域がアドレス０〜６３０に縮小されていることが分かる。
【００１２】
なお、従来技術として、例えば特許文献１が挙げられる。
【００１３】
【特許文献１】
特許第１７７９６８６号公報
【００１４】
【発明が解決しようとする課題】
上述したように、対数値で表された電力値が符号および小数部を有する実数である場合に、従来、対数変換装置はアドレスデコーダ１１０１と変換テーブル１１０２により実現してきた。
【００１５】
しかしながら、上記従来の構成では、アドレスデコーダ１１０１は対数値で表された電力値を変換テーブル１１０２のアドレスに変換する演算回路であるため、電力値のレンジおよびステップ数を高める場合にはアドレスデコーダ１１０１の回路規模が増大するという問題がある。
【００１６】
本発明は上記従来の問題点を解決するものであり、対数値を線形値に変換するための変換テーブルの記憶領域を縮小しながら、電力値のレンジおよびステップ数を高めた場合にも変換テーブルのアドレス形成回路の回路規模および消費電力を最小限に抑えることができる対数変換方法および装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
請求項１に記載の対数変換方法は、対数値を線形値に変換する対数変換方法において、前記対数値を２の補数表示の整数部および絶対値表示の小数部で表現し、前記整数部から符号ビットを除いたビット列を前記小数部のビット列の下位に結合したアドレスビット列を形成し、前記アドレスビット列に対応する線形値に変換するものである。
【００１８】
請求項２に記載の対数変換装置は、２の補数表示の整数部および絶対値表示の小数部で表現した対数値の整数部から符号ビットを除いたビット列を前記小数部のビット列の下位に結合して形成したアドレスビット列を出力するアドレス組替え手段と、前記前記アドレス組替え手段で形成されたアドレスビット列を、対応する線形値に変換して出力する変換テーブルとを備えるものである。
【００１９】
上記構成によれば、符号ビットと度数の絶対値で表す従来のビット構成のビット幅をＭ、負数の最大度数（ステップ数）をＸ、アドレスデコード前の負数の度数１（１ステップ目）のアドレスをＡ、本発明における対数表現の小数部のビット幅をＮ、整数部のステップ数をＹ、配線組替え後の負数の１ステップ目のアドレスをＢとすると、Ｘ＞Ｂ−Ａ＋１、かつＹ≦２＾（Ｍ−Ｎ）であれば、アドレス組替え手段によりアドレスビット列が形成される際に、従来表現の対数値を直接アドレスとして使用するよりも変換テーブルの記憶領域を縮小することができる。
【００２０】
すなわち、上記条件を満たすならば、アドレスの変換に演算回路を使用することなくアドレス組替えだけで変換テーブルの記憶領域を縮小できるため、対数値のレンジおよびステップ数を高めても回路規模の削減が可能となる。
【００２１】
本発明の請求項３に記載の対数変換装置は、請求項２記載の対数変換装置において、前記変換テーブルに対して任意の値を設定することができるテーブル値設定手段を備えるものである。
【００２２】
上記構成によれば、変換する対数値のレンジや対数変換結果の線形値の精度を、状況に応じて任意に変更することが可能となる。
【００２３】
本発明の請求項４に記載の対数変換装置は、請求項２または３記載の対数変換装置において、２の補数表示の整数部および絶対値表示の小数部で表現された２つの対数値の加算値を２の補数表示の整数部および絶対値表示の小数部で表現された対数値を前記アドレス組替え手段へ出力する対数値演算手段を備えるものである。
【００２４】
上記構成によれば、ＣＤＭＡ通信のダイバーシティ送信において電力値に増減分のオフセットを与える場合のように、例えば、主入力の対数値に対して補正値を対数値で与える場合に、対数値表現が維持されたまま演算が行われるため、演算後にアドレス組替え手段に入力する対数値を得るために変換し直す必要が無いという利点がある。
【００２５】
本発明の請求項５に記載の対数変換装置は、２の補数表示の整数部および絶対値表示の小数部で表現した対数値の整数部から符号ビットを除いたビット列を前記対数値の小数部のビット列の下位に結合して形成したアドレスビット列を出力する複数のアドレス組替え手段と、前記複数のアドレス組替え手段から１つの出力を選択する選択手段と、前記選択手段が選択した出力のアドレスビット列に対応する線形値に変換して出力する変換テーブルとを備えるものである。
【００２６】
上記構成によれば、ＣＤＭＡ通信において複数の送信ユニットで電力値の対数変換を行うような場合に、複数の対数値を１つの変換テーブルで線形値に変換できるため、対数変換を時分割処理することができ、処理時間は長くなるが回路規模の削減が可能となる。
【００２７】
本発明の請求項６に係る平均電力計算装置は、請求項２から５のいずれか一項記載の対数変換装置と、前記線形電力値の所定時間内の累積加算値を得る加算手段と、所定時間の経過後に前記累積加算値を所定時間で除して単位時間の平均電力値を求める平均電力算出手段とを備えるものである。
【００２８】
上記構成によれば、通信分野で電力値を数百秒という比較的長い時間で監視し、その区間の電力の平均値を求めることが必要な場合等において、小型の平均電力計算装置を提供することができる。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
本発明においては、対数値を従来の符号および小数部を有する実数ビットで表すのではなく、２の補数表示の整数部および絶対値表示の小数部で表す。
【００３０】
（実施の形態１）
図１は本発明の実施の形態１に係る対数変換装置の構成を示している。図１（ａ）は対数変換装置の構成を示すブロック図であり、対数変換装置は配線組替え回路１０１と変換テーブル１０２から構成される。図１（ｂ）は配線組替え回路１０１の構成を示す図である。
【００３１】
図１において、配線組替え回路１０１は入力された電力値である対数値を変換テーブル１０２のアドレスに変換する。その際、図１（ｂ）に示すように、電力対数値の小数部は下位ビットから上位ビットに、符号ビットを除いた整数部は上位ビットから下位ビットに組替えられる。
【００３２】
例えば、−２．３は、−２．３＝−３＋０．７であるので、整数部は−３、小数部は７となる。そして、小数部を上位ビットに、符号ビットを削除した整数部が下位ビットになるように配線組替えによりアドレス変換を行う。例えば、−２．３は整数部が”１１１１１０１”（最上位ビットの１は符号ビット）、小数部が０１１１であるので、配線組換え後のアドレスは”０１１１１１１１０１”となる。
【００３３】
変換テーブル１０２は対数値を線形値に変換するために線形値を記憶する記憶装置で、配線組替え回路１０１から入力されたアドレスに対して、このアドレスを形成した対数値に対応する線形値を出力する。
【００３４】
次に、図２から図４を参照して、図１の対数変換装置の動作を具体的な数値を用いて説明する。図２は、配線組替え回路１０１に入力される電力値のビット構成を示しており、電力値のレンジは、−２０．０ｄＢｍから０．１ｄＢｍステップで４３．０ｄＢｍまでの６３１個の対数値からなる。電力値のレンジおよびステップ数は従来構成例と同じである。
【００３５】
図３は、配線組替え回路１０１によりアドレスの組替えが行われた後のビット構成を示している。図３に示すように、対数値の小数部は上位ビットに、符号ビットを除いた整数部は下位ビットに組替えられている。アドレスの最大値は負の１ステップ目の値である。
【００３６】
図４は、配線組替え回路１０１によるアドレス組替えを行った後のアドレスを使用した場合の変換テーブル１０２の記憶領域を示している。記憶領域の空き領域は、電力値のビット構成を、アドレスデコーダ１１０１を介さず、対数値を直接アドレスとして使用する場合の図１３に比べてはるかに少なくなり、記憶領域がアドレス０〜６３９の領域に縮小されていることが分かる。
【００３７】
このように、本実施の形態の対数変換装置によれば、電力値のアドレス変換を配線組替え回路１０２で行うようにしたため、実質的に配線だけでアドレス変換が行われることになり、電力値のレンジおよびステップ数を高めても、アドレスの変換のための回路規模を増大させることなく変換テーブルの記憶領域を縮小することができ、回路規模の削減が可能となる。
【００３８】
（実施の形態２）
図５は本発明の実施の形態２に係る対数変換装置の構成を示すブロック図である。図５において、配線組替え回路１０１、変換テーブル１０２は実施の形態１の対数変換装置で同一符号を付した構成要素と同じものである。
【００３９】
さらに、図５に示す本実施の形態の対数変換装置は、変換テーブル１０２の値を外部から任意に設定することを可能にするテーブル値設定器５０１を備えている。この構成により、対数値のレンジや対数変換結果の線形値の精度を、状況に応じて変更することが可能となる。
【００４０】
（実施の形態３）
図６は本発明の実施の形態３に係る対数変換装置の構成を示すブロック図である。図６において、配線組替え回路１０１、変換テーブル１０２は実施の形態１の対数変換装置で同一符号を付した構成要素と同じものである。さらに、図５に示す本実施の形態の対数変換装置はオフセット演算器６０１を備えている。
【００４１】
ＣＤＭＡ通信においては、１つの送信エリアに対して２つの送信アンテナを用意し、送信電力にオフセットを与えて受信側の受信レベルの低下を回避するダイバーシティ送信が行われる。このとき、送信電力のオフセットは、一般に基本となる電力値とそのオフセット（増減分）との演算で与える。
【００４２】
本実施の形態の対数変換装置は、実施の形態１に記載のビット構成で入力される対数値で表された電力値に対して、オフセット演算器６０１を用いてオフセットとの演算を行う。ここで、オフセットのビット構成は電力値のビット構成と同じにする。また、オフセット演算後のビット構成も電力値のビット構成と同じでなければならない。オフセット演算器６０１は、このビット構成を維持するように構成される。
【００４３】
図７はオフセット演算器６０１の回路構成例を示すブロック図である。図７において、オフセット演算器は、整数部・小数部分解器７０１および７０２、整数部加算器７０３、小数部加算器７０４、繰上用加算器７０５、繰上用減算器７０６、繰上用制御部７０７、セレクタ７０８および７０９、整数部・小数部結合器７１０を備えて構成される。
【００４４】
整数部・小数部分解器７０１および７０２は、入力された対数値で表された電力値とオフセットをそれぞれ整数部と小数部にビット分割して出力する。それぞれの整数部は整数部加算器７０３に入力され、それぞれの小数部は小数部加算器７０４に入力される。整数部加算器７０３は対数値で表された電力値の整数部とオフセットの整数部を加算して出力する。小数部加算器７０４は対数値で表された電力値の小数部とオフセットの少数部を加算して出力する。
【００４５】
整数部加算器７０３の加算値は繰上用加算器７０５とセレクタ７０８に入力される。小数部加算器７０４の加算値は繰上用減算器７０６と繰上用制御部７０７とセレクタ７０９に入力される。繰上用加算器７０５は、整数部加算器７０３の加算値に１を加算して出力する。繰上用減算器７０６は、小数部加算器７０４の加算値から小数の最大値である＋１の値（例えば、小数部が小数第一位までであれば９＋１＝１０、第二位までであれば９９＋１＝１００）を減算して出力する。繰上用制御部７０７は小数部加算器７０４の加算値から繰上の有無を判断して制御信号を出力する。
【００４６】
繰上用加算器７０５の加算値はセレクタ７０８に入力される。繰上用減算器７０６の減算値はセレクタ７０９に入力される。繰上用制御部７０７は小数部加算器７０４における桁上げの有無を検出し、これを示す制御信号をセレクタ７０８、７０９に入力する。セレクタ７０８および７０９は繰上制御信号に対応する演算結果を選択して出力する。
【００４７】
セレクタ７０８、７０９の出力は整数部・小数部結合回路７１０に入力される。整数部・小数部結合回路７１０は整数部の演算結果と小数部の演算結果をビット結合して出力する。
【００４８】
オフセット演算器６０１は、入力値や出力値の符号に関係なく、実施の形態１に記載のビット構成を変化させずに演算値を出力するため、オフセット演算後のビット構成を変換し直す回路は不要である。
【００４９】
（実施の形態４）
図８は本発明の実施の形態４に係る対数変換装置の構成を示すブロック図である。図８において、対数変換装置は複数の配線組替え回路１０１、変換テーブル１０２、セレクタ８０１、制御部８０２から構成される。配線組替え回路１０１、変換テーブル１０２は実施の形態１の対数変換装置で同一符号を付した構成要素と同じものである。
【００５０】
本実施の形態の対数変換装置は、複数の配線組替え回路１０１とセレクタ８０１および制御部８０２を用いて、複数の電力値Ｐ１、電力値Ｐ２、電力値Ｐ３の対数変換を時分割処理するものである。ＣＤＭＡ通信では複数の送信ユニットで電力値の対数変換を行うので、本実施の形態の対数変換装置を用いることにより、処理時間は長くなるが回路規模の削減を図ることができる。
【００５１】
（実施の形態５）
図９は本発明に係る対数変換装置を用いた平均電力算出装置の構成を示すブロック図である。図９において、平均電力算出装置は、配線組替え回路１０１および変換テーブル１０２からなる対数変換装置９０１、加算器９０２、蓄積器９０３、平均化処理器９０４から構成される。配線組替え回路１０１、変換テーブル１０２は実施の形態１の対数変換装置で同一符号を付した構成要素と同じものである。
【００５２】
通信分野では、電力値を数百秒という比較的長い時間で監視し、その区間の電力の平均値を求めることが必要な場合がある。このとき、所定時間の電力値の総和を求める必要があるため、通常、電力値を線形値に変換して累積加算し、所定時間の経過後に累積加算値を測定した区間時間で除算し、単位時間あたりの電力を求めている。
【００５３】
本実施の形態の平均電力算出装置においては、観測対象となる電力値が対数変換装置９０１に入力され線形値が出力される。この出力が加算器９０２および蓄積器９０３によって所定の時間累積加算される。その後、この累積加算結果が平均化処理器９０４に入力され、所定時間で除算されて単位時間の平均電力値として出力される。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、対数値を２の補数表示の整数部および絶対値表示の小数部で表現し、入力される対数値の整数部から符号ビットを除いたビット列を前記入力される対数値の小数部のビット列の下位に結合して変換テーブルのアドレスを形成することにより、一定の条件を満たすならば、アドレスの変換に演算回路を使用することなく変換テーブルの記憶領域を縮小できるため、対数値のレンジおよびステップ数を高めても対数変換装置の回路規模の削減が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る対数変換装置の構成方法を示す図。
【図２】配線組替え回路に入力される電力値のビット構成を示す図。
【図３】配線組替え回路によるアドレス組替え後のビット構成を示す図。
【図４】アドレス組替え後のアドレス使用による変換テーブルの記憶領域を示す図。
【図５】本発明の実施の形態２に係る対数変換装置の構成を示すブロック図。
【図６】本発明の実施の形態３に係る対数変換装置の構成を示すブロック図
【図７】オフセット演算器の回路構成例を示すブロック図。
【図８】本発明の実施の形態４に係る対数変換装置の構成を示すブロック図。
【図９】本発明に係る対数変換装置を用いた平均電力算出装置の構成を示すブロック図。
【図１０】ＣＤＭＡ無線装置における電力制御部の構成を示すブロック図。
【図１１】従来の対数変換装置の構成を示すブロック図。
【図１２】アドレスデコーダに入力される対数値表現の電力値のビット構成を示す図。
【図１３】対数値表現の電力値のビット構成を直接アドレスとして使用した場合の変換テーブルの記憶領域を示す図。
【図１４】対数値表現の電力値がアドレスデコーダによって最適なアドレスに変換された後のビット構成を示す図。
【図１５】変換後の最適なアドレスを使用した場合の変換テーブルの記憶領域を示す図。
【符号の説明】
１０１　配線組替え回路
１０２　変換テーブル
５０１　テーブル値設定器
６０１　オフセット演算器
７０１、７０２　整数部・小数部分解器
７０３　整数部加算器
７０４　小数部加算器
７０５　繰上用加算器
７０６　繰上用減算器
７０７　繰上用制御部
７０８、７０９　セレクタ
７１０　整数部・小数部結合器
８０１　セレクタ
８０２　制御部
９０１　対数変換装置
９０２　加算器
９０３　蓄積器
９０４　平均化処理器
１００１、１００２　送信ユニット
１００３　加算器
１００４　帯域制限フィルタ
１００５　Ａ／Ｄ変換・変調器
１００６　増幅器
１００７　アンテナ
１０１１　対数変換装置
１０１２　乗算器
１１０１　アドレスデコーダ
１１０２　変換テーブル
【図１】
2004127021.tif 000003
【図２】
2004127021.tif 000004
【図３】
2004127021.tif 000005
【図４】
2004127021.tif 000006
【図５】
2004127021.tif 000007
【図６】
2004127021.tif 000008
【図７】
2004127021.tif 000009
【図８】
2004127021.tif 000010
【図９】
2004127021.tif 000011
【図１０】
2004127021.tif 000012
【図１１】
2004127021.tif 000013
【図１２】
2004127021.tif 000014
【図１３】
2004127021.tif 000015
【図１４】
2004127021.tif 000016
【図１５】
2004127021.tif 000017