(57)【要約】【課題】誘導機能と抵抗機能の両方を備えた終端デバイスを提供する【解決手段】フェライト材料を含む絶縁マトリックス（１０２）と、前記絶縁マトリックス内に配置された少なくとも１つの導電素子（１０４）とを有しており、前記少なくとも１つの導電素子に、前記抵抗終端を施すのに十分な抵抗を有する抵抗導電素子（１０４Ｂ）が含まれることを特徴とする、抵抗終端を施すコンポーネント（１００）を提供する。【選択図】    図１
2004235633.tif 000002
【特許請求の範囲】
【請求項１】
フェライト材料を含む絶縁マトリックスと、
前記絶縁マトリックス内に配置された少なくとも１つの導電素子とを有しており、前記少なくとも１つの導電素子に、前記抵抗終端を施すのに十分な抵抗を有する抵抗導電素子が含まれることを特徴とする、
抵抗終端を施すコンポーネント。
【請求項２】
前記フェライト材料の特性により、前記フェライト材料から生じるインピーダンスが、主として、ある周波数範囲にわたって抵抗性を示すことを特徴とする、請求項１に記載のコンポーネント。
【請求項３】
前記フェライト材料の特性により、前記フェライト材料から生じるインピーダンスが、主として、ある周波数範囲にわたって誘導性を示すことを特徴とする、請求項１に記載のコンポーネント。
【請求項４】
絶縁マトリックスと、
前記絶縁マトリックス内に配置された１つ以上の導電素子とを有しており、前記１つ以上の導電素子が、インダクタンスをもたらすことと、前記抵抗終端を施すのに十分な抵抗を有する少なくとも１つの抵抗導電素子を含むことを特徴とする、
抵抗終端を施すインダクタ。
【請求項５】
前記絶縁マトリックスに、絶縁セラミック・マトリックスが含まれることを特徴とする、請求項４に記載のインダクタ。
【請求項６】
前記１つ以上の導電素子に、さらに、１つ以上の低抵抗導電素子が含まれることと、前記少なくとも１つの抵抗導電素子の抵抗が、前記１つ以上の低抵抗導電素子の抵抗より大きい抵抗終端を施すのに十分であることを特徴とする、請求項４に記載のインダクタ。
【請求項７】
前記１つ以上の導電素子に、複数のＵ字形状素子が含まれることを特徴とする、請求項４に記載のインダクタ。
【請求項８】
絶縁マトリックスと、
前記絶縁マトリックス内に配置されて、高周波電流阻止機能及び低周波インピーダンス整合機能の両方をもたらす１つ以上の素子とを有する、
抵抗終端を施すインダクタ。
【請求項９】
前記１つ以上の素子に、抵抗終端を施すのに十分な抵抗を有する導電素子を含む、複数の導電素子が含まれることを特徴とする、請求項８に記載のインダクタ。
【請求項１０】
前記１つ以上の素子に、高周波電流阻止機能をもたらす、１つ以上の低抵抗導電素子が含まれることと、前記少なくとも１つの導電素子が、少なくとも、前記低周波インピーダンス整合機能をもたらす前記１つ以上の低抵抗導電素子よりも大きい抵抗を有することを特徴とする、請求項８に記載のインダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線周波数電磁放射線が回路内に入射したり、出射するのを阻止する終端部品に関係する。
【背景技術】
【０００２】
多くのクラスの電子装置内において、電子回路の複雑性及び動作速度は増し続けている。速度が増す結果として、電子回路が無線サービスを妨害する可能性のある無線周波数エネルギを放出する可能性が増大することになる。複雑性が増す結果として、電子装置は、強力な無線ノイズ源による妨害にいっそう影響されやすくなる可能性がある。電子装置には、市場諸力によって駄目なら、法律によって、強力な無線ノイズのある環境において適正に動作し、同時に、それ自体が混乱を生じさせる無線ノイズを発生しないことが求められる。電子装置がこのように動作する能力は、電磁適合性と呼ばれることが多い。
【０００３】
高速電子回路では、信号の保全性を向上させるため、回路を形成する回路基板の導電性トレース上において、特定の電子コンポーネントの近くに、直列信号源終端抵抗器を用いることが可能である。電子装置の電磁適合性を向上させるため、回路を形成する回路基板の導電性トレース上において、特定の電子コンポーネントの近くに、インダクタ（コイル）を追加することも可能である。インダクタは、無線周波数電磁放射線がコンポーネントに入射したり、コンポーネントから出射するのを阻止する働きをする。しかし、回路基板は、必ずしも、インダクタに適するような備えができておらず、対象となる回路コンポーネントの近くにインダクタを配置するのが困難な場合もある。さらに、インダクタを追加すると、結果として電子装置のコストが上昇することになる。コストの増大は、ごくわずかしかないかもしれないが、やはり、装置のメーカ及び供給業者の収益性に悪影響を及ぼす可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、コストに優れ配置し易い、誘導機能と抵抗機能の両方を備えた終端デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の実施態様の１つによる抵抗終端を施すインダクタには、絶縁マトリックスと、絶縁マトリックス内に配置された１つ以上の導電素子が含まれている。これらの導電素子は、インダクタンスをもたらし、また、抵抗終端を施すのに十分な抵抗を有する少なくとも１つの導電素子を含んでいる。
【発明を実施するための最良の形態】
【０００６】
本発明の典型的な実施態様に関する下記の詳細な説明では、その一部を形成しており、例証のため、本発明を実施可能な特定の典型的な実施態様を示す、添付の図面が参照される。これらの実施態様については、当業者による本発明の実施を可能にするのに十分なほど詳細な解説が施される。他の実施態様を利用することも可能であり、本発明の精神及び範囲を逸脱することなく、論理的、機械的、及び、その他の変更を加えることも可能である。従って、以下の詳細な説明は、制限の意味にとるべきではなく、本発明の範囲を規定するのは、付属の請求項だけである。
【０００７】
図１には、本発明の実施態様の１つによる抵抗終端を施すインダクタ１００が示されている。インダクタ１００は、外部電極１０６と総称される１対の外部電極１０６Ａ及び１０６Ｂの間に、絶縁マトリックス１０２（絶縁母材）と、導電素子１０４と総称されるいくつかの導電素子１０４Ａ、１０４Ｂ、１０４Ｃ、１０４Ｄ、１０４Ｅ、１０４Ｆ、１０４Ｇ、及び、１０４Ｈを備えている。絶縁マトリックス１０２は、誘電体マトリックスと呼ばれる場合もある。絶縁マトリックス１０２は、少なくとも、実質的に電気絶縁体であり、実施態様の１つでは、絶縁セラミックから製作することが可能である。絶縁マトリックス１０２は、実施態様の１つでは、フェライト・マトリックスとすることが可能である。フェライトは、損失の多い磁気特性を備えた、あるクラスのセラミック絶縁材料である。フェライト材料は、それによって生じるインピーダンスが、ある周波数範囲にわたって主として抵抗性（高損失）を示すような特性を備えることが可能である。あるいはまた、フェライト材料は、それによって生じるインピーダンスが、ある周波数範囲にわたって、主として誘導性（低損失、高誘導性リアクタンス）を示すような特性を備えることが可能である。例えば、フェライト材料には、低周波数領域で誘導性、高周波数領域で抵抗性を示すものがある。
【０００８】
導電素子１０４は、誘導性を有し、高周波電磁放射線をほぼ阻止するようになっている。隣接する導電素子１０４は、互いに電気的に接続されている。例えば、導電素子１０４Ａは、導電素子１０４Ｂと電気的に接続され、導電素子１０４Ｂは、導電素子１０４Ｃと電気的に接続され、１０４Ｄ、１０４Ｅ、１０４Ｆ、１０４Ｇ、１０４Ｈについても同様に接続される。
【０００９】
導電素子１０４は、有効にコイルとしての働きをする。すなわち、図１に描かれたように、導電素子１０４Ａに流れる電流は、導電素子１０４Ｂに接する前に、右から左に通らなければならない。次に、電流は、導電素子１０４Ｃに接する前に、導電素子１０４Ｂを左から右に通らなければならない。従って、絶縁マトリックス１０２は、導電素子１０４を部分的に分離して、隣接する導電素子１０４が、１つ以上のポイントで電気的に接続されるようにする。
【００１０】
図１に描かれているように、導電素子１０４は、それぞれ、下方の隣接導電素子に接触する下方延長部を備えた、Ｕ字形状の導電性フェライト・インダクタが望ましい。導電素子１０４Ａは、また、電極１０６Ｂに接触するように延びた１つの脚も備えている。同様に、導電素子１０４Ｈは、電極１０６Ａに接触するように延びた１つの脚を供えている。
【００１１】
図１の導電素子１０４は、陰影付きの導電素子１０４Ｂを除くと、比較的抵抗が小さく、従って、良好な導体である。陰影付きの導電素子１０４Ｂも、良好な導体であるが、導電素子１０４の他の素子よりも抵抗が大きく、従って、中間抵抗を有すると云える。導電素子１０４Ｂの抵抗は、導電素子１０４の他の素子の低抵抗よりも大きいが、絶縁体というほどには大きくないという意味で、中間である。すなわち、導電素子１０４Ｂは、やはり導体である。導電素子１０４Ｂの抵抗は、インダクタ１００の抵抗終端機能をもたらすのに十分である。すなわち、導電素子１０４Ｂは、インダクタ１００の働きだけでなく、抵抗器の働きもするのに十分なほどの大きさの抵抗を有している。
【００１２】
代替実施態様では、導電素子１０４Ｂの代わりに、または、それに加えて、導電素子１０４の他の素子が、導電素子１０４Ｂと同様に、大きめの抵抗を有することが可能である。例えば、導電素子１０４の全てが、大きめの抵抗を有して、抵抗終端を施すこともできるし、あるいは、導電素子１０４の１つだけ、または、部分集合が、こうした大きめの抵抗を有することも可能である。これは、要求されるインダクタ１００の抵抗によって左右される可能性がある。
【００１３】
図２には、本発明の実施態様の１つに従って、回路図としてモデル化されたインダクタ１００が示されている。インダクタ１００には、誘導素子２０２と抵抗素子２０４が含まれている。誘導素子２０２は、図１の導電素子１０４によって得られる。抵抗素子２０４は、実際上、導電素子１０４のうち、図１における導電素子１０４Ｂのような、大きめの抵抗を有する素子によって得られる。従って、インダクタ１００は、誘導機能と抵抗機能の両方を備えている。誘導機能は、高周波電流阻止機能と関連付けることが可能であり、一方、抵抗機能は、低周波インピーダンス整合機能と関連付けることが可能である。
【００１４】
図３には、本発明の実施態様の１つによる典型的な回路基板４００が示されている。回路基板４００には、電気コンポーネントを実装することが可能な基板４０１が含まれている。回路基板４００は、図３では、集積回路（ＩＣ）のような２つの電気コンポーネント４０２及び４１０を含むように示されているが、通常の当業者であれば明らかなように、３つ以上の電気コンポーネントが設けられている可能性があり、一般にはそうである。同様に、回路４００は、図３では、コンポーネント４０２のピンからコンポーネント４１０のピンまで延びる１つの導電性トレース４０４を含むように示されているが、通常の当業者であれば明らかなように、２つ以上の導電性トレースを設けられている可能性があり、一般には、そうである。
【００１５】
回路基板４００は、導電性トレース４０４上に、本来は、抵抗終端専用のデバイスを対象とした所定の位置４０６を備えている。例えば、回路基板４００における所定位置４０６は、電気コンポーネント４０２に抵抗終端を施すための、表面実装抵抗器を対象とすることが可能である。しかし、図３に描かれているように、所定位置４０６は、矢印４０８によって表示のように、そうしないで、インダクタ１００によって利用されている。従って、所定の位置４０６が抵抗終端専用デバイスのために利用される抵抗終端を施さない場合には、回路設計者は、インダクタのために別の場所を見つける必要がなくなる。それどころか、所定の位置４０６に、誘導による高周波阻止機能と低周波整合機能の両方をもたらすインダクタ１００を配置することが可能である。インダクタ１００は、導電性トレース４０４とインライン及び直列に挿入されるので、導電性トレース４０４を遮断する。従って、所定の位置４０６において、導電性トレース４０４が遮断され、インダクタがこの位置４０６を占めるようになる。
【００１６】
図４には、本発明の実施態様の１つによる典型的な電子装置５００が示されている。電子装置５００は、本発明の実施態様によって制限されることはなく、例えば、インクジェットまたはレーザ・プリンタといった画像形成装置、または、別のタイプの電子装置とすることが可能である。特に、電子装置５００には、図３の回路基板４００が含まれている。従って、電子装置５００には、既述の図１のインダクタ１００のような、抵抗終端機能を備えたインダクタが含まれている。
【００１７】
図５Ａには、本発明の実施態様の１つによる図１のインダクタ１００のような抵抗終端を施すインダクタの製造方法６００が示されている。インダクタ１００の絶縁マトリックス１０２が、特に、その総体が絶縁マトリックス１０２を構成するようないくつかの絶縁マトリックス層を付着させることによって製造される。すなわち、インダクタ１００の絶縁マトリックス１０２は、後述するように、いくつかの絶縁マトリックス層から構成される。絶縁マトリックス層は、例えば、絶縁セラミック層とすることが可能である。従って、まず、オプションにより、１つ以上の最初の絶縁マトリックス層を付着させる（６０２）。こうした絶縁マトリックス層の付着は、製作されるインダクタの底面絶縁部分が要求される場合に行われる。さらに、この詳細な説明において、図５に関連してさらに詳細に後述するように、オプションにより、１つ以上の絶縁マトリックス層又は低抵抗導電素子部分を製作する（６０４）。こうした部分が製作されるのは、抵抗導電素子の追加に先立って、インダクタの底部層に低抵抗素子部分を組み込むことが求められる場合である。
【００１８】
次に、方法６００では、６０６を所望の回数にわたって実施する。これには、まず、絶縁マトリックス層を付着させ（６０８）、オプションにより、低抵抗導電素子を取り付ける（６１０）ことが必要とされる。次に、抵抗導電素子を取り付け（６１２）、引き続き、オプションにより、もう１つの低抵抗導電素子を取り付ける（６１４）。６１２において設けられる抵抗導電素子は、取り付け済みの、または、取り付けられることになる、他の任意の抵抗導電素子と共に、製作されるインダクタの望ましい抵抗をもたらすことになる。６１２における抵抗導電素子の取り付け前後に、オプションによって取り付けられる低抵抗導電素子は、抵抗導電素子を包囲するように取り付けることが可能である。最後に、６１０、６１２、及び、６１４において最終的に取り付けられた導体素子より以前に取り付けられた導体素子がある場合には、最終的に取り付けられた導体素子とそれらを相互接続する（６１６）。
【００１９】
この詳細な説明において、図５Ｂに関連してさらに詳細に後述するように、次に、オプションにより、１つ以上の絶縁マトリックス層又は低抵抗導電素子部分を製作する。こうした部分が、ここで製作されるのは、６０６における抵抗導電素子の取り付け間に、低抵抗素子部分のさらなる取り付けを組み込むことが要求される場合である。少なくとも実質的に、６０６において取り付けられた抵抗導電素子のために、まだ所望の抵抗が得られないという場合には（６２０）、６０６において、この方法６００が繰り返される。そうではなく、所望の抵抗が得られたという場合（６２０）、方法６００において、インダクタの所望のインダクタンスが得られたか否かを判定する（６２２）。得られなかった場合には、この詳細な説明において、図５Ｂに関連してさらに詳細に後述するように、マトリックス層又は低抵抗導電素子部分を製作し（６２４）、方法６００において、もう一度、所望のインダクタンスが得られたか否かを判定する（６２２）。所望のインダクタンスが得られた場合、オプションにより、１つ以上の最終絶縁マトリックス層を付着させる（６２６）。
【００２０】
低抵抗導電素子、及び、既述の中間抵抗導電素子のような抵抗導電素子を同じ層に組み込むことが求められる場合、導電性金属充填インクを用いたスクリーン印刷プロセスを利用して、これらの素子を絶縁マトリックス層に印刷することが可能である。低抵抗導体を用いて、相互接続ホールの付近に、導電素子を形成することが可能である。しかし、低抵抗インクを利用して、導電素子全体を製作する必要はない。それよりむしろ、中間抵抗材料を利用して、完全な、または、ほぼ完全な導電素子を印刷し、相互接続が行われることになる導電素子領域に、低抵抗材料を重ね刷りすることが可能である。
【００２１】
図５Ｂには、本発明の実施態様の１つに従って、図５Ａの方法６００の６０４、６１８、及び、６２４において実施されるマトリックス層／低抵抗導電素子部分を製作するための方法６５０が示されている。まず、絶縁セラミック・マトリックス層のような絶縁マトリックス層を付着させる（６５２）。次に、低抵抗導電素子を取り付ける（６５４）。既に取り付けられた導電素子がある場合には、６５４において取り付けたばかりの低抵抗導電素子とこの既に取り付け済みの導電素子を相互接続する（６５６）。
【００２２】
図６には、本発明の実施態様の１つに従って、図３の回路基板４００のように、抵抗終端を施すインダクタを利用する方法７００が示されている。まず、回路基板の基板を設けて（７０２）、その基板上に、少なくとも１つの導電性トレースを設ける（７０４）。通常の当業者であれば明らかなように、１つ以上の電気コンポーネントを設けることも可能である。次に、導電性トレース上に、図１のインダクタ１００のような抵抗終端を施すインダクタを設けて（７０６）、インダクタによって、導電性トレースが遮断されるようにする。こうして、インダクタは、さもなければ、導電性トレース上に生じる高周波電流を阻止する働きをし、同時に、回路内における適正な信号伝達を可能にする。その結果、電磁適合性が向上することになる。
【００２３】
抵抗終端を施すインダクタについて解説された。このインダクタには、フェライト材料による絶縁マトリックス、及び、絶縁マトリックス内に配置された１つ以上の導電素子を含むことが可能である。導電素子には、抵抗終端を施すのに十分な抵抗を備えた、少なくとも１つの抵抗導電素子が含まれている。既述のように、フェライト材料は、それによって生じるインピーダンスが、ある周波数範囲にわたって主として抵抗性を示すか、または、ある周波数範囲にわたって主として誘導性を示すような特性を備えることが可能である。
【００２４】
もう１つの実施態様の場合、抵抗終端を施すインダクタには、既述のように、絶縁マトリックスと、絶縁マトリックス内に配置されて、高周波電流阻止機能及び低周波インピーダンス整合機能の両方をもたらす１つ以上の素子が含まれている。これらの素子は、一緒に、高周波電流阻止機能を果たし、低抵抗導電素子よりも抵抗の大きい少なくとも１つの導電素子が、低周波インピーダンス整合機能を果たす。
【００２５】
本明細書では、特定の実施態様について例示し、解説してきたが、通常の当業者には明らかなように、例示された特定の実施態様の代わりに、同じ目的を達成するように意図された任意の構成を用いることも可能であるという点に留意されたい。本出願は、本発明の開示された実施態様に対するいかなる改変または変更も包含することを意図したものである。従って、本発明が付属の請求項及びその同等物による制限しか受けないことは明白である。
【００２６】
本発明は、以下の実施態様を含む。
【００２７】
＜１＞  フェライト材料を含む絶縁マトリックス（１０２）と、前記絶縁マトリックス内に配置された少なくとも１つの導電素子（１０４）とを有しており、前記少なくとも１つの導電素子に、前記抵抗終端を施すのに十分な抵抗を有する抵抗導電素子（１０４Ｂ）が含まれることを特徴とする、抵抗終端を施すコンポーネント（１００）。
【００２８】
＜２＞  前記フェライト材料の特性により、前記フェライト材料から生じるインピーダンスが、主として、ある周波数範囲にわたって抵抗性を示すことを特徴とする、上記＜１＞に記載のコンポーネント。
【００２９】
＜３＞  前記フェライト材料の特性により、前記フェライト材料から生じるインピーダンスが、主として、ある周波数範囲にわたって誘導性を示すことを特徴とする、上記＜１＞に記載のコンポーネント。
【００３０】
＜４＞絶縁マトリックス（１０２）と、前記絶縁マトリックス内に配置された１つ以上の導電素子とを有しており、前記１つ以上の導電素子が、インダクタンスをもたらすことと、前記抵抗終端を施すのに十分な抵抗を有する少なくとも１つの抵抗導電素子（１０４Ｂ）を含むことを特徴とする、抵抗終端を施すインダクタ（１００）。
【００３１】
＜５＞  前記絶縁マトリックスに、絶縁セラミック・マトリックスが含まれることを特徴とする、上記＜４＞に記載のインダクタ。
【００３２】
＜６＞  前記１つ以上の導電素子に、さらに、１つ以上の低抵抗導電素子が含まれることと、前記少なくとも１つの抵抗導電素子の抵抗が、前記１つ以上の低抵抗導電素子の抵抗より大きい抵抗終端を施すのに十分であることを特徴とする、上記＜４＞に記載のインダクタ。
【００３３】
＜７＞  前記１つ以上の導電素子に、複数のＵ字形状素子が含まれることを特徴とする、上記＜４＞に記載のインダクタ。
【００３４】
＜８＞  絶縁マトリックス（１０２）と、前記絶縁マトリックス内に配置されて、高周波電流阻止機能及び低周波インピーダンス整合機能の両方をもたらす１つ以上の素子（１０４）とを有する、抵抗終端を施すインダクタ（１００）。
【００３５】
＜９＞  前記１つ以上の素子に、抵抗終端を施すのに十分な抵抗を有する導電素子（１０４Ｂ）を含む、複数の導電素子が含まれることを特徴とする、上記＜８＞に記載のインダクタ。
【００３６】
＜１０＞  前記１つ以上の素子に、高周波電流阻止機能をもたらす、１つ以上の低抵抗導電素子が含まれることと、前記少なくとも１つの導電素子（１０４Ｂ）が、少なくとも、前記低周波インピーダンス整合機能をもたらす前記１つ以上の低抵抗導電素子よりも大きい抵抗を有することを特徴とする、上記＜８＞に記載のインダクタ。
【産業上の利用可能性】
【００３７】
本発明は、電気回路において、無線周波数電磁放射線が回路内に入射したり、出射するのを阻止する終端部品として利用可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施態様の１つによる抵抗終端を施すインダクタの側方プロフィールの図である。
【図２】本発明の実施態様の１つによる図１のインダクタの回路図である。
【図３】本発明の実施態様の１つによる、図１のインダクタのような、抵抗終端を施すインダクタを含む典型的な回路基板の概略図である。
【図４】本発明の実施態様の１つによる、図１のインダクタのような、抵抗終端を施すインダクタを含む典型的な電子装置のブロック図である。
【図５Ａ】図１のインダクタのような、抵抗終端を施すインダクタを製作するための方法のフローチャートである。
【図５Ｂ】図１のインダクタのような、抵抗終端を施すインダクタを製作するための方法の部分的なフローチャートである。
【図６】図１のインダクタのような、抵抗終端を施すインダクタを利用するための方法のフローチャートである。
【符号の説明】
【００３９】
１００  インダクタ
１０２  絶縁マトリックス
１０４  導電素子
１０４Ｂ  抵抗導電素子
【図１】
2004235633.tif 000003
【図２】
2004235633.tif 000004
【図３】
2004235633.tif 000005
【図４】
2004235633.tif 000006
【図５Ａ】
2004235633.tif 000007
【図５Ｂ】
2004235633.tif 000008
【図６】
2004235633.tif 000009