(57)【要約】【課題】光受信回路を備えたデジタル機器における省電力化のためのシャットダウン制御を実現するにあたって、基板スペースやコストを削減すると共に、動作状態が指示された後に実際に光信号が受信されるまでの間のさらなる省電力化を達成する。【解決手段】フォトダイオードＰＤにおける光信号の受信を検知する信号検知手段１５と、端子Ｐ１４を介して外部から入力されるシャットダウン信号と該信号検知手段１５の出力とに基づいて、シャットダウン制御を行う制御手段１６とを備える。制御手段１６は、シャットダウン信号が動作状態を指示するものである場合に、信号検知手段１５がフォトダイオードＰＤにおける光信号の受信を検知した時に、シャットダウン状態から動作状態に切り替える制御を行う。【選択図】　図１
2004135188.tif 000002
【特許請求の範囲】
【請求項１】
光信号を電気信号に変換する変換手段を備えた光受信回路において、
内部回路への電源供給を遮断するシャットダウン手段と、
上記変換手段における光信号の受信を検知する信号検知手段と、
外部から入力されるシャットダウン信号と上記信号検知手段の出力とに基づいて、上記シャットダウン手段を制御する制御手段とを備えており、
上記制御手段は、上記シャットダウン信号がシャットダウン手段の動作状態を指示するものである場合に、上記信号検知手段が上記変換手段における光信号の受信を検知した時に、上記シャットダウン手段をシャットダウン状態から動作状態に切り替える制御を行うことを特徴とする光受信回路。
【請求項２】
上記変換手段はフォトダイオードであり、
上記信号検知手段は、シャットダウン状態時に上記フォトダイオードが光信号を受信すると、該フォトダイオードの開放電圧を検知して検知信号を出力することを特徴とする請求項１に記載の光受信回路。
【請求項３】
上記信号検知手段は、ＭＯＳトランジスタ及び抵抗からなることを特徴とする請求項２に記載の光受信回路。
【請求項４】
上記制御手段は、上記シャットダウン信号と上記信号検知手段の出力とを入力とするアンド回路と、上記アンド回路の出力を保持するラッチ回路とを含むことを特徴とする請求項１に記載の光受信回路。
【請求項５】
モノリシック集積回路上に構成されたものであることを特徴とする請求項１ないし４の何れかに記載の光受信回路。
【請求項６】
請求項１ないし５の何れかに記載の光受信回路を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気信号を光信号に変換して伝送する光ファイバリンクに用いられる光受信回路、およびそれを備えた電子機器に関するものである。
【０００２】
【従来の技術】
光ファイバリンクは、送信側で電気信号を光信号に変換して伝送し、受信側では受信した光信号を電気信号に再変換することで、音声信号や映像信号等の信号を１本の光ファイバで手軽に高速伝送できる。近年、デジタル機器の普及に伴って、一般家庭にも光ファイバリンクが広く普及してきている。
【０００３】
例えば、ＤＶＤ（デジタルビデオディスク）プレーヤ、デジタル放送のＳＴＢ（セットトップボックス）およびＣＤ（コンパクトディスク）プレーヤから、ＭＤ（ミニディスク）プレーヤやアンプ等への信号伝送などに光ファイバリンクが使用される。また、最近では、パーソナルコンピュータ等のパーソナルな携帯機器に光ファイバリンクを用いて音楽信号を伝送することも広く普及してきている。さらにまた、光ファイバリンクは、電気的に絶縁が必要な箇所での信号伝送用としても使用される。
【０００４】
一方、デジタル機器において、特に携帯可能な機器では、バッテリ動作時間を左右する消費電力の低減が常に要求されている。このため、光通信回路では、従来、図６に示すような構成が用いられている。すなわち、図６に示す構成では、図示しない電源から光通信回路１０１への間にシャットダウン機能を備えるレギュレータＩＣ１０２が介在されている。レギュレータＩＣ１０２は、シャットダウン入力端子Ｐ１１１に入力されるシャットダウン信号に応答して、電源から電源入力端子Ｐ１１２に入力される電源電圧Ｖｃｃを、電源出力端子Ｐ１１３から前記光通信回路１０１へ出力するか否かを制御する。
【０００５】
これによって、光通信回路１０１の動作が不要な時には、シャットダウン入力端子Ｐ１１１にシャットダウン信号を入力することによって、レギュレータＩＣ１０２の出力をシャットダウンし、低消費電力化を実現している。
【０００６】
なお、上述の従来技術に関して、文献公知発明に係る先行技術文献はない。
【０００７】
【発明が解決しようとする課題】
ところが、上記従来の構成では、専用のレギュレータＩＣを設けることによって回路基板のスペースが占有され、光通信回路を備えたデジタル機器において、小型化またはコスト面で不利となるといった問題が生じる。
【０００８】
本発明は、上記の問題点を解決するためになされたもので、その目的は、光受信回路を備えたデジタル機器における省電力化のためのシャットダウン制御を実現するにあたって、基板スペースやコストを削減することができる光受信回路およびそれを備えた電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の光受信回路は、上記の課題を解決するために、光信号を電気信号に変換する変換手段を備えた光受信回路において、内部回路への電源供給を遮断するシャットダウン手段と、上記変換手段における光信号の受信を検知する信号検知手段と、外部から入力されるシャットダウン信号と上記信号検知手段の出力とに基づいて、上記シャットダウン手段を制御する制御手段とを備えており、上記制御手段は、上記シャットダウン信号がシャットダウン手段の動作状態を指示するものである場合に、上記信号検知手段が上記変換手段における光信号の受信を検知した時に、上記シャットダウン手段をシャットダウン状態から動作状態に切り替える制御を行うことを特徴としている。
【００１０】
上記の構成によれば、シャットダウン手段の動作状態を指示するシャットダウン信号が入力されたとしても、上記信号検知手段が上記変換手段における光信号の受信を検知するまでは、すなわち、相手機器からの光信号が入力されるまでは、上記制御手段はシャットダウン手段のシャットダウン状態を維持するよう制御する。
【００１１】
これにより、シャットダウン信号がシャットダウン手段の動作状態を指示した後であっても、実際に相手機器からの光信号が入力されるまでは本光受信回路は動作状態に移行せず、相手機器からの光信号の入力が無い間の内部回路でのバイアス電流等を抑制でき、より一層の省電力化を図ることができる。
【００１２】
また、上記光受信回路においては、上記変換手段はフォトダイオードであり、上記信号検知手段は、シャットダウン状態時に上記フォトダイオードが光信号を受信すると、該フォトダイオードの開放電圧を検知して検知信号を出力する構成とすることができる。
【００１３】
上記の構成によれば、フォトダイオードの開放電圧を検知するため、信号検出のためのフォトダイオードを別途用意する必要がなく、回路の小型化に有利となる。
【００１４】
また、上記光受信回路においては、上記信号検知手段は、ＭＯＳトランジスタ及び抵抗からなる構成とすることができる。
【００１５】
上記の構成によれば、信号検知手段にＭＯＳトランジスタ、抵抗を使用することにより簡単な構成で上記回路を容易に構成可能となる。
【００１６】
また、上記光受信回路においては、上記制御手段は、上記シャットダウン信号と上記信号検知手段の出力とを入力とするアンド回路と、上記アンド回路の出力を保持するラッチ回路とを含む構成とすることができる。
【００１７】
また、上記光受信回路においては、該光受信回路はモノリシック集積回路上に構成された構成とすることができる。
【００１８】
上記構成によれば、上記光受信回路を備えた電子機器において、小型化および省スペース化に有利となる。
【００１９】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図５に基づいて説明すれば、以下の通りである。
【００２０】
省電力化のためのシャットダウン制御を実現するにあたって、基板スペースやコストを削減することができる光通信回路として、本願発明者らは、特願２００２−１７６２６号を出願している。最初に、この特願２００２−１７６２６号における光通信回路の構成について図２ないし図４を参照して説明する。
【００２１】
図２は、特願２００２−１７６２６号における光受信回路１１の電気的構成を示すブロック図である。この光受信回路１１は、フォトダイオードＰＤを含めて１チップ上にモノリシック形成されている。光受信回路１１は、大略的に、フォトダイオードＰＤと、ダミー容量ＣＤと、初段アンプＡ１１，Ａ１２と、差動アンプＡ２，Ａ３と、コンパレータＣＭＰと、バッファＢと、出力回路１２と、バイアス回路１３と、シャットダウン回路１４とを備えて構成されている。
【００２２】
フォトダイオードＰＤは、対応する初段アンプＡ１１によってバイアスされ、受信した光信号に対応する電流を出力する。フォトダイオードＰＤから出力された電流は初段アンプＡ１１の抵抗Ｒ１１によって電圧に変換され、該初段アンプＡ１１から低インピーダンスで出力される。
【００２３】
また、ダミー容量ＣＤはフォトダイオードＰＤの寄生容量に等しく形成されている。ダミー容量ＣＤを流れる電流は、初段アンプＡ１１と同様の構成の初段アンプＡ１２および抵抗Ｒ１２によって電圧に変換され、低インピーダンスで出力される。
【００２４】
初段アンプＡ１１，Ａ１２からの出力は、結合コンデンサＣ１，Ｃ２によって交流結合されている差動アンプＡ２のそれぞれの入力に与えられる。また、差動アンプＡ２のそれぞれの入力にはプルアップ抵抗Ｒ２１，Ｒ２２を介して基準電圧Ｖｒｅｆが与えられる。
【００２５】
したがって、差動アンプＡ２のそれぞれの入力は、基準電圧Ｖｒｅｆを中心として、初段アンプＡ１１，Ａ１２からの出力の交流成分が重畳された値となる。差動アンプＡ２は、それらの入力の差分を増幅して、差動の電圧信号で出力する。ここで、初段アンプＡ１１からの出力に現れるフォトダイオードＰＤを介するＧＮＤ電位からのノイズは、初段アンプＡ１２からの出力にも同相で現れる。したがって、差動アンプＡ２からは前記ノイズを除去した信号が出力される。
【００２６】
差動アンプＡ２からの出力は、さらに差動アンプＡ３で増幅され、その出力の差動の電圧信号はコンパレータＣＭＰで相互に比較され、差動で矩形の信号に整形される。コンパレータＣＭＰからの差動の出力は、バッファＢにおいて単一出力とされて、出力回路１２に入力される。
【００２７】
出力回路１２は、電源入力端子Ｐ１１に入力される電源電圧Ｖｃｃと、接地端子Ｐ１２に与えられるＧＮＤ電位とを電源とし、ＰＭＯＳトランジスタＱＰとＮＭＯＳトランジスタＱＮとから成るＣＭＯＳ構成のプッシュプルアンプである。出力回路１２からの出力は、バッファＢからの出力を反転して、かつ前記電源電圧ＶｃｃまたはＧＮＤ電位の何れかとなる。また、出力回路１２からの出力は、出力端子Ｐ１３における出力Ｖｏｕｔとなる。
【００２８】
初段アンプＡ１１，Ａ１２、差動アンプＡ２，Ａ３、コンパレータＣＭＰおよびバッファＢには、バイアス回路１３から電源供給が行われる。また、バイアス回路１３からの電源供給は、シャットダウン回路１４によって制御される。シャットダウン回路１４は、外部からシャットダウン入力端子Ｐ１４に入力されるシャットダウン信号に応答して、バイアス回路１３からの電源供給を制御する。
【００２９】
図３は、上述のように構成される光受信回路１１において、バイアス回路１３およびシャットダウン回路１４の具体的構成を示すブロック図であり、図２に対応する部分には、同一の参照符号を付して示す。
【００３０】
バイアス回路１３は、初段アンプＡ１１，Ａ１２への電圧供給を制御するトランジスタＱ１０〜Ｑ１２と、差動アンプＡ２，Ａ３、コンパレータＣＭＰおよびバッファＢへの電圧供給を制御するトランジスタＱ１〜Ｑ５とを備えて構成されている。
【００３１】
ＰＭＯＳトランジスタＱ１１，Ｑ１２は初段アンプＡ１１，Ａ１２にそれぞれ電源電圧Ｖｃｃを供給するか否かを制御する。ＰＭＯＳトランジスタＱ１０は、ＰＭＯＳトランジスタＱ１１，Ｑ１２のＯＮ／ＯＦＦを共通に制御する。ＮＭＯＳトランジスタＱ２，Ｑ３，Ｑ４，Ｑ５は、差動アンプＡ２，Ａ３、コンパレータＣＭＰおよびバッファＢをそれぞれＧＮＤ電位に接続して電源供給を行うか否かを制御する。ＮＭＯＳトランジスタＱ１は、それらのＮＭＯＳトランジスタＱ２〜Ｑ５のＯＮ／ＯＦＦを共通に制御する
ＰＭＯＳトランジスタＱ１１，Ｑ１２のドレインは、それぞれ初段アンプＡ１１，Ａ１２のハイレベル側の電源入力に接続され、ソースには共通に電源電圧Ｖｃｃが与えられ、ゲートは共通にＰＭＯＳトランジスタＱ１０のドレインに接続される。ＰＭＯＳトランジスタＱ１０のソースには電源電圧Ｖｃｃが与えられ、ゲートにはシャットダウン回路１４を構成する２段のインバータＩＮＶ１，ＩＮＶ２の内、前段側のインバータＩＮＶ１の出力が与えられる。
【００３２】
ＰＭＯＳトランジスタＱ１０のドレイン、すなわちＰＭＯＳトランジスタＱ１１，Ｑ１２のゲートには、図示しないプルダウン抵抗等を介して、ローレベルのバイアスＰｂｉａｓが与えられる。初段アンプＡ１１，Ａ１２のローレベル側の電源入力は、共にＧＮＤ電位に接続される（図示せず）。
【００３３】
ＮＭＯＳトランジスタＱ２，Ｑ３，Ｑ４，Ｑ５のドレインは差動アンプＡ２，Ａ３、コンパレータＣＭＰおよびバッファＢのローレベル側の電源入力にそれぞれ接続され、ソースは共通にＧＮＤ電位に接続され、ゲートは共通にＮＭＯＳトランジスタＱ１のドレインに接続される。ＮＭＯＳトランジスタＱ１のソースはＧＮＤ電位に接続され、ゲートには前記シャットダウン回路１４の後段側のインバータＩＮＶ２の出力が与えられる。
【００３４】
ＮＭＯＳトランジスタＱ１のドレイン、すなわちＮＭＯＳトランジスタＱ２，Ｑ３，Ｑ４，Ｑ５のゲートには、図示しないプルアップ抵抗等を介して、ハイレベルのバイアスＮｂｉａｓが与えられる。差動アンプＡ２，Ａ３、コンパレータＣＭＰおよびバッファＢのハイレベル側の電源入力には、共に電源電圧Ｖｃｃが与えられる（図示せず）。
【００３５】
したがって、シャットダウン入力端子Ｐ１４に入力されるシャットダウン信号がローレベルである間は、インバータＩＮＶ１の出力がハイレベル、インバータＩＮＶ２の出力がローレベルとなって、ＰＭＯＳトランジスタＱ１０およびＮＭＯＳトランジスタＱ１が共にＯＦＦする。
【００３６】
ＰＭＯＳトランジスタＱ１０がＯＦＦすることによってＰＭＯＳトランジスタＱ１１，Ｑ１２のゲートがローレベルにバイアスされ、該ＰＭＯＳトランジスタＱ１１，Ｑ１２はＯＮし、初段アンプＡ１１，Ａ１２へは所望の定電流が供給される。
【００３７】
同様に、ＮＭＯＳトランジスタＱ１がＯＦＦすることによってＮＭＯＳトランジスタＱ２〜Ｑ５のゲートがハイレベルにバイアスされ、該ＮＭＯＳトランジスタＱ２〜Ｑ５はＯＮし、差動アンプＡ２，Ａ３、コンパレータＣＭＰおよびバッファＢへは所望の定電流が供給される。
【００３８】
これに対して、シャットダウン信号がハイレベルになると、インバータＩＮＶ１の出力がローレベル、インバータＩＮＶ２の出力がハイレベルとなって、ＰＭＯＳトランジスタＱ１０およびＮＭＯＳトランジスタＱ１が共にＯＮする。
【００３９】
ＰＭＯＳトランジスタＱ１０がＯＮすることによってＰＭＯＳトランジスタＱ１１，Ｑ１２のゲートがハイレベルとなり、該ＰＭＯＳトランジスタＱ１１，Ｑ１２はＯＦＦし、初段アンプＡ１１，Ａ１２へ所望の定電流が供給されない。
【００４０】
同様に、ＮＭＯＳトランジスタＱ１がＯＮすることによってＮＭＯＳトランジスタＱ２〜Ｑ５のゲートがローレベルにバイアスされ、該ＮＭＯＳトランジスタＱ２〜Ｑ５はＯＦＦし、差動アンプＡ２，Ａ３、コンパレータＣＭＰおよびバッファＢへ所望の定電流が供給されない。
【００４１】
こうして、光受信回路１１の動作が不要なときはシャットダウン信号をハイレベルとすることで、バイアス回路１３をシャットダウンし、それによって各内部回路に供給されていたバイアス電流をシャットダウンすることができる。これによって、光受信回路１１の低消費電力化を図ることができる。
【００４２】
しかしながら、上記構成の光受信回路１１は、シャットダウン信号がローレベルとなっている期間で、フォトダイオードＰＤにおいて光信号の受信が無い状態では本回路内部にバイアス電流が流れた状態が連続する。これを、図４を参照して説明する。尚、図４において、初段アンプＡ１１はトランジスタとして備えられており、また、シャットダウン手段１３ａは初段アンプＡ１１の電圧制御にかかる部分を抜き出したものである。
【００４３】
図４においては、ＰＭＯＳトランジスタＱ１１のゲートはＰｂｉａｓ電圧でバイアスされており、ＰＭＯＳトランジスタＱ１０がＯＦＦの時はＰＭＯＳトランジスタＱ１１から初段アンプであるトランジスタＡ１１へ所望のバイアス電流が供給される（動作状態）。ＰＭＯＳトランジスタＱ１０がＯＮの時は、ＰＭＯＳトランジスタＱ１１からトランジスタＡ１１へ電流は供給されない（シャットダウン状態）。
【００４４】
シャットダウン状態においては、シャットダウン入力端子Ｐ１４にハイレベル信号が入力されている。このときインバータＩＮＶ１の出力はローレベルであり、ＰＭＯＳトランジスタＱ１０がＯＮになる。これによりＰＭＯＳトランジスタＱ１１がＯＦＦとなり、トランジスタＡ１１へのバイアス電流が供給されず、シャットダウン状態を実現する。
【００４５】
動作状態においては、シャットダウン入力端子Ｐ１４にローレベル信号が入力されている。このときインバータＩＮＶ１の出力はハイレベルであり、ＰＭＯＳトランジスタＱ１０がＯＦＦになる。これによりＰＭＯＳトランジスタＱ１１がＯＮとなり、トランジスタＡ１１へ所望のバイアス電流が供給され、動作状態となる
上記光受信回路１１を備えた電子機器において、該光受信回路１１がシャットダウン状態から動作状態（相手の機器からの信号を受信する状態）にする場合、シャットダウン入力端子Ｐ１４にローレベルの信号が入力される。そして、光受信回路１１を備えた電子機器とファイバケーブルで接続された相手機器からの光信号が入力されるまでは、動作状態となった本電子機器において、光受信回路１１内部にバイアス電流が流れた状態で保持されることになる。
【００４６】
このため、本電子機器と接続された相手機器から信号が全く出ていなかったり、これらの機器間でファイバケーブルが正常に接続されていなかったりした場合、光受信回路１１内部にバイアス電流が流れた状態が連続し、その間無駄な電力を消費することになる。
【００４７】
本発明は、シャットダウン機能を備えた光受信回路において、動作状態におけるバイアス電流による電力消費を抑制し、さらなる省電力化を図ることを特徴とするものである。この特徴点について、図１および図５を参照して説明する。尚、図１および図５において、図２〜４で示した構成に対応する部分には、同一の参照符号を付して示す。
【００４８】
図５は、フォトダイオードＰＤへのバイアス電流を供給するための機構を概略的に表したブロック図である。図５においては、上述した図４の構成に加えて、さらに信号検知手段１５および制御手段１６が付加された構成となっている。
【００４９】
信号検知手段１５はフォトダイオードＰＤのカソードおよびアノードに接続され、相手機器からの光信号が入力したことを検知する。制御手段１６は、信号検知手段１５の出力と、シャットダウン入力端子Ｐ１４からの入力に基づき、シャットダウン手段１３ａを制御する。
【００５０】
すなわち、図４の構成においては、シャットダウン手段１３ａは、シャットダウン入力端子Ｐ１４からのシャットダウン信号によってシャットダウン状態および動作状態の切替えがされていたが、図５の構成では、シャットダウン入力端子Ｐ１４からのシャットダウン信号のみでなく、信号検知手段１５の出力によってもシャットダウン手段１３ａの切替えが制御される。
【００５１】
具体的には、制御手段１６は、シャットダウン入力端子Ｐ１４からのシャットダウン信号がハイレベルからローレベルに切り替わったのみではシャットダウン手段１３ａをシャットダウン状態から動作状態に切り替えず、さらに、信号検知手段１５によって光信号の受信が検知された時点でシャットダウン手段１３ａをシャットダウン状態から動作状態に切り替える。これにより、相手の機器からの光信号が入力されるまではシャットダウン手段１３ａにおけるシャットダウン状態を保持することができ、より一層の省電力化が可能となる。
【００５２】
さらに、信号検知手段１５、制御手段１６、およびシャットダウン手段１３ａを含む光受信回路の具体的構成を図１を参照して説明する。尚、図１の光受信回路１において、図３の光受信回路１１と同様の構成については、同一の参照符号を付してその詳細な説明は省略する。
【００５３】
信号検知手段１５はＮＭＯＳトランジスタＱ３１と抵抗Ｒ３１とで構成され、制御手段１６はインバータＩＮＶ３、ＡＮＤ回路１６ａ、ラッチ回路１６ｂで構成されている。また、図５におけるシャットダウン手段１３ａには、バイアス回路１３におけるＰＭＯＳトランジスタＱ１０およびＱ１１が相当する。
以下、図１における回路動作を説明する。
【００５４】
信号検知手段１５においては、ＮＭＯＳトランジスタＱ３１のゲートはフォトダイオードＰＤのアノードに、ソースはフォトダイオードＰＤのカソードに接続されている。
【００５５】
シャットダウン手段１３ａ内のＰＭＯＳトランジスタＱ１１からのバイアス電流Ｉｂｉａｓが流れていない状態で、フォトダイオードＰＤに光信号が入力されると、該フォトダイオードＰＤのカソード電圧には開放電圧が発生する。その電圧は−０．５ボルト程度である。
【００５６】
この時、ＮＭＯＳトランジスタＱ３１のゲート・ソース間には順方向電圧が印加され、これによりＮＭＯＳトランジスタＱ３１がＯＮし、図１内にＡ点で示す信号検知手段１５の出力がローレベルとなる。
【００５７】
図１における光受信回路１を含む電子機器がシャットダウン状態から動作状態へ復帰しようとして、シャットダウン入力端子Ｐ１４にローレベルのシャットダウン信号が入力された場合、該シャットダウン信号はインバータＩＮＶ１によってハイレベルに反転される。インバータＩＮＶ１によって反転されたシャットダウン信号は、制御手段１６のＡＮＤ回路１６ａおよびラッチ回路１６ｂを介してＰＭＯＳトランジスタＱ１０のゲートに入力される。
【００５８】
しかし、シャットダウン入力端子Ｐ１４にローレベルのシャットダウン信号が入力された場合であっても、相手機器からの光信号が入力されるまでの間は信号検知手段１５の出力はハイレベルを保持する。この間、インバータＩＮＶ３の出力はローレベルであり、ＡＮＤ回路１６ａの出力はローレベルを保持するため、シャットダウン手段１３ａ内のＰＭＯＳトランジスタＱ１０がＯＮ、ＰＭＯＳトランジスタＱ１１がＯＦＦを維持し、光受信回路１はシャットダウン状態を維持することになる。
【００５９】
ここで、相手機器からの光信号が入力されると、上述したように、信号検知手段１５のＮＭＯＳトランジスタＱ３１がＯＮし、信号検知手段１５の出力（Ａ点）はローレベルとなる。これに伴って、インバータＩＮＶ３の出力がハイレベルとなり、ＡＮＤ回路１６ａの他端子にハイレベルのシャットダウン信号が入力されていれば、ＡＮＤ回路１６ａの出力がハイレベルとなる。
【００６０】
これにより、シャットダウン手段１３ａ内のＰＭＯＳトランジスタＱ１０がＯＦＦ、Ｑ１１がＯＮし、初段アンプであるトランジスタＡ１１にバイアス電流が流れ、光受信回路１は動作状態となる。
【００６１】
制御手段１６内のラッチ回路１６ｂは、信号検知手段１５の出力がハイレベルからローレベルになりＡＮＤ回路１６ａの出力がハイレベルとなった後、信号検知手段１５の出力がローレベルからハイレベルとなって、シャットダウン手段１３ａが再びシャットダウン状態になるのを防ぐために必要なものである。
【００６２】
また、上記構成の光受信回路１をモノリシック集積回路内に構成することにより、該光受信回路１を備えた電子機器において、小型化および省スペース化に有利となる。
【００６３】
また、本実施の形態に係る光通信回路においてはシャットダウン手段、信号検知手段、および制御手段の構成にＭＯＳトランジスタを使用することにより、低電源電圧で駆動した場合にバイポーラトランジスタで構成した回路でみられる飽和等の問題が生じないため、より低電源電圧での動作が可能となる。
【００６４】
【発明の効果】
本発明の光受信回路は、以上のように、内部回路への電源供給を遮断するシャットダウン手段と、上記変換手段における光信号の受信を検知する信号検知手段と、外部から入力されるシャットダウン信号と上記信号検知手段の出力とに基づいて、上記シャットダウン手段を制御する制御手段とを備えており、上記制御手段は、上記シャットダウン信号がシャットダウン手段の動作状態を指示するものである場合に、上記信号検知手段が上記変換手段における光信号の受信を検知した時に、上記シャットダウン手段をシャットダウン状態から動作状態に切り替える制御を行う構成である。
【００６５】
それゆえ、シャットダウン手段の動作状態を指示するシャットダウン信号が入力されたとしても、上記信号検知手段が上記変換手段における光信号の受信を検知するまでは、上記制御手段によってシャットダウン状態が維持される。これにより、シャットダウン信号がシャットダウン手段の動作状態を指示した後であっても、相手機器からの光信号の入力が無い間は、その内部回路でのバイアス電流等を抑制でき、より一層の省電力化を図ることができるという効果を奏する。
【００６６】
また、上記光受信回路においては、上記変換手段はフォトダイオードであり、上記信号検知手段は、シャットダウン状態時に上記フォトダイオードが光信号を受信すると、該フォトダイオードの開放電圧を検知して検知信号を出力する構成とすることができる。
【００６７】
それゆえ、フォトダイオードの開放電圧を検知するため、信号検出のためのフォトダイオードを別途用意する必要がなく、回路の小型化に有利となるといった効果を奏する。
【００６８】
また、上記光受信回路においては、上記信号検知手段は、ＭＯＳトランジスタ及び抵抗からなる構成とすることができる。
【００６９】
それゆえ、信号検知手段にＭＯＳトランジスタ、抵抗を使用することにより簡単な構成で上記回路を容易に構成可能になるといった効果を奏する。
【００７０】
また、上記光受信回路においては、上記制御手段は、上記シャットダウン信号と上記信号検知手段の出力とを入力とするアンド回路と、上記アンド回路の出力を保持するラッチ回路とを含む構成とすることができる。
【００７１】
また、上記光受信回路においては、該光受信回路はモノリシック集積回路上に構成された構成とすることができる。
【００７２】
それゆえ、上記光受信回路を備えた電子機器において、小型化および省スペース化に有利となるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すものであり、光受信回路の電気的構成を示す回路図である。
【図２】本発明の先願にあたる特願２００２−１７６２６号における光受信回路の電気的構成を示す回路ブロック図である。
【図３】特願２００２−１７６２６号における光受信回路の電気的構成を示す回路図である。
【図４】特願２００２−１７６２６号における光受信回路の初段アンプ部付近の具体的構成を示す回路図である。
【図５】本発明に係る光受信回路の初段アンプ部付近の概略構成を示す回路ブロック図である。
【図６】従来の光受信装置の構成を示すブロック図である。
【符号の説明】
１　　光受信回路
１３　　バイアス回路
１３ａ　シャットダウン手段
１５　　信号検知手段
１６　　制御手段
１６ａ　ＡＮＤ回路
１６ｂ　ラッチ回路
ＰＤ　　フォトダイオード（変換手段）
Ｑ３１　ＮＭＯＳトランジスタ（信号検知手段におけるＭＯＳトランジスタ）
Ｒ３１　抵抗（信号検知手段における抵抗）
【図１】
2004135188.tif 000003
【図２】
2004135188.tif 000004
【図３】
2004135188.tif 000005
【図４】
2004135188.tif 000006
【図５】
2004135188.tif 000007
【図６】
2004135188.tif 000008