(57)【要約】【課題】高速なデータ転送を可能としつつ、単位データの転送をも可能とする転送方法を有する記録装置等を実現する。【解決手段】制御手段５４とメモリ６９との間にて、転送すべきデータが単位データの場合には、単位データが第１転送路５０１を経由して制御手段５４からインターフェイスユニット６６に転送され、インターフェイスユニット６６が転送すべき単位データを含む複数の単位データを生成し第２転送路５１１を経由してメモリ６９に転送する。【選択図】　　　図１０
2004127032.tif 000002
【特許請求の範囲】
【請求項１】
メモリに記憶された記録用データに基づいて記録する記録装置において、
装置の制御を司る制御手段と、該制御手段と前記メモリとの間にてデータ転送を可能とするインターフェイスユニットと、前記制御手段と前記インターフェイスユニットとの間を、単位データ毎に転送する第１転送路と、前記インターフェイスユニットと前記メモリとの間を、複数の単位データ毎に転送する第２転送路とを有し、
前記単位データが前記第１転送路を経由して前記制御手段から前記インターフェイスユニットに転送される毎に、前記インターフェイスユニットが前記転送された単位データを含む複数の単位データを生成し第２転送路を経由して前記メモリに転送することを特徴とする記録装置。
【請求項２】
請求項１に記載の記録装置において、
前記第２転送路における転送は、１回のアドレス指定により連続する複数の単位データが転送されるバースト転送であることを特徴とする記録装置。
【請求項３】
請求項１または２に記載の記録装置において、
前記インターフェイスユニットは、前記メモリにデータを書き込むための書込手段と、該書込手段を制御するための制御部とを備え、
前記書込手段は、単位データを記憶するための第１記憶部と、複数の単位データを記憶するための第２記憶部とを有し、
前記第１転送路を経由して転送された単位データは、前記第１記憶部に記憶され、前記制御部により前記第２記憶部の所定の領域に記憶されて、前記メモリに前記第２転送路を経由して転送するための転送データが生成されることを特徴とする記憶装置。
【請求項４】
請求項３に記載の記録装置において、
前記第２記憶部に記憶された転送データは、前記メモリに前記第２転送路を経由して転送される際に、前記制御部からの書込抑止信号により、転送すべき単位データを除く単位データの、前記メモリへの書き込みが抑止されることを特徴とする記録装置。
【請求項５】
請求項１乃至４に記載の記録装置において、
前記インターフェイスユニットは、前記制御部により制御され前記メモリからデータを読み出すための読出手段を備え、
前記読出手段は、単位データを記憶するための第３記憶部と、複数の単位データを記憶するための第４記憶部とを有し、
前記メモリから前記第２転送路を経由して読み出された複数の単位データは、前記第４記憶部に記憶され、前記制御部により前記第４記憶部の所定の領域に記憶された単位データが前記第３記憶部に記憶され、この第３記憶部に記憶された単位データが前記制御手段に前記第１転送路を経由して転送されることを特徴とする記録装置。
【請求項６】
請求項３乃至５のいずれかに記載の記録装置において、
前記インターフェイスユニットは、前記制御手段により指定された指定アドレスを管理するためのアドレス管理部を備え、
前記メモリは前記第２転送路を経由して転送される複数の単位データ毎に指定する第１アドレスを有し、前記第２記憶部は、単位データを記憶する複数の領域と対応付けられた第２アドレスを有し、
前記アドレス管理部は、前記制御手段から指定された指定アドレスを、前記第１アドレスと、前記第２アドレスとに変換し、前記第１アドレスにて指定されて読み出された前記メモリの複数の単位データを、前記第２アドレスにて指定される前記第２記憶部の前記所定の領域に記憶することを特徴とする記録装置。
【請求項７】
請求項１乃至６のいずれかに記載の記録装置において、
被印刷媒体にインクを吐出して印刷することにより記録することを特徴とする記録装置。
【請求項８】
メモリに記憶された記録用データに基づいて被印刷媒体にインクを吐出して印刷することにより記録する記録装置において、
装置の制御を司る制御手段と、該制御手段と前記メモリとの間にてデータ転送を可能とするインターフェイスユニットと、前記制御手段と前記インターフェイスユニットとの間を、単位データ毎に転送する第１転送路と、前記インターフェイスユニットと前記メモリとの間を、複数の単位データ毎に転送する第２転送路とを有し、
前記インターフェイスユニットは、前記メモリにデータを書き込むための書込手段と、前記メモリからデータを読み出すための読出手段と、前記書込手段および前記読出手段を制御するための制御部と、前記制御手段により指定された指定アドレスを管理するためのアドレス管理部を備え、
前記書込手段は、単位データを記憶するための第１記憶部と、複数の単位データを記憶するための第２記憶部とを有し、
前記読出手段は、単位データを記憶するための第３記憶部と、複数の単位データを記憶するための第４記憶部とを有し、
前記メモリは前記第２転送路を経由して転送される複数の単位データ毎に指定する第１アドレスを有し、前記第２記憶部は、単位データを記憶する複数の領域と対応付けられた第２アドレスを有し、
前記第２転送路における転送は、１回のアドレス指定により連続する複数の単位データが転送されるバースト転送であり、
前記アドレス管理部は、前記制御手段から指定された指定アドレスを、前記第１アドレスと、前記第２アドレスとに変換し、前記第１アドレスにて指定されて読み出された前記メモリの複数の単位データを、前記第２アドレスにて指定される前記第２記憶部の前記所定の領域に記憶し、
前記単位データが前記第１転送路を経由して前記制御手段から前記インターフェイスユニットに転送される毎に、前記インターフェイスユニットが前記転送された単位データを含む複数の単位データを生成して第２転送路を経由して前記メモリに転送し、
前記第２記憶部に記憶された転送データは、前記メモリに前記第２転送路を経由して転送される際に、前記制御部からの書込抑止信号により、転送すべき単位データを除く単位データの、前記メモリへの書き込みが抑止され、
前記メモリから前記第２転送路を経由して読み出された複数の単位データは、前記第４記憶部に記憶され、前記制御部により前記第４記憶部の所定の領域に記憶された単位データが前記第３記憶部に記憶され、この第３記憶部に記憶された単位データが前記制御手段に前記第１転送路を経由して転送されることを特徴とする記録装置。
【請求項９】
コンピュータ本体と、このコンピュータ本体に接続され、メモリに記憶された記録用データに基づいて記録する記録装置を備えたコンピュータシステムにおいて、
装置の制御を司る制御手段と、該制御手段と前記メモリとの間にてデータ転送を可能とするインターフェイスユニットと、前記制御手段と前記インターフェイスユニットとの間を、単位データ毎に転送する第１転送路と、前記インターフェイスユニットと前記メモリとの間を、複数の単位データ毎に転送する第２転送路とを有し、
前記制御手段と前記メモリとの間にて、転送すべきデータが単位データの場合には、前記単位データが前記第１転送路を経由して前記制御手段から前記インターフェイスユニットに転送され、前記インターフェイスユニットが前記転送すべき単位データを含む複数の単位データを生成して第２転送路を経由して前記メモリに転送することを特徴とするコンピュータシステム。
【請求項１０】
メモリに記憶された記録用データに基づいて記録する記録方法において、
装置の制御を司る制御手段と、該制御手段と前記メモリとの間にてデータ転送を可能とするインターフェイスユニットと、前記制御手段と前記インターフェイスユニットとの間を、単位データ毎に転送する第１転送路と、前記インターフェイスユニットと前記メモリとの間を、複数の単位データ毎に転送する第２転送路とを有する記録装置を用いて記録する際に、
前記制御手段と前記メモリとの間にて、転送すべきデータが単位データの場合には、前記単位データを、前記第１転送路を経由して前記制御手段から前記インターフェイスユニットに転送するステップと、前記インターフェイスユニットが前記転送すべき単位データを含む複数の単位データを生成するステップと、生成した複数の単位データを、第２転送路を経由して前記メモリに転送するステップとを有することを特徴とする記録方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリに記憶された記録用データに基づいて記録する記録装置、コンピュータシステム、及び、記録方法に関する。
【０００２】
【従来技術】
記録用データに基づいて記録する記録装置として、例えば、原稿画像を入力するスキャナ部と、与えられた印刷データに基づいて印刷するプリンタ部とを備えたスキャナ付きプリンタが知られている。スキャナ付きプリンタは、スキャナ部にて入力されたデータから画像処理回路等により生成され、印刷可能な印刷データや、外部のホストコンピュータ等から送信された画像データに基づいてプリンタ部にて印刷する。これら印刷データや画像データは、一旦メモリに蓄えられ、プリンタ部の動作に応じて制御部に適宜転送されるので、印刷速度を高めるためには、データの転送速度は速いことが望ましい。このため、データの転送方法として、一度のアドレス指定により複数のデータが転送される所謂バースト転送が考えられる。
【０００３】
【発明が解決しようとする課題】
しかしながら、バースト転送は、大量のデータを転送する際には、アドレスの指定が少なくなり効率がよいが、１つのデータ（以下、単位データといい、データ量は１ビットに限らないものとする）を転送することは難しい。ところが、上記従来のスキャナ付きプリンタなどでは、装置の電源投入時などにメモリの書き込み及び読み出しの機能をテストする所謂メモリチェックのために、単位データの転送が余技なくされる。このため、単位データを転送するための別の転送ルートを設ける必要があり、装置のコストが高騰するという課題があった。
【０００４】
本発明は、かかる課題に鑑みてなされたものであり、その目的とするところは、高速なデータ転送を可能としつつ、単位データの転送をも可能とする転送方法を有する記録装置、この記録装置を備えたコンピュータシステム、及び、この記録装置を用いて記録する記録方法を実現することにある。
【０００５】
【課題を解決するための手段】
主たる本発明は、メモリに記憶された記録用データに基づいて記録する記録装置において、装置の制御を司る制御手段と、該制御手段と前記メモリとの間にてデータ転送を可能とするインターフェイスユニットと、前記制御手段と前記インターフェイスユニットとの間を、単位データ毎に転送する第１転送路と、前記インターフェイスユニットと前記メモリとの間を、複数の単位データ毎に転送する第２転送路とを有し、前記単位データが前記第１転送路を経由して前記制御手段から前記インターフェイスユニットに転送される毎に、前記インターフェイスユニットが前記転送された単位データを含む複数の単位データを生成し第２転送路を経由して前記メモリに転送することを特徴とする記録装置である。
本発明の他の特徴については、添付図面及び以下の記載により明らかにする。
【０００６】
【発明の実施の形態】
＝＝＝開示の概要＝＝＝
本明細書及び添付図面の記載により少なくとも次のことが明らかにされる。
メモリに記憶された記録用データに基づいて記録する記録装置において、
装置の制御を司る制御手段と、該制御手段と前記メモリとの間にてデータ転送を可能とするインターフェイスユニットと、前記制御手段と前記インターフェイスユニットとの間を、単位データ毎に転送する第１転送路と、前記インターフェイスユニットと前記メモリとの間を、複数の単位データ毎に転送する第２転送路とを有し、
前記単位データが前記第１転送路を経由して前記制御手段から前記インターフェイスユニットに転送される毎に、前記インターフェイスユニットが前記転送された単位データを含む複数の単位データを生成し第２転送路を経由して前記メモリに転送することを特徴とする記録装置である。
このような記録装置によれば、インターフェイスユニットと前記メモリとの間では、第２転送路により複数の単位データ毎に転送することにより高速なデータの転送を可能とする一方で、転送すべきデータが単位データの場合には、該単位データを含むデータを生成し単位データを転送することが可能となる。
【０００７】
かかる記録装置において、前記第２転送路における転送は、１回のアドレス指定により連続する複数の単位データが転送されるバースト転送であることが望ましい。
このような記録装置によれば、第２転送路を経由する単位データはバースト転送されるため、メモリへの書き込み、及び、メモリから読み出し処理を高速に実行することが可能となる。
【０００８】
かかる記録装置において、前記インターフェイスユニットは、前記メモリへの書込手段と、該書込手段を制御する制御部とを備え、前記書込手段は、単位データを記憶するための第１記憶部と、複数の単位データを記憶するための第２記憶部とを有し、前記第１転送路を経由して転送された単位データは、前記第１記憶部に記憶され、前記制御部により前記第２記憶部の所定の領域に記憶されて、前記メモリに前記第２転送路を経由して転送するための転送データが生成されることが望ましい。
このような記録装置によれば、第１記憶部に記憶された記憶すべき単位データを、第２記憶部に所定の領域に記憶することにより、転送すべき単位データを含む複数の単位データを生成することが可能となる。すなわち、第２転送路を経由して、生成した複数の単位データを転送することにより単位データを転送することが可能となる。
【０００９】
かかる記録装置において、前記第２記憶部に記憶された転送データは、前記メモリに前記第２転送路を経由して転送される際に、前記制御部からの書込抑止信号により、転送すべき単位データを除く単位データの、前記メモリへの書き込みが抑止されることが望ましい。
このような記録装置によれば、第２記憶部に記憶された転送データのうち、本来転送する必要のない単位データのメモリへの書き込みが抑止されるのでメモリに対し無用なデータの書き込みを防止することが可能となる。
【００１０】
かかる記録装置において、前記インターフェイスユニットは、前記制御部により制御され前記メモリからデータを読み出すための読出手段を備え、前記読出手段は、単位データを記憶するための第３記憶部と、複数の単位データを記憶するための第４記憶部とを有し、前記メモリから前記第２転送路を経由して読み出された複数の単位データは、前記第４記憶部に記憶され、前記制御部により前記第４記憶部の所定の領域に記憶された単位データが前記第３記憶部に記憶され、この第３記憶部に記憶された単位データが前記制御手段に前記第１転送路を経由して転送されることが望ましい。
このような記録装置によれば、第２転送路にて複数の単位データを転送する高速な転送を可能としつつ、この第２転送路を経由して単位データを転送することが可能となる。
【００１１】
かかる記録装置において、前記インターフェイスユニットは、前記制御手段により指定された指定アドレスを管理するためのアドレス管理部を備え、前記メモリは前記第２転送路を経由して転送される複数の単位データ毎に指定する第１アドレスを有し、前記第２記憶部は、単位データを記憶する複数の領域と対応付けられた第２アドレスを有し、前記アドレス管理部は、前記制御手段から指定された指定アドレスを、前記第１アドレスと、前記第２アドレスとに変換し、前記第１アドレスにて指定されて読み出された前記メモリの複数の単位データを、前記第２アドレスにて指定される前記第２記憶部の前記所定の領域に記憶することが望ましい。
【００１２】
このような記録装置によれば、アドレス管理部により、複数の単位データ毎に指定する第１アドレスと、単位データを記憶する複数の領域と対応付けられた第２アドレスとに変換するので、第１アドレスにより、メモリの領域を、第２転送路を経由して転送される複数の単位データ毎に指定することが可能となる。また、制御手段から指定された単位データが、複数の単位データのうちいずれの単位データであるかを、第２アドレスにより認識することが可能となる。さらに、この第２アドレスは、第２記憶部の各領域と対応付けられているので、制御部により指定された単位データを第２記憶部の所定の領域に記憶することが可能となる。よって、インターフェイスユニットとメモリとの間にて複数の単位データが一度に転送されてもメモリ上の所定のアドレスを指定することができ、メモリ上の指定した所定の領域に単位データを書き込みこと、及び、メモリ上の指定した所定の領域から単位データを読み出すことが可能となる。
【００１３】
かかる記録装置において、被印刷媒体にインクを吐出して印刷することにより記録することとしてもよい。
このような記録装置によれば、印刷速度の速い記録装置を提供することが可能となる。
【００１４】
また、メモリに記憶された記録用データに基づいて被印刷媒体にインクを吐出して印刷することにより記録する記録装置において、
装置の制御を司る制御手段と、該制御手段と前記メモリとの間にてデータ転送を可能とするインターフェイスユニットと、前記制御手段と前記インターフェイスユニットとの間を、単位データ毎に転送する第１転送路と、前記インターフェイスユニットと前記メモリとの間を、複数の単位データ毎に転送する第２転送路とを有し、
前記インターフェイスユニットは、前記メモリにデータを書き込むための書込手段と、前記メモリからデータを読み出すための読出手段と、前記書込手段および前記読出手段を制御するための制御部と、前記制御手段により指定された指定アドレスを管理するためのアドレス管理部を備え、
前記書込手段は、単位データを記憶するための第１記憶部と、複数の単位データを記憶するための第２記憶部とを有し、
前記読出手段は、単位データを記憶するための第３記憶部と、複数の単位データを記憶するための第４記憶部とを有し、
前記メモリは前記第２転送路を経由して転送される複数の単位データ毎に指定する第１アドレスを有し、前記第２記憶部は、単位データを記憶する複数の領域と対応付けられた第２アドレスを有し、
前記第２転送路における転送は、１回のアドレス指定により連続する複数の単位データが転送されるバースト転送であり、
前記アドレス管理部は、前記制御手段から指定された指定アドレスを、前記第１アドレスと、前記第２アドレスとに変換し、前記第１アドレスにて指定されて読み出された前記メモリの複数の単位データを、前記第２アドレスにて指定される前記第２記憶部の前記所定の領域に記憶し、
前記単位データが前記第１転送路を経由して前記制御手段から前記インターフェイスユニットに転送される毎に、前記インターフェイスユニットが前記転送された単位データを含む複数の単位データを生成して第２転送路を経由して前記メモリに転送し、
前記第２記憶部に記憶された転送データは、前記メモリに前記第２転送路を経由して転送される際に、前記制御部からの書込抑止信号により、転送すべき単位データを除く単位データの、前記メモリへの書き込みが抑止され、
前記メモリから前記第２転送路を経由して読み出された複数の単位データは、前記第４記憶部に記憶され、前記制御部により前記第４記憶部の所定の領域に記憶された単位データが前記第３記憶部に記憶され、この第３記憶部に記憶された単位データが前記制御手段に前記第１転送路を経由して転送されることを特徴とする記録装置である。
【００１５】
このような記録装置によれば、インターフェイスユニットと前記メモリとの間では、第２転送路により複数の単位データ毎に転送することにより高速なデータの転送を可能とする一方で、転送すべきデータが単位データの場合には、転送すべき単位データを含む複数の単位データを生成し、単位データを転送することが可能となる。また転送する必要のない単位データのメモリへの書き込みを抑止してメモリへの無用なデータの書き込みを防止するとともに、高速転送可能な第２転送路を経由して単位データを読み出すことも可能となる。さらにアドレス管理部により変換した、単位データ毎に指定する第１アドレスと、単位データ毎に指定する第２アドレスとにより、高速なデータ転送であっても、メモリ上の指定した領域に単位データを書き込みこと、及び、メモリ上の指定の領域から単位データを読み出すことが可能となる。
【００１６】
また、コンピュータ本体と、このコンピュータ本体に接続され、メモリに記憶された記録用データに基づいて記録する記録装置を備えたコンピュータシステムにおいて、装置の制御を司る制御手段と、該制御手段と前記メモリとの間にてデータ転送を可能とするインターフェイスユニットと、前記制御手段と前記インターフェイスユニットとの間を、単位データ毎に転送する第１転送路と、前記インターフェイスユニットと前記メモリとの間を、複数の単位データ毎に転送する第２転送路とを有し、前記制御手段と前記メモリとの間にて、転送すべきデータが単位データの場合には、前記単位データが前記第１転送路を経由して前記制御手段から前記インターフェイスユニットに転送され、前記インターフェイスユニットが前記転送すべき単位データを含む複数の単位データを生成して第２転送路を経由して前記メモリに転送することを特徴とするコンピュータシステムも実現可能である。
【００１７】
また、メモリに記憶された記録用データに基づいて記録する記録方法において、装置の制御を司る制御手段と、該制御手段と前記メモリとの間にてデータ転送を可能とするインターフェイスユニットと、前記制御手段と前記インターフェイスユニットとの間を、単位データ毎に転送する第１転送路と、前記インターフェイスユニットと前記メモリとの間を、複数の単位データ毎に転送する第２転送路とを有する記録装置を用いて記録する際に、前記制御手段と前記メモリとの間にて、転送すべきデータが単位データの場合には、前記単位データを、前記第１転送路を経由して前記制御手段から前記インターフェイスユニットに転送するステップと、前記インターフェイスユニットが前記転送すべき単位データを含む複数の単位データを生成するステップと、生成した複数の単位データを、第２転送路を経由して前記メモリに転送するステップとを有することを特徴とする記録方法も実現可能である。
【００１８】
＝＝＝記録装置の概略構成＝＝＝
図１〜図５を参照して本実施の形態に係る記録装置の概略構成について説明する。図１は本実施の形態に係る記録装置の概略構成を示した斜視図、図２はスキャナユニット１０のカバーを開いた状態を示す斜視図、図３は記録装置の内部構成を示す説明図、図４はプリンタ部の内部を露出させた状態を示す斜視図、図５は操作パネル部の一例を示す図である。
【００１９】
本実施形態の記録装置は、原稿画像を入力するためのスキャナ機能、画像データに基づいて画像を用紙等の媒体に印刷するプリンタ機能、スキャナ機能により入力した画像を用紙等に印刷するローカルコピー機能を有するスキャナ・プリンタ・コピー複合装置（以下、ＳＰＣ複合装置という）である。
【００２０】
ＳＰＣ複合装置１は、原稿５を読み取って画像データとして入力するデータ入力手段としてのスキャナユニット１０と、画像データに基づいて画像を用紙等の媒体に印刷するプリンタ部３０と、ＳＰＣ複合装置１全体の制御を司る制御回路５０と、ユーザなどが操作する入力手段としての操作パネル部７０とを有している。そして制御回路５０の制御により、スキャナ機能、プリンタ機能、及び、スキャナユニット１０から入力されたデータをプリンタ部３０にて印刷するローカルコピー機能を実現する。
【００２１】
スキャナユニット１０はプリンタ部３０の上に配置され、スキャナユニット１０の上部に、読み取る原稿５を載置するための原稿台ガラス１２と、原稿５を読み取る際や、不使用時に原稿台ガラス１２を覆う原稿台カバー１４が設けられている。原稿台カバー１４は、開閉可能に形成され、閉止した際には原稿台ガラス１２上に載置された原稿を原稿台ガラス１２側に押圧する機能も有している。
【００２２】
また、ＳＰＣ複合装置１の背面側にはプリンタ部３０へ用紙７を供給するための用紙供給部３２が設けられ、前面側には下側に、印刷された用紙７が排紙される排紙部３４、上側に入力手段としての操作パネル部７０が設けられており、プリンタ部３０に制御回路５０が内蔵されている。
【００２３】
排紙部３４には、不使用時に排紙口を塞ぐことが可能な排紙トレー３４１が備えられ、用紙供給部３２には、カット紙（図示しない）を保持する給紙トレー３２１が備えられている。印刷に用いる媒体としては、カット紙など単票状印刷用紙のみならず、ロール紙などの連続した印刷用紙でも構わず、ＳＰＣ複合装置１がロール紙への印刷を可能とする給紙構造を備えていてもよい。
【００２４】
図４に示すように、プリンタ部３０とスキャナユニット１０とは、背面側にてヒンジ機構４１により結合されており、ヒンジ機構４１の回動部を中心としてユニット化されたスキャナユニット１０が手前側から持ち上げられる。スキャナユニット１０を持ち上げた状態では、プリンタ部３０を覆うカバーの上部に設けられた開口３０１からプリンタ部３０の内部が露出される構成となっている。このようにプリンタ部３０の内部を露出させることにより、インクカートリッジ等の交換や、用紙詰まりの処理等を容易に行える構成としている。また、本ＳＰＣ複合装置１への電源部はプリンタ部３０側に設けられており、前記ヒンジ機構４１の近傍にスキャナユニット１０へ電源を供給するための給電ケーブル４３が設けられている。
【００２５】
さらに、このＳＰＣ複合装置１には、スキャナ機能によるホストコンピュータ３（図１０）への画像の取り込み、ホストコンピュータ３から送信された画像データの、プリンタ機能による出力を実現するためのＵＳＢインターフェイス５２が設けられている。
【００２６】
＝＝＝操作パネル部７０の構成＝＝＝
図５に示すように、操作パネル部７０はそのほぼ中央に表示部としての液晶ディスプレイ７２と、報知ランプ７４とが設けられている。
液晶ディスプレイ７２は２行１６桁の３２文字が表示可能であり、設定項目や設定状態、動作状態等を文字にて表示することが可能である。液晶ディスプレイ７２の脇に設けられた報知ランプ７４は、赤色ＬＥＤであり、エラー発生時に点灯してユーザにエラー発生を報知する。
【００２７】
液晶ディスプレイ７２の左側には、電源ボタン７６と、スキャンスタートボタン７８と、設定表示ボタン８０と、クリアボタン８２とが設けられている。電源ボタン７６は、本ＳＰＣ複合装置１の電源を投入、遮断するためのボタンである。スキャンスタートボタン７８は、ＳＰＣ複合装置１がホストコンピュータ３に接続された状態において、スキャナユニット１０による原稿５の読み取りを開始させるためのボタンである。設定表示ボタン８０は、ユーザにより設定されたコピー機能に対する設定状態を液晶ディスプレイ７２に表示させるためのボタンである。クリアボタン８２は、コピー機能に対する設定をクリアし、各設定項目をデフォルト値に変更するためのボタンである。
【００２８】
液晶ディスプレイ７２の右側には、カラーコピーボタン８４と、モノクロコピーボタン８６と、ストップボタン８８と、コピー枚数設定ボタン９０とが設けられている。カラーコピーボタン８４は、カラーコピーを開始させるためのボタンであり、モノクロボタン８６はモノクロコピーを開始させるためのボタンである。したがって、これらのコピーボタン８４，８６は、コピー動作の開始指示と、出力すべき画像がカラー又はモノクロのいずれであるかを選択する選択手段とを兼ねている。ストップボタン８８は、一旦開始したコピー動作を中止させるためのボタンである。コピー枚数設定ボタン９０は、表面に「＋」又は「−」が表記された２つのボタン９０１，９０２で構成され、「＋」ボタン９０１を押すことにより設定枚数が増加され、「−」ボタン９０２を押すことにより設定枚数が減少される。また、コピー枚数設定ボタン９０は、押し続けることにより順次数字が増加又は減少し、押圧時間が長くなると増加又は減少速度が速くなるように設定されている。
【００２９】
液晶ディスプレイ７２の手前側には、液晶ディスプレイ７２に表示される設定項目を切り替えるメニューボタン９２が設けられている。メニューボタン９２は、左右に配置された２つのボタンで構成され、それぞれ左向きの矢印または右向きの矢印が表記されている。左右いずれかのメニューボタン９２が押される毎に、表示される設定項目が決められた順に順次切り替わり、一通り表示し終わると最初の設定項目が表示される。左右の矢印は、設定項目を表示する順番を変更するためであり、両ボタン９２は、互いに他のボタンを押した際の表示順と逆の順番で設定項目を表示する。このメニューボタン９２もコピー枚数設定ボタン９０と同様に押し続けることにより、切り替わる速度が速くなるように設定されている。
【００３０】
＝＝＝スキャナユニット１０の構成＝＝＝
スキャナユニット１０は、原稿５が載置される原稿台ガラス１２と、原稿台ガラス１２に載置された原稿５の読み取り面を原稿台ガラス１２側に押圧するための原稿台カバー１４と、原稿台ガラス１２を介して対向し原稿５と一定の間隔を保ちながら原稿５に沿って走査する読取キャリッジ１６と、読取キャリッジ１６を走査するための駆動手段１８と、読取キャリッジ１６を安定した状態にて走査させるための規制ガイド２０とで構成されている。
【００３１】
読取キャリッジ１６は、原稿台ガラス１２を介して原稿５に光を照射するための光源としての露光ランプ２２と、原稿５による反射光を集光させるレンズ２４と、原稿５による反射光をレンズ２４に導くための４枚のミラー２６と、レンズを透過した反射光を受光するＣＣＤセンサ２８と、前記規制ガイド２０と係合するガイド受け部２９とで構成されている。
【００３２】
ＣＣＤセンサ２８は、光信号を電気信号に変換するフォトダイオードが列状に配置された３本のリニアセンサで構成され、これら３本のリニアセンサは平行に配置されている。ＣＣＤセンサ２８は、図示しないＲ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）の３つのフィルタを備え、リニアセンサ毎に異なる色のフィルタが設けられている。各リニアセンサはフィルタの色に対応した成分の光をそれぞれ検出する。例えば、Ｒのフィルタを備えたリニアセンサは赤色成分の光の強弱を検出する。３本のリニアセンサは、読取キャリッジ１６の移動方向（以下、副走査方向という）にほぼ直交する方向（以下、主走査方向という）に沿わされて配置される。ＣＣＤセンサ２８の長さは、読み取り可能な原稿５の幅（主走査方向の長さ）より十分に短いため、原稿５の反射光による像は、レンズ２４によって縮小させてＣＣＤセンサ２８上に結像させることになる。すなわち、原稿５とＣＣＤセンサ２８との間に介在されるレンズ２４は、ＣＣＤセンサ２８側に近づけて配置するとともに、原稿５とレンズ２４との距離を長く設定する必要があり長い光路長が要求される。
【００３３】
このため、走査する読取キャリッジ１６の限られたスペースの中で原稿５とレンズ２４との距離を確保すべく４枚のミラー２６にて反射させて長い光路長を確保している。また、原稿５による反射光は、４枚のミラー２６によって反射されレンズ２４を透過してＣＣＤセンサ２８に至るが、３本のリニアセンサは平行に配置されているため、各リニアセンサに同時に結像する反射光の原稿に対する反射位置は、リニアセンサの間隔分だけ副走査方向にズレが生じることになる。このため、制御回路５０のスキャナコントロールユニット５８（図１０）では、このズレを補正するためのライン間補正処理が行われる。ライン間補正処理については後述する。
【００３４】
前記規制ガイド２０は、副走査方向に沿って設けられ、ステンレス製の円筒材で形成されている。この規制ガイド２０は、読取キャリッジ１６に設けられ、スラスト軸受けでなる２カ所のガイド受け部２９を貫通している。読取キャリッジ１６に設けられた２カ所のガイド受け部２９の副走査方向における間隔を広げることにより、読取キャリッジ１６を、より安定させて走査させることが可能となる。
【００３５】
駆動手段１８は、読取キャリッジ１６に固定された環状のタイミングベルト１８１と、このタイミングベルト１８１と噛み合うプーリ１８２を備え、副走査方向の一方の端部側に配置されたパルスモータ１８３と、他方の端部側に配置されてタイミングベルト１８１に張力を付与するアイドラプーリ１８４とで構成されている。このパルスモータ１８４は、制御回路５０のスキャナコントロールユニット５８（図１０）により駆動されるが、パルスモータ１８３の速度に応じて変更される読取キャリッジ１６の走査速度により、読み取った画像を副走査方向に拡大及び縮小することが可能となる。
【００３６】
そして、スキャナユニット１０では、露光ランプ２２の光を原稿５に照射し、その反射光をＣＣＤセンサ２８上に結像させつつ、読取キャリッジ１６を原稿５に沿って移動させる。このとき、ＣＣＤセンサ２８が受光した光量を示す電圧値として所定の周期で読み込むことにより、１周期の間に読み取りキャリッジ１６が移動した距離分の画像を、出力する画像の１ライン分のデータとして取り込んでいく。このとき、１ライン分のデータとして、Ｒ成分、Ｇ成分、Ｂ成分の３つのデータが取り込まれる。
【００３７】
＝＝＝プリンタ部３０の構成＝＝＝
プリンタ部３０は、カラー画像の出力が可能な構成であり、例えば、シアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）、ブラック（Ｋ）の４色の色インクを、印刷用紙等の媒体上に吐出してドットを形成することによって画像を形成するインクジェット方式を採用している。なお、色インクとして、上記４色に加えて、ライトシアン（薄いシアン、ＬＣ）、ライトマゼンタ（薄いマゼンタ、ＬＭ）、ダークイエロ（暗いイエロ、ＤＹ）を用いてもよい。
【００３８】
次に、図３、図６、図７を参照してプリンタ部３０について説明する。図６は印刷ヘッド周辺の配置を示した説明図、図７は印刷用紙搬送機構の駆動部を説明するための説明図である。
プリンタ部３０は、図示するように、書込キャリッジ３６に搭載された印刷ヘッド３８を駆動してインクの吐出及びドット形成を行う機構と、この書込キャリッジ３６をキャリッジモータ４０によって用紙７の搬送方向と直交する方向に往復動させる機構と、紙送りモータ（以下、ＰＦモータともいう）４２によって給紙トレー３２１（図１参照）から供給される用紙７を搬送する機構とを有している。
【００３９】
インクの吐出及びドット形成を行う機構は、インク吐出部としての複数のノズルを備えた印刷ヘッド３８を備え、印刷指令信号に基づいて所定のノズルからインクを吐出させる。印刷ヘッド３８の下面３８１には、用紙７の搬送方向に沿って、複数のノズルが列をなし、用紙７の搬送方向と直交する方向に複数列設けられている。印刷ヘッド３８及びノズル配列の詳細は後述する。
印刷ヘッド３８には各ノズルに対応させて１６ビットのメモリを備えており、後述するヘッドコントロールユニット６８（図１０）からは、各ノズルに１６ビット単位でデータが転送される。
書込キャリッジ３６を往復動させる機構は、書込キャリッジ３６を駆動するキャリッジモータ（以下、ＣＲモータともいう）４０と、用紙７の搬送方向と直交する方向に設けられ、書込キャリッジ３６を摺動可能に保持する摺動軸４４と、書込キャリッジ３６に固定されたリニア式エンコーダ４６と、所定の間隔にスリットが形成されたリニア式エンコーダ用符号板４６１と、キャリッジモータ４０の回転軸に取付けられたプーリ４８と、プーリ４８によって駆動されるタイミングベルト４９から構成されている。
書込キャリッジ３６には、印刷ヘッド３８と、この印刷ヘッド３８と一体に設けられたカートリッジ装着部が固定され、このカートリッジ装着部には、黒（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）等のインクが収容されたインクカートリッジが装着される。
【００４０】
給紙トレー３２１から供給される用紙７を搬送する機構は、前記印刷ヘッド３８と対向して配置され、用紙７と印刷ヘッド３８とが適切な距離となるように用紙７を案内する案内部材としてのプラテン３５と、このプラテン３５に対し用紙７の搬送方向の上流側に設けられ、供給された用紙７をプラテン３５に所定の角度にて接触するように搬送する搬送ローラ３７と、プラテン３５に対し用紙７の搬送方向の下流側に設けられ、搬送ローラ３７から外れた用紙７を搬送して排紙するための排紙ローラ３９と、搬送ローラ３７及び排紙ローラ３９を駆動するためのＰＦモータ４２と、用紙７の搬送量を検出するためのロータリ式エンコーダ４７と、用紙７の有無及び用紙７の先端・後端を検出するための用紙検出センサ４５とを有している。
【００４１】
搬送ローラ３７は用紙７の搬送経路下側に設けられており、その上側には搬送ローラ３７と対向させて用紙７を保持するための従動ローラ３７１が設けられている。排紙ローラ３９も用紙７の搬送経路下側に設けられて、その上側に排紙ローラ３９と対向させて用紙７を保持するための従動ローラ３９１が設けられているが、排紙ローラ３９と対向する従動ローラ３９１は薄板でなり外周部に細かな歯が設けられたローラであり、印刷後の用紙７の表面と接触してもインクが擦れないように構成されている。また、搬送ローラ３７と用紙７との接触位置は、プラテン３５と用紙７との接触位置より高くなるように配置されている。すなわち搬送ローラ３７から搬送された用紙７はプラテン３５と所定の角度にて接触し、さらに搬送される。これにより、用紙７はプラテン３５の後述する案内面３５１に押し付けられるように沿わされて搬送される。このため、プラテン３５によって用紙７をノズルから適正な位置に維持させて良好な画像を得ることが可能となる。また、搬送ローラ３７と排紙ローラ３９とは、ギア列３１により繋げられ、ＰＦモータ４２の回転が伝達されて回動され、両ローラ３７，３９による用紙７の搬送速度は一致している。
【００４２】
プラテン３５は、印刷ヘッド３８の下面３８１、即ちノズルが設けられている面と対向し、用紙７を接触させて案内する案内面３５１を有している。この案内面３５１は、印刷ヘッド３８下面３８１のノズルが設けられている領域より狭く形成され、用紙７の搬送方向における最上流側および最下流側に位置するノズルの幾つかはプラテン３５と対向していない。これにより、用紙７の先端及び後端を印刷する際に、用紙７の外側に吐出したインクがプラテン３５に付着することを防止し、その後搬送される用紙７の裏面が汚れることを防止している。すなわち、上流側端及び下流側端のノズルと対向する位置にはプラテン３５を設けることなく空間としている。そしてこの空間部分には、プラテン３５の案内面３５１より低い位置にインク受けを備え、不要なインクを回収してプリンタ内が汚れないようにしている。
【００４３】
用紙検知センサ４５は、搬送ローラ３７より搬送方向の上流側に設けられ、用紙７の搬送経路より高い位置に回動中心を持つレバー４５１とその上方に設けられ、発光部と受光部とを有する透過型光センサ４５２とを有している。レバー４５１は、自重によって搬送経路に垂れ下がるように配置され給紙トレー３２１から供給された用紙７によって回動される作用部４５３と、この作用部４５３と回動中心を挟んで反対側に位置し、発光部と受光部との間を通過するように設けられた遮光部４５４とで構成されている。そして、用紙検知センサ４５は、供給された用紙７によりレバー４５１が押され、用紙７が所定位置に達すると遮光部４５４は発光部が発した光を遮るため、用紙７が所定の位置に達したことが検出される。その後、搬送ローラ７により用紙７が搬送されて、用紙７の後端が通過すると、レバー４５１は自重によって垂れ下がり、遮光部４５４が発光部と受光部との間から外れ、発光部の光が受光部に受光され、用紙７の後端が所定の位置に到達することを検出する。したがって、遮光部４５４が発光部の光を遮っている間は、少なくとも搬送経路内に用紙７が存在することが検出される。
【００４４】
＝＝＝ノズルの構成について＝＝＝
図８は、印刷ヘッド３８の下面３８１におけるノズルの配列を示す説明図である。
印刷ヘッド３８の下面３８１には、ブラックインクノズル列３３（Ｋ）と、シアンインクノズル列３３（Ｃ）と、マゼンタインクノズル列３３（Ｍ）と、イエローインクノズル列３３（Ｙ）が形成されている。
【００４５】
各ノズル列３３は、各色のインクを吐出するための吐出口であるノズルを複数個（本実施形態では１０個）備えている。各ノズル列３３の複数のノズルは、紙搬送方向に沿って、一定の間隔（ノズルピッチ：ｋ・Ｄ）でそれぞれ整列している。ここで、Ｄは、紙搬送方向における最小のドットピッチ（つまり、用紙３２に形成されるドットの最高解像度での間隔）であり、例えば、解像度が７２０ｄｐｉであれば１／７２０インチ（約３５．３μｍ）である。また、ｋは、１以上の整数である。また、各ノズル列３３のノズルは、下流側のノズルほど小さい番号が付され、それぞれ第１ノズルＮ１〜第１０ノズルＮ１０とする。
【００４６】
各ノズルには、各ノズルを駆動してインク滴を吐出させるための駆動素子としてピエゾ素子（不図示）が設けられている。なお、印刷時には、用紙７が搬送ローラ３７及び排紙ローラ３９によって間欠的に所定の搬送量Ｆで搬送され、その間欠的な搬送の間に書込キャリッジ３６が走査方向に移動して各ノズルからインク滴が吐出される。
【００４７】
＝＝＝印刷ヘッドの駆動＝＝＝
次に、印刷ヘッド３８の駆動について、図９を参照しつつ説明する。
図９は、ヘッドコントロールユニット６８（図１０）内に設けられた駆動信号発生部の構成を示すブロック図である。
図９において、駆動信号発生部は、複数のマスク回路２０４と、原駆動信号発生部２０６と、駆動信号補正部２３０とを備えている。マスク回路２０４は、印刷ヘッド３８のノズルＮ１〜Ｎ１０をそれぞれ駆動するための複数のピエゾ素子に対応して設けられている。なお、図９において、各信号名の最後に付されたかっこ内の数字は、その信号が供給されるノズルの番号を示している。
【００４８】
原駆動信号発生部２０６は、ノズルＮ１〜Ｎ１０に共通に用いられる原駆動信号ＯＤＲＶを生成する。この原駆動信号ＯＤＲＶは、一画素分の主走査期間内に、第１パルスＷ１と第２パルスＷ２の２つのパルスを含む信号である。
駆動信号補正部２３０は、マスク回路２０４が整形した駆動信号波形のタイミングを復路全体で前後にずらし、補正を行う。この駆動信号波形のタイミングの補正によって、往路と復路におけるインク滴の着弾位置のズレが補正される、すなわち、往路と復路におけるドットの形成位置のズレが補正される。
【００４９】
図９に示すように、入力されたシリアル印刷信号ＰＲＴ（ｉ）は、原駆動信号発生部２０６から出力される原駆動信号ＯＤＲＶとともにマスク回路２０４に入力される。このシリアル印刷信号ＰＲＴ（ｉ）は、一画素当たり２ビットのシリアル信号であり、その各ビットは、第１パルスＷ１と第２パルスＷ２とにそれぞれ対応している。そして、マスク回路２０４は、シリアル印刷信号ＰＲＴ（ｉ）のレベルに応じて原駆動信号ＯＤＲＶをマスクするためのゲートである。すなわち、マスク回路２０４は、シリアル印刷信号ＰＲＴ（ｉ）が１レベルのときには原駆動信号ＯＤＲＶの対応するパルスをそのまま通過させて駆動信号ＤＲＶとしてピエゾ素子に供給し、一方、シリアル印刷信号ＰＲＴ（ｉ）が０レベルのときには原駆動信号ＯＤＲＶの対応するパルスを遮断する。
【００５０】
＝＝＝制御回路５０の内部構造＝＝＝
図１０は、制御回路５０の一例を示すブロック図である。
ＳＰＣ複合装置１の制御回路５０は、ＳＰＣ複合装置１全体の制御を司る制御手段としてのＣＰＵ５４と、スキャナ機能、プリント機能、ローカルコピー機能の各制御を司る制御ＡＳＩＣ５１と、ＣＰＵ５４から直接データを読み書き可能なメモリとしてのＳＤＲＡＭ５６と、入力操作手段としての操作パネル部７０とが第１転送路としてのＣＰＵバス５０１によって繋がっている。
【００５１】
制御ＡＳＩＣ５１には、スキャナユニット１０と印刷ヘッド３８とが繋げられ、制御ＡＳＩＣ５１から直接データを読み書き可能なＡＳＩＣ用ＳＤＲＡＭ６９がローカルバス５１１を介して繋げられている。ＡＳＩＣ５１とＡＳＩＣ用ＳＤＲＡＭ６０との間では、ＳＤＲＡＭインターフェイス（以下、ＳＤＲＡＭＩＦという）１１０を介してデータが転送される。
【００５２】
制御ＡＳＩＣ５１は、スキャナコントロールユニット５８、２値化処理ユニット６０、インターレース処理ユニット６２、イメージバッファユニット６４、ＣＰＵ５１と制御ＡＳＩＣとのインターフェイスユニットとしてのＣＰＵインターフェイスユニット（以下、ＣＰＵＩＦユニットという）６６、ヘッドコントロールユニット６８、外部のホストコンピュータ３との入出力手段としてのＵＳＢインターフェイス（以下、ＵＳＢＩＦという）５２、スキャナユニット１０及びプリンタ部３０が備える各モータやランプ等のドライバを備えている。スキャナコントロールユニット５８と、２値化処理ユニット６０と、インターレース処理ユニット６２と、イメージバッファユニット６４とは、第２転送路としてのローカルバス５１１により繋がっている。また、制御ＡＳＩＣ用ＳＤＲＡＭ６９には、ラインバッファ６９１、インターレースバッファ６９２、イメージバッファ６９３、６９４がそれぞれ割り当てられている。制御ＡＳＩＣ５１とＡＳＩＣ用ＳＤＲＡＭ６９との間では、データ転送の高速化を図るためにデータの転送単位を６４ビットとする所謂バースト転送がローカルバス５１１を介して行われる。ここで、バースト転送とは、１つのアドレスを設定すると、次に続くアドレスのデータを連続して転送する転送方法である。このとき、データの転送単位は、６４ビットに限らず、３２ビットや１２８ビットでもよい。本実施形態では、制御ＡＳＩＣ５１とＡＳＩＣ用ＳＤＲＡＭ６９との間のデータ転送を、１６ビットのデータを４回連続して転送し、１つのアドレス指定にて６４ビットのデータを一度に転送するように設定されている。
【００５３】
スキャナコントロールユニット５８は、スキャナユニット１０が備える露光ランプ２２、ＣＣＤセンサ２８、読取キャリッジ駆動モータとしてのパルスモータ１８３等の各制御や、ＣＣＤセンサ２８を介して読み込んだデータを、ラインバッファ６９１を介して２値化処理ユニット６０に送出する機能を有する。
【００５４】
２値化処理ユニット６０は、送出された多階調のＲＧＢデータをＣＭＹＫの２値データに変換し、インターレース処理ユニット６２に送出する機能を有する。
【００５５】
インターレース処理ユニット６２は、１ラスタライン（印刷画像における主走査方向の１ライン）を複数回の書込キャリッジ３６の走査にて印刷する所謂オーバーラップ印刷する際に、１ラスタラインのＣＭＹＫのデータを書込キャリッジ３６の走査毎に印刷するデータに振り分けてオーバーラップ印刷対応データ（以下、ＯＬ対応データという）を生成する機能を有する。生成されたＯＬ対応データは、ＡＳＩＣ用ＳＤＲＡＭ６９のインターレースバッファ６９２に記憶される。
【００５６】
また、インターレース処理ユニット６２では、インターレースバッファ６９２に記憶されたデータを、インターレース処理ユニット６２内のＳＲＡＭ６２１に所定のサイズ毎に読み出して、ＳＲＡＭ６２１上で、ノズル配列に対応させるべく並び替えてイメージバッファユニット６４に送出する機能を有する。
【００５７】
イメージバッファユニット６４では、インターレース処理ユニット６２から送出されたデータを、書込キャリッジ３６の走査毎の各ノズルにインクを吐出させるためのヘッド駆動データを生成する機能を有する。
【００５８】
ＣＰＵＩＦユニット６６は、制御ＡＳＩＣ５１に接続された制御ＡＳＩＣ用ＳＤＲＡＭ６９とＣＰＵ５４との間にてデータ転送を可能とする機能を有している。本制御回路５０においては、イメージバッファユニット６４により生成されたヘッド駆動データに基づいてヘッドコントロールユニット６８を駆動する際に用いられる。ＣＰＵＩＦユニット６６の詳細については後述する。
【００５９】
ヘッドコントロールユニット６８は、ＣＰＵ５４の制御によりヘッド駆動データに基づいて印刷ヘッド３８を駆動しノズルからインクを吐出させる機能を有する。
【００６０】
ＳＤＲＡＭＩＦ１１０は、バースト転送すべき６４ビットのデータをＡＳＩＣ用ＳＤＲＡＭ６９に対応させて転送すべく１６ビット毎のデータに分割して転送するためのインターフェイスである。また、ＳＤＲＡＭＩＦ１１０は、ＣＰＵ５４の制御によりＡＳＩＣ用ＳＤＲＡＭ６９の所定の領域を指定して、その領域のデータをクリアするＮｕｌｌクリア機能を有している。
【００６１】
＜＜＜各機能におけるデータの流れ＞＞＞
・スキャナ機能時
制御ＡＳＩＣ５１のＵＳＢＩＦ５２に接続されたホストコンピュータ３から、スキャナユニット１０による画像読み取り指令信号と、読み取り解像度、読み取り領域等の読み取り情報データとが制御回路５０に送信される。制御回路５０では、ＣＰＵ５４により画像読み取り指令信号と読み取り情報データとに基づいて、スキャナコントロールユニット５８が制御され、スキャナユニット１０による原稿５の読み取りが開始される。このとき、スキャナコントロールユニット５８では、ランプ駆動ユニット、ＣＣＤ駆動ユニット、読取キャリッジ走査駆動ユニット等が駆動され、所定の周期にてＣＣＤセンサ２８からＲＧＢデータが読み込まれる。
【００６２】
読み込まれたＲＧＢデータは、ＡＳＩＣ用ＳＤＲＡＭ６９に割り振られたラインバッファ６９１に一旦蓄えられ、Ｒ（レッド成分）、Ｇ（グリーン成分）、Ｂ（ブルー成分）の各データのライン間補正処理が施され、ＵＳＢＩＦ５２を介してホストコンピュータ３に送出される。
【００６３】
ライン間補正処理とは、スキャナユニット１０の構造上発生するＲ、Ｇ、Ｂの各リニアセンサ間の読み取り位置のズレを補正する処理である。詳述すると、スキャナユニット１０が有するＣＣＤセンサ２８は、カラーセンサでありＲ、Ｇ、Ｂの３色に対し色毎に１ラインずつのリニアセンサを有している。これら３本のリニアセンサは、読取キャリッジ１６の移動方向に間隔を隔てて平行に並べられているため、原稿５の同一ラインに照射された反射光を同時に受光することができない。すなわち、原稿５の同一ラインに照射された反射光が各リニアセンサに受光される際には、時間的なズレが生じることになる。このため、リニアセンサの配列に伴う遅延時間分だけ遅れて送られてくるデータを同期させるための処理である。
【００６４】
・プリンタ機能時
プリンタ機能時には、制御ＡＳＩＣ５１のＵＳＢＩＦ５２に接続されたホストコンピュータ３のプリンタドライバにて、印刷すべき画像データをＳＰＣ複合装置１のプリンタ部３０にて印刷することが可能なヘッド駆動データに変換されてＵＳＢＩＦ５２から入力される。このヘッド駆動データは、例えば、インターレース方式の印刷をする場合には、印刷する画像の解像度と書込キャリッジ３６のノズル列３３が有するノズルの数及びピッチに対応させたラスタラインを形成するためのデータを抽出し、書込キャリッジ３６の走査毎に印刷する順に並び換え、印刷ヘッド３８を駆動するための信号となるデータである。
【００６５】
ＵＳＢＩＦ５２から入力されたヘッド駆動データは、ＣＰＵ５４を介してＣＰＵＩＦユニット６６を経由しＡＳＩＣ用ＳＤＲＡＭ６９に割り付けられたイメージバッファ６９３、６９４に記憶される。イメージバッファ６９３，６９４は書込キャリッジ３８の１回の走査により印刷するためのヘッド駆動データを記憶することができる容量を有するメモリ領域を２つ分備えている。そして、一方のイメージバッファ６９３に１回の走査分のデータが書き込まれると、ＣＰＵＩＦユニット６６を経由しＣＰＵ５４を介してヘッドコントロールユニット６８に転送される。このとき、一方のイメージバッファ６９３のヘッド駆動データがヘッドコントロールユニット６８に転送されると、他方のイメージバッファ６９４には次の走査の際に印刷するためのヘッド駆動データが記憶される。そして他方のイメージバッファ６９４に１回の走査分のデータが書き込まれると、ヘッドコントロールユニット６８に転送され、前記一方のイメージバッファ６９３にヘッド駆動データが書き込まれる。このように、２つのイメージバッファ６９３，６９４を用いて、ヘッド駆動データの書き込み、読み出しを交互に行いながらヘッドコントロールユニット６８にて印刷ヘッド３８が駆動されて印刷が実行される。
【００６６】
・ローカルコピー機能時
次に、ローカルコピー機能時におけるデータの流れを説明する。ここではデータの流れのみを説明し、メモリ内におけるデータ配列などの詳細は後述する。　　スキャナユニット１０により読み込まれたデータは、スキャナコントロールユニット５８を介してラインバッファ６９１に取り込まれる。ラインバッファ６９１に取り込まれたＲＧＢデータは、前述したＲＧＢのライン間補正処理が順次施され、同一ラインに対するＲＧＢデータがスキャナコントロールユニット５８から２値化処理ユニット６０に送り込まれる。
２値化処理ユニット６０に送り込まれたＲＧＢデータは、ハーフトーン処理された後、制御ＡＳＩＣ用ＳＤＲＡＭ６９内に格納されているルックアップテーブル（ＬＵＴ）６９５が参照されて、ＣＭＹＫの色毎の２値データに変換され、インターレース処理ユニット６２に送出される。
【００６７】
インターレース処理ユニット６２に送出されたＣＭＹＫの２値データは、指定されたインターレース方式に基づいて、各ラスタラインの全データから書込キャリッジ３６の１回の走査毎に印刷されるデータに振り分けられる。例えば、１ラスタラインの隣接するドットを、書込キャリッジ３６を２回走査して異なる操作にて形成する場合には、ラスタラインの端から奇数番目のドットを形成するデータと、偶数番目のドットを形成するデータとに振り分けられてＯＬ対応データが生成される。このＯＬ対応データは、ローカルバス５１１を介してインターレースバッファ６９２に６４ビットずつバースト転送されて記憶される。
【００６８】
また、インターレース処理ユニット６２では、インターレースバッファ６９２に記憶されたデータを所定サイズ毎に読み出して、インターレース処理ユニット６２内のＳＲＡＭ６２１にローカルバス５１１を介してバースト転送する。このとき、インターレースバッファ６９２からは、印刷する画像解像度とノズルピッチとに基づいて印刷ヘッド３８のノズル配列に対応させてＯＬ対応データが読み出される。例えば、印刷する画像の解像度が７２０ｄｐｉであり、ノズルピッチが１／１８０ｉｎｃｈの場合には、隣接するノズルにて印刷した２本のラスタライン間に３本のラスタラインが印刷されることになる。このため、ＯＬ対応データからは３ラスタラインずつ間隔を隔てたデータが書込キャリッジ３６の走査に対応したデータとして読み出されることになる。
【００６９】
転送されたデータはＳＲＡＭ６２１上で、ノズル配列に対応させるべく並べ替えられてイメージバッファユニット６４に送出される。
イメージバッファユニット６４では、ＳＲＡＭ６２１の容量に対応させて細かくブロック化された画像データを、ローカルバス５１１を介してイメージバッファ６９３にバースト転送し、書込キャリッジ３６の走査毎の各ノズルにインクを吐出させるためのヘッド駆動データとなるように整列させて記憶する。ここでイメージバッファ６９３，６９４は、書き込みキャリッジ３６の２回の走査分のヘッド駆動データを記憶するメモリ領域が割り当てられている。ヘッド駆動データは、１回の走査分のデータが蓄積される毎に、ＣＰＵ５４によりヘッドコントロールユニット６８に送出されると共に、残りの１回の走査分のメモリ領域に次の走査に対応したヘッド駆動データの書き込みが開始される。この処理は、プリンタ機能の説明にて前述したイメージバッファの処理と同様である。
【００７０】
イメージバッファ６９３，６９４に記憶された走査毎のヘッド駆動データは、ＣＰＵ５４に制御されてＣＰＵＩＦユニット６６を介してＣＰＵ５４に読み込まれ、ＣＰＵ５４によりヘッドコントロールユニット６８に転送される。ヘッドコントロールユニット６８によりヘッド駆動データに基づいて印刷ヘッド３８が駆動され画像が印刷される。ＣＰＵＩＦユニットの構成および処理の詳細は、後述する。
【００７１】
＝＝＝ヘッド駆動データの生成＝＝＝
コピー機能において、スキャナユニット１０により読み取られた画像データから、２値化処理ユニット６０、インターレース処理ユニット６２およびイメージバッファユニット６４を経てイメージバッファ６９３，６９４に記憶されるヘッド駆動データを生成する処理を、図１１〜図１４を参照して説明する。図１１は、読み取られる原稿を画素のイメージにて示したイメージ図、図１２は、読み込まれた画像データがＲＧＢ各色のデータとして記憶されているラインバッファのイメージを示したイメージ図、図１３は、インターレースバッファからのデータの読み出す方法を説明するための図、図１４は、イメージバッファに記憶されたヘッド駆動データを示すイメージ図である。
【００７２】
ここでは、スキャナユニット１０からは、読み取り解像度が主走査方向及び副走査方向それぞれ６００ｄｐｉに対応したＲＧＢデータが２値化処理ユニットに送出され、プリンタ部３０にて出力解像度が主走査方向及び副走査方向それぞれ６００ｄｐｉの画像を印刷する場合を例に説明する。このとき、プリンタ部３０では、１ラスタラインを書込キャリッジ３６の２回の走査にて印刷するものとする。また、印刷ヘッド３８が備えるノズルのピッチは１／１５０ｉｎｃｈとして、隣接するノズルにて印刷した２本のラスタライン間に３本のラスタラインが印刷されるインターレース方式にて印刷するものとする。
【００７３】
スキャナユニット１０のＣＣＤセンサ２８の、ＲＧＢ成分に対応する各リニアセンサにて読み取られたラインイメージデータが、順次ＡＳＩＣ用ＳＤＲＡＭ６９のラインバッファ６９１に記憶される。このとき、ラインバッファ６９１には、Ｒ、Ｇ、Ｂそれぞれに対応させて数ライン分の記憶領域が備えられている。ここでは、各色５ライン分の記憶領域を備えているものとする。
【００７４】
例えば、スキャナユニット１０の読取キャリッジ１６が走査して、図１１に示すような主走査方向に８０個の画素データを有する画像が読み込まれると、ＡＳＩＣ用ＳＤＲＡＭ６９のラインバッファ６９１には、図１２に示すように色毎に５ライン分のデータが順次記憶される。このとき、記憶された各色のデータは、前述したようにＣＣＤセンサ２８のリニアセンサの配置に起因して原稿読み取り位置に違いが生じている。すなわち、例えばＲ成分領域に記憶された１ライン目のデータと、Ｇ成分領域に記憶された１ライン目のデータと、Ｂ成分領域に記憶された１ライン目のデータとは、原稿の同一ラインを読み込んだデータではない。このため、各色成分領域に、原稿における同一ラインを読み込んだデータが記憶された後に、それらのラインデータがローカルバス５１１を介してスキャナコントロールユニット５８にバースト転送されて２値化処理ユニット６０に送出される。例えば、Ｒ成分領域の１ライン目に記憶されているデータと対応する原稿５のライン状の部位と同一の部位を読み取ったデータが、Ｇ成分領域の３ライン目、Ｂ成分領域の５ライン目に記憶されたとする。これら原稿５上の同一の部位に対応するデータが、６４ビットずつに分割されて、ローカルバス５１１を介してスキャナコントロールユニット５８にバースト転送され、その後２値化処理ユニット６０に転送される。本実施形態では、制御ＡＳＩＣ５１とＡＳＩＣ用ＳＤＲＡＭ６９との間のデータ転送を、１６ビットのデータを４回連続して転送し、１つのアドレス指定にて６４ビットのデータを一度に転送するように設定されている。
【００７５】
２値化処理ユニット６０では、転送されたＲ、Ｇ、Ｂの３ライン分のデータに基づいて、先頭の画素から、各画素に対応したＣ、Ｍ、Ｙ、Ｋの２値データが順次生成される。例えば、先頭の画素はＲ成分領域の１ライン目の先頭データＲ１と、Ｇ成分領域の３ライン目の先頭データＧ１６１と、Ｂ成分領域の５ライン目の先頭データＢ３２１とから、この画素を印刷するためのＣ、Ｍ、Ｙ、Ｋの２値データがそれぞれ生成される。この２値データは、例えば１画素あたり２ビットで構成されている。
生成された２値データは、ラインの先頭側の画素から２画素分（４ｂｉｔ）ずつ、ＣＭＹＫの４色分のデータがインターレース処理ユニット６２に送出される。
【００７６】
インターレース処理ユニット６２では、各色の２画素分のデータが、インターレースバッファ６９２に各色に対応させてそれぞれ２つずつ設けられた記憶領域に１画素ずつ振り分けられて記憶される。これは、プリンタ部３０にて１ラスタラインを書込キャリッジ３６の２回の走査により隣接するドットを異なる走査にて印刷するために、各走査に対応させたヘッド駆動データを生成するためである。このため、インターレースバッファ６９２には、例えばＣ、Ｍ、Ｙ、Ｋ毎に先の走査にて印刷するための奇数番目の画素データを記憶する奇数番ドット領域と、後の走査にて印刷するための偶数番目の画素データを記憶する偶数番ドット領域とが設けられており、色毎に奇数番目の画像データ、及び偶数番目の画素データが、図１３Ａに示すように順次記憶されていく。このとき、各色及び各走査のデータ、すなわち４色各２画素分の１６ビットのデータは、インターレース処理ユニット６２内のＳＲＡＭ６２１に一旦蓄えられ、６４ビット分のデータが蓄えられるとインターレースバッファ６９２にバースト転送される。ここで、図１３Ａに一升（例えば、Ｃ１、Ｃ３などを示し、以下セルという）で示した領域には、８画素分のデータが記憶されており、５セル分の領域に４０画素分のデータが記憶されている。すなわち、例えば、シアン２値データの奇数番ドット領域および偶数番領域の最下段データを交互に取り出して１列に並べると、原稿の主走査方向の１ラインにおけるシアン成分を印刷するためのデータが揃うことになる。
【００７７】
また、インターレース処理ユニット６２は、インターレースバッファ６９２に記憶されたデータの配列を変更しつつイメージバッファユニット６４にＣＭＹＫ各色の奇数番および偶数番ドット領域毎に送出する。この処理は、各色とも実行されるが、処理方法は各色同じなので、ここでは、シアン２値データの奇数番ドット領域を例に説明する。
【００７８】
インターレース処理ユニット６２は、シアン２値データの奇数番ドット領域に転送されたデータを、インターレース処理ユニット６２内のＳＲＡＭ６２１に取り込む。このとき、シアン２値データの奇数番ドット領域の最下段から左側（データの先頭側）４セル分のデータ（６４ビット）と、その上に位置するデータを３段おきに４セル分ずつ４段分取りして、４セル分ずつそれぞれローカルバス５１１を介してバースト転送する。転送されたデータは、インターレース処理ユニット６２内のＳＲＡＭ６２１に、例えば図１３Ｂに示すように、４セル４段のマトリックス状に１６セル分のデータが、ＳＲＡＭ６２１上に配置される。ここで、３段おきにデータを転送したのは、イメージバッファ６９３，６９４に記憶するデータは、書込キャリッジ３６の１回の走査において各ノズルからインクを吐出させるためのヘッド駆動データであるため、印刷ヘッド３８のノズル配列に対応するデータを取り出すためである。すなわち、本印刷動作におけるインターレース方式を、隣接するノズルにて印刷した２本のラスタライン間に３本のラスタラインを印刷するため、３段おきにデータを取り出してノズルの配列に対応させるためである。
【００７９】
次にＳＲＡＭ６２１から各段の最初のデータ、すなわち縦方向に配置された４セル分のデータ（６４ビット）が図３Ｃに示すようにインターレース処理ユニット６２のレジスタに一旦取り込まれ、レジスタのデータがＳＲＡＭ６２１の別領域に記憶される。この際、図１３Ｄに示すようにＳＲＡＭ６２１の元の領域から読み出された縦方向の４セル分の単位データが、別領域の横方向の４セルに配置される。すなわち、ＳＲＡＭ６２１に取り込まれたデータは、縦方向と横方向とが入れ替わるようにデータの配置が変換される。
【００８０】
配置が変換されたＳＲＡＭ６２１のデータは、イメージバッファユニット６４に転送される。イメージバッファユニット６４では、ＳＲＡＭ６２１のデータが横方向の４セル分ずつ読み出されローカルバス５１１を介してイメージバッファ６９３，６９４にバースト転送される。
【００８１】
図１４は、イメージバッファ６９３，６９４に転送されたデータを示すイメージ図である。図１４の横方向には、ノズル列の有するノズル数と同数のセルが配置され、縦方向には印刷する画像の、書込キャリッジ３６の走査方向における１走査分のデータが記憶される数のセルを有する領域が８つ割り付けられている。
【００８２】
すなわち、各々の領域は、書込キャリッジ３６の１回の走査において各ノズルを駆動するためのデータが記憶されるデータ容量を有し、横方向に並べられたセルが、ノズル列の各ノズルに対応している。ここで８つの領域は、ＣＭＹＫの各ノズルに対し、２つずつ領域が割り当てられ、それぞれ１回の走査にてヘッドを駆動するデータを記憶する第１領域６９３と、第２領域６９４となり、２つの領域には走査毎のデータが交互に記憶されていく。
【００８３】
イメージバッファ６９３，６９４では、バースト転送された４セル分のデータが、順次横方向のセルに記憶され、４セル分のデータが記憶されると、２段目のセルに記憶される。そして、１回の走査分のデータが記憶されると、最下段の５番目から８番目のセルにデータが記憶され、４セルずつデータが書き込まれて、ノズル数分のデータにより第１領域６９３または第２領域６９４の一方に書き込みが終了すると、他方の領域に次の走査に対応するデータを記憶する。
【００８４】
ＣＭＹＫ各色の第１または第２領域にデータが書き込まれてヘッド駆動データが生成されると、ＣＰＵ５４により、キャリッジモータ４０、ＰＦモータ４２等が制御されて、用紙が搬送され、書込キャリッジ３６が所定の位置に移動される。このとき、イメージバッファ６９３，６９４のＣＭＹＫ各色に対応した第１領域６９３の最下段に記憶されているヘッド駆動データが、アドレスが連続する横方向に配置されたセルのデータが順次読み出される。読み出されたデータはヘッドコントロールユニット６８の、各ノズルに対応させたメモリに送出され、このヘッド駆動データに基づいて、ＣＰＵ５４に制御されたヘッドコントロールユニット６８により印刷ヘッド３８が駆動される。
【００８５】
本実施形態においては、オーバーラップ方式により印刷する例について説明したが、１ラスタラインを１つのドットにて印刷するインターレース方式や、印刷用紙の先端側から１ラスタライン毎に順次印刷する方式、およびノズル列の長さ分だけ間欠的に用紙を搬送しつつ印刷する所謂バンド送り方式などいずれの方式の印刷方法であっても構わず、横方向に連続したデータを、縦方向に読み出すべくデータを効率よく並べ換えることが可能となる。
【００８６】
＝＝＝＝ＣＰＵＩＦユニットの構成＝＝＝
図１５は、ＣＰＵＩＦユニットの構成を示すブロック図である。
ＣＰＵＩＦユニット６６は、バースト転送する際の設定データ、例えばＣＰＵ５４によりスタートアドレス、転送バイト数などが書き込まれるレジスタブロック１０９と、ＡＳＩＣ用ＳＤＲＡＭ６９へのデータ転送、すなわち書き込みを実行する書込手段としての書込ブロック１００と、ＡＳＩＣ用ＳＤＲＡＭ６９からのデータ転送、すなわち読み出しを実行する読出手段としての読出ブロック１０３と、書込ブロック１００及び読出ブロック１０３を制御する制御部１０７と、ＣＰＵ５４とＡＳＩＣ用ＳＤＲＡＭ６９との間の転送時にアドレスを管理するアドレス管理部１０８とを有している。
【００８７】
書込ブロック１００は、ＣＰＵ５４から転送された１６ビットの単位データを記憶し第１記憶部としてのレジスタ１０１と、このレジスタ１０１に記憶されたデータを４つ分、すなわち６４ビットのデータを記憶可能な第２記憶部としてのＳＲＡＭ１０２とを備えている。ＳＲＡＭ１０２には、１６ビットの単位データを記憶する領域毎にアドレスが設定されている。ここで、ＣＰＵ５４が１度に扱うデータ単位は８ビットであり、制御ＡＳＩＣ５１が１度に扱うデータ単位は１６ビットであるため、レジスタ１０１は１６ビット分の記憶領域を有し、ＣＰＵ５４からはレジスタ１０１に対し８ビットのデータが２回転送される。このレジスタ１０１の１６ビットの単位データが、順次４回ＳＲＡＭ１０２に転送されることにより、ローカルバス５１１にてバースト転送するための６４ビットのデータが生成される。このとき、レジスタ１０１では単位データが、上位８ビットと下位８ビットとで個々に管理される。このため、制御部１０７には、前記書込要求指令信号とともに、上位８ビット、下位８ビットの記憶を許容するか否かを示す信号ｈｗｒ，ｌｗｒが送出され、この信号ｈｗｒ，ｌｗｒに従ってレジスタ１０１に記憶された後、順次ＳＲＡＭ１０２に送られることになる。すなわち、上位８ビット及び下位８ビットのいずれの記憶も許容する信号である場合には、１６ビットの単位データがＳＲＡＭ１０２に転送され、いずかの記憶を許容する信号の場合には、許容されたいずれかの８ビットのデータがＳＲＡＭ１０２に転送されることになる。
【００８８】
読出ブロック１０３は、ＡＳＩＣ用ＳＤＲＡＭ６９から転送された６４ビットのデータを記憶し第４記憶部としての２つのＳＲＡＭ１０４，１０５と、１６ビットのデータを記憶可能な第３記憶部としてのレジスタ１０６とを備えている。このＳＲＡＭ１０４，１０５とレジスタ１０６とにより、ＡＳＩＣ用ＳＤＲＡＭ６９からローカルバス５１１にてバースト転送された６４ビットのデータを、４回に分けてレジスタ１０６に転送し１６ビットの単位データに変換している。ＳＲＡＭ１０４，１０５も書込ブロック１００のＳＲＡＭ１０２と同様に１６ビット毎にアドレスが設定されている。ここで、２つのＳＲＡＭ１０４，１０５は、互いに並列に設けられており、ＡＳＩＣ用ＳＤＲＡＭ６９からローカルバス５１１にてバースト転送された６４ビットのデータがいずれかのＳＲＡＭ１０４，１０５に蓄えられる構成とし、データ転送の効率化を図っている。
【００８９】
制御部１０７は、ＣＰＵ５４から送出された指令信号に基づいて、ＡＳＩＣ用ＳＤＲＡＭ６９への指令信号及びＡＳＩＣ用ＳＤＲＡＭ６９への書き込みを抑止するための書込抑止信号を送出するとともに書込ブロック１００及び読出ブロック１０３を制御する。
【００９０】
アドレス管理部１０８は、ＣＰＵ５４からデータ及び指令信号とともに送出されたアドレス指定信号により指定されるアドレスを、制御ＡＳＩＣ５１に対応するアドレスに変換する。すなわち、ＣＰＵ５４からはＡＳＩＣ用ＳＤＲＡＭ６９の記憶領域が８ビット毎に指定され、制御ＡＳＩＣ５１からは１６ビット毎に指定されるため、ＣＰＵ５４から指定されたアドレスを制御ＡＳＩＣ５１に対応すべく変換する機能を有する。
【００９１】
また、アドレス管理部１０８は、ＡＳＩＣ用ＳＤＲＡＭ６９の記憶領域を、バースト転送するデータ単位（ここでは６４ビット）毎に管理している。このためＡＳＩＣ用ＳＤＲＡＭ６９に対するアドレスは、６４ビット毎に割り振られた領域の先頭アドレスにて指定される。ここで、ＣＰＵ５４から受信するアドレス指定信号は、上位ビットがＡＳＩＣ用ＳＤＲＡＭ６９の記憶領域を指定し、６４ビット毎に指定するための第１アドレスとしてのバースト用アドレスであり、下位３ビットが、バースト転送する各６４ビットのデータを４つの単位データ（ここでは１６ビット）として扱う際に、各単位データが６４ビットのどの領域に記憶されるデータかを示す第２アドレスとしての単位データアドレスとなる。すなわち、ＡＳＩＣ用ＳＤＲＡＭ６９に対するアドレス指定はバースト用アドレスにて行われ、バースト転送される６４ビットデータ内の各単位データのアドレス指定は単位データアドレスにて行われる。このため、バースト転送する際には、バースト用アドレスが用いられ、単位データを転送したい場合には、バースト用アドレスとデータアドレスとが用いられる。
【００９２】
＝＝＝＝ＣＰＵＩＦユニットの処理＝＝＝＝
ＣＰＵＩＦユニット６６によるデータ転送は、プリンタ機能時、ローカルコピー機能時、及び、ＳＰＣ複合装置１の起動時におけるＡＳＩＣ用ＳＤＲＡＭ６９のメモリチェック時に行われる。
【００９３】
・プリンタ機能時
プリンタ機能時では、制御ＡＳＩＣ５１のＵＳＢＩＦ５２に接続されたホストコンピュータ３から入力されるヘッド駆動データを、ＣＰＵ５４を介してＡＳＩＣ用ＳＤＲＡＭ６９のイメージバッファ６９３，６９４にバースト転送する際、および、イメージバッファ６９３，６９４のヘッド駆動データを、ＣＰＵ５４を介してヘッドコントロールユニット６８に転送する際にＣＰＵＩＦを経由する。
【００９４】
＜＜＜書込処理＞＞＞
図１６はプリンタ機能時おけるＣＰＵＩＦの書込処理を説明するための図である。
ＣＰＵ５４のメモリ空間の所定の領域（ここではＣＳ２とする）にアクセスすると、ＡＳＩＣ用ＳＤＲＡＭ６９のイメージバッファ６９３，６９４にアクセスするように設定されている。
ホストコンピュータ３からヘッド駆動データが入力され、ＣＰＵ５４がＣＰＵのメモリ空間に割り当てられた領域ＣＳ２の書込用レジスタにアクセスするとレジスタブロック１０９に、バースト転送するための設定データが書き込まれ（ＰＷ１）、制御部１０７にＣＰＵ５４から書込要求指令信号が送出される（ＰＷ２）。ここで、バースト転送するための設定データとは、例えば、書き込みを開始するイメージバッファ６９３の領域を示すアドレスとしてのスタートアドレス、および転送データ量などである。
【００９５】
制御部１０７が書込要求指令信号を受信すると（ＰＷ３）、レジスタブロック１０９からは、スタートアドレスがアドレス管理部１０８に、転送データ量が制御部１０７にそれぞれ送出され（ＰＷ４）、ＣＰＵ５４から８ビットのデータが２回続けて送出されレジスタ１０１に１６ビットの単位データが記憶される（ＰＷ５）。アドレス管理部１０８では、送出されたアドレスを、制御ＡＳＩＣ５１に対応すべくバースト用アドレスに変換する。
【００９６】
レジスタ１０１に１６ビットの単位データが蓄えられると、ＳＲＡＭ１０２に順次転送され（ＰＷ６）、４回転送されてＳＲＡＭ１０２に６４ビットのデータが蓄えられるとＳＤＲＡＭＩＦ１１０にバースト転送される（ＰＷ７）。このとき、アドレス管理部１０８からはバースト用アドレスがＳＤＲＡＭＩＦ１１０に送られる（ＰＷ８）。ＳＤＲＡＭＩＦ１１０では制御部１０７からの書込要求指令信号（ＰＷ９）に基づいて６４ビットのデータが、転送可能な１６ビットのデータに分割され、バースト用アドレスに基づいて、ＡＳＩＣ用ＳＤＲＡＭ６９のイメージバッファ６９３に順次転送される（ＰＷ１０）。
【００９７】
書込ブロック１００では、レジスタ１０１のデータがＳＲＡＭ１０２に転送される毎にＣＰＵ５４から次のデータが転送され、ＳＲＡＭ１０２に６４ビットのデータが蓄えられる毎にＳＤＲＡＭＩＦ１１０に転送される。このとき、アドレス管理部１０８では、バースト用アドレスを６４ビットずつ繰り上げて、次のデータを記憶すべきアドレスを生成し、対応する６４ビットのデータとともに、ＳＤＲＡＭＩＦ１１０に送られる。
【００９８】
制御ブロック１０７は、レジスタ１０１へ転送したデータ量が、レジスタブロック１０９から送出された転送データ量に達すると、データ転送を終了する。このとき、転送すべき最後のデータがＳＲＡＭ１０２上にて６４ビットに満たない場合には、ＳＲＡＭ１０２の記憶すべきデータのない領域に対し、ＣＰＵ５４から当該領域に記憶を許容しない信号が制御部１０７に送出される。
【００９９】
＜＜＜読出処理＞＞＞
図１７はプリンタ機能時におけるＣＰＵＩＦの読出処理を説明するための図である。
ホストコンピュータ３から入力されたヘッド駆動データが、イメージバッファ６９３に記憶された後、ＣＰＵ５４がＣＰＵのメモリ空間に割り当てられた領域ＣＳ２の読出用レジスタにアクセスするとレジスタブロック１０９に、バースト転送するための設定データが書き込まれ（ＰＲ１）、制御部１０７にＣＰＵ５４から読出要求指令信号が送出される（ＰＲ２）。このとき、レジスタブロック１０９にはスタートアドレスとして、イメージバッファ６９３の先頭アドレスが、転送データ量としてイメージバッファ６９３の総データ量が書き込まれる。
【０１００】
制御部１０７が読出要求指令信号を受信すると、レジスタブロック１０９からスタートアドレスがアドレス管理部１０８に送出され（ＰＲ３）、制御部１０７に総データ量が送出される（ＰＲ４）。アドレス管理部１０８では、送出されたアドレスを、制御ＡＳＩＣ５１に対応すべくバースト用アドレスに変換する。
【０１０１】
読出要求指令信号を受信した制御部１０７は、ＳＤＲＡＭＩＦ１１０に対し読み出しを開始する信号を送出する（ＰＲ５）。このとき、アドレス管理部１０８からはＳＤＲＡＭＩＦ１１０に対しバースト用アドレスが送出される（ＰＲ６）。
【０１０２】
ＳＤＲＡＭＩＦ１１０は、バースト用アドレスに基づいて、６４ビットのデータを、１６ビットずつ４回続けて読み出して（ＰＲ７）、読出ブロック１０３の２つのＳＲＡＭ１０４，１０５のいずれかにバースト転送する（ＰＲ８）。そして、例えば一方のＳＲＡＭ１０４に６４ビットのデータが記憶されると、ＳＤＲＡＭＩＦ１１０は他方のＳＲＡＭ１０５にデータをバースト転送する。このとき、ＳＲＡＭ１０４のデータは制御部１０７により、１６ビットずつに分割されてレジスタ１０６に転送される（ＰＲ９）。レジスタ１０６に転送されたデータはＣＰＵ５４を経由してヘッドコントロールユニット６８に送出される（ＰＲ１０）。そして、ＳＲＡＭ１０４のデータが、全てレジスタ１０６に転送されると、ＳＤＲＡＭＩＦ１１０は、ＳＲＡＭ１０４に再びデータをバースト転送し、制御部１０７はＳＲＡＭ１０５のデータを１６ビットずつに分割してレジスタ１０６に転送する。このように、ＳＤＲＡＭＩＦ１１０は２つのＳＲＡＭ１０４，１０５に交互にデータをバースト転送し、効率よくデータを転送する。
【０１０３】
制御ブロック１０７は、レジスタ１０１へ転送したデータ量が、レジスタブロック１０９から送出された転送データ量に達すると、イメージバッファ６９３のデータ転送を終了し、イメージバッファ６９４のデータの転送を開始する。このとき、イメージバッファ６９３のデータ転送が終了したことをＣＰＵ５４が認識すると、制御部１０７の制御によりＳＤＲＡＭＩＦ１１０のＮｕｌｌクリア機能にてイメージバッファ６９３のデータがクリアされる。データがクリアされたイメージバッファ６９３には、イメージバッファ６９４のデータに続くデータが上記の書込処理にて書き込まれる。このように、２つのイメージバッファ６９３，６９４に交互にヘッド駆動データの書き込み、読み出しが繰り返され、ヘッドコントロールユニット６８にＰＣから入力されたデータが全て転送される。
【０１０４】
・ローカルコピー機能時
ローカルコピー機能時には、前述したようにスキャナユニット１０から入力されたデータに基づいて、制御ＡＳＩＣ５１によりヘッド駆動データが生成され、制御ＡＳＩＣ５１からＡＳＩＣ用ＳＤＲＡＭ６９のイメージバッファ６９３，６９４に記憶される。このため、ローカルコピー機能時には、スキャナユニット１０から入力されたデータはＣＰＵＩＦユニット６６の書込ブロック１００をデータは経由しない。
【０１０５】
＜＜＜読出処理＞＞＞
図１８はローカルコピー機能時おけるＣＰＵＩＦの書込処理を説明するための図である。
ローカルコピー機能時においてイメージバッファ６９３，６９４からヘッド駆動データを読み出す際は、プリンタ機能時の読出処理とほぼ同様であるが、イメージバッファ６９３，６９４に対するデータのクリア処理方法と、そのタイミングが相違する。
【０１０６】
イメージバッファ６９３に記憶されたヘッド駆動データは、ＣＰＵ５４がＣＰＵのメモリ領域ＣＳ２の読出用レジスタにアクセスし、レジスタブロック１０９に、バースト転送するための設定データが書き込まれ（ＣＰ１）、制御部１０７にＣＰＵ５４から読出要求指令信号が送出される（ＣＲ２）。このとき、レジスタブロック１０９にはイメージバッファ６９３の先頭アドレスが、転送データ量としてイメージバッファ６９３の総データ量が書き込まれる。
【０１０７】
制御部１０７が読出要求指令信号を受信すると（ＣＲ３）、レジスタブロック１０９からスタートアドレスがアドレス管理部１０８に送出され、アドレス管理部１０８にてバースト用アドレスに変換される（ＣＲ４）。
【０１０８】
読出要求指令信号を受信した制御部１０７は、ＳＤＲＡＭＩＦ１１０に対し読み出しを開始する信号を送出し（ＣＲ５）、アドレス管理部１０８からはＳＤＲＡＭＩＦ１１０に対しバースト用アドレスが送出される（ＣＲ６）。
【０１０９】
ＳＤＲＡＭＩＦ１１０は、バースト用アドレスに基づいて、６４ビットのデータを１６ビットずつ４回続けて読み出して（ＣＲ７）、読出ブロック１０３のＳＲＡＭ１０４にバースト転送する（ＣＲ８）。このとき、ＳＲＡＭ１０４のデータは制御部１０７により、１６ビットずつに分割されてレジスタ１０６に転送される（ＣＲ９）。レジスタ１０６に転送されたデータはＣＰＵ５４を経由してヘッドコントロールユニット６８に送出される（ＣＲ１０）。ここまでの読出処理は、プリンタ機能時と同様である。
【０１１０】
ＳＲＡＭ１０４のデータが、全てレジスタ１０６に転送されると（ＣＲ９）、ＳＲＡＭ１０４から書込ブロック１００のＳＲＡＭ１０２のデータをイメージバッファ６９３に書き込むための指令信号が送出される（ＣＲ１１）。このとき、ＳＲＡＭ１０２には、Ｎｕｌｌデータ、すなわち全てのビットを「０」としたデータが記憶されており、書込ブロック１００は前記指令信号を受信して、イメージバッファ６９３の転送が終了した領域に、Ｎｕｌｌデータを書き込む（ＣＲ１２）。すなわち、ＳＲＡＭ１０４のデータがレジスタ１０６に転送された直後に、このデータが記憶されていたイメージバッファ６９３の領域にＮｕｌｌデータが書き込まれることになる。このため、イメージバッファ６９３の最後のデータがレジスタ１０６に転送された直後にイメージバッファ６９３の全ての領域がクリアされることになる。よって、イメージバッファ６９３の全てデータが転送されるとほぼ同時に新たなヘッド駆動データをイメージバッファに６９３に転送することが可能となりデータ転送時間を短縮することが可能となる。特に、イメージバッファ６９３のデータはヘッド駆動データなので、印刷ヘッド３８の動作に応じて、データが転送されることになる。このため、印刷ヘッド３８の動作時間がデータ転送時間より長い場合には、データを転送できず、データ転送を停止する時間が発生する。すなわち、Ｎｕｌｌデータを書き込むことにより、データ転送を停止している時間にイメージバッファ６９３のデータをクリアすることができるため、プリンタ機能時のようにイメージバッファのデータを全て転送した後にＳＤＲＡＭＩＦ１１０のＮｕｌｌクリア機能にてデータをクリアする場合よりデータ転送時間を短縮することが可能となる。
【０１１１】
一方、ＳＤＲＡＭＩＦ１１０は、データ転送を終了したＳＲＡＭ１０４に対し再びデータのバースト転送を開始し、制御部１０７はＳＲＡＭ１０５のデータをレジスタ１０６に転送する。このように、ＳＤＲＡＭＩＦ１１０は２つのＳＲＡＭ１０４，１０５に交互にデータをバースト転送する。
【０１１２】
制御ブロック１０７は、レジスタ１０１へ転送したデータ量が、レジスタブロック１０９から送出された転送データ量に達すると、イメージバッファ６９３のデータ転送を終了し、イメージバッファ６９４のデータの転送を開始する。このとき、イメージバッファ６９３のデータ転送が終了すると、最後に転送したデータが記憶されていた領域に、書込ブロック１００のＳＲＡＭ１０２のＮｕｌｌデータを書き込むことによりデータをクリアした後に、イメージバッファ６９３に新たなヘッド駆動データを転送する。
【０１１３】
・ＳＰＣ複合装置の起動時（ＳＤＲＡＭのメモリチェック時）
ＳＰＣ複合装置の起動には、ＣＰＵ５４からＡＳＩＣ用ＳＤＲＡＭ６９の所定の領域（１６ビット分）に、書込ブロック１００にて１６ビットの単位データを書き込み、同単位データを読出ブロック１０３にて読み出し、書き込んだ単位データと、読み出された単位データとを比較してＡＳＩＣ用ＳＤＲＡＭ６９のメモリチェックを実行する。このとき、複数のデータ領域に対してメモリチェックを実行するように設定されているが、ここでは一つの領域について実行する例にて説明する。
【０１１４】
＜＜＜書込処理＞＞＞
図１９はＳＰＣ複合装置の起動時おけるＣＰＵＩＦの書込処理を説明するための図である。
ＣＰＵ５４のメモリ空間の所定の領域（ここではＣＳ４とする）にアクセスすると、ＡＳＩＣ用ＳＤＲＡＭ６９にアクセスするように設定されている。
【０１１５】
ＳＰＣ複合装置１の電源が投入されると、ＣＰＵ５４がＣＰＵのメモリ空間に割り当てられた領域ＣＳ４のレジスタにアクセスし、レジスタブロック１０９に、バースト転送するための設定データが書き込まれ（ＳＷ１）、制御部１０７にＣＰＵ５４から書込要求指令信号が送出される（ＳＷ２）。このとき、バースト転送するためのスタートアドレスとして、ＡＳＩＣ用ＳＤＲＡＭ６９の設定された動作確認すべき領域を示すアドレスと、転送データ量として６４ビットが書き込まれる。ここで、動作確認すべき領域のアドレスは、上位ビットがＡＳＩＣ用ＳＤＲＡＭ６９に６４ビット毎に割り付けられた領域の先頭アドレスを示し、下位３ビットは６４ビットの領域中を４分割した各領域のいずれかを示す単位データアドレスを示している。例えば、６４ビット毎に割り付けられたＡＳＩＣ用ＳＤＲＡＭ６９の各領域は、４つの１６ビット毎の領域に分割されて、それぞれ３ビットで示される単位データアドレス（例えば、領域の先頭側から「０００」「０１０」「１００」「１０１」）を有している。この単データアドレスは、ＳＲＡＭ１０２、およびＳＲＡＭ１０４と対応付けられている。
【０１１６】
制御部１０７が書込要求指令信号を受信すると、レジスタブロック１０９からは、スタートアドレスがアドレス管理部１０８に（ＳＷ３）、転送データ量が制御部１０７にそれぞれ送出され（ＳＷ４）、ＣＰＵ５４から８ビットのデータが２回続けて送出されレジスタ１０１に１６ビットの単位データ、例えば「ＦＦＦＦ」が書き込まれる（ＳＷ５）。アドレス管理部１０８では、送出されたアドレスを、制御ＡＳＩＣ５１に対応すべくバースト用アドレスに変換するとともに、下位３ビットを制御部１０７に送出する（ＳＷ６）。
【０１１７】
レジスタ１０１に記憶された１６ビットのデータは、制御部１０７により前記下位３ビットの単位データアドレスに示された領域に対応付けられたＳＲＡＭ１０２の領域に転送される。例えば、単位データアドレスが「１００」であった場合には、ＳＲＡＭ１０２の先頭側から３番目の１６ビットの領域に「ＦＦＦＦ」が書き込まれる（ＳＷ７）。このとき、「０００」「０１０」「１０１」の３つの領域には、ＣＰＵ５４からの信号により制御部１０７から、上位８ビット及び下位８ビットのいずれにもデータの記憶を許容しない信号が送出され（ＳＷ８）、いずれの領域にもデータは記憶されない。すなわち、ＳＲＡＭ１０２には、先頭側から３番目の領域にのみ「ＦＦＦＦ」のデータが記憶される。ＳＲＡＭ１０２のデータはＳＤＲＡＭＩＦ１１０にバースト転送される（ＳＷ９）。このとき、アドレス管理部１０８からはバースト用アドレスがＳＤＲＡＭＩＦ１１０に送られる（ＳＷ１０）。ＳＤＲＡＭＩＦ１１０では６４ビットのデータが、転送可能な１６ビットのデータに分割され、バースト用アドレスに基づいて、ＡＳＩＣ用ＳＤＲＡＭ６９に順次転送される（ＳＷ１２）。このときも、制御部１０７から書込抑止信号がＳＤＲＡＭＩＦ１１０に送出され（ＳＷ１１）、この書込抑止信号に基づいて所定の領域は書き込みが抑止され、バースト用アドレスにより指定された領域内の先頭側から３番目の領域にデータとして「ＦＦＦＦ」が書き込まれる。
【０１１８】
＜＜＜読出処理＞＞＞
図２０はＳＰＣ複合装置の起動時おけるＣＰＵＩＦの読出処理を説明するための図である。
上記書込処理により、指定された領域に「ＦＦＦＦ」が書き込まれると、ＣＰＵ５４から制御部１０７に読出要求指令信号が送出され（ＳＲ１）、ＡＳＩＣ用ＳＤＲＡＭ６９の読み出す領域を示すアドレスがアドレス管理部１０８に送出される（ＳＲ２）。ここでＡＳＩＣ用ＳＤＲＡＭ６９の読み出す領域を示すアドレスとは、前記書込処理により書き込んだＡＳＩＣ用ＳＤＲＡＭ６９のアドレスである。
【０１１９】
アドレス管理部１０８は、受信したアドレスのバースト用アドレスを、ＳＤＲＡＭＩＦ１１０に送出すると共に（ＳＲ３）、単位データアドレスを制御部１０７に送出する（ＳＲ４）。ＳＤＲＡＭＩＦ１１０は、バースト用アドレスに基づいて、６４ビットのデータを、１６ビットずつ４回に分けてＳＤＲＡＭＩＦ１１０にバースト転送し（ＳＲ５）、６４ビットのデータをＳＲＡＭ１０４にバースト転送する（ＳＲ６）。このとき、ＡＳＩＣ用ＳＤＲＡＭ６９が正常に動作していれば、ＳＲＡＭ１０４には先頭側から３番目の領域に「ＦＦＦＦ」が記憶される。
【０１２０】
６４ビットのデータがＳＲＡＭ１０４に記憶されると、制御部１０７により、単位データアドレスに基づいて、ＳＲＡＭ１０４の先頭側から３番目の領域のデータがレジスタ１０６に転送され（ＳＲ７）、レジスタ１０６のデータ、すなわち「ＦＦＦＦ」が、ＣＰＵ５４により指定されたメモリに記憶される（ＳＲ８）。
【０１２１】
そして、書込処理により、書き込んだデータ「ＦＦＦＦ」と、読出処理によりＣＰＵ５４により指定されたメモリに記憶されたデータ「ＦＦＦＦ」とが比較され、一致するためＡＳＩＣ用ＳＤＲＡＭ６９が正常の機能していることが確認される。
【０１２２】
したがって、大量のデータを高速にて転送すべくバースト転送する構成としつつも、単位データをＡＳＩＣ用ＳＤＲＡＭ６９の所定の一領域に対し、書き込み及び読み出しが可能である。すなわち、１つのアドレス設定にて複数の連続する領域から複数のデータを転送する所謂バースト転送するためのデータ転送手段と、単位データを所定の一領域に対して転送するデータ転送手段とを、それぞれ備えることなく、バースト転送するためのデータ転送手段のみにて単位データをＣＰＵ５４とＡＳＩＣ用ＳＤＲＡＭ６９の所定の領域との間にて転送することが可能である。
【０１２３】
＝＝＝その他の実施の形態＝＝＝
以上、一実施の形態に基づき本発明に係る記憶装置等を説明してきたが、上記した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることはもちろんである。
【０１２４】
また、媒体として印刷用紙を例にとって説明したが、媒体として、フィルム、布、金属薄板等を用いてもよい。
また、上記実施形態においては、記憶装置の一例として印刷装置について説明したが、これに限定されるものではない。例えば、カラーフィルタ製造装置、染色装置、微細加工装置、半導体製造装置、表面加工装置、三次元造形機、液体気化装置、有機ＥＬ製造装置（特に高分子ＥＬ製造装置）、ディスプレイ製造装置、成膜装置、ＤＮＡチップ製造装置などに、本実施形態と同様の技術を適用しても良い。このような分野に本技術を適用しても、液体を媒体に向かって吐出することができるという特徴があるので、前述した効果を維持することができる。
また、上記実施形態においては、印刷装置の一例としてカラーインクジェットプリンタについて説明したが、これに限定されるものではなく、例えば、モノクロインクジェットプリンタについても適用可能である。
また、上記実施の形態においては、液体の一例としてインクについて説明したが、これに限定されるものではない。例えば、金属材料、有機材料（特に高分子材料）、磁性材料、導電性材料、配線材料、成膜材料、加工液、遺伝子溶液などを含む液体（水も含む）をノズルから吐出してもよい。
【０１２５】
＜＜＜コンピュータシステム等の構成＞＞＞
次に、本発明に係る実施形態の一例であるコンピュータシステムの実施形態について、図面を参照しながら説明する。
図１５は、コンピュータシステムの外観構成を示した説明図である。コンピュータシステム１０００は、コンピュータ本体１１０２と、表示装置１１０４と、ＳＰＣ複合装置１１０６と、入力操作手段１１０８と、データ読取装置１１１０とを備えている。コンピュータ本体１１０２は、本実施形態ではミニタワー型の筐体に収納されているが、これに限られるものではない。表示装置１１０４は、ＣＲＴ（Ｃａｔｈｏｄｅ　Ｒａｙ　Ｔｕｂｅ：陰極線管）やプラズマディスプレイや液晶表示装置等が用いられるのが一般的であるが、これに限られるものではない。ＳＰＣ複合装置１１０６は、上記に説明されたＳＰＣ複合装置が用いられている。入力操作手段１１０８は、本実施形態ではキーボード１１０８Ａとマウス１１０８Ｂが用いられているが、これに限られるものではない。データ読取装置１１１０は、本実施形態ではフレキシブルディスクドライブ装置１１１０ＡとＣＤ−ＲＯＭドライブ装置１１１０Ｂが用いられているが、これに限られるものではなく、例えばＭＯ（Ｍａｇｎｅｔｏ　Ｏｐｔｉｃａｌ）ディスクドライブ装置やＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｋ）等の他のものであっても良い。
【０１２６】
図１６は、図１５に示したコンピュータシステムの構成を示すブロック図である。コンピュータ本体１１０２が収納された筐体内にＲＡＭ等の内部メモリ１２０２と、ハードディスクドライブユニット１２０４等の外部メモリがさらに設けられている。
【０１２７】
なお、以上の説明においては、ＳＰＣ複合装置１１０６が、コンピュータ本体１１０２、表示装置１１０４、入力操作手段１１０８、及び、データ読取装置１１１０と接続されてコンピュータシステムを構成した例について説明したが、これに限られるものではない。例えば、コンピュータシステムが、コンピュータ本体１１０２とＳＰＣ複合装置１１０６から構成されても良く、コンピュータシステムが表示装置１１０４、入力操作手段１１０８及びデータ読取装置１１１０のいずれかを備えていなくても良い。
【０１２８】
また、例えば、ＳＰＣ複合装置１１０６が、コンピュータ本体１１０２、表示装置１１０４、入力操作手段１１０８、及び、データ読取装置１１１０のそれぞれの機能又は機構の一部を持っていても良い。一例として、ＳＰＣ複合装置１１０６が、画像処理を行う画像処理部、各種の表示を行う表示部、及び、デジタルカメラ等により撮影された画像データを記録した記録メディアを着脱するための記録メディア着脱部等を有する構成としても良い。
【０１２９】
このようにして実現されたコンピュータシステムは、システム全体として従来システムよりも優れたシステムとなる。
【０１３０】
【発明の効果】
本発明によれば、高速なデータ転送を可能としつつ、単位データの転送をも可能とする記録装置、この記録装置を有するコンピュータシステム、及び、この記録装置を用いて記録する記録方法を実現することが可能となる。
【図面の簡単な説明】
【図１】本実施形態に係るＳＰＣ複合装置の外観斜視図である。
【図２】本実施形態に係るＳＰＣ複合装置の原稿台カバーを開いた状態を示す斜視図である。
【図３】本実施形態に係るＳＰＣ複合装置の内部構成を示す斜視図である。
【図４】本実施形態に係るＳＰＣ複合装置のスキャナユニットを持ち上げた状態を示す斜視図である。
【図５】本実施形態に係るＳＰＣ複合装置の操作パネル部の一例を示す図である。
【図６】印刷ヘッド周辺の配置を示した説明図である。
【図７】印刷用紙搬送機構の駆動部を説明するための説明図である。
【図８】印刷ヘッドの下面におけるノズルの配列を示す説明図である。
【図９】ヘッドコントロールユニットに設けられた駆動信号発生部の構成を示す説明図である。
【図１０】ＳＰＣ複合装置の電気構成の一例を示すブロック図である。
【図１１】原稿を読み取り単位の画素イメージで示した図である。
【図１２】ラインバッファ内のデータのイメージを示した図である。
【図１３】図１３Ａはインターレースバッファ内のデータイメージを示す図、図１３Ｂはインターレース処理ユニットのＳＲＭにマッピングしたデータのイメージを示す図、図１３Ｃはレジスタのデータのイメージを示す図、図１３ＤはＳＲＡＭに並び替えたデータのイメージを示す図である。
【図１４】イメージバッファ内のデータのイメージを示した図である。
【図１５】ＣＰＵＩＦの内部構成を示すブロック図である。
【図１６】プリンタ機能時におけるＣＰＵＩＦの書込処理を説明するための図である。
【図１７】プリンタ機能時におけるＣＰＵＩＦの読出処理を説明するための図である。
【図１８】ローカルコピー機能時におけるＣＰＵＩＦの書込処理を説明するための図である。
【図１９】ＳＰＣ複合装置の起動時におけるＣＰＵＩＦの書込処理を説明するための図である。
【図２０】ＳＰＣ複合装置の起動時におけるＣＰＵＩＦの読出処理を説明するための図である。
【図２１】コンピュータシステムの外観構成を示した説明図である。
【図２２】図２１に示したコンピュータシステムの構成を示すブロック図である。
【符号の説明】
１　ＳＰＣ複合装置（記録装置）、３　ホストコンピュータ、５　原稿、
７　用紙、１０　スキャナユニット、１２　原稿台ガラス、
１４　原稿台カバー、１６　読取キャリッジ、１８　駆動手段、
１８１　タイミングベルト、１８２　プーリ、１８３　パルスモータ、
１８４　アイドラプーリ、２０　規制ガイド、２２　露光ランプ、
２４　レンズ、２６　ミラー、２８　ＣＣＤセンサ、２９　ガイド受け部、
３０　プリンタ部、３０１　開口、３１　タイミングベルト、３２用紙供給部、３２１　給紙トレー、３３　ノズル列、３４　排紙部、３４１　排紙トレー、
３５　プラテン、３５１　案内面、３６　書込キャリッジ、３７　搬送ローラ、３７１　従動ローラ、３８　印刷ヘッド、３８１　印刷ヘッドの下面、
３９　排紙ローラ、３９１　従動ローラ、４０　キャリッジモータ、
４１　ヒンジ機構、４２　紙送りモータ、４３　給電ケーブル、４４　摺動軸、４５　用紙検出センサ、４５１　レバー、４５２　透過型光センサ、
４５３　作用部、４５４　遮光部、４６　リニア式エンコーダ、
４６１　リニア式エンコーダ用符号板、４７　ロータリ式エンコーダ、
４８　プーリ、４９　タイミングベルト、５０　制御回路、５０１　ＣＰＵバス、
５１　制御ＡＳＩＣ、５１１　ローカルバス、５２　ＵＳＢインターフェイス、５４　ＣＰＵ、５６　ＳＤＲＡＭ、５７，５７１，５７２イメージバッファ、
５８　スキャナコントロールユニット、６０　二値化処理ユニット、
６２　インターレース処理ユニット、　６４　イメージバッファユニット、
６６　ＣＰＵインターフェイスユニット、６８　ヘッドコントロールユニット、６９　ＡＳＩＣ用ＳＤＲＡＭ、　６９１　ラインバッファ、
６９２　インターレースバッファ、６９３，６９４　イメージバッファ、
６９５　ＬＵＴ、７０　操作パネル、７２　液晶ディスプレイ、
７４　報知ランプ、７６　電源ボタン、７８　スキャンスタートボタン、
８０　設定表示ボタン、８２　クリアボタン、８４　カラーコピーボタン、
８６　モノクロコピーボタン、８８　ストップボタン、
９０　コピー枚数設定ボタン、９０１　「＋」ボタン、
９０２　「−」ボタン、　１００　書込ブロック、
１０１　レジスタ（第１記憶部）、１０２　ＳＲＡＭ（第２記憶部）、
１０３　読出ブロック、　１０４，１０５　ＳＲＡＭ（第４記憶部）、
１０６　レジスタ（第３記憶部）、１０７　制御部、１０８　アドレス管理部、１０９　レジスタブロック、１１０　ＳＤＲＡＭＩＦ、２０４　マスク回路、
２０６　原信号発生部、２３０　駆動信号補正部、
１０００　コンピュータシステム、１００２　コンピュータ本体、
１１０４　表示装置、１１０６　ＳＰＣ複合装置、１１０８　入力装置、
１１０８Ａ　キーボード、１１０８Ｂ　マウス、１１１０　読取装置、
１１１０Ａ　フレキシブルディスクドライブ装置、
１１１０Ｂ　ＣＤ−ＲＯＭドライブ装置、
１２０２　内部メモリ、１２０４　ハードディスクドライブユニット
【図１】
2004127032.tif 000003
【図２】
2004127032.tif 000004
【図３】
2004127032.tif 000005
【図４】
2004127032.tif 000006
【図５】
2004127032.tif 000007
【図６】
2004127032.tif 000008
【図７】
2004127032.tif 000009
【図８】
2004127032.tif 000010
【図９】
2004127032.tif 000011
【図１０】
2004127032.tif 000012
【図１１】
2004127032.tif 000013
【図１２】
2004127032.tif 000014
【図１３】
2004127032.tif 000015
【図１４】
2004127032.tif 000016
【図１５】
2004127032.tif 000017
【図１６】
2004127032.tif 000018
【図１７】
2004127032.tif 000019
【図１８】
2004127032.tif 000020
【図１９】
2004127032.tif 000021
【図２０】
2004127032.tif 000022
【図２１】
2004127032.tif 000023
【図２２】
2004127032.tif 000024