(57)【要約】【課題】メタル配線層のエッチング工程における電荷チャージに起因するゲート絶縁膜の劣化、及び、それに起因するリーク電流の発生を防止する。【解決手段】半導体基板１と、半導体基板上にゲート絶縁膜１３、２３を介して形成された複数のゲート電極１４、２４と、各々のゲート電極の両側の半導体基板内に形成されたトランジスタ用不純物拡散領域１１、１２、２１、２２と、半導体基板内に形成された第１の型のウエル２０と、ウエルの所定の領域上に絶縁膜を介して形成された保護用電極３２と、ウエル内に形成された、第１の型と異なる第２の型の保護用不純物拡散領域３１と、半導体基板上に層間絶縁膜４を介して形成され、複数のゲート電極の内の少なくとも１つと保護用不純物拡散領域とに電気的に接続された配線を含む少なくとも１層の配線層５とを具備する。【選択図】  図２
2004235451.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上にゲート絶縁膜を介して形成された複数のゲート電極と、
各々のゲート電極の両側の前記半導体基板内に形成されたトランジスタ用不純物拡散領域と、
前記半導体基板内に形成された第１の型のウエルと、
前記ウエルの所定の領域上に絶縁膜を介して形成された保護用電極と、
前記ウエル内に形成された、前記第１の型と異なる第２の型の保護用不純物拡散領域と、
前記複数のゲート電極及び前記保護用電極が少なくとも形成された前記半導体基板上に、層間絶縁膜を介して形成された少なくとも１層の配線層であって、前記複数のゲート電極の内の少なくとも１つと前記保護用不純物拡散領域とに電気的に接続された配線を含む、前記少なくとも１層の配線層と、
を具備する半導体装置。
【請求項２】
前記保護用電極が、前記ウエルが形成されている領域の周辺部の上に絶縁膜を介して形成されている、請求項１記載の半導体装置。
【請求項３】
前記保護用不純物拡散領域が、前記保護用電極によって囲まれた領域における前記ウエル内に形成されている、請求項２記載の半導体装置。
【請求項４】
前記ウエル及び前記保護用電極が、低電位側の電源電位が供給される端子に電気的に接続されている、請求項１〜３のいずれか１項記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に半導体集積回路に関し、特に、メタル配線層のエッチング工程における電荷のチャージ（アンテナ効果）によるゲート絶縁膜の劣化、及び、それに起因するリーク電流の発生を防止した半導体集積回路に関する。
【０００２】
【従来の技術】
ＩＣやＬＳＩ等の半導体装置においては、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する複数のＭＯＳトランジスタが、層間絶縁膜を介して積層された何層かのメタル配線によって接続されている。近年においては、トランジスタの微細化に伴ってゲート絶縁膜の膜厚が減少してきており、メタル配線層のエッチング工程において、長い配線に電荷がチャージされることによるゲート絶縁膜の劣化が問題となっている。このように長い配線に電荷が蓄積される現象は、アンテナ効果と呼ばれている。
【０００３】
アンテナ効果により、ゲート電極に蓄積される電荷量が大きくなると、ゲート絶縁膜の絶縁が破壊され、ゲート絶縁膜の劣化が生じてリーク電流の発生要因になってしまう。しかも、現在の自動配置・配線によるレイアウト設計手法においては、プロセスチャージに対する配線長を制御することは困難である。
【０００４】
アンテナ効果によるゲート絶縁膜の劣化を防止するため、特許文献１には、ゲート電極に中継ピンを接続することにより最上層の配線パターンを用いてゲート電極の配線を行い、配線パターンを形成するときには必ず配線パターンが不純物形成領域等に電気的に接続されるようにして、メタル配線層のエッチング工程における電荷チャージをゲート電極以外の領域に逃がしてゲート絶縁膜の劣化を防止した半導体装置が開示されている。
【０００５】
メタル配線層のエッチング工程における電荷チャージは、接地電位に接続されることが多い低電位側の電源電位ＶＳＳ用の端子に逃がすのが一般的である。図３は、このような従来の半導体装置の構造を示す平面図であり、図４は、図３のＢ−Ｂ’における断面図である。なお、図３においては、ポリシリコン層までを示している。図３及び図４に示すように、半導体基板１内に設けられたＰウエル２０内にＮ型の不純物拡散領域３１を形成して、Ｐウエル２０をアノード、Ｎ型不純物拡散領域３１をカソードとする保護用ダイオード（ＰＮ接合）を構成し、ポリシリコン層のゲート電極１４及び２４とＮ型の不純物拡散領域３１とをメタル配線５で接続する。Ｐウエル２０を電源電位ＶＳＳ端子に接続することにより、ゲート電極１４及び２４に蓄積された負の電荷を電源電位ＶＳＳ端子に逃がすことができる。また、ゲート電極１４及び２４に蓄積された正の電荷は、保護用ダイオードの逆方向リーク電流により、電源電位ＶＳＳ端子に逃がすことができる。
【０００６】
【特許文献１】
特開２００１−３５８１４３号公報（第１頁、図１）
【０００７】
【発明が解決しようとする課題】
しかしながら、近年におけるトランジスタの微細化に伴って、半導体装置の加工温度が低温化しているため、保護用ダイオードにおけるリーク電流が減少し、メタル配線層のエッチング工程における電荷チャージを逃がすという目的が果たせなくなってきている。
【０００８】
そこで、上記の点に鑑み、本発明は、メタル配線層のエッチング工程における電荷チャージに起因するゲート絶縁膜の劣化、及び、それに起因するリーク電流の発生を防止できる構造を有する半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体装置は、半導体基板と、半導体基板上にゲート絶縁膜を介して形成された複数のゲート電極と、各々のゲート電極の両側の半導体基板内に形成されたトランジスタ用不純物拡散領域と、半導体基板内に形成された第１の型のウエルと、ウエルの所定の領域上に絶縁膜を介して形成された保護用電極と、ウエル内に形成された、第１の型と異なる第２の型の保護用不純物拡散領域と、複数のゲート電極及び保護用電極が少なくとも形成された半導体基板上に、層間絶縁膜を介して形成された少なくとも１層の配線層であって、複数のゲート電極の内の少なくとも１つと保護用不純物拡散領域とに電気的に接続された配線を含む少なくとも１層の配線層とを具備する。
【００１０】
ここで、保護用電極が、ウエルが形成されている領域の周辺部の上に絶縁膜を介して形成されるようにしても良いし、保護用不純物拡散領域が、保護用電極によって囲まれた領域におけるウエル内に形成されるようにしても良い。また、ウエル及び保護用電極が、低電位側の電源電位が供給される端子に電気的に接続されるようにしても良い。
【００１１】
上記の様に構成した本発明によれば、半導体基板内に形成された第１の型のウエルと該ウエル内に形成された第２の型の保護用不純物拡散領域とによって構成されるＰＮ接合のリーク電流を、ウエルの所定の領域上に絶縁膜を介して形成された保護用電極を用いて制御することにより、ＰＮ接合のリーク電流を大きくすることができる。これにより、メタル配線層のエッチング工程における電荷チャージを逃がして、ゲート絶縁膜の劣化、及び、それに起因するリーク電流の発生を防止することが可能である。
【００１２】
【発明の実施の形態】
以下、図面に基づいて、本発明の実施の形態について説明する。
図１は、本発明の一実施形態に係る半導体装置の構造を示す平面図であり、図２は、図１のＡ−Ａ’における断面図である。なお、図１においては、ポリシリコン層までを示している。
【００１３】
本実施形態においては、半導体基板１としてシリコン基板を用いている。半導体基板１には、選択酸化法（ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ：ＬＯＣＯＳ法）等により、シリコン酸化膜等の絶縁膜を含む素子分離領域２が形成されている。素子分離領域２によって分離された半導体基板１の領域には、Ｎウエル１０及びＰウエル２０が形成されている。
【００１４】
Ｎウエル１０上には、ゲート絶縁膜１３を介してゲート電極１４が形成され、Ｐウエル２０上には、ゲート絶縁膜２３を介してゲート電極２４が形成される。また、Ｐウエル２０の所定の領域上には、素子分離領域２の絶縁膜を介して保護用電極３２が形成される。ゲート絶縁膜１３及び２３は、シリコン酸化膜又はシリコン窒化膜により形成される。また、ゲート電極１４、２４、及び、保護用電極３２は、ポリシリコンに不純物を含有させて形成される。
【００１５】
次に、ゲート電極１４の両側のＮウエル１０内に、ソース／ドレインとなるＰ型不純物拡散領域１１、１２が形成され、これらによりＰチャネルＭＯＳトランジスタが構成される。また、ゲート電極２４の両側のＰウエル２０内に、ソース／ドレインとなるＮ型不純物拡散領域２１、２２が形成され、これらによりＮチャネルＭＯＳトランジスタが構成される。さらに、保護用電極３２によって囲まれた領域におけるＰウエル２０内に、保護用のＮ型不純物拡散領域３１を形成することにより、Ｐウエル２０をアノード、Ｎ型不純物拡散領域３１をカソードとする保護用ダイオード（ＰＮ接合）が構成される。
【００１６】
複数のトランジスタ及び保護用ダイオードが形成された半導体基板１上には、層間絶縁膜４が形成され、エッチングにより層間絶縁膜４の所定の部分に開口が設けられる。続いて、層間絶縁膜４上に配線層５が設けられ、エッチングにより所望の配線がパターン形成される。配線層５としては、アルミニウム等のメタルを用いている。配線層５における１つの配線が、層間絶縁膜４の開口を介して、複数のゲート電極の内の少なくとも１つ（図１及び図２においては、ゲート電極１４及び２４）と保護用のＮ型不純物拡散領域３１とに接続される。さらに、必要に応じて層間絶縁膜及び配線層が繰り返し設けられることにより、多層配線が実現される。
【００１７】
Ｎウエル１０は、高電位側の電源電位ＶＤＤが供給される端子に電気的に接続され、Ｐウエル２０は、低電位側の電源電位ＶＳＳが供給される端子に電気的に接続される。これにより、Ｐウエル２０をアノード、Ｎ型不純物拡散領域３１をカソードとする保護用ダイオードは、電源電位ＶＳＳ端子とゲート電極１４及び２４との間に接続されることになる。さらに、保護用電極３２が、電源電位ＶＳＳ端子に電気的に接続される。
【００１８】
上記の保護用ダイオード（ＰＮ接合）を、保護用のＮ型不純物拡散領域３１をドレインとし保護用電極３２をゲートとするＮチャネルＭＯＳトランジスタの一部であると考えると、保護用のＮ型不純物拡散領域３１からＰウエル２０に向けて流れるリーク電流（ゲートインデューストドレインリーケージ：ＧＩＤＬ）は、保護用電極３２の電位によって変化する。保護用電極３２を電源電位ＶＳＳ端子に電気的に接続する場合には、保護用電極３２が存在しない場合と比べて、ＰＮ接合の逆方向リーク電流が増加する。従って、配線層５のエッチング工程において、アンテナ効果によって配線パターンに電荷がチャージされたとしても、その電荷は、保護用ダイオードのリーク電流によって電源電位ＶＳＳ端子に逃れることができるので、ゲート絶縁膜１３、２３の絶縁破壊を防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の構造を示す平面図。
【図２】図１のＡ−Ａ’における断面図。
【図３】従来の半導体装置の構造を示す平面図。
【図４】図３のＢ−Ｂ’における断面図。
【符号の説明】
１  半導体基板、  ２  素子分離領域、  ３  絶縁膜、  ４  層間絶縁膜、  ５  配線層、  １０  Ｎウエル、  １１、１２  Ｐ型不純物拡散領域、  １３、２３  ゲート絶縁膜、  １４、２４  ゲート電極、  ２０  Ｐウエル、  ２１、２２  Ｎ型不純物拡散領域、  ３１  保護用のＮ型不純物拡散領域、  ３２  保護用電極
【図１】
2004235451.tif 000003
【図２】
2004235451.tif 000004
【図３】
2004235451.tif 000005
【図４】
2004235451.tif 000006