(57)【要約】【課題】データ書込に要する作業時間の短縮をはかりつつ、ＲＯＭにデータを確実に書込むことができるＲＯＭライタを提供する。【解決手段】ソケット６へのＲＯＭ１２の装着を検知する複数のセンサ７をそれぞれのソケット６に設ける。メモリ４は、各センサ７がＲＯＭ１２の装着を検知したことに基づいて、ＲＯＭ１２が装着された順序を記憶する。制御部３は、センサ７がソケット６へのＲＯＭ１２の装着を検知したときに、この装着の１つ前に装着されたＲＯＭ１２をメモリ４を参照して判別し、判別したＲＯＭ１２に対して、マスタＲＯＭ１１から読み出したデータの書込みを開始する。【選択図】　　図２
2004102438.tif 000002
【特許請求の範囲】
【請求項１】
マスタＲＯＭに記憶したデータを複数のＲＯＭに書込むＲＯＭライタにおいて、
ＲＯＭが装着される複数のソケットと、
前記複数のソケットのそれぞれに設けられＲＯＭが装着されたことを検知する複数のセンサと、
前記各センサがＲＯＭの装着を検知したことに基づいてＲＯＭが装着された順序を記憶するメモリと、
前記センサがソケットへのＲＯＭの装着を検知したときに、この装着の１つ前に装着されたＲＯＭを前記メモリを参照して判別し、判別したＲＯＭに対して、前記マスタＲＯＭから読み出したデータの書込みを開始する制御部と、
前記ソケットに最後に装着されたＲＯＭに対して、前記制御部により前記データの書込みを開始するために操作される最終書込スイッチと、を備えたことを特徴とするＲＯＭライタ。
【請求項２】
ホスト装置に記憶したデータを複数のＲＯＭに書込むＲＯＭライタにおいて、
前記ホスト装置とデータの送受信を行う通信部と、
ＲＯＭが装着される複数のソケットと、
前記複数のソケットのそれぞれに設けられＲＯＭが装着されたことを検知する複数のセンサと、
前記各センサがＲＯＭの装着を検知したことに基づいてＲＯＭが装着された順序を記憶するメモリと、
前記センサがソケットへのＲＯＭの装着を検知したときに、この装着の１つ前に装着されたＲＯＭを前記メモリを参照して判別し、判別したＲＯＭに対して、前記ホスト装置から前記通信部が受信したデータの書込みを開始し、書込んだデータをＲＯＭから読み出して前記通信部から前記ホスト装置へ送信する制御部と、
前記ソケットに最後に装着されたＲＯＭに対して、前記制御部により前記データの書込みを開始し、書込んだデータをＲＯＭから読み出して前記通信部から前記ホスト装置へ送信するために操作される最終書込スイッチと、を備えたことを特徴とするＲＯＭライタ。
【請求項３】
データ供給元から供給されるデータを複数のＲＯＭに書込むＲＯＭライタにおいて、
ＲＯＭが接続される複数の接続手段と、
前記複数の接続手段のそれぞれに設けられＲＯＭが接続されたことを検知する複数の検知手段と、
前記各検知手段がＲＯＭの接続を検知したことに基づいてＲＯＭが接続された順序を記憶する記憶手段と、
前記検知手段が接続手段へのＲＯＭの接続を検知したときに、この接続の１つ前に接続されたＲＯＭを前記記憶手段を参照して判別し、判別したＲＯＭに対して、前記データ供給元から供給されるデータの書込みを開始する制御手段と、を備えたことを特徴とするＲＯＭライタ。
【請求項４】
請求項３に記載のＲＯＭライタにおいて、
前記接続手段に最後に接続されたＲＯＭに対して、前記データの書込みを開始するために操作される最終書込手段を備え、
前記制御手段は、前記最終書込手段が操作されたときに、この操作の直前に装着されたＲＯＭを前記記憶手段を参照して判別し、判別したＲＯＭに対して、前記データの書込みを開始することを特徴とするＲＯＭライタ。
【請求項５】
請求項４に記載のＲＯＭライタにおいて、
前記最終書込手段を、前記複数の検知手段のうち、最後にＲＯＭが接続された接続手段以外の接続手段に設けられた検知手段で兼用したことを特徴とするＲＯＭライタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のＲＯＭにデータを書込むＲＯＭライタに関するものである。
【０００２】
【従来の技術】
複数のＲＯＭにデータを書込むＲＯＭライタにおいては、複数のＲＯＭが実装される基板と、この基板と複数のＲＯＭとを接続する複数のソケットと、ＲＯＭに書込むデータを記憶するメモリと、メモリからデータを読み出してＲＯＭに書込む制御部とが設けられている。従来、このようなＲＯＭライタによりＲＯＭにデータを書込む場合は、特開平１１−２５０６８４号公報のように、全てのＲＯＭを基板に実装した後、制御部によってメモリから読み出したデータを複数のＲＯＭに同時に書込んでいる。しかし、このようなＲＯＭライタでは、複数のＲＯＭをソケットに装着している間はデータの書込みが行えず、書込作業に非常に時間がかかるという問題がある。
【０００３】
そこで、特開平３−２３５９７号公報と、特開平６−３０９８８２号公報とにおいて、複数のＲＯＭにデータを書込む場合に、ソケットにＲＯＭを装着する間にデータの書込みが行えない書込停止時間を生ずることなく、書込作業にかかる時間を短縮したＲＯＭライタが提案されている。このようなＲＯＭライタの具体的なデータの書込みタイミングを図７を参照して説明する。図７（ａ）において、ＲＯＭ（１）〜（Ｎ）はデータを書込むＲＯＭを示していて、ＲＯＭ（１）〜（Ｎ）の順序でＲＯＭライタの各ソケット（図示省略）に装着される。各ソケットには、ソケットへのＲＯＭ（１）〜（Ｎ）の装着を検知する検知手段としてのセンサ（１）〜（Ｎ）が設けられている。まず最初に、ＲＯＭ（１）がソケットに装着されると、図７（ｂ）に示すように、このソケットに設けられたセンサ（１）がＲＯＭ（１）の装着を検知し、制御部（図示省略）が装着されたＲＯＭ（１）へのデータの書込みを開始する。次に、ＲＯＭ（２）が別のソケットに装着されると、このソケットに設けられたセンサ（２）がＲＯＭ（２）の装着を検知し、制御部が装着されたＲＯＭ（２）へのデータの書込みを開始する。なお、ＲＯＭ（１）へのデータの書込み中に、ＲＯＭ（２）が別のソケットに装着されたときは、このソケットに設けられたセンサ（２）がＲＯＭ（２）の装着を検知し、制御部が、このときＲＯＭ（１）に書込んでいるデータの書込アドレスと同じアドレスから、ＲＯＭ（２）へのデータの書込みを開始する。そして、制御部は全てのアドレスにデータを書込むと、ＲＯＭ（２）へのデータの書込みを終了する。このようにして、Ｎ個のＲＯＭがソケットに装着されるごとに、装着されたＲＯＭへのデータの書込みを開始する。そして、データの書込みが終了したＲＯＭはソケットから即座に取り外され、このソケットに新たな未書込のＲＯＭが装着される。
【０００４】
このようにすると、ＲＯＭをソケットに装着するごとに順次ＲＯＭへのデータの書込みが開始され、Ｎ個のＲＯＭへデータを連続して書込むことができるため、ＲＯＭを装着する間にデータの書込停止時間を生ずることなく、書込作業にかかる時間を短縮できる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のようなＲＯＭライタでは、センサがＲＯＭの装着を検知すると、その時点でＲＯＭへのデータの書込みが開始されるので、ＲＯＭをソケットに装着する際に、ＲＯＭのリード端子が曲がったり、折れたりしてＲＯＭとソケットとの接触不良が発生したときや、ＲＯＭとソケットとの極性が逆となる逆接続が発生したときにも、センサがＲＯＭの装着を検知し、その時点でＲＯＭへのデータの書込みが開始されてしまう。このため、接触不良の状態にあるＲＯＭに対してはデータを正確に書込むことができず、また、逆接続されたＲＯＭにデータが書込まれると、ＲＯＭを破壊してしまうという問題がある。
【０００６】
本発明は、上記問題点を解決するものであって、その課題とするところは、データ書込に要する作業時間の短縮をはかりつつ、ＲＯＭにデータを確実に書込むことができるＲＯＭライタを提供することにある。
【０００７】
【課題を解決するための手段】
本発明にかかるＲＯＭライタは、ＲＯＭが接続される複数の接続手段と、複数の接続手段のそれぞれに設けられＲＯＭが接続されたことを検知する複数の検知手段と、各検知手段がＲＯＭの接続を検知したことに基づいてＲＯＭが接続された順序を記憶する記憶手段と、検知手段が接続手段へのＲＯＭの接続を検知したときに、この接続の１つ前に接続されたＲＯＭを記憶手段を参照して判別し、判別したＲＯＭに対して、データ供給元から供給されるデータの書込みを開始する制御手段とを設けている。
【０００８】
このようにすることで、ＲＯＭを接続手段に接続してから新たなＲＯＭが接続手段に接続されるまでの間は、接続したＲＯＭへのデータの書込みが開始されないので、この間に、接続したＲＯＭと接続手段との接触状態を確認することができ、接触不良や逆接続があった場合に、ＲＯＭと接続手段とを正常に接触させるためにＲＯＭを接続手段に再接続することができる。この結果、正常な接触状態の下でＲＯＭにデータが書込まれるため、データの書込不良やＲＯＭの破壊を防止し、ＲＯＭにデータを確実に書込むことが可能となる。また、新たなＲＯＭを接続手段に接続すると、１つ前に接続手段に接続したＲＯＭにデータの書込みが開始されるので、全てのＲＯＭが接続手段に接続されるのを待つことなく、ＲＯＭへのデータの書込みを連続して行うことができ、書込作業にかかる時間を短縮できる。
【０００９】
また、本発明においては、接続手段に最後に接続されたＲＯＭに対して、データの書込みを開始するために操作される最終書込手段を設ける。この場合、制御手段は、最終書込手段が操作されたときに、この操作の直前に装着されたＲＯＭを記憶手段を参照して判別し、判別したＲＯＭに対して、データの書込みを開始する。
【００１０】
このようにすることで、接続手段に最後にＲＯＭを装着してから最終書込手段を操作するまでの間に、最後に接続されたＲＯＭと接続手段との接触状態を確認することができ、接触不良や逆接続があった場合に、ＲＯＭと接続手段とを正常に接触させるためにＲＯＭを接続手段に再接続することができる。この結果、最後に接続されたＲＯＭと接続手段とが正常に接触した状態でＲＯＭにデータが書込まれるため、データの書込不良やＲＯＭの破壊が発生することなく、ＲＯＭにデータを確実に書込むことが可能となる。
【００１１】
また、本発明においては、上記最終書込手段を、複数の検知手段のうち、最後にＲＯＭが接続された接続手段以外の接続手段に設けられた検知手段で兼用してもよい。
【００１２】
このようにすることで、専用の最終書込手段を設ける必要がなくなり、部品点数を減らしてコストを削減することができる。
【００１３】
また、本発明においては、典型的には、データ供給元としてマスタＲＯＭを設け、制御手段によってこのマスタＲＯＭから読み出したデータをＲＯＭに書込む。
【００１４】
このようにすると、制御手段がマスタＲＯＭからデータを迅速に読み出してＲＯＭに書込むことができるため、書込作業にかかる時間を一層短縮することができる。
【００１５】
さらに、本発明においては、データ供給元としてホスト装置を接続し、本発明にかかるＲＯＭライタに、ホスト装置とデータの送受信を行う通信部を設け、ホスト装置から通信部が受信したデータを制御手段によってＲＯＭに書込んでもよい。この場合、制御手段は、ＲＯＭに書込んだデータをＲＯＭから読み出して通信部からホスト装置へ送信する。
【００１６】
このようにＲＯＭに書込んだデータをＲＯＭから読み出してホスト装置へ送信することで、ＲＯＭに書込んだデータと、ホスト装置に記憶されているＲＯＭに書込むべきデータとを、ホスト装置によって照合することができるため、この照合の結果を確認することにより、ＲＯＭにデータを正確に書込んだかどうかを把握することが可能となる。また、ＲＯＭに異なるデータを書込む場合に、マスタＲＯＭをデータ供給元とすると、書込むデータを変更するたびにマスタＲＯＭを交換しなければならず、データの変更に時間がかかるという問題がある。しかし、上記のようにホスト装置をデータ供給元とすると、ホスト装置はマスタＲＯＭと比較して記憶容量が大きいので、複数の異なるデータを記憶することができ、この異なるデータをホスト装置から受信してそれぞれのＲＯＭに書込むことで、書込むデータの変更にかかる時間を短縮することができる。
【００１７】
【発明の実施の形態】
図１は、本発明にかかるＲＯＭライタ１０の一例を示す概略構成図である。図１において、ＲＯＭライタ１０は、基板１と操作部２とから構成されていて、これらは、コネクタ８とケーブル９とによって接続されている。基板１において、１１はデータ供給元としてのマスタＲＯＭ、１２はマスタＲＯＭ１１から供給されるデータが書込まれるスレーブＲＯＭである（以下、スレーブＲＯＭは、単にＲＯＭと記す）。マスタＲＯＭ１１とＲＯＭ１２とは、本実施形態では、ＤＩＰ（Ｄｕａｌ　Ｉｎｌｉｎｅ　Ｐａｃｋａｇｅ）タイプのＲＯＭから構成される。６はＲＯＭ１２が装着されるソケットであって、はんだ付けによって基板１に複数実装されている。このソケット６はＲＯＭ１２と基板１とを接続する。また、マスタＲＯＭ１１もソケットによって基板１と接続されている。７は複数のソケット６のそれぞれに設けられたセンサであって、たとえば接触式のスイッチから構成される。このセンサ７は各ソケット６にＲＯＭ１２が装着されたことを検知する。５ａは各センサ７に対応するように設けられたＬＥＤであって、センサ７がＲＯＭ１２の装着を検知したときに赤色に点灯する。また、ＬＥＤ５ａは、ソケット６に装着されたＲＯＭ１２へのデータの書込み中は赤色に点滅し、ＲＯＭ１２へのデータの書込みが終了すると緑色に点灯する。３はＲＯＭ１２にデータを書込む制御部であって、ＣＰＵなどから構成される。４はメモリであって、ＲＡＭやＲＯＭなどから構成される。このメモリ４はセンサ７がＲＯＭ１２の装着を検知したことに基づいて、ＲＯＭ１２が各ソケット７に装着された順序を記憶する。以上の構成において、ソケット６は本発明における接続手段、センサ７は本発明における検知手段、制御部３は本発明における制御手段、メモリ４は本発明における記憶手段を構成する。
【００１８】
操作部２において、ＳＷは最終書込スイッチであって、たとえば押しボタン式のスイッチから構成される。この最終書込スイッチＳＷは、ソケット７に最後に装着されたＲＯＭ１２にデータを書込むときに押される。ＰＷはＲＯＭライタ１０の各部へ電力を供給するための電源ボタンであって、ＯＮ／ＯＦＦ切替式のボタンから構成される。ＲＷはメモリ４の記憶内容をクリアするリセットボタンであって、たとえば押しボタン式のスイッチから構成される。以上の構成において、最終書込スイッチＳＷは本発明における最終書込手段を構成する。
【００１９】
図２は、本発明にかかるＲＯＭライタ１０の電気的構成を示すブロック図である。図２において、２は前述の操作部であって、最終書込スイッチＳＷと、電源ボタンＰＷと、リセットボタンＲＷからなる。３は前述の制御部、４は前述のメモリ、５は前述のＬＥＤ５ａからなる表示部である。６は前述のソケット、７は前述のセンサである。本実施形態では、ソケット６とセンサ７とは、ＲＯＭライタ１０にＮ個ずつ設けられている。１１はデータ供給元としてのマスタＲＯＭ、１２はマスタＲＯＭ１１から供給されるデータが書込まれるＲＯＭである。
【００２０】
図３は、上記ＲＯＭライタ１０におけるＲＯＭ１２へのデータの書込みタイミングを説明する図である。図３（ａ）において、ＲＯＭ１２はＲＯＭ（１）〜（Ｎ）の順序でソケット６に装着される。センサ７のセンサ（１）〜（Ｎ）はそれぞれのＲＯＭ（１）〜（Ｎ）に対応している。なお、図３（ａ）ではソケット６は図示を省略している。
【００２１】
まず最初に、ＲＯＭ（１）がソケット６に装着されると、図３（ｂ）に示すように、このソケット６に設けられたセンサ（１）がＲＯＭ（１）の装着を検知する。このとき、制御部３はＲＯＭ（１）が装着されたソケット６がソケット（１）であることと、このソケット６へのＲＯＭ１２の装着順序が１番目であることをメモリ４に記憶させる。この時点では、まだＲＯＭ（１）へのデータ書込は開始されない。次に、新たなＲＯＭ（２）が別のソケット６に装着されると、このソケット６に設けられたセンサ（２）がＲＯＭ（２）の装着を検知する。このとき、制御部３は、ＲＯＭ（２）が装着されたソケット６がソケット（２）であることと、このソケット６へのＲＯＭ１２の装着順序が２番目であることをメモリ４に記憶させ、この装着の１つ前に装着されたＲＯＭ１２をメモリ４の記憶内容を参照して判別し、判別したＲＯＭ（１）に対してデータの書込みを開始する。さらに、新たなＲＯＭ（３）が別のソケット６に装着されると、このソケット６に設けられたセンサ（３）がＲＯＭ（３）の装着を検知する。このとき、制御部３は、ＲＯＭ（３）が装着されたソケット６がソケット（３）であることと、このソケット６へのＲＯＭ１２の装着順序が３番目であることをメモリ４に記憶させ、この装着の１つ前に装着されたＲＯＭ１２をメモリ４の記憶内容を参照して判別し、判別したＲＯＭ（２）に対してデータの書込みを開始する。
【００２２】
なお、新たなＲＯＭ（３）の装着は、ＲＯＭ（１）へのデータの書込み後であってもよいし、書込み中であってもよい。書込み後の場合には、制御部３はＲＯＭ（２）へのデータの書込みを所定のアドレスから開始する。一方、書込み中の場合には、制御部３はＲＯＭ（２）へのデータの書込みを、センサ（３）がＲＯＭ（３）の装着を検知したときに、ＲＯＭ（１）に書込んでいるデータの書込アドレスと同じアドレスから開始する。そして、制御部３は全てのアドレスにデータを書込むと、ＲＯＭ（２）へのデータの書込みを終了する。
【００２３】
上記のようにして、ＲＯＭ１２が順次ソケット６に装着されるごとに、１つ前に装着されたＲＯＭ１２に対してデータの書込みを開始して行く。そして、ソケット６に最後のＲＯＭ（Ｎ）を装着した後、最終書込スイッチＳＷを押すと、制御部３は、この操作の直前に装着されたＲＯＭ（Ｎ）をメモリ４の記憶内容を参照して判別し、判別したＲＯＭ（Ｎ）に対してデータの書込みを開始する。
【００２４】
図４は、上記ＲＯＭライタ１０におけるデータ書込手順を示すフローチャートであり、制御部３が実行する処理を示している。図４において、最初に、電源ボタンＰＷをＯＮしてＲＯＭライタ１０の各部に電力を供給した後、制御部３はセンサ７がＯＮか否かを判定する（ステップＳ１１）。ここで、作業者がソケット６に１個目の未書込のＲＯＭ１２を装着すると、ＲＯＭ１２を装着したソケット６に設けられたセンサ７がこの装着を検知してＯＮとなり、制御部３はセンサ７がＯＮであると判定する（ステップＳ１１：ＹＥＳ）。次に、制御部３は、メモリ４の記憶内容を参照して、センサ７がＯＮする前にソケット６に装着された未書込のＲＯＭ１２が存在するか否かを判定する（ステップＳ１２）。このとき、作業者はソケット６にまだ１個目のＲＯＭ１２しか装着しておらず、それより前のＲＯＭに関してメモリ４には何も記憶されていないので、未書込のＲＯＭ１２は存在しないと判定し（ステップＳ１２：ＮＯ）、ステップＳ１４へ移行する。
【００２５】
ステップＳ１４において、制御部３は未書込のＲＯＭ１２が装着されたソケット６と、このソケット６へのＲＯＭ１２の装着順序とをメモリ４に記憶する。この時点では、１個目のＲＯＭ１２が装着されたソケット６と、このソケット６へのＲＯＭ１２の装着順序が１番目であることを記憶する。そして、制御部３は最終書込スイッチＳＷがＯＮか否かを判定する（ステップＳ１５）。この時点では、ソケット６にまだ１個目のＲＯＭ１２しか装着されていないので、通常は、作業者が最終書込スイッチＳＷを押すことはない。このため、制御部３は、最終書込スイッチＳＷがＯＦＦであると判定し（ステップＳ１５：ＮＯ）、ステップＳ１１へ戻る。
【００２６】
なお、この時点で作業者が最終書込スイッチＳＷを押した場合は　（ステップＳ１５：ＹＥＳ）、制御部３はメモリ４の記憶内容を参照して、最終書込スイッチＳＷがＯＮする前にソケット６に装着された未書込のＲＯＭ１２が存在するか否かを判定する（ステップＳ１６）。このとき、メモリ４には最終書込スイッチＳＷを押す直前に１個目のＲＯＭ１２が装着されたソケット６と、このソケット６へのＲＯＭ１２の装着順序が１番目であることが記憶されているため、制御部３は未書込のＲＯＭ１２が存在すると判定し（ステップＳ１６：ＹＥＳ）、続いて、未書込のＲＯＭ１２の装着順序は１番目であると判定して（ステップＳ１７：ＹＥＳ）、未書込のＲＯＭ１２にデータを書込むことなく処理を終了する。
【００２７】
一方、ステップＳ１５での判定がＮＯでステップＳ１１へ戻った場合は、制御部３は再びセンサ７がＯＮか否かを判定する。ここで、作業者がソケット６に２個目の未書込のＲＯＭ１２を装着すると、ＲＯＭ１２が装着されたソケット６のセンサ７がこの装着を検知してＯＮとなり、制御部３は、センサ７がＯＮであると判定する（ステップＳ１１：ＹＥＳ）。このように判定すると、制御部３は、メモリ４の記憶内容を参照して、センサ７がＯＮする前にソケット６に装着された未書込のＲＯＭ１２が存在するか否かを判定する（ステップＳ１２）。このとき、メモリ４には１つ前に１個目のＲＯＭ１２が装着されたソケット６と、このソケット６へのＲＯＭ１２の装着順序が１番目であることが記憶されているため、制御部３は未書込のＲＯＭ１２が存在すると判定する（ステップＳ１２：ＹＥＳ）。
【００２８】
そして引き続き、制御部３は、メモリ４の記憶内容を参照して、１つ前に装着されたＲＯＭ１２を判別し、この判別したＲＯＭ１２に対して、マスタＲＯＭ１１から読み出したデータの書込みを開始する（ステップＳ１３）。この時点では、１個目に装着されたＲＯＭ１２に対してデータの書込みを開始する。なお、ＲＯＭ１２へのデータの書込みが終了すると、このＲＯＭ１２にデータを書込んだことをメモリ４に記憶する。ＲＯＭ１２へのデータの書込みを開始した後、制御部３はステップＳ１１でセンサ７が検知した新たな未書込のＲＯＭ１２の装着されたソケット６と、このソケット６へのＲＯＭ１２の装着順序とをメモリ４に記憶する（ステップＳ１４）。この時点では、ソケット６に２個目のＲＯＭ１２が装着されたので、２個目のＲＯＭ１２が装着されたソケット６と、このソケット６へのＲＯＭ１２の装着順序が２番目であることをメモリ４に記憶する。
【００２９】
次に、制御部３は最終書込スイッチＳＷがＯＮか否かを判定する（ステップＳ１５）。このとき、通常は、作業者がソケット６に最後のＲＯＭ１２を装着するまで最終書込スイッチＳＷを押さないので、制御部３は最終書込スイッチＳＷがＯＦＦであると判定し（ステップＳ１５：ＮＯ）、再びステップＳ１１へ戻る。こうして、作業者がソケット６に新たな未書込のＲＯＭ１２を装着するごとに、ステップＳ１１〜ステップＳ１５の処理が繰り返し実行される。
【００３０】
そして、作業者はソケット６に最後のＲＯＭ１２を装着すると、続けて、最終書込スイッチＳＷを押す。これにより、制御部３は最終書込スイッチＳＷがＯＮであると判定する（ステップＳ１５：ＹＥＳ）。このように判定すると、制御部３は、メモリ４の記憶内容を参照して、最終書込スイッチＳＷがＯＮする前にソケット６に装着された未書込のＲＯＭ１２が存在するか否かを判定する（ステップＳ１６）。このとき、メモリ４には最終書込スイッチＳＷを押す直前にＲＯＭ１２が装着されたソケット６と、このソケット６へのＲＯＭ１２の装着順序とが記憶されているため、制御部３は未書込のＲＯＭ１２が存在すると判定する（ステップＳ１６：ＹＥＳ）。そしてさらに、制御部３は未書込のＲＯＭ１２の装着順序が１番目であるか否かを判定する（ステップＳ１７）。この時点では、作業者がソケット６に複数のＲＯＭ１２を装着し、メモリ４に記憶しているＲＯＭ１２の装着順序が複数番目であるので、未書込のＲＯＭ１２の装着順序は１番目ではないと判定する（ステップＳ１７：ＮＯ）。
【００３１】
この後、制御部３は、メモリ４の記憶内容を参照して、最終書込スイッチＳＷを押す直前に装着されたＲＯＭ１２を判別し、この判別したＲＯＭ１２に対して、マスタＲＯＭ１１から読み出したデータの書込みを開始する（ステップＳ１８）。この時点では、最後に装着されたＲＯＭ１２に対してデータの書込みを開始する。データを書込んだ後、制御部３はメモリ４の記憶内容を全てクリアし（ステップＳ１９）、処理を終了する。
【００３２】
以上のような手順でＲＯＭ１２にデータを書込むことにより、ＲＯＭ１２をソケット６に装着してから新たなＲＯＭ１２がソケット６に装着されるまでの間は、装着したＲＯＭ１２へのデータの書込みが開始されないので、この間に、装着したＲＯＭ１２とソケット６との接触状態を確認することができ、ＲＯＭ１２のリード端子が曲がったり折れたりしてＲＯＭ１２とソケット６との接触不良が発生したときや、ＲＯＭ１２とソケット６との極性が逆となる逆接続が行われた場合に、ＲＯＭ１２とソケット６とを正常に接触させるためにＲＯＭ１２をソケット６に再装着することができる。この結果、正常な接触状態の下でＲＯＭ１２にデータが書込まれるため、データの書込不良やＲＯＭ１２の破壊を防止し、ＲＯＭ１２にデータを確実に書込むことが可能となる。また、図２に示したように、ＲＯＭ（１）へのデータの書込み中に、ＲＯＭ（３）をソケット６に装着すると、１つ前にソケット６に装着したＲＯＭ（２）にデータの書込みが開始されるので、全てのＲＯＭ１２がソケット６に装着されるのを待つことなく、ＲＯＭ１２へのデータの書込みを連続して行うことができ、書込作業にかかる時間を短縮できる。
【００３３】
また、上述した最終書込スイッチＳＷを設けることで、ソケット６に最後にＲＯＭ１２を装着してから最終書込スイッチＳＷを押すまでの間に、最後に接続されたＲＯＭ１２とソケット６との接触状態を確認することができ、接触不良や逆接続があった場合に、ＲＯＭ１２とソケット６とを正常に接触させるためにＲＯＭ１２をソケット６に再接続することができる。この結果、最後に装着されたＲＯＭ１２とソケット６とが正常に接触した状態でＲＯＭ１２にデータが書込まれるため、データの書込不良やＲＯＭ１２の破壊が発生することなく、ＲＯＭ１２にデータを確実に書込むことが可能となる。さらに、データ供給元としてマスタＲＯＭ１１を基板１に設けることで、制御部３がマスタＲＯＭ１１からデータを迅速に読み出してＲＯＭ１２に書込むことができるため、書込作業にかかる時間を一層短縮することができる。
【００３４】
以上述べた実施形態においては、データ供給元としてマスタＲＯＭ１１を基板１に接続し、このマスタＲＯＭ１１から読み出したデータを未書込のＲＯＭ１２に書込む場合を例に挙げているが、データ供給元としてホスト装置を接続し、このホスト装置から供給されるデータを未書込のＲＯＭ１２に書込んでもよい。図５は、この場合におけるＲＯＭライタ１０の電気的構成を示すブロック図である。図５において、１３はホスト装置１４とデータの送受信を行う通信部であって、ＲＳ−２３２ＣなどのインターフェースをサポートするコントロールＩＣなどから構成されている。ホスト装置１４はＰＣ（Ｐｅｒｓｏｎａｌ　Ｃｏｍｐｕｔｅｒ）から構成されていて、ＲＯＭ１２に書込むための異なった複数のデータを記憶している。なお、異なった複数のデータとしては、各ＲＯＭ１２に割り当てるシリアルナンバーなどがある。これら以外の各部は、図２において説明したものと同一であるため、ここでは説明を省略する。
【００３５】
図６は、図５のＲＯＭライタ１０におけるデータ書込手順を示すフローチャートであり、制御部３が実行する処理を示している。図６において、最初に、電源ボタンＰＷをＯＮしてＲＯＭライタ１０の各部に電力を供給した後、制御部３はセンサ７がＯＮか否かを判定する（ステップＳ２１）。ここで、作業者がソケット６に１個目の未書込のＲＯＭ１２を装着すると、ＲＯＭ１２を装着したソケット６に設けられたセンサ７がこの装着を検知してＯＮとなり、制御部３はセンサ７がＯＮであると判定する（ステップＳ２１：ＹＥＳ）。次に、制御部３は、メモリ４の記憶内容を参照して、センサ７がＯＮする前にソケット６に装着された未書込のＲＯＭ１２が存在するか否かを判定する（ステップＳ２２）。このとき、作業者はソケット６にまだ１個目のＲＯＭ１２しか装着しておらず、それより前のＲＯＭに関してメモリ４には何も記憶されていないので、未書込のＲＯＭ１２は存在しないと判定し（ステップＳ２２：ＮＯ）、ステップＳ２５へ移行する。
【００３６】
ステップＳ２５において、制御部３は未書込のＲＯＭ１２が装着されたソケット６と、このソケット６へのＲＯＭ１２の装着順序とをメモリ４に記憶する。この時点では、１個目のＲＯＭ１２が装着されたソケット６と、このソケット６へのＲＯＭ１２の装着順序が１番目であることを記憶する。そして、制御部３は最終書込スイッチＳＷがＯＮか否かを判定する（ステップＳ２６）。この時点では、ソケット６にまだ１個目のＲＯＭ１２しか装着されていないので、通常は、作業者が最終書込スイッチＳＷを押すことはない。このため、制御部３は、最終書込スイッチＳＷがＯＦＦであると判定し（ステップＳ２６：ＮＯ）、ステップＳ２１へ戻る。
【００３７】
なお、この時点で作業者が最終書込スイッチＳＷを押した場合は（ステップＳ２６：ＹＥＳ）、制御部３はメモリ４の記憶内容を参照して、最終書込スイッチＳＷがＯＮする前にソケット６に装着された未書込のＲＯＭ１２が存在するか否かを判定する（ステップＳ２７）。このとき、メモリ４には最終書込スイッチＳＷを押す直前に１個目のＲＯＭ１２が装着されたソケット６と、このソケット６へのＲＯＭ１２の装着順序が１番目であることが記憶されているため、制御部３は未書込のＲＯＭ１２が存在すると判定し（ステップＳ２７：ＹＥＳ）、続いて、未書込のＲＯＭ１２の装着順序は１番目であると判定して（ステップＳ２８：ＹＥＳ）、未書込のＲＯＭ１２にデータを書込むことなく処理を終了する。
【００３８】
一方、ステップＳ２６での判定がＮＯでステップＳ２１へ戻った場合は、制御部３は再びセンサ７がＯＮか否かを判定する。ここで、作業者がソケット６に２個目の未書込のＲＯＭ１２を装着すると、ＲＯＭ１２が装着されたソケット６のセンサ７がこの装着を検知してＯＮとなり、制御部３は、センサ７がＯＮであると判定する（ステップＳ２１：ＹＥＳ）。このように判定すると、制御部３は、メモリ４の記憶内容を参照して、センサ７がＯＮする前にソケット６に装着された未書込のＲＯＭ１２が存在するか否かを判定する（ステップＳ２２）。このとき、メモリ４には１つ前に１個目のＲＯＭ１２が装着されたソケット６と、このソケット６へのＲＯＭ１２の装着順序が１番目であることが記憶されているため、制御部３は未書込のＲＯＭ１２が存在すると判定する（ステップＳ２２：ＹＥＳ）。
【００３９】
そして引き続き、制御部３は、メモリ４の記憶内容を参照して、１つ前に装着されたＲＯＭ１２を判別し、この判別したＲＯＭ１２に対して、ホスト装置１４から通信部１３が受信したデータの書込みを開始する（ステップＳ２３）。この時点では、１個目に装着されたＲＯＭ１２に対してデータの書込みを開始する。なお、異なるデータを各ＲＯＭ１２に書込む場合は、書込みの都度データをホスト装置１４から受信する。ＲＯＭ１２へのデータの書込みが終了すると、このＲＯＭ１２にデータを書込んだことをメモリ４に記憶する。また、制御部３は書込んだデータをＲＯＭ１２から読み出して通信部１３からホスト装置１４へ送信する（ステップＳ２４）。これにより、ＲＯＭ１２に書込んだデータとＲＯＭ１２に書込む前のデータとを、ホスト装置１４によって照合することができる。その後、制御部３は、ステップＳ２１でセンサ７が検知した新たな未書込のＲＯＭ１２の装着されたソケット６と、このソケット６へのＲＯＭ１２の装着順序とをメモリ４に記憶する（ステップＳ２５）。この時点では、ソケット６に２個目のＲＯＭ１２が装着されたので、２個目のＲＯＭ１２が装着されたソケット６と、このソケット６へのＲＯＭ１２の装着順序が２番目であることをメモリ４に記憶する。
【００４０】
次に、制御部３は最終書込スイッチＳＷがＯＮか否かを判定する（ステップＳ２６）。このとき、通常は、作業者がソケット６に最後のＲＯＭ１２を装着するまで最終書込スイッチＳＷを押さないので、制御部３は最終書込スイッチＳＷがＯＦＦであると判定し（ステップＳ２６：ＮＯ）、再びステップＳ２１へ戻る。こうして、作業者がソケット６に新たな未書込のＲＯＭ１２を装着するごとに、ステップＳ２１〜ステップＳ２６の処理が繰り返し実行される。
【００４１】
そして、作業者はソケット６に最後のＲＯＭ１２を装着すると、続けて、最終書込スイッチＳＷを押す。これにより、制御部３は最終書込スイッチＳＷがＯＮであると判定する（ステップＳ２６：ＹＥＳ）。このように判定すると、制御部３は、メモリ４の記憶内容を参照して、最終書込スイッチＳＷがＯＮする前にソケット６に装着された未書込のＲＯＭ１２が存在するか否かを判定する（ステップＳ２７）。このとき、メモリ４には最終書込スイッチＳＷを押す直前にＲＯＭ１２が装着されたソケット６と、このソケット６へのＲＯＭ１２の装着順序とが記憶されているため、制御部３は未書込のＲＯＭ１２が存在すると判定する（ステップＳ２７：ＹＥＳ）。そしてさらに、制御部３は未書込のＲＯＭ１２の装着順序が１番目であるか否かを判定する（ステップＳ２８）。この時点では、作業者がソケット６に複数のＲＯＭ１２を装着し、メモリ４に記憶しているＲＯＭ１２の装着順序が複数番目であるので、未書込のＲＯＭ１２の装着順序は１番目ではないと判定する（ステップＳ２８：ＮＯ）。
【００４２】
この後、制御部３は、メモリ４の記憶内容を参照して、最終書込スイッチＳＷを押す直前に装着されたＲＯＭ１２を判別し、この判別したＲＯＭ１２に対して、ホスト装置１４から通信部１３が受信したデータの書込みを開始する（ステップＳ２９）。この時点では、最後に装着されたＲＯＭ１２に対してデータの書込みを開始する。ＲＯＭ１２へのデータの書込みが終了すると、制御部３は書込んだデータをＲＯＭ１２から読み出して通信部１３からホスト装置１４へ送信する（ステップＳ３０）。これにより、最後に装着されたＲＯＭ１２に書込んだデータとＲＯＭ１２に書込む前のデータとを、ホスト装置１４によって照合することができる。この後、制御部３はメモリ４の記憶内容を全てクリアし（ステップＳ３１）、処理を終了する。
【００４３】
上述したようにＲＯＭ１２に書込んだデータをＲＯＭ１２から読み出してホスト装置１４へ送信することで、ＲＯＭ１２に書込んだデータと、ホスト装置１４に記憶されているＲＯＭ１２に書込むべきデータとを、ホスト装置１４によって照合することができるため、この照合の結果を確認することにより、ＲＯＭ１２にデータを正確に書込んだかどうかを把握することが可能となる。また、未書込のＲＯＭ１２に異なるデータを書込む場合、図２に示すようにマスタＲＯＭ１１をデータ供給元とすると、書込むデータを変更するたびにマスタＲＯＭ１１を基板１から取り外して別のマスタＲＯＭ１１に交換しなければならず、データの変更に時間がかかるという問題がある。しかし、上述したようにホスト装置１４をデータ供給元とすると、ホスト装置１４はマスタＲＯＭ１１と比較して記憶容量が大きいので、複数の異なるデータを記憶することができ、この異なるデータをホスト装置１４から受信してそれぞれのＲＯＭ１２に書込むことで、書込むデータの変更にかかる時間を短縮することができる。
【００４４】
本発明は、上述した実施形態のみに限定されるものではなく、他にも種々の形態を採用することができる。たとえば、上記実施形態においては、最終書込手段として最終書込スイッチＳＷを操作部２に設けた例を示したが、最終書込手段を、複数のセンサ７のうち、最後にＲＯＭ１２が接続されたソケット６以外のソケット６に設けられたセンサ７で兼用してもよい。たとえば、センサ７を押しボタンスイッチで構成した場合は、最後のＲＯＭ１２をソケット６に装着した後、ＲＯＭ１２が装着されていない他のソケット６に設けられたスイッチのボタンを手で押すことにより、ＲＯＭ１２にデータを書込むことができる。このようにすることで、専用の最終書込スイッチＳＷを設ける必要がなくなり、部品点数を減らしてコストを削減することができる。
【００４５】
また、上記実施形態では、検知手段として接触式のスイッチから構成されるセンサ７を用いた例を示したが、本発明はこれのみに限定するものではなく、検知手段としてはこれ以外にも、フォトインタラプタや小型の反射型光電センサなどを用いてもよい。つまり、ソケット６へのＲＯＭ１２の装着を検知できる手段であればよい。
【００４６】
さらに、上記実施形態では、接続手段としてＤＩＰタイプのＲＯＭ１２が装着されるソケット６を用いた例を示したが、本発明はこれのみに限定するものではなく、接続手段としてはこれ以外にも、ＳＯＰ（Ｓｍａｌｌ　Ｏｕｔｌｉｎｅ　Ｐａｃｋａｇｅ）やＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）などのＲＯＭのパッケージ形態に応じたソケットや、基板１に実装された複数のピンから構成されるコネクタなど用いてもよい。つまり、ＲＯＭ１２にデータを書込めるようにＲＯＭ１２と基板１とを接続できる手段であればよい。
【００４７】
【発明の効果】
本発明によれば、ＲＯＭを接続手段に接続してから新たなＲＯＭが接続手段に接続されるまでの間は、接続したＲＯＭへのデータの書込みが開始されないので、この間に、接続したＲＯＭと接続手段との接触状態を確認することができ、接触不良や逆接続があった場合に、ＲＯＭを接続手段に再接続することができる結果、正常な接触状態の下でＲＯＭにデータが書込まれるため、データの書込不良やＲＯＭの破壊を防止し、ＲＯＭにデータを確実に書込むことが可能となる。
【図面の簡単な説明】
【図１】本発明にかかるＲＯＭライタの一例を示す概略構成図である。
【図２】ＲＯＭライタの電気的構成を示すブロック図である。
【図３】ＲＯＭライタのデータ書込みタイミングを説明する図である。
【図４】ＲＯＭライタのデータ書込手順を示すフローチャートである。
【図５】ＲＯＭライタの他の電気的構成を示すブロック図である。
【図６】ＲＯＭライタの他のデータ書込手順を示すフローチャートである。
【図７】従来のＲＯＭライタのデータ書込みタイミングを説明する図である。
【符号の説明】
３　　制御部
４　　メモリ
６　　ソケット
７　　センサ
１０　ＲＯＭライタ
１１　マスタＲＯＭ
１２　スレーブＲＯＭ
１３　通信部
１４　ホスト装置
ＳＷ　最終書込スイッチ
【図１】
2004102438.tif 000003
【図２】
2004102438.tif 000004
【図３】
2004102438.tif 000005
【図４】
2004102438.tif 000006
【図５】
2004102438.tif 000007
【図６】
2004102438.tif 000008
【図７】
2004102438.tif 000009