(57)【要約】【課題】画像表示のために表示パネルにおける容量性負荷にアナログ電圧を印加する出力バッファの消費電力を削減する。【解決手段】アクティブマトリクス型液晶表示装置の表示領域における画素容量に駆動信号として印加すべきアナログ電圧Ｖｏｕｔを出力するバッファにおいて、そのアナログ電圧を生成するＣＭＯＳ回路が、互いに並列に接続された４個のＰｃｈトランジスタＱＰ０〜ＱＰ３と、互いに並列に接続された４個のＮｃｈトランジスタＱＮ０〜ＱＮ３とからなる。そして画素容量に対する充電時には切換スイッチＳＰ１〜ＳＰ３を制御することにより、充電開始後において大きな駆動能力を必要としなくなった時点でバイアス電流を低減して駆動能力を下げ、画素容量に蓄積された電荷の放電時には切換スイッチＳＮ１〜ＳＮ３を制御することにより、放電開始後において大きな駆動能力を必要としなくなった時点でバイアス電流を低減して駆動能力を下げる。【選択図】　図８
2004117742.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷を有する表示部と、バイアス電流によって決まる駆動能力を有する出力バッファとを備え、当該出力バッファが入力画像信号に応じたアナログ電圧を前記容量性負荷に印加することにより前記表示部に画像を表示する表示装置であって、
前記出力バッファが前記容量性負荷に前記アナログ電圧を印加すべき期間である充電期間または放電期間中に前記バイアス電流を変化させるバイアス電流制御手段を備えることを特徴とする表示装置。
【請求項２】
前記出力バッファは、
前記アナログ電圧を出力するための複数個のトランジスタであって互いに並列に接続されたトランジスタと、
前記複数個のトランジスタのうち少なくとも１個のトランジスタの状態を作動状態と非作動状態との間で切り換える切換手段と
を含み、
前記バイアス電流制御手段は、前記複数個のトランジスタのうち動作状態のトランジスタの個数を前記切換手段によって変えることにより前記バイアス電流を変化させることを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記出力バッファは、
前記アナログ電圧を出力するトランジスタと、
前記トランジスタの動作点を変える動作点変更手段と
を含み、
前記バイアス電流制御手段は、前記動作点変更手段によって前記トランジスタの動作点を変えることにより前記バイアス電流を変化させることを特徴とする、請求項１に記載の表示装置。
【請求項４】
前記バイアス電流制御手段は、前記充電期間または放電期間において予め決められた時点以降では前記バイアス電流を当該充電期間または放電期間の開始時の値よりも小さい値とすることを特徴とする、請求項１に記載の表示装置。
【請求項５】
前記バイアス電流制御手段は、前記充電期間または放電期間において前記バイアス電流を低減すべき時点を前記入力画像信号に基づき決定し、当該決定された時点以降では前記バイアス電流を前記充電期間または放電期間の開始時の値よりも小さい値とすることを特徴とする、請求項１に記載の表示装置。
【請求項６】
前記バイアス電流制御手段は、前記充電期間または放電期間において前記バイアス電流を低減すべき時点を前記出力バッファと前記容量性負荷との間に流れる充放電電流に基づき決定し、当該決定された時点以降では前記バイアス電流を前記充電期間または放電期間の開始時の値よりも小さい値とすることを特徴とする、請求項１に記載の表示装置。
【請求項７】
前記バイアス電流制御手段は、前記充電期間または放電期間において前記バイアス電流を低減すべき時点として決定された前記時点以降で前記バイアス電流を完全に抑止することを特徴とする、請求項４から６のいずれか１項に記載の表示装置。
【請求項８】
容量性負荷を有する表示部に画像を表示するために、バイアス電流によって決まる駆動能力を有する出力バッファにより入力画像信号に応じたアナログ電圧を前記容量性負荷に印加する駆動回路であって、
前記出力バッファが前記容量性負荷に前記アナログ電圧を印加すべき期間である充電期間または放電期間中に前記バイアス電流を変化させるバイアス電流制御手段を備えることを特徴とする駆動回路。
【請求項９】
容量性負荷を有する表示部に画像を表示するために、バイアス電流によって決まる駆動能力を有する出力バッファにより入力画像信号に応じたアナログ電圧を前記容量性負荷に印加する駆動方法であって、
前記出力バッファが前記容量性負荷に前記アナログ電圧を印加すべき期間である充電期間または放電期間中に前記バイアス電流を変化させることを特徴とする駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばアクティブマトリクス型液晶表示装置のような容量性負荷の電圧制御型マトリクス駆動の表示装置に関する。
【０００２】
【従来の技術】
携帯電話や、ＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）、ノート型コンピュータ等の携帯用情報機器では、搭載バッテリーの持続時間の長期化の観点から、消費電力の低減化が強く求められている。一方、これらの携帯用情報機器においても処理性能の向上と利用の高度化などによって、より表示色の多い高品位の表示能力が要求されるようになってきている。このため、これらの携帯用情報機器で使用される表示装置においても、高品位の表示能力への要求に対応すべく、従来のパッシブマトリクス型液晶表示装置の代えて薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）によるアクティブマトリクス型液晶表示装置（以下「ＴＦＴ−ＬＣＤ装置」という）が使用されはじめている。
【０００３】
ＴＦＴ−ＬＣＤ装置では、容量性負荷を含む表示領域（表示部）に画像信号に応じた電圧がデータ信号として印加されることにより、当該表示領域に画像が表示される。この表示領域に印加すべき電圧はアナログ電圧であるため、その電圧をデジタルビデオ信号から生成するＤ／Ａ変換器のバッファ等、表示領域に印加すべきデータ信号であるアナログ電圧を出力するバッファ（以下、単に「出力バッファ」という）は、アナログ動作を行う必要がある。そのため、出力バッファを動作させるには、必要とされる駆動能力に応じたバイアス電流をその内部に流す必要がある。その結果、ＴＦＴ−ＬＣＤ装置では、その駆動回路の消費電力において出力バッファの消費電力の占める割合が大きい。上述の携帯用情報機器に組み込まれているＴＦＴ−ＬＣＤ装置では、小型で画素数の少ない表示領域（表示部）が使用され、水平走査周波数も低いことから、特に出力バッファの消費電力の占める割合が大きくなる。また、例えば連続粒界結晶シリコン（以下「ＣＧシリコン」という）でＴＦＴが形成されたＴＦＴ−ＬＣＤ装置のように点順次駆動が行われる場合には、表示領域に含まれる容量性負荷に対する充放電のために、線順次駆動の場合に比べて格段に高い駆動能力を有する出力バッファが必要となる。このため、点順次駆動方式のＴＦＴ−ＬＣＤ装置においても、出力バッファの消費電力の占める割合が特に大きい。
【０００４】
【特許文献１】
特開２００２−１４９１２５号公報
【０００５】
【発明が解決しようとする課題】
これに対し、特開２００２−１４９１２５号公報には、表示すべき画像を示すデジタル信号をＤ／Ａ変換した後のアナログ信号を受けて表示パネルのデータ線に印加すべきデータ信号（アナログ電圧）を出力するアナログバッファ（出力バッファ）を複数のデータ線毎に１個設けることにより、アナログバッファの個数を削減した構成の液晶表示装置が開示されている。この液晶表示装置では、アナログバッファ（出力バッファ）の個数が削減されることにより、省電力化が図られる。
【０００６】
しかし、このような省電力化の従来技術は、出力バッファ自体の消費電力の低減は考慮されていない。また、この従来技術は、線順次駆動方式を前提としており、もともと複数のデータ線に対して１個の出力バッファが設けられる点順次駆動方式には適用することができない。
【０００７】
そこで本発明では、ＴＦＴ−ＬＣＤ装置のようにアナログ電圧を容量性負荷に印加することによって画像を表示する表示装置であって、そのアナログ電圧を出力するバッファ自体の消費電力を低減した表示装置を提供することを目的とする
【０００８】
【課題を解決するための手段】
第１の発明は、容量性負荷を有する表示部と、バイアス電流によって決まる駆動能力を有する出力バッファとを備え、当該出力バッファが入力画像信号に応じたアナログ電圧を前記容量性負荷に印加することにより前記表示部に画像を表示する表示装置であって、
前記出力バッファが前記容量性負荷に前記アナログ電圧を印加すべき期間である充電期間または放電期間中に前記バイアス電流を変化させるバイアス電流制御手段を備えることを特徴とする。
【０００９】
第２の発明は、第１の発明において、
前記出力バッファは、
前記アナログ電圧を出力するための複数個のトランジスタであって互いに並列に接続されたトランジスタと、
前記複数個のトランジスタのうち少なくとも１個のトランジスタの状態を作動状態と非作動状態との間で切り換える切換手段と
を含み、
前記バイアス電流制御手段は、前記複数個のトランジスタのうち動作状態のトランジスタの個数を前記切換手段によって変えることにより前記バイアス電流を変化させることを特徴とする。
【００１０】
第３の発明は、第１の発明において、
前記出力バッファは、
前記アナログ電圧を出力するトランジスタと、
前記トランジスタの動作点を変える動作点変更手段と
を含み、
前記バイアス電流制御手段は、前記動作点変更手段によって前記トランジスタの動作点を変えることにより前記バイアス電流を変化させることを特徴とする。
【００１１】
第４の発明は、第１の発明において、
前記バイアス電流制御手段は、前記充電期間または放電期間において予め決められた時点以降では前記バイアス電流を当該充電期間または放電期間の開始時の値よりも小さい値とすることを特徴とする。
【００１２】
第５の発明は、第１の発明において、
前記バイアス電流制御手段は、前記充電期間または放電期間において前記バイアス電流を低減すべき時点を前記入力画像信号に基づき決定し、当該決定された時点以降では前記バイアス電流を前記充電期間または放電期間の開始時の値よりも小さい値とすることを特徴とする。
【００１３】
第６の発明は、第１の発明において、
前記バイアス電流制御手段は、前記充電期間または放電期間において前記バイアス電流を低減すべき時点を前記出力バッファと前記容量性負荷との間に流れる充放電電流に基づき決定し、当該決定された時点以降では前記バイアス電流を前記充電期間または放電期間の開始時の値よりも小さい値とすることを特徴とする。
【００１４】
第７の発明は、第４から第６の発明のいずれかにおいて、
前記バイアス電流制御手段は、前記充電期間または放電期間において前記バイアス電流を低減すべき時点として決定された前記時点以降で前記バイアス電流を完全に抑止することを特徴とする。
【００１５】
第８の発明は、容量性負荷を有する表示部に画像を表示するために、バイアス電流によって決まる駆動能力を有する出力バッファにより入力画像信号に応じたアナログ電圧を前記容量性負荷に印加する駆動回路であって、
前記出力バッファが前記容量性負荷に前記アナログ電圧を印加すべき期間である充電期間または放電期間中に前記バイアス電流を変化させるバイアス電流制御手段を備えることを特徴とする。
【００１６】
第９の発明は、容量性負荷を有する表示部に画像を表示するために、バイアス電流によって決まる駆動能力を有する出力バッファにより入力画像信号に応じたアナログ電圧を前記容量性負荷に印加する駆動方法であって、
前記出力バッファが前記容量性負荷に前記アナログ電圧を印加すべき期間である充電期間または放電期間中に前記バイアス電流を変化させることを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態について添付図面を参照して説明する。
＜１．第１の実施形態＞
＜１．１　全体の構成および動作＞
図１は、本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置は、表示制御回路としての液晶コントローラ１０１と、データ線駆動回路としてのソースドライバ１０２と、走査線駆動回路としてゲートドライバ１０３と、表示部としてのアクティブマトリクス型の表示領域１０４とを備えており、表示領域１０４とソースドライバ１０２とゲートドライバ１０３とにより本体部が構成される。
【００１８】
表示領域１０４は、外部の信号源から受け取る画像データＤｖの表す画像における水平走査線にそれぞれが対応する複数本（ｍ本）の走査信号線としてのゲートバスラインＧ１〜Ｇｍと、それらのゲートバスラインＧ１〜Ｇｍのそれぞれと交差する複数本（ｎ本）のデータ線としてのソースバスラインＳ１〜Ｓｎと、それらのゲートバスラインＧ１〜ＧｍとソースバスラインＳ１〜Ｓｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素形成部とを含む。これらの画素形成部はマトリクス状に配置され、各画素形成部は、図２に示すように、対応する交差点ＣＰｊｋを通過するソースバスラインＳｊにソース端子が接続されたスイッチング素子としてのＴＦＴ１０６と、そのＴＦＴ１０６のドレイン端子に接続された画素電極１０７と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極１０７と共通電極Ｅｃとの間に挟持された液晶層と、画素電極１０７と共通電極Ｅｃとによって形成される容量に並列に形成される電荷保持容量１０８とからなる。そして、画素電極１０７と共通電極Ｅｃとにより形成される容量と、電荷保持容量１０８とにより、画素容量が構成される。
【００１９】
液晶コントローラ１０１は、パーソナルコンピュータ（パソコン）等の信号源からデジタルビデオ信号を受け取り、そのデジタルビデオ信号の表す画像を表示領域１０４に表示させるための信号として、ソースドライバ用スタートパルスＳＳＰと、ソースドライバ用クロック信号ＳＣＬＫと、ソースバスラインＳ１〜Ｓｎに印加すべきアナログ電圧信号であるアナログビデオ信号ＡＶと、ゲートドライバ用スタートパルスＧＳＰと、ゲートドライバ用クロック信号ＧＣＬＫとを生成する。
【００２０】
ソースドライバ１０２は、シフトレジスタ２０と、上記アナログビデオ信号ＡＶを伝送するためビデオライン２１と、ビデオライン２１とソースバスラインＳ１〜Ｓｎとの間にそれぞれ挿入されたｎ個のアナログスイッチＡＳ１〜ＡＳｎとを備えており、ソースドライバ用スタートパルスＳＳＰ、ソースドライバ用クロック信号ＳＣＬＫ、およびアナログビデオ信号ＡＶを液晶コントローラ１０１から受け取る。シフトレジスタ２０は、ソースバスラインＳ１〜Ｓｎにそれぞれ対応するｎ個のフリップフロップから構成され、各フリップフロップの出力は、対応するソースバスラインに接続されるアナログスイッチのオン／オフを制御する。そしてシフトレジスタ２０には、スタートパルスＳＳＰとソースドライバ用クロック信号ＳＣＬＫとが入力され、スタートパルスＳＳＰがソースドライバ用クロック信号ＳＣＬＫに応じて順次シフトされていく。これにより、所定期間ずつアナログスイッチＡＳ１〜ＡＳｎが順次オンされていくことで、点順次駆動が行われる。すなわち、その所定期間ずつアナログビデオ信号ＡＶがソースバスラインＳ１〜Ｓｎに順次印加されていく。
【００２１】
ゲートドライバ１０３も、シフトレジスタを内蔵しており、ゲートドライバ用スタートパルスＧＳＰ、ゲートドライバ用クロック信号ＧＣＬＫを液晶コントローラ１０１から受け取る。内蔵シフトレジスタは、ゲートバスラインＧ１〜Ｇｍにそれぞれ対応するｍ個のフリップフロップから構成され、各フリップフロップの出力は、対応するゲートバスラインに接続されている。この内蔵シフトレジスタには、１垂直走査期間毎にゲートドライバ用スタートパルスＧＳＰが入力され、そのスタートパルスＧＳＰはゲートドライバ用クロック信号ＧＣＬＫに従って順次シフトされていく。これにより、表示領域１０４におけるゲートバスラインＧ１〜Ｇｍが１水平走査期間ずつ順次に選択され、選択されたゲートバスラインにのみアクティブな走査信号（ＴＦＴをオンさせる電圧）が印加される。
【００２２】
上記のようにして表示領域１０４において、ソースバスラインＳ１〜Ｓｎにはソースドライバ１０２からアナログビデオ信号ＡＶが映像駆動信号として印加され、ゲートバスラインＧ１〜Ｇｍにはゲートドライバ１０３から走査信号が印加される。これにより、液晶層には、アナログビデオ信号ＡＶに応じて画素電極と共通電極Ｅｃとの電位差に相当する電圧が印加される。表示領域１０４は、この印加電圧によって液晶層の光透過率を制御することにより、外部のパソコン等の信号源から受け取ったデジタルビデオ信号の示す画像を表示する。
【００２３】
なお、多結晶シリコンまたはＣＧシリコン等によって、ソースドライバ１０２およびゲートドライバ１０３を表示領域１０４と同一の基板上に形成してもよい。このように同一基板上に表示部と駆動回路部とが一体的に形成された液晶表示装置は、ドライバーモノリシック型液晶表示装置と呼ばれている。この場合、上記液晶表示装置における本体部１００が、駆動回路を含む表示パネルとなる。
【００２４】
＜１．２　液晶コントローラ＞
図３は、上記液晶表示装置における液晶コントローラ１０１の構成を、表示領域１０４を含む本体部１００および外部の信号源５００と共に示すブロック図である。この液晶コントローラ１０１は、タイミングジェネレータ２０１と、ホストインタフェース２０２と、Ｄ／Ａ変換器２０３とを備えている。タイミングジェネレータ２０１は、表示領域１０４に与えるべき駆動用信号である既述の信号ＳＳＰ，ＳＣＬＫ，ＧＳＰ，ＧＣＬＫを、その表示領域１０４に適合したタイミングで生成すると共に、ホストインタフェース２０２およびＤ／Ａ変換器２０３を適切なタイミングで動作させるためのタイミング信号をも生成する。ホストインタフェース２０２は、外部の信号源５００からデジタルビデオ信号ＤＶ１を受け取り、そのデジタルビデオ信号ＤＶ１に基づくデジタルビデオ信号ＤＶ２を、タイミングジェネレータ２０１と連携して適切なタイミングでＤ／Ａ変換器２０３に与える。Ｄ／Ａ変換器２０３は、そのデジタルビデオ信号Ｖ２をアナログ信号に変換しアナログビデオ信号ＡＶとして出力する。このアナログビデオ信号ＡＶは、既述のように本体部１００におけるソースドライバ１０２を介して、表示領域１０４内の画素容量やソースバスラインＳ１〜Ｓｎの配線容量および配線抵抗などからなる容量性負荷に印加される。
【００２５】
＜１．３　Ｄ／Ａ変換器＞
図４は、上記のような液晶コントローラで使用されるＤ／Ａ変換器の従来例の構成を示す回路図である。この従来例では、直列に接続されたｐ＋１個の抵抗からなり所定の基準電圧ＶＲＥＦを分圧する分圧回路３０１と、分圧回路３０１によって得られるｐ種類の電圧のいずれかを入力信号であるデジタルビデオ信号ＤＶ２に応じて選択するためのｐ個のアナログスイッチからなるスイッチ群ＳＤ１〜ＳＤｐと、デジタルビデオ信号ＤＶ２に応じて選択された電圧を入力アナログビデオ信号ＡＶＲとして受け取ってそれと同電位の信号をアナログビデオ信号ＡＶとして出力する出力バッファ３０２とから構成される。出力バッファ３０２は、表示領域１０４の駆動に必要とされる駆動能力を得るためのもので、図に示されているように電圧フォロアとして機能する。
【００２６】
図５は、上記Ｄ／Ａ変換器の従来例における出力バッファ３０２の構成例を示す回路図である。この例では、出力バッファ３０２は、ソース端子が電源ラインＶＣＣに接続されたＰチャネルＭＯＳトランジスタ（以下「Ｐｃｈトランジスタ」と略記する）ＱＰとソース端子が接地されたｎチャネルＭＯＳトランジスタ（以下「Ｎｃｈトランジスタ」と略記する）ＱＮとからなるＣＭＯＳ回路と、入力電圧Ｖｉｎに応じてＰｃｈトランジスタＱＰのゲート端子とＮｃｈトランジスタＱＮのゲート端子とにバイアス電圧Ｖａ１，Ｖａ２をそれぞれ与えるバイアス回路３１０とから構成される。この出力バッファ３０２において、ＣＭＯＳ回路はバイアス電圧Ｖａ１，Ｖａ２に基づいてアナログ動作（線形動作）を行い、入力された電圧Ｖｉｎ（上記のビデオ信号ＡＶＲに相当）と等しい電圧Ｖｏｕｔ（上記のビデオ信号ＡＶに相当）を出力する。このように出力バッファ３０２は、アナログ動作をしているために定常的なアイドリング電流を必要とする。すなわち、出力端に負荷が接続されていない状態（開放状態）であっても、バイアス回路３１０内に電流が流れると共に、ＣＭＯＳ回路（ＰｃｈトランジスタＱＰおよびＮｃｈトランジスタＱＮ）を介して電源ラインＶＣＣからグランドへと電流が流れる。このような電流を合わせてバイアス電流と呼んでおり、出力バッファ３０２の駆動能力はこのバイアス電流に依存し、大きな駆動能力を得るには大きなバイアス電流が必要となる。
【００２７】
本実施形態に係る液晶表示装置のように点順次駆動が行われる場合には、線順次駆動の場合に比べて、容量性負荷を含む表示領域１０４に対する充放電のために極めて高い駆動能力が必要とされる。そのために、Ｄ／Ａ変換器２０３の出力バッファ３０２におけるバイアス電流を駆動能力に応じて大きなものとしなければならず、これにより、液晶表示装置全体の消費電力も大きなものとなる。ところで、Ｄ／Ａ変換器２０３の出力バッファ３０２から見た負荷としての表示領域１０４は、簡単なモデルでは、図６に示すようにコンデンサと抵抗とが直列に接続されてなる回路すなわちＣＲ負荷として扱うことができる。このため、定電圧で表示領域１０４を駆動した場合、駆動対象の画素電極の電位は図７に示すように負の指数関数的に変化する。すなわち、ＣＲ負荷としての表示領域１０４に対して充電を行う場合には、出力バッファ３０２による駆動電圧をＶ２とし、そのＣＲ負荷に対する駆動開始前（駆動電圧Ｖ２の印加前）の当該ＣＲ負荷におけるコンデンサの電圧（駆動対象の画素電極の電位に相当し、以下「対象画素電位」という）をＶ１とすると（Ｖ２＞Ｖ１）、対象画素電位Ｖは、駆動開始後、図７（ａ）に示すように変化する。また、充電されているＣＲ負荷としての表示領域１０４の放電を行う場合には、出力バッファ３０２による駆動電圧をＶ４とし、そのＣＲ負荷に対する駆動開始前の当該ＣＲ負荷におけるコンデンサの電圧である対象画素電位をＶ３とすると（Ｖ４＜Ｖ３）、対象画素電位Ｖは、駆動開始後、図７（ｂ）に示すように変化する。したがって、充電の場合にも放電の場合にも、出力バッファ３０２とＣＲ負荷との間に流れる電流は、時間の経過に従って減少していく。よって、出力バッファ３０２の駆動能力を、対象画素に対する１回の駆動期間（充電期間または放電期間）のうち後半において低くしても、実質的には、駆動能力はほとんど低下しないと考えられる。
【００２８】
本実施形態では、この点に着目し、各駆動期間において駆動開始後の所定の時点以降で出力バッファのバイアス電流を駆動開始時よりも小さくすることにより、実質的に駆動能力を低下させることなく、出力バッファ自体の消費電力の低減を図っている。
【００２９】
図８は、このような本実施形態におけるＤ／Ａ変換器２０３の出力バッファ３０３の構成を示す回路図である。この構成では、バイアス回路３１０は従来例（図５）と同様であるが、出力バッファ３０３において駆動電圧Ｖｏｕｔ（アナログビデオ信号ＡＶに相当）を生成するためのＣＭＯＳ回路が、互いに並列に接続された４個のＰｃｈトランジスタＱＰ０〜ＱＰ３と、互いに並列に接続された４個のＮｃｈトランジスタＱＮ０〜ＱＮ３とからなる。ここで、４個のＰｃｈトランジスタＱＰ０〜ＱＰ３の全てまたは４個のＮｃｈトランジスタＱＮ０〜ＱＮ３の全てをアクティブ（動作状態）にすることで、従来例の場合と同等の駆動能力を有するように（従来例の場合のバイアス電流と同量のバイアス電流が流れるように）、ＰｃｈトランジスタＱＰ０〜ＱＰ３およびＮｃｈトランジスタＱＮ０〜ＱＮ３のサイズ（特性）が設定されている。そして、上記ＣＭＯＳ回路のＰｃｈトランジスタのゲート端子に供給すべき電圧としてバイアス回路３１０から出力されるバイアス電圧Ｖａ１は、ＰｃｈトランジスタＱＰ０のゲート端子に直接に与えられるが、他のＰｃｈトランジスタＱＰ１〜ＱＰ３には切換スイッチＳＰ１〜ＳＰ３をそれぞれ介して与えられる。これらの切換スイッチＳＰ１〜ＳＰ３は後述のＰｃｈ制御信号ＳＰｏｎによって切り換えられ、これにより、各ＰｃｈトランジスタＱＰ１〜ＱＰ３のゲート端子には、Ｐｃｈ制御信号ＳＰｏｎがハイレベル（Ｈレベル）のときにバイアス電圧Ｖａ１が与えられ、Ｐｃｈ制御信号ＳＰｏｎがローレベル（Ｌレベル）のときに電源ラインＶＣＣの電圧（Ｈレベル）が与えられる。したがって、Ｐｃｈ制御信号ＳＰｏｎがＨレベルのときには、ＰｃｈトランジスタＱＰ０〜ＱＰ３の全てがバイアス電圧Ｖａ１に基づいて動作（線形動作）するが、Ｐｃｈ制御信号ＳＰｏｎがＬレベルのときには、ＰｃｈトランジスタＱＰ０のみがバイアス電圧Ｖａ１に基づいて動作し、他のＰｃｈトランジスタＱＰ１〜ＱＰ３はオフ状態（非動作状態）となる。
【００３０】
また、上記ＣＭＯＳ回路のＮｃｈトランジスタのゲート端子に供給すべき電圧としてバイアス回路３１０から出力されるバイアス電圧Ｖａ２は、ＮｃｈトランジスタＱＮ０のゲート端子に直接に与えられるが、他のＮｃｈトランジスタＱＮ１〜ＱＮ３には切換スイッチＳＮ１〜ＳＮ３をそれぞれ介して与えられる。これらの切換スイッチＳＮ１〜ＳＮ３は後述のＮｃｈ制御信号ＳＮｏｎによって切り換えられ、これにより、各ＮｃｈトランジスタＱＮ１〜ＱＮ３のゲート端子には、Ｎｃｈ制御信号ＳＮｏｎがＨレベルのときにバイアス電圧Ｖａ２が与えられ、Ｎｃｈ制御信号ＳＮｏｎがＬレベルのときに接地レベル（Ｌレベル）が与えられる。したがって、Ｎｃｈ制御信号ＳＮｏｎがＨレベルのときには、ＮｃｈトランジスタＱＮ０〜ＱＮ３の全てがバイアス電圧Ｖａ２に基づいて動作（線形動作）するが、Ｎｃｈ制御信号ＳＮｏｎがＬレベルのときには、ＮｃｈトランジスタＱＮ０のみがバイアス電圧Ｖａ２に基づいて動作し、他のＰｃｈトランジスタＱＮ１〜ＱＮ３はオフ状態（非動作状態）となる。
【００３１】
上記のように構成された出力バッファ３０３は、電圧フォロアを用いて図９に示すように表現することができる。この出力バッファ３０３には、入力電圧Ｖｉｎとしてのアナログビデオ信号ＡＶＲの他に、出力バッファ３０３におけるＰｃｈトランジスタＱＰ１〜ＱＰ３を既述のように制御するＰｃｈ制御信号ＳＰｏｎ、および、ＮｃｈトランジスタＱＮ１〜ＱＮ３を既述のように制御するＮｃｈ制御信号ＳＮｏｎが入力される。これらＰｃｈ制御信号ＳＰｏｎおよびＮｃｈ制御信号ＳＮｏｎは、各駆動期間（１画素についての画素値書き込みのための充電期間又は放電期間）において駆動能力を低減するのに適切な時点として予め設定された時点を指示する信号として、タイミングジェネレータ２０１によって生成される。すなわち、表示領域１０４（対象画素容量）に印加すべき電圧が、現時点で対象画素容量に加わっている電圧よりも高ければ充電期間であると見なされ、充電期間ではタイミングジェネレータ２０１により、図１０（ａ）に示すようにＰｃｈ制御信号ＳＰｏｎは、充電開始時にはＨレベルとなり、その充電開始後の所定時点ｔ１ａでＬレベルへと変化し、その後、その充電期間中はＬレベルに維持される。一方、Ｎｃｈ制御信号ＳＮｏｎは、充電期間中、Ｌレベルに維持される。ここで、時刻ｔ＝０からｔ＝ｔ２ａまでが充電期間であり、時刻ｔ＝ｔ１ａは駆動能力を低減するのに適切な時点として上記のように予め設定された時点である。また、表示領域１０４（対象画素容量）に印加すべき電圧が、現時点で対象画素容量に加わっている電圧よりも低ければ放電期間であると見なされ、放電期間ではタイミングジェネレータ２０１により、図１０（ｂ）に示すようにＮｃｈ制御信号ＳＮｏｎは、放電開始時にはＨレベルとなり、その放電開始後の所定時点ｔ１ｂでＬレベルへと変化し、その後、その放電期間中はＬレベルに維持される。一方、Ｐｃｈ制御信号ＳＰｏｎは、放電期間中、Ｌレベルに維持される。ここで、時刻ｔ＝０からｔ＝ｔ２ｂまでが放電期間であり、時刻ｔ＝ｔ１ｂは駆動能力を低減するのに適切な時点として上記のように予め設定された時点である。なお、本実施形態では、上記のようなＰｃｈ制御信号ＳＰｏｎおよびＮｃｈ制御信号ＳＮｏｎがタイミングジェネレータ２０１によって生成され、後述のようにこれらＰｃｈ制御信号ＳＰｏｎおよびＮｃｈ制御信号ＳＮｏｎによって出力バッファ３０３のバイアス電流が変化するので、タイミングジェネレータ２０１はバイアス電流制御手段として機能する。
【００３２】
本実施形態では、図１０（ａ）（ｂ）に示すように、充電期間か放電期間かに応じてＰｃｈ制御信号ＳＰｏｎまたはＮｃｈ制御信号ＳＮｏｎのいずれかのレベルが制御され、充電期間か放電期間かは、上述のように、表示領域１０４（対象画素容量）に印加すべき電圧が現時点で対象画素容量に加わっている電圧よりも高いか否かにより判断される。この判断のためには、例えば液晶コントローラ１０１内にメモリを内蔵し、前フレーム期間で各画素容量に印加された電圧をそのメモリに記憶させておけばよい。また、液晶表示装置では、液晶層への印加電圧の極性を１ソースバスライン毎に反転させる方式（ソース反転方式）、または、１ゲートバスライン毎に反転させつつ１ソースバスライン毎にも反転させる方式（ドット反転方式）が採用されている場合が多いが、この場合にはＰｃｈ制御信号ＳＰｏｎのレベルとＮｃｈ制御信号ＳＮｏｎのレベルとを交互に制御すればよい。
【００３３】
＜１．４　出力バッファの動作＞
ＣＲ負荷としての表示領域１０４を定電圧で駆動すると、既述のように、放電時には対象画素電位Ｖが図７（ａ）に示すように変化し、時間の経過に従って充電電流が減少するので、必要とされる駆動能力も時間の経過に従って小さくなっていく。このため、充電期間中の全てで同一の駆動能力を持つと、その駆動能力に応じたバイアス電流が流れるので、出力バッファにおいて無駄に電力を消費することになる。
【００３４】
これに対し本実施形態によれば、充電対象画素の電位Ｖが充電開始後しばらく急峻に上昇する期間であるｔ＝０〜ｔ１ａの期間（図７（ａ）参照）では、図１０（ａ）に示すようにＰｃｈ制御信号ＳＰｏｎがＨレベルとなって、切換スイッチＳＰ１〜ＳＰ３により出力バッファ３０３における４個のＰｃｈトランジスタＱＰ０〜ＱＰ３がバイアス電圧Ｖａ１に基づき線形動作を行う。これにより、ＰｃｈトランジスタＱＰ０のみが動作する場合に比べ、出力コンダクタンスが４倍となるので（ＰｃｈトランジスタＱＰ０〜ＱＰ３の特性（サイズ）は同一であるものとする）、４倍のバイアス電流が流れ、高い駆動能力で表示領域１０４の対象画素容量および配線容量が充電される。ただし本実施形態では、このように４個のＰｃｈトランジスタＱＰ０〜ＱＰ３が全てアクティブとなった場合の駆動能力（バイアス電流）は、既述のように従来例における駆動能力（バイアス電流）と同じである。その後、充電が相当程度に進行した時刻ｔ＝ｔ１ａにおいて、Ｐｃｈ制御信号ＳＰｏｎがＬレベルへと変化して、切換スイッチＳＰ１〜ＳＰ３により出力バッファ３０３における３個のＰｃｈトランジスタＱＰ１〜ＱＰ３がオフ状態となり、ＰｃｈトランジスタＱＰ０のみがバイアス電圧Ｖａ１によって線形動作を行う（図８参照）。その結果、バイアス電流が充電開始時の１／４となり、出力バッファ３０３自体の消費電力が格段に低減される。このとき出力バッファ３０３の駆動能力も低下するが、この時点では、表示領域１０４に供給すべき充電電流は小さくなっているので駆動能力低下は問題とならず、実質的に表示領域１０４での表示に影響を与えない。なお、ＮｃｈトランジスタＱＮ０〜ＱＮ３は充電電流には関与しないので、図１０（ａ）に示すように充電期間中の全てにおいて、Ｎｃｈ制御信号ＳＮｏｎはＬレベルであって４個のＮｃｈトランジスタＱＮ０〜ＱＮ３のうちＱＮ１〜ＱＮ３はオフ状態であり、ＱＮ０のみが動作している。この点も、出力バッファ３０３の消費電力の削減に寄与する。
【００３５】
また本実施形態によれば、放電対象画素の電位Ｖが放電開始後しばらく急峻に下降する期間であるｔ＝０〜ｔ１ｂの期間（図７（ｂ）参照）では、図１０（ｂ）に示すようにＮｃｈ制御信号ＳＮｏｎがＨレベルとなって、切換スイッチＳＮ１〜ＳＮ３により出力バッファ３０３における４個のＮｃｈトランジスタＱＮ０〜ＱＮ３がバイアス電圧Ｖａ２に基づき線形動作を行う（図８参照）。これにより、ＮｃｈトランジスタＱＮ０のみが動作する場合に比べて出力コンダクタンスが４倍となるので（ＮｃｈトランジスタＱＮ０〜ＱＮ３の特性（サイズ）は同一であるものとする）、４倍のバイアス電流が流れ、表示領域１０４の対象画素容量および配線容量に蓄積されていた電荷が高い駆動能力で放電される。ただし本実施形態では、このように４個のＮｃｈトランジスタＱＮ０〜ＱＮ３が全てアクティブとなった場合の駆動能力（バイアス電流）は、既述のように従来例における駆動能力（バイアス電流）と同じである。その後、その放電が相当程度に進行した時刻ｔ＝ｔ１ｂにおいて、Ｎｃｈ制御信号ＳＮｏｎがＬレベルへと変化し、切換スイッチＳＮ１〜ＳＮ３により出力バッファ３０３における３個のＮｃｈトランジスタＱＮ１〜ＱＮ３がオフ状態となり、ＮｃｈトランジスタＱＰ０のみがバイアス電圧Ｖａ２に基づき線形動作を行う。その結果、バイアス電流が充電開始時の１／４となり、出力バッファ３０３自体の消費電力が格段に低減される。このとき出力バッファ３０３の駆動能力も低下するが、この時点では、表示領域１０４からの放電電流は小さくなっているので駆動能力低下は問題とはならず、実質的に表示領域１０４の表示に影響を与えない。なお、ＰｃｈトランジスタＱＰ０〜ＱＰ３は放電電流には関与しないので、図１０（ｂ）に示すように放電期間中の全てにおいて、Ｐｃｈ制御信号ＳＰｏｎはＬレベルであって４個のＰｃｈトランジスタＱＰ０〜ＱＰ３のうちＱＰ１〜ＱＰ３はオフ状態であり、ＱＰ０のみが動作している。この点も、出力バッファ３０３の消費電力の削減に寄与する。
【００３６】
このようにして本実施形態によれば、充電時における対象画素電位Ｖは図１１（ａ）において点線で示すように変化すると共に、放電時における対象画素電位Ｖは図１１（ｂ）において点線で示すように変化し、表示領域１０４の表示への影響を抑えつつバイアス電流（駆動能力）を変化させることで消費電力を削減することができる。なお、図１１（ａ）において、実線の曲線は従来の出力バッファ３０２を使用した場合の電位変化を示しており、１点鎖線の曲線は、４個のＰｃｈトランジスタＱＰ０〜ＱＰ３を同時に動作させたときの駆動能力が従来例（図５）におけるＰｃｈトランジスタＱＰの駆動能力よりも若干大きい場合の電位変化を示している。図１１（ｂ）における実線の曲線、点線の曲線、１点鎖線の曲線についても、ＰｃｈトランジスタとＮｃｈトランジスタとの違いを除けば同様である。１点鎖線の曲線のような電位変化が得られる構成の場合においても、出力バッファ３０３の消費電力が従来例よりも削減されるように４個のＰｃｈトランジスタＱＰ０〜ＱＰ３および４個のＮｃｈトランジスタＱＮ０〜ＱＮ３のサイズ（駆動能力）を設定することは可能である。
【００３７】
＜１．５　第１の実施形態の効果＞
上記実施形態によれば、各画素に対する駆動期間である各画素容量の充電期間または放電期間において充電または放電が相当程度に進行した時点ｔ１ａまたはｔ１ｂでＤ／Ａ変換器２０３における出力バッファ３０３の出力コンダクタンスを変化させることにより、大きな駆動能力を必要としない期間でバイアス電流が低減される。これにより、表示領域１０４の表示への影響を抑えつつ、Ｄ／Ａ変換器２０３における出力バッファ３０３の消費電力を削減することができる。したがって、本実施形態は、駆動回路の消費電力における出力バッファの消費電力の占める割合の大きい液晶表示装置において省電力化を図る上で有効である。
【００３８】
＜１．６　第１の実施形態の変形例＞
＜１．６．１　第１の変形例＞
次に、上記第１の実施形態の第１の変形例について説明する。
表示領域に表示する画像を静止画に限定した場合、以下の方法で、駆動能力を落す時点すなわちバイアス電流を低減する時点を自動的に決定することができる。液晶表示装置では液晶の劣化を防ぐため、ソースバスラインには、対向電極の電圧に対し、フレーム毎に逆極性の電圧が印加される。すなわち、図１２に示すように、静止画の場合、第ｎフレームに対して第ｎ＋１フレームは、極性反転の中心に対して上下反転した電圧が印加される。ここで、表示領域１０４は極性反転の中心に近いほど明るく表示するノーマリホワイトの表示領域であるものとすると、第ｎ＋１で印加すべき電圧、すなわち第ｎフレームと第ｎ＋１フレームとの電位差は、明るく表示する画素ほど小さくなる（ＶＳｎ＜ＶＳｎ＋１＜ＶＳｎ＋２）。よって、明るく表示する画素ほど駆動能力を落す時点を早めに設定すれば、更に出力バッファの消費電力を削減することができる。なお、この点は、図１２に示すように共通電極の電位が固定の場合のみならず、駆動に必要な電圧を低くするために共通電極の電位を正極性用電位と負極性用電位との２種類の電位の間で切り換える構成の場合においても同様である。
【００３９】
このような本変形例では、駆動しようとする画素をどの程度明るく表示すべきかを示す情報に基づきＰｃｈ制御信号ＳＰｏｎおよびＮｃｈ制御信号ＳＮｏｎが生成されることになる（図１０参照）。このため、Ｐｃｈ制御信号ＳＰｏｎおよびＮｃｈ制御信号ＳＮｏｎを生成するタイミングジェネレータ２０１にその情報を伝える必要がある。これには、例えば、液晶コントローラ１０１においてホストインタフェース２０２とＤ／Ａ変換器２０３との間に図１３に示すようなデータ分岐回路２１０を設け、デジタルビデオ信号ＤＶ２の上位２ビットであるＤＶ２ｍｓｂ２（３ｂｉｔ以上でもよい）をタイミングジェネレータ２０１に送る構成とすればよい。この場合、タイミングジェネレータ２０１は、このＤＶ２ｍｓｂ２の値によって、駆動能力（バイアス電流）を落とす時点として４つの異なる時点を設定することができる。したがって、表示領域１０４の駆動対象画素への印加電圧に応じて、駆動能力を落とす時点を４つの時点から選択することができるので、表示領域１０４の表示への影響を抑えつつ、より効果的に消費電力を削減することができる。
【００４０】
＜１．６．２　第２の変形例＞
次に、上記第１の実施形態の第２の変形例について説明する。
本変形例では、図８の出力バッファに代えて図１４に示す構成の出力バッファが使用される。第１の実施形態における出力バッファ３０３では、出力段のＣＭＯＳ回路において並列に接続されるトランジスタの数を変えて出力コンダクタンスを変更することによりバイアス電流（駆動能力）を制御していたが、この変形例における出力バッファでは、ＰｃｈトランジスタＱＰおよびＮｃｈトランジスタＱＮのゲート端子に与えられるバイアス電圧（ＱＰ，ＮＰの動作点）を変えることによりバイアス電流（駆動能力）を制御している。すなわち、バイアス回路３１０および出力段のＣＭＯＳ回路は従来例（図５）と同様であるが、ＰｃｈトランジスタＱＰのゲート端子は第１の可変抵抗ＶＲ１を介して電源ラインＶＣＣに接続されると共に第２の可変抵抗ＶＲ２を介して接地されており、ＮｃｈトランジスタＱＮのゲート端子は第３の可変抵抗ＶＲ３を介して電源ラインＶＣＣに接続されると共に第４の可変抵抗ＶＲ４を介して接地されている。このような出力バッファにおいて、例えば、第１の実施形態におけるＰｃｈ制御信号ＳＰｏｎで可変抵抗ＶＲ１およびＶＲ２を制御することにより、充電期間における既述の時点ｔ１ａでバイアス電流を低減し、第１の実施形態におけるＮｃｈ制御信号ＳＮｏｎで可変抵抗ＶＲ３およびＶＲ４を制御することにより、放電期間における既述の時点ｔ１ｂでバイアス電流を低減する構成とすることが可能であり、このような構成によれば、第１の実施形態と同様の効果を得ることができる。
【００４１】
＜１．６．３　その他の変形例＞
上記第１の実施形態では、図８に示すように、出力バッファ３０３において、動作／非動作を制御できる３個のＰｃｈトランジスタＱＰ１〜ＱＰ３が互いに並列に接続されると共に、動作／非動作を制御できる３個のＮｃｈトランジスタＱＮ１〜ＱＮ３が互いに並列に接続されているが、動作／非動作を制御できるＰｃｈトランジスタおよびＮｃｈトランジスタの個数は３個に限定されるものではなく、２個以下であってもよいし、４個以上であってもよい。また、上記第１の実施形態では、１画素に対する駆動期間（充電期間または放電期間）において出力コンダクタンスを２段階（１個のＰｃｈまたはＮｃｈトランジスタが動作している状態と、４個のＰｃｈまたはＮｃｈトランジスタが動作している状態との２段階）に変化させているが、Ｐｃｈ制御信号ＳＰｏｎおよびＮｃｈ制御信号ＳＮｏｎの種類を増やして切換スイッチＳＰ１〜ＳＰ３，ＳＮ１〜ＳＮ３を異なるタイミングで制御することにより、３段階以上に出力コンダクタンスを変化させる構成としてもよい。このようにすれば、出力バッファ３０３の消費電力削減のためのバイアス電流すなわち駆動能力の制御をよりきめ細かく行うことができる。
【００４２】
また、上記実施形態では、出力バッファ３０３は、Ｐｃｈ制御信号ＳＰｏｎおよびＮｃｈ制御信号ＳＮｏｎがＬレベルとなってもＰｃｈトランジスタＱＰ０とＮｃｈトランジスタＱＮ０とは常に動作するように構成されているが、全てのＰｃｈトランジスタおよびＮｃｈトランジスタにつき動作／非動作を制御できるように、ＰｃｈトランジスタＱＰ０とＮｃｈトランジスタＱＮ０についても切換スイッチを設ける構成としてもよい。この場合、駆動対象となる画素容量の充電または放電が十分に進んだ時点（ｔ１ａまたはｔ１ｂに相当する時点）で全てのＰｃｈトランジスタおよびＮｃｈトランジスタを非動作状態（オフ状態）とすることにより、上記時点以降においてバイアス電流が流れない状態となり、消費電力を上記第１の実施形態よりも削減することができる。
【００４３】
さらに、上記第１の実施形態では、点順次駆動を前提としているが、線順次駆動の場合においても、データ線としてのソースバスラインにアナログ電圧を印加するための出力バッファが使用されるので、この出力バッファを上記第１の実施形態や変形例と同様の構成とすることができる。そして、そのような構成により、表示領域での表示への影響を抑えつつ、出力バッファにおけるバイアス電流もしくは駆動能力を変えることにより、出力バッファの消費電力を低減することができる。
【００４４】
＜２．第２の実施形態＞
上記第１の実施形態では、出力バッファ３０３のバイアス電流を低下させる時点（ｔ１ａ，ｔ１ｂ）は予め決められているが、各駆動期間（充電期間または放電期間）において充電電流または放電電流の値が所定値よりも小さくなる時点を検出し、その検出結果に基づきバイアス電流を低下させるようにしてもよい。以下、このような出力バッファを使用する液晶表示装置を第２の実施形態として説明する。なお、本実施形態では、出力バッファの構成が異なり、Ｐｃｈ制御信号ＳＰｏｎおよびＮｃｈ制御信号ＳＮｏｎを必要としない点を除けば、他の構成は上記第１の実施形態と同様であるので、同一部分には同一の参照符号を付して詳しい説明を省略する。
【００４５】
図１５は、このように電流値に基づきバイアス電流切換時点を検出する出力バッファの構成例を示す回路図である。図１５では、充電期間においてバイアス電流切換時点を検出するための構成のみが示されているが、放電期間においてバイアス電流切換時点を検出するための構成は、図１５と下記の説明から明らかであるので、当該構成についての図示や説明を省略する。
【００４６】
図１５に示した出力バッファは、コレクタが電源ラインＶＤＤ１に接続されたバイポーラトランジスタＱ１と、エミッタが接地ラインＶＳＳ１に接続されたバイポーラトランジスタＱ２とからなる出力段を備え、トランジスタＱ１のエミッタとトランジスタＱ２のコレクタとが接続され、その接続点（以下「出力接続点」という）の電圧が出力電圧Ｖｏｕｔとなっている。この出力電圧Ｖｏｕｔは、電流検出抵抗Ｒｄｅｔを介して出力バッファから出力され、アナログビデオ信号ＡＶとしてソースドライバ１０２を経て表示領域１０４（ソースバスライン）に供給される。
【００４７】
また、この出力バッファは、トランジスタＱ１，Ｑ２を動作させるためのベース電流をスイッチＳＢ１，ＳＢ２をそれぞれ介して供給するバイアス回路４１０と、出力電圧Ｖｏｕｔであるアナログビデオ信号ＡＶで表示領域１０４の画素容量および配線容量を充電するための充電電流Ｉ１が所定値よりも低下したか否かを検出するコンパレータ４１２とを備えている。電流検出抵抗Ｒｄｅｔの一端は、上記出力接続点に接続され、他端はコンパレータ４１２の非反転入力端子に接続されている。また、上記出力接続点は抵抗Ｒ１を介してコンパレータ４１２の反転入力端子に接続され、この反転入力端子は抵抗Ｒ２を介して接地されている。抵抗Ｒ１とＲ２とで出力電圧Ｖｏｕｔが分圧されることにより閾値としての電圧Ｖｔｈが生成され、充電電流Ｉ１に対応する電圧である電流検出抵抗Ｒｄｅｔの上記他端の電圧Ｖｄｅｔが、コンパレータ４１２により閾値電圧Ｖｔｈと比較される。
【００４８】
さらに、この出力バッファは、排他的ＮＯＲゲート（ＥＸ−ＮＯＲゲート）４１４とインバータ４１３とからなる回路であってコンパレータ４１２の出力信号Ｓｄｅｔの変化（ＬレベルからＨレベルへの変化およびその逆の変化）を検出する回路と、その回路の出力信号がクロック端子に入力されるＤフリップフロップ４１６とを備えている。このＤフリップフロップ４１６のＤ入力端子は接地され、Ｑ出力信号は、トランジスタＱ１およびＱ２へのベース電流の供給を制御するスイッチＳＢ１およびＳＢ２を制御する。Ｑ出力信号がＨレベルのときスイッチＳＢ１およびＳＢ２はオンされてトランジスタＱ１およびＱ２は動作状態となり、Ｑ出力信号がＬレベルのときスイッチＳＢ１およびＳＢ２はオフされてトランジスタＱ１およびＱ２は非動作（オフ状態）となる。このＤフリップフロップ４１６のＰＲ（プリセット）端子には、１つの画素容量の充電開始毎（駆動開始毎）に上記スイッチＳＢ１およびＳＢ２を初期状態であるオンされている状態に戻すために、ドットクロックとしてのソースドライバ用クロック信号ＳＣＬＫまたはこのクロック信号ＳＣＬＫから派生したパルス信号が入力される。上記スイッチＳＢ１およびＳＢ２をオンする期間すなわち出力バッファから充電電流を供給する期間がクロック信号ＳＣＬＫのパルス幅（Ｈレベルの期間）よりも短くなる可能性がある場合には、そのクロック信号ＳＣＬＫ自身よりも、それから派生した信号であってＨレベルの期間のより短い信号をＰＲ端子に与えるのが好ましい。
【００４９】
上記のような本実施形態による出力バッファによれば、図１６に示すように充電開始後、時間の経過に従って充電電流Ｉ１が減少し、その充電電流Ｉ１に対応する電流検出抵抗Ｒｄｅｔの上記他端の電圧Ｖｄｅｔが閾値電圧Ｖｔｈよりも高くなるか又は閾値電圧Ｖｔｈよりも低くなれば（すなわち閾値電圧Ｖｔｈを横切れば）、１個のパルスがＤフリップフロップ４１６のクロック端子に入力される。これにより、図１６においてｔｓ１で示されるような時点でＤフリップフロップ４１６のＱ出力端子はＬレベルへと変化し、上記スイッチＳＢ１およびＳＢ２がオフされ、トランジスタＱ１およびＱ２は非動作状態（オフ状態）となる。その結果、１画素に対する充電期間において上記時点ｔｓ１以降では出力バッファから表示領域１０４へは充電電流が供給されない。しかし、上記時点ｔｓ１では当該画素容量が十分に充電されているように上記閾値電圧Ｖｔｈ（抵抗Ｒ１とＲ２とによる分圧比）を設定することにより、上記時点ｔｓ１以降で充電電流の供給が停止されても表示上問題が生じないようにすることができる。
【００５０】
このような本実施形態によれば、電源ラインＶＤＤ１からトランジスタＱ１およびＱ２を介して接地ラインＶＳＳ１へと流れるバイアス電流は、１画素に対する充電期間において上記時点ｔｓ１以降すなわち当該画素容量が十分に充電された時点以降では流れなくなる。したがって、上記実施形態と同様、表示領域１０４の表示への影響を抑えつつ、Ｄ／Ａ変換器２０３における出力バッファの消費電力を低減することができる。
【００５１】
なお、本実施形態では、１画素に対する充電期間において出力バッファから充電電流を供給する期間と供給を停止する期間とが分離されるが、その充電電流の供給停止期間（上記時点ｔｓ１以降の期間）において、トランジスタＱ１、Ｑ２を完全に非動作状態（オフ状態）とせずに上記バイアス電流を低減するようにしてもよい。
【００５２】
＜３．その他の実施形態＞
上記では本発明の実施形態やその変形例として液晶表示装置について説明したが、本発明は、これに限定されるものではなく、容量性負荷にアナログ電圧を印加することにより画像を表示する表示装置であれば、他の表示装置にも適用可能である。例えば、有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）パネルを用いた表示装置では、有機ＥＬ素子に流れる電流により輝度を制御することで画像が表示されるが、有機ＥＬパネルにおける各画素形成部が図１７に示すような構成である場合には、データ信号線としてのソースバスラインに画像信号に応じたアナログ電圧を印加することにより画像が表示される。
【００５３】
すなわち、この有機ＥＬパネルは、アクティブマトリクス型の表示装置であって、走査信号線とデータ信号線との交差点に対応して設けられる各画素形成部は、スイッチング用ＴＦＴ５１０と、有機ＥＬ駆動用ＴＦＴ５１２と、有機ＥＬ素子５１４と、コンデンサ５１１とによって構成される。そして、対応交差点を通過する走査信号線によってスイッチング用ＴＦＴ５１０がオンされると、データ信号線の電圧がそのＴＦＴ５１０を介して有機ＥＬ駆動用ＴＦＴ５１２のゲート端子に印加され、そのＴＦＴ５１２のゲート端子とソース端子との間に接続されたコンデンサ５１１がデータ信号によって充電される。この後、走査信号によってスイッチング用ＴＦＴ５１０がオフされても、データ信号の電圧はコンデンサ５１１により保持される。コンデンサ５１１により保持された電圧は、有機ＥＬ駆動用ＴＦＴ５１２によって電流に変換される。すなわち、データ信号として容量性負荷に印加されたアナログ電圧が電流に変換される。この電流によって有機ＥＬ素子５１４の輝度が制御されることにより、画像が表示される。したがって、有機ＥＬ素子を用いた表示装置であっても、図１７に示すような電圧制御型の構成とすることにより、本発明を適用することができる。
【００５４】
なお、表示パネルの実際の駆動状態において、隣接する充電期間または放電期間における駆動電圧に大きな差がない場合には、表示に対する影響を抑えつつ出力バッファのバイアス電流を低減させた状態すなわち駆動能力を低下させた状態を長く維持することが可能となる。このため、そのような場合には、本発明による出力バッファの消費電力の削減効果はより大きなものとなる。
【００５５】
【発明の効果】
第１の発明によれば、表示部の容量性負荷の充電期間または放電期間中に出力バッファのバイアス電流を変化させることができるので、出力バッファに必要とされる駆動能力に応じてバイアス電流を変えることにより、バイアス電流が固定されていた従来に比べ出力バッファの消費電力を削減することができる。
【００５６】
第２の発明によれば、互いに並列に接続された複数個のトランジスタのうち動作状態のトランジスタの個数を変えて出力コンダクタンスを変化させることにより、出力バッファに必要とされる駆動能力に応じてバイアス電流を変えることができるので、出力バッファの消費電力の削減が可能となる。
【００５７】
第３の発明によれば、トランジスタの動作点を変えることにより、出力バッファに必要とされる駆動能力に応じてバイアス電流を変えることができるので、出力バッファの消費電力の削減が可能となる。
【００５８】
第４の発明によれば、充電期間または放電期間において予め決められた時点以降で出力バッファのバイアス電流が充電期間または放電期間の開始時の値よりも小さい値となるので、表示部の容量性負荷の充放電電流が少なくなって必要とされる駆動能力が低下した時点以降でバイアス電流を低減することができる。このため、表示部における表示に対する影響を抑えつつ出力バッファの消費電力を削減することが可能となる。
【００５９】
第５の発明によれば、充電期間または放電期間において入力画像信号に基づき決定される時点以降で出力バッファのバイアス電流が充電期間または放電期間の開始時の値よりも小さい値となるので、表示部の容量性負荷の充放電電流が少なくなって必要とされる駆動能力が低下した時点以降でバイアス電流を低減することができる。このため、表示部における表示に対する影響を抑えつつ出力バッファの消費電力を削減することが可能となる。
【００６０】
第６の発明によれば、充電期間または放電期間において出力バッファと容量性負荷との間に流れる充放電電流に基づき決定される時点以降でバイアス電流が充電期間または放電期間の開始時の値よりも小さい値となるので、表示部の容量性負荷の充放電電流が少なくなって必要とされる駆動能力が低下した時点以降でバイアス電流を低減することができる。このため、表示部における表示に対する影響を抑えつつ出力バッファの消費電力を削減することが可能となる。
【００６１】
第７の発明によれば、充電期間または放電期間においてバイアス電流を低減すべき時点として決定された時点以降でバイアス電流が全く流れなくなるので、出力バッファの消費電力をより削減することができる。
【００６２】
第８の発明によれば、上記第１の発明と同様の効果を奏する。
【００６３】
第９の発明によれば、上記第１の発明と同様の効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。
【図２】第１の実施形態における表示領域を構成する画素形成部の構成を示す回路図である。
【図３】第１の実施形態における液晶コントローラの構成を示すブロック図である。
【図４】液晶コントローラで使用されるＤ／Ａ変換器の従来例の構成を示す回路図である。
【図５】上記Ｄ／Ａ変換器の従来例における出力バッファの構成を示す回路図である。
【図６】液晶表示装置における駆動回路から見た負荷としての表示領域のモデルを示す回路図である。
【図７】ＣＲ負荷としての表示領域を定電圧駆動する場合の駆動対象の画素電極電位の変化を示す図である。
【図８】第１の実施形態におけるＤ／Ａ変換器の出力バッファの構成を示す回路図である。
【図９】第１の実施形態におけるＤ／Ａ変換器の出力バッファを電圧フォロアを用いて表現した図である。
【図１０】第１の実施形態における出力バッファの動作を説明するためのタイミングチャートである。
【図１１】第１の実施形態における出力バッファの動作を説明するための波形図である。
【図１２】第１の実施形態の第１の変形例の原理を説明するための信号波形図である。
【図１３】上記第１の変形例において使用されるデータ分岐回路を示す図である。
【図１４】第１の実施形態の第２の変形例における出力バッファの構成を示す回路図である。
【図１５】本発明の第２の実施形態における出力バッファの構成を示す回路図である。
【図１６】第２の実施形態における出力バッファの動作を説明するための波形図である。
【図１７】有機ＥＬパネルを用いた表示装置への本発明の適用を説明するための回路図である。
【符号の説明】
１０１　　…液晶コントローラ
１０２　　…ソースドライバ
１０４　　…表示領域
１０６　　…薄膜トランジスタ（ＴＦＴ）
１０７　　…画素電極
１０８　　…電荷保持容量
２０１　　…タイミングジェネレータ
２０３　　…Ｄ／Ａ変換器
３０３　　…出力バッファ
３１０　　…バイアス回路
ＡＶ　　　　　　…アナログビデオ信号
Ｓ１〜Ｓｎ　　　…ソースバスライン
ＱＰ０〜ＱＰ３　…Ｐチャネルトランジスタ
ＱＮ０〜ＱＮ３　…Ｎチャネルトランジスタ
ＳＰ１〜ＳＰ３　…切換スイッチ（Ｐチャネル側）
ＳＮ１〜ＳＮ３　…切換スイッチ（Ｎチャネル側）
ＳＰｏｎ　　　　…Ｐｃｈ制御信号
ＳＮｏｎ　　　　…Ｎｃｈ制御信号
【図１】
2004117742.tif 000003
【図２】
2004117742.tif 000004
【図３】
2004117742.tif 000005
【図４】
2004117742.tif 000006
【図５】
2004117742.tif 000007
【図６】
2004117742.tif 000008
【図７】
2004117742.tif 000009
【図８】
2004117742.tif 000010
【図９】
2004117742.tif 000011
【図１０】
2004117742.tif 000012
【図１１】
2004117742.tif 000013
【図１２】
2004117742.tif 000014
【図１３】
2004117742.tif 000015
【図１４】
2004117742.tif 000016
【図１５】
2004117742.tif 000017
【図１６】
2004117742.tif 000018
【図１７】
2004117742.tif 000019