(57)【要約】【課題】本発明の目的は、第１基板上に薄膜トランジスタ４４を形成し、第２基板上に配線を形成し、第１基板上から薄膜トランジスタ４４をひとつ以上含む素子チップ４５を剥離し、第２基板上へ転写する、薄膜トランジスタ型表示装置において、素子チップ４５のサイズを削減し、製造コストを低減することである。【解決手段】薄膜トランジスタ４４のパターニング工程で、ホログラフィック露光や追尾フォーカスシステムを用い、１．０μｍ以下の設計ルールを用い、素子チップ４５の配線として、多結晶シリコン層４１と第１の金属層４２のみを用いる。【選択図】  図４
2004235241.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上に薄膜トランジスタを形成し、第２基板上に配線を形成し、前記第１基板上から前記薄膜トランジスタをひとつ以上含む素子チップを剥離し、前記第２基板上へ転写する、薄膜トランジスタ型表示装置において、
前記薄膜トランジスタのパターニング工程で、ホログラフィック露光を用いることを特徴とする、薄膜トランジスタ型表示装置。
【請求項２】
第１基板上に薄膜トランジスタを形成し、第２基板上に配線を形成し、前記第１基板上から前記薄膜トランジスタをひとつ以上含む素子チップを剥離し、前記第２基板上へ転写する、薄膜トランジスタ型表示装置において、
前記薄膜トランジスタのパターニング工程で、追尾フォーカスシステムを用いることを特徴とする、薄膜トランジスタ型表示装置。
【請求項３】
請求項１または２記載の薄膜トランジスタ型表示装置において、
前記薄膜トランジスタのパターニング工程で、１．０μｍ以下の設計ルールを用いることを特徴とする、薄膜トランジスタ型表示装置。
【請求項４】
請求項１または２記載の薄膜トランジスタ型表示装置において、
前記素子チップの配線として、多結晶シリコン層と第１の金属層のみを用いることを特徴とする、薄膜トランジスタ型表示装置。
【請求項５】
第１の基板上に形成された機能素子を第２の基板に転写する工程を含む薄膜素子の製造方法であって、
前記第１の基板上に、所定のエネルギ付与によって剥離を生じる剥離層を介して前記機能素子を所定の形状となるように形成する工程と、
前記機能素子の領域に相当する前記剥離層の該当部分に前記エネルギを付与して剥離を生ぜしめ、少なくとも１つの前記素子チップを前記第２の基板に転写する工程と、を有し、
前記機能素子を所定の形状にて形成する工程において、ホログラフィック露光を用いて前記機能素子をパターニングすることを特徴とする薄膜素子の製造方法。
【請求項６】
前記機能素子は、薄膜トランジスタであることを特徴とする請求項５に記載の薄膜素子の製造方法。
【請求項７】
請求項６に記載の薄膜素子の製造方法にて製造された薄膜トランジスタを備えた薄膜トランジスタ回路基板。
【請求項８】
請求項７に記載の薄膜トランジスタ回路基板を備えた電気光学装置。
【請求項９】
請求項８に記載の電気光学装置を備えた電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ型表示装置、特に、第１基板上に薄膜トランジスタを形成し、第２基板上に配線を形成し、第１基板上から薄膜トランジスタをひとつ以上含む素子チップを剥離し、第２基板上へ転写する、薄膜トランジスタ型表示装置に関する。
【０００２】
【背景技術】
薄膜トランジスタとその間の配線や支持基板を備えた薄膜トランジスタ型表示装置では、薄膜トランジスタは全体の一部分で、それ以外は配線や支持基板である場合が少なくない。この薄膜トランジスタ型表示装置を、薄膜トランジスタと配線や支持基板を一体として同一の製造プロセスを経て製造する場合には、高機能の薄膜トランジスタを作成するための高度で複雑な製造プロセスが必要とされるため、一般的に、製造コストが高額になる。しかしながら、配線や支持基板だけのためには、高度で複雑な製造プロセスは必要とされず、製造コストは安価である。もし、薄膜トランジスタと、配線や支持基板を別個に作成し、必要とされる部分にだけ薄膜トランジスタを配置することができれば、全体として平均すれば、この薄膜トランジスタ型表示装置の製造コストを低減することが可能である。
【０００３】
そこで、第１基板上に薄膜トランジスタを形成し、第２基板上に配線を形成し、第１基板上から薄膜トランジスタをひとつ以上含む素子チップを剥離し、第２基板上へ転写する、薄膜トランジスタ型表示装置が開発されている。この方法によれば、必要とされる部分にだけ薄膜トランジスタを配置することができるので、全体として平均すれば、薄膜トランジスタ型表示装置の製造コストを低減することが可能である。なお、このとき、剥離や転写のプロセスとしては、レーザーアビュレーションや接着剤が用いられる。
【０００４】
図１は、素子チップの剥離転写方法の工程図である。第１基板１１上に、剥離層１２を形成し、その上に薄膜トランジスタ１３や接続パッド１４を形成し、セパレーション１５で分離した素子チップ１６を形成する。第２基板１７上に、配線１８と接続パッド１９を形成し、接着剤１ａを塗布する。第１基板１１と第２基板１７を圧着し、接着剤１ａをフローさせて、素子チップ１６の接続パッド１４と、第２基板１７の接続パッド１９を、電気的に接続する。接着剤１ａは、セパレーション１５のおかげて、隣接する素子チップ１６までフローしてゆくことはない。第１基板１１上から、薄膜トランジスタ１３をひとつ以上含む素子チップ１６を、レーザー１ｂの照射でレーザーアビュレーションにより剥離し、第２基板１７上へ転写する。
【０００５】
図２は、従来の素子チップの平面図である。多結晶シリコン層２１と第１の金属層２２と第２の金属層２３とコンタクトホール２４を用い、薄膜トランジスタ２５をひとつ以上含む素子チップ２６を形成している。ここでは、全レイヤのパターニング工程で、通常のステッパ露光を用い、ライン／スペース／アライメント精度＝５μｍ／５μｍ／５μｍの設計ルールを用いている。薄膜トランジスタ２５は、素子チップ２６内で、有機発光ダイオードの画素回路を形成している。第１の金属層２２と第２の金属層２３というふたつの金属層を用いているのは、現状の薄膜トランジスタ型表示装置では、２次元画像を表示するために横方向と縦方向のバス配線を必要とし、薄膜トランジスタ型表示装置の現実的なサイズを考慮すると、これらのバス配線の時定数や電圧降下を低減するために、低抵抗でなければならないためである。この素子チップ２６の面積は、１５０μｍ×８５μｍ＝１２７５０μｍ２である。
【０００６】
図３は、従来の素子チップの製造方法の工程図である。第１基板３１上に、剥離層３２を形成し、その上に下地絶縁膜３３を形成する。ＳｉＨ４のＰＥＣＶＤやＳｉ２Ｈ６のＬＰＣＶＤなどで非晶質シリコン（ａ−Ｓｉ）層３４を成膜し、レーザー照射３５により結晶化し、パターニングして多結晶シリコン（ｐｏｌｙ−Ｓｉ）層３６を得る。ＴＥＯＳのＰＥＣＶＤやＥＣＲ−ＣＶＤなどでゲート絶縁膜３７を成膜し、イオンインプラやイオンドーピング３８などによりレジストマスク３９を用いてドーパントイオンを選択打込し、ソース・ドレイン領域３ａを形成する。ゲート金属を成膜し、パターニングしてゲート電極３ｂを得る。ふたたび、イオンインプラやイオンドーピング３ｃなどによりゲート電極３ｂを用いてドーパントイオンを選択打込し、微量ドープ領域（ＬＤＤ）３ｄを形成する。層間絶縁膜３ｅを成膜し、コンタクトホール３ｆを開孔する。ソース・ドレイン金属を成膜し、パターニングしてソース・ドレイン電極３ｇを得る。ソース・ドレイン電極３ｇは、同時に、接続パッドとして用いる。これらの工程により、薄膜トランジスタ３ｈを得る。最後に、セパレーション３ｉで分離することにより、素子チップ３ｊを形成する。図３では、１個の素子チップ３ｊしか図示していないが、多数の素子チップ３ｊが配列して存在する。
【０００７】
一方、ホログラフィック露光や追尾フォーカス（ホワイトライトフォーカス：ＷＬＦ）システムという、薄膜トランジスタの製造方法が開発されている。ホログラフィック露光によれば、薄膜トランジスタのパターニング工程で、微細な例えば１．０μｍ以下の設計ルールを用いることが可能である。また、追尾フォーカスシステムによれば、大型基板の表面うねりを補償できるので、均一で高精度に露光することが可能である。（例えば非特許文献参照）
【非特許文献】
Ｔ．  Ｓｈｉｍｏｄａ，  ｅｔ  ａｌ，  Ｔｅｃｈ．  Ｄｉｇ．  ＩＥＤＭ  １９９９，  ２８９、Ｓ．  Ｕｔｓｕｎｏｍｉｙａ，  ｅｔ  ａｌ，  Ｄｉｇ．Ｔｅｃｈ．  Ｐａｐ．  ＳＩＤ  ２０００，  ９１６、Ｔ．  Ｓｈｉｍｏｄａ，  Ｐｒｏｃ．  Ａｓｉａ  Ｄｉｓｐｌａｙ  ／  ＩＤＷ  ’０１，  ３２７、Ｓ．  Ｕｔｓｕｎｏｍｉｙａ，  ｅｔ  ａｌ，  Ｐｒｏｃ．  Ａｓｉａ  Ｄｉｓｐｌａｙ  ／  ＩＤＷ  ’０１，  ３３９、Ｔ．  Ｓｈｉｍｏｄａ，Ｄｉｇ．  Ｔｅｃｈ．  Ｐａｐ．  ＡＭ−ＬＣＤ  ０２，  ５、ｈｔｔｐ：／／ｗｗｗ．ｈｏｌｔｒｏｎｉｃ．ｃｈ
【０００８】
【発明が解決しようとする課題】
第１基板上に薄膜トランジスタを形成し、第２基板上に配線を形成し、第１基板上から薄膜トランジスタをひとつ以上含む素子チップを剥離し、第２基板上へ転写する、薄膜トランジスタ型表示装置においては、必要とされる部分にだけ薄膜トランジスタを配置することができるので、全体として平均すれば、薄膜トランジスタ型表示装置の製造コストを低減することが可能である。このとき、素子チップのサイズは、製造コストに大きく影響する。そこで、本発明の目的は、素子チップのサイズを削減し、製造コストを低減することである。
【０００９】
【課題を解決するための手段】
上記課題を解決するため本発明においては、第１基板上に薄膜トランジスタを形成し、第２基板上に配線を形成し、第１基板上から薄膜トランジスタをひとつ以上含む素子チップを剥離し、第２基板上へ転写する、薄膜トランジスタ型表示装置において、薄膜トランジスタのパターニング工程で、ホログラフィック露光を用いることを特徴とする薄膜トランジスタ型表示装置が提供される。
【００１０】
このような構成によれば、薄膜トランジスタのパターニング工程で、微細な設計ルールを用いることが可能で、素子チップのサイズを削減し、製造コストを低減することが可能となる。
【００１１】
また、本発明においては、第１基板上に薄膜トランジスタを形成し、第２基板上に配線を形成し、第１基板上から薄膜トランジスタをひとつ以上含む素子チップを剥離し、第２基板上へ転写する、薄膜トランジスタ型表示装置において、薄膜トランジスタのパターニング工程で、追尾フォーカスシステムを用いることを特徴とする薄膜トランジスタ型表示装置が提供される。
【００１２】
このような構成によれば、大型基板の表面うねりを補償できるので、均一で高精度に露光することが可能で、素子チップのサイズを削減し、製造コストを低減することが可能となる。
【００１３】
さらに本発明においては、上述の薄膜トランジスタ型表示装置において、薄膜トランジスタのパターニング工程で、１．０μｍ以下の設計ルールを用いることを特徴とする。
【００１４】
このような手段によれば、ホログラフィック露光や追尾フォーカスシステムで、１．０μｍ以下の設計ルールを用い、均一で高精度に露光することが可能で、素子チップのサイズを削減し、製造コストを低減することが可能となる。
【００１５】
また、本発明においては、上述の薄膜トランジスタ型表示装置において、素子チップの配線として、多結晶シリコン層と第１の金属層のみを用いることを特徴とする。
【００１６】
このような構成によれば、ホログラフィック露光や追尾フォーカスシステムで、素子チップのサイズを削減する効果を保ちつつ、製造工程を簡略化することにより、さらに製造コストを低減することが可能となる。
【００１７】
また、上述の課題を解決するため、本発明は、第１の基板上に形成された機能素子を第２の基板に転写する工程を含む薄膜素子の製造方法であって、  前記第１の基板上に、所定のエネルギ付与によって剥離を生じる剥離層を介して前記機能素子を所定の形状となるように形成する工程と、前記機能素子の領域に相当する前記剥離層の該当部分に前記エネルギを付与して剥離を生ぜしめ、少なくとも１つの前記素子チップを前記第２の基板に転写する工程と、を有し、前記機能素子を所定の形状にて形成する工程において、ホログラフィック露光を用いて前記機能素子をパターニングすることを特徴とする。
【００１８】
なお、前記機能素子が薄膜トランジスタであることが好ましい。
【００１９】
また、本発明においては、上記薄膜トランジスタを備えた薄膜トランジスタ回路基板、電気光学装置、電子機器が提供される。
【００２０】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を説明する。なお、転写方法に関する一連の態様に関しては、出願人が開示した、特願２００１−２８２４２３号、特願２００１−２８２４２４号等においても記載されている。
【００２１】
図４は、本発明の実施例の素子チップの平面図である。多結晶シリコン層４１と第１の金属層４２とコンタクトホール４３を用い、薄膜トランジスタ４４をひとつ以上含む素子チップ４５を形成している。ここでは、多結晶シリコン層４１と第１の金属層４２のパターニング工程で、ホログラフィック露光と追尾フォーカスシステムを用い、ライン／スペース＝１μｍ／１μｍの設計ルールを用いている。他レイヤのパターニング工程では、通常のステッパ露光を用い、ライン／スペース＝５μｍ／５μｍの設計ルールを用いている。全レイヤのパターニング工程で、アライメント精度＝５μｍの設計ルールを用いている。薄膜トランジスタ４４は、素子チップ４５内で、有機発光ダイオードの画素回路を形成している。多結晶シリコン層４１と第１の金属層４２のみを用いているが、素子チップ４５は表示装置全体サイズに比べて小さいので、時定数や電圧降下は問題とならない。この素子チップ４５の面積は、１１５μｍ×６９μｍ＝７９３５μｍ２であり、従来の素子チップに比べて、６２％に削減している。
【００２２】
図５は、本発明の実施例の素子チップの製造方法の工程図である。第１基板５１上に、剥離層５２を形成し、その上に下地絶縁膜５３を形成する。ＳｉＨ４のＰＥＣＶＤやＳｉ２Ｈ６のＬＰＣＶＤなどで非晶質シリコン（ａ−Ｓｉ）層５４を成膜し、レーザー照射５５により結晶化し、パターニングして多結晶シリコン（ｐｏｌｙ−Ｓｉ）層５６を得る。ＴＥＯＳのＰＥＣＶＤやＥＣＲ−ＣＶＤなどでゲート絶縁膜５７を成膜し、イオンインプラやイオンドーピング５８などによりレジストマスク５９を用いてドーパントイオンを選択打込し、ソース・ドレイン領域５ａを形成し、コンタクトホール５ｂを開孔する。ゲート金属を成膜し、パターニングしてゲート電極５ｃを得る。ゲート電極５ｃは、同時に、ソース・ドレイン電極や接続パッドとして用いる。ふたたび、イオンインプラやイオンドーピング５ｄなどによりゲート電極５ｃを用いてドーパントイオンを選択打込し、微量ドープ領域（ＬＤＤ）５ｅを形成する。これらの工程により、薄膜トランジスタ５ｆを得る。最後に、セパレーション５ｇで分離することにより、素子チップ５ｈを形成する。図５では、１個の素子チップ５ｈしか図示していないが、多数の素子チップ５ｈが配列して存在する。
【００２３】
本実施例では、請求項１記載のとおり、薄膜トランジスタ４４のパターニング工程で、ホログラフィック露光を用いている。また、請求項２記載のとおり、薄膜トランジスタ４４のパターニング工程で、追尾フォーカスシステムを用いている。また、請求項３記載のとおり、薄膜トランジスタ４４のパターニング工程で、１．０μｍ以下の設計ルールを用いている。また、素子チップ４５の配線として、多結晶シリコン層４１と第１の金属層４２のみを用いている。
【００２４】
なお、本実施例では、多結晶シリコン層４１と第１の金属層４２のパターニング工程で、ホログラフィック露光と追尾フォーカスシステムを用い、ライン／スペース＝１μｍ／１μｍの設計ルールを用いているが、他レイヤのパターニング工程で、ホログラフィック露光と追尾フォーカスシステムを用い、ライン／スペース＝１μｍ／１μｍの設計ルールを用いていても、本発明の思想は有効である。
【００２５】
また、本発明は、アクティブマトリクス基板を用いた液晶電気光学装置に適用が可能である。上述の各実施例における本発明を適用したアクティブマトリクス基板は、従来品のアクティブマトリクス基板を用いて製造した電気光学装置と比べコスト低減および品質向上を図ることができる。もちろん、電気光学装置として液晶電気光学装置を例示したが、有機エレクトロルミネッセンス装置、電気泳動ディスプレイ装置などの他の電気光学装置に適用することも勿論可能である。
【００２６】
そしてこれらの電気光学装置は、例えば携帯電話等の電子機器に搭載されるので、本発明においては、上記利点を享受された電子機器を提供することができる。
【図面の簡単な説明】
【図１】素子チップの剥離転写方法の工程図。
【図２】従来の素子チップの平面図。
【図３】従来の素子チップの製造方法の工程図。
【図４】本発明の実施例の素子チップの平面図。
【図５】本発明の実施例の素子チップの製造方法の工程図。
【符号の説明】
１１  第１基板
１２  剥離層
１３  薄膜トランジスタ
１４  素子チップの接続パッド
１５  セパレーション
１６  素子チップ
１７  第２基板
１８  配線
１９  第２基板の接続パッド
１ａ  接着剤
１ｂ  レーザー
２１  多結晶シリコン層
２２  第１の金属層
２３  第２の金属層
２４  コンタクトホール
２５  薄膜トランジスタ
２６  素子チップ
３１  第１基板
３２  剥離層
３３  下地絶縁膜
３４  非晶質シリコン（ａ−Ｓｉ）層
３５  レーザー照射
３６  多結晶シリコン（ｐｏｌｙ−Ｓｉ）層
３７  ゲート絶縁膜
３８  イオンインプラやイオンドーピング
３９  レジストマスク
３ａ  ソース・ドレイン領域
３ｂ  ゲート電極
３ｃ  イオンインプラやイオンドーピング
３ｄ  微量ドープ領域（ＬＤＤ）
３ｅ  層間絶縁膜
３ｆ  コンタクトホール
３ｇ  ソース・ドレイン電極
３ｈ  薄膜トランジスタ
３ｉ  セパレーション
３ｊ  素子チップ
４１  多結晶シリコン層
４２  第１の金属層
４３  コンタクトホール
４４  薄膜トランジスタ
４５  素子チップ
５１  第１基板
５２  剥離層
５３  下地絶縁膜
５４  非晶質シリコン（ａ−Ｓｉ）層
５５  レーザー照射
５６  多結晶シリコン（ｐｏｌｙ−Ｓｉ）層
５７  ゲート絶縁膜
５８  イオンインプラやイオンドーピング
５９  レジストマスク
５ａ  ソース・ドレイン領域
５ｂ  コンタクトホール
５ｃ  ゲート電極
５ｄ  イオンインプラやイオンドーピング
５ｅ  微量ドープ領域（ＬＤＤ）
５ｆ  薄膜トランジスタ
５ｇ  セパレーション
５ｈ  素子チップ
【図１】
2004235241.tif 000003
【図２】
2004235241.tif 000004
【図３】
2004235241.tif 000005
【図４】
2004235241.tif 000006
【図５】
2004235241.tif 000007