(57)【要約】【課題】  スイッチング素子が加熱素子を駆動したときに発生する高周波成分を低減させる。【解決手段】  レベルシフト部２４０は，レベル変換部２４１，遷移時間延長部２４３，及び放電部２４７から構成されている。レベル変換部２４１は，入力される信号の電位レベルを，ＦＥＴ２５２を駆動するための電位レベルに変換する。レベル変換部２４１から出力される信号が第１論理レベルから第２論理レベルに遷移するとき，または，第２論理レベルから第１論理レベルに遷移するとき，遷移時間延長部２４３は，その遷移時間を所定時間延ばす。これによって，ＦＥＴ２５２のスイッチング速度が緩慢になる。これによって，ＦＥＴ２５２が加熱素子Ｒを駆動したときに周辺に形成されるインピーダンスに起因する高周波ノイズを最小化することができる。【選択図】  図６
2004188981.tif 000002
【特許請求の範囲】
【請求項１】
インクを吐出する複数のノズルに対応し前記インクを加熱する複数の加熱素子それぞれに対する電力供給を，制御端に入力される制御信号に応じて選択的にオン／オフスイッチングするスイッチング部と，
前記複数のノズルの中から１または２以上のノズルを選択するノズル選択信号を生成して出力する制御部と，
前記ノズル選択信号に対応する信号の電位レベルを変換するレベル変換部，及び，該レベル変換部によって電位レベルが変換された電位レベル変換信号からその論理レベルの遷移時間を延ばして前記制御信号を生成する遷移時間延長部を備えるレベルシフト部と，
を含むことを特徴とする，インクジェットプリンタのヘッド駆動装置。
【請求項２】
前記スイッチング部がオフするときに，前記スイッチング部の制御端の電圧を放電させる放電部をさらに含むことを特徴とする，請求項１に記載のインクジェットプリンタのヘッド駆動装置。
【請求項３】
前記放電部は，
前記電位レベル変換信号と前記制御信号が入力される論理素子と，
該論理素子の論理演算結果に応じて，前記スイッチング部の制御端と接地端を電気的に接続するトランジスタと，
を含むことを特徴とする，請求項２に記載のインクジェットプリンタのヘッド駆動装置。
【請求項４】
前記遷移時間延長部は，
前記電位レベル変換信号の論理を反転させる第１インバータと，
該第１インバータが前記電位レベル変換信号の論理を反転させることによって得られた信号に対応して第１論理レベルから第２論理レベルへの第１遷移時間，及び，前記第２論理レベルから前記第１論理レベルへの第２遷移時間をそれぞれ所定時間延ばす第２インバータと，
を備えることを特徴とする，請求項１〜３のいずれかに記載のインクジェットプリンタのヘッド駆動装置。
【請求項５】
前記第２インバータは，
ソース端が電源に接続され，ゲート端とドレイン端が共通化された第１Ｐチャネル型トランジスタと，
ソース端が前記第１Ｐチャネル型トランジスタのドレイン端と接続され，ゲート端が前記第１インバータの出力端に接続され，ドレイン端が前記スイッチング部の制御端に接続された第２Ｐチャネル型トランジスタと，
ゲート端が前記第１インバータの出力端に接続され，ドレイン端が前記スイッチング部の制御端に接続された第１Ｎチャネル型トランジスタと，
ドレイン端とゲート端が前記第１Ｎチャネル型トランジスタのソース端に共通接続され，ソース端が接地された第２Ｎチャネル型トランジスタと，
を含むことを特徴とする，請求項４に記載のインクジェットプリンタのヘッド駆動装置。
【請求項６】
所定のノズルがインクを吐出するように各ノズルに対応する加熱素子を選択的に駆動するスイッチング部を備えたインクジェットプリンタのヘッド駆動装置の制御方法において，
前記インクを吐出するノズルを選択するノズル選択信号を出力する段階と，
前記ノズル選択信号に対応する信号の電位レベルを，前記スイッチング部に合わせて変換する段階と，
前記電位レベルが変換された信号の論理レベルの遷移時間を所定時間延長する段階と，
前記論理レベルの遷移時間が延ばされた信号を前記スイッチング部に与えて，前記所定のノズルに対応する前記加熱素子を駆動する段階と，
を含むことを特徴とする，インクジェットプリンタのヘッド駆動装置の制御方法。
【請求項７】
前記遷移時間を所定時間延長する段階は，
第１論理レベルから第２論理レベルへの第１遷移時間を延ばす段階と，
前記第２論理レベルから前記第１論理レベルへの第２遷移時間を延ばす段階と，
を含むことを特徴とする，請求項６に記載のインクジェットプリンタのヘッド駆動装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，インクジェットプリンタのヘッド駆動装置及びその制御方法に関する。
【背景技術】
【０００２】
一般に，プリンタは，コンピュータのような外部機器によって処理された情報を用紙のような記録媒体に印刷する手段であって，印刷ヘッドの印刷方式によって，ワイヤドット方式，熱転写方式，インクジェット方式等に区分される。
【０００３】
インクジェットプリンタのヘッドは，印刷命令に従って記録用紙に画像を形成するためにインクを噴射するための多数本のノズルを有する。インクジェットプリンタの印字メカニズムのうち印刷ヘッドは，要求された印刷作業を最終的に具現化する印刷素子であって，ヘッド駆動装置によって駆動され記録用紙に適正量の印刷インクを噴射（ファイア; ｆｉｒｅ）して印刷作業を行なう。
【０００４】
図１は，従来のインクジェットプリンタのヘッド駆動装置１００の構成を示すブロック図である。
【０００５】
同図に示した通り，インクジェットプリンタのヘッド駆動装置１００は，ロジック制御部１１０，ラッチ部１２０，ゲートアレイ１３０，レベルシフト部１４０，及びスイッチング部１５０を含む。
【０００６】
ロジック制御部１１０は，インクジェットプリンタの全般的な動作を制御するマイクロコンピュータ（図示せず）からエンコードされたデータ信号を受信しデコードするデコーダ１１２と，デコーダ１１２によってデコードされたデータをクロック端子に入力されるクロック信号ＣＬＫに同期してラッチ部１２０に出力するシフトレジスタ１１４を備える。
【０００７】
ラッチ部１２０は，ラッチ信号ＬＡＴＣＨに応答してロジック制御部１１０によってデコードされたデータをラッチする。
【０００８】
ゲートアレイ１３０は，ラッチ部１２０の出力信号と加熱素子Ｒの加熱時間を決定するためのストローブパルス信号ＳＴＲＢが入力されるように接続された複数のＡＮＤゲートから構成されている。
【０００９】
図２に示すように，レベルシフト部１４０は，レベル変換部１４２とバッファ１４４によって構成されている。
【００１０】
レベル変換部１４２は，ゲートアレイ１３０から出力されるデータの電位レベルを上昇させる。例えば，ゲートアレイ１３０から０Ｖ〜５Ｖの電位レベルが出力されると，レベル変換部１４２は，これを加熱素子Ｒを駆動するスイッチング部１５０の最適駆動電位レベルに上昇させる。
【００１１】
バッファ１４４は，レベル変換部１４２から出力された電圧をバッファリングし，出力電圧の波形を整形し，レベル変換部１４２の出力電圧を所定時間遅らせて出力する。
【００１２】
図１に示したように，スイッチング部１５０は，レベルシフト部１４０の出力信号に応じて，加熱素子Ｒへの電圧Ｖｐｈの供給をオン／オフスイッチングするよう接続されている。このスイッチング部１５０として，一般的には，スイッチング素子として用いられるＦＥＴ(Ｆｉｅｌｄ-Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ)１５２が適用される。
【００１３】
レベルシフト部１４０から出力される所定の電位レベルがスイッチング部１５０のＦＥＴ１５２のゲート端に印加されると，ＦＥＴ１５２のドレイン端とソース端との間に電流パスが形成される。これによって，選択された加熱素子Ｒが加熱され，対応するノズルからインクが吐出される。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
図３は，フレキシブル印刷基板１６０と，これに接続された印刷ヘッド１７０の一部を概略的に示した回路図である。加熱素子Ｒを駆動するスイッチング部１５０がターンオンしたときフレキシブル印刷基板１６０と印刷ヘッド１７０にＬＣ共振回路が形成される。このＬＣ共振回路は，印刷ヘッド１７０の動作に影響を及ぼす。以下，図３を参照しながらＬＣ共振回路について説明する。
【００１５】
フレキシブル印刷基板（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ，以下「ＦＰＣＢ」と称する）１６０は，印刷ヘッド１７０に電力及び電気信号を伝達するために配線が形成された基板である。ＦＰＣＢ１６０のＦＰＣＢケーブルは，印刷ヘッド１７０に備えられたボンディングパッド１７２と接線されており，これによって印刷ヘッド１７０とプリンタシステムが電気的に接続される。
【００１６】
ＦＰＣＢ１６０は，抵抗素子（抵抗成分）Ｒ１，Ｒ２及びインダクタ（インダクタンス成分）Ｌ１，Ｌ２を含む。，また，ボンディングパッド１７２を通してＦＰＣＢ１６０と連結される印刷ヘッド１７０の内部電源線も，抵抗素子（抵抗成分）Ｒ３，Ｒ４を有する。
【００１７】
印刷ヘッド１７０は一般的に，インクカートリッジの一面に取付けられ，インクを吐出すための多数のノズル（図示せず），これら多数のノズルを介してインクを吐出すためにインクを加熱する加熱素子Ｒ，及び複数のボンディングパッド１７２を有する。
【００１８】
同図に示した通り，ヘッド電源端Ｖｐｈと接地端ＧＮＤとの間には，ＦＰＣＢケーブルのインダクタＬ１，Ｌ２と抵抗素子Ｒ１，Ｒ２，並びに，印刷ヘッド１７０に形成された加熱素子Ｒ，加熱素子Ｒを駆動するＦＥＴ１５２，及び抵抗素子Ｒ３，Ｒ４が直列接続されている。また，ヘッド電源端Ｖｐｈと接地端ＧＮＤとの間に，キャパシタ（キャパシタンス成分）Ｃ２が加熱素子Ｒと並列に接続されている。
【００１９】
図１に示したように，ＦＥＴ１５２は，ゲートアレイ１３０の出力信号に応じてオン／オフスイッチング動作をする。例えば，ＦＥＴ１５２は，ゲートアレイ１３０の出力信号が論理的高レベル（以下，「Ｈレベル」という）のときターンオンし，ゲートアレイ１３０の出力信号が論理的低レベル（以下，「Ｌレベル」という）のときターンオフする。
【００２０】
レベルシフト部１４０の出力信号に応じてＦＥＴ１５２がターンオンすると，加熱素子Ｒに電流が流れ，ヘッド電源端Ｖｐｈと接地端ＧＮＤとの間のインダクタＬ１及びキャパシタＣ２によってＬＣ共振回路が形成される。このため，図４に示すように，加熱素子Ｒの駆動時におけるヘッド電源端Ｖｐｈの電圧ＶＰＨと加熱素子Ｒの電流ＩＲに発振現象が発生してしまう。なお，図４において，電圧ＶＡは，図２のノードＡの電圧，すなわちレベル変換部１４２の出力電圧である。また，電圧ＶＢは，図２のノードＢの電圧，すなわちバッファ１４４の出力電圧である。該発振は，加熱素子Ｒの抵抗成分及び電源線導体の抵抗素子Ｒ１〜Ｒ４によって減衰し，電圧ＶＰＨと電流ＩＲは，正常状態に戻る。この際，ＬＣ共振回路によって発生する共振周波数は，以下の式１で表される。
【００２１】
2004188981.tif 000003
【００２２】
すなわち，共振周波数は，インダクタンス成分Ｌとキャパシタンス成分Ｃに依存する。ヘッド電源端Ｖｐｈと接地端ＧＮＤとの間のインダクタンス成分Ｌ及びキャパシタンス成分Ｃの値が大きくなるほど発振波形の周期が延びる。
【００２３】
インダクタＬ１，Ｌ２によるインダクタンス成分Ｌは，ＦＰＣＢケーブルの長さが延びるほど大きくなる。また，キャパシタＣ２によるキャパシタンス成分Ｃは，ＦＥＴ１５２のゲート端，ソース端，及びドレイン端の間に発生する寄生キャパシタンスの総和にＦＥＴ１５２の総数をかけた値であり，ＦＥＴ１５２のサイズが大きいほどまたはＦＥＴ１５２の数が多いほどその値が大きくなる。
【００２４】
一方，ＦＥＴ１５２がターンオフしたときには，ＦＥＴ１５２は，ハイ・インピーダンス(Ｈｉｇｈ  Ｉｍｐｅｄａｎｃｅ)状態となり，抵抗素子Ｒ１〜Ｒ４による発振減衰効果が無効となる。したがって，ＦＥＴ１５２がターンオンしたときより，発振現象がさらに長く持続する。
【００２５】
そして，同時に駆動するＦＥＴ１５２の数が多いほど，ヘッド電源端Ｖｐｈの発振レベルが大きくなり，印刷ヘッド１７０の電気的状態が不安定化する。最悪の場合には，印刷ヘッドが故障してしまう。また，電源線に高周波信号が流れるため，ＥＭＩ(Ｅｌｅｃｔｒｏ-Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ)特性を悪化させるおそれもある。
【００２６】
このようなキャパシタンス成分及びインダクタンス成分による影響を最小化するためには，加熱素子Ｒを駆動するＦＥＴ１５２のゲート信号の立ち上がり／立ち下がり時間(Ｒｉｓｉｎｇ/Ｆａｌｌｉｎｇ  ｔｉｍｅ)をキャパシタンスの充放電時間を考慮して十分に大きく設計する必要がある。しかし，ＦＥＴ１５２は，複数の半導体工程を経て製造されるため，前述した条件を満たすことは困難であった。
【００２７】
本発明は，前述したような問題に鑑みてなされたものであり，本発明の目的は，スイッチング部がオン／オフスイッチング動作をして加熱素子を駆動したときに発生する高周波成分を低減させることが可能なインクジェットプリンタのヘッド駆動装置及びその制御方法を提供することにある。
【課題を解決するための手段】
【００２８】
上記課題を解決するために，本発明のある観点によれば，スイッチング部，制御部，及びレベルシフト部を備えたインクジェットプリンタのヘッド駆動装置が提供される。ここで，スイッチング部は，インクを吐出する複数のノズルに対応しインクを加熱する複数の加熱素子それぞれに対する電力供給を，制御端に入力される制御信号に応じて選択的にオン／オフスイッチングする。また，制御部は，複数のノズルの中から１または２以上のノズルを選択するノズル選択信号を生成して出力する。そして，レベルシフト部は，ノズル選択信号に対応する信号の電位レベルを変換するレベル変換部，及び，該レベル変換部によって電位レベルが変換された電位レベル変換信号からその論理レベルの遷移時間を延ばして制御信号を生成する遷移時間延長部を備える。
【００２９】
この構成によれば，加熱素子を駆動するスイッチング部に制御信号が所定時間遅延して入力される。このため，スイッチング部の線形領域での動作時間が長くなる。したがって，スイッチング部周辺の寄生キャパシタの充放電時間が確保され発振現象が低減される。また，スイッチング部の線形領域での動作時間が長くなることによって，多数のノズルが同時に駆動する場合であっても，ノイズ発生を防止することが可能となる。この結果，ヘッド駆動装置の動作の安定化が実現する。
【００３０】
さらに，スイッチング部がオフするときに，スイッチング部の制御端の電圧を放電させる放電部を含むことが好ましい。これによって，発振現象が抑制され，スイッチング部のオフ特性が向上し，過熱素子の駆動がより安定化する。
【００３１】
放電部は，電位レベル変換信号と制御信号が入力される論理素子と，該論理素子の論理演算結果に応じて，スイッチング部の制御端と接地端を電気的に接続するトランジスタとによって形成可能である。
【００３２】
また，遷移時間延長部は，電位レベル変換信号の論理を反転させる第１インバータと，該第１インバータが電位レベル変換信号の論理を反転させることによって得られた信号の論理レベルの遷移時間（第１論理レベルから第２論理レベルへの第１遷移時間と，第２論理レベルから第１論理レベルへの第２遷移時間）を所定時間延ばす第２インバータと，を備えることが好ましい。
【００３３】
また，第２インバータは，ソース端が電源に接続され，ゲート端とドレイン端が共通化された第１Ｐチャネル型トランジスタと，ソース端が第１Ｐチャネル型トランジスタのドレイン端と接続され，ゲート端が第１インバータの出力端に接続され，ドレイン端がスイッチング部の制御端に接続された第２Ｐチャネル型トランジスタと，ゲート端が第１インバータの出力端に接続され，ドレイン端がスイッチング部の制御端に接続された第１Ｎチャネル型トランジスタと，ドレイン端とゲート端が第１Ｎチャネル型トランジスタのソース端に共通接続され，ソース端が接地された第２Ｎチャネル型トランジスタと，を含むことが好ましい。
【００３４】
上記課題を解決するために，本発明の他の観点によれば，所定のノズルがインクを吐出するように各ノズルに対応する加熱素子を選択的に駆動するスイッチング部を備えたインクジェットプリンタのヘッド駆動装置の制御方法が提供される。そして，この制御方法は，インクを吐出するノズルを選択するノズル選択信号を出力する段階と，ノズル選択信号に対応する信号の電位レベルを，スイッチング部に合わせて変換する段階と，電位レベルが変換された信号の論理レベルの遷移時間を所定時間延長する段階と，論理レベルの遷移時間が延ばされた信号をスイッチング部に与えて，所定のノズルに対応する加熱素子を駆動する段階と，を含むことを特徴としている。
【００３５】
この制御方法によれば，加熱素子を駆動するスイッチング部に制御信号が所定時間遅延して入力される。このため，スイッチング部の線形領域での動作時間が長くなる。したがって，スイッチング部周辺の寄生キャパシタの充放電時間が確保され発振現象が低減される。また，スイッチング部の線形領域での動作時間が長くなることによって，多数のノズルが同時に駆動する場合であっても，ノイズ発生を防止することが可能となる。この結果，ヘッド駆動装置の動作の安定化が実現する。
【００３６】
ここで，遷移時間を所定時間延長する段階は，第１論理レベルから第２論理レベルへの第１遷移時間を延ばす段階と，第２論理レベルから第１論理レベルへの第２遷移時間を延ばす段階と，を含むことが好ましい。
【発明の効果】
【００３７】
本発明に係るインクジェットプリンタのヘッド駆動装置及びその制御方法によれば，加熱素子を駆動するスイッチング部の線形領域での動作時間が長くなる。これにより，スイッチング部周辺の寄生キャパシタの充放電時間が確保され，発振現象が抑制される。また，多数のノズルが同時に駆動する場合であっても，ノイズの発生が防止され，ヘッド駆動装置の動作が安定化する。
【発明を実施するための最良の形態】
【００３８】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００３９】
図５は，本発明の実施の形態に係るインクジェットプリンタのヘッド駆動装置２００の構成を示すブロック図である。
【００４０】
同図に示したように，インクジェットプリンタのヘッド駆動装置２００は，制御部２１０，ラッチ部２２０，ゲートアレイ２３０，レベルシフト部２４０，及び加熱素子Ｒを駆動するスイッチング部２５０を含む。
【００４１】
制御部２１０は，インクジェットプリンタの全般的な動作を制御するマイクロコンピュータ（図示せず）によって制御され，デコーダ２１２とシフトレジスタ２１４を備える。
【００４２】
デコーダ２１２は，マイクロコンピュータによってエンコードされ伝送されるデータ信号を受信し，このデータ信号をデコードしてシフトレジスタ２１４に出力する。
【００４３】
シフトレジスタ２１４は，デコーダ２１２によってデコードされたデータ信号からノズル選択信号を生成し，クロック信号ＣＬＯＣＫに同期してこのノズル選択信号をラッチ部２２０に対して出力する。印刷ヘッドに形成された多数のノズル（図示せず）のうち，印刷画像に対応するいくつかのノズルは，このシフトレジスタ２１４が出力するノズル選択信号によって選択される。
【００４４】
ラッチ部２２０は，ラッチ信号ＬＡＴＣＨに応答してシフトレジスタ２１４から入力されるデータ信号（ノズル選択信号）をラッチする。すなわち，ラッチ部２２０は，現在入力されたデータが次に入力されるデータの影響を受けないようにするため，イネーブル信号（ラッチ信号ＬＡＴＣＨ）が入力されるまで現在入力されたデータを保存する。このようなラッチ動作によって，シフトレジスタ２１４から出力されるノズル選択信号は，同一のタイミングでゲートアレイ２３０に与えられる。
【００４５】
ゲートアレイ２３０は，ラッチ部２２０の出力信号とストローブパルス信号ＳＴＲＢが入力されるように接続された複数のＡＮＤゲートから構成されている。なお，ストローブパルス信号ＳＴＲＢは，マイクロコンピュータ（図示せず）から出力されるものであり，この信号によって加熱素子Ｒの加熱時間が決定される。ゲートアレイ２３０の出力端は，後述するレベルシフト部２４０の入力端と接続されている。ゲートアレイ２３０は，ラッチ部２２０の出力信号とストローブパルス信号ＳＴＲＢの比較結果に応じて，ＨレベルまたはＬレベルの信号を出力する。このように，ゲートアレイ２３０は，ＡＮＤゲートの特性に従い，ラッチ部２２０の出力信号とストローブパルス信号ＳＴＲＢが共にＨレベルの場合，例えば＋３．３Ｖから＋５Ｖの間の電位レベルの信号を出力する。
【００４６】
スイッチング部２５０は，レベルシフト部２４０の出力信号（制御信号）に応じて，加熱素子Ｒへの電圧Ｖｐｈの供給をオン／オフスイッチングする。このスイッチング部２５０は，各加熱素子Ｒに対応する複数のスイッチング素子としてのＦＥＴ２５２から構成されている。
【００４７】
図６は，図５に示したレベルシフト部２４０の回路図である。
【００４８】
同図に示した通り，レベルシフト部２４０は，レベル変換部２４１，遷移時間延長部２４３，及び放電部２４７から構成されている。
【００４９】
レベル変換部２４１は，ゲートアレイ２３０から出力される信号に対応して入力される信号の電位レベルを，スイッチング部２５０を駆動するための電位レベルの電位レベル変換信号に変換する。例えば，ゲートアレイ２３０から＋３．３Ｖ〜＋５Ｖの範囲のＨレベル信号が出力された場合，レベル変換部２４１は，この信号の電位レベルを，スイッチング部２５０を駆動するために最適な駆動電位レベルに変換する。
【００５０】
遷移時間延長部２４３は，所定時間だけ入力信号（電位レベル変換信号）の遷移時間を延ばす１または２以上の遷移時間延長素子としての第１Ｐチャネル型ＭＯＳトランジスタ（以下，「ＰＭＯＳ」という）２４５ａと第２Ｎチャネル型ＭＯＳトランジスタ（以下，「ＮＭＯＳ」という）２４５ｄを備えている。ここで，「遷移時間」とは，レベル変換部２４１からスイッチング部２５０に入力される信号の電位レベルが第１論理レベルから第２論理レベルに遷移する（またはその逆に遷移する）ときにかかる時間である。例えば，第１論理レベルはＨレベルであり，第２論理レベルはＬレベルである。
【００５１】
すなわち，レベル変換部２４１から出力される信号が第１論理レベルから第２論理レベルに遷移するとき，または，第２論理レベルから第１論理レベルに遷移するとき，遷移時間延長部２４３は，それぞれの遷移時間を所定時間延ばす。これによって，スイッチング部２５０のスイッチング速度が緩やかになる。
【００５２】
図６に示したように，遷移時間延長部２４３は，第１インバータ２４４と第２インバータ２４５によって構成されている。
【００５３】
第１インバータ２４４は，レベル変換部２４１から出力される信号の論理レベルを反転させる。
【００５４】
第２インバータ２４５は，第１インバータ２４４の出力信号が第１論理レベルから第２論理レベルに遷移する時間及び第２論理レベルから第１論理レベルに遷移する時間を所定時間延ばす。
【００５５】
第２インバータ２４５は，第１ＰＭＯＳ２４５ａ，第２ＰＭＯＳ２４５ｂ，第１ＮＭＯＳ２４５ｃ，及び第２ＮＭＯＳ２４５ｄから構成されている。第１ＰＭＯＳ２４５ａは，そのソース端が電圧源Ｖｄｄに接続され，そのゲート端とそのドレイン端が共通化されている。第２ＰＭＯＳ２４５ｂは，そのソース端が第１ＰＭＯＳ２４５ａのドレイン端に接続され，そのゲート端が第１インバータ２４４の出力端に接続され，そのドレイン端が第２インバータ２４５の出力端ＯＵＴ（ＦＥＴ２５２のゲート端）に接続されている。第１ＮＭＯＳ２４５ｃは，そのゲート端が第１インバータ２４４の出力端に接続され，そのドレイン端が第２インバータ２４５の出力端ＯＵＴに接続され，そのソース端が第２ＮＭＯＳ２４５ｄのドレイン端に接続されている。第２ＮＭＯＳ２４５ｄは，そのドレイン端とゲート端が共通化され，そのソース端が接地端ＧＮＤに接続されている。
【００５６】
第１ＰＭＯＳ２４５ａは，電圧源Ｖｄｄの駆動電圧が第２インバータ２４５の出力端ＯＵＴに印加されるまでの時間を延ばす。また，第２ＮＭＯＳ２４５ｄは，出力端ＯＵＴの電圧が接地端ＧＮＤに放電されるまでの時間を延ばす。これによって，レベル変換部２４１の出力電圧がＬレベルからＨレベルに遷移する時間及びＨレベルからＬレベルに遷移する時間は，第２インバータ２４５に具備された第１ＰＭＯＳ２４５ａと第２ＮＭＯＳ２４５ｄで規定される遅延時間だけ延ばされる。
【００５７】
ところで，本実施の形態では，遷移時間延長素子として第１ＰＭＯＳ２４５ａと第２ＮＭＯＳ２４５ｄが適用されているが，遷移時間延長素子をダイオードやバイポーラトランジスタ，その他の素子によって構成することも可能である。トランジスタを用いる場合，トランジスタのベース端とエミッタ端をダイオード接続することが好ましい。また，例示された素子以外にも，第２インバータ２４５の出力端ＯＵＴから出力される電圧の遷移時間を所定時間延ばすことが可能な素子を採用するようにしてもよい。
【００５８】
放電部２４７は，加熱素子Ｒへの通電をオン／オフするスイッチング部２５０がターンオフしたとき，スイッチング部２５０のゲート電圧を放電させる。すなわち，第２ＰＭＯＳ２４５ｂによって遅延してＦＥＴ２５２がターンオフした場合も，ＦＥＴ２５２のゲート端の電圧は完全に放電される。この結果，ＦＥＴ２５２の誤動作が防止される。
【００５９】
放電部２４７は，第１論理素子２４７ａ，第３インバータ２４７ｂ，及び第３ＮＭＯＳ２４７ｃから構成されている。第１論理素子２４７ａは，レベル変換部２４１の出力信号と第２インバータ２４５の出力信号が入力されるように接続されている。第３インバータ２４７ｂは，第１論理素子２４７ａの出力信号が入力されるように接続されている。第３ＮＭＯＳ２４７ｃは，そのゲート端が第３インバータ２４７ｂの出力端に接続され，そのドレイン端がスイッチング部２５０の入力端に接続され，そのソース端が接地されている。
【００６０】
第３ＮＭＯＳ２４７ｃは，第３インバータ２４７ｂからＨレベルの信号が出力された場合にターンオンする。第３インバータ２４７ｂは，第１論理素子２４７ａに適用された論理和ゲート（ＯＲゲート）からＬレベルの信号が出力されたときだけＨレベルの信号を出力する。第３ＮＭＯＳ２４７ｃがターンオンすると，ＦＥＴ２５２のゲート端に残留する電荷は第３ＮＭＯＳ２４７ｃのソース端を通して接地端に放電される。
【００６１】
このように，放電部２４７は，レベル変換部２４１の出力信号と第２インバータ２４５の出力信号が共にＬレベルのときだけ動作する（アクティブとなる）ため，加熱素子Ｒを駆動するスイッチング部２５０がオフしたときにスイッチング部２５０のゲート電圧を完全に放電させる。
【００６２】
図７は，図６のレベルシフト部２４０における各出力端の波形を示している。
【００６３】
図７において，電圧ＶＡは，図６のノードＡの電圧，すなわちレベル変換部２４１の出力電圧である。電圧ＶＢは，図６のノードＢの電圧，すなわち遷移時間延長部２４３の出力電圧である。図７に示した通り，レベル変換部２４１の出力電圧は，遷移時間延長部２４３による遷移時間延長だけ遅延する。すなわち，電圧ＶＢは，電圧ＶＡに比べて，ＬレベルからＨレベルに遷移するときに要する時間（立ち上がり時間）が時間Ｄだけ長くなり，ＨレベルからＬレベルに遷移するときに要する時間（立ち下がり時間）が時間Ｅだけ長くなる。
【００６４】
また，図７において，電圧ＶＣは，図６のノードＣの電圧であり，ＦＥＴ２５２がターンオフしたときに放電部２４７によって放電されるＦＥＴ２５２のゲート電圧に対応する。また，電流Ｉｈｅａｔｅｒは，ＦＥＴ２５２がターンオンしたときに加熱素子Ｒに流れる電流である。また，電圧ＶＰＨは，ＦＥＴ２５２がターンオンしヘッド電源端Ｖｐｈの駆動電圧が加熱素子Ｒに誘導された場合のヘッド電源端Ｖｐｈの出力電圧である。
【００６５】
上述のように，スイッチング部２５０は，インクを吐出する多数のノズル（図示せず）に対応する多数の加熱素子Ｒそれぞれへの電力供給をオン／オフする。図５に示すように，本実施の形態に係るスイッチング部２５０は，各加熱素子Ｒに対応する複数のＦＥＴ２５２によって構成されている。各ＦＥＴ２５２は，そのゲート端（制御端）がレベルシフト部２４０の出力端と接続されており，そのドレイン端がヘッド電源端Ｖｐｈに直列接続された加熱素子Ｒに接続されており，そのソース端が接地端に接続されている。このように構成されたスイッチング部２５０は，レベルシフト部２４０の出力信号に応じて加熱素子Ｒへの電力供給をオン／オフする。
【００６６】
選択されたノズルに対応するＦＥＴ２５２がターンオンすると，その選択されたノズルに対応する加熱素子Ｒが加熱される。このようにいずれかの加熱素子Ｒが加熱されると，印刷ヘッド内に形成された多数のノズルのうち選択されたノズルからインクが吐出される。
【００６７】
以下，本発明の実施の形態に係るインクジェットプリンタのヘッド駆動装置の制御方法について，図８を参照しながら説明する。
【００６８】
まず，制御部２１０は，マイクロコンピュータ（図示せず）からデータ信号を受信し，これをデコードし，このデコードしたデータ信号に基づき印刷ヘッドに形成された多数のノズルのうち印刷画像に対応するノズルを選択するためのノズル選択信号を生成する。そして，制御部２１０は，ノズル選択信号をクロック信号ＣＬＯＣＫに同期して出力する（ステップＳ３００）。
【００６９】
次に，ラッチ部２２０は，ラッチ信号ＬＡＴＣＨに応答して，制御部２１０から出力されたノズル選択信号をラッチする（ステップＳ３１０）。ゲートアレイ２３０は，マイクロコンピュータから加熱素子Ｒの加熱時間を制御するためのストローブパルス信号ＳＴＲＢを受信すると，ラッチ部２２０によってラッチされているノズル選択信号を，レベルシフト部２４０に属するレベル変換部２４１へ出力する。
【００７０】
レベル変換部２４１は，ゲートアレイ２３０から出力された信号（ノズル選択信号）に対応する入力信号の電位レベルを，スイッチング部２５０を駆動するための電位レベルに変換する（ステップＳ３２０）。例えば，レベル変換部２４１は，ゲートアレイ２３０の出力信号がＨレベルの場合，出力する信号を，加熱素子Ｒを駆動するＦＥＴ２５２の最適駆動電位レベルに上昇させる。
【００７１】
レベル変換部２４１によってレベル変換された信号は，遷移時間延長部２４３によって所定時間遅延された後に，スイッチング部２５０へ送信される（ステップＳ３３０）。すなわち，遷移時間延長部２４３によって，レベル変換部２４１が出力した信号がＨレベルからＬレベルに遷移するときの遷移時間（第１遷移時間），及び，ＬレベルからＨレベルに遷移するときの遷移時間（第２遷移時間）がそれぞれ所定時間延ばされる。
【００７２】
遷移時間延長部２４３の出力信号に応じて，加熱素子Ｒへの電力供給をオン／オフする多数のスイッチング素子（ＦＥＴ２５２）のうち選択されたノズルに対応するスイッチング素子が駆動される（ステップＳ３４０）。すなわち，遷移時間延長部２４３の出力信号がＨレベルの場合，ＦＥＴ２５２がターンオンし，ヘッド電源端Ｖｐｈの駆動電圧ＶＰＨが加熱素子Ｒに印加される。これによって選択されたノズルに対応する加熱素子Ｒに電流Ｉｈｅａｔｅｒが流れる。この結果，選択されたノズルからインクが吐出される。
【００７３】
以上のように，本実施の形態によれば，スイッチング部２５０のスイッチング動作を制御する信号が遷移時間延長部２４３を介してスイッチング部２５０に入力されるため，この制御信号がＬレベルからＨレベルに遷移する時間（立ち上がり時間），及び，ＨレベルからＬレベルに遷移する時間（立ち下がり時間）が所定時間延ばされる。これによって，ＦＥＴ２５２が加熱素子Ｒを駆動したときに周辺に形成されるインピーダンスに起因する高周波ノイズを最小化することができる。したがって，多数のノズルが同時にインクを吐出する場合であっても，ヘッド電源端Ｖｐｈの発振レベルが抑制され，印刷動作の安定化が実現する。また，ＥＭＩ特性も改善され，周辺機器への影響もなくなる。
【００７４】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００７５】
本発明は，インクジェットプリンタのヘッド駆動装置及びその制御方法に適用可能である。
【図面の簡単な説明】
【００７６】
【図１】従来のインクジェットプリンタのヘッド駆動装置の構成を示すブロック図である。
【図２】図１に示したレベルシフト部の回路図である。
【図３】図１に示したインクジェットプリンタのヘッド駆動装置のフレキシブル印刷基板と，これに接続された印刷ヘッドの一部を概略的に示した回路図である。
【図４】図１及び図２に示したレベルシフト部の各出力端における電圧及び電流の波形図である。
【図５】本発明の実施の形態に係るインクジェットプリンタのヘッド駆動装置の構成を示すブロック図である。
【図６】図５に示したレベルシフト部の回路図である。
【図７】図６のレベルシフト部の各出力端における電圧及び電流の波形図である。
【図８】図５に示したインクジェットプリンタのヘッド駆動装置の制御方法を示す流れ図である。
【符号の説明】
【００７７】
２００      ヘッド駆動装置
２１０      制御部
２２０      ラッチ部
２３０      ゲートアレイ
２４０      レベルシフト部
２４１      レベル変換部
２４３      遷移時間延長部
２４４      第１インバータ
２４５      第２インバータ
２４７      放電部
２５０      スイッチング部
Ｒ      加熱素子
【図１】
2004188981.tif 000004
【図２】
2004188981.tif 000005
【図３】
2004188981.tif 000006
【図４】
2004188981.tif 000007
【図５】
2004188981.tif 000008
【図６】
2004188981.tif 000009
【図７】
2004188981.tif 000010
【図８】
2004188981.tif 000011