(57)【要約】【課題】デバイスの信頼性を損なうことなく、かつＰＮ接合部を良好に被覆できることにより、表面安定化の極めて高い、高信頼性のメサ型構造を有する半導体デバイスの製造方法を提供する。【解決手段】ガラスメサ型構造を有する半導体デバイスにおいて、前記ガラスメサ型構造形成時に減圧処理を施しガラスメサ型構造を形成する半導体デバイスの製造方法であって、前記半導体デバイスが一導電型の半導体層からなるソース層４及びＮ−ドレイン層２と、それらに挟まれた逆導電型のＰ＋ゲート層３とからなる埋め込みゲート型構造を有し、素子周辺部に素子分離のためのメサ構造を有するメサ型の静電誘導型トランジスタである半導体デバイスの製造方法とする。【選択図】  図１
2004235281.tif 000002
【特許請求の範囲】
【請求項１】
ガラスメサ型構造を有する半導体デバイスの製造方法であって、前記ガラスメサ型構造の形成時に、減圧処理を施し、ガラスメサ型構造を形成することを特徴とする半導体デバイスの製造方法。
【請求項２】
前記半導体デバイスが一導電型の半導体層からなるソース及びドレイン領域と、それらに挟まれた逆導電型のゲート領域とからなる埋め込みゲート型構造を有し、素子周辺部に素子分離のためのメサ構造を有するメサ型の静電誘導型トランジスタであることを特徴とする請求項１に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ガラスメサ型構造を有する半導体デバイスの製造に好適な、半導体デバイスの製造方法に関する。
【０００２】
【従来の技術】
図３は、従来のメサ型構造を利用した半導体デバイスの一つである静電誘導トランジスタ（以下、ＳＩＴと略す）を示す断面図である。図３（ａ）は断面図であり、図３（ｂ）は、図３（ａ）の一部拡大図である。従来、メサ型の半導体デバイスは、高耐圧化を目指すほどドレインＮ−層の厚みを大きくしなければならず、従って、素子分離のためのメサ溝も、厚みに比例して深くする必要があった。
【０００３】
このような深いメサ溝構造を形成した場合、図３に示すように、素子表面安定化（パッシベーション）のための、ガラス等の無機物によるメサ溝の埋め戻しは、メサ溝Ｂの幅が細いにもかかわらず、深さが深いために粘性のあるガラスが充分に充填されず、充填部内に空隙Ｄができることで、埋め戻しが不完全になることがある。メサ溝の埋め戻しが不完全であると、ゲート、ドレイン間のＰＮ接合部Ｃを完全に被覆することが難しく、電圧印加時に放電を起こし、結果的にＰ＋ゲート部とＮ−ドレイン層との間でショートしてしまうという欠点があった。
【０００４】
図４は、従来の半導体デバイスの製造方法における溶融焼成工程を示す図である。従来の半導体デバイスの製造方法では、メサ溝を形成した後のガラス粉末の付着工程後、溶融焼成時に８２０℃×１５分の溶融焼成を行うものである。
【０００５】
これを防ぐため、メサ溝構造の幅をガラス充填時に空隙ができない程度まで広げることが必要であった。また、これらの問題点への対応として、特許文献１に記載されているように、メサ構造の上部に熱酸化膜をメサ溝内にオーバーハングする形状にする方法や、特許文献２に記載されているように、ＰＮ接合部をエポキシ樹脂とガラス粒子で保護するといった方法が検討されてきた。
【０００６】
【特許文献１】
特開平６−３３８６０６号公報
【  特許文献２】
特開２００１−１１０７９９号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、メサ溝を広げると、メサ溝埋め戻しのためにガラスを充填する体積が大きくなる。ガラスの体積を大きくすると、デバイス周辺部の温度の上昇時にシリコンとガラスとの熱膨張計数の差でシリコンに応力が加わり、所望の特性が得られなくなる、もしくは、デバイスの劣化を早めるという欠点がある。更に、必要以上にガラスを使用することは、製造コスト上、好ましくない製造方法である。
【０００８】
また、従来技術のメサ溝の上部へ熱酸化膜をオーバーハングする形状にする方法については、メサ溝へのガラス充填量の制御が難しく、熱酸化膜とメサ溝部との境目にガラスが充填され難いという点がある。また、エポキシ樹脂とガラス粒子を含む保護膜を用いる方法は、エポキシ樹脂とガラス粒子の融点の差が大きいために、熱処理方法の制御が難しく、実用的では無い。
【０００９】
本発明は、このようなデバイスの信頼性を損なうことなく、かつＰＮ接合部を良好に被覆できることにより、表面安定化の極めて高い、高信頼性のメサ型構造を有する半導体デバイスの製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、深く細いメサ溝構造を形成しても、ＰＮ接合部を表面安定化ガラスで完全に被覆できる方法を種々検討した結果、メサ溝へガラス充填時に減圧処理をしながら充填することで、メサ溝内に空隙を形成せずにガラスパッシベーションによるゲート、ドレイン間のＰＮ接合部を極めて良好にかつ、最小限の表面安定化ガラス量で実行できることを見いだした。
【００１１】
即ち、本発明は、ガラスメサ型構造を有する半導体デバイスの製造方法であって、前記ガラスメサ型構造の形成時に、減圧処理を施し、ガラスメサ型構造を形成することを特徴とする半導体デバイスの製造方法である。
【００１２】
また、本発明は、前記半導体デバイスが一導電型の半導体層からなるソース及びドレイン領域と、それらに挟まれた逆導電型のゲート領域とからなる埋め込みゲート型構造を有し、素子周辺部に素子分離のためのメサ構造を有するメサ型の静電誘導型トランジスタである前記半導体デバイスの製造方法である。
【００１３】
【発明の実施の形態】
図１は、本発明の実施の形態による静電誘導型トランジスタの製造方法の説明図である。図１（ａ）はＮ−ｏｎＮ＋２層構造のシリコンウエハーであり、Ｎ−ドレイン層２は、比抵抗１００Ωｃｍ、厚み１００μｍである。また、Ｎ＋ドレインオーミック層は、基板比抵抗０．０１Ωｃｍ、厚み１５０μｍである。
【００１４】
このシリコンウエハーを全面酸化し、通常のフォトリソグラフィ技術を用いて、Ｎ−ドレイン層２の表面にメッシュ状、又はストライプ状の選択開孔を行い、窒化ボロンや三臭化硼素等のＰ型拡散源を用いて、選択的にＰ＋ゲート層３、及びＰ＋ゲート電極層３１を拡散形成した状態を示すのが、図１（ｂ）である。図１（ｃ）は図１（ｂ）に示す状態のウエハー表面に、成長源としてＳｉＣｌ４を用い、キャリアガスとしてＨ２を用いて、１１５０℃の温度でソース層４をエピタキシャル成長した状態を示す。ソース層４は、比抵抗５〜１０Ωｃｍ、厚み１５〜２０μｍである。
【００１５】
図１（ｄ）は、図１（ｃ）の状態のウエハーに通常のフォトリソグラフィ技術で選択開孔し、埋め込まれたＰ＋ゲート電極層３１を選択エッチングにより掘り起こし、ゲート電極を形成した状態を示す。シリコンのエッチング液としては、弗酸：硝酸：酢酸＝２：４：１のシリコンエッチャントを用いた。
【００１６】
図１（ｅ）は、図１に示す状態のウエハー表面に通常のフォトリソグラフィ技術で選択開孔し、前記シリコンエッチャントを用い、掘り起こし溝の外側縁に沿って選択エッチングにより掘り下げて、素子分離用のメサ溝を形成した状態を示す。メサ溝深さは、Ｎ＋ドレインオーミック層に到達するまでとし、本実施例では１２０μｍとした。
【００１７】
図１（ｆ）は、本発明によるＳＩＴを利用した半導体デバイスの基本構造を示しており、図１（ｅ）に示す状態で、メサ溝にパッシベーション用ガラス層を電気泳動法にて付着形成した状態を示す。ガラス層形成の条件は、鉛系のガラスをイソプロピルアルコールに混合し、白金を陽電極とし、１００Ｖ／ｃｍの電界を印加してガラス粉末を付着させた。更に６７０℃にて真空度が１０Ｐ（ｐａｓｃａｌ）になるまで減圧した後、温度を８２０℃まで昇温する。８２０℃に達した後に酸素を導入し、８２０℃×１５分間、溶融焼成させてガラス層を形成し、ＳＩＴを利用した半導体デバイスの基本構造を完成した。
【００１８】
図２は、本発明の静電誘導型トランジスタの製造方法における溶融焼成工程を示す。本発明の溶融焼成工程は、温度が６７０℃に到達してから、減圧処理を施し、ガラスメサ型構造を形成する半導体デバイスの製造方法である。
【００１９】
本発明の方法によると、メサ溝内のガラスが空隙無く充填されており、極めて優れた表面安定化を実現している。これは、ガラスを溶融焼成する際に減圧処理を施したことでガラス内に含まれていた空気等が脱気されたことで、ガラスが密度の高い状態でメサ溝に充填されたことによるものである。本実施例の基板比抵抗１００Ωｃｍ、厚み１００μｍでは、逆方向絶縁耐圧において、平均値：１８００Ｖを示した。また、同様に、比抵抗１３０Ωｃｍ、厚み２００μｍの基板を用いて、本発明の溶融焼成工程を行うことにより、２５００Ｖまで安定した逆方向絶縁耐圧を示すことも同時に検証できている。
【００２０】
本発明と同様に、従来法で基板１００Ωｃｍ、厚み１００μｍのメサ型の構造を作製し、逆方向絶縁耐圧を測定すると６００〜７００Ｖにおいて破損もしくは、不安定状態を示すことが多かった。
【００２１】
従来法により作製した構造のメサ溝は、パッシベーション用のガラス内に空気を含んだまま溶融焼成を行っているので空隙が存在している。これでは、メサ溝部のＰＮ接合部が完全に被覆されていないので所望の電気特性を得ることは困難であり、現実のデバイスヘの適用が困難である。
【００２２】
尚、本発明の実施の形態においては、メサ型のＳＩＴのみに関して述べているが、その他のエピタキシャル成長によって形成されるトランジスタ、サイリスタ、ダイオード等の他のいかなるメサ型構造の半導体デバイスに対しても、本発明を応用できる。
【００２３】
【発明の効果】
以上、本発明によれば、デバイスの信頼性を損なうことなく、かつＰＮ接合部を良好に被覆できることにより、表面安定化の極めて高い、高信頼性のメサ型構造を有する半導体デバイスの製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態による静電誘導型トランジスタの製造方法の説明図。
【図２】本発明の静電誘導型トランジスタの製造方法における溶融焼成工程を示す図。
【図３】従来のメサ型構造を利用した半導体デバイスの一つである静電誘導型トランジスタの断面図。図３（ａ）は断面図、図３（ｂ）は、図３（ａ）の一部拡大図。
【図４】従来の半導体デバイスの製造方法における溶融焼成工程を示す図。
【符号の説明】
１    Ｎ＋ドレインオーミック層
２    Ｎ−ドレイン層
３    Ｐ＋ゲート層
４    ソース層
５    Ｎソース層
３１    Ｐ＋ゲート電極層
Ａ    ガラス充填部
Ｂ    メサ溝幅
Ｃ    ゲート、ドレインＰＮ接合部
Ｄ    ガラス充填部内空隙
【図１】
2004235281.tif 000003
【図２】
2004235281.tif 000004
【図３】
2004235281.tif 000005
【図４】
2004235281.tif 000006