(57)【要約】【課題】簡単な工程により製造できるＭＩＭキャパシタと配線接続構造を有する半導体装置を構成する。【解決手段】この発明に係る半導体装置は、半導体素子を形成した半導体基板１２上に層間絶縁膜２０を配設し、コンタクト部２２とキャパシタ部２４とを形成する貫通孔２６，３８を同一工程で形成し、キャパシタ部２４には円筒型ＭＩＭキャパシタを形成するとともに、コンタクト部２２も貫通孔２６の側壁上にメタル膜２８−絶縁膜３０−メタル膜３２を有するコンタクトを形成した。この構成の半導体装置は、コンタクトとＭＩＭキャパシタとを容易に形成でき、キャパシタ部とスルーホール部との段差を少なくすることができ、平坦化処理のマージンを少なくすることができる。また、コンタクトホール相互間の容量を低減でき、電気的特性の劣化なしに高密度実装を可能にする。【選択図】        図１
2004235246.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板表面上にゲート絶縁膜を介して配設されたゲート電極とこのゲート電極を挟んで互いに対向して半導体基板表面に配設された第１、第２のウエルとを有する半導体素子と、
上記半導体基板上に配設され、第１、第２の貫通孔を有する第１の層間絶縁膜と、
上記第１の貫通孔の内周表面上に配設され上記第１の貫通孔の開口部を介して上記第１のウエルと電気的に接続された第１の金属膜と、
上記第１の貫通孔の内周表面上であって上記第１の金属膜表面上に配設され、上記第１の貫通孔の開口部に対向して開口を有する第１の絶縁膜と、
上記第１の貫通孔の内周表面上であって上記第１の絶縁膜表面上に配設され、この第１の絶縁膜の開口を介して上記第１の金属膜と接触した第２の金属膜と、上記第１の貫通孔の内周表面上であって上記第２の金属膜の内周に埋め込まれた第１の導電体と、
上記第１の層間絶縁膜の表面上に配設され上記第１の導電体と接触した第１の配線層と、
上記第２の貫通孔の内周表面上に配設され上記第２の貫通孔の開口部を介して上記第２のウエルと電気的に接続された第３の金属膜と、
上記第２の貫通孔の内周表面上であって上記第３の金属膜表面上に配設され、上記第３の金属膜全面を覆う第２の絶縁膜と、
上記第２の貫通孔の内周表面上であって上記第２の絶縁膜表面上に配設された第４の金属膜と、
上記第２の貫通孔の内周表面上であって上記第４の金属膜の内周に埋め込まれた第２の導電体と、
上記第１の層間絶縁膜の表面上に配設され上記第２の導電体と接触した第２の配線層と、
を備えた半導体装置。
【請求項２】
半導体基板と第１の層間絶縁膜との間に配設された第２の層間絶縁膜とこの第２の層間絶縁膜の表面上であって上記第２の層間絶縁膜と上記第１の層間絶縁膜との間に配設された第３、第４の配線層をさらに備え、第３の配線層を介して第１の金属膜が第１のウエルと電気的に接続され、第４の配線層を介して第３の金属膜が第２のウエルと電気的に接続されたことを特徴とする請求項１記載の半導体装置。
【請求項３】
第２の金属膜と第１の導電体と第１の配線層とを同じ材料でかつ連続的に、さらに第４の金属膜と第２の導電体と第２の配線層とを同じ材料でかつ連続的に、それぞれ配設されたことを特徴とする請求項１または２記載の半導体装置。
【請求項４】
第１の導電体と第１の配線層との間にさらにスルーホールを有する第３の層間絶縁膜が配設され、このスルーホールを介して第１の導電体と第１の配線層とが接続されたことを特徴とする請求項１記載の半導体装置。
【請求項５】
さらに第１、第２のプラグを備え、第１のプラグを介して第１の金属膜が第１のウエルと電気的に接続され、第２のプラグを介して第３の金属膜が第２のウエルと電気的に接続されたことを特徴とする請求項１記載の半導体装置。
【請求項６】
第２の貫通孔が第１の層間絶縁膜に複数穿孔されるとともに、それぞれの第２の貫通孔が第３の金属膜、第２の絶縁膜、第４の金属膜、および第２の導電体を備え、それぞれの第２の導電体が第２の配線層と接触したことを特徴とする請求項１記載の半導体装置。
【請求項７】
半導体基板表面に配設されたウエルあるいは半導体基板上に配設された導電層と、
上記半導体基板上に配設され、貫通孔を有する第１の層間絶縁膜と、
上記貫通孔の内周表面上に配設され上記貫通孔の開口部を介して上記ウエルあるいは導電層と電気的に接続された第１の金属膜と、
上記貫通孔の内周表面上であって上記第１の金属膜表面上に配設され、上記貫通孔の開口部に対向して開口を有する第１の絶縁膜と、
上記貫通孔の内周表面上であって上記第１の絶縁膜表面上に配設され、上記第１の絶縁膜の開口を介して第１の金属膜と接触した第２の金属膜と、
上記貫通孔の内周表面上であって上記第２の金属膜の内周に埋め込まれた導電体と、
上記層間絶縁膜の表面上に配設され上記導電体と接触した配線層と、
を備えた配線接続構造。
【請求項８】
半導体基板上に配設された第１の層間絶縁膜と、
この第１の層間絶縁膜上に配設され配線パターンに対応して上記第１の層間絶縁膜を露呈する凹部を有する第２の層間絶縁膜と、
上記凹部の露呈した第１の層間絶縁膜表面上及び凹部側壁表面上に配設された第１の金属膜と、
この第１の金属膜表面上であって上記第１の層間絶縁膜に対向して開口を有するとともに凹部側壁表面上に配設された誘電体膜と、
上記第１の金属膜表面上に上記開口を介して上記凹部に埋め込まれた配線層と、を備えた配線接続構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置およびその配線接続構造に係り、特にＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＤＲＡＭとＬＯＧＩＣ回路とを混載したデバイス（ｅｍｂｅｄｄｅｄ  ＤＲＡＭ，  以下ｅＲＡＭという）など、キャパシタを有する半導体装置とその配線接続構造に関するものである。
【０００２】
【従来の技術】
近年、ＤＲＡＭやｅＲＡＭなどの半導体デバイスの微細化・高集積化に伴って、キャパシタの電極面積も微細化が進み、電極容量を確保することが困難になってきている。そして、より大きな電気容量を確保するために、キャパシタの蓄電電極部の構造をシリンダ型とする構成が広く採用されている。さらにコンタクトやスルーホール、ゲート電極など構成要素間の間隔が非常に狭くなってきており、リソグラフィ工程におけるマスク目合わせの目ずれ許容マージンを拡大するためにセルフアラインを用いる工程が使用され、成膜工程を減らし工夫がなされている。
【０００３】
このためシリンダ型キャパシタの蓄積電極とビットコンタクトプラグを同時に形成し、これらの上に容量絶縁膜とリンドープのポリシリコン膜とを堆積し、容量絶縁膜とリンドープのポリシリコン膜とをパターニングして、シリンダ型キャパシタの対向電極を形成するとともにビットコンタクトプラグの上面を露出させ、一旦ＳｉＯ２膜を形成してシリンダ型キャパシタおよびビットコンタクトプラグを埋め込んだ後、ビットコンタクトプラグの上面を露出させ、ビット線を形成する例が示されている（例えば、特許文献１参照）。
【０００４】
また半導体集積回路のキャパシタをＰＩＰ（Ｐｏｌｙｓｉｌｉｃｏｎｅ  Ｉｎｓｕｌａｔｏｒ  Ｐｏｌｙｓｉｌｉｃｏｎ）型キャパシタではなく、複雑な工程の追加なしにＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型キャパシタで形成する例が示されている。（例えば特許文献２参照）
【０００５】
【特許文献１】
特開２０００−２３２２０７号公報（第７，８欄、図６、７）
【特許文献２】
特開２０００−２２８４９７号公報（第１３欄、図６）
【０００６】
【発明が解決しようとする課題】
しかしながら、下部電極をポリシリコンやアモルファスシリコンで形成する場合には、成膜工程が増えるので、マスクの枚数や工程数の増加が避けられない。
また、ＭＩＭキャパシタを使用する場合においても、下部電極と上部電極とが平面的に対向しキャパシタを構成する平面積が大きくなるという問題点があった。
【０００７】
この発明は上記の問題点を解消するためになされたもので、第１の目的は、簡単な工程で形成できて、設置面積が小さいキャパシタを有する半導体装置を構成することであり、第２の目的はコンタクトやスルーホール間の容量を低減するために、コンタクトやスルーホールの側壁に金属−誘電体−金属の構造を有する配線接続構造を提供することである。
【０００８】
【課題を解決するための手段】
この発明に係る半導体装置は、半導体基板表面上にゲート絶縁膜を介して配設されたゲート電極とこのゲート電極を挟んで互いに対向して半導体基板表面に配設された第１、第２のウエルとを有する半導体素子と、半導体基板上に配設され、第１、第２の貫通孔を有する第１の層間絶縁膜と、第１の貫通孔の内周表面上に配設され第１の貫通孔の開口部を介して第１のウエルと電気的に接続された第１の金属膜と、第１の貫通孔の内周表面上であって第１の金属膜表面上に配設され、第１の貫通孔の開口部に対向して開口を有する第１の絶縁膜と、第１の貫通孔の内周表面上であって第１の絶縁膜表面上に配設され、この第１の絶縁膜の開口を介して第１の金属膜と接触した第２の金属膜と、第１の貫通孔の内周表面上であって第２の金属膜の内周に埋め込まれた第１の導電体と、第１の層間絶縁膜の表面上に配設され第１の導電体と接触した第１の配線層と、第２の貫通孔の内周表面上に配設され第２の貫通孔の開口部を介して第２のウエルと電気的に接続された第３の金属膜と、第２の貫通孔の内周表面上であって第３の金属膜表面上に配設され、第３の金属膜全面を覆う第２の絶縁膜と、第２の貫通孔の内周表面上であって第２の絶縁膜表面上に配設された第４の金属膜と、第２の貫通孔の内周表面上であって第４の金属膜の内周に埋め込まれた第２の導電体と、第１の層間絶縁膜の表面上に配設され第２の導電体と接触した第２の配線層と、を備えたものである。
【０００９】
（また、この発明に係る配線接続構造は、半導体基板表面に配設されたウエルあるいは半導体基板上に配設された導電層と、半導体基板上に配設され、貫通孔を有する第１の層間絶縁膜と、貫通孔の内周表面上に配設され貫通孔の開口部を介してウエルあるいは導電層と電気的に接続された第１の金属膜と、貫通孔の内周表面上であって第１の金属膜表面上に配設され、貫通孔の開口部に対向して開口を有する第１の絶縁膜と、貫通孔の内周表面上であって第１の絶縁膜表面上に配設され、第１の絶縁膜の開口を介して第１の金属膜と接触した第２の金属膜と、貫通孔の内周表面上であって第２の金属膜の内周に埋め込まれた導電体と、層間絶縁膜の表面上に配設され導電体と接触した配線層と、を備えたものである。）
【００１０】
（また、この発明に係る配線接続構造は、半導体基板上に配設された第１の層間絶縁膜と、この第１の層間絶縁膜上に配設され配線パターンに対応して第１の層間絶縁膜を露呈する凹部を有する第２の層間絶縁膜と、凹部の露呈した第１の層間絶縁膜表面上及び凹部側壁表面上に配設された第１の金属膜と、この第１の金属膜表面上であって第１の層間絶縁膜に対向して開口を有するとともに凹部側壁表面上に配設された誘電体膜と、第１の金属膜表面上に開口を介して凹部に埋め込まれた配線層と、を備えたものである。）
【００１１】
【発明の実施の形態】
実施の形態１．
図１はこの発明の一つの実施の形態に係る半導体装置の断面図である。
図１において、半導体装置としての、例えばＤＲＡＭ１０は、ｎ導電型（以下、“ｎ−”で表記する。またｐ導電型を“ｐ−”で表記する。）の半導体基板としてのシリコン基板１２に第１、第２のウエルとしてのｐ型のソース・ドレインとなる拡散領域１４ａ，１４ｂが形成されている。この拡散領域１４ａ，１４ｂに挟まれてシリコン基板１２の表面上にゲート絶縁膜１６を介してゲート電極１８が配設されている。ゲート電極１６を埋め込んでＴＥＯＳ法やＮＳＧによるプラズマ酸化膜やプラズマ窒化膜からなる第１の層間絶縁膜としての層間絶縁膜２０が配設されている。第１のウエルとしての拡散領域１４ａの直上にはコンタクト部２２が、また拡散領域１４ｂの直上にはキャパシタ部２４が設けられている。
【００１２】
コンタクト部２２は、層間絶縁膜２０に第１の貫通孔としての貫通孔２６が配設され、層間絶縁膜２０の表面上から貫通孔２６の内周面及び貫通孔２６の開口部２６ａに対向する拡散領域１４ａの表面に接してＴｉＮ／Ｔｉ膜からなる第１の金属膜としてのメタル膜２８が配設されている。ＴｉＮ／Ｔｉは下層がＴｉ膜で上層がＴｉＮ膜である。
層間絶縁膜２０に配設された貫通孔２６の内周面上に位置するメタル膜２８の表面上には、タンタル酸化物からなる絶縁膜３０が配設されている。この絶縁膜３０は、貫通孔２６の開口部２６ａに対向して開口３０ａを有し、この開口３０ａを介してメタル膜２８が露呈している。
【００１３】
層間絶縁膜２０の表面上および貫通孔２６の内周面上に位置する絶縁膜３０の表面上及び絶縁膜３０の開口３０ａを介して露呈したメタル膜２８の表面上に、ＴｉＮ／Ｔｉ膜からなる第２の金属膜としてのメタル膜３２が配設されている。メタル膜３２は絶縁膜３０の開口３０ａを介してメタル膜２８と接触している。
メタル膜３２の内周側の凹部を埋め込むようにタングステンなどにより、第１の導電体としてのプラグ３４が配設されている。このプラグ３４の下端面はメタル膜３２に接触し、上端面は層間絶縁膜２０の表面上に位置するメタル膜３２と同じ平面になるように配設され、プラグ３４の上端面およびメタル３２の表面と接触して第１の配線層としての配線層３６が配設されている。
【００１４】
キャパシタ部２４は、層間絶縁膜２０に第２の貫通孔としての貫通孔３８が配設され、層間絶縁膜２０に配設された貫通孔３８の内周面及び貫通孔３８の開口部３８ａに対向する拡散領域１４ｂの表面に接してＴｉＮ／Ｔｉ膜からなる第３の金属膜としてのメタル膜４０が配設されている。このメタル膜４０はキャパシタ部の円筒キャパシタの下部電極となる。
貫通孔３８の内周面上および貫通孔３８の開口部３８ａに対向する部分に位置するメタル膜４０の表面上および層間絶縁膜２０の表面上には、タンタル酸化物からなる第２の絶縁膜としての絶縁膜４２が配設されている。つまりこの絶縁膜４２は、メタル膜４０の表面を完全に覆っている。そしてこの絶縁膜４２は容量絶縁膜となっている。この絶縁膜４２の膜厚は２０ｎｍ以下の厚さである。
【００１５】
層間絶縁膜２０の表面上および貫通孔３８の内周面上に位置する絶縁膜４２の表面上に、ＴｉＮ／Ｔｉ膜からなる第４の金属膜としてのメタル膜４６が配設されている。メタル膜４６は絶縁膜４２を介してメタル膜４０と対向し、円筒キャパシタの上部電極を構成している。
メタル膜４６の内周側に凹部を埋め込むようにタングステンなどにより、第２の導電体としてのプラグ４８が配設されている。このプラグ４８の下端面はメタル膜４６に接触し、上端面は層間絶縁膜２０の表面上に位置するメタル膜４６と同じ平面になるように配設され、プラグ４８の上端面およびメタル膜４６の表面と接触して第２の配線層としての配線層５０が配設されている。
【００１６】
通常は、貫通孔２６と貫通孔３８とは同一工程で形成され、メタル膜２８とメタル膜４０、また絶縁膜３０と絶縁膜４２、またメタル膜３２とメタル膜４６、はそれぞれ、同一層で、同一材料により構成されている。
【００１７】
次に製造方法について説明する。
図２から図１０までは、この発明の一実施の形態に係る半導体装置の製造方法の各段階における断面図である。なお各図においてと同じ符号は同一のものかまたは相当のものである。以下の各図においても、同じ符号は同一のものかまたは相当のものである。
図２に示すようにシリコン基板１２に拡散領域１４ａ、１４ｂを形成し、拡散領域１４ａ、１４ｂに挟まれたシリコン基板１２の表面上にゲート絶縁膜１６を介してゲート電極１８が配設された半導体素子を形成する。次いでこの半導体素子を覆う層間絶縁膜２０を例えば、ＴＥＯＳ、ＮＳＧによるプラズマ酸化膜やプラズマ窒化膜を形成する。
【００１８】
次に図３に示すように、コンタクト部２２とキャパシタ部２４に、拡散領域１４ａ、１４ｂの直上にそれぞれ開口部２６ａ、３８ａを有する貫通孔２６、３８を同一工程で形成する。
次に図４に示すように、例えばＴｉＮ／Ｔｉ膜からなるメタル膜５４を全面に成膜する。
次に図５に示すように、レジスト膜を形成し、コンタクト部２２及びキャパシタ部２４の貫通孔３８内部のメタル膜５４を覆い、貫通孔３８周囲のメタル膜５４を露呈させたレジストパターン５６を形成する。
【００１９】
次に、図６に示すように、レジストパターン５６をマスクとして異方性エッチング、例えばドライエッチングを行い、メタル膜５４をエッチバックすることにより、円筒キャパシタの下部電極となるメタル膜４０を形成する。
次に、図７に示すように、レジストパターン５６を除去し、全面にタンタル酸化物などの誘電体膜５８を形成する。誘電体膜５８の膜厚は２０ｎｍ以下の厚さである。
次に、図８に示すように、レジスト膜を形成し、キャパシタ部２４を覆いキャパシタ部以外を開口したレジストパターン６０を形成する。
【００２０】
次に、図９に示すようにレジストパターン６０をマスクとして、異方性エッチング、例えばドライエッチングにより、貫通孔２６の内周表面上に誘電体膜５８を残し、層間絶縁膜２０の表面上及び貫通孔２６の開口部２６ａに対向する部分に配設されている誘電体膜５８を除去し、貫通孔２６の開口部２６ａに対向する開口３０ａを有する絶縁膜３０が形成される。
また同じ工程でキャパシタ部２４のメタル膜４０の表面を完全に覆った容量絶縁膜となる絶縁膜４２が形成される。
【００２１】
次に、図１０に示すように、レジストパターン６０を除去し、ＴｉＮ／Ｔｉ膜からなるメタル膜６２を全面に成膜する。この工程によりコンタクト部２２の貫通孔２６内部の絶縁膜３０表面上、キャパシタ部２４の絶縁膜４２の表面上及び層間絶縁膜２０表面上に金属膜であるメタル膜６２が形成される。
この後、貫通孔２６及び３８内部に形成された凹部のメタル膜６２上にタングステンなどを埋め込んでプラグを形成し、ＡｕやＣｕなどで配線層を形成し、パターン形成を行って配線を形成する。これで図１に示された構成のＤＲＡＭ１０が完成する。
【００２２】
図１１はこの発明の実施の形態１の変形例を示す半導体装置の断面図である。図１１において、ＤＲＡＭ６４においては、配線層６６ａおよびメタル６６ｂはＣｕが使用される。配線層６６ａおよびメタル６６ｂの形成にダマシン法を使用した場合、コンタクト部２２の貫通孔２６内部の絶縁膜３０表面上へのメタル６６ｂの埋込と配線層６６ａの形成、キャパシタ部２４の絶縁膜４２の表面上へのメタル６６ｂの埋込と配線層６６ａの形成、をそれぞれ同一工程で行うので工程数を少なくすることができる。
【００２３】
言い換えればＤＲＡＭ１０のコンタクト部２２のメタル膜３２とプラグ３４と配線層３６とを、またキャパシタ部２４のメタル膜４６とプラグ４８と配線層５０とをそれぞれ同一材料で連続的に形成されたものである。
以上に説明したこの実施の形態に係る半導体装置は、半導体素子を形成した後に層間絶縁膜を形成し、コンタクトとＭＩＭキャパシタとを同一工程で穿孔し、形成するので、簡単な工程でコンタクトとＭＩＭキャパシタが形成できる。
【００２４】
またキャパシタを形成した後にコンタクトの形成を行う場合ではコンタクト形成前の表面においてキャパシタを形成したところとそうで無い部分とで段差が生じるが、この製造方法では段差を少なくすることができる。したがって平坦化処理の際に必要なマージンを少なくすることができる。
またコンタクトホールの側壁がメタル−絶縁膜−メタルの構造をしており、絶縁膜の両側のメタルは等電位になるため、コンタクトホール相互間の容量を低減する効果がある。したがって電気的特性の劣化なしに高密度実装を可能にする。
【００２５】
実施の形態２
実施の形態１がコンタクトを使用した場合であるが、実施の形態２はコンタクトに変えてスルーホールを使用した場合である。
図１２はこの発明の一つの実施の形態に係る半導体装置の断面図である。
図１２において、ＤＲＡＭ７０は、ｎ型のシリコン基板１２（図示せず）にｐ型のソース・ドレインの拡散領域１４ａ，１４ｂが形成されている。この拡散領域１４ａ，１４ｂに挟まれて半導体基板１２の表面上にゲート絶縁膜１６（図示せず）を介してゲート電極１８（図示せず）が配設されている。
【００２６】
シリコン基板１２上にゲート電極１８を埋め込んでＴＥＯＳ法やＮＳＧによるプラズマ酸化膜やプラズマ窒化膜からなる第２の層間絶縁膜としての層間絶縁膜７２が配設されている。この層間絶縁膜７２の表面上に第３の配線層としての配線層７４、第４の配線層としての配線層７６が配設され、この配線層７４と配線層７６とを介して層間絶縁膜７２の表面上に層間絶縁膜２０が配設され、この層間絶縁膜２０にスルーホール部７８およびキャパシタ部２４が配設されている。
スルーホール部７８の構成は実施の形態１のコンタクト部と同じ構成で、コンタクト部２２はウエルと直接接続しているのに対して、スルーホール部７８は配線層７４に直接接続していることだけの相違である。
【００２７】
配線層７４はスルーホール（図示せず）やコンタクト（図示せず）を介して拡散領域１４ａ（図示せず）と接続し、配線層７６はコンタクト８０を介して拡散領域１４ｂに接続されている。
このＤＲＡＭ７０の製造方法は、基本的には実施の形態１のＤＲＡＭ１０と同様の製造方法であって、ただシリコン基板１２に半導体素子を形成し、この後に層間絶縁膜７２を形成し、配線層７４、７６、コンタクト８０を形成する工程が相違し、この後層間絶縁膜２０を形成する工程以降の製造方法はＤＲＡＭ１０と同じである。
【００２８】
図１３はこの発明の一実施の形態の変形例である半導体装置の断面図である。図１３のＤＲＡＭ８２は、配線層６６ａおよびメタル６６ｂはＣｕが使用される。配線層６６ａおよびメタル６６ｂの形成にダマシン法を使用した場合、コンタクト部２２の絶縁膜３０内側へのメタル６６ｂの埋込と配線層６６ａの形成、キャパシタ部２４の絶縁膜４２内側へのメタルの埋込６６ｂと配線層６６ａの形成、をそれぞれ同一工程で行うので工程数を少なくすることができる。
【００２９】
この実施の形態においても、キャパシタを配線製造工程で形成することが出来て、簡単にキャパシタを形成することができる。またスルーホールの側壁がメタル−絶縁体−メタルの構造となり、絶縁膜を挟むメタルが等電位になるためにスルーホール間容量を低減する効果がある。
【００３０】
実施の形態３
この実施の形態は、コンタクト部２２およびキャパシタ部２４の構成は基本的に実施の形態１のＤＲＡＭ１０と同じであるが、キャパシタ部２４の配線層５０ではコンタクト部の配線を形成せずに層間絶縁膜を介して一層上の配線層とスルーホールを介して接続するものである。
図１４はこの発明の一実施の形態に係る半導体装置の断面図である。
ＤＲＡＭ８６は、キャパシタ部２４の配線層５０を埋め込むＴＥＯＳ法やＮＳＧによるプラズマ酸化膜やプラズマ窒化膜からなる第３の層間絶縁膜としての層間絶縁膜８８が配設され、この層間絶縁膜８８の表面に配線層９０を配設し、コンタクト部２２のメタル膜２８、メタル膜３２およびプラグ３４と配線層９０とをスルーホール９２を介して接続している。
【００３１】
この構成にすることにより、キャパシタ部２４とコンタクト部２２とを同じ領域に配設する場合に、配線のピッチを緩和することができる。
即ちキャパシタ部２４の配線層５０をキャパシタの電位固定に用い、配線層９０でビットラインを形成する。このときコンタクト部２２上に直接スルーホール９２を形成することにより、配線のピッチを緩和することができる。
コンタクト部２２に替えてスルーホールとした構成においても同様の配線を行うことにより配線のピッチを緩和することができる。
【００３２】
実施の形態４
この実施の形態は、コンタクト部２２およびキャパシタ部２４の構成は基本的に実施の形態１のＤＲＡＭ１０と同じであるが、コンタクト部２２のメタル膜２８と拡散領域１４ａとの接続、およびキャパシタ部２４のメタル膜４０と拡散領域１４ｂとの接続をそれぞれプラグを介して接続する構成である。
図１５はこの発明の一実施の形態に係る半導体装置の断面図である。
図１５において、ＤＲＡＭ９６は、コンタクト部２２のメタル膜２８はタングステンで形成されたプラグ９８により拡散領域１４ａと接続され、キャパシタ部２４のメタル膜４０はタングステンで形成されたプラグ１００により拡散領域１４ｂと接続されている。
【００３３】
シリコン基板１２に半導体素子を形成した後に、ゲート電極１８とゲート電極１８との間を選択的にエッチングして、タングステンのプラグ９８，１００が形成される。この後層間絶縁膜２０が形成され、コンタクト部２２とキャパシタ部２４とにそれぞれ、プラグ９８，１００に対応して貫通孔２６、３８が形成される。以下の工程は実施の形態１のＤＲＡＭ１０の工程と同じである。
この構成により、ゲート電極間のピッチを狭くすることが出来て、素子の高密度実装が可能となる。
【００３４】
実施の形態５
この実施の形態は、コンタクト部２２およびキャパシタ部２４の構成は基本的に実施の形態１のＤＲＡＭ１０と同じであるが、キャパシタ部２４の数を複数個にした構成である。
図１６はこの発明の一実施の形態に係る半導体装置の断面図である。
図１６において、ＤＲＡＭ１０４はキャパシタ部２４が複数の円筒キャパシタ２４ａ、２４ｂ・・、を有している。アナログキャパシタで大きなキャパシタが必要なときに、キャパシタ部２４のメタル膜４０を各円筒キャパシタ２４ａ、２４ｂ・・で切断せずに接続した構成にするものである。
【００３５】
メタル４０を形成するときに、各円筒キャパシタ毎に独立するようにエッチングすることを実施せずに、円筒キャパシタ間を接続するようにしたものである。このように構成することにより、キャパシタ相互間にも容量を持つようになり、キャパシタ部２４全体として容量を増加させることができる。
但しメタル４０を形成するときに、各円筒キャパシタ毎に独立するようにエッチングして、メタル４０を連続する構成にしなくても良い。
この実施の形態においては、円筒キャパシタを複数個単にウエルで接続するよりも抵抗値が下がり、半導体素子の電気的特性が良くなる。
【００３６】
実施の形態６
この実施の形態は、この発明に係る配線接続構造に関するもので、コンタクトの側壁をメタル膜と誘電体膜とメタル膜とで構成した配線接続構造に関するものである。
図１７は、この発明の一実施の形態に係る配線接続構造の断面図である。
図１７においては、一例として、半導体素子のソースド／レインの拡散領域１４ａに接続されたコンタクトを例にしているが、必ずしもソースド／レインでなくてもよい。
【００３７】
図１７のコンタクト部２２の構成は、実施の形態１のＤＲＡＭ１０のコンタクト部２２とほぼ同じ構成である。
コンタクト部２２は、半導体素子が形成されたシリコン基板１２の上に配設された層間絶縁膜２０に貫通孔２６が配設され、貫通孔２６の内周面及び貫通孔２６の開口部２６ａに対向する拡散領域１４ａの表面にそれぞれ接してＴｉＮ／Ｔｉ膜からなる第１の金属膜としてのメタル膜２８が配設されている。
貫通孔２６の内周面上に位置するメタル膜２８の表面上には、タンタル酸化物からなる絶縁膜３０が配設されている。この絶縁膜３０は、貫通孔２６の開口部２６ａに対向して開口３０ａを有し、この開口３０ａを介してメタル膜２８が露呈している。
【００３８】
層間絶縁膜２０の表面上および貫通孔２６の内周面上に位置する絶縁膜３０の表面上及び絶縁膜３０の開口３０ａを介して露呈したメタル膜２８の表面上に、ＴｉＮ／Ｔｉ膜からなる第２の金属膜としてのメタル膜３２が配設されている。メタル膜３２は絶縁膜３０の開口３０ａを介してメタル膜２８と接触している。
メタル膜３２の内周側に、貫通孔２６を埋め込むようにタングステンなどにより、第１の導電体としてのプラグ３４が配設されている。このプラグ３４の下端面はメタル膜３２に接触し、上端面は層間絶縁膜２０の表面上に位置するメタル膜３２と同じ平面になるように配設され、プラグ３４の上端面およびメタル３２の表面と接触して第１の配線層としての配線層３６が配設されている。
【００３９】
次に、製造方法について説明する。
図１８から図２３までは、この発明の一実施の形態に係る配線接続構造の製造方法の各段階における断面図である。
図１８に示すようにシリコン基板１２に拡散領域１４ａ、１４ｂを形成し、拡散領域１４ａ、１４ｂに挟まれたシリコン基板１２の表面上にゲート絶縁膜１６を介してゲート電極１８が配設された半導体素子を形成する。次いでこの半導体素子を覆う層間絶縁膜２０を例えば、ＴＥＯＳ、ＮＳＧによるプラズマ酸化膜やプラズマ窒化膜により形成する。
【００４０】
次に図１９に示すように、コンタクト部２２に、拡散領域１４ａの直上に開口部２６ａを有する貫通孔２６を形成する。
次に図２０に示すように、例えばＴｉＮ／Ｔｉ膜からなるメタル膜５４を全面に成膜する。さらにこの後、例えばタンタル酸化物などの誘電体膜５８をメタル膜５４上全面に形成する。
次に図２１に示すように、誘電体膜５８上にレジスト膜を形成し、コンタクト部２２の貫通孔２６を含む貫通孔２６の近傍を開口したレジストパターン１０８を形成し、異方性エッチング例えばドライエッチングにより貫通孔２６の内周表面上の誘電体膜５８を残して、誘電体膜５８に開口部２６ａに対向する開口３０ａを形成し、これによりコンタクト部２２の絶縁膜３０を形成する。
この場合レジストパターン１０８では貫通孔２６の近傍を開口しているので、その他の部分の誘電体膜５８は残存し、後に示すように配線層３６の下にも誘電体膜が残る構成になる。
【００４１】
他の製造工程として、図２２に示すように、誘電体膜５８全面に異方性エッチングを行って、貫通孔２６の内周表面上の誘電体膜５８を残して、開口部２６ａに対向する開口３０ａを形成してもよい。
次に図２３に示すように、レジストパターン１０８を除去し、例えばＴｉＮ／Ｔｉ膜からなるメタル膜６２を全面に成膜する。これによりコンタクト部２２のメタル膜３２が形成される。
【００４２】
この後、コンタクト部２２における貫通孔２６のメタル膜３２内側にタングステンなどのプラグ３４が形成され、さらにプラグ３４の上端面及びメタル膜６２上にＡｕやＣｕなどの配線層が３６が形成され、パターン形成されて配線が形成される。
このように形成されたコンタクト部２２は、貫通孔２６内周の側壁が、プラグ３４に接触したメタル膜３２と絶縁膜３０とメタル膜３２に接続されたメタル膜２８とからなる構造を有しており、絶縁膜３０の両側のメタル膜２８，３２を等電位にすることにより、互いに隣接するコンタクト部間の容量を低減できる効果がある。したがってコンタクトを高密度に配置しても容量が大きくならず、電気特性の良い配線接続構造を提供することができる。延いては電気特性の良い半導体装置を提供することができる。
【００４３】
実施の形態７
この実施の形態は、この発明に係る配線接続構造に関するもので、スルーホールの側壁をメタル膜と誘電体膜とメタル膜とで構成したの配線接続構造に関するものである。
図２４は、この発明の一実施の形態に係る配線接続構造の断面図である。
図２４におけるスルーホール部７８の構成は、実施の形態２のスルーホール部７８と同様の構成であり、また実施の形態６のコンタクト部２２の構成と同じで、実施の形態６のコンタクト部２２が拡散領域１４ａに接触しているのに対して、この実施の形態７のスルーホール部７８は配線層７４に接触していることが相違している。
【００４４】
半導体素子が形成されたシリコン基板１２（図示せず）上に層間絶縁膜７２が配設され、この層間絶縁膜７２の表面に配線層７４が形成されている。この配線層７４を介して層間絶縁膜７２上に層間絶縁膜２０が配設され、スルーホール部７８が配設されている。
したがって、この実施の形態７のスルーホール部７８の製造方法は、シリコン基板１２（図示せず）にゲート電極１８が配設された半導体素子（図示せず）を形成し、この上にゲート電極１８を埋め込んでＴＥＯＳ法やＮＳＧによるプラズマ酸化膜やプラズマ窒化膜からなる層間絶縁膜７２を形成し、この層間絶縁膜７２の表面上に配線層７４を形成し、この配線層７４を介して層間絶縁膜７２の表面上に層間絶縁膜２０を形成する。この層間絶縁膜２０を形成した後の製造方法は、実施の形態６に記載したコンタクト部２２の製造方法と同様である。
【００４５】
この実施の形態７のスルーホール部７８における貫通孔２６内周の側壁が、プラグ３４に接触したメタル膜３２と絶縁膜３０とメタル膜３２に接続されたメタル膜２８とからなる構造を有しており、絶縁膜３０の両側のメタル膜２８，３２を等電位にすることにより、互いに隣接するスルーホール部間の容量を低減できる効果がある。したがってスルーホールを高密度に配置しても容量が大きくならず、電気特性の良い配線接続構造を提供することができる。
【００４６】
実施の形態８
この実施の形態は、この発明に係る配線接続構造に関するもので、配線層の側壁を誘電体膜とメタル膜とで構成したの配線接続構造に関するものである。
図２５は、この発明の一実施の形態に係る配線接続構造の断面図である。
図２５において、半導体素子が形成されたシリコン基板１２（図示せず）上に層間絶縁膜７２が配設され、この層間絶縁膜７２の表面に配線層７４が形成されている。この配線層７４を介して層間絶縁膜７２上に層間絶縁膜１１２が配設され、この層間絶縁膜１１２にスルーホール１１４が配設されている。
配線部１１０の構成は、層間絶縁膜１１２の上に配線層１２０と同程度の厚みの層間絶縁膜１１６が配設され、配線パターンに沿って層間絶縁膜１１６が除去された凹部１１８が形成されている。
【００４７】
この凹部１１８の側面と層間絶縁膜１１２の露呈面とにＴｉＮ／Ｔｉ膜からなるメタル膜１２４が配設され、凹部１１８の側面に沿って酸化タンタルなどの絶縁膜１２２が配設され、配線パターンに沿って露呈したメタル膜１２４上にＡｕやＣｕなどで構成された配線層１２０が配設されている。
したがって凹部１１８の側面の層間絶縁膜１１６と配線層１２０との間に、配線層１２０の側面側から、絶縁膜１２２とメタル膜１２４とが順次配設されている。
配線層１２０とメタル膜１２４とは互いに接触していることにより絶縁膜１２２を介して等電位になる。したがって隣接する配線部相互間の容量が低減し、この配線層構造を有する半導体装置においては電気的特性の向上する。
【００４８】
次にこの配線部１１０の製造方法について説明する。
図２６から図３０はこの発明の一実施の形態に係る配線接続構造の製造方法の各段階における断面図である。
図２６に示すように、シリコン基板１２（図示せず）上に配設された層間絶縁膜７２、この層間絶縁膜７２の表面に配線層７４が形成され、この配線層７４を介して層間絶縁膜７２の上にスルーホール１１４を有する層間絶縁膜１１２が配設され、さらにこの層間絶縁膜１１２の表面上に、形成される配線層と同程度の厚みの層間絶縁膜１１６が形成される。
【００４９】
次に図２７に示すように、層間絶縁膜１１６上にレジスト膜を形成し、形成する配線パターンに対応する開口を有するレジストパターンを形成し、このレジストパターンをマスクとして層間絶縁膜１１２の表面が露呈されるようにエッチングを行い、凹部１１８を形成する。図２７においては凹部１１８の形成によって層間絶縁膜１１２のスルーホール１１４が露呈している。
次に図２８に示されるように、全面に例えばＴｉＮ／Ｔｉ膜からなるメタル膜１２４を形成する。
【００５０】
次に図２９に示されるように、メタル膜１２４の上に全面に酸化タンタルなどの絶縁膜１２２を形成する。
次に図３０に示されるように、異方性エッチング、例えばドライエッチングにより、凹部１１８の底部および層間絶縁膜１１６表面上の絶縁膜１２２を除去し、凹部１１８の側面に絶縁膜１２２を残す。
【００５１】
次にダマシン法により、配線層１２０を凹部１１８のメタル膜１２４上に形成する。すなわち、層間絶縁膜１１６上のメタル膜１２４上にメッキにより配線層とする材料ＡｕやＣｕなどのメッキ膜を形成し、ＣＭＰ研磨により凹部１１８に埋め込まれた配線層を残し、層間絶縁膜１１６上のメッキ膜及びメタル膜１２４を除去することにより、配線層１２０が形成される。この結果形成されたものが図２５に示された配線接続構造である。
【００５２】
この実施の形態に係る配線層構造においては、配線層１２０とメタル膜１２４とが接触していることにより絶縁膜１２２を介して等電位になる。したがって互いに隣接する配線部相互間の容量が低減し、この配線層構造を有する半導体装置においては電気的特性の向上する。また配線層相互の距離を縮めることができるので、半導体装置の高密度実装が可能になる。
【００５３】
図３１はこの発明の一実施の形態の変形例である配線接続構造の断面図である。
図３１においては、配線層とスルーホールとをダマシン法を使用することにより同一工程で形成したものである。この構成では配線層１２０とスルーホール１１４とが一体的に形成されるとともに、配線部１１０とスルーホール部１２６とがともに側壁にメタル膜１２４と酸化タンタルなどの絶縁膜１２２とが形成される。このため配線部１１０及びスルーホール部１２６ではともに、絶縁膜１２２は配線層１２０とこの配線層１２０に接続されたメタル膜１２４に挟まれ、配線層１２０とメタル膜１２４とが同電位になり、隣接する配線部相互間およびスルーホール部相互間の容量が低減し、この配線層構造を有する半導体装置においては電気的特性の向上する。また配線層相互間およびスルーホール部相互間の容量が低減することにより、配線層相互間およびスルーホール部相互間の距離を縮めることができるので、半導体装置の高密度実装が可能になる。
【００５４】
【発明の効果】
この発明に係る半導体装置は、半導体基板表面上にゲート絶縁膜を介して配設されたゲート電極とこのゲート電極を挟んで互いに対向して半導体基板表面に配設された第１、第２のウエルとを有する半導体素子と、半導体基板上に配設され、第１、第２の貫通孔を有する第１の層間絶縁膜と、第１の貫通孔の内周表面上に配設され第１の貫通孔の開口部を介して第１のウエルと電気的に接続された第１の金属膜と、第１の貫通孔の内周表面上であって第１の金属膜表面上に配設され、第１の貫通孔の開口部に対向して開口を有する第１の絶縁膜と、第１の貫通孔の内周表面上であって第１の絶縁膜表面上に配設され、この第１の絶縁膜の開口を介して第１の金属膜と接触した第２の金属膜と、第１の貫通孔の内周表面上であって第２の金属膜の内周に埋め込まれた第１の導電体と、第１の層間絶縁膜の表面上に配設され第１の導電体と接触した第１の配線層と、第２の貫通孔の内周表面上に配設され第２の貫通孔の開口部を介して第２のウエルと電気的に接続された第３の金属膜と、第２の貫通孔の内周表面上であって第３の金属膜表面上に配設され、第３の金属膜全面を覆う第２の絶縁膜と、第２の貫通孔の内周表面上であって第２の絶縁膜表面上に配設された第４の金属膜と、第２の貫通孔の内周表面上であって第４の金属膜の内周に埋め込まれた第２の導電体と、第１の層間絶縁膜の表面上に配設され第２の導電体と接触した第２の配線層と、を備えたもので、簡単な工程でコンタクトとＭＩＭキャパシタを容易に形成できる。キャパシタを形成したところとそうで無い部分とで段差を少なくすることができ、平坦化処理の際に必要なマージンを少なくすることができる。コンタクトホールの側壁がメタル−絶縁膜−メタルの構造をしており、コンタクトホール相互間の容量を低減でき、電気的特性の劣化なしに高密度実装を可能にする。
【００５５】
（また、この発明に係る配線接続構造は、半導体基板表面に配設されたウエルあるいは半導体基板上に配設された導電層と、半導体基板上に配設され、貫通孔を有する第１の層間絶縁膜と、貫通孔の内周表面上に配設され貫通孔の開口部を介してウエルあるいは導電層と電気的に接続された第１の金属膜と、貫通孔の内周表面上であって第１の金属膜表面上に配設され、貫通孔の開口部に対向して開口を有する第１の絶縁膜と、貫通孔の内周表面上であって第１の絶縁膜表面上に配設され、第１の絶縁膜の開口を介して第１の金属膜と接触した第２の金属膜と、貫通孔の内周表面上であって第２の金属膜の内周に埋め込まれた導電体と、層間絶縁膜の表面上に配設され導電体と接触した配線層と、を備えたもので、互いに隣接する配線接続部間の容量を低減できる効果がある。したがって配線接続部を高密度に配置しても容量が大きくならず、延いては電気特性の良い半導体装置を提供することができる。）
【００５６】
（また、この発明に係る配線接続構造は、半導体基板上に配設された第１の層間絶縁膜と、この第１の層間絶縁膜上に配設され配線パターンに対応して第１の層間絶縁膜を露呈する凹部を有する第２の層間絶縁膜と、凹部の露呈した第１の層間絶縁膜表面上及び凹部側壁表面上に配設された第１の金属膜と、この第１の金属膜表面上であって第１の層間絶縁膜に対向して開口を有するとともに凹部側壁表面上に配設された誘電体膜と、第１の金属膜表面上に開口を介して凹部に埋め込まれた配線層と、を備えたもので、互いに隣接する配線部間の容量を低減することができ、配線接続部を密度に配置しても容量が大きくならず、延いては電気特性の良い半導体装置を提供することができる。）
【図面の簡単な説明】
【図１】この発明の一つの実施の形態に係る半導体装置の断面図である。
【図２】この発明の一実施の形態に係る半導体装置の製造方法の各段階における断面図である。
【図３】この発明の一実施の形態に係る半導体装置の製造方法の各段階における断面図である。
【図４】この発明の一実施の形態に係る半導体装置の製造方法の各段階における断面図である。
【図５】この発明の一実施の形態に係る半導体装置の製造方法の各段階における断面図である。
【図６】この発明の一実施の形態に係る半導体装置の製造方法の各段階における断面図である。
【図７】この発明の一実施の形態に係る半導体装置の製造方法の各段階における断面図である。
【図８】この発明の一実施の形態に係る半導体装置の製造方法の各段階における断面図である。
【図９】この発明の一実施の形態に係る半導体装置の製造方法の各段階における断面図である。
【図１０】この発明の一実施の形態に係る半導体装置の製造方法の各段階における断面図である。
【図１１】この発明の一つの実施の形態の変形例を示す半導体装置の断面図である。
【図１２】この発明の一つの実施の形態に係る半導体装置の断面図である。
【図１３】この発明の一つの実施の形態の変形例を示す半導体装置の断面図である。
【図１４】この発明の一実施の形態に係る半導体装置の断面図である。
【図１５】この発明の一実施の形態に係る半導体装置の断面図である。
【図１６】この発明の一実施の形態に係る半導体装置の断面図である。
【図１７】この発明の一実施の形態に係る配線接続構造の断面図である。
【図１８】この発明の一実施の形態に係る配線接続構造の製造方法の各段階における断面図である。
【図１９】この発明の一実施の形態に係る配線接続構造の製造方法の各段階における断面図である。
【図２０】この発明の一実施の形態に係る配線接続構造の製造方法の各段階における断面図である。
【図２１】この発明の一実施の形態に係る配線接続構造の製造方法の各段階における断面図である。
【図２２】この発明の一実施の形態に係る配線接続構造の製造方法の各段階における断面図である。
【図２３】この発明の一実施の形態に係る配線接続構造の製造方法の各段階における断面図である。
【図２４】この発明の一実施の形態に係る配線接続構造の断面図である。
【図２５】この発明の一実施の形態に係る配線接続構造の断面図である。
【図２６】この発明の一実施の形態に係る配線接続構造の製造方法の各段階における断面図である。
【図２７】この発明の一実施の形態に係る配線接続構造の製造方法の各段階における断面図である。
【図２８】この発明の一実施の形態に係る配線接続構造の製造方法の各段階における断面図である。
【図２９】この発明の一実施の形態に係る配線接続構造の製造方法の各段階における断面図である。
【図３０】この発明の一実施の形態に係る配線接続構造の製造方法の各段階における断面図である。
【図３１】この発明の一実施の形態の変形例である配線接続構造の断面図である。
【符号の説明】
１２  半導体基板、    １４ａ，１４ｂ  拡散領域、    １６  ゲート絶縁膜、    １８  ゲート電極、    ２６、３８  貫通孔、    ２８、４０  メタル膜、    ３０，４２  絶縁膜、    ３２，４６  メタル膜、    ３４，４８  プラグ、    ３６，５０  配線層、    ７２  層間絶縁膜、    ７４、７６  配線層、    ８８  層間絶縁膜、    ９２  スルーホール、    ９８，１００  プラグ、    １１２  層間絶縁膜、    １１４  スルーホール、    １１８  凹部、  １１６  層間絶縁膜、    １２４  メタル膜、    １２２  絶縁膜、    １２０  配線層。
【図１】
2004235246.tif 000003
【図２】
2004235246.tif 000004
【図３】
2004235246.tif 000005
【図４】
2004235246.tif 000006
【図５】
2004235246.tif 000007
【図６】
2004235246.tif 000008
【図７】
2004235246.tif 000009
【図８】
2004235246.tif 000010
【図９】
2004235246.tif 000011
【図１０】
2004235246.tif 000012
【図１１】
2004235246.tif 000013
【図１２】
2004235246.tif 000014
【図１３】
2004235246.tif 000015
【図１４】
2004235246.tif 000016
【図１５】
2004235246.tif 000017
【図１６】
2004235246.tif 000018
【図１７】
2004235246.tif 000019
【図１８】
2004235246.tif 000020
【図１９】
2004235246.tif 000021
【図２０】
2004235246.tif 000022
【図２１】
2004235246.tif 000023
【図２２】
2004235246.tif 000024
【図２３】
2004235246.tif 000025
【図２４】
2004235246.tif 000026
【図２５】
2004235246.tif 000027
【図２６】
2004235246.tif 000028
【図２７】
2004235246.tif 000029
【図２８】
2004235246.tif 000030
【図２９】
2004235246.tif 000031
【図３０】
2004235246.tif 000032
【図３１】
2004235246.tif 000033