(57)【要約】【課題】十分な補助容量を確保し、かつ、薄膜トランジスタの遮光性を向上させることができる薄膜トランジスタ基板およびその製造方法並びに液晶表示装置を提供する。【解決手段】ＴＦＴ基板２０は、ＴＦＴ１８の下方の石英基板１表面に形成された凹部１１の底面および側面に、下部容量電極２、容量用誘電膜３、および上部容量電極４からなり、下部容量電極２および上記上部容量電極４の少なくとも一方が遮光性を有する補助容量素子１２が設けられていると共に、上記ＴＦＴ１８の結晶性シリコン膜６におけるチャネル領域６ｃを覆うゲート電極８ａの上方に、該ゲート電極８ａで覆われたチャネル領域６ｃの少なくとも端部を覆うようにソース電極１４ａおよびドレイン電極１４ｂが形成されている構成を有している。【選択図】  図１
2004271903.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に、画素電極と、該画素電極を駆動する薄膜トランジスタとを備えると共に、下部容量電極、容量用誘電膜、および上部容量電極を有し、上記画素電極との間に補助容量を形成する補助容量素子を備えた薄膜トランジスタ基板において、
上記補助容量素子の下方に、上記絶縁性基板の上方から見て凹状に窪んだ窪部を有し、上記補助容量素子の少なくとも一部が、上記窪部の底面および側面部に、上記窪部に沿って設けられ、
上記補助容量素子の下部容量電極および上部容量電極の少なくとも一方が遮光性を有する膜からなり、
上記補助容量素子上に、上記薄膜トランジスタが、該薄膜トランジスタにおける半導体層の少なくともチャネル領域が上記補助容量素子の下部容量電極および上部容量電極の少なくとも一方と上記窪部内で平面的に重なるように設けられ、かつ、
上記半導体層および該半導体層のチャネル領域を覆うゲート電極の上方に、上記半導体層における少なくとも上記チャネル領域の一部を覆うように導電性遮光膜が設けられていることを特徴とする薄膜トランジスタ基板。
【請求項２】
上記半導体層は、上記チャネル領域の両端に、該半導体層におけるソース領域およびドレイン領域よりも不純物濃度が低い低濃度不純物領域を有し、
上記薄膜トランジスタは、該薄膜トランジスタにおける半導体層の少なくともチャネル領域と上記低濃度不純物領域とが、上記補助容量素子の下部容量電極および上部容量電極の少なくとも一方と上記窪部内で平面的に重なるように設けられていると共に、
上記導電性遮光膜は、上記半導体層および該半導体層のチャネル領域を覆うゲート電極の上方に、上記半導体層における少なくとも上記チャネル領域の一部および上記低濃度不純物領域を覆うように設けられていることを特徴とする請求項１記載の薄膜トランジスタ基板。
【請求項３】
上記窪部は上記絶縁性基板上に形成された絶縁膜に設けられていることを特徴とする請求項１または２記載の薄膜トランジスタ基板。
【請求項４】
上記導電性遮光膜は、上記半導体層におけるソース領域に電気的に接続された信号配線および該信号配線と同層に形成された膜の少なくとも一方を含むことを特徴とする請求項１〜３の何れか１項に記載の薄膜トランジスタ基板。
【請求項５】
上記導電性遮光膜は、上記ゲート電極に接続された走査配線と、上記ゲート電極よりも上層に設けられ、上記半導体層におけるソース領域に電気的に接続された信号配線との間の層に形成された膜であることを特徴とする請求項１〜３の何れか１項に記載の薄膜トランジスタ基板。
【請求項６】
上記導電性遮光膜は、上記補助容量素子における上部容量電極および下部容量電極の何れか一方並びに上記半導体層におけるドレイン領域に電気的に接続されていることを特徴とする請求項５記載の薄膜トランジスタ基板。
【請求項７】
上記導電性遮光膜において該導電性遮光膜が上記半導体層と平面的に重なる部分の下端は、上記下部容量電極および上部容量電極のうち遮光性を有する膜からなる電極を対象としたときにより上層に位置する方の電極の上端よりも低い位置に形成されていることを特徴とする請求項１〜３の何れか１項に記載の薄膜トランジスタ基板。
【請求項８】
対向配置された一対の基板間に液晶層を挟持する液晶表示装置において、
上記一対の基板のうち一方の基板が請求項１〜３の何れか１項に記載の薄膜トランジスタ基板であることを特徴とする液晶表示装置。
【請求項９】
絶縁性基板上に、画素電極と、該画素電極を駆動する薄膜トランジスタとを備えると共に、下部容量電極、容量用誘電膜、および上部容量電極を有し、上記画素電極との間に補助容量を形成する補助容量素子を備えた薄膜トランジスタ基板の製造方法において、
上記絶縁性基板もしくは該絶縁性基板上に形成した絶縁膜に、上記絶縁性基板の上方から見て凹状に窪んだ窪部を形成する工程と、
少なくとも上記窪部内に、上記下部容量電極、容量用誘電膜、および上部容量電極からなり、上記下部容量電極および上部容量電極の少なくとも一方が遮光性を有する膜からなる補助容量素子を、上記窪部の底面および側面部に沿って形成する工程と、
上記補助容量素子上に、薄膜トランジスタを、該薄膜トランジスタにおける半導体層の少なくともチャネル領域が上記補助容量素子の下部容量電極および上部容量電極の少なくとも一方と上記窪部内で平面的に重なるように形成する工程と、
上記半導体層および該半導体層のチャネル領域を覆うゲート電極の上方に、上記半導体層における少なくとも上記チャネル領域の一部を覆うように導電性遮光膜を形成する工程とを有することを特徴とする薄膜トランジスタ基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング素子に薄膜トランジスタを用いた薄膜トランジスタ基板およびその製造方法並びに該薄膜トランジスタ基板を用いた液晶表示装置に関するものであり、より詳しくは、アクティブマトリクス型の液晶表示装置の液晶駆動に好適に用いられる薄膜トランジスタ基板およびその製造方法並びに該電極基板を用いた液晶表示装置に関するものである。
【０００２】
【従来の技術】
薄型で低消費電力である液晶表示装置のうち、駆動素子に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を用いた液晶表示装置は、コントラストが高く、応答速度が速い等、高性能であるため、主にパソコン等の表示部や携帯用のＴＶ（Ｔｅｌｅｖｉｓｉｏｎ）等に使用され、近年その市場規模が大きく伸びている。
【０００３】
図１１および図１２に、従来の液晶表示装置におけるＴＦＴ基板の一例を示す。図１１は、従来の液晶表示装置におけるＴＦＴ基板の概略構成を示す断面図であり、図１２は、図１１に示すＴＦＴ基板の概略構成を示す平面図である。なお、図１１は、図１２に示すＴＦＴ基板のＣ−Ｃ線矢視断面図に相当する。但し、説明の便宜上、図１２において、画素電極は二点鎖線にて示すものとし、平面視にて同じ部材には同じ模様を施している。
【０００４】
図１１および図１２に示すように、従来の液晶表示装置におけるＴＦＴ基板は、石英基板１１１上に所定形状の下部遮光膜１１２を備え、この下部遮光膜１１２上に第１の絶縁膜１１４を介して半導体層１１６（ＴＦＴ半導体層）が設けられている構成を有している。
【０００５】
上記半導体層１１６上にはゲート酸化膜１１７が設けられ、該ゲート酸化膜１１７上には走査配線１１８と接続されたゲート電極１１８ａが設けられている。さらに、上記半導体層１１６には、チャネル領域１１６ｃ、ソース領域１１６ａ、ドレイン領域１１６ｂ、および、補助容量素子用の下部容量電極１１３が形成されている。
【０００６】
また、下部容量電極１１３の上方の所定部分におけるゲート酸化膜１１７上には上部容量電極１１５が設けられている。この下部容量電極１１３と上部容量電極１１５との間にゲート酸化膜１１７を挟んだ構造により、補助容量素子が構成されている。
【０００７】
上記ゲート電極１１８ａおよび上部容量電極１１５上には、これらゲート電極１１８ａおよび上部容量電極１１５を覆うように第３の絶縁膜１１９が設けられている。この第３の絶縁膜１１９およびゲート酸化膜１１７の所定部分にはソースコンタクトホール１２０ａおよびドレインコンタクトホール１２０ｂが設けられている。
【０００８】
上記第３の絶縁膜１１９上には、ソースコンタクトホール１２０ａを通じて半導体層１１６のソース領域１１６ａに接続されたソース電極１２４ａ（信号配線）、並びに、ドレインコンタクトホール１２０ｂを通じて半導体層１１６のドレイン領域１１６ｂに接続されたドレイン電極１２４ｂが設けられている。これらソース電極１２４ａおよびドレイン電極１２４ｂ上には第４の絶縁膜１２５が設けられ、ドレイン電極１２４ｂ上の所定部分における第４の絶縁膜１２５には画素電極コンタクトホール１２６が設けられている。
【０００９】
さらに、上記第４の絶縁膜１２５上には画素電極コンタクトホール１２６を通じてドレイン電極１２４ｂと接続された透明画素電極１２７が設けられている。
【００１０】
このようなＴＦＴアレイを画素に用いた液晶表示装置のなかでも、特にプロジェクション用の表示装置は、その用途および将来性の面から大きな注目を集め、この分野での開発も進んでいる。
【００１１】
プロジェクション用液晶パネルは、その特長として高輝度、高精細であることが重要であり、そのため、液晶パネルに用いるＴＦＴは開口部を大きくするために小さく作製しなければならず、かつ、光に対しても強い耐性を持たなければならない。
【００１２】
開口部を大きくすることは、つまり遮光部を小さくすることである。しかしながら、単に遮光部を小さくした場合は、ＴＦＴの半導体層に入射する光が増加するという問題が発生する。
【００１３】
このようにＴＦＴのチャネル領域や、低濃度不純物領域（ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域）に光が入射すると、シリコンの光励起によりキャリアが発生する。
【００１４】
このため、光照射により、ＴＦＴのオフ状態におけるチャネル電流（オフ電流）が増加する。これを、通常、光リークと称する。
【００１５】
光リークによるオフ電流の増加は、特に、ＴＦＴ基板の画素ＴＦＴアレイにおいて問題となる。ＴＦＴ基板におけるこのようなオフ電流の増加は、画素電極の電位を低下させるため、液晶表示装置の表示品位の低下を引き起こす。
【００１６】
また開口率を大きくすることは、通常、金属膜により電極が形成される補助容量素子に対しても、その面積を小さくする必要が生じる。
【００１７】
補助容量は画素電極の電位の保持を目的としており、補助容量が小さくなることは、表示品位の低下につながる。
【００１８】
そこで、表示領域の開口率を高めると共に遮光性と十分な補助容量とを有するＴＦＴ基板を備えた液晶表示装置を提供すべく、特許文献１には、ＴＦＴ半導体層の下層に、補助容量配線、補助容量用誘電膜、および補助容量用画素電極から構成される補助容量素子が設けられているＴＦＴ画素アレイが提案されている。
【００１９】
上記特許文献１によれば、ＴＦＴ半導体層の下層に、補助容量配線、補助容量用誘電膜、および補助容量用画素電極から構成される補助容量素子が設けられていることで、補助容量配線および補助容量用画素電極が、平面的に、ＴＦＴのゲート配線等の、他の配線による制約を受けることがなく、画素間遮光面積を低減すると共に補助容量素子の容量形成面積を確保することができるため、開口率と補助容量とを確保することができる。
【００２０】
また、上記特許文献１では、ＴＦＴ基板の裏面側からの光入射に対して、上記補助容量用画素電極および補助容量配線が、ＴＦＴに対する遮光膜として機能するため、光励起電流、すなわちオフ電流に起因した画質の劣化を防止することができる。
【００２１】
【特許文献１】
特開２００１−６６６３８号公報（２００１年３月１６日公開）
【００２２】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に記載のＴＦＴ画素アレイは、ＴＦＴの上方向もしくは横方向より入射する光に対しての遮光構造並びに補助容量面積が未だ十分であるとは言い難く、ＴＦＴの光リークによるオフ電流の増加や表示品位の低下が十分に抑えられているとは言い難い。
【００２３】
本発明は、上記の問題点に鑑みなされたものであり、その目的は、十分な補助容量を確保し、かつ、薄膜トランジスタ（ＴＦＴ）の遮光性を向上させることができる薄膜トランジスタ基板およびその製造方法並びに液晶表示装置を提供することにある。
【００２４】
【課題を解決するための手段】
本発明にかかる薄膜トランジスタ基板は、上記の課題を解決するために、絶縁性基板（例えば石英基板等）上に、画素電極と、該画素電極を駆動する薄膜トランジスタとを備えると共に、下部容量電極、容量用誘電膜、および上部容量電極を有し、上記画素電極との間に補助容量を形成する補助容量素子を備えた薄膜トランジスタ基板において、上記補助容量素子の下方（例えば上記絶縁性基板または上記絶縁性基板上に形成された絶縁膜等）に、上記絶縁性基板の上方から見て凹状に窪んだ窪部を有し、上記補助容量素子の少なくとも一部が、上記窪部の底面および側面部に、上記窪部に沿って設けられ、上記補助容量素子の下部容量電極および上部容量電極の少なくとも一方が遮光性を有する膜からなり、上記補助容量素子上に、上記薄膜トランジスタが、該薄膜トランジスタにおける半導体層の少なくともチャネル領域が上記補助容量素子の下部容量電極および上部容量電極の少なくとも一方と上記窪部内で平面的に重なるように設けられ、かつ、上記半導体層および該半導体層のチャネル領域を覆うゲート電極の上方に、上記半導体層における少なくとも上記チャネル領域の一部を覆うように導電性遮光膜が設けられていることを特徴としている。
【００２５】
また、本発明にかかる薄膜トランジスタ基板の製造方法は、上記の課題を解決するために、絶縁性基板（例えば石英基板等）上に、画素電極と、該画素電極を駆動する薄膜トランジスタとを備えると共に、下部容量電極、容量用誘電膜、および上部容量電極を有し、上記画素電極との間に補助容量を形成する補助容量素子と備えた薄膜トランジスタ基板の製造方法において、上記絶縁性基板もしくは該絶縁性基板上に形成した絶縁膜に、上記絶縁性基板の上方から見て凹状に窪んだ窪部を形成する工程と、少なくとも上記窪部内に、上記下部容量電極、容量用誘電膜、および上部容量電極からなり、上記下部容量電極および上部容量電極の少なくとも一方が遮光性を有する膜からなる補助容量素子を、上記窪部の底面および側面部に沿って形成する工程と、上記補助容量素子上に、薄膜トランジスタを、該薄膜トランジスタにおける半導体層の少なくともチャネル領域が上記補助容量素子の下部容量電極および上部容量電極の少なくとも一方と上記窪部内で平面的に重なるように形成する工程と、上記半導体層および該半導体層のチャネル領域を覆うゲート電極の上方に、上記半導体層における少なくとも上記チャネル領域の一部を覆うように導電性遮光膜を形成する工程とを有することを特徴としている。
【００２６】
上記の構成並びに方法によれば、上記補助容量素子が、上記薄膜トランジスタにおける半導体層よりも下層に設けられることで、平面的に、他の配線等による制約を受けることがなく、開口率の向上の妨げになっていた補助容量部分を広く形成することができる。これにより、画素間遮光面積を低減することができる。
【００２７】
また、上記の構成並びに方法によれば、上記補助容量素子の少なくとも一部が上記窪部の底面および側面部に、上記窪部に沿って設けられることで、補助容量素子が、同一平面上にのみ形成される場合に比べて、上記窪部の側面部分の面積分、補助容量素子の容量形成面積を大きくすることができる。これにより、補助容量面積を十分に確保することができ、従来よりも容量を増加させることができる。このため、上記薄膜トランジスタ基板を例えば液晶表示装置に用いた場合に液晶の表示品位を向上させることができる。
【００２８】
さらに、上記の構成並びに方法によれば、上記補助容量素子の下部容量電極および上部容量電極の少なくとも一方の電極が遮光性を有する膜からなり、上記窪部の底面および側面に、上記遮光性を有する膜からなる電極を含む補助容量素子が形成されており、上記補助容量素子上に、上記薄膜トランジスタが、該薄膜トランジスタにおける半導体層の少なくともチャネル領域が上記補助容量素子の下部容量電極および上部容量電極の少なくとも一方と上記窪部内で平面的に重なるように設けられていること、つまり、上記窪部の内側に上記薄膜トランジスタにおける半導体層の少なくともチャネル領域を形成することで、該薄膜トランジスタにおける半導体層のチャネル領域の側面方向にも、遮光性を有する、上記補助容量素子の電極が存在する構造となり、これにより補助容量面積の増加と共に薄膜トランジスタの側面側からの上記チャネル領域への光の入射を抑えることを可能としている。
【００２９】
しかも、上記の構成並びに方法によれば、上記半導体層および該半導体層のチャネル領域を覆うゲート電極の上方に、上記半導体層における少なくとも上記チャネル領域の一部を覆うように導電性遮光膜が設けられることで、表示領域の開口率を低下させることなく、薄膜トランジスタ上部からの上記チャネル領域に対する光の入射を防止することができる。
【００３０】
よって、上記の構成並びに方法によれば、窪部に形成された上記補助容量素子により薄膜トランジスタの下面および側面側からの遮光を強化しつつ窪部側面部分の補助容量を増加させ、かつ上部の導電性遮光膜により薄膜トランジスタ上部方向からの遮光も強化することができる。このため、上記の構成並びに方法によれば、十分な補助容量を確保し、かつ、薄膜トランジスタの遮光性が従来よりも向上された薄膜トランジスタ基板を提供することができる。
【００３１】
本発明にかかる薄膜トランジスタ基板は、上記の課題を解決するために、上記半導体層は、上記チャネル領域の両端に、該半導体層におけるソース領域およびドレイン領域よりも不純物濃度が低い低濃度不純物領域（いわゆるＬＤＤ領域）を有し、上記薄膜トランジスタは、該薄膜トランジスタにおける半導体層の少なくともチャネル領域と上記低濃度不純物領域とが、上記補助容量素子の下部容量電極および上部容量電極の少なくとも一方と上記窪部内で平面的に重なるように設けられていると共に、上記導電性遮光膜は、上記半導体層および該半導体層のチャネル領域を覆うゲート電極の上方に、上記半導体層における少なくとも上記チャネル領域の一部および上記低濃度不純物領域を覆うように設けられていることを特徴としている。
【００３２】
薄膜トランジスタの半導体層におけるチャネル領域の両端に上記低濃度不純物領域が設けられている薄膜トランジスタにおいては、上記チャネル領域のみならず、上記低濃度不純物領域もまた、光の入射によるシリコンの光励起によりキャリアが発生し、薄膜トランジスタのオフ状態におけるチャネル電流（オフ電流）が増加する。
【００３３】
よって、上記の構成によれば、上記チャネル領域の両端に上記低濃度不純物領域が設けられている場合に、上記チャネル領域と併せて上記低濃度不純物領域の遮光を行うことで、上記半導体層に上記低濃度不純物領域が設けられている場合においても、窪部に形成された上記補助容量素子により薄膜トランジスタの下面および側面側からの遮光を強化しつつ窪部側面部分の補助容量を増加させ、かつ上記半導体層並びにゲート電極の上部の導電性遮光膜により薄膜トランジスタ上部方向からの遮光を強化することができ、十分な補助容量を確保し、かつ、薄膜トランジスタの遮光性が従来よりも向上された薄膜トランジスタ基板を提供することができる。
【００３４】
本発明にかかる薄膜トランジスタ基板は、上記の課題を解決するために、上記窪部は上記絶縁性基板上に形成された絶縁膜に設けられていることを特徴としている。
【００３５】
上記の構成並びに前記した薄膜トランジスタ基板の製造方法によれば、上記窪部が、上記絶縁性基板と補助容量素子との間に挟まれた絶縁膜に設けられることで、上記補助容量素子に上記絶縁性基板から不純物が侵入することを防ぐことができるため、薄膜トランジスタの歩留りおよび信頼性をより一層向上させることができる。
【００３６】
本発明にかかる薄膜トランジスタ基板は、上記の課題を解決するために、上記導電性遮光膜は、上記半導体層におけるソース領域に電気的に接続された信号配線および該信号配線と同層に形成された膜（例えばドレイン電極）の少なくとも一方を含むことを特徴としている。
【００３７】
上記の構成によれば、上記導電性遮光膜に信号配線並びに該信号配線と同一工程により形成される膜を利用することができるので、部品点数を増加させることなく、また、開口率を低下させることなく、容易かつ安価に上記導電性遮光膜を形成することができる。
【００３８】
本発明にかかる薄膜トランジスタ基板は、上記の課題を解決するために、上記導電性遮光膜は、上記ゲート電極に接続された走査配線と、上記ゲート電極よりも上層に設けられ、上記半導体層におけるソース領域に電気的に接続された信号配線との間の層に形成された膜であることを特徴としている。
【００３９】
上記の構成によれば、ソース電極とゲート電極との間の離間距離を十分にとることができ、ソース電極とゲート電極との間の容量によるフリッカ等の表示上の問題を防ぐことができると共に、上記ソース電極とゲート電極との間の離間距離を十分に確保しつつ、ソース電極（信号配線）とは別に、遮光膜（導電性遮光膜）を、上記ゲート電極および上記半導体層の近傍に設けることで、上記チャネル領域に対する遮光性をより一層高めることができる。
【００４０】
本発明にかかる薄膜トランジスタ基板は、上記の課題を解決するために、上記導電性遮光膜は、上記補助容量素子における上部容量電極および下部容量電極の何れか一方並びに上記半導体層におけるドレイン領域に電気的に接続されていることを特徴としている。
【００４１】
上記の構成によれば、※開口率を低下させることなく良好な電気的接続を達成することができると共に、より実用的な方法により上記電気的接続を行うことができるため、コンタクト形成時の生産性を向上させることができる。
【００４２】
本発明にかかる薄膜トランジスタ基板は、上記の課題を解決するために、上記導電性遮光膜において該導電性遮光膜が上記半導体層と平面的に重なる部分の下端は、上記下部容量電極および上部容量電極のうち遮光性を有する膜からなる電極を対象としたときにより上層に位置する方の電極の上端よりも低い位置に形成されていることを特徴としている。
【００４３】
上記の構成によれば、上下の遮光膜、つまり、上側遮光膜である上記導電性遮光膜と、下側遮光膜である、上記下部容量電極および上部容量電極のうち遮光性を有する膜からなる電極との間の隙間からの光の入射量を低減させることができる。このため、上記の構成によれば、上記薄膜トランジスタの側方から入射する光に対する遮光効果をより一層高めることができるので、上記チャネル領域や低濃度不純物領域に対する遮光性により一層優れた薄膜トランジスタ基板を提供することができる。
【００４４】
本発明にかかる液晶表示装置は、上記の課題を解決するために、対向配置された一対の基板間に液晶層を挟持する液晶表示装置において、上記一対の基板のうち一方の基板が本発明にかかる上記薄膜トランジスタ基板のうちの何れか一種であることを特徴としている。
【００４５】
光リークによる薄膜トランジスタのオフ電流の増加は、画素電極の電位を低下させるため、薄膜トランジスタ基板を用いた液晶表示装置において表示品位の低下を引き起こす。
【００４６】
よって、本発明にかかる上記薄膜トランジスタ基板を上記液晶表示装置における薄膜トランジスタ基板として用いることで、遮光性と十分な補助容量とを達成することができる。このため、上記の構成によれば、高開口率、高精細でかつ高品位な画素薄膜トランジスタアレイを実現することができ、これにより高機能のアクティブマトリクス型の液晶表示装置、特に耐光性が必要な高輝度のプロジェクションパネル用液晶表示装置を実現することができる。
【００４７】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１乃至図３（ａ）〜（ｅ）に基づいて説明すれば、以下の通りである。
【００４８】
図１は、本実施の形態にかかる液晶表示装置の要部の概略構成を示す断面図である。また、図２（ａ）・（ｂ）は、本実施の形態にかかる液晶表示装置におけるＴＦＴ基板の要部の概略構造を示す平面図であり、図２（ａ）は、ソース電極およびドレイン電極形成後のＴＦＴ基板の要部の概略構造を示している。また、図２（ｂ）は、ゲート電極形成後のＴＦＴ基板の要部の概略構造を示している。但し、説明の便宜上、図２（ａ）において、画素電極は二点鎖線にて示すものとし、図２（ａ）・（ｂ）は、平面視にて同じ部材には同じ模様を施している。また、図３（ａ）〜（ｅ）は、図２（ａ）・（ｂ）に示すＴＦＴ基板の製造工程の一例を示す断面図である。なお、図１並びに図３（ａ）〜（ｅ）は、図２（ａ）・（ｂ）に示すＴＦＴ基板のＡ−Ａ線矢視断面図に相当する。
【００４９】
本実施の形態にかかる液晶表示装置は、図１に示すように、薄膜トランジスタ（以下、ＴＦＴと記す）１８をスイッチング素子（駆動素子）に用いたアクティブマトリクス型の液晶表示装置である。このようにＴＦＴアレイを画素に用いた液晶表示装置は、コントラストが高く、応答速度が速い等、高性能であり、高表示品質が望まれる場合に有利である。よって、本実施の形態では、ＴＦＴ１８を駆動素子に用いたアクティブマトリクス型の液晶表示装置並びに該液晶表示装置に用いられる薄膜トランジスタ基板（以下、ＴＦＴ基板と記す）を例に挙げて説明するものとする。
【００５０】
図１に示すように、本実施の形態にかかる液晶表示装置は、対向配置された一対の電極基板（基板）、すなわち、本実施の形態では、下側基板であるＴＦＴ基板２０と、該ＴＦＴ基板と対向して設けられた上側基板である対向基板３０とを備え、両電極基板間に液晶層４１が挟持された構成を有し、該液晶層４１は、上側基板である対向基板３０に設けられた対向電極３２と下側基板であるＴＦＴ基板２０に設けられた画素電極１７とにより駆動制御されるようになっている。
【００５１】
上記ＴＦＴ基板２０は、図２（ａ）に示すように、その主面上に、互いに交差して配置された複数の信号配線（ソース電極１４ａ）および複数の走査配線８と、両配線の各交差部に配置されたＴＦＴ１８と、各ＴＦＴ１８に各々電気的に接続された複数の画素電極２７と、第１の層間絶縁膜５を介して上記ＴＦＴと対向配置され、上記画素電極１７との間に補助容量を形成する補助容量素子１２とを備えている。上記補助容量素子１２は、例えば下部容量電極２と容量用誘電膜３と上部容量電極４とを有している。なお、本実施の形態において、上記ソース電極１４ａは、信号配線と一体的に形成されており、該信号配線がソース電極１４ａを兼ねている。以下に、上記ＴＦＴ基板２０の構成についてより詳細に説明する。
【００５２】
図１および図２（ａ）・（ｂ）に示すように、本実施の形態にかかるＴＦＴ基板２０は、絶縁性基板である例えば石英基板１上に、下部容量電極２と容量用誘電膜３と上部容量電極４とからなる補助容量素子１２を備え、この補助容量素子１２上に、第１の層間絶縁膜５を介して、ＴＦＴ１８の半導体層（ＴＦＴ半導体層）としての結晶性シリコン膜６が設けられている構成を有している。
【００５３】
上記ＴＦＴ基板２０において、上記補助容量素子１２の一部は、図１および図２（ａ）・（ｂ）に示すように、上記石英基板１表面に設けられた凹部１１（窪部）の底面および側面部に、上記窪部に沿って形成されている。これにより、本実施の形態にかかるＴＦＴ基板２０は、補助容量素子１２が、同一平面上にのみ形成される場合に比べて、凹部１１の側面部分の面積分、補助容量素子１２の容量形成面積を大きくすることができる。
【００５４】
すなわち、上記ＴＦＴ基板によれば、上記補助容量素子１２が、ＴＦＴ１８の半導体層としての結晶性シリコン膜６よりも下層に設けられていることで、平面的に、他の配線等による制約を受けることがなく、開口率の向上の妨げになっていた補助容量部分を広く形成することができる。これにより、画素間遮光面積を低減することができるのみならず、上記補助容量素子１２の一部が、上記凹部１１の底面および側面部に、上記窪部に沿って形成されていることで、補助容量面積を十分に確保することができ、従来よりも容量を増加させることができるので、液晶の表示品位を向上させることができる。
【００５５】
また、上記結晶性シリコン膜６上には、ゲート酸化膜７が設けられ、該ゲート酸化膜７上には、走査配線８と、該走査配線８を延在してなり、該走査配線８と一体的に形成されたゲート電極８ａが設けられている。さらに、上記結晶性シリコン膜６には、ソース領域６ａ、ドレイン領域６ｂ、および、チャネル領域６ｃが形成されている。
【００５６】
上記結晶性シリコン膜６は、図１および図２（ａ）・（ｂ）に示すように、少なくともチャネル領域６ｃが、平面視、すなわち、真上から見て、凹部１１の内側に位置し、上記補助容量素子１２における下部容量電極２もしくは上部容量電極４の何れか一方と重なるように形成されている。これは、上記ＴＦＴ基板２０においては、下部容量電極２もしくは上部容量電極４を、ＴＦＴ１８の下部遮光膜として利用するためである。
【００５７】
すなわち、本実施の形態において、上記補助容量素子１２は、画素容量と並列に補助容量を形成し、画素の電荷を保持するための電極として機能すると共に、上記ＴＦＴ１８の遮光膜として機能する。
【００５８】
また、上記したように上記補助容量素子１２の一部は、図１および図２（ａ）・（ｂ）に示すように、上記石英基板１表面に設けられた凹部１１の底面のみならず側面にも形成されていることで、ＴＦＴ１８の下方および側方からの光の入射を効率良く防止することができる。
【００５９】
また、上記ゲート電極８ａが設けられたＴＦＴ基板２０上には、上記ゲート電極８ａを含む走査配線８を覆うように第２の層間絶縁膜９が設けられている。この第２の層間絶縁膜９の所定部分にはソースコンタクトホール１０ａおよびドレインコンタクトホール１０ｂが設けられている。また、上記第２の層間絶縁膜９、ゲート酸化膜７、および第１の層間絶縁膜５には、上記第２の層間絶縁膜９から下部容量電極２に到達する補助容量コンタクトホール１３ｃが形成されている。
【００６０】
上記第２の層間絶縁膜９上には、ソース電極１４ａ（信号配線）と、該ソース電極１４ａ（信号配線）と同層に配設されたドレイン電極１４ｂとが設けられている。上記ソース電極１４ａ（信号配線）は、ソースコンタクトホール１０ａを通じて結晶性シリコン膜６のソース領域６ａに接続されている。また、上記ドレイン電極１４ｂは、ドレインコンタクトホール１０ｂを通じて結晶性シリコン膜６のドレイン領域６ｂに接続されると共に、補助容量コンタクトホール１３ｃを通じて下部容量電極２に接続されている。
【００６１】
上記ソース電極１４ａ（信号配線）並びにドレイン電極１４ｂは、上記結晶性シリコン膜６における少なくともチャネル領域６ｃの一部（端部）と平面的に重なる（覆う）ように配設されており、本実施の形態においては、上記チャネル領域６ｃを覆うゲート電極８ａの一部（端部）を覆うと共に、上記結晶性シリコン膜６における残りの全表面を覆うように形成されている。すなわち、本実施の形態において、信号配線と一体的に形成された上記ソース電極１４ａ、並びに、ドレイン電極１４ｂは、上記ゲート電極８ａと共に、上記結晶性シリコン膜６におけるチャネル領域６ｃに光が入射しないように上記結晶性シリコン膜６における少なくともチャネル領域６ｃを遮光する遮光膜（導電性遮光膜）としても用いられる。
【００６２】
上記したように上記ソース電極１４ａ（信号配線）並びにドレイン電極１４ｂが上記結晶性シリコン膜６における少なくともチャネル領域６ｃと平面的に重なるように設けられていることで、上記結晶性シリコン膜６上方からの光リークによるチャネル電流（オフ電流）に起因した画質の劣化を防止することができる。
【００６３】
また、上記ＴＦＴ基板２０においては、前記したように、上記石英基板１表面に凹部１１が設けられ、この凹部１１の底面および側面に上記補助容量素子１２の一部、具体的には、下部容量電極２および上部容量電極４の少なくとも一方の一部が形成されている。特に、導電性遮光膜として機能する上記ソース電極１４ａ（信号配線）並びにドレイン電極１４ｂの下端（図１中、Ｈ２にて示す）は、補助容量素子１２の上部容量電極４の上端（図１中、Ｈ３にて示す）よりも低い位置に形成されている。これにより、上記結晶性シリコン膜６におけるチャネル領域６ｃへの側方からの遮光効果をより高めることができる。
【００６４】
また、上記ソース電極１４ａおよびドレイン電極１４ｂ上には、第３の層間絶縁膜１５が設けられ、この第３の層間絶縁膜１５上には、上記第３の層間絶縁膜１５に設けられた画素電極コンタクトホール１６を通じてドレイン電極１４ｂと接続された透明な画素電極１７がマトリクス状に設けられている。また、この画素電極１７上には、必要の応じて例えば図示しない配向膜が設けられる。
【００６５】
一方、対向基板３０における絶縁性基板は、上記ＴＦＴ基板２０と同じく例えば石英基板３１で構成されており、その上層にはＩＴＯ等からなる対向電極３２（透明電極）が形成されている。上記対向基板３０においても、上記対向電極３２上には、必要に応じて図示しない配向膜が設けられていてもよく、上記対向基板３０には、必要に応じてカラーフィルタ等のその他の機能膜が設けられていてもよい。
【００６６】
さらに、上記ＴＦＴ基板２０および対向基板３０の各々の外面には、図示しない偏光板等が設けられていてもよく、上記ＴＦＴ基板２０と対向基板３０とは、互いに電極形成面を対向させた状態で、これらＴＦＴ基板２０および対向基板３０の周辺部を図示しないシール材によって貼り合わされている。そして、このようにして貼り合わされた両電極基板間の間隙に電気光学媒体としての液晶が注入されることで、上記電極基板間に液晶層４１が挟持された液晶表示装置が形成される。
【００６７】
なお、上記液晶表示装置の駆動原理並びに表示動作は、従来と同様であるため、ここではその説明は省略する。
【００６８】
次に、本実施の形態にかかるＴＦＴ基板２０の画素ＴＦＴアレイの製造工程について、図３（ａ）〜（ｅ）を用いて以下に説明する。
【００６９】
先ず、図３（ａ）に示すように、石英基板１を、一般的なフォトリソグラフィーおよびエッチングにより所定の形状にパターニングして、該石英基板１表面に凹部１１を形成する。このとき、上記石英基板１の表面から凹部１１の底面までの深さは１μｍとする。
【００７０】
次に、図３（ｂ）に示すように、上記石英基板１上全面にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法にて燐を高濃度に含んだポリシリコン（ｐｏｌｙ−Ｓｉ）膜を１００ｎｍ堆積し、一般的なフォトリソグラフィーおよびドライエッチングにより所定の形状にパターニングして下部容量電極２を形成する。
【００７１】
次いで、石英基板１および下部容量電極２上全面に、容量用誘電膜３となる酸化シリコン膜を、ＣＶＤ法にて１０ｎｍ〜１００ｎｍの膜厚にて形成する。容量用誘電膜３の膜厚は薄いほど補助容量の容量は大きくなるが、薄すぎると逆にリーク電流の増大や絶縁破壊が起きる可能性が高くなる。ここでは補助容量の容量やリーク電流を考慮して膜厚を５０ｎｍとする。容量用誘電膜３を形成した後、該容量用誘電膜３の膜質向上のために、該容量用誘電膜３の表面を、９００℃以上の温度にてアニールする。このとき上記下部容量電極２が、上記したようにＳｉを主成分とする膜により形成されているため、アニール処理に供せられる系内（雰囲気中）に酸素もしくは塩素ガスを含ませることにより、上記容量用誘電膜３のアニールと同時に上記下部容量電極２の熱酸化を行うことができ、これによりリーク電流の少ない良質な容量用誘電膜３の形成が可能となる。
【００７２】
さらに、上記容量用誘電膜３上全面に、５０ｎｍの、燐を高濃度に含んだポリシリコン膜および１００ｎｍのタングステンシリサイドを連続して成膜する。このタングステンシリサイドおよびポリシリコン膜を一般的なフォトリソグラフィーおよびドライエッチングにより所定の形状に形成して上部容量電極４を形成する。上部容量電極４は金属であるタングステンを含む層を有することから、画素ＴＦＴの下部遮光膜としての機能を合わせ持っている。
【００７３】
また上部容量電極４は容量配線としての機能を持たせるために、図１（ａ）・（ｂ）に示すように、配線状もしくは格子状に形成され、外部からの電位を直接印可できるようにしている。この上部容量電極４と、下部容量電極２および容量用誘電膜３とにより、上記の画素の補助容量素子１２が形成されることになる。また、上部容量電極４はタングステンシリサイド／ポリシリコン膜以外の遮光性のある金属膜にて形成してもよい。
【００７４】
ここで補助容量素子１２の一部は、上記図３（ｂ）に示すように上記凹部１１の底面および側面に形成されるようにする。これにより補助容量素子１２は平面に形成される場合に比べて側面部分の面積が大きくなるため容量が増加し、液晶の表示品位が向上する。
【００７５】
次に、図３（ｃ）に示すように、ＣＶＤ法にて、第１の層間絶縁膜５となる酸化シリコン膜を約４００ｎｍの膜厚で形成し、さらにその上に連続して非結晶のシリコン膜を約５０ｎｍ形成した後、この非結晶シリコン膜を結晶化させて結晶性シリコン膜６を形成する。非結晶シリコン膜を結晶化させる方法としては、６００℃以上の温度で加熱する方法や、エキシマレーザーの照射による方法等がある。
【００７６】
続いて、上記結晶性シリコン膜６をフォトリソグラフィーおよびドライエッチングにより所定の形状にパターニングした後、ゲート酸化膜７となる酸化シリコン膜を、約８０ｎｍの膜厚で形成し、さらにその上に、燐を高濃度に含んだポリシリコン膜を４００ｎｍの膜厚となるように堆積し、フォトリソグラフィーおよびドライエッチングにより所定の形状にパターニングして走査配線８とこれを延在してなるゲート電極８ａを形成する。このとき結晶性シリコン膜６のうち、少なくとも、後でチャネル領域６ｃとなる部分は、図１（ａ）・（ｂ）および図３（ｃ）に示すように、平面視、つまり、上記基板の真上から見て凹部１１の内側に位置し、下部容量電極２もしくは上部容量電極４の何れか一方と平面的に重なるように形成する。これは下部容量電極２もしくは上部容量電極４をＴＦＴ１８の下部遮光膜として利用するためである。
【００７７】
凹部１１の深さは１μｍであり、第１の層間絶縁膜５および結晶性シリコン膜６の膜厚合計は４５０ｎｍとなることから、図３（ｃ）に示すように、チャネル領域６ｃとなる部分は上部容量電極４の上端位置（図３（ｃ）中、Ｈ１にて示す）よりも低い位置に形成されることとなる。
【００７８】
これにより、上記チャネル領域６ｃとなる部分の側面方向に補助容量素子１２の一部が形成されることとなり、これによりＴＦＴ１８に対する側面側からの光の入射が低減され、ＴＦＴ１８のオフ電流が低下し、画素の表示品位が向上する。
【００７９】
次いで、図１（ａ）・（ｂ）および図３（ｃ）に示すように上記ゲート電極８ａをマスクとして用いて、結晶性シリコン膜６中に、７５ｋｅＶ、２×１０１５原子／ｃｍ２程度の燐元素を注入してソース領域６ａおよびドレイン領域６ｂを形成する。ここで、燐が注入されなかった部分はチャネル領域６ｃとなる。
【００８０】
次に、結晶性シリコン膜６中に上記ソース領域６ａ、ドレイン領域６ｂ、チャネル領域６ｃが形成された、画素ＴＦＴアレイとなる上記基板上全面に、ＣＶＤ法を用いて第２の層間絶縁膜９となる酸化シリコン膜を５００ｎｍの膜厚で形成した後、上記ソース領域６ａおよびドレイン領域６ｂ中に注入した燐元素の活性化のために、窒素雰囲気中、９５０℃で３０分間、上記基板に熱処理を施す。その後、一般的なフォトリソグラフィーとウェットエッチングやドライエッチングを用いて、ゲート酸化膜７および第２の層間絶縁膜９に、ソース領域６ａの一部を露出するようにソースコンタクトホール１３ａを形成すると共に、ドレイン領域６ｂの一部を露出するようにドレインコンタクトホール１３ｂを形成する。また、下部容量電極２に到達する補助容量コンタクトホール１３ｃを形成する。
【００８１】
なお、上記第２の層間絶縁膜９は、上記したように酸化シリコン膜のみならず、窒化シリコン膜や酸化窒化シリコン膜、あるいはその複合膜により形成してもよい。
【００８２】
次に、ＴｉＷ１００ｎｍ／ＡｌＳｉ４００ｎｍ／ＴｉＷ１００ｎｍからなる多層の導電膜を形成し、一般的なフォトリソグラフィーとドライエッチングとにより、ソース電極１４ａ（信号線）およびドレイン電極１４ｂを形成する。ソース電極１４ａはソースコンタクトホール１３ａを通じてソース領域６ａと接続している。ドレイン電極１４ｂは、ドレインコンタクトホール１３ｂを通じてドレイン領域６ａと接続していると共に、補助容量コンタクトホール１３ｃを通じて下部容量電極２と接続している。
【００８３】
また、このとき、第１の層間絶縁膜５と第２の層間絶縁膜９との合計の膜厚、並びに、第１の層間絶縁膜５とゲート酸化膜７と第２の層間絶縁膜９との合計の膜厚は、凹部１１の窪みの深さ１μｍよりも小さいことから、コンタクト部分（ソースコンタクトホール１３ａおよびドレインコンタクトホール１３ｂの部分）を除く、ソース電極１４ａおよびドレイン電極１４ｂの下端位置（図３（ｄ）中、Ｈ１にて示す）は、上部容量電極４の上端位置（図３（ｄ）中、Ｈ２にて示す）よりも低くなる。
【００８４】
このように、ＴＦＴ１８の半導体層である上記結晶性シリコン膜６および該結晶性シリコン膜６のチャネル領域６ｃを覆うゲート電極８ａの上方に、上記結晶性シリコン膜６における少なくとも上記チャネル領域６ｃの一部を覆うように設けられた導電性遮光膜において、該導電性遮光膜が上記結晶性シリコン膜６と平面的に重なる部分の下端が、上記下部容量電極２および上部容量電極４のうち遮光性を有する膜からなる電極を対象としたときにより上層に位置する方の電極の上端よりも低い位置に形成されていることで、チャネル領域６ｃの側面方向には、遮光性のある膜からなる電極、つまり、補助容量素子１２の一部が存在することになり、ＴＦＴ１８の側面方向からの光の入射を十分に防ぐことができる。
【００８５】
次に、図３（ｅ）に示すように、ソース電極１４ａおよびドレイン電極１４ｂが形成された上記基板上に、第３の層間絶縁膜１５となる酸化シリコン膜を、約３００ｎｍの膜厚にて成膜した後、この第３の層間絶縁膜１５に、一般的なフォトリソグラフィーとウェットエッチングやドライエッチングを用いてドレイン電極１４ｂに到達する画素電極コンタクトホール１６を形成する。最後に、基板表面にＩＴＯ膜を１００ｎｍの膜厚にて形成し、一般的なフォトリソグラフィーとウェットエッチングやドライエッチングを用いて画素電極１７を形成する。
【００８６】
以上のような工程を実施することによって、本実施形態にかかるＴＦＴ基板２０の画素ＴＦＴアレイが作製される。
【００８７】
以上のように、本実施の形態によれば、上記ＴＦＴ基板２０が、上記図１に示す構成を有していることで、凹部１１に形成された上記補助容量素子１２によりＴＦＴ１８の下面および側面側からの遮光を強化しつつ凹部１１側面部分の補助容量を増加させることができる。また、上記ソース電極（信号配線）１４ａおよびドレイン電極１４ｂが導電性遮光膜（上部遮光膜）として機能することで、ＴＦＴ１８上部方向からの遮光を強化することができ、十分な補助容量を確保し、かつ、ＴＦＴ１８の遮光性が従来よりも向上されたＴＦＴ基板２０並びに該ＴＦＴ基板２０を用いた液晶表示装置を提供することができる。
【００８８】
なお、図１および図３（ｅ）に示すＴＦＴ基板２０ではドレイン電極１４ｂｃが、下部容量電極２並びに画素電極１７に電気的に接続されている構成としたが、本実施の形態はこれに限定されるものではなく、上記ドレイン電極１４ｂは、上部容量電極４並びに画素電極１７に電気的に接続されている構成としてもよく、上記下部容量電極２および上部容量電極４の少なくとも一方に電気的に接続されている構成とすればよい。
【００８９】
なお、本実施の形態にかかるＴＦＴ基板２０並びに該ＴＦＴ基板２０を用いた液晶表示装置は本発明により作製されるＴＦＴ基板並びに液晶表示装置の一例であり、その材料や膜厚、形成方法等は、上記説明に限定されるものではない。
【００９０】
〔実施の形態２〕
本発明にかかる他の実施形態について、図４に基づいて説明すれば、以下の通りである。本実施の形態では、主に、前記実施の形態１との相違点について説明するものとし、説明の便宜上、前記実施の形態１と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。
【００９１】
図４は本実施の形態にかかる液晶表示装置の要部の概略構造を示す断面図である。
【００９２】
本実施の形態にかかる液晶表示装置におけるＴＦＴ基板５０の画素ＴＦＴアレイは、図４に示すように、石英基板１上に、下地絶縁膜（第１の絶縁膜）として絶縁膜５１を形成し、この絶縁膜５１に凹部１１が設けられていることを除けば、前記実施の形態１におけるＴＦＴ基板２０の画素ＴＦＴアレイと同様の構成を有している。
【００９３】
本実施の形態にかかるＴＦＴ基板５０の製造工程では、前記実施の形態１で図３（ａ）に示す工程において、石英基板１上に、絶縁膜５１を、例えばＣＶＤ法により約１．２μｍの膜厚となるように形成し、この絶縁膜５１を、一般的なフォトリソグラフィーおよびエッチングにより所定の形状にパターニングすることにより、上記絶縁膜５１表面に凹部１１を形成する。
【００９４】
なお、本実施形態においても、上記凹部１１の深さ、つまり、本実施の形態においては絶縁膜５１の表面から凹部１１の底面までの深さは１μｍとし、上記した工程以外の工程は、前記実施の形態１と同様にした。よって、本実施の形態にかかるＴＦＴ基板５０における画素ＴＦＴアレイの製造工程は、前記実施の形態１とほぼ同じであるため、途中の製造工程を示す図については省略するものとする。
【００９５】
本実施の形態によれば、上記したように上記凹部１１が、上記石英基板１と補助容量素子１２との間に挟まれた絶縁膜５１に設けられていることで、上記補助容量素子１２に石英基板１から不純物が侵入することを防ぐことができるため、ＴＦＴ１８の歩留りおよび信頼性向上に効果がある。
【００９６】
また、本実施の形態においても、上記ＴＦＴ基板５０が、上記図４に示す構成を有していることで、凹部１１に形成された上記補助容量素子１２によりＴＦＴ１８の下面および側面側からの遮光を強化しつつ凹部１１側面部分の補助容量を増加させることができる。また、本実施の形態においても、ソース電極（信号配線）１４ａおよびドレイン電極１４ｂが導電性遮光膜（上部遮光膜）として機能することで、ＴＦＴ１８上部方向からの遮光を強化することができ、十分な補助容量を確保し、かつ、ＴＦＴ１８の遮光性が従来よりも向上されたＴＦＴ基板５０並びに該ＴＦＴ基板５０を用いた液晶表示装置を提供することができる。
【００９７】
なお、本実施の形態にかかるＴＦＴ基板５０並びに該ＴＦＴ基板５０を用いた液晶表示装置もまた本発明により作製されるＴＦＴ基板並びに液晶表示装置の一例であり、前記実施の形態１同様、その材料や膜厚、形成方法等は、上記説明に限定されるものではない。
【００９８】
〔実施の形態３〕
本発明にかかるさらに他の実施形態について、図５に基づいて説明すれば、以下の通りである。本実施の形態では、主に、前記実施の形態１・２との相違点について説明するものとし、説明の便宜上、前記実施の形態１・２と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。
【００９９】
図５は本実施の形態にかかる液晶表示装置の要部の概略構造を示す断面図である。
【０１００】
本実施の形態にかかる液晶表示装置におけるＴＦＴ基板５５の画素ＴＦＴアレイは、図５に示すように、結晶性シリコン膜６中に、高濃度の燐を注入したソース領域６ａおよびドレイン領域６ｂと、燐が注入されてないチャネル領域６ｃと、低濃度の燐、すなわち、上記ソース領域６ａおよびドレイン領域６ｂよりも低濃度の燐を注入した低濃度不純物領域（以下、ＬＤＤ領域と記す）６ｄとが設けられていることを除けば、前記実施の形態１におけるＴＦＴ基板２０の画素ＴＦＴアレイと同様の構成を有している。上記ＬＤＤ領域６ｄは、ソース領域６ａとチャネル領域６ｃとの間、並びに、ドレイン領域６ｂとチャネル領域６ｃとの間に形成されている。
【０１０１】
本実施の形態にかかるＴＦＴ基板５５の画素ＴＦＴアレイは、前記実施の形態１で図３（ｃ）に示す工程において、ソース領域６ａ、ドレイン領域６ｂ、およびチャネル領域６ｃを形成する際に、先ず、ゲート電極８ａをマスクとして用いて、結晶性シリコン膜６中に、７５ｋｅＶ、２×１０１３原子／ｃｍ２程度の低濃度の燐元素を注入した後、フォトパターニングを行い、結晶性シリコン膜６における、ゲート電極８ａをマスクとするチャネル領域６ｃおよびその両側のＬＤＤ領域６ｄとなる部分以外の部分に、７５ｋｅＶ、２×１０１５原子／ｃｍ２程度の高濃度の燐元素を注入する。なお、燐が注入されなかった部分は、前記実施の１・２同様、チャネル領域６ｃとなる。
【０１０２】
これにより、本実施の形態では、ゲート電極８ａの下にチャネル領域６ｃが形成され、その両側に、ソース領域６ａと、ドレイン領域６ｂと、これらソース領域６ａとチャネル領域６ｃとで挟まれた領域並びにドレイン領域６ｂとチャネル領域６ｃとで挟まれた領域とを有するＬＤＤ領域６ｄが形成されたＴＦＴ５６が形成される。
【０１０３】
本実施の形態では、上記した工程以外の工程は、前記実施の形態１とほぼ同じであるため、本実施の形態においても、途中の製造工程を示す図については省略するものとする。
【０１０４】
このようにＴＦＴ基板の半導体層におけるチャネル領域の両端にＬＤＤ領域が設けられている場合、半導体層のチャネル領域のみならず、上記ＬＤＤ領域もまた、光の入射によるシリコンの光励起によりキャリアが発生し、ＴＦＴのオフ状態におけるチャネル電流（オフ電流）が増加する。
【０１０５】
しかしながら、本実施の形態によれば、上記ＴＦＴ基板５５が、上記図５に示す構成を有していることで、半導体層である上記結晶性シリコン膜６に上記ＬＤＤ領域６ｄが設けられている場合においても、凹部１１に形成された上記補助容量素子１２によりＴＦＴ５６の下面および側面側からの遮光を強化しつつ凹部１１側面部分の補助容量を増加させることができる。また、本実施の形態においても、ソース電極（信号配線）１４ａおよびドレイン電極１４ｂが導電性遮光膜（上部遮光膜）として機能することで、ＴＦＴ５６上部方向からの遮光を強化することができ、十分な補助容量を確保し、かつ、ＴＦＴ５６の遮光性が従来よりも向上されたＴＦＴ基板５５並びに該ＴＦＴ基板５５を用いた液晶表示装置を提供することができる。
【０１０６】
なお、本実施の形態にかかるＴＦＴ基板５５並びに該ＴＦＴ基板５５を用いた液晶表示装置もまた本発明により作製されるＴＦＴ基板並びに液晶表示装置の一例であり、前記実施の形態１同様、その材料や膜厚、形成方法等は、上記説明に限定されるものではない。
【０１０７】
〔実施の形態４〕
本発明にかかるさらに他の実施形態について、図６乃至図８（ａ）〜（ｅ）に基づいて説明すれば、以下の通りである。本実施の形態では、主に、前記実施の形態１〜３との相違点について説明するものとし、説明の便宜上、前記実施の形態１〜３と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。
【０１０８】
図６は、本実施の形態にかかる液晶表示装置の要部の概略構成を示す断面図である。また、図７（ａ）・（ｂ）は、本実施の形態にかかる液晶表示装置におけるＴＦＴ基板の要部の概略構造を示す平面図であり、図７（ａ）は、ソース電極およびドレイン電極形成後のＴＦＴ基板の要部の概略構造を示している。また、図７（ｂ）は、ゲート電極形成後のＴＦＴ基板の要部の概略構造を示している。但し、説明の便宜上、図７（ａ）において、画素電極は二点鎖線にて示すものとし、図７（ａ）・（ｂ）は、平面視にて同じ部材には同じ模様を施している。また、図８（ａ）〜（ｅ）は、図７（ａ）・（ｂ）に示すＴＦＴ基板の製造工程の一例を示す断面図である。なお、図６並びに図８（ａ）〜（ｅ）は、図７（ａ）・（ｂ）に示すＴＦＴ基板のＢ−Ｂ線矢視断面図に相当する。
【０１０９】
本実施の形態にかかる液晶表示装置におけるＴＦＴ基板６０の画素ＴＦＴアレイは、図６に示すように、ＴＦＴ半導体層である結晶性シリコン膜６（半導体層）への該結晶性シリコン膜６上方からの光の入射を防ぐべく、ソース電極（本実施の形態においてはソース電極６６ａ（信号配線））およびドレイン電極（本実施の形態においてはドレイン電極６６ｂ）とは別に導電性遮光膜（遮光膜）が、ゲート電極８ａおよびチャネル領域６ｃの近傍に設けられている構成を有している以外は、前記実施の形態１にかかるＴＦＴ基板２０における画素ＴＦＴアレイと同様の構成を有している。
【０１１０】
前記実施の形態１〜３に示すように、ソース電極（信号配線）、実施の形態１〜３においてはソース電極１４ａを用いて上記結晶性シリコン膜６におけるチャネル領域６ｃの遮光を行う場合、ソース電極１４ａとゲート電極８ａとの間の容量によるフリッカ等の表示上の問題を防ぐために、上記ソース電極１４ａを、ゲート電極８ａに対してある程度離間させて形成する必要がある。このため、実施の形態１〜３では、例えば第２の層間絶縁膜９を、本実施の形態よりも厚い例えば５００μｍの膜厚となるように形成している。
【０１１１】
しかしながら、ソース電極１４ａとゲート電極８ａとの間隙が大きくなりすぎると、十分な遮光効果が得られない可能性が出てくる。そこで、本実施の形態では、走査配線８と信号配線、すなわちソース電極６６ａとの間に、ソース電極６６ａとは異なる遮光膜（導電性遮光膜）として、第１の直上遮光膜３１ａおよび第２の直上遮光膜３１ｂを、ゲート電極８ａおよびチャネル領域６ｃの近傍に設けることで、上記チャネル領域６ｃに対する遮光性を高めている。
【０１１２】
次に、本実施の形態にかかるＴＦＴ基板６０における画素ＴＦＴアレイの製造工程について、図８（ａ）〜（ｅ）を用いて以下に説明する。
【０１１３】
本実施の形態において、図８（ａ）〜（ｃ）にかかるＴＦＴ基板６０における画素ＴＦＴアレイの製造工程は、前記実施の形態１における図３（ａ）〜（ｃ）に記載のＴＦＴ基板２０の画素ＴＦＴアレイの製造工程と同じであるため、その説明は省略する。
【０１１４】
本実施の形態では、図７（ａ）・（ｂ）および図８（ｃ）に示すように、画素ＴＦＴアレイとなる基板に、ゲート電極８ａをマスクとして用いて実施の形態１と同様にして結晶性シリコン膜６中にソース領域６ａ、ドレイン領域６ｂ、チャネル領域６ｃを形成した後、図８（ｄ）に示すように、上記基板上全面に、ＣＶＤ法を用いて第２の層間絶縁膜６１となる酸化シリコン膜を、約２５０ｎｍの膜厚で形成する。
【０１１５】
続いて、上記ソース領域６ａおよびドレイン領域６ｂ中に注入した燐元素の活性化のために、窒素雰囲気中、９５０℃で３０分間、上記基板に熱処理を施した後、一般的なフォトリソグラフィーとウェットエッチングやドライエッチングを用いて、ゲート酸化膜７および第２の層間絶縁膜６１に、ソース領域６ａの一部を露出するように第１のソースコンタクトホール６２ａを形成すると共に、ドレイン領域６ｂの一部を露出するように第１のドレインコンタクトホール６２ｂを形成する。また、下部容量電極２に到達する補助容量コンタクトホール６２ｃを形成する。
【０１１６】
次に、本実施の形態では、上記基板上全面に、燐を高濃度に含んだポリシリコン膜１００ｎｍとタングステンシリサイド膜１００ｎｍとを連続して形成し、これらポリシリコン膜およびタングステンシリサイド膜を、通常のフォトリソグラフィーおよびドライエッチングを用いて所定の形状にパターニングして、第１の直上遮光膜６３ａおよび第２の直上遮光膜６３ｂを形成する。第１の直上遮光膜６３ａは、第１のソースコンタクトホール６２ａを通じてソース領域６ａと接続している。第２の直上遮光膜６３ｂは、第１のドレインコンタクトホール６２ｂを通じてドレイン領域６ｂと接続すると共に、補助容量コンタクトホール６２ｃを通じて下部容量電極２と接続するように形成されている。また、上記第２の直上遮光膜６３ｂは、少なくともチャネル領域６ｃ上を覆うように形成されている。
【０１１７】
上記第１の直上遮光膜６３ａおよび第２の直上遮光膜６３ｂは、ＴＦＴ半導体層である上記結晶性シリコン膜６への該結晶性シリコン膜６上方からの光の入射を防ぐ役割を有している。本実施の形態によれば、このようにソース電極１４ａとは別に導電性遮光膜として上記第１の直上遮光膜６３ａおよび第２の直上遮光膜６３ｂを、ゲート電極８ａおよびチャネル領域６ｃの近傍に設けることで、上記チャネル領域６ｃに対する遮光性を高めることができる。
【０１１８】
本実施の形態においても、上記第１の層間絶縁膜５と第２の層間絶縁膜６１との合計の膜厚、並びに、上記第１の層間絶縁膜５と、ゲート酸化膜７と、第２の層間絶縁膜６１との合計の膜厚は、凹部１１の窪みの深さ１μｍよりも小さいことから、コンタクト部分（第１のソースコンタクトホール３２ａおよび第１のドレインコンタクトホール６２ｂの部分）を除く、第１の直上遮光膜６３ａおよび第２の直上遮光膜６３ｂの下端位置（図８（ｄ）中、Ｈ４にて示す）は、上部容量電極４の上端位置（図８（ｄ）中、Ｈ５にて示す）よりも低くなる。
【０１１９】
このように、本実施の形態においても、ＴＦＴ５９の半導体層である上記結晶性シリコン膜６および該結晶性シリコン膜６のチャネル領域６ｃを覆うゲート電極８ａの上方に、上記結晶性シリコン膜６における少なくとも上記チャネル領域６ｃの一部を覆うように設けられた導電性遮光膜において、該導電性遮光膜が上記結晶性シリコン膜６と平面的に重なる部分の下端が、上記下部容量電極２および上部容量電極４のうち遮光性を有する膜からなる電極を対象としたときにより上層に位置する方の電極の上端よりも低い位置に形成されていることで、チャネル領域６ｃの側面方向には、遮光性のある膜、つまり、補助容量素子１２の一部が存在することになり、側面方向からの光の入射を十分に防ぐことができる。
【０１２０】
次に、図８（ｅ）に示すように、第１の直上遮光膜６３ａおよび第２の直上遮光膜６３ｂが形成された上記基板上に、第３の層間絶縁膜６４となる酸化シリコン膜を、５００ｎｍの膜厚にて成膜した後、この第３の層間絶縁膜６４に、一般的なフォトリソグラフィーとウェットエッチングやドライエッチングを用いて第１の直上遮光膜６３ａに到達する第２のソースコンタクトホール６５ａを形成すると共に、第２の直上遮光膜６３ｂに到達する第２のドレインコンタクトホール６５ｂを形成する。
【０１２１】
なお、上記第３の層間絶縁膜６４は、上記したように酸化シリコン膜のみならず、窒化シリコン膜や酸化窒化シリコン膜、あるいはその複合膜により形成してもよい。
【０１２２】
次に、ＴｉＷ１００ｎｍ／ＡｌＳｉ４００ｎｍ／ＴｉＷ１００ｎｍからなる多層の導電膜を形成し、一般的なフォトリソグラフィーとドライエッチングとにより、ソース電極６６ａ（信号配線）およびドレイン電極６６ｂを形成する。ソース電極６６ａは第２のソースコンタクトホール６５ａを通じて第１の直上遮光膜６３ａおよびソース領域６ａと接続している。ドレイン電極６６ｂは第２のドレインコンタクトホール６５ｂを通じて第２の直上遮光膜６３ｂ、ドレイン領域６ｂ、および下部容量電極２と接続している。
【０１２３】
本実施の形態では、図８（ｅ）に示すように、上記第２の直上遮光膜６３ｂを、ゲート電極８ａ並びにチャネル領域６ｃを完全に覆うように形成し、該第２の直上遮光膜６３ｂの一部（端部）並びにゲート電極の一部（端部）と上記ソース電極６６ａ（信号配線）とが平面的に重なるように上記第２の直上遮光膜６３ｂおよびソース電極６６ａ（信号配線）を形成することで、上記ＴＦＴ５９上方から入射する光に対する遮光性をより一層向上させることができる。
【０１２４】
次に、図８（ｅ）に示すように、ソース電極６６ａおよびドレイン電極６６ｂが形成された上記基板上に、第４の層間絶縁膜６７となる酸化シリコン膜を、約３００ｎｍの膜厚にて成膜した後、この第４の層間絶縁膜６７に、一般的なフォトリソグラフィーとウェットエッチングやドライエッチングを用いてドレイン電極６６ｂに到達する画素電極コンタクトホール６８を形成する。なお、上記第４の層間絶縁膜６７もまた、上記したように酸化シリコン膜のみならず、窒化シリコン膜や酸化窒化シリコン膜、あるいはその複合膜により形成してもよい。
【０１２５】
最後に、基板表面にＩＴＯ膜を１００ｎｍの膜厚にて形成し、一般的なフォトリソグラフィーとウェットエッチングやドライエッチングを用いて画素電極６９を形成する。上記画素電極６９は画素電極コンタクトホール６８を通じてドレイン電極６６ｂと接続されており、また、下部容量電極２とも電気的に接続されることになる。
【０１２６】
以上のような工程を実施することによって、本実施形態にかかるＴＦＴ基板６０の画素ＴＦＴアレイが作製される。
【０１２７】
なお、図６および図８（ｅ）に示すＴＦＴ基板２０では第２の直上遮光膜６３ｂおよびドレイン電極６６ｂが、下部容量電極２並びに画素電極６９に電気的に接続されている構成としたが、本実施の形態はこれに限定されるものではなく、上記第２の直上遮光膜６３ｂおよびドレイン電極６６ｂは、上部容量電極４並びに画素電極６９に電気的に接続されている構成としてもよい。
【０１２８】
本実施の形態においても、上記ＴＦＴ基板６０が、上記図６に示す構成を有していることで、凹部１１に形成された上記補助容量素子１２によりＴＦＴ５９の下面および側面側からの遮光を強化しつつ凹部１１側面部分の補助容量を増加させることができる。また、本実施の形態においては、ソース電極（信号配線）６６ａおよびドレイン電極６６ｂに加えて第１の直上遮光膜６３ａおよび第２の直上遮光膜６３ｂが導電性遮光膜（上部遮光膜）として機能すること、特に、第１の直上遮光膜６３ａおよび第２の直上遮光膜６３ｂが導電性遮光膜（上部遮光膜）として機能することで、ＴＦＴ５９上部方向からの遮光を強化することができ、十分な補助容量を確保し、かつ、ＴＦＴ５９の遮光性が従来よりも向上されたＴＦＴ基板６０並びに該ＴＦＴ基板６０を用いた液晶表示装置を提供することができる。
【０１２９】
なお、本実施の形態にかかるＴＦＴ基板６０並びに該ＴＦＴ基板６０を用いた液晶表示装置もまた本発明により作製されるＴＦＴ基板並びに液晶表示装置の一例であり、前記実施の形態１同様、その材料や膜厚、形成方法等は、上記説明に限定されるものではない。
【０１３０】
〔実施の形態５〕
本発明にかかる他の実施形態について、図９に基づいて説明すれば、以下の通りである。本実施の形態では、主に、前記実施の形態１〜４との相違点について説明するものとし、説明の便宜上、前記実施の形態１〜４と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。
【０１３１】
図９は本実施の形態にかかる液晶表示装置の要部の概略構造を示す断面図である。
【０１３２】
本実施の形態にかかる液晶表示装置におけるＴＦＴ基板７０の画素ＴＦＴアレイは、図９に示すように、凹部１１が、石英基板１上に、下地絶縁膜（第１の絶縁膜）となる絶縁膜５１を形成し、この絶縁膜５１に設けられていることを除けば、前記実施の形態４におけるＴＦＴ基板６０の画素ＴＦＴアレイと同様の構成を有している。
【０１３３】
本実施の形態にかかるＴＦＴ基板７０の画素ＴＦＴアレイは、前記実施の形態１で図３（ａ）に示す工程に相当する、前記実施の形態４で図８（ａ）に示す工程において、前記実施の形態２同様、石英基板１上に、絶縁膜５１を、例えばＣＶＤ法により約１．２μｍの膜厚となるように形成し、この絶縁膜５１を、一般的なフォトリソグラフィーおよびエッチングにより所定の形状にパターニングすることにより、上記絶縁膜５１表面に凹部１１を形成する。
【０１３４】
なお、本実施形態においても、上記石英基板１の表面から凹部１１の底面までの深さは１μｍとし、上記した工程以外の工程は、前記実施の形態４と同様にした。よって、本実施の形態にかかるＴＦＴ基板７０における画素ＴＦＴアレイの製造工程は、前記実施の形態４とほぼ同じであることから、途中の製造工程を示す図については省略するものとする。
【０１３５】
本実施の形態においても、上記したように上記凹部１１が、上記石英基板１と補助容量素子１２との間に挟まれた絶縁膜５１に設けられていることで、上記補助容量素子１２に石英基板１から不純物が侵入することを防ぐことができるため、ＴＦＴ５９の歩留りおよび信頼性向上に効果がある。
【０１３６】
また、本実施の形態においても、上記ＴＦＴ基板７０が、上記図９に示す構成を有していることで、凹部１１に形成された上記補助容量素子１２によりＴＦＴ５９の下面および側面側からの遮光を強化しつつ凹部１１側面部分の補助容量を増加させることができる。また、本実施の形態においても、前記実施の形態４同様、第１の直上遮光膜６３ａおよび第２の直上遮光膜６３ｂが導電性遮光膜（上部遮光膜）として機能することで、ＴＦＴ５９上部方向からの遮光を強化することができ、十分な補助容量を確保し、かつ、ＴＦＴ５９の遮光性が従来よりも向上されたＴＦＴ基板７０並びに該ＴＦＴ基板７０を用いた液晶表示装置を提供することができる。
【０１３７】
なお、本実施の形態にかかるＴＦＴ基板７０並びに該ＴＦＴ基板７０を用いた液晶表示装置もまた本発明により作製されるＴＦＴ基板並びに液晶表示装置の一例であり、前記実施の形態４同様、その材料や膜厚、形成方法等は、上記説明に限定されるものではない。
【０１３８】
〔実施の形態６〕
本発明にかかるさらに他の実施形態について、図１０に基づいて説明すれば、以下の通りである。本実施の形態では、主に、前記実施の形態１〜５との相違点について説明するものとし、説明の便宜上、前記実施の形態１〜５と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。
【０１３９】
図１０は本実施の形態にかかる液晶表示装置の要部の概略構造を示す断面図である。
【０１４０】
本実施の形態にかかる液晶表示装置におけるＴＦＴ基板７５の画素ＴＦＴアレイは、図１０に示すように、前記実施の形態３同様、結晶性シリコン膜６中に、高濃度の燐を注入したソース領域６ａおよびドレイン領域６ｂと、燐が注入されてないチャネル領域６ｃと、低濃度の燐を注入したＬＤＤ領域６ｄとが設けられていることを除けば、前記実施の形態１におけるＴＦＴ基板２０の画素ＴＦＴアレイと同様の構成を有している。上記ＬＤＤ領域６ｄは、ソース領域６ａとチャネル領域６ｃとの間、並びに、ドレイン領域６ｂとチャネル領域６ｃとの間に形成されている。
【０１４１】
本実施の形態にかかるＴＦＴ基板７５の画素ＴＦＴアレイは、前記実施の形態１で図３（ｃ）に示す工程に相当する、前記実施の形態４で図８（ｃ）に示す工程において、前記実施の形態３同様、ソース領域６ａ、ドレイン領域６ｂ、およびチャネル領域６ｃを形成する際に、先ず、ゲート電極８ａをマスクとして用いて、結晶性シリコン膜６中に、７５ｋｅＶ、２×１０１３原子／ｃｍ２程度の低濃度の燐元素を注入した後、フォトパターニングを行い、結晶性シリコン膜６における、ゲート電極８ａをマスクとするチャネル領域６ｃおよびその両側のＬＤＤ領域６ｄとなる部分以外の部分に、７５ｋｅＶ、２×１０１５原子／ｃｍ２程度の高濃度の燐元素を注入する。燐が注入されなかった部分はチャネル領域６ｃとなる。
【０１４２】
これにより、本実施の形態でも、前記実施の形態３同様、ゲート電極８ａの下にチャネル領域６ｃが形成され、その両側に、ソース領域６ａと、ドレイン領域６ｂと、これらソース領域６ａとチャネル領域６ｃとで挟まれた領域並びにドレイン領域６ｂとチャネル領域６ｃとで挟まれた領域とを有するＬＤＤ領域６ｄが形成されたＴＦＴ（本実施の形態においてはＴＦＴ７６）が形成される。
【０１４３】
但し、本実施の形態にかかるＴＦＴ７６における上記結晶性シリコン膜６以外の構造は前記実施の形態４におけるＴＦＴ５９と同じであり、本実施の形態にかかるＴＦＴ７６もまた、前記実施の形態４におけるＴＦＴ５９と同様、図１０に示すように、半導体層である結晶性シリコン膜６への該結晶性シリコン膜６上方からの光の入射を防ぐべく、ソース電極６６ａ（信号配線）およびドレイン電極６６ｂとは別に、導電性遮光膜（遮光膜）としての第１の直上遮光膜６３ａおよび第２の直上遮光膜６３ｂが、ゲート電極８ａおよびチャネル領域６ｃの近傍に設けられている構成を有している。
【０１４４】
なお、本実施の形態でも、上記した工程以外の工程は、前記実施の形態４とほぼ同じであるため、本実施の形態においても、途中の製造工程を示す図については省略するものとする。
【０１４５】
本実施の形態においても、上記ＴＦＴ基板７５が、上記図１０に示す構成を有していることで、半導体層である上記結晶性シリコン膜６に上記ＬＤＤ領域６ｄが設けられている場合においても、凹部１１に形成された上記補助容量素子１２によりＴＦＴ７６の下面および側面側からの遮光を強化しつつ凹部１１側面部分の補助容量を増加させることができる。また、本実施の形態においても、前記実施の形態４同様、第１の直上遮光膜６３ａおよび第２の直上遮光膜６３ｂが導電性遮光膜（上部遮光膜）として機能することで、ＴＦＴ７６上部方向からの遮光を強化することができ、十分な補助容量を確保し、かつ、ＴＦＴ７６の遮光性が従来よりも向上されたＴＦＴ基板７５並びに該ＴＦＴ基板７５を用いた液晶表示装置を提供することができる。
【０１４６】
なお、本実施の形態にかかるＴＦＴ基板７５並びに該ＴＦＴ基板７５を用いた液晶表示装置もまた本発明により作製されるＴＦＴ基板並びに液晶表示装置の一例であり、前記実施の形態１同様、その材料や膜厚、形成方法等は、上記説明に限定されるものではない。
【０１４７】
上記各実施の形態に示すように本発明にかかるＴＦＴ基板を液晶表示装置におけるＴＦＴ基板として用いることで、遮光性と十分な補助容量とを達成することができ、高開口率、高精細でかつ高品位な画素ＴＦＴアレイを実現することができ、これにより高機能のアクティブマトリクス型の液晶表示装置、特に耐光性が必要な高輝度のプロジェクションパネル用液晶表示装置を実現することができる。
【０１４８】
また、上記した各実施の形態では、主に、ＴＦＴを液晶の駆動素子として用いた液晶表示装置を例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、層材料や膜厚を調整することで、上記したＴＦＴ基板を、電磁波（放射線・可視光・赤外光等）の二次元情報や、表面形状の二次元分布情報を検出する二次元画像検出器等に用いることもできる。
【０１４９】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１５０】
【発明の効果】
本発明にかかる薄膜トランジスタ基板は、以上のように、絶縁性基板上に、画素電極と、該画素電極を駆動する薄膜トランジスタとを備えると共に、下部容量電極、容量用誘電膜、および上部容量電極を有し、上記画素電極との間に補助容量を形成する補助容量素子を備えた薄膜トランジスタ基板において、上記補助容量素子の下方に、上記絶縁性基板の上方から見て凹状に窪んだ窪部を有し、上記補助容量素子の少なくとも一部が、上記窪部の底面および側面部に、上記窪部に沿って設けられ、上記補助容量素子の下部容量電極および上部容量電極の少なくとも一方が遮光性を有する膜からなり、上記補助容量素子上に、上記薄膜トランジスタが、該薄膜トランジスタにおける半導体層の少なくともチャネル領域が上記補助容量素子の下部容量電極および上部容量電極の少なくとも一方と上記窪部内で平面的に重なるように設けられ、かつ、上記半導体層および該半導体層のチャネル領域を覆うゲート電極の上方に、上記半導体層における少なくとも上記チャネル領域の一部を覆うように導電性遮光膜が設けられている構成である。
【０１５１】
また、本発明にかかる薄膜トランジスタ基板の製造方法は、以上のように、絶縁性基板上に、画素電極と、該画素電極を駆動する薄膜トランジスタとを備えると共に、下部容量電極、容量用誘電膜、および上部容量電極を有し、上記画素電極との間に補助容量を形成する補助容量素子を備えた薄膜トランジスタ基板の製造方法において、上記絶縁性基板もしくは該絶縁性基板上に形成した絶縁膜に、上記絶縁性基板の上方から見て凹状に窪んだ窪部を形成する工程と、少なくとも上記窪部内に、上記下部容量電極、容量用誘電膜、および上部容量電極からなり、上記下部容量電極および上部容量電極の少なくとも一方が遮光性を有する膜からなる補助容量素子を、上記窪部の底面および側面部に沿って形成する工程と、上記補助容量素子上に、薄膜トランジスタを、該薄膜トランジスタにおける半導体層の少なくともチャネル領域が上記補助容量素子の下部容量電極および上部容量電極の少なくとも一方と上記窪部内で平面的に重なるように形成する工程と、上記半導体層および該半導体層のチャネル領域を覆うゲート電極の上方に、上記半導体層における少なくとも上記チャネル領域の一部を覆うように導電性遮光膜を形成する工程とを有する方法である。
【０１５２】
上記の構成並びに方法によれば、上記窪部に形成された上記補助容量素子により薄膜トランジスタの下面および側面側からの遮光を強化しつつ上記窪部側面部分の補助容量を増加させることができる。また、上記半導体層および該半導体層のチャネル領域を覆うゲート電極の上方に、上記半導体層における少なくとも上記チャネル領域の一部を覆うように導電性遮光膜を形成することで、上記薄膜トランジスタの上部方向からの遮光を強化することができ、十分な補助容量を確保し、かつ、薄膜トランジスタの遮光性が従来よりも向上された薄膜トランジスタ基板を提供することができるという効果を奏する。
【０１５３】
本発明にかかる薄膜トランジスタ基板は、以上のように、上記半導体層は、上記チャネル領域の両端に、該半導体層におけるソース領域およびドレイン領域よりも不純物濃度が低い低濃度不純物領域を有し、上記薄膜トランジスタは、該薄膜トランジスタにおける半導体層の少なくともチャネル領域と上記低濃度不純物領域とが、上記補助容量素子の下部容量電極および上部容量電極の少なくとも一方と上記窪部内で平面的に重なるように設けられていると共に、上記導電性遮光膜は、上記半導体層および該半導体層のチャネル領域を覆うゲート電極の上方に、上記半導体層における少なくとも上記チャネル領域の一部および上記低濃度不純物領域を覆うように設けられている構成である。
【０１５４】
上記の構成によれば、上記チャネル領域の両端に上記低濃度不純物領域が設けられている場合に、上記チャネル領域と併せて上記低濃度不純物領域の遮光を行うことで、上記半導体層に上記低濃度不純物領域が設けられている場合においても、窪部に形成された上記補助容量素子により薄膜トランジスタの下面および側面側からの遮光を強化しつつ窪部側面部分の補助容量を増加させ、かつ上記半導体層並びにゲート電極の上部の導電性遮光膜により薄膜トランジスタ上部方向からの遮光を強化することができる。このため、上記の構成によれば、十分な補助容量を確保し、かつ、薄膜トランジスタの遮光性が従来よりも向上された薄膜トランジスタ基板を提供することができるという効果を奏する。
【０１５５】
本発明にかかる薄膜トランジスタ基板は、以上のように、上記窪部は上記絶縁性基板上に形成された絶縁膜に設けられている構成である。
【０１５６】
上記の構成並びに前記した薄膜トランジスタ基板の製造方法によれば、上記窪部が、上記絶縁性基板と補助容量素子との間に挟まれた絶縁膜に設けられることで、上記補助容量素子に上記絶縁性基板から不純物が侵入することを防ぐことができるため、薄膜トランジスタの歩留りおよび信頼性をより一層向上させることができるという効果を奏する。
【０１５７】
本発明にかかる薄膜トランジスタ基板は、以上のように、上記導電性遮光膜は、上記半導体層におけるソース領域に電気的に接続された信号配線および該信号配線と同層に形成された膜の少なくとも一方を含む構成である。
【０１５８】
上記の構成によれば、上記導電性遮光膜に信号配線並びに該信号配線と同一工程により形成される膜を利用することができるので、部品点数を増加させることなく、また、開口率を低下させることなく、容易かつ安価に上記導電性遮光膜を形成することができるという効果を奏する。
【０１５９】
本発明にかかる薄膜トランジスタ基板は、以上のように、上記導電性遮光膜は、上記ゲート電極に接続された走査配線と、上記ゲート電極よりも上層に設けられ、上記半導体層におけるソース領域に電気的に接続された信号配線との間の層に形成された膜である構成である。
【０１６０】
上記の構成によれば、ソース電極とゲート電極との間の離間距離を十分にとることができ、ソース電極とゲート電極との間の容量によるフリッカ等の表示上の問題を防ぐことができると共に、上記ソース電極とゲート電極との間の離間距離を十分に確保しつつ、ソース電極（信号配線）とは別に、遮光膜（導電性遮光膜）を、上記ゲート電極および上記半導体層の近傍に設けることで、上記チャネル領域に対する遮光性をより一層高めることができるという効果を奏する。
【０１６１】
本発明にかかる薄膜トランジスタ基板は、以上のように、上記導電性遮光膜は、上記補助容量素子における上部容量電極および下部容量電極の何れか一方並びに上記半導体層におけるドレイン領域に電気的に接続されている構成である。
【０１６２】
上記の構成によれば、※開口率を低下させることなく良好な電気的接続を達成することができると共に、より実用的な方法により上記電気的接続を行うことができるため、コンタクト形成時の生産性を向上させることができるという効果を奏する。
【０１６３】
本発明にかかる薄膜トランジスタ基板は、以上のように、上記導電性遮光膜において該導電性遮光膜が上記半導体層と平面的に重なる部分の下端は、上記下部容量電極および上部容量電極のうち遮光性を有する膜からなる電極を対象としたときにより上層に位置する方の電極の上端よりも低い位置に形成されている構成である。
【０１６４】
上記の構成によれば、上側遮光膜である上記導電性遮光膜と、下側遮光膜である、上記下部容量電極および上部容量電極のうち遮光性を有する膜からなる電極との間の隙間からの光の入射量を低減させることができるので、上記チャネル領域や低濃度不純物領域に対する遮光性により一層優れた薄膜トランジスタ基板を提供することができるという効果を奏する。
【０１６５】
本発明にかかる液晶表示装置は、以上のように、対向配置された一対の基板間に液晶層を挟持する液晶表示装置において、上記一対の基板のうち一方の基板が本発明にかかる上記薄膜トランジスタ基板のうちの何れか一種である構成である。
【０１６６】
上記の構成によれば、本発明にかかる薄膜トランジスタ基板を上記液晶表示装置における薄膜トランジスタ基板として用いることで、遮光性と十分な補助容量とを達成することができる。このため、上記の構成によれば、遮光性と十分な補助容量とを有し、高開口率、高精細でかつ高品位な液晶表示装置を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】図１は本発明の実施の一形態にかかる液晶表示装置の要部の概略構成を示す断面図である。
【図２】図２（ａ）・（ｂ）は、図１に示す液晶表示装置における薄膜トランジスタ基板の要部の概略構造を示す平面図であり、（ａ）は、ソース電極およびドレイン電極形成後の薄膜トランジスタ基板の要部の概略構造を示す平面図であり、（ｂ）は、ゲート電極形成後の薄膜トランジスタ基板の要部の概略構造を示す平面図である。
【図３】図３（ａ）〜（ｅ）は、図２（ａ）・（ｂ）に示す薄膜トランジスタ基板の製造工程の一例を示す断面図である。
【図４】図４は本発明の他の実施の形態にかかる液晶表示装置における薄膜トランジスタ基板の要部の概略構造を示す断面図である。
【図５】図５は本発明のさらに他の実施の形態にかかる液晶表示装置における薄膜トランジスタ基板の要部の概略構造を示す断面図である。
【図６】図６は本発明のさらに他の実施の形態にかかる液晶表示装置の要部の概略構成を示す断面図である。
【図７】図７（ａ）・（ｂ）は、図６に示す液晶表示装置における薄膜トランジスタ基板の要部の概略構造を示す平面図であり、（ａ）は、ソース電極およびドレイン電極形成後の薄膜トランジスタ基板の要部の概略構造を示す平面図であり、（ｂ）は、ゲート電極形成後の薄膜トランジスタ基板の要部の概略構造を示す平面図である。
【図８】図８（ａ）〜（ｅ）は、図７（ａ）・（ｂ）に示す薄膜トランジスタ基板の製造工程の一例を示す断面図である。
【図９】図９は本発明のさらに他の実施の形態にかかる液晶表示装置の要部の概略構成を示す断面図である。
【図１０】図１０は本発明のさらに他の実施の形態にかかる液晶表示装置の要部の概略構成を示す断面図である。
【図１１】図１１は従来の液晶表示装置におけるＴＦＴ基板の概略構成を示す断面図である。
【図１２】図１２は図１１に示すＴＦＴ基板の概略構成を示す平面図である。
【符号の説明】
１    石英基板（絶縁性基板）
２    下部容量電極
３    容量用誘電膜
４    上部容量電極
６    結晶性シリコン膜（半導体層）
６ａ  ソース領域
６ａ  ドレイン領域
６ｂ  ドレイン領域
６ｃ  チャネル領域
６ｄ  ＬＤＤ領域（低濃度不純物領域）
７    ゲート酸化膜
８    走査配線
８ａ  ゲート電極
１１    凹部（窪部）
１２    補助容量素子
１４ａ  ソース電極（信号配線、導電性遮光膜）
１４ｂ  ドレイン電極（導電性遮光膜）
１７    画素電極
１８    ＴＦＴ（薄膜トランジスタ）
２０    ＴＦＴ基板（薄膜トランジスタ基板）
２７    画素電極
３０    対向基板（基板）
３１ａ  第１の直上遮光膜（導電性遮光膜）
３１ｂ  第２の直上遮光膜（導電性遮光膜）
４１    液晶層
５０    ＴＦＴ基板（薄膜トランジスタ基板、基板）
５１    絶縁膜
５５    ＴＦＴ基板（薄膜トランジスタ基板）
５６    ＴＦＴ（薄膜トランジスタ）
５９    ＴＦＴ（薄膜トランジスタ）
６０    ＴＦＴ基板（薄膜トランジスタ基板）
６３ａ  第１の直上遮光膜（導電性遮光膜）
６３ｂ  第２の直上遮光膜（導電性遮光膜）
６６ａ  ソース電極（信号配線、導電性遮光膜）
６６ｂ  ドレイン電極（導電性遮光膜）
６９    画素電極
７０    ＴＦＴ基板（薄膜トランジスタ基板）
７５    ＴＦＴ基板（薄膜トランジスタ基板）
７６    ＴＦＴ（薄膜トランジスタ）
【図１】
2004271903.tif 000003
【図２】
2004271903.tif 000004
【図３】
2004271903.tif 000005
【図４】
2004271903.tif 000006
【図５】
2004271903.tif 000007
【図６】
2004271903.tif 000008
【図７】
2004271903.tif 000009
【図８】
2004271903.tif 000010
【図９】
2004271903.tif 000011
【図１０】
2004271903.tif 000012
【図１１】
2004271903.tif 000013
【図１２】
2004271903.tif 000014