(57)【要約】【課題】バンドギャップリファレンス回路の温度に対する出力電圧傾きを微調整可能とし、かつ、レイアウト面積の縮小を可能とする。【解決手段】エミッタ領域が小さい側のトランジスタＱ１とエミッタ領域の大きい側のトランジスタＱ２からなりバンドギャップ電圧を生成するバンドギャップ電圧生成部１と、トランジスタＱ１のエミッタと出力端Ｖｒｅｆ１間に接続された抵抗Ｒ３と、トランジスタＱ２のエミッタに接続された抵抗Ｒ１、および抵抗Ｒ１と抵抗Ｒ３の出力端Ｖｒｅｆ１側との間に接続された抵抗Ｒ２からなりバンドギャップ電圧生成部１の温度に対する出力電圧傾きを調整する傾き調整部２と、抵抗Ｒ１，Ｒ２の接続点Ａの電位とトランジスタＱ１と抵抗Ｒ３との接続点Ｂの電位とが等しくなるように抵抗Ｒ２，Ｒ３の接続点Ｃの電圧を制御するフィードバック部３とを有し、抵抗Ｒ３を可変抵抗とし、抵抗Ｒ３の抵抗値を調整して、バンドギャップ電圧生成部１の温度に対する出力電圧傾きを調整する。【選択図】　　　　図１
2004110702.tif 000002
【特許請求の範囲】
【請求項１】
順方向電圧降下の大きい側のトランジスタもしくはダイオードＱ１と順方向電圧降下の小さい側のトランジスタもしくはダイオードＱ２からなりバンドギャップ電圧を生成するバンドギャップ電圧生成手段と、
上記トランジスタもしくはダイオードＱ１の高電位側接続端と出力端Ｖｒｅｆ１間に接続された抵抗Ｒ３と、上記トランジスタもしくはダイオードＱ２の高電位側接続端に接続された抵抗Ｒ１、および該抵抗Ｒ１と上記抵抗Ｒ３の上記出力端Ｖｒｅｆ１側との間に接続された抵抗Ｒ２からなり上記バンドギャップ電圧生成手段の温度に対する出力電圧傾きを調整する傾き調整手段と、
上記抵抗Ｒ１，Ｒ２の接続点Ａの電位と上記トランジスタもしくはダイオードＱ１と上記抵抗Ｒ３との接続点Ｂの電位とが等しくなるように上記抵抗Ｒ２，Ｒ３の接続点Ｃの電圧を制御する差動増幅器からなるフィードバック手段とを具備したハンドギャップリファレンス回路であって、
上記抵抗Ｒ３を可変抵抗とし、該抵抗Ｒ３の抵抗値を調整して、上記バンドギャップ電圧生成手段の温度に対する出力電圧傾きを調整することを特徴とするハンドギャップリファレンス回路。
【請求項２】
エミッタ領域が小さい側のトランジスタＱ１とエミッタ領域の大きい側のトランジスタＱ２からなりバンドギャップ電圧を生成するバンドギャップ電圧生成手段と、
上記トランジスタＱ１のエミッタと出力端Ｖｒｅｆ１間に接続された抵抗Ｒ３と、上記トランジスタＱ２のエミッタに接続された抵抗Ｒ１、および該抵抗Ｒ１と上記抵抗Ｒ３の上記出力端Ｖｒｅｆ１側との間に接続された抵抗Ｒ２からなり上記バンドギャップ電圧生成手段の温度に対する出力電圧傾きを調整する傾き調整手段と、
上記抵抗Ｒ１，Ｒ２の接続点Ａの電位と上記トランジスタＱ１と上記抵抗Ｒ３との接続点Ｂの電位とが等しくなるように上記抵抗Ｒ２，Ｒ３の接続点Ｃの電圧を制御する差動増幅器からなるフィードバック手段とを具備したハンドギャップリファレンス回路であって、
上記抵抗Ｒ３を可変抵抗とし、該抵抗Ｒ３の抵抗値を調整して、上記バンドギャップ電圧生成手段の温度に対する出力電圧傾きを調整することを特徴とするハンドギャップリファレンス回路。
【請求項３】
請求項１、もしくは、請求項２のいずれかに記載のハンドギャップリファレンス回路であって、
上記フィードバック手段は、
ゲートが上記接続点Ａに接続されたＮＭＯＳトランジスタＭ６ｌと、
ソースが該ＮＭＯＳトランジスタＭ６ｌのソースと接続され、ゲートが上記接続点Ｂに接続されたＮＭＯＳトランジスタＭ６ｒと、
ソースが高電位側の電源ＶＤＤに接続され、ドレインとゲートが上記ＮＭＯＳトランジスタＭ６ｌのドレインに接続されたＰＭＯＳトランジスタＭ７ｌと、
ソースが上記電源ＶＤＤに接続され、ゲートが上記ＰＭＯＳトランジスタＭ７ｌのゲートに接続され、ドレインが上記ＮＭＯＳトランジスタＭ６ｒのドレインに接続されたＰＭＯＳトランジスタＭ７ｒと、
ドレインが上記ＮＭＯＳトランジスタＭ６ｌ，Ｍ６ｒのソースに接続され、ソースが低電位側の電源ＶＳＳに接続され定電流回路を構成するＮＭＯＳトランジスタＭ５とを有し、
上記ＰＭＯＳトランジスタＭ６ｒ，Ｍ７ｒのドレインと上記接続点Ｃ間を接続することを特徴とするハンドギャップリファレンス回路。
【請求項４】
順方向電圧降下の大きい側のトランジスタもしくはダイオードＱ１と順方向電圧降下の小さい側のトランジスタもしくはダイオードＱ２からなりバンドギャップ電圧を生成するバンドギャップ電圧生成手段と、
上記トランジスタもしくはダイオードＱ１の高電位側接続端と出力端Ｖｒｅｆ１間に接続された抵抗Ｒ３と、上記トランジスタもしくはダイオードＱ２の高電位側接続端に接続された抵抗Ｒ１、および該抵抗Ｒ１と上記抵抗Ｒ３の上記出力端Ｖｒｅｆ１側との間に接続された抵抗Ｒ２からなり上記バンドギャップ電圧生成手段の温度に対する出力電圧傾きを調整する傾き調整手段と、
上記抵抗Ｒ１，Ｒ２の接続点Ａの電位と上記トランジスタもしくはダイオードＱ１と上記抵抗Ｒ３との接続点Ｂの電位とが等しくなるように上記抵抗Ｒ２，Ｒ３の接続点Ｃの電圧を制御する差動増幅器からなるフィードバック手段とを具備したハンドギャップリファレンス回路であって、
上記フィードバック手段は、
ゲートが上記接続点Ａに接続されたＮＭＯＳトランジスタＭ６ｌと、
ソースが該ＮＭＯＳトランジスタＭ６ｌのソースと接続され、ゲートが上記接続点Ｂに接続されたＮＭＯＳトランジスタＭ６ｒと、
ソースが高電位側の電源ＶＤＤに接続され、ドレインとゲートが上記ＮＭＯＳトランジスタＭ６ｌのドレインに接続されたＰＭＯＳトランジスタＭ７ｌと、
ソースが上記電源ＶＤＤに接続され、ゲートが上記ＰＭＯＳトランジスタＭ７ｌのゲートに接続され、ドレインが上記ＮＭＯＳトランジスタＭ６ｒのドレインに接続されたＰＭＯＳトランジスタＭ７ｒと、
ドレインが上記ＮＭＯＳトランジスタＭ６ｌ，Ｍ６ｒのソースに接続され、ソースが低電位側の電源ＶＳＳに接続され定電流回路を構成するＮＭＯＳトランジスタＭ５とを有し、
上記ＰＭＯＳトランジスタＭ６ｒ，Ｍ７ｒのドレインと上記接続点Ｃ間を接続することを特徴とするハンドギャップリファレンス回路。
【請求項５】
請求項３、もしくは、請求項４のいずれかに記載のハンドギャップリファレンス回路であって、
ソースが上記電源ＶＤＤに接続され、ゲートが上記ＰＭＯＳトランジスタＭ６ｒ，Ｍ７ｒのドレインに接続され、ドレインが上記接続点Ｃに接続されたＰＭＯＳトランジスタＭｒｅｆを設け、
該ＰＭＯＳトランジスタＭｒｅｆは、上記フィードバック手段のフードバックループにより上記出力端Ｖｒｅｆ１に電流を供給することを特徴とするハンドギャップリファレンス回路。
【請求項６】
請求項１から請求項５のいずれかに記載のハンドギャップリファレンス回路であって、
ドレインが上記電源ＶＤＤに接続され、ゲートが上記電源ＶＳＳに接続され、ゲートが上記接続点Ｃに接続されたＮＭＯＳトランジスタＭ０を設け、
該ＮＭＯＳトランジスタＭ０は、上記出力端Ｖｒｅｆ１から出力する電圧の安定化を加速することを特徴とするハンドギャップリファレンス回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バンドギャップリファレンス回路に係わり、特に、小型で高精度な出力電圧の調整が可能なバンドギャップリファレンス回路に関するものである。
【０００２】
【従来の技術】
各種半導体装置の定電圧源として、温度特性の良いバンドギャップリファレンス回路が用いられている。
【０００３】
図３は、従来のバンドギャップリファレンス回路の構成を示す回路図である。
【０００４】
ここでは、バンドギャップリファレンス回路は、基準電圧回路４として記載されており、この基準電圧回路４は、特許文献１の図３に示された構成となっている。この構成により、任意の温度特性や絶対電圧の電源電圧を出力できる電源回路を実現することができる。
【０００５】
具体的には、基準電圧回路４においては、バンドギャップ電圧を生成する第１及び第２のダイオード４２、４１が、カソード端子がグランド端子に接続されている。
【０００６】
そして、第１の抵抗Ｒ３が、第１のダイオード４２のアノード端子と第１端子Ａとに接続され、第２の抵抗Ｒ１が、第１端子Ａと第２端子Ｂとに接続されている。
【０００７】
さらに、第１の可変抵抗ＶＲ２が、第２のダイオード４１のアノード端子と第２端子Ｂとに接続されており、この第１の可変抵抗ＶＲ２は、抵抗Ｒ２ａ、Ｒ２ｂ、Ｒ２ｃに各々フューズ（切断要素）３０が直列に接続された直列ヒューズ付き抵抗が複数個（同図では３個）並列に接続されて構成されている。
【０００８】
また、フィードバック回路５９を、２個のｐ型トランジスタ３１、３１とｎ型トランジスタ３２と差動増幅回路３３とにより構成し、第１のダイオード４２のアノード端子の電位と第２端子Ｂの電位とが等しくなるように、第１端子Ａの電圧を制御している。
【０００９】
尚、第１端子Ａとグランド端子の間に挿入された電圧調整回路８は、第１端子Ａの電圧を減圧した任意の基準電圧を出力する機能を持つ。
【００１０】
このような構成において、各々の直列ヒューズ付き抵抗Ｒ２ａ、Ｒ２ｂ、Ｒ２ｃのヒューズ３０を切断する又は切断しないかの選択により、抵抗Ｒ２の抵抗値を可変に変更できるので、基準電圧の温度特性を任意に変更できる。
【００１１】
例えば、図３のように並列数を３個にすると、可変ＶＲ２の抵抗値は７種類の値を取り得るようになる。特に、３個の並列抵抗の関係を、Ｒ２ａ＝Ｒ、Ｒ２ｂ＝２Ｒ、Ｒ２ｃ＝４Ｒと２の階乗の関係に設定すると、第１の可変抵抗ＶＲ２の取り得る値は、４Ｒ／１、４Ｒ／２、４Ｒ／３、・・・４Ｒ／７と反比例の関係になり、基準電圧の温度傾きを等間隔に調整できる。
【００１２】
【特許文献１】
特開２００１−２０２１４７号公報（段落００３３〜００３６、図３）
【００１３】
しかし、このような構成の従来のバンドギャップリファレンス回路では、フィードバックループを生成する差動アンプ（差動増幅回路３３）における出力段のバッファとバンドギャップリファリンス回路系の位相補償用コンデンサが使用されている。そのため、位相補償用コンデンサのレイアウトに大きなエリアを必要とする。
【００１４】
また、その温度特性の適正化に、従来例においては、抵抗Ｒ２あるいは抵抗Ｒ１を用いて調整しており、テイコウ比と温度係数の割合から抵抗比を適正化するため、多くの抵抗エリアとレイアウトの工夫を必要とする。
【００１５】
【発明が解決しようとする課題】
解決しようとする問題点は、従来の技術では、高精度な温度係数の特性化を、省スペースで行うことができない点である。
【００１６】
本発明の目的は、これら従来技術の課題を解決し、バンドギャップリファレンス回路の高性能化と小型化を図ることである。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、本発明のハンドギャップリファレンス回路は、順方向電圧降下の大きい側のトランジスタもしくはダイオード例えばエミッタ領域が小さい側のトランジスタＱ１と順方向電圧降下の小さい側のトランジスタもしくはダイオード例えばエミッタ領域が大きい側のトランジスタＱ２からなりバンドギャップ電圧を生成するバンドギャップ電圧生成部１と、トランジスタＱ１の高電位側接続端すなわちエミッタ側と出力端Ｖｒｅｆ１間に接続された抵抗Ｒ３と、トランジスタＱ２の高電位側接続端すなわちエミッタ側に接続された抵抗Ｒ１、この抵抗Ｒ１と、抵抗Ｒ３の出力端Ｖｒｅｆ１側との間に接続された抵抗Ｒ２からなりバンドギャップ電圧生成部１の温度に対する出力電圧傾きを調整する傾き調整部２と、抵抗Ｒ１，Ｒ２の接続点Ａの電位とトランジスタＱ１と抵抗Ｒ３との接続点Ｂの電位とが等しくなるように抵抗Ｒ２，Ｒ３の接続点Ｃの電圧を制御する差動増幅器からなるフィードバック部３とを具備し、抵抗Ｒ３を可変抵抗とし、この抵抗Ｒ３の抵抗値を調整して、バンドギャップ電圧生成手段の温度に対する出力電圧傾きを調整することを特徴とする。これにより、バンドギャップ電圧生成手段の温度に対する出力電圧傾きを微調整することができる。
また、フィードバック部３として、ゲートが接続点Ａに接続されたＮＭＯＳトランジスタＭ６ｌと、ソースがＮＭＯＳトランジスタＭ６ｌのソースと接続され、ゲートが接続点Ｂに接続されたＮＭＯＳトランジスタＭ６ｒと、ソースが高電位側の電源ＶＤＤに接続され、ドレインとゲートがＮＭＯＳトランジスタＭ６ｌのドレインに接続されたＰＭＯＳトランジスタＭ７ｌと、ソースが電源ＶＤＤに接続され、ゲートがＰＭＯＳトランジスタＭ７ｌのゲートに接続され、ドレインがＮＭＯＳトランジスタＭ６ｒのドレインに接続されたＰＭＯＳトランジスタＭ７ｒと、ドレインがＮＭＯＳトランジスタＭ６ｌ，Ｍ６ｒのソースに接続され、ソースが低電位側の電源ＶＳＳに接続され定電流回路を構成するＮＭＯＳトランジスタＭ５とを有し、ＰＭＯＳトランジスタＭ６ｒ，Ｍ７ｒのドレインと接続点Ｃ間を接続することを特徴とする。
また、ソースが電源ＶＤＤに接続され、ゲートがＰＭＯＳトランジスタＭ６ｒ，Ｍ７ｒのドレインに接続され、ドレインが接続点Ｃに接続されたＰＭＯＳトランジスタＭｒｅｆを設け、このＰＭＯＳトランジスタＭｒｅｆは、フィードバック部３のフードバックループにより出力端Ｖｒｅｆ１に電流を供給することを特徴とする。
また、ドレインが電源ＶＤＤに接続され、ゲートが電源ＶＳＳに接続され、ゲートが接続点Ｃに接続されたＮＭＯＳトランジスタＭ０を設け、このＮＭＯＳトランジスタＭ０は、出力端Ｖｒｅｆ１から出力する電圧の安定化を加速することを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を、図面により詳細に説明する。
【００１９】
図１は、本発明に係わるバンドギャップリファレンス回路の構成例を示す回路図であり、図２は、図１のバンドギャップリファレンス回路における温度係数調整結果例を示す説明図である。
【００２０】
図１に示すように、本例のバンドギャップリファレンス回路は、エミッタ領域が小さい側のトランジスタＱ１とエミッタ領域の大きい側のトランジスタＱ２とにより、バンドギャップ電圧を生成するバンドギャップ電圧生成部１を構成している。
【００２１】
また、トランジスタＱ１のエミッタと出力端Ｖｒｅｆ１間に接続された抵抗Ｒ３と、トランジスタＱ２のエミッタに接続された抵抗Ｒ１、および、この抵抗Ｒ１と抵抗Ｒ３，Ｒ３ａ〜Ｒ３ｃの出力端Ｖｒｅｆ１側との間の接続点Ｃで接続された抵抗Ｒ２とにより、バンドギャップ電圧生成部１の温度に対する出力電圧傾きを調整する傾き調整部２を構成している。
【００２２】
また、抵抗Ｒ１，Ｒ２の接続点Ａの電位と、トランジスタＱ１と抵抗Ｒ３との接続点Ｂの電位とが等しくなるように、抵抗Ｒ２，Ｒ３の接続点Ｃの電圧を制御する差動増幅器からなるフィードバック部３は、５つのＭＯＳトランジスタにより構成されている。
【００２３】
すなわち、本例においては、フィードバック部３は、ゲートが接続点Ａに接続されたＮＭＯＳトランジスタＭ６ｌと、ソースがＮＭＯＳトランジスタＭ６ｌのソースと接続され、ゲートが接続点Ｂに接続されたＮＭＯＳトランジスタＭ６ｒと、ソースが高電位側の電源ＶＤＤに接続され、ドレインとゲートがＮＭＯＳトランジスタＭ６ｌのドレインに接続されたＰＭＯＳトランジスタＭ７ｌと、ソースが電源ＶＤＤに接続され、ゲートがＰＭＯＳトランジスタＭ７ｌのゲートに接続され、ドレインがＮＭＯＳトランジスタＭ６ｒのドレインに接続されたＰＭＯＳトランジスタＭ７ｒと、ドレインがＮＭＯＳトランジスタＭ６ｌ，Ｍ６ｒのソースに接続され、ソースが低電位側の電源ＶＳＳに接続され定電流回路を構成するＮＭＯＳトランジスタＭ５とからなり、ＰＭＯＳトランジスタＭ６ｒ，Ｍ７ｒのドレインと接続点Ｃ間を接続した構成となっている。
【００２４】
このようなフィードバック部３の構成とし、高いゲイン（増幅率）のＮＭＯＳトランジスタＭ６ｌ，Ｍ６ｒを用いることで、従来の作動アンプに設けられていた出力バッファを省くことができる。そして、このように出力バッファを省くことでフィードバックループが短くなり、位相補償用のコンデンサも省くことができ、このような位相補償用コンデンサを必要としない構成とすることができる。
【００２５】
さらに、これらのＰＭＯＳトランジスタＭ６ｒ，Ｍ７ｒのドレインにゲートを接続し、ソースを電源ＶＤＤに、ドレインを接続点Ｃに接続したＰＭＯＳトランジスタＭｒｅｆを設け、このＰＭＯＳトランジスタＭｒｅｆでは、フィードバック部３のフードバックループにより出力端Ｖｒｅｆ１に電流を供給する構成としている。
【００２６】
また、ドレインが電源ＶＤＤに接続され、ゲートが電源ＶＳＳに接続され、ゲートが接続点Ｃに接続されたＮＭＯＳトランジスタＭ０を設け、このＮＭＯＳトランジスタＭ０により、出力端Ｖｒｅｆ１から出力する電圧の安定化を加速する構成としている。
【００２７】
そして、本例のバンドギャップリファレンス回路では、抵抗Ｒ３は、それぞれヒューズで接続制御可能な抵抗Ｒ３ａ〜Ｒ３ｃが直列接続されており、これらの抵抗Ｒ３ａ〜Ｒ３ｃを選択して接続することにより可変抵抗として機能し、その抵抗値を調整して、バンドギャップ電圧生成部１の温度に対する出力電圧傾きを調整する。
【００２８】
このことにより、バンドギャップ電圧生成部１の温度に対する出力電圧傾きを高精度に調整することができる。以下、その理由を説明する。
【００２９】
ここでは、トランジスタＱ１，Ｑ２をダイオードとみなして説明する。一般にダイオード両端の電圧とそこを流れる電流との関係は下記の式（１）にて近似できる
【００３０】
Ｉ＝Ｉｓ（ｅｘｐ（Ｖｄ＊ｑ／ｎｋＴ）−１）　　　…（１）
【００３１】
この式（１）は、ＰＮ接合ダイオードの電圧と電流の関係を表した一般に知られている理論式である。
【００３２】
この式（１）で、Ｉｓは逆方向飽和電流（ダイオードに逆方向電圧をかけたときに流れる最大電流）（Ａ）、Ｖｄはダイオードの両端電圧（Ｖ）、ｑは電荷素量１．６０２×１０−１９（クーロン）、ｋはボルツマン定数１．３８×１０−２３（Ｊ／Ｋ）、Ｔは絶対温度（Ｋ）である。また、Ｖｔ＝熱電圧（０．０２６）ｋＴ／ｑである。
【００３３】
式（１）では、「ｅｘｐ（Ｖｄ＊ｑ／ｎｋＴ）　＞＞１」が成り立っているので、ここでは、計算の簡略のために最後の「−１」を無視する。例えば、Ｖｄ＝０．６５、ｑ＝１．６０２×１０−１９、ｋ＝１．３８×１０−２３、Ｔ＝３００を入れて計算してみると、次式の左辺は１０１０のオーダーになる。その結果、上記式（１）は次の式（２）のようになる。
【００３４】
Ｉ＝ＩｓｅＶｄ／Ｖｔ　　　…（２）
【００３５】
ダイオード（トランジスタ）Ｑ１，Ｑ２の両端電圧Ｖｄ１，Ｖｄ２は、次の式（３），（４）で表される。
【００３６】
Ｖｄ１＝Ｖｔｌｎ（Ｉ１／Ｉｓ）　　　…（３）
【００３７】
Ｖｄ２＝Ｖｔｌｎ（Ｉ２／Ｉｓ）　　　…（４）
【００３８】
ｅｘｐ同士の引き算は指数部分の割り算にできるので、上記式（３），（４）から次の式（５）が求められる。
【００３９】
Ｖｄ２−Ｖｄ１＝ＶＴｌｎ（Ｉ２／Ｉ１）　　　…（５）
【００４０】
図１における抵抗Ｒ１と抵抗Ｒ２に流れる電流は等しいので、次の式（６）が成立し、その式（６）から、式（７）が求められる。
【００４１】
（Ｖｒｅｆ１−Ｖｂ）／Ｒ２＝（Ｖｂ−Ｖｄ１）／Ｒ１　　　…（６）
【００４２】
Ｖｂ＝（Ｒ１Ｖｒｅｆ１＋Ｒ２Ｖｄ１）／（Ｒ１＋Ｒ２）　　　…（７）
【００４３】
図１におけるバンドギャップリファレンス回路においてフィードバックループが安定する条件は、次の式（８）であり、この式（８）と式（７）から式（９）が求められる。
【００４４】
Ｖｂ＝Ｖａ＝Ｖｄ２　　　…（８）
【００４５】
Ｖｒｅｆ１＝Ｖｄ２＋Ｒ２（Ｖｄ２−Ｖｄ１）／Ｒ１　　　…（９）
【００４６】
そして、この式（９）と式（５）を代入することで、次の式（１０）が求められる。
【００４７】
Ｖｒｅｆ１＝Ｖｄ２＋（Ｒ２／Ｒ１）×ＶＴｌｎ（Ｉ２／Ｉ１）　　　…（１０）
【００４８】
ここで、温度係数が「０」となる条件、すなわち、「δＶｒｅｆ／δＴ＝０」となる条件は、次の式（１１）となる。
【００４９】
δＶｒｅｆ／δＴ＝δＶｄ２／δＴ＋（Ｒ２／Ｒ１）×（δＶＴ／δＴ）×ｌｎ（Ｉ２／Ｉ１）＝０　　　…（１１）
【００５０】
この式（１１）で示されるように、バンドギャップレファレンス回路の出力電圧Ｖｒｅｆ１は、抵抗「Ｒ２／Ｒ１」で大きく変わる。
【００５１】
従来の技術では、この「Ｒ２／Ｒ１」を調節することで、バンドギャップレファレンス回路における温度特性・電圧値を決めていた。
【００５２】
これに対して、本例のバンドギャップレファレンス回路においては、「Ｒ３／Ｒ１」でＲ３を変化させることで、その温度特性・電圧値を決める。
【００５３】
このように、「Ｒ３／Ｒ１」でＲ３を変化させることは、抵抗Ｒ３を流れる電流Ｉ２を変化させることであり、式（１１）において、「Ｉ２／Ｉ１」が変化することになり、結果として、温度係数と出力電圧Ｖｒｅｆ１を微調整できる。
【００５４】
図２においては、このような、本例のバンドギャップリファレンス回路における抵抗Ｒ１、Ｒ２、Ｒ３のそれぞれを±１００ｋΩ変化させた場合の出力電圧Ｖｒｅｆ１の変化量を示している。
【００５５】
図２において、◆を付与した線が抵抗Ｒ１を、また、□を付与した線が抵抗Ｒ２を、それぞれ±１００ｋΩ変化させた場合の出力電圧Ｖｒｅｆ１の変化量を示しており、○を付与した線が抵抗Ｒ３を、±１００ｋΩ変化させた場合の出力電圧Ｖｒｅｆ１の変化量を示している。
【００５６】
この図２で示されているように、抵抗Ｒ３を調節することがもっとも微調整ができることがわかる。
【００５７】
例えば、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）のレイアウトをする上で、互いの抵抗比をとるのによい単位抵抗値が２００ｋΩぐらいであるので、抵抗Ｒ３を調節することによりもっともレイアウト面積が小さくて抵抗比のとりやすいレイアウトができる。
【００５８】
もしも、抵抗Ｒ１を調節することにより同じような確度を持った調節をするためには、並列に抵抗を多本数レイアウトする必要が生じる。
【００５９】
また、差動アンプにおける出力バッファを省きフィードバックループを短くしたので位相補償用のコンデンサを省くことができる。この場合においても、本例のバンドギャップリファレンス回路におけるフィードバック部３（差動アンプ）のゲインは５０ｄｂ以上を得ている。
【００６０】
以上、図１および図２を用いて説明したように、本例の本発明のハンドギャップリファレンス回路は、順方向電圧降下の大きい側のトランジスタもしくはダイオード例えばエミッタ領域が小さい側のトランジスタＱ１と順方向電圧降下の小さい側のトランジスタもしくはダイオード例えばエミッタ領域が大きい側のトランジスタＱ２からなりバンドギャップ電圧を生成するバンドギャップ電圧生成部１と、トランジスタＱ１の高電位側接続端すなわちエミッタ側と出力端Ｖｒｅｆ１間に接続された抵抗Ｒ３と、トランジスタＱ２の高電位側接続端すなわちエミッタ側に接続された抵抗Ｒ１、この抵抗Ｒ１と、抵抗Ｒ３の出力端Ｖｒｅｆ１側との間に接続された抵抗Ｒ２からなりバンドギャップ電圧生成部１の温度に対する出力電圧傾きを調整する傾き調整部２と、抵抗Ｒ１，Ｒ２の接続点Ａの電位とトランジスタＱ１と抵抗Ｒ３との接続点Ｂの電位とが等しくなるように抵抗Ｒ２，Ｒ３の接続点Ｃの電圧を制御する差動増幅器からなるフィードバック部３とを具備し、抵抗Ｒ３を可変抵抗とし、この抵抗Ｒ３の抵抗値を調整して、バンドギャップ電圧生成手段の温度に対する出力電圧傾きを調整する構成としている。
【００６１】
これにより、バンドギャップ電圧生成手段の温度に対する出力電圧傾きを微調整することができ、より精度の高い電圧Ｖｒｅｆ１の設定が可能である。
【００６２】
また、フィードバック部３として、ゲートが接続点Ａに接続されたＮＭＯＳトランジスタＭ６ｌと、ソースがＮＭＯＳトランジスタＭ６ｌのソースと接続され、ゲートが接続点Ｂに接続されたＮＭＯＳトランジスタＭ６ｒと、ソースが高電位側の電源ＶＤＤに接続され、ドレインとゲートがＮＭＯＳトランジスタＭ６ｌのドレインに接続されたＰＭＯＳトランジスタＭ７ｌと、ソースが電源ＶＤＤに接続され、ゲートがＰＭＯＳトランジスタＭ７ｌのゲートに接続され、ドレインがＮＭＯＳトランジスタＭ６ｒのドレインに接続されたＰＭＯＳトランジスタＭ７ｒと、ドレインがＮＭＯＳトランジスタＭ６ｌ，Ｍ６ｒのソースに接続され、ソースが低電位側の電源ＶＳＳに接続され定電流回路を構成するＮＭＯＳトランジスタＭ５とを有し、ＰＭＯＳトランジスタＭ６ｒ，Ｍ７ｒのドレインと接続点Ｃ間を接続している。
【００６３】
また、ソースが電源ＶＤＤに接続され、ゲートがＰＭＯＳトランジスタＭ６ｒ，Ｍ７ｒのドレインに接続され、ドレインが接続点Ｃに接続されたＰＭＯＳトランジスタＭｒｅｆを設け、このＰＭＯＳトランジスタＭｒｅｆで、フィードバック部３のフードバックループにより出力端Ｖｒｅｆ１に電流を供給する構成としている。
【００６４】
さらに、ドレインが電源ＶＤＤに接続され、ゲートが電源ＶＳＳに接続され、ゲートが接続点Ｃに接続されたＮＭＯＳトランジスタＭ０を設け、このＮＭＯＳトランジスタＭ０により、出力端Ｖｒｅｆ１から出力する電圧の安定化を加速する構成としている。
【００６５】
このような構成とし、高いゲイン（増幅率）のＮＭＯＳトランジスタＭ６ｌ，Ｍ６ｒを用いることで、従来の作動アンプに設けられていた出力バッファを省くことができ、さらに、このように出力バッファを省くことでフィードバックループが短くなり、位相補償用のコンデンサも省くことができ、このような位相補償用コンデンサを必要としない構成とすることができる。
【００６６】
その結果、バンドギャップリファレンス回路におけるレイアウト面積を縮小することができる。
【００６７】
尚、本発明は、図１および図２を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、バンドギャップ電圧生成部１を構成するトランジスタＱ１として、順方向電圧降下の大きいトランジスタもしくはダイオードを用い、トランジスタＱ２としては、順方向電圧降下の小さいトランジスタもしくはダイオードを用いることでも良い。
【００６８】
また、抵抗Ｒ３，Ｒ３ａ〜Ｒ３ｃの構成に関しても、抵抗数の増減も可能であり、ヒューズの代わりにトランジスタ等からなる切断要素を用いた構成としても良い。また、フィードバック部３を構成する例えばＮＭＯＳトランジスタＭ６ｌ，Ｍ６ｒをＰＭＯＳトランジスタで構成する等の変更ができる。
【００６９】
【発明の効果】
本発明によれば、バンドギャップリファレンス回路の温度に対する出力電圧傾きを微調整することができ、より精度の高い電圧Ｖｒｅｆ１の設定が可能である。また、従来の作動アンプに設けられていた出力バッファを省くことができ、さらに、このように出力バッファを省くことでフィードバックループが短くなり、位相補償用のコンデンサも省くことができるので、バンドギャップリファレンス回路におけるレイアウト面積を縮小することが可能である。
【図面の簡単な説明】
【図１】本発明に係わるバンドギャップリファレンス回路の構成例を示す回路図である。
【図２】図１のバンドギャップリファレンス回路における温度係数調整結果例を示す説明図である。
【図３】従来のバンドギャップリファレンス回路の構成を示す回路図である。
【符号の説明】
１：バンドギャップ電圧生成部、２：傾き調整部、３：フィードバック部、Ａ：接続点（抵抗Ｒ１，Ｒ２）、Ｂ：接続点（トランジスタＱ１と抵抗Ｒ３）、Ｃ：接続点（抵抗Ｒ２，Ｒ３）、Ｍ０：ＮＭＯＳトランジスタ（スタートアップ用）、Ｍ５：ＮＭＯＳトランジスタ（定電流回路）、Ｍ６ｌ，Ｍ６ｒ：ＮＭＯＳトランジスタ、Ｍ７ｌ，Ｍ７ｒ：ＰＭＯＳトランジスタ、Ｑ１：トランジスタ（順方向電圧降下の大きい側）、Ｑ２：トランジスタ（順方向電圧降下の小さい側）、Ｒ１〜Ｒ３，Ｒ３ａ〜Ｒ３ｃ：抵抗、Ｖｒｅｆ１：出力端、ＶＤＤ：電源（高電位側）、ＶＳＳ：電源（低電位側）。
【図１】
2004110702.tif 000003
【図２】
2004110702.tif 000004
【図３】
2004110702.tif 000005