(57)【要約】【課題】非同期単向通信でデジタル音声データを無線伝送するにあたって、受信機側でのオーバーフローやアンダーフローによる音声の途切れを防止するとともに、音声データの遅延時間をより短くする。【解決手段】送信機より音声データを非圧縮としてパケット送信させ、受信機２００側のＤ／Ａ変換クロック周波数ｆｒを送信機側のＡ／Ｄ変換クロック周波数ｆｔよりも高くして故意的にアンダーフロー状態を作り出し、送信機から送られてくるパケット内のデータをメモリバンク１，２に交互に蓄積したうえでＤ／Ａ変換器２６０に交互に出力させる際、例えば一方のメモリバンク１がアンダーフロー状態になった場合には、他方のメモリバンク２のデータをレジスタ２５１に保持させ、メモリバンク１のアンダーフロー状態が解消されるまで、その保持データをＤ／Ａ変換器２６０に出力させる。【選択図】  図２
2004349929.tif 000002
【特許請求の範囲】
【請求項１】
送信機と受信機とを含み、上記送信機よりアナログ音声信号を少なくともＡ／Ｄ変換および符号化処理してデジタルの音声データとして送信し、上記受信機側で上記音声データを少なくとも復号化処理およびＤ／Ａ変換して音声再生器の駆動信号を得る非同期デジタル無線通信システムにおいて、
上記送信機は、上記音声データを時分割して所定の時間長を有するパケット内に含ませて、上記パケット単位で繰り返し送信し、
上記受信機は、復号した音声データを上記パケット単位で記憶する第１メモリバンクおよび第２メモリバンクと、上記各メモリバンクを交代的に切り替えてそのメモリバンク内の音声データをＤ／Ａ変換器に与えるメモリバンクセレクタと、上記メモリバンクのいずれかから上記Ｄ／Ａ変換器に与えられる上記音声データの一部を保持するレジスタと、少なくとも上記各メモリバンク，上記メモリバンクセレクタおよび上記レジスタを制御する制御手段とを備え、
上記受信機側のＤ／Ａ変換クロック周波数が上記送信機側のＡ／Ｄ変換クロック周波数よりも高く設定されており、上記制御手段は、上記復号した音声データを上記パケット単位で上記第１メモリバンクと上記第２メモリバンクとに交代的に書き込むとともに、いずれか一方のメモリバンクからの音声データ出力終了時点で上記メモリバンクセレクタをいずれか他方のメモリバンクに切り替える際、上記いずれか他方のメモリバンクがアンダーフロー状態となる場合には、少なくともそのアンダーフロー状態が解消されるまで上記いずれか一方のメモリバンクの音声データを上記レジスタに保持させて上記Ｄ／Ａ変換器に与え続け、上記アンダーフロー状態が解消された後に上記いずれか他方のメモリバンクに切り替えることを特徴とする非同期デジタル無線通信システム。
【請求項２】
上記制御手段は、上記送信機から送信される最初の音声データの全部をいずれか一方の上記メモリバンクに書き込んでから、その音声データの読み出しを開始し、上記メモリバンクに対するデータ書き込みに要する時間をバッファリング時間として、上記最初の音声データの読み出し開始時点から計時して上記バッファリング時間がゼロになった時点でアンダーフロー状態発生と判断する請求項１に記載の非同期デジタル無線通信システム。
【請求項３】
上記レジスタに保持される音声データが、上記いずれか一方のメモリバンクの最後の音声データである請求項１または２に記載の非同期デジタル無線通信システム。
【請求項４】
上記レジスタの上記音声データの保持時間が、上記パケットのパケット長時間である請求項１，２または３に記載の非同期デジタル無線通信システム。
【請求項５】
上記送信機が、デジタルワイヤレスマイクロホンである請求項１ないし４のいずれか１項に記載の非同期デジタル無線通信システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、非同期デジタル無線通信システムに関し、さらに詳しく言えば、デジタルワイヤレスマイクロホンシステムに好適である単向通信が可能なリアルタイム音声無線伝送技術に関するものである。
【０００２】
【従来の技術】
まず、図７にデジタル音声データを電波や光などの無線で伝送する送受信システム（スーパーヘテロダインシステムの場合）の概要を示し、これについて説明する。
【０００３】
図７（ａ）の送信機１０側では、マイクロホン１１から出力されるアナログ音声信号をＡ／Ｄ変換器１２にてデジタル音声信号に変換し、次段の符号化器１３にてデータ圧縮処理，強調効果処理，誤り訂正符号化処理などを行った後、変調部１４にて変調処理や周波数変換などを行いアンテナより送信する。なお、音声信号源自体がＣＤプレーヤなどのデジタル出力型の場合には、そのデジタル音声信号が直接符号化器１３に入力される。また、伝送媒体として光が用いられることもある。
【０００４】
図７（ｂ）の受信機２０側では、アンテナにて受信された受信信号を復調部２１にて周波数変換して復調処理し、次段の復号化器２２にて伸張処理などを行って元のデジタル音声信号を得、これをＤ／Ａ変換器２３にてアナログ信号に戻してスピーカ２４の駆動信号を得る。
【０００５】
このような無線による送受信システムにおいては、通常、送信機１０および受信機２０は、それぞれ内部に動作基準となるクロックを備え、そのクロックに基づいてＡ／Ｄ変換レートやＤ／Ａ変換レートそれにメモリの書き込みタイミングなどが制御されるが、送信機１０側と受信機２０とで、そのクロック周波数を完全に一致させることは実質的に不可能である。かなり高精度なクロック発生器でも、経時的にクロック周波数が次第に異なってくる。
【０００６】
したがって、例えばデジタルワイヤレスマイクロホンシステムにおいて、非同期で長時間にわたってデジタル音声信号を連続してリアルタイム伝送する際、クロック周波数が異なってくることに起因して受信機２０側でデータの過不足が生ずることがある。
【０００７】
すなわち、送信機１０側のＡ／Ｄ変換クロック周波数が受信機２０側のＤ／Ａ変換クロック周波数よりも高い場合には、受信機２０側でデータが溢れるオーバーフロー状態となり、逆に送信機１０側のＡ／Ｄ変換クロック周波数が受信機２０側のＤ／Ａ変換クロック周波数よりも低い場合には、受信機２０側でデータ不足をきたすアンダーフロー状態となる。このような状態になると、マイクロホンシステムにおいては、スピーカ２４より出力される音声が一時的に飛んだり途切れてしまうという致命的な問題が生ずる。
【０００８】
この点を解決するため、例えば特許文献１の「音声データ送信装置および音声データ受信装置」においては、送信機側では、音声信号をＡ／Ｄ変換してバッファメモリに一時的に格納する際、そのバッファメモリのデータ蓄積量（例えばオーバーフローの判断基準となる閾値）に応じてデータ圧縮率を可変にし、音声データにその圧縮率を補助データとして付加して送信し、受信機側では、補助データから音声データの圧縮率を判断して伸張処理するようにしている。なお、データ圧縮率によってもオーバーフローを回避できない場合には、バッファメモリをクリアして空パケットを送信するようにしている。
【０００９】
【特許文献１】
特開２００２−２６８６９１号公報
【００１０】
【発明が解決しようとする課題】
上記特許文献１によれば、非同期での単向通信を行うことができるが、送信機側で音声データを圧縮処理しているため、その分遅延時間が例えば１０ｍＳ程度と大きくなり、演奏ステージなどに適用されるマイクロホンシステムに要求されるリアルタイムでの音声伝送には好ましくない。
【００１１】
また、送信機としてのマイクロホンには大きさに制限があるため、その限られたスペース内にデータ圧縮回路などを搭載するには設計上の困難が伴うばかりでなく、小型化するうえでの支障になる。さらには、データ圧縮回路を備えることにより送信回路での消費電力が大きくなるため、電源を内蔵電池に求めるワイヤレスマイクロホンにとっては電池交換時期が短くなり好ましくない。
【００１２】
したがって、本発明の課題は、非同期単向通信でデジタル音声データを無線伝送するにあたって、受信機側でのオーバーフローやアンダーフローによる音声の途切れを防止するとともに、音声データの遅延時間をより短くして高音質が得られるようにし、さらには送信機の小型化，省電力化を図ることにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するため、本発明は、送信機と受信機とを含み、上記送信機よりアナログ音声信号を少なくともＡ／Ｄ変換および符号化処理してデジタルの音声データとして送信し、上記受信機側で上記音声データを少なくとも復号化処理およびＤ／Ａ変換して音声再生器の駆動信号を得る非同期デジタル無線通信システムにおいて、上記送信機は、上記音声データを時分割して所定の時間長を有するパケット内に含ませて、上記パケット単位で繰り返し送信し、上記受信機は、復号した音声データを上記パケット単位で記憶する第１メモリバンクおよび第２メモリバンクと、上記各メモリバンクを交代的に切り替えてそのメモリバンク内の音声データをＤ／Ａ変換器に与えるメモリバンクセレクタと、上記メモリバンクのいずれかから上記Ｄ／Ａ変換器に与えられる上記音声データの一部を保持するレジスタと、少なくとも上記各メモリバンク，上記メモリバンクセレクタおよび上記レジスタを制御する制御手段とを備え、上記受信機側のＤ／Ａ変換クロック周波数が上記送信機側のＡ／Ｄ変換クロック周波数よりも高く設定されており、上記制御手段は、上記復号した音声データを上記パケット単位で上記第１メモリバンクと上記第２メモリバンクとに交代的に書き込むとともに、いずれか一方のメモリバンクからの音声データ出力終了時点で上記メモリバンクセレクタをいずれか他方のメモリバンクに切り替える際、上記いずれか他方のメモリバンクがアンダーフロー状態となる場合には、少なくともそのアンダーフロー状態が解消されるまで上記いずれか一方のメモリバンクの音声データを上記レジスタに保持させて上記Ｄ／Ａ変換器に与え続け、上記アンダーフロー状態が解消された後に上記いずれか他方のメモリバンクに切り替えることを特徴としている。
【００１４】
本発明の好ましい態様として、上記制御手段は、上記送信機から送信される最初の音声データの全部を上記いずれか一方のメモリバンクに書き込んでから、その音声データの読み出しを開始し、上記メモリバンクに対するデータ書き込みに要する時間をバッファリング時間として、上記最初の音声データの読み出し開始時点から計時して上記バッファリング時間がゼロになった時点でアンダーフロー状態発生と判断する。
【００１５】
本発明において、上記レジスタに保持される音声データは、上記いずれか一方のメモリバンクの最後の音声データであり、その保持時間は、上記パケットのパケット長時間であることが好ましい。また、本発明は、上記送信機がデジタルワイヤレスマイクロホンである特に演奏ステージなどに用いられるマイクロホンシステムに好適である。
【００１６】
本発明の特徴は、送信機側で音声データを圧縮せずにそのまま音声データを送信させるとともに、受信機側のＤ／Ａ変換クロック周波数を送信機側のＡ／Ｄ変換クロック周波数よりも高く設定して故意的にアンダーフロー状態を作り出すことにある。
【００１７】
すなわち、本発明によれば、受信機側のＤ／Ａ変換処理が送信機側のＡ／Ｄ変換処理よりも速いため、所定の周期で受信機側がアンダーフロー状態となるが、その際、レジスタに好ましくはアンダーフローになる直前の音声データを保持させて少なくともアンダーフロー状態が解消されるまでＤ／Ａ変換器に与えることにより、音声の飛びや途切れがなくなり高音質を維持することができる。
【００１８】
【発明の実施の形態】
次に、図１ないし図６を参照して、本発明の実施形態について説明するが、本発明はこれに限定されるものではない。図１は本発明が備える送信機１００の構成を模式的に示す回路ブロック図で、図２は本発明が備える受信機２００の構成を模式的に示す回路ブロック図である。
【００１９】
この例において、送信機１００には、マイクロホン１１０，Ａ／Ｄ変換器１２０，符号化器１３０，バッファメモリ１４０，送信処理部１５０，クロック発生器１６０および制御回路１７０が含まれている。図１には説明の便宜上、マイクロホン１１０にＡ／Ｄ変換器１２０以降の各構成要素が接続されるように示されているが、実際には、Ａ／Ｄ変換器１２０以降の各構成要素はマイクロホン１１０に内蔵される。
【００２０】
マイクロホン１１０は静電型，導電型のいずれであってもよいが、電源としての電池が内蔵されているマイクロホンである。Ａ／Ｄ変換器１２０は、マイクロホン１１０のマイクロホンユニットから出力されるアナログの音声信号をデジタルの音声データに変換する。Ａ／Ｄ変換器１２０はクロック発生器１６０からのクロック信号に基づいて動作するが、この例において、そのサンプリングレート（Ａ／Ｄ変換クロック周波数）は４８ＫＨｚで、量子化ビット数は１サンプル２４ビットである。
【００２１】
Ａ／Ｄ変換された音声データは、符号化器１３０によってパルスの有無の組み合わせからなる符号パルスに変換され、例えば強調効果処理（エンハンス処理）や誤り訂正符号化処理などを受けるが、本発明においては、少なくとも圧縮処理は行われない。符号化器１３０にて処理された音声データは一旦バッファメモリ１４０に格納された後、ＦＩＦＯ方式（先入れ先出し方式）によって送信処理部１５０に順次送出される。
【００２２】
送信処理部１５０は、図７で説明した変調部１４に相当し、音声データを変調処理や周波数変換してアンテナから送信するが、本発明では、音声データを時分割してひとつのパケットに含ませて、音声データをパケット単位で送信する。送信媒体は、電波もしくは光のいずれであってもよい。
【００２３】
この例において、１パケット長は２ｍＳ（ミリ秒）であり、したがって１パケットには、２ｍＳ÷１／４８ＫＨｚ＝９６サンプルが含まれ、送信機１００からは、音声データが１パケット９６サンプルとして繰り返し送信される。図３に送信機１００が実行する送信手順のフローチャートを示す。
【００２４】
制御回路１７０は、クロック発生器１６０からのクロック信号を所定に分周して、音声データの符号化器１３０による符号化処理，バッファメモリ１４０に対する音声データの書き込み，読み出しおよび送信処理部１５０のパケット送信などを制御する。なお、例えば送信処理部１５０については、それ専用のクロック発生器を設けて、Ａ／Ｄ変換器１２０や符号化器１３０などと非同期としてもよい。
【００２５】
受信機２００は、アンテナ（光通信の場合には受光器）にて受信した受信信号を復調する復調部２１０を備えている。この復調部２１０は、図７で説明した復調部２１に相当し受信信号を周波数変換して復調処理して、次段のバッファメモリ２２０に格納する。
【００２６】
バッファメモリ２２０に格納された受信信号は、復号化器２３０の復号処理によりパケット単位で元の音声データに戻された後、次段の主メモリ２４０に蓄積される。主メモリ２４０はメモリバンク１とメモリバンク２の２つの記憶部を備えており、データの連続性が失われないように各メモリバンクに音声データがパケット単位で交互に蓄積される。
【００２７】
例えば、奇数番目のパケットに含まれる音声データがメモリバンク１に蓄積されるとすれば、偶数番目のパケットに含まれる音声データ（ともに９６サンプル）がメモリバンク２に蓄積される。メモリバンク１，２に対するデータの振り分けは制御回路２９０によって制御される。
【００２８】
メモリバンク１，２の出力段にはメモリバンクセレクタ２５０が接続されており、このメモリバンクセレクタ２５０によりメモリバンク１，２が交互にＤ／Ａ変換器２６０に接続される。また、メモリバンクセレクタ２５０とＤ／Ａ変換器２６０との間には、メモリバンク１，２のいずれかにアンダーフローが生じた場合に、所定の音声データを保持してＤ／Ａ変換器２６０に出力するレジスタ２５１が設けられている。音声データはＤ／Ａ変換器２６０にてアナログ信号に変換され音声再生機としてのスピーカ２７０に与えられる。
【００２９】
受信機２００は、動作基準となるクロック信号を発生するクロック発生器２８０を備え、制御回路２９０は、そのクロック信号を所定に分周して、上記バンクメモリ１，２に対する音声データの書き込みタイミングのほかに、バッファメモリ２２０，復号化器２３０，メモリバンクセレクタ２５０，レジスタ２５１およびＤ／Ａ変換器２６０などの動作タイミングを制御する。
【００３０】
本発明において、受信機２００側のＤ／Ａ変換クロック周波数ｆｒは、受信機２００側で故意的にアンダフローが生ずるように、送信機１００側のＡ／Ｄ変換クロック周波数ｆｔよりも高く（速く）なるように設定されている。
【００３１】
これによると、所定の周期で受信機２００がデータ不足となるアンダフロー状態になるが、その際、レジスタ２５１に好ましくはアンダフローになる直前の音声データを保持させることにより、スピーカ２７０から出力される音声が途切れないようにしている。
【００３２】
なお、受信機２００側のＤ／Ａ変換クロック周波数ｆｒを送信機１００側のＡ／Ｄ変換クロック周波数ｆｔよりも低く（遅く）することにより、故意的に受信機側でデータが過剰となるオーバーフロー状態を作り出すこともできるが、図４を参照して、本発明でオバーフロー処理でなくアンダーフロー処理を採用している理由を説明する。
【００３３】
図４（ａ）がオーバーフロー処理時の説明図で、図４（ｂ）がアンダーフロー処理の説明図である。ともに、上段が送信機１００側のアナログ音声入力データで、下段が受信機２００側のアナログ音声出力データであり、その遅延時間は５ｍＳ以下としている。
【００３４】
例えば、上記したように送信機１００から２ｍＳ長のパケット単位で音声データが送信されているとすると、オーバーフロー処理の場合には、図４（ａ）に示すように、オーバーフローが生じた時点で１パケット分の音声データを間引くことになるため、スピーカ２７０からの出力音声が急激に変化し不快音となることが多い。
【００３５】
これに対して、アンダーフロー処理の場合には、図４（ｂ）に示すように、アンダーフローが生じた時点でその直前の音声をこの例では１パケット時間（２ｍＳ）出力させることにより、出力音声が急激に変化することがないため不快音とはならない。
【００３６】
次に、図５のタイミングチャートおよび図６のフローチャートを参照して、本発明の動作について説明する。なお、図５のタイミングチャートには、送信処理時および受信処理時に生ずる例えばＡ／Ｄ変換など各構成要素固有の遅延時間は含まれていない。
【００３７】
また、この例において、送信機１００側のマスタークロック（システムクロック）周波数Ｍｆｔは１２．２８８ＭＨｚで、Ａ／Ｄ変換クロック周波数ｆｔはそれを２５６分周した４８ＫＨｚである。これに対して、受信機２００側のマスタークロック周波数Ｍｆｔは送信機１００側よりも５０Ｈｚ高い１２．２８８０５０ＭＨｚで、Ｄ／Ａ変換クロック周波数ｆｒはそれを２５６分周した４８．０００１９５ＫＨｚである。
【００３８】
送信機１００は、音声データを９６サンプルごとに時分割し、時間長２ｍＳのパケット内に９６サンプルを含ませて、１パケット単位で繰り返し送信する。受信機２００では、受信信号を１パケット単位で復調・復号化し、例えば奇数番目のパケットＰ１の９６サンプルはメモリバンク１に蓄積し、偶数番目のパケットＰ２の９６サンプルはメモリバンク２に蓄積する。
【００３９】
すなわち、メモリバンク１内にパケットＰ１の９６サンプルが蓄積された時点で、メモリバンクセレクタ２５０によりメモリバンク１が選択され、その９６サンプルの音声データがＤ／Ａ変換器２６０に出力され、その間にメモリバンク２内にパケットＰ２の９６サンプルが蓄積される。
【００４０】
なお、この例において、メモリバンク１，２へのデータ（９６サンプル）の蓄積（書込）時の制御回路２９０によるメモリバンク切り替え間隔は２ｍＳで、これに対して、Ｄ／Ａ変換器２６０へのデータ（９６サンプル）の読み出し時間は１．９９９ｍＳである。すなわち、メモリバンクセレクタ２５０は１．９９９ｍＳ間隔でメモリバンク１，２を交互に切り替える。
【００４１】
そして、メモリバンク１内が空になった時点でメモリバンクセレクタ２５０によりメモリバンク２が選択され、その９６サンプルの音声データがＤ／Ａ変換器２６０に出力される。この間、メモリバンク１には次の奇数番目のパケットＰ３のデータが蓄積される。音声データの連続性が失われないように、このデータ蓄積・出力が繰り返し実行される。
【００４２】
データ読み出しのため、メモリバンク１とメモリバンク２とを切り替えるにあたって、制御回路２９０は次のように動作する。図６を参照して、メモリバンク２からデータの出力が終了し、メモリバンク１に切り替えるものとして説明すると、ステップＳＴ１でメモリバンク１がアンダーフロー（出力準備ができていない状態、例えばデータが完全に蓄積されていない状態）であるかどうかをチェックする。
【００４３】
メモリバンク１がアンダーフローでない場合には、ステップＳＴ２としてメモリバンクセレクタ２５０をメモリバンク１に切り替え、ステップＳＴ３でメモリバンク１からデータを出力させるとともに、ステップＳＴ４でデータ出力終了かを判断する。
【００４４】
これに対して、ステップＳＴ１でのチェックの結果、メモリバンク１がアンダーフロー状態である場合には、ステップＳＴ１ａを実行し、レジスタ２５１にメモリバンク２から出力されているデータの内の最後のデータ（この例では２４ビット）を保持させる。
【００４５】
次に、ステップＳＴ１ｂでメモリバンク１の出力準備が完了したかどうか（例えば、９６サンプル分のデータが蓄積されたかどうか）を判定し、メモリバンク１の出力準備が完了するまで、メモリバンク２の最後のデータをＤ／Ａ変換器２６０に出力させる。
【００４６】
そして、メモリバンク１の出力準備が完了した時点でステップＳＴ２を実行してメモリバンクセレクタ２５０をメモリバンク１に切り替える。この例では、レジスタ２５１より上記メモリバンク２の最後のデータを１パケット分の２ｍＳ出力させた後、メモリバンクセレクタ２５０をメモリバンク１に切り替えるようにしている。
【００４７】
ステップＳＴ４での判断において、メモリバンク１からデータの出力が終了した場合には、次段のステップＳＴ５でメモリバンク２がアンダーフローであるかどうかをチェックする。
【００４８】
メモリバンク２がアンダーフローでない場合には、ステップＳＴ６としてメモリバンクセレクタ２５０をメモリバンク２に切り替え、ステップＳＴ７でメモリバンク２からデータを出力させるとともに、ステップＳＴ８でデータ出力終了かを判断する。データ出力が終了した場合には上記ステップＳＴ１に戻り、以下これを繰り返す。
【００４９】
ステップＳＴ５でのチェックの結果、メモリバンク２がアンダーフロー状態である場合には、ステップＳＴ５ａを実行し、レジスタ２５１にメモリバンク１から出力されているデータの内の最後のデータを保持させる。
【００５０】
次に、ステップＳＴ５ｂでメモリバンク２の出力準備が完了したかどうか（例えば、９６サンプル分のデータが蓄積されたかどうか）を判定し、メモリバンク２の出力準備が完了するまで、上記メモリバンク１の最後のデータをＤ／Ａ変換器２６０に出力させる。
【００５１】
そして、メモリバンク２の出力準備が完了した時点でステップＳＴ６を実行してメモリバンクセレクタ２５０をメモリバンク２に切り替える。この場合にも、この例では上記と同じく、レジスタ２５１より上記メモリバンク１の最後のデータを１パケット分の２ｍＳ出力させた後、メモリバンクセレクタ２５０をメモリバンク２に切り替えるようにしている。
【００５２】
以上が本発明の一連の動作であるが、その具体例をより詳しく説明すると、受信機２００側の制御回路２９０は、送信機１００から送信される最初のパケットＰ１の９６サンプル分のデータ全部をメモリバンク１に書き込んだ後に、その最初のデータの読み出しおよび次のパケットＰ２のデータの書き込みを開始し、以後これを繰り返す。
【００５３】
すなわち、図５のタイミングチャートに示すように、最初のパケットＰ１の９６サンプルのデータをメモリバンク１に書き込む時間分だけデータの読み出し時間がずらされ、データの読み出し開始まで時間的余裕ができる。この余裕時間が初期のバッファリング時間と称する時間で、このバッファリング時間によりアンダーフロー発生時間が支配される。この例において、バッファリング時間は２ｍＳである。
【００５４】
なお、制御回路２９０は、メモリバンク１，２を同じく２ｍＳごとに交互に切り替えて、各パケットに含まれている９６サンプルのデータを書き込むが、そのデータ書き込み（蓄積）にあたっては、例えば最初の１ｍＳでデータの書き込みを済ませ、残りの１ｍＳを待ってメモリバンク１，２を切り替えてもよいし、あるいは２ｍＳをフルに使用して９６サンプルのデータを書き込むようにしてもよい。いずれにしても、データ書込（蓄積）時のメモリバンクの切り替え時間間隔は２ｍＳで固定である。
【００５５】
これに対して、Ｄ／Ａ変換器２６０に対するメモリバンク１，２からのデータの読み出しは１．９９９ｍＳ（＝９６×（１／４８．０００１９５ＫＨｚ））で行われるため、受信機２００は所定の周期でアンダーフロー状態となる。アンダーフロー状態となるのは、最初のデータの読み出し開始時点から計時して、上記バッファリング時間（２ｍＳ）がゼロになる時点である。
【００５６】
この例で具体的に説明すると、送信機１００側と受信機２００側で、マスタークロックの１周期分の誤差は、
（１／Ｍｆｔ）−（１／Ｍｆｒ）
で表され、１パケット（９６サンプル）分の誤差は、
｛（１／Ｍｆｔ）−（１／Ｍｆｒ）｝×９６＝８．１３７９９Ｅ−０９［秒］
となる。したがって、上記バッファリング時間（２ｍＳ）がゼロとなるに至るまでのパケット数は、
｛（１／４８ＫＨｚ）×９６｝／８．１３７９９Ｅ−０９＝２４５７６１
となる。このことは、受信したパケットの２４５７６１個目にアンダーフロー状態になることを意味している。したがって、この例において、最初のアンダーフローが起こるまでの時間は、最初のデータの読み出し開始時点から計時して、
｛（１／４８ＫＨｚ）×９６｝×２４５７６１＝８．１９２０３３３３４［分］
の約８分１２秒後ということになる。
【００５７】
メモリバンク１，２へのデータ書込時の切り替え時間間隔は２ｍＳで、これに対してＤ／Ａ変換器２６０に対するデータの読み出し時間は１．９９９ｍＳであるため、図５に示すように、メモリバンク１，２へのデータ書込タイミングに対してＤ／Ａ変換器２６０へのデータ読み出し（出力）タイミングが次第に左側にずれてくる。
【００５８】
当初は、奇数番目（もしくは偶数番目）のパケットのデータ書込時に偶数番目（もしくは奇数番目）のパケットのデータの読み出しが行われるが、ずれが次第に大きくなると、図５に示すパケットＰｎ−２のように、データの書込を行いながら、それを追いかけるようにデータの読み出しが行われる。
【００５９】
これについて説明すると、制御回路２９０は、その前のパケットＰｎ−３のデータ読み出しを終了しメモリバンクセレクタ２５０を切り替えてパケットＰｎ−２のデータ読み出しを開始する時点で、その後の１．９９９ｍＳのデータ読み出し時間内に９６サンプルの全データが蓄積されると判断した場合にはアンダーフローにならないと判断して、データの読み出し開始時点で全データがメモリバンクに蓄積されていなくても、同一パケットのデータについて、データの書込を行いながら、それを追いかけるようにデータの読み出しを行う。
【００６０】
すなわち、２ｍＳ時間内での９６サンプルの全データの蓄積終了時点と、１．９９９ｍＳ時間のデータの読み出し終了時点とが少なくとも一致するまでは、換言すれば、データの蓄積開始時点とデータの読み出し開始時点との間の時間差が０．０００１秒以上ある場合には、アンダーフローにならないと判断して、上記した同一パケットのデータについてデータの書込とデータ読み出しとを並行して行う。
【００６１】
これに対して、図５示すパケットＰｎ−１のように、パケットＰｎ−２のデータ読み出しを終了しメモリバンクセレクタ２５０を切り替えてパケットＰｎ−１のデータ読み出しを開始する時点と、パケットＰｎ−１のデータ蓄積開始時点とが一致（その時間差が０．０００１秒未満の場合を含む）した場合には、たとえそのデータ読み出し時間の１．９９９ｍＳ内に全データの蓄積が完了するとしても、次のパケットＰｎのデータ読み出し時点のとの間で時間的なブランクが生ずるため、制御回路２９０はアンダーフロー状態が発生するとして、パケットＰｎ−１の最後のデータをレジスタ２５１に２ｍＳ間保持させて、Ｄ／Ａ変換器２６０に出力させ、その後にパケットＰｎのデータを読み出す。
【００６２】
このように、本発明において、アンダーフロー状態とはメモリバンク１，２内に、送信機１００から送信される各パケットに含まれているすべての音声データが未蓄積の場合でなく、蓄積済みであるとしても、次に選択されるメモリバンクとの間でデータ読み出しのための時間的なブランクが生ずる場合も含まれる。
【００６３】
なお、送信機１００側のＡ／Ｄ変換クロック周波数ｆｔおよび受信機２００側のＤ／Ａ変換クロック周波数ｆｒはもとより、パケット時間，サンプリング数および量子化ビット数などは任意に決められてよい。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、送信機側でデータ圧縮し受信機側でデータ伸張する必要がないため、遅延時間を大幅に短縮することができる。例えば、従来の遅延時間が１０ｍＳ程度であったものを本発明によれば５ｍＳ以下にまで短縮することができるため高音質が得られ、特に音声のリアルタイム伝送に好適である。
【００６５】
また、完全な非同期で単向通信が可能であるため、受信機に対して送信機をいつでも自由にアクセスすることができる。また、送信機にはデータ圧縮部が不要で、受信機にはデータ伸張部が不要であるため、その各々の回路構成の簡素化が図れ、特に送信機がワイヤレスマイクロホンの場合には、小型化および省電力化が達成される。
【図面の簡単な説明】
【図１】本発明に含まれる送信機の構成を模式的に示す回路ブロック図。
【図２】本発明に含まれる受信機の構成を模式的に示す回路ブロック図。
【図３】上記送信機の送信手順を示すフローチャート。
【図４】オーバーフロー処理とアンダーフロー処理の違いを説明するための音声信号の波形図。
【図５】本発明の動作説明用タイミングチャート。
【図６】本発明の動作説明用フローチャート。
【図７】従来のデジタル送受信システムに用いられている送信機と受信機の各構成を示す模式的な回路ブロック図。
【符号の説明】
１００  送信機
１１０  マイクロホン
１２０  Ａ／Ｄ変換器
１３０  符号化器
１４０  バッファメモリ
１５０  送信処理部
１６０  クロック発生器
１７０  制御回路
２００  受信機
２１０  復調部
２２０  バッファメモリ
２３０  復号化器
２４０  主メモリ
２５０  メモリバンクセレクタ
２５１  レジスタ
２６０  Ｄ／Ａ変換器
２７０  スピーカ
２８０  クロック発生器
２９０  制御回路
【図１】
2004349929.tif 000003
【図２】
2004349929.tif 000004
【図３】
2004349929.tif 000005
【図４】
2004349929.tif 000006
【図５】
2004349929.tif 000007
【図６】
2004349929.tif 000008
【図７】
2004349929.tif 000009