(57)【要約】【課題】オフセット電圧・電流の経時変化が小さく、低コストのホール素子を提供する。【解決手段】半導体基板２１の主面に、ホール素子１００の主要部である拡散領域２２が形成され、半導体基板２１の主面における拡散領域の中心２２ｃに対して対称的に、拡散領域２２の周りで主面に対して垂直方向に、拡散領域２２より深い溝３０が形成されてなるホール素子１００とする。【選択図】        図１
2004235328.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主面に、ホール素子の主要部である拡散領域が形成され、
前記半導体基板の主面における拡散領域の中心に対して対称的に、拡散領域の周りで主面に対して垂直方向に、拡散領域より深い溝が形成されてなることを特徴とするホール素子。
【請求項２】
前記溝が、前記主面の拡散領域の周囲を完全に取り囲む溝であることを特徴とする請求項１に記載のホール素子。
【請求項３】
前記溝が偶数個の溝であり、互いに隣接する溝間の支持部の最小幅が、当該隣接する各溝の最大長さより小さいことを特徴とする請求項１に記載のホール素子。
【請求項４】
前記溝と支持部がそれぞれ４個であり、当該溝と支持部が、前記主面における拡散領域の中心に対して９０度の回転対称となるように形成されることを特徴とする請求項３に記載のホール素子。
【請求項５】
前記拡散領域がｎ型導電型の拡散領域であるとともに、前記半導体基板が｛１１１｝面方位の半導体基板であり、前記支持部が、前記中心から＜１１１＞方位と＜１１０＞方位に形成されることを特徴とする請求項４に記載のホール素子。
【請求項６】
前記拡散領域がｐ型導電型の拡散領域であるとともに、前記半導体基板が｛１００｝面方位の半導体基板であり、前記支持部が、前記中心から＜１００＞方位と＜１１０＞方位に形成されることを特徴とする請求項４に記載のホール素子。
【請求項７】
前記溝が、前記半導体基板を貫通する溝であることを特徴とする請求項３乃至６のいずれか一項に記載のホール素子。
【請求項８】
前記拡散領域が、イオン注入により形成されることを特徴とする請求項１乃至７のいずれか一項に記載のホール素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ホール素子に関するもので、特にオフセット電圧・電流の経時変化の小さなホール素子に関する。
【０００２】
【従来の技術】
従来のホール素子として、例えば、特開平９−９７８９５号公報（特許文献１）に記載のホール素子が知られている。
【０００３】
図７（ａ）は、特許文献１に開示されたホール素子１の斜視図であり、図７（ｂ）は、図７（ａ）のＸ−Ｘ線から矢印方向を見た断面図である。
【０００４】
図７（ａ），（ｂ）のホール素子１では、Ｐ型シリコン半導体基板１１上にＮ型半導体活性層１２が形成され、図７（ｂ）に示すように、半導体活性層１２上には絶縁膜１４が形成されている。絶縁膜１４上には、図７（ａ）に示すように、対をなす電流電極端子１５と、電流電極端子１５間をつなぐ線に交差してセンサ電極端子１６が形成されている。
【０００５】
電流電極端子１５及びセンサ電極端子１６は半導体活性層１２にあって、ホール素子部１２Ａを形成するものである。図７（ａ），（ｂ）に示すように、ホール素子部１２Ａは、舌片状をなしている。即ち、図７（ａ）に示す四方に電極端子１５，１６が配置された上面が四角形状のホール素子部１２Ａは、電流電極端子１５の外側の一辺（図中の点線）で、半導体活性層１２に連結している。一方、ホール素子部１２Ａの底面と他の３辺は、図７（ｂ）に示す半導体基板１１に形成された凹状溝１７ａ及び半導体活性層１２に形成された貫通溝１７ｂからなる空隙部１７によって、周りから分離されている。
【０００６】
尚、図７（ａ）において、符号１５ａ、１６ａは電流電極端子１５及びセンサ電極端子１６に対応して設けたボンディングパット１５ａ、１６ａであり、符号１５ｂ、１６ｂは、それらを接続する電極配線である。また、図７（ｂ）において、符号１８は酸化膜であり、符号１５ｃは電流電極端子１５が接続する拡散層であり、符号１３はホール素子部１２Ａと半導体活性層１２との間をＰＮ接合分離とするためのＰ型の素子分離層である。
【０００７】
図７（ａ），（ｂ）に示すホール素子１では、電流電極端子１５間に一定電流を流しておく。ホール素子部１２Ａに磁界が印加されると、ホール効果により磁界の強さに比例した電圧がセンサ電極端子１６間に出力されて、磁界の強さが測定される。
【０００８】
【特許文献１】特開平９−９７８９５号公報
【０００９】
【発明が解決しようとする課題】
図７（ａ），（ｂ）のホール素子１においては、ホール素子部１２Ａが舌片状となっており、ホール素子部１２Ａの外部に機械的応力が加わった際、ホール素子部１２Ａへの伝達が軽減される。このため、ホール素子部１２Ａでのピエゾ抵抗効果によるオフセット電圧のばらつきが低減される。
【００１０】
しかしながら、例えば図７（ａ），（ｂ）のホール素子１を回路基板に貼り付けて用いる場合、ホール素子１と回路基板の熱膨張係数の差による応力のかかり方が、電流電極端子１５の方向とセンサ電極端子１６の方向で異なる。その結果、図７（ｂ）の太線矢印で示した角部に過大な応力が印加されるため、膨張収縮の繰り返しによってオフセット電圧・電流の経時変化が起き易い。また、ホール素子部１２Ａは、図７（ａ）に点線で示した連結部で片持ち状態となっているため、図７（ｂ）の太線矢印で示した角部は振動によって亀裂が発生し易く、これによってもオフセット電圧・電流が経時変化する。さらに、図７（ａ），（ｂ）に示すホール素子１は構造が複雑なため、製造コストが増大するといった問題点もある。
【００１１】
そこで本発明は、オフセット電圧・電流の経時変化が小さく、低コストのホール素子を提供することを目的としている。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板の主面に、ホール素子の主要部である拡散領域が形成され、前記半導体基板の主面における拡散領域の中心に対して対称的に、拡散領域の周りで主面に対して垂直方向に、拡散領域より深い溝が形成されてなることを特徴としている。
【００１３】
本発明のホール素子においては、ホール素子の主要部である拡散領域の周りに、拡散領域より深い溝が形成されている。これにより、主面における溝の外側の半導体基板に応力が印加されても、溝が存在することにより、溝の内側の主面近くにある拡散領域へは応力が伝達されにくい。溝は拡散領域より深く形成されているため、溝の外側における半導体基板の裏面に応力が印加されても、主面近くにある拡散領域へは応力が伝達されにくい。また、応力が集中しやすい溝の先端部は拡散領域から遠い位置にあり、拡散領域にかかる応力は小さい。
【００１４】
さらに、溝は拡散領域の周りで主面に対して垂直方向に形成されており、溝の内側にある半導体基板は片持ち状態にならないため、振動による亀裂発生も抑制される。また、溝は主面の拡散領域の中心に対して対称的に形成されているため、応力が伝達されても、拡散領域の中心に対して対称的に分散される。
【００１５】
これらによって、本発明のホール素子においては、半導体基板に加わる外部応力の影響が低減され、ピエゾ抵抗効果によるオフセット電圧・電流の経時変化が抑制される。また、本発明のホール素子は、溝のない従来のホール素子に対して、半導体基板の主面に溝を追加形成するだけで製造することができ、低コストのホール素子とすることができる。
【００１６】
請求項２に記載の発明は、前記溝が、前記主面の拡散領域の周囲を完全に取り囲む溝であることを特徴としている。
【００１７】
これによれば、半導体基板の表面近くに形成される拡散領域の周囲は溝によって完全に取り囲まれるため、表面近くにおいて、溝の外側から拡散領域に伝達される応力が著しく低減される。これにより、拡散領域に形成されるホール素子において、ピエゾ抵抗効果によるオフセット電圧・電流の経時変化が抑制される。
【００１８】
請求項３に記載の発明は、前記溝が偶数個の溝であり、互いに隣接する溝間の支持部の最小幅が、当該隣接する各溝の最大長さより小さいことを特徴としている。
【００１９】
溝を偶数個とすることで、拡散領域の中心に対して対称的に溝を形成することができ、拡散領域に伝達される応力も対称的に分散できる。また、互いに隣接する溝間の支持部の最小幅を各溝の最大長さより小さくすることで、拡散領域に伝達される応力を低減することができる。これにより、拡散領域に形成されるホール素子において、ピエゾ抵抗効果によるオフセット電圧・電流の経時変化が抑制される。
【００２０】
また、溝を偶数個とし、互いに隣接する溝間に支持部を残したことで、当該支持部を溝の内側と外側を結ぶ配線経路とすることができる。この配線形成により、拡散領域上においてボンディングする必要がなくなり、拡散領域に対するボンディング時の応力の影響を低減することができる。
【００２１】
請求項４に記載の発明は、前記溝と支持部がそれぞれ４個であり、当該溝と支持部が、前記主面における拡散領域の中心に対して９０度の回転対称となるように形成されることを特徴としている。
【００２２】
これにより、拡散領域に伝達される応力を直交する４つの方位に分散させることができ、ホール素子のオフセット電圧・電流の経時変化が抑制される。
【００２３】
請求項５に記載の発明は、前記拡散領域がｎ型導電型の拡散領域であるとともに、前記半導体基板が｛１１１｝面方位の半導体基板であり、前記支持部が、前記中心から＜１１１＞方位と＜１１０＞方位に形成されることを特徴としている。
【００２４】
また、請求項６に記載の発明は、前記拡散領域がｐ型導電型の拡散領域であるとともに、前記半導体基板が｛１００｝面方位の半導体基板であり、前記支持部が、前記中心から＜１００＞方位と＜１１０＞方位に形成されることを特徴としている。
【００２５】
請求項５と請求項６の発明における上記の各方位はピエゾ抵抗係数が最も小さい方位であり、支持部を上記の各方位に形成することで、ピエゾ抵抗効果を発生し難くすることができる。従って、ホール素子のオフセット電圧・電流の経時変化を抑制することができる。
【００２６】
請求項７に記載の発明は、前記溝が、前記半導体基板を貫通する溝であることを特徴としている。
【００２７】
これにより、応力が集中する溝の先端部がなくなるため、半導体基板の断面方向において応力を均一に分散することができ、ホール素子のオフセット電圧・電流の経時変化を抑制することができる。
【００２８】
請求項８に記載の発明は、前記拡散領域が、イオン注入により形成されることを特徴としている。
【００２９】
これにより、ホール素子の主要部である拡散領域を、位置、大きさおよび深さに関して精度よく形成することができる。従って、上記の溝形成による拡散領域に伝達される応力の低減効果を設定通りに発揮させることができ、ホール素子のオフセット電圧・電流の経時変化を抑制することができる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を、図に基づいて説明する。
【００３１】
（第１の実施形態）
図１（ａ），（ｂ）に、本実施形態におけるホール素子１００の模式図を示す。図１（ａ）は、ホール素子１００の上視図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａの断面図である。
【００３２】
図１（ａ），（ｂ）に示すホール素子１００は、ｐ型のシリコン（Ｓｉ）半導体基板２１の主面に、ホール素子１００の主要部であるｎ型の拡散領域２２が形成されている。拡散領域２２は、図１（ａ）の上視図に示すように、主面において四角形に形成されている。尚、四角形の拡散領域２２の四角には対角状に対をなす電流電極と電圧電極が配置されるが、図１（ａ），（ｂ）では簡単化のために図示を省略している。
【００３３】
図１（ａ）の上視図に示すように、拡散領域２２の周囲には、拡散領域２２を完全に取り囲んで、溝３０が形成されている。従って、半導体基板２１の主面は、溝３０によって、内側の半導体基板２１ａと外側の半導体基板２１ｂとに分離されている。また、溝３０は、拡散領域２２の中心２２ｃに対して対称的に形成されている。さらに、図１（ｂ）の断面図に示すように、溝３０は、半導体基板２１の主面に対して垂直方向に形成されており、溝３０の深さが拡散領域２２の深さより深くなるように形成されている。尚、溝３０の内側の半導体基板２１ａにはホール素子１００の主要部の拡散領域２２が形成されているが、溝３０の外側の半導体基板２１ｂには、ホール素子１００の信号処理回路（図示省略）が形成される。
【００３４】
図１（ａ），（ｂ）に示すホール素子１００においては、主面における外側の半導体基板２１ｂの主面に応力が印加されても、溝３０が存在することにより、内側の半導体基板２１ａの主面近くにある拡散領域２２へは応力が伝達されにくい。また、溝３０は拡散領域２２より深く形成されているため、外側の半導体基板２１ｂの裏面に応力が印加されても、主面近くにある拡散領域２２へは応力が伝達されにくい。例えば、ホール素子１００を回路基板に貼り付けて用いる場合、回路基板との熱膨張差によって溝３０の先端部３０ｔに応力が集中するが、溝３０が深いため先端部３０ｔは拡散領域２２から遠い位置にあり、拡散領域２２にかかる応力は小さい。
【００３５】
また、溝３０は拡散領域２２の周りで主面に対して垂直方向に形成されており、溝３０の内側にある半導体基板２１ａは、図７（ａ），（ｂ）の従来のホール素子１のように、片持ち状態にはなっていない。従って、振動による溝３０の先端部３０ｔへの亀裂発生も抑制される。さらに、溝３０は主面の拡散領域２２の中心２２ｃに対して対称的に形成されているため、応力が伝達されても、拡散領域２２の中心２２ｃに対して対称的に分散される。
【００３６】
これらによって、図１（ａ），（ｂ）のホール素子１００においては、拡散領域２２に加わる外部応力の影響が低減され、従ってピエゾ抵抗効果によるオフセット電圧・電流の経時変化が抑制される。
【００３７】
次に、図１（ａ），（ｂ）のホール素子１００の製造方法を説明する。
【００３８】
図２（ａ）〜（ｆ）は、ホール素子１００の製造方法を示す工程別断面図で、各工程における図１（ａ）のＡ−Ａ断面の状態を示す。
【００３９】
最初に、図２（ａ）に示すように、ｐ型の半導体基板２１を酸化して、表面保護用の酸化膜５１を形成する。次に、ホトリソグラフィを用いて所定の開口部を有するマスク（図示省略）を形成し、リン（Ｐ）、砒素（Ａｓ）等のｎ型不純物を選択的にイオン注入する。その後、熱処理により不純物を活性化して、ｎ型の拡散領域２２を形成する。
【００４０】
尚、拡散領域２２の形成にイオン注入を用いることで、ホール素子の主要部である拡散領域２２を、位置、大きさおよび深さに関して精度よく形成することができる。
【００４１】
次に、図２（ｂ）に示すように、層間絶縁膜となる酸化膜５２をＣＶＤ（化学気相成長法）により形成する。
【００４２】
次に、図２（ｃ）に示すように、拡散領域２２との電気的なコンタクトをとるためのコンタクトホール５３を、ホトリソグラフィとエッチングにより形成する。
【００４３】
次に、図２（ｄ）に示すように、電極及び配線となるアルミニウム（Ａｌ）層５４を、スパッタリングにより半導体基板２１の全面に堆積する。その後、ホトリソグラフィとエッチングにより、所定形状５４ａ，５４ｂにパターニングする。
【００４４】
次に、図２（ｅ）に示すように、溝３０を形成する。溝３０の形成には、ドライエッチングを用いる。最初に、ホトリソグラフィにより所定の開口部を有するマスク（図示省略）を形成し、その後、ドライエッチングにより半導体基板２１の主面に対して垂直方向にエッチングする。これにより、半導体基板２１の主面が、溝３０によって、内側の半導体基板２１ａと外側の半導体基板２１ｂとに分離される。尚、溝３０の形成は、次に示す絶縁保護膜５５の形成後に行なってもよい。
【００４５】
次に、図２（ｆ）に示すように、半導体基板２１の全面に絶縁保護膜５５を形成する。絶縁保護膜５５の形成には、低温でステップカバレッジの良いプラズマ成長法等を用いる。その後、ホトリソグラフィとドライエッチングにより、ボンディングのための開口部５６を絶縁保護膜５５に形成して、パッド部のＡｌ層５４を露出させる。
【００４６】
以上で、図１（ａ），（ｂ）に示すホール素子１００が完成する。尚、図１（ａ），（ｂ）に示すホール素子１００においては、溝３０が拡散領域２２を完全に取り囲んで形成されるため、溝３０の内側の電極５４ａと５４ｂは、ワイヤボンディングにより電気的に接続される。
【００４７】
図２（ａ）〜（ｆ）に示す製造工程は、溝のない従来のホール素子の製造工程に、図２（ｅ）の溝３０の形成工程を追加しただけであり、溝３０の加工も、図７（ａ），（ｂ）に示したホール素子１の場合に較べて簡単である。このように、図１（ａ），（ｂ）のホール素子１００は、半導体基板２１の主面に簡単な加工で形成できる溝３０を追加するだけで製造できるため、低コストのホール素子とすることができる。
【００４８】
（第２の実施形態）
第１実施形態のホール素子は、拡散領域の周囲を完全に取り囲んだ溝が形成されてなるホール素子であった。本実施形態は、拡散領域の周りに偶数個の溝が形成され、互いに隣接する溝間に細い支持部を有するホール素子に関する。以下、本実施形態について図に基づいて説明する。
【００４９】
図３（ａ）〜（ｃ）に、本実施形態におけるホール素子１０１，１０２の模式図を示す。図３（ａ）は、ホール素子１０１，１０２の上視図である。図３（ａ，（ｂ）に示すホール素子１０１と、図３（ａ），（ｃ）に示すホール素子１０２とは、半導体基板２１に形成された溝３１，３２の深さが異なるのみであり、同じ上視図の図３（ａ）に共通に示した。図３（ｂ），（ｃ）は、それぞれホール素子１０１，１０２についての図３（ａ）におけるＢ−Ｂの断面図である。尚、図３（ａ）〜（ｃ）に示すホール素子１０１，１０２おいて、図１（ａ），（ｂ）に示すホール素子１００と同様の部分については同一の符号を付け、その説明は省略する。
【００５０】
図３（ａ）に示すように、ホール素子１０１，１０２に形成される溝３１，３２は、図１（ａ）のホール素子１００における拡散領域２２の周囲を完全に取り囲む溝３０と異なり、４個に分割されて拡散領域２２を取り囲む溝である。互いに隣接する溝の間には、支持部４０が形成されている。図３（ａ）のホール素子１０１，１０２において、溝３１，３２が拡散領域２２の中心２２ｃに対して対称的に形成される点は、図１（ａ）のホール素子１００と同様である。従って、支持部４０も、拡散領域２２の中心２２ｃに対して対称的に形成される。ホール素子１０１，１０２においては、溝３１，３２と支持部４０はそれぞれ４個あり、図３（ａ）に示すように、主面における拡散領域の中心２２ｃに対して９０度の回転対称となるように形成されている。
【００５１】
図３（ｂ）の断面図に示すように、ホール素子１０１の溝３１は、半導体基板２１の主面から拡散領域２２の深さより深い位置の途中深さまで形成されている。一方、図３（ｃ）の断面図に示すように、ホール素子１０２の溝３２は、半導体基板２１を貫通するように形成されている。尚、ホール素子１０１，１０２において、溝３１，３２が半導体基板２１の主面に対して垂直方向に形成されている点は、図１（ａ）のホール素子１００と同様である。
【００５２】
図３（ａ）に示すホール素子１０１，１０２においても、外側の半導体基板２１ｂに応力が印加された場合、溝３１，３２が存在することにより、内側の半導体基板２１ａにある拡散領域２２への応力伝達が抑制される。但し、ホール素子１０１，１０２においては、拡散領域２２の周りの主面に支持部４０が存在するため、支持部４０は拡散領域２２への応力伝達経路となる。このため、支持部４０の最小幅Ｗ１を隣接する各溝の最大長さＷ２より小さく設定し、支持部４０の幅は、強度の許す範囲で狭いほうが好ましい。尚、図３（ｃ）に示すホール素子１０２は、図３（ｂ）に示すホール素子１０１に較べて、応力が集中する溝の先端部３１ｔがなくなるため、半導体基板２１の断面方向において応力を均一に分散することができる。
【００５３】
図３（ｂ），（ｃ）に示すように、ホール素子１０１，１０２においても、溝３１，３２は半導体基板２１の主面に対して垂直方向に形成されており、溝３１，３２の内側にある半導体基板２１ａは片持ち状態にはなっていない。また、溝３１，３２は主面の拡散領域２２の中心２２ｃに対して、対称的に形成されているため、図１（ａ）のホール素子１００と同様に、応力が伝達されても拡散領域２２の中心２２ｃに対して対称的に分散される。特に、図３（ａ）のホール素子１０１，１０２は、溝３１，３２と支持部４０が、主面における拡散領域の中心２２ｃに対して９０度の回転対称となるように形成されてため、拡散領域２２に伝達される応力も直交する４つの方位に分散される。
【００５４】
これらによって、図３（ａ）〜（ｃ）のホール素子１０１，１０２においても、拡散領域２２に加わる外部応力の影響が低減され、ピエゾ抵抗効果によるオフセット電圧・電流の経時変化が抑制される。
【００５５】
一方、図３（ａ）〜（ｃ）のホール素子１０１，１０２では、支持部４０を主面に残したことで、拡散領域２２の四角に配置される電流電極および電圧電極と溝の外側に形成される信号処理回路との接続配線を、支持部４０を通して形成することができる。従って、図３（ａ）〜（ｃ）のホール素子１０１，１０２の場合には、ワイヤボンディングを用いずに、電流電極および電圧電極と信号処理回路とを接続することができる。
【００５６】
図４（ａ）〜（ｃ）に、図３（ａ），（ｂ）のホール素子１０１の各製造工程における図３（ａ）のＢ−Ｂ断面の状態を示す。製造工程は、基本的に第１実施形態で説明した図２の製造工程と同様で、図４では、コンタクトホール５３の形成工程までの図２（ａ）〜（ｃ）に対応する工程は省略した。
【００５７】
ホール素子１０１では、支持部４０を通して，電流電極および電圧電極と信号処理回路との配線を形成する。従って、図４（ａ）に示すように、Ａｌ層５４を半導体基板２１の全面に堆積した後、支持部４０に対応する位置上に、パターニングされた配線５４ｃが形成される。次に、図４（ｂ）に示すように、配線５４ｃを避け、支持部４０を残して溝３１を形成する。次に、図４（ｃ）に示すように、全面に絶縁保護膜５５を形成した後、溝３１の外側のみにボンディングのための開口部５６を形成して、パッド部のＡｌ層５４を露出させる。
【００５８】
以上で、図３（ａ），（ｂ）に示すホール素子１０１が完成する。図３（ａ），（ｃ）に示すホール素子１０２も、全く同様にして製造することができる。
【００５９】
図３（ａ），（ｂ）のホール素子１０１，１０２においては、図４（ａ）〜（ｃ）に示すように、拡散領域２２上においてボンディングする必要がないため、拡散領域２２に対するボンディング時の応力の影響を低減することができる。
【００６０】
（第３の実施形態）
第２実施形態は、拡散領域の周りに偶数個の溝が形成され、互いに隣接する溝間に細い支持部を有するホール素子であった。本実施形態は、特に応力によるピエゾ抵抗効果の発生し難い方位に支持部が配置されたホール素子に関する。以下、本実施形態について図に基づいて説明する。
【００６１】
図５は、本実施形態におけるホール素子１０３の上視図である。
【００６２】
図５のホール素子１０３は、拡散領域２２がｎ型導電型であり、面方位が｛１１１｝の半導体基板２１ｄに形成される。また、図５のホール素子１０３においては、支持部４０が、＜１１１＞方位と＜１１０＞方位になるように、４個のＬ字型の溝３３が形成されている。上記の方位はピエゾ抵抗係数が最も小さい方位であり、支持部４０を上記の方位に形成することで、拡散領域２２に伝達される応力によるピエゾ抵抗効果を発生し難くすることができる。従って、ホール素子１０３のオフセット電圧・電流の経時変化を抑制することができる。尚、図５のホール素子１０３は、製造工程は図４と同様である。
【００６３】
（第４の実施形態）
第３実施形態は、拡散領域がｎ型導電型で、応力によるピエゾ抵抗効果の発生し難い方位に支持部が配置されたホール素子であった。本実施形態は、拡散領域がｐ型導電型で、応力によるピエゾ抵抗効果の発生し難い方位に支持部が配置されたホール素子に関する。以下、本実施形態について図に基づいて説明する。
【００６４】
図６は、本実施形態におけるホール素子１０３ｒの上視図である。
【００６５】
図６のホール素子１０３ｒは、拡散領域２２ｒがｐ型導電型であり、面方位が｛１００｝の半導体基板２１ｄｒに形成される。また、図６のホール素子１０３ｒにおいては、支持部４０が、＜１００＞方位と＜１１０＞方位になるように、４個のＬ字型の溝３３ｒが形成されている。上記の方位はピエゾ抵抗係数が最も小さい方位であり、支持部４０を上記の方位に形成することで、拡散領域２２ｒに伝達される応力によるピエゾ抵抗効果を発生し難くすることができる。従って、ホール素子１０３ｒのオフセット電圧・電流の経時変化を抑制することができる。尚、図６のホール素子１０３ｒの製造工程は、半導体基板２１ｄｒと拡散領域２２ｒの導電型が逆転する点を除けば、基本的に図４と同様である。
【００６６】
（他の実施形態）
上記の第１実施形態と第２実施形態においては、ｐ型の半導体基板２１を使用した例を示した。これに限らず、ｎ型の半導体基板にｐ型の拡散層を形成し、当該ｐ型の拡散層にｎ型の拡散領域２２を形成してもよい。また、本発明の溝が形成されてなるホール素子は、ｐ型の拡散領域を用いたホール素子であってもよい。この場合には、上記の各実施形態において、不純物の導電型が全て逆転する。
【００６７】
上記の各実施形態においては、拡散領域２２，２２ｒの形成はイオン注入を用いて行なったが、酸化膜をマスクにして熱拡散により形成してもよい。
【００６８】
第２〜４実施形態のホール素子においては、４個の溝と支持部が形成されたホール素子を示した。これに限らず、溝と支持部の数は任意の偶数個でよく、これらを拡散領域の中心２２ｃに対して対称的に配置することで、応力を拡散領域の中心２２ｃに対して対称的に分散させることができる。
【００６９】
本発明の溝が形成されてなるホール素子は、ベアチップの状態で、そのまま回路基板に貼り付けて用いることができる。一方、本発明の溝が形成されてなるホール素子をモールド樹脂に埋め込んで用いる場合には、モールド樹脂の溝への流れ込みを防止するためのキャップを溝の周りに設けることで、上記と同様に外部応力の影響を低減することができる。従って、これにより、オフセット電圧・電流の経時変化が小さなホール素子とすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるホール素子の模式図で、（ａ）は上視図であり、（ｂ）は（ａ）におけるＡ−Ａの断面図である。
【図２】（ａ）〜（ｆ）は、第１実施形態のホール素子の製造方法を示す工程別断面図である。
【図３】（ａ）〜（ｃ）は、第２実施形態のホール素子の模式図で、（ａ）は上視図であり、（ｂ），（ｃ）は（ａ）におけるＢ−Ｂの断面図である。
【図４】（ａ）〜（ｃ）は、第２実施形態のホール素子の工程別断面図である。
【図５】本発明の第３実施形態におけるホール素子の上視図である。
【図６】本発明の第４実施形態におけるホール素子の上視図である。
【図７】従来のホール素子の模式図で、（ａ）は斜視図であり、（ｂ）は（ａ）におけるＸ−Ｘの断面図である。
【符号の説明】
１，１００〜１０３，１０３ｒ  ホール素子
１１，２１，２１ｄ，２１ｄｒ  半導体基板
２１ａ  内側の半導体基板
２１ｂ  外側の半導体基板
２２，２２ｒ  拡散領域
２２ｃ  拡散領域の中心
３０〜３３，３３ｒ  溝
３０ｔ，３１ｔ  溝の先端部
４０  支持部
５４，５４ａ〜５４ｃ  電極及び配線となるＡｌ層
５５  絶縁保護
５６  開口部
【図１】
2004235328.tif 000003
【図２】
2004235328.tif 000004
【図３】
2004235328.tif 000005
【図４】
2004235328.tif 000006
【図５】
2004235328.tif 000007
【図６】
2004235328.tif 000008
【図７】
2004235328.tif 000009