(57)【要約】【課題】アンプにおいて、漏洩した出力信号の入力信号へのフィードバックを防ぎ、利得の劣化を低減する高周波半導体装置を提供することである。【解決手段】出力端子１０４ａ、１０４ｂから漏洩する出力信号は、寄生コンデンサＣ１１ａ、Ｃ１１ｂと、基板抵抗Ｒ１１ａ、Ｒ１１ｂと、導電体１１１を介して導電体層１０５に流れる。漏洩信号は等振幅逆位相の差動信号であるために、導電体層１０５は、漏洩信号に対して仮想接地点として働き、漏洩信号は短絡される。したがって、出力端子１０４ａ、１０４ｂから漏洩する信号が、入力端子１０３ａ、１０３ｂにフィードバックすることを、大幅に低減することが可能となり、利得の劣化を低減する高周波半導体装置が提供される。【選択図】　図３
2004134506.tif 000002
【特許請求の範囲】
【請求項１】
差動アンプを有する半導体基板と、
前記半導体基板上に形成された絶縁層と、
前記絶縁層上に形成された導電体層および前記差動アンプの入出力端子対を備え、
前記導電体層は前記差動アンプの入力端子対から出力端子対へ繋がる線路と交差し、前記半導体基板と前記導電体層とが導電体によって接続されていることを特徴とする高周波半導体装置。
【請求項２】
差動アンプを有する半導体基板と、
前記半導体基板上に形成された第１の絶縁層と、
前記第１の絶縁層上に形成された導電体層と、
前記導電体層上に形成された第２の絶縁層と、
前記第２の絶縁層上に形成された入出力端子対を備え、
前記導電体層は前記差動アンプの出力端子対の垂直下方に形成されていることを特徴とする高周波半導体装置。
【請求項３】
前記導電体層は前記差動アンプの入力端子対の垂直下方に形成されていることを特徴とする、請求項２に記載の高周波半導体装置。
【請求項４】
前記導電体層は前記差動アンプの入力端子対の垂直下方と前記差動アンプの出力端子対の垂直下方に形成されていることを特徴とする、請求項２に記載の高周波半導体装置。
【請求項５】
前記導電体層の幅は前記差動アンプの入出力端子の幅および入出力端子に繋がる配線の幅以上に広いことを特徴とする、請求項２から請求項４のいずれかに記載の高周波半導体装置。
【請求項６】
前記導電体層は前記差動アンプの入力端子間の中点と前記差動アンプの出力端子間の中点とを結んだ直線に対して線対称となる様に配置することを特徴とする、請求項１または請求項５に記載の高周波半導体装置。
【請求項７】
前記差動アンプは、一対の差動トランジスタから成る差動アンプであることを特徴とする、請求項６に記載の高周波半導体装置。
【請求項８】
前記差動アンプは、二対の差動トランジスタから成るカスコードアンプであることを特徴とする、請求項６に記載の高周波半導体装置。
【請求項９】
送信回路に接続したパワーアンプと、
前記パワーアンプに接続したアンテナと、
前記アンテナに接続した低雑音増幅器と、
前記低雑音増幅器に接続した受信回路とを有する無線通信端末機器であって、
前記パワーアンプもしくは前記低雑音増幅器に、請求項１から８のいずれかに記載の高周波半導体装置を用いていることを特徴とする無線通信端末機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、導電性半導体チップ上に形成された高周波半導体装置に関するもので、特にシリコンチップ上に形成された高周波半導体装置に関するものである。
【０００２】
【従来の技術】
近年、携帯電話に代表される移動体端末の爆発的な増加にともない、１ＧＨｚ以上の高い周波数の半導体装置の需要が高くなっている。このような高周波半導体装置には、今までガリウム砒素チップが用いられていた。しかしながら、ガリウム砒素は高価であるために、高周波半導体装置の高周波半導体装置の高集積化、低コスト化が困難である。さらに、廉価ではあるものの、従来は高周波領域で十分に動作することができなかったシリコンチップ上のトランジスタが、微細化プロセスの進歩などにより前記の移動体端末に必要な仕様を満たすレベルに達してきている。そこで、現在はこのシリコンチップを用いた高周波半導体装置が検討されている。
【０００３】
シリコンチップ上に高周波半導体装置を実現するための問題点の１つに、シリコン基板における信号の漏洩がある。これは、従来のガリウム砒素基板が電流のほとんど流れない絶縁性基板であるのに対し、シリコン基板は比較的大きな電流の流れる導電性基板であるために生じる。特に基本回路であるエミッタ接地アンプにおいては、入力と出力が逆位相であるため、この出力信号のフィードバックにより入力信号は減衰され、利得は大きく低下する。
【０００４】
図８（ａ）は、従来の高周波半導体装置の回路図であり（例えば、非特許文献１参照。）、また（ｂ）は図８（ａ）のＡ−Ａ’線における断面図である。図８において、従来の高周波半導体装置は、エミッタ接地トランジスタ５０６と、ベース接地トランジスタ５０７と、ベース接地コンデンサ５０５と、エミッタ接地コイル５０８と、入力端子５０３と、出力端子５０４とを備えるカスコードアンプから成る。また、５０１はｐ型シリコン基板、５０２はＳｉＯ２等の絶縁膜よりなる絶縁層である。入力端子５０３と、出力端子５０４はＡｌまたはＣｕ等の金属膜で構成される。ｐ型シリコン基板５０１の表面を絶縁層５０２で被覆し、その絶縁層５０２の表面に入力端子５０３と、出力端子５０４を形成する。さらに、ｐ型シリコン基板５０１はグランド（図示せず）に接続される。尚、同図においてバイアス回路は省略している。
【０００５】
次に、カスコードアンプの動作について説明する。入力端子５０３から入力された信号は、エミッタ接地トランジスタ５０６とベース接地トランジスタ５０７を介して増幅され、出力端子５０４から出力される。この際、出力信号は入力信号に対して、逆位相の信号となる。
【０００６】
次に、高周波信号を入力した場合の従来の高周波半導体装置１の動作について説明する。図９（ａ）は、図８（ａ）で示した回路図の寄生成分などを含めた等価回路を示す図である。また、図９（ｂ）は、図８（ｂ）で示した断面構造に寄生成分などを含めた等価回路を示す図である。図８（ａ）、（ｂ）に示すように、等価回路表現を用いると、入力端子５０３と出力端子５０４の間は、寄生コンデンサＣ５１、Ｃ５２および基板抵抗Ｒ５１を介して高周波的に繋がる。従って、出力端子５０４から出力される高周波信号は、入力端子にフィードバックし、出力信号は入力信号に対して逆位相の信号となるために入力信号は減衰し、利得は低下する。
【０００７】
このシリコン基板における高周波信号の漏洩を低減する方法として、ｐ型シリコン基板を接地し、高周波経路を分離する方法が広く知られている。図１０（ａ）は従来の高周波半導体装置２の回路図であり、また（ｂ）は図１０（ａ）のＡ−Ａ’線における断面図である。同図において、前出の図９に対応する部分には同一の符号を付ける。
【０００８】
絶縁層５０２の表面において、入力端子５０３と出力端子５０４の間となる様に、ＡｌまたはＣｕ等の導電体層５１０を形成する。そして、絶縁層５０２には導電体層５１０とｐ型シリコン基板５０１を接続する導電体５０９が形成されている。また、導電体層５１０はボンディングワイヤによって、グランドと接続されている。また、ｐ型シリコン基板５０１はグランド（図示せず）に接続される。
【０００９】
図１１（ａ）は、図１０（ａ）で示した回路図の寄生成分などを含めた等価回路を示す図である。また、図１１（ｂ）は、図１０（ｂ）で示した断面構造の寄生成分などを含めた等価回路を示す図である。
【００１０】
図１１（ａ）、（ｂ）に示すように、出力端子５０４から寄生コンデンサＣ５１および基板抵抗Ｒ５２を介して漏洩した高周波信号は、ｐ型シリコン基板５０１と比較して導電体５０９および導電体層５１０は抵抗成分が非常に小さいため、導電体５０９、導電体層５１０を介してグランドに流れる。したがって、高周波信号のフィードバックは低減できる。
【００１１】
また、入力端子５０３から寄生コンデンサＣ５２および基板抵抗Ｒ５３を介して漏洩した高周波信号についても、導電体５０９、導電体層５１０を介してグランドに流れる。
【００１２】
【非特許文献１】
ＩＥＩＣＥ　ＴＲＡＮＳ．ＥＬＥＣＴＲＯＮ．、ＶＯＬ．Ｅ８２−Ｃ、ＮＯ．１１　ＮＯＶＥＭＢＥＲ　１９９９、ｐ．１９４３−１９５０
【００１３】
【発明が解決しようとする課題】
しかし、高周波になるほど上記従来の高周波半導体装置では、図１２に示すようにボンディングワイヤに発生する寄生インダクタンスＬ５１の影響が無視できなくなるために、導電体層５１０とグランドが高周波的に分離される。そのため、出力端子５０４から寄生コンデンサＣ５１および基板抵抗Ｒ５２を介して漏洩する信号はグランドには流れず、基板抵抗Ｒ５３および寄生コンデンサＣ５２を介して、入力端子５０３にフィードバックする。ここで、出力信号は入力信号に対して逆位相となるために、このフィードバック信号により入力信号は減衰され、アンプの利得は低下するという問題が生じていた。
【００１４】
本発明の目的は、このフィードバック信号による入力信号の減衰を防ぎ、利得の低下を低減する高周波半導体装置を提供することである。
【００１５】
【課題を解決するための手段】
第１の発明（請求項１に対応）は、差動アンプを有する半導体基板と、前記半導体基板上に形成された絶縁層と、前記絶縁層上に形成された導電体層および前記差動アンプの入出力端子対を備え、前記導電体層は前記差動アンプの入力端子対から出力端子対へ繋がる線路と交差し、前記半導体基板と前記導電体層とが導電体によって接続されていることを特徴とする。
【００１６】
第１の発明によれば、差動アンプの入力端子対と出力端子対の間の半導体基板上において、半導体基板よりも導電率の高い導電体によって導電体層と接続されているために、出力端子から半導体基板に漏洩した出力信号は入力端子までフィードバックせずに、導電体を介して導電体層へ流れ込む。ここで、出力端子対からの漏洩信号はそれぞれ等振幅逆位相の差動信号であるために、導電体層は漏洩信号に対して仮想接地点として働き、漏洩信号は短絡される。したがって、入力端子への出力信号のフィードバックを防ぐことが可能となり、利得の劣化を低減できる。
【００１７】
第２の発明（請求項２に対応）は、差動アンプを有する半導体基板と、前記半導体基板上に形成された第１の絶縁層と、前記第１の絶縁層上に形成された導電体層と、前記導電体層上に形成された第２の絶縁層と、前記第２の絶縁層上に形成された前記差動アンプの入出力端子対を備え、前記導電体層は前記差動アンプの出力端子対の垂直下方に形成されていることを特徴とする。
【００１８】
第２の発明によれば、差動アンプの出力端子対の垂直下方に導電体層が形成されているために、出力端子対から漏洩する出力信号は絶縁層を介して導電体層に流れ込み、半導体基板には漏洩しない。ここで、出力端子対からの出力信号はそれぞれ等振幅逆位相であるために、導電体層は漏洩信号に対して仮想接地点として働き、漏洩信号は短絡される。したがって、入力端子への出力信号のフィードバックを防ぐことが可能となり、利得の低下を低減できる。
【００１９】
第３の発明（請求項３に対応）は、第２の発明に従属する発明であって、導電体層は差動アンプの入力端子対の垂直下方に形成されていることを特徴とする。
【００２０】
第３の発明によれば、差動アンプの出力端子対から漏洩する出力信号は、絶縁層、半導体基板、絶縁層を介して、導電体層へ流れ込む。したがって、入力端子への出力信号のフィードバックを防ぐことが可能となり、利得の低下を低減できる。さらに、入力端子対から漏洩する入力信号は、絶縁層を介して導電体層へ流れ込む。したがって、入力における損失を低減することが可能である。
【００２１】
第４の発明（請求項４に対応）は、第２の発明に従属する発明であって、導電体層は差動アンプの入力端子対の垂直下方と差動アンプの出力端子対の垂直下方に形成されていることを特徴とする。
【００２２】
第４の発明によれば、差動アンプの出力端子対から漏洩する出力信号は、絶縁層を介して出力端子対の垂直下方の導電体層へ流れ込む。また、差動アンプの入力端子対から漏洩する入力信号は、絶縁層を介して入力端子対の垂直下方の導電体層へ流れ込む。したがって、１箇所だけに導電体層を形成させる場合と比較して、より確実にフィードバックを防ぐことが可能となり、利得の低下を軽減できる。
【００２３】
第５の発明（請求項５に対応）は、第２の発明ないし第４の発明のいずれかに従属する発明であって、前記導電体層の幅は前記差動アンプの入出力端子の幅および入出力端子に繋がる配線の幅以上に広いことを特徴とする。
【００２４】
第５の発明によれば、差動アンプの入力端子対および出力端子対から漏洩する信号を、より確実に導電体層へ流すことが可能となり、利得の低下や損失を低減できる。
【００２５】
第６の発明（請求項６に対応）は、第１の発明または第５の発明に従属する発明であって、前記導電体層は前記差動アンプの入力端子間の中点と前記差動アンプの出力端子間の中点とを結んだ直線に対して線対称となる様に配置することを特徴とする。
【００２６】
第６の発明によれば、差動アンプの入力端子対および出力端子対から漏洩する信号は、導電体層までの経路長が等しくなるために、より正確に等振幅逆位相の差動信号が導電体層に流れ込む。したがって、導電体層の中心点は漏洩信号に対して仮想接地点として働き、漏洩信号は短絡されるため、利得の低下や損失を低減できる。
【００２７】
第７の発明は（請求項８に対応）、第６の発明に従属する発明であって、差動アンプは二対の差動トランジスタから成るカスコードアンプであることを特徴とする。
【００２８】
第７の発明によれば、二対の差動トランジスタから成るカスコードアンプを用いることによって、一対の差動トランジスタを用いる場合に比べて、さらに大きな利得を得ることが可能となる。
【００２９】
【発明の実施の形態】
（実施の形態１）
図１は、本発明の実施の形態１における高周波半導体装置の構成を示す図である。図１（ａ）にシリコン基板上に形成する回路構成図を示し、図１（ａ）のＡ−Ａ’線における断面図を図１（ｂ）に示す。
【００３０】
図１（ａ）において、高周波半導体装置は、第１の差動対回路１１と、第２の差動対回路１２と、入力端子１０３ａ、１０３ｂと、出力端子１０４ａ、１０４ｂと、バイアス端子１１０と、電流源１０９と、チョークコイル１０８ａ、１０８ｂと、導電体層１０５とを備える。
【００３１】
入力端子１０３ａはトランジスタ１０６ａのベース側に接続され、入力端子１０３ｂはトランジスタ１０６ｂのベース側に接続されている。トランジスタ１０６ａとトランジスタ１０６ｂのエミッタ側は、電流源１０９を介して接地されている。トランジスタ１０６ａ、１０６ｂによって第１の差動対回路１１が構成され、トランジスタ１０６ａ、１０６ｂのエミッタ側には、電流源１０９から一定電流が供給される。
【００３２】
トランジスタ１０６ａのコレクタ側は、トランジスタ１０７ａのエミッタ側に接続され、１０６ｂのコレクタ側は、１０７ｂのエミッタ側に接続されている。トランジスタ１０７ａとトランジスタ１０７ｂのベース側は接続され、トランジスタ１０７ａ、１０７ｂによって第２の差動対回路１２を構成する。
【００３３】
トランジスタ１０７ａのコレクタ側は、出力端子１０４ａが接続され、１０７ｂのコレクタ側は、出力端子１０４ｂに接続される。また、トランジスタ１０７ａのコレクタ側は、チョークコイル１０８ａを介してバイアス端子１１０に接続され、またトランジスタ１０７ｂのコレクタ側は、チョークコイル１０８ｂを介してバイアス端子１１０に接続される。
【００３４】
図２は、図１（ａ）で示したシリコン基板上に形成する回路構成における導電体層１０５の配置関係を示した図である。導電体層１０５は、入力端子１０３ａ、１０３ｂから、出力端子１０４ａ、１０４ｂへ繋がる線路と交差すると共に、入力端子１０３ａ、１０３ｂ間の中点と、出力端子１０４ａ、１０４ｂ間の中点を結んだＸ―Ｘ’線に対して線対称となるように配置している。
【００３５】
図１（ａ）において、第１の差動対回路１１、第２の差動対回路１２および電流源１０９は、カスコード接続の差動アンプを実現する。チョークコイル１０８ａ、１０８ｂのインダクタは、差動アンプに入力される高周波信号に対して、十分インピーダンスが大きくなる（高周波的に開放する）ように設定されている。
【００３６】
図１（ｂ）において、ｐ型シリコン基板１０１の上層には、絶縁層１０２が形成されている。絶縁層１０２のさらに上層には、入力端子１０３ａ、１０３ｂと、出力端子１０４ａ、１０４ｂが形成されている。入力端子１０３ａ、１０３ｂと出力端子１０４ａ、１０４ｂの間に、導電体層１０５が形成されている。絶縁層１０２には、導電体層１０５とｐ型シリコン基板１０１を接続する導電体１１１が形成されている。絶縁層１０２は、ＳｉＯ２からなる。入力端子１０３ａ、１０３ｂと、出力端子１０４ａ、１０４ｂと、導電体層１０５と、導電体１１１は、ＡｌまたはＣｕ等の金属からなる。導電体１１１は、導電体層１０５とｐ型シリコン基板１０１を接続するための多数の小さな杭状の物質である。ｐ型シリコン基板１０１は、接地されている。
【００３７】
次に、図１（ａ）、図１（ｂ）を参照しながら、実施の形態１の高周波半導体装置の動作について説明する。
【００３８】
入力端子１０３ａ、１０３ｂには、バラン（図示せず）などを用いてそれぞれ等振幅逆位相（位相が１８０度回転していること）の差動信号が入力される。入力端子１０３ａから入力された信号は、トランジスタ１０６ａによって反転増幅され、トランジスタ１０６ａのコレクタ側から逆相で出力される。そして、この信号がトランジスタ１０７ａのエミッタ側に入力され、逆相のまま増幅されて、トランジスタ１０７ａのコレクタ側から出力される。この逆相の信号が、出力端子１０４ａから出力される。同様にして、入力端子１０３ｂから入力された信号は、トランジスタ１０６ｂ、１０７ｂを介して増幅され、逆相信号として出力端子１０４ｂから出力される。したがって、入力端子１０３ａ、１０３ｂから入力された差動信号は、反転増幅されて出力端子１０４ａ、１０４ｂから等振幅逆位相の差動信号として出力される。
【００３９】
ここで、出力端子１０４ａ、１０４ｂから出力される高周波信号は、線路を流れるだけではなく、絶縁層１０２を介してｐ型シリコン基板１０１に漏洩する。
【００４０】
図３（ａ）は、図１（ａ）で示したシリコン基板上に形成する回路構成の寄生成分などを含めた等価回路を示し、図３（ａ）のＡ−Ａ’線における断面図を図３（ｂ）に示す。図３では、図１と同一の部分については同一の符号を付すこととする。
【００４１】
図３（ａ）に示すように、等価回路表現を用いると、出力端子１０４ａ、１０４ｂは寄生コンデンサＣ１１ａ、Ｃ１１ｂと、基板抵抗Ｒ１１ａ、Ｒ１１ｂを介して高周波的に導電体層１０５と繋がる。また、図３（ａ）のＡ−Ａ’線における断面図である図３（ｂ）に示すように、出力端子１０４ｂは、絶縁層１０２の寄生コンデンサＣ１１ｂと、基板抵抗Ｒ１１ｂと、導電体１１１とを介して、高周波的に導電体層１０５と繋がる。
【００４２】
出力端子１０４ｂから漏洩する信号は、寄生コンデンサＣ１１ｂを介してｐ型シリコン基板１０１に流れる。ｐ型シリコン基板１０１に漏洩した信号は、基板上を広がるが、入力端子１０３ｂ方向に流れる信号は、導電体１１１によって導電体層１０５に吸収される。同様にして、出力端子１０４ａから漏洩する信号は、寄生コンデンサＣ１１ａと、基板抵抗Ｒ１１ａと、導電体１１１とを介して、導電体層１０５に吸収される。ここで、出力端子１０４ａ、１０４ｂから漏洩する信号は、等振幅逆位相の差動信号である。そのため、導電体層１０５は差動信号に対して仮想接地として働くため、差動信号は短絡される。
【００４３】
このように、実施の形態１における高周波半導体装置においては、出力端子１０４ａ、１０４ｂから漏洩する信号が、入力端子１０３ａ、１０３ｂにフィードバックすることを、大幅に低減することが可能となる。
【００４４】
また、入力端子１０３ａ、１０３ｂは寄生コンデンサＣ１２ａ、Ｃ１２ｂと、基板抵抗Ｒ１２ａ、Ｒ１２ｂを介して高周波的に導電体層１０５と繋がる。したがって、入力端子１０３ａ、１０３ｂから漏洩する等振幅逆位相の差動信号に対して、導電体層１０５は仮想接地点として働くため、漏洩信号は短絡される。したがって、入力における損失を軽減することが可能である。
【００４５】
また、実施の形態１においては、導電体層１０５は第１の差動対回路１１と第２の差動対回路１２の間に形成されている。したがって、導電体層１０５を入力端子１０４ａ、１０３ｂや、出力端子１０４ａ、１０４ｂの垂直下方に形成させる場合に比べて、付加する寄生容量を小さくすることが可能である。
【００４６】
（実施の形態２）
図４は、本発明の実施の形態２における高周波半導体装置の構成を示す図である。図４（ａ）にシリコン基板上に形成する回路構成の寄生成分などを含めた等価回路図を示し、図４（ａ）のＡ−Ａ’線における断面図を図４（ｂ）に示す。差動アンプの回路構成については、実施の形態１の場合と同様であるので、同一の部分については同一の符号を付すこととし、説明を省略する。
【００４７】
図４（ａ）において、高周波半導体装置は、第１の差動対回路１１と、第２の差動対回路１２と、入力端子１０３ａ、１０３ｂと、出力端子１０４ａ、１０４ｂと、バイアス端子１１０と、電流源１０９と、チョークコイル１０８ａ、１０８ｂと、導電体層３０３とを備える。
【００４８】
導電体層３０３は、出力端子１０４ａ、１０４ｂの垂直下方に配置する。導電体層３０３の幅は、出力端子１０４ａ、１０４ｂの幅および出力端子１０４ａ、１０４ｂに繋がる配線の幅よりも広い。
【００４９】
図４（ｂ）において、ｐ型シリコン基板１０１の上層には、第１の絶縁層３０１が形成されている。第１の絶縁層３０１のさらに上層には、第２の絶縁層３０２が形成されている。第２の絶縁層３０２のさらに上層には、入力端子１０３ｂと、出力端子１０４ｂが形成されている。第１の絶縁層３０１と第２の絶縁層３０２の間において、出力端子１０４ｂの垂直下方に導電体層３０３が形成されている。導電体層３０３の幅は、出力端子１０４ｂの幅よりも広い。第１の絶縁層３０１と第２の絶縁層３０２は、ＳｉＯ２からなる。入力端子１０３ｂと、出力端子１０４ｂと、導電体層３０３は、ＡｌまたはＣｕ等の金属からなる。ｐ型シリコン基板１０１は、接地されている。また、等価回路表現を用いると、出力端子１０４ｂは寄生コンデンサＣ３１ｂを介して、高周波的に導電体層３０３と繋がる。また、入力端子１０３ｂは、寄生コンデンサＣ３６ｂ、基板抵抗Ｒ３１ｂ、寄生コンデンサＣ３５ｂを介して、高周波的に導電体層３０３と繋がる。
【００５０】
次に、図４（ａ）、図４（ｂ）を参照しながら、実施の形態２の高周波半導体装置の動作について説明する。
【００５１】
出力端子１０４ｂから漏洩する信号は、寄生コンデンサＣ３１ｂを介して導電体層３０３に吸収される。同様にして、出力端子１０４ａから漏洩する信号も導電体層３０３に吸収される。出力端子１０４ａ、１０４ｂから出力される信号は等振幅逆位相の差動信号であるため、導電体層３０３は漏洩信号に対して仮想接地点として働く。
【００５２】
このように、実施の形態２における高周波半導体装置においては、出力端子１０４ａ、１０４ｂから漏洩する信号は、導電体層３０３において短絡されているために、ｐ型シリコン基板１０１に漏洩することは低減され、入力端子１０３ａ、１０３ｂにフィードバックすることも、大幅に低減することが可能となる。
【００５３】
また、実施の形態２においては、出力端子１０４ａ、１０４ｂの垂直下方に導電体層３０３を配置することにより、漏洩信号はｐ型シリコン基板１０１に流れる前に、導電体層３０３に流れ込む。したがって、出力における損失を低減することが可能である。
【００５４】
（実施の形態３）
図５は、本発明の実施の形態３における高周波半導体装置の構成を示す図である。図５（ａ）にシリコン基板上に形成する回路構成の寄生成分などを含めた等価回路図を示し、図５（ａ）のＡ−Ａ’線における断面図を図５（ｂ）に示す。差動アンプの回路構成については、実施の形態１および実施の形態２の場合と同様であるので、同一の部分については同一の符号を付すこととし、説明を省略する。
【００５５】
図５（ａ）において、高周波半導体装置は、第１の差動対回路１１と、第２の差動対回路１２と、入力端子１０３ａ、１０３ｂと、出力端子１０４ａ、１０４ｂと、バイアス端子１１０と、電流源１０９と、チョークコイル１０８ａ、１０８ｂと、導電体層３０４とを備える。
【００５６】
導電体層３０４は、入力端子１０３ａ、１０３ｂの垂直下方に配置する。導電体層３０４の幅は、入力端子１０３ａ、１０３ｂの幅および入力端子１０３ａ、１０３ｂに繋がる配線の幅よりも広い。
【００５７】
等価回路表現を用いると、出力端子１０４ａは、寄生コンデンサＣ３２ａと、基板抵抗Ｒ３１ａ、寄生コンデンサＣ３３ａを介して、高周波的に導電体層３０４に繋がる。同様に、出力端子１０４ｂは、寄生コンデンサＣ３２ｂと、基板抵抗Ｒ３１ｂ、寄生コンデンサＣ３３ｂを介して、高周波的に導電体層３０４に繋がる。
【００５８】
図５（ｂ）において、ｐ型シリコン基板１０１の上層には、第１の絶縁層３０１が形成されている。第１の絶縁層３０１のさらに上層には、第２の絶縁層３０２が形成されている。第２の絶縁層３０２のさらに上層には、入力端子１０３ｂと、出力端子１０４ｂが形成されている。第１の絶縁層３０１と第２の絶縁層３０２の間において、入力端子１０３ｂの垂直下方に導電体層３０４が形成されている。導電体層３０４の幅は、入力端子１０３ｂの幅よりも広い。第１の絶縁層３０１と第２の絶縁層３０２は、ＳｉＯ２からなる。入力端子１０３ｂと、出力端子１０４ｂと、導電体層３０４は、ＡｌまたはＣｕ等の金属からなる。ｐ型シリコン基板１０１は、接地されている。また、等価回路表現を用いると、出力端子１０４ｂは、第１の絶縁層３０１と第２の絶縁層３０２における寄生コンデンサＣ３２ｂと、基板抵抗Ｒ３１ｂ、第１の絶縁層における寄生コンデンサＣ３３ｂを介して、高周波的に導電体層３０４と繋がる。同様に、出力端子１０４ａは高周波的に導電体層３０４と繋がる。
【００５９】
次に、図５（ａ）、図５（ｂ）を参照しながら、実施の形態３の高周波半導体装置の動作について説明する。
【００６０】
出力端子１０４ｂから漏洩する信号は、寄生コンデンサＣ３２ｂを介してｐ型シリコン基板１０１に流れる。ｐ型シリコン基板１０１に漏洩した信号は、基板上を広がるが、入力端子１０３ｂ方向に流れる信号は、基板抵抗Ｒ３１ｂ、寄生コンデンサＣ３３ｂを介して導電体層３０４に吸収される。同様にして、出力端子１０４ａから漏洩する信号も導電体層３０４に吸収される。出力端子１０４ａ、１０４ｂから出力される信号は等振幅逆位相の差動信号であるために、導電体層３０４は漏洩信号に対して仮想接地点として働く。
【００６１】
このように、実施の形態３における高周波半導体装置においては、出力端子１０４ａ、１０４ｂから漏洩する信号は、導電体層３０４において短絡されているために、入力端子１０３ａ、１０３ｂにフィードバックすることを大幅に低減することが可能となる。
【００６２】
また、実施の形態３においては、出力端子から入力端子へのフィードバック信号の低減を説明したが、入力端子からの漏洩信号についても導電体層３０４は仮想接地点として働き、漏洩信号は短絡される。したがって、入力における損失を低減することが可能であり、例えばＬＮＡ（低雑音増幅器）に本発明を用いれば、雑音特性の劣化を抑えられる。
【００６３】
（実施の形態４）
図６は、本発明の実施の形態４における高周波半導体装置の構成を示す図である。図６（ａ）にシリコン基板上に形成する回路構成図を示し、図６（ａ）のＡ−Ａ’線における断面図を図６（ｂ）に示す。差動アンプの回路構成については、実施の形態１および実施の形態２および実施の形態３の場合と同様であるので、同一の部分については同一の符号を付すこととし、説明を省略する。
【００６４】
図６（ａ）において、高周波半導体装置は、第１の差動対回路１１と、第２の差動対回路１２と、入力端子１０３ａ、１０３ｂと、出力端子１０４ａ、１０４ｂと、バイアス端子１１０と、電流源１０９と、チョークコイル１０８ａ、１０８ｂと、導電体層３０３、３０４とを備える。
【００６５】
導電体層３０３は、出力端子１０４ａ、１０４ｂの垂直下方に配置し、導電体層３０４は、入力端子１０３ａ、１０３ｂの垂直下方に配置する。導電体層３０３の幅は、出力端子１０４ａ、１０４ｂの幅および出力端子１０４ａ、１０４ｂに繋がる配線の幅よりも広い。導電体層３０４の幅は、入力端子１０３ａ、１０３ｂの幅および入力端子１０３ａ、１０３ｂに繋がる配線の幅よりも広い。
【００６６】
図６（ｂ）において、ｐ型シリコン基板１０１の上層には、第１の絶縁層３０１が形成されている。第１の絶縁層３０１のさらに上層には、第２の絶縁層３０２が形成されている。第２の絶縁層３０２のさらに上層には、入力端子１０３ｂと、出力端子１０４ｂが形成されている。第１の絶縁層３０１と第２の絶縁層３０２の間において、入力端子１０３ｂの垂直下方に導電体層３０４が形成され、入力端子１０４ｂの垂直下方に導電体層３０３が形成されている。導電体層３０３の幅は、出力端子１０４ｂの幅よりも広く、導電体層３０４の幅は、入力端子１０３ｂの幅よりも広い。第１の絶縁層３０１と第２の絶縁層３０２は、ＳｉＯ２からなる。入力端子１０３ｂと、出力端子１０４ｂと、導電体層３０３、３０４は、ＡｌまたはＣｕ等の金属からなる。ｐ型シリコン基板１０１は、接地されている。また、等価回路表現を用いると、入力端子１０３ｂは、第２の絶縁層３０２における寄生コンデンサＣ３４ｂを介して、高周波的に導電体層３０４と繋がる。同様に、入力端子１０３ａは高周波的に導電体層３０４と繋がる。また、出力端子１０４ｂは、第２の絶縁層３０２における寄生コンデンサＣ３１ｂを介して、高周波的に導電体層３０３と繋がる。同様に、出力端子１０４ａは高周波的に導電体層３０３と繋がる。
【００６７】
次に、図６（ａ）、図６（ｂ）を参照しながら、実施の形態４の高周波半導体装置の動作について説明する。
【００６８】
出力端子１０４ｂから漏洩する信号は、寄生コンデンサＣ３１ｂを介して導電体層３０３に吸収される。同様にして、出力端子１０４ａから漏洩する信号も導電体層３０３に吸収される。出力端子１０４ａ、１０４ｂから出力される信号は、等振幅逆位相の差動信号であるために、導電体層３０３は漏洩信号に対して仮想接地点として働き、漏洩信号は短絡される。
【００６９】
このように、実施の形態２における高周波半導体装置においては、出力端子１０４ａ、１０４ｂから漏洩する信号は、導電体層３０３において短絡されているために、入力端子１０３ａ、１０３ｂにフィードバックすることを大幅に低減することが可能となる。
【００７０】
さらに、入力端子１０３ａ、１０３ｂから漏洩する入力信号は、それぞれ寄生コンデンサＣ３４ａ、Ｃ３４ｂを介して、導電体層３０４において短絡されている。したがって、入力端子１０３ａ、１０３ｂは入力における損失を低減することが可能であり、例えばＬＮＡ（低雑音増幅器）に本発明を用いれば、雑音特性の劣化を抑えられる。
【００７１】
（実施の形態５）
図７は、無線通信端末機器の無線部回路ブロックの一例を示す図である。
【００７２】
図７において、無線通信端末機器の無線部は、送信回路２０１に接続したパワーアンプ（ＰＡ）２０２と、パワーアンプ（ＰＡ）２０２に接続したアンテナ２０３と、アンテナ２０３に接続した低雑音増幅器（ＬＮＡ）２０４と、低雑音増幅器（ＬＮＡ）２０４に接続した受信回路２０５とを有する。
【００７３】
なお、実施の形態１から４の高周波半導体装置は、図７におけるパワーアンプ２０２もしくは低雑音増幅器（ＬＮＡ）２０４に、適用することが可能である。
【００７４】
なお、実施の形態１から４においては、カスコード接続の差動アンプを用いたが、単なる１段の差動アンプを用いても、出力端子から入力端子へフィードバックする信号を低減することが可能である。
【００７５】
なお、実施の形態１から４においては、トランジスタはバイポーラトランジスタとしているが、他に電界効果トランジスタ（ＦＥＴ）であってもよい。
【００７６】
【発明の効果】
本発明によれば、アンプの出力端子からの漏洩信号が、半導体基板を介して入力端子へとフィードバックすることを軽減できるために、利得劣化が少なく低損失なアンプを有する高周波半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における高周波半導体装置の回路構成および断面構造を示す図
【図２】本発明の実施の形態１における高周波半導体装置の導電体層の配置を説明するための図
【図３】本発明の実施の形態１における高周波半導体装置の寄生成分を説明するための図
【図４】本発明の実施の形態２における高周波半導体装置の回路構成および断面構造および寄生成分を説明するための図
【図５】本発明の実施の形態３における高周波半導体装置の回路構成および断面構造および寄生成分を説明するための図
【図６】本発明の実施の形態４における高周波半導体装置の回路構成および断面構造および寄生成分を説明するための図
【図７】本発明の実施の形態１から４における高周波半導体装置を用いた、無線通信端末機器の無線部回路ブロックの一例を示す図
【図８】従来の技術における高周波半導体装置の回路構成および断面構造を示す図
【図９】従来の技術における高周波半導体装置の寄生成分を説明するための図
【図１０】従来の技術における高周波半導体装置の回路構成および断面構造を示す図
【図１１】従来の技術における高周波半導体装置の寄生成分を説明するための図
【図１２】従来の技術で示した高周波半導体装置において、さらに高周波である信号を用いたときの寄生成分を説明するための図
【符号の説明】
１１　第１の差動対回路
１２　第２の差動対回路
１０１　ｐ型シリコン基板
１０２　絶縁層
１０３ａ，１０３ｂ　入力端子
１０４ａ，１０４ｂ　出力端子
１０５　導電体層
１０６ａ，１０６ｂ，１０７ａ，１０７ｂ　トランジスタ
１０８ａ，１０８ｂ　チョークコイル
１０９　電流源
１１０　バイアス端子
１１１　導電体
２０１　送信回路
２０２　パワーアンプ（ＰＡ）
２０３　アンテナ
２０４　低雑音増幅器（ＬＮＡ）
２０５　受信回路
３０１　第１の絶縁層
３０２　第２の絶縁層
３０３，３０４　導電体層
５０１　ｐ型シリコン基板
５０２　絶縁層
５０３　入力端子
５０４　出力端子
５０５　ベース接地コンデンサ
５０６　エミッタ接地トランジスタ
５０７　ベース接地トランジスタ
５０８　エミッタ接地コイル
５０９　導電体
５１０　導電体層
Ｃ１１ａ，Ｃ１１ｂ，Ｃ１２ａ，Ｃ１２ｂ，Ｃ３１ａ，Ｃ３１ｂ，Ｃ３２ａ，Ｃ３２ｂ，Ｃ３３ａ，Ｃ３３ｂ，Ｃ３４ａ，Ｃ３４ｂ，Ｃ３５ａ，Ｃ３５ｂ，Ｃ３６ａ，Ｃ３６ｂ，Ｃ５１，Ｃ５２　寄生コンデンサ
Ｒ１１ａ，Ｒ１１ｂ，Ｒ１２ａ，Ｒ１２ｂ，Ｒ３１ａ，Ｒ３１ｂ，Ｒ５１，Ｒ５２，Ｒ５３　基板抵抗
Ｌ５１　寄生インダクタンス
【図１】
2004134506.tif 000003
【図２】
2004134506.tif 000004
【図３】
2004134506.tif 000005
【図４】
2004134506.tif 000006
【図５】
2004134506.tif 000007
【図６】
2004134506.tif 000008
【図７】
2004134506.tif 000009
【図８】
2004134506.tif 000010
【図９】
2004134506.tif 000011
【図１０】
2004134506.tif 000012
【図１１】
2004134506.tif 000013
【図１２】
2004134506.tif 000014