(57)【要約】【課題】従来での半導体装置では、対向する２つのゲート領域に対して２つのソース領域を形成し、それぞれのソース領域はトレンチにより区切られており、自由キャリア（正孔）の均一な注入及び引き抜きを行うことが出来ないという問題があった。【解決手段】本発明の半導体装置では、対向する２つのゲート領域９に対して１つのソース領域４を形成している。そして、トレンチ７はそれらのゲート領域９に少なくともその一端を重畳するように、且つＸ軸方向に一箇所分断して形成されている。そのことで、ソース領域４の両側から自由キャリア（正孔）の注入及び引き抜きを行い、且つ、分離領域１７を介してＹ軸方向にも自由キャリア（正孔）の移動可能とする。その結果、大電流の集中を緩和することができる。【選択図】　　図１
2004134643.tif 000002
【特許請求の範囲】
【請求項１】
ドレイン領域を構成する一導電型の半導体基体の一主面に設けられ、且つ等間隔をなして互いに平行に配置された複数のトレンチと、
前記トレンチの内壁には絶縁膜を有し、且つ前記絶縁膜を覆うように前記トレンチ内を充填する逆導電型の多結晶シリコンから成る固定電位絶縁電極と、
前記一主表面上の前記トレンチ間に位置し、且つ前記固定電位絶縁電極と同電位に保たれる一導電型のソース領域と、
前記半導体基体には前記ソース領域と離間され、且つ各前記絶縁膜と少なくともその一部を隣接するように設けられた複数の逆導電型のゲート領域と、
前記半導体基体には前記固定電位絶縁電極間に位置し、且つ少なくとも前記ソース領域の下部に位置するチャネル領域とを具備し、
前記トレンチはそれぞれ独立してなり、前記トレンチはその長手方向で区分される分離領域を少なくとも１箇所有し、且つ前記ソース領域は前記ゲート領域の長手方向とほぼ平行に配置されていることを特徴とする半導体装置。
【請求項２】
前記ゲート領域から注入及び引き抜かれるキャリアは、前記分離領域を介して前記トレンチの長手方向に対して直交する方向へも移動することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記分離領域は、前記ソース領域に対し一対の前記ゲート領域側に交互に位置するように配置されることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
前記ソース領域はその領域を挟むように位置する前記ゲート領域からほぼ等しい距離に１本配置していることを特徴とする請求項１から請求項３のいずれかに記載の半導体装置。
【請求項５】
前記ソース領域は、その長手方向で前記トレンチとほぼ一定間隔で交わっていることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記分離領域は前記トレンチを一対の前記ゲート領域間の半分以上の長さを有する第１のトレンチと、一対の前記ゲート領域間の半分以下の長さを有する第２のトレンチへと区分し、前記第１のトレンチが前記ソース領域と交わることを特徴とする請求項５記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明の半導体装置は、自由キャリア（正孔）の濃度分布の均一性を向上させる構造とすることで、安全動作領域の改善を行う大電流素子に関する。
【０００２】
【従来の技術】
従来の半導体装置において、ノーマリ・オフ型で、制御性に優れ、低オン抵抗で、スイッチング速度及び動作の信頼性を向上させ、更に微細化、高耐圧化を実現した素子構造が知られている（例えば、特許文献１参照）。
【０００３】
図６および図７を参照して、従来における半導体装置の構造の一例を示す。図６（Ａ）は素子の斜視図であり、図６（Ｂ）は上面図である。図７（Ａ）は図６（Ｂ）のＸ−Ｘ線の断面図であり、図７（Ｂ）は図６（Ｂ）のＹ−Ｙ線方向の断面図である。
【０００４】
先ず、図６（Ａ）に示す如く、従来の半導体装置は、Ｎ＋型の半導体基板５１、Ｎ＋型の半導体基板５１上にはＮ−型のエピタキシャル層５２が形成されている。Ｎ−型のエピタキシャル層５２には、Ｎ＋型のソース領域５４とトレンチ５７とが互いに直交するように形成されている。そして、トレンチ５７には、その側壁を被覆するように絶縁膜５６、高濃度のＰ＋型多結晶シリコン（ポリシリコン）から成る固定電位絶縁電極５５が形成されている。尚、固定電位絶縁電極５５とソース領域５４とは、例えば、アルミニウム（Ａｌ）層６１（図７参照）によりオーミックコンタクトし電位が固定されている。また、エピタキシャル層５２は主にドレイン領域５３として用いられ、エピタキシャル層５２のうち、固定電位絶縁電極５５に挾まれた領域をチャネル領域５８と呼ぶことにする。
【０００５】
そして、チャネル領域５８には、絶縁膜５６を介して隣接する固定電位絶縁電極５５が高濃度のＰ＋型ポリシリコンであるため、仕事関数差によって空乏層が形成される。そのことで、チャネル領域５８には伝導電子に対するポテンシャル障壁が形成されていて、ソース領域５４とドレイン領域５３とは初めから電気的に遮断された状態となっている。
【０００６】
次に、図６（Ｂ）に示す如く、固定電位絶縁電極５５はストライプ状をしており、その両端はＰ型のゲート領域５９に接している。そして、ゲート領域５９表面にはゲート電極Ｇが形成されており、ここからドレイン領域５３へ自由キャリア（正孔）を供給する。また、固定電位絶縁電極５５間に囲まれたチャネル領域５８は、ひとつの単位セルを形成している。尚、チャネルの状態によって電流を遮断、もしくは電流量を制御し得るという条件を満たしていれば、単位セルを構成する固定電位絶縁電極５５の形状、ソース領域５４の形状などは任意である。
【０００７】
図７（Ａ）に示す如く、Ｈ２をチャネル厚み、Ｌ２をチャネル長と呼ぶ。つまり、チャネル厚みＨ２とは、チャネル領域において対向する絶縁膜５６間の間隔であり、チャネル長Ｌ２とは、溝の側壁に沿って、ソース領域５４の底面から固定電位絶縁電極５５の底面までの距離をいう。また、基板５１裏面にはＡｌ層６０が形成されている。
【０００８】
【特許文献１】
特開平１１−４０８０２号公報（第１３−１４頁、第１６図−第１７図）
【０００９】
【発明が解決しようとする課題】
上述したように、従来における半導体装置では、ドレイン電極Ｄに正の高電圧を印加し、ソース電極Ｓを接地し、ゲート電極Ｇを接地または負の電圧を印加した状態でＯＦＦの状態を成す。そして、この半導体装置のＯＦＦの状態では、Ｎ型のチャネル領域５８とＰ型の固定電位絶縁電極５５との仕事関数差によりチャネル領域５８が擬似的なＰ型領域となる。そのことで、ドレイン領域５３に正の高電圧が印加され、チャネル領域５８が接地状態となることで逆バイアス状態となり、ＯＦＦの状態を成す。そして、半導体装置をＯＮの状態にするためには、ゲート電極Ｇに正の電圧を印加しゲート領域５９から自由キャリア（正孔）を注入し、チャネル領域５８をＮ型領域にすると同時にチャネル領域５８およびドレイン領域５３で伝導度変調を起こす。そして、半導体装置はゲート領域５９から注入する自由キャリア（正孔）によりＯＮ、ＯＦＦを行っているので、ゲート領域５９からの自由キャリア（正孔）の注入量により直流信号電流増幅率が左右される。
【００１０】
しかしながら、従来の半導体装置では、図６（Ｂ）及び図７（Ｂ）に示す如く、固定電位絶縁電極５５を形成するトレンチ５７が、Ｙ軸方向に軸部６３を有し、その軸部６３からＸ軸方向に櫛歯状に延在している。そして、トレンチ５７の軸部６３からＸ軸方向にほぼ等距離の位置にそれぞれソース領域５４が形成されている。それぞれのソース領域５４は最も近傍に位置するゲート領域５９と対となり、上述したように半導体装置のＯＮ状態、ＯＦＦ状態を成す。このとき、従来の半導体装置では、特に、ターン・オフの末期において、丸印６４で示した領域では、対となるゲート領域からは遠いため、自由キャリア（正孔）がゲート領域５９により均一に引き抜かれず偏って存在する場合があった。また、丸印６４で示した領域では、他方のゲート領域５９とはトレンチ５７の軸部６３により隔たれており、且つ自由キャリア（正孔）低濃度である隣のセルともトレンチ５７により隔たれている。そして、ターン・オフが進行するに伴い、自由キャリア（正孔）はエピタキシャル層５２表面へとその存在領域を狭めていくため、トレンチ５７の存在によりその移動方向は制限される。そのため、丸印６４で示した領域では、トレンチ５７、トレンチ軸部６３が存在するために、主として片側のゲート側からしか自由キャリア（正孔）は引き抜かれず、引き抜き効率が悪かった。その結果、自由キャリア（正孔）濃度分布のばらつきが緩和されにくく、特に、ターン・オフ末期に自由キャリア（正孔）の引き抜きが遅れた領域に電流集中が起こり、素子が破壊されるという問題があった。
【００１１】
【課題を解決するための手段】
上述した各事情に鑑みて成されたものであり、本発明の半導体装置では、ドレイン領域を構成する一導電型の半導体基体の一主面に設けられ、且つ等間隔をなして互いに平行に配置された複数のトレンチと、前記トレンチの内壁には絶縁膜を有し、且つ前記絶縁膜を覆うように前記トレンチ内を充填する逆導電型の多結晶シリコンから成る固定電位絶縁電極と、前記一主表面上の前記トレンチ間に位置し、且つ前記固定電位絶縁電極と同電位に保たれる一導電型のソース領域と、前記半導体基体には前記ソース領域と離間され、且つ各前記絶縁膜と少なくともその一部を隣接するように設けられた複数の逆導電型のゲート領域と、前記半導体基体には前記固定電位絶縁電極間に位置し、且つ少なくとも前記ソース領域の下部に位置するチャネル領域とを具備し、前記トレンチはそれぞれ独立してなり、前記トレンチはその長手方向で区分される分離領域を少なくとも１箇所有し、且つ前記ソース領域は前記ゲート領域の長手方向とほぼ平行に配置されていることを特徴とする。
【００１２】
従って、本発明の半導体装置では、ゲート領域から注入され及び引き抜かれる自由キャリア（正孔）が対向する２つのゲート領域に対して、トレンチと平行方向にのみでなく水平方向へも移動することができる。そのことで、特に、ターン・オフの末期における自由キャリア（正孔）の濃度分布のばらつきを解消でき、電流集中による素子の破壊に対処することができる。
【００１３】
また、本発明の半導体装置では、前記ソース領域は、その長手方向に前記トレンチとほぼ一定間隔で交わっていることを特徴とする。
【００１４】
従って、本発明の半導体装置では、対向する２つのゲート領域間で複数のトレンチが独立して存在するが、そのトレンチはソース領域と一定の間隔を有して交わっている。そのことで、ソース領域の下部領域に位置するチャネル領域も一定の間隔、つまり、チャネル厚みをＯＮまたはＯＦＦ出来る間隔で形成され、本発明の半導体装置はＯＮ動作またはＯＦＦ動作が可能となる。
【００１５】
【発明の実施の形態】
以下に、本発明の半導体装置における第１及び第２の実施の形態について、図１〜図５を参照にして詳細に説明する。
【００１６】
先ず、本発明の半導体装置の第１の実施の形態について説明する。
【００１７】
図１（Ａ）は本発明の半導体装置の構造を示す斜視図であり、図１（Ｂ）は本発明の半導体装置の構造を示す上面図である。図１（Ａ）に示す如く、Ｎ＋型の半導体基板１上にはＮ−型のエピタキシャル層２が堆積されている。このエピタキシャル層２には、表面から等間隔をなして互いに平行に複数のトレンチ７が形成されている。そして、基板１はドレイン取り出し領域として用いられており、主に、エピタキシャル層２はドレイン領域３として用いられる。また、トレンチ７はエピタキシャル層２表面から側壁がほぼ垂直に掘られ、その内壁には絶縁膜６が形成されている。更に、トレンチ７には、Ｐ型不純物が注入された、例えば、多結晶シリコン（ポリシリコン）が堆積されている。そして、詳細は後述するが、トレンチ７内のポリシリコンは、エピタキシャル層２表面で、例えば、アルミニウム（Ａｌ）を介してソース領域４と電気的に接続されている。そのことで、トレンチ７内のＰ型のポリシリコンは、ソース電極Ｓと同電位からなる固定電位絶縁電極５として用いられる。一方、複数のトレンチ７間に位置するエピタキシャル層２はチャネル領域８として用いられる。尚、特許請求の範囲で記載した半導体基体とは本実施の形態では基板１およびエピタキシャル層２とにより構成する。
【００１８】
図１（Ａ）および図１（Ｂ）に示す如く、本実施の形態では、ゲート領域９はソース領域４と離間され、且つ絶縁膜６に接するエピタキシャル層２に一定の間隔を置いて複数設けられている。図示の如く、ゲート領域９の長手方向、つまり、Ｙ軸方向に対向する２本のゲート領域９間には、それぞれのゲート領域９から等距離に位置するように１本のソース領域４が形成されている。ソース領域４もＹ軸方向にゲート領域９とほぼ平行に位置している。一方、固定電位絶縁電極５を形成するトレンチ７は、ソース領域４及びゲート領域９と直交する方向に、つまり、Ｘ軸方向に形成されている。そして、本発明でのトレンチ７は、ゲート領域９間において、従来の構造のように、軸部６３（図６参照）を有さず、Ｙ軸方向に一定間隔に、且つほぼ平行に形成されている。更に、本発明でのトレンチ７は、ゲート領域９間でＸ軸方向に延在するその一部で区分され、このトレンチ７を区分する分離領域１７により、トレンチ７は長いトレンチ７１と短いトレンチ７２との２種類の長さのトレンチとなる。そして、長いトレンチ７１の一端及びその近傍領域は、それぞれゲート領域９とその形成領域の一部を重畳させている。また、長いトレンチ７１の他端は、ソース領域４を区分し、つまり、長いトレンチ７１は少なくとも一対のゲート領域９間の半分以上の長さを有する。一方、短いトレンチ７２の一端及びその近傍領域は、それぞれゲート領域９とその形成領域の一部を重畳させている。また、短いトレンチ７２の他端は、ソース領域４とは交わらず、つまり、短いトレンチ７２は少なくとも一対のゲート領域９間の半分以下の長さを有する。そして、例えば、紙面に対して右側に配置されたゲート領域９において、長いトレンチ７１と短いトレンチ７２とがＹ軸方向に交互に存在するように分離領域１７が形成されている。つまり、分離領域１７は、ソース領域４を基準として、Ｙ軸方向に連続して配置されるトレンチ７に対し、例えば、紙面に対して右側、左側と交互に存在することとなる。
【００１９】
一方、図示の如く、本実施の形態では、１対のゲート領域９に対して１本のソース領域４を配置しているため、このソース領域４はトレンチ７により一定間隔で区分される必要がある。そして、上述したように、長いトレンチ７１は、例えば、紙面に対して両側のゲート領域９から交互に配置されており、つまり、長いトレンチ７１は一定の間隔でＹ軸方向へ連続して配置されている。そのことで、ソース領域４は長いトレンチ７１に形成された固定電位絶縁電極５により一定の間隔に区分されている。そして、長いトレンチ７１間のソース領域４の下部領域に位置するチャネル領域８はその両側から広がる空乏層が交わり、ＯＮ状態及びＯＦＦ状態を成すことが可能となっている。その結果、分離領域１７はソース領域の両側のどちらかに位置している必要があり、本実施の形態では、両側に交互に形成され、ソース領域４を長いトレンチ７１により分断している。
【００２０】
尚、トレンチ７は分離領域１７により必ずしも長いトレンチ７１と短いトレンチ７２との２種類の長さに区分される必要はなく、チャネル厚みＨ１等を考慮して任意の設計変更が可能である。
【００２１】
次に、図２を参照として本発明の半導体装置の断面構造およびその動作について説明する。図２（Ａ）は図１（Ｂ）のＡ−Ａ線方向の断面図であり、図２（Ｂ）は図１（Ｂ）のＢ−Ｂ線方向の断面図である。
【００２２】
図２（Ａ）に示す如く、エピタキシャル層２の表面領域のなかでトレンチ７に囲まれた領域がチャネル領域８であり、矢印Ｈ１をチャネル厚み、矢印Ｌ１をチャネル長とする。つまり、チャネル厚みＨ１とは、チャネル領域８において対向するトレンチ７間の間隔であり、チャネル長Ｌ１とは、トレンチ７の側壁に沿って、ソース領域４底面から固定電位絶縁電極５の底面までの距離をいう。また、ドレイン取り出し領域として用いるＮ＋型の基板１の裏面には、例えば、Ａｌ層１０がオーミックコンタクトしており、このＡｌ層１０を介してドレイン電極Ｄが形成されている。一方、エピタキシャル層２表面には絶縁層としてのシリコン酸化膜１２が形成されている。そして、このシリコン酸化膜１２に設けられたコンタクトホール１３を介して、Ａｌ層１１がソース領域４にオーミックコンタクトしている。また、Ａｌ層１１はコンタクトホール１４を介して、固定電位絶縁電極５にもオーミックコンタクトしている。この構造により、上述の如く、ソース領域４と固定電位絶縁電極５とは同電位に保たれる。ここで、本実施の形態では、上述の如く、トレンチ７は分離領域１７で区分されており、短いトレンチ７２（図１（Ｂ）参照）はソース領域４形成領域上ではＡｌ層１１とはオーミックコンタクトしていない。しかしながら、図示していないが、シリコン酸化膜１２上で配線層を交わらすことで、全てのトレンチ７内の固定電位絶縁電極５とソース領域４とを同電位に保っている。
【００２３】
尚、チャネル領域８に形成される主電流の導通路により電流を遮断、もしくは電流量を制御し得るため、その条件を満たしていれば単位セルを構成する固定電位絶縁電極５の形状、ソース領域４の形状などは任意である。
【００２４】
図２（Ｂ）に示す如く、ゲート領域９上を含めエピタキシャル層２表面にはシリコン酸化膜１２が堆積されている。そして、ゲート領域９上には、シリコン酸化膜１２に設けられたコンタクトホール１６を介して、例えば、Ａｌから成るゲート電極Ｇが形成されている。尚、図中の破線は固定電位絶縁電極５の存在を示している。そして、図示の如く、断面図および表面図における絶縁膜６の角部は角張って描いてあるが、これらは模式図であり、実際には丸みを帯びていてもよい。すなわち、電界集中を抑制するためにこれら角部に丸みを持たせることは、広く一般に採用されていることである。
【００２５】
次に、本発明の半導体素子の動作原理を説明する。
【００２６】
先ず、半導体素子のＯＦＦ状態について説明する。上述したように、半導体素子の電流経路は、ドレイン取り出し領域であるＮ＋型の基板１、Ｎ−型のエピタキシャル層２から成るドレイン領域３、エピタキシャル層２の表面領域で複数のトレンチ７間に位置するＮ−型のチャネル領域８およびＮ＋型のソース領域４とから構成される。つまり、全ての領域がＮ型領域から構成されており、一見、ドレイン電極Ｄに正の電圧を印加し、ソース電極Ｓを接地した状態で動作するとＯＦＦ状態を成すことができないようにみられる。
【００２７】
しかしながら、上述の如く、ソース領域４及びチャネル領域８から成るＮ型領域と固定電位絶縁電極５であるＰ型領域とはＡｌ層１１を介して接続され、同電位となっている。そのため、固定電位絶縁電極５周辺のチャネル領域８では、Ｐ＋型のポリシリコンとＮ−型のエピタキシャル層２との仕事関数差により、固定電位絶縁電極５を囲むように空乏層が広がる。つまり、固定電位絶縁電極５を形成するトレンチ７間の幅、つまり、チャネル厚みＨ１を調整することで、両側の固定電位絶縁電極５から延びる空乏層によりチャネル領域８は埋め尽くされることとなる。詳細は後述するが、この空乏層で埋め尽くされたチャネル領域８は、擬似的なＰ型領域となっている。
【００２８】
この構造により、Ｎ−型のドレイン領域３とＮ＋型のソース領域４とを擬似的なＰ型領域であるチャネル領域８をもってＰＮ接合分離構造を形成することとなる。つまり、本発明の半導体装置は、チャネル領域８に擬似的なＰ型領域を形成することで、初めから遮断状態（ＯＦＦ状態）となっている。また、半導体装置がＯＦＦ時ではドレイン電極Ｄには正の電圧が印加され、ソース電極Ｓおよびゲート電極Ｇが接地されている。このとき、擬似的なＰ型領域であるチャネル領域８とＮ型領域であるドレイン領域３との境界面からは、逆バイアスが印加されることで紙面下方向に空乏層が形成される。そして、この空乏層の形成状態は半導体装置の耐圧特性を左右する。
【００２９】
ここで、図３を参照とし、上述した擬似的なＰ型領域について以下に説明する。図３（Ａ）はＯＦＦ時のチャネル領域８でのエネルギーバンド図を示しており、図３（Ｂ）はＯＦＦ時のチャネル領域８に形成された空乏層を模式的に表した図である。固定電位絶縁電極５であるＰ＋型のポリシリコン領域とチャネル領域８であるＮ−型のエピタキシャル層２領域とは絶縁膜６を介して対峙している。そして、両者はエピタキシャル層２表面でＡｌ層１１を介して同電位に保たれている。そのことで、トレンチ７周辺部には、両者の仕事関数差により空乏層が形成され、さらに空乏層内にわずかに存在する少数の自由キャリア（正孔）によりＰ型領域となる。
【００３０】
具体的には、Ａｌ層１１を介してＰ＋型のポリシリコン領域とＮ−型のエピタキシャル層２領域とを同電位にすると、図３（Ａ）に示す如くエネルギーバンド図が形成される。先ず、Ｐ＋型のポリシリコン領域において、絶縁膜６界面では価電子帯が負の傾斜により形成されており、自由キャリア（正孔）に対しては絶縁膜６の界面はポテンシャルエネルギーが高いことを示している。つまり、Ｐ＋型のポリシリコン領域の自由キャリア（正孔）は絶縁膜６界面に存在することができず、絶縁膜６から離れる方向に追いやられる。その結果、Ｐ＋型のポリシリコン領域の絶縁膜６界面にはイオン化アクセプタから成る負電荷が取り残される状態となる。そして、Ｐ＋型のポリシリコン領域の絶縁膜６界面にイオン化アクセプタから成る負電荷が存在する。そのことで、Ｎ−型のエピタキシャル層２領域では、このイオン化アクセプタから成る負電荷と対となるイオン化ドナーから成る正電荷が必要となる。そのため、チャネル領域８は絶縁膜６界面から空乏層化していくこととなる。
【００３１】
しかしながら、チャネル領域８の不純物濃度は１．０Ｅ１４（／ｃｍ３）程度、厚みは１．０〜１．４μｍ程度であるため、チャネル領域８を囲むように形成された固定電位絶縁電極５から広がり出した空乏層で完全に占有されることとなる。実際には、チャネル領域８が空乏層化しただけではイオン化アクセプタと釣合うだけの正電荷を確保できないため、チャネル領域８内には少数の自由キャリア（正孔）も存在するようになる。そのことで、図示の如く、Ｐ＋型のポリシリコン領域内のイオン化アクセプタとＮ−型のエピタキシャル層２内の自由キャリア（正孔）またはイオン化ドナーとが対となり電界を形成する。その結果、絶縁膜６界面から形成された空乏層はＰ型領域となり、この空乏層で満たされたチャネル領域８はＰ型の領域となる。
【００３２】
次に、半導体素子のＯＦＦ時からＯＮ時へと転じる状態、ターン・オン時の状態について説明する。先ず、ゲート電極Ｇに接地状態から正の電圧を印加する。このとき、ゲート領域９からは自由キャリア（正孔）が導入されるが、上述の如く、自由キャリア（正孔）はイオン化アクセプタにひかれて絶縁膜６界面に流れ込む。そして、チャネル領域８の絶縁膜６界面に自由キャリア（正孔）が充填されることで、Ｐ＋型のポリシリコン領域内のイオン化アクセプタと自由キャリア（正孔）のみで対となり電界を形成する。そのことで、チャネル領域８での絶縁膜６と最も遠い領域、つまり、チャネル領域８中央領域から、自由キャリア（電子）が存在するようになり、中性領域が出現する。その結果、チャネル領域８の空乏層が減退し、中央領域からチャネルが開き、ソース領域４からドレイン領域３へ自由キャリア（電子）が移動し、主電流が流れる。
【００３３】
つまり、自由キャリア（正孔）は、トレンチ７壁面を通路として瞬時に行き渡り、固定電位絶縁電極５からチャネル領域８へと広がる空乏層は後退し、チャネルが開くのである。更に、ゲート電極Ｇが所定値以上の電圧が印加されると、ゲート領域９とチャネル領域８ならびにドレイン領域３の形成するＰＮ接合が順バイアスとなる。そして、自由キャリア（正孔）がチャネル領域８ならびにドレイン領域３に直接注入される。その結果、チャネル領域８ならびにドレイン領域３に自由キャリア（正孔）が多く分布することで伝導度変調が起こり、主電流は低いオン抵抗で流れるようになる。
【００３４】
最後に、半導体素子のＯＮ時からＯＦＦ時へと転じる状態、ターン・オフ時の状態について説明する。半導体素子をターン・オフするためには、ゲート電極Ｇの電位を接地状態（０Ｖ）、もしくは負電位にする。すると伝導度変調によりドレイン領域３およびチャネル領域８に大量に存在していた自由キャリア（正孔）は消滅するか、もしくはゲート領域９を通して素子外に排除される。そのことで、再びチャネル領域８は空乏層で満たされ、再び擬似的なＰ型領域となり、耐圧を維持し、主電流は止まる。
【００３５】
そして、本発明の半導体装置では、先ず、図１（Ｂ）に示す如く、トレンチ７はＹ軸方向に延在する２本の対向するゲート領域９間に一定の間隔で複数形成されている。そして、その複数のトレンチ７はそれぞれＸ軸方向に延在し、その一端及びその近傍領域をそれぞれゲート領域９と重畳するようにＹ軸方向に配列されている。つまり、本実施の形態の半導体装置では、従来の構造である図６（Ｂ）に示したように、Ｙ軸方向に一定間隔で配置された複数のトレンチ５７を一体にするＹ軸方向に延在する軸部６３を省略した構造である。そして、従来のトレンチ５７の軸部６３が形成されていた領域、言い換えると２本の対向するゲート領域９から中間領域に１本のソース領域４をＹ軸方向に延在して形成している。
【００３６】
そして、本発明の半導体装置では、更に、それぞれＸ軸方向に延在するトレンチ７はゲート領域９間で１箇所、分離領域１７により区分されている。この分離領域１７は、Ｙ軸方向に平行に位置するトレンチにおいて、ソース領域４に対して両側に交互に存在している。この構造を有することで、本発明の半導体装置では、以下に説明する効果を有する。
【００３７】
図４は本発明の半導体装置のターン・オフ時におけるある状態を説明するための上面図である。図６（Ｂ）を用いて上述したように、従来の半導体装置では、特に、ターン・オフの末期に自由キャリア（正孔）が全てのチャネル領域５８から均等に引き抜かれないという問題が発生していた。そして、自由キャリア（正孔）が均等に引き抜かれず、丸印６４で示した自由キャリア（正孔）の偏った領域では、電流集中が起こり、素子が破壊されるという問題があった。つまり、丸印６４で示した領域では、自由キャリア（正孔）が引き抜かれる方向を除き、周囲３方向をトレンチ５７で囲まれている。そして、自由キャリア（正孔）の偏った領域のトレンチ５７を挟んで隣のチャネル領域５８では自由キャリア（正孔）は殆ど存在せず、低濃度の状態である。しかしながら、自由キャリア（正孔）の偏った領域と隣に位置する低濃度の領域とは、トレンチ５７により、その横方向及び深さ方向においても隔たれている。そのため、丸印６４で示した領域の自由キャリア（正孔）はトレンチ５７と平行にゲート領域５９側へと移動するのみであり、電流集中が発生していた。
【００３８】
しかしながら、本実施の形態では、上述の如く、図６に示す軸部６３が存在しない。そして、２本の対向するゲート領域９に共通のソース領域４とすることで、どちらのゲート領域９からも自由キャリア（正孔）を注入し、引き抜くことが可能である。そのことで、従来の構造の問題点である自由キャリア（正孔）が不均一に存在することが無くなり、逆バイアス安全動作領域（ＲＢＡＳＯ：Ｒｅｖｅｒｓｅ　Ｂｉａｓ　Ａｒｅａ　ｏｆ　Ｓａｆｅｔｙ　Ｏｐｅｒａｔｉｎｇ）が広くなる。具体的には、均一に自由キャリア（正孔）を注入し、引き抜くことが可能となることで、特に、ドレイン電圧（ＶＣＥＸ）の高電圧領域と単位面積当たりの電流（ＪＣ）の高電流領域でも機能し、ＲＢＡＳＯを改善することができる。その結果、本実施の形態のように大電流を扱う半導体装置を誘電負荷回路に組み込んで使う場合では、半導体装置をＯＦＦ状態とする時に一部の領域への大電流の集中を無くすことができ、大電流の集中による半導体装置の破壊を大幅に抑制することができる。
【００３９】
更に、本実施の形態では、トレンチ７において、そのＸ軸方向（図１（Ｂ）参照）に１箇所、分離領域１７を形成している。そして、軸部６３（図６（Ｂ）参照）は有しないが、特に、ターン・オフの末期に自由キャリア（正孔）が全てのチャネル領域５８から均等に引き抜かれず、自由キャリア（正孔）の偏った領域が発生する場合もある。例えば、図４に示すように、ハッチングを施した丸印２１の領域に自由キャリア（正孔）が偏って存在する場合である。この場合、偏って存在する自由キャリア（正孔）は、ハッチングを施した丸印２２で示すように周囲の低濃度領域へと分散する。このとき、自由キャリア（正孔）は、ターン・オフ時にエピタキシャル層２表面へとその存在領域を狭めていくため、分離領域１７に位置するトレンチ７の絶縁膜６界面等を介して隣のチャネル領域８等へと流れ込む。そして、自由キャリア（正孔）の偏った領域は自由キャリア（正孔）の濃度差を利用して自然に解消され、大電流の集中による半導体装置の破壊を大幅に抑制することができる。
【００４０】
更に、本実施の形態では、図１（Ｂ）に示す如く、トレンチ７が分離領域１７により区分され、Ｙ軸方向において、長いトレンチ７１が交互に存在するように配置されている。また、上述したように、半導体装置がターン・オン及びターン・オフする場合には、トレンチ７の絶縁膜６界面から自由キャリア（正孔）が注入され及び引き抜かれる。そのため、本実施の形態の半導体装置では、一対のゲート領域９間の中央領域にソース領域４を１本形成することができ、両側のゲート領域９からの自由キャリア（正孔）の注入及び引き抜きを可能としている。
【００４１】
次に、本発明の半導体装置における第２の実施の形態について説明する。
【００４２】
図５に示す如く、本実施の形態では、ソース領域を２本設けた場合にも対応することができる。図５（Ａ）は本発明の半導体装置の構造を示す上面図であり、図５（Ｂ）は本発明の半導体装置のターン・オフ時におけるある状態を説明するための上面図である。尚、符番は図１〜図４で説明した構成要素と同じ構成要素を説明する場合は、同じ符番を用いることとする。
【００４３】
図５（Ａ）に示す如く、ソース領域４を１対のゲート領域９に対して２本形成される場合においても、図１（Ｂ）を用いて上述したように、トレンチ７に設けられる分離領域１７の形成位置は同様である。そのため、トレンチ７及び分離領域１７の説明は図１（Ｂ）の説明を参照とし、ここではその説明を割愛する。また、その他の半導体装置の構造およびその動作についても第１の実施の形態における説明を参照とし、ここではその説明を割愛する。
【００４４】
本実施の形態では、ソース領域４はそれぞれ１対の近傍のゲート領域９から等しく離間した位置に形成され、それぞれのソース領域４は、Ｙ軸方向において、長いトレンチ７１と短いトレンチ７２と交互に交わっている。そして、分離領域１７は１対のゲート領域９間で、且つ１対のソース領域４間に全て位置している。そのため、図５（Ｂ）に示す如く、第１の実施の形態の場合と同様に、ターン・オフの末期のソース領域４間には、ハッチングで示した丸印２３の領域等に自由キャリア（正孔）が偏って存在する場合がある。しかしながら、本実施の形態では、ソース領域４間のトレンチ７に分離領域１７を有しているため、自由キャリア（正孔）はＸ軸方向だけでなく、Ｙ軸方向へも移動することが可能である。そのことで、偏って残存した自由キャリア（正孔）は、ハッチングを施した丸印２４で示すように周囲の低濃度領域へと分散する。つまり、自由キャリア（正孔）の偏った領域は自由キャリア（正孔）の濃度差を利用して自然に解消され、大電流の集中による半導体装置の破壊を大幅に抑制することができる。
【００４５】
尚、分離領域の形成される位置は、ソース領域から離れた位置に設けられると、自由キャリア（正孔）の分散に支障をきたすため、空乏層によるチャネル領域の遮断をも考慮して、その形成位置は決められる。また、本発明では、例えば、Ｎ−型のエピタキシャル層の不純物濃度が１．０Ｅ１４（／ｃｍ３）のＳｉの場合を持って説明したが、他の材料を用いた場合でも同様の効果が得られる。更に、本実施の形態では、分離領域はそれぞれのトレンチに１箇所形成される場合について説明したが、この構造に限定される必要はない。目的に応じてそれぞれのトレンチに複数箇所の分離領域が形成されても良い。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００４６】
【発明の効果】
上述したように、第１に、本発明の半導体装置では、２本の対向するゲート領域に共通のソース領域とすることで、どちらのゲート領域からも均一に自由キャリア（正孔）を注入し、引き抜くことが可能である。そのことで、本発明では、チップ内の一部に自由キャリア（正孔）残存する不均一領域を無くすことができ、特に、高電圧及び高電流時における逆バイアス安全動作領域を向上させることができる。
【００４７】
第２に、本発明の半導体装置では、ゲート領域間に位置するトレンチにそれぞれ１箇所ずつ分離領域が形成され、その分離領域はソース領域の両側に交互に位置するように設けられている。そのことで、本発明では、特に、ターン・オフの末期に自由キャリア（正孔）の偏った領域が発生した場合でも、分離領域を介して自由キャリア（正孔）を周囲へ分散することができる。その結果、半導体装置のターン・オフ時において、自由キャリア（正孔）の偏った領域に大電流が集中し半導体装置を破壊することを抑制することができる。
【００４８】
第３に、本発明の半導体装置では、ゲート領域間に位置するトレンチにそれぞれ１箇所ずつ分離領域が形成され、その分離領域はソース領域の両側に交互に位置するように設けられている。そのことで、本発明では、その一端がゲート領域と隣接する長いトレンチを両側のゲート領域へと交互に配置できるので、ソース領域を一対のゲート領域間に１本形成する構造を実現できる。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明するための（Ａ）斜視図、（Ｂ）上面図である。
【図２】本発明の半導体装置を説明するための（Ａ）断面図、（Ｂ）断面図である。
【図３】本発明の半導体装置を説明するための（Ａ）エネルギーバンド図、（Ｂ）ＯＦＦ時のチャネル領域を説明する図である。
【図４】本発明の半導体装置のターン・オフ時における状態を説明する上面図である。
【図５】本発明の半導体装置を説明するための（Ａ）上面図、（Ｂ）ターン・オフ時における状態を説明する上面図である。
【図６】従来の半導体装置を説明するための（Ａ）斜視図、（Ｂ）上面図である。
【図７】従来の半導体装置を説明するための（Ａ）断面図、（Ｂ）断面図である。
【図１】
2004134643.tif 000003
【図２】
2004134643.tif 000004
【図３】
2004134643.tif 000005
【図４】
2004134643.tif 000006
【図５】
2004134643.tif 000007
【図６】
2004134643.tif 000008
【図７】
2004134643.tif 000009