(57)【要約】【課題】比較的小規模の制御回路構成で、複数波形の表示輝度を時間経過とともに変化させることができる波形表示装置を提供することを目的とする。【解決手段】時間の経過とともに前記表示画素の表示輝度を変化させる波形表示装置において、画像メモリに格納された各画素の時間データを変更するのにあたり、各画素を特定するための擬似乱数を発生する擬似乱数発生回路と、全画面の表示画素の輝度を指定複数回数の時間データ更新で一階調輝度下げるように乱数値の範囲の幅を設定する範囲指定手段を設けたことを特徴とするもの。【選択図】                    図１
2004271296.tif 000002
【特許請求の範囲】
【請求項１】
２次元的に配列された複数の表示画素を、画像メモリ内に設けられるリフレッシュメモリから読み出される波形データに従って選択的に駆動することにより波形を表示し、前記波形データを前記リフレッシュメモリに格納した時間に対応する時間データとして前記画像メモリに格納し、この時間データに基づいて時間の経過とともに前記表示画素の表示輝度を変化させる波形表示装置において、
前記画像メモリに格納された各画素の時間データを変更するのにあたり、各画素を特定するための擬似乱数を発生する擬似乱数発生回路と、
全画面の表示画素の輝度を指定複数回数の時間データ更新で一階調輝度下げるように乱数値の範囲の幅を設定する範囲指定手段を設けたことを特徴とする波形表示装置。
【請求項２】
前記範囲指定手段は、
擬似乱数発生回路の擬似乱数出力に更新回数に応じた所定のオフセット値を付加するオフセット演算手段と、
このオフセット演算手段の出力が乱数値の範囲の幅未満であることを検出する第１のコンパレータと、
前記オフセット演算手段の出力が０以上であることを検出する第２のコンパレータと、
これら各コンパレータ出力が入力されるアンドゲート、
を含むことを特徴とする請求項１記載の波形表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、波形表示装置に関し、詳しくは、時間経過とともに波形の表示輝度を変化させる波形表示装置に関するものである。
【０００２】
【従来の技術】
測定波形の表示にあたり、表示画面上に時間の経過に応じた複数の波形を同時に重ねあわせて表示させ、その表示輝度を時間経過とともに低下させることにより、波形の変化の状態が認識しやすくなる。
【０００３】
本出願人は、複数波形の表示輝度を時間経過とともに低下させる波形表示装置として、特開平５−１９６６４６号を提案している。
【０００４】
図４は、このような波形表示装置の従来例を示すブロック図である。図４において、初期時間データ発生回路１の出力データは、切換手段７を介して画像メモリ８のデータ端子に入力される。
【０００５】
変更値設定手段２は、初期時間データ発生回路１で設定される初期時間データを変更するものであり、出力データレジスタ２１と時間データ変更回路２２とで構成される。レジスタ２１は、時間データ変更回路２２からの出力データ信号を一時保持し、選択手段６を介して画像メモリ８のデータ端子に入力する。
【０００６】
時間データ変更回路２２は、画像メモリ８から入力される擬似乱数発生手段３により指定されたアドレスのデータの値を演算してレジスタ２１に出力する。この時間データ変更回路２２は、加算もしくは減算機能をもつ組み合わせ論理またはカウンタより実現される。
【０００７】
擬似乱数発生手段３は、画素数に一致する周期の擬似乱数を発生させて画像メモリ８のアドレスをランダムに発生させるものであり、例えばシフトレジスタと排他論理和回路からなるＭ系列符号発生器を用いる。この擬似乱数発生手段３の出力は、切換手段７を介して画像メモリ８のアドレス端子に入力される。
【０００８】
書込アドレス発生回路４は、外部から入力される波形を構成する位置の仮想のＸ，Ｙ座標のデータに基づいてその仮想のＸ，Ｙ座標のデータを格納する画像メモリ８のアドレスを作成する。作成されたアドレスは、切換手段７を介して画像メモリ８のアドレス端子に入力される。
【０００９】
表示アドレス発生手段５は、画像メモリ８のどのアドレスのデータを表示させるかを指定する。この表示アドレス発生手段５により指定されたアドレスは、切換手段７を介して画像メモリ８のアドレス端子に入力される。
【００１０】
選択手段６は、初期時間データ発生回路１の出力データと変更値設定手段２の出力データを選択して画像メモリ８のデータ端子に出力する。
【００１１】
切換手段７は、擬似乱数発生手段３と書込アドレス発生回路４と表示アドレス発生手段５からのアドレス信号のいずれかを選択して、画像メモリ８のアドレス端子に出力する。
【００１２】
画像メモリ８は、波形データを格納する複数のリフレッシュメモリ８１〜８ｍを有している。データ変換手段９は、リフレッシュメモリ８１〜８ｍから出力されるｍビットのデータをシリアル信号に変換するものであり、複数のシフトレジスタ９１〜９ｍで構成される。一般には、これら画像メモリ８とデータ変換手段９は、シリアル出力ポートを持つＤＲＡＭにより一体化される。
【００１３】
このＤＲＡＭ（すなわち画像メモリ８内のリフレッシュメモリ８１〜８ｍ）の各アドレスは表示器の画素位置に対応し、そのアドレスにはリフレッシュメモリ８１〜８ｍに波形データを書き込んだ時間に対応する時間データが格納されている。この時間データは、リフレッシュメモリ８１〜８ｍと同様のｍビットのデータで、リフレッシュメモリ内の同一アドレスにおける画素の時間軸データを表している。
【００１４】
そして、データ変換手段９からのシリアル出力は、表示輝度制御回路１０を介して表示手段１１に出力され、表示が行われる。
【００１５】
このような構成において、表示（画像メモリ８内のリフレッシュメモリ８１〜８ｍに格納されている複数時間の波形データを読出し、シリアルデータにして表示手段１１にて描画する動作）、書込み（外部のＣＰＵ等から入力される波形データを、リフレッシュメモリ８１〜８ｍに書き込み、その書き込まれた時間に対応するデータである時間データを画像メモリ８の該当するアドレスに格納する動作）、消去（画像メモリ８のアドレスにおける時間データの変更すなわち輝度の変更、完全な消去等）の動作を画像メモリ８の動作タイミングが競合しないように調停しながら、時分割もしくは並列処理にて行う。このような調停は、周知の方法と同様に、画像処理におけるフレーム同期あるいは水平同期（以下、ＣＲＴの動作タイミングと呼ぶ）もしくはＣＰＵ（図示しない）からの基準クロックなどを用いて、同期や分周のタイミングで行う。
【００１６】
次に、表示の動作を説明する。表示手段１１の動作タイミングに合わせて、表示アドレス発生手段５は画像メモリ８のアドレスを作成し、切換手段７は表示アドレス発生手段５の出力を選択する。切換手段７で選択されたアドレスは画像メモリ８のアドレス端子に入力される。
【００１７】
画像メモリ８は、このアドレスに格納された波形データおよび時間データを読出し、データ変換手段９に出力する。データ変換手段９は、波形データおよび時間データの各々をシフトレジスタ９１〜９ｍでシリアルデータに変換し、順次表示輝度制御回路１０に出力する。
【００１８】
表示輝度制御回路１０は、データ変換手段９から入力された時間データに基づいて輝度に相当する電圧を生成し、表示手段１１に入力する。例えばＣＲＴの輝度は入力される表示の信号の電圧によって定められるので、時間データの変化による輝度の階調の変化を表示できる。
【００１９】
次に、書込みと消去の動作について説明する。書込みアドレス発生回路４は、外部より入力される表示すべき波形の点のＸ，Ｙ座標に基づき、画像メモリ８におけるアドレスを作成する。この書込みアドレス発生回路４の出力は、選択手段７を介して画像メモリ８のアドレス端子に入力される。
【００２０】
一方、初期時間データ発生回路１は、最新の波形に与える最も高い階調に対応する時間データ「０」を選択手段６を介して画像メモリ８に出力し、その時間データは書込みアドレス発生回路４によって定められた画像メモリ８のアドレスに書き込まれる。これにより、取り込まれた波形の初期状態（最大輝度の状態）が形成される。
【００２１】
次に、擬似乱数発生手段３は、画素数に対応した周期で乱数を発生させ、この乱数に対応してランダムに選択されたアドレスを切換手段７を介して画像メモリ８に与える。
【００２２】
画像メモリ８は、与えられたアドレスに対応する時間データを時間データ変更回路２２に出力する。時間データ変更回路は、入力した時間データが例えば最大値「１５」の場合はその値をそのまま新たな時間データとしてレジスタ２１および選択手段６を介して画像メモリ８に出力し、「１５」以外の場合は入力した値に１を足した値（１階調下の輝度に対応する時間データ）を新たな時間データとしてレジスタ２１および選択手段６を介して画像メモリ８に出力する。
【００２３】
さらに画像メモリ８は、入力された時間データを、変更された時間データとしてアドレスに書き込む。このようにして変更された時間データと波形データを新たに画像メモリ８から読み出して表示手段１１に表示することにより、その輝度の階調が１段階下の暗い画素として表示されることになる。
【００２４】
このように、擬似乱数発生回路３は、画素数に一致する周期で全画素に対応する画像メモリのアドレスをランダムに発生するので、画面を構成する画素はランダムにその階調が１段階下がることとなる。そして、全画素の階調を１下げる動作が一巡した後、さらに階調を下げる動作が繰り返される。従って、表示される波形の輝度は霧が消えるように、不連続で、またランダムに変化することになるので、観察者の目に不自然に映ることは無い。
【００２５】
次に、消去動作に要する時間について説明する。例えば、１μｓに１画素の消去動作が行われ、画素数が５１２×５１２、時間データが４ビット（１６階調）、擬似乱数の周期が画素数に一致している場合は、最大輝度で画素に波形データが表示されてから完全に消去されるまでの時間は、５１２×５１２×１５×１μｓ（３．９３秒）から５１２×５１２×１６×１μｓ（４．１９秒）となる。なお１画素の消去速度は、外部のタイマー（図示しない）等により設定できる。
【００２６】
また、１画素の消去速度がより早く消去されるように外部からの指示により設定を変更するか、初期時間データを「０」から「１４」の値に設定すれば（階調数を減らす）、その消去速度を速めることができる。
【００２７】
また、初期時間データを変更するのではなく、表示輝度制御回路１０で、時間データと輝度の対応関係を変化させることによっても、その消去速度を高めることができる。例えば、時間データが「１」以上の場合に最低輝度となるように設定した場合は、その階調は「０」とそれ以外の２段階となり、消去速度を高めることができる。
【００２８】
画像メモリ８をリフレッシュメモリ８１のみの１ビット構成にすることも可能である。このとき、点は書かれているかいないかのどちらか一方であるから輝度の階調の変化はなく、擬似乱数発生手段３にて発生したアドレスを用いると、ランダムに波形が消去されてゆく効果が得られる。
【００２９】
この動作は、前述の画像メモリ８から読み出したアドレスデータが「１」であればそのままにし、「０」であれば「１」に変更するというものである。この場合、データをカウントするという動作をせずにそのまま「１」にする、すなわちデータをクリアするということでよいので、変更値設定手段２の構成をより単純にすることができる。
【００３０】
このように、図４の構成によれば、画素の輝度を下げるアドレスを擬似乱数発生手段３によりランダムに発生させているので、リフレッシュメモリ８１のビット数を増やすことなく、時間経過に伴う波形の輝度が滑らかに変化する波形表示装置を実現できる。
【００３１】
【特許文献１】
特開平０５−１９６６４６
【００３２】
特許文献１には、複数波形の表示輝度を時間経過とともに変化させる波形表示装置に関する発明が開示されている。
【００３３】
【発明が解決しようとする課題】
しかし、図４の構成では、擬似乱数による時間情報の書き換えを、本来の波形データ更新のためのアクセスとは別に、ランダムアクセスすることにより行っているので、独立した制御回路が必要になる。
また、波形を消す早さによってアクセス頻度が異なることなどから、その制御回路は複雑かつ規模の大きいものになってしまうという問題もある。
【００３４】
本発明は、このような問題点を解決するものであり、比較的小規模の制御回路構成で、複数波形の表示輝度を時間経過とともに変化させることができる波形表示装置を提供することを目的とする。
【００３５】
【課題を解決するための手段】
上記の目的を達成する請求項１の発明は、
２次元的に配列された複数の表示画素を、画像メモリ内に設けられるリフレッシュメモリから読み出される波形データに従って選択的に駆動することにより波形を表示し、前記波形データを前記リフレッシュメモリに格納した時間に対応する時間データとして前記画像メモリに格納し、この時間データに基づいて時間の経過とともに前記表示画素の表示輝度を変化させる波形表示装置において、
前記画像メモリに格納された各画素の時間データを変更するのにあたり、各画素を特定するための擬似乱数を発生する擬似乱数発生回路と、
全画面の表示画素の輝度を指定複数回数の時間データ更新で一階調輝度下げるように乱数値の範囲の幅を設定する範囲指定手段を設けたことを特徴とする波形表示装置である。
【００３６】
全画面の表示画素の輝度は、指定複数回数の時間データ更新を行うことにより一階調輝度下がるので、画面全体の表示輝度の諧調も、複雑なランダムアクセスを行うことなく時間の経過とともに下がることになる。
【００３７】
請求項２の発明は、請求項１記載の波形測定装置において、
前記範囲指定手段は、
擬似乱数発生回路の擬似乱数出力に更新回数に応じた所定のオフセット値を付加するオフセット演算手段と、
このオフセット演算手段の出力が乱数値の範囲の幅未満であることを検出する第１のコンパレータと、
前記オフセット演算手段の出力が０以上であることを検出する第２のコンパレータと、
これら各コンパレータ出力が入力されるアンドゲート、
を含むことを特徴とする。
【００３８】
このような回路は、論理ゲートで比較的コンパクトに構成できる。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図１は本発明の実施の形態の一例を示す波形測定装置のブロック図であり、図４と共通する部分には同一の符号を付けている。図１と図４の異なる点は、変更値設定手段２と擬似乱数発生手段３との接続関係と、画像メモリ８のアドレス端子に入力されるアドレス系統である。
【００４０】
すなわち、図１では、擬似乱数発生手段３は、範囲指定手段１２を介して変更値設定手段２に接続されている。そして、画像メモリ８のアドレス端子には、アドレス発生回路１３の出力が入力されている。
【００４１】
なお擬似乱数発生手段３は、毎回同じ乱数値を発生するものとする。これにより、各ピクセル（画素）に対して固有な乱数値が与えられ、画面全体に一様に分布することになる。
【００４２】
図２は、範囲指定手段１２の具体例を示すブロック図である。オフセット演算部１２１には、擬似乱数発生手段３の出力端子と、変更値設定手段２における時間データの更新回数設定値ｎと、乱数値の範囲幅の設定値ｍが入力されている。オフセット演算部１２１は、これらの入力に基づき−（ｎ−１）・ｍの演算を行い、その演算結果をコンパレータ１２２およびコンパレータ１２３の入力端子Ｂに加える。
【００４３】
コンパレータ１２２はＡ＞Ｂ（ｍ未満）を検出するものであり、その入力端子Ａには乱数値の範囲幅の設定値ｍが入力され、出力端子はアンドゲート１２４の一方の入力端子に接続されている。コンパレータ１２３はＡ≦Ｂ（０以上）を検出するものであり、その入力端子Ａには「０」が入力され、出力端子はアンドゲート１２４の他方の入力端子に接続されている。
【００４４】
ここで、乱数値の範囲幅の設定値ｍは、全画面の総ピクセル数Ｍ（≒擬似乱数の総数）を何回に分けて消すかで決定される値とする。オフセット演算部１２１の出力に着目すると、図３に示すように、変更値設定手段２における時間データの更新回数ｎに比例してオフセット値が増加する。そして、更新回数がＮに達すると、Ｍ＝Ｎ・ｍになる。
【００４５】
変更値設定手段２は各ピクセル毎の乱数値を参照し、ある値の範囲内であれば一階調輝度を下げ、範囲外ならそのままの階調輝度を維持する。
【００４６】
一方、アドレス発生回路１３は、擬似乱数発生手段３の擬似乱数発生周期を制御する制御信号に同期して、ランダムではない整列化された書込みアドレスおよび表示アドレスを周期的に発生する。
【００４７】
これにより、１回の時間データの更新で設定された範囲幅ｍに相当するピクセルの表示輝度を一階調下げることができ、かつそれらのピクセルは乱数に基づいて指定されているので、画面全体にランダムに分布していることになる。このような時間データの変更による輝度下げ処理を指定回数分実行することにより、全画面の一階調輝度を一様に落とすことができる。
【００４８】
そして、この場合のアドレス制御は、従来のランダムアクセスの場合に比べて簡単になり、比較的小規模の制御回路構成で実現できる
【００４９】
【発明の効果】
以上説明したように、本発明によれば、比較的小規模の制御回路構成で、複数波形の表示輝度を時間経過とともに低下させることができる波形表示装置を提供することができ、デジタルオシロスコープをはじめとする各種の波形測定装置に好適である。
【図面の簡単な説明】
【図１】本発明の実施の形態の一例を示すブッロク図である。
【図２】図１の範囲指定手段１２の具体例を示すブロック図である。
【図３】図２におけるオフセット演算部１２１の動作説明図である。
【図４】波形表示装置の従来例を示すブロック図である。
【符号の説明】
１  初期時間データ発生回路
２  変更値設定手段
３  擬似乱数発生手段
６  選択手段
８  画像メモリ
９  データ変換手段
１０  表示輝度制御回路
１１  表示手段
１２  範囲指定手段
１３  アドレス発生回路
【図１】
2004271296.tif 000003
【図２】
2004271296.tif 000004
【図３】
2004271296.tif 000005
【図４】
2004271296.tif 000006