(57)【要約】【課題】無効電力を回収して再使用する電力回収回路を提供し、アドレス駆動回路で存在する寄生インダクタンス成分の影響を最少化する。【解決手段】プラズマディスプレイパネルの駆動回路で、アドレス電極に連結された導電パターンの一端にインダクタが連結され、導電パターンの他端に連結されてパネルキャパシターをアドレシング電圧（Ｖａ）に維持しながらインダクタと導電パターンに第１方向の電流を注入し、この電流が流れる間に、インダクタとパネルキャパシターの間に共振を発生させてパネルキャパシターを０Ｖまで放電する。導電パターンの他端に連結されてパネルキャパシターを０Ｖに維持しながら、インダクタと導電パターンに第１方向と反対方向である第２方向の電流を注入し、この電流が流れる間に、インダクタとパネルキャパシターの間に共振を発生させてパネルキャパシターをアドレシング電圧（Ｖａ）まで充電する。【選択図】　図４
2004102233.tif 000002
【特許請求の範囲】
【請求項１】
長く形成された導電パターンに電気的に連結されたパネルキャパシターに電圧を印加するプラズマディスプレイパネルの駆動装置において、
前記導電パターンの一端に電気的に連結されたインダクタと、
前記インダクタに電気的に連結されて、前記パネルキャパシターが第１電圧で充電及び第２電圧で放電されるように各々動作する第１及び第２スイッチング素子と、
前記導電パターンの他端と前記第１電圧を供給する第１電源の間に電気的に連結されて、前記導電パターン及びインダクタに第１方向の電流が流れるように動作する第３スイッチング素子と、
前記導電パターンの他端と前記第２電圧を供給する第２電源の間に電気的に連結されて、前記インダクタ及び導電パターンに前記第１方向と反対方向である第２方向の電流が流れるように動作する第４スイッチング素子と、
前記第１及び第２スイッチング素子に電気的に連結され、前記第１及び第２電圧の間の大きさを有する電圧を供給する電源線とを含み、
前記第１方向の電流が流れる間に前記インダクタと前記パネルキャパシターの共振により前記パネルキャパシターが前記第２電圧で放電され、前記第２方向の電流が流れる間に前記インダクタと前記パネルキャパシターの共振により前記パネルキャパシターが前記第１電圧で充電されることを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項２】
前記インダクタと前記第１電源の間に電気的に連結される第１ダイオード及び前記第２電源と前記インダクタの間に電気的に連結される第２ダイオードをさらに含み、
前記第１方向の電流は、前記導電パターン及びインダクタから前記第１ダイオードを通じて流れる第１フリーフィーリング電流を含み、前記第２方向の電流は、前記第２ダイオードから前記インダクタ及び導電パターンを通じて流れる第２フリーフィーリング電流を含むことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動装置。
【請求項３】
前記第１方向の電流は、前記第２スイッチング素子の動作によって前記第１電源から前記導電パターン及びインダクタを経て前記電源線に流れる電流を含み、
前記第２方向の電流は、前記第１スイッチング素子の動作によって前記電源線から前記インダクタ及び導電パターンを経て前記第２電源に流れる電流を含むことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動装置。
【請求項４】
前記パネルキャパシターを充電または放電させるための共振は、前記導電パターンに存在する寄生インダクタンス成分と前記パネルキャパシターの間に発生する共振をさらに含むことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動装置。
【請求項５】
第１及び第２電源から各々第１及び第２電圧の供給を受けて、長く形成された導電パターン上に電気的に連結されたパネルキャパシターに電圧を印加するプラズマディスプレイパネルの駆動装置において、
前記第１及び第２電圧の間の大きさを有する電圧を供給する電源線と、
前記導電パターンの一端にその一端が電気的に連結されるインダクタと、
前記導電パターンの他端が前記第２電源に電気的に連結されて、前記インダクタと前記導電パターンに第１方向の電流が流れるように形成される第１電流経路と、
前記第１方向の電流が流れる間に前記インダクタと前記パネルキャパシターの間に共振が発生し、前記パネルキャパシターが前記第１電圧で充電されるように形成する第２電流経路と、
前記パネルキャパシターが前記第１電圧に維持される状態で、前記インダクタ及び前記導電パターンに残っている前記第１方向の電流が回収されるように形成される第３電流経路と、
前記導電パターンの他端が前記第１電源に電気的に連結されて、前記導電パターンとインダクタに前記第１方向と反対方向である第２方向の電流が流れるように形成される第４電流経路と、
前記第２方向の電流が流れる間に前記インダクタと前記パネルキャパシターの間に共振が発生し、前記パネルキャパシターが前記第２電圧で放電されるように形成される第５電流経路と、
前記パネルキャパシターが前記第２電圧に維持される状態で、前記インダクタ及び前記導電パターンに残っている前記第２方向の電流が回収されるように形成される第６電流経路とを含むプラズマディスプレイパネルの駆動装置。
【請求項６】
前記第２電源と前記インダクタの他端の間に電気的に連結される能動素子をさらに含み、
前記第１電流経路は、前記能動素子から前記インダクタと前記導電パターンを経て前記第２電源に形成されるフリーフィーリング電流経路を含むことを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動装置。
【請求項７】
前記第１電流経路は、前記電源線から前記インダクタと前記導電パターンを経て前記第２電源に形成される電流経路を含むことを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動装置。
【請求項８】
前記インダクタの他端と前記第１電源の間に電気的に連結される能動素子をさらに含み、
前記第４電流経路は、前記第１電源から前記導電パターンと前記インダクタを経て前記能動素子に形成されるフリーフィーリング電流経路を含むことを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動装置。
【請求項９】
前記第４電流経路は、前記第１電源から前記導電パターンと前記インダクタを経て前記電源線に形成される電流経路を含むことを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動装置。
【請求項１０】
前記第１電源と前記導電パターンの他端の間に電気的に連結される第１スイッチング素子をさらに含み、
前記第４電流経路は、前記第１スイッチング素子のターンオンによって形成され、前記第３電流経路は、前記第１スイッチング素子のボディーダイオードを通じて形成されることを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動装置。
【請求項１１】
前記電源線と前記インダクタの間に電気的に連結される第２スイッチング素子をさらに含み、前記第２スイッチング素子のターンオンと前記第１スイッチング素子のターンオフによって前記第５電流経路が形成されることを特徴とする請求項１０に記載のプラズマディスプレイパネルの駆動装置。
【請求項１２】
前記第１スイッチング素子のターンオンによって前記パネルキャパシターが前記第１電圧に維持されることを特徴とする請求項１０に記載のプラズマディスプレイパネルの駆動装置。
【請求項１３】
前記第２電源と前記導電パターンの他端の間に電気的に連結される第１スイッチング素子をさらに含み、
前記第１電流経路は、前記第１スイッチング素子のターンオンによって形成され、前記第６電流経路は、前記第１スイッチング素子のボディーダイオードを通じて形成されることを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動装置。
【請求項１４】
前記電源線と前記インダクタの間に電気的に連結される第２スイッチング素子をさらに含み、前記第２スイッチング素子のターンオンと前記第１スイッチング素子のターンオフによって前記第２電流経路が形成されることを特徴とする請求項１３に記載のプラズマディスプレイパネルの駆動装置。
【請求項１５】
前記第１スイッチング素子のターンオンによって前記パネルキャパシターが前記第２電圧に維持されることを特徴とする請求項１３に記載のプラズマディスプレイパネルの駆動装置。
【請求項１６】
第１及び第２電源から各々第１及び第２電圧を供給を受けて、長く形成された導電パターン上に電気的に連結されたパネルキャパシターに電圧を印加するプラズマディスプレイパネルの駆動方法において、
前記導電パターンと前記導電パターンの一端に電気的に連結されたインダクタに第１方向の電流を注入する段階と、
前記導電パターンと前記インダクタに前記第１方向の電流が流れる間に前記パネルキャパシターと前記インダクタの間に共振を発生させて前記パネルキャパシターを前記第１電圧まで充電する段階と、
前記パネルキャパシターを前記第１電圧に維持しながら前記インダクタ及び前記導電パターンに残っている電流を回収する段階と、
前記インダクタと前記導電パターンに前記第１方向と反対方向である第２方向の電流を注入する段階と、
前記インダクタと前記導電パターンに前記第２方向の電流が流れる間に前記パネルキャパシターと前記インダクタの間に共振を発生させ前記パネルキャパシターを前記第２電圧まで放電する段階と、
前記パネルキャパシターを前記第２電圧に維持しながら、前記インダクタ及び前記導電パターンに残っている電流を回収する段階とを含むプラズマディスプレイパネルの駆動方法。
【請求項１７】
前記第１方向の電流は、前記パネルキャパシターが前記第２電圧で放電された後、前記インダクタ及び前記導電パターンに残っている電流が回収された後に発生するフリーフィーリング電流を含み、
前記第２方向の電流は、前記パネルキャパシターが前記第１電圧で充電された後、前記インダクタ及び前記導電パターンに残っている電流が回収された後に発生するフリーフィーリング電流を含むことを特徴とする請求項１６に記載のプラズマディスプレイパネルの駆動方法。
【請求項１８】
前記第１及び第２方向の電流は、電圧差によって発生する電流を含むことを特徴とする請求項１６に記載のプラズマディスプレイパネルの駆動方法。
【請求項１９】
前記インダクタと前記パネルキャパシターの間で共振が発生する場合に、前記導電パターンに存在する寄生インダクタンス成分と前記パネルキャパシターの間でも共振が発生することを特徴とする請求項１６に記載のプラズマディスプレイパネルの駆動方法。
【請求項２０】
複数のアドレス電極、互いに対をなして平行に配列された複数の走査及び維持電極を含み、前記アドレス、走査及び維持電極の間にパネルキャパシターが形成されるプラズマパネルと、
前記走査、維持及びアドレス電極に駆動信号を供給する駆動回路とを含み、
前記駆動回路は、
長く形成されて前記アドレス、走査及び維持電極のうちいずれか一つの電極に電気的に連結される導電パターンと、
前記導電パターンの一端に電気的に連結されるインダクタと、
前記導電パターンの他端に電気的に連結されて前記パネルキャパシターを第１電圧に維持しながら、前記インダクタと前記導電パターンに第１方向の電流を注入する第１電流注入手段と、
前記第１電流注入手段によって前記インダクタと前記導電パターンに前記第１方向の電流が流れる間に、前記インダクタと前記パネルキャパシターの間に共振を発生させて前記パネルキャパシターを第２電圧まで放電する放電手段と、
前記導電パターンの他端に電気的に連結されて前記パネルキャパシターを前記第２電圧に維持しながら、前記インダクタと前記導電パターンに前記第１方向と反対方向である第２方向の電流を注入する第２電流注入手段と、
前記第２電流注入手段によって前記インダクタと前記導電パターンに前記第２方向の電流が流れる間に、前記インダクタと前記パネルキャパシターの間に共振を発生させて前記パネルキャパシターを第１電圧まで充電する充電手段とを含むことを特徴とするプラズマディスプレイパネル装置。
【請求項２１】
前記充電及び放電手段に前記第１及び第２電圧の間の大きさを有する電圧を供給する電源線をさらに含むことを特徴とする請求項２０に記載のプラズマディスプレイパネル装置。
【請求項２２】
前記第１方向の電流は、前記第１電圧を供給する第１電源と前記電源線の間の電圧差によって形成される電流を含み、前記第２方向の電流は、前記電源線と前記第２電圧を供給する第２電源の間の電圧差によって形成される電流を含むことを特徴とする請求項２１に記載のプラズマディスプレイパネル装置。
【請求項２３】
前記第１及び第２電流注入手段によって注入された第１及び第２方向の電流が、前記パネルキャパシターが各々放電及び充電された後に回収されることを特徴とする請求項２０に記載のプラズマディスプレイパネル装置。
【請求項２４】
前記第１方向の電流は、前記第２方向の電流が回収された後に発生するフリーフィーリング電流を含み、前記第２方向の電流は、前記第１方向の電流が回収された後に発生するフリーフィーリング電流を含むことを特徴とする請求項２３に記載のプラズマディスプレイパネル装置。
【請求項２５】
前記充電または放電手段での共振は前記導電パターンに存在する寄生インダクタンス成分と前記パネルキャパシターの間に発生する共振をさらに含むことを特徴とする請求項２０に記載のプラズマディスプレイパネル装置。
【請求項２６】
第１基板、前記第１基板上に形成されている複数のアドレス電極、前記第１基板と対向している第２基板、そして前記第２基板上に互いに対をなして平行に形成されている複数の走査及び維持電極を含むプラズマパネル、そして
前記アドレス電極に駆動信号を伝達するアドレスバッファーボード、そして前記走査及び維持電極に駆動信号を伝達する走査及び維持駆動ボードを含み、前記プラズマディスプレイパネルと対向しているシャーシーベースを含み、
前記アドレスバッファーボードは、
印刷回路基板と、
前記印刷回路基板の一面に長く形成されて前記アドレス電極に電気的に連結される出力パターンと、
前記印刷回路基板上に形成されて前記出力パターンの一端と電気的に連結されるインダクタと、
前記印刷回路基板上に形成されて前記インダクタと電気的に連結される第１及び第２スイッチング素子と、
前記印刷回路基板上に形成されて前記出力パターンの他端と電気的に連結される第３及び第４スイッチング素子とを含むプラズマディスプレイパネル装置。
【請求項２７】
前記アドレスバッファーボードは、前記印刷回路基板、前記出力パターン、前記インダクタ、前記第１乃至第４スイッチング素子を各々含む複数のボードからなることを特徴とする請求項２６に記載のプラズマディスプレイパネル装置。
【請求項２８】
前記アドレスバッファーボードは、前記印刷回路基板及び前記出力パターンを各々含んで直列に電気的に連結された複数のボードからなり、
前記複数のボードのうちのいずれかのボードは前記インダクタ、前記第１及び第２スイッチング素子をさらに含み、他の一つのボードは、前記第３及び第４スイッチング素子をさらに含むことを特徴とする請求項２６に記載のプラズマディスプレイパネル装置。
【請求項２９】
前記出力パターンと前記アドレス電極を電気的に連結する可撓性回路基板をさらに含むことを特徴とする請求項２６に記載のプラズマディスプレイパネル装置。
【請求項３０】
前記可撓性回路基板に形成されており、前記複数のアドレス電極のうち選択するアドレス電極を決定するアドレスバッファーＩＣをさらに含むことを特徴とする請求項２９に記載のプラズマディスプレイパネル装置。
【請求項３１】
前記アドレスバッファーボードの印刷回路基板に形成されており、前記複数のアドレス電極のうち選択するアドレス電極を決定するアドレスバッファーＩＣをさらに含むことを特徴とする請求項２９に記載のプラズマディスプレイパネル装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネル（ＰＤＰ）に関し、特にアドレシング電圧を印加するためのアドレス駆動回路に関する。
【０００２】
【従来の技術】
最近、液晶表示装置（ＬＣＤ）、電界放出表示装置（ＦＥＤ）、プラズマディスプレイパネルなどの平面表示装置が活発に開発されている。これら平面表示装置の中でプラズマディスプレイパネルは他の平面表示装置に比べて輝度及び発光効率が高く視野角が広いという長所がある。したがって、プラズマディスプレイパネルが４０インチ以上の大型表示装置で従来の陰極線管（ＣＲＴ）を代替する表示装置として脚光を浴びている。
【０００３】
プラズマディスプレイパネルは、気体放電によって生成されたプラズマを利用して文字または映像を表示する平面表示装置であって、その大きさによって数十から数百万個以上の画素がマトリックス形態に配列されている。このようなプラズマディスプレイパネルは印加される駆動電圧波形の形態と放電セルの構造によって直流型と交流型に区分される。
【０００４】
直流型プラズマディスプレイパネルは、電極の放電空間が絶縁されていないまま露出されていて電圧が印加される間に電流が放電空間にそのまま流れ、このために電流制限のための抵抗を作らなければならないという短所がある。反面、交流型プラズマディスプレイパネルでは電極を誘電体層が覆っていて自然なキャパシタンス成分の形成で電流が制限され、放電時イオンの衝撃から電極が保護されるので直流型に比べて寿命が永いという長所がある。
【０００５】
このような交流型プラズマディスプレイパネルにはその一側面に互いに平行な走査電極及び維持電極が形成され、他側面にこれら電極と直交する方向にアドレス電極が形成される。そして、維持電極は各走査電極に対応して形成され、その一端が互いに共通に連結されている。
【０００６】
一般にこのような交流型プラズマディスプレイパネルの駆動方法は、時間的な動作変化で表現すれば、リセット期間、アドレシング期間、維持期間、消去期間からなる。
【０００７】
リセット期間は、セルにアドレシング動作が円滑に行われるようにするために各セルの状態を初期化する期間であり、アドレシング期間は、パネルで点灯されるセルと点灯されないセルを選択するために点灯されるセル（アドレシングされたセル）にアドレス電圧を印加して壁電荷を蓄積する動作を行う期間である。維持期間は、維持放電電圧パルスを印加してアドレシングされたセルに実際に画像を表示するための放電を行う期間であり、消去期間は、セルの壁電荷を減少させて維持放電を終了させる期間である。
【０００８】
この時、走査電極と維持電極の間、アドレス電極が形成された面と走査及び維持電極が形成された面の間の放電空間などは容量性負荷（以下、パネルキャパシターという）として作用するので、パネルにはキャパシタンスが存在する。したがって、アドレシングのための波形を印加するためにはアドレシングのための電力以外に無効電力が必要である。プラズマディスプレイパネルのアドレス駆動回路は、無効電力を回収して再使用する電力回収回路を一般に含む。このような電力回収回路としてＬ．Ｆ．　Ｗｅｂｅｒによって提案された回路（米国特許第４，８６６，３４９号及び第５，０８１，４００号）がある。
【０００９】
しかし、従来の電力回収回路をアドレスバッファーボードに装着して使用する場合に、アドレスバッファーボードの横に長く形成される導電性出力パターンによって寄生インダクタンス成分が形成される。詳しく説明すれば、アドレス駆動ＩＣ一つに全てのアドレス電極を連結することができないので、アドレス電極の駆動のためには複数のアドレス駆動ＩＣが必要である。このような複数のアドレス駆動ＩＣに一つの電力回収回路を使用する場合にはアドレス駆動ＩＣがアドレスバッファーボードと連結される出力パターンで寄生インダクタンス成分が存在する。このような寄生インダクタンス成分によってアドレス駆動波形に激しい歪曲が生じる。つまり、アドレス駆動波形の上昇及び下降区間で寄生インダクタンス成分により好ましくないパルス上昇が発生する。
【００１０】
【発明が解決しようとする課題】
本発明が目的とする技術的課題は、無効電力を回収して再使用する電力回収回路を提供することにある。また、本発明はアドレス駆動回路で存在する寄生インダクタンス成分の影響を最少化することを技術的課題とする。
【００１１】
【課題を解決するための手段】
このような課題を解決するために本発明は、インダクタと寄生インダクタンス成分にエネルギーを蓄積し、このエネルギーとＬＣ共振を利用してパネルキャパシターを充電または放電させる。
【００１２】
本発明によるプラズマディスプレイパネルの駆動装置は、導電パターンの一端に電気的に連結されたインダクタを含む。第１及び第２スイッチング素子がインダクタに電気的に連結されて、パネルキャパシターが第１電圧で充電及び第２電圧で放電されるように各々動作する。第３スイッチング素子が導電パターンの他端と第１電圧を供給する第１電源の間に連結されて、導電パターン及びインダクタに第１方向の電流が流れるように動作する。第４スイッチング素子が導電パターンの他端と第２電圧を供給する第２電源の間に連結されて、インダクタ及び導電パターンに第１方向と反対方向である第２方向の電流が流れるように動作する。そして、電源線が第１及び第２スイッチング素子に連結され、第１及び第２電圧の間の大きさを有する電圧を供給する。この時、第１方向の電流が流れる間にインダクタとパネルキャパシターの共振によりパネルキャパシターが第２電圧で放電され、第２方向の電流が流れる間にインダクタとパネルキャパシターの共振によりパネルキャパシターが第１電圧で充電される。
【００１３】
本発明の他の特徴によるプラズマディスプレイパネルの駆動装置は、第１及び第２電圧の間の大きさを有する電圧を供給する電源線と導電パターンの一端に電気的に連結されるインダクタを含む。導電パターンの他端が第２電源に電気的に連結されてインダクタと導電パターンに第１方向の電流が流れるように形成される第１電流経路が形成される。第１方向の電流が流れる間に第２電流経路が形成されて、インダクタと前記パネルキャパシターの間に共振が発生してパネルキャパシターが第１電圧で充電される。パネルキャパシターが第１電圧に維持される状態で第３電流経路が形成されて、インダクタ及び導電パターンに残っている第１方向の電流が回収される。次に、導電パターンの他端が第１電源に電気的に連結されて導電パターンとインダクタに第１方向と反対方向である第２方向の電流が流れるように第４電流経路が形成される。第２方向の電流が流れる間に第５電流経路が形成されて、インダクタとパネルキャパシターの間に共振が発生してパネルキャパシターが第２電圧で放電される。そして、パネルキャパシターが第２電圧に維持される状態で第６電流経路が形成されて、インダクタ及び導電パターンに残っている第２方向の電流が回収される。
【００１４】
本発明によるプラズマディスプレイパネルの駆動方法によれば、導電パターンと導電パターンの一端に電気的に連結されたインダクタに第１方向の電流が注入される。導電パターンとインダクタに第１方向の電流が流れる間にパネルキャパシターとインダクタの間に共振を発生させてパネルキャパシターを第１電圧まで充電する。パネルキャパシターを第１電圧に維持しながらインダクタ及び導電パターンに残っている電流を回収する。そして、インダクタと導電パターンに第１方向と反対方向である第２方向の電流を注入する。インダクタと導電パターンに第２方向の電流が流れる間にパネルキャパシターとインダクタの間に共振を発生させてパネルキャパシターを第２電圧まで放電する。パネルキャパシターを第２電圧に維持しながらインダクタ及び導電パターンに残っている電流を回収する。
【００１５】
本発明によるプラズマディスプレイパネル装置は、プラズマパネルと走査、維持及びアドレス電極に駆動信号を供給する駆動回路を含む。駆動回路は、長く形成されてアドレス、走査及び維持電極のうちのいずれかの電極に電気的に連結される導電パターンと導電パターンの一端に電気的に連結されるインダクタを含む。そして、第１電流注入手段が導電パターンの他端に連結されてパネルキャパシターを第１電圧に維持しながら、インダクタと導電パターンに第１方向の電流を注入する。第１電流注入手段によってインダクタと導電パターンに第１方向の電流が流れる間に、放電手段はインダクタとパネルキャパシターの間に共振を発生させてパネルキャパシターを第２電圧まで放電する。第２電流注入手段が導電パターンの他端に連結されてパネルキャパシターを第２電圧に維持しながら、インダクタと導電パターンに第１方向と反対方向である第２方向の電流を注入する。そして、第２電流注入手段によってインダクタと導電パターンに第２方向の電流が流れる間に、充電手段がインダクタとパネルキャパシターの間に共振を発生させてパネルキャパシターを第１電圧まで充電する。
【００１６】
本発明によるプラズマディスプレイパネル装置はプラズマパネルとこれに対向するシャーシーベースからなる。プラズマパネルは第１基板、第１基板上に形成されている複数のアドレス電極、第１基板と対向している第２基板、そして第２基板上に互いに対をなして平行に形成されている複数の走査及び維持電極を含む。シャーシーベースはアドレス電極に駆動信号を伝達するアドレスバッファーボード、そして走査及び維持電極に駆動信号を伝達する走査及び維持駆動ボードを含む。
【００１７】
アドレスバッファーボードは、印刷回路基板の一面に出力パターンが長く形成されてアドレス電極に電気的に連結される。インダクタは、印刷回路基板上に形成され、出力パターンの一端と電気的に連結される。第１及び第２スイッチング素子は、印刷回路基板上に形成されてインダクタと電気的に連結され、第３及び第４スイッチング素子は、出力パターンの他端と電気的に連結される。
【００１８】
本発明によるプラズマディスプレイパネルの駆動装置及び方法またはプラズマディスプレイパネル装置で、第１及び第２方向の電流は、フリーフィーリング電流を含むのが好ましい。または第１及び第２方向の電流は、電圧差によって形成される電流を含むのが好ましい。また、第１及び第２方向の電流は、フリーフィーリング電流及び電圧差によって形成される電流を全て含むことができる。
【００１９】
また、インダクタとパネルキャパシターの間で共振が発生する場合に、導電パターンに存在する寄生インダクタンス成分とパネルキャパシターの間でも共振が発生され得る。
【００２０】
【発明の実施の形態】
以下、添付した図面を参照して本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異なる形態に実現することができ、ここで説明する実施例に限定されるものではない。
【００２１】
次に、本発明の実施例によるプラズマディスプレイパネル及びその駆動装置と駆動方法について図面を参照して詳細に説明する。
【００２２】
まず、本発明の実施例によるプラズマディスプレイパネル装置の概略的な構造について図１乃至図３を参照して詳しく説明する。図１は、本発明の実施例によるプラズマディスプレイパネル装置の分解斜視図であり、図２は、本発明の実施例によるプラズマパネルの概略的な平面図である。図３は、本発明の実施例によるシャーシーベースの概略的な平面図である。
【００２３】
図１に示したように、プラズマディスプレイパネル装置は、プラズマパネル１０、シャーシーベース２０、前面ケース３０及び後面ケース４０を含む。シャーシーベース２０は、プラズマパネル１０で映像が表示される面の反対側に配置されてプラズマパネル１０と結合される。前面及び後面ケース３０、４０は、プラズマパネル１０の前面及びシャーシーベース２０の後面に各々配置されて、プラズマパネル１０及びシャーシーベース２０と結合されてプラズマディスプレイパネル装置を形成する。
【００２４】
図２を見ると、プラズマパネル１０は、列方向に配列されている複数のアドレス電極（Ａ１−Ａｍ）、そして行方向にジグザグに配列されている複数の走査電極（Ｙ１−Ｙｎ）及び複数の維持電極（Ｘ１−Ｘｎ）を含む。維持電極（Ｘ１−Ｘｎ）は各走査電極（Ｙ１−Ｙｎ）に対応して形成され、一般にその一端が互いに共通に連結されている。そしてプラズマパネル１０は、維持及び走査電極（Ｘ１−Ｘｎ、Ｙ１−Ｙｎ）が配列されたガラス基板とアドレス電極（Ａ１−Ａｍ）が配列されたガラス基板を含む。二つのガラス基板は、走査電極（Ｙ１−Ｙｎ）とアドレス電極（Ａ１−Ａｍ）及び維持電極（Ｘ１−Ｘｎ）とアドレス電極（Ａ１−Ａｍ）が各々直交するように放電空間を隔てて対向して配置されている。この時、アドレス電極（Ａ１−Ａｍ）と維持及び走査電極（Ｘ１−Ｘｎ、Ｙ１−Ｙｎ）の交差部にある放電空間が放電セル１１を形成する。
【００２５】
図３に示したように、シャーシーベース２０にはプラズマパネル１０の駆動に必要なボード１００〜６００が形成されている。アドレスバッファーボード１００は、シャーシーベース２０の上部及び下部に各々形成されており、単一ボードからなってもよく、複数のボードからなってもよい。図３ではデュアル駆動をするプラズマディスプレイパネル装置を例として説明しているが、シングル駆動の場合にアドレスバッファーボード１００は、シャーシーベース２０の上部及び下部のいずれかに配置される。このようなアドレスバッファーボード１００は、画像処理及びロジックボード５００からアドレス駆動制御信号を受信して表示しようとする放電セルを選択するための電圧を各アドレス電極（Ａ１−Ａｍ）に印加する。
【００２６】
走査及び維持駆動ボード２００、３００は、各々シャーシーベース２０の左側及び右側に配置されており、走査ボード２００は、スキャンバッファーボード４００を経て走査電極（Ｙ１−Ｙｎ）に電気的に連結されている。スキャンバッファーボード４００は走査電極（Ｙ１−Ｙｎ）のスキャンに必要な動作をする。走査及び維持駆動ボード２００、３００は、画像処理及びロジックボード５００から維持放電信号を受信して走査及び維持電極（Ｙ１−Ｙｎ、Ｘ１−Ｘｎ）に維持放電パルスを交互に入力する。その後、入力された維持放電パルスによって選択された放電セルで維持放電が起こる。そして図３では走査及び維持駆動ボード２００、３００を分離して説明したが、二つのボード２００、３００は、一つのボードに形成することができ、また、スキャンバッファーボード４００も駆動ボード２００と一体に形成することができる。
【００２７】
画像処理及びロジックボード５００は、外部から映像信号を受信してアドレス駆動制御信号と維持放電信号を生成して各々アドレスバッファーボード１００と走査及び維持駆動ボード２００、３００に印加する。電源ボード６００は、プラズマディスプレイパネル装置の駆動に必要な電源を供給する。画像処理及びロジックボード５００と電源ボード６００は、シャーシーベース２０の中央に配置される。
【００２８】
以下、アドレスバッファーボード１００に含まれるアドレス駆動回路１１０の構造及び動作について図４、図５、図６ａ乃至図６ｆを参照して詳しく説明する。
【００２９】
図４は、本発明の実施例によるアドレス駆動回路の概略的な回路図であり、図５は、本発明の実施例によるアドレス駆動回路の駆動タイミング図である。図６Ａ乃至図６Ｈは、本発明の実施例によるアドレス駆動回路で各モードの電流経路を示す図面である。
【００３０】
アドレス駆動回路１１０は、複数のアドレスバッファーＩＣを通じてアドレス電極（Ａ１−Ａｍ）に連結されており、このようなアドレスバッファーＩＣがアドレスバッファーボード１００と連結される導電性出力パターン１１６が寄生インダクタンス成分として作用する。そしてプラズマパネル１０に形成されているアドレス電極（Ａ１−Ａｍ）は、他の電極（Ｘ１−Ｘｎ、Ｙ１−Ｙｎ）と共に容量性負荷として作用し、このような容量性負荷を一般にパネルキャパシターで表示する。この時、アドレスバッファーＩＣによって選択された放電セルにだけアドレス駆動回路１１０でアドレシングのための電圧を印加する。
【００３１】
図４では説明の便宜のためにアドレスバッファーＩＣは示さず、アドレシング電圧（Ｖａ）が印加されるパネルキャパシターを２つと仮定して寄生インダクタンス成分を等価的に寄生インダクタ（Ｌｐ１−Ｌｐ３）で示して説明する。そしてアドレシング電圧（Ｖａ）が印加されるパネルキャパシターの他側端子にはパネルキャパシター両端電圧が放電セルを選択することができる程度の電圧が印加されるが、図４ではこの電圧を接地電圧（０Ｖ）と仮定して説明する。
【００３２】
図４に示したように、アドレス駆動回路１１０は、寄生インダクタ（Ｌｐ１−Ｌｐ３）を隔てて連結された共振回路部１１２と出力回路部１１４を含む。寄生インダクタ（Ｌｐ１、Ｌｐ２）の接点と接地端（Ｏ）の間及び寄生インダクタ（Ｌｐ２、Ｌｐ３）の接点と接地端（Ｏ）の間には各々パネルキャパシター（Ｃｐ１、Ｃｐ２）が連結されている。そして寄生インダクタ（Ｌｐ１−Ｌｐ３）の接点とアドレシング電圧（Ｖａ）を供給する電源（ＶＡ）の間には各々クランピングダイオード（Ｄｃ１、Ｄｃ２）が形成され得る。このクランピングダイオード（Ｄｃ１、Ｄｃ２）は実際の回路でパネルキャパシター（Ｃｐ１、Ｃｐ２）の電圧がアドレシング電圧（Ｖａ）を越える場合を防止する役割を果たす。
【００３３】
共振回路部１１２は、電力回収用キャパシター（Ｃｒ）、スイッチング素子（Ａｒ、Ａｆ）、インダクタ（Ｌ）及びフリーフィーリングダイオード（Ｄｆ１、Ｄｆ２）を含み、出力回路部１１４は、スイッチング素子（Ａａ、Ａｇ）を含む。この時、フリーフィーリング電流が電源（ＶＡ）または接地端（Ｏ）に流れることを可能にする他の能動素子をフリーフィーリングダイオード（Ｄｆ１、Ｄｆ２）の代りに用いることができる。また、図４ではスイッチング素子（Ａｒ、Ａｆ、Ａａ、Ａｇ）をＭＯＳＦＥＴで表示したが、これに限定されず、同一または類似な機能を行うならば、いかなるスイッチング素子を使用しても関係ない。そしてスイッチング素子（Ａｒ、Ａｆ、Ａａ、Ａｇ）は、半導体集積回路のｐｎ接合分離構造のようなボディーダイオードを有するのが好ましい。
【００３４】
共振回路部１１２で、インダクタ（Ｌ）は寄生インダクタ（Ｌｐ１）に連結されており、フリーフィーリングダイオード（Ｄｆ１、Ｄｆ２）はインダクタ（Ｌ）と電源（ＶＡ）の間及びインダクタ（Ｌ）と接地端（Ｏ）の間に各々連結されている。スイッチング素子（Ａｒ、Ａｆ）はインダクタ（Ｌ）と電力回収用キャパシター（Ｃｒ）の間に並列に連結され、キャパシター（Ｃｒ）は接地端（Ｏ）に連結されている。電力回収用キャパシター（Ｃｒ）はアドレシング電圧（Ｖａ）の大略半分（Ｖａ／２）に該当する電圧を供給する電源として作用する。そしてインダクタ（Ｌ）と電力回収用キャパシター（Ｃｒ）の間にはスイッチング素子（Ａｒ、Ａｆ）のボディーダイオードを通じて流れることができる電流を遮断するためのダイオード（Ｄ１、Ｄ２）が追加的に形成できる。このようなスイッチング素子（Ａｒ、Ａｆ）はパネルキャパシター（Ｃｐ１、Ｃｐ２）を充電及び放電させるための充電及び放電手段として作用する。
【００３５】
出力回路部１１４で、スイッチング素子（Ａａ、Ａｇ）は電源（ＶＡ）と接地端（Ｏ）の間に直列に連結され、その接点が寄生インダクタ（Ｌｐ３）に連結される。スイッチング素子（Ａａ、Ａｇ）はパネルキャパシター（Ｃｐ１、Ｃｐ２）を充電及び放電させる前にインダクタ（Ｌ）及び寄生インダクタ（Ｌｐ１−Ｌｐ３）に予め電流を注入するための電流注入手段として作用する。
【００３６】
次に、図５、図６Ａ乃至６Ｈを参照して本発明の実施例によるアドレス駆動回路１１０の時系列的動作変化を説明する。ここで、変化は８個のモード（Ｍ１−Ｍ８）で一巡し、全ての変化はスイッチング素子（Ａｒ、Ａｆ、Ａａ、Ａｇ）の操作によって生じる。以下でＬＣ共振と称している現象は連続的発進ではなく、スイッチング素子（Ａｒ、Ａｆ）のターンオン時に生じるインダクタ（Ｌ）とパネルキャパシター（Ｃｐ１、Ｃｐ２）の組み合わせによる電圧及び電流の変化現象である。そしてパネルキャパシター（Ｃｐ１、Ｃｐ２）の電圧（Ｖｐ１、Ｖｐ２）は寄生インダクタ（Ｌｐ２）の影響による差を除けば類似な出力波形を有するので、図５ではパネルキャパシター（Ｃｐ１）の電圧（Ｖｐ１）だけを代表として表現する。
【００３７】
本発明の実施例による動作を行う前に電力回収用キャパシター（Ｃｒ）には大略アドレシング電圧（Ｖａ）の半分に該当する電圧（Ｖａ／２）が充電されており、スイッチング素子（Ａｇ）がターンオンしてフリーフィーリングダイオード（Ｄｆ２）、インダクタ（Ｌ）、寄生インダクタ（Ｌｐ１−Ｌｐ３）及びスイッチング素子（Ａｇ）の経路に沿ってフリーフィーリング電流が流れていることとする。そしてパネルキャパシター（Ｃｐ１、Ｃｐ２）の電圧は０Ｖに維持されていることとする。
【００３８】
図５に示したように、モード１（Ｍ１）ではスイッチング素子（Ａｇ）がターンオンされた状態でスイッチング素子（Ａｒ）がターンオンされる。次に、図６Ａに示したように電力回収用キャパシター（Ｃｒ）、スイッチング素子（Ａｒ）、ダイオード（Ｄ１）、インダクタ（Ｌ）、寄生インダクタ（Ｌｐ１−Ｌｐ３）、スイッチング素子（Ａｇ）及び接地端（Ｏ）で電流経路が形成されてインダクタ（Ｌ）及び寄生インダクタ（Ｌｐ１−Ｌｐ３）に電流が注入される。特に、この電流はモード１（Ｍ１）の前にフリーフィーリング電流が流れている状態で注入されるので、インダクタ（Ｌ）に流れる電流（ＩＬ）は一定の値で線形的に増加する。
【００３９】
次に、モード２（Ｍ２）ではスイッチング素子（Ａｇ）がターンオフされる。次に、図６Ｂに示したように電力回収用キャパシター（Ｃｒ）、スイッチング素子（Ａｒ）、ダイオード（Ｄ１）、インダクタ（Ｌ）及び寄生インダクタ（Ｌｐ１）を経てパネルキャパシター（Ｃｐ１）または寄生インダクタ（Ｌｐ２）及びパネルキャパシター（Ｃｐ２）に電流経路が形成されてＬＣ共振が発生する。この時、インダクタ（Ｌ）及び寄生インダクタ（Ｌｐ１、Ｌｐ２）に一定量の電流が流れている状態でＬＣ共振電流が流れるので、パネルキャパシター（Ｃｐ１、Ｃｐ２）は短時間に充電される。また、寄生インダクタ（Ｌｐ１、Ｌｐ２）にも予め電流を注入した状態で寄生インダクタ（Ｌｐ１、Ｌｐ２）もＬＣ共振に利用するので、従来技術のような好ましくないパルス上昇が発生しない。パネルキャパシターの電圧（Ｖｐ１、Ｖｐ２）はスイッチング素子（Ａａ）のボディーダイオードまたはクランピングダイオード（Ｄｃ１、Ｄｃ２）によってアドレシング電圧（Ｖａ）以上は増加しない。そして寄生インダクタ（Ｌｐ３）に注入された電流はスイッチング素子（Ａａ）のボディーダイオードを通じて電源（ＶＡ）に回収される。
【００４０】
モード３（Ｍ３）ではパネルキャパシター（Ｃｐ１、Ｃｐ２）の電圧（Ｖｐ１、Ｖｐ２）がアドレシング電圧（Ｖａ）まで増加すれば、スイッチング素子（Ａａ）がターンオンされる。図６Ｃに示したように、パネルキャパシターの電圧（Ｖｐ１、Ｖｐ２）は各々アドレシング電圧（Ｖａ）に維持され、インダクタ（Ｌ）に流れた電流（ＩＬ）は寄生インダクタ（Ｌｐ１−Ｌｐ３）及びスイッチング素子（Ａａ）のボディーダイオードに沿って電源（ＶＡ）に回収される。
【００４１】
そしてモード４（Ｍ４）では図５に示したようにインダクタ（Ｌ）に流れた電流（ＩＬ）が回収された時、スイッチング素子（Ａｒ）がターンオフされる。以下、図６Ｄに示したようにインダクタ（Ｌ）及び寄生インダクタ（Ｌｐ１−Ｌｐ３）にはモード１乃至３（Ｍ１〜Ｍ３）での電流方向と反対方向にフリーフィーリング電流が生成され、フリーフィーリングダイオード（Ｄｆ１）を経て電源（ＶＡ）側に流れる。このフリーフィーリング電流によってインダクタ（Ｌ）及び寄生インダクタ（Ｌｐ１−Ｌｐ３）には電流が注入される。
【００４２】
モード５（Ｍ５）ではスイッチング素子（Ａａ）がターンオンされた状態でスイッチング素子（Ａｆ）がターンオンされる。次に、図６Ｅに示したように電源（ＶＡ）、スイッチング素子（Ａａ）、寄生インダクタ（Ｌｐ３、Ｌｐ２、Ｌｐ１）、インダクタ（Ｌ）、ダイオード（Ｄ２）、スイッチング素子（Ａｒ）及び電力回収用キャパシター（Ｃｒ）に電流経路が形成され、インダクタ（Ｌ）及び寄生インダクタ（Ｌｐ１−Ｌｐ３）にモード１（Ｍ１）での電流に対して反対方向の電流が注入される。特に、この電流はフリーフィーリング電流が流れている状態で注入されるので、インダクタ（Ｌ）に流れる電流（ＩＬ）の大きさは一定の値で線形的に増加する。
【００４３】
次に、モード６（Ｍ６）ではパネルキャパシター（Ｃｐ１、Ｃｐ２）を放電させるためにスイッチング素子（Ａａ）がターンオフされる。次に、図６ｆに示したようにパネルキャパシター（Ｃｐ１、Ｃｐ２）とインダクタ（Ｌ）及び寄生インダクタ（Ｌｐ１及び／またはＬｐ２）によって形成されるＬＣ共振により、パネルキャパシター（Ｃｐ１、Ｃｐ２）に充電された電力は寄生インダクタ（Ｌｐ１）、インダクタ（Ｌ）、ダイオード（Ｄ２）及びスイッチング素子（Ａｆ）を経て電力回収用キャパシター（Ｃｒ）に回収される。この時、モード２（Ｍ２）で説明したように、インダクタ（Ｌ）及び寄生インダクタ（Ｌｐ１、Ｌｐ２）に一定量の電流が流れている状態でＬＣ共振電流が流れるので、パネルキャパシター（Ｃｐ１、Ｃｐ２）は短時間に放電される。また、寄生インダクタ（Ｌｐ１、Ｌｐ２）にも予め電流を注入した状態で寄生インダクタ（Ｌｐ１、Ｌｐ２）もＬＣ共振に利用するので、従来技術のような好ましくないパルス上昇が発生しない。
【００４４】
次に、モード７（Ｍ７）ではパネルキャパシター（Ｃｐ１、Ｃｐ２）の電圧（Ｖｐ１、Ｖｐ２）が０Ｖまで放電された時、スイッチング素子（Ａｇ）がターンオンされる。図６Ｇに示したように接地端（Ｏ）によってパネルキャパシターの電圧（Ｖｐ１、Ｖｐ２）は０Ｖを維持する。そしてインダクタ（Ｌ）に流れた電流（ＩＬ）はスイッチング素子（Ａｇ）のボディーダイオード、寄生インダクタ（Ｌｐ３、Ｌｐ２、Ｌｐ１）、インダクタ（Ｌ）、ダイオード（Ｄ２）及びスイッチング素子（Ａｆ）で形成される経路を通じて電力回収用キャパシター（Ｃｒ）に回収される。
【００４５】
図５及び図６Ｈを見れば、モード８（Ｍ８）ではインダクタ（Ｌ）に流れた電流（ＩＬ）が回収された時、スイッチング素子（Ａｆ）がターンオフされる。その次、フリーフィーリングダイオード（Ｄｆ２）、インダクタ（Ｌ）、寄生インダクタ（Ｌｐ１−Ｌｐ３）及びスイッチング素子（Ａｇ）を通じてフリーフィーリング電流が形成される。つまり、モード４乃至モード７（Ｍ４−Ｍ７）での電流方向に対して反対方向にフリーフィーリング電流が生成され、このフリーフィーリング電流によってインダクタ（Ｌ）及び寄生インダクタ（Ｌｐ１−Ｌｐ３）に電流が注入される。
【００４６】
次に、モード１（Ｍ１）からの過程が繰り返されて放電セルを選択するためのアドレス駆動波形を連続的に生成することができる。
【００４７】
以上説明したように、本発明の実施例ではインダクタと出力パターンに形成される寄生インダクタンス成分に予め電流を注入し、電流が注入された状態でインダクタと寄生インダクタンス成分をＬＣ共振に使用する。したがって、寄生インダクタンス成分によってパネルキャパシターが充電または放電される時に発生した上昇パルスを除去することができる。また、予め電流が注入された状態でＬＣ共振が発生するので充電または放電時間、つまり、パネルキャパシター電圧の上昇及び下降時間を減らすことができる。
【００４８】
本発明の実施例では電流が回収された後に発生するフリーフィーリング電流及び電源（ＶＡ）または接地端とキャパシターの電圧差で発生する電流を全て利用してインダクタと寄生インダクタに電流を注入した。これとは異なって、これらのうちいずれか一つだけを利用することができ、以下ではこのような実施例について図７乃至図９を参照して詳しく説明する。
【００４９】
図７及び図９は、各々本発明の他の実施例によるアドレス駆動回路の駆動タイミング図であり、図８は、本発明の他の実施例によるアドレス駆動回路の概略的な回路図である。
【００５０】
図７を見れば、本発明の他の実施例による駆動タイミングはモード１及び５（Ｍ１、Ｍ５）の過程が省略された点を除けば図５に示した駆動タイミングと同一である。詳しく説明すれば、モード４及び８（Ｍ４、Ｍ８）で生成されるフリーフィーリング電流のみをインダクタと寄生インダクタに電流を注入し、このフリーフィーリング電流が流れる状態でＬＣ共振を発生させてパネルキャパシター（Ｃｐ１、Ｃｐ２）を充電または放電させる。
【００５１】
図８及び図９に示した実施例ではフリーフィーリング電流を活用せず、電源（ＶＡ）または接地端と電力回収用キャパシター（Ｃｒ）の電圧差で発生する電流のみをインダクタ及び寄生インダクタに注入する。したがって、図８に示したように、この実施例によるアドレス駆動回路ではフリーフィーリングダイオード（Ｄｆ１、Ｄｆ２）を除くことができる。そして図９に示したようにこの実施例による駆動タイミングはインダクタ（Ｌ）にフリーフィーリング電流が流れない点を除けば図５の駆動タイミングと同一である。
【００５２】
次に、本発明の実施例によるアドレス駆動回路１１０を実装しているアドレスバッファーボード１００の構造について図１０及び図１１を参照して詳しく説明する。
【００５３】
図１０及び図１１は、各々本発明の実施例によるアドレスバッファーボードの概略的な平面図である。
【００５４】
図１０に示したように、インダクタ（Ｌ）がアドレスバッファーボード１００の印刷回路基板１２０の左側に配置されており、スイッチング素子（Ａｒ、Ａｆ）がインダクタの右側に配置されてインダクタ（Ｌ）に連結されている。インダクタ（Ｌ）は印刷回路基板１２０に形成されている出力パターン１２１を経てスイッチング素子（Ａａ、Ａｇ）に連結されている。スイッチング素子（Ａｒ、Ａｆ）及びスイッチング素子（Ａａ、Ａｇ）を各々駆動する駆動部１２２、１２３がこれらスイッチング素子周辺に形成される。出力パターン１２１は、印刷回路基板１２０で横方向に長く形成されており、このような出力パターンが実際回路で寄生インダクタ（Ｌｐ１−Ｌｐ３）として作用する。このような出力パターン１２１は、一般に印刷回路基板１２０の後面に形成されるが、図１０では説明の便宜上印刷回路基板の上面に表示した。
【００５５】
可撓性回路基板（ＦＰＣ、ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔ）１２４がアドレスバッファーボード１００の印刷回路基板１２０に接着されて電気的に連結されており、また、アドレス電極（Ａ１−Ａｍ）にも電気的に連結されている。そして可撓性回路基板１２４には前述したアドレスバッファーＩＣがチップなどの形態で装着されており、これをＣＯＦ（ｃｈｉｐ　ｏｎ　ｆｌｅｘｉｂｌｅ　ｂｏａｒｄ）方式という。これとは異なって、アドレスバッファーＩＣはアドレスバッファーボード１００の印刷回路基板に直接装着されることができ、これをＣＯＢ（ｃｈｉｐ　ｏｎ　ｂｏａｒｄ）方式という。
【００５６】
図１０ではインダクタ（Ｌ）がアドレスバッファーボード１００の左側に形成される場合を例として説明したが、これとは異なってインダクタ（Ｌ）はアドレスバッファーボード１００の右側に形成されることができる。この時の回路配置は図１０と反対の構造を有するので詳細な説明を省略する。そして、シャーシーベース２０の上側または下側に配置されるアドレスバッファーボード１００は、前述したように一つのボードまたは複数のボードに形成することができる。
【００５７】
複数のアドレスバッファーボード１００が形成されている場合には、アドレス駆動回路１１０がそれぞれのアドレスバッファーボード１００に装着できる。これとは異なって、図１１に示したように複数のアドレスバッファーボード１００のうち左側に位置するアドレスバッファーボード１００ａにインダクタ（Ｌ）とスイッチング素子（Ａｒ、Ａｆ）を形成して右側に位置するアドレスバッファーボード１００ｃにスイッチング素子（Ａａ、Ａｇ）を形成することができる。そしてアドレスバッファーボード１００ａ、１００ｂの出力パターン１２１ａ、１２１ｂの間及びアドレスバッファーボード１００ｂ、１００ｃの出力パターン１２１ｂ、１２１ｃの間を各々コネクタ１２６ａ、１２６ｂなどで電気的に連結して用いることができる。このようにすれば、インダクタ（Ｌ）はアドレスバッファーボード１００ａ−１００ｃの出力パターン１２１ａ−１２１ｃを経てスイッチング素子（Ａａ、Ａｇ）に連結される。
【００５８】
また、デュアル駆動の場合には上部及び下部のアドレスバッファーボード１００に各々別途のアドレス駆動回路１１０を装着することができる。これとは異なって、上部または下部のアドレスバッファーボード１００のうちのいずれか一つのボード１００にインダクタ（Ｌ）とスイッチング素子（Ａｒ、Ａｆ）を装着し、他の一つのボード１００にスイッチング素子（Ａａ、Ａｇ）を装着してこれらの間を連結することができる。この時、前述したようにインダクタ（Ｌ）が上部及び下部アドレスバッファーボード１００の出力パターンを経てスイッチング素子（Ａａ、Ａｇ）に連結されるようにインダクタ（Ｌ）とスイッチング素子（Ａｒ、Ａｆ、Ａａ、Ａｇ）を配置する。
【００５９】
図１０及び図１１で説明したように、インダクタ（Ｌ）とスイッチング素子（Ａｒ、Ａｆ、Ａａ、Ａｇ）をアドレスバッファーボード１００に配置すれば、インダクタ（Ｌ）に電流が注入される場合に出力パターン１２１に形成される寄生インダクタ（Ｌｐ１−Ｌｐ３）にも電流が注入される。
【００６０】
本発明の実施例ではアドレスバッファーボードについて説明したが、本発明はアドレスバッファーボードの他に走査及び維持電極に連結される走査及び維持駆動ボードに形成される出力パターンにも適用することができる。
【００６１】
【発明の効果】
以上説明したように本発明によれば、アドレス駆動ＩＣの間の経路で発生する寄生インダクタンス成分の影響を最少化することができる。また、予め電流が注入された状態でＬＣ共振が発生するので充電または放電時間を減らすことができる。
【００６２】
以上で本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。
【図面の簡単な説明】
【図１】本発明の実施例によるプラズマディスプレイパネル装置の分解斜視図である。
【図２】本発明の実施例によるプラズマパネルの概略的な平面図である。
【図３】本発明の実施例によるシャーシーベースの概略的な平面図である。
【図４】本発明の実施例によるアドレス駆動回路の概略的な回路図である。
【図５】本発明の実施例によるアドレス駆動回路の駆動タイミング図である。
【図６Ａ】本発明の実施例によるアドレス駆動回路で各モードの電流経路を示す図面である。
【図６Ｂ】本発明の実施例によるアドレス駆動回路で各モードの電流経路を示す図面である。
【図６Ｃ】本発明の実施例によるアドレス駆動回路で各モードの電流経路を示す図面である。
【図６Ｄ】本発明の実施例によるアドレス駆動回路で各モードの電流経路を示す図面である。
【図６Ｅ】本発明の実施例によるアドレス駆動回路で各モードの電流経路を示す図面である。
【図６Ｆ】本発明の実施例によるアドレス駆動回路で各モードの電流経路を示す図面である。
【図６Ｇ】本発明の実施例によるアドレス駆動回路で各モードの電流経路を示す図面である。
【図６Ｈ】本発明の実施例によるアドレス駆動回路で各モードの電流経路を示す図面である。
【図７】各々本発明の他の実施例によるアドレス駆動回路の駆動タイミング図である。
【図８】本発明の他の実施例によるアドレス駆動回路の概略的な回路図である。
【図９】各々本発明の他の実施例によるアドレス駆動回路の駆動タイミング図である。
【図１０】各々本発明の実施例によるアドレスバッファーボードの概略的な平面図である。
【図１１】各々本発明の実施例によるアドレスバッファーボードの概略的な平面図である。
【符号の説明】
１０　　プラズマパネル
２０　　シャーシーベース
３０　　前面ケース
４０　　後面ケース
１００　アドレスバッファーボード
１００ａ、１００ｂ　アドレスバッファーボード
１１０　アドレス駆動回路
１１２　共振回路部
１１４　出力回路部
１２０　印刷回路基板
１２１　出力パターン
１２１ｂ、１２１ｃ　出力パターン
２００　走査ボード
３００　維持駆動ボード
４００　スキャンバッファーボード
５００　ロジックボード
Ａ１−Ａｍ　アドレス電極
Ａａ、Ａｇ、Ａｒ、Ａｆ　スイッチング素子
Ｃｒ　電力回収用キャパシター
Ｃｐ１、Ｃｐ２　パネルキャパシター
Ｄｃ１、Ｄｃ２　クランピングダイオード
Ｄｆ１、Ｄｆ２　フリーフィーリングダイオード
Ｌ　　インダクタ
Ｌｐ１、Ｌｐ２　寄生インダクタ
Ｏ　　接地端
Ｙ１−Ｙｎ　　走査電極
Ｘ１−Ｘｎ　　維持電極
【図１】
2004102233.tif 000003
【図２】
2004102233.tif 000004
【図３】
2004102233.tif 000005
【図４】
2004102233.tif 000006
【図５】
2004102233.tif 000007
【図６Ａ】
2004102233.tif 000008
【図６Ｂ】
2004102233.tif 000009
【図６Ｃ】
2004102233.tif 000010
【図６Ｄ】
2004102233.tif 000011
【図６Ｅ】
2004102233.tif 000012
【図６Ｆ】
2004102233.tif 000013
【図６Ｇ】
2004102233.tif 000014
【図６Ｈ】
2004102233.tif 000015
【図７】
2004102233.tif 000016
【図８】
2004102233.tif 000017
【図９】
2004102233.tif 000018
【図１０】
2004102233.tif 000019
【図１１】
2004102233.tif 000020