(57)【要約】【課題】製造条件の設定が容易で、工程中にレジストマスクパターンが倒れることもなく配線等を微細加工できる半導体装置の製造を提供する。【解決手段】半導体基板上に導電層３を形成する工程と、導電層３上に導電層３に対しエッチング選択比の高い中間層４を形成する工程と、中間層４上にフォトレジストからなるレジストマスクパターン６を形成する工程と、レジストマスクパターン６に従い中間層４をエッチングする工程と、中間層４上のレジストマスクパターン６を除去する工程と、中間層４をさらに等方的にエッチングすることによりシュリンクさせる工程と、シュリンク後の中間層４をマスクとして、導電層３をエッチングする工程とを備える半導体装置の製造方法。【選択図】          図１
2004235297.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に導電層を形成する工程と、
（ｂ）前記導電層上に前記導電層に対しエッチング選択比の高い中間層を形成する工程と、
（ｃ）前記中間層上にフォトレジストからなるレジストマスクパターンを形成する工程と、
（ｄ）前記レジストマスクパターンに従い前記中間層をエッチングする工程と、
（ｅ）前記中間層上の前記レジストマスクパターンを除去する工程と、
（ｆ）前記中間層をさらに等方的にエッチングすることによりシュリンクさせる工程と、
（ｇ）シュリンク後の前記中間層をマスクとして、前記導電層をエッチングする工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法であって、
工程（ｂ）で形成される前記中間層の材質は、窒化シリコン又は酸化シリコンであることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は請求項２に記載の半導体装置の製造方法であって、
工程（ｆ）において前記中間層をフッ化水素水溶液でウエットエッチングすることにより、前記中間層をシュリンクさせることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１又は請求項２に記載の半導体装置の製造方法であって、
工程（ｆ）において前記中間層をＣＦ４／Ａｒガス系、ＳＦ６ガス系又はＮＦ３ガス系でドライエッチングすることにより、前記中間層をシュリンクさせることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係る発明であって、特に、微細パターンの配線や電極等を形成することができる半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置において高集積化が進んでいる。特に、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）においては高集積化が顕著である。この半導体装置の高集積化には、配線等の微細加工が重要な技術的要素となる。一般的に、配線等の微細加工は写真製版技術により行われていた。しかし、現在使用されている露光装置などの限界により、写真製版技術だけでは更なる微細な配線パターンを得ることができない。
【０００３】
そこで、写真製版技術を用いると共に、レジストマスクパターンをシュリンクさせることで、もとのレジストマスクパターンよりも微細な配線パターンを得ることができる。しかし、レジストマスクパターンを等方性エッチングによりシュリンクさせると、レジストマスクパターンの膜厚が薄膜化する。そのため、配線パターンとなる導電層を異方性エッチングする際に、レジストマスクパターンに対するエッチング選択比を確保することができずに配線の肩部が局所的にエッチングされてしまう問題があった。
【０００４】
そこで、レジストマスクパターンと導電層との間にエッチング選択比の高い材料を中間層として挿入する製造方法が考えられた。ここで、導電層としてポリシリコンやタングステンなどが使用され、この導電層に対してエッチング選択比の高い材料としてＳｉＮやＳｉＯ２などが使用された。例えば、タングステンの導電層上にＳｉＮの中間層を形成し、さらに中間層上にフォトレジストを形成する。フォトレジストは、写真製版技術により所定のレジストマスクパターンを形成する。このレジストマスクパターンをマスクとして、中間層をエッチングする。中間層をエッチングする際に、レジストマスクパターンをシュリンクさせながら中間層をエッチングするため、形成される中間層のマスク（ハードマスク）は、レジストマスクパターンより微細な形状となる。よって、このハードマスクを用いてタングステンをエッチングすると、写真製版技術により形成される配線よりも微細な配線パターンを得ることができた。
【０００５】
また、特許文献１にもレジストマスクパターンをシュリンクさせて、レジストマスクパターンよりも微細なゲート電極を形成する半導体装置の製造方法が示されている。特許文献１では、Ｃｌ２とＯ２との混合ガスを用いて、有機材料層をエッチングすると共に、マスク寸法βのレジストマスクパターンをシュリンクさせ、マスク寸法γ（＜β）のレジストマスクパターンを形成した。これにより、もとのマスク寸法βより寸法の小さいゲート電極が形成できた。
【０００６】
さらに、従来の微細加工の限界を越える微細パターンを有する半導体装置の製造方法を、特許文献２に示す。特許文献２では、レジストマスクパターン側面上部にエッチング抑制壁が生じる状態で、エッチャントガスとポリマー堆積ガスを用いたドライエッチング法により、被エッチング材のマスクパターン以外の領域をエッチングした。これにより、従来の微細加工の限界を越える微細パターンが形成できた。
【０００７】
【特許文献１】
特開２００１−３０８０７６号公報（第５−９頁、第１−１０図）
【特許文献２】
特開２００２−２６１０４３号公報（第３−１０頁、第１−７図）
【０００８】
【発明が解決しようとする課題】
しかし、従来の技術で示したレジストマスクパターンと導電層との間に中間層を挿入する製造方法では、中間層をエッチングする際に中間層上のレジストマスクパターンが倒れる問題があった。つまり、中間層をエッチングする際に、レジストマスクパターンをシュリンクさせながら中間層をエッチングするため、中間層上のレジストマスクパターンは細くなり、不安定な形状となり倒れる。レジストマスクパターンが倒れると、導電層をエッチングする際に、倒れたレジストマスクパターンの形状が配線に反映される。その結果、上記の方法では所望の配線パターンが得られなくなり、半導体装置の歩留まり及び信頼性の低下を引き起こす。
【０００９】
また、特許文献１で示した製造方法でも、有機材料層をエッチングする際に、レジストマスクパターンをシュリンクさせながら有機材料層をエッチングするため、有機材料層上のレジストマスクパターンが倒れる問題があった。一方、特許文献２で示した製造方法では、製造条件が極めて狭く設定が困難であった。
【００１０】
そこで、本発明は、製造条件の設定が容易で、工程中にレジストマスクパターンが倒れることもなく配線等を微細加工できる半導体装置の製造を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係る解決手段は、（ａ）半導体基板上に導電層を形成する工程と、（ｂ）導電層上に導電層に対しエッチング選択比の高い中間層を形成する工程と、（ｃ）中間層上にフォトレジストからなるレジストマスクパターンを形成する工程と、（ｄ）レジストマスクパターンに従い中間層をエッチングする工程と、（ｅ）中間層上のレジストマスクパターンを除去する工程と、（ｆ）中間層をさらに等方的にエッチングすることによりシュリンクさせる工程と、（ｇ）シュリンク後の中間層をマスクとして、導電層をエッチングする工程とを備える。
【００１２】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００１３】
（実施の形態１）
図１に、本実施の形態に係る半導体装置のレジストマスクパターン形成後の断面図を示す。まず、半導体基板上に形成された層間絶縁層１上に、バリアメタル層２が積層されている。このバリアメタル層２は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により積層されたＴｉＮ／Ｔｉ膜である。また、バリアメタル層２は、バリアメタル層２上に形成される導電層３が層間絶縁膜１に拡散するのを阻止するために設けられている。導電層３は、ＣＶＤ法によりバリアメタル層２上に積層されたタングステン膜である。なお、導電層３は、タングステンに限らずポリシリコンなどの別の導電性材料であっても良い。
【００１４】
導電層３上に、導電層３に対しエッチング選択比の高い中間層４を積層する。これは、導電層３をエッチングする際に、中間層４がマスクとして使用されるので、導電層３がエッチングされても中間層４はエッチングされないようにするためである。本実施の形態に係る中間層４は、ＣＶＤ法により導電層３上に積層された窒化シリコン（ＳｉＮ）膜である。なお、中間層４は、窒化シリコン（ＳｉＮ）膜に限られず、酸化シリコン（ＳｉＯ２）膜などの導電材料に対してエッチング選択比が高い材料であれば良い。ここで、窒化シリコン（ＳｉＮ）膜や酸化シリコン（ＳｉＯ２）膜は、導電材料として使用されるポリシリコンや、タングステンなどのメタル材料に対してエッチング選択比が高く、半導体装置の絶縁材料としても広く使用されているため最適な材料であり、製造コストを低減させることができる。
【００１５】
中間層４上には、反射防止層５が積層される。この反射防止層５は、プラズマＳｉＯＮ膜で形成されている。反射防止層５上には、フォトレジスト層が積層される。このフォトレジスト層に対して写真製版技術を用いて、レジストマスクパターン６を形成する。図１では、反射防止層５上に所望のパターンに成形されたレジストマスクパターン６が示されている。
【００１６】
以下に、フォトレジスト層に対して用いられる写真製版技術を説明する。所望のパターンを有する写真製版用マスクで、反射防止層５上に積層されたフォトレジスト層を露光する。露光後、フォトレジスト層を現像することにより、レジストマスクパターン６を形成する。ここで、フォトレジストがネガ型かポジ型により、現像後のレジストマスクパターン６の形状が異なる。ネガ型の場合は露光された部分が重合して硬化するため、現像により未露光部分が溶出する。一方、ポジ型に場合は露光部分が解重合するか、あるいは現像液に対して可溶性の構造に変わり、現像により未露光部分が残る。
【００１７】
ここで、上記の工程によって形成されるレジストマスクパターン６のサイズ７は、最終的に得られる配線のサイズ（配線幅）より大きくても良い。例えば、最終的に形成したい配線のサイズが５０ｎｍである場合でも、レジストマスクパターン６のサイズ７は１００ｎｍであっても良い。
【００１８】
図２に、本実施の形態に係る半導体装置の中間層をエッチングした後の断面図を示す。図１で示したレジストマスクパターン６に従って、反射防止層５及び中間層４をエッチングする。反射防止層５及び中間層４のエッチングには、異方性のドライエッチングが使用されている。具体的には、ＣＨＦ３／ＣＦ４／Ａｒ／Ｏ２ガス系のプラズマを用いた反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）で行われる。このときのエッチング条件は、圧力を５００〜１０００ｍＴｏｒｒ（約６７〜１３３Ｐａ）とし、Ｒｆパワーを１００〜５００Ｗとする。
【００１９】
反射防止層５及び中間層４をエッチング後に、反射防止層５上のレジストマスクパターン６を除去する。ここで、レジストマスクパターン６を除去する方法は、アッシング装置を用いて酸素プラズマでレジストマスクパターン６をドライ除去する。なお、本発明では、上記のレジストマスクパターン６を除去する方法に限られず他の除去方法であっても良い。これにより、中間層４のマスク（ハードマスク）を形成することができる。ここで、中間層４のマスクのサイズ８は、レジストマスクパターン６のサイズ７とほぼ同じである。
【００２０】
なお、異方性のドライエッチングで使用したＣＨＦ３／ＣＦ４／Ａｒ／Ｏ２ガス系からＣＨＦ３ガスを低減又は使用しない条件でエッチング時間を調整すると、中間層４及び反射防止層５をエッチングする際にレジストマスクパターン６をシュリンクさせることができる。また、異方性のドライエッチングで使用したＣＨＦ３／ＣＦ４／Ａｒ／Ｏ２ガス系のうちＯ２ガスの流量を増加させてエッチング時間を調整すると、同様に中間層４及び反射防止層５をエッチングする際にレジストマスクパターン６をシュリンクさせることができる。
【００２１】
しかし、中間層４及び反射防止層５をエッチングすると共に、レジストマスクパターン６をシュリンクさせることは、従来の技術でも指摘したようにレジストマスクパターン６が倒れる場合がある。そのため、中間層４及び反射防止層５をエッチングすると共に、レジストマスクパターン６を大幅にシュリンクさせることはできない。本発明では、次工程において中間層４及び反射防止層５をシュリンクさせるので、中間層４及び反射防止層５をエッチングする際に、レジストマスクパターン６をシュリンクさせる必要性は特にない。しかし、次工程において中間層４及び反射防止層５をシュリンクさせる時間を短縮させて、製造工程全体の時間を短縮させるためにレジストマスクパターン６をシュリンクさせることは有効である。但し、レジストマスクパターン６が倒れない範囲でシュリンクさせる必要がある。
【００２２】
図３に、本実施の形態に係る半導体装置の中間層をシュリンクさせた後の断面図を示す。図２で、レジストマスクパターン６とほぼ同じサイズである中間層４のマスクが形成されている。この中間層４のマスクをシュリンクさせて、所望の配線のサイズを得ることができるハードマスクを形成する。例えば、レジストマスクパターン６のサイズ７が１００ｎｍである場合、エッチングにより形成された中間層４のマスクのサイズ８も１００ｎｍである。しかし、５０ｎｍの配線のサイズを得るためには、中間層４のマスクのサイズ８を１００ｎｍから５０ｎｍにシュリンクさせなければならない。
【００２３】
本実施の形態では、中間層４のマスクをウエットエッチングによりシュリンクさせる。具体的には、導電層３上の中間層４のマスク及びその上に積層された反射防止層５を、水とフッ化水素を１０：１の割合で混合したフッ化水素水溶液でエッチングする。これにより、中間層４のマスク及び反射防止層５は等方的にエッチングされ、所望のサイズまでシュリンクさせられる。中間層４のマスク及び反射防止層５がシュリンクされる量は、フッ化水素水溶液でエッチングしている時間で制御することができる。そのため、１００ｎｍの中間層４のマスクを５０ｎｍにシュリンクさせる場合でも、製造条件であるエッチング時間を設定すれば安定して製造することができる。
【００２４】
図４に、本実施の形態に係る半導体装置の導電層をエッチングした後の断面図を示す。シュリンク後の中間層４のマスク（ハードマスク）を使用して、導電層３をエッチングする。このエッチングは、異方性のドライエッチングにより行う。ここで、ドライエッチングの条件は、例えばＣＦ４／Ｃｌ２／Ｏ２／Ｎ２ガスを用いて、圧力を０．３Ｐａ程度とし、Ｒｆパワーを６０Ｗ程度とする。これにより、レジストマスクパターン６のサイズ７よりも小さい配線のサイズ９を得ることができる。
【００２５】
以上のように、本実施の形態に係る半導体装置の製造方法では、レジストマスクパターン６に従い中間層４をエッチングする工程と、中間層４上のレジストマスクパターン６を除去する工程と、中間層４をさらに等方的にエッチングすることによりシュリンクさせる工程と、シュリンク後の中間層４をマスクとして、導電層３をエッチングする工程とを備えているので、製造条件の設定が容易で、工程中にレジストマスクパターン６が倒れることもなく配線等を微細加工できる。また、シュリンクさせる中間層４のマスクのエッチング時間を制御することで、所望のサイズの配線パターンを安定して得ることができるため、半導体装置の製造歩留まり及び信頼性が向上する。
【００２６】
なお、本実施の形態では、導電層３から配線を形成する工程について説明したが、本発明はこれに限られず、配線を形成する以外の電極等を形成する工程にも適用することができる。また、本実施の形態では、導電層３の拡散防止のためバリアメタル層２が積層され、微細加工のため反射防止膜５が中間層４上に積層されている。しかし、本発明においては、バリアメタル層２及び反射防止膜５がなくても良い。
【００２７】
（実施の形態２）
本実施の形態は、実施の形態１において中間層４のマスクをシュリンクさせる方法が異なる以外は同じである。そのため、実施の形態１で使用した図３を利用して説明する。半導体基板上に形成された層間絶縁層１上に、バリアメタル層２が積層されている。バリアメタル層２上には、導電層３が形成されている。導電層３上には、レジストマスクパターン６とほぼ同じパターンを有する中間層４のマスクが形成されている。中間層４は、導電層３に対しエッチング選択比の高い材料が使用されている。
【００２８】
本実施の形態では、中間層４のマスクを等方性のドライエッチングによりシュリンクさせる。具体的には、導電層３上の中間層４のマスク及びその上に積層された反射防止層５を、ＣＦ４／Ａｒガス系のプラズマを用いたＲＩＥによりエッチングする。これにより、中間層４のマスク及び反射防止層５は等方的にエッチングされ、所望のサイズまでシュリンクさせられる。ドライエッチングの条件としては、圧力を１００〜１０００ｍＴｏｒｒ程度（約１３〜１３３Ｐａ）とし、Ｒｆパワーを１００〜１０００Ｗ程度とする。
【００２９】
等方性のドライエッチングに使用されるガスは、ＣＦ４／Ａｒガス系だけに限らず、ＳＦ６ガス系又はＮＦ３ガス系であっても良い。これらのガスであっても、ドライエッチングの条件は、圧力を１００〜１０００ｍＴｏｒｒ程度（約１３〜１３３Ｐａ）とし、Ｒｆパワーを１００〜１０００Ｗ程度とする。
【００３０】
中間層４のマスク及び反射防止層５をシュリンクさせる量は、ドライエッチングしている時間で制御することができる。そのため、サイズが１００ｎｍの中間層４のマスクを５０ｎｍにシュリンクさせる場合でも、製造条件であるエッチング時間を設定すれば安定して製造することができる。その後、図４に示すように、シュリンク後の中間層４のマスク（ハードマスク）を使用して、導電層３をエッチングする。このエッチングは、異方性のドライエッチングにより行う。ここで、ドライエッチングの条件は、例えばＣＦ４／Ｃｌ２／Ｏ２／Ｎ２ガスを用いて、圧力を０．３Ｐａ程度とし、Ｒｆパワーを６０Ｗ程度とする。これにより、レジストマスクパターン６のサイズ７よりも小さい配線のサイズ９を得ることができる。
【００３１】
以上のように、本実施の形態に係る半導体装置の製造方法では、ＣＦ４／Ａｒガス系、ＳＦ６ガス系又はＮＦ３ガス系を用いてドライエッチングすることにより中間層４をシュリンクさせるので、製造条件の設定が容易で、工程中にレジストマスクパターン６が倒れることもなく配線等を微細加工できる。また、本実施の形態に係る半導体装置の製造方法では、ドライエッチングにより中間層４をシュリンクさせるので、ウエットエッチングを用いる場合に比べ、多様なエッチング条件を設定することができ、微妙なシュリンク量を制御することができる。よって、所望のサイズの配線パターンを安定して得ることができるため、半導体装置の製造歩留まり及び信頼性が向上する。
【００３２】
なお、本実施の形態では、導電層３の拡散防止のためバリアメタル層２が積層され、微細加工のため反射防止膜５が中間層４上に積層されている。しかし、本発明においては、バリアメタル層２及び反射防止膜５がなくても良い。
【００３３】
【発明の効果】
本発明に記載の半導体装置の製造方法では、レジストマスクパターンに従い中間層をエッチングする工程と、中間層上のレジストマスクパターンを除去する工程と、中間層をさらに等方的にエッチングすることによりシュリンクさせる工程と、シュリンク後の中間層をマスクとして、導電層をエッチングする工程とを備えているので、製造条件の設定が容易で、工程中にレジストマスクパターンが倒れることもなく配線等を微細加工できる効果がある。また、シュリンクさせる中間層のマスクのエッチング時間を制御することで、所望のサイズの配線パターンを安定して得ることができるため、半導体装置の製造歩留まり及び信頼性が向上する効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図２】本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図３】本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図４】本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。
【符号の説明】
１  層間絶縁層、２  バリアメタル層、３  導電層、４  中間層、５  反射防止層、６  レジストマスクパターン、７  レジストマスクパターンのサイズ、８中間層のマスクのサイズ、９  配線のサイズ。
【図１】
2004235297.tif 000003
【図２】
2004235297.tif 000004
【図３】
2004235297.tif 000005
【図４】
2004235297.tif 000006