(57)【要約】【課題】マスク全面に渡る設計データの展開を可能とするマスクデータの加工装置を提供する。【解決手段】記憶装置ＭＲから、サブチップの設計データＤ１およびマスクデータ作成仕様データＤ２が占有率データ発生装置１０に入力されると、サブチップの設計データＤ１に対して、マスクデータ作成仕様データＤ２に基づいてデータ演算部１１で演算処理が施され、マスクデータの自動生成処理、レイヤ演算処理およびダミーパターンの生成処理がなされる。図形面積計算部１２においてパターン図形の面積計算をする際には、重複して計算しないように図形どうしの重複を除去する処理を行う。そして、占有率データ計算部１３において、パターン図形の面積に基づいて、単位領域に含まれる図形要素すなわちパターン要素の面積比率を計算する。【選択図】　　　　図２
2004117474.tif 000002
【特許請求の範囲】
【請求項１】
サブチップを複数有して構成される半導体装置の形成に使用される転写用マスクのマスクデータを加工するマスクデータ加工装置であって、設計データを前記サブチップごとに処理して、前記サブチップの形成工程ごとに含まれるパターン図形の単位領域あたりの面積占有率を、前記サブチップごとの占有率データとして出力する占有率データ発生装置を備える、マスクデータ加工装置。
【請求項２】
前記占有率データ発生装置は、
前記サブチップごとに分割された前記設計データと、少なくとも前記マスクデータの仕様が規定されたマスクデータ作成仕様データとを受け、前記サブチップごとの前記設計データに対して、それぞれ前記マスクデータ作成仕様データに基づいて演算処理を施し、前記マスクデータを生成するデータ演算部と、
前記マスクデータに含まれる前記サブチップのそれぞれの形成工程ごとに含まれる前記パターン図形の面積計算を行う図形面積計算部と、
前記パターン図形を、単位領域ごとのパターン要素に区分し、前記パターン要素の面積占有率を前記占有率データとして算出する占有率データ計算部と、を含む、請求項１記載のマスクデータ加工装置。
【請求項３】
前記図形面積計算部は、
前記パターン図形の重複箇所を除去する機能を含む、請求項２記載のマスクデータ加工装置。
【請求項４】
前記占有率データ発生装置から出力される前記サブチップごとの占有率データを受け、
形成工程ごとの占有率データに変換する占有率データ変換装置をさらに備える、請求項１記載のマスクデータ加工装置。
【請求項５】
前記占有率データ変換装置は、
前記サブチップごとの占有率データを受け、前記サブチップのそれぞれについて形成工程別に分割する占有率データ分割部と、
前記形成工程別に分割された占有率データを、前記サブチップのそれぞれに対して共通する形成工程ごとに合成し、前記形成工程ごとの占有率データとして出力する占有率データ合成部とを備える、請求項４記載のマスクデータ加工装置。
【請求項６】
前記占有率データ分割部は、
前記サブチップの配置データを併せて受け、前記配置データに含まれる前記サブチップごとのオフセットデータを前記形成工程別に分割された占有率データの座標データに付加する機能を含む、請求項５記載のマスクデータ加工装置。
【請求項７】
前記占有率データ変換装置から出力される前記形成工程ごとの占有率データを受け、該占有率データを座標データに基づいて２次元に展開し、形成工程ごとの占有率の２次元分布像として出力する２次元分布処理装置をさらに備える、請求項４記載のマスクデータ加工装置。
【請求項８】
前記２次元分布処理装置は、
前記形成工程ごとの占有率の２次元分布像に対して、予め定めた占有率に関する閾値に基づいて少なくとも１種類のフラグを付加した前記形成工程ごとのフラグデータを出力するフラグデータ生成部を備える、請求項７記載のマスクデータ加工装置。
【請求項９】
前記占有率データ変換装置から出力される前記形成工程ごとの占有率データを受け、該占有率データを座標データに基づいて２次元に展開し、形成工程ごとの占有率の２次元分布像として出力する占有率２次元分布計算部と、
前記形成工程ごとの占有率の２次元分布像に対してフーリエ変換を施して２次元のフーリエ像を出力するフーリエ計算部と、
前記２次元のフーリエ像に対して、所定の空間周波数の成分のみが通過するように空間フィルタ処理を施す空間フィルタ部と、
前記空間フィルタ処理を施された前記２次元のフーリエ像に対して、逆フーリエ変換を施して２次元の逆フーリエ像を出力する逆フーリエ計算部と、
前記２次元の逆フーリエ像に対して、予め定めた占有率に関する閾値に基づいて少なくとも１種類のフラグを付加した前記形成工程ごとのフラグデータを出力するフラグデータ生成部とを有する２次元分布処理装置をさらに備える、請求項４記載のマスクデータ加工装置。
【請求項１０】
前記占有率データ変換装置から出力される前記形成工程ごとの占有率データを受け、該占有率データを座標データに基づいて２次元に展開し、形成工程ごとの占有率の２次元分布像として出力する占有率２次元分布計算部と、
前記形成工程ごとの占有率の２次元分布像に対してフーリエ変換を施して２次元のフーリエ像を出力するフーリエ計算部と、
前記２次元のフーリエ像に対して、所定の空間周波数の成分のみが通過するように空間フィルタ処理を施す空間フィルタ部と、
前記空間フィルタ処理を施された前記２次元のフーリエ像に対して、逆フーリエ変換を施して２次元の逆フーリエ像を出力する逆フーリエ計算部と、
前記２次元の逆フーリエ像に基づいて、前記２次元の逆フーリエ像の上に積層された積層膜の化学機械研磨処理に使用される研磨パッドの、前記積層膜に押し当てた状態での２次元分布像を算出するパッド形状計算部と、
前記研磨パッドの２次元分布像に対して、予め定めた変化量に関する閾値に基づいて少なくとも１種類のフラグを付加した前記形成工程ごとのフラグデータを出力するフラグデータ生成部とを有する２次元分布処理装置をさらに備える、請求項４記載のマスクデータ加工装置。
【請求項１１】
前記占有率データ変換装置から出力される前記形成工程ごとの占有率データを受け、該占有率データを座標データに基づいて２次元に展開し、形成工程ごとの占有率の２次元分布像として出力する占有率２次元分布計算部と、
前記形成工程ごとの占有率の２次元分布像に対してフーリエ変換を施して２次元のフーリエ像を出力するフーリエ計算部と、
前記２次元のフーリエ像に対して、所定の空間周波数の成分のみが通過するように空間フィルタ処理を施す空間フィルタ部と、
前記空間フィルタ処理を施された前記２次元のフーリエ像に対して、逆フーリエ変換を施して２次元の逆フーリエ像を出力する逆フーリエ計算部と、
前記２次元の逆フーリエ像に基づいて、前記２次元の逆フーリエ像の上に積層された積層膜の化学機械研磨処理に使用される研磨パッドの、前記積層膜に押し当てた状態での２次元分布像を算出するパッド形状計算部と、
前記研磨パッドの２次元分布像に基づいて、前記研磨パッドに加わるストレスの２次元分布像を算出するストレス分布計算部と、
前記ストレスの２次元分布像に対して、予め定めたストレス値に関する閾値に基づいて少なくとも１種類のフラグを付加した前記形成工程ごとのフラグデータを出力するフラグデータ生成部とを有する、２次元分布処理装置をさらに備える、請求項４記載のマスクデータ加工装置。
【請求項１２】
前記占有率データ変換装置から出力される前記形成工程ごとの占有率データを受け、該占有率データを座標データに基づいて２次元に展開し、形成工程ごとの占有率の２次元分布像として出力する占有率２次元分布計算部と、
前記形成工程ごとの占有率の２次元分布像に対してフーリエ変換を施して２次元のフーリエ像を出力するフーリエ計算部と、
前記２次元のフーリエ像に対して、所定の空間周波数の成分のみが通過するように空間フィルタ処理を施す空間フィルタ部と、
前記空間フィルタ処理を施された前記２次元のフーリエ像に対して、逆フーリエ変換を施して２次元の逆フーリエ像を出力する逆フーリエ計算部と、
前記２次元の逆フーリエ像に基づいて、前記２次元の逆フーリエ像の上に積層された積層膜の化学機械研磨処理に使用される研磨パッドの、前記積層膜に押し当てた状態での２次元分布像を算出するパッド形状計算部と、
前記研磨パッドの２次元分布像に基づいて、前記研磨パッドに加わるストレスの２次元分布像を算出するストレス分布計算部と、
前記ストレスの２次元分布像に基づいて、前記積層膜の研磨後の凹凸の２次元分布像を算出する研磨形状計算部と、
前記積層膜の研磨後の凹凸の２次元分布像に対して、予め定めた高さに関する閾値に基づいて少なくとも１種類のフラグを付加した前記形成工程ごとのフラグデータを出力するフラグデータ生成部とを有する２次元分布処理装置をさらに備える、請求項４記載のマスクデータ加工装置。
【請求項１３】
前記研磨形状計算部は、
前記積層膜の研磨レートと、計算対象部分において前記研磨パッドに加わるストレス値と、研磨時間とに基づいて前記計算対象部分の研磨量を算出し、前記計算対象部分の研磨前の前記積層膜の高さから前記研磨量を差し引く演算により、前記積層膜の研磨後の凹凸の２次元分布像を算出する機能を有する、請求項１２記載のマスクデータ加工装置。
【請求項１４】
前記ストレス分布計算部は、
前記研磨パッドの弾性係数および高さ分布を有する被加工面の高さの２次元分布とに基づいて、前記ストレスの２次元分布像を算出する機能を有する、請求項１１または請求項１２記載のマスクデータ加工装置。
【請求項１５】
前記パッド形状計算部は、
前記２次元の逆フーリエ像の各部分での占有率に対して、前記積層膜の厚さを掛ける演算により、前記積層膜の化学機械研磨処理前の被加工面の高さの２次元分布を得る機能と、
前記研磨パッドの弾性係数および前記被加工面の高さの２次元分布とに基づいて、前記研磨パッドの２次元分布像を算出する機能とを有する、請求項１０ないし請求項１２の何れかに記載のマスクデータ加工装置。
【請求項１６】
前記２次元分布処理装置から出力される前記形成工程ごとのフラグデータを受け、
サブチップごとのフラグデータに変換するフラグデータ変換装置をさらに備える、請求項８ないし請求項１２の何れかに記載のマスクデータ加工装置。
【請求項１７】
前記フラグデータ変換装置は、
前記形成工程ごとのフラグデータを受け、前記形成工程のそれぞれについてサブチップ別に分割するフラグデータ分割部と、
前記サブチップ別に分割されたフラグデータを、前記形成工程のそれぞれに対して共通するサブチップごとに合成し、前記サブチップごとのフラグデータとして出力するフラグデータ合成部とを備える、請求項１６記載のマスクデータ加工装置。
【請求項１８】
前記サブチップごとに分割された前記設計データと、
前記フラグデータ変換装置から出力される前記サブチップごとのフラグデータとを受ける設計データ調整装置をさらに備え、
前記設計データ調整装置は、
前記サブチップごとの前記設計データに基づいて各サブチップの前記形成工程ごとのレイアウトパターンを作成するとともに、前記レイアウトパターンに前記サブチップごとのフラグデータを合成して合成データを作成するデータ合成部と、
前記合成データから、フラグの種類を検索し、フラグの種類に応じて、占有率調整用のダミーパターンの発生制御を行って、前記サブチップごとに占有率分布を調整した設計データを出力するダミーパターン発生指示部とを有する、請求項１６記載のマスクデータ加工装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造に使用される転写用マスクのマスクデータの加工装置に関する。
【０００２】
【従来の技術】
大規模集積回路（ＬＳＩ）の微細化および高集積化に伴い、ＬＳＩ上に形成される回路パターンの最小パターン寸法は、０．１μｍになろうとしている。ＬＳＩの回路パターンは、設計された回路を半導体基板の上に実現するための転写用マスク上にレーザーや電子線により描画された後、投影転写用装置により転写用マスクのパターンを、半導体基板上に一括して光転写することにより形成される。
【０００３】
転写用装置の解像力Ｒは、Ｒ＝ｋ１λ／ＮＡで与えられる。
【０００４】
ここで、ｋ１はプロセス定数、λは波長、ＮＡは開口数である。
【０００５】
上述したように、回路パターンは光転写法によって形成されるので、デフォーカス状態で転写すると、像がボケて結像性能が劣化する。一定の結像性能を維持できる焦点範囲を焦点深度（ＤＯＦ）と呼称し、
ＤＯＦ＝ｋ２λ／ＮＡ２で与えられる。
【０００６】
ここで、ｋ２はプロセス係数である。
【０００７】
加工寸法が０．１ミクロンになろうとしている現在では、焦点深度は光学理論上０．３ミクロン程度しか確保できなくなってきている。
【０００８】
一方、半導体基板上には、選択エッチングや成膜等の処理が繰り返し施されるので、半導体基板の表面には、段差（基板段差）が発生している。
【０００９】
集積度が低く、基板段差が焦点深度よりも小さかった半導体装置では大きな問題とはならなかったが、加工寸法の微細化に伴って、最近では基板段差が焦点深度よりも大きくなり、所定の結像性能を得ることが難しくなってきた。
【００１０】
基板段差を解消するには、例えば、本来の回路パターンとは関連のないダミーパターンを適宜配置して、低い部分を嵩上げするダミーパターン法や、発生した段差を削り取るように、化学機械研磨（ＣＭＰ）法により半導体基板を研磨して平坦化する方法がある。
【００１１】
ここで、特許文献１には、マスク領域をメッシュ状に分割したウィンドウ枠領域を設定し、ウィンドウ枠領域ごとに面積占有率を計算して、面積占有率の高い部分にはダミーパターンを配設することで、平坦性を向上させる技術が開示されている。
【００１２】
なお、ＣＭＰ法による平坦化技術については、非特許文献１に一般的な説明がなされている。
【００１３】
【特許文献１】特開平１０−２４７２０６号公報（第７欄〜第１０欄、図１）
【非特許文献１】サイエンスフォーラム社刊、”ＵＬＳＩリソグラフィー技術の革新”、第７１頁〜第８６頁
【００１４】
【発明が解決しようとする課題】
例えば、ＣＭＰプロセスの相関距離は非常に長く、１００ミクロンにも及ぶことが知られている。そのため、ＣＭＰプロセスのシミュレーションをするには、ＬＳＩのフルショットレベルのレイアウトデータを一度に扱う必要がある。しかし、ＬＳＩの設計データは膨大なので、不用意に設計データをフラットに展開すると、中間ファイルや使用メモリが大きくなりすぎて、シミュレーション装置のハードウエア限界を超え、以後の処理ができなくなる等の問題点があった。
【００１５】
本発明は、上記のような問題点を解消するためになされたもので、マスク全面に渡る設計データの解析を可能とするマスクデータの加工装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明に係る請求項１記載のマスクデータ加工装置は、サブチップを複数有して構成される半導体装置の形成に使用される転写用マスクのマスクデータを加工するマスクデータ加工装置であって、設計データを前記サブチップごとに処理して、前記サブチップの形成工程ごとに含まれるパターン図形の単位領域あたりの面積占有率を、前記サブチップごとの占有率データとして出力する占有率データ発生装置を備えている。
【００１７】
【発明の実施の形態】
＜本発明の技術思想＞
大規模集積回路（ＬＳＩ）を製造する際には、半導体基板上にはメインチップと呼称される目的とするＬＳＩ以外に、ＴＥＧ（ｔｅｓｔ　ｅｌｅｍｅｎｔ　ｇｒｏｕｐ）やプロセスモニタを含むサブチップと呼称される複数のＬＳＩも併せて形成する。なお、複数のサブチップは、メインチップの形成領域以外の余分な領域に形成される。
【００１８】
このように、半導体基板上にメインチップおよびサブチップを形成する場合の、各工程に使用される転写用マスクには、メインチップの回路パターンだけでなく複数のサブチップの回路パターンが作り込まれている。
【００１９】
そして、当該転写用マスクを形成するためには、メインチップおよび複数のサブチップの設計データを最初から合成した状態で使用することもできるが、実際のＬＳＩの設計データは膨大なので、なるべく分割処理をする方が望ましい。従って、設計データはサブチップごとに分割された状態で順次使用されることが多い。
【００２０】
このように、設計データをサブチップごとに分割することで、膨大な設計データを扱いやすくできるが、発明者は、各サブチップごとの設計データを、より規模の小さい占有率データに変換して扱うことで、設計データの取り扱いをさらに容易にするという技術思想に到達した。
【００２１】
以下、上記技術思想に基づいた転写用マスクのマスクデータの加工方法および加工装置の実施の形態について説明する。なお、本発明に係るマスクデータの加工装置はコンピュータシステムを用いて実現され、そのソフトウエアは本発明に係るマスクデータの加工方法のアルゴリズムを用いて作成される。
【００２２】
＜Ａ．実施の形態１＞
以下、本発明に係る実施の形態１のマスクデータの加工方法および加工装置に用いられる、占有率データの作成方法および発生装置について説明する。
【００２３】
＜Ａ−１．占有率データの作成方法＞
図２に示す占有率データ発生装置１０の構成を参照しつつ、図１に示すフローチャートを用いて、占有率データの作成方法について説明する。
【００２４】
図１に示すように、占有率データの作成は、転写用マスクに含まれる複数のサブチップ（サブチップＡ〜Ｎ）の設計データＤ１および、マスクデータの自動発生仕様、ダミーパターンの発生仕様およびレイヤ演算の仕様等が規定されたマスクデータ作成仕様データＤ２に基づいて行われる。
【００２５】
すなわち、レイアウトデータの記憶装置ＭＲから、サブチップの設計データＤ１およびマスクデータ作成仕様データＤ２が占有率データ発生装置１０に入力されると、サブチップの設計データＤ１に対して、マスクデータ作成仕様データＤ２に基づいてデータ演算部１１で演算処理が施され、マスクデータの自動生成処理、レイヤ演算処理およびダミーパターンの生成処理がなされる（ステップＳ１１）。
【００２６】
ここで、これらの処理に際しては、パターン図形が重複して発生している可能性があり、図形面積計算部１２においてパターン図形の面積計算をする際には、重複して計算しないように図形どうしの重複を除去する処理を行う（ステップＳ１２）。
【００２７】
次に、占有率データ計算部１３において、ステップＳ１２で計算したパターン図形の面積に基づいて、単位領域に含まれる図形要素すなわちパターン要素の面積比率を計算する（ステップＳ１３）。これは、例えば、単位領域が１００μｍ四方の矩形領域の中に、パターン要素が半分を占めていれば占有率は５０％となる。
【００２８】
ここで、単位領域は占有率の２次元分布データを得るための１メッシュ領域に相当する矩形領域であり、１メッシュ領域とのＡＮＤ論理によりメッシュ領域とのＡＮＤ演算を行うことで、パターン要素の面積を計算し、占有率を計算する。この計算を１つのサブチップの全領域に対して行うことで占有率の２次元分布データを取得し、また、１つのサブチップの全工程に対しても実行することで、１つのサブチップについて工程ごとの占有率の２次元分布データを得ることができる。このデータをサブチップの占有率データと呼称する。
【００２９】
ステップＳ１１〜Ｓ１３の処理は、入力された複数のサブチップ（サブチップＡ〜Ｎ）の設計データＤ１のそれぞれに対して実行され、ステップＳ１４において、全てのサブチップの全ての工程について占有率データを作成したと判断された場合にはサブチップごとの占有率データＤ３が占有率データ発生装置１０から出力され、未処理のサブチップがある場合には、ステップＳ１１〜Ｓ１３の処理が施される。
【００３０】
＜Ａ−２．作用効果＞
ＬＳＩの設計データは膨大なので、階層構造を使用して保存されているが、場合によっては階層構造を展開してデータ処理を行う場合もある。その際に、不用意な展開を行うと、中間ファイルや使用メモリが大きくなり過ぎて、ハードウエアの限界を超え、以後の処理ができなくなる場合がある。
【００３１】
しかし、本実施の形態の占有率データの作成装置を使用すれば、サブチップの設計データを、サブチップごとに、より規模の小さい占有率データに変換することができるので、ＬＳＩの設計のための大規模なデータを取り扱うことが容易となる。
【００３２】
＜Ｂ．実施の形態２＞
以上説明した実施の形態１においては、サブチップごとの占有率データを得るための占有率データの作成方法および発生装置について説明したが、得られた占有率データを各種物理現象の評価や解析に使うには、サブチップごとの占有率データを合成して、工程ごとの占有率データを得ることが望ましい。
【００３３】
以下、本発明に係る実施の形態２のマスクデータの加工方法および加工装置に用いられる、占有率データの合成方法および変換装置について説明する。
【００３４】
＜Ｂ−１．占有率データの合成方法＞
図４に示す占有率データ変換装置２０の構成を参照しつつ、図３に示すフローチャートを用いて、占有率データの変換方法について説明する。
【００３５】
図３に示すように、占有率データの変換は、図２に示した占有率データ発生装置１０で生成されたサブチップごとの占有率データＤ３および、各サブチップの配置データＤ４に基づいて行われる。
【００３６】
すなわち、占有率データ発生装置１０およびレイアウトデータの記憶装置ＭＲから、サブチップごとの占有率データＤ３および各サブチップの配置データＤ４が占有率データ変換装置２０に入力されると、占有率データ分割部２１において、各サブチップの占有率データを工程別の占有率データに分割する（ステップＳ２１）。
【００３７】
すなわち、各サブチップの占有率データのファイルには、当該サブチップを形成するために必要な全工程の占有率データがまとめて格納されており、このファイルから、占有率データを工程別に分割して取り出す処理がステップＳ２１の処理である。
【００３８】
占有率データを工程別に分割した状態を、図５に模式的に示す。
【００３９】
図５においては、サブチップＡ〜Ｎのそれぞれについて、第１工程〜第Ｎ工程の占有率データを順に並べて、マトリックス状に示している。
【００４０】
また、各サブチップの配置データＤ４には、サブチップごとのオフセットデータが入っており、ステップＳ２１においては、工程別の占有率データにオフセットデータを付加する処理も行う。
【００４１】
すなわち、サブチップごとのオフセットデータとは、複数のサブチップを半導体基板上に形成する際、互いに重ならないように、パターン図形データの座標に加えるべき長さデータである。
【００４２】
例えば、第１のサブチップの隣に第２のサブチップを重ならないように形成するには、第１および第２のサブチップの配列方向に一致する方向の第１のサブチップの長さに関するデータを、オフセットデータとして第２のサブチップ内のパターン図形データの座標に付加する。
【００４３】
同様に第２のサブチップの隣（第１のサブチップとは反対側）に、第２のサブチップを重ならないように形成するには、第１および第２のサブチップの配列方向に一致する方向の第１および第２のサブチップの長さの和に関するデータを、オフセットデータとして第３のサブチップ内のパターン図形データの座標に付加することになる。
【００４４】
次に、工程別に分割した占有率データを、占有率データ合成部２２において、各サブチップに共通する工程ごとに合成する（ステップＳ２２）。
【００４５】
この処理は、図５に示すマトリックスにおいて、例えば、サブチップＡ〜Ｎのそれぞれの第１工程の占有率データを合成して出力する処理であり、当該データを第１工程の占有率データと呼称する。これは、第２〜第Ｎの工程においても同様であり、ステップＳ２２の処理は、全ての工程のそれぞれに対して実行され、ステップＳ２３において、全ての工程について占有率データを合成したと判断された場合には工程ごとの占有率データＤ５が占有率データ変換装置２０から出力され、未処理の工程がある場合には、ステップＳ２２の処理が施される。
【００４６】
＜Ｂ−２．作用効果＞
以上説明したように、本実施の形態の占有率データの変換装置および変換方法を使用すれば、工程ごとの占有率データＤ５が得られるが、ここで、１つの工程の占有率データに着目した場合、当該データは、転写用マスクの全域についての占有率の２次元分布データであり、これを用いることでＣＭＰ工程やドライエッチング工程におけるマイクロローディング効果等のシミュレーションや評価が可能となる。
【００４７】
すなわち、ＣＭＰ工程やドライエッチング工程におけるマイクロローディング効果（同一サイズのパターンが異なる密度で存在する場合に、場所によって研磨速度やエッチング速度が異なるという現象）は、物理現象としての相関距離が非常に長く１０μｍ〜１００μｍに及ぶことがある。そのため、ある部分の影響が１つのサブチップ内に収まらず、他のサブチップにまで及ぶことが知られている。
【００４８】
しかし、従来はサブチップごとに設計データや占有率分布データを管理するだけであり、本実施の形態や先に説明した本実施の形態１のように、複数のサブチップをマネージメントするシステムは存在していなかったので、転写用マスク全体に渡るデータを得ることはできなかった。
【００４９】
従って、転写用マスク全体を見渡すことができないため、相関距離が非常に長い物理現象を伴うプロセスの評価をすることは不可能であったが、本実施の形態の占有率データの変換装置を使用することで、転写用マスク全体に渡る工程ごとの占有率の２次元分布データを得ることができ、当該２次元分布データに基づいて占有率の２次元分布像を行うことで、相関距離が非常に長い物理現象を伴うプロセスの評価が可能となる。
【００５０】
＜Ｃ．実施の形態３＞
以上説明したように、実施の形態２の占有率データの変換方法によって得られる工程ごとの占有率データＤ５を用いることで、転写用マスク全体を見渡す占有率の２次元分布像の表示が可能となるが、占有率データＤ５を２次元分布像に変換するための処理が必要となる。
【００５１】
本発明に係る実施の形態３のマスクデータの加工方法および加工装置に用いられる、占有率の２次元分布処理方法および処理装置について説明する。
【００５２】
＜Ｃ−１．占有率の２次元分布処理方法＞
図７に示す２次元分布処理装置３０の構成を参照しつつ、図６に示すフローチャートを用いて、占有率の２次元分布処理方法について説明する。
【００５３】
図７に示すように、図４に示した占有率データ変換装置２０で生成された工程ごとの占有率データＤ５が２次元分布処理装置３０に入力されると、占有率２次元分布計算部３１において、占有率データＤ５に含まれる座標データに基づいて占有率データを２次元に展開し、工程ごとの占有率の２次元分布像ＤＰを取得する（ステップＳ３１）。
【００５４】
ステップＳ３１の処理を図８に模式的に示す。
【００５５】
図８に示すように、サブチップＡ〜Ｎの占有率データＤ５は、何れも１〜ｎ番までのＸ座標と１〜ｍ番までのＹ座標でデータの格納位置が指定されている。なお、ｎ＝ｍであり、また、それぞれの座標には個々に異なる座標データが入っている。
【００５６】
そして、例えば、座標Ｘ１と座標Ｙ１とで指定される位置に格納される占有率がＱ１１として表され、占有率データＤ５は、単なるデータテーブルであるに過ぎないことが判る。
【００５７】
このようなデータテーブルに基づいて、サブチップＡ〜Ｎの占有率分布を２次元的に表示したものが、占有率の２次元分布像ＤＰである。
【００５８】
なお、サブチップＡ〜Ｎが有する、それぞれの座標データには、実施の形態２において説明したオフセットデータが含まれているので、サブチップＡ〜Ｎの位置が一義的に決まることになる。
【００５９】
また、サブチップＡ〜Ｎは１列に配列されるものとして扱っているが、サブチップの配列はこれに限定されるものではない。
【００６０】
ここで、図６の説明に戻る。占有率の２次元分布の計算が終わると、フラグデータ生成部３２において占有率の２次元分布像ＤＰに対して、予め設けた占有率に関する閾値に基づいてフラグを立てる処理を行う。
【００６１】
この処理は、占有率の上限値と下限値を予め設定しておき、ステップＳ３１で得られた占有率の２次元分布像ＤＰにおける各座標での占有率に対して、上限値および下限値との比較を行い、上限値を越える場合には、占有率が高いとして例えば第１のフラグを立て、逆に下限値に満たない場合には、占有率が低いとして例えば第２のフラグを立てて、フラグデータとして出力する処理である（ステップＳ３２）。
【００６２】
ここで、占有率の上限値および下限値は、外部パラメータとして２次元分布処理装置３０に入力するようにしても良い。例えば、ドライエッチング工程において、マイクロローディング効果により、占有率に依存してエッチングの仕上がり寸法が変化するので、この寸法変化の挙動を調査して、寸法変化量が、許容値以内に収まるように占有率の上限値および下限値を決定して入力すれば良い。
【００６３】
なお、簡易的には、サブチップＡ〜Ｎにおける占有率全体での平均値を計算し、この平均値からのずれに基づいて上限値および下限値を設定するようにしても良い。
【００６４】
ステップＳ３２の処理は、第１〜第Ｎの工程の全てに対して実行され、ステップＳ３３において、全ての工程についてフラグ処理を実行したと判断された場合には、各工程のフラグデータＤ６が２次元分布処理装置３０から出力され、未処理の工程がある場合には、ステップＳ３２の処理が施される。
【００６５】
＜Ｃ−２．作用効果＞
以上説明したように、本実施の形態の占有率の２次元分布処理装置および変換方法を使用すれば、転写用マスク全体を見渡せる占有率の２次元分布像の表示が可能となり、占有率の２次元分布像における特異点を視覚化することができ、各種物理現象の評価や解析を容易に行うことができる。そして、当該２次元分布像に対して、予め設けた占有率に関する閾値に基づいてフラグを立てる処理を行うことで、設計データの補正や修正が容易となる。
【００６６】
＜Ｄ．実施の形態４＞
以上説明した実施の形態３においては、占有率の２次元分布像に対して、占有率に関する閾値に基づいてフラグを立てる構成について説明したが、占有率の２次元分布像における特異点を視覚化するという観点に立てば、以下に説明する構成としても良い。
【００６７】
以下、本発明に係る実施の形態４のマスクデータの加工方法および加工装置に用いられる、占有率の２次元分布処理方法および処理装置について説明する。
【００６８】
＜Ｄ−１．占有率の２次元分布処理方法＞
図１０に示す２次元分布処理装置４０の構成を参照しつつ、図９に示すフローチャートを用いて、占有率の２次元分布処理方法について説明する。
【００６９】
図１０に示すように、図４に示した占有率データ変換装置２０で生成された工程ごとの占有率データＤ５が２次元分布処理装置４０に入力されると、占有率２次元分布計算部４１において、２次元配列のそれぞれの該当する座標に占有率データを格納して、工程ごとの占有率の２次元分布像ＤＰを得る（ステップＳ４１）。この際に、ダイシングラインに対応する空白部に関する座標データも導入することで、後に説明するように周期的境界条件を考慮した評価が可能となる。なお、ステップＳ４１の処理は、図８を用いて説明したステップＳ３１の処理と同じであるので説明は省略する。
【００７０】
占有率の２次元分布の計算が終わると、フーリエ計算部４２において占有率の２次元分布像ＤＰに対してフーリエ変換を施し、２次元のフーリエ像を計算する。占有率の２次元分布に対してフーリエ変換を施すと、実空間から周波数空間への投影が行われ、実空間での２次元像が空間周波数の大小で表される２次元のフーリエ像に変換される（ステップＳ４２）。
【００７１】
ここで空間周波数が小さい成分とは、実空間では孤立パターンが多い部分に対応し、空間周波数が大きい成分とは、実空間では密集パターンが多い部分に対応する。
【００７２】
次に、空間フィルタ部４３において、２次元のフーリエ像に対して、空間周波数の小さい成分のみが通過するような空間フィルタをかけることで、空間周波数の小さい成分を選択し、空間周波数の大きな成分を除去する（ステップＳ４３）。なお、空間フィルタ処理に関する技術は周知である。
【００７３】
ここで、空間周波数が小さい成分は、相関距離の長い現象（マイクロローディング効果等）を引き起こす要因となる成分に対応しており、空間周波数が大きい成分は、相関距離の短い現象を引き起こす要因となる成分に対応している。
【００７４】
従って、空間フィルタにより空間周波数が大きい成分を除去することで、空間周波数が小さい成分、すなわち、相関距離の長い現象を引き起こす要因となる成分だけが残ることになる。
【００７５】
そして、逆フーリエ計算部４４において、空間周波数が小さい成分だけが残った２次元のフーリエ像に対して逆フーリエ変換を施し、逆フーリエ像、すなわち実空間での占有率の２次元分布像を得る（ステップＳ４４）。
【００７６】
ここで得られる占有率の２次元分布像には、相関距離の長い現象を引き起こす要因となる成分だけが表示されており、相関距離の長い現象の解析に適した２次元分布像となっている。
【００７７】
次に、フラグデータ生成部４５においてステップＳ４４で得られた占有率の２次元分布像に対して、予め設けた占有率に関する閾値に基づいてフラグを立てる処理を行う。
【００７８】
この処理は、占有率の上限値と下限値を予め設定しておき、ステップＳ４４で得られた占有率の２次元分布像における各座標での占有率に対して、上限値および下限値との比較を行い、上限値を越える場合には、占有率が高いとして例えば第１のフラグを立て、逆に下限値に満たない場合には、占有率が低いとして例えば第２のフラグを立てて、フラグデータとして出力する処理である（ステップＳ４５）。
【００７９】
ここで、占有率の上限値および下限値は、外部パラメータとして２次元分布処理装置４０に入力するようにしても良い。例えば、ドライエッチング工程において、マイクロローディング効果により、占有率に依存してエッチングの仕上がり寸法が変化するのであれば、この寸法変化の挙動を調査して、寸法変化量が、許容値以内に収まるように占有率の上限値および下限値を決定して入力すれば良い。
【００８０】
なお、簡易的には、サブチップＡ〜Ｎにおける占有率全体での平均値を計算し、この平均値からのずれに基づいて上限値および下限値を設定するようにしても良い。
【００８１】
ステップＳ４２〜Ｓ４５の処理は、第１〜第Ｎの工程の全てに対して実行され、ステップＳ４６において、全ての工程についてフラグ処理を実行したと判断された場合には、各工程のフラグデータＤ７が２次元分布処理装置４０から出力され、未処理の工程がある場合には、Ｓ４２〜Ｓ４５の処理が施される。
【００８２】
＜Ｄ−２．作用効果＞
以上説明したように、本実施の形態の占有率の２次元分布処理装置および処理方法を使用すれば、転写用マスク全体を見渡せる占有率の２次元分布像、特に相関距離の長い現象を引き起こす要因となる成分だけが表示された占有率の２次元分布像の表示が可能となり、相関距離の長い現象の解析に適した２次元分布像が得られるので、占有率の２次元分布像における特異点を視覚化することができ、各種物理現象の評価や解析を容易に行うことができる。また、当該２次元分布像に対して、予め設けた占有率に関する閾値に基づいてフラグを立てる処理を行うことで、設計データの補正や修正が可能となる。
【００８３】
また、ステップＳ４２において、占有率の２次元分布像ＤＰに対してフーリエ変換を施すが、フーリエ変換を施すことで、暗黙のうちに周期的境界条件が導入される。すなわち、逆フーリエ像（すなわち実空間像）におけるサブチップの右端のさらに右側には、サブチップの左端が存在し、サブチップが間隔を開けて連続して配設しているように計算される。ステップＳ４１においてダイシングラインに対応する空白部に関する座標データを導入したのは、このような周期的境界条件を導入するためである。
【００８４】
実際の半導体基板上においても、第１の露光ショットの隣に第２の露光ショットと言うように、同じ転写用マスクを用いて位置をずらして露光ショットを繰り返すことで、複数のサブチップを配列するので、上述した周期的境界条件を導入することで、実際のウエハプロセスに良く一致した解析を行うことができ、相関距離が半導体基板全体に及ぶほどに長いプロセスであっても精度の高い評価ができる。
【００８５】
＜Ｅ．実施の形態５＞
実施の形態３〜５においては占有率の２次元分布像における特異点を視覚化する構成について説明したが、特異点を視覚化する２次元分布像は占有率に限定されず、以下に説明する構成としても良い。
【００８６】
＜Ｅ−１．占有率の２次元分布処理方法＞
図１２に示す２次元分布処理装置５０の構成を参照しつつ、図１１に示すフローチャートを用いて、占有率の２次元分布処理方法について説明する。
【００８７】
図１２に示すように、図４に示した占有率データ変換装置２０で生成された工程ごとの占有率データＤ５が２次元分布処理装置５０に入力されると、占有率２次元分布計算部５１において、２次元配列のそれぞれの該当する座標に占有率データを格納して、工程ごとの占有率の２次元分布像ＤＰを得る（ステップＳ５１）。この際に、ダイシングラインに対応する空白部に関する座標データも導入することで、周期的境界条件を考慮した評価が可能となる。なお、ステップＳ５１の処理は、図８を用いて説明したステップＳ３１の処理と同じであるので説明は省略する。
【００８８】
占有率の２次元分布の計算が終わると、フーリエ計算部５２において占有率の２次元分布像ＤＰに対してフーリエ変換を施し、２次元のフーリエ像を計算する。占有率の２次元分布像ＤＰに対してフーリエ変換を施すと、実空間から周波数空間への投影が行われ、実空間での２次元像が空間周波数の大小で表される２次元のフーリエ像に変換される（ステップＳ５２）。
【００８９】
次に、空間フィルタ部５３において、２次元のフーリエ像に対して、空間周波数の小さい成分のみが通過するような空間フィルタをかけることで、空間周波数の小さい成分を選択し、空間周波数の大きな成分を除去する（ステップＳ５３）。
【００９０】
そして、逆フーリエ計算部５４において、空間周波数が小さい成分だけが残った２次元のフーリエ像に対して逆フーリエ変換を施し、逆フーリエ像、すなわち実空間での占有率の２次元分布像を得る（ステップＳ５４）。
【００９１】
ここで得られる占有率の２次元分布像には、相関距離の長い現象を引き起こす要因となる成分だけが表示されており、相関距離の長い現象の解析に適した２次元分布像となっている。
【００９２】
次に、パッド形状計算部５５において、占有率データと、ＣＭＰで用いられる研磨パッドのヤング率や弾性係数などの力学パラメータを用いて、ＣＭＰで用いられる研磨パッドの凹凸の２次元分布像を計算する（ステップＳ５５）。
【００９３】
この処理は、ＣＭＰによる研磨後の加工面の高さ分布を求めるための前処理であり、相関距離の長いＣＭＰ工程の及ぼす影響を解析するための処理の１つである。
【００９４】
研磨パッドの凹凸形状を計算するには、まず、ＣＭＰ前の被加工面の高さ分布を求めるが、被加工面の高さ分布は、占有率の２次元分布から得ることができる。
【００９５】
ここで、占有率と加工面の凹凸の高さとの関係について、図１３および図１４を用いて模式的に説明する。
【００９６】
図１３には、半導体基板ＳＢ上に既に加工された１つの回路パターンＰＴ１および複数の回路パターンＰＴ３が配設された状態が示されている。ここで、回路パターンＰＴ１が配設された領域を領域Ｒ１とし、複数の回路パターンＰＴ３が配設された領域を領域Ｒ２とし、回路パターンが配設されていない領域を領域Ｒ３として示す。
【００９７】
領域Ｒ１は、全域を覆うように回路パターンＰＴ１が形成されているので、パターン密度、すなわち占有率は１００％であり、領域Ｒ２はその全域のうちの５０％しか回路パターンＰＴ２で覆われていないので占有率は５０％であり、領域Ｒ３の占有率は０％である。
【００９８】
ＬＳＩの製造工程には、絶縁膜や金属膜を成膜する工程と、これらの膜をパターニングする工程が、繰り返し含まれている。従って絶縁膜や金属膜（積層膜と呼称）を既に形成された回路パターン上に形成することになるが、積層膜の形成時には、単位面積あたりに供給される積層膜の材料の量は半導体基板全面でほぼ均一に与えられる。
【００９９】
図１４には、半導体基板ＳＢ上に積層膜ＳＦＭを形成した状態を示しており、回路パターンの占有率の差により積層膜ＳＦＭに高さ分布が生じている状態が示されている。
【０１００】
すなわち、積層膜ＳＦＭの形成厚さをｄ１、回路パターンＰＴ１およびＰＴ２の厚さをｄ２とすると、占有率１００％の領域Ｒ１では、積層膜ＳＦＭと回路パターンＰＴ１との合計高さＨ１は、Ｈ１＝ｄ１＋ｄ２×１．０で表される。また、占有率５０％の領域Ｒ２では、積層膜ＳＦＭと回路パターンＰＴ２との合計高さＨ２は、リフローやアニーリング処理により溝が埋まることで平坦化が促進される（成膜時の平坦化効果）ので、Ｈ２＝ｄ１＋ｄ２×０．５で表される。また、占有率０％の領域Ｒ３では、積層膜ＳＦＭと回路パターンＰＴ２との合計高さＨ３は、Ｈ３＝ｄ１＋ｄ２×０で表される。なお、上記３つの式における係数１．０、０．５および０は占有率である。
【０１０１】
ここで、積層膜ＳＦＭの形成厚さｄ１は、何れの領域においても共通なので、相対的には意味を持たず、削除することができ、各領域の高さは、ｄ２×占有率で表すことができる。
【０１０２】
なお、回路パターンＰＴ１およびＰＴ２の厚さｄ２は、それらが何のパターンであるかによって種々に異なるプロセスパラメータである。従って、積層膜ＳＦＭの高さ分布を均一にするためには占有率分布が均一になるように回路パターンを制御すれば良いことになる。
【０１０３】
従って、パッド形状計算部５５においては、ステップＳ５４で得た占有率の２次元分布に、次の工程で形成される積層膜の厚さを掛け算するという簡単な演算により、ＣＭＰ加工前の被加工面の高さ分布を得ることができる。
【０１０４】
そして、ＣＭＰ加工前の被加工面に対して、研磨パッドを押し当てた場合の凹凸の２次元分布を、取得したＣＭＰ加工前の被加工面の高さ分布に基づいて計算する。
【０１０５】
ここで、ＣＭＰ加工前の被加工面に対して、研磨パッドＰＡＤを押し当てた状態を図１５に模式的に示す。
【０１０６】
図１５に示すように、被加工面に対して研磨パッドＰＡＤを押し当てた場合、領域Ｒ１とＲ２の境界部分および領域Ｒ２とＲ３の境界部分において特徴的な現象が発生する。すなわち、各境界のＡ点で示す部分においては、研磨パッドＰＡＤが積層膜ＳＦＭに接触して大きなストレスがかかり、積層膜ＳＦＭが良く研磨されるが、Ｃ点で示す部分においては、研磨パッドＰＡＤが積層膜ＳＦＭから浮いた状態となり、ストレスが小さくなって積層膜ＳＦＭは研磨されにくい状態となる。
【０１０７】
積層膜ＳＦＭの研磨前の高さ分布、すなわち積層膜ＳＦＭの形状は、ステップＳ５４で得た占有率の２次元分布と、回路パターンＰＴ１およびＰＴ２の厚さｄ２との積で与えられ、研磨パッドＰＡＤの２次元分布像は、逆フーリエ像と厚さｄ２との積で与えられる。
【０１０８】
ここで、図１１の説明に戻る。研磨パッドの凹凸の２次元分布像を算出した後、フラグデータ生成部５６において、研磨パッドの凹凸の２次元分布像に対して、予め設けた変化量に関する閾値に基づいてフラグを立てる処理を行う。
【０１０９】
この処理は、パッドの変化量の上限値と下限値を予め設定しておき、ステップＳ５５で得られた研磨パッドの凹凸の２次元分布像における各座標での変化量に対して、上限値および下限値との比較を行い、上限値を越える場合には、変化量が高いとして例えば第１のフラグを立て、逆に下限値に満たない場合には、変化量が小さいとして例えば第２のフラグを立てて、フラグデータとして出力する処理である（ステップＳ５６）。
【０１１０】
ここで、変化量の上限値および下限値は、外部パラメータとして２次元分布処理装置５０に入力するようにしても良い。なお、簡易的には、サブチップＡ〜Ｎにおける変化量全体での平均値を計算し、この平均値からのずれに基づいて上限値および下限値を設定するようにしても良い。
【０１１１】
ステップＳ５２〜Ｓ５６の処理は、第１〜第Ｎの工程の全てに対して実行され、ステップＳ５７において、全ての工程についてフラグ処理を実行したと判断された場合には、各工程のフラグデータＤ８が２次元分布処理装置５０から出力され、未処理の工程がある場合には、Ｓ５２〜Ｓ５６の処理が施される。
【０１１２】
＜Ｅ−２．作用効果＞
以上説明したように、本実施の形態の占有率の２次元分布処理装置および処理方法を使用すれば、転写用マスク全体を見渡せる占有率の２次元分布像、特に相関距離の長い現象を引き起こす要因となる成分だけが表示された占有率の２次元分布像の表示が可能となり、相関距離の長い現象の解析に適した２次元分布像を得ることができる。
【０１１３】
また、ステップＳ５２において、占有率の２次元分布像ＤＰに対してフーリエ変換を施すが、フーリエ変換を施すことで、暗黙のうちに周期的境界条件が導入される。すなわち、逆フーリエ像（すなわち実空間像）におけるサブチップの右端のさらに右側には、サブチップの左端が存在し、サブチップが間隔を開けて連続して配設しているように計算される。ステップＳ５１においてダイシングラインに対応する空白部に関する座標データを導入したのは、このような周期的境界条件を導入するためである。
【０１１４】
実際の半導体基板上においても、第１の露光ショットの隣に第２の露光ショットと言うように、同じ転写用マスクを用いて位置をずらして露光ショットを繰り返すことで、複数のサブチップを配列するので、上述した周期的境界条件を導入することで、実際のウエハプロセスに良く一致した解析を行うことができ、相関距離が半導体基板全体に及ぶほどに長いプロセスであっても精度の高い評価ができる。
【０１１５】
また、研磨パッドの凹凸の２次元分布像における特異点を視覚化することができ、ＣＭＰ工程における、パッドの形状、材質、回転数などの物理的な要因による影響を考慮した評価や解析を容易に行うことができる。
【０１１６】
また、ステップＳ５５において、研磨パッドの凹凸の２次元分布像を求め、当該２次元分布像に対して、予め設けた変化量に関する閾値に基づいてフラグを立てる処理を行うことで、設計データの補正や修正が可能となる。
【０１１７】
＜Ｆ．実施の形態６＞
特異点を視覚化する２次元分布像は占有率に限定されず、以下に説明する構成としても良い。
【０１１８】
＜Ｆ−１．占有率の２次元分布処理方法＞
図１７に示す２次元分布処理装置６０の構成を参照しつつ、図１６に示すフローチャートを用いて、占有率の２次元分布処理方法について説明する。
【０１１９】
図１７に示すように、図４に示した占有率データ変換装置２０で生成された工程ごとの占有率データＤ５が２次元分布処理装置６０に入力されると、占有率２次元分布計算部６１において、２次元配列のそれぞれの該当する座標に占有率データを格納して、工程ごとの占有率の２次元分布像を得る（ステップＳ６１）。この際に、ダイシングラインに対応する空白部に関する座標データも導入することで、周期的境界条件を考慮した評価が可能となる。なお、ステップＳ６１の処理は、図８を用いて説明したステップＳ３１の処理と同じであるので説明は省略する。
【０１２０】
占有率の２次元分布の計算が終わると、フーリエ計算部６２において占有率の２次元分布像ＤＰに対してフーリエ変換を施し、２次元のフーリエ像を計算する。占有率の２次元分布像ＤＰに対してフーリエ変換を施すと、実空間から周波数空間への投影が行われ、実空間での２次元像が空間周波数の大小で表される２次元のフーリエ像に変換される（ステップＳ６２）。
【０１２１】
次に、空間フィルタ部６３において、２次元のフーリエ像に対して、空間周波数の小さい成分のみが通過するような空間フィルタをかけることで、空間周波数の小さい成分を選択し、空間周波数の大きな成分を除去する（ステップＳ６３）。
【０１２２】
そして、逆フーリエ計算部６４において、空間周波数が小さい成分だけが残った２次元のフーリエ像に対して逆フーリエ変換を施し、逆フーリエ像、すなわち実空間での占有率の２次元分布像を得る（ステップＳ６４）。
【０１２３】
次に、パッド形状計算部６５において、占有率データと、ＣＭＰで用いられる研磨パッドのヤング率や弾性係数などの力学パラメータを用いて、ＣＭＰで用いられる研磨パッドの凹凸の２次元分布像を計算する（ステップＳ６５）。
【０１２４】
この処理は、ＣＭＰによる研磨後の加工面の高さ分布を求めるための前処理であり、相関距離の長いＣＭＰ工程の及ぼす影響を解析するための処理の１つである。
【０１２５】
なお、ステップＳ６５の処理については、実施の形態５において図１３〜図１５を用いて説明した処理と同じであるので、説明は省略する。
【０１２６】
次に、ストレス分布計算部６６において、研磨パッドに加わるストレスの２次元分布を計算する（ステップＳ６６）。ここで、先に説明した図１５を用いて研磨パッドＰＡＤに加わるストレスについて説明する。
【０１２７】
図１５に示すように、被加工面に対して研磨パッドＰＡＤを押し当てた場合、領域Ｒ１とＲ２の境界部分および領域Ｒ２とＲ３の境界部分において特徴的な現象が発生する。すなわち、各境界のＡ点で示す部分においては、研磨パッドＰＡＤが積層膜ＳＦＭに接触して大きなストレスがかかり、積層膜ＳＦＭが良く研磨されるが、Ｃ点で示す部分においては、研磨パッドＰＡＤが積層膜ＳＦＭから浮いた状態となり、ストレスが小さくなって積層膜ＳＦＭは研磨されにくい状態となる。
【０１２８】
領域Ｒ１およびＲ２のように研磨パッドＰＡＤの変化量の大きな部分には大きなストレスがかかっているので、早く研磨され、逆に領域Ｒ３のように変形が発生していない部分や、突出パターンと突出パターンとの間の領域で、変形の方向が逆の方向である場合にはストレスが０となり、研磨されにくい。また、同じ大きさの突出パターンでも支えになる別の突出パターンが近くにある場合と、ない場合とではストレスが異なり、研磨速度が異なる。
【０１２９】
ストレス分布計算部６６においては、研磨パッドＰＡＤの場所によって異なるこれらのストレスを計算し、ストレスの２次元分布像を算出する。
【０１３０】
なお、研磨パッドＰＡＤのストレスの２次元分布像は、実施の形態５において説明した積層膜ＳＦＭの形状と研磨パッドＰＡＤ形状（凹凸の２次元分布像）との差に基づいて、研磨パッドＰＡＤのストレスの２次元分布像を求めることができる。
【０１３１】
すなわち、積層膜ＳＦＭの形状のデータから研磨パッドＰＡＤの形状のデータを差し引いた値に研磨パッドのヤング率（弾性係数）を掛けることで、研磨パッドＰＡＤのストレスの２次元分布像を得ることができる。
【０１３２】
ここで、図１６の説明に戻る。研磨パッドのストレスの２次元分布像を算出した後、フラグデータ生成部６７において、研磨パッドのストレスの２次元分布像に対して、予め設けたストレス値に関する閾値に基づいてフラグを立てる処理を行う。
【０１３３】
この処理は、パッドに加わるストレス値の上限値と下限値を予め設定しておき、ステップＳ６６で得られた研磨パッドのストレスの２次元分布像における各座標でのストレス値に対して、上限値および下限値との比較を行い、上限値を越える場合には、ストレスが高いとして例えば第１のフラグを立て、逆に下限値に満たない場合には、ストレスが低いとして例えば第２のフラグを立てて、フラグデータとして出力する処理である（ステップＳ６７）。
【０１３４】
ここで、ストレスの上限値および下限値は、外部パラメータとして２次元分布処理装置６０に入力するようにしても良い。なお、簡易的には、サブチップＡ〜Ｎにおける変化量全体での平均値を計算し、この平均値からのずれに基づいて上限値および下限値を設定するようにしても良い。
【０１３５】
ステップＳ６２〜Ｓ６７の処理は、第１〜第Ｎの工程の全てに対して実行され、ステップＳ６８において、全ての工程についてフラグ処理を実行したと判断された場合には、各工程のフラグデータＤ９が２次元分布処理装置６０から出力され、未処理の工程がある場合には、Ｓ６２〜Ｓ６７の処理が施される。
【０１３６】
＜Ｆ−２．作用効果＞
以上説明したように、本実施の形態の占有率の２次元分布処理装置および処理方法を使用すれば、転写用マスク全体を見渡せる占有率の２次元分布像、特に相関距離の長い現象を引き起こす要因となる成分だけが表示された占有率の２次元分布像の表示が可能となり、相関距離の長い現象の解析に適した２次元分布像を得ることができる。
【０１３７】
また、ステップＳ６２において、占有率の２次元分布像ＤＰに対してフーリエ変換を施すが、フーリエ変換を施すことで、暗黙のうちに周期的境界条件が導入される。すなわち、逆フーリエ像（すなわち実空間像）におけるサブチップの右端のさらに右側には、サブチップの左端が存在し、サブチップが間隔を開けて連続して配設しているように計算される。ステップＳ６１においてダイシングラインに対応する空白部に関する座標データを導入したのは、このような周期的境界条件を導入するためである。
【０１３８】
実際の半導体基板上においても、第１の露光ショットの隣に第２の露光ショットと言うように、同じ転写用マスクを用いて位置をずらして露光ショットを繰り返すことで、複数のサブチップを配列するので、上述した周期的境界条件を導入することで、実際のウエハプロセスに良く一致した解析を行うことができ、相関距離が半導体基板全体に及ぶほどに長いプロセスであっても精度の高い評価ができる。
【０１３９】
また、ステップＳ６６において、研磨パッドのストレスの２次元分布像を求め、当該２次元分布像に対して、予め設けたストレス値に関する閾値に基づいてフラグを立てる処理を行うことで、研磨パッドのストレスの２次元分布像における特異点を視覚化することができ、ＣＭＰ工程における、パッドの形状、材質、回転数などの物理的な要因による影響を考慮した評価や解析を容易に行うことができる。さらにストレス分布を取得することで、ＣＭＰに伴うパターン欠損の発生しやすい場所を予測できる。また、過大なストレスがかかっている部分にフラグを立てることで、データの修正がしやすくなる。
【０１４０】
＜Ｇ．実施の形態７＞
特異点を視覚化する２次元分布像は占有率に限定されず、以下に説明する構成としても良い。
【０１４１】
＜Ｇ−１．占有率の２次元分布処理方法＞
図１９に示す２次元分布処理装置７０の構成を参照しつつ、図１８に示すフローチャートを用いて、占有率の２次元分布処理方法について説明する。
【０１４２】
図１９に示すように、図４に示した占有率データ変換装置２０で生成された工程ごとの占有率データＤ５が２次元分布処理装置７０に入力されると、占有率２次元分布計算部７１において、２次元配列のそれぞれの該当する座標に占有率データを格納して、工程ごとの占有率の２次元分布像ＤＰを得る（ステップＳ７１）。この際に、ダイシングラインに対応する空白部に関する座標データも導入することで、周期的境界条件を考慮した評価が可能となる。なお、ステップＳ７１の処理は、図８を用いて説明したステップＳ３１の処理と同じであるので説明は省略する。
【０１４３】
占有率の２次元分布の計算が終わると、フーリエ計算部７２において占有率の２次元分布像ＤＰに対してフーリエ変換を施し、２次元のフーリエ像を計算する。占有率の２次元分布像ＤＰに対してフーリエ変換を施すと、実空間から周波数空間への投影が行われ、実空間での２次元像が空間周波数の大小で表される２次元のフーリエ像に変換される（ステップＳ７２）。
【０１４４】
次に、空間フィルタ部７３において、２次元のフーリエ像に対して、空間周波数の小さい成分のみが通過するような空間フィルタをかけることで、空間周波数の小さい成分を選択し、空間周波数の大きな成分を除去する（ステップＳ７３）。
【０１４５】
そして、逆フーリエ計算部７４において、空間周波数が小さい成分だけが残った２次元のフーリエ像に対して逆フーリエ変換を施し、逆フーリエ像、すなわち実空間での占有率の２次元分布像を得る（ステップＳ７４）。
【０１４６】
次に、パッド形状計算部７５において、占有率データと、ＣＭＰで用いられる研磨パッドのヤング率や弾性係数などの力学パラメータを用いて、ＣＭＰで用いられる研磨パッドの凹凸の２次元分布像を計算する（ステップＳ７５）。
【０１４７】
この処理は、ＣＭＰによる研磨後の加工面の高さ分布を求めるための前処理であり、相関距離の長いＣＭＰ工程の及ぼす影響を解析するための処理の１つである。
【０１４８】
なお、ステップＳ７５の処理については、実施の形態５において図１３〜図１５を用いて説明した処理と同じであるので、説明は省略する。
【０１４９】
次に、ストレス分布計算部７６において、研磨パッドに加わるストレス分布を計算する（ステップＳ７６）。
【０１５０】
なお、ステップＳ７６の処理については、実施の形態６において説明したステップＳ６６の処理と同じであるので、説明は省略する。
【０１５１】
実施の形態６においても説明したように、研磨パッドの変化量の大きな部分には大きなストレスがかかっているので、早く研磨され、逆に変形が発生していない部分ではストレスが０となり研磨されにくい。これに基づいて、研磨形状計算部７８において、研磨後の被加工面の凹凸の２次元分布像を計算する（ステップＳ７７）。
【０１５２】
研磨後の被加工面の高さは、被加工面の材質、研磨パッドの材質、回転数などによって定まる研磨レート（Å／ｓｅｃ）と、計算対象部分において研磨パッドに加わるストレス値（パスカル）と、研磨時間（ｓｅｃ）とを掛け算することで、計算対象部分の研磨量（Å）を取得し、研磨前の被加工面の計算対象部分の高さから研磨量を差し引くことで得ることができる。
【０１５３】
研磨形状計算部７７においては、ストレスの最も高い部分、すなわち被加工面の最も突出した部分の研磨レートが大きいので、基板が平坦化される様子が表現でき、研磨後の被加工面の凹凸の２次元分布像が得られる。
【０１５４】
研磨後の被加工面の凹凸の２次元分布像を算出した後、フラグデータ生成部７８において、研磨後の被加工面の凹凸の２次元分布像に対して、予め設けた高さに関する閾値に基づいてフラグを立てる処理を行う。
【０１５５】
この処理は、研磨後の被加工面の突出部の高さの上限値と下限値を予め設定しておき、ステップＳ７７で得られた研磨後の被加工面の凹凸の２次元分布像における各座標での高さに対して、上限値および下限値との比較を行い、上限値を越える場合には、高い突出部であるとして例えば第１のフラグを立て、逆に下限値に満たない場合には、低い突出であるとして例えば第２のフラグを立てて、フラグデータとして出力する処理である（ステップＳ７８）。
【０１５６】
ここで、突出部の高さの上限値および下限値は、外部パラメータとして２次元分布処理装置７０に入力するようにしても良い。なお、簡易的には、サブチップＡ〜Ｎにおける突出部の高さの全体での平均値を計算し、この平均値からのずれに基づいて上限値および下限値を設定するようにしても良い。
【０１５７】
ステップＳ７２〜Ｓ７８の処理は、第１〜第Ｎの工程の全てに対して実行され、ステップＳ７９において、全ての工程についてフラグ処理を実行したと判断された場合には、各工程のフラグデータＤ１０が２次元分布処理装置７０から出力され、未処理の工程がある場合には、Ｓ７２〜Ｓ７８の処理が施される。
【０１５８】
＜Ｇ−２．作用効果＞
以上説明したように、本実施の形態の占有率の２次元分布処理装置および処理方法を使用すれば、転写用マスク全体を見渡せる占有率の２次元分布像、特に相関距離の長い現象を引き起こす要因となる成分だけが表示された占有率の２次元分布像の表示が可能となり、相関距離の長い現象の解析に適した２次元分布像を得ることができる。
【０１５９】
また、ステップＳ７２において、占有率の２次元分布像ＤＰに対してフーリエ変換を施すが、フーリエ変換を施すことで、暗黙のうちに周期的境界条件が導入される。すなわち、逆フーリエ像（すなわち実空間像）におけるサブチップの右端のさらに右側には、サブチップの左端が存在し、サブチップが間隔を開けて連続して配設しているように計算される。ステップＳ７１においてダイシングラインに対応する空白部に関する座標データを導入したのは、このような周期的境界条件を導入するためである。
【０１６０】
実際の半導体基板上においても、第１の露光ショットの隣に第２の露光ショットと言うように、同じ転写用マスクを用いて位置をずらして露光ショットを繰り返すことで、複数のサブチップを配列するので、上述した周期的境界条件を導入することで、実際のウエハプロセスに良く一致した解析を行うことができ、相関距離が半導体基板全体に及ぶほどに長いプロセスであっても精度の高い評価ができる。
【０１６１】
また、研磨後の被加工面の２次元分布像における特異点を視覚化することができ、ＣＭＰ工程における、パッドの形状、材質、回転数などの物理的な要因による影響を考慮した評価や解析を容易に行うことができる。
【０１６２】
また、ステップＳ７７において研磨後の被加工面の凹凸の２次元分布像を算出した後、フラグデータ生成部７８において、研磨後の被加工面の凹凸の２次元分布像に対して、予め設けた高さに関する閾値に基づいてフラグを立てる処理を行うので、設計データの補正や修正が可能となる。
【０１６３】
また、研磨後の被加工面の凹凸の２次元分布像の算出に際しては、研磨時に使用する薬液やスラリーの影響をプロセスパラメータとして入力することで、薬液やスラリーの違いによる研磨状態の違いを考慮できるので、ＣＭＰの化学的な側面の解析において精度の高い評価ができる。
【０１６４】
例えば、シリコン酸化膜やアルミニウムを研磨する場合、アルミニウムの表面にできる硬いアルミナを削ることになるが、このような場合、シリカやアルミナ等の微粉末を含むスラリを用いる。一方、銅を研磨する場合、銅は酸化しやすく、また柔らかいので、アルミニウムの場合と同じスラリは使用できない。このように、薬液やスラリーの影響を考慮することで、研磨後の被加工面の凹凸の２次元分布像を精度良く取得することができ、ＣＭＰの化学的な側面の解析において精度の高い評価ができる。
【０１６５】
＜Ｈ．実施の形態８＞
以上説明した実施の形態３〜７における２次元分布処理装置３０〜７０からは、何れも特異点を視覚化した２次元分布像として、それぞれ工程ごとのフラグデータＤ６〜Ｄ１０を出力する構成について示したが、フラグデータＤ６〜Ｄ１０を用いて各種物理現象の評価や解析を行った後は、工程ごとのフラグデータを合成して、サブチップごとのフラグデータを得ることが望ましい。
【０１６６】
以下、本発明に係る実施の形態８のマスクデータの加工方法および加工装置に用いられる、フラグデータの合成方法および変換装置について説明する。
【０１６７】
＜Ｈ−１．フラグデータの合成方法＞
図２１に示すフラグデータ変換装置８０の構成を参照しつつ、図２０に示すフローチャートを用いて、フラグデータの合成方法について説明する。
【０１６８】
図２１に示すように、フラグデータの合成は、例えば図１９に示した２次元分布処理装置７０で生成された工程ごとのフラグデータＤ１０および、各サブチップの配置データＤ４に基づいて行われる。
【０１６９】
すなわち、２次元分布処理装置７０およびレイアウトデータの記憶装置ＭＲから、工程ごとのフラグデータＤ１０および各サブチップの配置データＤ４がフラグデータ変換装置８０に入力されると、フラグデータ分割部８１において、各工程ごとのフラグデータをサブチップ別のフラグデータに分割する（ステップＳ８１）。
【０１７０】
すなわち、各工程のフラグデータのファイルには、当該工程によって得られる研磨後の被加工面の凹凸の２次元分布に関するデータがまとめて格納されており、このファイルから、フラグデータをサブチップ別に分割して取り出す処理がステップＳ８１の処理である。
【０１７１】
フラグデータをサブチップ別に分割した状態を、図２２に模式的に示す。
【０１７２】
図２２においては、第１工程〜第Ｎ工程のそれぞれについて、サブチップＡ〜Ｎのフラグデータを順に並べて、マトリックス状に示している。
【０１７３】
また、各サブチップの配置データＤ４には、サブチップごとのオフセットデータが入っており、ステップＳ８１においては、工程別のフラグデータからオフセットデータを差し引く処理も行う。
【０１７４】
サブチップごとのオフセットデータとは、先に説明したように、複数のサブチップを半導体基板上に形成する際、互いに重ならないように、パターン図形データの座標に加えるべき長さデータであるが、サブチップごとに各工程のフラグデータを合成するには、オフセットデータは不要であるので、オフセットデータを除去する。
【０１７５】
次に、サブチップ別に分割したフラグデータを、フラグデータ合成部８２において、サブチップごとに合成する（ステップＳ８２）。
【０１７６】
この処理は、図２２に示すマトリックスにおいて、例えば、サブチップＡの第１工程〜第Ｎ工程のそれぞれのフラグデータを合成して出力する処理であり、当該データをサブチップＡのフラグデータと呼称する。これは、サブチップＢ〜サブチップＮにおいても同様であり、ステップＳ８２の処理は、全てのサブチップのそれぞれに対して実行され、ステップＳ８３において、全てのサブチップについてフラグデータを合成したと判断された場合にはサブチップごとのフラグデータＤ１１がフラグデータ変換装置８０から出力され、未処理の工程がある場合には、ステップＳ８２の処理が施される。
【０１７７】
＜Ｈ−２．作用効果＞
ＣＭＰ工程やドライエッチング工程におけるマイクロローディング効果等の物理現象の解析が終われば、その解析結果をサブチップごとに合成し、設計データやマスクデータにフィードバックすることになるが、本実施の形態のフラグデータの合成装置および合成方法を使用すれば、サブチップごとのフラグデータＤ１１を容易に得ることができ、当該データを設計データやマスクデータへフィードバックすることによって設計データやマスクデータの調整が容易となる。
【０１７８】
なお、以上の説明においては、フラグデータの合成には、図１９に示した２次元分布処理装置７０で生成された工程ごとのフラグデータＤ１０を用いるとしたが、２次元分布処理装置３０〜７０から出力されるフラグデータＤ６〜Ｄ１０の何れを用いても良いことは言うまでもない。
【０１７９】
＜Ｉ．実施の形態９＞
本発明に係る実施の形態９のマスクデータの加工方法および加工装置として、実施の形態８におけるフラグデータ変換装置８０から出力されるサブチップごとのフラグデータＤ１１を用いて設計データを調整する方法および調整装置について説明する。
【０１８０】
＜Ｉ−１．設計データの調整方法＞
図２４に示す設計データ調整装置９０の構成を参照しつつ、図２３に示すフローチャートを用いて、設計データの調整方法について説明する。
【０１８１】
図２４に示すように、設計データの調整は、図２１に示したフラグデータ変換装置８０で生成されたサブチップごとのフラグデータＤ１１および、各サブチップの設計データＤ１に基づいて行われる。
【０１８２】
すなわち、フラグデータ変換装置８０およびレイアウトデータの記憶装置ＭＲから、サブチップごとのフラグデータＤ１１および各サブチップの設計データＤ１が設計データ調整装置９０に入力されると、データ合成部９１において、両データを合成して合成データを作成する（ステップＳ９１）。
【０１８３】
この処理は、各サブチップの設計データＤ１に、各工程ごとのフラグデータを加える処理である。
【０１８４】
次に、ダミーパターン発生指示部９２において、各工程ごとのフラグデータから第１のフラグを検索する。
【０１８５】
なお、説明の簡略化のため、フラグデータ変換装置８０から出力されるサブチップごとのフラグデータＤ１１は、ここでは図７を用いて説明した２次元分布処理装置３０から出力される工程ごとのフラグデータＤ６に基づいて作成されたものとし、フラグデータＤ６には、占有率の２次元分布像に、占有率の上限値と下限値に基づいて、第１および第２のフラグが立てられているものとする。
【０１８６】
従って、第１のフラグは占有率の高すぎるところに立てられているので、第１のフラグが存在する場合には、設計データＤ１の該当部分には、占有率調整用のダミーパターンを発生を制限するようにダミーパターン発生指示部９２において制御する。
【０１８７】
続いて、各工程ごとのフラグデータから第２のフラグデータを検索する。上記のように第２のフラグは占有率の低すぎるところに立てられているので、第２のフラグが存在する場合には、設計データＤ１の該当部分には、占有率調整用のダミーパターンを積極的に発生するようにダミーパターン発生指示部９２において制御する（ステップＳ９２）。
【０１８８】
ステップＳ９２の処理は、全てのサブチップのそれぞれに対して実行され、ステップＳ９３において、全てのサブチップについてダミーパターンの発生の制御を行った場合にはサブチップごとに占有率分布を調整した調整済み設計データＤ１２が出力され、未処理のサブチップがある場合には、ステップＳ９２の処理が施される。
【０１８９】
なお、調整済み設計データＤ１２は、例えばマスク描画装置ＭＳに与えられ、調整済み設計データＤ１２に基づいてマスク描画が行われる（ステップＳ９４）。
【０１９０】
＜Ｉ−２．作用効果＞
以上説明したように、本実施の形態の設計データ調整装置および調整方法を用いることで、第１のフラグがあるところはダミーパターンの発生を制限し、第２のフラグがあるところはダミーパターンの発生を推進することができ、当初の設計データにおけるレイアウトパターンの粗密の調整が可能となり、調整済み設計データを用いることでＣＭＰ工程やドライエッチング工程等におけるプロセス均一性や加工精度を向上することができる。
【０１９１】
【発明の効果】
本発明に係る請求項１記載のマスクデータ加工装置によれば、占有率データ発生装置により、サブチップの設計データを、サブチップごとに、より規模の小さい占有率データに変換することができるので、ＬＳＩの設計のための大規模なデータを取り扱うことが容易となる。
【図面の簡単な説明】
【図１】本発明に係る実施の形態１における、占有率データの作成方法を説明するフローチャートである。
【図２】本発明に係る実施の形態１における、占有率データ発生装置の構成を説明するブロック図である。
【図３】本発明に係る実施の形態２における、占有率データの変換方法を説明するフローチャートである。
【図４】本発明に係る実施の形態２における、占有率データ変換装置の構成を説明するブロック図である。
【図５】占有率データを工程別に分割した状態を模式的に示す図である。
【図６】本発明に係る実施の形態３における、占有率の２次元分布処理方法を説明するフローチャートである。
【図７】本発明に係る実施の形態３における、２次元分布処理装置を説明するブロック図である。
【図８】占有率データを２次元に展開して工程ごとの占有率の２次元分布像を取得する処理を模式的に示す図である。
【図９】本発明に係る実施の形態４における、占有率の２次元分布処理方法を説明するフローチャートである。
【図１０】本発明に係る実施の形態４における、２次元分布処理装置を説明するブロック図である。
【図１１】本発明に係る実施の形態５における、占有率の２次元分布処理方法を説明するフローチャートである。
【図１２】本発明に係る実施の形態５における、２次元分布処理装置を説明するブロック図である。
【図１３】占有率と加工面の凹凸の高さとの関係を模式的に説明する図である。
【図１４】占有率と加工面の凹凸の高さとの関係を模式的に説明する図である。
【図１５】ＣＭＰ加工前の被加工面に対して、研磨パッドを押し当てた状態を模式的に示す図である。
【図１６】本発明に係る実施の形態６における、占有率の２次元分布処理方法を説明するフローチャートである。
【図１７】本発明に係る実施の形態６における、２次元分布処理装置を説明するブロック図である。
【図１８】本発明に係る実施の形態７における、占有率の２次元分布処理方法を説明するフローチャートである。
【図１９】本発明に係る実施の形態７における、２次元分布処理装置を説明するブロック図である。
【図２０】本発明に係る実施の形態８における、フラグデータの合成方法を説明するフローチャートである。
【図２１】本発明に係る実施の形態８における、フラグデータ合成装置を説明するブロック図である。
【図２２】フラグデータをサブチップ別に分割した状態を模式的に示す図である。
【図２３】本発明に係る実施の形態９における、設計データの調整方法を説明するフローチャートである。
【図２４】本発明に係る実施の形態９における、設計データの調整方法を説明するブロック図である。
【図１】
2004117474.tif 000003
【図２】
2004117474.tif 000004
【図３】
2004117474.tif 000005
【図４】
2004117474.tif 000006
【図５】
2004117474.tif 000007
【図６】
2004117474.tif 000008
【図７】
2004117474.tif 000009
【図８】
2004117474.tif 000010
【図９】
2004117474.tif 000011
【図１０】
2004117474.tif 000012
【図１１】
2004117474.tif 000013
【図１２】
2004117474.tif 000014
【図１３】
2004117474.tif 000015
【図１４】
2004117474.tif 000016
【図１５】
2004117474.tif 000017
【図１６】
2004117474.tif 000018
【図１７】
2004117474.tif 000019
【図１８】
2004117474.tif 000020
【図１９】
2004117474.tif 000021
【図２０】
2004117474.tif 000022
【図２１】
2004117474.tif 000023
【図２２】
2004117474.tif 000024
【図２３】
2004117474.tif 000025
【図２４】
2004117474.tif 000026