(57)【要約】【課題】センスコンパレータのオフセットを適切に補償でき、磁気センサ回路等の出力信号の信号処理用として好適なセンスコンパレータ回路を提供する。【解決手段】制御回路１４から各ゲートＴ３１〜Ｔ７２に逐次、信号Ｓ３〜Ｓ７を供給し、コンデンサＣ２をセンスコンパレータＳＣＯＭＰのオフセットに相当する電圧値になるまで充電する。ここでＴ４１はセンスコンパレータＳＣＯＭＰのオフセットの極性方向を確認する時にオンされる。Ｔ５１はコンデンサＣ２の接続位置を切り替えるためにオン、オフされる。連動するＴ６１とＴ６２の組みと連動するＴ７１とＴ７２の組みは、コンデンサＣ２をオフセットの極性方向に応じた方向に充電するために、一方の組みのみがオンされる。比較器１１の出力はオフセットの極性方向の確認とコンデンサＣ２の充電完了の時期の確認に使用される。【選択図】  図１
2004361327.tif 000002
【特許請求の範囲】
【請求項１】
前段に設けられた信号源から供給される２つの入力信号の電圧差を検出し、該電圧差を内部基準電圧と比較してハイあるいはローの二値の信号を出力するセンスコンパレータと、
該センスコンパレータの２つの入力端子間に接続された第１のスイッチと、
該センスコンパレータの２つの入力端子間に接続されたコンデンサと第２のスイッチの直列回路と、
該コンデンサに充電電流を流すための定電流源および電源と、
該コンデンサを第１の方向に充電するために該コンデンサの一端と該定電流源の間に設けられた第３のスイッチと、
該コンデンサを第１の方向に充電するために該コンデンサの他端と該電源の間に設けられた、該第３のスイッチと連動する第４のスイッチと、
該コンデンサを第２の方向に充電するために該コンデンサの他端と該定電流源の間に設けられた第５のスイッチと、
該コンデンサを第２の方向に充電するために該コンデンサの一端と該電源の間に設けられた、該第５のスイッチと連動する第６のスイッチと、
該第１から第６の各スイッチの動作を制御するための制御回路と、
を具備することを特徴とするセンスコンパレータ回路。
【請求項２】
前記センスコンパレータの一方の入力端子と前段の信号源との間に設けられた第７のスイッチと、
該センスコンパレータの他方の入力端子と前段の信号源との間に前記コンデンサと直列回路を成すように設けられた第８のスイッチと、
該第１から第８の各スイッチの動作を制御するための前記制御回路と、
該センスコンパレータの出力信号をセンター基準電圧と比較し、その比較結果の信号を該制御回路に供給する比較器と
を具備することを特徴とする、請求項１に記載したセンスコンパレータ回路。
【請求項３】
第１のスイッチをオンすることによってセンスコンパレータの入力端子間を短絡し、この時に現れる該センスコンパレータの出力信号からオフセットの極性を検知する第１の動作段階と、
第２のスイッチをオンすることによってコンデンサがセンスコンパレータの２つの入力端子間に接続された状態になるよう回路構成を切り替えると共に、該第１と第２のスイッチを介して該コンデンサを放電させる第２の動作段階と、
該第１のスイッチをオフすることによって該センスコンパレータの入力端子間の短絡状態を解除すると共に、連動する第３と第４のスイッチの組みあるいは連動する第５と第６のスイッチの組みの一方をオンすることにより、該コンデンサを該センスコンパレータのオフセットの極性に応じた方向に充電する第３の動作段階と、
該センスコンパレータの出力信号の状態が変化したことを検知した時、先の段階でオンした該第３と第４のスイッチの組みあるいは該第５と第６のスイッチの組みをオフし、該コンデンサの充電を停止させる第４の動作段階と、
該第２のスイッチをオフすることによって該コンデンサが該センスコンパレータの他方の入力端子と前段の信号源の間に直列接続された状態となるように回路構成を切り替える第５の動作段階と
を実行することを特徴とする、センスコンパレータ回路のオフセット補償方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁気センサ回路等の出力信号の信号処理に使用されるセンスコンパレータのオフセットを補償するための技術に関するものである。
【０００２】
【従来の技術】
ホール素子から得られる検出信号にはホール素子特有のオフセット電圧成分が含まれることが知られている。このため、ホール素子を使用する磁気センサ回路では、ホール素子の励磁方向を違えて少なくとも２回の測定を実行し、各測定で得られた検出信号の差（あるいは和）を取ることにより、オフセット成分を除去した検出信号を得るように構成している。
このような磁気センサ回路の従来の一例として、図５に示すような構成を持つセンサ回路が存在した。
【０００３】
図５において、２はホール素子であり、その表面に設けられた第１の端子２ａはトランスファーゲート（以下、ゲートと省略する）Ｔ１１を介して高電位側の電源端子１ａに接続され、第１の端子２ａと対を成す第３の端子２ｃはゲートＴ１２を介して低電位側の電源端子１ｂに接続される。また、ホール素子２の表面に設けられた第２の端子２ｂはゲートＴ２１を介して高電位側の電源端子１ａに接続され、第２の端子２ｂと対を成す第４の端子２ｄはゲートＴ２２を介して低電位側の電源端子１ｂに接続される。更に、第１の端子２ａと第２の端子２ｂは、それぞれゲートＴ１３、Ｔ２３を介してエラーアンプＥＡ１の非反転入力端子（＋）に接続され、第３の端子２ｃと第４の端子２ｄは、それぞれゲートＴ１４、Ｔ２４を介してエラーアンプＥＡ２の非反転入力端子（＋）に接続される。
【０００４】
２つのエラーアンプＥＡ１とＥＡ２の各反転入力端子（−）間には抵抗Ｒ１とＲ２が直列に接続され、抵抗Ｒ１とＲ２の接続点には基準電圧源Ｖｒｅｆが接続される。エラーアンプＥＡ１の反転入力端子（−）と出力端子の間には帰還抵抗Ｒ３が接続され、エラーアンプＥＡ２の反転入力端子（−）と出力端子の間には帰還抵抗Ｒ４が接続される。エラーアンプＥＡ１の出力端子はコンデンサＣ１を介してセンスコンパレータＳＣＯＭＰの非反転入力端子（＋）に接続され、エラーアンプＥＡ２の出力端子はセンスコンパレータＳＣＯＭＰの反転入力端子（−）に接続される。センスコンパレータＳＣＯＭＰの反転、非反転入力端子間にはゲートＴ１５が接続される。
【０００５】
これら各ゲートＴ１１〜Ｔ１５、Ｔ２１〜Ｔ２４、抵抗Ｒ１〜Ｒ４、エラーアンプＥＡ１、ＥＡ２、基準電圧源ＶｒｅｆおよびコンデンサＣ１は、ホール素子２のオフセット補償回路３を構成しており、このオフセット補償回路３の各ゲートＴ１１〜Ｔ１５、Ｔ２１〜Ｔ２４を駆動制御するために制御回路４が設けられている。
ここで、センスコンパレータＳＣＯＭＰは、反転、非反転の各入力端子に供給された電圧の差を検出し、その電圧の差（以下では電圧差と呼ぶこともある）の大きさと内部基準電圧を比較し、デジタル形式の出力信号を生成するものとする。図６は、このセンスコンパレータＳＣＯＭＰの機能を等価回路で表したものである。
【０００６】
このような構成を持つ磁気センサ回路は特許文献１などで公知になっており、その概略の動作は以下のようになっている。
制御回路４から供給される信号Ｓ１がハイレベルになるとオフセット補償回路３内の十番代の各ゲートＴ１１〜Ｔ１５がオン状態となる。（なお、二十番代の各ゲートＴ２１〜Ｔ２４はオフ状態とする。）すると、ホール素子２の端子２ａ、２ｃ間に励磁電流が流れ、端子２ｂ、２ｄ間には外部磁束と励磁電流に応じたホール効果電圧Ｖｈ  が励起される。エラーアンプＥＡ１とＥＡ２は、それぞれゲートＴ１３、Ｔ１４を介して端子２ｂ、２ｄ間に生じた電圧を検出し、信号を出力する。この時、ゲートＴ１５がオン状態であることにより、コンデンサＣ１は次の電圧値（ＶＣ１）になるよう充電される。
【０００７】
ＶＣ１＝Ｖ１（Ｓ１）  −Ｖ２（Ｓ１）  ＝Ｖｈ  ＋ＶｈＯＦ  ＋ＶＥ１ＯＦ−ＶＥ２ＯＦ
だだし、Ｖ１（Ｓ１）は信号Ｓ１がハイレベルである時のエラーアンプＥＡ１の出力信号の電圧値、Ｖ２（Ｓ１）は同時点でのエラーアンプＥＡ２の出力信号の電圧値、ＶｈＯＦ  はホール素子２が持つオフセットの電圧値、ＶＥ１ＯＦとＶＥ２ＯＦはそれぞれエラーアンプＥＡ１とＥＡ２が持つオフセットの電圧値である。なお、式の簡略化のため、回路中のエラーアンプＥＡ１、ＥＡ２の各ゲインは１としてある。
【０００８】
コンデンサＣ１がこのような電圧値に充電された後、制御回路４から供給される信号Ｓ１がローレベルに切り替り、代わりに信号Ｓ２がハイレベルとなると、オフセット補償回路３内の十番代の各ゲートＴ１１〜Ｔ１５はオフ状態、二十番代の各ゲートＴ２１〜Ｔ２４はオン状態となる。すると今度は、ホール素子２の端子２ｂ、２ｄ間に励磁電流が流れ、端子２ａ、２ｃ間にはホール効果電圧Ｖｈ  が励起される。エラーアンプＥＡ１とＥＡ２は、それぞれゲートＴ２３、Ｔ２４を介して端子２ａ、２ｃ間に生じた電圧を検出し、信号を出力する。
【０００９】
この時、ゲートＴ１５がオフ状態であることにより、コンデンサＣ１はエラーアンプＥＡ１の出力端子と後段のセンスコンパレータＳＣＯＭＰの非反転入力端子（＋）との間に直列に接続された状態となる。このため、センスコンパレータＳＣＯＭＰの非反転入力端子（＋）と反転入力端子（−）に供給される電圧差の絶対値｜ＶＤＩＦ  ｜は次のようになる。
｜ＶＤＩＦ  ｜＝｜Ｖ１（Ｓ２）  −ＶＣ１−Ｖ２（Ｓ２）  ｜
だだし、Ｖ１（Ｓ２）  は信号Ｓ２がハイレベルである時のエラーアンプＥＡ１の出力信号の電圧値、Ｖ２（Ｓ２）は同時点でのエラーアンプＥＡ２の出力信号の電圧値である。
【００１０】
同じ電源から同量の励磁電流の供給を受けるため、外部磁束が変化しない限り、信号Ｓ１がハイレベルの時も信号Ｓ２がハイレベルの時もホール素子２に励起されるホール効果電圧Ｖｈ  の絶対値は同じになる。ただし、励磁電流の流れる方向が９０°変化することにより、信号Ｓ１がハイレベルの時と信号Ｓ２がハイレベルの時では式中のホール効果電圧Ｖｈ  の極性は逆になる。一方、ホール素子２、エラーアンプＥＡ１、ＥＡ２が持つオフセットの電圧値は一定で、極性も常に同じであるので、先に示す電圧差の絶対値｜ＶＤＩＦ  ｜は次のように展開される。
【００１１】
2004361327.tif 000003
この展開式から分かるように、図５の磁気センサ回路は、信号Ｓ２がハイレベルである時にセンスコンパレータＳＣＯＭＰの各入力端子に供給される電圧の差（電圧差ＶＤＩＦ  ）を検出することで、ホール素子２のオフセットだけでなく、エラーアンプＥＡ１、ＥＡ２のオフセットもが同時に除去（補償）され、ホール効果電圧Ｖｈ  成分のみとなった信号が得られる。そして最終的には、センスコンパレータＳＣＯＭＰの内部において電圧差ＶＤＩＦ  を内部基準電圧と比較し、デジタル形式の信号を出力するようになっている。
【００１２】
【特許文献１】
特開２００１−３３７１４７号公報
【００１３】
【発明が解決しようとする課題】
図５のセンサ回路は、ホール素子２のオフセットだけでなく、エラーアンプＥＡ１、ＥＡ２のオフセットも同時に補償されるため、精度の高い磁気検出が可能である。しかし、センスコンパレータＳＣＯＭＰ自体にもオフセットが存在するため、適切なオフセット補償を行わなければ、最終的にセンスコンパレータＳＣＯＭＰのオフセット成分が検出信号中に残留する可能性が有る。
そこで本発明は、センスコンパレータが持つオフセットを適切に補償でき、磁気センサ回路等の出力信号の信号処理用として好適なセンスコンパレータ回路と、そのオフセット補償方法を提供することを目的とした。
【００１４】
【課題を解決するための手段】
上記課題を解決するための本発明は、前段に設けられた信号源から供給される２つの入力信号の電圧差を検出し、その電圧差を内部基準電圧と比較してハイあるいはローの二値の信号を出力するセンスコンパレータに対し、  センスコンパレータの２つの入力端子間に接続された第１のスイッチと、  センスコンパレータの２つの入力端子間に接続されたコンデンサと第２のスイッチの直列回路と、コンデンサに充電電流を流すための定電流源および電源と、  コンデンサを第１の方向に充電するためにコンデンサの一端と定電流源の間に設けられた第３のスイッチと、  コンデンサを第１の方向に充電するためにコンデンサの他端と電源の間に設けられた第３のスイッチと連動する第４のスイッチと、  コンデンサを第２の方向に充電するためにコンデンサの他端と定電流源の間に設けられた第５のスイッチと、  コンデンサを第２の方向に充電するためにコンデンサの一端と電源の間に設けられた第５のスイッチと連動する第６のスイッチと、  第１から第６の各スイッチの動作を制御するための制御回路と、  を追加して設けることを特徴としている。
【００１５】
そして、第１のスイッチをオンすることによってセンスコンパレータの入力端子間を短絡し、この時に現れるセンスコンパレータの出力信号からオフセットの極性を検知する第１の動作段階と、    第２のスイッチをオンすることによってコンデンサがセンスコンパレータの２つの入力端子間に接続された状態になるよう回路構成を切り替えると共に、第１と第２のスイッチを介して該コンデンサを放電させる第２の動作段階と、    第１のスイッチをオフすることによってセンスコンパレータの入力端子間の短絡状態を解除すると共に、連動する第３と第４のスイッチの組みあるいは連動する第５と第６のスイッチの組みの一方をオンすることにより、コンデンサをセンスコンパレータのオフセットの極性に応じた方向に充電する第３の動作段階と、    センスコンパレータの出力信号の状態が変化したことを検知した時、先の段階でオンした第３と第４のスイッチの組みあるいは第５と第６のスイッチの組みをオフし、コンデンサの充電を停止させる第４の動作段階と、    第２のスイッチをオフすることによってコンデンサがセンスコンパレータの他方の入力端子と前段の信号源の間に直列接続された状態となるように回路構成を切り替える第５の動作段階とを実行することを特徴としている。
【００１６】
【発明の実施の形態】
センスコンパレータの反転、非反転の２つの入力端子間に第１のスイッチを接続し、同入力端子間にコンデンサと第２のスイッチの直列回路とを接続する。定電流源および電源を設けた上で、コンデンサの一端と定電流源の間に第３のスイッチを接続し、コンデンサの他端と電源の間に第３のスイッチと連動する第４のスイッチを接続する。また、コンデンサの他端と定電流源の間に第５のスイッチを接続し、コンデンサの一端と電源の間に第５のスイッチと連動する第６のスイッチを接続する。センスコンパレータの非反転入力端子と前段の信号源との間には第７のスイッチを接続し、センスコンパレータの反転入力端子と前段の信号源との間に前記コンデンサと直列回路を成すように第８のスイッチを接続する。
【００１７】
そして、第１から第８の各スイッチの動作を制御するための制御回路を設けると共に、センスコンパレータの出力信号と所定の基準電圧を比較し、その比較結果の信号を制御回路に供給する比較器と設ける。
これら、センスコンパレータ、第１から第８のスイッチ、コンデンサ、定電流源、電源、制御回路および比較器により、オフセット対策を施したセンスコンパレータ回路を構成する。そして、制御回路から各ゲートに逐次、信号を供給し、センスコンパレータ回路を次のように動作させる。
【００１８】
第７と第８のスイッチをオフしてセンスコンパレータ回路を前段の信号源と切り離した後に、第１のスイッチをオンしてセンスコンパレータの入力端子間を短絡する。そして、この時に現れるセンスコンパレータの出力信号からオフセットの極性方向を比較器によって検知する。（第１の動作段階）
第２のスイッチをオンしてコンデンサがセンスコンパレータの２つの入力端子間に接続された状態になるように回路構成を切り替え、この時、同時に、第１と第２のスイッチを介してコンデンサを放電させる。（第２の動作段階）
第１のスイッチをオフしてセンスコンパレータの入力端子間の短絡状態を解除した後、連動する第３と第４のスイッチの組み、あるいは連動する第５と第６のスイッチの組みのいずれかをオンし、コンデンサをセンスコンパレータのオフセットの極性方向に応じた所定方向に充電する。（第３の動作段階）
【００１９】
比較器によってセンスコンパレータの出力信号の状態変化が検知された時、先にオンされた第３と第４のスイッチの組み、あるいは第５と第６のスイッチの組みをオフに転換し、オフセットに相当する電圧まで充電されたコンデンサの充電を停止させる。（第４の動作段階）
第２のスイッチをオフしてコンデンサがセンスコンパレータの入力端子と前段の信号源の間に直列に配置された状態となるように回路構成を切り替え、最後に第７と第８のスイッチをオンしてセンスコンパレータ回路と前段の信号源を接続する。（第５の動作段階）
【００２０】
【実施例】
磁気センサ回路等のオフセット補償動作が有る回路の出力信号の信号処理に適した、本発明によるセンスコンパレータ回路の実施例の回路図を図１に示した。
図１において、センスコンパレータＳＣＯＭＰは従来と同じである。このセンスコンパレータＳＣＯＭＰの非反転入力端子（＋）と反転入力端子（−）との間にゲートＴ４１を接続し、同入力端子間にコンデンサＣ２とゲートＴ５１の直列回路を接続する。定電流源ＣＳと電源Ｖｃｃを設ける。コンデンサＣ２の一端（センスコンパレータＳＣＯＭＰ側）と定電流源ＣＳの間にゲートＴ６１を接続し、コンデンサＣ２の他端（ゲートＴ５１側）と電源Ｖｃｃの間にゲートＴ６２を接続する。また、コンデンサＣ２の他端と定電流源ＣＳの間にゲートＴ７１を接続し、コンデンサＣＳの一端と電源Ｖｃｃの間にゲートＴ７２を接続する。
【００２１】
センスコンパレータＳＣＯＭＰの非反転入力端子（＋）と前段の信号源との間にはゲートＴ３１を接続し、センスコンパレータＳＣＯＭＰの反転入力端子（−）と前段の信号源との間に前記コンデンサＣ２とそれが直列回路を成すようにＴ３２を接続する。これら各ゲートＴ３１〜Ｔ７２とコンデンサＣ２と電源Ｖｃｃと定電流源ＣＳにより、センスコンパレータＳＣＯＭＰのオフセット対策のためのオフセット補償回路１３が構成されている。
そして、オフセット補償回路１３中の各ゲートＴ３１〜Ｔ７２の動作を制御するための制御回路１４を設けると共に、センスコンパレータＳＣＯＭＰの出力信号と基準電圧源１２から供給されるセンター基準電圧とを比較し、その比較結果を示す信号を制御回路１４に供給する比較器１１と設ける。
【００２２】
このような構成としたセンスコンパレータ回路のオフセット補償動作の概略を図２の原理回路図と図３のタイミングチャートを使って説明する。
センスコンパレータＳＣＯＭＰのオフセットの極性方向が、反転入力端子側を高くするように生じているか、非反転入力端子側を高くするように生じているかは製品によって異なる。そこで先ず、制御回路１４ａからオフセット補償回路１４ａにハイレベルの信号Ｓ４を供給し、これによりゲートＴ４１をオンし、センスコンパレータＳＣＯＭＰの非反転（＋）、反転（−）の各入力端子間を短絡する。そして、この時のセンスコンパレータＳＣＯＭＰの出力信号の電圧ＶＤＳを比較器１１において基準電圧源１２のセンター基準電圧ＶＣＲと比較し、オフセットの極性方向を確認する。
【００２３】
例えば、ゲートＴ４１をオンした時にセンスコンパレータＳＣＯＭＰの出力信号（電圧ＶＤＳ）がローレベルであった場合、制御回路１４ａは信号Ｓ４をローレベルにしてゲートＴ４１をオフした後、ゲートＴ６１、Ｔ６２をオンするようにハイレベルの信号Ｓ６を供給する。するとコンデンサＣ２は非反転入力端子（＋）に接続される側の端子を高電位とするように充電され、その端子間電圧ＶＣ２は正方向に増加していく。所定時間の経過後、端子間電圧ＶＣ２がセンスコンパレータＳＣＯＭＰのオフセットに対応した電圧値（ＶＳＣＯＦ）に達すると、その直後にセンスコンパレータＳＣＯＭＰの出力信号はハイレベルに転換することになる。
【００２４】
センスコンパレータＳＣＯＭＰの出力信号のローレベルからハイレベルへの転換は、比較器１１から制御回路１４ａに供給される信号の状態変化を引き起こす。この比較器１１から供給される信号の状態変化を検知した制御回路１４ａは信号Ｓ６をローレベルにし、ゲートＴ６１、Ｔ６２をオフする。この時、コンデンサＣ２にはセンスコンパレータＳＣＯＭＰのオフセットに対応した電圧が保持されていることになる。そこで、センスコンパレータＳＣＯＭＰの一方の入力端子には前段の信号源から直接に信号を供給し、他方の入力端子には前段の信号源からコンデンサＣ２を介して信号を供給すれば、オフセット補償がなされた出力信号が得られることになる。
【００２５】
逆に、ゲートＴ４１をオンした時にセンスコンパレータＳＣＯＭＰの出力信号がハイレベルであった場合、制御回路１４ａは信号Ｓ４をローレベルにしてゲートＴ４１をオフした後、ゲートＴ７１、Ｔ７２をオンするようにハイレベルの信号Ｓ７を供給する。するとコンデンサＣ２は反転入力端子（−）に接続された側の端子を高電位とするように充電され、その端子間電圧ＶＣ２は負方向に増加していく。その後の動作は、出力信号がローレベルであった場合と同様になる。
【００２６】
以上のオフセット補償動作の原理を踏まえた上で図１に示した回路の動作を時系列的に説明すると次のようになる。
先ず最初に、制御回路１４からの信号Ｓ３によってゲートＴ３１とＴ３２がオフし、センスコンパレータ回路を前段の信号源と切り離す。そして、信号Ｓ４によってゲートＴ４１がオンし、センスコンパレータＳＣＯＭＰの非反転（＋）、反転（−）の各入力端子間を短絡する。この時に現れるセンスコンパレータＳＣＯＭＰの出力信号と基準電圧源１２のセンター基準電圧を比較器１１において比較し、オフセットの極性方向を検知する。
【００２７】
オフセットの極性方向の検知後、制御回路１４からの信号Ｓ５によってゲートＴ５１をオンし、コンデンサＣ２がセンスコンパレータＳＣＯＭＰの非反転（＋）、反転（−）の各入力端子間に接続された状態になるようにする。この時、コンデンサＣ２はゲートＴ５１とゲートＴ４１を介して放電し、端子間電圧がゼロの初期状態となる。
続いて、制御回路１４からの信号Ｓ４によってゲートＴ４１をオフし、センスコンパレータＳＣＯＭＰの入力端子間の短絡状態を解除する。そして、比較器１１の出力信号、すなわち、先に検知したオフセットの極性方向に応じてゲートＴ６１とＴ６２の組み、あるいはゲートＴ７１とＴ７２の組みのいずれか一方をオンし、コンデンサＣ２を所定方向に充電する。
【００２８】
やがてコンデンサＣ２の端子間電圧はセンスコンパレータＳＣＯＭＰのオフセットに対応した電圧値に達する。その直後、センスコンパレータＳＣＯＭＰの出力信号はハイレベルからローレベル、あるいはローレベルからハイレベルに転換する。比較器１１を介してセンスコンパレータＳＣＯＭＰの出力信号のレベルの転換が検知された時、制御回路１４は先にオンされたゲートＴ６１とＴ６２の組み、あるいはゲートＴ７１とＴ７２の組みをオフし、コンデンサＣ２の充電を停止させる。
コンデンサＣ２の充電終了後、制御回路１４からの信号Ｓ５によってゲートＴ５１をオフし、コンデンサＣ２がＳＣＯＭＰの反転入力端子（−）と前段の信号源の間に直列に配置された状態とする。そして最後に、制御回路１４からの信号Ｓ３によってゲートＴ３１とＴ３２をオンし、センスコンパレータ回路ＳＣＯＭＰと前段の信号源を接続する。
【００２９】
この時、コンデンサＣ２にはセンスコンパレータＳＣＯＭＰのオフセットに対応した電圧ＶＣ２が保持されている。このため、前段の信号源からセンスコンパレータ回路に信号を供給すると、センスコンパレータＳＣＯＭＰの反転入力端子（−）に供給される信号が電圧ＶＣ２でバイアスされることにより、センスコンパレータＳＣＯＭＰの出力信号からは実質的にオフセット成分が除去されることになる。
【００３０】
図４には本発明によるセンスコンパレータ回路を従来から存在する磁気センサ回路に組み込んで使用した場合の回路構成を示した。
図４において、ホール素子２と、ホール素子２用のオフセット補償回路３と、制御回路４は図５の回路と同一である。また、センスコンパレータＳＣＯＭＰと、比較器１１と、基準電圧源１２と、センスコンパレータＳＣＯＭＰ用のオフセット補償回路１３と、制御回路１４は図１の回路と同一である。
【００３１】
このような構成の図４の回路では、第１の期間の間に、ホール素子２側のオフセット補償回路３は制御回路４から供給される信号Ｓ１に応じて、端子間電圧ＶＣ１が各回路部分のオフセットとホール効果電圧Ｖｈ  の加算値に等しくなるようコンデンサＣ１を充電する。この同じ期間の間に、センスコンパレータＳＣＯＭＰ側のオフセット補償回路１３は、制御回路１４から逐次供給される各信号Ｓ４、Ｓ５、Ｓ６、Ｓ６に応じて、端子間電圧ＶＣ２がセンスコンパレータＳＣＯＭＰのオフセットに相当する電圧になるようコンデンサＣ２を充電する。
【００３２】
そして第１の期間に続く第２の期間には、エラーアンプＥＡ１の出力信号はコンデンサＣ１を介してセンスコンパレータＳＣＯＭＰの非反転入力端子（＋）に入力され、エラーアンプＥＡ２の出力信号はコンデンサＣ２を介してセンスコンパレータＳＣＯＭＰの反転入力端子（−）に入力される。この時、コンデンサＣ１にはホール素子２、エラーアンプＥＡ１、エラーアンプＥＡ２のオフセットに対抗する電圧が保持されており、コンデンサＣ２にはセンスコンパレータＳＣＯＭＰのオフセットに対抗する電圧が保持されている。したがって、最終的にセンスコンパレータＳＣＯＭＰから出力される信号から磁気センサ回路内で発生する全てのオフセットを除去することが可能になる。
【００３３】
図１、図４に示した本発明によるセンスコンパレータ回路の実施例において、信号源とセンスコンパレータ回路の間を接続、あるいは切り離すためのゲートＴ３１、Ｔ３２は、必ずしもセンスコンパレータ回路側に設ける必要は無く、前段の信号源側に設けても構わない。またコンデンサＣ２を充電するのに必要な電源を供給する電源Ｖｃｃも特別に設ける必要は無く、回路全体に供給される電源をそのまま流用しても構わない。更に、センサ回路から最終的に出力されるデジタル出力信号のレベルが制御回路（１４）で処理可能な信号の電圧レベルから外れている場合を想定して比較器（１１）を設けているが、各信号レベルの相互関係によっては比較器（１１）と基準電圧源（１２）は省略されることがある。
【００３４】
【発明の効果】
以上に説明したように、本発明によるセンスコンパレータ回路は、センスコンパレータのオフセットに相当する電圧を保持するためのコンデンサ、コンデンサを充電するための電流源と電源、センスコンパレータの出力信号を監視する比較器、センスコンパレータとコンデンサを中心に設けられた複数のスイッチ、複数のスイッチのオン、オフを逐次制御する制御回路を具備し、オフセットの極性方向を検知する第１の動作、コンデンサの接続位置をセンスコンパレータの入力端子間とする第２の動作、オフセットの極性方向に応じた方向にコンデンサを充電する第３の動作、コンデンサの充電をオフセットに相当する電圧で停止させる第４の動作、コンデンサの接続位置を信号源とセンスコンパレータの間とする第５の動作を経て、オフセット成分が除去された信号を得ることを特徴としている。
【００３５】
このような本発明によれば、センスコンパレータの構成に関係無く、その入力と出力の関係からコンデンサにオフセットに相当する電圧が保持されるようになるため、センスコンパレータが持つオフセットを適切に補償できる。その結果、信号源、例えばホール素子等、のオフセット補償動作が行われる磁気センサ回路等の出力信号の信号処理に好適なセンスコンパレータ回路を提供することが可能になる。
【図面の簡単な説明】
【図１】本発明によるセンスコンパレータ回路の実施例の回路図。
【図２】図１の回路のオフセット補償の原理回路図。
【図３】図２の回路内に現れる各信号のタイミングチャート。
【図４】本発明によるセンスコンパレータ回路を組み込んだ磁気センサ回路の回路図。
【図５】従来の磁気センサ回路の回路図。
【図６】センスコンパレータと機能的に等価な回路の回路図。
【符号の説明】
１１：比較器      １２：基準電圧源（センター基準電圧源）      １３：センスコンパレータ用のオフセット補償回路      １４：制御回路      Ｃ２：コンデンサ      ＣＳ：定電流源      Ｖｃｃ：電源      ＳＣＯＭＰ：センスコンパレータ      Ｔ４１：ゲート（第１のスイッチ）      Ｔ５１：ゲート（第２のスイッチ）      Ｔ６１：ゲート（第３のスイッチ）      Ｔ６２：ゲート（第４のスイッチ）      Ｔ７１：ゲート（第５のスイッチ）      Ｔ７２：ゲート（第６のスイッチ）      Ｔ３１：ゲート（第７のスイッチ）      Ｔ３２：ゲート（第８のスイッチ）
【図１】
2004361327.tif 000004
【図２】
2004361327.tif 000005
【図３】
2004361327.tif 000006
【図４】
2004361327.tif 000007
【図５】
2004361327.tif 000008
【図６】
2004361327.tif 000009