(57)【要約】【課題】大きな電流密度を有し、かつ低い真空度の環境において確実に動作することができるフラット放出器を形成すること。【解決手段】放出器(50,100)は、電子供給源(10)とナノホール開口部(22)を有する多孔性陰極層(14)とを有する。また、その放出器は、電子供給源と陰極層との間に配置されるトンネル層(20)も有する。【選択図】図１
2004127935.tif 000002
【特許請求の範囲】
【請求項１】
放出器（５０、１００）であって、
　電子供給源（１０）と、
　ナノホール開口部（２２）を有する多孔性陰極層（１４）と、および
　前記電子供給源と前記陰極層との間に配置されるトンネル層（２０）とを備える、放出器。
【請求項２】
前記ナノホール開口部（２２）が前記放出器のアニーリングプロセス（１２０、１２２）において形成され、そのアニーリングプロセスが前記放出器を、約２０〜約３０分間、約４００℃〜約６５０℃の温度にさらす、請求項１に記載の放出器。
【請求項３】
前記トンネル層（２０）が金属クラスタ誘電体、急熱プロセスにより成長させた二酸化ケイ素、ポリシリコン、酸化ケイ素、窒化ケイ素、酸窒化ケイ素または炭化ケイ素のうちの少なくとも１つである、請求項１に記載の放出器。
【請求項４】
前記トンネル層（２０）がバラスト層（２１）上に堆積されるか、または前記バラスト層を含む、請求項１に記載の放出器。
【請求項５】
１×１０−２アンペア／平方センチメートルより大きな放出電流を供給するように動作することができる、請求項１に記載の放出器。
【請求項６】
前記ナノホール開口部（２２）の最も狭い寸法が、概ね１〜１０ナノメートルである、請求項１に記載の放出器。
【請求項７】
前記ナノホール開口部（２２）の最も長い寸法が、概ね１０〜１００ナノメートルである、請求項１に記載の放出器。
【請求項８】
前記ナノホール開口部（２２）が平均して一様に分布するが、前記多孔性陰極層（１４）の表面にわたってランダムな間隔で配置される、請求項１に記載の放出器。
【請求項９】
前記多孔性陰極層（１４）が１２．５％よりも高い多孔率を有する、請求項１に記載の放出器。
【請求項１０】
放出器（５０、１００）であって、
　電子供給源表面（１０）と、
　前記電子供給源表面上に形成され、その中に画定された第１の開口部を有する、絶縁体層（７８）と、
　前記絶縁体層（７８）上に配置され、前記第１の開口部と位置合わせされる第２の開口部を画定する接着層（８０）と、
　前記接着層上に配置され、前記第１の開口部および前記第２の開口部と位置合わせされる第３の開口部を画定する導電層（８２）と、
　前記第１の開口部、前記第２の開口部、および前記第３の開口部内の前記電子供給源表面上に形成されるトンネル層（２０）と、および
　前記トンネル層、および前記導電層の一部の上に配置される陰極層（１４）とを含み、　
　前記トンネル層上にある前記陰極層の部分が、電子放出部分を提供するナノホールサイズの開口部（２２）を有する、放出器。
【請求項１１】
前記陰極層内の前記ナノホールサイズの開口部（２２）の最も狭い寸法が、概ね１〜１０ナノメートルである、請求項１１に記載の放出器。
【請求項１２】
前記陰極層内の前記ナノホールサイズの開口部（２２）の最も長い寸法が、概ね１０〜１００ナノメートルである、請求項１１に記載の放出器。
【請求項１３】
放出器（５０、１００）であって、
　第１の面積を有する放出表面（８４）であって、その放出表面がナノホールサイズの放出器部分の開口部（２２）を含む陰極層を有する、放出表面と、
　前記放出表面に対して境界をなす実質的に平行な側壁を有する第１の空洞と、および
　前記第１の空洞と境界をなし、前記第１の面積よりも大きな第２の面積を有する開口部に向かって広がっていく側壁を有する第２の空洞とを含む、放出器。
【請求項１４】
前記陰極層（１４）が、前記放出表面（８６）上と、前記第１の空洞および前記第２の空洞の側壁上とに配置され、前記放出器が窒素含有環境においてアニーリングプロセス（１２０、１２２）にかけられており、それにより前記放出器の放出能力が高められる、請求項１３に記載の放出器。
【請求項１５】
前記第１の空洞が接着層（８０）内に形成される、請求項１４に記載の放出器。
【請求項１６】
前記第２の空洞が導電層（８２）内に形成される、請求項１４に記載の放出器。
【請求項１７】
集積回路（５２）であって、
　電子供給源（１０）を提供するための導電性表面と、
　前記電子供給源上に形成される少なくとも１つの放出器（５０、１００）とを含み、その放出器が、
　前記少なくとも１つの放出器の場所および形状を画定するための少なくとも１つの開口部を有する絶縁体層（７８）と、
　前記絶縁体層上に配置され、前記少なくとも１つの開口部と位置合わせされる少なくとも１つの開口部を有する導電層（８２）と、
　前記絶縁体層の前記少なくとも１つの開口部内に配置されるトンネル層（２０）と、および
　前記導電層上に部分的に、かつ前記トンネル層上に配置される陰極層（１４）とを含み、
　少なくとも前記トンネル層上にある前記陰極層の部分が、ナノホールサイズの開口部（２２）を有する、集積回路。
【請求項１８】
前記集積回路（５２）が、約２０〜３０分間、少なくとも約４００〜約６５０℃の温度を維持し、その後冷却されるような温度勾配を有するアニーリングプロセス（１２０、１２２）にかけられている、請求項１７に記載の集積回路。
【請求項１９】
前記トンネル層（２０）が、金属クラスタ誘電体、急熱プロセスにより成長させた二酸化ケイ素、ポリシリコン、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、または炭化ケイ素誘電体のうちの少なくとも１つである、請求項１７に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、電子放出デバイスに関し、特にナノホール開口部を有するトンネル放出器に関する。
【０００２】
　本特許出願は、２００１年４月３０日に出願され、同じ譲受人に譲渡された米国特許出願第０９／８４６，１２７号の一部継続出願である。
【背景技術】
【０００３】
　ディスプレイ、または記憶装置のような他の電子装置に有用な電子放出を生じさせるために、いくつかの異なる電子放出素子が提案され、実施されている。従来、電子管のような熱電子放出を伴う真空装置では、電子放出を生じさせるために陰極表面を加熱する必要があった。それらの電子は、真空空間において陽極構造体まで引き寄せられる。陽極構造体は、電子を引き寄せるために所定の電位になっている。陰極線管のような表示装置の場合、電子が燐光体に衝突する際に光子が生成されて、視認可能な画像が生成されるように、陽極構造体は燐光体でコーティングされている。スピント（spindt）先端構造体（先のとがった先端構造体）のような冷陰極装置は、電界放出を利用しており、熱陰極技術の代わりに用いられている。しかしながら、信頼性を維持しながら、サイズを縮小し、いくつかのスピント先端構造体を一体に形成することは困難である。サイズが縮小されると、スピント先端構造体は、電子が衝突する際にイオン化される、ほぼ真空の空間内にある汚染物質からの損傷をより受けやすくなる。その際、イオン化された汚染物質は、スピント先端構造体に引き寄せられて衝突し、それにより損傷が生じる。スピント先端構造体の寿命を延ばすために、真空空間はさらに高い真空度を有する（すなわち、汚染物質を除去する）必要がある。スピント先端構造放出器よりも広い放出表面を有するフラット放出器は、より低い真空要件でも、確実に動作させることができる。しかしながら、用途によっては、従来のフラット放出器からの電流密度の量は、役に立つほど大きくない場合がある。
【特許文献１】米国特許出願第１０／０６６，１５８号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
　したがって、大きな電流密度を有し、かつ低い真空度の環境において確実に動作することができるフラット放出器を形成することが必要とされている。
【課題を解決するための手段】
【０００５】
　放出器は、電子供給源とナノホール開口部を有する多孔性陰極層とを有する。また、その放出器は、電子供給源と陰極層との間に配置されるトンネル層も有する。
【発明の効果】
【０００６】
　本発明によれば、大きな電流密度を有し、かつ低い真空度の環境において確実に動作することができるフラット放出器を形成することが可能になる。
【発明を実施するための最良の形態】
【０００７】
　本発明は、添付図面を参照することにより、さらに理解が深められる。図面の要素は互いに対して必ずしも一定の縮尺になっていない。むしろ、本発明を明確に例示することに重きを置いている。さらに、いくつかの図面を通して、同じ参照番号は対応する類似の部品を表す。
【０００８】
　本発明は、約５０ｎｍ（５００オングストローム）未満の十分な厚みを有するトンネル層を用いて、電子供給源と平坦な陰極表面との間に大きな電界を生成することにより、１平方センチメートル当たりの大きなレベルの放出電流を提供するトンネル放出型放出器を対象とする。従来のフラット放出器タイプの素子は、表面積の１平方センチメートル当たりの放出電流が小さく（すなわち、０．００１ｍＡ／ｃｍ２未満）、ひいては現在のスピント先端構造放出器を利用するいくつかの用途に用いることができない。本発明は、５〜２５ｎｍ（５０〜２５０オングストローム）のような５０ｎｍ（５００オングストローム）未満の厚み、たとえば約１０ｎｍ（１００オングストローム）の厚みを有する金属クラスタ誘電体（すなわち、ＴｉＯｘ）のような高電界強度の誘電体の薄い堆積物を用いて、電子供給源と陰極表面との間に、電子が突き抜けることができる障壁を形成する。そのような材料を用いることにより、放出電流を、従来のフラット放出器技術の放出電流よりもそれぞれ１桁、２桁、または概ね３桁だけ大きな、１平方センチメートル当たり１０ｍＡ、１００ｍＡ、または場合によっては１Ａより大きくすることができる。実際に製造された放出器による実験的なテストでは、約７Ａ／ｃｍ２またはそれより大きい値のような、さらに大きな電流密度が得られている。実際の放出率は、トンネル層に用いられる材料のタイプ（たとえば、数例を挙げると、金属クラスタ誘電体、急熱プロセスで成長させた酸化ケイ素のようなケイ素酸化物、酸窒化ケイ素、ポリシリコン、窒化ケイ素、および炭化ケイ素）および厚みの設計上の選択に依存する。
【０００９】
　電子放出を増加させることは、ナノホールサイズの開口部を有する多孔性の陰極層を用いることにより可能になる。陰極層内にこれらナノホールサイズの開口部を設けることにより、通常は陰極層を通って放出するだけの十分なエネルギーを持たずに突き抜ける電子が、開口部を通って放出することが可能になる。そのようなナノホールサイズの開口部を用いる場合、電界は、放出器の表面にわたって大きく、かつ概ね一様に保持される。開口部の近くにより大きな電界を生成するために役立つナノ開口部のエッジ効果に起因して、電界はさらに大きくなる。ナノホールサイズの開口部を形成する１つの方法は、放出器をアニーリングプロセスにかけることである。プラチナ陰極層の場合、そのアニーリングは窒素含有環境において行われることが好ましい。金の陰極層を用いる場合、堆積される層の厚みを注意深く制御することによりナノホール開口部を形成することができるが、金の陰極層をアニールすることにより、ナノホール開口部をさらに増加させることもできる。ナノホール開口部を形成するためのアニーリングプロセス中に、開口部が形成されるように陰極層の形態が変化する。アニーリングプロセスは、間隔およびサイズが異なるナノホールをランダムに形成する場合があるが、形成されたナノホール開口部は平均して、放出器の表面にわたって一様に放出場所を提供する。
【００１０】
　ナノホールは、放出電流密度を高めるほかに、さらなる利点を提供する。ナノホールは、堆積された薄膜材料の表面の欠陥に起因して電界が不均一になることにより、陰極の薄い金属層が初期に破壊されるのを防ぐ役割を果たす。限定するつもりはないが、この初期の破壊損傷の防止は、ナノホールによって電子が陰極層から出ることができるようになるということに起因して、ストレスの蓄積が防止されることによるものと考えられる。また、ナノホールは、種々の運動量を有する電子が開口部を通って放出できるようにすることにより、放出のスパイクも低減する。これらの利点の結果として、ナノホールサイズの開口部を持たない放出器よりも、寿命が延び、信頼性が高くなり、さらに動作が予測可能になる。ナノホールは種々の形状を有することができ、それでもなお有効である。ナノホールは、円形、亀裂状（幅が狭く、長い）、割れ目、空隙、蛇行構造、または陰極材料の相互に接続された島状部間にある開口部とすることができる。ナノホールサイズの開口部は、幅（最も狭い寸法）、長さ（最も長い寸法）または直径（概ね円形の場合には、平均開口部寸法）の観点から大きさを決められることが好ましい。ナノホールは、約１〜約４００ナノメートルのような約５００ナノメートル未満の絶対寸法を有し、最も狭い（幅）寸法の場合には、約１〜約１０ナノメートルの絶対寸法を有し、亀裂または割れ目のような長さ寸法の場合には、約１０〜約１００ナノメートルの絶対寸法を有することが好ましい。ナノホールの分布は、（少なくとも平均して）放出表面の表面にわたって一様であり、陰極層が放出器の表面にわたって連続して電気的接続を維持するだけの十分な間隔で配置されることが好ましい。それゆえ、陰極層は連続していないが（開口部が存在するという意味で）、その形態において連続している（その表面にわたって電気的相互接続が維持されるという意味で）。ナノホールは、一様なサイズを有するか、またはランダムに分布したサイズを有することができる。ナノホールの間隔は一様か、またはランダムにすることができるが、平均して、放出表面の表面にわたって（少なくとも平均して）一様に分布し、放出器を損傷する可能性がある放出の局所的な集中を避けるべきである。
【００１１】
　アニーリングプロセスのさらなる利点は、トンネル層のトンネル抵抗が少なくとも２分の１に、好ましくはそれ以上に減少することである。また、アニーリングプロセスは薄膜境界面の接触抵抗も減少させる。このトンネル抵抗および接触抵抗の減少によって、所与の電圧が放出器にかかる場合に、より多くの電子が障壁を突き抜けることが可能になる。ナノホール開口部とともに、このトンネル抵抗の結果として、１％より高い放出効率、たとえばバラスト層が用いられる際には約７％までの放出効率を有する電子トンネル放出器がもたらされる。
【００１２】
　本発明のさらに別の利点および特徴は、本発明、その形成方法および種々の用途に関する以下の説明においてさらに明らかになるであろう。
【００１３】
　この説明に関する図面では、放出器素子の種々の部品は一定の縮尺で描かれていない。本発明のより明瞭な例示と理解を提供するために、他の寸法に対して、ある特定の寸法が誇張されている。例示のために、本明細書で説明される実施形態は、種々の領域が深さおよび幅を有する２次元の図において示される。これらの領域は、ある素子の単一のセルの一部分を例示しているにすぎず、その素子は３次元の構造に配列される複数の係るセルを含むことができることは理解されたい。したがって、これらの領域は、実際の素子において製造される場合には、長さ、幅、および深さを含む３次元の寸法を有するであろう。
【００１４】
　さらに、本発明の一態様は、それが従来の集積回路薄膜技術を用いて製造され得ることである。従来の技術を用いることにより、本発明の放出器は従来の集積回路に組み込まれることができ、いくつかの用途への適用可能性をさらに高めることができる。その処理ステップのいくつかを実行するために、いくつかの異なる技術および装置が存在し、当業者によって入れ替えられることができる。たとえば、特に述べられない限り、材料の堆積は、数例を挙げると、蒸着、スパッタリング、化学気相成長法、分子線エピタキシャル成長、光化学気相成長法、低温光化学気相成長法、およびプラズマ堆積のようないくつかのプロセスのうちの１つによることができる。さらに、いくつかの利用可能なエッチング技術を挙げると、ウエットエッチング、ドライエッチング、イオンビームエッチング、反応性イオンエッチング、ならびにバレルプラズマエッチングおよびプレーナプラズマエッチングのようなプラズマエッチングなどの、いくつかの異なるエッチング技術が存在する。実際に用いられる技術の選択は、他にも要因はあるが、用いられる材料およびコストの判定基準に依存する。
【００１５】
　図１は、電子供給源１０を含む放出器素子５０、すなわち電子放出のためのフラット放出器の例示的な図である。電子供給源１０の上には、オプションではあるが、バラスト層２１およびトンネル層２０が配置されることが好ましい。必要に応じて、バラスト層２１およびトンネル層２０は、単一の層に組み合わせられ得る。バラスト層の一例は、材料の厚みの方向（層の平面に直交する方向）に最も小さな抵抗を有する非対称な面積抵抗を有する粒状のアモルファスポリシリコンである。同じ譲受人に譲渡された２００２年１月３１日に出願の「EMITTER AND METHOD OF MAKING」と題する特許文献１に記載されるような、バラスト層を形成するためのいくつかの異なる材料および工程が存在する。バラスト層２１の目的は、トンネル層２０にかかる電圧のバランスを取ることにより、放出器の表面にわたって一様な放出を提供することである。トンネル層２０は、金属クラスタ誘電体のような高絶縁耐力の誘電体材料から形成されることが好ましい。金属クラスタ誘電体のいくつかの例には、硝酸タングステンシリコン（ＷＳｉＮ）または酸化タンタル（ＴａＯｘ）、酸化チタン（ＴｉＯｘ、ただしｘ＝０．５〜２．５）が含まれる。また、酸窒化タンタルアルミニウム（ＴａＡｌＯｘＮｙ）、酸化タンタルアルミニウム（ＴａＡｌＯｘ）、酸窒化アルミニウム（ＡｌＯｘＮｙ）または他の遷移金属（ＴＭ）酸化物または酸窒化物（（ＴＭ）Ｏｘまたは（ＴＭ）ＯｘＮｙ）もトンネル層２０として用いることができるものと想定される。他の適切なトンネル層は、数例を挙げると、急熱プロセスで成長させた酸化ケイ素のようなケイ素酸化物、窒化ケイ素、酸窒化ケイ素、および炭化ケイ素を含む。粒状アモルファスポリシリコン、結晶性ポリシリコン、多孔性ポリシリコンおよびナノサイズに形成されたポリシリコン構造体のような他の誘電体もあり、当業者には知られている。トンネル層は、５０ｎｍ（５００オングストローム）未満の厚みを有することが好ましく、その厚みは約１０ｎｍ（１００オングストローム）のような約５〜約２５ｎｍ（５０〜２５０オングストローム）の範囲内にあることがさらに好ましい。選択される厚みは、トンネル層が耐えることができなければならない電界強度を決定し、所望の放出器の放出電流に影響を及ぼす。トンネル層２０上には陰極層１４が配置され、陰極層は、プラチナ、金、モリブデン、イリジウム、ルテニウム、タンタル、クロム、または他の屈折性の金属またはその合金のような薄膜導体であることが好ましい。陰極層の厚みは３〜１５ｎｍ（３０〜１５０オングストローム）であることが好ましく、約５〜約１０ｎｍ（５０〜１００オングストローム）であることがより好ましい。陰極層は、長さ、幅または直径が概ね約１〜約４００ナノメートルであるナノホール開口部２２を有することが好ましく、最も狭い（幅）および直径の開口部の場合には約１〜約１０ナノメートル、亀裂および割れ目の場合には長さが約１０〜約１００ナノメートルの範囲内にあることがさらに好ましい。最も狭い幅または直径のナノホール開口部２２は、トンネル層２０の厚みの１０％未満であることが好ましい。これらのナノホール開口部２２は、電子放出場所を形成するために役立つ。
【００１６】
　放出器電圧ＶＤ（放出器の設計によって約３〜３０Ｖ）を有する電圧源２２が陰極層１４と、コンタクト１２を介して電子供給源１０とに印加されるとき、基板１０（電子供給源）から陰極層１４まで電子が突き抜ける。トンネル層２０内のナノホールサイズの開口部２２により、電子が突き抜ける電界は非常に強く、放出器の表面にわたって概ね一様であり、それにより陰極層１４の表面からの放出電子１６の量を従来の設計よりも大きくできるようになる。ナノホール開口部２２によって、トンネル層を突き抜ける電子が、陰極層材料に衝突することなく放出器から放出されようになり、それにより電子が陰極層１４の表面から放出することを邪魔する、運動量の損失を防ぐ。
【００１７】
　種々の厚みに関して、電界は以下の式によって計算される。
【００１８】
【数１】
2004127935.tif 000003
【００１９】
　ただし、ｔｔｈｉｃｋｎｅｓｓはトンネル層２０の厚みである。たとえば、ＶＤ＝１０Ｖの場合、電界はトンネル層の厚みが１０ｎｍ（１００オングストローム）の場合に１０９Ｖ／ｍに等しい。電界強度に及ぼされる影響は、以下の図１４および図１５に示されるような、ナノホール開口部２２によって最小限に抑えられるであろう。
【００２０】
　トンネル層２０は、スパッタリングなどによって一様に堆積されることが好ましい。たとえば、トンネル層として金属クラスタ誘電体を用いるとき、電子供給源１０と陰極層１４との間に非常に大きな電界強度がかけられ、より高い放出を達成することができる。なぜなら、金属クラスタ誘電体は、電気的破壊を生じることなく、他の誘電体よりもはるかに大きな電界強度に耐えるからである。しかしながら、他の誘電体が、より均一な堆積厚を提供するか、または薄膜層においてより少ない応力を有することができる場合もある。誘電体の実際の設計上の選択は、その用途および所望の放出電流密度に依存するであろう。本明細書に記載された例は、本発明の実用的な電子装置への適用可能性を示すための参考にすぎず、特許請求の範囲およびそれらの等価物によって規定される本発明の範囲を制限することを意味しない。
【００２１】
　図２は、図１の放出器５０に関する使用法の例示的な図である。この応用形態では、放出電子１６は、導体内のアパーチャとして例示された静電集束デバイスまたはレンズ２８によって集束され、その導体は所定の電圧に設定されており、その電圧はレンズ２８の集束効果を変更するように調整され得る。当業者は、所望の集束効果を生じさせるために、レンズ２８が２つ以上の導体層から形成され得ることは理解されよう。放出電子１６は、レンズ２８によって集束されて、集束されたビーム３２になり、陽極構造体３０に入射する。陽極構造体３０は陽極電圧ＶＡ２６に設定され、その電圧の大きさは、応用形態またはテスト環境によって、意図された用途、および陽極構造体３０から放出器５０までの距離に応じて変化する。たとえば、陽極構造体３０が記憶素子のための記録可能な媒体である場合、ＶＡは５００〜１０００Ｖになるように選択され得る。レンズ２８は、そのアパーチャ内に電界３４を形成することにより、放出電子１６を集束する。ＶＤから適切な電圧に設定されることにより、放出器５０のナノホール開口部２２から放出される電子がアパーチャの中央に方向付けられ、その後さらに陽極構造体３０に引き寄せられて、集束されたビーム３２が形成される。
【００２２】
　トンネル放出器５０の効率は、トンネル放出器５０に供給される電流ｉＤに対する放出電流ｉＥの比である。図示された電流は、従来どおりの正の電流である。負の電流、それゆえ電子の流れは逆向きである。本発明の１つの利点は、ナノホール開口部２２によって生成されるポジティブな効果、トンネル層のトンネル抵抗の減少、および層間接触抵抗の減少に起因して、放出器効率が高められることである。本発明のテストモデルの効率は、バラスト層を用いない放出器の場合に約１％、バラスト層を有する放出器の場合に約７％に達している。
【００２３】
　図３は、陰極層１４の表面内にあるナノホールサイズの開口部２２を例示する放出器５０の例示的な斜視図である。ナノホールサイズの開口部２２は、放出器の表面にわたって平均して概ね一様に分布するが、ナノホール間の実際の間隔は、ナノホールの実際のサイズと同様にランダムであってもよい。ナノホールは、約１〜４００ナノメートルのような５００ナノメートル未満の大きさになっていることが好ましく、最も狭い寸法で約１〜１０ナノメートルであり、亀裂および割れ目の場合には長さが約１０〜１００ナノメートルであることが好ましい。アニーリングプロセスを用いて、先に記載されたナノホールを形成することができるが、ナノスタンピングのようなサブミクロン技術による装置を用いる、他のナノホール形成方法が存在する。ナノスタンピングによって、ナノホールは均一なサイズを有し、均一な間隔で形成されることが可能になる。オプションのバラスト層２１を用いることにより、電子供給源およびトンネル層の表面上にあるナノホールに対して電子が確実に一様に分布するようになるが、特定の応用形態によっては、バラスト層２１が必要とされない場合がある。
【００２４】
　図４は、ナノホール開口部２２を有する少なくとも１つの集積放出器１００を含み、好ましくはアレイに編成された複数の集積放出器１００を含む集積回路５２の例示的な一実施形態である。放出器制御回路７２が集積回路５２上に集積され、少なくとも１つの集積放出器１００を動作させるために使用される。本発明による放出器の効率が高いことに起因して、所与の電流密度を得るために放出器に印加される必要がある電圧は低い。このように印加される電圧が低いことにより、放出器１００は、数例を挙げると、ＣＭＯＳ、ＮＭＯＳ、ＨＶＣＭＯＳおよびＢｉＭＯＳ集積回路技術のような従来の論理回路と組み合わせられることが可能になる。このような集積化は、スピント先端構造放出器のような従来の電界放出素子では一般に不可能である。なぜなら、それらが概ね１００％の効率であったとしても、許容可能な放出電流を得るために、一般に４０〜１００Ｖの放出器電圧を必要とするためである。スピント先端構造の動作に必要な４０〜１００Ｖの電圧範囲は、従来のＩＣ回路に損傷を与える可能性がある。
【００２５】
　図５は、集積放出器１００およびレンズアレイ４８を含む集積回路５２の例示的な一実施形態である。集積回路５２は、電子供給源を設けるために高濃度にドープされたシリコン、または薄膜導電層のような導電性材料であることが好ましい導電性基板１０上に形成される。基板１０（または、もし設けられるならバラスト層２１）上には、５０ｎｍ（５００オングストローム）未満、好ましくは約１０ｎｍ（１００オングストローム）未満の厚みを有するトンネル層２０が配置されるが、応用形態によっては、約５〜２５ｎｍ（５０〜２５０オングストローム）の範囲の厚みが望ましい場合もある。集積放出器１００を形成するために、半導体薄膜材料からなる種々の層が基板１０に付着され、エッチングされる。トンネル層２０上には、プラチナ、金、またはタンタル接着層を有する金からなる薄膜導電層であることが好ましい陰極層１４が配置される。陰極層１４のために他の利用可能な材料は、モリブデン、イリジウム、ルテニウム、タンタル、クロム、または他の屈折性金属またはその合金である。陰極層１４は陰極表面を形成し、その表面から、少なくともナノホール開口部２２を通って、おそらく陰極材料そのものも通り抜けて電子の形でエネルギーが放出される。レンズアレイ４８は、従来の薄膜処理を用いて付着され、導電層内に画定され、かつ集積放出器１００と位置合わせされたレンズ２８を含み、集積放出器１００からのエネルギーを陽極構造体７６の表面上に集束する。陽極構造体７６は、集積回路５２から目標の距離７４に配置される。
【００２６】
　図６は、本発明の集積放出器１００を用いるディスプレイ応用形態の一実施形態である。この実施形態では、複数の集積放出器１００が配列され、集積回路５２内に形成される。集積放出器１００はそれぞれ、好ましくはナノホール開口部２２から放出電子１６を放出する。陽極構造体、すなわちディスプレイ４０は、ディスプレイサブピクセル４２から構成されるディスプレイピクセル４４において、放出されたエネルギーを受け取る。ディスプレイサブピクセル４２は、電気燐光性材料または放出電子１６が衝突する際に光子を生成する他の材料であることが好ましい。
【００２７】
　図７は、記憶装置内にある集積放出器１００の別の使用法である。この例示的な実施形態では、複数の集積放出器１００を有する集積回路（ＩＣ）５２は、集積放出器１００と位置合わせされた集束機構のレンズアレイ４８を有する。レンズアレイ４８は、集束されたビーム３２を生成するために用いられ、そのビーム３２は記録表面、すなわち媒体５８に影響を及ぼすために用いられる。媒体５８は、ＩＣ５２上にある集積放出器１００に対して媒体５８を位置決めするムーバ５６に付着される。ムーバ５６内には、リーダ回路６２が一体化されることが好ましい。必要に応じて、リーダ回路６２は、種々の基板レベル間にオーミックコンタクトを用いることによりステータ基板５４または集積回路５２上に配置され得る。リーダ６２は増幅器６８として示されており、媒体５８への第１のオーミックコンタクト６４と、ムーバ５６、好ましくは半導体または導体基板への第２のオーミックコンタクト６６とが形成されている。集束されたビーム３２が媒体５８に衝突し、またはボンバードするとき、集束されたビームの電流密度が十分に大きな場合には、媒体は相変化を受けて、結果として作用を受けた媒体領域６０が形成される。低電流密度の集束されたビーム３２が媒体５８の表面に加えられるとき、リーダ出力７０を生成するための増幅器６８は、種々の度合いの電流を検出する。こうして、放出器５０からのエネルギーで媒体に影響を及ぼすことにより、媒体の構造的に相変化される特性を用いて、媒体に情報が格納される。１つの係る相変化材料はＩｎ２Ｓｅ３である。
【００２８】
　読出し／書込み可能（または書込み／消去／書込み）状態変化素子のための１つのオプションの相変化材料は、テルル化ゲルマニウム（ＧｅＴｅ）であり、それは適切な速度で加熱および冷却することにより、半導電性（アモルファス）状態から金属（結晶）状態に可逆的に変化することができる。たとえば、ＧｅＴｅが、その半導電性状態にあるときにｐ型であるようにドープされて、ｎ型半導体層の上側に堆積される場合には、ＧｅＴｅがその金属状態に変化する場合に、その接合を通り抜けるキャリアの数に著しい相違が見られるであろう。ＧｅＴｅまたは同等の相変化材料を用いることにより、媒体５８は読出し−書込み可能にすることができ、たとえば、何度でも書き込み、消去し、書き込むことができる。この機能は、いくつかの応用形態の場合に媒体５８の構造の有用性を高める。他の相変化材料をＧｅＴｅの代わりに用いることができ、それでも依然として本発明の思想と範囲を満足する。他の好ましい相変化材料のいくつかの例は、ＧａＳｂ、ＩｎＳｂ、ＩｎＳｅ、Ｓｂ２Ｔｅ３、Ｇｅ２Ｓｂ２Ｔｅ５、ＩｎＳｂＴｅ、ＧａＳｅＴｅ、ＳｎＳｂ２Ｔｅ４、ＩｎＳｂＧｅ、ＡｇＩｎＳｂＴｅ、（ＧｅＳｎ）ＳｂＴｅ、ＧｅＳｂ（ＳｅＴｅ）、Ｔｅ８１Ｇｅ１５Ｓｂ２Ｓ２およびＧｅＳｂＴｅのようなカルコゲニド合金である。さらに、当業者には他の相変化材料も知られており、本発明の範囲と思想を変更することなく、代わりに用いることができる。
【００２９】
　図８は、陰極層１４内に放出器領域８４を含む集積放出器１００の本発明の例示的な一実施形態の平面図である。ナノホール開口部２２を表示するために、陰極層１４の一部が拡大されて示されている。実際には、ナノホール開口部はランダムに間隔を置いて配置され、ランダムなサイズで形成され得るが、ナノホール開口部は、少なくとも放出器領域８４の表面上に平均して一様に分布する。陰極層１４は導電層８２に電気的に結合され、かつその上に配置され、導電層８２は絶縁体層７８上に配置される。集積放出器１００は、好ましくは円形として示されるが、他の形状を用いることもできる。円形は、電界を変更するような別個のエッジが形状内に存在しないので、生成される電界がより一様になる点で好ましい。
【００３０】
　図９は９−９軸に沿って見た図８に示された集積放出器１００の例示的な一実施形態の断面である。導電層または高濃度にドープされた半導体であることが好ましい基板１０が、トンネル層２０に電子供給源を提供し、トンネル層は絶縁体層７８内に画定される開口部内に配置される。薄膜導電層であることが好ましい陰極層１４が、ナノホール開口部２２（実際の寸法通りに示されておらず、それはさらに小さいであろう）を有するトンネル層２０上と、部分的に導電層８２上とに配置され、それにより、導電層との電気的コンタクトを形成する。必要に応じて、絶縁体層７８および導電層８２のために選択される特定の材料に応じて、導電層８２と絶縁体層７８との間に結合境界を設けるために、接着層８０が追加され得る。
【００３１】
　図１０は、マイクロプロセッサ９６、マイクロプロセッサ９６に結合されるメモリ９８、および電子装置、すなわち記憶装置９４およびディスプレイ装置９２を含むコンピュータ９０の例示的なブロック図である。電子装置はマイクロプロセッサ９６に結合される。マイクロプロセッサ９６は、メモリからの命令を実行することができ、メモリと、記憶装置９４およびディスプレイ装置９２のような電子装置との間でデータを転送することを可能にする。各電子装置は、本発明を組み込む放出器を有する集積回路と、好ましくは放出器からの放出電子を集束するための集束装置とを含む。放出器は電子供給層を有し、その上には絶縁層が配置される。絶縁層は開口部を画定し、その開口部内の電子供給層上にはトンネル層が形成される。トンネル層上には、好ましくはナノホールサイズの開口部２２を有する陰極層が配置される。オプションではあるが、放出器を有する集積回路はアニーリングプロセスにかけられて、ナノホール開口部２２を形成し、トンネル層抵抗を低減し、それにより電子供給層から陰極層に突き抜けることができる電子の供給量を増加することが好ましい。また、アニーリングプロセスは、金属層間の接触抵抗も低減し、それにより放出器への電子の伝導率を高める。
【００３２】
　図１１Ａ〜図１１Ｍは、本発明を組み込む放出器を形成するために用いられる例示的な処理ステップを示す。図１１Ａでは、誘電体またはフォトレジストからなるマスク１０２が、好ましくはシリコン半導体基板である基板１０に付着されるが、基板１０は、導電性薄膜層または導電性基板としてもよい。基板１０は、約１００〜０．０００１Ω・ｃｍの面積抵抗を有することが好ましい。
【００３３】
　図１１Ｂでは、たとえば、基板１０がシリコン基板である場合にはフィールド酸化膜成長等によって絶縁体層７８が形成される。必要に応じて、絶縁体層７８は、他の酸化物、窒化物、または従来の半導体プロセスを単独で、または組み合わせて用いて堆積または成長される他の従来の誘電体から形成され得る。絶縁体層７８は、マスク１０２によって覆われる領域を除いた基板１０上に形成される。マスク層１０２が除去される際に、マスク１０２によって画定された領域、それゆえ結果として生じる空隙または絶縁体層７８内に画定された開口部が、後に形成される集積放出器１００の場所および形状を決定する。
【００３４】
　図１１Ｃでは、オプションの接着層８０が基板１０および絶縁体層７８上に付着される。接着層８０は、後に付着される導電層８２（図１１Ｄを参照）が金から形成される場合には、タンタルであることが好ましい。接着層は、従来の堆積技術を用いて付着されることが好ましい。接着層は、約１０〜２０ｎｍ（１００〜２００オングストローム）の厚さであることが好ましいが、選択される材料に応じて任意の厚みにすることができる。必要に応じて、バラスト層２１が、絶縁体層７８の画定された開口部内に付着され、パターニングされ得る。
【００３５】
　図１１Ｄでは、導電層８２が、以前に基板１０上に付着された層、たとえば用いられる場合には接着層８０上に付着される。導電層は、従来の堆積技術を用いて形成されることが好ましい。導電層はたとえば、約５０〜１００ｎｍ（５００〜１０００オングストローム）の厚さに堆積される金である。
【００３６】
　図１１Ｅでは、パターニング層１０４が導電層８２上に付着され、その中に開口部が形成されて、集積放出器を形成するためのエッチング領域が画定される。たとえば、パターニング層１０４は約１μｍ厚のポジ型フォトレジスト層である。
【００３７】
　図１１Ｆでは、例示的なウエットエッチングプロセスを用いて、パターニング層１０４の開口部内の導電層８２内に開口部が形成される。通常、そのエッチングは図示のように等方性エッチングプロファイル１０６を生成し、導電層の一部がパターニング層１０４の下でアンダーカットされる。エッチング材料が基板１０に達するのを防ぐために、使用されるウエットエッチングプロセスは、用いられるなら接着層８０と反応しないことが好ましい。必要に応じて、ドライエッチングプロセスを用いて、導電層８２をエッチングすることができる。
【００３８】
　図１１Ｇでは、接着層８０と反応するが、導電層８２とは本質的に反応しない例示的なドライエッチングプロセスを用いて、異方性プロファイル１０８が形成される。以前に付着されていない場合には、処理された基板の表面上に、特にエッチングされた開口部内に、バラスト層２１を付着することができる。
【００３９】
　図１１Ｈでは、大きな絶縁耐力の材料、たとえば金属クラスタ誘電体、ＴｉＯｘ、ＴａＯｘ、ＷＳｉＮ、ＴａＡｌＯｘＮｙ、ＴａＡｌＯｘまたはＡｌＯｘＮｙであるが、好ましくはＴｉＯｘであるトンネル層２０が、パターニング層１０４上にある処理された基板１０の表面上と、絶縁体層７８内の開口部内に付着される。上述のように、バラスト層２１を予め付着するとともに、他の誘電体を用いることもできる（図１を参照）。たとえば、金属クラスタトンネル層２０が、たとえば金属をスパッタリングし、酸素および／または窒素を導入することにより堆積されて、約５〜２５ｎｍ（５０〜２５０オングストローム）、たとえば約１０ｎｍ（１００オングストローム）のような約５０ｎｍ（５００オングストローム）未満の厚みに誘電体が形成される。別の例示的な誘電体は、プラズマ増速化学気相成長プロセスを用いて良好な薄膜均一性を提供するように堆積されるシリコン酸化膜であろう。
【００４０】
　図１１Ｉでは、リフトオフプロセスを用いて、パターニング層１０４と、パターニング層１０４上に配置されたトンネル層２０の部分とが除去される。たとえば、低温プラズマを用いて、パターニング層１０４内の有機材料が反応性エッチングまたはアッシングされる。プレーナプラズマエッチングプロセスでは、酸素のようなガスが用いられる。処理された基板１０がチャンバ内に置かれ、酸素が導入され、エネルギー源によって励起されて、プラズマ場が生成される。プラズマ場は酸素を高エネルギー状態に付勢し、その酸素によって、パターニング層１０４の成分が酸化され、生成されたガスが真空ポンプによってチャンバから除去される。体積比が近いか、異なるかによって、リフトオフ中のパターニング層１０４のある成分が、パターニング層１０４上に配置された薄いトンネル層２０内の成分と反応する場合がある。たとえば、パターニング層１０４から解放される一酸化炭素が、トンネル層２０のＴｉＯｘ層内の酸素と反応し、後に除去されるＣＯ２ガスが形成され、導電層８２の表面上に少量のＴｉが残される。こうして、パターニング層１０４上に配置されたトンネル層２０は、リフトオフプロセスにおいて本質的に除去される。リフトオフプロセスが完了した後、本質的には絶縁体層７８の開口部内に配置されたトンネル層２０の部分のみが残される。
【００４１】
　必要に応じて、プラズマリフトオフプロセスの代わりに、ウエットリフトオフプロセスを用いることができる。トンネル層２０が、処理された基板１０の表面上に付着された後に、基板１０はパターニング層１０４を膨張させて除去する溶媒内に浸漬され、こうして絶縁体層７８の開口部内にトンネル層２０が配置されたままになる。
【００４２】
　図１１Ｊは、処理された基板１０の表面上への陰極層１４の付着を示す。陰極層１４は、プラチナのような薄膜金属層であることが好ましく、約５〜２５ｎｍ（５０〜２５０オングストローム）の厚みを有することが好ましい。陰極層１４に対して、金、モリブデン、イリジウム、ルテニウム、タンタル、クロム、または他の屈折性金属またはその合金のような他の金属を用いることもできる。トンネル層２０上に配置される陰極層１４は、放出器空洞１１４内に放出器表面８６を形成する。
【００４３】
　陰極層１４として金を用いる場合、最初に接着層を堆積し、金との良好な接触を提供することが好ましい。この接着層は、１０ｎｍ（１００オングストローム）未満の金層の場合に、１ｎｍ（１０オングストローム）未満の厚みを有するタンタルであることが好ましい。使用される接着層が厚すぎる場合には、金層内にナノホール開口部を形成するのが困難になるであろう。金層の厚みが１０ｎｍ（１００オングストローム）未満に十分に制御され得る場合には、金が一体となるという固有の性質によって、アニーリングを用いることなく、十分なナノホール開口部を形成することができる。しかしながら、トンネル抵抗および接触抵抗を減少するなどのアニーリングの別の利点を得るために、放出器をアニールすることが好ましい。
【００４４】
　図１１Ｋは、基板１０上の多数の放出器を分離するために、陰極層１４がエッチングされるべき開口部を画定するために付着されてパターニングされている陰極フォトレジスト層１１６の付着を示す。
【００４５】
　図１１Ｌは、エッチングされ、陰極フォトレジスト１１６が除去された後の陰極層１４を示す。放出器空洞１１４内には放出器表面８６がある。結果として生じた構造体の例示的な平面図が図８に示される。放出器表面８６は第１の面積を有する。放出器空洞１１４は、接着層８０内に概ね平行な側壁を有する放出器表面８６と境界をなす第１の空洞部分を有する。放出器空洞１１４は、第２の面積を有する開口部に向かって広がっていく側壁を有する導電層８２内に形成された第２の空洞部分を有する。第２の面積は第１の面積よりも大きい。陰極層１４は、放出器表面８６と、放出器空洞１１４の第１および第２の部分の側壁との上に配置される。
【００４６】
　図１１Ｍでは、製造後に、放出器は必要に応じてアニーリングプロセスにかけられ、ナノホールサイズの開口部２２を形成し、トンネル誘電体層２０のトンネル抵抗を低減することにより、放出器からの放出電子の量を増加させる。放出器を製造するために集積回路薄膜技術を用いることにより、それは従来の集積回路上に見られる従来の能動回路とともに集積され得る。放出器を有する集積回路は、前述のように、ディスプレイ装置または記憶装置に使用され得る。
【００４７】
　図１２Ａおよび図１２Ｂは、本発明を具現化する放出器の放出電流容量を増加するために用いられる例示的なアニーリングプロセスのグラフである。アニーリングプロセスは、放出器がより長く耐えることができるようにすることにより、素子の歩留まりおよび品質も高める。アニーリングプロセスは、他にも利点はあるが、異なる金属の接触抵抗を減少し、それにより放出器への電流を増加させることに役立つ。
【００４８】
　プラチナ内にナノホールを形成するために、アニーリングプロセスが行われる空気環境は窒素ガスを含むことが好ましい。空気は組成比で約７８％の窒素ガスを有し、空気環境内でアニールすることにより、ナノホールが形成されるであろう。オプションの環境は、実質的に窒素ガスのみの環境を用いることである。実験的なテストによって、酸素のみまたはアルゴンのみの雰囲気環境においてプラチナをアニールしてもナノホールサイズの開口部が形成されないことが示された。アニーリングプロセスは、そのプロセスを迅速化し、ドーパントが、処理されたウェーハ全体に広がるのを防ぐために、管状炉ではなく、真空でない急熱プロセスチャンバ内で実行されることが好ましい。金の場合、雰囲気の組成は重要であるとは考えられず、真空中のアニーリングでも同様にうまくいくものと思われる。
【００４９】
　図１２Ａでは、第１の熱プロファイル１２０が、本発明を組み込む放出器を含む処理された基板が、最初に１０分以内に約４００℃の温度まで高められ、その後この温度で２０〜３０分間保持されることを示す。その後、処理された基板は、約５５分にわたって徐々に冷却され、室温（２５℃）に戻される。
【００５０】
　図１２Ｂでは、第２の熱プロファイル１２２が、本発明を組み込む放出器を含む処理された基板が、１０分以内に約６００℃の温度（または必要に応じて６５０℃のような別のレベル）に加熱され、その温度で約２０〜３０分間保持されることを示す。その後、処理された基板は、約１００分にわたって徐々に室温まで冷却される。当業者は、記載された例示的なプロセスから昇温および冷却の速度を変更することができ、それでも本発明の思想および範囲が満たされることは理解されよう。本発明を組み込む少なくとも１つの放出器を含む基板をアニールすることにより、放出器のいくつかの特性、特に電子放出密度が改善される。
【００５１】
　金の場合、厚みおよび使用される接着層に応じて、最大アニーリング温度を約１７５℃まで下げることができ、それでもナノホール開口部を形成することができる。
【００５２】
　図１３は、アニーリングプロセスに起因すると考えられる低トンネル抵抗の改善を示す例示的なグラフである。この例では、非アニールＩＶ曲線１３２は、アニールされないトンネル放出器５０（図２を参照）を介して測定された電流ｉｄを示す。トンネル放出器５０は順方向バイアスのＩＶ特性曲線を有し、その曲線はトンネルダイオードの場合のように指数関数的に現れる。トンネル放出器５０を流れる電流の一部は、放出される電流ｉｅに変換され、その電流は放出器を出て、陽極３０（図２を参照）によって収集される。この実験による例では、放出器に４Ｖの電圧が印加されて測定された電流は、非アニールＩＶ曲線１３２によって表されるアニールされていない放出器の場合に約１００μＡである。順方向にバイアスがかけられる際のアニールされた放出器のＩＶ特性曲線を表すアニール済みＩＶ曲線１３０によって示されるように、放出器５０をアニールし、トンネル抵抗を下げることにより、トンネル電流が増加する。この例では、約４Ｖの電圧が印加された場合に測定された電流ｉｄは約３２０μＡである。トンネル電流のこの変化は、アニールされない放出器のトンネル電流の概ね３倍以上であり、それゆえ、アニールされない放出器の約３分の１のトンネル抵抗に相当する。アニーリングプロセスおよび使用されるプロセスのパラメータに応じて、トンネル抵抗は少なくとも２分の１またはそれより下げられることが望ましく、それは、ここに示されたテスト放出器の実験結果によって示されるように実現可能である。
【００５３】
　例示的な実施形態の陰極表面内のナノホールサイズの開口部は放出電流を増加させるが、これらのナノホール開口部は、実用化するために放出器表面に対していかに大きくできるかに関して制限される。図１４は、ナノスケールの穴よりも大きい穴を有する放出器の表面にわたる電界強度を示す例示的な図である。この事例では、例示的な陰極層１５は、陰極放出表面に対して大きな開口部１３を有する。トンネル層に印加される電界を示すプロット１３６において示されるように、大きな開口部１３の領域において、低い電界を有する低下部分１３７が存在する。このような電界の大きさの低下は、突き抜けた多くの電子が大きな開口部１３を通って放出されるのを妨げ、代わりにそれらの電子は開口部がない陰極１５の表面に放出される。陰極内に放出されるこれらの電子は、大きな開口部１３内の領域から放出される電子よりも大きな運動量を有し、したがって、陰極１５の表面を損傷する可能性があり、放出器が最終的には破損するようになる。また、隆起１４０も図示されており、それは大きな開口部１３の近くの電界が強められることを示す。これらの隆起１４０は、大きな開口部１３のエッジの周囲の電界が増加することに起因して生成される。
【００５４】
　図１５は、ナノホールサイズの開口部２２を有する放出器の表面にわたる電界を示す例示的な図である。ナノホールサイズの開口部が、陰極１４の放出器表面に対して小さいので、プロット１３８は、トンネル層の表面にわたる電界強度のわずかな変動１３９のみを示す。隆起１４０は、ナノホールサイズの開口部２２のエッジ近くの電界を増加させる。その電界が、図１４の低下部分１３７のような大きな低下部分を生成するのを防ぐために、ナノホールサイズの開口部２２の幅または最も狭い開口部は、トンネル層の厚みの１０％未満であることが好ましく、トンネル層の厚みの５％未満であることがさらに好ましい。
【００５５】
　また、陰極層の多孔率の値も重要である。多孔率は、陰極層の全面積に対する開口部の全面積の比である。一般的には、多孔率が高くなると、放出器から測定される放出量が多くなる。しかしながら、最も狭い開口部は、陰極層の表面にわたって電界強度を維持するために十分に小さくなければならない。たとえば、多孔率は２５％より大きく、少なくとも１２．５％より大きいことが好ましい。しかしながら、一般的に、ナノホールの最も狭い開口部のサイズが大きくなると、最大放出を得るための最大多孔率が減少するであろう。ナノホールの最も狭い開口部のサイズが減少すると、最大放出を得るための最大多孔率が増加するであろう。実験的なテストからの一例として、狭い開口部が７ｎｍであり、多孔率が１３％である、亀裂を有する７．５ｎｍ（７５オングストローム）の金陰極層は、狭い開口部が１５ｎｍであり、多孔率が２５％である、３ｎｍ（３０オングストローム）の金／１．５ｎｍ（１５オングストローム）のタンタルからなる金／タンタル陰極層の６倍を超える放出を達成した。
【００５６】
　図１６Ａは、酸素のみの環境において５００℃でアニールされたプラチナ陰極表面を有する実験的に製作された電子放出器の例示的な走査型電子顕微鏡の拡大図（１０，０００×）である。ナノホールの形成は観測されなかった。
【００５７】
　図１６Ｂは、窒素のみの環境において６００℃でアニールされたプラチナ陰極表面を有する実験的に製作された電子放出器の例示的な走査型電子顕微鏡の拡大図（１０，０００×）である。図に見られるように、形成されたナノホールは、サイズおよび間隔は変動するが、平均して概ね一様に分布する。ナノホールは概ね直径が１０〜１００ナノメートルであるように見えるが、ナノホールの形状は正確な円形ではなく、不規則な形状である。
【００５８】
　図１７は、約７．５ｎｍ（７５オングストローム）の厚みを有する金陰極層の例示的な走査型電子顕微鏡の拡大図である。ナノホールは円形ではないが、そのナノホールは依然として放出器の表面にわたって概ね一様に分布しており、陰極層が放出器の表面にわたって連続した電気的接触を維持することが可能であることに留意されたい。この例のナノホールはランダムな形状を有し、ランダムであるが平均して互いから一様に離れている。
【００５９】
　本発明は上記の好ましい実施形態および代替の実施形態に関連して詳細に図示および説明されたが、当業者は、添付の特許請求の範囲に規定されるような本発明の思想および範囲から逸脱することなく、多くの変形がなされ得ることは理解されよう。本発明のこの説明は、本明細書に説明された要素の新規で、自明ではない組み合わせの全てを含むものと理解されるべきであり、特許請求の範囲は、これらの要素の新規で、自明ではない組み合わせの何れかに対するこの応用形態、または後の応用形態において提供され得る。上述の実施形態は例示であり、単一の機構または要素が、この応用形態または後の応用形態において請求され得る全ての実現可能な組み合わせに不可欠ではない。請求項が、その等価物の「１つの」または「第１の」要素を列挙する場合、そのような請求項は、２つ以上の係る要素が必要ではなく、含まない場合であっても、１つまたは複数の係る要素の結合を含むものと理解されたい。
【図面の簡単な説明】
【００６０】
【図１】本発明のトンネル放出器の実施形態の例示的な図である。
【図２】集束された電子ビームを生成するために図１のトンネル放出器を用いる例示的な図である。
【図３】本発明の一実施形態におけるナノホール開口部を含む陰極層を有するトンネル放出器の例示的な斜視図である。
【図４】多数のトンネル放出器および制御回路を組み込む集積回路の一実施形態の例示的なブロック図である。
【図５】トンネル放出器からのエネルギー放出を集束するためのレンズを含む集積回路上のトンネル放出器の例示的な一実施形態を示す図である。
【図６】多数のトンネル放出器と、光子を生成する陽極構造体とを含む集積回路から形成される例示的なディスプレイの一実施形態を示す図である。
【図７】書換え可能な媒体に対して情報の読出しおよび記録を実施するための多数のトンネル放出器を含む集積回路を組み込む記憶装置の例示的な一実施形態を示す図である。
【図８】ナノホール開口部を有するトンネル放出器の例示的な一実施形態の平面図である。
【図９】図８に示されたトンネル放出器の例示的な断面図である。
【図１０】本発明のトンネル放出器の実施形態を組み込む、少なくとも１つの電子装置、ディスプレイまたは記憶装置を組み込むコンピュータの例示的なブロック図である。
【図１１Ａ】本発明のトンネル放出器の実施形態を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｂ】本発明のトンネル放出器の実施形態を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｃ】本発明のトンネル放出器の実施形態を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｄ】本発明のトンネル放出器の実施形態を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｅ】本発明のトンネル放出器の実施形態を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｆ】本発明のトンネル放出器の実施形態を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｇ】本発明のトンネル放出器の実施形態を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｈ】本発明のトンネル放出器の実施形態を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｉ】本発明のトンネル放出器の実施形態を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｊ】本発明のトンネル放出器の実施形態を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｋ】本発明のトンネル放出器の実施形態を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｌ】本発明のトンネル放出器の実施形態を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｍ】本発明のトンネル放出器の実施形態を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１２Ａ】必要に応じて本発明のトンネル放出器の実施形態を改善するために用いられる例示的なアニーリングプロセスのグラフである。
【図１２Ｂ】必要に応じて本発明のトンネル放出器の実施形態を改善するために用いられる例示的なアニーリングプロセスのグラフである。
【図１３】アニーリングプロセスによるトンネル抵抗の変化を示す例示的なグラフである。
【図１４】ナノサイズではない開口部を有する陰極層と、その放出器の表面にわたる対応する電界とを示す例示的なグラフである。
【図１５】ナノホールサイズの開口部を有する陰極層と、その放出器の表面にわたる対応する電界とを示す例示的なグラフである。
【図１６Ａ】酸素のみの環境においてアニールされたプラチナ陰極層の表面のＳＥＭの引き伸ばし写真である。
【図１６Ｂ】窒素のみの環境においてアニールされたプラチナ陰極層の表面のＳＥＭの引き伸ばし写真である。
【図１６Ｃ】アニーリングプロセスにかけられた金の陰極層の表面のＳＥＭの引き伸ばし写真である。
【符合の説明】
【００６１】
10　電子供給源
14　陰極層
20　トンネル層
21　バラスト層
22　ナノホール開口部
50　放出器素子（トンネル放出器）
78　絶縁体層
80　接着層
82　導電層
86　放出器表面
100　集積放出器
【図１】
2004127935.tif 000004
【図２】
2004127935.tif 000005
【図３】
2004127935.tif 000006
【図４】
2004127935.tif 000007
【図５】
2004127935.tif 000008
【図６】
2004127935.tif 000009
【図７】
2004127935.tif 000010
【図８】
2004127935.tif 000011
【図９】
2004127935.tif 000012
【図１０】
2004127935.tif 000013
【図１１Ａ】
2004127935.tif 000014
【図１１Ｂ】
2004127935.tif 000015
【図１１Ｃ】
2004127935.tif 000016
【図１１Ｄ】
2004127935.tif 000017
【図１１Ｅ】
2004127935.tif 000018
【図１１Ｆ】
2004127935.tif 000019
【図１１Ｇ】
2004127935.tif 000020
【図１１Ｈ】
2004127935.tif 000021
【図１１Ｉ】
2004127935.tif 000022
【図１１Ｊ】
2004127935.tif 000023
【図１１Ｋ】
2004127935.tif 000024
【図１１Ｌ】
2004127935.tif 000025
【図１１Ｍ】
2004127935.tif 000026
【図１２Ａ】
2004127935.tif 000027
【図１２Ｂ】
2004127935.tif 000028
【図１３】
2004127935.tif 000029
【図１４】
2004127935.tif 000030
【図１５】
2004127935.tif 000031
【図１６Ａ】
2004127935.tif 000032
【図１６Ｂ】
2004127935.tif 000033
【図１６Ｃ】
2004127935.tif 000034