(57)【要約】【課題】入力画素値に対応したカーソル値を小さな規模で高速に演算可能な、ノイズリダクション機能を備えた画像処理装置を提供する。【解決手段】入力画素値の取り得る範囲を区分して設定される複数の領域に対応したカーソル位置をそれぞれ保持するレジスタからなるカーソル位置レジスタ群１１と、カーソル位置レジスタ群の各レジスタ値と入力画素値とを比較する比較器１２と、カーソル位置に対応するカーソル値をそれぞれ保持するレジスタからなるカーソル値レジスタ群１３と、比較器１２の結果に基づいて、カーソル値レジスタ群のレジスタ出力より所定のカーソル値を選択出力するセレクタ１４とを有するエンコーダ回路１と、エンコーダ回路で演算されたカーソル値に基づいてノイズリダクション処理を行うヒステリシススムージング回路２とで、画像処理装置を構成する。【選択図】　　　　図３
2004135014.tif 000002
【特許請求の範囲】
【請求項１】
先行画素に係る画素出力に対する後行画素からの入力画素値の変動をノイズと見做す変動範囲をカーソル値として設定し、前記入力画素値の変動が前記カーソル値内に収まるときには前記後行画素に係る画素出力を前記先行画素に係る画素出力に置き換える処理を行う画像処理装置であって、前記入力画素値の取り得る範囲を区分して設定される複数の領域の内、前記入力画素値が属する領域に応じたインデクスを付与するインデクス付与手段と、前記付与されたインデクスに対応する前記カーソル値を出力する出力回路とを有することを特徴とする画像処理装置。
【請求項２】
前記インデクス付与手段は、それぞれ前記各領域に対応した判定値を出力する複数のレジスタからなる第１のレジスタ群と、該第１のレジスタ群からの出力判定値と前記入力画素値を比較し、該入力画素値に適合する前記第１のレジスタ群のレジスタに対応する前記インデクスを出力する比較回路とを有することを特徴とする請求項１に係る画像処理装置。
【請求項３】
前記出力回路は、それぞれ前記インデクスに対応する前記カーソル値を出力する複数のレジスタからなる第２のレジスタ群と、前記インデクスにより、前記第２のレジスタ群の出力カーソル値から所望のカーソル値を選択する選択回路とを有することを特徴とする請求項１又は２に係る画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、画像処理装置に関し、特に撮像素子に起因するノイズを抑圧するノイズリダクション機能を備えた画像処理装置に関するものである。
【０００２】
【従来の技術】
【非特許文献１】Ｒ．Ｗ．Ｅｈｒｉｃｈ“Ａ　ｓｙｍｍｅｔｒｉｃ　ｈｙｓｔｅｒｉｓｉｓ　ｓｍｏｏｔｈｉｎｇ　ａｌｇｏｒｉｔｈｍ　ｔｈａｔ　ｐｒｅｓｅｒｖｅｓ　ｐｒｉｎｃｉｐａｌ　ｆｅａｔｕｒｅｓ”〔　ＣＧＩＰ，Ｖｏｌ．８，ｐｐ．１２６，Ａｕｇｕｓｔ１９７８〕
【０００３】
ＣＣＤ等の撮像素子を用いた画像入力機器において、より高画質な映像を得るために、画像信号を量子化し、これに様々なデジタル処理を加える手段が実施されている。とりわけ、撮像素子の出力を量子化したデジタル処理の前段においては、該撮像素子に起因したノイズを低減するための処理がなされている。ノイズ低減処理の代表的なものとしては、ヒステリシススムージング処理が挙げられる。
【０００４】
ヒステリシススムージング処理は、Ｒ．Ｗ．Ｅｈｒｉｃｈにより“Ａ　ｓｙｍｍｅｔｒｉｃ　ｈｙｓｔｅｒｉｓｉｓ　ｓｍｏｏｔｈｉｎｇ　ａｌｇｏｒｉｔｈｍ　ｔｈａｔ　ｐｒｅｓｅｒｖｅｓ　ｐｒｉｎｃｉｐａｌ　ｆｅａｔｕｒｅｓ”〔　ＣＧＩＰ，Ｖｏｌ．８，ｐｐ．１２６，Ａｕｇｕｓｔ　１９７８〕（非特許文献１）にて報告されている処理である。この処理の動作原理を、次に説明する。
【０００５】
このヒステリシススムージング処理は、画像の一次元方向のみの処理でノイズ除去を行うものである。すなわち、図６に示すように、注目画素に対して、その画素値が所定のカーソル１０１　の範囲（幅）Ｃｕｒｓ　内に入っている場合は、その画素値がカーソル中心位置Ｃｍｉｄ　の値に置き換えられることで、ノイズが除去されるように処理するものである。なお、図６において、横軸は画素位置を示し、縦軸は画素レベルを示している。
【０００６】
画素値の置き換えは、このカーソル１０１　を用いて、以下のようなルールによって行われる。
（１）初期位置（図６の画素位置▲１▼）では、カーソル１０１　の中心位置Ｃｍｉｄ　は入力画像１０２　の画素値に合せられる。
（２）現在の位置（初期位置を含む）に設定されたカーソル１０１　のカーソル範囲と、１画素隣りの画素位置（例えば、画素位置▲１▼に対しての画素位置▲２▼）の画素値とを比較する。
（３）もし、１画素隣りの画素位置の入力画像１０２　の画素値がカーソル範囲内に入っている場合、そのときのカーソル１０１　の中心位置Ｃｍｉｄ　の値（画素レベル）をノイズ除去後の出力画像１０３　の画素値とする。図６の画素位置▲２▼〜▲４▼及び▲７▼が、これに相当する。
（４）もし、１画素隣りの画素位置の入力画像１０２　の画素値が、カーソル範囲内に入っていない場合（例えば図６の画素位置▲５▼，▲６▼及び▲８▼の場合）、カーソル１０１　の上端位置Ｃｈｉｇｈの値（図６の画素位置▲５▼及び▲６▼の場合）、又は下端位置Ｃｌｏｗ　の値（図６の画素位置▲８▼の場合）を、入力画像１０２　の画素値に一致させ、そのときのカーソル１０１　の中心位置Ｃｍｉｄ　の値を、ノイズ除去後の出力画像１０３　の画素値とする。
【０００７】
つまり、カーソルの中心位置Ｃｍｉｄ　の値は、現在の画素位置より一つ前の画素位置におけるカーソルの中心位置の値を参照して求められる。また、カーソル幅（範囲）Ｃｕｒｓ　に関しては、予め設定された固定値を用いている。
【０００８】
【発明が解決しようとする課題】
ところで、より高画質な処理を行なうためには、前記カーソル幅（範囲）Ｃｕｒｓ　を画素毎に適応的に変える処理手法が考えられるが、カーソル幅Ｃｕｒｓ　を固定値ではなく適応的に変える手法については、未だ好適な手法は提案されていない。
【０００９】
本発明は、この点に鑑みてなされたもので、カーソル幅Ｃｕｒｓ　を固定値ではなく適応的に変える場合に、カーソル値を入力画素値に対応して小規模な構成で高速に演算できるようにした、ノイズリダクション処理を行う画像処理装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、請求項１に係る発明は、先行画素に係る画素出力に対する後行画素からの入力画素値の変動をノイズと見做す変動範囲をカーソル値として設定し、前記入力画素値の変動が前記カーソル値内に収まるときには前記後行画素に係る画素出力を前記先行画素に係る画素出力に置き換える処理を行う画像処理装置であって、前記入力画素値の取り得る範囲を区分して設定される複数の領域の内、前記入力画素値が属する領域に応じたインデクスを付与するインデクス付与手段と、前記付与されたインデクスに対応する前記カーソル値を出力する出力回路とを有することを特徴とするものである。
【００１１】
上記請求項１に係る発明に関する実施の形態には、第１及び２の実施の形態が対応する。そして、この発明においては、入力画素値の取り得る範囲を区分して設定される複数の領域の内、後行画素に係る入力画素値が属する領域に応じたインデクスがインデクス付与手段により付与され、この付与されたインデクスに対応するカーソル値が出力回路より出力される。これにより、入力画素値に対応したカーソル値を小さな規模で且つ高速に演算可能にした、ノイズリダクション処理を行う画像処理装置を実現することができる。
【００１２】
請求項２に係る発明は、請求項１に係る画像処理装置において、前記インデクス付与手段は、それぞれ前記各領域に対応した判定値を出力する複数のレジスタからなる第１のレジスタ群と、該第１のレジスタ群からの出力判定値と前記入力画素値を比較し、該入力画素値に適合する前記第１のレジスタ群のレジスタに対応する前記インデクスを出力する比較回路とを有することを特徴とするものである。
【００１３】
請求項２に係る発明に関する実施の形態には、第１の実施の形態が対応する。そして、この発明においては、第１のレジスタ群の各々から出力される判定値と入力画素値とを比較回路により比較し、該入力画素値に適合する第１のレジスタ群のレジスタに対応するインデクスを出力する。これにより、入力画素値に対応したカーソル値を出力させるためのインデクスを、小規模で高速に算出することができる。
【００１４】
請求項３に係る発明は、請求項１又は２に係る画像処理装置において、前記出力回路は、それぞれ前記インデクスに対応する前記カーソル値を出力する複数のレジスタからなる第２のレジスタ群と、前記インデクスにより、前記第２のレジスタ群の出力カーソル値から所望のカーソル値を選択する選択回路とを有することを特徴とするものである。
【００１５】
請求項３に係る発明に関する実施の形態には、第１及び２の実施の形態が対応する。そして、この発明においては、第２のレジスタ群の各々から出力される複数のカーソル値から、選択回路によりインデクスに対応する所望のカーソル値が選択される。これにより、インデクスに対応するカーソル値を小規模で高速に算出することができる。
【００１６】
【発明の実施の形態】
次に、図面を参照しながら本発明の実施の形態を詳細に説明する。まず、本発明の実施の形態の説明に先立ち、本発明の前提技術であるヒステリシススムージング処理において考えられるカーソル値（幅）の適応的な変更手法について説明する。この処理手法は、より高画質のヒステリシススムージング処理を行うためカーソル値（幅）を画素毎に適応的に変えるものであるが、この処理手法においては、前記カーソル値（幅）を、撮影時のＩＳＯ感度、シャッター速度、ＲＧＢ画素等を考慮して、非線型なモデルにて近似する。例えば、カーソル幅Ｃｕｒｓ　は、次式（１）にて近似する。
Ｃｕｒｓ　＝ａＶｂ　　・・・・・・・・・・・・・（１）
上記（１）式のａ、ｂは、ＩＳＯ感度等により決められた定数であり、Ｖは現在の画素値である。このカーソル幅Ｃｕｒｓ　値と、現在の画素位置より一つ前の画素位置におけるカーソルの中心値Ｃｍｉｄ　から、次式（２），（３）で示すように下端値Ｃｌｏｗ　，上端値Ｃｈｉｇｈが求められる。
Ｃｌｏｗ　＝Ｃｍｉｄ　−Ｃｕｒｓ　／２　・・・・・・・（２）
Ｃｈｉｇｈ＝Ｃｍｉｄ　＋Ｃｕｒｓ　／２　・・・・・・・（３）
【００１７】
ここで、このカーソル幅Ｃｕｒｓ　の演算は非線型なものであり、回路として実現する場合、規模の増大を招くため、図１に示すように、ルックアップテーブル方式を用いたカーソル幅演算手段を採用するのが一般的である。なお、図１において、２０１　は画素値に対応するカーソル幅Ｃｕｒｓ　を示すルックアップテーブルを用いたカーソル幅演算回路、２０２　はカーソル幅演算回路２０１　で得られたカーソル幅Ｃｕｒｓ　に基づいてノイズリダクション処理を行うヒステリシススムージング回路である。
【００１８】
しかしながら、上記テーブル方式を用いた場合においても、入力画素のビット幅をｎビットとした場合、最大２ｎ　通りの組み合わせが必要となり、テーブルが巨大化する。したがって、カーソル幅演算回路をＬＳＩ化する際には、より簡易な方法で上記カーソル幅を演算する手段が必要である。そこで、本発明においては、次の実施の形態で示す構成とするものである。
【００１９】
（第１の実施の形態）
図２は、本発明に係る画像処理装置の第１の実施の形態を示す概略ブロック図である。図２において、１は、入力される入力画像の各画素値に相当するカーソル値（カーソル幅すなわちノイズ幅）Ｃｕｒｓ　を演算するエンコーダ回路であり、演算されたカーソル値Ｃｕｒｓ　は、次段のヒステリシススムージング回路２に渡される。このヒステリシススムージング回路２は、入力されたカーソル値Ｃｕｒｓ　に基づいて従来技術にて説明したノイズリダクションを実施する演算回路に相当するものである。
【００２０】
次に、図２のエンコーダ回路１の詳細な構成を、図３に示したブロック構成図で説明する。図３において、１１はカーソル位置レジスタ群で、請求項の第１のレジスタ群に対応するものであり、入力範囲を離散的に示した位置（カーソル値が変わる位置）を保持するレジスタ群である。図３に示した例では、８つのカーソル位置Ｐ０〜Ｐ７をそれぞれ保持する８つのレジスタからなるレジスタ群により構成される。１２は比較器で、請求項の比較回路に対応するものであり、入力画素値とカーソル位置レジスタ群１１の各々のレジスタ値（カーソル位置Ｐ０〜Ｐ７）との大小を比較するものである。そして、カーソル位置レジスタ群１１と比較器１２とで、請求項のインデクス付与手段を構成している。
【００２１】
１３はカーソル値レジスタ群で、請求項の第２のレジスタ群に対応するものであり、カーソル位置レジスタ群１１の各々に保持されているカーソル位置Ｐ０〜Ｐ７に対応するカーソル値を保持するレジスタ群である。図３に示す例では、カーソル値レジスタ群１３は、９つのカーソル値Ｄ０〜Ｄ８をそれぞれ保持する９つのレジスタにより構成されている。１４は、比較器１２の結果に基づいて、カーソル値レジスタ群１３のレジスタ出力の中より、一つのカーソル値を出力するためのセレクタで、請求項の選択回路に対応するものである。１５は、カーソル位置レジスタ群１１及びカーソル値レジスタ群１３の各レジスタ群に、データをセットするためのバスである。そして、カーソル値レジスタ群１３とセレクタ１４とで、請求項の出力回路を構成している。
【００２２】
次に、図３に示したエンコーダ回路１の動作を、入力データとカーソル値との対応関係を示す図４にて説明する。なお、図４において、横軸は入力データ、縦軸はカーソル値を示し、曲線はＣｕｒｓ　＝ａＶｂ　の理想線を示している。例えば、入力データ範囲の小さい値（図４の入力データ範囲左側）より大きい値に向けて、カーソル位置レジスタ群１１がレジスタ値（カーソル位置）Ｐ０，Ｐ１，Ｐ２，Ｐ３，・・・Ｐ７を保持し、これらのレジスタ値に対応するカーソル値レジスタ群１３がカーソル値Ｄ０，Ｄ１，Ｄ２，Ｄ３，・・・・Ｄ８を保持していたとする。図４の横軸上に白丸で示す入力データ位置に入力画素値が入力されると、比較器１２は、１１１１１１００を出力する。比較器１２の出力結果中の「１」は、ＭＳＢ　ｂｉｔより順番に、入力画素値がレジスタ値Ｐｎ　（ｎ＝０，１，・・・７）より大きい場合に、順次出される値である。比較器１２の演算内容（比較器出力動作）をまとめると、下記の表１のようになる。
【００２３】
【表１】
2004135014.tif 000003
【００２４】
このようにして、比較器１２の出力結果は、カーソル値レジスタ群１３の出力を一つ選択するセレクタ１４に入力される。セレクタ１４による出力は表２の真理値テーブルによる。この結果、入力画素値に対応する所望のカーソル値（幅）が出力される。
【００２５】
【表２】
2004135014.tif 000004
【００２６】
（第２の実施の形態）
図５は、本発明の第２の実施の形態を説明するためのフローチャートである。上記第１の実施の形態では、セレクタ１４でカーソル値レジスタ群１３の出力を一つ選択する信号として、カーソル位置レジスタ群１１と比較器１２とから構成される回路からの出力を用いているが、この第２の実施の形態は、ＣＰＵ等のソフトウェア処理により選択信号を求めることを特徴としている。
【００２７】
図５において、Ｐ［ｉ］（ｉ＝０，１，２，・・・）はカーソル位置レジスタ群１１に相当するカーソル位置配列である。Ｐ［０］　は図４で示したＰ０に相当し、以下Ｐ［１］　，Ｐ［２］　，・・・は、それぞれ図４のＰ０，Ｐ１，Ｐ２，・・・に相当する。Ｄ［ｋ］（ｋ＝０，１，２，・・・）はカーソル値レジスタ群１３に相当するカーソル値配列である。Ｄ［０］　は図４で示したＤ０に相当し、以下Ｄ［１］　，Ｄ［２］　，・・・は、それぞれ図４のＤ１，Ｄ２，・・・に相当する。Ｘは入力画素値、ｉ，ｋはそれぞれカーソル位置演算、カーソル値演算用のループ変数である。
【００２８】
最初に、ループ変数ｉ，ｋは０に初期化される（ステップＳ１）。カーソル位置配列Ｐ［ｉ］　，カーソル値配列Ｄ［ｋ］　は、予め設定されている。次に、入力画素ＸがＰ［ｉ］　値より小さくなる所まで比較し（ステップＳ２）、ループ変数ｋをインクリメントする（ステップＳ３）。入力画素ＸがＰ［ｉ］　値より小さくなるところが見つかったら、ループを抜け、その時点のループ変数ｋに対応するカーソル値Ｄ［ｋ］　を引き出して、演算を終了する（ステップＳ４）。これにより、同様に入力画素値に対応するカーソル値を小さな規模で高速に算出することができる。
【００２９】
【発明の効果】
以上、実施の形態に基づいて説明したように、本発明によれば、入力画素値の取り得る範囲を区分して設定される複数の領域の内、後行画素に係る入力画素値が属する領域に応じたインデクスがインデクス付与手段により付され、付与されたインデクスに対応するカーソル値が出力回路より出力されるように構成されているので、入力画素値に対応したカーソル値を、小さな規模で且つ高速に演算可能な、ノイズリダクションを機能を備えた画像処理装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の前提となるカーソル幅の変更を考慮したヒステリシススムージング処理装置の構成を示すブロック図である。
【図２】本発明に係る画像処理装置の第１の実施の形態を示す概略ブロック構成図である。
【図３】図２に示した第１の実施の形態におけるエンコーダ回路を示すブロック構成図である。
【図４】図３に示したエンコーダ回路における入力データ範囲とカーソル値範囲との対応関係を示す図である。
【図５】本発明の第２の実施の形態を説明するためのフローチャートである。
【図６】ヒステリシススムージング処理を説明するための説明図である。
【符号の説明】
１　エンコーダ回路
２　ヒステリシススムージング回路
１１　カーソル位置レジスタ
１２　比較器
１３　カーソル値レジスタ
１４　セレクタ
１５　バス
２０１　　カーソル幅演算回路
２０２　　ヒステリシススムージング回路
【図１】
2004135014.tif 000005
【図２】
2004135014.tif 000006
【図３】
2004135014.tif 000007
【図４】
2004135014.tif 000008
【図５】
2004135014.tif 000009
【図６】
2004135014.tif 000010