(57)【要約】【課題】金属バンプ等の端子を保護する保護材を容易に除去することが可能な赤外検出器とその製造方法を提供すること。【解決手段】基板１上に下部コンタクト層３、多重量子井戸層４を順に形成する工程と、多重量子井戸層４に画素分離溝１０を形成する工程と、画素分離溝１０内にパッシベーション層（絶縁層）１１を形成する工程と、第１金属バンプ（端子）１２ａをパッシベーション層１１のホール１１ａ内に形成する工程と、半導体チップ１４を第１金属バンプ１２ａに接合するする工程と、フォトレジスト（保護材）１５で金属バンプ１１ａを保護しながら基板１をエッチングして除去する工程と、フォトレジスト１５を除去する工程と、を有し、画素分離溝１０の幅又はパッシベーション層１１の膜厚を画素分離溝１０の開口端がパッシベーション層１１により塞がれる値にすることを特徴とする赤外線検出器の製造方法による。【選択図】  図７
2004235254.tif 000002
【特許請求の範囲】
【請求項１】
下面が露出した下部コンタクト層と、
前記下部コンタクト層の上面上に形成された多重量子井戸層と、
前記多重量子井戸層に形成され、該多重量子井戸層を画素毎に分離する画素分離溝と、
前記画素分離溝内に形成されると共に前記多重量子井戸層を覆う絶縁層と、
前記絶縁層に形成されたホールと、
少なくとも下部が前記ホール内に形成され、前記多重量子井戸層と電気的に接続された端子と、
前記端子と接合された半導体チップと、
を有し、
前記画素分離溝の開口端が前記絶縁層により塞がれたことを特徴とする赤外線検出器。
【請求項２】
基板の上又は上方に下部コンタクト層を形成する工程と、
前記下部コンタクト層の上に多重量子井戸層を形成する工程と、
前記多重量子井戸層に画素分離溝を形成して該多重量子井戸層を画素毎に分離する工程と、
前記多重量子井戸層の上方と前記画素分離溝内に絶縁層を形成する工程と、
前記絶縁層にホールを形成する工程と、
前記多重量子井戸層と電気的に接続される端子の少なくとも下部を前記ホール内に形成する工程と、
半導体チップを前記端子に接合するする工程と、
前記半導体チップと前記絶縁層との間に保護材を形成する工程と、
前記保護材で前記端子を保護しながら前記基板をエッチングして除去する工程と、
前記保護材を除去する工程と、
を有し、
前記画素分離溝の幅又は前記絶縁層の膜厚を前記画素分離溝の開口端が前記絶縁層により塞がれる値にし、前記保護材が前記画素分離溝内に浸入するのを防止することを特徴とする赤外線検出器の製造方法。
【請求項３】
前記絶縁層は、前記多重量子井戸層の上方に形成される膜の中で最上層に形成されるパッシベーション層であることを特徴とする請求項２に記載の赤外線検出器の製造方法。
【請求項４】
前記画素分離溝の幅を４００ｎｍ以下とすることを特徴とする請求項２又は請求項３に記載の赤外線検出器の製造方法。
【請求項５】
前記素子分離溝の上方の前記絶縁層に形成される窪みのアスペクト比を０以上１以下とすることを特徴とする請求項２乃至請求項４のいずれかに記載の赤外線検出器の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、赤外線検出器及びその製造方法に関し、より詳細には、多重量子井戸のサブバンド間遷移を用いて赤外線を検出する赤外線検出器及びその製造方法に関する。
【０００２】
【従来の技術】
赤外線画像は、防衛、防犯、医療機器、工場内の熱監視装置、及び環境ガスセンサ等に広く使用されており、赤外線画像を得るためのデバイスとしても種々のものが研究されている。中でも、ＩＲＦＰＡ（Ｉｎｆｒａｒｅｄ  Ｆｏｃａｌ  Ｐｌａｎｅ  Ａｒｒａｙ）は、高い空間分解能と良好な検出性を以って赤外線画像を得ることができるキーデバイスとして注目されている。そのＩＲＦＰＡは、狭ギャップの半導体フォトダイオードを集積形成してなり、各フォトダイオードを一つの画素として使用する。大気は遠赤外線領域において高い透過率を示すため、遠赤外線領域の光を検出すべく、通常はＨｇＣｄＴｅフォトダイオードがＩＲＦＰＡに使用される。しかしながら、ＨｇＣｄＴｅフォトダイオードを使用するＩＲＦＰＡは、デバイスの平面面積が大きくなるほど開発に困難性を伴ってしまう。
【０００３】
そこで、ＩＲＦＰＡよりも大きな検出面積と高いパフォーマンスを持つデバイスの候補として、量子井戸赤外線検出器（ＱＷＩＰ；  Ｑｕａｎｔｕｍ  Ｗｅｌｌ  Ｉｎｆｒａｒｅｄ  Ｐｈｏｔｏｄｅｔｅｃｔｏｒ）が挙げられている。ＱＷＩＰ−ＦＰＡ  （ＱＷＩＰ  Ｆｏｃａｌ  Ｐｌａｎｅ  Ａｒｒａｙ）は、今日では十分に確立されたＧａＡｓ系化合物半導体の製造技術で作製できるため、コストが安く、良好なプロセス再現性を呈する。
【０００４】
非特許文献１には、ＧａＡｓ基板にＱＷＩＰ−ＦＰＡの素子構造を形成し、読み出し集積回路（ＲＯＩＣ：  Ｒｅａｄ  Ｏｕｔ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）が形成されたＲＯＩＣチップとそのＱＷＩＰ−ＦＰＡとを金属バンプを介してフリップチップボンディングした後、ＧａＡｓ基板をウエットエッチングして除去する点が開示される。このようにＧａＡｓ基板を除去すると、入射赤外線が一つの画素内に閉じ込められ易くなるため、多重反射によって入射赤外線が複数の画素に出入りするのが防止されて、画素間のクロストークが抑制される。
【０００５】
一方、非特許文献２には、そのようなＱＷＩＰ−ＦＰＡにおいて、ＳｉＯＮ層の窓の中にＧａＡｓを再成長させ、それをＧａＡｓ基板と電気的に接続されたプラグとして使用することが開示される。
【０００６】
これら非特許文献１、２のＱＷＩＰ−ＦＰＡは冷却型の検知器であって、通常は冷却効率を向上させるために、内部が真空に保持された封止容器内に収められて使用される。
【０００７】
なお、上記とは異種の技術として、特許文献１には、電荷注入型電荷転送素子の画素分離溝に絶縁層を埋め込んで平坦化する技術が開示される。また、特許文献２には、半導体基板に素子分離用の溝を形成し、その溝内に不純物含有の絶縁層を形成した後、該絶縁層を平坦化する技術が開示される。
【０００８】
【特許文献１】
特開昭６０−８８４６１号公報
【特許文献２】
特開平７−７４２３７号公報
【非特許文献１】
Ｈ．  Ｎｉｓｈｉｎｏ  ｅｔ  ａｌ．，  ”Ｓｅｎｓｉｔｉｖｉｔｙ  ｅｎｈａｎｃｅｍｅｎｔ  ｏｆ  ｑｕａｎｔｕｍ  ｗｅｌｌ  ｉｎｆｒａｒｅｄ  ｐｈｏｔｏｄｅｔｅｃｔｏｒ  ｗｉｔｈ  ａ  ｐｓｅｕｄｏ−ｒａｎｄｏｍ  ｏｐｔｉｃａｌ  ｃｏｕｐｌｅｒ  ｂｙ  ｃｏｎｆｉｎｅｍｅｎｔ  ｏｆ  ｉｎｔｅｒｎａｌ  ｍｕｌｔｉ  ｒｅｆｌｅｃｔｉｏｎ”，  Ｐｒｏｃ．  Ｉｎｆｒａｒｅｄ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ  ＸＸＶ，  ＳＰＩＥ  ｖｏｌ．  ３６９８，  ５７４  （１９９９）
【非特許文献２】
Ｙ．  Ｍａｔｓｕｋｕｒａ  ｅｔ  ａｌ．，  ”Ｑｕａｎｔｕｍ  Ｗｅｌｌ  Ｉｎｆｒａｒｅｄ  Ｐｈｏｔｏｄｅｔｅｃｏｔｏｒｓ  （ＱＵＩＰ）  ｗｉｔｈ  Ｓｅｌｅｃｔｉｖｅｌｙ  ｒｅ−ｇｒｏｗｎ  Ｎ−ＧａＡｓ  Ｐｌｕｇｓ”，  Ｐｒｏｃ．  Ｉｎｆｒａｒｅｄ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ  ＸＸＶＩＩ，  ＳＰＩＥ  ｖｏｌ．  ４３６９，  ４８１  （２００１）
【０００９】
【発明が解決しようとする課題】
ところで、非特許文献１に記載の技術では、ＧａＡｓ基板をウエットエッチングする際、ＲＯＩＣチップとＱＷＩＰ−ＦＰＡとを電気的に接続する金属バンプがエッチングされないよう、ＲＯＩＣチップとＧａＡｓ基板との隙間にフォトレジスト等の保護材を塗布し、金属バンプがエッチング液に触れないようにする必要がある。そのフォトレジストは、ＧａＡｓ基板がエッチングされた後に除去される。
【００１０】
しかしながら、上記のフォトレジストは毛細管現象によりＲＯＩＣチップとＧａＡｓ基板との隙間を浸透してＱＷＩＰ−ＦＰＡの狭い画素分離溝にまで入り込んでしまうため、画素分離溝内のフォトレジストを完全に除去するのが困難となってしまって、フォトレジストが画素分離溝内に残留してしまう。これだと、残留するフォトレジストが脱ガスの発生源となって封止容器内の真空度が悪化し、ＱＷＩＰ−ＦＰＡの装置全体の信頼性が損なわれてしまう。この不都合を回避すべく、フォトレジストを完全に除去しようとすると、フォトレジストの除去に時間がかかり、ＱＷＩＰ−ＦＰＡの作製時間が長くなるという新たな不都合を招いてしまう。
【００１１】
本発明は係る従来例の問題点に鑑みて創作されたものであり、金属バンプ等の端子を保護する保護材を容易に除去することが可能な赤外検出器とその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記した課題は、下面が露出した下部コンタクト層と、前記下部コンタクト層の上面上に形成された多重量子井戸層と、前記多重量子井戸層に形成され、該多重量子井戸層を画素毎に分離する画素分離溝と、前記画素分離溝内に形成されると共に前記多重量子井戸層を覆う絶縁層と、前記絶縁層に形成されたホールと、少なくとも下部が前記ホール内に形成され、前記多重量子井戸層と電気的に接続された端子と、前記端子と接合された半導体チップと、を有し、前記画素分離溝の開口端が前記絶縁層により塞がれたことを特徴とする赤外線検出器によって解決する。
【００１３】
又は、上記した課題は、基板の上又は上方に下部コンタクト層を形成する工程と、前記下部コンタクト層の上に多重量子井戸層を形成する工程と、前記多重量子井戸層に画素分離溝を形成して該多重量子井戸層を画素毎に分離する工程と、前記多重量子井戸層の上方と前記画素分離溝内に絶縁層を形成する工程と、前記絶縁層にホールを形成する工程と、前記多重量子井戸層と電気的に接続される端子の少なくとも下部を前記ホール内に形成する工程と、半導体チップを前記端子に接合するする工程と、前記半導体チップと前記絶縁層との間に保護材を形成する工程と、前記保護材で前記端子を保護しながら前記基板をエッチングして除去する工程と、前記保護材を除去する工程と、を有し、前記画素分離溝の幅又は前記絶縁層の膜厚を前記画素分離溝の開口端が前記絶縁層により塞がれる値にし、前記保護材が前記画素分離溝内に浸入するのを防止することを特徴とする赤外線検出器の製造方法によって解決する。
【００１４】
次に、本発明の作用について説明する。
【００１５】
本発明によれば、画素分離溝の開口端を絶縁層で塞ぎ、保護材が画素分離溝内に浸入しないようにするので、基板をエッチングする工程の後に保護材を容易に除去することができ、絶縁層上に残留する保護材の量が低減される。これにより、封止容器内の真空度が上昇するのが防止され、ひいては赤外線検出器全体の特性が向上される。
【００１６】
しかも、画素分離溝を防ぐ絶縁膜として、多重量子井戸層の上方に形成される膜の中で最上層に形成されるパッシベーション層を利用することにより、特許文献１や特許文献２のように溝を塞ぐための新たな絶縁膜を形成する必要が無く、工程数の増加を招くこと無しに上記の利点が得られる。
【００１７】
また、画素分離溝の上方の絶縁層は完全に平坦化される必要はなく、画素分離溝が反映された窪みが形成されてもよいが、その場合は、その窪みのアスペクト比を０以上１以下とすることで、窪み内にフォトレジスト等の保護材が残留するのが防がれる。
【００１８】
なお、上記のように画素分離溝の開口端を塞ぐには、前記画素分離溝の幅を４００ｎｍ以下とするのが実用上好ましい。
【００１９】
【発明の実施の形態】
次に、本発明の実施の形態に係る赤外線検出器について、図１〜図６を参照しながら説明する。図１〜図６は、本発明の実施の形態に係る赤外線検出器の製造方法について説明する断面図である。
【００２０】
最初に、図１（ａ）に示す構造を得るまでの工程について説明する。
【００２１】
まず、ＧａＡｓ基板１の格子欠陥等が吸収される厚さ、例えば３００ｎｍ程度の厚さのＧａＡｓ層を有機金属成長法によりＧａＡｓ基板１上に形成し、それを緩衝層２とする。その後、緩衝層２上に下部コンタクト層３としてｎ型ＧａＡｓ層を有機金属成長法により厚さ約１μｍ程度に形成する。下部コンタクト層３には、ｎ型不純物としてシリコンが例えば１×１０１８ｃｍ−３の濃度でドープされている。
【００２２】
続いて、トリメチルガリウム、トリメチルアルミニウム、及びアルシンを反応ガスとして使用する有機金属気相成長法により、アルミニウムの組成が０．２５で厚さが３０ｎｍのＡｌＧａＡｓ層と、ｎ型不純物としてシリコンが１×１０１７ｃｍ−３の濃度でドープされた厚さが５ｎｍのｎ−ＧａＡｓ層とが所要周期、例えば５０周期繰り返してなる多重量子井戸層４を形成する。その多重量子井戸層４の受光波長域は８〜１２μｍの赤外線となるが、本発明はこの波長域を受光する赤外線検出器に限定されるものではない。
【００２３】
次に、ｎ型不純物としてシリコンが１×１０１８ｃｍ−３の濃度でドープされたｎ型ＧａＡｓ層を有機金属成長法により多重量子井戸層４上に厚さ約２００ｎｍに形成し、それを上部コンタクト層５とする。
【００２４】
その後に、半導体層６としてｎ型ＧａＡｓ層を厚さ約６５０ｎｍ程度に上部コンタクト層５上に有機金属気相成長法で形成する。
【００２５】
続いて、図１（ｂ）に示すように、フォトリソグラフィ法により半導体層６をパターニングし、表面が凹凸形状となる光結合層６ａ、６ｂとする。光結合層６ａ、６ｂのパターンは限定されず、図示のように上部コンタクト層５上までエッチングを行ってもよいし、エッチングを半導体層６の途中で停止させて表面が凹凸の光結合層６ａ、６ｂを形成してもよい。その光結合層６ａ、６ｂは、各画素Ｐ１、Ｐ２毎に群をなして形成される。
【００２６】
次いで、図１（ｃ）に示すように、多重量子井戸層４と上部コンタクト層５とをフォトリソグラフィ法によりパターニングして、基板１の周縁部分の下部コンタクト層３を露出させる。
【００２７】
次に、図２（ａ）に示す断面構造を得るまでの工程について説明する。
【００２８】
まず、電極形状の窓を有するレジストパターン（不図示）を光結合層６ａ、６ｂ上と露出した下部コンタクト層３上とに形成し、レジストパターン上とその窓内にＡｕＧｅ層を真空蒸着法により厚さ約２０ｎｍ程度に形成する。その後に、ＡｕＧｅ層上にＡｕ層を真空蒸着法により厚さ約５０ｎｍ程度に形成し、リフトオフ法によりレジストパターンを除去してその窓内にのみＡｕＧｅ層とＡｕ層とを残す。残されたＡｕＧｅ層とＡｕ層とは、下部コンタクト層３上では下部オーミック電極７ａ、７ｂとして使用され、光結合層６ａ、６ｂの一部領域上では上部オーミック電極８ａ、８ｂとして使用される。
【００２９】
その後に、図２（ｂ）に示すように、反射電極形状の窓を有するレジストパターン（不図示）を全面に形成し、レジストパターン上とその窓内にＡｕ層を真空蒸着法により厚さ約１００ｎｍに形成した後、リフトオフ法によりレジストパターンを除去してＡｕ層を各画素Ｐ１、Ｐ２上にのみ残してそれを反射電極９ａ、９ｂとする。
【００３０】
次いで、図２（ｃ）に示すように、画素分離溝形状の窓を有するレジストパターン（不図示）を反射電極９ａ、９ｂ上と上部コンタクト層５上とに形成し、そのレジストパターンをマスクとして使用するプラズマエッチングにより多重量子井戸層４と上部コンタクト層５とをエッチングする。これにより、多重量子井戸層４と上部コンタクト層５とを画素Ｐ１、Ｐ２毎に分離する画素分離溝１０がこれらの層４、５に形成される。
【００３１】
本実施形態では、この画素分離溝１０の幅を４００ｎｍよりも狭く形成し、また、多重量子井戸層４と上部コンタクト層５とのエッチングにはＳｉＣｌ４とＣｌ２との混合ガスをエッチングガスとして使用する。そして、各画素Ｐ１、Ｐ２の平面サイズは凡そ数１０μｍ×数１０μｍ程度であり、そのような画素Ｐ１、Ｐ２が例えば２５６×２５６個平面的に配列される。
【００３２】
次に、図３（ａ）に示すように、下部オーミック電極７ａ、７ｂ上、反射電極９ａ、９ｂ上、及び画素分離溝１０内にパッシベーション層１１としてＳｉＮ層をＣＶＤ法（化学的気相成長法）により形成する。このパッシベーション層１１は、多重量子井戸層４の上方に形成される膜の中で最上層に形成される絶縁層であって、その下にある各層を外部の雰囲気から保護するように機能する。
【００３３】
本実施形態では、画素分離溝１０の開口端が塞がれる程度の厚さにこのパッシベーション層１１を形成するのであるが、反射電極９ａ、９ｂ上での厚さを約３５０ｎｍとすることで、画素分離溝１０の側面におけるパッシベーション層１１の最大厚さが約２００ｎｍとなって、幅が４００ｎｍである画素分離溝１０の開口端を塞ぐことができる。
【００３４】
なお、パッシベーション層１１としては、ＳｉＮ層の他に、ＳｉＯＮ層を形成してもよい。また、パッシベーション層１１を形成するＣＶＤ法の種類も限定されず、プラズマＣＶＤ法や熱ＣＶＤ法を採用することができ、これら各種のＣＶＤ法で成膜される膜の特性に合わせてパッシベーション層１１の膜厚を調節して画素分離溝１０を塞げばよい。
【００３５】
その後に、図３（ｂ）に示すように、フォトリソグラフィ法によりパッシベーション層１１をパターニングして上部オーミック電極８ａ、８ｂの上方にホール１１ａ、１１ｂを形成すると共に、基板１の周縁部でパッシベーション層１１の側面１１ｃ、１１ｄを後退させて下部オーミック電極７ａ、７ｂを剥き出す。
【００３６】
次いで、図３（ｃ）に示すように、ホール１１ａ、１１ｂ上に窓を有するレジストパターン（不図示）を形成し、レジストパターンとその窓内とにＩｎを真空蒸着法により形成した後、レジストパターンをリフトオフ法により除去して、これにより残ったＩｎを第１金属バンプ（端子）１２ａ、１２ｂとする。その第１金属バンプ１２ａ、１２ｂは、その下部がホール１１ａ、１１ｂ内に形成され、反射電極９ａ、９ｂと上部コンタクト層５とを介して多重量子井戸層５と電気的に接続される。
【００３７】
ここまでの工程により、ＱＷＩＰ−ＦＰＡの素子構造が完成したことになる。この後は、このＱＷＩＰ−ＦＰＡに対して信号の入出力を行う半導体チップとＱＷＩＰ−ＦＰＡとをフリップチップボンディングする工程に移行する。そこで、図４（ａ）に示すように、読み出し回路（ＲＯＩＣ：  Ｒｅａｄ  Ｏｕｔ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）が形成された半導体チップ１４の第２金属バンプ１３ａ、１３ｂを上述の第１金属バンプ１２ａ、１２ｂに当接させ、これらのバンプを超音波等により圧着し、接合させる。なお、特に明示はしないが、下部オーミック電極７ａ、７ｂもＩｎバンプ等の金属バンプを介して半導体チップ１４と電気的に接続される。
【００３８】
ところで、基板１は、本工程までハンドリングを容易にする役割を果たすが、半導体チップ１４を接合した後は、半導体チップ１４がその役割を担うので、基板１は不要となる。よって、これ以降は、不要となった基板１を除去する工程に移る。
【００３９】
まず、図４（ｂ）に示すように、基板１の周縁部にフォトレジスト（保護材）１５を滴下し、毛細管現象を利用してそのフォトレジスト１５を半導体チップ１４とパッシベーション層１１との間の狭い空間に流し込んだ後、フォトレジスト１５をベークして固化する。そのフォトレジスト１５は、後述のエッチング工程において第１、第２金属バンプ１２ａ、１２ｂ、１３ａ、１３ｂを保護すべく形成されるので、これらの金属バンプが外界から完全に隔離される程度の量のフォトレジスト１５を流し込むのが好ましい。
【００４０】
また、画素分離溝１０は、既述のようにパッシベーション層１１により塞がれているので、画素分離溝１０にフォトレジスト１５が入り込むことは無い。
【００４１】
続いて、図５（ａ）に示すように、フォトレジスト１５で各金属バンプ１２ａ、１２ｂ、１３ａ、１３ｂを保護しながら基板１と緩衝層２をウエットエッチングして除去する。この際、下部コンタクト層３の下でエッチングが自動停止するように、下部コンタクト層３と緩衝層２との間にエッチングストッパ層を予め形成しておいてもよい。
【００４２】
次いで、図５（ｂ）に示すように、フォトレジスト１５をブタノール等の有機溶剤で溶解して除去する。
【００４３】
ここまでの工程により、本実施形態に係る赤外線検出器の概略が完成する。
【００４４】
この赤外線検出器は、露出した下部コンタクト層３の下面から赤外線が入射して多重量子井戸層４においてその一部が吸収されるが、その吸収には選択側があり、電場の振動面が多重量子井戸層４の法線方向にある赤外線の吸収確率が最大となる。反射電極９ａ、９ｂは、その下の凹凸状の光結合層６ａ、６ｂと協同して入射した赤外線を乱反射させ、上記したような電場成分を有する赤外線を生成し、多重量子井戸層４において赤外線が効率良く吸収されるように機能する。
【００４５】
また、画素分離溝１０は、各画素Ｐ１、Ｐ２を分離することにより、それぞれの画素Ｐ１、Ｐ２に入射した赤外線が他の画素に漏れ出すのを防ぎ、画素間のクロストークを低減するように機能する。
【００４６】
更に、基板１を除去したことにより、赤外線が基板１内で多重反射して複数の画素に入射するのが防止され、上記のクロストークをより一層低減することができる。
【００４７】
この後は、図６に示すように、赤外線透過の窓１８が設けられた封止容器１６内の底部に半導体チップ１４の裏面を接着材等により固着する。封止容器１６の外部には、その内部を所望の温度に冷却するためのスターリングクーラ等の冷却機構１７が設けられると共に、内部を所望の真空度にまで真空引きするための真空ポンプ（不図示）が封止容器１６に連通して設けられる。以上によって、本実施形態に係る赤外線検出器が完成する。
【００４８】
以上説明した本実施形態によれば、画素分離溝１０の開口端をパッシベーション層１１で塞ぎ、該開口端においてパッシベーション層１１の表面形状を略平坦形状としたので、各金属バンプ１２ａ、１２ｂ、１３ａ、１３ｂをエッチング液から保護する目的で形成されるフォトレジスト１５が狭い画素分離溝１０に浸入するのが防がれる。そのため、基板１をエッチングして除去した後、フォトレジスト１５を有機溶剤等で除去するのが容易となり、パッシベーション層１１上に残留して脱ガスの原因となるフォトレジスト１５の量が低減され、封止容器１６内の真空度が上昇するのを防ぐことができ、ひいては赤外線検出器全体の特性を向上させることが可能となる。
【００４９】
しかも、この方法によれば、最上層に形成されるパッシベーション層１１を利用して画素分離溝１０を塞ぐので、特許文献１や特許文献２のように溝を塞ぐための新たな絶縁膜を形成する必要がなく、工程数の増加を招くこと無しに上記の利点を得ることができる。
【００５０】
上記のように画素分離溝１０の開口端をパッシベーション層１１で塞ぐには、図７に示すように、画素分離溝１０の幅Ｗ１を狭めるか、或いはパッシベーション層１１の膜厚ｔを厚くすればよい。幅Ｗ１や膜厚ｔの設定を誤ると、図８に示すように、フォトレジスト１５を除去した後でもその一部が画素分離溝１５内に残留し、封止容器１６内の真空度が劣化してしまう。
【００５１】
また、パッシベーション層１１の上面は完全に平坦形状とする必要はなく、フォトレジスト１５を除去しやすい程度の窪みが画素分離溝１０を反映して残っていてもよい。具体的には、図７の点線円内に示すように、幅がＷ２で深さがＤの窪み１１ａが画素分離溝１０の上方に残っても、窪み１１ａのアスペクト比（＝Ｄ／Ｗ２）が０以上概ね１以下であれば、窪み１１ａ内にフォトレジスト１５が残留することは無い。
【００５２】
以下に、本発明の特徴を付記する。
【００５３】
（付記１）  下面が露出した下部コンタクト層と、
前記下部コンタクト層の上面上に形成された多重量子井戸層と、
前記多重量子井戸層に形成され、該多重量子井戸層を画素毎に分離する画素分離溝と、
前記画素分離溝内に形成されると共に前記多重量子井戸層を覆う絶縁層と、
前記絶縁層に形成されたホールと、
少なくとも下部が前記ホール内に形成され、前記多重量子井戸層と電気的に接続された端子と、
前記端子と接合された半導体チップと、
を有し、
前記画素分離溝の開口端が前記絶縁層により塞がれたことを特徴とする赤外線検出器。
【００５４】
（付記２）  基板の上又は上方に下部コンタクト層を形成する工程と、
前記下部コンタクト層の上に多重量子井戸層を形成する工程と、
前記多重量子井戸層に画素分離溝を形成して該多重量子井戸層を画素毎に分離する工程と、
前記多重量子井戸層の上方と前記画素分離溝内に絶縁層を形成する工程と、
前記絶縁層にホールを形成する工程と、
前記多重量子井戸層と電気的に接続される端子の少なくとも下部を前記ホール内に形成する工程と、
半導体チップを前記端子に接合するする工程と、
前記半導体チップと前記絶縁層との間に保護材を形成する工程と、
前記保護材で前記端子を保護しながら前記基板をエッチングして除去する工程と、
前記保護材を除去する工程と、
を有し、
前記画素分離溝の幅又は前記絶縁層の膜厚を前記画素分離溝の開口端が前記絶縁層により塞がれる値にし、前記保護材が前記画素分離溝内に浸入するのを防止することを特徴とする赤外線検出器の製造方法。
【００５５】
（付記３）  前記絶縁層は、前記多重量子井戸層の上方に形成される膜の中で最上層に形成されるパッシベーション層であることを特徴とする付記２に記載の赤外線検出器の製造方法。
【００５６】
（付記４）  前記画素分離溝の幅を４００ｎｍ以下とすることを特徴とする付記２又は付記３に記載の赤外線検出器の製造方法。
【００５７】
（付記５）  前記素子分離溝の上方の前記絶縁層に形成される窪みのアスペクト比を０以上１以下とすることを特徴とする付記２乃至付記４のいずれかに記載の赤外線検出器の製造方法。
【００５８】
（付記６）  前記絶縁層としてＳｉＮ層又はＳｉＯＮ層を形成することを特徴とする付記２乃至付記５のいずれかに記載の赤外線検出器の製造方法。
【００５９】
（付記７）  前記端子として金属バンプを形成することを特徴とする付記２乃至付記６のいずれかに記載の赤外線検出器の製造方法。
【００６０】
（付記８）  前記保護材としてフォトレジストを使用することを特徴とする付記２乃至付記７のいずれかに記載の赤外線検出器の製造方法。
【００６１】
（付記９）  前記基板としてＧａＡｓ基板を使用することを特徴とする付記２乃至付記付記８のいずれかに記載の赤外線検出器の製造方法。
【００６２】
（付記１０）  前記多重量子井戸層の上に上部コンタクト層を形成する工程と、
表面が凹凸の光結合層を前記上部コンタクト層上に形成する工程と、
前記光結合層上に反射電極を形成する工程と、
を有し、
前記端子を前記反射電極上に形成することを特徴とする付記２乃至付記９のいずれかに記載の赤外線検出器。
【００６３】
（付記１１）  前記保護材を除去した後、赤外線透過窓を有する封止容器内に前記半導体チップを収める工程が行われることを特徴とする付記２乃至付記１０のいずれかに記載の赤外線検出器。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、画素分離溝の開口端を絶縁層で塞ぎ、保護材が画素分離溝内に浸入しないようにするので、基板をエッチングする工程の後に保護材を除去するのが容易となり、絶縁層上に残留する保護材の量が低減され、封止容器内の真空度が上昇するのを防ぐことができ、ひいては赤外線検出器全体の特性を向上することができる。
【図面の簡単な説明】
【図１】図１（ａ）、（ｂ）は、本発明の実施の形態に係る赤外線検出器の製造方法について示す断面図（その１）である。
【図２】図２（ａ）、（ｂ）は、本発明の実施の形態に係る赤外線検出器の製造方法について示す断面図（その２）である。
【図３】図３（ａ）、（ｂ）は、本発明の実施の形態に係る赤外線検出器の製造方法について示す断面図（その３）である。
【図４】図４（ａ）、（ｂ）は、本発明の実施の形態に係る赤外線検出器の製造方法について示す断面図（その４）である。
【図５】図５（ａ）、（ｂ）は、本発明の実施の形態に係る赤外線検出器の製造方法について示す断面図（その５）である。
【図６】図６は、本発明の実施の形態に係る赤外線検出器の製造方法について示す断面図（その６）である。
【図７】図７は、本発明の実施の形態において、画素分離溝の幅とパッシベーション層の厚さとについて説明するための断面図である。
【図８】図８は、画素分離溝の幅とパッシベーション層の厚さとの設定を誤った場合に見られる不都合について示す断面図である。
【符号の説明】
１…基板、２…緩衝層、３…下部コンタクト層、４…多重量子井戸層、５…上部コンタクト層、６…半導体層、６ａ、６ｂ…光結合層、７ａ、７ｂ…下部オーミック電極、８ａ、８ｂ…上部オーミック電極、９ａ、９ｂ…反射電極、１０…画素分離溝、１１…パッシベーション層、１１ａ、１１ｂ…ホール、１１ｃ、１１ｄ…側面、１２ａ、１２ｂ…第１金属バンプ、１３ａ、１３ｂ…第２金属バンプ、１４…半導体チップ、１５…フォトレジスト、１６…封止容器、１７…冷却機構、１８…窓、Ｐ１、Ｐ２…画素。
【図１】
2004235254.tif 000003
【図２】
2004235254.tif 000004
【図３】
2004235254.tif 000005
【図４】
2004235254.tif 000006
【図５】
2004235254.tif 000007
【図６】
2004235254.tif 000008
【図７】
2004235254.tif 000009
【図８】
2004235254.tif 000010