(57)【要約】【課題】面方位が制御された結晶粒からなる半導体膜を用いて薄膜素子を形成することを可能とする半導体装置の製造方法を提供すること。【解決手段】絶縁基板上に半導体素子を形成する半導体装置の製造方法であって、絶縁基板（１０，１２）上に微細孔（１３）を形成する微細孔形成工程と、絶縁基板（１０，１２）上及び微細孔（１３）内に半導体材料を成膜して半導体膜（１４）を形成する半導体膜形成工程と、半導体膜（１４）上から、金属含有物質からなり半導体膜（１４）の結晶化を促進する結晶化促進材料（１６）を微細孔の開口部から底部までの範囲に打ち込む結晶化促進材料打ち込み工程と、半導体膜（１４）に第１の熱処理を加え、微細孔（１３）内に半導体膜（１４）と結晶化促進材料（１６）の化合物を形成する化合物形成工程と、半導体膜（１４）に第２の熱処理を加えて溶融結晶化させ、微細孔（１３）内の化合物を起点として結晶性半導体膜（１８）を形成する溶融結晶化工程と、を含む。【選択図】　　図２
2004134581.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に半導体素子を形成する半導体装置の製造方法であって、
前記絶縁基板上に微細孔を形成する微細孔形成工程と、
前記絶縁基板上及び前記微細孔内に半導体材料を成膜して半導体膜を形成する半導体膜形成工程と、
前記半導体膜上から、金属含有物質からなり前記半導体膜の結晶化を促進する結晶化促進材料を前記微細孔の開口部から底部までの範囲に打ち込む結晶化促進材料打ち込み工程と、
前記半導体膜に第１の熱処理を加え、前記微細孔内に前記半導体膜と前記結晶化促進材料の化合物を形成する化合物形成工程と、
前記半導体膜に第２の熱処理を加えて溶融結晶化させ、前記微細孔内の化合物を起点として結晶性半導体膜を形成する溶融結晶化工程と、を含む半導体装置の製造方法。
【請求項２】
前記結晶性半導体膜を使用して半導体素子を形成する素子形成工程を更に含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記絶縁基板上に形成される前記微細孔は、孔の深さと孔径との比が２．７５よりも大きくなるように形成される、請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記絶縁基板上に形成される前記微細孔は、孔の深さと孔径との比が５よりも大きくなるように形成される、請求項１又は２に記載の半導体装置の製造方法。
【請求項５】
前記絶縁基板上に形成される前記微細孔は、孔の深さと孔径との比が１１よりも大きくなるように形成される、請求項１又は２に記載の半導体装置の製造方法。
【請求項６】
前記絶縁基板上に形成される前記微細孔の孔径は、４５ｎｍ以上１９０ｎｍ以下である、請求項１乃至５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記半導体膜形成工程において成膜される半導体膜の膜厚は３０ｎｍ以上１００ｎｍ以下である、請求項１乃至６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記半導体膜形成工程において成膜される半導体膜は珪素を主構成元素とする、請求項１乃至７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記結晶化促進材料打ち込み工程は前記結晶化促進材料が前記微細孔の底部近傍に集中するように打ち込みを行う、請求項１乃至８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記結晶化促進材料はニッケル、鉄、コバルト、白金及びパラジウムのうちいずれかを含む物質である、請求項１乃至９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記結晶化促進材料は珪素化合物（シリサイド）である、請求項１乃至９のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記結晶化促進材料打ち込み工程における前記結晶化促進材料の打ち込みは、前記半導体膜の膜厚が５０ｎｍ、前記微細孔の深さが８２５ｎｍ、前記結晶化促進材料をニッケル含有物質としたときに、打ち込みエネルギーを１ＭｅＶ、ドーズ量を１０１６〜１０１８ｃｍ−２として行われる、請求項１乃至１０のいずれかに記載の半導体装置の製造方法。
【請求項１３】
前記第１の熱処理を３００℃以上５５０℃以下で行う、請求項１乃至１２のいずれかに記載の半導体装置の製造方法。
【請求項１４】
前記第１の熱処理の処理時間ｔ（秒）は、処理温度Ｔ（℃）、ボルツマン定数ｋＢ＝８．６１７×１０−５ｅＶ・Ｋ−１、ε＝０．７８３ｅＶ、ｔ０＝１．５９×１０−３（秒）としたときに、
ｔ≧ｔ０・ｅｘｐ｛ε／ｋＢ（Ｔ＋２７３．１６）｝、
の関係を満たすように設定される、請求項１乃至１３のいずれかに記載の半導体装置の製造方法。
【請求項１５】
前記第２の熱処理をレーザ照射によって行う、請求項１乃至１４のいずれかに記載の半導体装置の製造方法。
【請求項１６】
絶縁基板上に形成された半導体素子を含む半導体装置であって、
前記半導体素子はこの半導体素子の配置位置から広がって溶融結晶化した、少なくとも前記半導体素子の素子領域に相当する大きさの大結晶粒の結晶性半導体膜を用いて形成されており、
前記結晶性半導体膜は前記半導体素子の配置位置に応じて前記絶縁基板上に形成された微細孔を起点として結晶化が行われ、
前記微細孔の底部には金属含有物質からなり半導体膜の結晶化を促進する結晶化促進材料が配置されている半導体装置。
【請求項１７】
請求項１乃至１５のいずれかに記載の製造方法により製造された半導体装置を備える電気光学装置。
【請求項１８】
請求項１７に記載の電気光学装置を含んで構成される電子機器。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、薄膜トランジスタ等の半導体素子あるいは薄膜素子を含んで構成される半導体装置の製造方法及び当該製造方法を用いて製造される半導体装置、電気光学装置、電子機器に関する。
【０００２】
【従来の技術】
液晶表示装置やＥＬ（エレクトロルミネセンス）表示装置などの電気光学装置においては、薄膜トランジスタ等の半導体素子を含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、活性領域（チャネル形成領域）を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【０００３】
また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタの形成領域内に結晶粒界が入り込まないようにする技術が検討されている。例えば、基板上に微細な穴（微細孔）を形成し、この微細孔を結晶成長の起点として半導体膜の結晶化を行うことにより、数μｍ程度のシリコンの結晶粒を形成する技術がいくつかの文献において提案されていた（非特許文献１及び非特許文献２）。これらの技術を用いて形成される、大きな結晶粒を含むシリコン膜を用いて薄膜トランジスタを形成することにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。
【０００４】
【非特許文献１】
「Ｓｉｎｇｌｅ　Ｃｒｙｓｔａｌ　Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒｓ」，　ＩＢＭ　ＴＥＣＨＮＩＣＡＬ　ＤＩＳＣＬＯＳＵＲＥ　ＢＵＬＬＥＴＩＮ　Ａｕｇ．１９９３　ｐｐ２５７−２５８
【０００５】
【非特許文献２】
「Ａｄｖａｎｃｅｄ　Ｅｘｃｉｍｅｒ−Ｌａｓｅｒ　Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ　Ｔｅｃｈｎｉｑｕｅｓ　ｏｆ　Ｓｉ　Ｔｈｉｎ−Ｆｉｌｍ　ＦｏｒＬｏｃａｔｉｏｎ　Ｃｏｎｔｒｏｌ　ｏｆ　Ｌａｒｇｅ　Ｇｒａｉｎ　ｏｎ　Ｇｌａｓｓ　」，　Ｒ．Ｉｓｈｉｈａｒａ等，　ｐｒｏｃ．ＳＰＩＥ　２００１，　ｖｏｌ．４２９５，　ｐ．１４〜２３
【０００６】
【発明が解決しようとする課題】
上述した従来の方法では、数μｍ程度の大きな結晶粒を形成することが可能となるものの、得られる結晶粒の面方位については制御されておらず、それぞれの結晶粒の面方位についてランダムな状態となっていた。薄膜トランジスタの電気的特性の更なる向上を図るために、結晶粒の面方位を制御して半導体膜を形成することが可能な製造方法の確立が望まれている。
【０００７】
よって、本発明は、面方位が制御された結晶粒からなる半導体膜を用いて薄膜素子を形成することを可能とする半導体装置の製造方法を提供することを目的とする。
【０００８】
また、本発明は、電気的特性の良好な半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の製造方法は、絶縁基板上に半導体素子を形成する半導体装置の製造方法であって、絶縁基板上に微細孔を形成する微細孔形成工程と、絶縁基板上及び微細孔内に半導体材料を成膜して半導体膜を形成する半導体膜形成工程と、半導体膜上から、金属含有物質からなり半導体膜の結晶化を促進する結晶化促進材料を微細孔の開口部から底部までの範囲に打ち込む結晶化促進材料打ち込み工程と、半導体膜に第１の熱処理を加え、微細孔内に半導体膜と結晶化促進材料の化合物を形成する化合物形成工程と、半導体膜に第２の熱処理を加えて溶融結晶化させ、微細孔内の化合物を起点として結晶性半導体膜を形成する溶融結晶化工程と、を含む。
【００１０】
半導体膜の結晶化を行う際の起点としての微細孔内に、金属含有物質からなる結晶化促進材料と半導体膜の化合物を形成することにより、その後に、熱処理による半導体膜の結晶化を行った際に、微細孔を略中心とする範囲に結晶粒が大きく、かつ面方位の制御された半導体膜（結晶性半導体膜）を形成することが可能になる。この略単結晶状態と見なせ、かつ面方位も制御された良質な半導体膜を用いて半導体素子を形成することにより、半導体装置の高性能化を図ることが可能になる。
【００１１】
ここで本発明において「略単結晶」とは、結晶粒が単一である場合のみならずこれに近い状態、すなわち、複数の結晶が組み合わさっていてもその数が少なく、半導体薄膜の性質の観点からほぼ単結晶により形成された半導体薄膜と同等の性質を備えている場合も含む。
【００１２】
また、本発明に係る製造方法は、結晶性半導体膜を使用して半導体素子を形成する素子形成工程を更に含むことが好ましい。ここで本発明において「半導体素子」とは、各種トランジスタやダイオード、抵抗、インダクタ、キャパシタ、その他の能動素子・受動素子を問わず、Ｎ型やＰ型半導体の組み合わせにより製造可能な素子を含む。また本発明において「半導体装置」とは、上記半導体素子を含んで構成される装置であり、例えば集積回路等を含む装置である。本発明に係る結晶性半導体膜を用いることにより、電気的特性に優れた半導体素子、半導体装置を得ることが可能となる。
【００１３】
また、絶縁基板上に形成される微細孔は、孔の深さと孔径との比が２．７５よりも大きくなるように形成することが好ましい。より好ましくは、微細孔は、孔の深さと孔径との比が５よりも大きくなるように形成するとよい。更に好ましくは、微細孔は、孔の深さと孔径との比が１１よりも大きくなるように形成するとよい。上記した条件で微細孔を形成することにより、微細孔の上部へ表れる結晶粒の結晶方位を特定の方向へ優先的に揃えることが可能となり、半導体膜の結晶化を行う際には、微細孔の上部に表れた結晶粒の面方位に基づいて、半導体膜の面方位を整えることが可能となる。
【００１４】
絶縁基板上に形成される微細孔の孔径は、４５ｎｍ以上１９０ｎｍ以下とすることが望ましい。この条件で微細孔を形成することにより、微細孔内で１つの結晶核を優先的に成長させる作用をより効果的に得ることが可能となる。
【００１５】
半導体膜形成工程において成膜される半導体膜は、その膜厚を３０ｎｍ以上１００ｎｍ以下とすることが好適である。これにより、溶融結晶化の際に結晶化の進む方向をほぼ半導体膜の膜厚方向と略直交する方向のみにし、他の方向へ結晶化が進みにくくすることが可能となり、結晶性半導体膜のより一層の均質化を図ることができる。
【００１６】
また、半導体膜形成工程において成膜される半導体膜は珪素（シリコン）を主構成元素とすることが好ましい。係る半導体膜としては、例えば非晶質又は多晶質のシリコン膜を用いることが好適である。これにより、微細孔を略中心とした範囲に略単結晶状態であり、かつ面方位の制御された良質なシリコン膜を形成し、この良質なシリコン膜を用いて半導体素子を形成することが可能になる。
【００１７】
上述した結晶化促進材料打ち込み工程は、結晶化促進材料が微細孔の底部近傍に集中するように打ち込みを行うことが好ましい。これにより、結晶化促進材料が微細孔の底部以外の部分、すなわち結晶体促進材料を供給する必要性の低い部分にも含まれることを極力回避することができる。
【００１８】
上述した結晶化促進材料はニッケル、鉄、コバルト、白金、パラジウムのうちいずれかを含む物質とすることが好適である。また、結晶化促進材料は珪素化合物（シリサイド）とすることも好適である。このような結晶化促進材料を用いることにより、結晶粒の面方位を効果的に制御することが可能になる。
【００１９】
また、結晶化促進材料の打ち込みは、半導体膜の膜厚を５０ｎｍ、微細孔の深さを８２５ｎｍ、結晶化促進材料をニッケル含有物質としたときに、打ち込みエネルギーを１ＭｅＶ（メガエレクトロンボルト）、ドーズ量を１０１６〜１０１８ｃｍ−２として行うことが好ましい。この条件によれば、結晶化促進材料を適切な位置に打ち込むことが可能となる。
【００２０】
上述した第１の熱処理は、３００℃以上５５０℃以下の温度で行うことが好ましい。熱処理の温度の下限を３００℃程度とするのは、半導体膜と結晶化促進材料の化合物を必要十分に形成するためである。また、熱処理の温度の上限を５５０℃程度とするのは以下のような理由による。すなわち、電気光学装置などに用いられる半導体装置を形成する場合には、材料コスト等の観点から、絶縁基板として安価なガラス基板（例えばソーダ石灰ガラス等）を用いることが多い。この場合に、ソーダ石灰ガラス等の一般的に用いられるガラスの軟化点は５５０℃程度であるので、製造中に加えられる熱によって絶縁基板の軟化を生じないようにするために、絶縁基板に加わる温度の上限を軟化点に対応して５５０℃程度としておく必要があるからである。
【００２１】
また、第１の熱処理における処理時間ｔ（秒）は、処理温度Ｔ（℃）、ボルツマン定数ｋＢ＝８．６１７×１０−５ｅＶ・Ｋ−１、ε＝０．７８３ｅＶ、ｔ０＝１．５９×１０−３（秒）としたときに、
ｔ≧ｔ０・ｅｘｐ｛ε／ｋＢ（Ｔ＋２７３．１６）｝、
の関係を満たすように設定するとよい。これにより、熱処理の処理時間を的確に設定することが可能となる。ここで、上記「処理温度」とは、基本的には、熱処理の対象となる絶縁基板の基板温度を示すが、工業的な便宜上、絶縁基板に熱を加えるための高温炉等の容器内の温度をもって代用してもよい。この場合には、実験等を行い、雰囲気温度Ｔ（℃）の容器内に絶縁基板を置いてからどの程度の時間を経過すると基板温度が雰囲気温度とほぼ同じになるかを予め確かめておき、当該時間が経過して基板温度がほぼＴ（℃）となった時点から、上記計算式により求められる処理時間ｔ（秒）の計測を開始するとよい。
【００２２】
また、半導体膜を溶融結晶化させるために行う第２の熱処理は、レーザ照射によって行うことが好適である。これにより、熱処理を効率よく行うことが可能となる。用いるレーザとしては、エキシマレーザ、固体レーザ、ガスレーザなど種々のものが考えられる。
【００２３】
また本発明は、上述した製造方法を用いて製造される半導体装置でもある。具体的には、本発明の半導体装置は、絶縁基板上に形成された半導体素子を含む半導体装置であって、当該半導体素子はこの半導体素子の配置位置から広がって溶融結晶化した、少なくとも半導体素子の素子領域に相当する大きさの大結晶粒の結晶性半導体膜を用いて形成されており、当該結晶性半導体膜は半導体素子の配置位置に応じて絶縁基板上に形成された微細孔を起点として結晶化が行われ、当該微細孔の底部には金属含有物質からなり半導体膜の結晶化を促進する結晶化促進材料が配置されている。
【００２４】
上述した本発明に係る半導体装置は、特に電気光学装置に用いて好適である。具体的には、本発明に係る半導体装置を所望の配置状態（例えばマトリクス状）に配設し、画素を駆動する駆動素子として用いて電気光学装置を構成することにより、性能のよい電気光学装置を得ることが可能となる。そして、このような電気光学装置を用いることにより、品質のよい電子機器を構成することが可能になる。
【００２５】
ここで「電気光学装置」とは、本発明に係る半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の透過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電気放出素子を備えた表示装置等をいう。
【００２６】
また「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を有する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成には特に限定がないが、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ（携帯型情報端末）、電子手帳、ＩＣカード、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２８】
図１及び図２は、本実施形態の半導体装置の製造方法について説明する説明図である。
【００２９】
（微細孔形成工程）
図１（ａ）に示すように、ガラス等の絶縁材料からなる基板１０上に酸化シリコン膜１２を形成する。酸化シリコン膜１２の形成方法としては、プラズマ化学気相堆積法（ＰＥＣＶＤ法）、低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法等の物理気相堆積法が挙げられる。例えば、ＰＥＣＶＤ法により厚さ１００ｎｍの酸化シリコン膜１２を形成することができる。
【００３０】
ここで、本実施形態では図１（ａ）に示すように、ガラス製の基板１０上に酸化シリコン膜１２を成膜した状態のものが「絶縁基板」に対応している。なお、当該酸化シリコン膜１２は、ガラス製の基板１０から不純物（例えばアルカリ成分等）が流出することを回避する等の理由から設けられているものであり、本発明の原理的には必須の構成要素ではない。したがって、不純物の含有量が極めて少ないガラス基板を用いる場合などにおいては、酸化シリコン膜１２を形成せずに基板単体を「絶縁基板」として用いてもよい。また、基板を構成する材料もガラスに限定されるものではない。
【００３１】
次に、図１（ｂ）に示すように酸化シリコン膜１２に微細孔１３を形成する。この微細孔１３は、１つの結晶核のみを優先的に成長させる役割を担うためのものである。以降の説明ではこの微細孔を「グレイン・フィルタ」と称することとする。グレイン・フィルタ１３は、例えばグレイン・フィルタ１３の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を酸化シリコン膜１２上に形成し、このフォトレジスト膜をマスクとして用いて反応性イオンエッチングを行い、その後、酸化シリコン膜１２上のフォトレジスト膜を除去することによって形成することができる。また、グレイン・フィルタ１３は円筒状に形成することが好適であるが、円筒状以外の形状（例えば、円錐状、角柱状、角錐状など）としてもよい。
【００３２】
ここで、グレイン・フィルタ１３の孔径は４５〜１９０ｎｍとすることが好適である。また、グレイン・フィルタ１３の孔径は、後に酸化シリコン膜１４上に形成されるシリコン膜の膜厚の１．５〜１．９倍となるように形成することが好適である。例えば本実施形態では、シリコン膜の膜厚を５０ｎｍとし、グレイン・フィルタ１３の孔径を７５ｎｍ（＝５０ｎｍ×１．５）とする。また本実施形態では、グレイン・フィルタ１３の深さを８２５ｎｍとしている。グレイン・フィルタ１３の寸法をこのような値とする理由については後述する。
【００３３】
（半導体膜形成工程）
次に、図１（ｃ）に示すように、ＬＰＣＶＤ法などの成膜法によって酸化シリコン膜１２上およびグレイン・フィルタ１３内にシリコン（珪素）を主構成元素とする半導体膜を形成する。本実施形態では半導体膜として非晶質（又は多結晶）のシリコン膜１４を形成する。このシリコン膜１４は、３０〜１００ｎｍ程度の膜厚に形成することが好適である。
【００３４】
（結晶化促進材料打ち込み工程）
次に、図１（ｄ）に示すように、イオン注入法によってシリコン膜１４の上側から結晶化促進材料としてのニッケル元素をグレイン・フィルタ１３の開口部から底部までの範囲に打ち込み、酸化シリコン膜１２の内部にニッケル層１６を形成する。このニッケル元素の打ち込みは、酸化シリコン膜１２内に形成されるニッケル層１６がグレイン・フィルタ１３の底部近傍に集中して配置されるように適宜打ち込みの条件を設定して行われる。具体的には、シリコン膜１４の膜厚ｄを５０ｎｍ、グレイン・フィルタ１３の孔径ｒを７５ｎｍ、グレイン・フィルタ１３の深さｈを８７５ｎｍとした場合に、ニッケル元素の打ち込みの条件は、注入エネルギーを約１ＭｅＶとし、ドーズ量（添加不純物量）を１０１６〜１０１８ｃｍ−２とすることが好適である。このような条件とすることにより、グレイン・フィルタ１３の底部近傍においてニッケル密度が最も高くなるように打ち込みを行い、この位置にニッケル元素を集中させることができる。なお、ニッケル元素に代えて、鉄、コバルト、白金、パラジウムなどの元素や、珪素化合物（シリサイド）を結晶化促進材料として用いることも好適である。
【００３５】
（化合物形成工程）
次に、図２（ａ）に示すように、酸化シリコン膜１２及びシリコン膜１４が形成された基板１０に対して熱処理（第１の熱処理）を加え、グレイン・フィルタ１３内にシリコンとニッケルの化合物ＮｉＳｉ２を形成する。この熱処理は３００℃〜５５０℃程度の温度にて行うことが好適である。熱処理の温度の下限を３００℃程度とするのは、シリコンとニッケルの化合物を必要十分に形成するためである。また、熱処理の温度の上限を５５０℃程度とするのは以下のような理由による。すなわち、材料コスト等の観点からは基板１０として安価なガラス基板（例えばソーダ石灰ガラス等）を用いることが多い。この場合に、一般的に用いられるガラスの軟化点が５５０℃程度であるので、製造中に加えられる熱によって基板１０の軟化を生じないようにするために、基板１０に加わる温度の上限を軟化点に対応して５５０℃程度より低くする必要があるからである。以上のような理由から、本実施形態では、第１の熱処理を行う際に好適な温度として、３００℃〜５５０℃という範囲を採用している。
【００３６】
また、熱処理時の処理温度と処理時間の関係についても、本願発明者による詳細な検討によって好適な条件が見いだされている。以下にその条件を説明する。第１の熱処理を行う際の処理時間ｔ（秒）は、処理温度Ｔ（℃）、ボルツマン定数ｋＢ＝８．６１７×１０−５ｅＶ・Ｋ−１、ε＝０．７８３ｅＶ、ｔ０＝１．５９×１０−３（秒）としたときに、
ｔ≧ｔ０・ｅｘｐ｛ε／ｋＢ（Ｔ＋２７３．１６）｝　　　…（１）、
の関係を満たすように設定するとよい。
【００３７】
図３は、上記（１）式に基づいて、熱処理時の処理温度Ｔ（℃）と処理時間ｔ（秒）の関係を示した図（グラフ）である。例えば処理温度を３００℃とした場合には、処理時間を１２２０６秒（約３時間２３分）以上とすればよいことがグラフから読みとれる。同様に処理温度を４００℃とした場合には、処理時間を１１５８秒（約１９分）以上とすればよいことがグラフから読みとれる。処理温度を５００℃とした場合には、処理時間を２０２秒以上とすればよいことがグラフから読みとれる。処理温度を５５０℃とした場合には、処理時間を９９秒以上とすればよいことがグラフから読みとれる。また、生産性等の観点からは、処理時間は３００００秒（約８時間）以下とすることが実用的である。このような観点から、熱処理の処理時間ｔは、図３において斜線により示すような範囲内で設定することが好適である。
【００３８】
（溶融結晶化工程）
次に、図２（ｂ）に示すように、シリコン膜１４に対してレーザ照射による熱処理（第２の熱処理）を加えて溶融結晶化させ、グレイン・フィルタ１３内の化合物を起点として結晶性半導体膜を形成する。これにより、図２（ｃ）に示すようにグレイン・フィルタ１３を中心とした大粒径の結晶粒からなる略単結晶状態のシリコン膜１８が形成される。この溶融結晶化の際に、グレイン・フィルタ１３内に形成されたシリコンとニッケルの化合物が結晶の面方位を整える作用を奏することにより、シリコン膜１８の面方位を特定の方向にほぼ制御することが可能になる。
【００３９】
上述した第２の熱処理は、例えば波長３０８ｎｍ、パルス幅２０〜３０ｎｓのＸｅＣｌパルスエキシマレーザを用いて、エネルギー密度が０．４〜１．５Ｊ／ｃｍ２　程度となるようにしてレーザ照射を行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザはそのほとんどがシリコン膜１６の表面付近で吸収される。これはＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質シリコンの吸収係数が０．１３９ｎｍ−１と比較的に大きいためである。このようにしてレーザ照射の条件を適宜に選択することにより、シリコン膜１４をグレイン・フィルタ１３内には非溶融状態の部分が残りそれ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後のシリコンの結晶成長はグレイン・フィルタ１３の底部近傍で先に始まり、シリコン膜１４の表面付近、すなわち略完全溶融状態の部分へ進行する。グレイン・フィルタ１３の底部ではいくつかの結晶粒が発生する。このとき、グレイン・フィルタ１３の断面寸法（本実施形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ１３の上部（開口部）には１個の結晶粒のみが到達するようになる。これにより、シリコン膜１４の略完全溶融状態の部分ではグレイン・フィルタ１３の上部に到達した１個の結晶粒を核として結晶成長が進行するようになる。
【００４０】
図４は、上記したような溶融結晶化を行うために好適なグレイン・フィルタ１３の形状について説明するための図である。グレイン・フィルタ１３は、深さｈと径ｒの比ｈ／ｒが２．７５よりも大きくなるように形成することが好ましい。すなわち、グレイン・フィルタ１３の中心軸（図示のｚ軸）からグレイン・フィルタ１３の側壁方向へ見た角度をφとおくと、ｈ／ｒ＞２．７５とした場合には、角度φが２０°より小さくなる。グレイン・フィルタ１３内において、シリコン結晶粒の結晶方位は（１１１）面がｚ軸方向に向かうようになる。また、（１１１）面と（３３１）面とは約２２°の角度を持っている。このため、ｈ／ｒ＞２．７５としてφ＜２０°となるようにしてグレイン・フィルタ１３を形成することにより、（１１１）面と約２２°の角度を持つ（３３１）面はグレイン・フィルタ１３の側壁へ向かって成長するようになる。これにより、グレイン・フィルタ１３の上部のシリコン結晶粒は（１１１）面が優先的に表れるようになり、シリコン膜の結晶化を行う際にはこの（１１１）面に基づいて面方位を整えることができる。
【００４１】
また、ｈ／ｒ＞５としてグレイン・フィルタ１３を形成した場合には、上述した角度φが１１°より小さくなり、グレイン・フィルタ１３を略中心として形成されるシリコン結晶粒の面方位のずれをさらに抑制することが可能となる。具体的には、本願発明者によれば、複数のグレイン・フィルタ１３に基づいて形成される複数のシリコン結晶粒の相互間の面方位のずれは平均して１０°以下となることが確かめられている。
【００４２】
さらに、ｈ／ｒ＞１１としてグレイン・フィルタ１３を形成した場合には、上述した角度φが５°より小さくなりグレイン・フィルタ１３を略中心として形成されるシリコン結晶粒の面方位のずれをより一層抑制することが可能となる。具体的には、本願発明者によれば、複数のグレイン・フィルタ１３に基づいて形成される複数のシリコン結晶粒の相互間の面方位のずれは平均して５°以下となることが確かめられている。このような検討結果に基づいて、本実施形態では、グレイン・フィルタ１３の深さｈを径ｒ（＝７５ｎｍ）の１１倍の８２５ｎｍにしている。
【００４３】
（素子形成工程）
上述したようにしてシリコン膜１４の溶融結晶化を行うことにより、グレイン・フィルタ１３を略中心として、略単結晶状態であり、かつ面方位が制御された結晶性半導体膜であるシリコン膜１８を形成することができる。このようにして得られたシリコン膜１８を用いることにより、高性能な半導体素子（例えば薄膜トランジスタや薄膜ダイオード等）を形成することができる。
【００４４】
次に、薄膜トランジスタを例にして、本発明に係る結晶性半導体膜（シリコン膜１８）を用いて半導体素子を形成する際の工程を説明する。本発明に係る結晶性半導体膜を薄膜トランジスタの活性領域に用いることにより、オフ電流が少なく移動度の大きい高性能な薄膜トランジスタを形成することができる。
【００４５】
図５は、薄膜トランジスタの形成工程について説明する図である。まず、図５（ａ）に示すように、シリコン膜１８をパターニングし、薄膜トランジスタの形成に不要となる部分を除去して整形する。
【００４６】
次に、図５（ｂ）に示すように、酸化シリコン膜１２およびシリコン膜１８の上面に電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）またはＰＥＣＶＤ法等の成膜法によって酸化シリコン膜２０を形成する。この酸化シリコン膜２０は薄膜トランジスタのゲート絶縁膜として機能する。
【００４７】
次に、図５（ｃ）に示すように、スパッタリング法などの成膜法によってタンタル、アルミニウム等の導電体薄膜を形成した後にパターニングを行うことによってゲート電極２２及びゲート配線膜（図示せず）を形成する。そして、このゲート電極２２をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことによりシリコン膜１８にソース領域２４、ドレイン領域２５及び活性領域２６を形成する。例えば本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、ＸｅＣｌエキシマレーザを４００ｍＪ／ｃｍ２　程度のエネルギー密度に調整して照射して不純物元素を活性化することによってＮ型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに２５０℃〜４００℃程度の温度で熱処理を行うことにより不純物元素の活性化を行ってもよい。
【００４８】
次に、図５（ｄ）に示すように、酸化シリコン膜２０およびゲート電極２２の上面に、ＰＥＣＶＤ法などの成膜法によって、５００ｎｍ程度の膜厚の酸化シリコン膜２８を形成する。次に酸化シリコン膜２０、２８のそれぞれを貫通してソース領域２４及びドレイン領域２５のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内にスパッタリング法などの成膜法によってアルミニウム、タングステン等の導電体を埋め込んでパターニングすることにより、ソース電極３０及びドレイン電極３２を形成する。これにより、図５（ｄ）に示すように、金属含有物質からなり半導体膜の結晶化を促進する結晶化促進材料としてのニッケル層１６がグレイン・フィルタ１３の底部に配置され、当該グレイン・フィルタ１３を起点として溶融結晶化が行われて形成されたシリコン膜１８を用いて活性領域２６が形成された薄膜トランジスタＴが得られる。
【００４９】
このように、本実施形態の製造方法では、非晶質（又は多晶質）のシリコン膜１４の溶融結晶化を行う際の起点としてのグレイン・フィルタ１３内に、ニッケル等の金属含有物質からなる結晶化促進材料と半導体膜の化合物を形成している。これにより、熱処理によるシリコン膜１４の溶融結晶化を行う際に、グレイン・フィルタ１３を略中心とする範囲に結晶粒が大きく、かつ面方位の制御された略単結晶のシリコン膜１８（結晶性半導体膜）を形成することが可能になる。この結晶粒が大きく面方位も制御された良質なシリコン膜１８を用いて薄膜トランジスタＴを形成しているので、薄膜トランジスタの高性能化を図ることが可能になる。
【００５０】
次に、本発明の製造方法によって製造される薄膜トランジスタの適用例について説明する。本発明の製造方法により得られる薄膜トランジスタは、液晶表示装置の駆動素子として、あるいはＥＬ表示装置の駆動素子として利用することができる。
【００５１】
図６は、本実施形態の電気光学装置の一例である表示装置１００の接続状態を示す図である。図６に示すように、表示装置１００は表示領域１１１内に画素領域１１２を配置して構成される。画素領域１１２は有機ＥＬ発光素子を駆動する薄膜トランジスタを使用している。薄膜トランジスタは上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域１１５からは発光制御線（Ｖｇｐ）および書き込み制御線が各画素領域に供給されている。ドライバ領域１１６からは電流線（Ｉｄａｔａ）および電源線（Ｖｄｄ）が各画素領域に供給されている。書き込み制御線と定電流線Ｉｄａｔａを制御することにより、各画素領域に対する電流プログラムが行われ、発光制御線Ｖｇｐを制御することにより発光が制御される。なお、ドライバ領域１１５及び１１６についても本発明に係る薄膜トランジスタを使用することが可能である。
【００５２】
図７は、表示装置１００を適用可能な電子機器の例を示す図である。同図に示すように、本発明に係る表示装置１００は種々の電子機器に適用することが可能である。図７（ａ）は携帯電話への適用例であり、当該携帯電話２３０はアンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の表示装置１００を備えている。このように本発明の表示装置は表示部として利用可能である。図７は（ｂ）ビデオカメラへの適用例であり、当該ビデオカメラ２４０は受像部２４１、操作部２４２、音声入力部２４３、および本発明の表示装置１００を備えている。このように本発明の表示装置はファインダや表示部として利用可能である。図７（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０はカメラ部２５１、操作部２５２、および本発明の表示装置１００を備えている。このように本発明の表示装置は表示部として利用可能である。
【００５３】
図７（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０はバンド２６１、光学系収納部２６２および本発明の表示装置１００を備えている。このように本発明の表示パネルは画像表示源として利用可能である。図７（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター２７０は筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、２７５、スクリーン２７６、および本発明の表示装置１００を備えている。このように本発明の表示装置は画像表示源として利用可能である。図７（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター２８０は筐体２８２に光学系２８１および本発明の表示装置１００を備え、画像をスクリーン２８３に表示可能になっている。このように本発明の表示装置は画像表示源として利用可能である。
【００５４】
また、本発明に係る表示装置１００は、上述した例に限らず有機ＥＬ表示装置や液晶表示装置などの表示装置を適用可能なあらゆる電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００５５】
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。
【図面の簡単な説明】
【図１】半導体装置の製造方法について説明する説明図である。
【図２】半導体装置の製造方法について説明する説明図である。
【図３】熱処理時の処理温度と処理時間の関係を示した図である。
【図４】グレイン・フィルタの形状について説明するための図である。
【図５】薄膜トランジスタの形成工程について説明する図である。
【図６】電気光学装置の一例である表示装置の接続状態を示す図である。
【図７】表示装置を適用可能な電子機器の例を示す図である。
【符号の説明】
１０…基板、１２、２０、２８…酸化シリコン膜　１３…グレイン・フィルタ、１４…非晶質（又は多晶質）のシリコン膜、１６…ニッケル層、１８…結晶性のシリコン膜、　１００…表示装置、Ｔ…薄膜トランジスタ
【図１】
2004134581.tif 000003
【図２】
2004134581.tif 000004
【図３】
2004134581.tif 000005
【図４】
2004134581.tif 000006
【図５】
2004134581.tif 000007
【図６】
2004134581.tif 000008
【図７】
2004134581.tif 000009