(57)【要約】【課題】本発明は、全画素が同一のタイミングで撮像可能であるとともに、各画素におけるリーク電流を抑制することができる固体撮像装置を提供することを目的とする。【解決手段】キャパシタＣ２とＭＯＳトランジスタＴ４のゲートとの接続ノードの電圧をリセットするＭＯＳトランジスタＴ６のソースに与えられるリセット電圧として、２値以上の電圧値に変化する信号φＶＲＳが与えられる。そして、キャパシタＣ２に映像信号となる電圧がサンプルホールドされるとき、信号φＶＲＳの電圧値をリセット時の電圧値と異なる値とすることで、キャパシタＣ２からのリーク電流を抑制する。【選択図】      図２
2004349907.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じた電気信号を出力する光電変換部と該光電変換部からの該電気信号をサンプルホールドするとともにサンプルホールドした該電気信号を映像信号として出力するサンプルホールド回路とを備えた１つ又は複数の画素を有する固体撮像装置において、
前記サンプルホールド回路をリセットするリセット電圧が２値以上の電圧値よりなることを特徴とする固体撮像装置。
【請求項２】
前記画素が、前記光電変換部と前記サンプルホールド回路とを電気的に接離するスイッチを備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記画素をリセットする画素リセット期間においては前記リセット電圧を第１電圧とし、
該画素リセット期間以外の期間においては前記リセット電圧を第２電圧とすることを特徴とする請求項１又は請求項２に記載の固体撮像装置。
【請求項４】
前記サンプルホールド回路をリセットするサンプルホールド回路リセット期間においては前記リセット電圧を第１電圧とし、
該サンプルホールド回路リセット期間以外の期間においては前記リセット電圧を第２電圧とすることを特徴とする請求項１又は請求項２に記載の固体撮像装置。
【請求項５】
前記光電変換部が、
入射光量に応じた量の電荷を発生する光電変換回路と、
前記光電変換回路からの電荷を蓄積して得られた電圧値を前記電気信号として出力する積分回路と、
を備えることを特徴とする請求項１〜請求項４のいずれかに記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、全画素が同一タイミングで撮像動作を行うことができる固体撮像装置に関するもので、特に、電子シャッタ機能を備える固体撮像装置に関する。
【０００２】
【従来の技術】
従来より使用されている固体撮像装置には、光電変換素子で発生した光電荷を読み出す手段によってＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、又、ＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して読み出すようになっている。
【０００３】
このＭＯＳ型の固体撮像装置において、垂直走査及び水平走査を行うことによって、各画素毎に撮像動作を行った後、各画素より出力される映像信号がシリアルに固体撮像装置より出力される。よって、各画素毎に撮像動作を行うタイミングが異なるため、刻一刻と変化する被写体を撮像する場合、各画素において同一条件で撮像することが不可能となり、結果的に、画像歪みが発生することがある。
【０００４】
そこで、従来の固体撮像装置として、積分回路を２つ備えることで全画素が同一タイミングで撮像動作を行うものが提案されている（特許文献１参照）。この従来の固体撮像装置における画素の構成を、図２２に示す。図２２の画素は、入射光に応じた電気信号を生成する光電変換回路１００と、光電変換回路１００からの電気信号を積分するキャパシタＣ１と、キャパシタＣ１で積分された電気信号をサンプルホールドするキャパシタＣ２と、キャパシタＣ２でサンプルホールドされた電気信号を電流増幅するＭＯＳトランジスタＴ４と、キャパシタＣ１，Ｃ２間の電気的な接離を行うＭＯＳトランジスタＴ５と、キャパシタＣ２をリセットするためのスイッチとして働くＭＯＳトランジスタＴ６と、ＭＯＳトランジスタＴ４からの電気信号を映像信号として出力するためのスイッチとして働くＭＯＳトランジスタＴ３とを有する。
【０００５】
図２２のような構成の画素を備えた固体撮像装置において、固体撮像装置に備えられた全画素における光電変換回路１００及びＭＯＳトランジスタＴ５が同一のタイミングで動作することで、キャパシタＣ１に同一時間に撮像動作が行われて得られた電気信号が積分された後、キャパシタＣ２にサンプルホールドされる。そして、ＭＯＳトランジスタＴ５をＯＦＦにした後、水平方向及び垂直方向に走査して各画素毎に、キャパシタＣ２でサンプルホールドされた電気信号に応じた映像信号が増幅されて出力される。
【０００６】
【特許文献１】
特開２００２−７７７３３号公報
【０００７】
【発明が解決しようとする課題】
図２２のように構成された上述の固体撮像装置において、ＭＯＳトランジスタＴ６のソースには、変化することのない直流電圧ＶＲＳが常に印加された状態である。このことが原因となり、ＭＯＳトランジスタＴ６をＯＦＦの状態であっても、キャパシタＣ２からＭＯＳトランジスタＴ６のソース・ドレイン間を介して直流電圧ＶＲＳを供給する電圧供給ラインにリーク電流が流れる。又、このキャパシタＣ２からのリーク電流は、固体撮像装置の環境温度が高温になるほど多くなる。このリーク電流は、ＭＯＳトランジスタＴ６のソース・ドレイン間の電位差とＭＯＳトランジスタＴ６のＯＮ抵抗の大きさにより決定する。
【０００８】
そのため、固体撮像装置に備えられた全画素に対して同一タイミングで光電変換回路１００のリセットを行うとともにＭＯＳトランジスタＴ５をＯＮする電子シャッタ機能を用いたとしても、キャパシタＣ２にサンプルホールドした後、各画素毎に順次読み出しを行うので、各画素毎のキャパシタＣ２からのリーク電流量が読み出し時間により異なるという問題が発生する。この各画素毎に、キャパシタＣ２からのリーク電流が異なることが原因となり、結果的に、固体撮像装置より得られた画像データを再生したときに画像歪みとなるシェーディングノイズが発生する。又、環境温度の変化によってリーク電流量も変化するため、出力される映像信号の大きさについても環境温度の影響を受けることとなる。
【０００９】
このような問題を鑑みて、本発明は、全画素が同一のタイミングで撮像可能であるとともに、各画素におけるリーク電流を抑制することができる固体撮像装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の固体撮像装置は、入射光量に応じた電気信号を出力する光電変換部と該光電変換部からの該電気信号をサンプルホールドするとともにサンプルホールドした該電気信号を映像信号として出力するサンプルホールド回路とを備えた１つ又は複数の画素を有する固体撮像装置において、前記サンプルホールド回路をリセットするリセット電圧が２値以上の電圧値よりなることを特徴とする。
【００１１】
この構成によると、前記電気信号が電圧信号であり、前記サンプルホールド回路において前記電気信号をサンプルホールドしているとき、前記リセット電圧を前記サンプルホールド回路をリセットするための電圧値と異なる電圧値とすることによって、前記サンプルホールド回路からのリーク電流を低減させる。
【００１２】
又、請求項２に記載するように、前記画素が、前記光電変換部と前記サンプルホールド回路とを電気的に接離するスイッチを備える。このとき、前記画素が複数備えられるとき、前記画素全てに対して、前記光電変換部と前記スイッチとが同一のタイミングで動作し、同一タイミングで撮像されて得られた電気信号が前記各画素の前記サンプルホールド回路にサンプルホールドされる。又、前記サンプルホールド回路がリセットされた後、前記スイッチがＯＮとされて、前記光電変換部からの前記電気信号が前記サンプルホールド回路に与えられる。
【００１３】
請求項１又は請求項２に記載の固体撮像装置において、請求項３に記載するように、前記画素をリセットする画素リセット期間においては前記リセット電圧を第１電圧とし、該画素リセット期間以外の期間においては前記リセット電圧を第２電圧とするようにしても構わない。当該画素リセット期間が、前記サンプルホールド回路のリセットの開始から前記サンプルホールド回路からの映像信号の出力前までの期間を含む。
【００１４】
請求項１又は請求項２に記載の固体撮像装置において、請求項４に記載するように、前記サンプルホールド回路をリセットするサンプルホールド回路リセット期間においては前記リセット電圧を第１電圧とし、該サンプルホールド回路リセット期間以外の期間においては前記リセット電圧を第２電圧とするようにしても構わない。
【００１５】
請求項５に記載の固体撮像装置は、請求項１〜請求項４のいずれかに記載の固体撮像装置において、前記光電変換部が、入射光量に応じた量の電荷を発生する光電変換回路と、前記光電変換回路からの電荷を蓄積して得られた電圧値を前記電気信号として出力する積分回路と、を備えることを特徴とする。このとき、前記積分回路が、前記光電変換回路から出力される電荷を蓄積するキャパシタを備えるものとしても構わない。
【００１６】
請求項５に記載の固体撮像装置において、前記積分回路に前記サンプルホールド回路に与えられる前記リセット電圧が与えられるようにしても構わない。このとき、請求項３に記載の固体撮像装置のように前記リセット電圧を変化させる場合、前記画素リセット期間中に、前記積分回路がリセットされる。又、請求項４に記載の固体撮像装置のように前記リセット電圧を変化される場合、前記積分回路をリセットさせる積分回路リセット期間においても前記リセット電圧が第１電圧とされる。
【００１７】
又、請求項５に記載の固体撮像装置において、前記積分回路に前記サンプルホールド回路に与えられる前記リセット電圧と異なる電圧値の変化しない直流のリセット電圧が与えられるようにしても構わない。
【００１８】
又、請求項５の構成によると、前記積分回路に前記光電変換回路から出力される電荷が蓄積されることで、前記積分回路には、入射光量の積分値に応じた電圧値が得られる。その後、前記積分回路で得られた電圧値が前記電気信号として前記サンプリングホールド回路に出力されてサンプリングホールドされた後、入射光量の積分値に応じた電圧値を映像信号として出力する。
【００１９】
又、前記サンプリングホールド回路が、前記電気信号をサンプリングホールドするキャパシタを備えるようにしても構わない。又、前記サンプリングホールド回路が、第１電極及び第２電極及び制御電極を備えるとともに、前記第１積分回路からの電圧値が制御電極に入力されるトランジスタと、該トランジスタの第２電極に一端が接続されたキャパシタとを備え、該トランジスタの第２電極とキャパシタとの接続ノードに現れる電圧値を映像信号とする。更に、これらの固体撮像装置において、前記サンプリングホールド回路が、前記電気信号を前記映像信号として出力する出力信号線と前記キャパシタとを電気的に接離する出力スイッチと、を備えるようにしても構わない。
【００２０】
又、上述の固体撮像装置において、前記光電変換部が入射光量に対して線形変換した電気信号を出力するようにしても構わないし、又、前記光電変換部が入射光量に対して対数変換した電気信号を出力するようにしても構わない。
【００２１】
請求項５の固体撮像装置において、前記積分回路内の第１キャパシタの一端と接続して該第１キャパシタをリセットする第１リセットスイッチと、前記サンプリングホールド回路内の前記トランジスタの制御電極に接続された第２リセットスイッチと、前記サンプリングホールド回路内の第２キャパシタの一端と接続して該第２キャパシタをリセットする第３リセットスイッチとを備えるようにしても構わない。又、前記トランジスタの制御電極に接続された第２リセットスイッチと、前記第２キャパシタの一端と接続して該第２キャパシタをリセットする第３リセットスイッチとを備え、前記スイッチと前記第２リセットスイッチとをＯＮとすることによって、前記第１キャパシタと前記トランジスタの制御電極とを同時にリセットするようにしても構わない。
【００２２】
上述の各固体撮像装置において、前記サンプリングホールド回路から出力される電圧値を増幅して映像信号を出力する出力回路を備えるようにしても構わない。又、前記光電変換回路が入射光量に対して自然対数的に変化する電気信号を出力するようにしても構わない。又、前記光電変換回路が、入射光量に対して線形的に変化する電気信号を出力する線形変換動作と入射光量に対して自然対数的に変化する電気信号を出力する対数変換動作とを切換可能としても構わない。このとき、前記光電変換回路は、所定の入射光量に達するまで前記線形変換動作を行い、当該所定の入射光量を超えたとき前記対数変換動作に切り替わる。
【００２３】
【発明の実施の形態】
本発明の実施形態について、以下に、図面を参照して説明する。
【００２４】
＜固体撮像装置の構成の概略＞
まず、以下の各実施形態で共通となる固体撮像装置の構成について、図１を参照して説明する。図１は、固体撮像装置の構成を示すブロック図である。
【００２５】
図１において、Ｇ１１〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。１は垂直走査回路であり、各画素に信号φＶを与える行（ライン）３−１，３−２，・・・，３−ｎを順次走査する。２は水平走査回路であり、画素から出力信号線４−１，４−２，・・・，４−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン３−１〜３−ｎや出力信号線４−１〜４−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図１ではこれらについて省略する。
【００２６】
出力信号線４−１，４−２，・・・，４−ｍごとにＰチャネルのＭＯＳトランジスタＱ１，Ｑ２が図示の如く１組ずつ設けられている。出力信号線４−１を例にとって説明すると、ＭＯＳトランジスタＱ１のゲートは直流電圧線６に接続され、ドレインは出力信号線４−１に接続され、ソースは直流電圧ＶＰＳ’のライン７に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線４−１に接続され、ソースは最終的な信号線８に接続され、ゲートは水平走査回路２に接続されている。
【００２７】
画素Ｇ１１〜Ｇｍｎには、後述するように、それらの画素で発生した光電荷に基づく信号を出力するＰチャネルのＭＯＳトランジスタＴ４と、出力信号線４−１〜４−ｍとの電気的な接離を行うスイッチとして働くＰチャネルのＭＯＳトランジスタＴ３とが設けられている。このＭＯＳトランジスタＴ３，Ｔ４，Ｑ１，Ｑ２との関係が、図２のように表される。このとき、ＭＯＳトランジスタＱ１のゲートには直流電圧ＤＣが常時印加されるため、ＭＯＳトランジスタＱ１は抵抗又は定電流源と等価となる。よって、ＭＯＳトランジスタＴ４，Ｑ１によって、ソースフォロワ型の増幅回路が構成される。この場合、ＭＯＳトランジスタＴ４から増幅出力されるのは電流であると考えてよい。又、ＭＯＳトランジスタＴ３は行の選択を行うスイッチとして動作し、ＭＯＳトランジスタＱ２は列の選択を行うスイッチとして動作する。
【００２８】
このように構成することにより信号を大きく出力することができる。よって、画素がダイナミックレンジ拡大のために感光素子から発生する光電流を自然対数的に変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路（図示せず）での処理が容易になる。又、増幅回路の負荷抵抗部分を構成するＭＯＳトランジスタＱ１を画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線４−１〜４−ｍ毎に設けることにより、負荷抵抗又は定電流源の数を低減でき、半導体チップ上で増幅回路が占める面積を小さくできる。
【００２９】
尚、垂直走査回路１及び水平走査回路２はそれぞれ、タイミングジェネレータ９及び電圧レギュレータ１０と接続されており、垂直及び水平走査が実現される。詳しくは、垂直走査回路１及び水平走査回路２は、タイミングジェネレータ９よりクロック信号が入力される。そして、このクロック信号に基づいて電圧レギュレータ１０より供給される各種電圧を走査回路内のドライバを介して定められたタイミングで各画素Ｇ１１〜Ｇｍｎに供給することで、垂直及び水平走査を実現している。
【００３０】
又、本実施の形態の固体撮像装置は、電子シャッタ機能を備えており、垂直ブランク期間中に全画素を同時に制御する。この同時制御を行うために、垂直走査回路１及び水平走査回路２とは別にドライバ１１が設けられる。このドライバ１１は、画素Ｇ１１〜Ｇｍｎ全てと接続されている。このドライバ１１もタイミングジェネレータ９よりクロック信号が入力され、電圧レギュレータ１０より供給される各種電圧を定められたタイミングで画素Ｇ１１〜Ｇｍｎ全てに同時供給することができる。
【００３１】
＜第１の実施形態＞
図１に示した画素構成の各画素に適用される第１の実施形態について、図面を参照して説明する。図３は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。図３の回路において、電圧信号φＶは、垂直走査回路１内のドライバより供給され、信号φＶ以外の電圧信号はドライバ１１より供給される。
【００３２】
図３において、ｐｎフォトダイオードＰＤが感光素子として働く。そのフォトダイオードＰＤのアノードが、ＭＯＳトランジスタＴ７のドレインと接続され、ＭＯＳトランジスタＴ７のソースが、ＭＯＳトランジスタＴ１のゲート及びドレイン、ＭＯＳトランジスタＴ２のゲートに接続されている。ＭＯＳトランジスタＴ２のソースに、一端に直流電圧ＶＰＳが印加されたキャパシタＣ１の他端が接続される。キャパシタＣ１とＭＯＳトランジスタＴ２のソースとの接続ノードに、ＭＯＳトランジスタＴ５のドレイン及びＭＯＳトランジスタＴ８のドレインが接続される。
【００３３】
又、ＭＯＳトランジスタＴ５のソースは、一端に直流電圧ＶＰＳが印加されたキャパシタＣ２の他端と、ＭＯＳトランジスタＴ４のゲート及びＭＯＳトランジスタＴ６のドレインとが接続される。このＭＯＳトランジスタＴ４のソースにＭＯＳトランジスタＴ３のドレインが接続され、ＭＯＳトランジスタＴ３のソースは出力信号線４（この出力信号線４は図１の４−１，４−２，・・・，４−ｍに対応する）へ接続されている。尚、ＭＯＳトランジスタＴ１〜Ｔ８は、それぞれ、ＰチャネルのＭＯＳトランジスタである。
【００３４】
又、フォトダイオードＰＤのカソード及びＭＯＳトランジスタＴ２，Ｔ４のドレインには直流電圧ＶＰＤが印加され、ＭＯＳトランジスタＴ６，Ｔ８のソースには信号φＶＲＳが与えられる。一方、ＭＯＳトランジスタＴ１のソースには信号φＶＰＳが入力される。又、ＭＯＳトランジスタＴ３，Ｔ５，Ｔ７，Ｔ８，Ｔ６のゲートに、信号φＶ，φＳＷ，φＳ，φＲＳａ，φＲＳｂがそれぞれ入力される。このとき、ＭＯＳトランジスタＴ１，Ｔ２，Ｔ７及びフォトダイオードＰＤによって光電変換回路１００が構成される。
【００３５】
尚、信号φＶＰＳは２値の電圧信号で、入射光量が所定値を超えたときにＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるための電圧をＶＬとし、又、この電圧よりも高くＭＯＳトランジスタＴ１を導通状態にする電圧をＶＨとする。又、信号φＶＲＳも２値の電圧信号で、キャパシタＣ１，Ｃ２のリセットを行う際の電圧を直流電圧ＶＰＳに近い値となるＶｈとし、又、直流電圧ＶＰＳ，ＶＰＤの中間的電位をＶｌとする。更に、この中間電位となるＶｌは、映像信号が黒レベル（最小値）となるときのキャパシタＣ２の電位と映像信号が白レベル（最大値）となるときのキャパシタＣ２の電位の中間値としても構わない。
【００３６】
１．画素の動作の第１例
図３のような構成の画素の動作の第１例について、図４のタイミングチャートを参照して以下に説明する。信号φＳをローとしてＭＯＳトランジスタＴ７をＯＮとするとともに信号φＶＰＳをＶＬとすると、フォトダイオードＰＤより入射光量に応じた光電荷がＭＯＳトランジスタＴ１に流れ込む。よって、ＭＯＳトランジスタＴ１，Ｔ２のゲートに入射光量に応じた電圧が現れ、ＭＯＳトランジスタＴ２を入射光量に応じた電流が流れる。そして、キャパシタＣ１にＭＯＳトランジスタＴ２を通じて負の電荷が流れ込み、積分動作が行われる。このとき、信号φＶＲＳの値がＶｌとされる。
【００３７】
このとき、被写体の輝度が低いと、ＭＯＳトランジスタＴ１がカットオフ状態であるために、ＭＯＳトランジスタＴ１のゲートに光電荷が蓄積され、ＭＯＳトランジスタＴ１，Ｔ２のゲートに入射光量に対して線形的に比例した電圧が現れる。そして、キャパシタＣ１とＭＯＳトランジスタＴ２との接続ノードに現れる電圧が、入射光量の積分値に線形的に比例した値となる。
【００３８】
又、被写体の輝度が高く、ＭＯＳトランジスタＴ１のゲートに蓄積された光電荷量に応じた電圧が低くなると、ＭＯＳトランジスタＴ１がサブスレッショルド領域で動作を行うため、入射光量に対して自然対数的に比例した電圧がＭＯＳトランジスタＴ１のゲートに現れる。そして、キャパシタＣ１とＭＯＳトランジスタＴ２との接続ノードに現れる電圧が、入射光量の積分値に自然対数的に比例した値となる。
【００３９】
その後、まず、信号φＶＲＳの値をＶｈとして、ＭＯＳトランジスタＴ６，Ｔ８のソースにかかる電圧を高くして、ＭＯＳトランジスタＴ６，Ｔ８によるキャパシタＣ２，Ｃ１のリセットが可能な状態とする。そして、信号φＲＳｂをローとしてＭＯＳトランジスタＴ６をＯＮとすることで、ＭＯＳトランジスタＴ４のゲートとキャパシタＣ２との接続ノードの電圧をリセットする。このローとなるパルス信号φＲＳｂを与えた後、ローのパルス信号φＳＷを与える。
【００４０】
信号φＳＷがローとなることで、ＭＯＳトランジスタＴ５がＯＮとなり、ＭＯＳトランジスタＴ２のソースとキャパシタＣ１との接続ノードに現れる電圧がキャパシタＣ２にサンプルホールドされる。そして、信号φＳＷをハイとした後、信号φＳをハイとして、ＭＯＳトランジスタＴ７をＯＦＦとすることで、フォトダイオードＰＤとＭＯＳトランジスタＴ１，Ｔ２との間を電気的に切断する。このとき、ＭＯＳトランジスタＴ１のソース側より正の電荷が流れ込み、ＭＯＳトランジスタＴ１のゲート及びドレイン、そしてＭＯＳトランジスタＴ２のゲートに蓄積された負の電荷が再結合され、ある程度まで、ＭＯＳトランジスタＴ１のゲート及びドレインのポテンシャルが上がる。
【００４１】
そして、次に、信号φＶＰＳをＶＨにし、ＭＯＳトランジスタＴ１のソース電圧を高くすることで、ＭＯＳトランジスタＴ１のソース側から流入する正の電荷の量が増加し、ＭＯＳトランジスタＴ１のゲート及びドレイン、そしてＭＯＳトランジスタＴ２のゲートに蓄積された負の電荷が速やかに再結合される。このとき、信号φＲＳａをローとして、ＭＯＳトランジスタＴ８をＯＮにして、キャパシタＣ１とＭＯＳトランジスタＴ２のゲートとの接続ノードの電圧を初期化する。
【００４２】
そして、信号φＶＰＳをＶＬとして、ＭＯＳトランジスタＴ１のポテンシャルを初期化するとともに信号φＲＳａをハイとしてＭＯＳトランジスタＴ８をＯＦＦとした後、信号φＳをローとしてＭＯＳトランジスタＴ７をＯＮとし、ＭＯＳトランジスタＴ１，Ｔ２とフォトダイオードＰＤとの間を電気的に接続する。その後、再び、信号φＶＰＳをＶＨとすることによって、フォトダイオードＰＤに残留している負の電荷が再結合されて、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１，Ｔ２のポテンシャルを初期化した後、信号φＶＰＳをＶＬとする。このとき同時に、ローのパルス信号φＲＳａをＭＯＳトランジスタＴ８のゲートに与えてキャパシタＣ１を初期化する。このように、各素子のリセットが終了すると、信号φＶＲＳの値をＶｌとして、ＭＯＳトランジスタＴ６，Ｔ８のソースにかかる電圧を低くして、ＭＯＳトランジスタＴ６，Ｔ８のソース・ドレイン間の電圧差を低くした状態とする。
【００４３】
この信号φＳ，φＳＷ，φＶＰＳ，φＲＳａ，φＲＳｂ，φＶＲＳについては、垂直ブランク期間において、固体撮像装置を構成する画素Ｇ１１〜Ｇｍｎ全てを同時に動作させる。よって、同一タイミングで撮像されて得られた電気信号を映像信号としてキャパシタＣ２に蓄積させることができる。即ち、キャパシタＣ２とＭＯＳトランジスタＴ４のゲートとの接続ノードには、入射光量の積分値に線形的に又は自然対数的に比例した電圧値が現れる。
【００４４】
その後、行毎に、ローのパルス信号φＶを与えて、ＭＯＳトランジスタＴ３をＯＮとすることで、ＭＯＳトランジスタＴ４において、キャパシタＣ２で積分された入射光量の積分値に応じた電圧に対する電流が流れて、信号線４に、積分された入射光量の積分値に応じた電圧値となる映像信号が現れる。このとき、信号φＶＲＳの値がＶｌとされ、ＭＯＳトランジスタＴ６，Ｔ８のソース・ドレイン間の電圧差を低いため、ＭＯＳトランジスタＴ６，Ｔ８を介して発生するキャパシタＣ２，Ｃ１からのリーク電流を抑制することができる。
【００４５】
このように行毎に動作して画素Ｇ１１〜Ｇｍｎ全てから映像信号が出力された後、再び、画素Ｇ１１〜Ｇｍｎ全てに対して、同一のタイミングで、信号φＳ，φＳＷ，φＶＰＳ，φＲＳａ，φＲＳｂ，φＶＲＳが上述した動作を行う。又、本動作例においては、垂直ブランク期間とほぼ同一となる期間の間、信号φＶＲＳの値をＶｈとする。
【００４６】
２．画素の動作の第２例
又、図３のような構成の画素の動作の第２例について、図５のタイミングチャートを参照して以下に説明する。尚、本動作例において、図４のタイミングチャートによる第１例と同一の動作については、詳細な説明は省略する。まず、第１例と同様、信号φＳをローとしてＭＯＳトランジスタＴ７をＯＮとするとともに信号φＶＰＳをＶＬとすることで、フォトダイオードＰＤより入射光量に応じた光電荷がＭＯＳトランジスタＴ１に流れ込み、キャパシタＣ１において積分動作が行われる。このとき、信号φＶＲＳの値をＶｌとしてＭＯＳトランジスタＴ６，Ｔ８のソース・ドレイン間の電圧差を低くする。
【００４７】
その後、まず、信号φＶＲＳの値をＶｈとするとともに信号φＲＳｂをローとして、ＭＯＳトランジスタＴ６をＯＮとするとともにＭＯＳトランジスタＴ６のソース電圧を高くすることで、ＭＯＳトランジスタＴ６によってＭＯＳトランジスタＴ４のゲートとキャパシタＣ２との接続ノードの電圧をリセットする。そして、信号φＶＲＳをＶｌとするとともに信号φＲＳｂをハイとすることで、ＭＯＳトランジスタＴ６をＯＦＦとするとともに、ＭＯＳトランジスタＴ６，Ｔ８のソース・ドレイン間の電圧差を再び低くする。
【００４８】
その後、第１例と同様、ローとなるパルス信号φＳＷをＭＯＳトランジスタＴ５に与えて、キャパシタＣ１に現れる電圧をキャパシタＣ２にサンプルホールドした後、信号φＳをハイとして、ＭＯＳトランジスタＴ１，Ｔ２のリセットを開始する。このとき、信号φＶＰＳを一時的にＶＨとすることによって、ＭＯＳトランジスタＴ１，Ｔ２のゲートに蓄積された負の電荷の再結合を速やかに行う。又、信号φＶＰＳを一時的にＶＨとするとき、信号φＶＲＳの値をＶｈとするとともに信号φＲＳａをローとして、ＭＯＳトランジスタＴ８をＯＮとするとともにＭＯＳトランジスタＴ８のソース電圧を高くすることで、キャパシタＣ１をリセットする。そして、信号φＳをローとしてフォトダイオードＰＤとＭＯＳトランジスタＴ１，Ｔ２とをＭＯＳトランジスタＴ７を介して電気的に接続する。
【００４９】
その後、再び、信号φＶＰＳを一時的にＶＨとすることで、フォトダイオードＰＤに残留している負の電荷を再結合して、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１，Ｔ２のポテンシャルを初期化した後、信号φＶＰＳをＶＬとする。このとき、同時に、信号φＶＲＳの値をＶｈとするとともに信号φＲＳａをローとして、ＭＯＳトランジスタＴ８をＯＮとするとともにＭＯＳトランジスタＴ８のソース電圧を高くすることで、キャパシタＣ１をリセットする。その後、信号φＲＳａをハイとしてＭＯＳトランジスタＴ８をＯＦＦとするとともに、信号φＶＰＳをローとする。そして、信号φＶＲＳの値をＶｌとして、ＭＯＳトランジスタＴ６，Ｔ８のソース・ドレイン間の電圧差を低くする。
【００５０】
この信号φＳ，φＳＷ，φＶＰＳ，φＲＳａ，φＲＳｂ，φＶＲＳについては、第１例と同様、垂直ブランク期間において、固体撮像装置を構成する画素Ｇ１１〜Ｇｍｎ全てを同時に動作させる。その後、第１例と同様、行毎に、ローのパルス信号φＶを与えて、ＭＯＳトランジスタＴ３をＯＮとすることで、画素Ｇ１１〜Ｇｍｎ全てから映像信号が出力される。このように、本動作例では、キャパシタＣ１，Ｃ２をリセットするときにのみ、信号φＶＲＳをＶｈとするため、第１例に比べて、垂直ブランク期間においても、リーク電流を低減させることができる。
【００５１】
３．画素の別の構成
本実施形態の画素の構成を、図６のように、ＭＯＳトランジスタＴ８のソースに直流電圧ＶＲＳが印加されるようにしても構わない。このように構成したとき、ＭＯＳトランジスタＴ８のソースには、常に値がＶｈとなる直流電圧ＶＲＳが印加されるため、信号φＶＲＳの値にかかわらず、キャパシタＣ１のリセット動作を行うことができる。よって、図７のように、ローのパルス信号φＲＳｂが与えられてキャパシタＣ２をリセットするときにのみ、信号φＶＲＳをＶｈとすればよい。
【００５２】
＜第２の実施形態＞
又、図１に示した画素構成の各画素に適用される第２の実施形態について、図面を参照して説明する。図８は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。図８の回路において、電圧信号φＶ，φＶＤｂは、垂直走査回路１内のドライバより供給され、電圧信号φＶ，φＶＤｂ以外の電圧信号はドライバ１１より供給される。
【００５３】
図８に示す画素は、先の実施形態で適用された図３に示す画素構成に対して、ＭＯＳトランジスタＴ５のソースにドレインが接続されたＭＯＳトランジスタＴ９と、ＭＯＳトランジスタＴ５のソースにゲートが接続されるとともにＭＯＳトランジスタＴ４のゲートとキャパシタＣ２との接続ノードにソースが接続されたＭＯＳトランジスタＴ１０とを付加した構成となる。尚、ＭＯＳトランジスタＴ９，Ｔ１０はそれぞれ、ＭＯＳトランジスタＴ１〜Ｔ８と同様、ＰチャネルのＭＯＳトランジスタである。
【００５４】
又、ＭＯＳトランジスタＴ１０のドレインには直流電圧ＶＰＤが印加され、ＭＯＳトランジスタＴ９のソースには信号φＶＲＳが入力される。又、ＭＯＳトランジスタＴ９のゲートに、信号φＲＳｃが入力される。更に、キャパシタＣ１，Ｃ２の他端にはそれぞれ、信号φＶＤａ，ＶＤｂが与えられる。
【００５５】
尚、信号φＶＤａ、φＶＤｂも２値の電圧信号で、キャパシタＣ１，Ｃ２が積分動作を行う際の電圧をそれぞれＶｈａ、Ｖｈｂとし、又、ＭＯＳトランジスタＴ１０，Ｔ４それぞれの動作範囲で有効にするためにオフセット電圧を与える電圧をＶｌａ，Ｖｌｂとする。
【００５６】
１．画素の動作の第１例
図８のような構成の画素の動作の第１例について、図９のタイミングチャートを参照して以下に説明する。尚、本動作例において、図４のタイミングチャートによる第１の実施形態における画素の動作の第１例と同一の動作については、詳細な説明は省略する。まず、信号φＳをローとするとともに信号φＶＰＳをＶＬとすることで、フォトダイオードＰＤより入射光量に応じた光電荷がＭＯＳトランジスタＴ１に流れ込む。このとき、信号φＶＤａ，φＶＤｂについては、その値をＶｈａ，Ｖｈｂとすることによって、キャパシタＣ１，Ｃ２が積分動作を行える状態としているため、キャパシタＣ１において積分動作が行われる。又、信号φＶＲＳの値をＶｌとしてＭＯＳトランジスタＴ６，Ｔ８，Ｔ９のソース・ドレイン間の電圧差を低くする。
【００５７】
その後、まず、信号φＲＳｂ，φＲＳｃをローとしてＭＯＳトランジスタＴ６，Ｔ９をＯＮとするとともに信号φＶＲＳをＶｈとしてＭＯＳトランジスタＴ６，Ｔ９のソース電圧を高くすることで、ＭＯＳトランジスタＴ１０のソースとキャパシタＣ２との接続ノードにおける電圧及びＭＯＳトランジスタＴ１０のゲート電圧をリセットする。そして、信号φＲＳｂ，φＲＳｃをハイとすると、信号φＶＤａをＶｈａからＶｌａとした後、ローのパルス信号φＳＷを与える。
【００５８】
このとき、信号φＳＷがローとなることで、ＭＯＳトランジスタＴ５がＯＮとなり、ＭＯＳトランジスタＴ２のソースとキャパシタＣ１との接続ノードに現れる電圧がＭＯＳトランジスタＴ１０のゲートにサンプルホールドされる。よって、ＭＯＳトランジスタＴ１０のソースに、ゲートにサンプルホールドされた電圧に応じた電流が流れるため、キャパシタＣ２にＭＯＳトランジスタＴ１０を通じて負の電荷が流れ込み、積分動作が行われる。尚、信号φＶＤａをＶｌａとしてオフセット電圧を与えることによって、ＭＯＳトランジスタＴ１０のゲートに与える電圧を、ＭＯＳトランジスタＴ１０の動作範囲で有効なものとすることができる。
【００５９】
その後、信号φＳＷをハイとした後に、信号φＶＤａをＶｈａとする。又、信号φＳＷをハイとした後、信号φＳをハイとして、ＭＯＳトランジスタＴ１のゲート及びドレインとＭＯＳトランジスタＴ２のゲートのリセットを開始する。このとき、信号φＶＰＳを一時的にＶＨとすることによって、ＭＯＳトランジスタＴ２のゲートに蓄積された負の電荷の再結合を速やかに行う。このように、信号φＶＰＳをＶＨにしている間、信号φＲＳａをローとして、ＭＯＳトランジスタＴ８をＯＮにして、キャパシタＣ１とＭＯＳトランジスタＴ２のゲートとの接続ノードの電圧を初期化する。
【００６０】
そして、信号φＶＰＳをＶＬとしてＭＯＳトランジスタＴ１のポテンシャルを初期化し、又、信号φＲＳａをハイとしてＭＯＳトランジスタＴ８をＯＦＦとする。その後、信号φＳをローとして、ＭＯＳトランジスタＴ７をＯＮとし、ＭＯＳトランジスタＴ１，Ｔ２とフォトダイオードＰＤとの間を電気的に接続する。そして、再び、信号φＶＰＳをＶＨとすることによって、フォトダイオードＰＤに残留している負の電荷が再結合した後、信号φＶＰＳをＶＬとする。このとき同時に、信号φＲＳａ，φＲＳｃをローとして、キャパシタＣ１及びＭＯＳトランジスタＴ１０のゲートを初期化する。そして、信号φＶＲＳの値をＶｌとして、ＭＯＳトランジスタＴ６，Ｔ８，Ｔ９のソース・ドレイン間の電圧差を低くする。
【００６１】
この信号φＳ，φＳＷ，φＶＰＳ，φＲＳａ〜ＲＳｃ，φＶＤａ，φＶＲＳについては、固体撮像装置を構成する画素Ｇ１１〜Ｇｍｎ全てにおいて同時に動作させる。よって、同一タイミングで撮像されて得られた電気信号を映像信号としてキャパシタＣ２に蓄積させることができる。即ち、キャパシタＣ２とＭＯＳトランジスタＴ１０のソースとの接続ノードには、入射光量の積分値に線形的に又は自然対数的に比例した電圧値が現れる。
【００６２】
その後、行毎に、信号φＶＤｂをＶｌｂとした後、ローのパルス信号φＶを与えて、ＭＯＳトランジスタＴ３をＯＮとする。よって、ＭＯＳトランジスタＴ４において、キャパシタＣ２で積分された入射光量の積分値に応じた電圧に対する電流が流れて、信号線４に、積分された入射光量の積分値に応じた電圧値となる映像信号が現れる。尚、信号φＶＤｂをＶｌｂとしてオフセット電圧を与えることによって、ＭＯＳトランジスタＴ４のゲートに与える電圧を、ＭＯＳトランジスタＴ４の動作範囲で有効なものとすることができる。そして、信号φＶをハイとした後、信号φＶＤｂをＶｈｂとする。
【００６３】
このように行毎に動作して画素Ｇ１１〜Ｇｍｎ全てから映像信号が出力された後、再び、画素Ｇ１１〜Ｇｍｎ全てに対して、同一のタイミングで、信号φＳ，φＳＷ，φＶＰＳ，φＲＳａ〜ＲＳｃ，φＶＤａ，φＶＲＳが上述した動作を行う。又、本動作例においては、第１の実施形態における第１例と同様、垂直ブランク期間とほぼ同一となる期間の間、信号φＶＲＳの値をＶｈとする。
【００６４】
２．画素の動作の第２例
又、図８のような構成の画素の動作の第２例について、図１０のタイミングチャートを参照して以下に説明する。尚、本動作例と上述の第１例との関係は、第１の実施形態における画素の動作の第２例と第１例との関係とほぼ等しい。よって、図１０のタイミングチャートにおいて、図５及び図９のタイミングチャートと同一の動作については、詳細な説明は省略する。
【００６５】
本動作例において、信号φＳ，φＳＷ，φＶＰＳ，φＲＳａ〜ＲＳｃ，φＶＤａ，φＶＤｂが、本実施形態の第１例と同様のタイミングで動作する。そして、第１の実施形態の第２例と同様、信号φＲＳａ〜φＲＳｃのいずれか一つがローとなるときに、ＭＯＳトランジスタＴ６，Ｔ８，Ｔ９のソース電圧を高くするために、信号φＶＲＳの値がＶｈとされる。このように、本動作例では、キャパシタＣ１，Ｃ２及びＭＯＳトランジスタＴ１０のゲートをリセットするときにのみ、信号φＶＲＳをＶｈとするため、第１例に比べて、垂直ブランク期間においても、リーク電流を低減させることができる。
【００６６】
又、本実施形態では、第１の実施形態と異なり、ＭＯＳトランジスタＴ５をＯＮとしたとき、キャパシタＣ１によって積分された電圧値がＭＯＳトランジスタＴ１０で増幅されてキャパシタＣ２で再び積分される。このとき、キャパシタＣ１に蓄積された電荷がＭＯＳトランジスタＴ１０のゲート容量と容量分割されるが、このゲート容量はキャパシタＣ１の容量に比べて非常に小さいので、ＭＯＳトランジスタＴ１０においてサンプルホールドされたときの感度の低下はほとんど起こらない。
【００６７】
３．画素の別の構成
本実施形態の画素の構成を、図１１のように、ＭＯＳトランジスタＴ８，Ｔ９のソースに直流電圧ＶＲＳが印加されるようにしても構わない。図１１の回路においても、電圧信号φＶ，φＶＤｂは、垂直走査回路１内のドライバより供給され、電圧信号φＶ，φＶＤｂ以外の電圧信号はドライバ１１より供給される。このように構成したとき、ＭＯＳトランジスタＴ８，Ｔ９のソースには、常に値がＶｈとなる直流電圧ＶＲＳが印加されるため、信号φＶＲＳの値にかかわらず、キャパシタＣ１及びＭＯＳトランジスタＴ１０のゲートのリセット動作を行うことができる。よって、図１２のように、ローのパルス信号φＲＳｂが与えられてキャパシタＣ２をリセットするときにのみ、信号φＶＲＳをＶｈとすればよい。
【００６８】
又、本実施形態において、各画素の構成を、図１３のように、図８の構成からＭＯＳトランジスタＴ８を削除した構成としても構わない。図１３の回路においても、電圧信号φＶ，φＶＤｂは、垂直走査回路１内のドライバより供給され、電圧信号φＶ，φＶＤｂ以外の電圧信号はドライバ１１より供給される。このとき、各画素の動作の第１例のように、垂直ブランク期間に相当する期間において信号φＶＲＳをＶｈとする場合、図１４のようなタイミングチャートに従った動作を行い、又、ＭＯＳトランジスタＴ６，Ｔ９をＯＮする期間において信号φＶＲＳをＶｈとする場合、図１５のようなタイミングチャートに従った動作を行う。
【００６９】
このとき、図８のような構成の画素と異なり、信号φＶＰＳをＶＨとするとともに信号φＲＳｃをローとするとき、信号φＳＷをローとすることで、キャパシタＣ１及びＭＯＳトランジスタＴ１０のゲートをリセットする。又、図１４のようなタイミングチャートに従った動作を行うとき、信号φＶＲＳの値がＶｈとされるとともに信号φＲＳｂ，φＲＳｃがともにローとされ、信号φＲＳｃ，φＳＷがともにハイとされるとともに信号φＶＲＳの値がＶｌとされる。又、図１５のようなタイミングチャートに従った動作を行うとき、信号φＲＳｂ，φＲＳｃの少なくともいずれか一方がローとされるときに信号φＶＲＳの値がＶｈとされる。更に、このとき、図１１の構成と同様、ＭＯＳトランジスタＴ９のソースに直流電圧ＶＲＳが印加されるようにしても構わない。
【００７０】
又、第１の実施形態において、第２の実施形態と同様、図１６のように、キャパシタＣ１，Ｃ２の他端に信号φＶＤａ，ＶＤｂが与えられ、ローのパルス信号φＳＷが与えられるとき信号φＶＤａの値をＶｌａとするとともに、ローのパルス信号φＶが与えられるとき信号φＶＤｂの値をＶｌｂとするようにしても構わない。図１６の回路においても、電圧信号φＶ，φＶＤｂは、垂直走査回路１内のドライバより供給され、電圧信号φＶ，φＶＤｂ以外の電圧信号はドライバ１１より供給される。
【００７１】
尚、第１及び第２の実施形態において、光電変換回路１００がＭＯＳトランジスタＴ１，Ｔ２，Ｔ７及びフォトダイオードＰＤで構成されるものとしたが、図１７に示すように、アノードがＭＯＳトランジスタＴ５のドレインに接続されたフォトダイオードＰＤによって構成されるとともに線形変換動作を行う光電変換回路１００ａを用いても構わない。このとき、ＭＯＳトランジスタＴ８のドレインがフォトダイオードＰＤのアノードとＭＯＳトランジスタＴ５のドレインとの接続ノードに接続されて、ＭＯＳトランジスタＴ８がフォトダイオードＰＤのアノードとＭＯＳトランジスタＴ５のドレインとの接続ノードの電圧をリセットするために動作する。又、キャパシタＣ１を除いた構成となる。
【００７２】
図１７のように構成されるとき、この画素の動作は、図１８又は図１９のタイミングチャートに従った動作となる。図１８及び図１９のタイミングチャートにおいて、信号信号φＳＷ，φＲＳａ，φＲＳｂは同様の動作を行う。即ち、まず、ローとなるパルス信号φＲＳｂが与えられてキャパシタＣ２がリセットされた後、ローとなるパルス信号φＳＷが与えられてフォトダイオードＰＤのアノードに現れる電圧がキャパシタＣ２にサンプルホールドされる。そして、ローとなるパルス信号φＲＳａが与えられてフォトダイオードＰＤのアノード側がリセットされて、垂直ブランク期間が終了する。その後、各行毎にローとなるパルス信号φＶが与えられて各行の画素からの出力信号が出力される。
【００７３】
このとき、図１８のタイミングチャートでは、信号φＶＲＳがＶｈとなるとともに信号φＲＳｂがローとなり、又、信号φＲＳａがハイとなるとともに信号φＶＲＳがＶｌとなることで、ほぼ垂直ブランク期間と等しい期間の間、信号φＶＲＳの値がＶｈとされる。又、図１９のタイミングチャートでは、信号φＲＳａ，φＲＳｂそれぞれがローとなっている間、信号φＶＲＳがＶｈとなることで、ＭＯＳトランジスタＴ６，Ｔ８がリセット動作を行っている間のみ、信号φＶＲＳがＶｈとされる。図１８の回路においても、電圧信号φＶは、垂直走査回路１内のドライバより供給され、電圧信号φＶ以外の電圧信号はドライバ１１より供給される。
【００７４】
尚、線形変換動作を行う光電変換回路１００ａの構成については、図１７の構成に限らず、他の構成としても構わない。又、第２の実施形態のように、ＭＯＳトランジスタＴ１０を備えた構成としても構わないし、キャパシタＣ１を設けた構成としても構わない。又、図６又は図１１のように、ＭＯＳトランジスタＴ８に直流電圧ＶＲＳを印加した構成としても構わない。
【００７５】
又、第１及び第２の実施形態において、所定の輝度値で線形変換動作から対数変換動作に切り替わるように各画素をリセットするものとしたが、全輝度範囲で対数変換動作を行うようにしても構わない。更に、上述の各画素において、ＰチャネルのＭＯＳトランジスタで構成されるようにしたが、ＮチャネルのＭＯＳトランジスタで構成されるようにしても構わない。尚、このとき、第１及び第２の実施形態における画素構成はそれぞれ、図２０、図２１のように、各素子の極性が逆になるのみで、その接続関係は同様である。
【００７６】
【発明の効果】
本発明によると、リセット電圧を２値以上とすることで、サンプルホールド回路において電気信号をサンプルホールドしているときのリセット電圧の電圧値と、サンプルホールド回路をリセットするときのリセット電圧の電圧値とを変化させることができる。このように、サンプルホールド回路において電気信号をサンプルホールドしているときのリセット電圧をサンプルホールド回路をリセットするときの電圧値と異なる電圧値とすることによって、サンプルホールド回路からのリーク電流を低減させることができる。よって、環境温度により変化するリーク電流による影響を低減させることができ、映像信号に対して環境温度の変化による影響を低減させることができる。又、複数の画素を備えるとき、各画素の出力タイミングが異なることより発生するシェーディングノイズを、リーク電流を抑制することにより低減することができる。
【図面の簡単な説明】
【図１】固体撮像装置の構成を示すブロック回路図。
【図２】図１の一部を示す図。
【図３】第１の実施形態における固体撮像装置内の画素の構成を示す回路図。
【図４】図３の画素の動作の第１例を示すタイミングチャート。
【図５】図３の画素の動作の第２例を示すタイミングチャート。
【図６】第１の実施形態における固体撮像装置内の画素の別の構成を示す回路図。
【図７】図６の画素の動作を示すタイミングチャート。
【図８】第２の実施形態における固体撮像装置内の画素の構成を示す回路図。
【図９】図８の画素の動作の第１例を示すタイミングチャート。
【図１０】図８の画素の動作の第２例を示すタイミングチャート。
【図１１】第２の実施形態における固体撮像装置内の画素の別の構成を示す回路図。
【図１２】図１１の画素の動作を示すタイミングチャート。
【図１３】第２の実施形態における固体撮像装置内の画素の別の構成を示す回路図。
【図１４】図１３の画素の動作の第１例を示すタイミングチャート。
【図１５】図１３の画素の動作の第２例を示すタイミングチャート。
【図１６】本発明の固体撮像装置内の画素の別の構成を示す回路図。
【図１７】線形変換動作を行う本発明の固体撮像装置内の画素の構成を示す回路図。
【図１８】図１７の画素の動作の第１例を示すタイミングチャート。
【図１９】図１７の画素の動作の第２例を示すタイミングチャート。
【図２０】本発明の固体撮像装置内の画素の構成を示す回路図。
【図２１】本発明の固体撮像装置内の画素の構成を示す回路図。
【図２２】従来の固体撮像装置内の画素の構成を示す回路図。
【符号の説明】
１  垂直走査回路
２  水平走査回路
３−１〜３−ｎ  ライン
４−１〜４−ｍ  出力信号線
５  電源ライン
Ｇ１１〜Ｇｍｎ  画素
ＰＤ  フォトダイオード
Ｔ１〜Ｔ１０，Ｑ１，Ｑ２  ＭＯＳトランジスタ
Ｃ１，Ｃ２  キャパシタ
【図１】
2004349907.tif 000003
【図２】
2004349907.tif 000004
【図３】
2004349907.tif 000005
【図４】
2004349907.tif 000006
【図５】
2004349907.tif 000007
【図６】
2004349907.tif 000008
【図７】
2004349907.tif 000009
【図８】
2004349907.tif 000010
【図９】
2004349907.tif 000011
【図１０】
2004349907.tif 000012
【図１１】
2004349907.tif 000013
【図１２】
2004349907.tif 000014
【図１３】
2004349907.tif 000015
【図１４】
2004349907.tif 000016
【図１５】
2004349907.tif 000017
【図１６】
2004349907.tif 000018
【図１７】
2004349907.tif 000019
【図１８】
2004349907.tif 000020
【図１９】
2004349907.tif 000021
【図２０】
2004349907.tif 000022
【図２１】
2004349907.tif 000023
【図２２】
2004349907.tif 000024