(57)【要約】【課題】ヘテロ接合バイポーラトランジスタ及び抵抗素子が設けられた半導体装置において、抵抗値のバラツキが少なく、かつ高抵抗でサイズの小さい抵抗素子を形成することを目的とする。【解決手段】半絶縁性基板上に、下から順に少なくともサブコレクタ層、コレクタ層、ベース層、エミッタ層が積層形成されて、ヘテロ接合バイポーラトランジスタと抵抗素子とを備えた半導体装置において、前記半絶縁性基板と前記サブコレクタ層の間には、少なくとも該サブコレクタ層と同一導電型で成る一層を含み、かつ前記サブコレクタ層と異なる材質から成る抵抗層が設けられ、前記抵抗素子は離間した２つの電極間の前記抵抗層により構成されていることを特徴とする。【選択図】　　　図１
2004127971.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性基板上に、下から順に少なくともサブコレクタ層、コレクタ層、ベース層、エミッタ層が積層形成されて、ヘテロ接合バイポーラトランジスタと抵抗素子とを備えた半導体装置において、
前記半絶縁性基板と前記サブコレクタ層の間には、少なくとも該サブコレクタ層と同一導電型で成る一層を含み、かつ前記サブコレクタ層と異なる材質から成る抵抗層が設けられ、
前記抵抗素子は離間した２つの電極間の前記抵抗層により構成されていることを特徴とする半導体装置。
【請求項２】
前記抵抗層は、前記サブコレクタ層と接する上層は前記サブコレクタ層と同一導電型の層とし、下層は無添加の前記上層と同一材質の層からなる２層構造としたことを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタと抵抗素子を同一基板上に形成した半導体装置に関する。
【０００２】
【従来の技術】
ヘテロ接合バイポーラトランジスタを含む半導体装置において、抵抗素子を形成する場合、エピタキシャル成長で積層した、エミッタ層、ベース層、コレクタ層、あるいは電極がエミッタ層やコレクタ層とオーミック接触を得るために形成するサブエミッタ層やサブコレクタ層の各層をそれぞれ抵抗層として使用する。このようにして形成される抵抗素子は、抵抗値のバラツキが少なく、１０ｋΩ以上の抵抗素子を作製する場合でも設計上できるだけ面積を小さくすることが要求される。
【０００３】
また、コレクタ層より上のエピタキシャル層を使って抵抗素子を形成する場合、コレクタ層が印加電圧に依存する容量成分となり抵抗値が周波数特性をもってしまうということから、サブコレクタ層を抵抗層として使用することが多い。
【０００４】
図３は、同一基板上に形成したヘテロ接合バイポーラトランジスタとサブコレクタ層による抵抗素子とを含む半導体装置の構造を示す断面図である。この半導体装置の構造と製造方法について説明する。半絶縁性ＧａＡｓ基板１上に、ｎ＋型ＧａＡｓサブコレクタ層２、ｎ−型ＧａＡｓコレクタ層３、ｐ＋型ＧａＡｓベース層４、ｎ型ＩｎＧａＰエミッタ層５、サブエミッタ層６（ｎ＋型ＩｎＧａＡｓ／ｎ＋型ＧａＡｓ）をエピタキシャル成長により順次積層形成するとともに、部分的にエッチングした各層にエミッタ電極９、ベース電極８、コレクタ電極７を形成し、ヘテロ接合バイポーラトランジスタを構成する。
【０００５】
一方、ヘテロ接合トランジスタとは別の領域で、上層のコレクタ層３を取除いたサブコレクタ層２上に、コレクタ電極７と同時に同一材料のＡｕＧｅ／Ｎｉ／Ａｕで形成した２つのオーミック電極１０を設け、２つの電極下のサブコレクタ層による抵抗素子を作製する。そして、素子分離、及び抵抗素子の幅を規定するためイオン注入により絶縁化してアイソレーション領域１１を形成する。
【０００６】
上記のサブコレクタ層抵抗を作製する場合、コレクタ層３のエッチング工程では、コレクタ層３とサブコレクタ層２が同材質のＧａＡｓで形成されているため、エッチングの終点検出が難しく、オーバーエッチングにより抵抗層となるサブコレクタ層２の厚みが薄くなる場合が発生する。更に、サブコレクタ層２のキャリア濃度が高いため、サブコレクタ層２のエッチング深さによりシート抵抗のバラツキが大きいという問題があった。
【０００７】
このような問題に対して、サブコレクタ層をＩｎＧａＰなどのコレクタ層とは異なる材料に替えるとともにＧａＡｓのみをエッチングしＩｎＧａＰはエッチングしない選択性を有するエッチャントを用いることで、サブコレクタ層をエッチングすることなくコレクタ層のみをエッチングして抵抗層の厚みを一定にし抵抗値のバラツキを少なくした抵抗素子が公開されている（特許文献１参照）。
【０００８】
【特許文献１】
特開平１０−１０７０３９号公報
【０００９】
【発明が解決しようとする課題】
サブコレクタ層抵抗の場合、シート抵抗が大きいほど、小さい抵抗素子を作製することができるが、上記の特許文献１に記載されているコレクタ層とサブコレクタ層を異なる材料を用いる方法では、抵抗値のバラツキは少なくなるものの、電極とオーミックをとるためサブコレクタ層のシートキャリア濃度を高く保つ必要があり、高抵抗の抵抗素子を作製することが難しいという問題点があった。
【００１０】
本発明は上記の問題点を解消し、抵抗値のバラツキが少なく、かつ高抵抗でサイズの小さい抵抗素子をもつ半導体装置を形成することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、半絶縁性基板上に、下から順に少なくともサブコレクタ層、コレクタ層、ベース層、エミッタ層が積層形成されて、ヘテロ接合バイポーラトランジスタと抵抗素子とを備えた半導体装置において、前記半絶縁性基板と前記サブコレクタ層の間には、少なくとも該サブコレクタ層と同一導電型で成る一層を含み、かつ前記サブコレクタ層と異なる材質から成る抵抗層が設けられ、前記抵抗素子は離間した２つの電極間の前記抵抗層により構成されていることを特徴とする。また、前記抵抗層は、前記サブコレクタ層と接する上層は前記サブコレクタ層と同一導電型の層とし、下層は無添加の前記上層と同一材質の層からなる２層構造としたことを特徴とする。
【００１２】
【発明の実施の形態】
図１に本発明の実施の形態の半導体装置の構造を示す断面図の一例を示す。半絶縁性ＧａＡｓ基板１上に、無添加のＩｎＧａＰ抵抗層１２（キャリア濃度１×１０１５ｃｍ−３以下、膜厚１０００Å）、Ｓｉドープを行なったｎ型ＩｎＧａＰ抵抗層１３（キャリア濃度１×１０１８ｃｍ−３、膜厚１０００Å）、Ｓｉドープを行なったｎ＋型ＧａＡｓサブコレクタ層２（キャリア濃度３×１０１８ｃｍ−３、膜厚４０００Å）、Ｓｉドープを行なったｎ−型ＧａＡｓコレクタ層３（キャリア濃度２×１０１６ｃｍ−３、膜厚４０００Å）、Ｃドープを行なったｐ＋型ＧａＡｓベース層４、Ｓｉドープを行なったｎ型ＩｎＧａＰエミッタ層５、Ｓｉドープを行なったサブエミッタ層６（ｎ＋型ＩｎＧａＡｓ／ｎ＋型ＧａＡｓ）からなるエピタキシャル層が積層形成されており、ＡｕＧｅ／Ｎｉ／Ａｕからなるエミッタ電極９、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕからなるベース電極８、ＡｕＧｅ／Ｎｉ／Ａｕからなるコレクタ電極７が各エピタキシャル層に形成されヘテロ接合バイポーラトランジスタを構成している。
【００１３】
一方、コレクタ電極７と同一材料のサブコレクタ層２表面の２つのオーミック電極１０の間には、表面のサブコレクタ層を除去したｎ型ＩｎＧａＰ抵抗層１３とＩｎＧａＰ抵抗層１２の２層構造の抵抗層による抵抗素子が形成されている。抵抗素子の電極は、コレクタ電極と同様にサブコレクタ層に形成しているため容易にオーミック接触が得られる。また、ＧａＡｓ層とＩｎＧａＰ層は伝導帯の不連続が０．１ｅＶ程度と小さいため、キャリア濃度を上記の例のように調整することで容易にオーミック性の特性を得ることができる。さらに、ヘテロ接合バイポーラトランジスタ領域の抵抗層１３と抵抗層１２はサブコレクタ層２の下層にあるためトランジスタ側の動作には影響しない。
【００１４】
次に、この半導体装置の製造方法を説明する。半絶縁性ＧａＡｓ基板１上に、無添加のＩｎＧａＰ抵抗層１２、ｎ型ＩｎＧａＰ抵抗層１３、ｎ＋型ＧａＡｓサブコレクタ層２、ｎ−型ＧａＡｓコレクタ層３、ｐ＋型ＧａＡｓベース層４、ｎ型ＩｎＧａＰエミッタ層５、サブエミッタ層６（ｎ＋型ＩｎＧａＡｓ／ｎ＋型ＧａＡｓ）を分子線エピタキシーによるエピタキシャル成長で順次積層形成する。
【００１５】
ヘテロ接合バイポーラトランジスタを形成するため、ホトレジスト等をマスクとして使用しメサ構造にサブエミッタ層６、エミッタ層５、ベース層４、コレクタ層３を順次エッチングする。このときコレクタ層３を完全に除去するためサブコレクタ層２も多少エッチングされる。
【００１６】
一方、抵抗素子形成領域のサブコレクタ層２より上層も上記のエッチングで完全に除去される。そして、クエン酸と過酸化水素の混合液により図２（ａ）と（ｂ）に示すように抵抗素子の幅方向には形成する抵抗層領域より広くｎ型ＩｎＧａＰ抵抗層１３が露出するまでサブコレクタ層２をエッチングする。クエン酸系混合液によるサブコレクタ層であるＧａＡｓのエッチングは、ＩｎＧａＰに対し１００倍以上の選択比があるため、十分なエッチング選択性がありＩｎＧａＰはエッチングされずエッチングによる抵抗層１３の厚みのばらつきはほとんどない。
【００１７】
そして、リフトオフ法により、各層にエミッタ電極９、ベース電極８を形成するとともに、ＡｕＧｅ／Ｎｉ／Ａｕからなる抵抗素子のオーミック電極１０とトランジスタのコレクタ電極７を同時に形成し、熱処理によりサブコレクタ層２とオーミック接合させる。
【００１８】
そして、ボロンのイオン注入により絶縁化しアイソレーション領域１１を形成することで、予め設定された抵抗素子領域を形成する。前記したように、抵抗の幅方向には形成する抵抗素子領域より広く抵抗層１３が露出するまでエッチングしている為、幅方向には正確なアイソレーションが行なわれ抵抗素子の幅のバラツキは少ない。また、抵抗層の抵抗値は、イオン注入で抵抗素子の幅を規定する方法以外に抵抗層１３をエッチングすることによって規定することもできる。なお、図２（ａ）（ｂ）の抵抗素子の幅、長さは一例を示したもので種々変更可能である。
【００１９】
抵抗層として用いたＩｎＧａＰはＧａＡｓに比べバンドギャップが大きいため、高電界下でのインパクトイオン化による抵抗変化を抑えることが出来るとともに、ＧａＡｓに比べ、移動度が小さいため、同じキャリア濃度のＧａＡｓ層に比べ高い抵抗値を得ることができる。また、１００ＭＨｚから２０ＧＨｚにおいて、抵抗素子の抵抗値は一定であり周波数により抵抗値の変化の小さい抵抗素子が形成できる。
【００２０】
なお、ＩｎＧａＰ層をバンドギャップの小さいＧａＡｓ層の上に形成した場合、バンド不連続部に電子が蓄積し、電子が蓄積されたＧａＡｓ層が導電層となり抵抗値が小さくなる場合があることから、より抵抗値のバラツキを抑える為、上記の抵抗層の例では無添加のＩｎＧａＰ抵抗層１２を導電層となるｎ型ＩｎＧａＰ抵抗層１３の下に形成し２層構造としたが、ｎ型ＩｎＧａＰ抵抗層１３のみでも本発明の半導体装置を構成することが可能である。
【００２１】
【発明の効果】
本発明は、半絶縁性基板上に、下から順に少なくともサブコレクタ層、コレクタ層、ベース層、エミッタ層が積層形成されて、ヘテロ接合バイポーラトランジスタと抵抗素子とを備えた半導体装置において、前記半絶縁性基板と前記サブコレクタ層の間には、少なくとも該サブコレクタ層と同一導電型で成る一層を含み、かつ前記サブコレクタ層と異なる材質から成る抵抗層が設けられ、前記抵抗素子は離間した２つの電極間の前記抵抗層により構成されているため、トランジスタの特性に影響しない高抵抗素子が容易に形成できる。
【００２２】
また、抵抗層は、前記サブコレクタ層と接する上層は前記サブコレクタ層と同一導電型の層とし、下層は無添加の前記上層と同一材質の層からなる２層構造としたことにより、電子の蓄積を抑えることができる為、電子が蓄積された層が導電層となり抵抗値が小さくなるような現象を抑えることが出来る。
【図面の簡単な説明】
【図１】本発明の半導体装置の構造を示す断面図である。
【図２】図１に示す半導体装置の抵抗素子領域を示した説明図で、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面の概略図である。
【図３】従来の半導体装置の構造を示す断面図である。
【符号の説明】
１　　半絶縁性ＧａＡｓ基板
２　　サブコレクタ層
３　　コレクタ層
４　　ベース層
５　　エミッタ層
６　　サブエミッタ層
７　　コレクタ電極
８　　ベース電極
９　　エミッタ電極
１０　オーミック電極
１１　アイソレーション領域
１２，１３　抵抗層
【図１】
2004127971.tif 000003
【図２】
2004127971.tif 000004
【図３】
2004127971.tif 000005