(57)【要約】【課題】　半導体基板上に種々の誘電率と種々の見掛けの酸化物厚さ（ＥＯＴ）を有するゲート絶縁体層（誘電体層）を形成する方法を提供する。【解決手段】　高誘電率（高ｋ）の層を半導体基板上に形成した後、前記高ｋ層の頂部に元素を導入する方法を前記高ｋ層の第１領域に対して実施し、その間、前記高ｋ層の第２領域はフォトレジスト形態物で保護される。熱処理すると、前記高ｋ層の第１領域は高ｋ層の未処理の第２領域と異なる誘電率および異なるＥＯＴを示す。【選択図】　図３
2004134753.tif 000002
【特許請求の範囲】
【請求項１】
　多重の見掛けの酸化物厚さを有する誘電体層を半導体基板上に形成する方法であって、
　特定の物理的厚さ、第１の誘電率、および第１の見掛けの酸化物厚さ（ＥＯＴ）を有する第1の誘電体層を形成し、
　前記第１の誘電体層の第２領域中に元素を導入して第２の誘電体層を形成し、一方、前記第１の誘電体層の第１領域は未処理の状態にして、
　アニール工程を実施して、前記第２の誘電体層に第２の誘電率と第２のＥＯＴを与え、そして、
　前記第１の誘電体層の上および前記第２の誘電体層の上に導電性ゲート構造物を形成する、
以上の工程を含む方法。
【請求項２】
　前記第１の誘電体層は酸化ハフニウム、酸化ジルコニウム、または酸化セリウムを含有する、請求項１記載の方法。
【請求項３】
　前記第１の誘電体層は約４０〜８０オングストロームの物理的厚さで形成される、請求項１記載の方法。
【請求項４】
　前記第１の誘電体層の誘電率は約２０〜２８である、請求項１記載の方法。
【請求項５】
　前記第１の誘電体層の前記見掛けの酸化物厚さ（ＥＯＴ）は約７〜１３オングストロームである、請求項１記載の方法。
【請求項６】
　前記第１の誘電体層の前記第２領域中に導入される前記元素は、ケイ素、ゲルマニウム、またはアルミニウムである、請求項１記載の方法。
【請求項７】
　前記元素は、プラズマ侵入法を用いて約１０〜５００ミリトルの圧力において約５０〜１０００ワットの出力で前記第１の誘電体層の前記第２領域中に導入される、請求項１記載の方法。
【請求項８】
　前記元素は、イオン注入の方法によって約０.１〜１.０ＫｅＶのエネルギーおよび約１Ｅ１３〜１Ｅ１５原子/ｃｍ２の線量で前記第１の誘電体層の前記第２領域中に導入される、請求項１記載の方法。
【請求項９】
　前記アニール工程は、不活性雰囲気または酸化雰囲気中において約４００〜７００℃の温度で実施される、請求項１記載の方法。
【請求項１０】
　前記第２の誘電体層はＨｆＳｉｘＯｙから構成される、請求項１記載の方法。
【請求項１１】
　前記第２の誘電体層は約４０〜８０オングストロームの物理的厚さで構成される、請求項１記載の方法。
【請求項１２】
　前記第２の誘電体の誘電率は約８〜１６である、請求項１記載の方法。
【請求項１３】
　前記第２の誘電体層の前記見掛けの酸化物厚さ（ＥＯＴ）は約１３〜２７オングストロームである、請求項１記載の方法。
【請求項１４】
　前記導電性ゲート構造物はドープポリシリコン、窒化チタン、窒化タンタル、またはモリブデンから構成される、請求項１記載の方法。
【請求項１５】
　多重の見掛けの酸化物厚さを有する誘電体層を半導体基板上に形成する方法であって、
　特定の物理的厚さ、第１の誘電率、および第１の見掛けの酸化物厚さ（ＥＯＴ）を有する第1の誘電体層を形成し、
　前記第１の誘電体層の第２領域中に元素を導入して第２の誘電体層を形成し、一方、前記第１の誘電体層の第１領域は未処理の状態にして、前記第２の誘電体層の誘電率は前記第１の誘電体層の誘電率よりも大きく、そして前記第２の誘電体層のＥＯＴは前記第１の誘電体層のＥＯＴよりも小さく、
　アニール工程を実施し、そして、
　前記第１の誘電体層の上および前記第２の誘電体層の上に導電性ゲート構造物を形成する、
以上の工程を含む方法。
【請求項１６】
　前記第１の誘電体層は物理的厚さが約８０〜１００オングストロームの酸化アルミニウムから構成される、請求項１５記載の方法。
【請求項１７】
　前記第１の誘電体層の誘電率は約１０〜１４である、請求項１５記載の方法。
【請求項１８】
　前記第１の誘電体層の前記見掛けの酸化物厚さ（ＥＯＴ）は約２７〜３３オングストロームである、請求項１５記載の方法。
【請求項１９】
　前記第１の誘電体層の前記第２領域中に導入される前記元素は、ハフニウム、ジルコニウム、またはケイ素である、請求項１５記載の方法。
【請求項２０】
　前記元素は、プラズマ侵入法を用いて約１０〜５００ミリトルの圧力において約５０〜１０００ワットの出力で前記第１の誘電体層の前記第２領域中に導入される、請求項１５記載の方法。
【請求項２１】
　前記元素は、イオン注入法を用いて約０.１〜１.０ＫｅＶのエネルギーおよび約１Ｅ１３〜１Ｅ１５原子/ｃｍ２の線量で前記第１誘電体層の前記第２領域中に導入される、請求項１５記載の方法。
【請求項２２】
　前記アニール工程は、不活性雰囲気または酸化雰囲気中において約４００〜７００℃の温度で実施される、請求項１５記載の方法。
【請求項２３】
　前記第２の誘電体層はＨｆＡｌｘＯｙから構成される、請求項１５記載の方法。
【請求項２４】
　前記第２の誘電体層は約８０〜１００オングストロームの物理的厚さで構成される、請求項１５記載の方法。
【請求項２５】
　前記第２の誘電体の誘電率は約１２〜２０である、請求項１５載の方法。
【請求項２６】
　前記第２の誘電体層の前記見掛けの酸化物厚さ（ＥＯＴ）は約２０〜２５オングストロームである、請求項１５記載の方法。
【請求項２７】
　前記導電性ゲート構造物はドープポリシリコン、窒化チタン、窒化タンタル、またはモリブデンから構成される、請求項１５記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は半導体装置を製造する方法、特に、同じ半導体チップ上に多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法に関する。
【背景技術】
【０００２】
　マイクロ微細化、即ちサブミクロン形態の半導体デバイスを作製する技術は、完全なシステムオンチップ（system on chip：ＳｏＣ）を実現できるまでに、デバイスの集積化を進歩させた。しかしながら、ＳｏＣの概念は、ＳｏＣ設計の特定の機能を満足させるために、多重の誘電率を与えるゲート絶縁体層に加えて、多重のゲート絶縁体層の厚さをも必要とする。半導体基板の特定領域上に種々のゲート絶縁体の厚さを形成することは、二酸化ケイ素のゲート絶縁体層の成長のために使用される熱酸化処理の前に半導体基板中への注入（implantation）を実施することによって達成され、注入された化学種は半導体基板の酸化速度を増大または減少させ、これによって種々の二酸化ケイ素ゲート絶縁体の厚さが得られる。酸化速度の差を調節するためにフッ素、アルゴン、および窒素のようなイオンの注入が使用されてきた。しかしながら、デバイスの性能の向上によって、ゲート絶縁体層の厚さは２０オングストローム以下の厚さまで縮小され、その結果、酸化の前に半導体中への注入処理を実施することが困難になっている。
【０００３】
　本発明は、ゲート絶縁体層の特定領域が特定の誘電率と特定の厚さで形成され、一方、同じゲート絶縁体層の他の領域が異なる誘電率と異なる厚さで形成され、これはゲート絶縁体層の特定領域中への種々の元素の導入によって達成される、という方法を開示する。米国特許番号６,３４８,３８６Ｂ１（Gilmer）、米国特許番号６,２９７,５３９Ｂ１（Ma他）、米国特許番号６,２０７,５８９Ｂ１（Ma他）、および米国特許番号６,１８４,０７２Ｂ１（Kaushik他）のような従来技術は、金属酸化物のゲート絶縁体層を形成する方法を開示する。
【０００４】
　しかしながら、これらの従来技術いずれも、ゲート絶縁体層の特定領域に特定の元素を導入することによって、ゲート絶縁体の非処理領域の誘電率および見掛けの酸化物厚さ（equivalent oxide thickness：ＥＯＴ）と異なる誘電率および見掛けの酸化物厚さが得られる、という本発明の新規な方法を開示していない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
　本発明の目的は、半導体基板上に、種々の誘電率および種々の見掛けの酸化物厚さを有するゲート絶縁体層を形成することである。
　本発明の別の目的は、半導体基板上に高誘電率の（高ｋの）層を最初に形成し、次いで前記高ｋ層の特定領域中に元素を導入することによって、この処理を受ける高ｋ層の領域の前記誘電率を変化させるとともにＥＯＴを変化させることである。
【０００６】
　本発明の更に別の目的は、第１の態様が第１のタイプの元素を高ｋ層中に導入して誘電率を減少させると共に高ｋ層のＥＯＴを増大させ、一方、第２の態様が第２のタイプの元素を高ｋ層中に導入して誘電率を増大させると共に処理された高ｋ層のＥＯＴを減少させるための方法を提供することである。
【課題を解決するための手段】
【０００７】
　本発明に従えば、高ｋのゲート絶縁体層中に元素を導入して、このゲート絶縁体層の誘電率と見掛けの酸化物厚さ（ＥＯＴ）を変化させることにより、同じ半導体基板上に種々の誘電率と種々の見掛けの酸化物厚さ（ＥＯＴ）を有するゲート絶縁体層を形成する方法が開示される。本発明の第１の態様は、半導体基板上に第１の高ｋ誘電体層を形成し、次いで遮蔽形態物（block-out shape）で被覆されていない第１の高ｋ誘電体層の領域中に第１のタイプの元素を侵入させ（immersion）または注入する（implantation）ことを特徴とする。アニール（anneal）を行うと、第１の高ｋ層からなる第１の部分が生成し、侵入または注入の処理を受けた部分は、侵入または注入の処理を受けない第１の高ｋ層からなる第２の部分に比較して、低い誘電率および増大したＥＯＴを有する。本発明の第２の態様は、半導体基板上に第２の高ｋ誘電体層を形成し、次いで遮蔽形態物で被覆されていない第２の高ｋ誘電体層の領域中に第２のタイプの元素を侵入または注入することを特徴とする。アニールを行うと、第２の高ｋ層からなる第１の部分が生成し、侵入または注入の処理を受けた部分は、侵入または注入の処理を受けない第２の高ｋ層からなる第２の部分に比較して、高い誘電率および減少したＥＯＴを有する。次いで、種々のＥＯＴと種々の誘電率を有する下にあるゲート絶縁体層の上にゲート構造物を形成する。
【発明を実施するための最良の形態】
【０００８】
　半導体基板上にゲート絶縁体層を形成する方法であって、このゲート絶縁体層の第１の領域は特定の誘電率と特定の見掛けの酸化物厚さ（ＥＯＴ）を有することを特徴とし、このゲート絶縁体層の第２の領域は第１の領域とは異なる誘電率とＥＯＴを有することを特徴とする、という方法を詳細に記述する。図１で概略的に示すように、＜１００＞の結晶方位で特徴づけられる単結晶物質から構成される半導体基板１が使用される。次いで、半導体基板１の頂部に浅いトレンチ形態を形成し、次いでこの浅いトレンチ形態を絶縁体で充填し、そして半導体基板１の上面から絶縁体層の不必要な領域を除去することによって、絶縁体が充填されたトレンチ形状の浅いトレンチ分離（ＳＴＩ）領域２が形成される。浅いトレンチ形態は、光リソグラフィおよびドライエッチング方法により、ケイ素用のエッチング剤としてＣｌ２を使用して形成することができ、一方、浅いトレンチ形態を充填するために使用される絶縁体層は、低圧化学気相成長（ＬＰＣＶＤ）方法またはプラズマ強化された化学気相成長（ＰＥＣＶＤ）方法によって得られた酸化ケイ素層であってもよい。絶縁体の不必要な部分の除去は、化学的機械研磨（ＣＭＰ）方法、または絶縁体層用のエッチング剤としてＣＨＦ３を使用する選択的ドライエッチング方法によって実施される。
【０００９】
　次に、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）、または酸化セリウム（ＣｅＯ２）から構成される誘電体層３ａを、半導体基板１上に約４０〜８０オングストロームの物理的厚さで成長させ、これは約２０〜２８の高い誘電率（高いｋ）を有する。誘電体層３ａの見掛けの酸化物厚さ（ＥＯＴ）は約７〜１３オングストロームである。図１で概略的に示される誘電体層３ａは、約２００〜５００℃の温度で実施される原子層堆積（ＡＬＤ）または金属有機物化学気相成長（ＭＯＣＶＤ）の方法によって得られる。
【００１０】
　次に、本発明の第１の態様を説明する。この第１の態様によれば、ゲート絶縁体層の第１領域が半導体基板の第１部分上に形成され、これは特定の誘電率および特定の絶縁体の厚さを有し、一方、同じ半導体基板の第２部分上に配置されたゲート絶縁体層の第２領域は、処理されてゲート絶縁体層の前記第１領域よりも低い誘電率および厚い絶縁体層を生じる。フォトレジスト形態物４を誘電体層３ａの第１領域上に形成し、誘電体層３ａの露出部分にケイ素、ゲルマニウム、またはアルミニウムのような特定の元素を侵入させまたは注入する。ＨｆＯ２誘電体層中へのケイ素のような元素の導入は、約１０〜５００ミリトルの圧力において約５０〜１０００ワットの出力で実施されるプラズマ侵入法（plasma immersion procedure）を用いて達成されるか、または約０.１〜１.０ＫｅＶの注入エネルギーおよび約１Ｅ１３〜１Ｅ１５原子/ｃｍ２の注入線量でケイ素のような特定元素を注入することにより達成され、その結果、誘電体層３ｂが形成される。これは図２で概略的に示される。
【００１１】
　プラズマ酸素アッシング（plasma oxygen ashing）の方法によってフォトレジスト形態物４を除去した後、アニール工程が誘電体層３ｂ中に導入されたイオンを活性化するために使用され、その結果、未処理の誘電体層３ａの誘電率よりも低い約８〜１６の誘電率を有するＨｆＳｉｘＯｙのような誘電体層３ｂが生じる。また、誘電体層３ｂの物理的厚さは約４０〜８０オングストロームのままであるが、誘電率の変化によって誘電体層３ｂのＥＯＴは約１３〜２７オングストロームになる。従って、同じ半導体基板上のゲート絶縁体層内に多重の厚さを与える所望の効果が達成される。侵入または注入された元素がアニールなしで誘電率とＥＯＴの変化の一部を与えることができるため、アニールは任意の工程であるが、この処理は不活性または酸化雰囲気中において約４００〜７００℃の温度で実施される。次いで、ドープポリシリコン、窒化チタン、窒化タンタル、またはモリブデンのような導電性層が、化学気相成長（ＣＶＤ）またはプラズマ気相成長（ＰＶＤ）の方法によって、下にある誘電体層上に約１０００〜２０００オングストロームの厚さで形成される。次いで、フォトレジスト形態物（図示せず）をマスクとして使用し、エッチング剤としてＣｌ２またはＳＦ６を使用する異方性反応性イオンエッチング（ＲＩＥ）の方法を実施することによって、薄いＥＯＴを有していて下にある誘電体であるゲート絶縁体層３ａの上に導電性ゲート構造物５を形成し、また、厚いＥＯＴを有していて下にある誘電体であるゲート絶縁体層３ｂの上に導電性ゲート構造物５を形成する。これは図３で概略的に示される。
【００１２】
　次に、本発明の第２の態様を説明する。この第２態様において、特定の誘電率と特定の絶縁体厚さを有することを特徴とするゲート絶縁体層からなる第１領域が半導体基板上に形成され、一方、同じ半導体基板上に位置する同じゲート絶縁体層からなる第２領域が、ゲート絶縁体層からなる前記第１領域よりも高い誘電率と薄い見掛けの酸化物厚さを伴って形成される。酸化アルミニウム（Ａｌ２Ｏ３）から成る誘電体層６ａが半導体基板１上に形成され、その物理的厚さは約８０〜１００オングストロームであり、誘電率は約１０〜１４であり、ＥＯＴは約２７〜３３オングストロームである。酸化アルミニウムの誘電体層６ａはＣＶＤの方法によって得られる。これは図４で概略的に示される。
【００１３】
　次いで、フォトレジスト形態物７を誘電体層６ａからなる第１領域上に形成して、誘電体層６ａの露出部分にハフニウム、ジルコニウムまたはケイ素のような特定の元素の侵入させまたは注入する。Ａｌ２Ｏ３層中へのハフニウムのような元素の導入は、約１０〜５０ミリトルの圧力において約５０〜１０００ワットの出力で実施されるプラズマ侵入法によって達成されるか、または約０．１〜１．０ＫｅＶの注入エネルギーおよび約１Ｅ１３〜１Ｅ１５原子/ｃｍ２の注入線量でハフニウムのような特定元素を注入することにより達成され、その結果、誘電体層６ｂが形成される。これは図５で概略的に示される。
【００１４】
　プラズマ酸素アッシングの方法によってフォトレジスト形態物７を除去した後、任意のアニール方法を使用してＡｌ２Ｏ３層中に導入されたハフニウム元素を活性化し、その結果ＨｆＡｌｘＯｙ誘電体層６ｂが生じる。誘電体層６ｂのＨｆＡｌｘＯｙは、未処理の誘電体層６ａの誘電率よりも高い約１２〜２０の誘電率を有する。また、誘電体層の物理的厚さは約８０〜１００オングストロームのままであるが、誘電率の変化によって誘電体層６ｂのＥＯＴは、未処理のＡｌ２Ｏ３対照物のＥＯＴよりも小さい約２０〜２５オングストロームになる。従って、ゲート絶縁体層の特定領域に多重の厚さを与える所望の効果が再度達成される。侵入または注入された元素がアニールなしで誘電率とＥＯＴの所望の変化の一部を与えることができるため、アニールは任意の工程であり、この処理は不活性または酸化雰囲気中において約４００〜７００℃の温度で実施される。次いで、ドープポリシリコン、窒化チタン、窒化タンタル、またはモリブデンのような導電性層が、化学気相成長（ＣＶＤ）またはプラズマ気相成長（ＰＶＤ）の方法によって、下にある誘電体層上に約１０００〜２０００オングストロームの厚さで形成される。次いで、フォトレジスト形態物（図示せず）をマスクとして使用し、エッチング剤としてＣｌ２またはＳＦ６を使用する異方性反応性イオンエッチング（ＲＩＥ）の方法を実施することによって、厚いＥＯＴを有していて下にある誘電体であるゲート絶縁体層６ａの上に導電性ゲート構造物８を形成し、また、薄いＥＯＴを有していて下にある誘電体であるゲート絶縁体層６ｂの上に導電性ゲート構造物８を形成する。これは図６で概略的に示される。
【００１５】
　本発明を好ましい態様を参照して説明したが、種々の変更が本発明の精神および範囲を逸脱することなく実施できることは当業者にとって明らかであろう。
【図面の簡単な説明】
【００１６】
【図１】半導体基板上にゲート絶縁体層を形成するための本発明の方法の第１態様において、半導体基板１に浅いトレンチ分離（ＳＴＩ）領域２を形成し、次いで誘電体層３ａを形成する工程を示す概略断面図である。
【図２】本発明の方法において、フォトレジスト形態物４を誘電体層３ａの第１領域上に形成し、誘電体層３ａの露出部分に特定の元素を導入して誘電体層３ｂを形成し、次いでアニールを行って誘電体層３ｂの誘電率を低くする工程を示す概略断面図である。
【図３】本発明の方法において、ゲート絶縁体層３ａおよび３ｂの上に導電性ゲート構造物５を形成する工程を示す概略断面図である。
【図４】半導体基板上にゲート絶縁体層を形成するための本発明の方法の第２態様において、半導体基板１に浅いトレンチ分離（ＳＴＩ）領域２を形成し、次いで誘電体層６ａを形成する工程を示す概略断面図である。
【図５】本発明の方法において、フォトレジスト形態物７を誘電体層６ａの第１領域上に形成し、誘電体層６ａの露出部分に特定の元素を導入して誘電体層６ｂを形成し、次いでアニールを行って誘電体層６ｂの誘電率を高くする工程を示す概略断面図である。
【図６】本発明の方法において、ゲート絶縁体層６ａおよび６ｂの上に導電性ゲート構造物８を形成する工程を示す概略断面図である。
【図１】
2004134753.tif 000003
【図２】
2004134753.tif 000004
【図３】
2004134753.tif 000005
【図４】
2004134753.tif 000006
【図５】
2004134753.tif 000007
【図６】
2004134753.tif 000008
【外国語明細書】
2004134753000001.pdf