(57)【要約】【課題】ディジタルＬＳＩのハードウェアエミュレーションを行うときに、ソフトウェアシミュレーションデータを元に、エミュレーション実行可能なデータを生成する技術を提供することを目的とする。【解決手段】シミュレーションテストベンチでの設定をエミュレーション用に変換するエミュレーション回路モデルライブラリ３８０を具備したエミュレーション用データ生成手段３７１により、エミュレーションモデルを生成する。【選択図】　　　図１
2004102555.tif 000002
【特許請求の範囲】
【請求項１】
ディジタルＬＳＩ回路のハードウェアエミュレーションを実行するデータを生成する装置であって、
入力されたテストベンチ情報から回路情報の内部信号線を設定している情報を検出した信号設定情報を入力情報とし、この入力情報をハードウェアエミュレータでの使用に適するようパラメタライズされたモデルをあらかじめライブラリとして具備し、前記入力情報を元に、前記ライブラリから信号設定回路を生成し、ハードウェアエミュレータに入力するテストベンチ情報と回路情報を生成するエミュレーション用データ生成手段を具備した
エミュレーションモデル生成装置。
【請求項２】
ディジタルＬＳＩ回路のハードウェアエミュレーションを実行するデータを生成する装置であって、
入力されたテストベンチ情報から回路情報の内部信号線を設定している情報を検出した信号設定情報を入力情報とし、この入力情報をハードウェアエミュレータでの使用に適するようパラメタライズされたモデルをあらかじめライブラリとして具備し、前記入力情報を元に、前記ライブラリから信号設定回路を生成するとともに、前記設定される回路中の信号線の値を生成する回路を削除し、ハードウェアエミュレータに入力するテストベンチ情報と回路情報を生成するエミュレーション用データ生成手段手段を具備した
エミュレーションモデル生成装置。
【請求項３】
ディジタルＬＳＩ回路のハードウェアエミュレーションを実行するデータを生成する装置であって、
入力されたテストベンチ情報から回路中の内部レジスタを設定している情報を検出した信号設定情報を入力情報とし、この入力情報をハードウェアエミュレータでの使用に適するようパラメタライズされたモデルをあらかじめライブラリとして具備し、前記入力情報を元に、前記ライブラリから信号設定回路を生成し、ハードウェアエミュレータに入力するテストベンチ情報と回路情報を生成するエミュレーション用データ生成手段を具備した
エミュレーションモデル生成装置。
【請求項４】
ディジタルＬＳＩ回路のハードウェアエミュレーションを実行するデータを生成する装置であって、
入力されたテストベンチ情報から回路中の内部レジスタを設定している情報を検出した信号設定情報を入力情報とし、この入力情報をハードウェアエミュレータでの使用に適するようパラメタライズされたモデルをあらかじめライブラリとして具備し、前記入力情報を元に、前記ライブラリから信号設定回路を生成するとともに、前記設定される回路中のレジスタの値の回路を削除し、ハードウェアエミュレータに入力するテストベンチ情報と回路情報を生成するエミュレーション用データ生成手段を具備した
エミュレーションモデル生成装置。
【請求項５】
ディジタルＬＳＩ回路のハードウェアエミュレーションを実行するデータを生成する装置であって、
入力されたテストベンチ情報が回路情報内部信号を直接参照している情報を検出した回路動作参照情報を入力情報とし、この入力情報をハードウェアエミュレータでの使用に適するようパラメタライズされたモデルをあらかじめライブラリとして具備し、前記入力情報を元に、前記ライブラリから信号参照回路を生成し、ハードウェアエミュレータに入力するテストベンチ情報と回路情報を生成するエミュレーション用データ生成手段を具備した
エミュレーションモデル生成装置。
【請求項６】
ディジタルＬＳＩ回路のハードウェアエミュレーションを実行するデータを生成する方法であって、
入力されたシミュレーション用テストベンチ情報からシミュレーション用回路情報の内部信号線を設定している情報を検出し、信号設定情報として出力するステップと、
前記信号設定情報から設定される回路内部の信号が特定の値に固定されるか、テストベンチ内で生成される値に任意に設定されるかを元に、使用する信号設定回路を特定し、エミュレータ用の信号設定回路モデルを予めパラメタライズしてモデル化したエミュレーション回路ライブラリ中の該当する信号設定回路モデルを検索し、パラメータを与えて展開し、テストベンチおよび回路情報に追加挿入することにより、エミュレーション用データを生成するステップと
を有するエミュレーションモデル生成方法。
【請求項７】
ディジタルＬＳＩ回路のハードウェアエミュレーションを実行するデータを生成する方法であって、
入力されたシミュレーション用テストベンチ情報からシミュレーション用回路情報の内部信号線を設定している情報を検出し、信号設定情報として出力するステップと、
前記信号設定情報とシミュレーション用回路情報より、テストベンチより直接信号が設定される信号線の値をシミュレーション用回路情報内で生成している回路を抽出して不要回路情報として出力するステップと、
前記信号設定情報から、設定される回路内部の信号が特定の値に固定されるか、テストベンチ内で生成される値に任意に設定されるかを元に、使用する信号設定回路を特定し、エミュレータ用の信号設定回路モデルを予めパラメタライズしてモデル化したエミュレーション回路ライブラリ中の該当する信号設定回路モデルを検索し、パラメータを与えて展開し、テストベンチおよび回路情報に追加挿入するとともに、テストベンチから値を設定していることにより、該当信号を生成する回路が不要となるため、不要回路情報３２１から該当する回路情報を削除し、エミュレーション用データを生成するステップと
を有するエミュレーションモデル生成方法。
【請求項８】
ディジタルＬＳＩ回路のハードウェアエミュレーションを実行するデータを生成する方法であって、
入力されたテストベンチ情報から回路中の内部レジスタを設定している情報を検出した信号設定情報として出力するステップと、
前記信号設定情報から設定される回路内部の信号が特定の値に固定されるか、テストベンチ内で生成される値に任意に設定されるかを元に、使用する信号設定回路を特定し、エミュレータ用の信号設定回路モデルを予めパラメタライズしてモデル化したエミュレーション回路ライブラリ中の該当する信号設定回路モデルを検索し、パラメータを与えて展開し、テストベンチおよび回路情報に追加挿入することにより、エミュレーション用データを生成するステップと
を有するエミュレーションモデル生成方法。
【請求項９】
ディジタルＬＳＩ回路のハードウェアエミュレーションを実行するデータを生成する方法であって、
入力されたテストベンチ情報から回路中の内部レジスタを設定している情報を検出した信号設定情報として出力するステップと、
前記信号設定情報から設定される回路内部の信号が特定の値に固定されるか、テストベンチ内で生成される値に任意に設定されるかを元に、使用する信号設定回路を特定し、エミュレータ用の信号設定回路モデルを予めパラメタライズしてモデル化したエミュレーション回路ライブラリ中の該当する信号設定回路モデルを検索し、パラメータを与えて展開し、テストベンチおよび回路情報に追加挿入するとともに、前記設定される回路中のレジスタの値を生成する回路を削除することにより、エミュレーション用データを生成するステップと
を有するエミュレーションモデル生成方法。
【請求項１０】
ディジタルＬＳＩ回路のハードウェアエミュレーションを実行するデータを生成する方法であって、
入力されたテストベンチ情報が回路情報内部信号を直接参照している情報を検出した回路動作参照情報として出力するステップと、
前記回路動作参照情報を元に、信号参照情報を検索し、エミュレータ用の信号設定回路モデルを予めパラメタライズしてモデル化したエミュレーション回路ライブラリ中の該当する回路動作参照回路モデルを検索し、パラメータを与えて展開し、テストベンチおよび回路情報に追加挿入することにより、エミュレーション用データを生成するステップと
を有するエミュレーションモデル生成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタルＬＳＩ回路設計、特にハードウェア記述言語によって設計されるディジタルＬＳＩ回路のハードウェアエミュレーションを行なう場合、ソフトウェアシミュレーションの情報を元に、ハードウェアエミュレーションの実行を容易化すると共に、ハードウェアエミュレーション時に使用するハードウェアエミュレータのリソース消費量を軽減するエミュレーションモデル生成装置及び方法に関する。
【０００２】
【従来の技術】
計算機を用いたディジタルＬＳＩ回路設計のＤＡ（Ｄｅｓｉｇｎ　Ａｕｔｏｍａｔｉｏｎ）システムにおいて、Ｖｅｒｉｌｏｇ−ＨＤＬ（Ｖｅｒｉｌｏｇ　Ｈａｒｄｗａｒｅ　Ｄｅｓｃｒｉｐｔｉｏｎ　Ｌａｎｇｕａｇｅ）やＶＨＤＬ（ＶＨＳＩＣ　Ｈａｒｄｗａｒｅ　Ｄｅｓｃｒｉｐｔｉｏｎ　Ｌａｎｇｕａｇｅ）などのハードウェア記述言語による回路設計が行なわれている。
【０００３】
ハードウェア記述言語で設計された回路は、ソフトウェア論理シミュレータで回路機能を検証する。ソフトウェア論理シミュレータは、回路動作をソフトウェアシミュレーションとして動作させるシミュレータで、動作速度は遅いが、信号線の観測性などデバッグ性が良く、回路設計の初期段階で有効な検証手段である（特許文献１参照）。
【０００４】
従来、論理シミュレーションを実行する場合は、図１１（ａ）に示すように、シミュレーション用のテストベンチ情報１０１と回路情報１０２とからなるシミュレーション用データ１００を、ソフトウェア論理シミュレータ１１０に入力し、シミュレーション結果１２０を得る。
【０００５】
別の回路機能検証手段として、ハードウェアエミュレータがある。ハードウェアエミュレータは、フィールド・プログラマブル・ゲート・アレイ（以下ＦＰＧＡ）や、専用のプロセッサチップ、専用のメモリモジュール、外部デバイスとの接続インターフェースなどを持ち、設計された回路を、そこにマッピングすることにより、実際のディジタルＬＳＩ回路チップと機能的に同じ動作をエミュレーションする。ハードウェアエミュレータは、専用のデータ入力を持ち、内部信号の観測にも専用回路が必要でデバッグ性が悪いが、ソフトウェア論理シミュレータより、高速に動作するとともに大規模メモリチップやＣＰＵといった外部デバイスと接続してのシステム検証が可能であるという特徴がある。エミュレーションを実行する場合は、図１１（ｂ）に示すように、エミュレーション用のテストベンチ情報２０１と回路情報２０２とからなるエミュレーションデータ２００を、シミュレーション用データ１００とは別に用意し、これをハードウェアエミュレータ２１０に入力し、エミュレーション結果２２０を得る。
【０００６】
ハードウェアエミュレータの範疇には、論理シミュレータのテストベンチなどが流用できるハードウェアアクセラレータも存在するが、ＦＰＧＡにマッピングする回路データと、ソフトウェアで処理するテストベンチという位置付けになる。
【０００７】
ここで、ＦＰＧＡにマッピングするデータは、論理回路として整合性の取れたものでなければならないが、ソフトウェアシミュレーションにおいては、回路的な接続を無視した信号のドライブや参照が可能であるため、両者のデータには互換性がない部分がある。シミュレーション時においては、回路機能を限定して検証することが行われており、そのために本来回路内部での処理により決定される信号線やレジスタの値をテストベンチから直接に指定することが多い。
【０００８】
ここで、ディジタルＬＳＩ回路設計においては、まずソフトウェア論理シミュレーションにより回路の機能をデバッグし、その後ハードウェアエミュレータや評価ボードで、高速な検証、外部デバイスと接続してのシステム検証を実行するというものである。
【０００９】
【特許文献１】
特開平６−１７５８７１号公報
【００１０】
【発明が解決しようとする課題】
ハードウェアエミュレータは、実際にチップを作成することなく実機検証と同等なことが可能である。しかしながら、ハードウェアエミュレータは、特にテストベンチにおいて、エミュレータ側情報の制限の多さから論理シミュレータと互換性がなく、共通の検証環境で回路検証できないため、エミュレーションデータの作成に時間がかかるという問題がある。
【００１１】
また、ソフトウェアとして処理する論理シミュレータと比べ、ハードウェアエミュレータは入力される回路容量がエミュレータのリソースに依存し、また高額なため容量の拡張も困難であるという問題もある。
【００１２】
本発明が解決しようとする課題は、上記課題を解決するもので、
１）　テストベンチから回路内部の特定信号線の値をドライブするエミュレーションモデル生成装置を提供
２）　テストベンチから回路内部の特定信号線の値をドライブする場合、動作しない回路を削減するエミュレーションモデル生成装置を提供
３）　テストベンチから回路内のレジスタの値を設定するエミュレーションモデル生成装置を提供
４）　テストベンチから回路内のレジスタの値を固定する場合、動作しない回路を削減するエミュレーションモデル生成装置を提供
５）　回路内部の特定信号の値をテストベンチで直接参照するエミュレーションモデル生成装置を提供
することを目的とする。
【００１３】
【課題を解決するための手段】
本発明のエミュレーションモデル生成装置は、テストベンチから直接回路内部信号を設定する記述を抽出する信号設定情報検索手段と、該当する回路内部の信号線と前記テストベンチで生成される設定値に指定する回路を生成するエミュレーション用データ生成手段を具備することにより、シミュレーション用データよりエミュレーション用データを生成することができる。
【００１４】
また、本発明のエミュレーションモデル生成装置は、テストベンチから直接回路内部信号を設定する記述を抽出する信号設定情報検索手段と、該当する回路内部の信号線と前記テストベンチで生成される設定値に指定する回路を生成するとともにテストベンチから設定されることにより動作する必要のない回路をエミュレーション用データから省くエミュレーション用データ生成手段を具備することにより、シミュレーション用データよりエミュレーション用データを生成する際にその占有容量を軽減することができる。
【００１５】
また、本発明のエミュレーションモデル生成装置は、テストベンチから直接回路内部レジスタを設定する記述を抽出するレジスタ設定情報検索手段と、該当する回路内部のレジスタと前記テストベンチで生成されるレジスタ設定値を指定する回路を生成するエミュレーション用データ生成手段を具備することにより、シミュレーション用データよりエミュレーション用データを生成することができる。
【００１６】
また、本発明のエミュレーションモデル生成装置は、テストベンチから直接回路内部レジスタを設定する記述を抽出するレジスタ設定情報検索手段と、該当する回路内部のレジスタと前記テストベンチで生成されるレジスタ設定値を指定する回路を生成するとともにテストベンチからレジスタが設定されることにより動作する必要のない回路をエミュレーション用データから省くエミュレーション用データ生成手段を具備することにより、シミュレーション用データよりエミュレーション用データを生成する際にその占有容量を軽減することができる。
【００１７】
また、本発明のエミュレーションモデル生成装置は、テストベンチにおいて直接回路内部信号を参照する記述を抽出する回路動作参照情報検索手段と、該当する回路内部の信号線をテストベンチで参照している回路に接続する回路を生成するエミュレーション用データ生成手段を具備することにより、シミュレーション用データよりエミュレーション用データを生成することができる。
【００１８】
【発明の実施の形態】
以下、本発明のエミュレーションモデル生成方法を、図１から図１０に示す具体的な各実施の形態に基づいて説明する。
【００１９】
（実施の形態１）
図１と図６は本発明の（実施の形態１）のエミュレーション回路生成装置を示す。ここでは、Ｖｅｒｉｌｏｇ−ＨＤＬで記述されたシミュレーション用のテストベンチ情報と回路情報を入力とし、ハードウェアエミュレーション用データを生成する場合を実施例とする。
【００２０】
図１に示すエミュレーションモデル生成装置は、信号設定情報検索手段３１０と、エミュレーション用データ生成手段３７１と、エミュレーション回路ライブラリ３８０を有している。
【００２１】
シミュレーション用テストベンチ情報１０１とシミュレーション用回路情報１０２とからなるシミュレーション用データ１００を、信号設定情報検索手段３１０に入力する。
【００２２】
信号設定情報検索手段３１０は、入力されたテストベンチ情報から回路情報内部信号線を設定している情報を検出し、信号設定情報３１１として出力する（図６のステップ４１１，ステップ４１２）。
【００２３】
エミュレーション用データ生成手段３７１は、エミュレーション回路ライブラリ３８０を具備しており、シミュレーション用データ１００と信号設定情報３１１から、設定される回路内部の信号が特定の値に固定されるか、テストベンチ内で生成される値に任意に設定されるかを元に、使用する信号設定回路を特定し、エミュレーション回路ライブラリ３８０中の該当する信号設定回路モデルを検索し、パラメータを与えて展開し、テストベンチおよび回路情報に追加挿入することにより、エミュレーション用データ２００を生成する（図６のステップ４１４）。
【００２４】
ここで、エミュレーション回路ライブラリ３８０は、エミュレータ用の信号設定回路モデルを予めパラメタライズしてモデル化したもので、信号固定回路モデル３８１や信号設定回路モデル３８２などから構成される。
【００２５】
エミュレーション用データ２００は、テストベンチ情報２０１と回路情報２０２とからなる。
この構成によると、シミュレーション特有の設定により、テストベンチから回路中の信号線を直接設定している場合に、シミュレーション用データ１００よりエミュレーション用データ２００を生成することができ、同様の機能を持ったエミュレーション用データ２００の自動生成ができ、エミュレーション実行が容易になる。
【００２６】
（実施の形態２）
図２と図７は本発明の（実施の形態２）のエミュレーション回路生成装置を示す。ここではＶｅｒｉｌｏｇ−ＨＤＬで記述されたシミュレーション用のテストベンチ情報と回路情報を入力とし、ハードウェアエミュレーション用データを生成する場合を実施例とする。
【００２７】
図２に示すエミュレーションモデル生成装置は、信号設定情報検索手段３１０と、不要回路情報検索手段３２０と、エミュレーション用データ生成手段３７２と、エミュレーション回路ライブラリ３８０を有している。
【００２８】
シミュレーション用テストベンチ情報１０１とシミュレーション用回路情報１０２からなるシミュレーション用データ１００を、信号設定情報検索手段３１０に入力する。
【００２９】
信号設定情報検索手段３１０は、入力されたテストベンチ情報から回路情報内部信号線を設定している情報を検出し、信号設定情報３１１として出力する（図７のステップ４１１，ステップ４１２）。
【００３０】
不要回路情報検索手段３２０は、信号設定情報３１１と回路情報１０２より、テストベンチより直接信号が設定される信号線の値を回路情報１０２内で生成している回路を抽出し、不要回路情報３２１として出力する（図７のステップ４１３）。
【００３１】
エミュレーション用データ生成手段３７２は、エミュレーション回路ライブラリ３８０を具備しており、シミュレーション用データ１００と信号設定情報３１１から、設定される回路内部の信号が特定の値に固定されるか、テストベンチ内で生成される値に任意に設定されるかを元に、使用する信号設定回路を特定し、エミュレーション回路ライブラリ３８０中の該当する信号設定回路モデルを検索し、パラメータを与えて展開し、テストベンチおよび回路情報に追加挿入するとともに、テストベンチから値を設定していることにより、該当信号を生成する回路が不要となるため、不要回路情報３２１から該当する回路情報を削除し、エミュレーション用データ２００を生成する（図７のステップ４１４）。
【００３２】
ここで、エミュレーション回路ライブラリ３８０は、エミュレータ用の信号設定回路モデルを予めパラメタライズしてモデル化したもので、信号固定回路モデル３８１や信号設定回路モデル３８２などから構成される。
【００３３】
エミュレーション用データ２００は、テストベンチ情報２０１と回路情報２０２とからなる。
この構成によると、シミュレーション特有の設定により、テストベンチから回路中の信号線を直接設定している場合に、同様の機能を持ったエミュレーション用データの自動生成ができ、エミュレーション実行が容易になるとともに、テストベンチから値を設定することで回路として動作させる必要なくなった回路を削除してエミュレータにマッピングするようにすることで、エミュレータのリソース負荷を軽減することができる。
【００３４】
（実施の形態３）
図３と図８は本発明の（実施の形態３）のエミュレーション回路生成装置を示す。ここでは、Ｖｅｒｉｌｏｇ−ＨＤＬで記述されたシミュレーション用のテストベンチ情報と回路情報を入力とし、ハードウェアエミュレーション用データを生成する場合を実施例とする。
【００３５】
図３に示すエミュレーションモデル生成装置は、レジスタ設定情報検索手段３３０と、エミュレーション用データ生成手段３７３と、エミュレーション回路ライブラリ３８０を有している。
【００３６】
シミュレーション用テストベンチ情報１０１とシミュレーション用回路情報１０２とからなるシミュレーション用データ１００を、レジスタ設定情報検索手段３３０に入力する。
【００３７】
レジスタ設定情報検索手段３３０は、入力されたテストベンチ情報から回路情報内部レジスタを設定している情報を検出し、レジスタ設定情報３３１として出力する（図８のステップ４２１，ステップ４２２）。
【００３８】
エミュレーション用データ生成手段３７３は、エミュレーション回路ライブラリ３８０を具備しており、シミュレーション用データ１００とレジスタ設定情報３３１から、設定される回路内部のレジスタが特定の値に固定されるか、テストベンチ内で生成される値に任意に設定されるかを元に、使用するレジスタ設定回路を特定し、エミュレーション回路ライブラリ３８０中の該当するレジスタ設定回路モデルを検索し、パラメータを与えて展開し、テストベンチおよび回路情報に追加挿入することにより、エミュレーション用データ２００を生成する（図８のステップ４２４）。
【００３９】
ここで、エミュレーション回路ライブラリ３８０は、エミュレータ用のレジスタ設定回路モデルを予めパラメタライズしてモデル化したもので、レジスタ固定回路モデル３８３やレジスタ設定回路モデル３８４などから構成される。
【００４０】
エミュレーション用データ２００は、テストベンチ情報２０１と回路情報２０２とからなる。
この構成によると、シミュレーション特有の設定により、テストベンチから回路中のレジスタ出力を直接設定している場合に、同様の機能を持ったエミュレーション用データの自動生成ができ、エミュレーション実行が容易になる。
【００４１】
（実施の形態４）
図４と図９は本発明の（実施の形態４）のエミュレーション回路生成装置を示す。ここでは、Ｖｅｒｉｌｏｇ−ＨＤＬで記述されたシミュレーション用のテストベンチ情報と回路情報を入力とし、ハードウェアエミュレーション用データを生成する場合を実施例とする。
【００４２】
図４に示すエミュレーションモデル生成装置は、レジスタ設定情報検索手段３３０と、不要回路情報検索手段３４０と、エミュレーション用データ生成手段３７４と、エミュレーション回路ライブラリ３８０を有している。
【００４３】
シミュレーション用テストベンチ情報１０１とシミュレーション用回路情報１０２とからなるシミュレーション用データ１００を、レジスタ設定情報検索手段３３０に入力する。
【００４４】
レジスタ設定情報検索手段３３０は、入力されたテストベンチ情報から回路情報内部レジスタを設定している情報を検出し、レジスタ設定情報３３１として出力する（図９のステップ４２１，ステップ４２２）。
【００４５】
不要回路情報検索手段３４０は、レジスタ設定情報３３１と回路情報１０２より、テストベンチより直接信号が設定されるレジスタの値を回路情報１０２内で生成している回路を抽出し、不要回路情報３４１として出力する（図９のステップ４２３）。
【００４６】
エミュレーション用データ生成手段３７４は、エミュレーション回路ライブラリ３８０を具備しており、シミュレーション用データ１００とレジスタ設定情報３３１から、設定される回路内部の信号が特定の値に固定されるか、テストベンチ内で生成される値に任意に設定されるかを元に、使用するレジスタ設定回路を特定し、エミュレーション回路ライブラリ３８０中の該当するレジスタ設定回路モデルを検索し、パラメータを与えて展開し、テストベンチおよび回路情報に追加挿入するとともに、テストベンチから値を設定していることにより、該当信号を生成する回路が不要となるため、不要回路情報３４１から該当する回路情報を削除し、エミュレーション用データ２００を生成する（図９のステップ４２４）。
【００４７】
ここで、エミュレーション回路ライブラリ３８０は、エミュレータ用のレジスタ設定回路モデルを予めパラメタライズしてモデル化したもので、レジスタ固定回路モデル３８３やレジスタ設定回路モデル３８４などから構成される。
【００４８】
エミュレーション用データ２００は、テストベンチ情報２０１と回路情報２０２とからなる。
この構成によると、　シミュレーション特有の設定により、テストベンチから回路中のレジスタ出力を直接設定している場合に、同様の機能を持ったエミュレーション用データの自動生成ができ、エミュレーション実行が容易になるとともに、テストベンチから値を設定することで回路として動作させる必要ななくなった回路を削除してエミュレータにマッピングするようにすることで、エミュレータのリソース負荷を軽減することができる。
【００４９】
（実施の形態５）
図５と図１０は本発明の（実施の形態５）のエミュレーション回路生成装置を示す。ここでは、Ｖｅｒｉｌｏｇ−ＨＤＬで記述されたシミュレーション用のテストベンチ情報と回路情報を入力とし、ハードウェアエミュレーション用データを生成する場合を実施例とする。
【００５０】
図５に示すエミュレーションモデル生成装置は、回路動作参照情報検索手段３５０と、エミュレーション用データ生成手段３７５と、エミュレーション回路ライブラリ３８０を有している。
【００５１】
シミュレーション用テストベンチ情報１０１と回路情報１０２とからなるシミュレーション用データ１００を、回路動作参照情報検索手段３５０に入力する。回路動作参照情報検索手段３５０は、入力されたテストベンチ情報が回路情報内部信号を直接参照している情報を検出し、回路動作参照情報３５１として出力する（図１０のステップ４３１，ステップ４３２）。
【００５２】
エミュレーション用データ生成手段３７５は、エミュレーション回路ライブラリ３８０を具備しており、シミュレーション用データ１００と回路動作参照情報３５１から、参照される回路内部の信号線を元に、エミュレーション回路ライブラリ３８０中の該当する回路動作参照回路モデルを検索し、パラメータを与えて展開し、テストベンチおよび回路情報に追加挿入することにより、エミュレーション用データ２００を生成する（図１０のステップ４３４）。
【００５３】
ここで、エミュレーション回路ライブラリ３８０は、エミュレータ用の回路動作参照回路モデルを予めパラメタライズしてモデル化した回路動作参照回路モデル３８５などから構成される。
【００５４】
エミュレーション用データ２００は、テストベンチ情報２０１と回路情報２０２とからなる。
この構成によると、シミュレーション特有の設定により、テストベンチへ回路中の信号線の値を直接参照している場合に、同様の機能を持ったエミュレーション用データの自動生成ができ、エミュレーション実行が容易になる。
【００５５】
【発明の効果】
以上のように本発明によると、論理シミュレーションとハードウェアエミュレーションを実行するときに問題となる、エミュレーションデータ作成をシミュレーションデータから効率的に行うことができ、エミュレーション実行までの時間が短縮できる。また、エミュレータのリソース使用効率向上が容易になる。
【図面の簡単な説明】
【図１】本発明の（実施の形態１）のエミュレーションモデル生成装置の構成図
【図２】本発明の（実施の形態２）のエミュレーションモデル生成装置の構成図
【図３】本発明の（実施の形態３）のエミュレーションモデル生成装置の構成図
【図４】本発明の（実施の形態４）のエミュレーションモデル生成装置の構成図
【図５】本発明の（実施の形態５）のエミュレーションモデル生成装置の構成図
【図６】本発明の（実施の形態１）のエミュレーションモデル生成方法のフロー図
【図７】本発明の（実施の形態２）のエミュレーションモデル生成方法のフロー図
【図８】本発明の（実施の形態３）のエミュレーションモデル生成方法のフロー図
【図９】本発明の（実施の形態４）のエミュレーションモデル生成方法のフロー図
【図１０】本発明の（実施の形態５）のエミュレーションモデル生成方法のフロー図
【図１１】従来の論理シミュレーションとハードウェアエミュレーションの説明図
【符号の説明】
１００　シミュレーション用データ
１０１　シミュレーション用テストベンチ情報
１０２　シミュレーション用回路情報
１１０　ソフトウエア論理シミュレータ
１２０　シミュレーション結果
２００　エミュレーションデータ
２０１　エミュレーション用テストベンチ情報
２０２　エミュレーション用回路情報
２１０　ハードウェアエミュレータ
２２０　エミュレーション結果
３１０　信号設定情報検索手段
３１１　信号設定情報
３２０　不要回路情報検索手段
３２１　不要回路情報
３３０　レジスタ設定情報検索手段
３３１　レジスタ設定情報
３４０　不要回路情報検索手段
３４１　不要回路情報
３５０　回路動作参照情報検索手段
３５１　回路動作参照情報
３７１　エミュレーション用データ生成手段
３７２　エミュレーション用データ生成手段
３７３　エミュレーション用データ生成手段
３７４　エミュレーション用データ生成手段
３７５　エミュレーション用データ生成手段
３８０　エミュレーション回路ライブラリ
３８１　信号固定回路モデル
３８２　信号設定回路モデル
３８３　レジスタ固定回路モデル
３８４　レジスタ設定回路モデル
３８５　回路動作参照回路モデル
４１１　信号設定情報を検索するステップ
４１２　信号設定情報を出力するステップ
４１３　不要回路情報を出力するステップ
４１４　エミュレーション用データを生成するステップ
４２１　レジスタ設定情報を検索するステップ
４２２　レジスタ設定情報を出力するステップ
４２３　不要回路情報を出力するステップ
４２４　エミュレーション用データを生成するステップ
４３１　回路動作参照情報を検索するステップ
４３２　回路動作参照情報を出力するステップ
４３４　エミュレーション用データを生成するステップ
【図１】
2004102555.tif 000003
【図２】
2004102555.tif 000004
【図３】
2004102555.tif 000005
【図４】
2004102555.tif 000006
【図５】
2004102555.tif 000007
【図６】
2004102555.tif 000008
【図７】
2004102555.tif 000009
【図８】
2004102555.tif 000010
【図９】
2004102555.tif 000011
【図１０】
2004102555.tif 000012
【図１１】
2004102555.tif 000013