(57)【要約】【課題】特性補正動作と書込動作との双方に十分な時間を割り当てることが可能な表示装置及びその駆動方法を提供すること。【解決手段】本発明の表示装置１では、画素ＰＸは、表示素子ＯＬＥＤと、走査信号線ＳｃａｎＭａを介して第１走査信号が供給されている書込期間に映像信号線ＤａｔａＮを介して供給される映像信号が書き込まれるとともにそれに対応した大きさの駆動電流を有効表示期間に表示素子ＯＬＥＤに流す駆動電流制御回路と、書込期間に先立つ補正期間に走査信号線ＳｃａｎＭｂを介して第２走査信号が供給されることによりリセット信号線ＲＳＴを介してリセット信号が供給されるとともにそれを利用して駆動電流制御回路の画素ＰＸ間での特性のばらつきを補正する特性補正回路とを備え、特性補正動作と書込動作とのそれぞれを画素ＰＸの行毎に順次行うとともに、或る行に対する書込期間と次の行に対する特性補正期間とを重ね合わせる。【選択図】    図１
2004286816.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２走査信号線と、前記第１及び第２走査信号線と交差した映像信号線と、リセット信号線と、前記第１走査信号線と前記映像信号線との交差部近傍に配置された画素とを具備し、
前記画素のそれぞれは、流れる電流の大きさに応じて光学特性が変化する表示素子と、前記第１走査信号線を介して第１走査信号が供給されている書込期間において前記映像信号線を介して供給される映像信号が書き込まれるとともに前記書込期間に続く有効表示期間において前記映像信号に対応した大きさの駆動電流を前記表示素子に流す駆動電流制御回路と、前記書込期間に先立つ補正期間において前記第２走査信号線を介して第２走査信号が供給されることにより前記リセット信号線を介してリセット信号が供給されるとともに前記リセット信号を利用して前記駆動電流制御回路の前記画素間での特性のばらつきを補正する特性補正回路とを備え、
前記特性補正回路により前記駆動電流制御回路の特性を補正する特性補正動作と前記駆動電流制御回路に前記映像信号を書き込む書込動作とのそれぞれを前記画素の行毎に順次行うとともに、或る行の前記画素に対して前記書込動作を行う前記書込期間と次の行の前記画素に対して前記特性補正動作を行う前記特性補正期間とを少なくとも部分的に重なり合わせるように構成されたことを特徴とするアクティブマトリクス型表示装置。
【請求項２】
或る行の前記画素に対して前記特性補正動作を行う前記特性補正期間と次の行の前記画素に対して前記特性補正動作を行う前記特性補正期間とを少なくとも部分的に重なり合わせるように構成されたことを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記駆動電流制御回路は、制御端子と第１電源端子に接続された第１端子とそれらの間の電圧に対応した大きさの駆動電流を出力する第２端子とを備えた駆動電流制御素子と、前記映像信号線と前記制御端子との間に接続されるとともにそれらの間の導通／非導通を前記第１走査信号線を介して供給される前記第１走査信号に応じて切り替える第１スイッチと、前記第１端子と前記制御端子との間に接続された第１キャパシタとを含んだことを特徴とする請求項１または請求項２に記載のアクティブマトリクス型表示装置。
【請求項４】
前記特性補正回路は、前記リセット信号線と前記制御端子との間に接続されるとともにそれらの間の導通／非導通を前記第２走査信号線を介して供給される前記第２走査信号に応じて切り替える第２スイッチと、前記第２端子と前記表示素子との間に接続されるとともにそれらの間の導通／非導通を切り替える第３スイッチと、前記第２端子と前記制御端子との間に接続されるとともにそれらの間の導通／非導通を切り替える第４スイッチと、前記第１及び第２スイッチの出力端子と前記制御端子との間に接続された第２キャパシタとを含んだことを特徴とする請求項３に記載のアクティブマトリクス型表示装置。
【請求項５】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１乃至請求項４の何れか１項に記載のアクティブマトリクス型表示装置。
【請求項６】
第１及び第２走査信号線と、前記第１及び第２走査信号線と交差した映像信号線と、リセット信号線と、前記第１走査信号線と前記映像信号線との交差部近傍に配置された画素とを具備し、
前記画素のそれぞれは、流れる電流の大きさに応じて光学特性が変化する表示素子と、前記第１走査信号線を介して第１走査信号が供給されている書込期間において前記映像信号線を介して供給される映像信号が書き込まれるとともに前記書込期間に続く有効表示期間において前記映像信号に対応した大きさの駆動電流を前記表示素子に流す駆動電流制御回路と、前記書込期間に先立つ補正期間において前記第２走査信号線を介して第２走査信号が供給されることにより前記リセット信号線を介してリセット信号が供給されるとともに前記リセット信号を利用して前記駆動電流制御回路の前記画素間での特性のばらつきを補正する特性補正回路とを備えたアクティブマトリクス型表示装置の駆動方法であって、
前記特性補正回路により前記駆動電流制御回路の特性を補正する特性補正動作と前記駆動電流制御回路に前記映像信号を書き込む書込動作とのそれぞれを前記画素の行毎に順次行うとともに、或る行の前記画素に対して前記書込動作を行う前記書込期間と次の行の前記画素に対して前記特性補正動作を行う前記特性補正期間とを少なくとも部分的に重なり合わせることを特徴とするアクティブマトリクス型表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置及びその駆動方法に係り、特にはアクティブマトリクス型表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
近年、有機エレクトロ・ルミネッセンス（以下、ＥＬという）表示装置は、その軽量、薄型、高輝度という特徴により、携帯電話に代表される携帯用情報機器などのディスプレイとして注目を集めている。典型的な有機ＥＬ表示装置では、書込期間において書き込んだ映像信号に対応した大きさの駆動電流が、それに続く発光期間において有機ＥＬ素子に流れ続けるように、各画素にメモリ性を付与している。すなわち、アクティブマトリクス駆動方式を採用している。
【０００３】
ところで、この有機ＥＬ表示装置では、映像信号に対応して駆動電流Ｉｄの大きさを制御する駆動制御素子（駆動用トランジスタ）の閾値電圧Ｖｔｈが画素間でばらつくのに起因して、表示ムラが発生することがある。この問題に対しては、各画素に閾値キャンセル回路を設けて駆動用トランジスタの特性を補正することが提案されている（以下の特許文献１を参照のこと）。
【０００４】
この回路によると、駆動電流Ｉｄに閾値Ｖｔｈが与える影響を最小とすることができる。したがって、画素間で駆動用トランジスタの閾値Ｖｔｈがばらついていたとしても、そのようなばらつきが有機ＥＬ素子に供給する駆動電流Ｉｄに与える影響を低減することができる。
【０００５】
しかしながら、この技術では、或る行に対して特性補正動作及び書込動作を行った後に次の行に対して特性補正動作及び書込動作を行うという方法を採用している。すなわち、一水平走査期間内に特性補正動作と書込動作との双方を行っている。そのため、特性補正動作と書込動作との双方に十分な時間を割り当てることが難しく、その結果、表示ムラが十分には解消されないという問題がある。
【０００６】
【特許文献１】
米国特許第６，２２９，５０６号明細書
【０００７】
【発明が解決しようとする課題】
本発明の目的は、特性補正動作と書込動作との双方に十分な時間を割り当てることが可能な表示装置及びその駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明は、第１及び第２走査信号線と、前記第１及び第２走査信号線と交差した映像信号線と、リセット信号線と、前記第１走査信号線と前記映像信号線との交差部近傍に配置された画素とを具備し、前記画素のそれぞれは、流れる電流の大きさに応じて光学特性が変化する表示素子と、前記第１走査信号線を介して第１走査信号が供給されている書込期間において前記映像信号線を介して供給される映像信号が書き込まれるとともに前記書込期間に続く有効表示期間において前記映像信号に対応した大きさの駆動電流を前記表示素子に流す駆動電流制御回路と、前記書込期間に先立つ補正期間において前記第２走査信号線を介して第２走査信号が供給されることにより前記リセット信号線を介してリセット信号が供給されるとともに前記リセット信号を利用して前記駆動電流制御回路の前記画素間での特性のばらつきを補正する特性補正回路とを備え、前記特性補正回路により前記駆動電流制御回路の特性を補正する特性補正動作と前記駆動電流制御回路に前記映像信号を書き込む書込動作とのそれぞれを前記画素の行毎に順次行うとともに、或る行の前記画素に対して前記書込動作を行う前記書込期間と次の行の前記画素に対して前記特性補正動作を行う前記特性補正期間とを少なくとも部分的に重なり合わせるように構成されたことを特徴とするアクティブマトリクス型表示装置を提供する。
【０００９】
また、本発明は、第１及び第２走査信号線と、前記第１及び第２走査信号線と交差した映像信号線と、リセット信号線と、前記第１走査信号線と前記映像信号線との交差部近傍に配置された画素とを具備し、前記画素のそれぞれは、流れる電流の大きさに応じて光学特性が変化する表示素子と、前記第１走査信号線を介して第１走査信号が供給されている書込期間において前記映像信号線を介して供給される映像信号が書き込まれるとともに前記書込期間に続く有効表示期間において前記映像信号に対応した大きさの駆動電流を前記表示素子に流す駆動電流制御回路と、前記書込期間に先立つ補正期間において前記第２走査信号線を介して第２走査信号が供給されることにより前記リセット信号線を介してリセット信号が供給されるとともに前記リセット信号を利用して前記駆動電流制御回路の前記画素間での特性のばらつきを補正する特性補正回路とを備えたアクティブマトリクス型表示装置の駆動方法であって、前記特性補正回路により前記駆動電流制御回路の特性を補正する特性補正動作と前記駆動電流制御回路に前記映像信号を書き込む書込動作とのそれぞれを前記画素の行毎に順次行うとともに、或る行の前記画素に対して前記書込動作を行う前記書込期間と次の行の前記画素に対して前記特性補正動作を行う前記特性補正期間とを少なくとも部分的に重なり合わせることを特徴とするアクティブマトリクス型表示装置の駆動方法を提供する。
【００１０】
本発明では、或る行の前記画素に対して特性補正動作を行う特性補正期間と次の行の画素に対して特性補正動作を行う特性補正期間とを少なくとも部分的に重なり合わせてもよい。
【００１１】
駆動電流制御回路は、制御端子と第１電源端子に接続された第１端子とそれらの間の電圧に対応した大きさの駆動電流を出力する第２端子とを備えた駆動電流制御素子と、映像信号線と制御端子との間に接続されるとともにそれらの間の導通／非導通を第１走査信号線を介して供給される第１走査信号に応じて切り替える第１スイッチと、第１端子と制御端子との間に接続された第１キャパシタとを含んでいてもよい。この場合、特性補正回路は、リセット信号線と制御端子との間に接続されるとともにそれらの間の導通／非導通を第２走査信号線を介して供給される第２走査信号に応じて切り替える第２スイッチと、第２端子と表示素子との間に接続されるとともにそれらの間の導通／非導通を切り替える第３スイッチと、第２端子と制御端子との間に接続されるとともにそれらの間の導通／非導通を切り替える第４スイッチと、第１及び第２スイッチの出力端子と制御端子との間に接続された第２キャパシタとを含んでいてもよい。
また、表示素子は有機ＥＬ素子であってもよい。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同様または類似する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１３】
図１は、本発明の一実施形態に係る表示装置を概略的に示す平面図である。なお、ここでは、一例として、有機ＥＬ表示装置を描いている。
【００１４】
この有機ＥＬ表示装置１は、有機ＥＬパネル２と、有機ＥＬパネル２の表示動作を制御するコントローラ３とを備えている。
【００１５】
有機ＥＬパネル２は、例えば１７型ＸＧＡの表示領域を有しており、ガラス板等の光透過性絶縁基板４上でマトリクス状に配列した複数の画素ＰＸと、これら画素ＰＸの行に沿って延在した複数本の走査信号線ＳｃａｎＭａ，ＳｃａｎＭｂ，ＳｃａｎＭｃと、これら画素ＰＸの行と略直交する方向に延在した複数本の映像信号線ＤａｔａＮと、走査信号線ＳｃａｎＭａ，ＳｃａｎＭｂ，ＳｃａｎＭｃのそれぞれを順次駆動する走査信号線ドライバＹＤＲと、映像信号線ＤａｔａＮを駆動する映像信号線ドライバＸＤＲとを備えている。また、この有機ＥＬパネル２には、映像信号線ＤａｔａＮから独立したリセット信号線ＲＳＴが、画素列に沿った方向に、つまり映像信号線ＤａｔａＮと略平行に設けられている。
【００１６】
各画素ＰＸは、発光素子として自己発光素子である有機ＥＬ素子ＯＬＥＤを備えるとともに、駆動電流制御回路と特性補正回路とを備えている。
【００１７】
駆動電流制御回路は、駆動電流制御素子ＴＲと、選択用スイッチＳＷ１と、キャパシタＣ１とを備えている。駆動電流制御素子ＴＲは、一対の電源端子ＶＤＤ，ＶＳＳ間で有機ＥＬ素子ＯＬＥＤと直列に接続されており、その制御端子と電源端子ＶＤＤとの間の電圧に対応した大きさの駆動電流を有機ＥＬ素子ＯＬＥＤに対して出力する。選択用スイッチＳＷ１は、映像信号線ＤａｔａＮと駆動電流制御素子ＴＲの制御端子との間に接続（つまり、選択用スイッチＳＷ１のソースが映像信号線ＤａｔａＮ、ドレインが後述のキャパシタＣ２を介して駆動電流制御素子ＴＲの制御端子に、ゲートが対応する走査信号線ＳｃａｎＭａに接続）されており、それらの間の導通／非導通を走査信号線ＳｃａｎＭａを介して供給される第１走査信号に応じて切り替える。キャパシタＣ１は、電源端子ＶＤＤと駆動電流制御素子ＴＲの制御端子との間に接続されており、その制御端子と電源端子ＶＤＤとの間の電圧を所定期間ほぼ一定に保持する役割を果たす。
【００１８】
具体的には、選択用スイッチＳＷ１は、走査信号線ドライバＹＤＲから走査信号線ＳｃａｎＭａを介して供給される第１走査信号により映像信号線ＤａｔａＮと駆動電流制御素子ＴＲの制御端子との間を導通状態とした際に、映像信号線ドライバＸＤＲから映像信号線ＤａｔａＮを介して供給される映像信号Ｖｓｉｇ（＝０〜４Ｖ）をノードＡに出力する。また、駆動電流制御素子ＴＲは、選択用スイッチＳＷ１が出力する映像信号Ｖｓｉｇに対応した大きさの駆動電流Ｉｄを有機ＥＬ素子ＯＬＥＤに供給する。
【００１９】
なお、電源端子ＶＤＤ，ＶＳＳは、例えば、＋１０Ｖ及び０Ｖの電位にそれぞれ設定される。また、ここでは、駆動電流制御素子ＴＲとしてｐチャネル薄膜トランジスタ（以下、ＴＦＴという）を使用するとともに、選択用スイッチＳＷ１としてｎチャネルＴＦＴを使用している。これらＴＦＴはその活性層に多結晶シリコン膜を用いて形成され、走査信号線ドライバ及び映像信号線ドライバを構成するＴＦＴと同一工程で形成される。
【００２０】
特性補正回路は、ここでは閾値キャンセル回路であり、リセットスイッチＳＷ２と、出力制御用スイッチＳＷ３と、補正用スイッチＳＷ４と、キャパシタＣ２とを備えている。リセットスイッチＳＷ２は、リセット信号Ｖｒｓｔ（＝８Ｖ）を供給するリセット信号線ＲＳＴと駆動電流制御素子ＴＲの制御端子との間に接続（つまり、リセットスイッチＳＷ２のソースがリセット信号線ＲＳＴに、ドレインがキャパシタＣ２を介して駆動電流制御素子ＴＲの制御端子に、ゲートが走査信号線ＳｃａｎＭｂに接続）されるとともに、それらの間の導通／非導通を走査信号線ＳｃａｎＭｂを介して供給される第２走査信号に応じて切り替える。出力制御用スイッチＳＷ３は、駆動電流制御素子ＴＲの出力端子と有機ＥＬ素子ＯＬＥＤとの間に直列接続されるとともに、それらの間の導通／非導通を走査信号線ＳｃａｎＭｃを介して供給される第３走査信号に応じて切り替える。補正用スイッチＳＷ４は、駆動電流制御素子ＴＲの出力端子と制御端子との間に接続されるとともに、それらの間の導通／非導通を走査信号線ＳｃａｎＭｂを介して供給される第２走査信号に応じて切り替える。キャパシタＣ２は、選択用スイッチＳｗ１と駆動電流制御素子ＴＲの制御端子との間、リセットスイッチＳＷ２と駆動電流制御素子ＴＲの制御端子との間に接続されており、ノードＡ，Ｂ間での電荷の移動を防ぐとともにノードＡの電位変化に対応したノードＢの電位変化を可能としている。なお、ここでは、リセットスイッチＳＷ２、出力制御用スイッチＳＷ３、補正用スイッチＳＷ４として、ｐチャネルＴＦＴを使用している。
【００２１】
有機ＥＬ素子ＯＬＥＤは、赤、緑、または青のルミネセンス性有機化合物を含む薄膜である発光層を少なくとも含む有機薄膜層を陰極と陽極との間に介在させた構造を有している。有機ＥＬ素子ＯＬＥＤは、有機薄膜層に電子及び正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。
【００２２】
なお、有機薄膜層は、陽極バッファ層、発光層、陰極発光層の３層を積層した構造や、これらを機能的に複合した２層あるいは単層構造であってもよい。
【００２３】
コントローラ３は、有機ＥＬパネル２の外部に配置されるプリント基板上に形成され、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲの動作を制御する。コントローラ３は、外部から供給されるデジタル映像信号及び同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号及び水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号及び水平走査制御信号をそれぞれ走査信号線ドライバＹＤＲ及び映像信号線駆ドライバＸＤＲに供給するとともに、水平及び垂直走査タイミングに同期してデジタル映像信号を映像信号線ドライバＸＤＲに供給する。
【００２４】
映像信号線ドライバＸＤＲは、各水平走査期間において水平走査制御信号の制御のもとでデジタル映像信号をアナログ形式に変換し、複数の映像信号線ＤａｔａＮに対して並列的に供給する。
【００２５】
走査信号線ドライバＹＤＲは、垂直走査制御信号の制御のもとで、各表示期間（＝１フレーム期間＋垂直ブランキング期間＝特性補正期間＋書込期間＋有効表示期間）において、複数本の走査信号線ＳｃａｎＭａに対して選択用スイッチＳｗ１をオン状態とする第１走査信号を順次供給する。すなわち、走査信号線ＳｃａｎＭａへの第１走査信号の供給は、１つの走査信号線ＳｃａｎＭａに対応する選択用スイッチＳｗ１をオン状態とする第１走査信号が供給されるように為され、各走査信号線ＳｃａｎＭａへオン信号が供給される期間を１水平走査期間（１Ｈ）と呼ぶ。各行の選択用スイッチＳＷ１は、それに対応する走査信号線ＳｃａｎＭａから供給される第１走査信号により、１水平走査期間（書込期間）だけ映像信号線ＤａｔａＮとノードＡとの間を導通させ、オン状態とする第１走査信号が再び１表示期間後に供給されるまでそれらの間を非導通とする。選択行の駆動電流制御素子ＴＲは、これら選択用スイッチＳＷ１の導通により複数本の映像信号線ＤａｔａＮを介して供給される映像信号Ｖｓｉｇに対応した駆動電流Ｉｄを、書込期間に続く有効表示期間（発光期間）において有機ＥＬ素子ＯＬＥＤにそれぞれ供給する。これら映像信号Ｖｓｉｇは、映像信号の更新周期である１表示期間毎に更新される。
【００２６】
また、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａに対して説明したのと同様に、垂直走査制御信号の制御のもとで、各表示期間において、複数本の走査信号線ＳｃａｎＭｂに対してリセットスイッチＳｗ２及び補正用スイッチＳｗ４をオン状態とする第２走査信号を順次供給する。各行のリセットスイッチＳＷ２は、それに対応する走査信号線ＳｃａｎＭｂから供給される第２走査信号により、書込期間に先立つ所定期間（特性補正期間）だけリセット信号線ＲＳＴとノードＡとの間を導通させ、オン状態とする第２走査信号が再び１表示期間後に供給されるまでそれらの間を非導通とする。また、各行のスイッチＳＷ４は、それに対応する走査信号線ＳｃａｎＭｂから供給される第２走査信号により、特性補正期間だけ駆動電流制御素子ＴＲの出力端子と制御端子との間を導通させ、オン状態とする第２走査信号が再び１表示期間後に供給されるまでそれらの間を非導通とする。
【００２７】
さらに、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａに対して説明したのと同様に、垂直走査制御信号の制御のもとで、各表示期間において、複数本の走査信号線ＳｃａｎＭｃに対して出力制御用スイッチをオン状態とする第３走査信号を順次供給する。各行の出力制御用スイッチＳＷ３は、それに対応する走査信号線ＳｃａｎＭｃから供給される第３走査信号により、書込期間及び特性補正期間だけ駆動電流制御素子ＴＲと有機ＥＬ素子ＯＬＥＤとの間を非導通とし、第３走査信号が再び１表示期間後に供給されるまでそれらの間を導通させる。
【００２８】
図２は、図１に示す表示装置１の画素ＰＸの等価回路図である。
上述のように、各画素ＰＸは、有機ＥＬ素子ＯＬＥＤ及び駆動電流制御回路に加え、特性補正回路を備えている。また、駆動電流制御回路は、駆動電流制御素子ＴＲと選択用スイッチＳＷ１とキャパシタＣ１とを備えており、特性補正回路は、リセットスイッチＳＷ２と出力制御用スイッチＳＷ３と補正用スイッチＳＷ４とキャパシタＣ２とを備えている。これらスイッチＳＷ２乃至ＳＷ４は、書込期間に先立つ特性補正期間において、駆動電流制御素子ＴＲの制御電圧をこの駆動電流制御素子ＴＲの閾値電圧Ｖｔｈとほぼ等しいレベルに初期化するために図３に示す関係でＯＮ／ＯＦＦされる。
【００２９】
図３は、図２に示す画素ＰＸの駆動方法の一例を示す図である。
図３に示すように、特性補正期間はリセット期間と閾値キャンセル期間とを含んでいる。
【００３０】
リセット期間では、駆動電流制御素子ＴＲの入力端子と制御端子との間の電圧をその閾値電圧Ｖｔｈより大きくなるよう設定する。具体的には、選択用スイッチＳＷ１をＯＦＦ状態とし、スイッチＳＷ２乃至ＳＷ４をＯＮ状態とする。この動作により、ノードＡの電位はリセットスイッチＳＷ２を介して供給されるリセット信号Ｖｒｓｔにより上昇し、ノードＢ及びＣの電位は補正用スイッチＳＷ４を介して流れる放電電流により低下する。
【００３１】
これに続く閾値キャンセル期間では、選択用スイッチＳＷ１をオフ状態に維持したまま、出力制御用スイッチＳＷ３をオフ状態に設定する。これにより、ノードＢの電位は、補正用スイッチＳＷ４を介して流れる充電電流によって駆動電流制御素子ＴＲの閾値電圧Ｖｔｈとほぼ等しいレベルにまで上昇する。なお、この際、キャパシタＣ２のノードＡ側の電極には、リセット信号Ｖｒｓｔが供給されている。
【００３２】
書込期間では、選択用スイッチＳＷ１をＯＮ状態とし、スイッチＳＷ２乃至ＳＷ４をＯＦＦ状態とする。これにより、ノードＡには、リセットスイッチＳＷ２を介して供給されるリセット信号Ｖｒｓｔに代わり、映像信号Ｖｓｉｇが選択用スイッチＳＷ１を介して供給される。その結果、ノードＢの電位は、閾値電圧Ｖｔｈと映像信号Ｖｓｉｇとの和にほぼ等しくなる。
【００３３】
有効表示期間では、出力制御用スイッチＳＷ３をＯＮ状態とし、スイッチＳＷ１，ＳＷ２，ＳＷ４をＯＦＦ状態とする。これにより、駆動電流Ｉｄが出力制御用スイッチＳＷ３を介して有機ＥＬ素子ＯＬＥＤに供給される。ここで、駆動電流Ｉｄは、リセット信号Ｖｒｓｔと映像信号Ｖｓｉｇとの電位差により決定されることになり、駆動電流制御素子ＴＲの閾値電圧Ｖｔｈが画素ＰＸ間でばらついていたとしても、そのようなばらつきが駆動電流Ｉｄに与える影響を排除することができる。
【００３４】
さて、本実施形態では、この表示装置１を以下に説明するように駆動する。  図４は、図１に示す表示装置１で利用可能な駆動方法の一例を示すタイミングチャートである。なお、図４に示す参照符号Ｃｌｋａ，Ｃｌｋｂはクロック信号を示し、Ｓｔａｒｔａ，Ｓｔａｒｔｂはスタート信号を示し、Ｖｉｄｅｏは映像信号を示しており、これらは何れもコントローラ３が出力する信号である。また、図４に示す参照符号ＳｃａｎＭａ，ＳｃａｎＭｂ，ＳｃａｎＭｃは、それぞれ、走査信号線ドライバＹＤＲが走査信号線ＳｃａｎＭａ，ＳｃａｎＭｂ，ＳｃａｎＭｃに出力する走査信号を示している。
【００３５】
走査信号線ドライバＹＤＲは、スタート信号Ｓｔａｒｔａ及びクロック信号Ｃｌｋａから各水平走査期間に対応した１水平期間の幅（Ｔｗ−Ｓｔａｒｔａ）の第１パルスを生成して順次次段に転送するとともに各段の第１パルスを第１走査信号として対応する走査信号線へ出力するシフトレジスタと、スタート信号Ｓｔａｒｔｂ及びクロック信号Ｃｌｋａから各水平走査捜査期間に対応した１水平走査期間の整数倍の幅（Ｔｗ−Ｓｔａｒｔｂ）の第２パルスを生成して順次次段に転送するとともに各段の第２パルスを第２走査信号として対応する走査信号線へ出力するシフトレジスタとを備えている。走査信号線ドライバＹＤＲは、第１パルスを第１走査信号として第１走査信号線ＳｃａｎＭａに順次出力し、第２パルスを第２走査信号として第２走査信号線ＳｃａｎＭｂに順次出力する。さらに、走査信号線ドライバＹＤＲは、第２パルスとクロック信号Ｃｌｋｂとから第３走査信号を生成し、これを第３走査信号線ＳｃａｎＭｃに順次出力する。
【００３６】
具体的には、走査信号線ドライバＹＤＲは、リセット期間では、走査信号線ＳｃａｎＭａを非選択レベル（ここではＬｏｗレベル），ＳｃａｎＭｂ，ＳｃａｎＭｃを選択レベル（ここではＬｏｗレベル）の走査信号を供給する。閾値キャンセル期間では、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａ，ＳｃａｎＭｂにＬｏｗレベルの走査信号を供給し、走査信号線ＳｃａｎＭｃに非選択レベル（ここではＨｉｇｈレベル）の走査信号を供給する。書込期間では、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａを選択レベル（ここではＨｉｇｈレベル），ＳｃａｎＭｂ，ＳｃａｎＭｃを非選択レベル（ここではＨｉｇｈレベル）の走査信号を供給する。有効表示（発光）期間では、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａ，ＳｃａｎＭｃにＬｏｗレベルの走査信号を供給し、走査信号線ＳｃａｎＭｂにＨｉｇｈレベルの走査信号を供給する。
【００３７】
本実施形態では、走査信号線ドライバＹＤＲは、或る行の画素ＰＸへの特性補正動作（＝リセット動作＋閾値キャンセル動作）を開始してから１水平周期のｎ倍（ｎは１以上の整数）だけ経過後に、次の行の画素ＰＸへの特性補正動作を開始する。すなわち、或る行の画素ＰＸに対して書込動作を行う書込期間と次の行の画素に対して特性補正動作を行う特性補正期間とを少なくとも部分的に重ね合わせる。こうすると、或る行の画素ＰＸへの特性補正動作と書込動作との双方を完了した後に次の行の画素ＰＸへの特性補正動作を開始する場合に比べ、有効表示（発光）期間を十分に長く設定しつつ（有効表示期間が１表示期間に占める割合は５０％以上であることが望ましい）、特性補正動作と書込動作との双方に十分な時間を割り当てることが可能となる。
【００３８】
また、本実施形態では、映像信号Ｖｓｉｇを供給するための映像信号線ＤａｔａＮとは別に、リセット信号Ｖｒｓｔを供給するためのリセット信号線ＲＳＴを設けている。このようにリセット信号Ｖｒｓｔを供給するための配線を映像信号Ｖｓｉｇを供給するための配線から独立させると、発光動作から特性補正動作への移行の際に、配線容量に起因してリセット信号ＶｒｓｔのノードＡへの供給が遅延するのを防止することができる。すなわち、本実施形態によれば、リセット信号Ｖｒｓｔの供給に映像信号Ｖｓｉｇを供給するための映像信号線ＤａｔａＮを併用した場合とは異なり、画素ＰＸの動作を発光動作から特性補正動作へと切り替えると、ノードＡの電位は速やかにリセット信号Ｖｒｓｔと等しいレベルへと変化する。そのため、本実施形態によれば、ノードＡの電位が安定化するまでに比較的長い時間を要することに起因して駆動電流制御素子ＴＲの制御電圧を完全に初期化できないという状況になり難い。
【００３９】
このように、本実施形態によると、特性補正動作と書込動作との双方に十分な時間を割り当てることができる。加えて、本実施形態によると、発光動作から特性補正動作への切り替えの際にノードＡの電位は速やかにリセット信号Ｖｒｓｔと等しいレベルへと変化させることができる。したがって、本実施形態によると、駆動電流制御回路の特性の画素ＰＸ間でのばらつきに起因した表示ムラを十分に解消することができる。
【００４０】
なお、特性補正期間は、有機ＥＬパネルのサイズや精細度等により適宜設定されるが、本実施形態クラスの有機ＥＬパネルにおいては５０μｓｅｃ以上とすることが望ましい。ここでは、書込期間（すなわち１水平周期）は２１μｓｅｃ程度に設定するのに対し、特性補正期間は５０μｓｅｃ程度であり、１水平周期の長さよりも特性補正期間を長く設定する場合がある。したがって、本実施形態では、図４に示すように、或る行の画素ＰＸに対して特性補正動作を行う特性補正期間と次の行の画素ＰＸに対して特性補正動作を行う特性補正期間とを部分的に重ね合わせることにより、複数の水平走査周期にわたって特性補正を行なうことができ、発光時間を削減することなく十分な特性補正期間を得ることができる。
【００４１】
また、本実施形態においては、リセット信号線を画素列に沿った方向、つまり映像信号線に平行な方向に沿って設けている。このような構造によると、選択画素行に対する特性補正動作時に、その画素行に含まれる画素ＰＸに対して別々のリセット信号線ＲＳＴからリセット信号Ｖｒｓｔを供給することができる。リセット信号の供給を画素行に沿った方向で供給する場合と比し、１配線に集中させることなく、リセット信号線ＲＳＴの配線本数分で分割することができるので、リセット信号線ＲＳＴ内での電圧降下の発生を抑制することができる。そしてこの電圧降下に起因して発生する画素間のクロストークを改善し、より均一な画像表示が可能となる。特に、画素数が増大し、走査線数が多くなった場合にも良好な表示動作を行うことが可能となる。
【００４２】
なお、本発明は、上述の実施例に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【００４３】
例えば、図１に示す映像信号線ドライバＸＤＲからリセット信号Ｖｒｓｔを供給可能な構造の代わりに、図５に示すようにリセット信号Ｖｒｓｔをリセット信号供給端子ＲＥＳＥＴから供給可能な構造を採用してもよい。リセット信号を供給する回路をＰＣＢ上に形成することにより、アレイ基板の製造歩留まりを向上させることができる。また、アレイ基板の非表示領域である額縁部の面積を低減し、狭額縁化を達成することができる。また、リセット信号の調整を容易に行うことが可能となる。
【００４４】
また、図６に示すように、リセット信号線ＲＳＴを画素行に沿った方向、つまり走査信号線と平行に配置してもよく、上述と同様の駆動方法にて動作することができる。
【００４５】
さらに、図７に示すようにリセット信号線を画素行に平行に配置するとともに、隣接する画素行間でリセット信号線を共用させることも可能である。こうすると、画素行の配列方向に配列した配線の数を削減することができ、特に配線が形成された基板側を表示面とする有機ＥＬ表示装置においては発光の取り出し効率をより向上させることが可能となる。
【００４６】
詳しく説明すると、リセット信号線を画素行と平行に配置し、走査信号線ＳｃａｎＭｂ，ＳｃａｎＭｃのうち偶数番目に位置したものを省略するとともに、偶数行目の画素ＰＸ２とその上の行の画素ＰＸ１との間で走査信号線ＳｃａｎＭｂ，ＳｃａｎＭｃ（ここではＭは奇数）及びリセット信号線ＲＳＴを共用している。なお、画素ＰＸ１，ＰＸ２の回路構成は画素ＰＸの回路構成と同様である。
【００４７】
この構造によると、リセット信号Ｖｒｓｔ並びに第２及び第３走査信号を供給するために必要な配線数及び表示領域内で配線が占有する面積を低減することができる。したがって、表示装置１の大型化及び高精細化が容易になる。
【００４８】
なお、図７に示す構造を採用した場合、画素ＰＸ１，ＰＸ２への特性補正動作は２行毎に行われ、書込動作は１行毎に行われる。具体的には、図８に示すように、２ｎ行目（ｎは自然数）の画素ＰＸ２と２ｎ−１行目の画素ＰＸ１とに対して特性補正動作が同時に行われ、それらへの特性補正動作が完了した後に、２（ｎ＋１）行目の画素ＰＸ２と２（ｎ＋１）−１行目の画素ＰＸ１とに対して特性補正動作が同時に行われる。また、２ｎ行目の画素ＰＸ２と２ｎ−１行目の画素ＰＸ１とへの特性補正動作が完了後、２（ｎ＋１）行目の画素ＰＸ２と２（ｎ＋１）−１行目の画素ＰＸ１とに対する特性補正動作と並行して、２ｎ行目の画素ＰＸ２と２ｎ−１行目の画素ＰＸ１とに対して１行毎に書込動作が順次行われる。
【００４９】
このように、本実施形態では、２ｎ行目の画素ＰＸ２に対する特性補正動作と２ｎ−１行目の画素ＰＸ１に対する特性補正動作とを同時に行う。加えて、本実施形態では、２ｎ行目の画素ＰＸ２に対する特性補正期間と２ｎ−１行目の画素ＰＸ１に対する書込期間とは重ね合わせないが、２ｎ行目の画素ＰＸ２に対する特性補正期間と２ｎ＋１行目の画素ＰＸ１に対する書込期間とは重ね合わせる。したがって、特性補正動作と書込動作との双方に十分な時間を割り当てることができる。また、本実施形態では、第１及び第２の実施形態と同様に、映像信号Ｖｓｉｇを供給するための映像信号線ＤａｔａＮとは別にリセット信号Ｖｒｓｔを供給するためのリセット信号線ＲＳＴを設けているため、発光動作から特性補正動作への切り替えの際にノードＡの電位を速やかにリセット信号Ｖｒｓｔと等しいレベルへと変化させることができる。したがって、本実施形態でも、上述の実施形態で説明したのとほぼ同等の効果が得られる。
【００５０】
また、図９に示すように、リセット信号線ＲＳＴは、電源端子ＶＤＤに接続した配線と共通化してもよい。
【００５１】
この構造によると、リセット信号線ＲＳＴを有機ＥＬ素子ＯＬＥＤと電源端子ＶＤＤとを接続する配線の一部と共用できるため、表示領域内で配線が占有する面積を低減することができる。但し、この構造では、リセット信号Ｖｒｓｔは電源電圧ＶＤＤと等しくなるため、映像信号Ｖｓｉｇの最大値が電源電圧ＶＤＤにほぼ等しい必要がある。
【００５２】
また、図１０に示すように、リセット信号線ＲＳＴを格子状に配置し、互いに交差したリセット信号線ＲＳＴ同士をそれらの交差部で接続してもよい。
【００５３】
このような構造によると、上述の実施形態で説明したのと同様の効果を得ることができる。加えて、この構造によると、リセット信号の供給を表示面内に格子状に配置した配線から行うため、リセット信号線ＲＳＴにおける電圧降下をさらに抑制することができる。そのため、これらリセット信号線ＲＳＴ間で生じる電圧降下のばらつきが一層低減され、また、電圧降下が発生したとしても、クロストークとして視認されるのを抑制でき、さらに均一な表示が可能となる。
【００５４】
以上説明したように、或る行の画素ＰＸに対して書込動作を行う書込期間と次の行の画素に対して特性補正動作を行う特性補正期間とを少なくとも部分的に重ね合わせると、特性補正動作と書込動作との双方に十分な時間を割り当てることが可能となる。また、画素への映像信号の供給とリセット信号の供給とをそれぞれ独立した配線で行うと、例えば、大型化により負荷が増大した場合或いは高精細化により水平走査期間を短縮せざるを得ない場合であっても、十分な特性補正期間を確保することができる。さらに、同時に特性補正動作を行う複数の画素に複数本の配線からリセット信号を供給した場合には、電圧降下を抑制できるため、より均一な表示が可能となる。
【００５５】
なお、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲でさらに変形可能である。  例えば、先の実施形態では、画素に特定の回路構成を採用したが、画素には他の回路構成を採用してもよい。例えば、スイッチＳＷ１乃至ＳＷ４としては、ｎチャネルＴＦＴを使用してもよく或いはｐチャネルＴＦＴを使用してもよい。また、それらスイッチＳＷ１乃至ＳＷ４としてトランスミッションゲート等の他のスイッチング素子を使用してもよい。例えば、リセットスイッチＳＷ２としてトランスミッションゲートを使用し、先に説明したのとは逆極性の第２走査信号によりリセットスイッチＳＷ２のＯＮ／ＯＦＦを制御してもよい。
【００５６】
また、先の実施形態では、特性補正回路が駆動電流制御素子ＴＲの閾値電圧Ｖｔｈのばらつき補正を行うものである場合について説明したが、特性補正回路は、駆動電流制御回路の特性のばらつきを補正するものであれば、駆動電流制御素子ＴＲの閾値電圧Ｖｔｈに限定したばらつき補正するものでなくてもよい。
【００５７】
また、図７に示す構造では、２行の画素ＰＸ１，ＰＸ２で１本のリセット信号線ＲＳＴを共用しているが、３行以上の画素で１本のリセット信号線ＲＳＴを共用してもよい。
【００５８】
また、上述の実施形態では、映像信号の書き込みを１画素行ずつ行うものについて説明したが、これに限定されず、複数行ずつ同時に書き込みを行ってもよい。
【００５９】
さらに、上述の実施形態では、リセットスイッチＳＷ２及び補正用スイッチＳＷ４を共通の走査信号線ＳｃａｎＭｂを用いて制御する場合について説明したが、それらのＯＮ／ＯＦＦは独立した走査信号線を用いて制御してもよい。このように制御することにより、さらに動作を安定させ、表示品位を向上させることが可能となる。
【００６０】
また、上述の実施形態では、映像信号のデジタル−アナログ変換をガラス基板上に形成された映像信号線ドライバＸＤＲで行う場合について説明したが、このアナログ変換を有機ＥＬパネル２の外部で行ってもよい。
【００６１】
また、映像信号線ドライバＸＤＲはアナログ映像信号を時分割で対応する映像信号線ＤａｔａＮに供給するものであってもよい。そして、更に、有機ＥＬ素子へ供給する電源電圧を発光色毎に設定してもよい。
【００６２】
また、上述の実施形態では画素を構成するトランジスタとしてその活性層に多結晶ポリシリコンを用いるものについて説明したが、アモルファスシリコンを用いるものであってもよい。特に、アモルファスシリコンを用いる場合には特性補正期間の確保が重要となってくるため、本発明を適用することが望ましい。
【００６３】
さらに、上述の実施形態では表示素子として有機ＥＬ素子ＯＬＥＤを使用した有機ＥＬ表示装置１について説明したが、流れる電流の大きさに応じて光学特性が変化するものであれば他の表示素子を使用してもよい。すなわち、先の技術は有機ＥＬ表示装置以外の表示装置，例えば発光ダイオード表示装置や電界放出表示装置などのように自己発光素子を備えた表示装置，にも適用可能である。
【００６４】
【発明の効果】
以上説明したように、本発明によると、特性補正動作と書込動作との双方に十分な時間を割り当てることが可能な表示装置及びその駆動方法が提供される。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る表示装置を概略的に示す平面図。
【図２】図１に示す表示装置の画素の等価回路図。
【図３】図２に示す画素の駆動方法の一例を示す図。
【図４】図１に示す表示装置で利用可能な駆動方法の一例を示すタイミングチャート。
【図５】本発明の一変形例に係る表示装置を概略的に示す平面図。
【図６】本発明の一変形例に係る表示装置を概略的に示す平面図。
【図７】本発明の一変形例に係る表示装置を概略的に示す平面図。
【図８】図７に示す表示装置で利用可能な駆動方法の一例を示すタイミングチャート。
【図９】本発明の一変形例に係る表示装置を概略的に示す平面図。
【図１０】本発明の一変形例に係る表示装置を概略的に示す平面図。
【符号の説明】
１…有機ＥＬ表示装置、２…有機ＥＬパネル、３…コントローラ、４…光透過性絶縁基板、ＰＸ…画素、ＰＸ１…画素、ＰＸ２…画素、ＹＤＲ…走査信号線ドライバ、ＸＤＲ…映像信号線ドライバ、ＳｃａｎＭａ…走査信号線、ＳｃａｎＭｂ…走査信号線、ＳｃａｎＭｃ…走査信号線、ＤａｔａＮ…映像信号線、ＲＳＴ…リセット信号線、ＯＬＥＤ…有機ＥＬ素子、ＴＲ…駆動電流制御素子、ＳＷ１…選択用スイッチ、ＳＷ２…リセットスイッチ、ＳＷ３…出力制御用スイッチ、ＳＷ４…補正用スイッチ、Ｃ１…キャパシタ、Ｃ２…キャパシタ、ＶＤＤ…電源端子、ＶＳＳ…電源端子、ＲＥＳＥＴ…リセット信号供給端子、Ａ…ノード、Ｂ…ノード、Ｃ…ノード。
【図１】
2004286816.tif 000003
【図２】
2004286816.tif 000004
【図３】
2004286816.tif 000005
【図４】
2004286816.tif 000006
【図５】
2004286816.tif 000007
【図６】
2004286816.tif 000008
【図７】
2004286816.tif 000009
【図８】
2004286816.tif 000010
【図９】
2004286816.tif 000011
【図１０】
2004286816.tif 000012