(57)【要約】【課題】吸湿による半導体素子の信頼性低下を抑えつつ層間絶縁膜の実効誘電率を低減することを目的とする。【解決手段】Ｌ−Ｏｘ膜２０３およびＳｉＯ２膜２０４が積層した層間絶縁膜中にＣｕ膜２０９からなる銅配線を形成する。Ｌ−Ｏｘ膜２０３は梯子型水素化シロキサン構造を有するため膜厚や膜特性が安定であり、製造プロセス中に膜質が変化することが少ない。【選択図】  図９
2004235548.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、該半導体基板の上部に形成された梯子型水素化シロキサンを含む第一の絶縁膜と、該絶縁膜上に接して設けられた酸素を構成元素として含む第二の絶縁膜とを備えることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、前記第二の絶縁膜は、さらにシリコンを構成元素として含むことを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、前記第二の膜は、ＳｉＯ２、ＳｉＯＣ、ＳｉＯＮまたはＳｉＯＦのいずれかにより構成されることを特徴とする半導体装置。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置において、前記第一の絶縁膜および前記第二の絶縁膜を含む積層膜中に埋設された金属配線をさらに備えることを特徴とする半導体装置。
【請求項５】
請求項１乃至４いずれかに記載の半導体装置において、ガードリングを有しないことを特徴とする半導体装置。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置において、前記梯子型水素化シロキサンは、Ｌ−Ｏｘ（商標）であることを特徴とする半導体装置。
【請求項７】
請求項１乃至６いずれかに記載の半導体装置において、前記梯子型水素化シロキサンは、２００℃以上４００℃以下で焼成された膜であることを特徴とする半導体装置。
【請求項８】
請求項１乃至７いずれかに記載の半導体装置において、前記梯子型水素化シロキサンは、膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下であることを特徴とする半導体装置。
【請求項９】
請求項１乃至８いずれかに記載の半導体装置において、前記梯子型水素化シロキサンは、波長６３３ｎｍでの膜の屈折率が１．３８以上１．４０以下であることを特徴とする半導体装置。
【請求項１０】
請求項１乃至９いずれかに記載の半導体装置において、ガードリングを有しないことを特徴とする半導体装置。
【請求項１１】
半導体基板上に、梯子型水素化シロキサンを含む第一の絶縁膜を形成する工程と、酸素を含む原料ガスを用いたプラズマＣＶＤ法により、前記第一の絶縁膜に接して第二の絶縁膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、前記原料ガスは、Ｏ２、Ｎ２Ｏ、ＮＯ、ＣＯ、ＣＯ２、Ｈ２Ｏ、テトラエトキシシランまたはジメチルジメトキシシランを含むことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１１または１２に記載の半導体装置の製造方法において、前記原料ガスは、さらにシリコン化合物を含むことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３に記載の半導体装置の製造方法において、前記シリコン化合物は、ＳｉＨ４、モノメチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン、テトラエトキシシラン、ジメチルジメトキシシランまたはテトラビニルシランであることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１１乃至１４いずれかに記載の半導体装置の製造方法において、前記第二の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、ＳｉＯＮまたはＳｉＯＦのいずれかにより構成されることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１１乃至１５いずれかに記載の半導体装置の製造方法において、前記第二の絶縁膜を形成する工程の後、さらに、前記第二の絶縁膜および前記第一の絶縁膜を含む積層膜を選択的に除去して配線溝を形成し、該配線溝中に金属を埋め込んで金属配線を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６に記載の半導体装置の製造方法において、第一の絶縁膜を形成する前記工程で、前記梯子型水素化シロキサンを２００℃以上４００℃以下で焼成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、低誘電率絶縁材料を用いた層間絶縁膜の密着性を改善する技術に関する。
【０００２】
【従来の技術】
近年、半導体素子の高速動作性に対する要求に伴い、層間絶縁膜を従来のシリコン酸化膜（誘電率Ｋ＝４．３程度）から低誘電率化した材料に変更し、配線間容量を低減する検討が精力的に行われている。低誘電率絶縁材料として、誘電率３程度のＨＳＱ、ＭＳＱ、芳香族含有有機樹脂材料などがあり、最近では、さらに低誘電率化させるため膜中に微細な空孔（ポア）を導入したポーラス材料の開発も検討されている。このような低誘電率材料を層間絶縁膜に用いることで、配線間のクロストークを低減でき、素子の高速動作を実現することが可能となる。
【０００３】
低誘電率膜は一般に機械的特性やプラズマ耐性が充分でない。このため、配線の加工や絶縁膜の積層を行った際の損傷を防ぐ目的で低誘電率膜の表面に保護膜を設けることが多い。ところがこのような層構成とすると、低誘電率絶縁膜と保護膜との間で密着不良を生じる場合がある。
【０００４】
特許文献１には、こうした低誘電率膜の密着不良を解決する技術が開示されている。図１は同文献に従来技術として記載された配線構造の断面図である。この配線構造はシリコン窒化膜１上にＭＳＱ膜２およびシリコン酸化膜４がこの順で積層された層間絶縁膜を備え、この層間絶縁膜中にバリアメタル膜５および銅膜６からなる銅配線が形成されている。ここで、ＭＳＱ膜２は有機材料からなるのに対しシリコン酸化膜４は無機材料からなっているため、両者の間で密着不良が生じ、極端な場合には剥離が生じることがあった。このような問題に対し、上記公報では、図２に示すようにＭＳＱ膜２およびシリコン酸化膜４の間にＭＨＳＱ（メチル化ハイドロジェンシルセスキオキサン）膜３を設けることで密着性の向上を図っている。同公報によれば、図示した例ではＭＨＳＱ膜３が用いられているが、ほかに、分子中にＳｉ−Ｈ基を有するポリシロキサン化合物を用いることができるとされており、こうした材料からなる膜を用いることにより密着性が改善される理由として、Ｓｉ−Ｈ基が脱水素化して反応活性部位が発生され、上部および下部の絶縁膜と反応を起こすことによるものと推察される、と記載されている。
【０００５】
ところが、上記文献記載の技術は、密着性以外の点で、なお改善の余地を有していた。まず、図１記載の層構成は、素子中に水分が侵入しやすいという課題があった。この原因は必ずしも明らかではないが、ＣＶＤ法によるシリコン酸化膜４の成膜過程でＭＳＱ膜２の表面が変質し、吸湿しやすい層が形成されることによるものと推定される。また、図２記載の層構成では、層間絶縁膜の誘電率が上昇してしまうことがあった。分子中にＳｉ−Ｈ基を有するポリシロキサン化合物は、プラズマ中に曝されるとその誘電率が上昇する傾向がある。図２記載の層構成では、ＣＶＤ法によるシリコン酸化膜４の成膜過程でＳｉ−Ｈ基を有するポリシロキサン化合物からなる膜の表面が変質し、誘電率が上昇するものと推察される。
【０００６】
一方、特許文献２には、水素化シルセスキオキサン類からなるＳＯＧ膜上に、プラズマＣＶＤ法によるシリコン酸化膜を積層した構成が記載されている。こうすることにより、ＳＯＧ膜を含む層間絶縁膜の応力が緩和され、クラックの発生を抑制できることが記載されている。
【０００７】
この構成においても、層間絶縁膜の誘電率が上昇してしまう場合があった。後述するように、水素化シルセスキオキサンは一般に図３に示すようなかご型の分子構造をとるが、この分子構造中の水素が容易に脱離し、その誘電率が上昇する傾向が強い。上記文献記載の層構成では、水素化シルセスキオキサンがシリコン酸化膜の成膜過程でプラズマ中に曝され、その誘電率が上昇するものと推定される。
【０００８】
ところで、層間絶縁膜へ水分が侵入することによる性能劣化を抑制するための方法として、通常、ガードリングを設ける方法が利用される。特許文献３および特許文献４には、ガードリングを設けた半導体素子が開示されている。半導体素子中のガードリングは、半導体チップや特定パターンの保護を目的として半導体チップ又は特定パターンを囲むように形成され、半導体素子への水分の浸入を抑制し、その動作を安定させる役割を果たす。半導体素子内に水分が入り込むと、金属配線を腐食させたり、水分によって素子の特性が変化したりして、素子の信頼性が著しく低下する。そのため、特許文献３の段落０００２に記載されているように、ガードリングの形成は必須の構成要素であるとされている。
【０００９】
ガードリングは、半導体素子に対する製造工程中にビットラインコンタクトホールを形成し、その部分にガードリング形成物質を埋め込むことによって形成される。あるいは、ビットラインコンタクトホールに代え、ノードコンタクトホール、メタルコンタクトホールおよびビアコンタクトホールを形成した後、それらのコンタクトホール内にガードリング形成物質を埋め込むことによって形成してもよい。さらには、上記のようなコンタクトホールの周辺にダミーコンタクトホールを形成した後、ダミーコンタクトホール内にガードリング形成物質を埋め込むことによって形成することもできる。しかし、このようなガードリングを設けた場合、素子を形成することのできる面積が狭くなるため、素子の高集積化の阻害要因となる。
【００１０】
【特許文献１】
特開２００１−３２６２２２号公報
【特許文献２】
特開平７−２４０４６０号公報
【特許文献３】
特開平１０−１９９８８３号公報  段落０００２、０００３
【特許文献４】
特開２００２−１３４５０６号公報
【００１１】
【発明が解決しようとする課題】
本発明は上記事情に鑑みなされたものであって、吸湿による半導体素子の信頼性を良好に維持しつつ絶縁膜の実効誘電率を低減することを目的とする。
【００１２】
【課題を解決するための手段】
本発明によれば、半導体基板と、該半導体基板の上部に形成された梯子型水素化シロキサンを含む第一の絶縁膜と、該絶縁膜上に接して設けられた酸素を構成元素として含む第二の絶縁膜とを備えることを特徴とする半導体装置が提供される。
【００１３】
また、本発明によれば、半導体基板上に、梯子型水素化シロキサンを含む第一の絶縁膜を形成する工程と、酸素を含む原料ガスを用いたプラズマＣＶＤ法により、前記第一の絶縁膜に接して第二の絶縁膜を形成する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００１４】
ＭＳＱ等の炭素を含有する低誘電率膜は、その上に酸素を含む絶縁膜を成膜した場合、その成膜過程で低誘電率膜の損傷が起こるものと考えられる。本発明では、梯子型水素化シロキサンを用いているため、酸素を含む絶縁膜の成膜過程による劣化が有効に抑制され、層間絶縁膜の密着性が向上するものと考えられる。
【００１５】
本発明において、第二の絶縁膜は、さらにシリコンを構成元素として含む構成とすることができる。たとえばＳｉＯ２、ＳｉＯＣ、ＳｉＯＮまたはＳｉＯＦのいずれかにより構成される膜とすることができる。こうした膜は、酸素およびシリコン化合物を含む原料ガスを用いたプラズマＣＶＤ法により好適に形成することができる。
【００１６】
本発明において、第一の絶縁膜および前記第二の絶縁膜を含む積層膜中に埋設された金属配線をさらに備える構成とすることができる。上記製造方法において、第二の絶縁膜を形成する工程の後、さらに、第二の絶縁膜および第一の絶縁膜を選択的に除去して配線溝を形成し、該配線溝中に金属を埋め込んで金属配線を形成してもよい。また、半導体基板上にトランジスタ等の半導体素子が形成されていてもよい。本発明によれば、梯子型水素化シロキサンを用いた層間絶縁膜により水分の浸入を効果的に抑制できるため、金属配線の劣化を防ぎ、トランジスタの動作を安定にすることができる。本発明によれば、層間絶縁膜の特性により水分の浸入を有効に抑制できるため、ガードリングを有しない構成とすることができる。すなわち、半導体素子の集積度を良好に維持しつつ素子の信頼性を向上させることが可能となる。
【００１７】
【発明の実施の形態】
本発明における第一の膜は、梯子型水素化シロキサンを含む。梯子型水素化シロキサンとは梯子型の分子構造を有するポリマーであり、配線遅延防止の観点から誘電率２．９以下のものが好ましく、また膜密度が低いものが好ましい。たとえば、膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下、６３３ｎｍの屈折率が１．３８以上１．４０以下であることが好ましい。こうした膜材料の具体例としてＬ−Ｏｘ（商標）等を例示することができる。
【００１８】
図４に梯子型水素化シロキサン構造を有するＬ−Ｏｘ（商標）の構造を示す。図中、ｎは１以上の正の数である。このような構造を有するＬ−Ｏｘの物性データを図５に示す。
【００１９】
Ｌ−Ｏｘが図４の構造を有することは、図６に示すＦＴ−ＩＲの観測結果により確認されている。図６のチャートで特徴的なのは、約８３０ｃｍ−１に現れるシャープなＳｉ−Ｈ結合であり、このスペクトルの急峻さが、Ｌ−Ｏｘが２次元構造を有することを示唆している。また８７０ｃｍ−１付近の高波数側にもうひとつのＳｉ−Ｈ結合のピークと想定されるものが極端に小さくなっており、このことも測定対象物質が２次元構造を有していることを示すものと考えられる。
【００２０】
Ｌ−Ｏｘは焼成温度によっても物性が変動する。このことを図７に基づいて説明する。
【００２１】
窒素等の不活性ガス雰囲気で２００℃以上４００℃以下で焼成したＬ−Ｏｘは、以下のような特性を有している。図７中、Ｒ．Ｉ．は６３３ｎｍの波長での屈折率を示す。屈折率は誘電率に直接影響するパラメータであり、この値は、１．３８〜１．４０の間で推移する。２００℃未満の温度および４００℃よりも高い温度では１．４０を超える値を示した。
【００２２】
また、密度は、２００℃以上４００℃以下で焼成したＬ−Ｏｘは１．５０〜１．５８ｇ／ｃｍ３を示した。４００℃を超える温度では、１．６０ｇ／ｃｍ３を超える値を示した。２００℃未満では測定できなかった。
【００２３】
また２００℃未満では、ＦＴＩＲスペクトルより、約３６５０ｃｍ−１に現れるＳｉ−ＯＨ（シラノール）と想定される結合が観測された。４００℃をこえる焼成温度では、密度の上昇が顕著となる。
【００２４】
以上のことから、Ｌ−Ｏｘを含む絶縁膜の成膜の際、２００℃以上４００℃以下の雰囲気温度で焼成することにより、低誘電率の優れた特性のＬ−Ｏｘが安定的に得られることがわかる。
【００２５】
図３は、従来知られている３次元的な構造をもつ水素化シルセスキオキサン構造のＨＳＱ（Ｈｙｄｒｏｇｅｎ  Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）の分子骨格を示す（「ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｔｅｃｈｎｏｌｏｇｙ  ｏｕｔｌｏｏｋ  １９９８年：ｐ．４３１−４３５」より引用。）。
【００２６】
上記した２つの構造の材料は、製造プロセスにおける膜安定性が大きく相違し、Ｌ−Ｏｘの方が顕著に優れた膜安定性を示す。これは、ＨＳＱに比べてＬ−Ｏｘの方が、Ｓｉ−Ｈ減少量が少ないことによるものと考えられる。また、水素原子の結合の態様が異なることも原因となっているものと考えられる。すなわち、ＨＳＱにおいては、その立方体構造の角部分に水素原子が結合しているのに対し、Ｌ−Ｏｘでは、梯子構造の側面に水素原子が結合している。したがって、ＨＳＱの方が水素原子の周りの密度が低く、ＨＳＱの水素結合はＬ−Ｏｘに比較し反応性に富む構造となっているものと考えられる。
【００２７】
次に、シリコン基板上に低誘電率膜を設けたサンプルと、さらにその上にキャップ膜としてＳｉＯ２膜を設けたサンプルを作製し、両者の誘電率を比較した結果を示す。低誘電率膜は、Ｌ−ＯｘとＨＳＱ（ハイドロジェンシルセスキオキサン）の２種類とした。サンプルの構造は図８に示したとおりである。サンプル各部の厚みは以下の通りである。
低誘電率膜（図中、「ｌｏｗ−ｋ」と表示）  ０．３μｍ、
ＳｉＯ２膜  ０．１μｍ
【００２８】
キャップ膜のある場合とない場合のｌｏｗ−ｋ膜単体の誘電率の比較をしたところ、ＨＳＱではキャップの有無により誘電率が２．９から３．５へと変化したのに対し、Ｌ−Ｏｘはキャップの有無により誘電率があまり変化しなかった。
本発明において、さらなる低誘電率化のために、梯子型水素化シロキサン膜として、ポーラス梯子型水素化シロキサン膜を用いることができる。ポーラス梯子型水素化シロキサンは、テンプレート法を用いて形成することができる。梯子型水素化シロキサンの溶液に有機ポリマーで構成されるポロジェンを溶かし、約２００℃での焼成にて、水素化シロキサン骨格が形成され、３００℃程度で有機ポリマーが分解し、３５０℃焼成で焼成が十分に行われ、その部分にポアが形成されポーラス膜が形成される。これがポーラス梯子型水素化シロキサン膜であり、ポロジェンの導入量により現状最下限で比誘電率２．２程度が実現できる。膜の製造安定度から考えｋ＝２．４〜２．６程度のものが最適であり、ここではこれをポーラスＬ−Ｏｘとよぶ。
ポーラスＬ−ＯｘのＦＴＩＲスペクトル上は、Ｌ−Ｏｘとはスペクトル形状は同じものが得られるが膜強度は膜密度に伴って小さくなった。
前記と同様にシリコン基板上に低誘電率膜を設けたサンプルと、さらにその上にキャップ膜としてＳｉＯ２膜を設けたサンプルのＬｏｗ−ｋの誘電率比較をこのポーラスＬ−Ｏｘ膜ｋ＝２．４で実施したところ、キャップ無しでの誘電率が２．４であり、キャップ有りの場合のＬｏｗ−ｋ単体部の誘電率が２．５程度であり、あまり大きな誘電率の上昇は確認されなかった。
【００２９】
次に、本発明の好ましい実施の形態について、図面を参照して説明する。
【００３０】
第一の実施の形態
図９は本実施形態に係る半導体装置の製造工程を示す断面図である。
【００３１】
本実施の形態に係る半導体装置の製造方法では、半導体素子を形成した基板（不図示）上に下地絶縁膜２０１を設け、その上に、配線溝形成時のエッチングストッパー膜となるＳｉＣＮ膜２０２をプラズマＣＶＤ法により５０ｎｍ成膜する。次に、と不法によりＬ−Ｏｘ膜２０３を３００ｎｍ成膜し、４００℃の焼成をＮ２雰囲気で３０分行う。つづいて、プラズマＣＶＤ法によりＳｉＯ２膜２０４を１００ｎｍ成膜する（図９（ａ））。ＳｉＯ２膜２０４の成膜は、原料ガスとして、ＳｉＨ４およびＮ２Ｏを用い、流量をそれぞれ、２００〜３００ｓｃｃｍ、３５００〜４０００ｓｃｃｍとした。
【００３２】
その後、不図示のレジストマスクを用いてＳｉＯ２膜２０４とＬ−Ｏｘ膜２０３を選択的にドライエッチングし、配線溝２０７を形成する（図９（ｂ））。
【００３３】
次に、ＳｉＣＮを除去するため、全面エッチバックを行う。その後、バリアメタルとしてＴａ／ＴａＮ膜２０８（上層がＴａ、下層がＴａＮの積層膜。以下同様。）を３０ｎｍスパッタリング法により成膜した後、その上にシード層となるＣｕ膜をスパッタリング法により成膜する。その後、配線溝２０７を埋め込むように、電解メッキ法によりＣｕ膜２０９を成膜する（図９（ｃ））。このＣｕ膜２０９をＮ２雰囲気で４００℃、３０分間アニールし、結晶化させる。次に、ＳｉＯ２膜２０４上のＣｕ膜２０９およびＴａ／ＴａＮ膜２０８をＣＭＰにより除去して配線溝２０７外部の銅を除去する。ＣＭＰは、ＳｉＯ２膜２０４表面が露出するまで行う。これにより銅配線が形成される（図９（ｄ））。
【００３４】
図９（ｄ）の後、さらに、層間絶縁膜を形成し、多層配線構造とすることができる。また、図では単一の銅配線の断面のみを示したが、他の領域に複数の配線を同時に設けてもよい。
【００３５】
本実施形態により得られる銅配線構造は、銅配線と同層に形成される配線間絶縁膜がＬ−Ｏｘ膜２０３およびＳｉＯ２膜２０４により形成されている。Ｌ−Ｏｘ膜２０３の誘電率は、２．９程度の値を安定的に示す。このため、図示した銅配線と、不図示の隣接する銅配線との間のクロストークが効果的に抑制される。また、前述したように、梯子型水素化シロキサン構造を有するため膜厚や膜特性が安定であり、製造プロセス中に膜質が変化することが少ない。このため、本実施形態によれば、設計通りの素子を製造安定性良く作製することができる。一方、ＳｉＯ２膜２０４はＬ−Ｏｘ膜２０３に比べてＣＭＰ耐性等に優れるため、保護膜として機能する。具体的には、ＳｉＯ２膜２０４は、銅配線形成時のＣＭＰ工程における配線間絶縁膜の損傷を抑制する役割を果たす。また、Ｌ−Ｏｘ膜２０３とＳｉＯ２膜２０４との間の密着性は良好であり、水分の浸入を充分に抑制することができる。以上のことから、本実施形態の構成によれば、高性能で信頼性の高い配線構造を実現することができる。
【００３６】
第二の実施の形態
本実施形態は、シングルダマシン構造の二層銅配線に本発明を適用した例である。図１０は本実施の形態に係る半導体装置の構造を示す断面図である。本実施の形態に係る半導体装置は、Ｃｕ膜２０９からなる下層配線が銅プラグ２２８を介して、Ｃｕ膜２２３からなる上層配線に接続された構成を有している。
【００３７】
Ｃｕ膜２０９からなる下層配線は、下地絶縁膜２０１、ＳｉＣＮ膜２０２、Ｌ−Ｏｘ膜２０３およびＳｉＯ２膜２０４からなる積層膜中に形成されている。Ｃｕ膜２０９の側面と底面はＴａ／ＴａＮ膜２０８に覆われている。
【００３８】
銅プラグ２２８は、ＳｉＣＮ膜２１１およびＳｉＯ２膜２１２からなる積層膜に形成された孔部に設けられており、その側面と底面はＴａ／ＴａＮ膜２２６に覆われている。
【００３９】
Ｃｕ膜２２３からなる上層配線は、ＳｉＣＮ膜２１３、Ｌ−Ｏｘ膜２１６およびＳｉＯ２膜２１７からなる積層膜に形成されている。Ｃｕ膜２０９の側面と底面はＴａ／ＴａＮ膜２２０に覆われ、その上面を覆うようにＳｉＣＮ膜２２２が形成されている。
【００４０】
次に、本実施の形態に係る半導体装置の製造方法について説明する。図１１〜図１４は本実施形態に係る半導体装置の製造工程を示す断面図である。本実施形態において、Ｌ−Ｏｘ膜およびその上に形成されるＳｉＯ２膜は、第一の実施の形態と同様の条件で成膜される。
【００４１】
本実施形態では、まず、第一の実施の形態と同様にしてＣｕ膜２０９からなる下層配線を形成する。次に、ＳｉＣＮ膜２１１、ＳｉＯ２膜２１２を順に形成する（図１１（ａ））。
【００４２】
つづいてＳｉＯ２膜２１２上に反射防止膜２５０とフォトレジスト２１４を塗布し、フォトリソグラフィー技術を用いて、フォトレジスト２１４に開口部を設ける（図１１（ｂ））。
【００４３】
このフォトレジスト２１４を用いてＳｉＯ２膜２１２をエッチングし、ビアパターンを形成する。その後、アッシングを行い、フォトレジスト２１４と反射防止膜２５０を除去する（図１１（ｃ））。次に、ビア底のＳｉＣＮ膜２１１をエッチバックし、つづいて剥離液によりエッチング残渣を除去する（図１１（ｄ））。
【００４４】
その後、スパッタリング法により、膜厚３０ｎｍのＴａ／ＴａＮ膜２２６を成膜し、この上にシード用のＣｕ膜（不図示）を形成した後、電解メッキ法によりＣｕ膜２２７を７００ｎｍ成膜し、ビアパターンに埋め込む。その後、結晶化のために４００℃の熱処理を行う（図１２（ｅ））。
【００４５】
次に、ＳｉＯ２膜２１２上のＣｕ膜２２７およびＴａ／ＴａＮ膜２２６をＣＭＰにより除去し、銅プラグ２２８を形成する（図１２（ｆ））。
【００４６】
次に、この銅プラグ２２８上に、Ｃｕ拡散防止膜となるＳｉＣＮ膜２１３を５０ｎｍ成膜する（図１２（ｇ））。
【００４７】
つづいて、その上にＬ−Ｏｘ膜２１６を３００ｎｍ塗布・焼成した後、その上にＳｉＯ２膜２１７を１００ｎｍ成膜する。
【００４８】
次に、反射防止膜２５０とフォトレジスト２１８を塗布し、フォトリソグラフィー技術を用いてフォトレジスト２１８に開口部を設ける（図１３（ｈ））。このフォトレジスト２１８をマスクとして、ＳｉＯ２膜２１７とＬ−Ｏｘ膜２１６をエッチングし、次いでアッシングによりフォトレジスト２１８と反射防止膜２５０を除去する。つづいて、エッチバックにより配線溝底部のＳｉＣＮ膜２１３を除去した後、剥離液によりエッチング残渣を除去する（図１３（ｉ））。
【００４９】
その後、スパッタリング法により、Ｔａ／ＴａＮ膜２２０を３０ｎｍ成膜し、Ｔａ／ＴａＮ膜２２０の上にシード用のＣｕ膜（不図示）を１００ｎｍ成膜する。その上に、電解メッキ法によりＣｕ膜２２１を７００ｎｍ成膜した後、ＳｉＯ２膜２１７の表面が露出するまでＣＭＰを行う。これにより上部配線が形成される（図１４（ｊ））。
【００５０】
次に、Ｃｕ拡散防止膜としてＳｉＣＮ膜２２２を膜厚５０ｎｍで成膜する（図１４（ｋ））。
【００５１】
本実施形態では、層間絶縁膜がＬ−Ｏｘ膜およびＳｉＯ２膜により形成されている。Ｌ−Ｏｘ膜の誘電率は、２．９程度の値を安定的に示す。このため、図示した銅配線と、不図示の隣接する銅配線との間のクロストークが効果的に抑制される。また、前述したように、梯子型水素化シロキサン構造を有するため膜厚や膜特性が安定であり、製造プロセス中に膜質が変化することが少ない。このため、本実施形態によれば、設計通りの素子を製造安定性良く作製することができる。一方、ＳｉＯ２膜はＬ−Ｏｘ膜に比べてＣＭＰ耐性等に優れるため、保護膜として機能する。具体的には、ＳｉＯ２膜（２０４、２１７）は、銅配線形成時のＣＭＰ工程における配線間絶縁膜の損傷を抑制する役割を果たす。また、Ｌ−Ｏｘ膜とＳｉＯ２膜との間の密着性は良好であり、水分の浸入を充分に抑制することができる。以上のことから、本実施形態の構成によれば、高性能で信頼性の高い配線構造を実現することができる。
【００５２】
以上、実施の形態に基づいて本発明を説明したが、これらは例示であり、その構成やプロセスを適宜変更することができる。
【００５３】
たとえば、上記実施の形態では銅配線を用いたが、配線中にＡｌ、Ａｇ（銀）、Ｗ（タングステン）、Ｍｇ（マグネシウム）、Ｂｅ（ベリリウム）、Ｚｎ（亜鉛）、Ｐｃ（パラジウム）、Ｃｄ（カドミウム）、Ａｕ（金）、Ｈｇ（水銀）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｔｉ（チタン）、Ｓｎ（スズ）、Ｎｉ（ニッケル）、Ｎｄ（ネオジウム）およびＦｅ（鉄）といった異種元素のうち少なくとも一つと合金を形成した銅合金配線とすることもできる。
【００５４】
また上記実施の形態ではバリアメタルにＴａ／ＴａＮ膜を用いたが、バリアメタルは、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、およびＴａＳｉＮのうち少なくとも一つ有する構成とすることもできる。
【００５５】
【実施例】
実施例１
本実施例では、層間絶縁膜としてＬ−ＯｘおよびＳｉＯＣを用いた配線構造についてＰＣＴ  （Ｐｒｅｓｓｕｒｅ  Ｃｏｏｋｅｒ  Ｔｅｓｔ；プレッシャークッカーテスト）  を行い、吸湿性の評価を行った。評価サンプルの構造を図１５に示す。このサンプルは、Ｌｏｗ−ｋ膜を含んだＣｕのシングルダマシン構造を有しており、下層銅配線および上層銅配線が銅からなるビアプラグを介して接続した構造となっている。基板はシリコン基板を用い、ストッパーおよびバリア絶縁膜はＳｉＣ系膜を用いた。またカバー膜は、ＳｉＯＮ／ＳｉＯ２（上層がＳｉＯＮ、下層がＳｉＯ２）の２層構造とした。カバー膜を設けているため、配線構造上面からの水分の侵入は抑制されている。
【００５６】
層間絶縁膜は、配線部およびビア部ともＬｏｗ−ｋ膜を用いた。Ｌｏｗ−ｋ膜として。（ｉ）無機シロキサン材料の塗布膜であるＬ−Ｏｘおよび（ｉｉ）平行平板型プラズマＣＶＤ装置を用いたＣＶＤ−ＳｉＯＣ膜の２水準を用い、２種類のサンプルをそれぞれ３個ずつ作製した。Ｌｏｗ−ｋ上のハードマスクは、平行平板型ＣＶＤ装置によるＳｉＨ４とＮ２Ｏガスを用いたＳｉＯ２膜を使用した。加速試験のためサンプルはダイシング後のものを使用した。
【００５７】
上記２種類のサンプルについて、それぞれサンプルを３個ずつ用意し、ＰＣＴ（１２５℃、１００％ＨＵＭＩＤＩＴＹ、９６ｈ、２気圧）前後の配線間容量データ変化を測定した。配線間容量とは、同層配線間容量を意味し、ここでは、上層配線における配線間のスペース間隔０．１４μｍの配線間を測定した。
【００５８】
図１６は、ＰＣＴ前を１００％として、その後の容量比を測定したデータである。Ｌ−Ｏｘを使用したサンプルではＰＣＴ前後で値の変化は認められなかったが、ＳｉＯＣを用いたものは、３枚とも約２０％の配線間容量の増加となり、９６ｈですでに吸湿がチップ内部に起こっていることが推測される。
【００５９】
ＳｉＯＣを用いたサンプルについて、光学顕微鏡を用いてＰＣＴ後の外観観察を行ったところ、気泡のような外観不良が観測された。この状態を図１７に示す。この気泡は、水分の侵入により生じたものであり、ＳｉＯＣを用いたサンプルではチップ内部に水が浸入しているものと考えられる。一方、Ｌ−Ｏｘを使用したサンプルでは、外観の異常は認められなかった。
【００６０】
実施例２
本実施例では、シリコン基板上に種々の絶縁膜材料を用いて積層膜を設け、ＰＣＴにより吸湿性を評価した。サンプルは、シリコン基板に２種類の絶縁膜を積層し、その上にＳｉＯＮ／ＳｉＯ２（上層がＳｉＯＮ、下層がＳｉＯ２）からなるカバー膜を設けた構造とした。ＳｉＯ２膜は、平行平板型ＣＶＤ装置により、ＳｉＨ４とＮ２Ｏガスを用いて成膜した。
【００６１】
２種類の絶縁膜の構成とは図１８に示したとおりである。図１８中、「ＳｉＯ２▲１▼」は、プラズマＣＶＤ法により形成したシリコン酸化膜であり、「ＳｉＯ２▲２▼」は、プラズマＣＶＤ法により形成したシリコン酸化膜の成膜前にＨｅプラズマ処理したものである。「ＳｉＣＮ（ＣＭＰ）」とは、下層の絶縁膜に対してメタルＣＭＰを実施した後、ＳｉＣＮを成膜したものである。
【００６２】
たとえば図１８（ａ）においてＳｉＯＣを選択し、上層膜としてＳｉＯ２▲１▼を選択した場合、このサンプルの層構造は、上部から下部（基板側）に向かって、ＳｉＯＮ／ＳｉＯ２／ＳｉＯ２▲１▼／ＳｉＯＣ／シリコン基板となる。また、図１８（ｂ）においてＳｉＯＣを選択した場合、このサンプルの層構造は、ＳｉＯＮ／ＳｉＯ２／ＳｉＣＮ／ＳｉＯＣ／シリコン基板となる。
【００６３】
評価の結果、ＳｉＯＣやポリフェニレンを用いた場合、その上部にＳｉＯ２膜を設けるとＰＣＴの結果が不良になった（図１８（ａ））。これは、ＳｉＯＣやポリフェニレンの上部にＳｉＯ２膜を成膜する際、ＳｉＯＣ等の表面が酸素プラズマに曝され、有機成分が分解して吸湿しやすい表面層が形成されることによるものと推定される。また、下層膜としてＳｉＣＮを設け、その上にＳｉＯＣやポリフェニレンを設けた場合もＰＣＴ特性が不良となることが明らかになった。これは、ＳｉＯＣやポリフェニレン上にカバー膜下層のＳｉＯ２が接しており、結局、上層のＳｉＯ２形成時に酸素プラズマに曝されることが原因と考えられる。
【００６４】
一方、Ｌ−Ｏｘを用いた場合は、上層膜や下層膜の種類によらず良好なＰＣＴ特性が得られた。Ｌ−Ｏｘは、その特異な分子構造により、Ｌ−Ｏｘ膜自体が優れた膜特性を有するだけでなく、他の膜との密着性やプラズマ耐性の点でも優れた特性を発揮する。このため、良好な結果が得られたものと考えられる。
またポーラスＬ−Ｏｘ（ｋ＝２．４）とは誘電率２．４のポーラスＬ−Ｏｘのことであるがこの場合も上層膜や下層膜の種類によらず良好なＰＣＴ特性が得られた。前記密着性、プラズマ耐性に加えＬ−Ｏｘも、ポーラスＬ−Ｏｘも有機成分が入っていないことも良好な結果が得られた原因であると考えられる。
【００６５】
なお、ＳｉＯ２膜を設けた場合も良好なＰＣＴ特性が得られたが、この場合は層間絶縁膜の誘電率が高くなり、実用上、この点が問題となる。
【００６６】
ここでは、ＳｉＯ２の例を示したが、酸素元素を含むＳｉＯＣ（正確な組成はＳｉＯＣＨ）、ＳｉＯＮ（正確な組成はＳｉＯＮＨ）およびＳｉＯＦでも同様の結果が得られる。
【００６７】
また、ＳｉＯ２成膜ガス中の酸化ガスとしてＮ２Ｏガスを用いた例を示したが、その他の酸素を含む原料ガスである、Ｏ２、Ｎ２Ｏ、ＮＯ、ＣＯ、ＣＯ２、Ｈ２Ｏ、テトラエトキシシランまたはジメチルジメトキシシランを用いても良い。
【００６８】
また、ＳｉＯ２成膜ガスに含まれるシリコン化合物として、ＳｉＨ４を用いた例を示したが、モノメチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン、テトラエトキシシラン、ジメチルジメトキシシランまたはテトラビニルシランを用いても良い。
【００６９】
【発明の効果】
以上説明したように本発明によれば、吸湿による半導体素子の信頼性を良好に維持しつつ絶縁膜の実効誘電率を低減することができる。
【図面の簡単な説明】
【図１】従来の配線構造の一例を示す図である。
【図２】従来の配線構造の一例を示す図である。
【図３】ＨＳＱの分子骨格を示す図である。
【図４】梯子型水素化シロキサン構造を有するＬ−Ｏｘ（商標）の構造を示す図である。
【図５】Ｌ−Ｏｘ（商標）の物性データを示す図である
【図６】Ｌ−ＯｘのＩＲスペクトルを示す図である。
【図７】Ｌ−Ｏｘの屈折率および密度の焼成条件依存性を示す図である。
【図８】誘電率の測定結果を示す図である。
【図９】実施の形態における銅配線形成プロセスを示す工程断面図である。
【図１０】実施の形態における銅配線形成プロセスを示す工程断面図である。
【図１１】実施の形態における銅配線形成プロセスを示す工程断面図である。
【図１２】実施の形態における銅配線形成プロセスを示す工程断面図である。
【図１３】実施の形態における銅配線形成プロセスを示す工程断面図である。
【図１４】実施の形態における銅配線形成プロセスを示す工程断面図である。
【図１５】実施例で評価した銅配線構造の概略図である。
【図１６】プレッシャークッカーテストの評価結果を示す図である。
【図１７】プレッシャークッカーテスト実施後の膜のふくれを顕微鏡観察した図である。
【図１８】プレッシャークッカーテストの評価結果を示す図である。
【符号の説明】
２０１  下地絶縁膜
２０２  ＳｉＣＮ膜
２０３  Ｌ−Ｏｘ膜
２０４  ＳｉＯ２膜
２０７  配線溝
２０８  Ｔａ／ＴａＮ膜
２０９  Ｃｕ膜
２１１  ＳｉＣＮ膜
２１２  ＳｉＯ２膜
２１３  ＳｉＣＮ膜
２１４  フォトレジスト
２１６  Ｌ−Ｏｘ膜
２１７  ＳｉＯ２膜
２１８  フォトレジスト
２２０  Ｔａ／ＴａＮ膜
２２１  Ｃｕ膜
２２２  ＳｉＣＮ膜
２２３  Ｃｕ膜
２２６  Ｔａ／ＴａＮ膜
２２７  Ｃｕ膜
２２８  銅プラグ
２５０  反射防止膜
【図１】
2004235548.tif 000003
【図２】
2004235548.tif 000004
【図３】
2004235548.tif 000005
【図４】
2004235548.tif 000006
【図５】
2004235548.tif 000007
【図６】
2004235548.tif 000008
【図７】
2004235548.tif 000009
【図８】
2004235548.tif 000010
【図９】
2004235548.tif 000011
【図１０】
2004235548.tif 000012
【図１１】
2004235548.tif 000013
【図１２】
2004235548.tif 000014
【図１３】
2004235548.tif 000015
【図１４】
2004235548.tif 000016
【図１５】
2004235548.tif 000017
【図１６】
2004235548.tif 000018
【図１７】
2004235548.tif 000019
【図１８】
2004235548.tif 000020