(57)【要約】　　　（修正有）【課題】市場のフレキシブルなトランジスタサイズ要望に対しても、連続的なエミッタ本数を持つフレキシブルなトランジスタサイズを実現できるバイポーラトランジスタを提供する。【解決手段】半導体基板と、前記半導体基板上に複数個形成されたトランジスタ領域２ａ，２ｂ，２ｃ，２ｄと、前記トランジスタ領域２ａ，２ｂ，２ｃ，２ｄを覆うように形成された絶縁膜と、前記トランジスタ領域２ａ，２ｂ，２ｃ，２ｄから前記絶縁膜を貫通し、前記絶縁膜上まで引き出された引出配線４，５と、前記引出配線４，５に接続するボンディングパッドとを備えたバイポーラトランジスタにおいて、前記複数個のトランジスタ領域２ａ，２ｂ，２ｃ，２ｄを構成するエミッタ本数が、それぞれ２進法（２、４、８、１６、・・・）で定義されたことを特徴とするバイポーラトランジスタ。【選択図】　図１
2004134630.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に複数個形成されたトランジスタ領域と、前記トランジスタ領域を覆うように形成された絶縁膜と、前記トランジスタ領域から前記絶縁膜を貫通し、前記絶縁膜上まで引き出された引出配線と、前記引出配線に接続するボンディングパッドとを備えたバイポーラトランジスタにおいて、前記複数個のトランジスタ領域を構成するエミッタ本数はそれぞれ異なり、２×（２ｎ−１）（ｎは正の整数）で定義されたことを特徴とするバイポーラトランジスタ。
【請求項２】
複数個のトランジスタ領域を引出配線で選択接続することで、トランジスタサイズの異なるバイポーラトランジスタが得られることを特徴とする請求項１記載のバイポーラトランジスタ。
【請求項３】
半導体基板裏面がコレクタ電極であり、半導体基板上面にエミッタおよびベース電極が形成されたことを特徴とする請求項２記載のバイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はバイポーラトランジスタ、特にシリコン系高周波バイポーラトランジスタに関するものである。
【０００２】
【従来の技術】
近年、携帯電話に代表される移動体通信機器の高性能化や小型化、さらには製品の短寿命化が進展する中で、モジュール部品等に搭載されるトランジスタには、高性能化・小型化・低コスト化はもちろんのことだが、フレキシブルなトランジスタサイズ対応において短期間での開発、供給を要望されている。これらを満足する手段の１つとして、１つの半導体基板上に必要とするトランジスタサイズを持つエミッタ本数の異なるトランジスタ領域を複数個設け、前記トランジスタ領域を前記引出配線によって選択接続することで、トランジスタサイズの異なる複数個のバイポーラトランジスタを実現している（例えば、特許文献１参照）。
【０００３】
従来の構成によるバイポーラトランジスタを図を用いて説明する。
【０００４】
図５は、従来の構成によるバイポーラトランジスタを上面から見た平面図である。図５に示すように、半導体チップ１の所定領域に第１トランジスタ領域２ａ、第２トランジスタ領域２ｂ、第３トランジスタ領域２ｃが形成されている。これらのトランジスタ領域はそれぞれエミッタ、ベース、コレクタを有したバイポーラトランジスタであってエミッタ本数がそれぞれ異なっており、そのトランジスタサイズがそれぞれ異なっている。
【０００５】
第１トランジスタ領域２ａのエミッタからエミッタ引出配線４によりワイヤボンディング用のエミッタパッド６に接続され、第１トランジスタ領域２ａのベースからベース引出配線５によりワイヤボンディング用のベースパッド７に接続されている。なお、コレクタの電極は半導体チップ１の裏面に形成される。
【０００６】
図５（ａ）や図５（ｂ）に示すようにエミッタ引出配線４とベース引出配線５により第１トランジスタ領域２ａ、第２トランジスタ領域２ｂ、第３トランジスタ領域２ｃを選択接続することによって、トランジスタサイズの異なる複数個のバイポーラトランジスタを実現できる。配線の選択接続だけで複数個のバイポーラトランジスタを実現できるため、生産効率が非常に良く、短期間での市場提供を実現できる。
【０００７】
図４に従いこのトランジスタ領域の構造を説明する。図４は図５（ａ）のｂ−ｂ’で切断した断面図である。Ｎ＋型半導体基板８上にシリコンエピタキシャル層からなるＮ型コレクタ９と第１トランジスタ領域２ａ及び第２トランジスタ領域２ｂを島状に完全分離するための、例えばトレンチ溝やＬＯＣＯＳ酸化等で形成され深さがＮ＋型半導体基板８まで達したチャンネルストッパー用の絶縁分離領域１３と、島状に完全分離されたコレクタ９表面に、イオン注入法やシリコンエピタキシャル法等で形成されたＰ型ベース１０と、ベース１０表面に不純物が導入されたＮ型エミッタ１１と、各ベース１０を絶縁分離するコレクタ９に形成された素子分離領域１２とでエミッタ本数が複数個配設されたトランジスタ領域２ａ，２ｂを形成する。Ｎ型エミッタ１１の上にはＮ型多結晶シリコン膜１４が形成されている。Ｐ型ベース１０上と素子分離領域１２上に外部ベース層となるＰ型多結晶シリコン膜１５が形成されている。さらにトランジスタ領域２ａ，２ｂが形成された上を絶縁膜３で被覆される。エミッタ電極およびベース電極が接続される第１トランジスタ領域２ａは、Ｎ型多結晶シリコン膜１４およびＰ型多結晶シリコン膜１５をそれぞれ接続する配線プラグが埋め込まれたスルーホール１６を介してエミッタ引出配線４とベース引出配線５に接続される。製造方法は、通常の微細加工技術とセルフアライン技術の範囲内で実現されるものである。
【０００８】
【特許文献１】
特開平９−２３７８８２号公報（第２−３頁、第７図、第８図）
【０００９】
【発明が解決しようとする課題】
しかしながら前記の構成では、必要とするトランジスタサイズのトランジスタ領域だけを１つの半導体基板上に複数個並べているにすぎないため、実現できるトランジスタサイズの数には限りがあるという課題があった。
【００１０】
また、図６および図７に示すように例えばチャンネルストッパー用の絶縁分離領域１３で囲まれた１つのトランジスタ領域にエミッタを例えば３０本並べ、任意のエミッタおよびベースをエミッタ引出配線４とベース引出配線５で選択接続することによって、エミッタ本数が１〜３０本までの整数本数全てのバイポーラトランジスタを実現できる。しかしながら、この構成では、使われないエミッタ直下のベースとコレクタとの接合容量も全て寄生容量として加わってしまう。コレクタ−ベース間容量が増加すると高周波特性が劣化してしまうため、現実的には実用できない構成であることが分かる。
【００１１】
さらに図８に示すように、同一半導体基板上に、チャンネルストッパー用の絶縁分離領域１３で囲まれた領域にエミッタ本数が１本のトランジスタ領域を複数個設けた構成である。例えば３０個のトランジスタ領域を設けることによって、エミッタ本数が１〜３０本までの整数本数全てのバイポーラトランジスタを実現できる。この構成であれば、ベースおよびコレクタがそれぞれのエミッタで独立形成されているため、寄生容量が大きくなることはない。つまり、高周波特性を劣化させる心配がない。しかし、１つ１つのトランジスタ領域の間にはチャンネルストッパー用の絶縁分離領域１３が介在するため、非常に大きな半導体基板が必要となる。
【００１２】
そこで本発明の目的は、市場のフレキシブルなトランジスタサイズ要望に対しても、連続的なトランジスタサイズの実現が可能であるバイポーラトランジスタを提供するものである。
【００１３】
【課題を解決するための手段】
本発明のバイポーラトランジスタは、半導体基板と、前記半導体基板上に複数個形成されたトランジスタ領域と、前記トランジスタ領域を覆うように形成された絶縁膜と、前記トランジスタ領域から前記絶縁膜を貫通し、前記絶縁膜上まで引き出された引出配線と、前記引出配線に接続するボンディングパッドとを備えたバイポーラトランジスタにおいて、前記複数個のトランジスタ領域を構成するエミッタ本数はそれぞれ異なり、２×（２ｎ−１）（ｎは正の整数）で定義されたことを特徴とする。また、前記トランジスタ領域を前記引出配線によって選択接続することで、トランジスタサイズの異なる複数個のバイポーラトランジスタを実現できることを特徴とする。
【００１４】
かかる構成によれば、エミッタ本数がそれぞれ２進法（２、４、８、１６、・・２×（２ｎ−１）（ｎは正の整数））で定義されており、複数個のトランジスタ領域を引出配線で選択接続することによって、実現可能な偶数本数全てを網羅するトランジスタサイズのバイポーラトランジスタを実現できる。トランジスタ領域数をｎとすると、エミッタ本数が最小２本、最大２×（２ｎ−１）本までの偶数本数全てを網羅することができる。これにより、フレキシブルなトランジスタサイズ対応と、短期間での製品開発とを両立することができる。
【００１５】
【発明の実施の形態】
以下本発明の実施の形態のバイポーラトランジスタについて、図面を参照しながら説明する。
【００１６】
図１は本発明の構成による実施の形態のバイポーラトランジスタを上面から見た構成図である。図２は図１の複数のトランジスタ領域Ａ部のエミッタ数を表す拡大平面模式図である。図１および図２において、半導体基板１上に形成された第１トランジスタ領域２ａ、第２トランジスタ領域２ｂ、第３トランジスタ領域２ｃ、第４トランジスタ領域２ｄであり、それぞれエミッタ本数が２本、４本、８本、１６本形成されている。第１トランジスタ領域２ａ及び第３トランジスタ領域２ｃからエミッタ引出配線４およびベース引出配線５によりワイヤボンディング用のエミッタパッド６とベースパッド７にそれぞれ接続されている。
【００１７】
次にトランジスタ領域の構成について説明する。図３は第１トランジスタ領域２ａと第２トランジスタ領域２ｂの拡大平面図で、図４は図３のａ−ａ’線に沿った断面図である。Ｎ＋型半導体基板８上にシリコンエピタキシャル層からなるＮ型コレクタ９と第１トランジスタ領域２ａ及び第２トランジスタ領域２ｂを島状に完全分離するための、例えばトレンチ溝やＬＯＣＯＳ酸化等で形成され深さがＮ＋型半導体基板８まで達したチャンネルストッパー用の絶縁分離領域１３と、島状に完全分離されたコレクタ９表面に、シリコンエピタキシャル法等で形成されたＰ型ベース１０と、ベース１０表面に不純物が導入されたＮ型エミッタ１１と、各ベース１０を絶縁分離するコレクタ９に形成された素子分離領域１２とでエミッタ本数が複数個配設されたトランジスタ領域２ａ，２ｂを形成する。Ｎ型エミッタ１１の上にはＮ型多結晶シリコン膜１４が形成されている。Ｐ型ベース１０上と素子分離領域１２上に外部ベース層となるＰ型多結晶シリコン膜１５が形成されている。さらにトランジスタ領域２ａ，２ｂが形成された上を絶縁膜３で被覆される。エミッタ電極およびベース電極が接続される第１トランジスタ領域２ａは、Ｎ型多結晶シリコン膜１２およびＰ型多結晶シリコン膜１３をそれぞれ接続する配線プラグが埋め込まれたスルーホール１６を介してエミッタ引出配線４とベース引出配線５に接続される。コレクタ電極は図示していないが半導体基板８の裏面に形成される。
【００１８】
上記、バイポーラトランジスタの製造方法は、通常の微細加工技術とセルフアライン技術の範囲内で実現されるものである。
【００１９】
複数個あるトランジスタ領域のエミッタ本数は、それぞれ２進法（図２では２、４、８、１６本）で定義されており、図３および図４に示すように、任意のトランジスタ領域のエミッタ１１とベース１０とを絶縁膜３を貫通してエミッタ引出配線４とベース引出配線５に選択接続することによって、トランジスタサイズの異なる複数個のバイポーラトランジスタを実現できる。
【００２０】
本発明の実施の形態の構成によれば、エミッタ本数が２進法で定義される真性トランジスタ領域数をｎとすると、トランジスタ領域の接続を変えることにより、エミッタ本数が最小２本、最大２×（２ｎ−１）本までの偶数本数全てのバイポーラトランジスタを実現できる。図１は真性トランジスタ領域数ｎ＝４の場合を図示したものである。４つのトランジスタ領域のエミッタ本数はそれぞれ２、４、８、１６本である。この４つのトランジスタ領域を引出配線で選択接続することによって、２〜３０本までの偶数本数全てのバイポーラトランジスタを実現できる。
【００２１】
これにより、フレキシブルなトランジスタサイズ対応と、短期間での製品開発とを両立することができる。小さな半導体基板を用いて高周波特性を劣化させずにトランジスタサイズの異なる複数個のバイポーラトランジスタを実現するためには、寄生容量が大きくならないよう、それぞれが分離された複数個のトランジスタ領域を設け、且つトランジスタ領域数は最小にした方が良いことが分かる。つまり、複数個のトランジスタ領域のエミッタ本数を２進法で定義することは最も効率的な手段といえる。
【００２２】
なお、図４に示すように、Ｐ型ベース１０はエピタキシャル法、およびＮ型エミッタ１１は拡散により形成したが、本発明はこれに限定されず、Ｎ型のコレクタ上に順次エピタキシャル成長させたＰ型ベース、Ｎ型エミッタであってもよく、またＮ型のコレクタ表面に順次拡散によりＰ型ベース、Ｎ型エミッタを形成させたトランジスタであってもよい。
【００２３】
さらに、エミッタ及びベース電極を１層配線により形成しているが２層配線であってもよい。
【００２４】
【発明の効果】
以上のように、本発明によるバイポーラトランジスタは、半導体基板上に複数個のトランジスタ領域を設け、複数個のトランジスタ領域を構成するエミッタ本数はそれぞれ異なり、２×（２ｎ−１）（ｎは正の整数）で定義し、さらに任意のトランジスタ領域を引出配線で選択接続することで、高周波特性を劣化させず、さらに半導体基板を大きくすることなく、連続したエミッタ本数を持つフレキシブルなトランジスタサイズのバイポーラトランジスタを実現できる。
【図面の簡単な説明】
【図１】本発明のバイポーラトランジスタを示す構成図
【図２】本発明のトランジスタ領域のエミッタ数を表す拡大平面模式図
【図３】第１トランジスタ領域２ａと第２トランジスタ領域２ｂの拡大平面図
【図４】トランジスタ領域の拡大断面図
【図５】従来のバイポーラトランジスタを示す構成図
【図６】従来の１つのトランジスタ領域でトランジスタサイズを変更する拡大平面図
【図７】従来の１つのトランジスタ領域でトランジスタサイズを変更する拡大断面図
【図８】従来の１個のエミッタを持つ複数のトランジスタ領域でトランジスタサイズを変更する拡大断面図
【符号の説明】
１　半導体チップ
２ａ，２ｂ，２ｃ，２ｄ　トランジスタ領域
３　絶縁膜
４　エミッタ引出配線
５　ベース引出配線
６　エミッタパッド
７　ベースパッド
８　半導体基板
９　コレクタ
１０　ベース
１１　エミッタ
【図１】
2004134630.tif 000003
【図２】
2004134630.tif 000004
【図３】
2004134630.tif 000005
【図４】
2004134630.tif 000006
【図５】
2004134630.tif 000007
【図６】
2004134630.tif 000008
【図７】
2004134630.tif 000009
【図８】
2004134630.tif 000010