(57)【要約】【課題】誘電体基板の積層における層ずれが発生しても、導波管内部で発生する共振周波数が所望の周波数帯域より離れて発生し、導波管・マイクロストリップ線路変換器の特性が劣化しないようにすることを目的とする。【解決手段】第１の誘電体基板４と第２の誘電体基板５と第３の誘電体基板６とを積層して構成し、第３の誘電体基板６は、少なくとも最下面に設けられた第３のパターン抜き部１５を有する導体パターン９と、第３のパターン抜き部１５の周囲に設けられ第３の誘電体基板６の最上面から最下面まで貫通する第３のビア導体１２とを備え、第３のビア導体１２の、第３のパターン抜き部１５側の壁をつないで形成される長方形の縦横比を１対２．５から１対３の間で構成した。【選択図】　　　　図１
2004135095.tif 000002
【特許請求の範囲】
【請求項１】
単層または多層の第１の誘電体基板と、前記第１の誘電体基板の一面に設けられた導体線路パターンと、前記導体線路パターンの一端が接続された導波管短絡用導体と、前記導体線路パターンと前記導波管短絡用導体を有する面に対向する前記第１の誘電体基板の最下面に形成された第１のパターン抜き部を有する第１の導体パターンと、前記第１の誘電体基板内を貫通し前記導波管短絡用導体と前記第１のパターン抜き部の外周部とを接続する第１のビア導体と、
単層または多層の第２の誘電体基板と、前記第２の誘電体基板の層間面及び最下面のうち少なくとも最下面に設けられた第２のパターン抜き部を有する第２の導体パターンと、前記第２のパターン抜き部の周囲に設けられ前記第２の誘電体基板の最上面から最下面まで貫通している第２のビア導体と、
単層または多層の第３の誘電体基板と、前記第３の誘電体基板の層間面及び最下面のうち少なくとも最下面に設けられた第３のパターン抜き部を有する第３の導体パターンと、前記第３のパターン抜き部の周囲に設けられ前記第３の誘電体基板の最上面から最下面まで貫通している第３のビア導体とを備え、
前記第１の誘電体基板に設けられた前記第１の導体パターンと前記第２の誘電体基板の最上面とが接し、前記第２の誘電体基板に設けられた前記第２の導体パターンと前記第３の誘電体基板の最上面とが接するように、前記第１の誘電体基板と前記第２の誘電体基板と前記第３の誘電体基板とが積層され、
前記導体線路パターンと前記第１の導体パターンと前記第１の誘電体基板によりマイクロストリップ線路が構成され、
前記導波管短絡用導体と前記第１のビア導体と前記第１の導体パターンにより導波管短絡部が構成され、
前記第１の導体パターンと前記第２のビア導体と前記第２の導体パターンにより第１の誘電体導波管が構成され、
前記第２の導体パターンと前記第３のビア導体と前記第３の導体パターンにより第２の誘電体導波管が構成され、
前記第３のビア導体における、前記第３のパターン抜き部側の壁をつないで形成される長方形の縦横比が１対２．５から１対３の間で構成されることを特徴とする導波管・マイクロストリップ線路変換器。
【請求項２】
前記第２のビア導体における、前記第２のパターン抜き部側の壁をつないで形成される長方形の縦横比が１対４から１対８の間で構成されることを特徴とする請求項１記載の導波管・マイクロストリップ線路変換器。
【請求項３】
前記第２のビア導体または前記第３のビア導体を階段状に形成したことを特徴とする請求項１または請求項２に記載の導波管・マイクロストリップ線路変換器。
【請求項４】
前記第２のビア導体および前記第３のビア導体を階段状に形成したことを特徴とする請求項１または請求項２に記載の導波管・マイクロストリップ線路変換器。
【請求項５】
単層または多層の誘電体基板を積層して構成する誘電体導波管を３個以上有する導波管・マイクロストリップ線路変換器であって、
第１の誘電体基板は、その一面に設けられた導体線路パターンと、この導体線路パターンの一端が接続された導波管短絡用導体と、前記導体線路パターンと前記導波管短絡用導体を有する面に対向する前記第１の誘電体基板の最下面に設けられた第１のパターン抜き部を有する第１の導体パターンと、前記第１の誘電体基板内を貫通し前記導波管短絡用導体と前記第１のパターン抜き部の外周部とを接続する第１のビア導体とを備え、
第２以降の誘電体基板は、それぞれ、層間面及び最下面のうち少なくとも最下面に設けられたパターン抜き部を有する導体パターンと、前記パターン抜き部の周囲に設けられ誘電体基板の最上面から最下面まで貫通するビア導体とを備え、第３以降の誘電体基板のビア導体の、前記パターン抜き部側の壁をつないで形成される長方形の縦横比が１対２．５から１対３の間で構成されることを特徴とする導波管・マイクロストリップ線路変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は主としてマイクロ波帯及びミリ波帯において用いる導波管・マイクロストリップ線路変換器に関する。
【０００２】
【従来の技術】
従来の導波管・マイクロストリップ線路変換器として、上面に導体線路パターンと導波管短絡用導体を設け下面に第１のパターン抜き部を有する第１の導体パターンを設けた誘電体基板と、層間面および最下面にパターン抜き部を有する導体パターンを設けた多層誘電体基板とから構成されるものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００２−２０８８０６号公報（５頁〜６頁、図７〜図１６）
【０００４】
【発明が解決しようとする課題】
このような従来の導波管・マイクロストリップ線路変換器においては、ビア導体のパターン抜き部側の壁をつないで形成される長方形の縦横比、すなわち、パターン抜き部のすぐ外周に位置するビア導体で構成される導波管壁の縦と横の長さの比について全く考慮されておらず、通常、約１対２程度で構成されていた。
【０００５】
したがって、従来の導波管・マイクロストリップ線路変換器は、誘電体基板を積層する際に発生してしまう層ずれによって、導波管内部が非対称モードとなり、高次モードによる共振周波数が発生し、これによって、所望の周波数における高周波信号の通過損失が大きくなってしまう。また、層ずれ量が大きいほど共振周波数が低域側へ移動し、所望の周波数帯域の近傍に近づくと、導波管・マイクロストリップ線路変換器の特性が劣化するという問題がある。
【０００６】
本発明は、誘電体基板の積層における層ずれが発生しても、導波管内部で発生する共振周波数が所望の周波数帯域より離れて発生し、導波管・マイクロストリップ線路変換器の特性が劣化しないようにすることを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係る導波管・マイクロストリップ線路変換器は、単層または多層の第１の誘電体基板と、前記第１の誘電体基板の一面に設けられた導体線路パターンと、前記導体線路パターンの一端が接続された導波管短絡用導体と、前記導体線路パターンと前記導波管短絡用導体を有する面に対向する前記第１の誘電体基板の最下面に形成された第１のパターン抜き部を有する第１の導体パターンと、前記第１の誘電体基板内を貫通し前記導波管短絡用導体と前記第１のパターン抜き部の外周部とを接続する第１のビア導体と、単層または多層の第２の誘電体基板と、前記第２の誘電体基板の層間面及び最下面のうち少なくとも最下面に設けられた第２のパターン抜き部を有する第２の導体パターンと、前記第２のパターン抜き部の周囲に設けられ前記第２の誘電体基板の最上面から最下面まで貫通している第２のビア導体と、単層または多層の第３の誘電体基板と、前記第３の誘電体基板の層間面及び最下面のうち少なくとも最下面に設けられた第３のパターン抜き部を有する第３の導体パターンと、前記第３のパターン抜き部の周囲に設けられ前記第３の誘電体基板の最上面から最下面まで貫通している第３のビア導体とを備え、前記第１の誘電体基板に設けられた前記第１の導体パターンと前記第２の誘電体基板の最上面とが接し、前記第２の誘電体基板に設けられた前記第２の導体パターンと前記第３の誘電体基板の最上面とが接するように、前記第１の誘電体基板と前記第２の誘電体基板と前記第３の誘電体基板とが積層され、前記導体線路パターンと前記第１の導体パターンと前記第１の誘電体基板によりマイクロストリップ線路が構成され、前記導波管短絡用導体と前記第１のビア導体と前記第１の導体パターンにより導波管短絡部が構成され、前記第１の導体パターンと前記第２のビア導体と前記第２の導体パターンにより第１の誘電体導波管が構成され、前記第２の導体パターンと前記第３のビア導体と前記第３の導体パターンにより第２の誘電体導波管が構成され、前記第３のビア導体の、前記第３のパターン抜き部側の壁をつないで形成される長方形の縦横比が１対２．５から１対３の間で構成されるようにしたものである。
【０００８】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１を示す導波管・マイクロストリップ線路変換器の構成図である。図２は、図１に示される導波管・マイクロストリップ線路変換器を導体線路パターン１と平行に切断した断面図である。図に示すように、この実施の形態１における導波管・マイクロストリップ線路変換器は、第１の誘電体基板４と第２の誘電体基板５と第３の誘電体基板６とを積層して構成されている。なお、図１においては、内部の構成を理解し易くするために、各誘電体基板を透明にして示している。第１の誘電体基板４は単層または多層の誘電体基板であり、その一面には導体線路パターン１と、この導体線路パターン１の一端が接続された導波管短絡用導体３とが設けられている。図３に導体線路パターン１と導波管短絡用導体３の平面図を示す。
【０００９】
導体線路パターン１と導波管短絡用導体３が設けられた面に対向する第１の誘電体基板４の最下面には第１のパターン抜き部１３を有する第１の導体パターン７が形成されている。また、第１の誘電体基板４内を貫通し導波管短絡用導体３と第１のパターン抜き部１３の外周部とを接続する第１のビア導体１０が設けられている。
【００１０】
第２の誘電体基板５は単層または多層の誘電体基板であり、その少なくとも最下面には第２のパターン抜き部１４を有する第２の導体パターン８が設けられている。図４に第２の導体パターン８の平面図を示す。なお、図１においては最下面のみに第２の導体パターン８が設けられているが、各層間面に同様に第２のパターン抜き部１４を有する第２の導体パターン８を設けても良い。また、第２の誘電体基板５には、第２のパターン抜き部１４の周囲を囲むように第２の誘電体基板５の最上面から最下面まで貫通し、第１の導体パターン７と第２の導体パターン８とを接続する第２のビア導体１１が設けられている。
【００１１】
第３の誘電体基板６も単層または多層で構成されており、その少なくとも最下面には第３のパターン抜き部１５を有する第３の導体パターン９が形成されている。図５に第３の導体パターン９の平面図を示す。なお、図１においては最下面のみに第３の導体パターン９が設けられているが、各層間面に同様に第３のパターン抜き部１５を有する第３の導体パターン９を設けても良い。また、第３の誘電体基板６には、第３のパターン抜き部１５の周囲を囲むように第３の誘電体基板６の最上面から最下面まで貫通し、第２の導体パターン８と第３の導体パターン９とを接続する第３のビア導体１２が設けられている。
【００１２】
第１の誘電体基板４と第２の誘電体基板５とは、第１の誘電体基板４の第１の導体パターン７と、第２の誘電体基板５の最上面とが接するように積層されている。また、第２の誘電体基板５と第３の誘電体基板６とは、第２の誘電体基板５の第２の導体パターン８と、第３の誘電体基板６の最上面とが接するように積層されている。
【００１３】
導体線路パターン１と、第１の導体パターン７と、第１の誘電体基板４とでマイクロストリップ線路が構成され、導波管短絡用導体３と、第１のビア導体１０と、第１の導体パターン７とで導波管短絡部が構成されている。また、第１の導体パターン７と、第２のビア導体１１と、第２の導体パターン８とで第１の誘電体導波管が構成され、第２の導体パターン８と、第３のビア導体１２と、第３の導体パターン９とで第２の誘電体導波管が構成されている。第３の誘電体基板６の下には、第２の誘電体導波管の開口に合わせて外部導波管２が設けられている。
【００１４】
この実施の形態において特徴的なことは、第３のビア導体１２の第３のパターン抜き部１５側の壁をつないで形成される長方形の縦横比、すなわち、第３のパターン抜き部１５のすぐ外周に位置する第３のビア導体１２で構成される第２の誘電体導波管壁の縦と横の長さの比が１対２．５から１対３の間で構成されることである。ここで、第３のビア導体１２で形成される長方形は、導体線路パターン１に垂直な辺が長く、導体線路パターン１に平行な辺が短くなるように形成されている。
【００１５】
誘電体基板を積層する時、工程上、層ずれを起こしてしまうが、第３のビア導体１２の第３のパターン抜き部１５側の壁をつないで形成される長方形の辺の縦横比が１対２．５から１対３の間で構成すると、それ以外の縦横比で構成する場合と比較して、第２の誘電体導波管の非対称モードによって発生する高次モードの共振周波数が高域側で発生する。そして、所望の周波数での高周波信号の通過損失が少なくなり、導波管・マイクロストリップ線路変換器としての特性が劣化することがない。共振周波数を求めるための計算式は次式のとおりである。
【００１６】
【数１】
2004135095.tif 000003
【００１７】
上式において、Ｃは光速（２．９９８×１０８ｍ／ｓ）、εｒは比誘電率である。また、Ｘは導波管の高周波信号が伝播する方向と垂直な面の一辺の幅、すなわち、この実施の形態においては、第３のビア導体１２の第３のパターン抜き部１５側の壁をつないで形成される長方形の一辺の幅である。Ｙは導波管の高周波信号が伝播する方向と垂直な面の他の一辺の幅である。この実施の形態のおける長方形の辺の縦横比とは、このＸとＹの比である。Ｚは導波管の高周波信号が伝播する方向の長さ、すなわち、この実施の形態においては、第３のビア導体１２の長さである。
【００１８】
図６に、第３のビア導体１２の第３のパターン抜き部１５側の壁をつないで形成される長方形の辺の縦横比が１対２で構成される場合と、１対２．８で構成される場合の高周波信号の通過損失を示す。図において、横軸は周波数、縦軸は通過損失である。ここで、所望の周波数をｆ０−４ＧＨｚとする。図に示すように、縦横比が１対２の場合は、共振周波数がｆ０ＧＨｚで発生しているのに対し、縦横比が１対２．８の場合にはそれより高域側のｆ０＋６ＧＨｚで発生している。すなわち、縦横比が１対２．８の場合の方が、共振周波数が所望の周波数帯域からより離れた周波数で発生している。そのため、縦横比が１対２の場合よりも１対２．８の場合の方が所望の周波数での高周波信号の通過損失が少ない。したがって、層ずれ量が一定以下であれば、導波管・マイクロストリップ線路変換器の特性が層ずれにより劣化することが避けられる。
【００１９】
なお、上記の説明においては、導波管・マイクロストリップ線路変換器を第１、第２、第３の誘電体基板を積層することにより構成したが、更に誘電体基板を積層して、３個以上の誘電体導波管を有する構成としてもよい。その場合、第４以降の誘電体基板も第２、第３の誘電体基板と同様の構成、すなわち、少なくとも層間面及び最下面のうち最下面に設けられたパターン抜き部を有する導体パターンと、パターン抜き部の周囲に設けられ誘電体基板の最上面から最下面まで貫通するビア導体とを備えた構成のものである。そして、第３以降の誘電体基板のビア導体のパターン抜き部側の壁をつないで形成される長方形の縦横比を１対２．５から１対３の間で構成すれば、同様の効果を得ることができる。
【００２０】
実施の形態２．
図７は、本発明の実施の形態２を示す導波管・マイクロストリップ線路変換器の断面図である。図８は、図７に示される第２の導体パターンの平面図である。図７、８において、上記実施の形態１と同一の構成については同一の符号をつけ、説明を省略する。
【００２１】
上記の実施の形態１においては、第２のビア導体１１の第２のパターン抜き部１４側の壁をつないで形成される長方形の辺の縦横比を任意としたが、この実施の形態においては、その縦横比を１対４から１対８の間で構成されるようにした。ここで、第２のビア導体１１で形成される長方形は、導体線路パターン１に垂直な辺が長く、導体線路パターン１に平行な辺が短くなるように形成されている。その他の構成は実施の形態１と同様であるので説明を省略する。
【００２２】
誘電体基板を積層する時、工程上、層ずれを起こしてしまうが、この実施の形態によれば、第３のビア導体１２の第３のパターン抜き部１５側の壁をつないで形成される長方形の辺の縦横比を１対２．５から１対３の間で構成するとともに、第２のビア導体１０の第２のパターン抜き部１４側の壁をつないで形成される長方形の辺の縦横比を１対４から１対８の間で構成するようにしたので、それ以外の縦横比で構成する場合と比較して、第１の誘電体導波管及び第２の誘電体導波管の非対称モードによって発生する高次モードの共振周波数は通常より高域側で発生する。したがって、層ずれ量が一定以下であれば、共振周波数は所望の周波数帯域から離れた周波数での発生となるので、導波管・マイクロストリップ線路変換器の特性の劣化をより確実に避けることができる。
【００２３】
実施の形態３．
図９は、本発明の実施の形態３を示す導波管・マイクロストリップ線路変換器の断面図である。図において、上記実施の形態１と同一の構成については同一の符号をつけ、説明を省略する。
【００２４】
この実施の形態においては、第２のビア導体１６を階段状に形成している。階段状とは、図９に示すように、下層ほど対向するビア導体間の距離が大きくなるようにビア導体の位置を徐々にずらした状態である。図９は導波管・マイクロストリップ線路変換器を導体線路パターン１と平行に切断した断面図であるため、導体線路パターン１の向きに垂直に配列された第２のビア導体１６を階段状に形成した様子が示されているが、導体線路パターン１の向きに平行に配列された第２のビア導体１６も階段状に形成されている。したがって、第２のビア導体１６で形成される長方形は下層ほど大きい。
【００２５】
なお、第３のビア導体１２の第３のパターン抜き部１５側の壁をつないで形成される長方形の辺の縦横比は上記の実施の形態１と同様に１対２．５から１対３の間で構成している。また、更に階段状に形成された第２のビア導体１６の第２のパターン抜き部１４側の壁をつないで形成される長方形の辺の縦横比を１対４から１対８の間で構成するようにしてもよい。
【００２６】
誘電体基板を積層する時、工程上、層ずれを起こしてしまうが、上記実施の形態１、２と同様、第３のビア導体１２や第２のビア導体１１のパターン抜き部側の壁をつないで形成される長方形の辺の縦横比が所定の範囲内に構成されるので、誘電体導波管の非対称モードによって発生する高次モードの共振周波数は通常より高域側で発生する。しかも、通常は層ずれが大きいほど共振周波数が低周波数側に移動するが、第２のビア導体１６を階段状に形することによって、層ずれが大きくなっても共振周波数の変動は起こらず、低周波数側に移動することはない。従って、層ずれが大きくなっても、確実に所望の周波数帯域から離れた周波数での発生となるので、所望の周波数帯域での通過損失は少なく、導波管・マイクロストリップ線路変換器の特性の劣化が避けられる。
【００２７】
なお、上記の説明においては、長方形に配置される第２のビア導体１６を全て階段状に形成したが、少なくとも、導体線路パターン１の向きに垂直に配列された第２のビア導体１６を階段状に形成すれば、同様の効果が得られる。
【００２８】
実施の形態４．
図１０は、本発明の実施の形態４を示す導波管・マイクロストリップ線路変換器の断面図である。図において、上記実施の形態１と同一の構成については同一の符号をつけ、説明を省略する。
【００２９】
この実施の形態においては、第３のビア導体１７を階段状に形成している。階段状とは、図１０に示すように、下層ほど対向するビア導体間の距離が大きくなるようにビア導体の位置を徐々にずらした状態である。また、実施の形態３と同様、図１０は導波管・マイクロストリップ線路変換器を導体線路パターン１と平行に切断した断面図であるため、導体線路パターン１の向きに垂直に配列された第３のビア導体１７を階段状に形成した様子が示されているが、導体線路パターン１の向きに平行に配列された第３のビア導体１７も階段状に形成されている。したがって、第３のビア導体１７で形成される長方形は下層ほど大きい。
【００３０】
なお、階段状に形成された第３のビア導体１２の第３のパターン抜き部１５側の壁をつないで形成される長方形の辺の縦横比は上記の実施の形態１と同様に１対２．５から１対３の間で構成している。また、更に第２のビア導体１６の第２のパターン抜き部１４側の壁をつないで形成される長方形の辺の縦横比を１対４から１対８の間で構成するようにしてもよい。
【００３１】
誘電体基板を積層する時、工程上、層ずれを起こしてしまうが、上記実施の形態１、２と同様、第３のビア導体１７や第２のビア導体１１のパターン抜き部側の壁をつないで形成される長方形の辺の縦横比が所定の範囲内に構成されるので、誘電体導波管の非対称モードによって発生する高次モードの共振周波数は通常より高域側で発生する。しかも、通常は層ずれが大きいほど共振周波数が低周波数側に移動するが、第３のビア導体１７を階段状に形することによって、層ずれが大きくなっても共振周波数の変動は起こらず、低域側に移動することはない。従って、層ずれが大きくなっても、確実に所望の周波数帯域から離れた周波数での発生となるので、所望の周波数帯域での通過損失は少なく、導波管・マイクロストリップ線路変換器の特性が劣化することは避けられる。また、第２の誘電体導波管の非対称モードによる影響は第１の誘電体導波管の非対称モードによる影響に比べて大きいため、第３のビア導体を階段状に形成する方が、第２のビア導体を階段状に形成する場合に比べて効果が大きい。
【００３２】
なお、上記の説明においては、長方形に配置される第３のビア導体１７を全て階段状に形成したが、少なくとも、導体線路パターン１の向きに垂直に配列された第３のビア導体１７を階段状に形成すれば、同様の効果が得られる。
【００３３】
実施の形態５．
図１１は、本発明の実施の形態５を示す導波管・マイクロストリップ線路変換器の断面図である。図において、上記実施の形態１と同一の構成については同一の符号をつけ、説明を省略する。この実施の形態は上記の実施の形態３と実施の形態４とを組み合わせたものであり、第２のビア導体１６及び第３のビア導体１７を階段状に形成している。
【００３４】
この実施の形態によれば、誘電体導波管の非対称モードによって発生する高次モードの共振周波数が通常より高域側で発生するとともに、第１の誘電体導波管の非対称モードによる影響も第２の誘電体導波管の非対称モードによる影響も低減することができ、発生した共振周波数が層ずれ量によって低域側に移動することを確実に防止できるため、所望の周波数帯域での通過損失はより少なく、導波管・マイクロストリップ線路変換器の特性が劣化することをより確実に避けられる。
【００３５】
【発明の効果】
本発明に係る導波管・マイクロストリップ線路変換器によれば、導波管内部で発生する共振周波数が所望の周波数帯域から離れた周波数で発生するため、導波管・マイクロストリップ線路変換器の特性が劣化しない。
【図面の簡単な説明】
【図１】実施の形態１における導波管・マイクロストリップ線路変換器の構成図である。
【図２】実施の形態１における導波管・マイクロストリップ線路変換器の断面図である。
【図３】実施の形態１における導体線路パターンを示す平面図である。
【図４】実施の形態１における第２の導体パターンを示す平面図である。
【図５】実施の形態１における第３の導体パターンを示す平面図である。
【図６】実施の形態１における高周波信号の通過損失を示すグラフである。
【図７】実施の形態２における導波管・マイクロストリップ線路変換器の断面図である。
【図８】実施の形態２における第２の導体パターンを示す平面図である。
【図９】実施の形態３における導波管・マイクロストリップ線路変換器の断面図である。
【図１０】実施の形態４における導波管・マイクロストリップ線路変換器の断面図である。
【図１１】実施の形態５における導波管・マイクロストリップ線路変換器の断面図である。
【符号の説明】
１　導体線路パターン、３　導波管短絡用導体、４　第１の誘電体基板、５　第２の誘電体基板、６　第３の誘電体基板、７　第１の導体パターン、８　第２の導体パターン、９　第３の導体パターン、１０　第１のビア導体、１１　第２のビア導体、１２　第３のビア導体、１３　第１のパターン抜き部、１４　第２のパターン抜き部、１５　第３のパターン抜き部。
【図１】
2004135095.tif 000004
【図２】
2004135095.tif 000005
【図３】
2004135095.tif 000006
【図４】
2004135095.tif 000007
【図５】
2004135095.tif 000008
【図６】
2004135095.tif 000009
【図７】
2004135095.tif 000010
【図８】
2004135095.tif 000011
【図９】
2004135095.tif 000012
【図１０】
2004135095.tif 000013
【図１１】
2004135095.tif 000014