(57)【要約】【課題】半導体装置及びその製造方法、回路基板並びに電子機器に関して、信頼性の低下を防ぐことにある。【解決手段】集積回路１２から配線が形成されてなる半導体ウエハ１０上に、配線の一部であるパッド１８から再配線層２２を形成し、再配線層２２に外部端子２８を形成する。半導体ウエハ１０に樹脂層３０を形成する。樹脂層３０上に、開口パターンを有するマスク層４０を形成する。樹脂層３０上にマスク層４０が配置された状態で、樹脂層３０の一部を除去し、前記樹脂層に開口部を形成する。半導体ウエハ１０を開口部から切断する。【選択図】　　　　図３
2004134709.tif 000002
【特許請求の範囲】
【請求項１】
集積回路から配線が形成されてなる半導体ウエハに、前記配線の一部であるパッドから再配線層を形成し、前記再配線層に外部端子を形成すること、
前記半導体ウエハ上に樹脂層を形成すること、
前記樹脂層上に、開口パターンを有するマスク層を形成すること、
前記樹脂層上に前記マスク層が配置された状態で、前記樹脂層の一部を除去し、前記樹脂層に開口部を形成すること、及び、
前記半導体ウエハを、前記開口部から切断すること、
を含む半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記マスク層を、樹脂で形成する半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記マスク層を、ドライフィルムから形成する半導体装置の製造方法。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記樹脂層の前記一部の除去を、サンドブラスト又はエッチングによって行う半導体装置の製造方法。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記樹脂層を、前記外部端子の少なくとも根本を覆うように形成する半導体装置の製造方法。
【請求項６】
請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記半導体ウエハに絶縁層を形成し、前記絶縁層上を通るように前記再配線層を形成する半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記絶縁層を、前記第１の領域を避けて形成する半導体装置の製造方法。
【請求項８】
請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
前記樹脂層を形成する前に、前記外部端子を形成する領域を除いて前記再配線層を覆うようにソルダレジスト層を形成することをさらに含む半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、
前記ソルダレジスト層を、前記第１の領域を避けて形成する半導体装置の製造方法。
【請求項１０】
請求項１から請求項９のいずれかに記載の方法によって製造されてなる半導体装置。
【請求項１１】
請求項１０記載の半導体装置が実装された回路基板。
【請求項１２】
請求項１０記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体装置の高密度実装を追及すると、ベアチップ実装が理想的である。しかしながら、ベアチップは、品質の保証及び取り扱いが難しい。そこで、ＣＳＰ（Ｃｈｉｐ　Ｓｃａｌｅ／　Ｓｉｚｅ　Ｐａｃｋａｇｅ）が適用された半導体装置が開発されている。特に近年、ウエハレベルで製造する、いわゆるウエハレベルＣＳＰが注目されている。ウエハレベルＣＳＰでは、半導体ウエハに再配線及び外部端子（例えばハンダボール）を形成し、その後、半導体ウエハをダイシングして複数の半導体装置を形成する。また、外部端子の根本補強などのために、樹脂層を設ける場合があった。その場合、半導体ウエハをダイシングするときに、樹脂層も同時にダイシングするので、ダイシングブレードに目詰まりが生じる。そのため、半導体チップの端部が欠けないようにダイシングすることが難しかった。半導体チップの端部が欠けると信頼性が低下する。
【０００３】
本発明の目的は、半導体装置及びその製造方法、回路基板並びに電子機器に関して、信頼性の低下を防ぐことにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、集積回路から配線が形成されてなる半導体ウエハに、前記配線の一部であるパッドから再配線層を形成し、前記再配線層に外部端子を形成すること、
前記半導体ウエハ上に樹脂層を形成すること、
前記樹脂層上に、開口パターンを有するマスク層を形成すること、
前記樹脂層上に前記マスク層が配置された状態で、前記樹脂層の一部を除去し、開口部を形成すること、及び、
前記半導体ウエハを、前記開口部内で切断すること、
を含む。
【０００５】
本発明によれば、切断される第１の領域から樹脂層が除去されるので、切断を良好に行うことができる。これにより、信頼性の低下を防止することができる。
【０００６】
（２）この半導体装置の製造方法において、
前記マスク層を、樹脂で形成してもよい。
【０００７】
（３）この半導体装置の製造方法において、
前記マスク層を、ドライフィルムから形成してもよい。
【０００８】
（４）この半導体装置の製造方法において、
前記樹脂層の前記一部の除去を、サンドブラスト又はエッチングによって行ってもよい。
【０００９】
（５）この半導体装置の製造方法において、
前記樹脂層を、前記外部端子の少なくとも根本を覆うように形成してもよい。
【００１０】
（６）この半導体装置の製造方法において、
前記半導体ウエハに絶縁層を形成し、前記絶縁層上を通るように前記再配線層を形成してもよい。
【００１１】
（７）この半導体装置の製造方法において、
前記絶縁層を、前記第１の領域を避けて形成してもよい。
【００１２】
（８）この半導体装置の製造方法において、
前記樹脂層を形成する前に、前記外部端子を形成する領域を除いて前記再配線層を覆うようにソルダレジスト層を形成することをさらに含んでもよい。
【００１３】
（９）この半導体装置の製造方法において、
前記ソルダレジスト層を、前記第１の領域を避けて形成してもよい。
【００１４】
（１０）本発明に係る半導体装置は、上記方法によって製造されてなる。
【００１５】
（１１）本発明に係る回路基板には、上記半導体装置が実装されてなる。
【００１６】
（１２）本発明に係る電子機器は、上記半導体装置を有する。
【００１７】
【発明の実施の形態】
図１（Ａ）〜図４（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体ウエハ１０（図５参照）を使用する。半導体ウエハ１０には、図１（Ａ）に示すように、集積回路１２が形成されている。半導体ウエハ１０を複数の半導体チップに切り出す場合、半導体ウエハ１０には、複数の集積回路１２が形成され、個々の半導体チップが個々の集積回路１２を有することになる。
【００１８】
半導体ウエハ１０の表面には、１層又はそれ以上の層のパッシベーション膜１４，１６が形成されていてもよい。例えば、ＳｉＯ２又はＳｉＮ等からなるパッシベーション膜１４上に、ポリイミド樹脂等からなるパッシベーション膜１６を形成してもよい。
【００１９】
半導体ウエハ１０には、パッド１８が形成されている。パッド１８は、集積回路１２に電気的に接続された配線の一部（端部）である。パッシベーション膜１６は、パッド１８の少なくとも中央部を避けて形成されている。
【００２０】
半導体ウエハ１０には、パッシベーション膜１４，１６上に、絶縁層２０が形成されていてもよい。絶縁層２０は、複数層で形成されてもよいが、１層で形成されていてもよい。絶縁層２０は、応力緩和機能を有してもよい。絶縁層２０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ；ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）等の樹脂で形成することができる。絶縁層２０は、第１の領域（切断領域）３２を避けて形成してもよい。
【００２１】
本実施の形態では、図１（Ａ）に示すように、半導体ウエハ１０に再配線層２２を形成する。再配線層２２は、パッド１８から形成し、絶縁層２０上を通るように形成してもよい。再配線層２２の形成は例えば次のようにして行う。半導体ウエハ１０に、一層又は複数層の導電膜２４を形成する。例えば、ＴｉＷ膜とその上のＣｕ膜によって導電膜２４を形成してもよい。導電膜２４は、スパッタリングによって形成してもよい。導電膜２４は、少なくとも再配線層２２を形成する領域に形成し、半導体ウエハ１０のパッド１８が形成された面全体に形成してもよい。続いて、導電膜２４上に、再配線層２２を形成する領域を除くように、図示しないメッキレジスト層を形成する。導電膜２４上に設けたメッキレジスト層を、フォトリソグラフィなどの工程を経てパターニングしてもよい。そして、導電膜２４を電極として電解メッキによって、導電膜２４上であってメッキレジスト層の開口領域に再配線層２２を形成することができる。あるいは、無電解メッキによって、再配線層２２を形成してもよい。
【００２２】
導電膜２４によって、再配線層２２及び非樹脂層３０が電気的に接続されている場合、図１（Ｂ）に示すように、導電膜２４をパターニングする。例えば、導電膜２４を、再配線層２２をマスクとしてエッチングしてもよい。
【００２３】
図１（Ｃ）に示すように、ソルダレジスト層２６を形成してもよい。ソルダレジスト層２６の形成は、後述する樹脂層３０の形成前に行う。例えば、外部端子２８を形成する領域（例えばランドの少なくとも一部）を除いて、再配線層２２を覆うようにソルダレジスト層２６を形成してもよい。ソルダレジスト層２６は、第１の領域３２を避けて形成してもよい。ソルダレジスト層２６は、第１の領域３２から間隔をあけて形成してもよい。
【００２４】
図２（Ａ）に示すように、再配線層２２に外部端子２８を形成してもよい。外部端子２８は、ろう材（軟ろう又は硬ろう）によって形成してもよい。例えば、外部端子２８は、ハンダボールであってもよい。
【００２５】
図２（Ｂ）に示すように、樹脂層３０を形成する。樹脂層３０は、半導体チップ１０の切断時には、第１の領域（切断領域）３２を除いた第２の領域４２に形成する。樹脂層３０は、一旦は、第１の領域３２にも形成する。樹脂層３０は、外部端子２８を覆うように形成する。外部端子２８が突出しているので、外部端子２８の上端部の上では、樹脂層３０が薄くなっている。
【００２６】
図３（Ａ）に示すように、樹脂層３０の外部端子２８上の部分（少なくともその一部）を除去して、外部端子２８の一部（例えば先端部）を露出させる。その除去には、プラズマ等を用いたドライエッチングを適用してもよい。こうして、外部端子２８の少なくとも根本の部分を囲むように樹脂層３０をパターニングする。これによって、熱ストレスによって外部端子２８に加えられる応力等を緩和することができる。なお、樹脂層３０は、例えばポリイミド樹脂等で形成し、その熱膨張係数（線膨張係数）は、絶縁層２０のそれよりも大きくてもよい。
【００２７】
図３（Ｂ）に示すように、樹脂層３０上に、開口パターンを有するマスク層４０を形成する。マスク層４０は、第１の領域３２で開口し、第２の領域３４を覆うようになっている。ここで、第１の領域３２は、切断領域（例えばダイシング領域）であり、第２の領域３４は、第１の領域３２以外の領域（例えば半導体チップとなる領域）である。第１の領域３２は、格子状をなす領域であってもよい。第１の領域３２の少なくとも一部は、第２の領域３４を囲む領域であってもよい。マスク層４０は、樹脂で形成してもよい。マスク層４０は、ドライフィルムから形成してもよい。マスク層４０の材料は感光性でなくてもよいため、材料選択の自由度が高い。
【００２８】
そして、樹脂層３０上にマスク層４０が配置された状態で、樹脂層３０の第１の領域３２内にある部分を除去し、開口部を形成する。この際、樹脂層３０の第２の領域３４内にある部分を残す。樹脂層３０の第１の領域３２上の部分の除去を、サンドブラスト又はエッチング（ドライエッチング又はウェットエッチング）によって行ってもよい。なお、除去とは、完全な除去でなくてもよい。切断（ダイシング）に与える影響が小さければ、樹脂層３０の一部が残っていてもよく、その残渣があってもよい。必要であれば、マスク層４０を除去する。
【００２９】
図４及び図５に示すように、半導体ウエハ１０を第１の領域３２で切断（例えばダイシング）する。すなわち、樹脂層３０の開口部内から半導体ウエハを切断をする。開口部が切断ラインに沿って設けられてもよい。切断には、ブレード５０を使用してもよい。この場合に、半導体ウエハ１０をテープ（図示しない）等に貼り付けて切断してもよい。
【００３０】
これによれば、切断領域である第１の領域３２に樹脂層３０がないので、ブレード５０に目詰まり等が生じることが少なく、半導体チップの端部の欠けを抑えることができる。したがって、信頼性の高い半導体装置を製造することができる。
【００３１】
図６は、上述した工程によって製造された半導体装置を示す図であり、図７は、図６のＶＩＩ−ＶＩＩ線に沿って切った一部断面図である。半導体装置は、半導体チップ６０を有する。半導体チップ６０は、上述した半導体ウエハ１０をダイシングして得られたものである。半導体チップ６０上には、上述した工程で形成された要素が形成されている。樹脂層３０の端部は、半導体チップ６０の端部よりも内側に位置している。その他の詳細は、上述した内容から導くことができる内容なので省略する。
【００３２】
本実施の形態によれば、切断される第１の領域３２から樹脂層３０の一部が除去されるので、半導体ウエハ１０の切断を良好に行うことができる。これにより、信頼性の低下を防止することができる。
【００３３】
図８には、本実施の形態に係る半導体装置１を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置１の外部端子２８とを機械的に接続することでそれらの電気的導通を図る。
【００３４】
そして、本発明を適用した半導体装置１を有する電子機器として、図９にはノート型パーソナルコンピュータ２０００、図１０には携帯電話３０００が示されている。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】図２（Ａ）〜図２（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３（Ａ）〜図３（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】図４は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】図５は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図６】図６は、本発明の実施の形態に係る半導体装置を説明する図である。
【図７】図７は、図６のＶＩＩ−ＶＩＩ線で切った一部断面図である。
【図８】図８は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図９】図９は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１０】図１０は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０　半導体ウエハ、　１２　集積回路、　１８　パッド、　２０　絶縁層
２２　再配線層、　２６　ソルダレジスト層、　２８　外部端子
３０　樹脂層、　３２　第１の領域、　３４　第２の領域
４０　マスク層、　６０　半導体チップ
【図１】
2004134709.tif 000003
【図２】
2004134709.tif 000004
【図３】
2004134709.tif 000005
【図４】
2004134709.tif 000006
【図５】
2004134709.tif 000007
【図６】
2004134709.tif 000008
【図７】
2004134709.tif 000009
【図８】
2004134709.tif 000010
【図９】
2004134709.tif 000011
【図１０】
2004134709.tif 000012