(57)【要約】【課題】スイッチ制御のための制御信号を与える回路を複雑化することなく、また消費電流を増大させることなく、高いアイソレーションを確保する。【解決手段】ポート１−ポート２間に直列にスルースイッチ部ＳＷＴと、その途中と接地との間を断続するシャントスイッチ部ＳＷＳを備える。スルースイッチ部ＳＷＴは、第１のダイオードＤＤ３と第１のインダクタＤＬｒ１との直列回路に第１のキャパシタＤＣｒ１を並列に接続し、その並列回路ＰＣに第２のインダクタＤＬｒ２を直列接続してなる。シャントスイッチ部ＳＷＳは、第２のダイオードＤＤ２とキャパシタＤＣ５からなる。ＤＤ２，ＤＤ３がオン状態の時、並列回路ＰＣ１は並列共振し、シャントスイッチ部ＳＷＳがシャント状態となる。これによりポート１−ポート２間が遮断される。ＤＤ２，ＤＤ３がオフ状態の時、ＤＣｒ１とＤＬｒ２とが直列共振して、ポート１−ポート２間を信号が通過する。【選択図】  図１
2004235864.tif 000002
【特許請求の範囲】
【請求項１】
２つのポート間に直列に挿入されて、信号を断続するスルースイッチ部と、該スルースイッチ部の途中と接地との間を断続するシャントスイッチ部とを備え、前記スルースイッチ部の開閉部に第１のダイオードを設け、前記シャントスイッチ部の開閉部に第２のダイオードを設けたことを特徴とする高周波スイッチ回路。
【請求項２】
前記第１・第２のダイオード同士を制御信号の通電経路に関して同一方向に接続して、単一の制御信号で第１・第２の２つのダイオードを同一状態にオン・オフするようにした請求項１に記載の高周波スイッチ回路。
【請求項３】
前記スルースイッチ部は、前記第１のダイオードと第１のインダクタとによる直列回路に、第１のキャパシタを並列に接続して並列回路を構成するとともに、さらにこの並列回路に第２のインダクタを直列に接続してなり、前記シャントスイッチ部は、第２のキャパシタに前記第２のダイオードを直列に接続してなる請求項２に記載の高周波スイッチ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ダイオードを用いた高周波スイッチ回路に関するものである。
【０００２】
【従来の技術】
従来、ダイオードを用いたシャントスイッチによる高周波スイッチ回路が特許文献１が開示されている。図６はその特許文献１に示されている回路の高周波スイッチ回路部分について示す図である。ここでＤＳＬ２は、ポート１とポート２間に接続した１／４波長の位相線路であり、ポート２と接地との間に、ダイオードＤＤ２とキャパシタＤＣ５との直列回路を接続している。抵抗ＲｄはダイオードＤＤ２に対する直流制御信号の通電路である。
【０００３】
今、ポート１または２に制御信号として正電圧を印加すると、ダイオードＤＤ２がオンして、ＤＳＬ２のダイオードＤＤ２接続端が短絡状態となる。したがって、１／４波長位相線路ＤＳＬ２を介してポート１からＤＳＬ２側を見たインピーダンスは開放状態となる。そのため、ポート１−ポート２間は遮断状態となる。
【０００４】
上記制御信号として０［Ｖ］または負の電圧を印加すると、ダイオードＤＤ２がオフして、ダイオードＤＤ２およびキャパシタＤＣ５が存在しないことと等価となる。そのためＤＳＬ２はたとえば単なる５０Ω線路として作用し、ポート１−ポート２間が通過状態となる。
【０００５】
また、ＬＣの並列共振を利用して端子間を遮断するスルースイッチによる共振型高周波スイッチ回路が特許文献２に開示されている。これは、ポート１−ポート２間にダイオードとともにインダクタとキャパシタの並列回路を構成したものであり、ダイオードのオン状態で並列共振させてポート間を遮断状態とし、ダイオードのオフによってその並列共振状態を解除してポート間を通過状態にするものである。
【０００６】
さらにＬＣの並列共振と直列共振とを切り換えるようにした共振型高周波スイッチ回路が特許文献３に開示されている。
【０００７】
また、上述のスルースイッチとシャントスイッチの両方を備えたスイッチ回路が特許文献４に開示されている。
【０００８】
また、シャントスイッチとして利用するダイオードを複数個備えたものが特許文献５に開示されている。図７はその特許文献５に示されている回路の高周波スイッチ回路部分について示す図である。ここでＤＳＬ２，ＤＳＬ３は、ポート１とポート２間に接続した１／４波長の位相線路であり、ＤＳＬ２，ＤＳＬ３の一端と接地との間に、ダイオードＤＤ２，ＤＤ３とキャパシタＤＣ５，ＤＣ６との直列回路をそれぞれ接続している。抵抗Ｒｄ１，Ｒｄ２はそれぞれダイオードＤＤ２，ＤＤ３に対する直流制御信号の通電路である。
【０００９】
【特許文献１】
特開２０００−１６５２７４公報
【特許文献２】
特開平９−１９１２６８号公報
【特許文献３】
特開平８−１８６４６０号公報
【特許文献４】
特開平１０−９３３０２号公報
【特許文献５】
特開平８−３２３０２号公報
【００１０】
【発明が解決しようとする課題】
特許文献１に示されている高周波スイッチ回路では、ポート１−ポート２間のアイソレーションは２０〜３０ｄＢ程度であった。この高周波スイッチとともにＳＡＷフィルタを用いれば総合的なアイソレーションは高めることができる。しかし、たとえばＤＣＳ（Ｄｉｇｉｔａｌ  Ｃｅｌｌｕｌａｒ  Ｓｙｓｔｅｍ  ）とＰＣＳ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｅｒｖｉｃｅ）を切り換えるようなスイッチプレクサの場合に、ＰＣＳの送信周波数帯域（１８５０〜１９１０ＭＨｚ）とＤＣＳの受信周波数帯域（１８０５〜１８８０ＭＨｚ）の周波数帯が重なっているため、ＳＡＷフィルタによってアイソレーションを確保することはできない。
【００１１】
また、特許文献２，３に示されている並列共振を利用した高周波スイッチ回路においても、たとえば４０ｄＢ以上の高いアイソレーションを実現することはできず、ダイオードオフ時の通過状態で挿入損失の低減が困難であった。
【００１２】
スルースイッチとシャントスイッチの両方を備えた特許文献４では、スルースイッチだけまたはシャントスイッチだけのものに比べて高いアイソレーションを得ることができる。しかしスイッチ素子としてＦＥＴを用いているので、制御電圧を印加するための回路が複雑になるという欠点があった。
【００１３】
さらに、特許文献５に示されているように、シャントスイッチとして利用するダイオードを複数個備えるとアイソレーションの向上はある程度図れるものの、ダイオードを駆動する消費電流が増大するという欠点があった。
【００１４】
この発明の目的は、スイッチ制御のための制御信号を与える回路を複雑化することなく、また消費電流を増大させることなく、高いアイソレーションを確保した高周波スイッチ回路を提供することにある。
【００１５】
【課題を解決するための手段】
この発明は、２つのポート間に直列に挿入されて、信号を断続するスルースイッチ部と、該スルースイッチ部の途中と接地との間を断続するシャントスイッチ部とを備え、前記スルースイッチ部の開閉部に第１のダイオードを設け、前記シャントスイッチ部の開閉部に第２のダイオードを設けたことを特徴としている。
【００１６】
このようにスルースイッチ部とシャントスイッチ部の両方にそれぞれダイオードを設けたことにより制御信号を与える回路を複雑化することなく、スルースイッチ部とシャントスイッチ部を有する高アイソレーション特性を備えた高周波スイッチ回路を構成できる。
【００１７】
また、この発明は、第１・第２のダイオード同士を制御信号の通電経路に関して同一方向に接続して、単一の制御信号で第１・第２の２つのダイオードを同一状態にオン・オフするようにしたことを特徴としている。
【００１８】
この構造により、単一の制御信号で２つのダイオードを同一状態にオン・オフ状態にでき、制御信号を与える回路を極めて単純に構成できるようになる。
【００１９】
また、この発明は、前記スルースイッチ部を、前記第１のダイオードと第１のインダクタとによる直列回路に、第１のキャパシタを並列に接続して並列回路を構成するとともに、さらにこの並列回路に第２のインダクタを直列に接続して構成し、前記シャントスイッチ部を、第２のキャパシタに前記第２のダイオードを直列に接続して構成したことを特徴としている。
【００２０】
スルースイッチ部は、第１のダイオードがオン状態の時第１のインダクタと第１のキャパシタとで並列共振して、２つのポート間が遮断する。またそれと同時に第２のダイオードのオンにより高周波信号が第２のキャパシタを介してシャントされて高アイソレーションが得られる。第１・第２のダイオードがオフ状態の時、第１のキャパシタと第２のインダクタとが直列共振して低挿入損失で２つのポート間を通過することになる。
【００２１】
【発明の実施の形態】
第１の実施形態に係る高周波スイッチ回路について、図１を基に説明する。
図１の（Ａ）に示す例では、第１のダイオードＤＤ３と第１のインダクタＤＬｒ１とによる直列回路に、第１のキャパシタＤＣｒ１を並列に接続して並列回路を構成するとともに、さらにこの並列回路に第２のインダクタＤＬｒ２を直列に接続することによって、ポート１−２間にスルースイッチ部ＳＷＴを構成している。また上記並列回路と第２のインダクタＤＬｒ２との接続点と接地との間に、第２のダイオードＤＤ２と第２のキャパシタＤＣ５との直列回路によるシャントスイッチ部ＳＷＳを設けている。
【００２２】
第２のダイオードＤＤ２と第２のキャパシタＤＣ５との接続点と制御信号入力端子Ｖｃ１との間には制御信号通電用抵抗Ｒｄを設けている。また上記並列回路の他方の端部（シャントスイッチ部ＳＷＳの接続端とは逆の端部）と制御信号入力端子Ｖｃ２との間にインダクタＬｄを設けている。さらに、この制御信号入力端子Ｖｃ２と接地との間にキャパシタＣｄを接続している。
第１のダイオードＤＤ３と第２のダイオードＤＤ２同士は、制御信号の通電経路に関して同一方向になるようにそれらの向きを定めている。したがって、Ｖｃ１→Ｒｄ→ＤＤ２→ＤＤ３→ＤＬｒ１→Ｌｄ→Ｖｃ２の経路で制御信号が通電する。
【００２３】
このようにして、抵抗Ｒｄ、インダクタＬｄ、キャパシタＣｄを設けるだけで制御信号を与えることができ、制御信号を与える回路を複雑化することがない。また２つのダイオードを直列に接続しているので消費電流は増大しない。
【００２４】
今、ダイオードＤＤ２，ＤＤ３に対して順方向に通電されるように制御信号入力端子Ｖｃ１，Ｖｃ２間に制御電圧を印加すると、第１のダイオードＤＤ３および第２のダイオードＤＤ２が共にオンする。第１のダイオードＤＤ３がオンすれば、第１のインダクタＤＬｒ１と第１のキャパシタＤＣｒ１とが並列共振する。また、これと同時に第２のダイオードＤＤ２のオンにより、並列回路ＰＣと第２のインダクタＤＬｒ２との接続点と接地との間がＤＤ２およびＤＣ５を介してシャントされる。これによりポート１−ポート２間がスルースイッチ部ＳＷＴにより遮断され、且つシャントスイッチ部ＳＷＳにより減衰される。特に上記並列共振周波数帯域の信号がスルースイッチ部ＳＷＴで大きく減衰される。
【００２５】
ダイオードＤＤ２，ＤＤ３が共に逆バイアスまたは無バイアス状態となるように、制御信号入力端子Ｖｃ１−Ｖｃ２間に対する制御電圧印加の解除または逆バイアス電圧を印加すると、ダイオードＤＤ３，ＤＤ２が共にオフする。ダイオードＤＤ３のオフにより、第１のインダクタＤＬｒ１は作用しなくなり、第１のキャパシタＤＣｒ１と第２のインダクタＤＬｒ２とが直列共振する。また、第２のダイオードＤＤ２のオフによりシャントスイッチ部ＳＷＳは開放される。これによりポート１−ポート２間が通過状態となる。この時、上記直列共振周波数帯域の信号が低挿入損失で通過することになる。
このようにして高いアイソレーション特性および低挿入損失特性が得られる。
【００２６】
図１の（Ｂ）は（Ａ）に示したダイオードＤＤ２，ＤＤ３の方向を逆にした例である。また、制御信号通電用抵抗Ｒｄの一端を接地している。なお、第１のダイオードＤＤ３と第１のインダクタＤＬｒ１は直列関係であるので、その順序は逆になっても同じ効果が得られる。この（Ｂ）に示す例で、制御信号入力端子Ｖｃに正電圧を印加するとダイオードＤＤ３，ＤＤ２がともにオンし、０Ｖまたは負の電圧を印加するとＤＤ３，ＤＤ２がともにオフする。ダイオードＤＤ２，ＤＤ３のオン・オフ状態によるポート１−ポート２間の遮断／通過状態は（Ａ）の場合と同様である。
【００２７】
次に、第２の実施形態に係るスイッチプレクサの構成を図２を基に説明する。
この例は、ＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と前述のＤＣＳおよびＰＣＳの３つの周波数帯域を用いる、ＧＳＭ／ＤＣＳ／ＰＣＳトリプルバンドのスイッチプレクサである。図２においてＧＳＭＴｘはＧＳＭの送信信号入力端子、ＧＳＭＲｘはＧＳＭの受信信号出力端子である。ＤＣＳ／ＰＣＳＴｘはＤＣＳおよびＰＣＳの送信信号入力端子である。ＰＣＳＲｘはＰＣＳの受信信号出力端子、ＤＣＳＲｘはＤＣＳの受信信号出力端子である。さらにＡＮＴはアンテナ接続端子である。
【００２８】
ＬＰＦ１はＧＳＭの送信信号を通過させるローパスフィルタである。このローパスフィルタＬＰＦ１はキャパシタｇＣｕ１，ｇＣｕ２，ｇＣｃ１および線路ｇＬｔ１によって構成している。ＳＷ１はＧＳＭの送信信号と受信信号の切り換えを行う高周波スイッチ回路である。この高周波スイッチ回路ＳＷ１は、ダイオードｇＤ１，ｇＤ２とキャパシタｇＣ５とで構成している。インダクタｇＳＬ１と抵抗Ｒｇは制御信号の通電経路を構成している。
【００２９】
ＬＰＦ２はＤＣＳ／ＰＣＳ信号の送信信号を通過させるローパスフィルタである。このローパスフィルタＬＰＦ２はキャパシタｄＣｕ２，ｄＣｕ３，ｄＣｃ２および線路ｄＬｔ２によって構成している。
【００３０】
ＴＳ１はＤＣＳ／ＰＣＳＴｘについてのスルースイッチ部である。このスルースイッチ部ＴＳ１はキャパシタｄｐＳＣｃとインダクタｄｐＳＬｔの直列回路とダイオードＤＤ１との並列回路によって構成している。インダクタｄｐＳＬ１はダイオードＤＤ１，ＤＤ３，ＤＤ２に対する制御信号の通電のために設けたチョークコイルである。またキャパシタｄｐＣ４はバイパスコンデンサである。
【００３１】
ＴＳ２はＰＣＳＲｘについてのスルースイッチ部である。このスルースイッチ部ＴＳ２はキャパシタｐＳＣｃとインダクタｐＳＬｔの直列回路とダイオードＤＤ４との並列回路によって構成している。インダクタｐＳＬ１はダイオードＤＤ４，ＤＤ３，ＤＤ２に対する制御信号の通電のために設けたチョークコイルである。またキャパシタｐＣ４はバイパスコンデンサである。
【００３２】
ＳＷ２はＤＣＳＲｘ信号の高周波スイッチ回路である。この高周波スイッチ回路ＳＷ２は図１に示した回路と基本的に同様の構成としている。ここでダイオードＤＤ３と線路ＤＬｒ１，ＤＬｒ２およびキャパシタＤＣｒ１によってスルースイッチ部（図１に示したＳＷＴ）を構成していて、ダイオードＤＤ２およびキャパシタＤＣ５によって図１に示したシャントスイッチ部ＳＷＳを構成している。ここでは線路ＤＬｒ１，ＤＬｒ２をいずれもインダクタとして利用している。
【００３３】
また、ＤＰＸはＧＳＭ信号とＤＣＳ／ＰＣＳ信号とのトリプルバンドでアンテナを共用するためのダイプレクサである。このダイプレクサＤＰＸ内のキャパシタＣｕ１，Ｃｔ１および線路Ｌｔ１によってＧＳＭ信号を通過させるローパスフィルタを構成している。また、キャパシタＣｃ１，Ｃｃ２，Ｃｔ２，ｄＣｕ１，ｄＣｃ１および線路Ｌｔ２，ｄＬｔ１とによって、ＤＣＳ／ＰＣＳ信号を通過させるバンドパスフィルタを構成している。
【００３４】
図２において、ＳＷ１はＶｃ３→Ｒｇ→ｇＤ２→ｇＳＬ２→ｇＤ１→ｇＳＬ１が制御信号の通電経路となる。ＧＳＭに関する制御信号入力端子Ｖｃ３に制御電圧を印加してダイオードｇＤ２，ｇＤ１をともにオンさせると、ＧＳＭＲｘ信号が遮断され、ＧＳＭＴｘ信号が通過する。ダイオードｇＤ１，ｇＤ２をともにオフさせると、ＧＳＭＴｘ信号が遮断されＧＳＭＲｘ信号が通過する。
【００３５】
一方、ＤＣＳ／ＰＣＳについては、Ｖｃ２→ｐＳＬ１→ＤＤ４→ＤＬｒ１→ＤＤ３→ＤＤ２→Ｒｄの経路がＰＣＳＲｘについての制御信号通電経路を構成している。また、Ｖｃ１→ｄｐＳＬ１→ＤＤ１→ＤＬｒ１→ＤＤ３→ＤＤ２→Ｒｄの経路がＤＣＳ／ＰＣＳＴｘ信号に関する制御信号通電経路として作用する。すなわち、ＤＣＳ／ＰＣＳＴｘ信号の送信時には、制御信号入力端子Ｖｃ１に正電圧を印加して、ダイオードＤＤ１，ＤＤ２，ＤＤ３のいずれもオンする。このことにより、ＤＣＳ／ＰＣＳＴｘ信号がＬＰＦ２およびＴＳ１を経由してダイプレクサＤＰＸへ通過する。それと同時にＳＷ２はＤＣＳ／ＰＣＳＴｘ信号を遮断する。したがって、ＤＣＳ受信回路側へＤＣＳ／ＰＣＳの送信信号が流れ込まない。
【００３６】
ＰＣＳＲｘ信号を通過させる場合には、制御信号入力端子Ｖｃ２に正電圧を印加して、ダイオードＤＤ４，ＤＤ３，ＤＤ２をともにオンさせる。これによりＰＣＳＲｘ信号がスルースイッチ部ＴＳ２を通過する。
【００３７】
制御信号入力端子Ｖｃ１，Ｖｃ２のいずれにも正電圧を印加しなければ、ダイオードＤＤ１，ＤＤ４，ＤＤ３，ＤＤ２はいずれもオフ状態となり、高周波スイッチ回路ＳＷ２のキャパシタＤＣｒ１と線路ＤＬｒ２とが直列共振する。これによりＤＣＳＲｘ信号がここを通過してＤＣＳの受信が行われる。このとき、ダイオードＤＤ２もオフ状態であるので、このＤＤ２とキャパシタＤＣ５によるシャント回路は接地から切り離された状態となり、アンテナからＤＣＳＲｘへの高周波信号に悪影響を与えない。これによりＤＣＳの受信が行われる。
【００３８】
なお、このとき、ＤＣＳの受信信号がＤＣＳ／ＰＣＳＴｘ端子側へ伝搬しないように、また、ＰＣＳＲｘ端子側へ伝搬しないように、スルースイッチ部ＴＳ１，ＴＳ２が作用する。
【００３９】
図３および図４は、図２に示したスイッチプレクサを誘電体積層基板を用いて構成した時の、各層の構成を示す平面図である。図３および図４において括弧付きの番号は層番号を表していて、値の小さなものほど下層であり、図３の（１）が最下層、図４の（１５）が最上層に相当する。図３の（１）に示す各端子の名称のうち、ＧＮＤは接地端子である。（２）の層にはほぼ全面に接地電極ＧＮＤを形成している。（３）で示す層には、その接地電極との間でそれぞれキャパシタを構成する電極パターンを形成している。（４）〜（８）で示す各層にはそれぞれインダクタとして作用させる線路を形成している。これらの図中の記号は図２に示した各回路素子の記号に対応している。
【００４０】
図４の（９）〜（１４）で示す層にはキャパシタ用電極をそれぞれ形成している。また（１５）で示す最上層には、ダイオードＤＤ１，ＤＤ２，ＤＤ３，ＤＤ４，ｇＤ１，ｇＤ２、チップキャパシタｐＣ４，ｐＳＣｃ，ｄｐＳＣｃ，ｄｐＣ４，ｇＣ５，ｄＣ５、チップインダクタｐＳＬ１，ｐＳＬｔ，ｄｐＳＬｔ，ｄｐＳＬ１，ｇＳＬ１、チップ抵抗Ｒｇ，Ｒｄをそれぞれ搭載している。
【００４１】
このようにして誘電体積層基板内に各種キャパシタおよびインダクタを構成し、その他のダイオードを含む個別部品を誘電体積層基板上に搭載することによって、全体に小型のスイッチプレクサを構成できる。
【００４２】
次に、第３の実施形態に係るスイッチプレクサの構成を図５を基に説明する。
第２の実施形態ではＤＣＳＲｘとＰＣＳＴｘとの周波数の重なりによる、ＰＣＳ送信時のＤＣＳ受信回路への回り込みを抑えるようにした例を示したが、ＧＳＭ９００とＧＳＭ８００のシステムを共に用いる場合に、ＧＳＭ９００のＴｘ帯（８８０〜９１５ＭＨｚ）とＧＳＭ８００のＲｘ帯（８６９〜８９４ＭＨｚ）が重なっているため、同様の問題が生じる。そこで、図５に示す例では、ＧＳＭ８００Ｒｘ端子にこの発明に係る高周波スイッチ回路を適用する。
【００４３】
図５において、ＧＳＭ８００ＲｘはＧＳＭ８００の受信信号出力端子、ＧＳＭ９００ＲｘはＧＳＭ９００の受信信号出力端子、ＧＳＭ８００／ＧＳＭ９００ＴｘはＧＳＭ８００とＧＳＭ９００の送信信号入力端子である。ＳＷ３はＧＳＭ８００Ｒｘについての高周波スイッチ回路である。この部分の構成は図２におけるＳＷ２と同様である。この図５に示す回路の作用は次のとおりである。
【００４４】
まず、ＧＳＭ８００／ＧＳＭ９００送信時には、Ｖｃ１に正の電圧を印加する。これによりＶｃ１→ｇＳＬ１→ｇＤ１→ｇＳＬ３→ｇＤ３→ｇＤ２→Ｒｄが制御信号通電経路となって、ダイオードｇＤ１がオンする。これにより、ＧＳＭ８００／ＧＳＭ９００の送信信号がダイプレクサＤＰＸ側へ通過される。また、このときｇＤ３，ｇＤ２もオンするので、高周波スイッチ回路ＳＷ３においてｇＣｒ１とｇＳＬ３が並列共振し、且つｇＤ２およびｇＣ５によりシャントされるので、送信信号がＧＳＭ８００Ｒｘ端子側へ通過しない。
【００４５】
ＧＳＭ９００の受信時には、Ｖｃ２に正の電圧を印加する。これにより、Ｖｃ２→ｇＳＬ２→ｇＤ４→ｇＳＬ３→ｇＤ３→ｇＤ２→Ｒｄが制御信号通電経路となって、ダイオードｇＤ４がオンする。これにより、ＧＳＭ９００の受信信号がダイプレクサＤＰＸからＧＳＭ９００Ｒｘ端子側へ通過する。また、このときダイオードｇＤ３，ｇＤ２もオンするので、高周波スイッチ回路ＳＷ３が遮断状態となり、ＧＳＭ９００の受信信号がＧＳＭ８００Ｒｘ端子側へ通過することはない。
【００４６】
図５では省略した高域側のＤＣＳ／ＰＣＳ回路については、ＤＣＳ周波数帯とＰＣＳ周波数帯とを分離したクワッドバンドスイッチプレクサであってもよいし、図２に示したとおりトリプルバンドスイッチプレクサであってもよい。
【００４７】
なお、以上に示した例はトリプルバンドやクワッドバンドのスイッチプレクサであったが、同様にデュアルバンドのスイッチプレクサにも適用できる。たとえば図２においてＰＣＳＲｘ部分の回路を除けば、ＧＳＭの送受信とＤＣＳの送受信を行うデュアルバンドスイッチプレクサとして構成できる。
【００４８】
【発明の効果】
この発明によれば、スルースイッチ部とシャントスイッチ部の両方にそれぞれダイオードを設けたことにより制御信号を与える回路を複雑化することなく、スルースイッチ部とシャントスイッチ部を有する高アイソレーション特性を備えた高周波スイッチ回路を構成できる。
【００４９】
また、この発明によれば、第１・第２のダイオード同士を制御信号の通電経路に関して直列に接続して、単一の制御信号で第１・第２の２つのダイオードを同一状態にオン・オフするようにしたことにより、単一の制御信号で２つのダイオードを同一状態にオン・オフ状態にでき、制御信号を与える回路を極めて単純に構成できるようになる。
【００５０】
また、この発明によれば、前記スルースイッチ部を、第１のダイオードと第１のインダクタとによる直列回路に、第１のキャパシタを並列に接続するとともに、その並列回路に第２のインダクタを直列接続して構成し、シャントスイッチ部を、第２のキャパシタに前記第２のダイオードを直列接続して構成したことにより、遮断時に高アイソレーション特性が得られ、通過時に低挿入損失特性が得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係る高周波スイッチ回路の２つの例を示す図
【図２】第２の実施形態に係るスイッチプレクサの回路図
【図３】同スイッチプレクサの誘電体積層基板を用いた場合の各層の構成を示す平面図
【図４】図３に続く各層の構成を示す平面図
【図５】第３の実施形態に係るスイッチプレクサの主要部を示す回路図
【図６】従来の高周波スイッチ回路の例を示す図
【図７】従来のシャントスイッチ部を２つ備えた高周波スイッチ回路部の構成を示す図
【符号の説明】
ＳＷＴ−スルースイッチ部
ＳＷＳ−シャントスイッチ部
ＤＤ３−第１のダイオード
ＤＤ２−第２のダイオード
ＤＬｒ１−第１のインダクタ
ＤＬｒ２−第２のインダクタ
ＤＣｒ１−第１のキャパシタ
ＤＣ５−第２のキャパシタ
Ｒｄ−制御信号通電用抵抗
Ｖｃ−制御信号入力端子
ＰＣ−並列回路
ＤＰＸ−ダイプレクサ
ＬＰＦ−ローパスフィルタ
ＳＷ−高周波スイッチ回路
ＴＳ−スルースイッチ部
【図１】
2004235864.tif 000003
【図２】
2004235864.tif 000004
【図３】
2004235864.tif 000005
【図４】
2004235864.tif 000006
【図５】
2004235864.tif 000007
【図６】
2004235864.tif 000008
【図７】
2004235864.tif 000009