(57)【要約】【課題】高論理振幅信号の供給ラインが有する容量に起因して消費される電力を抑える。【解決手段】転送開始パルスＤＸの位相を高振幅のクロック信号Ｃ０〜Ｃｎによって位相シフトする単位回路がｎ段縦続接続されて、転送開始パルスＤＸを各単位回路によって順次シフトして出力するシフトレジスタ回路１５６０と、シフトレジスタ回路１５６０における１段の単位回路毎に対応して設けられ、低振幅のクロック信号ＣＬＸまたはその反転クロック信号ＣＬＸＩＮＶを高振幅のクロック信号Ｃ０〜Ｃｎに変換して、対応する単位回路にそれぞれ供給するレベルシフタ１５１０、１５２０とを備える。【選択図】　　図４
2004134053.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を高振幅のクロック信号に応じて順次転送する複数段縦続接続構成のシフトレジスタ回路において、
当該シフトレジスタ回路の１段または複数段に対応して設けられ、低振幅のクロック信号を高振幅のクロック信号に変換して、対応する当該１段または複数段にそれぞれ供給する複数のレベル変換手段
を具備することを特徴とするシフトレジスタ回路。
【請求項２】
前記シフトレジスタ回路の各段は、前記入力信号を双方向に転送可能に構成されることを特徴とする請求項２記載のシフトレジスタ回路。
【請求項３】
前記各レベル変換手段に対応する当該シフトレジスタ回路の１段または複数段が前記入力信号の転送を開始する前または開始すると同時に当該レベル変換手段の動作を許可し、当該レベル変換手段に対応する当該シフトレジスタ回路の１段または複数段が前記入力信号の転送を終了した後または終了すると同時に当該レベル変換手段の動作を禁止する許可手段を
備えることを特徴とする請求項１または２記載のシフトレジスタ回路。
【請求項４】
前記許可手段は、当該許可手段のレベル変換手段に対応する当該シフトレジスタ回路の１段または複数段よりも前段に位置する段に供給される高振幅のクロック信号により第１信号が保持され、当該レベル変換手段に対応する当該シフトレジスタ回路の１段または複数段よりも後段に位置する段に供給される高振幅のクロック信号により第２信号が保持されるラッチ回路であり、その保持した信号により当該レベル変換手段の動作を許可および禁止する
ことを特徴とする請求項３記載のシフトレジスタ回路。
【請求項５】
前記許可手段は、当該許可手段のレベル変換手段に対応する当該１段または複数段よりも前段に位置する段から、当該レベル変換手段に対応する当該１段または複数段よりも後段に位置する段までの出力信号の論理和を求める論理回路であり、その出力信号により、当該レベル変換手段の動作を許可および禁止する
ことを特徴とする請求項３記載のシフトレジスタ回路。
【請求項６】
前記レベル変換手段は、当該許可手段によって動作が禁止された場合に、自己への電源供給を遮断する遮断手段を備える
ことを特徴とする請求項３記載のシフトレジスタ回路。
【請求項７】
前記レベル変換手段は、当該許可手段によって動作が禁止された場合に、自己への低振幅のクロック信号入力を遮断する遮断手段を備える
ことを特徴とする請求項３記載のシフトレジスタ回路。
【請求項８】
前記シフトレジスタ回路および前記レベル変換手段は、同一基板に形成されることを特徴とする請求項１記載のシフトレジスタ回路。
【請求項９】
前記シフトレジスタ回路および前記レベル変換手段は、同一基板上に同一プロセスで形成された薄膜トランジスタにより構成されてなることを特徴とする請求項８記載のシフトレジスタ回路。
【請求項１０】
入力信号を高振幅のクロック信号に応じて順次転送する複数段縦続接続構成の転送回路と、
前記転送回路の１段または複数段に対応して設けられ、低振幅のクロック信号を高振幅のクロック信号に変換して、対応する当該１段または複数段に供給する複数のレベル変換回路と
を具備することを特徴とする電気光学装置の駆動回路。
【請求項１１】
複数の走査線と複数のデータ線との各交点に対応して設けられる画素を駆動する電気光学装置の駆動回路であって、
前記走査線を順次選択する走査線側駆動手段と、
入力信号を高振幅のクロック信号に応じて順次転送する複数段縦続接続構成の転送手段を有し、当該転送手段による前記入力信号の転送に応じて前記データ線を１本または複数本毎に順次選択するデータ線側駆動手段と、
前記転送手段の１段または複数段に対応して設けられ、低振幅のクロック信号を高振幅のクロック信号に変換して、対応する当該１段または複数段に供給する複数のレベル変換手段と、
前記データ線側駆動手段によって選択された前記データ線の１本または複数本に対して、前記画像信号を供給する画像信号供給手段と
を具備することを特徴とする電気光学装置の駆動回路。
【請求項１２】
前記走査線側駆動手段は、少なくとも、
入力信号を順次転送し、前記入力信号の転送に応じて各走査線を順次選択する複数段縦続接続構成の転送手段と、
前記転送手段の１段または複数段に対応して設けられ、低振幅のクロック信号を高振幅のクロック信号に変換して、対応する当該１段または複数段に供給する複数のレベル変換手段と
から構成されることを特徴とする請求項１１記載の電気光学装置の駆動回路。
【請求項１３】
前記データ線側駆動回路及び／又は前記走査線側駆動回路における前記レベル変換手段に対応して設けられて、対応するレベル変換手段の動作を許可する許可手段を有し、
前記許可手段は、当該レベル変換手段に対応する当該１段または複数段が前記入力信号の転送を開始する前または開始すると同時に、当該レベル変換手段の動作を許可し、当該レベル変換手段に対応する当該１段または複数段が前記入力信号の転送を終了した後または終了すると同時に、当該レベル変換手段の動作を禁止する
ことを特徴とする請求項１１または１２記載の電気光学装置の駆動回路。
【請求項１４】
複数の走査線と複数のデータ線との各交点に対応して設けられた画素を有する電気光学装置であって、
前記走査線を順次選択する走査線側駆動手段と、
入力信号を高振幅のクロック信号に応じて順次転送する複数段縦続接続構成の転送手段を有し、当該転送手段による前記入力信号の転送に応じて前記データ線を１本または複数本毎に順次選択するデータ線側駆動手段と、
前記転送手段の１段または複数段に対応して設けられ、低振幅のクロック信号を高振幅のクロック信号に変換して、対応する当該１段または複数段に供給する複数のレベル変換手段と、
前記データ線側駆動手段によって選択された前記データ線の１本または複数本に対して、前記画像信号を供給する画像信号供給手段と
を具備することを特徴とする電気光学装置。
【請求項１５】
前記走査線側駆動手段は、少なくとも、
入力信号を順次転送し、前記入力信号の転送に応じて各走査線を順次選択する複数段縦続接続構成の転送手段と、
前記転送手段の１段または複数段に対応して設けられ、低振幅のクロック信号を高振幅のクロック信号に変換して、対応する当該１段または複数段に供給する複数のレベル変換手段と
から構成されることを特徴とする請求項１６記載の電気光学装置。
【請求項１６】
前記データ線側駆動回路及び／又は前記走査線側駆動回路における前記レベル変換手段に対応して設けられて、対応するレベル変換手段の動作を許可する許可手段を有し、
前記許可手段は、当該レベル変換手段に対応する当該１段または複数段が前記入力信号の転送を開始する前または開始すると同時に、当該レベル変換手段の動作を許可し、当該レベル変換手段に対応する当該１段または任意の複数段が前記入力信号の転送を終了した後または終了すると同時に、当該レベル変換手段の動作を禁止する
ことを特徴とする請求項１４または１５記載の電気光学装置の駆動回路。
【請求項１７】
前記電気光学装置は、一対の基板間に液晶を挟持し、前記一対の基板の一方の基板に、前記データ線に供給された前記画像信号を各画素に印加させるトランジスタを各画素毎に有し、
前記データ線側駆動手段及び／又は前記走査線側駆動手段における前記転送手段と前記レベル変換手段は、少なくとも前記一方の基板に互いに同一プロセスで形成されたトランジスタから構成される
ことを特徴とする請求項１４乃至１６のいずれかに記載の電気光学装置。
【請求項１８】
請求項１４乃至１７のいずれかに記載の電気光学装置を表示手段に用いたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数段縦続接続構成のシフトレジスタ回路、複数の画素を有してなる電気光学装置の駆動回路、および、その駆動回路を用いた電気光学装置、ならびに、この電気光学装置を表示手段に適用した電子機器に関する。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、アクティブマトリクス方式の液晶表示装置は、主に、マトリクス状に配列した画素電極の各々にスイッチング素子が設けられた素子基板と、カラーフィルタなどが形成された対向基板と、これら両基板との間に充填された液晶とから構成される。このような構成において、走査線を介してスイッチング素子に走査信号（選択電圧）を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に画像信号を印加すると、当該画素電極および対向電極（共通電極）の間の液晶層に任意の電荷が蓄積される。電荷蓄積後、非選択電圧を印加して、当該スイッチング素子をオフ状態としても、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。このように、各スイッチング素子を駆動して蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、任意の情報を表示することが可能となる。
【０００３】
この際、各画素の液晶層に電荷を蓄積させるのは、一部の期間で良いため、第１に、走査線側駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線側駆動回路によって、１本または複数本のデータ線を選択し、第３に、選択されたデータ線に画像信号をサンプリングして供給する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００４】
さて、走査線側駆動回路やデータ線側駆動回路は、一般に、同様な構成である。例えば、従来のデータ線側駆動回路は、図１９に示されるように、単位回路を複数段縦続接続して構成されたシフトレジスタ回路１５６０からなり、水平走査期間の最初に供給される転送開始パルスＤＸを、クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶによって順次転送して、各段の単位回路からデータ信号のサンプリングパルスＳ１〜Ｓｎを順次出力する構成となっている。また、走査線側駆動回路にあっては、転送開始パルスＤＸの替わりに、垂直走査期間の最初に転送開始パルスＤＹが供給されるとともに、クロック信号ＣＬＸおよびその反転クロック信号ＤＬＸＩＮＶの替わりに、水平走査期間毎に、クロック信号ＣＬＹおよびその反転クロック信号ＤＬＹＩＮＶが供給される構成となる。
【０００５】
ここで、アクティブマトリクス方式の液晶表示装置のスイッチング素子として薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴと称する）を用い、画素のＴＦＴと同一基板上にこれらのＴＦＴを駆動する駆動回路を、同じくＴＦＴにより構成するドライバ内蔵のアクティブマトリクス方式の液晶表示パネルにおいては、１２Ｖ程度の比較的高い動作電圧が要求されるため、クロック信号に同期して論理動作を実行する走査線側駆動回路やデータ線側駆動回路にも同程度の動作電圧が必要となる。これに対し、液晶表示パネルにクロック信号を供給するタイミングジェネレータ（図１９においては図示省略）は、一般にＣＭＯＳ回路で構成されるため、その出力電圧は３〜５Ｖ程度である。このため、データ線側駆動回路１５８には、図１９に示されるように、その入力段において、０〜３Ｖ程度の低論理振幅の信号を０〜１２Ｖ程度の高論理振幅の信号に変換するレベルシフタ（レベル変換回路）１５１２、１５２２がクロックインターフェイスとして設けられていた。すなわち、従来の走査線側駆動回路やデータ線側駆動回路は、タイミングジェネレータで生成された低論理振幅の信号をレベルシフタによって高論理振幅の信号に変換して、シフトレジスタ回路１５６０の各単位回路に供給する構成となっていた。
【０００６】
ところで、近年、上記電気光学装置にあっては、特に、携帯型電子機器として広く用いられているアクティブマトリクス方式の液晶表示装置にあっては、低消費電力化の要求が強い。ここで、電気光学装置において消費電力の最も大きい回路は、最も高い周波数のクロック信号にしたがって動作するデータ線側駆動回路１５８である。したがって、電気光学装置における低消費電力の鍵は、データ線側駆動回路１５８で消費される電力をいかに低く抑えるか、という点にある。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来のデータ線側駆動回路１５８では、レベルシフタ１５１２、１５２２によって変換した高論理振幅のクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶを、シフトレジスタ回路１５６０における各段の単位回路にそれぞれ供給する構成となっているため、高論理振幅のクロック信号を供給するラインＡ、Ｂの配線長が長大化する。このため、当該ラインＡ、Ｂが有する容量は必然的に大きくなる傾向にある。
【０００８】
ここで、一般に、容量負荷により消費される電力は、容量Ｃの大きさに比例し、その容量に供給される信号の周波数ｆに比例し、その信号の電圧Ｖの二乗に比例するが、上記ラインＡ、Ｂは、ともに高論理振幅のクロック信号を供給するものであるから、電圧Ｖが高く、さらに、その配線が長いために容量Ｃが大きい。このため、高論理振幅のクロック信号を供給するラインＡ、Ｂが有する容量に起因して消費される電力が無視できない、という問題があった。
【０００９】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、特に、データ線側駆動回路に適用して、消費される電力を低く抑えることが可能なシフトレジスタ回路、そのシフトレジスタ回路を用いた電気光学装置の駆動回路、および、電気光学装置、ならびに、この電気光学装置を表示手段に適用した電子機器を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明にあっては、入力信号を高振幅のクロック信号に応じて順次転送する複数段構成のシフトレジスタ回路において、当該シフトレジスタ回路の１段または任意の複数段毎に対応して設けられ、低振幅のクロック信号を高振幅のクロック信号に変換して、対応する当該１段または複数段にそれぞれ供給するレベル変換手段を具備することを特徴とする。
【００１１】
このような構成によれば、シフトレジスタ回路の１段または任意の複数段毎に対応して設けられた各レベル変換手段は、変換した高振幅のクロック信号を、対応する当該１段または任意の複数段に供給するので、１つのレベル変換手段により高振幅のクロック信号をすべての段に供給する従来の構成と比べると、高振幅のクロック信号を供給するラインの配線長が少なくて済む。したがって、その高振幅ラインの容量が減少するので、その容量に起因して消費される電力を低く抑えることが可能となる。
【００１２】
一方、低振幅のクロック信号を各レベル変換手段に供給するラインの配線長が長くなるが、このようなラインは本来的に低振幅なので、そのライン容量によって消費される電力は、高振幅ラインの容量に起因して消費される電力よりもはるかに低い。
【００１３】
ところで、本発明にあっては、前記シフトレジスタ回路の各段は、前記入力信号を双方向に転送可能に構成されることが望ましい。これにより、用途に応じて選択方向を変更可能でき、このシフトレジスタ回路を表示装置の水平方向や垂直方向の走査回路に用いれば、上下・左右の反転像の表示が容易となる。
【００１４】
また、本発明においては、前記レベル変換手段毎に設けられ、各レベル変換手段に対応する当該シフトレジスタ回路の１段または任意の複数段が前記入力信号の転送を開始する前または開始すると同時に当該レベル変換手段の動作を許可し、当該レベル変換手段に対応する当該シフトレジスタ回路の１段または任意の複数段が前記入力信号の転送を終了した後または終了すると同時に当該レベル変換手段の動作を禁止する許可手段を備えることが望ましい。この構成によれば、必要なレベル変換手段だけが動作を許可される一方、他のレベル変換手段については、動作が許可されないので、無駄な動作の実行が省略化されて、その分、レベル変換手段によって消費される電力を抑えることが可能となる。
【００１５】
ここで、前記許可手段は、当該許可手段のレベル変換手段に対応する当該シフトレジスタ回路の１段または任意の複数段よりも前段に位置する段に供給される高振幅のクロック信号により第１信号が保持され、当該レベル変換手段に対応する当該シフトレジスタ回路の１段または任意の複数段よりも後段に位置する段に供給される高振幅のクロック信号により第２信号が保持されるラッチ回路であり、その保持した信号により当該レベル変換手段の動作を許可および禁止することや、当該許可手段のレベル変換手段に対応する当該１段または任意の複数段よりも前段に位置する段から、当該レベル変換手段に対応する当該１段または任意の複数段よりも後段に位置する段までの出力信号の論理和を求める論理回路であり、その出力信号により、当該レベル変換手段の動作を許可および禁止することが望ましい。
【００１６】
また、このような許可手段が設けられる場合において、レベル変換手段は、当該許可手段によって動作が禁止された場合に、自己への電源供給を遮断したり、自己への低振幅のクロック信号入力を遮断するなどの遮断手段を備えることが望ましい。これにより、無駄な電力の消費を、さらに抑えることが可能となる。
【００１７】
さらに、本発明において、前記シフトレジスタ回路および前記レベル変換手段は、同一基板上に形成されたことが望ましい。また、前記シフトレジスタ回路および前記レベル変換手段は、同一基板上に同一プロセスにより形成された薄膜トランジスタにより構成することが望ましい。このような各部の集積化により、駆動回路全体の低コスト化や省スペース化等が図られることとなる。特に、シフトレジスタ回路のトランジスタが薄膜トランジスタである場合には、レベル変換手段も同一基板上に同一プロセスで形成された薄膜トランジスタで構成すると、両回路の電気的特性が合って論理閾値レベルを両回路間で合わせることができ、回路動作が安定する。
【００１８】
また、本発明の電気光学装置の駆動回路にあっては、上記目的を達成するために、入力信号を高振幅のクロック信号に応じて順次転送する複数段構成の転送回路と、前記転送回路の１段または任意の複数段毎に対応して設けられ、低振幅のクロック信号を高振幅のクロック信号に変換して、対応する当該１段または任意の複数段に供給するレベル変換回路とを具備することを特徴とする。
【００１９】
さらに、本発明の電気光学装置の駆動回路にあっては、上記目的を達成するために、複数の走査線と複数のデータ線との各交点に対応して設けられる画素を駆動する電気光学装置の駆動回路であって、前記走査線を順次選択する走査線側駆動手段と、入力信号を高振幅のクロック信号に応じて順次転送する複数段構成の転送手段を有し、当該転送手段による前記入力信号の転送に応じて前記データ線を１本または複数本毎に順次選択するデータ線側駆動手段と、前記転送手段の１段または任意の複数段毎に対応して設けられ、低振幅のクロック信号を高振幅のクロック信号に変換して、対応する当該１段または任意の複数段に供給するレベル変換手段と、前記データ線側駆動手段によって選択された前記データ線の１本または複数本に対して、前記画像信号を供給する画像信号供給手段とを具備することを特徴とする。
【００２０】
このような構成によれば、複数段構成の転送手段（回路）の１段または任意の複数段毎に対応して設けられた各レベル変換手段（回路）は、変換した高振幅のクロック信号を、対応する当該１段または任意の複数段に供給するので、１つのレベル変換手段により高振幅のクロック信号をすべての段に供給する従来の構成と比べると、高振幅のクロック信号を供給するラインの配線長が少なくて済む。したがって、その高振幅ラインの容量が減少するので、その容量に起因して消費される電力を低く抑えることが可能となる。
【００２１】
一方、低振幅のクロック信号を各レベル変換手段に供給するラインの配線長が長くなるが、このようなラインは本来的に低振幅なので、そのライン容量によって消費される電力は、高振幅ラインの容量に起因して消費される電力よりもはるかに低い。
【００２２】
この発明において、前記走査線側駆動手段は、少なくとも、入力信号を順次転送し、前記入力信号の転送に応じて各走査線を順次選択する複数段構成の転送手段と、前記転送手段の１段または任意の複数段毎に対応して設けられ、低振幅のクロック信号を高振幅のクロック信号に変換して、対応する当該１段または任意の複数段に供給するレベル変換手段とから構成されることが望ましい。この構成によれば、走査線側駆動手段においても低消費電力化が図られることとなる。そうすれば、データ線側駆動回路だけでなく、走査線側駆動回路においても、同様な効果を奏することができる。
【００２３】
また、この発明において、前記データ線側駆動回路及び／又は前記走査線側駆動回路における前記レベル変換手段毎に設けられて、対応するレベル変換手段の動作を許可する許可手段を有し、前記許可手段は、当該レベル変換手段に対応する当該１段または任意の複数段が前記入力信号の転送を開始する前または開始すると同時に、当該レベル変換手段の動作を許可し、当該レベル変換手段に対応する当該１段または任意の複数段が前記入力信号の転送を終了した後または終了すると同時に、当該レベル変換手段の動作を禁止することが望ましい。
【００２４】
これにより、必要なレベル変換手段だけが動作を許可される一方、他のレベル変換手段については、動作が許可されないので、無駄な動作の実行が省略化されて、その分、レベル変換手段によって消費される電力を抑えることが可能となる。
【００２５】
また、本発明の電気光学装置にあっては、上記目的を達成するために、複数の走査線と複数のデータ線との各交点に対応して設けられた画素を有する電気光学装置であって、前記走査線を順次選択する走査線側駆動手段と、入力信号を高振幅のクロック信号に応じて順次転送する複数段構成の転送手段を有し、当該転送手段による前記入力信号の転送に応じて前記データ線を１本または複数本毎に順次選択するデータ線側駆動手段と、前記転送手段の１段または任意の複数段毎に対応して設けられ、低振幅のクロック信号を高振幅のクロック信号に変換して、対応する当該１段または任意の複数段に供給するレベル変換手段と、前記データ線側駆動手段によって選択された前記データ線の１本または複数本に対して、前記画像信号を供給する画像信号供給手段とを具備することを特徴とする。
【００２６】
この発明にあっては、前記走査線側駆動手段は、少なくとも、入力信号を順次転送し、前記入力信号の転送に応じて各走査線を順次選択する複数段構成の転送手段と、前記転送手段の１段または任意の複数段毎に対応して設けられ、低振幅のクロック信号を高振幅のクロック信号に変換して、対応する当該１段または任意の複数段に供給するレベル変換手段とから構成されることが望ましい。
【００２７】
また、この発明にあっては、前記データ線側駆動回路及び／又は前記走査線側駆動回路における前記レベル変換手段毎に設けられて、対応するレベル変換手段の動作を許可する許可手段を有し、前記許可手段は、当該レベル変換手段に対応する当該１段または任意の複数段が前記入力信号の転送を開始する前または開始すると同時に、当該レベル変換手段の動作を許可し、当該レベル変換手段に対応する当該１段または任意の複数段が前記入力信号の転送を終了した後または終了すると同時に、当該レベル変換手段の動作を禁止することが望ましい。
【００２８】
以上の電気光学装置の発明にあっては、電気光学装置の駆動回路の発明と同様な効果を奏することができる。
【００２９】
また、この発明にあっては、前記電気光学装置は、一対の基板間に液晶を挟持し、前記一対の基板の一方の基板に、前記データ線に供給された前記画像信号を各画素に印加させるトランジスタを各画素毎に有し、前記データ線側駆動手段及び／又は前記走査線側駆動手段における前記転送手段と前記レベル変換手段は、少なくとも前記一方の基板に互いに同一プロセスで形成されたトランジスタから構成されることが望ましい。このような各部の集積化により、駆動回路全体の低コスト化や省スペース化等が図られることとなる。特に、シフトレジスタ回路のトランジスタが薄膜トランジスタである場合には、レベル変換手段も同一基板上に同一プロセスで形成された薄膜トランジスタで構成すると、両回路の電気的特性が合って論理閾値レベルを両回路間で合わせることができ、回路動作が安定する。
【００３０】
この場合、画素のトランジスタとも同一プロセスで形成すれば、より一層、同一基板に形成された各回路間の動作安定性が図られる。
【００３１】
加えて、本発明における電子機器は、この電気光学装置を表示手段に用いたことを特徴としている。
【００３２】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００３３】
＜電気光学装置の構成＞
まず、第１実施形態にかかる駆動回路が適用される電気光学装置の一例として、液晶表示装置を例示して説明する。図１は、その液晶表示装置の電気的構成を示すブロック図である。この図に示されるように、液晶表示装置は、液晶パネル１００と、タイミングジェネレータ２００と、画像信号処理回路３００と、プリチャージ信号供給回路４００とから構成される。このうち、タイミングジェネレータ２００は、各部で使用されるタイミング信号（必要に応じて後述する）を出力するものである。また、画像信号処理回路３００内部における相展開回路３０２は、一系統の画像信号ＶＩＤを入力すると、これをＮ相（図においてはＮ＝６）の画像信号に展開して並列に出力するものであって、画像信号をＮ個並列の信号に変換する直並列変換回路に相当する。ここで、画像信号をＮ相に展開する理由は、後述するサンプリング回路によって、スイッチング素子として機能する各ＴＦＴのソース電極における画像信号の印加時間を長くして、サンプル＆ホールド時間および充放電時間を十分に確保するためである。
【００３４】
一方、増幅・反転回路３０４は、相展開された画像信号のうち、反転が必要となるものを反転させ、この後、適宜、増幅して画像信号ＶＩＤ１〜ＶＩＤ６として液晶表示パネル１００に並列的に供給するものである。なお、反転するか否かについては、一般には、データ信号の印加方式が▲１▼走査線単位の極性反転であるか、▲２▼データ信号線単位の極性反転であるか、▲３▼画素単位の極性反転であるかに応じて定められ、その反転周期は、１水平走査期間またはドットクロック周期に設定される。ただし、この実施形態にあっては説明の便宜上、▲１▼走査線単位の極性反転である場合を例にとって説明するが、本発明をこれに限定する趣旨ではない。また、相展開された画像信号ＶＩＤ１〜ＶＩＤ６の液晶表示パネル１００への供給タイミングは、図１に示される液晶表示装置では同時とするが、ドットクロックに同期して順次ずらしてもよく、この場合は後述するサンプリング回路にてＮ相の画像信号を順次サンプリングする構成となる。
【００３５】
また、プリチャージ信号供給回路４００は、タイミングジェネレータ２００により指示されるタイミングにおいて、プリチャージ信号ＮＲＳを極性反転して液晶表示パネル１００に供給するものである。なお、プリチャージ信号ＮＲＳの極性は、プリチャージ信号供給回路４００によって、データ線に印加される画像信号の極性と同一極性に、後述するプリチャージ駆動信号ＮＲＧが「Ｈ」レベルとなる直前に設定される。なお、本実施形態における極性反転とは、任意の直流電位（画像信号の振幅中心電位）を基準として正極性と負極性に交互に電圧レベルを反転させることをいう。
【００３６】
＜液晶表示パネルの構成＞
次に、液晶表示パネル１００の概略構成について図２および図３を参照して説明する。ここで、図２は、液晶表示パネル１００の構造を説明するための斜視図であり、図３は、液晶表示パネル１００の構造を説明するための一部断面図である。これらの図に示されるように、液晶表示パネル１００は、画素電極１１８等が形成されたガラスや半導体等の素子基板１０１と、共通電極１０８等が形成されたガラス等の透明な対向基板１０２とが、スペーサＳが混入されたシール材１０５によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられ、この間隙に液晶１０６が封入された構造となっている。
【００３７】
また、素子基板１０１の対向面であってシール材１０５の外側には、後述する駆動回路群１２０とともに、外部接続電極（図示省略）が形成されて、タイミングジェネレータ２００、画像信号処理回路３００およびプリチャージ信号供給回路４００からの各種信号を入力する構成となっている。なお、対向基板１０２の共通電極１０８は、素子基板１０１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１０１の外部接続電極から延在する配線と電気的に導通が図られている。
【００３８】
ほかに、対向基板１０２には、液晶表示パネル１００の用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶表示パネル１００に光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１０２に設けられる。くわえて、素子基板１０１および対向基板１０２の対向面には、それぞれ任意の方向にラビング処理された配向膜などが設けられる一方、その各背面側には貼付け又は間隙をもって配向方向に応じた偏光板１０３、１０４がそれぞれ設けられる。ただし、液晶１０８として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００３９】
さて、説明を再び図１に戻して、液晶表示パネル１００の電気的構成について説明する。液晶表示パネル１００の素子基板１０１にあっては、図においてＸ方向に沿って平行に複数本の走査線１１２が配列して形成され、また、これと直交するＹ方向に沿って平行に複数本のデータ線１１４が形成されている。そして、これらの走査線１１２とデータ線１１４との各交点においては、ＴＦＴ１１６のゲート電極が走査線１１２に接続される一方、ＴＦＴ１１６のソース電極がデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレイン電極が画素電極１１８に接続されている。そして、各画素は、画素電極１１８と、対向基板１０２に形成された共通電極１０６と、これら両電極間に挟持された液晶１０８とによって構成される結果、走査線１１２とデータ線１１４との各交点に対応して、マトリクス状に配列することとなる。なお、このほかに、各画素毎に、蓄積容量（図示省略）が設けられて、電気的にみて画素電極１１８と共通電極１０８とに挟持された液晶層に対して並列となっている。
【００４０】
次に、駆動回路群１２０は、走査線側駆動回路１３０、サンプリング回路１４０、データ線側駆動回路１５０およびプリチャージ回路１７０からなり、上述のように素子基板１０１上に形成されるものである。これらの回路は、望ましくは、画素のＴＦＴと共通の製造プロセス（例えば、高温ポリシリコンプロセス）を用いてＴＦＴで形成すれば、集積化や製造コストの面などにおいて有利となる。
【００４１】
さて、駆動回路群１２０のうち、走査線側駆動回路１３０は、シフトレジスタを有し、タイミングジェネレータ２００からのクロック信号ＣＬＹや、その反転クロック信号ＣＬＹＩＮＶ、転送開始パルスＤＹ等に基づいて、走査信号を各走査線１１２に対して順次出力するものであり、シフトレジスタにおいてクロック信号に応じてパルスＤＹをシフトするタイミングで走査信号を出力する。
【００４２】
一方、サンプリング回路１４０は、６本のデータ線１１４を１群とし、これらの群に属するデータ線１１４に対し、サンプリング信号Ｓ１〜Ｓｎにしたがって画像信号ＶＩＤ１〜ＶＩＤ６をぞれぞれサンプリングして供給するものである。詳細には、サンプリング回路１４０には、ＴＦＴからなるスイッチ１４１が各データ線１１４の一端に設けられるとともに、各スイッチ１４１のソース電極は、画像信号ＶＩＤ１〜ＶＩＤ６のいずれかが供給される信号線に接続され、また、各スイッチ１４１のドレイン電極は１本のデータ線１１４に接続されている。さらに、各群に属するデータ線１１４に接続された各スイッチ１４１のゲート電極は、その群に対応してサンプリング信号Ｓ１〜Ｓｎが供給される信号線のいずれかに接続されている。前述したように画像信号ＶＩＤ１〜ＶＩＤ６は同時に供給されるので、サンプリング信号Ｓ１により同時にサンプリングされることとなる。なお、画像信号ＶＩＤ１〜ＶＩＤ６が順次ずれたタイミングで供給される場合には、サンプリング信号Ｓ１、Ｓ１…により順次サンプリングされることとなる。
【００４３】
また、データ線側駆動回路１５０は、タイミングジェネレータ２００からのクロック信号ＣＬＸや、その反転クロック信号ＣＬＸＩＮＶ、転送開始パルスＤＸ等に基づいて、サンプリング信号Ｓ１〜Ｓｎを順次出力するものである。なお、データ線側駆動回路１５０の詳細については後述する。
【００４４】
一方、各データ線１１４は容量成分を有するので、各ＴＦＴ１１６が、各スイッチ１４１によってサンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６を、対応するデータ線１１４を介して画素に書き込むのに要する時間が長期化する傾向がある。これを解消するために、スイッチ１７１を各データ線１１４の他端において各データ線１１４毎に備えるプリチャージ回路１７０が設けられる。このスイッチ１７１は、他と同じく素子基板１０１上に形成されたＴＦＴからなり、そのドレイン電極（またはソース電極）はデータ線１１４に接続され、そのソース電極（またはドレイン電極）はプリチャージ信号ＮＲＳが供給される信号線に接続されている。また、各スイッチ１７１のゲート電極は、プリチャージ駆動信号ＮＲＧが供給される信号線に接続されている。
【００４５】
このプリチャージ駆動信号ＮＲＧは、タイミングジェネレータ２００から供給されるものであり、ある走査線の選択が終了してから次の走査線が選択されて画像信号がデータ線に印加されるまでの水平帰線期間において、「Ｈ」レベルとなるパルス的な信号である。したがって、各データ線１１４は、水平帰線期間において、一括してプリチャージ信号ＮＲＳの電位にプリチャージされることとなる。なお、プリチャージ駆動信号ＮＲＧの電圧は、直後にそのデータ線１１４に印加される画像信号の電圧極性と同一にされることが好ましいが、極性反転の基準電位と同一であっても構わない。
【００４６】
＜データ線側駆動回路の構成＞
次に、本実施形態にかかるデータ線側駆動回路１５０について説明する。図４は、このデータ線側駆動回路１５０の構成を示すブロック図である。この図において、クロック信号ＣＬＸ、その反転信号ＣＬＸＩＮＶ、転送開始パルスＤＸおよび信号ＥＮＢ１、ＥＮＢ２は、いずれも図１におけるタイミングジェネレータ２００によって、画像信号ＶＩＤ１〜ＶＩＤ６と同期して供給されるものであり、このうち、転送開始パルスＤＸおよび信号ＥＮＢ１、ＥＮＢ２は、図示しないレベルシフタによって高論理振幅の信号に変換されたものである。
【００４７】
まず、図４において、シフトレジスタ回路１５６０は、単位回路をｎ（ｎ＝１、２、……、であって奇数）段縦続接続して構成されてなり、水平走査期間の最初に供給される転送開始パルスＤＸを、高論理振幅に変換されたクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶの一部である信号Ｃ０〜Ｃｎにしたがって各段の単位回路間を順次シフトして、信号Ｓ１’〜Ｓｎ’として出力する構成となっている。すなわち、各単位回路は、フリップフロップ回路、ラッチ回路あるいは容量回路からなり、クロック信号に応じて前段から転送されたパルスＤＸを取り込むとともに、次のクロック信号のタイミングに応じて次段に転送する回路である。
【００４８】
次に、クロック信号の論理振幅電圧レベルを変換するレベル変換手段たるレベルレベルシフタ１５１０、１５２０は、シフトレジスタ回路１５６０における各段の単位回路に対応して設けられる。このうち、レベルシフタ１５１０は、偶数段目の単位回路と、それに続く奇数段目の単位回路とに対し、図１におけるタイミングジェネレータ２００から供給された低論理振幅のクロック信号ＣＬＸを高論理振幅の信号に変換してそれぞれ供給する一方、レベルシフタ１５２０は、奇数段目の単位回路と、それに続く偶数段目の単位回路とに対し、タイミングジェネレータ２００から供給された低論理振幅の反転クロック信号ＣＬＸＩＮＶを高論理振幅の信号に変換してそれぞれ供給するものである。ただし、図において最左端に位置するレベルシフタ１５１０は、第１段目の単位回路のみに低論理振幅のクロック信号ＣＬＸを高論理振幅の信号Ｃ０に変換して供給し、図において最右端に位置するレベルシフタ１５２０は、第ｎ段目の単位回路のみに低論理振幅の反転クロック信号ＣＬＸＩＮＶを高論理振幅の信号Ｃｎに変換して供給している。したがって、本実施形態におけるレベルシフタ１５１０、１５２０の総数は、シフトレジスタ回路１５６０における単位回路の段数ｎよりも１個だけ多いことになる。そこで、説明の便宜上、図において最左端に位置するレベルシフタ１５１０から最右端に位置するレベルシフタ１５２０までによってそれぞれ出力される高論理振幅の信号を、順番にＣ０、Ｃ１、……、Ｃｎ−１、Ｃｎとする。
【００４９】
また、レベルシフタ１５１０、１５２０には、例えば図６に示されるＲＳフリップフロップからなるラッチ回路１５３０の出力信号が、レベルシフト動作を許可するイネーブル信号として供給されている。ここで、あるレベルシフタにイネーブル信号を出力するラッチ回路１５３０のセット入力端Ｓには、当該レベルシフタの１段前（左）に位置するレベルシフタの出力信号が供給される一方、そのリセット入力端Ｒには、当該レベルシフタの３段後（右）に位置するレベルシフタの出力信号が供給されている。したがって、あるレベルシフタでは、それよりも１段前のレベルシフタが高論理振幅の信号を出力すると、そのレベルシフト動作が許可される一方、それよりも３段後のレベルシフタが高論理振幅の信号を出力すると、そのレベルシフト動作が禁止される構成となっている。
【００５０】
ただし、信号Ｃ１を出力するレベルシフタ１５２０にイネーブル信号を供給するラッチ回路１５３０は、転送開始パルスＤＸによってセットされる構成となっている。また、信号Ｃ０を出力するレベルシフタ１５１０には、それよりも１段前のレベルシフタが存在しないので、また、信号Ｃｎ−２、Ｃｎ−１、Ｃｎを出力するレベルシフタ１５１０、１５２０には、それよりも３段後のレベルシフタが存在しないので、それぞれラッチ回路１５３０が備えられない。このため、本実施形態におけるラッチ回路１５３０の総数は、シフトレジスタ回路１５６０におけるレベルシフタの総数よりも４個だけ、すなわち、シフトレジスタ回路１５６０における単位回路の段数ｎよりも３個だけ少ないことになる。そこで、説明の便宜上、信号Ｃ１を出力するレベルシフタ１５１０から、信号Ｃｎ−３を出力するレベルシフタ１５１０までのイネーブル信号を、それぞれ順番にＥ１、Ｅ２、……、Ｅｎ−４、Ｅｎ−３とする。また、ラッチ回路１５３０が備えられない４つのレベルシフタは、本実施形態にあっては、常にレベルシフト動作が許可される構成となっている。
【００５１】
一方、ＮＡＮＤ回路１５８０およびインバータ１５９０は、シフトレジスタ回路１５６０における各段の単位回路の出力に対応して設けられるものであり、両者ともＰチャネルまたはＮチャネル型ＴＦＴを組み合わせて構成される。このうち、奇数段のＮＡＮＤ回路１５８０にあっては、その奇数段目の単位回路による出力信号と信号ＥＮＢ１との論理積を反転する一方、偶数段のＮＡＮＤ回路１５８０にあっては、その偶数段目の単位回路による出力信号と信号ＥＮＢ２の論理積を反転する。そして、各段のＮＡＮＤ回路１５８０の出力信号は、それぞれインバータ１５９０によって反転されて、これがサンプリング信号Ｓ１、Ｓ２、……、Ｓｎとして出力される構成となっている。
【００５２】
＜レベルシフタ＞
次に、上述したレベルシフタ１５１０、１５２０の構成について、低論理振幅のクロック信号ＣＬＸを高論理振幅の信号にレベルシフトするレベルシフタ１５１０を例にとって説明する。図５は、レベルシフタ１５１０の一例を示す回路図である。なお、低論理振幅の反転クロック信号ＣＬＸＩＮＶをレベルシフトするレベルシフタ１５２０については、入力されるクロック信号ＣＬＸが反転クロック信号ＣＬＸＩＮＶに置き換わる点以外、レベルシフタ１５１０と同一である。
【００５３】
さて、図５に示されるように、レベルシフタ１５１０にあっては、端子Ｅに供給されるイネーブル信号が「Ｈ」レベルの場合、信号線▲１▼、▲２▼の電位が、低論理振幅のクロック信号ＣＬＸとこれをインバータＩＮＶ１によって反転した信号とにしたがって、高論理振幅の高位側電圧ＶＧＧまたは低位側電圧ＶＳＳのいずれかで安定する構成となっており、このうち、信号線▲２▼の電位が出力端Ｏｕｔからレベルシフタ１５１０の出力として取り出されるようになっている。
【００５４】
詳細には、イネーブル信号が「Ｈ」レベルの場合、まず、Ｐチャネル型トランジスタＰ１１がオンするが、ここで、入力信号たる低論理振幅のクロック信号ＣＬＸが「Ｈ」レベルであれば、Ｐチャネル型トランジスタＰ１もオンするので、信号線▲１▼の電位が高論理振幅の低位側電圧ＶＳＳとなるとともに、これにより、Ｎチャネル型トランジスタＮ４がオンし、また、クロック信号ＣＬＸがインバータＩＮＶ１で反転される結果、Ｎチャネル型トランジスタＮ２のゲートが「Ｌ」レベルとなるため、当該トランジスタＮ２もオンするので、信号線▲２▼の電位が高論理振幅の高位側電圧ＶＧＧとなる。この結果、Ｎチャネル型トランジスタＮ３がオフし、また、クロック信号ＣＬＸが「Ｈ」レベルであるため、Ｎチャネル型トランジスタＮ１もオフするので、信号線▲１▼の電位は、高論理振幅の高位側電圧ＶＧＧから完全に切り離されて、高論理振幅の低位側電圧ＶＳＳで安定する一方、クロック信号ＣＬＸがインバータＩＮＶ２で反転される結果、Ｐチャネル型トランジスタＰ２のゲートが「Ｌ」レベルとなるため、当該トランジスタＰ２がオフするので、信号線▲２▼の電位は、高論理振幅の低位側電圧ＶＳＳから完全に切り離されて、高論理振幅の高位側電圧ＶＧＧで安定することとなる。
【００５５】
反対に、入力信号たる低論理振幅のクロック信号ＣＬＸが「Ｌ」レベルであれば、各トランジスタＰ１、Ｐ２、Ｎ１〜Ｎ４のオンオフがすべて逆になるので、信号線▲１▼の電位は高論理振幅の高位側電圧ＶＧＧで安定する一方、信号線▲２▼の電位は高論理振幅の低位側電圧ＶＳＳで安定することとなる。
【００５６】
ここで、イネーブル信号が「Ｈ」レベルの場合には、Ｎチャネル型トランジスタＮ１１がオフするので、信号線▲２▼の電位がそのまま出力端Ｏｕｔの電位となる結果、出力端Ｏｕｔからの出力信号は、低論理振幅のクロック信号ＣＬＸを高論理振幅の信号に同位相でレベルシフトしたものとなる。
【００５７】
一方、イネーブル信号が「Ｌ」レベルの場合、トランジスタＰ１１がオフするとともに、トランジスタＮ１１がオンするので、出力端Ｏｕｔの電位は、信号線▲２▼の電位とは無関係に低位側電圧ＶＳＳとなる。すなわち、レベルシフト動作が禁止されることになる。
【００５８】
このようなレベルシフタ１５１０（１５２０）にあっては、イネーブル信号が「Ｈ」レベルの場合に、上述のように低論理振幅のクロック信号ＣＬＸ（ＣＬＸＩＮＶ）のレベルが「Ｈ」または「Ｌ」レベルであれば、信号線▲１▼、▲２▼の電位が、そのクロックレベルに応じて高論理振幅の高位側電圧ＶＧＧまたは低位側電圧ＶＳＳで安定するので、レベルシフタ１５１０（１５２０）ではほとんど電力が消費されない。換言すれば、レベルシフタ１５１０（１５２０）にあって、イネーブル信号が「Ｈ」レベルの場合に電力が消費されるのは、クロック信号ＣＬＸ（ＣＬＸＩＮＶ）のレベルが遷移する場合であるから、レベルシフタ１５１０（１５２０）の消費電力は、入力される低論理振幅のクロック信号ＣＬＸ（ＣＬＸＩＮＶ）の周波数が高くなるにつれて増大することになる。しかし、イネーブル信号が「Ｌ」レベルの場合には、トランジスタＰ１１がオフし、トランジスタＮ１１がオンして、レベルシフト動作が禁止されるので、レベルシフタ１５１０（１５２０）では、電力がほとんど消費されない構成となっている。
【００５９】
なお、前述したように、これらの各回路素子を構成するトランジスタもＴＦＴからなる。
【００６０】
＜シフトレジスタ回路＞
さらに、上述したシフトレジスタ回路１５６０について図７を参照して説明する。
【００６１】
この図に示されるように、シフトレジスタ回路１５６０は、ｎ段の単位回路を縦続して接続した構成となっている。このうち、各段の単位回路は、制御信号が「Ｈ」レベルの場合に入力信号を反転するクロックドインバータ１５６２と、クロックドインバータ１５６２による反転信号を反転するインバータ１５６４と、制御信号が「Ｈ」レベルの場合に、インバータ１５６４による反転信号を反転するクロックドインバータ１５６６とからなる。これらのクロックドインバータ１５６２、１５６６およびインバータ１５６４は、ＰチャネルおよびＮチャネル型のＴＦＴを組み合わせて構成される。
【００６２】
そして、インバータ１５６４の出力がクロックドインバータ１５６６の入力に帰還される一方、クロックドインバータ１５６６の出力がインバータ１５６４の入力に帰還される構成となっており、各段のインバータ１５６４の出力がシフトレジスタ回路１５６０の出力信号Ｓ１’、Ｓ２’、……、Ｓｎ’として出力される。
【００６３】
ここで、レベルシフタ１５１０によって変換された信号Ｃ２、Ｃ４、……、Ｃｎ−３、Ｃｎ−１は、偶数段目の単位回路におけるクロックドインバータ１５６６、および、奇数段目の単位回路におけるクロックドインバータ１５６２の各制御信号としてそれぞれ供給され、また、レベルシフタ１５２０によって変換された信号Ｃ１、Ｃ３、……、Ｃｎ−４、Ｃｎ−２は、奇数段目の単位回路におけるクロックドインバータ１５６２、および、偶数段目の単位回路におけるクロックドインバータ１５６６の各制御信号としてそれぞれ供給されている。すなわち、偶数段目の単位回路におけるクロックドインバータ１５６２、１５６６の各制御信号は、奇数段目の単位回路におけるクロックドインバータ１５６２、１５６６の各制御信号を入れ替えた関係にある。ただし、信号Ｃ０は、第１段目の単位回路におけるクロックドインバータ１５６２のみの制御信号として、また、信号Ｃｎは、第ｎ段目の単位回路におけるクロックドインバータ１５６６のみの制御信号として、それぞれ供給されている。
【００６４】
＜データ線側駆動回路の動作＞
次に、上述した構成によるデータ線側駆動回路１５０の動作について、図８に示されるタイミングチャートを参照して説明する。なお、図８においては、クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶは、説明の便宜上、他の高論理振幅の信号と同振幅としているが、実際には、低論理振幅の信号である。
【００６５】
まず、図４において最左端に位置するレベルシフタ１５１０は、常に動作が許可されるので、その出力信号Ｃ０は、低論理振幅のクロック信号ＣＬＸを同位相で高論理振幅に変換したものとなる。
【００６６】
ここで、タイミングｔ１１において、転送開始パルスＤＸが入力されるとともに、低論理振幅のクロック信号ＣＬＸが立ち上がると（低論理振幅の反転クロック信号ＣＬＸＩＮＶが立ち下がると）、同位相である信号Ｃ０も立ち上がる。このため、シフトレジスタ回路１５６０にあって、第１段目の単位回路におけるクロックドインバータ１５６２は、転送開始パルスＤＸの「Ｈ」レベルを反転し、同じく第１段目の単位回路におけるインバータ１５６４が、同クロックドインバータ１５６２の反転結果を反転するので、第１段目の単位回路による出力信号Ｓ１’は「Ｈ」レベルとなる。また、転送開始パルスＤＸのセットにより、イネーブル信号Ｅ１も「Ｈ」レベルとなるので、図４において左から２番目に位置するレベルシフタ１５２０の動作が許可される。このため、当該レベルシフタ１５２０の出力信号Ｃ１は、イネーブル信号Ｅ１が「Ｈ」レベルの期間において、低論理振幅の反転クロック信号ＣＬＸＩＮＶを同位相で高論理振幅に変換したものとなる。
【００６７】
次に、タイミングｔ１２において、転送開始パルスＤＸが入力されている期間に、低論理振幅の反転クロック信号ＣＬＸＩＮＶが立ち上がると（低論理振幅のクロック信号ＣＬＸが立ち下がると）、同位相である信号Ｃ１も立ち上がる。このため、第１段目の単位回路におけるクロックドインバータ１５６６は、「Ｈ」レベルとなった信号Ｃ１にしたがって、「Ｈ」レベルの出力信号Ｓ１’をインバータ１５６４に反転帰還するので、出力信号Ｓ１’は「Ｈ」レベルを維持することとなる。また、第２段目の単位回路におけるクロックドインバータ１５６２は、「Ｈ」レベルとなった信号Ｃ１にしたがって、第１段目の単位回路による出力信号Ｓ１’の「Ｈ」レベルを反転し、同じく第２段目の単位回路におけるインバータ１５６４が、同クロックドインバータ１５６２の反転結果を反転するので、第２段目の単位回路の出力信号Ｓ２’は「Ｈ」レベルとなる。また、信号Ｃ１のセットにより、イネーブル信号Ｅ２も「Ｈ」レベルとなるので、図４において左から３番目に位置するレベルシフタ１５１０の動作が許可される。このため、当該レベルシフタ１５１０の出力信号Ｃ２は、イネーブル信号Ｅ２が「Ｈ」レベルの期間において、低論理振幅のクロック信号ＣＬＸを同位相で高論理振幅に変換したものとなる
そして、タイミングｔ１３において、転送開始パルスＤＸの入力が終了して、再び、低論理振幅のクロック信号ＣＬＸが立ち上がると（低論理振幅の反転クロック信号ＣＬＸＩＮＶが立ち下がると）、第１段目の単位回路におけるクロックドインバータ１５６２は、転送開始パルスＤＸの「Ｌ」レベルを取り込むので、その単位回路の出力信号Ｓ１’は「Ｌ」レベルとなる。一方、第２段目の単位回路におけるクロックドインバータ１５６６は、「Ｈ」レベルとなった信号Ｃ２にしたがって、「Ｈ」レベルの出力信号Ｓ２’をインバータ１５６４に反転帰還するので、出力信号Ｓ２’は「Ｈ」レベルを維持することとなる。また、第３段目の単位回路におけるクロックドインバータ１５６２は、「Ｈ」レベルとなった信号Ｃ２にしたがって、第２段目の単位回路による出力信号Ｓ２’の「Ｈ」レベルを反転し、同じく第２段目の単位回路のインバータ１５６４が、同クロックドインバータ１５６２の反転結果を反転するので、第３段目の単位回路の出力信号Ｓ３’（図８において図示省略）は「Ｈ」レベルとなる。
【００６８】
以下、同様な動作が繰り返される結果、最初に入力された転送開始パルスＤＸが低論理振幅のクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶの半周期だけ順次シフトされて、各段の単位回路から出力信号Ｓ１’〜Ｓｎ’として出力されることとなる。
【００６９】
そして、このような出力信号Ｓ１’〜Ｓｎ’のうち、奇数段目の単位回路からの出力信号は信号ＥＮＢ１のパルス幅に、また、偶数段目の単位回路からの出力信号は信号ＥＮＢ２のパルス幅に、それぞれＮＡＮＤ回路１５８０によって制限されて、互い隣接する信号が同時に「Ｈ」レベルとならないように出力されることとなる。
【００７０】
なお、このように出力するのは、隣接するサンプリング信号が同時に出力されて、相隣接する群のスイッチ１４１が同時にオンするのを防止して、画像信号ＶＩＤ１〜ＶＩＤ６が、隣接する群のデータ線１１４同士においてオーバラップしたタイミングでサンプリングされないようにするためである。したがって、クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶの周波数を低く設定することにより、相隣接するサンプリング信号Ｓ１〜Ｓｎが実質的に重ならないように出力されれば、データ線側駆動回路１５０において、パルス幅を狭めるＮＡＮＤ回路１５８０およびインバータ１５９０を省略することができる。
【００７１】
ところで、イネーブル信号Ｅ１〜Ｅｎ−３については、転送開始パルスＤＸの入力から、低論理振幅のクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶの半周期だけシフトされたタイミングで順次「Ｈ」レベルとなって、これにしたがって各レベルシフタ１５１０、１５２０のレベルシフト動作が許可される。ただし、前述のように、レベルシフタのレベルシフト動作は、それよりも３段後のレベルシフタの出力信号が「Ｈ」レベルとなると禁止される。例えば、図４において左から２番目に位置するレベルシフタ１５２０は、それよりも３段後のレベルシフタ１５１０の動作が許可され、その出力信号Ｃ４が図８に示されるタイミングｔ１４において「Ｈ」レベルとなると、その出力信号Ｃ４のリセットにより、イネーブル信号Ｅ１が「Ｌ」レベルとなるので、以降、次回の水平走査期間まで当該レベルシフタ１５２０のレベルシフタ動作が禁止されることになる。
【００７２】
＜走査線側駆動回路＞
次に、走査線側駆動回路１３０について説明するが、走査線側駆動回路１３０の構成は、入力される信号が異なる以外、基本的にデータ線側駆動回路１５０の構成と同様である。すなわち、図４において、水平走査期間の最初に供給される転送開始パルスＤＸの替わりに、垂直走査期間の最初に転送開始パルスＤＹが供給されるとともに、クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶの替わりに、水平走査期間毎に、低論理振幅のクロック信号ＣＬＹおよびその反転クロック信号ＣＬＴＩＮＶが供給される。これらのクロック信号ＣＬＹ、その反転信号ＣＬＹＩＮＶおよび転送開始パルスＤＹは、いずれも図１におけるタイミングジェネレータ２００によって、画像信号ＶＩＤ１〜ＶＩＤ６と同期して供給されるものであり、このうち、転送開始パルスＤＹは、図示しないレベルシフタによって高論理振幅の信号に変換されたものである。また、これらのクロック信号の周波数を低く設定することにより、相隣接した走査線に供給される走査信号が実質的に重ならないようにできれば、走査線側駆動回路１３０において、パルス幅を狭めるＮＡＮＤ回路１５８０およびインバータ１５９０を省略することができる点もデータ線側駆動回路１５０と同様である。
【００７３】
＜液晶表示パネルの全体動作＞
次に、上述した構成にかかる液晶表示パネルの動作について説明する。まず、走査線側駆動回路１３０において、垂直走査期間の最初に転送開始パルスＤＹが供給される。この転送開始パルスＤＹは、走査線側駆動回路１３０において、クロック信号ＣＬＹおよびその反転クロック信号ＣＬＹＩＮＶによって順次シフトされて、各走査線１１２に出力される。これにより、複数の走査線１１２が１本ずつ線順次に選択されることとなる。
【００７４】
ここで、ある走査線の選択が終了してから次の走査線が選択されて画像信号がデータ線に印加されるまでの水平帰線期間において、プリチャージ駆動信号ＮＲＧが「Ｈ」レベルとなるので、各データ線１１４は、各スイッチ１７１を介してプリチャージ信号線ＮＲＳの電位にプリチャージされる。
【００７５】
この後、データ線線側駆動回路１５０において、転送開始パルスＤＸが供給されると、上述のように、転送開始パルスＤＸは、データ線側駆動回路１５０において、クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶの半周期毎に順次シフトされて、サンプリング信号Ｓ１〜Ｓｎとして出力される。
【００７６】
ここで、サンプリング信号Ｓ１が出力されると、この群に属する６本のデータ線１１４に、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、これらの画像信号ＶＩＤ１〜ＶＩＤ６が現時点で選択された走査線と交差する６個の画素に、当該ＴＦＴ１１６によってそれぞれ書き込まれることとなる。この後、サンプリング信号Ｓ２が出力されると、今度は、次の６本のデータ線１１４にそれぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像信号ＶＩＤ１〜ＶＩＤ６がその時点で選択された走査線と交差する６個の画素に、当該ＴＦＴ１１６によってそれぞれ書き込まれることとなる。
【００７７】
以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓｎが順次出力されると、各サンプリング信号に属する６本のデータ線１１４にそれぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像信号ＶＩＤ１〜ＶＩＤ６がその時点で選択された走査線と交差する６個の画素にそれぞれ書き込まれることとなる。そして、この後、次の走査線が選択され、再び、データ線１１４がプリチャージされ、サンプリング信号Ｓ１〜Ｓｎが順次出力されて、同様な書き込みが繰り返し実行されることとなる。
【００７８】
このような駆動方式では、サンプリング回路１４０におけるスイッチ１４１を駆動制御するデータ線側駆動回路１５０、詳細には、図４におけるシフトレジスタ回路１５６０の段数が、各データ線１１４を点順次で駆動する方式と比較して１／６に低減される。さらに、データ線側駆動回路１５０に供給すべきクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶの周波数も各データ線１１４を点順次で駆動する方式と比較すると１／６で済むので、段数の低減化と併せて低消費電力化も図られることとなる。
【００７９】
また、各データ線１１４は、各スイッチ１７１を介してプリチャージ信号線ＮＲＳの電位にプリチャージされた後、各スイッチ１４１によってサンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６の電位に遷移することとなる。この際、プリチャージによる電位と画像信号の電位とは同一極性であるので、画像信号ＶＩＤ１〜ＶＩＤ６自体によるデータ線１１４の充放電量は小さくなる結果、書き込みに要する時間が短縮化されることとなる。
【００８０】
さらに、液晶表示パネル１００において最も高い周波数のクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶが供給されるデータ線側駆動回路１５０にあっては、図４に示されるように、レベルシフタ１５１０、１５２０がシフトレジスタ回路１５６０における各段の単位回路に対応して設けられるので、高論理振幅のクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶをシフトレジスタ回路１５６０における全段の単位回路にそれぞれ供給する従来の構成と比べると、それらのラインの配線長は十分に短くて済む。このため、高論理振幅の信号を供給するラインの容量が減少するので、その容量に起因して消費される電力を低く抑えることが可能となる。一方、タイミングジェネレータ２００から供給される低論理振幅のクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶを、各レベルシフタ１５１０、１５２０に供給する必要があるため、低論理振幅の信号を供給するラインの容量は増加するが、このようなラインの電圧は本来的に低いので、これらのライン容量に起因して消費される電力は、高論理振幅の信号を供給するラインで消費される電力と比べてはるかに低い。
【００８１】
また、レベルシフタ１５１０、１５２０は、シフトレジスタ回路１５６０における単位回路の段数分に応じて設けられるが、常に全部動作しているわけでない。すなわち、各レベルシフタ１５１０、１５２０は、イネーブル信号により、そのレベルシフタの信号が供給される単位回路において転送動作が開始する前（または開始すると同時）に、そのレベルシフト動作が許可される一方、そのレベルシフタの信号が供給される単位回路において転送動作が終了した後（または終了すると同時）にそのレベルシフト動作が禁止される構成となっているため、必要な一部しか動作していない。しかも、動作しているレベルシフタは、本実施形態にあってはシフトレジスタ回路１５６０における２段の単位回路にしか高論理振幅の信号を供給しないので、レベルシフタで消費される電力を極めて低く抑えることができる。
【００８２】
また、水平走査期間毎に供給されるクロック信号ＣＬＹおよびその反転クロック信号ＣＬＹＩＮＶの周波数は、クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶの周波数よりも低いので、走査線側駆動回路１３０の消費電力が問題となることが少ないが、本実施形態にあっては、走査線側駆動回路１３０の構成についてもデータ線側駆動回路１５０と同様であるので、走査線側駆動回路１３０の消費電力についても極めて低く抑えることが可能となる。
【００８３】
なお、本実施形態にあって、信号Ｃｎ−２、Ｃｎ−１、Ｃｎを出力するレベルシフタ１５１０、１５２０には、常時レベルシフト動作を許可する構成としたが、他のレベルシフタと同様にラッチ回路を設けて、そのレベルシフト動作の制限期間を設定する構成としても良い。この場合、ラッチ回路のセット入力端Ｓには、他のラッチ回路と同様に、対応するレベルシフタの１段前（左）に位置するレベルシフタの出力信号を供給する。ただし、リセット入力端Ｒには、対応するレベルシフタの３段後（右）のレベルシフタは存在しないので、信号Ｃ１〜Ｃ３や、転送開始パルスＤＸ、プリチャージ駆動信号ＮＲＧなどを供給すれば良い。このような構成によれば、次回の走査線選択時においてリセットされてからセットされるまでの期間に、レベルシフト動作が禁止されるので、さらにその分、電力消費が抑えられることとなる。
【００８４】
＜第２実施形態＞
第１実施形態にかかるデータ線側駆動回路１５０は、図４において左から右への一方向に転送開始パルスＤＸを順次シフトするとともに、走査線側駆動回路１３０においても一方向に走査線１１２を選択する構成となっていた。しかし、液晶表示装置等の電気光学装置においては、必要に応じて画像の上下あるいは左右を反転して表示させるモードを有する場合もある。このような場合には、上記第１実施形態をそのまま適用することはできない。そこで、画像の上下あるいは左右を反転して表示する場合にも適用可能な第２実施形態にかかる駆動回路について説明する。
【００８５】
本実施形態にあっては、図４に示されたデータ線側駆動回路１５０を、図９に示されるデータ線側駆動回路１５２に置換したものである。なお、図９において、図４の各部と同一部分には同一符号を付与するとともに、その説明を省略することとする。また、この図にあっては、シフトレジスタ回路における各段の単位回路に対応したＮＡＮＤ回路１５８０およびインバータ１５９０を省略している。
【００８６】
まず、データ線側駆動回路１５２において、出力信号をＳ１’、Ｓ２’、……、Ｓｎ−１’、Ｓｎ’という順番で出力する場合、転送開始パルスＤＸ（Ｒ）を右（Ｒ）方向に転送する一方、出力信号をＳｎ’、Ｓｎ−１’、……、Ｓ２’、Ｓ１’という順番で出力する場合、転送開始パルスＤＸ（Ｌ）を左（Ｌ）方向に転送する。この場合、いずれの方向への転送についても、はじめにクロック信号ＣＬＸを高論理振幅の信号による歩調にしたがって実行されるように、第１実施形態にかかるデータ線側駆動回路１５０よりも、シフトレジスタ回路の段数が１段だけ多くなる。これに伴ってレベルシフタの個数も１個だけ多くなっている。
【００８７】
次に、本実施形態にかかるデータ線側駆動回路１５２に適用されるシフトレジスタ回路１５７０における各段の単位回路も図１０に示される構成となる。図１０に示されるように、シフトレジスタ回路１５７０は、（ｎ＋１）段の単位回路を縦続して接続した構成となっている。このうち、各段の単位回路は、制御信号が「Ｈ」レベルの場合に入力信号を反転するクロックドインバータ１５６２と、制御信号Ｒがアクティブの場合に入力信号を反転するインバータ１５６７と、制御信号が「Ｈ」レベルの場合にインバータ１５６７による反転信号を反転するクロックドインバータ１５６６と、制御信号Ｌがアクティブの場合に入力信号を反転するインバータ１５６８とからなる。これらのクロックドインバータ１５６２、１５６６およびインバータ１５６７、１５６８は、ＰチャネルおよびＮチャネル型のＴＦＴを組み合わせて構成される。
【００８８】
ここで、制御信号Ｒは、転送開始パルスＤＸ（Ｒ）をＲ方向に転送する場合にアクティブとなる信号であり、また、制御信号Ｌは、転送開始パルスＤＸ（Ｌ）をＬ方向に転送する場合にアクティブとなる信号である。すなわち、制御信号Ｌ、Ｒは互いに排他的にアクティブとなる信号である。また、レベルシフタ１５１０によって変換された信号Ｃ２、Ｃ４、……、Ｃｎ−３、Ｃｎ−１は、左から右方向にみた場合における偶数段目の単位回路におけるクロックドインバータ１５６６、および、同場合における奇数段目の単位回路におけるクロックドインバータ１５６２の各制御信号としてそれぞれ供給され、また、レベルシフタ１５２０によって変換された信号Ｃ１、Ｃ３、……、Ｃｎ−２、Ｃｎは、同場合における奇数段目の単位回路におけるクロックドインバータ１５６２、および、偶数段目の単位回路におけるクロックドインバータ１５６６の各制御信号としてそれぞれ供給されている。すなわち、偶数段目の単位回路におけるクロックドインバータ１５６２、１５６６の各制御信号は、奇数段目の単位回路におけるクロックドインバータ１５６２、１５６６の各制御信号を入れ替えた関係にある点は第１実施形態と同様である。ただし、信号Ｃ０は、左からみた第１段目の単位回路におけるクロックドインバータ１５６２のみの制御信号として、また、信号Ｃｎ＋１は、右からみた第１段目の単位回路におけるクロックドインバータ１５６６のみの制御信号として、それぞれ供給されている。
【００８９】
このような構成において、転送開始パルスＤＸ（Ｒ）をＲ方向に転送する場合には、インバータ１５６７の出力がクロックドインバータ１５６６の入力に帰還される一方、クロックドインバータ１５６６の出力がインバータ１５６７の入力に帰還される構成となっており、各段のインバータ１５６７の出力信号がシフトレジスタ回路１５７０の出力信号Ｓ１’、Ｓ２’、……、Ｓｎ−１’、Ｓｎ’として出力される。一方、転送開始パルスＤＸ（Ｌ）をＬ方向に転送する場合には、インバータ１５６８の出力がクロックドインバータ１５６２の入力に帰還される一方、クロックドインバータ１５６２の出力がインバータ１５６８の入力に帰還される構成となっており、各段のインバータ１５６８の出力信号がシフトレジスタ回路１５７０の出力信号Ｓｎ’、Ｓｎ−１’、……、Ｓ２’、Ｓ１’として出力される。
【００９０】
説明を再び図９に戻す。上述のように、本実施形態にかかるデータ線側駆動回路１５２にあっては、シフトレジスタ回路１５７０の段数、および、レベルシフタの個数が、第１実施形態にかかるデータ線側駆動回路１５０のそれよりもそれぞれ１個だけ多い。このため、ラッチ回路１５３０は、信号Ｃ１〜Ｃｎ−２を出力するレベルシフタ１５１０、１５２０にそれぞれ対応して設けられる。
【００９１】
一方、ラッチ回路１５４０は、右から左方向にみて、信号Ｃｎ〜Ｃ３を出力するレベルシフタ１５１０、１５２０に対応してそれぞれ設けられる。
【００９２】
ここで、転送開始パルスＤＸ（Ｌ）をＬ方向へ転送する場合において、あるレベルシフタにイネーブル信号を出力するラッチ回路１５４０のセット入力端Ｓには、当該レベルシフタの１段前（右）に位置するレベルシフタの出力信号が供給される一方、そのリセット入力端Ｒには、当該レベルシフタの３段後（左）に位置するレベルシフタの出力信号が供給されている。したがって、転送開始パルスＤＸ（Ｌ）をＬ方向へ転送する場合、あるレベルシフタでは、それよりも１段前のレベルシフタが高論理振幅の信号を出力すると、そのレベルシフト動作が許可される一方、それよりも３段後のレベルシフタが高論理振幅の信号を出力すると、そのレベルシフト動作が禁止される構成となっている。
【００９３】
ただし、転送開始パルスＤＸ（Ｌ）をＬ方向へ転送する場合に、信号Ｃｎを出力するレベルシフタ１５２０にイネーブル信号Ｅｎを供給するラッチ回路１５４０は、転送開始パルスＤＸ（Ｌ）によってセットされる構成となっている。また、転送開始パルスＤＸ（Ｌ）をＬ方向へ転送する場合、信号Ｃｎ＋１を出力するレベルシフタ１５１０には、それよりも１段前（右）のレベルシフタが存在しないので、また、信号Ｃ２、Ｃ１、Ｃ０を出力するレベルシフタ１５１０、１５２０には、それよりも３段後（左）のレベルシフタが存在しないので、それぞれラッチ回路１５４０が備えられない。
【００９４】
また、本実施形態にあって、各レベルシフタ１５１０、１５２０へのイネーブル信号は、ＯＲ回路１５５６の出力信号、すなわち、ＡＮＤ回路１５５２、１５５４の出力信号同士の論理和である。ここで、ＡＮＤ回路１５５２の一方の入力端には、ラッチ回路１５３０の出力信号が供給され、他方の入力端には、制御信号Ｒが供給されている。また、ＡＮＤ回路１５５４の一方の入力端には、ラッチ回路１５４０の出力信号が供給され、他方の入力端には、制御信号Ｌが供給されている。
【００９５】
したがって、転送開始パルスＤＸ（Ｒ）をＲ方向に転送する場合には、ＡＮＤ回路１５５２が開き、ＡＮＤ回路１５５４が閉じるので、ラッチ回路１５３０の出力信号がイネーブル信号として出力される一方、転送開始パルスＤＸ（Ｌ）をＬ方向に転送する場合には、ＡＮＤ回路１５５２が閉じ、ＡＮＤ回路１５５４が開くので、ラッチ回路１５４０の出力信号がイネーブル信号として出力されることとなる。
【００９６】
ただし、転送開始パルスＤＸ（Ｒ）をＲ方向に転送する場合において、ラッチ回路１５３０が設けられないレベルシフタ、および、両端に位置するレベルシフタ、すなわち、信号Ｃ０および信号Ｃｎ−１、Ｃｎ、Ｃｎ＋１を出力するレベルシフタ１５１０、１５２０は、本実施形態にあっては、常にレベルシフト動作が許可される構成となっている。また、転送開始パルスＤＸ（Ｌ）をＬ方向に転送する場合において、ラッチ回路１５４０が設けられないレベルシフタ、および、両端に位置するレベルシフタ、すなわち、信号Ｃｎ＋１および信号Ｃ２、Ｃ１、Ｃ０を出力するレベルシフタ１５１０、１５２０は、本実施形態にあっては、常にレベルシフト動作が許可される構成となっている。
【００９７】
＜第２実施形態の動作＞
次に、上記構成にかかるデータ線側駆動回路１５２の動作について説明する。
【００９８】
まず、図９において、転送開始パルスＤＸ（Ｒ）をＲ方向に順次シフト転送して、信号Ｓ１’、Ｓ２’、……、Ｓｎ−１’、Ｓｎ’という順番で出力する場合について説明する。この場合、制御信号Ｒがアクティブとなるので、シフトレジスタ回路１５７０における各段の単位回路にあっては、インバータ１５５６の動作が許可される一方、インバータ１５６８の動作は許可されない。また、イネーブル信号Ｅ１〜Ｅｎ−２にあっては、ラッチ回路１５３０の出力信号とされるとともに、イネーブル信号Ｅｎ−１、Ｅｎは常時アクティブとなる。
【００９９】
したがって、この場合、回路的にみて第１実施形態と同等になるので、その転送動作も図１１に示されるように、全く同様となる。すなわち、転送開始パルスＤＸ（Ｒ）が低論理振幅のクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶの半周期毎に順次シフトされて、シフトレジスタ回路１５７０の各段から出力信号Ｓ１’〜Ｓｎ’として出力されることとなる。
【０１００】
一方、転送開始パルスＤＸ（Ｌ）をＬ方向に順次シフト転送して、信号Ｓｎ’、Ｓｎ−１’、……、Ｓｎ２’、Ｓ１’という順番で出力する場合について説明する。この場合、制御信号Ｌがアクティブとなるので、シフトレジスタ回路１５７０における各段の単位回路にあっては、インバータ１５５７の動作が許可される一方、インバータ１５６７の動作は許可されない。また、Ｌ方向から見て、イネーブル信号Ｅｎ〜Ｅｎ３にあっては、ラッチ回路１５４０の出力信号とされるとともに、イネーブル信号Ｅ２、Ｅ１は常時アクティブとなる。
【０１０１】
したがって、この場合の回路は、転送開始パルスＤＸ（Ｒ）をＲ方向に転送する場合の回路を左右にミラー反転したものとなるため、その転送動作も図１１の括弧書で示されるように、全く同様となる。すなわち、転送開始パルスＤＸ（Ｌ）が低論理振幅のクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶの半周期毎に順次シフトされて、シフトレジスタ回路１５７０の各段から出力信号Ｓｎ’〜Ｓ１’として出力されることとなる。
【０１０２】
このようなデータ線側駆動回路１５２によれば、第１実施形態と同様な理由から消費電力を極めて低く抑えることが可能となる上に、転送開始パルスＤＸ（Ｒ）をＲ方向に転送すれば、出力信号をＳ１’、Ｓ２’、……、Ｓｎ−１’、Ｓｎ’という順番で出力することが可能となり、また、転送開始パルスＤＸ（Ｌ）をＬ方向に転送すれば、出力信号をＳｎ’、Ｓｎ−１’、……、Ｓ２’、Ｓ１’という順番で出力することが可能となる。
【０１０３】
また、第２実施形態にかかる走査線側駆動回路は、図９に示されるデータ線側駆動回路１５２の構成と、入力信号が異なる以外、基本的に同様である。すなわち、図９において、水平走査期間の最初に供給される転送開始パルスＤＸ（Ｒ）または（Ｌ）の替わりに、垂直走査期間の最初に、上から下へ、または、下から上への走査方向に対応して転送開始パルスＤＹ（Ｕ）または（Ｄ）が供給されるとともに、クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶの替わりに、水平走査期間毎に、低論理振幅のクロック信号ＣＬＹおよびその反転クロック信号ＣＬＴＩＮＶが供給される。
【０１０４】
したがって、このような走査線側駆動回路によれば、上方向から下方向に転送開始パルスＤＹ（Ｄ）を転送すれば、走査線１１２を上から下へ順次選択することが可能となり、また、下方向から上方向に転送開始パルスＤＹ（Ｕ）を転送すれば、走査線１１２を下から上へ順次選択することが可能となる。
【０１０５】
よって、例えば、第２実施形態にかかる駆動回路では、データ線側駆動回路１５２において、水平走査期間の最初に転送開始パルスＤＸ（Ｌ）を右方向から左方向に転送すると、左右反転像を表示させることができる。また、走査線側駆動回路において、垂直走査期間の最初に転送開始パルスＤＹ（Ｕ）を下方向から上方向に転送するとともに、水平走査期間の最初に転送開始パルスＤＸ（Ｌ）を右方向から左方向に転送すると、上下左右の反転像が表示させることができるので、例えば、液晶表示パネル１００がＸ軸を中心に回動可能な構造である場合に便利である。
【０１０６】
なお、本実施形態にあって、転送開始パルスＤＸ（Ｒ）をＲ方向に転送する場合に、信号Ｃｎ−１、Ｃｎ、Ｃｎ＋１を出力するレベルシフタ１５１０、１５２０には、常時レベルシフト動作を許可する構成とする一方、転送開始パルスＤＸ（Ｌ）をＬ方向に転送する場合に、信号Ｃ２、Ｃ１、Ｃ０を出力するレベルシフタ１５１０、１５２０には、常時レベルシフト動作を許可する構成としたが、他のレベルシフタと同様にラッチ回路を設けて、そのレベルシフト動作の制限期間を設定する構成としても良い。
【０１０７】
この場合、ラッチ回路のセット入力端Ｓには、他のラッチ回路と同様に、対応するレベルシフタの１段前に位置するレベルシフタの出力信号を供給する。ただし、リセット入力端Ｒには、対応するレベルシフタの３段後のレベルシフタが存在しないので、Ｒ方向に転送する場合には、信号Ｃ１、Ｃ２、Ｃ３や、転送開始パルスＤＸ、プリチャージ駆動信号ＮＲＧなどを、Ｌ方向に転送する場合には、信号Ｃｎ−１、Ｃｎ、Ｃｎ＋１や、転送開始パルスＤＸ、プリチャージ駆動信号ＮＲＧなどを、それぞれ供給すれば良い。このような構成によれば、次回の走査線選択時においてリセットされてからセットされるまでの期間に、レベルシフト動作が禁止されるので、さらにその分、電力消費が抑えられることとなる。
【０１０８】
＜第３実施形態＞
第２実施形態にかかるデータ線側駆動回路１５２にあっては、レベルシフタ１５１０、１５２０のレベルシフト動作が、転送開始パルスＤＸ（Ｒ）をＲ方向に転送する場合にはラッチ回路１５３０によって、転送開始パルスＤＸ（Ｌ）をＬ方向に転送する場合にはラッチ回路１５４０によって、それぞれイネーブルされる構成となっていた。このため、１個のレベルシフタをイネーブルするためには、２個のラッチ回路と、１個のＡＮＤ回路（負論理でいえばＮＡＮＤ回路）と、２個の（負論理でいえばＮＯＲ回路）とが必要となり、これらを単一基板で形成するためにＴＦＴで構成しようとすると、最低でも２０個のＴＦＴが必要となる。
【０１０９】
したがって、シフトレジスタの段数が多くなって、レベルシフタの個数が多くなると、１個のレベルシフタをイネーブルするために必要な素子も多数必要となる結果、製造歩留まりが悪化するとともに、回路面積の増大などの問題が顕著になる、と考えられる。そこで、１個のレベルシフタをイネーブルするために必要な素子を低減化した第３実施形態について説明する。
【０１１０】
本実施形態にあっては、図９に示されたデータ線側駆動回路１５２を、図１２に示されるデータ線側駆動回路１５４に置換したものである。なお、図９において、図４および図９の各部と同一部分には同一符号を付与するとともに、その説明を省略することとする。
【０１１１】
図１２に示されるように、本実施形態にかかるデータ線側駆動回路１５４は、信号Ｃ１〜Ｃｎを出力するレベルシフタ１５１０、１５２０へのイネーブル信号Ｅ１〜Ｅｎを、ＯＲ回路１５９０の出力信号として簡略化したものであり、各ＯＲ回路１５９０は、シフトレジスタ回路１５７０における出力信号Ｓ１’〜Ｓｎ’を適宜組み合わせた論理積をそれぞれ出力する構成となっている。
【０１１２】
ここで、各ＯＲ回路１５９０よって求められるイネーブル信号のうち、イネーブル信号Ｅ３〜Ｅｎ−２は、シフトレジスタ回路１５７０における出力信号Ｓｍ−２、Ｓｍ、Ｓｍ＋２（ｍは、３、４、……、ｎ−３、ｎ−２）の論理和である。ただし、イネーブル信号Ｅ１は、出力信号Ｓ１’、Ｓ２’、Ｓ３’との論理和である。さらに、イネーブル信号Ｅ２は、出力信号Ｓ１’、Ｓ２’、Ｓ４’との論理和である。また、イネーブル信号Ｅｎ−１は、出力信号Ｓｎ−３’、Ｓｎ−１’、Ｓｎ’との論理和である。そして、イネーブル信号Ｅｎは、出力信号Ｓｎ−２’、Ｓｎ−１’、Ｓｎ’との論理和である。
【０１１３】
次に、上記構成にかかるデータ線側駆動回路１５４の動作について、図１３に示されるタイミングチャートを参照して説明する。
【０１１４】
まず、転送開始パルスＤＸ（Ｒ）をＲ方向に転送する場合について説明する。この場合、タイミングｔ１１において、転送開始パルスＤＸ（Ｒ）が入力されるとともに、低論理振幅のクロック信号ＣＬＸが立ち上がると（低論理振幅の反転クロック信号ＣＬＸＩＮＶが立ち下がると）、同位相である信号Ｃ０も立ち上がる。このため、第１段目の単位回路におけるクロックドインバータ１５６２は、転送開始パルスＤＸ（Ｒ）の「Ｈ」レベルを反転し、同じく第１段目の単位回路におけるインバータ１５６７が、同クロックドインバータ１５６２の反転結果を反転するので、第１段目の単位回路の出力信号Ｓ１’は「Ｈ」レベルとなる。このため、イネーブル信号Ｅ１、Ｅ２、Ｅ３（図示せず）も「Ｈ」レベルとなる。
【０１１５】
次に、タイミングｔ１２において、転送開始パルスＤＸが入力されている期間に、低論理振幅のクロック信号ＣＬＸが立ち下がると、信号Ｓ１’のレベルを確定させるものが存在しないため、その直前のレベルたる「Ｈ」レベルが保持される。このため、イネーブル信号Ｅ１も「Ｈ」レベルに維持されるので、このイネーブル信号Ｅ１によりレベルシフト動作を行うレベルシフタ１５２０の出力信号Ｃ１は、反転クロック信号ＣＬＸＩＮＶと同位相で「Ｈ」レベルに立ち上がる。したがって、第１段目の単位回路におけるクロックドインバータ１５６６は、「Ｈ」レベルとなった信号Ｃ１にしたがって、「Ｈ」レベルに保持された出力信号Ｓ１’をインバータ１５６７に反転帰還するので、出力信号Ｓ１’は「Ｈ」レベルを維持することとなる。
【０１１６】
一方、第２段目の単位回路におけるクロックドインバータ１５６２は、「Ｈ」レベルとなった信号Ｃ１にしたがって、第１段目の単位回路による出力信号Ｓ１’の「Ｈ」レベルを反転し、同じく第２段目の単位回路のインバータ１５６７が、同クロックドインバータ１５６２の反転結果を反転するので、第２段目の単位回路の出力信号Ｓ２’は「Ｈ」レベルとなる。このため、イネーブル信号Ｅ４（図示せず）も「Ｈ」レベルとなる。
【０１１７】
そして、タイミングｔ１３において、転送開始パルスＤＸの入力が終了して、再び、低論理振幅のクロック信号ＣＬＸが立ち上がると（低論理振幅の反転クロック信号ＣＬＸＩＮＶが立ち下がると）、第１段目の単位回路におけるクロックドインバータ１５６２は、転送開始パルスＤＸの「Ｌ」レベルを取り込むので、その単位回路の出力信号Ｓ１’は「Ｌ」レベルとなる。一方、第２段目の単位回路におけるクロックドインバータ１５６６は、「Ｈ」レベルとなった信号Ｃ２にしたがって、容量により「Ｈ」レベルに保持された出力信号Ｓ２’をインバータ１５６７に反転帰還するので、出力信号Ｓ２’は「Ｈ」レベルを維持することとなる。また、第３段目の単位回路におけるクロックドインバータ１５６２は、「Ｈ」レベルとなった信号Ｃ２にしたがって、第２段目の単位回路による出力信号Ｓ２’の「Ｈ」レベルを反転し、同じく第２段目の単位回路のインバータ１５６７が、同クロックドインバータ１５６２の反転結果を反転するので、第３段目の単位回路の出力信号Ｓ３’は「Ｈ」レベルとなる。
【０１１８】
以下、同様な動作が繰り返される結果、最初に入力された転送開始パルスＤＸが低論理振幅のクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶの半周期だけ順次シフトされて、シフトレジスタ回路１５７０の各段から出力信号Ｓ１’〜Ｓｎ’として出力されることとなる。
【０１１９】
さて、イネーブル信号Ｅ１は、出力信号Ｓ３’が「Ｌ」レベルに立ち下がるタイミングｔ１４において「Ｌ」レベルとなる。このため、信号Ｃ１を出力するレベルシフタ１５２０は、タイミングｔ１１〜ｔ１４の期間のみ、レベルシフタ動作が許可される。さらに、イネーブル信号Ｅ２は、出力信号Ｓ４’が「Ｌ」レベルに立ち下がるタイミングｔ１５において「Ｌ」レベルとなる。このため、信号Ｃ２を出力するレベルシフタ１５１０は、タイミングｔ１１〜ｔ１５の期間のみ、レベルシフタ動作が許可される。
【０１２０】
また、同様な理由から、信号Ｃｍ（ｍは、上述のように、３、４、……、ｎ−３、ｎ−２）を出力するレベルシフタは、出力信号Ｓｍ−２、Ｓｍ、Ｓｍ＋２が「Ｈ」レベル期間のみにおいて、また、信号Ｃｎ−１を出力するレベルシフタ１５１０は、出力信号Ｓｎ−３、Ｓｎ−１、Ｓｎが「Ｈ」レベル期間のみにおいて、さらに、信号Ｃｎを出力するレベルシフタ１５２０は、出力信号Ｓｎ−２、Ｓｎ−１、Ｓｎが「Ｈ」レベル期間のみにおいて、それぞれレベルシフタ動作が許可されることとなる。
【０１２１】
次に、転送開始パルスＤＸ（Ｌ）をＬ方向に転送する場合について説明するが、図１２に示されるデータ線側駆動回路１５４は、図９に示されるデータ線側駆動回路１５２と同様に、回路的に見て左右対称であるから、Ｌ方向への転送動作も図１３の括弧書で示されるように、Ｒ方向への転送動作と全く同様となる。
【０１２２】
したがって、このようなデータ線側駆動回路１５４によれば、第１実施形態にかかるデータ線側回路１５０と同様な理由から消費電力を極めて低く抑えることが可能であり、さらに、第２実施形態にかかるデータ線側回路１５２と同様に双方向に転送開始パルスを転送可能である上に、各レベルシフタ１５１０、１５２０のイネーブルをＯＲ回路１５９０で行うので、その回路面積を大幅に縮小することが可能となる。すなわち、本実施形態において、１個のレベルシフタをイネーブルするために必要な素子は、１個の３入力型ＯＲ回路１５９０だけであるので、これらを単一基板で形成する場合でも８個のＴＦＴで済み、第２実施形態に比べると、１個のレベルシフタに対してＴＦＴを１２個分削減することができる。
【０１２３】
＜レベルシフタの他例＞
なお、上述した第１、第２および第３実施形態にかかるデータ線側駆動回路に適用可能なレベルシフタ１５１０（１５２０）としては、図５に示される構成に限定されるものではなく、種々のタイプが適用可能である。例えば、図１４に示される構成でも良い。図１４は、低論理振幅の反転クロック信号ＣＬＸを高論理振幅の信号に変換するレベルシフタ１５１０の他の例を示す回路図であるが、反転クロック信号ＣＬＸＩＮＶを変換するレベルシフタ１５２０についても、入力されるクロック信号ＣＬＸが反転クロック信号ＣＬＸＩＮＶに置き換わる点以外、図示されるレベルシフタ１５１０と同一である。
【０１２４】
さて、図１４に示されるレベルシフタ１５１０は、閾値生成回路１５１１と、増幅器１５１２と、出力回路１５１４とから構成される。このうち、閾値生成回路１５１１は、出力回路１５１４と実質的同等に形成されたＰチャネル型トランジスタＰ２１とＮチャネル型トランジスタＮ２１とを直列ダイオード接続することによって、その共通ドレインに、出力回路１５１４の閾値電圧ＶｔｈＬを生成するものである。ただし、トランジスタＮ２１のソースは、端子Ｅに供給されるイネーブル信号によってオンオフ制御されるＮチャネル型トランジスタＮ３１を介して、高論理振幅の低位側電圧ＶＳＳに接続されているため、イネーブル信号が「Ｌ」レベルである場合には、閾値電圧ＶｔｈＬの生成が禁止されることとなる。
【０１２５】
次に、増幅器１５１２は、閾値生成回路１５１１とともにカレントミラー回路を構成するミラー電流用のＰチャネル型トランジスタＰ２２と、このミラー電流を被増幅信号Ｖｉｎで制御するＮチャネル型トランジスタＮ２２と、電流源トランジスタＰ２３に流れる源電流を被増幅信号Ｖｉｎで制御するＮチャネル型トランジスタＮ２３と、トランジスタＮ２２のソースと高論理振幅の低位側電圧ＶＳＳとの間に介挿されたＮチャネル型トランジスタＮ３２と、トランジスタＮ２３のソースと高論理振幅の低位側電圧ＶＳＳとの間に介挿されたＮチャネル型トランジスタＮ３３とを備える。ここで、説明の便宜上、トランジスタＮ２３（Ｐ２３）のドレインに接続される信号線を▲３▼とし、トランジスタＮ２２（Ｐ２２）のドレインに接続される信号線を▲４▼とする。
【０１２６】
さらに、増幅器１５１２は、閾値シフト回路１５１３を有する。この閾値シフト回路１５１３は、Ｎチャネル型トランジスタＮ３５を介して入力されるクロック信号ＣＬＸの電圧を、そのレベルに応じてオフセット電圧を加算あるいは減算して、被増幅信号Ｖｉｎとして出力するものであり、閾値生成回路１５１１とともにカレントミラー回路を構成するミラー電流用のＰチャネル型トランジスタＰ２５と、ソースにＮチャンネル型トランジスタＮ３５を介してクロック信号ＣＬＸが入力され、ドレインに被増幅信号Ｖｉｎが供給されるとともに、トランジスタＰ２５に直列接続されてダイオードとして用いられるオフセット電圧発生用のＮチャネル型トランジスタＮ２５と、ソースにＮチャンネル型トランジスタＮ３４を介してクロック信号ＣＬＸが入力されるとともに、ゲートに閾値電圧ＶｔｈＬが印加される直流バイアス設定用のＮチャネル型トランジスタＮ２４とを備える。
【０１２７】
また、出力回路１５１４は、ソースが高論理振幅の高位側電圧ＶＧＧに接続されるとともに、ドレインが出力端Ｏｕｔに接続され、ゲートが信号線▲３▼に接続されたＰチャネル型トランジスタＰ２６と、ソースがトランジスタＮ３６を介してクロック信号ＣＬＸの入力端子に接続されるとともに、ドレインが出力端Ｏｕｔとし、ゲートに信号線▲４▼が接続されたＮチャネル型トランジスタＮ２６とを備える。
【０１２８】
次に、図１４に示されるレベルシフタ１５１０（１５２０）の動作について、まず、イネーブル信号が「Ｈ」レベルである場合について説明する。この場合、閾値生成回路１５１１には、貫通電流Ｉａが源電流として流れるが、レベルシフタ１５１０の各トランジスタを同等に形成すると、トランジスタＰ２５にも貫通電流Ｉａと同量のミラー電流が流れる。一方、トランジスタＮ２４にも閾値電圧ＶｔｈＬが印加されているため、そのオン抵抗は約ＶｔｈＬ／Ｉａとなる。したがって、トランジスタＮ２５が完全にオフであると仮定すれば、被増幅信号Ｖｉｎの電圧はＶｔｈＬとなる。
【０１２９】
しかし、トランジスタＮ２５はダイオードとして用いられるため、常に飽和状態で動作する結果、多少なりとも電流が流れる。ここで、クロック信号ＣＬＸが「Ｌ」レベルである場合、その分、トランジスタＮ２５に電流が増加する一方、トランジスタＮ２４に流れる電流が減少するため、被増幅信号Ｖｉｎの電圧は、閾値電圧ＶｔｈＬよりも、トランジスタＮ２５に流れる電流値とそのオン抵抗値との積で示される電圧分だけ下回ることになる。
【０１３０】
一方、クロック信号ＣＬＸが「Ｈ」レベルである場合にも、その分、トランジスタＮ２４に流れる電流が減少するものの、クロック信号ＣＬＸの「Ｈ」レベルによりソース電圧が底上げされるので、被増幅信号Ｖｉｎの電圧は、閾値電圧ＶｔｈＬよりも、トランジスタＮ２５に流れる電流値とそのオン抵抗値との積で示される電圧分だけ減じた値に、クロック信号ＣＬＸの「Ｈ」レベルに相当する低論理振幅の高位電圧を加えた値となる。したがって、低論理振幅のクロック信号ＣＬＸの「Ｈ」レベルに相当する電圧が、その場合にトランジスタＮ２５に流れる電流値とそのオン抵抗値との積よりも大きいという条件の下に、被増幅信号Ｖｉｎの電圧が閾値電圧ＶｔｈＬを越えることになる。すなわち、この条件を満たす限り、被増幅信号Ｖｉｎの電圧は、クロック信号ＣＬＸが「Ｈ」レベルであれば、閾値電圧ＶｔｈＬを越える一方、クロック信号ＣＬＸが「Ｌ」レベルであれば、閾値電圧ＶｔｈＬを下回ることになる。ここで、トランジスタＮ２５に流れる電流は、クロック信号ＣＬＸが「Ｌ」レベルの場合よりも「Ｈ」レベルの場合の方が小さいので、また、半導体のプロセス上、トランジスタのオン抵抗を低く形成するのは容易であるので、その条件は成立しやすい。
【０１３１】
ここで、クロック信号ＣＬＸが「Ｈ」レベルとなって、被増幅信号Ｖｉｎの電圧が閾値電圧ＶｔｈＬを越えると、トランジスタＮ２３に流れる源電流が急激に増加して、そのドレイン電圧が急降下する結果、信号線▲３▼の電圧は、高論理振幅の低位側電圧ＶＳＳにほとんどプルダウンされた状態になる。同様に、トランジスタＮ２２に流れるミラー電流も急激に増加して、そのドレイン電圧が急降下する結果、信号線▲４▼の電圧は、高論理振幅の低位側電圧ＶＳＳにほとんどプルダウンされた状態になる。このため、出力回路１５１４において、トランジスタＮ２６がオフし、トランジスタＰ２６がオンするので、その出力端Ｏｕｔは、高論理振幅の高位側電圧ＶＧＧとなる。
【０１３２】
一方、クロック信号ＣＬＸの「Ｌ」レベルとなって、被増幅信号Ｖｉｎの電圧が閾値電圧ＶｔｈＬを下回ると、トランジスタＮ２３に流れる源電流が急激に低下するので、そのドレイン電圧が急上昇する結果、信号線▲３▼の電圧は、高論理振幅の高位側電圧ＶＧＧにほとんどプルアップされた状態になる。同様に、トランジスタＮ２２に流れるミラー電流も急激に低下して、そのドレイン電圧が急上昇する結果、信号線▲４▼の電圧は、高論理振幅の高位側電圧ＶＧＧにほとんどプルアップされた状態になる。このため、出力回路１５１４において、トランジスタＮ２６がオンし、トランジスタＰ２６がオフするので、その出力端Ｏｕｔは、低論理振幅のクロック信号ＣＬＸにおける「Ｌ」レベルと同電圧となる。
【０１３３】
なお、信号線▲３▼、▲４▼は、高論理振幅の低位側電圧ＶＳＳに完全にはプルダウン、または、高論理振幅の高位側電圧ＶＧＧに完全にはプルアップしない。これは、増幅回路１５１２において、貫通電流Ｉａと同じ値のミラー電流を常時流す必要があるからである。ただし、この点は、出力回路１５１４における出力端Ｏｕｔの電圧は、低論理振幅の低位側電圧または高論理振幅の高位側電圧ＶＧＧのいずれかに振られるので、問題にはならない。
【０１３４】
このようなレベルシフタ１５１０（１５２０）にあっては、増幅回路１５１２における被増幅信号Ｖｉｎが、クロック信号ＣＬＸが「Ｈ」レベルであれば出力回路の閾値電圧ＶｔｈＬを越える一方、クロック信号ＣＬＸが「Ｌ」レベルであれば閾値電圧ＶｔｈＬを下回るように構成されているので、信号線▲３▼、▲４▼の電圧は、閾値電圧ＶｔｈＬを基準にして大きく振られることになる。このため、クロック信号ＣＬＸが歪んでいても、高論理振幅の信号が歪みを抑えることができる。
【０１３５】
次に、イネーブル信号が「Ｌ」レベルである場合、トランジスタＮ３１〜Ｎ３６はすべてオフとなるので、閾値生成回路１５１１における閾値電圧ＶｔｈＬの生成、増幅回路１５１２の各部におけるミラー電流の流入、閾値シフト回路１５１３における低論理振幅のクロック信号ＣＬＸの入力、および、出力回路１５１４における動作が、すべて禁止される。このため、レベルシフタ１５１０（１５２０）における電力の消費が抑えられることとなる。
【０１３６】
＜シフトレジスタ（単位回路）の他例＞
また、上述した第１実施形態にかかる駆動回路にあっては、図７に示されるように、シフトレジスタ回路１５６０をクロックドインバータ１５５２、１５５６およびインバータ１５５４からなる単位回路を複数段縦続する構成としたが、これに限られず、例えば、図１５（ａ）に示されるように、高論理振幅のクロック信号ＣＬＸおよびその反転クロック信号にしたがって排他的に駆動される２個のＰチャンネル型トランジスタＰ４１、Ｐ４２と、トランジスタＰ４１の出力を反転するインバータ１５８１と、この出力を再反転するインバータ１５８２と、トランジスタＰ２２の出力と次段のインバータ１５８２との論理積を反転するＮＡＮＤ回路１５８７と、この出力を反転して当該段の出力信号とするインバータ１５８８との繰り返しパターンで、シフトレジスタ回路１５６０を構成することとしても良い。
【０１３７】
さらに、上述した第２実施形態にかかる駆動回路にあっては、図１０に示されるように、シフトレジスタ回路１５７０をクロックドインバータ１５５２、１５５６およびインバータ１５５７、１５５８からなる単位回路を複数段縦続する構成としたが、これに限られず、例えば、図１５（ａ）における各段のインバータ１５８２の替わりに、図１５（ｂ）に示されるように、転送開始パルス転送開始パルスＤＸ（Ｒ）をＲ方向に転送する場合にその動作が許可されるインバータ１５８３を設けるとともに、転送開始パルスをＬ方向に転送する場合にその動作が許可されるインバータ１５８４を設ける構成としても良い。
【０１３８】
くわえて、図１５（ａ）や同図（ｂ）に示される構成のほか、フリップフロップや、ラッチ回路、容量回路などを適宜組み合わせて単位回路を構成するとともに、これらを複数段縦続接続しても良い。
【０１３９】
＜イネーブル信号による低振幅論理のクロック信号の遮断等＞
さらに、図５に示されたレベルシフタ１５１０（１５２０）では、イネーブル信号が「Ｌ」レベルの場合にトランジスタＮ１１がオフして、電源電圧たる高論理振幅の高位側電圧ＶＧＧが遮断される構成したが、図５におけるレベルシフタ１５１０（１５２０）は、すでに説明したように、低論理振幅のクロック信号ＣＬＸ（ＣＬＸＩＮＶ）の電圧が遷移しなければ、信号線▲１▼、▲２▼の電圧が安定するために電力をほとんど消費しない。このため、イネーブル信号が「Ｌ」レベルの場合には、図１４の構成と同様にして、低論理振幅のクロック信号ＣＬＸ（ＣＬＸＩＮＶ）の供給ラインを遮断する構成としても良い。
【０１４０】
このようにして、イネーブル信号が「Ｌ」レベルの場合に、そのレベルシフタ１５１０（１５２０）へのクロック信号ＣＬＸ（ＣＬＸＩＮＶ）の供給ラインを遮断する場合、その遮断を、単なるトランジスタではなく、トランスミッションゲートにより行う構成にすると、低論理振幅のクロック信号ＣＬＸ（ＣＬＸＩＮＶ）を供給する配線の容量が低下するので、その容量に起因して消費される電力も抑えることができる。
【０１４１】
くわえて、そのレベルシフタへのクロック信号ＣＬＸ（ＣＬＸＩＮＶ）の供給ラインを遮断するとともに、当該レベルシフタに対応する単位回路の出力信号が供給されるラインを遮断する構成とすれば、当該ラインの容量に起因して消費される電力を低く抑えることもできる。
【０１４２】
＜シフトレジスタ回路の各段とレベルシフタとの関係＞
また、上述した第１、第２および第３実施形態にあっては、レベルシフタ１５１０、１５２０を、シフトレジスタ回路において連続する２段の単位回路に対応させて設けたが、これは、クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸＩＮＶの２相クロック信号にしたがって転送開始パルスＤＸを転送する構成としたことによる。したがって、仮に、単相のクロック信号で転送する構成の場合には、１つのレベルシフタを１段または複数段の単位回路に対応して設けても良い。
【０１４３】
すなわち、本発明にあっては、１つのレベルシフタがシフトレジスタ回路における１段の単位回路に対応している必要はなく、例えば、図１６に示されるように、２相クロック信号を用いる場合であっても、レベルシフタ１５１０、１５２０がシフトレジスタにおける複数段の単位回路に対応する構成としても良い。
【０１４４】
なお、このようにレベルシフタ１５１０、１５２０が複数段の単位回路に対応する場合、そのレベルシフタ１５１０、１５２０へのイネーブル信号は、当該レベルシフタによって変換された高論理振幅のクロック信号ＣＬＸ（ＣＬＸＩＮＶ）が供給される当該複数段の単位回路の出力信号が立ち上がる前または立ち上がると同時に、「Ｈ」レベルとなって、当該レベルシフタのレベルシフト動作を許可する一方、当該複数段の単位回路による出力信号が立ち下がった後または立ち下がったと同時に、「Ｌ」レベルとなって、当該レベルシフタのレベルシフト動作を禁止する構成が必要となる。このような構成については、例えば、第３実施形態で説明したように、ある１つのレベルシフタにおいて対応する初段の単位回路よりも１段前に位置する単位回路の出力信号から、対応する終段の単位回路よりも１段後に位置する単位回路の出力信号までの論理和を、当該レベルシフタのイネーブル信号とする構成とすれば良い。
【０１４５】
＜レベルシフタの動作タイミング＞
また、１つのレベルシフタを、シフトレジスタ回路における１段または複数段の単位回路に対応させた場合、当該レベルシフタへのイネーブル信号は、必ずしも、初段の単位回路よりも１段前に位置する単位回路の出力信号から、終段の単位回路よりも１段後に位置する単位回路の出力信号までの論理和とする必要はなく、それ以前の段階からそれ以降の段階まで余裕をもって「Ｈ」レベルとするような構成でも良い。ただし、冗長的にイネーブル信号を「Ｈ」レベルとすると、それだけ不必要な電力が各レベルシフタで消費されることとなる。しかし、レベルシフト動作に遅れが伴うようであれば有効な措置といえる。
【０１４６】
＜相展開数と１群を構成するデータ線数との関係＞
また、上述の説明では、サンプリング回路１４０は、１群とする６本のデータ線１１４に対して、６相展開された画像信号ＶＩＤ１〜ＶＩＤ６を同時にサンプリングして供給するとともに、画像信号ＶＩＤ１〜ＶＩＤ６の印加をデータ線群毎に順次行うように構成したが、相展開数および同時に印加するデータ線数（すなわち、１群を構成するデータ線数）は、「６」に限られるものではない。例えば、サンプリング回路１５０におけるサンプリング用のスイッチ１４１の応答速度が高ければ、画像信号を１本の信号線にシリアル伝送して、各データ線１１４毎に順次サンプリングするように構成しても良いし、また、相展開数および同時に印加するデータ線の数を「３」や、「１２」、「２４」等として、３本や、１２本、２４本等のデータ線に対して、３相展開や、１２相展開、２４相展開等されて並列供給された画像信号を同時に供給する構成としても良い。なお、相展開数および同時に印加するデータ線数としては、カラーの画像信号が３つの原色に係る信号からなることとの関係から、３の倍数であることが制御や回路を簡易化する上で好ましい。
【０１４７】
＜素子基板の構成＞
以上説明した実施の形態においては、液晶表示パネル１００の素子基板１０１をガラス等の透明な絶縁性基板により構成し、基板上に形成したシリコン薄膜をソース、ドレイン、チャネルとして構成されるＴＦＴにて、画素のスイッチング素子１１６や駆動回路群１２０を構成することを前提にして説明したが、本発明はこれに限られるものではない。
【０１４８】
たとえば、素子基板１０１を半導体基板とし、画素のスイッチング素子１１６及び駆動回路群１２０を半導体基板表面にソース、ドレイン、チャネルを形成した絶縁ゲート型電界効果トランジスタとしても構わない。この場合、画素電極１１８はアルミニウムなどの金属からなる反射電極から構成したり、誘電体多層膜などの反射層を積層したりして、反射型に構成することになる。また、素子基板１０１を透明な基板としても、画素電極を反射型にしてもよい。
【０１４９】
さらに、以上の構成では、画素のスイッチング素子１１６を３端子素子のトランジスタとして説明したが、画素のスイッチング素子についてはダイオード等の２端子素子で構成してもよい。その場合、走査線１１２又はデータ線１１４の一方は、対向基板１０２側に、各画素電極と液晶層を挟んで対向するようにストライプ状に形成される。
【０１５０】
＜電子機器＞
次に、上述した液晶表示パネル１００を電子機器に用いた例のいくつかについて説明する。
【０１５１】
＜その１：プロジェクタ＞
まず、この液晶表示パネルをライトバルブとして用いたプロジェクタについて説明する。図１７は、プロジェクタの構成例を示す平面図である。
【０１５２】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１５３】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶表示パネル１００と同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動される。さて、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１５４】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１５５】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、対向基板にカラーフィルタを設ける必要はない。
【０１５６】
＜その２：モバイル型コンピュータ＞
次に、この液晶表示パネルを、モバイル型のコンピュータに適用した例について説明する。図１８は、このコンピュータの構成を示す正面図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶ディスプレイ１２０６とから構成されている。この液晶ディスプレイ１２０６は、先に述べた液晶表示パネル１００の背面にバックライトを付加することにより構成されている。
【０１５７】
なお、図１７および図１８を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、本発明にかかるこれらの各種電子機器に適用可能なのは言うまでもない。
【０１５８】
さらに、本発明は、アクティブマトリクス型液晶表示装置としてＴＦＴを用いたをもの例にとって説明したが、これに限られず、ＳＴＮ液晶を用いたパッシブ型液晶などにも適用可能であり、さらに、液晶表示装置に限られず、ＥＬ素子など、各種の電気光学効果を用いて表示を行う表示装置に適用可能である。
【０１５９】
なお、本発明における各実施の形態においては、シフトレジスタ（転送回路）を単位回路の複数段縦続接続構成として説明してきたが、この各段を構成する単位回路は、シフトレジスタ内において同一回路構成である必要はなく、特定段の単位回路を変形させても、各段毎に異ならせても構わず、いずれにしてもシフト機能を有する構成を維持できればいかなる構成でも構わない。また、可複数のレベルシフタ（レベル変換回路）が対応するシフトレジスタの段の数は、レベルシフタ毎に一定である必要はなく、特定のレベルシフタを他とは異なるシフトレジスタ段数に対応させてもよいし、各レベルシフタを互いに異なる数のシフトレジスタ段に対応させても構わない。
【０１６０】
【発明の効果】
以上説明したように本発明によれば、転送手段の１段または複数段毎に対応して設けられた各レベル変換手段が、変換した高振幅のクロック信号を、対応する当該１段または複数段の転送手段に供給するので、１つのレベル変換手段により高振幅のクロック信号をすべての転送手段に供給する従来の構成と比べると、高振幅のクロック信号を供給するラインの配線長が少なくて済む。したがって、その高振幅ライン容量が減少するので、その容量に起因して消費される電力を低く抑えることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態にかかる駆動回路を適用した液晶表示装置の全体構成を示すブロック図である。
【図２】同装置における液晶表示パネルの構造を説明するための斜視図である。
【図３】同液晶表示パネルの構造を説明するための一部断面図である。
【図４】同液晶表示パネルにおけるデータ線側駆動回路の構成を示すブロック図である。
【図５】同駆動回路において適用されるレベルシフタの構成例を示す回路図である。
【図６】同駆動回路において適用されるラッチ回路の構成例を示す回路図である。
【図７】同駆動回路において適用されるシフトレジスタ回路の構成例を示す回路図である。
【図８】同データ線側駆動回路の動作を説明するためのタイミングチャートである。
【図９】本発明の第２実施形態にかかる駆動回路のうち、データ線側駆動回路の構成を示すブロック図である。
【図１０】同駆動回路において適用されるシフトレジスタ回路の構成例を示す回路図である。
【図１１】同データ線側駆動回路の動作を説明するためのタイミングチャートである。
【図１２】本発明の第３実施形態にかかる駆動回路のうち、データ線側駆動回路の構成を示すブロック図である。
【図１３】同データ線側駆動回路の動作を説明するためのタイミングチャートである。
【図１４】本発明の駆動回路に適用可能なレベルシフタの他の構成を示す回路図である。
【図１５】（ａ）および（ｂ）は、それぞれ本発明の駆動回路において適用可能なシフトレジスタ回路の他の構成を示す回路図である。
【図１６】本発明の応用形態形態にかかる駆動回路の一部構成を示すブロックである。
【図１７】同液晶表示装置を適用した電子機器の一例たる液晶プロジェクタの構成を示す断面図である。
【図１８】同液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す正面図である。
【図１９】従来の駆動回路のうち、データ線側駆動回路の構成を示すブロック図である。
【符号の説明】
１００……液晶表示パネル
１０１……素子基板
１０２……対向基板
１１６……ＴＦＴ
１２０……駆動回路群
１３０……走査線側駆動回路
１４０……サンプリング回路
１５０、１５２、１５４……データ線側駆動回路
１７０……プリチャージ回路
１５１０、１５２０……レベルシフタ
１５３０、１５４０……ラッチ回路
１５６０、１５７０……シフトレジスタ回路
１５９０……ＯＲ回路
Ｎ１１、Ｐ１１、Ｎ３１〜Ｎ３６……トランジスタ
【図１】
2004134053.tif 000003
【図２】
2004134053.tif 000004
【図３】
2004134053.tif 000005
【図４】
2004134053.tif 000006
【図５】
2004134053.tif 000007
【図６】
2004134053.tif 000008
【図７】
2004134053.tif 000009
【図８】
2004134053.tif 000010
【図９】
2004134053.tif 000011
【図１０】
2004134053.tif 000012
【図１１】
2004134053.tif 000013
【図１２】
2004134053.tif 000014
【図１３】
2004134053.tif 000015
【図１４】
2004134053.tif 000016
【図１５】
2004134053.tif 000017
【図１６】
2004134053.tif 000018
【図１７】
2004134053.tif 000019
【図１８】
2004134053.tif 000020
【図１９】
2004134053.tif 000021