(57)【要約】【課題】遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる遊技機を提供することにある。【解決手段】演算回路２３は、不正入賞検知信号Ｐｒ１及び反復信号Ｐａの入力状態から、メインＣＰＵ２１ａに対して、大当り乱数の値の読出しを指示するか否かを判定している。そのため、メインＣＰＵ２１ａが大当り乱数の値を読出す場合、演算回路２３は、不正入賞検知信号Ｐｒ１及び反復信号Ｐａの入力状態から、メインＣＰＵ２１ａに対して、大当り乱数の値の読出しを指示することを判定している。前記演算回路２３は、実際にメインＣＰＵ２１ａが大当り乱数の値を読出すタイミングと不正行為を行った遊技者が意図する大当り乱数の値を読出すタイミングとをずらすことになる。従って、遊技者が意図的に大当りを狙うことは困難となり、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。【選択図】　　　図２
2004033480.tif 000002
【特許請求の範囲】
【請求項１】
遊技球の入賞状態に起因して大当り判定用乱数の値を読出す乱数読出手段と、
前記乱数読出手段に対して、大当り判定用乱数の値の読出しを指示する指示手段とを備え、
前記指示手段は、複数の条件信号の入力が可能であって、該複数の条件信号の入力状態から前記大当り判定用乱数の値の読出しを指示するか否かを判定するように構成された遊技機。
【請求項２】
前記指示手段は、前記判定結果が肯定の場合、読出指示信号を用いて前記大当り判定用乱数の値の読出しを指示するように構成された請求項１に記載の遊技機。
【請求項３】
前記複数の条件信号は、前記遊技球の入賞状態を示す入賞状態信号と所定の出力状態が繰り返し示される反復信号の２つの信号である請求項１又は請求項２に記載の遊技機。
【請求項４】
前記入賞状態信号及び反復信号は、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号であって、
前記指示手段は、前記入賞状態信号の入力状態がハイレベル状態を示している際に前記反復信号の入力状態がローレベル状態からハイレベル状態に遷移した場合、又は、前記入賞状態信号の入力状態がハイレベル状態を示している際に前記反復信号の入力状態がハイレベル状態からローレベル状態に遷移した場合のうちいずれか一方の場合のみに、前記乱数読出手段に対して、前記大当り判定用乱数の値の読出しを指示するように構成された請求項３に記載の遊技機。
【請求項５】
前記入賞状態信号及び反復信号は、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号であって、
前記指示手段は、前記入賞状態信号の入力状態がローレベル状態を示している際に前記反復信号の入力状態がローレベル状態からハイレベル状態に遷移した場合、又は、前記入賞状態信号の入力状態がローレベル状態を示している際に前記反復信号の入力状態がハイレベル状態からローレベル状態に遷移した場合のうちいずれか一方の場合のみに、前記乱数読出手段に対して、前記大当り判定用乱数の値の読出しを指示するように構成された請求項３に記載の遊技機。
【請求項６】
前記読出指示信号は、その信号レベルとしてハイレベル状態及びローレベル状態を示す２値信号であって、
前記乱数読出手段は、前記読出指示信号の信号レベルが、ローレベル状態からハイレベル状態に遷移した場合又はハイレベル状態からローレベル状態に遷移した場合のうちいずれか一方の場合のみに前記大当り判定用乱数の値を読出すように構成された請求項２〜請求項５のうちいずれか一項に記載の遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、遊技球の入賞検知に起因して大当り判定用乱数の値を読出す乱数読出手段を備えた遊技機に関するものである。
【０００２】
【従来の技術】
従来、遊技機の一種であるパチンコ機では、遊技領域に発射された遊技球が所定の入賞口（始動入賞口など）に入賞すると、複数列（例えば、３列）の図柄による図柄組み合わせゲームが行われるようになっている。そして、この図柄組み合わせゲームの結果、遊技者は、表示された図柄の組み合わせから大当り、リーチ、はずれなどの各種状態を認識できるようになっている。このとき、複数列の図柄が同一種類の図柄からなる組み合わせとして表示された場合には、大当り状態が形成され、多数の遊技球を獲得できるチャンスが付与されるようになっている。
【０００３】
そして、この図柄組み合わせゲームは、遊技者の遊技に対する興趣を高めるために図柄の組み合わせを表示する演出であり、遊技者に対して大当り状態を付与するか否かはパチンコ機の内部処理において判定されている。具体的に言えば、パチンコ機では、大当り判定用乱数（以下、「大当り乱数」という。）の値に基づき、大当りか否かを判定（大当り判定）している。この大当り乱数は、予め定めた数値範囲内（例えば、「０」〜「６３０」までの全６３１通りの整数）の数値を主制御基板のメインＣＰＵが所定時間（例えば、２ｍｓ）毎に＋１ずつ更新するようになっている。また、大当り乱数には、大当り状態と判定するための大当り値（例えば、「７」と「５１１」）が予め定められている。
【０００４】
また、前記入賞口には、該入賞口への遊技球の入賞を検知する入賞検知センサが設けられており、該入賞検知センサは、メインＣＰＵに対して、遊技球の入賞状態を示す入賞検知信号（入賞状態信号）を出力するようになっている。そして、メインＣＰＵは、入賞検知センサが入賞口への遊技球の入賞を検知したことに伴って、該入賞検知センサからの入賞検知信号の入力状態がローレベル状態からハイレベル状態に遷移すると、大当り乱数の値を読出すようになっている。そして、メインＣＰＵは、読出した大当り乱数の値と大当り値を比較して大当り判定を行い、該判定結果が肯定（一致）の場合、図柄組み合わせゲームにおいて大当り状態を形成する図柄の組み合わせ（例えば、「７，７，７」）を表示し、遊技者に大当り状態を付与するようになっている。
【０００５】
【発明が解決しようとする課題】
ところで、メインＣＰＵは、パチンコ機の電源投入時、リセット信号を契機として遊技の制御を開始するようになっている。
【０００６】
以下、図５に基づきメインＣＰＵが遊技の制御を開始する態様を説明する。
パチンコ機の電源が投入されると、メインＣＰＵに対するリセット信号の入力状態が、所定時間Ｔ１（図示する遅延時間）の間、ハイレベル状態となる。そして、メインＣＰＵは、リセット信号の信号レベルがハイレベル状態からローレベル状態に遷移した場合、制御を開始するようになっている。
【０００７】
そして、前記所定時間Ｔ１の経過後に制御を開始したメインＣＰＵは、最初に初期設定（この初期設定時に大当り乱数の値は「０」に設定される。）を実行し（一定時間Ｔ２）、その後、各種制御コマンドの演算処理などを行う通常処理に移行する。また、メインＣＰＵは、通常処理に移行すると、前述の初期設定時に、大当り乱数の値として設定された「０」から大当り乱数の値の更新を開始する。このとき、メインＣＰＵが大当り乱数の更新を開始し、該大当り乱数の値が大当り値である「７」に更新されるまでの時間は、図５に示す時間Ｔ３＝２ｍｓ（更新周期）×７＝１４ｍｓとなる。また、同様に、大当り乱数の値が大当り値である「５１１」に更新されるまでの時間は、図５に示す時間Ｔ４＝２ｍｓ（更新周期）×５１１＝１０２２ｍｓとなる。そのため、パチンコ機に電源が投入されると、大当り乱数の値は、「０」→「１」→・・という順に更新され、該大当り乱数の値が大当り値である「７」又は「５１１」に更新されるまでの時間（Ｔ１＋Ｔ２＋Ｔ３（Ｔ４））は常に一定となる。
【０００８】
従って、遊技者の中には、このようなメインＣＰＵの制御の開始時における大当り乱数の特性を利用して、意図的に大当りを狙う不正行為を行う者がいる。この不正行為は、例えば、パチンコ機の機裏側にメインＣＰＵに対して、前記入賞検知信号と同様の機能（役割）を果たす類似の入賞検知信号（以下、「不正入賞検知信号」という。）を用いて大当り乱数の値の読出しを指示する不正基板（ぶら下げ基板とも言われる。）を取り付けることにより行われている。そして、遊技者は、不正基板を用いて、不正入賞検知信号の出力状態をローレベル状態からハイレベル状態とする。これに伴い、メインＣＰＵは、不正入賞検知信号の入力状態がローレベル状態からハイレベル状態に遷移し、大当り乱数の値を読出すことになる。そのため、遊技者は、通常処理を実行しているメインＣＰＵに対して、不正な器具により、前記リセット信号と同様の機能（役割）を果たす類似のリセット信号（以下、「不正リセット信号」という。）を出力する。即ち、遊技者は、不正な器具を用いて、メインＣＰＵに対する不正リセット信号の出力状態を、所定時間、ハイレベル状態とする。そして、メインＣＰＵは、不正リセット信号の入力状態が、所定時間の経過後、ハイレベル状態からローレベル状態に遷移し、再起動する（制御を開始する）ことになる。また、遊技者は、メインＣＰＵに対する不正リセット信号の入力状態をハイレベル状態とした時点からメインＣＰＵが大当り乱数の値を大当り値と一致する値に更新するまでの時間を計時する。そして、遊技者は、メインＣＰＵが大当り乱数の値を大当り値と一致する値に更新したタイミングを見計らって不正基板からの不正入賞検知信号の出力状態をローレベル状態からハイレベル状態とすることで、大当り値と一致する大当り乱数の値を読出させることが可能となる。その結果、不正行為を行った遊技者に対して大当り状態を付与することになり、遊技店側は不利益を得る虞があった。
【０００９】
この発明は、このような従来の技術に存在する問題点に着目してなされたものであり、その目的は、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる遊技機を提供することにある。
【００１０】
【課題を解決するための手段】
上記問題点を解決するために、請求項１に記載の発明は、遊技球の入賞状態に起因して大当り判定用乱数の値を読出す乱数読出手段と、前記乱数読出手段に対して、大当り判定用乱数の値の読出しを指示する指示手段とを備え、前記指示手段は、複数の条件信号の入力が可能であって、該複数の条件信号の入力状態から前記大当り判定用乱数の値の読出しを指示するか否かを判定するように構成されたことを要旨とする。
【００１１】
請求項２に記載の発明は、請求項１に記載の遊技機において、前記指示手段は、前記判定結果が肯定の場合、読出指示信号を用いて前記大当り判定用乱数の値の読出しを指示するように構成されたことを要旨とする。
【００１２】
請求項３に記載の発明は、請求項１又は請求項２に記載の遊技機において、前記複数の条件信号は、前記遊技球の入賞状態を示す入賞状態信号と所定の出力状態が繰り返し示される反復信号の２つの信号であることを要旨とする。
【００１３】
請求項４に記載の発明は、請求項３に記載の遊技機において、前記入賞状態信号及び反復信号は、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号であって、前記指示手段は、前記入賞状態信号の入力状態がハイレベル状態を示している際に前記反復信号の入力状態がローレベル状態からハイレベル状態に遷移した場合、又は、前記入賞状態信号の入力状態がハイレベル状態を示している際に前記反復信号の入力状態がハイレベル状態からローレベル状態に遷移した場合のうちいずれか一方の場合のみに、前記乱数読出手段に対して、前記大当り判定用乱数の値の読出しを指示するように構成されたことを要旨とする。
【００１４】
請求項５に記載の発明は、請求項３に記載の遊技機において、前記入賞状態信号及び反復信号は、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号であって、前記指示手段は、前記入賞状態信号の入力状態がローレベル状態を示している際に前記反復信号の入力状態がローレベル状態からハイレベル状態に遷移した場合、又は、前記入賞状態信号の入力状態がローレベル状態を示している際に前記反復信号の入力状態がハイレベル状態からローレベル状態に遷移した場合のうちいずれか一方の場合のみに、前記乱数読出手段に対して、前記大当り判定用乱数の値の読出しを指示するように構成されたことを要旨とする。
【００１５】
請求項６に記載の発明は、請求項２〜請求項５のうちいずれか一項に記載の遊技機において、前記読出指示信号は、その信号レベルとしてハイレベル状態及びローレベル状態を示す２値信号であって、前記乱数読出手段は、前記読出指示信号の信号レベルが、ローレベル状態からハイレベル状態に遷移した場合又はハイレベル状態からローレベル状態に遷移した場合のうちいずれか一方の場合のみに前記大当り判定用乱数の値を読出すように構成されたことを要旨とする。
【００１６】
【発明の実施の形態】
以下、本発明をその一種であるパチンコ遊技機（以下、「パチンコ機」という。）に具体化した一実施形態を図１〜図５に基づき説明する。
【００１７】
図１にはパチンコ機１０の機表側が略示されており、パチンコ機１０において機体の外郭をなす外枠１１の開口前面側には、各種の遊技用構成部材をセットする縦長方形の中枠１２が開閉及び着脱自在に組み付けられている。また、中枠１２の前面側には、機内部の遊技盤１３を透視保護するためのガラス枠を有した前枠１４と上球皿１５が共に横開き状態で開閉可能に組付け整合されている。さらに、中枠１２の下部には下球皿１６、打球発射装置１７などが装着されている。また、遊技盤１３の遊技領域１３ａの略中央には、複数種類の図柄を可変（変動）させて図柄組み合わせゲームを行う図柄表示装置１８が配設されている。そして、図柄表示装置１８で行われる図柄組み合わせゲームの結果、全列の図柄が同一種類の図柄からなる組み合わせになると、遊技者は、その組み合わせから大当り状態を認識することができる。
【００１８】
また、図柄表示装置１８の下方には、始動入賞口１９が配設されており、該始動入賞口１９の奥方には始動入賞口１９に入賞した遊技球を検知するための入賞検知センサＳ１（図２に示す。）が配設されている。また、始動入賞口１９の下方には、図示しないソレノイドにより開閉動作を行う大入賞口２０が配設されている。そして、打球発射装置１７の操作により遊技盤１３の遊技領域１３ａに発射された遊技球が始動入賞口１９へ入賞すると、図柄表示装置１８では図柄組み合わせゲームが行われるようになっている。この図柄組み合わせゲームの結果、全列の図柄が同一種類の図柄からなる組み合わせが形成された場合、大入賞口２０の開閉により、多数の遊技球（賞球）を獲得できる大当りのチャンスが遊技者に付与されるようになっている。
【００１９】
一方、パチンコ機１０の機裏側には、パチンコ機１０の全体を制御するために各種制御信号を出力する主制御基板（以下、「主基板」という。）２１（図２に示す。）が装着されている。この主基板２１は、例えば、該主基板２１を保護する保護ケースなどに収容され、外部からの主基板２１に対する直接的な不正行為（例えば、ＲＯＭの交換）を抑制することができるようになっている。
【００２０】
図２に示すように、主基板２１は、パチンコ機１０の遊技全体を統括的に制御するメインＣＰＵ２１ａを備えており、該メインＣＰＵ２１ａにはＲＯＭ２１ｂ及びＲＡＭ２１ｃが接続されている。また、メインＣＰＵ２１ａは、大当り判定用乱数（以下、「大当り乱数」という。）や大当り判定用初期値乱数（以下、「初期値乱数」という。）などの各種乱数の値を所定時間毎（例えば２ｍｓ毎）に更新するようになっている。前記メインＣＰＵ２１ａは、所定時間毎に大当り乱数の値を更新する乱数更新手段として機能する。そして、メインＣＰＵ２１ａは、大当り乱数の値に基づき遊技者に大当り状態を付与するか否かを判定（決定）している。また、ＲＯＭ２１ｂには、パチンコ機１０を制御するための各種制御プログラム（メイン処理プログラム、割込み処理プログラムなど）が記憶保持されている。また、ＲＡＭ２１ｃには、パチンコ機１０の動作中に適宜書き換えられる各種制御情報（大当り乱数の値など）が記憶保持されるようになっている。
【００２１】
ここで、前記大当り乱数及び初期値乱数について説明する。
前記大当り乱数は、予め定められた数値範囲内（例えば、「０」〜「６３０」の全６３１通りの整数）の数値を取り得るように、メインＣＰＵ２１ａが割込み処理プログラムを実行する毎（２ｍｓ毎）に数値を＋１ずつ更新するようになっている。そして、メインＣＰＵ２１ａは、更新後の値を大当り乱数の値としてＲＡＭ２１ｃに記憶し、既に記憶されている大当り乱数の値を書き換えることで大当り乱数の値を順次更新するようになっている。前記ＲＡＭ２１ｃは、更新後の大当り乱数の値を記憶する記憶手段として機能する。なお、大当り乱数の数値範囲を「０」〜「６３０」と定めた場合、大当り乱数の値が取り得る最小値は「０」であり、最大値は「６３０」となる。
【００２２】
より詳しく言えば、メインＣＰＵ２１ａは、更新を開始する際の値（初期値）を例えば最小値「０」とした場合、該初期値から順に「０」→「１」→・・→「６２９」→「６３０」というように数値を＋１ずつ更新するようになっている。そして、メインＣＰＵ２１ａは、大当り乱数の値として更新された数値が最後に更新される数値（終期値）である「６３０（最大値）」に達すると、再び、「０」〜「６３０」までの数値を＋１ずつ更新するようになっている。即ち、本実施形態のパチンコ機１０では、大当り乱数の値を初期値から＋１ずつ更新し、該大当り乱数の値を終期値に更新するまでを大当り乱数の１周期として大当り乱数の値を順次更新し、この１周期の更新処理をパチンコ機１０の動作中、繰り返し実行するようになっている。
【００２３】
また、メインＣＰＵ２１ａには、入賞検知センサＳ１が接続されている。前記入賞検知センサＳ１は、メインＣＰＵ２１ａに対して遊技球の入賞状態を示す入賞状態信号としての入賞検知信号Ｐｒを出力するようになっている。なお、遊技球の入賞状態とは、遊技球が始動入賞口１９に入賞したか否かである。前記入賞検知信号Ｐｒは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号となっている。そして、入賞検知センサＳ１は、遊技球を検知すると、メインＣＰＵ２１ａに対する入賞検知信号Ｐｒの出力状態をローレベル状態からハイレベル状態に遷移させるようになっている。また、入賞検知センサＳ１は、その検知範囲に遊技球が存在する間、入賞検知信号Ｐｒのハイレベル状態を維持し、該遊技球が検知範囲を通過すると、入賞検知信号Ｐｒの出力状態をハイレベル状態からローレベル状態に遷移させるようになっている。なお、入賞検知センサＳ１は、遊技球の入賞を検知していない場合、メインＣＰＵ２１ａに対する入賞検知信号Ｐｒの出力状態をローレベル状態としている。
【００２４】
そして、メインＣＰＵ２１ａは、入賞検知センサＳ１が遊技球を検知すると（入賞検知信号Ｐｒの出力状態がローレベル状態からハイレベル状態に遷移すると）、ＲＡＭ２１ｃに記憶されている大当り乱数の値を読出すようになっている。換言すれば、メインＣＰＵ２１ａは、遊技球の入賞状態（入賞検知）に起因して大当り乱数の値を読出すようになっており、メインＣＰＵ２１ａは、乱数読出手段に相当する。また、メインＣＰＵ２１ａは、読出した大当り乱数の値がＲＯＭ２１ｂに記憶保持されている所定の大当り値（例えば、「７」と「５１１」）と一致するか否かを判定するようになっている。そして、メインＣＰＵ２１ａは、該判定結果が肯定（一致）の場合に大当り状態を付与するようになっている。なお、大当り乱数の数値が「０」〜「６３０」（全６３１通り）であって、前記大当り値を「７」と「５１１」に定めた場合、パチンコ機１０の大当り確率は、３１５．５分の１（＝６３１分の２）となる。
【００２５】
一方、初期値乱数は、大当り乱数の１周期の更新処理において更新を開始する際の初期値を決定するための乱数とされている。そして、初期値乱数は、大当り乱数と同一の数値範囲内（本実施形態では「０」〜「６３０」の全６３１通りの整数）の数値を取り得るように、メインＣＰＵ２１ａが数値を＋１ずつ更新するようになっている。このとき、メインＣＰＵ２１ａは、大当り乱数と同様に割込み処理プログラムを実行する毎（２ｍｓ毎）に数値を＋１ずつ更新すると共に、割込み処理プログラム終了から次の割込み処理プログラム開始までの間（余り時間）においても数値を、順次、更新するようになっている。そして、メインＣＰＵ２１ａは、更新後の値を初期値乱数の値としてＲＡＭ２１ｃに記憶し、既に記憶されている初期値乱数の値を書き換えることで初期値乱数の値を順次更新するようになっている。
【００２６】
より詳しく言えば、メインＣＰＵ２１ａは、更新を開始する際の値（初期値）を最小値である「０」とし、該初期値から順に「０」→「１」→・・→「６２９」→「６３０」というように数値を＋１ずつ更新するようになっている。そして、メインＣＰＵ２１ａは、初期値乱数の値として更新された数値が最後に更新される数値（終期値）である「６３０（最大値）」に達すると、再び、「０」〜「６３０」までの数値を＋１ずつ更新するようになっている。即ち、初期値乱数の場合、初期値として「０」が、終期値として「６３０」が定められている。従って、本実施形態のパチンコ機１０では、初期値（最小値）から終期値（最大値）に更新するまでを初期値乱数の１周期として初期値乱数の値を順次更新し、この１周期の更新処理をパチンコ機１０の動作中、繰り返し実行するようになっている。
【００２７】
また、メインＣＰＵ２１ａは、大当り乱数の１周期の更新処理を終了し、次の周期で行われる大当り乱数の１周期の更新処理を開始する毎にＲＡＭ２１ｃに記憶保持されている初期値乱数の値を読出すようになっている。そして、メインＣＰＵ２１ａは、読出した初期値乱数の値を次の周期で行われる大当り乱数の１周期の更新処理における初期値として定めるようになっている。
【００２８】
また、メインＣＰＵ２１ａには、パチンコ機１０の機裏側に装着され、該パチンコ機１０の主電源となる遊技場の電源（例えば、２４Ｖ）が供給される図示しない電源基板に設けられたリセット信号回路ＲＣが接続されている。前記リセット信号回路ＲＣは、メインＣＰＵ２１ａに対してリセット信号Ｒｅを出力するようになっている。このリセット信号Ｒｅは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号となっている。そして、リセット信号回路ＲＣは、図５に示すように、電源投入時、メインＣＰＵ２１ａに対するリセット信号Ｒｅの出力状態をローレベル状態からハイレベル状態に遷移させるようになっている。また、リセット信号回路ＲＣは、リセット信号Ｒｅのハイレベル状態を所定時間Ｔ１（図５に示す）の間継続した後、リセット信号Ｒｅの出力状態をハイレベル状態からローレベル状態に遷移させるようになっている。
【００２９】
そして、本実施形態のパチンコ機１０は、メインＣＰＵ２１ａと入賞検知センサＳ１との間に位置するように主基板２１上に設けられ、メインＣＰＵ２１ａに対して、大当り乱数の値の読出しを指示する指示手段としての演算回路２３を備えている。この演算回路２３は、複数の条件信号（本実施形態では、２つの条件信号）の入力が可能であって、該複数の条件信号の入力状態から、メインＣＰＵ２１ａに対して、大当り乱数の値の読出しを指示するか否かを判定するように構成されている。本実施形態の演算回路２３は、複数の条件信号として、入賞検知信号Ｐｒと所定の出力状態が繰り返し示される反復信号Ｐａの２つの信号の入力状態から前記判定を行うようになっている。前記反復信号Ｐａは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号であって、演算回路２３に接続されたパルス波出力回路２２から出力されるようになっている。そして、演算回路２３は、前記判定結果が肯定の場合、読出指示信号Ｉｎを用いてメインＣＰＵ２１ａに対し大当り乱数の値の読出しを指示するように構成されている。また、前記読出指示信号Ｉｎは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号となっている。なお、本実施形態のパチンコ機１０では、パルス波出力回路２２と演算回路２３によって指示部Ｉが構成されており、該指示部Ｉは、主基板２１上に設けられている。
【００３０】
以下、指示部Ｉを構成するパルス波出力回路２２と演算回路２３の具体的構成について図２，３に基づき説明する。
前記演算回路２３には、信号を入力するための入力端子と信号を出力するための出力端子が形成されている。そして、演算回路２３の入力端子には、入賞検知センサＳ１とパルス波出力回路２２が接続されている一方で、出力端子には、主基板２１のメインＣＰＵ２１ａが接続されている。この演算回路２３には、入賞検知センサＳ１からの入賞検知信号Ｐｒとパルス波出力回路２２からの反復信号Ｐａの入力が可能となっている。そして、演算回路２３は、入賞検知信号Ｐｒと反復信号Ｐａの入力状態に基づき所定の演算処理を行い、その演算結果を読出指示信号ＩｎとしてメインＣＰＵ２１ａに出力するようになっている。
【００３１】
また、パルス波出力回路２２は、クロックを出力するクロック発生回路２４と、該クロック発生回路２４から入力するクロックに基づき演算回路２３に反復信号Ｐａを出力する反復信号発生回路（例えば、リングカウンタ）２５を備えている。このクロック発生回路２４は、パチンコ機１０に電源ＡＣが投入されると、図３に示すクロック（信号レベルがハイレベル状態とローレベル状態を交互に繰り返す信号）を生成して反復信号発生回路２５へ出力するようになっている。そして、クロック発生回路２４は、パチンコ機１０（クロック発生回路２４）に電源ＡＣが投入されている間、継続してクロックを生成し、反復信号発生回路２５に対し継続して出力するようになっている。また、反復信号発生回路２５には、複数の出力端子（例えば、第１〜第５となる５個の出力端子）が設けられている。この反復信号発生回路２５は、各出力端子から、その信号レベルがハイレベル状態又はローレベル状態となる出力信号を出力するようになっている。そして、反復信号発生回路２５は、クロックを入力する毎に、順次、第１〜第５の出力端子からの出力信号の出力状態を、前記クロックの周期に相当する時間Ｔ５（例えば２ｍｓ）だけハイレベル状態とするようになっている。
【００３２】
また、前記反復信号発生回路２５についてより詳しく説明すると、該反復信号発生回路２５は、まず、第１の出力端子からの出力信号の出力状態を時間Ｔ５の間、ハイレベル状態とする。その後、反復信号発生回路２５は、クロックパルスの次の立ち上がり（ローレベル状態からハイレベル状態に遷移した）時、第１の出力端子とは異なる第２の出力端子からの出力信号の出力状態を時間Ｔ５の間、ハイレベル状態とする。以下、同様に、反復信号発生回路２５は、第３→第４→第５の出力端子というように、クロックパルスの立ち上がり時毎に、順次異なる出力端子からの出力信号の出力状態を、時間Ｔ５の間、ハイレベル状態とするようになっている。また、反復信号発生回路２５は、第５の出力端子からの出力信号の出力状態を、時間Ｔ５の間、ハイレベル状態とし、再び、第１の出力端子から前述同様に、第１〜第５の出力端子の順に出力信号の出力状態を時間Ｔ５の間、ハイレベル状態とする。
【００３３】
そして、本実施形態では、反復信号発生回路２５の複数の出力端子のうちいずれか一つの出力端子に演算回路２３が接続されている。即ち、反復信号発生回路２５の複数の出力端子のうちいずれか一つの出力端子からの出力信号を、該反復信号発生回路２５から演算回路２３へ出力される反復信号Ｐａとしている。そして、該反復信号Ｐａの出力状態は、クロックの５周期毎に、時間Ｔ５の間ハイレベル状態となる。そのため、本実施形態では、クロックの５周期が反復信号Ｐａの１周期に相当し、演算回路２３に対する反復信号Ｐａの１周期の入力状態は、時間Ｔ５の間、ハイレベル状態になると共に、時間Ｔ５×４（周期）の間、ローレベル状態となる。即ち、演算回路２３では、パルス波出力回路２２（反復信号発生回路２５）からの反復信号Ｐａの入力状態において、ハイレベル状態とローレベル状態が所定の間隔をあけて交互に現れることになる。このように、反復信号Ｐａは、所定の出力状態である反復信号Ｐａの１周期の出力状態が繰り返し示される信号である。換言すれば、反復信号Ｐａは、同じ出力状態（反復信号Ｐａの１周期の出力状態）が周期的に示される信号である。また、以上のように構成された反復信号発生回路２５は、パチンコ機１０（反復信号発生回路２５）に電源ＡＣが投入されている間、演算回路２３に対し反復信号Ｐａを継続して出力するようになっている。
【００３４】
また、演算回路２３（例えば、Ｄフリップフロップ）は、パルス波出力回路２２（反復信号発生回路２５）から入力する反復信号Ｐａの立ち上がりエッジ（ローレベル状態からハイレベル状態への立ち上がり）で動作するようになっている。そして、演算回路２３は、この動作時（反復信号Ｐａの立ち上がりエッジ）に同期する入賞検知センサＳ１からの入賞検知信号Ｐｒの入力状態がハイレベル状態を示す場合に、その演算結果として、メインＣＰＵ２１ａに対する読出指示信号Ｉｎの出力状態をハイレベル状態とする。また、演算回路２３は、この動作時（反復信号Ｐａの立ち上がりエッジ）に同期する入賞検知センサＳ１からの入賞検知信号Ｐｒの入力状態がローレベル状態を示す場合に、その演算結果として、メインＣＰＵ２１ａに対する読出指示信号Ｉｎの出力状態をローレベル状態とする。即ち、演算回路２３は、動作時（反復信号Ｐａの立ち上がりエッジ）に同期する入賞検知センサＳ１からの入賞検知信号Ｐｒの入力状態を、そのまま読出指示信号Ｉｎの出力状態とするように構成されている。
【００３５】
次に、指示部Ｉが設けられたパチンコ機１０において、電源投入時に、主基板２１（メインＣＰＵ２１ａ）が起動（制御を開始）する態様を図５に基づき説明する。
【００３６】
前記主基板２１のメインＣＰＵ２１ａは、パチンコ機１０に電源ＡＣが投入されると、リセット信号回路ＲＣからのリセット信号Ｒｅの入力状態がローレベル状態からハイレベル状態に遷移し、所定時間Ｔ１の間、該ハイレベル状態が継続され、起動動作に規制が掛けられた状態となる。そして、所定時間Ｔ１の経過後、メインＣＰＵ２１ａは、リセット信号Ｒｅの入力状態がハイレベル状態からローレベル状態に遷移したことを契機に起動し、メイン処理プログラムに基づき、初期設定を開始する。この初期設定においてメインＣＰＵ２１ａは、ＲＡＭ２１ｃに記憶されている各種制御情報を消去し、ＲＡＭ２１ｃの記憶内容を初期化（ＲＡＭ２１ｃの全作業領域をクリア）する。そのため、ＲＡＭ２１ｃに記憶されている大当り乱数の値及び初期値乱数の値などは、「０」クリアされる。そして、メインＣＰＵ２１ａは、初期化されたＲＡＭ２１ｃに対して遊技を開始させるための各種初期値を設定する。即ち、メインＣＰＵ２１ａは、大当り乱数の値及び初期値乱数の値として「０」をＲＡＭ２１ｃに設定する。この初期設定後、メインＣＰＵ２１ａは、各種制御コマンドの演算処理などを行う通常処理に移行する。この初期設定に要する時間は、図５に示すように、時間Ｔ２であって、パチンコ機１０に電源ＡＣが投入されてからメインＣＰＵ２１ａが通常処理に移行する迄の時間（Ｔ１＋Ｔ２）は、常に一定とされている。
【００３７】
そして、メインＣＰＵ２１ａは、通常処理に移行すると、前述の初期設定時に、大当り乱数の値及び初期値乱数の値として設定された「０」から大当り乱数及び初期値乱数の値の更新を開始する。このとき、メインＣＰＵ２１ａが大当り乱数の値の更新を開始してから、該大当り乱数の値が大当り値である「７」に更新されるまでの時間Ｔ３は、２ｍｓ×７＝１４ｍｓとなる。また、同様に、メインＣＰＵ２１ａが大当り乱数の値の更新を開始してから、該大当り乱数の値が大当り値である「５１１」に更新されるまでの時間Ｔ４は、２ｍｓ×５１１＝１０２２ｍｓとなる。そのため、パチンコ機１０に電源ＡＣが投入されると、大当り乱数の値は、「０」→「１」→・・→「６３０」という順に更新され、該大当り乱数の値が大当り値である「７」又は「５１１」に更新されるまでの時間（Ｔ１＋Ｔ２＋Ｔ３（Ｔ４））は常に一定となっている。
【００３８】
また、メインＣＰＵ２１ａは、電源投入後における大当り乱数の１周期の更新処理が終了すると、次の周期で行われる大当り乱数の１周期の更新処理を開始する前に、ＲＡＭ２１ｃに記憶保持されている初期値乱数の値を読出す。そして、メインＣＰＵ２１ａは、読出した初期値乱数の値を、次の周期で行われる大当り乱数の１周期の更新処理における初期値と定め、該初期値から大当り乱数の１周期の更新処理を開始する。以降、同様に、メインＣＰＵ２１ａは、大当り乱数の１周期の更新処理を開始する毎にＲＡＭ２１ｃに記憶保持されている初期値乱数の値を読出し、該初期値から大当り乱数の１周期の更新処理を開始する。
【００３９】
次に、メインＣＰＵ２１ａが通常処理を実行している状態で、遊技者により遊技領域１３ａに発射された遊技球が始動入賞口１９に入賞した場合におけるメインＣＰＵ２１ａの制御態様について図１〜図３に基づき説明する。
【００４０】
例えば、図３に示す時間ｔ１の時点で、演算回路２３における反復信号Ｐａの入力状態が、ローレベル状態からハイレベル状態に遷移した場合、演算回路２３は動作する。このとき、演算回路２３は、その動作時（反復信号Ｐａの立ち上がりエッジ）に同期して入賞検知信号Ｐｒの入力状態がローレベル状態となっている。従って、演算回路２３は、その演算結果として、メインＣＰＵ２１ａに対する読出指示信号Ｉｎの出力状態をローレベル状態に維持する。この場合（時間ｔ１の時点）においては、演算回路２３が動作し、かつ、該動作に同期して入賞検知信号Ｐｒの入力状態がローレベル状態であることから、大当り乱数の値の読出しを指示するか否かの判定結果が否定されたことになる。そのため、メインＣＰＵ２１ａは、時間ｔ１の時点で、大当り乱数の値の読出しが指示されないことになる。また、時間ｔ１の時点において、演算回路２３における入力状態がハイレベル状態となった反復信号Ｐａは、時間Ｔ５の経過に伴って、ローレベル状態に遷移する。
【００４１】
その後、図３に示す時間ｔ２の時点で、遊技球が始動入賞口１９に入賞し、入賞検知センサＳ１が遊技球を検知すると、演算回路２３における入賞検知センサＳ１からの入賞検知信号Ｐｒの入力状態は、ローレベル状態からハイレベル状態に遷移する。そして、入賞検知信号Ｐｒの入力状態は、入賞検知センサＳ１の検知範囲に遊技球が存在する間、ハイレベル状態を維持する。また、パルス波出力回路２２から演算回路２３に入力される反復信号Ｐａの入力状態は、時間ｔ２の時点で、ローレベル状態となっている。そのため、演算回路２３における入賞検知信号Ｐｒの入力状態はハイレベル状態となっているが、反復信号Ｐａの入力状態がローレベル状態であることから、時間ｔ２の時点において演算回路２３は動作しない。従って、演算回路２３からのメインＣＰＵ２１ａに対する読出指示信号Ｉｎの出力状態は、ローレベル状態が維持されることになる。
【００４２】
この場合（時間ｔ２の時点）においては、演算回路２３が動作しないことにより、大当り乱数の値の読出しを指示するか否かの判定結果が否定されたことになる。そして、メインＣＰＵ２１ａは、読出指示信号Ｉｎの入力状態がローレベル状態であるため、ＲＡＭ２１ｃに記憶されている大当り乱数の値を読出さない。このように本実施形態では、入賞検知センサＳ１が遊技球の入賞を検知しても、演算回路２３における反復信号Ｐａの入力状態に応じて、遊技球の入賞を検知したタイミング（例えば、時間ｔ２の時点）で大当り乱数の値が読出されないようになっている。
【００４３】
そして、演算回路２３における反復信号Ｐａの入力状態が、再び、ローレベル状態からハイレベル状態に遷移すると（図３に示す時間ｔ３の時点）、演算回路２３は動作する。このとき、演算回路２３は、その動作時（反復信号Ｐａの立ち上がりエッジ）に同期して入賞検知信号Ｐｒの入力状態がハイレベル状態となっている。従って、演算回路２３は、その演算結果として、メインＣＰＵ２１ａに対する読出指示信号Ｉｎの出力状態をローレベル状態からハイレベル状態に遷移させる。この場合（時間ｔ３の時点）においては、演算回路２３が動作し、かつ、該動作時に同期して入賞検知信号Ｐｒの入力状態がハイレベル状態であることから、大当り乱数の値の読出しを指示するか否かの判定結果が肯定されたことになる。その結果、メインＣＰＵ２１ａは、時間ｔ３の時点で、大当り乱数の値の読出しが指示され、演算回路２３からの読出指示信号Ｉｎの入力状態がローレベル状態からハイレベル状態に遷移したことを契機にＲＡＭ２１ｃに記憶されている大当り乱数の値を読出す。
【００４４】
その後、メインＣＰＵ２１ａは、図柄表示装置１８で図柄組み合わせゲームを開始する直前に、前記読出した大当り乱数の値がＲＯＭ２１ｂに記憶保持されている所定の大当り値（例えば、「７」と「５１１」）と一致するか否かを判定する。そして、該判定結果が肯定（一致）の場合には、図柄組み合わせゲームにおいて大当り状態を形成する図柄の組み合わせを表示し、遊技者に大当り状態を付与する。一方、該判定結果が否定（不一致）の場合は、図柄組み合わせゲームにおいてはずれ状態を形成する図柄の組み合わせを表示し、大当り状態を付与しない。
【００４５】
このように、メインＣＰＵ２１ａによって大当り乱数の値が読出されるタイミングは、遊技球の入賞が検知されたタイミング（演算回路２３における入賞検知信号Ｐｒの入力状態がローレベル状態からハイレベル状態に遷移した時間ｔ２）とは異なっている。即ち、大当り乱数の値が読出されるタイミングは、時間ｔ２よりも時間ＴＸだけ遅れた時間ｔ３の時点となる。この時間ＴＸは、入賞検知信号Ｐｒがハイレベル状態（即ち、入賞を検知）となっていることを条件に、演算回路２３における反復信号Ｐａの入力状態がローレベル状態からハイレベル状態に遷移するタイミングに応じて決定される。
【００４６】
その後、時間ｔ３の時点において、演算回路２３における入力状態がハイレベル状態となった反復信号Ｐａは、時間Ｔ５の経過に伴って、ローレベル状態に遷移する。また、入賞検知センサＳ１の検知範囲を遊技球が通過すると、演算回路２３に対する入賞検知信号Ｐｒの入力状態は、時間ｔ４の時点（時間ｔ５の時点より前の時点）で、ローレベル状態に遷移する。そして、この状態において、演算回路２３に入力される反復信号Ｐａの入力状態が、再び、ローレベル状態からハイレベル状態に遷移すると、演算回路２３は再び動作する（時間ｔ５の時点）。このとき、演算回路２３は、その動作時（反復信号Ｐａの立ち上がりエッジ）に同期して入賞検知信号Ｐｒの入力状態がローレベル状態となっている。従って、演算回路２３は、その演算結果として、メインＣＰＵ２１ａに対する読出指示信号Ｉｎの出力状態をハイレベル状態からローレベル状態に遷移させる。この場合（時間ｔ５の時点）においては、演算回路２３が動作し、かつ、該動作に同期して入賞検知信号Ｐｒの入力状態がローレベル状態であることから、大当り乱数の値の読出しを指示するか否かの判定結果が否定されたことになる。そのため、メインＣＰＵ２１ａは、時間ｔ５の時点で、大当り乱数の値の読出しが指示されないことになる。即ち、演算回路２３は、時間ｔ３の時点の動作により大当り乱数の値の読出しを指示した状態（読出指示信号Ｉｎをローレベル状態からハイレベル状態に遷移）を、時間ｔ５の時点の動作により解除したことになる。
【００４７】
次に、パチンコ機１０の動作中（通常処理中）に、従来の技術で説明した不正行為が行われた場合の主基板２１（メインＣＰＵ２１ａ）の動作態様を図２及び図４に基づき説明する。なお、不正行為時に、不正基板から出力される不正入賞検知信号Ｐｒ１（入賞検知信号Ｐｒと同様の機能（役割）を果たす類似の入賞検知信号）も、条件信号（入賞状態信号）に対応する。そして、以下の説明では、遊技者が、通常処理を実行しているメインＣＰＵ２１ａに対して、不正な器具により、不正リセット信号Ｒｅ１を出力し、メインＣＰＵ２１ａが再起動する（再び、初期設定から制御を開始する）場合を例にして説明する。前記不正リセット信号Ｒｅ１とは、リセット信号Ｒｅと同様の機能（役割）を果たす類似のリセット信号のことである。なお、不正な器具により、通常処理を実行しているメインＣＰＵ２１ａが起動した場合において、反復信号発生回路２５は、電源ＡＣが継続して投入された状態となっているので、演算回路２３に対し反復信号Ｐａを継続して出力する。
【００４８】
前記通常処理を実行しているメインＣＰＵ２１ａは、不正リセット信号Ｒｅ１の入力状態が所定時間の間、ハイレベル状態となり、前述した電源投入時の場合と同様に、起動動作に規制が掛けられた状態となる。そして、メインＣＰＵ２１ａは、不正リセット信号Ｒｅ１の入力状態が、所定時間の経過後、ハイレベル状態からローレベル状態に遷移し、起動する。起動したメインＣＰＵ２１ａは、初期設定→通常処理の順に処理を実行する。そして、大当り乱数の値は、初期設定により初期値として「０」が設定され、「０」→「１」→・・・→「６３０」という順に更新が開始されることになる。その結果、大当り乱数の１周期目の更新処理では、大当り乱数の値が大当り値である「７」又は「５１１」に更新されるまでの時間は常に一定となる（図５参照）。因みに、初期値乱数を用いたパチンコ機１０において、２周期目以降の大当り乱数の更新処理では、該更新処理を開始する毎にＲＡＭ２１ｃに記憶保持されている初期値乱数の値が読出され、該値が初期値として定められるため、更新処理毎に初期値がランダムに変化することになる。従って、大当り乱数の値が大当り値である「７」又は「５１１」に更新されるタイミングは、起動後、最初に行われる１周期目の更新処理時に限り一義的に決定されていることになる。
【００４９】
前記メインＣＰＵ２１ａは、通常処理に移行したタイミングで、図４に示すように、大当り乱数の値を「０」から更新を開始する。そして、メインＣＰＵ２１ａが大当り乱数の値を大当り値である「７」に更新する時間ｔ６の時点で、従来技術で説明した不正行為が行われると、演算回路２３における不正入賞検知信号Ｐｒ１の入力状態は、ローレベル状態からハイレベル状態に遷移する。この不正入賞検知信号Ｐｒ１の入力状態は、所定時間の間、ハイレベル状態を維持する。この場合において、演算回路２３における反復信号Ｐａの入力状態が、例えば、図４に示すケースＡ及びケースＢとなる場合について、以下説明する。
【００５０】
まず、図４に示すケースＡの場合について説明する。
前記ケースＡの場合、メインＣＰＵ２１ａが大当り乱数の値を大当り値である「７」に更新する時間ｔ６の時点で、演算回路２３における反復信号Ｐａの入力状態が、ローレベル状態となっている（図４に実線で示す。）。この場合、図３で示した時間ｔ２の場合と同様に、演算回路２３は動作しない。そして、演算回路２３からのメインＣＰＵ２１ａに対する読出指示信号Ｉｎの出力状態は、ローレベル状態が維持されることになる。従って、メインＣＰＵ２１ａは、時間ｔ６の時点において、大当り乱数の値の読出しが指示されないため、ＲＡＭ２１ｃに記憶保持された大当り乱数の値を読出さない。即ち、メインＣＰＵ２１ａは、大当り値「７」と一致する大当り乱数の値「７」を読出さない。なお、従来のパチンコ機１０においては、時間ｔ６の時点、即ち、メインＣＰＵ２１ａに対する不正入賞検知信号Ｐｒ１の出力状態がローレベル状態からハイレベル状態に遷移した時点で、メインＣＰＵ２１ａがＲＡＭ２１ｃに記憶されている大当り値「７」を読出していた。
【００５１】
そして、図４に示す時間ｔ８の時点で、演算回路２３に対する反復信号Ｐａの入力状態が、ローレベル状態からハイレベル状態に遷移すると、演算回路２３は動作する。このとき、演算回路２３は、その動作時（反復信号Ｐａの立ち上がりエッジ）に同期して不正入賞検知信号Ｐｒ１の入力状態がハイレベル状態となっている。従って、演算回路２３は、その演算結果として、メインＣＰＵ２１ａに対する読出指示信号Ｉｎの出力状態をローレベル状態からハイレベル状態に遷移させる（図４に実線で示す。）。その結果、メインＣＰＵ２１ａは、時間ｔ８の時点で、大当り乱数の値の読出しが指示され、演算回路２３からの読出指示信号Ｉｎの入力状態がローレベル状態からハイレベル状態に遷移したことを契機にＲＡＭ２１ｃに記憶されている大当り乱数の値を読出す。
【００５２】
この場合、本実施形態のパチンコ機１０では、メインＣＰＵ２１ａが大当り乱数の値を読出すタイミングが時間ｔ８の時点であるのに対し、従来のパチンコ機１０では時間ｔ６の時点となり、大当り乱数の値を読出すタイミングが異なっている。即ち、本実施形態のパチンコ機１０における前記タイミングは、不正入賞検知信号Ｐｒ１の入力状態がローレベル状態からハイレベル状態に遷移したタイミングとは異なり、演算回路２３における反復信号Ｐａの入力状態がローレベル状態からハイレベル状態に遷移したタイミングとなる。そのため、メインＣＰＵ２１ａがＲＡＭ２１ｃに記憶されている大当り乱数の値を読出すタイミング（時間ｔ８の時点）は、不正行為を行った遊技者が想定するタイミング（時間ｔ６の時点）よりも時間ＴＡだけ遅れる。従って、遊技者の意図するようにメインＣＰＵ２１ａが読出した大当り乱数の値が大当り値「７」と一致することを抑制し、不正行為を行った遊技者に対して、大当り状態を付与することを抑制することができる。
【００５３】
次に、図４に示すケースＢの場合について説明する。
前記ケースＢの場合、メインＣＰＵ２１ａが大当り乱数の値を大当り値である「７」に更新する時間ｔ６の時点で、演算回路２３における反復信号Ｐａの入力状態が、ローレベル状態となっている（図４に二点鎖線で示す。）。この場合、前記ケースＡの場合と同様に、演算回路２３は動作せず、演算回路２３からのメインＣＰＵ２１ａに対する読出指示信号Ｉｎの出力状態は、ローレベル状態が維持されることになる。その結果、メインＣＰＵ２１ａは、大当り値「７」と一致する大当り乱数の値「７」を読出さないことになる。
【００５４】
そして、図４に示す時間ｔ７の時点で、演算回路２３に対する反復信号Ｐａの入力状態が、ローレベル状態からハイレベル状態に遷移する（図４に二点鎖線で示す。）と、演算回路２３は動作する。このとき、演算回路２３は、その動作時（反復信号Ｐａの立ち上がりエッジ）に同期して不正入賞検知信号Ｐｒ１の入力状態がハイレベル状態となっている。従って、演算回路２３は、その演算結果として、メインＣＰＵ２１ａに対する読出指示信号Ｉｎの出力状態をローレベル状態からハイレベル状態に遷移させる（図４に二点鎖線で示す。）。その結果、メインＣＰＵ２１ａは、時間ｔ７の時点で、大当り乱数の値の読出しが指示され、演算回路２３からの読出指示信号Ｉｎの入力状態がローレベル状態からハイレベル状態に遷移したことを契機にＲＡＭ２１ｃに記憶されている大当り乱数の値を読出す。
【００５５】
この場合も、本実施形態のパチンコ機１０では、メインＣＰＵ２１ａが大当り乱数の値を読出すタイミングが時間ｔ７の時点であるのに対し、従来のパチンコ機１０では時間ｔ６の時点となり、大当り乱数の値を読出すタイミングが異なっている。そのため、メインＣＰＵ２１ａがＲＡＭ２１ｃに記憶されている大当り乱数の値を読出すタイミング（時間ｔ７の時点）は、不正行為を行った遊技者が想定するタイミング（時間ｔ６の時点）よりも時間ＴＢだけ遅れる。従って、遊技者の意図するようにメインＣＰＵ２１ａが読出した大当り乱数の値が大当り値「７」と一致することを抑制し、不正行為を行った遊技者に対して、大当り状態を付与することを抑制することができる。
【００５６】
前述のケースＡ及びケースＢにおいて説明したように、遊技者が、前記不正行為を行った場合において、メインＣＰＵ２１ａがＲＡＭ２１ｃに記憶されている大当り乱数の値を読出すタイミングは、不正行為を行った遊技者が想定するタイミングよりも時間ＴＡ，ＴＢだけ遅れる。この時間ＴＡ，ＴＢは、一義的に決定されないようになっている。前記メインＣＰＵ２１ａが大当り乱数の値を読出すタイミングは、演算回路２３における不正入賞検知信号Ｐｒ１の入力状態が、ハイレベル状態となっている状態で、反復信号Ｐａの入力状態がローレベル状態からハイレベル状態に遷移したタイミングで決定する。また、不正な器具により、通常処理を実行しているメインＣＰＵ２１ａが起動した場合において、反復信号発生回路２５は電源ＡＣが継続して投入されているので、演算回路２３に対し反復信号Ｐａを継続して出力している。そのため、演算回路２３に入力される反復信号Ｐａの入力状態がローレベル状態からハイレベル状態に遷移するタイミングは、一義的に決定されない。その結果、前記ケースＡ及びケースＢの場合からも明らかなように、遊技者が不正行為を行った場合、メインＣＰＵ２１ａが大当り乱数の値を読出すタイミングは、一義的に決定されないことになる。
【００５７】
また、大当り乱数の値が大当り値である「５１１」に更新されるタイミングで不正行為が行われた場合も同様に、遊技者の意図するようにメインＣＰＵ２１ａが読出した大当り乱数の値がＲＯＭ２１ｂに記憶保持されている大当り値「５１１」と一致することを抑制することができる。
【００５８】
従って、本実施形態によれば、以下に示す効果を得ることができる。
（１）　演算回路２３は、入賞検知信号Ｐｒ（不正入賞検知信号Ｐｒ１）及び反復信号Ｐａの入力状態から、メインＣＰＵ２１ａに対して、大当り乱数の値の読出しを指示するか否かを判定している。そのため、メインＣＰＵ２１ａが大当り乱数の値を読出す場合、演算回路２３は、不正入賞検知信号Ｐｒ１及び反復信号Ｐａの入力状態から、メインＣＰＵ２１ａに対して、大当り乱数の値の読出しを指示することを判定している。前記演算回路２３は、実際にメインＣＰＵ２１ａが大当り乱数の値を読出すタイミングと不正行為を行った遊技者が意図する大当り乱数の値を読出すタイミングとをずらすことになる。従って、遊技者が意図的に大当りを狙うことは困難となり、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。
【００５９】
（２）　演算回路２３は、不正入賞検知信号Ｐｒ１の入力状態がハイレベル状態を示している際に反復信号Ｐａの入力状態がローレベル状態からハイレベル状態に遷移した場合に、メインＣＰＵ２１ａに対して、大当り乱数の値の読出しを指示している。そのため、不正基板からの不正入賞検知信号Ｐｒ１の出力状態がハイレベル状態となったタイミングではなく、演算回路２３における反復信号Ｐａの入力状態がローレベル状態からハイレベル状態に遷移したタイミングにより、演算回路２３が大当り乱数の値の読出しを指示するタイミングが決定する。従って、メインＣＰＵ２１ａに対して、大当り乱数の値の読出しを指示するために、反復信号Ｐａの入力状態という条件を付加しているので、遊技者の意図するタイミングで、メインＣＰＵ２１ａが、大当り乱数の値を読出すことを効果的に抑制することができる。
【００６０】
（３）　演算回路２３は、メインＣＰＵ２１ａが備えられた主基板２１に設けられている。主基板２１は、不正行為対策が十分に施されているので、遊技者は、演算回路２３とメインＣＰＵ２１ａとの間に不正基板を取り付けることが困難となる。また、遊技者が、入賞検知センサＳ１と主基板２１（メインＣＰＵ２１ａ）との接続部に不正基板を取り付けたとしても、該不正基板から出力される不正入賞検知信号Ｐｒ１は確実に演算回路２３に入力される。従って、演算回路２３の機能を十分に発揮させることができる。
【００６１】
（４）　演算回路２３は、入賞検知信号Ｐｒ（不正入賞検知信号Ｐｒ１）と反復信号Ｐａの入力状態に基づき演算し、その演算結果を読出指示信号ＩｎとしてメインＣＰＵ２１ａに出力している。そのため、演算回路２３は、演算結果を用いて、メインＣＰＵ２１ａに対し大当り乱数の値の読出しを指示することになる。従って、不正行為を行う遊技者が、演算回路２３において、どのような演算が行われているのか知ることは困難であり、該遊技者に悟られにくい不正行為対策とすることができる。
【００６２】
（５）　指示部Ｉは、反復信号発生回路２５を備え、不正な器具により、通常処理を実行しているメインＣＰＵ２１ａが起動した場合において、反復信号発生回路２５は、電源ＡＣが継続して投入されているので、演算回路２３に対し反復信号Ｐａを継続して出力している。そのため、演算回路２３に入力される反復信号Ｐａの入力状態がローレベル状態からハイレベル状態に遷移するタイミングは、一義的に決定されない。また、メインＣＰＵ２１ａが大当り乱数の値を読出すタイミングは、演算回路２３における不正入賞検知信号Ｐｒ１が、ハイレベル状態となっている状態で、反復信号Ｐａの入力状態がローレベル状態からハイレベル状態に遷移したタイミングで決定する。従って、メインＣＰＵ２１ａが大当り乱数の値を読出すタイミングは、一義的に決定されない。その結果、遊技者が意図的に大当りを狙うことは困難となり、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。
【００６３】
（６）　指示部Ｉ（パルス波出力回路２２及び演算回路２３）を設けることにより、遊技球が入賞検知されたタイミングに対して大当り乱数の値が読出されるタイミングが遅れる。そのため、初期値乱数を用いたパチンコ機１０において、大当り乱数の値の更新処理が最小値（「０」）から始まる１周期目の更新処理を狙って不正行為が行われた場合であっても、遊技者が意図的に大当りを狙うことが困難となる。従って、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。また、初期値乱数を用いたパチンコ機１０において、２周期目以降の更新処理を狙って不正行為が行われた場合であっても、遊技球が入賞検知されたタイミングに対して大当り乱数の値が読出されるタイミングが遅れるため、遊技者が意図的に大当りを狙うことが困難となる。その結果、パチンコ機１０に対する不正行為対策として、初期値乱数の採用に加えて、指示部Ｉを設けることで、より確実な不正行為対策を施したパチンコ機１０を提供することができる。
【００６４】
なお、上記実施形態は以下のように変更してもよい。
・　前記実施形態において、メインＣＰＵ２１ａが行う大当り乱数の１周期の更新処理は、初期値乱数を用いることなく、常に、初期値を「０」として更新が開始されていても良い。このように、常に、初期値を「０」として更新が開始され、遊技者に、何時、大当り乱数の値が大当り値である「７」又は「５１１」に更新されているのかを知られたとしても、本実施形態のパチンコ機１０では、演算回路２３が設けられているので、遊技者が意図的に大当りを狙うことは困難となる。
【００６５】
・　前記実施形態では、メインＣＰＵ２１ａが、演算回路２３から大当り乱数の値の読出しが指示されると、該指示時点においてＲＡＭ２１ｃに記憶されている大当り乱数の値を読出すように構成されていたが、該指示時点から所定時間の経過後において大当り乱数の値を読出すように構成していても良い。なお、前記所定時間の経過後とは、演算回路２３からメインＣＰＵ２１ａに入力される読出指示信号Ｉｎの入力状態がローレベル状態からハイレベル状態に遷移した時点以降から、該入力状態がハイレベル状態からローレベル状態に遷移する時点までのどの時点であっても良い。
【００６６】
・　前記実施形態では、演算回路２３が主基板２１に設けられていたが、入賞検知センサＳ１とメインＣＰＵ２１ａとの間に演算回路２３を接続し、主基板２１に設けられていなくても良い。
【００６７】
・　前記実施形態では、読出指示信号Ｉｎの信号レベルがローレベル状態からハイレベル状態に遷移した場合に、メインＣＰＵ２１ａは、大当り乱数の値を読出すように構成されていたが、ハイレベル状態からローレベル状態に遷移した場合に、大当り乱数の値を読出すように構成しても良い。具体的には、図３に示す時間ｔ５の時点、即ち、入賞検知センサＳ１において、遊技球が検知範囲を通過した後の時点で、メインＣＰＵ２１ａが、大当り乱数の値を読出すようにする。
【００６８】
・　前記実施形態において、演算回路２３は、入賞検知信号Ｐｒ（不正入賞検知信号Ｐｒ１）の入力状態がローレベル状態を示している際に反復信号Ｐａの入力状態がローレベル状態からハイレベル状態に遷移した場合に、メインＣＰＵ２１ａに対して、大当り乱数の読出しを指示するように構成しても良い。この場合、入賞検知センサＳ１が遊技球を検知すると、演算回路２３における入賞検知信号Ｐｒの入力状態がハイレベル状態からローレベル状態に遷移する。また、入賞検知センサＳ１の検知範囲に遊技球が存在する間、演算回路２３における入賞検知信号Ｐｒの入力状態がローレベル状態を維持し、遊技球が検知範囲を通過すると、該入力状態がハイレベル状態となる。また、この場合、演算回路２３が、反復信号発生回路２５から入力する反復信号Ｐａの立ち下がりエッジ（ハイレベル状態からローレベル状態への立ち下がり）で動作するようになっていても良い。前記演算回路２３は、入賞検知信号Ｐｒ（不正入賞検知信号Ｐｒ１）の入力状態がローレベル状態を示している際に反復信号Ｐａの入力状態がハイレベル状態からローレベル状態に遷移した場合に、メインＣＰＵ２１ａに対して、大当り乱数の値の読出しを指示する。このような構成としても、前記実施形態と同様の効果を得ることができる。
【００６９】
・　前記実施形態において、演算回路２３が、反復信号発生回路２５から入力する反復信号Ｐａの立ち下がりエッジ（ハイレベル状態からローレベル状態への立ち下がり）で動作するようになっていても良い。この場合、演算回路２３は、入賞検知信号Ｐｒ（不正入賞検知信号Ｐｒ１）の入力状態がハイレベル状態を示している際に反復信号Ｐａの入力状態がハイレベル状態からローレベル状態に遷移した場合に、メインＣＰＵ２１ａに対して、大当り乱数の読出しを指示する。このような構成としても、前記実施形態と同様の効果を得ることができる。
【００７０】
・　前記実施形態において、反復信号発生回路２５としてＭ系列を利用した回路やクロック発生回路を用いても良い。
・　前記実施形態において、遊技者が、動作中のパチンコ機１０の電源ＡＣを一旦遮断し、再び、電源ＡＣを投入することにより、大当り乱数の１周期目の更新処理を狙って不正行為を行う場合において、前記時間ＴＡ，ＴＢは、一義的に決定される。しかし、メインＣＰＵ２１ａが大当り乱数の値を読出すタイミングは、演算回路２３における不正入賞検知信号Ｐｒ１の入力状態が、ハイレベル状態となっている状態で、反復信号Ｐａの入力状態がローレベル状態からハイレベル状態に遷移したタイミングで決定する。そして、不正行為を行う遊技者は、反復信号発生回路２５の出力状態において、どのタイミングでローレベル状態からハイレベル状態に遷移するのか知ることは困難であり、遊技者に悟られにくい不正行為対策とすることができる。その結果、遊技者が意図的に大当りを狙うことは困難となる。
【００７１】
次に、上記実施形態及び別例から把握できる技術的思想について、以下に追記する。
（イ）　前記指示手段は、前記乱数読出手段が備えられた基板上に設けられている請求項１〜請求項６のうちいずれか一項に記載の遊技機。
【００７２】
（ロ）　所定時間毎に大当り判定用乱数の値を更新する乱数更新手段と、更新後の大当り判定用乱数の値を記憶する記憶手段とをさらに備え、前記乱数読出手段は、前記指示手段から前記大当り判定用乱数の値の読出しが指示されると、該指示時点において前記記憶手段に記憶されている大当り判定用乱数の値を読み出すように構成された請求項１〜請求項６のうちいずれか一項に記載の遊技機。
【００７３】
【発明の効果】
本発明によれば、遊技者の不正行為によって遊技店側が不利益を得ることを抑制することができる。
【図面の簡単な説明】
【図１】パチンコ機の機表側を示す正面図。
【図２】主制御基板の具体的な構成を示すブロック図。
【図３】メインＣＰＵが大当り判定用乱数の値を読出すタイミングを示す説明図。
【図４】不正行為が行われた場合にメインＣＰＵが大当り判定用乱数の値を読出すタイミングを示す説明図。
【図５】電源投入時に、メインＣＰＵが制御を開始する態様を示す説明図。
【符号の説明】
Ｉｎ…読出指示信号、Ｐａ…条件信号としての反復信号、Ｐｒ…条件信号（入賞状態信号）としての入賞検知信号、Ｐｒ１…条件信号（入賞状態信号）としての不正入賞検知信号、１０…遊技機としてのパチンコ遊技機、２１ａ…乱数読出手段としてのメインＣＰＵ、２３…指示手段としての演算回路。
【図１】
2004033480.tif 000003
【図２】
2004033480.tif 000004
【図３】
2004033480.tif 000005
【図４】
2004033480.tif 000006
【図５】
2004033480.tif 000007