(57)【要約】【課題】   本発明は、駆動効率を向上すると共に誤放電を防止できるようなプラズマディスプレイパネルの駆動方法を提供する。【解決手段】   本発明によるプラズマディスプレイパネルの駆動方法は、サステイン期間の間に走査電極及び維持電極に交番的にサステインパルスが供給される段階と、サステインの一部期間の間にアドレス電極に正極性の直流電圧が供給される段階とを含む。本発明によるプラズマディスプレイパネルの駆動方法によれば、アドレス放電を安定化させることができ、過度な電圧変化によって発生される回路部品の破損及び誤放電現象を防止することができる。【選択図】   図６
2004361963.tif 000002
【特許請求の範囲】
【請求項１】
サステイン期間の間に走査電極及び維持電極に交番的にサステインパルスが供給される段階と、
前記サステインの一部期間の間にアドレス電極に正極性の直流電圧が供給される段階とを含むことを特徴とする、プラズマディスプレイパネルの駆動方法。
【請求項２】
前記正極性の直流電圧は、前記サステイン期間の後半部を除いた期間の間に供給されることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記サステイン期間の後半部は、少なくとも一つ以上のサステインパルスを含む期間であることを特徴とする、請求項２に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記サステイン期間の後半部には、前記アドレス電極に基底電位が供給されることを特徴とする、請求項３に記載のプラズマディスフレイパネルの駆動方法。
【請求項５】
前記正極性の直流電圧から前記基底電位に前記アドレス電極に印加される電圧が変化される瞬間に、前記走査電極及び前記維持電極には基底電位が供給されていることを特徴とする、請求項４に記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルに関し、より詳細には、プラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル(Ｐlasma Ｄisplay Ｐanel :以下“ＰＤＰ”だと称する)は、Ｈe+Ｘe、Ｎe+Ｘe、Ｈe+Ｎe+Ｘeなどの不活性混合ガスが放電するとき発生する紫外線が蛍光体を発光させることで画像を表示するようになる。このようなＰＤＰは、薄膜化と大型化が容易だけでなく最近の技術開発によって画質が向上している。
図１を参照すれば、３電極交流面放電型ＰＤＰの放電セルは、上部基板１０上に形成された走査電極３０Ｙ及び維持電極３０Ｚと、下部基板１８上に形成されたアドレス電極２０Ｘとを備える。
【０００３】
走査電極３０Ｙと維持電極３０Ｚのそれぞれは、透明電極(１２Ｙ、１２Ｚ)と、透明電極(１２Ｙ、１２Ｚ)の線幅より小さな線幅を有して透明電極の一側端に形成される金属バス電極(１３Ｙ、１３Ｚ)とを含む。透明電極(１２Ｙ、１２Ｚ)は、通常、インジウム・ ティン・ オキサイド(Ｉndium-Ｔin-Ｏxide :ＩＴＯ)で上部基板１０上に形成される。金属バス電極(１３Ｙ、１３Ｚ)は、通常クロム(Cr)などの金属で透明電極(１２Ｙ、１２Ｚ)上に形成され抵抗が高い透明電極(１２Ｙ、１２Ｚ)による電圧降下を減らす役割をする。
【０００４】
走査電極３０Ｙと維持電極３０Ｚが並んで形成された上部基板１０には上部誘電体層１４と保護膜１６とが積層される。上部誘電体層１４には、プラズマ放電時発生された壁電荷が蓄積される。保護膜１６は、プラズマ放電時発生されたスパッタリングによる上部誘電体層１４の損傷を防止するとともに、２次電子の放出効率を高めるようになる。保護膜１６としては、通常、酸化マグネシウム(ＭgＯ)が利用される。
【０００５】
アドレス電極２０Ｘが形成された下部基板１８上には、下部誘電体層２２と、隔壁２４とが形成され、下部誘電体層２２と隔壁２４との表面には、蛍光体層２６が塗布される。アドレス電極２０Ｘは、走査電極３０Ｙ及び維持電極３０Ｚと交差される方向に形成される。隔壁２４はアドレス電極２０Ｘと並んで形成され、放電によって生成された紫外線及び可視光が隣接した放電セルに漏洩されることを防止する。蛍光体層２６はプラズマ放電時発生された紫外線によって励起され、赤色、緑色又は青色の何れかの一つの可視光線を発生するようになる。上/下部基板(１０、１８)と隔壁２４との間に設けられた放電空間には不活性混合ガスが注入される。 
【０００６】
ＰＤＰは、画像の階調を表示するために一つのフレームを発光回数が異なる多数のサブフィールドに分けて時分割駆動するようになる。各サブフィールドは、全画面を初期化させるための初期化期間と、走査ラインを選択して選択された走査ラインでセルを選択するためのアドレス期間と、放電回数によって階調を表示するサステイン期間とに分けられる。ここで、初期化期間は、上昇ランプ波形が供給されるセットアップ期間と下降ランプ波形が供給されるセットダウン期間とに分けられる。
【０００７】
例えば、２５６階調で画像を表示しようとする場合に、図２のように１/６０秒に該当するフレーム期間１６.６７msは、８つのサブフィールドＳＦ１〜ＳＦ８に分けられるようになる。８つのサブフィールドＳＦ１〜ＳＦ８のそれぞれは前述したように、初期化期間と、アドレス期間とサステイン期間とに分けられるようになる。各サブフィールドの初期化期間とアドレス期間は各サブフィールド毎に同一な反面、サステイン期間は各サブフィールドにおいて、２n(n=０、１、２、３、４、５、６、７)の比率で増加される。
【０００８】
図３は、２つのサブフィールドに供給されるＰＤＰの駆動波形を示す。
図３において、Ｙは走査電極、Ｚは維持電極、 そして、Ｘはアドレス電極を示す。
図３を参照すれば、ＰＤＰは全画面を初期化させるためのリセット期間と、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間とに分けられて駆動される。
【０００９】
リセット期間において、セットアップ期間には全ての走査電極Ｙに上昇ランプ波形Ramp-upが同時に印加される。この上昇ランプ波形Ramp-upによって全画面のセルの内には微弱な放電が起きるようになって、セルの内に壁電荷が生成される。セットダウン期間には上昇ランプ波形Ramp-upが供給された後、上昇ランプ波形Ramp-upのピーク電圧より低い正極性の電圧から落ちる下降ランプ波形Ramp-downが走査電極Ｙに同時に印加される。下降ランプ波形Ramp-downは、セルの内に微弱な消去放電を起こすことでセットアップ放電によって生成された壁電荷及び空間電荷の中で不要電荷を消去させ、全画面のセルの内にアドレス放電に必要な壁電荷を均一に残留させる。
【００１０】
アドレス期間には負極性のスキャンパルスscanが走査電極Ｙに順次に印加されると共に、アドレス電極Ｘに正極性のデータパルスdataが印加される。このスキャンパルスscanとデータパルスdataの電圧差と初期化期間に生成された壁電圧とが加わわることによって、データパルスdataが印加されるセルの内にはアドレス放電が発生される。アドレス放電によって選択されたセルの内には壁電荷が生成される。
【００１１】
一方、セットダウン期間とアドレス期間の間に、維持電極Ｚにはサステイン電圧レベルＶsの正極性の直流電圧が供給される。
サステイン期間には、走査電極Ｙと維持電極Ｚとに交番的にサステインパルスsusが印加される。すると、アドレス放電によって選択されたセルは、セル内の壁電圧とサステインパルスsusとが加わわることによって、サステインパルスsusが印加される毎に走査電極Ｙと維持電極Ｚとの間に面放電形態でサステイン放電が起きるようになる。最後に、サステイン放電が完了する後には、パルス幅が小さな消去ランプ波形eraseが維持電極Ｚに供給され、セル内の壁電荷を消去させる。
【００１２】
しかし、このような従来のＰＤＰでは、アドレス電極Ｘに形成される壁電荷によって放電効率が低下される問題点がある。これを詳細に説明すれば、サステインパルスが交番的に走査電極Ｙ及び維持電極Ｚに供給されるサステイン期間の間にアドレス電極Ｘは基底電位を維持する。ここで、基底電位を維持するアドレス電極Ｘにはサステイン放電によって生成された所定の壁電荷が蓄積され、この壁電荷によって発光効率が低いサステイン放電が発生される。実際に、アドレス電極Ｘに形成される壁電荷は略サステインパルスの電圧レベルの半分程度の壁電圧を有するようになる。
【００１３】
このような問題点を解決するために、図４のようにサステイン期間の間にアドレス電極Ｘにアドレス電圧レベルＶaの正極性の直流電圧を供給する方法が提案された。サステイン期間の間にアドレス電極Ｘにアドレス電圧レベルＶaの正極性の直流電圧が供給されると、アドレス電極Ｘに形成される壁電荷が最小化され、これによって駆動効率が向上するようになる。つまり、アドレス電極Ｘに形成される壁電荷の壁電圧を低めることによって、安定したサステイン放電が起きるようにする。実際に、実験でサステイン期間の間にアドレス電極Ｘにアドレス電圧レベルＶaの正極性の直流電圧を供給するとＰＤＰの駆動効率が向上する。
【００１４】
しかし、図４に示された駆動方法は、一つのフレームに選択的書き込みサブフィールドと選択的消去サブフィールドとが同時に存在する場合、誤放電が発生される問題点がある。これを図５を参照して説明すれば、選択的消去サブフィールドの場合、アドレス期間とサステイン期間だけで構成されるため、サステイン期間の後にすぐアドレス放電につながる。ところが、駆動効率を高めるために選択的消去サブフィールドが始まる以前のサブフィールドで、サステイン期間の間にアドレス電極Ｘにアドレス電圧レベルＶaの正極性の直流電圧を供給するようになると、放電の条件が変わるようになって相対的にアドレス電極Ｘに蓄積される正極性の壁電荷量が減るようになるため、以後つながるアドレス放電ではアドレス電極Ｘの壁電圧量が不足になるため、誤放電現象が発生するようになる。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明の目的は、駆動効率を向上すると共に誤放電を防止できるようなプラズマディスプレイパネルの駆動方法を提供することにある。
【課題を解決するための手段】
【００１６】
前記目的を成すために、本発明の実施形態によるプラズマディスプレイパネルの駆動方法は、サステイン期間の間に走査電極及び維持電極に交番的にサステインパルスが供給される段階と、サステインの一部期間の間にアドレス電極に正極性の直流電圧が供給される段階とを含む。
前記プラズマディスプレイパネルの駆動方法において、正極性の直流電圧は前記サステイン期間の後半部を除いた期間の間に供給されることを特徴とする。
【００１７】
前記プラズマディスプレイパネルの駆動方法において、サステイン期間の後半部は少なくとも一つ以上のサステインパルスを含む期間であることを特徴とする。
前記プラズマディスプレイパネルの駆動方法において、サステイン期間の後半部には前記アドレス電極に基底電位が供給されることを特徴とする。
前記プラズマディスプレイパネルの駆動方法において、正極性の直流電圧から前記基底電位に前記アドレス電極に印加される電圧が変化される瞬間に、前記走査電極及び維持電極には基底電位が供給されることを特徴とする。
【発明の効果】
【００１８】
本発明によるプラズマディスプレイパネルの駆動方法は、駆動効率を向上させるため、サステイン期間の間にアドレス電極にアドレス電圧レベルの正極性の直流電圧を供給する場合に、サステイン放電が終わる前、少なくとも一つ以上のサステインパルスに該当する期間以前に、正極性の直流電圧を除去して基底電位を印加することによって、以後つながるアドレス放電を安定化させることができる。
【００１９】
また、アドレス電圧レベルの正極性の直流電圧から基底電位に落ちる時点の前後の所定の時間の間に走査電極及び維持電極に基底電位を供給しておくことにより、過度な電圧変化によって発生されるおそれがある回路部品の破損及び誤放電現象を防止することができる。
【発明を実施するための最良の形態】
【００２０】
前記目的以外に本発明の他の目的及び特徴は、添付した図面を参照した実施形態に対する説明として明らかにする。
以下、図６〜図９を参照して本発明の望ましい実施形態に対して説明する。
（１）第１実施形態
図６は、本発明の第１実施形態によるプラズマディスプレイパネルの駆動方法を示す図面である。
【００２１】
図６において、Ｙは走査電極を、Ｚは維持電極を、そして、Ｘはアドレス電極を示す。
図６を参照すれば、本発明の第１実施形態によるＰＤＰは、全画面を初期化させるためのリセット期間と、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間とに分けられて駆動される。
リセット期間において、セットアップ期間には、全ての走査電極Ｙに上昇ランプ波形Ramp-upが同時に印加される。この上昇ランプ波形Ramp-upによって全画面のセルの内には微弱な放電が起きるようになってセルの内に壁電荷が生成される。セットダウン期間には、上昇ランプ波形Ramp-upが供給された後、上昇ランプ波形Ramp-upのピーク電圧より低い正極性の電圧から落ちる下降ランプ波形Ramp-downが走査電極Ｙに同時に印加される。下降ランプ波形Ramp-downは、セルの内に微弱な消去放電を起こすことによってセットアップ放電で生成された壁電荷及び空間電荷の中で不要電荷を消去させ、全画面のセルの内にアドレス放電に必要な壁電荷を均一に残留させる。
【００２２】
アドレス期間には負極性のスキャンパルスscanが走査電極Ｙに順次に印加されると共に、アドレス電極Ｘに正極性のデータパルスdataが印加される。このスキャンパルスscanとデータパルスdataの電圧差と初期化期間に生成された壁電圧とが加わわることによって、データパルスdataが印加されるセルの内にはアドレス放電が発生される。アドレス放電によって選択されたセルの内には壁電荷が生成される。
【００２３】
一方、セットダウン期間とアドレス期間の間に、維持電極Ｚにはサステイン電圧レベルＶsの正極性の直流電圧が供給される。
サステイン期間には、走査電極Ｙと維持電極Ｚとに交番的にサステインパルスsusが印加される。そして、サステイン放電が終わる前、少なくとも一つ以上のサステインパルス以前に、例えば最後のサステインパルス対が供給される前まで、アドレス電極Ｘにアドレス電圧レベルＶaの正極性の直流電圧が印加される。すると、アドレス放電によって選択されたセルは、セル内の壁電圧とサステインパルスsusとが加わわることによって、サステインパルスsusが印加される毎に、走査電極Ｙと維持電極Ｚとの間に面放電形態でサステイン放電が起きるようになる。そして、アドレス電極Ｘにアドレス電圧レベルＶaの正極性の直流電圧が印加されるため、アドレス電極Ｘに壁電荷が蓄積されなくなってサステイン放電がより効率的に発生するようになる。また、図６のＡのようにサステイン放電が終わる前、少なくとも一つ以上のサステインパルス以前に、例えば最後のサステインサステインパルス対が供給される前までに、アドレス電極Ｘに基底電位を印加することによって、以後アドレス期間がすぐ始まる選択的消去サブフィールドに移ってもアドレス電極Ｘの壁電圧量が十分なので安定したアドレス放電ができるようになる。
【００２４】
これを詳細に説明すれば、図７に示されたように、選択的書き込みサブフィールド以後に、選択的消去サブフィールドがつながる場合、最後の選択的書き込みサブフィールドのサステイン期間は、以後つながる一番目の選択的消去サブフィールドのためのリセット期間だと考えられる。このサステイン期間の間にアドレス電極Ｘにアドレス電圧レベルＶaの正極性の直流電圧を印加してアドレス電極Ｘに壁電荷が蓄積されないようにすることで、駆動効率を向上させるようになる。ところが、アドレス電極Ｘにアドレス電圧レベルＶaの正極性の直流電圧を印加するようになると、相対的にアドレス電極Ｘに形成される壁電荷の量が減るようになるため、以後つながる選択的消去サブフィールドのアドレス放電ではアドレス電極Ｘの壁電圧の量が不足になるので誤放電が発生するおそれがある。 従って、図７に示されたように、選択的消去サブフィールドに移る前の最後の選択的書き込みサブフィールドのサステイン放電が終わる前に、少なくとも一つ以上のサステインパルス以前に、例えば最後のサステインパルス対が供給される前までに、Ｂのようにアドレス電極Ｘに基底電位を印加する。 これによって、アドレス電極Ｘに壁電荷が十分に蓄積され、以後アドレス期間がすぐ始まる選択的消去サブフィールドに移ってもアドレス電極Ｘの壁電圧の量が十分なので安定したアドレス放電ができるようになる。
【００２５】
一方、通常的にサステインパルスは走査電極Ｙ及び維持電極Ｚに交番的に供給され、交番的に供給される二つのサステインパルスの間は停止する期間なしにサステイン動作が連続的に動作している。交番的に供給される二つのサステインパルスの間に停止する期間が確保されても非常に短い時間の間隔(最大数百ns程度)を有しているだけで、実際の駆動においては放電の電流及びライジング現象などによって安定した電圧を維持しにくい。従って、サステインパルスが停止せずに動作する期間の間で、本発明の第１実施形態のようにアドレス電極Ｘに印加されるアドレス電圧レベルＶaの正極性の直流電圧を除去させると、まかりまちがえば過度な電圧変化によって回路部品の破損及び誤放電現象を発生させるおそれがある。このため、図８のような駆動方法が提案される。
【００２６】
（２）第２実施形態
図８は、本発明の第２実施形態によるプラズマディスプレイパネルの駆動方法を示す図面である。
図８を参照すれば、本発明の第２実施形態によるＰＤＰは、全画面を初期化させるためのリセット期間と、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間とに分けられて駆動される。
【００２７】
リセット期間において、セットアップ期間には、全ての走査電極Ｙに上昇ランプ波形Ramp-upが同時に印加される。この上昇ランプ波形Ramp-upによって全画面のセルの内には微弱な放電が起きるようになってセルの内に壁電荷が生成される。 セットダウン期間には上昇ランプ波形Ramp-upが供給された後、上昇ランプ波形Ramp-upのピーク電圧より低い正極性の電圧から落ちる下降ランプ波形Ramp-downが走査電極Ｙに同時に印加される。下降ランプ波形Ramp-downはセルの内に微弱な消去放電を起こすことによって、セットアップ放電で生成された壁電荷及び空間電荷の中で不要電荷を消去させるようになり、全画面のセルの内にアドレス放電に必要な壁電荷を均一に残留させるようになる。
【００２８】
アドレス期間には負極性のスキャンパルスscanが走査電極Ｙに順次に印加されると共に、アドレス電極Ｘに正極性のデータパルスdataが印加される。このスキャンパルスscanとデータパルスdataの電圧差と初期化期間に生成された壁電圧とが加わわることによって、データパルスdataが印加されるセルの内にはアドレス放電が発生される。アドレス放電によって選択されたセルの内には壁電荷が生成される。
【００２９】
一方、セットダウン期間とアドレス期間の間に、維持電極Ｚにはサステイン電圧レベルＶsの正極性の直流電圧が供給される。
サステイン期間には走査電極Ｙと維持電極Ｚとに交番的にサステインパルスsusが印加される。そして、アドレス電極Ｘにサステイン放電が終わる前、少なくとも一つ以上のサステインパルス以前に、例えば最後のサステインサステインパルス対が供給される前まで、アドレス電圧レベルＶaの正極性の直流電圧が印加される。このとき、アドレス電極Ｘに印加されるアドレス電圧レベルＶaが正極性の直流電圧から基底電位に落ちる時点の前後の所定期間△t間に走査電極Ｙ及び維持電極Ｚに基底電位を印加する。即ち、アドレス電圧レベルＶaの正極性の直流電圧から基底電位にアドレス電極Ｘに印加される電圧が変化される瞬間に走査電極Ｙ及び維持電極Ｚに基底電位が供給されている。すると、アドレス放電によって選択されたセルは、セル内の壁電圧とサステインパルスsusが加わわることによって、サステインパルスsusが印加される毎に、走査電極Ｙと維持電極Ｚの間に面放電形態でサステイン放電が起きるようになる。アドレス電極Ｘにアドレス電圧レベルＶaの正極性の直流電圧が印加されるため、アドレス電極Ｘに壁電荷が蓄積されなくなって、サステイン放電がより効率的に発生するようになる。また、図８のＣのように、サステイン放電が終わる前、少なくとも一つ以上のサステインパルスに以前に、例えば最後のサステインパルス対が供給される前までにアドレス電極Ｘに基底電位を印加すると共に、アドレス電極Ｘに印加されるアドレス電圧レベルＶaの正極性の直流電圧から基底電位に落ちる時点の前後の所定期間△t間に走査電極Ｙ及び維持電極Ｚに基底電位を印加することによって、以後アドレス期間がすぐ始まる選択的消去サブフィールドに移ってもアドレス電極Ｘの壁電圧の量が十分なので安定したアドレス放電ができるだけでなく、アドレス電極Ｘに印加されるアドレス電圧レベルＶaの正極性の直流電圧から基底電位に落ちる時点で過度な電圧変化によって回路部品の破損及び誤放電現象が発生することを防止することができるようになる。
【００３０】
これを詳細に説明すれば、図９に示されたように、選択的書き込みサブフィールド以後に、選択的消去サブフィールドがつながる場合、最後の選択的書き込みサブフィールドのサステイン期間は、以後つながる一番目の選択的消去サブフィールドのためのリセット期間だと考えられる。このサステイン期間の間にアドレス電極Ｘにアドレス電圧レベルＶaの正極性の直流電圧を印加してアドレス電極Ｘに壁電荷が蓄積されないようにすることによって、駆動効率を向上させるようになる。ところが、アドレス電極Ｘにアドレス電圧レベルＶaの正極性の直流電圧を印加するようになると、相対的にアドレス電極Ｘに形成される壁電荷の量が減るようになるため、以後つながる選択的消去サブフィールドのアドレス放電ではアドレス電極Ｘの壁電圧の量が不足になるので誤放電が発生するおそれがある。 また、サステインパルスが停止せずに動作する期間の間でアドレス電極Ｘに印加されるアドレス電圧レベルＶaの正極性の直流電圧を除去させると、過度な電圧変化によって回路部品の破損及び誤放電現象を発生させるおそれがある。従って、図９に示されたように、選択的消去サブフィールドに移る前の最後の選択的書き込みサブフィールドのサステイン放電が終わる前に、少なくとも一つ以上のサステインパルス以前に、例えば最後のサステインサステインパルス対が供給される前に、Ｄのようにアドレス電極Ｘに基底電位を印加すると共に、アドレス電極Ｘに印加されるアドレス電圧レベルＶaの正極性の直流電圧から基底電位に落ちる時点の前後の所定期間△t間に走査電極Ｙ及び維持電極Ｚに基底電位を印加することによって、以後アドレス期間がすぐ始まる選択的消去サブフィールドに移っても、アドレス電極Ｘの壁電圧の量が十分なので安定したアドレス放電ができるだけでなく、アドレス電極Ｘに印加されるアドレス電圧レベルＶaの正極性の直流電圧が基底電位に落ちる時点で、過度な電圧変化によって回路部品の破損及び誤放電現象が発生することを防止することができるようになる。
【図面の簡単な説明】
【００３１】
【図１】従来の３電極交流面放電型プラズマディスプレイパネルの放電セルの構造を示す斜視図。
【図２】図１に示されたプラズマディスプレイパネルの一つのフレームを示す図面。
【図３】図１に示されたプラズマディスプレイパネルに印加される駆動波形を示す波形図。
【図４】図１に示されたプラズマディスプレイパネルに印加される他の駆動波形を示す波形図。
【図５】図４に示された駆動波形を利用して選択的書き込み及び消去方式で駆動されるプラズマディスプレイパネル駆動方法を示す図面。
【図６】本発明の第１実施形態によるプラズマディスプレイパネルの駆動方法を示す図面。
【図７】図６の駆動波形が利用される選択的書き込み及び消去方式で駆動されるプラズマディスプレイパネルの駆動方法を示す図面。
【図８】本発明の第２実施形態によるプラズマディスプレイパネルの駆動方法を示す図面。
【図９】図８の駆動波形が利用される選択的書き込み及び消去方式に駆動されるプラズマディスプレイパネルの駆動方法を示す図面。
【符号の説明】
【００３２】
１０上部基板
１２Ｙ、１２Ｚ  透明電極
１３Ｙ、１３Ｚ  金属バス電極
１４  上部誘電体層
１６  保護膜
１８  下部基板
２０Ｘ  アドレス電極
２２  下部誘電体層
２４  隔壁
２６  蛍光体層
３０Ｙ  走査電極
３０Ｚ  維持電極
【図１】
2004361963.tif 000003
【図２】
2004361963.tif 000004
【図３】
2004361963.tif 000005
【図４】
2004361963.tif 000006
【図５】
2004361963.tif 000007
【図６】
2004361963.tif 000008
【図７】
2004361963.tif 000009
【図８】
2004361963.tif 000010
【図９】
2004361963.tif 000011