(57)【要約】      （修正有）【課題】同期回路において発生するメタステーブル状態による回路の誤動作を防止する。【解決手段】ＤＦＦ１がメタステーブル状態となり、Ｑ出力が振動状態となると、ＤＦＦ１の出力Ｑが１周期の振動をする間にＤＦＦ２，３のＱ出力端子は共にＨとなる。そこで、ＡＮＤゲート７の出力端子はＨとなり、ＤＦＦ５−２の書き込みが禁止される。同時に、ＡＮＤゲート８を通じてＤＡＴＡ＿ＩＮ端子２１のＢＤ信号がその次のＣＬＫの立ち上がりでＤＦＦ５−１にラッチされる。同時に、ＡＮＤゲート７のＨ信号がＤＦＦ４にラッチされてＤＦＦ２，３がリセットされる。それと共に、ゲート９，１０，１１で構成されるセレクタの出力がＤＦＦ５−１のＱ出力に切り替えられる。そのため、ＤＦＦ５−１のＱ出力信号がＤＦＦ６のＤ入力端子に接続され、その次のＣＬＫの立ち上がりでＤＦＦ５−１のＱ端子の出力信号がＤＦＦ６にラッチされるように動作する。【選択図】図１
2004345240.tif 000002
【特許請求の範囲】
【請求項１】
ビデオ同期信号に同期して入力されるビデオ信号によりレーザビームを変調しつつ走査して画像形成するレーザビームプリンタのラスタ位相同期回路であって、
水平走査されるレーザビームを一定の位置で検出して検出信号を発生する検出信号発生回路と、
基準クロックを発生する基準クロック発生部と、
前記基準クロックから、前記基準クロックに同期したラスタ同期信号を生成するラスタ同期生成回路と、
前記ラスタ同期信号が同期信号を生成する以前にあらかじめ動作を停止させ、
前記ラスタ同期信号が入るたびに、ラスタ同期生成回路が生成した同期信号をトリガとして動作を開始し、前記基準クロックを分周して前記ビデオ同期信号を生成する分周回路と
を備え、
前記ラスタ同期生成回路は、メタステーブル低減もしくは除去回路と、多段に縦続結合された第１のディジタルラッチとからなり、多段に縦続結合された第１のディジタルラッチによるディジタル微分によって前記同期信号を生成する事を特徴としたラスタ位相同期回路。
【請求項２】
前記メタステーブル低減回路は、シュミットトリガ回路によって整形された波形を非同期にラッチする非同期フリップフロップより構成されたことを特徴とする請求項１に記載のラスタ位相同期回路。
【請求項３】
前記ラスタ同期生成回路はさらに、前記第１のディジタルラッチのうち前段のディジタルラッチの出力の振動を検出する検出部と、
前記検出手段により振動が検出された場合に、前記非同期信号を前記基準クロックに同期してラッチする第２のディジタルラッチと、
前記検出手段により振動が検出されない場合に、前記第１のディジタルラッチの後段の値を出力し、前記検出手段により振動が検出された場合に、前記第２のディジタルラッチの値を出力する出力部とを有することを特徴とする請求項１に記載のラスタ位相同期回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、レーザービームプリンタに係り、特に、レーザービームプリンタにおけるビデオ信号の発生回路のメタステーブルに起因する誤動作や、タイミングのずれを防止するレーザービームプリンタのラスタ位相同期回路に関する。
【０００２】
【従来技術】
図１１は、レーザービームプリンタの動作原理を示すレーザービームプリンタの画像形成部の概略構成図である。
【０００３】
印字すべきデータ情報を発生するビデオ信号発生装置１１−１１からのビデオ信号は、ビデオアンプ１１−１で増幅され、レーザーダイオード１１−２を駆動する。
【０００４】
レーザーダイオード１１−２から発せられる、ビデオ信号によって変調されたレーザービームは、結合レンズ１１−３で整形され、スキャナーモータ１１−４により高速回転している多面鏡１１−５で反射された後、ｆ−θレンズ１１−６を通り、感光体ドラム１１−７を一定速度で走査する。それにより印刷される画像の静電潜像が感光体ドラム１１−７の表面上に形成される。なお、レーザービームプリンタは、感光体ドラム１１−７の回転方向（あるいはその逆方向）へ用紙を搬送させる通常の紙送り機構を備える。
【０００５】
形成された潜像は図示されていないゼログラフィープロセスによってトナー像として現像され、そのトナー像が印刷用紙に転写・定着される。
【０００６】
このようなレーザビームプリンタにおいて、ビデオ信号は、図１２に示した画像の例のような、水平走査（ラスタ）及び感光体ドラム１１−７の回転による垂直走査に同期したドットに対応する信号として発生される。そのために、ラスタラインごとのビデオ信号の出力開始のタイミングを示す水平同期信号と、シートの先頭のタイミングを示す垂直同期信号が生成され、それに同期してビデオ信号は発生されている。
【０００７】
水平同期信号は、レーザビームの走査線上でありかつ画像が形成される領域外におかれた光検知手段であるフォトセンサ１１−８でレーザビームを検知し、フォトセンサ１１−８の出力をセンサアンプ１１−９で増幅したアナログ信号（ビームデテクタ信号：ＢＤ信号）を元にして、ラスタ位相同期回路１１−１０により生成される。
【０００８】
図１３は、水平走査のビデオ信号の出力タイミングが各ラスタラインについて正しく一致した場合（ａ）と、一致しない場合（ｂ）の印字例を示した図である。図１３は、文字「Ｆ」が印字された場合であり、図１３（ａ）は各ラスターの書き出し位置が揃っている例、図１３（ｂ）は各ラスターの書き出し位置がずれた例である。書き出し位置がずれた場合には縦方向のドットの位置が各ラインについてずれるために、形成される画像の品質が低い。
【０００９】
このように、水平同期信号の発生タイミングがラインごとにずれていると画像品質が劣化する。そこで、水平同期信号のタイミングは、デジタル動作するビデオ信号発生装置１１−１１で使用される基本クロック（ビデオクロック）周波数の数倍以上の高周波基準クロックを用いてデジタル的に位置のずれが最小に抑えられるように補正されているのが普通である。
【００１０】
そのために、従来は、リセット端子を持つカウンタ回路等により、基本クロックの数倍〜十数倍程度の周波数の高周波基準クロックを分周することで基本クロックを生成していた。例えば、４桁の自動カウンタを用いた場合、その最上位桁の出力信号は、入力クロックを１６分周した信号となる。そして、この分周回路のリセット信号としてＢＤ信号を入力することで、高周波基準クロックを同期信号としてＢＤ信号のタイミングを補正し、補正されたＢＤ信号に同期した基本クロックを生成することができる（特許文献１参照）。
【００１１】
【特許文献１】
特公平３−５２７０７号公報
【発明の解決しようとする課題】
ところが、近年では、画像を印字する画素密度が従来６００ｄｐｉ（ドット／インチ）程度であったものが１２００ｄｐｉ程度が普通となり、解像度の向上が要求されると共に、動作処理スピードを向上させて単位時間当たりの印刷枚数を増加させることも同時に要求されている。そのために上述した基本クロック（低周波基本クロックと呼ぶこともある）や高周波基準クロックについてもそれらの周波数を高くせざるを得なくなっている。具体的には、例えば、高周波基準クロックの周波数として３００ＭＨＺ、基本クロックの周波数として高周波基準クロックを１６分周した１８．７５ＭＨｚが使用されている。
【００１２】
このような高周波で問題になるのがメタステーブル（準安定）である。メタステーブルの状態とは、複数の安定状態があるような回路において、安定状態ではないながらも均衡がとれた状態や、あるいは発振した状態となるという過渡的な状態である。メタステーブル状態は、回路の非対称性や雑音等により最終的に安定状態に遷移するが、安定状態に遷移するまでの時間は特定できない。
【００１３】
分周回路で生じるメタステーブルは、クロックとデータの同時動作により生じる。そしてメタステーブル状態においてはＢＤ信号のラッチ結果が不定となり、メタステーブル状態が基本クロックの１周期以上持続すると、１画素（基本クロックの１周期に相当）以上の水平同期タイミングのずれが生じるおそれがある、という問題がある。
【００１４】
たとえば、高周波基準クロックの周波数が１００ＭＨｚに達しない程度であれば、ＢＤ信号によりリセットすることで容易に同期のとれる分周回路を実現できた。しかし、高周波基準クロックが１００ＭＨＺ以上に達し、しかも分周比が１０を超えるような分周回路では、リセットは容易ではない。即ち、クロックが高周波であると、カウンタ回路にリセット信号が入力されてから実際にリセットされた状態に達するまでの間にクロック信号が入ってしまうおそれがある。このような場合、特許文献１に記載されているように、カウンタ回路のリセットと同時にカウンタ回路をスタートしようとするとカウンタ回路に誤動作が生じるおそれがある。
【００１５】
本発明は上記従来例に鑑みてなされたもので、メタステーブルによる不具合を最小限の程度に防止してそのクロック信号によりタイミングを補正した同期信号を高精度に発生することのできる同期回路を提供する事を目的とする。
【００１６】
【課題を解決するための手段】
上記問題点を解決するために本発明は次の構成を備える。
【００１７】
ビデオ同期信号に同期して入力されるビデオ信号によりレーザビームを変調しつつ走査して画像形成するレーザビームプリンタのラスタ位相同期回路であって、
水平走査されるレーザビームを一定の位置で検出して検出信号を発生する検出信号発生回路と、
基準クロックを発生する基準クロック発生部と、
前記基準クロックから、前記基準クロックに同期したラスタ同期信号を生成するラスタ同期生成回路と、
前記ラスタ同期信号が同期信号を生成する以前にあらかじめ動作を停止させ、前記ラスタ同期信号が入るたびに、ラスタ同期生成回路が生成した同期信号をトリガとして動作を開始し、前記基準クロックを分周して前記ビデオ同期信号を生成する分周回路と
を備え、
前記ラスタ同期生成回路は、メタステーブル低減もしくは除去回路と、多段に縦続結合された第１のディジタルラッチとからなり、多段に縦続結合された第１のディジタルラッチによるディジタル微分によって前記同期信号を生成する。
【００１８】
さらに好ましくは、前記メタステーブル低減回路は、シュミットトリガ回路によって整形された波形を非同期にラッチする非同期フリップフロップより構成された。
【００１９】
さらに好ましくは、前記ラスタ同期生成回路はさらに、前記第１のディジタルラッチのうち前段のディジタルラッチの出力の振動を検出する検出部と、
前記検出手段により振動が検出された場合に、前記非同期信号を前記基準クロックに同期してラッチする第２のディジタルラッチと、
前記検出手段により振動が検出されない場合に、前記第１のディジタルラッチの後段の値を出力し、前記検出手段により振動が検出された場合に、前記第２のディジタルラッチの値を出力する出力部とを有する。
【００２０】
【発明の実施の形態】
［実施形態１］
図１０に本実施形態における基本クロック生成回路の全体ブロック構成図を示す。なお、以下の説明では、信号線とその信号線により伝達される信号とを特に区別せずに同じ名称で呼ぶ場合がある。また、回路要素の入出力端子についても、その端子に入力あるいは出力される信号名でよぶことがある。
【００２１】
図１０において、メタステーブル判定及びデータ修正回路１０−１は、入力端子ＤＡＴＡ＿ＩＮとクロック信号の入力端子ＣＬＫを有する。メタステーブル判定及びデータ修正回路１０−１の入力端子ＤＡＴＡ＿ＩＮには、シュミットトリガ回路１０−０により波形整形されたＢＤ信号が入力される。
【００２２】
メタステーブル判定及びデータ修正回路１０−１の信号出力端子ＭＥＴＡ＿ＮＯＴＯＵＴは、Ｄ型フリップフロップ（ＤＦＦ）１０−４とＡＮＤゲート１０−８で構成されるデジタル微分回路に入力される。微分回路において、出力端子ＭＥＴＡ＿ＮＯＴＯＵＴはＤＦＦ１０−４のＤ入力端子と２入力ＡＮＤゲート１０−８の一方の入力端子に接続され、ＤＦＦ１０−４のＱｂ出力（反転出力）端子は２入力ＡＮＤゲート１０−８の他方の入力端子に接続されている。ＡＮＤゲート１０−８の出力端子、すなわち微分回路の出力は、分周カウンタ１０−３のスタート端子に接続されている。
【００２３】
メタステーブル判定及びデータ修正回路１０−１およびＡＮＤゲート１０−８のクロック端子には、ＰＬＬ回路１０−６から出力される高周波基準クロック信号が入力される。これにより、信号ＭＥＴＡ＿ＮＯＴＯＵＴの立ち上がり時に、高周波基準クロックの１周期分のパルスが分周カウンタ１０−３のスタート端子に入力される。
【００２４】
ＰＬＬ回路１０−６は、逓倍されたクロックの出力端子が高周波基準クロック信号ラインＣＰに出力され、そのクロックが、メタステーブル判定及びデータ修正回路１０−１、ＤＦＦ１０−４、分周カウンタ１０−３のクロック端子に入力されるように接続されている。
【００２５】
ＰＬＬ回路１０−６については、そのクロック入力端子ＣＬＫにＯＳＣ（発信器）１０−５のクロック出力端子が接続され、位相比較入力端子ＣＭＰには、高周波基準クロック信号ラインＣＰに出力される高周波基準クロックを１６分周器１０−２で分周した出力信号が入力されている。ＰＬＬ回路１０−６の分周信号出力端子ＯＵＴには高周波基準クロック信号ラインＣＰが接続され、高周波基準クロック信号が出力される。
【００２６】
また、メタステーブル判定及びデータ修正回路１０−１と分周カウンタ１０−３とに入力されるラインリセット信号線１０−７には、ラスタ毎の非画像領域を示す信号が乗せられる。ラスタ毎の非画像領域を示す信号は、例えば、基本クロックのパルスを１ラスタラインについてカウントし、カウンタが満了したなら一定期間、例えば基本クロック１周期分発生することで得ることができる。この信号は画像形成の過程で通常生成される信号であり、それを流用できる。
【００２７】
＜位相同期回路の動作＞
次に図１０の回路の動作に関して説明する。
【００２８】
ＰＬＬ回路１０−６は、発信器１０−５の出力クロックを基準として、例えばその１６逓倍のクロックを生成する。その出力信号が高周波基準クロック信号ＣＰとなる。その場合、分周器１０−２を１６分周回路とし、分周器１０−２、発信器１０−５、ＰＬＬ回路１０−６によりループを構成し、ＰＬＬ回路１０−６により位相ロックさせることにより、周波数の安定した高周波基準クロック信号ＣＰを供給する事が可能である。
【００２９】
メタステーブル判定及びデータ修正回路１０−１は、その入力にＢＤ信号が加えられる事によって、データとクロックが同時に入力された場合の処理を行い、その結果をＤＦＦ１０−４、ＡＮＤゲート１０−８で構成されるデジタル微分回路に出力する。デジタル微分回路のアンドゲート１０−８は、高周波基準クロックの１周期をパルス幅とするトリガパルスを出力する。そのトリガパルスは、分周カウンタ１０−３のスタート端子に入力される。
【００３０】
分周カウンタ１０−３は、ラインリセット信号１０−７により、ラスタ毎の非画像領域に対応するタイミングであらかじめリセットされている。そして、ＡＮＤゲート１０−８からトリガパルスが入力される事によって、カウンタの動作がスタートするように構成されている。分周カウンタ１０−３はシフトレジスタによるリングカウンタ構成（後述）で構成される。例えば８分周回路であれば、スタート端子に入力されるトリガパルス信号が、シフトレジスタを構成する８個のＤＦＦのどれか１つのＱ出力（非反転出力）端子をＨ（ハイレベル）とするように、すなわちＤＦＦの状態をＨとするように動作する。そして、動作を開始した分周カウンタ１０−３は、高周波基準クロックを分周した低周波基本クロック（基本クロックと同じもの）を、トリガパルスに同期して生成する。前述したようにこの低周波基本クロックのパルス数は不図示のカウンタにより数えられており、１ラスタラインに相当する数のパルスを発生し終えた時点で、ラインリセット信号のパルスが生成される。
【００３１】
そして、１ラインの画像領域のラスタ走査が終わり、ビームが非画像領域に達すると、その旨を示す信号がラインリセット信号線１０−７に入力され、分周カウンタ１０−３の動作を停止させるように動作する。ラインリセット信号は次のラスタスキャンの始まる前にクリアされる。前述のように１パルスとしておけばこの条件は満たされる。そして、次のラインについても、ＢＤ信号の発生から始まるラスタ位相同期制御を繰り返すように動作する。
【００３２】
このように、メタステーブル判定及びデータ修正回路１０−１により、ＢＤ信号を高周波基準クロック信号に同期させた信号ＭＥＴＡ＿ＮＯＴＯＵＴが正しく出力されることで、低周波基本クロックがＢＤ信号に同期して生成される。
【００３３】
＜メタステーブル判定及びデータ修正回路＞
次にメタステーブル判定及びデータ修正回路１０−１に関して説明する。図１は、本実施形態におけるメタステーブル判定及びデータ修正回路１０−１の回路図である。
【００３４】
図１において、ＤＦＦ１，４，５−１，５−２，６のクロック入力端子は、全て高周波基準クロックの入力端子ＣＬＫ２３に接続されている。ＤＡＴＡ＿ＩＮ端子２１は、サンプルされる非同期信号が入力される端子で、図１の場合にはＢＤ信号が入力される。
【００３５】
ＡＮＤゲート９，１０，ＯＲゲート１１は、ＤＦＦ４のＱ出力信号を選択信号とするセレクタを構成する。このセレクタにより、ＤＦＦ４のＱ出力信号がＨのときにはＤＦＦ５−１のＱ出力信号が、ＤＦＦ４のＱ出力信号がＬのときにはＤＦＦ５−２のＱ出力信号が、ＤＦＦ６のＤ入力端子に入力される。ＤＦＦ５−２のＤ入力端子はＤＦＦ１のＱ出力端子に接続されているために、ＤＦＦ４のＱ出力信号がＬのときにはＤＦＦ１のＱ出力信号がＤＦＦ６のＤ入力端子に入力されることになる。
【００３６】
具体的には、ＡＮＤゲート９，１０の出力端子が２入力ＯＲゲート１１の入力端子のそれぞれに接続され、２入力ＯＲゲート１１の出力端子がＤＦＦ６のＤ入力端子に接続されている。そしてＡＮＤゲート９の一方の入力端子はＤＦＦ４のＱｂ出力端子に接続され、他方の入力端子はＤＦＦ５−２のＱ出力端子に接続されている。そして、ＤＦＦ５−２のＤ入力端子はＤＦＦ１のＱ出力端子に接続されている。
【００３７】
ＡＮＤゲート１０の一方の入力端子はＤＦＦ４のＱ出力端子に接続され、他方の入力端子はＤＦＦ５−１のＱ出力端子に接続されている。そしてＤＦＦ４のＤ入力端子には、２入力ＡＮＤゲート７の出力端子が接続され、ＤＦＦ５のＤ入力端子には、３入力ＡＮＤゲート８の出力端子が接続されている。ＡＮＤゲート７の一方の入力端子はＤＦＦ２のＱ出力端子に接続され、他方の入力端子はＤＦＦ３のＱ出力端子に接続されている。
【００３８】
３入力ＡＮＤゲート８の第１の入力端子はＤＦＦ２のＱ出力端子に接続され、第２の入力端子はＤＦＦ３のＱ出力端子に接続され、第３の入力端子はＢＤ信号が入力されるＤＡＴＡ＿ＩＮ端子２１に接続されている。
【００３９】
ＤＦＦ２，３のＤ入力端子は共に電源ＶＤＤにプルアップされてハイレベルに固定されている。ＤＦＦ２のクロック入力端子は、ＤＦＦ１のＱ出力端子に接続され、ＤＦＦ３のクロック入力端子は、ＤＦＦ１のＱ出力信号を反転するインバータ１６の出力端子に接続されている。ＤＦＦ１のＤ入力端子はＢＤ信号が入力されるＤＡＴＡ＿ＩＮ端子２１に接続されている。
【００４０】
また、ラインリセット信号が入力されるＲＳＴ端子２２は、アクティブＨ（ハイレベルでリセット）のＤＦＦ１，５，６のリセット入力端子ＲＳＴに入力されており、同時に２入力ＯＲゲート１２の一方の入力端子に接続されている。ＯＲゲート１２の他方の入力端子はＤＦＦ４のＱ出力端子に接続されている。ＯＲゲート１２の出力端子は、アクティブＨのＤＦＦ２，３のリセット入力端子ＲＳＴに入力されている。
【００４１】
ＤＦＦ１〜６のアクティブＨのＳＥＴ入力端子は使用しないため、ＧＮＤに接続されてＬ（ロウ）レベルにプルダウンされている。同様に、ＤＦＦ１〜５−１及びＤＦＦ６（すなわちＤＦＦ５−２を除く）のＬＯＡＤ端子も使用しないため、Ｄ入力端子のデータがイネーブル状態でラッチされるように電源ＶＤＤにプルアップされている。ＤＦＦ５−２のＬＯＡＤ端子はアクティブＬであり、ロウレベルのときＤ入力端子のデータがＣＬＫの立ち上がりに同期してＱ出力端子にラッチされる。一方、ＬＯＡＤ端子がハイレベルのときはクロック信号に関わらずＤＦＦの状態は保持されて、Ｑ出力端子には同じ値が出力され続ける。
【００４２】
次にメタステーブル判定及びデータ修正回路１０−１の動作を説明する。
【００４３】
＜メタステーブルが生じない場合の動作＞
まず、ラインリセット信号が入ると、ＲＳＴ端子２２がＨとなり、全てのＤＦＦ１〜６（５−２も含む）がリセットされる。ラインリセット信号は、少なくともＢＤ信号の入力前にロウレベルとなり、ＲＳＴ端子２２もＬレベルとなる。
【００４４】
ＢＤ信号が発生してＤＡＴＡ＿ＩＮ端子２１に入力されると、そのパルス信号は、ＣＬＫ端子２３に入力されるクロックの立ち上がりに同期してＤＦＦ１にラッチされる。すなわちＤＦＦ１のＱ出力がＨになる。ＤＦＦ１のＱ出力がＨになると、その立ち上がりに同期してＤＦＦ２にＨがラッチされ、そのＱ出力にＨがセットされる。
【００４５】
ここで、次のＣＬＫの立ち上がりでＤＦＦ１のＱ出力信号はＤＦＦ５−２にラッチされる。この段階では、ＤＦＦ４のＱｂ端子がＨであり、ＡＮＤゲート７の出力端子がＬであるため、ＤＦＦ５−２のＱ出力信号がＤＦＦ６のＤ入力端子に入力されるようにゲート９，１０，１１で構成されるセレクタが働く。したがって、ＤＦＦ５−２のＱ出力信号がＨになると、その次のＣＬＫの立ち上がりでその出力信号はＭＥＴＡ＿ＮＯＴＯＵＴ出力端子１５に出力される。
【００４６】
次に、ＤＡＴＡ＿ＩＮ端子２１がＨからＬに遷移すると、次のＣＬＫの立ち上がりでＤＦＦ１の状態はＬとなり、ＤＦＦ３のＣＬＫ入力信号が立ち上がる。ここでＤＦＦ３のＱ出力端子はＨとなり、ＡＮＤゲート７の出力端子がＨとなり、ＤＦＦ５−２のＬＯＡＤ端子がＨとなってＤＦＦ５−２へのデータの書き込みが禁止される。そのつぎのＣＬＫの立ち上がりでは、ＤＡＴＡ＿ＩＮ端子２１信号がＤＦＦ５−１にラッチされると共に、ＡＮＤゲート７の出力がＤＦＦ４にラッチされる。その結果、ＤＦＦ４のＱ出力を入力信号のひとつとするＯＲゲート１２の出力信号がＨレベルとなり、ＤＦＦ２，３がリセットされる。それと共に、セレクタ９，１０，１１は、ＤＦＦ５−１のＱ出力端子の信号をＤＦＦ６のＤ入力端子に出力するように動作し、次のＣＬＫの立ち上がりのタイミングで、ＤＦＦ５−１のＱ出力がＤＦＦ６にラッチされてＭＥＴＡ＿ＮＯＴＯＵＴ出力端子１５に出力される。
【００４７】
すなわち、本来のＤＡＴＡ＿ＩＮ端子２１の信号をＤＦＦ５−２にラッチせず、本来のタイミングの１クロックあとのＤＡＴＡ＿ＩＮ端子２１の信号を端子１５に出力する様に動作する。
【００４８】
以上の動作においては、ＤＡＴＡ＿ＩＮ信号立ち上がりからＭＥＴＡ＿ＮＯＴＯＵＴ信号出力までの間の完全なクロックパルス数は２クロックパルスである。すなわち、ＤＡＴＡ＿ＩＮ信号立ち上がり後の、３回目のクロックの立ち上がりに同期してＤＡＴＡ＿ＩＮ信号すなわちＢＤ信号の値がＤＦＦ６にラッチされる。
【００４９】
＜メタステーブルが生じ得る場合の動作＞
次に、ＣＬＫ端子２３とＤＡＴＡ＿ＩＮ端子２１に同時に信号の立ち上がり変化が生じたときを考える。
【００５０】
このような場合、ＤＦＦ１でメタステーブルが生じてＤＦＦ１の出力端子が発振状態となる場合がある。このような出力信号を入力とする後段の回路は、入力をＨとして動作するかＬとして動作するか予測できない。すなわち、ＤＡＴＡ＿ＩＮ端子２１の信号をＤＦＦ１からラッチするためのＤＦＦ５−２以降のＤＦＦは、正常に動作し得ない。そのため、本実施形態における回路は、かかる状態を避けるように構成されている。
【００５１】
具体的には、ＤＦＦ１がメタステーブル状態となり、Ｑ出力が振動状態となると、ＤＦＦ２，３のクロック信号がスレッシュホールドレベル（ＨレベルとＬレベルの境界）の上下を振動することとなり、その振動周期のクロック信号がＤＦＦ２，３に入力されることとなる。そのため、それぞれのクロックの立ち上がりでプルアップされたＤ入力がＤＦＦ２，３にラッチされ、ＤＦＦ１の出力Ｑが１周期の振動をする間にＤＦＦ２，３のＱ出力端子は共にＨとなる。この状態では、ＡＮＤゲート７の出力端子はＨとなり、ＤＦＦ５−２の書き込みが禁止される。それと同時に、ＡＮＤゲート８を通じて、ＤＡＴＡ＿ＩＮ端子２１の信号（すなわちＢＤ信号）が、その次のＣＬＫの立ち上がりでＤＦＦ５−１にラッチされる。同時に、ＡＮＤゲート７のＨ信号がＤＦＦ４にラッチされてＤＦＦ２，３がリセットされる。それと共に、ゲート９，１０，１１で構成されるセレクタの出力がＤＦＦ５−１のＱ出力に切り替えられる。そのため、ＤＦＦ５−１のＱ出力信号がＤＦＦ６のＤ入力端子に接続され、その次のＣＬＫの立ち上がりでＤＦＦ５−１のＱ端子の出力信号がＤＦＦ６にラッチされるように動作する。
【００５２】
その後は、前述の条件の組み合わせの動作となる。
【００５３】
以上の動作においては、ＤＡＴＡ＿ＩＮ信号立ち上がりからＭＥＴＡ＿ＮＯＴＯＵＴ信号出力までの間の完全なクロックパルス数はやはり２クロックパルスである。すなわち、ＤＡＴＡ＿ＩＮ信号立ち上がりと同時に立ち上がるクロックを１回目として、３回目のクロックの立ち上がりに同期してＤＡＴＡ＿ＩＮ信号すなわちＢＤ信号の値がＤＦＦ６にラッチされる。
【００５４】
このように、図１のメタステーブル判定及びデータ修正回路１０−１においては、ＤＡＴＡ＿ＩＮ端子２１から入力されるＢＤ信号は、クロック信号に対するタイミングに関わらず、一定の遅延時間をもって、ＣＬＫ端子から入力される高周波基準信号に同期した信号として、ＤＦＦ６のＱ出力端子からＭＥＴＡ＿ＮＯＴＯＵＴ端子１５に出力される。
【００５５】
すなわち、本実施形態によれば、ＤＦＦ１のＤ入力端子に非同期信号が、クロックと同時に入力されて、ＤＦＦ１がメタステーブル状態となっても、この信号の伝播を禁止し、前記クロックのタイミングで入力されるはずのデータをその次のＣＬＫでラッチするデータに置き換えることで、非同期信号を確実に同期信号系に取り込むことが可能となる。このことは、通常のクロック周波数でももちろん意味があるが、特にクロック周波数が１００ＭＨＺを超えるシステムのインタフェースには効果が増大する。特に２５０ＭＨＺを超えると効果が大である。
【００５６】
また、非同期信号をラッチした初段のＦＦの出力信号の立ち上がりと立下りの両エッジの変化を検出する検出器であるＤＦＦ２，３は、単に、メタステーブルのレベル変動を検出するだけでなく、通常のラッチ状態のエッジの変化も同時に検出しているので、回路テストが容易となる。
【００５７】
そして、このメタステーブル判定及びデータ修正回路１０−１が図１０の回路において動作すれば、ＢＤ信号立ち上がり後一定の遅延で分周カウンタ１０−３にスタート信号が入力されることが保証され、そのスタート信号をきっかけとして低周波基本クロックが出力される。
【００５８】
＜分周カウンタの構成＞
次に図５に１０−３の分周カウンタの構成の一例について詳細説明図を示す。ＤＦＦ５−１〜５−８は、全体で８ビットのループ構造をしたシフトレジスタを、ＤＦＦ５−７と５−８の間にＡＮＤゲート５−１１を、ＤＦＦ５−８と５−１の間のＯＲゲート５−１０を介して形成している。
【００５９】
具体的には、ＤＦＦ５−１〜５−８については、それぞれのリセット端子Ｒは、すべてシステムリセット端子ＲＳＴに接続されている。クロック入力端子ＣＬＫは、全て高周波基準クロック信号入力端子ＣＰに接続されている。ＤＦＦ５−１のＱ出力端子はＤＦＦ５−２のＤ入力端子に接続されている。ＤＦＦ５−２のＱ出力端子はＤＦＦ５−３のＤ入力端子に接続されている。ＤＦＦ５−３のＱ出力端子はＤＦＦ５−４のＤ入力端子及びＪ−Ｋフリップフロップ（ＪＫＦＦ）５−９のＪ入力端子に接続されている。ＤＦＦ５−４のＱ出力端子はＤＦＦ５−５のＤ入力端子に接続されている。ＤＦＦ５−５のＱ出力端子はＤＦＦ５−６のＤ入力端子に接続されている。ＤＦＦ５−６のＱ出力端子はＤＦＦ５−７のＤ入力端子に接続されている。ＤＦＦ５−７のＱ出力端子は、ＪＫＦＦ５−９のＫ入力端子と、２入力ＡＮＤゲート５−１１の一方の入力端子とに接続されている。ＡＮＤゲート５−１１の出力端子はＤＦＦ５−８のＤ入力端子に接続されている。ＤＦＦ５−８のＱ出力端子は２入力ＯＲゲート５−１０の一方の入力端子に接続されている。ＯＲゲート５−１０の他方の入力端子はＳＴＡＲＴ信号入力端子に接続され、その出力端子はＤＦＦ５−１のＤ入力端子に接続されている。
【００６０】
ＪＫＦＦ５−９のクロック入力端子には、高周波基準クロックＣＰに接続されている。
【００６１】
ＪＫＦＦ５−９のＱ出力端子は、そのまま低周波基本クロック信号出力となり、同時に２入力ＯＲゲート５−１５の一方の入力端子と、ＤＦＦ５−１３の立下り同期のクロック入力端子に接続されている。ＯＲゲート５−１５の他方の入力端子はＤＦＦ５−１３のＱ出力端子と接続され、ＤＦＦ５−１３のＱＢ出力（反転出力）端子は、２入力ＡＮＤゲート５−１４の一方の入力端子に接続されている。２入力ＡＮＤゲート５−１４の他方の入力端子は、ＪＫＦＦ５−９のＱ出力端子に接続されている。そして、ＡＮＤゲート５−１４の出力端子がＳＹＮＣ信号出力となっている。
【００６２】
ＤＦＦ５−１３のリセット端子Ｒは２入力ＯＲゲート５−１６の出力端子に接続され、ＯＲゲート５−１６の一方の入力端子は、ラインリセット信号１０−７が入力されるレジスタ同期リセット入力端子に接続され、他方はシステムリセット端子ＲＳＴに接続されている。ＡＮＤゲート５−１１の他方の入力端子はインバータ５−１２の出力端子に接続され、インバータ５−１２の入力端子はレジスタ同期リセット端子に接続されている。
【００６３】
次に動作について説明する。
【００６４】
電源オン後のシステムリセットで、ＤＦＦ５−１〜５−８及びＪＫＦＦ５−９，ＤＦＦ５−１３はリセットされ、それぞれのＱ出力端子がＬにイニシャライズされる。
【００６５】
次にＢＤ信号がメタステーブル判定及びデータ修正回路１０−１に入力されると、高周波基準クロックに同期された１ショットのトリガパルスがＡＮＤゲート１０−８の出力から図５のＳＴＡＲＴ端子に入力される。その信号は、レジスタ同期リセット端子は通常Ｌであるため、図６のタイムチャートのようにＤＦＦ５−１〜５−８により順次シフトされ、ＤＦＦ５−８のＱ出力がＨになると、ＯＲゲート５−１０を通じて再度ＤＦＦ５−１のＤ入力端子に入力され、リングオシレーション状態となる。
【００６６】
即ち、このシフトレジスタを一回転するたびに高周波基準クロック８分周される事となる。即ち、ＤＦＦ５−１〜５−８は、高周波基準クロック８周期ごとにＨとなるように動作する。
【００６７】
そのような信号を、ＪＫＦＦ５−９で波形整形して、デューティ比４０〜６０％程度のクロック信号としてＪＫＦＦ５−９の出力端子Ｑに出力する。
【００６８】
ＪＫＦＦ５−９のＱがＨになる事によりＡＮＤゲート５−１４の出力端子のＳＹＮＣ信号がＨとなり、つぎにＬに立ち下がる条件でＳＹＮＣ信号がＬとなり、そのスキャンラインの間、レジスタ同期リセット端子に接続する信号、即ち、ラインリセット信号がＨになるまでそのままとなる。
【００６９】
ラインリセット信号１０−７がＨになると、その信号がインバータ５−１２、ＡＮＤゲート５−１１を通じてＤＦＦ５−１〜５−８で構成されるリングカウンタに入力され、低周波クロックの１クロック以上持続すると、リングカウンタがイニシャライズされ、低周波クロックの分周が停止する。そして、次のＢＤ同期信号が入力されると前記の動作を繰り返す。
【００７０】
＜レーザビームプリンタの構成＞
図１４は、カラーレーザビームプリンタの断面図である。このレーザビームプリンタはホストコンピュータより入力した印刷データに基づいて得られる各色毎の画像データで変調されたレーザ光をポリゴンミラー１４３１により感光ドラム１４１５を走査して静電潜像を形成する。そして、この静電潜像をトナー現像して可視画像を得、これを中間転写体１４０９へ全色について多重転写してカラー可視画像を形成する。そして更に、このカラー可視画像を転写材１４０２へ転写し、転写材１４０２上にカラー可視画像を定着させる。以上の制御を行う画像形成部は、感光ドラム１４１５を有するドラムユニット、接触帯電ローラ１４１７を有する一次帯電部、クリーニング部、現像部、中間転写体１４０９、用紙カセット１４０１や各種ローラ１４０３、１４０４、１４０５、１４０７を含む給紙部、転写ローラ１４１０を含む転写部及び定着部１４２５によって構成されている。
【００７１】
ドラムユニット１４１３は、感光ドラム（感光体）１４１５と感光ドラム１４１５のホルダを兼ねたクリーニング機構を有するクリーナ容器１４１４とを一体に構成したものである。このドラムユニット１４１３はプリンタ本体に対して着脱自在に支持され、感光ドラム１４１５の寿命に合わせて容易にユニット交換可能に構成されている。感光ドラム１４１５はアルミシリンダの外周に有機光導電体層を塗布して構成し、クリーナ容器１４１４に回転可能に支持されている。感光ドラム１４１５は、図示しない駆動モータの駆動力が伝達されて回転するもので、駆動モータは感光ドラム１４１５を画像形成動作に応じて反時計回り方向に回転させる。感光ドラム１４１５への露光は、スキャナ部１４３０から送られるレーザ光を感光ドラム１４１５の表面を選択的に露光させることにより静電潜像が形成されるように構成されている。スキャナ部１４３０では、ビデオ信号により変調されたレーザ光を、モータ１４３１ａにより画像信号の水平同期信号を同期して回転するポリゴンミラー１４３１により反射し、レンズ１４３２、反射鏡１４３３を介して感光ドラム１４１５を照射する。
【００７２】
現像部は、上記静電潜像を可視画像化するために、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の現像を行う３個のカラー現像器と、ブラック（Ｂ）の現像を行う１個のブラック現像器１４２１Ｂとを備えた構成を有する。カラー現像器は３つとも同様の構成である。
【００７３】
カラー画像形成時には、中間転写体１４０９の１回転毎に現像ロータリー１４２３が回転し、イエロー現像器、マゼンタ現像器１４２０Ｍ、シアン現像器、次いでブラック現像器１４２０Ｂの順で現像工程がなされ、中間転写体１４０９が４回転してイエロー、マゼンタ、シアン、ブラックのそれぞれのトナーによる可視画像を順次形成し、その結果フルカラー可視画像を中間転写体１４０９上に形成する。
【００７４】
中間転写体１４０９は、感光ドラム１４１５に接触して感光ドラム１４１５の回転に伴って回転するように構成されたもので、カラー画像形成時に時計回り方向に回転し、感光ドラム１４１５から４回の可視画像の多重転写を受ける。また、中間転写体１４０１４９は画像形成時に後述する転写ローラ１４１０が接触して転写材１４０２を挟持搬送することにより転写材１４０２に中間転写体１４０９上のカラー可視画像を同時に多重転写する。中間転写体の外周部には、中間転写体１４０２の回転方向に関する位置を検知するためのＴＯＰセンサ１４０９ａ及びＲＳセンサ１４０９ｂと、中間転写体に転写されたトナー像の濃度を検知するための濃度センサ９ｃが配置されている。
【００７５】
転写ローラ１４１０は、感光ドラム１４１５に対して接離可能に支承された転写帯電器を備えたもので、金属軸を中抵抗発泡弾性体により巻回することによって構成されている。中間転写体１４０９上に４色のカラー可視画像が形成された後は、このカラー可視画像を転写材１４０２に転写するタイミングにあわせてカム部材（不図示）により転写ローラ１４１０を図示点線で示す上方に位置させる。これにより転写ローラ１４１０は転写材１４０２を介して中間転写体１４０９に所定の押圧力で圧接すると共に、バイアス電圧が印加され、中間転写体１４０９上のカラー可視画像が転写材１４０２に転写される。
【００７６】
定着部１４２５は、転写材１４０２を搬送させながら、転写されたカラー可視画像を定着させるものであり、転写材１４０２を加熱する定着ローラ１４２６と転写材１４０２を定着ローラ１４２６に圧接させるための加圧ローラ１４２７とを備えている。定着ローラ１４２６と加圧ローラ１４２７とは中空状に形成され、内部にそれぞれヒータ１４２８，１４２９が内蔵されている。即ち、カラー可視画像を保持した転写材１４０２は定着ローラ１４２６と加圧ローラ１４２７とにより搬送されると共に、熱及び圧力を加えることによりトナーが表面に定着される。
【００７７】
可視画像定着後の転写材１４０２は、その後排紙ローラ１４３４，１４３５，１４３６によって排紙部１４３７へ排出して画像形成動作を終了する。
【００７８】
＜レーザビームプリンタの制御信号＞
図１４に示すプリンタエンジン（印刷機構部）は、ラスタ信号同期回路１１−１０及びビデオ信号発生装置１１−１１等を含むプリンタコントローラと画像信号等の信号を交換しつつ、プリントシーケンスを遂行する。プリンタエンジンとプリンタコントローラとの間で送受信される信号には多くの種類があるが、本実施形態に関連するものに限り簡単に説明する。
【００７９】
ＲＤＹ信号は、プリンタコントローラに対してプリンタエンジンから送出される信号であって、プリンタエンジンがプリンタコントローラから印刷開始を指示するための信号を受ければいつでもプリント動作を開始できる状態、または、プリント動作を継続できる状態にあることを示す信号である。
【００８０】
ＴＯＰ信号は、プリンタコントローラに対してプリンタエンジンから送出される信号であって、プリンタエンジンから送出されるＲＤＹ信号がＨ状態のときに、プリンタコントローラからプリント動作開始の指示が送出された後に、プリンタが画像データを受け取ることが可能な状態にあることを示す信号である。ＴＯＰ信号は、副走査方向に対して画像データの送出タイミング同期を取るための信号である。この同期信号により、ドラム上に形成されたトナー像は用紙に対して副走査方向の同期をとって用紙上に転写される。
【００８１】
ＢＤ信号は、プリンタコントローラに対してプリンタエンジンから送出される信号であって、主走査方向に対して画像データの送出タイミング同期を取るための信号である。図１１に示されたようにして生成される。この同期により、ドラム上に形成されたトナー像は用紙に対して主走査方向の同期をとって用紙上に転写される。本信号は、走査レーザビームが主走査の始点にあることを示す。
【００８２】
ＶＤＯ信号は、プリンタエンジンに対してプリンタコントローラから送出されるビデオ信号であって、印字する画像データを送信するための信号である。本信号は、ＶＣＬＫ信号、すなわち本実施形態における低周波基本クロックに同期して送出される。プリンタエンジンは、たとえばＶＤＯ信号がＨの場合に黒画像（黒ドット）、また、Ｌの場合に白画像（白ドット）として印字する。
【００８３】
プリンタエンジンは、印刷指示を受けると印字動作（給紙処理）を開始し、画像信号ＶＤＯを受けつけることができる状態になった時点でＴＯＰ信号をプリンタコントローラに送出する。
【００８４】
そして、プリンタコントローラはＴＯＰ信号を受けると、ＴＯＰ信号に同期して副走査方向の所定の位置から印字が行なわれるようにするために、ＴＯＰ信号からの所定時間をカウントする。所定時間のカウントが終了すると画像メモリに格納されているイメージデータの先頭アドレスから順次読み出しを行なう。読み出されたイメージデータは主走査（ラスタ）１ライン毎に出力バッファレジスタに入力される。出力バッファレジスタでは主走査方向の所定の位置から印字が行なわれるようにするために、各印字ライン毎にＢＤ信号が入力してから画像クロック信号（低周波基本クロック）ＶＣＬＫをカウントした後、当該印字ラインのデータを前記ＶＣＬＫ信号に同期した画像信号ＶＤＯとしてプリンタエンジンに送出する。そしてプリンタエンジンで画像形成動作が行なわれる。  上記の動作を各印字ページ毎に行なうことによって、常に用紙上の同じ位置に印字が行なわれることになる。ここでプリンタコントローラにおいて、画像クロック信号（低周波基本クロック）ＶＣＬＫは、図１０に示すラスタ位相同期装置により発生されている。
【００８５】
以上の構成及び動作によって、本実施形態のラスタ位相同期回路は、高周波基準クロックにＢＤ信号を同期させたタイミングで低周波基本クロックを生成すると共に、高周波基準クロックに同期した水平同期信号ＳＹＮを発生することができる。すなわち、ＤＦＦ２，３は、ＤＦＦ１の振動によりともにＨとなることで、ＤＦＦ５−１にＤＡＴＡ＿ＩＮ信号を直接ラッチさせる。このとき、ＤＦＦ５−１はＤＦＦ１のタイミングより１周期遅れてラッチを行うので、メタステーブルが生じることはない。同時にＤＦＦ４によりＤＦＦ５−１の値を選択する選択信号を出力してＤＦＦ５−１の値を出力段のラッチ６にラッチさせる。ＢＤ信号が、ＤＦＦ１に対してクロック１周期遅れて中間のＤＦＦにラッチされることは、メタステーブルが生じずにＤＦＦ５−２にＤＦＦ１の値をラッチさせる場合でも同様であり、出力のタイミングのずれは最大でも高周波基準クロック１周期以内に納まる。
【００８６】
このようにして発生した基本クロック及び水平同期信号は、ＢＤ信号の発生から一定期間遅延して発生され、ラスタライン間における発生タイミングのずれはせいぜい高周波基準クロックの１周期分にとどまる。それにより、この回路を用いたレーザビームプリンタは、縦方向についての画素列が整然と並んだ高品質の画像を形成することができる。
【００８７】
［実施形態２］
図２は、メタステーブル判定及びデータ修正回路１０−１の第２の実施形態の構成を示す回路図である。
【００８８】
本実施形態では、図１のＤＦＦ４，５−１，５−２が、図２に示したＤＦＦ４−２，５−２１，５−２２のように、ＣＬＫの逆相でサンプリングする回路に変更されている。これにより、１クロックの半サイクルでのデータ補正が実現できる。特により低周波におけるインタフェースでは効果的である。基本回路は、実施形態１におけるＤＦＦ４，５−１，５−２が、ＤＦＦ４−２，５−２１，５−２２に示すように逆相でラッチするＤＦＦに置き換わっている。動作的には、ＤＦＦ４−２，５−２１，５−２２がクロックの逆相でデータをラッチする。すなわち、実施形態１のＤＦＦ４，５−１，５−２と比べて、ＤＦＦ４−２，５−２１，５−２２による入力データのラッチが、それぞれ１クロックの半周期分早いタイミングで行われる。
【００８９】
このため、ＤＦＦ１でメタステーブルが生じたときや、ＤＦＦ６の出力端子がＨになる条件でのデータの置き換えが１クロック内で完結する（実施形態１では２クロックかかっている）。このため、実施形態１と比べて、低周波基本クロックの出力が、高周波基準クロックの１周期分早いタイミングで開始される。そのほかは、基本的動作は実施形態１と同じなので詳細の説明は省略する。
【００９０】
したがって、実施形態１と同様に、本実施形態のラスタ位相同期回路についても、高周波基準クロックにＢＤ信号を同期させたタイミングで低周波基本クロックを生成すると共に、高周波基準クロックに同期した水平同期信号ＳＹＮを発生することができる。このようにして発生した基本クロック及び水平同期信号は、ＢＤ信号の発生から一定期間遅延して発生され、ラスタライン間における発生タイミングのずれはせいぜい高周波基準クロックの１周期分にとどまる。それにより、この回路をい用いたレーザビームプリンタは、縦方向についての画素列が整然と並んだ高品質の画像を形成することができる。
【００９１】
［実施形態３］
図３は、実施形態１のメタステーブル判定及びデータ修正回路１０−１の第３の実施形態の回路図である。本実施形態は、基本的には実施形態２と同等であるが、ＤＦＦ１−２が追加となっており、ＤＡＴＡ＿ＩＮ信号を直接ＡＮＤゲート８に入力せずに、ＤＦＦ１−２によりいったんラッチしてからＡＮＤゲート８に入力している。
【００９２】
図３において、ＤＦＦ１−２のＱ出力端子はＡＮＤゲート８の入力端子に接続され、そのＤ入力端子がＤＡＴＡ＿ＩＮ端子２１に接続されている。ＤＦＦ１−２はＣＬＫの立ち下がりでＤ入力端子の信号をＱ出力端子にラッチするように動作する。なお、その他のＲＳＴ，ＬＯＡＤ，Ｓｅｔ端子は実施形態１のＤＦＦ１と同等の扱いである。
【００９３】
次に本実施形態の動作について説明する。一点を除いて実施形態２と同じであるので、その相違点について説明する。本実施形態では、ＤＦＦ１−２が追加されているため、ＤＡＴＡ＿ＩＮ端子２１の信号をＣＬＫの逆相（立下り）毎にＤＦＦ１−２のＱ出力端子にラッチするように動作しているため、メタステーブルが生じたときや、ＤＦＦ６の出力端子がＨになる条件での、データの置き換えが本来のサンプリングタイミングより半クロック分早いデータに置き換えられる。そのため、メタステーブルが生じても、同期回路でおいては、データの取りこぼしが一切生じなくなる。通常、同期回路は１サイクル分のセットアップタイムを持たせて設計されるため、半サイクル前のデータ＝本来のサンプリングタイミングのデータとなる。
【００９４】
［実施形態４］
図４は、実施形態４のメタステーブル判定及びデータ修正回路１７の回路図である。本実施形態の場合、ラインリセット信号線には、メタステーブル判定及びデータ修正回路１７で生成される、ラスタ毎の非画像領域を示す信号が載せられる。メタステーブル判定及びデータ修正回路１７は、実施形態１のメタステーブル判定及びデータ修正回路１０−１と、ＤＦＦ７−１とカウンタ回路７−２、２入力ＯＲ回路７−３よりなる回路である。
【００９５】
具体的な構成は、メタステーブル判定及びデータ修正回路１０−１のＤＡＴＡＩＮ端子がＤＦＦ７−１のＱ出力端子に接続され、ＤＦＦ７−１のＤ入力端子はＶＤＤ（Ｈレベル）にプルアップされ、Ｑｂ出力端子がカウンタ７−２のリセット端子Ｒに接続され、カウンタ７−２のＮ段目のＦＦのＱ出力端子（ＱＮ出力）が２入力ＯＲ回路７−３の一方の入力端子に接続され、２入力ＯＲ回路７−３の他方の入力端子が外部のリセット信号入力端子ＲＳＴ２に接続され、２入力ＯＲ回路７−３の出力端子がＤＦＦ７−１のリセット端子ＲＳＴに接続され、ＤＦＦ７−１のクロック入力端子が、外部データの入力端子ＤＡＴＡＩＮ２に接続されている。外部クロック入力端子ＣＬＫ２がメタステーブル判定及びデータ修正回路１７のクロック入力端子ＣＬＫと、カウンタ４−２のクロック入力端子ＣＬＫに接続され、メタステーブル判定及びデータ修正回路１７のリセット端子ＲＳＴは外部リセット端子ＲＳＴ２に接続されている。メタステーブル判定及びデータ修正回路１７の出力端子であるＭＥＴＡ＿ＮＯＴＯＵＴ端子から不図示の制御回路のための制御信号が出力されている。そして、ＤＡＴＡＩＮ２端子にはＢＤ信号が、ＲＳＴ２端子にはラインリセット信号が、ＣＬＫ２端子には高周波基準クロックが入力される。
【００９６】
次に、本実施形態の動作を説明する。メタステーブル判定及びデータ修正回路１０−１は実施形態１のとおりに動作する。このため、外部のリセット信号入力端子ＲＳＴ２にリセット信号が入力（アクテブＨでＨ信号）されると、メタステーブル判定及びデータ修正回路１０−１がイニシャライズされると共に、ＤＦＦ７−１もリセットされ、そのＱ端子がＬ、Ｑｂ端子がＨになる。その結果カウンタ７−２も、カウント出力が０にリセットされる。
【００９７】
ＤＡＴＡＩＮ２は通常Ｌであり、非同期でＨになると、メタステーブル判定及びデータ修正回路１０−１が制御信号をＭＥＴＡ＿ＮＯＴＯＵＴ端子に出力するように構成されている。ＤＡＴＡＩＮ２が通常Ｈであり、非同期でＬになる場合は、ＤＦＦ７−１のクロック入力端子を、立下りでラッチするように変更すれば同等の動作が可能である。
【００９８】
今、ＤＡＴＡＩＮ２はＬであり、非同期でＨになると、ＤＦＦ７−１のＱ出力端子はＨに、Ｑｂ出力端子はＬとなる。その結果、そのＱの変化のタイミングと、メタステーブル判定及びデータ修正回路１０−１のＣＬＫの入力端子がＨとなるのが同時でＤＦＦ１にメタステーブル状態が生じると、実施形態１で説明で説明したと同様に動作してＤＦＦ２，３にはプルアップのＨレベルがラッチされ、その次のクロックの立ち上がりでＤＦＦ７−１のＱ出力端子のデータＨが、ＤＦＦ５−１（図１参照）にラッチされ、それがさらにその次のクロックの立ち上がりでＤＦＦ６にラッチされて出力端子に出力される。そのためにメタステーブルによる不定の伝播を防ぎ、１クロック内の誤差の範囲で非同期信号の遷移状態を出力端子ＭＥＴＡ＿ＮＯＴＯＵＴに出力し、制御回路へ制御信号として出力可能である。
【００９９】
なおメタステーブル判定及びデータ修正回路１０−１は実施形態２，３の回路と置き換える様な変形も可能である。
【０１００】
そして、カウンタ７−２は制御信号が制御回路へ出力されるまで、カウントアップされ、Ｎ段目のＦＦのＱＮ出力がＨとなりＤＦＦ７−１をリセットするように動作し、ＤＦＦ７−１は次の非同期信号を待つ状態にリセットされる。同時にカウンタ７−２も０にリセットされる。
【０１０１】
この場合、カウンタ７−２を画像領域の画像データドット数を計数できるカウンタとする。例えば１４ビットとすると、１４ビット目のカウンタのＱ出力がＨのときは、データが８０００画素目にあたり、記録密度にもよるが、通常は非画像領域にあたる領域となる。したがって、このようなカウンタ７−２を用いれば、カウンタ７−２のＱＮ出力信号を、ラインリセット信号１０−７として用いる事も可能である。ラインリセット信号１０−７には、非画像領域でリセット信号を出力し、次の画像領域では、リセット信号がクリアの状態となって、次のラインのＢＤ信号を待つように動作する。この場合、ＱＮ信号を分岐出力して分周カウンタ１０−３のＲＳＴ端子に入力することができる。
【０１０２】
以上の構成により本実施形態によれば、実施形態１と同様に、本実施形態のラスタ位相同期回路についても、高周波基準クロックにＢＤ信号を同期させたタイミングで低周波基本クロックを生成すると共に、高周波基準クロックに同期した水平同期信号ＳＹＮを発生することができる。このようにして発生した基本クロック及び水平同期信号は、ＢＤ信号の発生から一定期間遅延して発生され、ラスタライン間における発生タイミングのずれはせいぜい高周波基準クロックの１周期分にとどまる。それにより、この回路をい用いたレーザビームプリンタは、縦方向についての画素列が整然と並んだ高品質の画像を形成することができる。
【０１０３】
さらに、カウンタによりラインリセット回路を発生することもできるために、他の回路からラインリセット信号を取り回す必要もなくなる。
【０１０４】
［実施形態５］
図７に第６の実施形態であるラスタ位相同期回路１１−１０のブロック図を示す。本実施形態では、実施形態４のメタステーブル判定及びデータ修正回路１７に新たにＭＥＴＡ＿ＳＴＯＰという制御端子を増設したメタステーブル判定及びデータ修正回路１０−１７が用いられる。その詳細をさらに図８を用いて説明する。
【０１０５】
本実施形態の場合、ラインリセット信号線には、実施形態４のメタステーブル判定及びデータ修正回路１７と同様にカウンタ７−２で生成される、ラスタ毎の非画像領域を示す信号が載せられる。すなわち、本実施形態では、カウンタ７−２のＱＮの出力端子が１０−７のラインリセット信号として出力されている。そして、実施形態４で用いられていメタステーブル判定及びデータ修正回路１０−１に代えて、メタステーブル判定及びデータ修正回路１０−１にＭＥＴＡ＿ＳＴＯＰの制御信号の入力端子を増設した回路１０−１’が利用されている。
【０１０６】
回路１０−１’の中の変更を次に図９を用いて説明する。なお、これのベースの回路は、図１のメタステーブル判定及びデータ修正回路１０−１であるので、ここでは実施形態１において説明されていない機能に関して説明する。
【０１０７】
図１の２入力ＯＲゲート１２は３入力ＯＲゲート９１２に変更されており、ＭＥＴＡ＿ＳＴＯＰ信号は、その追加された入力端子に接続されている。そのため、ＭＥＴＡ＿ＳＴＯＰ信号がＨのときは、メタステーブル状態を検出するためのＤＦＦ２と３がリセット状態になり働かなくなるように機能する。そのため、この条件では、回路１０−１’は、見かけ上ＤＦＦ１、５−２、６から構成される多段従属結合のデジタルラッチを構成し、それと等価な動作をするようになる。
【０１０８】
このような切り替えを外部からＭＥＴＡ＿ＳＴＯＰ信号により自由に行えるために、必要が無いときには、ＣＰＵ等によってＭＥＴＡ＿ＳＴＯＰ信号端子の信号を切り替えることにより、メタステーブル対策のための回路をアクティブにするか否かを切り替えることが可能となる。
【０１０９】
また、図９の回路では、図１の回路の動作について若干変更されている。すなわち、２入力ＡＮＤゲート７を２入力ＯＲゲート９０７にして、３入力ＡＮＤゲート８を２入力ＯＲゲート９０８に変更している。図１の回路を図８にそのまま適用した場合、ＤＡＴＡＩＮ２にＢＤ信号がアナログ的に非同期に入力されると、ＤＦＦ７−１に非同期にラッチされ、その出力端子Ｑは、ＢＤ信号のエッジが入るたびにＨとなる。そこで、ＤＡＴＡ＿ＩＮ信号２１を図１の３入力ＡＮＤゲート８に入力する代わりに固定値の１を入力しておけばよいので、この信号線は省略できる。
【０１１０】
同時に、メタステーブル状態という認識を、図９ではメタステーブルの不定の変化がＬからＨの場合も、ＨからＬの場合もどちらもＨレベルと認識するように動作する。すなわち、ＯＲゲート９０７、９０８により、ＤＦＦ２，３のＱ出力の論理和をとることで、ＤＦＦ２，３のいずれがＨレベルになっても、それに続く回路の動作は同じものとなっている。その他は、第１の実施形態のメタステーブル判定及びデータ修正回路１０−１の動作と同等である。
【０１１１】
この様にしても、メタス状態の不安定性を避ける事ができ、ラスタ位相同期のメタステーブールの生成によるゆらぎを高周波基準クロックの１クロック以内に抑えることが可能となる効果がある。
【０１１２】
さらに、カウンタによりラインリセット回路を発生することもできるために、他の回路からラインリセット信号を取り回す必要もなくなる。
【０１１３】
なお上記実施形態では、分周カウンタ１０−３を８分周カウンタの例で説明したが、これは１６分周でも３２分周でも同等に考える事で、分周回路が構成されるのは、いうまでも無い事である。
【０１１４】
さらに、カウンタのイニシャライズを、スタート信号を用いずあらかじめ、非画像領域という情報を用いてイニシャライズする事によって、従来用いられてきたスタート信号によるカウンタリセットによるカウンタの誤動作をさけ、高精度なラスタ位相同期を実現できる効果がある。
【０１１５】
また、ＢＤ信号の検出は立ち上がりエッジ同期のＦＦで記述しているが、これが必要に応じて（ＢＤ検知センサーの特性に応じて）立下りエッジ同期のＦＦに変えても、問題がないことはいうまでも無い事である。又、カウンタ４−２は同期リセット回路を採用しており、ＣＬＫ２（低周波基本クロック）の一周期分ＱＮに信号が出力される。
【０１１６】
［本発明の構成］
本発明は次のように把握できる。
【０１１７】
（１）ビデオ同期信号に同期して入力されるビデオ信号によりレーザビームを変調しつつ走査して画像形成するレーザビームプリンタのラスタ位相同期回路であって、
水平走査されるレーザービームを一定の位置で検出して検出信号を発生する検出信号発生回路と、
基準クロツクを発生する基準クロック発生部と、
前記基準クロックから、前記基準クロックに同期したラスタ同期信号を生成するラスタ同期生成回路と、
前記ラスタ同期信号が同期信号を生成する以前にあらかじめ動作を停止させ、
前記ラスタ同期信号が入るたびに、ラスタ同期生成回路が生成した同期信号をトリガとして動作を開始し、前記基準クロックを分周して前記ビデオ同期信号を生成する分周回路と
を備え、
前記ラスタ同期生成回路は、メタステーブル低減もしくは除去回路と、多段に縦続結合された第１のデイジタルラッチとからなり、多段に縦続結合された第１のデイジタルラッチによるデジタル微分によって前記同期信号を生成する。
【０１１８】
（２）また、（１）のメタステーブル低減回路は、シュミットトリガ回路によって整形された波形を非同期にラッチする非同期フリップフロップより構成される。
【０１１９】
（３）また、（１）において、ラスタ同期生成回路はさらに、第１のディジタルラッチのうち前段のディジタルラッチの出力の振動を検出する検出部と、
前記検出手段により振動が検出された場合に、前記非同期信号を前記基準クロックに同期してラッチする第２のディジタルラッチと、
前記検出手段により振動が検出されない場合に、前記第１のディジタルラッチの後段の値を出力し、前記検出手段により振動が検出された場合に、前記第２のディジタルラッチの値を出力する出力部とを有する。
【０１２０】
（４）また、（１）の第１のディジタルラッチのうち前段と後段とは、同一周波数かつ互いに位相のずれた同期信号により駆動され、前記後段のディジタルラッチと同じ同期信号により前記第２のディジタルラッチも駆動される。
【０１２１】
（５）また、（４）の第１のディジタルラッチのうち後段と同じ同期信号で前記非同期信号をラッチする第３のディジタルラッチをさらに備え、前記第２のディジタルラッチは、前記非同期信号の代わりに前記第３のディジタルラッチの出力をラッチする。
【０１２２】
（６）また、（１）〜（５）において、非同期信号に同期して一定の値をとる第４のディジタルラッチと、第４のディジタルラッチの反転出力をリセット信号とし、所定値に達すると前記第４のディジタルラッチにリセット信号を入力する、前記基準クロックに同期したカウンタとをさらに備え、非同期信号の代わりに前記第４のディジタルラッチの値を前記第１のディジタルラッチに入力する。
【０１２３】
（７）また、（１）〜（６）において、検出部を任意にリセットするための信号を前記検出部に入力してなる。
【０１２４】
（８）また、レーザビームプリンタのラスタ位相同期回路であって、ビデオ信号により変調されたレーザービームを発生し、該レーザービームを水平走査させ、水平走査されるレーザービームを一定の位置で検出して非同期信号を発生し、発生された非同期信号を入力し、非同期信号を基準クロックに同期したトリガ信号を（１）〜（７）の同期信号発生回路により生成し、トリガ信号により動作を開始し、前記基準クロックを分周して前記ビデオ信号の同期信号を生成し、ビデオ信号をビデオ信号の同期信号に同期して入力させるラスタ位相同期回路も本発明を構成する。
【０１２５】
（９）また、レーザビームプリンタのラスタ位相同期回路であって、ビデオ信号により変調されたレーザービームを発生し、該レーザービームを水平走査させ、水平走査されるレーザービームを一定の位置で検出して前記非同期信号を発生し、発生された非同期信号を入力し、非同期信号を基準クロックに同期したトリガ信号を、（６）の同期信号発生回路により生成し、トリガ信号により動作を開始し、前記基準クロックを分周して前記ビデオ信号の同期信号を生成し、ビデオ信号を前記ビデオ信号の同期信号に同期して入力させ、リセット信号により分周を初期化するラスタ位相同期回路も本発明を構成する。
【０１２６】
（１０）また、（８）または（９）に記載のラスタ位相同期回路により生成される同期信号に同期してビデオ信号を前記ラスタ位相同期回路に入力し、前記レーザビームにより感光ドラムに画像を形成させて印刷媒体に前記画像を転写するレーザビームプリンタも本発明を構成する。
【０１２７】
（１１）または、印字すべきデータ情報を発生するビデオ信号発生手段と、そのビデオ信号により変調されたレーザービームの信号を印字用紙に色の濃淡としてプリントする印刷手段と、回転多面鏡等により前記レーザービームを当該印字用紙の幅方向に走査させる偏向手段と、走査により前記レーザービームが所定の位置に来たことを知らせる印字同期信号を発生させるための光検知手段と、前記走査方向と垂直な方向へ当該印字用紙を搬送させる紙送り機構とを備えるレーザービームプリンタにおいて、
前記ビデオ信号発生手段に供給する基本クロツクの周波数の整数倍の高周波クロツクを発生する手段と、
前記高周波クロツクにより駆動される多段に縦続結合されたデイジタルラツチと、
前記高周波クロツクを前記基本クロツクの周波数に分周する分周カウンタとを有し、
前記印字同期信号を前記多段縦続結合のデイジタルラツチに入力せしめるように構成し、その得られる各段の出力の論理演算により前記ビデオ信号発生手段の印字開始のタイミング信号を作り出させるように構成するとともに、あらかじめリセットがかかってイニシャル状態になっている上記の分周カウンタをスタートせしめて前記基本クロツクの位相制御を行わしめるように構成したことを特徴とするレーザービームプリンタのラスター位相同期回路も本発明を構成する。
【０１２８】
（１２）または、印字すべきデータ情報を発生するビデオ信号発生手段と、そのビデオ信号により変調されたレーザービームの信号を印字用紙に色の濃淡としてプリントする印刷手段と、回転多面鏡等により前記レーザービームを当該印字用紙の幅方向に走査させる偏向手段と、走査により前記レーザービームが所定の位置に来たことを知らせる印字同期信号を発生させるための光検知手段と、前記走査方向と垂直な方向へ当該印字用紙を搬送させる紙送り機構とからなるレーザービームプリンタにおいて、
前記ビデオ信号発生手段に供給する基本クロツクの周波数の整数倍の高周波クロツクを発生する手段と、
前記高周波クロツクにより駆動される多段に縦続結合されたデイジタルラツチまたはメタステーブル判定及びデータ修正回路を切り替えて用いる事のできる選択回路と、
前記高周波クロツクを、当該周波数を周波数変調手段で変動可能な前記基本クロツクの周波数に分周する分周カウンタとを有し、
前記の印字同期信号を前記多段縦続結合のデイジタルラツチまたは、メタステーブル判定及びデータ修正回路を切り替えて用いる事のできる前記選択回路に入力せしめるように構成し、その得られる最終段の出力信号を微分するデジタル微分回路を具備し、該デジタル微分回路を用いて前記ビデオ信号発生手段の印字開始のタイミング信号を作り出させるように構成するとともに、前記分周カウンタをスタートせしめて前記基本クロツクの位相制御を行わしめるように構成したことを特徴とするレーザービームプリンタのラスター位相同期回路も本発明を構成する。
【０１２９】
（１３）あるいは、印字すべきデータ情報を発生するビデオ信号発生手段と、そのビデオ信号により変調されたレーザービームの信号を印字用紙に色の濃淡としてプリントする印刷手段と、回転多面鏡等により前記レーザービームを当該印字用紙の幅方向に走査させる偏向手段と、走査によりレーザービームが所定の位置に来たことを知らせる印字同期信号を発生させるための光検知手段と、前記走査方向と垂直な方向へ当該印字用紙を搬送させる紙送り機構とからなるレーザービームプリンタにおいて、
そのビデオ信号発生手段に供給する基本クロツクの周波数の整数倍の高周波クロツクを発生する手段と、
前記高周波クロツクにより駆動されるメタステーブル判定及びデータ修正回路とその出力のデータを微分するデジタル微分回路と、
前記高周波クロツクを、当該周波数が周波数変調手段で変動可能な基本クロツクの周波数に分周する分周カウンタとを有し、
前記印字同期信号をメタステーブル判定及びデータ修正回路に入力せしめるように構成し、その出力のデータを微分する前記デジタル微分回路で微分された同期信号を前記ビデオ信号発生手段の印字開始のタイミング信号として用い、前記分周カウンタをスタートせしめて前記基本クロツクの位相制御を行わしめるように構成したことを特徴とするレーザービームプリンタのラスター位相同期回路も本発明を構成する。
【０１３０】
（１４）（１１）あるいは（１２）の回路であって、前記分周手段のイニシャルは、レーザービームの信号の制御が不要な、各ラスタ毎の非画像領域で行うレーザービームプリンタのラスター位相同期回路も本発明を構成する。
【０１３１】
（１５）あるいは、ビデオ同期信号に同期して入力されるビデオ信号によりレーザビームを変調しつつ走査して画像形成するレーザビームプリンタのラスタ位相同期回路であって、
水平走査されるレーザービームを一定の位置で検出して検出信号を発生する検出信号発生回路と、
基準クロツクを発生する基準クロック発生部と、
前記基準クロックから、前記基準クロックに同期したラスタ同期信号を生成するラスタ同期生成回路と、
前記ラスタ同期信号をトリガとして動作を開始し、前記基準クロックを分周して前記ビデオ同期信号を生成する分周回路と
を備え、
前記ラスタ同期生成回路は、前記基準クロツクに同期して前記検出信号をラッチするとともに、多段に縦続結合された第１のデイジタルラッチと、
前記第１のディジタルラッチのうち前段のディジタルラッチの出力の振動を検出する検出部と、
前記検出手段により振動が検出された場合に、前記非同期信号を前記基準クロックに同期してラッチする第２のディジタルラッチと、
前記検出手段により振動が検出されない場合に、前記第１のディジタルラッチの後段の値を出力し、前記検出手段により振動が検出された場合に、前記第２のディジタルラッチの値を出力する出力部とを有するラスタ位相同期回路も本発明を構成する。
【０１３２】
【発明の効果】
以上説明したように、本発明によれば、レーザビームプリンタで用いられる、クロック信号と非同期に発生するレーザビームの検出信号をそのクロック信号と同期させるラスタ位相同期回路において、非同期信号とクロックとのタイミングが同時でメタステーブルが生じても、それに起因する回路の誤動作を抑える事が可能であり、形成される画像の劣化を防止できるという効果がある。
【０１３３】
さらに本発明は、高周波基準クロックが１００ＭＨＺを超えたクロックでも、あらかじめ分周回路を初期化し、前記光検知手段の出力信号では、分周回路を同期スタートの基準信号としてのみ使用することで正確に同期できる実用的に顕著な効果のある発明である。
【図面の簡単な説明】
【図１】実施形態１のメタステーブル判定及びデータ修正回路のブロック図、
【図２】実施形態２のメタステーブル判定及びデータ修正回路のブロック図、
【図３】実施形態３のメタステーブル判定及びデータ修正回路のブロック図、
【図４】実施形態４のメタステーブル判定及びデータ修正回路のブロック図、
【図５】実施形態の分周カウンタのブロック図、
【図６】分周カウンタのタイミングチャート、
【図７】実施形態５のラスタ位相同期回路のブロック図、
【図８】実施形態５のメタステーブル判定及びデータ修正回路構成を示すブロック図、
【図９】実施形態５のメタステーブル判定及びデータ修正回路の内部構造回路図、
【図１０】実施形態１〜４ラスタ位相同期回路の全体ブロック図、
【図１１】レーザービームプリンタのエンジン部の概略基本構成図、
【図１２】印字文字例の図、
【図１３】印字例の図、
【図１４】レーザービームプリンタ全体の断面図である。
【符号の説明】
１１−１  ビデオアンプ、１１−２レーザーダイオード、１１−３結合レンズ
１１−４  スキャナモータ，１１−５多面鏡、１１−６ｆ−θレンズ、１１−７感光体ドラム、１１−８フォトセンサ、１１−９センサアンプ、１１−１０ラスタ位相同期回路、
１１−１１ビデオ信号発生装置、１０−５  発信器、１０−３、１０−２  分周カウンタ
１０−１メタステーブル判定及びデータ修正回路、１０−６  ＰＬＬ、
１〜６、５−１〜５−８、５−１３  ＤＦＦ、  ５−９  ＪＫＦＦ
１０−７、５−１４、５−１５、５−１０、５−１１、５−１６、７〜１２、４−３  ゲート回路  １６、５−１２  インバータ
【図１】
2004345240.tif 000003
【図２】
2004345240.tif 000004
【図３】
2004345240.tif 000005
【図４】
2004345240.tif 000006
【図５】
2004345240.tif 000007
【図６】
2004345240.tif 000008
【図７】
2004345240.tif 000009
【図８】
2004345240.tif 000010
【図９】
2004345240.tif 000011
【図１０】
2004345240.tif 000012
【図１１】
2004345240.tif 000013
【図１２】
2004345240.tif 000014
【図１３】
2004345240.tif 000015
【図１４】
2004345240.tif 000016