(57)【要約】【課題】フレームメモリを内蔵するデータ線駆動回路において、フレームメモリからの画像データを一斉に判別して不要な階調アンプを非活性状態にする。【解決手段】表示装置の駆動タイミングに基づいて１フレームの画像データを記憶するフレームメモリ１０１と、１ラインの画像データを記憶するラインメモリ（データラッチ回路Ａ，Ｂ）１０２，１０３と、デコード回路１０４と、階調電圧発生回路１０９で発生された階調電圧を増幅する階調アンプ回路１１１と、画像データを判定するデータ判定回路１０７と、データ判定回路１０７によって階調アンプ１１１を構成する複数の階調アンプを個別に活性状態または非活性状態にするバイアス制御回路１０８と、画像データに応じて階調電圧を選択する階調電圧選択回路１０５とを備え、フレームメモリ１０１からの画像データをデータ判別回路１０７で一斉に判別し、階調アンプ回路１１１内の不要な階調アンプを非活性状態にして低消費電力での駆動を可能にする。【選択図】  図２
2004271930.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線とがマトリクス状に配置された表示装置において、ＣＰＵから入力される信号とは非同期な駆動タイミング信号に基づいて１フレームの画像データを記憶するフレームメモリと、前記フレームメモリに記憶された画像データから１ラインの画像データを記憶するデータラッチ回路と、ラッチされた画像データをデコードするデコーダ回路と、画像データを判定するデータ判定回路と、画像データを表示するための階調電圧を発生する階調電圧発生回路と、前記階調電圧をそれぞれ増幅する複数の階調アンプを備えた階調アンプ回路と、前記データ判定回路から出力される判定結果に基づいて前記複数の階調アンプを個々に活性状態または非活性状態にするバイアス制御回路と、前記階調アンプ回路からの階調電圧を画像データに応じて選択して出力回路に出力する階調電圧選択回路とを備え、前記データ判定回路は前記デコーダ回路により制御される前記階調電圧選択回路での選択状態に基づいて判定を行うように構成されることを特徴とする表示装置の駆動回路。
【請求項２】
複数の走査線と複数のデータ線とがマトリクス状に配置された表示装置において、１フレームの画像データを記憶するフレームメモリと、前記フレームメモリに記憶された画像データから１ラインの画像データを記憶する第１のデータラッチ回路と、ラッチされた画像データをＣＰＵから入力される信号とは非同期な駆動タイミング信号に基づいて順次に転送するシフトレジスタ回路と、前記転送される画像データを記憶する第２のデータラッチ回路と、ラッチされた画像データをデコードするデコーダ回路と、前記シフトレジスタ回路で転送される画像データを判定するデータ判定回路と、画像データを表示するための階調電圧を発生する階調電圧発生回路と、前記階調電圧をそれぞれ増幅する複数の階調アンプを備えた階調アンプ回路と、前記データ判定回路から出力される判定結果に基づいて前記複数の階調アンプを個々に活性状態または非活性状態にするバイアス制御回路と、前記階調アンプ回路からの階調電圧を画像データに応じて選択して出力回路に出力する階調電圧選択回路とを備えることを特徴とする表示装置の駆動回路。
【請求項３】
前記階調電圧選択回路は、階調電圧を選択するための複数の階調スイッチと、前記各階調スイッチの入力端を高位電源又は低位電源に接続する第１スイッチ素子と、前記各階調スイッチの出力端を低位電源又は高位電源に接続する第２スイッチと、前記各階調スイッチの出力端と前記データ線に接続される出力回路との間をオン、オフする第３スイッチ素子とを備え、前記データ判定回路は前記各階調スイッチの出力端の電位に基づいて画像データの判定を行うことを特徴とする請求項１又は２に記載の表示装置の駆動回路。
【請求項４】
前記第１スイッチ素子と第２スイッチ素子はいずれか一方が高位電源に接続され、他方が低位電源に接続されることを特徴とする請求項３に記載の表示装置の駆動回路。
【請求項５】
前記階調電圧選択回路は、階調電圧を選択するための複数の階調スイッチと、前記各階調スイッチの入力端を高位電源に接続する第１スイッチ素子と、前記各階調スイッチの出力端を高位電源に接続する第２スイッチと、前記各階調スイッチの出力端と前記データ線に接続される出力回路との間をオン、オフする第３スイッチ素子と、前記各階調スイッチの入力端を低位電源に接続する第４スイッチと、前記各階調スイッチの出力端を低位電源に接続する第５スイッチとを備え、前記データ判定回路は前記各階調スイッチの出力端の電位に基づいて画像データの判定を行うことを特徴とする請求項１又は２に記載の表示装置の駆動回路。
【請求項６】
前記階調電圧選択回路は、表示装置の画素数より前記フレームメモリの対応する画素数が大きい場合、表示装置のデータ線に接続しない出力手段の前記第２スイッチ素子および第５スイッチ素子を常にオフ状態にしてデータ判別を無効にするように構成されていることを特徴とする請求項５に記載の表示装置の駆動回路。
【請求項７】
前記階調電圧選択回路は、表示装置の画素数より前記フレームメモリの対応する画素数が大きい場合、表示装置の走査線に接続しない期間は、前記画像データによらず前記階調アンプを非活性状態にすることを特徴とする請求項１ないし６のいずれかに記載の表示装置の駆動回路。
【請求項８】
携帯電話などのＣＰＵから入力する画像データを前記フレームメモリに入力するか、或いは前記データラッチ回路に入力するかを切り換えるデータ切換回路を備えることを特徴とする請求項１ないし６のいずれかに記載の表示装置の駆動回路。
【請求項９】
前記データ判定回路は、画像データを階調ごとに数えるカウンタを備えることを特徴とする請求項２ないし８のいずれかに記載の表示装置の駆動回路。
【請求項１０】
前記階調アンプ回路は、前記階調アンプが非活性状態である時は当該階調アンプの定電流源の電流値が０で、かつ出力段がハイ・インピーダンス状態となるように構成したことを特徴とする請求項１ないし９のいずれかに記載の表示装置の駆動回路。
【請求項１１】
前記階調アンプ回路は、ｍビットの画像データであれば２のｍ乗個の階調アンプを備え、これら２のｍ乗個の階調アンプは、その差動入力トランジスタがＮチャネル型素子であるｋ個（ｋは０以上）の第１の階調アンプと、その差動入力トランジスタがＰチャネル型素子である（２のｍ乗−ｋ）個の第２の階調アンプで構成することを特徴とする請求項１ないし１０のいずれかに記載の表示装置の駆動回路。
【請求項１２】
前記バイアス制御回路は、前記階調アンプを非活性状態から活性状態にするタイミングを前記データ判定回路から出力されるデータ数に応じて可変できるように構成し、データ数が少ないほど活性状態の期間を短く設定したことを特徴とする請求項１ないし１１のいずれかに記載の表示装置の駆動回路。
【請求項１３】
前記データ判定回路は、選択された階調電圧をデジタル値に変換するＡ／Ｄ変換回路を備えることを特徴とする請求項１ないし１２のいずれかに記載の表示装置の駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は複数の走査線と複数のデータ線とがマトリクス状に配置された表示装置の駆動回路に関し、特にフレームメモリを内蔵する表示装置の駆動回路に関する。
【０００２】
【従来の技術】
携帯電話機の液晶表示装置のように、複数の走査線と複数のデータ線とがマトリクス状に配置された表示装置を駆動するためのデータ線駆動回路の一例を図２２に示す。シフトレジスタ回路９０１は、水平スタート信号ＳＴＨを入力するとＤＣＬＫに同期してサンプリング信号を発生する。サンプリング信号に同期して画像データＤ０〜１７をデータラッチ回路Ａ９０２に順次に格納し、水平信号ＳＴＢでデータラッチ回路Ａ９０２の画像データをデータラッチ回路Ｂ９０３に一斉に格納する。データラッチ回路Ｂ９０３に格納した画像データは、デコーダ回路９０４でデコードし、デコーダ回路９０４に接続する階調電圧選択回路９０５で画像データに応じた階調スイッチを選択する。階調電圧発生回路９０８は、複数の抵抗を直列に接続し表示装置の階調電圧に合った複数の電圧を発生する。バッファアンプ９０９は、階調電圧発生回路９０８で発生した電圧をボルテージフォロアなどでインピーダンス変換して階調電圧選択回路９０５を介して表示装置のデータ線を駆動する。
【０００３】
液晶表示装置などの表示装置を駆動する電圧は、一般にシフトレジスタ回路やデータラッチ回路などの論理回路部の電圧に比べ高いのでレベルシフト回路を備えるが、レベルシフト回路は画像データのビット数や消費電力の点からデコーダ回路の後段または前段に接続している。例えば、画像データが６ビット（２の６乗＝６４階調）の場合に、デコーダ回路の後段に配置して〔データラッチ回路Ｂ〕−〔デコーダ回路（６入力ＮＡＮＤ×６４個）〕−〔レベルシフト回路（６４個）〕の順にするとレベルシフト回路が６４個になる。一方、デコーダ回路の前段に配置して、〔データラッチ回路Ｂ〕−〔レベルシフト回路（６個）〕−〔デコーダ回路〕の順にするとレベルシフト回路は６個でよい。レベルシフト回路は過渡電流が大きいことから携帯電話器などの低消費電力が要求される表示装置ではできるだけ少なくなる構成にした方がよく、画像データが４ビット以上の場合、レベルシフト回路をデコーダ回路の前段に接続するのが一般的である。
【０００４】
しかしながら、このようにレベルシフト回路をデコーダ回路の前段に接続すると、レベルシフト回路以降の回路は高圧素子で製造する必要が生じるため回路規模が大きくなるという新たな問題が生じることになる。この問題に対しては、デコーダ回路を図２３に示すように画像データを上位３ビットと下位３ビットに分けるなどして回路規模を小さくすることが考えられる。すなわち、下位３ビットで制御する階調スイッチ９２２は６４個あり、それぞれＶ１〜Ｖ６４の階調電圧を接続する。下位３ビットで６４階調のなかから８階調を選択し、上位３ビットでさらに８階調のなかから１階調を選択する。デコーダ回路は３入力ＮＡＮＤ回路９２０を（６４＋８）個で構成する。
【０００５】
ところで、駆動回路の消費電力を低減する方法として、特許文献１に記載の技術がある。特許文献１には、画像データＤ０〜Ｄ１７を判定してアンプイネーブル回路で、使用しないバッファアンプ（ボルテージフォロア）の消費電力を低減する技術を提案している。画像データはクロック信号ＤＣＬＫに同期して入力する。この消費電力を低減する技術を前記階調データ判定回路９０６に適用した場合の詳細を図２４に示す。６入力ＮＡＮＤ回路が３個と３入力ＮＡＮＤ回路が１個で構成されるデコーダ回路９１０と、これに接続されたＲＳラッチ回路９１１で構成する。６入力ＮＡＮＤ回路が３個あるのは、一般に画像データは１画素単位に転送し、カラー表示では赤、緑、青の各６ビットの画像データがあるためである。２画素単位にデータを転送する場合は、６入力ＮＡＮＤが（６＋１）個必要になる。液晶表示装置では、自発光でないため駆動電圧は色に関係なく同じであるため、６４個のデコーダ回路９１０と６４個のＲＳラッチ回路９１１が必要となる。図２４のデコーダ回路の００Ｈや３ＦＨの数字は、画像データが００００００＝００Ｈ、１１１１１１＝３ＦＨを意味する（以降１６進数の場合にはＨを付加することにする。）。
【０００６】
この階調データ判定回路９０６において、画像データバスＤ０〜Ｄ１７はデコーダ回路９１０に接続し、クロック信号ＤＣＬＫに同期して判定する。例えば、１水平期間中の画像データに１個でも００Ｈが入力されると００ＨのＲＳラッチ回路にデータがセットされ、アンプイネーブル回路で００Ｈに相当するバッファアンプをイネーブル状態にする。１水平期間中に１度も００Ｈの画像データが転送されなければ００Ｈに相当するバッファアンプはディセーブル状態となりバッファアンプの消費電流を低減することができる。この判定は１水平期間ごとに行い、１水平期間ごとにリセット信号が入力しＲＳラッチ回路のデータを初期化する。このように画像データをクロック信号ＤＣＬＫに同期して判定して、使用しない階調のバッファアンプをディセーブル状態にすることで消費電流の低減を図っている。
【０００７】
【特許文献１】特開２００２−１０８３０１号公報
【０００８】
【発明が解決しようとする課題】
このような技術では、画像データは常にＣＰＵからの信号と同期した信号でラインメモリ機能（データラッチ回路Ａおよびデータラッチ回路Ｂ）に格納し、また、画像データの判定をＣＰＵからの信号と同期して行うものである。しかし、携帯電話機などでは静止画表示が多いため、データ側駆動回路部にフレームメモリ機能を内蔵しており、フレーム画像が変化する時にだけＣＰＵから画像データを転送し低消費電力化するため、駆動回路の制御信号とＣＰＵからの信号は非同期になっている。つまり、画像が変化しなければクロック信号や画像データは入力されない。しかし、画像を表示するにはＣＰＵからの信号とは非同期に一定周期で駆動しなければならず、フレームメモリからラインメモリへの画像データの転送も一定周期のラッチ信号で一斉に転送しており、ラインメモリの画像データを一斉に判定する回路が必要になるが、従来技術ではこのような一斉に判定することに対応することができない。
【０００９】
本発明の目的は、フレームメモリを内蔵する表示装置の駆動回路において、駆動回路の消費電力を低減することを可能とした表示装置の駆動回路を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、複数の走査線と複数のデータ線とがマトリクス状に配置された表示装置において、ＣＰＵから入力される信号とは非同期な駆動タイミング信号に基づいて１フレームの画像データを記憶するフレームメモリと、当該フレームメモリに記憶された画像データから１ラインの画像データを記憶するデータラッチ回路と、ラッチされた画像データをデコードするデコード回路と、画像データを判定するデータ判定回路と、画像データを表示するための階調電圧を発生する階調電圧発生回路と、前記階調電圧をそれぞれ増幅する複数の階調アンプを備えた階調アンプ回路と、データ判定回路から出力される判定結果に基づいて複数の階調アンプを個々に活性状態または非活性状態にするバイアス制御回路と、階調アンプ回路からの階調電圧を画像データに応じて選択して出力回路に出力する階調電圧選択回路とを備えており、データ判定回路はデコーダ回路により制御される前記階電圧選択回路での選択状態に基づいて判定を行うように構成されることを特徴とする。
【００１１】
また、本発明は、複数の走査線と複数のデータ線とがマトリクス状に配置された表示装置において、１フレームの画像データを記憶するフレームメモリと、当該フレームメモリに記憶された画像データから１ラインの画像データを記憶する第１のデータラッチ回路と、ラッチされた画像データをＣＰＵから入力される信号とは非同期な駆動タイミング信号に基づいて順次に転送するシフトレジスタ回路と、転送される画像データを記憶する第２のデータラッチ回路と、ラッチされた画像データをデコードするデコード回路と、シフトレジスタ回路で転送される画像データを判定するデータ判定回路と、画像データを表示するための階調電圧を発生する階調電圧発生回路と、階調電圧をそれぞれ増幅する複数の階調アンプを備えた階調アンプ回路と、データ判定回路から出力される判定結果に基づいて複数の階調アンプを個々に活性状態または非活性状態にするバイアス制御回路と、階調アンプ回路からの階調電圧を画像データに応じて選択して出力回路に出力する階調電圧選択回路とを備えるように構成されることを特徴とする。
【００１２】
本発明によれば、フレームメモリからの画像データを一斉に判別して複数の階調アンプの定電流源の電流値を制御することで、複数の階調アンプを選択的に活性状態または非活性状態にして低消費電力化を実現することが可能になる。
【００１３】
ここで、本発明において、階調アンプ回路を差動入力トランジスタがＮチャネル型素子からなる第１の可変アンプとＰチャネル型素子からなる第２の階調アンプとで構成することで、電圧範囲が広くかつ低消費電力な駆動回路を実現する。
【００１４】
また、本発明において、階調アンプを非活性状態から活性状態にするタイミングをデータ判定回路で判定したデータ数に応じて可変し、データ数が少ないほど活性状態期間を短くすることで、さらなる低消費電力化が実現できる。
【００１５】
さらに本発明において、携帯電話などのＣＰＵから入力する画像データをフレームメモリに書込むかまたはその後段のデータラッチ回路に書込むかを切換えるデータ切換回路を備えることで、動画モードにおいて画像データをフレームメモリに書き込まなくすることができ、さらなる低消費電力化が実現できる。
【００１６】
【発明の実施の形態】
（第１の実施形態）
次に、本発明の実施形態を図面を参照して説明する。図１は本発明が適用される表示装置、例えば液晶表示装置の全体構成を示すブロック図である。携帯電話機等に設けられる表示装置０はＣＰＵ２に接続されており、ＣＰＵ２からの信号１２で画像を表示するようになっている。前記表示装置０は、図には表れないが、複数の走査線と複数のデータ線とがマトリクス状に配置された表示部を備えており、当該表示部のデータ線を駆動するために詳細を後述するフレームメモリ１０１やデータ判定回路１０７等を備えるデータ線駆動回路１と、前記ＣＰＵ２に接続するインターフェイス回路３と、前記フレームメモリ１０１の書込みアドレスなどを制御するＲＡＭ制御回路４と、表示装置を駆動するのに必要なガンマ回路の設定やフレーム周波数などの駆動周波数や駆動電圧や画素数などの情報をＣＰＵ２から入力し、またはＥＥＰＲＯＭ（図示なし）などに書込まれた情報をコマンド制御回路に記憶し制御するコマンド制御回路５と、ＣＰＵ２から入力する信号とは非同期のクロック信号ＲＣＬＫを発生する信号発生手段である発振回路８と、発振回路８の信号を基に表示装置を駆動するのに必要な垂直信号ＶＳや水平信号ＳＴＢや極性信号ＰＯＬなどの信号を発生するタイミング発生手段であるタイミング発生回路９と、表示装置の駆動電圧を発生する電源回路１０と、表示装置が液晶表示装置の場合の共通電極を駆動するＶｃｏｍ回路１１と、表示装置の駆動タイミングを制御するタイミング制御回路６と、走査線を駆動する走査線駆動回路７を備えている。これらの回路は必ずしも同一基板にある必要はなく、電源回路１０や走査線駆動回路７やＶｃｏｍ回路１１は別の基板に製造してもよい。また、一部または全ての回路をガラス基板などに製造してもよい。表示装置のデータ線、走査線および共通電極を駆動する電圧は電源回路１０で発生する。
【００１７】
なお、図１では、発振回路８やインターフェイス回路などの論理回路部の電源配線は図示していない。また、画像データおよびコマンドデータを入力するＤ０〜Ｄ１７以外にＣＰＵから入力する信号には、図示しないがチップセレクト信号、ライト信号、リード信号、データ／コマンド選択信号、リセット信号などがあるが、すべて含めて信号１２としている。
【００１８】
次に、フレームメモリ１０１を内蔵する前記データ駆動回路１について図２を参照して説明する。フレームメモリ１０１は１フレームの画面データを記憶する構成であり、ＣＰＵ２から入力する画像データはフレームメモリ１０１に書込まれる。フレームメモリ１０１に記憶した画像データはラッチ信号ＬＡＴによりデータラッチ回路Ａ１０２に一斉に転送される。データラッチ回路Ａ１０２は、ＣＰＵ２から入力する書込み信号とラッチ信号ＬＡＴが重なった場合にＣＰＵ２からフレームメモリ１０１に書込む信号を優先するためのものである。データラッチ回路Ａ１０２の画像データは水平信号ＳＴＢでデータラッチ回路Ｂ１０３に一斉に転送され１水平期間保持する。
【００１９】
データラッチ回路Ｂ１０３に格納した画像データはＮＡＮＤ回路などで構成するデコーダ回路１０４でデコードし、階調電圧選択回路１０５ａで画像データに応じた階調スイッチを選択し、階調電圧発生回路１０９で発生された階調電圧を選択する。階調電圧発生回路１０９では、複数の抵抗を直列に接続した抵抗ストリング回路で表示装置のガンマ特性に合うように複数の階調電圧を発生する。一般に液晶表示装置では液晶の劣化防止のため交流駆動する必要があり、液晶の共通電極に対して正極と負極を交互に印加し、所定の周期で極性を切換えている。正極と負極では図３に示すように微妙に電圧特性が異なるため、正極用ガンマ電圧と負極用ガンマ電圧を切換える極性切換回路１１０を備えている。階調電圧発生回路１０９と極性切換回路１１０は電圧発生手段に相当する。そして、複数の階調電圧はそれぞれ階調アンプ回路の複数の階調アンプ１１１で増幅され、前記階調電圧選択回路１０５に入力される。
【００２０】
ここで、携帯電話器の表示装置においては、写真などの静止画像を表示する場合にＣＰＵ２から常に画像データを転送する必要はなく、画像が変わった時にだけ画像データを書込む。このようにＣＰＵ２からの信号１２は入力したり入力しなかったりするので、駆動回路系の信号はＣＰＵ２からの信号１２とは非同期でなければならない。そのため前記した駆動回路系のクロック信号は、図１に示したように、容量と抵抗で構成するＣＲ発振回路構成の発振回路８で製造し、これに基づいてタイミング発生回路９で駆動に必要な前記水平信号ＳＴＢや垂直信号ＶＳやラッチ信号ＬＡＴ、さらには極性信号ＰＯＬなどを発生させている。
【００２１】
図４に階調電圧発生回路１０９と極性切換回路１１０と階調アンプ回路１１１の構成を示す。ここでは階調電圧発生回路１０９は、入力バッファ３０１に対して同一値の５００個の抵抗Ｒ１〜Ｒ５００を直列に接続し、各接続点から電圧を得ることができる。例えば、Ｒ５００の接続点の電圧ＶＲ５００を５Ｖとし、Ｒ０の接続点の電圧ＶＲ０を０Ｖとすれば、各接続点の電圧ＶＲは５Ｖ／５００＝１０ｍＶ間隔の電圧となる。極性切換回路１１０は正極６４個、負極６４個のスイッチ素子３０４，３０３で構成し、スイッチの入力端に液晶のガンマ特性に合うように階調電圧発生回路１０９で発生される各電圧のうち予め設定した電圧ＶＲｎを接続する。極性切換回路１１０では、極性信号ＰＯＬが“Ｈ”の時には、ＳＷＮ１〜ＳＷＮ６４のスイッチがオン、ＳＷＰ１〜ＳＷＰ６４のスイッチはオフし、極性信号ＰＯＬが“Ｌ”の時には、ＳＷＮ１〜ＳＷＮ６４のスイッチはオフ、ＳＷＰ１〜ＳＷＰ６４のスイッチがオンする。これら選択した複数の階調電圧は階調アンプ１１１に入力する。
【００２２】
前記階調アンプ回路１１１はボルテージフォロア（利得が１）回路であれば、階調アンプ回路１１１に入力された電圧と同一の電圧が階調電圧選択回路１０５で選択され、液晶装置のデータ線に印加される。ただし、階調アンプ回路１１１はボルテージフォロアである必要はなく、図５に示すように負荷４０１，４０２を有するオペアンプ４０３の回路構成で利得が１より大きいアンプでもよい。また、階調アンプ回路１１１の個々の階調アンプ３０６，３０７は画像データが６ビットの場合、２の６乗＝６４個必要になるが、各階調アンプ３０６，３０７には図６（ａ）に示すような差動段の入力トランジスタＱ１，Ｑ２がＮチャネルの場合と、図７（ａ）に示すような差動段の入力トランジスタＱ１１，Ｑ１２がＰチャネルの階調アンプ３０６，３０７を使用する。差動段の入力トランジスタがＮチャネルであれば、図６（ｂ）の入力−出力特性に示すように高電圧側にダイナミックレンジを確保でき、差動段の入力トランジスタがＰチャネルであれば、図７（ｂ）の入力−出力特性に示すように低電圧側にダイナミックレンジを確保できるため２種類のアンプを使用することで低消費電力な階調アンプを構成することができる。通常、前記階調アンプ回路１１１は、ｍビットの画像データであれば２のｍ乗個の階調アンプを備え、これら２のｍ乗個の階調アンプは、ｋ個（ｋは０以上）のＮチャネルの階調アンプ３０６と、（２のｍ乗−ｋ）個のＰチャネルの階調アンプ３０７で構成する
【００２３】
図２に示したバイアス制御回路１０８は階調アンプ３０６，３０７の定電流源の電流を制御するために設けられる。図８に示すように、バイアス制御回路１０８は前記階調アンプ３０６，３０７に対応した６４個の定電流源の電流値をそれぞれ個別に制御する。バイアス端子はＢＮｎ（ｎ＝１，２，・・・，  ６４）およびＢＰｎ（ｎ＝１，２，・・・，６４）があり、各階調アンプ３０６，３０７の定電流源トランジスタのゲートに接続する。このバイアス制御回路１０８は図１に示したデータ判定回路１０７の判定信号Ｃｎ（ｎ＝１，２，・・・，６４）が“Ｈ”の時、ＢＮｎ＝ＧＮＤ、ＢＰｎ＝ＶＤＤになり個別アンプを非活性状態にする。判定信号Ｃｎ（ｎ＝１，２，・・・，６４）が“Ｌ”の時、ＢＮｎ＝所定電圧Ｎ、ＢＰｎ＝所定電圧Ｐになり階調アンプ３０６，３０７の定電流源に所定の電流が流れ活性状態になる。
【００２４】
前記階調アンプ３０６，３０７の出力段は、図６（ａ）、図７（ａ）に示したように、Ｐチャネルトランジスタ（Ｑ６，Ｑ１６）とＮチャネルトランジスタ（Ｑ７，Ｑ１７）で構成する。各階調アンプ３０６，３０７を非活性状態にするには、データ判定回路１０７からバイアス制御回路１０８に入力する信号Ｃｎを“Ｈ”、ＣｎＢを“Ｌ”にする（ＣｎＢはＣｎの反転を意味する）。この状態では、Ｑ８がオンしＱ６のゲート電圧がＶＤＤになりＱ６はオフし、Ｑ９がオンしＱ７のゲート電圧がＧＮＤになりＱ７はオフするため出力はハイ・インピーダンス状態となる。また、差動段などの定電流源Ｑ５のゲート電圧ＢＮｎはＧＮＤになり定電流源Ｑ５の電流値は０となるためＮチャネル階調アンプは非活性状態となる。同様に、Ｑ１８がオンしＱ１６のゲート電圧がＶＤＤになりＱ１６はオフし、Ｑ１９がオンしＱ１７のゲート電圧がＧＮＤになりＱ１７はオフするため出力はハイ・インピーダンス状態となり、差動段などの定電流源Ｑ１５のゲート電圧ＢＰｎはＶＤＤになり定電流源Ｑ１５の電流値は０となりＰチャネル階調アンプは非活性状態となる。
【００２５】
階調電圧選択回路１０５は、図９に示すように、階調アンプ回路１１１の各階調アンプ２０１（図４の各階調アンプ３０６，３０７に対応する）の出力端２０２に接続する６４本の階調配線２０４と、各階調配線２０４に接続される第１スイッチ素子であるスイッチ２０３ａと、各階調配線２０４に接続する６４個のアナログスイッチから成る階調選択スイッチ２０５で構成する。また、階調配線２０４はデータ判定回路１０７ａに接続する。階調選択スイッチ２０５の出力には第３スイッチ素子であるスイッチ２０６を表示装置のデータ線との間に接続し、同時に第２スイッチ素子であるスイッチ２０７ａを出力回路１０６との間に接続する。ここでスイッチ２０３ａをＶＤＤにスイッチ２０７ａをＧＮＤに接続するか、またはスイッチ２０３ａをＧＮＤにスイッチ２０７ａをＶＤＤに接続する構成とする。スイッチ２０３ａとスイッチ２０７ａを同一電源に接続すると判別できなくなる。
【００２６】
ここで、前記データ判定回路１０７は、前記デコーダ回路１０４と階調電圧選択回路１０５ａと出力回路１０６ａと協動してデータ判定動作を行うことになる。このデータ判定動作について、図１０の動作状態図および図１１のタイミングチャートを参照して説明する。図１０では説明を簡単にするために、データ線を１本（Ｓ１）だけにし、任意の階調配線Ｖｎに接続する階調スイッチだけを記載している。前述したように実際には、階調スイッチ２０５は６４個のアナログスイッチで構成し、階調配線も６４本ある。
【００２７】
図１１の１のタイミングでは、フレームメモリ１０１に記憶された画像データをデータラッチ回路Ａ１０２に転送する。次に図１１の２のタイミングで前述のＣｎを画像データによらず一斉に“Ｈ”にし、全てのスイッチ２０２をオフして全ての階調アンプ２０１を非活性状態にする。この時のスイッチの状態を図１０（ａ）に示す。スイッチ２０６をオフにする理由は、データ判定している時の電圧が、表示装置のデータ線に印加しないようにするためである。図１１の３のタイミングでは、水平信号ＳＴＢに応じてデータラッチ回路Ａ１０２からデータラッチ回路Ｂ１０３に画像データを転送し、デコーダ回路１０４で画像データに応じた階調スイッチをオンし、さらにスイッチ２０３ａがオンし、階調配線２０４をＶＤＤにプリチャージする。スイッチの状態を図１０（ｂ）に示す。図１１の４のタイミングでは、２０３ａをオフ、２０７ａをオンする。階調スイッチ２０５がオンしている階調配線２０４はＧＮＤになる。この時のスイッチ状態を図１０（ｃ）に示す。図１０（ｄ）は階調スイッチ２０５がオフ状態で、階調配線２０４はＶＤＤのままとなる。この図１１の４のタイミングで６４個の階調配線２０４の電圧レベルをＶＤＤなら１、ＧＮＤなら０としてデータ判定回路１０７に保持すればよいので、データ判定回路１０７はラッチ回路で構成できる。画像データの判別時に、ＣＰＵ２から入力する信号などによってノイズが入って誤動作する場合は、図示しないが各階調配線にコンデンサを接続するなどすれば誤動作を防止できる。次に図１１の５のタイミングで２０７ａをオフする。図１１の６状態では、データ判定回路１０７からの出力に基づくバイアス制御回路１０８からの信号で階調アンプ２０１の非活性状態を維持するか、または活性状態にし、スイッチ２０６をオンすることで画像データに応じた階調電圧をデータ線に印加することができる。
【００２８】
以上説明したようにデータ判定回路１０７は、従来からあるデコーダ回路１０４と、階調配線２０４に接続した階調スイッチ２０５、第１スイッチ素子であるスイッチ２０３ａと第３スイッチ素子であるスイッチ２０６と第２スイッチ素子であるスイッチ２０７ａを備える階調電圧選択回路１０５とで協動するラッチ回路として構成するだけで、各データ線の画像データが００Ｈ〜３ＦＨの６４値のどれに該当するかを一斉に判定することができる。このように１ライン分の画像データを判定して、不要な階調アンプの消費電流を削減することで表示装置を低消費電力に駆動することができる。例えば、１個の階調アンプが約１０μＡ程度の電流を消費する場合、駆動電圧が５Ｖであれば、全画面単色表示など最大で１０μＡ×５Ｖ×６３個＝３．１５ｍＷの消費電力を削減できる。また、画像データを判別するデコード機能と階調電圧を選択するデコード機能を同一のデコーダ回路で共用するため、データ判別回路１０７の回路構成がラッチ回路だけでよく、回路規模の削減ができる。
【００２９】
さらに、フレームメモリ１０１を含む表示装置の駆動回路を半導体集積回路で製造した場合、表示装置の画素数とフレームメモリの画素数が異なる場合がある。表示装置の画素数よりフレームメモリの画素数が大きい場合、例えば、表示装置が１２０×１６０画素でフレームメモリが１４４×１７６画素では、接続されないデータ線７２本分（２４×３）はＣＰＵ２から画像データが入力されないので、この部分のフレームメモリ１０１はランダムなデータになっているので、データ判別時にはこの接続されない部分を無効にする必要がある。無効にするには、データ線に接続しないスイッチ２０６を常にオフにすればよい。また、走査線１６本分が接続されないため接続されない走査線の期間はデータ線駆動回路の階調アンプを非活性状態にすれば低消費電力になる。
【００３０】
（第２の実施形態）
図１２は本発明の第２の実施形態のデータ線駆動回路のブロック図、図１３はデータ判定回路１０７を含むデータ判定のための回路構成を示しており、第１の実施形態とは一部の回路構成が若干異なっている。第１の実施形態では、データ線に接続するスイッチ２０６をオフ状態にして、データ判定時はデータ線に電圧を印加しないが、この実施形態ではデータ判定時もＧＮＤかＶＤＤの電圧を印加する。そのため、図１３のように、階調配線２０４に接続する第１スイッチ素子であるスイッチ２０３ａと階調選択スイッチ２０５に接続する第２スイッチ素子であるスイッチ２０７ａは同じであるが、さらに階調配線２０４に接続する第４スイッチ素子であるスイッチ２０３ｂと階調選択スイッチ２０５に接続する第５スイッチ素子であるスイッチ２０７ｂで構成し、スイッチ２０３ａはＶＤＤに接続し、スイッチ２０７ａはＧＮＤに接続し、スイッチ２０３ｂはＧＮＤに接続し、スイッチ２０７ｂはＶＤＤに接続する。
【００３１】
次にこの実施形態の動作について説明する。図１４にタイミングチャートを示す。また、図１５に図１０と同様な動作状態図を示す。第１の実施形態との動作上の違いは、画像データを判定する時に出力回路をハイ・インピーダンス状態ではなく、極性信号ＰＯＬに応じた電圧を出力する点である。図１４の１ａ，１ｂのタイミングでは、フレームメモリ１０１に記憶した画像データをデータラッチ回路Ａ１０２に転送する。次に図１４の２ａのタイミングで前述のＣｎを画像データによらず一斉に“Ｈ”にし、スイッチ２０２をオフしてすべての階調アンプ２０１を非活性状態にする。また、階調スイッチ２０５も階調データによらずオフし、スイッチ２０３ａをオンし階調配線をＶＤＤにプリチャージする（図１５（ａ））。図１４の２ｂのタイミングでは、極性信号ＰＯＬが反転していてスイッチ２０３ｂをオンし階調配線をＧＮＤにプリチャージする（図１５（ｃ））。図１４の３ａのタイミングでは、水平信号ＳＴＢに応じてデータラッチ回路Ａ１０２からデータラッチ回路Ｂ１０３に画像データを転送し、デコーダ回路１０４で画像データに応じた階調スイッチをオン、スイッチ２０３ａをオフし、さらにスイッチ２０７ａをオンしデータ線をＧＮＤに固定する。画像データに応じて階調スイッチがオンしている階調配線はＧＮＤになり（図１５（ｂ））、階調スイッチがオンしていない階調配線はＶＤＤを維持する。図１４の３ｂのタイミングでは、極性信号ＰＯＬが反転していてスイッチ２０３ｂをオフし、さらにスイッチ２０７ｂをオンしデータ線をＶＤＤに固定する。画像データに応じて階調スイッチ２０５がオンしている階調配線２０４はＶＤＤになり（図１５（ｄ））、階調スイッチ２０５がオンしていない階調配線２０４はＧＮＤを維持する。この図９の３ａ，３ｂのタイミングで６４個の階調配線２０４の電圧レベルをＶＤＤなら１、ＧＮＤなら０のようにデータ判定回路１０７に保持すればよい。データ判定回路１０７はラッチ回路に加えて極性信号ＰＯＬに応じて判定したデータを反転する回路が必要になる。
【００３２】
次いで、図１４の６ａのタイミングで、スイッチ２０７ａをオフし、データ判定回路１０７で判定した結果に基づいてバイアス制御回路１０８からの信号で階調アンプ２０１の非活性状態を維持するか、または活性状態にして画像データに応じた階調電圧をデータ線に印加することができる。同様に、図１４の６ｂのタイミングで、スイッチ２０７ｂをオフし、データ判定回路１０７で判定した結果に基づいてバイアス制御回路１０８からの信号で階調アンプ２０１を非活性状態を維持するか、または活性状態にして画像データに応じた階調電圧をデータ線に印加することができる。
【００３３】
第１の実施形態では、判別時にはデータ線に接続するスイッチをハイ・インピーダンスにしたが、第２の実施形態では、Ｖｃｏｍの動作に合わせてデータ線をＶＤＤまたはＧＮＤに固定している。これは、Ｖｃｏｍを反転するとデータ線もクロストークの影響で反転してしまい駆動回路系に耐圧以上の電圧が印加されないようにするためである。
【００３４】
（第３の実施形態）
本発明の第３の実施形態であるデータ線駆動回路のブロック図を図１６に示す。この実施形態では、図２２に示した従来構成と比べてシフトレジスタ回路Ａ６０１の位置が異なっている。従来技術では、シフトレジスタ回路９０１は、データラッチ回路Ａ９０２の前段に接続して画像データをデータラッチ回路Ａ９０２に順次にデータを格納するためのサンプリング信号を発生する機能のものであったが、本実施形態では、データラッチ回路Ａ１０２の後段にシフトレジスタ回路６０１を接続し、データラッチ回路Ａ１０２のデータをクロック信号ＲＣＬＫに同期して順次にデータ判定回路１０７にデータを転送する機能を備えている。
【００３５】
また、図１７はデータ判別手段を示しており、シフトレジスタ回路Ａ６０１は２つのフリップフロップ６０２とスイッチ６０３，６０４で構成する。データ判定回路１０７は、図には示されないが、６入力ＮＡＮＤ３個と３入力ＮＡＮＤ１個とラッチ回路で構成する。
【００３６】
次に動作について説明する。ＣＰＵ２の信号と非同期であるラッチ信号ＬＡＴに同期して、フレームメモリ１０１に記憶した画像データをラインメモリ機能であるデータラッチ回路Ａ１０２に転送する。データラッチ回路Ａ１０２の画像データは後段に接続したシフトレジスタ回路Ａ６０１でＣＰＵ２の信号と非同期であるクロック信号ＲＣＬＫに同期して順次にデータ判定回路１０７に転送しデータを判定する。１ライン分のデータを判定した時点でクロックＲＣＬＫを停止しデータ判定を終了する。次に、水平信号ＳＴＢでデータラッチ回路Ｂ１０３に画像データを転送し、画像データに応じて階調スイッチ２０５を選択して表示装置のデータ線を駆動する。データ線の駆動が終了して、次のラッチ信号ＬＡＴを入力するとデータ判定回路１０７で判定したデータをリセットし、次のラインのデータ判定を開始する。
【００３７】
また、データ判定回路１０７にカウンタ機能を追加すれば、どの階調にどのくらい数のデータが入力したか判定できる。このカウンタの数に応じて、図１８に示すように、駆動する時間を可変する機能を備えることでさらに低消費電力な駆動ができる。例えば、全データ線が同じデータであれば活性状態の階調アンプは１つだけで階調アンプの負荷が非常に大きくなり、出力遅延が大きくなる。しかし、データが２種類以上ある場合、活性状態の階調アンプは２個以上になるため消費電力が大きくなるが、階調アンプの負荷が分散され、容量負荷が小さくなるので出力遅延が小さくなり、階調アンプの活性時間を短くして駆動することも可能になる。具体的には、表示画面の右半分が白で、表示画面の左半分が黒の場合、活性状態の階調アンプは２個であるが、階調アンプの容量負荷は、全画面が同じ色の場合に比べ半分になるので出力遅延時間が短くなる。階調アンプの活性時間を短くすることで２倍より少ない電力で駆動することができる。同様に、６４色同時に表示した場合、階調アンプの消費電力は全黒または全白表示に比べ６４倍になるが、階調アンプの活性時間を画像データの数に応じて可変することで大幅に消費電力を低減することができる。
【００３８】
（第４の実施形態）
第１の実施形態では、データ判定回路１０７はラッチ回路だけで保持するデータも２値（０，１）のため、データが１なら階調アンプ２０１を活性、データが０なら非活性の状態にする機能しかなかったが、第４の実施形態では、図９のスイッチ２０７ａに定電流源の機能とデータ判定回路１０７にＡ／Ｄ変換機能を持たせ判定データに複数ビットにして時間情報を与えることで階調アンプ２０１の活性時間を可変することが可能になる。図１９にＡ／Ｄ変換機能を有するデータ判定回路１０７の詳細を示す。Ａ／Ｄ変換回路８０３は１個でよく、各階調配線にはスイッチとコンデンサなどで構成するサンプル・ホールド回路８０１を備え、順にＡ／Ｄ変換回路８０３をスイッチ８０２で切換えて各階調配線の電圧値を測定する。そのデータをラッチ回路８０４に格納し、バイアスタイミング制御回路８０５でラッチ回路８０４に格納したデータ数に応じて、第３の実施形態と同じように、階調アンプ２０１の活性時間を可変すると消費電力を低減することができる。
【００３９】
具体的には、図９の第２スイッチ素子であるスイッチ２０７ａの定電流値が０．１μＡであれば、４３２本のデータ線が同一データである場合、４３．２μＡ流れる。サンプル・ホールド回路８０３の容量が１０ｐＦとすればｄｔ＝容量Ｃ×電圧Ｖ÷電流Ｉなのでｄｔ＝１０ｐＦ×５Ｖ÷４３．２μＡ＝１．１６μｓｅｃで電荷がなくなる。１４４本が同一データの場合、１．１６μｓｅｃ後の電圧は約２／３になっている。このように、判定に要する時間を予め設定して、その時間内の電圧変動をＡ／Ｄ変換器で検出すればどの階調がどのくらいのデータ数なのかおおよそ検出できる。スイッチ２０７ａに定電流機能を持たせるには、スイッチを構成するトランジスタのゲート電圧を調整するだけでよい。
【００４０】
（第５の実施形態）
本発明の第５の実施形態であるデータ線駆動回路のブロック図を図２０に示す。第１の実施形態との違いは、画像データをフレームメモリに書込むモードと書込まないモードを選択することができるようにしたことである。携帯電話機などでは静止画表示がほとんどであるが動画表示をする場合がある。動画表示する場合、フレームメモリ１０１に画像データを書込むと書込み時の消費電力が大きくなるので、動画表示時にはフレームメモリ１０１に書込まないで、直接ラインメモリであるデータラッチ回路Ａ１０２に画像データを転送する方がよい。動画表示時には、ＣＰＵ２の信号に信号に同期して画像データを入力することができるので、シフトレジスタ回路７０２を備えている。また、静止画表示か動画表示かに応じて画像データをフレームメモリ１０１に転送するかデータラッチ回路Ａ１０２に転送するかを切換えるデータ切換回路７０１およびＲＧＢ切換回路７０３を備える。
【００４１】
データ切換回路７０１は、図２１（ａ）に示すように、インターフェイス回路３によって入力が切り換えられるように構成されており、動画表示時には画像データをデータ切換回路７０１およびＲＧＢ切換回路７０３でデータラッチ回路Ａ１０２に直接転送する。静止画表示時には画像データをデータ切換回路７０１でフレームメモリ１０１に転送する。静止画表示モードではデータシフトレジスタ回路７０２は停止している。データラッチ回路Ａ１０２以降の動作については第１の実施形態と同じになる。このデータ切換回路７０１およびＲＧＢ切換回路７０２は図１８に示した第３の実施形態の構成に追加してもよい。図２１（ｂ）に示すように、静止画モードか動画モードかに応じてＣＰＵ２から入力する信号線が異なることがあり、ＭＯＤＥ１，４は主に静止画時に使用、ＭＯＤＥ２，３は主に動画時に使用する。その切換はインターフェイス回路３で行う。
【００４２】
以上本発明を第１ないし第５の実施形態について説明したが、本発明は前記第１ないし第５の実施形態で説明したそれぞれの構成を適宜選択して組み合わせることも可能である。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、フレームメモリを備えるデータ側駆動回路において、画像データに応じて階調アンプを活性または非活性にするため消費電力を低減することができる。また、第１の実施形態などのフレームメモリからの画像データを一斉に判定する場合において、データ判定回路の回路構成素子数を少なくできる。具体的にデータ判定回路として、従来技術のＮＡＮＤ回路を使った場合は、各データ線ごとに６入力ＮＡＮＤが６４個必要になりトランジスタ数で７６８個にもなるが、本発明では、元々あるデコーダ回路を利用し、新たに必要な素子数は階調配線に接続する複数のスイッチとデータ線に接続する出力回路の２個のスイッチだけでよいため回路規模の大幅な低減ができる。第３の実施形態においては、画像データをデータ判定回路に転送するシフトレジスタ回路が必要になるが、最低でも１データ線あたり１６個×１８ｂｉｔ＝２８８個であるが、やはり大幅な回路規模の低減ができる。また、データ判定回路にカウンタ機能を備え、画像データのデータ数に応じて階調アンプの活性時間を可変制御することで、さらに低消費電力駆動ができる。
【図面の簡単な説明】
【図１】本発明が適用される表示装置のブロック図である。
【図２】本発明の第１の実施形態のデータ線駆動回路の構成図である。
【図３】第１の実施形態における画像データと出力電圧の関係を示す図である。
【図４】第１の実施形態の階調電圧発生手段と階調アンプの構成を示す図である。
【図５】利得が１より大きい階調アンプの回路図である。
【図６】第１の階調アンプの回路図である。
【図７】第２の階調アンプの回路図である。
【図８】バイアス電流制御手段の回路図である。
【図９】本発明の第１の実施形態のデータ判別手段の構成図である。
【図１０】第１の実施形態のデータ判別時のスイッチ状態を示す図である。
【図１１】第１の実施形態の表示装置のデータ判別時のタイミングチャートである。
【図１２】本発明の第２の実施形態のデータ線駆動回路の構成図である。
【図１３】第２の実施形態のデータ判別手段の構成図である。
【図１４】第２の実施形態のデータ判別時のタイミングチャートである。
【図１５】第２の実施形態のデータ判別時のスイッチ状態を示す図である。
【図１６】本発明の第３の実施形態のデータ線駆動回路の構成図である。
【図１７】第３の実施形態のデータ判別手段の構成図である。
【図１８】階調アンプが活性状態に入るタイミングを示す図である。
【図１９】本発明の第４の実施形態のデータ判定回路の構成図である。
【図２０】本発明の第５の実施形態のデータ線駆動回路の構成図である。
【図２１】第５の実施形態における画像データ切換手段の構成図である。
【図２２】従来技術の表示装置のデータ線駆動回路の構成図である。
【図２３】従来技術の表示装置のデコーダ回路と階調電圧選択回路の構成図である。
【図２４】従来技術の表示装置の判別手段の構成図である。
【符号の説明】
０  表示装置
１  データ線駆動回路
２  ＣＰＵ
３  インターフェイス回路
４  ＲＡＭ制御回路
５  コマンド制御回路
６  タイミング制御回路
７  走査線駆動回路
８  発振回路
９  タイミング発生回路
１０  電源回路
１１  Ｖｃｏｍ回路
１０１  フレームメモリ
１０２  データラッチ回路Ａ
１０３  データラッチ回路Ｂ
１０４  デコーダ回路
１０５  階調電圧選択回路
１０６  出力回路
１０７  データ判定回路
１０８  バイアス制御回路
１０９  階調電圧発生回路
１１０  極性切換回路
１１１  階調アンプ回路
６０１  シフトレジスタ回路
７０１  データ切換回路
７０２  シフトレジスタ回路２
７０３  ＲＧＢ切換回路
【図１】
2004271930.tif 000003
【図２】
2004271930.tif 000004
【図３】
2004271930.tif 000005
【図４】
2004271930.tif 000006
【図５】
2004271930.tif 000007
【図６】
2004271930.tif 000008
【図７】
2004271930.tif 000009
【図８】
2004271930.tif 000010
【図９】
2004271930.tif 000011
【図１０】
2004271930.tif 000012
【図１１】
2004271930.tif 000013
【図１２】
2004271930.tif 000014
【図１３】
2004271930.tif 000015
【図１４】
2004271930.tif 000016
【図１５】
2004271930.tif 000017
【図１６】
2004271930.tif 000018
【図１７】
2004271930.tif 000019
【図１８】
2004271930.tif 000020
【図１９】
2004271930.tif 000021
【図２０】
2004271930.tif 000022
【図２１】
2004271930.tif 000023
【図２２】
2004271930.tif 000024
【図２３】
2004271930.tif 000025
【図２４】
2004271930.tif 000026