(57)【要約】【課題】耐衝撃性に優れたセラミック電子部品を提供する。【解決手段】セラミックスを主成分とする部品本体１と、部品本体１の端面から隣接する実装面にまたがるように形成された複数の外部電極５、６とを備えてなるセラミック電子部品１０であって、外部電極５、６と部品本体１の間に、部品本体１の端面から実装面にまたがるとともに、外部電極５、６に覆われた空隙７が形成されてなる。【選択図】図１
2004235376.tif 000002
【特許請求の範囲】
【請求項１】
内部導体が形成されたセラミックス部材からなる直方体の部品本体と、前記内部導体に接続し、且つ該部品本体の端面と主面とに跨がるように形成された外部電極とを備えてなるセラミック電子部品において、
前記部品本体の端面と主面との稜線部に、前記外部電極に覆われた空隙が形成されていることを特徴とするセラミック電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、セラミック電子部品に関し、特に外部電極の構造に関するものである。
【０００２】
【従来の技術】
代表的なセラミック電子部品として、多連型コンデンサを例にとって説明する。
【０００３】
図３は、従来の多連型コンデンサを示す図であり、（ａ）外観斜視図、（ｂ）Ｘ−Ｘ線断面図である。
【０００４】
図において、３０は多連型コンデンサ、３１は積層体であり、３２は積層体３１を構成する誘電体層、３３、３４は積層体３１内に形成した内部電極であり、３５、３６は外部電極である。図に示すように、多連型コンデンサ３０の積層体３１は、誘電体層３２を複数積層して形成されている。
【０００５】
また、積層体３１の各誘電体層３２間に、例えば複数の第１及び第２の内部電極３３、３４が対向形成され、第１の内部電極３３は積層体３１の一端面に、第２の内部電極３４は積層体３１の他端面に延出している。
【０００６】
さらに、複数の外部電極３５、３６は、積層体３１の端面に被着し、且つ第１及び第２の内部電極３３、３４と接続している。また、外部電極３５、３６の表面には、必要に応じて、表面メッキ層（図示せず）が形成されている。
【０００７】
このような多連型コンデンサ３０は、一方の主面（実装面）を下にして配線基板上の配線パターンに半田や導電性接着剤などの接合材により表面実装される。
【０００８】
【特許文献１】
特開２００２−５７０５９号公報  （２頁、図１）
【０００９】
【発明が解決しようとする課題】
近年、多連型コンデンサ３０は、携帯型電話機や携帯型コンピュータなどの携帯型電子機器への需要が増えてきている。
【００１０】
しかしながら、携帯型電子機器は、使用時や携帯時において、落下などによる衝撃が機器内部の配線基板上に表面実装されている多連型コンデンサ３０に加わり、図３に示すように、多連型コンデンサ３０にクラック３８が発生するという問題点があった。
【００１１】
本発明は上述の問題点に鑑みて案出されたものであり、その目的は、耐衝撃性に優れたセラミック電子部品を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、内部導体が形成されたセラミックス部材からなる直方体の部品本体と、前記内部導体に接続し、且つ該部品本体の端面と主面とに跨がるように形成された外部電極とを備えてなるセラミック電子部品において、前記部品本体の端面と主面が接する稜線部に外部電極に覆われた空隙が形成されている。
【００１３】
【作用】
本発明によれば、部品本体の端面と実装面が接する稜線上及び稜線付近である稜線部に、外部電極に覆われた空隙が形成されてなるため、セラミック電子部品を接合材により配線基板上に表面実装した状態において、落下などによる衝撃がセラミック電子部品に加わっても、クラックの発生を低減できる。
【００１４】
すなわち、落下などによる衝撃により、セラミック電子部品にねじり方向の応力が加わる場合が多い。そしてこのとき、部品本体の稜線部と外部電極と接合材が接している部分を起点としてクラックが発生し、部品本体の側面に進行すると考えられるが、この空隙の存在により外部電極が適度に変形するため、ねじり方向の応力が上記起点に伝わることを防ぐことができることから、クラックの発生を低減できると考えられる。
【００１５】
また、空隙は外部電極に覆われているため、空隙にメッキ液が侵入することにより、信頼性が低下することがない。
【００１６】
【発明の実施の形態】
以下、本発明のセラミック電子部品を図面に基づいて説明する。
【００１７】
本発明のセラミック電子部品として、多連型コンデンサを例にとって説明する。
【００１８】
図１は、本発明の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）はＸ−Ｘ線断面図である。図２は、図１の多連型コンデンサを配線基板上に表面実装した状態を示す断面図である。
【００１９】
図において、１０は多連型コンデンサ（多連型セラミック電子部品）、１は誘電体セラミックからなる積層体（部品本体）、２は誘電体層、３、４は内部電極、５、６は外部電極である。
【００２０】
図に示すように、多連型コンデンサ１０の積層体（部品本体）１は、誘電体層２を複数積層して形成されている。
【００２１】
誘電体層２は、チタン酸バリウム（ＢａＴｉＯ３）を主成分とする非還元性誘電体材料、及びガラス成分を含む誘電体材料からなり、その形状は、２．０ｍｍ×１．２ｍｍなどであり、その厚みは高容量化のために１〜５μｍとしている。この誘電体層２が図上、上方向に積層して積層体１が構成される。なお、誘電体層２の形状、厚み、積層数は容量値によって任意に変更することができる。
【００２２】
積層体１の各誘電体層２間に、例えば複数の内部電極３、４が対向形成され、それぞれ積層体１の両端面に延出している。内部電極３、４は、例えばＮｉを主成分とする材料から構成され、その厚みは１〜２μｍとしている。
【００２３】
外部電極５、６は、積層体１の一対の長辺側端面に被着形成され、且つ内部電極３、４にそれぞれ接続されている。外部電極５、６は、例えばＣｕ、Ｎｉ、あるいはこれらの合金などの金属成分及びガラス成分からなり、長辺側の端面及びそれに隣接する２つの主面（一方は実装面となる）の３面にわたって形成される。さらに、外部電極５、６の表面には、表面メッキ層（図示せず）が形成されている。表面メッキ層は、例えばＮｉメッキ、Ｓｎメッキ、半田メッキなどが例示できる。
【００２４】
本発明の特徴的なことは、積層体１の端面と主面が接する稜線部に、外部電極５、６に覆われた空隙７が形成されていることである。
【００２５】
以下、本発明の多連型コンデンサの製造方法について説明する。なお、各符号は焼成の前後で区別しないものとする。
【００２６】
まず、誘電体層となるセラミックグリーンシート２上に、導電ペーストをスクリーン印刷で形成し、内部電極となる導体膜３、４を形成する。
【００２７】
そして、このようなセラミックグリーンシート２を、導体膜３、４が互いに対向し、且つ導体膜３、４が互いに異なる端面に延出するように所定の積層枚数重ねた後、切断して各コンデンサユニットＮを含む未焼成状態の積層体１とし、所定の雰囲気、温度、時間を加えて焼成する。これにより、積層体１の一対の端面には、各コンデンサユニットＮ毎に内部電極３、４が露出している。
【００２８】
その後、各コンデンサユニットＮを外部と電気的に接続するために、外部電極となる導体膜５、６を積層体１の端面及びそれに隣接する主面に、スクリーン印刷法、ローラからの転写法などにより塗布する。このとき、あらかじめ積層体１の稜線付近に、空隙７となるカーボンペーストを塗布しておく。
【００２９】
そして、導電膜５、６は、２５０℃〜４００℃の大気中でバインダ成分を除いた後、８００〜９００℃で中性または還元性雰囲気で焼き付けによって、外部電極５、６が形成される。またこのとき、カーボンペーストが燃焼分解することにより、空隙７が形成される。
【００３０】
その後、外部電極５、６は、電解メッキや無電解メッキによって表面メッキ層（図示せず）が形成される。
【００３１】
このようにして、本発明の多連型コンデンサ１０が得られる。
【００３２】
かくして本発明によれば、積層体１の端面と主面が接する稜線部に、外部電極５、６に覆われた空隙７が形成されてなるため、多連型コンデンサ１０を半田１３により配線基板１１上の配線パターン１２に表面実装した状態において、落下などによる衝撃が多連型コンデンサ１０に加わっても、クラック３８の発生を低減できる。
【００３３】
すなわち、落下などによる衝撃により、多連型コンデンサ１０にねじり方向の応力が加わる場合が多い。そしてこのとき、積層体１の稜線と外部電極５、６と半田１２が接している部分を起点としてクラック３８が発生し、積層体１の側面に進行すると考えられるが、空隙７の存在により外部電極５、６が適度に変形するため、ねじり方向の応力が上記起点に伝わることを防ぐことができることから、クラック３８の発生を低減できると考えられる。
【００３４】
また、空隙７は外部電極５、６に覆われているため、空隙７にメッキ液が侵入することにより、信頼性が低下することがない。
【００３５】
さらに、空隙７は外部電極５、６と内部電極３、４が夫々接合する部分に存在しないため、これらの電気的接続が良好になる。
【００３６】
ここで、図１（ｂ）に示すように、積層体１のトップマージンをｍｔ、空隙７のＴ方向の寸法をｍａとした場合、０＜ｍａ／ｍｔ＜１、好ましくは０．２≦ｍａ／ｍｔ≦０．８の範囲にあることが望ましい。すなわち、ｍａ／ｍｔ比が１以上である場合、内部電極３、４と外部電極５、６の電気的接続が低下する。また、積層体１端面から外部電極５、６が積層体１の主面に乗り上げた部分との間の距離をｎｔ、空隙７のＷ方向の寸法をｎａとした場合、０＜ｎａ／ｎｔ＜０．９、好ましくは０．２≦ｎａ／ｎｔ≦０．７の範囲にあることが望ましい。すなわち、ｎａ／ｎｔ比が０．９以上である場合、外部電極５、６と積層体１主面が接触する面積が小さくなるため、積層体１に対する外部電極５、６の固着力が弱くなる。
【００３７】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良などは何ら差し支えない。
【００３８】
例えば、上記実施の形態では多連型セラミック電子部品として多連型コンデンサを用いて説明したが、積層セラミックコンデンサやの回路基板、ノイズフィルタ部品などセラミック電子部品にも広く適用できる。
【００３９】
【実施例】
本発明者は、上記方法により、積層体１の稜線部に、外部電極５、６に覆われた空隙７が形成された多連型コンデンサ１０を作製した。このとき、カーボンペーストの塗布量などを変化させることにより、ｍａ／ｍｔ比、ｎａ／ｎｔ比を変化させた（試料番号３〜７、９〜１２）。また、ｍａ、ｍｔ、ｎａ、ｎｔは、試料１０の破断面のＳＥＭ像から確認した。
【００４０】
比較例として、空隙７を形成しなかった多連型コンデンサ１０（試料番号１）、積層体１の主面のみに空隙７を形成した多連型コンデンサ１０（試料番号２）、積層体の端面のみに空隙７を形成した多連型コンデンサ１０（試料番号８）も作製した。
【００４１】
得られた試料について、落下試験、外部電極固着力（せん断強度）試験、等価直列抵抗（ＥＳＲ）の測定を行った。
【００４２】
落下試験方法は、図２に示すように、試料１００個を１．６ｍｍ厚のガラスエポキシ基板（配線基板）１１上の配線パターン１２に、半田１３付けにより表面実装した。そして、基板１１を樹脂ケースの中にセットし、２ｍの高さよりコンクリート板上に落下させ、金属顕微鏡によりクラック３８の発生率を求めた。
【００４３】
外部電極固着力（せん断強度）試験は、図２に示すように、試料２２個を１．６ｍｍ厚のガラスエポキシ基板（配線基板）１１上の配線パターン１２に、半田１３付けにより表面実装し、固着ピンで強度を加え、試料がガラスエポキシ基板１１から剥離したときの強度を求めた。
【００４４】
等価直列抵抗（ＥＳＲ）は、試料５個について測定し、最も大きい値とした。
【００４５】
判定基準として、落下試験におけるクラック３８の発生率が５％以下である場合を良品として丸印とした。また良品の内、クラック３８の発生率が０％であるとともに、外部電極固着力が１．５ｋｇ以上であり、且つ等価直列抵抗（ＥＳＲ）が３００ｍΩ以下である場合を二重丸印とした。一方、クラック３８の発生率が５％を超える場合を不良品としてバツ印とした。
【００４６】
結果を表１に示す。
【００４７】
【表１】
2004235376.tif 000003
【００４８】
表に示すように、積層体１の稜線上及び稜線付近に、外部電極５、６に覆われた空隙７が形成された本実施例（試料番号３〜７、９〜１２）は、２ｍの高さよりコンクリート板上に落下させた場合もクラック３８の発生率が５％以下となった。特に、０．２≦ｍａ／ｍｔ≦０．８且つ０．２≦ｎａ／ｎｔ≦０．７の範囲にある場合（試料番号４〜６、１０〜１１）、クラック３８の発生率が０％、外部電極固着力が１．５ｋｇ以上、等価直列抵抗（ＥＳＲ）が３００ｍΩ以下となった。
【００４９】
これに対し、空隙７を形成しなかった比較例（試料番号１）、積層体の主面のみに空隙７を形成した比較例（試料番号２）、積層体の端面のみに空隙７を形成した比較例（試料番号７）は、２ｍの高さよりコンクリート板上に落下させた場合、クラック３８の発生率が５％より大きくなった。
【００５０】
これらの結果から、本発明の多連型コンデンサ１０は、積層体１の端面と主面が接する稜線上及び稜線付近に、外部電極５、６に覆われた空隙７が形成されてなるため、多連型コンデンサ１０を半田１３により配線基板１１上の配線パターン１２に表面実装した状態において、落下などによる衝撃が多連型コンデンサ１０に加わっても、クラック３８の発生を低減できることがわかった。
【００５１】
【発明の効果】
本発明のセラミック電子部品によれば、部品本体の端面と実装面が接する稜線部に、外部電極に覆われた空隙が形成されてなるため、耐衝撃性に優れている。
【００５２】
また、空隙は外部電極に覆われているため、空隙にメッキ液が侵入することにより、信頼性が低下することがない。
【図面の簡単な説明】
【図１】本発明の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）はＸ−Ｘ線断面図である。
【図２】本発明の多連型コンデンサを配線基板上に表面実装した状態を示す断面図である。
【図３】従来の多連型コンデンサを示す図であり、（ａ）は一部透視状態の外観斜視図、（ｂ）はＸ−Ｘ線断面図である。
【符号の説明】
１０    多連型コンデンサ（セラミック電子部品）
１      積層体（部品本体）
２      誘電体層
３、４  誘電体層
５、６  外部電極
７      空隙
【図１】
2004235376.tif 000004
【図２】
2004235376.tif 000005
【図３】
2004235376.tif 000006