(57)【要約】【課題】薬液や表面研磨等による開封により、半導体チップの回路情報等の不正な解読を有効かつ簡便に防止することができる半導体チップを提供することを目的とする。【解決手段】表面に半導体素子からなる回路３が形成された半導体チップ１の裏面に１以上の凹部５が形成され、この１以上の凹部５内に１以上の貫通孔６が形成されるか、さらに貫通孔６につながる溝７が形成されてなる半導体チップ１及びこの半導体チップ１が、その表面に対向する位置に細先端が固定されてなるテーパ状の突起８を備えており、この突起８が半導体チップ１の半導体と同じ硬さか、半導体より硬い材料で形成されて構成される。【選択図】　図２
2004127179.tif 000002
【特許請求の範囲】
【請求項１】
表面に半導体素子からなる回路が形成された半導体チップの裏面に１以上の凹部が形成され、該１以上の凹部内に１以上の貫通孔が形成されてなることを特徴とする半導体チップ。
【請求項２】
さらに、凹部内に貫通孔につながる溝が１以上形成されてなる請求項１に記載の半導体チップ。
【請求項３】
凹部における半導体基板の厚さが０．５μｍ〜５０μｍで、貫通孔の外周から凹部の外周までの長さが１０μｍ以上である請求項１又は２に記載の半導体チップ。
【請求項４】
半導体チップ表面にボンディングパッドが形成されており、該ボンディングパッドの位置に対応する半導体チップ裏面に凹部が形成されてなる請求項１〜３のいずれか１つに記載の半導体チップ。
【請求項５】
半導体チップ表面に形成された回路がメモリ又はロジック回路であり、該メモリ又はロジック回路の位置に対応する半導体チップ裏面に凹部が形成されてなる請求項１〜４のいずれか１つに記載の半導体チップ。
【請求項６】
半導体チップが、その表面に対向する位置に細先端が固定されてなるテーパ状の突起を備えており、該突起が前記半導体チップの半導体と同じ硬さか、該半導体より硬い材料で形成されてなる請求項１〜５のいずれか１つに記載の半導体チップ。
【請求項７】
突起の細先端が、凹部が形成された裏面に対応する半導体チップの表面に対向する位置に固定されてなる請求項６に記載の半導体チップ。
【請求項８】
周囲が樹脂で封止されてなる請求項１〜７のいずれか１つに記載の半導体チップ。
【請求項９】
半導体チップの表面に、該半導体チップの半導体と同じ硬さか、該半導体より硬い材料で形成されたテーパ状の突起の細先端が対向して固定されてなることを特徴とする半導体チップ。
【請求項１０】
半導体基板の裏面に、１以上の窓が形成されたエッチングマスクを形成し、前記窓を介して等方性エッチングすることにより凹部を形成し、さらに、前記窓を介して異方性エッチングすることにより前記凹部内に貫通孔を形成することを特徴とする半導体チップの製造方法。
【請求項１１】
半導体基板の裏面に、１以上の窓が形成された第１エッチングマスクを形成し、前記窓を介してエッチングすることにより凹部を形成し、さらに、１以上の窓が形成された第２エッチングマスクを、該第２エッチングマスクの窓が前記凹部内に位置するように配置し、該窓を介してエッチングすることにより前記凹部内に貫通孔を形成することを特徴とする半導体チップの製造方法。
【請求項１２】
さらに、１以上の窓が形成された溝形成用エッチングマスクを、該窓が前記凹部内に位置するように配置し、該窓を介してエッチングすることにより前記凹部内であって、貫通孔につながる溝を形成する請求項１０又は１１に記載の方法。
【請求項１３】
半導体基板の表面に対向し、かつ貫通孔が形成される位置に電極を設置し、貫通孔形成のためのエッチング終点を前記電極に流れる電流値により検出する請求項１０〜１２に記載の方法。
【請求項１４】
エッチング終点の検出により要したエッチング時間に基づいて、第２エッチングマスクを用いて貫通孔につながる溝を、エッチング時間を制御しながら形成する請求項１３に記載の方法。
【請求項１５】
板状材料の表面に、円形又は多角形のエッチングマスクを形成し、該エッチングマスクを用いて、表面から等方性エッチングすることにより、テーパ状の突起を形成し、該突起の細先端を、半導体チップの表面に対向する位置に固定することからなる半導体チップの製造方法。
【請求項１６】
突起の細先端を、凹部が形成された裏面に対応する半導体チップの表面に対向する位置に固定する請求項１５に記載の方法。
【請求項１７】
テーパ状の突起を形成した後、さらに、テーパ状の突起を上方からエッチングすることにより、先端を丸め加工する請求項１５又は１６に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ及びその製造方法に関し、より詳細には、ＩＣカード等の情報管理等に利用される半導体チップ及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ＩＣカードを始めとして、個人情報や企業情報などのプライバシーや金銭情報を記憶／処理する半導体チップの開発が進み、実用化されつつある。
このような半導体チップでは、そこに記録されている情報や、情報を読み取ったり、記録させる回路情報等が第三者に不正に盗まれたり、改ざんされることを防ぐことが、プライバシー及び資産保全の観点から必要である。
しかし、一般的な半導体チップは、樹脂に覆われている程度の形状であり、薬液等を用いた開封により比較的容易にチップ外観や回路情報を顕微鏡で読み取り、また電気的に信号入力して内部情報を解読する行為が可能である。
【０００３】
そこで、ＩＣカードなどのセキュリティーを重視する半導体チップでは、上述のような状況に対応して、実装状態から半導体チップを取り出す試みをするとチップが破損するように、例えば、半導体チップ全体を２０〜０．１μｍという限界厚さまで薄く加工し、実装する方法（例えば、特許文献１参照）や、半導体チップの裏面の一部に凹部を形成して、チップの一部を薄く加工し、実装する方法（例えば、特許文献２参照）が提案されている。
【０００４】
【特許文献１】
特開２０００−１１１２９号
【特許文献２】
特開平１１−３１２０８号
【０００５】
【発明が解決しようとする課題】
しかし、現在半導体製造で用いられる５〜１０インチ径のウェハを２０〜０．１μｍ程度の限界厚さにまで薄く加工して切断し、実装することは現実的にきわめて困難である。例えば、これを実現するには、ウェハを一旦、チップ単位か、これに準じる単位に切断した後、研磨等で薄く加工する必要があるが、この方法では生産性がきわめて低くなる。さらに、メモリ等のチップサイズである５〜１０ｍｍ程度のチップ全体を、目的の厚さに加工するための制御はきわめて困難である。しかも、従来は、実装された半導体チップの開封は、チップ全体を薬液に浸して周辺樹脂を溶解する方法が主流であったため、薄く加工することで破損することが期待できたが、最近では、特定の面のみを開封する方法が一般化し、開封面と逆の面は樹脂等で補強された状態のままであるため、チップ全体を薄膜化しても、必ずしも破損が期待できないという課題がある。
【０００６】
また、チップの一部裏面に凹部を形成する場合、実装時の強度を確保しながら、部分的に機械的に弱い箇所を作成できるため、開封工程での破損が期待できるが、最近の半導体チップ開封装置では、酸の蒸気や霧を用いるものもあり、開封の衝撃で破損する可能性が低くなっている。
【０００７】
【課題を解決するための手段】
本発明によれば、表面に半導体素子からなる回路が形成された半導体チップの裏面に１以上の凹部が形成され、該１以上の凹部内に１以上の貫通孔が形成されてなる半導体チップが提供される。
また、別の観点から、本発明によれば、半導体チップの表面に、該半導体チップの半導体と同じ硬さか、該半導体より硬い材料で形成されたテーパ状の突起の細先端が対向して固定されてなる半導体チップが提供される。
さらに、本発明によれば、半導体基板の裏面に、１以上の窓が形成されたエッチングマスクを形成し、前記窓を介して等方性エッチングすることにより凹部を形成し、さらに、前記窓を介して異方性エッチングすることにより前記凹部内に貫通孔を形成する半導体チップの製造方法が提供される。
【０００８】
また、本発明によれば、半導体基板の裏面に、１以上の窓が形成された第１エッチングマスクを形成し、前記窓を介してエッチングすることにより凹部を形成し、さらに、１以上の窓が形成された第２エッチングマスクを、該第２エッチングマスクの窓が前記凹部内に位置するように配置し、該窓を介してエッチングすることにより前記凹部内に貫通孔を形成する半導体チップの製造方法が提供される。
さらに、本発明によれば、板状材料の表面に、円形又は多角形のエッチングマスクを形成し、該エッチングマスクを用いて、表面から等方性エッチングすることにより、テーパ状の突起を形成し、該突起の細先端を、半導体チップの表面に対向する位置に固定することからなる半導体チップの製造方法が提供される。
【０００９】
【発明の実施の形態】
以下に、本発明の半導体チップ及びその製造方法の実施の形態を図面に基づいて詳細に説明する。
【００１０】
実施の形態１：半導体チップ
図１（ａ）〜（ｃ）に示すように、半導体チップ１の表面には、不揮発性メモリ２と、この不揮発性メモリ２に記憶されている情報を扱うロジック回路３とが配置しており、さらに、ボンディングパッド４が形成されている。
半導体チップ１の裏面には、凹部５が形成されており、凹部５のほぼ中央に貫通孔６が形成されている。凹部５は、不揮発性メモリ２、ロジック回路３及びボンディングパッド４が形成された領域に対応する裏面に形成されているが、貫通孔６が形成されている領域には、メモリ及び回路を構成する半導体素子や配線等は配置していない。
【００１１】
ここでの半導体チップ１の厚さは１００μｍ程度以下、凹部５における半導体チップ１の厚さは５０μｍ程度以下（好ましくは０．５〜５０μｍ程度）、凹部の大きさは、例えば２０〜５００×２０〜５００μｍ程度、貫通孔６の外周から凹部５の外周までの長さは１０μｍ程度以上（好ましくは１０〜２５０μｍ程度）、貫通孔の大きさは、例えば０．５〜５０×０．５〜５０μｍ程度に設定されている。なお、凹部５及び貫通孔６の形状は、円形、正方形、長方形、多角形等、どのような形状であってもよい。また、それらの位置は、表面に形成された回路、素子、配線等に応じて、適宜調整することができる。半導体チップの表面には、どのような種類のメモリ、回路がどのような形状、位置に形成されていてもよく、さらに、電極、配線等が形成されていてもよい。
【００１２】
実施の形態２：半導体チップ
この実施の形態２では、図２（ａ）〜（ｃ）に示すように、各凹部５に形成された貫通孔６につながるように、溝７が、貫通孔６を中心として十字状に形成されている以外は、実質的に実施の形態１の半導体チップ１と同様である。溝の深さは、凹部５における半導体チップ１の厚さの半分程度以下（好ましくは５〜２５μｍ程度）、幅は１〜５０μｍ程度、長さは１０〜５００μｍ程度に設定されている。溝７は、１本のみ形成されていてもよいし、２本以上形成されていてもよい。また、その一端が貫通孔６につながっているのであれば、直線状、分岐状、曲線状等、どのような形状で配置してもよい。
このように、溝７を設けることにより、解析のための加工時に、半導体チップ１が割れやすくなり、不当な解析をより困難にすることができる。
【００１３】
実施の形態３：半導体チップ
この実施の形態３では、図３（ａ）及び（ｂ）〜図５（ａ）及び（ｂ）に示すように、凹部５が、ボンディングパッド４が形成された領域に対応する裏面にのみ１つ、不揮発性メモリ２が形成された領域に対応する裏面にのみ１つ又はロジック回路３が形成された領域に対応する裏面にのみ１つ、それぞれ形成されている以外は、実質的に実施の形態２の半導体チップと同様である。
【００１４】
実施の形態４：半導体チップ
この実施の形態４では、図６に示すように、半導体チップ１の表面に対向する位置に、テーパ状の突起８が固定されている。突起８は、凹部５が形成された領域に対応する表面に、その細先端が対向するように配置されている。
突起８は、半導体チップ１の主材料と同じ硬さかそれよりも硬い材料、例えば、シリコン等の半導体、石英（ＳｉＯ２）又は金属等の硬質材料により形成することができ、なかでも、硬度と加工の容易さから石英が適当である。
【００１５】
突起８は、図７（ａ）〜（ｃ）に示すように、円錐又は角錐、もしくはこれらの先端が丸められた形状（８ａ）、先端が平坦化された円錐台又は角錘台（８ｂ）に形成することができる。その高さ及び直径又は一辺の長さ（最長部分）等は、半導体チップの大きさ、凹部の大きさ等に応じて適宜調整することができ、例えば、直径１０μｍ〜２．５ｍｍ程度（最長部分）、高さ２０μｍ〜２ｍｍ程度が適当である。なお、別の観点から、突起８は、半導体チップ表面にかかる圧力の大きさを考慮し、突起８の先端部分の鋭さによって圧力の分散を調整するような形状とすることができ、例えば、開き角（図７（ａ）のＡ参照）が３０〜１００°程度の先端部分を有することが適当である。
【００１６】
先端が丸められた形状の突起８ａおよび平坦化された形状の突起８ｂの場合には、信頼性等の温度試験の際、半導体チップ１表面に形成された半導体素子からなる回路等をキズつけずに試験することができる。
このような突起８は、例えば、図８に示すように、電極基盤１１に予め埋め込まれ又は固定されていることが好ましく、半導体チップ１を封止する樹脂と同等か、それよりも柔らかい材料、例えば、エポキシ系樹脂等の軟質樹脂９により、突起８の先端をわずかに埋めこむことが好ましい。突起８が固定された電極基盤１１は、例えば、ポリイミド等軟質樹脂等による、例えば、厚み２０μｍ程度以下の応力緩衝膜１０を介して、半導体チップ１の表面に対向するようにボンディングされる。
【００１７】
このような構成により、通常の使用における温度や応力によっては、突起８の細先端が半導体チップ１に直接接触することを防止しながら、半導体チップ１の表面側、つまり、電極基盤１１側から機械研磨等で応力がかかった場合に、半導体チップ１の凹部５により薄くなった箇所を突起８が押圧することにより、半導体チップ１とともに重要な回路部分を確実に破壊することができ、不当な解析を防止することができる。
上記のように電極基盤１１とボンディングされた半導体チップ１は、例えば、図８に示すように、半導体チップ１が、４２アロイ、Ｃｕ、プラスチック等からなる支持基板１２に貼付され、エポキシ、ポリイミド等の封止樹脂１３により覆われ、樹脂封止半導体装置を構成する。
【００１８】
実施の形態５：半導体チップ
この実施の形態５の半導体チップは、図９に示したように、裏面に凹部５が形成されていない以外は、実質的に実施の形態４の半導体チップと同様である。
つまり、半導体チップ１の裏面に凹部５が形成されていなくても、半導体チップ１の表面側、つまり、電極基盤１１側から機械研磨等で応力がかかった場合に、半導体チップ１の表面を、突起８が押圧することにより、半導体チップ１表面の回路部分を確実に破壊することができる。
【００１９】
実施の形態６：半導体チップの製造方法
上記半導体チップ１は、以下の方法により形成することができる。
まず、図１０（ａ）に示したように、半導体チップ１の表面に不揮発性メモリ２、ロジック回路３及びボンディングパッド４等を形成し、裏面研磨によって１００μｍ程度以下の厚さに加工する。この半導体チップ１の裏面に、エッチングマスクと兼用され、１つ以上の窓１５を有し、半導体チップ１を補強するための補強基板１４を貼り付ける。なお、補強基板１４は、半導体チップ１に対するエッチングマスクとして機能する材料であればどのようなものを用いてもよく、例えば、４２アロイ、Ｃｕ、プラスチック等が適当である。この際、補強基板１４の窓１５は、半導体チップ１に形成しようとする貫通孔６とほぼ同じ大きさ及び形状であることが好ましく、裏面に貼付される補強基板１４の窓１５の位置が半導体チップ１の貫通孔６を開ける位置に正確に設定されるように位置合わせを行う。また、半導体チップ１には、補強基板１４と反対側に、貫通孔６を開ける位置にセンサー電極１７が配置された電極基盤１６をボンディングしておく。
【００２０】
なお、電極基盤１６は、図８及び図９に示した電極基盤１１としても用いることができ、図８及び図９の突起８が導電性材料で形成されている場合には、センサー電極１７は、突起８のような形態であってもよい。
次いで、図１０（ｂ）に示したように、補強基板１４側から、窓１５を介して等方性エッチングを行う。このエッチングは、ＫＯＨや硝酸＋フッ酸混合液等のアルカリ又は酸性溶液のエッチャントを用いたウェットエッチングもしくはプラズマエッチング又はイオンビームエッチング等のドライエッチングによって行うことができ、そのエッチング量は時間管理で制御することができる。
このエッチングにより、半導体チップ１裏面に、残し厚さ５０μｍ程度以下の凹部５が形成される。なお、この時点での残し厚さを１０μｍ程度以下に設定する場合には、半導体チップ１表面側から可視光を照射し、透過光を検出することで精度よく、加工終点を検知することができる。
【００２１】
続いて、図１０（ｃ）に示したように、補強基板１４をそのまま用いて、補強基板１４の窓１５を介して、異方性エッチングを行う。この際の異方性エッチングはプラズマエッチング、イオンビームエッチング等のドライエッチングが好ましい。これにより、窓１５の直下に、窓１５と同等の大きさの貫通孔６を形成することができる。なお、貫通孔６が形成される位置にセンサー電極１７が形成された電極基盤１６を利用することにより、エッチングが半導体チップ１表面に達した時にセンサー電極１７に電流が流れ、電位変動が生じるため、半導体チップ１の貫通を検知し、エッチングを終了させることができる。
【００２２】
また、センサー電極１７を利用せずに、半導体チップ１の材料であるＳｉとの選択比が高い材料（例えば、ＳｉＯ２等）を貫通孔６が形成される位置に配置することにより、時間管理を行うことなく又は時間管理を行うことにより、半導体チップ１をオーバーエッチングして、貫通孔６を形成することができる。
その後、電極基盤１６を除去し、後述する突起８を有する電極基盤１１を図８に示すように固定し、樹脂封止して半導体装置を完成させることができる。あるいは、電極基盤１６をそのまま使用して樹脂封止して半導体装置を完成させることができる。
【００２３】
実施の形態７：半導体チップの製造方法
この実施の形態では、図１１（ａ）に示すように、エッチングマスクと兼用される補強基板１８の窓１９を、半導体チップ１に形成しようとする凹部５とほぼ同じ大きさ及び形状とする。
このような補強基板１８を用いて、図１１（ｂ）に示すように、半導体チップ１をエッチングし、窓１９とほぼ同じ大きさ及び形状の凹部５を形成する。なお、この際のエッチングは等方性エッチング又は異方性エッチングのいずれでもよいが、異方性エッチングが好ましい。
【００２４】
続いて、図１１（ｃ）に示すように、形成しようとする貫通孔６とほぼ同じ大きさ及び形状の窓２２を有するエッチングマスク２０を、補強基板１８上に形成する。エッチングマスク２０は、例えば、補強基板１８と同様の材料で形成することができる。なお、凹部５の残し厚さを１０μｍ程度以下とした場合には、半導体チップ１表面からの可視光照射による透過像観察で、貫通孔６を貫通させるべき位置を確認することができ、この透過像にあわせてエッチングマスク２０を形成すれば、高精度でのエッチングマスク２０の位置合わせが可能になる。
次いで、図１１（ｄ）に示すように、エッチングマスク２０を介して、異方性エッチングにより貫通孔６を形成する。エッチングの終点は、実施の形態６と同様に行うことができる。なお、光検出器を用いてプラズマの光の透過や、上方からレーザー光を照射して、この透過を検出することにより、エッチングの終点検出を行ってもよい。
最後に、エッチングマスク２０を取り除く。
【００２５】
また、図１１（ｃ）に示したエッチングマスク２０を用いる代わりに、図１１（ｅ）に示すように、補強基板１８と形成された凹部５との側面を被覆し、貫通孔６に対応する大きさの窓２２を有するエッチングマスク２１を用いて、図１１（ｆ）に示すように、貫通孔６を形成してもよい。エッチングマスク２１は、例えば、フォトレジストにより形成することが適当である。
【００２６】
実施の形態８：半導体チップの製造方法
この実施の形態では、図１２（ａ）に示すように、補強基板２３の窓２４を、半導体チップ１に形成しようとする凹部５と同じか若干大きい形状とする。そして、その補強基板２３の上に、窓２４と同じか若干小さい窓２６を有する第１エッチングマスク２５を形成する。これら補強基板２３と第１エッチングマスクとの双方をエッチングマスクとして利用する。第１エッチングマスク２５は、例えば、フォトレジストにより形成することが適当である。なお、この実施の形態においても、図１０（ａ）及び図１１（ａ）と同様の電極基盤１６、さらにセンサー電極１７を用いてもよい。
【００２７】
その後、この第１エッチングマスク２５を介して、図１２（ｂ）に示すように、実施の形態７と同様に凹部５を形成する。凹部５形成後に、第１エッチングマスク２５を除去する。ただし、この第１エッチングマスク２５は必ずしも除去しなくてもよい。
続いて、図１２（ｃ）に示すように、形成しようとする貫通孔６とほぼ同じ大きさ及び形状の窓２８を有する第２エッチングマスク２７を、補強基板２３上に形成する。
次いで、図１２（ｄ）に示すように、第２エッチングマスク２７を介して、異方性エッチングにより貫通孔６を形成する。
最後に、第２エッチングマスク２７を取り除く。
【００２８】
また、図１２（ｃ）に示した第２エッチングマスク２７を用いる代わりに、図１２（ｅ）に示すように、補強基板２３と形成された凹部５との側面を被覆するような第２エッチングマスク２９を用いて、図１２（ｆ）に示すように、貫通孔６を形成してもよい。
【００２９】
実施の形態９：半導体チップの製造方法
この実施の形態では、実施の形態６〜８のいずれかと同様の方法により、半導体チップ１の裏面に凹部５及び貫通孔６を形成する。この際、凹部５を形成した状態から、貫通孔６を形成するまでのエッチング所要時間を測定するとともに、走査型電子顕微鏡（ＳＥＭ）等でエッチング量を計測し、単位時間当たりのエッチング量（エッチレート）を算出し、凹部５の底部の残り厚さを算出する。
その後、エッチングマスクを除去し、図１３に示したように、形成しようとする溝７の大きさ及び形状にほぼ対応する溝形成用窓３１を有する溝形成用エッチングマスク３０を新たに形成し、このエッチングマスク３０を用いて、エッチングにより溝７を形成する。この際、先に測定したエッチングレートに基づいて、エッチングする時間を制御することにより、高精度で残り厚さを制御し、凹部５の底部に、例えば、５μｍ以下の膜厚の底部を有する溝７を形成することができる。
【００３０】
実施の形態１０：突起の製造方法
まず、図１４（ａ）及び（ｄ）に示したように、厚さ４０μｍ〜２ｍｍ程度の石英板３２の上に、円形のフォトレジストによるエッチングマスク３３を形成する。このエッチングマスク３３の直径は形成しようとする突起８の高さに応じて適宜調整することができる。例えば、５０μｍ程度の高さの場合には、直径が１００〜１５０μｍ程度が適当である。なお、テーパ状の突起８が円錐及び円錐台等の場合には円形、角錐及び角錐台等の場合には多角形のエッチングマスクとすることができる。角錐等の場合の大きさ等も、円形の場合と同等とすることが好ましい。
【００３１】
エッチングマスク３３はフォトレジストの他に、石英板上に、厚さ１〜１０μｍ程度のシリコン膜を成膜し、この上にフォトレジストで円形マスクを形成し、シリコン膜をプラズマエッチング等のドライエッチング、もしくは硝フッ酸系エッチング液、ＫＯＨエッチング液等を用いるウェットエッチングでエッチングして、石英板上に、円形のポリシリコン膜を形成し、エッチングマスクとしてもよい。
次いで、図１４（ｂ）及び（ｅ）に示したように、エッチングマスク３３を用いて等方性エッチングを行い、エッチングがエッチングマスク３３下全域に広がる前にエッチングを終了させる。その後、エッチングマスク３３を除去すると、先端が平らなテーパ状の突起８ｂを形成することができる。エッチングマスク３３の除去は、フォトレジストの場合は、硫酸系薬液、有機溶剤系薬液等、ポリシリコン膜の場合は、硝酸＋フッ酸混合液、ＫＯＨ水溶液等を利用して行うことができる。なお、エッチングは、エッチング途中にエッチングマスク３３が変形して円錐先端を被覆しないように、エッチングマスクを下にして行うことが好ましい。
【００３２】
なお、エッチングを、エッチングマスク３３下全域に広がるまで行う場合には、図１４（ｃ）及び（ｆ）に示したように、先端が尖ったテーパ状の突起８を形成することができる。この際、エッチングがエッチングマスク３３下のほぼ全域に進むとエッチングマスク３３は剥がれ落ちる。
その後、得られた突起８をダイシング等で切断し、半導体チップ１に組み込む。
【００３３】
実施の形態１１：突起の製造方法
図１５（ａ）に示すように、実施の形態１０で得られた先端が尖ったテーパ状の突起８を形成した後、図１５（ｂ）に示すように、上面からエッチングを行うことにより、先端が丸められた突起８ａとすることができる。エッチングは、フッ酸によるエッチング液を用いたウェットエッチングによる等方性エッチングが有効である。
また、同様に、図１６（ａ）に示すように、先端が平坦なテーパ状の突起８ｂを形成した後、図１６（ｂ）に示したように、上記と同様に上面からエッチングを行うことにより、先端が丸められた突起８ａとすることができる。
【００３４】
さらに、図１７（ａ）及び（ｃ）に示すように、上面からのエッチングを、先端の平坦面に対して並行に突起８ｂを回転させながら、回転面に対して４０°以下又は５５°以上の角度でアルゴン等のイオンビームスパッタにより、行ってもよい。スパッタエッチングは、突起８ｂの材質によって、４０〜６０°程度（石英の場合は５０°程度）のイオンビーム入射角でエッチレートが最大となることから、平坦部の角が削られ、先端が丸められた突起８ａとすることができる。
【００３５】
【発明の効果】
本発明によれば、半導体チップの裏面に１以上の凹部が形成され、この凹部内に１以上の貫通孔が形成されているため、不正に半導体チップを開封して、回路やメモリ等の内部情報を解析しようとして、片面から薬液開封を行った場合でも、貫通孔を通して反対面の封止材までも溶解し、薬液内での衝撃や、薬液の洗浄、さらに取り扱い時の衝撃等により、凹部により薄く加工された半導体チップが容易に破損し、半導体チップのメモリ等の解析を不能にすることができる。
【００３６】
また、貫通孔につながるように溝が形成されている場合には、貫通孔からの薬液の侵入が溝を介して凹部内に広がりやすくなり、より開封時の半導体チップの破損を容易にし、破損確立を高めることができる。
さらに、半導体チップに対向する位置に細先端を有する突起を固定することにより、薬液での加工を避けて研磨を用いて不正に開封を図る場合においても、研磨の応力で細先端の突起により、回路又は半導体チップ自体を破損し、動作解析や回路解析を有効に防止することが可能となる。しかも、突起の細先端を丸めたり、平坦に加工する場合には、通常の使用においては、熱や応力のストレスによるチップの破壊を防止することが可能となる。
特に、凹部、溝、突起を組み合わせることにより、いかなる開封手段をも有効に防止することが可能となる。
【００３７】
また、半導体基板の裏面に、１以上の窓が形成されたエッチングマスクを形成し、この窓を介して等方性エッチングすることにより凹部を形成し、さらに、同じ窓を介して異方性エッチングすることにより凹部内に貫通孔を形成する場合には、凹部と貫通孔とを形成するためのマスク工程を１枚で兼用することができ、製造工程の簡略化を図ることが可能となる。
さらに、半導体基板の裏面に、１以上の窓が形成された第１エッチングマスクを形成し、この窓を介してエッチングすることにより凹部を形成し、さらに、１以上の窓が形成された第２エッチングマスクを、この第２エッチングマスクの窓が凹部内に位置するように配置し、この窓を介してエッチングすることにより凹部内に貫通孔を形成する場合には、凹部内の貫通孔の位置を高精度に位置合わせすることが可能となり、所望の位置に貫通孔を形成することができる。
【００３８】
また、半導体基板の表面に対向し、かつ貫通孔が形成される位置に電極を設置し、貫通孔形成のためのエッチング終点を電極に流れる電流値により検出することにより、容易にエッチング量を制御することが可能となる。
特に、さらに１以上の窓が形成された溝形成用エッチングマスクを、この窓が凹部内に位置するように配置し、この窓を介してエッチングすることにより凹部内であって、貫通孔につながる溝を形成する場合、さらに、この溝をエッチング時間を制御しながら形成する場合には、所定深さの溝の形成を容易に実現することが可能となる。
さらに、板状材料の表面に、円形又は多角形のエッチングマスクを形成し、このエッチングマスクを用いて、表面から等方性エッチングすることにより、テーパ状の突起を形成し、この突起の細先端を、半導体チップの表面に対向する位置に固定する場合には、応力による破壊を実現する半導体チップを容易に形成することができる。
【図面の簡単な説明】
【図１】本発明の半導体チップの一実施の形態を示す表裏面斜視図及び断面図である。
【図２】本発明の半導体チップの別の実施の形態を示す表裏面斜視図及び断面図である。
【図３】本発明の半導体チップのさらに別の実施の形態を示す表裏面斜視図である。
【図４】本発明の半導体チップのさらに別の実施の形態を示す表裏面斜視図である。
【図５】本発明の半導体チップのさらに別の実施の形態を示す表裏面斜視図である。
【図６】本発明の半導体チップのさらに別の実施の形態を示す断面図である。
【図７】本発明の半導体チップに固定される突起の断面図である。
【図８】本発明の半導体チップのさらに別の実施の形態を示す断面図である。
【図９】本発明の半導体チップのさらに別の実施の形態を示す断面図である。
【図１０】本発明の半導体チップの製造方法の示す要部の概略断面工程図である。
【図１１】本発明の半導体チップの別の製造方法の示す要部の概略断面工程図である。
【図１２】本発明の半導体チップの別の製造方法の示す要部の概略断面工程図である。
【図１３】本発明の半導体チップの別の製造方法の示す要部の概略断面工程図である。
【図１４】本発明の半導体チップに固定される突起の製造方法を示す要部の概略断面工程図である。
【図１５】本発明の半導体チップに固定される突起の別の製造方法を示す要部の概略断面工程図である。
【図１６】本発明の半導体チップに固定される突起の別の製造方法を示す要部の概略断面工程図である。
【図１７】本発明の半導体チップに固定される突起の別の製造方法を示す要部の概略断面工程図である。
【符号の説明】
１　半導体チップ
２　不揮発性メモリ
３　ロジック回路
４　ボンディングパッド
５　凹部
６　貫通孔
７　溝
８、８ａ、８ｂ　突起
９　軟質樹脂
１０　応力緩衝膜
１１、１６　電極基盤
１２　支持基板
１３　封止樹脂
１４、１８、２３　補強基板
１５、１９、２２、２４、２５　窓
１７　センサー電極
２０、２１、２９、３３　エッチングマスク
２５　第１エッチングマスク
２７　第２エッチングマスク
３０　溝形成用エッチングマスク
３１　溝形成用窓
３２　石英板
【図１】
2004127179.tif 000003
【図２】
2004127179.tif 000004
【図３】
2004127179.tif 000005
【図４】
2004127179.tif 000006
【図５】
2004127179.tif 000007
【図６】
2004127179.tif 000008
【図７】
2004127179.tif 000009
【図８】
2004127179.tif 000010
【図９】
2004127179.tif 000011
【図１０】
2004127179.tif 000012
【図１１】
2004127179.tif 000013
【図１２】
2004127179.tif 000014
【図１３】
2004127179.tif 000015
【図１４】
2004127179.tif 000016
【図１５】
2004127179.tif 000017
【図１６】
2004127179.tif 000018
【図１７】
2004127179.tif 000019