(57)【要約】【課題】簡単な構成によって、ネットワーク各ノードの同期タイミングを得ることできる装置を提供するものである。【解決手段】伝送路３に接続されたマスタ１と複数のスレーブ２ｎからなるネットワークで、マスタ１から所定のタイミングで一斉放送にて送信される所定の同期パタンデータをスレーブ２ｎで受信するネットワークノードの同期装置において、スレーブ２ｎのデータ受信部は受信回路４００からデータ受信完了毎に受信完了信号を出力する受信回路と、前記受信完了信号に基づいて起動され所定時間経過後タイムオーバー信号４０８を出力するタイマ回路４０７と、前記受信回路から読み出されたデータが所定の同期パタンであった場合にパタン一致信号を発生する同期パタン検出処理部とを備え、前記パタン一致信号と前記タイムオーバー信号との論理積によってマスタ同期信号を再生する。【選択図】図２
2004135015.tif 000002
【特許請求の範囲】
【請求項１】
伝送路に接続されたマスタと複数のスレーブからなるネットワークで、該マスタから所定のタイミングで一斉放送にて送信される所定の同期パタンデータを前記スレーブで受信するネットワークノードの同期装置において、
前記スレーブのデータ受信完了毎に受信完了信号を出力する受信回路と、
前記受信完了信号に基づいて起動され所定時間経過後タイムオーバー信号を出力するタイマ回路と、
前記受信回路から読み出されたデータが所定の同期パタンであった場合にパタン一致信号を発生する同期パタン検出処理部とを備え、
前記パタン一致信号と前記タイムオーバー信号との論理積によってマスタ同期信号を再生することを特徴とするネットワークノードの同期装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ネットワークで接続された各通信ノード間でハード的な同期タイミングを得る装置に関する。
【０００２】
【従来の技術】
従来、ネットワークで接続された各通信ノード間でハード的な同期タイミングを得る方法としては、同期マスタを定めこの同期マスタから一斉放送される所定の同期パタンデータを他のスレーブで受信して同期タイミングを発生させる方法がある。このような例としては、ＩＥＥＥ１３９４のサイクルスタートパケットや、ＰＲＯＦＩＢＵＳ−ＤＰのＧｌｏｂａｌ　Ｃｏｎｔｒｏｌフレームなどがある。
図４はこうした従来方式のスレーブ側受信機能ブロック図であり、図５はその際のマスタと各スレーブの同期タイミングチャートである。図４のように専用のＬＳＩ中の４００受信回路において、３伝送路から受信された３０通信データは、４２０同期パタン検出部にて照合されており、データの最終バイト受信時、４０４ＣＲＣ演算部でＣＲＣ正常であれば、同期パタン検出部からの出力との４２１論理積ロジックによって、４２２マスタ同期信号を発生させるものである。したがって通信データ受信のタイミングにて同期パタンでなければ４２２マスタ同期信号は出力されず通常のデータ受信アプリケーション処理が実行され、同期パタンであれば４２２マスタ同期信号を発生することになる。この結果、図５に示す通り、１マスタから一定のサイクルで一斉放送にて送信されてくる同期パタンデータに同期して、各スレーブはそのデータ受信完了のタイミングで一斉にマスタ同期信号発生することになる。（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００２−１８５４６９号公報（第３頁、第３図）
【０００４】
【発明が解決しようとする課題】
ところが、従来技術では、同期タイミングを検出するために、専用の受信回路つまり通信ＬＳＩが必要であった。このため例えば汎用的な伝送路間で、同技術を利用する場合には同期パタンを検出し所定の遅延時間のみで同期信号を再生できる専用の通信ＬＳＩを開発・使用せねばならず、もしも、こうした専用の通信ＬＳＩを利用せず、汎用的なＬＡＮチップとマイクロプロセッサを応用したソフトウェア処理によって実現しようとすれば、図６に示すような受信回路構成となり、データ受信後に実行されるソフトウェア処理である同期パタン検出処理の処理遅延の揺らぎに応じて、マスタ同期信号の発生は各スレーブ毎に、毎回まちまちとなり、結果的に同期タイミングは図７に示すようにマスタと特定のスレーブ間の同期タイミングも一定しないだけでなく、各スレーブ間の同期タイミングもとれないという問題があった。
本発明は、簡単な構成によって、ネットワーク各ノードの同期タイミングを得ることできる装置を提供するものである。
【０００５】
【課題を解決するための手段】
上記問題を解決するため、本発明は、次のように構成したのである。
本発明のネットワークノードの同期装置は、伝送路に接続されたマスタと複数のスレーブからなるネットワークで、該マスタから所定のタイミングで一斉放送にて送信される所定の同期パタンデータを前記スレーブで受信するネットワークノードの同期装置において、前記スレーブのデータ受信部は受信回路からデータ受信完了毎に受信完了信号を出力する受信回路と、前記受信完了信号に基づいて起動され所定時間経過後タイムオーバー信号を出力するタイマ回路と、前記受信回路から読み出されたデータが所定の同期パタンであった場合にパタン一致信号を発生する同期パタン検出処理部とを備え、前記パタン一致信号と前記タイムオーバー信号との論理積によってマスタ同期信号を再生することを特徴とするものである。
【０００６】
【発明の実施の形態】
以下本発明の実施例を図に基づいて説明する。
図１は本発明のネットワーク構成例を示す図である。図においてマスタ：１と、１台以上ｎ台のスレーブ：２１〜２ｎが、伝送路：３を介して接続されている。マスタ：１は所定のタイミング毎に所定のデータパタンである同期パタンデータを全スレーブに向け一斉放送で送信している。
図２は各スレーブの受信部における本発明の実施例を示す概略ブロック図である。図中４００は受信回路、４０１は受信回路内の受信ＩＦ部、４０２は受信バッファ、４０３はＨｏｓｔ　ＩＦ部、４０４はＣＲＣ演算部である。４０５は受信回路から受信データを読み出すバスを示し、４０６は受信回路にてデータ正常受信時に出力される受信完了割込みの信号ラインを示す。４０７は受信回路の外に置かれたタイマーであり、受信完了割込み４０６を受けてタイマをスタートさせ、所定の時間経過後タイムオーバー信号４０８を発生させるものである。４０９は、受信回路外部のプロセッサにて動作する同期パタン検出処理部（ソフトウェア処理）であり、４１０は同期パタン検出時にソフトウェアで発生させるパタン一致信号である。４１２はタイムオーバー信号４０８とパタン一致信号４１０の出力の論理積でありこの出力がマスタ同期信号４１１となる。
【０００７】
各スレーブの受信部では、伝送路３から受信された通信データ３０は、受信回路４００の受信ＩＦ部４０１に入力され、電気的なシリアル信号は復号されて８ビット単位のパラレルデータに変換され、受信バッファ４０２に蓄えられる。同時にＣＲＣ演算部４０４にてＣＲＣの演算処理が行われている。通信データの最終バイトを受信したときに末尾２バイトのＣＲＣデータとＣＲＣ演算部４０４の結果とが照合され、正常受信であれば受信回路４００の外部に受信完了割込み４０６を出力して、正常なデータ受信の完了を受信回路４００の外部に通知する。
この受信割込み４０６は、データ受信のつど、タイマ４０７を起動することになる。これと同時に外部プロセッサにも受信完了が通知され、同期パタン検出処理部４０９が起動される。同期パタン検出処理部４０９ではバス４０５経由で４００受信回路から読み出した受信データをチェックし、所定の同期パタンであるかどうかの判定を行う。同期パタンであればパタン一致信号４１０を出力する。この結果、データ正常受信後、タイマ４０７が所定の時間経過後に出力するタイムオーバー信号４０８の出力タイミングにて論理積回路４１２を経てマスタ同期信号４１１が出力されることとなる。
【０００８】
また、受信データが同期パタンでは無かった場合には同期パタン検出処理部４０９はタイマ４０７を停止して処理を終了し、以後通常のデータ受信処理（アプリケーション処理）が実行されることになる。
本発明によれば図３にも示す通り、マスタから所定の同期サイクルごとに送信される同期パタンデータの受信に同期し、同期パタンデータ受信後、一定のタイマ４０７のタイムアウトによるタイマ遅延の経過後にマスタ同期信号を周期的に発生させることができ、かつネットワークに接続される全スレーブが同じタイマ遅延後に、同期して信号発生を得ることができるようになる。
【発明の効果】
以上述べたように、本発明によれば一般的な受信回路のみ持った通信ＬＳＩによるネットワークでも、外付けのタイマとソフトウェア処理によって、一定サイクルで一斉放送される同期パタンデータ受信後から常に一定の遅延時間で同期信号を発生させることができるため、ネットワーク各ノードの同期タイミングを得ることが、安価なハード回路で実現できるようになる。
【図面の簡単な説明】
【図１】本発明の実施例を示すシステム構成図
【図２】本発明の実施例を示すスレーブ側受信部概略ブロック図
【図３】本発明の実施例による同期タイミングチャート
【図４】従来技術例を示すスレーブ側受信部概略ブロック図
【図５】従来技術例による同期タイミングチャート
【図６】本発明を適用しなかった場合のスレーブ側受信部ブロック図
【図７】本発明を適用しなかった場合の同期タイミングチャート
【符号の説明】
１：マスタ
２１〜２ｎ：スレーブ
３：伝送路
３０：通信データ
４００：スレーブ受信回路
４０１：スレーブ受信回路内、受信ＩＦ部
４０２：スレーブ受信回路内、受信バッファ
４０３：スレーブ受信回路内、Ｈｏｓｔ　ＩＦ部
４０４：スレーブ受信回路内、ＣＲＣ演算部
４０５：受信データ読み出し用バス
４０６：受信完了割込み
４０７：タイマ
４０８：タイムオーバー信号
４０９：同期パタン検出処理部
４１０：パタン一致信号
４１１：マスタ同期信号
４１２：論理積ロジック
４２０：スレーブ受信回路内、同期パタン検出部
４２１：スレーブ受信回路内、論理積ロジック
４２２：スレーブ受信回路からのマスタ同期出力
【図１】
2004135015.tif 000003
【図２】
2004135015.tif 000004
【図３】
2004135015.tif 000005
【図４】
2004135015.tif 000006
【図５】
2004135015.tif 000007
【図６】
2004135015.tif 000008
【図７】
2004135015.tif 000009