(57)【要約】【課題】  本発明は、一時的な電圧降下による誤放電を予防して低電圧駆動とコントラスト特性を高めるようにしたＰＤＰの駆動方法及び装置に関する。【解決手段】  本発明によるプラズマディスプレイパネルの駆動方法は、電圧が変化する第１区間と第２区間との間に、特定電圧を一定時間の間に維持する維持区間をランプ波形に設定する段階と、前記ランプ波形を電極に供給する段階とを含む。本発明によるプラズマディスプレイパネルの駆動装置は、電圧が変化する第１区間と第２区間との間に特定電圧を一定時間の間に維持する維持区間を含むランプ波形を発生して、前記ランプ波形を電極に供給する初期化駆動回路を備える。【選択図】  図６
2004361964.tif 000002
【特許請求の範囲】
【請求項１】
ランプ波形を使用してセルを初期化する方法において、
電圧が変化する第１区間と第２区間との間に、特定電圧を一定時間の間に維持する維持区間を前記ランプ波形に設定する段階と、
前記ランプ波形を電極に供給する段階と、
を含むことを特徴とする、プラズマディスプレイパネルの駆動方法。
【請求項２】
前記特定電圧は、基底電圧ＧＮＤであることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記ランプ波形は、正極性の電圧から前記特定電圧を経由して負極性の電圧まで電圧が低くなることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記特定電圧は、前記正極性の電圧と前記負極性の電圧との間の電圧であることを特徴とする、請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
リセット期間の第１区間の間に、電圧が上昇する第１上昇ランプ波形を第１電極に供給する段階と、 
前記リセット期間の第２区間の間に、電圧が上昇する第２上昇ランプ波形を第２電極に供給すると共に、前記維持区間を含むランプ波形を前記第１電極に供給する段階と、
前記リセット期間の第３区間の間に、電圧が下降する第２下降ランプ波形を前記第２電極に供給する段階と、
をさらに含むことを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
ランプ波形を使用してセルを初期化する方法において、
電圧が変化する第１区間と第２区間との間に、特定電圧を一定時間の間に維持する維持区間を有するランプ波形を第１電極に供給する段階と、
第２電極に初期化電圧を供給して、前記維持区間の間に前記第２電極の電圧を変化させる段階と、
を含むことを特徴とする、プラズマディスプレイパネルの駆動方法。
【請求項７】
ランプ波形を使用してセルを初期化する装置において、
電圧が変化する第１区間と第２区間との間に、特定電圧を一定時間の間に維持する維持区間を含むランプ波形を発生し、前記ランプ波形を電極に供給する初期化駆動回路を備えることを特徴とする、プラズマディスプレイパネルの駆動装置。
【請求項８】
前記特定電圧は、基底電圧ＧＮＤであることを特徴とする、請求項７に記載のプラズマディスプレイパネルの駆動装置。
【請求項９】
前記ランプ波形は、正極性の電圧から前記特定電圧を経由して負極性の電圧まで電圧が低くなることを特徴とする、請求項７に記載のプラズマディスプレイパネルの駆動装置。
【請求項１０】
前記特定電圧は、前記正極性の電圧と前記負極性の電圧との間の電圧であることを特徴とする、請求項９に記載のプラズマディスプレイパネルの駆動装置。
【請求項１１】
前記初期化駆動回路は、
リセット期間の第１区間の間に、電圧が上昇する第１上昇ランプ波形を第１電極に供給し、 
前記リセット期間の第２区間の間に、電圧が上昇する第２上昇ランプ波形を第２電極に供給すると共に、電圧が下降する第１下降ランプ波形を前記第１電極に供給し、
前記リセット期間の第３区間の間に、電圧が下降する第２下降ランプ波形を前記第２電極に供給することを特徴とする、請求項７に記載のプラズマディスプレイパネルの駆動装置。
【請求項１２】
ランプ波形を使用してセルを初期化する装置において、
電圧が変化する第１区間と第２区間との間に、特定電圧を一定時間の間に維持する維持区間を有するランプ波形を第１電極に供給する第１初期化駆動回路と、
第２電極に初期化電圧を供給し、前記維持区間の間に前記第２電極の電圧を変化させる第２初期化駆動回路を備えることを特徴とする、プラズマディスプレイパネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルに関し、より詳細にはプラズマディスプレイパネルの駆動方法及び装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル(Ｐlasma Ｄisplay Ｐanel :以下“ＰＤＰ”と称する)は、Ｈe+Ｘe、Ｎe+Ｘe、Ｈe+Ｎe+Ｘeのガス放電時発生する紫外線によって蛍光体を発光させることによって画像を表示する。このようなＰＤＰは、薄膜化と大型化が容易だけでなく最近の技術開発によって大きく向上した画質を提供する。特に、３電極交流面放電型ＰＤＰは、放電時表面に蓄積された壁電荷を利用して放電に必要な電圧を低めて、放電によって発生されるスパッタリングから電極を保護するため、低電圧駆動と長寿命の長所を有する。
【０００３】
図１及び図２を参照すれば、３電極交流面放電型ＰＤＰは、上部基板１０上に形成されたスキャン電極Ｙ１〜Ｙn及びサステイン電極Ｚと、下部基板１８上に形成されたアドレス電極Ｘ１〜Ｘmとを備える。
このＰＤＰの放電セル１は、スキャン電極Ｙ１〜Ｙnと、サステイン電極Ｚ及びアドレス電極Ｘ１〜Ｘmの交差部に形成される。
【０００４】
スキャン電極Ｙ１〜Ｙnとサステイン電極Ｚのそれぞれは、透明電極１２と、透明電極１２より小さな線幅を有して透明電極の一側端に形成される金属バス電極１１とを含む。透明電極１２は、通常、インジウム・ ティン・ オキサイド(Ｉndium-Ｔin-Ｏxide :ＩＴＯ)で上部基板１０上に形成される。金属バス電極１１は、通常金属で透明電極１２上に形成され抵抗が高い透明電極１２による電圧降下を減らす役割をする。スキャン電極Ｙ１〜Ｙnとサステイン電極Ｚとが形成された上部基板１０には、上部誘電体層１３と保護膜１４とが積層される。上部誘電体層１３上には、プラズマ放電時発生された壁電荷が蓄積される。保護膜１４は、プラズマ放電時発生されたスパッタリングから電極(Ｙ１〜Ｙn、Ｚ)と上部誘電体層１３とを保護して、２次電子の放出效率を高めるようになる。この保護膜１４としては、通常、酸化マグネシウム(ＭgＯ)が利用される。
【０００５】
アドレス電極Ｘ１〜Ｘmは、スキャン電極Ｙ１〜Ｙn及びサステイン電極Ｚと交差される方向に下部基板１８上に形成される。下部基板１８上には、下部誘電体層１７と隔壁１５とが形成される。下部誘電体層１７と隔壁１５との表面には蛍光体層１６が形成される。隔壁１５は、アドレス電極Ｘ１〜Ｘmと並んで形成され放電セルを物理的に区分して隣接した放電セル１の間の電気的、光学的な干渉を遮断する。蛍光体層１６は、プラズマ放電時発生された紫外線によって励起・発光され、赤色、緑色又は青色の何れかの一つの可視光線を発生する。
【０００６】
上/下部基板(１０、１８)と隔壁１５との間に設けられた放電セルの放電空間には、放電のためのＨe+Ｘe、Ｎe+Ｘe、Ｈe+Ｎe+Ｘeなどの不活性混合ガスが注入される。
このような３電極交流面放電型ＰＤＰは、画像の階調を表示するために一つのフレームを発光回数が異なる多数のサブフィールドに分けて駆動している。２５６階調で画像を表示しようとする場合、１/６０秒に該当するフレーム期間１６.６７msは、図３のように８つのサブフィールドＳＦ１〜ＳＦ８に分けられる。各サブフィールドＳＦ１〜ＳＦ８は、放電セル１を初期化するためのリセット期間と、放電セルを選択するためのアドレス期間及び放電回数によって階調を表示するサステイン期間とに分けられる。各サブフィールドＳＦ１〜ＳＦ８のリセット期間及びアドレス期間は、各サブフィールド毎に同一な反面、サステイン期間及びその放電回数は、各サブフィールドにおいて、２n(ただ、n=０、１、２、３、４、５、６、７)の比率で増加される。
【０００７】
図４は、ＰＤＰの駆動波形を示す。
図４を参照すれば、リセット期間のセットアップ期間ＳＵには全てのスキャン電極Ｙに上昇ランプ波形Ｒamp-upが同時に供給される。これと同時に、サステイン電極Ｚとアドレス電極Ｘとには０[Ｖ]が供給される。上昇ランプ波形Ｒamp-upによって全画面のセルの内でスキャン電極Ｙとアドレス電極Ｘとの間と、スキャン電極Ｙとサステイン電極Ｚとの間には、弱放電でセットアップ放電が起きる。このセットアップ放電によって、アドレス電極Ｘとサステイン電極Ｚとの上には、正極性の壁電荷が蓄積され、スキャン電極Ｙ上には負極性の壁電荷が蓄積されるようになる。リセット期間のセットダウン期間ＳＤには、おおよそサステイン電圧Ｖsから落ち始めて基底電圧ＧＮＤや０[Ｖ]まで電圧が落ちる下降ランプ波形Ｒamp-dnがスキャン電極Ｙに同時に供給される。この下降ランプ波形Ｒamp-dnがスキャン電極Ｙに供給される間に、サステイン電極Ｚには正極性のサステイン電圧Ｖsが供給され、アドレス電極Ｘには０[Ｖ]が供給される。このように下降ランプ波形Ｒamp-dnが供給されるとき、スキャン電極Ｙとサステイン電極Ｚとの間と、スキャン電極Ｙとアドレス電極Ｘとの間に、弱放電でセットダウン放電が起きる。このようなセットダウン放電によってセットアップ放電時に形成された壁電荷の中でアドレス放電に不必要な過度な壁電荷が消去される。このようなリセット期間における壁電荷の変化を見ると、アドレス電極Ｘ上の壁電荷の変化はほとんどなく、セットアップ放電時に形成されたスキャン電極Ｙ上の負極性の壁電荷がセットダウン放電によって一部減少される。反面に、サステイン電極Ｚ上にはセットアップ放電時に正極性の壁電荷が形成されたが、セットダウン放電時のスキャン電極Ｙの負極性の壁電荷の減少分だけスキャン電極に負極性の壁電荷が蓄積されるようになる。
【０００８】
アドレス期間には、負極性のスキャンパルスscanがスキャン電極Ｙに順次に供給されるとともに、スキャンパルスscanに同期されてアドレス電極Ｘに正極性のデータパルスdataが供給される。スキャンパルスscanとデータパルスdataとの電圧差と、リセット期間に生成された壁電圧とが加わわることによって、データパルスが供給されるオンになるセルの内にはアドレス放電が発生される。アドレス放電によって選択されたオンになるセル内には、サステイン電圧Ｖsが供給されるとき、放電が起きることができるような程度の壁電荷が形成される。このアドレス期間の間に、サステイン電極Ｚには正極性の直流電圧Ｚdcが供給される。
【０００９】
サステイン期間には、スキャン電極Ｙとサステイン電極Ｚとに交番的にサステインパルスsusが供給される。アドレス放電によって選択されたオンになるセルはセル内の壁電圧とサステインパルスsusとが加わわることによって、サステインパルスsusが供給される毎にスキャン電極Ｙとサステイン電極Ｚとの間にサステイン放電、すなわち、表示放電が発生される。
【００１０】
サステイン放電が完了された後には、消去期間がつながる。消去期間には、パルス幅と電圧レベルの小さな消去ランプ波形ramp-ersがサステイン電極Ｚに供給され、全画面のセルの内に残留する壁電荷を消去させるようになる。
図４の駆動波形のように、下降ランプ波形Ｒamp-dnの電圧が０[Ｖ]までだけ低くなる場合に、全ての放電セル１にアドレス放電に必要な上板の壁電荷が均一に残るようにする消去動作が適切になりにくい。このため、図５のように下降ランプ波形Ｒamp-dnの電圧を負極性の電圧まで低めて消去放電が全ての放電セル１で十分に、また均一になるようにする方法が開発されたことがある。
【００１１】
ＰＤＰは、リセット期間の壁電荷の制御が難しくランプ波形の電圧が高いので、リセット期間のセットアップ放電とセットダウン放電が比較的大きく起きるため、コントラストの特性が悪い問題点がある。従来のＰＤＰ駆動方法では、ＰＤＰを初期化するためのランプ波形は互いに異なるＰＤＰのセル条件と駆動条件に対応して異なるように、例えば、勾配と電圧などが異なるように設定されなければならない。従って、セル条件と駆動条件が異なる新しいＰＤＰが開発さると、それに対する多数の実験を経てランプ波形の電圧、勾配などを決めなければならない。
【００１２】
ＰＤＰは解像度が高くなっており、最近、画質が大きく改善している。このように、解像度が増加させたり画質を高めるためにサブフィールドを追加すると、アドレス駆動時間が長くなるため、駆動時間が不足になる。このような駆動時間の不足は、ＰＤＰにおいて二つのラインを同時にスキャンすることができるデュアルスキャン方法で解決できるが、デュアルスキャン方法によってドライブ集積回路が加えられなければならないという問題点がある。従って、最近は、ドライブ集積回路の追加が不必要なシングルスキャンでＰＤＰを駆動するとともに画質を高めることができる研究が活発に進行されている。
【００１３】
また、ＰＤＰの高效率化のために、最近は放電ガスにおいてＸeの含量を１０%以上高める方法が提案されたことがある。ところで、このようにＸeの含量を高めるとリセット期間のランプ電圧が高くなり、放電遅延、特に、アドレスジタ(jitter)値が増加してスキャンタイムとアドレス期間が増加することによって、シングルスキャンでＰＤＰを駆動することができなくなって駆動マージンが小くなり、サステイン動作が不安定になる。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、一時的な電圧降下による誤放電を予防して低電圧駆動とコントラスト特性を高めるようにしたＰＤＰの駆動方法及び装置を提供することにある。
【課題を解決するための手段】
【００１５】
前記目的を成すために、本発明の実施形態によるＰＤＰの駆動方法は、電圧が変化する第１区間と第２区間との間に特定電圧を一定時間の間に維持する維持区間をランプ波形に設定する段階と、前記ランプ波形を電極に供給する段階とを含む。
本発明に係る実施形態では、前記特定電圧は基底電圧ＧＮＤであることを特徴とする。
また、本発明の実施形態では、前記ランプ波形は、正極性の電圧から前記特定電圧を経由して負極性の電圧まで電圧が低くなることを特徴とする。
【００１６】
また、本発明の実施形態では、前記特定電圧は、前記正極性の電圧と前記負極性の電圧との間の電圧であることを特徴とする。
本発明の実施形態によるＰＤＰの駆動方法は、リセット期間の第１区間の間に電圧が上昇する第１上昇ランプ波形を第１電極に供給する段階と、前記リセット期間の第２区間の間に電圧が上昇する第２上昇ランプ波形を第２電極に供給すると共に、前記維持区間を含むランプ波形を前記第１電極に供給する段階と、前記リセット期間の第３区間の間に電圧が下降する第２下降ランプ波形を前記第２電極に供給する段階とをさらに含む。
【００１７】
本発明の他の実施形態によるＰＤＰの駆動方法は、電圧が変化する第１区間と第２区間との間に特定電圧を一定時間の間維持する維持区間を有するランプ波形を第１電極に供給する段階と、第２電極に初期化電圧を供給して前記維持区間の間に前記第２電極の電圧を変化させる段階とを含む。
本発明の実施形態によるＰＤＰの駆動装置は、電圧が変化する第１区間と第２区間との間に特定電圧を一定時間の間に維持する維持区間を含むランプ波形を発生して、前記ランプ波形を電極に供給する初期化駆動回路を備える。
【００１８】
本発明の他の実施形態によるＰＤＰの駆動装置は、電圧が変化する第１区間と第２区間との間に特定電圧を一定時間の間に維持する維持区間を有するランプ波形を第１電極に供給する第１初期化駆動回路と、第２電極に初期化電圧を供給して前記維持区間の間に前記第２電極の電圧を変化させる第２初期化駆動回路とを備える。
上述したように、本発明によるＰＤＰの駆動方法及び装置は、上昇ランプ波形をスキャン電極とサステイン電極とに時間差をおいて順次に印加して、下降ランプ波形をスキャン電極とサステイン電極とに同時に印加して全セルを初期化させる。このとき、スキャン電極に第１上昇ランプ波形が印加されるa区間は上板と下板に壁電荷が形成される期間であり、サステイン電極に第２上昇ランプ波形が印加されるb区間は上板の壁電荷が消去される期間である。そして、スキャン電極とサステイン電極とに同時に下降ランプ波形が印加されるc区間は上板と下板の壁電荷を適切に消去する期間である。
【００１９】
また、発明によるＰＤＰの駆動方法及び装置は、サステイン電極の電圧が急激に変わるときスキャン電極の電圧を一定の電圧で固定させるようになる。スキャン電極の電圧が固定される期間の前後でスキャン電極に印加される初期化波形の勾配は、ＰＤＰのパネル特性と駆動条件によってリセット期間の放電が最適に安定化できるように異なるように設定されることができる。
【発明の効果】
【００２０】
このような初期化動作によって本発明によるＰＤＰの駆動方法及び装置は、第一に、一時的な電圧降下による誤放電を予防することができる。第二に、ランプ電圧を低めてコントラスト特性を向上することができる。第三に、上板と下板の壁電荷の調節が容易でアドレス初期条件に安定的な壁電荷を形成することができるので、アドレス動作の駆動マージンを広げることができる。第四に、アドレス初期条件で下板上に十分な量の壁電荷が一定に形成されるのでアドレス放電遅延、すなわち、アドレスジタが小さくなるのでシングルスキャンでＰＤＰを駆動することができる。
【００２１】
また、本発明によるＰＤＰの駆動方法及び装置は、速やかにかつ強くアドレス放電が形成され、その結果アドレス放電によって形成された上板の壁電荷の量が多くなるため、サステイン放電が速やかにかつ安定に起きるため、サステイン動作が安定化されサステイン駆動マージンが広くなる。
【発明を実施するための最良の形態】
【００２２】
前記目的外に本発明の他の目的及び利点は、添付した図面を参照した本発明の望ましい実施形態に対する説明として明らかにする。
〔第１実施形態〕
以下、本発明の実施形態を添付した図６〜図２０を参照して詳細に説明する。
【００２３】
本発明の実施形態によるＰＤＰの駆動方法は、全画面の放電セルを初期化するためのリセット期間と、オンになるセルを選択するためのアドレス期間と、アドレス放電が起きるオンになるセルに対してサステイン放電を起こすためのサステイン期間をそれぞれ含む多数のサブフィールドで一つのフレーム期間を時分割駆動する。多数のサブフィールドの中で少なくとも一つのサブフィールドは図６のような駆動波形に駆動される。
【００２４】
図６及び図７を参照すれば、本発明の実施形態によるＰＤＰの駆動方法は、リセット期間の間に、上昇ランプ波形(Ｒuy、Ｒuz)をそれぞれスキャン電極Ｙとサステイン電極Ｚに順次に供給する。
リセット期間のa区間には、全てのスキャン電極Ｙにおおよそサステイン電圧Ｖsから上昇し始めてセットアップ電圧Ｖryまで上昇する第１上昇ランプ波形Ｒuyが同時に供給される。これと同時に、サステイン電極Ｚとアドレス電極Ｘとには０[Ｖ]が供給される。このa区間は、上板の電極(Ｙ、Ｚ)と下板のアドレス電極Ｘ上に壁電荷を蓄積する期間である。第１上昇ランプ波形Ｒuyによって全画面のセルの内でスキャン電極Ｙとアドレス電極Ｘとの間と、スキャン電極Ｙとサステイン電極Ｚとの間には弱放電が起きる。この放電によってアドレス電極Ｘとサステイン電極Ｚとの上には、正極性(＋)の壁電荷が蓄積され、スキャン電極Ｙ上には負極性(−)の壁電荷が蓄積される。
【００２５】
リセット期間のb区間には、サステイン電極Ｚにおおよそサステイン電圧Ｖsから上昇し始めてセットアップ電圧Ｖrzまで上昇する第２上昇ランプ波形Ｒuzが同時に供給される。このb区間の間に、スキャン電極Ｙにはサステイン電圧Ｖsが供給され、アドレス電極Ｘには０[Ｖ]が供給される。b区間は、上板の電極(Ｙ、Ｚ)上に蓄積された壁電荷の一部を消去すると共に、下板のアドレス電極Ｘに壁電荷をさらに蓄積する期間である。第２上昇ランプ波形Ｒuzによって全画面のセルの内で、サステイン電極Ｚとアドレス電極Ｘとの間と、スキャン電極Ｙとサステイン電極Ｚとの間には弱放電が起きる。このとき、サステイン電極Ｚとのスキャン放電によってスキャン電極Ｙ上の負極性の壁電荷は消去され、サステイン電極Ｚ上にはスキャン電極Ｙの負極性の壁電荷の減少分だけ負極性の壁電荷が蓄積されながら正極性の壁電荷が消去され、壁電荷の極性が負極性に反転される。そして、サステイン電極Ｚとアドレス電極Ｘとの間の放電によって、アドレス電極Ｘ上にはサステイン電極Ｚに蓄積されていた正極性の壁電荷の減少分だけ正極性の壁電荷がさらに蓄積される。
【００２６】
図４及び図５のような従来の駆動波形によっては、スキャン電極Ｙに上昇ランプ信号Ｒamp-upが印加されるセットアップ期間ＳＵに発生された荷電粒子の中で下板の方に流入される正極性の壁電荷量が少ないと、次のセットダウン期間ＳＤで壁電荷の消去によって下板に形成された正極性の壁電荷の損失は、アドレス放電が不安定な程度に大きくなる。つまり、従来の駆動波形によっては、アドレス期間で下板の壁電荷が不足になってアドレス放電の遅延量またはアドレスジタが大きくなるようになる。これに比べて、本発明によるＰＤＰの駆動方法は、前述したように、上昇ランプ波形Ｒuyがa区間の間にスキャン電極Ｙに印加された後、b区間の間に他の上昇ランプ波形Ｒuzがサステイン電極Ｚに印加され、二回の連続された放電で下板に正極性の壁電荷が連続的に供給される。このとき、a区間における放電が従来のセットアップ波形より小さく起きるようになって、a区間で下板上に形成される正極性の壁電荷が小さくても、b区間で起きる放電によって正極性の壁電荷が下板上に補充される。このために上昇ランプ波形(Ｒuy、Ｒuz)の電圧(Ｖry、Ｖrz)は、図４及び図５のような従来のセットアップ電圧Ｖsetupより低くなることができ、その結果、a区間とb区間での放電が弱く起きるのでコントラスト特性が向上する。このようにランプ電圧(Ｖry 、Ｖrz)が従来のランプ電圧Ｖsetupより低くなっても、下板上に十分な量の正極性の壁電荷を蓄積することができるため、つながるアドレス放電時の放電遅延を減らすことができる。
【００２７】
一方、第１及び第２上昇ランプ波形(Ｒuy、Ｒuz)の電圧(Ｖry、Ｖrz)は、同一に設定されるとか異なるように設定できる。また、第１及び第２上昇ランプ波形(Ｒuy、Ｒuz)の勾配は、同一に設定されるとか異なるように設定されることができる。
リセット期間のc区間には、おおよそサステイン電圧Ｖsから落ち始めて基底電圧ＧＮＤや０[Ｖ]まで電圧が落ちる第２下降ランプ波形Ｒdzがサステイン電極Ｚに供給されるとともに、おおよそサステイン電圧Ｖsから落ち始めて負極性の所定の電圧-Ｖnyまで電圧が落ちる第１下降ランプ波形Ｒdyがスキャン電極Ｙに供給される。この下降ランプ波形(Ｒdz、Ｒdy)がサステイン電極Ｚとスキャン電極Ｙに供給される間に、アドレス電極Ｘには０[Ｖ]が供給される。このように下降ランプ波形(Ｒdz、Ｒdy)が供給されるとき、スキャン電極Ｙとアドレス電極Ｘとの間に弱放電が起きる。この放電によって全ての放電セルにおいてスキャン電極Ｙとアドレス電極Ｘとの上に形成された壁電荷の中でアドレス放電に不必要な過度な壁電荷が消去される。
【００２８】
一方、第１及び第２下降ランプ波形(Ｒdy、Ｒdz)の電圧(Ｖry、Ｖrz)は同一に設定されることができる。また、第１及び第２下降ランプ波形(Ｒdy、Ｒdz)の勾配は、図６のように異なるように設定されるとか同一に設定されることができる。
図４及び図５のような従来の駆動波形によっては、セットダウン期間ＳＤ間に、スキャン電極Ｙとサステイン電極Ｚとの間の面放電を主に起こして、上板と下板との壁電荷を調節してアドレス条件を合わせるようになる。これに比べて、本発明によるＰＤＰの駆動方法は、c区間の間、スキャン電極Ｙとアドレス電極Ｘとの間の対向放電のみを利用して壁電荷を調節するため、アドレス放電に必要な壁電荷の調節が容易で-Ｖny電圧を適切に調節することによって、アドレス放電に関係する壁電荷を適切に消去してアドレス初期条件を理想的に設定することができる。また、アドレス放電に必要な理想的な初期条件を実現することによって、本発明は、アドレス駆動マージンを高めてアドレス放電の遅延を減らすことができる。
【００２９】
アドレス期間には、負極性のスキャン電圧-Ｖyのスキャンパルスscanがスキャン電極Ｙに順次に供給されるとともに、スキャンパルスscanに同期される正極性のデータ電圧Ｖdのデータパルスdataがアドレス電極Ｘに供給される。スキャンパルスscanとデータパルスdataの電圧差とリセット期間に生成された壁電圧とが加わわることによって、データパルスdataが供給されるセルの内にはアドレス放電が発生される。アドレス放電によって選択されたセルの内には、サステイン電圧Ｖsが供給されるとき放電が起こることができる程度の壁電荷が形成される。このアドレス期間の間にサステイン電極Ｚには正極性の直流電圧Ｖzdcが供給される。
【００３０】
従来の駆動波形において、アドレス期間の間にサステイン電極Ｚに供給される直流電圧Ｚdcは、図４及び図５から明らかに分かるように、一般にサステイン電圧Ｖsに設定され、サステイン電極Ｚ上に安定的に負極性の壁電荷を蓄積することができるような目的に利用される。これに比べて、本発明によるＰＤＰの駆動方法においては、アドレス期間の間に、サステイン電極Ｚに供給される直流電圧Ｖzdcは、b区間で印加される上昇ランプ波形Ｒuzによって発生する放電によってサステイン電極Ｚ上に負極性の壁電荷が十分に蓄積されるため、サステイン電圧Ｖsに設定された従来の直流電圧Ｚdcと同一な役割をしながらも電圧をさらに低めることができる。つまり、本発明によるＰＤＰの駆動方法は、アドレス期間の間に、サステイン電極Ｚに供給される直流電圧Ｖzdcの電圧をサステイン電圧Ｖsより低い電圧にすることができる。
【００３１】
サステイン期間には、スキャン電極Ｙとサステイン電極Ｚとに交番的にサステイン電圧Ｖsのサステインパルスsusが供給される。アドレス放電によって選択されたオンになるセルは、セルの内の壁電圧とサステインパルスsusとが加わわることによって、サステインパルスsusが供給される毎にスキャン電極Ｙとサステイン電極Ｚとの間にサステイン放電が発生される。
【００３２】
サステイン放電につながる消去期間には、０Ｖや基底電圧ＧＮＤからサステイン電圧Ｖsまで所定の勾配で上昇する消去ランプ波形ersがサステイン電極Ｚに同時に供給され、全画面のセルの内に残留する壁電荷を消去させる。
図８は、図４及び図５のような従来の駆動波形と、図６のような本発明の駆動波形で３電極交流面放電型ＰＤＰを駆動するとき、アドレス放電が起きる時の放電電流を示したシミュレーションの結果である。図８から明らかに分かるように、本発明の駆動波形でＰＤＰを駆動するとき、従来に比べて放電が速やかにかつ強く起きるということが分かる。
【００３３】
図９は、図４及び図５のような従来の駆動波形と、図６のような本発明の駆動波形で３電極交流面放電型ＰＤＰを駆動するとき、アドレス放電によって形成された壁電荷の分布を示したシミュレーションの結果である。図９において、内部が空いたシンボルは上板壁電荷の分布であり、内部が満たされたシンボルは下板壁電荷の分布である。図９から明らかに分かるように、本発明の駆動波形でＰＤＰを駆動するとき、従来に比べてアドレス放電後に形成される壁電荷の量が多くなって、サステイン放電が速やかにかつ安定に起きることができる。このようにサステイン放電が速やかにかつ安定に起きるため、高階調はもちろん、低階調でも駆動マージンが確保されることができる。
【００３４】
〔第２実施形態〕
図１０は、本発明の第２実施形態によるＰＤＰの駆動方法を示す。
図１０を参照すれば、リセット期間のa区間は前述した図６及び図７と実質的に同一である。
リセット期間のb区間には、サステイン電極Ｚに、おおよそサステイン電圧Ｖsから上昇し始めてセットアップ電圧Ｖrzまで上昇する第２上昇ランプ波形Ｒuzが供給され、おおよそサステイン電圧Ｖsから第３勾配ＳＬＰ３で電圧が下降する下降ランプ波形Ｒdyがスキャン電極Ｙに供給される。また、このb区間の間にスキャン電極Ｙには、図１１のように、おおよそサステイン電圧Ｖsから第１勾配ＳＬＰ１で変曲点１１１の電圧まで下降することもできる。このb区間の間にアドレス電極Ｘには０[Ｖ]が供給される。b区間は上板の電極(Ｙ、Ｚ)上に蓄積された壁電荷の一部を消去するとともに、下板のアドレス電極Ｘに壁電荷をさらに蓄積する期間である。第２上昇ランプ波形Ｒuzによって全画面のセルの内で、サステイン電極Ｚとアドレス電極Ｘとの間と、スキャン電極Ｙとサステイン電極Ｚとの間には弱放電が起きる。ここで、スキャン電極Ｙの電圧が下降ランプ波形Ｒdyによって低くなるため、前述した図６及び図７の実施形態よりスキャン電極Ｙとサステイン電極Ｚとの間の放電がさらによく起きるようになる。このようにスキャン電極Ｙとサステイン電極Ｚとの間の放電が比較的に強いかつ安定に起きるため駆動マージンがさらに拡大される。
【００３５】
リセット期間のc区間には、おおよそサステイン電圧Ｖsから落ち始めて基底電圧ＧＮＤや０[Ｖ]まで下降する下降ランプ波形Ｒdzがサステイン電極Ｚに供給されるとともに、第３勾配ＳＬＰ３で負極性の所定の電圧-Ｖnyまで電圧が一定に下降するランプ波形Ｒdyがスキャン電極Ｙに供給される。また、このb区間の間にスキャン電極Ｙには、図１１のように変曲点１１１の電圧から第２勾配ＳＬＰ２で負極性の所定の電圧-Ｖnyまで電圧が下降する下降ランプ波形Ｒdyが供給されることもできる。この下降ランプ波形(Ｒdz、Ｒdy)がサステイン電極Ｚとスキャン電極Ｙに供給される間に、アドレス電極Ｘには０[Ｖ]が供給される。このように下降ランプ波形(Ｒdz、Ｒdy)が供給されるとき、スキャン電極Ｙとアドレス電極Ｘとの間に弱放電が起きる。この放電によって全ての放電セルにおいてスキャン電極Ｙとアドレス電極Ｘとの上に形成された壁電荷の中でアドレス放電に不必要な過度な壁電荷が消去される。
【００３６】
アドレス期間と、サステイン期間及び消去期間は、図６及び図７と実質的に同一であるため、それに対する詳細な説明は略する。
ところで、図１０及び図１１のようにスキャン電極Ｙの電圧が下降ランプ波形Ｒdyによって低くなるとき、サステイン電極Ｚの電圧が急激に変わるようになると、スキャン電極Ｙとサステイン電極Ｚとの間のカップリング(coupling)によって、スキャン電極Ｙ上の電圧が図１２のように一時的に電圧降下１２１を起こすことがある。このような電圧降下１２１は誤放電の原因で作用するおそれがある。
【００３７】
〔第３実施形態〕
図１３は、本発明の第３実施形態によるＰＤＰの駆動方法を説明するための波形図であってリセット期間に発生される初期化波形を示す。
図１３を参照すれば、リセット期間のa区間は、前述した実施形態と実質的に同一である。
【００３８】
リセット期間のb区間には、サステイン電極Ｚにサステイン電圧Ｖsから上昇し始めてセットアップ電圧Ｖrzまで上昇する上昇ランプ波形Ｒuzが供給され、サステイン電圧Ｖsから第１勾配ＳＬＰ１で基底電圧ＧＮＤや０Ｖまで下降する下降ランプ波形Ｒdyがスキャン電極Ｙに供給される。このb区間の間にアドレス電極Ｘには基底電圧ＧＮＤや０[Ｖ]が供給される。b区間は上板の電極(Ｙ、Ｚ)上に蓄積された壁電荷の一部を消去すると共に、下板のアドレス電極Ｘに壁電荷をさらに蓄積する期間である。上昇ランプ波形Ｒuzによって全画面のセル内でサステイン電極Ｚとアドレス電極Ｘとの間と、スキャン電極Ｙとサステイン電極Ｚとの間には弱放電が起きる。
【００３９】
リセット期間のb区間とc区間との間にかけて設定された期間tgの間に、サステイン電極Ｚにはサステイン電圧Ｖsが供給された後、そのサステイン電圧Ｖsから電圧が下降する下降ランプ波形Ｒdzが供給される。この期間tgの間に、スキャン電極Ｙには基底電圧ＧＮＤが持続的に供給される。このようにサステイン電極Ｚ上の電圧が急激に変わってもスキャン電極Ｙには前記期間tgの間に基底電圧ＧＮＤが供給されるため、スキャン電極Ｙ上の電圧が基底電圧ＧＮＤで維持される。従って、サステイン電極Ｚの急激な電圧変動によって発生される可能性があるスキャン電極Ｙの電圧の変動による誤放電は発生されることができない。
【００４０】
リセット期間のc区間には、サステイン電圧Ｖsから落ち始めて基底電圧ＧＮＤや０[Ｖ]まで下降する下降ランプ波形Ｒdzがサステイン電極Ｚに供給されると共に、第２勾配ＳＬＰ２で電圧が基底電圧ＧＮＤから負極性の所定の電圧-Ｖnyまで下降するランプ波形Ｒdyがスキャン電極Ｙに供給される。この期間の間にアドレス電極Ｘには基底電圧ＧＮＤや０[Ｖ]が供給される。このように下降ランプ波形(Ｒdz、Ｒdy)が供給されるとき、スキャン電極Ｙとアドレス電極Ｘとの間に弱放電が起きる。この放電によって全ての放電セルでスキャン電極Ｙとアドレス電極Ｘとの上に形成された壁電荷の中でアドレス放電に不必要な過度な壁電荷が消去される。
【００４１】
リセット期間のb区間とc区間とでスキャン電極Ｙに供給される下降ランプ波形Ｒdyの勾配(ＳＬＰ１、ＳＬＰ２)は同一に設定されるとか異なるように設定されることができる。この下降ランプ波形Ｒdyの勾配(ＳＬＰ１、ＳＬＰ２)がb区間とc区間とで異なるように設定される場合には、ＰＤＰのモデルによって変わるパネル特性と駆動条件に柔軟に対処することができる。
【００４２】
アドレス期間とサステイン期間及び消去期間は、前述した実施形態と実質的に同一であるため、それに対する詳細な説明は略する。
〔第４実施形態〕
図１４は、本発明の第４実施形態によるＰＤＰの駆動方法を説明するための波形図であり、リセット期間に発生される初期化波形を示す。
【００４３】
図１４を参照すれば、リセット期間のa区間は前述した実施形態と実質的に同一である。
リセット期間のb区間には、サステイン電極Ｚにサステイン電圧Ｖsからセットアップ電圧Ｖrzまで上昇する上昇ランプ波形Ｒuzが供給され、サステイン電圧Ｖsから第１勾配ＳＬＰ１で所定の中間電圧Ｖ１まで下降する下降ランプ波形Ｒdyがスキャン電極Ｙに供給される。中間電圧Ｖ１はサステイン電極Ｚの急激な電圧変動によってスキャン電極Ｙ上の電圧が変動しないようにすると共に、ＰＤＰのパネル特性と駆動条件を考慮してセットダウン放電が安定に起きるように設定される電圧に設定される。この中間電圧Ｖ１はサステイン電圧Ｖsと負極性の電圧-Ｖnyとの間に設定されることができる。例えば、中間電圧Ｖ１は別途の電圧源の追加なしに既存のスキャンバイアス電圧Ｖscbに設定されることができる。このb区間の間にアドレス電極Ｘには基底電圧ＧＮＤや０[Ｖ]が供給される。b区間は上板の電極(Ｙ、Ｚ)上に蓄積された壁電荷の一部を消去すると共に下板のアドレス電極Ｘに壁電荷をさらに蓄積する期間である。上昇ランプ波形Ｒuzによって全画面のセル内でサステイン電極Ｚとアドレス電極Ｘとの間と、スキャン電極Ｙとサステイン電極Ｚとの間には弱放電が起きる。
【００４４】
リセット期間のb区間とc区間との間にかけて設定された期間tgの間に、サステイン電極Ｚにはサステイン電圧Ｖsが供給された後、そのサステイン電圧Ｖsから電圧が下降する下降ランプ波形Ｒdzが供給される。この期間tgの間にスキャン電極Ｙには前記中間電圧Ｖ１が持続的に供給される。このようにサステイン電極Ｚ上の電圧が急激に変わってもスキャン電極Ｙには前記期間tgの間に中間電圧Ｖ１が供給されるため、スキャン電極Ｙ上の電圧が中間電圧Ｖ１で維持される。従って、サステイン電極Ｚの急激な電圧変動によって発生されるスキャン電極Ｙの電圧変動による誤放電が発生されることができない。
【００４５】
リセット期間のc区間には、サステイン電圧Ｖsから落ち始めて基底電圧ＧＮＤや０[Ｖ]まで下降する下降ランプ波形Ｒdzがサステイン電極Ｚに供給されると共に、第２勾配ＳＬＰ２で電圧が基底電圧ＧＮＤから負極性の所定の電圧-Ｖnyまで下降するランプ波形Ｒdyがスキャン電極Ｙに供給される。この期間の間にアドレス電極Ｘには基底電圧ＧＮＤや０[Ｖ]が供給される。このように下降ランプ波形(Ｒdz、Ｒdy)が供給されるとき、スキャン電極Ｙとアドレス電極Ｘとの間に弱放電が起きる。この放電によって全ての放電セルでスキャン電極Ｙとアドレス電極Ｘとの上に形成された壁電荷の中でアドレス放電に不必要な過度な壁電荷が消去される。
【００４６】
リセット期間のb区間とc区間とでスキャン電極Ｙに供給される下降ランプ波形Ｒdyの勾配(ＳＬＰ１、ＳＬＰ２)は同一に設定されるとか異なるように設定されることができる。この下降ランプ波形Ｒdyの勾配(ＳＬＰ１、ＳＬＰ２)がb区間とc区間とで異なるように設定される場合には、ＰＤＰのモデルによって変わるパネル特性と駆動条件に柔軟に対処することができる。
【００４７】
アドレス期間と、サステイン期間及び消去期間は、前述した実施形態と実質的に同一であるため、それに対する詳細な説明は略する。
図１５は、本発明の実施形態によるＰＤＰの駆動装置を示す。
図１５を参照すれば、本発明の実施形態によるＰＤＰの駆動装置は、ＰＤＰのアドレス電極Ｘ１〜Ｘmにデータを供給するためのデータ駆動部１５２と、スキャン電極Ｙ１〜Ｙnを駆動するためのスキャン駆動部１５３と、共通電極であるサステイン電極Ｚを駆動するためのサステイン駆動部１５４と、各駆動部(１５２、 １５３、１５４)を制御するためのタイミングコントローラ１５１と、各駆動部(１５２、１５３、１５４)に必要な駆動電圧を供給するための駆動電圧発生部１５５とを備える。
【００４８】
データ駆動部１５２には図示しない逆ガンマ補正回路と誤差拡散回路等によって逆ガンマ補正及び誤差拡散された後、サブフィールドマッピング回路によって各サブフィールドにマッピングされたデータが供給される。このデータ駆動部１５２は、タイミングコントローラ１５１からのタイミング制御信号ＣＴＲＸに応答してデータをサンプリングしてラッチした後、そのデータをアドレス電極Ｘ１〜Ｘmに供給する。
【００４９】
スキャン駆動部１５３は、タイミングコントローラ１５１の制御下に、スキャン電極Ｙ１〜Ｙnに、リセット期間の間に、図６及び図１０〜図１４のような初期化波形を供給する。そして、スキャン駆動部１５３は、タイミングコントローラ１５１の制御下に、スキャン電極Ｙ１〜Ｙnに、アドレス期間の間にスキャンパルスを順次に供給した後、サステイン期間の間にサステインパルスsusを供給する。
【００５０】
サステイン駆動部１５４は、タイミングコントローラ１５１の制御下に、サステイン電極Ｚに、リセット期間の間に、図６及び図１０〜図１４のような初期化波形を供給する。そして、サステイン駆動部１５４は、タイミングコントローラ１５１の制御下に、サステイン電極Ｚに、アドレス期間の間にサステイン電圧Ｖsより低い直流電圧Ｖzdcを一定に供給した後、サステイン期間の間にスキャン駆動部１５３と交代に動作して、サステインパルスsusをサステイン電極Ｚに供給する。
【００５１】
タイミングコントローラ１５１は、垂直/水平の同期信号とクロック信号の入力を受けて各駆動部に必要なタイミング制御信号(ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺ)を発生して、そのタイミング制御信号(ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺ)を該当する駆動部(１５２、１５３、１５４)に供給することによって、各駆動部(１５２、１５３、１５４)を制御する。データ制御信号ＣＴＲＸには、データをサンプリングするためのサンプリングクロックと、ラッチ制御信号と、エネルギー回収回路と駆動スイッチ素子のオン/オフタイムを制御するためのスイッチ制御信号とが含まれる。スキャン制御信号ＣＴＲＹには、スキャン駆動部１５３内のエネルギー回収回路と駆動スイッチ素子のオン/オフタイムを制御するためのスイッチ制御信号が含まれる。そして、サステイン制御信号ＣＴＲＺには、サステイン駆動部１５４内のエネルギー回収回路と駆動スイッチ素子のオン/オフタイムを制御するためのスイッチ制御信号とが含まれる。
【００５２】
駆動電圧発生部１５５は、上昇ランプ波形(Ｒuy、Ｒuz)の電圧(Ｖry、Ｖrz)、下降ランプ波形Ｒdyの電圧-Ｖnyと、アドレス期間の間にサステイン電極Ｚに印加される直流電圧Ｖzdcと、スキャンバイアス電圧Ｖscbと、スキャン電圧-Ｖyと、サステイン電圧Ｖsと、データ電圧Ｖdなどを発生する。このような駆動電圧は放電ガスの組成や放電セルの構造によって変化させることができる。
【００５３】
図１６は、一対のスキャン電極Ｙとサステイン電極Ｚとを駆動するためのスキャン駆動部１５３と、サステイン駆動部１５４との一部を詳細に示す。
図１６を参照すれば、スキャン駆動部１５３は、エネルギー回収回路１６１と、駆動スイッチ回路１６２と、第１〜第５スイッチ素子Ｑ１〜Ｑ５とを備える。
エネルギー回収回路１６１は、ＰＤＰで放電に寄与しない無效電力のエネルギーをスキャン電極Ｙから回収して、その回収されたエネルギーを利用してスキャン電極Ｙを充電するようになる。このエネルギー回収回路１６１は、公知のどのようなエネルギー回収回路であっても実現できる。
【００５４】
駆動スイッチ回路１６２は、スキャンバイアス電圧源Ｖscan-comと第１ノードn１との間にプッシュ‐プル形態に接続される第６及び第７スイッチ素子(Ｑ６，Ｑ７)を含む。第６及び第７スイッチ素子(Ｑ６，Ｑ７)の間の出力端子はスキャン電極Ｙに接続される。第６及び第７スイッチ素子(Ｑ６、Ｑ７)のそれぞれは、タイミングコントローラ１５１の制御下にスキャンバイアス電圧Ｖscbや第１ノードn１上の電圧をスキャン電極Ｙに供給する。
【００５５】
第１スイッチ素子Ｑ１は、サステイン電圧源Ｖsと第１ノードn１との間に接続され、タイミングコントローラ１５１の制御下にサステイン電圧Ｖsを第１ノードn１に供給する。
第２スイッチ素子Ｑ２は、基底電圧源ＧＮＤと第１ノードn１との間に接続され、タイミングコントローラ１５１の制御下に基底電圧ＧＮＤを第１ノードn１に供給する。
第３スイッチ素子Ｑ３は、上昇ランプ電圧源Ｖryと第１ノードn１との間に接続され、タイミングコントローラ１５１の制御下に予め設定されたＲＣ時定数によって決定された勾配で第１上昇ランプ波形Ｒuyを第１ノードn１に供給する。この第３スイッチ素子Ｑ３の制御端子には、第１上昇ランプ波形Ｒuyの勾配を調整するための可変抵抗ＶＲ１と図示しないキャパシターとが接続される。
【００５６】
第４スイッチ素子Ｑ４は、下降ランプ電圧源-Ｖnyと第１ノードn１との間に接続され、タイミングコントローラ１５１の制御下に予め設定されたＲＣ時定数によって決定された勾配で第１下降ランプ波形Ｒdyを第１ノードn１に供給する。この第４スイッチ素子Ｑ４の制御端子には、第１下降ランプ波形Ｒdyの勾配を調整するための可変抵抗ＶＲ２と図示しないキャパシターとが接続される。
【００５７】
第５スイッチ素子Ｑ５は、スキャン電圧源Ｖscanと第１ノードn１との間に接続され、タイミングコントローラ１５１の制御下にスキャン電圧-Ｖyを第１ノードn１に供給する。
サステイン駆動部１５４は、エネルギー回収回路１６３と、第８〜第１２スイッチ素子(Ｑ８〜Ｑ１２)とを備える。
【００５８】
エネルギー回収回路１６３は、ＰＤＰで放電に寄与しない無效電力のエネルギーをサステイン電極Ｚから回収して、その回収されたエネルギーを利用してサステイン電極Ｚを充電するようになる。このエネルギー回収回路１６１は、公知のどのようなエネルギー回収回路であっても実現できる。
第８スイッチ素子Ｑ８は、サステイン電圧源Ｖsと第２ノードn２との間に接続され、タイミングコントローラ１５１の制御下にサステイン電圧Ｖsを第２ノードn２、すなわち、サステイン電極Ｚに供給する。
【００５９】
第９スイッチ素子Ｑ９は、基底電圧源ＧＮＤと第２ノードn２との間に接続され、タイミングコントローラ１５１の制御下に基底電圧ＧＮＤを第２ノードn２に供給する。
第１０スイッチ素子Ｑ１０は、上昇ランプ電圧源Ｖrzと第２ノードn２との間に接続され、タイミングコントローラ１５１の制御下に予め設定されたＲＣ時定数によって決定された勾配で第２上昇ランプ波形Ｒuzを第２ノードn２に供給する。この第１０スイッチ素子Ｑ１０の制御端子には、第２上昇ランプ波形Ｒuzの勾配を調整するための可変抵抗ＶＲ３と図示しないキャパシターとが接続される。
【００６０】
第１１スイッチ素子Ｑ１１は、サステイン電圧Ｖsより低い直流電圧源Ｖzdcと第２ノードn２との間に接続され、タイミングコントローラ１５１の制御下にアドレス期間の間に直流電圧Ｖzdcを第２ノードn２に供給する。
第１２スイッチ素子Ｑ１２は、基底電圧源ＧＮＤと第２ノードn２との間に接続され、タイミングコントローラ１５１の制御下に予め設定されたＲＣ時定数によって決定された勾配で第２下降ランプ波形Ｒdzを第２ノードn２に供給する。この第１２スイッチ素子Ｑ１２の制御端子には、第２下降ランプ波形Ｒdzの勾配を調整するための可変抵抗ＶＲ４と図示しないキャパシターとが接続される。
【００６１】
図１７〜図２０は、前述した実施形態に開始された駆動波形を発生する場合に、前記スイッチ素子に印加されるタイミング制御信号を示す。
【図面の簡単な説明】
【００６２】
【図１】従来の３電極交流面放電型プラズマディスプレイパネルの電極配置を概略的に示す平面図。
【図２】図１に図示された放電セルの構造を詳細に示す斜視図。
【図３】従来のプラズマディスプレイパネルの駆動方法において８つのサブフィールドが含まれた従来の一つのフレームを示す図面。
【図４】従来の駆動波形を示す波形図。
【図５】従来の他の駆動波形を示す波形図。
【図６】本発明の第１実施形態によるプラズマディスプレイパネルの駆動方法を示す波形図。
【図７】図６の初期化の波形がプラズマディスプレイパネルに供給される時の壁電荷の分布の変化を概略的に示す図面。
【図８】従来の駆動波形と本発明の駆動波形とでプラズマディスプレイパネルを駆動するときにおけるアドレス放電時の放電電流を示すシミュレーション結果のグラフ。
【図９】従来の駆動波形と本発明の駆動波形とでプラズマディスプレイパネルを駆動するときにおけるアドレス放電によって形成された壁電荷の分布を示すシミュレーション結果のグラフ。
【図１０】本発明の第２実施形態によるプラズマディスプレイパネルの駆動方法を示す波形図。
【図１１】図１０の初期化の波形を拡大して示す波形図。
【図１２】図１０の初期化の波形から起こる電圧変動を示す波形図。
【図１３】本発明の第３実施形態によるプラズマディスプレイパネルの駆動方法を示す波形図であってリセット期間の間に発生される初期化の波形を示す図面。
【図１４】本発明の第４実施形態によるプラズマディスプレイパネルの駆動方法を示す波形図であってリセット期間の間に発生される初期化の波形を示す図面。
【図１５】本発明の実施形態によるプラズマディスプレイパネルの駆動装置を示すブロック図。
【図１６】図１５に図示されたスキャン駆動部とサステイン駆動部を詳細に示す回路図。
【図１７】図６のような駆動信号を発生するため、図１６に図示されたスイッチ素子の動作を示す波形図。
【図１８】図１０のような駆動信号を発生するため、図１６に図示されたスイッチ素子の動作を示す波形図。
【図１９】図１３のような駆動信号を発生するため、図１６に図示されたスイッチ素子の動作を示す波形図。
【図２０】図１４のような駆動信号を発生するため、図１６に図示されたスイッチ素子の動作を示す波形図。
【符号の説明】
【００６３】
１０   上部基板 
１１   金属バス電極
１２   透明電極
１３   上部誘電体層
１４   保護膜
１５   隔壁
１６   蛍光体層
１７   下部誘電体層
１８   下部基板
Ｘ１〜Ｘm  アドレス電極
Ｙ１〜Ｙn  スキャン電極
Ｚ  サステイン電極
Ｑ１〜Ｑ１２  スイッチ素子
１５１  タイミングコントローラ
１５２  データ駆動部
１５３  スキャン駆動部
１５４  サステイン駆動部
１５５   駆動電圧発生部
１６１、１６３  エネルギー回収回路
【図１】
2004361964.tif 000003
【図２】
2004361964.tif 000004
【図３】
2004361964.tif 000005
【図４】
2004361964.tif 000006
【図５】
2004361964.tif 000007
【図６】
2004361964.tif 000008
【図７】
2004361964.tif 000009
【図８】
2004361964.tif 000010
【図９】
2004361964.tif 000011
【図１０】
2004361964.tif 000012
【図１１】
2004361964.tif 000013
【図１２】
2004361964.tif 000014
【図１３】
2004361964.tif 000015
【図１４】
2004361964.tif 000016
【図１５】
2004361964.tif 000017
【図１６】
2004361964.tif 000018
【図１７】
2004361964.tif 000019
【図１８】
2004361964.tif 000020
【図１９】
2004361964.tif 000021
【図２０】
2004361964.tif 000022