(57)【要約】【課題】表示画素に供給される階調電流が微少な場合であっても、該階調電流を生成する動作を迅速に実行することができるとともに、表示データに対応した適切な電流値の階調電流を出力することができる電流生成供給回路及びその制御方法、並びに、該電流生成供給回路を備えた表示装置を提供する。【解決手段】電流生成供給回路ＩＬＡは、例えば、単一のトランスファーゲートＴＧ１１とコンデンサＣ１２とインバータＩＶ１３からなり、複数ビットのデジタル信号ｄ０〜ｄ３を個別に取り込んで保持するラッチ回路ＬＣ０〜ＬＣ３を備えたデータラッチ部１０と、定電流発生源ＩＲから供給される基準電流Ｉｒｅｆを取り込み、上記データラッチ部１０から出力される出力信号ｄ１０＊〜ｄ１３＊に基づいて、基準電流Ｉｒｅｆに対して所定比率の電流値を有する負荷駆動電流ＩＤを生成して負荷ＬＤに出力する電流生成部２０Ａと、を有している。【選択図】  図１
2004361575.tif 000002
【特許請求の範囲】
【請求項１】
負荷に電流を供給して駆動する電流生成供給回路において、前記負荷の駆動状態を制御するデジタル信号を取り込み、該デジタル信号の信号レベルに応じた電荷を蓄積して、該電荷量に基づく出力信号を出力する構成を有するラッチ回路からなる信号保持手段と、
定電流源から供給される基準電流に基づいて、前記信号保持手段から出力される前記出力信号に応じた電流値を有する電流を生成して、前記負荷に対して負荷駆動電流として供給する電流生成手段と、を備えていることを特徴とする電流生成供給回路。
【請求項２】
前記信号保持手段を構成するラッチ回路は、
前記デジタル信号を所定のタイミングで取り込む信号入力制御手段と、
前記デジタル信号の信号レベルに基づく電荷を蓄積する電荷蓄積手段と、
前記電荷蓄積手段に蓄積された電荷量に基づいて、前記出力信号の信号レベルを設定する出力レベル設定手段と、を備えていることを特徴とする請求項１記載の電流生成供給回路。
【請求項３】
前記出力レベル設定手段は、前記電荷蓄積手段に蓄積された電荷量に基づく信号レベルが入力され、ハイレベル又はローレベルの何れか一方のレベルを前記出力信号として出力する増幅回路を備え、
前記増幅回路は、前記信号レベルが該増幅回路のしきい値電圧を超えるか否かに応じて、前記出力信号のレベルを設定することを特徴とする請求項２記載の電流生成供給回路。
【請求項４】
前記デジタル信号は、複数ビットからなり、
前記信号保持手段は、各ビットに対応して前記ラッチ回路を複数備え、前記複数ビットのデジタル信号に基づく前記出力信号を、該複数のラッチ回路の各々から同時に出力することを特徴とする請求項１乃至３記載の電流生成供給回路。
【請求項５】
前記電流生成手段は、前記複数ビットのデジタル信号の各々に対応して、前記基準電流に対して各々異なる比率の電流値を有する複数の単位電流を生成するカレントミラー回路部と、
前記複数の単位電流から、前記デジタル信号の各ビット値に応じて前記単位電流を選択するスイッチ回路部と、
を備え、前記選択された前記単位電流の合成電流を、前記負荷駆動電流とすることを特徴とする請求項４記載の電流生成供給回路。
【請求項６】
前記カレントミラー回路部は、
前記基準電流が流れる基準電流トランジスタと、
該基準電流トランジスタの制御端子に、各制御端子が並列的に接続されるとともに、トランジスタサイズが各々異なるように形成され、前記各単位電流が流れる複数の単位電流トランジスタと、を備えていることを特徴とする請求項５記載の電流生成供給回路。
【請求項７】
前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする請求項６記載の電流生成供給回路。
【請求項８】
前記電流生成手段は、前記負荷駆動電流が前記負荷側から引き込む方向に流れるように、前記負荷駆動電流の信号極性を設定することを特徴とする請求項１乃至７のいずれかに記載の電流生成供給回路。
【請求項９】
前記電流生成手段は、前記負荷駆動電流が前記負荷に流し込む方向に流れるように、前記負荷駆動電流の信号極性を設定することを特徴とする請求項１乃至７のいずれかに記載の電流生成供給回路。
【請求項１０】
前記負荷は、前記電流生成手段から供給される前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項１乃至９のいずれかに記載の電流生成供給回路。
【請求項１１】
前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項１０記載の電流生成供給回路。
【請求項１２】
負荷に対して、所定の負荷駆動電流を供給することにより、前記負荷を所定の動作状態で駆動させる電流生成供給回路の制御方法において、
複数ビットのデジタル信号を同時並行的に取り込み、該デジタル信号の信号レベルに応じた電荷を蓄積するステップと、
前記蓄積された電荷量に基づく出力信号を出力するステップと、
定電流源から供給される基準電流に基づいて、前記デジタル信号の各ビットに対応する複数の単位電流を生成し、該各単位電流のうち、前記出力信号に応じた特定の前記単位電流を選択して合成し、前記負荷駆動電流を生成するステップと、
前記負荷駆動電流を前記負荷に供給するステップと、を含むことを特徴とする電流生成供給回路の制御方法。
【請求項１３】
前記各単位電流は、前記基準電流に対して、互いに、２ｋ（ｋ＝０、１、２、３、・・・）で規定される電流値を有するように設定されていることを特徴とする請求項１２記載の電流生成供給回路の制御方法。
【請求項１４】
前記負荷駆動電流の信号極性は、該負荷駆動電流が、前記負荷から前記電流生成供給回路に引き込む方向に流れるように設定されていることを特徴とする請求項１２又は１３記載の電流生成供給回路の制御方法。
【請求項１５】
前記負荷駆動電流の信号極性は、該負荷駆動電流が、前記前記電流生成供給回路から前記負荷に流し込む方向に流れるように設定されていることを特徴とする請求項１２又は１３記載の電流生成供給回路の制御方法。
【請求項１６】
前記複数の負荷は、前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項１２乃至１５のいずれかに記載の電流生成供給回路の制御方法。
【請求項１７】
少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記各走査線に印加する走査駆動手段と、表示信号に基づく階調電流を、前記各信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記階調電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、
前記信号駆動手段は、前記各表示画素に対応して、少なくとも、前記表示信号に基づく複数ビットのデジタル信号を同時並行的に取り込み、該デジタル信号の信号レベルに応じた電荷を蓄積して、該電荷量に基づく出力信号を個別に出力する構成を有するラッチ回路からなる信号保持手段と、定電流源から供給される基準電流に基づいて、前記信号保持手段から出力される前記出力信号に応じた電流値を有する電流を生成して、前記表示画素に対して前記階調電流として供給する電流生成手段と、を有する電流生成供給回路を、複数具備することを特徴とする表示装置。
【請求項１８】
前記信号保持手段を構成するラッチ回路は、
前記デジタル信号を所定のタイミングで取り込む信号入力制御手段と、
前記デジタル信号の信号レベルに基づく電荷を蓄積する電荷蓄積手段と、
前記電荷蓄積手段に蓄積された電荷量に基づいて、前記出力信号の信号レベルを設定する出力レベル設定手段と、を備えていることを特徴とする請求項１７記載の表示装置。
【請求項１９】
前記出力レベル設定手段は、前記電荷蓄積手段に蓄積された電荷量に基づく信号レベルが入力され、ハイレベル又はローレベルの何れか一方のレベルを前記出力信号として出力する増幅回路を備え、
前記増幅回路は、前記信号レベルが該増幅回路のしきい値電圧を超えるか否かに応じて、前記出力信号のレベルを設定することを特徴とする請求項１８記載の表示装置。
【請求項２０】
前記電流生成手段は、前記デジタル信号の各ビットに対応して、前記基準電流に対して各々異なる比率の電流値を有する複数の単位電流を生成するカレントミラー回路部と、
前記複数の単位電流から、前記デジタル信号の各ビット値に応じて前記単位電流を選択するスイッチ回路部と、を備え、前記選択された前記単位電流の合成電流を、前記階調電流とすることを特徴とする請求項１７乃至１９記載の表示装置。
【請求項２１】
前記カレントミラー回路部は、前記基準電流が流れる基準電流トランジスタと、該基準電流トランジスタの制御端子に、各制御端子が並列的に接続されるとともに、トランジスタサイズが各々異なるように形成され、前記単位電流が流れる複数の単位電流トランジスタと、を備えたことを特徴とする請求項２０記載の表示装置。
【請求項２２】
前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする請求項２１記載の表示装置。
【請求項２３】
前記電流生成手段は、前記階調電流が前記表示画素側から引き込む方向に流れるように、前記階調電流の信号極性を設定することを特徴とする請求項１７乃至２２のいずれかに記載の表示装置。
【請求項２４】
前記電流生成手段は、前記階調電流が前記表示画素に流し込む方向に流れるように、前記階調電流の信号極性を設定することを特徴とする請求項１７乃至２２のいずれかに記載の表示装置。
【請求項２５】
前記各表示画素に対応して設けられる前記複数の電流生成供給回路は、前記定電流源に接続された電流供給線に並列に接続され、
該各電流生成供給回路は、当該電流生成供給回路への前記基準電流の供給状態を制御するスイッチ手段を備え、
前記スイッチ手段を所定のタイミングで選択的に切換制御することにより、前記複数の電流生成供給回路のうち、唯一の前記電流生成供給回路に対してのみ、前記基準電流が供給されることを特徴とする請求項１７乃至２４のいずれかに記載の表示装置。
【請求項２６】
前記スイッチ手段の切換制御は、前記各電流生成供給回路の前記信号保持手段に前記デジタル信号を取り込み保持する際のタイミングに同期して行われることを特徴とする請求項２５記載の表示装置。
【請求項２７】
前記表示画素は、前記電流生成供給回路から供給される前記階調電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項１７乃至２６のいずれかに記載の表示装置。
【請求項２８】
前記表示画素は、前記階調電流を保持する電流書込保持手段と、該保持された前記階調電流に基づいて発光駆動電流を生成する発光駆動手段と、前記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、を備えていることを特徴とする請求項１７乃至２６のいずれかに記載の表示装置。
【請求項２９】
前記発光素子は、有機エレクトロルミネッセント素子からなる発光素子であることを特徴とする請求項２７又は２８記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置に関し、特に、画像表示信号（表示データ）に応じた電流を供給することにより所定の輝度階調で発光動作する電流駆動型（又は、電流指定型）の発光素子を備えた表示パネルに適用可能な電流生成供給回路及びその制御方法、並びに、該電流生成供給回路を備えた表示装置に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、液晶表示装置（ＬＣＤ）等の陰極線管（ＣＲＴ）に替わる表示装置や表示デバイスの普及が著しい。特に、液晶表示装置は、旧来の表示装置（ＣＲＴ）に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末（ＰＤＡ）等の表示デバイスとしても広く適用されている。
【０００３】
このような液晶表示装置に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や無機エレクトロルミネッセンス素子（以下、「無機ＥＬ素子」と略記する）、あるいは、発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素（発光素子）を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイ（表示装置）の本格的な実用化が期待されている。
【０００４】
このような発光素子型ディスプレイ（特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイ）においては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
【０００５】
このようなディスプレイの一例は、概略、行方向に配設された走査ラインと列方向に配設されたデータラインの各交点近傍に発光素子を含む表示画素が配列された表示パネルと、画像表示信号（表示データ）に応じた階調電流を生成して、データラインを介して各表示画素に供給するデータドライバと、所定のタイミングで走査信号を順次印加して特定の行の表示画素を選択状態にする走査ドライバと、を備え、各表示画素に供給された上記階調電流により、各発光素子が表示データに応じた所定の輝度階調で発光動作して、所望の画像情報が表示パネルに表示される。なお、発光素子型のディスプレイの具体例については、後述する発明の実施の形態において、詳しく説明する。
【０００６】
ここで、上記ディスプレイにおける表示駆動動作としては、複数の表示画素（発光素子）に対して、データドライバにより表示データに応じた電流値を有する個別の階調電流を生成し、走査ドライバにより選択された特定の行の表示画素に供給して、各発光素子を所定の輝度階調で発光させる動作を、１画面分の各行について順次繰り返す電流指定型の駆動方式や、走査ドライバにより選択された特定の行の表示画素に対して、データドライバにより一定の電流値の駆動電流を、表示データに応じた個別の時間幅（信号幅）で供給して、各発光素子を所定の輝度階調で発光させる動作を、１画面分順次繰り返すパルス幅変調（ＰＷＭ）型の駆動方式等が知られている。
【０００７】
このようなディスプレイに適用されるデータドライバの具体的な構成としては、例えば、図２２に示すように、電流路の一端側（エミッタ）が電源端子ＴＭｐに接続されるとともに、電流路の他端側（コレクタ）が基準電流入力端子ＴＭｒに接続されたトランジスタＴＰｒと、電流路の一端側（エミッタ）が共通電源ラインＬｐを介して上記電源端子ＴＭｐに共通に接続されるとともに、電流路の他端側（コレクタ）が個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍに接続され、かつ、各制御端子（ベース）が上記トランジスタＴＰｒの制御端子（ベース）に並列的に接続された複数のトランジスタＴＰ１、ＴＰ２、・・・ＴＰｍからなるカレントミラー回路を基本構成として備えた定電流駆動回路を良好に適用することができる。
【０００８】
このようなデータドライバにおいては、トランジスタＴＰｒに流れる基準電流Ｉｒに応じて、複数のトランジスタＴＰ１、ＴＰ２、・・・ＴＰｍに流れる一定の電流値を有する駆動電流ＩＰ１、ＩＰ２、・・・ＩＰｍを個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍを介して（もしくは、図示を省略した出力回路をさらに介して）、図示を省略した表示パネルを構成する複数の表示画素に一括して供給することにより、表示画素（発光素子）を発光動作させることができる。なお、図２２に示したようなデータドライバ（定電流駆動回路）については、例えば、特許文献１等に、その基本構成や、出力電流間のバラツキを改善した構成が記載されている。
【０００９】
また、データドライバの他の構成としては、例えば、図２３に示すように、表示データに応じた電流値を有する電流を生成、出力する電流源ＰＩに共通の電流供給ラインＬｉを介して接続された複数のラッチ回路ＬＴ１、ＬＴ２、・・・ＬＴｍと、該ラッチ回路ＬＴ１、ＬＴ２、・・・ＬＴｍごとに設けられた出力回路ＤＯ１、ＤＯ２、・・・ＤＯｍとを備えたものを良好に適用することができる。
【００１０】
このようなデータドライバにおいては、電流源ＰＩから出力される表示データに応じた電流Ｉｄｔを、時系列的に入力されるラッチ制御信号ＳＬ１、ＳＬ２、・・・ＳＬｍに基づいて、ラッチ回路ＬＴ１、ＬＴ２、・・・ＬＴｍに順次保持し、所定のタイミングで入力される出力イネーブル信号Ｓｅｎに基づいて、出力回路ＤＯ１、ＤＯ２、・・・ＤＯｍから個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍを介して、各ラッチ回路ＬＴ１、ＬＴ２、・・・ＬＴｍに保持された電流Ｉｄｔに基づく駆動電流ＩＤ１、ＩＤ２、・・・ＩＤｍを、表示パネルを構成する複数の表示画素に一括して供給する。ここで、図２３においては、複数のラッチ回路及び出力回路からなる構成を一組のみ示したが、このような構成を二組設けて、一方のラッチ回路群に電流を順次保持している期間に、他方のラッチ回路群に保持された電流を出力するようにした構成を適用するものであってもよい。
【００１１】
なお、図２２、図２３に示した従来技術においては、データドライバにより生成された駆動電流をデータドライバ側から表示パネル（表示画素）側に、流し込む方向に供給する場合について説明したが、上記特許文献１にも示されているように、データドライバにより生成された駆動電流を表示パネル（表示画素）側からデータドライバ側に、引き込む方向に供給するものも知られている。
【００１２】
【特許文献１】
特開２００２−２０２８２３号公報  （第３頁、図２、図１５）
【００１３】
【発明が解決しようとする課題】
しかしながら、上述したような発光素子型ディスプレイにおいては、以下に示すような問題を有していた。
すなわち、データドライバにより表示データに応じた駆動電流を表示画素ごとに生成し、出力端子に接続された各データラインを介して、特定行の各表示画素に一括して供給する従来の構成及び駆動制御方法においては、上記駆動電流が、表示データに対応して変化するとともに、各表示画素（データライン）に対応してデータドライバに個別に設けられたトランジスタやラッチ回路等の回路構成に、電流源から共通の電流供給ラインを介して供給される電流も変化することになる。
【００１４】
一般に、信号配線には寄生容量（配線容量）が存在するため、上述したようなデータラインや電流供給ラインを介して所定の電流を供給する動作は、当該信号配線（データライン、電流供給ライン）に存在する寄生容量を所定の電位まで充電、あるいは、放電することに相当する。そのため、データラインや電流供給ラインを介して供給される電流が微少である場合には、データラインや電流供給ラインへの充放電動作に時間を要し、当該信号ラインの電位が安定するまでに所定の（ある程度の）時間を要することになる。
【００１５】
一方、データドライバにおける動作は、データライン数（すなわち、表示画素数）が増加するほど、各データラインにおける電流の保持動作等に割り当てられる動作期間が短くなって高速な動作を要求されるが、上述したようにデータラインや電流供給ラインへの充放電動作に所定の時間を要するため、この充放電動作の速度に起因してデータドライバの動作速度が律速されてしまうという問題を有していた。
すなわち、表示パネルの小型化や高精細化（高解像度化）等に伴って、データラインを介して供給される駆動電流の電流値が小さくなるほど、データドライバの動作速度が制約されることになり、良好な画像表示動作を実現することが困難になるという問題を有していた。
【００１６】
そこで、本発明は、上述した課題に鑑み、発光素子を電流指定方式で発光制御するディスプレイにおいて、表示画素に供給される階調電流が微少な場合であっても、該階調電流を生成する動作を迅速に実行することができるとともに、表示データに対応した適切な電流値の階調電流を出力することができる電流生成供給回路及びその制御方法を提供し、以て、表示応答特性及び表示画質の向上を図ることができる表示装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
請求項１記載の電流生成供給回路は、負荷に電流を供給して駆動する電流生成供給回路において、前記負荷の駆動状態を制御するデジタル信号を取り込み、該デジタル信号の信号レベルに応じた電荷を蓄積して、該電荷量に基づく出力信号を出力する構成を有するラッチ回路からなる信号保持手段と、定電流源から供給される基準電流に基づいて、前記信号保持手段から出力される前記出力信号に応じた電流値を有する電流を生成して、前記負荷に対して負荷駆動電流として供給する電流生成手段と、を備えていることを特徴とする。
【００１８】
請求項２記載の電流生成供給回路は、請求項１記載の電流生成供給回路において、前記信号保持手段を構成するラッチ回路は、前記デジタル信号を所定のタイミングで取り込む信号入力制御手段と、前記デジタル信号の信号レベルに基づく電荷を蓄積する電荷蓄積手段と、前記電荷蓄積手段に蓄積された電荷量に基づいて、前記出力信号の信号レベルを設定する出力レベル設定手段と、を備えていることを特徴とする。
【００１９】
請求項３記載の電流生成供給回路は、請求項２記載の電流生成供給回路において、前記出力レベル設定手段は、前記電荷蓄積手段に蓄積された電荷量に基づく信号レベルが入力され、ハイレベル又はローレベルの何れか一方のレベルを前記出力信号として出力する増幅回路を備え、前記増幅回路は、前記信号レベルが該増幅回路のしきい値電圧を超えるか否かに応じて、前記出力信号のレベルを設定することを特徴とする。
請求項４記載の電流生成供給回路は、請求項１乃至３記載の電流生成供給回路において、前記デジタル信号は、複数ビットからなり、前記信号保持手段は、各ビットに対応して前記ラッチ回路を複数備え、前記複数ビットのデジタル信号に基づく前記出力信号を、該複数のラッチ回路の各々から同時に出力することを特徴とする。
【００２０】
請求項５記載の電流生成供給回路は、請求項４記載の電流生成供給回路において、前記電流生成手段は、前記複数ビットのデジタル信号の各々に対応して、前記基準電流に対して各々異なる比率の電流値を有する複数の単位電流を生成するカレントミラー回路部と、前記複数の単位電流から、前記デジタル信号の各ビット値に応じて前記単位電流を選択するスイッチ回路部と、を備え、前記選択された前記単位電流の合成電流を、前記負荷駆動電流とすることを特徴とする。
【００２１】
請求項６記載の電流生成供給回路は、請求項５記載の電流生成供給回路において、前記カレントミラー回路部は、前記基準電流が流れる基準電流トランジスタと、該基準電流トランジスタの制御端子に、各制御端子が並列的に接続されるとともに、トランジスタサイズが各々異なるように形成され、前記各単位電流が流れる複数の単位電流トランジスタと、を備えていることを特徴とする。
請求項７記載の電流生成供給回路は、請求項６記載の電流生成供給回路において、前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする。
【００２２】
請求項８記載の電流生成供給回路は、請求項１乃至７のいずれかに記載の電流生成供給回路において、前記電流生成手段は、前記負荷駆動電流が前記負荷側から引き込む方向に流れるように、前記負荷駆動電流の信号極性を設定することを特徴とする。
請求項９記載の電流生成供給回路は、請求項１乃至７のいずれかに記載の電流生成供給回路において、前記電流生成手段は、前記負荷駆動電流が前記負荷に流し込む方向に流れるように、前記負荷駆動電流の信号極性を設定することを特徴とする。
【００２３】
請求項１０記載の電流生成供給回路は、請求項１乃至９のいずれかに記載の電流生成供給回路において、前記負荷は、前記電流生成手段から供給される前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
請求項１１記載の電流生成供給回路は、請求項１０記載の電流生成供給回路において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【００２４】
請求項１２記載の電流生成供給回路の制御方法は、負荷に対して、所定の負荷駆動電流を供給することにより、前記負荷を所定の動作状態で駆動させる電流生成供給回路の制御方法において、複数ビットのデジタル信号を同時並行的に取り込み、該デジタル信号の信号レベルに応じた電荷を蓄積するステップと、前記蓄積された電荷量に基づく出力信号を出力するステップと、定電流源から供給される基準電流に基づいて、前記デジタル信号の各ビットに対応する複数の単位電流を生成し、該各単位電流のうち、前記出力信号に応じた特定の前記単位電流を選択して合成し、前記負荷駆動電流を生成するステップと、前記負荷駆動電流を前記負荷に供給するステップと、を含むことを特徴とする。
【００２５】
請求項１３記載の電流生成供給回路の制御方法は、請求項１２記載の電流生成供給回路の制御方法において、前記各単位電流は、前記基準電流に対して、互いに、２ｋ（ｋ＝０、１、２、３、・・・）で規定される電流値を有するように設定されていることを特徴とする。
請求項１４記載の電流生成供給回路の制御方法は、請求項１２又は１３記載の電流生成供給回路の制御方法において、前記負荷駆動電流の信号極性は、該負荷駆動電流が、前記負荷から前記電流生成供給回路に引き込む方向に流れるように設定されていることを特徴とする。
【００２６】
請求項１５記載の電流生成供給回路の制御方法は、請求項１２又は１３記載の電流生成供給回路の制御方法において、前記負荷駆動電流の信号極性は、該負荷駆動電流が、前記前記電流生成供給回路から前記負荷に流し込む方向に流れるように設定されていることを特徴とする。
請求項１６記載の電流生成供給回路の制御方法は、請求項１２乃至１５のいずれかに記載の電流生成供給回路の制御方法において、前記複数の負荷は、前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
【００２７】
請求項１７記載の表示装置は、少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記各走査線に印加する走査駆動手段と、表示信号に基づく階調電流を、前記各信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記階調電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、前記信号駆動手段は、前記各表示画素に対応して、少なくとも、前記表示信号に基づく複数ビットのデジタル信号を同時並行的に取り込み、該デジタル信号の信号レベルに応じた電荷を蓄積して、該電荷量に基づく出力信号を個別に出力する構成を有するラッチ回路からなる信号保持手段と、定電流源から供給される基準電流に基づいて、前記信号保持手段から出力される前記出力信号に応じた電流値を有する電流を生成して、前記表示画素に対して前記階調電流として供給する電流生成手段と、を有する電流生成供給回路を、複数具備することを特徴とする。
【００２８】
請求項１８記載の表示装置は、請求項１７記載の表示装置において、前記信号保持手段を構成するラッチ回路は、前記デジタル信号を所定のタイミングで取り込む信号入力制御手段と、前記デジタル信号の信号レベルに基づく電荷を蓄積する電荷蓄積手段と、前記電荷蓄積手段に蓄積された電荷量に基づいて、前記出力信号の信号レベルを設定する出力レベル設定手段と、を備えていることを特徴とする。
請求項１９記載の表示装置は、請求項１８記載の表示装置において、前記出力レベル設定手段は、前記電荷蓄積手段に蓄積された電荷量に基づく信号レベルが入力され、ハイレベル又はローレベルの何れか一方のレベルを前記出力信号として出力する増幅回路を備え、前記増幅回路は、前記信号レベルが該増幅回路のしきい値電圧を超えるか否かに応じて、前記出力信号のレベルを設定することを特徴とする。
【００２９】
請求項２０記載の表示装置は、請求項１７乃至１９記載の表示装置において、前記電流生成手段は、前記デジタル信号の各ビットに対応して、前記基準電流に対して各々異なる比率の電流値を有する複数の単位電流を生成するカレントミラー回路部と、前記複数の単位電流から、前記デジタル信号の各ビット値に応じて前記単位電流を選択するスイッチ回路部と、を備え、前記選択された前記単位電流の合成電流を、前記階調電流とすることを特徴とする。
【００３０】
請求項２１記載の表示装置は、請求項２０記載の表示装置において、前記カレントミラー回路部は、前記基準電流が流れる基準電流トランジスタと、該基準電流トランジスタの制御端子に、各制御端子が並列的に接続されるとともに、トランジスタサイズが各々異なるように形成され、前記単位電流が流れる複数の単位電流トランジスタと、を備えたことを特徴とする。
請求項２２記載の表示装置は、請求項２１記載の表示装置において、前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする。
【００３１】
請求項２３記載の表示装置は、請求項１７乃至２２のいずれかに記載の表示装置において、前記階調電流が前記表示画素に流し込む方向に流れるように、前記階調電流の信号極性を設定することを特徴とする。
請求項２４記載の表示装置は、請求項１７乃至２２のいずれかに記載の表示装置において、前記電流生成手段は、前記階調電流が前記表示画素側から引き込む方向に流れるように、前記階調電流の信号極性を設定することを特徴とする。
【００３２】
請求項２５記載の表示装置は、請求項２０乃至２４のいずれかに記載の表示装置において、前記各表示画素に対応して設けられる前記複数の電流生成供給回路は、前記定電流源に接続された電流供給線に並列に接続され、該各電流生成供給回路は、当該電流生成供給回路への前記基準電流の供給状態を制御するスイッチ手段を備え、前記スイッチ手段を所定のタイミングで選択的に切換制御することにより、前記複数の電流生成供給回路のうち、唯一の前記電流生成供給回路に対してのみ、前記基準電流が供給されることを特徴とする。
【００３３】
請求項２６記載の表示装置は、請求項２８記載の表示装置において、前記スイッチ手段の切換制御は、前記各電流生成供給回路の前記信号保持手段に前記デジタル信号を取り込み保持する際のタイミングに同期して行われることを特徴とする。
請求項２７記載の表示装置は、請求項１７乃至２６のいずれかに記載の表示装置において、前記表示画素は、前記電流生成供給回路から供給される前記階調電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
【００３４】
請求項２８記載の表示装置は、請求項１７乃至２６のいずれかに記載の表示装置において、前記表示画素は、前記階調電流を保持する電流書込保持手段と、該保持された前記階調電流に基づいて発光駆動電流を生成する発光駆動手段と、前記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、を備えていることを特徴とする。
請求項２９記載の表示装置は、請求項２７又は２８記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子からなる発光素子であることを特徴とする。
【００３５】
すなわち、本発明に係る電流生成供給回路は、有機ＥＬ素子や発光ダイオード等のように、電流値に応じて所定の駆動状態（発光輝度）で動作する負荷（表示画素）に対して、所定の電流値を有する負荷駆動電流（階調電流）を生成して供給する電流駆動装置であって、少なくとも、負荷の駆動状態を制御するための複数ビットのデジタル信号（表示データ）を、所定のタイミングで並列的に取り込むトランスファーゲート（信号入力制御手段）と、該デジタル信号の信号レベルに応じた電荷を蓄積するコンデンサ（電荷蓄積手段）と、蓄積された電荷量に基づく信号レベルを設定して出力するインバータ（増幅回路：出力レベル設定手段）と、を備えたラッチ回路からなるデータラッチ部（信号保持手段）、及び、該データラッチ部から出力される出力信号に基づいて、上記複数ビットのデジタル信号に対応した電流値を有する負荷駆動電流（階調電流）を生成して負荷に出力する電流生成部（電流生成手段）を有している。
【００３６】
ここで、電流生成部としては、単一の基準電流トランジスタに対してチャネル幅が各々所定の比率となるように形成された複数の単位電流トランジスタを並列に接続したカレントミラー回路構成と、上記デジタル信号の信号レベルに応じて各単位電流トランジスタに選択的に単位電流を流すスイッチ回路と、を備え、選択された単位電流を合成（電流値を合算）することにより、上記負荷駆動電流を生成する構成を適用することができる。
【００３７】
これにより、カレントミラー回路部の基準電流トランジスタに一定の基準電流を流すのみで、各単位電流トランジスタに異なる電流値を有する複数の単位電流を一義的に流すことができ、負荷駆動電流の生成に関連して電流生成供給回路に供給される信号レベルが変動しない構成を有しているので、負荷駆動電流が微少な場合であっても、電流生成供給回路に接続される電流供給線に付加された寄生容量への充放電動作に起因する信号遅延の影響を排除して、電流生成供給回路、又は、電流生成供給回路を備えた電流駆動装置の動作速度を向上させることができる。
【００３８】
また、このとき、各単位電流トランジスタに流れる単位電流は、各単位電流トランジスタのチャネル幅に応じて、各々異なる電流値を有するように設定されている。特に、上記カレントミラー回路部において、各階調電流トランジスタの各チャネル幅を、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される比率に設定することにより、各階調電流トランジスタに、基準電流の２ｋで規定される電流値を有する単位電流が流れ、これらを合成することにより、２ｋ段階の電流値を有する負荷駆動電流を生成することができる。したがって、複数のデジタル信号による複数の階調に対応した電流値を有するアナログ電流を、比較的簡易な回路構成により生成して出力することができ、負荷を適正な駆動状態で動作させることができる。
【００３９】
また、本発明に係るデータラッチ部（タッチ回路）においては、各ビットのデジタル信号ごとに、トランスファーゲートとコンデンサとインバータのみからなる簡易なダイナミック型の回路構成を適用することができるので、周知のスタティック型の回路構成を適用したラッチ回路に比較して、トランジスタ等の素子数を大幅に削減することができる。
したがって、入力されるデジタル信号のビット数が増加するほど（すなわち、負荷をより細かな階調で駆動制御するほど）、周知のラッチ回路に比較して素子数の増加を大幅に抑制することができ、回路面積の増大を抑制して製品コストを低減することができる。
【００４０】
そして、本発明に係る表示装置においては、相互に直交する走査ライン（走査線）及びデータライン（信号線）の交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流生成供給回路をデータドライバ（信号駆動手段）に適用し、表示パネルの所定の行に配列された表示画素群の選択期間中に、各表示画素に対応して設けられた階調電流供給回路（電流生成供給回路）において、データラッチ部に保持した複数ビットのデジタル信号（表示データ）に基づいて電流生成部において生成された特定の単位電流の合成電流を、階調電流（負荷駆動電流）として、各表示画素に個別に供給するように構成されている。
【００４１】
これにより、上述したように、階調電流供給回路（電流生成供給回路）を構成するカレントミラー回路部の基準電流トランジスタに一定の電流値を有する基準電流を流すのみで、表示データ（表示信号）に応じた電流値を有する階調電流が生成されるので、表示パネルの小型化や高精細化に伴って表示画素が微細化された場合や、比較的下位の輝度階調で各表示画素を発光動作させる場合等のように、階調電流が微少な場合であっても、信号線の充放電動作に起因する動作速度の低下を抑制して、表示データに応じた適正な電流値を有する階調電流を迅速に生成して表示画素（発光素子）に供給することができる。したがって、表示画素を表示データに応じた適正な輝度階調で発光動作させることができ、所望の画像情報を良好な画質で表示することができる。
【００４２】
また、上述したようなデータドライバにおいては、各データラインや表示画素に対応して、共通の電流供給線に並列的に接続された複数の階調電流供給回路に対して、各階調電流供給回路に設けられたスイッチ手段を選択的に切換制御することにより、一時に唯一の階調電流供給回路にのみ、基準電流が供給されるように制御する。これにより、定電流発生源（定電流源）から供給される一定の電流値を有する基準電流が分割されることなく、各階調電流供給回路に選択的に供給され、該基準電流をそのまま用いて階調電流が生成されるので、各階調電流供給回路ごとの回路特性や能動素子の素子特性のバラツキの影響を受けることなく、表示データに応じた適切かつ均一化された電流値を有する階調電流を表示画素に供給することができ、輝度階調のバラツキを抑制した良好な表示画質を実現することができる。
【００４３】
さらに、上述したように階調電流供給回路に適用するデータラッチ部（ラッチ回路）として、例えば、単一のトランスファーゲートとコンデンサとインバータのみからなる簡易な回路構成を適用することができるので、データドライバに形成されるトランジスタ等の素子数を大幅に削減して、回路面積の小型化を図ることができて、製品コストを低減することができる。
【００４４】
【発明の実施の形態】
以下、本発明に係る電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置について、実施の形態を示して詳しく説明する。
＜電流生成供給回路の第１の実施形態＞
まず、本発明に係る電流生成供給回路及びその制御方法について、図面を参照して説明する。
図１は、本発明に係る電流生成供給回路の第１の実施形態を示す概略構成図である。
【００４５】
図１に示すように、本実施形態に係る電流生成供給回路ＩＬＡは、電流値を指定するための複数ビット（本実施形態においては、４ビットの場合を示す）のデジタル信号ｄ０、ｄ１、ｄ２、ｄ３（ｄ０〜ｄ３）を個別に取り込んで保持（ラッチ）するラッチ回路ＬＣ０、ＬＣ１、ＬＣ２、ＬＣ３（ＬＣ０〜ＬＣ３）を備えたデータラッチ部１０と、定電流発生源ＩＲから供給される一定の電流値を有する基準電流Ｉｒｅｆを取り込み、上記データラッチ部１０（各ラッチ回路ＬＣ０〜ＬＣ３）から出力される出力信号（反転出力信号）ｄ１０＊、ｄ１１＊、ｄ１２＊、ｄ１３＊（ｄ１０＊〜ｄ１３＊；以下、本明細書中では、反転極性を示す記号を、便宜的に「＊」を用いて示す。図１（ａ）、（ｂ）の符号参照）に基づいて、基準電流Ｉｒｅｆに対して所定比率の電流値を有する負荷駆動電流ＩＤを生成して図示を省略した負荷ＬＤに出力する電流生成部２０Ａと、を有して構成されている。ここで、本実施形態においては、定電流発生源ＩＲは、電流供給線Ｌｓを介して電流生成部２０Ａから基準電流Ｉｒｅｆを引き抜くために、低電位電源（例えば、接地電位）Ｖｇｎｄに接続されている。
【００４６】
なお、図１（ａ）に示したデータラッチ部１０の構成は、本明細書においては、便宜的に図１（ｂ）に示すような回路記号で示す。図１（ｂ）において、ＩＮ０〜ＩＮ３は、各々、図１（ａ）に示した各ラッチ回路ＬＣ０〜ＬＣ３の入力接点ＩＮを示し、ＯＴ０〜ＯＴ３は、各々、各ラッチ回路ＬＣ０〜ＬＣ３の非反転出力接点ＯＴを示し、ＯＴ０＊〜ＯＴ３＊は、各々、各ラッチ回路ＬＣ０〜ＬＣ３の反転出力接点ＯＴ＊を示す。各ラッチ回路ＬＣ０〜ＬＣ３の構成については、詳しく後述する。
【００４７】
以下、上記各構成について、具体的に説明する。
（データラッチ部１０）
図２は、本実施形態に適用されるデータラッチ部（ラッチ回路）の一具体例を示す回路構成図であり、図３は、本実施形態に適用されるラッチ回路と比較する、周知のラッチ回路の一例を示す回路構成図である。
【００４８】
データラッチ部１０は、図１に示すように、デジタル信号ｄ０〜ｄ３のビット数（４ビット）に応じた数のラッチ回路ＬＣ０〜ＬＣ３が並列に設けられ、図示を省略したタイミングジェネレータやシフトレジスタ等から出力されるタイミング制御信号（非反転クロック信号）ＣＬＫ、（反転クロック信号）ＣＬＫ＊に基づいて、各々個別に供給される上記デジタル信号ｄ０〜ｄ３を同時に取り込み、当該デジタル信号ｄ０〜ｄ３に基づく信号レベルを出力、保持する動作（信号保持動作）を実行する。
【００４９】
データラッチ部１０を構成する各ラッチ回路ＬＣ０〜ＬＣ３は、具体的には、図２に示すように、入力接点ＩＮを介して入力される各デジタル信号ｄ０〜ｄ３を、タイミング制御信号ＣＬＫ、ＣＬＫ＊に基づく所定のタイミングで取り込むトランスファーゲート（信号入力制御手段）ＴＧ１１と、該トランスファーゲートＴＧ１１により取り込まれたデジタル信号ｄ０〜ｄ３の各信号レベルに基づく電荷を蓄積し、トランスファーゲートＴＧ１１の出力接点（接点Ｎ１１）の電位を保持するコンデンサ（電荷蓄積手段）Ｃ１２と、該コンデンサにより保持された電位に基づく信号レベルの極性を反転するとともに、該極性反転した信号レベルとしてハイレベル又はローレベルを設定して、反転出力接点ＯＴ＊を介して出力信号（反転出力信号）ｄ１０＊〜ｄ１３＊として出力するインバータ（増幅回路：出力レベル設定手段）ＩＶ１３と、を備えた構成を有している。また、各ラッチ回路ＬＣ０〜ＬＣ３に設けられるコンデンサＣ１２の他端側は、任意の一定電圧を供給する定電位電源（ここでは、負電位電源−Ｖを示すが、任意の一定電圧を有する正電位電源でもよい）に接続されている。
【００５０】
このような構成を有するデータラッチ部（ラッチ回路）においては、ハイレベル又はローレベルを有する各デジタル信号ｄ０〜ｄ３が、トランスファーゲートＴＧ１１を介して取り込まれ、コンデンサＣ１２に電圧成分として保持される。ここで、一般にコンデンサに蓄積された電荷は、時間の経過とともにリーク電流として放電されてその電位が低下するが、コンデンサに保持された電圧成分に基づく電位が生じる接点Ｎ１１の後段（出力段）に、インバータＩＶ１３を設けることにより、該インバータにおける反転処理において、接点Ｎ１１の電位がインバータＩＶ１３の所定のしきい値に対して、該しきい値を超えるハイレベル、又は、該しきい値より低いローレベル、と規定される信号レベルを有していれば、該インバータＩＶ１１により所定の信号レベルを有するローレベル又はハイレベルの出力信号ｄ１０＊〜ｄ１３＊として、後段の電流生成部２０Ａ（詳しくは後述する）に出力される。
【００５１】
したがって、例えば、コンデンサに保持された電圧成分の信号レベルがハイレベルに設定された後、信号レベルがしきい値より低下するまでの期間に、次のデジタル信号が入力されて該電圧成分の信号レベルが更新されるような駆動制御を行う場合にあっては、本実施形態に係るデータラッチ部から電流生成部に出力される出力信号は、所定の信号レベルを有するハイレベル又はローレベルのデジタル信号として出力されるので、該デジタル信号（出力信号）により、電流生成部を良好に動作させることができる。このように、本実施形態に係るラッチ回路は、ダイナミック型の回路構成を有している。
【００５２】
なお、図２においては、データラッチ部１０（ラッチ回路ＬＣ０〜ＬＣ３）により、デジタル信号ｄ０〜ｄ３に対して、信号極性を反転した信号レベルを有する出力信号ｄ１０＊〜ｄ１３＊を出力する場合の回路構成の一例を示したが、図１に示すように、非反転出力接点ＯＴを介して、デジタル信号ｄ０〜ｄ３と同一の信号極性を有する出力信号ｄ１０〜ｄ１３を出力する場合にあっては、図２に示したインバータＩＶ１３の後段に、さらにインバータを接続して信号極性を２回反転して出力する回路構成を適用することができる。
【００５３】
ここで、本実施形態にかかるデータラッチ部（ラッチ回路）と従来技術に係る周知の回路構成とを具体的に比較、検討する。
従来技術に係る周知のラッチ回路としては、例えば、図３に示すように、２個のトランスファーゲートＴＧ１０１、ＴＧ１０２と、３個のインバータＩＶ１０３〜ＩＶ１０５を備え、取り込んだデジタル信号レベルをループ状にフィードバックして、固定的に保持するスタティック型の回路構成が知られている。そして、このようなラッチ回路においては、トランスファーゲートを構成するために、例えば、ｐチャネル型及びｎチャネル型の一組の電界効果型トランジスタ（ＭＯＳＴ）を並列に接続した周知の回路構成が適用され、また、インバータとして、ｐチャネル型及びｎチャネル型の一組の電界効果型トランジスタを直列に接続した周知のＣＭＯＳ回路が適用される。したがって、図３に示したラッチ回路においては、全体で、少なくとも、１０個のトランジスタを必要とする。
【００５４】
これに対して、本実施形態に係るラッチ回路ＬＣ０〜ＬＣ３においては、上述したように、トランスファーゲートＴＧ１１及びインバータＩＶ１３を構成するために、各々、ｐチャネル型及びｎチャネル型の２個（一組）の電界効果型トランジスタを適用した場合、図２に示したようなデジタル信号ｄ０〜ｄ３に対して反転極性を有する出力信号ｄ１０＊〜ｄ１３＊を出力する場合にあっては、少なくとも、４個のトランジスタと１個のコンデンサのみで簡易に構成することができ、また、デジタル信号ｄ０〜ｄ３と同一の信号極性を有する出力信号ｄ１０〜ｄ１３を出力する場合にあっては、例えば、６個のトランジスタと１個のコンデンサのみで簡易に構成することができる。
【００５５】
したがって、入力されるデジタル信号のビット数が増加するほど（すなわち、負荷をより細かな階調で駆動するほど）、周知のラッチ回路の構成においては、素子数（トランジスタ数）が膨大になり回路面積が著しく増大するのに対して、本実施形態においては、素子数の大幅な増加を抑制して、回路面積の増大を抑制することができる。
【００５６】
次に、本実施形態に係るラッチ回路の他の具体回路例について説明する。
図４は、本実施形態に適用されるデータラッチ部の他の具体例を示す回路構成図である。ここで、上述した具体例（図２参照）と同一の構成については、同等の符号を付してその説明を簡略化又は省略する。
図４（ａ）に示すように、本実施形態に適用可能なデータラッチ部１０Ｂ（ラッチ回路）の他の例は、図２に示したラッチ回路におけるトランスファーゲートＴＧ１１に換えて、タイミング制御信号（非反転クロック信号）ＣＬＫが制御端子に印加される単一のｎチャネル型の電界効果トランジスタＴＧ２１を適用した構成を有している。また、図４（ｂ）に示すように、データラッチ部１０Ｂのさらに他の例は、トランスファーゲートＴＧ１１に換えて、タイミング制御信号（反転クロック信号）ＣＬＫ＊が制御端子に印加される単一のｐチャネル型の電界効果トランジスタＴＧ３１を適用した構成を有している。なお、コンデンサＣ２２、Ｃ３２及びインバータＩＶ２３、ＩＶ３３等は、図２に示したラッチ回路と同様に構成されている。
【００５７】
これらの構成においても、タイミング制御信号ＣＬＫ、ＣＬＫ＊に基づいて、各トランジスタＴＧ２１、ＴＧ３１の導通状態が制御され、個別に取り込まれたデジタル信号ｄ０〜ｄ３の信号レベルが、コンデンサＣ２２、Ｃ３２に電圧成分として保持されるとともに、インバータＩＶ２３、ＩＶ３３により該電圧成分に応じた信号レベルを有する出力信号ｄ１０＊〜ｄ１３＊が電流生成部２０Ａに出力される。
【００５８】
（電流生成部２０Ａ）
図５は、本実施形態に適用される電流生成部の一具体例を示す回路構成図である。
電流生成部２０Ａは、図５に示すように、基準電流Ｉｒｅｆに対して、各々、異なる比率の電流値を有する複数の単位電流Ｉｓａ、Ｉｓｂ、Ｉｓｃ、Ｉｓｄを生成するカレントミラー回路部２１Ａと、上記複数の単位電流Ｉｓａ〜Ｉｓｄのうち、上述したデータラッチ部１０の各ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０＊〜ｄ１３＊（図２に示した反転出力端子ＯＴ＊の信号レベル）に基づいて、任意の単位電流を選択するスイッチ回路部２２Ａと、を備えている。
【００５９】
電流生成部２０Ａに適用されるカレントミラー回路部２１Ａは、具体的には、図５に示すように、電流供給線Ｌｓを介して基準電流Ｉｒｅｆが供給される（引き抜かれる）電流入力接点ＩＮｉと高電位電源＋Ｖに接続された電源接点（以下、「高電位電源＋Ｖ」と記す）との間に、電流路（ソース−ドレイン端子）が接続されるとともに、制御端子（ゲート端子）が接点Ｎｇに接続されたｐチャネル型のトランジスタ（基準電流トランジスタ）ＴＰ２１と、各接点Ｎａ、Ｎｂ、Ｎｃ、Ｎｄと高電位電源＋Ｖとの間に各電流路が接続されるとともに、制御端子が接点Ｎｇに共通に接続された複数（ラッチ回路ＬＣ０〜ＬＣ３に対応した４個）のｐチャネル型のトランジスタ（単位電流トランジスタ）ＴＰ２２、ＴＰ２３、ＴＰ２４、ＴＰ２５と、を備えた構成を有している。ここで、接点Ｎｇは、電流入力接点ＩＮｉに直接接続されているとともに、高電位電源＋Ｖとの間に容量Ｃａが接続された構成を有している。
【００６０】
また、電流生成部２０Ａに適用されるスイッチ回路部２２Ａは、負荷が接続される電流出力接点ＯＵＴｉと各接点Ｎａ、Ｎｂ、Ｎｃ、Ｎｄとの間に電流路が接続されるとともに、制御端子に上記各ラッチ回路ＬＣ０〜ＬＣ３から個別に出力される出力信号ｄ１０＊〜ｄ１３＊が並列的に印加される複数（４個）のｐチャネル型のトランジスタＴＰ２６、ＴＰ２７、ＴＰ２８、ＴＰ２９と、を備えた構成を有している。
【００６１】
ここで、本実施形態に係る電流生成部２０Ａにおいては、特に、カレントミラー回路部２１Ａを構成する各単位電流トランジスタＴＰ２２〜ＴＰ２５に流れる単位電流Ｉｓａ〜Ｉｓｄが、基準電流トランジスタＴＰ２１に流れる基準電流Ｉｒｅｆに対して、各々異なる所定の比率の電流値を有するように設定されている。具体的には、各単位電流トランジスタＴＰ２２〜ＴＰ２５のトランジスタサイズが、各々異なる比率、例えば、各単位電流トランジスタＴＰ２２〜ＴＰ２５のチャネル長を一定とした場合の各チャネル幅の比（Ｗ２：Ｗ３：Ｗ４：Ｗ５）が１：２：４：８になるように形成されている。
【００６２】
これにより、各単位電流トランジスタＴＰ２２〜ＴＰ２５に流れる単位電流Ｉｓａ〜Ｉｓｄの電流値は、基準電流トランジスタＴＰ２１のチャネル幅をＷ１とすると、各々Ｉｓａ＝（Ｗ２／Ｗ１）×Ｉｒｅｆ、Ｉｓｂ＝（Ｗ３／Ｗ１）×Ｉｒｅｆ、Ｉｓｃ＝（Ｗ３／Ｗ１）×Ｉｒｅｆ、Ｉｓｄ＝（Ｗ４／Ｗ１）×Ｉｒｅｆに設定される。すなわち、単位電流トランジスタＴＰ２２〜ＴＰ２５のチャネル幅を、各々２ｋ（ｋ＝０、１、２、３、・・・；２ｋ＝１、２、４、８、・・・）に設定することにより、単位電流間の電流値を２ｋで規定される比率に設定することができる。
【００６３】
このように電流値が設定された各単位電流Ｉｓａ〜Ｉｓｄから、後述するように、複数ビットのデジタル信号ｄ０〜ｄ３（すなわち、データラッチ部１０からの出力信号ｄ１０＊〜ｄ１３＊）に基づいて、任意の単位電流を選択して合成することにより、２ｋ段階の電流値を有する負荷駆動電流ＩＤが生成される。すなわち、図１、図２に示したように、４ビットのデジタル信号ｄ０〜ｄ３を適用した場合、各単位電流トランジスタＴＰ２２〜ＴＰ２５に接続されるトランジスタＴＰ２６〜ＴＰ２９のオン状態に応じて、２４＝１６段階の異なる電流値を有する負荷駆動電流ＩＤが生成される。
【００６４】
このような構成を有する電流生成部２０Ａにおいては、上記ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０＊〜ｄ１３＊の信号レベルに応じて、スイッチ回路部２２Ａのうちの、特定のトランジスタがオン動作（トランジスタＴＰ２６〜ＴＰ２９のいずれか１つ以上がオン動作する場合のほか、いずれのトランジスタＴＰ２６〜ＴＰ２９もオフ動作する場合を含む）し、該オン動作したトランジスタに接続されたカレントミラー回路部２２Ａの単位電流トランジスタ（ＴＰ２２〜ＴＰ２５のいずれか１つ以上）に、基準電流トランジスタＴＰ２１に流れる基準電流Ｉｒｅｆに対して、所定比率（ａ×２ｋ倍；ａは基準電流トランジスタＴＰ２１のチャネル幅Ｗ１により規定される定数）の電流値を有する単位電流Ｉｓａ〜Ｉｓｄが流れ、上述したように、電流出力接点ＯＵＴｉにおいて、これらの単位電流の合成値となる電流値を有する負荷駆動電流ＩＤが、高電位電源＋Ｖから、電流出力接点ＯＵＴｉ、オン状態にあるトランジスタ（ＴＰ２６〜ＴＰ２９のいずれか）及び単位電流トランジスタ（ＴＰ２２〜ＴＰ２５のいずれか）を介して、図示を省略した負荷方向に流れる。
【００６５】
これにより、本実施形態に係る電流生成供給回路ＩＬＡにおいては、タイミング制御信号ＣＬＫ、ＣＬＫ＊により規定されるタイミングで、データラッチ部１０に入力される複数ビットのデジタル信号ｄ０〜ｄ３に応じて、電流生成部２２Ａにより所定の電流値を有するアナログ電流からなる負荷駆動電流ＩＤが生成されて、負荷ＬＤに供給されることになる（本実施形態においては、上述したように、電流生成供給回路側から負荷方向に負荷駆動電流が流し込まれる）。
【００６６】
なお、本実施形態においては、電流生成供給回路（各駆動電流供給回路部）に接続された負荷に対して、電流生成供給回路側から負荷駆動電流を流し込むように構成した場合（以下、便宜的に、「電流印加方式」と記す）について示したが、本発明においては、負荷側から電流生成供給回路方向に負荷駆動電流を引き込むように構成（以下、便宜的に、「電流シンク方式」と記す）したものであってもよい。以下、簡単に説明する。
【００６７】
＜電流生成供給回路の第２の実施形態＞
次に、本発明に係る電流生成供給回路の第２の実施形態について、図面を参照して説明する。
図６は、本発明に係る電流生成供給回路の第２の実施形態を示す概略構成図である。図７は、本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図である。ここで、上述した実施形態と同等の構成については、同一の符号を付して、その説明を簡略化する。
【００６８】
具体的には、図６に示すように、本実施形態に係る電流生成供給回路ＩＬＢは、上述した第１の実施形態と同様に、データラッチ部１０と、電流生成部２０Ｂと、を有するとともに、電流生成部２０Ｂに電流供給線Ｌｓを介して接続された定電流発生源ＩＲが、定電流発生源ＩＲ側から電流生成部２０Ｂ方向に基準電流Ｉｒｅｆを流し込むように、高電位電源＋Ｖに接続されている。
データラッチ部１０は、複数のデジタル信号ｄ０〜ｄ３に対応してラッチ回路ＬＣ０〜ＬＣ３が個別に設けられた構成を有し、各ラッチ回路ＬＣ０〜ＬＣ３の出力信号ｄ１０〜ｄ１３（非反転出力端子ＯＴの信号レベル）が電流生成部２０Ｂに出力されるように接続されている。
【００６９】
本実施形態に係る電流生成部２０Ｂは、図７に示すように、概略、上述した実施形態（図５参照）と略同等の回路構成を有するカレントミラー回路部２１Ｂ及びスイッチ回路部２２Ｂと、を備え、各ラッチ回路ＬＣ０〜ＬＣ３からの出力信号ｄ１０〜ｄ１３に基づいて、基準電流Ｉｒｅｆに対して、所定比率の電流値を有する複数の単位電流Ｉｓｈ、Ｉｓｉ、Ｉｓｊ、Ｉｓｋを任意に選択、合成して生成される負荷駆動電流ＩＤを負荷に供給するように構成されている。
【００７０】
具体的には、カレントミラー回路部２１Ｂ及びスイッチ回路部２２Ｂを構成する全てのトランジスタＴＮ２１〜ＴＮ２９がｎチャネル型からなり、基準電流トランジスタＴＮ２１は、電流路が電流入力接点ＩＮｉと低電位電源Ｖｇｎｄとの間に接続されるとともに、制御端子が電流入力接点ＩＮｉに接続された接点Ｎｇに接続されている。接点Ｎｇと低電位電源Ｖｇｎｄとの間には容量Ｃｂが接続されている。また、単位電流トランジスタＴＮ２２〜ＴＮ２５は、各々、電流路が接点Ｎｈ、Ｎｉ、Ｎｊ、Ｎｋと低電位電源−Ｖとの間に接続されるとともに、制御端子が接点Ｎｇに共通に接続され、また、スイッチング用のトランジスタＴＮ２６〜ＴＮ２９は、各々、電流路が上記接点Ｎｈ、Ｎｉ、Ｎｊ、Ｎｋと電流出力接点ＯＵＴｉとの間に接続されるとともに、制御端子にラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０〜ｄ１３が並列的に印加されるように構成されている。
【００７１】
ここで、本実施形態においても、カレントミラー回路部２１Ｂを構成する各単位電流トランジスタＴＮ２２〜ＴＮ２５のトランジスタサイズ（すなわち、チャネル長を一定とした場合のチャネル幅）が、基準電流トランジスタＴＮ２１を基準として、所定の比率になるように形成され、各電流路に流れる単位電流Ｉｓｈ〜Ｉｓｋが、基準電流Ｉｒｅｆに対して、各々異なる所定の比率の電流値を有するように設定されている。
【００７２】
これにより、本実施形態に係る電流生成供給回路２０Ｂにおいても、データラッチ部１０（ラッチ回路ＬＣ０〜ＬＣ３）から出力される出力信号ｄ１０〜ｄ１３の信号レベルに応じて、スイッチ回路部２２Ｂの特定のトランジスタＴＮ２６〜ＴＮ２９がオン動作して、単位電流トランジスタＴＮ２２〜ＴＮ２５を介して基準電流Ｉｒｅｆの所定比率倍の電流値を有する単位電流Ｉｓｈ〜Ｉｓｋが流れ、これらの合成電流が電流出力接点ＯＵＴｉを介して負荷駆動電流ＩＤとして図示を省略した負荷に供給される（本実施形態においては、負荷側から電流生成供給回路方向に負荷駆動電流が流れ込む）。
【００７３】
したがって、上述した各実施形態に示した電流生成供給回路ＩＬＡ、ＩＬＢにおいては、負荷に直接接続された電流生成供給回路に、定電流発生源ＩＲから電流供給線Ｌｓを介して、信号レベルが変動しない一定の基準電流Ｉｒｅｆを供給し、複数ビットのデジタル信号ｄ０〜ｄ３（データラッチ部１０の出力信号ｄ１０〜ｄ１３、ｄ１０＊〜ｄ１３＊）に基づいて、負荷を所望の駆動状態で動作させることができる電流値を有する負荷駆動電流ＩＤを生成することができる構成を有していることにより、電流供給線Ｌｓに供給される電流（基準電流）の変化に伴う電位変動をほとんど生じることがないので、負荷駆動電流の電流値が微少な場合や、負荷への負荷駆動電流の供給時間（あるいは、負荷の駆動時間）が短く設定されている場合であっても、電流供給ラインに付加された寄生容量（配線容量）への充放電動作に起因する電流生成供給回路の動作速度の低下を抑制して、電流生成供給回路、又は、該電流生成供給回路を適用した電流駆動装置の動作速度に対する制約を緩和して、負荷をより迅速かつ的確な駆動状態で動作させることができる。
【００７４】
なお、上述した各実施形態においては、電流生成部２０Ａ、２０Ｂとして、カレントミラー回路構成（カレントミラー回路部２１Ａ、２１Ｂ）を備え、各単位電流トランジスタにより、基準電流トランジスタに流れる基準電流Ｉｒｅｆに対して各々異なる所定の比率の電流値を有する単位電流を選択的に合成して、負荷駆動電流ＩＤを生成する構成について説明したが、本発明はこれに限定されるものではなく、データラッチ部１０（ラッチ回路）から同時に出力される所定の信号レベルの出力信号に基づいて、負荷を所望の駆動状態で動作させることができる負荷駆動電流を生成、出力することができるものであれば、他の回路構成を有するものであってもよい。
【００７５】
また、上記複数ビットのデジタル信号としては、後述するように、表示装置に所望の画像情報を表示するための表示データ（表示信号）を適用することでき、この場合において、電流生成供給回路により生成、出力される負荷駆動電流は、表示パネルを構成する各表示画素を所定の輝度階調で発光動作させるために供給される階調電流に対応する。詳しくは、表示装置の実施形態の記載において説明する。
【００７６】
＜表示装置の第１の実施形態＞
上述したような構成及び機能を有する電流生成供給回路を、駆動制御装置（データドライバ）に適用した表示装置について、具体的に説明する。
図８は、本発明に係る電流生成供給回路を適用可能な表示装置の一実施形態を示す概略ブロック図であり、図９は、本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。ここでは、表示パネルとしてアクティブマトリクス方式に対応した表示画素を備えた構成について説明する。また、本実施形態においては、電流印加方式を採用した構成について説明する。
【００７７】
図８、図９に示すように、本実施形態に係る表示装置１００Ａは、概略、複数の表示画素（負荷）がマトリクス状に配列された表示パネル１１０Ａと、表示パネル１１０Ａの行方向に配列された表示画素群ごとに共通に接続された、走査ライン（走査線）ＳＬａ、ＳＬｂに接続された走査ドライバ（走査駆動手段）１２０Ａと、表示パネル１１０Ａの列方向に配列された表示画素群ごとに共通に接続された、データライン（信号線）ＤＬに接続されたデータドライバ（信号駆動手段）１３０Ａと、走査ドライバ１２０Ａ及びデータドライバ１３０Ａの動作状態を制御する各種制御信号を生成、出力するシステムコントローラ１４０Ａと、表示装置２００Ａの外部から供給される映像信号に基づいて、表示データやタイミング信号等を生成する表示信号生成回路１５０Ａと、を備えて構成されている。
【００７８】
以下、上記各構成について具体的に説明する。
（表示パネル１１０Ａ）
表示パネル１１０Ａは、具体的には、図９に示すように、各行ごとの表示画素群に対応して、各々、並列に配設された一対の走査ラインＳＬａ、ＳＬｂと、各列ごとの表示画素群に対応するとともに、走査ラインＳＬａ、ＳＬｂに対して直交するように配設されたデータラインＤＬと、これらの直交するラインの各交点近傍に配列された複数の表示画素（図９中、後述する画素駆動回路ＤＣｘ及び有機ＥＬ素子ＯＥＬからなる構成）と、を備えた構成を有している。
【００７９】
表示画素は、例えば、走査ドライバ１２０Ａから走査ラインＳＬａを介して印加される走査信号Ｖｓｅｌ、走査ラインＳＬｂを介して印加される走査信号Ｖｓｅｌ＊（走査ラインＳＬａに印加される走査信号Ｖｓｅｌの極性反転信号）、及び、データドライバ１３０ＡからデータラインＤＬを介して供給される階調電流Ｉｐｉｘ（上述した負荷駆動電流ＩＤに相当する）に基づいて、各表示画素における階調電流Ｉｐｉｘの書込動作及び発光動作を制御する画素駆動回路ＤＣｘと、該画素駆動回路ＤＣｘから供給される発光駆動電流の電流値に応じて発光輝度が制御される、周知の有機ＥＬ素子（発光素子）ＯＥＬと、を有して構成されている。なお、本実施形態においては、電流駆動型の発光素子として有機ＥＬ素子ＯＥＬを適用した場合について示すが、発光ダイオード等の他の発光素子を適用するものであってもよい。
【００８０】
ここで、画素駆動回路ＤＣｘは、概略、走査信号Ｖｓｅｌ、Ｖｓｅｌ＊に基づいて各表示画素の選択／非選択状態を制御し、選択状態において表示データに応じた階調電流Ｉｐｉｘを取り込んで電圧レベルとして保持し、非選択状態において上記保持した電圧レベルに基づく発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光させる動作を維持する機能を有している。なお、画素駆動回路ＤＣｘに適用可能な回路構成例については後述する。
【００８１】
（走査ドライバ１２０Ａ）
走査ドライバ１２０Ａは、システムコントローラ１４０Ａから供給される走査制御信号に基づいて、所定のタイミングで各走査ラインＳＬａ、ＳＬｂに選択レベルの走査信号Ｖｓｅｌ（例えば、ハイレベル）及びＶｓｅｌ＊（例えば、ローレベル）を順次印加することにより、各行ごとの表示画素群を選択状態とし、データドライバ１３０Ａにより表示データに基づく階調電流Ｉｐｉｘを各データラインＤＬに供給して、各表示画素に書き込むように制御する。
【００８２】
走査ドライバ１２０Ａは、具体的には、図７に示すように、シフトレジスタとバッファからなるシフトブロックＳＢを、各行の走査ラインＳＬａ、ＳＬｂごとに対応して複数段備え、システムコントローラ１４０Ａから供給される走査制御信号（走査スタート信号ＳＳＴＲ、走査クロック信号ＳＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０Ａの上方から下方に順次シフトしつつ出力されるシフト信号が、バッファを介して所定の電圧レベル（選択レベル）を有する走査信号Ｖｓｅｌとして各走査ラインＳＬａに印加されるとともに、該走査信号Ｖｓｅｌを極性反転した電圧レベルが走査信号Ｖｓｅｌ＊として各走査ラインＳＬｂに印加される。
【００８３】
（データドライバ１３０Ａ）
データドライバ１３０Ａは、システムコントローラ１４０Ａから供給されるデータ制御信号（後述するサンプリングスタート信号ＳＴＲ、シフトクロック信号ＳＦＣ等）に基づいて、表示信号生成回路１５０Ａから供給される複数ビットのデジタル信号からなる表示データを取り込んで保持し、当該表示データに対応する電流値を有する階調電流Ｉｐｉｘを生成して、各データラインＤＬに同時並行的に供給するように制御する。すなわち、本実施形態に係るデータドライバ１３０Ａにおいては、上述した電流生成供給回路（図１、図２及び図５参照）の構成及び機能を良好に適用することができる。データドライバ１３０Ａの具体的な回路構成やその駆動制御動作については、詳しく後述する。
【００８４】
（システムコントローラ１４０Ａ）
システムコントローラ１４０Ａは、後述する表示信号生成回路１５０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０Ａ及びデータドライバ１３０Ａの各々に対して、走査制御信号（上述した走査スタート信号ＳＳＴＲや走査クロック信号ＳＣＬＫ等）及びデータ制御信号（上述したサンプリングスタート信号ＳＴＲやシフトクロック信号ＳＦＣ等）を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル１１０Ａに走査信号Ｖｓｅｌ、Ｖｓｅｌ＊及び階調電流Ｉｐｉｘを出力させ、画素駆動回路ＤＣｘにおける所定の制御動作を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル１１０Ａに表示させる制御を行う。
【００８５】
（表示信号生成回路１５０Ａ）
表示信号生成回路１５０Ａは、例えば、表示装置１００Ａの外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０Ａの１行分ごとに、該輝度階調信号成分を、複数ビットのデジタル信号からなる表示データとしてデータドライバ１３０Ａに供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１５０Ａは、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１４０Ａに供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１４０Ａは、表示信号生成回路１５０Ａから供給されるタイミング信号に基づいて、走査ドライバ１２０Ａやデータドライバ１３０Ａに対して供給する上記走査制御信号及びデータ制御信号を生成する。
【００８６】
なお、本実施形態において、表示パネル１１０Ａとその周辺に付設されるドライバやコントローラ等の周辺回路との実装構造については、特に限定するものではないが、例えば、少なくとも、表示パネル１１０Ａと走査トランジスタ１２０Ａ、データドライバ１３０Ａが単一の基板上に形成されているものであってもよいし、後述するデータドライバ１３０Ａのみ、もしくは、走査ドライバ１２０Ａ及びデータドライバ１３０Ａを、表示パネル１１０Ａとは別個に設けて電気的に接続するようにしたものであってもよい。
【００８７】
（表示画素の第１の構成例）
次いで、上述した表示装置（表示パネル１１０Ａ）の各表示画素に適用される画素駆動回路について簡単に説明する。
図１０は、本実施形態に適用される表示画素（画素駆動回路）の第１の実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能なごく一例を示すものにすぎず、同等の機能を有する他の回路構成を適用するものであってもよいことはいうまでもない。
【００８８】
図１０に示すように、本実施例に係る画素駆動回路ＤＣｘは、走査ラインＳＬａ、ＳＬｂとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬａに、ソース端子及びドレイン端子が電源接点Ｖｄｄ及び接点Ｎｘａに各々接続されたｐチャネル型のトランジスタＴｒ３１と、ゲート端子が走査ラインＳＬｂに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎｘａに各々接続されたｐチャネル型のトランジスタＴｒ３２と、ゲート端子が接点Ｎｘｂに、ソース端子及びドレイン端子が接点Ｎｘａ及び接点Ｎｘｃに各々接続されたｐチャネル型のトランジスタＴｒ３３と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子が接点Ｎｘｂ及び接点Ｎｘｃに各々接続されたｎチャネル型のトランジスタＴｒ３４と、接点Ｎｘａ及び接点Ｎｘｂ間に接続されたコンデンサＣｘと、を備えた構成を有している。ここで、電源接点Ｖｄｄは、例えば、図示を省略した電源ラインを介して、高電位電源に接続され、常時、もしくは、所定のタイミングで一定の高電位電圧が印加される。
【００８９】
また、このような画素駆動回路ＤＣｘから供給される発光駆動電流により発光輝度が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣｘの接点Ｎｘｃに、カソード端子が低電位電源（例えば、接地電位Ｖｇｎｄ）に各々接続された構成を有している。ここで、コンデンサＣｘは、トランジスタＴｒ３３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【００９０】
このような構成を有する画素駆動回路ＤＣｘにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、書込動作期間において、例えば、走査ラインＳＬａに対してハイレベル（選択レベル）の走査信号Ｖｓｅｌを印加するとともに、走査ラインＳＬｂに対してローレベルの走査信号Ｖｓｅｌ＊を印加し、このタイミングに同期して、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるための階調電流ＩｐｉｘをデータラインＤＬに供給する。ここでは、階調電流Ｉｐｉｘとして、正極性の電流を供給し、データドライバ１３０Ａ側からデータラインＤＬを介して画素駆動回路ＤＣｘ方向に当該電流が流し込まれる（印加する）ように設定する。
【００９１】
これにより、画素駆動回路ＤＣｘを構成するトランジスタＴｒ３２及びＴｒ３４がオン動作するとともに、トランジスタＴｒ３１がオフ動作して、データラインＤＬに供給された階調電流Ｉｐｉｘに対応する正の電位が接点Ｎｘａに印加される。また、接点Ｎｘｂ及び接点Ｎｘｃ間が短絡して、トランジスタＴｒ３３のゲート−ドレイン間が同電位に制御される。これにより、トランジスタＴｒ３３がオフ動作するとともに、コンデンサＣｘの両端（接点Ｎｘａ及び接点Ｎｘｂ間）には、階調電流Ｉｐｉｘに応じた電位差が生じ、該電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。
【００９２】
次いで、発光動作期間において、走査ラインＳＬａに対してローレベル（非選択レベル）の走査信号Ｖｓｅｌを印加するとともに、走査ラインＳＬｂに対してハイレベルの走査信号Ｖｓｅｌ＊を印加し、このタイミングに同期して、階調電流Ｉｐｉｘの供給を遮断する。これにより、トランジスタＴｒ３２及びＴｒ３４がオフ動作してデータラインＤＬ及び接点Ｎｘａ間、並びに、接点Ｎｘｂ及び接点Ｎｘｃ間が電気的に遮断されることにより、コンデンサＣｘは、上述した書込動作において蓄積された電荷を保持する。
【００９３】
このように、コンデンサＣｘが書込動作時の充電電圧を保持することにより、接点Ｎｘａ及び接点Ｎｘｂ間（トランジスタのＴｒ３３のゲート−ソース間）の電位差が保持されることになり、トランジスタＴｒ３３はオン動作する。また、上記走査信号Ｖｓｅｌ（ローレベル）の印加により、トランジスタＴｒ３１が同時にオン動作するので、電源接点（高電位電源）ＶｄｄからトランジスタＴｒ３１及びＴｒ３３を介して、有機ＥＬ素子ＯＥＬに階調電流Ｉｐｉｘ（より詳しくは、コンデンサＣｘに保持された電荷）に応じた発光駆動電流が流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。このように、本実施例に係る画素駆動回路においては、Ｐチャネル型トランジスタＴｒ３３は、発光駆動用トランジスタとしての機能を有していることになる。
【００９４】
（データドライバの第１の構成例）
次いで、上述した表示装置に適用されるデータドライバの構成について説明する。
本実施形態に係る表示装置１００Ａに適用されるデータドライバ１３０Ａは、概略、図１に示した電流生成供給回路ＩＬＡが各データラインに階調電流供給回路として個別に設けられ、各々の階調電流供給回路に対して、例えば、単一の定電流発生源から共通の電流供給線を介して、一定の電流値を有する負の基準電流が供給される（すなわち、基準電流が引き抜かれるように供給される）ように構成されている。
図１１は、本実施形態に係る表示装置に適用されるデータドライバの第１の実施例を示す概略構成図である。ここでは、上述した電流生成供給回路（図１、図２及び図５）の構成と対応付けながら説明し、同一の構成については同等の符号を付して説明する。
【００９５】
本実施例に係るデータドライバ１３０Ａは、例えば、図１１に示すように、システムコントローラ１４０Ａからデータ制御信号として供給されるシフトクロック信号ＳＦＣに基づいて、サンプリングスタート信号ＳＴＲをシフトしつつ、所定のタイミングでシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・（上述したタイミング制御信号ＣＬＫに相当する）を順次出力するシフトレジスタ回路１３１Ａと、該シフトレジスタ回路１３１Ａからのシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・の入力タイミングに基づいて、表示信号生成回路１５０から順次供給される１行分の表示データＤ０〜Ｄｑ（ここでは、便宜的にｑ＝３とする；上述したデジタル信号ｄ０〜ｄ３に相当する）を順次取り込み、各表示画素における発光輝度に対応した階調電流Ｉｐｉｘを生成して、各データラインＤＬ１、ＤＬ２、・・・を介して供給する階調電流供給回路群１３２Ａと、該階調電流供給回路群１３２Ａを構成する各階調電流供給回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・（上述した電流生成供給回路ＩＬＡに相当する；以下、便宜的に「階調電流供給回路ＰＸＡ」とも記す）に対して、データドライバ１３０Ａの外部に設けられた定電流発生源ＩＲから一定の電流値を有する基準電流Ｉｒｅｆを定常的に供給する共通の電流供給線Ｌｓと、を備えて構成されている。
【００９６】
ここで、階調電流供給回路群１３２Ａを構成する各階調電流供給回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・は、データラッチ部１０１、１０２、１０３、・・・（上述したデータラッチ部１０に相当する）及び階調電流生成部２０１Ａ、２０２Ａ、２０３Ａ、・・・（上述した電流生成部２０Ａに相当する）を備えた構成を有している。
なお、本実施形態においては、単一の定電流発生源ＩＲから基準電流Ｉｒｅｆがデータドライバに設けられた全ての階調電流供給回路に対して共通に供給されるものとしたが、本発明はこれに限定されるものではなく、表示装置において、例えば、データドライバが複数個用いられている場合に、各データドライバごとに定電流発生源を個別に備えるものであってもよく、さらには、単一のデータドライバ内に設けられた複数の階調電流供給回路ごとに定電流発生源を備えるものであってもよい。
【００９７】
＜表示装置の駆動制御方法＞
次に、上述した構成を有する表示装置の動作について、図面を参照して説明する。
図１２は、本実施例に係るデータドライバにおける制御動作の一例を示すタイミングチャートであり、図１３は、本実施形態に係る表示パネル（表示画素）における制御動作の一例を示すタイミングチャートである。ここでは、図９に示したデータドライバの構成に加え、図１、図２及び図５に示した電流生成供給回路の構成も適宜参照しながら説明する。
【００９８】
まず、データドライバ１３０Ａにおける制御動作は、上述した階調電流供給回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に設けられたデータラッチ部１０１、１０２、１０３、・・・に、表示信号生成回路１５０Ａから供給される表示データＤ０〜Ｄ３を取り込み保持するとともに、該表示データＤ０〜Ｄ３に基づく反転出力信号を一定期間出力する信号保持動作と、データラッチ部１０１、１０２、１０３、・・・から出力される反転出力信号に基づいて、階調電流供給回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に設けられた階調電流生成部２０１Ａ、２０２Ａ、２０３Ａ、・・・により、上記表示データＤ０〜Ｄ３に対応する階調電流Ｉｐｉｘを生成して各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・を介して各表示画素に個別に供給する電流生成供給動作と、を設定することにより実行される。そして、これらの信号保持動作及び電流生成供給動作は、１水平選択期間内の帰線期間を除く期間に、各階調電流供給回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・ごとに順次実行される。
【００９９】
ここで、信号保持動作においては、図１２に示すように、シフトレジスタ回路１３１Ａから順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、上記各データラッチ部１０１、１０２、１０３、・・・により、各列の表示画素（すなわち、各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・）に対応して切り替わる表示データＤ０〜Ｄ３を順次取り込む動作が１行分連続的に実行され、該表示データＤ０〜Ｄ３が取り込まれたデータラッチ部１０１、１０２、１０３、・・・から順に、一定期間（次のシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・が出力されるまでの期間）、反転出力信号が階調電流生成部２０１Ａ、２０２Ａ、２０３Ａ、・・・に出力される。
【０１００】
また、電流生成供給動作においては、図１２に示すように、反転出力信号に基づいて、各階調電流生成部２０１Ａ、２０２Ａ、２０３Ａ、・・・に設けられた複数のスイッチトランジスタ（図５に示したトランジスタＴＰ２６〜ＴＰ２９）のオン／オフ状態が制御され、オン動作したスイッチトランジスタに接続された単位電流トランジスタ（図５に示したトランジスタＴＰ２２〜ＴＰ２５）に流れる単位電流の合成電流が、階調電流Ｉｐｉｘとして各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・を介して順次供給される。
【０１０１】
ここで、階調電流Ｉｐｉｘは、例えば、全てのデータラインＤＬ１、ＤＬ２、ＤＬ３、・・・に対して、少なくとも一定期間、並列的（すなわち、同時並行的）に供給されるように設定される。また、本実施形態においては、上述したように、基準電流Ｉｒｅｆに対して予めトランジスタサイズにより規定された所定比率（例えば、ａ×２ｋ；ｋ＝０、１、２、３、・・・）の電流値を有する複数の単位電流を生成し、上記反転出力信号に基づくスイッチトランジスタのオン／オフ動作により、所定の階調電流を選択して合成し、正極性の階調電流Ｉｐｉｘを生成して、データドライバ１３０Ａ側からデータラインＤＬ１、ＤＬ２、ＤＬ３、・・・方向に流し込むように階調電流Ｉｐｉｘを供給する。
【０１０２】
なお、本実施例に係るデータドライバ１３０Ａにおいては、図１１に示したように、定電流発生源ＩＲから一定の電流値を有する基準電流Ｉｒｅｆが供給される共通の電流供給線Ｌｓに対して、複数の階調電流供給回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・が並列的に接続された構成を有し、図１２に示したように、各階調電流供給回路ＰＸＡ１、ＰＸＡ２、・・・において、表示データＤ０〜Ｄ３に基づいて、同時並行的に各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・（表示画素）への階調電流Ｉｐｉｘが生成、供給されるので、電流供給線Ｌｓを介して各階調電流供給回路ＰＸＡ１、ＰＸＡ２、・・・に供給される電流は、定電流発生源ＩＲにより供給される基準電流Ｉｒｅｆそのものではなく、階調電流供給回路の数（すなわち、表示パネル１１０Ａに配設されたデータラインの数に相当する；例えば、ｍ個）に応じて、略均等分割された電流値（Ｉｒｅｆ／ｍ）を有する電流が供給されることになる。
【０１０３】
したがって、各階調電流供給回路ＰＸＡ１、ＰＸＡ２、・・・の階調電流生成部２０１Ａ、２０２Ａ、２０３Ａ、・・・を構成するカレントミラー回路部において設定される基準電流に対する各単位電流の電流値の比率（基準電流トランジスタに対する単位電流トランジスタのチャネル幅の比）を、各階調電流供給回路（階調電流供給回路）に供給される上記電流値（Ｉｒｅｆ／ｍ）を勘案して、例えば、図５に示した回路構成における比率のｍ倍に設定する。
【０１０４】
あるいは、他の構成として、各階調電流供給回路ＰＸＡ１、ＰＸＡ２、・・・（階調電流生成部２０１Ａ、２０２Ａ、２０３Ａ、・・・）に、例えば、シフトレジスタ回路１３１Ａから出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて選択的にオン動作するスイッチ手段を設け、各階調電流生成部２０１Ａ、２０２Ａ、２０３Ａ、・・・において、表示データＤ０〜Ｄ３に基づいて階調電流Ｉｐｉｘが生成される電流生成供給動作の期間のみ、上記定電流発生源ＩＲからの基準電流Ｉｒｅｆをそのまま、各階調電流供給回路ＰＸＡ１、ＰＸＡ２、・・・（階調電流生成部２０１Ａ、２０２Ａ、２０３Ａ、・・・）に選択的に供給するようにしてもよい。
【０１０５】
そして、表示パネル１１０Ａ（表示画素）における制御動作は、図１３に示すように、表示パネル１１０Ａ一画面に所望の画像情報を表示する一走査期間Ｔｓｃを１サイクルとして、該一走査期間Ｔｓｃ内に、特定の走査ラインに接続された表示画素群を選択して、データドライバ１３０Ａから供給される表示データに対応する階調電流Ｉｐｉｘを書き込み、信号電圧として保持する書込動作期間（選択期間）Ｔｓｅと、該保持された信号電圧に基づいて、上記表示データに応じた発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間（表示画素の非選択期間）Ｔｎｓｅと、を設定（Ｔｓｃ＝Ｔｓｅ＋Ｔｎｓｅ）し、各動作期間において、上述した画素駆動回路ＤＣｘと同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Ｔｓｅは、相互に時間的な重なりが生じないように設定される。また、書込動作期間Ｔｓｅは、少なくとも、上記データドライバ１３０Ａにおける電流生成供給動作において、各データラインＤＬへ階調電流Ｉｐｉｘを並列的に供給する一定期間を含む期間に設定される。
【０１０６】
すなわち、表示画素への書込動作期間Ｔｓｅにおいては、図１３に示すように、特定の行（ｉ行目）の表示画素に対して、走査ドライバ１２０Ａにより走査ラインＳＬａ、ＳＬｂを所定の信号レベルに走査することにより、データドライバ１３０Ａにより各データラインＤＬに並列的に供給された階調電流Ｉｐｉｘを電圧成分として一斉に保持する動作を実行し、その後の発光動作期間Ｔｎｓｅにおいては、上記書込動作期間Ｔｓｅに保持された電圧成分に基づく発光駆動電流を有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データに対応する輝度階調で発光動作が継続される。
このような一連の駆動制御動作を、図１３に示すように、表示パネル１１０Ａを構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル１画面分の表示データが書き込まれて、各表示画素が所定の輝度階調で発光し、所望の画像情報が表示される。
【０１０７】
したがって、本実施形態に係るデータドライバ１３０Ａ及び表示装置１００Ａにおいて、各データラインＤＬを介して特定の行の表示画素群に供給される階調電流Ｉｐｉｘが、各階調電流供給回路ＰＸＡ１、ＰＸＡ２、・・・により、単一の定電流発生源ＩＲから共通の電流供給線Ｌｓを介して供給される基準電流Ｉｒｅｆ（または、基準電流Ｉｒｅｆを階調電流供給回路の数で均等分割した電流）に基づいて生成されるので、表示データＤ０〜Ｄ３に応じて各階調電流供給回路ＰＸＡ１、ＰＸＡ２、・・・に供給される基準電流Ｉｒｅｆの電流値が変動することがなく、電流供給線Ｌｓの充放電動作に起因するデータドライバの動作速度の低下を抑制して、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【０１０８】
また、データドライバ（階調電流供給回路）において、上記基準電流が流れる基準電流トランジスタに対して、カレントミラー回路構成を有する複数の単位電流トランジスタのチャネル幅を、各々所定の比率（例えば、２ｋ倍）になるように設定することにより、基準電流に対して該比率により規定される電流値を有する複数の階調電流を流すことができ、表示データ（複数ビットのデジタル信号）に基づいて、これらを適宜合成することにより、２ｋ段階の電流値を有する階調電流を生成することができるので、表示データに対応した適切な電流値を有するアナログ電流からなる階調電流を、比較的簡易な回路構成により生成することができ、表示画素を適正な輝度階調で発光動作させることができる。
【０１０９】
特に、データドライバを構成する階調電流供給回路に設けられるデータラッチ部（ラッチ回路）として、上述したように、例えば、各１個のトランスファーゲートとコンデンサとインバータのみを備えた回路構成（４個のトランジスタと１個のコンデンサからなる回路構成；図２参照）を、表示データのビット数分（４組）設けた構成を適用することができるので、表示画素数（データライン数）が増加した場合であっても、データドライバを構成する素子数の大幅な増加を抑制することができ、回路面積の増大を抑制することができる。
【０１１０】
なお、本実施形態においては、データドライバ及び表示画素（画素駆動回路）として、電流印加方式に対応した構成を示したが、本発明はこれに限定されるものではなく、図６、図７に示したように、表示画素側からデータドライバ方向に階調電流を引き込むように供給する電流シンク方式の回路構成を適用することもできる。以下、上述した表示装置（表示パネル）の他の例として、電流シンク方式を適用した場合について説明する。
【０１１１】
＜表示装置の第２の実施形態＞
電流シンク方式を適用した表示装置は、概略、上述した第１の実施形態（図８、図９参照）と同様の表示パネル、走査ドライバ、システムコントローラ及び表示信号生成回路を備えた構成を有しているが、表示パネルを構成する各表示画素（画素駆動回路）及びデータドライバが以下に示すように異なる構成を有している。
【０１１２】
（表示画素の第２の構成例）
図１４は、本実施形態に適用される画素駆動回路の一実施例を示す回路構成図であり、図１５は、本実施形態に係る表示装置の要部構成を示す概略構成図である。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能なごく一例を示すにすぎず、同等の動作機能を有する他の回路構成を有するものであってもよいことはいうまでもない。また、第１の実施形態に示した表示装置と同等の構成については、同一の符号を付してその説明を簡略化又は省略する。
【０１１３】
図１４に示すように、本実施例に係る画素駆動回路ＤＣｙは、例えば、走査ラインＳＬとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬに、ソース端子が走査ラインＳＬに平行に配設された電源ラインＶＬに、ドレイン端子が接点Ｎｙａに各々接続されたｎチャネル型トランジスタＴｒ４１と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎｙｂに各々接続されたｎチャネル型トランジスタＴｒ４２と、ゲート端子が接点Ｎｙａに、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎｙｂに各々接続されたｎチャネル型トランジスタＴｒ４３と、接点Ｎｙａ及び接点Ｎｙｂ間に接続されたコンデンサＣｙと、を備えた構成を有している。
【０１１４】
また、このような画素駆動回路ＤＣｙから供給される発光駆動電流により発光輝度が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣｙの接点Ｎｙｂに、カソード端子が接地電位Ｖｇｎｄに各々接続された構成を有している。ここで、コンデンサＣｙは、ｎチャネル型トランジスタＴｒ４３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【０１１５】
ここで、電源ラインＶＬは、図１５に示すように、走査ラインと並行して配設されて各行の表示画素ごとに共通に接続され、その一端が電源ドライバ１６０Ｂに接続されている。電源ドライバ１６０Ｂは、概略、第１の実施形態に示した走査ドライバ１２０Ａと同等の構成を有し、各行ごとの電源ラインＶＬに対応して複数段のシフトブロック（図示を省略）を備え、システムコントローラから供給され、上記走査制御信号に同期する電源制御信号（電源スタート信号、電源クロック信号等）に基づいて、表示パネル１１０Ｂの上方から下方に順次シフトしつつ出力されたシフト信号が、所定の電圧レベル（例えば、走査ドライバ１２０Ｂによる選択状態においてはローレベル、非選択状態においてはハイレベル）を有する電源電圧Ｖｓｃとして各電源ラインＶＬに印加される。
【０１１６】
このような構成を有する画素駆動回路ＤＣｙにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、書込動作期間において、走査ラインＳＬに対して、選択レベル（ハイレベル）の走査信号Ｖｓｅｌを印加するとともに、電源ラインＶＬに対して、ローレベルの電源電圧Ｖｓｃを印加する。また、このタイミングに同期して、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるために必要な所定の階調電流Ｉｐｉｘを、データドライバ１３０ＢからデータラインＤＬに供給する。ここでは、階調電流Ｉｐｉｘとして、負極性の電流を供給し、表示画素（画素駆動回路ＤＣｙ）側からデータラインＤＬを介してデータドライバ１３０Ｂ方向に当該電流を引き込むように設定する。
【０１１７】
これにより、画素駆動回路ＤＣｙを構成するｎチャネル型トランジスタＴｒ４１及びＴｒ８２がオン動作して、ローレベルの電源電圧Ｖｓｃが接点Ｎｙａに印加されるとともに、階調電流Ｉｐｉｘの引き込み動作によりｎチャネル型トランジスタＴｒ４２を介してローレベルの電源電圧Ｖｓｃよりも低電位の電圧レベルが接点Ｎｙｂに印加される。
このように、接点Ｎｙａ及びＮｙｂ間（ｎチャネル型トランジスタＴｒ４３のゲート−ソース間）に電位差が生じることにより、ｎチャネル型トランジスタＴｒ４３がオン動作して、電源ラインＶＬからｎチャネル型トランジスタＴｒ４３、接点Ｎｙｂ、ｎチャネル型トランジスタＴｒ４２を介して、データラインＤＬ方向に階調電流Ｉｐｉｘに対応した電流が流れる。
【０１１８】
このとき、コンデンサＣｙには、接点Ｎｙａ及びＮｙｂ間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、このとき、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎｘｂ）に印加される電位は、カソード端子の電位（接地電位）よりも低くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されることになるため、有機ＥＬ素子ＯＥＬには発光駆動電流が流れず、発光動作は行われない。
【０１１９】
次いで、発光動作期間においては、走査ラインＳＬに対して、非選択レベル（ローレベル）の走査信号Ｖｓｅｌを印加するとともに、電源ラインＶＬに対して、ハイレベルの電源電圧Ｖｓｃを印加する。また、このタイミングに同期して、階調電流Ｉｐｉｘの引き込み動作を停止する。
これにより、ｎチャネル型トランジスタＴｒ４１及びＴｒ４２がオフ動作して、接点Ｎｙａへの電源電圧Ｖｓｃの印加が遮断されるとともに、接点Ｎｙｂへの階調電流Ｉｐｉｘの引き込み動作に起因する電圧レベルの印加が遮断されるので、コンデンサＣｙは、上述した書込動作において蓄積された電荷を保持する。
【０１２０】
このように、コンデンサＣｙが書込動作時の充電電圧を保持することにより、接点Ｎｙａ及びＮｙｂ間（ｎチャネル型トランジスタのＴｒ４３のゲート−ソース間）の電位差が保持されることになり、ｎチャネル型トランジスタＴｒ４３はオン状態を維持する。また、電源ラインＶＬには、接地電位よりも高い電圧レベルを有する電源電圧Ｖｓｃが印加されるので、電源ラインＶＬからｎチャネル型トランジスタＴｒ４３、接点Ｎｙｂを介して、有機ＥＬ素子ＯＥＬに順バイアス方向に発光駆動電流が流れる。
【０１２１】
ここで、コンデンサＣｙに保持される電位差（充電電圧）は、上記書込動作時においてｎチャネル型トランジスタＴｒ４３に階調電流Ｉｐｉｘに対応する電流を流す際の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流は、上記電流と同等の電流値を有することになり、発光動作期間においては、書込動作期間に書き込まれた階調電流に対応する電圧成分に基づいて、有機ＥＬ素子ＯＥＬは所望の輝度階調で発光する動作を継続する。
【０１２２】
したがって、このような一連の駆動制御動作を、走査ドライバ１２０Ｂ、電源ドライバ１６０Ｂ及び後述するデータドライバ１３０Ｂを用いて、図１３に示した動作制御と同様に、表示パネル１１０Ｂを構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル１画面分の表示データが書き込まれて、各表示画素が所定の輝度階調で発光し、所望の画像情報が表示される。
【０１２３】
（データドライバの第２の構成例）
次いで、本実施形態に適用されるデータドライバの構成について説明する。
本実施形態に係る表示装置に適用されるデータドライバは、図１５に示すように、概略、図１１に示したデータドライバ１３０Ａと同等のシフトレジスタ回路１３１Ｂ及び電流供給線Ｌｓを備えるとともに、表示パネル（各表示画素）側から各データラインＤＬを介してデータドライバ（階調電流供給回路）方向に流れ込むように電流極性が設定された階調電流Ｉｐｉｘを生成する階調電流供給回路群１３２Ｂ（階調電流供給回路ＰＸＢ１、ＰＸＢ２、ＰＸＢ３、・・・）を備えた構成を有している。
【０１２４】
ここで、階調電流供給回路群１３２Ｂを構成する各階調電流供給回路ＰＸＢ１、ＰＸＢ２、ＰＸＢ３、・・・は、データラッチ部１０１、１０２、１０３、・・・（上述したデータラッチ部１０に相当する）及び階調電流生成部２０１Ｂ、２０２Ｂ、２０３Ｂ、・・・（上述した電流生成部２０Ｂに相当する）を備えた構成を有している。
【０１２５】
このような構成を有するデータドライバ１３０Ｂにおける制御動作は、上述した実施形態において示したデータドライバの駆動制御方法（図１２参照）と同様に、信号保持動作においては、シフトレジスタ回路１３１Ｂから順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、各階調電流供給回路２０１Ｂ、２０２Ｂ、２０２Ｂ、・・・に設けられたデータラッチ部１０１、１０２、１０３、・・・により、各列ごとに順次取り込まれた表示データＤ０〜Ｄ３の非反転出力信号が階調電流生成部２０１Ｂ、２０２Ｂ、２０３Ｂ、・・・に出力される。
【０１２６】
また、電流生成供給動作においては、非反転出力信号に基づいて、階調電流生成部２０１Ｂ、２０２Ｂ、２０３Ｂ、・・・により複数の単位電流を生成、選択して合成し、負極性の階調電流Ｉｐｉｘを生成して、各表示画素側から各データラインＤＬ１、ＤＬ２、・・・を介して、データドライバ１３０Ｂ方向に該階調電流Ｉｐｉｘを引き込むように順次供給する。
【０１２７】
したがって、本実施形態に係るデータドライバ１３０Ｂを適用した表示装置においても、表示パネル（表示画素）に供給される各階調電流を、共通の電流供給線を介して供給される一定電流値の基準電流に基づいて生成することができるので、データドライバを構成する各階調電流供給回路に供給される電流値が変動することがなく、電流供給線の充放電動作に起因する動作速度の制約を緩和して、データドライバの動作速度を向上させることができる。また、各データラインに対応して個別に設けられた階調電流供給回路により表示データに応じた適切な電流値を有する階調電流を生成して、各表示画素に供給することができるので、良好な階調表示を実現することができる。
【０１２８】
＜表示装置の第３の実施形態＞
次に、本発明に係る表示装置（データドライバ）の第３の実施形態について説明する。
本実施形態に係る表示装置に適用されるデータドライバは、概略、図６に示した電流生成供給回路を基本構成とする階調電流供給回路が、各データラインに２組設けられ、所定の動作タイミングで各組の階調電流供給回路が、相補的かつ連続的に表示データの取り込み、保持、階調電流の生成、供給（流し込む；印加する）動作を実行するように構成されている。ここで、本構成例においては、階調電流供給回路群に対して、単一の電流発生源から一定の電流値を有する負の基準電流が供給される。
【０１２９】
（データドライバの第３の構成例）
図１６は、本実施形態に係る表示装置に適用されるデータドライバの第３の実施例を示す概略構成図である。ここで、上述した実施形態と同等の構成については、同等の符号を付してその説明を簡略化又は省略する。
図１６に示すように、本実施例に係るデータドライバ１３０Ｃは、具体的には、図示を省略したシステムコントローラからデータ制御信号として供給されるシフトクロック信号ＳＦＣに基づいて、非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂを生成する反転ラッチ回路１３３Ｃと、該非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂに基づいて、サンプリングスタート信号ＳＴＲをシフトしつつ、所定のタイミングでシフト信号ＳＲ１、ＳＲ２、・・・（上述したタイミング制御信号ＣＬＫに相当する；以下、便宜的に「シフト信号ＳＲ」とも記す）を順次出力するシフトレジスタ回路１３１Ｃと、該シフトレジスタ回路１３１Ｃからのシフト信号ＳＲ１、ＳＲ２、・・・の入力タイミングに基づいて、図示を省略した表示信号生成回路から順次供給される１行分の表示データＤ０〜Ｄ３を順次取り込み、各表示画素における発光輝度に対応した階調電流Ｉｐｉｘを生成して、各データラインＤＬ１、ＤＬ２、・・・を介して供給（印加）する２組の階調電流供給回路群１３２Ｃ及び１３２Ｄと、システムコントローラからデータ制御信号として供給される切換制御信号ＳＥＬに基づいて、上記階調電流供給回路群１３２Ｃ及び１３２Ｄのいずれか一方を選択的に動作させるための選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ及び反転信号ＳＬｂ）を出力する選択設定回路１３４Ｃと、階調電流供給回路群１３２Ｃ及び１３２Ｄを構成する各階調電流供給回路ＰＸＣ−１、ＰＸＣ−２、・・・及びＰＸＤ−１、ＰＸＤ−２、・・・（以下、「階調電流供給回路部ＰＸＣ、ＰＸＤ」とも記す）に共通の電流供給線Ｌｓを介して一定の基準電流Ｉｒｅｆを供給する（負極性の電流を供給して引き抜く）定電流発生源ＩＲと、を備えて構成されている。
【０１３０】
（階調電流供給回路部ＰＸＣ、ＰＸＤ）
図１７は、本実施例に係るデータドライバに適用される階調電流供給回路の一具体例を示す構成図であり、図１８は、本実施例に適用される階調電流供給回路を構成する階調電流生成部の一具体例を示す構成図である。ここでは、上述した電流生成供給回路（図１、図２及び図５）の構成と対応付けながら説明する。また、上述した実施形態と同等の構成については、同等の符号を付してその説明を簡略化又は省略する。
【０１３１】
階調電流供給回路群１３２Ｃ、１３２Ｄを構成する各階調電流供給回路ＰＸＣ、ＰＸＤは、図１７に示すように、図１に示した電流生成供給回路ＩＬＡと同等の構成を有するデータラッチ部１０及び電流生成部２０Ｃと、データラッチ部１０からの非反転出力信号ｄ１０〜ｄ１３（非反転出力端子ＯＴ〜ＯＴ３の信号レベル）に基づいて、表示画素を黒表示動作等の特定の駆動状態で動作させる場合にのみ、表示画素（データラインＤＬ）に対して特定電圧を印加する特定状態設定部ＢＫＡと、選択設定回路１３４から出力される選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ又は反転信号ＳＬｂ）に基づいて、各階調電流供給回路ＰＸＣ、ＰＸＤの動作状態を選択的に設定する動作設定部ＡＣＡと、を備えた構成を有している。
【０１３２】
ここで、電流生成部２０Ｃは、図１８に示すように、図５に示した電流生成部と同様に、カレントミラー回路部２１Ｃを構成するｐチャネル型トランジスタＴＰ６１〜ＴＰ６５と、スイッチ回路部２２Ｃを構成するｐチャネル型トランジスタＴＰ６６〜ＴＰ６９に加え、後述する動作設定部ＡＣＡから出力されるタイミング制御信号（図１に示した非反転クロック信号ＣＬＫに相当する）に基づいて、電流入力接点ＩＮｉと接点Ｎｇとの間の導通状態を制御するｎチャネル型トランジスタからなるリフレッシュ制御トランジスタＴｒ６０を備えた回路構成を有している。すなわち、このリフレッシュ制御トランジスタＴｒ６０により、動作設定部ＡＣＡから出力されるタイミング制御信号（非反転クロック信号）がハイレベルとなるタイミングにおいて、基準電流Ｉｒｅｆに基づく電荷が接点Ｎｇに供給されて容量Ｃｃに蓄積され、接点Ｎｇの電圧（基準電圧）が一定電圧に再充電（リフレッシュ）される。なお、基準電圧のリフレッシュ動作においては、後述する。
【０１３３】
（特定状態設定部ＢＫＡ）
特定状態設定部ＢＫＡは、図１７に示すように、データラッチ部１０から出力される非反転出力信号ｄ１０〜ｄ１３を入力信号とする論理和演算回路（以下、「ＯＲ回路」と略記する）５１と、該ＯＲ回路５１の出力端が制御端子（ゲート）に接続されるとともに、電流路の一端側が特定電圧Ｖｂｋを印加する電圧源に、他端側が階調電流生成部２０Ｃの電流出力端子ＯＵＴｉに、各々接続されたｐチャネル型トランジスタからなる特定電圧印加トランジスタＴＰ５２と、を備えた構成を有している。
【０１３４】
このような構成を有する特定状態設定部ＢＫＡにおいては、上記データラッチ部１０から出力される非反転出力信号ｄ１０〜ｄ１３の信号レベルが全て“０”となる特定状態（黒表示状態に相当する）であるか否かが判別され、該特定状態においてのみ、特定電圧印加トランジスタＴＰ５２を介して、電流出力端子ＯＵＴｉ（すなわち、データラインＤＬ及び表示画素）に特定電圧Ｖｂｋが印加される。
【０１３５】
（動作設定部ＡＣＡ）
動作設定部ＡＣＡは、例えば、図１７に示すように、選択設定回路１３４Ｃから出力される選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）を反転処理するインバータ５４と、データラインＤＬに電流路が設けられ、制御端子に上記選択設定信号の反転信号（インバータ５４の出力信号）が印加されるｐチャネル型トランジスタＴＰ５３と、選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）の反転信号及びシフトレジスタ回路１３１Ｃからのシフト信号ＳＲを入力とするＮＡＮＤ回路５５と、該ＮＡＮＤ回路５５の論理出力を反転処理するインバータ５６と、該インバータ５６の反転出力をさらに反転処理するインバータ５７と、階調電流生成部２０Ｃへの基準電流の供給経路に電流路が設けられ、制御端子に上記インバータ５７の出力信号が印加されるｐチャネル型トランジスタからなる電流供給制御トランジスタＴＰ５８と、を備えた構成を有している。
【０１３６】
このような構成を有する階調電流供給回路部ＰＸＣ、ＰＸＤにおいては、選択設定回路１３４Ｃから動作設定部ＡＣＡに選択レベル（ハイレベル）の選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）が入力されると、インバータ５４により信号極性が反転処理されて印加されることにより、ｐチャネル型トランジスタＴＰ５３がオン動作して、階調電流生成部２０Ｃの電流出力端子ＯＵＴｉが、ｐチャネル型トランジスタＴＰ５３を介してデータラインＤＬに接続される。このとき同時に、ＮＡＮＤ回路５５及びインバータ５６、５７により、シフト信号ＳＲの出力タイミングに関わらずデータラッチ部１０の非反転入力接点ＣＫにはローレベルのタイミング制御信号（非反転クロック信号）が、また、反転入力接点ＣＫ＊及びｐチャネル型トランジスタＴＰ５８の制御端子にはハイレベルのタイミング制御信号（反転クロック信号）が定常的に入力されて、データラッチ部１０に保持されている表示データＤ０〜Ｄ３に基づく反転出力信号ｄ１０＊〜ｄ１３＊が階調電流生成部２０Ｃに供給されるとともに、階調電流生成部２０Ｃへの基準電流Ｉｒｅｆの供給が遮断される。
【０１３７】
一方、選択設定回路１３４から非選択レベル（ローレベル）の選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）が入力されると、インバータ５４により信号極性が反転処理されて印加されることにより、ｐチャネル型トランジスタＴＰ５３がオフ動作して、階調電流生成部２０Ｃの電流出力端子ＯＵＴｉがデータラインＤＬから切り離される。また、このとき同時に、ＮＡＮＤ回路５５及びインバータ５６、５７により、シフト信号ＳＲの出力タイミングに対応してデータラッチ部１０の非反転入力接点ＣＫにはハイレベルのタイミング制御信号が、また、反転入力接点ＣＫ＊及びｐチャネル型トランジスタＴＰ５８の制御端子にはローレベルのタイミング制御信号が入力されて、データラッチ部１０に表示データＤ０〜Ｄ３が取り込み保持されるとともに、階調電流生成部２０Ｃに基準電流Ｉｒｅｆが供給される。
【０１３８】
これにより、選択レベルの選択設定信号が入力された場合には、データラッチ部１０から出力される反転出力信号ｄ１０＊〜ｄ１３＊に基づいて、階調電流生成部２０Ｃにおいて、表示データＤ０〜Ｄ３に応じた階調電流Ｉｐｉｘが生成されて、データラインＤＬを介して表示画素に供給されることになり、階調電流供給回路ＰＸＣ又はＰＸＤが選択状態に設定される。一方、非選択レベルの選択設定信号が入力された場合には、データラッチ部１０において、表示データＤ０〜Ｄ３を取り込んで保持するものの、階調電流Ｉｐｉｘは生成されず、データラインＤＬには供給されないことになり、階調電流供給回路ＰＸＣ又はＰＸＤが非選択状態に設定される。なお、この非選択状態においては、階調電流生成部２０Ｃに基準電流Ｉｒｅｆが供給されて、基準電流トランジスタＴＰ６１のゲート端子（接点Ｎｇ）の電位が所定電圧に再充電されるリフレッシュ動作が実行される。
【０１３９】
したがって、後述する選択設定回路１３４Ｃにより、２組の階調電流供給回路群１３２Ｃ及び１３２Ｄに入力する選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ又は反転信号ＳＬｂ）の信号レベルを適宜設定することにより、２組の階調電流供給回路群１３２Ｃ及び１３２Ｄのいずれか一方を選択状態とし、他方を非選択状態に設定することができる。
【０１４０】
（反転ラッチ回路１３３Ｃ／選択設定回路１３４Ｃ）
反転ラッチ回路１３３Ｃ又は選択設定回路１３４Ｃは、概略、シフトクロック信号ＳＦＣ又は切換制御信号ＳＥＬが印加されると、当該信号レベルが保持されて、該信号レベルの非反転信号及び反転信号が、各々非反転出力端子及び反転出力端子から出力され、シフトレジスタ回路１３１Ｃに対して非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂとして、また、階調電流供給回路群１３２Ｃ（各階調電流供給回路部ＰＸＣ−１、ＰＸＣ−２、・・・）及び１３２Ｄ（各階調電流供給回路部ＰＸＤ−１、ＰＸＤ−２、・・・）に対して非反転信号ＳＬａ及び反転信号ＳＬｂ（選択設定信号）として供給される。
【０１４１】
（シフトレジスタ回路１３１Ｃ）
シフトレジスタ回路１３１Ｃは、上述した反転ラッチ回路１３３Ｃから出力される非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂに基づいて、システムコントローラから供給されるサンプリングスタート信号ＳＴＲを取り込み、所定のタイミングで順次シフトしつつ、該シフト信号ＳＲ１、ＳＲ２、・・・を階調電流供給回路群１３２Ｃ及び１３２Ｄに出力する。
【０１４２】
図１９は、本実施例に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
上述したようなデータドライバ１３０Ｃにおける制御動作は、非選択レベル（ローレベル）の選択設定信号を入力することにより、階調電流供給回路ＰＸＣ、ＰＸＤのデータラッチ部１０に表示データＤ０〜Ｄ３を取り込んで保持する信号保持動作期間においては、カレントミラー回路部２１Ｃに設けられたリフレッシュ制御トランジスタＴｒ６０、及び、動作設定部ＡＣＡに設けられた電流供給制御トランジスタＴＰ５８の双方をオン動作させることにより、基準電流トランジスタＴＰ６１の電流路に基準電流Ｉｒｅｆを流すとともに、該基準電流トランジスタＴＰ６１のゲート端子（接点Ｎｇ）に基準電流Ｉｒｅｆに基づく電荷を供給する。これにより、コンデンサＣｃに電荷が蓄積（充電）され、ゲート端子の電位（基準電圧Ｖｒｅｆ）が所定の一定電圧にリフレッシュされる。また、このとき、動作設定部ＡＣＡに設けられたｐチャネル型トランジスタＴＰ５３がオフ状態にあることにより、電流生成部２０における階調電流の生成、データラインへの供給は行われない。
【０１４３】
また、本実施形態に係る電流生成供給回路において、選択レベル（ハイレベル）の選択設定信号を入力することにより、上記取り込み保持された表示データＤ０〜Ｄ３に基づいて階調電流供給回路ＰＸＣ、ＰＸＤにおいて階調電流を生成して供給する電流生成供給動作期間においては、上記リフレッシュ制御トランジスタＴｒ６０及び電流供給制御トランジスタＴＰ５８の双方をオフ動作させることにより、基準電流トランジスタＴＰ６１のゲート端子（接点Ｎｇ）への電荷の供給を遮断する。このとき、コンデンサＣｃに充電された電圧成分により基準電流トランジスタＴＰ６１のゲート端子の電位（基準電圧Ｖｒｅｆ）は、所定の一定電圧が保持されるので、階調電流供給回路ＰＸＣ、ＰＸＤにおいて、上記表示データＤ０〜Ｄ３に基づいて特定の単位電流トランジスタにのみ単位電流が流れ、該単位電流を合成することにより所望の電流値を有する階調電流Ｉｐｉｘが生成される。これにより、各階調電流供給回路ＰＸＣ、ＰＸＤから表示データに応じた電流値を有する階調電流ＩｐｉｘがデータラインＤＬを介して各表示画素に継続的に供給される。
【０１４４】
したがって、図１９に示すように、このような信号保持動作及び電流生成供給動作を所定の周期で順次繰り返し実行することにより、各階調電流供給回路（階調電流生成部）を構成する各単位電流トランジスタＴＰ６２〜ＴＰ６５のゲート端子（接点Ｎｇ）に印加される電位（基準電圧Ｖｒｅｆ）を、周期的に所定の一定電圧値に再充電（リフレッシュ）することができるので、単位電流トランジスタにおける電流リーク等に起因する基準電圧の低下を抑制することができ、各単位電流トランジスタの導通状態のバラツキにより、階調電流（すなわち、表示画素の輝度階調）が不均一になる現象を抑制して、良好な階調表示動作（表示画質の向上）を実現することができる。
【０１４５】
また、上述した実施形態と同様に、データドライバを構成する階調電流供給回路に設けられるデータラッチ部（ラッチ回路）として、例えば、各１個のトランスファーゲートとコンデンサとインバータのみを備えた簡易な回路構成（４個のトランジスタと１個のコンデンサからなる回路構成；図２参照）を適用することができるので、各データライン（表示画素）ごとに２組の階調電流供給回路を設けた構成であっても、データドライバを構成する素子数の大幅な増加を抑制することができ、回路面積の増大を抑制することができる。
【０１４６】
＜電界効果型トランジスタの構造＞
なお、上述した各実施形態においては、本発明に係る電流生成供給回路に適用可能な電界効果型トランジスタ（薄膜トランジスタ）の構造について、特に言及しなかったが、以下に説明するように、少なくとも特定のトランジスタにボディターミナル構造を適用するものであってもよい。
【０１４７】
図２０は、本発明に係る電流生成供給回路及び表示装置に適用されるｐチャネル型トランジスタの電圧−電流特性を示す図である。図２１は、本発明に係る電流生成供給回路に適用される、カレントミラー回路を構成する薄膜トランジスタに、ボディターミナル構造を有するｐチャネル型トランジスタを適用した具体例を示す回路構成図である。なお、ここでは、ｐチャネル型の薄膜トランジスタについてのみ示すが、ｎチャネル型の薄膜トランジスタについても同様に適用できることは言うまでもない。
【０１４８】
すなわち、上述した各実施形態においては、データドライバ１３０Ａ〜１３０Ｃを構成する各階調電流供給回路ＰＸＡ〜ＰＸＤに、例えば、図５に示したように、周知のｐチャネル型の電界効果型トランジスタを用いた構成について説明した。ここで、周知のＰチャネル型の薄膜トランジスタ固有の電圧−電流特性について、図２０（ａ）に示すような回路を用いて検証すると、図２０（ｃ）中、実線で示すように、印加電圧（ソース−ドレイン間電圧；−Ｖｄｓ）の絶対値の増大に伴って、一旦飽和傾向を示したドレイン電流（−Ｉｄｓ）の絶対値が、再度増加する傾向を示すことが知られている。
【０１４９】
このような現象は、いわゆるキンク現象（キンク電流の発生）によるものと考えられているが、これによりドレイン電流の絶対値が増加し、カレントミラー回路部における基準電流に対する単位電流の電流値の比率が所望の設計値通りに設定されなくなる場合がある。なお、同様の問題点は、表示パネルの各表示画素を構成する画素駆動回路ＤＣｘ、ＤＣｙとして、図１０又は図１４に示したように、発光駆動用トランジスタＴｒ３３、Ｔｒ４３としてｎチャネル型及びｐチャネル型の電界効果型トランジスタを適用した回路構成についても言及することができる。これにより、表示画素（発光素子）を表示データに基づく適切な輝度階調で発光動作させることができなくなり、表示画質の劣化を招く可能性があった。
【０１５０】
そこで、本発明においては、上述したようなキンク現象を抑制するために、少なくとも、電流生成供給回路（データドライバ）において基準電流を流す基準電流トランジスタ、及び、単位電流を流す単位電流トランジスタ（さらには、画素駆動回路において発光駆動電流を流す発光駆動用トランジスタ）に、図２０（ｂ）、に示すように、ＳＯＩ電界効果型トランジスタのボディ領域とソース領域を電気的に接続（短絡）した、いわゆる、ボディターミナル構造のトランジスタを適用した構成を有している。
このようなボディターミナル構造を有するトランジスタによれば、図２０（ｃ）中、点線で示すように、ソース−ドレイン間電圧（−Ｖｄｓ）が特定の電圧領域で、ドレイン電流（ソース−ドレイン間電流；−Ｉｄｓ）が良好な飽和傾向を示す電圧−電流特性が得られる。
【０１５１】
したがって、このような電圧−電流特性を有する電界効果型トランジスタ（ボディターミナル構造を有する薄膜トランジスタ）を、図２１に示すように、例えば、図５に示した電流生成供給回路ＩＬＡのカレントミラー回路部２１Ａを構成する基準電流トランジスタＴＰ２１及び単位電流トランジスタＴＰ２２〜ＴＰ２５、さらには、図１０に示した画素駆動回路ＤＣｘの発光駆動用トランジスタＴｒ３３に適用することにより、表示データに対応した適切な電流値を有する階調電流や発光駆動電流を生成することができるので、各表示画素を表示データに基づいた適切な輝度階調で発光動作させることができ、表示画質の向上を図ることができる。
なお、本実施例（図２１）においては、ボディターミナル構造を有する薄膜トランジスタを、電流生成供給回路を構成する基準電流トランジスタ及び単位電流トランジスタに適用した回路構成についてのみ示したが、他のトランジスタについても同様に適用できることは言うまでもない。
【０１５２】
【発明の効果】
以上説明したように、本発明に係る電流生成供給回路及びその制御方法によれば、有機ＥＬ素子や発光ダイオード等のように、電流値に応じて所定の駆動状態（発光輝度）で動作する複数の負荷に対して、所定の電流値を有する負荷駆動電流（階調電流）を生成して供給する電流駆動装置において、負荷の駆動状態を制御するための複数ビットのデジタル信号を保持するデータラッチ部と、該データラッチ部を介して出力されるデジタル信号に基づいて、所定の電流値を有する負荷駆動電流を生成して出力する電流生成部と、を備え、上記データラッチ部として、単一のトランスファーゲートと、コンデンサと、インバータ（増幅回路）と、を備えたラッチ回路を適用することができるので、周知のスタティック型の回路構成を適用した場合に比較して、トランジスタ等の素子数を削減することができ、入力されるデジタル信号のビット数が増加するほど、回路面積の増大を大幅に抑制することができる。
【０１５３】
また、電流生成部として、単一の基準電流トランジスタに対してチャネル幅が各々所定の比率となるように形成された複数の単位電流トランジスタを並列に接続したカレントミラー回路構成を適用することができ、かつ、該カレントミラー回路構成により生成される複数の異なる電流値を有する単位電流を、デジタル信号に応じて選択的に合成して所望の電流値を有する負荷駆動電流を生成する構成を適用することができる。
これにより、負荷駆動電流の生成に関連して電流生成供給回路に供給される基準電流の信号レベルが変動しない構成を有しているので、負荷駆動電流が微少な場合であっても、電流生成供給回路に接続される電流供給線に付加された寄生容量への充放電動作に起因する信号遅延の影響を排除して、電流生成供給回路の動作速度を向上させることができる。
【０１５４】
そして、本発明に係る表示装置においては、相互に直交する走査ライン及びデータラインの交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流生成供給回路をデータドライバに適用し、表示パネルの所定の行に配列された表示画素群の選択期間中に、各表示画素に対応して設けられた階調電流供給回路（電流生成供給回路）において、データラッチ部に保持した複数ビットのデジタル信号（表示データ）に基づいて電流生成部において生成された特定の単位電流の合成電流を、階調電流として、各表示画素に個別に供給することにより、階調電流供給回路を構成するカレントミラー回路部の基準電流トランジスタに一定の電流値を有する基準電流を流すのみで、表示データに応じた電流値を有する階調電流を生成することができる。
【０１５５】
したがって、表示パネルの小型化や高精細化に伴って表示画素が微細化された場合や、比較的下位の輝度階調で各表示画素を発光動作させる場合等のように、階調電流が微少な場合であっても、信号線の充放電動作に起因する動作速度の低下を抑制して、表示データに応じた適正な電流値を有する階調電流を迅速に生成して表示画素（発光素子）に供給することができるので、表示画素を表示データに応じた適正な輝度階調で発光動作させることができ、所望の画像情報を良好な画質で表示することができる。
【０１５６】
また、階調電流供給回路に適用するデータラッチ部（ラッチ回路）として、例えば、単一のトランスファーゲートとコンデンサとインバータのみからなる簡易な回路構成を適用することができるので、データドライバに形成されるトランジスタ等の素子数を大幅に削減して、回路面積の小型化を図ることができて、製品コストを低減することができる。
【図面の簡単な説明】
【図１】本発明に係る電流生成供給回路の第１の実施形態を示す概略構成図である。
【図２】本実施形態に適用されるデータラッチ部（ラッチ回路）の一具体例を示す回路構成図である。
【図３】本実施形態に適用されるラッチ回路と比較する、周知のラッチ回路の一例を示す回路構成図である。
【図４】本実施形態に適用されるデータラッチ部の他の具体例を示す回路構成図である。
【図５】本実施形態に適用される電流生成部の一具体例を示す回路構成図である。
【図６】本発明に係る電流生成供給回路の第２の実施形態を示す概略構成図である。
【図７】本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図である。
【図８】本発明に係る電流生成供給回路を適用可能な表示装置の一実施形態を示す概略ブロック図である。
【図９】本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【図１０】本実施形態に適用される表示画素（画素駆動回路）の第１の実施例を示す回路構成図である。
【図１１】本実施形態に係る表示装置に適用されるデータドライバの第１の実施例を示す概略構成図である。
【図１２】本実施例に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図１３】本実施形態に係る表示パネル（表示画素）における制御動作の一例を示すタイミングチャートである。
【図１４】本実施形態に適用される画素駆動回路の一実施例を示す回路構成図である。
【図１５】本実施形態に係る表示装置の要部構成を示す概略構成図である。
【図１６】本実施形態に係る表示装置に適用されるデータドライバの第３の実施例を示す概略構成図である。
【図１７】本実施例に係るデータドライバに適用される階調電流供給回路の一具体例を示す構成図である。
【図１８】本実施例に適用される階調電流供給回路を構成する階調電流生成部の一具体例を示す構成図である。
【図１９】本実施例に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図２０】本発明に係る電流生成供給回路及び表示装置に適用されるｐチャネル型トランジスタの電圧−電流特性を示す図である。
【図２１】本発明に係る電流生成供給回路に適用される、カレントミラー回路を構成する薄膜トランジスタに、ボディターミナル構造を有するｐチャネル型トランジスタを適用した具体例を示す回路構成図である。
【図２２】従来技術におけるデータドライバの一構成例を示す回路構成図である。
【図２３】従来技術におけるデータドライバの他の構成例を示す回路構成図である。
【符号の説明】
ＩＬＡ、ＩＬＢ      電流生成供給回路
１０                データラッチ部
２０Ａ、２０Ｂ      電流生成部
２１Ａ〜２１Ｃ      カレントミラー回路部
２２Ａ〜２２Ｃ      スイッチ回路部
１００Ａ、１００Ｂ    表示装置
１１０Ａ、１１０Ｂ    表示パネル
１２０Ａ、１２０Ｂ    走査ドライバ
１３０Ａ〜１３０Ｃ    データドライバ
ＰＸＡ〜ＰＸＤ      階調電流供給回路
ＤＣｘ、ＤＣｙ      画素駆動回路
【図１】
2004361575.tif 000003
【図２】
2004361575.tif 000004
【図３】
2004361575.tif 000005
【図４】
2004361575.tif 000006
【図５】
2004361575.tif 000007
【図６】
2004361575.tif 000008
【図７】
2004361575.tif 000009
【図８】
2004361575.tif 000010
【図９】
2004361575.tif 000011
【図１０】
2004361575.tif 000012
【図１１】
2004361575.tif 000013
【図１２】
2004361575.tif 000014
【図１３】
2004361575.tif 000015
【図１４】
2004361575.tif 000016
【図１５】
2004361575.tif 000017
【図１６】
2004361575.tif 000018
【図１７】
2004361575.tif 000019
【図１８】
2004361575.tif 000020
【図１９】
2004361575.tif 000021
【図２０】
2004361575.tif 000022
【図２１】
2004361575.tif 000023
【図２２】
2004361575.tif 000024
【図２３】
2004361575.tif 000025