(57)【要約】【課題】新規な構成のトリミング処理工程を有するレジストパターンの形成方法を提供する。【解決手段】本方法では、ウエハ１２の下地膜１４上にレジスト膜１６を成膜する。レジスト材には、電子線の照射によりレジストパターンの線幅が縮小する性質を示すレジスト材料を使用する。次いで、従来の方法に従ってレジスト膜に露光処理を施し、現像して、所定線幅のレジストパターン１８を形成する。続いて、レジストパターン１８に１００ｅＶ以上５００ｋｅＶ以下の照射エネルギーで電子線を照射して、レジストパターン１８の線幅を縮小させ、線幅が縮小したレジストパターン２０を形成する。照射エネルギーのレベル及び露光時間と線幅の縮小幅との関係を予め確立しておき、所望の縮小幅に応じて照射エネルギーのレベル及び露光時間を定める。次いで、線幅が縮小したレジストパターン２０をマスクとして下地膜１４をエッチングして、下地膜パターン２２を形成する。【選択図】　　　　図１
2004134553.tif 000002
【特許請求の範囲】
【請求項１】
ウエハ上に成膜された被加工層を加工する際に用いるレジストパターンの形成方法であって、
電子線照射により収縮する性質を有するレジスト材からなるレジスト膜を被加工層上に成膜する工程と、
レジスト膜にリソグラフィ処理を施して一次レジストパターンを形成する工程と、
一次レジストパターンに電子線を照射して収縮させ、パターン幅の狭い二次レジストパターンを形成する工程と
を有することを特徴とするレジストパターンの形成方法。
【請求項２】
二次レジストパターンを用いて被加工層に加工処理を施す前に、二次レジストパターンにＯ２　プラズマ処理を施して、被加工層上に延在する二次レジストパターンの最下層部分を除去することを特徴とする請求項１に記載のレジストパターンの形成方法。
【請求項３】
請求項１又は２の記載のレジストパターンの形成方法を適用してレジストパターンを形成し、
次いで、形成したレジストパターンを用いてエッチング加工又はイオン注入処理を行うことを特徴とする半導体装置の製造方法。
【請求項４】
線幅が比較的大きい第１の回路パターンと第１の回路パターンより線幅が小さい第２の回路パターンとが領域別に混在する半導体装置の製造方法において、半導体装置形成用のウエハ上に成膜された被加工層を加工する際に用いるレジストパターンを形成する際、
電子線照射により収縮する性質を有するレジスト材からなるレジスト膜を被加工層上に成膜する工程と、
レジスト膜にリソグラフィ処理を施して一次レジストパターンを形成する工程と、
第２の回路パターンが形成される領域のみに電子線を照射して一次レジストパターンの線幅を収縮させ、パターン幅の狭い二次レジストパターンを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、レジストパターンの形成方法及び半導体装置の製造方法に関し、更に詳細には、新規な構成のトリミング手法を適用したレジストパターンの形成方法及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の高集積化及びチップサイズの縮小化に伴い、半導体装置を構成する配線等の構成要素の一層の微細化が必要になって来ている。
半導体装置の構成要素、例えばゲート層、コンタクト層、配線層のパターニングに必要なレジストパターンを形成するリソグラフィ処理の際では、現在は、露光光としてＫｒＦ、ＡｒＦなどを使った光露光が中心であるものの、将来、微細化の要請に応じて、回路パターンの線幅が１００ｎｍ以下になったときのパターニングに必要な光リソグラフィとして、Ｆ２　等の光露光技術、電子線露光技術、Ｘ線露光技術、ＥＵＶ（極紫外光）などを適用した様々な露光方式が提案されている。
【０００３】
本来であれば、光リソグラフィの延長という観点から、Ｆ２　が本命になりそうなものであるが、露光装置の部品に対する透過率の低さ、また１５７ｎｍという短波長であるが故に空気中で吸収され易いこと、１５７ｎｍという波長における材料の複屈折によるレンズ設計の困難さ等の理由から、従来の光学系をそのまま利用して露光装置を構成することが難しい。その結果、Ｆ２　による光露光技術は、次世代の露光技術の１候補としての位置付けで開発が進められている。
【０００４】
電子線露光技術は、現状開発が進められている直描方式に加えて、４倍のマスクを縮小露光するＥＢステッパーも開発されている。
更には、１９９８年、Ｔａｋａｏ　　Ｕｔｓｕｍｉ　氏が考案し、特許公報２９５１９４７号に開示された、低エネルギー電子ビームのリソグラフィ技術の開発もはじまっている。Ｔａｋａｏ　　Ｕｔｓｕｍｉ　氏の考案による方式は、２ｋｅＶ程度の加速電圧を用いて、等倍のステンシルマスクで近接露光するという方式で線幅１００ｎｍ以降の半導体装置のパターニングのための有力な方式として注目されている。
また、ＥＵＶは、日本ではＡＳＥＴが中心となり開発が進められている。
以上のように、様々な露光方式が線幅１００ｎｍ以下の次世代リソグラフィ技術の候補として考えられているものの、それらは、未だ、本命の技術を決定できず、実用化されるに到っていない。
【０００５】
そこで、露光方式の開発とは別に、微小な線幅のレジストパターンを形成する方法として、レジストパターンをアッシングしてパターンを細らせるトリミングという手法が、現在、幅広く用いられている。
トリミング方法では、フォトレジスト膜にパターンを転写してレジストパターンを形成した後、レジストパターンにアッシング処理を施して所望の線幅までレジストパターンの線幅を細らせ、その縮小した線幅のレジストパターンをマスクとして下地層のエッチング加工を行っている。
【０００６】
【発明が解決しようとする課題】
しかし、従来のトリミング方法には、以下の問題があった。つまり、第１の問題は、半導体装置のパターンの微細化に伴い、ウエハ全面にトリミング処理を施しても、レジストパターンの線幅をウエハ面内均一に縮小させることが難しいということである。また、第２の問題は、トリミング処理の効果がパターン形状に依存するために、レジストパターンの線幅縮小を制御性良く行うことが難しいということ、第３には、局所的なパターンの縮小が不可能なことである。
【０００７】
そこで、本発明の目的は、新規な構成のトリミング処理工程を有するレジストパターンの形成方法、及び半導体装置の製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明者は、新規な構成のトリミング処理工程を開発する過程で、現在、半導体装置の製造工程で、レジストパターン形成用のレジスト樹脂として主に使用されている、ＰＨＳ系、アクリル系、ＣＯＭＡ系などのうちの一部のレジスト材は、電子線を照射することによりレジストパターンの線幅が細る、つまり縮幅するという現象が生じることに注目した。現実に、形成したレジストパターンの線幅測定を走査型電子顕微鏡（ＳＥＭ）により行おうとしても、レジストパターンの線幅が縮小するために、実際のレジストパターンの線幅を測定することができないといった事態も生じている。
【０００９】
本発明者は、電子線の照射による収縮するレジスト材を用いてレジストパターンを形成し、実験等により予め確立した、電子線のエネルギー・レベル及び照射時間とレジストパターンの縮小幅との関係に基づいて、次いで電子線を照射させてレジストパターンの線幅を縮小させることを着想し、試験によりこの着想の有効性を確認して、本発明を発明するに到った。
【００１０】
上記目的を達成するために、上述の知見に基づいて、本発明に係るレジストパターンの形成方法（以下、第１の発明方法と言う）は、ウエハ上に成膜された被加工層を加工する際に用いるレジストパターンの形成方法であって、
電子線照射により収縮する性質を有するレジスト材からなるレジスト膜を被加工層上に成膜する工程と、
レジスト膜にリソグラフィ処理を施して一次レジストパターンを形成する工程と、
一次レジストパターンに電子線を照射して収縮させ、パターン幅の狭い二次レジストパターンを形成する工程と
を有することを特徴としている。
【００１１】
本発明方法で、加工とは、エッチング等の加工プロセスのみならず、イオン注入等の処理プロセスをも含む概念である。被加工層とは、エッチング等により加工される被加工層に限らず、イオン注入処理される被処理層をも含む概念である。被加工層には絶縁膜上に形成された配線層等があり、被処理層には基板に形成する拡散層等がある。
本発明方法で使用するレジスト材は、電子線照射により収縮する性質を有するレジスト材である限り、電子線照射により感光するレジスト材である必要はなく、光照射により感光するフォトレジスト材でも良い。
【００１２】
本発明方法の一次レジストパターンを形成する工程では、設計データに基づいて既知の露光方法によりレジスト膜にリソグラフィ処理を施する。リソグラフィ処理はレジスト材に応じて光照射でも電子線照射でも良い。
本発明方法では、実験等により予め確立した、電子線のエネルギー・レベル及び照射時間と、レジストパターンの縮小幅との関係に基づいて、一次レジストパターンに電子線を照射して収縮させ、パターン幅の狭い所望の二次レジストパターンを形成する。電子線の照射エネルギーは、例えば１ｋｅＶ以上５００ｋｅＶ以下である。
【００１３】
電子線はウエハ面上に均一に照射することができ、しかも、電子線のエネルギー・レベル及び照射時間を正確に調節して電子線の強度を制御することが可能であるから、パターンの疎密及びパターンサイズの制約なく、レジストパターンのより高精度な線幅制御が可能である。
本発明方法を適用することにより、１５０ｎｍ以下の微細なレジストパターンを高い線幅均一性及び良好な面内均一性のもとで実現することができる。
【００１４】
本発明方法は、光リソグラフィのみならず他のリソグラフィ技術、例えばＥＢ、Ｘ線、ＥＵＶによりリソグラフィ処理によりレジストパターンを形成する際にも適用できる。
更には、レジストパターンの形成である限り、半導体装置の製造以外の分野でも適用することができる。また、本発明方法によれば、段差基板上にも高精度で線幅の細いレジストパターンを作製することができる。
【００１５】
線幅が縮小した二次レジストパターンを形成した際、二次レジストパターンと被加工層との境界面では、二次レジストパターンの最下層部分は、被加工層と比較的強固に密着しているために被加工層に引っ張られ、二次レジストパターンの開口内の被加工層上に薄く裾を引いた状態で残る。
二次レジストパターンの開口内の被加工層上の最下層部分は、通常、二次レジストパターンをマスクにして被加工層をエッチングした際、エッチングの初期に除去されるので、エッチング加工上での問題は小さいものの、裾を引いた最下層部分が残存しないパターンを形成することが望ましい。
【００１６】
そこで、本発明方法の好適な実施態様では、二次レジストパターンを用いて被加工層に加工処理を施す前に、二次レジストパターンにＯ２　プラズマ処理を施して、被加工層上に延在する二次レジストパターンの最下層部分を除去する。Ｏ２　プラズマ処理の所要時間は、１０秒以上６０秒以下である。
これにより、良好な断面形状を備えたレジストパターンを形成することができる。
【００１７】
通常、半導体装置の製造過程では、リソグラフィ処理を施す際、マスクを原版として露光を行う。マスクはパターンサイズが小さくなればなるほど高価になりしかも、マスクパターンの最小線幅の広狭で、マスクの価格が決定される。例えば、マスクの極く一部の微小領域に線幅が小さいパターンが必要であるときには、マスク領域の一部に必要な線幅の小さなパターンの影響で、マスクコストが高騰する。
また、メモリー回路とロジック回路が混載された混載ＬＳＩの作製プロセスなどでは、メモリー回路とロジック回路との間でデザインルールが異なり、ロジック回路の一部の領域の線幅が細いことが多い。
そこで、本発明者は、線幅の小さいレジストパターンを必要とする領域のみに電子線を照射してレジストパターンの線幅を縮小させることを着想し、次の第２の発明方法を発明するに到った。
【００１８】
本発明に係る半導体装置の製造方法（以下、第２の発明方法と言う）は、線幅が比較的大きい第１の回路パターンと第１の回路パターンより線幅が小さい第２の回路パターンとが領域別に混在する半導体装置の製造方法において、半導体装置形成用のウエハ上に成膜された被加工層を加工する際に用いるレジストパターンを形成する際、
電子線照射により収縮する性質を有するレジスト材からなるレジスト膜を被加工層上に成膜する工程と、
レジスト膜にリソグラフィ処理を施して一次レジストパターンを形成する工程と、
第２の回路パターンが形成される領域のみに電子線を照射して一次レジストパターンの線幅を収縮させ、パターン幅の狭い二次レジストパターンを形成する工程と
を有することを特徴としている。
【００１９】
本発明方法では、線幅の小さい第２の回路パターンの領域のみに電子線照射処理を行うことにより、マスクのコストを低減し、かつ電子線照射の作業能率を高め、パターン形成のコストを節減することができる。
【００２０】
【発明の実施の形態】
以下に、添付図面を参照し、実施形態例を挙げて本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例１
本実施形態例は、第１の発明方法に係る露光方法の実施形態の一例であって、図１（ａ）から（ｄ）は、それぞれ、本実施形態例の方法に従ってレジストパターンを形成する際の各工程の基板断面図である。
先ず、図１（ａ）に示すように、ウエハ１２の下地膜１４上に膜厚５０ｎｍから３μｍのレジスト膜１６を成膜する。
レジストには、電子線の照射によりレジストパターンの線幅が縮小する性質を有するレジスト材料を用いる。レジスト膜の膜厚は、通常、５０ｎｍ〜３μｍの範囲で用いられ、微細な最先端リソグラフィ処理では、５００ｎｍ以下の膜厚を用いることが多い。本実施形態例では、レジスト膜の膜厚は、１００ｎｍである。
次いで、図１（ｂ）に示すように、従来の方法に従ってレジスト膜に露光処理を施し、現像して、所定線幅のレジストパターン１８を形成する。
【００２１】
続いて、図１（ｃ）に示すように、レジストパターン１８に１００ｅＶ以上５００ｋｅＶ以下の照射エネルギーで電子線を３０秒間の露光時間で照射して、レジストパターン１８の線幅を縮小させ、線幅が縮小したレジストパターン２０を形成する。
照射エネルギーのレベル及び露光時間と線幅の縮小幅との関係を予め確立しておき、所望の縮小幅に応じて照射エネルギーのレベル及び露光時間を定める。本実施形態例の具体例では、レジストパターン１８に１ｋｅＶの照射エネルギーで電子線を３０秒間の露光時間で照射して、レジストパターン１８の線幅を２０ｎｍだけ縮小させることができた。
次いで、図１（ｄ）に示すように、線幅が縮小したレジストパターン２０をマスクとして下地膜１４をエッチングして、下地膜パターン２２を形成する。
【００２２】
以上の工程を経て、線幅の狭い下地膜パターン２２を下地膜１４上に形成することができる。照射時間を制御することによりレジストパターンのトリミング量を制御することがが可能となる。
【００２３】
実施形態例２
本実施形態例は、第１の発明方法に係る露光方法の実施形態の別の例である。図２（ａ）及び（ｂ）は、それぞれ、本実施形態例の方法に従ってレジストパターンを形成する際の工程の基板断面図である。
実施形態例１で、図１（ｃ）に示すように、電子線をレジストパターン１８に照射して、線幅が縮小したレジストパターン２０を形成した際、レジストパターン２０と下地膜１４との境界面では、レジストパターン２０の最下層部分２４は、下地膜１４と比較的強固に密着しているために下地膜１４に引っ張られ、図２（ａ）に示すように、レジストパターン２０の開口２６内の下地膜１４上に薄く裾を引いた状態で残る。
【００２４】
レジストパターン２０の開口２６内の最下層部分２４は、通常、レジストパターン２０をマスクにして下地膜１４をエッチングした際、エッチングの初期に除去されるので、エッチング加工上での問題は小さいものの、薄く裾を引いた最下層部分２４が残存しないパターンを形成することが望ましい。
そこで、本実施形態例では、下地膜１４をエッチングする際、先ず、Ｏ２　ガスによるプラズマ処理を１０秒以上６０秒以下程度の間レジストパターン２０に施して、薄く裾を引いた状態で残る最下層部分２４を除去する。
これにより、図２（ａ）に示すように、薄く裾を引いた部分を有しない良好な断面形状のレジストパターン２０を形成することができる。
【００２５】
実施形態例３
本実施形態例は第２の発明に係る半導体装置の製造方法の実施形態の一例である。図３（ａ）及び（ｂ）は、それぞれ、本実施形態例の半導体装置の製造方法を説明する概念図であって、図３（ａ）はウエハ上の１ショットの領域を示し、図３（ｂ）は図３（ａ）の１ショットの領域の拡大図である。
本実施形態例では、線幅の比較的大きい第１の回路パターン、例えばメモリー回路と、第１の回路パターンより線幅の小さい第２の回路パターン、例えばロジック回路とが領域別に混在する混載ＬＳＩを製造する際のレジストパターンを形成する。
【００２６】
本実施形態例では、図３（ａ）に示すように、ウエハ２８の１ショットの領域３０のうち、図３（ｂ）に示すように、メモリー領域３２のメモリー回路に比べて回路パターンの線幅が細いロジック回路のロジック領域３４のみに実施形態例１で説明した電子線照射を行い、細い線幅のレジストパターンを形成する。
これにより、電子線照射の領域を限定して、照射作業の効率を高め、緩いルールのマスクを使用することにより高騰するマスク費用を低減することが可能となり、パターン形成のコストを節減することができる。
また、実施形態例２で説明したように、電子線照射後、エッチング工程の前にＯ２　プラズマ処理を行ってレジストパターンの最下部の薄く裾を引いた部分を除去し、断面形状の良好なレジストパターンを形成するようにしても良い。
【００２７】
【発明の効果】
第１の発明方法によれば、電子線照射により収縮する性質を有するレジスト材からなるレジスト膜に通常のリソグラフィ処理を施して一次レジストパターンを形成し、次いで一次レジストパターンに電子線を照射して収縮させ、パターン幅の狭い二次レジストパターンを形成することにより、パターンの疎密及びパターンサイズの制約なく、レジストパターンより高精度な線幅制御が可能である。
本発明方法を適用することにより、１５０ｎｍ以下の微細なレジストパターンを高い線幅均一性及び良好な面内均一性のもとで実現することができる。
更には、比較的簡単なプロセスによりレジストパターンの線幅の高精度な線幅制御が可能であるから、レジストパターンの形成コストを軽減できる。
【００２８】
第２の発明方法によれば、線幅が比較的大きい第１の回路パターンと第１の回路パターンより線幅が小さい第２の回路パターンとが領域別に混在する半導体装置の製造方法において、第２の回路パターンを形成する領域のみに第１の発明方法を適用することにより、マスクのコストを低減することができる。
【図面の簡単な説明】
【図１】図１（ａ）から（ｄ）は、それぞれ、実施形態例１の方法に従ってレジストパターンを形成する際の各工程の基板断面図である。
【図２】図２（ａ）及び（ｂ）は、それぞれ、実施形態例２の方法に従ってレジストパターンを形成する際の工程の基板断面図である。
【図３】実施形態例３の半導体装置の製造方法を説明する概念図である。
【符号の説明】
１２……ウエハ、１４……下地膜、１６……レジスト膜、１８……レジストパターン、２０……レジストパターン、２２……下地膜パターン、２４……レジストパターンの最下層部分、２８……ウエハ、３０……１ショットの領域、３２……メモリー領域、３４……ロジック領域。
【図１】
2004134553.tif 000003
【図２】
2004134553.tif 000004
【図３】
2004134553.tif 000005