(57)【要約】【課題】バスラインを共有する複数の表示パネルを有する表示装置において、各表示パネルの表示の際にはブロック分かれなどの表示不良を生じさせない。【解決手段】表示装置１は、互いにソースバスライン９を共有するＴＦＴ基板４・６を含んでいる、メインパネル２・サブパネル３を備えている。メインパネル２には、ソースバスライン９に、導通をオンオフするためのスイッチ構造としてのＳＷ−ＴＦＴ１５が備えられている。メインパネル２を表示するときには、ＳＷ−ＴＦＴ１５をオフにするので、各ソースバスライン９の容量をほぼ均一にすることができ、ソース信号の遅延の差によるブロック分かれを生じさせない。また、メインパネル２の表示の際にサブパネル３の容量が負荷にならないので、低消費電流化を実現できる。【選択図】　図１
2004117755.tif 000002
【特許請求の範囲】
【請求項１】
複数のゲートバスラインと、複数のソースバスラインと、上記複数のゲートバスラインと上記複数のソースバスラインとの各交差部近傍に配置される複数のスイッチング素子と、上記スイッチング素子を介して上記ゲートバスラインと上記ソースバスラインとにそれぞれ電気的に接続される複数の画素電極とを含むアクティブマトリクス基板において、
上記ソースバスラインには、導通をオンオフするためのスイッチ構造が備えられており、
上記スイッチ構造の一端が、他のアクティブマトリクス基板のソースバスラインと接続可能となっていることを特徴とするアクティブマトリクス基板。
【請求項２】
複数のゲートバスラインと、複数のソースバスラインと、上記複数のゲートバスラインと上記複数のソースバスラインとの各交差部近傍に配置される複数のスイッチング素子と、上記スイッチング素子を介して上記ゲートバスラインと上記ソースバスラインとにそれぞれ電気的に接続される複数の画素電極とを含むアクティブマトリクス基板において、
上記ゲートバスラインには、導通をオンオフするためのスイッチ構造が備えられており、
上記スイッチ構造の一端が、他のアクティブマトリクス基板のゲートバスラインと接続可能となっていることを特徴とするアクティブマトリクス基板。
【請求項３】
複数のゲートバスラインと、複数のソースバスラインと、上記複数のゲートバスラインと上記複数のソースバスラインとの各交差部近傍に配置される複数のスイッチング素子と、上記スイッチング素子を介して上記ゲートバスラインと上記ソースバスラインとにそれぞれ電気的に接続される複数の画素電極とを含むアクティブマトリクス基板を有する表示パネルを複数備えた表示装置において、
少なくとも一つの表示パネルの上記アクティブマトリクス基板は、上記ソースバスラインに、導通をオンオフするためのスイッチ構造を備えており、
他の表示パネルの有する上記アクティブマトリクス基板の上記ソースバスラインが、上記スイッチ構造の一端と接続されていることを特徴とする表示装置。
【請求項４】
複数のゲートバスラインと、複数のソースバスラインと、上記複数のゲートバスラインと上記複数のソースバスラインとの各交差部近傍に配置される複数のスイッチング素子と、上記スイッチング素子を介して上記ゲートバスラインと上記ソースバスラインとにそれぞれ電気的に接続される複数の画素電極とを含むアクティブマトリクス基板を有する表示パネルを複数備えた表示装置において、
少なくとも一つの表示パネルの上記アクティブマトリクス基板は、上記ゲートバスラインに、導通をオンオフするためのスイッチ構造を備えており、
他の表示パネルの有する上記アクティブマトリクス基板の上記ゲートバスラインが、上記スイッチ構造の一端と接続されていることを特徴とする表示装置。
【請求項５】
複数のゲートバスラインと、複数のソースバスラインと、上記複数のゲートバスラインと上記複数のソースバスラインとの各交差部近傍に配置される複数のスイッチング素子と、上記スイッチング素子を介して上記ゲートバスラインと上記ソースバスラインとにそれぞれ電気的に接続される複数の画素電極とを含むアクティブマトリクス基板を有する表示パネルを複数備えた表示装置において、
上記ソースバスラインの本数が互いに同じである上記アクティブマトリクス基板を複数備えており、
これらのアクティブマトリクス基板の上記ソースバスラインは、ソースバスラインの本数が同じである他の一つのアクティブマトリクス基板の上記ソースバスラインと互いに接続されていることを特徴とする表示装置。
【請求項６】
複数のゲートバスラインと、複数のソースバスラインと、上記複数のゲートバスラインと上記複数のソースバスラインとの各交差部近傍に配置される複数のスイッチング素子と、上記スイッチング素子を介して上記ゲートバスラインと上記ソースバスラインとにそれぞれ電気的に接続される複数の画素電極とを含むアクティブマトリクス基板を有する表示パネルを複数備えた表示装置において、
上記ゲートバスラインの本数が互いに同じである上記アクティブマトリクス基板を複数備えており、
これらのアクティブマトリクス基板の上記ゲートバスラインは、ゲートバスラインの本数が同じである他の一つのアクティブマトリクス基板の上記ゲートバスラインと互いに接続されていることを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス基板および表示装置に関するものであり、より詳細には、液晶、有機ＥＬ、無機ＥＬのような表示媒体を用いたアクティブマトリクス基板、およびアクティブマトリクス基板を備えた表示装置に関するものである。
【０００２】
【従来の技術】
近年、携帯電話の表示パネルとして、例えば２枚の表示パネルを備えたツインパネルが用いられるようになっている。一例として図１０に示すように、ツインパネル８１は、メインパネル８２とサブパネル８３とからなる。
【０００３】
メインパネル８２は、基板上に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）９２が設けられたＴＦＴ基板８４と、このＴＦＴ基板８４に対向する対向基板８５と、ＴＦＴ基板８４と対向基板８５との間に挟まれる表示媒体としての液晶層（ＬＣ）９４とを含んでいる。
【０００４】
ＴＦＴ基板８４上には、複数のゲートバスライン８８と複数のソースバスライン８９とが設けられている。このゲートバスライン８８とソースバスライン８９との交差部の近傍に、ＴＦＴ９２が配置されている。このＴＦＴ９２は、ゲートがゲートバスライン８８に接続され、ソースがソースバスライン８９に接続されるとともに、ドレインが画素電極に接続されている。そして、この画素電極と、対向基板８５に設けられた対向電極（ＣＯＭ）９３との間で、画素としてのＬＣ９４に電圧を印加する。これを各ＴＦＴ９２において行うことによって、画像を表示する。
【０００５】
また、メインパネル８２には、さらにゲートドライバ９０とソースドライバ９１とが備えられている。ゲートドライバ９０からの引き出し線がゲートバスライン８８に接続され、ソースドライバ９１からの引き出し線がソースバスライン８９に接続されている。そして、ゲートドライバ９０、ソースドライバ９１から、それぞれのバスラインに、ゲート信号電圧、ソース信号電圧が印加される。
【０００６】
一方、サブパネル８３は、基板上に薄膜トランジスタ９２が設けられたＴＦＴ基板８６と、このＴＦＴ基板８６に対向する対向基板８７と、ＴＦＴ基板８６と対向基板８７との間に挟まれる表示媒体としての液晶層（ＬＣ）９４とを含んでいる。
【０００７】
このサブパネル８３は、図示しないＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔｓ）を介してメインパネル８２と接続されている。これによって、メインパネル８２のゲートドライバ９０およびソースドライバ９１から、メインパネル８２内の配線とＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔｓ）とを介して、サブパネル８３の各バスラインに、ゲート信号電圧またはソース信号電圧が印加される。
【０００８】
ＴＦＴ基板８６上には、複数のゲートバスライン８８と複数のソースバスライン８９とが設けられている。このゲートバスライン８８とソースバスライン８９との交差部の近傍に、ＴＦＴ９２が配置されている。このＴＦＴ９２は、ゲートがゲートバスライン８８に接続され、ソースがソースバスライン８９に接続されるとともに、ドレインが画素電極に接続されている。そして、この画素電極と、対向基板８５に設けられた対向電極（ＣＯＭ）９３との間で、画素としてのＬＣ９４に電圧を印加する。これを各ＴＦＴ９２において行うことによって、画像を表示する。
【０００９】
これによって、メインパネル８２またはサブパネル８３において、画像を表示することができる。なお、メインパネル８２とサブパネル８３とで共有するバスラインは、図１０に示すソースバスライン８９に限るものではなく、ゲートバスラインであってもよい。
【００１０】
なお、従来のアクティブマトリックス方式液晶表示体に関して、例えば日本国の公開特許公報「特開平７−１６８２０８号公報（公開日：１９９５年７月４日）」には、結合容量を介して駆動信号が供給される場合に、それぞれの結合容量の値をほぼ同じとした構成が開示されている。これによって、表示ムラのない表示を行うことができた。
【００１１】
【特許文献１】
特開平７−１６８２０８号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、上述のツインパネル８１の構成においては、メインパネル８２における表示の際に、ソース信号の遅延の差によって、ブロック分かれなどの表示不良が発生してしまうという問題を生ずる。
【００１３】
ここで、図１０に示すように、ツインパネル８１は、メインパネル８２とサブパネル８３とで、それぞれソースバスライン８９の本数が異なっている。この場合に、メインパネル８２のソースバスライン８９は、サブパネル８３と共有される第１の配線群９５と、サブパネル８３と共有されない第２の配線群９６とからなる。
【００１４】
第１の配線群９５においては、メインパネル８２を駆動させるとき、サブパネル８３の容量も負荷となるので、例えばメインパネル８２の容量が２０ｐＦ、サブパネル８３の容量が１０ｐＦならば、ソースバスライン容量は３０ｐＦとなる。
【００１５】
しかしながら、第２の配線群９６においては、サブパネル８３の容量は負荷とならないので、２０ｐＦのソースバスライン容量となる。
【００１６】
このため、メインパネル８２の表示の際には、ソースバスライン容量の違いによるソース信号の遅延の差が、第１の配線群９５と第２の配線群９６との境界で顕著になってしまい、ブロック分かれなどの表示不良が発生してしまう。
【００１７】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、バスラインを共有する複数の表示パネルを有する表示装置に用いられるアクティブマトリクス基板であって、各表示パネルにおいてブロック分かれなどの表示不良を生じさせないアクティブマトリクス基板および表示装置を提供することにある。
【００１８】
【課題を解決するための手段】
本発明に係るアクティブマトリクス基板は、上記課題を解決するために、複数のゲートバスラインと、複数のソースバスラインと、上記複数のゲートバスラインと上記複数のソースバスラインとの各交差部近傍に配置される複数のスイッチング素子と、上記スイッチング素子を介して上記ゲートバスラインと上記ソースバスラインとにそれぞれ電気的に接続される複数の画素電極とを含むアクティブマトリクス基板において、上記ソースバスラインには、導通をオンオフするためのスイッチ構造が備えられており、上記スイッチ構造の一端が、他のアクティブマトリクス基板のソースバスラインと接続可能となっていることを特徴としている。
【００１９】
上記アクティブマトリクス基板は、例えば表示装置に用いられる際には、対向電極を備えた対向基板と画素電極の設けられた面とを向かい合わせて配置し、このアクティブマトリクス基板と対向基板との間に表示媒体を挟み込んだ、表示パネルとして用いられる。そして、例えば、ソースバスラインを駆動するソースドライバ、ゲートバスラインを駆動するゲートドライバが、それぞれソースバスライン、ゲートバスラインに接続される。そして、ゲートドライバ、ソースドライバから、それぞれのバスラインに、ゲート信号電圧、ソース信号電圧が印加される。これによって、画素電極から表示媒体に所望の電圧が印加されて表示がなされる。
【００２０】
上記アクティブマトリクス基板は、ソースバスラインにスイッチ構造を備えている。そして、このスイッチ構造の一端が、他のアクティブマトリクス基板のソースバスラインと接続可能となっている。
【００２１】
すなわち、上記アクティブマトリクス基板は、他のアクティブマトリクス基板と接続してソースバスラインを共有することができる。この場合には、上記アクティブマトリクス基板のソースバスラインは、スイッチ構造を介して、他のアクティブマトリクス基板のソースバスラインに接続される。
【００２２】
このように、上記アクティブマトリクス基板と他のアクティブマトリクス基板とで、ソースバスラインを共有すれば、上記アクティブマトリクス基板と他のアクティブマトリクス基板とを用いる表示装置において、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、ソースドライバ数及び出力端子の数を削減して、低コストでコンパクトな表示モジュールを有する表示装置を実現できる。
【００２３】
また、上記アクティブマトリクス基板においては、ソースドライバからのソース信号電圧が、スイッチ構造を介することになる。このスイッチ構造とは、例えばＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）のようなスイッチング素子である。このスイッチ構造は、例えばゲートドライバからの制御信号に応じて導通をオンオフする。このように、スイッチ構造の導通をオンオフすれば、他のアクティブマトリクス基板へのソース信号電圧の供給のオンオフを切り替えることができる。
【００２４】
より詳細には、例えばソースドライバが上記アクティブマトリクス基板に備えられている場合に、他のアクティブマトリクス基板への供給を行うときには、スイッチ構造をオンにする。これによって、他のアクティブマトリクス基板にソース信号電圧が供給され、他のアクティブマトリクス基板を用いて表示を行うことができる。
【００２５】
一方、他のアクティブマトリクス基板への供給を行わない場合には、スイッチ構造をオフにする。このようにスイッチ構造をオフにすれば、ソースバスラインの容量は、上記アクティブマトリクス基板のソースバスラインの容量のみとなり、他のアクティブマトリクス基板のソースバスラインの容量と結合することはない。
【００２６】
したがって、このアクティブマトリクス基板を用いて表示をする際に、各ソースバスラインの容量に違いを生じさせないので、ソース信号（ソース信号電圧）の遅延の差が生じることはなく、ブロック分かれなどの表示不良を発生させない。したがって、上記アクティブマトリクス基板、または他のアクティブマトリクス基板を用いて表示をする際に、それぞれ表示を良好に行うことができる。
【００２７】
また、上記アクティブマトリクス基板を用いて表示を行う際には、他のアクティブマトリクス基板の容量は負荷にならないので、低消費電流化を実現できる。
【００２８】
なお、上記構成において、上記アクティブマトリクス基板の有するソースバスラインの本数と、上記他のアクティブマトリクス基板の有するソースバスラインの本数とは、異なっていてもよいし、同じであってもよい。いずれの場合であっても、スイッチ構造を介して、上記他のアクティブマトリクス基板の有するソースバスラインと接続されるものであればよい。
【００２９】
また、導通のオンオフを切り替える制御信号をスイッチ構造へ印加するドライバは、上述のゲートドライバに限るものではなく、他のドライバであってもよい。ここで、他のドライバは、例えば新たに設けるドライバであってもよいし、またはソースドライバであってもよい。ただし、ゲートドライバがこの制御信号を供給すれば、新たにドライバを設ける必要がなく、コストアップしない。また、上記アクティブマトリクス基板を用いた表示装置を大型化しない。また、ソースドライバがこの制御信号を供給する場合には、ソースドライバからスイッチ構造への引き出し線は、上述のソースバスラインに含まれないものとする。
【００３０】
本発明に係るアクティブマトリクス基板は、上記課題を解決するために、複数のゲートバスラインと、複数のソースバスラインと、上記複数のゲートバスラインと上記複数のソースバスラインとの各交差部近傍に配置される複数のスイッチング素子と、上記スイッチング素子を介して上記ゲートバスラインと上記ソースバスラインとにそれぞれ電気的に接続される複数の画素電極とを含むアクティブマトリクス基板において、上記ゲートバスラインには、導通をオンオフするためのスイッチ構造が備えられており、上記スイッチ構造の一端が、他のアクティブマトリクス基板のゲートバスラインと接続可能となっていることを特徴としている。
【００３１】
上記アクティブマトリクス基板は、例えば表示装置に用いられる際には、対向電極を備えた対向基板と画素電極の設けられた面とを向かい合わせて配置し、このアクティブマトリクス基板と対向基板との間に表示媒体を挟み込んだ、表示パネルとして用いられる。そして、例えば、ソースバスラインを駆動するソースドライバ、ゲートバスラインを駆動するゲートドライバが、それぞれソースバスライン、ゲートバスラインに接続される。そして、ゲートドライバ、ソースドライバから、それぞれのバスラインに、ゲート信号電圧、ソース信号電圧が印加される。これによって、画素電極から表示媒体に所望の電圧が印加されて表示がなされる。
【００３２】
上記アクティブマトリクス基板は、ゲートバスラインにスイッチ構造を備えている。そして、このスイッチ構造の一端が、他のアクティブマトリクス基板のゲートバスラインと接続可能となっている。
【００３３】
すなわち、上記アクティブマトリクス基板は、他のアクティブマトリクス基板と接続してゲートバスラインを共有することができる。この場合には、上記アクティブマトリクス基板のゲートバスラインは、スイッチ構造を介して、他のアクティブマトリクス基板のゲートバスラインに接続される。
【００３４】
このように、上記アクティブマトリクス基板と他のアクティブマトリクス基板とで、ゲートバスラインを共有すれば、上記アクティブマトリクス基板と他のアクティブマトリクス基板とを用いる表示装置において、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、ゲートドライバ数及び出力端子の数を削減して、低コストでコンパクトな表示モジュールを有する表示装置を実現できる。
【００３５】
また、上記アクティブマトリクス基板においては、ゲートドライバからのゲート信号電圧が、スイッチ構造を介することになる。このスイッチ構造とは、例えばＴＦＴのようなスイッチング素子である。このスイッチ構造は、例えばソースドライバからの制御信号に応じて導通をオンオフする。このように、スイッチ構造の導通をオンオフすれば、他のアクティブマトリクス基板へのゲート信号電圧の供給のオンオフを切り替えることができる。
【００３６】
より詳細には、例えばゲートドライバが上記アクティブマトリクス基板に備えられている場合に、他のアクティブマトリクス基板への供給を行うときには、スイッチ構造をオンにする。これによって、他のアクティブマトリクス基板にゲート信号電圧が供給され、他のアクティブマトリクス基板を用いて表示を行うことができる。
【００３７】
一方、他のアクティブマトリクス基板への供給を行わない場合には、スイッチ構造をオフにする。このようにスイッチ構造をオフにすれば、ゲートバスラインの容量は、上記アクティブマトリクス基板のゲートバスラインの容量のみとなり、他のアクティブマトリクス基板のゲートバスラインの容量と結合することはない。
【００３８】
したがって、このアクティブマトリクス基板を用いて表示をする際に、各ゲートバスラインの容量に違いを生じさせないので、ゲート信号（ゲート信号電圧）の遅延の差が生じることはなく、ブロック分かれなどの表示不良を発生させない。したがって、上記アクティブマトリクス基板、または他のアクティブマトリクス基板を用いて表示をする際に、それぞれ表示を良好に行うことができる。
【００３９】
また、上記アクティブマトリクス基板を用いて表示を行う際には、他のアクティブマトリクス基板の容量は負荷にならないので、低消費電流化を実現できる。
【００４０】
なお、上記構成において、上記アクティブマトリクス基板の有するゲートバスラインの本数と、上記他のアクティブマトリクス基板の有するゲートバスラインの本数とは、異なっていてもよいし、同じであってもよい。いずれの場合であっても、スイッチ構造を介して、上記他のアクティブマトリクス基板の有するゲートバスラインと接続されるものであればよい。
【００４１】
また、導通のオンオフを切り替える制御信号をスイッチ構造へ印加するドライバは、上述のソースドライバに限るものではなく、他のドライバであってもよい。ここで、他のドライバは、例えば新たに設けるドライバであってもよいし、またはゲートドライバであってもよい。ただし、ソースドライバがこの制御信号を供給すれば、新たにドライバを設ける必要がなく、コストアップしない。また、上記アクティブマトリクス基板を用いた表示装置を大型化しない。また、ゲートドライバがこの制御信号を供給する場合には、ゲートドライバからスイッチ構造への引き出し線は、上述のゲートバスラインに含まれないものとする。
【００４２】
本発明に係る表示装置は、上記課題を解決するために、複数のゲートバスラインと、複数のソースバスラインと、上記複数のゲートバスラインと上記複数のソースバスラインとの各交差部近傍に配置される複数のスイッチング素子と、上記スイッチング素子を介して上記ゲートバスラインと上記ソースバスラインとにそれぞれ電気的に接続される複数の画素電極とを含むアクティブマトリクス基板を有する表示パネルを複数備えた表示装置において、少なくとも一つの表示パネルの上記アクティブマトリクス基板は、上記ソースバスラインに、導通をオンオフするためのスイッチ構造を備えており、他の表示パネルの有する上記アクティブマトリクス基板の上記ソースバスラインが、上記スイッチ構造の一端と接続されていることを特徴としている。
【００４３】
上記表示装置は、上記アクティブマトリクス基板を、例えば、アクティブマトリクス基板の画素電極の設けられた面を、対向電極を備えた対向基板と向かい合わせて配置し、このアクティブマトリクス基板と対向基板との間に表示媒体を挟み込んだ、表示パネルとして用いる。そして、例えば、ソースバスラインを駆動するソースドライバ、ゲートバスラインを駆動するゲートドライバが、それぞれソースバスライン、ゲートバスラインに接続される。そして、ゲートドライバ、ソースドライバから、それぞれのバスラインに、ゲート信号電圧、ソース信号電圧が印加される。これによって、画素電極から表示媒体に所望の電圧が印加されて表示がなされる。
【００４４】
上記少なくとも一つの表示パネルのアクティブマトリクス基板は、ソースバスラインにスイッチ構造を備えている。そして、このスイッチ構造の一端が、他の表示パネルの有するアクティブマトリクス基板のソースバスラインと接続されている。
【００４５】
すなわち、上記アクティブマトリクス基板は、他のアクティブマトリクス基板と接続してソースバスラインを共有している。言い換えると、上記アクティブマトリクス基板のソースバスラインは、スイッチ構造を介して、他のアクティブマトリクス基板のソースバスラインに接続される。
【００４６】
このように、上記アクティブマトリクス基板と他のアクティブマトリクス基板とで、ソースバスラインを共有すれば、上記アクティブマトリクス基板と他のアクティブマトリクス基板とを用いる表示装置において、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、ソースドライバ数及び出力端子の数を削減して、低コストでコンパクトな表示モジュールを有する表示装置を実現できる。
【００４７】
また、上記アクティブマトリクス基板においては、ソースドライバからのソース信号電圧が、スイッチ構造を介することになる。このスイッチ構造とは、例えばＴＦＴのようなスイッチング素子である。このスイッチ構造は、例えばゲートドライバからの制御信号に応じて導通をオンオフする。このように、スイッチ構造の導通をオンオフすれば、他のアクティブマトリクス基板へのソース信号電圧の供給のオンオフを切り替えることができる。
【００４８】
より詳細には、例えばソースドライバが上記アクティブマトリクス基板に備えられている場合に、他のアクティブマトリクス基板への供給を行うときには、スイッチ構造をオンにする。これによって、他のアクティブマトリクス基板にソース信号電圧が供給され、他のアクティブマトリクス基板を用いて表示を行うことができる。
【００４９】
一方、他のアクティブマトリクス基板への供給を行わない場合には、スイッチ構造をオフにする。このようにスイッチ構造をオフにすれば、ソースバスラインの容量は、上記アクティブマトリクス基板のソースバスラインの容量のみとなり、他のアクティブマトリクス基板のソースバスラインの容量と結合することはない。
【００５０】
したがって、このアクティブマトリクス基板を用いて表示をする際に、各ソースバスラインの容量に違いを生じさせないので、ソース信号（ソース信号電圧）の遅延の差が生じることはなく、ブロック分かれなどの表示不良を発生させない。したがって、上記アクティブマトリクス基板、または他のアクティブマトリクス基板を用いて表示をする際に、それぞれ表示を良好に行うことができる。
【００５１】
また、上記アクティブマトリクス基板を用いて表示を行う際には、他のアクティブマトリクス基板の容量は負荷にならないので、低消費電流化を実現できる。
【００５２】
なお、上記構成において、上記アクティブマトリクス基板の有するソースバスラインの本数と、上記他のアクティブマトリクス基板の有するソースバスラインの本数とは、異なっていてもよいし、同じであってもよい。いずれの場合であっても、スイッチ構造を介して、上記他のアクティブマトリクス基板の有するソースバスラインと接続されるものであればよい。
【００５３】
また、導通のオンオフを切り替える制御信号をスイッチ構造へ印加するドライバは、上述のゲートドライバに限るものではなく、他のドライバであってもよい。ここで、他のドライバは、例えば新たに設けるドライバであってもよいし、またはソースドライバであってもよい。ただし、ゲートドライバがこの制御信号を供給すれば、新たにドライバを設ける必要がなく、コストアップしない。また、上記アクティブマトリクス基板を用いた表示装置を大型化しない。また、ソースドライバがこの制御信号を供給する場合には、ソースドライバからスイッチ構造への引き出し線は、上述のソースバスラインに含まれないものとする。
【００５４】
本発明に係る表示装置は、上記課題を解決するために、複数のゲートバスラインと、複数のソースバスラインと、上記複数のゲートバスラインと上記複数のソースバスラインとの各交差部近傍に配置される複数のスイッチング素子と、上記スイッチング素子を介して上記ゲートバスラインと上記ソースバスラインとにそれぞれ電気的に接続される複数の画素電極とを含むアクティブマトリクス基板を有する表示パネルを複数備えた表示装置において、少なくとも一つの表示パネルの上記アクティブマトリクス基板は、上記ゲートバスラインに、導通をオンオフするためのスイッチ構造を備えており、他の表示パネルの有する上記アクティブマトリクス基板の上記ゲートバスラインが、上記スイッチ構造の一端と接続されていることを特徴としている。
【００５５】
上記表示装置は、上記アクティブマトリクス基板を、例えば、アクティブマトリクス基板の画素電極の設けられた面を、対向電極を備えた対向基板と向かい合わせて配置し、このアクティブマトリクス基板と対向基板との間に表示媒体を挟み込んだ、表示パネルとして用いる。そして、例えば、ソースバスラインを駆動するソースドライバ、ゲートバスラインを駆動するゲートドライバが、それぞれソースバスライン、ゲートバスラインに接続される。そして、ゲートドライバ、ソースドライバから、それぞれのバスラインに、ゲート信号電圧、ソース信号電圧が印加される。これによって、画素電極から表示媒体に所望の電圧が印加されて表示がなされる。
【００５６】
上記少なくとも一つの表示パネルのアクティブマトリクス基板は、ゲートバスラインにスイッチ構造を備えている。そして、このスイッチ構造の一端が、他の表示パネルの有するアクティブマトリクス基板のゲートバスラインと接続されている。
【００５７】
すなわち、上記アクティブマトリクス基板は、他のアクティブマトリクス基板と接続してゲートバスラインを共有している。言い換えると、上記アクティブマトリクス基板のゲートバスラインは、スイッチ構造を介して、他のアクティブマトリクス基板のゲートバスラインに接続される。
【００５８】
このように、上記アクティブマトリクス基板と他のアクティブマトリクス基板とで、ゲートバスラインを共有すれば、上記アクティブマトリクス基板と他のアクティブマトリクス基板とを用いる表示装置において、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、ゲートドライバ数及び出力端子の数を削減して、低コストでコンパクトな表示モジュールを有する表示装置を実現できる。
【００５９】
また、上記アクティブマトリクス基板においては、ゲートドライバからのゲート信号電圧が、スイッチ構造を介することになる。このスイッチ構造とは、例えばＴＦＴのようなスイッチング素子である。このスイッチ構造は、例えばソースドライバからの制御信号に応じて導通をオンオフする。このように、スイッチ構造の導通をオンオフすれば、他のアクティブマトリクス基板へのゲート信号電圧の供給のオンオフを切り替えることができる。
【００６０】
より詳細には、例えばゲートドライバが上記アクティブマトリクス基板に備えられている場合に、他のアクティブマトリクス基板への供給を行うときには、スイッチ構造をオンにする。これによって、他のアクティブマトリクス基板にゲート信号電圧が供給され、他のアクティブマトリクス基板を用いて表示を行うことができる。
【００６１】
一方、他のアクティブマトリクス基板への供給を行わない場合には、スイッチ構造をオフにする。このようにスイッチ構造をオフにすれば、ゲートバスラインの容量は、上記アクティブマトリクス基板のゲートバスラインの容量のみとなり、他のアクティブマトリクス基板のゲートバスラインの容量と結合することはない。
【００６２】
したがって、このアクティブマトリクス基板を用いて表示をする際に、各ゲートバスラインの容量に違いを生じさせないので、ゲート信号（ゲート信号電圧）の遅延の差が生じることはなく、ブロック分かれなどの表示不良を発生させない。したがって、上記アクティブマトリクス基板、または他のアクティブマトリクス基板を用いて表示をする際に、それぞれ表示を良好に行うことができる。
【００６３】
また、上記アクティブマトリクス基板を用いて表示を行う際には、他のアクティブマトリクス基板の容量は負荷にならないので、低消費電流化を実現できる。
【００６４】
なお、上記構成において、上記アクティブマトリクス基板の有するゲートバスラインの本数と、上記他のアクティブマトリクス基板の有するゲートバスラインの本数とは、異なっていてもよいし、同じであってもよい。いずれの場合であっても、スイッチ構造を介して、上記他のアクティブマトリクス基板の有するゲートバスラインと接続されるものであればよい。
【００６５】
また、導通のオンオフを切り替える制御信号をスイッチ構造へ印加するドライバは、上述のソースドライバに限るものではなく、他のドライバであってもよい。ここで、他のドライバは、例えば新たに設けるドライバであってもよいし、またはゲートドライバであってもよい。ただし、ソースドライバがこの制御信号を供給すれば、新たにドライバを設ける必要がなく、コストアップしない。また、上記アクティブマトリクス基板を用いた表示装置を大型化しない。また、ゲートドライバがこの制御信号を供給する場合には、ゲートドライバからスイッチ構造への引き出し線は、上述のゲートバスラインに含まれないものとする。
【００６６】
本発明に係る表示装置は、上記課題を解決するために、複数のゲートバスラインと、複数のソースバスラインと、上記複数のゲートバスラインと上記複数のソースバスラインとの各交差部近傍に配置される複数のスイッチング素子と、上記スイッチング素子を介して上記ゲートバスラインと上記ソースバスラインとにそれぞれ電気的に接続される複数の画素電極とを含むアクティブマトリクス基板を有する表示パネルを複数備えた表示装置において、上記ソースバスラインの本数が互いに同じである上記アクティブマトリクス基板を複数備えており、これらのアクティブマトリクス基板の上記ソースバスラインは、ソースバスラインの本数が同じである他の一つのアクティブマトリクス基板の上記ソースバスラインと互いに接続されていることを特徴としている。
【００６７】
上記表示装置は、上記アクティブマトリクス基板を、例えば、アクティブマトリクス基板の画素電極の設けられた面を、対向電極を備えた対向基板と向かい合わせて配置し、このアクティブマトリクス基板と対向基板との間に表示媒体を挟み込んだ、表示パネルとして用いる。そして、例えば、ソースバスラインを駆動するソースドライバ、ゲートバスラインを駆動するゲートドライバが、それぞれソースバスライン、ゲートバスラインに接続される。そして、ゲートドライバ、ソースドライバから、それぞれのバスラインに、ゲート信号電圧、ソース信号電圧が印加される。これによって、画素電極から表示媒体に所望の電圧が印加されて表示がなされる。
【００６８】
上記表示装置には、互いにソースバスラインの本数が同じであるアクティブマトリクス基板が複数含まれており、これらのアクティブマトリクス基板のソースバスラインは互いに接続されている。すなわち、上記アクティブマトリクス基板は、他の一つのアクティブマトリクス基板と接続してソースバスラインを共有している。
【００６９】
このように、上記アクティブマトリクス基板と他の一つのアクティブマトリクス基板とでソースバスラインを共有すれば、これらのアクティブマトリクス基板を用いる表示装置において、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、ソースドライバの出力端子の数を削減して、コンパクトな表示モジュールを有する表示装置を実現できる。
【００７０】
また、互いにソースバスラインの本数が同じであるアクティブマトリクス基板のソースバスラインが互いに接続されているので、各アクティブマトリクス基板において、各ソースバスラインの容量に違いを生じることがない。したがって、ソース信号の遅延の差が生じることはなく、ブロック分かれなどの表示不良を発生させない。
【００７１】
本発明に係る表示装置は、上記課題を解決するために、複数のゲートバスラインと、複数のソースバスラインと、上記複数のゲートバスラインと上記複数のソースバスラインとの各交差部近傍に配置される複数のスイッチング素子と、上記スイッチング素子を介して上記ゲートバスラインと上記ソースバスラインとにそれぞれ電気的に接続される複数の画素電極とを含むアクティブマトリクス基板を有する表示パネルを複数備えた表示装置において、上記ゲートバスラインの本数が互いに同じである上記アクティブマトリクス基板を複数備えており、これらのアクティブマトリクス基板の上記ゲートバスラインは、ゲートバスラインの本数が同じである他の一つのアクティブマトリクス基板の上記ゲートバスラインと互いに接続されていることを特徴としている。
【００７２】
上記表示装置は、上記アクティブマトリクス基板を、例えば、アクティブマトリクス基板の画素電極の設けられた面を、対向電極を備えた対向基板と向かい合わせて配置し、このアクティブマトリクス基板と対向基板との間に表示媒体を挟み込んだ、表示パネルとして用いる。そして、例えば、ソースバスラインを駆動するソースドライバ、ゲートバスラインを駆動するゲートドライバが、それぞれソースバスライン、ゲートバスラインに接続される。そして、ゲートドライバ、ソースドライバから、それぞれのバスラインに、ゲート信号電圧、ソース信号電圧が印加される。これによって、画素電極から表示媒体に所望の電圧が印加されて表示がなされる。
【００７３】
上記表示装置には、互いにゲートバスラインの本数が同じであるアクティブマトリクス基板が複数含まれており、これらのアクティブマトリクス基板のゲートバスラインは互いに接続されている。すなわち、上記アクティブマトリクス基板は、他の一つのアクティブマトリクス基板と接続してゲートバスラインを共有している。
【００７４】
このように、上記アクティブマトリクス基板と他の一つのアクティブマトリクス基板とでゲートバスラインを共有すれば、これらのアクティブマトリクス基板を用いる表示装置において、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、ゲートドライバの出力端子の数を削減して、コンパクトな表示モジュールを有する表示装置を実現できる。
【００７５】
また、互いにゲートバスラインの本数が同じであるアクティブマトリクス基板のゲートバスラインが互いに接続されているので、各アクティブマトリクス基板において、各ゲートバスラインの容量に違いを生じることがない。したがって、ゲート信号の遅延の差が生じることはなく、ブロック分かれなどの表示不良を発生させない。
【００７６】
なお、上述の構成において、ソースドライバまたはゲートドライバは、いずれのアクティブマトリクス基板に設けてもよい。また、各アクティブマトリクス基板の画素のサイズは、それぞれ任意に設定できる。また、上述のアクティブマトリクス基板を有する表示パネルは、一つの表示パネルのみに画像が表示される構成であってもよいし、または複数の表示パネルに同時に画像が表示される構成であってもよい。
【００７７】
【発明の実施の形態】
本発明に係るアクティブマトリクス基板は、例えば折り畳み式携帯電話の表面パネル（メインパネル）または裏面パネル（サブパネル）に用いられる、アクティブ型（ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ），ＴＦＤ（Ｔｈｉｎ　Ｆｉｌｍ　Ｄｉｏｄｅ）等）のスイッチング素子で構成されているアクティブマトリクス基板である。本発明に係る表示装置は、上記アクティブマトリクス基板を用いた表示パネルを備えている。
【００７８】
〔実施の形態１〕
本発明の一実施の形態について図１ないし図６に基づいて説明すると以下の通りである。
【００７９】
本実施形態の表示装置は、メインパネルおよびサブパネルが共にＴＦＴ液晶パネルである、ツインＴＦＴ液晶パネルを備えている。この表示装置は、例えば携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）の表示装置として用いられる。なお、メインパネル、サブパネルはＴＦＴ液晶パネルに限るものではなく、例えばメインパネルをＴＦＴパネルとし、サブパネルをＤＵＴＹパネルで構成してもよい。
【００８０】
上記の表示装置１は、図１に示すように、メインパネル（表示パネル）２とサブパネル（表示パネル）３とを備えている。メインパネル２とサブパネル３とは、ソースバスライン９を共有している。
【００８１】
メインパネル２は、基板上に薄膜トランジスタ（ＴＦＴ、スイッチング素子）１２が設けられたＴＦＴ基板（アクティブマトリクス基板）４と、このＴＦＴ基板４に対向する対向基板５と、ＴＦＴ基板４と対向基板５との間に挟まれる表示媒体としての液晶層（ＬＣ）１４とを含んでいる。
【００８２】
ＴＦＴ基板４上には、複数のゲートバスライン８と複数のソースバスライン９とが設けられている。このゲートバスライン８とソースバスライン９との交差部の近傍に、ＴＦＴ１２が配置されている。このＴＦＴ１２は、ゲートがゲートバスライン８に接続され、ソースがソースバスライン９に接続されるとともに、ドレインが画素電極に接続されている。
【００８３】
図２（ｂ）に示すように、ＴＦＴ基板４上の画素電極と、対向基板５に設けられた対向電極（ＣＯＭ）１３との間で、画素としてのＬＣ１４に電圧を印加する。これを各ＴＦＴ１２において行うことによって、図２（ａ）に示す表示部２ｂに画像を表示する。なお、図２（ａ）に示す接続部２ａは、サブパネル３との接続部を模式的に示すものである。
【００８４】
図１に戻ると、メインパネル２には、さらにゲートドライバ（ゲート駆動用ＩＣ）１０とソースドライバ（ソース駆動用ＩＣ）１１とが備えられている。ゲートドライバ１０からの引き出し線がゲートバスライン８に接続され、ソースドライバ１１からの引き出し線がソースバスライン９に接続されている。そして、ゲートドライバ１０、ソースドライバ１１から、それぞれのバスラインに、ゲート信号電圧、ソース信号電圧が印加される。
【００８５】
また、メインパネル２のＴＦＴ基板４は、導通をオンオフするためのスイッチングＴＦＴ（ＳＷ−ＴＦＴ、スイッチ構造）１５を、ソースバスライン９に備えている。このＳＷ−ＴＦＴ１５は、ゲートドライバ１０から引き出されたゲートバスライン８にゲートが接続されている。ＳＷ−ＴＦＴ１５は、ゲートドライバ１０からの制御信号に応じてオンオフが切り替わる。これによってソースバスライン９の導通をオンオフするようになっている。そして、このＳＷ−ＴＦＴ１５の一端が、図示しないＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔｓ）を介して、サブパネル３のソースバスライン９に接続されている。
【００８６】
一方、サブパネル３は、基板上に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）１２が設けられたＴＦＴ基板（アクティブマトリクス基板）６と、このＴＦＴ基板６に対向する対向基板７と、ＴＦＴ基板６と対向基板７との間に挟まれる表示媒体としての液晶層（ＬＣ）１４とを含んでいる。
【００８７】
ＴＦＴ基板６上には、複数のゲートバスライン８と複数のソースバスライン９とが設けられている。このゲートバスライン８とソースバスライン９との交差部の近傍に、ＴＦＴ１２が配置されている。このＴＦＴ１２は、ゲートがゲートバスライン８に接続され、ソースがソースバスライン９に接続されるとともに、ドレインが画素電極に接続されている。
【００８８】
そして、図３（ｂ）に示すように、ＴＦＴ基板６上の画素電極と、対向基板５に設けられた対向電極（ＣＯＭ）１３との間で、画素としてのＬＣ１４に電圧を印加する。これを各ＴＦＴ１２において行うことによって図３（ａ）に示す表示部３ｂに画像を表示する。なお、図３（ａ）に示す接続部３ａは、メインパネル２との接続部を模式的に示すものである。
【００８９】
ここで、メインパネル２とサブパネル３とは、図４に示すように、メインパネル２の接続部２ａの側が、ＦＰＣ１７を介してサブパネル３の接続部３ａの側と接続されている。これによって、メインパネル２のゲートドライバ１０およびソースドライバ１１から、メインパネル２内の配線とＦＰＣ１７とを介して、サブパネル３の各バスラインへと、ゲート信号電圧またはソース信号電圧が供給される。
【００９０】
また、表示装置１において、このメインパネル２とサブパネル３とは、図５に示すように、導光板１８を挟むようにして折りたたまれて備えられている。ＦＰＣ１７は、メインパネル２のＴＦＴ基板４とサブパネル３のＴＦＴ基板６とにそれぞれ圧着されている。そして、例えば図示しない光源からの光が導光板１８を介してメインパネル２とサブパネル３とを照射する。
【００９１】
このように、メインパネル２とサブパネル３とで、ソースバスライン９を共有することによって、表示エリア２ｂ・３ｂ周辺の額縁と呼ばれる部分の幅を縮小できる。また、ソースドライバ１１の出力端子の数を削減して、コンパクトな表示モジュールを有する表示装置１を実現できる。
【００９２】
ここで、表示装置１における駆動方法について、図６に基づいて説明をする。
【００９３】
まず、通常の液晶パネルにおける駆動方法について簡単に説明する。通常のＴＦＴ液晶パネルの表示エリア１９として示す領域に対して、図６の最左部に示すタイミングチャートのように、ゲートドライバからのゲートクロックパルスが各ゲートバスラインへと順次印加される。ここで、オンしているゲートバスラインに対して、ソースドライバから各ソースバスラインに所望のソース信号電圧を印加して、１ライン分の表示を行う。これを各ゲートバスラインにて行うことによって、表示エリア１９全体にわたって表示を行う。
【００９４】
一方、本実施形態の表示装置１は、メインパネル２とサブパネル３とを、図６の最左部に示すタイミングチャートのように駆動する。すなわち、ゲートドライバ１０からのゲートクロックパルスを、サブパネル３の各ゲートバスライン８、メインパネル２の各ゲートバスライン８へと順次印加する。なお、ＳＷ−ＴＦＴ１５へと接続されるゲートバスライン８には、ゲートクロックパルスとは異なる制御信号がゲートドライバ１０から印加される。この制御信号については後述する。そして、オンしているゲートバスライン８に対して、ソースドライバ１１から各ソースバスライン９に所望のソース信号電圧を印加して、１ライン分の表示を行う。これをＴＦＴ１２の接続されている各ゲートバスライン８にて行うことによって、サブパネル３の表示エリア３ｂと、メインパネル２の表示エリア２ｂとにわたって表示を行う。
【００９５】
より詳細には、サブパネル３を表示するときには、ＳＷ−ＴＦＴ１５のゲートへ接続されているゲートバスライン８に、オンとなるように制御信号を供給する。これによって、ＳＷ−ＴＦＴ群１６が全てオンになる。したがって、サブパネル３へソース信号電圧が供給される。
【００９６】
一方、メインパネル２を表示するときには、ＳＷ−ＴＦＴ１５のゲートへ接続されているゲートバスライン８に、オフとなるように制御信号を供給する。これによって、ＳＷ−ＴＦＴ群１６が全てオフになる。この場合、サブパネル３にはソース信号電圧が供給されない。
【００９７】
このように、メインパネル２を表示する際に、各ＳＷ−ＴＦＴ１５をオフにするので、各ソースバスライン９の容量をほぼ均一にすることができる。したがって、各ソースバスライン９に容量差が存在する場合の、ソース信号の遅延の差によって生ずるブロック分かれなどの表示不良を防止できる。
【００９８】
また、メインパネル２の表示のときには、サブパネル３の容量が負荷にならないので、低消費電流化を実現できる。
【００９９】
ここで、この低消費電流化について説明する。ここでは、簡単のために、ソース信号の駆動が矩形波の交流駆動である場合について説明する。この場合、表示装置１における消費電流は、パネル周波数をＦ、ソースバスライン容量をＣ、ソース信号のピーク電圧差をＶとすると、Ｆ×Ｃ×Ｖで表される。
【０１００】
したがって、表示装置１のようにＳＷ−ＴＦＴ１５を設けて、メインパネル２の表示時にＳＷ−ＴＦＴ１５をオフにすれば、サブパネル３の容量分のＣを低減できる。ここで、メインパネル２による容量分をＣ１、サブパネル３による容量分をＣ２とすると、図１０に示すような従来の技術では消費電流がＦ×（Ｃ１＋Ｃ２）×Ｖとなるのに対して、図１に示す表示装置１ではＦ×Ｃ１×Ｖとなり、Ｆ×Ｃ２×Ｖだけ消費電流を低減できる。ただし、サブパネル３を表示しているときには、低消費電流とはならない。
【０１０１】
なお、本実施形態においては、メインパネル２とサブパネル３には、同時に画像を表示することはない。この場合に、非表示状態となっている方の表示パネルにも、全画素同一階調の信号を入力するようになっている。この同一階調の信号としては、例えば白の信号を用いることができる。これは、このように駆動しないと、表示状態となっている方の表示パネルの画像が、非表示状態となっている方の表示パネルに映り込んでしまうからである。
【０１０２】
しかしながら、本発明はこの駆動方法に限るものではなく、例えばソースドライバに画像用のメモリを複数備えて、複数の表示パネルに、同時に画像を表示してもよい。
【０１０３】
また、導通のオンオフを切り替える制御信号をＳＷ−ＴＦＴ１５へ印加するドライバは、上述のゲートドライバ１０に限るものではなく、他のドライバであってもよい。ただし、ゲートドライバ１０がこの制御信号を供給すれば、新たにドライバを設ける必要がなく、コストアップせずにＴＦＴ基板４を提供できる。また、アクティブマトリクス基板としてのＴＦＴ基板４を用いた表示装置１を、大型化せずに提供できる。
【０１０４】
〔実施の形態２〕
本発明の他の実施の形態について図７に基づいて説明すると以下の通りである。
【０１０５】
本実施形態の表示装置は、メインパネルおよびサブパネルが共にＴＦＴ液晶パネルである、ツインＴＦＴ液晶パネルを備えている。なお、メインパネル、サブパネルはＴＦＴ液晶パネルに限るものではなく、例えばメインパネルをＴＦＴパネルとし、サブパネルをＤＵＴＹパネルで構成してもよい。
【０１０６】
本実施形態の表示装置２１は、図７に示すように、メインパネル（表示パネル）２２とサブパネル（表示パネル）２３とで、ゲートバスライン２８を共有している構成である。
【０１０７】
メインパネル２２・サブパネル２３は、それぞれ、基板上にＴＦＴ（スイッチング素子）３２が設けられたＴＦＴ基板（アクティブマトリクス基板）２４・２６と、このＴＦＴ基板２４・２６に対向する対向基板２５・２７と、ＴＦＴ基板２４・２６と対向基板２５・２７との間に挟まれる表示媒体としての液晶層（ＬＣ）３４とを含んでいる。
【０１０８】
ＴＦＴ基板２４・２６上には、複数のゲートバスライン２８と複数のソースバスライン２９とが設けられ、ゲートバスライン２８とソースバスライン２９との交差部の近傍に、ＴＦＴ３２が配置されている。このＴＦＴ３２は、ゲートがゲートバスライン２８に接続され、ソースがソースバスライン２９に接続されるとともに、ドレインが画素電極に接続されている。ＴＦＴ基板２４・２６上の画素電極と、対向基板２５・２７に設けられた対向電極（ＣＯＭ）３３との間で、画素としてのＬＣ３４に電圧を印加する。これを各ＴＦＴ３２において行うことによって、各パネルの表示部に画像を表示する。
【０１０９】
また、メインパネル２２には、さらにゲートドライバ３０とソースドライバ３１とが備えられており、ゲートドライバ３０からの引き出し線がゲートバスライン２８に接続され、ソースドライバ３１からの引き出し線がソースバスライン２９に接続され、ゲートドライバ３０、ソースドライバ３１から、それぞれのバスラインに、ゲート信号電圧、ソース信号電圧が印加される。
【０１１０】
また、メインパネル２２のＴＦＴ基板２４は、図７に示すように、導通をオンオフするためのスイッチングＴＦＴ（ＳＷ−ＴＦＴ、スイッチ構造）３５を、ゲートバスライン２８に備えている。このＳＷ−ＴＦＴ３５は、ソースドライバ３１から引き出されたソースバスライン２９にゲートが接続されている。ＳＷ−ＴＦＴ３５は、ソースドライバ３１からの制御信号に応じてオンオフが切り替わる。これによってゲートバスライン２８の導通をオンオフするようになっている。そして、このＳＷ−ＴＦＴ３５の一端が、図示しないＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔｓ）を介して、サブパネル２３のゲートバスライン２８に接続されている。
【０１１１】
この構成において、表示装置２１を、上述の表示装置１とほぼ同様に駆動することによって、メインパネル２２またはサブパネル２３に表示を行うことができる。
【０１１２】
すなわち、図６の最左部に示すタイミングチャートのように、ゲートドライバ３０からのゲートクロックパルスを、サブパネル２３の各ゲートバスライン８、メインパネル２２の各ゲートバスライン８へと順次印加する。ここで、オンしているゲートバスライン２８に対して、ソースドライバ３１から各ソースバスライン２９に所望のソース信号電圧を印加して、１ライン分の表示を行う。なお、ＳＷ−ＴＦＴ３５へと接続されるソースバスライン２９には、他のソースバスライン２９とは異なる信号（制御信号）がソースドライバ３１から印加される。この制御信号については後述する。そして、これを各ゲートバスライン２８にて行うことによって、サブパネル２３の表示エリアと、メインパネル２２の表示エリアとにわたって表示を行う。
【０１１３】
より詳細には、サブパネル２３を表示するときには、ＳＷ−ＴＦＴ３５のゲートへ接続されているソースバスライン２９に、オンとなるように制御信号を供給する。これによって、ＳＷ−ＴＦＴ群３６が全てオンになる。したがって、サブパネル２３へゲート信号電圧が供給される。
【０１１４】
一方、メインパネル２２を表示するときには、ＳＷ−ＴＦＴ３５のゲートへ接続されているソースバスライン２９に、オフとなるように制御信号を供給する。これによって、ＳＷ−ＴＦＴ群３６が全てオフになる。この場合、サブパネル２３にはゲート信号電圧が供給されない。
【０１１５】
このように、メインパネル２２を表示する際に、各ＳＷ−ＴＦＴ３５をオフにするので、各ゲートバスライン２８の容量をほぼ均一にすることができる。したがって、各ゲートバスライン２８に容量差が存在する場合の、ゲート信号の遅延の差によって生ずるブロック分かれなどの表示不良を防止できる。また、メインパネル２２の表示のときには、サブパネル２３の容量が負荷にならないので、低消費電流化を実現できる。この低消費電流化については、上述の実施の形態１と同様の内容であるので説明を省略する。
【０１１６】
また、本実施形態においても、メインパネル２２とサブパネル２３には、同時に画像を表示することはない。この場合に、非表示状態となっている方の表示パネルにも、全画素同一階調の信号を入力するようになっている。この同一階調の信号としては、例えば白の信号を用いることができる。
【０１１７】
また、導通のオンオフを切り替える制御信号をＳＷ−ＴＦＴ３５へ印加するドライバは、上述のソースドライバ３１に限るものではなく、他のドライバであってもよい。ただし、ソースドライバ３１がこの制御信号を供給すれば、新たにドライバを設ける必要がなく、コストアップせずにＴＦＴ基板２４を提供できる。また、アクティブマトリクス基板としてのＴＦＴ基板２４を用いた表示装置２１を、大型化せずに提供できる。
【０１１８】
〔実施の形態３〕
本発明のさらに他の実施の形態について図８に基づいて説明すると以下の通りである。
【０１１９】
本実施形態の表示装置は、メインパネルおよびサブパネルが共にＴＦＴ液晶パネルである、ツインＴＦＴ液晶パネルを備えている。なお、メインパネル、サブパネルはＴＦＴ液晶パネルに限るものではなく、例えばメインパネルをＴＦＴパネルとし、サブパネルをＤＵＴＹパネルで構成してもよい。
【０１２０】
上記の表示装置４１は、図８に示すように、メインパネル（表示パネル）４２とサブパネル（表示パネル）４３とを備えている。この表示装置４１は、メインパネル４２とサブパネル４３とでソースバスライン４９を共有している構成であり、このソースバスライン４９の本数がそれぞれ同じになっている。
【０１２１】
なお、メインパネル４２とサブパネル４３とでは、メインパネル４２の画素サイズが大きくなっているため、メインパネル４２の画面はサブパネル４３の画面よりも大きくなっている。このように、画素サイズを調節して、メインパネル４２とサブパネル４３との大きさを適切なものにできる。例えばメインパネル４２とサブパネル４３とを同一サイズにすることもできる。
【０１２２】
メインパネル４２・サブパネル４３は、それぞれ、基板上にＴＦＴ（スイッチング素子）５２が設けられたＴＦＴ基板（アクティブマトリクス基板）４４・４６と、このＴＦＴ基板４４・４６に対向する対向基板４５・４７と、ＴＦＴ基板４４・４６と対向基板４５・４７との間に挟まれる表示媒体としての液晶層（ＬＣ）５４とを含んでいる。
【０１２３】
ＴＦＴ基板４４・４６上には、複数のゲートバスライン４８と複数のソースバスライン４９とが設けられ、ゲートバスライン４８とソースバスライン４９との交差部の近傍に、ＴＦＴ５２が配置されている。このＴＦＴ５２は、ゲートがゲートバスライン４８に接続され、ソースがソースバスライン４９に接続されるとともに、ドレインが画素電極に接続されている。ＴＦＴ基板４４・４６上の画素電極と、対向基板４５・４７に設けられた対向電極（ＣＯＭ）５３との間で、画素としてのＬＣ５４に電圧を印加する。これを各ＴＦＴ５２において行うことによって、各パネルの表示部に画像を表示する。
【０１２４】
また、メインパネル４２には、さらにゲートドライバ５０とソースドライバ５１とが備えられており、ゲートドライバ５０からの引き出し線がゲートバスライン４８に接続され、ソースドライバ５１からの引き出し線がソースバスライン４９に接続され、ゲートドライバ５０、ソースドライバ５１から、それぞれのバスラインに、ゲート信号電圧、ソース信号電圧が印加される。
【０１２５】
この構成において、表示装置４１を、上述の表示装置１とほぼ同様に駆動することによって、メインパネル４２またはサブパネル４３に表示を行うことができる。
【０１２６】
すなわち、図６の最左部に示すタイミングチャートのように、ゲートドライバ５０からのゲートクロックパルスを、サブパネル４３の各ゲートバスライン４８、メインパネル４２の各ゲートバスライン４８へと順次印加する。ここで、オンしているゲートバスライン４８に対して、ソースドライバ５１から各ソースバスライン４９に所望のソース信号電圧を印加して、１ライン分の表示を行う。これを各ゲートバスライン４８にて行うことによって、サブパネル４３の表示エリアと、メインパネル４２の表示エリアとにわたって表示を行う。
【０１２７】
より詳細には、サブパネル４３のゲートバスライン４８にゲート信号電圧が供給されるとき、サブパネル４３が表示される。一方、メインパネル４２のゲートバスライン４８にゲート信号電圧が供給されるとき、メインパネル４２が表示される。
【０１２８】
ここで、メインパネル４２とサブパネル４３とのソースバスラインの本数は同じであるので、各表示パネルにおいて、各ソースバスライン４９の容量はほぼ均一となる。
【０１２９】
したがって、各ソースバスライン４９に容量差を発生させないので、ソース信号の遅延の差によって生ずるブロック分かれなどの表示不良を防止できる。
【０１３０】
このように、メインパネル４２とサブパネル４３とのソースバスライン本数を同じにすることによって、容量差大による、メインパネル４２でのブロック分かれの問題を解決できる。なお、メインパネルとサブパネルとのソースバスライン本数が異なる場合には、メインパネルの表示の時にサブパネルの容量が負荷となってしまう。このため、低消費電流化という観点では課題が残る。
【０１３１】
なお、本実施形態においても、メインパネル４２とサブパネル４３には、同時に画像を表示することはない。この場合に、非表示状態となっている方の表示パネルにも、全画素同一階調の信号を入力するようになっている。この同一階調の信号としては、例えば白の信号を用いることができる。
【０１３２】
〔実施の形態４〕
本発明のさらに他の実施の形態について図９に基づいて説明すると以下の通りである。
【０１３３】
本実施形態の表示装置は、メインパネルおよびサブパネルが共にＴＦＴ液晶パネルである、ツインＴＦＴ液晶パネルを備えている。なお、メインパネル、サブパネルはＴＦＴ液晶パネルに限るものではなく、例えばメインパネルをＴＦＴパネルとし、サブパネルをＤＵＴＹパネルで構成してもよい。
【０１３４】
本実施形態の表示装置６１は、図９に示すように、メインパネル（表示パネル）６２とサブパネル（表示パネル）６３とでゲートバスライン６８を共有しており、このゲートバスライン６８の本数がそれぞれ同じになっている。
【０１３５】
メインパネル６２・サブパネル６３は、それぞれ、基板上にＴＦＴ（スイッチング素子）７２が設けられたＴＦＴ基板（アクティブマトリクス基板）６４・６６と、このＴＦＴ基板６４・６６に対向する対向基板６５・６７と、ＴＦＴ基板６４・６６と対向基板６５・６７との間に挟まれる表示媒体としての液晶層（ＬＣ）７４とを含んでいる。
【０１３６】
ＴＦＴ基板６４・６６上には、複数のゲートバスライン６８と複数のソースバスライン６９とが設けられ、ゲートバスライン６８とソースバスライン６９との交差部の近傍に、ＴＦＴ７２が配置されている。このＴＦＴ７２は、ゲートがゲートバスライン６８に接続され、ソースがソースバスライン６９に接続されるとともに、ドレインが画素電極に接続されている。ＴＦＴ基板６４・６６上の画素電極と、対向基板６５・６７に設けられた対向電極（ＣＯＭ）７３との間で、画素としてのＬＣ７４に電圧を印加する。これを各ＴＦＴ７２において行うことによって、各パネルの表示部に画像を表示する。
【０１３７】
また、メインパネル６２には、さらにゲートドライバ７０とソースドライバ７１とが備えられており、ゲートドライバ７０からの引き出し線がゲートバスライン６８に接続され、ソースドライバ７１からの引き出し線がソースバスライン６９に接続され、ゲートドライバ７０、ソースドライバ７１から、それぞれのバスラインに、ゲート信号電圧、ソース信号電圧が印加される。
【０１３８】
この構成において、表示装置６１を、上述の表示装置２１とほぼ同様に駆動することによって、メインパネル６２またはサブパネル６３に表示を行うことができる。
【０１３９】
すなわち、図６の最左部に示すタイミングチャートのように、ゲートドライバ７０からのゲートクロックパルスを、サブパネル６３の各ゲートバスライン６８、メインパネル６２の各ゲートバスライン６８へと順次印加する。ここで、オンしているゲートバスライン６８に対して、ソースドライバ７１から各ソースバスライン６９に所望のソース信号電圧を印加して、１ライン分の表示を行う。これを各ゲートバスライン６８にて行うことによって、サブパネル６３の表示エリアと、メインパネル６２の表示エリアとにわたって表示を行う。
【０１４０】
より詳細には、サブパネル６３を表示するときには、ゲートバスライン４８から各ＴＦＴ７２のゲートへオンとなるようにゲート信号電圧を供給するとともに、メインパネル６２のソースバスライン６９に白信号を供給し、サブパネル６３のソースバスライン６９に画像信号を供給する。
【０１４１】
一方、メインパネル６２を表示するときには、ゲートバスライン６８から各ＴＦＴ７２のゲートへオンとなるようにゲート信号電圧を供給するとともに、メインパネル６２のソースバスライン６９に画像信号を供給し、サブパネル６３のソースバスライン６９に白信号を供給する。
【０１４２】
このように、メインパネル６２、およびサブパネル６３において、それぞれ、備えられているゲートバスライン容量、ソースバスライン容量とをほぼ均一にできる。したがって、各バスライン６８・６９に容量差が存在する場合の、信号の遅延の差によって生ずるブロック分かれなどの表示不良を防止できる。
【０１４３】
以上のように、本発明は、液晶、有機ＥＬ、無機ＥＬのような表示媒体を用いた、携帯電話、ＰＤＡなど低消費電力およびコンパクト化が要求される機器に搭載されるアクティブマトリクス基板および表示装置に関するものである。
【０１４４】
本発明は上述した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。また、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても、本発明の技術的範囲に含まれる。
【０１４５】
上述の具体的な実施の形態は、あくまでも、本発明の技術内容を明らかにするものであって、本発明はそのような具体例にのみ限定して狭義に解釈されるべきものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、変更した形態も本発明の技術的範囲に含まれる。
【０１４６】
【発明の効果】
本発明に係るアクティブマトリクス基板は、以上のように、ソースバスラインには、導通をオンオフするためのスイッチ構造が備えられており、上記スイッチ構造の一端が、他のアクティブマトリクス基板のソースバスラインと接続可能となっている構成である。
【０１４７】
それゆえ、他のアクティブマトリクス基板へのソース信号電圧の供給のオンオフを切り替えて、アクティブマトリクス基板を用いて表示をする際には各ソースバスラインの容量に違いを生じさせないので、ソース信号の遅延の差を生じさせず、ブロック分かれなどの表示不良を発生させないという効果を奏する。
【０１４８】
また、アクティブマトリクス基板を用いて表示を行う際には、他のアクティブマトリクス基板の容量は負荷にならないので、低消費電流化を実現できるという効果を奏する。
【０１４９】
本発明に係るアクティブマトリクス基板は、以上のように、ゲートバスラインには、導通をオンオフするためのスイッチ構造が備えられており、上記スイッチ構造の一端が、他のアクティブマトリクス基板のゲートバスラインと接続可能となっている構成である。
【０１５０】
それゆえ、他のアクティブマトリクス基板へのソース信号電圧の供給のオンオフを切り替えて、アクティブマトリクス基板を用いて表示をする際には各ゲートバスラインの容量に違いを生じさせないので、ゲート信号の遅延の差を生じさせず、ブロック分かれなどの表示不良を発生させないという効果を奏する。
【０１５１】
また、アクティブマトリクス基板を用いて表示を行う際には、他のアクティブマトリクス基板の容量は負荷にならないので、低消費電流化を実現できるという効果を奏する。
【０１５２】
本発明に係る表示装置は、以上のように、少なくとも一つの表示パネルのアクティブマトリクス基板は、ソースバスラインに、導通をオンオフするためのスイッチ構造を備えており、他の表示パネルの有するアクティブマトリクス基板のソースバスラインが、上記スイッチ構造の一端と接続されている構成である。
【０１５３】
それゆえ、他のアクティブマトリクス基板へのソース信号電圧の供給のオンオフを切り替えて、アクティブマトリクス基板を用いて表示をする際には各ソースバスラインの容量に違いを生じさせないので、ソース信号の遅延の差を生じさせず、ブロック分かれなどの表示不良を発生させないという効果を奏する。
【０１５４】
また、アクティブマトリクス基板を用いて表示を行う際には、他のアクティブマトリクス基板の容量は負荷にならないので、低消費電流化を実現できるという効果を奏する。
【０１５５】
本発明に係る表示装置は、以上のように、少なくとも一つの表示パネルのアクティブマトリクス基板は、ゲートバスラインに、導通をオンオフするためのスイッチ構造を備えており、他の表示パネルの有するアクティブマトリクス基板のゲートバスラインが、上記スイッチ構造の一端と接続されている構成である。
【０１５６】
それゆえ、他のアクティブマトリクス基板へのゲート信号電圧の供給のオンオフを切り替えて、アクティブマトリクス基板を用いて表示をする際には各ゲートバスラインの容量に違いを生じさせないので、ゲート信号の遅延の差を生じさせず、ブロック分かれなどの表示不良を発生させないという効果を奏する。
【０１５７】
また、アクティブマトリクス基板を用いて表示を行う際には、他のアクティブマトリクス基板の容量は負荷にならないので、低消費電流化を実現できるという効果を奏する。
【０１５８】
本発明に係る表示装置は、以上のように、ソースバスラインの本数が互いに同じであるアクティブマトリクス基板を複数備えており、これらのアクティブマトリクス基板のソースバスラインは、ソースバスラインの本数が同じである他の一つのアクティブマトリクス基板のソースバスラインと互いに接続されている構成である。
【０１５９】
それゆえ、互いにソースバスラインの本数が同じであるアクティブマトリクス基板のソースバスラインが互いに接続されており、各アクティブマトリクス基板において各ソースバスラインの容量に違いを生じることがないので、ソース信号の遅延の差を生じさせず、ブロック分かれなどの表示不良を発生させないという効果を奏する。
【０１６０】
本発明に係る表示装置は、以上のように、ゲートバスラインの本数が互いに同じであるアクティブマトリクス基板を複数備えており、これらのアクティブマトリクス基板のゲートバスラインは、ゲートバスラインの本数が同じである他の一つのアクティブマトリクス基板のゲートバスラインと互いに接続されている構成である。
【０１６１】
それゆえ、互いにゲートバスラインの本数が同じであるアクティブマトリクス基板のゲートバスラインが互いに接続されており、各アクティブマトリクス基板において各ゲートバスラインの容量に違いを生じることがないので、ゲート信号の遅延の差を生じさせず、ブロック分かれなどの表示不良を発生させないという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るアクティブマトリクス基板の一例を備えた表示装置の概略を示す回路図である。
【図２】（ａ）は上記アクティブマトリクス基板を有するメインパネルの概略を示す平面図であり、（ｂ）は上記メインパネルの概略を示す側面図である。
【図３】（ａ）は上記アクティブマトリクス基板を有するサブパネルの概略を示す平面図であり、（ｂ）は上記サブパネルの概略を示す側面図である。
【図４】上記メインパネルと上記サブパネルとがＦＰＣによって接続された状態を示す平面図である。
【図５】上記メインパネルと上記サブパネルとが、ＦＰＣによって接続されて携帯型の表示装置として組み立てられた状態の一例を示す側面図である。
【図６】本発明に係る表示装置におけるクロック制御駆動を、従来のＴＦＴ液晶パネルと比較して説明する説明図である。
【図７】本発明に係るアクティブマトリクス基板の他の一例を備えた表示装置の概略を示す回路図である。
【図８】本発明に係るアクティブマトリクス基板のさらに他の一例を備えた表示装置の概略を示す回路図である。
【図９】本発明に係るアクティブマトリクス基板のさらに他の一例を備えた表示装置の概略を示す回路図である。
【図１０】従来のアクティブマトリクス基板の一例を備えた表示装置の概略を示す回路図である。
【符号の説明】
１、２１、４１、６１　　　表示装置
２、２２、４２、６２　　　メインパネル（表示パネル）
３、２３、４３、６３　　　サブパネル（表示パネル）
４、２４、４４、６４　　　ＴＦＴ基板（アクティブマトリクス基板）
５、２５、４５、６５　　　対向基板
６、２６、４６、６６　　　ＴＦＴ基板（アクティブマトリクス基板）
７、２７、４７、６７　　　対向基板
８、２８、４８、６８　　　ゲートバスライン
９、２９、４９、６９　　　ソースバスライン
１０、３０、５０、７０　　ゲートドライバ
１１、３１、５１、７１　　ソースドライバ
１２、３２、５２、７２　　ＴＦＴ（スイッチング素子）
１３、３３、５３、７３　　ＣＯＭ（対向電極）
１４、３４、５４、７４　　ＬＣ（液晶層、画素）
１５、３５　　　　　　　　ＳＷ−ＴＦＴ（スイッチングＴＦＴ、スイッチ構造）
【図１】
2004117755.tif 000003
【図２】
2004117755.tif 000004
【図３】
2004117755.tif 000005
【図４】
2004117755.tif 000006
【図５】
2004117755.tif 000007
【図６】
2004117755.tif 000008
【図７】
2004117755.tif 000009
【図８】
2004117755.tif 000010
【図９】
2004117755.tif 000011
【図１０】
2004117755.tif 000012