(57)【要約】【課題】複数の減衰回路が必要な場合にその使用個数を少なくすることができ、もってコスト低減を図ることが可能なチップ型アッテネータを提供する。【解決手段】チップ状の１つの基板１に、抵抗膜３およびこれに導通する複数の電極２Ａ，２Ｂが形成された減衰回路が複数設けられている。好ましくは、上記複数の減衰回路として、信号の減衰に用いられる減衰回路Ｃ１と、インピーダンス整合に用いられる減衰回路Ｃ２とが設けられている。さらに好ましくは、減衰回路Ｃ１の出力端子としての電極２Ｂａ　と、減衰回路Ｃ２の入力端子としての電極２Ｂｃ　とは、基板１の同一の側縁部１０ａに設けられている。【選択図】　図１
2004135035.tif 000002
【特許請求の範囲】
【請求項１】
チップ状の１つの基板に、抵抗膜およびこれに導通する複数の電極を備えて構成された減衰回路が複数設けられていることを特徴とする、チップ型アッテネータ。
【請求項２】
上記複数の減衰回路として、信号の減衰に用いられる第１の減衰回路と、インピーダンス整合に用いられる第２の減衰回路とが設けられている、請求項１に記載のチップ型アッテネータ。
【請求項３】
上記第１の減衰回路の出力端子としての電極と、上記第２の減衰回路の入力端子としての電極とは、上記基板の同一の側縁部に設けられている、請求項２に記載のチップ型アッテネータ。
【請求項４】
上記複数の減衰回路のそれぞれは、両端が入力端子および出力端子とされる一対の電極に繋がった第１の配線部と、一端が上記第１の配線部に繋がり、かつ他端がグランド接続用端子とされる電極に繋がった第２の配線部と、を有しており、
上記複数の減衰回路は、上記第１の配線部どうしの間に上記第２の配線部が位置する構成とされている、請求項１ないし３のいずれかに記載のチップ型アッテネータ。
【請求項５】
上記複数の減衰回路は、点対称な構成とされている、請求項１ないし４のいずれかに記載のチップ型アッテネータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は、無線通信回路に組み込まれるなどして用いられるチップ型アッテネータに関する。
【０００２】
【従来の技術】
チップ型アッテネータは、たとえば無線送信対象となる信号を減衰させて、その無線出力を抑制するのに利用される。また、無線信号を受信する場合のインピーダンス整合にも利用することができる。このため、チップ型アッテネータは、携帯電話機や親子電話機などの通信機器によく用いられている。また、自動車の技術分野においては、自動車のドアロックを無線通信で解除することが可能なフリーキーシステムやスマートキーシステムと称されるシステムが近年提案されているが、このようなシステムにおいてもチップ型アッテネータは利用される。このようなチップ型アッテネータの従来技術の一例としては、本願の図８に示すものがある（特許文献１参照）。
【０００３】
この従来のチップ型アッテネータは、チップ状の基板１０１上に、Ｔ字状の抵抗膜１０２とこれに導通する複数の電極１０３とが形成された構成を有している。これら抵抗膜１０２と複数の電極１０３とによって、１つの減衰回路が構成されている。
【０００４】
【特許文献１】
特開平０５−２４３００１号公報（第２−３頁、図２）
【０００５】
【発明が解決しようとする課題】
上記従来のチップ型アッテネータは、１つの減衰回路を有するに過ぎない。このため、複数の減衰回路が必要とされる場合には、常に、その必要数と同等数のチップ型アッテネータを準備する必要がある。これでは、チップ型アッテネータの個数が多くなり、その部品コストが高価となる。また、チップ型アッテネータの実装工程数も多くなるため、その実装作業コストも高価となる。既述したとおり、チップ型アッテネータは、無線通信回路に組み込まれて使用される場合が多いが、このような用途においては信号の減衰とインピーダンスの整合とのそれぞれを行なうために複数のチップ型アッテネータを用いねばならない場合が多くなっており、上記した不具合はより顕著なものとなっていた。
【０００６】
本願発明は、このような事情のもとで考え出されたものであって、複数の減衰回路が必要な場合にその使用個数を少なくすることができ、もってコスト低減を図ることが可能なチップ型アッテネータを提供することをその課題としている。
【０００７】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【０００８】
本願発明によって提供されるチップ型アッテネータは、チップ状の１つの基板に、抵抗膜およびこれに導通する複数の電極を備えて構成された減衰回路が複数設けられていることを特徴としている。
【０００９】
本願発明においては、１つのチップ型アッテネータが複数の減衰回路を備えた構成とされているために、従来技術とは異なり、複数の減衰回路が必要とされる場合に、その減衰回路の必要数と同等数だけチップ型アッテネータを準備する必要は無くなる。たとえば、１つのチップ型アッテネータに２つの減衰回路が具備されている場合には、チップ型アッテネータの使用総数は、従来の半分にすることが可能となる。したがって、本願発明によれば、チップ型アッテネータの使用個数を少なくし、またその実装工程数も少なくすることができる分だけ、従来技術よりもコストの低減化を図ることができ、かつ便利となる。
【００１０】
本願発明の好ましい実施の形態においては、上記複数の減衰回路として、信号の減衰に用いられる第１の減衰回路と、インピーダンス整合に用いられる第２の減衰回路とが設けられている。このような構成によれば、無線信号の送信および受信を行なう通信回路に組み込んで使用する用途に最適となる。
【００１１】
本願発明の好ましい実施の形態においては、上記第１の減衰回路の出力端子としての電極と、上記第２の減衰回路の入力端子としての電極とは、上記基板の同一の側縁部に設けられている。本願発明のチップ型アッテネータを、たとえば送受信用アンテナを介して無線送信される信号の減衰と、上記送受信用アンテナを介して無線受信した信号の入力経路におけるインピーダンス整合とに用いる場合、上記した２つの電極は、上記送受信用アンテナに配線接続されることとなる。これに対し、上記構成によれば、上記した２つの電極は基板の同一の側縁部に設けられているために、それら２つの電極と上記送受信用アンテナとの配線が他の配線などと複雑に交錯するといったことを回避することが可能となり、それらの配線接続が容易化される。
【００１２】
本願発明の好ましい実施の形態においては、上記複数の減衰回路のそれぞれは、両端が入力端子および出力端子とされる一対の電極に繋がった第１の配線部と、一端が上記第１の配線部に繋がり、かつ他端がグランド接続用端子とされる電極に繋がった第２の配線部とを有しており、上記複数の減衰回路は、上記第１の配線部どうしの間に上記第２の配線部が位置する構成とされている。上記複数の減衰回路のそれぞれは、基本的には、上記第１の配線部の一端の電極が入力端子とされ、かつ他端の電極が出力端子とされるように、上記第１の配線部に所定の電流が流れる。これに対し、上記構成によれば、そのような第１の配線部どうしの間に第２の配線部が配置されていることにより、それら第１の配線部どうしがなるべく接近しないようにされているため、それらに流れる電流どうしの干渉を回避するのに好適となる。
【００１３】
本願発明の好ましい実施の形態においては、上記複数の減衰回路は、点対称な構成とされている。このような構成によれば、チップ型アッテネータを実装するときに、このチップ型アッテネータを所定の状態から１８０°反転させた向きで実装してもかまわないものとなる。したがって、チップ型アッテネータを実装するときの向きの管理が容易となり、また誤った向きに実装される虞れも少なくなる。
【００１４】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００１５】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照しつつ具体的に説明する。
【００１６】
図１および図２は、本願発明に係るチップ型アッテネータの一実施形態を示している。本実施形態のチップ型アッテネータＸは、基板１上に、２つの減衰回路Ｃ１，Ｃ２が設けられた構成を有している。基板１は、平面視長矩形のチップ状であり、たとえばアルミナセラミックからなる絶縁基板である。
【００１７】
２つの減衰回路Ｃ１，Ｃ２は、いずれもπ型と称されるものであり、図３に示すような回路構成となっている。減衰回路Ｃ１，Ｃ２のそれぞれは、基板１の表面（上向き面）１ａ上に形成された３つの抵抗膜３（３ａ〜３ｃ）と、これらに導通した一対ずつの電極２Ａ，２Ｂとを有して構成されている。
【００１８】
抵抗膜３ａ〜３ｃのそれぞれは、図３の抵抗Ｒａ〜Ｒｃに相当するものであり、いずれも平面視矩形状に形成されている。これらの抵抗膜３ａ〜３ｃは、たとえばペースト状の抵抗材料を印刷の手法によって基板１上に塗布し、かつこれを熱処理することにより形成されたものである。
【００１９】
一対の電極２Ｂは、抵抗膜３ｃを挟むようにその両側に位置し、かつこの抵抗膜３ｃの両端部と接触する位置から基板１の両側縁部１０ａ，１０ｂまで延びている。各電極２Ｂは、図２によく表われているように、基板１の表面１ａに形成された第１の導電膜２１ｂと、基板１の側面に形成された第２および第３の導電膜２２，２３とを有して構成されている。第１および第２の導電膜２１ｂ，２２は、ペースト状の電極材料を印刷の手法により基板１に塗布してからこれに熱処理を加えることにより形成されたものである。第３の導電膜２３は、電極２Ｂ全体の導電性を良好とするために形成されたものであり、たとえば金属メッキ膜からなる。第３の導電膜２３の表面には、実装時のハンダ付け性を良くするための手段として、ハンダメッキ層５が形成されている。
【００２０】
一対の電極２Ａは、抵抗膜３ａ，３ｂのそれぞれの一端に接触する箇所から基板１の両側縁部１０ａ，１０ｂまで延びて形成されている。各電極２Ａの構成は、基板１の表面１ａ上に形成されている第１の導電膜２１ａのサイズが電極２Ｂの第１の導電膜２１ｂと相違する点を除けば、それ以外の構成は電極２Ｂと同様であり、第２および第３の導電膜２２，２３を備えている。また、第３の導電膜２３の表面にはハンダメッキ層５が形成されている。
【００２１】
２つの減衰回路Ｃ１，Ｃ２のそれぞれの回路構成は、一対の電極２Ｂと抵抗膜３ｃとからなる第１の配線部Ｗ１と、この第１の配線部Ｗ１に対して抵抗膜３ａまたは３ｂと電極２Ａとが導通した２つの配線部Ｗ２とを備えたものとなっている。２つの減衰回路Ｃ１，Ｃ２は、抵抗膜３ａ〜３ｃや一対ずつの電極２Ａ，２Ｂが基板１の中心点を中心とする点対称な配置とされており、２つの減衰回路Ｃ１，Ｃ２の第１の配線部Ｗ１は、基板１の一対の側縁部１０ｃ，１０ｄ寄りに配されている。これに対し、２つの減衰回路Ｃ１，Ｃ２の各第２の配線部Ｗ２はそれら第１の配線部Ｗ１よりも基板１の中央寄りに配されている。
【００２２】
減衰回路Ｃ１は、本実施形態のチップ型アッテネータＸを所望の無線通信回路に組み込んで使用するときに、送信対象となる高周波信号を減衰することにより無線出力を所定レベル以下に抑制することが可能なインピーダンス特性を有するものとして構成されている。これに対し、減衰回路Ｃ２は、インピーダンス整合機能を発揮し得るように所定のインピーダンス特性を有するものとして構成されている。図３に示すように、減衰回路Ｃ１においては、基板１の側縁部１０ａに位置する電極２Ｂ（２Ｂａ）が、送受信アンテナ（図示略）と接続される出力端子として利用され、かつ側縁部１０ｂに位置する電極２Ｂ（２Ｂｂ）が、送信対象となる信号が入力される入力端子として利用されるようになっている。減衰回路Ｃ２においては、基板１の側縁部１０ａに位置する電極２Ｂ（２Ｂｃ）が、上記送受信アンテナと接続される入力端子として利用され、かつ側縁部１０ｂに位置する電極２Ｂ（２Ｂｄ）が増幅器などと接続される出力端子として利用されるようになっている。減衰回路Ｃ１，Ｃ２のそれぞれの電極２Ａは、いずれもグランド接続用の端子として利用される。
【００２３】
図２によく表われているように、各抵抗膜３および電極２Ａ，２Ｂの一部分は、絶縁膜４により覆われており、保護されている。この絶縁膜４としては、たとえばエポキシ系などの樹脂またはガラスを用いることが可能である。
【００２４】
次に、上記したチップ型アッテネータＸの作用について説明する。
【００２５】
このチップ型アッテネータＸは、無線送信回路に組み込まれたときに、減衰回路Ｃ１が送信信号の減衰機能を発揮するとともに、減衰回路Ｃ２がインピーダンス整合機能を発揮する。したがって、このチップ型アッテネータＸを用いれば、従来技術とは異なり、上記した２つの機能を得るために２つのチップ型アッテネータを用いる必要がなく、チップ型アッテネータの使用個数を少なくすることができる。また、そのことによりチップ型アッテネータの実装工程数も少なくなる。したがって、無線送信回路の製造コストを低減するのに役立つ。
【００２６】
また、チップ型アッテネータＸにおいては、送受信アンテナに接続される減衰回路Ｃ１，Ｃ２の２つの電極２Ｂａ　，２Ｂｃ　が、いずれも基板１の側縁部１０ａに設けられている。したがって、上記送受信アンテナとそれらの電極２Ｂａ　，２Ｂｃ　とを配線接続する場合には、それらの配線が他の配線などと複雑に交錯しないようにすることが可能となり、その配線が容易化される。もちろん、減衰回路Ｃ１，Ｃ２の電極２Ｂｂ　，　２Ｂｄ　についても、側縁部１０ｂに設けられているために、これらの電極２Ｂｂ　，　２Ｂｄ　に対して無線通信回路の所定の回路を接続する場合の配線接続も容易化される。
【００２７】
このチップ型アッテネータＸにおいては、減衰回路Ｃ１，Ｃ２の第２の配線部Ｗ２どうしは接近しているものの、第１の配線部Ｗ１どうしは基板１の側縁部１０ｃ，１０ｄの近傍に位置していることにより、互いに適度な距離を隔てて離れている。このため、それら第１の配線部Ｗ１に流れる電流が相互に干渉し合うことを抑制するのにも有利となる。
【００２８】
本願発明は、上述した実施形態の内容に限定されるものではない。
【００２９】
本願発明においては、たとえばチップ型アッテネータの２つの減衰回路をともに送信対象となる信号の減衰用途に用いることが可能であり、また同様に、ともに信号受信経路のインピーダンス整合に用いることも可能である。本願発明に係るチップ型アッテネータにおいては、２つの減衰回路のインピーダンス特性が同一となるように構成する場合があり得るが、このような場合には２つの減衰回路を点対称な構成とすることが好ましい。このような構成にすれば、チップ型アッテネータを所望箇所に実装するときに、このチップ型アッテネータが１８０度反転した向きとされてもかまわないこととなり、チップ型アッテネータを誤った向きに実装する虞れを少なくすることができる。
【００３０】
本願発明においては、各減衰回路の具体的な構成も限定されない。たとえば、図４に示すように、２つの減衰回路Ｃ１，Ｃ２のそれぞれのグランド接続される電極２Ａの共通化を図ってもかまわない。このようにすれば、電極の総数を少なくし、チップ型アッテネータの製造コストの低減化や小型化を図ることができる。また、図５に示すように、２つの減衰回路Ｃ１，Ｃ２のそれぞれの第１の配線部Ｗ１どうしを基板１の中央部寄りに配置させた構成としてもかまわない。減衰回路はいわゆるπ型に限定されない。図６に示すように、減衰回路Ｃ１，Ｃ２のそれぞれを３つの抵抗Ｒと複数の電極２Ａ，２Ｂとを備えたいわゆるＴ型としてもかまわない。また、図７に示すように、減衰回路Ｃ１，Ｃ２のそれぞれを２つの抵抗Ｒと複数の電極２Ａ，２Ｂとを備えたいわゆるＬ型としてもかまわない。
【００３１】
本願発明においては、減衰回路の数は、２つに限定されず、３以上の数にすることもできる。
【図面の簡単な説明】
【図１】本願発明に係るチップ型アッテネータの一例を示す平面図である。
【図２】図１のＩＩ−ＩＩ断面図である。
【図３】図１に示すチップ型アッテネータの回路図である。
【図４】本願発明に係るチップ型アッテネータの他の例を示す回路図である。
【図５】本願発明に係るチップ型アッテネータの他の例を示す回路図である。
【図６】本願発明に係るチップ型アッテネータの他の例を示す回路図である。
【図７】本願発明に係るチップ型アッテネータの他の例を示す回路図である。
【図８】従来のチップ型アッテネータの一例を示す斜視図である。
【符号の説明】
Ｘ　チップ型アッテネータ
Ｃ１，Ｃ２　減衰回路
１　基板
２Ａ，２Ｂ　電極
３　抵抗膜
【図１】
2004135035.tif 000003
【図２】
2004135035.tif 000004
【図３】
2004135035.tif 000005
【図４】
2004135035.tif 000006
【図５】
2004135035.tif 000007
【図６】
2004135035.tif 000008
【図７】
2004135035.tif 000009
【図８】
2004135035.tif 000010