(57)【要約】【課題】ゲート電極寸法のバラツキを減らし、ゲート電極の形状の変化を抑制できる半導体装置の製造方法を提供する。【解決手段】半導体基板１上にゲート酸化膜２を形成し、ゲート酸化膜２上にポリシリコン膜３、ＴＥＯＳ膜４、プラズマＳｉＯＮ膜５ａ，５ｂを順次積層し、プラズマＳｉＯＮ膜５ａ，５ｂ上にレジストパターン６を形成し、レジストパターン６をマスクとしてプラズマＳｉＯＮ膜５ａ，５ｂおよびＴＥＯＳ膜４をエッチングする工程において、プラズマＳｉＯＮ膜５ａ，５ｂを除去し、検査を行った後、洗浄処理を行うようにし、プラズマＳｉＯＮ膜５ａ，５ｂのエッチング後の洗浄処理からポリシリコン膜３のエッチング工程までのストレージを短縮する。【選択図】        図１
2004235384.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にゲート酸化膜を形成し、上記ゲート酸化膜上にゲート電極膜、ハードマスク膜、反射防止膜を順次積層する工程と、上記反射防止膜上にレジストパターンを形成し、上記レジストパターンをマスクとして上記反射防止膜およびハードマスク膜をエッチングする工程と、上記レジストパターンを除去する工程と、上記反射防止膜を除去する工程と、上記ゲート電極膜をエッチングしてゲート電極を形成する工程とを備えた半導体装置の製造方法において、
上記反射防止膜を除去する工程は、上記反射防止膜をエッチングする工程と洗浄処理工程と検査工程とから成り、上記反射防止膜をエッチングする工程において上記ゲート電極膜の一部がエッチングされ、上記検査工程は、上記反射防止膜をエッチングする工程後、上記洗浄処理工程前に行うようにしたことを特徴とする半導体装置の製造方法。
【請求項２】
上記洗浄処理工程の後で上記ゲート電極膜をエッチングする工程の前まで、上記半導体基板を不活性ガスまたは還元性ガス中にて保存するようにしたことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体基板上にゲート酸化膜を形成し、上記ゲート酸化膜上にゲート電極膜、ハードマスク膜、反射防止膜を順次積層する工程と、上記反射防止膜上にレジストパターンを形成し、上記レジストパターンをマスクとして上記反射防止膜およびハードマスク膜をエッチングする工程と、上記レジストパターンを除去する工程と、上記反射防止膜を除去する工程と、上記ゲート電極膜をエッチングしてゲート電極を形成する工程とを備えた半導体装置の製造方法において、
上記反射防止膜がプラズマＳｉＯＮ膜で、上記ゲート電極膜がポリシリコン膜で成り、上記反射防止膜を除去する工程は、ＣＦ４／Ｏ２／Ａｒ、流量比ＣＦ４＝２０〜１００ｓｃｃｍ，Ｏ２＝１０〜４０ｓｃｃｍ，Ａｒ＝２００〜１５００ｓｃｃｍのガスを用いてエッチングを行う工程であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は半導体装置の製造方法に関し、特にゲート電極の形成方法に関するものである。
【０００２】
【従来の技術】
従来の自然酸化膜の抑制方法は、まず、ｐ型Ｓｉ基板上に素子分離用のフィールド酸化膜、キャパシタ電極用のリン添加多結晶Ｓｉ薄膜、ゲート酸化膜を形成する。次に、リン添加多結晶Ｓｉゲートを形成した後、このゲートに自己整合的にｎ＋拡散層を形成する。次に、全面に層間絶縁膜を形成した後、反応性イオンエッチング等によりコンタクトホールを形成する。このとき、コンタクトホールのＳｉ基板表面には自然酸化膜が形成されている。
【０００３】
次にこの試料を希フッ酸に浸し、自然酸化膜を除去した後、モリブデンアルコキシドのエタノール溶液に浸した。この処理は、希フッ酸液とモリブデンアルコキシドのエタノール溶液がベンゼン液をはさんで同一容器内に保持されたものを用いて行われ、前記試料を大気にさらすことなく搬送することができた。
【０００４】
次に、前記試料を水蒸気を多量に含んだ大気中にさらしたところ、試料表面に付着したモリブデンアルコキシドが加水分解し、ＭｏＯ３を主成分とする酸化モリブデン薄膜が被覆膜として形成された。この試料をＷのＣＶＤ装置にいれ、真空排気したあとＳＯＲ光（波長１〜１０００オングストローム）を照射すると、酸化モリブデン薄膜が昇華して、コンタクト部には自然酸化膜や酸化モリブデン等が形成されていないＳｉ表面が得られた（例えば、特許文献１参照）。
【０００５】
また、ゲート電極を垂直に形成する従来の方法は、Ｓｉ基板に熱酸化により厚さ２００オングストロームのＳｉＯ２膜を形成し、その上に例えばＣＶＤ法により厚さ１５００オングストロームのポリＳｉ層、厚さ１５００オングストロームのタングステンシリサイド（ＷＳｉ）層を連続して堆積する。次に、ＷＳｉ層の上にそのＷＳｉ層とポリＳｉ層をエッチングしてゲート電極を形成するために幅０．６μｍのレジストマスクを形成する。
【０００６】
この後、ＥＣＲプラズマエッチング装置に配置してＮＦ３とＢＢｒ３の混合ガスを供給し、レジストマスクをマスクにしてＷＳｉ層とポリＳｉ層のドライエッチングを行った（例えば、特許文献２参照）。
【０００７】
【特許文献１】
特開平３−６０１２３号公報（１１〜１３頁、図１（ａ）（ｂ）（ｃ））
【特許文献２】
特開平４−２９７３１９号公報（段落番号「００１３」〜「００１４」、図１（ａ）（ｂ））
【０００８】
【発明が解決しようとする課題】
従来の自然酸化膜の発生の抑制方法及びゲート電極の形成のためのエッチング方法は以上のようであり、デバイス性能向上のためにゲート電極寸法の制御は必須である。
【０００９】
現在、ゲート電極は、
（１）レジストマスクによる反射防止膜およびハードマスク膜のエッチング。
（２）レジスト除去および洗浄処理。
（３）反射防止膜のエッチング。
（４）洗浄処理。
（５）検査。
（６）ゲート電極膜のエッチング。
の工程を経て形成される。
【００１０】
上記の工程からわかるように、反射防止膜のエッチングおよび洗浄処理を行った後、ゲート電極寸法測定等の検査工程を行っている。この検査工程により、反射防止膜のエッチングおよび洗浄処理工程からゲート電極膜のエッチング工程までのストレージ（処理から処理までの時間）が長くなることがあり、このストレージ間にゲート電極の寸法および形状が変化するという問題点があった。
【００１１】
つまり、反射防止膜のエッチング工程において、ゲート電極膜の一部がテーパーのついた形状にエッチングされ、上記ストレージ間に、このテーパー部に自然酸化膜が生成する。このテーパー部への自然酸化膜がその後のゲート電極膜のエッチング工程において影響を及ぼし、ゲート電極の寸法および形状が変化するという問題点があった。
【００１２】
この発明は上記のような問題点を解消するためになされたもので、ゲート電極寸法のバラツキを減らし、ゲート電極の形状の変化を抑制でき、半導体デバイスの性能を向上させることのできる半導体装置の製造方法を提供することを目的としている。
【００１３】
【課題を解決するための手段】
この発明の半導体装置の製造方法は、反射防止膜を除去する工程において、上記反射防止膜を除去した後、洗浄処理工程前に検査工程を行うようにしたものである。
【００１４】
【発明の実施の形態】
実施の形態１．
図１および２はこの発明の実施の形態１の半導体装置の製造方法を示す工程断面図である。図に従って順次説明を行う。
まず、図１（ａ）に示すように、半導体基板１上にゲート酸化膜２を形成した後、ゲート電極膜としてポリシリコン膜３、ハードマスク膜としてＴＥＯＳ膜４、反射防止膜として２層のプラズマＳｉＯＮ膜５ａ，５ｂを順次成膜して積層する。その後、写真製版を行ってレジストパターン６を形成する。ハードマスクにはＴＥＯＳ膜の他、窒化膜なども可能である。また反射防止膜には１層のプラズマＳｉＯＮ膜でもかまわない。
【００１５】
次に、図１（ｂ）に示すように、レジストパターン６をマスクとしてプラズマＳｉＯＮ膜５ａ，５ｂとＴＥＯＳ膜４とをエッチングする。この時、ＣＨＦ３，ＣＦ４，Ｃ４Ｆ８，ＳＦ６等の少なくともＦを含むガスとＯ２，Ａｒ等を組み合わせて使用する。その後、レジストパターン６を除去し、洗浄処理を行う。
【００１６】
次に、図１（ｃ）に示すように、プラズマＳｉＯＮ膜５ａ，５ｂを除去する。プラズマＳｉＯＮ膜は導電性を有するため完全に除去するか、ゲート電極膜エッチング後に消滅する程度の膜厚までエッチングする必要がある。この時、ＣＦ４，ＳＦ６，ＣＨ２Ｆ２，ＣＨＦ３，ＣＨ３Ｆ等の少なくともＦを含むガスとＯ２，Ａｒ等を組み合わせて使用する。このエッチングのときポリシリコン膜３も一部エッチングされポリシリコン膜部分にテーパーがついてしまう。その後、まず、ポリシリコン膜３の寸法やハードマスク膜であるＴＥＯＳ膜４の膜厚等を測定する検査を行う。
次に、硫酸と過酸化水素水と水との混合溶液およびアンモニア水と過酸化水素水と水との混合溶液を用いて洗浄処理を行う。この洗浄処理は、エッチング時に発生した不要な異物の除去を目的として行うが、同時に自然酸化膜も除去できる。
【００１７】
次に、図２に示すように、Ｃｌ２またはＨＢｒを含むガス、例えば、Ｃｌ２，Ｃｌ２／Ｏ２，Ｃｌ２／ＨＢｒ／Ｏ２，ＨＢｒ／Ｏ２等のガスを使用し、ポリシリコン膜３のエッチングを行い、ゲート電極を形成する。
【００１８】
ここでは、プラズマＳｉＯＮ膜５ａ，５ｂをエッチング除去し、検査を行った後、洗浄処理を行うようにした。その結果、プラズマＳｉＯＮ膜５ａ，５ｂのエッチング後の洗浄処理からポリシリコン膜３のエッチング工程までのストレージを短縮することができ、ポリシリコン膜３のテーパー部分に生成される自然酸化膜を抑制することができる。従って、その後のポリシリコン膜３のエッチングを良好に行なうことができる。
【００１９】
実施の形態２．
上記実施の形態１では、プラズマＳｉＯＮ膜５ａ，５ｂを除去した後、先に検査を行い、その後、洗浄処理を行うようにし、プラズマＳｉＯＮ膜５ａ，５ｂのエッチング後の洗浄処理からポリシリコン膜３のエッチング工程までのストレージを短縮した場合について説明したが、ここでは、図１（ｃ）の工程において、洗浄処理を行ったウエハを、Ａｒ等の不活性ガスやＨ２／Ｎ２等の還元性ガスをパージした容器内で保存する。
【００２０】
このようにすれば、洗浄処理後、ウエハは酸素にさらされることがない。従って、ポリシリコン膜３のテーパー部分に生成される自然酸化膜の発生をより抑制できる。
【００２１】
実施の形態３．
ここでは、反射防止膜であるプラズマＳｉＯＮ膜５ａ，５ｂのエッチング条件を変更することにより反射防止膜除去時に形成されるポリシリコン膜３の形状において、テーパー部分の生成を抑制する方法について説明する。
【００２２】
上記実施の形態１の図１（ａ）（ｂ）の工程と同様の工程を経た後、図３に示すように、ＣＦ４／Ｏ２／Ａｒ等のガス系を使用し、流量比ＣＦ４＝２０〜１００ｓｃｃｍ，Ｏ２＝１０〜４０ｓｃｃｍ，Ａｒ＝２００〜１５００ｓｃｃｍでプラズマＳｉＯＮ膜５ａ，５ｂをエッチングする。
【００２３】
このとき、テーパーの原因のひとつであるデポジション膜となって堆積する成分を抑制したガスを用いていることから、ポリシリコン膜３の形状は垂直に近いものとできる。図４はプラズマＳｉＯＮ膜５ａ，５ｂ除去後のポリシリコン膜３の角度ｘを示したものであり、ｘ＝８５度〜９０度程度に形成することができる。
【００２４】
その後、図２に示すように、ポリシリコン膜３をエッチングしてゲート電極を形成する。このとき、プラズマＳｉＯＮ膜５ａ，５ｂのエッチングの際のポリシリコン膜３の形状において、テーパー部分を抑制し垂直に近いものとできたので、その後のポリシリコン膜３のエッチング形状も良好とでき、良好な形状のゲート電極を形成できる。
このようにすれば、反射防止膜除去後のポリシリコン膜３の垂直部に生成される自然酸化膜は、その後のポリシリコン膜３のエッチング形状に影響を与えるものとならず、ストレージの短縮やウエハ保存の雰囲気に依存することなく、良好なゲート電極を形成できる。
【００２５】
【発明の効果】
以上のように、この発明によれば、反射防止膜を除去する工程において、上記反射防止膜を除去した後、洗浄処理工程前に検査工程を行うようにしたので、反射防止膜のエッチング後の洗浄処理からゲート電極材料のエッチング工程までのストレージを短縮することができ、ゲート電極材料のテーパー部分に生成される自然酸化膜を抑制することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１の半導体装置の製造方法を示す工程断面図である。
【図２】この発明の実施の形態１の半導体装置の製造方法を示す工程断面図である。
【図３】この発明の実施の形態３の半導体装置の製造方法を示す工程断面図である。
【図４】この発明の実施の形態３の半導体装置の製造方法をを示す断面図である。
【符号の説明】
１  半導体基板、２  ゲート酸化膜、３  ポリシリコン膜、４  ＴＥＯＳ膜、５ａ，５ｂ  プラズマＳｉＯＮ膜、６  レジストパターン。
【図１】
2004235384.tif 000003
【図２】
2004235384.tif 000004
【図３】
2004235384.tif 000005
【図４】
2004235384.tif 000006