(57)【要約】【課題】ラビング処理時、ラビングカスの画素内への持ち込みを防ぐことができる素子基板、対向基板、液晶パネル及びそのラビング方法を提供すること。【解決手段】素子基板１０又は対向基板２０の配向膜に対してラビング処理をなす際に、ラビングカスを捕捉するべく、素子基板又は対向基板の遮光膜で規定される遮光領域Ｓに相当する部分又はその一部に凹凸を付けた構造を設けたので、ラビング処理の時に発生するラビングカスを遮光領域Ｓ内の凹凸に引っ掛けて表示面内に現れないようにし、画質を向上することが可能となる。【選択図】　　図１
2004117694.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、直線状の配線部、層間絶縁膜、スイッチング素子及び画素電極が形成され、かつその形成面全体に配向膜が形成されてなり、該配向膜に対してラビング処理をした際に発生するラビングカスを捕捉するべく、前記基板上の遮光領域に相当する部分又はその一部に凹凸を付けた構造を有することを特徴とする素子基板。
【請求項２】
基板上に、遮光膜、直線状の配線部、層間絶縁膜、スイッチング素子及び画素電極が形成され、かつその形成面全体に配向膜が形成されてなり、該配向膜に対してラビング処理をした際に発生するラビングカスを捕捉するべく、前記基板上の遮光領域に相当する部分又はその一部に凹凸を付けた構造を有することを特徴とする素子基板。
【請求項３】
前記凹凸を付けた構造は、前記配線部の膜厚を局所的に厚くすることによって形成されることを特徴とする請求項１又は２に記載の素子基板。
【請求項４】
前記の局所的に厚くされる配線部は、容量線，走査線，データ線の少なくとも１つであることを特徴とする請求項３に記載の素子基板。
【請求項５】
前記凹凸を付けた構造は、前記層間絶縁膜の膜厚を局所的に厚くすることによって形成されることを特徴とする請求項１又は２に記載の素子基板。
【請求項６】
前記凹凸を付けた構造は、前記画素電極の端部の膜厚を局所的に厚くすることによって形成されることを特徴とする請求項１又は２に記載の素子基板。
【請求項７】
前記凹凸を付けた構造は、前記遮光膜の膜厚を局所的に厚くすることによって形成されることを特徴とする請求項２に記載の素子基板。
【請求項８】
基板上に、直線状の配線部、スイッチング素子及び画素電極が形成され、かつその形成面全体に配向膜が形成されてなり、該配向膜に対してラビング処理をした際に発生するラビングカスを捕捉するべく、画素外となる画素電極端部に段差を付けた構造を有することを特徴とする素子基板。
【請求項９】
基板上に、遮光膜が形成され、かつその形成面全体に透明電極及び配向膜が形成されてなり、該配向膜に対してラビング処理をした際に発生するラビングカスを捕捉するべく、前記遮光膜に凹凸を付けた構造を有することを特徴とする対向基板。
【請求項１０】
基板上に、遮光膜、直線状の配線部、スイッチング素子及び画素電極が形成され、かつその形成面全体に配向膜が形成されてなる素子基板と、該素子基板に対向して配置されている基板上に遮光膜が形成され、かつその形成面全体に透明電極及び配向膜が形成されてなる対向基板とを有し、該２枚の基板間に液晶材料を有する液晶パネルにおいて、
前記素子基板又は前記対向基板の配向膜に対してラビング処理をした際に発生するラビングカスを捕捉するべく、前記素子基板，前記対向基板の少なくとも一方の遮光膜で規定される遮光領域に相当する部分又はその一部に凹凸を付けた構造を有することを特徴とする液晶パネル。
【請求項１１】
基板上に、遮光膜、直線状の配線部、スイッチング素子及び画素電極が形成され、かつその形成面全体に配向膜が形成されてなる素子基板と、該素子基板に対向して配置されている基板上に遮光膜が形成され、かつ表示面全体に透明電極及び配向膜が形成されてなる対向基板とを有し、前記素子基板及び前記対向基板の配向膜に対してラビング処理をなし、該２枚の基板間に液晶材料を配設してなる液晶パネルのラビング方法において、
前記素子基板，前記対向基板の少なくとも一方の遮光膜で規定される遮光領域に相当する部分又はその一部に凹凸を付けた構造を有し、前記ラビング処理の時に発生するラビングカスを捕捉するようにしたことを特徴とする液晶パネルのラビング方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、素子基板、対向基板、液晶パネル及びそのラビング方法に関し、特に、ラビング時に発生するラビングカスを画素領域外で補足できるようした素子基板、対向基板、液晶パネル及びそのラビング方法に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータ，携帯機器等のディスプレイや、プロジェクタのライトバルブ等に、マトリクス液晶装置が使用されている。中でも高画質な液晶表示装置として、画素電極と配線部との間に薄膜のスイッチング素子を用いたアクティブマトリクス方式の液晶表示装置が使用されている。
【０００３】
アクティブマトリクス方式の液晶表示装置のスイッチング素子の代表例としては、薄膜ダイオード（Ｔｈｉｎ　Ｆｉｌｍ　Ｄｉｏｄｅ：　以下、ＴＦＤと略記する）や、薄膜トランジスタ（　Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：　以下、ＴＦＴと略記する）があり、これらのスイッチング素子の機能を使用してマトリクス状に配置された多数の画素を駆動させて任意の文字や図形を表示することが可能になっている。
【０００４】
一方、現在広く用いられているツイステッドネマチック（ＴＮ）液晶表示装置では視角依存性が大きく、表示特性のうち視野角の上下方向および左右方向のバランスをとる必要があり、液晶分子を特定方向に配向させる必要がある。
【０００５】
通常、ＴＮ液晶表示装置では、素子基板側の配向膜に対しては、方形の各画素に対して４５度の方向にラビングし、一方、対向基板側の配向膜に対しては、さらに９０度ひねった１３５度の方向にラビングしている。このように配向膜のラビング方向を９０度ひねった状態の２枚の基板の配向膜間に液晶物質を封入し、液晶物質をねじれ状態に保っている。
【０００６】
液晶分子は基板の表面状態によってその配列方向が容易に規制されるが、ただ平行に配列させるだけでは液晶分子の配列方向に自由度があるため、液晶分子を所定の方向に配列させることはできない。液晶分子を特定の方向に配向させるためには、基板表面に特定方向の整列性を有する被着物又は溝を設けて、液晶分子の長軸方向を物理的に規制する手段が採られている。この手段の主なものには、ポリイミド樹脂等の配向性のある皮膜を塗布したり、さらにはこの配向膜の表面に特定方向のキズを付けて配向性をもたせる手段が採用されている。配向膜にキズを付けて方向性を付与する手段として、ラビング法が広く使用されている。通常、ラビング法はポリイミド樹脂等の配向膜の上を柔らかい布で一方向に擦る。一般的にはローラに布を巻き付けて回転させて行う。
【０００７】
このように、現在の液晶パネルの製造工程では、配向膜成膜後の配向処理（ラビング）が必須の工程となっている。
【０００８】
ところで、アクティブマトリクス方式の液晶表示装置を製造する際のラビング処理工程では、ラビング処理工程に持ち込まれるゴミ、ガラス粉等の異物やラビング時に発生する配向膜のカスによって、スイッチング素子部の薄膜が破壊されたり、画素内に異物が残留することにより素子不良となり、点状の画素欠陥を発生させて表示不能となり、液晶装置としての製品の生産歩留まりを低下させるという欠点があった。
【０００９】
そこで、従来、ラビング処理工程での画素内に残留する異物を低減することによりスイッチング素子の破壊を防止し、画素欠陥の発生を無くして高画質を得ると共に、生産歩留まりの向上を図るために、各画素電極の間に、直線状の配線部から伸びる肉厚部を設けてコーナー部を作り、刷毛先に巻き込まれた異物を捕捉する技術が開発されている（以上、例えば特許文献１参照）。
【００１０】
【特許文献１】
特開２００１−７５１１３号公報（第１−４頁、第６−７頁、図７）
【００１１】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載されているのは、刷毛に巻き込まれた異物を前記コーナー部で捕捉して異物がスイッチング素子部へ持ち込まれてスイッチング素子部を傷つけるのを防ぐためのものである。一方、ラビング処理工程では、綿やレーヨンなどのラビングクロスで直接配向膜を擦るため、前記異物とは別に、０．１〜１０μｍ程度の配向膜のカス（例えば、ポリイミド樹脂のカス）が発生し、ラビング後に行われる洗浄によってもこのラビングカスを取り去ることができず、画素内に残置されたものが表示時或いは投影時に白抜け、輝点となって現れるという問題がある。
【００１２】
そこで、本発明は、上記の問題に鑑みてなされたもので、ラビング処理時、ラビングカスの画素内への持ち込みを防ぐことができる素子基板、対向基板、液晶パネル及びそのラビング方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明による素子基板は、基板上に、直線状の配線部、層間絶縁膜、スイッチング素子及び画素電極が形成され、かつその形成面全体に配向膜が形成されてなり、該配向膜に対してラビング処理をした際に発生するラビングカスを捕捉するべく、前記基板上の遮光領域に相当する部分又はその一部に凹凸を付けた構造を有することを特徴とするのである。
【００１４】
本発明のこのような構成によれば、基板上の遮光領域に相当する部分又はその一部に、すなわち、画素外の領域に、ラビングカスを捕捉するための凹凸を設けたので、従来、ラビング処理後に洗浄を行っても残置していたカスをラビング処理と同時に画素外の領域に取り去ることが可能となった。
【００１５】
本発明による素子基板は、基板上に、遮光膜、直線状の配線部、層間絶縁膜、スイッチング素子及び画素電極が形成され、かつその形成面全体に配向膜が形成されてなり、該配向膜に対してラビング処理をした際に発生するラビングカスを捕捉するべく、前記基板上の遮光領域に相当する部分又はその一部に凹凸を付けた構造を有することを特徴とするものである。
【００１６】
本発明のこのような構成によれば、基板上の遮光領域に相当する部分又はその一部に、すなわち、画素外の領域に、ラビングカスを捕捉するための凹凸を設けたので、従来、ラビング処理後に洗浄を行っても残置していたカスをラビング処理と同時に画素外の領域に取り去ることが可能となった。
【００１７】
また、本発明の素子基板において、前記凹凸を付けた構造は、前記配線部の膜厚を局所的に厚くすることによって形成されることが好ましい。
【００１８】
このような構成によれば、画素と画素の間に配設されている配線部の膜厚を局所的に厚くすることによって、基板上の遮光領域に相当する部分又はその一部に、すなわち、画素外の領域に、ラビングカスを捕捉することが可能となった。
【００１９】
また、本発明の素子基板において、前記の局所的に厚くされる配線部は、容量線，走査線，データ線の少なくとも１つであることが好ましい。
【００２０】
このような構成によれば、容量線，走査線，データ線の金属線の少なくとも１つの金属線の膜厚を厚くすることによって凹凸を形成することが可能である。
【００２１】
また、本発明の素子基板において、前記凹凸を付けた構造は、前記層間絶縁膜の膜厚を局所的に厚くすることによって形成されることが好ましい。
【００２２】
このような構成によれば、層間絶縁膜は通常、複数存在するが、その内の少なくとも１つの絶縁膜の膜厚を厚くすることによっもて凹凸を形成することが可能である。
【００２３】
また、本発明の素子基板において、前記凹凸を付けた構造は、前記画素電極の端部の膜厚を局所的に厚くすることによって形成されることが好ましい。
【００２４】
このような構成によれば、画素電極となる透明なＩＴＯ膜の端部、すなわち、画素外の遮光領域内部に位置するＩＴＯ端部の膜厚を厚くすることによっても凹凸を形成することが可能である。
【００２５】
また、本発明の素子基板において、前記凹凸を付けた構造は、前記遮光膜の膜厚を局所的に厚くすることによって形成されることが好ましい。
【００２６】
このような構成によれば、素子基板における、透明金属で形成される遮光膜の膜厚を厚くすることによっても凹凸を形成することが可能である。
【００２７】
さらに、本発明による素子基板は、基板上に、直線状の配線部、スイッチング素子及び画素電極が形成され、かつその形成面全体に配向膜が形成されてなり、該配向膜に対してラビング処理をした際に発生するラビングカスを捕捉するべく、画素外となる画素電極端部に段差を付けた構造を有することを特徴とするものである。
【００２８】
このような構成によれば、素子基板における画素外となる画素電極端部は、すなわち、遮光領域部分に相当しており、そこに段差を設けた構造とすることによってラビングカスを捕捉することが可能である。
【００２９】
また、本発明による対向基板は、基板上に、遮光膜が形成され、かつその形成面全体に透明電極及び配向膜が形成されてなり、該配向膜に対してラビング処理をした際に発生するラビングカスを捕捉するべく、前記遮光膜に凹凸を付けた構造を有することを特徴とするものである。
【００３０】
本発明のこのような構成によれば、対向基板における、透明金属で形成される遮光膜の膜厚を厚くすることによっても、対向基板におけるラビングカスを捕捉する凹凸を形成することが可能である。
【００３１】
また、本発明による液晶パネルは、基板上に、遮光膜、直線状の配線部、スイッチング素子及び画素電極が形成され、かつその形成面全体に配向膜が形成されてなる素子基板と、該素子基板に対向して配置されている基板上に遮光膜が形成され、かつその形成面全体に透明電極及び配向膜が形成されてなる対向基板とを有し、該２枚の基板間に液晶材料を有する液晶パネルにおいて、前記素子基板又は前記対向基板の配向膜に対してラビング処理をした際に発生するラビングカスを捕捉するべく、前記素子基板，前記対向基板の少なくとも一方の遮光膜で規定される遮光領域に相当する部分又はその一部に凹凸を付けた構造を有することを特徴とするものである。
【００３２】
このような構成によれば、素子基板，対向基板の少なくとも一方の遮光膜で規定される遮光領域に相当する部分又はその一部に、凹凸を付けた構造とすることによって、ラビングカスを画素外の遮光領域に捕捉でき、画質を向上させることができる。
【００３３】
さらに、本発明による液晶パネルのラビング方法は、基板上に、遮光膜、直線状の配線部、スイッチング素子及び画素電極が形成され、かつその形成面全体に配向膜が形成されてなる素子基板と、該素子基板に対向して配置されている基板上に遮光膜が形成され、かつ表示面全体に透明電極及び配向膜が形成されてなる対向基板とを有し、前記素子基板及び前記対向基板の配向膜に対してラビング処理をなし、該２枚の基板間に液晶材料を配設してなる液晶パネルのラビング方法において、前記素子基板，前記対向基板の少なくとも一方の遮光膜で規定される遮光領域に相当する部分又はその一部に凹凸を付けた構造を有し、前記ラビング処理の時に発生するラビングカスを捕捉するようにしたことを特徴とする。
【００３４】
このようなラビング方法によれば、素子基板，対向基板の少なくとも一方の遮光膜で規定される遮光領域に相当する部分又はその一部に、凹凸を付けた構造とすることによって、ラビングカスを画素外の遮光領域に捕捉でき、画質を向上させることができる。
【００３５】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明する。
図１乃至図４は、本発明の一実施の形態の素子基板における走査線回りの画素間領域部分を示す断面図であり、図５は、本発明の一実施の形態の素子基板におけるデータ線回りの画素間領域部分を示す断面図である。図６は、本発明の一実施の形態の対向基板における画素間領域部分を示す断面図である。図７は、本発明に係る液晶パネルのラビング方法を説明する断面図である。図８は、本発明の一実施の形態の液晶パネルにおける走査線回りの画素間領域部分を示す断面図である。図９は、一般的な、素子基板における走査線回りの画素間領域部分を示す断面図であり、図１０は、一般的な、素子基板におけるデータ線回りの画素間領域部分を示す断面図である。図１１は、一般的な、対向基板における画素間領域部分を示す断面図である。図１２は、一般的な、液晶パネルにおける走査線回りの画素間領域部分を示す断面図である。図１３は、本発明の一実施の形態の液晶パネルの画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図１４は、データ線、走査線、画素電極等が形成された素子基板の相隣接する複数の画素群の平面図である。尚、図１乃至図４は、図１４のＢ−Ｂ’線断面図に相当し、図５は、図１４のＡ−Ａ’線断面図に相当する。図１から図１４においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３６】
先ず、図１３及び図１４を参照して説明する。
図１３において、本実施形態における液晶パネルの画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと当該画素電極９ａをスイッチング制御するためのスイッチング素子であるＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。
【００３７】
また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質である液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する対向基板に形成された対向電極との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００３８】
液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶パネルからは画像信号に応じたコントラストを持つ光が出射する。
【００３９】
図１４において、液晶パネルの素子基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。
【００４０】
本実施形態では特に、データ線６ａは、図１４中縦方向に走査線３ａと交差して延びる本線部６１ａと、走査線３ａに沿って図１４中横方向に張り出した張り出し部６２ａとを有する。
【００４１】
また、半導体層１ａのうち図１４中右上がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極を含む。
【００４２】
このように、走査線３ａとデータ線６ａの本線部６１ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａの一部がゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００４３】
図９，図１０及び図１４に示すように、データ線６ａの下地をなす第２層間絶縁膜４２は、その上面が平坦化されている。そして、データ線６ａの本線部６１ａの存在によって、画素電極９ａの下地表面をなす第３層間絶縁膜４３には、図５中縦方向に延びるストライプ状の凸部４０１が構築されている。他方、張り出し部６１ｂの存在により、画素電極９ａの下地表面をなす第３層間絶縁膜４３には、図１０中横方向に延びるストライプ状の凸部４０２が構築されている。
【００４４】
蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域（図示せず）及び画素電極９ａに接続された画素電位側容量電極としての中継層（図示せず）と、固定電位側容量電極としての容量線３００の一部とが、誘電体膜（図示せず）を介して対向配置されることにより形成されている。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜は薄い程良い。
【００４５】
容量線３００は、例えば金属又は合金を含む導電性の遮光膜からなり上側遮光膜（内蔵遮光膜）の一例を構成すると共に固定電位側容量電極としても機能する。容量線３００は、例えばＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、容量線３００は、Ａ１（アルミニウム）、Ａｇ（銀）等の他の金属を含んでもよい。但し、容量線３００は、例えば導電性のポリシリコン膜等からなる第１膜と高融点金属を含む金属シリサイド膜等からなる第２膜とが積層された多層構造を持ってもよい。
【００４６】
他方、上記中継層は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。上記中継層は、画素電位側容量電極としての機能の他、上側遮光膜としての容量線３００とＴＦＴ３０との間に配置される、光吸収層或いは上側遮光謨の他の例としての機能を持ち、更に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域とを中継接続する機能を持つ。但し、中継層も、容量線３００と同様に、金属又は合金を含む単一層膜若しくは多層膜から構成してもよい。
【００４７】
容量線３００は平面的に見て、走査線３ａに沿ってストライプ状に伸びておりＴＦＴ３０に重なる個所が図９中上下に突出している。そして、図９中縦方向に夫々延びるデータ線６ａの本線部６１ａと図９中横方向に夫々延びる容量線３００とが相交差して形成されることにより、素子基板１０上におけるＴＦＴ３０の上側に、平面的に見て格子状の上側遮光膜（内蔵遮光膜）が構成されており、各画素の開口領域を規定している。
【００４８】
素子基板１０上におけるＴＦＴ３０の下側には、下側遮光謨１１ａが格子状に設けられている。下側遮光膜１１ａは、前述の如く上側遮光膜の一例を構成する容量線３００と同様に、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。
【００４９】
また容量線３００は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。係る定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路（図示せず）や画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路（図示せず）に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１（図１１参照）に供給される定電位でも構わない。更に、下側遮光膜１１ａについても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線３００と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００５０】
図９，図１０及び図１１に示すように、液晶パネルは、透明な素子基板１０と、これに対向配置される透明な対向基板２０とを備えている。　素子基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。
【００５１】
素子基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【００５２】
他方、対向基板２０には、図１１に示すように、遮光膜２０ａが形成され、基板２０の全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。
【００５３】
なお、対向基板２０には、格子状又はストライプ状の遮光膜２０ａを設けているが、遮光膜としては素子基板１０に設けた遮光膜１１ａ及び前記上側遮光膜だけでもよい。
【００５４】
このような構成を採ることで、前述の如く上側遮光膜を構成する容量線３００及びデータ線６ａと共に当該対向基板２０上の遮光膜２０ａにより、対向基板２０側からの入射光がＴＦＴ３０におけるチャネル領域や低濃度ソース領域及び低濃度ドレイン領域（図示せず）に侵入するのを、より確実に阻止できる。更に、このような対向基板２０上の遮光膜２０ａは、少なくとも入射光が照射される面を高反射な膜で形成することにより、液晶パネルの温度上昇を防ぐ働きをする。尚、このように対向基板２０上の遮光膜２０ａは好ましくは、平面的に見て容量線３００とデータ線６ａとからなる遮光層の内側に位置するように形成する。これにより、対向基板２０上の遮光膜２０ａにより、各画素の開口率を低めることなく、このような遮光及び温度上昇防止の効果が得られる。
【００５５】
図１２に、素子基板と対向基板を組み合わせた液晶パネルの走査線回りの断面図を示す。
【００５６】
図１２のように構成された液晶パネルでは、画素電極９ａと対向電極２１とが対面するように配置された素子基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、素子基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００５７】
図１０において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層のチャネル領域、走査線３ａと半導体層とを絶縁するゲート絶縁膜を含む絶縁膜、半導体層の低濃度ソース領域及び低濃度ドレイン領域、半導体層の高濃度ソース領域並びに高濃度ドレイン領域を備えている。
【００５８】
走査線３ａの下には、第１層間絶縁膜４１が形成されている。第１層間絶縁膜４１上には中継層及び容量線３００が形成されており、これらの上には、第２層間絶縁膜４２が形成されている。
【００５９】
第２層間絶縁膜４２上にはデータ線６ａが形成されており、これらの上には、第３層間絶縁膜４３が形成されている。画素電極９ａは、このように構成された第３眉間絶縁膜４３の上面に設けられている。
【００６０】
なお、本実施形態では、図９及び図１０に示したように、容量線３００に基づく蓄積容量、走査線３ａ、ＴＦＴ３０等の第２層間絶縁膜４２下に存在する各種部材に応じて段差が生じるのを、第２層間絶縁膜４２の表面を平坦化処理することで緩和している。例えば、この平坦化は、例えばＣＭＰ（ＣｈｅｍｉｃａＩ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）処理等で研磨することにより、或いは有機ＳＯＧ（Ｓｐｉｎ　０ｎ　Ｇｌａｓｓ）を用いて平らに形成することで実施している。但し、このように第２層間絶縁膜４２に平坦化処理を施すのに代えて又は加えて、素子基板１０、その下地絶縁膜（図示せず）及び第１層間絶縁膜４１のうち少なくとも一つに溝を掘って、蓄積容量、走査線３ａ、ＴＦＴ３０等を埋め込むことにより平坦化処理を行っている。
【００６１】
次に、図１乃至図８を参照して本発明の特徴部分について説明する。
図１乃至図４は、素子基板１０における走査線回りの断面（図１４のＢ−Ｂ’線断面に対応している）を示している。素子基板１０上に、下側遮光膜１１ａ、直線状の配線部（３ａ，３００）、層間絶縁膜（４１，４２，４３）、及び透明電極である画素電極９ａ，９ａが形成され、更にその形成面上の全体に配向膜１６が形成されている。
【００６２】
素子基板１０は、例えば石英基板、ガラス基板、シリコン基板からなる。
下側遮光膜１１ａは、上側遮光膜の一例を構成する容量線３００と同様に、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。
【００６３】
配線部（３ａ，３００）は、走査線３ａと、容量線３００を含む。
容量線３００は、例えば金属又は合金を含む導電性の遮光膜からなり上側遮光膜（内蔵遮光膜）の一例を構成すると共に固定電位側容量電極としても機能する．容量線３００は、例えばＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、容量線３００は、Ａｌ（アルミニウム）、Ａｇ（銀）等の他の金属を含んでもよい。
【００６４】
層間絶縁膜（４１，４２，４３）は、何れも例えばシリコン酸化膜で形成され、例えば、層間絶縁膜４１は厚さ８００ｎｍ、層間絶縁膜４２は厚さ８００ｎｍ、層間絶縁膜４３は厚さ１５００ｎｍを有している。
【００６５】
画素電極９ａは、例えばインジウムと錫の合金の酸化物（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ、略してＩＴＯ）で形成されている。
図１乃至図４を、図９で説明した一般的な走査線回りの断面と対比すると、配向膜１６に対してラビング処理をした際に発生するラビングカスを捕捉するために、素子基板１０上の遮光領域Ｓに相当する部分又はその一部に凹凸を付けた構造を設けた点で、異なっている。
【００６６】
図１の実施の形態では、素子基板１０上の遮光領域Ｓに相当する部分又はその一部に凹凸を付ける構造として、層間絶縁膜４３における遮光領域Ｓ内の一部（画素間領域のクロスハッチングにて示す部分）の膜厚を符号４３ａにて示すように局所的に増大する構成としている。層間絶縁膜４３の代わりに層間絶縁膜４２又は４１の遮光領域Ｓ内の一部（画素間領域の部分）の膜厚を増大させることによって形成してもよい。
【００６７】
図２の実施の形態では、素子基板１０上の遮光領域Ｓに相当する部分又はその一部に凹凸を付ける構造として、容量線３００における遮光領域Ｓ内の一部（画素間領域のクロスハッチングにて示す部分）の膜厚を符号３００ａにて示すように局所的に増大する構成としている。
【００６８】
図３の実施の形態では、素子基板１０上の遮光領域Ｓに相当する部分又はその一部に凹凸を付ける構造として、走査線３ａにおける遮光領域Ｓ内の一部（画素間領域のクロスハッチングにて示す部分）の膜厚を符号３ａ１にて示すように局所的に増大する構成としている。
【００６９】
図４の実施の形態では、素子基板１０上の遮光領域Ｓに相当する部分又はその一部に凹凸を付ける構造として、遮光膜１１ａにおける遮光領域Ｓ内の一部（画素間領域のクロスハッチングにて示す部分）の膜厚を符号１１ａ１にて示すように局所的に増大する構成としている。
【００７０】
図５は、素子基板１０におけるデータ線回りの断面（図１４のＡ−Ａ’線断面に対応している）を示している。素子基板１０上に、下側遮光膜１１ａ、直線状の配線部（３ａ，３００，６ａ）、層間絶縁膜（４１，４２，４３）、及び透明電極である画素電極９ａ，９ａが形成され、更にその形成面上の全体に配向膜１６が形成されている。
【００７１】
図５を、図１０で説明した一般的なデータ線回りの断面と対比すると、配向膜１６に対してラビング処理をした際に発生するラビングカスを捕捉するために、素子基板１０上の遮光領域Ｓに相当する部分又はその一部に段差即ち凸状部が形成された構造を有する点で、異なっている。
【００７２】
図５の実施の形態では、素子基板１０上の遮光領域Ｓに相当する部分又はその一部に凹凸を付ける構造として、層間絶縁４３における遮光領域Ｓ内の一部（画素間領域のクロスハッチングにて示す部分）の膜厚を符号４３ａにて示すように局所的に増大する構成としている。層間絶縁膜４３の代わりに層間絶縁膜４２又は４１の遮光領域Ｓ内の一部（画素間領域の部分）の膜厚を増大させることによって形成してもよい。
【００７３】
従って、図１乃至図５の実施形態から、容量線３００、データ線６ａ、遮光膜１１ａ、層間絶縁膜４１，４２，４３の少なくとも１つの膜厚を増大させることによって形成してもよいと言うことができる。
【００７４】
図６には、対向基板２０における前記走査線回り或いはデータ線回りに対応する部分の断面を示している。言い換えれば、前記遮光領域Ｓにほぼ対応する部分或いはその一部に、対向基板２０上で、上側遮光膜２０ｂが形成され、この遮光膜２０ｂを覆うように、形成面全体に透明な対向電極２１及び配向膜１６が形成されている。
【００７５】
対向基板２０は、例えば石英基板、ガラス基板、シリコン基板からなる。
対向電極２１は、例えばインジウムと錫の合金の酸化物（ＩＴＯ）で形成されている。
図６を、図１１で説明した一般的な対向基板の断面と対比すると、配向膜１６に対してラビング処理をした際に発生するラビングカスを捕捉するために、前述の素子基板１０上の遮光領域Ｓに対向する部分又はその一部に段差即ち凸状部が形成された構造を有する点で、異なっている。
【００７６】
図６の実施の形態では、対向基板２０上の遮光領域Ｓに対応する部分又はその一部に凹凸を付ける構造として、遮光膜２０ａ（図１１参照）における遮光領域Ｓ内の一部（画素間領域のクロスハッチングにて示す部分）の膜厚を符号２０ｂにて示すように局所的に増大する構成としている。
【００７７】
図１〜図５に示したような素子基板１０における遮光領域Ｓの部分或いはその一部に凹凸を形成した状態で、図７に示すようにラビングクロスを巻き付けたローラ５０にて配向膜１６の表面をラビング処理すると、ローラ５０の回転及び移動に伴い、配向膜１６の表面（特に画素領域の表面）で発生したラビングカス５１（０．１〜１０μｍ程度の大きさ）がローラ５０のラビングクロスにてラビング方向に掃き寄せられる過程で、遮光領域Ｓ内の凹凸部分を移動していくときにこの凹凸部分にて捕捉される。その結果、画素領域からラビングカス５１を除去することができる。
【００７８】
厚膜の遮光膜２０ｂを有する図６の構造の対向基板２０についても、図１〜図５の素子基板１０の場合と同様に、ラビングローラにてその配向膜２２の表面をラビング処理すると、ローラの回転及び移動に伴い、配向膜２２の表面（特に画素領域の表面）で発生したラビングカス（０．１〜１０μｍ程度の大きさ）がローラのラビングクロスにてラビング方向に掃き寄せられる過程で、遮光領域Ｓ内の凸部分を移動していくときにこの凸部分の前後部にて捕捉される。その結果、対向基板２０についても、画素領域からラビングカスを除去することができる。
【００７９】
図８に、図１の構造で本発明のラビング処理された素子基板１０と、図６の構造で本発明のラビング処理された対向基板２０とを対向させ、それぞれの配向膜１６，２２間にスペーサ及びシール部材を介し液晶５０を封入して接合し、液晶パネルを構成した状態（図１４のＢ−Ｂ’断面に対応している）を示している。このように構成される液晶パネルでは、ラビング処理時にラビングカスが画素外の遮光領域に捕捉され、画像表示領域にカスが残置される量を低減できるので、液晶パネルによって表示される画像の画質を向上させることができる。
【００８０】
以上述べた図１〜図８の実施の形態における、遮光膜、直線状の配線部（容量線，走査線，又はデータ線）、層間絶縁膜、または遮光膜の膜厚増大量は、素子基板における走査線回り，データ線回りとも、１００ｎｍ〜３００ｎｍ、好ましくは２００ｎｍ〜１０００ｎｍである。膜厚増大の部位の幅（配線幅に相当するもの）は０．５〜２．０μｍ、好ましくは１〜１．５μｍである。
【００８１】
この膜厚増大量、膜厚増大の部位の幅は、対向基板における遮光膜の増大についても同様である。
【００８２】
なお、以上述べた実施の形態では、素子基板１０，対向基板２０の両方にそれぞれ、遮光膜１１ａ，２０ｂを形成しているが、本発明ではこれに限定されることなく、素子基板１０に遮光膜を形成せず、対向基板２０にのみ遮光膜２０ｂを形成することによって、対向基板２０の遮光膜２０ｂによって遮光領域Ｓを規定するようにしてもよい。或いは、遮光膜としては素子基板１０に設けた遮光膜だけでもよく、対向基板２０の遮光膜をなくしても良い。
【００８３】
本発明では、遮光領域内に凹凸を付ける構造は、ラビング処理時に配向膜を擦ることによって発生するポリイミド樹脂のカス（塵）を画素領域内に入れないように画素領域外の周辺や液晶パネルの表示部外の周辺などで引っ掛けて捕捉しようとするものである。これまでは、ラビング時に発生するラビングカスは、ラビング後に洗浄を行っても所謂こびり付いた状態となって残置されることが多く、このためこのような液晶パネルをプロジェクタなどに使用した場合、輝点となってスクリーン上に現れ画質を落とす要因となっていたが、本発明によれば、ラビング処理を行っている時に同時にラビングローラによってラビングカスを掃いて画素外の遮光領域内にラビングカスを掃き寄せて留めておくことが可能となり、投射画像の画質を向上させることができる。
【００８４】
なお、通常、ラビング方向は予め決めてある所定の方向に行うことが多い（例えばデータ線方向に擦るなど）ので、ラビングローラが進行する方向の遮光領域にだけ段差又は凹凸或いは凸部を設けた構成とすればラビングカスを画素外の領域に留めておくことが可能である。従って、画素領域を取り囲むように遮光領域内に段差又は凹凸或いは凸部を設けても良く、或いはラビング方向に対向する遮光領域内にのみ段差又は凹凸或いは凸部を設けてもラビングカスの捕捉を行うことが可能である。
【００８５】
以上述べたように本発明によれば、素子基板又は対向基板の配向膜に対してラビング処理をなす際に、ラビングカスを捕捉するべく、素子基板又は対向基板の遮光膜で規定される遮光領域に相当する部分又はその一部に凹凸を付けた構造を設けたので、ラビング処理の時に発生するラビングカスを遮光領域内の凹凸に引っ掛けて表示面内に現れないようにし、画質を向上することが可能となる。
【００８６】
本発明は、以上述べた実施の形態に限るものではなく、本発明の要旨を変えない範囲で各実施の形態を適宜変更して実施することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の素子基板における走査線回りの画素間領域部分を示す断面図。
【図２】本発明の他の実施の形態の素子基板における走査線回りの画素間領域部分を示す断面図。
【図３】本発明の他の実施の形態の素子基板における走査線回りの画素間領域部分を示す断面図。
【図４】本発明の他の実施の形態の素子基板におけるデータ線回りの画素間領域部分を示す断面図。
【図５】本発明の一実施の形態の素子基板におけるデータ線回りの画素間領域部分を示す断面図。
【図６】本発明の一実施の形態の対向基板における画素間領域部分を示す断面図。
【図７】本発明に係る液晶パネルのラビング方法を説明する断面図。
【図８】本発明の一実施の形態の液晶パネルにおける走査線回りの画素間領域部分を示す断面図。
【図９】一般的な、素子基板における走査線回りの画素間領域部分を示す断面図。
【図１０】一般的な、素子基板におけるデータ線回りの画素間領域部分を示す断面図。
【図１１】一般的な、対向基板における画素間領域部分を示す断面図。
【図１２】一般的な、液晶パネルにおける走査線回りの画素間領域部分を示す断面図。
【図１３】本発明の一実施の形態の液晶パネルの画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図。
【図１４】データ線、走査線、画素電極等が形成された素子基板の相隣接する複数の画素群の平面図。
【符号の説明】
３ａ…走査線
６ａ…データ線
９ａ…画素電極（透明電極）
１０…素子基板
１１ａ，２０ｂ…遮光膜
１６，２２…配向膜
２０…対向基板
２１…対向電極（透明電極）
３０…ＴＦＴ（スイッチング素子）
４１，４２，４３…層間絶縁膜
５０…液晶
【図１】
2004117694.tif 000003
【図２】
2004117694.tif 000004
【図３】
2004117694.tif 000005
【図４】
2004117694.tif 000006
【図５】
2004117694.tif 000007
【図６】
2004117694.tif 000008
【図７】
2004117694.tif 000009
【図８】
2004117694.tif 000010
【図９】
2004117694.tif 000011
【図１０】
2004117694.tif 000012
【図１１】
2004117694.tif 000013
【図１２】
2004117694.tif 000014
【図１３】
2004117694.tif 000015
【図１４】
2004117694.tif 000016