(57)【要約】【課題】製造プロセスを改善し、動作特性を安定に確保することが可能な半導体装置およびその製造方法を提供する。【解決手段】ゲート絶縁層４を覆うように誘電体層５を形成したのち、第２の領域Ｆ２に対応する部分のみが残存するように誘電体層５を選択的に除去するために、ハードマスク層６を使用して誘電体層５をウェットエッチングする。ゲート絶縁層５に物理的ダメージを与えにくいウェットエッチング処理を使用することにより、例えばプラズマエッチング処理などのドライエッチング処理を使用していた従来の場合とは異なり、プラズマなどの物理的ダメージがゲート絶縁層４に及ばないため、そのゲート絶縁層４がオーバーエッチングされすぎず、ゲート絶縁層４に与えるエッチング処理の影響が可能な限り小さくなる。これにより、ゲート絶縁層４の厚さが確保され、その絶縁耐圧が確保される。【選択図】    図２
2004235242.tif 000002
【特許請求の範囲】
【請求項１】
基板上の第１の領域および第２の領域を覆うように、ゲート絶縁層を形成する第１の工程と、
このゲート絶縁層のうちの前記第２の領域に対応する部分を選択的に除去することにより、前記ゲート絶縁層に開口部を形成する第２の工程と、
前記ゲート絶縁層と共にその開口部を覆うように、誘電体層を形成する第３の工程と、
前記第２の領域における前記誘電体層上に、ハードマスク層を選択的に形成する第４の工程と、
前記ハードマスク層を使用して、前記誘電体層のうちの前記第２の領域に対応する部分以外の部分を選択的に除去する第５の工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
半導体素子を形成するための領域を前記第１の領域とし、付加容量を形成するための領域を前記第２の領域とすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記半導体素子を薄膜トランジスタとし、
さらに、前記第１の工程の前に、
前記基板上の前記第１の領域に、半導体層を選択的に形成する第６の工程と、前記基板上の前記第２の領域に、第１の電極層を選択的に形成する第７の工程とを含み、
前記第１の工程において、前記ゲート絶縁層で前記半導体層および前記第１の電極層を覆い、
前記第２の工程において、前記ゲート絶縁層の開口部において前記第１の電極層を露出させることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
さらに、前記第５の工程の後に、
前記第１の領域における前記ゲート絶縁層上に、ゲート電極層を選択的に形成する第８の工程と、
前記第２の領域における前記ハードマスク層上に、第２の電極層を選択的に形成する第９の工程と
を含むことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記第４の工程において、前記第２の電極層の形成材料と同一の材料を用いて前記ハードマスク層を形成することを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記第５の工程において、前記誘電体層をウェットエッチングすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】
前記誘電体層をエッチングしやすく、かつ前記ハードマスク層をエッチングしにくいエッチャントを使用することを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
さらに、前記第５の工程において使用した前記ハードマスク層を除去する第１０の工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項９】
基板上の第１の領域に、この第１の領域およびその周辺領域を覆うように配設されたゲート絶縁層と、
第２の領域に、前記ゲート絶縁層に設けられた開口部に埋設された誘電体層と、ハードマスク層とがこの順に積層された積層構造体とを備えたことを特徴とする半導体装置。
【請求項１０】
前記第１の領域が、半導体素子が形成される領域であり、
前記第２の領域が、付加容量が形成される領域であることを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記半導体素子が薄膜トランジスタであり、
さらに、
前記基板上の前記第１の領域に配設された半導体層と、
前記基板上の前記第２の領域に配設された第１の電極層とを備え、
前記ゲート絶縁層が、前記半導体層および前記第１の電極層を覆っており、
前記誘電体層が、前記ゲート絶縁層の開口部に露出した前記第１の電極層上に配設されていることを特徴とする請求項１０記載の半導体装置。
【請求項１２】
さらに、
前記第１の領域における前記ゲート絶縁層上に配設されたゲート電極層と、
前記第２の領域における前記ハードマスク層上に配設された第２の電極層とを備えたことを特徴とする請求項１１記載の半導体装置。
【請求項１３】
前記ハードマスク層は、前記第２の電極層の構成材料と同一の材料により構成されていることを特徴とする請求項１２記載の半導体装置。
【請求項１４】
前記ハードマスク層は、前記第２の電極層と同一の機能を兼ねるものであることを特徴とする請求項１３記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ゲート絶縁層および誘電体層を備えた半導体装置およびその製造方法に係り、特に、例えば、薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）および付加容量（キャパシタ）を備えた表示素子などの半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、液晶の配向特性の変化を利用して画像を表示する液晶表示装置（ＬＣＤ；Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）が普及している。この液晶表示装置としては、例えば、アクティブマトリックス型の駆動機構を有するものが知られており、このアクティブマトリックス型の液晶表示装置は、マトリックス状に配列された複数の表示素子（画素単位）を含んで構成されている。この表示素子は、詳細には、液晶と、この液晶を駆動させるための例えば薄膜トランジスタなどのスイッチング素子と、液晶の駆動状態を補償するための付加容量とを備えている。アクティブマトリックス型の液晶表示装置は、例えば、画素間のクロストークに関する問題が改善され、高精細な画像を表示することが可能なため、市場での普及が高まっている。
【０００３】
図１０〜図１４は、従来の表示素子の製造方法を説明するためのものであり、主に、スイッチング素子および付加容量の製造工程を示している。
【０００４】
表示素子を製造する際には、まず、図１０に示したように、基板１０１上に多結晶シリコン層（図示せず）を形成し、この多結晶シリコン層に対してイオン注入処理を施したのち、フォトリソグラフィ処理およびドライエッチング処理を使用して多結晶シリコン層をパターニングすることにより、所定の間隔を隔てて２つの半導体層１０２を形成する。続いて、２つの半導体層１０２およびそれらの周辺領域を覆うように、ゲート絶縁層１０４を形成する。続いて、ゲート絶縁層１０４上にフォトレジストを塗布してフォトレジスト膜（図示せず）を形成したのち、フォトリソグラフィ処理を使用してフォトレジスト膜をパターニングすることにより、一方（例えば右側）の半導体層１０２の配設領域に対応する箇所に開口部３１Ｋを有するマスク層３１を形成する。
【０００５】
続いて、マスク層３１を使用してゲート絶縁層１０４をドライエッチングし、そのゲート絶縁層１０４のうちの開口部３１Ｋに対応する部分を選択的に除去することにより、図１１に示したように、ゲート絶縁層１０４に開口部１０４Ｋを形成する。続いて、マスク層３１を引き続き使用し、開口部３１Ｋ，１０４Ｋを通じて一方の半導体層１０２に対してイオン注入処理を施すことにより下部電極層１０３を形成したのち、マスク層３１を除去する。
【０００６】
続いて、図１２に示したように、ゲート絶縁層１０４と共にその開口部１０４Ｋを覆うように、誘電体層１０５を形成する。このとき、誘電体層１０５の一部は、ゲート絶縁層１０４に設けられた開口部１０４Ｋに埋設される。続いて、開口部１０４Ｋに埋設された誘電体層１０５上に、マスク層３１の形成手法と同様の手法を利用してマスク層３２を選択的に形成する。
【０００７】
続いて、マスク層３２を使用して誘電体層１０５をドライエッチングすることにより、図１３に示したように、誘電体層１０５のうちの開口部１０４Ｋに埋設された部分以外の部分を選択的に除去し、その開口部１０４Ｋに埋設された部分のみを存残させたのち、マスク層３２を除去する。
【０００８】
最後に、ゲート絶縁層１０４および誘電体層１０５を覆うように多結晶シリコン層（図示せず）を形成し、この多結晶シリコン層にイオン注入処理を施したのち、フォトリソグラフィ処理およびドライエッチング処理を使用して多結晶シリコン層をパターニングすることにより、図１４に示したように、半導体層１０２の配設領域に対応するゲート絶縁層１０４上にゲート電極層１０７を形成すると共に、誘電体層１０５上に上部電極層１０８を形成する。これにより、半導体層１０２と、ゲート絶縁層１０４と、ゲート電極層１０７とがこの順に積層された積層構成を有するスイッチング素子１００Ｂが完成すると共に、下部電極層１０３と、誘電体層１０５と、上部電極層１０８とがこの順に積層された積層構成を有する付加容量１００Ｃが完成する。
【０００９】
【発明が解決しようとする課題】
ところで、液晶表示装置の表示性能を安定に確保するためには、例えば、表示素子を構成するスイッチング素子１００Ｂや付加容量１００Ｃの動作特性を安定に確保する必要がある。しかしながら、図１０〜図１４に示した従来の表示素子の製造方法では、以下の理由により、製造プロセス上の要因に起因してスイッチング素子１００Ｂや付加容量１００Ｃの動作特性を確保し得ない可能性があるため、液晶表示装置の表示性能を安定に確保することが困難になるおそれがあるという問題があった。
【００１０】
すなわち、第１に、例えば、図１２に示したように、マスク層３２を使用して誘電体層１０５を選択的に除去する際に、誘電体層１０５だけでなくゲート絶縁層１０４までエッチングされ、すなわちゲート絶縁層１０４がオーバーエッチングされると、そのゲート絶縁層１０４の厚さが設計値よりも薄くなるため、ゲート絶縁層１０４の絶縁耐圧が低下し、結果としてスイッチング素子１００Ｂの動作不良を招いてしまう。
【００１１】
また、第２に、例えば、図１２および図１３に示したように、マスク層３２を使用してエッチング処理を行ったのち、例えば硫酸過水やアンモニア過水などの薬液を使用してマスク層３２を除去する際に、その薬液がゲート絶縁層１０４に付着すると、ゲート絶縁層１０４が腐食してその厚さが薄くなるため、この場合においても、ゲート絶縁層１０４の絶縁耐圧の低下に起因してスイッチング素子１００Ｂの動作不良を招いてしまう。
【００１２】
さらに、第３に、例えば、上記した薬液が誘電体層１０５に付着すると、誘電体層１０５が腐食してその厚さが薄くなるため、誘電体層１０５の絶縁耐圧が低下し、付加容量１００Ｃの動作不良を招いてしまう。
【００１３】
上記した第１〜第３の要因は、いずれも液晶表示装置の製造歩留まりを低下させるものであるため、表示素子の製造プロセスを早急に改善する必要がある。
【００１４】
なお、表示素子を構成するスイッチング素子の製造方法としては、図１０〜図１４に示した手法に関連して、例えば、酸化珪素（ＳｉＯ２  ）や窒化珪素（ＳｉＮ）により構成されたハードマスクを使用してパターニング処理を行うことにより、ゲート電極を形成する手法が知られている（例えば、特許文献１参照。）。
しかしながら、この手法では、上記したオーバーエッチングや薬液付着に起因する問題を解決し得るかが定かでない。
【００１５】
【特許文献１】
特開２００１−２５０９５５号公報
【００１６】
本発明はかかる問題点に鑑みてなされたもので、その目的は、製造プロセスを改善し、動作特性を安定に確保することが可能な半導体装置およびその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、基板上の第１の領域および第２の領域を覆うように、ゲート絶縁層を形成する第１の工程と、このゲート絶縁層のうちの第２の領域に対応する部分を選択的に除去することにより、ゲート絶縁層に開口部を形成する第２の工程と、ゲート絶縁層と共にその開口部を覆うように、誘電体層を形成する第３の工程と、第２の領域における誘電体層上に、ハードマスク層を選択的に形成する第４の工程と、ハードマスク層を使用して、誘電体層のうちの第２の領域に対応する部分以外の部分を選択的に除去する第５の工程とを含むようにしたものである。
【００１８】
本発明に係る半導体装置は、基板上の第１の領域に、この第１の領域およびその周辺領域を覆うように配設されたゲート絶縁層と、第２の領域に、ゲート絶縁層に設けられた開口部に埋設された誘電体層と、ハードマスク層とがこの順に積層された積層構造体とを備えるようにしたものである。
【００１９】
本発明に係る半導体装置の製造方法では、ハードマスク層を使用して誘電体層が選択的に除去される。この際、例えば、誘電体層の除去方法としてウェットエッチング処理を使用すれば、プラズマエッチング処理などのドライエッチング処理を使用する場合とは異なり、誘電体層の下のゲート絶縁層に与えるエッチング処理の影響が小さくなる。
【００２０】
本発明に係る半導体装置では、基板上の第１の領域に、この第１の領域およびその周辺領域を覆うようにゲート絶縁層が配設され、第２の領域に、ゲート絶縁層に設けられた開口部に埋設された誘電体層と、ハードマスク層とがこの順に積層された積層構造体とが配設されているため、本発明の半導体装置の製造方法が適用可能となる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２２】
まず、図１を参照して、本発明の一実施の形態に係る半導体装置としての表示素子を備えた液晶表示装置の概略構成について説明する。図１は液晶表示装置の回路構成を表している。
【００２３】
この液晶表示装置は、アクティブマトリックス型の駆動機構を有するものであり、図１に示したように、主に、マトリックス状に配列された複数の表示素子１０と、これらの表示素子１０を駆動させるための垂直走査回路２１および映像信号サンプルホールド回路２２とを備えている。
【００２４】
この表示素子１０は、表示画像の画素単位を構成するものであり、主に、液晶１０Ａと、この液晶１０Ａを駆動させるためのスイッチング素子１０Ｂと、液晶１０Ａの駆動状態を補償するための付加容量１０Ｃとを含んで構成されている。
液晶１０Ａは、液晶の配向特性の変化を利用して実質的に画素を構成するものである。スイッチング素子１０Ｂは、例えば、薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）により構成されている。付加容量１０Ｃは、スイッチング素子１０Ｂにより駆動された液晶１０Ａの電位を保持するためのものである。
【００２５】
垂直走査回路２１は、複数の信号線２１Ｌを介して各表示素子１０と接続されており、映像信号サンプルホールド回路２２は、信号線２１Ｌと直交するように配置された複数の信号線２２Ｌを介して各表示素子１０と接続されている。これらの垂直走査回路２１と映像信号サンプルホールド２２とを利用して、信号線２１Ｌ，２２Ｌの交点に配置された表示素子１０を選択的に駆動させることが可能になっている。
【００２６】
次に、図２を参照して、液晶表示装置の具体的な構成について説明する。図２は、液晶表示装置の断面構成を表している。
【００２７】
この液晶表示装置は、例えば、透過型の表示機構を有するものであり、図２に示したように、主に、２つの基板１，１４の間に、スイッチング素子１０Ｂおよび付加容量１０Ｃと、層間絶縁層１１と、画素電極層１２と、液晶１０Ａと、対向電極層１３とがこの順に積層された構成を有している。
【００２８】
基板１，１４は、いずれも光透過性を有するものであり、例えば、ガラスや石英などにより構成されている。
【００２９】
スイッチング素子１０Ｂは、半導体層２と、ゲート絶縁層４と、ゲート電極層７とがこの順に積層された積層構成を有しており、基板１上の第１の領域Ｆ１に配設されている。半導体層２は、薄膜トランジスタを構成する図示しない複数の領域を含んで構成されており、具体的には、例えば、付加容量１０Ｃに近い側から順に、コンタクト領域と、ドレイン領域と、チャンネル形成領域と、ソース領域と、コンタクト領域とが配列された構成を有している。ゲート絶縁層４は、例えば、積層構成を有しており、具体的には、酸化珪素（ＳｉＯ２  ）層と窒化珪素（Ｓｉ３  Ｎ４  ）層とがこの順に積層された２層構成や、２つの酸化珪素層の間に窒化珪素層が挟まれた３層構成を有している。このゲート絶縁層４は、第２の領域Ｆ２、すなわち付加容量１０Ｃの配設領域に対応する箇所に開口部４Ｋを有しており、この開口部４Ｋを除いた領域を広く覆うように配設されている。ゲート電極層７は、半導体層２のうちのチャンネル形成領域に対応する位置に配置されている。
【００３０】
付加容量１０Ｃは、下部電極層３と、誘電体層５と、ハードマスク層６と、上部電極層８とがこの順に積層された積層構成を有しており、基板１上の第２の領域Ｆ２に配設されている。この付加容量１０Ｃは、液晶表示装置の製造過程において、基板１上にスイッチング素子１０Ｂと共に並列的に形成されるものである。誘電体層５は、例えば、酸化珪素や窒化珪素などにより構成されており、ゲート絶縁層４に設けられた開口部４Ｋに埋設されている。なお、誘電体層５は、上記した酸化珪素や窒化珪素の他、例えば、アルミニウム（Ａｌ）、酸化アルミニウム（Ａｌ２  Ｏ３  ；アルミナ）、酸化ハフニウム（ＨｆＯ）または酸化タンタル（ＴａＯ）などにより構成される場合もある。ハードマスク層６は、主に、表示素子１０の製造過程において、スイッチング素子１０Ｂおよび付加容量１０Ｃを形成するために利用されるものである。特に、ハードマスク層６は、例えば、上部電極層８と同一の材料により構成されており、上部電極層８と同様に電極としての機能も兼ねるようになっている。なお、スイッチング素子１０Ｂや付加容量１０Ｃの形成時におけるハードマスク層６の機能に関する詳細については、後述する。
【００３１】
層間絶縁層１１は、例えば、燐シリケートガラス（ＰＳＧ；Ｐｈｏｓｐｈｏｒｏｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）により構成されており、スイッチング素子１０Ｂや付加容量１０Ｃを覆うように配設されている。
【００３２】
画素電極層１２および対向電極層１３は、例えば、いずれもインジウム錫酸化物（ＩＴＯ；Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）により構成された透明電極層である。この画素電極層１２は、図示しないが、スイッチング素子１０Ｂを構成する半導体層２のうちのドレイン領域（またはソース領域）に接続されている。
【００３３】
なお、この液晶表示装置は、上記した一連の構成要素と共に、図示しない他の構成要素を含んで構成されている。「他の構成要素」としては、例えば、液晶１０Ａを配向させるために画素電極層１２や対向電極層１３に隣接して配設されたポリイミド製の配向膜や、半導体層２のうちのコンタクト領域に接続された接続用配線などが挙げられる。
【００３４】
次に、図１〜図８を参照して、液晶表示装置の製造方法について説明する。図３〜図８は、表示素子１０の要部の製造工程を説明するためのものである。なお、以下では、まず、液晶表示装置全体の製造方法について簡単に説明したのち、本発明の「半導体装置の製造方法」が適用される表示素子１０の要部、すなわちスイッチング素子１０Ｂおよび付加容量１０Ｃの製造方法について説明する。
【００３５】
この液晶表示装置は、図２に示したように、液晶１０Ａ、スイッチング素子１０Ｂおよび付加容量１０Ｃを含む表示機構部分を形成したのち、図１に示したように、その表示機構部分に、垂直走査回路２１や映像信号サンプルホールド回路２２を含む駆動機構部分を接続させることにより完成する。
【００３６】
液晶表示装置の表示機構部分の具体的な製造工程は、例えば、以下の通りである。すなわち、まず、例えば石英よりなる基板１上の第１の領域Ｆ１にスイッチング素子１０Ｂを形成すると共に、第２の領域Ｆ２に付加容量１０Ｃを形成したのち、これらのスイッチング素子１０Ｂおよび付加容量１０Ｃを覆うように、例えばＰＳＧよりなる層間絶縁層１１を形成する。続いて、例えばスパッタリングを使用して、例えばＩＴＯよりなる透明電極層（図示せず）を形成したのち、この透明電極層をドライエッチングしてパターニングすることにより、画素電極層１２を形成する。画素電極層１２を形成する際には、その画素電極層１２の一端をスイッチング素子１０Ｂのうちの半導体層２の一部（ソース領域またはドレイン領域）に接続させるようにする。続いて、この画素電極層１２およびその周辺領域を覆うように、例えばポリイミドよりなる配向膜（図示せず）を形成する。
続いて、例えば石英よりなる基板１４上に、例えばＩＴＯよりなる対向電極層１３と、例えばポリイミドよりなる配向膜（図示せず）とをこの順に積層させる。
最後に、２つの配向膜の間に液晶を充填させるための空間が確保されるように基板１と基板１４とを対向させて組み合わせたのち、２つの配向膜間の空間に液晶１０Ａを充填することにより、表示機構部分が完成する。
【００３７】
表示素子１０の要部を形成する際には、まず、基板１上に、例えば低圧化学気相成長法（ＬＰ−ＣＶＤ；Ｌｏｗ  Ｐｒｅｓｓｕｒｅ−Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  ）を使用して、多結晶シリコン層（図示せず）を約８０ｎｍ厚となるように形成する。続いて、多結晶シリコン層に対してイオン注入処理を施したのち、フォトリソグラフィ処理およびドライエッチング処理を使用して多結晶シリコン層をパターニングすることにより、図３に示したように、基板１上の第１の領域Ｆ１および第２の領域Ｆ２に、所定の間隔を隔てて２つの半導体層２を選択的に形成する。この半導体層２を形成するためのイオン注入処理としては、例えば、多結晶シリコン層の全面に珪素（Ｓｉ）を注入したのち、さらに、チャンネル形成領域を形成するための第１導電型の注入処理として、多結晶シリコン層の全面にホウ素（Ｂ）などのｐ型不純物を注入する。
【００３８】
続いて、２つの半導体層２およびその周辺を覆うように、ゲート絶縁層４を約５０ｎｍ厚となるように形成する。具体的には、例えば、２つの半導体層２の表面を熱酸化して酸化珪素層を約７０ｎｍとなるように形成したのち、例えばＬＰ−ＣＶＤ法を使用して窒化珪素層を約５０ｎｍ厚となるように形成することにより、ゲート絶縁層４が酸化珪素層と窒化珪素層との２層構成をなすようにする。
【００３９】
続いて、ゲート絶縁層４上にフォトレジストを塗布してフォトレジスト膜（図示せず）を形成したのち、フォトリソグラフィ処理を使用してフォトレジスト膜をパターニングすることにより、第２の領域Ｆ２に対応する箇所に開口部３３Ｋを有するマスク層３３を形成する。
【００４０】
続いて、マスク層３３を使用してゲート絶縁層４をドライエッチングし、開口部３３Ｋに対応する部分を選択的に除去することにより、図４に示したように、ゲート絶縁層４に開口部４Ｋを形成する。続いて、マスク層３３を引き続き使用し、開口部３３Ｋ，４Ｋを通じて一方の半導体層２に対してイオン注入処理を施すことにより、下部電極層３を形成する。この下部電極層３を形成するためのイオン注入処理としては、例えば、第２導電型の注入処理として、半導体層２に砒素（Ａｓ）などのｎ型不純物をドーズ量＝約５．０×１０１４ｉｏｎｓ／ｃｍ２  となるように注入する。
【００４１】
続いて、例えば硫酸過水やアンモニア過水などの薬液を使用してマスク層３３を除去したのち、図５に示したように、例えばＬＰ−ＣＶＤ法を使用して、ゲート絶縁層４と共にその開口部４Ｋを覆うように、例えば窒化珪素（Ｓｉ３  Ｎ４  ）よりなる誘電体層５を約２０ｎｍの厚さとなるように形成する。この誘電体層５の一部は、ゲート絶縁層４に設けられた開口部４Ｋに埋設される。
【００４２】
続いて、誘電体層５を覆うように、ハードマスク層６を約３０ｎｍの厚さとなるように形成する。このハードマスク層６は、付加容量１０Ｃの形成工程において誘電体層５をパターニングするために使用されるものであり、特に、付加容量１０Ｃの完成後においては上部電極層８と同様の機能を兼ねるものである。ハードマスク層６の形成材料としては、例えば、上部電極層８（後述する電極層４０）の形成材料と同一の材料を用い、具体的には、後述するウェットエッチング工程時のエッチング選択比を考慮し、誘電体層５よりもエッチングされにくい材料を用いるようにする。
【００４３】
続いて、ハードマスク層６のうちの開口部４Ｋに対応する領域上、すなわち第２の領域Ｆ２におけるハードマスク層６上に、マスク層３３の形成手法と同様の手法を使用してマスク層３４を選択的に形成する。
【００４４】
続いて、マスク層３４を使用してハードマスク層６をドライエッチングすることにより、図６に示したように、ハードマスク層６のうちの第２の領域Ｆ２に対応する部分のみが残存するように、そのハードマスク層６を選択的に除去する。
【００４５】
続いて、例えば硫酸過水やアンモニア過水などの薬液を使用してマスク層３４を除去したのち、ハードマスク層６を使用して誘電体層５をウェットエッチングすることにより、図７に示したように、誘電体層５のうちの開口部４Ｋに埋設された部分、すなわち第２の領域Ｆ２に対応する部分のみが残存するように、その誘電体層５を選択的に除去する。具体的には、例えば、まず、誘電体層５の表層に存在する酸化層を取り除くために、希フッ酸（ＤＨＦ）を使用して誘電体層５の表層を約２ｎｍ〜４ｎｍ程度エッチングしたのち、誘電体層５をウェットエッチングする。この際、エッチャントＥとしては、例えば、誘電体層５をエッチングしやすく、かつハードマスク層６をエッチングしにくいものを使用し、具体的には、例えば、約１５０℃〜１６０℃の熱リン酸（Ｈ３  ＰＯ４  ）を使用する。
【００４６】
続いて、例えばＬＰ−ＣＶＤ法を使用して、ゲート絶縁層４およびハードマスク層６を覆うように多結晶シリコン層（図示せず）を形成したのち、この多結晶シリコン層に対してイオン注入処理を施すことにより、ゲート電極層７よび上部電極層８を形成するための電極層４０を約３５０ｎｍの厚さとなるように形成する。この電極層４０を形成するためのイオン注入処理としては、例えば、多結晶シリコン層にリン（Ｐ）を注入する。
【００４７】
続いて、マスク層３３の形成手法と同様の形成手法を使用して、第１の領域Ｆ１における電極層４０上にマスク層３５を選択的に形成すると共に、第２の領域Ｆ２における電極層４０上にマスク層３６を選択的に形成する。
【００４８】
続いて、マスク層３５，３６を使用して電極層４０をドライエッチングし、電極層４０のうちのマスク層３５，３６に対応する部分外の部分を選択的に除去することにより、図８に示したように、ゲート電極層７および上部電極層８を形成する。最後に、図示しないマスク層を使用して半導体層２に対してイオン注入処理を施し、ソース領域、チャンネル形成領域およびドレイン領域等を含むように半導体層２を構成する。これにより、基板１上の領域Ｆ１に、半導体層２と、ゲート絶縁層４と、ゲート電極層７とがこの順に積層された積層構成を有するスイッチング素子１０Ｂが完成すると共に、領域Ｆ２に、下部電極層３と、誘電体層５と、ハードマスク層６と、上部電極層８とがこの順に積層された積層構成を有する付加容量１０Ｃが完成する。
【００４９】
本実施の形態に係る液晶表示装置の製造方法では、ゲート絶縁層４上に形成された誘電体層５を選択的に除去する際に、ハードマスク層６を使用して誘電体層５をウェットエッチングするようにしたので、ゲート絶縁層４およびハードマスク層６よりも誘電体層５がエッチングされやすくなるようにエッチング選択比を調整すれば、ゲート絶縁層４に与えるエッチング処理の影響を小さくしつつ、誘電体層５を除去することが可能になる。しかも、誘電体層５を除去するために、ゲート絶縁層４に物理的ダメージを与えにくいウェットエッチング処理を使用することにより、例えばプラズマエッチング処理などのドライエッチング処理を使用していた従来の場合とは異なり、プラズマなどの物理的ダメージがゲート絶縁層４に及ばないため、そのゲート絶縁層４がオーバーエッチングされすぎず、ゲート絶縁層４に与えるエッチング処理の影響が可能な限り小さくなるように製造プロセスが改善される。これにより、ゲート絶縁層４の厚さが確保され、そのゲート絶縁層４の絶縁耐圧が確保される。したがって、本実施の形態では、スイッチング素子１０Ｂや付加容量１０Ｃの動作特性が確保されるため、液晶表示装置の動作特性を安定に確保することができる。しかも、本実施の形態では、液晶表示装置の動作特性の安定化に伴い、その液晶表示装置の製造歩留まりを向上させることもできる。
【００５０】
また、本実施の形態では、図５に示したように、ゲート絶縁層４とハードマスク層６との間に誘電体層５が存在する状態において、マスク層３４を使用してハードマスク層６をドライエッチングするようにしたので、ドライエッチング処理時においてゲート絶縁層４が誘電体層５により保護され、例えばプラズマなどの物理的ダメージがゲート絶縁層４に及ばない。したがって、本実施の形態では、この観点においても、ゲート絶縁層４の絶縁耐圧の確保に寄与することができる。なお、この場合には、例えばプラズマなどの物理的ダメージが誘電体層５に及び、その誘電体層５の厚さが目減りする可能性があるが、誘電体層５のうちの目減りする部分、すなわちマスク層３４により覆われていない部分は、後工程においてウェットエッチングされて除去される部分であるため、問題はない。
【００５１】
また、本実施の形態では、図６に示したように、ハードマスク層６を使用し、このハードマスク層６と誘電体層５との間のエッチング選択比を利用して誘電体層５をエッチングするようにしたので、図１２および図１３に示したように、フォトレジストよりなるマスク層３２を使用して誘電体層１０５をエッチングしていた従来の場合とは異なり、この観点においても液晶表示装置の動作特性の安定化に寄与することができる。なぜなら、本実施の形態では、誘電体層５をエッチングするためのマスクとして、フォトレジストよりなるマスク層に代えてハードマスク層６を使用しているため、従来の場合に問題となっていた薬液処理時の不具合、すなわちフォトレジストよりなるマスク層を除去するために使用した薬液の付着に起因してゲート絶縁層４が腐食することがないからである。より具体的には、本実施の形態では、図５および図６に示したように、ハードマスク層６をエッチングするためにフォトレジストよりなるマスク層３４を使用しているが、このマスク層３４を使用してハードマスク層６をエッチングしたのち、例えば硫酸過水などの薬液を使用してマスク層３４を除去する際に、ゲート絶縁層４が誘電体層５により覆われて保護されているため、薬液がゲート絶縁層４に付着しないのである。
【００５２】
また、本実施の形態では、図５および図６に示したように、領域Ｆ２において、ハードマスク層６により誘電体層５が覆われた状態においてマスク層３４が除去されるため、そのハードマスク層６により誘電体層５が保護され、マスク層３４を除去するために使用される薬液が誘電体層５に付着しない。したがって、本実施の形態では、誘電体層５の絶縁耐圧が確保され、これにより付加容量１０Ｃの動作特性が確保されるため、この観点においても液晶表示装置の動作特性の安定化に寄与することができる。
【００５３】
また、本実施の形態では、上部電極層８の形成材料と同一の材料を用いてハードマスク層６を形成することにより、そのハードマスク層６をエッチング用のマスクとして利用したのち、さらに上部電極層８と同様に電極としても利用するようにしたので、上部電極層８の形成材料と異なる材料を用いてハードマスク層６を形成し、すなわちそのハードマスク層６がマスクとしてのみ機能して電極として機能しない場合とは異なり、エッチング処理後にハードマスク層６を除去する工程が不要になる。したがって、本実施の形態では、液晶表示装置の製造工程数の増加を防止し、その製造工程を簡略化することができる。
【００５４】
また、本実施の形態に係る液晶表示装置では、基板１上の第１の領域Ｆ１に、半導体層２と、ゲート絶縁層４と、上部電極層７とがこの順に積層された積層構成を有するスイッチング素子１０Ｂと、第２の領域Ｆ２に、下部電極層３と、誘電体層５と、ハードマスク層６と、上部電極層８とがこの順に積層された積層構成を有する付加容量１０Ｃとを備えるように表示素子１０を構成したので、ハードマスク層６を含む付加容量１０Ｃの特徴的な構成に基づき、この表示素子１０を形成するために本発明の液晶表示装置の製造方法を適用することができる。
【００５５】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。
【００５６】
具体的には、例えば、上記実施の形態では、上部電極層８の構成材料と同一の材料を用いてハードマスク層６を構成するようにしたが、必ずしもこれに限られるものではなく、誘電体層５をエッチングするためのマスクとして機能し、かつ上部電極層８と同様に電極として機能し得る材料であれば、上部電極層８の構成材料と異なる材料を用いてハードマスク層６を構成するようにしてもよい。この場合においても、上記実施の形態と同様の効果を得ることができる。
【００５７】
また、例えば、上記実施の形態では、誘電体層５をエッチングするためにハードマスク層６を使用したのち、そのハードマスク層６を付加容量１０Ｃの構成要素の一部として残存させるようにしたが、必ずしもこれに限られるものではなく、以下で説明するように、そのハードマスク層６を除去するようにしてもよい。
この場合には、ハードマスク層６を除去する工程が必要となり、結果として製造工程が煩雑化する一方で、ハードマスク層６の形成材料として必ずしも上部電極層８と同一の材料を用いる必要がないため、ハードマスク層６の形成材料の自由度を広げることができる。
【００５８】
具体的には、例えば、上記実施の形態における図５において、常圧ＣＶＤ法やプラズマＣＶＤ法を使用して、エッチング加工が容易な酸化膜系の材料（例えば酸化珪素）よりなるハードマスク層６を形成する。なお、ハードマスク層６は、ＣＶＤ膜の他、例えば、ＨＴＯ（Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）膜により構成されるようにしてもよい。続いて、ドライエッチング処理や、例えば希フッ酸などのエッチャントを使用したウェットエッチング処理を使用して、ハードマスク層６のうちの不要部分を選択的に除去する。最後に、ハードマスク層６を使用して誘電体層５を選択的に除去したのち（図７参照）、例えば希フッ酸などのエッチャントを使用したウェットエッチング処理を使用して、使用済みのハードマスク層６を選択的に除去する。この場合には、特に、ウェットエッチング処理時にエッチャントによりゲート絶縁層４が腐食されることを抑制するために、例えば、エッチャントの濃度を可能な限り薄くし、具体的には約０．５ｗｅｔ％とするのが好ましい。なお、ハードマスク層６を除去するためのエッチング手法としては、上記したウェットエッチング処理の他、例えば、フッ化水素（ＨＦ）を使用した気相エッチング処理や、窒素（Ｎ２  ）、水素（Ｈ２  ）および三フッ化窒素（ＮＦ３  ）を使用したリモートプラズマ方式のエッチング処理などを使用するようにしてもよい。これらの気相エッチング処理やリモートプラズマ方式のエッチング処理を使用すれば、特に、ゲート絶縁層４に与えるダメージを極めて小さくすることができる。なお、ハードマスク層６を除去した際に最終的に製造される液晶表示装置の概略断面構成は、図９に示したようになる。図９に示した液晶表示装置の構成は、付加容量１０Ｃがハードマスク層６を含まないで構成されている点を除き、上記実施の形態において図２に示した構成と同様である。
【００５９】
また、例えば、上記実施の形態では、本発明を液晶表示装置の表示素子１０に適用する場合について説明したが、必ずしもこれに限られるものではなく、この表示素子１０と同様にスイッチング素子１０Ｂおよび付加容量１０Ｃを含む他のデバイスに適用するようにしてもよい。「他のデバイス」としては、例えば、ＣＣＤ（Ｃｈａｒｇｅ−ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ  ）などが挙げられる。この場合においても、上記実施の形態と同様の効果を得ることができる。
【００６０】
【発明の効果】
以上説明したように請求項１ないし請求項８のいずれか１項に記載の半導体装置の製造方法によれば、ゲート絶縁層を覆うように形成された誘電体層を選択的に除去する際に、ハードマスク層を使用して誘電体層を選択的に除去するようにしたので、例えば、誘電体層の除去手法として、ゲート絶縁層にダメージを与えにくいウェットエッチング処理を使用すれば、ドライエッチング処理を使用していた従来の場合とは異なり、プラズマなどに起因する物理的ダメージがゲート絶縁層に及ばないため、ゲート絶縁層に与えるエッチング処理の影響が可能な限り小さくなる。したがって、ゲート絶縁層の絶縁耐圧が確保され、そのゲート絶縁層や誘電体層を含んで構成される半導体装置の動作特性が確保されるため、半導体装置の動作特性を安定に確保することができる。また、半導体装置の動作特性の安定化に伴い、その半導体装置の製造歩留まりを向上させることもできる。
【００６１】
また、請求項９ないし請求項１４のいずれか１項に記載の半導体装置によれば、基板上の第１の領域に配設されたゲート絶縁層と、第２の領域に配設された誘電体層とハードマスク層との積層構造体とを備えるようにしたので、ハードマスク層を含む半導体装置の特徴的な構成に基づき、この半導体装置を製造するために本発明の半導体装置の製造方法を適用することができる。
【００６２】
特に、上記の他、請求項５記載の半導体装置の製造方法または請求項１３記載の半導体装置によれば、第２の電極層の形成材料と同一の材料を用いてハードマスク層を形成するようにしたので、そのハードマスク層をエッチング用のマスクとして利用したのち、さらに第２の電極層と同様に電極としても利用することが可能になる。したがって、第２の電極層の形成材料と異なる材料を用いてハードマスク層を形成した場合とは異なり、使用済みのハードマスク層を除去する工程が不要になるため、半導体装置の製造工程数の増加を防止し、その製造工程を簡略化することができる。
【００６３】
また、請求項８記載の半導体装置の製造方法によれば、使用済みのハードマスク層を除去するようにしたので、ハードマスク層の除去工程を要するために半導体装置の製造工程が煩雑化する一方で、必ずしも第２の電極層の形成材料と同一の材料を用いてハードマスク層を形成する必要がなくなるため、ハードマスク層の形成材料の自由度を広げることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る液晶表示装置の回路構成を表す回路図である。
【図２】図１に示した液晶表示装置の断面構成を表す断面図である。
【図３】本発明の一実施の形態に係る液晶表示装置の要部の製造方法のうちの一工程を説明するための断面図である。
【図４】図３に示した工程に続く工程を説明するための断面図である。
【図５】図４に示した工程に続く工程を説明するための断面図である。
【図６】図５に示した工程に続く工程を説明するための断面図である。
【図７】図６に示した工程に続く工程を説明するための断面図である。
【図８】図７に示した工程に続く工程を説明するための断面図である。
【図９】本発明の一実施の形態に係る液晶表示装置の要部の製造方法に関する変形例としての製造方法により製造される液晶表示装置の断面構成を表す断面図である。
【図１０】従来の液晶表示装置の要部の製造方法のうちの一工程を説明するための断面図である。
【図１１】図１０に示した工程に続く工程を説明するための断面図である。
【図１２】図１１に示した工程に続く工程を説明するための断面図である。
【図１３】図１２に示した工程に続く工程を説明するための断面図である。
【図１４】図１３に示した工程に続く工程を説明するための断面図である。
【符号の説明】
１，１４…基板、２…半導体層、３…下部電極層、４…ゲート絶縁層、５…誘電体層、６…ハードマスク層、７…ゲート電極層、８…上部電極層、１１…層間絶縁層、１２…画素電極層、１３…対向電極層、１０・・表示素子、１０Ａ…液晶、１０Ｂ…スイッチング素子、１０Ｃ…付加容量、２１…垂直走査回路、２１Ｌ，２２Ｌ…信号線、２２…映像信号サンプルホールド回路、３３，３４，３５，３６…マスク層、Ｅ…エッチャント、４０…電極層、Ｆ１，Ｆ２…領域。
【図１】
2004235242.tif 000003
【図２】
2004235242.tif 000004
【図３】
2004235242.tif 000005
【図４】
2004235242.tif 000006
【図５】
2004235242.tif 000007
【図６】
2004235242.tif 000008
【図７】
2004235242.tif 000009
【図８】
2004235242.tif 000010
【図９】
2004235242.tif 000011
【図１０】
2004235242.tif 000012
【図１１】
2004235242.tif 000013
【図１２】
2004235242.tif 000014
【図１３】
2004235242.tif 000015
【図１４】
2004235242.tif 000016