(57)【要約】【課題】入出力端子を破損し難くし、気密性に優れた半導体素子収納用パッケージおよび半導体装置を提供すること。【解決手段】本発明の半導体素子収納用パッケージは、上側主面に半導体素子４が載置される載置部１ａが形成された四角平板状の金属製の基体１と、この基体１の上側主面の外周部に載置部１ａを囲繞するように取着され、側部の下側に切欠きから成る入出力端子３の取付部２ａが形成された金属製の枠体２と、取付部２ａに嵌着された、枠体２の内外を電気的に導通するメタライズ配線層を有するセラミックス製の入出力端子３とを具備しており、基体１は、その上面の枠体２の内側で入出力端子３の直下の部位に、枠体２の内側に位置する入出力端子３の下面よりも大きな面積の溝が形成されている。【選択図】  図１
2004235264.tif 000002
【特許請求の範囲】
【請求項１】
上側主面に半導体素子が載置される載置部が形成された四角平板状の金属製の基体と、該基体の前記上側主面の外周部に前記載置部を囲繞するように取着され、側部の下側に切欠きから成る入出力端子の取付部が形成された金属製の枠体と、前記取付部に嵌着された、前記枠体の内外を電気的に導通するメタライズ配線層を有するセラミックス製の入出力端子とを具備しており、前記基体は、その上面の前記枠体の内側で前記入出力端子の直下の部位に、前記枠体の内側に位置する前記入出力端子の下面よりも大きな面積の溝が形成されていることを特徴とする半導体素子収納用パッケージ。
【請求項２】
請求項１記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備していることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を収納するための半導体素子収納用パッケージおよび半導体装置に関し、特に気密性に優れた半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体素子を収納するための半導体素子収納用パッケージ（以下、パッケージともいう）を図３、図４に示す。図３はパッケージの平面図、図４は図３のパッケージの断面図である。これらの図において、２１は基体、２２は枠体、２３は入出力端子を示し、これら基体２１、枠体２２、入出力端子２３で、内部空間に半導体素子２４を収容する容器が基本的に構成される。
【０００３】
基体２１は、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金等の金属から成り、その上側主面の外周部には、載置部２１ａを囲繞するようにして接合された枠体２２が立設されている。この枠体２２は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成り、基体２１に銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介してロウ付けされる。
【０００４】
枠体２２は、側部の下側に切欠きから成る入出力端子２３を取り付けるための取付部２２ａが形成されている。そして、アルミナ（Ａｌ２Ｏ３）質焼結体等のセラミックスから成る入出力端子２３が枠体２２の取付部２２ａ、および基体２１にＡｇ−Ｃｕロウ等のロウ材を介してロウ付けされる（例えば、下記の特許文献１参照）。
【０００５】
そして、載置部２１ａに半導体素子２４を載置し、ボンディングワイヤ等で半導体素子２４の電極と入出力端子３に被着形成されているメタライズ配線層とを電気的に接続した後、枠体２２の上面に蓋体２５をロウ付け法やシームウエルド法等の溶接法によって接合し、基体２１、枠体２２および蓋体２５から成る容器内部に半導体素子２４を収容し気密に封止することによって製品としての半導体装置となる。
【０００６】
【特許文献１】
特開２００１−２１７３３３号公報
【０００７】
【発明が解決しようとする課題】
従来の構成においては、入出力端子２３を枠体２２の取付部２２ａにロウ付けする際に、Ａｌ２Ｏ３質焼結体（熱膨張係数７×１０−６〜８×１０−６／℃）等のセラミックス製の入出力端子２３にクラック等の破損が生じることがないように、基体２１および枠体２２として入出力端子２３と熱膨張係数が近い値のＦｅ−Ｎｉ−Ｃｏ合金（熱膨張係数５×１０−６〜１０×１０−６／℃）等の金属材料を用いている。しかしながら、近年、半導体素子２４の高集積化が急速に進み、半導体素子２４の作動時に発生する発熱量が急激に増大してきているのに対して、例えばＦｅ−Ｎｉ−Ｃｏ合金の熱伝導率は１７Ｗ／ｍ・Ｋと低い値であるために、半導体素子２４で発生する熱を外部に十分に放散できず、半導体素子２４の温度が上昇して半導体素子２４が誤作動等を起こし正常に作動しなくなるという問題点があった。
【０００８】
このため、熱伝導率が１５０〜４００Ｗ／ｍ・Ｋと高い値をもつ無酸素Ｃｕ等のＣｕ系材料で基体２１および枠体２２を形成することが考えられるが、Ｃｕ系材料の熱膨張係数は１０×１０−６〜２０×１０−６／℃であり、基体２１および枠体２２とセラミックス製の入出力端子２３とでは、熱膨張差が大きいために枠体２２の取付部に入出力端子２３をロウ付けする際に入出力端子２３にクラック等の破損が生じ、パッケージ内部を気密に保持できなくなる場合があった。その結果、半導体素子２４が誤作動等を起こし正常に作動しなくなるという問題点があった。
【０００９】
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、入出力端子を破損し難くし、気密性に優れた半導体素子収納用パッケージおよび半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部が形成された四角平板状の金属製の基体と、該基体の前記上側主面の外周部に前記載置部を囲繞するように取着され、側部の下側に切欠きから成る入出力端子の取付部が形成された金属製の枠体と、前記取付部に嵌着された、前記枠体の内外を電気的に導通するメタライズ配線層を有するセラミックス製の入出力端子とを具備しており、前記基体は、その上面の前記枠体の内側で前記入出力端子の直下の部位に、前記枠体の内側に位置する前記入出力端子の下面よりも大きな面積の溝が形成されていることを特徴とする。
【００１１】
本発明の半導体素子収納用パッケージは、基体の上面の枠体の内側で入出力端子の直下の部位に、枠体の内側に位置する入出力端子の下面よりも大きな面積の溝が形成されていることから、入出力端子と基体との接合面積を小さくすることができ、取付部に入出力端子をロウ付けする際の熱膨張係数の違いにより発生する応力を有効に低減することができる。また、溝により半導体素子から発生した熱が枠体直下の基体と入出力端子との接合部に最短距離で伝えられるのを防ぐことができ、基体と入出力端子との接合部に大きな熱応力が生じるのを有効に抑制できる。その結果、セラミックス製の入出力端子にクラック等の破損が生じ難くなり、半導体素子収納用パッケージの内部を気密に保持する信頼性の高いものとなる。
【００１２】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備していることを特徴とする。
【００１３】
本発明の半導体装置は、上記構成により、上記本発明の半導体素子収納用パッケージを用いた気密信頼性の高いものとなる。
【００１４】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図１は本発明のパッケージについて実施の形態の一例を示す平面図、図２は図１のパッケージの断面図である。これらの図において、１は基体、２は枠体、３は入出力端子を示し、これら基体１、枠体２、入出力端子３で、内部空間に半導体素子４を収容する容器が基本的に構成される。
【００１５】
本発明のパッケージは、図１、図２に示すように、上側主面に半導体素子４が載置される載置部１ａが形成された四角平板状の金属製の基体１と、この基体１の上側主面の外周部に載置部１ａを囲繞するように取着され、側部の下側に切欠きから成る入出力端子３の取付部２ａが形成された金属製の枠体２と、取付部２ａに嵌着された、枠体２の内外を電気的に導通するメタライズ配線層を有するセラミックス製の入出力端子３とを具備しており、基体１の上面の枠体２の内側で入出力端子３の直下の部位に、枠体２の内側に位置する入出力端子３の下面よりも大きな面積の溝１ｂが形成されている。
【００１６】
本発明の基体１は、無酸素Ｃｕ，Ｃｕ−Ｍｏ合金，Ｃｕ−Ｗ等のＣｕ系材料やＦｅ−Ｎｉ−Ｃｏ合金、Ｆｅ−Ｎｉ合金等の金属から成り、特に、熱伝導性をよくして内部に収容する半導体素子４から発生した熱を効率よく放散させるという観点からは、Ｃｕ系材料が好ましい。
【００１７】
このような基体１は、金属のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施したり、射出成型と切削加工等を施すことによって所定形状に製作される。
【００１８】
基体１の上側主面には、半導体素子４を載置する載置部１ａが設けられている。この基体１は、半導体素子４が作動時に発する熱を外部に放熱させる放熱板の役割をも果たす。基体１の表面には、酸化腐食の防止や半導体素子４のロウ付け等による載置固定を良好にするために、厚さ０．５〜９μｍのＮｉ層や厚さ０．５〜５μｍの金（Ａｕ）層から成る金属層をめっき法等により被着させておくとよい。また、半導体素子４の熱を効率よく外部へ放熱させるために、半導体素子４がペルチェ素子等の熱電冷却素子（図示せず）に搭載された状態で載置部１ａに載置固定されていてもよい。
【００１９】
また、基体１の上側主面の外周部には、載置部１ａを囲繞するようにしてＡｇ−Ｃｕロウ等のロウ材を介して接合された枠体２が立設されており、枠体２は基体１とともにその内側に半導体素子４を収容する空所を形成する。枠体２は、Ｆｅ−Ｎｉ−Ｃｏ合金、Ｃｕ、Ｃｕ−Ｗ等の金属から成る枠状体であり、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施したり、射出成形と切削加工等を施すことによって所定形状に製作され、基体１にＡｇ−Ｃｕロウ等のロウ材を介して接続される。また、枠体２の表面には、酸化腐食の防止や入出力端子３のロウ付け等による嵌着を良好にするために、厚さ０．５〜９μｍのＮｉ層や厚さ０．５〜５μｍのＡｕ層から成る金属層をめっき法等により被着させておくとよい。
【００２０】
また、基体１は、上面の枠体２の内側で入出力端子３の直下の部位に、枠体２の内側に位置する入出力端子３の下面よりも大きな面積の溝１ｂが形成されている。これにより、入出力端子３と基体１との接合面積を小さくすることができ、取付部２ａに入出力端子３をロウ付けする際の熱膨張係数の違いにより発生する応力を有効に低減することができる。また、溝１ｂにより半導体素子４から発生した熱が枠体２直下の基体１と入出力端子３との接合部に最短距離で伝えられるのを防ぐことができ、基体１と入出力端子３との接合部に大きな熱応力が生じるのを有効に抑制できる。その結果、セラミックス製の入出力端子３にクラック等の破損が生じ難くなり、パッケージの内部を気密に保持する信頼性の高いものとなる。
【００２１】
溝１ｂは、幅をＹ、入出力端子３の枠体２の内側に位置する部分の幅をＸとした場合、Ｙ＞Ｘとなっている。これにより、入出力端子３と基体１との接合面積が小さくなって入出力端子３と基体１との熱膨張係数差による応力を低減できる。また、半導体素子４からの熱を入出力端子３と基体１との接合部に最短距離で伝わるのを有効に抑制できる。特に、半導体素子４の高温化を防止するという観点からは、Ｘ＜Ｙ＜３Ｘであることが好ましい。この範囲とすることで、基体１の体積が小さくなり過ぎず、半導体素子４から基体１への熱伝導性を良好に維持することができる。即ち、基体１の体積が小さくなると、基体１の温度が上昇し易くなって半導体素子４からの熱伝導性が低下するため、基体１の体積を適度に維持することによって熱伝導性を維持し、半導体素子４が高温になるのを有効に抑制することができる。
【００２２】
なお、Ｙ≦Ｘであると、入出力端子３に基体１との熱膨張差による応力が加わり、入出力端子３にクラック等の破損が生じ易くなる。また、Ｙ≧３Ｘであると、基体１の体積が小さくなり、半導体素子４の高温化を抑制するのが困難となる。
【００２３】
また、溝１ｂは、長さをＴ、取付部２ａを有する枠体２の側部に平行な方向における入出力端子３の長さをＳとした場合、Ｓ＞Ｔとなっている。これにより、入出力端子３と基体１との接合面積が小さくなって入出力端子３と基体１との熱膨張係数差による応力を低減できる。また、半導体素子４からの熱を入出力端子３と基体１との接合部に最短距離で伝わるのを有効に抑制できる。特に、半導体素子４の高温化を防止するという観点からは、Ｓ＜Ｔ≦２Ｓであることが好ましい。この範囲とすることで、基体１の体積が小さくなり過ぎず、半導体素子４から基体１への熱伝導性を良好に維持することができる。即ち、基体１の体積が小さくなると、基体１の温度が上昇し易くなって半導体素子４からの熱伝導性が低下するため、基体１の体積を適度に維持することによって熱伝導性を維持し、半導体素子４が高温になるのを有効に抑制することができる。
【００２４】
なお、Ｔ≦Ｓであると、入出力端子３に基体１との熱膨張差による応力が加わり、入出力端子３にクラック等の破損が生じ易くなる。また、Ｔ＞２Ｓであると、基体１の体積が小さくなり、半導体素子４の高温化を抑制するのが困難となる。
【００２５】
また、溝１ｂは、深さが０．２〜２ｍｍであるのがよい。これにより、入出力端子３に応力が加わるのを抑制できるとともに、半導体素子４から発生する熱を良好に放熱することができる。０．２ｍｍ未満であると、半導体素子４から発生した熱が比較的短距離で入出力端子３と基体１との接合部に伝達され、入出力端子に応力が加わりやすくなる。また、２ｍｍを超えると、基体１の体積が小さくなり、半導体素子４の高温化を抑制するのが困難となる。
【００２６】
さらに、溝１ｂは、底面に取付部２ａが形成された枠体２の側部に平行な堤状の突部（入出力端子３に接触しない突部）を形成してもよい。この場合、半導体素子４から入出力端子３までの伝熱経路が長くなり、基体１と入出力端子３との接合部に大きな熱応力が生じるのをより有効に抑制できる。
【００２７】
また、基体１は、載置部１ａを含む載置領域の方が入出力端子３との接合部よりも高くなっていてもよい。この場合、半導体素子４から入出力端子３までの伝熱経路が長くなり、基体１と入出力端子３との接合部に大きな熱応力が生じるのをより有効に抑制できる。
【００２８】
枠体２は、側部に基体１側を切り欠いた切欠きから成る入出力端子３を取り付けるための取付部２ａが形成されている。そして、入出力端子３が枠体２の取付部２ａにＡｇ−Ｃｕロウ等のロウ材を介してロウ付けされる。
【００２９】
入出力端子３は、上面に一辺から対向する他辺にかけて形成された枠体２の内外を電気的に導通するメタライズ配線層を有する四角平板状の平板部およびこの平板部の上面にメタライズ配線層の一部を間に挟んで接合された直方体状の立壁部とから構成され、枠体２の側部に設けられた取付部２ａにＡｇ−Ｃｕロウ等のロウ材を介してロウ付けされる。
【００３０】
入出力端子３を構成する上記の平板部および立壁部は、Ａｌ２Ｏ３質焼結体、窒化アルミニウム（ＡｌＮ）質焼結体等のセラミックスから成り、セラミックグリーンシートを打ち抜き加工し、セラミックグリーンシートを多層積層し焼成することによって形成される。
【００３１】
入出力端子３の平板部の上面に設けられたメタライズ配線層は、Ｗ，Ｍｏ，Ｍｎ等の導体ペーストを焼成することにより形成されている。そして、枠体２外側のメタライズ配線層には、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成るリード端子がＡｇ−Ｃｕロウ等のロウ材を介して電気的に接続されていてもよい。
【００３２】
上記構成のパッケージの載置部１ａに半導体素子４を載置固定した後、半導体素子４の電極と入出力端子３のメタライズ配線層の枠体２内側の部位とをボンディングワイヤ等で電気的に接続し、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体５をシーム溶接法等により取着し、半導体素子４を気密に封止することにより、製品としての半導体装置となる。
【００３３】
【実施例】
本発明の半導体素子収納用パッケージの実施例を以下に説明する。
【００３４】
（実施例１）
図１の本発明のパッケージのサンプルを以下のようにして作製した。無酸素Ｃｕからなり縦１１ｍｍ×横１０ｍｍで厚さが０．５ｍｍと１ｍｍの２種類の直方体の基体１を用意し、この上面の枠体２の内側の入出力端子３が設置される部位に、種々の大きさの溝２ｂ（表１参照）を形成した。
【００３５】
そして、Ｆｅ−Ｎｉ−Ｃｏ合金からなり縦１０ｍｍ×横１０ｍｍ×高さ３ｍｍで厚さ１ｍｍの枠体２を用意し、枠体２の一側部とそれに対向する他側部の下側に長さ７ｍｍ×高さ２ｍｍの切欠きからなる取付部２ａを設けた。
【００３６】
さらに、上面にＷから成るメタライズ配線層を有する長さ７ｍｍ×高さ１ｍｍ×幅３ｍｍのＡｌ２Ｏ３質焼結体製の平板部と長さ７ｍｍ×高さ１ｍｍ×幅１ｍｍのＡｌ２Ｏ３質焼結体製の立壁部とからなる入出力端子３を枠体２の内側に平板部が１ｍｍ突出するようにして嵌め込み、基体１、枠体２および入出力端子３をＡｇ−Ｃｕロウ（融点７８０℃）で接合し、これらを常温（２５℃）まで均一に冷却することによりパッケージを作製した（サンプルＰ１〜Ｐ４）。
【００３７】
これらのサンプルＰ１〜Ｐ４において、常温まで均一に冷却した際の入出力端子３に発生する最大主応力を有限要素法によるシミュレーション解析によって求めた。これらの評価結果を表１に示す。
【００３８】
【表１】
2004235264.tif 000003
【００３９】
表１より、本発明のサンプルＰ２，Ｐ４における入出力端子３に発生する最大主応力値は、溝部１ｂを形成していない比較例（サンプルＰ１，Ｐ３）に対して、約１／３〜１／２の値に低減し、本発明のパッケージが入出力端子３のクラックの抑制に有効であることが判った。
【００４０】
（実施例２）
次に、溝２ｂの幅を種々の値（表２参照）にすること以外は実施例１と同様にして各サンプルについて１０個ずつパッケージを作製した（サンプルＰ２１〜Ｐ２６）。
【００４１】
これらのサンプル全てについて、基体１に半導体素子４を固定して半導体素子４を１００時間連続作動させ、作動中に半導体素子４が誤作動を起こしたものを不良品とした。その不良品の数を表２に示す。
【００４２】
【表２】
2004235264.tif 000004
【００４３】
溝２ｂの幅Ｙが入出力端子３の枠体２の内側に位置する部分の幅Ｘに対して、Ｙ≧３ＸであるサンプルＰ２４，Ｐ２５，Ｐ２６では半導体素子４の温度が上昇し、半導体素子４に誤作動が起きるのに対して、Ｘ＜Ｙ＜３ＸであるサンプルＰ２，Ｐ２１，Ｐ２２，Ｐ２３では誤作動を起こしたサンプルは無く優れていることが判った。
【００４４】
なお、本発明は上記実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。
【００４５】
【発明の効果】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部が形成された四角平板状の金属製の基体と、この基体の上側主面の外周部に載置部を囲繞するように取着され、側部の下側に切欠きから成る入出力端子の取付部が形成された金属製の枠体と、取付部に嵌着された、枠体の内外を電気的に導通するメタライズ配線層を有するセラミックス製の入出力端子とを具備しており、基体は、その上面の枠体の内側で入出力端子の直下の部位に、枠体の内側に位置する入出力端子の下面よりも大きな面積の溝が形成されていることから、入出力端子と基体との接合面積を小さくすることができ、取付部に入出力端子をロウ付けする際の熱膨張係数の違いにより発生する応力を有効に低減することができる。また、溝により半導体素子から発生した熱が枠体直下の基体と入出力端子との接合部に最短距離で伝えられるのを防ぐことができ、基体と入出力端子との接合部に大きな熱応力が生じるのを有効に抑制できる。その結果、セラミックス製の入出力端子にクラック等の破損が生じ難くなり、半導体素子収納用パッケージの内部を気密に保持する信頼性の高いものとなる。
【００４６】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに入出力端子に電気的に接続された半導体素子と、枠体の上面に取着された蓋体とを具備していることにより、上記本発明の半導体素子収納用パッケージを用いた気密信頼性の高いものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージについて実施の形態の例を示す平面図である。
【図２】図１の半導体素子収納用パッケージの断面図である。
【図３】従来の半導体素子収納用パッケージの平面図である。
【図４】図３の半導体素子収納用パッケージの断面図である。
【符号の説明】
１：基体
１ａ：載置部
１ｂ：溝
２：枠体
２ａ：取付部
３：入出力端子
４：半導体素子
【図１】
2004235264.tif 000005
【図２】
2004235264.tif 000006
【図３】
2004235264.tif 000007
【図４】
2004235264.tif 000008