(57)【要約】【課題】リーク電流に起因した画素間での輝度のばらつきを低減すること。【解決手段】本発明の装置１００は、駆動制御素子Ｔｒと、表示素子１１１と、第１キャパシタＣ１と、第２キャパシタＣ２と、第１トランジスタＳｗ１と、複数の第２トランジスタＳｗ２ａ，Ｓｗ２ｂと、第３トランジスタＳｗ３とを具備し、第２トランジスタＳｗ２ａ，Ｓｗ２ｂは導電型が互いに等しい複数の電界効果トランジスタであり、そのうち最も駆動制御素子Ｔｒの制御電極側に近いトランジスタＳｗ２ａはゲートが制御線１４０ｂに直接接続され、隣り合うトランジスタＳｗ２ａ，Ｓｗ２ｂ同士はゲートが第１抵抗Ｒ１を介して接続され、最も駆動制御素子Ｔｒの第２端子側に近いトランジスタＳｗ２ｂはゲートが第２抵抗Ｒ２を介して第３電源端子に接続されている。【選択図】    図１
2004361942.tif 000002
【特許請求の範囲】
【請求項１】
第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、
前記第２端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する表示素子と、
前記制御端子に接続された第１キャパシタと、
一方の端子が前記制御端子に接続された第２キャパシタと、
前記第２キャパシタの他方の端子と映像信号線との間に接続された第１スイッチと、
前記第２端子と前記制御端子との間で直列に接続されるとともに制御線から供給される制御信号により導通状態が制御される複数の第２スイッチと、
前記第２端子と前記表示素子との間に介在するとともにそれらの間の導通／非導通を切り替える第３スイッチとを具備し、
前記複数の第２スイッチは導電型が互いに等しい複数の電界効果トランジスタであり、前記複数の電界効果トランジスタのうち、最も前記制御電極側に近く位置したものはゲートが前記制御線に直接接続され、隣り合うもの同士はゲートがポリシリコン層からなる第１抵抗を介して接続され、最も前記第２端子側に近く位置したものはゲートがポリシリコン層からなる第２抵抗を介して第３電源端子に接続されたことを特徴とするアクティブマトリクス型表示装置。
【請求項２】
第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、
前記第２端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する表示素子と、
前記制御端子に接続されたキャパシタと、
前記第２端子と映像信号線との間に接続された第１スイッチと、
前記第２端子と前記制御端子との間で直列に接続されるとともに制御線から供給される制御信号により導通状態が制御される複数の第２スイッチと、
前記第２端子と前記表示素子との間に介在するとともにそれらの間の導通／非導通を切り替える第３スイッチとを具備し、
前記複数の第２スイッチは導電型が互いに等しい複数の電界効果トランジスタであり、前記複数の電界効果トランジスタのうち、最も前記制御電極側に近く位置したものはゲートが前記制御線に直接接続され、隣り合うもの同士はゲートがポリシリコン層からなる第１抵抗を介して接続され、最も前記第２端子側に近く位置したものはゲートがポリシリコン層からなる第２抵抗を介して第３電源端子に接続されたことを特徴とするアクティブマトリクス型表示装置。
【請求項３】
前記第３電源端子は前記第２電源端子と同一であることを特徴とする請求項１または請求項２に記載のアクティブマトリクス型表示装置。
【請求項４】
第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、
前記第２端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する表示素子と、
前記制御端子に接続された第１キャパシタと、
一方の端子が前記制御端子に接続された第２キャパシタと、
前記第２キャパシタの他方の端子と映像信号線との間に接続された第１スイッチと、
前記第２端子と前記制御端子との間で直列に接続されるとともに互いから独立した複数本の制御線から供給される制御信号によりそれぞれ導通状態が制御される複数の第２スイッチと、
前記第２端子と前記表示素子との間に介在するとともにそれらの間の導通／非導通を切り替える第３スイッチとを具備したことを特徴とするアクティブマトリクス型表示装置。
【請求項５】
第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、
前記第２端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する表示素子と、
前記制御端子に接続されたキャパシタと、
前記第２端子と映像信号線との間に接続された第１スイッチと、
前記第２端子と前記制御端子との間で直列に接続されるとともに互いから独立した複数本の制御線から供給される制御信号によりそれぞれ導通状態が制御される複数の第２スイッチと、
前記第２端子と前記表示素子との間に介在するとともにそれらの間の導通／非導通を切り替える第３スイッチとを具備したことを特徴とするアクティブマトリクス型表示装置。
【請求項６】
前記複数の第２スイッチは導電型が互いに等しい複数の電界効果トランジスタであり、前記複数の電界効果トランジスタのゲートはそれぞれ前記複数本の制御線に接続されたことを特徴とする請求項４または請求項５に記載のアクティブマトリクス型表示装置。
【請求項７】
第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、
前記第２端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する表示素子と、
前記制御端子と前記第２端子との間で直列に接続された複数のスイッチとを具備し、
前記複数のスイッチは、導電型が互いに等しい複数の電界効果トランジスタであり、
前記複数の電界効果トランジスタのゲート同士は、前記複数の電界効果トランジスタのソース及びドレインが形成された半導体層と積層位置が等しい半導体層を介して接続されたことを特徴とするアクティブマトリクス型表示装置。
【請求項８】
第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、
前記第２端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する表示素子と、
前記制御端子と前記第２端子との間で直列に接続された複数のスイッチとを具備し、
前記複数のスイッチは、互いに独立した複数の制御線から供給される制御信号によってそれぞれ導通状態が制御されることを特徴とするアクティブマトリクス型表示装置。
【請求項９】
第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、
前記第２端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する表示素子と、
前記制御端子と前記第２端子との間で直列に接続された複数のスイッチとを具備し、
前記複数のスイッチは、導電型が互いに等しい複数の電界効果トランジスタであり、
前記複数のスイッチを非導通状態としている間、
前記複数のスイッチ同士を接続している各接続部の電位は、前記制御端子の電位と前記第２端子の電位との間にあり、
前記複数のスイッチが３つ以上のスイッチである場合には、それらの前記接続部は、前記制御端子により近いほど電位が前記制御端子の電位により近く且つ前記第２端子により近いほど電位が前記第２端子の電位により近い関係にあり、
前記複数のスイッチのゲート電位は、前記制御端子及び前記第２端子の何れか電位がより高い側からより低い側へと単調減少するように設定されることを特徴とするアクティブマトリクス型表示装置。
【請求項１０】
第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、前記第２端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する表示素子と、前記制御端子に接続されたキャパシタと、前記制御端子と前記第２端子との間で直列に接続された複数のスイッチと、複数のスイッチの制御端子がそれぞれ独立して接続された複数本の制御線とを少なくとも具備した画素回路を有するアクティブマトリクス型表示装置の駆動方法であって、
前記制御端子に最も近い側のスイッチをオン状態からオフ状態に移行させた後、前記第２端子側のスイッチをオン状態からオフ状態に移行させ、この後、前記制御端子に最も近い側のスイッチをオフ状態からオン状態に移行させることを特徴とするアクティブマトリクス型表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置とその駆動方法に関する。
【背景技術】
【０００２】
有機ＥＬ（エレクトロルミネッセンス）表示装置のように表示素子の光学特性をそれに流す駆動電流によって制御する表示装置では、駆動電流のばらつきによる輝度むら等の画質不良が生じている。それゆえ、そのような表示装置でアクティブマトリクス駆動方式を採用した場合には、表示素子を駆動する駆動制御素子の特性が各画素間でほぼ同一であることが要求される。しかしながら、表示装置では、通常、トランジスタをガラス基板などの絶縁体上に形成するため、トランジスタ特性のばらつきを生じ易い。
【０００３】
この問題に対しては、閾値キャンセル型回路やカレントコピー型回路が提案されている（特許文献１及び２を参照のこと）。これら回路によると、駆動電流に駆動制御素子の閾値が与える影響を排除することができる。したがって、画素間で駆動制御素子の閾値がばらついていたとしても、そのようなばらつきが有機ＥＬ素子に供給する駆動電流に与える影響を最小とすることができる。
【０００４】
ところで、これら回路では、駆動制御素子のドレインとゲートとを補正用トランジスタを介して接続している。この補正用トランジスタは、カレントコピー型回路においては画素に映像信号を書き込む書込期間、閾値キャンセル型回路においてはその準備期間であるリセット期間や閾値キャンセル期間では導通状態とし、発光期間では非導通状態とする。
【０００５】
しかしながら、特許文献１及び２に記載された回路では、発光期間において補正用トランジスタにリーク電流が流れ易く、そのばらつきも大きい。すなわち、それら回路では、発光期間における駆動制御素子のゲート電位の変動が大きく、また、その変動量は画素間でのばらつきも大きい。そのため、画素にこれら回路を用いた有機ＥＬ表示装置には、画素間での輝度のばらつきを生じ易いという問題がある。
【０００６】
また駆動制御素子に対して、前記補正トランジスタがオンし、次にオフに変化するとき、この補正トランジスタのゲート・ソース間容量を介してフィールドスルー電圧が生じる。このフィールドスルー電圧は、補正トランジスタの閾値にばらつきがあるために、各画素間でのバラツキも大きい。この結果、上記の駆動制御素子のゲート電位にも、このフィールドスルー電圧によるばらつきが生じるという問題があった。
【特許文献１】米国特許第６，２２９，５０６Ｂ１号明細書
【特許文献２】米国特許第６，３７３，４５４Ｂ１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記問題点に鑑みて為されたものであり、リーク電流に起因した画素間での輝度のばらつきを生じ難いアクティブマトリクス型表示装置を提供することにある。また画素内トランジスタにおけるフィールドスルー電圧の影響も低減することができるアクティブマトリクス型表示装置及び駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の基本的な考え方は、駆動制御素子の制御電極と出力電極との間に、複数のスイッチを直列接続して設ける構成である。このために前記複数のスイッチの制御端子の電位を任意に選択可能であり、また前記複数のスイッチの動作タイミングを任意に設定可能となる。これにより、リーク電流の抑圧、またフィールドスルー電圧の軽減を得ることができる。
【０００９】
本発明の第１の側面によると、第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、前記第２端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する表示素子と、前記第１端子と前記制御端子との間に接続された第１キャパシタと、一方の端子が前記制御端子に接続された第２キャパシタと、前記第２キャパシタの他方の端子と映像信号線との間に接続された第１スイッチと、前記第２端子と前記制御端子との間で直列に接続されるとともに制御線から供給される制御信号により導通状態が制御される複数の第２スイッチと、前記第２端子と前記表示素子との間に介在するとともにそれらの間の導通／非導通を切り替える第３スイッチとを具備し、前記複数の第２スイッチは導電型が互いに等しい複数の電界効果トランジスタであり、前記複数の電界効果トランジスタのうち、最も前記制御電極側に近く位置したものはゲートが前記制御線に直接接続され、隣り合うもの同士はゲートがポリシリコン層からなる第１抵抗を介して接続され、最も前記第２端子側に近く位置したものはゲートがポリシリコン層からなる第２抵抗を介して第３電源端子に接続されたことを特徴とするアクティブマトリクス型表示装置が提供される。
【００１０】
本発明の第２の側面によると、第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、前記第２端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する表示素子と、前記第１端子と前記制御端子との間に接続されたキャパシタと、前記第２端子と映像信号線との間に接続された第１スイッチと、前記第２端子と前記制御端子との間で直列に接続されるとともに制御線から供給される制御信号により導通状態が制御される複数の第２スイッチと、前記第２端子と前記表示素子との間に介在するとともにそれらの間の導通／非導通を切り替える第３スイッチとを具備し、前記複数の第２スイッチは導電型が互いに等しい複数の電界効果トランジスタであり、前記複数の電界効果トランジスタのうち、最も前記制御電極側に近く位置したものはゲートが前記制御線に直接接続され、隣り合うもの同士はゲートがポリシリコン層からなる第１抵抗を介して接続され、最も前記第２端子側に近く位置したものはゲートがポリシリコン層からなる第２抵抗を介して第３電源端子に接続されたことを特徴とするアクティブマトリクス型表示装置が提供される。
【００１１】
本発明の第３の側面によると、第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、前記第２端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する表示素子と、前記第１端子と前記制御端子との間に接続された第１キャパシタと、一方の端子が前記制御端子に接続された第２キャパシタと、前記第２キャパシタの他方の端子と映像信号線との間に接続された第１スイッチと、前記第２端子と前記制御端子との間で直列に接続されるとともに互いから独立した複数本の制御線から供給される制御信号によりそれぞれ導通状態が制御される複数の第２スイッチと、前記第２端子と前記表示素子との間に介在するとともにそれらの間の導通／非導通を切り替える第３スイッチとを具備したことを特徴とするアクティブマトリクス型表示装置が提供される。
【００１２】
本発明の第４の側面によると、第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、前記第２端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する表示素子と、前記第１端子と前記制御端子との間に接続されたキャパシタと、前記第２端子と映像信号線との間に接続された第１スイッチと、前記第２端子と前記制御端子との間で直列に接続されるとともに互いから独立した複数本の制御線から供給される制御信号によりそれぞれ導通状態が制御される複数の第２スイッチと、前記第２端子と前記表示素子との間に介在するとともにそれらの間の導通／非導通を切り替える第３スイッチとを具備したことを特徴とするアクティブマトリクス型表示装置が提供される。
【００１３】
本発明の第５の側面によると、第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、前記第２端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する表示素子と、前記制御端子と前記第２端子との間で直列に接続された複数のスイッチとを具備し、前記複数のスイッチは、導電型が互いに等しい複数の電界効果トランジスタであり、前記複数の電界効果トランジスタのゲート同士は、前記複数の電界効果トランジスタのソース及びドレインが形成された半導体層と積層位置が等しい半導体層を介して接続されたことを特徴とするアクティブマトリクス型表示装置が提供される。
【００１４】
本発明の第６の側面によると、第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、前記第２端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する表示素子と、前記制御端子と前記第２端子との間で直列に接続された複数のスイッチとを具備し、前記複数のスイッチは、互いに独立した複数の制御線から供給される制御信号によってそれぞれ導通状態が制御されることを特徴とするアクティブマトリクス型表示装置が提供される。
【００１５】
本発明の第７の側面によると、第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、前記第２端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する表示素子と、前記制御端子と前記第２端子との間で直列に接続された複数のスイッチとを具備し、前記複数のスイッチは、導電型が互いに等しい複数の電界効果トランジスタであり、前記複数のスイッチを非導通状態としている間、前記複数のスイッチ同士を接続している各接続部の電位は、前記制御端子の電位と前記第２端子の電位との間にあり、前記複数のスイッチが３つ以上のスイッチである場合には、それらの前記接続部は、前記制御端子により近いほど電位が前記制御端子の電位により近く且つ前記第２端子により近いほど電位が前記第２端子の電位により近い関係にあり、前記複数のスイッチのゲート電位は、前記制御端子及び前記第２端子の何れか電位がより高い側からより低い側へと単調減少するように設定されることを特徴とするアクティブマトリクス型表示装置が提供される。
【００１６】
なお、ここで、例えば「“Ａ”と“Ｂ”とは積層位置が等しい」と言った場合は、次のような意味である。すなわち、積層体を観察した場合に、その積層体を形成する際に“Ａ”と“Ｂ”とを同時に形成，典型的には成膜，可能な構造を意味する。この場合、“Ａ”と“Ｂ”とが重なり合っている構造や“Ａ”と“Ｂ”との間に他の構成要素が介在している構造は除かれる。
【００１７】
第１及び第２の側面において、第３電源端子は第２電源端子と異なっていてもよく或いは同一であってもよい。
【００１８】
第３及び第４の側面において、複数の第２スイッチは導電型が互いに等しい複数の電界効果トランジスタであり、複数の電界効果トランジスタのゲートはそれぞれ複数本の制御線に接続されていてもよい。
【００１９】
また第８の側面によると、第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、前記第２端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する表示素子と、前記第１端子と前記制御端子との間に接続されたキャパシタと、前記制御端子と前記第２端子との間で直列に接続された複数のスイッチと、複数のスイッチの制御端子がそれぞれ独立して接続された複数本の制御線とを少なくとも具備した画素回路を駆動する方法或は装置であって、
前記複数本の制御線を介して前記複数のスイッチをオンオフ制御する場合、前記制御端子に最も近い側のスイッチがオン状態からオフ状態に移行し、続いて前記第２端子側のスイッチがオン状態からオフ状態に移行し、この後、前記制御端子に最も近い側のスイッチがオフ状態からオン状態に移行する動作が１水平期間内で得られるように制御するのである。
【発明の効果】
【００２０】
以上説明したように、本発明によると、画素間での輝度のばらつきを生じ難いアクティブマトリクス型表示装置が提供される。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同様または類似する構成要素には同一の参照符号を付し、重複する説明は省略する。駆動制御素子
図１は、本発明の第１の実施形態に係るアクティブマトリクス型表示装置を概略的に示す平面図である。図２は、図１に示すアクティブマトリクス型表示装置の駆動方法の一例を示すタイミングチャートである。なお、図１には、第１の実施形態に係るアクティブマトリクス型表示装置の一例として、有機ＥＬ表示装置１００を描いている。
【００２２】
図１に示す有機ＥＬ表示装置１００は、ガラス等の絶縁支持基板１０１上にマトリクス状に配置された複数、ここではＭ行×Ｎ列個、の画素１１０を備えている。基板１０１上には、映像信号線駆動回路１２１と走査信号線駆動回路１２２とを含んだ駆動回路１２０が設けられている。映像信号線駆動回路１２１は、画素１１０の列毎に設けられた映像信号線１３０と接続されており、図示しない信号供給源から供給される各種制御信号及びデータ信号並びに図示しない電源から供給される電源電圧に基づいて映像信号を生成するとともに、この映像信号を各映像信号線１３０に供給する。他方、走査信号線駆動回路１２２は、画素１１０の行毎に設けられた第１乃至第３走査信号線１４０ａ〜１４０ｃと接続されており、図示しない信号供給源から供給される各種制御信号及び図示しない電源から供給される電源電圧に基づいて第１乃至第３走査信号を生成する。また、走査信号線駆動回路１２２は、第１乃至第３走査信号を、それぞれ、走査信号線１４０ａ〜１４０ｃに順次供給する。
【００２３】
各画素１１０は、対向した一対の電極間に光活性層を備えた表示素子１１１と、この表示素子１１１を駆動する画素回路とから構成されている。表示素子１１１は、ここでは光活性層として少なくとも有機発光層を含んだ有機ＥＬ素子であり、例えば、赤、緑、青色に発光する有機ＥＬ素子が基板１０１上で所定の順序で配列している。
【００２４】
画素回路は、画素選択スイッチＳｗ１、キャパシタＣ１，Ｃ２、駆動制御素子Ｔｒ、補正用スイッチとして、電界効果型トランジスタＳｗ２ａ，Ｓｗ２ｂ、出力制御用スイッチＳｗ３、及び抵抗Ｒ１，Ｒ２を含んでいる。なお、ここでは、一例として、駆動制御素子Ｔｒ、補正用スイッチＳｗ２ａ，Ｓｗ２ｂ及び出力制御用スイッチＳｗ３がｐチャネル薄膜トランジスタ（ＴＦＴ）であり、画素選択スイッチＳｗ１がｎチャネルＴＦＴであるとする。
【００２５】
画素選択スイッチＳｗ１は、その入力端子が映像信号線１３０に接続され、出力端子がキャパシタＣ２の一方の端子に接続され、制御端子が走査信号線１４０ａに接続されている。キャパシタＣ２の他方の端子は、駆動制御素子Ｔｒの制御端子（ゲート）に接続されている。
【００２６】
駆動制御素子Ｔｒの第１端子（ソース）は、第１電源端子に接続されている。キャパシタＣ１は、その一方の端子が駆動制御素子Ｔｒの第１端子（ソース）に接続され、他方の端子が駆動制御素子Ｔｒの制御端子（ゲート）に接続されている。尚、ここではキャパシタＣ１は、駆動制御素子Ｔｒのゲート−ソース間に接続する場合を例にとり説明しているが、要は一端子が駆動制御素子Ｔｒの制御端子に接続され、入力信号に対応したゲートとソースとの電位差を保つものであり、この実施形態に限定されない。
【００２７】
出力制御用スイッチＳｗ３の入力端子（ソース）は駆動制御素子Ｔｒの第２端子（ドレイン）に接続され、出力端子（ドレイン）は表示素子１１１の一方の電極に接続され、制御端子（ゲート）は第３走査信号線１４０ｃに接続されている。また、表示素子１１１の他方の電極は第２電源端子に接続されている。すなわち、駆動制御素子Ｔｒ、出力制御用スイッチＳｗ３、及び表示素子１１１は、この順に第１電源端子及び第２電源端子間に直列に接続されている。
【００２８】
補正用スイッチＳｗ２ａ，Ｓｗ２ｂは、駆動制御素子Ｔｒの制御端子と出力端子との間で、この順に直列に接続されている。補正用スイッチＳｗ２ａ，Ｓｗ２ｂの制御端子（ゲート）同士は抵抗Ｒ１を介して接続されている。また、補正用スイッチＳｗ２ａの制御端子は第２走査信号線１４０ｂに接続され、補正用スイッチＳｗ２ｂの制御端子は抵抗Ｒ２を介して第２電源端子に接続されている。
【００２９】
映像信号線駆動回路１２１は、映像信号Ｄａｔａ１〜ＤａｔａＮを各映像信号線１３０に出力する。
【００３０】
走査信号線駆動回路１２２は、図２に示している外部から供給されるスタート信号Ｓｔａｒｔａとクロック信号Ｃｌｋａとから、第１走査信号Ｓｃａｎ（Ｍ−ｍ）ａとして、パルス幅が１水平走査期間の長さＴｗ−Ｓｔａｒｔａに対応したパルス波を生成し、第１走査信号線１４０ａに順次出力する。また、走査信号線駆動回路１２２は、第１走査信号線１４０ａ上のパルス波と外部から供給されるクロック信号Ｃｌｋｂとから、第２走査信号Ｓｃａｎ（Ｍ−ｍ）ｂを生成し、第２走査信号線１４０ｂに順次出力する。さらに、走査信号線駆動回路１２２は、第１走査信号線１４０ａのパルス波と外部から供給されるクロック信号Ｃｌｋｃとから、第３走査信号Ｓｃａｎ（Ｍ−ｍ）ｃを生成し、第３走査信号線１４０ｃに順次出力する。上記の走査信号が、画素の行毎に対応する走査信号線を介して各画素回路に順次供給される。
【００３１】
尚、（Ｍ−ｍ）は、画素の垂直方向の順位を示している。Ｍは垂直方向の最大画素素数、ｍ＝（Ｍ−ｐ）であり、ｐは1〜Ｍである。
【００３２】
次に、この有機ＥＬ表示装置１００の駆動方法について説明する。
【００３３】
走査信号線駆動回路１２２から走査信号線１４０ａを介して供給される第１走査信号Ｓｃａｎ（Ｍ−ｍ）ａは、画素選択スイッチＳｗ１を導通状態とする第１レベル、ここではＨｉｇｈレベル，と、画素選択スイッチＳｗ１を非導通状態とする第２レベル、ここではＬｏｗレベル，との間で周期的に変化する。第１走査信号Ｓｃａｎ（Ｍ−ｍ）ａが第１レベルにある期間は、リセット期間と閾値キャンセル期間と信号書き込み期間との和に相当し、信号書き込み期間に続く有効表示期間（発光期間）では、第１走査信号Ｓｃａｎ（Ｍ−ｍ）ａは第２レベルにある。
【００３４】
リセット期間では、走査信号線駆動回路１２２からは、補正用スイッチＳｗ２ａ，Ｓｗ２ｂを導通状態とする第３レベル、ここではＬｏｗレベル，の第２走査信号Ｓｃａｎ（Ｍ−ｍ）ｂを走査信号線１４０ｂに出力するとともに、出力制御用スイッチＳｗ３を導通状態とする第５レベル、ここではＬｏｗレベル，の第３走査信号Ｓｃａｎ（Ｍ−ｍ）ｃを走査信号線１４０ｃに出力する。また、リセット期間では、映像信号線駆動回路１２１から映像信号線１３０にリセット信号ＲＳＴを供給する。これにより、駆動制御素子Ｔｒのゲート−ソース間電圧をその閾値電圧よりも大きくする。
【００３５】
リセット期間に続く閾値キャンセル期間では、走査信号線駆動回路１２２から走査信号線１４０ｂに出力する第２走査信号Ｓｃａｎ（Ｍ−ｍ）ｂの信号レベルを第３レベル、ここではＬｏｗレベル，として補正用スイッチＳｗ２ａ，Ｓｗ２ｂを導通状態としたまま、走査信号線１４０ｃに出力する第３走査信号Ｓｃａｎ（Ｍ−ｍ）ｃを、出力制御用スイッチＳｗ３が非導通状態となる第６レベル、ここではＨｉｇｈレベル，とする。また、閾値キャンセル期間では、リセット期間と同様、映像信号線駆動回路１２１から映像信号線１３０にリセット信号ＲＳＴを供給する。こうすると、駆動制御素子Ｔｒのゲート−ソース間電圧はその閾値電圧と等しくなり、キャパシタＣ２にはリセット電位と閾値電位との差分の電圧が保持される。
【００３６】
閾値キャンセル期間に続く信号書き込み期間では、走査信号線駆動回路１２２から走査信号線１４０ｃに出力する第３走査信号Ｓｃａｎ（Ｍ−ｍ）ｃを第６レベル、ここではＨｉｇｈレベル，として出力制御用スイッチＳｗ３を非導通状態としたまま、走査信号線１４０ｂに出力する第２走査信号Ｓｃａｎ（Ｍ−ｍ）ｂを第４レベル、ここではＨｉｇｈレベル，として補正用スイッチＳｗ２ａ，Ｓｗ２ｂを非導通状態とする。また、信号書き込み期間では、映像信号線駆動回路１２１から映像信号線１３０に映像信号Ｄａｔａ１〜ＤａｔａＮをそれぞれ供給する。これにより、駆動制御素子Ｔｒのゲート電位は、映像信号Ｄａｔａ（Ｎ−ｎ）とリセット信号ＲＳＴとの電位差に対応して変動する。
【００３７】
信号書き込み期間に続く有効表示期間（発光期間）では、走査信号線駆動回路１２２から走査信号線１４０ａに出力する第１走査信号Ｓｃａｎ（Ｍ−ｍ）ａを第２レベル、ここではＬｏｗレベル，として、画素選択スイッチＳｗ１を非導通状態とする。また、有効表示期間では、走査信号線駆動回路１２２から走査信号線１４０ｂに出力する第２走査信号Ｓｃａｎ（Ｍ−ｍ）ｂを第４レベル、ここではＨｉｇｈレベル，として補正用スイッチＳｗ２ａ，Ｓｗ２ｂを非導通状態とし、走査信号線１４０ｃに出力する第３走査信号Ｓｃａｎ（Ｍ−ｍ）ｃを第５レベル、ここではＬｏｗレベル，として出力制御用スイッチＳｗ３を導通状態とする。これにより、表示素子１１１には映像信号Ｄａｔａ（Ｎ−ｎ）に対応した駆動電流が流れ、発光動作が開始する。なお、第３走査信号Ｓｃａｎ（Ｍ−ｍ）ｃが第５レベルにある期間が有効表示期間（発光期間）に相当する。
【００３８】
このようにして、駆動制御素子Ｔｒの閾値が画素１１０間でばらついていたとしても、そのようなばらつきが輝度に与える影響を排除することができる。したがって、優れた表示品位を実現することができる。
【００３９】
さて、本実施形態では、補正用スイッチを複数の電界効果トランジスタＳｗ２ａ，Ｓｗ２ｂで構成する。そのため、オフ時のリーク電流が流れるのを抑制することができる。
【００４０】
しかも、本実施形態では、トランジスタＳｗ２ａ，Ｓｗ２ｂのゲート同士を抵抗Ｒ１を介して接続する。また、トランジスタＳｗ２ａのゲートは第２走査信号線１４０ｂに直接接続するとともに、トランジスタＳｗ２ｂのゲートは抵抗Ｒ２を介して第２電源端子に接続する。
【００４１】
このような構成によると、トランジスタＳｗ２ａのゲート電位とトランジスタＳｗ２ｂのゲート電位とを異ならしめることができ、その結果、以下に説明する効果が得られる。
【００４２】
例えば、ｐチャネル電界効果トランジスタは、そのゲート−ソース間電圧Ｖgsが閾値電圧Ｖthよりも高い場合には、ゲート−ソース間電圧Ｖgsの高低に拘らず、ほぼ完全に非導通状態となることが理想的である。しかしながら、一般的なｐチャネルトランジスタには、ゲート−ソース間電圧Ｖgsを閾値電圧Ｖthよりも過剰に高くすると、非導通状態から導通状態へと近づく傾向がある。
【００４３】
また、有効表示期間においては、非導通状態としたトランジスタＳｗ２ａとトランジスタＳｗ２ｂとの接続部の電位は、駆動制御素子Ｔｒのゲートの電位とドレインの電位との間にある。例えば、有効表示期間において、駆動制御素子Ｔｒのゲート電位が８Ｖ程度であり、駆動制御素子Ｔｒのドレイン電位が３Ｖ程度である場合、トランジスタＳｗ２ａとトランジスタＳｗ２ｂとの接続部の電位は５Ｖ程度である。
【００４４】
そのため、トランジスタＳｗ２ａのゲート電位とトランジスタＳｗ２ｂのゲート電位とを等しくすると、トランジスタＳｗ２ａのゲート−ソース間電圧ＶgsとトランジスタＳｗ２ｂのゲート−ソース間電圧Ｖgsとが相違することとなる。したがって、有効表示期間において、トランジスタＳｗ２ａ，Ｓｗ２ｂの何れか一方で最適な非導通状態を実現すべくゲート電位を設定した場合、他方では最適な非導通状態を実現することができない。すなわち、補正用スイッチに複数のトランジスタＳｗ２ａ，Ｓｗ２ｂを直列に接続した構造を採用することによって期待されるリーク電流抑制効果が十分には得られない。
【００４５】
これに対し、本実施形態によると、トランジスタＳｗ２ａのゲート電位とトランジスタＳｗ２ｂのゲート電位とを異ならしめることができる。例えば、有効表示期間において、第２走査信号線１４０ｂに供給する第２走査信号の電位が１０Ｖであり、第２電源端子の電位が０Ｖである場合、抵抗Ｒ１，Ｒ２の抵抗値をそれぞれ１ＧΩ，９ＧΩとすると、トランジスタＳｗ２ａ，Ｓｗ２ｂのゲート電位をそれぞれ１０Ｖ，９Ｖとすることができる。そのため、有効表示期間において、トランジスタＳｗ２ａのゲート−ソース間電圧ＶgsとトランジスタＳｗ２ｂのゲート−ソース間電圧Ｖgsとをほぼ等しくすることができ、トランジスタＳｗ２ａ，Ｓｗ２ｂの双方で最適な非導通状態を実現することができる。したがって、本実施形態によると、極めて高いリーク電流抑制効果が得られる。すなわち、本実施形態によると、駆動用制御素子Ｔｒの特性が画素１１０間でばらついていたとしても、そのようなばらつきが表示素子１１１に供給する駆動電流に与える影響を最小とすることができ、また、リーク電流に起因した画素１１０間での輝度のばらつきを抑制することが可能となる。
【００４６】
なお、抵抗Ｒ２は必ずしも設ける必要はないが、抵抗Ｒ２を設けると、トランジスタＳｗ２ａ，Ｓｗ２ｂのゲート電位の設定が容易になるとともに、消費電流を低く抑えることができる。例えば、有効表示期間に第２走査信号線１４０ｂと第２電源端子との間を流れる電流を５ｎＡ以下とすることができる。また、典型的には、抵抗Ｒ２としては、抵抗Ｒ１よりも抵抗値が大きなものを使用する。
【００４７】
上述した抵抗Ｒ１，Ｒ２は、微細な画素１１０内に設ける。そこで、本実施形態では、抵抗Ｒ１，Ｒ２に以下の構造を採用する。
【００４８】
図３は、図１のアクティブマトリクス型表示装置に採用可能な構造の一例を概略的に示す平面図である。図３において、参照符号１４，１５は金属や合金などからなる配線を示し、参照符号２２ａ，２２ｂは配線１４から延在したトランジスタＳｗ２ａ，Ｓｗ２ｂのゲートを示し、参照符号２１はトランジスタＳｗ２ａ，Ｓｗ２ｂのソース、ドレイン、及びチャネル領域が形成されたポリシリコンなどからなる半導体層を示している。なお、図３において、ゲート２２ａ，２２ｂと半導体層２１との間に介在したゲート絶縁膜などは省略している。
【００４９】
図３に示す構造では、抵抗Ｒ１，Ｒ２として、不純物を少量添加したポリシリコン層を使用している。抵抗Ｒ１，Ｒ２の抵抗値は、ポリシリコン層に添加する不純物の濃度やポリシリコン層の寸法などにより自由に設定することができる。また、これらポリシリコン層とトランジスタＳｗ２ａ，Ｓｗ２ｂの半導体層２１とは、同時に成膜及びパターニングを行うことができる。
【００５０】
次に、本発明の第２の実施形態について説明する。
【００５１】
第１の実施形態に係るアクティブマトリクス型表示装置は、映像信号Ｄａｔａ１〜ＤａｔａＮを電圧信号として書き込むタイプである。これに対し、第２の実施形態では、映像信号Ｄａｔａ１〜ＤａｔａＮを電流信号として書き込む。
【００５２】
図４は、本発明の第２の実施形態に係るアクティブマトリクス型表示装置において採用可能な構造の一例を概略的に示す等価回路図である。
【００５３】
図４に示す画素１１０の動作について説明すると、まず、出力制御用スイッチＳｗ３を開いた状態（ＯＦＦ）で、画素選択スイッチＳｗ１及び補正用スイッチＳｗ２ａ，Ｓｗ２ｂを閉じ（ＯＮ）、駆動制御素子Ｔｒに映像信号Ｄａｔａ（Ｎ−ｎ）に対応した大きさの電流Ｉを流す。このとき、駆動制御素子Ｔｒは補正用スイッチＳｗ２ａ，Ｓｗ２ｂによってダイオード接続されているため、キャパシタＣ１の両端間の電位差は、電流Ｉを流す駆動制御素子Ｔｒのゲート−ソース間電圧となる。その後、画素選択スイッチＳｗ１及び補正用スイッチＳｗ２ａ，Ｓｗ２ｂを開き（ＯＦＦ）、入力信号によって決定されたゲート−ソース間電圧をキャパシタＣ１に保持する。
【００５４】
次に、出力制御用スイッチＳｗ３を閉じて（ＯＮ）、表示素子１１１を駆動制御素子Ｔｒのドレインと接続する。これにより、表示素子１１１には電流Ｉとほぼ等しい大きさの電流が流れ、発光動作が開始する。
【００５５】
本実施形態でも、補正用スイッチを複数の電界効果トランジスタＳｗ２ａ，Ｓｗ２ｂで構成し、トランジスタＳｗ２ａ，Ｓｗ２ｂのゲート同士を抵抗Ｒ１を介して接続する。さらに、トランジスタＳｗ２ａのゲートは第２走査信号線１４０ｂに直接接続するとともに、トランジスタＳｗ２ｂのゲートは抵抗Ｒ２を介して第２電源端子に接続する。そのため、第１の実施形態で説明したのと同様の効果を得ることができる。
【００５６】
なお、図４では、第１及び第２走査信号線１４０ａ，１４０ｂを設けているが、トランジスタＳｗ２ａのゲートを第１走査信号線１４０ａに接続すれば、第２走査信号線１４０ｂは省略することができる。
【００５７】
上述の実施形態においては、トランジスタの半導体層および抵抗を形成するにあたって、ポリシリコンを用いる場合について説明したが、アモルファスシリコンを用いるものであってもよい。
【００５８】
また、第１及び第２の実施形態では、抵抗Ｒ２を第２電源端子に接続したが、抵抗Ｒ２の接続先は第２電源端子でなくてもよい。すなわち、抵抗Ｒ２は、第１及び第２電源端子から独立して設けられた第３電源端子に接続してもよい。
【００５９】
次に、本発明の第３の実施形態について説明する。  
第１及び第２の実施形態では、抵抗Ｒ１を利用してトランジスタＳｗ２ａ，Ｓｗ２ｂのゲート電位を異ならしめることによりリーク電流を抑制した。これに対し、第３の実施形態では、トランジスタＳｗ２ａ，Ｓｗ２ｂのゲートを別々の走査信号線に接続することによりリーク電流を抑制する。
【００６０】
図５は、本発明の第３の実施形態に係るアクティブマトリクス型表示装置を概略的に示す平面図である。図６は、図５に示すアクティブマトリクス型表示装置の駆動方法の一例を示すタイミングチャートである。なお、図５には、第３の実施形態に係るアクティブマトリクス型表示装置の一例として、有機ＥＬ表示装置１００を描いている。
【００６１】
図５に示す有機ＥＬ表示装置１００は、補正用スイッチのゲートを駆動する走査信号線を追加するとともに画素１１０及び走査信号線駆動回路１２２に以下の構成を採用したこと以外は図１に示す有機ＥＬ表示装置１００と同様の構造を有している。
【００６２】
すなわち、図５に示す有機ＥＬ表示装置１００において、画素１１０は、表示素子１１１と、この表示素子１１１を駆動する画素回路とから構成されている。画素回路は、画素選択スイッチＳｗ１、キャパシタＣ１，Ｃ２、駆動制御素子Ｔｒ、補正用スイッチである電界効果トランジスタＳｗ２ａ，Ｓｗ２ｂ、及び出力制御用スイッチＳｗ３を含んでいる。なお、ここでは、一例として、駆動制御素子Ｔｒ、補正用スイッチＳｗ２ａ，Ｓｗ２ｂ及び出力制御用スイッチＳｗ３がｐチャネル薄膜トランジスタ（ＴＦＴ）であり、画素選択スイッチＳｗ１がｎチャネルＴＦＴであるとする。
【００６３】
画素選択スイッチＳｗ１は、その入力端子が映像信号線１３０に接続され、出力端子がキャパシタＣ２の一方の端子に接続され、制御端子が走査信号線１４０ａに接続されている。キャパシタＣ２の他方の端子は、駆動制御素子Ｔｒの制御端子（ゲート）に接続されている。
【００６４】
駆動制御素子Ｔｒの第１端子（ソース）は、第１電源端子に接続されている。キャパシタＣ１は、その一方の端子が駆動制御素子Ｔｒの第１端子に接続され、他方の端子が駆動制御素子Ｔｒの制御端子に接続されている。
【００６５】
出力制御用スイッチＳｗ３の入力端子（ソース）は駆動制御素子Ｔｒの第２端子（ドレイン）に接続され、出力端子（ドレイン）は表示素子１１１の一方の電極に接続され、制御端子（ゲート）は第４走査信号線１４０ｄに接続されている。また、表示素子１１１の他方の電極は第２電源端子に接続されている。すなわち、駆動制御素子Ｔｒ、出力制御用スイッチＳｗ３、及び表示素子１１１は、この順に第１電源端子及び第２電源端子間に直列に接続されている。
【００６６】
補正用スイッチＳｗ２ａ，Ｓｗ２ｂは、駆動制御素子Ｔｒの制御端子と出力端子との間で、この順に直列に接続されている。補正用スイッチＳｗ２ａの制御端子（ゲート）は第２走査信号線１４０ｂに接続されており、補正用スイッチＳｗ２ｂの制御端子（ゲート）は第２走査信号線１４０ｃに接続されている。
【００６７】
走査信号線駆動回路１２２は、外部から供給されるスタート信号Ｓｔａｒｔａとクロック信号Ｃｌｋａとから、第１走査信号Ｓｃａｎ（Ｍ−ｍ）ａとして、パルス幅が１水平走査期間の長さＴｗ−Ｓｔａｒｔａに対応したパルス波を生成し、第１走査信号線１４０ａに順次出力する。また、走査信号線駆動回路１２２は、第１走査信号線１４０ａ上のパルス波と外部から供給されるクロック信号Ｃｌｋｂとから、第２走査信号Ｓｃａｎ（Ｍ−ｍ）ｂを生成し、第２走査信号線１４０ｂに順次出力する。さらに、走査信号線駆動回路１２２は、第１走査信号線１４０ａ上のパルス波と外部から供給されるクロック信号Ｃｌｋｃとから、第３走査信号Ｓｃａｎ（Ｍ−ｍ）ｃを生成し、第３走査信号線１４０ｃに出力する。加えて、走査信号線駆動回路１２２は、第１走査信号線１４０ａ上のパルス波と外部から供給されるクロック信号Ｃｌｋｄとから、第４走査信号Ｓｃａｎ（Ｍ−ｍ）ｄを生成し、第４走査信号線１４０ｄに順次出力する。上記の走査信号は、画素行毎に対応する走査線を介して各画素回路に順次供給される。
【００６８】
次に、この有機ＥＬ表示装置１００の駆動方法について説明する。
【００６９】
走査信号線駆動回路１２２から走査信号線１４０ａを介して供給される第１走査信号Ｓｃａｎ（Ｍ−ｍ）ａは、画素選択スイッチＳｗ１を導通状態とする第１レベル、ここではＨｉｇｈレベル，と、画素選択スイッチＳｗ１を非導通状態とする第２レベル、ここではＬｏｗレベル，との間で周期的に変化する。第１走査信号Ｓｃａｎ（Ｍ−ｍ）ａが第１レベルにある期間は、リセット期間と閾値キャンセル期間と信号書き込み期間との和にほぼ等しく、信号書き込み期間に続く有効表示期間（発光期間）では第１走査信号Ｓｃａｎ（Ｍ−ｍ）ａが第２レベルとなる。
【００７０】
リセット期間では、走査信号線駆動回路１２２からは、補正用スイッチＳｗ２ａを導通状態とする第３レベル、ここではＬｏｗレベル，の第２走査信号Ｓｃａｎ（Ｍ−ｍ）ｂを走査信号線１４０ｂに出力するとともに、補正用スイッチＳｗ２ｂを導通状態とする第５レベル、ここではＬｏｗレベル，の第３走査信号Ｓｃａｎ（Ｍ−ｍ）ｃを走査信号線１４０ｃに出力する。また、リセット期間では、出力制御用スイッチＳｗ３を導通状態とする第７レベル、ここではＬｏｗレベル，の第４走査信号Ｓｃａｎ（Ｍ−ｍ）ｄを走査信号線１４０ｄに出力する。さらに、リセット期間では、映像信号線駆動回路１２１から映像信号線１３０にリセット信号ＲＳＴを供給する。これにより、駆動制御素子Ｔｒのゲート−ソース間電圧をその閾値電圧よりも大きくする。
【００７１】
リセット期間に続く閾値キャンセル期間では、引き続き、走査信号線駆動回路１２２から走査信号線１４０ｂに出力する第２走査信号Ｓｃａｎ（Ｍ−ｍ）ｂの信号レベルを第３レベル、ここではＬｏｗレベル，として補正用スイッチＳｗ２ａを導通状態とするとともに、走査信号線１４０ｃに出力する第３走査信号Ｓｃａｎ（Ｍ−ｍ）ｃの信号レベルを第５レベル、ここではＬｏｗレベル，として補正用スイッチＳｗ２ｂを導通状態としておく。但し、閾値キャンセル期間では、走査信号線１４０ｄに出力する第４走査信号Ｓｃａｎ（Ｍ−ｍ）ｄを、出力制御用スイッチＳｗ３が非導通状態となる第８レベル、Ｈｉｇｈレベル，とする。また、この閾値キャンセル期間では、リセット期間と同様、映像信号線駆動回路１２１から映像信号線１３０にリセット信号ＲＳＴを供給する。こうすると、駆動制御素子Ｔｒのゲート−ソース間電圧はその閾値電圧と等しくなり、キャパシタＣ２にはリセット電位と閾値電位との差分の電圧が保持される。
【００７２】
閾値キャンセル期間に続く信号書き込み期間では、引き続き、走査信号線駆動回路１２２から走査信号線１４０ｄに出力する第４走査信号Ｓｃａｎ（Ｍ−ｍ）ｄを第８レベル、ここではＨｉｇｈレベル，として出力制御用スイッチＳｗ３を非導通状態としておく。但し、信号書き込み期間では、走査信号線１４０ｂに出力する第２走査信号Ｓｃａｎ（Ｍ−ｍ）ｂを第４レベル、ここではＨｉｇｈレベル，として補正用スイッチＳｗ２ａを非導通状態とするとともに、走査信号線１４０ｃに出力する第３走査信号Ｓｃａｎ（Ｍ−ｍ）ｃを第６レベル、ここではＨｉｇｈレベル，として補正用スイッチＳｗ２ｂを非導通状態とする。また、信号書き込み期間では、映像信号線駆動回路１２１から映像信号線１３０に映像信号Ｄａｔａ１〜ＤａｔａＮをそれぞれ供給する。これにより、駆動制御素子Ｔｒのゲート電位は、映像信号Ｄａｔａ（Ｎ−ｎ）とリセット信号ＲＳＴとの電位差に対応して変動する。
【００７３】
信号書き込み期間に続く有効表示期間（発光期間）では、走査信号線駆動回路１２２から走査信号線１４０ａに出力する第１走査信号Ｓｃａｎ（Ｍ−ｍ）ａを第２レベル、ここではＬｏｗレベル，として、画素選択スイッチＳｗ１を非導通状態とする。また、有効表示期間では、走査信号線駆動回路１２２から走査信号線１４０ｂに出力する第２走査信号Ｓｃａｎ（Ｍ−ｍ）ｂを第４レベル、ここではＨｉｇｈレベル，として補正用スイッチＳｗ２ａを非導通状態とし、走査信号線１４０ｃに出力する第３走査信号Ｓｃａｎ（Ｍ−ｍ）ｃを第６レベル、ここではＨｉｇｈレベル，として補正用スイッチＳｗ２ｂを非導通状態とし、走査信号線１４０ｄに出力する第４走査信号Ｓｃａｎ（Ｍ−ｍ）ｄを第７レベル、ここではＬｏｗレベル，として出力制御用スイッチＳｗ３を導通状態とする。これにより、表示素子１１１には映像信号Ｄａｔａ（Ｎ−ｎ）に対応した駆動電流が流れ、発光動作が開始する。この第４走査信号Ｓｃａｎ（Ｍ−ｍ）ｄにより出力制御用スイッチＳｗ３を導通状態とする期間が有効表示期間（発光期間）に相当する。
【００７４】
このようにして、駆動制御素子Ｔｒの閾値が画素１１０間でばらついていたとしても、そのようなばらつきが輝度に与える影響を排除することができる。したがって、優れた表示品位を実現することができる。
【００７５】
本実施形態でも、補正用スイッチを複数の電界効果トランジスタＳｗ２ａ，Ｓｗ２ｂで構成する。そのため、リーク電流が流れるのを抑制することができる。
【００７６】
しかも、本実施形態では、トランジスタＳｗ２ａ，Ｓｗ２ｂのゲートを別々の配線である走査信号線１４０ｂ，１４０ｃにそれぞれ接続しているため、トランジスタＳｗ２ａ，Ｓｗ２ｂのゲート電位を互いから独立して制御することができる。それゆえ、有効表示期間において、トランジスタＳｗ２ａのゲート−ソース間電圧ＶgsとトランジスタＳｗ２ｂのゲート−ソース間電圧Ｖgsとをほぼ等しくすることができ、トランジスタＳｗ２ａ，Ｓｗ２ｂの双方で最適な非導通状態を実現することができる。
【００７７】
したがって、本実施形態によると、極めて高いリーク電流抑制効果が得られる。すなわち、本実施形態によると、駆動用制御素子Ｔｒの特性が画素１１０間でばらついていたとしても、そのようなばらつきが表示素子１１１に供給する駆動電流に与える影響を最小とすることができ、また、リーク電流に起因した画素１１０間での輝度のばらつきを抑制することが可能となる。
【００７８】
また、本実施形態では、トランジスタＳｗ２ａ，Ｓｗ２ｂのゲートを走査信号線１４０ｂ，１４０ｃにそれぞれ接続しているため、トランジスタＳｗ２ａ，Ｓｗ２ｂを互いに異なるタイミングで動作させることができる。したがって、例えば、図６に示すように、閾値キャンセル期間から信号書き込み期間へ移行する際、トランジスタＳｗ２ａを非導通状態とする動作をトランジスタＳｗ２ｂを非導通状態とする動作よりも先行させれば、トランジスタＳｗ２ｂが導通状態から非導通状態へと切り替わる際に発生するスイッチングノイズに起因して駆動制御素子Ｔｒのゲート電位が変動するのを抑制することができる。
【００７９】
次に、本発明の第４の実施形態について説明する。
【００８０】
図７は、本発明の第４の実施形態に係るアクティブマトリクス型表示装置において採用可能な構造の一例を概略的に示す等価回路図である。第３の実施形態に係るアクティブマトリクス型表示装置は、映像信号Ｄａｔａ１〜ＤａｔａＮを電圧信号として書き込むタイプである。これに対し、第４の実施形態では、第２の実施形態で説明したように、映像信号Ｄａｔａ１〜ＤａｔａＮを電流信号として書き込む。
【００８１】
本実施形態でも、補正用スイッチを複数の電界効果トランジスタＳｗ２ａ，Ｓｗ２ｂで構成し、トランジスタＳｗ２ａ，Ｓｗ２ｂのゲートを走査信号線１４０ｂ，１４０ｃにそれぞれ接続する。そのため、第３の実施形態で説明したのと同様の効果を得ることができる。
【００８２】
尚、図７では、第１及び第２走査信号線１４０ａ〜１４０ｃを設けているが、トランジスタＳｗ２ａのゲートを第１走査信号線１４０ａに接続すれば、第２走査信号線１４０ｂは省略することができる。或いは、トランジスタＳｗ２ｂのゲートを第１走査信号線１４０ａに接続すれば、第３走査信号線１４０ｃは省略することができる。
【００８３】
以上説明した第１乃至第４の実施形態では、補正用スイッチを直列に接続された２つのトランジスタＳｗ２ａ，Ｓｗ２ｂで構成したが、補正用スイッチを直列に接続された３つ以上のトランジスタで構成してもよい。
【００８４】
また、トランジスタを構成する半導体層としてポリシリコンを用いる場合について説明したが、これに限定されず、半導体層にアモルファスシリコンを用いてもよい。但し、アモルファスシリコンを用いた場合には、画素回路の形成面積が大きくなるおそれがあるため、画素回路を形成した基板とは反対側の面を表示面とする上面発光方式と組み合せることが望ましい。
【００８５】
次に、本発明の第５の実施形態について説明する。
【００８６】
図８は、図５に示すアクティブマトリクス型表示装置の駆動方法の他の実施形態を示すタイミングチャートである。図６のタイミングチャートに示した波形とは、クロック信号Ｃｌｋｂおよび走査信号Ｓｃａｎ１ｂ、Ｓｃａｎ２ｂの波形が異なる。すなわち、複数本の制御線（走査線）を介して複数の補正用スイッチＳｗ２ａ, ＳＷ２ｂをオンオフ制御する場合、駆動制御素子Ｔｒの制御端子（ゲート）に最も近い側の補正用スイッチＳｗ２ａをオン状態からオフ状態に移行させた後、第２端子（ドレイン）側の補正用スイッチＳｗ２ｂをオン状態からオフ状態に移行させ、この後、1水平期間内或は数水平期間内で制御端子（ゲート）に最も近い側の補正用スイッチＳｗ２ａをオフ状態からオン状態に移行させるものである。
【００８７】
今仮に、補正用スイッチＳｗ２ａが無く、補正用スイッチＳｗ２ｂのみが駆動制御素子Ｔｒのゲートとドレイン間に接続されているものとする。すると、閾値キャンセル動作後、補正用スイッチＳｗ２ｂがオンからオフに変化するとき、この補正用スイッチＳｗ２ｂのゲート・ソース間容量を介してフィールドスルー電圧が生じる。フィールドスルー電圧（ΔＶｐ）は、
ΔＶｐ＝｛Cgsall/(Cgsall+Cs)｝×｜Vgson − Vth｜
+ {Cgsovl / (Cgsovl + Cs)} ×｜Vth − Vgsoff｜
…（１）
となる。Cgsallは、Ｓｗ２ｂのゲート・ソース間容量、Cgsovlは、ゲート・ソース間寄生容量、Csは保持容量、Vgsonはゲート制御信号のオン電位、Vgsoffはゲート制御信号のオフ電位、Vthは、補正用スイッチＳｗ２ｂの閾値である。
【００８８】
このフィールドスルー電圧は、補正用スイッチの閾値にばらつきがあるために、各画素間でのバラツキも大きい。この結果、上記の駆動制御素子のゲート電位にも、このフィールドスルー電圧によるばらつきが生じるという問題があった。そこで、この発明では、補正用スイッチＳｗ２ａ、補正用スイッチＳｗ２ｂの直列回路を設け、且つ、図８に示すようなタイミングで制御するのである（タイミング波形のＳｃａｎ１ｂ、Ｓｃａｎ１ｃを参照）。すると、補正用スイッチＳｗ２ｂがオフ状態となるに先立ち、トランジスタＳｗ２ａがオン状態から先にオフ状態となり、続いて、補正用スイッチＳｗ２ｂがオン状態からオフ状態となる。これにより、補正用スイッチＳｗ２ｂがオフとなったときの上記フィールドスルー電圧（ΔＶｐ）は、駆動制御素子Ｔｒのゲートには影響しない。しかし、補正用スイッチＳｗ２ａがオン状態から先にオフ状態となったことによるフィールドスルー電圧が駆動制御素子Ｔｒのゲートに残存している。そこで補正用スイッチＳｗ２ａを図８に示したように補正用スイッチＳｗ２ｂがオフとなった後にオン状態とすることにより、少なくともこのトランジスタＳｗ２ａの動作で生じたフィールドスルー電圧を抑圧することになる。
【００８９】
結果的に、補正用スイッチＳｗ２ｂがオフとなったときの上記フィールドスルー電圧（ΔＶｐ）が抑制することができる。
【００９０】
したがって駆動制御素子Ｔｒのゲート電位変動を低減することができる。
【００９１】
また、図８のタイミングチャートでは、トランジスタＳｗ２ａがオン状態からオフ状態に移行し、続いて第２端子（ドレイン）側のトランジスタＳｗ２ｂがオン状態からオフ状態に移行し、この後、1水平期間内で制御端子（ゲート）に最も近い側のトランジスタＳｗ２ａがオフ状態からオン状態に移行する動作が示されている。しかし、トランジスタＳｗ２ａがオン状態からオフ状態に移行し、次にオン状態になるまでの期間は、数水平周期内であってもよい。またこれらの動作を得るための手段は、制御回路２００及び駆動回路１２０にて実現されている。
【００９２】
尚、同様に各画素に図７に示す回路を用いたアクティブマトリクス型表示装置においても本発明を適用することができる。この場合は、その書き込み期間終了時に補正用スイッチＳｗ２ｂをオフ状態とするに先立ち、Ｓｗ２ｂをオフ状態とし、その後Ｓｗ２ａをオン状態とすることにより、補正用スイッチをオン状態からオフ状態とする際に発生するフィードスルー電圧の影響による駆動制御素子のゲート電位変動を抑制することができる。
【００９３】
図９には、この発明のさらに他の実施の形態を示している。図７では、画素選択スイッチＳｗ１と補正用スイッチＳｗ２ａおよびＳｗ２ｂのゲートをそれぞれ独立した異なる走査信号線と接続する場合について説明したが、本実施の形態では画素選択用スイッチＳｗ１と補正用スイッチＳｗ２ｂを共通の走査信号線（１４０ａ）と接続し、かつ補正用スイッチＳｗ２ａと補正用スイッチＳｗ２ｂとはそれぞれ異なる走査信号線に接続する場合について説明する。
【００９４】
図１０は、図９に示すアクティブマトリクス型表示装置の駆動方法の一例を示すタイミングチャートである。走査信号線駆動回路１２２は、外部から供給されるスタート信号Ｓｔａｒｔａとクロック信号Ｃｌｋａとから、１水平期間の長さＴｗ−Ｓｔａｒｔａに対応したパルス波を生成する。そしてこのパルス波を第３走査信号Ｓｃａｎ（Ｍ−ｍ）ｃとして第３走査信号線１４０ｃに順次出力する。また、走査信号線駆動回路１２２は、このパルス波と外部から供給されるクロック信号Ｃｌｋｂとから、第２走査信号Ｓｃａｎ（Ｍ−ｍ）ｂを生成し、第２走査信号線１４０ｂに順次出力する。
【００９５】
さらに、走査信号線駆動回路１２２は、上記パルス波と外部から供給されるクロック信号Ｃｌｋｃとから、第１走査信号Ｓｃａｎ（Ｍ−ｍ）ａを生成し、第１走査信号線１４０ａに順次出力する。
【００９６】
第１走査信号Ｓｃａｎ(Ｍ-ｍ)aは、第１走査信号線１４０ａを介して画素選択スイッチＳｗ１と補正用スイッチＳｗ２ｂのゲートに供給され、第２走査信号Ｓｃａｎ(Ｍ-ｍ)ｂは、第２走査信号線１４０ｂを介して補正用スイッチＳｗ２ａのゲートに供給され、第３走査信号Ｓｃａｎ(Ｍ-ｍ)ｃは、第３走査信号線１４０ｃを介して出力制御用スイッチＳｗ３のゲートに供給される。
【００９７】
ここで本実施形態の画素１１０の動作について説明すると、まず補正用スイッチＳｗ２ａが閉じ（ＯＮ）、出力制御スイッチＳｗ３を開いた状態（ＯＦＦ）で、画素選択スイッチＳｗ１及び補正用スイッチＳｗ２ｂを閉じ（ＯＮ）、駆動制御素子Ｔｒに映像信号Ｄａｔａ（Ｎ−ｎ）に対応した大きさの電流Ｉを流す。その後、補正用スイッチＳｗ２ａを開き（ＯＦＦ）、入力信号によって決定された駆動制御素子Ｔｒのゲート−ソース間電圧をキャパシタＣ１に保持する（信号書き込み期間）。
【００９８】
次に、画素選択スイッチＳｗ１および補正用スイッチＳｗ２ｂを開き（ＯＦＦ）、続いて補正用スイッチＳｗ２ａを閉じる（ＯＮ）。
【００９９】
そして、出力制御スイッチＳｗ３を閉じて（ＯＮ）、表示素子１１１を駆動制御素子Ｔｒのドレインと接続する。これにより、表示素子１１１には電流Ｉとほぼ等しい大きさの電流が流れ、発光動作が開始する（発光期間）。
【０１００】
本実施形態でも補正用スイッチＳｗ２ａ，Ｓｗ２ｂのオンオフ制御に関し、駆動制御素子Ｔｒのゲートに最も近い側の補正用スイッチＳｗ２ａをオン状態からオフ状態に移行させた後、第２端子（ドレイン）側の補正用スイッチＳｗ２ｂをオン状態からオフ状態に移行させ、この後、制御端子（ゲート）に最も近い側の補正用スイッチＳｗ２ａをオフ状態からオン状態に移行させる。したがって、第５の実施形態で説明したのと同様の効果を得ることができる。
【０１０１】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【０１０２】
【図１】本発明の第１の実施形態に係るアクティブマトリクス型表示装置を概略的に示す平面図。
【図２】図１に示すアクティブマトリクス型表示装置の駆動方法の一例を示すタイミングチャート。
【図３】図１のアクティブマトリクス型表示装置に採用可能な構造の一例を概略的に示す平面図。
【図４】本発明の第２の実施形態に係るアクティブマトリクス型表示装置において採用可能な構造の一例を概略的に示す等価回路図。
【図５】本発明の第３の実施形態に係るアクティブマトリクス型表示装置を概略的に示す平面図。
【図６】図５に示すアクティブマトリクス型表示装置の駆動方法の一例を示すタイミングチャート。
【図７】本発明の第４の実施形態に係るアクティブマトリクス型表示装置において採用可能な構造の一例を概略的に示す等価回路図。
【図８】本発明に第５の実施形態に係るアクティブマトリクス型表示装置の駆動方法の一例を示すタイミングチャート。
【図９】本発明に係るアクティブマトリクス型表示装置において採用可能な構造の一例を概略的に示す等価回路図。
【図１０】図９に示す等価回路を用いたアクティブマトリクス型表示装置の駆動方法の一例を示すタイミングチャート。
【符号の説明】
【０１０３】
１４…配線、１５…配線、２１…半導体層、２２ａ，２２ｂ…ゲート、１００…有機ＥＬ表示装置、１０１…支持基板、１１０…画素、１１１…表示素子、１２０…駆動回路、１２１…映像信号線駆動回路、１２２…走査信号線駆動回路、１３０…映像信号線、１４０ａ〜１４０ｄ…走査信号線、Ｓｗ１…画素選択スイッチ、Ｃ１，Ｃ２…キャパシタ、Ｔｒ…駆動制御素子、Ｓｗ２ａ，Ｓｗ２ｂ…補正用スイッチ、Ｓｗ３…出力制御用スイッチ、Ｒ１，Ｒ２…抵抗、Ｓｃａｎ１ａ〜ＳｃａｎＭａ…走査信号、Ｓｃａｎ１ｂ〜ＳｃａｎＭｂ…走査信号、Ｓｃａｎ１ｃ〜ＳｃａｎＭｃ…走査信号、Ｓｃａｎ１ｄ〜ＳｃａｎＭｄ…走査信号、Ｄａｔａ１〜ＤａｔａＮ…映像信号、Ｓｔａｒｔａ…スタート信号、Ｃｌｋａ〜Ｃｌｋｄ…クロック信号
【図１】
2004361942.tif 000003
【図２】
2004361942.tif 000004
【図３】
2004361942.tif 000005
【図４】
2004361942.tif 000006
【図５】
2004361942.tif 000007
【図６】
2004361942.tif 000008
【図７】
2004361942.tif 000009
【図８】
2004361942.tif 000010
【図９】
2004361942.tif 000011
【図１０】
2004361942.tif 000012